

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

M16C/62P、M32C/87 グループ

M16C/62P と M32C/87 との相違点

1. 要約

この資料は、M16C/62P 128 ピン版と M32C/87 144 ピン版との機能の相違点を確認する際の参考資料です。各機能の詳細については、ハードウェアマニュアルまたはソフトウェアマニュアルを参照ください。

2. はじめに

この資料は次のマイコンに適用されます。

- ・マイコン：M16C/62P 128 ピン版、M32C/87 144 ピン版

3. 概要比較

3.1. 機能の概要比較

表 3.1.1に機能の相違点を示します。

表 3.1.1 機能の相違点(注 1)

項目	M16C/62P	M32C/87
基本命令数	91 命令	108 命令
最小命令実行時間	41.7ns(f(BCLK)=24MHz, VCC1=3.0V ~ 5.5V) 100ns(f(BCLK)=10MHz, VCC1=2.7V ~ 5.5V)	31.3ns(f(BCLK)=32MHz, VCC1=4.2V ~ 5.5V) 41.7ns(f(BCLK)=24MHz, VCC1=3.0V ~ 5.5V)
アドレス空間	1M バイト (メモリ空間拡張機能により 4M バイトに拡張可能)	16M バイト
入出力ポート	入出力 113 本,入力 1 本	入出力 123 本,入力 1 本
リアルタイムポート	なし	4 ビット×4 チャンネル
インテリジェント I/O	なし	時間計測機能 16 ビット×8 チャンネル 波形生成機能 16 ビット×16 チャンネル 通信機能 クロック同期形シリアル I/O クロック非同期形シリアル I/O HDLC データ処理 IEBus クロック同期可変長シリアル I/O
シリアルインタフェース	3 チャンネル クロック同期形シリアル I/O クロック非同期形シリアル I/O I2C bus(注 2) IEBus(注 3) 2 チャンネル クロック同期形シリアル I/O	5 チャンネル クロック同期形シリアル I/O クロック非同期形シリアル I/O I2C bus IEBus IrDA(1 チャンネル) 2 チャンネル クロック同期形シリアル I/O クロック非同期形シリアル I/O
CAN	なし	2 チャンネル (M32C/87A:1 チャンネル,M32C/87B:なし)
A/D コンバータ	10 ビット A/D コンバータ 1 回路,26 チャンネル	10 ビット A/D コンバータ 1 回路,34 チャンネル
DMAC	2 チャンネル	4 チャンネル
DMACII	なし	あり
X/Y 変換回路	なし	16 ビット×16 ビット
割り込み	内部 29 要因、外部 8 要因、ソフトウェア 4 要因	内部 41 要因、外部 11 要因、ソフトウェア 5 要因
発振停止検出機能	メインクロック発振停止、再発振検出機能	メインクロック発振停止機能
電源電圧	VCC1=3.0V ~ 5.5V, VCC2=2.7V ~ VCC1 (f(BCLK)=24MHz) VCC1=2.7V ~ 5.5V, VCC2=2.7V ~ VCC1 (f(BCLK)=10MHz)	VCC1=4.2V ~ 5.5V, VCC2=3.0V ~ VCC1 (f(BCLK)=32MHz) VCC1=3.0V ~ 5.5V, VCC2=3.0V ~ VCC1 (f(BCLK)=24MHz)
消費電力	14mA(VCC1=VCC2=5V, f(BCLK)=24MHz) 8mA(VCC1=VCC2=3V, f(BCLK)=10MHz) 2.0 μA(VCC1=VCC2=5V, f(XCIN)=32kHz, ウェイトモード) 0.8 μA(VCC1=VCC2=5V, ストップモード)	32mA(VCC1=VCC2=5V, f(BCLK)=32MHz) 25mA(VCC1=VCC2=3.3V, f(BCLK)=24MHz) 10 μA(VCC1=VCC2=5V, f(BCLK)=32kHz, ウェイトモード) 0.8 μA(VCC1=VCC2=5V, ストップモード)
プログラムイレーズ回数	100 回(全領域) または、1,000 回(ブロック A,ブロック 1 以外の ユーザ ROM 領域)/10,000 回(ブロック A,ブロック 1)	100 回(全領域)

注1. 詳細と電気的特性についてはハードウェアマニュアルを参照してください。

注2. IEBus は NEC エレクトロニクス株式会社の商標です。

注3. I²C bus はオランダ PHILIPS 社の登録商標です。

3.2. 端子機能比較

表 3.2.1 ~ 表 3.2.2に端子機能の相違点を示します。

表 3.2.1 端子機能の相違点(1/2)

M16C/62P	M32C/87	M16C/62P からの変更点
P9_7/SIN4/ADTRG	P9_7/RXD4/SCL4/STXD4/ADTRG	【追加】RXD4/SCL4/STXD4 【削除】SIN4
P9_6/SOUT4/ANEX1	P9_6/TXD4/SDA4/SRXD4/CAN1OUT/ANEX1	【追加】TXD4/SDA4/SRXD4/CAN1OUT 【削除】SOUT4
P9_5/CLK4/ANEX0	P9_5/CLK4/CAN1IN/CAN1WU/ANEX0	【追加】CAN1IN/CAN1WU
P9_4/TB4IN/DA1	P9_4/TB4IN/CTS4/RTS4/SS4/DA1	【追加】CTS4/RTS4/SS4
P9_3/TB3IN/DA0	P9_3/TB3IN/CTS3/RTS3/SS3/DA0	【追加】CTS3/RTS3/SS3
P9_2/TB2IN/SOUT3	P9_2/TB2IN/TXD3/SDA3/SRXD3/ OUTC2_0/IEOUT/ISTXD2	【追加】TXD3/SDA3/SRXD3/OUTC2_0/ IEOUT/ISTXD2 【削除】SOUT3
P9_1/TB1IN/SIN3	P9_1/TB1IN/RXD3/SCL3/STXD3/IEIN/ISRXD2	【追加】RXD3/SCL3/STXD3/IEIN/ISRXD2 【削除】SIN3
P14_1	P14_1/INPC1_5/OUTC1_5	【追加】INPC1_5/OUTC1_5
P14_0	P14_0/INPC1_4/OUTC1_4	【追加】INPC1_4/OUTC1_4
P8_4/INT2/ZP	P8_4/INT2	ZP はINT2端子を共用
P8_3/INT1	P8_3/INT1/CAN0IN/CAN1IN	【追加】CAN0IN/CAN1IN
P8_2/INT0	P8_2/INT0/CAN0OUT/CAN1OUT	【追加】CAN0OUT/CAN1OUT
P8_1/TA4IN/U	P8_1/TA4IN/U/RTP2_3/CTS5/RTS5/ INPC1_5/OUTC1_5	【追加】RTP2_3/CTS5/RTS5/INPC1_5/ OUTC1_5
P8_0/TA4OUT/U	P8_0/TA4OUT/U/RXD5/ISRXD0	【追加】RXD5/ISRXD0
P7_7/TA3IN	P7_7/TA3IN/RTP2_2/CLK5/CAN0IN/ INPC1_4/OUTC1_4/ISCLK0	【追加】RTP2_2/CLK5/CAN0IN/INPC1_4/ OUTC1_4/ISCLK0
P7_6/TA3OUT	P7_6/TA3OUT/TXD5/CAN0OUT/ INPC1_3/OUTC1_3/ISTXD0	【追加】TXD5/CAN0OUT/INPC1_3/ OUTC1_3/ISTXD0
P7_5/TA2IN/W	P7_5/TA2IN/W/RTP2_1/INPC1_2/ OUTC1_2/ISRXD1	【追加】RTP2_1/INPC1_2/OUTC1_2/ISRXD1
P7_4/TA2OUT/W	P7_4/TA2OUT/W/RTP2_0/INPC1_1/ OUTC1_1/ISCLK1	【追加】RTP2_0/INPC1_1/OUTC1_1/ISCLK1
P7_3/TA1IN/V/CTS2/RTS2	P7_3/TA1IN/V/CTS2/RTS2/SS2/INPC1_0/ OUTC1_0/ISTXD1	【追加】SS2/INPC1_0/OUTC1_0/ISTXD1
P7_1/TA0IN/TB5IN/RXD2/SCL2	P7_1/TB5IN/TA0IN/RTP0_3/RXD2/SCL2/STXD2/ INPC1_7/OUTC1_7/OUTC2_2/ISRXD2/IEIN	【追加】RTP0_3/STXD2/INPC1_7/OUTC1_7/ OUTC2_2/ISRXD2/IEIN
P7_0/TA0OUT/TXD2/SDA2	P7_0/TA0OUT/RTP0_2/TXD2/SDA2/SRXD2/ INPC1_6/OUTC1_6/OUTC2_0/ISTXD2/IEOUT	【追加】RTP0_2/SRXD2/INPC1_6/OUTC1_6/ OUTC2_0/ISTXD2/IEOUT
P6_7/TXD1/SDA1	P6_7/TXD1/SDA1/SRXD1	【追加】SRXD1
P6_6/RXD1/SCL1	P6_6/RXD1/SCL1/STXD1	【追加】STXD1
P6_4/CTS1/RTS1/CTS0/CLKS1	P6_4/CTS1/RTS1/SS1/OUTC2_1/ISCLK2	【追加】SS1/OUTC2_1/ISCLK2 【削除】CTS0/CLKS1
P6_3/TXD0/SDA0	P6_3/TXD0/SDA0/SRXD0/IrDAOUT	【追加】SRXD0/IrDAOUT
P6_2/RXD0/SCL0	P6_2/RXD0/SCL0/STXD0/IrDAIN	【追加】STXD0/IrDAIN
P6_1/CLK0	P6_1/RTP0_1/CLK0	【追加】RTP0_1
P6_0/CTS0/RTS0	P6_0/RTP0_0/CTS0/RTS0/SS0	【追加】RTP0_0/SS0
P13_7	P13_7/OUTC2_7	【追加】OUTC2_7
P13_6	P13_6/OUTC2_1/ISCLK2	【追加】OUTC2_1/ISCLK2
P13_5	P13_5/OUTC2_2/ISRXD2/IEIN	【追加】OUTC2_2/ISRXD2/IEIN
P13_4	P13_4/OUTC2_0/ISTXD2/IEOUT	【追加】OUTC2_0/ISTXD2/IEOUT
P5_7/RDY/CLKOUT	P5_7/RDY	【削除】CLKOUT
P5_4/HLDA	P5_4/HLDA/ALE	【追加】ALE
P13_3	P13_3/OUTC2_3	【追加】OUTC2_3
P13_2	P13_2/OUTC2_6	【追加】OUTC2_6
P13_1	P13_1/OUTC2_5	【追加】OUTC2_5
P13_0	P13_0/OUTC2_4	【追加】OUTC2_4
P5_3/BCLK	P5_3/CLKOUT/BCLK/ALE	【追加】CLKOUT/ALE

表 3.2.2 端子機能の相違点(2/2)

M16C/62P	M32C/87	M16C/62P からの変更点
P4_7/CS3	P4_7/CS0/A23	【追加】CS0/A23 【削除】CS3
P4_6/CS2	P4_6/CS1/A22	【追加】CS1/A22 【削除】CS2
P4_5/CS1	P4_5/CS2/A21	【追加】CS2/A21 【削除】CS1
P4_4/CS0	P4_4/CS3/A20	【追加】CS3/A20 【削除】CS0
P3_7/A15	P3_7/A15(/D15)	【追加】/D15
P3_6/A14	P3_6/A14(/D14)	【追加】/D14
P3_5/A13	P3_5/A13(/D13)	【追加】/D13
P3_4/A12	P3_4/A12(/D12)	【追加】/D12
P3_3/A11	P3_3/A11(/D11)	【追加】/D11
P3_2/A10	P3_2/A10(/D10)	【追加】/D10
P3_1/A9	P3_1/A9(/D9)	【追加】/D9
P12_3	P12_3/CTS6/RTS6	【追加】CTS6/RTS6
P12_2	P12_2/RXD6	【追加】RXD6
P12_1	P12_1/CLK6	【追加】CLK6
P12_0	P12_0/TXD6	【追加】TXD6
P3_0/A8(/-/D7)	P3_0/A8(/D8)	【追加】/D8 【削除】-/D7
P2_7/AN2_7/A7(/D7/D6)	P2_7/AN2_7/A7(/D7)	【削除】/D6
P2_6/AN2_6/A6(/D6/D5)	P2_6/AN2_6/A6(/D6)	【削除】/D5
P2_5/AN2_5/A5(/D5/D4)	P2_5/AN2_5/A5(/D5)	【削除】/D4
P2_4/AN2_4/A4(/D4/D3)	P2_4/AN2_4/A4(/D4)	【削除】/D3
P2_3/AN2_3/A3(/D3/D2)	P2_3/AN2_3/A3(/D3)	【削除】/D2
P2_2/AN2_2/A2(/D2/D1)	P2_2/AN2_2/A2(/D2)	【削除】/D1
P2_1/AN2_1/A1(/D1/D0)	P2_1/AN2_1/A1(/D1)	【削除】/D0
P2_0/AN2_0/A0(/D0/-)	P2_0/AN2_0/A0(/D0)	-
P11_7	-	M16C/62P のみ
P11_6	-	
P11_5	-	
P11_3	P11_3/INPC1_3/OUTC1_3	【追加】INPC1_3/OUTC1_3
P11_2	P11_2/INPC1_2/OUTC1_2/ISRXD1	【追加】INPC1_2/OUTC1_2/ISRXD1
P11_1	P11_1/INPC1_1/OUTC1_1/ISCLK1	【追加】INPC1_1/OUTC1_1/ISCLK1
P11_0	P11_0/INPC1_0/OUTC1_0/ISTXD1	【追加】INPC1_0/OUTC1_0/ISTXD1
P10_7/KI3/AN7	P10_7/KI3/RTP3_3/AN7	【追加】RTP3_3
P10_6/KI2/AN6	P10_6/KI2/RTP3_2/AN6	【追加】RTP3_2
P10_5/KI1/AN5	P10_5/KI1/RTP3_1/AN5	【追加】RTP3_1
P10_4/KI0/AN4	P10_4/KI0/RTP3_0/AN4	【追加】RTP3_0
P10_3/AN3	P10_3/RTP1_3/AN3	【追加】RTP1_3
P10_2/AN2	P10_2/RTP1_2/AN2	【追加】RTP1_2
P10_1/AN1	P10_1/RTP1_1/AN1	【追加】RTP1_1
P10_0/AN0	P10_0/RTP1_0/AN0	【追加】RTP1_0
-	P14_6/INT8	M32C/87 のみ
	P14_5/INT7	
	P14_4/INT6	
	P14_3/INPC1_7/OUTC1_7	
	P14_2/INPC1_6/OUTC1_6	
	P15_7/CTS6/RTS6/AN15_7	
	P15_6/CLK6/AN15_6	
	P15_5/RXD6/AN15_5	
	P15_4/TXD6/AN15_4	
	P15_3/CTS5/RTS5/AN15_3	
	P15_2/RXD5/ISRXD0/AN15_2	
	P15_1/CLK5/ISCLK0/AN15_1	
	P15_0/TXD5/ISTXD0/AN15_0	

4. 詳細比較

4.1. CPU 機能比較

表 4.1.1に命令の相違点、表 4.1.2に CPU 内部レジスタの相違点、表 4.1.3にレジスタバンクの相違点を示します。

表 4.1.1命令の相違点

項目	M16C/62P	M32C/87
追加命令	-	ADDX,BITINDEX,BRK2,CLIP,EXTZ,FREIT,INDEXcnd,MAX,MIN,MOVX,MULEX,SCcnd,SCMPU,SHANC,SIN,SMOVU,SOUT,SUBX
削除命令	-	LDE (MOV 命令を使用) STE (MOV 命令を使用) LDINTB (LDC #IMM, INTB を使用)
ビット操作	レジスタのビット操作は 0~15 ビットまで可能 BSET,bit,R0 (bit 0~15)	レジスタのビット操作は 0~7 ビットまで可能 BSET,bit,ROL (bit 0~7) BSET,bit,ROH (bit 0~7)

表 4.1.2 ビット長の相違点

内部レジスタ名	M16C/62P	M32C/87
アドレスレジスタ	A0,A1	16 ビット
スタティックベースレジスタ	SB	24 ビット
フレームベースレジスタ	FB	
ユーザスタックポインタ	USP	
割り込みスタックポインタ	ISP	
割り込みテーブルレジスタ	INTB	20 ビット
	INTBL	16 ビット
	INTBH	4 ビット
プログラムカウンタ	PC	20 ビット
高速割り込み関連レジスタ	SVF	-
	SVP	-
	VCT	-
DMAC 関連レジスタ (DMAC を 3ch 以上使用する時は レジスタバンク 1、高速割り込みレジスタ を DAMC レジスタに拡張)	DMD0,DMD1	-
	DCT0,DCT1, DCT2(R0),DCT3(R1)	-
	DRC0,DRC1, DRC2(R2),DRC3(R3)	-
	DMA0,DMA1, DMA2(A0),DMA3(A1)	-
	DRA0,DRA1, DRA2(SVP),DRA3(VCT)	-
	DSA0,DSA1, DSA2(SB),DSA3(FB)	-
		8 ビット
	16 ビット	
	16 ビット	
	24 ビット	
	24 ビット	
	24 ビット	

表 4.1.3レジスタバンクの相違点

内部レジスタ名	M16C/62P	M32C/87
スタティックベースレジスタ	SB	レジスタバンク 0 レジスタバンク 1

4.2. リセットの相違点

リセットにはハードウェアリセット 1、電圧低下検出リセット(ハードウェアリセット 2)、ソフトウェアリセット、ウォッチドッグタイマリセット、発振停止検出リセット(M16C/62P のみ)の 5 種類があります。各リセットを行っても一部の SFR は初期化されず値を保持します。詳細を表 4.2.1 に示します。

表 4.2.1 リセット後値を保持するレジスタ

種類	レジスタ	リセット後の状態	
		M16C/62P	M32C/87
ハードウェアリセット 1	PUR1	CNVSS 端子により値が異なる 00h(CNVSS 端子"L") 02h(CNVSS 端子"H")	CNVSS 端子のレベルに関らず 初期化される
	WDC	WDC5 ビットは初期化されない	
電圧低下検出リセット (ハードウェアリセット 2)	PUR1	CNVSS 端子により値が異なる 00h(CNVSS 端子"L") 02h(CNVSS 端子"H")	CNVSS 端子のレベルに関らず 初期化される
	WDC	WDC5 ビットは初期化されない	
ソフトウェアリセット	PM0	PM01,PM00 ビットは初期化されない	
	VCR1	初期化しない	初期化する
	VCR2	初期化しない	初期化する
	PUR1	PM01,PM00 レジスタの値により異なる 00h(PM01,PM00=00b) 02h(PM01,PM00=01b) 02h(PM01,PM00=11b)	CNVSS 端子のレベルに関らず 初期化される
	TCSPR	-	初期化しない
	WDC	WDC5 ビットは初期化されない	
ウォッチドッグタイマリセット	PM0	PM01,PM00 ビットは初期化されない	
	VCR1	初期化しない	初期化する
	VCR2	初期化しない	初期化する
	PUR1	PM01,PM00 レジスタにより値が異なる 00h(PM01,PM00=00b) 02h(PM01,PM00=01b) 02h(PM01,PM00=11b)	CNVSS 端子のレベルに関らず 初期化される
	TCSPR	-	初期化しない
	WDC	WDC5 ビットは初期化されない	
発振停止検出リセット	PM0	PM01,PM00 ビットは初期化されない	-
	CM2	CM20,CM21,CM27 ビットは初期化 されない	-
	VCR1	初期化しない	-
	VCR2	初期化しない	-
	PUR1	PM01,PM00 レジスタの値により異なる 00h(PM01,PM00=00b) 02h(PM01,PM00=01b) 02h(PM01,PM00=11b)	-
	WDC	WDC5 ビットは初期化されない	-

4.3. 電源検出回路の相違点

表 4.3.1 に電源検出回路関連 SFR の相違点を示します。

表 4.3.1 電源検出回路関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
VCR1	0019h	001Bh	-	アドレス変更	
VCR2	001Ah	0017h	-	アドレス変更	
D4INT	001Fh	002Fh	1	STOP 解除制御	STOP/WAIT 解除制御
			6-7	何も配置されていない	予約ビット

4.4. プロセッサモードの相違点

表 4.4.1 にプロセッサモード関連 SFR の相違点を示します。

表 4.4.1 プロセッサモード関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
PM0	0004h	0004h	6	ポート P4_0 ~ P4_3 機能選択	予約ビット
			7	BCLK 出力禁止	BCLK 出力機能選択
PM1	0005h	0005h	0	CS2 領域切り替え	外部領域モード
			1	ポート P3_7 ~ P3_4 機能選択	
			2	ウォッチドックタイマ機能選択	内部メモリウェイト
			3	内部予約領域拡張	SFR 領域ウェイト
			4-5	メモリ空間拡張	ALE 端子選択
			7	ウェイトビット	予約ビット

4.5. バスの相違点

表 4.5.1 にバスの相違点、表 4.5.2 にバス設定の相違点、表 4.5.3 にバス制御端子の相違点、表 4.5.4 にバス関連 SFR の相違点を示します。

表 4.5.1 バスの相違点

項目	M16C/62P	M32C/87
アドレス空間	1M バイト/4M バイト(メモリ空間拡張機能参照)	16M バイト
アドレスバス幅	12 ビット/16 ビット/20 ビット	24 ビット固定
外部領域ウェイト	1 ~ 3 ウェイト	2 ~ 9 ウェイト
リカバリサイクル挿入	なし	あり
SFR 領域ウェイト数	1 ウェイト/2 ウェイト(PLL 動作時)	1 ウェイト (CAN モジュール関連の SFR をアクセスするときは 2 ウェイトに設定)

表 4.5.2 バス設定の相違点

項目	M16C/62P	M32C/87
アドレスバス幅	PM0 レジスタの PM06 ビット PM1 レジスタの PM11 ビット	-
データバス幅	全領域のバス幅を設定 BYTE 端子 "H": バス幅 8 ビット "L": バス幅 16 ビット	外部領域毎にバス幅を設定 DS レジスタの DS0 ~ DS3 ビット "0": バス幅 8 ビット "1": バス幅 16 ビット リセット後のバス幅設定 外部領域 3 のみ BYTE 端子で設定 BYTE 端子 "H": バス幅 8 ビット "L": バス幅 16 ビット
チップセレクト信号	CSR レジスタの CSi ビット(i=0 ~ 3)	PM1 レジスタの PM10, PM11 ビット
SFR 領域ウェイト数	PM2 レジスタの PM20 ビット	PM1 レジスタの PM13 ビット
外部領域ウェイト	CSR レジスタの CSiW ビット CSE レジスタの CSEi0, CSEi1 ビット	EWCRi レジスタの EWCRi00 ~ EWCRi04 ビット (i=0 ~ 3)
リカバリサイクル挿入	-	EWCRi レジスタの EWCRi06 ビット
BCLK 出力	PM0 レジスタの PM07 ビット	PM0 レジスタの PM07 ビット CM0 レジスタの CM00, CM01 ビット

表 4.5.3 バス関連端子の相違点

端子名	M16C/62P	M32C/87
ALE	P5_6	P5_6
		P5_4/HLDA
		P5_3/CLKOUT/BCLK
CS0	P4_4	P4_7/A23
CS1	P4_5	P4_6/A22
CS2	P4_6	P4_5/A21
CS3	P4_7	P4_4/A20
マルチプレクスバス関連	P3_7/A15	P3_7/A15(/D15)
	P3_6/A14	P3_6/A14(/D14)
	P3_5/A13	P3_5/A13(/D13)
	P3_4/A12	P3_4/A12(/D12)
	P3_3/A11	P3_3/A11(/D11)
	P3_2/A10	P3_2/A10(/D10)
	P3_1/A9	P3_1/A9(/D9)
	P3_0/A8(/-/D7)	P3_0/A8(/D8)
	P2_7/A7(/D7/D6)	P2_7/A7(/D7)
	P2_6/A6(/D6/D5)	P2_6/A6(/D6)
	P2_5/A5(/D5/D4)	P2_5/A5(/D5)
	P2_4/A4(/D4/D3)	P2_4/A4(/D4)
	P2_3/A3(/D3/D2)	P2_3/A3(/D3)
	P2_2/A2(/D2/D1)	P2_2/A2(/D2)
	P2_1/A1(/D1/D0)	P2_1/A1(/D1)
	P2_0/A0(/D0/-)	P2_0/A0(/D0)

表 4.5.4 バス関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
CSR	0008h	-	-	M16C/62P のみ	-
CSE	001Bh	-	-	M16C/62P のみ	-
DBR	000Bh	-	-	M16C/62P のみ	-
DS	-	000Bh	-	-	M32C/87 のみ
EWCR0	-	0048h	-	-	M32C/87 のみ
EWCR1	-	0049h	-	-	M32C/87 のみ
EWCR2	-	004Ah	-	-	M32C/87 のみ
EWCR3	-	004Bh	-	-	M32C/87 のみ

4.6. クロックの相違点

表 4.6.1にクロックの相違点を、表 4.6.2にクロック関連設定の相違点、表 4.6.3にクロック関連端子の相違点を、表 4.6.4にクロック関連 SFR の相違点を示します。

表 4.6.1 クロックの相違点

項目	M16C/62P	M32C/87
XIN-XOUT 駆動能力	切り替え可能	切り替え不可
メインクロック分周	分周なし,2,4,8,16 分周から選択	分周なし,2,3,4,6,8,10,12,14,16 分周から選択
周辺機能クロック	f1,f2(注 1),f8,f32, f1SIO,f2SIO,f8SIO,f32SIO fAD, fc32	f1,f8,f32(注 2),f2n(注 3) fAD, fc32, fCAN
PLL 通倍率	2 通倍/4 通倍/6 通倍/8 通倍	6 通倍,8 通倍の 2 分周または 3 分周
発振停止時の動作	発振停止検出リセット/ 発振停止,再発振停止割り込み	発振停止検出割り込み
発振停止検出機能	発振停止、再発振を検出	発振停止を検出
ウェイトモード、ストップモード	M16C/62P と M32C/87 で復帰手順が異なる。	
低速モード、低消費電力モードから ストップモードへの移行	可	不可
オンチップオシレータモードから ストップモードへの移行		

(注 1)PCLKR レジスタでタイマ A,B のクロック、SI/O クロックに f1 または f2 を選択

(注 2)タイマのカウントソースから削除、但し CLKOUT では使用可

(注 3)f2 削除、f2n で設定(n=0 ~ 15,(n=0 : 分周なし))

表 4.6.2 クロック関連設定の相違点

項目	M16C/62P	M32C/87
XIN-XOUT 駆動能力	CM1 レジスタの CM15 ビット	-
メインクロック分周	CM0 レジスタの CM06 ビット CM1 レジスタの CM16, CM17 ビット	MCD レジスタの MCD0 ~ MCD4 ビット
PLL 通倍率	PLC0 レジスタ	PLC0 レジスタ PLC1 レジスタ
発振停止時の動作選択	CM2 レジスタの CM27 ビット	-

表 4.6.3 クロック関連端子の相違点

端子名	M16C/62P	M32C/87
CLKOUT	P5_7	P5_3

表 4.6.4 クロック関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
CM0	0006h	0006h	6	メインクロック分周比選択 0	ウォッチドックタイマ機能選択
CM1	0007h	0007h	1	システムクロック選択 1	予約ビット
			5	XIN-XOUT 駆動能力選択ビット	予約ビット
			6	メインクロック分周比選択	予約ビット
			7		CPU クロック選択ビット 1
CM2	000Ch	000Dh	0	発振停止、再発振検出許可	発振停止検出許可
			1	システムクロック選択 2	CPU クロック選択 2
			2	発振停止、再発振検出フラグ	発振停止検出フラグ
			6	何も配置されていない	予約ビット
			7	発振停止、再発振検出時の動作選択	予約ビット
MCD	-	000Ch	-	-	M32C/87 のみ
PCLKR	025Eh	-	-	M16C/62P のみ	-
PLC0	001Ch	0026h	0-2	PLL 逡倍選択(2,4,6,8 逡倍から選択可)	PLL 逡倍選択(6,8 逡倍から選択可)
PLC1	-	0027h	-	-	M32C/87 のみ
PM2	001Eh	0013h	0	PLL 動作時の SFR アクセスウェイト	予約ビット
			4	予約ビット	CPU クロック選択 3
			5	何も配置されていない	CAN クロック選択
			6-7	何も配置されていない	f2n カウントソース選択
TCSPR	-	035Fh	-	-	M32C/87 のみ

4.7. プロテクトの相違点

表 4.7.1にプロテクト関連 SFR の相違点を示します。

表 4.7.1 プロテクト関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
PRCR	000Ah	000Ah	0	プロテクト 0 CM0,CM1,CM2,PLC0, PCLKR レジスタへの書き込み許可	プロテクト 0 CM0,CM1,CM2,MCD,PLC0, PLC1 レジスタへの書き込み許可
			1	プロテクト 1 PM0,PM1,PM2,TB2SC,INVC0, INVC1 レジスタへの書き込み許可	プロテクト 1 PM0,PM1,PM2,INVC0,INVC1 レジスタへの書き込み許可
			2	プロテクト 2 PD9,S3C,S4C レジスタ	プロテクト 2 PD9,PS3 レジスタ

4.8. 割り込みの相違点

表 4.8.1に割り込みの相違点、表 4.8.2~表 4.8.3に割り込み関連 SFR の相違点を示します。
可変ベクタテーブル、および割り込み優先レベル判定回路が異なります。

表 4.8.1 割り込みの相違点

項目	M16C/62P	M32C/87
高速割り込み	なし	あり
INT割り込み	6 チャンネル(INT0 ~ INT5)	9 チャンネル(INT0 ~ INT8)
アドレス一致割り込み	4 ポイント設定可	8 ポイント設定可

表 4.8.2 割り込み関連 SFR の相違点(1/2)

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
AD0IC	-	0073h	-	-	M32C/87 のみ
ADIC	004Eh	-	-	M16C/62P のみ	-
AIER	0009h	0009h	2	何も配置されていない	アドレス一致割り込み 2 許可
			3	何も配置されていない	アドレス一致割り込み 3 許可
			4	何も配置されていない	アドレス一致割り込み 4 許可
			5	何も配置されていない	アドレス一致割り込み 5 許可
			6	何も配置されていない	アドレス一致割り込み 6 許可
			7	何も配置されていない	アドレス一致割り込み 7 許可
			AIER2	01BBh	-
BCN0IC/ BCN3IC	-	0071h	-	-	M32C/87 のみ
BCN1IC/ BCN4IC	-	0091h	-	-	M32C/87 のみ
BCN2IC	-	008Fh	-	-	M32C/87 のみ
BCNIC	004Ah	-	-	M16C/62P のみ	-
DM0IC	004Bh	0068h	-	アドレス変更	
DM1IC	004Ch	0088h	-	アドレス変更	
DM2IC	-	006Ah	-	-	M32C/87 のみ
DM3IC	-	008Ah	-	-	M32C/87 のみ

表 4.8.3 割り込み関連 SFR の相違点(2/2)

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
IFSR	035Fh	031Fh	6	割り込み要因切り替え(SI/O3 / INT4)	UART0/UART3 割り込み要因選択
			7	割り込み要因切り替え(SI/O4 / INT5)	UART1/UART4 割り込み要因選択
IFSR2A	035Eh	-	-	M16C/62P のみ	-
IFSR4	-	031Eh	-	-	M32C/87 のみ
INT0IC	005Dh	009Eh	5	予約ビット	レベルセンス/エッジセンス切り替え
INT1IC	005Eh	007Eh	5	予約ビット	レベルセンス/エッジセンス切り替え
INT2IC	005Fh	009Ch	5	予約ビット	レベルセンス/エッジセンス切り替え
INT3IC	0044h	007Ch	5	予約ビット	レベルセンス/エッジセンス切り替え
INT4IC	0049h	009Ah	5	予約ビット	レベルセンス/エッジセンス切り替え
INT5IC	0048h	007Ah	5	予約ビット	レベルセンス/エッジセンス切り替え
KUPIC	004Dh	0093h	-	アドレス変更	
RLVL	-	009Fh	-	-	M32C/87 のみ
RMAD0	0010h-0012h	0010h-0012h	-	設定範囲：20 ビット	設定範囲：24 ビット
RMAD1	0014h-0016h	0014h-0016h	-	設定範囲：20 ビット	設定範囲：24 ビット
RMAD2	01B8h-01BAh	0018h-001Ah	-	設定範囲：20 ビット	設定範囲：24 ビット
RMAD3	01BCh-01BEh	001Ch-001Eh	-	設定範囲：20 ビット	設定範囲：24 ビット
RMAD4	-	0028h-002Ah	-	-	M32C/87 のみ 設定範囲：24 ビット
RMAD5	-	002Ch-002Eh	-	-	M32C/87 のみ 設定範囲：24 ビット
RMAD6	-	0038h-003Ah	-	-	M32C/87 のみ 設定範囲：24 ビット
RMAD7	-	003Ch-003Eh	-	-	M32C/87 のみ 設定範囲：24 ビット
S0RIC	0052h	0072h	-	アドレス変更	
S0TIC	0051h	0090h	-	アドレス変更	
S1RIC	0054h	0074h	-	アドレス変更	
S1TIC	0053h	0092h	-	アドレス変更	
S2RIC	0050h	006Bh	-	アドレス変更	
S2TIC	004Fh	0089h	-	アドレス変更	
S3IC	0049h	-	-	M16C/62P のみ	-
S3RIC	-	006Dh	-	-	M32C/87 のみ
S3TIC	-	008Bh	-	-	M32C/87 のみ
S4RIC	-	006Fh	-	-	M32C/87 のみ
S4TIC	-	008Dh	-	-	M32C/87 のみ
S4IC	0048h	-	-	M16C/62P のみ	-
TA0IC	0055h	006Ch	-	アドレス変更	
TA1IC	0056h	008Ch	-	アドレス変更	
TA2IC	0057h	006Eh	-	アドレス変更	
TA3IC	0058h	008Eh	-	アドレス変更	
TA4IC	0059h	0070h	-	アドレス変更	
TB0IC	005Ah	0094h	-	アドレス変更	
TB1IC	005Bh	0076h	-	アドレス変更	
TB2IC	005Ch	0096h	-	アドレス変更	
TB3IC	0047h	0078h	-	アドレス変更	
TB4IC	0046h	0098h	-	アドレス変更	
TB5IC	0045h	0069h	-	アドレス変更	

4.9. ウォッチドックタイマの相違点

表 4.9.1にウォッチドックタイマの相違点を示します。

表 4.9.1 ウォッチドックタイマの相違点

項目	M16C/62P	M32C/87
ウォッチドックタイマ機能選択 (割り込み/リセット切り替え)	PM1 レジスタの PM12 ビット	CM0 レジスタの CM06 ビット

4.10. DMAC の相違点

表 4.10.1に DMAC の相違点、表 4.10.2に DMAC 設定の相違点、表 4.10.3に DMAC 関連 SFR の相違点を示します。DMAC 関連レジスタが M16C/62P では SFR 領域に、M32C/87 では内部レジスタと SFR に配置されているため設定方法が異なります。

表 4.10.1 DMAC の相違点

項目	M16C/62P	M32C/87
DMAC 関連レジスタ	SFR 領域に配置	内部レジスタと SFR に配置
チャンネル数	2 チャンネル	4 チャンネル
転送空間	1M バイトの任意の空間から固定番地 固定番地から 1M バイトの任意の空間 固定番地から固定番地	16M バイトの任意の空間から固定番地 固定番地から 16M バイトの任意の空間
転送回数	DMAi 転送カウンタ(i=0~1)に設定した値+1	DMAi 転送カウンタ(i=0~3)に設定した値
割り込み発生タイミング	DMAi 転送カウンタがアンダフローしたとき	DMAi 転送カウンタが"0001h"から"0000h"になったとき

表 4.10.2 DMAC 設定の相違点

項目	M16C/62P	M32C/87
DMA 転送要因の選択	DMiSL レジスタの DSEL0~DSEL3 ビット、 DMS ビットで選択	DMiSL レジスタの DSEL0~DSEL4 ビットで選択
転送モード	DMiCON レジスタ	DMDi レジスタで設定
転送元番地	SARi レジスタ	転送元が固定番地の場合、DSAi レジスタ
転送先番地	DARi レジスタ	転送元がメモリの場合、DMAi レジスタ (リピート転送時のリロード値は DRAi レジスタに設定)
転送回数	TCRi レジスタに転送回数-1 を設定	DCTi レジスタに転送回数を設定 (リピート転送時のリロード値は DRCi レジスタに設定)

表 4.10.3 DMAC 関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
DAR0	0024h-0026h	-	-	M16C/62P のみ	-
DAR1	0034h-0036h	-	-	M16C/62P のみ	-
DCT0 ~ DCT3	-	CPU 内部 レジスタ	-	-	M32C/87 のみ DCT0(注),DCT1(注)
DM0CON	002Ch	-	-	M16C/62P のみ	-
DM0SL	03B8h	0378h	0-3	DMA 要求要因選択	DMA 要求要因選択
			4	何も配置されていない	
			5	何も配置されていない	ソフトウェア DMA 要求
			6	DMA 拡張要因選択	予約ビット
			7	ソフトウェア DMA 要求	DMA 要求
DM1CON	003Ch	-	-	M16C/62P のみ	-
DM1SL	03BAh	0379h	0-3	DMA 要求要因選択	DMA 要求要因選択
			4	何も配置されていない	
			5	何も配置されていない	ソフトウェア DMA 要求
			6	DMA 拡張要因選択	予約ビット
			7	ソフトウェア DMA 要求	DMA 要求
DM2SL	-	037Ah	-	-	M32C/87 のみ
DM3SL	-	037Bh	-	-	M32C/87 のみ
DMA0 ~ DMA3	-	CPU 内部 レジスタ	-	-	M32C/87 のみ DMA0(注),DMA1(注)
DMD0 DMD1	-	CPU 内部 レジスタ	-	-	M32C/87 のみ (注)
DRA0 ~ DRA3	-	CPU 内部 レジスタ	-	-	M32C/87 のみ DRA0(注),DRA1(注)
DRC0 ~ DRC3	-	CPU 内部 レジスタ	-	-	M32C/87 のみ DRC0(注),DRC1(注)
DSA0 ~ DSA3	-	CPU 内部 レジスタ	-	-	M32C/87 のみ DSA0(注),DSA1(注)
SAR0	0020h-0022h	-	-	M16C/62P のみ	-
SAR1	0030h-0032h	-	-	M16C/62P のみ	-
TCR0	0028h-0029h	-	-	M16C/62P のみ	-
TCR1	0038h-0039h	-	-	M16C/62P のみ	-

(注)レジスタへの書き込みは LDC 命令を使用してください。

4.11. タイマの相違点

表 4.11.1にタイマの相違点を、表 4.11.2にタイマ関連 SFR の相違点を示します。

表 4.11.1 タイマの相違点

項目	M16C/62P	M32C/87
カウントソース	f1,f2,f8,f32,fc32	f1,f8,f2n,fc32
パルス出力機能設定	TAiMR レジスタの MR0 ビット(i=0~4)	機能選択レジスタ

表 4.11.2 タイマ関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
ONSF	0382h	0342h	-	アドレス変更	
TA0 ~ TA4	0386h-0387h ~ 038Eh-038Fh	0346h-0347h ~ 034Eh-034Fh	-	アドレス変更	
TA0MR	0396h	0356h	2	パルス出力機能選択	予約ビット
			6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TA1MR	0397h	0357h	2	パルス出力機能選択	予約ビット
			6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TA2MR	0398h	0358h	2	パルス出力機能選択	予約ビット
			6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TA3MR	0399h	0359h	2	パルス出力機能選択	予約ビット
			6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TA4MR	039Ah	035Ah	2	パルス出力機能選択	予約ビット
			6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TABSR	0380h	0340h	-	アドレス変更	
TB0 ~ TB2	0390h-0391h ~ 0394h-0395h	0350h-0351h ~ 0354h-0355h	-	アドレス変更	
TB0MR	039Bh	035Bh	6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TB1MR	039Ch	035Ch	6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TB2MR	039Dh	035Dh	6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TB3 ~ TB5	0350h-0351h ~ 0354h-0355h	0310h-0311h ~ 0314h-0315h	-	アドレス変更	
TB3MR	035Bh	031Bh	6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TB4MR	035Ch	031Ch	6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TB5MR	035Dh	031Dh	6-7	カウントソース選択(f1/f2,f32)	カウントソース選択(f1,f2n)
TBSR	0340h	0300h	-	アドレス変更	
TRGSR	0383h	0343h	-	アドレス変更	
UDF	0384h	0344h	-	アドレス変更	

4.12. 三相モータ制御用タイマ機能

表 4.12.1に三相モータ制御タイマ機能関連 SFR の相違点を示します。

表 4.12.1 三相モータ制御用タイマ機能関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
DTT	034Ch	030Ch	-	アドレス変更	
ICTB2	034Dh	030Dh	-	アドレス変更	
IDB0	034Ah	030Ah	-	アドレス変更	
IDB1	034Bh	030Bh	-	アドレス変更	
INVC0	0348h	0308h	-	アドレス変更	
INVC1	0349h	0309h	2	短絡防止タイマカウントソース (f1/f2 または f1 の 2 分周 / f2 の 2 分周)	短絡防止タイマカウントソース (f1 / f1 の 2 分周)
TA11	0342h-0343h	0302h-0303h	-	アドレス変更	
TA21	0344h-0345h	0304h-0305h	-	アドレス変更	
TA41	0346h-0347h	0306h-0307h	-	アドレス変更	
TB2SC	039Eh	035Eh	1	三相出力ポートNMI制御	何も配置されていない

4.13. シリアルインタフェースの相違点

表 4.13.1にシリアルインタフェースの相違点、表 4.13.2にシリアルインタフェース関連端子の相違点、表 4.13.3 ~ 表 4.13.4にシリアルインタフェース関連 SFR の相違点を示します。

M32C/87 では各端子から出力を行う場合、機能選択レジスタの設定を行う必要があります。

表 4.13.1 シリアルインタフェースの相違点

項目	M16C/62P	M32C/87
構成	3 チャンネル(UART0 ~ UART2) クロック同期形 クロック非同期形 I2C モード 特殊モード 2 IE モード SIM モード 2 チャンネル(SI/O3, SI/O4) クロック同期形	5 チャンネル(UART0 ~ UART4) クロック同期形 クロック非同期形 I2C モード 特殊モード 2 GCI モード IE モード SIM モード IrDA モード(UART0) 2 チャンネル(UART5 ~ UART6) クロック同期形 クロック非同期形
カウントソース	f1, f2, f8, f32	f1, f8, f2n
転送クロック複数端子出力機能	UART1 で選択可	機能なし
CTS/RTS分離機能	UART0 で選択可	機能なし
端子出力設定	UART 関連レジスタで設定したとき	機能選択レジスタで設定したとき

表 4.13.2 シリアルインタフェース関連端子の相違点

チャンネル	端子	M16C/62P	M32C/87
UART0	P6_0	CTS0/RTS0	CTS0/RTS0/SS0
	P6_1	CLK0	CLK0
	P6_2	RXD0/SCL0	RXD0/SCL0/STXD0
	P6_3	TXD0/SDA0	TXD0/SDA0/SRXD0
UART1	P6_4	CTS1/RTS1/CTS0/CLKS1	CTS1/RTS1/SS1
	P6_5	CLK1	CLK1
	P6_6	RXD1/SCL1	RXD1/SCL1/STXD1
	P6_7	TXD1/SDA1	TXD1/SDA1/SRXD1
UART2	P7_0	TXD2/SDA2	TXD2/SDA2/SRXD2
	P7_1	RXD2/SCL2	RXD2/SCL2/STXD2
	P7_2	CLK2	CLK2
	P7_3	CTS2/RTS2	CTS2/RTS2/SS2
UART3 / SI/O3	P9_0	CLK3	CLK3
	P9_1	SIN3	RXD3/SCL3/STXD3
	P9_2	SOUT3	TXD3/SDA3/SRXD3
	P9_3	-	CTS3/RTS3/SS3
UART4 / SI/O4	P9_4	-	CTS4/RTS4/SS4
	P9_5	CLK4	CLK4
	P9_6	SOUT4	TXD4/SDA4/SRXD4
	P9_7	SIN4	RXD4/SCL4/STXD4
UART5	P7_6	-	TXD5
	P7_7	-	CLK5
	P8_0	-	RXD5
	P8_1	-	CTS5/RTS5
	P15_0	-	TXD5
	P15_1	-	CLK5
	P15_2	-	RXD5
	P15_3	-	CTS5/RTS5
UART6	P12_3	-	CTS6/RTS6
	P12_2	-	RXD6
	P12_1	-	CLK6
	P12_0	-	TXD6
	P15_7	-	CTS6/RTS6
	P15_6	-	CLK6
	P15_5	-	RXD6
	P15_4	-	TXD6

表 4.13.3 シリアルインタフェース関連 SFR の相違点(1/2)

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
U0BRG	03A1h	0369h	-	アドレス変更	
U0C0	03A4h	036Ch	0-1	UiBRG カウントソース選択(f1/f2,f32)	UiBRG カウントソース選択(f1,f2n)
U0C1	03A5h	036Dh	4	何も配置されていない	UARTi 送信割り込み要因選択
			5	何も配置されていない	UARTi 連続受信モード許可
			7	エラー信号出力許可	クロック分周同期化停止/ エラー信号出力許可
U0MR	03A0h	0368h	-	アドレス変更	
U0RB	03A6h-03A7h	036Eh-036Fh	-	アドレス変更	
U0SMR	036Fh	0367h	3	予約ビット	SCLL 同期出力許可
			7	何も配置されていない	クロック分周同期化
U0SMR2	036Eh	0366h	7	何も配置されていない	外部クロック同期化有効
U0SMR3	036Dh	0365h	0	何も配置されていない	SS 端子機能許可
U0SMR4	036Ch	0364h	3	SCL,SDA 出力選択 (スタートコンディション,ストップ コンディション出力する/しない)	SCL,SDA 出力選択 (シリアル I/O 選択/スタート,ストップ コンディション選択)
U0TB	03A2h-03A3h	036Ah-036Bh	-	アドレス変更	
U1BRG	03A9h	02E9h	-	アドレス変更	
U1C0	03ACh	02ECh	0-1	UiBRG カウントソース選択(f1/f2,f32)	UiBRG カウントソース選択(f1,f2n)
U1C1	03ADh	02EDh	4	何も配置されていない	UARTi 送信割り込み要因選択
			5	何も配置されていない	UARTi 連続受信モード許可
			7	エラー信号出力許可	クロック分周同期化停止/ エラー信号出力許可
U1MR	03A8h	02E8h	-	アドレス変更	
U1RB	03AEh-03AFh	02EEh-02EFh	-	アドレス変更	
U1SMR	0373h	02E7h	3	予約ビット	SCLL 同期出力許可
			7	何も配置されていない	クロック分周同期化
U1SMR2	0372h	02E6h	7	何も配置されていない	外部クロック同期化有効
U1SMR3	0371h	02E5h	2	何も配置されていない	シリアル入力端子設定
U1SMR4	0370h	02E4h	3	SCL,SDA 出力選択 (スタートコンディション,ストップ コンディション出力する/しない)	SCL,SDA 出力選択 (シリアル I/O 選択/スタート,ストップ コンディション選択)
U1TB	03AAh-03ABh	02EAh-02EBh	-	アドレス変更	
U2BRG	0379h	0339h	-	アドレス変更	
U2C0	037Ch	033Ch	0-1	UiBRG カウントソース選択(f1/f2,f32)	UiBRG カウントソース選択(f1,f2n)
U2C1	037Dh	033Dh	7	エラー信号出力許可	クロック分周同期化停止/ エラー信号出力許可
U2MR	0378h	0338h	-	アドレス変更	
U2RB	037Eh-037Fh	033Eh-033Fh	-	アドレス変更	
U2SMR	0377h	0337h	3	予約ビット	SCLL 同期出力許可
			7	何も配置されていない	クロック分周同期化
U2SMR2	0376h	0336h	7	何も配置されていない	外部クロック同期化有効
U2SMR3	0375h	0335h	4	何も配置されていない	障害エラーフラグ
U2SMR4	0374h	0334h	3	SCL,SDA 出力選択 (スタートコンディション,ストップ コンディション出力する/しない)	SCL,SDA 出力選択 (シリアル I/O 選択/スタート,ストップ コンディション選択)
U2TB	037Ah-03ABh	033Ah-033Bh	-	アドレス変更	
UCON	03B0h	-	-	M16C/62P のみ	-

表 4.13.4 シリアルインタフェース関連 SFR の相違点(2/2)

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
S3BRG	0363h	-	-	M16C/62P のみ	-
S3C	0362h	-	-	M16C/62P のみ	-
S3TRR	0360h	-	-	M16C/62P のみ	-
S4BRG	0367h	-	-	M16C/62P のみ	-
S4C	0366h	-	-	M16C/62P のみ	-
S4TRR	0364h	-	-	M16C/62P のみ	-
U3BRG	-	0329h	-	-	M32C/87 のみ
U3C0	-	032Ch	-	-	M32C/87 のみ
U3C1	-	032Dh	-	-	M32C/87 のみ
U3MR	-	0328h	-	-	M32C/87 のみ
U3RB	-	032Eh-032Fh	-	-	M32C/87 のみ
U3SMR	-	0327h	-	-	M32C/87 のみ
U3SMR2	-	0326h	-	-	M32C/87 のみ
U3SMR3	-	0325h	-	-	M32C/87 のみ
U3SMR4	-	0324h	-	-	M32C/87 のみ
U3TB	-	02FAh-02FBh	-	-	M32C/87 のみ
U4BRG	-	02F9h	-	-	M32C/87 のみ
U4C0	-	02FCh	-	-	M32C/87 のみ
U4C1	-	02FDh	-	-	M32C/87 のみ
U4MR	-	02F8h	-	-	M32C/87 のみ
U4RB	-	02FEh-02FFh	-	-	M32C/87 のみ
U4SMR	-	02F7h	-	-	M32C/87 のみ
U4SMR2	-	02F6h	-	-	M32C/87 のみ
U4SMR3	-	02F5h	-	-	M32C/87 のみ
U4SMR4	-	02F4h	-	-	M32C/87 のみ
U4TB	-	02FAh-02FBh	-	-	M32C/87 のみ
U56CON	-	01D0h	-	-	M32C/87 のみ
U5BRG	-	01C1h	-	-	M32C/87 のみ
U5C0	-	01C4h	-	-	M32C/87 のみ
U5C1	-	01C5h	-	-	M32C/87 のみ
U5MR	-	01C0h	-	-	M32C/87 のみ
U5RB	-	01C6h-01C7h	-	-	M32C/87 のみ
U5TB	-	01C2h-01C3h	-	-	M32C/87 のみ
U6BRG	-	01C9h	-	-	M32C/87 のみ
U6C0	-	01CCh	-	-	M32C/87 のみ
U6C1	-	01CDh	-	-	M32C/87 のみ
U6MR	-	01C8h	-	-	M32C/87 のみ
U6RB	-	01CEh-01CFh	-	-	M32C/87 のみ
U6TB	-	01CAh-01CBh	-	-	M32C/87 のみ
IRCON	-	0372h	-	-	M32C/87 のみ

4.14. A/D コンバータの相違点

4.14.1. A/D コンバータの相違点

表 4.14.1に A/D コンバータの相違点、表 4.14.2に A/D コンバータ関連 SFR の相違点を示します。

表 4.14.1 A/D コンバータの相違点

項目	M16C/62P	M32C/87
動作クロック(AD)	fAD, fAD/2, fAD/3, fAD/4, fAD/6, fAD/12 から選択可 (ADCON0, ADCON1, ADCON2 レジスタで設定)	fAD, fAD/2, fAD/3, fAD/4, fAD/6, fAD/8 から選択可 (AD0CON0, AD0CON1, AD0CON3 レジスタで設定)
A/D コンバータ 最大動作クロック	VCC1=4V 以上 : AD=12MHz VCC1=4V 未満 : AD=10MHz	VCC1=4.2V ~ 5.5V 時 : AD=16MHz VCC1=3.0V ~ 3.6V 時 : AD=10MHz
A/D 変換開始条件	ソフトウェアトリガ/外部トリガ	ソフトウェアトリガ/外部トリガ/ハードウェアトリガ
モード	単発モード 繰り返しモード 単掃引モード 繰り返し掃引モード 0 繰り返し掃引モード 1	単発モード 繰り返しモード 単掃引モード 繰り返し掃引モード 0 繰り返し掃引モード 1 マルチポート単掃引モード マルチポート繰り返し掃引モード 0
アナログ入力端子	26 本 AN0 ~ AN7, AN0_0 ~ AN0_7, AN2_0 ~ AN2_7, ANEX0, ANEX1	34 本 AN0 ~ AN7, AN0_0 ~ AN0_7, AN2_0 ~ AN2_7, AN15_0 ~ AN15_7, ANEX0, ANEX1
DMAC 利用モード	なし	あり

表 4.14.2 A/D コンバータ関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
AD0CON0	03D6h	0396h	0-2	アナログ入力端子	アナログ入力端子
			5	トリガ選択	トリガ選択
			7	周波数選択	周波数選択
AD0CON1	03D7h	0397h	0-1	A/D 単掃引端子選択	A/D 単掃引端子選択
			4	周波数選択 1	周波数選択
AD0CON2	03D4h	0394h	1-2	A/D 入力グループ選択	アナログ入力ポート選択
			3	予約ビット	何も配置されていない
			4	周波数選択 2	何も配置されていない
			5	何も配置されていない	外部トリガ要因選択
			6-7	何も配置されていない	予約ビット
AD0CON3	-	0395h	-	-	M32C/87 のみ
AD0CON4	-	0392h	-	-	M32C/87 のみ
AD00AD07/ AD0 ~ AD7	03C0h-03C1h ~ 03CEh-03CFh	0380h-0381h ~ 038Eh-038Fh	-	アドレス変更	

4.14.2. A/D コンバータ注意事項

M32C/87 では A/D 入出力端子(ANEX0, ANEX1, AN4 ~ AN7, AN15_0 ~ AN15_7)を、PSL3 レジスタの PSL3_5, PSL3_6 ビット, PSC レジスタの PSC_7 ビット, IPS レジスタの IPS2 ビット, IPSB レジスタを設定することで、他の周辺機能入力から切り離してください。A/D 入出力として使用する端子に対応するビットを“1”(A/D 入出力)にすると、他の周辺機能入力に中間電位が印加されるのを防ぎます。(中間電位が印加されると電源電流が増加する場合があります。)

4.15. D/A コンバータの相違点

4.15.1. D/A コンバータの相違点

表 4.15.1に D/A コンバータの相違点、表 4.15.2に D/A コンバータ関連 SFR の相違点を示します。

表 4.15.1 D/A コンバータの相違点

項目	M16C/62P	M32C/87
D/A 変換タイミング	DAi レジスタ(i=0,1)書き込み時	DAi レジスタ(i=0,1)書き込み時/ DACON1 レジスタの DATi0,DATi1 ビットで 選択したタイマのアンダーフロー時

表 4.15.2 D/A コンバータ関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
DACON	03DCh	039Ch	-	アドレス変更	
DACON1	-	039Dh	-	-	M32C/87 のみ
DA0	03D8h	0398h	-	アドレス変更	
DA1	03DAh	039Ah	-	アドレス変更	

4.15.2. D/A コンバータの注意事項

M32C/87 の D/A 出力端子(DA0, DA1)を、PSL3 レジスタの PSL3_3, PSL3_4 ビットを設定することで、他の周辺機能入力から切り離してください。D/A 出力として使用する端子に対応するビットを“1”(D/A 出力)にすると、他の周辺機能入力に中間電位が印加されるのを防ぎます。(中間電位が印加されると電源電流が増加する場合があります。)

4.16. CRC 演算の相違点

表 4.16.1に CRC 演算関連 SFR の相違点を示します。

表 4.16.1 CRC 演算関連 SFR の相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
CRCIN	03BEh	037Eh	-	アドレス変更	
CRCDCD	03BCh-03BDh	037Ch-037Dh	-	アドレス変更	

4.17. ポートの相違点

4.17.1. ポート Pi 方向レジスタ, ポート Pi レジスタの相違点

表 4.17.1 にポート Pi 方向レジスタ, ポート Pi レジスタの相違点を示します。

表 4.17.1 ポート Pi 方向レジスタ, ポート Pi レジスタの相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
P6	03ECh	03C0h	-	アドレス変更	
P7	03EDh	03C1h	-	アドレス変更	
P8	03F0h	03C4h	-	アドレス変更	
P9	03F1h	03C5h	-	アドレス変更	
P10	03F4h	03C8h	-	アドレス変更	
P11	03F5h	03C9h	-	アドレス変更	
P12	03F8h	03CCh	-	アドレス変更	
P13	03F9h	03CDh	-	アドレス変更	
P14	-	03D0h	-	-	M32C/87 のみ
P15	-	03D1h	-	-	M32C/87 のみ
PC14	03DEh	-	-	M16C/62P のみ	-
PD6	03EEh	03C2h	-	アドレス変更	
PD7	03EFh	03C3h	-	アドレス変更	
PD8	03F2h	03C6h	-	アドレス変更	
PD9	03F3h	03C7h	-	アドレス変更	
PD10	03F6h	03CAh	-	アドレス変更	
PD11	03F7h	03CBh	-	アドレス変更	
PD12	03FAh	03CEh	-	アドレス変更	
PD13	03FBh	03CFh	-	アドレス変更	
PD14	-	03D2h	-	-	M32C/87 のみ
PD15	-	03D3h	-	-	M32C/87 のみ

4.17.2. ポート制御レジスタの相違点

表 4.17.2 にポート制御レジスタの相違点を示します。

表 4.17.2 ポート制御レジスタ相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
PCR	03FFh	03FFh	0	ポート 1 制御 (P1 入力レベル/P1 ポートラッチを読む)	ポート 1 制御 (P1CMOS 出力形式/ P1N チャネルオープンドレイン出力形式)

4.17.3.プルアップ制御レジスタの相違点

表 4.17.3にプルアップ制御レジスタの相違点を示します。

表 4.17.3 プルアップ制御レジスタの相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
PUR1	03FDh	03F1h	4	P6_0~P6_3のプルアップ	何も配置されていない
			5	P6_4~P6_7のプルアップ	何も配置されていない
			6	P7_2~P7_3のプルアップ	何も配置されていない
			7	P7_4~P7_7のプルアップ	何も配置されていない
PUR2	03FEh	03DAh	0	P8_0~P8_3のプルアップ	P6_0~P6_3のプルアップ
			1	P8_4~P8_7のプルアップ	P6_4~P6_7のプルアップ
			2	P9_0~P9_3のプルアップ	P7_2~P7_3のプルアップ
			3	P9_4~P9_7のプルアップ	P7_4~P7_7のプルアップ
			4	P10_0~P10_3のプルアップ	P8_0~P8_3のプルアップ
			5	P10_4~P10_7のプルアップ	P8_4~P8_7のプルアップ
			6	何も配置されていない	P9_0~P9_3のプルアップ
			7	何も配置されていない	P9_4~P9_7のプルアップ
PUR3	03DFh	03DBh	0	P11_0~P11_3のプルアップ	P10_0~P10_3のプルアップ
			1	P11_4~P11_7のプルアップ	P10_4~P10_7のプルアップ
			2	P12_0~P12_3のプルアップ	P11_0~P11_3のプルアップ
			3	P12_4~P12_7のプルアップ	P11_4のプルアップ
			4	P13_0~P13_3のプルアップ	P12_0~P12_3のプルアップ
			5	P13_4~P13_7のプルアップ	P12_4~P12_7のプルアップ
			6	P14_0,P14_1のプルアップ	P13_0~P13_3のプルアップ
			7	P11~P14有効化ビット	P13_4~P13_7のプルアップ
PUR4	-	03DCh	-	-	M32C/87のみ

4.17.4.機能選択レジスタ

M32C/87には端子に周辺機能出力が複数割り付けられている場合、どの周辺機能出力を使用するか選択する機能選択レジスタ(PSC,PSC2,PSC3,PSC6,PSD1,PSD2,PSE1,PSE2,PSL0~PSL3,PSL6,PSL9)があります。

4.17.5.入力機能選択レジスタ

M32C/87には入力機能を選択する、入力機能選択レジスタ(IPS,IPSA,IPSB)があります。

4.18. フラッシュの相違点

4.18.1. フラッシュの相違点

表 4.18.1にフラッシュの相違点を示します。

フラッシュ関連の SFR が配置されているアドレスは M16C/62P と M32C/87 で異なります。

表 4.18.1 フラッシュの相違点

シンボル	アドレス		bit	変更箇所	
	M16C/62P	M32C/87		M16C/62P	M32C/87
FIDR	01B4h	-	-	M16C/62P のみ	-
FMR0	01B7h	0057h	-	アドレス変更	
FMR1	01B5h	0055h	-	アドレス変更	

4.18.2. ソフトウェアコマンドの相違点

表 4.18.2にソフトウェアコマンドの相違点を示します。

表 4.18.2 ソフトウェアコマンドの相違点

ソフトウェアコマンド	M16C/62P	M32C/87
イレーズ全アンロックブロック	M16C/62P のみ	-

4.19. M32C/87 で追加された周辺機能

M32C/87 で追加された周辺機能は以下のとおりです。

- ・ リアルタイムポート
- ・ インテリジェント I/O
- ・ CAN
- ・ DMACII
- ・ X/Y 変換回路

4.20. 開発ツールの相違点

表 4.20.1に開発ツールの相違点を示します。

表4.20.1 開発ツールの相違点

ツール種類名	M16C/62P 用ツール製品名	M32C/87 用ツール製品名
C コンパイラ (シミュレータデバッグを含む)	M3T-NC30WA	M3T-NC308WA
リアルタイム OS	M3T-MR30	M3T-MR308/4
エミュレータデバッグ	M16C R8C PC7501 M16C PC4701	M32C PC7501
エミュレーションプローブ, エミュレーションポッド	M3062PT2-EPB(PC7501 対応) M3062PT3-RPD-E(PC4701 対応)	M30870T-EPB
コンパクトエミュレータ	M3062PT3-CPE	M30870T2-CPE
Renesas Starter Kits	ROK33062PS000BE	ROK330879S000BE

5. 参考ドキュメント

ハードウェアマニュアル

M16C/62P グループハードウェアマニュアル

M32C/87 グループハードウェアマニュアル

(最新版をルネサス テクノロジホームページから入手してください。)

ホームページとサポート窓口
ルネサス テクノロジ M16C ホームページ
<http://japan.renesas.com/m16c>

ルネサス製品全般に関するお問い合わせ先
<http://japan.renesas.com/inquiry>
E-mail : csc@renesas.com

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2006.05.24	-	初版発行

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したのですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。