

はじめに

このアプリケーションノートは、SLG46537V の I2C マクロセルを使って、I/O 制御を行う方法を説明するものです。これにより、図 1 に示すような MCU を使うシステムに、容易に入出力端子を増設することが可能になり便利です。




図 1. I/O コントローラのシステム構成例

コントローラ出力端子の増設方法

SLG46537V の I2C インターフェースは、出力状態を含む全ての回路構成ビットの読み書きができるという意味で、非常に強力なものとなっています。しかしながら、回路構成情報のビットに直接書き込みを行うことは、面倒になる場合も考えられます。というのは、それらのビットは 2k のアドレス空間に散在する場合がありますからです。これを単純な 1 バイトの制御にするために、SLG46537V では I2C のマクロセルが、他のセルに GUI を使って簡単に接続できるようにしました。図 2 は、I2C マクロセルの出力が単純に出力端子に接続された例を示しています。このような I2C マクロセルの状態を、仮想入力と呼んでいます。入力は、レジスタビットアドレス 1952 から 1959 までに連続して書き込まれ、SLG46537V のデータシートの Appendix A に記載されています。




図 2. GUI による I2C マクロセルと端子との結線

レジスタビットを I2C write に対応されるには、単純にレジスタビットアドレスを 8 で割ることで、ワードアドレスが得られます。そして、モジュロ 8 の余りの値から、データバイト中のビットの位置を判別します。例えば、レジスタビット 1959 は I2C のコマンドでは、ワードアドレス 0xF4 のビット位置 7 に該当します。図 1 に、全仮想入力の対応表を示します。

I2C write は、以下のように構成されます：

1. Start
2. Control Byte (含デバイスアドレス, R/W bit=0)
3. Word Address
4. Data
5. Stop

(詳細は、データシートの **19.4.1 "I2C Byte Write"** を参照下さい。)

Word Address		Data Bit Position	Register Bit Definition	SLG46537V Register Bit
244	0xF4	0	Virtual Input 0	1952
"	"	1	Virtual Input 1	1953
"	"	2	Virtual Input 2	1954
"	"	3	Virtual Input 3	1955
"	"	4	Virtual Input 4	1956
"	"	5	Virtual Input 5	1957
"	"	6	Virtual Input 6	1958
"	"	7	Virtual Input 7	1959

表 1. 仮想入力 レジスタビットアドレス

図 2 に、I2C writes による仮想入力を示します。以下の点にご注意下さい。

1. オープンブラケット '[' は START、そしてクローズブラケット ']' は STOP を意味します。

2. 最初のバイト(the Control Byte)の上位 4 ビットはデバイスアドレスに利用され、SLG46537V のデバイス毎にプログラムできます。

これにより、同じバス上に SLG46537V を 16 個まで個別にアドレスすることが可能です。次の 3 ビットは、SLG46537V では 000 に固定されています。Control byte の最後のビットは R/W に対応し、write では 0 です。例えば、“0011”にプログラムされたデバイスは、Control Byte に 0x30 と設定することで write が行えます。

I2C コマンド	結果
[0x30, 0xF4, 0xFF]	プログラムアドレスビットとして “0011” を書き込み、ワードアドレス “0xF4” のレジスタに “0xFF” のデータを書き込む。その結果、仮想ビットは全て HIGH となる。
[0x10, 0xF4, 0x00]	プログラムアドレスビットとして “0001” を書き込み、ワードアドレス “0xF4” のレジスタに “0x00” のデータを書き込む。その結果、仮想ビットは全て LOW となる。

表 2. コマンドの例

動作波形 – 仮想ビットの書込み

I2C による仮想ビット書き込み命令の動作波形は、下図のようになります。チャンネル 1 と 2 は、それぞれ I2C のクロック (SCL) 及びデータ (SDA) です。デジタル信号 D0 から D7 は、図 2 に示す仮想ビットの接続に対応します。I2C のインターフェースは、400 kHz で動作しており、SDA 及び SCL の信号線は、10kohm の抵抗で 3.3 V にプルアップされています。

- D0- PIN#12 (OUT0)
- D1- PIN#13 (OUT1)
- D2- PIN#14 (OUT2)
- D3- PIN#15 (OUT3)

- D4- PIN#16 (OUT4)
- D5- PIN#17 (OUT5)
- D6- PIN#18 (OUT6)
- D7- PIN#19 (OUT7)

Channel 1 (yellow/second bottom) - PIN#8 (SCL)

Channel 2 (light blue/bottom) - PIN#9 (SDA)

観測された下の波形は、完全な I2C シーケンス：スタート、コントロールバイト、ワードバイト、データバイト、ストップを含みます。見て分かる通り、出力端子 (12 から 19) は、データバイトの最後 (8 ビット目) の SCL の立下りで更新されます。




図 3. I2C コマンド [0x00, 0xF4, 0x00]




図 4. I2C コマンド [0x00, 0xF4, 0xFF]




図 5. 1us 時間軸でのデータバイト 0x00




図 6. 1us 時間軸での データバイト 0xFF

コントローラ入力端子の増設方法

I2C read は、以下のように構成されます:

1. Start
2. Control Byte (R/W=0)
3. Word Address (sets the internal address counter on device)
4. Start
5. Control Byte (R/W=1)
6. Data (from device)
7. Stop

(詳細は、データシートの **19.4.4 “I2. C Random Read”** を参照下さい。)

例えば、GPIO 2 から 20 (pin11 は GND のた除く)を読み込みます。それらのデジタル入力ビットは、レジスタビットアドレス <1921:1927> 及び <1968:1976> に格納されます。これは、SLG46537V のデータシートの Appendix A に記載された通りです。下表 3 には、関連する情報が示されています。

Word Address		Data Bit Position	Register Bit Definition	SLG46537V Register Bit
240	0xF0	1	Pin2 Digital Input	1921
"	"	2	Pin3 Digital Input	1922
"	"	3	Pin4 Digital Input	1923
"	"	4	Pin5 Digital Input	1924
"	"	5	Pin6 Digital Input	1925
"	"	6	Pin7 Digital Input	1926
"	"	7	Pin10 Digital Input	1927
246	0xF6	0	Pin12 Digital Input	1968
"	"	1	Pin13 Digital Input	1969
"	"	2	Pin14 Digital Input	1970
"	"	3	Pin15 Digital Input	1971
"	"	4	Pin16 Digital Input	1972
"	"	5	Pin17 Digital Input	1973
"	"	6	Pin18 Digital Input	1974
"	"	7	Pin19 Digital Input	1975
247	0xF7	0	Pin20 Digital Input	1976

表 3. GPIO 入力レジスタビットアドレス

表 4 には、I2C による仮想入力の読み込みの例が示されています。ここで、以下の点に注意が必要です。

1. オープンブラケット '[' は START の意味で、クローズブラケット ']' は STOP を表します。

2. 最初のバイト(Control Byte)の上位 4 ビットは、デバイスのアドレスに使用されます。これらのビットは、個々の SLG46537V にプログラムされます。これにより、同一バス上に 16 個までの SLG46537V を接続可能です。

次の 3 ビットは、SLG46537V では 000 に固定されます。Control Byte の最後のビットは R/W で、0 で書込みです。

例えば、"0011" にプログラムされたデバイスは、Control Byte に 0x30 を入れておくことにより書き込み(Write)が行えます。

3. 'r' バイトは、スレーブデバイスから読み出されたデータです。スレーブデバイスから Ack 信号を受けると、マスターは STOP があるまでスレーブデバイスからその次の 1 バイトを読みに行きます。

表 2 の 2 番目のコマンドは、ピン 12 から 20 に対応する 2 バイトのデータを読む以外は、上の例と同じフォーマットに従います。ここでピン 20 のデータは、2 番目のデータバイトの最初のビットとなります。

ベンチテスト – GPIO の読み込み

このベンチテストのため、I2C 経由でブランクチップの GPIO 2 から 10 の読み込みを行います。

最初に、ブランクチップを開発キットに装着します。エミュレータを起動してエミュレーションモードで SLG46537V に電源を投入します。このとき、ピン 8 と 9 (SCL と SDA) の外部コネクタがイネーブル状態であることを確認して下さい。外部コネクタにマスターデバイスの SCL と SDA を接続して、I2C コマンド送信を始めて下さい。

コマンド	結果
[0x00, 0xF0, [0x01, r]	アドレスビット "0000" でプログラムされたデバイスからの読み出し。ワードアドレス 0xF0 の内容が読み出される。
[0x30, 0xF6, [0x31, r, r]	アドレスビット "0011" でプログラムされたデバイスからの読み出し。ワードアドレス 0xF6 及び次のバイト 0xF7 の内容が読み出される。

表 4. コマンドの例




図 7. SLG46537V ブランクチップのエミュレータ設定：ピン 2 と 3 が HIGH

ブランクチップの I2C マクロセルのアドレスは "0000" です。下表は、ピン 2 と 3 を HIGH にした状態で表 4 の命令を実行した様子を表しています。図 7 はエミュレータの設定画面で、図 8 は端末でのプログラムの結果です。結果は予測通りで、読み出したデータバイトは 0x06 でした。これは、0xF0 のビット位置 3 と 2 が論理レベル HIGH であることを意味しています。表 3 に依れば、このビット位置がピン 2 と 3 に該当することは明らかです。

まとめ

このアプリケーションノートは、SLG46537V の I2C マクロセルを I/O コントローラとして利用する方法について、説明したものです。この手法を使うことで、ユーザはマイクロコントローラとの間で多くの GPIO を使うことなく、データのやり取りを行うことが可能です。I2C 経由で仮想入力 7:0 に書き込んだり、GPIO を読み込んだりする能力により、SLG46537V はより柔軟な設計の可能性を広げます。

```
I2C>[0x00 0xF0 [ 0x01 r]
I2C START BIT
WRITE: 0x00 ACK
WRITE: 0xF0 ACK
I2C START BIT
WRITE: 0x01 ACK
READ: 0x06
NACK
I2C STOP BIT
I2C>
```

図 8. Read コマンドの実行結果

IMPORTANT NOTICE AND DISCLAIMER

RENESAS ELECTRONICS CORPORATION AND ITS SUBSIDIARIES (“RENESAS”) PROVIDES TECHNICAL SPECIFICATIONS AND RELIABILITY DATA (INCLUDING DATASHEETS), DESIGN RESOURCES (INCLUDING REFERENCE DESIGNS), APPLICATION OR OTHER DESIGN ADVICE, WEB TOOLS, SAFETY INFORMATION, AND OTHER RESOURCES “AS IS” AND WITH ALL FAULTS, AND DISCLAIMS ALL WARRANTIES, EXPRESS OR IMPLIED, INCLUDING, WITHOUT LIMITATION, ANY IMPLIED WARRANTIES OF MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE, OR NON-INFRINGEMENT OF THIRD-PARTY INTELLECTUAL PROPERTY RIGHTS.

These resources are intended for developers who are designing with Renesas products. You are solely responsible for (1) selecting the appropriate products for your application, (2) designing, validating, and testing your application, and (3) ensuring your application meets applicable standards, and any other safety, security, or other requirements. These resources are subject to change without notice. Renesas grants you permission to use these resources only to develop an application that uses Renesas products. Other reproduction or use of these resources is strictly prohibited. No license is granted to any other Renesas intellectual property or to any third-party intellectual property. Renesas disclaims responsibility for, and you will fully indemnify Renesas and its representatives against, any claims, damages, costs, losses, or liabilities arising from your use of these resources. Renesas' products are provided only subject to Renesas' Terms and Conditions of Sale or other applicable terms agreed to in writing. No use of any Renesas resources expands or otherwise alters any applicable warranties or warranty disclaimers for these products.

(Disclaimer Rev.1.01)

Corporate Headquarters

TOYOSU FORESIA, 3-2-24 Toyosu,
Koto-ku, Tokyo 135-0061, Japan
www.renesas.com

Trademarks

Renesas and the Renesas logo are trademarks of Renesas Electronics Corporation. All trademarks and registered trademarks are the property of their respective owners.

Contact Information

For further information on a product, technology, the most up-to-date version of a document, or your nearest sales office, please visit www.renesas.com/contact-us/.