近年、IoT時代の到来とともにネットワークに繋がるモノと流通するデータ量が急増しているため、ネットワークの高速化が進展しています。特にデータセンター内のトラフィックスピードは、100Gbクラスへ切り替えが進んでおります。一方で、ネットワーク機器の高速化に伴う消費電力の増加が、パッケージの熱や電力コストの問題を引き起こします。このような状況に対し、高速にトラフィックを処理できる低消費電力のパケットヘッダ検索リファレンスデザインを開発しました。

検索リファレンスデザインとして、FPGA用完全一致検索IP、LLDRAM-IIIコントロールIP、及び 開発サポートツールをご提供 いたします。

特長

  1. 100Gbトラフィッククラスで100万エントリー以上のパケットヘッダ検索を2Wで実現。(メモリ数1/15、電力60%削減*)
  2. 検索Keyサイズ(最大575bit)を任意設定できる機能を搭載しており、新たな通信プロトコルにも検索エンジンの設計変更が不要
  3. 検証済のリファレンスデザインにより、ネットワーク機器設計の開発期間を6か月短縮

*150 Million search per second のスピードでMACアドレス(48bit)の検索処理を実施した場合

画像
Packet Header Search Solution (100G) Block Diagram

関連製品

Product ID タイトル Featured Document
DRAMs
RMHE41A364AGBG-120 1.1G-BIT Low Latency DRAM-III Common I/O Burst Length of 4 データシート

評価システム

画像
Packet Header Search Solution (100G) Evaluation System

開発サポートツールとして、設計・検証に時間がかかるFPGA-LLDRAM-III間のインターオペラビリティを検証済みのリファレンスボード、検証済みの検索IPを含むサンプルデザイン、検証環境一式、評価環境一式を提供いたします。これにより、お客様の開発するネットワーク機器のハードウェアの設計と並行してFPGA内のシステム設計・検証をスタートさせることができます。これにより、6か月程度(当社試算)のシステム開発期間短縮に貢献することができます。

本評価システムの提供物件一覧

項目 内容
ドキュメント クイックスタートガイド, Exact Match検索IPデザインガイド, PCBデザインガイド, GUIソフトウェアガイド, APIガイド, LLDRAM-IIIデータシート
Exact Match検索IP (リファレンスデザイン) Verilogソースコード, AXI4 slave bridgeモジュール
LLDRAM-IIIモデル Verilogビヘイビアモデル, IBISモデル

サンプルデザイン

Verilogソースコード, FPGAインプリメンテーション環境, ロジックシミュレーション環境(VCS /Modelsim), GUIソフトウェア
テーブルメンテナンス用API ANSI-Cソースコード
リファレンスボード FPGA-LLDRAM-III間インターオペラビリティ検証済み

評価システムについてのお問合せはこちら

ドキュメント&ダウンロード

タイトル 他の言語 分類 形式 サイズ 日付
その他資料
LLDRAM-Ⅲ Exact Match Searchソリューション English その他 PDF 888 KB
LLDRAM-Ⅲ コントロールIPソリューション English その他 PDF 727 KB