ルネサス エレクトロニクス株式会社（代表取締役社長：赤尾 泰、以下ルネサス）はこのたび、マイコン製品向けに、超小型LSIパッケージ技術を開発いたしました。
新技術はFO-WLP(Fan-Out Wafer-Level Package)と呼ばれる、ウェハレベルの再配線技術を用いたパッケージ技術の一種で、当社独自の3DIC技術（注1）である「SMAFTI®(SMArt chip connection with FeedThrough Interposer：スマフティ)（注2）」の要素技術である、ウェハレベルの多層配線形成技術と接合技術を応用し、超小型マイコン向けパッケージとして最適化を行ったものです。
FO-WLPを応用したマイコンは、2011年の年末を目処にサンプル出荷を開始する計画です。
FO-WLPは、（1）支持体ウェハ上に形成した配線体へのCPB (Copper Pillar Bump)の形成、（2）電極パッドに無電解めっき処理を行ったマイコンチップを高速で接合するC2W (Chip-to-Wafer)接合技術、（3）ウェハ全体をモールド封止するプロセスにおいて約10マイクロメートル（μｍ）のチップ－配線体間のギャップも一括で封止できる生産性の高いウェハモールド・アンダーフィル技術、により実現いたしました。
FO-WLPを用いたことにより、従来は3.0ミリメートル（mm）×3.0mm×0.7mmのパッケージへ封入していたベアチップサイズが1.6mm×1.6mmの８ビットマイコンを、体積80％減となる2.0mm×2.0mm×0.3mmのパッケージへ封止することに成功いたしました。配線体はポリイミドと銅（Cu）により形成された2層メタル配線で、最小線幅／スペースは15μｍ／10μｍ、層間ビアサイズは20μｍになっています。
また本パッケージをプリント基板に実装した状態で、チップ－配線体間、配線体－プリント基板間の電気的接続を測定した結果、-40／+125℃の温度サイクル試験で一般的といわれている1,000サイクル以上の信頼性を確認いたしました。
さらに、今回開発したウェハレベルの再配線技術を、マイコンチップとアナログ／RFICチップなど複数のチップを横に並べて高密度な配線で相互接続する形で応用することにより、1個のチップを封入した通常パッケージと同等サイズへ小型化・高集積化できる新パッケージ「SiWLP®(System in Wafer-Level Package)」も実現可能です。
近年エネルギー／環境問題の急速な高まりにより、スマートグリッドをはじめとするエネルギー効率の改善やセンサ・ネットワークをはじめとした環境のセンシングやコントロールが注目を集め、一方で、ヘルスケアをはじめとして生体情報のセンシングやフィードバック技術も重要になってきております。SiWLP技術によるマイコン／アナログ集積モジュールは、超小型であるだけでなく、環境や人体とのインタフェースであるセンサ／アクチュエータ、通信機能と組み合わせることで、環境との親和性をより高めることができます。
ルネサスは、SiWLPがこのような分野の発展に貢献するものと考え、今後も積極的に研究・開発活動を継続し、製品化を進めていく計画です。
なお、当社は今回の成果を、本年9月14日から16日まで、ドイツのベルリン市で開催された実装技術の学会「The Electronics System Integration Technology Conferences（ESTC 2010）」にて、現地時間の16日に発表しました。
以 上
（注1）3D IC(Three-dimensional Integrated Circuit)は、従来の二次元（平面状）に素子を集積して形成した集積回路チップに対し、集積回路を積層、層間をマイクロバンプや貫通電極(TSV: Through Silicon Via)により高密度に接続することで性能向上、消費電力削減や実装密度向上を可能とする技術です。
（注2）The 56th Electronic Components and Technology Conference（ECTC2006）他にて発表済み。
＊SMAFTIはルネサス エレクトロニクス株式会社の日本、ドイツ、韓国、台湾における登録商標です。SiWLPはルネサス エレクトロニクス株式会社の日本、ドイツ、スペイン、フランス、イギリス、イタリアにおける登録商標です。その他、本リリース中の製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。
ニュースリリースに掲載されている情報（製品価格、仕様等を含む）は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。