ルネサスの実装技術:高速化、小型化、低消費電力化は実装技術が支えている

テクノロジ: 2 of 2

―ルネサスの実装技術― 高速化、小型化、低消費電力化は実装技術が支えている

ルネサスではお客様製品の価値向上を目指し、実装技術者達がパッケージの内外、そして回路基板(ボード)にまで目を光らせて最適な実装技術を探っている。時には、お客様と共に問題を予見し対策を立て、時には、豊かなノウハウでお客様に解決策を提案する。こうして、過酷な環境での使用に耐える、また未踏の高速信号を取り扱う半導体製品が送り出される。

実装全体の最適化が性能を引き出す

半導体産業における実装技術というと、パッケージのことを思い浮かべる人も多いと思う。確かに、パッケージは重要な要素であるが、実装技術の一部だ。実装技術者が手がけるのは、チップからパッケージ、そしてボードにまで及ぶ。以前は、チップとパッケージの設計・製造は半導体メーカの仕事で、ボードはお客様が設計していた。しかし、現在のように動作周波数が極めて高くなると、このような一律な分業では求められる性能を発揮できない。ルネサスでは、チップとパッケージはもちろんのこと、適切なボードの設計をお客様やボードメーカと共に模索し、実装技術全体の最適化を進めている(図1)。

実装技術の技術的課題として、実装密度や熱、電磁気、そして応力(ストレス)が挙げられる。熱が出るのは損失が起きているためであり、この熱がある限界を越えれば誤動作、そして破壊を引き起こす。そのため、熱対策は非常に重要視される。また、最近の電子回路はGHz級の信号が流れる場所が数多くあり、信号線の相互の影響(電磁干渉)を考慮しなければならない。実装密度を高めて小型化を図る際の大きな課題だ。他にも、熱的・機械的ストレスに関する要求もさまざまである。実装技術が担当する範囲は極めて広い。

図1:ルネサスでは、チップ、パッケージからお客様の設計領域であるボードまでを含めた実装技術全体の最適化を図っている。

図1:ルネサスでは、チップ、パッケージからお客様の設計領域であるボードまでを含めた実装技術全体の最適化を図っている。

ストレス対策にIDM(Integrated Device Manufacturer)の総合力が生きる

実装技術の課題克服には、お客様との密接な結びつきと、チップ設計から実装設計までを手掛けるルネサスの総合力が生かされる。例えば、熱への対策は、お客様の製品の使用環境を詳細に調べて対応する必要がある。ボードや筐体ができあがった後で行う熱対策は、大きなコストがかかり、開発時間を無駄にする。ルネサスではお客様の製品の構造を含めた熱解析をもとに、チップ設計で発熱を抑えるとともに、適切な放熱構造をパッケージに作り込むことができる。また、モバイル機器から産業機器、自動車まで幅広い分野で使われるルネサスの半導体にとって、使用環境での熱的・機械的ストレスはさまざまであり、用途に応じた技術開発が求められる。

こうした開発は、チップ設計から実装設計までを手掛けるとともに、お客様とのコラボレーションを可能とする高度な実装設計技術をもってはじめて実現する。

構想段階から参加する、実装技術者

特に近年、お客様の機器設計で課題となるのが、ジッター、クロストーク、あるいはEMC (Electro-Magnetic Compatibility)といったノイズ問題である。特に高い周波数を扱う場合は、チップが完成してからボードのパターンで対策する、といった方法では遅い。ルネサスではお客様の製品構想段階から参画し、電磁界シミュレーション技術や電磁界可視化技術を駆使して、半導体の回路設計、レイアウト設計、パッケージ設計からボードのレイアウトまでを統合的に最適化している。

具体的な例を挙げよう。下の図2は、あるチップに生じる問題点を示している。従来のチップオリエンテッドな設計では、帰還電流の集中からノイズが発生していた(左図)。このチップとパッケージ、そしてボードまでを全体で最適化することで、帰還電流を分散した(右図)。

図2:統合的な最適設計の効果

図2:統合的な最適設計の効果

実装技術が攻める、10Gbps超の世界

最後に、より高性能を狙うために編み出された先進の実装技術を紹介しよう。最新のネットワークコントローラでは10Gbpsを越える信号を扱う。信号はボードの配線から端子接続部を介してパッケージを通りチップに至る。この経路においてインピーダンス(電気的特性値)が一定であれば問題はないが、ボードの配線部分とパッケージ、チップのI/O部分では、インピーダンスが異なっている。これが、「インピーダンス不整合」と呼ばれる問題だ。不整合部分があると信号の反射が起きてしまい、波形を乱して正確な信号伝送を妨げてしまう。従来技術では、チップ上に補正回路を形成するか、パッケージ内に受動素子を埋め込む対策がなされてきた。しかし、いずれの方法でもチップサイズやノイズ耐性への副作用などが問題となり速度の限界があった。

ルネサスでは、「インピーダンス不整合」への対策として、パッケージ内の多層基板にあるスルーホール(層間貫通口)が持つ電気容量を利用して、反射波をキャンセルする技術を開発(図3)した。この方法では、従来手法に比べて、約3倍(当社従来比)の配線密度と高速通信を両立でき、最新の製品で求められる12.5Gbpsに対応するだけでなく、今後登場するPCI Express version4などの16Gbpsクラスのデータ通信を行う通信規格や、25Gbpsクラスの基幹ネットワーク向けなどに応用可能となる。

図3:インピーダンスの不整合に伴う信号劣化を、パッケージ基板設計で抑える。

図3:インピーダンスの不整合に伴う信号劣化を、パッケージ基板設計で抑える

関連発表:

「従来比3倍の信号配線密度で12.5Gbps以上の信号伝送を実現するパッケージ設計技術を開発」

このように、実装技術はお客様の製品の高性能化、小型化、低消費電力化、低コスト化など技術革新を支える大きな要の一つと言える。お客様のご要望にお応えして、さまざまなソリューションを打ち出しているルネサス。そのソリューションの一翼を担って支えているのが実装技術だ。