

マイクロコンピュータ技術情報

技術通知 UPD789014 (サブ・シリーズ) 使用制限事項の件		発行番号	SBG-DT-03-0185号	1/2
		発行日	2003年 7月 18日	
		発行元	NEC エレクトロニクス株式会社 ソリューション事業本部 第二ソリューション事業部 マイクロコンピュータグループ	
文書分類	使用制限事項	バージョン・アップ	ドキュメント修正	その他
関連資料	UPD789014 サブシリーズ ユーザーズ・マニュアル		資料番号 : U11187JJ3V0UM00 (第3版)	
	UPD789011, 789012 データ・シート		資料番号 : U11095JJ1V1DS00 (第1版)	
	UPD78P9014 データ・シート		資料番号 : U10912JJ1V0DS00 (第1版)	

CP(K),0

1. 対象製品

μPD789011, μPD789012
μPD78P9014

2. 制限事項内容

8ビット・タイマ・スタート時の誤差

ユーザーズ・マニュアル(U11187JJ3V0UM00)の“6.5 8ビット・タイマ/イベント・カウンタの注意事項”の“(1) タイマ・スタート時の誤差”において、以下の通り訂正がございます。

(訂正前)

タイマ・スタート後、一致信号が発生するまでの時間は、最大で1クロック分の誤差が生じます。

(訂正後)

タイマ・スタート後、一致信号が発生するまでの時間は、最大で1.5クロック分の誤差が生じます。

8ビット・タイマ/イベント・カウンタのカウント・クロックに外部イベントを選択した場合の制限

8ビット・タイマ/イベント・カウンタにおいて、タイマのカウント・クロックに外部イベント(TI 端子入力)を選択時、有効エッジとTI端子レベルの状態により、カウント動作フラグ(TCExx)セット後、カウントがインクリメントされる場合があります。

3. 制限事項詳細

上記制限事項の詳細は別紙5に示します。

4. 制限事項改善計画

今回追加いたしました項目につきましては制限事項とさせていただきます。

5. 制限事項一覧

制限事項の履歴とその詳細情報について別紙1に記載いたします。

6. 発行文書履歴

UPD789014 ガンシリーズ 使用制限事項一覧 発行文書履歴

文書番号	発行日	記事
SBG-DT-0009	2001年10月5日	初版発行
SBG-DT-03-0185	2003年7月18日	第二版発行

- 以上 -

UPD789014 サブ・シリーズ使用制限事項一覧

1) 製品履歴

< マスク品 >

	内容		μ PD789011, μ PD789012
		製法規格	全ての規格
項目 1	8 ビット・タイマ制限事項 A		
項目 2	シリアル・インタフェース制限事項		
項目 3	UART 制限事項		
項目 4	8 ビット・タイマ制限事項 B		

< PROM 品 >

	内容		μ PD78P9014
		製法規格	全ての規格
項目 1	8 ビット・タイマ制限事項 A		
項目 2	シリアル・インタフェース制限事項		
項目 3	UART 制限事項		
項目 4	8 ビット・タイマ制限事項 B		

注 1) 製法規格はパッケージ捺印の LOT 番号で左から 5 桁目のアルファベット表記になります。

注 2) 各記号はそれぞれ以下の意味を示します。

- : 制限事項対象外
- : 制限事項修正済み
- × : 制限事項対象 (修正予定)
- : 制限事項対象 (修正予定なし)

2) 使用制限事項の詳細

項目 1 : 詳細は別紙 2 をご参照ください。

項目 2 : 詳細は別紙 3 をご参照ください。

項目 3 : 詳細は別紙 4 をご参照ください。

項目 4 : 今回の制限事項です。(別紙 5 をご参照ください。)

項目 1 : 8 ビットタイマ制限事項 A**<制限事項>**

本タイマを使用する場合、コンペア・レジスタ (CR \times \times) の値を書き換える場合は、タイマ動作を禁止している状態で書き換えるようにしてください。

タイマの動作を許可している状態でコンペア・レジスタ(CR \times \times)の値を書き換えると、その時点で一致信号が発生する可能性があります。(割り込み許可している場合は割り込み要求が発生します。)

項目 2 : シリアル・インタフェース不具合

制限内容

シリアル動作 / 汎用出力ポートの切り替え

- 1 . 3 線式 S I O モード

3 線式 S I O としてデータの送受信を行っている状態で、動作を中断 (C S I E = 0 の書き込み) した場合、および送受信を行っていない状態で動作許可フラグのクリア (C S I E = 0 の書き込み) を行った場合、S O O の兼用出力ポートが汎用出力ポートとして使用できません。

- 2 . U A R T モード

U A R T としてデータの送信を行っている状態で、動作を中断 (T X E = 0 の書き込み) した場合、T X D の兼用出力ポートが汎用出力ポートとして使用できません。

U A R T 受信データ読み出し

U A R T 使用時に受信割り込みが発生してから、その割り込みルーチンの先頭から下記表に示す「R X B 読み出しまでのクロック数」に示すクロック以前に R X B レジスタを読み出した場合、オーバーラン・エラーが発生します。

(次ページに続く)

対策

シリアル動作 / 汎用出力ポートの切り替え

- 1 . 3 線式シリアル I / O モード

- ・送受信が終了するまで、動作許可フラグ(CSIE)をクリアしないでください。
- ・3線式S I Oモードを終了する場合、一旦”F F H”を送信してから動作許可フラグ(CSIE)をクリアして下さい。もしくは UART モードの送信として”F F H”を送信してから送信動作許可フラグ(TXE)をクリアして下さい。

例 1) 3 線式 S I O の送信

```
MOV CSIM0,#02H
MOV BRGC,#00H
MOV ASIM,#00H
MOV TXS,#0FFH
CLR1 CSIE
```

T X S に書き込んですぐに S O 端子は H i になります。(4 クロック後)
但し S C K のクロック端子にクロックが乗ってしまいます。

例 2) U A R T の送信

```
MOV CSIM0,#00H
MOV BRGC,#00H
MOV ASIM,#80H
MOV TXS,#0FFH
CLR1 TXE
```

T X S に書き込んで 1 6 ~ 3 2 クロック後に H i になります。この方法では S C K 端子は L o w のままとなります。

- 2 . U A R T モード

- ・送信動作許可(TXE=1)の状態ではデータの送信を行っている途中で、送信動作許可フラグ(TXE)に”0”を書き込まないでください(汎用出力ポートに切り替える場合、データ送信が完了した時点で送信動作許可フラグをクリアして下さい)。

例) U A R T 送信終了後に汎用出力ポートに切り替える。

```
MOV CSIM0,#00H
MOV BRGC,#40H ;波特率: 9600bps
MOV ASIM,#88H ;データ長: 8ビット,ストップビット: 1ビット,パリティなし
```

WAIT:

```
BF STIF,$WAIT
CLR1 TXE
```

U A R T 受信データ読み出し

U A R T の受信割り込みルーチン内では、「 2 . 不具合内容」の の表に示した「 R X B 読み出しまでのクロック数」待ってから、 R X B レジスタを読み出して下さい。

項目 3 : UART 制限事項

UART 受信時は LSB ファーストリードのところ、ある条件下では、受信データが MSB ファーストリードされます。

<制限事項>

- (1) 受信データリードは、RXE = 1 の状態で行ってください。
- (2) RXE = 1 0 にする場合、なおかつその前の受信データを使用する場合は受信割り込み発生後、受信データをリードしてから RXE = 1 0 に設定してください。
- (3) 受信データをリードする前に RXE = 1 0 に設定する場合は受信割り込み発生後、BRGC にて選択したソース・クロックの 1 周期分以上ウエイトの後ろに RXE = 1 0 に設定し、受信データをリードしてください。

```
MOV BRGC,#00H ; BRGC00 にて選択したソース・クロックの 1 周期分のウエイトが必要
                ; (例 : fx = 5 MHz の場合、0.4 μs 必要)
```

選択したソース・クロックに合わせて下記例を参考にウエイトしてください。

```
CLR1 RXE      ;
MOV  A,RXB    ; 受信データをリード
```

選択したソース・クロックが 1 周期 3.2 μs の場合

```
MOV  A,#01H      ; 6 クロック (fx = 5 MHz の場合、1.2 μs)
LABEL : DEC      A      ; 4 クロック (fx = 5 MHz の場合、0.8 μs)
      BNZ      BNZ      LABEL ; 6 クロック (fx = 5 MHz の場合、1.2 μs)
```

選択したソース・クロックが 1 周期 3.2 μs の場合

```
NOP          ; 2 クロック (fx = 5 MHz の場合、0.4 μs)
```

- (4) BRGC にて選択したソース・クロックの 1 周期分以上ウエイトせず RXE = 1 0 に設定する場合は、RXE=0 かつ DIR = 1 の状態で、受信データをリードしてください。

```
SET1  DIR      ; DIR フラグを LSB ファーストに設定
CLR1  RXE      ;
MOV   A,RXB    ; 受信データをリード
```

制限事項 項目 4 : 8 ビット・タイマ制限事項 B

タイマ・スタート時の誤差


8 ビット・タイマ/イベント・カウンタにおいて、タイマ・スタート後、一致信号が発生するまでの時間は、最大で 1.5 クロック分の誤差が生じます。これは、選択クロックがハイ・レベルの時にタイマ・スタートすると、その瞬間に立ち上がりエッジが検出され、カウントがインクリメントされてしまうことがあるためです。

<制限事項の詳細>

本制限事項に関する、タイマ基本構成は以下図の通りです。


- ・ 選択クロックとカウント動作フラグ (TCExx) を AND で受け、カウンタに供給
- ・ カウント動作フラグ (TCExx) セット時、TMxx カウンタ値をクリア

タイマ基本構成



選択クロックがハイ・レベルの時にカウント動作フラグ (TCExx) をセットした結果、カウント・パルスがクリア信号に対して遅れた場合 (“遅延 A > 遅延 B”)、TMxx カウンタ値はインクリメントされます。最大で 1.5 クロック分の誤差が生じます。

1.5 クロック (最大) の誤差が出るケース



備考 選択クロック、TCE、クリア信号、カウント・パルスは”タイマ基本構成”をご参照下さい。

タイマのカウンタ・クロックに外部イベントを選択した場合の制限


8 ビット・タイマ/イベント・カウンタにおいて、タイマのカウンタ・クロックに外部イベント(TIx 端子入力)を選択時、有効エッジと TI 端子レベルの状態により、カウンタ動作フラグ(TCExx)をセット後、カウンタがインクリメントされる場合があります。

<制限事項の詳細>

前記制限事項 記載の "遅延 A > 遅延 B" の場合、以下に合致する時 TMxx カウンタ値はインクリメントされません。

- ・ 立ち上がりエッジ選択時、TI 端子がハイ・レベルの状態にカウンタ動作フラグ(TCExx)をセットした時
- ・ 立ち下がりエッジ選択時、TI 端子がロウ・レベルの状態にカウンタ動作フラグ(TCExx)をセットした時

TI 端子がハイ・レベル時にタイマ・スタートした場合のカウンタ動作 (立ち上がりエッジ選択時)



<回避策>

カウンタに 1 カウントの誤差があることを認識して使用するか、以下、のいずれかの回避策を実施してください。

回避策

- ・ 立ち上がりエッジ選択時は、必ず TI 端子がロウ・レベルの時にタイマ・スタートする。
- ・ 立ち下がりエッジ選択時は、必ず TI 端子がハイ・レベルの時にタイマ・スタートする。

回避策

- ・ タイマ・スタート時のカウンタ値を制御レジスタに退避させておき、カウンタ値を読み出すときは制御レジスタに退避したカウンタ値との SUB を取り、真のカウンタ値とする。