

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日  
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

# RENESAS TECHNICAL UPDATE

〒100-0004 東京都千代田区大手町 2-6-2 日本ビル  
株式会社 ルネサス テクノロジ

問合せ窓口 <http://japan.renesas.com/inquiry>

E-mail: [csc@renesas.com](mailto:csc@renesas.com)

製品分類	MPU&MCU	発行番号	TN-SH7-A719A/J	Rev.	第1版
題名	DMAC、BSC、SIO、SIOFのフラグビット使用上の注意事項について (SH7670グループ、SH7619グループ、SH7615グループ、SH7616グループ)		情報分類	技術情報	
適用製品	SH7670グループ SH7619グループ SH7615グループ SH7616グループ	対象ロット等	関連資料	SH7670グループ ハードウェアマニュアル Rev.2.00 (RJJ09B0451-0200) SH7619グループ ハードウェアマニュアル Rev.6.00 (RJJ09B0212-0600) SH7615 ハードウェアマニュアル Rev.2.00 (RJJ09B0129-0200) SH7616 ハードウェアマニュアル Rev.2.00 (RJJ09B0316-0200)	
	全ロット				

上記適用製品について、以下の注意事項および回避方法について連絡申し上げます。

## 【注意事項1】

表1に記載されているフラグビットに関する注意事項です。

表1

モジュール	レジスタ	ビット名	該当製品
DMAC	DMACチャンネルコントロールレジスタ (CHCR)	HE(ハーフエンドフラグ)	SH7670グループ
		TE(トランスファエンドフラグ)	SH7670グループ SH7619グループ
	DMAオペレーションレジスタ (DMAOR)	AE(アドレスエラーフラグ)	SH7619グループ
BSC	リフレッシュタイマコントロール / ステータスレジスタ (RTC SR)	CMF(コンペアマッチフラグ)	SH7615グループ SH7616グループ

当該フラグが1にセットされるタイミングでリードを行うと、0が読み出されますが、内部的に1をリードした状態となる場合があります。そのため、0ライトを行うと、当該フラグが1リード後の0ライトと同じ状態となり0クリアされることがあります。

## 【注意事項1の回避方法】

当該フラグを使用する場合は、意図せずにビットをクリアしないように以下の方法でリードライトを行ってください。

当該レジスタの書き込み時は、明示的にクリアする時以外は当該ビットへ1ライトを行い、明示的にクリアする時のみ1リード後の0ライトを行ってください。

なお、当該フラグビットを使用しない場合は、常に0ライト（明示的にクリアする時は1リード後0ライト）で問題ありません。

また、当該フラグビットによる割り込み発生後、割り込みハンドラ内で割り込み発生要因のフラグビットを読み出した場合、注意事項1に該当しません。しかし、読み出し時に、当該レジスタの他の当該ビットが1にセットされる可能性がある場合、他の当該ビットに対し上述の回避方法でクリアしてください。

【注意事項2】

表2に記載されているフラグビットに関する注意事項です。

表2

モジュール	レジスタ	ビット名	該当製品
SIO	シリアルステータスレジスタ (SISTR)	TERR(送信アンダランエラー)	SH7615グループ SH7616グループ
		RERR(受信オーバーランエラー)	
		TDRE(送信データレジスタエンプティ)	
		RDRF(受信データレジスタフル)	
SIOF	シリアルステータスレジスタ (SISTR)	TCD(送信制御データレジスタエンプティ)	SH7616グループ
		RCD(受信制御データレジスタフル)	
		TERR(送信アンダランエラー)	
		RERR(受信オーバーランエラー)	

当該フラグが1にセットされるタイミングでリードを行うと、1が読み出されますが、内部的に1をリードした状態とならない場合があります。そのため、0ライトを行っても、当該フラグが0クリアされないことがあります。

【注意事項2の回避方法】

当該フラグを使用する場合は、確実にビットをクリアするために以下の方法でリードライトを行ってください。  
 当該レジスタの当該ビットから1が読み出された後、当該ビットをクリアするときは、当該ビットへ0ライトを行ってください。そして、当該ビットの読み出しを行ってください。当該ビットが1の場合、再び0ライトを行ってください。

なお、当該フラグビットによる割り込み発生後、割り込みハンドラ内で割り込み発生要因のフラグビットを読み出した場合、注意事項2には該当しません。しかし、読み出し時に、当該レジスタの他の当該ビットが1にセットされる可能性がある場合、他の当該ビットに対し上述の回避方法でクリアしてください。

以上