

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ルネサス 技術情報

〒100-0004
東京都千代田区大手町2丁目6番2号
(日本ビル)

TEL (03)5201-5224 (ダイヤルイン)
株式会社 ルネサス テクノロジ 応用技術統括部
第三応用技術部

製品分類	MPU&MCU	発行番号	TN-H8*-255A	Rev.	第1版
題名	H8S/2268 シリーズ、H8S/2264 シリーズ 仕様変更のご案内	情報分類	①. 仕様変更 2. ドキュメント訂正追加等 3. 使用上の注意事項 4. マスク変更 5. ライン変更		
適用製品	H8S/2268 シリーズ H8S/2264 シリーズ	対象ロット等	H8S/2268 シリーズ、H8S/2264 シリーズ、 ハードウェアマニュアル ADJ-602-271A 第2版	有効期限	
		全ロット		永年	

H8S/2268シリーズ、H8S/2264シリーズ ハードウェアマニュアルADJ-602-271A 第2版におきまして、仕様変更のご案内がありますので、ご連絡させていただきます。

< 内容 >

- | | |
|------------------------------|-------------------------|
| 1. 表紙 | 10. 第17章 LCDコントローラ/ドライバ |
| 2. はじめに | 11. 第19章 RAM |
| 3. 第1章 概要 | 12. 第20章 ROM |
| 4. 第3章 MCU動作モード | 13. 第21章 クロック発振器 |
| 5. 第4章 例外処理 | 14. 第22章 低消費電力状態 |
| 6. 第7章 バスコントローラ | 15. 第23章 パワーオンリセット回路 |
| 7. 第9章 I/Oポート | 16. 第25章 レジスタ一覧 |
| 8. 第10章 16ビットタイマパルスユニット(TPU) | 17. 第26章 電気的特性 |
| 9. 第12章 ウォッチドッグタイマ(WDT) | 18. 付録 |

詳細は、以下頁を参照してください。

1. 表紙

変更前：

日立16ビットシングルチップマイクロコンピュータ
H8S/2268シリーズ、H8S/2264シリーズ
ハードウェアマニュアル

H8S/2268	HD6432268、HD6432268W、 HD64F2268
H8S/2266	HD6432266、HD6432266W、 HD64F2266
H8S/2265	HD6432265、HD6432265W、 HD64F2265
H8S/2264	HD6432264、HD6432264W、HD64F2264
H8S/2264R	HD6432264R、HD6432264RW、HD64F2264R
H8S/2262	HD6432262、HD6432262W
H8S/2262R	HD6432262R、HD6432262RW

変更後：

日立16ビットシングルチップマイクロコンピュータ
H8S/2268シリーズ、H8S/2264シリーズ
ハードウェアマニュアル

H8S/2268	HD6432268、HD6432268W、 HD64F2268
H8S/2266	HD6432266、HD6432266W、 HD64F2266
H8S/2265	HD6432265、HD6432265W、 HD64F2265
H8S/2264	HD6432264、HD6432264W
H8S/2262	HD6432262、HD6432262W

2. はじめに

(太枠太字部変更)

変更前：

・内蔵周辺機能一覧

シリーズ名	H8S/2268 シリーズ	H8S/2264 シリーズ
製品名	H8S/2268、2266、2265	H8S/2264、2264R、2262、2262R
PC ブレークコントローラ (PBC)	×2	-
データトランスファコントローラ (DTC)		-
16ビットタイムパルスユニット (TPU)	×3	×2
8ビットタイマ (TMR_0~TMR_3)	×4	×2
8ビットロードタイマ (TMR_4)	×4	-
ウォッチドッグタイマ (WDT)	×2	×2
シリアルコミュニケーションインタフェース (SCI)	×3	×3
I ² Cバスインタフェース (IIC)	×2 (オプション)	×1 (オプション)
A/D 変換器	×10	×10
D/A 変換器	×2	-
LCD コントローラ/ドライバ	40SEG / 4COM	40SEG / 4COM
DTMF 発生回路		-
パワーオンリセット回路	-	
ポート	1、3、4、7、9、F、H、J~N	1、3、4、7、9、F、H、J~L

変更後：

・内蔵周辺機能一覧

シリーズ名	H8S/2268 シリーズ	H8S/2264 シリーズ
製品名	H8S/2268、2266、2265	H8S/2264、2262
PC ブレークコントローラ (PBC)	×2	-
データトランスファコントローラ (DTC)		-
16ビットタイムパルスユニット (TPU)	×3	×2
8ビットタイマ (TMR_0~TMR_3)	×4	×2
8ビットロードタイマ (TMR_4)	×4	-
ウォッチドッグタイマ (WDT)	×2	×2
シリアルコミュニケーションインタフェース (SCI)	×3	×3
I ² Cバスインタフェース (IIC)	×2 (オプション)	×1 (オプション)
A/D 変換器	×10	×10
D/A 変換器	×2	-
LCD コントローラ/ドライバ	40SEG / 4COM	40SEG / 4COM
DTMF 発生回路		-
ポート	1、3、4、7、9、F、H、J~N	1、3、4、7、9、F、H、J~L

ご注意：
(下記削除)

1. オンチップエミュレータ (E7) を使用して H8S/2264 シリーズのプログラム開発、デバッグを行う場合、以下の制限事項がありますのでご注意ください。
 - ・ オンチップエミュレーションのブ레이크モード中、WDTのタイマカウンタが停止します。ブ레이크モード復帰時、カウンタ値がずれることがあります。
 - ・ FWE (BRK) 端子は E7 で占有するため使用できません。
 - ・ PH7、P74、P71 端子も使用できません。使用する場合はユーザ基板上に追加ハードウェアが必要となります。
 - ・ E7 使用時、FWE (BRK) 端子は入出力 (出力時はオープンドレイン)、PH7 端子および P74 端子は入力、P71 端子は出力になります。
2. 次に示す事項は、エミュレータ (E6000) には対応していません。オンチップエミュレータ (E7) のみの対応になります。
 - ・ 発振安定時間短縮版 (H8S/2264R、2262R)
 - ・ PH4/、PH5 端子機能 (H8S/2264 シリーズ)
 - ・ WDT_1 の入力サブクロックソース、_{SUB/4}、_{SUB/60} の選択 (H8S/2264 シリーズ)
 - ・ 4 ビット単位のセグメントドライバの選択 (H8S/2264 シリーズ)
3. 次に示す事項は、オンチップエミュレータ (E7)、エミュレータ (E6000) には対応していません。
 - ・ F-ZTAT 版を使用して開発、デバッグを行ってください。
 - ・ パワーオンリセット (H8S/2264 シリーズ)

3. 第1章 概要

1 - 2ページ 1.1 特長
(太字部変更)

変更前：

- ・ 内蔵メモリ

H8S/2264シリーズ

ROM	型名	ROM	RAM	備考
フラッシュメモリ版	HD64F2264	128k バイト	4k バイト	
	HD64F2264R	128k バイト	4k バイト	
マスクROM版	HD6432264	128k バイト	4k バイト	
	HD6432264W	128k バイト	4k バイト	
	HD6432264R	128k バイト	4k バイト	
	HD6432264RW	128k バイト	4k バイト	
	HD6432262	64k バイト	2k バイト	
	HD6432262W	64k バイト	2k バイト	
	HD6432262R	64k バイト	2k バイト	
	HD6432262RW	64k バイト	2k バイト	

- ・ 汎用入出力ポート

入出力ポート : 67本 (H8S/2268シリーズ)

: 53本 (H8S/2264シリーズ)

入力ポート : 11本

変更後：

- ・ 内蔵メモリ

H8S/2264シリーズ

ROM	型名	ROM	RAM	備考
マスクROM版	HD6432264	128k バイト	4k バイト	
	HD6432264W	128k バイト	4k バイト	
	HD6432262	64k バイト	2k バイト	
	HD6432262W	64k バイト	2k バイト	

- ・ 汎用入出力ポート

入出力ポート : 67本 (H8S/2268シリーズ)

: **51本** (H8S/2264シリーズ)

入力ポート : 11本

1 - 4ページ 1.2 内部ブロック図
(太字部変更)

変更前 :




図 1.2 H8S/2264シリーズの内部ブロック図

変更後 :




図 1.2 H8S/2264シリーズの内部ブロック図

1 - 6ページ 1.3 ピン配置図
(太字部変更)

変更前 :




図 1.4 H8S/2264シリーズピン配置図

変更後 :




図 1.4 H8S/2264シリーズピン配置図

1 - 7ページ 表1.1 端子機能
(太枠部変更)

変更前：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
電源	V3	85	入力	LCD コントローラ/ドライバ用の電源端子です。電源分割抵抗が内蔵されており、通常は開放で用います。電源条件は Vcc V1 V2 V3 Vssです。 3倍昇圧回路 ^{*2} を使用する場合、V3端子は液晶入力基準電源となります。
	V2	86		
	V1	87		
クロック	XTAL	63	入力	水晶発振子、セラミック発振子 ^{*3} を接続します。水晶発振子、セラミック発振子 ^{*3} を接続する場合、および外部クロック入力の場合の接続例については、「第21章 クロック発振器」を参照してください。
	EXTAL	65	入力	水晶発振子、セラミック発振子 ^{*3} を接続します。また、EXTAL端子は外部クロックを入力することもできます。水晶発振子、セラミック発振子 ^{*3} を接続する場合、および外部クロック入力の場合の接続例については、「第21章 クロック発振器」を参照してください。
	OSC1	58	入力	32.768kHzの水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第21章 クロック発振器」を参照してください。
	OSC2	57	入力	32.768kHzの水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第21章 クロック発振器」を参照してください。
	*1	84	出力	外部デバイスにクロックを供給します。

変更後：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
電源	V3	85	入力	LCD コントローラ/ドライバ用の電源端子です。電源分割抵抗が内蔵されており、通常は開放で用います。電源条件は Vcc V1 V2 V3 Vssです。 3倍昇圧回路 [*] を使用する場合、V3端子は液晶入力基準電源となります。
	V2	86		
	V1	87		
クロック	XTAL	63	入力	水晶発振子を接続します。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第21章 クロック発振器」を参照してください。
	EXTAL	65	入力	水晶発振子を接続します。また、EXTAL端子は外部クロックを入力することもできます。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第21章 クロック発振器」を参照してください。
	OSC1	58	入力	32.768kHzの水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第21章 クロック発振器」を参照してください。
	OSC2	57	入力	32.768kHzの水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第21章 クロック発振器」を参照してください。

1 - 8ページ 表1.1 端子機能
(太枠部変更)

変更前：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
割り込み	<u>IRQ5</u> ^{*2}	81	入力	マスク可能な割り込みを要求します。
	<u>IRQ4</u>	78		
	<u>IRQ3</u>	82		
	<u>IRQ1</u>	40		
	<u>IRQ0</u>	38		
16ビット タイマパルス ユニット(TPU)	TCLKD ^{*2}	41	入力	タイマの外部クロック入力端子です。
	TCLKC	39		
	TCLKB	37		
	TCLKA	36		
	TIOCA0 ^{*2}	34	入出力	TGRA_0 ~ TGRD_0のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM出力端子です。
TIOCBO ^{*2}	35			
TIOCC0 ^{*2}	36			
TIOCDO ^{*2}	37			
8ビットタイマ	TMO3 ^{*2}	70	出力	コンペアマッチ出力端子です。
	TMO2 ^{*2}	71		
	TMO1	72		
	TMO0	73		
	TMCI23 ^{*2}	74	入力	カウンタに入力する外部クロックの入力端子です。
	TMCI01	75		
	TMCI4 ^{*2}	55		
TMRI23 ^{*2}	74	入力	カウンタリセット入力端子です。	
TMRI01	75			

変更後：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
割り込み	<u>IRQ5</u> [*]	81	入力	マスク可能な割り込みを要求します。
	<u>IRQ4</u>	78		
	<u>IRQ3</u>	82		
	<u>IRQ1</u>	40		
	<u>IRQ0</u>	38		
16ビット タイマパルス ユニット(TPU)	TCLKD [*]	41	入力	タイマの外部クロック入力端子です。
	TCLKC	39		
	TCLKB	37		
	TCLKA	36		
	TIOCA0 [*]	34	入出力	TGRA_0 ~ TGRD_0のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM出力端子です。
TIOCBO [*]	35			
TIOCC0 [*]	36			
TIOCDO [*]	37			
8ビットタイマ	TMO3 [*]	70	出力	コンペアマッチ出力端子です。
	TMO2 [*]	71		
	TMO1	72		
	TMO0	73		
	TMCI23 [*]	74	入力	カウンタに入力する外部クロックの入力端子です。
	TMCI01	75		
	TMCI4 [*]	55		
TMRI23 [*]	74	入力	カウンタリセット入力端子です。	
TMRI01	75			

1 - 9ページ 表1.1 端子機能
(太枠部変更)

変更前：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
I ² Cバスインタフェース (IIC) 【オプション】	SCL1 ^{*2} SCL0	79 81	入出力	I ² Cクロック入出力端子です。
	SDA1 ^{*2} SDA0	78 80	入出力	I ² Cのデータ入出力端子です。
D/A変換器 ^{*2}	DA1 DA0	43 44	出力	D/A変換器のアナログ出力端子です。
A/D変換器 D/A変換器 ^{*2}	AVCC	54	入力	A/D変換器、D/A変換器 ^{*2} 、およびDTMF発生回路 ^{*2} の電源端子です。 A/D変換器、D/A変換器 ^{*2} 、およびDTMF発生回路 ^{*2} を使用しない場合はシステム電源(+5V)に接続してください。
	AVSS	42	入力	A/D変換器、D/A変換器 ^{*2} 、およびDTMF発生回路 ^{*2} のグラント端子です。 システムの電源(0V)に接続してください。
	Vref	53	入力	A/D変換器およびD/A変換器 ^{*2} の基準電圧入力端子です。 A/D変換器およびD/A変換器 ^{*2} を使用しない場合はシステムの電源(+5V)に接続してください。

変更後：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
I ² Cバスインタフェース (IIC) 【オプション】	SCL1 [*] SCL0	79 81	入出力	I ² Cクロック入出力端子です。
	SDA1 [*] SDA0	78 80	入出力	I ² Cのデータ入出力端子です。
D/A変換器 [*]	DA1 DA0	43 44	出力	D/A変換器のアナログ出力端子です。
A/D変換器 D/A変換器 [*]	AVCC	54	入力	A/D変換器、D/A変換器 [*] 、およびDTMF発生回路 [*] の電源端子です。 A/D変換器、D/A変換器 [*] 、およびDTMF発生回路 [*] を使用しない場合はシステム電源(+5V)に接続してください。
	AVSS	42	入力	A/D変換器、D/A変換器 [*] 、およびDTMF発生回路 [*] のグラント端子です。 システムの電源(0V)に接続してください。
	Vref	53	入力	A/D変換器およびD/A変換器 [*] の基準電圧入力端子です。 A/D変換器およびD/A変換器 [*] を使用しない場合はシステムの電源(+5V)に接続してください。

1 - 10ページ 表1.1 端子機能
(太枠部変更)

変更前：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
LCDコントローラ/ドライバ				
	C2* ² C1* ²	83 84	-	LCD駆動電源昇圧用容量端子です。

変更後：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
LCDコントローラ/ドライバ				
	C2* C1*	83 84	-	LCD駆動電源昇圧用容量端子です。

1 - 11ページ 表1.1 端子機能
(太枠部変更、注記変更)

変更前：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
DTMF 発生回路 ^{*2}	TONED	55	出力	DTMF 信号の出力端子です。
I/O ポート				
	PH7	55	入力	1ビットの入力端子です。
	PH5 ^{*1} PH4 ^{*1}	83 84	入出力	2ビットの入出力端子です。
	PH3 ~ PH0	88 ~ 91	入出力	4ビットの入出力端子です。
	PM7 ^{*2} PM6 ^{*2} PM5 ^{*2} PM4 ^{*2} PM3 ^{*2} PM2 ^{*2} PM1 ^{*2} PM0 ^{*2}	100 1 2 3 4 5 6 7	入出力	8ビットの入出力端子です。
	PN7 ~ PN0 ^{*2}	92 ~ 99	入出力	8ビットの入出力端子です。

【注】 *1 H8S/2264 シリーズのみサポートします。

*2 H8S/2268 シリーズのみサポートします。

*3 H8S/2264R、H8S/2262R のみサポートします。

変更後：

表1.1 端子機能

分類	記号	ピン番号	入出力	名称および機能
DTMF 発生回路 [*]	TONED	55	出力	DTMF 信号の出力端子です。
I/O ポート				
	PH7	55	入力	1ビットの入力端子です。
	PH3 ~ PH0	88 ~ 91	入出力	4ビットの入出力端子です。
	PM7 [*] PM6 [*] PM5 [*] PM4 [*] PM3 [*] PM2 [*] PM1 [*] PM0 [*]	100 1 2 3 4 5 6 7	入出力	8ビットの入出力端子です。
	PN7 ~ PN0 [*]	92 ~ 99	入出力	8ビットの入出力端子です。

【注】 * H8S/2268 シリーズのみサポートします。

4. 第3章 MCU動作モード

3 - 1ページ 3.1 動作モードの選択
(太字下線部削除)

変更前：

... 本LSIは使用できません。H8S/2268シリーズは、パワーオンリセット回路を内蔵していません。
 モード端子はすべてHighレベルに固定してください。
 H8S/2264シリーズは、パワーオンリセット回路を内蔵しています。モード端子の設定で
パワーオンリセット回路の有効/無効を選択可能です。
 また、モード端子は動作中に変化させないでください。

変更後：

... 本LSIは使用できません。モード端子はすべてHighレベルに固定してください。
 また、モード端子は動作中に変化させないでください。

3 - 1ページ 表3.1 MCU動作モードの選択
(太字部削除)

変更前：

表3.1 MCU動作モードの選択

MCU 動作モード	MD2	MD1	CPU 動作モード	内容	内蔵ROM	外部データバス		パワーオン リセット回路
						初期値	最大値	
7	1	1	アドバンスト	シングルチップモード	有効			無効
7	0	1	アドバンスト	シングルチップモード	有効			有効

変更後：

表3.1 MCU動作モードの選択

MCU 動作モード	MD2	MD1	CPU 動作モード	内容	内蔵ROM	外部データバス	
						初期値	最大値
7	1	1	アドバンスト	シングルチップモード	有効		

3 - 4ページ 図3.1 アドレスマップ (2)
(太字下線部削除)

変更前：

H8S/2265、2264、 <u>2264R</u>	H8S/2262、 <u>2262R</u>
⋮	⋮
⋮	⋮
⋮	⋮

図3.1 アドレスマップ (2)

変更後：

H8S/2265、2264	H8S/2262
⋮	⋮
⋮	⋮
⋮	⋮

図3.1 アドレスマップ (2)

5. 第4章 例外処理

4 - 3ページ 4.3.1 リセット例外処理 (太字下線部変更)

変更前：

$\overline{\text{RES}}$ 端子が一定期間Low レベルの後High レベルになると、リセット例外処理が開始され、本LSI は次のように動作します。**なお、H8S/2264 シリーズでパワーオンリセット回路有効時のリセットシーケンスは、第23章 パワーオンリセット回路^{*}を参照してください。**

1. CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化され、CCR のビットが1 にセットされます。
EXR^{*}のT ビットは0 にクリアされ、EXR^{*}のI ビットが1 にセットされます。
2. リセット例外処理ベクタアドレスをリードしてPC に転送した後、PC で示されるアドレスからプログラムの実行を開始します。

【注】^{*}1 H8S/2268 シリーズのみサポートします。

^{*}2 H8S/2268 シリーズには内蔵されていません。

変更後：

$\overline{\text{RES}}$ 端子が一定期間Low レベルの後High レベルになると、リセット例外処理が開始され、本LSI は次のように動作します。

1. CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化され、CCR のビットが1 にセットされます。
EXR^{*}のT ビットは0 にクリアされ、EXR^{*}のI ビットが1 にセットされます。
2. リセット例外処理ベクタアドレスをリードしてPC に転送した後、PC で示されるアドレスからプログラムの実行を開始します。

【注】^{*} H8S/2268 シリーズのみサポートします。

6. 第7章 バスコントローラ

7 - 2ページ 7.1.3 内蔵周辺モジュールアクセスタイミング (H'FFFC30 ~ H'FFCA3)
(太字下線部変更)

変更前：

また、アドレス H'FFFC30 ~ H'FFCA3 番地の内蔵モジュールは、LCD、DTMF^{*1}、TMR4^{*1}、ポートH~L、
ポートM^{*1}、N^{*1}、レジスタは WKPレジスタ、モジュールストップコントロールレジスタD、
システムクロックコントロールレジスタ 2^{*2}です。

【注】 *1 H8S/2268 シリーズのみサポートします。

~~*2 H8S/2264 シリーズのみサポートします。~~

変更後：

また、アドレス H'FFFC30 ~ H'FFCA3 番地の内蔵モジュールは、LCD、DTMF^{*}、TMR4^{*}、ポートH~L、
ポートM^{*}、N^{*}、レジスタは WKPレジスタ、モジュールストップコントロールレジスタDです。

【注】 * H8S/2268 シリーズのみサポートします。

7. 第9章 I/Oポート

9 - 1ページ
(太字下線部変更)

変更前:

... また、H8/S2268シリーズのPH0~PH3、ポートH~N、H8S/2264シリーズのPH0~PH3、ポートH~Lは液晶表示用セグメント端子、コモン端子と兼用されており、H8S/2268シリーズは8ビット単位、H8S/2264シリーズは4ビット単位で選択できます。

変更後:

... また、H8S/2268シリーズのPH0~PH3、ポートH~N、H8S/2264シリーズのPH0~PH3、ポートH~Lは液晶表示用セグメント端子、コモン端子と兼用されており、8ビット単位で選択できます。

9 - 4ページ 表9.1 (2) H8S/2264シリーズのポート機能一覧
(太字太字部削除)

変更前:

表9.1 (2) H8S/2264シリーズのポート機能一覧

ポート名	概要	端子名	入出力形態他
ポートH	汎用入力ポート	PH7/TONED/TMC14	
	出力端子、LCDコモン出力端子と兼用汎用入出力ポート	PH5 PH4/ PH3/COM4 PH2/COM3 PH1/COM2 PH0/COM1	

変更後:

表9.1 (2) H8S/2264シリーズのポート機能一覧

ポート名	概要	端子名	入出力形態他
ポートH	汎用入力ポート	PH7	
	LCDコモン出力端子と兼用汎用入出力ポート	PH3/COM4 PH2/COM3 PH1/COM2 PH0/COM1	

9 - 21ページ 9.7 ポートH
(太字下線部削除)

変更前:

H8S/2268シリーズのポートHは、1ビットの入力、4ビットの入出力ポートです。H8S/2264シリーズのポートHは、1ビットの入力、6ビットの入出力ポートです。ポートHには以下のレジスタがあります。

変更後:

ポートHは、1ビットの入力、4ビットの入出力ポートです。ポートHには以下のレジスタがあります。

9 - 21ページ 9.7.1 ポー Hデータディレクションレジスタ (PHDDR)
(太枠太字部変更)

変更前:

ビット	ビット名	初期値	R/W	説明
7		不定		リザーブビット リードすると不定値が読み出されます。ライトは無効です。
6		不定		
5	PH5DDR	0 ^{*1}	W ^{*2}	(H8S/2268 シリーズ) リザーブビット リードすると不定値が読み出されます。ライトは無効です。 (H8S/2264 シリーズ) 汎用入力ポートの機能が選択されているとき、これらの ビットを1にセットすると対応するポー Hの各端子は出力 ポートとなり、0にクリアすると入力ポートになります。
4	PH4DDR	0 ^{*1}	W ^{*2}	

【注】^{*1} H8S/2268 シリーズでは不定です。

^{*2} H8S/2268 シリーズではライトは無効です。

変更後:

ビット	ビット名	初期値	R/W	説明
7		不定		リザーブビット リードすると不定値が読み出されます。ライトは無効です。
6		不定		
5		不定		
4		不定		

9 - 22ページ 9.7.2 ポー Hデータレジスタ (PHDR)
(太枠太字部変更)

変更前:

PHDRは、ポー Hの各端子 (H8S/2268 シリーズ :PH3~PH0、H8S/2264 シリーズ :PH5~PH0) の出力データを格納します。

ビット	ビット名	初期値	R/W	説明
7		不定		リザーブビット リードすると不定値が読み出されます。ライトは無効です。
6		不定		
5	PH5DDR	0 ^{*1}	RW ^{*2}	(H8S/2268 シリーズ) リザーブビット リードすると不定値が読み出されます。ライトは無効です。 (H8S/2264 シリーズ) 汎用出力ポートとして使用する端子の出力データを格納 します。
4	PH4DDR	0 ^{*1}	RW ^{*2}	

【注】^{*1} H8S/2268 シリーズでは不定です。

^{*2} H8S/2268 シリーズではライトは無効です。

変更後:

PHDRは、ポー Hの各端子 (PH3~PH0) の出力データを格納します。

ビット	ビット名	初期値	R/W	説明
7		不定		リザーブビット リードすると不定値が読み出されます。ライトは無効です。
6		不定		
5		不定		
4		不定		

9 - 22ページ 9.7.3 ポー Hレジスタ (PORTH)
(太枠太字部変更)

変更前：

ビット	ビット名	初期値	R/W	説明
7	PH7	*1	R	このビットをリードすると、常にPH7端子の状態が読み出されます。
6		不定		リザーブビット リードすると不定値が読み出されます。ライトは無効です。
5	PH5	*1*2	RW*2	(H8S/2268シリーズ) リザーブビット リードすると不定値が読み出されます。ライトは無効です。 (H8S/2264シリーズ) これらのビットをリードすると、PHDDRがセットされているビットはPHDRの値が読み出されます。PHDDRがクリアされているビットは端子の状態が読み出されます。
4	PH4	*1*2	RW*2	
3	PH3	*1	R	これらのビットをリードすると、PHDDRがセットされているビットはPHDRの値が読み出されます。PHDDRがクリアされているビットは端子の状態が読み出されます。
2	PH2	*1	R	
1	PH1	*1	R	
0	PH0	*1	R	

【注】*1 H8S/2268シリーズではPH7、PH3～PH0端子、H8S/2264シリーズではPH7、PH5～PH0端子の状態により決定されます。

*2 H8S/2268シリーズでは不定です。

変更後：

ビット	ビット名	初期値	R/W	説明
7	PH7	*	R	このビットをリードすると、常にPH7端子の状態が読み出されます。
6		不定		リザーブビット リードすると不定値が読み出されます。ライトは無効です。
5		不定		
4		不定		
3	PH3	*	R	これらのビットをリードすると、PHDDRがセットされているビットはPHDRの値が読み出されます。PHDDRがクリアされているビットは端子の状態が読み出されます。
2	PH2	*	R	
1	PH1	*	R	
0	PH0	*	R	

【注】* PH7、PH3～PH0端子の状態により決定されます。

9 - 23ページ 9.7.4 端子機能
(太字下線部削除)

変更前：

ポー Hの各端子は、DTMF発生回路のアナログ出力端子 (TONED)*¹、8ビットロードタイムに入力端子 (TMC14)*¹、SCIの入力端子 (RXD1)*²、クロック () 出力端子*²、LCDドライバのコモン出力端子(COM4～COM1) と兼用になっています。...

【注】*¹ H8S/2268シリーズのみサポートします。

*² H8S/2264シリーズのみサポートします。

変更後：

ポー Hの各端子は、DTMF発生回路のアナログ出力端子 (TONED)*、8ビットロードタイムに入力端子 (TMC14)*、LCDドライバのコモン出力端子(COM4～COM1) と兼用になっています。...

【注】* H8S/2268シリーズのみサポートします。


9 - 23ページ 9.7.4 端子機能のPH5、PH4端子機能説明をすべて削除

PH5/RxD1 (H8S/2264シリーズのみ)


PH4/ (H8S/2264シリーズのみ)

9 - 24、25ページ 9.7.4 端子機能のPH3 ~ PH 0端子機能説明
(太字下線部変更)

変更前：



変更後：



9 - 28ページ 9.8.6 端子機能
(太字部変更、網掛け部削除)

変更前：

(H8S/2268シリーズ)

SGS3 ~ SGS0	B'00xx または B'0100	B'0101
-------------	-------------------	--------

【記号説明】 x : Don't care

【注】 n=7 ~ 0

(H8S/2264シリーズ)

SGS3 ~ SGS0	...	
SGS3 ~ SGS0	...	

【記号説明】 x : Don't care

【注】 n=7 ~ 4、m=3 ~ 0

変更後：

SGS3 ~ SGS0	H8S/2268シリーズ B'00xx または B'0100 H8S/2264シリーズ B'0000、B'001x または B'0100	B'0101
-------------	---	--------

【記号説明】 x : Don't care

【注】 n=7 ~ 0

9 - 31ページ 9.9.4 端子機能
(太字部変更、網掛け部削除)

変更前：

(H8S/2268シリーズ)

SGS3 ~ SGS0	B'00xx	B'010x
-------------	--------	--------

【記号説明】 x : Don't care

【注】 n=7 ~ 0

(H8S/2264シリーズ)

SGS3 ~ SGS0	...	
SGS3 ~ SGS0	...	

【記号説明】 x : Don't care

【注】 n=7 ~ 4、m=3 ~ 0

変更後：

SGS3 ~ SGS0	H8S / 2268 シリーズ B'00xx H8S / 2264 シリーズ B'0000 または B'001x	B'010x
-------------	---	--------

【記号説明】 x : Don't care

【注】 n=7 ~ 0

9 - 33ページ 9.10.4 端子機能
(太字部変更、網掛け部削除)

変更前：

(H8S/2268シリーズ)

SGS3 ~ SGS0	B'000x または B'0010	B'0011 または B'010x
-------------	-------------------	-------------------

【記号説明】 x : Don't care

【注】 n=7 ~ 0

(H8S/2264シリーズ)

SGS3 ~ SGS0	...	
SGS3 ~ SGS0	...	

【記号説明】 x : Don't care

【注】 n=7 ~ 4、m=3 ~ 0

変更後：

SGS3 ~ SGS0	H8S / 2268 シリーズ B'000x または B'0010 H8S / 2264 シリーズ B'00x0	B'0011 または B'010x
-------------	---	-------------------

【記号説明】 x : Don't care

【注】 n=7 ~ 0

8. 第10章 16 ビットタイムパルスユニット (TPU)

10 - 1ページ 10.1 特長
(下記削除)

- ・カスケード接続動作 (H8S/2264シリーズのみ)

10 - 10ページ 表 10.6 TPSC2 ~ TPSC0 (チャンネル 1)
(太枠太字部変更)

変更前 :

チャンネル	ビット2	ビット1	ビット0	説明
	TPSC2	TPSC1	TPSC0	
1	0	0	0	内部クロック : /1 でカウント
	0	0	1	内部クロック : /4 でカウント
	0	1	0	内部クロック : /16 でカウント
	0	1	1	内部クロック : /64 でカウント
	1	0	0	外部クロック :TCLKA 端子入力でカウント
	1	0	1	外部クロック :TCLKB 端子入力でカウント
	1	1	0	内部クロック : /256 でカウント
	1	1	1	TCNT_2のオーバーフローでカウント (H8S/2268シリーズでは設定禁止)

変更後 :

チャンネル	ビット2	ビット1	ビット0	説明
	TPSC2	TPSC1	TPSC0	
1	0	0	0	内部クロック : /1 でカウント
	0	0	1	内部クロック : /4 でカウント
	0	1	0	内部クロック : /16 でカウント
	0	1	1	内部クロック : /64 でカウント
	1	0	0	外部クロック :TCLKA 端子入力でカウント
	1	0	1	外部クロック :TCLKB 端子入力でカウント
	1	1	0	内部クロック : /256 でカウント
	1	1	1	設定禁止

10 - 37ページ 10.5.4 カスケード接続動作 (H8S/2264 シリーズのみ)
(本項目削除)

9. 第12章 ウォッチドッグタイマ (WDT)

12 - 1ページ 「12.1 特長」変更
(太字下線部変更)

変更前:

- ・ WDT_0は8種類、WDT_1はH8S / 2268 シリーズでは16種類、H8S / 2264 シリーズでは、26種類のカウンタ入力クロックを選択可能

変更後:

- ・ WDT_0は8種類、WDT_1は16種類のカウンタ入力クロックを選択可能

12 - 2ページ 「図12.2 図題」変更
(太字下線部変更)

変更前:

図12.2 H8S / 2268 シリーズのWDT_1のブロック図

変更後:

図12.2 WDT_1のブロック図

12 - 3ページ 「図12.3 H8S/2264シリーズのWDT_1 のブロック図」削除

12 - 6,7ページ タイマコントロール / ステータスレジスタ(TCSR) ビット2~0説明変更。
12 - 7 ページ全面削除

変更前:

ビット	ビット名	初期値	R/W	説明
2	CKS2	0	R/W	クロックセレクト2~0 TCNTに入力するクロックを選択します。()内は =20MHzのときのオーバーフロー周期 ^{*3} を表します。 PSS=0のとき 000 :クロック /2 (周期25.6 μs) 001 :クロック /64 (周期819.2 μs) 010 :クロック /128 (周期1.6ms) 011 :クロック /512 (周期6.6ms) 100 :クロック /2048 (周期26.2ms) 101 :クロック /8192 (周期104.9ms) 110 :クロック /32768 (周期419.4ms) 111 :クロック /131072 (周期1.68s) PSS=1のとき <u>表12.1 PSS=1のときのクロック選択」を参照してください。</u>
1	CKS1	0	R/W	
0	CKS0	0	R/W	

変更後：

ビット	ビット名	初期値	R/W	説明
2	CKS2	0	R/W	クロックセレクト2~0 TCNTに入力するクロックを選択します。 PSS=0のとき 000 :クロック /2 (周期25.6 μs) 001 :クロック /64 (周期819.2 μs) 010 :クロック /128 (周期1.6ms) 011 :クロック /512 (周期6.6ms) 100 :クロック /2048 (周期26.2ms) 101 :クロック /8192 (周期104.9ms) 110 :クロック /32768 (周期419.4ms) 111 :クロック /131072 (周期1.68s) ()内は =20MHzのときのオーバフロー周期 ^{*3} を表します。 PSS=1のとき 000 :クロック SUB/2 (周期15.6ms) 001 :クロック SUB/4 (周期31.3ms) 010 :クロック SUB/8 (周期62.5ms) 011 :クロック SUB/16 (周期125.0ms) 100 :クロック SUB/32 (周期250.0ms) 101 :クロック SUB/64 (周期500.0ms) 110 :クロック SUB/128 (周期1s) 111 :クロック SUB/256 (周期2s) ()内は SUB=32.768kHzのときのオーバフロー周期 ^{*3} を表します。
1	CKS1	0	R/W	
0	CKS0	0	R/W	

10. 第17章 LCDコントローラ/ドライバ

17-1ページ 17.1 特長

変更前 :下記網掛け部を変更します。

・セグメント出力端子をポートとして使用可能

H8S/2268シリーズ :SEG40 ~ SEG1端子を8端子ごとにポートとして使用可能

H8S/2264シリーズ :SEG24 ~ SEG1端子を4端子ごとにポートとして使用可能

変更後 :

・セグメント出力端子をポートとして使用可能

H8S/2268シリーズ :SEG40 ~ SEG1端子を8端子ごとにポートとして使用可能

H8S/2264シリーズ :SEG24 ~ SEG1端子を8端子ごとにポートとして使用可能

17-5ページ表17.4 セグメントドライバの選択 (2) (H8S/2264シリーズ)

変更前 : 下表太枠部の設定を設定禁止とします。

表17.4 セグメントドライバの選択 (2) (H8S/2264シリーズ)

ビット3	ビット2	ビット1	ビット0	SEG40 ~ SEG1端子の機能						
SGS3	SGS2	SGS1	SGS0	SEG40 ~ SEG25	SEG24 ~ SEG21	SEG20 ~ SEG17	SEG16 ~ SEG13	SEG12 ~ SEG9	SEG8 ~ SEG5	SEG4 ~ SEG1
0	0	0	0	—	ポート	ポート	ポート	ポート	ポート	ポート
0	0	0	1	設定禁止						
0	0	1	0	SEG	ポート	ポート	ポート	ポート	ポート	ポート
0	0	1	1	SEG	SEG	SEG	ポート	ポート	ポート	ポート
0	1	0	0	SEG	SEG	SEG	SEG	SEG	ポート	ポート
0	1	0	1	SEG	SEG	SEG	SEG	SEG	SEG	SEG
0	1	1	×	設定禁止						
1	0	0	×							
1	0	1	0	SEG	SEG	ポート	ポート	ポート	ポート	ポート
1	0	1	1	SEG	SEG	SEG	SEG	ポート	ポート	ポート
1	1	0	0	SEG	SEG	SEG	SEG	SEG	SEG	ポート
1	1	0	1	設定禁止						
1	1	1	×							

【記号説明】 × : Don't care

【注】 SGS3 ~ SGS0が0000のときはCOM4 ~ COM1もポートになります。

変更後 :

表17.4 セグメントドライバの選択 (2) (H8S/2264シリーズ)

ビット3	ビット2	ビット1	ビット0	SEG40 ~ SEG1端子の機能			
SGS3	SGS2	SGS1	SGS0	SEG40 ~ SEG25	SEG24 ~ SEG17	SEG16 ~ SEG9	SEG8 ~ SEG1
0	0	0	0	—	ポート	ポート	ポート
0	0	0	1	設定禁止			
0	0	1	0	SEG	ポート	ポート	ポート
0	0	1	1	SEG	SEG	ポート	ポート
0	1	0	0	SEG	SEG	SEG	ポート
0	1	0	1	SEG	SEG	SEG	SEG
0	1	1	×	設定禁止			
1	×	×	×				

【記号説明】 × : Don't care

【注】 SGS3 ~ SGS0が0000のときはCOM4 ~ COM1もポートになります。

11. 第19章 RAM

19 - 1ページ

(太字下線部変更)

変更前：

H8S/2268シリーズでは、H8S/2268は16kバイト H8S/2266は8kバイト H8S/2265は4kバイト H8S/2264シリーズでは、H8S/2264、2264Rは4kバイト H8S/2262、2262Rは2kバイトの高速スタティックRAMを内蔵しています。RAMは、CPUと16ビット幅のデータバスで接続されており、バイトデータ、ワードデータにかかわらず、1ステートでアクセスできます。

変更後：

H8S/2268シリーズでは、H8S/2268は16kバイト H8S/2266は8kバイト H8S/2265は4kバイト H8S/2264シリーズでは、H8S/2264は4kバイト H8S/2262は2kバイトの高速スタティックRAMを内蔵しています。RAMは、CPUと16ビット幅のデータバスで接続されており、バイトデータ、ワードデータにかかわらず、1ステートでアクセスできます。

12. 第20章 ROM

20 - 1ページ 20.1 特長
(太字下線部削除)

変更前：

・容量

H8S/2268 シリーズ 256k バイト(H8S/2268)
128k バイト(H8S/2266 、 H8S/2265)

H8S/2264 シリーズ 128k バイト(H8S/2264 、 2264R)

・書き込み / 消去方式

書き込みは128 バイト単位の同時書き込み方式です。消去はブロック単位で行います。H8S/2268 のフラッシュメモリは64k バイト×3 ブロック、32k バイト×1 ブロック、4k バイト×8 ブロックで、H8S/2266 、 H8S/2265 のフラッシュメモリは64k バイト×1 ブロック、32k バイト×1 ブロック、4k バイト×8 ブロックで、H8S/2264 、 2264R のフラッシュメモリは32k バイト×2 ブロック、28k バイト×1 ブロック、16k x バイト×1 ブロック、8k バイト×2 ブロック、1 k バイト×4 ブロックで構成されています。全面消去を行う場合も1 ブロックずつ消去してください。

変更後：

・容量

H8S/2268 シリーズ 256k バイト(H8S/2268)
128k バイト(H8S/2266 、 H8S/2265)

・書き込み / 消去方式

書き込みは128 バイト単位の同時書き込み方式です。消去はブロック単位で行います。H8S/2268 のフラッシュメモリは64k バイト×3 ブロック、32k バイト×1 ブロック、4k バイト×8 ブロックで、H8S/2266 、 H8S/2265 のフラッシュメモリは64k バイト×1 ブロック、32k バイト×1 ブロック、4k バイト×8 ブロックで構成されています。全面消去を行う場合も1 ブロックずつ消去してください。

20 - 2ページ 図20.1 フラッシュメモリのブロック図
(太字下線部削除)

変更前：

【記号説明】

⋮

FLPWCR : フラッシュメモリパワーコントロールレジスタ

【注】* H8S/2266 、 2265 、 2264 、 2264R は128k バイト

変更後：

【記号説明】

⋮

FLPWCR : フラッシュメモリパワーコントロールレジスタ

【注】* H8S/2266 、 2265は128k バイト

20 - 3 ページ 図20.2 フラッシュメモリに関する状態遷移
(太字下線部削除)

変更前：




図20.2 フラッシュメモリに関する状態遷移

変更後：




図20.2 フラッシュメモリに関する状態遷移

20 - 6 ページ 20.3 ブロック構成
(太字下線部削除)

変更前：

図20.5 にH8S/2268 の256k バイトフラッシュメモリのブロック構成を、図20.6 にH8S/2266、2265 の128k バイトフラッシュメモリのブロック構成を、~~図20.7 にH8S/2264、2264R の128k バイトフラッシュメモリのブロック構成を示します。~~太線枠は消去ブロックを表します。細線枠は書き込みの単位を表し、枠内の数値はアドレスを示します。H8S/2268 のフラッシュメモリは4k バイト(8 ブロック)、32k バイト(1 ブロック)、64k バイト(3 ブロック)に、H8S/2266、2265 のフラッシュメモリは4k バイト(8 ブロック)、32 kバイト(1 ブロック)、64 kバイト(1 ブロック)に、~~H8S/2264、2264R のフラッシュメモリは1 kバイト(4 ブロック)、28 kバイト(1 ブロック)、16 kバイト(1 ブロック)、8 kバイト(2 ブロック)、32 kバイト(2 ブロック)~~に分割されていて、消去はこの単位で行います。書き込みは下位アドレスがH '00 またはH '80 で始まる128 バイト単位で行います。

変更後：

図20.5 にH8S/2268 の256k バイトフラッシュメモリのブロック構成を、図20.6 にH8S/2266、2265 の128k バイトフラッシュメモリのブロック構成を示します。太線枠は消去ブロックを表します。細線枠は書き込みの単位を表し、枠内の数値はアドレスを示します。H8S/2268 のフラッシュメモリは4k バイト(8 ブロック)、32k バイト(1 ブロック)、64kバイト(3 ブロック)に、H8S/2266、2265 のフラッシュメモリは4k バイト(8 ブロック)、32 kバイト(1 ブロック)、64 kバイト(1 ブロック)に分割されていて、消去はこの単位で行います。書き込みは下位アドレスがH '00 またはH '80 で始まる128 バイト単位で行います。

20 - 9 ページ 図20.7 フラッシュメモリのブロック構成 (H8S/2264、2264R)

変更後：図20.7 削除。

20 - 13ページ 20.5.3 消去指定ブロックレジスタ1 (EBR1)
(網掛け部削除)

変更前：

・H8S/2268 シリーズ				説明
ビット	ビット名	初期値	R/W	
7	EB7	0	R/W	このビットが1 のときEB7 (H'007000 ~ H'007FFF) の4k バイトが消去対象となります。
6	EB6	0	R/W	このビットが1 のときEB6 (H'006000 ~ H'006FFF) の4k バイトが消去対象となります。
5	EB5	0	R/W	このビットが1 のときEB5 (H'005000 ~ H'005FFF) の4k バイトが消去対象となります。
4	EB4	0	R/W	このビットが1 のときEB4 (H'004000 ~ H'004FFF) の4k バイトが消去対象となります。
3	EB3	0	R/W	このビットが1 のときEB3 (H'003000 ~ H'003FFF) の4k バイトが消去対象となります。
2	EB2	0	R/W	このビットが1 のときEB2 (H'002000 ~ H'002FFF) の4k バイトが消去対象となります。
1	EB1	0	R/W	このビットが1 のときEB1 (H'001000 ~ H'001FFF) の4k バイトが消去対象となります。
0	EB0	0	R/W	このビットが1 のときEB0 (H'000000 ~ H'000FFF) の4k バイトが消去対象となります。

・H8S/2264 シリーズ				説明
ビット	ビット名	初期値	R/W	
7	EB7	0	R/W	このビットが1 のときEB7 (H'00E000 ~ H'00FFFF) の8k バイトが消去対象となります。
6	EB6	0	R/W	このビットが1 のときEB6 (H'00C000 ~ H'00DFFF) の8k バイトが消去対象となります。
5	EB5	0	R/W	このビットが1 のときEB5 (H'008000 ~ H'00BFFF) の16k バイトが消去対象となります。
4	EB4	0	R/W	このビットが1 のときEB4 (H'001000 ~ H'007FFF) の28k バイトが消去対象となります。
3	EB3	0	R/W	このビットが1 のときEB3 (H'000C00 ~ H'000FFF) の1k バイトが消去対象となります。
2	EB2	0	R/W	このビットが1 のときEB2 (H'000800 ~ H'000BFF) の1k バイトが消去対象となります。
1	EB1	0	R/W	このビットが1 のときEB1 (H'000400 ~ H'0007FF) の1k バイトが消去対象となります。
0	EB0	0	R/W	このビットが1 のときEB0 (H'000000 ~ H'0003FF) の1k バイトが消去対象となります。

変更後：

ビット	ビット名	初期値	R/W	説明
7	EB7	0	R/W	このビットが1 のときEB7 (H'007000 ~ H'007FFF) の4k バイトが消去対象となります。
6	EB6	0	R/W	このビットが1 のときEB6 (H'006000 ~ H'006FFF) の4k バイトが消去対象となります。
5	EB5	0	R/W	このビットが1 のときEB5 (H'005000 ~ H'005FFF) の4k バイトが消去対象となります。
4	EB4	0	R/W	このビットが1 のときEB4 (H'004000 ~ H'004FFF) の4k バイトが消去対象となります。
3	EB3	0	R/W	このビットが1 のときEB3 (H'003000 ~ H'003FFF) の4k バイトが消去対象となります。
2	EB2	0	R/W	このビットが1 のときEB2 (H'002000 ~ H'002FFF) の4k バイトが消去対象となります。
1	EB1	0	R/W	このビットが1 のときEB1 (H'001000 ~ H'001FFF) の4k バイトが消去対象となります。
0	EB0	0	R/W	このビットが1 のときEB0 (H'000000 ~ H'000FFF) の4k バイトが消去対象となります。

20 - 14ページ 20.5.4 消去指定ブロックレジスタ2 (EBR 2)
(網掛け部削除)

変更前：

・H8S/2268 シリーズ				
ビット	ビット名	初期値	R/W	説明
7 ~ 4		すべて0	R/W	リザーブビット ライトするときは、必ず0 をライトしてください。
3	EB11*	0	R/W	このビットが1 のときEB11 (H'030000 ~ H'03FFFF) の64k バイトが消去対象となります。
2	EB10*	0	R/W	このビットが1 のときEB10 (H'020000 ~ H'02FFFF) の64k バイトが消去対象となります。
1	EB9	0	R/W	このビットが1 のときEB 9 (H'010000 ~ H'01FFFF) の64k バイトが消去対象となります。
0	EB8	0	R/W	このビットが1 のときEB 8 (H'008000 ~ H'00FFFF) の32k バイトが消去対象となります。

【注】* H8S/2266、2265 ではリザーブビットです。ライトするときは必ず0 をライトしてください。

・H8S/2264 シリーズ				
ビット	ビット名	初期値	R/W	説明
7 ~ 2		すべて0		リザーブビットです。 ライトするときは、必ず0 をライトしてください。
1	EB9	0	R/W	このビットが1 のときEB 9 (H'018000 ~ H'01FFFF) の32k バイトが消去対象となります。
0	EB8	0	R/W	このビットが1 のときEB 8 (H'010000 ~ H'017FFF) の32k バイトが消去対象となります。

変更後：

ビット	ビット名	初期値	R/W	説明
7 ~ 4		すべて0	R/W	リザーブビット ライトするときは、必ず0 をライトしてください。
3	EB11*	0	R/W	このビットが1 のときEB11 (H'030000 ~ H'03FFFF) の64k バイトが消去対象となります。
2	EB10*	0	R/W	このビットが1 のときEB10 (H'020000 ~ H'02FFFF) の64k バイトが消去対象となります。
1	EB9	0	R/W	このビットが1 のときEB 9 (H'010000 ~ H'01FFFF) の64k バイトが消去対象となります。
0	EB8	0	R/W	このビットが1 のときEB 8 (H'008000 ~ H'00FFFF) の32k バイトが消去対象となります。

【注】* H8S/2266、2265 ではリザーブビットです。ライトするときは必ず0 をライトしてください。

20 - 15 ~ 20 - 16ページ 20.5.5 RAMエミュレーション (RAMER)
(網掛け部削除)

変更前:

・H8S/2268 シリーズ

ビット	ビット名	初期値	R/W	説明
7 ~ 5		すべて0	R	リザーブビット 読み出すと常に0 が読み出されます。
4		0	R/W	リザーブビット 書き込み時は必ず0 としてください。
3	RAMS	0	R/W	RAMセレクト RAM によるフラッシュメモリのエミュレーション選択ビットです。このビットが1 のとき、RAM の一部がフラッシュメモリにオーバーラップされ、フラッシュメモリは全ブロック書き込み / 消去プロテクト状態となります。
2	RAM2	0	R/W	フラッシュメモリエリア選択
1	RAM1	0	R/W	RAMS が1 のとき、RAM の領域とオーバーラップさせるフラッシュメモリのエリアを選択します。これらのエリアは4k バイトの消去ブロックに対応しています。 000 H '000000 ~ H '000FFF(EB0) 001 H '001000 ~ H '001FFF(EB1) 010 H '002000 ~ H '002FFF(EB2) 011 H '003000 ~ H '003FFF(EB3) 100 H '004000 ~ H '004FFF(EB4) 101 H '005000 ~ H '005FFF(EB5) 110 H '006000 ~ H '006FFF(EB6) 111 H '007000 ~ H '007FFF(EB7)
0	RAM0	0	R/W	

・H8S/2264 シリーズ

ビット	ビット名	初期値	R/W	説明
7 ~ 5		すべて0	R	リザーブビット 読み出すと常に0 が読み出されます。
4		0	R/W	リザーブビット 書き込み時は必ず0 としてください。
3	RAMS	0	R/W	RAM セレクト RAM によるフラッシュメモリのエミュレーション選択ビットです。このビットが1 のとき、RAM の一部がフラッシュメモリにオーバーラップされ、フラッシュメモリは全ブロック書き込み / 消去プロテクト状態となります。
2		0	R/W	リザーブビット 書き込み時は必ず0 としてください。
1		0	R/W	フラッシュメモリエリア選択 RAMS が1 のとき、RAM の領域とオーバーラップさせるフラッシュメモリのエリアを選択します。これらのエリアは1 k バイトの消去ブロックに対応しています。 00 H '000000 ~ H '0003FF(EB0) 01 H '000400 ~ H '0007FF(EB1) 10 H '000800 ~ H '000BFF(EB2) 11 H '000C00 ~ H '000FFF(EB3)
0		0	R/W	

変更後:

ビット	ビット名	初期値	R/W	説明
7 ~ 5		すべて0	R	リザーブビット 読み出すと常に0 が読み出されます。
4		0	R/W	リザーブビット 書き込み時は必ず0 としてください。
3	RAMS	0	R/W	RAMセレクト RAM によるフラッシュメモリのエミュレーション選択ビットです。このビットが1 のとき、RAM の一部がフラッシュメモリにオーバーラップされ、フラッシュメモリは全ブロック書き込み / 消去プロテクト状態となります。
2	RAM2	0	R/W	フラッシュメモリエリア選択
1	RAM1	0	R/W	RAMS が1 のとき、RAM の領域とオーバーラップさせるフラッシュメモリのエリアを選択します。これらのエリアは4k バイトの消去ブロックに対応しています。 000 H '000000 ~ H '000FFF(EB0) 001 H '001000 ~ H '001FFF(EB1) 010 H '002000 ~ H '002FFF(EB2) 011 H '003000 ~ H '003FFF(EB3) 100 H '004000 ~ H '004FFF(EB4) 101 H '005000 ~ H '005FFF(EB5) 110 H '006000 ~ H '006FFF(EB6) 111 H '007000 ~ H '007FFF(EB7)
0	RAM0	0	R/W	

20 - 18 ページ 表20.3 オンボードプログラミングモード
(太字下線部削除)

変更前：

表20.3 オンボードプログラミングモード設定方法

モード設定	FWE	MD2	MD1
ブートモード	1	1	0
ユーザプログラムモード	1	1	1
ユーザモード	0	1	1

【注】 H8S/2264 シリーズにおいてユーザプログラムモードに設定する場合、リセット解除はボード上でP74 端子をプルアップしてHigh の状態で行ってください。

変更後：

表20.3 オンボードプログラミングモード設定方法

モード設定	FWE	MD2	MD1
ブートモード	1	1	0
ユーザプログラムモード	1	1	1
ユーザモード	0	1	1

20 - 19 ページ 20.6.1 ブートモード
(太字下線部削除)

変更前：

5. ブートモードでは内蔵RAM の一部をブートプログラムで使用します。ホスト側から送信される書き込み制御プログラムを格納できるエリアは、H8S/2268 シリーズではH'FFC000 ~ H'FFDFFF 番地です。H8S/2266、2265の場合ブートモード時のみ、このエリアのRAM は有効です。H8S/2264 シリーズではH'FFE000 ~ H'FFE7FF 番地です。プログラムの実行が書き込み制御プログラムへ移行するまでブートプログラムエリアは使用できません。

⋮

【注】 FWE 端子とモード端子の入力はリセット解除時、モードプログラミングセットアップ時間 ($t_{MDS} = 200\text{ns}$) を満足する必要があります。H8S/2264 シリーズではリセット解除時、P74 端子をプルアップしてHigh の状態にしてください。

変更後：

5. ブートモードでは内蔵RAM の一部をブートプログラムで使用します。ホスト側から送信される書き込み制御プログラムを格納できるエリアはH'FFC000 ~ H'FFDFFF 番地です。H8S/2266、2265の場合ブートモード時のみ、このエリアのRAM は有効です。プログラムの実行が書き込み制御プログラムへ移行するまでブートプログラムエリアは使用できません。

⋮

【注】 FWE 端子とモード端子の入力はリセット解除時、モードプログラミングセットアップ時間 ($t_{MDS} = 200\text{ns}$) を満足する必要があります。

20 - 23 ~ 20 - 24 ページ 20.7 RAMによるフラッシュメモリのエミュレーション
(太字下線部、網掛け部削除)

変更前：

1. オーバラップさせるRAMのエリアは、H8S/2268 シリーズではH'FFD000 ~ H'FFDFFF の4k バイトに固定されています。H8S/2265 はRAM エミュレート時のみ、このエリアのRAM は有効です。H8S/2264 シリーズでは
H'FFE000 ~ H'FFE3FF の1k バイトに固定されています。
2. オーバラップできるフラッシュメモリのエリアは、H8S/2268 シリーズでは4k バイトのEB0 ~ EB7 のうちの1
ブロック、H8S/2264 シリーズではEB0 ~ EB3 のうちの1 ブロックで、RAMER により選択できます。

⋮



図20.10

図20.10 RAMのオーバーラップ例 (H8S/2268 シリーズ)




図20.11

図20.11 RAMのオーバーラップ例 (H8S/2264 シリーズ)

変更後：

1. オーバラップさせるRAMのエリアは、H'FFD000 ~ H'FFDFFF の4k バイトに固定されています。H8S/2265 は
RAM エミュレート時のみ、このエリアのRAM は有効です。
2. オーバラップできるフラッシュメモリのエリアは4k バイトのEB0 ~ EB7 のうちの1ブロックで、RAMER により選択できます。

⋮



図20.10

図20.10 RAMのオーバーラップ例

20 - 29 ページ 20.9.3 エラープロテクト
(太字下線部削除)

変更前：

- ・ 書き込み / 消去中にCPUがDTCにバス権を開放 (H8S/2268 シリーズのみ)

変更後：

- ・ 書き込み / 消去中にCPUがDTCにバス権を開放

20 - 30 ページ 20.11 ライタモード
(太字下線部削除)

変更前：

ライタモードでは、ソケットアダプタを介して単体のフラッシュメモリと同様にPROM ライタで書き込み / 消去を行うことができます。PROM ライタは日立256K バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT256V3A)、日立128 k バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT128V3A)をサポートしているライタを使用してください。

変更後：

ライタモードでは、ソケットアダプタを介して単体のフラッシュメモリと同様にPROM ライタで書き込み / 消去を行うことができます。PROM ライタは日立256K バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT256V3A)をサポートしているライタを使用してください。

20 - 32 ページ 20.12 フラッシュメモリの低消費電力動作
(太字下線部削除)

変更前：

表20.6 に本LSI の動作モードとフラッシュメモリの状態の関係を示します。フラッシュメモリが低消費電力動作状態またはスタンバイ状態から通常動作状態へ復帰する時は、停止した電源回路の安定化時間が必要となります。外部クロックを使用する場合も含めて、通常動作モードへ復帰するときの待機時間が100 μ s 以上 (H8S/2264R の場合 TBD μ s 以上) になるようBYCR のSTS2 ~ STS0 を設定してください。

変更後：

表20.6 に本LSI の動作モードとフラッシュメモリの状態の関係を示します。フラッシュメモリが低消費電力動作状態またはスタンバイ状態から通常動作状態へ復帰する時は、停止した電源回路の安定化時間が必要となります。外部クロックを使用する場合も含めて、通常動作モードへ復帰するときの待機時間が100 μ s 以上になるようBYCR のSTS2 ~ STS0 を設定してください。

20 - 33 ~ 20-34ページ 20.13 フラッシュメモリの書き込み / 消去時の注意
(太字下線部削除)

変更前：

(1) 規定された電圧タイミングで書き込み / 消去を行ってください。
定格以上の電圧を印加した場合、製品の永久破壊にいたることがあります。
PROM ライタは、日立256k バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT256V3A)、
日立128 k バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT128V3A)をサポートしているもの
を使用してください。ライタの設定をHN27C4096、HN27C101、HN28F101 にセットしないでください。また、
規定したソケットアダプタ以外は使用しないでください。誤って使用した場合、破壊にいたることがあります。

⋮

(1) 電源投入時は、リセット状態にしてください。
発振安定期間中に100 μ s 以上 (H8S/2264R の場合は、TBD μ s 以上)はリセットを入れてください。

変更後：

(1) 規定された電圧タイミングで書き込み / 消去を行ってください。
定格以上の電圧を印加した場合、製品の永久破壊にいたることがあります。
PROM ライタは、日立256k バイトフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT256V3A)
をサポートしているものを使用してください。ライタの設定をHN27C4096 にセットしないでください。また、
規定したソケットアダプタ以外は使用しないでください。誤って使用した場合、破壊にいたることがあります。

⋮

(1) 電源投入時は、リセット状態にしてください。
発振安定期間中に100 μ s 以上はリセットを入れてください。

20 - 35 ページ 図20.15 電源投入 / 切断タイミング (ブートモード)
 20 - 36 ページ 図20.16 電源投入 / 切断タイミング (ユーザプログラムモード)
 (太字下線部削除)

変更前 :

- 【注】 *1 モード端子 (MD2、MD1) はモード切り替え以外は、パワーオフまでは、プルダウン
 またはプルアップして、レベルを必ず固定してください。H8S / 2264 シリーズではP74 端子を
プルアップしてレベルを必ず固定してください。
- *2 26.2.8 項および26.3.6 項「フラッシュメモリ特性」を参照してください。
- *3 モードプログラミングセットアップ時間 $t_{MDS} (\text{min}) = 200\text{ns}$

変更後 :

- 【注】 *1 モード端子 (MD2、MD1) はモード切り替え以外は、パワーオフまでは、プルダウン
 またはプルアップして、レベルを必ず固定してください。
- *2 26.2.8 項および26.3.6 項「フラッシュメモリ特性」を参照してください。
- *3 モードプログラミングセットアップ時間 $t_{MDS} (\text{min}) = 200\text{ns}$

20 - 37 ページ 図20.17 モード遷移タイミング (例 :ブートモード ユーザモード ユーザプログラムモード)
 (太字下線部削除)

変更前 :

- 【注】 *1 ブートモードへの遷移時またはブートモードから他のモードへ遷移する場合は、
 $\overline{\text{RES}}$ 入力によるモード切り替えが必要です。H8S / 2264 シリーズでは入力によるモード切り替え時、
P74 端子をプルアップしてレベルを必ず固定してください。
- *2 ブートモードから他のモードへ遷移する場合、 $\overline{\text{RES}}$ 解除のタイミングに対して、モード
 プログラミングセットアップ時間 $t_{MDS} (\text{min}) = 200\text{ns}$ が必要です。
- *3 26.2.8 項および26.3.6 項「フラッシュメモリ特性」を参照してください。
- *4 ウェイト時間 :100 μs

変更後 :

- 【注】 *1 ブートモードへの遷移時またはブートモードから他のモードへ遷移する場合は、
 $\overline{\text{RES}}$ 入力によるモード切り替えが必要です。
- *2 ブートモードから他のモードへ遷移する場合、 $\overline{\text{RES}}$ 解除のタイミングに対して、モード
 プログラミングセットアップ時間 $t_{MDS} (\text{min}) = 200\text{ns}$ が必要です。
- *3 26.2.8 項および26.3.6 項「フラッシュメモリ特性」を参照してください。
- *4 ウェイト時間 :100 μs

13. 第21章 クロック発振器

21 - 1ページ

(太字部変更、図21.2 削除)

変更前：

本 LSI は、クロック発振器を内蔵しており、システムクロック ()、バスマスタクロック、内部クロックを生成します。クロック発振器は、システムクロック発振器、デューティ補正回路、クロック選択回路、中速クロック分周器、バスマスタクロック選択回路、サブクロック発振器、波形成形回路で構成されます。H8S/2268シリーズのクロック発振器のブロック図を図21.2に、H8S/2264シリーズのクロック発振器のブロック図を図21.2に示します。



図21.1 クロック発振器のブロック図 (H8S/2268シリーズ)



図21.2 クロック発振器のブロック図 (H8S/2264シリーズ)

変更後：

本 LSI は、クロック発振器を内蔵しており、システムクロック ()、バスマスタクロック、内部クロックを生成します。クロック発振器は、システムクロック発振器、デューティ補正回路、クロック選択回路、中速クロック分周器、バスマスタクロック選択回路、サブクロック発振器、波形成形回路で構成されます。**クロック発振器のブロック図を図21.1に示します。**



図21.1 クロック発振器のブロック図

21 - 3ページ 21.1 レジスタの説明
(下記削除)

- ・システムクロックコントロールレジスタ2 (SCKCR2) (H8S/2264シリーズのみ)

21 - 4ページ 21.1.2 システムクロックコントロールレジスタ2 (SCKCR2)
(H8S/2264シリーズのみ)

(本項目削除)

21 - 6ページ 21.1.3 ローパワーコントロールレジスタ(LPWRCR)
(太枠部変更)

変更前：

ビット	ビット名	初期値	R/W	説明
3	RFCUT	0	R/W	(H8S/2268、2266、2265、2264、2262) 内蔵帰還抵抗制御 外部クロック入力時にシステムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用するか、使用しないかの選択をします。水晶発振子を使用するときは、アクセスしないでください。 外部クロック入力状態で本ビットを設定後、いったんソフトウェアスタンバイモード、ウォッチモードまたはサブアクティブモードに遷移してください。ソフトウェアスタンバイモード、ウォッチモードまたはサブアクティブモードに遷移したときに、発振器内蔵帰還抵抗とデューティ補正回路を使用するか、使用しないかを切り替えます。 0 : システムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用する。 1 : システムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用しない。 (H8S/2264R、2262R) リザーブビット リードライト可能ですが、ライト時には0をライトしてください。

変更後：

ビット	ビット名	初期値	R/W	説明
3	RFCUT	0	R/W	内蔵帰還抵抗制御 外部クロック入力時にシステムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用するか、使用しないかの選択をします。水晶発振子を使用するときは、アクセスしないでください。 外部クロック入力状態で本ビットを設定後、いったんソフトウェアスタンバイモード、ウォッチモードまたはサブアクティブモードに遷移してください。ソフトウェアスタンバイモード、ウォッチモードまたはサブアクティブモードに遷移したときに、発振器内蔵帰還抵抗とデューティ補正回路を使用するか、使用しないかを切り替えます。 0 : システムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用する。 1 : システムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用しない。

21 - 9ページ 21.2.2 セラミック発振子を接続する方法
(本項目削除)

21 - 9ページ 21.2.3 外部クロックを入力する方法
(下記削除)

外部クロックを入力する方法は、H8S/2268、2266、2265、2264、2262でサポートします。

21 - 13ページ 21.8.2 ポート設計上の注意
(太字部変更)

変更前：

水晶発振子 (セラミック発振子) を使用する場合は、発振子および負荷容量はできるだけEXTAL、XTAL、OSC1、OSC2端子の近くに配置してください。

変更後：

水晶発振子を使用する場合は、発振子および負荷容量はできるだけEXTAL、XTAL、OSC1、OSC2端子の近くに配置してください。

21 - 14ページ 21.8.3 水晶発振子をご使用の場合の注意事項 (セラミック発振子は除く)
(太字部変更)

変更前：

21.8.3 水晶発振子をご使用の場合の注意事項 (セラミック発振子は除く)

変更後：

21.8.3 水晶発振子をご使用の場合の注意事項

14. 第2章 低消費電力状態

22 -6, 7ページ 22.1.1 スタンバイコントロールレジスタ (SBYCR)

変更前 :下表太字下線部と太枠内を削除します。

ビット	ビット名	初期値	R/W	説明
6 5 4	STS2 STS1 STS0	0 0 0	R/W R/W R/W	<p>スタンバイタイムセレクト2~0 外部割込みによってソフトウェアスタンバイモード、ウォッチモード、サブアクティブモードを解除する場合に、クロックが安定するまでMCUが待機する時間を選択します。 (通常発振版 : H8S/2268、2266、2265、2264、2262) 水晶発振の場合、表22.3を参照し、動作周波数に応じて待機時間が8ms (発振安定時間) 以上となるように選択してください。外部クロックの場合、任意の選択が可能です。 000 : 待機時間 = 8192ステート 001 : 待機時間 = 16384ステート 010 : 待機時間 = 32768ステート 011 : 待機時間 = 65536ステート 100 : 待機時間 = 131072ステート 101 : 待機時間 = 262144ステート 110 : 待機時間 = 2048ステート 111 : リザーブ</p>
6 5 4	STS2 STS1 STS0	0 0 0	R/W R/W R/W	<p>(発振安定時間短縮版 : H8S/2264R、2262R) 水晶発振、セラミック発振の場合、表22.4、表22.5を参照し、動作周波数に応じて待機時間がTBD μs(発振安定時間)以上となるように選択してください。外部クロックは使用できません。 000 : 待機時間 = 8192ステート 001 : 待機時間 = 16384ステート 010 : 待機時間 = 256ステート 011 : 待機時間 = 512ステート 100 : 待機時間 = 1024ステート 101 : 待機時間 = 4096ステート 110 : 待機時間 = 2048ステート 111 : 待機時間 = リザーブ</p>
3	—	1	R/W	<p>リザーブビット ライト時は必ず 1としてください。</p>
2~0	—	すべて0	—	<p>リザーブビット リードすると常に 0が読み出されます。ライトは無効です。</p>

変更後：

ビット	ビット名	初期値	R/W	説 明
6 5 4	STS2 STS1 STS0	0 0 0	R/W R/W R/W	<p>スタンバイタイムセレクト2~0 外部割込みによってソフトウェアスタンバイモード、ウォッチモード、サブアクティブモードを解除する場合に、クロックが安定するまでMCUが待機する時間を選択します。</p> <p>水晶発振の場合、表22.3を参照し、動作周波数に応じて待機時間が8ms（発振安定時間）以上となるように選択してください。外部クロックの場合、任意の選択が可能です。</p> <p>000：待機時間 = 8192ステート 001：待機時間 = 16384ステート 010：待機時間 = 32768ステート 011：待機時間 = 65536ステート 100：待機時間 = 131072ステート 101：待機時間 = 262144ステート 110：待機時間 = 2048ステート 111：リザーブ</p>
3	—	1	R/W	<p>リザーブビット ライト時は必ず 1としてください。</p>
2~0	—	すべて0	—	<p>リザーブビット リードすると常に 0が読み出されます。ライトは無効です。</p>

22 - 11ページ 22.4.3 ソフトウェアスタンバイモード解除後の発振安定時間の設定

変更前 :下記、下線部を削除します。

22.4.3 ソフトウェアスタンバイモード解除後の発振安定時間の設定

SBYCRのSTS2 ~ STS0ビットの設定は、以下のよう to してください。

(1) 通常発振版 (H8S/2268、2266、2265、2264、2262)

・水晶発振の場合

待機時間が8ms(発振安定時間)以上となるようにSTS2 ~ STS0ビットを設定してください。

表22.3に、動作周波数とSTS2 ~ STS0ビットの設定に対する待機時間を示します。

外部クロックの場合

任意の値を設定可能です。通常の場合は最小時間の使用を推奨します。

表22.3 発振安定時間の設定 (通常発振版)

(表22.3略)

変更後 :

22.4.3 ソフトウェアスタンバイモード解除後の発振安定時間の設定

SBYCRのSTS2 ~ STS0ビットの設定は、以下のよう to してください。

・水晶発振の場合

待機時間が8ms(発振安定時間)以上となるようにSTS2 ~ STS0ビットを設定してください。

表22.3に、動作周波数とSTS2 ~ STS0ビットの設定に対する待機時間を示します。

外部クロックの場合

任意の値を設定可能です。通常の場合は最小時間の使用を推奨します。

表22.3 発振安定時間の設定

(表22.3略)

22 - 12ページ 22.4.3 ソフトウェアスタンバイモード解除後の発振安定時間の設定

変更内容 :

22-12ページ Q) 発振安定時間短縮版 (H8S/2264R、2262R) の項を全削除します。

15. 第23章 パワーオンリセット回路

23 - 1 ページ ~

第23章 全て削除。

16. 第25章 レジスタ一覧

25 - 2 ページ 25.1 レジスタアドレス一覧 (アドレス順)
(太字部削除)

変更前 :

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
モジュールストップコントロールレジスタD	MSTPCRD	8	H'FC60	SYSTEM	8	4
システムクロックコントロールレジスタ ² *5	SCKCR2	8	H'FC61	SYSTEM	8	4
DTMF コントロールレジスタ ⁴	DTCR	8	H'FC68	DTMF	8	4

変更後 :

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
モジュールストップコントロールレジスタD	MSTPCRD	8	H'FC60	SYSTEM	8	4
DTMF コントロールレジスタ ⁴	DTCR	8	H'FC68	DTMF	8	4

25 - 5 ページ 25.1 レジスタアドレス一覧 (アドレス順)
(太字部変更)

変更前 :

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
RAM エミュレーションレジスタ	RAMER	8	H'FEDB	FLASH	8	2

変更後 :

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
RAM エミュレーションレジスタ ⁴	RAMER	8	H'FEDB	FLASH	8	2

25 - 7 ページ 25.1 レジスタアドレス一覧 (アドレス順)
(太字部変更)

変更前 :

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
フラッシュメモリコントロールレジスタ1	FLMCR1	8	H'FFA8	FLASH	8	2
フラッシュメモリコントロールレジスタ2	FLMCR2	8	H'FFA9	FLASH	8	2
消去ブロック指定レジスタ1	EBR1	8	H'FFAA	FLASH	8	2
消去ブロック指定レジスタ2	EBR2	8	H'FFAB	FLASH	8	2
フラッシュメモリパワーコントロール レジスタ	FLPWCR	8	H'FFAC	FLASH	8	2

変更後 :

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
フラッシュメモリコントロールレジスタ1 ^{*4}	FLMCR1	8	H'FFA8	FLASH	8	2
フラッシュメモリコントロールレジスタ2 ^{*4}	FLMCR2	8	H'FFA9	FLASH	8	2
消去ブロック指定レジスタ1 ^{*4}	EBR1	8	H'FFAA	FLASH	8	2
消去ブロック指定レジスタ2 ^{*4}	EBR2	8	H'FFAB	FLASH	8	2
フラッシュメモリパワーコントロール レジスタ ⁴	FLPWCR	8	H'FFAC	FLASH	8	2

25 - 8 ページ 25.1 レジスタアドレス一覧 (アドレス順)
(太字下線部削除)

変更前 :

- 【注】** *1 アドレスの下位16 ビットを示しています。
 *2 内蔵RAM 上に配置されています。DTC がレジスタ情報としてアクセスするとき32 ビットバス、その他のとき16 ビットバスです。
 *3 SCI_0、SCI_1 の一部のレジスタとIC_0、IIC_1 の一部のレジスタは同じアドレスに割り当てられています。それぞれのレジスタの選択はシリアルコントロールレジスタX(SCRX)のIICE ビットで行います。
 *4 H8S/2268 シリーズのみサポートします。
 *5 H8S/2264 シリーズのみサポートします。

変更後 :

- 【注】** *1 アドレスの下位16 ビットを示しています。
 *2 内蔵RAM 上に配置されています。DTC がレジスタ情報としてアクセスするとき32 ビットバス、その他のとき16 ビットバスです。
 *3 SCI_0、SCI_1 の一部のレジスタとIC_0、IIC_1 の一部のレジスタは同じアドレスに割り当てられています。それぞれのレジスタの選択はシリアルコントロールレジスタX(SCRX)のIICE ビットで行います。
 *4 H8S/2268 シリーズのみサポートします。

25 - 9 ページ 25.2 レジスタビット一覧
(太字部変更)

変更前 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
LPCR	DTS1	DTS0	CMX	-	SGS3	SGS2	SGS1	SGS0	LCD
LCR	-	PSW	ACT	DISP	CKS3	CKS2	CKS1	CKS0	
LCR2	LCDAB	-	HCKS ^{*4}	SUPS ^{*4}	CDS3	CDS2	CDS1	CDS0	
LCD RAM	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
MSTPCRD	MSTPD7	MSTPD6	MSTPD5	MSTPD4	MSTPD3	MSTPD2	MSTPD1	MSTPD0	SYSTEM
SCCKR2 ^{*2}	PHOE	RXD1S	SUBCKS1	SUBCKS0	PHCK3	PHCK2	PHCK1	PHCK0	
PHDDR	-	-	PH5DDR ^{*3}	PH4DDR ^{*3}	PH3DDR	PH2DDR	PH1DDR	PH0DDR	PORT

変更後 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
LPCR	DTS1	DTS0	CMX	-	SGS3	SGS2	SGS1	SGS0	LCD
LCR	-	PSW	ACT	DISP	CKS3	CKS2	CKS1	CKS0	
LCR2	LCDAB	-	HCKS ^{*2}	SUPS ^{*2}	CDS3	CDS2	CDS1	CDS0	
LCD RAM	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0	
MSTPCRD	MSTPD7	MSTPD6	MSTPD5	MSTPD4	MSTPD3	MSTPD2	MSTPD1	MSTPD0	SYSTEM
PHDDR	-	-	-	-	PH3DDR	PH2DDR	PH1DDR	PH0DDR	PORT

25 - 10 ページ 25.2 レジスタビット一覧
(太字部変更)

変更前 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
PHDR	-	-	PH5DR ^{*3}	PH4DR ^{*3}	PH3DR	PH2DR	PH1DR	PH0DR	PORT
PORTH	PH7	-	PH5 ^{*3}	PH4 ^{*3}	PH3	PH2	PH1	PH0	
SCRX	-	IICX1 ^{*4}	IICX0	IICE	FLSHE	-	-	-	IIC、FLASH

変更後 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
PHDR	-	-	-	-	PH3DR	PH2DR	PH1DR	PH0DR	PORT
PORTH	PH7	-	-	-	PH3	PH2	PH1	PH0	
SCRX	-	IICX1 ^{*2}	IICX0	IICE	FLSHE ^{*1}	-	-	-	IIC、FLASH

25 - 11 ページ 25.2 レジスタビット一覧
(太字部変更)

変更前 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
ISCRH	-	-	-	-	IRQ5SCB ^{*4}	IRQ5SCA ^{*4}	IRQ4SCB	IRQ4SCA	INT
ISCR L	IRQ3SCB	IRQ3SCA	-	-	IRQ1SCB	IRQ1SCA	IRQ0SCB	IRQ0SCA	
IER	-	-	IRQ5E ^{*4}	IRQ4E	IRQ3E	-	IRQ1E	IRQ0E	
ISR	-	-	IRQ5F ^{*4}	IRQ4F	IRQ3F	-	IRQ1F	IRQ0F	

変更後 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
ISCRH	-	-	-	-	IRQ5SCB ^{*2}	IRQ5SCA ^{*2}	IRQ4SCB	IRQ4SCA	INT
ISCR L	IRQ3SCB	IRQ3SCA	-	-	IRQ1SCB	IRQ1SCA	IRQ0SCB	IRQ0SCA	
IER	-	-	IRQ5E ^{*2}	IRQ4E	IRQ3E	-	IRQ1E	IRQ0E	
ISR	-	-	IRQ5F ^{*2}	IRQ4F	IRQ3F	-	IRQ1F	IRQ0F	

25 - 12 ページ 25.2 レジスタビット一覧
(太字部変更)

変更前 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TSTR	-	-	-	-	-	CST2	CST1	CST0 ^{*4}	TPU
TSYR	-	-	-	-	-	SYNC2	SYNC1	SYNC0 ^{*4}	

変更後 :

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TSTR	-	-	-	-	-	CST2	CST1	CST0 ^{*2}	TPU
TSYR	-	-	-	-	-	SYNC2	SYNC1	SYNC0 ^{*2}	

25 - 12 ページ 25.2 レジスタビット一覧
(太字部変更)

変更前:

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
RAMER	-	-	-	-	RAMS	RAM2*4	RAM1	RAM0	FLASH

変更後:

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
RAMER*1	-	-	-	-	RAMS	RAM2	RAM1	RAM0	FLASH

25 - 13 ページ 25.2 レジスタビット一覧
(太字部変更)

変更前:

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TIER_1	TTGE	-	TCIEU*4	TCIEV	-	-	TGIEB	TGIEA	TPU_1
TSR_1	TCFD*4	-	TCFU*4	TCFV	-	-	TGFB	TGFA	
TIER_2	TTGE	-	TCIEU*4	TCIEV	-	-	TGIEB	TGIEA	TPU_2
TSR_2	TCFD*4	-	TCFU*4	TCFV	-	-	TGFB	TGFA	

変更後:

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TIER_1	TTGE	-	TCIEU*2	TCIEV	-	-	TGIEB	TGIEA	TPU_1
TSR_1	TCFD*2	-	TCFU*2	TCFV	-	-	TGFB	TGFA	
TIER_2	TTGE	-	TCIEU*2	TCIEV	-	-	TGIEB	TGIEA	TPU_2
TSR_2	TCFD*2	-	TCFU*2	TCFV	-	-	TGFB	TGFA	

25 - 15 ページ 25.2 レジスタビット一覧
(太字部変更)

変更前:

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
FLMCR1	FWE	SWE1	ESU1	PSU1	EV1	PV1	E1	P1	FLASH
FLMCR2	FLER	-	-	-	-	-	-	-	
EBR1	EB7	EB6	EB5	EB4	EB3	EB2	EB1	EB0	
EBR2	-	-	-	-	EB11*4	EB10*4	EB9	EB8	
FLPWCR	PDWND	-	-	-	-	-	-	-	

変更後:

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
FLMCR1*1	FWE	SWE1	ESU1	PSU1	EV1	PV1	E1	P1	FLASH
FLMCR2*1	FLER	-	-	-	-	-	-	-	
EBR1*1	EB7	EB6	EB5	EB4	EB3	EB2	EB1	EB0	
EBR2*1	-	-	-	-	EB11	EB10	EB9	EB8	
FLPWCR*1	PDWND	-	-	-	-	-	-	-	

25 - 15 ページ 25.2 レジスタビット一覧
(太字下線部変更)

変更前 :

- 【注】 *1 H8S/2268 シリーズのみサポートします。
~~*2 H8S/2264 シリーズのみサポートします。~~
~~*3 H8S/2268 シリーズではリザーブビットです。~~
 *4 H8S/2264 シリーズではリザーブビットです。

変更後 :

- 【注】 *1 H8S/2268 シリーズのみサポートします。
 *2 H8S/2264 シリーズではリザーブビットです。

25 - 16 ページ 25.3 各動作モードにおけるレジスタの状態
(太字部削除)

変更前 :

レジスタ 略称	リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
MSTPCRD	初期化	-	-	-	-	-	-	-	-	初期化	SYSTEM
SCKCR2 ^{*2}	初期化	-	-	-	-	-	-	-	-	初期化	

変更後 :

レジスタ 略称	リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
MSTPCRD	初期化	-	-	-	-	-	-	-	-	初期化	SYSTEM

25 - 19 ページ 25.3 各動作モードにおけるレジスタの状態
(太字部変更)

変更前 :

レジスタ 略称	リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
RAMER	初期化	-	-	-	-	-	-	-	-	初期化	FLASH

変更後 :

レジスタ 略称	リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
RAMER ^{*1}	初期化	-	-	-	-	-	-	-	-	初期化	FLASH

25 - 21 ページ 25.3 各動作モードにおけるレジスタの状態
(太字部変更、太字下線部削除)

変更前：

レジスタ 略称	リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ アクティブ	サブ スリープ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
FLMCR1	初期化	-	-	-	-	-	-	-	初期化	初期化	FLASH
FLMCR2	初期化	-	-	-	-	-	-	-	初期化	初期化	
EBR1	初期化	-	-	-	-	-	-	-	初期化	初期化	
EBR2	初期化	-	-	-	-	-	-	-	初期化	初期化	
FLPWCR	初期化	-	-	-	-	-	-	-	初期化	初期化	

【注】- は初期化されません。

*1 H8S/2268 シリーズのみサポートします。

*2 H8S/2264 シリーズのみサポートします。

変更後：

レジスタ 略称	リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ アクティブ	サブ スリープ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
FLMCR1 ^{*1}	初期化	-	-	-	-	-	-	-	初期化	初期化	FLASH
FLMCR2 ^{*1}	初期化	-	-	-	-	-	-	-	初期化	初期化	
EBR1 ^{*1}	初期化	-	-	-	-	-	-	-	初期化	初期化	
EBR2 ^{*1}	初期化	-	-	-	-	-	-	-	初期化	初期化	
FLPWCR ^{*1}	初期化	-	-	-	-	-	-	-	初期化	初期化	

【注】- は初期化されません。

*1 H8S/2268 シリーズのみサポートします。

17. 第26章 電気的特性

26 - 21ページ 表26.14 絶対最大定格 変更
(【注】削除)

項目	記号	定格値	単位
電源電圧	V_{CC}	-0.3 ~ +7.0	V
	CV_{CC}	-0.3 ~ +4.3	V
入力電圧(ポート4、9以外)	V_{in}	-0.3 ~ $V_{CC}+0.3$	V
入力電圧(ポート4、9)	V_{in}	-0.3 ~ $AV_{CC}+0.3$	V
リファレンス電源電圧	V_{ref}	-0.3 ~ $AV_{CC}+0.3$	V
アナログ電源電圧	AV_{CC}	-0.3 ~ +7.0	V
アナログ入力電圧	V_{AN}	-0.3 ~ $AV_{CC}+0.3$	V
動作温度	T_{opr}	通常仕様品 :-20 ~ +75 [*]	
		広温度範囲仕様品 :-40 ~ +85 [*]	
保存温度	T_{stg}	-55 ~ +125	

【使用上の注意】

絶対最大定格を超えてLSIを使用した場合、LSIの永久破壊となることがあります。

~~【注】* フラッシュメモリの書き込み/消去時の動作温度範囲は、 $T_a = -20 \sim +75$ です。~~

26 - 22ページ 表26.15 DC特性(1) 変更
 (条件A、【注】4削除、スリーステート電流(PH0 ~ PH5 PH0 ~ PH3))

~~条件 A(F-ZTAT版) $V_{CC}=3.0 \sim 5.5V$ 、 $AV_{CC}=2.7 \sim 5.5V$ 、 $V_{ref}=2.7V \sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、
 $T_a=-20 \sim +75$ (通常仕様品)、 $T_a=-40 \sim +85$ (広温度範囲仕様品)~~
 条件 B(マスクROM版) $V_{CC}=2.7 \sim 5.5V$ 、 $AV_{CC}=2.7 \sim 5.5V$ 、 $V_{ref}=2.7V \sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、
 $T_a=-20 \sim +75$ (通常仕様品)、 $T_a=-40 \sim +85$ (広温度範囲仕様品)

項目	記号	min.	typ.	max.	単位	測定条件
入力High レベル 電圧	RES、 \overline{STBY} 、NMI、 FWE、MD2、MD1	$V_{CC} \times 0.9$	-	$V_{CC}+0.3$	V	
	EXTAL ^{*4} 、ポートH、 3、7、F、H、J~L、	$V_{CC} \times 0.8$	-	$V_{CC}+0.3$	V	
	ポートH、9	$V_{CC} \times 0.8$	-	$AV_{CC}+0.3$	V	
入力Low レベル 電圧	RES、 \overline{STBY} 、FWE、 MD2、MD1	-0.3	-	$V_{CC} \times 0.1$	V	
	NMI、EXTAL ^{*4} 、 ポートH、3、4、7、9、 F、H、J~L	-0.3	-	$V_{CC} \times 0.2$	V	
スリーステ ート電流 (オフ状態)	ポートH、3、7、 ポートH、J~L、 PH0 ~ PH3	$ I_{TS} $	-	1.0	μA	$V_{in} = 0.5 \sim V_{CC} - 0.5V$

【注】^{*4} H8S/2264、H8S/2262のみサポートします。H8S/2264R、H8S/2262Rは外部クロック入力できません。

26 - 23ページ 表26.15 DC特性(2) 変更
 (条件C、**【注】**4削除、スリーステート電流(PH0 ~ PH5 PH0 ~ PH3))

~~条件 C(F-ZTAT版) $V_{CC}=4.0 \sim 5.5V$ 、 $AV_{CC}=4.0 \sim 5.5V$ 、 $V_{ref}=4.0V \sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、 $T_a=-20 \sim +75$ (通常仕様品)、 $T_a=-40 \sim +85$ (広温度範囲仕様品)~~
 条件 D(マスクROM版) $V_{CC}=4.0 \sim 5.5V$ 、 $AV_{CC}=4.0 \sim 5.5V$ 、 $V_{ref}=4.0V \sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、 $T_a=-20 \sim +75$ (通常仕様品)、 $T_a=-40 \sim +85$ (広温度範囲仕様品)

項目	記号	min.	typ.	max.	単位	測定条件
入力High レベル 電圧	RES、 \overline{STBY} 、NMI、 FWE、MD2、MD1	$V_{CC} \times 0.9$	-	$V_{CC}+0.3$	V	
	EXTAL ^{*4} 、ポーH、 3、7、F、H、J~L、	$V_{CC} \times 0.8$	-	$V_{CC}+0.3$	V	
	ポーH、9	$V_{CC} \times 0.8$	-	$AV_{CC}+0.3$	V	
入力Low レベル 電圧	RES、 \overline{STBY} 、FWE、 MD2、MD1	-0.3	-	$V_{CC} \times 0.1$	V	
	NMI、EXTAL ^{*4} 、 ポーH、3、4、7、9、 F、H、J~L	-0.3	-	$V_{CC} \times 0.2$	V	
スリーステ ート電流 (オフ状態)	ポーH、3、7、 ポーH、J~L、 PH0 ~ PH3	I_{TSI}	-	1.0	μA	$V_{in} = 0.5 \sim V_{CC} - 0.5V$

【注】 ~~*4 H8S/2264、H8S/2262のみサポートします。H8S/2264R、H8S/2262Rは外部クロック入力できません。~~

26 - 24ページ 表26.15 DC特性(3) 削除

26 - 26ページ 表26.15 DC特性(4) 変更

(RES端子プルアップ抵抗、パワーオンリセットスタート電圧、ウォッチモード測定条件:32.768kHz水晶発振子使用時 $V_{CC}=3.0V$ (LCD未使用、WDT_1動作)WDT_1オーバフロー周期2min選択時(参考値))、注5 削除)

変更後：

項目	記号	min.	typ.	max.	単位	測定条件	
RES端子プルアップ抵抗	R_{RES}	100	150	-	k	$V_{CC}=5.0V$ パワーオンリセット回路有効時	
パワーオンリセットスタート電圧	V_{por}	-	-	100	mV	パワーオンリセット回路有効時	
消費電流	ウォッチモード時	I_{CC}^{*4}	-	2.5	8	μA	$T_a = 50$ 、 32.768kHz水晶発振子使用時 $V_{CC}=3.0V$ 、(LCD未使用、WDT_1動作)
			-	-	10	μA	$50 < T_a$ 、 32.768kHz水晶発振子使用時 $V_{CC}=3.0V$ 、(LCD未使用、WDT_1動作)
			-	2.0	-	μA	32.768kHz水晶発振子使用時 $V_{CC}=3.0V$ (LCD未使用、WDT_1動作)WDT_1オーバフロー周期2min選択時(参考値)

注 1 (中略)

~~5 電源電圧 V_{CC} は $V_{por}=100\text{ mV}$ 以下まで必ず立ち下げ、RES端子の電荷が十分に抜けてから立ち上げて下さい。
RES端子の電荷を引き抜くためにはダイオードを V_{CC} 側に付けることを推奨します。 V_{por} を超えたところから電源電圧 V_{CC} が立ち上がった場合、パワーオンリセットが働かない可能性があります。~~

26 - 27ページ 表26.15 DC特性(5) 削除

26 - 28ページ 表26.15 DC特性(6) 変更

(RES端子プルアップ抵抗、パワーオンリセットスタート電圧、ウォッチモード測定条件:32.768kHz水晶発振子使用時 $V_{CC}=5.0V$ (LCD未使用、WDT_1動作)WDT_1オーバフロー周期2min選択時(参考値))、注5 削除)

変更後：

項目	記号	min.	typ.	max.	単位	測定条件
RES端子プルアップ抵抗	R_{RES}	100	150	-	k	$V_{CC}=5.0V$ パワーオンリセット回路有効時
パワーオンリセットスタート電圧	V_{por}	-	-	100	mV	パワーオンリセット回路有効時
消費電流	ウォッチモード時	I_{CC}^{*4}	-	3	μA	$T_a = 50$ 、 32.768kHz水晶発振子使用時 $V_{CC}=5.0V$ 、(LCD未使用、WDT_1動作)
			-	-	μA	$50 < T_a$ 、 32.768kHz水晶発振子使用時 $V_{CC}=5.0V$ 、(LCD未使用、WDT_1動作)
			-	2.5	μA	32.768kHz水晶発振子使用時 $V_{CC}=5.0V$ (LCD未使用、WDT_1動作)WDT_1オーバフロー周期2min選択時(参考値)

注 1 (中略)

~~5 電源電圧 V_{cc} は $V_{por}=100$ mV以下まで必ず立ち下げ、RES端子の電荷が十分に抜けてから立ち上げて下さい。
RES端子の電荷を引き抜くためにはダイオードを V_{cc} 側に付けることを推奨します。 V_{por} を超えたところから電源電圧 V_{cc} が立ち上がった場合、パワーオンリセットが働かない可能性があります。~~

26 - 30ページ 表26.16 出力許容電流」条件A、C削除

26 - 30ページ 表26.17 バス駆動特性(1)」条件A削除

26 - 31ページ 表26.17 バス駆動特性(2)」条件C削除

下記、条件A(F-ZTAT版)および条件C(F-ZTAT版)を削除。

条件 A(F-ZTAT版) : $V_{CC}=3.0 \sim 5.5V$ 、 $AV_{CC}=2.7 \sim 5.5V$ 、 $V_{ref}=2.7V \sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、
 $T_a=-20 \sim +75$ (通常仕様品)、 $T_a=-40 \sim +85$ (広温度範囲仕様品)

条件 C(F-ZTAT版) : $V_{CC}=4.0 \sim 5.5V$ 、 $AV_{CC}=4.0 \sim 5.5V$ 、 $V_{ref}=4.0V \sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、
 $T_a=-20 \sim +75$ (通常仕様品)、 $T_a=-40 \sim +85$ (広温度範囲仕様品)

26 - 32ページ 表26.18 クロックタイミング」変更

条件A(F-ZTAT版) ₁、条件C(F-ZTAT版) ₁、出力クロックハイレベル幅 ₁、出力クロックローレベル幅 ₁、出力クロック立ち上り時間 ₁、出力クロック立ち下り時間 ₁、リセット・ソフトウェアスタンバイ発振安定時間 ₁、測定条件枠内 H8S/2264、H8S/2262 ₁、【注】を削除。

変更後：

~~条件 A(F-ZTAT版) : V_{CC}=3.0 ~ 5.5V、AV_{CC}=2.7 ~ 5.5V、V_{ref}=2.7V ~ AV_{CC}、V_{SS}=AV_{SS}=0V、
=32.768kHz、2 ~ 13.5MHz、T_a=-20 ~ +75 (通常仕様品)、T_a=-40 ~ +85 (広温度範囲仕様品)~~

条件 B(マスクROM版) : V_{CC}=2.7 ~ 5.5V、AV_{CC}=2.7 ~ 5.5V、V_{ref}=2.7V ~ AV_{CC}、V_{SS}=AV_{SS}=0V、
=32.768kHz、2 ~ 13.5MHz、T_a=-20 ~ +75 (通常仕様品)、T_a=-40 ~ +85 (広温度範囲仕様品)

~~条件 C(F-ZTAT版) : V_{CC}=4.0 ~ 5.5V、AV_{CC}=4.0 ~ 5.5V、V_{ref}=4.0V ~ AV_{CC}、V_{SS}=AV_{SS}=0V、
=32.768kHz、10 ~ 20.5MHz、T_a=-20 ~ +75 (通常仕様品)、T_a=-40 ~ +85 (広温度範囲仕様品)~~

条件 D(マスクROM版) : V_{CC}=4.0 ~ 5.5V、AV_{CC}=4.0 ~ 5.5V、V_{ref}=4.0V ~ AV_{CC}、V_{SS}=AV_{SS}=0V、
=32.768kHz、10 ~ 20.5MHz、T_a=-20 ~ +75 (通常仕様品)、T_a=-40 ~ +85 (広温度範囲仕様品)

項目	記号	条件A、B			条件C、D			単位	測定条件
		13.5MHz			20.5MHz				
		min.	typ.	max.	min.	typ.	max.		
クロックサイクル時間	t _{cyc}	74	-	500	48.8	-	100	ns	
出力クロックハイレベル幅	t _{OCH}	25	-	-	16	-	-	ns	図26.4
出力クロックローレベル幅	t _{OCL}	25	-	-	16	-	-	ns	
出力クロック立ち上り時間	t _{Ocr}	-	-	10	-	-	8	ns	
出力クロック立ち下り時間	t _{Ocf}	-	-	10	-	-	8	ns	
リセット発振安定時間(水晶)	t _{OSC1}	20	-	-	10	-	-	ms	図26.5
ソフトウェアスタンバイ発振安定時間(水晶)	t _{OSC2}	8	-	-	8	-	-	ms	図22.3
リセット・ソフトウェアスタンバイ発振安定時間(セラミック)	t _{OSC1}	-	TBD	TBD	-	TBD	TBD	μs	図26.5 H8S/2264R、 H8S/2262R
リセット・ソフトウェアスタンバイ発振安定時間(水晶)	t _{OSC1}	-	TBD (=2 ~ 4MHz)	TBD (=2 ~ 4MHz)	-	TBD	TBD	μs	
外部クロック安定時間 [±]	t _{DEXT}	500	-	-	500	-	-	μs	図26.5
サブクロック発振安定時間	t _{OSC3}	-	-	2	-	-	2	s	
サブクロック発振器発振周波数	f _{SUB}	-	32.768	-	-	32.768	-	kHz	
サブクロック(_{SUB})サイクル時間	t _{SUB}	-	30.5	-	-	30.5	-	μs	

~~【注】 H8S/2264、H8S/2262のみサポートします。H8S/2264R、H8S/2262Rでは、外部クロック入力できません。~~

26 - 33ページ 表26.19 制御信号タイミング」
 26 - 34ページ 表26.20 内蔵周辺タイミング」
 26 - 35ページ 表26.22 A/D変換特性」
 26 - 36ページ 表26.23 LCD特性」

下記、条件A(F-ZTAT版)および条件C(F-ZTAT版)を削除。

条件 A (F-ZTAT 版) : $V_{CC}=3.0\sim 5.5V$ 、 $AV_{CC}=2.7\sim 5.5V$ 、 $V_{ref}=2.7V\sim AV_{CC}$ 、
 $V_{SS}=AV_{SS}=0V$ 、 $f_{clk}=32.768kHz$ 、 $2\sim 13.5MHz$ 、
 $T_a=-20\sim +75$ (通常仕様品)、 $T_a=-40\sim +85$ (広温度範囲仕様品)

条件 C (F-ZTAT 版) : $V_{CC}=4.0\sim 5.5V$ 、 $AV_{CC}=4.0\sim 5.5V$ 、 $V_{ref}=4.0V\sim AV_{CC}$ 、
 $V_{SS}=AV_{SS}=0V$ 、 $f_{clk}=32.768kHz$ 、 $10\sim 20.5MHz$ 、
 $T_a=-20\sim +75$ (通常仕様品)、 $T_a=-40\sim +85$ (広温度範囲仕様品)

26 - 37ページ 表26.24 フラッシュメモリ特性」削除

26 - 39ページ 26.4.1クロックタイミング」
 下記を削除(含む図26.4)。

- (1) 出力クロックタイミング(H8S/2264シリーズのみサポート)
 図26.4に出力クロックタイミングを示します。



図26.4 出力クロックタイミング

26 - 42ページ 「使用上の注意」
 下記を追記。

H8S/2268シリーズF-ZTAT版(HD64F2268、HD64F2266、HD64F2265)とH8S
 シリーズマスクROM版の組合せで使用する場合、

- 1) CVCC端子とグラント間の安定化容量は約0.2 μF
- 2) $V_{CC}=AV_{CC}$

の条件で使用してください。

18. 付録

付録 - 2、3ページ A.2 H8S/2264シリーズの各処理状態におけるI/Oポートの状態
(太枠部削除、太字下線部削除)

変更前：

A.2 H8S/2264シリーズの各処理状態におけるI/Oポートの状態

ポート名 端子名	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	ウォッチモード	プログラム実行状態 スリープモード サブスリープモード
PH7	T	T	T	T	入力ポート
PH5	T	T	keep	keep	入出力ポート
PH4	T	T	[クロック出力時] H [上記以外] keep	[クロック出力時] [上記以外] keep	[クロック出力時] * [上記以外] 入出力ポート
PH3 ~ PH0	T	T	[コモン出力時] Port [上記以外] keep	[コモン出力時] COM4 ~ COM1 [上記以外] keep	[コモン出力時] COM4 ~ COM1 [上記以外] 入出力ポート

【注】 * 全モジュールストップ (MSTPCR=H'FFFFFFF) の状態でスリープモードに遷移すると、クロック出力時のI/Oポートの状態はHighレベルになります。

変更後：

A.2 H8S/2264シリーズの各処理状態におけるI/Oポートの状態

ポート名 端子名	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	ウォッチモード	プログラム実行状態 スリープモード サブスリープモード
PH7	T	T	T	T	入力ポート
PH3 ~ PH0	T	T	[コモン出力時] Port [上記以外] keep	[コモン出力時] COM4 ~ COM1 [上記以外] keep	[コモン出力時] COM4 ~ COM1 [上記以外] 入出力ポート

付録 -4 ~ 7ページ B. 型名一覧 H8S/2268シリーズ
(太字下線部削除)

変更前：

・ H8S/2268シリーズ

製品分類			製品型名	マーク型名	パッケージ (コード)	動作 電圧
H8S/2268 (<u>通常発振版</u>)	マスク ROM版	...				
H8S/2268 (<u>通常発振版</u>)	F-ZTAT	...				
H8S/2266 (<u>通常発振版</u>)	マスク ROM版	...				
H8S/2266 (<u>通常発振版</u>)	F-ZTAT	...				
H8S/2265 (<u>通常発振版</u>)	マスク ROM版	...				
H8S/2265 (<u>通常発振版</u>)	F-ZTAT	...				

変更後：

・ H8S/2268シリーズ

製品分類			製品型名	マーク型名	パッケージ (コード)	動作 電圧
H8S/2268	マスク ROM版	...				
H8S/2268	F-ZTAT	...				
H8S/2266	マスク ROM版	...				
H8S/2266	F-ZTAT	...				
H8S/2265	マスク ROM版	...				
H8S/2265	F-ZTAT	...				

付録 -8 ~ 11ページ B. 型名一覧 H8S/2264シリーズ
(太枠部削除、太字下線部削除)

変更前：

・ H8S/2264シリーズ

製品分類		製品型名	マーク型名	パッケージ (コード)	動作 電圧
H8S/2264 (<u>通常発振版</u>)	マスク ROM版	...			
	F-ZTAT	...			
H8S/2264R (発振安定 時間短縮版)	マスク ROM版	...			
	F-ZTAT	...			
H8S/2262 (<u>通常発振版</u>)	マスク ROM版	...			
H8S/2262R (発振安定 時間短縮版)	マスク ROM版	...			

変更後：

・ H8S/2264シリーズ

製品分類		製品型名	マーク型名	パッケージ (コード)	動作 電圧
H8S/2264	マスク ROM版	...			
H8S/2262	マスク ROM版	...			