

RENESAS TECHNICAL UPDATE

〒211-8668 神奈川県川崎市中原区下沼部1753
ルネサス エレクトロニクス株式会社
問合せ窓口 <http://japan.renesas.com/contact/>
E-mail: csc@renesas.com

製品分類	MPU & MCU		発行番号	TN-RX*-A104A/J		Rev.	第1版
題名	RX63Nグループ イーサネットコントローラ(ETHERC)、イーサネットコントローラ用DMAコントローラ(EDMAC)に関する誤記訂正		情報分類	技術情報			
適用製品	RX63Nグループ		対象ロット等	関連資料	RX63Nグループ、RX631グループ ユーザーズマニュアル ハードウェア編 Rev.1.80 (R01UH0041JJ0180)		
			全ロット				

RX63Nグループ、RX631グループ ユーザーズマニュアル ハードウェア編のイーサネットコントローラ(ETHERC)章、およびイーサネットコントローラ用DMAコントローラ(EDMAC)章において、誤記がありましたので、以下のとおり訂正いたします。

•Page 1183 of 2076

ETHERC ステータスレジスタ(ECSR)の説明本文を以下のとおり訂正いたします。

【訂正前】

ECSRレジスタは、ETHERC内のステータスを表示するレジスタです。

各ステータスは、割り込みによってCPUに通知することが可能です。BFR、PSRTO、LCHNG、MPD、ICDビットに“1”を書くと、対応するフラグが“0”になります。“0”を書いた場合は、フラグに影響を与えません。また、割り込みを発生するビットは、ETHERC割り込み許可レジスタ(ECSIPR)の対応するビットによって割り込みを許可または禁止することができます。

ECSRレジスタが要因で発生する割り込みは、EDMACのETHERC/EDMACステータスレジスタ(EESR)のETHERCステータスレジスタ要因ビット(ECI)に反映されます。

【訂正後】

ECSRレジスタは、ETHERCのステータスを表示するレジスタです。

BFR、PSRTO、LCHNG、MPD、ICDフラグに“1”を書くと、各フラグが“0”になります。“0”を書いた場合は、フラグに影響を与えません。

ECSRレジスタのいずれかのフラグが“1”になったとき、ETHERC割り込み許可レジスタ(ECSIPR)の対応するビットが“1”(割り込み通知許可)であると、EDMACのETHERC/EDMACステータスレジスタ(EESR)のECIフラグが“1”になります。

• Page 1184 of 2076

ETHERC割り込み許可レジスタ (ECSIPR)の説明本文を以下のとおり訂正いたします。

【訂正前】

 ECSIPRレジスタは、ECSRレジスタによって報告される割り込み要因の許可を指示するレジスタです。各ビットは、ECSRのビットに対応する割り込みを許可することができます。

【訂正後】

 ECSIPRレジスタは、ECSRレジスタに表示されるステータスをEDMACに通知するかどうかを選択するレジスタです。各ビットは、ECSRレジスタの同番号のフラグに対応します。

• Page 1219 of 2076

ETHERC/EDMACステータスレジスタ (EESR)の説明本文を以下のとおり訂正いたします。

【訂正前】

 EESRレジスタは、ETHERCとEDMACを合わせた通信ステータスを表示するレジスタです。

 EESRレジスタは、割り込み要因として報告されます。各ビットは“1”を書くことで“0”になります(ただし、ECIビットは読み出し専用で“1”を書いても“0”になりません)。“0”を書いても各ビットの状態には影響しません。各割り込み要因はETHERC/EDMACステータス割り込み許可レジスタ (EESIPR)の当該ビットによって禁止することが可能です。

【訂正後】

 EESRレジスタは、ETHERCとEDMACを合わせた通信ステータスを表示するレジスタです。

 EESRレジスタの各フラグは、EDMACからの割り込み要求信号 (EINT)として出力することができます。ECIフラグを除く各フラグは“1”を書くことで“0”になります。“0”を書いても各フラグの値には影響しません。各割り込み要求はETHERC/EDMACステータス割り込み許可レジスタ (EESIPR)の対応するビットによって許可することが可能です。

•Page 1223 of 2076

送受信ステータスコピー指示レジスタ (TRSCER) の b11~b8、b3~b0 を以下のとおり予約ビットに変更いたします。また、機能欄の「RD0.RFS」を「RD0.RFE」に訂正いたします。

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	—	RMAF CE	—	—	RRF CE	—	—	—	—
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b4	RRFCE	RRF フラグコピー指示ビット	0: EESR.RRF フラグのステータスを受信ディスクリプタの RD0.RFE ビットに反映する 1: EESR.RRF フラグのステータスは受信ディスクリプタの RD0.RFE ビットに反映しない	R/W
b6-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b7	RMAFCE	RMAF フラグコピー指示ビット	0: EESR.RMAF フラグのステータスを受信ディスクリプタの RD0.RFE ビットに反映する 1: EESR.RMAF フラグのステータスは受信ディスクリプタの RD0.RFE ビットに反映しない	R/W
b31-b8	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

•Page 1224 of 2076

送受信ステータスコピー指示レジスタ (TRSCER) の説明本文を以下のとおり訂正いたします。

【訂正前】

TRSCER レジスタは、ETHERC/EDMAC ステータスレジスタ (EESR) の各ビットで報告される送信、および受信ステータス情報を当該ディスクリプタの TFS25~TFS0 および RFS26~RFS0 に反映するか否かを指示するレジスタです。

TRSCER レジスタの各ビットは EESR レジスタのビット 11~ビット 0 に対応し、各ビットを“0”にすると、送信ステータス (EESR レジスタのビット 11~ビット 8) は送信ディスクリプタの TFS3~TFS0 ビットに、また受信ステータス (EESR のビット 7~ビット 0) は受信ディスクリプタの RFS7~RFS0 ビットに反映されます。“1”にすると、該当する要因が発生してもディスクリプタに反映されません。LSI のリセット後は、各ビットは“0”になっています。

【訂正後】

TRSCER レジスタは、ETHERC/EDMAC ステータスレジスタ (EESR) の各ビットに表示される受信ステータスを、受信ディスクリプタの RFE ビットにサマリとして反映するか否かを指示するレジスタです。

TRSCER レジスタの各ビットは EESR レジスタの同番号のビットに対応しています。

ビットの値を“0”にすると、対応する受信ステータス (EESR のビット 7 またはビット 4) が受信ディスクリプタの RFE ビットに反映されます。“1”にすると、受信ステータスは RFE ビットに反映されません。

MCU のリセット後は、各ビットの値は“0”になっています。

•Page 1224 of 2076

ミスドフレームカウンタレジスタ(RMFCR)の説明本文を以下のとおり訂正、補足いたします。

【訂正前】

RMFCRレジスタは、受信時に受信バッファに収容しきれずに廃棄されたフレーム数を示すカウンタです。受信FIFOがオーバーフローすると、このFIFO内にある受信フレームは廃棄されます。このときに廃棄するフレームの数をカウントアップします。RMFCRレジスタの値がFFFFhになるとカウントアップを停止します。カウンタの値は、RMFCRレジスタへの書き込み動作で“0”になります。

【訂正後】

RMFCRレジスタは、受信時に受信FIFOに収容しきれずに破棄されたフレームの数を示すカウンタです。受信FIFOがオーバーフローすると、受信FIFOはデータの受け入れを中断し、これ以降のフレームを破棄します。このとき同時にRMFCRレジスタの値をインクリメントします。RMFCRレジスタの値がFFFFhになるとカウントアップを停止します。RMFCRレジスタに任意の値を書くと、カウンタの値は“0”になります。

途中までしか受信できなかったフレームについては、受信FIFO内のデータが受信バッファに転送された後、受信ディスクリプタ0(RD0)のRACTビットが“0”(ディスクリプタ無効)に、RFS9ビットが“1”(受信FIFOオーバーフロー)に、またEESR.RFOFフラグが“1”(オーバーフロー検出)になります。

•Page 1225 of 2076

送信FIFOしきい値指定レジスタ(TFTR)の注2を以下のとおり削除いたします。

【訂正前】

ビット	シンボル	ビット名	機能	R/W
b10-b0	TFT[10:0]	送信FIFOしきい値	(省略)	R/W
b31-b11	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. 1フレーム分のデータ書き込みが完了する以前に送信を開始する場合には、アンダフローの発生に注意が必要です。

注2. 送受信FIFO容量よりもTFTRレジスタの設定値が大きいときの動作は保証しません。

注3. 送信アンダフローの発生を防ぐため、初期値(ストア&フォワードモード)での設定を推奨します。

【訂正後】

ビット	シンボル	ビット名	機能	R/W
b10-b0	TFT[10:0]	送信FIFOしきい値ビット	(省略)	R/W
b31-b11	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注1. 1フレーム分のデータ書き込みが完了する以前に送信を開始する場合には、アンダフローの発生に注意が必要です。

注2. 送信アンダフローの発生を防ぐため、初期値(ストア&フォワードモード)でのご使用を推奨します。

•Page 1225 of 2076

TFT[10:0]ビットに関する以下の記述を削除いたします。

TFT[10:0]ビット(送信FIFOしきい値ビット)

送信FIFOのしきい値は、必ずFIFO容量指定レジスタ(FDR)で指定したFIFO容量値より小さい値に設定してください。

• Page 1226 of 2076

FIFO容量指定レジスタ(FDR)の記述を以下のとおり訂正いたします。

【訂正前】

ビット	シンボル	ビット名	機能	R/W
b4-b0	RFD[4:0]	受信FIFO容量ビット	00000: 256バイト 00001: 512バイト 00010: 768バイト 00011: 1024バイト 00100: 1280バイト 00101: 1536バイト 00110: 1792バイト 00111: 2048バイト 上記以外: 設定しないでください	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b12-b8	TFD[4:0]	送信FIFO容量	00000: 256バイト 00001: 512バイト 00010: 768バイト 00011: 1024バイト 00100: 1280バイト 00101: 1536バイト 00110: 1792バイト 00111: 2048バイト 上記以外: 設定しないでください	R/W
b31-b13	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

注. 送受信FIFO容量よりもFDRレジスタの設定値が大きいときの動作は保証しません。

【訂正後】

ビット	シンボル	ビット名	機能	R/W
b4-b0	RFD[4:0]	受信FIFO容量ビット	00111: 1968バイト 上記以外: 設定しないでください	R/W
b7-b5	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b12-b8	TFD[4:0]	送信FIFO容量 ビット	00111: 2048バイト 上記以外: 設定しないでください	R/W
b31-b13	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

• Page 1230 of 2076

フロー制御開始FIFOしきい値設定レジスタ(FCFTR)のb2~b0の機能欄を以下のとおり訂正いたします。

【訂正前】

ビット	シンボル	ビット名	機能	R/W
b2-b0	RFDO[2:0]	受信FIFOオーバフロー BSY 送出しきい値ビット	b2 b0 0 0 0: 受信FIFO内に256 – 32バイトのデータ 容量 を格納時 0 0 1: 受信FIFO内に512 – 32バイトのデータ 容量 を格納時 : 1 1 0: 受信FIFO内に1792 – 32バイトのデータ 容量 を格納時 1 1 1: 受信FIFO内に2048 – 64 バイトのデータ 容量 を格納時	R/W
b15-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b18-b16	RFFO[2:0]	受信フレーム数オーバフロー BSY 送出しきい値ビット	b18 b16 0 0 0: 受信フレームを受信FIFO内に2フレーム格納完了時 0 0 1: 受信フレームを受信FIFO内に4フレーム格納完了時 0 1 0: 受信フレームを受信FIFO内に6フレーム格納完了時 : 1 1 0: 受信フレームを受信FIFO内に14フレーム格納完了時 1 1 1: 受信フレームを受信FIFO内に16フレーム格納完了時	R/W
b31-b19	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

【訂正後】

ビット	シンボル	ビット名	機能	R/W
b2-b0	RFDO[2:0]	受信FIFOオーバフロー PAUSE 送出しきい値ビット	b2 b0 0 0 0: 受信FIFO内に 224 (256 – 32) バイトのデータを格納時 0 0 1: 受信FIFO内に 480 (512 – 32) バイトのデータを格納時 : 1 1 0: 受信FIFO内に 1760 (1792 – 32) バイトのデータを格納時 1 1 1: 受信FIFO内に 1952 (2048 – 96) バイトのデータを格納時	R/W
b15-b3	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W
b18-b16	RFFO[2:0]	受信フレーム数オーバフロー PAUSE 送出しきい値ビット	b18 b16 0 0 0: 受信FIFO内に受信フレームを2フレーム格納完了時 0 0 1: 受信FIFO内に受信フレームを4フレーム格納完了時 0 1 0: 受信FIFO内に受信フレームを6フレーム格納完了時 : 1 1 0: 受信FIFO内に受信フレームを14フレーム格納完了時 1 1 1: 受信FIFO内に受信フレームを16フレーム格納完了時	R/W
b31-b19	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

• Page 1230 of 2076

フロー制御開始FIFOしきい値設定レジスタ (FCFTR)のレジスタ説明本文を以下のとおり訂正いたします。

【訂正前】

FCFTRレジスタは、ETHERCのフロー制御の設定(自動PAUSE送信のしきい値設定)を行うレジスタです。
受信FIFOデータ容量(RFDO[2:0]ビット)、受信フレーム数(RFFO[2:0]ビット)によるしきい値を設定できます。受信FIFOデータ容量しきい値判定、および受信フレーム数しきい値判定の論理和を条件としてフロー制御を開始します。

RFDO[2:0]ビットの設定条件によってフロー制御をオンにするとき、FIFO容量設定レジスタ(FDR)で設定した受信FIFO容量値と同じ設定である場合は、(FIFOデータ容量-64)バイトでフロー制御をオンにします。たとえばFDR.RFD[4:0]="00111b"、FCFTR.RFDO[2:0]="111b"の場合は、受信FIFO内に(2048-64)バイトのデータを格納されたときフロー制御がオンになります。なお、RFDO[2:0]ビットの設定値は、FDR.RFD[4:0]ビットの設定値と同じ小さい値を設定してください。

【訂正後】

FCFTRレジスタは、ETHERCのフロー制御の設定(自動PAUSE送信のしきい値設定)を行うレジスタです。
受信FIFO内の格納データ量(RFDO[2:0]ビット)、格納フレーム数(RFFO[2:0]ビット)によるしきい値を設定できます。格納データ量しきい値判定、および格納フレーム数しきい値判定の論理和を条件としてフロー制御を開始します。

• Page 1236 of 2076

送信ディスクリプタ(TD0)のb27-b0の機能欄、およびTFEビットの説明本文を以下のとおり訂正いたします。

ビット	シンボル	ビット名	機能	R/W
b25-b0	IFS	送信フレームステータス	ディスクリプタ作成時は全ビット"0"を設定してください。ライトバックされた後の各ビットの意味は以下のとおりです。 TFS25~9: 予約 TFS8: 送信中断検出(EESR.TABTフラグに相当) TFS7~4: 予約 TFS3: キャリア未検出(EESR.CNDフラグに相当) TFS2: キャリア消失検出(EESR.DLCフラグに相当) TFS1: 送信中の遅延衝突検出(EESR.CDフラグに相当) TFS0: 送信リトライオーバー(EESR.TROフラグに相当) 各ビットが"1"になった場合、フレーム送信中に該当するエラーが発生したことを示します。いずれかのビットが"1"になると、TFEビットも"1"になります。なお、TFS3~0のいずれかが"1"になった場合、TFS8も"1"になります。	R/W
b26	TWBI	ライトバック完了後割り込み指示	0: この送信ディスクリプタのライトバックが完了しても割り込み要求は生成しない 1: この送信ディスクリプタのライトバックが完了したときに割り込み要求を生成する(TRIMD.TIM = 1、かつEESIPR.TWBIP = 1の場合)	R/W
b27	TFE	送信フレームエラー	0: フレーム送信は正常に終了 1: フレーム送信中にエラー発生(送信中断)	R/W
以下省略				

TFEビット(送信フレームエラービット)

TFEビットが"1"のとき、TFSビットのいずれかが"1"になっていることを示します。~~(TFS7-TFS0については、TRSCERによってTFEビットが"1"になるのを禁止することが可能です。ただし、TFS7-TFS0の要因がTFS8も"1"になる場合は禁止できません。)~~

• Page 1238 of 2076

受信ディスクリプタ(RD0)のb26-b0の機能欄、およびRFEビットの説明本文を以下のとおり訂正いたします。

ビット	シンボル	ビット名	機能	R/W
<u>b26-b0</u>	<u>RFS</u>	受信フレームステータス	ディスクリプタ作成時は全ビット“0”を設定してください。ライトバックされた後の各ビットの意味は以下のとおりです。 RFS26~10: 予約 RFS9: 受信FIFOオーバーフロー (EESR.RFOF フラグに相当) RFS8: 受信中断検出 (EESR.RABT フラグに相当) RFS7: マルチキャストアドレスフレーム受信 (EESR.RMAF フラグに相当) RFS6, 5: 予約 RFS4: 端数ビットフレーム受信 (EESR.RRF フラグに相当) RFS3: ロングフレーム受信エラー (EESR.RTLF フラグに相当) RFS2: ショートフレーム受信エラー (EESR.RTSF フラグに相当) RFS1: PHY-LSI受信エラー (EESR.PRE フラグに相当) RFS0: 受信フレームCRCエラー (EESR.CERF フラグに相当) 各ビットが“1”になった場合、フレーム受信中に該当するエラーが発生したことを示します。いずれかのビットが“1”になると、RFEビットも“1”になります (RFS7とRFS4はTRSCERレジスタによってRFEビットに反映させないこともできます)。なお、RFS3~0のいずれかが“1”になった場合、RFS8も“1”になります。	R/W
<u>b27</u>	<u>RFE</u>	受信フレームエラー	0: 受信フレームにエラーなし 1: 受信フレームにエラーあり	
以下省略				

RFEビット(受信フレームエラービット)

RFEビットが“1”のとき、RFS **ビット**のいずれかが“1”になっていることを示します。(RFS7、**RFS4**については、TRSCER **レジスタ**によってRFEビットに反映されないようにすることが可能です。~~ただし、RFS7-RFS0の要因によってRFS8が“1”になるのを禁止できません。~~)

以上