RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲 3-2-24 豊洲フォレシア ルネサス エレクトロニクス株式会社

問合せ窓口 http://japan.renesas.com/contact/

E-mail: csc@renesas.com

製品	品分類	MPU & MCU	発行番号	TN-RL*-A0	140A/J	Rev.	第1版
題名	誤記訂 RL78/0	正通知 324 ユーザーズマニュアル Rev.1.10	の記載変更	情報分類	技術情報		
適			対象ロット等		DI 70/00/	n _n_	
用製品	RL78/0	G24 グループ	全ロット	関連資料	RL78/G24 ユーヤ ハードウェア編 I R01UH0961JJ01	Rev.1.10	

RL78/G24 ユーザーズマニュアル ハードウェア編 Rev.1.10 (R01UH0961JJ0110) において、下記訂正がご ざいます。

今回通知する訂正内容

訂正箇所	該当ページ	内容
2.4 端子ブロック図	p.91, p.98, p.104,	誤記訂正
	p.105, p.106	
20.3.9 アナログ入力チャネル指定レジスタ(ADS)	p.1144	誤記訂正
20.3.10 アナログ入力チャネル指定レジスタn(アドバンスド)	p.1146	誤記訂正
(ADSn) $(n = 0-3)$	p.1140	
20.6.2 ソフトウェア・トリガ・ノーウエイト・モード(セレク	p.1159	誤記訂正
ト・モード、ワンショット変換モード)	p. 1159	
24.3.8 シリアル・ステータス・レジスタmn(SSRmn)(mn =	p.1289	誤記訂正
00-03, 10, 11)	p. 1209	
27.4.3 リピート・モード	p.1641	誤記訂正
29.4 割り込み処理動作	p.1681, p.1683	誤記訂正
42.2 オペレーション一覧	p.1891	誤記訂正
43.2 発振回路特性	p.1896	誤記訂正
43.3.2 電源電流特性	p.1907, p.1910	誤記訂正
44.2 発振回路特性	p.1978	誤記訂正
44.3.2 電源電流特性	p.1987, p.1990	誤記訂正
44.4 AC特性	p.1995	誤記訂正

ドキュメント改善計画

本訂正内容については、次回ユーザーズマニュアル改版時に修正を行います。

ユーザーズマニュアルの訂正一覧

	≣T⊺	 E内容と該当箇所		
No	ドキュメント No.	和文	R01UH0961JJ0110	本通知での 該当ページ
1	3.1 メモリ空間		p.108, p.109, p.114	p.3 – p.5
2	20.3.3 A/Dコンバータ・モード・レジン		p.1116, p.1120, p.1122 – p.1132	p.6 – p.18
3	20.3.4 A/Dコンバータ・モード・レジス	スタ1(ADM1)	p.1134	p.19
4	20.3.5 A/Dコンバータ・モード・レジン	スタ2(ADM2)	p.1136, p.1137	p.20, p.21
5	39.6.1 セルフ・プログラミング手順		p.1811	p.22
6	39.10.1 データ・フラッシュの概要		p.1862	p.23
7	40.3 オンチップ・デバッグのセキュリ	ティ設定	p.1865	p.24
8	2.4 端子ブロック図		p.91, p.98, p.104, p.105, p.106	p.25 – p.30
9	20.3.9 アナログ入力チャネル指定レジ	スタ(ADS)	p.1144	p.31
10	20.3.10 アナログ入力チャネル指定レジ (ADSn)(n = 0-3)		p.1146	p.32
11	20.6.2 ソフトウェア・トリガ・ノーウ ト・モード、ワンショット変換モード		p.1159	p.33
12	24.3.8 シリアル・ステータス・レジス 00-03, 10, 11)	タmn(SSRmn)(mn =	p.1289	p.34
13	27.4.3 リピート・モード		p.1641	p.35
14	29.4 割り込み処理動作		p.1681, p.1683	p.36, p.37
15	42.2 オペレーション一覧		p.1891	p.38
16	43.2 発振回路特性		p.1896	p.39
17	43.3.2 電源電流特性		p.1907, p.1910	p.40, p.41
18	44.2 発振回路特性		p.1978	p.42
19	44.3.2 電源電流特性		p.1987, p.1990	p.43, p.44
20	44.4 AC特性		p.1995	p.45

誤記訂正の該当箇所は、誤)太字下線、正)グレー・ハッチングで記載します。

発行文書履歴

RL78/G24 ユーザーズマニュアル Rev.1.10 誤記訂正通知 発行文書履歴

文書番号	発行日	記事
TN-RL*-A0135A/J	2024年4月26日	初版発行 訂正一覧の No.1 ~ No.7 の誤記訂正
TN-RL*-A0140A/J	2025年1月8日	訂正一覧の No.8 ~ No.20 の誤記訂正(本通知です。)



発行日:2025年1月8日


1. <u>3.1 メモリ空間 (p. 108, p.109, p.114)</u>

誤)

(p. 108)

RL78/G24 は、1 M バイトのアドレス空間をアクセスできます。図 3 - 1 ~図 3 - 2 にメモリ・マップを示します。

図 3 - 1 メモリ・マップ(R7F101GxE(x = 6, 7, 8, A, B, E, F, G, J, L))




- 注1. 汎用レジスタを除いたRAM領域から命令実行をすることができます。
- 注2. ブート・スワップ未使用時: 000C0H-000C3H にオプション・バイト、000C4H-000CDH にオンチップ・デバッグ・セキュリティIDを設定 ブート・スワップ使用時: 000C0H-000C3H、040C0H-040C3Hにオプション・バイト、000C4H-000CDH、040C4H-040CDHにオンチップ・デバッグ・セキュリティID設定

(略)

正)

図 3 - 1 メモリ・マップ(R7F101GxE(x = 6, 7, 8, A, B, E, F, G, J, L))

発行日:2025年1月8日




- 注1. 汎用レジスタを除いたRAM領域から命令実行をすることができます。
- 注2. ブート・スワップ未使用時(FLSECレジスタのBTFLGビットが1の状態): 000C0H-000C3H にオプション・バイト、000C4H-000CDH にオンチップ・デバッグ・セキュリティIDを設定

ブート・スワップ使用時およびFLSECレジスタのBTFLGビットが0の状態のとき: 000C0H-000C3H、040C0H-040C3Hにオプション・バイト、000C4H-000CDH、040C4H-040CDHにオンチップ・デバッグ・セキュリティID設定

(p. 109)

図 3 - 2 メモリ・マップ(R7F101GxG(x = 6, 7, 8, A, B, E, F, G, J, L))




- 注1. 汎用レジスタを除いたRAM領域から命令実行をすることができます。
- 注2. <u>ブート・スワップ未使用時</u>: 000C0H-000C3H にオプション・バイト、000C4H-000CDH にオンチップ・デバッグ・セキュリティIDを設定 ブート・スワップ使用時: 000C0H-000C3H、040C0H-040C3Hにオプション・バ

フート・スワップ使用時: 000C0H-000C3H、040C0H-040C3Hにオフション・ハイト、000C4H-000CDH、040C4H-040CDHにオンチップ・デバッグ・セキュリティID設定

(略)

発行日:2025年1月8日

図 3 - 2 メモリ・マップ(R7F101GxG(x = 6, 7, 8, A, B, E, F, G, J, L))



- 注1. 汎用レジスタを除いたRAM領域から命令実行をすることができます。
- 注2. ブート・スワップ未使用時(FLSECレジスタのBTFLGビットが1の状態): 000C0H-000C3H にオプション・バイト、000C4H-000CDH にオンチップ・デバッグ・セキュリティIDを設定

ブート・スワップ使用時およびFLSECレジスタのBTFLGビットが0の状態のとき: 000C0H-000C3H、040C0H-040C3Hにオプション・バイト、000C4H-000CDH、040C4H-040CDHにオンチップ・デバッグ・セキュリティID設定

(p.114)

(略)

(3) オプション・バイト領域

000C0H-000C3H の4 バイト領域にオプション・バイト領域を用意しています。**ブート・スワップを使用する際**には040C0H-040C3H にもオプション・バイトを設定してください。詳細は、第**38**章 オプション・バイトを参照してください。

(4) オンチップ・デバッグ・セキュリティID設定領域

000C4H-000CDH、040C4H-040CDH の10 バイト領域にオンチップ・デバッグ・セキュリティID 設定領域を用意しています。**ブート・スワップ未使用時**には000C4H-000CDH に、**ブート・スワップ使用時**には000C4H-000CDHと040C4H-040CDHに10バイトのオンチップ・デバッグ・セキュリティIDを設定してください。詳細は、第**40**章 オンチップ・デバッグ機能を参照してください。

発行日:2025年1月8日

(略)

(3) オプション・バイト領域

000C0H-000C3H の4 バイト領域にオプション・バイト領域を用意しています。 ブート・スワップ使用時およびFLSECレジスタのBTFLGビットが0の状態のときには 040C0H-040C3H にもオプション・バイトを設定してください。詳細は、第38章 オプション・バイトを参照してください。

(4) オンチップ・デバッグ・セキュリティID設定領域

000C4H-000CDH、040C4H-040CDH の10 バイト領域にオンチップ・デバッグ・セキュリティID 設定領域を用意しています。ブート・スワップ未使用時(FLSECレジスタのBTFLGビットが1の状態)には000C4H-000CDHに、ブート・スワップ使用時およびFLSECレジスタのBTFLGビットが0の状態のときには000C4H-000CDHと040C4H-040CDHに10バイトのオンチップ・デバッグ・セキュリティIDを設定してください。詳細は、第40章 オンチップ・デバッグ機能を参照してください。

2. <u>20.3.3 A/D コンパータ・モード・レジスタ 0 (ADM0) (p. 1116, p.</u> 1120, p. 1122 – p. 1132)

誤)

(p. 1116)

図 20 - 4 A/D コンバータ・モード・レジスタ 0 (ADM0) のフォーマット

(略)

ADCE	A/D電圧コンパレータの動作制御 ^{注2}
0	A/D 電圧コンパレータの動作停止
1	A/D 電圧コンパレータの動作許可

- 注1. FR[2:0], LV[1:0]ビットおよびA/D変換に関する詳細は、表20 6 A/D変換時間の選択を参照してください。
- 注2. ソフトウェア・トリガ・ノーウエイト・モード時およびハードウェア・トリガ・ノーウエイト・モード時、A/D電圧コンパレータはADCSビットとADCEビットで動作制御され、動作開始から安定するまでに、1 μs +変換クロック(fAD)の2クロックかかります。このため、ADCEビットに1を設定してから1 μs +変換クロック(fAD)の2クロック以上経過したあとに、ADCSビットに1を設定することで、最初の変換データより有効となります。

ADCE = 0状態でADCS = 1に設定した場合は、安定待ち後A/D変換を開始します。 $1 \mu s$ +変換クロック(fAD)の2クロック以上ウエイトしないでADCSビットに1を設定した場合は、最初の変換データを無視してください。

注意1. ADMD, FR[2:0], LV[1:0]ビットの変更は、変換停止状態(ADCS = 0, ADCE = 0)で行ってください。

注意2. ADCS = 1, ADCE = 1からADCS = 1, ADCE = 0への設定は禁止です。

注意3. ADCS = 0, ADCE = 0の状態から8ビット操作命令でADCS = 1, ADCE = 1に設定することは禁止です。必ず20.7 A/Dコンバータの設定フロー・チャートの手順に従ってください。

注意4. アドバンスド・モードONの場合はADMD = 1に設定することは禁止です。

注意5. アドバンスド・モードONの場合はADCS = 1のとき、ADCS = 1を上書きすることは禁止です。 注意 6. アドバンスド・モード ON の場合は ADCE = 1 のとき、ADCE = 1 を上書きすることは禁止です。

正)

図 20 - 4 A/D コンバータ・モード・レジスタ 0 (ADM0) のフォーマット

(略)

ADCE	A/D電圧コンパレータの動作制御 ^{注2}
0	A/D 電圧コンパレータの動作停止
1	A/D 電圧コンパレータの動作許可

- 注1. FR[2:0], LV[1:0]ビットおよびA/D変換に関する詳細は、表**20 6** A/D変換時間の選択を参照してください。
- 注2. ソフトウェア・トリガ・ノーウエイト・モード時およびハードウェア・トリガ・ノーウエイト・モード時、A/D電圧コンパレータはADCSビットとADCEビットで動作制御され、動作開始から安定するまでに、1 µs +変換クロック(fAD)の2クロックかかります。このため、ADCEビットに1を設定してから1 µs +変換クロック(fAD)の2クロック以上経過したあとに、ADCSビットに1を設定することで、最初の変換データより有効となります。ADCE = 0状態でADCS = 1に設定した場合は、安定待ち後A/D変換を開始します。1 µs +変換クロック(fAD)の2クロック以上ウエイトしないでADCSビットに1を設定した場合は、最初の変換データを無視してください。
- 注意1. ADMD, FR[2:0], LV[1:0]ビットの変更は、変換停止状態(ADCS = 0, ADCE = 0)で行ってください。
- 注意2. ADCS = 1, ADCE = 1からADCS = 1, ADCE = 0への設定は禁止です。
- 注意3. ADCS = 0, ADCE = 0の状態から8ビット操作命令でADCS = 1, ADCE = 1に設定することは禁止です。必ず20.7 A/Dコンバータの設定フロー・チャートの手順に従ってください。
- 注意4. アドバンスド・モードONの場合はADMD = 1に設定することは禁止です。
- 注意5. アドバンスド・モードONの場合はADCS = 1のとき、ADCS = 1を上書きすることは禁止です。
- 注意 6. アドバンスド・モード ON の場合は ADCE = 1 のとき、ADCE = 1 を上書きすることは禁止です。 注意7. 変換待機状態/変換動作状態からADCS=0, ADCE=0の変換停止状態にした場合は、次に

ADCE=1またはADCS=1を設定するまでに5μsウエイトしてください。なお、ADMD, FR2-FR0, LV1, LV0ビットを変更する場合は、ADCS=0, ADCE=0に設定した後、0.2μs経過後にADMD, FR2-FR0, LV1, LV0ビットを変更してください。



(p. 1120)

注意1. ハードウェア・トリガ・ウエイト・モードで使用する場合、ADCSビットに1を設定するのは禁止です(ハードウェア・トリガ信号検出時に、自動的に1に切り替わります)。ただし、A/D変換待機状態にするために、ADCSビットに0を設定することは可能です。

注意2. ハードウェア・トリガ・ノーウエイト・モードおよびアドバンスド・モードでのワンショット 変換モード時、A/D変換終了時にADCSビットは、自動的に0にクリアされません。1のまま保持されます。

注意3. ADCEビットの書き換えは、ADCS = 0 (変換停止/変換待機状態) のときに行ってください。

注意4. アドバンスド・モードではトリガ要因が発生してから、トリガを検知するまでに3 fcLk必要です。表20 - 5にアドバンスド・モードでの、トリガ発生または直前変換終了後~A/D変換開始までのクロック数を示します。

注意5. A/D変換を完了させるためには、ハード・トリガ間隔を次の時間以上としてください。 ハードウェア・トリガ・ノーウエイト・モード時: fCLKの2クロック+変換起動時間+ A/D変換 時間

ハードウェア・トリガ・ウエイト・モード時: fclkの2クロック+変換起動時間+ A/D電源安定 待ち時間+ A/D変換時間

アドバンスド・モード時: fclkの3クロック+変換起動時間+A/D変換時間

備考 fCLK : CPU/周辺ハードウェア・クロック周波数

変換開始遅延 : 変換起動時間経過後、A/D 変換時間が開始するまでに発生する遅延= 1 fAD

割り込み出力遅延: A/D 変換が完了後から INTAD0-3 を発生するまでの遅延= 1 fAD

発行日:2025年1月8日

- 注意1. ハードウェア・トリガ・ウエイト・モードで使用する場合、ADCSビットに1を設定するのは禁止です(ハードウェア・トリガ信号検出時に、自動的に1に切り替わります)。ただし、A/D変換待機状態にするために、ADCSビットに0を設定することは可能です。
- 注意2. ハードウェア・トリガ・ノーウエイト・モードおよびアドバンスド・モードでのワンショット 変換モード時、A/D変換終了時にADCSビットは、自動的に0にクリアされません。1のまま保持されます。
- 注意3. ADCEビットの書き換えは、ADCS = 0(変換停止/変換待機状態)のときに行ってください。
- 注意4. アドバンスド・モードではトリガ要因が発生してから、トリガを検知するまでに3 fcLk必要です。表20 5にアドバンスド・モードでの、トリガ発生または直前変換終了後~A/D変換開始までのクロック数を示します。
- 注意5. A/D変換を完了させるためには、ハード・トリガ間隔を次の時間以上としてください。 ハードウェア・トリガ・ノーウエイト・モード時: fclkの2クロック+変換起動時間+ A/D変換 時間

ハードウェア・トリガ・ウエイト・モード時: fCLK の2 クロック + 変換起動時間 + A/D 電源安定待ち時間 + A/D 変換時間 + $5\mu s$

アドバンスド・モード時: fclkの3クロック+変換起動時間+ A/D変換時間

備考 fCLK : CPU/周辺ハードウェア・クロック周波数

変換開始遅延 : 変換起動時間経過後、A/D 変換時間が開始するまでに発生する遅延= 1 fAD

割り込み出力遅延: A/D 変換が完了後から INTAD0-3 を発生するまでの遅延= 1 fAD



(p. 1122)

表20 - 6 A/D変換時間の選択 (1/11)

(1) A/D電源安定待ち時間なし 標準モード1, 2

(ソフトウエア・トリガ・ノーウエイト・セレクト・モード/ハードウエア・トリガ・ノーウエイト・セレクト・モード)

A/Dコンパータ・モード・レジスタ A/Dコンパータ・モード・レジスタ											(変換	A/D変換時間 変換開始遅延時間+変換時間+割り込み出力遅延時間)						
(AD M1)	(ADM0)					モード	クロック 延クロック	変換開始遅 延クロック 数	変換 クロック数	割り込み 出力遅延 クロック数		2.4 V ≦ AVREFP ≦ VDD ≦ 5.5 V						
ADL SP	FR2	FR1	FR0	LV1	LV0		(3.0)			, , , , , ,		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz		
0	0	0	0	0	0	標準1	fclk/32	1 fAD	64 fad	1 fad	2112/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	66 µs		
0	0	0	1				fclk/16	1 fad	64 fad	1 fad	1056/fcLK	設定禁止	設定禁止	設定禁止	66 µs	33 µs		
0	0	1	0				fclk/8	1 fad	64 fad	1 fAD	528/fcLK	設定禁止	設定禁止	66 µs	33 µs	16.5 µs		

1	0	1	1		fclk/4	1 fAD	181 fad	1 fAD	732/fcLK	設定禁止	183 µs	設定禁止	設定禁止	設定禁止
1	1	0	0		fcLK/2	1 fAD	181 fad	1 fad	366/fcLK	設定禁止	91.5 µs	設定禁止	設定禁止	設定禁止
1	1	0	1		fclk	1 fad	181 f AD	1 fad	183/fcLK	183 µs	45.75 µs	設定禁止	設定禁止	設定禁止
	上記	以外				設定禁止								

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、標準モード2を使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、標準モード1, 2は使用できません。低電圧モード1, 2を使用してください。

備考 fclk: CPU/周辺ハードウェア・クロック周波数

発行日:2025年1月8日

表20 - 6 A/D変換時間の選択 (1/11)

(1) A/D電源安定待ち時間なし 標準モード1.2

(ソフトウェア・トリガ・ノーウェイト・セレクト・モード/ハードウェア・トリガ・ノーウェイト・セレクト・モード)

	A/Dコンパータ・モード・レジスタ A/Dコンパータ・モード・レジスタ										A/D変換時間 (変換開始遅延時間+変換時間+割り込み出力遅延時間)						
(AD M1)) (ADMU)					モード	変換 変換開始遅 クロック (fAD) 数	変換 クロック数	割り込み 出力遅延 クロック数			$2.4 \text{ V} \leq \text{AVREFP} \leq \text{VDD} \leq 5.5 \text{ V}$					
ADL SP	FR2	FR1	FR0	LV1	LV0		(IAD)	**) L)) W		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz	
0	0	0	0	0	0	標準1	fclk/32	1 fad	64 fad	1 fad	2112/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	66 µs	
0	0	0	1				fcLK/16	1 fAD	64 fad	1 fAD	1056/fcLK	設定禁止	設定禁止	設定禁止	66 µs	33 µs	
0	0	1	0				fclk/8	1 fAD	64 fad	1 fAD	528/fcLK	設定禁止	設定禁止	66 µs	33 µs	16.5 µs	

1	T	0	1	1		fclk/4	1 fAD	181 fad	1 fAD	732/fcLK	設定禁止	183 µs	設定禁止	設定禁止	設定禁止
1		1	0	0		fcLk/2	1 fAD	181 fAD	1 fAD	366/fcLK	設定禁止	91.5 µs	設定禁止	設定禁止	設定禁止
1		1	0	1		fclk	1 fAD	181 fad	1 fAD	183/fcLK	183 µs	45.75 µs	設定禁止	設定禁止	設定禁止
		上記	以外							設定禁	LE				

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。

なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2μs以上 経過したあとにFR2-FR0. LV1. LV0ビットを設定してください。

- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、標準モード2を使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、標準モード1, 2は使用できません。低電圧モード1, 2を使用してください。

備考 fclk: CPU/周辺ハードウェア・クロック周波数



(p. 1123)

表 20 - 6 A/D 変換時間の選択 (2/11)

(2) A/D 電源安定待ち時間なし低電圧モード 1, 2

(ソフトウェア・トリガ・ノーウエイト・セレクト・モード∕ハードウェア・トリガ・ノーウエイト・セレクト・モード)

			モード モード								A/D変換時間 (変換開始遅延時間+変換時間+割り込み出力遅延時間)							
(AD M1)	(ADM0)					モード	変換 クロック (fAD)	変換開始遅延クロック数	変換 クロック数	割り込み 出力遅延 クロック数		1.6 V≦ AVREFP≦ VDD≦ 5.5 V	1.6 V≦ AVREFP≦ VDD≦ 5.5 V	1.8 V≦ AVREFP≦ VDD≦ 5.5 V	_	2.7 V ≦ AVREFP ≦ VDD ≦ 5.5 V		
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz		
0	0	0	0	1	0	低電圧1	fclk/32	1 fAD	80 fAD	1 fAD	2624/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	82 µs		
0	0	0	1				fcLk/16	1 fAD	80 fAD	1 fAD	1312/fcLK	設定禁止	設定禁止	設定禁止	82 µs	41 µs		
0	0	1	0				fclk/8	1 fAD	80 fAD	1 fAD	656/fclk	設定禁止	設定禁止	82 µs	41 µs	20.5 µs		

1	0	1	1		fcLk/4	1 fAD	107 fAD	1 fAD	436/fclk	設定禁止	109 µs	設定禁止	設定禁止	設定禁止
1	1	0	0		fcLk/2	1 fAD	107 fAD	1 fAD	218/fclk	設定禁止	54.5 µs	設定禁止	設定禁止	設定禁止
1	1	0	1		fclk	1 fAD	107 fAD	1 fAD	109/fclk	109 µs	27.25 µs	設定禁止	設定禁止	設定禁止
	上記	以外			設定禁止									

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、低電圧モード2を使用し、かつ変換クロック(fAD)は16 MHz以下で使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、変換クロック(fAD)は1~2 MHzとなります。

備考 fclk: CPU/周辺ハードウェア・クロック周波数

発行日:2025年1月8日

表 20 - 6 A/D 変換時間の選択 (2/11)

(2) A/D 電源安定待ち時間なし低電圧モード 1.2

(ソフトウェア・トリガ・ノーウエイト・セレクト・モード∕ハードウェア・トリガ・ノーウエイト・セレクト・モード)

		-	Eード Eード								(変換制	始遅延時	A/D変換 間+変換時間		み出力遅延	時間)
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	変換開始遅延クロック数	変換 クロック数	割り込み 出力遅延 クロック数		1.6 V≦ AVREFP≦ VDD≦ 5.5 V	1.6 V≦ AVREFP≦ VDD≦ 5.5 V		2.4 V ≦ AVREFP ≦ VDD ≦ 5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	1	0	低電圧1	fclk/32	1 fAD	80 fad	1 fAD	2624/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	82 µs
0	0	0	1				fcLk/16	1 fAD	80 fAD	1 fAD	1312/fcLK	設定禁止	設定禁止	設定禁止	82 µs	41 µs
0	DL FR2 FR1 FR0 LV1 0 0 0 1						fclk/8	1 fAD	80 fAD	1 fAD	656/fclk	設定禁止	設定禁止	82 µs	41 µs	20.5 µs

1	0	1	1		fcLk/4	1 fAD	107 fAD	1 fAD	436/fclk	設定禁止	109 µs	設定禁止	設定禁止	設定禁止
1	1	0	0		fcLk/2	1 fAD	107 fAD	1 fAD	218/fclk	設定禁止	54.5 µs	設定禁止	設定禁止	設定禁止
1	1	0	1		fclk	1 fAD	107 fAD	1 fAD	109/fclk	109 µs	27.25 µs	設定禁止	設定禁止	設定禁止
	上記	以外							設定禁止					

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tconv)の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。

なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2μs以上 経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。

- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、低電圧モード2を使用し、かつ変換クロック(fAD)は16 MHz以下で使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、変換クロック(fAD)は1~2 MHzとなります。

備考 fclk: CPU/周辺ハードウェア・クロック周波数



(p. 1124)

表 20 - 6 A/D 変換時間の選択 (3/11)

(3) A/D 電源安定待ち時間あり標準モード 1, 2

 $(ソフトウェア・トリガ・ウエイト・セレクト・モード/ハードウェア・トリガ・ウエイト・セレクト・モード<math>^{21}$)

A/D⊐ A/D⊐		-					変換	A/D電源		割り込み	(A/D	電源安定待		換時間 時間+割り辺	み出力遅延	時間)
(AD M1)		(ADM0)		モード	クロック	安定待ち	変換 クロック数	出力遅延 クロック数			2.4 V ≦ A	WREFP≦VD	D ≦ 5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0			, , , , , ,		注2		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	0	0	標準1	fclk/32	4 fAD	64 fAD	4 fAD	2304/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	72 µs
0	0	0	1				fCLK/16	4 fAD	64 fAD	4 fAD	1152/fcLK	設定禁止	設定禁止	設定禁止	72 µs	36 µs

1	1	0	0		fcLK/2	4 fAD	181 fAD	4 fAD	378/fclk	設定禁止	94.5 µs	設定禁止	設定禁止	設定禁止
1	1	0	1		fclk	6 fAD	181 fAD	4 fAD	191/fcLK	191 µs	47.75 µs	設定禁止	設定禁止	設定禁止
	上記	以外							設力	E禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20 6 A/D変換時間の選択 (1/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からの A/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。

(略)

発行日:2025年1月8日

表 20 - 6 A/D 変換時間の選択 (3/11)

(3) A/D 電源安定待ち時間あり標準モード 1, 2

 $(ソフトウェア・トリガ・ウエイト・セレクト・モード/ハードウェア・トリガ・ウエイト・セレクト・モード<math>^{\pm 1}$)

A/D ⊐ A/D ⊐		-					変換	A/D電源		割り込み	(A/D	電源安定待	A/D変 ち時間+変換		み出力遅延	時間)
(AD M1)		(ADM0)		モード	クロック	安定待ち	変換 クロック数				2.4 V ≦ A	VREFP≦VD	D ≦ 5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0		(11.2)	, , , , , ,		注2		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	0	0	標準1	fcLk/32	4 fAD	64 fAD	4 fAD	2304/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	72 µs
0	0	0	1				fCLK/16	4 fAD	64 fAD	4 fAD	1152/fcLK	設定禁止	設定禁止	設定禁止	72 µs	36 µs

_														
1	1	0	0		fcLK/2	4 fAD	181 fAD	4 fAD	378/fclk	設定禁止	94.5 µs	設定禁止	設定禁止	設定禁止
1	1	0	1		fclk	6 fAD	181 fAD	4 fAD	191/fcLK	191 µs	47.75 µs	設定禁止	設定禁止	設定禁止
	上記	以外							設定	2禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20-6 A/D変換時間の選択 (1/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。 なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からのA/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。

(p. 1125)

表 20 - 6 A/D 変換時間の選択 (4/11)

(4) A/D 電源安定待ち時間あり低電圧モード 1, 2

 $(ソフトウェア・トリガ・ウエイト・セレクト・モード/ハードウェア・トリガ・ウエイト・セレクト・モード<math>^{21}$)

	コンバータ・モード・レジスタ0 コンバータ・モード・レジスタ1 (ADM0) FR2 FR1 FR0 LV1 LV0										(A/D¶	電源安定待ち	A/D変 時間+変換	換時間 時間+割り辺	込み出力遅延	時間)
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	A/D電源 安定待ち クロック数	変換 クロック数	割り込み 出力遅延 クロック数 注2	登 AVREFP					2.7 V ≦ AVREFP ≦ VDD ≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	1	0	低雪圧1	fcl k/32	4 fAD	80 fAD	4 fAD	2816/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	88 µs

I	1	1	0	0			fcLK/2	4 fAD	107 fAD	4 fAD	230/fcLK	設定禁止	57.5 μs	設定禁止	設定禁止	設定禁止
	1	1	0	1			fCLK	6 fAD	107 fAD	4 fAD	117/fcLK	117 µs	29.25 μs	設定禁止	設定禁止	設定禁止
Г		上記	以外]						設定	禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20-6 A/D変換時間の選択 (2/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からの A/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。

(略)

発行日:2025年1月8日

表 20 - 6 A/D 変換時間の選択 (4/11)

(4) A/D 電源安定待ち時間あり低電圧モード 1, 2

 $(ソフトウェア・トリガ・ウエイト・セレクト・モード/ハードウェア・トリガ・ウエイト・セレクト・モード<math>^{\pm 1}$)

A/D⊐ A/D⊐											(A/D¶	電源安定待ち	A/D変 時間+変換	換時間 時間+割り辺	込み出力遅延	時間)
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	A/D電源 安定待ち クロック数	D電源 変換 出力遅延 $AVREFP \le AVREFP S AVREF$							2.7 V ≦ AVREFP ≦ VDD ≦ 5.5 V
ADL SP	FR2 FR1 FR0 V1				LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	1	0	任雪圧1	fci k/32	4 fAD	80 fad	4 fAD	2816/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	88 µs

1	1	0	0	1		fcLK/2	4 fAD	107 fAD	4 fAD	230/fcLK	設定禁止	57.5 μs	設定禁止	設定禁止	設定禁止
1	1	0	1			fCLK	6 faD	107 fAD	4 fAD	117/fcLK	117 µs	29.25 µs	設定禁止	設定禁止	設定禁止
	上記	以外								設定	禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20 6 A/D変換時間の選択 (2/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態(ADCS = 0, ADCE = 0) で行ってください。 なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からのA/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。

(p. 1126)

表 20 - 6 A/D 変換時間の選択 (5/11)

(5) A/D 電源安定待ち時間なし標準モード 1, 2

(ソフトウェア・トリガ・ノーウエイト・スキャン・モード∕ハードウェア・トリガ・ノーウエイト・ スキャン・モード)

			モード モード				**	÷45-8844.78		dal i i sa a.	(変換開	始遅延時間		換時間 引×4+割り	込み出力遅	延時間)
(AD M1)		((ADM0)		モード	変換 クロック (fAD)	変換開始遅延クロック数	変換 クロック数	割り込み 出力遅延 クロック数			2.4 V≦	AVREFP≦\	/DD≦5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0		(1/10)	**		7 - 7 7 55		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	0	0	標準1	fclk/32	1 fAD	64 fAD	1 fAD	8256/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	258 µs
0	0	0	1				fcLk/16	1 fAD	64 fAD	1 fAD	4128/fclk	設定禁止	設定禁止	設定禁止	258 µs	129 µs
0	0	1	0				fclk/8	1 fAD	64 fAD	1 fAD	2064/fclk	BATEFALL BATEFALL				64.5 µs
										4.615	2004/for K	50 etc 44 1	700	50 min 44 1	50	an charte

Τ	1	1	0	0		fclk/2	1 fAD	181 fAD	1 fAD	1452/ICEK	設定業正	303 µS	設定禁止	設定禁止	設定禁止
Г	1	1	0	1		fCLK	1 fAD	181 fAD	1 fAD	726/fcLK	726 µs	181.5 µs	設定禁止	設定禁止	設定禁止
Γ		上記	以外							設定禁止	E				

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、標準モード2を使用してください。
- 注意5.+側の基準電圧に内部基準電圧を選択したときは、標準モード1,2は使用できません。低電圧モード1,2を使用してください。

備考 fclk: CPU/周辺ハードウェア・クロック周波数

発行日:2025年1月8日

表 20 - 6 A/D 変換時間の選択 (5/11)

(5) A/D 電源安定待ち時間なし標準モード 1, 2

(ソフトウェア・トリガ・ノーウエイト・スキャン・モード∕ハードウェア・トリガ・ノーウエイト・ スキャン・モード)

			モード モード				±#	****************		dal i i i a	(変換開	始遅延時間		換時間 間×4+割り	込み出力遅	延時間)
(AD M1)		((ADM0)		モード	変換 クロック (fAD)	変換開始遅 延クロック 数	変換 クロック数	割り込み 出力遅延 クロック数			2.4 V≦	AVREFP≦∖	/DD≦5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0		(11.07)	~		, - , , m		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	0	0	標準1	fclk/32	1 fAD	64 fAD	1 fAD	8256/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	258 µs
0	0	0	1				fcLk/16	1 fAD	64 fAD	1 fAD	4128/fcLK	設定禁止	設定禁止	設定禁止	258 µs	129 µs
0	0	1	0				fclk/8	1 fAD	64 fAD	1 fAD	2064/fclk	設定禁止	設定禁止	258 µs	129 µs	64.5 µs
				1					1016	4.610	2004/foliv	6ル☆**・ L	726 uc	6几m ** . L	60cc ** . L	en en en

1	1	0	0		fclk/2	1 fAD	181 fAD	1 fAD	1452/ICLK	設定禁止	303 μs	設走崇正	設定禁止	設定禁止
1	1	0	1		fCLK	1 fAD	181 fAD	1 fAD	726/fcLK	726 µs	181.5 µs	設定禁止	設定禁止	設定禁止
	上記	以外							設定禁止	Ł				

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態(ADCS = 0, ADCE = 0) で行ってください。 なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、標準モード2を使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、標準モード1, 2は使用できません。低電圧モード1, 2を使用してください。

備考 fclk: CPU/周辺ハードウェア・クロック周波数



(p. 1127)

1 | 1 | 0 |

上記以外

表 20 - 6 A/D 変換時間の選択 (6/11)

(6) A/D電源安定待ち時間なし低電圧モード1, 2

(ソフトウェア・トリガ・ノーウエイト・スキャン・モード/ハードウェア・トリガ・ノーウエイト・スキャン・モード)

			モード モード								(変換開始	台遅延時間・	A/D変換 ►変換時間>		み出力遅延	正時間)
(AD M1)		(ADM0)				モード	変換 クロック (fAD)	変換開始遅 延クロック 数	変換 クロック数	割り込み 出力遅延 クロック数		1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.6 V≦ AVREFP≦ VDD≦ 5.5 V	1.8 V≦ AVREFP≦ VDD≦ 5.5 V	2.4 V ≦ AVREFP ≦ VDD ≦ 5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	1	0	低電圧1	fcLK/32	1 fAD	80 fad	1 fAD	10304/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	322 µs
0	0	0	1				fcLk/16	1 fAD	80 fAD	1 fAD	5152/fcLK	設定禁止	設定禁止	設定禁止	322 µs	161 µs
0	0	1	0				fclk/8	1 fAD	80 fAD	1 fAD	2576/fclk	設定禁止	設定禁止	322 µs	161 µs	80.5 µs
													400			
1	1	0	0				fclk/2	1 fAD	107 fAD	1 fAD	860/fCLK	設定禁止	215 µS	設定禁止	設定禁止	設定禁止

注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。

107 fAD

430/fclk

設定禁止

430 µs 107.5 µs 設定禁止 設定禁止 設定禁止

- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、低電圧モード2を使用し、かつ変換クロック(fAD)は16 MHz以下で使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、変換クロック(fAD)は1~2 MHzとなります。

備考 fclk: CPU/周辺ハードウェア・クロック周波数

発行日:2025年1月8日

表 20 - 6 A/D 変換時間の選択 (6/11)

(6) A/D電源安定待ち時間なし低電圧モード1, 2

(ソフトウェア・トリガ・ノーウエイト・スキャン・モード∕ハードウェア・トリガ・ノーウエイト・スキャン・モード)

A/D⊐ A/D⊐											(変換開如	台遅延時間+	A/D変掺 ・変換時間>		み出力遅延	E時間)
(AD M1)	(ADM0) FR2 FR1 FR0 LV1 LV 0 0 0 1 (モード	変換 クロック (fAD)	変換開始遅 延クロック 数	変換クロック数	割り込み 出力遅延 クロック数		1.6 V≦ AVREFP≦ VDD≦ 5.5 V	1.6 V≦ AVREFP≦ VDD≦ 5.5 V	1.8 V ≦ AVREFP ≦ VDD ≦ 5.5 V		2.7 V ≦ AVREFP ≦ VDD ≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	1	0	低電圧1	fcLk/32	1 fAD	80 fAD	1 fAD	10304/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	322 µs
0	0	0	1				fcLk/16	1 fAD	80 fAD	1 fAD	5152/fcLK	設定禁止	設定禁止	設定禁止	322 µs	161 µs
0	0	1	0				fclk/8	1 fAD	80 fAD	1 fAD	2576/fclk	設定禁止	設定禁止	322 µs	161 µs	80.5 µs
													400			
1	1	0	0				fclk/2	1 fAD	107 fAD	1 fAD	860/fclk	設定禁止	215 µs	設定禁止	設定禁止	設定禁止
1	1	0	1				fclk	1 fAD	107 fAD	1 fAD	430/fclk	430 µs	107.5 µs	設定禁止	設定禁止	設定禁止

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。 なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、低電圧モード2を使用し、かつ変換クロック(fAD)は16 MHz以下で使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、変換クロック (fAD) は1~2 MHzとなります。

備考 fclk: CPU/周辺ハードウェア・クロック周波数



(p. 1128)

表20 - 6 A/D変換時間の選択 (7/11)

(7) A/D電源安定待ち時間あり標準モード1,2

(ソフトウェア・トリガ・ウエイト・スキャン・モード∕ハードウェア・トリガ・ウエイト・スキャン・モード^{±1})

	(ADM0) せート グロック 安定符ち (fAD) クロック数									割り込み	(A/D電	源安定待ち		換時間 間×4+割り	込み出力遅	延時間)
(AD M1)	(ADM0)					モード	クロック	安定待ち	変換 クロック数	出力遅延 クロック数			2.4 V ≦ A	VREFP≦VDI	o ≦ 5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	, , ,		注2		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0 0 0 0				0	標準1	fcLK/32	4 fAD	64 fad	4 fAD	8448/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	264 µs
0	0	0	1				fclk/16	4 fAD	64 fAD	4 fAD	4224/fcLK	設定禁止	設定禁止	設定禁止	264 µs	132 µs

_															
I	1	1	0	1		fCLK	6 fAD	181 fAD	4 fAD	734/fcLK	734 µs	183.5 µs	設定禁止	設定禁止	設定禁止
Γ		上記	以外							設定	禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20-6 A/D変換時間の選択 (1/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からの A/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。

(略)

発行日:2025年1月8日

表20 - 6 A/D変換時間の選択 (7/11)

(7) A/D電源安定待ち時間あり標準モード1,2

(ソフトウェア・トリガ・ウエイト・スキャン・モード/ハードウェア・トリガ・ウエイト・スキャン・モード^{±1})

A/D⊐ A/D⊐							亦協	A/D電源		割り込み	(A/D電	源安定待ち		換時間 間×4+割り	込み出力遅る	正時間)
(AD M1)	1) (ADM0) モード クロック (fAD)						クロック	安定待ち	変換 クロック数	出力遅延 クロック数			2.4 V ≦ A	VREFP≦VD	D ≦ 5.5 V	
ADL SP	FR2	FR1	FR0	LV1	LV0		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	, - , , ,		注2		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	0	0	標準1	fcLK/32	4 fAD	64 fad	4 fAD	8448/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	264 µs
0	0	0	1				fcLK/16	4 fAD	64 fAD	4 fAD	4224/fcLK	設定禁止	設定禁止	設定禁止	264 µs	132 µs

1		1	0	1		fclk	6 fAD	181 fAD	4 fAD	734/fcLK	734 µs	183.5 µs	設定禁止	設定禁止	設定禁止
	_	上記	以外							設定	禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20 6 A/D変換時間の選択 (1/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。 なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からのA/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。



(p. 1129)

表20 - 6 A/D変換時間の選択 (8/11)

(8) A/D電源安定待ち時間あり低電圧モード1, 2

(ソフトウェア・トリガ・ウエイト・スキャン・モード/ハードウェア・トリガ・ウエイト・スキャン・モード^{注1})

		(ADMO) モード クロック 安定待ち クロック数 クロック数 クロック									(A/D電	[源安定待ち]		換時間 :間×4+割り	込み出力遅	延時間)
(AD M1)	(ADMO) モード クロック 安定待ち クロック (fAD) クロック数						変換 クロック数	割り込み 出力遅延 クロック数 注2		1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.8 V ≦ AVREFP ≦ VDD ≦ 5.5 V	2.4 V ≦ AVREFP ≦ VDD ≦ 5.5 V	2.7 V ≦ AVREFP ≦ VDD ≦ 5.5 V		
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	1	0	低電圧	fclk/32	4 fAD	80 fad	4 fAD	10496/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	328 µs
0	0	0	1			1	fcLk/16	4 fAD	80 fad	4 fAD	5248/fclk	設定禁止	設定禁止	設定禁止	328 µs	164 µs
0	0	1	0				fcLK/8	6 fad	80 fad	4 fAD	2640/fcLK	設定禁止	設定禁止	330 µs	165 µs	82.5 µs

1	1	0	0		fclk/2	4 fAD	107 fAD	4 fAD	872/fCLK	設定禁止	218 µS	設定禁止	設定禁止	設定禁止
1	1	0	1		fclk	6 fad	107 faD	4 fAD	438/fclk	438 µs	109.5 μs	設定禁止	設定禁止	設定禁止
	上記	以外							. 設定	≧禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20 6 A/D変換時間の選択 (2/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からのA/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。

(略)

発行日:2025年1月8日

表20 - 6 A/D変換時間の選択 (8/11)

(8) A/D電源安定待ち時間あり低電圧モード1.2

(ソフトウェア・トリガ・ウエイト・スキャン・モード/ハードウェア・トリガ・ウエイト・スキャン・モード^{注1})

		-タ・ 1 -タ・ 1									(A/D電	[源安定待ち		換時間 :間×4+割り	込み出力遅	延時間)
(AD M1)		変数 AD 電源 変換 出対 クロック 変換 クロック数 クロック数							割り込み 出力遅延 クロック数 注2		1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.8 V ≦ AVREFP ≦ VDD ≦ 5.5 V	2.4 V ≦ AVREFP ≦ VDD ≦ 5.5 V	2.7 V≦ AVREFP≦ VDD≦ 5.5 V	
SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz
0	0	0	0	1	0	低電圧	fclk/32	4 fAD	80 fad	4 fAD	10496/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	328 µs
0	0	0	1			1	fcLk/16	4 fAD	80 fad	4 fAD	5248/fcLK	設定禁止	設定禁止	設定禁止	328 µs	164 µs
0	0	1	0				fclk/8	6 fad	80 fad	4 fAD	2640/fcLK	設定禁止	設定禁止	330 µs	165 µs	82.5 µs

T	1	1	0	0		fcLk/2	4 fAD	107 fAD	4 fAD	872/fclk	設定禁止	218 µs	設定禁止	設定禁止	設定禁止
1	1	1	0	1		fclk	6 fAD	107 fAD	4 fAD	438/fcLK	438 µs	109.5 µs	設定禁止	設定禁止	設定禁止
Į		上記	以外							設定	禁止				

- 注1. 連続変換モードの2回目以降と、スキャン・モードのスキャン1以降の変換では、ハードウェア・トリガ検出後に、変換起動時間やA/D電源安定待ち時間は発生しません(表20 6 A/D変換時間の選択(2/11)参照)。
- 注2. ワンショット変換モード時の割り込み出力遅延クロック数です。連続変換モードを選択した場合は、変換クロック (fAD) の3クロック分短くなります。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。なお、変換時間(tCONV)は A/D電源安定待ち時間を含みません。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。 なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。
- 注意4. ハードウェア・トリガ・ウエイト・モード時の変換時間は、ハードウェア・トリガ検出からのA/D電源安定待ち時間を含みます。

ソフトウェア・トリガ・ウエイト・モード時の変換時間は、ADCS = 1からのA/D電源安定待ち時間を含みます。

(p. 1130)

表 20 - 6 A/D 変換時間の選択 (9/11)

(9) A/D 電源安定待ち時間なし標準モード1 (ANIO-7 が対象のケース)

(アドバンスド・モード)

		-タ・ - -タ・ -										(変換開始)		VD変換時間+書		力遅延時間))
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	変換開始遅延クロック数	変換 クロック 数注	割り込み 出力遅延 クロック 数			2.4 \	/≦VDD≦	5.5 V		2.7 V≦ VDD≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0			~		*		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz	fclk = 48 MHz
0	0	0	0	0	0	標準1	fclk/32	1 fAD	41 fAD	1 fAD	1376/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	43 µs	28.667 μs
0	0	0	1				fcLk/16	1 fAD	41 fAD	1 fAD	688/fcLK	設定禁止	設定禁止	設定禁止	43 µs	21.5 µs	14.333 µs
0	0	1	0				fclk/8	1 fAD	41 fAD	1 fAD	344/fclk	設定禁止	設定禁止	43 µs	21.5 µs	10.75 µs	7.1667 µs
0	0	1	1				fclk/4	1 fAD	41 fAD	1 fAD	172/fcLK	設定禁止	設定禁止	21.5 µs	10.75 µs	5.375 µs	3.5833 µs
0	1	0	0				fclk/2	1 fAD	41 fAD	1 fAD	86/fclk	設定禁止	設定禁止	10.75 µs	5.375 µs	2.6875 µs	1.7917 µs
0	1	0	1				fCLK	1 fAD	41 fAD	1 fAD	43/fclk	設定禁止	設定禁止	5.375 µs	2.6875 µs	1.3438 µs	0.8958 µs
1	0	1	1				fclk/4	1 fAD	41 fAD	1 fAD	172/fcLK	設定禁止	43 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	0				fclk/2	1 fAD	41 fAD	1 fAD	86/fclk	設定禁止	21.5 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	1				fclk	1 fAD	41 fAD	1 fAD	43/fclk	43 µs	10.75 µs	設定禁止	設定禁止	設定禁止	設定禁止
	上記以外											設定禁止					

- 注 ADSPMODレジスタのADSPMOD[1:0]に01Bを設定した状態での変換クロック数を示します。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 上記起動時間は競合がない状態を示します。競合時の起動時間については、図20 - 5の注2の説明 を参照してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

注意4. 同時サンプリングを実施する場合は、以下の条件で行ってください。

ADLSP = 0, FR2-FR0 = 100, LV1-LV0 = 00, fclk \ge 32 MHz, VDD \ge 2.7 V ADLSP = 0, FR2-FR0 = 101, LV1-LV0 = 00, fclk \ge 16 MHz, VDD \ge 2.7 V

備考 fclk: CPU/周辺ハードウェア・クロック周波数

発行日: 2025年1月8日

表 20 - 6 A/D 変換時間の選択 (9/11)

(9) A/D 電源安定待ち時間なし標準モード 1 (ANIO-7 が対象のケース)

(アドバンスド・モード)

A/D⊐ A/D⊐		-										(変換開始)		VD変換時間 を換時間+書	間 削り込み出り	力遅延時間)	1
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	変換開始遅延クロック数	変換 クロック 数注	割り込み 出力遅延 クロック 数			2.4 \	/≦VDD≦	5.5 V		2.7 V≦ VDD≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0			**		**		fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz	fclk = 48 MHz
0	0	0	0	0	0	標準1	fclk/32	1 fAD	41 fAD	1 fAD	1376/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	43 µs	28.667 μs
0	0	0	1				fcLK/16	1 fAD	41 fAD	1 fAD	688/fclk	設定禁止	設定禁止	設定禁止	43 µs	21.5 µs	14.333 µs
0	0	1	0				fclk/8	1 fAD	41 fAD	1 fAD	344/fclk	設定禁止	設定禁止	43 µs	21.5 µs	10.75 µs	7.1667 µs
0	0	1	1				fcLK/4	1 fAD	41 fAD	1 fAD	172/fcLK	設定禁止	設定禁止	21.5 µs	10.75 µs	5.375 µs	3.5833 µs
0	1	0	0				fclk/2	1 fAD	41 fAD	1 fAD	86/fclk	設定禁止	設定禁止	10.75 µs	5.375 µs	2.6875 µs	1.7917 µs
0	1	0	1				fCLK	1 fAD	41 fAD	1 fAD	43/fclk	設定禁止	設定禁止	5.375 µs	2.6875 µs	1.3438 µs	0.8958 µs
1	0	1	1				fclk/4	1 fAD	41 fAD	1 fAD	172/fcLK	設定禁止	43 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	0				fcLk/2	1 fAD	41 fAD	1 fAD	86/fclk	設定禁止	21.5 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	1				fclk	1 fAD	41 fAD	1 fAD	43/fclk	43 µs	10.75 µs	設定禁止	設定禁止	設定禁止	設定禁止
	上記以外							•				設定禁止			•		

- 注 ADSPMODレジスタのADSPMOD[1:0]に01Bを設定した状態での変換クロック数を示します。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 上記起動時間は競合がない状態を示します。競合時の起動時間については、図20 - 5の注2の説明 を参照してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してく ださい。

注意4. 同時サンプリングを実施する場合は、以下の条件で行ってください。 ADLSP = 0, FR2-FR0 = 100, LV1-LV0 = 00, fcLκ≧32 MHz, VDD ≧ 2.7 V ADLSP = 0, FR2-FR0 = 101, LV1-LV0 = 00, fcLκ≧16 MHz, VDD ≧ 2.7 V

備考 fclk: CPU/周辺ハードウェア・クロック周波数



(p. 1131)

表 20 - 6 A/D 変換時間の選択 (10/11)

(10) A/D 電源安定待ち時間なし標準モード 1, 2(ANIO-7, ANI16-30 が対象のケース) (アドバンスド・モード)

		ンバータ・モード・レジスタ(ンバータ・モード・レジスタ										(変換開始)		VD変換時間 を換時間+害	引 引り込み出力)遅延時間)	
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	変換開始遅延クロック数	変換 クロック 数 ^注	割り込み 出力遅延 クロック 数			2.4 \	/≦VDD≦5	5.5 V		2.7 V≦ VDD≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0					~	,	fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz	fclk = 48 MHz
0	0	0	0	0	0	標準1	fclk/32	1 fAD	48 fAD	1 fAD	1600/fclk	設定禁止	設定禁止	設定禁止	設定禁止	50 µs	33.333 µs
0	0	0	1				fcLk/16	1 fAD	48 fAD	1 fAD	800/fclk	設定禁止	設定禁止	設定禁止	50 µs	25 µs	16.667 µs
0	0	1	0				fcLK/8	1 fAD	48 fad	1 fAD	400/fclk	設定禁止	設定禁止	50 µs	25 µs	12.5 µs	8.3333 µs

1	0	1	1		fcLK/4	1 fAD	261 fAD	1 fAD	1052/fclk	設定禁止	263 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	0		fclk/2	1 fAD	261 fAD	1 fAD	526/fclk	設定禁止	131.5 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	1		fCLK	1 fAD	261 fAD	1 fAD	263/fclk	263 µs	65.75 µs	設定禁止	設定禁止	設定禁止	設定禁止
	上記	以外								設定禁止					

- 注 ADSPMODレジスタのADSPMOD[1:0]に00Bを設定した状態での変換クロック数を示します。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 上記起動時間は競合がない状態を示します。競合時の起動時間については、図20 - 5の注2の説明 を参照してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、標準モード2を使用してください。

(略)

発行日:2025年1月8日

表 20 - 6 A/D 変換時間の選択 (10/11)

(10) A/D 電源安定待ち時間なし標準モード 1, 2(ANIO-7, ANI16-30 が対象のケース) (アドバンスド・モード)

A/D ⊐ A/D ⊐		-								±		(変換開始)		VD変換時間 を換時間+害	•	力遅延時間))
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	変換開始遅延クロック数	変換 クロック 数注	割り込み出力遅延クロック数	'		2.4 \	/≦VDD≦5	5.5 V		2.7 V≦ VDD≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz	fclk = 48 MHz
0	0	0	0	0	0	標準1	fclk/32	1 fAD	48 fAD	1 fAD	1600/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	50 µs	33.333 µs
0	0	0	1				fclk/16	1 fAD	48 fAD	1 fAD	800/fclk	設定禁止	設定禁止	設定禁止	50 µs	25 µs	16.667 µs
0	0	1	0				fcLk/8	1 fAD	48 fAD	1 fAD	400/fclk	設定禁止	設定禁止	50 µs	25 µs	12.5 µs	8.3333 µs

1	0	1	1		fclk/4	1 fAD	261 fAD	1 fAD	1052/fclk	設定禁止	263 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	0		fclk/2	1 fAD	261 fAD	1 fAD	526/fclk	設定禁止	131.5 µs	設定禁止	設定禁止	設定禁止	設定禁止
1	1	0	1		fclk	1 fAD	261 fAD	1 fAD	263/fclk	263 µs	65.75 µs	設定禁止	設定禁止	設定禁止	設定禁止
	上記	以外								設定禁止					

- 注 ADSPMODレジスタのADSPMOD[1:0]に00Bを設定した状態での変換クロック数を示します。
- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック(fAD)と変換時間(tCONV)の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。 なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 上記起動時間は競合がない状態を示します。競合時の起動時間については、図20 - 5の注2の説明 を参照してください。

また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、変換時間を選択してください。

注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、標準モード2を使用してください。



(p. 1132)

表 20 - 6 A/D 変換時間の選択 (11/11)

(11) A/D 電源安定待ち時間なし低電圧モード 1, 2

(アドバンスド・モード)

	ンバー											(変換開始)		VD変換時間 を換時間+害	•	力遅延時間)	
(AD M1)		(ADM0)		モード	変換 クロック (fAD)	変換開始 遅延 クロック 数	変換 クロック 数	割り込み 出力遅延 クロック 数		1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.8 V≦ AVREFP≦ VDD≦ 5.5 V	2.4 V ≦ AVREFP ≦ VDD ≦ 5.5 V	2.7 V≦ AVREFP≦ VDD≦ 5.5 V	2.7 V ≦ AVREFP ≦ VDD ≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz	fclk = 48 MHz
0	0	0	0	1	0	低電圧	fcLK/32	1 fAD	80 fAD	1 fAD	2624/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	82 µs	54.667 µs
0	0	0	1			1	fcLk/16	1 fAD	80 fAD	1 fAD	1312/fcLK	設定禁止	設定禁止	設定禁止	82 µs	41 µs	27.333 μs
0	0	1	0				fcLK/8	1 fAD	80 fad	1 fAD	656/fclk	設定禁止	設定禁止	82 µs	41 µs	20.5 μs	13.667 µs
1	0	-4	4				for v/4	1 fan	107 fan	1 fAD	436/fclk	設定禁止	109 µs	設定禁止	設定禁止	設定禁止	設定禁止
							IOLIOZ										
		1	l	L .	I	1											

т	_			-		IOLIVE										
I	1	1	0	1		fcLK	1 fAD	107 fAD	1 fAD	109/fclk	109 µs	27.25 µs	設定禁止	設定禁止	設定禁止	設定禁止
I		上記	以外								設定禁止					

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態 (ADCS = 0, ADCE = 0) で行ってください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 上記起動時間は競合がない状態を示します。競合時の起動時間については、図20 - 5の注2の説明 を参照してください。また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、 変換時間を選択してください。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、低電圧モード2を使用し、かつ変換クロック(fAD)は16 MHz以下で使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、変換クロック (fAD) は1~2 MHzとなります。
- 注意6. 変換対象にPGA出力を選択したときは、低電圧モード1を使用してください。
- 注意7. 低電圧モード1. 2で同時サンプリングを実施することは禁止です。

備考 fCLK: CPU/周辺ハードウェア・クロック周波数

発行日:2025年1月8日

表 20 - 6 A/D 変換時間の選択 (11/11)

(11) A/D 電源安定待ち時間なし低電圧モード 1, 2

(アドバンスド・モード)

	-	-タ・= -タ・=										(変換開始)		A/D変換時間 変換時間+害	間 削り込み出;	力遅延時間)	ı
(AD M1)		(ADM0) FR2 FR1 FR0 LV1 LV				モード	変換 クロック (fAD)	変換開始 遅延 クロック 数	変換 クロック 数	割り込み 出力遅延 クロック 数		1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.6 V ≦ AVREFP ≦ VDD ≦ 5.5 V	1.8 V ≦ AVREFP ≦ VDD ≦ 5.5 V	2.4 V ≦ AVREFP ≦ VDD ≦ 5.5 V	2.7 V≦ AVREFP≦ VDD≦ 5.5 V	2.7 V≦ AVREFP≦ VDD≦ 5.5 V
ADL SP	FR2	FR1	FR0	LV1	LV0							fclk = 1 MHz	fclk = 4 MHz	fclk = 8 MHz	fclk = 16 MHz	fclk = 32 MHz	fclk = 48 MHz
0	0	0	0	1	0	低電圧	fclk/32	1 fAD	80 fAD	1 fAD	2624/fcLK	設定禁止	設定禁止	設定禁止	設定禁止	82 µs	54.667 µs
0	0	0	1			1	fcLK/16	1 fAD	80 fAD	1 fAD	1312/fcLK	設定禁止	設定禁止	設定禁止	82 µs	41 µs	27.333 µs
0	0	1	0				fclk/8	1 fAD	80 fad	1 fAD	656/fclk	設定禁止	設定禁止	82 µs	41 µs	20.5 µs	13.667 µs
1	0	4	4				for v/A	1 fAD	107 fan	1 fAD	436/fclk	設定禁止	109 µs	設定禁止	設定禁止	設定禁止	設定禁止

$\overline{}$			_			IOLIVE										
Г	1	1	0	1		fclk	1 fAD	107 fAD	1 fAD	109/fclk	109 µs	27.25 µs	設定禁止	設定禁止	設定禁止	設定禁止
		上記	以外								設定禁止					

- 注意1. A/D変換時間は、43.6.1 A/Dコンバータ特性または44.6.1 A/Dコンバータ特性に示す変換クロック (fAD) と変換時間 (tCONV) の範囲内で選択してください。
- 注意2. FR2-FR0, LV1, LV0ビットを同一データ以外に書き換える場合は、変換停止状態(ADCS = 0, ADCE = 0) で行ってください。なお、変換待機状態/変換動作状態から変換停止状態にした場合は、変換停止状態で0.2µs以上経過したあとにFR2-FR0, LV1, LV0ビットを設定してください。
- 注意3. 変換時間は変換起動時間を含みません。1回目の変換では、変換起動時間を加算してください。 上記起動時間は競合がない状態を示します。競合時の起動時間については、図20 - 5の注2の説明 を参照してください。また変換時間は、クロック周波数の誤差を含みません。誤差を考慮して、 変換時間を選択してください。
- 注意4. 変換対象に内部基準電圧、または温度センサ出力電圧を選択したときは、低電圧モード2を使用し、かつ変換クロック(fAD)は16 MHz以下で使用してください。
- 注意5. +側の基準電圧に内部基準電圧を選択したときは、変換クロック (fAD) は1~2 MHzとなります。
- 注意6. 変換対象にPGA出力を選択したときは、低電圧モード1を使用してください。
- 注意7. 低電圧モード1. 2で同時サンプリングを実施することは禁止です。

備考 fclk: CPU/周辺ハードウェア・クロック周波数



3. 20.3.4 A/D コンパータ・モード・レジスタ 1(ADM1)(p. 1134)

誤)

(略)

- 注意1. ADM1レジスタを書き換える場合は、必ず変換停止状態(ADCS = 0, ADCE = 0) の ときに行ってください。
- 注意2. A/D変換を完了させるためには、ハードウエア・トリガ間隔を次の時間以上としてください。

ハードウエア・トリガ・ノーウエイト・モード時: fCLKの2クロック + 変換起動時間 + A/D変換時間

ハードウエア・トリガ・ウエイト・モード時: fclkの2クロック + 変換起動時間 + A/D電源安定待ち時間 + A/D変換時間

発行日: 2025年1月8日

正)

(略)

- 注意1. ADM1レジスタを書き換える場合は、必ず変換停止状態(ADCS = 0, ADCE = 0)の ときに行ってください。
- 注意2. A/D変換を完了させるためには、ハードウエア・トリガ間隔を次の時間以上としてください。

ハードウエア・トリガ・ノーウエイト・モード時: fclkの2クロック + 変換起動時間 + A/D変換時間

ハードウエア・トリガ・ウエイト・モード時: fcLκの2クロック + 変換起動時間 + A/D 電源安定待ち時間 + A/D変換時間 + 5μs

4. 20.3.5 A/D コンパータ・モード・レジスタ 2 (ADM2) (p. 1136, p. 1137)

誤)

(p. 1136)

図20 - 8 A/Dコンバータ・モード・レジスタ2(ADM2)のフォーマット(1/2)

アドレス : F0010H リセット時: 00H R/W属性 : R/W

 略号
 7
 6
 5
 4
 <3>
 <2>
 <1>
 <0>

 ADM2
 ADREFP1
 ADREFP0
 ADREFM
 0
 ADRCK
 AWC
 ADTYP1
 ADTYP0

ADREFP1	ADREFP0	A/Dコンバータの+側の基準電圧の選択
0	0	VDDから供給
0	1	P20/AVREFP/ANIOから供給
1	0	内部基準電圧から供給 ^{注1}
1	1	ディスチャージ

- ADREFP[1:0]ビットを書き換える場合、次の手順で設定してください。
- ① ADCE = 0に設定
- ② ADREFP[1:0] = 11Bに設定ADREFP[1:0] = 10Bに変更する場合のみ
- ③ 基準電圧ディスチャージ時間: 1 µsADREFP[1:0] = 10Bに変更する場合のみ
- ④ ADREFP[1:0]ビットの値を変更
- ⑤ 基準電圧安定待ち時間A
- ⑥ ADCE = 1に設定
- 基準電圧安定待ち時間B
 ADREFP[1:0] = 10Bに変更する場合: A = 5 μs, B = 1 μs +変換クロック (fAD) の2クロック
 ADREFP[1:0] = 00Bまたは01Bに変更する場合: Aはウエイト不要、B = 1 μs +変換クロック (fAD) の2クロック
- ⑦のウエイトのあとに、A/D変換開始してください。
- ADREFP[1:0] = 10Bに設定した場合、温度センサ出力電圧と内部基準電圧注1をA/D変換することはできません。
- 必ずADISS = 0としてA/D変換を行ってください。

(略)

発行日:2025年1月8日

正)

図20 - 8 A/Dコンバータ・モード・レジスタ2(ADM2)のフォーマット(1/2)

アドレス : F0010H リセット時: 00H R/W属性 : R/W

 略号
 7
 6
 5
 4
 <3>
 <2>
 <1>
 <0>

 ADM2
 ADREFP1
 ADREFP0
 ADREFM
 0
 ADRCK
 AWC
 ADTYP1
 ADTYP0

Ī	ADREFP1	ADREFP0	A/Dコンパータの+側の基準電圧の選択
	0	0	VDDから供給
	0	1	P20/AVREFP/ANI0から供給
	1	0	内部基準電圧から供給 ^{注1}
	1	1	ディスチャージ

- ・ADREFP[1:0]ビットを書き換える場合、次の手順で設定してください。
- ① ADCE = 0に設定
- ② 0.2µs以上をウエイト
- ③ ADREFP[1:0] = 11Bに設定ADREFP[1:0] = 10Bに変更する場合のみ
- ④ 基準電圧ディスチャージ時間: 1 μs ADREFP[1:0] = 10Bに変更する場合のみ
- ⑤ ADREFP[1:0]ビットの値を変更
- ⑥ 基準電圧安定待ち時間A
- ⑦ ADCE = 1に設定
- ⑧ 基準電圧安定待ち時間B

ADREFP[1:0] = 10Bに変更する場合: A = 5 μs, B = 1 μs +変換クロック(fAD)の2クロック ADREFP[1:0] = 00Bまたは01Bに変更する場合: A=4.8us、B = 1 μs +変換クロック(fAD)の2クロック

- ⑧のウエイトのあとに、A/D変換開始してください。
- ・ADREFP[1:0] = 10Bに設定した場合、温度センサ出力電圧と内部基準電圧注1をA/D変換することはできません。
- 必ずADISS = 0としてA/D変換を行ってください。

(p. 1137)

(略)

AWC	SNOOZE モードの設定
0	SNOOZE モード機能を使用しない
1	SNOOZE モード機能を使用する

STOPモード中のハードウェア・トリガ信号で、STOPモードを解除し、CPUを動作させることなくA/D 変換を行います(SNOOZEモード)。

- ・SNOOZEモード機能は、CPU/周辺ハードウェア・クロック(fcLK)に高速オンチップ・オシレータ・クロック、または中速オンチップ・オシレータ・クロックが選択されているときのみ設定可能です。高速オンチップ・オシレータ・クロック、または中速オンチップ・オシレータ・クロック以外が選択されている場合は設定禁止です。
- ·SNOOZEモード機能を使用するとき、ソフトウェア・トリガ・ウエイト・モード時はAWC = 0、ハードウェア・トリガ・ウエイト・モード時はAWC = 1に設定してください。
- ・ソフトウェア・トリガ・ノーウエイト・モード、ハードウェア・トリガ・ノーウエイト・モード、およびアドバンスド・モードでのSNOOZEモード機能は使用禁止です。
- ・ハードウェア・トリガ・ウエイト・モードの連続変換モードでのSNOOZEモード機能は使用禁止です。
- ・SNOOZEモード機能を使用するとき、ハードウェア・トリガ間隔は、「SNOOZEモードの運移時間を+変換起 動時間+ A/D電源安定待ち時間+ A/D変換時間+ fcLkの2クロック」以上の間隔を空けて設定してください。
- · SNOOZE機能を使用する場合でも、通常動作時はAWCビットを0に設定し、STOPモードへ移行する直前に AWC = 1に変更してください。

またSTOPモードから通常動作へ復帰後、必ずAWCビットを0に変更してください。

AWC = 1のままでは、その後のSNOOZEモード、通常動作に関係なく正常にA/D変換が開始されません。

(略)

発行日:2025年1月8日

(略)

AWC	SNOOZE モードの設定
0	SNOOZE モード機能を使用しない
1	SNOOZE モード機能を使用する

STOPモード中のハードウェア・トリガ信号で、STOPモードを解除し、CPUを動作させることなくA/D 変換を行います(SNOOZEモード)。

- ・SNOOZEモード機能は、CPU/周辺ハードウェア・クロック(fcLK)に高速オンチップ・オシレータ・クロック、または中速オンチップ・オシレータ・クロックが選択されているときのみ設定可能です。高速オンチップ・オシレータ・クロック、または中速オンチップ・オシレータ・クロック以外が選択されている場合は設定禁止です。
- ・SNOOZEモード機能を使用するとき、ソフトウェア・トリガ・ウエイト・モード時はAWC = 0、ハードウェア・トリガ・ウエイト・モード時はAWC = 1に設定してください。
- ・ソフトウェア・トリガ・ノーウエイト・モード、ハードウェア・トリガ・ノーウエイト・モード、およびアド バンスド・モードでのSNOOZEモード機能は使用禁止です。
- ・ハードウェア・トリガ・ウエイト・モードの連続変換モードでのSNOOZEモード機能は使用禁止です。
- ・SNOOZEモード機能を使用するとき、ハードウェア・トリガ間隔は、「SNOOZEモードの遷移時間^{注2} +変換起動時間+ A/D電源安定待ち時間+ A/D変換時間+ fclkの2クロック + 5us」以上の間隔を空けて設定してください。
- SNOOZE機能を使用する場合でも、通常動作時はAWCビットを0に設定し、STOPモードへ移行する直前にAWC = 1に変更してください。

またSTOPモードから通常動作へ復帰後、必ずAWCビットを0に変更してください。

AWC = 1のままでは、その後のSNOOZEモード、通常動作に関係なく正常にA/D変換が開始されません。


5. <u>39.6.1 セルフ・プログラミング手順 (p.1811)</u>

誤)

セルフ・プログラミングを利用してフラッシュ・メモリの書き換えを行う流れを示します。

セルフ・プログラミングで使用するレジスタの詳細は、39.6.2 フラッシュ・メモリを制御するレジスタを参照してください。

図 39-8 セルフ・プログラミング(フラッシュ・メモリの書き換え)の流れ




発行日:2025年1月8日

正)

セルフ・プログラミングを利用してフラッシュ・メモリの書き換えを行う流れを示します。

セルフ・プログラミングで使用するレジスタの詳細は、39.6.2 フラッシュ・メモリを制御するレジスタを参照してください。

図 39-8 セルフ・プログラミング(フラッシュ・メモリの書き換え)の流れ



6. <u>39.10.1 データ・フラッシュの概要 (p.1862)</u>

誤)

データ・フラッシュの概要は次のとおりです。

(略)

・データ・フラッシュの書き換え中に、DFLCTL レジスタを操作することは禁止

・データ・フラッシュの書き換え中に、**STOP モード**状態に遷移することは禁止 (略) 発行日:2025年1月8日

正)

データ・フラッシュの概要は次のとおりです。

(略)

・データ・フラッシュの書き換え中に、DFLCTL レジスタを操作することは禁止

・データ・フラッシュの書き換え中に、HALT/STOP モード状態に遷移することは禁止

7. 40.3 オンチップ・デバッグのセキュリティ設定 (p.1865)

誤)

第三者からメモリの内容を読み取られないために、以下のオンチップ・デバッグ機能を用意 しています。

- ・プログラマ・オンチップ・デバッガ接続禁止設定(39.9 セキュリティ設定を参照)
- ・ フラッシュ・メモリの000C3Hにオンチップ・デバッグ動作制御ビット(第38章 オプション・バイトを参照)
- ・ 000C4H-000CDH^注にオンチップ・デバッグ・セキュリティID設定領域
 - 注 オンチップ・デバッグ・セキュリティ・ID設定領域は、プログラマ接続ID認証の IDコード設定領域と共用しています。

表 40 - 1 オンチップ・デバッグ・セキュリティ ID

アドレス	オンチップ・デバッグ・セキュリティ IDコード
000C4H-000CDH	10 バイトの任意の ID コード ^注
040C4H-040CDH	

正)

第三者からメモリの内容を読み取られないために、以下のオンチップ・デバッグ機能を用意 しています。

- ・プログラマ・オンチップ・デバッガ接続禁止設定(39.9 セキュリティ設定を参照)
- ・ フラッシュ・メモリの000C3Hにオンチップ・デバッグ動作制御ビット (第38章 オプション・バイトを参照)
- ・ 000C4H-000CDH^注にオンチップ・デバッグ・セキュリティID設定領域

発行日:2025年1月8日

注 オンチップ・デバッグ・セキュリティ・ID設定領域は、プログラマ接続ID認証の IDコード設定領域と共用しています。

表 40 - 1 オンチップ・デバッグ・セキュリティ ID

アドレス	オンチップ・デバッグ・セキュリティ IDコード
000C4H-000CDH	10 バイトの任意の ID コード ^{並1,2}
040C4H-040CDH	

- 注1. "FFFFFFFFFFFFFFFFFFFH"は設定できません。
- 注2. ブート・スワップ使用時およびFLSECレジスタのBTFLGビットが0の状態のときには000C4H-000CDHと040C4H-040CDHに10バイトのオンチップ・デバッグ・セキュリティIDを設定してください。




8. <u>2.4 端子ブロック図 (p.91, p.98, p.104, p.105, p.106)</u>

誤)

(p. 91)


図 2 - 13 端子タイプ 7-2-1 の端子ブロック図



発行日:2025年1月8日

正)

図 2 - 13 端子タイプ 7-2-1 の端子ブロック図



Page 25 of 45



(p. 98)

図 2 - 20 端子タイプ 7-38-3 の端子ブロック図






図 2 - 20 端子タイプ 7-38-3 の端子ブロック図






(p. 104)

図 2 - 26 端子タイプ 8-41-1 の端子ブロック図





(p. 105)

図 2 - 27 端子タイプ 8-41-2 の端子ブロック図






図 2 - 27 端子タイプ 8-41-2 の端子ブロック図






(p. 106)


図 2 - 28 端子タイプ 8-42-1 の端子ブロック図





下図を追加

図 2 - 29 端子タイプ 12-38-2 の端子ブロック図





9. 20.3.9 アナログ入力チャネル指定レジスタ(ADS)(p. 1144)

誤)

(略)

- 注意8. STOPモードへ移行またはサブシステム・クロックでCPU動作中にHALTモードへ移行する場合は、ADISS = 1に設定しないでください。ADISS = 1のときは、43.3.2 電源電流特性または44.3.2 電源電流特性に示すA/Dコンバータ基準電圧電流 (IADREF) の電流値が加算されます。
- 注意9. ADISS = 1に設定した場合、ハードウェア・トリガ・ウエイト・モードかつワンショット変換モードは使用できません。
- **注意 10**. アドバンスド・モード ON のとき (ADM3.ADVMOD = 1)、ADS レジスタは 00H に設定してください。

正)

- 注意8. STOPモードへ移行またはサブシステム・クロックでCPU動作中にHALTモードへ移行する場合は、ADISS = 1に設定しないでください。ADISS = 1のときは、43.3.2 電源電流特性または44.3.2 電源電流特性に示すA/Dコンバータ基準電圧電流 (IADREF) の電流値が加算されます。
- 注意9. ADISS = 1に設定した場合、ハードウェア・トリガ・ウエイト・モードかつワンショット変換モードは使用できません。
- 注意 10. ADISS = 1 に設定した場合、ソフトウェア・トリガ・ウエイト・モードかつワンショット変換モードは使用できません。
- 注意 11. アドバンスド・モード ON のとき(ADM3.ADVMOD = 1)、ADS レジスタは 00H に設定してください。

10. 20.3.10 アナログ入力チャネル指定レジスタ n (アドバンスド)

(ADSn) (n = 0-3) (p. 1146)

誤)

(略)

- 注意 10.標準 2 モードと低電圧 2 モードでは、PGA 入力を変換対象として選択することは禁止です。
- 注意 11.PGA, DAC, CMP などで使用する ANI を ADSn レジスタで変換対象とすることは 禁止です。
- **注意 12.ADSPSCn[1:0]**ビットに **10B** もしくは **11B** を設定する場合、**ADSn[4:0]**ビットは **00000B** を設定してください。

正)

注 11 を削除

- 注意 10.標準 2 モードと低電圧 2 モードでは、PGA 入力を変換対象として選択することは禁止です。
- 注意 11.ADSPSCn[1:0]ビットに 10B もしくは 11B を設定する場合、ADSn[4:0]ビットは 00000B を設定してください。

11. <u>20.6.2 ソフトウェア・トリガ・ノーウエイト・モード(セレクト・モ</u>ード、ワンショット変換モード)(p. 1159)

誤)

(略)

注意 変換動作中に上記④、⑤、⑥を検出した場合、次の変換クロック(fAD)の立ち上がりから自動的 に再変換動作を開始します。再変換動作1回目の変換時間は、ソフトウェア・トリガ・ウエイト・モード/ハードウェア・トリガ・ウエイト・モードのA/D電源安定待ち時間ありの場合と同じ時間になります。(表20-6 A/D変換時間の選択 (3/11)、表20-6 A/D変換時間の選択 (4/11) 参照)

正)

(略)

注意1. 変換動作中に上記④、⑤、⑥を検出した場合、次の変換クロック(fAD)の立ち上がりから自動的に再変換動作を開始します。再変換動作1回目の変換時間は、ソフトウェア・トリガ・ウエイト・モード/ハードウェア・トリガ・ウエイト・モードのA/D電源安定待ち時間ありの場合と同じ時間になります。(表20-6 A/D変換時間の選択(3/11)、表20-6 A/D変換時間の選択(4/11)参照)

注意2. ソフトウエア・トリガ・ウエイト・モード(セレクト・モード、ワンショット変換モード)では、ADISS = 1の設定(入力ソース = 温度センサ出力電圧、内部基準電圧)は使用できません。

12. <u>24.3.8 シリアル・ステータス・レジスタ mn(SSRmn)(mn = 00-03, 10, 11) (p. 1289)</u>

誤)

(略)

- 注意1. BFFmn = 1のときにSDRmnレジスタに書き込みをすると、格納されている送信/受信データが破壊され、オーバラン・エラー(OVFmn = 1)と検出されます。
- 注意 2. SNOOZE モード (SWCm = 1) で簡易 SPI (CSI) 受信する場合、OVFmn フラグは動作しません。

(略)

正)

(略)


- 注意1. BFFmn = 1のときにSDRmnレジスタに書き込みをすると、格納されている送信/受信データが破壊され、オーバラン・エラー(OVFmn = 1)と検出されます。
- 注意 2. SNOOZE モード (SWCm = 1) で簡易 SPI (CSI) 受信する場合、OVFmn フラグおよび BFFmn フラグは動作しません。

13. 27.4.3 リピート・モード (p.1641)

誤)


(略)

図 27 - 20 リピート・モードの使用例 2: D/A コンバータを使ったサイン波出力



正)

図 27 - 20 リピート・モードの使用例 2: D/A コンバータを使ったサイン波出力



14. 29.4 割り込み処理動作 (p.1681, p.1683)

誤)

(p. 1681)

(略)

表29-4 ベクタ割り込み処理までの時間

	最小時間	最大時間 ^注		
処理時間(PFBE = 0設定時)	9クロック	16クロック		
処理時間(PFBE = 1設定時)	11/クロック	20 クロック		

(略)

正)


(略)

表29-4 マスカブル割り込み要求発生からベクタ割り込み処理までの時間

	最小時間	最大時間 ^注		
処理時間(PFBE = 0設定時)	9クロック	16クロック		
処理時間(PFBE = 1設定時)	13 クロック	24 クロック		


(p. 1683)

図29-8 割り込み要求の受け付けタイミング(最小時間)




備考 1クロック: 1/fclk (fclk: CPUクロック)

図29-9 割り込み要求の受け付けタイミング(最大時間)




発行日:2025年1月8日

図29-8 割り込み要求の受け付けタイミング(最小時間)



備考 1クロック: 1/fclk (fclk: CPUクロック)

図29-9 割り込み要求の受け付けタイミング(最大時間)



15. <u>42.2 オペレーション一覧 (p.1891)</u>

誤)

表42-5 オペレーション一覧 (17/18)

命				クロック				フラグ		
令群	ニモニック	オペランド	パイト	注1	注2	オペレーション	Z	AC	CY	
スタ	PUSH	PSW	2	1	-	$(SP-1) \leftarrow PSW, (SP-2) \leftarrow 00H,$ $SP \leftarrow SP-2$				
ック操		rp	1	1	-	$(SP - 1) \leftarrow rpH, (SP - 2) \leftarrow rpL,$ $SP \leftarrow SP - 2$				
作	POP	PSW	2	3	_	PSW ← (SP + 1), SP ← SP + 2	R	R	R	
		гр	1	1	_	$rpL \leftarrow (SP)$, $rpH \leftarrow (SP + 1)$, $SP \leftarrow SP + 2$				
	MOVW	SP, #word	4	1	-	SP ← word				
		SP, AX	2	1	_	SP ← AX				
		AX, SP	2	1	-	AX ← SP				
		HL, SP	3	1	-	HL ← SP				
		BC, SP	3	1	_	BC ← SP				
		DE, SP	3	1	_	DE ← SP				
	ADDW	SP, #byte	2	1	-	SP ← SP + byte				
	SUBW	SP, #byte	2	1	-	SP ← SP – byte				
無	BR	AX	2	3	_	PC ← CS, AX				
条件		\$addr20	2	3	-	PC ← PC + 2 + jdisp8				
分岐		\$!addr20	3	3	-	PC ← PC + 3 + jdisp16				
収		!addr16	3	3	_	PC ← 0000, addr16				
		!laddr20	4	3	_	PC ← addr20				
条	BC	\$addr20	2	2/4/6注3	_	PC ← PC + 2 + jdisp8 if CY = 1				
件付	BNC	\$addr20	2	2/4/6注3	_	PC ← PC + 2 + jdisp8 if CY = 0				
き分	BZ	\$addr20	2	2/4/6注3	-	PC ← PC + 2 + jdisp8 if Z = 1				
岐	BNZ	\$addr20	2	2/4/6注3	-	PC ← PC + 2 + jdisp8 if Z = 0				
	вн	\$addr20	3	2/4/6注3	-	PC ← PC + 3 + jdisp8 if (Z V CY) = 0				
	BNH	\$addr20	3	2/4/6注3	-	PC ← PC + 3 + jdisp8 if (Z V CY) = 1				
	ВТ	saddr.bit, \$addr20	4	3/5/7注3	_	PC ← PC + 4 + jdisp8 if (saddr).bit = 1				
		sfr.bit, \$addr20	4	3/5/7注3	_	PC ← PC + 4 + jdisp8 if sfr.bit = 1				
		A.bit, \$addr20	3	3/5/7注3	_	PC ← PC + 3 + jdisp8 if A.bit = 1				
		PSW.bit, \$addr20	4	3/5/7注3	-	PC ← PC + 4 + jdisp8 if PSW.bit = 1				
		[HL].bit, \$addr20	3	3/5/7注3	6/7/9注3	PC ← PC + 3 + jdisp8 if (HL).bit = 1				
		ES:[HL].bit, \$addr20	4	4/6/8注3	7/8/10 ±3	PC ← PC + 4 + jdisp8 if (ES, HL).bit = 1				

- 注1. 内部RAM領域、SFR領域および拡張SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (four) 数
- 注2. コード・フラッシュ領域および8ビット命令でデータ・フラッシュ領域をアクセスしたときのCPUクロック(fcLK)数。
- 注3 クロック数は"条件不成立時/条件成立時 (PFBE = 0設定時) /条件成立時 (PFBE = 1設定時) "を表しています。
- 備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする 場合、最大2倍+3クロックになります。



正)

表42-5 オペレーション一覧 (17/18)

命				クロック				フラグ		
令群	ニモニック	オペランド	バイト	注1	注2	オペレーション	Z	AC	C	
スタ	PUSH	PSW	2	1	-	$(SP-1) \leftarrow PSW, (SP-2) \leftarrow 00H,$ $SP \leftarrow SP-2$				
ッ ク 操		Ф	1	1	_	$(SP - 1) \leftarrow rpH, (SP - 2) \leftarrow rpL,$ $SP \leftarrow SP - 2$				
作	POP	PSW	2	3	_	PSW ← (SP + 1), SP ← SP + 2	R	R	F	
		гр	1	1	_	$rpL \leftarrow (SP), rpH \leftarrow (SP + 1), SP \leftarrow SP + 2$				
	MOVW	SP, #word	4	1	_	SP ← word				
		SP, AX	2	1	-	SP ← AX				
		AX, SP	2	1	_	AX ← SP				
		HL, SP	3	1	_	HL ← SP				
		BC, SP	3	1	_	BC ← SP				
		DE, SP	3	1	_	DE ← SP				
	ADDW	SP, #byte	2	1	_	SP ← SP + byte				
	SUBW	SP, #byte	2	1	_	SP ← SP – byte				
無	BR	AX	2	3/5注3	-	PC ← CS, AX				
条 件		\$addr20	2	3/5注3	_	PC ← PC + 2 + jdisp8				
分岐		\$!addr20	3	3/5注3	_	PC ← PC + 3 + jdisp16				
~		!addr16	3	3/5注3	_	PC ← 0000, addr16				
が岐		!!addr20	4	3/5注3	-	PC ← addr20				
条	ВС	\$addr20	2	2/4/6注4	-	PC ← PC + 2 + jdisp8 if CY = 1				
件付	BNC	\$addr20	2	2/4/6注4	_	PC ← PC + 2 + jdisp8 if CY = 0				
き分	BZ	\$addr20	2	2/4/6注4	-	PC ← PC + 2 + jdisp8 if Z = 1				
岐	BNZ	\$addr20	2	2/4/6注4	_	PC ← PC + 2 + jdisp8 if Z = 0				
	ВН	\$addr20	3	2/4/6注4	_	PC ← PC + 3 + jdisp8 if (Z V CY) = 0				
	BNH	\$addr20	3	2/4/6注4	_	PC ← PC + 3 + jdisp8 if (Z V CY) = 1				
	ВТ	saddr.bit, \$addr20	4	3/5/7注4	_	PC ← PC + 4 + jdisp8 if (saddr).bit = 1				
		sfr.bit, \$addr20	4	3/5/7注4	_	PC ← PC + 4 + jdisp8 if sfr.bit = 1				
		A.bit, \$addr20	3	3/5/7注4	_	PC ← PC + 3 + jdisp8 if A.bit = 1				
		PSW.bit, \$addr20	4	3/5/7注4	_	PC ← PC + 4 + jdisp8 if PSW.bit = 1	1			
		[HL].bit, \$addr20	3	3/5/7注4	6/7/9注4	PC ← PC + 3 + jdisp8 if (HL).bit = 1				
		ES:[HL].bit, \$addr20	4	4/6/8注4	7/8/10 注4	PC ← PC + 4 + jdisp8 if (ES, HL).bit = 1				

発行日: 2025年1月8日

- 注1. 内部RAM領域、SFR領域および2nd SFR領域をアクセスしたとき、またはデータ・アクセスをしないときのCPUクロック (fCLK) 数。
- 注2. コード・フラッシュ・メモリ領域および8ビット命令でデータ・フラッシュ・メモリ領域をアクセスしたときのCPUクロック (fcLK) 数。
- **注3.** クロック数は"PFBE = 0設定時/PFBE = 1設定時"を表しています。
- 注4. クロック数は"条件不成立時/条件成立時 (PFBE = 0設定時) /条件成立時 (PFBE = 1設定時) "を表しています。
- (備考 クロック数は内部ROM (フラッシュ・メモリ) 領域にプログラムがある場合です。内部RAM領域から命令フェッチする 場合、最大2倍+3クロックになります。

16. 43.2 発振回路特性 (p.1896)

誤)

43.2.1 X1, XT1 発振回路特性

(IA = -40~+105°C, 2.4 V≦VDD≦5.5 V (20~32 ピン製品) , 1.6 V≦VDD≦5.5 V (40~64 ピン製品) , VSS = 0 V)									
項目	発振子	条件	Min.	Тур.	Max.	単位			
X1クロック発振許容入力周期 ^注	セラミック発振子/水晶振動子		0.05		1	μs			
XT1クロック発振周波数(fxT) ^注	水晶振動子			32.768		kHz			

注 発振回路の許容範囲を示すものです。必ず実装回路上での評価を発振子メーカに依頼し、発振特性を確認してご使用ください。また、命令実行時間は、43.4 AC特性を参照してください。

注意 リセット解除後は、高速オンチップ・オシレータ・クロックによりCPUが起動されるため、X1クロックの発振安定時間は 発振安定時間カウンタ状態レジスタ(OSTC)でユーザにて確認してください。また使用する発振子で発振安定時間を十分 に評価してから、OSTC レジスタ、発振安定時間選択レジスタ(OSTS)の発振安定時間を決定してください。 発行日: 2025年1月8日

正)

43.2.1 X1発振回路特性

 $(T_A = -40 \sim +105^{\circ}C, 1.6 \text{ V} \leq \text{VDD} \leq 5.5 \text{ V, Vss} = 0 \text{ V})$

項目	発振子	条件	Min.	Тур.	Max.	単位
X1クロック発振許容入力周期 ^注	セラミック発振子/水晶振動子		0.05		1	μs

注 発振回路の許容範囲を示すものです。必ず実装回路上での評価を発振子メーカに依頼し、発振特性を確認してご使用ください。また、命令実行時間は、43.4 AC特性を参照してください。

注意 リセット解除後は、高速オンチップ・オシレータ・クロックによりCPUが起動されるため、X1クロックの発振安定時間は 発振安定時間カウンタ状態レジスタ (OSTC) でユーザにて確認してください。また使用する発振子で発振安定時間を十分 に評価してから、OSTC レジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

43.2.2 XT1 発振回路特性

(TA = -40~+105°C, 2.4 V≦VDD≦5.5 V (20~32 ピン製品), 1.6 V≦VDD≦5.5 V (40~64 ピン製品), VSS = 0 V)

項目	発振子	条件	Min.	Тур.	Max.	単位
XT1クロック発振周波数 (fxT) 注	水晶振動子			32.768		kHz

注 発振回路の許容範囲を示すものです。必ず実装回路上での評価を発振子メーカに依頼し、発振特性を確認してご使用ください。また、命令実行時間は、43.4 AC特性を参照してください。



17. 43.3.2 電源電流特性 (p.1907, p.1910)

誤)

(p.1907)

 $(TA = -40 \sim +105^{\circ}C, 1.6 \text{ V} \leq \text{EVDD0} \leq \text{VDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss0} = 0 \text{ V})$

(2/5)

項目	略号		条件					Тур.	Max.	単位
電源電流注1	IDD1	動作モード	LS (低速メイン)	fmx = 8 MHz注4、	通常動作	V _{DD} = 5.0 V		0.9	2.4	mA
			モード	発振子接続		V _{DD} = 1.8 V		0.9	2.4	

注1. VDD, EVDDOに流れるトータル電流です。入力端子をVDD, EVDDOまたはVss, EVssoに固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LS(低速メイン)モード、LV(低電

圧メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値は周辺動作電流を含

みます。ただし、FAA、A/Dコンバータ、S&H回路、D/Aコンバータ、PGA、コンパレータ、TRNG、LVD回路、I/Oポート、内蔵プルアップ/プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。

- 注**2.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**3.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。

(略)

正)

 $(TA = -40 \sim +105^{\circ}C, 1.6 \text{ V} \leq \text{EVDD0} \leq \text{VDD} \leq 5.5 \text{ V}, \text{Vss} = \text{EVss0} = 0 \text{ V})$

(2/5)

項目	略号		条件						Max.	単位
電源電流注1	IDD1	動作モード	LS (低速メイン)	fmx = 8 MHz注4、	通常動作	V _{DD} = 5.0 V		0.9	2.4	mA
			モード	発振子接続		V _{DD} = 1.8 V		0.9	2.4	

- 注1. VDD, EVDDOに流れるトータル電流です。入力端子をVDD, EVDDOまたはVss, EVssoに固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LS(低速メイン)モード、LP(低電力メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値にはPCLBUZ、TAU、SAU、IICA、タイマRD2、タイマRX、16ビット・タイマKB30, KB31,KB32機能の動作電流を含みます。その他の周辺機能の動作電流は含みません。
- 注**2.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**3.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。

(p. 1910)

注1. VDD, EVDD0に流れるトータル電流です。入力端子をVDD, EVDD0またはVss, EVss0に固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LS(低速メイン)モード、LV(低電

圧メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値は周辺動作電流を含

みます。ただし、FAA、A/Dコンバータ、S&H回路、D/Aコンバータ、PGA、コンパレータ、TRNG、LVD回路、I/Oポート、内蔵プルアップ/プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。HALTモード時はRTCに流れる電流を含みます。

- 注2. フラッシュ・メモリでのHALT命令実行時。
- 注**3.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**5.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。

(略)

- 発行日:2025年1月8日
- 注1. VDD, EVDDOに流れるトータル電流です。入力端子をVDD, EVDDOまたはVSS, EVSSOに固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LS(低速メイン)モード、LP(低電力メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値にはPCLBUZ、TAU、SAU、IICA、タイマRD2、タイマRX、16ビット・タイマKB30, KB31,KB32機能の動作電流を含みます。その他の周辺機能の動作電流は含みません。
- 注2. フラッシュ・メモリでのHALT命令実行時。
- 注**3.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**5.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。

18. 44.2 発振回路特性 (p.1978)

誤)

44.2.1 X1, XT1 発振回路特性

 $(TA = -40 \sim +125$ °C, 2.7 $V \le VDD \le 5.5 V$, VSS = 0 V)

項目	発振子	条件	Min.	Тур.	Max.	単位
X1クロック発振許容入力周期 ^注	セラミック発振子/水晶振動子		0.05		1	μs
XT1クロック発振周波数(fxT)注	水晶振動子			32.768		kHz

- 注 発振回路の許容範囲を示すものです。必ず実装回路上での評価を発振子メーカに依頼し、発振特性を確認してご使用ください。また、命令実行時間は、44.4 AC特性を参照してください。
- 注意 リセット解除後は、高速オンチップ・オシレータ・クロックによりCPUが起動されるため、X1クロックの発振安定時間は 発振安定時間カウンタ状態レジスタ (OSTC) でユーザにて確認してください。また使用する発振子で発振安定時間を十分 に評価してから、OSTC レジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

正)

44.2.1 X1発振回路特性

 $(TA = -40 \sim +125^{\circ}C, 2.7 \text{ V} \leq \text{VDD} \leq 5.5 \text{ V}, \text{Vss} = 0 \text{ V})$

項目 発振子		条件	Min.	Тур.	Max.	単位
X1クロック発振許容入力周期 ^注	セラミック発振子/水晶振動子		0.05		1	μs

- 注 発振回路の許容範囲を示すものです。必ず実装回路上での評価を発振子メーカに依頼し、発振特性を確認してご使用ください。また、命令実行時間は、44.4 AC特性を参照してください。
- 注意 リセット解除後は、高速オンチップ・オシレータ・クロックによりCPUが起動されるため、X1クロックの発振安定時間は 発振安定時間カウンタ状態レジスタ (OSTC) でユーザにて確認してください。また使用する発振子で発振安定時間を十分 に評価してから、OSTC レジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

44.2.2 XT1 発振回路特性

(TA = -40~+125°C, 2.7 V ≦ VDD ≦ 5.5 V (40~64 ピン製品), VSS = 0 V)

項目 発振子		条件	Min.	Тур.	Max.	単位
XT1クロック発振周波数 (fxT) 注 水晶振動子				32.768		kHz

注 発振回路の許容範囲を示すものです。必ず実装回路上での評価を発振子メーカに依頼し、発振特性を確認してご使用ください。また、命令実行時間は、44.4 AC特性を参照してください。



19. 44.3.2 電源電流特性 (p. 1987, p.1990)

誤)

(p. 1987)

 $(TA = -40 \sim +125^{\circ}C, 2.7 \text{ V} \le EVDD0 \le VDD \le 5.5 \text{ V}, Vss = EVss0 = 0 \text{ V})$

(2/5)

項目	略号			条件			Min.	Typ.	Max.	単位
電源電流注1	IDD1	動作モード	LS(低速メイン)	fmx = 8 MHz ^{注4} 、	通常動作	VDD = 5.0 V		0.9	2.8	mA
			モード	発振子接続		VDD = 2.7 V		0.9	2.8	

注1. VDD, EVDD0に流れるトータル電流です。入力端子をVDD, EVDD0またはVss, EVss0に固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LS(低速メイン)モード、LV(低電

圧メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値は周辺動作電流を含

みます。ただし、FAA、A/Dコンバータ、S&H回路、D/Aコンバータ、PGA、コンパレータ、TRNG、LVD回路、I/Oポート、内蔵プルアップ/プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。

- 注**2.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**3.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。

(略)

正)

 $(TA = -40 \sim +125^{\circ}C, 2.7 \text{ V} \leq EVDD0 \leq VDD \leq 5.5 \text{ V}, Vss = EVss0 = 0 \text{ V})$

(2/5)

項目	略号			条件			Min.	Тур.	Max.	単位
電源電流注1	IDD1	動作モード	LS(低速メイン)	fmx = 8 MHz注4、	通常動作	VDD = 5.0 V		0.9	2.8	mA
			モード	発振子接続		VDD = 2.7 V		0.9	2.8	

- 注1. VDD, EVDDOに流れるトータル電流です。入力端子をVDD, EVDDOまたはVss, EVssoに固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LS(低速メイン)モード、LP(低電力メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値にはPCLBUZ、TAU、SAU、IICA、タイマRD2、タイマRX、16ビット・タイマKB30, KB31,KB32機能の動作電流を含みます。その他の周辺機能の動作電流は含みません。
- 注**2.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**3.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。



(p. 1990)

注1. VDD, EVDD0に流れるトータル電流です。入力端子をVDD, EVDD0またはVss, EVss0に固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LS(低速メイン)モード、LV(低電

圧メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値は周辺動作電流を含

みます。ただし、FAA、A/Dコンバータ、S&H回路、D/Aコンバータ、PGA、コンパレータ、TRNG、LVD回路、I/Oポート、内蔵プルアップ/プルダウン抵抗、データ・フラッシュ書き換え時に流れる電流は含みません。HALTモード時はRTCに流れる電流を含みます。

- 注2. フラッシュ・メモリでのHALT命令実行時。
- 注**3.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**5.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。

(略)

- 発行日:2025年1月8日
- 注1. VDD, EVDDOに流れるトータル電流です。入力端子をVDD, EVDDOまたはVSS, EVSSOに固定した状態での入力リーク電流を含みます。HS(高速メイン)モード、LP(低電力メイン)モード時、LV(低電圧メイン)モード時、電源電流のTyp.値は周辺動作電流を含みません。Max.値にはPCLBUZ, TAU, SAU, IICA, タイマRD2, タイマRX, 16ビット・タイマKB30, KB31,KB32機能の動作電流を含みます。その他の周辺機能の動作電流は含みません。
- 注2. フラッシュ・メモリでのHALT命令実行時。
- 注**3.** 高速システム・クロック、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**4.** 高速オンチップ・オシレータ、高速システム・クロック、低速オンチップ・オシレータ、サブシステム・クロックは停止時。
- 注**5.** 高速オンチップ・オシレータ、中速オンチップ・オシレータ、低速オンチップ・オシレータ、サブシステム・クロックは停止時。

20. <u>44.4 AC特性 (p. 1995)</u>

誤)

 $(TA = -40 \sim +125^{\circ}C, 2.7 \text{ V} \leq EVDD0 \leq VDD \leq 5.5 \text{ V}, VSS = EVSS0 = 0 \text{ V})$

項目	略号		条件		Min.	Тур.	Max.	単位
命令サイクル	Tcy	メイン・	HS(高速メイン)	Eード(プリフェッチON)	0.02083		1	μs
		システム・	HS(高速メイン) =	Eード(プリフェッチOFF)	0.03125		1	μs
		クロック (fmain)	LS(低速メイン)モ	<u>-</u> ⊦	0.04167		1	μs
		動作	LP (低電力メイン)	モード	0.5		1	μs
		サブシステム・クロ	ロック(fsua)動作		26.041	30.5	31.3	μs
		セルフ・	HS(高速メイン)	E- F	0.03125		1	μs
		プログラミング時	LS(低速メイン)モ		0.04167		1	μs
外部システム・クロック	fex			-	1.0		20.0	MHz
周波数	fexs				32		38.4	kHz
外部システム・クロック	texH,				24			ns
入力	texu							
ハイ、ロウ・レベル幅	texus,				13.7			μs
	texus							
TI00-TI03	tтıн,				1/fмск			ns
入力ハイ・レベル幅、	tTIL				+10			
ロウ・レベル幅								
タイマRJ入力サイクル	tc	TRJIO			100			ns
タイマRJ入力	tтлін,	TRJIO			40			ns
ハイ・レベル幅、	ttuil							
ロウ・レベル幅					3/fclk			
タイマRD2入力	tтын,	TRDIOA0, TRDIOA1, TRDIOB0, TRDIOB1,						ns
ハイ・レベル幅、	ttdil	TRDIOCO, TRDIOC	C1, TRDIOD0, TRDIC	DD1				
ロウ・レベル幅								
タイマRD2強制遮断信号	trosil	P137/INTP0		2 MHz≦fcLκ≦48 MHz	1			μs
入力ロウ・レベル幅				fcLk ≦ 2 MHz	1/fclk			μs
					+1			
タイマRG2入力	tтсін,	TRGIOA, TRGIOB,	, TRGIDZ, TRGTRG		2.5/fclk			ns
ハイ・レベル幅、	trgil							
ロウ・レベル幅	_							
TO00-TO03	fro	HS (高速メイン)		4.0 V ≦ EVDD0 ≦ 5.5 V			16	MHz
TKBO00, TKBO01,		LS(低速メイン)	モード	2.7 V ≦ EVDD0 < 4.0 V			8	MHz
TKBO10, TKBO11,		LP(低電カメイン)) モード				2	MHz
TKBO20, TKBO21,								
TRJIO0, TRJO0,								
TRGIOA, TRGIOB,								
TRDIOA0, TRDIOA1,								
TRDIOBO, TRDIOB1,								
TRDIOCO, TRDIOC1,								
TRDIOD0, TRDIOD1								
出力周波数 PCLBUZ0, PCLBUZ1	fPCL	HS(高速メイン)	x_ t	4.0 V≤EVppo≤5.5 V			16	MHz
出力周波数	IFUL		_	4.0 V ≦ EVDD0 ≦ 5.5 V 2.7 V ≤ EVDD0 < 4.0 V	-		16 8	MHz
四月间似熟		LS(低速メイン)		2.1 V ≧ EVDD0 < 4.0 V			2	MHz
about the second of the second		LP (低電カメイン)		071/41/ 455::	1			
割り込み入力ハイ・レベ	tinth,	INTP0, INTP20, IN	IPZI	2.7 V ≦ V _{DD} ≦ 5.5 V	1			μs
ル幅、ロウ・レベル幅	UNIL	INTP1-INTP11		2.7 V ≤ EVDD0 ≤ 5.5 V	1			μs

正)

 $(TA = -40 \sim +125$ °C, 2.7 $V \le EVDD0 \le VDD \le 5.5 V$, VSS = EVSS0 = 0 V)

発行日:2025年1月8日

項目	略号		条件		Min.	Тур.	Max.	単位
命令サイクル	Tcy	メイン・	HS(高速メイン)モ	ード(プリフェッチON)	0.02083		1	μs
		システム・	HS(高速メイン)モ	ード(プリフェッチOFF)	0.03125		1	μs
		クロック(fmain)	LS(低速メイン)モ	− F*	0.04167		1	μs
		動作	LP(低電力メイン)	モード	0.5		1	μs
		サブシステム・クロ	コック (fsua) 動作		26.041	30.5	31.3	μs
		セルフ・	HS(高速メイン)モ	:- F	0.03125		1	μs
		プログラミング時	LS(低速メイン)モ	- F	0.04167		1	μs
外部システム・クロック	fex				1.0		20.0	MHz
周波数	fexs				32		38.4	kHz
外部システム・クロック	texH,				24			ns
入力	texu							
ハイ、ロウ・レベル幅	texus,				13.7			μs
	texus							
TI00-TI03	tтıн,				1/fмск			ns
入力ハイ・レベル幅、	ttiL				+10			
ロウ・レベル幅								
タイマRJ入力サイクル	tc	TRJIO			100			ns
タイマRJ入力	t тлін,	TRJIO			40			ns
ハイ・レベル幅、	ttuil							
ロウ・レベル幅					3/fclk			
タイマRD2入力	tтын,	TRDIOA0, TRDIOA1, TRDIOB0, TRDIOB1,						ns
ハイ・レベル幅、	TTDIL	TRDIOC0, TRDIOC	C1, TRDIOD0, TRDIO	D1				
ロウ・レベル幅								
タイマRD2強制遮断信号	trosil	P137/INTP0		2 MHz ≦ fcLk ≤ 48 MHz	1			μs
入力ロウ・レベル幅				fclk ≦2 MHz	1/fcLK +1			μs
タイマRG2入力	ттын,	TRGIOA, TRGIOB,	TRGIDZ, TRGTRG		2.5/fclk			ns
ハイ・レベル幅、	trgiL		,					
ロウ・レベル幅								
TO00-TO03	fro	HS (高速メイン)	モード	4.0 V ≤ EVDD0 ≤ 5.5 V			12	MHz
TKBO00, TKBO01,		LS (低速メイン)	モード	2.7 V ≤ EVppq < 4.0 V			8	MHz
TKBO10, TKBO11,		LP(低電カメイン)	±− ۴				2	MHz
TKBO20, TKBO21,		Li (IBIE)	- '				_	
TRJI00, TRJ00,								
TRGIOA, TRGIOB,								
TRDIOA0, TRDIOA1,								
TRDIOB0, TRDIOB1,								
TRDIOC0, TRDIOC1,								
TRDIOD0, TRDIOD1								
出力周波数				I			_	
PCLBUZ0, PCLBUZ1	fPCL	HS(高速メイン)		4.0 V ≤ EVDD0 ≤ 5.5 V			12	MHz
出力周波数		LS(低速メイン)	モード	2.7 V ≦ EVDD0 < 4.0 V			8	MHz
		LP(低電カメイン)	モード				2	MHz
割り込み入力ハイ・レベ	tinth,	INTP0, INTP20, IN	TP21	2.7 V ≦ VDD ≦ 5.5 V	1			μs
ル幅、ロウ・レベル幅	tintl	INTP1-INTP11		2.7 V ≦ EVDD0 ≦ 5.5 V	1			μs
	-	-		1				_