

RENESAS TECHNICAL UPDATE

〒135-0061 東京都江東区豊洲3-2-24 豊洲フォレシア
ルネサス エレクトロニクス株式会社
問合せ窓口 <https://www.renesas.com/jp/ja/support/contact/>

製品分類	MPU & MCU	発行番号	TN-RX*-A0285A/J	Rev.	第1版
題名	RX140 グループ ユーザーズマニュアルハードウェア編 Rev.1.10 の誤記訂正		情報分類	技術情報	
適用製品	RX140 グループ	対象ロット等	関連資料	RX140 グループ ユーザーズマニュアルハードウェア編 Rev.1.10 (R01UH0905JJ0110)	
		全ロット			

RX140 グループ ユーザーズマニュアル ハードウェア編 Rev.1.10 において誤記がありましたので、以下のとおり訂正いたします。

•Page 96 of 1544

「3.1 動作モードの種類と選択」の本文1行目を以下のとおり訂正いたします。

【変更前】

動作モードはリセット解除時の端子のレベルで選択します。

【変更後】

動作モードには、リセット (**RES# 端子リセット、パワーオンリセット**) 解除時のモード設定端子のレベルによって**選択できるものと、リセット解除後にソフトウェアで選択できるものがあります。**

•Page 130 of 1544

「表 6.2 リセット種別ごとの初期化対象」において、以下のとおり動作モードのリセット要因から、電圧監視 0 リセットを除外いたします。

【変更前】

表 6.2 リセット種別ごとの初期化対象

リセット対象	リセット要因						
	RES# 端子 リセット	パワーオン リセット	電圧監視 0 リセット	独立ウォッチ ドッグタイマ リセット	電圧監視 1 リセット	電圧監視 2 リセット	ソフトウェア リセット
(省略)							
動作モード(注3)	○	○	○	—	—	—	—
上記以外のレジスタ、CPUおよび内部状態	○	○	○	○	○	○	○

【変更後】

表 6.2 リセット種別ごとの初期化対象

リセット対象	リセット要因						
	RES# 端子 リセット	パワーオン リセット	電圧監視 0 リセット	独立ウォッチ ドッグタイマ リセット	電圧監視 1 リセット	電圧監視 2 リセット	ソフトウェア リセット
(省略)							
動作モード(注3)	○	○	—	—	—	—	—
上記以外のレジスタ、CPUおよび内部状態	○	○	○	○	○	○	○

•Page 170 of 1544

「9.2.2 システムクロックコントロールレジスタ 3 (SCKCR3)」において、CKSEL[2:0] ビットの説明文に以下のとおり制限事項を追加いたします。

【変更前】

CKSEL[2:0] ビット (クロックソース選択ビット)

システムクロック (ICLK)、周辺モジュールクロック (PCLKB, PCLKD)、FlashIF クロック (FCLK) のクロックソースを低速オンチップオシレータ (LOCO)、高速オンチップオシレータ (HOCO)、メインクロック発振器、サブクロック発振器、PLL 回路から選択します。

停止しているクロックソースへの切り替えは禁止です。

【変更後】

CKSEL[2:0] ビット (クロックソース選択ビット)

システムクロック (ICLK)、周辺モジュールクロック (PCLKB, PCLKD)、FlashIF クロック (FCLK) のクロックソースを低速オンチップオシレータ (LOCO)、高速オンチップオシレータ (HOCO)、メインクロック発振器、サブクロック発振器、PLL 回路から選択します。

停止しているクロックソースへの切り替えは禁止です。

中速動作モード 2 ではクロックソースにメインクロック発振器を選択しないでください。

低速動作モードではクロックソースにサブクロック発振器のみ選択可能です。

•Page 224 of 1544

「11.2.7 サブ動作電力コントロールレジスタ (SOPCCR)」において、中速動作モード2の説明文に以下のとおり制限事項を追加いたします。

【変更前】

• 中速動作モード2

中速動作モードよりも低速動作向けに消費電力を低減したモードです。

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD とも 1MHz で、動作電圧範囲は、1.8V ~ 5.5V です。

【変更後】

• 中速動作モード2

中速動作モードよりも低速動作向けに消費電力を低減したモードです。なお、中速動作モード2ではクロックソースにメインクロック発振器を選択しないでください。

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKB、PCLKD とも 1MHz で、動作電圧範囲は、1.8V ~ 5.5V です。

•Page 226 of 1544

「11.2.8 スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR)」において、RSTCKSEL[2:0] ビットの説明文を以下のとおり訂正いたします。

【変更前】

RSTCKSEL[2:0] ビット (スリープモード復帰クロックソース選択ビット)

スリープモード解除時のクロックソースを選択します。

RSTCKSEL[2:0] ビットでのクロックソース選択は、RSTCKEN ビットが“1”の場合のみ有効です。

図 11.2 の動作モードで、スリープモードから高速動作モードへ復帰する場合は、LOCO、HOCO、メインクロック発振器が選択可能です。また、スリープモードから中速動作モード、または中速動作モード2へ復帰する場合は、LOCO、メインクロック発振器が選択可能です。ただし、スリープモードから中速動作モード2へ復帰する場合、各クロック (ICLK、FCLK、PCLKB、PCLKD) の周波数は 1MHz 以下にしてください。

【変更後】

RSTCKSEL[2:0] ビット (スリープモード復帰クロックソース選択ビット)

スリープモード解除時のクロックソースを選択します。

RSTCKSEL[2:0] ビットでのクロックソース選択は、RSTCKEN ビットが“1”の場合のみ有効です。

図 11.2 の動作モードで、スリープモードから高速動作モードへ復帰する場合は、LOCO、HOCO、メインクロック発振器が選択可能です。また、スリープモードから中速動作モードへ復帰する場合は、LOCO、メインクロック発振器が選択可能です。スリープモードから中速動作モード2へ復帰する場合は、LOCO が選択可能です。ただし、スリープモードから中速動作モード2へ復帰する場合、各クロック (ICLK、FCLK、PCLKB、PCLKD) の周波数は 1MHz 以下にしてください。

•Page 226 of 1544

「表 11.5 スリープモードから高速動作モードおよび中速動作モードへ復帰する場合」の「中速動作モード2 または、中速動作モード2 から遷移した低速動作モード」の行から、以下のとおりメインクロック発振器を削除いたします。

【変更前】

表 11.5 スリープモードから高速動作モードおよび中速動作モードへ復帰する場合

スリープ時の動作モード	スリープ時の クロックソース	RSTCKSEL	復帰後の 動作モード	復帰後のクロックソース
(省略)				
中速動作モード2または、 中速動作モード2から遷 移した低速動作モード	サブクロック発振器	000b (LOCO)	中速動作モード2	LOCO(注1)
		010b (メインクロック発振器)		メインクロック発振器(注1)

【変更後】

表 11.5 スリープモードから高速動作モードおよび中速動作モードへ復帰する場合

スリープ時の動作モード	スリープ時の クロックソース	RSTCKSEL	復帰後の 動作モード	復帰後のクロックソース
(省略)				
中速動作モード2または、 中速動作モード2から遷 移した低速動作モード	サブクロック発振器	000b (LOCO)	中速動作モード2	LOCO(注1)

•Page 1363 of 1544

「40. RAM」章に、以下の「40.2.2 RAM の自己診断に関する注意事項」を追加いたします。

【変更後】

40.2.2 RAM の自己診断に関する注意事項

RAM にはライトバッファが搭載されているため、書き込みを行った後に同一アドレスから読み出しを行うと、RAM のメモリセルではなくライトバッファのデータが読み出されることがあります。RAM の自己診断を行う場合、ライトバッファのデータを読み出さないように、以下の手順で書いたデータの確認を実施してください。

- (1) 診断対象のアドレスにデータを書く
- (2) (1) のアドレスから 4 番地以上離れたアドレスにデータを書く
- (3) (1) のアドレスからデータを読む

•Page 1370 of 1544

「41. フラッシュメモリ (FLASH)」章から、「41.4.4 データフラッシュウェイトサイクル設定レジスタ (DFLWAITR)」を削除いたします。

RX140 グループでは、動作周波数にかかわらず、ウェイトを挿入する必要はございません。

•Page 1483 of 1544

「表 42.40 低消費電力状態からの復帰タイミング (1)」を、以下のとおり「発振安定待機時間 (t_{SBYOSCWT})」と「ソフトウェアスタンバイモード解除シーケンサ動作時間 (t_{SBYSEQ})」を別の行に分けて記載いたします。また、t_{SBYOSCWT} の数値の誤記を訂正いたします。

【変更前】

表 42.40 低消費電力状態からの復帰タイミング (1)
条件: 1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, T_a = -40 ~ +105°C

項目				記号	min	typ	max		単位	測定条件
							t _{SBYOSCWT} (注2)	t _{SBYSEQ} (注3)		
ソフト ウェアス タンバイ モード解 除後復帰 時間(注1)	高速動作 モード/中 速動作 モード	メイン ロック発振 器動作	メイン ロック発振 器動作	t _{SBYMC}	—	—	$t_{LOCO} + (16 + \text{MOSCWTCR 設定のサイクル数}) / f_{LOCO} + 2 / f_{MOSC} + 4 / f_{ICLK}$	$4 / f_{LOCO} + 11 / f_{ICLK} + 3 / f_{PCLKB} + 3n / f_{ソースクロック}$	μs	図42.24
			メイン ロック発振 器、PLL回 路動作	t _{SBYPC}		$t_{LOCO} + (288 + \text{MOSCWTCR 設定のサイクル数}) / f_{LOCO} + 2 / f_{PLL} + 4 / f_{ICLK}$				
		サブクロック発振器動作		t _{SBYSC}		$3 / f_{SOSC} + 1 / f_{ICLK}$				
		HOCOクロック動作		t _{SBYHO}		$t_{LOCO} + 16 / f_{LOCO} + 2 / f_{HOCO} + 4 / f_{ICLK}$				
		低速オンチップオシレータ動作		t _{SBYLO}		$t_{LOCO} + 1 / f_{ICLK}$				

- 注1. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間 (t_{SBYOSCWT}) とソフトウェアスタンバイモード解除シーケンサ動作時間 (t_{SBYSEQ}) の加算値で決まります。
- 注2. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間は t_{SBYOSCWT} の内、最も大きな値が選択されます。
- 注3. nは内部クロックの分周設定の内、最も大きな値が選択されます。

【変更後】

表 42.40 低消費電力状態からの復帰タイミング (1)
 条件: 1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, Ta = -40 ~ +105°C

項目				記号	min	typ	max	単位	測定条件
発振安定待機時間(注1)	高速動作モード/ 中速動作モード	メインクロック発振器動作	メインクロック発振器動作	$t_{SBYOSCWTMC}$	—	—	$t_{LOCO} + (16 + MOSCWTCR \text{ 設定のサイクル数}) / f_{LOCO} + 2 / f_{MOSC} + 1 / f_{ICLK}$	μs	
			メインクロック発振器、PLL回路動作	$t_{SBYOSCWTPC}$	—	—	$t_{LOCO} + (288 + MOSCWTCR \text{ 設定のサイクル数}) / f_{LOCO} + 2 / f_{PLL} + 1 / f_{ICLK}$		
		サブクロック発振器動作		$t_{SBYOSCWTSC}$	—	—	$3 / f_{SOSC} + 1 / f_{ICLK}$		
		高速オンチップオシレータ動作		$t_{SBYOSCWTTHO}$	—	—	$t_{LOCO} + 16 / f_{LOCO} + 2 / f_{HOCO} + 1 / f_{ICLK}$		
		低速オンチップオシレータ動作		$t_{SBYOSCWTLO}$	—	—	$t_{LOCO} + 1 / f_{ICLK}$		
ソフトウェアスタンバイモード解除シーケンサ動作時間(注2)				t_{SBYSEQ}	—	—	$4 / f_{LOCO} + 11 / f_{ICLK} + 3 / f_{PCLKB} + 3n / f_{\text{ソースクロック}}$		
ソフトウェアスタンバイモード解除後復帰時間(注3)	高速動作モード/ 中速動作モード	メインクロック発振器動作	メインクロック発振器動作	t_{SBYMC}	—	—	$t_{SBYOSCWTMC} + t_{SBYSEQ}$		図 42.24
			メインクロック発振器、PLL回路動作	t_{SBYPC}	—	—	$t_{SBYOSCWTPC} + t_{SBYSEQ}$		
		サブクロック発振器動作		t_{SBYSC}	—	—	$t_{SBYOSCWTSC} + t_{SBYSEQ}$		
		高速オンチップオシレータ動作		t_{SBYHO}	—	—	$t_{SBYOSCWTTHO} + t_{SBYSEQ}$		
		低速オンチップオシレータ動作		t_{SBYLO}	—	—	$t_{SBYOSCWTLO} + t_{SBYSEQ}$		

- 注1. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間は動作している発振器の内、最も大きな値が選択されます。
- 注2. nは内部クロックの分周設定の内、最も大きな値が選択されます。
- 注3. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間とソフトウェアスタンバイモード解除シーケンサ動作時間の加算値で決まります。

•Page 1483 of 1544

「表 42.41 低消費電力状態からの復帰タイミング (2)」を、以下のとおり「発振安定待機時間 (t_{SBYOSCWT})」と「ソフトウェアスタンバイモード解除シーケンサ動作時間 (t_{SBYSEQ})」を別の行に分け、中速動作モード 2 と低速動作モードで表を分割いたします。また、t_{SBYMC} を削除し、t_{SBYOSCWT} の数値の誤記を訂正いたします。

【変更前】

表 42.41 低消費電力状態からの復帰タイミング (2)
条件: 1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, T_a = -40 ~ +105°C

項目				記号	min	typ	max		単位	測定条件
							t _{SBYOSCWT} (注2)	t _{SBYSEQ} (注3)		
ソフト ウェアス タンバイ モード解 除後復帰 時間(注1)	中速動作 モード2/ 低速動作 モード	メインク ロック発振 器動作	メインク ロック発振 器動作	t _{SBYMC}	—	—	t _{LOCO} + (16 + MOSCWTCR 設定のサイクル数) / f _{LOCO} + 2 / f _{MOSC} + 4 / f _{ICLK}	9 / f _{ICLK} + 3 / f _{PCLKB} + 3n / f _{ソースクロック}	μs	図42.24
			メインク ロック発振 器、PLL回 路動作	t _{SBYPC}		t _{LOCO} + (288 + MOSCWTCR 設定のサイクル数) / f _{LOCO} + 2 / f _{PLL} + 4 / f _{ICLK}				
		サブクロック発振器動作		t _{SBYSC}		3 / f _{SOSC} + 1 / f _{ICLK}				
		HOCOクロック動作		t _{SBYHO}		t _{LOCO} + 16 / f _{LOCO} + 2 / f _{HOCO} + 4 / f _{ICLK}				
		低速オンチップオシレータ動作		t _{SBYLO}		t _{LOCO} + 1 / f _{ICLK}				

- 注1. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間 (t_{SBYOSCWT}) とソフトウェアスタンバイモード解除シーケンサ動作時間 (t_{SBYSEQ}) の加算値で決まります。
- 注2. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間は t_{SBYOSCWT} の内、最も大きな値が選択されます。
- 注3. nは内部クロックの分周設定の内、最も大きな値が選択されます。

【変更後】

表 42.41 低消費電力状態からの復帰タイミング (2)
 条件: $1.8V \leq VCC \leq 5.5V$, $1.8V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^\circ C$

項目			記号	min	typ	max	単位	測定条件
発振安定待機時間(注1)	中速動作モード2	メインクロック発振器、PLL回路動作	$t_{SBYOSCWTPC}$	—	—	$t_{LOCO} + (288 + MOSCWTCR \text{ 設定のサイクル数}) / f_{LOCO} + 2 / f_{PLL} + 1 / f_{ICLK}$	μs	
		サブクロック発振器動作	$t_{SBYOSCWTSC}$	—	—	$3 / f_{SOSC} + 1 / f_{ICLK}$		
		高速オンチップオシレータ動作	$t_{SBYOSCWTHO}$	—	—	$t_{LOCO} + 16 / f_{LOCO} + 2 / f_{HOCO} + 1 / f_{ICLK}$		
		低速オンチップオシレータ動作	$t_{SBYOSCWTLO}$	—	—	$t_{LOCO} + 1 / f_{ICLK}$		
ソフトウェアスタンバイモード解除シーケンサ動作時間(注2)			t_{SBYSEQ}	—	—	$9 / f_{ICLK} + 3 / f_{PCLKB} + 3n / f_{ソースクロック}$		
ソフトウェアスタンバイモード解除後復帰時間(注3)	中速動作モード2	メインクロック発振器、PLL回路動作	t_{SBYPC}	—	—	$t_{SBYOSCWTPC} + t_{SBYSEQ}$		図 42.24
		サブクロック発振器動作	t_{SBYSC}	—	—	$t_{SBYOSCWTSC} + t_{SBYSEQ}$		
		高速オンチップオシレータ動作	t_{SBYHO}	—	—	$t_{SBYOSCWTHO} + t_{SBYSEQ}$		
		低速オンチップオシレータ動作	t_{SBYLO}	—	—	$t_{SBYOSCWTLO} + t_{SBYSEQ}$		

- 注1. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間は**動作している発振器**の内、最も大きな値が選択されます。
- 注2. nは内部クロックの分周設定の内、最も大きな値が選択されます。
- 注3. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間とソフトウェアスタンバイモード解除シーケンサ動作時間の加算値で決まります。

表 42.42 低消費電力状態からの復帰タイミング (3)
 条件: $1.8V \leq VCC \leq 5.5V$, $1.8V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^\circ C$

項目			記号	min	typ	max	単位	測定条件
発振安定待機時間	低速動作モード	サブクロック発振器動作	$t_{SBYOSCWTSC}$	—	—	$3 / f_{SOSC} + 1 / f_{ICLK}$	μs	
ソフトウェアスタンバイモード解除シーケンサ動作時間(注1)			t_{SBYSEQ}	—	—	$9 / f_{ICLK} + 3 / f_{PCLKB} + 3n / f_{ソースクロック}$		
ソフトウェアスタンバイモード解除後復帰時間(注2)	低速動作モード	サブクロック発振器動作	t_{SBYSC}	—	—	$t_{SBYOSCWTSC} + t_{SBYSEQ}$		図 42.24

- 注1. nは内部クロックの分周設定の内、最も大きな値が選択されます。
- 注2. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間とソフトウェアスタンバイモード解除シーケンサ動作時間の加算値で決まります。

•Page 1484 of 1544

「表 42.42 低消費電力状態からの復帰タイミング (3)」を、以下のとおり「発振安定待機時間 (t_{SBYOSCWT})」と「ソフトウェアスタンバイモード解除シーケンサ動作時間 (t_{SBYSEQ})」を別の行に分けて記載いたします。また、t_{SBYOSCWT} の数値の誤記を訂正いたします。

【変更前】

表 42.42 低消費電力状態からの復帰タイミング (3)

条件: 1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, T_a = -40 ~ +105°C

項目			記号	min	typ	max		単位	測定条件
						t _{SBYOSCWT} (注2)	t _{SBYSEQ} (注3)		
ソフトウェアスタンバイモードからスヌーズモードへの遷移時間 (注1)	メインロック発振器動作	メインロック発振器動作	t _{SNZ}	—	—	t _{LOCO} + (16 + MOSCWTCR 設定のサイクル数) / f _{LOCO} + 2 / f _{MOSC} + 4 / f _{ICLK}	3 / f _{ICLK} + 2n / f _{ソースクロック}	μs	図42.25
		メインロック発振器、PLL回路動作				t _{LOCO} + (288 + MOSCWTCR 設定のサイクル数) / f _{LOCO} + 2 / f _{PLL} + 4 / f _{ICLK}			
	サブクロック発振器動作					3 / f _{SOSC} + 1 / f _{ICLK}			
	HOCOクロック動作					t _{LOCO} + 16 / f _{LOCO} + 2 / f _{HOCO} + 4 / f _{ICLK}			
	低速オンチップオシレータ動作					t _{LOCO} + 1 / f _{ICLK}			

- 注1. ソフトウェアスタンバイモード解除後復帰時間は、発振安定待機時間 (t_{SNZOSCWT}) とソフトウェアスタンバイモード解除シーケンサ動作時間 (t_{SNZSEQ}) の加算値で決まります。
- 注2. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間は t_{SNZOSCWT} の内、最も大きな値が選択されます。
- 注3. nは内部クロックの分周設定の内、最も大きな値が選択されます。

【変更後】

表 42.43 低消費電力状態からの復帰タイミング (4)

条件: $1.8V \leq VCC \leq 5.5V$, $1.8V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^\circ C$

項目			記号	min	typ	max	単位	測定条件
発振安定待機時間(注1)	メインクロック発振器動作	メインクロック発振器動作	$t_{SBYOSCWTMC}$	—	—	$t_{LOCO} + (16 + MOSCWTCR \text{ 設定のサイクル数}) / f_{LOCO} + 2 / f_{MOSC} + 1 / f_{ICLK}$	μs	
		メインクロック発振器、PLL回路動作	$t_{SBYOSCWTPC}$	—	—	$t_{LOCO} + (288 + MOSCWTCR \text{ 設定のサイクル数}) / f_{LOCO} + 2 / f_{PLL} + 1 / f_{ICLK}$		
	サブクロック発振器動作		$t_{SBYOSCWTSC}$	—	—	$3 / f_{SOSC} + 1 / f_{ICLK}$		
	高速オンチップオシレータ動作		$t_{SBYOSCWTTHO}$	—	—	$t_{LOCO} + 16 / f_{LOCO} + 2 / f_{HOCO} + 1 / f_{ICLK}$		
	低速オンチップオシレータ動作		$t_{SBYOSCWTLO}$	—	—	$t_{LOCO} + 1 / f_{ICLK}$		
	ソフトウェアスタンバイモード解除シーケンサ動作時間(注2)			t_{SBYSEQ}	—	—		
ソフトウェアスタンバイモードからスヌーズモードへの遷移時間(注3)	メインクロック発振器動作	メインクロック発振器動作	t_{SNZMC}	—	—	$t_{SBYOSCWTMC} + t_{SBYSEQ}$		図 42.25
		メインクロック発振器、PLL回路動作	t_{SNZPC}	—	—	$t_{SBYOSCWTPC} + t_{SBYSEQ}$		
	サブクロック発振器動作		t_{SNZSC}	—	—	$t_{SBYOSCWTSC} + t_{SBYSEQ}$		
	高速オンチップオシレータ動作		t_{SNZH0}	—	—	$t_{SBYOSCWTTHO} + t_{SBYSEQ}$		
	低速オンチップオシレータ動作		t_{SNZLO}	—	—	$t_{SBYOSCWTLO} + t_{SBYSEQ}$		

注1. ソフトウェアスタンバイモード移行前に複数の発振器が動作している場合、発振安定待機時間は動作している発振器の内、最も大きな値が選択されます。

注2. nは内部クロックの分周設定の内、最も大きな値が選択されます。

注3. ソフトウェアスタンバイモードからスヌーズモードへの遷移時間は、発振安定待機時間とソフトウェアスタンバイモード解除シーケンサ動作時間の加算値で決まります。

•Page 1485 of 1544

「表 42.43 低消費電力状態からの復帰タイミング (4)」を、以下のとおり訂正いたします。

【変更前】

表 42.43 低消費電力状態からの復帰タイミング (4)

条件: $1.8V \leq VCC \leq 5.5V$, $1.8V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^\circ C$

項目		記号	min	typ	max (注2)	単位	測定条件
ディープスリープモード 解除後復帰時間 (注1)	高速動作モード	$t_{DSL P}$	—	—	$4 / f_{L O C O} + 10 / f_{I C L K} + 3n / f_{ソースクロック}$	μs	図 42.26
	中速動作モード				$4 / f_{L O C O} + 10 / f_{I C L K} + 3n / f_{ソースクロック}$		
	中速動作モード2				$8 / f_{I C L K} + 3n / f_{ソースクロック}$		
	低速動作モード				$8 / f_{I C L K} + 3n / f_{ソースクロック}$		

【変更後】

表 42.44 低消費電力状態からの復帰タイミング (5)

条件: $1.8V \leq VCC \leq 5.5V$, $1.8V \leq AVCC0 \leq 5.5V$, $VSS = AVSS0 = 0V$, $T_a = -40 \sim +105^\circ C$

項目		記号	min	typ	max (注2)	単位	測定条件
ディープスリープモード 解除後復帰時間 (注1)	高速動作 モード	$t_{DSL P}$	—	—	$4 / f_{L O C O} + 8 / f_{I C L K} + 2 / f_{P C L K B} + 3n / f_{ソースクロック}$	μs	図 42.26
	中速動作 モード				$4 / f_{L O C O} + 8 / f_{I C L K} + 2 / f_{P C L K B} + 3n / f_{ソースクロック}$		
	中速動作 モード2				$6 / f_{I C L K} + 2 / f_{P C L K B} + 3n / f_{ソースクロック}$		
	低速動作 モード				$6 / f_{I C L K} + 2 / f_{P C L K B} + 3n / f_{ソースクロック}$		

•Page 1492 of 1544

「表 42.50 SCI タイミング」において、SCI (チャンネル 6, 8, 9, 12) の出力クロックサイクル時間を、以下のとおり訂正いたします。

【変更前】

表 42.50 SCI タイミング

条件：1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, T_a = -40 ~ +105°C

出力負荷条件：V_{OH} = 0.5 × VCC, V_{OL} = 0.5 × VCC, C = 30pF

項目				記号	min	max	単位 (注1)	測定条件		
(省略)										
SCI (チャンネル 6,8,9,12)	(省略)									
	出力クロック サイクル時間	調歩同期		t _{Scyc}	16	—	t _{pCyc}	図 42.39		
		クロック同期	2.4V ≤ VCC ≤ 5.5V		4	—				
			1.8V ≤ VCC < 2.4V		24MHz < PCLKB ≤ 32MHz				8	—
					PCLKB ≤ 24MHz				4	—
(省略)										

【変更後】

表 42.51 SCI タイミング

条件：1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, T_a = -40 ~ +105°C

出力負荷条件：V_{OH} = 0.5 × VCC, V_{OL} = 0.5 × VCC, C = 30pF

項目				記号	min	max	単位 (注1)	測定条件		
(省略)										
SCI (チャンネル 6,8,9,12)	(省略)									
	出力クロック サイクル時間	調歩同期		t _{Scyc}	8	—	t _{pCyc}	図 42.39		
		クロック同期	2.4V ≤ VCC ≤ 5.5V		4	—				
			1.8V ≤ VCC < 2.4V		24MHz < PCLKB ≤ 32MHz				8	—
					PCLKB ≤ 24MHz				4	—
(省略)										

•Page 1516 of 1544

「表 42.66 温度センサ特性」のサンプリング時間に、以下のとおり脚注を追加いたします。

【変更前】

表 42.66 温度センサ特性

条件：1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, T_a = -40 ~ +105°C

項目	記号	min	typ	max	単位	測定条件
(省略)						
サンプリング時間	—	5	—	—	μs	

【変更後】

表 42.67 温度センサ特性

条件：1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V, T_a = -40 ~ +105°C

項目	記号	min	typ	max	単位	測定条件
(省略)						
サンプリング時間 ^(注1)	—	5	—	—	μs	

注1. 12ビットA/Dコンバータのサンプリング時間が本規格を満たすようにS12AD.ADSSTRTレジスタを設定してください。

•Page 1523 of 1544

「表 42.73 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード」のブランクチェック時間 (8K バイト) を、以下のとおり訂正いたします。

【変更前】

表 42.73 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード

条件：1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V

プログラム/イレーズ時の動作温度範囲：T_a = -40 ~ +105°C

項目	記号	FCLK = 1MHz			FCLK = 32MHz			FCLK = 48MHz			単位	
		min	typ	max	min	typ	max	min	typ	max		
(省略)												
ブランクチェック時間	8バイト	t _{BC8}	—	—	45.0	—	—	8.9	—	—	8.2	μs
(省略)												

【変更後】

表 42.74 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード

条件：1.8V ≤ VCC ≤ 5.5V, 1.8V ≤ AVCC0 ≤ 5.5V, VSS = AVSS0 = 0V

プログラム/イレーズ時の動作温度範囲：T_a = -40 ~ +105°C

項目	記号	FCLK = 1MHz			FCLK = 32MHz			FCLK = 48MHz			単位	
		min	typ	max	min	typ	max	min	typ	max		
(省略)												
ブランクチェック時間	8バイト	t _{BC8}	—	—	45.0	—	—	8.9	—	—	8.7	μs
(省略)												

以上