

RENESAS TECHNICAL UPDATE

〒211-8668 神奈川県川崎市中原区下沼部 1753

ルネサス エレクトロニクス株式会社

問合せ窓口 <http://japan.renesas.com/contact/>E-mail: csc@renesas.com

製品分類	MPU & MCU	発行番号	TN-RX*-A022A/J	Rev.	第1版
題名	サブクロック発振器ドライブ能力制御ビット仕様追加		情報分類	技術情報	
適用製品	RX63N グループ、RX631 グループ	対象ロット等	関連資料	RX63N グループ、RX631 グループ ユーザーズマニュアル ハードウェア編 Rev.1.00 (R01UH0041JJ0100)	
		全ロット			

RX63N グループ、RX631 グループにおいて、サブクロック発振器ドライブ能力制御ビットの仕様を追加します。また、低 CL 水晶発振子の使用に関する注意事項をご連絡いたします。

(1) サブクロック発振器ドライブ能力制御ビット仕様

RTC コントロールレジスタ 3 (RCR3) のビット b3-b1 に、以下のとおり RTCDV[2:0] ビット (サブクロック発振器ドライブ能力制御ビット) の機能を追加いたします。

RTC コントロールレジスタ 3 (RCR3)

ビット	シンボル	ビット名	機能	R/W
b0	RTCEN	サブクロック発振器制御ビット	0: サブクロック発振器停止 1: サブクロック発振器動作	R/W
b3-b1	RTCDV[2:0]	サブクロック発振器ドライブ能力制御ビット	b3 b1 0 0 1: 低 CL 用ドライブ能力 1 1 0: 標準 CL 用ドライブ能力 上記以外は 設定しないでください	R/W
b7-b4	—	予約ビット	読むと“0”が読めます。書く場合、“0”としてください	R/W

RTCDV[2:0] ビット (サブクロック発振器ドライブ能力制御ビット)

サブクロック発振器のドライブ能力を制御します。標準 CL の水晶発振子を接続する場合は“110b” (標準 CL 用ドライブ能力)、低 CL の水晶発振子を接続する場合は“001b” (低 CL 用ドライブ能力) を設定してください。

RTCDV[2:0] ビットの設定は、サブクロック発振器コントロールレジスタのサブクロック発振器停止ビット (SOSCCR.SOSTP) が“1”、かつ RTC コントロールレジスタ 3 のサブクロック発振器制御ビット (RCR3.RTCEN) が“0”のときに行ってください。

(2) 低 CL 水晶発振子の使用に関する注意事項

RCR3.RTCDV[2:0] ビットを“001b” (低 CL 用ドライブ能力) にした場合、ノイズの影響を受けやすくなります。特に、XCIN 端子や XCOUT 端子の近傍の信号が変化すると、サブクロック発振器の発振精度に影響する可能性があります。影響の大きさは、基板の配線パターンや近傍の信号変化の状況により異なります。低 CL 水晶発振子を使用した基板を作成する際には、アプリケーションノート「低 CL サブクロック回路のデザインガイド」(R01AN1187JJ) を参考に、ノイズ対策を実施してください。

発振精度に与える影響が大きい例を以下に示します。

(a) FINED 端子にオンチップデバッグエミュレータを接続する場合

FINED 端子 (FINE インタフェース端子) は、XCIN 端子、XCOUT 端子の近傍に存在するため、この端子を使用してデバッグを行うと、サブクロック発振器の発振精度に影響します。FINED 端子を使用してデバッグを行う際は、低 CL 水晶発振子はそのままで、RCR3.RTCDV[2:0] ビットに “110b” (標準 CL 用ドライブ能力) を設定してください。ただし、この対策は、発振子の信頼性に影響を与える可能性があるため、オンチップデバッグエミュレータを使用するときのみ実施し、量産プログラムでは “001b” (低 CL 用ドライブ能力) に戻してください。なお、JTAG 端子 (TCK 端子、TRST 端子、TMS 端子、TDI 端子、TDO 端子) にエミュレータを接続する場合は影響ありません。

(b) メインクロック発振器に外部クロックを供給する場合

EXTAL 端子に外部クロックを入力すると、サブクロック発振器の発振精度に影響を与える可能性があります。さらに、XTAL 端子に反転した外部クロックを入力すると、より影響が大きくなります。

以上