

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

# MSC TECHNICAL NEWS

No. M7700-06-8903<sup>\*</sup>

## 7700シリーズ使用上の注意事項

### 7700シリーズ使用上の注意事項

#### 目次

1. ソフトウェア編 ..... (2/16)
  - 1.1 スタックポインタ(s)
  - 1.2 プログラムバンクレジスタ(PG)及びデータバンクレジスタ(DT)
  - 1.3 ダイレクトページレジスタ(DPR)
  - 1.4 プロセッサステータスレジスタ(PS)
  - 1.5 レジスタの退避及び復帰命令
  - 1.6 BRK命令
  - 1.7 命令実行時間（命令実行サイクル）
  
2. ハードウェア編 ..... (6/16)
  - 2.1 メモリに関するもの
  - 2.2 入出力端子に関するもの
  - 2.3 割り込みに関するもの
  - 2.4 タイマに関するもの
  - 2.5 シリアルI/Oに関するもの
  - 2.6 A-D変換に関するもの
  - 2.7 監視タイマに関するもの
  - 2.8 ストップ、ウエイト、ワンショットウエイト、レディー、  
ホールド時のマイクロコンピュータの状態
  
3. 開発ツール編 ..... (15/16)

\* : ( 2 / 1 6 ) ページに既存ニュース内容を追加 ( 99年10月 )

## 1. ソフトウェア編

7700シリーズのプログラミングに際しては以下の点にご留意ください。

### 1.1 スタックポインタ (S)

スタックポインタ(S)の内容はリセット解除直後は不定です。必ず初期値を設定してください。

例) LDX #27FH  
TXS

### 1.2 プログラムバンクレジスタ(PG)及びデータバンクレジスタ(DT)

シングルチップモード時でご使用の際には、プログラムバンクレジスタ及びデータバンクレジスタに“00<sub>16</sub>”以外の値を設定しないでください。

### 1.3 ダイレクトページレジスタ(DPR)

ダイレクトページレジスタの下位8ビット(DPRL)の内容を“00<sub>16</sub>”にすることにより、“00<sub>16</sub>”以外にした場合よりも処理時間が1マシンサイクル短くなります。

### 1.4 プロセッサステータスレジスタ(PS)

#### 1.4.1 10進演算モードフラグ (Dフラグ)

Dフラグを“1”にセットして10進演算を行うとき、

ADC命令ではCフラグのみ有効になり、Z、N、Vフラグは無効になります。

SBC命令ではC、Zフラグのみ有効になり、N、Vフラグは無効になります。

注：10進演算が行えるのはADC、SBC命令のみです。

#### 1.4.2 データ長選択フラグ(m)、インデックスレジスタ長選択フラグ(x)

mフラグが“1”（データ長：8ビット）で16ビットイミディエイトデータを使用したり、mを“0”（データ長：16ビット）で8ビットイミディエイトデータを使用することは暴走の原因になります。インデックスレジスタ長選択フラグxも同様のことが言えます。プログラムの作成においてはこれらのフラグの状態に注意してください。

D=1のときは、SBC命令でもZフラグは無効です。  
98年1月発行のテクニカルニュースNo.M7700-75-9801  
「7700ファミリソフトウェアマニュアル 追加情報」で  
広報済みです。最新の正誤表を参照ください。

## 1.5 レジスタの退避及び復帰命令

### 1.5.1 PSH命令によるレジスタの退避、及びPUL命令によるレジスタの復帰

PSH命令、PUL命令で退避又は復帰するレジスタのうちアキュムレータA、BとインデックスレジスタX、Yは、それぞれデータ長選択フラグm、インデックスレジスタ長選択フラグxの影響を受けます（図1.1参照）。

### 1.5.2 PUL命令によるプロセッサステータスレジスタ及びアキュムレータBの復帰

データ長選択フラグmの内容が“0”の状態ではPUL命令を実行するとき、復帰するレジスタにプロセッサステータスレジスタが含まれていて、かつ、その中のデータ長選択フラグmが“1”のときは、アキュムレータBの上位8ビットが変化することがあります。このような場合は、プロセッサステータスレジスタを別の命令で退避・復帰してください。




図1.2 プログラミング例

### 1.5.3 PUL命令

PLA命令を実行した場合は、N、Zフラグが変化しますが、PUL命令でアキュムレータAだけを復帰した場合は、プロセッサステータスレジスタの内容は変化しません。

### 1.5.4 PSH命令

PSH命令でオペランドのビット6を“1”にすることによってプログラムバンクレジスタPGをスタックに退避することができますが、PUL命令ではPGが復帰できませんので注意してください。

## 1.6 BRK命令

BRK命令の2バイト目のコードは何であってもCPUはその影響を受けません。




図1.1 PSH命令、PUL命令の実行フローチャート

## 1.7 命令実行時間（命令実行サイクル）

### 1.7.1 命令実行に必要な時間

7700シリーズは処理速度の高速化のため3バイトの命令キューバッファにより命令の先取りを行っています。これにより、命令キューバッファ内のデータ数によって命令実行のためのサイクル数が異なります。機械語命令一覧表等に示したサイクル数は最短の場合を示したものですのでソフトウェアでタイマを作成する場合には注意してください（「MELPS 7700 SOFTWARE マニュアル」参照）。

また、メモリ拡張、及びマイクロプロセッサモードにおいて、16ビットバス幅（即ち、BYTE=“L”）で、かつノーウエイト（即ち、ソフトウェアウエイト、又はRDY端子によるハードウェアウエイトがない）状態を使用する場合を除いて内部ROMからプログラムをフェッチして実行する場合と外部ROMからプログラムをフェッチして実行する場合は実行時間が異なりますのでROM化に当たってはご注意ください。

### 1.7.2 16ビットデータのアクセス

16ビットデータをアクセスする際にはデータを偶数番地から置くことによって、処理速度を向上することができますので、処理速度を優先する場合は、16ビットデータは偶数番地に置いてください。

## 2 . ハードウェア編

### 2.1 メモリに関するもの

#### 2.1.1 特殊機能レジスタ

016番地から7F16番地に配置されている特殊機能レジスタによりタイマ、シリアルI/O等の内蔵装置の制御を行いますが、これらのレジスタの各ビットには読み出し専用、書き込み専用、読み出し/書き込み可能なビットが存在します。読み出し専用のビットに書き込みを行った場合はその内容はどこにも書き込まれません。また、書き込み専用のビットを読み出した場合はその内容は不定です(例外もあります)。

書き込み専用ビットを含むレジスタのビットの内容を変更するとき、指定しないビットの中に読み出し時不定になる書き込み専用ビットが存在する場合はCLB、SEB命令等のリード・モディファイ・ライトを行う命令を使用しないでください(図2.1参照)。このような場合は、LDM、STA命令を用いてレジスタの内容を変更してください。

次のレジスタに対してはCLB、SEB命令を実行しないでください。

- ・ワンショット開始フラグ      42 16番地
- ・プロセッサモードレジスタ    5E 16番地

例) SEB命令の場合


ニーモニック: SEB #04H, 005EH      (m=1の場合)

《リード》

属性	RW	RW	RW	RW	WO	RW	RW	RW
005E16	D7	D6	D5	D4	D3	D2	D1	D0


RW...読み出し/書き込み可能  
WO...書き込み専用

読み出し



書き込み専用のビットは読み出し時不定になる

《モディファイ》




指定ビット

《ライト》

005E16	D7	D6	D5	D4	?	1	D1	D0
--------	----	----	----	----	---	---	----	----

書き込み



この場合ビット3に何が書き込まれるかわからない。

リード・モディファイ・ライトを行う命令: ASL、CLB、DEC、INC、LSR、ROL、ROR、SEB

図 2.1 リード・モディファイ・ライト命令実行シーケンス

### 2.1.2 ウェイトビット

ウェイトビットはリセット解除時“0”になり、ワンショットウェイトモード（外部領域のアクセス時にE出力のパルス幅が2倍になる）の状態ではプログラムの実行が開始されます。シングルチップモード時は、このビットの影響を受けませんので問題ありませんが、メモリ拡張及びマイクロプロセッサモードで外部に拡張するメモリ・I/Oがウェイトなしでのタイミング規格を満たす場合は、プログラムでウェイトビットを切り替えてご使用ください。

## 2.2 入出力端子に関するもの

### 2.2.1 ダブルファンクションポート

内蔵周辺装置の入力端子とプログラマブル入出力端子が兼用になっている端子を内蔵周辺装置への入力端子として使用する場合は、機能選択前に対応するポートの方向レジスタを入力モードに設定しておく必要があります。

周辺装置の出力端子と兼用になっているポートに関しては、その機能を許可したときにポートの方向レジスタの内容に関係なく強制的に出力が行われます。

### 2.2.2 メモリ拡張及びマイクロプロセッサモード時

メモリ拡張及びマイクロプロセッサモードでご使用になる際は、ポートP4<sub>0</sub>、P4<sub>1</sub>の方向レジスタを必ず入力モードに設定しておいてください（リセット時にすべてのプログラマブル入出力端子は入力モードになります）。

## 2.3 割り込みに関するもの

プロセッサモードレジスタ内の割り込み優先順位判定時間選択ビット（ビット5、4）はリセット時にそれぞれ“0”が設定され一番長い時間が選択されます。M37700グループでは優先順位判定に一番短い時間を選択しても差し支えありませんので、割り込み受付後に即実行を行いたい場合はビット5を“1”、ビット4を“0”に切り替えてご使用になることをお奨めします。

## 2.4 タイマに関するもの

### 2.4.1 動作中のタイマの読み出し

動作中のタイマの値を読み出す場合は、mフラグを“0”にしてタイマレジスタの内容を16ビット同時に読み出してください。

### 2.4.2 ワンショット開始フラグ

タイマの使用有無に関係なく、ワンショット開始フラグ（42<sub>16</sub>番地）のビット7は必ず“0”にしてください（リセット時、このビットは“0”になります）。

### 2.4.3 アップ/ダウンフラグ

2相パルス信号処理機能（イベントカウンタモード時のみ有効）を使用しない場合は、どのモードにおいてもアップ/ダウンフラグ（44<sub>16</sub>番地）のビット7～5は“0”に設定してください。

### 2.4.4 タイマレジスタへの書き込み

タイマ動作中にタイマに値を書き込むとカウント開始フラグが“0”にクリアされ、タイマが停止します（PWMモードを除く）。再度カウントを開始する場合は対応するタイマのカウント開始フラグに“1”をセットしてください。



## 2.4.5 タイマA、タイマBにおけるタイマ割り込み要求の発生タイミング

《タイマA、Bのタイマモードとイベントカウンタモード》

図2.2のタイミングで割り込み要求フラグがセットされます。

《タイマAのワンショットパルスモード、PWMモード》

TAiOUT端子から出力されるパルスの立ち下がりと同時に割り込み要求フラグがセットされます。




図2.2 タイマモードとイベントカウンタモードにおける割り込み要求発生のタイミング

## 2.4.6 タイマAのイベントカウンタモードにおけるアップ/ダウンの切り替え

イベントカウンタモードではカウント動作中にカウンタのアップ/ダウンをTAiOUT端子の入力信号により外部で切り替えができるようにTAiOUT端子の入力信号をイベント入力(TAiIN端子の入力信号)で内部同期して使用します。

立ち下がりエッジ選択時は、TAiOUT端子の入力レベルをTAiIN端子の入力信号の“L”期間に取り込み、“H”になったときそのレベルを有効にします。

立ち上がりエッジ選択時は、TAiOUT端子の入力レベルをTAiIN端子の入力信号の“H”期間に取り込み、“L”になったときそのレベルを有効にします。

このため、図2.3のような場合ではカウント値にずれが生じます(ソフトウェアでアップ/ダウンを切り替える場合も同様)。よって、推奨されるアップ/ダウン切り替え入力とイベント入力の関係は以下のようになります。

立ち下がりエッジ選択時は、TAiIN端子の入力信号が“L”の期間にアップ/ダウンの切り替えを行う。

立ち上がりエッジ選択時は、TAiIN端子の入力信号が“H”の期間にアップ/ダウンの切り替えを行う。

立ち上がりエッジ選択の場合の推奨波形を図2.4に示します。

また、カウント開始フラグのセットはアップ/ダウン入力のレベル確定後に行ってください(図2.5参照)。




図2.3 アップ/ダウン切り替えによるカウントのずれ




図2.4 アップ/ダウン切り替え入力とイベント入力の推奨波形




図2.5 カウント開始フラグのセット

2.4.7 タイマAのイベントカウンタモードにおける2相パルス信号処理機能

イベントカウンタモードで2相パルス信号処理機能を選択時に、入力パルスが図2.6に示すようなタイミングで逆方向に変わった場合、カウント値に誤差が生じます。




図2.6 2相パルス信号処理機能

そのため、このような信号処理が必要とされるシステムにおいては次のような方法で対処してください。

タイマAiの2相パルス信号処理機能を禁止し、通常のイベントカウンタモードで使用します。立ち下がりエッジを有効エッジに選択し、アップ/ダウン切り替え要因を外部に選択します。外部には図2.7に示す外付け回路を接続し、この回路により図2.8に示すようなカウントを行います。なお、A相、B相の“H”幅及び“L”幅は1μsec以上にしてください。




図2.7 外付け回路例




図2.8 外付け回路を用いた2相パルス信号処理

#### 2.4.8 タイマAのワンショットパルス出力モードにおける書き込み制限

ワンショットパルス出力モード時にタイマAiレジスタの下位8ビットに“00 16”を設定した場合、一度目の開始トリガでは正常にパルス出力が行われますが、2度目以降では正しい幅のパルスが発生しません。よって、このような場合はワンショットパルス出力後に値を再度設定しカウント開始フラグを“1”（カウント許可状態）にして次のトリガを待ってください。

#### 2.4.9 タイマAのワンショットパルス出力モード、PWMモードにおける開始トリガ

開始トリガはタイマのカウントパルスに同期されますので、低い周波数のカウントパルスを選択している場合には、トリガをかけてから実際にパルスが発生するまでに時間を要する場合がありますのでご注意ください。

#### 2.4.10 タイマAのPWMモードにおける出力パルス幅の更新

PWM出力期間中にタイマAiレジスタの内容を変更（出力パルス幅を変更）する場合はPWM出力の“L”期間中に行ってください。“H”期間中にタイマAiレジスタの更新を行った場合、図2.9に示すように次の“L”幅が更新された値の逆数になり、その時のパルス周期が他と異なってしまいます。




図2.9 PWMモードにおける出力パルス周期

### 2.4.11 タイマAのPWMモードにおけるパルスの出力開始

トリガ受付後、実際にPWM出力が行われるまでの期間は16ビットPWMモードと8ビットPWMモードでは異なります。

《16ビットPWMモード時》

図2.10に示すように、トリガ後すぐにPWM出力を開始します。ただし、開始トリガは内部同期されますのでカウントソースによってはパルス出力開始までに時間を要する場合があります(2.4.9参照)。




図2.10 16ビットPWMモード時のパルス出力開始

《8ビットPWMモード時》

図2.11に示すように、プリスケアラの値に比例して $n \sim n+1$ 期間分の“L”レベル出力後、PWM出力を開始します。




図2.11 8ビットPWMモード時のパルス出力開始

## 2.5 シリアルI/Oに関するもの

### 2.5.1 クロック同期形シリアルI/Oモード時

このモードでは、シリアルデータ入力の際の受信クロックが送信器によって作られますので、受信のみを行う場合においても送信器を動作させる必要があります。

### 2.5.2 UARTモード時

送受信制御レジスタ1の各エラーフラグは受信バッファレジスタの読み出しにより初期化されますので、エラーの検出は受信バッファレジスタの読み出し前に行ってください。

## 2.6 A-D変換に関するもの

A-D制御レジスタのビット7(A-D変換周波数選択フラグ)はリセット時“0”に初期化され、一番遅いクロックが選択されますので、変換速度を優先する場合はこのビットをプログラムで“1”に書き替えてください。

## 2.7 監視タイマに関するもの

RESET端子に $2 \times V_{cc}$ を印加して監視タイマの動作を禁止する場合に、電源電圧5Vの立ち上がりよりRESET端子に印加する10V ( $2 \times V_{cc}$ ) 電圧の立ち上がりが遅れるとき、監視タイマ割り込みが発生する場合がありますので、ソフトウェアで次のように処理してください。

- a) 監視タイマ割り込みルーチンにソフトウェアリセットビットに“1”を書き込むようにプログラムしておく。
- b) 監視タイマ割り込みベクトルの内容をリセットベクトルと同一番地にしておく。

## 2.8 ストップ、ウェイト、ワンショットウェイト、レディー、ホールド時のマイクロコンピュータの状態

ストップ、ウェイト、ワンショットウェイト、レディー、ホールド時のマイクロコンピュータの状態を表2.1に示します。

表2.1 ストップ、ウェイト、ワンショットウェイト、レディー、ホールド時のマイクロコンピュータの状態

項目 要因	有効条件	発振 (注1)	$\phi$ 出力	$\bar{E}$ 出力	ポートの状態	監視タイマの状態	状態の解除
STP命令 (ストップモード)	マスク化確認書のSTP命令オプションでSTP命令有効を指定	停止	“L”で停止	“H”又は“L”で停止	STP命令実行時のバス、ポートの状態を保持 (注2)	停止 (監視タイマに“FFF <sub>16</sub> ”をセットし、カウントソースにf <sub>32</sub> を選択)	リセット、又は外部割り込みの受付 (INT又は外部クロック使用のシリアI/O)
WIT命令 (ウェイトモード)	全てのモードにおいて有効	動作	動作	“H”又は“L”で停止	WIT命令実行時のバス、ポートの状態を保持 (注2)	動作	リセット、又は割り込みの受付
ウェイトビット (ワンショットウェイトモード)	プロセッサモードレジスタのビット2を“0”で外部領域をアクセス	動作	動作	外部アクセス時に“H”“L”のパルス幅が2倍になります。	—————	動作	プロセッサモードレジスタのビット2を“1”
RDY入力 (レディー状態)	メモリ拡張モード又はマイクロプロセッサモード時	動作	動作 (注3)	“H”又は“L”で停止	“L”レベル印加時のバス、ポートの状態を保持	動作	RDY入力が“H”に復帰
HOLD入力 (ホールド状態)	メモリ拡張モード又はマイクロプロセッサモード時	動作	動作	“H”で停止	ポートP0、P1、P2、P3 <sub>0</sub> 、P3 <sub>1</sub> はフローティング P3 <sub>2</sub> 、P3 <sub>3</sub> は“L”で停止 P4 <sub>3</sub> ~P4 <sub>7</sub> 、P5、P6、P7、P8は“L”印加時のポートの状態を保持	停止	HOLD入力が“H”に復帰

注1. 発振動作時は、タイマA、タイマB、シリアルI/O、A-D変換器の使用が可能です。

注2. STP命令又はWIT命令の直前にポートの出力やRAMの内容を変更する命令があった場合、STP命令又はWIT命令実行時にポートの出力やRAMの内容が変更されない場合があります。このような場合、STP、WIT命令実行前にNOP命令等で時間を調節してください。

注3. 製品形名マークの後ろに“-A”が付かない89第二四半期以前出荷分のROM外付け版及びPROM (EPROM、OTP) 版では 出力が停止します。

### 3. 開発ツール編

M37700用開発ツールとして以下のものを用意しております。

エミュレーション共通基板	M37700T-RTT
エミュレーションPOD	M37700T-POD (シングルチップモード用)
	M37700TX-POD (メモリ拡張・マイクロプロセッサモード用)

これらの開発ツールのご使用に当たって次の点にご注意ください。

M37700用開発ツールと実際のマイコンでは一部のモードにおいてウエイトビットの影響を受ける領域が異なります。各モードにおける開発ツールと実際のマイコンでのウエイトビットの影響を受ける領域の違いを表3.1に示します。

ウエイトビット：プロセッサモードレジスタのビット2で、このビットの内容が“0”のとき外部メモリ領域に対するアクセス時間が長くなります。

表3.1 ウエイトビットの影響を受ける領域

動作モード 外部バス幅	シングルチップ		マイクロプロセッサ				メモリ拡張			
	———		8ビットバス		16ビットバス		8ビットバス		16ビットバス	
アクセス領域	ツール	実際	ツール	実際	ツール	実際	ツール	実際	ツール	実際
内蔵RAM 0080 <sub>16</sub> ~ 027F <sub>16</sub> (0080 <sub>16</sub> ~ 087F <sub>16</sub> )	×	×	×	×	×	×	×	×	×	×
内蔵ROM C000 <sub>16</sub> ~ FFFF <sub>16</sub> (8000 <sub>16</sub> ~ FFFF <sub>16</sub> )		×						×		×
外部メモリ										
エミュレーションポート 0002 <sub>16</sub> ~ 0009 <sub>16</sub> (0002 <sub>16</sub> ~ 0009 <sub>16</sub> )		×								

- ( ) .....囲まれたアドレスはM37700M4対応のアドレスを示します。  
 .....ウエイトビットの影響を受けます。  
 × .....ウエイトビットの影響を受けません。



開発ツールで評価される場合は、その動作モードによってウエイトビットをプログラム中で次のように設定してください。

- ①シングルチップモード（使用ツール M37700T-RTT + M37700T-POD）  
ウエイトビットはプログラムで常に“1”（ウエイトなし）の状態にしてお使いください。
- ②マイクロプロセッサモード（使用ツール M37700T-RTT + M37700TX-POD）  
実際にご使用になる際のウエイトビットの設定と同じにしてお使いください。
- ③メモリ拡張モード（使用ツール M37700T-RTT + M37700TX-POD）  
内蔵ROMに対応するアドレスはプログラムでウエイトビットを常に“1”の状態にしてお使いください。外部メモリ領域にワンウエイトを入れてアクセスする場合は、外部領域のアクセスを行うごとにウエイトビットをプログラム中で“0”に設定してお使いください。

また、M37700M4/S4/E4のマイクロプロセッサモード及びメモリ拡張モードの評価を行う場合には、前述のウエイトビットの設定に加え、M37700TX-PODに実装されているMCU（M37700SAFP）をM37700S4AFPに交換し、開発ツール基板上のスイッチ類の設定を行ってください。スイッチ類の設定につきましては、取り扱い説明書の「6. セットアップ方法」を参照ください。