

お客様各位

カタログ等資料中の旧社名の扱いについて

2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010 年 4 月 1 日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

高速 CMOS ロジック HD74HC シリーズ

概要

1. 高速 CMOS ロジックの規格

当社高速 CMOS ロジックは HD74HC シリーズ, HCT シリーズとも国際標準規格 (EIA/JEDEC) 仕様に合致しており、後に説明します最大定格および電気的特性表に記載しています標準規格値になっております。加えて高速 CMOS ロジックは標準 CMOS ロジックシリーズと LS-TTL シリーズの特長を合わせ持っています。

以下に主な特長を述べます。

- LS-TTL と同等の高速動作です。
- LS-TTL を 10 個駆動可能です。(バスドライバ系は 15 個駆動可能です。)
- 6 V 電源時入力電流が $\pm 1.0 \mu\text{A}(\text{max.})$ です。
- 電源電圧範囲が広い。
HC シリーズは 2 ~ 6 V
HCT シリーズは 4.5 ~ 5.5 V
- 雑音余裕度が広い。
- V_{CC} が 2.0, 4.5, 6.0 V の 3 点で電気的特性を保証しています。
- 静的消費電流は、国際標準規格 (EIA/JEDEC) の 1/2 です。

国際標準化された最大定格および推奨動作範囲を下記に示します。

静特性の規格値は表 1 ならびに表 2 の通りで、表 1 は標準規格、表 2 はルネサス仕様を示します。

表 1 高速 CMOS ロジック EIA/JEDEC 仕様

項目			記号	V _{CC} (V)	測定条件		規格値				単位
							+25		-40 ~ +85°C		
							min.	max.	min.	max.	
入力電圧		HC シリーズ	V _{IN}	2.0			1.5	—	1.5	—	V
				4.5			3.15	—	3.15	—	
				6.0			4.2	—	4.2	—	
		HCT シリーズ			4.5 ~ 5.5	2.0	—	2.0	—	V	
					HC シリーズ	V _{IL}	2.0	—	0.3		—
		4.5	—	0.9			—	0.9			
		6.0	—	1.2			—	1.2			
		HCT シリーズ			4.5 ~ 5.5	—	0.8	—	0.8		
出力電圧	HC シリーズ	Standard type	V _{OH}	V _{in} = V _{IH} or V _{IL}	I _{out} = -20 μA	1.9	—	1.9	—	V	
						4.4	—	4.4	—		
						5.9	—	5.9	—		
					I _{out} = -4.0 mA	3.98	—	3.84	—		
						I _{out} = -5.2 mA	5.48	—	5.34		—
		Bus Driver type		V _{in} = V _{IH} or V _{IL}	I _{out} = -20 μA	1.9	—	1.9	—		
						4.4	—	4.4	—		
						5.9	—	5.9	—		
					I _{out} = -6.0 mA	3.98	—	3.84	—		
						I _{out} = -7.8 mA	5.48	—	5.34	—	

(次頁へ続く)

項目			記号	V _{CC} (V)	測定条件		規格値				単位		
							+25		-40 ~ +85°C				
							min.	max.	min.	max.			
出力電圧	HCT シリーズ	Standard type	V _{OH}	4.5	V _{in} = V _{IH} or V _{IL}	I _{out} = -20 μA	4.4	—	4.4	—	V		
				4.5		I _{out} = -4.0 mA	3.98	—	3.84	—			
		Bus Driver type		4.5	V _{in} = V _{IH} or V _{IL}	I _{out} = -20 μA	4.4	—	4.4	—			
				4.5		I _{out} = -6.0mA	3.98	—	3.84	—			
	HC シリーズ	Standard type	V _{OL}	2.0	V _{in} = V _{IH} or V _{IL}	I _{out} = 20 μA	—	0.1	—	0.1	V		
				4.5			—	0.1	—	0.1			
				6.0			—	0.1	—	0.1			
				4.5		I _{out} = 4.0 mA	—	0.26	—	0.33			
				6.0			I _{out} = 5.2 mA	—	0.26	—		0.33	
				Bus Driver type			2.0	V _{in} = V _{IH} or V _{IL}	I _{out} = 20 μA	—		0.1	—
						4.5	—			0.1		—	0.1
						6.0	—			0.1		—	0.1
		4.5			I _{out} = 6.0 mA	—	0.26		—	0.33			
				6.0	I _{out} = 7.8 mA	—	0.26	—	0.33				
				HCT シリーズ	Standard type	4.5	V _{in} = V _{IH} or V _{IL}	I _{out} = 20 μA	—	0.1		—	0.1
						4.5		I _{out} = 4.0 mA	—	0.26		—	0.33
	Bus Driver type		4.5		V _{in} = V _{IH} or V _{IL}	I _{out} = 20 μA	—	0.1	—	0.1			
		4.5	I _{out} = 6.0 mA			—	0.26	—	0.33				
入力電流		HC シリーズ	I _I	6.0	V _{in} = V _{CC} or GND	—	±0.1	—	±1.0	μA			
		HCT シリーズ		5.5		—	±0.1	—	±1.0				
アナログスイッチ オフ状態電流		HC シリーズ	I _{S (off)}	6.0	V _{in} = V _{IH} or V _{IL}	—	±0.1	—	±1.0	μA			
		HCT シリーズ		5.5		V _S = V _{CC} or V _{CC} - V _{EE}	—	±0.1	—		±1.0		
オフ状態出力電流		HC シリーズ	I _{OZ}	6.0	V _{in} = V _{IH} or V _{IL}	—	±0.5	—	±5.0	μA			
		HCT シリーズ		5.5		V _{out} = V _{CC} or GND	—	±0.5	—		±5.0		
消費電流	HC シリーズ	SSI	I _{CC}	6.0	V _{in} = V _{CC} or GND	—	2.0	—	20	μA			
		FF		6.0		I _{out} = 0	—	4.0	—		40		
		MSI		6.0		—	8.0	—	80				
	HCT シリーズ	SSI		5.5		—	2.0	—	20				
		FF		5.5		—	4.0	—	40				
		MSI		5.5		—	8.0	—	80				

表 2 ルネサス高速 CMOS ロジック標準仕様

項目		記号	V _{CC} (V)	測定条件	規格値				単位
					+25		−40 ~ +85		
					min.	max.	min.	max.	
入力電圧	HC シリーズ	V _{IN} V _{IL}	2.0		1.5	—	1.5	—	V
			4.5		3.15	—	3.15	—	
			6.0		4.2	—	4.2	—	
	HCT シリーズ	4.5 ~ 5.5	2.0	—	2.0	—	V		
	HC シリーズ	2.0		—	0.5	—		0.5	
		4.5		—	1.35	—		1.35	
		6.0		—	1.8	—		1.8	
	HCT シリーズ	4.5 ~ 5.5	—	0.8	—	0.8			

(次頁へ続く)

項目			記号	V _{CC} (V)	測定条件		規格値				単位		
							+25		-40 ~ +85				
							min.	max.	min.	max.			
出力電圧	HC シリーズ	Standard type	V _{OH}	2.0	Vin = V _{IH} or V _{IL}	I _{OH} = -20 μA	1.9	—	1.9	—	V		
				4.5			4.4	—	4.4	—			
				6.0			5.9	—	5.9	—			
				4.5		I _{OH} = -4.0 mA	4.18	—	4.13	—			
				6.0			I _{OH} = -5.2 mA	5.68	—	5.63		—	
		Bus Driver type		2.0	Vin = V _{IH} or V _{IL}	I _{OH} = -20 μA	1.9	—	1.9	—			
				4.5			4.4	—	4.4	—			
				6.0			5.9	—	5.9	—			
				4.5		I _{OH} = -6.0 mA	4.18	—	4.13	—			
				6.0			I _{OH} = -7.8 mA	5.68	—	5.63		—	
	HCT シリーズ	Standard type	4.5	Vin = V _{IH} or V _{IL}	I _{OH} = -20 μA	4.4	—	4.4	—				
			4.5			I _{OH} = -4.0 mA	4.18	—	4.13	—			
		Bus Driver type	4.5	Vin = V _{IH} or V _{IL}	I _{OH} = -20 μA	4.4	—	4.4	—				
			4.5			I _{OH} = -6.0 mA	4.18	—	4.13	—			
	HC シリーズ	Standard type	V _{OL}	2.0	Vin = V _{IH} or V _{IL}	I _{OL} = 20 μA	—	0.1	—	0.1	V		
				4.5			—	0.1	—	0.1			
				6.0			—	0.1	—	0.1			
				4.5		I _{OL} = 4.0 mA	—	0.26	—	0.33			
				6.0			I _{OL} = 5.2 mA	—	0.26	—		0.33	
				Bus Driver type	2.0	Vin = V _{IH} or V _{IL}	I _{OL} = 20 μA	—	0.1	—		0.1	
					4.5			—	0.1	—		0.1	
					6.0			—	0.1	—		0.1	
					4.5		I _{OL} = 6.0 mA	—	0.26	—		0.33	
					6.0			I _{OL} = 7.8 mA	—	0.26		—	0.33
		HCT シリーズ	Standard type	4.5	Vin = V _{IH} or V _{IL}	I _{OL} = 20 μA	—	0.1	—	0.1			
				4.5			I _{OL} = 4.0 mA	—	0.26	—		0.33	
			Bus Driver type	4.5	Vin = V _{IH} or V _{IL}	I _{OL} = 20 μA	—	0.1	—	0.1			
4.5				I _{OL} = 6.0 mA			—	0.26	—	0.33			
4.5							I _{OL} = 6.0 mA	—	0.26	—		0.33	
入力電流			HC シリーズ	I _I	6.0	Vin = V _{CC} or GND	—	±0.1	—	±1.0		μA	
					HCT シリーズ		5.5	—	±0.1	—			±1.0
アナログスイッチ オフ状態電流		HC シリーズ	I _{S (off)}	6.0	Vin = V _{IH} or V _{IL}	—	±0.1	—	±1.0	μA			
		HCT シリーズ		5.5		V _S = V _{CC} or V _{CC} - V _{EE}	—	±0.1	—		±1.0		
オフ状態出力電流		HC シリーズ	I _{OZ}	6.0	Vin = V _{IH} or V _{IL}	Vout = V _{CC} or GND	—	±0.5	—	±5.0	μA		
		HCT シリーズ		5.5			—	±0.5	—	±5.0			
消費電流	HC シリーズ	SSI	I _{CC}	6.0	Vin = V _{CC} or GND	Iout = 0	—	1.0	—	10	μA		
		FF		6.0			—	2.0	—	20			
		MSI		6.0			—	4.0	—	40			
	HCT シリーズ	SSI		5.5			—	1.0	—	10			
		FF		5.5			—	2.0	—	20			
		MSI		5.5			—	4.0	—	40			
				5.5			—	4.0	—	40			

本資料はこのルネサス仕様に準拠し、追加仕様を個々のデータシートに付記しています。スイッチング特性は次の測定条件で行っております。

負荷容量：50 pF

入力パルス電圧；+V_{CC}

入力パルス立ち上がり/立ち下がり時間；6 ns

スイッチング時間測定点；入力 50%–出力 50%

測定電源電圧；2.0, 4.5, 6.0 V

2. 絶対最大定格 (電圧はすべて GND を基準とする)

項目	記号	定格値	単位
電源電圧	V_{CC}	$-0.5 \sim +7.0$	V
入出力電圧	V_{in}, V_{out}	$-0.5 \sim V_{CC} + 0.5$	V
入出力ダイオード電流	I_{IK}, I_{OK}	± 20	mA
出力電流	I_O^*	$\pm 25 (\pm 35)$	mA
V_{CC}, GND 電流	I_{CC}, I_{GND}^*	$\pm 50 (\pm 75)$	mA
許容損失	P_T	500	mW
保存温度	T_{stg}	$-65 \sim +150$	°C

【注】*()内はバスドライバ系の定格値で、個々のデータシートにも記載してあります。


3. 高速 CMOS ロジックの形名

当社高速 CMOS ロジックは JEDEC の形名表示法により、HC、HCT タイプに分けられています。入出力が CMOS 論理レベルで、出力にバッファを備えたものが HC タイプです。また、入力 TTL 論理レベルで出力にバッファを備えたものが HCT タイプです。

3.1 各シリーズの入力レベル ($V_{CC} = 5V$ 時)

形名	V_{IH}	V_{IL}	備考
HC シリーズ	3.5 V	1.5 V	—
HCT シリーズ	2.0 V	0.8 V	TTL 論理レベル

3.2 ルネサス高速 CMOS ロジックの形名表示法



4. 推奨動作範囲

項目	記号	定格値	単位	条件
電源電圧	V_{CC}^*	2 ~ 6	V	—
入出力電圧	V_{in}, V_{out}	0 ~ V_{CC}	V	—
動作温度	T_a	$-40 \sim +85$	°C	—
入力立ち上がり, 立ち下がり時間	t_r, t_f	0 ~ 1000	ns	$V_{CC} = 2.0 V$
		0 ~ 500		$V_{CC} = 4.5 V$
		0 ~ 400		$V_{CC} = 6.0 V$

【注】*HCT タイプの推奨動作電源電圧は 4.5 ~ 5.5 V です。

5. HD74HC シリーズに用いられる用語と記号

5.1 電気的特性および推奨動作条件に用いられる記号の説明

(1) 直流特性

記号	用語	説明
V_{IH}	“H”レベル入力電圧	論理素子の動作が、ある規定内で保証されるための“H”レベル入力電圧
V_{IL}	“L”レベル入力電圧	論理素子の動作が、ある規定内で保証されるための“L”レベル入力電圧
V_{OL}	“L”レベル出力電圧	出力が“L”レベルになるような入力条件のもとで、出力端子に規定された出力電流を流し込んだときの出力電圧
V_{OH}	“H”レベル出力電圧	出力が“H”レベルになるような入力条件のもとで、出力端子に規定された出力電流を流し込んだときの出力電圧
V_T^+	正方向入カスレッシュホールド電圧	入力を負方向入カスレッシュホールド電圧 V_T^- より低い電圧レベルから上昇させたときに、論理素子の動作が変化する際の入力電圧
V_T^-	負方向入カスレッシュホールド電圧	入力を正方向入カスレッシュホールド電圧 V_T^+ より高い電圧レベルから下降させたときに、論理素子の動作が変化する際の入力電圧
V_H	ヒステリシス電圧	正方向入カスレッシュホールド電圧 V_T^+ と負方向スレッシュホールド電圧 V_T^- の差
I_{OH}	“H”レベル出力電流	出力が“H”レベルになるような入力条件のもとで、出力端子に規定された出力電圧 V_{OUT} を印加したときに流れ出す出力電流
I_{OL}	“L”レベル出力電流	出力が“L”レベルになるような入力条件のもとで、出力端子に規定された出力電圧 V_{OUT} を印加したときに流れ出す出力電流
I_{IN}	入力電流	入力端子に規定された最大入力電圧が加えられたときに流れ込む入力電流
I_{IH}	“H”レベル入力電流	入りに規定された“H”レベル電圧を加えたときに流れ込む入力電流
I_{IL}	“L”レベル入力電流	入りに規定された“L”レベル電圧を加えたときに流れ出す入力電流
$I_{O(off)}$	オフ状態出力電流	出力がオフ状態になるような入力条件のもとで、規定された出力電圧を加えたときに流れ込む出力電流(この項目は開放ドレイン出力に対して規定する。)
I_{OZ}	オフ状態出力電流 (高インピーダンス)	スリーステート出力を持つ素子で、出力が高インピーダンスの状態になるように入力条件を設定したときに出力に流れる電流
$I_{S(off)}$	アナログスイッチオフ状態電流	アナログスイッチを持つ素子でスイッチが off 状態となるような入力条件を加えたときに、スイッチに流れる電流
I_{CC}	電源電流	規定された入力条件のもとで、電源端子(V_{CC})に、流れ込む電流

(2) 交流特性

記号	用語	説明
$f_{\max}$	最高クロック周波数	クロックパルスにより出力状態の変化が起こるように入出力条件が設定されたときに、規定された通りのシーケンスで、安定な出力論理レベルの変化を維持できる、最高のクロック繰返し周波数
t_{TLH}	立ち上がり (過渡) 時間	定義された“L”レベルから“H”レベルに変化する過渡期間中、波形の規定の“L”レベルから“H”レベル間の時間
t_{THL}	立ち下がり (過渡) 時間	定義された“H”レベルから“L”レベルに変化する過渡期間中、波形の規定の“H”レベルから“L”レベル間の時間
t_{PLH}	出力立ち上がり伝搬遅延時間	出力が“L”レベルから“H”レベルに変化する場合、定められた負荷条件のもとで、入力と出力電圧波形の規定された電圧レベル間の遅延時間
t_{PHL}	出力立ち下がり伝搬遅延時間	出力が“H”レベルから“L”レベルに変化する場合、定められた負荷条件のもとで、入力と出力電圧波形の規定された電圧レベル間の遅延時間
t_{HZ}	スリーステート出力ディスエーブル時間 (“H”レベル)	スリーステート出力が“H”レベルから高インピーダンス状態へ変化するとき、定められた負荷条件のもとで、入力と出力電圧波形の規定された電圧レベル間の遅延時間
t_{LZ}	スリーステート出力ディスエーブル時間 (“L”レベル)	スリーステート出力が“L”レベルから高インピーダンス状態へ変化するとき、定められた負荷条件のもとで、入力と出力電圧波形の規定された電圧レベル間の遅延時間
t_{ZH}	スリーステート出力イネーブル時間 (“H”レベル)	スリーステート出力が高インピーダンス状態から“H”レベルへ変化するとき、定められた負荷条件のもとで、入力と出力電圧波形の規定された電圧レベル間の遅延時間
t_{ZL}	スリーステート出力イネーブル時間 (“L”レベル)	スリーステート出力が高インピーダンス状態から“L”レベルへ変化するとき、定められた負荷条件のもとで、入力と出力電圧波形の規定された電圧レベル間の遅延時間
t_{c}	パルス幅	パルス波形の前端と後端の規定されたレベル間の時間
t_{h}	ホールド時間	規定された入力端子におけるデータが、関連する他の入力端子 (例えばクロック入力) における変化以後に、保持されなければならない時間
t_{su}	セットアップ時間	規定された入力端子におけるデータが、関連する他の入力端子 (例えばクロック入力) における変化以前に、加えられかつ維持されていなければならない時間
t_{rem}	リムーバル時間	規定された入力端子におけるデータが解除されてから、関連する他の入力端子 (例えばクロック入力) を変化させることのできるまでの時間
C_{in}	入力容量	入力端子に 0 V を印加したときの入力端子、GND 端子間容量





5.2 機能表に用いられる記号の説明

記号	説明
H	High(高)レベル(定常) (文章中では“H”または H レベルと記す)
L	Low(低)レベル(定常) (文章中では“L”または L レベルと記す)
┐	L レベルから H レベルへの遷移
┘	H レベルから L レベルへの遷移
X	H, L いずれでもよい
Z	スリーステート出力のオフ状態(高インピーダンス)
a.....h	A~H の各入力における定常状態の入力レベル
Qo	表示されている入力条件が確立される直前の Q のレベル
Qo	Qo のコンプリメント
Qn	最も新しいアクティブな変化 (┘または┐) が起こる直前の Q レベル
┐	1 ケの H レベルパルス
┘	1 ケの L レベルパルス
TOGGLE	各出力が入力のアクティブな変化 (┘または┐) で, 前の状態のコンプリメントに変化する

5.3 AC 特性測定方法

項目	内容
負荷回路	(a) CMOS出力 (b) 開放ドレイン出力 (c) スリーステート出力 【注】 1. C_L はプローブ, 治具の浮遊容量を含む 2. $R_L = 1\text{ k}\Omega$ (特に指定のない限り)

(次頁へ続く)

項目	内容
波形 (波形の相互関係)	
パルス幅 (t_w)	・ 74HC シリーズ  Hレベルパルス ・ 74HC シリーズ  Lレベルパルス
	・ 74HCT シリーズ  Hレベルパルス
	 Lレベルパルス

(次頁へ続く)

項目	内容
波形 (波形の相互関係)	
伝搬遅延 時間出力 上昇時間 出力下降 時間	・ 74HCシリーズ ・ 74HCTシリーズ

(次頁へ続く)

項目	内容
波形 (波形の相互関係)	
スリース テート出 カイネー ブル時間 ディス エーブル 時間	・ 74HCシリーズ 出力コントロール (Lレベルイネーブル) 波形.1 波形.2 S1 : V_{CC} S1 : GND V_{CC} GND V_{OH} V_{OL} V_{OH} V_{OL}
	・ 74HCTシリーズ 出力コントロール (Lレベルイネーブル) 波形.1 波形.2 S1 : V_{CC} S1 : GND V_{CC} GND V_{OH} V_{OL} V_{OH} V_{OL}

- 【注】 1. 波形-1は出力が出力コントロールによってディスエーブルされた場合を除いて“L”のような内部条件による出力。
2. 波形-2は出力が出力コントロールによってディスエーブルされた場合を除いて“H”のような内部条件による出力。

(次頁へ続く)

項目	内容
波形 (波形の相互関係)	
セット アップ時 間(t_{su}) ホールド 時間(t_h)	・ 74HCシリーズ The diagram shows a clock signal (Clockまたは, Latch Enable 入力 注) and two data inputs (同相入力 and 逆相入力). The clock signal transitions from low to high, with setup time t_{su} before the transition and hold time t_h after the transition. The data inputs are shown as trapezoidal pulses. The 50% level of the data input is aligned with the 50% level of the clock signal. The clock signal is shown with 10%, 50%, and 90% level markers. The data inputs are shown with 50% level markers. The clock signal is connected to V_{CC} and GND. The data inputs are connected to GND and V_{CC}.
	・ 74HCTシリーズ The diagram shows a clock signal (Clockまたは, Latch Enable 入力 注) and two data inputs (同相入力 and 逆相入力). The clock signal transitions from low to high, with setup time t_{su} before the transition and hold time t_h after the transition. The data inputs are shown as trapezoidal pulses. The 1.3V level of the data input is aligned with the 1.3V level of the clock signal. The clock signal is shown with 10%, 1.3V, and 90% level markers. The data inputs are shown with 1.3V level markers. The clock signal is connected to 3.0V and GND. The data inputs are connected to GND and 3.0V.
【注】ネガティブエッジトリガ回路の場合は逆相になります。	

(次頁へ続く)

項目	内容
波形(波形の相互関係)	
リムーバル時間 (trem)	・ 74HC シリーズ クロック入力 (注) アクティブロウクリア または イネーブル アクティブハイクリア または イネーブル ・ 74HCT シリーズ クロック入力 (注) アクティブロウクリア または イネーブル アクティブハイクリア または イネーブル 【注】 ネガティブエッジトリガ回路の場合は逆相になります。

6. システム設計時のご注意

システム設計時に際し考慮すべき問題につき、以下の項目にわけて説明いたします。

6.1 伝達特性

ゲート回路の伝達特性は、仕様入力数によって変化しますから、その雑音余裕度に注意する必要があります。多入力 NOR ゲートでは、P チャネル MOS は V_{CC} に直列に、また、N チャネル MOS は GND に並列に接続され、NAND ゲートでは全くその逆になっています。遷移領域における出力電圧 V_{OUT} は、P チャネル MOS と N チャネル MOS の ON 抵抗に応じた分割比で電源電圧を配分した値となります。このため、多入力 NOR ゲート、多入力 NAND ゲートでは、使用入力数に応じて図 1 のように伝達特性の立ち下がり、すなわち遷移領域に入る V_{IN} (とりも直さず電圧雑音余裕度) が変化します。




図1 入力数による伝達特性

このことから、

- NOR ゲートでは、使用入力数に応じて、“0”レベル雑音余裕度 V_{NL} は小さく、また、“1”レベル雑音余裕度 V_{NH} は大きくなります。
- NAND ゲートでは、その全く逆になります。

ということがわかります。

6.2 出力インピーダンス

高速 CMOS ロジックゲートの出力インピーダンスは、回路構成、使用入力数、論理状態、電源電圧によって影響されます。

出力インピーダンスには、その動作状態により、

- P チャネル MOS、N チャネル MOS が、非飽和状態で動作する定インピーダンス領域。
- P チャネル MOS、N チャネル MOS が、ピンチオフ状態で動作する定電流領域。

とがあり、インタフェース回路を含んだシステムの設計の際、考慮する必要があります。

6.3 出力短絡

誤って出力を V_{CC} または GND に短絡した場合、出力電流を制限する保護回路は付加されておりませんので、ルネサス高速 CMOS ロジック IC では、出力の P チャネル MOS、N チャネル MOS のピンチオフ効果によって決められる電流値に制限されることになります。

このような出力短絡電流を長時間流し続けると、消費電力の増加あるいはメタライゼーションの電流密度過大による配線溶融など性能劣化に結びつく場合がありますので注意が必要です。安定動作および信頼性面から、出力電流は絶対最大定格内で使用してください。

6.4 未使用入力の処理

高速 CMOS ロジック IC の入力インピーダンスは極めて高いため、入力オープン状態で使用しますと、雑音をひろいやすく、また、入力電位が定義されていないため出力論理レベルは固定されず、不安定な動作状態になります。そこで未使用入力は、必ず図 2 のように

- NAND ゲート回路の場合は V_{CC} に直接
- NOR ゲート回路の場合は GND に直接

適当な抵抗 (10 k Ω ~ 100 k Ω) を介して V_{CC} あるいは GND に接続しておく必要があります。また、同一パッケージ内に、使用していない他のゲートやフリップフロップがある場合、CMOS インバータを構成する P チャネル MOS、N チャネル MOS が共に導通状態となり、電源電流 I_{CC} が流れてしまうこともありますので、同様の注意が必要です。




図 2 未使用入力の処理例

6.5 入力インピーダンス

通常動作では、入力保護ダイオードはすべて逆バイアスされているため、高速 CMOS ロジック IC の入力インピーダンスは極めて高く、リーク電流換算で、25°C で数 10 (pA)、100°C でも約 1 (nA) 程度です。したがって、高速 CMOS ロジック IC を動作させるためのマッチングは、電圧レベルで考えればよく、ただ入力容量性のため、実際の他の IC とのインタフェースに際しては、容量値からファンアウトが制限されることには注意が必要です。

6.6 ゲート回路の並列接続

ソース電流能力、シンク電流能力を増やすことが必要になった場合図 3 に示しますように、同種のゲート回路を並列に接続して用いる方法があります。




図 3 並列接続例

こうすることにより、スイッチング速度も同時に改善され、また、ソースおよびシンク電流容量は、入力数に比例して増加します。

6.7 ワイアード OR 接続

ワイアード OR 接続は、推奨できませんし、また、高速 CMOS ロジック IC では本来使用すべきではありません。その理由は、図 4 のように 2 つのゲートの出力が接続され、 $A = B = 0$ 、 $C = D = 1$ ならば、出力電圧は ON にしているそれぞれ P チャネル、N チャネル MOS の抵抗値によって電源電圧を分割した値、すなわち、約 $1/2V_{CC}$ のレベルとなり、次段の論理回路駆動には適切な値ではなくなってしまうからです。




図 4 ワイアード OR 接続

6.8 入力容量

高速 CMOS ロジック IC には、入力と GND 間に静電容量が存在します。その主なものは、ゲート・基板間容量ですが、その他パッケージやリードの容量、入力保護回路の容量も付加されます。入力電圧による入力容量の変化は主にゲート・基板間容量によるものです。この入力容量は、伝送ゲートの開閉により、情報をこの入力容量に一時記憶させるなど用途上の利点もありますが、一方で相互接続されたゲートのスイッチング速度を遅らせ、また消費電力を増加させる場合がありますので注意が必要です。なお、入力容量は、通常約 5 (pF) です。

6.9 出力容量

高速 CMOS ロジック IC の全出力容量は、出力 MOS のドイン容量と外付けされた負荷容量の総和です。前者は、一出力当たりと約 10 (pF) 程度と考えてよいでしょう。伝搬遅延時間は、外付け負荷容量の増加に対し、

ほぼ直線的に増加します。そのため、消費電力もそれに応じて増加しますので、大容量を外付けする時には注意が必要です。また、ゲートの遷移時のピーク電流は、前述の通り、Pチャネル MOS、Nチャネル MOS の出力特性で制限されますが、バスドライバ出力を持つ IC では、ピーク電流が高くなる (100 mA 程度) 可能性があり、その場合チップ内温度が上昇し、メタルマイグレーションが金属配線層に発生する恐れがあり、十分な注意が必要です。通常、ゲート回路では約 50 mA、バスドライバ系 IC では 100 mA 程度のピーク電流を考慮すれば問題ありません。

6.10 スリーステート出力回路の特長

バス構成の要求されるシステムの場合に、一本のバスラインに複数の回路を接続し、必要な回路だけを選択的に動作させるために、不要な回路をコントロール入力によって高出力インピーダンス状態にするという必要性からできたものが、3ステート出力をもった素子です。代表的な 3ステート回路を図 5 に示します。この図でコントロール端子である Disable 入力が “1” レベルの時は、スイッチ動作をし、出力は低インピーダンスになりますが、“0” レベルの時は、常温で 10^4 (M Ω) 以上という極めて高インピーダンスとなります。一本のバスラインに接続可能な 3ステート素子の数は、スイッチング速度と電源電圧の制約を受けますので注意が必要です。




図 5 3ステート出力回路

6.11 静的消費電流

高速 CMOS ロジック IC は、Pチャネル MOS と Nチャネル MOS とが相補的に接続されているため、入力電位レベルが静止した状態においては、必ず Pチャネル、Nチャネルの何れか一方が、カットオフの状態になっております。したがって、電源からの電流の流れるパスはなく、実際には、チップ内に存在する寄生を含めた全 P-N 接合の逆バイアスリーク電流が流れるだけです。この状態での電源電流を静的消費電流、消費電力を静的消費電力と呼んでいます。つまり、静的消費電流とは、実はこのようなリーク電流の合計で、表 3 のように極めて微少な値になっております。したがって静的消費電流は、電源電圧にほぼ比例し、温度に対しては指数関数的に増加します。

表 3

品種系		V _{CC}	静的消費電流 I _{CC} (max.)	
			+ 25°C	−40 ~ +85°C
HC シリーズ	SSI	6.0V	1.0 μ A	10 μ A
	FF		2.0 μ A	20 μ A
	MSI		4.0 μ A	40 μ A
HCT シリーズ	SSI	5.5V	1.0 μ A	10 μ A
	FF		2.0 μ A	20 μ A
	MSI		4.0 μ A	40 μ A

6.12 動的消費電力

今、図 6 のインバータの入力に、図 7 のタイムチャートに示したような方形パルス波 ($t_r = t_f = 0$) が印加されたとします。入力の “1” レベルから “0” レベルへの立ち下がりに対して、出力は “0” レベルから “1” レベルへステップ応答するわけですが、その際 V_{OUT} は方形波形とはなりません。それは、出力には外付け負荷容量およびドレイン容量などがあり、これらの総和 C_L が 0 から V_{CC} まで充電されことにより、出力が反転

するからです。この充電のために、 V_{CC} より、ON 状態の P チャンネル MOS を通して電源電流 $I_{CC(P)}$ が流れます。全く逆に、入力が “0” レベルから “1” レベルへ立ち上がる時には、 C_L が放電し、 $I_{CC(N)}$ が N チャンネル MOS を通して GND へ流れることになります。この充放電による電源電流が動的消費電流であり、これによる消費電力が動的消費電力です。この平均消費電力を P_T とし、これを理論的に求めると次のようになります。




図 6 インバータ回路




図 7 インバータ回路の動作電圧と電流

図 6 において、 $I_{CC(P)}$ が P チャンネル MOS に流れる時の、電力消費は、 $I_{CC(P)} (V_{CC} - V_{OUT})$ ですから、入力パルス一周期分で平均をとると、P チャンネル MOS での平均消費電力 P_{TP} は、

$$P_{TP} = \frac{1}{T} \int_0^T I_{CC(P)} \times (V_{CC} - V_{OUT}) dt$$

$$\text{ここに } I_{CC(P)} = C_L \times \frac{d(V_{CC} - V_{OUT})}{dt}$$

全く同様に、N チャンネル MOS での平均消費電力 P_{TN} は、

$$P_{TN} = \frac{1}{T} \int_0^T I_{CC(N)} \times V_{OUT} dt$$

$$\text{ここに } I_{CC(N)} = C_L \times \frac{dV_{OUT}}{dt}$$

したがって、全動的平均消費電力 P_T は、

$$P_T = P_{TP} + P_{TN}$$

$$= \frac{1}{T} \times C_L \times V_{CC}^2$$

$$= f \times C_L \times V_{CC}^2$$

f : 入力パルス周波数

となり、周波数、負荷容量、電源電圧によって変化することがわかります。この様子を図 8 に示します。




図 8 消費電力対動作周波数特性

また、この関係は $t_r = t_f = 0$ の方形入力を想定した場合であって、実際の場合には、入力パルスは台形波形と考えられますので、P チャネル、N チャネル MOS が同時に ON している遷移状態が存在し、この間 V_{CC} から GND に直流電流が流れることに注意しなければなりません。したがって、水晶発振回路やリニアアンプなどのように、入力を中間レベルで使用する場合ならびに、微分回路、積分回路、発振回路など緩慢な波形処理をする場合には、消費電力の増加に注意する必要があります。

6.13 電源電圧の注意点

雑音に対するデカップリングのため、約 0.01 ~ 0.1 (μF) のコンデンサを V_{CC} - GND 間に外付けするようにしてください。

6.14 ファンアウトの注意点

高速 CMOS ロジック IC のファンアウトは、直流的にはほとんど無制限といってもよい程です。それは、入力がゲート電極に接続され基板と絶縁されているため、入力電流としては、せいぜい入力保護回路の P-N 接合リーク電流で事実上 0 に近い値だからです。したがって、直流的には、ファンアウト数が問題になることはありません。

交流的には、少し事情が異なります。それは、入力は容量性で約 5 (pF) の時の容量を有しておりますので、出力に接続した場合、出力容量が増加します。例えば、ファンアウト数が n 、負荷容量が C_o (pF) の時の全負荷容量 C_L (pF) は、入力容量を 5 (pF) とすると、

$$C_L = 5 \cdot n + C_o \text{ (pF)}$$

となります。一方、伝搬遅延時間は出力負荷容量 C_L に比例して大きくなりますから、出力に接続された入力数 (ファンアウト数) に応じて動作速度が遅くなり、したがって高速動作を要求される場合、ファンアウト数が、かなり制約されることに注意が必要です。

6.15 実装時の注意

- (1) 入力波形の立ち上がり、立ち下がり時間は 500 ns 以下 ($V_{CC} = 4.5$ V 時) とします。

高速 CMOS ロジック IC の入出力特性はスレッシュホールド近くで電圧増幅率が非常に大きくなっていますので、入力電圧にわずかなリップル成分が乗っただけでも出力はそれに対応した波形を示し、出力の動作が不安定となる場合があります。

- (2) 電源ラインのフィルタはデバイスに対し十分いかせます。

IC の入力スレッシュホールド電圧は電源電圧に依存し変化いたします。したがって、電源ラインにリップルがのると入力スレッシュホールドが変化し、上記(1)と同じく誤動作の可能性がでてきます。

- (3) リンギング (波形ひずみ) に注意します。

出力波形の “H” から “L” へ、またその逆の “L” から “H” へのスイッチングが速いため、負荷の容量と配線によるインダクタンス成分により、リンギングがでてくる場合があります。回路構成やプリント基板のレイアウト、配線のひきまわしに十分注意する必要があります。

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2004.06.18	—	初版発行

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご注意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。