カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



ユーザーズ・マニュアル

μPD754144,754244
4ピット・シングルチップ・マイクロコンピュータ

μPD754144 μPD754244 [メ モ]

目次要約

第1章 概 説 ... 19

第2章 端子機能 ... 26

第3章 アーキテクチャの特徴とメモリ・マップ ... 34

第4章 内部CPU機能 ... 63

第5章 EEPROM ... 83

第6章 周辺ハードウエア機能 ... 91

第7章 割り込み機能とテスト機能 ... 192

第8章 スタンバイ機能 ... 221

第9章 リセット機能 ... 234

第10章 マスク・オプション ... 240

第11章 命令セット ... 241

付録A 開発ツール ... 309

付録B マスクROM**発注の手順** ... 313

付録 C 命令索引 ... 314

付録 D ハードウエア索引 ... 320

付録 E 改版履歴 ... 325

CMOSデバイスの一般的注意事項

静電気対策 (MOS全般)

注意 MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また,MOSデバイスを実装したボードについても同様の扱いをしてください。

未使用入力の処理 (CMOS特有)

注意 CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性(タイミングは規定しません)を考慮すると、個別に抵抗を介してVDDまたはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

初期化以前の状態 (MOS全般)

注意 電源投入時, MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため,初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定,レジスタ内容などは保証しておりません。ただし,リセット動作やモード設定で定義している項目については,これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は,まずリセット動作を実行してください。

本製品をICカード (SMART CARD) に使用することはできません。

EEPROMは,日本電気株式会社の商標です。

MS-DOSは,米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。 IBM DOS, PC/AT, PC DOSは,米国IBM社の商標です。 本製品が外国為替および外国貿易管理法の規定による規制貨物等(または役務)に該当するか否かは,ユーザ (仕様を決定した者)が判定してください。

- 本資料の内容は予告なく変更することがありますので、最新のものであることをご確認の上ご使用ください。
- 文書による当社の承諾なしに本資料の転載複製を禁じます。
- 本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して,当社は当社もしくは第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に 起因する第三者所有の権利にかかわる問題が発生した場合,当社はその責を負うものではありませんの でご了承ください。
- 本資料に記載された回路,ソフトウエア,及びこれらに付随する情報は,半導体製品の動作例,応用例を説明するためのものです。従って,これら回路・ソフトウエア・情報をお客様の機器に使用される場合には,お客様の責任において機器設計をしてください。これらの使用に起因するお客様もしくは第三者の損害に対して,当社は一切その責を負いません。
- 当社は品質,信頼性の向上に努めていますが,半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として,人身事故,火災事故,社会的な損害等を生じさせない冗長設計,延焼対策設計,誤動作防止設計等安全設計に十分ご注意願います。
- 当社は,当社製品の品質水準を「標準水準」,「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また,各品質水準は以下に示す用途に製品が使われることを意図しておりますので,当社製品の品質水準をご確認の上ご使用願います。

標準水準:コンピュータ,OA機器,通信機器,計測機器,AV機器,家電,工作機械,パーソナル機器,産業用ロボット

特別水準:輸送機器(自動車,列車,船舶等),交通用信号機器,防災/防犯装置,各種安全装置, 生命維持を直接の目的としない医療機器

特定水準: 航空機器, 航空宇宙機器, 海底中継機器, 原子力制御システム, 生命維持のための医療機器, 生命維持のための装置またはシステム等

当社製品のデータ・シート / データ・ブック等の資料で,特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は,必ず事前に当社販売窓口までご相談頂きますようお願い致します。

M7 98.8

本版で改訂された主な箇所

箇 所	内容
p.216	7.9 割り込みの応用(6)保留割り込みの実行 割り込み処理中の割り込み発生(INTBT
	を高位, INTT0, INTT2 を低位の割り込み) の図中の記述を訂正
p.260	11. 3 各命令の命令コード の「BR BCDE」の命令コードを訂正
p.312	付録A 開発ツール の構成図のフラッシュ関連製品を削除
旧版 p.297	付録A μPD754144, 754244, 75F4264 の機能一覧表 を削除

本文欄外の★印は,本版で改訂された主な箇所を示しています。

巻末にアンケート・コーナを設けております。このドキュメントに対するご意見を お気軽にお寄せください。

はじめに

- **ご 利 用** このマニュアルは, μPD754144, 754244の機能を理解し, それを用いたアプリケーション・シス
- 対象者 テムを設計するユーザのエンジニアを対象としています。
- **旬** の このマニュアルは,次の構成に示すμPD754144,754244の持つハードウエア機能をユーザに理解していただくことを目的としています。
- 構 成 このマニュアルは,大きく分けて次の内容で構成しております。
 - 概 説
 - ・端子機能
 - ・アーキテクチャの特徴とメモリ・マップ
 - ・内部CPU機能
 - EEPROM™
 - ・周辺ハードウエア機能
 - ・割り込み機能とテスト機能
 - ・スタンバイ機能
 - ・リセット機能
 - ・マスク・オプション
 - ・命令セット
- 読み方 このマニュアルの読者は、電気、論理回路、マイクロコンピュータの一般的な知識を必要とします。
 - μPD754144 (RC発振, fcc)のマニュアルとしてお使いになるユーザ
 このマニュアルは、特に機能面で違いがないかぎり、μPD754244(クリスタル/セラミック発振, fx)を代表品種として説明してあります。1.3 μPD754144,754244の違いで機能の違いを確認したうえで、μPD754244を μPD754144に、fxをfccに読み替えて使用してください。
 - ・ニモニックが分かっているときの命令機能を調べるとき 付録 C 命令索引を利用してください。
 - 特定の内蔵回路などの機能を調べたいとき付録D ハードウエア索引を利用してください。
 - ・一**通リ** μ PD754144 **,** 754244**の機能を理解しようとするとき** 目次に従って読んでください。

凡 例 データ表記の重み : 左が上位桁,右が下位桁

アクティブ・ロウの表記 : x x x (端子, 信号名称に上線)

メモリ・マップのアドレス : 上部 - 下位, 下部 - 上位

注: 本文中につけた注の説明

注意: 気をつけて読んでいただきたい内容

備考:本文の補足説明

数の表記 : 2進数...××××または××××B

10進数...××××

16進数...××××H

★ 関連資料 関連資料は暫定版の場合がありますが,この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

デバイス関連資料

資 料 名	資料番号	
	和文	英文
μPD754144, 754244 データ・シート	U10040J	U10040E
μPD754144, 754244 ユーザーズ・マニュアル	このマニュアル	U10676E
75XLシリーズ セレクション・ガイド	U10453J	U10453E

開発ツール (ソフトウエア) の資料 (ユーザーズ・マニュアル)

資 料 名		資料	番号
		和文	英 文
RA75X アセンブラ・パッケージ	操作編	U12622J	U12622E
	言語編	U12385J	U12385E
	構造化アセンブラ・	U12598J	U12598E
	プリプロセッサ		

開発ツール (ハードウエア) の資料 (ユーザーズ・マニュアル)

資 料 名	資料番号	
	和文	英 文
IE-75000-R/IE-75001-R インサーキット・エミュレータ	U15337J	EEU-1455
IE-75300-R-EM エミュレーション・ボード	U11354J	U11354E
EP-754144GS-R エミュレーション・プローブ	U10695J	U10695E

その他の資料

資 料 名	資料番号	
	和文	英 文
半導体総合セレクション・ガイド - 製品・パッケージ情報 -	X13769J	X13769E
半導体デバイス 実装マニュアル	注	C10535E
NEC半導体デバイスの品質水準	C11531J	C11531E
NEC半導体デバイスの信頼性品質管理	C10983J	C10983E
静電気放電(ESD)破壊対策ガイド	C11892J	C11892E
半導体 品質 / 信頼性ハンドブック	C12769J	-
マイクロコンピュータ関連製品ガイド 社外メーカ編	U11416J	-

注 「半導体デバイス実装マニュアル」のホーム・ページ参照

(http://www.ic.nec.co.jp/pkg/ja/jissou/index.html)

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには,必ず最新の資料をご使用ください。

目 次

第1章	概 説 19
1.2 1.3 1.4	機能概要 20 オーダ情報 21 µPD754144, 754244の違い 21 ブロック図 22 端子接続図(Top View) 23
第2章	端子機能 26
2.2	#PD754244の端子機能一覧 26 端子機能の説明 28 2.2.1 P30-P33 (PORT3), P60-P63 (PORT6), P80 (PORT8) 28 2.2.2 P70-P73 (PORT7) 28 2.2.3 PT00-PT02 28 2.2.4 INT0 29 2.2.5 KR4-KR7 29 2.2.6 KRREN 29 2.2.7 PTH00, PTH01 29 2.2.8 AVREF 30 2.2.9 CL1, CL2 (μ PD754144のみ) 30 2.2.9 CL1, CL2 (μ PD754244のみ) 30 2.2.11 RESET 30 2.2.12 IC 31 2.2.13 Vpp 31 3.2.2.14 Vss 31 端子の入出力回路 32 未使用端子の処理について 33
第3章	アーキテクチャの特徴とメモリ・マップ 34
3.2	データ・メモリのバンク構成とアドレシング・モード 34 3.1.1 データ・メモリのバンク構成 34 3.1.2 データ・メモリのアドレシング・モード 36 汎用レジスタのバンク構成 48 メモリ・マップトI/O 53
第4章	内部 CPU 機能 63
4.2	Mk モードとMk モードの切り替え機能 63 4.1.1 Mk モードとMk モードの違い 63 4.1.2 スタック・バンク選択レジスタ(SBS)の設定方法 64 プログラム・カウンタ(PC) 65 プログラム・メモリ(ROM) 66

4.4	データ・メモリ (RAM) 68
	4.4.1 データ・メモリの構成 68
4 5	4.4.2 データ・メモリのバンクの指定 69
	汎用レジスタ 72 アキュームレータ 73
	ァキュームレータ /3 スタック・ポインタ(SP),スタック・バンク選択レジスタ(SBS) 73
	プログラム・ステータス・ワード (PSW) 77
	バンク選択レジスタ (BS) 81
第5章	EEPROM 83
5.1	EEPROM の構成 83
	EEPROM の特徴 83
5.3	EEPROM ライト・コントロール・レジスタ (EWC) 84
5.4	EEPROM の制御に関する割り込み 85
5.5	EEPROM の操作方法 86
	5.5.1 EEPROMの操作命令 86
	5.5.2 読み出し操作 87
	5.5.3 書き込み操作 88
5.6	EEPROM の書き込みに関する注意 90
第6章	周辺ハードウエア機能 91
6.1	ディジタル入出力ポート 91
	6.1.1 ディジタル入出力ポートの種類 , 特徴 , 構成 92
	6.1.2 入出力モードの設定 97
	6.1.3 ディジタル入出力ポート操作命令 99
	6.1.4 ディジタル入出力ポートの動作 101
	6.1.5 プルアップ抵抗の内蔵 103
6.3	6.1.6 ディジタル入出力ポートの入出力タイミング 104
6.2	クロック発生回路 106 6.2.1 クロック発生回路の構成 106
	6.2.1 クロック先生回路の構成 106 6.2.2 クロック発生回路の機能と動作 108
	6.2.3 CPUクロックの設定 115
6.3	ベーシック・インターパル・タイマ/ウォッチドッグ・タイマ 117
	6.3.1 ベーシック・インターバル・タイマ / ウォッチドッグ・タイマの構成
	117
	6.3.2 ベーシック・インターバル・タイマ・モード・レジスタ(BTM)
	118
	6.3.3 ウォッチドッグ・タイマ許可フラグ(WDTM) 120
	6.3.4 ベーシック・インターバル・タイマの動作 121
	6.3.5 ウォッチドッグ・タイマの動作 122
	6.3.6 その他の機能 124
6.4	タイマ・カウンタ 126
	6.4.1 タイマ・カウンタの構成 126
	6.4.2 8ビット・タイマ・カウンタ・モードの動作 139
	6.4.3 PWMパルス・ジェネレータ・モード(PWMモード)の動作
	150

	6.4.4 16ビット・タイマ・カウンタ・モードの動作 156 6.4.5 キャリア・ジェネレータ・モード(CGモード)の動作 165
	6.4.6 タイマ・カウンタ応用上の注意 179
6.5	プログラマブル・スレッシュホールド・ポート(アナログ入力ポート)
	186
	6.5.1 プログラマブル・スレッシュホールド・ポートの構成と動作
	186
	6.5.2 プログラマブル・スレッシュホールド・ポート・モード・レジスタ
	(PTHM) 188
	6.5.3 プログラマブル・スレッシュホールド・ポートの応用 189
6.6	ピット・シーケンシャル・パッファ 190
第7章	割り込み機能とテスト機能 192
	割り込み制御回路の構成 192
	割り込みソースの種類とベクタ・テーブル 194
	割り込み機能を制御する各種ハードウエア 196
7.4	
	多重割り込み処理制御 204
	ベクタ・アドレス共用割り込み処理 206
	割り込み処理までのマシン・サイクル 208 割り込みの効果的な使い方 210
	割り込みの応用 210
	テスト機能 218
7.10	7.10.1 テスト・ソースの種類 218
	7.10.1
第8章	スタンバイ機能 221
8.1	スタンバイ・モードの設定および動作状態 223
8.2	スタンパイ・モードの解除 225
8.3	スタンバイ・モード解除後の動作 229
8.4	スタンバイ・モードの応用 229
第9草	リセット機能 234
0.4	
	リセット機能の構成および動作 234
9.2	ウォッチドッグ・フラグ(WDF),キー・リターン・フラグ(KRF) 238
笙1∩音	マスク・オプション 240
₩ 10 ∓	(X) 3)) a) 240
10. 1	端子のマスク・オプション 240
10. 1	10.1.1 P70/KR4-P73/KR7のマスク・オプション 240
	10.1.2 RESET端子のマスク・オプション 240
10. 2	発振安定ウエイト時間のマスク・オプション 240
第11章	命令セット 241

	11.1.1 GETI命令 241
	11.1.2 ビット操作命令 242
	11.1.3 たてづみ命令 242
	11.1.4 進数補正命令 243
	11.1.5 スキップ命令とスキップに要するマシン・サイクル数 244
11. 2	命令セットとそのオペレーション 244
11. 3	各命令の命令コード 255
11. 4	命令機能と応用 261
	11.4.1 転送命令 262
	11.4.2 テーブル参照命令 270
	11.4.3 ビット転送命令 274
	11.4.4 演算命令 275
	11.4.5 アキュームレータ操作命令 283
	11.4.6 増減命令 284
	11.4.7 比較命令 286
	11.4.8 キャリー・フラグ操作命令 288
	11.4.9 メモリ・ビット操作命令 289
	11.4.10 分岐命令 293
	11. 4 .11 サブルーチン・スタック制御命令 297
	11.4.12 割り込み制御命令 302
	11.4.13 入出力命令 303
	11.4.14 CPU制御命令 304
	11.4.15 特殊命令 305
付録A	開発ツール 309
付録B	マスク ROM 発注の手順 313
/ -	
19 郵 し	命令索引 314
C. 1	命令索引(機能別) 314
	命令索引(アルファベット順) 317
付録D	ハードウエア索引 320
	ハードウエア索引 (50音順) 320
D. 2	ハードウエア索引 (アルファベット順) 323
付録E	改版履歴 325

11.1 特徴的な命令 ... 241

図の目次 (1/3)

図番号	タイトル , ページ
3 - 1	MBE=0のモードとMBE=1のモードの使い分け 35
3 - 2	データ・メモリの構成と,各アドレシング・モードのアドレシング範囲 37
3 - 3	スタティックRAMのアドレス更新方法 42
3 - 4	レジスタ・バンクの使い分け例 49
3 - 5	汎用レジスタの構成(4ビット処理の場合) 51
3 - 6	汎用レジスタの構成(8ビット処理の場合) 52
3 - 7	μPD754244 I/Oマップ 55
4 - 1	スタック・バンク選択レジスタのフォーマット 64
4 - 2	プログラム・カウンタの構成 65
4 - 3	プログラム・メモリ・マップ 67
4 - 4	データ・メモリ・マップ 70
4 - 5	汎用レジスタの構成 72
4 - 6	レジスタ・ペアの構成 72
4 - 7	アキュームレータ 73
4 - 8	スタック・ポインタおよびスタック・バンク選択レジスタの構成 74
4 - 9	スタック・メモリへ退避されるデータ (Mk モード) 75
4 - 10	スタック・メモリから復帰されるデータ(Mk モード) 75
4 - 11	スタック・メモリへ退避されるデータ(Mk モード) 76
4 - 12	スタック・メモリから復帰されるデータ (Mk モード) 76
4 - 13	プログラム・ステータス・ワードの構成 77
4 - 14	バンク選択レジスタの構成 81
5 – 1	EEPROMライト・コントロール・レジスタのフォーマット 84
5 – 2	EEPROM読み出し操作時のEEPROMライト・コントロール・レジスタ 87
5 – 3	EEPROM書き込み操作時のEEPROMライト・コントロール・レジスタ 88
6 - 1	ディジタル・ポートのデータ・メモリ・アドレス 91
6 - 2	P3nの構成 (n = 0-2) 93
6 - 3	P33の構成 93
6 - 4	P60の構成 94
6 - 5	P61の構成 94
6 - 6	P62の構成 95
6 - 7	P63の構成 95

図の目次 (2/3)

図番号	タイトル , ページ
6 — 8	P7nの構成 (n = 0 - 3) 96
6 - 9	P80の構成 96
6 - 10	各ポート・モード・レジスタのフォーマット 98
6 - 11	プルアップ抵抗指定レジスタのフォーマット 103
6 - 12	ディジタル入出力ポートの入出力タイミング 104
6 - 13	ソフトウエアによる内蔵プルアップ抵抗のONタイミング 105
6 - 14	クロック発生回路のブロック図 106
6 - 15	プロセッサ・クロック・コントロール・レジスタのフォーマット 110
6 - 16	RC発振の外付け回路 111
6 - 17	クリスタル / セラミック発振の外付け回路 111
6 - 18	発振子の接続回路の悪い例 112
6 - 19	CPUクロックの切り替え例 116
6 - 20	ベーシック・インターバル・タイマ / ウォッチドッグ・タイマのブロック図 117
6 - 21	ベーシック・インターバル・タイマ・モード・レジスタのフォーマット 119
6 - 22	ウォッチドッグ・タイマ許可フラグ(WDTM)のフォーマット 120
6 - 23	タイマ・カウンタ(チャネル 0)のブロック図 127
6 - 24	タイマ・カウンタ(チャネル1)のブロック図 128
6 - 25	タイマ・カウンタ(チャネル 2)のブロック図 129
6 - 26	タイマ・カウンタ・モード・レジスタ(チャネル0)のフォーマット 131
6 - 27	タイマ・カウンタ・モード・レジスタ(チャネル1)のフォーマット 133
6 - 28	タイマ・カウンタ・モード・レジスタ(チャネル2)のフォーマット 135
6 - 29	タイマ・カウンタ出力許可フラグのフォーマット 137
6 - 30	タイマ・カウンタ・コントロール・レジスタのフォーマット 138
6 - 31	タイマ・カウンタ・モード・レジスタの設定 140
6 - 32	タイマ・カウンタ・コントロール・レジスタの設定 143
6 - 33	タイマ・カウンタ出力許可フラグの設定 143
6 - 34	タイマ・カウント動作時の構成 148
	カウント動作時のタイミング 148
	タイマ・カウンタ・モード・レジスタの設定 151
6 - 37	タイマ・カウンタ・コントロール・レジスタの設定 152
	PWMパルス・ジェネレータ動作時の構成 154
	PWMパルス・ジェネレータ動作時のタイミング 154
6 - 40	タイマ・カウンタ・モード・レジスタの設定 157
6 - 41	タイマ・カウンタ・コントロール・レジスタの設定 158

図の目次(3/3)

図番号	タイトル , ページ
6 - 42	タイマ・カウント動作時の構成 162
6 - 43	カウント動作時のタイミング 163
6 - 44	タイマ・カウンタ・モード・レジスタの設定(n=1,2) 166
6 - 45	タイマ・カウンタ出力許可フラグの設定 167
6 - 46	タイマ・カウンタ・コントロール・レジスタの設定 167
6 - 47	キャリア・ジェネレータ動作時の構成 170
6 - 48	キャリア・ジェネレータ動作時のタイミング 171
6 - 49	プログラマブル・スレッシュホールド・ポートのブロック図 187
6 - 50	プログラマブル・スレッシュホールド・ポート・モード・レジスタ(PTHM) のフォーマット
	188
6 - 51	プログラマブル・スレッシュホールド・ポートの応用例 189
6 - 52	ビット・シーケンシャル・バッファのフォーマット 190
7 - 1	割り込み制御回路ブロック図 193
7 - 2	割り込みベクタ・テーブル 195
7 - 3	割り込みプライオリティ選択レジスタ 198
7 - 4	INTOの構成 200
7 - 5	ノイズ除去回路の入出力タイミング 200
7 - 6	INTOエッジ検出モード・レジスタ(IMO)のフォーマット 201
7 - 7	割り込み処理シーケンス 203
7 - 8	高位の割り込みによる多重割り込み 204
7 - 9	割り込みステータス・フラグの変更による多重割り込み 205
7 - 10	KR4-KR7のブロック図 219
7 - 11	INT2エッジ検出モード・レジスタ(IM2)のフォーマット 220
8 - 1	スタンバイ・モードの解除動作 225
8 - 2	STOPモード解除時のウエイト時間 227
8 - 3	キー・リターン・リセットまたはRESET入力によるSTOPモードの解除 228
9 - 1	リセット機能の構成 234
9 - 2	RESET信号発生によるリセット動作 235
9 - 3	各信号発生時におけるWDFの動作 238
9 - 4	各信号発生時におけるKRFの動作 239

表の目次 (1/2)

表番号	タイトル , ページ
2 - 1	ディジタル入出力ポートの端子機能一覧 26
2 - 2	ポート端子以外の端子機能一覧 27
2 - 3	未使用端子の処理一覧 33
3 - 1	アドレシング・モード 38
3 - 2	RBE, RBSと選択されるレジスタ・バンク 48
3 - 3	通常ルーチンと割り込みルーチンでのレジスタ・バンクの使い分けの例 48
3 - 4	周辺ハードウエア操作時に適用可能なアドレシング・モード 53
4 - 1	
	SBSで選択されるスタック・エリア 73
	スタック動作時に退避 / 復帰されるPSWのフラグ 77
	キャリー・フラグ操作命令 78
4 - 5	
	MBE, MBSと選択されるメモリ・バンク 81 RBE, RBSと選択されるレジスタ・バンク 82
4 - 7	RDE, RDSC送がC110レンステ・ハンケ 02
5 – 1	EEPROMの制御に関する割り込み 85
6 - 1	ディジタル・ポートの種類と特徴 92
6 - 2	入出力端子操作命令一覧表 100
6 - 3	入出力ポート操作時の動作 102
6 - 4	プルアップ抵抗内蔵の指定法 103
6 - 5	CPUクロックの切り替えに要する最大時間 115
6 - 6	モード一覧 126
6 - 7	分解能と最長設定時間(8ビット・タイマ・カウンタ・モードの場合) 144
6 - 8	分解能と最長設定時間(16ビット・タイマ・カウンタ・モードの場合) 159
	割り込みソースの種類 194
-	割り込み要求フラグのセット信号 197
	IST1, IST0と割り込み処理状態 202
	共用割り込みの判別 206
	テスト・ソースの種類 218
	テスト要求フラグのセット信号 218
	KR4-KR7端子とKRREN端子およびテスト機能 220

表の目次(2/2)

表番号	タイトル , ページ
NH J	7 1 1 70 1 . 7

- 8 1 スタンバイ・モード時の各動作状態 ... 223
- 8 2 BTMによるウエイト時間の選択 ... 227
- 9 1 各ハードウエアのリセット後の状態 ... 236
- 9-2 各信号に対するWDF, KRFの内容 ... 238
- 10 1 マスク・オプションの選択 ... 240
- 11 1 ビット操作アドレシングの種類と指定可能な範囲 ... 242

第1章 概 説

μPD754144, 754244は,豊富な製品展開を誇る75Xシリーズの後継品種75XLシリーズの 4 ビット・シングルチップ・マイクロコンピュータです。

 μ PD754144, 754244は , 75XシリーズのEEPROM内蔵製品である μ PD75048に比べて , CPU機能を拡張し , 低電圧1.8 Vでの高速動作を可能にしています。

小型のプラスチックSSOP (7.62 mm (300)) を用意しています。 次に特徴を示します。

- ・低電圧動作可能: VDD=1.8~6.0 V
- ・低電圧 (1.8 V) 動作可能な128ビットのEEPROMを内蔵 (16 x 8 ビット)
- ・高速動作とパワー・セーブに有利な命令実行時間可変機能

μ PD754144: RC発振回路(抵抗, コンデンサは外付け)

4 , 8 , 16 , 64 μs (fcc = 1.0 MHz動作時)

μPD754244: クリスタル / セラミック発振回路

0.95, 1.91, 3.81, 15.3 μs (fx = 4.19 MHz動作時)

0.67, 1.33, 2.67, 10.7 μs (fx = 6.0 MHz動作時)

- ・タイマを4チャネル内蔵
- ・キーレス・エントリ用のキー・リターン・リセット機能を内蔵
- ・小型パッケージ(20ピン・プラスチックSSOP(7.62 mm(300)))を用意

応用分野

- ・キーレス・エントリなどの自動車電装,小型データ・キャリアなど
 - 備考 このマニュアルでは、特に機能面での違いがないかぎり、 μ PD754244(クリスタル / セラミック 発振、fx)を代表品種として記述してあります。 μ PD754144(RC発振、fcc)のマニュアルとして使用する場合は、 μ PD754244を μ PD754144に、fxをfccに読み替えて使用してください。

1.1 機能概要

項目		μ PD754144		μ PD754244		
命令実行時間		• 4, 8,	, 16, 64 µs(fcc = 1.0 MHz動作時)			
				(fx = 4.19 MHz動作時)		
				• 0.67, 1.33, 2.67, 10.7 µs		
				(fx = 6.0 MHz動作時)		
内蔵メモリ	マスクROM	4096×	4096×8ビット (0000H-0FFFH)			
	RAM	128 × 4	ビット (000H-07FH)			
	EEPROM	16 × 8	ビット(400H-41FH)			
システム・クロッ	ク発振回路	RC発振	回路	クリスタル / セラミック発振回路		
		(抵抗	, コンデンサは外付け)			
汎用レジスタ		・4ビ	ット操作時:8個×4バンク			
		・8 ビット操作時: 4 個× 4 バンク				
入出力ポート	CMOS入力	4本	マスク・オプションによるプルアップ抵抗区	紅抗内蔵可能		
	CMOS入出力	9本	ソフトウエアによる内蔵プルアップ抵抗の技	接続指定可能		
	合計	13本				
タイマ		4チャネル				
		・8 ビット・タイマ・カウンタ:3 チャネル				
		(16ビット・タイマ・カウンタとして使用可能)				
		・ベーシック・インターバル・タイマ / ウォッチドッグ・タイマ : 1 チャネル				
プログラマブル	・スレッシュ	2チャネル				
ホールド・ポート						
ビット・シーケンシ	ャル・バッファ	16ビット				
ベクタ割り込み		外部:1本,内部:5本				
テスト入力		外部:1本(キー・リターン・リセット機能あり)				
スタンバイ機能		STOPE-F/HALTE-F				
動作周囲温度		$T_A = -40 \sim +85$				
電源電圧		V _{DD} = 1.8 ~ 6.0 V				
パッケージ		・20ピン・プラスチックSOP(7.62 mm(300))				
		・20ピン・プラスチックSSOP(7.62 mm(300))				

1.2 オーダ情報

ジ
シ


 μ PD754144GS- × × × -BA5 20ピン・プラスチックSOP (7.62 mm (300)) μ PD754144GS- × × × -GJG 20ピン・プラスチックSOP (7.62 mm (300)) μ PD754244GS- × × × -BA5 20ピン・プラスチックSOP (7.62 mm (300)) μ PD754244GS- × × × -GJG 20ピン・プラスチックSOP (7.62 mm (300))

備考 ×××はROMコード番号です。

1.3 µPD754144, 754244**の違い**

項目	μ PD754144	μ PD754244
命令実行時間	4, 8, 16, 64 μs (fcc = 1.0 MHz動作時)	· 0.95, 1.91, 3.81, 15.3 µs
		(fx = 4.19 MHz動作時)
		· 0.67, 1.33, 2.67, 10.7 µs
		(fx = 6.0 MHz動作時)
システム・クロック発振回路	RC発振回路	クリスタル / セラミック発振回路
	(抵抗,コンデンサは外付け)	
リセット後起動時間	56/fcc	マスク・オプションにより,次の2つか
	(fcc = 1.0 MHz動作時:56 μs)	ら選択可能
		・2 ¹⁷ /f _x (fx = 4.19 MHz動作時:31.3 ms,
		fx = 6.0 MHz動作時:21.8 ms)
		・2 ¹⁵ /f _x (fx = 4.19 MHz動作時:7.81 ms,
		fx = 6.0 MHz動作時:5.46 ms)
スタンバイ・モード解除時間	2º/fcc	BTMの設定により,次の4つから選択可能
		2 ²⁰ /fx, 2 ¹⁷ /fx, 2 ¹⁵ /fx, 2 ¹³ /fx
端子接続 2番ピン,3番ピン	CL1, CL2	X1 , X2


1.4 プロック図



1.5 端子接続図 (Top View)

μPD754144**の端子接続図**


- ・20ピン・プラスチックSOP (7.62 mm (300)) μPD754144GS-XXX-BA5
- ・20ピン・プラスチックSSOP (7.62 mm (300)) μPD754144GS-XXX-GJG



IC: Internally Connected (VDDに直接接続してください)

μPD754244**の端子接続図**

- ・20ピン・プラスチックSOP (7.62 mm (300))
 - μ PD754244GS-XXX-BA5
- ・20ピン・プラスチックSSOP (7.62 mm (300))
 - μPD754244GS-XXX-GJG



IC: Internally Connected (VDDに直接接続してください)

端子名称

P30-P33 : Port 3
P60-P63 : Port 6
P70-P73 : Port 7
P80 : Port 8

KR4-KR7 : Key Return 4-7

INT0 : External Vectored Interrupt 0

PTH00, PTH01: Programmable Threshold Port Analog Input 0, 1

PTO0-PTO2 : Programmable Timer Output 0-2

KRREN : Key Return Reset Enable

CL1, CL2 : RC Oscillator

X1, X2 : Crystal/ceramic Oscillator

IC : Internally Connected

RESET : Reset

AVREF : Analog Reference

Vss : Ground

VDD : Positive Power Supply

第2章 端子機能

2. **1** μ PD754244**の端子機能一覧**

表2-1 ディジタル入出力ポートの端子機能一覧

				8 ビ		入出力
端子名称	入出力	兼用端子	機能	ッ	リセット時	回路
				1/0		TYPE ^{注1}
P30	入出力	PTO0	プログラマブル4ビット入出力ポート(PORT3)。	×	入 力	E-B
P31		PTO1	ビット単位で入力/出力指定可能。			
P32		PTO2	4 ビット単位で,ソフトウエアにより内蔵プルアッ			
P33		-	プ抵抗の接続を指定可能。			
P60	入出力	AVREF	プログラマブル4ビット入出力ポート(PORT6)。	×	入 力	F-A
P61		INT0	ビット単位で入力/出力指定可能。			
P62		PTH00	4 ビット単位で,ソフトウエアにより内蔵プルアッ			
P63		PTH01	プ抵抗の接続を指定可能 ^{注2} 。			
			P61/INT0はノイズ除去回路を選択可能。			
P70	入力	KR4	4ビット入力ポート(PORT7)。	×	入 力	B -A
P71		KR5	ビット単位にプルアップ抵抗を内蔵可能(マスク・			
P72		KR6	オプション)。			
P73		KR7				
P80	入出力	-	1 ビット入出力ポート(PORT8)。	×	入 力	F-A
			ソフトウエアにより内蔵プルアップ抵抗の接続を指			
			定可能。			

注1. 印はシュミット・トリガ入力を示します。

^{2.} プログラマブル・スレッシュホールド・ポートを使用する場合,内蔵プルアップ抵抗の接続を指定しないでください。

表2-2 ポート端子以外の端子機能一覧

							入出力
端子名称	入出力	兼用端子	機能		リセッ	卜時	回 路
							TYPE ^注
PTO0	出力	P30	タイマ・カウンタ出力。		入	カ	E-B
PTO1		P31					
PTO2		P32					
INT0	入力	P61	エッジ検出ベクタ割り込み入力	ノイズ除去回路	入	カ	F-A
			(検出エッジ選択可能)。	付き / 非同期			
			ノイズ除去回路を選択可能。	選択可			
KR4-KR7	入力	P70-P73	立ち下がリエッジ検出テスタブル入力。		入	カ	B -A
PTH00	入力	P62	スレッシュホールド電圧可変 2 ビット・フ	アナログ入力。	入	カ	F-A
PTH01		P63					
KRREN	入力	-	キー・リターン・リセット・イネーブル。		入	カ	B
			STOPモードでKRREN = ハイ・レベルのとき, KRnの立ち				
			下がりエッジでリセット信号が発生。				
AVREF	入力	P60	基準電圧入力。		入	カ	F-A
CL1	入力	-	μ PD754144のみ内蔵。		-		-
CL2	出力		システム・クロック発振用R, C接続端子。外部クロックを				
OLZ	Ш		入力することはできません。				
X1	入力	-	μ PD754244のみ内蔵。		-		-
			システム・クロック発振用クリスタル / セラミック接続端				
X2	-		子。外部クロックの場合,X1へ入力しX2にその逆相を入				
			力。				
RESET	入力	-	システム・リセット入力 (ロウ・レベル・アクティブ) 。		-		B -A
			プルアップ抵抗を内蔵可能(マスク・オプション)。				
IC	-	-	Internally Connected. Vppに直接接続してください。		-		-
V _{DD}	-	-	正電源。		-		-
Vss	-	-	グランド電位。		-		-

注 印はシュミット・トリガ入力を示します。

2.2 端子機能の説明

2.2.1 P30-P33 (PORT3)...PTO0-PTO2兼用入出力 P60-P63 (PORT6)...AVREF, INT0, PTH00, PTH01兼用入出力 P80 (PORT8)....入出力

出力ラッチ付き 4 ビットの入出力ポート(ポート 3 , 6) , および出力ラッチ付き 1 ビットの入出力ポート(ポート 8) です。

ポート3,6は入出力ポートの機能のほかに,次のような機能を兼用しています。

ポート3:タイマ・カウンタ出力(PTO0-PTO2)

ポート6:プログラマブル・スレッシュホールド・ポート基準電圧入力(AVREF)

ベクタ割り込み入力(INTO)

スレッシュホールド可変電圧入力 (PTH00, PTH01)

ポート3,6の入出力のモード選択はポート・モード・レジスタ・グループA(PMGA),ポート8の入出力のモード選択はポート・モード・レジスタ・グループC(PMGC)により設定します。ポート3,6は,ビット単位で設定できます。

また,ポート 3 , 6 , 8 はソフトウエアにより内蔵プルアップ抵抗の接続を指定することができます。プルアップ抵抗指定レジスタ (POGA, POGB) を操作して行います。ポート 3 , 6 は 4 ビット単位で指定します。ポート 8 は 1 ビット単位で指定します。

ポート3,6は4ビット単位またはビット単位での入出力が可能です。8ビット単位での操作はできません。

RESET信号の発生により,入力モードになります。

2.2.2 P70-P73 (PORT7) ... KR4-KR7兼用入力

4ビットの入力ポートです。

入力ポートの機能のほかにキー割り込み入力(KR4-KR7)の機能を兼用しています。

各端子は兼用端子の動作にかかわらず、常に入力となっています。また、ノイズによる誤動作を防ぐため、シュミット・トリガ入力になっています。

マスク・オプションにより、ビット単位でプルアップ抵抗の内蔵を指定できます。

2.2.3 PTO0-PTO2...ポート3兼用出力

タイマ・カウンタ0-2の出力端子です。方形波パルスを出力します。タイマ・カウンタの信号を出力する場合は,出力ラッチを"0"にクリアし,ポート・モード・レジスタ・グループA(PMGA)のポート3のビットを出力モード"1"にセットします。

タイマ・スタート命令により, TOUT F/Fの出力は"0"にクリアされます。

詳細は6.4.2(3)タイマ・カウンタ動作(8ビット時)を参照してください。

2.2.4 INTO...ポート6兼用入力

エッジ検出ベクタ割り込み入力端子で、INTOはノイズ除去回路を選択できます。エッジ検出モード・レジスタ(IMO)により、検出エッジの選択ができます。

(1) INTO (IMOのビット0,1)

- (a) 立ち上がりエッジ・アクティブ
- (b) 立ち下がりエッジ・アクティブ
- (c) 立ち上がりおよび立ち下がりの両エッジ・アクティブ
- (d)外部割り込み信号入力禁止

INTOは非同期入力であり、CPUの動作クロックに関係なく一定のハイ・レベル幅を持つ入力があれば受け付けられます。また、ソフトウエアにより、ノイズ除去回路付きにすることができ、ノイズ除去を行うサンプリング・クロックを2段階に変えることができます。この場合、CPU動作クロックによって受け付けられる信号の幅は異なります。

RESET信号発生により,IMOは"0"にクリアされ,立ち上がりエッジ・アクティブが選択されます。

INTOは,STOPモード,HALTモードの解除に利用できます。ただし,ノイズ除去回路選択時には,INTOによるSTOPモード,HALTモードの解除はできません。

INTOは,シュミット・トリガ入力になっています。

2.2.5 KR4-KR7...ポート7兼用入力

キー割り込み入力端子です。KR4-KR7は,並列立ち下がりエッジ検出割り込み入力端子です。 エッジ検出モード・レジスタ(IM2)に従って割り込みソースを "KR4-KR7"に指定できます。 RESET信号発生により,ポート7の入力モードになります。

2.2.6 KRREN

キー・リターン・リセット機能の選択端子です。常に入力となっています。

KRREN端子がハイ・レベルでSTOPモードのときは, KR4/P70-KR7/P73端子の立ち下がり入力により,システム・リセットが発生します。また,このときSTOPモードを解除します。

KRREN端子がロウ・レベルのときは, KR4/P70-KR7/P73端子は通常の入力端子またはスタンバイの解除となります。

2.2.7 PTH00, PTH01...ポート6兼用入力

プログラマブル・スレッシュホールド・ポート (スレッシュホールド電圧可変アナログ入力ポート)の入力端子です。

プログラマブル・スレッシュホールド・ポート・モード・レジスタ (PTHM) の設定により, スレッシュホールド電圧を16段階に変化させることができます。


2.2.8 AVREF...ポート6兼用入力

基準電圧入力端子です。 プログラマブル・スレッシュホールド・ポート用のアナログ基準電圧を入力します。

2.2.9 CL1, CL2 (μPD754144**のみ**)

システム・クロック発振回路のRC発振回路用抵抗(R),コンデンサ(C)接続端子です。 外部クロックを入力することはできません。

RC発振





2. **2**.10 X1, X2 (μPD754244**のみ**)

システム・クロック発振用クリスタル / セラミック接続端子です。 外部クロックを入力することも可能です。

(a) クリスタル/セラミック発振

(b)外部クロック





2.2.11 RESET

ロウ・レベル・アクティブのリセット入力端子です。

RESET入力は非同期入力であり、動作クロックに無関係に一定のロウ・レベル幅を持つ信号が入力されると、RESET信号が発生し、すべての動作に優先してシステム・リセットがかかります。

通常のCPUのイニシャライズ / スタートのほかに , STOPモード , HALTモードの解除にも使用します。 RESET入力はシュミット・トリガ入力になっています。


マスク・オプションにより、プルアップ抵抗の内蔵を指定できます。

2.2.12 IC

IC (Internally Connected) 端子は,当社出荷時に µ PD754244を検査するためのテスト・モードに設定するための端子です。通常動作時には,IC端子はVDD端子に直接接続し,その配線長を極力短くしてください。

IC端子とVoo端子間の配線の引き回しが長い場合や、IC端子に外来ノイズが加わった場合などで、IC端子とVoo端子間に電位差が生じたときには、お客様のプログラムが正常に動作しないことがあります。

IC端子はVooに直接接続してください



2.2.13 VDD


正電源供給端子です。

2.2.14 Vss

GND電位です。

2.3 端子の入出力回路

μPD754244の各端子の入出力回路を一部簡略した形式を用いて示します。



2.4 未使用端子の処理について

表2-3 未使用端子の処理一覧

端	子	推奨接続方法
P30/PTO0		入力状態:個別に抵抗を介して,VssまたはVpdに接続
P31/PTO1		出力状態:オープン
P32/PTO2		
P33		
P60/AVREF		
P61/INT0		
P62/PTH00		
P63/PTH01		
P70/KR4		Vppに接続
P71/KR5		
P72/KR6		
P73/KR7		
P80		入力状態:個別に抵抗を介して,VssまたはVppに接続
		出力状態:オープン
KRREN		Vooに接続すると,STOPモード時にKRn端子の立ち下がりエッジで内部
		リセット信号を発生します。
		Vssに接続すると,STOPモード時にKRn端子の立ち下がりエッジを検出
		しても内部リセット信号は発生しません。
IC		Vppに直接接続

第3章 アーキテクチャの特徴とメモリ・マップ

μPD754244に採用されている75XLのアーキテクチャは以下の特徴を持っています。

- ・内蔵RAM最大4Kワード×4ビット(12ビット・アドレス)
- ・周辺ハードウエアの拡張性

この優れた特徴を実現するため,以下の方式を採用しています。

- (1) データ・メモリのバンク構成
- (2)汎用レジスタのバンク構成
- (3)メモリ・マップトI/O

本章では,これらについて解説します。

3.1 データ・メモリのバンク構成とアドレシング・モード

3.1.1 データ・メモリのバンク構成

 μ PD754244ではデータ・メモリ空間のメモリ・バンク 0 の000H-07FH番地にスタティックRAMが内蔵されています。また,EEPROM(16×8 ビット)がメモリ・バンク 4 の400H-41FH番地に,周辺ハードウエア(入出力ポートやタイマなど)がメモリ・バンク15のF80H-FFFH番地に割り付けられています。

 μ PD754244は,12ビット・アドレス(4Kワード×4ビット)のデータ・メモリ空間をアドレシングするために,下位8ビット・アドレスは命令によって直接あるいは間接に指定し,上位4ビット・アドレスをメモリ・バンクによって指定するメモリ・バンク構成となっています。

このメモリ・バンク (MB)を指定するために,以下のハードウエアが内蔵されています。

- ・メモリ・バンク許可フラグ (MBE)
- ・メモリ・バンク選択レジスタ (MBS)


MBSはメモリ・バンクを選択するレジスタで,メモリ・バンク0,4,15が設定できます。MBEはMBSで選択されたメモリ・バンクを有効とするか否かを決定するフラグです。図3-1に示すようにMBEが0の場合には指定されるメモリ・バンク(MB)はMBSにかかわらず固定されますが,MBEが1の場合にはMBSの設定によってメモリ・バンクを切り替え,データ・メモリ空間を拡張することができます。

データ・メモリ空間のアドレシングにあたっては、通常はMBE=1とし、MBSで指定されたメモリ・バンクのデータ・メモリを操作しますが、プログラムの各処理でMBE=0のモードとMBE=1のモードを使い分けることにより、効率よくプログラムすることができます。

	適合するプログラムの処理	効 果
MBE=0のモード	割り込み処理	MBSの退避/復帰が不要になる
	内蔵ハードウエア操作とスタティックRAM操作を	MBSの変更が不要になる
	繰り返す処理	
	サブルーチン処理	MBSの退避/復帰が不要になる
MBE=1のモード	通常のプログラム処理	

図3-1 MBE=0のモードとMBE=1のモードの使い分け

内蔵ハードウエアと スタティックRAM操 作を繰り返す。



備考 ----- MBE=1のとき, ----- MBE=0のとき。

MBEは,サブルーチン処理時に自動的に退避/復帰されますから,サブルーチン処理中でも自由に変更できます。また,割り込み処理時には,自動的に退避/復帰されるとともに,割り込みベクタ・テーブルの設定によって,割り込み処理開始と同時に割り込み処理中のMBEを指定することができます。したがって,高速の割り込み処理に有利です。

MBSをサブルーチン処理あるいは割り込み処理で変更する場合は, PUSH/POP命令によって退避/復帰します。

MBEの設定は, SET1命令/CLR1命令で行います。MBSの設定は, SEL命令により行います。

例1.MBEをクリアし,メモリ・バンクを固定する。

CLR1 MBE ; MBE 0

2.メモリ・バンク4を選択する。

SET1 MBE ; MBE 1 SEL MB4 ; MBS 4

3.1.2 データ・メモリのアドレシング・モード

 μ PD754244に採用されている75XLシリーズのアーキテクチャでは,データ・メモリ空間を,処理するデータのビット長ごとに効率よくアドレシングするために,表 3 - 1 にまとめたように 7 種類のアドレシング・モードが用意されており,効率のよいプログラミングが可能となります。

(1)1ビット直接アドレシング (mem.bit)

全データ・メモリ空間の各ビットを,命令のオペランドで直接に指定するアドレシング・モードです。

指定されるメモリ・バンク(MB)は、MBE=0のモードでは、オペランドで指定されたアドレスが 00H-7FHの場合MB=0に、アドレスが80H-FFHの場合MB=15に固定されます。したがって、MBE=0の モードでは000H-07FHのデータ・エリアと、F80H-FFFHの周辺ハードウエア・エリアの両方をアドレシングすることができます。

MBE=1のモードでは,MB=MBSとなり,指定できるデータ・メモリ空間を拡張することができます。

このアドレシング・モードは,ビットのセット,リセット命令(SET1/CLR1),ビットのテスト命令(SKT/SKF)の4つの命令に適用できます。

例 FLAG1をセット, FLAG2をリセット, FLAG3が0であるかテストする。

FLAG1 EQU 03FH.1 ; 3FH番地ビット 1 FLAG2 EQU 057H.2 ; 57H番地ビット 2 FLAG3 EQU 077H.0 ; 77H番地ビット 0

SET1 MBE ; MBE 1

SEL MB0 ; MBS 0

SET1 FLAG1 ; FLAG1 1

CLR1 FLAG2 ; FLAG2 0

SKF FLAG3 ; FLAG3 = 0 ?

図3-2 データ・メモリの構成と,各アドレシング・モードのアドレシング範囲

	アドレシング	ブ・モード		em n. bit		HL nem. bit	@DE @DL	スタック・ アドレシング	fmem. bit	pmem. @L
	メモリ・バンク	7許可フラグ	MBE = 0	MBE = 1	MBE = 0	MBE = 1	-	-	-	-
0 0 0 H 0 1 F H 0 2 0 H		汎用レジスタ・ エリア ア(SRAM)		MBS = 0		MBS = 0		SBS = 0		
0 7 F H	メモリ・									
0 F F H	、内蔵されて いない ▼	,								
4 0 0 H 4 1 F H	データ・ (EEPROI			MBS = 4		MBS = 4				
	メモリ・/ メモリ・/ ト 内蔵されて	バンク 4		1 1 1 1 1 1 1 1						
4FFH	いない	,		 						
F 8 0 H										
F B 0 H F B F H F C 0 H	 周辺ハードウ: - (メモリ・/ 			MBS = 15		MBS = 15				
FF0H FFFH	_									

備考 - : don't care

注意 EEPROMが操作できる命令は次に示す8ビット操作命令だけです。

MOVXA, @HLXCHXA, @HLMOVXA, memXCHXA, memMOV@HL, XASKEXA, @HL

MOV mem, XA

表3-1 アドレシング・モード

アドレシング・モード	表現形式	指定されるアドレス
1ビット	mem.bit	MBとmemで示されるアドレスの , bitで示されるビット。
直接アドレシング		・MBE = 0のとき
		mem = 00H-7FHのとき : MB = 0
		mem = 80H-FFHのとき : MB = 15
		・MBE = 1のとき : MB=MBS
4ビット	mem	MBとmemで示されるアドレス。
直接アドレシング		・MBE = 0のとき
		mem = 00H-7FHのとき : MB = 0
		mem = 80H-FFHのとき : MB = 15
		・MBE = 1のとき : MB = MBS
8ビット		MBとmemで示されるアドレス (memは偶数アドレス)。
直接アドレシング		・MBE = 0のとき
		mem = 00H-7FHのとき : MB = 0
		mem = 80H-FFHのとき : MB = 15
		・MBE = 1のとき : MB = MBS
4 ビット・レジスタ	@HL	MBとHLで示されるアドレス。
間接アドレシング		ただし,MB=MBE・MBS
	@HL+	MBとHLで示されるアドレス。ただし,MB = MBE・MBS
	@HL -	HL + は , アドレシングのあとLレジスタを自動的にインクリメント。
		HL - は , アドレシングのあとLレジスタを自動的にデクリメント。
	@DE	メモリ・バンク 0 の , DEで示されるアドレス。
	@DL	メモリ・バンク 0 の , DLで示されるアドレス。
8 ビット・レジスタ	@HL	MBとHLで示されるアドレス (Lレジスタの内容は偶数)。
間接アドレシング		ただし,MB=MBE・MBS
ビット操作	fmem.bit	fmemで示されるアドレスの , bitで示されるビット。
アドレシング		fmem = FB0H-FBFH(割り込み関係のハードウエア)
		FF0H-FFFH (I/Oポート)
	pmem.@L	pmemの上位10ビットとLレジスタの上位2ビットで示されるアドレスの,
		Lレジスタの下位 2 ビットで示されるビット。
		ただし, pmem = FC0H-FFFH
	@H + mem.bit	MBとHそしてmemの下位 4 ビットで示されるアドレスの, bitで示される
		ビット。
		ただし,MB = MBE・MBS
スタック・アドレシング	-	メモリ・バンク 0 の , SPで示されるアドレス。

(2) 4 ビット直接アドレシング (mem)

全データ・メモリ空間を 4 ビット単位で , 命令のオペランドによって直接に指定するアドレシング・モードです。

1 ビット直接アドレシングと同様に, MBE=0のモードでは,指定できる領域が,000H-07FHのデータ・エリアとF80H-FFFHの周辺ハードウエア・エリアに固定されます。MBE=1のモードでは, MB=MBSとなって,指定できるデータ・メモリ空間は全空間に拡張されます。

このアドレシング・モードは, MOV/XCH/INCS/IN/OUT命令に適用されます。

(3) 8 ビット直接アドレシング (mem)

全データ・メモリ空間を 8 ビット単位で , 命令のオペランドによって直接に指定するアドレシング・モードです。

オペランドで指定できるアドレスは偶数アドレスであり,オペランドで指定されたアドレスの4ビット・データと,プラス1されたアドレスの4ビット・データがペアとなって,8ビット・アキュームレータ(XAレジスタ・ペア)との間で8ビット処理されます。

指定されるメモリ・バンクは,4ビット直接アドレシングと同じです。

このアドレシング・モードは, MOV/XCH/IN/OUT命令に適用されます。

(4) 4 ビット・レジスタ間接アドレシング (@rpa)

データ・メモリ空間を命令のオペランドで指定されたデータ・ポインタ(汎用レジスタのレジスタ・ペア)によって4ビット単位で間接に指定するアドレシング・モードです。

データ・ポインタとしては,MB=MBE・MBSの指定によって全データ・メモリ空間を指定できるHL レジスタ・ペアとMBE,MBSの指定にかかわらず常にメモリ・バンク0に固定されているDEレジスタ・ペア/DLレジスタ・ペアの3種類があります。使用するデータ・メモリのバンクによってデータ・ポインタを使い分けることによって効率のよいプログラムが可能となります。

HLレジスタ・ペアを指定した場合には,命令実行と同時にLレジスタを+1または-1するオートインクリメント/オートデクリメント・モードがあり,プログラム・ステップの短縮につながります。

例 50H-57Hのデータを60H-67Hに転送する。

DATA1 EQU 57H

DATA2 EQU 67H

SET1 MBE

SEL MB0

MOV D, #DATA1 SHR 4

MOV HL, #DATA2 AND 0FFH ; HL 17H

LOOP: MOV A, @DL ; A (DL)

XCH A, @HL ; A (HL)

DECS L ; L L-1

BR LOOP

データ・ポインタとしてHLレジスタ・ペアを使用するアドレシング・モードは,データの転送,演算,比較,入出力などに幅広く適用されます。DE,DLレジスタ・ペアを使用するアドレシング・モードは,MOV/XCH命令に適用されます。

また,汎用レジスタあるいはレジスタ・ペアの増減命令と組み合わせることによって,図3-3に示されるようにデータ・メモリ空間のアドレスを自由自在に更新することができます。

例1.50H-57Hのデータと60H-67Hのデータを比較する。

DATA1 EQU 57H

DATA2 EQU 67H

SET1 MBE

SEL MB0

MOV D, #DATA1 SHR 4

MOV HL, #DATA2 AND 0FFH

LOOP: MOV A, @DL

SKE A, @HL; A=(HL)?

BR NO ; NO

DECS L ; YES, L L - 1

BR LOOP

2.004H-07FHのデータ・メモリを0クリアする。

CLR1 RBE

CLR1 MBE

MOV XA, #00H

MOV HL, #04H

LOOP: MOV @HL, A; (HL) A

INCS L ; L L + 1


BR LOOP

INCS H ; H H + 1

NOP

SKE H, #08H

BR LOOP



► オートインクリメント

► INCS L

⇒ INCS HL

@H+mem. bit

ビット操作

INCS H

図3-3 スタティックRAMのアドレス更新方法

オートデクリメント 🔫

F×H

DECS L -

DECS HL <

@HL

4ビット操作

8ビット操作

INCS H

(5)8ビット・レジスタ間接アドレシング(@HL)

全データ・メモリ空間を 8 ビット単位で , データ・ポインタ (HLレジスタ・ペア) により間接に指定するアドレシング・モードです。

データ・ポインタのビット 0 (L レジスタのビット 0) を 0 にしたアドレスの 4 ビット・データとプラス 1 されたアドレスの 4 ビット・データがペアとなって,8 ビット・アキュームレータ(XAレジスタ)との間で,8 ビット処理されます。

指定されるメモリ・バンクは4ビット・レジスタ間接アドレシングでHLレジスタを指定した場合と同じで,MB=MBE・MBSとなります。このアドレシング・モードは,MOV/XCH/SKE命令に適用されます。

例1.タイマ・カウンタ0のカウント・レジスタ(T0)値が30H,31H番地のデータと等しいかど うか比較する。

DATA EQU 30H

CLR1 MBE

MOV HL, #DATA

MOV XA, TO ; XA カウント・レジスタ 0

SKE XA, @HL ; XA = (HL)?

2.004H-07FHのデータ・メモリを0クリアする。

CLR1 RBE

CLR1 MBE

MOV XA, #00H

MOV HL, #04H

LOOP: MOV @HL, XA ; (HL) XA

INCS L

INCS L

BR LOOP

INCS H

NOP

SKE H, #08H

BR LOOP

(6)ビット操作アドレシング

全データ・メモリ空間の各ビットに対し,ビット操作(ブーリアン処理,ビット転送など)を行うためのアドレシング・モードです。

1 ビット直接アドレシングがビットのセット / リセット / テスト命令にしか適用できないのに対し , このアドレシングではAND1/OR1/XOR1命令によるブーリアン処理 , SKTCLR命令によるテスト & リセットなど , 多彩なビット操作が可能になります。

ビット操作アドレシングには,次に示す3つの方法があり,使用するデータ・メモリ・アドレスによって使い分けることができます。

(a)特定アドレス・ビット直接アドレシング (fmem.bit)


このアドレシング・モードは,周辺ハードウエアのうち入出力ポートや割り込み関係のフラグなど,特にビット操作をよく使うハードウエアをメモリ・バンクの設定に無関係にいつでも操作できるようにするためのアドレシングです。したがって,このアドレシングを適用できるデータ・メモリ・アドレスは,入出力ポートをマッピングしてあるFFOH-FFFHと,割り込み関係のハードウエアをマッピングしてあるFBOH-FBFHとなっています。この2つのデータ・メモリ領域にあるハードウエアは,MBSおよびMBEの設定にかかわらず,いつでも自由に直接アドレシングでビット操作することができます。

例1.タイマ0割り込み要求フラグ(IRQT0)をテストし,セットされていたら要求フラグを クリアし,P63をリセットする。

SKTCLR IRQT0 ; IRQT0=1?

BR NO ; NO CLR1 PORT6.3 ; YES

2.P30とP71の端子がともに1であれば,P63をリセットする。



(i) SET1 CY ; CY 1

AND1 CY, PORT3.0 ; CY P30

AND1 CY, PORT7.1; CY P71

SKT CY ; CY=1?

BR SETP

CLR1 PORT6.3 ; P63 0

:

SETP: SET1 PORT6.3 ; P63 1

:

(ii) SKT PORT3.0 ; P30=1?

BR SETP

SKT PORT7.1 ; P71=1?

BR SETP

CLR1 PORT6.3 ; P63 0

:

SETP: SET1 PORT6.3 ; P63 1


(b)特定アドレス・ピット・レジスタ間接アドレシング (pmem.@L)

このアドレシング・モードは周辺ハードウエアのうち入出力ポートなどの各ビットをレジスタ間接指定し、連続的に操作するためのアドレシングです。このアドレシングを適用できるデータ・メモリ・アドレスはFCOH-FFFHとなっています。

このアドレシング・モードは,データ・メモリ・アドレス12ビットの上位10ビット・アドレスをオペランドで直接指定し,下位2ビット・アドレスとビット・アドレスはLレジスタによって間接指定します。

このアドレシングも, MBE, MBSの設定に無関係にいつでもビット操作することができます。

例 ポート6の各ビットに順にパルス出力する。



CLR1 PORT6.@L ;ポート6のビット(L1-0) 0
INCS L
SKE L,#4H
BR LOOP1
BR LOOP2

(c) 特殊 1 ビット直接アドレシング (@H + mem.bit)

このアドレシング・モードは,全データ・メモリ空間の各ビットに対し,ビット操作を可能に するためのアドレシングです。

このアドレシングでは、MB=MBE・MBSで指定されるメモリ・バンクのデータ・メモリ・アドレスの上位4ビット・アドレスをHレジスタで間接指定し、下位4ビット・アドレスとビット・アドレスはオペランドで直接指定します。このアドレシングによってすべてのデータ・メモリの各ビットに対し多彩なビット操作が可能となります。

例 30H番地のビット3 (FLAG1)と31H番地のビット0 (FLAG2)がともに0かともに1 なら32H番地のビット2 (FLAG3)をリセットする。



FLAG1 EQU 30H.3

FLAG2 EQU 31H.0

FLAG3 EQU 32H.2

SEL MB0

MOV H, #FLAG1 SHR 6

CLR1 CY ; CY 0

OR1 CY, @H+FLAG1 ; CY CY FLAG1

XOR1 CY, @H+FLAG2; CY CY \forall FLAG2

SET1 @H+FLAG3 ; FLAG3 1

SKT CY ; CY=1?

CLR1 @H+FLAG3 ; FLAG3 0

(7)スタック・アドレシング

このアドレシング・モードは,割り込み処理時,サブルーチン処理時の退避/復帰動作のためのアドレシングです。

このアドレシングでは,データ・メモリ・バンク0の,スタック・ポインタ(8ビット)で示されるアドレスが指定されます。

このアドレシングは,割り込み処理時,サブルーチン処理時のほかPUSH/POP命令によるレジスタの退避/復帰にも適用されます。

例1.サブルーチン処理でレジスタを退避/復帰する。

SUB: PUSH XA

PUSH HL

PUSH BS ; MBSとRBSの退避

:

POP BS
POP HL
POP XA

RET

2.HLレジスタ・ペアの内容をDEレジスタ・ペアに転送する。

PUSH HL

POP DE ; DE HL

3. [XABC] のレジスタで示されるアドレスへ分岐する。

PUSH BC

PUSH XA

RET ; XABC番地へ分岐

3.2 汎用レジスタのバンク構成

 μ PD754244は,X,A,B,C,D,E,H,Lの8つの汎用レジスタを1バンクとして,4つのレジスタ・バンクを内蔵しています。この汎用レジスタ・エリアはデータ・メモリのメモリ・バンク0の00H-1FH番地にマッピングされています(**図3-5 汎用レジスタの構成(4ビット処理の場合)**参照)。この汎用レジスタのバンクを指定するためにレジスタ・バンク許可フラグ(RBE)とレジスタ・バンク選択レジスタ(RBS)が内蔵されています。RBSはレジスタ・バンクを選択するためのレジスタで,RBEはRBSで選択されたレジスタ・バンクを有効とするか否かを決定するフラグです。命令実行の際に有効となるレジスタ・バンク(RB)は,次のようになります。

RB = RBE · RBS

RBS RBE レジスタ・バンク 2 0 0 バンク0に固定 0 × × バンク0を選択 バンク1 " 1 バンク2 ″ 1 0 バンク3 " 1 1

表3-2 RBE, RBSと選択されるレジスタ・バンク

____ 0に固定

備考 x:don't care


RBEは、サブルーチン処理時に自動的に退避/復帰されますので、サブルーチン処理中に自由に設定することができます。また、割り込み処理時は、自動的に退避/復帰されるとともに、割り込みベクタ・テーブルの設定によって、割り込み処理開始と同時に、割り込み処理中のRBEを設定することができます。したがって、表3-3に示すように、通常処理と割り込み処理で、レジスタ・バンクを使い分ければ、一重割り込みでは、汎用レジスタの退避/復帰は不要、二重割り込みでは、RBSの退避/復帰のみとなり、割り込み処理の高速化が図れます。

表3-3 通常ルーチンと割り込みルーチンでのレジスタ・バンクの使い分けの例

通常の処理	RBE=1とし,レジスタ・バンク2,3を使用する。
1 重割り込み処理	RBE=0とし,レジスタ・バンク 0 を使用する。
2 重割り込み処理	RBE=1とし,レジスタ・バンク 1 を使用する。
	(このとき,RBSの退避/復帰が必要)
3 重以上の割り込み処理	PUSH, POPでレジスタ退避 / 復帰をする。

図3-4 レジスタ・バンクの使い分け例

メイン・プログラム



RBSを,サブルーチン処理あるいは割り込み処理で変更する場合は,PUSH/POP命令によって退避/復帰します。

RBEの設定は、SET1/CLR1命令によって行います。RBSの設定は、SEL命令により行います。

例 SET1 RBE ; RBE 1
CLR1 RBE ; RBE 0
SEL RB0 ; RBS 0
SEL RB3 ; RBS 3

μPD754244に内蔵されている汎用レジスタ・エリアは,4ビット・レジスタとしての使用のほかに,レジスタ・ペアによる8ビット・レジスタとして使用ができ,8ビット・マイコンに匹敵する転送,演算,比較,増減命令によって,汎用レジスタ中心のプログラミングが可能となります。

(1)4ビット・レジスタとして使用する場合

汎用レジスタ・エリアを 4 ビット・レジスタとして使用する場合には , 図3 - 5 に示すように , RB=RBE・RBSで指定されたレジスタ・バンクの X , A , B , C , D , E , H , L , 計 8 個の汎用レジスタを使うことができます。このうち A レジスタは 4 ビット・アキュームレータとして , 4 ビット・データの転送 , 演算 , 比較等に中心的な働きをします。ほかの汎用レジスタは , アキュームレータとの転送 , 比較 , 増減ができます。

(2)8ビット・レジスタとして使用する場合

汎用レジスタ・エリアを8ビット・レジスタとして使用する場合には、図3-6に示すように、RB=RBE・RBSで指定されたレジスタ・バンクのレジスタ・ペアをXA, BC, DE, HLとし、レジスタ・パンク(RB)のビット0を反転したレジスタ・バンクのレジスタ・ペアをXA', BC', DE', HL'として計8個の8ビット・レジスタを使うことができます。このうちXAレジスタ・ペアは、8ビット・アキュームレータとして、8ビット・データの転送、演算、比較などに中心的な働きをします。ほかのレジスタ・ペアは、アキュームレータとの転送、演算、比較、増減ができます。また、HLレジスタ・ペアは、主にデータ・ポインタとして機能します。DE, DLレジスタ・ペアも補助的なデータ・ポインタとして機能します。

例1. INCS HL ; HL HL+1, HL=00Hでスキップ

ADDS XA, BC ; XA XA+BC, キャリーでスキップ

SUBC DE', XA ; DE' DE' - XA - CY

MOV XA, XA'; XA XA'

MOVT XA, @PCDE ; XA (PC11-8+DE) ROM, テーブル参照

SKE XA,BC ; XA=BCならスキップ

2.タイマ・カウンタ 0 のカウント・レジスタ (TO) の値がBC'レジスタ・ペアの値より大きい かどうかをテストし大きくなるまで待つ。

CLR1 MBE

NO: MOV XA, TO ; カウント・レジスタ読み取り


SUBS XA, BC'; XA BC'?

BR YES ; YES
BR NO ; NO

図3-5 汎用レジスタの構成(4ビット処理の場合)

х	01H	А	00H	
Н	03H	L	02H	レジスタ・バンク0 (RBE・RBS = 0)
D	05H	E	04H	
В	07H	С	06H	
х	09H	А	08H	
н	0BH	L	0AH	レジスタ・バンク1
D	0DH	Е	0CH	(RBE • RBS = 1)
В	0FH	С	0EH	
Х	11H	А	10H	
н	13H	L	12H	レジスタ・バンク2
D	15H	Е	14H	(RBE • RBS = 2)
В	17H	С	16H	
Х	19H	А	18H	
Н	1BH	L	1AH	レジスタ・バンク3
D	1DH	E	1CH	(RBE · RBS = 3)
В	1FH	С	1EH	

図3-6 汎用レジスタの構成(8ビット処理の場合)



3.3 メモリ・マップトI/O

 μ PD754244は,図3-2に示したようにデータ・メモリ空間上のF80H-FFFH番地に入出力ポートやタイマなどの周辺ハードウエアをマッピングしたメモリ・マップトI/Oを採用しています。このため,周辺ハードウエアを制御する特別な命令はなく,すべてメモリ操作命令により制御します(一部,プログラムをわかりやすくするためのハードウエア制御のニモニックが用意してあります)。

周辺ハードウエアを操作する場合は表3-4のようなアドレシング・モードが使用できます。

表3-4 周辺ハードウエア操作時に適用可能なアドレシング・モード

	適用可能なアドレシング・モード	適用可能なハードウエア
ビット操作	MBE=0,または(MBE=1,MBS=15)として	ビット操作可能なすべての
	直接アドレシングmem. bitで指定	ハードウエア
	MBE, MBSにかかわらず,	IST1, IST0, MBE, RBE
	直接アドレシングfmem.bitで指定	IE×××, IRQ×××, PORTn.×
	MBE, MBSにかかわらず,	BSBn. x
	間接アドレシングpmem.@Lで指定	PORTn. x
4 ビット操作	MBE=0,または(MBE=1,MBS=15)として	4 ビット操作可能なすべての
	直接アドレシングmemで指定	ハードウエア
	(MBE = 1, MBS = 15) として	
	レジスタ間接アドレシング@HLで指定	
8 ビット操作	MBE = 0,または(MBE = 1,MBS = 15)として直接アドレ	8 ビット操作可能なすべての
	シングmemで指定。ただし,memは偶数アドレス	ハードウエア
	MBE = 1 , MBS = 15としてレジスタ間接アドレシング@HLで	
	指定。ただし , Lレジスタの内容は偶数	

例 CLR1 MBE ; MBE=0

SET1 TM0.3 ; タイマ0のスタート

EI IEO ; INTOの許可 DI IET1 ; INTT1の禁止

SKTCLR IRQ2 ; INT2要求フラグのテスト・アンド・クリア

SET1 PORT3. @L ; ポート3のセット IN A, PORT6 ; A ポート6

図3 - 7にµPD754244のI/Oマップをまとめます。

同図における項目の意味は次のようになっています。

略号......内蔵されたハードウエアのアドレスを示すネームです。

命令のオペランド欄に記述できます。

R/W......該当するハードウエアが,読み出し/書き込み可能かどうかを示します。

R/W : 読み出し(Read)/書き込み(Write)可能

R : 読み出し (Read) のみ

W:書き込み(Write)のみ

操作可能なビット数..........該当するハードウエアを操作する場合に,適用可能な処理ビット数を示し

ます。

: その欄で使用している単位(1/4/8ビット)でのビットの操作が可能。

: 一部のビットのみ操作が可能。操作の可能なビットについては備考欄

を参照してください。

- : その欄で使用している単位(1/4/8ビット)でのビットの操作が不可

能。

ビット操作アドレシング......該当するハードウエアをビット操作する場合に,適用可能なビット操作アドレシングを示します。

図3-7 µPD754244 I/Oマップ(1/8)

71117)		名称(略号)	DAA	操作可	『能なビ	ット数	ビット操作	/# +×
アドレス	b3	b2	b1	b0	R/W	1ビット	4ビット	8ビット	アドレシング	備考
F80H	スタック・	ポインタ(SP)		R/W	-	-		-	ビット 0 は 0 に固定
F82H		バンク選択 		RBS)	R	-			-	注1
F83H	L	【レジスタ(、ンク選択レ		 (S)		-				
F84H	スタック・	バンク選択	レジスタ(8	SBS)	R/W	-		-	-	
F85H	ベーシック・イ	ンターバル・タイ	(マ・モード・レ	ジスタ(BTM)	W			-	mem. bit	ビット3のみ ビット操作可能
F86H	ベーシック	・インター	バル・タイマ	₹(BT)	R	-	-		-	
F88H	タイマ・カ	1ウンタ2ハ	イ・レベル	期間設定用	R/W	-	-		_	
	モジュロ・	レジスタ(TMOD2H)							
F8AH	非実装									
F8BH	WDTM ^{注 2}	-	-	-	W		-	-	mem. bit	
F8CH	非実装									
F8FH										

注1.4ビット操作では、RBSおよびMBSとして別々に操作可能。

8ビット操作では,BSとして操作可能。

MBS, RBSへの書き込みは , それぞれSEL MBn (n=0 , 4 , 15), SEL RBn (n=0-3) 命令で行って ください。

2.WDTM:ウォッチドッグ・タイマ許可フラグ(W);一度セットすると命令ではクリアできません。

図3-7 µPD754244 I/Oマップ(2/8)

71117	ハードウエア名称(略号)	DAM	操作可	丁能なビッ	ット数	ビット操作	/# #¥
アドレス	b3 b2 b1 b0	R/W	1ビット	4ビット	8ビット	アドレシング	備考
F90H	タイマ・カウンタ 2 モード・レジスタ	R/W	(W)	-		-	ビット 3 のみビット操作可能
	(TM2)		-	-		-	
F92H	TOE2 REMC NRZB NRZ	R/W				-	ビット 3 は W のみ可能
	タイマ・カウンタ 2 コントロール・レジスタ(TC2) 		-	-		-	ビット3には 0のみ記述可能
F94H	タイマ・カウンタ 2 カウント・レジスタ	R	-	-		-	
	(T2)						
F96H	タイマ・カウンタ2モジュロ・レジスタ	R/W	-	-		-	
	(TMOD2)						
F98H	非実装						

図3-7 µPD754244 I/Oマップ(3/8)

マドレフ	J	\- ドウエア	名称(略号)	DAA	操作可	可能など、	ット数	ビット操作	備考
アドレス	b3	b2	b1	b0	R/W	1ビット	4ビット	8ビット	アドレシング	備考
FA0H	タイマ・	カウンタ(0 モード・	レジスタ	R/W	(W)	-		mem. bit	ビット 3 のみ ビット操作可能
	(TM0)					-	-		-	
FA2H	TOE0 ^{注1}	-	-	-	W		-	-	mem. bit	
FA3H	非実装									
FA4H	タイマ・:	カウンタ 0	カウント・	レジスタ	R	-	-		-	
	(T0)									
FA6H	タイマ・:	カウンタ 0	モジュロ・	レジスタ	R/W	-	_		-	
	(TMOD0)								
FA8H	タイマ・	カウンタ	1モード・	レジスタ	R/W	(W)	-		mem. bit	ビット 3 のみ ビット操作可能
	(TM1)					-	-		-	
FAAH	TOE1 ^{注2}	-	-	-	W		-	-	mem. bit	
FABH	非実装									
FACH	タイマ・:	カウンタ1	カウント・	レジスタ	R	-	-		-	
	(T1)									
FAEH	タイマ・:	カウンタ1	モジュロ・	レジスタ	R/W	-	-		-	
	(TMOD1)								

注1.TOE0:タイマ・カウンタ出力許可フラグ(チャネル0)(W)

2.TOE1:タイマ・カウンタ出力許可フラグ(チャネル1)(W)

図3-7 µPD754244 I/Oマップ(4/8)

7117)	\ ードウエア	名称 (略号)	DAM	操作可	丁能なビッ	ット数	ビット操作	備考
アドレス	b3	b2	b1	b0	R/W	1ビット	4ビット	8ビット	アドレシング	備考
FB0H	IST1	IST0	MBE	RBE	R/W	(R/W)	(R/W)	(R)	fmem. bit	8 ビット操作
	プログラ	ム・ステータ	タス・ワード				(10/00)			
	CY ^{注1}	SK2 ^{注1}	SK1 ^{注1}	SK0 ^{注1}		注2	-			はRのみ可能
FB2H	割り込みブ	゚゚ライオリテ	ィ選択レジス	スタ(IPS)	R/W	-		-		注3
FB3H	プロセッサ・ク	クロック・コン	トロール・レジス	スタ(PCC)	R/W	-		-		注4
FB4H	INT0エッシ	グ検出モード	・レジスタ	(IM0)	R/W	-		-	-	
FB5H	非実装									
FB6H	INT2エッシ	ブ検出モ ー ド	・レジスタ	(IM2) ^{注5}	R/W	-		-	-	
FB7H	非実装									
FB8H	INTAレジス -	スタ(INTA) -	IEBT	IRQBT	R/W			-	fmem. bit	ビット操作
FB9H	INTBレジス IEEE	スタ(INTB) IRQEE			R/W			-		は予約語の みで可能
FBAH	非実装									
FBBH										
FBCH	INTEレジス IET1	スタ(INTE) IRQT1) IET0	IRQT0	R/W			-	fmem. bit	ビット操作
FBDH	INTFレジス IET2	スタ(INTF) IRQT2			R/W			-		は予約語の
FBEH	INTGレジス	スタ(INTG -) IE0		R/W			-		みで可能
FBFH	INTHレジス	スタ(INTH) -) IE2		R/W			-		

備考1.IE×××は割り込み許可フラグ

2.IRQ×××は割り込み要求フラグ

注1.予約語としては登録されていません。

- 2.CYへの書き込みは,CY操作命令で行ってください。
- **3**.IME (ビット3)は, EI/DI命令でのみ操作可能。
- **4**. PCC3 (ビット3), PCC2 (ビット2)は, STOP/HALT命令でビット操作可能。
- 5. KRn端子の立ち下がりエッジを,割り込み要求フラグ(IRQ2)のセット信号として選択するレジスタです。リセット時は00Hとなっていますので,KRn端子の立ち下がりエッジをIRQ2にするには01Hを書き込んでください。

図3-7 µPD754244 I/Oマップ(5/8)

761.7	ハードウエア名称(略号)	R/W	操作可	丁能など、	ット数	ビット操作	備考
アドレス	b3 b2 b1 b0	R/VV	1ビット	4ビット	8ビット	アドレシング	1年 15
FC0H	ビット・シーケンシャル・バッファ 0 (BSB0)	R/W				mem. bit	
FC1H	ビット・シーケンシャル・バッファ 1 (BSB1)	R/W				pmem. @L	
FC2H	ビット・シーケンシャル・バッファ 2 (BSB2)	R/W					
FC3H	ビット・シーケンシャル・バッファ 3(BSB3)	R/W					
FC4H	非実装						
FC5H							
FC6H	リセット検出フラグ・レジスタ(RDF) KRF WDF -	R/W			-	mem. bit	ビット 2 , 3 のみ操作可能
FC7H	非実装						
FCDH							
FCEH	EWE注1 EWST注1	R/W		-		mem. bit	非実装領域は,書 き込みは無効とな
FCFH	EEPROMライト・コントロール・レジスタ(EWC) ERE注1 EWTC6注2 EWTC5注2 EWTC4注2			-			り , 読み出し値は 不定です。

- 注1.ビット操作時EWEはR/W可能, EWSTはRのみ可能, EREはR/W可能。
 - 2.予約語としては登録されていません。

図3-7 µPD754244 I/Oマップ(6/8)

7117)	ードウエア	名称(略号))	DAM	操作可	丁能など、	ット数	ビット操作	/# #×
アドレス	b3	b2	b1	b0	R/W	1ビット	4ビット	8ビット	アドレシング	備考
FD0H { FD3H	非実装									
FD4H	プログラマブ	゚ル・スレッシュ	ホールド・ポー	- ト (PTH0)	R			-	mem. bit	
FD5H	非実装									
FD6H	PTHM3 ^注 プログラマブル・	PTHM2 ^注 スレッシュホールド	PTHM1 ^注 ・ポート・モード・し	1	R/W	-	-		mem. bit	ビット4,5は, 書き込みは無効と なり,読み出し値
	PTHM7 ^注	PTHM6 ^注	-							は不定です。
FD8H { FDBH	非実装									
FDCH	PO3 ^注 プルアップ批	- 5抗指定レジス	 、タ・グループ	- l'A (POGA)	R/W	-	-		-	非実装領域は,書 き込みは無効となり,読み出し値は
		PO6 ^注								不定です。
FDEH	 プルアップ批		 .タ・グルーブ	PO8 ^注 B (POGB)	R/W	-	-		-	

注 予約語としては登録されていません。

図3-7 µPD754244 I/Oマップ (7/8)

)	ヘードウエア	名称(略号))	DAM	操作可	『能なビ	ット数	ビット操作	備考
アドレス	b3	b2	b1	b0	R/W	1ビット	4ビット	8ビット	アドレシング	備考
FE0H FE7H	非実装									
FE8H	PM33 ポート・モ-	PM32 - ド・レジス	PM31 タ・グループ	PM30 A (PMGA)	R/W		-		-	
	PM63 ^注	PM62 ^注	PM61 ^注	PM60 ^注						
FEAH } FEDH	非実装									
FEEH	- 	- - ド・レジス: 	 タ・グループ(PM8 ^注 C (PMGC) 	R/W	-	-		-	非実装領域は,書 き込みは無効となり,読み出し値は 不定です。

注 予約語としては登録されていません。ただし,次のようにするとビット操作が可能です。

0FE9.0-0FE9.3

図3-7 µPD754244 I/Oマップ(8/8)

	ハードウエア名称(略号)				DAM	操作可能なビット数		ビット操作	備考		
アドレス	b3	b2	b1	b0	R/W	1ビット	4ビット	8ビット	アドレシング	備考	5
FF0H {	非実装										
FF2H											
FF3H	ポート3(PORT3)			R/W			-	fmem. bit pmem. @L		
FF4H	非実装										
FF5H											
FF6H	ポート6(R/W			-	fmem. bit pmem. @L		
FF7H ^{注1}	ポート7 (KR7		KR5	 KR4	R			-	·		
FF8H	ポート8 (-	PORT8)		 P80 ^{注2}	R/W			-		非実装領域は,	
FF9H	非実装									き込みは無効と 	な
\$										り,読み出し値	ilt
FFFH										不定です。	

注1. KR4-KR7は1ビット単位での読み出し(Read)のみ可能です。4ビット並列入力時はPORT7で指定します。

2.予約語としては登録されていません。

第4章 内部CPU機能

4.1 Mk モードとMk モードの切り替え機能

4.1.1 Mk モードとMk モードの違い

 μ PD754244のCPUはMk モードとMk モードの2つのモードを持ち,どちらを使用するかの選択ができます。モードの切り替え操作は,スタック・バンク選択レジスタ(SBS)のビット3で行います。

・Mk モード:75Xシリーズと上位互換性があります。

ROM容量が16 Kバイトまでの75XL CPUで使用できます。

・Mk モード:75Xシリーズとの互換性がありません。

ROM容量が16 Kバイト以上の製品も含め,75XL CPU全部で使用できます。

	Mk モード	Mk モード							
サブルーチン命令の	2バイト	3バイト							
スタック・バイト数									
BRA !addr1命令	なし	あり							
CALLA !addr1命令									
CALL !addr命令	3マシン・サイクル	4マシン・サイクル							
CALLF !faddr命令	2マシン・サイクル	3マシン・サイクル							

表4-1 Mk モードとMk モードの違い

注意 Mk モードは,75Xおよび75XLシリーズにおいて,16 Kバイトを越えるプログラム領域をサポートするモードです。このモードにより,16 Kバイトを越える製品とのソフトウエア上の互換性を高めることができます。

なお、Mk モードを選択すると、サブルーチン・コール命令実行時のスタック・パイト数がMk モードに比べ1スタックごとに1パイト分使用エリアが増えます。また、CALL !addr、CALLF !faddr命令使用時は、マシン・サイクルがそれぞれ1マシン・サイクル分長くかかります。したがって、ソフトウエアの互換性よりRAMの使用効率や処理能力を重視する場合は、Mk モードを使用してください。

4.1.2 スタック・バンク選択レジスタ (SBS) の設定方法

Mk モードとMk モードの切り替えは , スタック・バンク選択レジスタによって行います。図4 - 1にそのフォーマットを示します。

スタック・バンク選択レジスタは,4ビット・メモリ操作命令により設定します。Mk モードを使用する場合は,プログラムの初期で必ずスタック・バンク選択レジスタを1000Bにイニシャライズしてください。またMk モードを使用する場合は,必ず0000Bにイニシャライズしてください。




図4-1 スタック・バンク選択レジスタのフォーマット

注意 SBS.3はRESET信号発生後"1"になるので、CPUはMk モードで動作します。Mk モードの 命令を使用する場合は、SBS.3を"0"にし、Mk モードに設定してから使用してください。

4.2 プログラム・カウンタ (PC)12 ビット

プログラム・メモリのアドレスを保持するバイナリ・カウンタです。

図4-2 プログラム・カウンタの構成

プログラム・カウンタは,通常,命令を1つ実行するごとにその命令のバイト数に応じて自動的にインクリメントされます。

分岐命令(BR, BRA, BRCB)実行時には、分岐先アドレスを示すイミーディエト・データやレジスタ・ペアの内容がPCの全部または一部のビットにロードされます。

サブルーチン・コール命令(CALL, CALLA, CALLF)実行時およびベクタ割り込み発生時には、そのときのPC内容(すでに次の命令をフェッチするためにインクリメントされているリターン・アドレス)がスタック・メモリ(スタック・ポインタにより指定されたデータ・メモリ)に退避されたあと、それぞれのジャンプ先のアドレスがロードされます。

リターン命令(RET, RETS, RETI) 実行時には, スタック・メモリの内容がPCにセットされます。

RESET信号発生により,プログラム・カウンタ (PC)の内容はプログラム・メモリの0000H,0001H番地の内容でイニシャライズされ,その内容により任意のアドレスからプログラムをスタートできます。

PC₁₁₋₈ (0000H)₈₋₀, PC₇₋₀ (0001H)₇₋₀

4.3 プログラム・メモリ (ROM)4096 × 8 ビット

プログラム・メモリは,プログラム,割り込みベクタ・テーブル,GETI命令の参照テーブルおよびテーブル・データなどを格納するメモリです。

プログラム・メモリは , プログラム・カウンタによってアドレスされます。また , テーブル参照命令 (MOVT) によってテーブル・データを参照することができます。

分岐命令, サブルーチン・コール命令による分岐可能アドレス範囲は図4 - 3 に示すとおりです。相対分岐命令(BR \$addr1命令)ではブロック境界に関係なく, [PCの内容 - 15 ~ - 1, + 2 ~ + 16]アドレスへ分岐できます。

プログラム・メモリのアドレスは0000H-0FFFHで,そのうち次に示すアドレスには特別な機能を割り付けています。また,0000H,0001Hを除くすべての領域は,通常のプログラム・メモリとして使用できます。

0000H,0001H番地

RESET信号発生でのプログラム・スタート・アドレスとRBE, MBEの設定値を書くベクタ・テーブルです。任意の番地からリセット・スタートできます。

0002H-000FH番地

各ベクタ割り込みによるプログラム・スタート・アドレスとRBE, MBEの設定値を書くベクタ・テーブルです。任意の番地から割り込み処理をスタートできます。

0020H-007FH番地

GETI命令^注で参照するテーブル領域です。

注 GETI命令は,任意の2バイト/3バイト命令,または1バイト命令2つを1バイトで実現するための命令で,プログラム・ステップ数を縮小するために使用します(11.**1**.**1** GETI**命令**参照)。

アドレス 7 6 5 0 MBE RBE 0 0 内部リセット・スタート・アドレス (上位4ビット) 0000H 0001H (下位8ビット) 0 0 0 2 H MBE RBE INTBTスタート・アドレス 0 0 (上位4ビット) CALLF !faddr命令 エントリ・アドレス 0003H (下位8ビット) 0004H MBE **RBE** 0 0 INT0スタート・アドレス (上位4ビット) 0005H 11 (下位8ビット) 0006H 0007H 0008H 以下の命令の 分岐アドレス 0009H BR !addr BRCB !caddr BR BCDE 0 0 0 A H MBE **RBE** 0 0 INTTOスタート・アドレス (上位4ビット) **BR BCXA** BRA !addr1注 000BH (下位8ビット) CALL !addr CALLA !addr1注 MBE RBE 0 0 INTT1/INTT2スタート・アドレス(上位4ビット) 0 0 0 C H GETIによる 0 0 0 D H " (下位8ビット) 分岐/コール アドレス MBE RBE INTEEスタート・アドレス 0 0 0 E H 0 0 (上位4ビット) 000FH (下位8ビット) BR \$addr命令 相対分岐アドレス $(-15 \sim -1, +2 \sim +16)$ 0020H GETI命令の参照テーブル 007FH 0080H 07FFH 0800H 0 F F F H

図4-3 プログラム・メモリ・マップ

注 Mk モードでのみ使用できます。

備考 上記以外では, BR PCDE, BR PCXA命令により, PCの下位 8 ビットのみ変更したアドレスへ分岐することができます。

4.4 データ・メモリ (RAM)128ワード × 4ビット

データ・メモリは,図4 - 4のようにデータ・エリアと周辺ハードウエア・エリアによって構成されています。

データ・メモリは,256ワード×4ビットを1バンクとするバンク構成になっており,次のようなメモリ・バンクがあります。

- ・メモリ・バンク0(データ・エリア)
- ・メモリ・バンク4(EEPROM)
- ・メモリ・バンク15(周辺ハードウエア・エリア)

4.4.1 データ・メモリの構成

(1) データ・エリア

データ・エリアは,スタティックRAMで構成され,データのストアやサブルーチン,割り込み実行時のスタック・メモリとして使用します。また,スタンバイ・モードによりCPUの動作を停止させたときでも,バッテリ・バックアップなどでメモリ内容の長時間保持が可能です。操作はメモリ操作命令で行います。

スタティックRAMは,メモリ・バンク0に128ワード×4ビットのみマッピングされています。バンク0は,データ・エリアとしてマッピングされていますが,それ以外にも汎用レジスタ・エリア(000H-01FH)とスタック・エリア(000H-07FH)として使用できます。

スタティックRAMは,1アドレスが4ビット構成です。しかし,8ビット・メモリ操作命令により8ビット単位で操作することも,ビット操作命令によりビット単位に操作することもできます。8ビット操作命令では,偶数アドレスを指定してください。

・汎用レジスタ・エリア

操作は汎用レジスタ操作命令,メモリ操作命令のいずれによっても可能です。最大8本の4ビット・レジスタを使用できます。汎用レジスタ8本のうちプログラムで使用しない部分については,データ・エリアまたはスタック・エリアとして使用できます。

・スタック・エリア

スタック・エリアは命令によって設定し,サブルーチン実行時や,割り込み処理実行時の退避エリアとして使用できます。

(2) EEPROM (Electrically Erasable PROM)

EEPROMはメモリ・バンク4 (400H-4FFH)の400H-41FHに16ワード×8ビットのみマッピングされています。EEPROMへの読み出し/書き込みは8ビット単位で行います。

また,メモリ・バンク4の420H-4FFHは非実装領域になっていますので,その領域に書き込んだ値は無視され,読み出した値は不定となります。

(3)周辺ハードウエア・エリア

周辺ハードウエア・エリアは,メモリ・バンク15のF80H-FFFHにマッピングされています。

操作はスタティックRAMと同様にメモリ操作命令で行います。ただし,周辺ハードウエアは,操作可能なビット単位が各アドレスごとに異なります。周辺ハードウエアの割り付けられていないアドレスにはデータ・メモリは内蔵されていないためアクセスできません。

4.4.2 データ・メモリのバンクの指定

メモリ・バンクは,メモリ・バンク許可フラグ(MBE)によってバンク指定を許可したとき (MBE=1),4ビット・メモリ・バンク選択レジスタ (MBS)によって指定されます (MBS=0, 4, 15)。 バンク指定を禁止したとき (MBS=0),メモリ・バンクはそのときのアドレシング・モードによってバンク 0 またはバンク15が自動的に指定されます。また,バンク内のアドレスは,8ビット・イミーディエト・データやレジスタ・ペアなどによってアドレスされます。

メモリ・バンクの選択とアドレシングの詳細については, 3.1 データ・メモリのバンク構成とアドレシング・モードを参照してください。


データ・メモリの特定エリアの使用方法については, それぞれ下記を参照してください。

- ・汎用レジスタ・エリア **4.5 汎用レジスタ**

スタック・パンク選択レジスタ (SBS)

- EEPROM 第5章 EEPROM
- ・周辺ハードウエア・エリア 第6章 周辺ハードウエア機能

図4-4 データ・メモリ・マップ



データ・メモリは,リセット時には不定となっています。このため,通常プログラムの初期でゼロにイニシャライズします(RAMクリア)。これを行わないと思わぬバグ発生の原因となりますので必ず行ってください。

例 000H-07FH番地のRAMをクリアする。

BR

SET1 MBE SEL MB0 MOV XA, #00H MOV HL, #04H RAMC0: MOV ; 004H-07FHをクリア^注 @HL, A ; L L + 1 **INCS** BR RAMC0 **INCS** Н ; H H + 1 NOP SKE H, #08H

RAMC0

注 000H-003Hのデータ・メモリは,汎用レジスタXA,HLとして使用しているので,クリアしません。

4.5 汎用レジスタ......8×4ピット×4パンク

汎用レジスタはデータ・メモリの特定番地にマッピングされており、4 ビット・レジスタ 8 個 (B, C, D, E, H, L, X, A) を 1 バンクとして 4 バンクのレジスタがあります。

命令実行時に有効となるレジスタ・バンク(RB)は次の式により決まります。

 $RB = RBE \cdot RBS (RBS = 0-3)$

汎用レジスタは,それぞれ4ビット単位で操作されるほか,BC,DE,HL,XAがレジスタ・ペアを形成し,8ビット操作に使用されます。また,DE,HLのほかDLもレジスタ・ペアを形成し,この3組はデータ・ポインタとして使用することができます。


8 ビット操作時は, BC, DE, HL, XAのほかに, レジスタ・バンク(RB)のビット0を反転したレジスタ・バンク(0 1,2 3)のレジスタ・ペアをBC', DE', HL', XA' として使用できます(3.2 汎用レジスタのバンク構成参照)。

汎用レジスタ・エリアは,レジスタとして使用する,しないにかかわらず,通常のRAMとしてアドレス指定し,アクセスすることができます。

図4-5 汎用レジスタの構成

図4-6 レジスタ・ペアの構成

データ・メモリ




4.6 アキュームレータ

 μ PD754244では,A レジスタ,XAレジスタ・ペアがアキュームレータとして機能し,4 ビット・データ処理命令ではA レジスタが中心となり,8 ビット・データ処理命令ではXAレジスタ・ペアが中心となって実行されます。

ビット操作命令では,キャリー・フラグ(CY)がビット・アキュームレータとして機能します。

図4-7 アキュームレータ



4.7 スタック・ポインタ(SP), スタック・バンク選択レジ スタ(SBS)

μPD754244では,スタティックRAMをスタック・メモリ(LIFO形式)として用いており,このスタック・エリアの先頭アドレス情報を保持している 8 ビット・レジスタがスタック・ポインタ(SP)です。

スタック・エリアは , メモリ・バンク 0 の000H-07FH番地です。 2 ビットのSBSによってメモリ・バンクを指定します (**表4 - 2** 参照) 。

表4-2 SBSで選択されるスタック・エリア

SPは,スタック・メモリへの書き込み(退避)動作に先立ってデクリメントされ,スタック・メモリからの読み取り(復帰)動作後にインクリメントされます。

各スタック動作によって退避/復帰されるデータは図4-9~4-12のようになります。


SPは,8ビット・メモリ操作命令,SBSは4ビット・メモリ操作命令によって初期値を設定し,スタック・エリアを決定します。また内容の読み出しもできます。

SPの初期値を00Hに設定すると, SBSで指定したメモリ・バンク 0 の最上位アドレス (07FH) からスタックされます。

スタック・エリアはメモリ・バンク 0 に限られます。000H番地からさらにスタック動作を行うと,非実装領域である0FFHを指しますので,スタック・ポインタは000Hを越えないよう注意してください。

RESET信号発生により,SPの内容は不定,SBSの内容は1000Bになりますので,プログラムの初期で必ず希望の値にイニシャライズしてください。

図4-8 スタック・ポインタおよびスタック・バンク選択レジスタの構成



SPのイニシャライズ例

スタック・エリアをメモリ・バンク0とし,07FH番地からスタック動作させる。

SEL MB15 ;またはCLR1 MBE

MOV A, #0

MOV SBS, A ; メモリ・バンク 0 をスタック・エリアに指定

MOV XA, #80H

MOV SP, XA ; SP 80H (7FHからスタック動作)

図4 - 9 スタック・メモリへ退避されるデータ (Mk モード)




図4 - 10 スタック・メモリから復帰されるデータ (Mk モード)

	POP命令		DET DETC会会		RETI命令
	AOD 助文		RET,RETS命令		KEIIbbá
	スタック		スタック		スタック
SP⇔	レジスタ・ペア下位	SP⇔	PC11 - PC8	SP⇔	PC11 - PC8
+		+	1 1 1	+	1 1 1
SP + 1 ■	レジスタ・ペア上位	SP + 1 ↓	MBE RBE 0 0	SP + 1 ⊥	MBE¦RBE¦ 0 ¦ 0
SP + 2		SP + 2	PC3 - PC0	SP + 2	PC3 - PC0
		↓ SP+3	PC7 - PC4	↓ SP+3	PC7 - PC4
		+		+	!!!!
		SP + 4		SP + 4	IST1 IST0 MBE RBE
				+	PSW -
			1	SP + 5	CY SK2 SK1 SK0
				+	
				SP + 6	

PUSH命令 CALL, CALLA, CALLF命令 割り込み スタック スタック スタック SP - 6 SP - 6 PC11 - PC8 PC11 - PC8 t 0 0 0 0 0 SP - 5 SP - 5 1 1 レジスタ・ペア下位 SP - 4 PC3 - PC0 PC3 - PC0 SP - 2 SP - 4 1 SP - 1 SP - 3 PC7 - PC4 SP - 3 PC7 - PC4 レジスタ・ペア上位 1 * \mbe\rbe SP - 2 SP - 2 IST1 IST0 MBE RBE SP⇔ **†** 注 1 —PSW — SP - 1 SP - 1 CY SK2 SK1 SK0 1 1 SP⇒ SP⇒

図4-11 スタック・メモリへ退避されるデータ (Mk モード)

図4-12 スタック・メモリから復帰されるデータ (Mk モード)

	POP命令		RET, RETS命令		RETI命令
	スタック		スタック		スタック
SP⇔	レジスタ・ペア下位	SP⇔	PC11 - PC8	SP⇔	PC11 - PC8
↓ SP + 1	レジスタ・ペア上位	↓ SP + 1	0 0 0 0	↓ SP + 1	0 0 0 0
▼ SP + 2		SP + 2	PC3 - PC0	SP + 2	PC3 - PC0
		♦ SP+3	PC7 - PC4	V SP + 3	PC7 - PC4
		♦ SP+4 ■	*	▼ SP+4 注 ↓	IST1 IST0 MBE RBE
		SP + 5	* * * *	SP + 5	CY SK2 SK1 SK0
		▼ SP+6		▼ SP + 6	

注 MBE, RBE以外のPSWは退避/復帰しません。

備考 *は不定。

4.8 プログラム・ステータス・ワード (PSW) 8 ビット

プログラム・ステータス・ワード (PSW) は , プロセッサ動作と密接に関係する各種のフラグで構成されています。

PSWはデータ・メモリ空間のFB0H, FB1H番地にマッピングされており, FB0H番地の4ビットは,メモリ操作命令で操作できます。

図4-13 プログラム・ステータス・ワードの構成



注 予約語としては登録されていません。

表4-3 スタック動作時に退避/復帰されるPSWのフラグ

			退避/復帰されるフラグ
退	避	CALL, CALLA, CALLF命令実行時	MBE, RBEを退避
		ハードウエア割り込み時	PSW全ビットを退避
復	帰	RET, RETS命令実行時	MBE, RBEを復帰
		RETI命令実行時	PSW全ビットを復帰

(1) + v リー・フラグ (CY)

キャリー・フラグは, キャリー付き演算命令 (ADDC, SUBC) 実行時のオーバフロー, アンダフロー発生情報を記憶する 1 ビット・フラグです。

また,キャリー・フラグは,ビット・アキュームレータの機能をもっており,ビット・アドレス指定のデータ・メモリとの間でブール代数演算を行い結果をストアすることができます。

キャリー・フラグの操作は,他のPSWのビットとは無関係に専用の命令で行います。

RESET信号発生により、キャリー・フラグは不定となります。

表4-4 キャリー・フラグ操作命令

	命令(ニモニック)	キャリー・フラグの動作,処理
キャリー・フラグ操作専用命令	SET1 CY	CYのセット(1)
	CLR1 CY	CYのクリア(0)
	NOT1 CY	CYの内容の反転
	SKT CY	CYの内容が 1 ならばスキップ
ビット転送命令	MOV1 mem*.bit, CY	指定ビットへCYの内容を転送
	MOV1 CY, mem*.bit	指定ビットの内容をCYへ転送
ビット・ブーリアン命令	AND1 CY, mem*.bit	指定ビットの内容とCYの内容とでAND/OR/XORをとり,結果
	OR1 CY, mem*.bit	をCYにセット
	XOR1 CY, mem*.bit	
割り込み処理	割り込み実行時	ほかのPSWビットと8ビット並列にスタック・メモリへ退避
	RETI	スタック・メモリから,ほかのPSWと並列に復帰

備考 mem*.bitは次の3つのビット操作アドレシングを示します。

fmem.bit

pmem.@L

@H + mem.bit

例 3FH番地のビット3とP33のANDをとり, P60に出力する。

MOV H, #3H ; Hレジスタに上位 4 ビット・アドレス・セット

MOV1 CY, @H+0FH.3 ; CY 3FHのビット3

AND1 CY, PORT3.3 ; CY CY P33

MOV1 PORT6.0, CY ; P60 CY

(2) スキップ・フラグ (SK2, SK1, SK0)

スキップ・フラグは,スキップ状態を記憶するフラグで,CPUが命令を実行することにより自動的にセット/リセットされます。

ユーザがオペランドとして直接操作することはできません。

(3)割り込みステータス・フラグ (IST1, IST0)

割り込みステータス・フラグは、現在実行中の処理のステータスを記憶する2ビットのフラグです(詳細は表7-3 IST1, IST0と割り込み処理状態参照)。

IST1	IST0	実行中の処理のステータス	処理内容と割り込み制御
0	0	ステータス 0	通常のプログラムを処理中。
			すべての割り込みを受け付け可能。
0	1	ステータス 1	低位の,または高位の割り込み処理中。
			高位の割り込みのみ受け付け可能。
1	0	ステータス 2	高位の割り込み処理中。
			すべての割り込みの受け付けを禁止。
1	1	-	設定禁止。

表4-5 割り込みステータス・フラグの指示内容

割り込みプライオリティ・コントロール回路(図7-1 割り込み制御回路ブロック図参照)は、このフラグ内容を判別して多重割り込みの制御をします。

IST1, 0の内容は,割り込みが受け付けられればPSWの一部としてスタック・メモリに退避されたあと自動的に一段階上のステータスに変更され,RETI命令により割り込みに入る前の値が復帰します。

割り込みステータス・フラグはメモリ操作命令によって操作可能で,実行中の処理ステータスをプログラム制御で変更することもできます。

注意 このフラグを操作する場合は,操作前に必ずDI命令を実行して割り込みを禁止し,操作後に EI命令を実行して割り込みを許可するようにしてください。

(4)メモリ・パンク許可フラグ(MBE)

データ・メモリ・アドレス12ビットのうち,上位4ビットのアドレス情報発生モードを指定する1ビットのフラグです。

MBEは,メモリ・バンクの設定にかかわらず,いつでもビット操作命令によりセット/リセットすることができます。

" 1 " に設定すると , データ・メモリ・アドレス空間は拡張され , すべてのデータ・メモリ空間がアドレス可能となります。

"0"にリセットすると、データ・メモリ・アドレス空間は、MBSにかかわらず固定されます(**図** 3-2 データ・メモリの構成と、各アドレシング・モードのアドレシング範囲参照)。

RESET信号発生により,プログラム・メモリ0番地のビット7の内容がセットされて,自動的に初期設定されます。

ベクタ割り込み処理時は,該当するベクタ・アドレス・テーブルのビット7の内容がセットされて,割り込みサービス時のMBEの状態が自動的に設定されます。

通常,割り込み処理ではMBE=0とし,メモリ・バンク0のスタティックRAMを使用します。

(5) レジスタ・パンク許可フラグ (RBE)

汎用レジスタのレジスタ・バンク構成を,拡張するか否かを制御する1ビットのフラグです。 RBEは,メモリ・バンクの設定にかかわらず,いつでも,ビット操作命令によりセット/リセットすることができます。

"1"にセットすると,レジスタ・バンク選択レジスタ(RBS)の内容により汎用レジスタを,レジスタ・バンク0-3の4組のうちから1組選択できます。

"0"にリセットすると、レジスタ・バンク選択レジスタ(RBS)の内容にかかわらず、常にレジスタ・バンク0が汎用レジスタとして選択されます。

RESET信号発生により,プログラム・メモリ0番地のビット6の内容がセットされて自動的に初期設定されます。

ベクタ割り込み発生時は,該当するベクタ・アドレス・テーブルのビット 6 の内容がセットされて,割り込みサービス時のRBEの状態が自動的に設定されます。通常,割り込み処理ではRBE = 0 とし, 4 ビット処理ではレジスタ・バンク 0 を使用します。


4.9 パンク選択レジスタ (BS)

バンク選択レジスタ(BS)は,レジスタ・バンク選択レジスタ(RBS)とメモリ・バンク選択レジスタ(MBS)とで構成され,それぞれ使用するレジスタ・バンクとメモリ・バンクを指定します。

RBS, MBSは, それぞれSEL RBn, SEL MBn命令で設定されます。

BSは, PUSH BS/POP BS命令により, 8 ビット単位でスタック・エリアへ退避/復帰することができます。

図4-14 パンク選択レジスタの構成



(1)メモリ・バンク選択レジスタ (MBS)

メモリ・バンク選択レジスタは,データ・メモリ・アドレス (12ビット)上位4ビット・アドレス情報を記憶する4ビット・レジスタで,このレジスタの内容によりアクセスするメモリ・バンクを指定します。ただし,μPD754244では,バンク0,4,15のみ指定できます。

MBSは, SEL MBn命令により設定します(n=0,4,15)。

MBEとMBSの設定に対するアドレス範囲は図3-2に示すようになります。

RESET信号発生により, MBSは"0"にイニシャライズされます。

MBF MBS メモリ・バンク 2 3 1 0 メモリ・バンク 0 に固定 Ω × メモリ・バンク0を選択 1 0 0 0 0 0 1 Ω メモリ・バンク4 " メモリ・バンク15 " 1 1 1 上記以外 設定禁止

表4-6 MBE, MBSと選択されるメモリ・バンク

x : don't care

(2) レジスタ・パンク選択レジスタ (RBS)

レジスタ・バンク選択レジスタは,汎用レジスタとして使用するレジスタ・バンクを指定するレジスタで,バンク0からバンク3まで設定できます。

RBSは, SEL RBn命令により設定します(n=0-3)。

RESET信号発生により, RBSは"0"にイニシャライズされます。

---- 0 に固定

RBS RBE レジスタ・バンク 3 2 1 0 0 バンク 0 に固定 0 0 バンク0を選択 0 0 0 バンク1 " 0 1 バンク2 " 0 バンク3 "

表4-7 RBE, RBSと選択されるレジスタ・バンク

× : don't care

第5章 EEPROM

 μ PD754244は,データ・メモリとして,128ワード×4 ビットのスタティックRAMのほかに,16ワード×8 ビットのEEPROM(Electrically Erasable PROM)を内蔵しています。

EEPROMは,スタティックRAMとは異なり,電源を切ってもその内容を保持できます。また,EPROMとは異なり,紫外線を用いず電気的に内容を消去することができます。そのため,キーレス・エントリやデータ・キャリアなどの応用分野に適しています。

EEPROMはデータ・メモリのメモリ・バンク 4 にマッピングされています。EEPROMの操作は,8 ビット・メモリ操作命令で行います。

5.1 EEPROMの構成

EEPROMは,データ・メモリのメモリ・バンク4のEEPROM本体と,EEPROMコントロール部で構成されています。

EEPROMコントロール部は,EEPROMの操作を制御するEEPROMライト・コントロール・レジスタ (EWC)と,書き込み終了を検出して割り込み信号を発生する部分で構成されています。

5.2 EEPROMの特徴

- (1)電源を切っても,一度書き込んだ内容を保持できます。
- (2) スタティックRAM同様,8ビット・メモリ操作命令による操作(自動消去/自動書き込み)ができます。

ただし,使用できる命令には制限があります。5.5.1 EEPROMの操作命令を参照してください。

- (3) EEPROM書き込み専用タイマ・クロック選択ビット(EWTC)で設定した時間で自動消去/自動書き込みを行います。よって,書き込みの時間管理をするソフトウエアの負担が軽減できます。
 - ・書き込み時間…次の時間になるようにEWTC4-6を設定してください。

μ PD754144の場合…18×2⁸/fcc (4.6 ms: fcc = 1.0 MHz動作時)

μ PD754244の場合...最低4.0 ms , 最高10.0 ms

書き込み後,EEPROM書き込み許可/禁止制御ビット(EWE)を0にクリアしてください。 書き込み中でも,EEPROMの書き込みに関する命令以外の命令は実行できます。

・書き込み回数

TA = -40~+70 の場合…10万回 / バイトを保証

TA = -40~+85 の場合…8万回/バイトを保証

- (4)書き込みを終了すると,EEPROM書き込み終了割り込みを発生します。
- (5)書き込みステータス・フラグにより,書き込み可能な状態かどうかを単独で確認できます。この確認には,ビット操作命令を使用します(5.3 EEPROM**ライト・コントロール・レジスタ(**EWC)を参照)。

5.3 EEPROMライト・コントロール・レジスタ (EWC)

EEPROMライト・コントロール・レジスタ (EWC) は , EEPROMの操作を制御する 8 ビット・レジスタです。図 5-1 にその構成を示します。

図5-1 EEPROMライト・コントロール・レジスタのフォーマット

アドレス	7	6	5	4	3	2	1	0	略号
FCEH	ERE	EWTC6	EWTC5	EWTC4	EWE	EWST	-	-	EWC

EEPROM読み出し許可フラグ

ERE	EEPROM
0	EEPROM読み出し禁止(電流を抑えます)
1	EEPROM読み出し可能(15 µs後)

EEPROM書き込み専用タイマ・クロック選択ビット

EWTC6	EWTC5	EWTC4	カウント・クロックの選択
0	0	0	$18 \times 2^{13}/fx$
0	0	1	$18 \times 2^{12}/fx$
0	1	0	$18 \times 2^{11}/fx$
0	1	1	$18 \times 2^{10}/fx$
1	0	0	18×2^9 /fx
1	0	1	18 × 28/fx
上記以	外		設定禁止

fx = システム・クロック発振周波数

EEPROM書き込み許可/禁止制御ビット

EWE	EEPROMへの書き込み動作
0	禁止する
1	許可する

EEPROM書き込みステータス・フラグ

EWST	書き込みステータス			
0	EEPROM書き込み可能			
1	EEPROM書き込み中(EEPROMへの書き込み不可。書き込みを行っ			
	た場合は無視されます)			

注意1.書き込み時間は,システム・クロック発振周波数により異なります。

2.次の書き込み時間になるように,EWTC4-6を設定してください。

 μ PD754144**の場合**...18 × 28/fcc (4.6 ms: fcc = 1.0 MHz**動作時)** μ PD754244**の場合**...最低4.0 ms,最高10.0 ms

書き込み後, EWEを0にクリアしてください。

- 3. EREフラグは, STOP命令の実行前には必ずクリア(0)し,読み出しを禁止してください。EREフラグをセット(1)すると,読み出し回路に常に $10~\mu$ A程度の電流が流れます。そのため,STOP命令の実行前には必ずEREフラグをクリア(0)し,読み出し回路への電流供給を停止してください。
- 4. EWEフラグは、STOP命令の実行前には必ずクリア(0)し、書き込みを禁止してください。

EWCは,8ビット・メモリ操作命令により設定します。

EWCのビット 4-6 は, EEPROM書き込み専用タイマ・クロック選択ビット(EWTC)です。EWTCは, EEPROMの自動消去/自動書き込みを行うときのカウント・クロックを設定します。EEPROMは, EWTCで設定された時間ごとに自動消去/自動書き込みを行います。

EWCのビット 2 は , 書き込みステータス・フラグ (EWST) です。このフラグで , 現在書き込みを行っているか , また書き込み可能かをビット単位で確認できます。書き込みを開始すると , EWSTは自動的に書き込み不可の状態 (1)になります。この確認には , ビット・メモリ操作命令を使用します。

RESET入力により, EWCは全ビット0にクリアされます。

例 EEPROMを書き込み可能状態にして,書き込み時間を18×28/fxに設定する。

SEL MB15

MOV XA, #01011000B

MOV EWC, XA

5.4 EEPROMの制御に関する割り込み

EEPROMの制御に関する割り込みを表5-1に示します。

割り込み機能の詳細については,第7章 割り込み機能とテスト機能を参照してください。

 割り込みソース
 EEPROM割り込み 要求フラグ
 ボクタ・テーブル・アドレス 割り込み要求フラグ・セット要因 許可フラグ

 INTEE
 IRQEE
 IEEE
 VRQ7
 EWCにより設定した書き込み時間が経過したとき

 書き込み終 了割り込み
 フ割り込み

表 5 - 1 EEPROM の制御に関する割り込み

注意 µPD75048にあったINTOWの割り込み(EEPROMオーバライト割り込み)はありません。

5.5 EEPROMの操作方法

5.5.1 EEPROMの操作命令

EEPROMを操作することのできる命令を,読み出し命令と,書き込み命令に分けて次に示します。

(1)読み出し操作命令

命令群	ニモニック	オペランド
転送命令	MOV	XA, @HL
	MOV	XA, mem
比較命令	SKE	XA, @HL

備考 ADDS, ANDなどの演算命令は使用できません。

(2)書き込み操作命令

命令群	ニモニック	オペランド
転送命令	MOV	@HL, XA
	MOV	mem, XA
	хсн	XA, @HL
	XCH	XA, mem

備考 INCS (増減命令)は使用できません。

EEPROMの操作には,8ビット・メモリ操作命令を使用します。またEWSTの確認にはビット・メモリ操作命令を使用できます。

4 ビット・メモリ操作命令を使用することはできません。

5.5.2 読み出し操作

次の手順により, EEPROMの読み出しを行います。

EWST, ERE, EWEは, EWCへの8ビット・メモリ操作命令により, 同時に設定できます。

書き込みステータス・フラグ(EWST)が0(書き込み可能 = 現在書き込みを行っていない)であることを確認する。

書き込み許可/禁止制御ビット(EWE)を0(書き込み禁止)にする。

読み出し命令を実行する。

図5 - 2 EEPROM読み出し操作時のEEPROMライト・コントロール・レジスタ

アドレス	7	6	5	4	3	2	1	0	略号
FCEH	ERE	EWTC6	EWTC5	EWTC4	EWE	EWST	-	-	EWC

動作モード選択ビット

ERE	EWE	EWST	モード
1	0	0	EEPROMの読み出し可能モード

- 注意1.読み出し前に,必ずEWSTが0であることを確認してください。EEPROMの書き込み中に EEPROMの読み出し命令を実行すると,読み出される値は不定となります。
 - 2.読み出し命令には制限があります。詳しくは,5.5.1 EEPROMの操作命令を参照してください。
 - 3. EREを1にすると, EEPROM読み出し許可状態となり,消費電流が増加します。このため, EEPROMの読み出し時以外は, EREを0にしてください。
 - 4.読み出し命令の実行は, EREの設定から約15 μs以上の時間をおいてください。
 - 5 . EWE**を 1 にすると** , EEPROM**書き込み許可状態となり** , 消費電流が増加します。このため , EEPROM**の書き込み時以外は** , EWE**を 0 にしてください**。
- **例** 書き込みステータス・フラグ(EWST)確認後,8ビット・データ(メモリ・バンク4の0A, 0BH)を読み出す。

SET1	MBE
SEL	MB15
SKF	EWST
BR	A2
SEL	MB4
MOV	XA, #0AH
MOV	HL, @HL

5.5.3 書き込み操作

次の手順により, EEPROMの書き込みを行います。

EEPROMの書き込み中でも, EEPROMの書き込みに関する命令以外の命令は実行できます。

EWST, EWTC, EWEは, EWCへの8ビット・メモリ操作命令により, 同時に設定することができます。

読み出しステータス・フラグ (EWST) が 0 (書き込み可能 = 現在書き込みを行っていない) であることを確認する。

EWTC4-EWTC6により,書き込み時間を設定する。

書き込み許可/禁止制御ビット(EWE)を1(書き込み許可)にする。

書き込み命令を実行する。

図5-3 EEPROM書き込み操作時のEEPROMライト・コントロール・レジスタ

アドレス	7	6	5	4	3	2	1	0	略号
FCEH	ERE	EWTC6	EWTC5	EWTC4	EWE	EWST	-	-	EWC

動作モード選択ビット

ERE	EWE	EWST	モード
0	1	0	EEPROMへの書き込み可能モード

EEPROM書き込み専用タイマ・クロック選択ビット

EWTC6	EWTC5	EWTC4	カウント・クロックの選択
0	0	0	18×2^{13} /fx
0	0	1	18 × 2 ¹² /fx
0	1	0	18 × 2 ¹¹ /fx
0	1	1	18 × 2 ¹⁰ /fx
1	0	0	18 × 2 ⁹ /fx
1	0	1	18 × 2 ⁸ /fx
上記以	外		設定禁止

fx = システム・クロック発振周波数

例 書き込み時間を 18×2^8 /fxに設定して, EEPROM書き込みステータス・フラグ (EWST) 確認後, メモリ・バンク 4 の08Hに 8 ビット・データ (0AH) を書き込みます。

SET1 MBE

SEL MB15 ; バンク15を選択

MOV XA, #01011000B ; 書き込み許可

MOV EWC, XA ; 書き込み時間を18 x 28/fxに設定

SKF EWST

BR A1

SEL MB4

MOV XA, #0AH

MOV 08H, XA ; 書き込み

(A)

CLR1 MBE

WAIT: SKF EWST

BR WAIT

CLR1 EWE

注意 開発ツールの場合, EEPROMへの書き込みをRAMで疑似的に行っています。そのため, (A) のウエイト時間を十分に確保しなくても, EEPROMへの書き込みが正常に行われているかのようにみえます。しかし, デバイスの場合は, (A) のウエイト時間を十分に確保(最低4.0 ms, 最高10.0 ms) しないと, 正常に書き込みが行われませんので注意してください(EEPROMに書き込んだ内容は不定となります)。書き込み後, EWEを0にクリアしてください。

次に,EEPROMへの書き込み時の注意事項を示します。書き込みを行う前には,必ずお読みください。 連続して書き込みを行う場合は,現在の書き込みが終了してから行います。また,1回の書き込みは**次の** 時間になるようにEWTC4-6を設定してください。

- ・μPD754144の場合...18 × 28/fcc (4.6 ms: fcc = 1.0 MHz動作時)
- ・μ PD754244の場合...最低4.0 ms , 最高10.0 ms

書き込み後, EWEを 0 にクリアしてください。

書き込みの終了や時間管理には、次のような方法があります。

(1)書き込み終了割り込みを用いる方法

1つのデータを書き込んだあと、書き込み以外の処理を行いながら、書き込み終了割り込みが発生するのを待ちます。

書き込み終了割り込みが発生したら、次の書き込みを始めます。

(2)書き込みステータス・フラグを用いる方法

書き込みステータス・フラグをポーリングし,0になるのを待ちます。

書き込みステータス・フラグが0になると,書き込み終了を検知するので,次の書き込みを始めます。

(3)タイマを用いる方法

タイマ・カウンタやベーシック・インターバル・タイマを用いて,EWTC4-6により設定した書き込み時間をウエイト^注します。

(4) ソフトウエアを用いる方法

ソフトウエア・タイマを用いてEWTC4-6により設定した書き込み時間をウエイト $^{\mathrm{i}}$ します。

注 EWTC4-6で設定した書き込み時間以上のウエイト時間を必ず確保してください。EWTC4-6で設定した時間内にEWEをクリアすると,EEPROMに書き込んだ内容は不定となります。

5.6 EEPROMの書き込みに関する注意

EEPROMの書き込みに関する注意を次に示します。

EEPROMの書き込みを行う前に,必ずお読みください。

- 注意1.書き込み前に,必ずEWSTが0であることを確認してください。EEPROMの書き込み中に再度書き込み命令を実行すると,あとから行った命令は無視されます。
 - 2.書き込み命令には制限があります。詳しくは,5.5.1 EEPROMの操作命令を参照してください。
 - 3.次の書き込み時間になるように,EWTC4-6を設定してください。

 μ PD754144**の場合**...18 × 28/fcc (4.6 ms: fcc = 1.0 MHz**動作時)** μ PD754244**の場合**...最低4.0 ms,最高10.0 ms

書き込み後, EWEを0にクリアしてください。


- 4. 連続して書き込みを行う場合は,必ず現在の書き込みが終了してから行ってください。
- 5. EEPROMへの書き込み中にHALTモードになった場合でも,書き込み動作は継続します。ただし, CPUおよびHALTモードで停止するハードウエアは停止します。書き込み時間の管理方法に注意 してください。
- 6 . EEPROMへの書き込み中にSTOPモードになった場合は , 書き込みは停止します。 また , 書き込み中のアドレスのデータは不定となります。
- 7 . EEPROMへの書き込み中に, EWEによって書き込みを禁止した場合は,書き込みは停止します。また,書き込み中のアドレスのデータは不定となります。
- 8 . μPD754244の出荷時には, EEPROMの内容は0になっています。
- 9. EWEを1にすると, EEPROM書き込み許可状態となり,消費電流が増加します。このため, EEPROMの書き込み時以外は, EWEを0にしてください。
- 10. EREを 1 にすると, EEPROM読み出し許可状態となり,消費電流が増加します。このため, EEPROMの読み出し時以外は, EREを 0 にしてください。
- 11. 開発ツールの場合, EEPROMへの書き込みをRAMで疑似的に行っています。そのため, EWTC4-6 で設定する書き込み時間を十分に確保しなくても, EEPROMへの書き込みが正常に行われているかのようにみえます。しかし,デバイスの場合は,書き込み時間を十分に確保(最低4.0 ms,最高10.0 ms) しないと,正常に書き込みが行われませんので注意してください(EEPROMに書き込んだ内容は不定となります)。書き込み後, EWEを0にクリアしてください。

第6章 周辺ハードウエア機能

6.1 ディジタル入出力ポート

 μ PD754244ではメモリ・マップトI/Oが採用されており, すべての入出力ポートはデータ・メモリ空間上にマッピングされています。

図6-1 ディジタル・ポートのデータ・メモリ・アドレス



入出力ポートの操作命令は表6 - 2 のようになっており, PORT3およびPORT6については4 ビット入出力のほかビット操作が可能です。

例1.P73の状態をテストして,その結果によって異なった値をポート3に出力。

SKT PORT7.3 ; $\pi - 1700 = 100$; $\pi - 1700 = 100$

MOV XA,#8H ; XA 8H MOV XA,#4H ; XA 4H たてづみ

SEL MB15 ; または, CLR1 MBE

OUT PORT3, A ; π - + 3 A

2.SET1 PORT6.@L ; ポート6のうち, Lレジスタで指定されるビットを"1"にセット。

6.1.1 ディジタル入出力ポートの種類,特徴,構成

ディジタル入出力ポートには表 6-1 のような種類があります。

各ポートの構成は図6-2~6-9のようになっています。

表6-1 ディジタル・ポートの種類と特徴

ポート	機能	動作,特徵	備考
PORT3	4 ビット入出力	1 ビット単位で入力または出力モードに設定可能。	PTO0-PTO2と端子を兼
			用。
PORT6			AVREF , INTO , PTH00 ,
			PTH01と端子を兼用。
PORT7	4 ビット入力	4 ビット入力専用ポート。	KR4-KR7と端子を兼用。
		マスク・オプションで , 1 ビット単位にプルアップ抵抗の内蔵	
		を指定可能。	
PORT8	1 ビット入出力	1 ビット単位で入力または出力モードに設定可能。	-

P61は,外部ベクタ割り込み入力端子と兼用になっており,ノイズ除去回路を選択可能です(詳細は7.3割り込み機能を制御する各種ハードウエアを参照)。

RESET信号発生により,ポート3 , 6 , 8 の出力ラッチは 0 にクリアされ,出力バッファはオフし,入力モードになります。

図6-2 P3nの構成(n=0-2)




図6-3 P33の構成




図6-4 P60の構成




図6-5 P61の構成




図6-6 P62の構成




図6-7 P63の構成




図6-8 P7nの構成(n=0-3)





図6-9 P80の構成



6.1.2 入出力モードの設定

各入出力ポートの入出力モードは,図6-10のようにポート・モード・レジスタにより設定されます。ポート3,6はポート・モード・レジスタ・グループA(PMGA)によって,ビットごとに入出力を指定できます。ポート8はポート・モード・レジスタ・グループC(PMGC)によって,入出力を指定します。各ポートは,対応するポート・モード・レジスタのビットが"0"のとき入力ポートとして働き,"1"のとき出力ポートとして働きます。

ポート・モード・レジスタの設定により出力モードが選択されると同時に出力ラッチの内容が,出力端子に出力されますから,出力モードを設定する前にあらかじめ,出力ラッチの内容を必要な値に書き換えておく必要があります。

例 P30, 31, 62, 63を入力, P32, 33, 60, 61を出力端子として使う。


CLR1 MBE ; またはSEL MB15

MOV XA, #3CH
MOV PMGA, XA


図6-10 各ポート・モード・レジスタのフォーマット

	指定内容			
0	入力モード (出力バッファ・オフ)			
1	出力モード(出力バッファ・オン)			

ポート・モード・レジスタ・グループA



ポート・モード・レジスタ・グループC



6.1.3 ディジタル入出力ポート操作命令

μPD754244に内蔵されている入出力ポートはすべてデータ・メモリ空間にマッピングされていますから,データ・メモリ操作命令はすべて適用することができます。データ・メモリ操作命令のうち,特に入出力端子の操作に有効と思われる命令とその適用範囲を表 6 - 2 にまとめます。

(1)ビット操作命令

ディジタル入出力ポートPORT3, 6, 8は,特定アドレス・ビット直接アドレシング (fmem. bit)と特定アドレス・ビット・レジスタ間接アドレシング (pmem. @L) が適用できますから,MBE,MBSの指定にかかわらずいつでも,自由に,ポートのビット操作が可能です。

例 P30とP61のORをとってP80に出力する。

MOV1 CY, PORT3.0 ; CY P30

OR1 CY, PORT6.1 ; CY CY P61

MOV1 PORT8.0, CY ; P80 CY

(2) 4 ビット操作命令

IN/OUT命令のほか, MOV, XCH, ADDS, INCSなど4ビット・メモリ操作命令がすべて使用できますが, 命令の実行に先立ってメモリ・バンク15を選択しておく必要があります。

例1.ポート3に,アキュームレータの内容を出力する。

SET1 MBE

SEL MB15 ; またはCLR1 MBE

OUT PORT3, A

2.ポート6に出力しているデータにアキュームレータの値を加えて出力する。

SET1 MBE

SEL MB15

MOV HL, #PORT6

ADDS A, @HL ; A A+PORT6

NOP

MOV @HL, A ; PORT6 A

3.ポート3のデータがアキュームレータの値より大きいかどうかテストする。

SET1 MBE

SEL MB15

MOV HL, #PORT3

SUBS A, @HL ; A < PORT3

BR NO ; NO

; YES

表 6 - 2 入出力端子操作命令一覧表

	PORT	PORT3	PORT6	PORT7	PORT 8
命令					
IN	A, PORTn ^{注1}		I		I
IN	XA, PORTn ^{注1}			-	
OUT	PORTn, A ^{注1}			-	
OUT	PORTn, XA ^{注1}			-	
MOV	A, PORTn ^{注1}				
MOV	XA, PORTn ^{注1}			-	
MOV	PORTn, A ^{注1}				
MOV	PORTn, XA ^{注1}			-	
XCH	A, PORTn ^{注1}				
XCH	XA, PORTn ^{注1}			-	
MOV1	CY, PORTn. bit				
MOV1	CY, PORTn. @L ^{注2}				
MOV1	PORTn. bit, CY			-	
MOV1	PORTn. @L, CY ^{注2}			-	
INCS	PORTn ^{注1}				
SET1	PORTn. bit				
SET1	PORTn. @L ^{注2}				
CLR1	PORTn. bit				
CLR1	PORTn. @L ^{注2}				
SKT	PORTn. bit				
SKT	PORTn. @L ^{注2}				
SKF	PORTn. bit				
SKTCLR	PORTn. bit				
SKTCLR	PORTn. @L ^{注2}				
SKF	PORTn. @L ^{注2}				
AND1	CY, PORTn. bit				
AND1	CY, PORTn. @L ^{注2}				
OR1	CY, PORTn. bit				
OR1	CY, PORTn. @L ^{注2}				
XOR1	CY, PORTn. bit				
XOR1	CY, PORTn. @L ^{注2}				

注1. 実行前に, あらかじめMBE = 0, または (MBE = 1, MBS = 15) としておく必要があります。

2.アドレスの下位2ビットとビット・アドレスをLレジスタで間接指定します。

6.1.4 ディジタル入出力ポートの動作

ディジタル入出力ポートに対し、データ・メモリ操作命令を実行したときの各ポートおよび、各端子の動作は、入出力モードの設定によって異なります(**表6 - 3**参照)。これは入出力ポートの構成からもわかるように、内部バスに取り込まれるデータが、入力モードでは各端子のデータ、出力モードでは出力ラッチのデータになっているためです。

(1)入力モードに設定されているときの動作

SKT命令のようなテスト命令, MOV1命令によるビット入力命令, あるいは4ビットで, ポート・データを内部バスに取り込む命令(IN, MOV, 演算命令, 比較命令)が実行されたときは, 各端子のデータが操作されます。

4 ビットでアキュームレータの内容をポートに転送する命令(OUT, MOV命令)が実行されたときは、アキュームレータのデータが出力ラッチにラッチされます。出力バッファはオフしたままです。

XCH命令が実行されたときは、各端子のデータがアキュームレータに入力され、アキュームレータのデータは出力ラッチにラッチされます。出力バッファはオフしたままです。

INCS命令を実行すると,各端子のデータ(4ビット)に+1したデータが,出力ラッチにラッチされます。出力バッファはオフしたままです。

SET1/CLR1/MOV1/SKTCLR命令のように,ビット単位でデータ・メモリを書き換える命令を実行したときは,指定したビットの出力ラッチは,命令の指示どおりに書き換えることができますが,その他のビットの出力ラッチの内容が不定となります。

(2)出力モードに設定されているときの動作

テスト命令,ビット入力命令,4ビットでポート・データを内部バスに取り込む命令を実行すると, 出力ラッチの内容が操作されます。

4 ビットでアキュームレータの内容を転送する命令が実行されたときは,出力ラッチのデータが書き換えられると同時に端子から出力されます。

XCH命令が実行されたときは、出力ラッチの内容がアキュームレータに転送され、アキュームレータの内容は、出力ラッチにラッチされ、端子から出力されます。

INCS命令を実行すると,出力ラッチの内容を+1したデータが出力ラッチにラッチされ,端子から出力されます。

ビット出力命令を実行すると,指定された出力ラッチのビットが書き換えられ,端子から出力されます。

表6-3 入出力ポート操作時の動作

	-/	ポートおよび	各端子の動作
】 】	淫行する命令	入力モード	出力モード
SKT		端子のデータをテスト	出力ラッチのデータをテスト
SKF			
MOV1	CY,	端子のデータをCYへ転送	出力ラッチのデータをCYへ転送
AND1	CY,	端子のデータとCYの間で演算	出力ラッチのデータとCYの間で演算
OR1	CY,		
XOR1	CY,		
IN	A, PORTn	端子のデータをアキュームレータへ転送	出力ラッチのデータをアキュームレータへ転
MOV	A, PORTn		送
MOV	A, @HL		
MOV	XA, @HL		
ADDS	A, @HL	端子のデータとアキュームレータの間で演算	出力ラッチのデータとアキュームレータの間
ADDC	A, @HL		で演算
SUBS	A, @HL		
SUBC	A, @HL		
AND	A, @HL		
OR	A, @HL		
XOR	A, @HL		
SKE	A, @HL	端子のデータとアキュームレータを比較	出力ラッチのデータとアキュームレータを比
SKE	XA, @HL		較
OUT	PORTn, A	出力ラッチにアキュームレータのデータを転	出力ラッチにアキュームレータのデータを転
MOV	PORTn, A	送(出力バッファはオフのまま)	送し,端子から出力
MOV	@HL, A		
MOV	@HL, XA		
XCH	A, PORTn	端子のデータをアキュームレータに転送し、	出力ラッチとアキュームレータの間でデータ
XCH	A, @HL	アキュームレータのデータは出力ラッチに転	を交換
XCH	XA, @HL	送(出力バッファはオフのまま)	
INCS	PORTn	端子のデータを+1したデータを出力ラッチ	出力ラッチの内容を+1
INCS	@HL	にラッチ	
SET1		指定したビットの出力ラッチは命令の指示通	出力端子の状態を命令に従って変更
CLR1		り書き替わるが,その他のビットの出力ラッ	
MOV1	, cy	チは不定	
SKTCLR			

備考 : PORTn, bitとPORTn. @Lの2つのアドレシング・モードを示します。

6.1.5 プルアップ抵抗の内蔵

μPD754244の各ポート端子にはプルアップ抵抗を内蔵することができます。プルアップ抵抗の内蔵の指定はソフトウエアによる端子と,マスク・オプションによる端子があります。

各ポート端子の指定法を表6 - 4に示します。また,ソフトウエアによる指定は,図6 - 11に示したフォーマットに基づいて行います。

ポート3,6,8に対するプルアップ抵抗の内蔵指定は,入力モードに指定されている端子にのみ有効です。出力モードに指定された端子は,POGA,POGBの設定にかかわらず,プルアップ抵抗の内蔵を指定できません。


ポート(端子名)	プルアップ抵抗内蔵の指定法	指定ビット
ポート3 (P30-P33)	4 ビット単位でソフトウエアにより内蔵プルアップ抵	POGA.3
ポート6 (P60-P63)	抗の接続を指定	POGA.6
ポート7 (P70-P73)	1 ビット単位でマスク・オプションによりプルアップ	-
	抵抗の内蔵を指定	
ポート8 (P80)	1 ビット単位でソフトウエアにより内蔵プルアップ抵	POGB.0
	抗の接続を指定	

表6-4 プルアップ抵抗内蔵の指定法


図6-11 プルアップ抵抗指定レジスタのフォーマット

	指定内容
0	プルアップ抵抗を内蔵しない
1	プルアップ抵抗を内蔵する

プルアップ抵抗指定レジスタ・グループA



プルアップ抵抗指定レジスタ・グループ B




6.1.6 ディジタル入出力ポートの入出力タイミング

出力ラッチにデータが出力されるタイミングおよび端子のデータまたは,出力ラッチのデータが内部バスに取り込まれるタイミングは図 6 - 12に示すようになっています。

また,ソフトウエアにより内蔵プルアップ抵抗の接続を指定した場合のONタイミングを図6 - 13に示します。

図6-12 ディジタル入出力ポートの入出力タイミング

(a) 1マシン・サイクル命令によってデータが取り込まれる場合



(b) 2マシン・サイクル命令によってデータが取り込まれる場合




(c) 1マシン・サイクル命令によってデータがラッチされる場合



(d) 2マシン・サイクル命令によってデータがラッチされる場合



図6-13 ソフトウエアによる内蔵プルアップ抵抗のONタイミング



6.2 クロック発生回路

クロック発生回路はCPUおよび周辺ハードウエアに各種クロックを供給し, CPUの動作モードを制御する回路です。

6.2.1 クロック発生回路の構成

クロック発生回路は図6-14のように構成されています。

(a) μPD754144 (RC**発振)** ・ベーシック・インターバル・ タイマ(BT) ・タイマ・カウンタ ・INT0ノイズ除去回路 CL1 1/1 ~ 1/4096 システム・ fcc クロック 分周回路 発振回路 CL2 1/2 1/4 1/16 セ レクタ 発振停止 分周回路 1/4 · CPU 内 ・INT0ノイズ PCC 除去回路 部 PCC0 バ PCC1 ス HALT F/F PCC2 S HALT注 PCC3 R Q STOP注 PCC2, STOP F/F BTからのウエイト解除信号 PCC3

図 6 - 14 クロック発生回路のプロック図 (1/2)

注 命令の実行

備考1.fcc = システム・クロック周波数

2. = CPU / D y /

クリア

3.PCC: プロセッサ・クロック・コントロール・レジスタ

Q

S

R

4. の1クロック・サイクル(tcy)は命令の1マシン・サイクル


(512 µ s @1 MHz) リセット信号

割り込み制御回路からの

スタンバイ・リリース信号

図 6 - 14 クロック発生回路のブロック図 (2 / 2)

(b) µPD754244 (クリスタル/セラミック発振)



注 命令の実行

備考1.fx = システム・クロック周波数

- **2**. = CPUDuDuDu
- 3.PCC: プロセッサ・クロック・コントロール・レジスタ
- **4**. の1クロック・サイクル(tcy)は命令の1マシン・サイクル

6.2.2 クロック発生回路の機能と動作

クロック発生回路は次に示す各種のクロックを発生し、かつ、スタンバイ・モードなどのCPUの動作モードを制御します。

システム・クロック fx CPUクロック 周辺ハードウエアへのクロック

クロック発生回路の動作はプロセッサ・クロック・コントロール・レジスタ (PCC) により決定され,次のような機能,動作となります。

- (a) $\overline{\text{RESET}}$ 信号発生によりシステム・クロックの最低速モード $^{\dot{E}1}$ が選択されます (PCC = 0)。
- (b) PCCの設定により4段階のCPUクロックを選択することができます注2。
- (c)STOPモード,HALTモードの2つのスタンバイ・モードが使用できます。
- (d)周辺ハードウエアへのクロックはシステム・クロックを分周して供給されます。
 - 注1. μ PD754144の場合,fcc = 1.0 MHz動作時で64 μ s。 μ PD754244の場合,fx = 4.19 MHz動作時で15.3 μ s。また,fx = 6.0 MHz動作時で10.7 μ s。
 - **2** . μ PD754144の場合 , fcc = 1.0 MHz動作時で 4 , 8 , 16 ,64 μ s。 μ PD754244の場合 , fx = 4.19 MHz動作時で0.95 ,1.91 ,3.81 ,15.3 μ s。また , fx = 6.0 MHz動作時で0.67 ,1.33 ,2.67 ,10.7 μ s。

(1)プロセッサ・クロック・コントロール・レジスタ (PCC)

PCCは,下位 2 ビットでCPUクロック の選択,上位 2 ビットでCPU動作モードの制御を行う 4 ビット・レジスタです(**図 6** - 15参照)。

ビット3またはビット2の片方のみが"1"にセットされると,スタンバイ・モードに設定されます。スタンバイ・リリース信号によって解除されると,両ビットは自動的にクリアされ通常の動作モードとなります(詳細は第8章 スタンバイ機能を参照)。

PCCの下位 2 ビットは, 4 ビット・メモリ操作命令により設定します (上位 2 ビットは"0"としてください)。

また , ビット 3 とビット 2 は , それぞれSTOP命令 , HALT命令により " 1 " にセットします。 STOP命令 , HALT命令は , MBEの内容に関係なく常に実行できます。

例1.マシン・サイクルを最高速モード^{注1}にする。

SEL MB15

MOV A, #0011B

MOV PCC, A

2. μ PD754244のマシン・サイクルを1.33 μ s (fx = 6.0 MHz動作時) $^{1/2}$ にする。

SEL MB15

MOV A, #0010B

MOV PCC, A

3.STOPモードに設定する(STOP命令,およびHALT命令のあとには必ずNOP命令を書いてください)。

STOP

NOP

RESET信号発生によりPCCは"0"にクリアされます。

- 注1. μ PD754144で,4 μ s(fcc = 1.0 MHz動作時)。 μ PD754244で,0.67 μ s(fx = 6.0 MHz動作時),または0.95 μ s(fx = 4.19 MHz動作時)。
 - **2**. μ PD754244で,fx = 4.19 MHz動作時では,1.91 μ sになります。また, μ PD754144 (fcc = 1.0 MHz動作時)では,8 μ sになります。

図6-15 プロセッサ・クロック・コントロール・レジスタのフォーマット

アドレス 3 2 1 0 略 号 FB3H PCC3 PCC2 PCC1 PCC0 PCC

CPU動作モード制御ビット

PCC3	PCC2	動作モード
0	0	通常動作モード
0	1	HALTE-F
1	0	STOPE-F
1	1	設定禁止

CPU**クロック選択ビット**

(μPD754144:fcc = 1.0 MHz動作時)

PCC1	PCC0	CPUクロック周波数	1マシン・サイクル
0	0	= fcc/64 (15.6 kHz)	64 µs
0	1	= fcc/16 (62.5 kHz)	16 µs
1	0	= fcc/8 (125 kHz)	8 µs
1	1	= fcc/4 (250 kHz)	4 μs

(μPD754244: fx = 6.0 MHz動作時)

PCC1	PCC0	CPUクロック周波数	1マシン・サイクル
0	0	= fx/64 (93.8 kHz)	10.7 µs
0	1	= fx/16 (375 kHz)	2.67 µs
1	0	= fx/8 (750 kHz)	1.33 µs
1	1	= fx/4 (1.5 MHz)	0.67 µs

(μPD754244:fx = 4.19 MHz動作時)

PCC1	PCC0	CPUクロック周波数	1マシン・サイクル
0	0	= fx/64 (65.5 kHz)	15.3 µs
0	1	= fx/16 (262 kHz)	3.81 µs
1	0	= fx/8 (524 kHz)	1.91 µs
1	1	= fx/4 (1.05 MHz)	0.95 µs

備考 fcc, fx:システム・クロック発振回路出力周波数

(2)システム・クロック発振回路

(a) µPD754144**の場合(**RC**発振)**

システム・クロック発振回路はCL1, CL2端子に接続された抵抗(R)とコンデンサ(C)によって発振します。


外部クロックを入力することはできません。

システム・クロック発振回路出力周波数 (fcc) と抵抗値 (R), コンデンサ容量値 (C)の関係式は次のようになります。

$$fcc = \frac{1}{2RC}$$

注意 fccは電源電圧や温度等の変動により周波数偏差を持つ場合があります。

図6-16 RC発振の外付け回路




(b) μPD754244**の場合 (クリスタル/セラミック発振)**

システム・クロック発振回路はX 1 , X 2 端子に接続されたクリスタル振動子またはセラミック発振子によって発振します(標準:6.0~MHz または4.19~MHz)。


また,外部クロックを入力することもできます。

図6-17 クリスタル/セラミック発振の外付け回路

(i) クリスタル/セラミック発振



(ii)外部クロック




- 注意 1 . μPD754244**の場合**, STOPモードに設定すると, X2端子が内部でVppに50 k (typ.) **の抵抗でプルアップされます**。
 - 2.システム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図6-16,6-17の破線の部分を次のように配線してください。
 - ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線と接近させない。
 - ・発振回路のコンデンサの接続点は、常にVssと同電位となるようにする。
 - ・大電流が流れるグランド・パターンには接続しない。
 - ・発振回路から信号を取り出さない。

図6-18に発振子の接続回路の悪い例を示します。

図6-18 発振子の接続回路の悪い例(1/3)

(a)接続回路の配線が長い

・μPD754144**の場合**



・μPD754244**の場合**






図6-18 発振子の接続回路の悪い例(2/3)

(b)信号線が交差している

・μPD754144**の場合**




・μPD754244**の場合**



(c)変化する大電流が信号線に近接している

・μPD754144**の場合**

・μPD754244**の場合**








図6-18 発振子の接続回路の悪い例(3/3)

(d)発振回路部のグランド・ライン上に電流が流れる(A点,B点,C点の電位が変動する)

・μPD754144**の場合**


・μPD754244**の場合**






(e)信号を取り出している

・μPD754144**の場合**



・μPD754244**の場合**



(3)分周回路

分周回路は,システム・クロック発振回路出力(fx)を分周して,各種クロックを生成します。

6.2.3 CPU**クロックの設定**

(1) CPUクロックの切り替えに要する時間

CPUクロックはPCCの下位 2 ビットにより切り替えることができますが,この切り替えは,レジスタの書き換え後すぐには行われず,一定のマシン・サイクルの間は切り替え前のクロックで動作します。したがって,システム・クロックの発振を停止させる場合には,この切り替え時間経過後,STOP命令の実行を行う必要があります。

切り替え前の設定値 切り替え後の設定値 PCC1 PCC0 PCC1 PCC0 PCC1 PCC0 PCC1 PCC0 PCC1 PCC0 0 0 0 1 1 0 1 1 0 1マシン・サイクル 1マシン・サイクル 1マシン・サイクル 0 4マシン・サイクル 4マシン・サイクル 4マシン・サイクル 8マシン・サイクル 8マシン・サイクル 8マシン・サイクル 1 16マシン・サイクル 16マシン・サイクル 16マシン・サイクル

表6-5 CPUクロックの切り替えに要する最大時間

注意 発振子の周囲温度,負荷容量の性能のばらつきなどの条件により,fxの値は変化します。特にfxが 公称値より高い場合には,表中のマシン・サイクルは,公称値で求めたマシン・サイクルより大き くなります。したがって,CPUクロックの切り替えに必要なウエイト時間を設定するときには,fx の公称値で求めたマシン・サイクルよりも長くしてください。

(2) CPUクロックの切り替え手順

CPUクロックの切り替えを図6 - 19に従って説明します。




図6 - 19 CPU**クロックの切り替え例**

RESET信号発生による発振安定時間確保のためのウエイト時間注1。

CPUはシステム・クロックの最低速注2で動作をスタートします。

Voo端子の電圧が,最高速で動作できる電圧まで上昇するのに十分な時間経過後,PCCを書き換え,最高速で動作させます。

商用電源がオフしたことを割り込み入力などにより検出し, STOPモードにします。

商用電源が復帰したことを割り込みで検出したあとの,STOPモードから復帰,発振安定時間確保のためのウエイト時間注3。

通常動作します。

- **注1**. μ PD754144の場合は , 56/fcc (56 μ s: 1.0 MHz動作時)に固定されています。 μ PD754244の場合は , ウエイト時間をマスク・オプションで選択することができます。 4.19 MHz動作時では2¹⁵/fx = 7.81 msと2¹⁷/fx = 31.3 msの 2 つから , また6.0 MHz動作時では 2^{15} /fx = 5.46 msと 2^{17} /fx = 21.8 msの 2 つから選択できます。
 - **2** . μ PD754144の場合 , fcc = 1.0 MHz動作時で64 μ s。 μ PD754244の場合 , 4.19MHz動作時で15.3 μ s。また , 6.0 MHz動作時で10.7 μ s。
 - **3**. μ PD754144の場合, 2%fcc (512 μs: 1.0 MHz動作時)。 μ PD754244の場合, BTMにより次の4つの時間から選択することができます。 2²⁰/fx, 2¹⁷/fx, 2¹⁵/fx, 2¹⁵/fx, 2¹⁵/fx, 2¹⁷/fx。

6.3 ベーシック・インターバル・タイマ/ウォッチドッグ・タイマ


 μ PD754244は,8 ビット・ベーシック・インターバル・タイマ / ウォッチドッグ・タイマを備えており,次のような機能があります。

- (a) 基準時間割り込みを発生するインターバル・タイマ動作
- (b) プログラムの暴走を検出し, CPUをリセットするウォッチドッグ・タイマ動作
- (c) スタンバイ・モード解除時のウエイト時間の選択とカウント(μPD754244のみ)
- (d)カウント内容の読み出し

6.3.1 ペーシック・インターバル・タイマ/ウォッチドッグ・タイマ の構成

ベーシック・インターバル・タイマ / ウォッチドッグ・タイマは , 図6 - 20のように構成されています。

図6-20 ベーシック・インターバル・タイマ/ウォッチドッグ・タイマのブロック図



注1. μ PD754144(RC発振)の場合は,スタンバイ・モード解除時のウエイト時間を選択することはできません。 μ PD754144には発振安定ウエイト時間がほとんどなく,2%fcc(512 μ s:1.0 MHz動作時)カウントすると,通常動作モードに戻ります。

 μ PD754244(クリスタル / セラミック発振)の場合は , スタンバイ・モード解除時にウエイト 時間を選択することができます。

詳細は,第8章 スタンバイ機能,および,第9章 リセット機能を参照してください。

2.命令の実行です。

6.3.2 ペーシック・インターバル・タイマ・モード・レジスタ(BTM)

BTMは,ベーシック・インターバル・タイマ(BT)の動作を制御する4ビット・レジスタです。

BTMは,4ビット・メモリ操作命令により設定します。

ビット3は,ビット操作命令により単独で操作できます。

例 μ PD754244の割り込み発生インターバルを1.37 ms (fx = 6.0 MHz動作時) ^注に設定

SEL MB15 ; またはCLR1 MBE

CLR1 WDTM

MOV A, #1111B

MOV BTM, A ; BTM 1111B


注 μPD754244のfx = 4.19 MHz動作時では, 1.95 msになります。

また, μPD754144では, 2%fcc (512 μs: 1.0 MHz動作時)に固定されています。

ビット3を"1"に設定すると,BTの内容がクリアされると同時に,ベーシック・インターバル・タイマ/ウォッチドッグ・タイマ割り込み要求フラグ(IRQBT)もクリアされます(ベーシック・インターバル・タイマ/ウォッチドッグ・タイマのスタート)。

RESET信号発生により内容は"0"にクリアされ,割り込み要求信号の発生インターバル時間は最長に設定されます。

図6-21 ベーシック・インターバル・タイマ・モード・レジスタのフォーマット



注 μPD754244のみスタンバイ解除時のウエイト時間を選択できます。 μPD754144は, 2º/fcc (512 μs: 1.0 MHz動作時)に固定されています。

6.3.3 ウォッチドッグ・タイマ許可フラグ (WDTM)

WDTMは、オーバフローによりリセット信号を発生することを許可するフラグです。
WDTMは、ビット操作命令により設定します。1度セットすると、命令ではクリアできません。

例 ウォッチドッグ・タイマ機能の設定

SEL MB15 ; またはCLR1 MBE


SET1 WDTM

:

SET1 BTM.3 ; BTMのビット3を"1"にセット

RESET信号発生により内容は0にクリアされます。

図6-22 ウォッチドッグ・タイマ許可フラグ (WDTM) のフォーマット



6.3.4 ペーシック・インターバル・タイマの動作

WDTMに"0"をセットすると、ベーシック・インターバル・タイマ(BT)のオーバフローにより割り 込み要求フラグ(IRQBT)をセットし、インターバル・タイマとして動作します。BTは、クロック発生回 路からのクロックによって常にインクリメントされ、カウント動作を停止することはできません。

割り込み発生インターバルは, BTMの設定により4通りの時間が選択できます(μPD754244のみ。**図6** - 21参照)。

BTMのビット 3 を " 1 " にセットすることにより,BTとIRQBTをクリアすることができます(インターバル・タイマとしてのスタート指示)。

BTは,8ビット操作命令でカウント状態を読み出すことができます。なお,データの書き込みはできません。

タイマ動作は,次のように行ってください(, の設定は同時に行ってもかまいません)。

BTMにインターバル時間をセットする。

BTMのビット3に"1"をセットする。

例 μ PD754244に, 1.37 ms (fx = 6.0 MHz動作時) ^注ごとに割り込みを発生させる。

SET1 MBE

SEL MB15

MOV A, #1111B

MOV BTM, A ; 時間設定とスタート

EI ; 割り込みを許可

EI IEBT ; BT 割り込みを許可

注 μPD754244のfx = 4.19 MHz 動作時では , 1.95 msになります。

また, μPD754144のfcc = 1.0 MHz動作時では, 8.19 msになります。

6.3.5 ウォッチドッグ・タイマの動作

ベーシック・インターバル・タイマ / ウォッチドッグ・タイマは,WDTMに"1"をセットすると,ベーシック・インターバル・タイマ(BT)のオーバフローにより内部リセット信号を発生するウォッチドッグ・タイマとして動作します。ただし,STOP命令解除後の発振ウエイト時間によるタイマのオーバフローでは,リセットはかかりません(なお,WDTMは一度"1"にセットすると,リセット以外にクリアすることはできません)。BTは,クロック発生回路からのクロックによって常にインクリメントされ,カウント動作を停止することはできません。

ウォッチドッグ・タイマ・モードでは,BTのオーバフローするインターバル時間を利用して,プログラムの暴走を検出します。このインターバル時間は,BTMのビット 2 - 0 の設定により 4 通りの時間が選択できます(μPD754244のみ。**図6** - 21参照)。これらの中からユーザ・システムに応じて暴走検出に必要な時間を決めてください。インターバル時間を設定しておいて,プログラムをその時間内に実行できる単位に分割し,それぞれの単位の最後でBTをクリアする命令を実行させるようにします。そうすると,設定時間内にこのBTクリアを実行する命令にたどりつかなければ(順調にプログラムの実行が進んでいなければ = 暴走)BTはオーバフローし,内部リセット信号が発生してプログラムを強制終了させてしまいます。この結果,内部リセットがかかったということはプログラムの暴走が起きたことを示し,その検出ができたことになります。

ウォッチドッグ・タイマの設定手順は,次のように行ってください(, の設定は同時に行ってもかまいません)。

~ を設定したあとは,インターバル時間以内にBTMのビット3に"1"をセットする。

例 μ PD754244を , 5.46 msのウォッチドッグ・タイマとして使用する (fx = 6.0 MHz動作時) 注。 プログラムをBTMの設定時間 (5.46 ms) 以内に処理が終了するいくつかのモジュールに分割し, 各モジュールの終わりでBTをクリアする。暴走した場合, BTが設定時間内にクリアされないため オーバフローしてしまい,内部リセット信号が発生する。

初期設定:


SET1 MBE SEL MB15 MOV A, #1101B MOV BTM, A ; 時間設定とスタート WDTM SET1 ; ウォッチドッグ・タイマを許可

(以後,5.46 msごとにBTMのビット3 に "1"をセットする。)





モジュール2:



注 μPD754244のfx = 4.19 MHz動作時では, 7.81 msになります。 また, μPD754144のfcc = 1.0 MHz動作時では, 32.8 msになります。

6.3.6 その他の機能

ベーシック・インターバル・タイマ / ウォッチドッグ・タイマは, ベーシック・インターバル・タイマ動作, ウォッチドッグ・タイマ動作に関係なく, 次の機能があります。

スタンバイ・モード解除後ウエイト時間の選択とカウント カウント内容の読み出し

(1) STOPモード解除後のウエイト時間の選択とカウント注1

STOPモードの解除時には、システム・クロックの発振が安定するまでの発振安定時間を得るため、ベーシック・インターバル・タイマ(BT)のオーバフローまでの間CPUの動作を停止するウエイト機能があります。

RESET信号発生後のウエイト時間は、マスク・オプションにより固定されますが、割り込み発生によるSTOPモード解除時は、BTMの設定によりウエイト時間を選択できます。その場合のウエイト時間は図6-21のインターバル時間と同じになります。BTMへの設定は、STOPモードに設定する前に行います(詳しくは第8章 スタンバイ機能を参照)。

例 STOPモードを割り込みで解除したときのウエイト時間を5.46 msに設定する ($f_X = 6.0 \text{ MHz}$ 動作時) 12 。

SET1 MBE

SEL MB15

MOV A, #1101B

MOV BTM, A ; 時間設定

STOP ; STOPモード設定

NOP

- **注1**. μ PD754244のみです。 μ PD754144のウエイト時間は , 2 9 /fcc (512 μ s : 1.0 MHz動作時) に固定されています。
 - 2. μ PD754244のfx = 4.19 MHz動作時では, 7.81 msになります。

(2)カウント動作の読み出し

ベーシック・インターバル・タイマ (BT) は,8 ビット操作命令でカウント状態を読み出すことができます。なお,データの書き込みはできません。

注意 BTのカウント内容を読み出す場合は,カウント更新中の不安定なデータを読み出ししてしまうのを防ぐため,読み出し命令は2回実行してください。そして,読み出した2つの内容を比較して,妥当な値であればあとの方を読み出し結果とし,まったく異なれば初めからやり直すようにしてください。

例 BTのカウント内容の読み出し。

SET1 MBE

SEL MB15

MOV HL, #BT ; BTのアドレスをHLにセット

LOOP: MOV XA, @HL ; 1回目の読み出し

MOV BC, XA

MOV XA, @HL ; 2回目の読み出し

SKE XA, BC BR LOOP

6.4 タイマ・カウンタ

 μ PD754244は , タイマ・カウンタを 3 チャネル内蔵しています。タイマ・カウンタには , 次のような機能があります。

- (a) プログラマブル・インターバル・タイマ動作
- (b) PTO0-PTO2端子への,任意の方形波出力
- (c)カウント値の読み出し機能

また , タイマ・カウンタの動作は , モード・レジスタの設定によって , 次に示す 4 種類のモードでの動作が可能です。

チャネル チャネル0 チャネル1 チャネル2 TM10 TM21 TM20 TM11 参照項 モード 6.4.2 8 ビット・タイマ・カウンタ・モード 0 0 0 0 PWM パルス・ジェネレータ・モード 0 0 0 1 6.4.3 16 ビット・タイマ・カウンタ・モード 1 0 1 0 6.4.4 × キャリア・ジェネレータ・モード 0 0 1 6.4.5

表6-6 モード一覧

備考 ×:該当する機能がありません。

6.4.1 タイマ・カウンタの構成

タイマ・カウンタは図6-23~6-25のように構成されています。

周辺ハードウエア機能

図6-23 タイマ・カウンタ (チャネル0)のブロック図


注 命令の実行

注意 TMOにデータを設定するときは,ビット0,1を必ず0に設定してください。

ザーズ・マニュアル U10676JJ3V0UM

周辺ハードウエア機能

図6-24 タイマ・カウンタ (チャネル1)のブロック図



注 命令の実行




図6-25 タイマ・カウンタ (チャネル2)のブロック図

注 命令の実行

注意 TC2にデータを設定するときは,ビット7を必ず0に設定してください。

(1) タイマ・カウンタ・モード・レジスタ (TM0, TM1, TM2)

タイマ・カウンタ・モード・レジスタ (TMn) は,タイマ・カウンタを制御する8ビット・レジスタです。

図6-26~6-28にそのフォーマットを示します。

タイマ・カウンタ・モード・レジスタは8ビット・メモリ操作命令により設定します。

ビット 3 は , タイマ・スタート・ビットで , 1 ビット単独で操作することができ , タイマ動作を開始すると自動的に " 0 " にリセットされます。

RESET信号発生により,タイマ・カウンタ・モード・レジスタは全ビット"0"にクリアされます。

例1 . CP = 5.86 kHz (μ PD754244のfx = 6.0 MHz動作時) $^{\pm}$ のインターバル・タイマ・モードで タイマをスタート。

SEL MB15 ; またはCLR1 MBE

MOV XA, #01001100B

MOV TMn, XA ; TMn 4CH

2.タイマ・カウンタ・モード・レジスタの設定に従い,タイマを再スタート。

SEL MB15 ; またはCLR1 MBE

SET1 TMn.3 ; TMn. bit3 1

注 μ PD754244のfx = 4.19 MHz動作時の場合は , CP = 4.10 kHzになります。また , μ PD754144 では , fcc = 1.0 MHz動作時で , CP = 977 Hzとなります。

備考 n = 0-2

図6-26 タイマ・カウンタ・モード・レジスタ (チャネル0)のフォーマット

カウント・パルス (CP) 選択ビット

μ PD754144: fcc = 1.0 MHz**動作時**

TM06	TM05	TM04	カウント・パルス(CP)
1	0	0	fcc/2 ¹⁰ (977 Hz)
1	0	1	fcc/2 ⁸ (3.91 kHz)
1	1	0	fcc/2 ⁶ (15.6 kHz)
1	1	1	fcc/2 ⁴ (62.5 kHz)
上記以外			設定禁止

μ PD754244: fx = 6.0 MHz**動作時**

TM06	TM05	TM04	カウント・パルス(CP)
1	0	0	fx/2 ¹⁰ (5.86 kHz)
1	0	1	fx/2 ⁸ (23.4 kHz)
1	1	0	fx/2 ⁶ (93.8 kHz)
1	1	1	fx/2 ⁴ (375 kHz)
上記以外			設定禁止

μ PD754244: fx = 4.19 MHz**動作時**

P			
TM06	TM05	TM04	カウント・パルス(CP)
1	0	0	fx/2 ¹⁰ (4.10 kHz)
1	0	1	fx/2 ⁸ (16.4 kHz)
1	1	0	fx/2 ⁶ (65.5 kHz)
1	1	1	fx/2 ⁴ (262 kHz)
上記り	人外		設定禁止

タイマ・スタート指示ピット

TM03	" 1 " を書き込むことによって,カウンタ,IRQT0フラグをクリア。			
	ビット2が"1"にセットされていれば,カウント動作をスタート。			

動作モード

TM02	カウント動作
0	停止(カウント内容保持)
1	カウント動作

注 TMOにデータを設定するときは,ビット0,1を必ず0に設定してください。

注意 リセットすると, TMOは全ピット"0"になりますので,タイマを動作させる場合は,最初にカウント・パルスの値を設定する必要があります。また, CPに上記以外の値を記述した場合,設定されるカウント・パルスは0となり,タイマとして機能しません。

図6-27 タイマ・カウンタ・モード・レジスタ (チャネル1)のフォーマット (1/2)

 アドレス 7 6 5 4 3 2 1 0 略 号

 FA8H
 - TM16 TM15 TM14 TM13 TM12 TM11 TM10 TM1

カウント・パルス (CP) 選択ビット

μ PD754144: fcc = 1.0 MHz**動作時**

TM16	TM15	TM14	カウント・パルス(CP)
0	1	0	タイマ・カウンタ(チャネル2)のオーバフロー
0	1	1	fcc/2 ⁵ (31.3 kHz)
1	0	0	fcc/2 ¹² (244 Hz)
1	0	1	fcc/2 ¹⁰ (977 Hz)
1	1	0	fcc/2 ⁸ (3.91 kHz)
1	1	1	fcc/2 ⁶ (15.6 kHz)
上記以	上記以外		設定禁止

μ PD754244: fx = 6.0 MHz**動作時の場合**

	·				
TM16	TM15	TM14	カウント・パルス(CP)		
0	1	0	タイマ・カウンタ (チャネル2)のオーバフロー		
0	1	1	fx/2 ⁵ (188 kHz)		
1	0	0	fx/2 ¹² (1.46 kHz)		
1	0	1	fx/2 ¹⁰ (5.86 kHz)		
1	1	0	fx/28 (23.4 kHz)		
1	1	1	fx/2 ⁶ (93.8 kHz)		
上記以	人外		設定禁止		

μ PD754244: fx = 4.19 MHz**動作時**

TM16	TM15	TM14	カウント・パルス(CP)
0	1	0	タイマ・カウンタ (チャネル2)のオーバフロー
0	1	1	fx/2 ⁵ (131 kHz)
1	0	0	fx/2 ¹² (1.02 kHz)
1	0	1	fx/2 ¹⁰ (4.10 kHz)
1	1	0	fx/28 (16.4 kHz)
1	1	1	fx/2 ⁶ (65.5 kHz)
上記以	上記以外		設定禁止

図6-27 タイマ・カウンタ・モード・レジスタ (チャネル1)のフォーマット (2/2)

タイマ・スタート指示ビット

TM13	" 1 "を書き込むことによって , カウンタ , IRQT1フラグをクリア。
	ビット2が"1"にセットされていれば,カウント動作をスタート。

動作モード

TM12	カウント動作
0	停止 (カウント内容保持)
1	カウント動作

動作モード選択ビット

TM11	TM10	ギード
0	0	8 ビット・タイマ・カウンタ・モード ^注
1	0	16ビット・タイマ・カウンタ・モード
上記以外		設定禁止

注 タイマ・カウンタ・モード・レジスタ(チャネル 2)のTM20, TM21 (=11)と組み合わせて使用する場合は,キャリア・ジェネレータ・ モードとなります。

注意 リセット時には,TM1は全ビット"0"になりますので,タイマを動作させる場合は,最初にカウント・パルスの値を設定する必要があります。また設定禁止の値を設定した場合,カウント・パルスは0になり,タイマとして機能しません。

図6-28 タイマ・カウンタ・モード・レジスタ (チャネル2)のフォーマット (1/2)

 アドレス
 7
 6
 5
 4
 3
 2
 1
 0
 略 号

 F90H
 TM26
 TM25
 TM24
 TM23
 TM22
 TM21
 TM20
 TM2

カウント・パルス (CP) 選択ビット

μ PD754144: fcc = 1.0 MHz**動作時**

TM26	TM25	TM24	カウント・パルス(CP)			
0	1	0	fcc/2 (500 kHz)			
0	1	1	fcc (1.0 MHz)			
1	0	0	fcc/2 ¹⁰ (977 Hz)			
1	0	1	fcc/2 ⁸ (3.91 kHz)			
1	1	0	fcc/2 ⁶ (15.6 kHz)			
1	1	1	fcc/2 ⁴ (62.5 kHz)			
上記以	上記以外		設定禁止			

μ PD754244: fx = 6.0 MHz**動作時**

TM26	TM25	TM24	カウント・パルス(CP)				
0	1	0	fx/2 (3.0 MHz)				
0	1	1	fx (6.0 MHz)				
1	0	0	fx/2 ¹⁰ (5.86 kHz)				
1	0	1	fx/2 ⁸ (23.4 kHz)				
1	1	0	fx/2 ⁶ (93.8 kHz)				
1	1	1	fx/2 ⁴ (375 kHz)				
上記以	上記以外		設定禁止				

μ PD754244: fx = 4.19 MHz**動作時**

TM26	TM25	TM24	カウント・パルス(CP)			
0	1	0	fx/2 (2.10 MHz)			
0	1	1	fx (4.19 MHz)			
1	0	0	fx/2 ¹⁰ (4.10 kHz)			
1	0	1	fx/2 ⁸ (16.4 kHz)			
1	1	0	fx/2 ⁶ (65.5 kHz)			
1	1	1	fx/2 ⁴ (262 kHz)			
上記以	上記以外		設定禁止			

図6-28 タイマ・カウンタ・モード・レジスタ (チャネル2)のフォーマット (2/2)

タイマ・スタート指示ビット

TM23	" 1 " を書き込むことによって , カウンタ , IRQT2フラグをクリア。
	ビット2が"1"にセットされていれば,カウント動作をスタート。

動作モード

TM22	カウント動作
0	停止(カウント内容保持)
1	カウント動作

動作モード選択ビット

TM21	TM20	モード
0	0	8 ビット・タイマ・カウンタ・モード
0	1	PWMパルス・ジェネレータ・モード
1	0	16ビット・タイマ・カウンタ・モード
1	1	キャリア・ジェネレータ・モード

注意 リセット時には,TM2は全ビット"0"になりますので,タイマを動作させる場合は,最初にカウント・パルスの値を設定する必要があります。また設定禁止の値を設定した場合,カウント・パルスは0になり,タイマとして機能しません。

(2) タイマ・カウンタ出力許可フラグ (TOE0, TOE1)

タイマ・カウンタ出力許可フラグ(TOE0, TOE1)は,タイマ・アウトF/F(TOUT F/F)の状態で PTO0, PTO1端子へ出力許可 / 禁止を制御するフラグです。

タイマ・アウトF/Fは,コンパレータからの一致信号で反転するF/Fです。タイマ・カウンタ・モード・レジスタ (TM0, TM1)のビット 3 (タイマ・スタート指示ビット)を "1"に設定すると,タイマ・アウトF/Fは, "0"にクリアされます。

RESET信号発生により, TOE0, TOE1とタイマ・アウトF/Fは"0"にクリアされます。

図6-29 タイマ・カウンタ出力許可フラグのフォーマット



(3) タイマ・カウンタ・コントロール・レジスタ (TC2)

タイマ・カウンタ・コントロール・レジスタ (TC2) は,タイマ・カウンタ (チャネル2)を制御する8ビット・レジスタです。図6-30にそのフォーマットを示します。

タイマ・カウンタ (チャネル1) と組み合わせて使用するキャリア・ジェネレータ・モードのタイマ 出力許可の制御を行います。

TC2は,8ビット,4ビット操作命令,ビット操作命令により設定します。

内部リセット信号発生により, TC2は全ビット0にクリアされます。

図6-30 タイマ・カウンタ・コントロール・レジスタのフォーマット

アドレス	7	6	5	4	3	2	1	0	略号
F92H	0注	-	-	-	TOE2	REMC	NRZB	NRZ	TC2

タイマ・カウンタ出力許可フラグ

TOE2	タイマ出力
0	禁止(ロウ・レベルを出力する)
1	許可

リモコン出力制御フラグ

RE	МС	リモコン出力
	0	NRZ = 1のとき,PTO2端子にキャリア・パルスを出力する
	1	NRZ = 1のとき,PTO2端子にハイ・レベルを出力する

ノー・リターン・ゼロ・バッファ・フラグ

NRZB	次に出力するノー・リターン・ゼロ・データを格納するエリア。
	タイマ・カウンタ(チャネル1)の割り込み発生時,NRZへ転送さ
	れる。

ノー・リターン・ゼロ・フラグ

NRZ	ノー・リターン・ゼロ・データ
0	PTO2端子にロウ・レベルを出力する
1	PTO2端子にキャリア・パルスを出力する

注 TC2にデータを設定するときは,ビット7を必ず0に設定してください。

6.4.2 8 ビット・タイマ・カウンタ・モードの動作

8 ビット・タイマ・カウンタとして使用するモードです。 8 ビット長でのプログラマブル・インターバル・タイマ動作およびカウント動作を行います。

(1) レジスタの設定

8ビット・タイマ・カウンタ・モードは,次の4つのレジスタを使用します。

タイマ・カウンタ・モード・レジスタ (TMn)

タイマ・カウンタ・コントロール・レジスタ (TC2) 注

タイマ・カウンタ・カウント・レジスタ (Tn)

タイマ・カウンタ・モジュロ・レジスタ (TMODn)

注 タイマ・カウンタのチャネル 0 とチャネル 1 は , タイマ・カウンタ出力許可フラグ (TOE0, TOE1)を使用します。

(a) タイマ・カウンタ・モード・レジスタ (TMn)

8 ビット・タイマ・カウンタ・モードを使用する場合は TMn を図 6-31のように設定します (TMn のフォーマットについては図 $6-26\sim 6-28$ を参照してください)。

TMnは,8ビット操作命令により操作します。ビット3は,タイマ・スタート指示ビットで, ビット単位の操作もでき,タイマが動作を開始すると自動的に0クリアされます。

TMnは,内部リセット信号発生時に00Hにクリアされます。

備考 n = 0-2

図6-31 タイマ・カウンタ・モード・レジスタの設定 (1/3)

(a) タイマ・カウンタ (チャネル0) の場合

 アドレス
 7
 6
 5
 4
 3
 2
 1
 0
 略号

 FAOH
 TM06
 TM05
 TM04
 TM03
 TM02
 0注
 0注
 O注
 TM0

カウント・パルス (CP) 選択ビット

TM06	TM05	TM04	カウント・パルス(CP)
1	0	0	fx/2 ¹⁰
1	0	1	fx/2 ⁸
1	1	0	fx/2 ⁶
1	1	1	fx/2 ⁴
上記以外			設定禁止

タイマ・スタート指示ピット

TM03 " 1 "を書き込むことによって,カウンタ,IRQT0フラグをクリア。 ビット2が" 1 "にセットされていれば,カウント動作をスタート。

動作モード

TM02	カウント動作			
0	停止(カウント内容保持)			
1	カウント動作			

注 TMOにデータを設定するときは,ビット0,1を必ず0に設定してください。

図6-31 タイマ・カウンタ・モード・レジスタの設定 (2/3)

(b) タイマ・カウンタ (チャネル1) の場合

 アドレス
 7
 6
 5
 4
 3
 2
 1
 0
 略号

 FA8H
 TM16
 TM15
 TM14
 TM13
 TM12
 TM11
 TM10
 TM1

カウント・パルス (CP) 選択ビット

TM16	TM15	TM14	カウント・パルス(CP)
0	1	0	タイマ・カウンタ (チャネル2)のオーバフロー
0	1	1	fx/2 ⁵
1	0	0	fx/2 ¹²
1	0	1	fx/2 ¹⁰
1	1	0	fx/2 ⁸
1	1	1	fx/2 ⁶
上記以	上記以外		設定禁止

タイマ・スタート指示ピット

TM13 " 1 "を書き込むことによって,カウンタ,IRQT1フラグをクリア。 ビット2が" 1 "にセットされていれば,カウント動作をスタート。

動作モード

TM12	カウント動作	
0	停止(カウント内容保持)	
1	カウント動作	

動作モード選択ビット

TM11	TM10	モード
0	0	8ビット・タイマ・カウンタ・モード

図6-31 タイマ・カウンタ・モード・レジスタの設定(3/3)

(c)タイマ・カウンタ(チャネル2)の場合

 アドレス
 7
 6
 5
 4
 3
 2
 1
 0
 略号

 F90H
 TM26
 TM25
 TM24
 TM23
 TM22
 TM21
 TM20
 TM2

カウント・パルス (CP) 選択ビット

TM26	TM25	TM24	カウント・パルス(CP)
0	1	0	fx/2
0	1	1	fx
1	0	0	fx/2 ¹⁰
1	0	1	fx/2 ⁸
1	1	0	fx/2 ⁶
1	1	1	fx/2 ⁴
上記以	上記以外		設定禁止

タイマ・スタート指示ピット

TM23 " 1 "を書き込むことによって,カウンタ,IRQT2フラグをクリア。 ビット2が" 1 "にセットされていれば,カウント動作をスタート。

動作モード

TM22	カウント動作
0	停止(カウント内容保持)
1	カウント動作

動作モード選択ビット

TM21	TM20	モード
0	0	8ビット・タイマ・カウンタ・モード

(b) タイマ・カウンタ・コントロール・レジスタ (TC2)

8 ビット・タイマ・カウンタ・モードを使用する場合はTC2を図6 - 32のように設定します (TC2のフォーマットについては**図6** - 30 **タイマ・カウンタ・コントロール・レジスタのフォーマット**を参照してください)。

TC2は,8ビット,4ビット操作命令,ビット操作命令により操作します。

TC2は,内部リセット信号発生により00Hにクリアされます。

実線で示されるフラグは,8ビット・タイマ・カウンタ・モードにおける使用フラグを表します。

点線で示されるフラグは,8ビット・タイマ・カウンタ・モードでは使用しないでください(0 を設定してください)。

図6-32 タイマ・カウンタ・コントロール・レジスタの設定



タイマ・カウンタ出力許可フラグ

TOE2	タイマ出力
0	禁止(ロウ・レベルを出力する)
1	許可

図6-33 タイマ・カウンタ出力許可フラグの設定

アドレス



(2)タイマ・カウンタの時間設定

[タイマ設定時間] (周期) は, [モジュロ・レジスタの内容 + 1]をモード・レジスタの設定により選択された[カウント・パルス(CP)周波数]で割った値となります。

$$T(sec) = \frac{n+1}{f_{CP}} = (n+1) \cdot (分解能)$$

T(sec) : タイマ設定時間(秒)

fcp(Hz):CP周波数(Hz)

n : モジュロ・レジスタの内容(n 0)

タイマは一度設定すれば,その間隔で毎回割り込み要求フラグ(IRQTn)をセットします。

表6 - 7 にタイマ・カウンタの各カウント・パルスでの分解能と最長設定時間(モジュロ・レジスタにFFHをセットしたときの時間)を示します。

表6-7 分解能と最長設定時間(8ビット・タイマ・カウンタ・モードの場合)(1/3)

(TM10 = 0, TM11 = 0, TM20 = 0, TM21 = 0)

(a) μPD754244: 6.0 MHz**動作時**

8 ピット・タイマ・カウンタ (チャネル0) の場合

モー	ド・レジ	ブスタ	8ビット・タイマ・カ	ウンタ(チャネル0)
TM06	TM05	TM04	分解能	最長設定時間
1	0	0	171 µs	43.7 ms
1	0	1	42.7 µs	10.9 ms
1	1	0	10.7 µs	2.73 ms
1	1	1	2.67 µs	683 µs

8 ピット・タイマ・カウンタ (チャネル1) の場合

モード・レジスタ			8ビット・タイマ・カ	ウンタ (チャネル1)
TM16	TM15	TM14	分解能	最長設定時間
0	1	1	5.33 µs	1.37 ms
1	0	0	683 µs	175 ms
1	0	1	171 µs	43.7 ms
1	1	0	42.7 µs	10.9 ms
1	1	1	10.7 µs	2.73 ms

表6-7 分解能と最長設定時間(8ビット・タイマ・カウンタ・モードの場合)(2/3)

(TM10 = 0, TM11 = 0, TM20 = 0, TM21 = 0)

8 ピット・タイマ・カウンタ (チャネル2)の場合

モード・レジスタ			8ビット・タイマ・カ	ウンタ (チャネル2)
TM26	TM25	TM24	分解能	最長設定時間
0	1	0	333 ns	85.3 µs
0	1	1	167 ns	42.7 µs
1	0	0	171 µs	43.7 ms
1	0	1	42.7 µs	10.9 ms
1	1	0	10.7 µs	2.73 ms
1	1	1	2.67 µs	683 µs

(b) μPD754244: 4.19 MHz**動作時**

8 ピット・タイマ・カウンタ (チャネル0)の場合

モード・レジスタ			8ビット・タイマ・カ	ウンタ(チャネル0)
TM06	TM05	TM04	分解能	最長設定時間
1	0	0	244 µs	62.5 ms
1	0	1	61.0 µs	15.6 ms
1	1	0	15.3 µs	3.91 ms
1	1	1	3.81 µs	977 µs

8 ビット・タイマ・カウンタ (チャネル1)の場合

モード・レジスタ			8ビット・タイマ・カ	ウンタ (チャネル1)
TM16	TM15	TM14	分解能	最長設定時間
0	1	1	7.63 µs	1.95 ms
1	0	0	977 µs	250 ms
1	0	1	244 µs	62.5 ms
1	1	0	61.0 µs	15.6 ms
1	1	1	15.3 µs	3.91 ms

8 ピット・タイマ・カウンタ (チャネル2)の場合

モード・レジスタ		8ビット・タイマ・カ	ウンタ(チャネル2)	
TM26	TM25	TM24	分解能	最長設定時間
0	1	0	477 ns	122 µs
0	1	1	238 ns	61.0 µs
1	0	0	244 µs	62.5 ms
1	0	1	61.0 µs	15.6 ms
1	1	0	15.3 µs	3.91 ms
1	1	1	3.81 µs	977 µs

表6-7 分解能と最長設定時間(8ビット・タイマ・カウンタ・モードの場合)(3/3)

(TM10 = 0, TM11 = 0, TM20 = 0, TM21 = 0)

(c) μPD754144:1.0 MHz**動作時**

8 ビット・タイマ・カウンタ (チャネル0)の場合

モード・レジスタ			8ビット・タイマ・カ	ウンタ(チャネル0)
TM06	TM05	TM04	分解能	最長設定時間
1	0	0	1024 µs	262 ms
1	0	1	256 µs	65.5 ms
1	1	0	64 µs	16.4 ms
1	1	1	16 µs	4.10 ms

8 ピット・タイマ・カウンタ (チャネル1) の場合

モード・レジスタ			8ビット・タイマ・カ	ウンタ (チャネル1)
TM16	TM15	TM14	分解能	最長設定時間
0	1	1	32 µs	8.19 ms
1	0	0	4096 μs	1049 ms
1	0	1	1024 µs	262 ms
1	1	0	256 µs	65.5 ms
1	1	1	64 µs	16.4 ms

8 ビット・タイマ・カウンタ (チャネル2)の場合

モード・レジスタ			8ビット・タイマ・カ	ウンタ(チャネル2)
TM26	TM25	TM24	分解能	最長設定時間
0	1	0	2 μs	512 µs
0	1	1	1 μs	256 µs
1	0	0	1024 µs	262 ms
1	0	1	256 µs	65.5 ms
1	1	0	64 µs	16.4 ms
1	1	1	16 µs	4.10 ms

(3)タイマ・カウンタ動作(8ビット時)

タイマ・カウンタ動作は,次のようになります。

図6-34にタイマ・カウント動作時の構成を示します。

タイマ・カウンタ・モード・レジスタ (TMn)の設定によりカウント・パルス (CP) が選択され,タイマ・カウンタ・カウント・レジスタ (Tn) に入力されます。

Tnとタイマ・カウンタ・モジュロ・レジスタ (TMODn)の内容を比較し,一致すると一致信号を発生し,割り込み要求フラグ (IRQTn)をセットします。同時にタイマ・アウト・フリップフロップ (TOUT F/F) は反転します。

タイマ・カウント動作のタイミングは,図6-35のようになります。

タイマ・カウンタ動作は,通常,次の手順により開始します。

TMODnにカウント数を設定します。

TMnに動作モード,カウント・パルス,スタート指示を設定します。

注意 タイマ・カウンタ・モジュロ・レジスタ (TMODn) には00H以外の値を設定してください。

タイマ・カウンタ出力端子 (PTOn)を使用する場合は,兼用端子のP3nを次のように設定してください。

P3nの出力ラッチをクリアする。

ポート3を出力モードに設定する。

ポート3の内蔵プルアップ抵抗を接続しない状態にする。

タイマ・カウンタ出力許可フラグ (TOEn)を1にする。

備考 n = 0-2

図6-34 タイマ・カウント動作時の構成





図6-35 カウント動作時のタイミング



備考 m:タイマ・カウンタ・モジュロ・レジスタの設定値 n = 0-2

(4)8ピット・タイマ・カウンタ・モードの応用

50 ms間隔で割り込みを発生するインターバル・タイマとして応用します注。

タイマ・カウンタ・モード・レジスタ (TMn) の上位 4 ビットは0100Bとし,最長設定時間 62.5 ms (μ PD754244のfx = 4.19 MHz動作時)を選択します。

TMnの下位4ビットは1100Bとします。

タイマ・カウンタ・モジュロ・レジスタ (TMODn) の設定値は次のとおりです。

$$\frac{50 \text{ ms}}{244 \,\mu \,\text{s}} = 205$$
 CDH

プログラム例

SEL MB15 ; またはCLR1 MBE

MOV XA, #0CCH

MOV TMODn, XA ; モジュロを設定

MOV XA, #01001100B

MOV TMn, XA ; モードを設定,タイマ・スタート

EI ; 割り込みを許可

EI IETn ; タイマの割り込みを許可

注 この例は μ PD754244のfx = 4.19 MHz動作時の場合です。 μ PD754244のfx = 6.0 MHz動作時 や , μ PD754144のfcc = 1.0 MHz動作時では , 同じ設定でも最長設定時間やインターバル時間 が異なります。

備考 n = 0-2

6.4.3 PWMパルス・ジェネレータ・モード (PWMモード) の動作

タイマ・カウンタ (チャネル2)をPWMパルス・ジェネレータとして使用するモードです。 8 ビット長でのPWMパルス・ジェネレータ動作を行います。

タイマ・カウンタ (チャネル 2) をPWMパルス・ジェネレータ・モードで使用しているとき , タイマ・カウンタ (チャネル 0 , チャネル 1) はそれぞれ 8 ビット・タイマ・カウンタとして使用できます。

(1) レジスタの設定

PWMモードは,次の5つのレジスタを使用します。

タイマ・カウンタ・モード・レジスタ (TM2)

タイマ・カウンタ・コントロール・レジスタ (TC2)

タイマ・カウンタ・カウント・レジスタ (T2)

タイマ・カウンタ・ハイ・レベル期間設定用モジュロ・レジスタ (TMOD2H)

タイマ・カウンタ・モジュロ・レジスタ (TMOD2)

(a) タイマ・カウンタ・モード・レジスタ (TM2)

PWMモードを使用する場合はTM2を図6 - 36のように設定します(TM2のフォーマットについては,**図6** - 28 **タイマ・カウンタ・モード・レジスタ(チャネル2)のフォーマット**を参照してください)。

TM2は,8ビット操作命令により操作します。ビット3は,タイマ・スタート指示ビットで, ビット単位の操作もでき,タイマが動作を開始すると自動的に0にクリアされます。

TM2は、内部リセット信号発生時に00Hにクリアされます。

図6-36 タイマ・カウンタ・モード・レジスタの設定

 アドレス
 7
 6
 5
 4
 3
 2
 1
 0
 略 号

 F90H
 TM26
 TM25
 TM24
 TM23
 TM22
 TM21
 TM20
 TM2

カウント・パルス (CP) 選択ビット

TM26	TM25	TM24	カウント・パルス(CP)
0	1	0	fx/2
0	1	1	fx
1	0	0	fx/2 ¹⁰
1	0	1	fx/2 ⁸
1	1	0	fx/2 ⁶
1	1	1	fx/2 ⁴
上記り	外		設定禁止

タイマ・スタート指示ビット

TM23 " 1 "を書き込むことによって,カウンタ,IRQT2フラグをクリア。 ビット2が" 1 "にセットされていれば,カウント動作をスタート。

動作モード

TM22	カウント動作
0	停止(カウント内容保持)
1	カウント動作

動作モード選択ビット

TM2	TM20	モード
0	1	PWMパルス・ジェネレータ・モード

備考 タイマ・カウンタ (チャネル 2) をPWMパルス・ジェネレータ・モードで使用するときは,タイマ・カウンタ (チャネル 1) の動作モード選択ビットTM10, TM11 に " 0 "を設定してください。

(b) タイマ・カウンタ・コントロール・レジスタ (TC2)

PWMモードを使用する場合はTC2を図6 - 37のように設定します(TC2のフォーマットについては**図6 -** 30 **タイマ・カウンタ・コントロール・レジスタのフォーマット**を参照してください)。

TC2は,8ビット,4ビット操作命令,ビット操作命令により操作します。

TC2は,内部リセット信号発生により00Hにクリアされます。

実線で示されるフラグは, PWMモードにおける使用フラグを表します。

点線で示されるフラグは,PWMモードでは使用しないでください(0を設定してください)。

図6-37 タイマ・カウンタ・コントロール・レジスタの設定

7	6	5	4	3	2	1	0	略	号
0		T I I		TOE2		NRZB	NRZ ¦	TC2	2

タイマ・カウンタ出力許可フラグ

TOE2	タイマ出力
0	禁止(ロウ・レベルを出力する)
1	許可

(2) PWMパルス・ジェネレータ動作

PWMパルス・ジェネレータ・モード時のタイマ・カウンタ(チャネル 2)は,ハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ(TMOD2H)とロウ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ(TMOD2)の2つを持ちます。図6-38にPWMパルス・ジェネレータの構成を示します。

各モジュロ・レジスタは、それぞれに設定した時間が経過すると、信号を反転します。このため PTO0端子から出力されるパルスは、各モジュロ・レジスタごとに任意に設定できます。

PWMパルス・ジェネレータは,次のように動作します。動作を停止するまでといを繰り返し,パルスを生成します。

タイマ・カウンタ・モード・レジスタ (TM2)の設定によりカウント・パルス (CP) が選択され,タイマ・カウンタ・カウント・レジスタ (T2) に入力されます。

T2とハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ (TMOD2H)の内容を比較し、一致すると一致信号を発生し、タイマ・アウト・フリップフロップ (TOUT F/F) は反転します。

また,カウント比較用モジュロ・レジスタをロウ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ(TMOD2)に切り替えます。

T2とタイマ・カウンタ・モジュロ・レジスタ(TMOD2)の内容を比較し、一致すると一致信号を発生し、割り込み要求フラグ(IRQT2)をセットします。同時にTOUT F/Fを反転し、また、カウント比較用モジュロ・レジスタをハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ(TMOD2H)に切り替えます。

と の動作を交互に繰り返し、パルス波形を生成します。

PWMパルス・ジェネレータ動作のタイミングは、図6-39のようになります。 PWMパルス・ジェネレータ動作は、通常、次の手順により開始します。

TMOD2Hにハイ・レベル幅のカウント数を設定します。

TMOD2にはロウ・レベル幅のカウント数を設定します。

TM2に動作モード,カウント・パルス,スタート指示を設定します。

注意 タイマ・カウンタ・モジュロ・レジスタ (TMOD2) とハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ (TMOD2H) には00H以外の値を設定してください。

タイマ・カウンタ出力端子 (PTO2) を使用する場合は,兼用端子のP32を次のように設定してください。


P32の出力ラッチをクリアする。

ポート3を出力モードに設定する。

ポート3の内蔵プルアップ抵抗を接続しない状態にする。

タイマ・カウンタ出力許可フラグ (TOE2)を1にする。


図 6 - 38 PWMパルス・ジェネレータ動作時の構成



注 IRQT2セット信号です。TMOD2とT2が一致したときのみセットされます。

図6-39 PWMパルス・ジェネレータ動作時のタイミング

タイマ・カウンタ(チャネル 2)の動作とキャリア・クロック (モジュロ・レジスタH (TMOD2H) = i , モジュロ・レジスタ (TMOD2) = k)



(3) PWMモードの応用

周波数が38.0 kHz(周期が26.3 μs),デューティ比が1/3のパルスをPTO2端子に出力します^注。

タイマ・カウンタ・モード・レジスタ (TM2) の上位 4 ビットは0011Bとし,最長設定時間61.0 μ s を選択します。

TM2の下位 4 ビットは1101Bとし, PWMモード, カウント動作を選択, タイマ・スタートを指示します。

タイマ・カウンタ出力許可フラグ (TOE2) は"1"とし,タイマ出力を許可します。

ハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ (TMOD2H)の設定値は,次のとおりです。

$$\frac{1}{3} \cdot \frac{26.3 \,\mu \,\text{s}}{238 \,\text{ns}} - 1 = 36.8 - 1 \quad 36 = 24 \text{H}$$

タイマ・カウンタ・モジュロ・レジスタ (TMOD2) の設定値は,次のとおりです。

$$\frac{2}{3} \cdot \frac{26.3 \,\mu \,\text{s}}{238 \,\text{ns}} - 1 = 73.7 - 1 \quad 73 = 49 \text{H}$$

<プログラム例>

SEL MB15 ; またはCLR1 MBE

SET1 TOE2 ; タイマの出力を許可

MOV XA, #024H

MOV TMOD2H, XA ; モジュロを設定 (ハイ・レベル期間)

MOV XA, #49H

MOV TMOD2, XA ; モジュロを設定 (ロウ・レベル期間)

MOV XA, #00111101B

MOV TM2, XA ; モードを設定, タイマ・スタート

注 この例は, μ PD754244のfx = 4.19 MHz動作時の場合です。 μ PD754244のfx = 6.0 MHz動作時や, μ PD754144のfcc = 1.0 MHz動作時では,同じ設定でも周期が異なります。

6.4.4 16**ビット・タイマ・カウンタ・モードの動作**

16ビット・タイマ・カウンタとして使用するモードです。16ビット長でのプログラマブル・インターバル・タイマ動作およびカウント動作を行います。

16ビット・タイマ・カウンタ・モードを使用する場合は,タイマ・カウンタのチャネル1とチャネル2を 組み合わせて使用します。

(1) レジスタの設定

16ビット・タイマ・カウンタ・モードは,次の7つのレジスタを使用します。

タイマ・カウンタ・モード・レジスタ (TM1, TM2)

タイマ・カウンタ・コントロール・レジスタ (TC2) 注

タイマ・カウンタ・カウント・レジスタ (T1, T2)

タイマ・カウンタ・モジュロ・レジスタ (TMOD1, TMOD2)

注 タイマ・カウンタのチャネル1は,タイマ・カウンタ出力許可フラグ (TOE1)を使用します。

(a) タイマ・カウンタ・モード・レジスタ (TM1, TM2)

16ビット・タイマ・カウンタ・モードを使用する場合はTM1, TM2を図 6 - 40のように設定します (TM1, TM2のフォーマットについては**図 6 -** 27 **タイマ・カウンタ・モード・レジスタ (チャネル 1) のフォーマット**, **図 6 -** 28 **タイマ・カウンタ・モード・レジスタ (チャネル 2) のフォーマット**を参照してください)。

TM1, TM2は, 8 ビット操作命令により操作します。ビット3は,タイマ・スタート指示ビットで,ビット単位の操作もでき,タイマが動作を開始すると自動的に0クリアされます。

TM1, TM2は,内部リセット信号発生時に00Hにクリアされます。

実線で示されるフラグは,16ビット・タイマ・カウンタ・モードにおける使用ビットを表します。

点線で示されるフラグは,16ビット・タイマ・カウンタ・モードでは使用しないでください(0 を設定してください)。

図6-40 タイマ・カウンタ・モード・レジスタの設定

アドレス	7	6	5	4	3	2	1	0	略号
FA8H		TM16	TM15	TM14	TM13	TM12	TM11	TM10	TM1
•									'
F90H		TM26	TM25	TM24	TM23	TM22	TM21	TM20	TM2

カウント・パルス (CP) 選択ビット

TMn6	TMn5	TMn4	TM1	TM2		
0	1	0	カウント・レジスタ (T2)のオーバフロー	fx/2		
0	1	1	fx/2 ⁵	fx		
1	0	0	fx/2 ¹²	fx/2 ¹⁰		
1	0	1	fx/2 ¹⁰	fx/2 ⁸		
1	1	0	fx/2 ⁸	fx/2 ⁶		
1	1	1	fx/2 ⁶	fx/2 ⁴		
上記以外			設定禁止			

タイマ・スタート指示ビット

TM23	" 1 "を書き込むことによって , カウンタ , IRQTnフラグをクリア。
	ビット2が"1"にセットされていれば,カウント動作をスタート。

備考 n = 1, 2

動作モード

TM22	カウント動作				
0	停止(カウント内容保持)				
1	カウント動作				

動作モード選択ビット

TM21	TM20	TM11	TM10	モード
1	0	1	0	16ビット・タイマ・カウンタ・モード

(b) タイマ・カウンタ・コントロール・レジスタ (TC2)

16ビット・タイマ・カウンタ・モードを使用する場合はTC2を図6 - 41のように設定します (TC2のフォーマットについては**図6 -** 30 **タイマ・カウンタ・コントロール・レジスタのフォーマット**を参照してください)。

TC2は,8ビット,4ビット操作命令,ビット操作命令により操作します。

TC2は,内部リセット信号発生により00Hにクリアされます。

実線で示されるフラグは,16ビット・タイマ・カウンタ・モードにおける使用フラグを表します。

点線で示されるフラグは,16ビット・タイマ・カウンタ・モードでは使用しないでください(0 を設定してください)。

図6-41 タイマ・カウンタ・コントロール・レジスタの設定



タイマ・カウンタ出力許可フラグ

TOE2	タイマ出力
0	禁止(ロウ・レベルを出力する)
1	許可

(2)タイマ・カウンタの時間設定

[タイマ設定時間] (周期)は,[モジュロ・レジスタの内容 + 1]をモード・レジスタの設定により選択された[カウント・パルス(CP)周波数]で割った値となります。

$$T(sec) = \frac{n+1}{fcP} = (n+1) \cdot (分解能)$$

T(sec) : タイマ設定時間(秒)

fcp(Hz):CP周波数(Hz)

n : モジュロ・レジスタの内容(n 0)

タイマは一度設定すれば,その間隔で毎回割り込み要求フラグ(IRQT2)をセットします。 表6 - 8 にタイマ・カウンタの各カウント・パルスでの分解能と最長設定時間(モジュロ・レジスタ

1,2に各々FFHをセットしたときの時間)を示します。

表6-8 分解能と最長設定時間(16ビット・タイマ・カウンタ・モードの場合)(1/2)

(TM10 = 0, TM11 = 1, TM20 = 0, TM21 = 1)

(a) μPD754144:1.0 MHz**動作時**

ŧ-	ド・レジ	ブスタ	16ビット・タイ	イマ・カウンタ
TM26	TM25	TM24	分解能	最長設定時間
0	1	0	2 μs	131 ms
0	1	1	1 µs	65.5 ms
1	0	0	1024 μs	67.1 s
1	0	1	256 µs	16.8 s
1	1	0	64 µs	4.19 s
1	1	1	16 µs	1.05 s

(b) μPD754244: 6.0 MHz**動作時**

モード・レジスタ			16ビット・タイ	イマ・カウンタ
TM26	26 TM25 TM24		分解能	最長設定時間
0	1	0	333 ns	21.8 ms
0	1	1	167 ns	10.9 ms
1	0	0	171 µs	11.2 s
1	0	1	42.7 µs	2.80 s
1	1	0	10.7 µs	699 ms
1	1	1	2.67 µs	175 ms

表 6 - 8 分解能と最長設定時間 (16ビット・タイマ・カウンタ・モードの場合) (2/2)

(TM10 = 0, TM11 = 1, TM20 = 0, TM21 = 1)

(c) μPD754244: 4.19 MHz**動作時**

モード・レジスタ			16ビット・タイ	イマ・カウンタ
TM26	TM25	TM24	分解能	最長設定時間
0	1	0	477 ns	31.3 ms
0	1	1	238 ns	15.6 ms
1	0	0	244 µs	16.0 s
1	0	1	61.0 µs	4.0 s
1	1	0	15.3 µs	1.0 s
1	1	1	3.81 µs	250 ms

(3)タイマ・カウンタ動作(16ビット時)

タイマ・カウンタ動作は,次のようになります。

図6-42にタイマ・カウント動作時の構成を示します。

タイマ・カウンタ・モード・レジスタ (TM1, TM2)の設定によりカウント・パルス (CP)が選択され,タイマ・カウンタ・カウント・レジスタ (T2)に入力されます。タイマ・カウンタ・カウント・レジスタ (T1)には,T2のオーバフローが入力されます。

T1とタイマ・カウンタ・モジュロ・レジスタ (TMOD1)の内容を比較し,一致すると一致信号を発生します。

T2とタイマ・カウンタ・モジュロ・レジスタ (TMOD2)の内容を比較し,一致すると一致信号を発生します。

と の一致信号が重複すると、割り込み要求フラグ(IRQT2)をセットします。同時にタイマ・アウト・フリップフロップ(TOUT F/F)は反転します。

タイマ・カウント動作のタイミングは,図6-43のようになります。

タイマ・カウンタ動作は,通常,次の手順により開始します。

TMOD1に16ビット幅で示されるカウント数のうち,上位8ビット分を設定します。

TMOD2に16ビット幅で示されるカウント数のうち,下位8ビット分を設定します。

TM1 にカウント・パルスを設定します。

TM2 に動作モード,カウント・パルス,スタート指示を設定します。

注意 タイマ・カウンタ・モジュロ・レジスタ (TMOD2) には00H以外の値を設定してください。 また、IET1は"0"としてください。

タイマ・カウンタ出力端子 (PTO2) を使用する場合は,兼用端子のP32を次のように設定してください。

P32の出力ラッチをクリアする。

ポート3を出力モードに設定する。

ポート3の内蔵プルアップ抵抗を接続しない状態にする。

タイマ・カウンタ出力許可フラグ (TOE2)を1にする。




図6-42 タイマ・カウント動作時の構成

カウント・パルス (CP) タイマ・カウンタ・-モジュロ・レジスタ n (TMOD2) タイマ・カウンタ・ カウント・レジスタ 0 1 2 n 255 0 1 2 n - 1 n 0 1 2 (T2) タイマ・カウンタ・・ モジュロ・レジスタ m (TMOD1) 一致 タイマ・カウンタ・-カウント・レジスタ

m - 1

m

0

一致

図6-43 カウント動作時のタイミング

備考 m:タイマ・カウンタ・モジュロ・レジスタ (TMOD1)の設定値

0

セット

(T1) -

TOUT F/F

n:タイマ・カウンタ・モジュロ・レジスタ (TMOD2)の設定値

― タイマ・スタート指示

(4)16ビット・タイマ・カウンタ・モードの応用

5 sec間隔で割り込みを発生するインターバル・タイマとして応用します注。

タイマ・カウンタ・モード・レジスタ (TM1) の上位 4 ビットは0010Bとし,タイマ・カウンタ・カウント・レジスタ (T2) のオーバフローを選択します。

TM2の上位4ビットは0100Bとし,最長設定時間16.0 secを選択します。

TM1の下位4ビットは0010Bとし,16ビット・タイマ・カウンタ・モードを選択します。

TM2の下位 4 ビットは1110Bとし,16ビット・タイマ・カウンタ・モード,カウント動作を選択,タイマ・スタートを指示します。

タイマ・カウンタ・モジュロ・レジスタ (TMOD1, TMOD2) の設定値は,次のとおりです。

$$\frac{5 \text{ sec}}{244 \,\mu \,\text{s}} = 20491.8 - 1 \quad 500BH$$

<プログラム例>

SEL MB15 ; またはCLR1 MBE

MOV XA, #050H

MOV TMOD1, XA ; モジュロを設定(上位8ビット分)

MOV XA, #00BH

MOV TMOD2, XA ; モジュロを設定(下位8ビット分)

MOV XA, #00100010B

MOV TM1, XA ; モードを設定

MOV XA, #01001110B

MOV TM2, XA ; モードを設定, タイマ・スタート

DI IET1 ; タイマ (チャネル1)の割り込みを禁止

EI ; 割り込みを許可

EI IET2 ; タイマ(チャネル 2) 割り込みを許可

注 この例は , μ PD754244のfx = 4.19 MHz動作時の場合です。 μ PD754244の fx = 6.0 MHz動作時や , μ PD754144のfcc = 1.0 MHz動作時では , 同じ設定でも最長 設定時間やインターバル時間が異なります。

6.4.5 キャリア・ジェネレータ・モード (CGモード) の動作

キャリア・ジェネレータとして使用するモードです。 8 ビット長でのキャリア・ジェネレータ動作を行います。

CGモードを使用する場合は,タイマ・カウンタのチャネル1とチャネル2を組み合わせて使用します。

タイマ・カウンタ (チャネル1)は,リモコン信号を生成します。

タイマ・カウンタ (チャネル2)は,キャリア・クロックを生成します。

(1)レジスタの設定

CGモードは,次の8つのレジスタを使用します。

タイマ・カウンタ・モード・レジスタ (TM1, TM2)

タイマ・カウンタ・コントロール・レジスタ (TC2) 注

タイマ・カウンタ・レジスタ (T1, T2)

タイマ・カウンタ・モジュロ・レジスタ (TMOD1, TMOD2)

タイマ・カウンタ・ハイ・レベル期間設定用モジュロ・レジスタ (TMOD2H)

注 タイマ・カウンタのチャネル 1 は , タイマ・カウンタ出力許可フラグ (TOE1) を使用します。


(a) タイマ・カウンタ・モード・レジスタ (TM1, TM2)

CGモードを使用する場合はTM1, TM2を図6-44のように設定します(TM1, TM2のフォーマットについては**図6-**27 **タイマ・カウンタ・モード・レジスタ(チャネル1)のフォーマット**, **図6-**28 **タイマ・カウンタ・モード・レジスタ(チャネル2)のフォーマット**を参照してください)。

TM1, TM2は, 8 ビット操作命令により操作します。ビット3は,タイマ・スタート指示ビットで,ビット単位の操作もでき,タイマが動作を開始すると自動的に0クリアされます。

TM1, TM2は,内部リセット信号発生時に00Hにクリアされます。

図6-44 **タイマ・カウンタ・モード・レジスタの**設定 (n = 1, 2)



カウント・パルス (CP) 選択ビット

TMn6	TMn5	TMn4	TM1	TM2	
0	1	0	キャリア・クロック入力	fx/2	
0	1	1	fx/2 ⁵	fx	
1	0	0	fx/2 ¹²	fx/2 ¹⁰	
1	0	1	fx/2 ¹⁰	fx/2 ⁸	
1	1	0	fx/2 ⁸	fx/2 ⁶	
1	1	1	fx/2 ⁶	fx/2 ⁴	
上記以	上記以外		設定禁止		

タイマ・スタート指示ピット

TMn3	" 1 " を書き込むことによって , カウンタ , IRQTnフラグをクリア。
	ビット2が"1"にセットされていれば,カウント動作をスタート。

動作モード

TMn2	カウント動作
0	停止(カウント内容保持)
1	カウント動作

動作モード選択ビット

	TM21	TM20	TM11	TM10	キード
ſ	1	1	0	0	キャリア・ジェネレータ・モード

備考 n = 1, 2

(b) タイマ・カウンタ・コントロール・レジスタ (TC2)

CGモードを使用する場合は,タイマ・カウンタ出力許可フラグ(TOE1)とTC2を図6-45のように設定します(TC2のフォーマットについては**図6-**30 **タイマ・カウンタ・コントロール・レジスタのフォーマット**を参照してください)。

TOE1は,ビット操作命令により操作します。またTC2は,8ビット,4ビット操作命令,ビット操作命令により操作します。

TOE1, TC2は,内部リセット信号発生により00Hにクリアされます。

実線で示されるフラグは, CGモードにおける使用フラグを表します。

点線で示されるフラグは,CGモードでは使用しないでください(0を設定してください)。

図6-45 タイマ・カウンタ出力許可フラグの設定



図6-46 タイマ・カウンタ・コントロール・レジスタの設定

7	6	5	4	3	2	1	0	略号
0		T	T	TOE2	REMC	NRZB	NRZ	TC2

リモコン出力制御フラグ

REMC	リモコン出力
0	NRZ = 1のとき,PTO2端子にキャリア・パルスを出力する
1	NRZ = 1のとき,PTO2端子にハイ・レベルを出力する

ノー・リターン・ゼロ・バッファ・フラグ

NRZB	次に出力するノー・リターン・ゼロ・データを格納するエリア。
	タイマ・カウンタ(チャネル1)の割り込み発生時,NRZへ転送される。

ノー・リターン・ゼロ・フラグ

NRZ	ノー・リターン・ゼロ・データ
0	PTO2端子にロウ・レベルを出力する(キャリア・クロックの停止)
1	PTO2端子にキャリア・パルスを出力する

(2) キャリア・ジェネレータ動作

キャリア・ジェネレータ動作は,次のようになります。図6-47にその構成を示します。

(a) タイマ・カウンタ (チャネル1) の動作

キャリア・ジェネレータ・モード時のタイマ・カウンタ(チャネル1)は,タイマ・カウンタ(チャネル2)で生成されるキャリア・クロックをPTO2端子に出力する時間,およびその出力を停止する時間を決定します。

また,タイマ・カウンタ(チャネル1)のオーバフロー時間はタイマ・カウンタ(チャネル2)のノー・リターン・ゼロ・バッファ・フラグ(NRZB)からノー・リターン・ゼロ・フラグ (NRZ)へのリロード間隔を決定します。

タイマ・カウンタ・モード・レジスタ (TM1) の設定によりカウント・パルス (CP) が設定され,タイマ・カウンタ・カウント・レジスタ (T1) に入力されます。

T1とタイマ・カウンタ・モジュロ・レジスタ (TMOD1)の内容を比較し、一致すると一致信号を発生し、割り込み要求フラグ (IRQT1)をセットします。同時にタイマ・アウト・フリップフロップ (TOUT F/F) は反転し、NRZBからNRZへのリロード信号を発生します。

(b) タイマ・カウンタ (チャネル2) の動作

キャリア・ジェネレータ・モード時のタイマ・カウンタ (チャネル2)は, PTO 2端子に出力するキャリア・クロックを生成します。

また,タイマ・カウンタ(チャネル1)のオーバフロー信号により,ノー・リターン・ゼロ・バッファ・フラグ(NRZB)からノー・リターン・ゼロ・フラグ(NRZ)へのリロードを行います。

生成したキャリア・クロックをPTO 2 端子に出力するかどうかは, NRZで決定します。

タイマ・カウンタ (チャネル 2) の動作は,次の手順で行われます。動作を停止させるまで と を繰り返し,キャリア波形を生成します。

タイマ・カウンタ・モード・レジスタ (TM2) の設定によりカウント・パルス (CP) が選択され,タイマ・カウンタ・カウント・レジスタ (T2) に入力されます。

T2とハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ (TMOD2H)の内容を比較し、一致すると一致信号を発生し、タイマ・アウト・フリップフロップ (TOUT F/F) は反転します。

同時に,カウント比較用モジュロ・レジスタをロウ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ(TMOD 2)に切り替えます。

T2とタイマ・カウンタ・モジュロ・レジスタ(TMOD2)の内容を比較し、一致すると一致信号を発生し、割り込み要求フラグ(IRQT2)をセットします。同時に、TOUT F/Fを反転し、カウント比較用モジュロ・レジスタをハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ(TMOD2H)に切り替えます。

と の動作を繰り返します。

ノー・リターン・ゼロ・データは,タイマ・カウンタ(チャネル1)に割り込みが発生すると,NRZBからNRZへリロードされます。

リモコン出力制御フラグ(REMC)の設定によりNRZ=1のとき,キャリア・クロックまたはハイ・レベルを出力します。また,NRZ=0のときロウ・レベルを出力します。

キャリア・ジェネレータ動作のタイミングは,図6-48のようになります。 キャリア・ジェネレータ動作は,通常,次の手順により開始します。

TMOD2Hにキャリア・クロックのハイ・レベル幅のカウント数を設定します。

TMOD2にキャリア・クロックのロウ・レベル幅のカウント数を設定します。

REMCに出力波形の形態を設定します。

TM2に動作モード,カウント・パルス,スタート指示を設定します。

TMOD1にNRZの切り替えタイミングのカウント数を設定します。

TM1に動作モード,カウント・パルス,スタート指示を設定します。

タイマ・カウンタ(チャネル1)に割り込みが発生する前に随時,次に出力するノー・リターン・ゼロ・データをNRZBに設定します。

注意 タイマ・カウンタ・モジュロ・レジスタ (TMOD1, TMOD2, TMOD2H) には00H以外 の値を設定してください。

タイマ・カウンタ出力端子 (PTO1) を使用する場合は,兼用端子のP31を次のように設定してください。

P31の出力ラッチをクリアする。

ポート3を出力モードに設定する。

ポート3の内蔵プルアップ抵抗を接続しない状態にする。

タイマ・カウンタ出力許可フラグ (TOE1)を1にする。





図6-47 キャリア・ジェネレータ動作時の構成

図6-48 キャリア・ジェネレータ動作時のタイミング


タイマ (チャネル2)の動作とキャリア・クロック

(モジュロ・レジスタH(TMOD2H)=i, モジュロ・レジスタ(TMOD2)=k)



キャリア・クロック,タイマ(チャネル1),NRZB,NRZとPTO2端子


(モジュロ・レジスタ(TMOD1) = n, タイマ(チャネル1)のカウント・パルス = キャリア・クロック)



備考 PTO2端子がロウ・レベルでキャリア・クロックがハイ・レベルの状態(NRZ=0,キャリア・クロック リースイ・レベル)で、タイマ(チャネル1)の割り込みが発生した場合、キャリア・クロックの次にパルスからPTO2端子にキャリアが出力されます。

PTO2端子がハイ・レベルでキャリア・クロックがハイ・レベルの状態 (NRZ = 1, キャリア・クロック = ハイ・レベル) で,タイマ(チャネル 1) の割り込みが発生した場合,出力中のキャリア・クロックが終了するまでPTO2端子はロウ・レベルになりません。

この処理は、PTO2端子から出力するハイ・レベル・パルス幅を、NRZの切り替わりタイミングにかかわらず一定に保つために行われています(下図参照)。



(3) CGモードの応用

リモコン送信用のキャリア・ジェネレータとして応用します。

この項で紹介する応用例は,すべて μ PD754244のfx = 4.19 MHz動作時の場合です。 μ PD754244の fx = 6.0 MHz動作時や, μ PD754144のfcc = 1.0 MHz動作時では,同じ設定でも周期や信号出力期間が異なります。

周波数が38.0 kHz(周期が26.3 μs),デューティ比が1/3のキャリア・クロックを発生します。

タイマ・カウンタ・モード・レジスタ (TM2) の上位 4 ビットは0011Bとし,最大設定時間 61.0 μsを選択します。

TM2の下位 4 ビットは1111Bとし, CGモード, カウント動作を選択, タイマ・スタートを指示します。

タイマ・カウンタ出力許可フラグ (TOE2) は"1"とし,タイマ出力を許可します。 ハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ (TMOD2H)の設定値は,次のとおりです。

$$\frac{1}{3} \cdot \frac{26.3 \,\mu\,\text{s}}{238 \,\text{ns}} - 1 = 36.8 - 1 \quad 36 = 24 \text{H}$$

タイマ・カウンタ・モジュロ・レジスタ (TMOD2) の設定値は,次のとおりです。

$$\frac{2}{3} \cdot \frac{26.3 \,\mu \,\text{s}}{238 \,\text{ns}} - 1 = 73.7 - 1 \quad 73 = 49 \text{H}$$

<プログラム例>

SEL MB15 ; またはCLR1 MBE

MOV XA, #024H

MOV TMOD2H, XA ; モジュロを設定 (ハイ・レベル期間)

MOV XA, #49H

MOV TMOD2, XA ; モジュロを設定 (ロウ・レベル期間)

MOV XA, #00111111B

MOV TM2, XA ; モードを設定, タイマ・スタート

キャリア・クロックを出力する期間が9 ms , ロウ・レベルを出力する期間が4.5 msのリーダ・コードを出力します(下図参照)。

タイマ・カウンタ・モード・レジスタ (TM1) の上位 4 ビットは0110Bとし,最大設定時間 15.6 msを選択します。

TM1の下位4ビットは1100Bとし,8ビット・タイマ・カウンタ・モード,カウント動作を選択,タイマ・スタートを指示します。

タイマ・カウンタ・モジュロ・レジスタ (TMOD1)の初回の設定値は,次のとおりです。

TMOD1の書き換え時の設定値は,次のとおりです。

$$\frac{4.5 \text{ ms}}{61 \, \mu \, \text{s}}$$
 - 1 = 73.8 - 1 73 = 49H

TC2の上位4ビットは0000Bとします。

TC2の下位4ビットは0000Bとし, ノー・リターン・ゼロ・データが"1"のときキャリア・クロックを出力し, 次に出力するノー・リターン・ゼロ・データを"0"にします。

<プログラム例>

SEL MB15 ; またはCLR1 MBE

MOV XA, #093H

MOV TMOD1, XA ; モジュロを設定 (キャリア・クロック出力期間)

MOV XA, #00000000B

MOV TC2, XA

SET1 NRZ ; ノー・リターン・ゼロ・データを"1"に設定

MOV XA, #01101100B

MOV TM1, XA ; モードを設定,タイマ・スタート

EI ; 割り込みを許可

EI IET1 ; タイマ・カウンタ (チャネル1)の割り込みを許可

; <サブルーチン>

MOV XA, #049H

MOV TMOD1, XA ; モジュロを書き換える(ロウ・レベル出力期間)

RETI



データが"1"のときキャリア・クロックを出力する期間が0.56 ms,ロウ・レベルを出力する期間が1.69 ms,データが"0"のときキャリア・クロックを出力する期間が0.56 ms,ロウ・レベルを出力する期間が0.56 msのカスタム・コードを出力します(下図参照)。

タイマ・カウンタ・モード・レジスタ(TM1)の上位 4 ビットは0011Bとし,最大設定時間 1.95 msを選択します。

TM1の下位4ビットは1100Bとし,8ビット・タイマ・カウンタ・モード,カウント動作を選択,タイマ・スタートを指示します。


タイマ・カウンタ・モジュロ・レジスタ (TMOD1)の初回の設定値は,次のとおりです。

$$\frac{0.56 \text{ ms}}{7.64 \,\mu\text{ s}} - 1 = 73.3 - 1 = 72 = 48 \text{H}$$

TMOD1のキャリア出力を行わない期間は,データ"0"のときは出力期間と同じ長さ,データ"1"のときは出力期間の3倍の長さ(ソフトウエア上は,データ"0"のときのキャリア出力を行わない期間を3回繰り返す)で処理をします。

TC2の上位4ビットは0000Bとします。

TC2の下位4ビットは0000Bとし、ノー・リターン・ゼロ・データが"1"のときキャリア・クロックを出力し、次に出力するノー・リターン・ゼロ・データを"0"にします。送信データ("0"または"1")をビット・シーケンシャル・バッファに設定しておきます。



プログラム例

PTO2端子の出力ラッチは"0"に設定され,かつ端子の入出力モードは出力モードに設 定された状態を想定しています。また,キャリア・クロックの生成は,前例 のプログラム で発生中の状態を想定しています。

; SEND_CARIER_DATA_PRO

SEL MB15 ; またはCLR1 MBE

MOV HL, #00H ; LにBSB (ビット・シーケンシャル・バッ

ファ)のポインタを設定

Hは,BSBのビット・データー時退避エリア

として使用

; CG Init & Send 1st Data

MOV XA, #48H

MOV TMOD1, XA ; モジュロ・レジスタ (キャリア・クロック出

力期間)を設定

XA, #00000000B; キャリア・クロックの出力可能状態, NRZB, MOV

NRZを 0 に初期化

MOV TC2, XA

SET1 NRZ ;ノー・リターン・ゼロ・フラグに"1"を設定

MOV XA, #01101100B; カウント・パルスを選択, 8 ビット・タイ

マ・カウンタ・モード

MOV TM1, XA ;タイマ・カウンタ動作許可,タイマ・スター

トを指示

; Send_1st_Data

CALL !GET_DAT ; BSBからデータをゲット

CALL !SEND D 0 ; データが 0 および 1 のキャリア出力と 1 回分

のロウ・レベル出力期間設定処理

;ビット0が1なら,ロウ・レベル出力期間を SKE H, #1H

2回分追加処理へ

BR SEND_1_F ;ビット0が0なら,ロウ・レベル出力の状態

で,次のデータのサーチへ処理を受け渡す

CALL !SEND_D_1 ;ロウ・レベル出力期間を2回分追加処理

> PTO2端子からロウ・レベル出力の状態で, BSBのビット0-Fのデータ送信処理へ処理を

移す

SEND_1_F: ; BSBのビット0-Fのデータ送信処理

> SET1 NR7B ;前回のデータのロウ・レベル出力期間中に,

> > 次に発生するIRQT1で,次に送信するデータ のキャリアが出力されるようにNRZB=1する

INCS L ; 送信中のデータをカウントし, L が0FH 0H

でデータ送信終了

BR LOOP_C_0

BR SEND_END

LOOP_C_0: SKTCLR IRQT1 ; 前データのロウ・レベル出力ウエイト(前

データの終了確認)

BR LOOP_C_0

; キャリア出力を開始

CLR1 NRZB ; 次に発生するIRQT1で, 1回目のロウ・レベ

ル出力が行われるように,あらかじめNRZB

を0にクリアする

CALL ! GET_DAT

CALL ! SEND_D_0

SKE H, #1H ; ゲットしたデータが 1 なら, ロウ・レベル出

力期間を 2 回追加処理 (SEND_D_1)へ

BR SEND_1_F ; データが 0 なら, PTO2端子からロウ・レベ

ル出力の状態で次のデータの送信処理へ

CALL ! SEND_D_1

BR SEND_1_F

SEND_END: ; 16ビット分のデータ送信終了

; サブルーチン

GET_DAT: ; @Lで示されるBSBのデータをサーチ。Hレ

ジスタに値を設定

SKT BSB0. @L

MOV A, #0

MOV A, #1

MOV H, A

RET

SEND_D_0: ; データが 0 および 1 のキャリア出力と 1 回分

のロウ・レベル出力設定処理

LOOP_1ST: SKTCLR IRQT1

BR LOOP_1ST ; キャリア出力をウエイト

RET ; 1回目のロウ・レベルを出力開始

SEND_D_1:

CLR1 NRZB ; データが1であったとき,2回目のロウ・レ

ベル出力設定

LOOP_2ND: SKTCLR IRQT1

BR LOOP_2ND ; 1回目のロウ・レベル出力をウエイト

; 2回目のロウ・レベル出力を開始

CLR1 NRZB ; 3回目のロウ・レベル出力を設定

LOOP_3RD: SKTCLR IRQT1

BR LOOP_3RD ; 2回目のロウ・レベル出力をウエイト


; 3回目のロウ・レベル出力を開始

RET


6.4.6 タイマ・カウンタ応用上の注意

(1)タイマ・スタート時の誤差

タイマ・スタート (TMnのビット3を"1"にセット)後,一致信号が発生するまでの時間は(モジュロ・レジスタの内容 + 1) x 分解能の式で求めた値に対し,最大でカウント・パルス(CP)1クロック分の誤差が生じます。これは次の図に示すように,CPに対してタイマ・カウンタ・カウント・レジスタTnのクリアが非同期で行われるためです。



またCPの周波数が 1 マシン・サイクル以上の場合 , タイマ・スタート (TMnのビット 3 を " 1 " に セット) 後 , 一致信号が発生するまでの時間は , (モジュロ・レジスタの内容 + 1) \times 分解能の式で 求めた値に対し , 最大でCP2クロック分の誤差が生じます。これは , 次の図に示すようにCPに対して TnのクリアがCPUクロックを基に非同期で行われるためです。



備考 n = 0-2

(2)タイマ・スタート時の注意

通常タイマ・スタート (TMnのビット3を"1"にセット)によってカウント・レジスタTnと割り込み要求フラグIRQTnはクリアされますが、タイマが動作モードにあり、IRQTnのセットと、タイマ・スタートが同一タイミングで発生した場合には、IRQTnをクリアできない場合が生じます。これは、IRQTnをベクタ割り込みとして使用しているときは問題ありませんが、IRQTnをテストする応用の場合には、タイマ・スタートを行ったにもかかわらず、IRQTnがセットされていることになり不都合を生じます。したがって、IRQTnが立つ可能性のあるタイミングでタイマ・スタートする場合にはいったん、タイマを停止 (TMnのビット2を"0"にする)させてから再スタートするか、タイマ・スタートを2回行うようにしてください。


例 IRQTnが立つ可能性のあるタイミングでのタイマ・スタート

SEL	MB15	
MOV	XA, #0	
MOV	TMn, XA	; タイマを停止
MOV	XA, #4CH	
MOV	TMn, XA	; 再スタート
または		
SEL	MB15	
SET1	TMn.3	
SET1	TMn.3	; 再スタート


備考 n = 0-2

(3)カウント・パルス変更時の注意

タイマ・カウンタ・モード・レジスタ (TMn)を書き換えてカウント・パルス (CP)を変更した場合,その指定は命令実行直後から有効になります。




CP変更時のクロックの組み合わせにより,次図のようにヒゲ状(または)のCPが発生することも考えられます。この場合,ミス・カウントあるいはカウント・レジスタ(Tn)の内容が破壊される可能性がありますので,CPを変更する場合は必ず,TMnのビット3を"1"にして,タイマの再スタートも同時に行ってください。




備考 n = 0-2

(4)モジュロ・レジスタ変更後の動作

タイマ・カウンタ・モジュロ・レジスタ (TMODn) とハイ・レベル期間設定用タイマ・カウンタ・モジュロ・レジスタ (TMOD2H) の変更は,8 ビット・データ・メモリ操作命令を実行した時点で行われます。




TMODnの変更後の値が,タイマ・カウンタ・カウント・レジスタ(Tn)の値よりも小さい場合には,Tnはカウントを継続しオーバフローして 0 から再カウントします。したがって,TMODn, TMOD2Hの変更後の値(m)が変更前の(n)より小さい場合には,TMODn, TMOD2Hを変更後,タイマを再スタートさせる必要があります。




(5)キャリア・ジェネレータ応用上の注意(スタート時)

キャリア・クロックを発生させるとき,タイマ・スタート(TM2のビット3を"1"にセット)後,初回のキャリア・クロックのハイ・レベル期間は,(モジュロ・レジスタの内容 + 1) x 分解能の式で求めた値に対し,最大でカウント・パルス(CP)1クロック分(CPの周波数が1マシン・サイクル以上の場合は,最大でCP2クロック分)の誤差が生じます(詳細は,(1)タイマ・スタート時の誤差を参照してください)。

初回のコードとしてキャリアを出力する場合, ノー・リターン・ゼロ・フラグ (NRZ)を "1"にセットしたあとにタイマ・スタート (TM2のビット3を "1"にセット)を行うと, 初回のキャリア・クロックのハイ・レベル期間はタイマ・スタート時の誤差が含まれます。



したがって,初回のコードとしてキャリアを出力する場合,タイマ・スタート(TM2のビット3を"1"にセット)したあとに,NRZを"1"にセットするようにしてください。




(6)キャリア・ジェネレータ応用上の注意(リロード時)


PTO2端子にキャリアを出力するとき,リロード(タイマ・カウンタ(チャネル1)の割り込み発生により,ノー・リターン・ゼロ・バッファ・フラグ(NRZB)の内容がノー・リターン・ゼロ・フラグ(NRZ)へ転送され,NRZの内容が,"1"に更新)後,初回のキャリアが発生するまでの時間は,最大でキャリア・クロック1クロック分の遅れを生じます。

これは,次の図に示すように,キャリア・クロックに対してリロードが非同期で行われるためであり,またキャリアのハイ・レベル期間を一定に保つためでもあります。

<リロード後の遅れが最小の場合>




<リロード後の遅れが最大の場合>




(7) キャリア・ジェネレータ応用上の注意(再スタート時)

キャリア・クロックがハイ・レベル (TOUT F/Fが" 1"を保持)のとき,ノー・リターン・ゼロ・フラグ (NRZ)の内容を直接書き換えることにより強制的にリロードを行い,さらにタイマ再スタート (TM2のビット3を"1"にセット)を行う場合,次の図に示すようにPTO2端子にキャリアが出力されないことがあります。



同様にキャリア・クロックがハイ・レベル(TOUT F/Fが"1"を保持)のとき,NRZの内容を直接書き換えることにより強制的にリロードを行い,さらにタイマ再スタート(TM2のビット3を"1"にセット)を行う場合,次の図に示すようにPTO2端子に出力されるキャリアのハイ・レベル期間が長くなることがあります。



6.5 プログラマブル・スレッシュホールド・ポート (アナログ入力ポート)

 μ PD754244は,スレッシュホールド電圧(基準電圧)を16段階に変えられるアナログ入力端子(PTH00, PTH01)を備えています。このアナログ入力端子により,次の動作が可能です。

- (1)コンパレータ動作
- (2) 4 ビット分解能A/Dコンバータ動作(ソフトウエア制御)
- 注意 プログラマブル・スレッシュホールド・ポートを使用する場合,ポート6の内蔵プルアップ抵抗の 接続を指定しないでください。

6.5.1 プログラマブル・スレッシュホールド・ポートの構成と動作

プログラマブル・スレッシュホールド・ポートは,図6-49のように構成されています。

プログラマブル・スレッシュホールド・ポート・モード・レジスタ (PTHM) の設定により選択されたスレッシュホールド電圧 (VREF) とPTH00, PTH01入力が, コンパレータにより比較され, その結果がプログラマブル・スレッシュホールド・ポート入力ラッチにラッチされます。

VREF > 端子入力電圧: 0 VREF < 端子入力電圧: 1

PTHMの下位4ビットによってVREFを設定後,PTHMのビット6により決まる変換時間までの間に変換は終了し,プログラマブル・スレッシュホールド・ポート入力ラッチにデータが格納されます。比較結果を得るには,PTHMの変更によりVREFを変更後,PTHMのビット6によって決まる変換時間(最大)を経てからデータを読み出すことが必要です。

なお,プログラマブル・スレッシュホールド・ポートをPCC = 0000B(低速モード)で使用する場合は,必ずPTHMのビット 6 を 0 として変換時間を長く設定してください。PCC = 0010Bまたは0011Bで使用する場合は,PTHMのビット 6 を 1 として変換時間を短くすることができます。

入力ラッチは,メモリ操作命令により読み出し,テストができます。また,ラッチの内容はRESET信号発生により不定となります。

入力バッファ PTH0 PTH00 ○ プログラマブル・ スレッシュホールド・ ポート入力ラッチ(2) 入力バッファ PTH01 ○ 動作 / 停止 スタンバイ・モード信号 部 AV_REF バ PTHM7 ス $\frac{1}{2}R \geqslant$ PTHM6 PTHM5 R \$ PTHM4 8 MPX PTHM3 VREF PTHM2 PTHM1 PTHM0 PTHM

図6-49 プログラマブル・スレッシュホールド・ポートのブロック図

6.5.2 プログラマブル・スレッシュホールド・ポート・モード・ レジスタ (PTHM)

PTHMは,プログラマブル・スレッシュホールド・ポートの動作モードを設定する8ビット・レジスタで,8ビット・メモリ操作命令で設定します。

PTHMは,下位4ビットで各コンパレータに入力するスレッシュホールド電圧を,16通り

$$\left(\mathsf{AV}_{\mathsf{REF}} \times \frac{0.5}{16} - \mathsf{AV}_{\mathsf{REF}} \times \frac{15.5}{16} \right)$$
 に選択できます。

また最上位ビットによってコンパレータの動作を停止させ、消費電流を低減することができます。RESET 信号発生により全ビット 0 にクリアされ、動作停止モードになります。

注意1.PTHMのビット4,5には必ず0を書き込んでください。

- 2.PTHMのビット7が1のまま,つまりコンパレータ動作の状態のままSTOP命令あるいはHALT 命令を実行した場合,コンパレータの動作は停止します。PTHOの読み出しは,スタンバイ・ モード解除後,PTHO0,PTHO1に電圧を入力し,変換時間経過後に行ってください。
- プログラマブル・スレッシュホールド・ポートの変換結果は,コンパレータ動作を停止させると不定になります。

変換結果はコンパレータ動作の状態で読み出してください。

図6-50 プログラマブル・スレッシュホールド・ポート・モード・レジスタ (PTHM) のフォーマット

アドレス 7 6 5 4 3 2 1 0 略 号 FD6H PTHM7 PTHM6 0 0 PTHM3 PTHM2 PTHM1 PTHM0 PTHM

コンパレータ動作モード指定

PTHM7	動作モード
0	コンパレータ動作停止
1	コンパレータ動作

変換時間(最大)の選択注

PTHM6	変換時間
0	17×32/fx (130 μs)
1	17×8/fx (32.4 μs)

()内は µ PD754244のfx = 4.19 MHz動作時

スレッシュホールド電圧の選択


PTHM3-PTHM0による設定値	選択されるVREF
n	AV _{REF} × $\frac{(n+0.5)}{16}$
(0 n 15)	16

注 PCC = 0010Bまたは0011Bの場合のみ, "PTHM6 = 1"に設定可能です。

6.5.3 プログラマブル・スレッシュホールド・ポートの応用

(1) PTH00端子に入力されたアナログ入力電圧を,4ビット分解能でA/D変換する。

図6-51 プログラマブル・スレッシュホールド・ポートの応用例



プログラム例 変換結果はビット・シーケンシャル・バッファBSB0 (**6** . **6** . **ビット・シーケンシャ** ル・バッファ参照) に格納されます。

ADCONV: SET MBE

SEL MB15

MOV HL, #0D3H ; H PTH0の上位4ビット, L ビット3指定

MOV XA, #0C0H

MOV BSB0, A ; BSB0 0

LOOP: SET1 BSB0, @L

MOV A, BSB0

MOV PTHM, XA ; 比較スタート

MOV A, #04H ; 36マシン・サイクル・ウエイト

WAIT: INCS A

BR WAIT

MOV1 CY, @H + PTH0.0 ; 変換結果入力 MOV1 BSB0. @L, CY ; 変換結果格納

DECS L

BR LOOP

; 変換終了

6.6 ビット・シーケンシャル・バッファ......16ビット

ビット・シーケンシャル・バッファ(BSB)は、ビット操作用の特殊データ・メモリで、特にアドレスおよびビット指定を順次変更してビット操作が容易にできるので、ビット長の長いデータをビット単位で処理するときに便利です。

このデータ・メモリは16ビット構成になっており、ビット操作命令のpmem. @Lアドレシングが可能で、Lレジスタにより間接ビット指定ができます。この場合、Lレジスタをプログラム・ループ内でインクリメント / デクリメントするだけで順次指定ビットを移動させながら処理を進めることができます。




図6-52 ビット・シーケンシャル・バッファのフォーマット

- 備考1.pmem. @Lアドレシングでは,Lレジスタに対応して指定ビットが移動します。
 - **2.** pmem. @Lアドレシングでは, MBE, MBSの指定にかかわらずに, いつでもBSBを操作できます。

直接アドレシングでもデータ操作が可能です。 1 ビット, 4 ビット, 8 ビットの直接アドレシングとpmem. @Lアドレシングとを合わせて, 1 ビット・データの連続入力や連続出力などに応用できます。なお, 8 ビット操作の場合は, BSB0, BSB2を指定して上位,下位 8 ビットずつを操作します。

例 BUFF1, 2の16ビット・データをポート3のビット0からシリアルに出力する。

CLR1 MBE

MOV XA, BUFF1

MOV BSB0, XA ; BSB0, 1をセット

MOV XA, BUFF2

MOV BSB2, XA ; BSB2, 3をセット

MOV L, #0

LOOP0: SKT BSB0, @L ; BSBの指定ビットをテスト

BR LOOP1

NOP ; ダミー (タイミング調整)

SET1 PORT3.0 ; ポート3のビット0をセット

BR LOOP2

LOOP1: CLR1 PORT3.0 : ポート3のビット0をクリア

NOP ; ダミー (タイミング調整)

NOP

LOOP2: INCS L ;L L+1

BR LOOP0

RET

第7章 割り込み機能とテスト機能

 μ PD754244には,6種類のベクタ割り込みソースと,1種類のテスト入力があり多彩な応用が可能です。また, μ PD754244の割り込み制御回路には次のような特色があり,非常に高速な割り込み処理が可能となります。

(1)割り込み機能

- (a)割り込み許可フラグ(IE×××)と,割り込みマスタ許可フラグ(IME)により受け付け可否を制御できるハードウエア制御のベクタ割り込み機能。
- (b) 割り込みスタート・アドレスを任意に設定可能。
- (c)割り込みプライオリティ選択レジスタ(IPS)により優先順位が指定できる多重割り込み機能。
- (d)割り込み要求フラグ(IRQ×××)のテスト機能(ソフトウエアで割り込み発生の確認可能)。
- (e) スタンバイ・モードの解除(割り込み許可フラグにより,解除する割り込みの選択可能)。


(2)テスト機能

- (a) ソフトウエアでテスト要求フラグ(IRQ2)発生の確認可能。
- (b) スタンバイ・モードの解除 (テスト許可フラグにより,解除するテスト・ソースの選択可能)。

7.1 割り込み制御回路の構成

割り込み制御回路は図7 - 1のように構成されており,各ハードウエアはデータ・メモリ空間にマッピングされています。

図7-1 割り込み制御回路ブロック図



注1. ノイズ除去回路(ノイズ除去回路選択時はスタンバイ・リリース不可)

2.INT2端子はありません。IM20, IM21 = 1, 0のときKRn端子の立ち下がりエッジで割り込み要求フラグ(IRQ2)をセットします。

7.2 割り込みソースの種類とベクタ・テーブル

 μ PD754244には,次の 6 種類の割り込みソースがあり,ソフトウエア制御による多重割り込みが可能です。

表7-1 割り込みソースの種類

割り込みソース		内/外	割り込み優先順位 ^注	ベクタ割り込み要求信号
				(ベクタ・テーブル・アドレス)
INTBT	(ベーシック・インターバル・タイマ / ウォッチドッグ・	内	1	VRQ1 (0002H)
	タイマからの基準時間間隔信号)			
INT0	(立ち上がり,立ち下がりエッジ選択)	外	2	VRQ2 (0004H)
INTT0	(タイマ・カウンタ0のカウント・レジスタとモジュロ・	内	3	VRQ5 (000AH)
	レジスタとの一致信号)			
INTT1	(タイマ・カウンタ 1 のカウント・レジスタとモジュロ・	内	4	VRQ6 (000CH)
	レジスタとの一致信号)			
INTT2	(タイマ・カウンタ 2 のカウント・レジスタとモジュロ・	内		
	レジスタとの一致信号)			
INTEE	(EEPROMの書き込み終了信号)	内	5	VRQ7 (000EH)

注 割り込み優先順位は,複数の割り込み要求が同時に発生した場合に,優先される順位です。

図7-2 割り込みベクタ・テーブル

ア	ドリ	レ	ス
---	----	---	---




表7-1の中で,割り込み優先順位と書かれているのは,複数の割り込み要求が同時に発生した場合や,複数の割り込み要求が保留されていた場合に,割り込みが実行される順位を示します。

ベクタ・テーブルには割り込み処理の開始アドレスと,割り込み処理中のMBE, RBEの設定値を書き込みます。ベクタ・テーブルの設定は,アセンブラ疑似命令(VENTn: n=1,2,5-7)によって行います。

例 INTBTのベクタ・テーブルの設定

アドレス0002のベクタ・テーブル

割り込み処理ルーチンでのMBEの設定

割り込み処理ルーチンでのRBEの設定

割り込み処理ルーチンの開始アドレスを示すシンボル

注意 VENTn (n = 1, 2, 5-7) 命令のオペランドに記述した内容 (MBE, RBE, 開始アドレス) は, 2n番 地のベクタ・テーブル・アドレスに格納されます。

例 INTBTとINTTOのベクタ・テーブルの設定。

VENT1 MBE = 0, RBE = 0, GOTOBT; INTBTスタート・アドレス

VENT5 MBE = 0, RBE = 1, GOTOT0; INTT0スタート・アドレス

7.3 割り込み機能を制御する各種ハードウエア

(1)割り込み要求フラグ,割り込み許可フラグ

割り込み要求フラグ(IRQ×××)には,割り込みソースに対応して次に示す6つがあります。

 INT0割り込み要求フラグ(IRQ0)
 タイマ・カウンタ 0 割り込み要求フラグ(IRQT0)

 BT割り込み要求フラグ(IRQBT)
 タイマ・カウンタ 1 割り込み要求フラグ(IRQT1)

 EEPROM割り込み要求フラグ(IRQEE)タイマ・カウンタ 2 割り込み要求フラグ(IRQT2)

割り込み要求フラグは,割り込み要求発生で"1"にセットされ,割り込み処理が実行されると自動的に"0"にクリアされます。ただし,IRQT1とIRQT2はベクタ・アドレスを共用しているのでクリア動作が異なります(7.6 ベクタ・アドレス共用割り込み処理参照)。

割り込み許可フラグ(IE×××)には,割り込み要求フラグに対応して次に示す6つがあります。

 INTO割り込み許可フラグ (IEO)
 タイマ・カウンタ 0 割り込み許可フラグ (IETO)

 BT割り込み許可フラグ (IEBT)
 タイマ・カウンタ 1 割り込み許可フラグ (IET1)

 EEPROM割り込み許可フラグ (IEEE)
 タイマ・カウンタ 2 割り込み許可フラグ (IET2)

割り込み許可フラグは,内容が"1"のとき割り込みを許可し,"0"のとき禁止します。

割り込み要求フラグがセットされ,割り込み許可フラグが割り込みを許可している場合,ベクタ割り 込み要求(VRQn: n=1,2,5-7)が発生します。この信号はスタンバイ・モードの解除にも使用され ます。

割り込み要求フラグと,割り込み許可フラグは,ビット操作命令,および4ビット・メモリ操作命令により操作します。ビット操作命令の場合は,MBEの設定にかかわらず常に直接操作できます。また,割り込み許可フラグはEI IE×××命令,DI IE×××命令で操作します。割り込み要求フラグのテストには通常SKTCLR命令を使用します。

例 EI IEO ; INTO許可 DI IET1 ; INTT1禁止

SKTCLR IRQBT ; IRQBTが1ならばスキップしてクリアする。

割り込み要求フラグを命令によりセットすると,割り込みが発生していなくても発生した場合と同様 にベクタ割り込みが実行されます。

RESET信号発生により,割り込み要求フラグと割り込み許可フラグは"0"にクリアされ,すべての割り込みは禁止されます。

表7-2 割り込み要求フラグのセット信号

割り込み	割り込み要求フラグのセット信号	割り込み
要求フラグ	割り込み安水ノブグのビット信号	許可フラグ
IRQBT	ベーシック・インターバル・タイマ / ウォッチドッグ・タイマによる基準時間間隔信号で	IEBT
	セット。	
IRQ0	INTO/P61端子入力信号のエッジ検出によりセット。検出エッジはINTOエッジ検出モード・	IE0
	レジスタ(IMO)により選択。	
IRQT0	タイマ・カウンタ 0 からの一致信号でセット。	IET0
IRQT1	タイマ・カウンタ 1 からの一致信号でセット。	IET1
IRQT2	タイマ・カウンタ 2 からの一致信号でセット。	IET2
IRQEE	EEPROM書き込み終了信号でセット。	IEEE

(2)割り込みプライオリティ選択レジスタ (IPS)

割り込みプライオリティ選択レジスタは,多重割り込みが可能な高位の割り込みを選択するレジスタで,下位3ビットにより指定します。

ビット 3 は ,すべての割り込みを禁止するか否かを指定する ,割り込みマスタ許可フラグ (IME) となっています。

IPSは4ビット・メモリ操作命令で設定されますが,ビット3はEI/DI命令により,セット/リセットされます。

IPSの下位3ビットの内容を変更する場合は,割り込みが禁止されている(IME = 0)状態で行う必要があります。

例 DI ; 割り込み禁止

CLR1 MBE

MOV A, #1001

MOV IPS, A ; INTBTを高位の割り込みにし,割り込みを許可する

RESET信号発生により全ビットが"0"にクリアされます。




図7-3 割り込みプライオリティ選択レジスタ

注 IPSにこの値を設定すると, IPS = x000B(どの割り込みも高位の割り込みとしない)と設定した場合と同じになります。

(3) INTOのハードウエア

(a) INTOの構成を図7 - 4に示します。検出エッジを立ち上がりとするか,立ち下がりとするかを 選択できる外部割り込み入力となっています。

また、INTOは、サンプリング・クロックによるノイズ除去機能を持っています(**図7 - 5 ノイズ除去回路の入出力タイミング**参照)。ノイズ除去回路によって、サンプリング・クロックの2周期分^注より幅の狭いパルスはノイズとして除去されます。ただし、サンプリング・クロックの1周期分以上のパルスは、サンプリングを行うタイミングによっては、割り込み信号として受け付けられる場合もあります(**図7 - 5 (a)**参照)。サンプリング・クロックの2周期分以上のパルスは確実に割り込み信号として受け付けることができます。

INTOは,サンプリング・クロックとして とfx/64の2つを持っており,どちらかを選択して使用できるようになっています。その選択はINTOエッジ検出モード・レジスタ(IMO)のビット3 (IMO3)で行います(**図7 - 6**参照)。


また,検出エッジの選択は,INT0エッジ検出モード・レジスタ(IM0)のビット0,1(IM00,IM01)で行います。

IMOのフォーマットを図7 - 6 に示します。IMOは4 ビット操作命令によって設定します。リセット信号の発生により全ビット"0"にクリアされ,立ち上がりエッジ指定となります。

注 サンプリング・クロックが のとき : 2tcy サンプリング・クロックがfx/64のとき : 128/fx


- 注意 1.INTO/P61端子は,ポートとして入力する場合にも,ノイズ除去回路を通して入力されますので,サンプリング・クロックの2周期分以上のパルスを入力してください。
 - 2.ノイズ除去回路を選択する(IM02 = 0に設定する)と、INT0はクロックによるサンプリングを行うため、スタンバイ・モード時は動作しません(ノイズ除去回路はCPUクロックが供給されていないときは動作しません)。したがって、スタンバイ・モード時にINT0によるスタンバイ・リリースを行う必要がある場合は、ノイズ除去回路を選択しないでください(IM02 = 1に設定してください)。

図7-4 INTOの構成



注 fx/64を選択しても,INTOによるHALTモードの解除はできません。

図7-5 ノイズ除去回路の入出力タイミング



備考 tsmp = tcyまたは64/fx




図7-6 INTOエッジ検出モード・レジスタ (IMO) のフォーマット

注 この値は,システム・クロック周波数(fx)の値により異なります。

注意 エッジ検出モード・レジスタを変更すると、割り込み要求フラグがセットされる場合がありますので、あらかじめ割り込みを禁止してモード・レジスタを変更し、CLR1命令によって割り込み要求フラグをクリアしてから、割り込みを許可してください。なお、IMOの変更で、サンプリング・クロックとしてfx/64を選択した場合には、モード・レジスタ変更後16マシン・サイクル経過してから、割り込み要求フラグをクリアする必要があります。

(4)割り込みステータス・フラグ

割り込みステータス・フラグ(IST0, IST1)はCPUが現在実行中の処理のステータスを示すフラグで PSWに含まれています。

割り込みプライオリティ・コントロール回路は,このフラグの内容によって表7-3に示されるように,多重割り込みの制御を行います。

ISTO, IST1は4ビット操作命令またはビット操作命令により変更することができるため,実行中のステータスを変えて多重割り込みを行うこともできます。ISTO, IST1をビット単位で操作する場合は,MBEの設定に関係なくいつでも行うことができます。

なお,IST0,IST1を操作する場合は,操作前に必ずDI命令を実行して割り込みを禁止し,操作後にEI命令を実行して割り込みを許可するようにしてください。

IST1, IST0は,割り込み受け付け時に他のPSWとともにスタック・メモリに退避されたのち,自動的に1つ上位のステータスに変更されます。RETI命令が実行されると,もとのIST1, IST0の値が復帰します。

RESET信号の発生によりフラグの内容は"0"にクリアされます。

実行中の処理 割り込み受け付け後 IST1 IST0 CPUの処理内容 受け付け可能な割り込み要求 のステータス IST1 IST0 0 0 ステータス0 通常のプログラム処理中 すべての割り込みを受け付け 0 1 可能 ステータス1 低位の割り込み,または高位 高位の割り込みのみ受け付け 0 1 0 の割り込み処理中 ステータス2 高位の割り込み処理中 すべての割り込みの受け付け 1 0 禁止 設定禁止 1 1

表 7 - 3 IST1, IST0 と割り込み処理状態

7.4 割り込みシーケンス

割り込みが発生すると,以下の手順で処理されます。

割り込み(INT×××)発生 IRQ×××セット NO IE×××がセット IE×××セット されるまで保留 YES 対応するVRQn発生 NO IMEがセット IME = 1 されるまで保留 YES 実行中の処理の 終了まで保留 VRQnlt NO 高位の割り込み YES NO 注1 NO IST1, 0 = 00 or 0 IST1, 0 = 00 YES YES 複数のVRQnが同時に発生している場合 表7-1の割り込み順位に基づいて1つ選択。 選択された 残りの VRQn VRQn PC, PSWの内容をスタック・メモリへ退避し, 起動したVRQnに 対応するベクタ・テーブル内のデータ^{注2}をPC, RBE, MBEへセット。 IST0, 1の内容を, 00ならば01に, 01ならば10に変更。 受け付けたIRQ×××をリセット。 [′]ただし,その割り込みソースがベクタ・アドレス^ݖ を共用している場合は,7.6項参照。 割り込みサービス・プログラム処理開始番地へジャンプ

図7-7 割り込み処理シーケンス

- 注1.IST1, 0:割り込みステータス・フラグ (PSWのビット3,2;表7-3参照)
 - 2.各ベクタ・テーブルには、割り込みサービス・プログラムの開始アドレスと、割り込み開始時のMBE、 RBEの設定値をストアしておきます。

7.5 多重割り込み処理制御

μPD754244は,次の2つの方法により多重割り込みができます。

(1) 高位の割り込みを指定する多重割り込み

この方法は, μ PD754244の標準的な多重割り込み方法で,割り込みソースのうち 1 つを選び,その割り込みの多重割り込み(二重割り込み)を可能にするものです。

すなわち,割り込みプライオリティ選択レジスタ(IPS)によって指定された高位の割り込みは,実行中の処理のステータスが0および1のときに割り込み可能で,それ以外の割り込み(低位の割り込み)はステータス0のときのみ割り込み可能です(**図7-8,表7-3**参照)。

したがって、使用する割り込みのうち1つだけを多重割り込みできるようにしたい場合には、この方法を使えば、割り込み処理中での割り込み許可、禁止などの操作を行わなくても、すなわち割り込みステータス・フラグを変更しなくても、二重割り込みを実現し、かつ、ネスティング・レベルを2レベルに抑えることができます。




図7-8 高位の割り込みによる多重割り込み


(2)割り込みステータス・フラグを変更する多重割り込み

割り込みステータス・フラグをプログラムにより変更すれば,多重割り込み可能になります。すなわち,割り込み処理プログラムでIST1, IST0を " 0 , 0 " に変更し,ステータス 0 にすれば多重割り込みできます。

この方法は2つ以上の割り込みの多重割り込みを許可したい場合,あるいは三重以上の多重割り込みを行いたい場合に使用します。

IST1, IST0の変更は, あらかじめDI命令により割り込みを禁止した状態で行います。

図7-9 割り込みステータス・フラグの変更による多重割り込み



7.6 ベクタ・アドレス共用割り込み処理

INTT1とINTT2の各割り込みソースはベクタ・テーブルを共用しているため,以下に示すように割り込みソースの選択を行います。

(1)一方の割り込みのみ使用する場合

ベクタ・テーブルを共用する 2 種類の割り込みソースのうち,必要とする割り込みソースの割り込み許可フラグを"1"にセット,もう一方の割り込み許可フラグを"0"にクリアします。この場合,許可した($IE \times \times \times = 1$)方の割り込みソースにより割り込み要求を発生し,受け付けられるとその割り込み要求フラグはリセットされます。

(2)両方の割り込みを使用する場合

2種類の割り込みソースに対応する割り込み許可フラグを共に" 1 "にセットします。この場合, 2 種類の割り込みソースの割り込み要求フラグの論理和が割り込み要求となります。

この場合,一方あるいは両方の割り込み要求フラグのセットによる割り込み要求が受け付けられても どちらの割り込み要求フラグもリセットされません。これは,割り込み処理内でどちらの割り込みが発 生したかを確認するためです。

したがって,この場合は割り込みサービス・ルーチンでどちらの割り込みソースによる割り込みかを 判断する必要があります。それは,割り込みサービス・ルーチンの最初にSKTCLR命令で割り込み要求 フラグをチェックすることにより行います。

この割り込み要求フラグのテスト&クリアを行ったとき,両方の要求フラグがセットされていると, 一方の要求フラグがクリアされても割り込み要求は残ります。この割り込みが「高位の割り込み」とし て選択されていた場合には,残った割り込み要求により二重割り込み処理に入ります。


すなわち,テストしない方の割り込み要求が先に処理されることになります。一方,「低位の割り込み」の場合には,残った割り込みは保留されますから,テストした方の割り込み要求が先に処理されます。したがって,表7-4のように,「高位の割り込み」であるか否かによって共用割り込み判別方法は異なります。

表7-4 共用割り込みの判別

「高位の割り込み」の場合	割り込みを禁止し,優先したい割り込み要求
	フラグをテストする。
「低位の割り込み」の場合	優先したい割り込みソースの割り込み要求フ
	ラグをテストする。

例1.INTT1とINTT2の両方を「高位の割り込み」として使用し、INTT2を優先する場合。 DI SKTCLR IRQT2 ; IRQT2 = 1? BR VSUBBT INTT2の処理 ルーチン ΕI RETI VSUBBT: CLR1 IRQT1 INTT1の処理 ルーチン ΕI

2.INTT1とINTT2の両方を「低位の割り込み」として使用しINTT2を優先する場合。




RETI

7.7 割り込み処理までのマシン・サイクル

 μ PD754244では,割り込み要求フラグ(IRQ \times \times \times)がセットされてから割り込みルーチンのプログラムを実行するまでのマシン・サイクルは,次のようになります。

(1)割り込み制御命令実行中にIRQ×××がセットされた場合

割り込み制御命令実行中にIRQ×××がセットされた場合には、続く1命令を実行したのち、3マシン・サイクルの割り込み処理を行ったあと割り込みルーチンのプログラムを実行します。



A:IRQ×××セット

B: 続く1命令を実行(1-3マシン・サイクル;命令により異なる)

C:割り込み処理(3マシン・サイクル)


D:割り込みルーチンの実行

- 注意 1 . 割り込み制御命令が連続している場合には,最後に実行した割り込み制御命令に続く1命令を実行したのち,3マシン・サイクルの割り込み処理を行ったあと割り込みルーチンのプログラムを実行します。
 - 2.IRQ×××がセットされるタイミング(上図のA)または,そのあとのタイミングでDI命令を実行すると,セットされたIRQ×××の割り込み要求は次にEI命令を実行するまで保留されます。
- **備考1**.割り込み制御命令とは、割り込み関係のハードウエア(データ・メモリのFB×H番地)を操作する命令です。この命令には、DI命令、EI命令があります。
 - 2.割り込み処理の3マシン・サイクルは,割り込み受け付け時に操作されるスタックの操作時間などです。

(2)(1)以外の命令実行中にIRQ×××がセットされた場合

(a) 実行中の命令の最終マシン・サイクルでIRQ×××がセットされた場合

この場合は,実行中の命令に続く1命令を実行したのち,3マシン・サイクルの割り込み処理を 行ったあと割り込みルーチンのプログラムを実行します。



A:IRQ×××セット

B: 続く1命令を実行(1-3マシン・サイクル;命令により異なる)


C:割り込み処理(3マシン・サイクル)

D:割り込みルーチンの実行

注意 続く命令が割り込み制御命令の場合には、最後に実行した割り込み制御命令に続く1命令を実行したのち、3マシン・サイクルの割り込み処理を行ったあと割り込みルーチンのプログラムを実行します。またIRQ×××がセットされたあとに実行される割り込み制御命令がDI命令の場合には、セットされたIRQ×××の割り込み要求は保留されます。

(b) 実行中の命令の最終マシン・サイクル以前でIRQ×××がセットされた場合

この場合は,実行中の命令ののち,3マシン・サイクルの割り込み処理を行ったあと割り込みルーチンのプログラムを実行します。



A:IRQ×××セット

C:割り込み処理(3マシン・サイクル)

D:割り込みルーチンの実行

7.8 割り込みの効果的な使い方

割り込み機能は,次のように使用すると効果的です。

(1) 通常ルーチンと割り込みルーチンでレジスタ・パンクを使い分ける

通常ルーチンではRBE = 1, RBS = 2としてレジスタ・バンク 2 , 3を使用します。一重の割り込み処理ルーチンではRBE = 0として , レジスタ・バンク 0を使用することによってレジスタの退避 / 復帰は一切必要なくなります。二重の割り込み処理ではRBE = 1として , PUSH BS命令によりレジスタ・バンクを退避し , RBS = 1としてレジスタ・バンク 1を使用します。

(2)ソフトウエア割り込みをディバグに使う

割り込み要求フラグを命令によってセットしても,割り込みが発生したときと同じ動作をします。不 定期の割り込みのディバグや割り込みが同時に発生した場合のディバグなどは,命令によって,割り込 み要求フラグをセットすることによって効率的に行うことができます。

7.9 割り込みの応用


割り込み機能を使用する場合は,まず,メイン・プログラムで次のように設定します。

- (a)使用する割り込み許可フラグをセット(EI IE×××命令)
- (b) INTOを使用する場合は,アクティブ・エッジの選択(IMOセット)。
- (c) 二重割り込み(高位の割り込みによる)を使用する場合は,IPSを設定(同時にIMEセットもできる)。
- (d)割り込みマスタ許可フラグをセット(EI命令)。

割り込み処理プログラムでは,ベクタ・テーブルによってMBE, RBEが設定されます。ただし,「高位の割り込み」に指定された割り込みでは,レジスタ・バンクの退避と設定が必要です。

割り込み処理プログラムからの復帰はRETI命令を使用します。

(1)割り込みの許可・禁止



RESET信号により, すべての割り込みは禁止。

EI IE×××命令により、割り込み許可フラグをセット。

この段階ではまだすべての割り込みは禁止


EI命令により、割り込みマスタ許可フラグをセット。

この段階で, INTO, INTT1が許可される。

DI IE×××命令により、割り込み許可フラグをクリア、INTOが禁止される。

DI命令によりすべての割り込みが禁止。

(2) INTBT, INTO (立ち下がりエッジ・アクティブ), INTTOを使用する例, 多重割り込みはしない (すべて低位の割り込み)



RESET信号により, すべての割り込みが禁止され, ステータス0になる。

RBE = 1をリセット・ベクタ・テーブルで指定し,SEL RB2命令でレジスタ・バンク 2 , 3 を使用。

INTOを立ち下がりエッジ・アクティブに設定。

EI, EI IE×××命令により割り込み許可

INTOの立ち下がりにより、INTO割り込み処理プログラムをスタート。ステータスは1に変更され、すべての割り込みは禁止される。

RBE = 0となり, レジスタ・バンク0, 1を使用。

RETI命令により割り込みから復帰。ステータスは0に戻り,割り込みは許可される。

備考 この例のようにすべての割り込みを「低位の割り込み」として使用する場合は,メイン・プログラムではRBE = 1, RBS = 2として,レジスタ・バンク2,3を割り込み処理プログラムではRBE = 0としてレジスタ・バンク0,1を使えば,レジスタの退避/復帰はまったく不要となります。

リセット 一 ; RBE=1, MBE=0 SEL RB2 ΕI IEBT IET0 ΕI ΕI IET2 MOV A, #9 MOV IPS, A ステータス0 < INTO処理プログラム > ; RBE=0 < INTBT処理プログラム > ステータス1 ; RBE=1 INTTO -SEL RB1 INTBT -ステータス2 SEL RB2 RETI ステータス1 ステータス0 RETI

(3)「高位の割り込み」による多重割り込み(INTBTを高位, INTTO, INTT2を低位の割り込み)

IPSの設定により, INTBTを「高位の割り込み」とし, 同時に割り込み許可。

低位の割り込みINTT0発生により,INTT0処理プログラム開始,ステータス 1 となり低位の割り込みは禁止。 RBE = 0としてレジスタ・バンク 0 を使用。


高位の割り込みINTBT発生により,二重割り込み実行。ステータスとなりすべての割り込み禁止。

RBE = 1, RBS = 1としてレジスタ・バンク 1 を使用 (使用するレジスタだけをPUSH命令で退避してもよい)。

RBSを2に戻し,リターン。ステータスは1に戻る。

(4)保留割り込みの実行 割り込み禁止中の割り込み入力

<メイン・プログラム>




割り込み禁止中にINTOがセットされても要求フラグは保留される。 EI命令で割り込みが許可された時点で、INTO処理プログラム・スタート。 と同様。

保留されていたINTTOが許可された時点で、INTTO処理プログラム・スタート。

(5)保留割り込みの実行 低位の割り込みが同時に2つ発生






「低位の割り込み」INTOとINTTOが同時(同一命令実行中)に発生した場合は,割り込み順位の高いINTOを先に実行(INTTOは保留される)。

RETI命令により、INTO処理プログラムが終わると保留されていたINTTO処理プログラムをスタート。

★ (6)保留割り込みの実行 割り込み処理中の割り込み発生(INTBTを高位,INTTO,INTT2を 低位の割り込み)




高位の割り込みINTBTと低位の割り込みINTTOが同時に発生すると,高位の割り込み処理を開始 (高位の割り込み処理中に,高位の割り込みが発生するおそれがないことが確実ならDI IE××は 不要)。


高位の割り込み実行中に低位の割り込みが発生すると,割り込みは保留される。

高位の割り込みを終了すると、保留されていた低位の割り込みのうち割り込み順位の高いINTTO 処理が実行される。

INTTO処理が終了すると保留されていたINTT2が処理される。

(7)二重割り込みを2つ許可する。 INTTOとINTOは二重割り込みを許可。INTBT, INTT2は一重割り込み





二重割り込みを許可しない割り込みINTBTの発生によりINTBT処理プログラムをスタート。ステータスは1となる。

ISTOのクリアにより,ステータスを0にする。二重割り込みを許可しないINTBTとINTT2を禁止。

二重割り込みを許可するINTTO発生により、二重割り込み実行、ステータス1となり、すべての割り込みは禁止される。

INTTO処理終了により,ステータスは0に戻る。

禁止していたINTBT, INTT2を許可して復帰。

7.10 テスト機能

7.10.1 テスト・ソースの種類

μPD754244には,テスト・ソースINT2があります。INT2は,エッジ検出テスタブル入力です。

表7-5 テスト・ソースの種類

テスト・ソース	内/外
INT2(KR4-KR7端子への入力のいずれかの立ち下がりエッジ検出)	外

7.10.2 テスト機能を制御する各種ハードウエア

(1)テスト要求フラグ,テスト許可フラグ

テスト要求フラグ (IRQ2) は , テスト要求発生 (INT2) で " 1 " にセットされます。テスト処理が 実行されたら , ソフトウエアで " 0 " にクリアしてください。

テスト許可フラグ (IE2) は , テスト要求フラグに対応しており , 内容が " 1 " のときスタンバイ・ リリース信号を許可し , " 0 " のとき禁止します。

テスト要求フラグ , テスト許可フラグがともに" 1 "にセットされている場合 , スタンバイ・リリース信号を発生します。

表7-6にテスト要求フラグのセット信号を示します。

表7-6 テスト要求フラグのセット信号

テスト要求フラグ	テスト要求フラグのセット信号	テスト許可フラグ
IRQ2	KR4/P70-KR7/P73端子への入力のいずれかの立ち下がりエッジ検出によりセット。検出	IE2
	エッジはINT2エッジ検出モード・レジスタ(IM2)により選択。	

(2) キー割り込み (KR4-KR7) のハードウエア

KR4-KR7の構成を図7 - 10に示します。

キー割り込みでのエッジ検出により、IRQ2セット信号が出力されます。いずれの端子の立ち下がり入力を選択するかは、INT2エッジ検出モード・レジスタ(IM2)で行います。

IM2のフォーマットを図7 - 11に示します。IM2は4ビット操作命令によって設定します。リセット信号の発生により全ビット"0"にクリアされます。

図7 - 10 KR4-KR7のプロック図




図7-11 INT2エッジ検出モード・レジスタ (IM2) のフォーマット



- 注意 1 . エッジ検出モード・レジスタを変更すると , テスト要求フラグがセットされる場合がありますので , あらかじめテスト入力を禁止してモード・レジスタを変更し , CLR1命令によってテスト要求フラグをクリアしてから , テスト入力を許可してください。
 - 2. KR×端子のうち1本でもロウ・レベルが入力されていると,ほかの端子に立ち下がりエッジが入力されても,IRQ2はセットされません。
 - 3. リセット時はIM2は全ビット0となっています。このため、INT2のテスト・ソースとしては何も アサインされていません。KR4-KR7端子のいずれかの立ち下がりエッジ入力による割り込みを 使用する場合は、必ずIM2を0001Bに設定してください。

(3) KRREN端子の機能

STOPモード時で, KRREN端子がハイ・レベルのとき, KR4-KR7端子のいずれかの立ち下がりエッジ入力が発生すると,システム・リセットがかかります。

 KR4-KR7端子
 動作モード
 KRREN端子
 テスト機能

 立ち下がリエッジ 信号発生
 通常動作および HALTモード
 ロウ・レベル ハイ・レベル
 IRQ2をセット

 STOPモード
 ロウ・レベル ハイ・レベル
 システム・リセット信号発生のため無効

表 7 - 7 KR4-KR7端子とKRREN端子およびテスト機能

またSTOPモードは,割り込み許可フラグを変化させることなく,KRREN端子がハイ・レベルのとき,KRn (n=4-7)端子の立ち下がりエッジ入力(キー・リターン・リセット)によって解除することができます。

第8章 スタンバイ機能

μPD754244は,システムの消費電力を低減させることのできるスタンバイ機能を持っています。スタンバイ機能には次のような2つのモードがあります。

STOPE-F

HALTモード

STOPモード, HALTモードはそれぞれ以下に示すような機能を持っています。

(1) STOPモード

システム・クロック発振回路を停止させ、システム全体が停止するモードです。CPUの消費電流は、かなり低減されます。

また,データ・メモリの低電圧(VDD = 1.8 Vまで)保持が可能です。したがって,超低消費電流で,データ・メモリの内容を保持する場合に有効です。

 μ PD754244のSTOPモードは,割り込み要求によって解除できるため,間欠動作も可能です。しかし,STOPモードの解除時に発振安定時間確保のためのウエイト時間がとられるため,割り込み要求によって,すぐ処理を開始しなければならない場合にはHALTモードを選択してください。

(2) HALTE-F

CPUの動作クロックを停止させるモードです。システム・クロック発振回路の発振は継続します。このモードでは、STOPモードほどの消費電流の低減はできませんが、割り込み要求により、すぐに処理を再開したい場合や、時計動作のような間欠動作をさせたい場合に有効です。

いずれのモードでも,スタンバイ・モードに設定される直前のレジスタ,フラグ,データ・メモリの内容はすべて保持されます。また,入出力ポートの出力ラッチ,出力バッファの状態も保持されますから,入出力ポートの状態を,あらかじめ,システム全体の消費電流が最も小さくなるように処理しておきます。

使用上の注意を次ページに示します。

- 注意 1 . スタンパイ・モードとCPUクロックを切り替えることで効率の良い低消費電流,低電圧動作が可能ですが,いずれもコントロール・レジスタを操作して新しいクロックを選択してから切り替え後のクロックで動作を開始するまでに,6.2.3 CPUクロックの設定で述べたような時間が必要です。このため,クロック切り替え機能とスタンパイ・モードを組み合わせて使用する場合には,切り替わりに必要な時間経過後,スタンパイ・モードに設定してください。
 - 2.スタンパイ・モードを使用する場合には,入出力ポートは消費電流が最小となるよう処理してください。

特に,入力ポートはオープンにしないでください。必ずロウ・レベルかハイ・レベルを入力してください。

8.1 スタンパイ・モードの設定および動作状態

表8-1 スタンバイ・モード時の各動作状態

		STOPE-F	HALTモード	
設定	全命 令	STOP命令	HALT命令	
動	クロック発生回路	動作停止	CPUクロック のみ停止(発振継続)	
動作状態	ベーシック・インターバ	動作停止	動作可能	
悲	ル・タイマ / ウォッチ		(BTモード :基準時間間隔でIRQBTを)	
	ドッグ・タイマ		セット	
			WTモード:BTのオーバフローにより	
			リセット信号発生	
	タイマ・カウンタ	動作停止	動作可能	
外部割り込み		INT0は動作不可能 ^注		
		INT2は,KRnの立ち下がり時のみ動作可能		
	CPU	動作停止		
解院	除信号	・リセット信号	・リセット信号	
		・割り込みが許可されているハードウエアか	・割り込みが許可されているハードウエアか	
		らの割り込み要求信号	らの割り込み要求信号	
		・KRREN端子が1のとき,KRnの立ち下が		
		りによって発生するシステム・リセット信		
		号 (キー・リターン・リセット)		

注 エッジ検出モード・レジスタ (IMO)のビット 2 により , ノイズ除去回路を選択しない場合 (IMO2 = 1のとき)のみ動作可能。

STOPモードにはSTOP命令で,HALTモードにはHALT命令で設定します(STOP命令,HALT命令は,それぞれPCCのビット 3 ,ビット 2 をセットする命令です)。

STOP命令, HALT命令の次には必ずNOP命令を書くようにしてください。

PCCの下位 2 ビットによってCPU動作クロックを変更する場合 , 表6 - 5 CPU**クロックの切り替えに要する最大時間**に示すようにPCCを書き換えてから , CPUクロックが変更されるまでには , 時間的なずれを生じる場合があります。 したがって , スタンバイ・モード前の動作クロックとスタンバイ・モード解除後のCPUクロックを変更するような場合には , PCCを書き換えてからCPUクロックの変更に必要なマシン・サイクル経過後にスタンバイ・モードを設定します。

スタンバイ・モードでは,汎用レジスタ,フラグ類,モード・レジスタ類,出力ラッチなど,スタンバイ・ モード中動作を停止しているすべてのレジスタとデータ・メモリのデータが保持されます。

- 注意1.μPD754244の場合,STOPモードに設定すると,X2端子が内部でVppに50 k (typ.)の抵抗でプルアップされます。
 - 2 . スタンパイ・モードを設定する前に , あらかじめすべての割り込み要求フラグをリセットしてください。

割り込み要求フラグと割り込み許可フラグの両方がセットされている割り込みソースがある場合には,スタンバイ・モードに入ってもただちに解除されます(図7-1 割り込み制御回路プロック図を参照)。

ただし,STOPモードを設定した場合は, μ PD754244では,STOP命令実行後すぐHALTモードに入り,BTMレジスタによる設定時間だけウエイトしたあと動作モードに戻ります。

また μ PD754144では,STOP命令実行後すぐHALTモードに入り, $2^9/fcc$ (512 μ s:1.0 MHz動作時)ウエイトしたあと動作モードに戻ります。

8.2 スタンバイ・モードの解除


STOPモード, HALTモードいずれも割り込み許可フラグで許可されている割り込み要求信号の発生,およびRESET信号発生により解除されます。

またSTOPモードは、割り込み許可フラグを変化させることなく、KRREN端子がハイ・レベルのとき、KRn端子の立ち下がりエッジ入力(キー・リターン・リセット)によって解除することができます。


各モードの解除動作は図8-1のようになります。

図8-1 スタンバイ・モードの解除動作(1/2)

(a) STOPモードのRESET信号発生,またはキー・リターン・リセットによる解除



(b)STOPモードの割り込み発生による解除(ただし,キー・リターン・リセットによる解除を除く)



注1. μPD754244では,マスク・オプションにより次の2つの時間を選択することができます。

2¹⁷/fx (21.8 ms: 6.0 MHz動作時, 31.3 ms: 4.19 MHz動作時)

2¹⁵/fx (5.46 ms: 6.0 MHz動作時, 7.81 ms: 4.19 MHz動作時)

なお μ PD754144では,ウエイト時間は56/fcc (56 μs: 1.0 MHz動作時)に固定されています。


2. μ PD754244では, BTMによる設定時間です。

μPD754144では,2º/fcc (512 μs: 1.0 MHz動作時)に固定されています。


備考 破線は,スタンバイを解除した割り込み要求が受け付けられた場合です。

図8-1 スタンバイ・モードの解除動作 (2/2)

(c) HALTモードのRESET信号発生による解除



(d) HALTモードの割り込み発生による解除



注 μPD754244では,マスク・オプションにより次の2つの時間を選択することができます。

2¹⁷/fx (21.8 ms: 6.0 MHz動作時,31.3 ms: 4.19 MHz動作時)

2¹⁵/fx (5.46 ms: 6.0 MHz動作時, 7.81 ms: 4.19 MHz動作時)

μPD754144では,ウエイト時間は56/fcc (56 μs: 1.0 MHz動作時)に固定されています。

備考 破線は,スタンバイを解除した割り込み要求が受け付けられた場合です。

STOPモードの解除に使用する割り込みは、該当する割り込み許可フラグ(IE)をセット(1)することにより選択します。STOPモード中に選択された割り込み要求フラグ(IRQ)がセット(1)されると、STOPモードが解除されます。

このとき,該当する割り込みのIEをセット(1)する前に,必ず,すべてのIEとIRQをクリア(0)しておきます。これは,選択以外の割り込みによってSTOPモードが解除されないためです。

次に,割り込み発生によりSTOPモードを解除する手順を示します。

すべてのIEとIRQをクリアします。

STOPモードの解除に使用する割り込みのIEをセット。

あらためてSTOPモードの解除に使用するIRQをクリアし,STOP モードに入ります。 このSTOPモード中に,選択した割り込みのIRQがセットされ,HALTモードに入ります。このあと,ウエイト時間をおいてから,通常動作モードに戻ります。

 μ PD754244では,STOPモードを割り込み発生により解除した場合,ウエイト時間はBTMの設定により決まります(表8 - 2 参照)。

発振が安定するまでの時間は,使用する発振子の種類と,STOPモード解除時の電源電圧によって変わってきます。したがって使用状況に応じてウエイト時間を選択し,STOPモードを設定する前に,BTMをセットします。

 μ PD754144では , ウエイト時間は2 9 /fcc (512 μ s: 1.0 MHz動作時) に固定されています。


втмз	STM3 BTM2 BTM1		M2 BTM1 BTM0	ウエイト時間 ^注	
BTIVIS	DTIVIZ	DIWII	BTIVIO	fx = 6.0 MHz動作時	fx = 4.19 MHz動作時
-	0	0	0	約2 ²⁰ /fx(約175 ms)	約2 ²⁰ /fx(約250 ms)
-	0	1	1	約2 ¹⁷ /fx(約21.8 ms)	約2 ¹⁷ /fx(約31.3 ms)
-	1	0	1	約2 ¹⁵ /fx(約5.46 ms)	約2 ¹⁵ /fx(約7.81 ms)
-	1	1	1	約2 ¹³ /fx(約1.37 ms)	約2 ¹³ /fx(約1.95 ms)
上記以外			設定禁止		

表8-2 BTMによるウエイト時間の選択

注 この時間は,STOPモード解除後,発振を開始するまでの時間は含みません。


注意 μ PD754244では,STOPモード解除時のウエイト時間は,RESET信号発生による場合も,割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間(図8 - 2のa)は含みません。

図8-2 STOPモード解除時のウエイト時間



また,割り込み入力ではなく,キー・リターン・リセットまたはRESET入力によってSTOPモードを解除する前には,必ず,すべての割り込み許可フラグ(IE2を含む)を図8-3に示すようにクリアしてください。

図8-3 キー・リターン・リセットまたはRESET 入力によるSTOPモードの解除



キー・リターン・リセットによる解除とRESET入力による解除の違いは次のとおりです。

	RESET入力	キー・リターン・リセット
キー・リターン・フラグ(KRF)	0	1
ウォッチドッグ・フラグ(WDF)	0	保持

8.3 スタンパイ・モード解除後の動作

- (1) RESET信号発生により解除された場合は,通常のリセット動作を実行します。
- (2)割り込み発生により解除された場合,CPUが命令実行を再開したときにベクタ割り込みを行うかどうかは,割り込みマスタ許可フラグ(IME)の内容により決まります。

(a) IME = 0 のとき

スタンバイ・モード解除後, スタンバイ・モード設定の次の命令から実行を再開します。 割り込み要求フラグは保持されています。

(b) IME = 1のとき

スタンバイ・モード解除後,2命令を実行してからベクタ割り込みが実行されます。ただし,INT2(テスタブル入力)によって解除された場合はベクタ割り込みは発生しませんから,(a)と同様の処理を行います。

8.4 スタンパイ・モードの応用

スタンバイ・モードを使用する場合には次のような手順で行います。

この項で紹介する応用例は,すべて μ PD754244の fx = 6.0 MHz動作時の場合です。 μ PD754244の fx = 4.19 MHz動作時や, μ PD754144の fcc = 1.0 MHz動作時では,同じ設定でもCPUクロックやウエイト時間が異なります。

割り込み入力あるいはポート入力による電源断などスタンバイ・モード設定要因の検出。

入出力ポートの処理(消費電流が最小となるよう処理する)。

特に,入力ポートはオープンにしないでください。必ずロウ・レベルかハイ・レベルを入力してください。

スタンバイ・モードを解除する割り込みの指定。

解除後の動作指定(割り込み処理をするかしないかによりIMEを操作)。

解除後のCPUクロックの指定(切り替える場合は,スタンバイ・モード・セットまでに必要なマシン・サイクル経過するようにする)。

解除時のウエイト時間の選択。

スタンバイ・モード設定 (STOP, HALT命令)。

(1) STOPモードの応用例(μPD754244をfx = 6.0 MHz**動作で使用する場合**)

次の条件でSTOPモードを使用する場合

INTOの立ち下がりエッジ入力によりSTOPモードを設定し,立ち上がりエッジ入力で解除する。 入出力ポートは,すべてハイ・インピーダンスとする(ハイ・インピーダンスにおいて消費電流が少なくなるように,外部で端子が処理されている場合)。


プログラムで使用する割り込みはINTBT, INTTO。ただし,これらをSTOP解除には使用しない。 解除後も割り込み許可する。

解除後は,最低速のCPUクロックで動作スタートする。

解除時のウエイト時間は約21.8 msとする。

解除後,電源の安定のためにさらに21.8 msウエイトする。またP61/INT0端子は2回チェックして,チャタリングを除去する。

タイミング・チャート



プログラム例

(INTO処理プログラム, MBE = 0)

VSUB0: SKT PORT6.1 ; P61 = 1?

BR PDOWN ; パワーダウン

SET1 BTM.3 ; パワーオン

WAIT: SKT IRQBT ; 21.8 ms ウエイト

BR WAIT

SKT PORT6.1 ; チャタリングをチェック

BR PDOWN

MOV A, #0011B

MOV PCC, A ; 高速モード設定

MOV XA.#××H) ; ポート・モード・レジスタをセット

MOV PMGm, XA

EI IEBT

EI IET0

RETI

PDOWN: MOV A, #0 ; 最低速モード

MOV PCC, A

MOV XA, #00H

MOV PMGA, XA ; 入出力ポート・ハイ・インピーダンス

DI IEBT ; INTBT, INTTO禁止

DI IETO

MOV A, #1011B

MOV BTM, A ; ウエイト時間 21.8 ms

NOP

STOP ; STOPモードをセット

NOP

RETI

(2) HALT**モードの応用例(** μ PD754244**を**fx = 6.0 MHz**動作で使用する場合)**


次の条件で間欠動作する場合


INTOの立ち下がりで,スタンバイ・モードを設定し,立ち上がりエッジ入力で解除する。 スタンバイ・モード中は175 ms間隔で,間欠動作する(INTBT)。

INTO, INTBTは低位の割り込みとする。

スタンバイ・モード中のCPUクロックは最低速とする。

タイミング・チャート





プログラム例

BTAND4: SKTCLR IRQ0 ; INT0 = 1? BR **VSUBBT** ; NO SKT PORT6.1 ; P61 = 1? ;パワー・ダウン BR **PDOWN** ; BTスタート SET1 BTM.3 WAIT: SKT **IRQBT** ; 175 ms ウエイト BR WAIT SKT PORT6.1 BR **PDOWN** MOV A, #0011B ; 高速モード PCC, A MOV (EI IEn) ; IEn 1 RETI PDOWN: MOV A, #0 ; 最低速モード MOV PCC, A (DI IEn) ; IEn 0 46マシン・サイクル確保する。 ; HALTモード SETHLT: HALT NOP RETI VSUBBT: CLR1 **IRQBT** 間欠動作時の処理 BR **SETHLT**

第9章 リセット機能

9.1 リセット機能の構成および動作


リセット入力には,外部リセット信号(RESET)とベーシック・インターバル・タイマ/ウォッチドッグ・タイマからのリセット信号,キー・リターン・リセットの3種類があります。いずれかのリセット信号が入力されると,内部リセット信号が発生します。図9-1にそれぞれの構成を示します。

マスク・オプション RESET \bigcirc ► 内部リセット信号 ウォッチドッグ・ タイマのオーバフロー → WDF 命令 KRREN \bigcirc S Q ► KRF R 命令 STOPE-F V_{DD} ワンショット・パルス発生回路 - 割り込み 立ち下がリエッジ検出回路 P70/KR4 (🔾) P71/KR5 (🔘 部 バ P72/KR6 (🔾) ス P73/KR7 ()

図9-1 リセット機能の構成

RESET信号発生によって,各ハードウエアは表9 - 1 に示すようにイニシャライズされます。リセット動作のタイミングを図9 - 2 に示します。

図9-2 RESET 信号発生によるリセット動作



注 μPD754244では,マスク・オプションにより次の2つの時間を選択することができます。

2¹⁷/fx (21.8 ms: 6.0 MHz動作時, 31.3 ms: 4.19 MHz動作時)

2¹⁵/fx(5.46 ms:6.0 MHz動作時,7.81 ms:4.19 MHz動作時)

μPD754144では,ウエイト時間は56/fcc (56 μs: 1.0 MHz動作時)に固定されています。

表9-1 各ハードウエアのリセット後の状態 (1/3)

			I
ハードウエア		スタンバイ・モード中の	動作中のRESET信号発生
		RESET信号発生	2311 3711-0-1 1 370-1
プログラム・カウンタ(PC)		プログラム・メモリの0000H番地	左に同じ
		の下位 4 ビットをPC11-PC8に,	
		0001H番地の内容をPC7-PC0に	
		セット	
PSW ‡	ャリー・フラグ(CY)	保持	不定
ス	キップ・フラグ(SK0-SK2)	0	0
割	り込みステータス・フラグ(IST0,	IST1) 0	0
1	ンク許可フラグ(MBE, RBE)	プログラム・メモリの0000H番地	左に同じ
		のビット6をRBE , ビット7を	
		MBEにセット	
スタック	・ポインタ(SP)	不定	不定
スタック	・バンク選択レジスタ(SBS)	1000B	1000B
データ・カ	メモリ(RAM)	保持	不定
データ・カ	メモリ(EEPROM)	保持 ^{注1}	保持 ^{注 2}
EEPROMライト・コントロール・レジスタ(EWC)		EWC) 0	0
汎用レジス	スタ (X, A, H, L, D, E, B, C)	保持	不定
バンク選打	Rレジスタ (MBS, RBS)	0, 0	0, 0
ベーシック	7・イ カウンタ(BT)	不定	不定
ンターバル	レ・タ モード・レジスタ(BTM	1) 0	0
イマ/ウォ	ナッチ ウォッチドッグ・タイマ	許可 0	0
ドッグ・タ	フラグ(WDTM)		
タイマ・カ	ウンタ カウンタ(TO)	0	0
(TO)	モジュロ・レジスタ (TM	MOD0) FFH	FFH
	モード・レジスタ (TMC	0	0
	TOE0, TOUT F/F	0, 0	0, 0
タイマ・カ	ウンタ カウンタ (T1)	0	0
(T1)	モジュロ・レジスタ(TM	MOD1) FFH	FFH
	モード・レジスタ (TM [*]) 0	0
	TOE1, TOUT F/F	0, 0	0, 0

注1. EEPROM書き込み動作中にSTOPモードになった場合,および書き込み動作中にHALTモードとなり,さらに書き込み動作中にRESET信号が入力された場合は,不定となります。

2.EEPROM書き込み動作中にRESET信号が入力された場合は、そのアドレスのデータは不定となります。

表9-1 各ハードウエアのリセット後の状態 (2/3)

	ハードウエア	スタンバイ・モード中の RESET信号発生	動作中のRESET信号発生
タイマ・カウンタ	カウンタ (T2)	0	0
(T2)	モジュロ・レジスタ (TMOD2)	FFH	FFH
	ハイ・レベル期間設定用	FFH	FFH
	モジュロ・レジスタ(TMOD2H)		
	モード・レジスタ (TM2)	0	0
	TOE2, TOUT F/F	0, 0	0, 0
	REMC, NRZ, NRZB	0, 0, 0	0, 0, 0
プログラマブル	・スレッシュホールド・ポート・	00H	00H
モード・レジス・	タ(PTHM)		
クロック発生	プロセッサ・クロック・	0	0
回路	コントロール・レジスタ(PCC)		
割り込み機能	割り込み要求フラグ	リセット(0)	リセット(0)
	(IRQ×××)		
	割り込み許可フラグ(IE×××)	0	0
	割り込みマスタ許可フラグ	0	0
	(IME)		
	割り込みプライオリティ	0	0
	選択レジスタ(IPS)		
	INTO, 2モード・レジスタ	0, 0, 0	0, 0, 0
	(IM0, IM2)		
ディジタル・	出力バッファ	オフ	オフ
ポート	出力ラッチ	クリア(0)	クリア(0)
	入出力モード・レジスタ	0	0
	(PMGA, PMGC)		
	プルアップ抵抗指定レジスタ	0	0
	(POGA, POGB)		
ビット・シーケン	ノシャル・バッファ(BSB0-BSB3)	保持	不定

表9-1 各ハードウエアのリセット後の状態(3/3)

ハードウエア	キー・リターン・リセッ	スタンバイ・モード	動作中のWDTによる	動作中のRESET信号
	トによるRESET信号発生	中のRESET信号発生	RESET信号発生	発生
ウォッチドッグ・フラグ	それ以前の状態を保	0	1	0
(WDF)	持する			
キー・リターン・フラグ	1	0	それ以前の状態を保	0
(KRF)			持する	

9.2 ウォッチドッグ・フラグ (WDF) , キー・リターン・フラグ (KRF)

WDFはFC6H番地のビット2に, KRFはFC6H番地のビット3にマッピングされています。

WDF, KRFは初期状態では不定となっておりますが,外部RESET信号の発生によりクリアされます。

WDFはウォッチドッグ・タイマのオーバフロー信号の発生により, KRFはKRnによるリセット信号の発生によりセットされます。このため, WDFおよびKRFの内容によりリセット信号の種類の確認ができます。

WDF, KRFは,外部信号および命令によってのみクリアすることができます。このため,一度セットされたあとは,外部信号またはクリア命令が実行されるまで内容がクリアされることはありません。リセット・スタート後にSKTCLR命令などによってWDFおよびKRFの内容を確認し,クリアしてください。

表 9 - 2 に各信号に対するWDF, KRFの内容を,図9 - 3 に各信号発生時におけるWDFの動作,図9 - 4 に 各信号発生時におけるKRFの動作を示します。

ハードウエア	外部RESET信号	ウォッチドッグ・タイマの	KRnによるリセッ	WDFクリア命令	KRFクリア命令
	の発生	オーバフローによるリ	ト信号の発生	の実行	の実行
		セット信号の発生			
ウォッチドッグ・フラグ(WDF)	0	1	保持	0	保持
キー・リターン・フラグ(KRF)	0	保持	1	保持	0

表9-2 各信号に対するWDF, KRFの内容

図9-3 各信号発生時におけるWDFの動作





図9-4 各信号発生時におけるKRFの動作



第10章 マスク・オプション

μPD754144, 754244には, 次のようなマスク・オプションがあります。

表10-1 マスク・オプションの選択

項目	μ PD754144	μ PD754244
P70/KR4-P73/KR7	マスク・オプションにより、ビット単位でプルアップ抵抗の内蔵を指定可能	
RESET端子	ESET端子 マスク・オプションにより,プルアップ抵抗の内蔵を指定可能	
発振安定ウエイト時間 56/fccに固定 2 ¹⁷ /fx, 2 ¹⁵ /fxの 2 つから選択可能		2 ¹⁷ /f _x , 2 ¹⁵ /f _x の 2 つから選択可能

10.**1 端子のマスク・オプション**

10. **1**. **1** P70/KR4-P73/KR7**のマスク・オプション**

P70/KR4-P73/KR7 (ポート 7) は , マスク・オプションにより100 k (typ.) のプルアップ抵抗の内蔵を指定することができます。マスク・オプションはビット単位で指定することができます。

10.**1**.**2** RESET 端子のマスク・オプション

RESET端子は,マスク・オプションにより100 k (typ.)のプルアップ抵抗の内蔵を指定することができます。

10.2 発振安定ウエイト時間のマスク・オプション

発振安定ウエイト時間のマスク・オプションについては , μ PD754144と μ PD754244で違いがあります。 μ PD754244では , マスク・オプションによりウエイト時間を選択することができます。これは , RESET信号によってスタンバイ機能を解除したあと , 通常動作モードに戻るまでの時間です (詳細は $\bf 8$. $\bf 2$ 、 $\bf Z$ **スタンバイモードの解除**参照) 。

ウエイト時間は次の2つの時間から選択することができます。

- ① 2^{17} /fx (21.8 ms: fx = 6.0 MHz動作時 , 31.3 ms: fx = 4.19 MHz動作時)
- ② 2¹⁵/f_x (5.46 ms: f_x = 6.0 MHz動作時, 7.81 ms: f_x = 4.19 MHz動作時)

 μ PD754144にはマスク・オプションはなく , ウエイト時間は56/fcc (56 μ s : fcc = 1.0 MHz動作時) に固定されています。

第11章 命令セット

μPD754244の命令セットは,75Xシリーズの命令セットを改良・発展させたもので,75Xシリーズからの継承性を保持した命令セットとなっており,次のような特色があります。

- (1) 多彩な応用ができるビット操作命令
- (2)効率のよい4ビット操作命令
- (3)8ビット・マイコンに匹敵する8ビット操作命令
- (4)プログラム・サイズ短縮のためのGETI命令
- (5)プログラムの効率を上げるたてづみ命令,進数補正命令
- (6)連続参照に適したテーブル参照命令
- (7)1バイト相対分岐命令
- (8)わかりやすく整理されたNEC標準ニモニック

なお,データ・メモリを操作する場合に適用できるアドレシング・モードおよび,命令実行時に有効となるレジスタ・バンクについては3.2 **汎用レジスタのバンク構成**を参照してください。

11. 1 特徴的な命令

ここでは, µPD754244の命令セットのうち,特徴的な命令の概要を説明します。

11. **1**. **1** GETI命令

GETI (ゲットアイ)命令は以下の命令を1バイト命令に変換するための命令です。

- (a) 4 Kバイト空間 (0000H-0FFFH) のサブルーチン・コール命令
- (b) 4 Kバイト空間(0000H-0FFFH)への分岐命令
- (c)任意の2バイト,2マシン・サイクルの命令(ただし,BRCB命令およびCALLF命令を除く)
- (d) 1バイト命令2つの組み合わせ

GETI命令では,プログラム・メモリの0020H-007FH番地のテーブルを参照し,参照された 2 バイトのデータを,(a)~(d)の命令として実行します。したがって,48通りもの(a)~(d)の命令が 1 バイト命令に変換できることになります。

このGETI命令を使って使用頻度の高い(a)~(d)の命令を1バイトに変換すれば,プログラムのバイト数を大幅に短縮することができます。

11.1.2 ビット操作命令

 μ PD754244は,通常のビット操作命令(セット,クリア命令)に加え,ビット・テスト命令,ビット転送命令,およびビット・ブーリアン命令(AND, OR, XOR)が強化されています。

操作ビットの指定は,ビット操作アドレシングにより行います。ビット操作アドレシングには,3種類あり,各アドレシングにより操作されるビットを表11-1に示します。

表11-1 ビット操作アドレシングの種類と指定可能な範囲

アドレシング	操作可能な周辺ハードウエア	操作可能なビットのアドレシング範囲
fmem. bit	RBE, MBE, IST1, IST0,	FB0H-FBFH
	IE×××, IRQ×××	
	PORT3, 6, 7, 8	FF0H-FFFH
pmem. @L	BSB0-3, PORT8	FC0H-FFFH
@H + mem. bit	ビット操作可能なすべての周辺ハードウエア	MBで指定されるメモリ・バンクのビット操作可能
		なすべてのビット

備考1.×××: 0, 2, BT, T0, T1, T2, EE

2 . MB = MBE · MBS

11.1.3 たてづみ命令

μPD754244には,次の2種類のたてづみ命令が用意されています。

- (a) MOV A, #n4 または MOV XA, #n8
- (b) MOV HL, #n8

「たてづみ」とはこの2種類の命令を,それぞれ連続したアドレスに置くことを示します。

例 A0: MOV A, #0

A1: MOV A, #1

XA7: MOV XA, #07

この例のように,たてづみ命令が並べられていると,最初に実行するアドレスがAOの場合はそれに続く2命令が,最初に実行するアドレスがA1の場合は続く1命令が,NOP命令に置き換えられて実行されます。すなわち,最初に実行された命令だけが有効で,それに続くたてづみ命令はすべてNOP命令として処理されるわけです。

このたてづみ命令を使うことによって,アキュームレータ(Aレジスタ,レジスタ・ペアXA)への定数 設定や,データ・ポインタ(レジスタ・ペアHL)への定数設定を効率よく行うことができます。

11. 1. 4 進数補正命令

応用によっては,4ビット・データの加算または減算(2進数で行われる)の結果を10進数に変換したり,あるいは,時刻のように6進補正したりする必要があります。

このために µ PD754244の命令セットでは,4 ビット・データの加算あるいは減算の結果を,任意の進数に補正するための進数補正命令が用意されています。

(1)加算時の進数補正

補正したい進数値をmとすると

ADDS A, #16 - m

ADDC A, @HL ; A, CY A + (HL) + CY

ADDS A, #m

の組み合わせによって,アキュームレータとメモリ(HL)を加算し,加算結果をm進補正します。オーバフローはキャリー・フラグに残ります。

ADDC A, @HL命令の実行の結果,キャリーが出ると続くADDS A, #n4命令をスキップします。またキャリーが出なければADDS A, #n4命令が実行されますが,このときこの命令のスキップ機能は禁止され,加算の結果キャリーが出ても続く命令をスキップしません。したがってADDS A, #n4命令に続けてプログラムを書くことができます。

例 アキュームレータと,メモリを10進加算する。

ADDS A, #6

ADDC A, @HL ; A, CY A + (HL) + CY

ADDS A, #10

:

(2)減算時の進数補正

補正したい進数値をmとすると

SUBC A, @HL

ADDS A, #m

の組み合わせにより,アキュームレータからメモリ(HL)を減算し,結果をm進補正します。 アンダフローはキャリー・フラグに残ります。

SUBC A, @HL命令の実行の結果,ボローが出なければ続くADDS A, #n4命令をスキップします。またボローが出るとADDS A, #n4命令が実行されますが,このときこの命令のスキップ機能は禁止され,加算の結果キャリーが出ても続く命令をスキップしません。したがって,ADDS A, #n4命令に続けてプログラムを書くことができます。

11.1.5 スキップ命令とスキップに要するマシン・サイクル数

 μ PD754244の命令セットでは,スキップによって条件判断をして,プログラムを構成するようになっています。

スキップ命令を実行したとき,スキップ条件が満足されると,続く1命令を飛ばして(スキップして)1 命令あとの命令が実行されます。

スキップが発生したとき、スキップに要するマシン・サイクル数は

- (a) スキップ命令に続く命令(スキップされる命令)が,3バイト命令(BR!addr命令,BRA!addr1命令,CALL!addr命令,CALL!addr1命令)の場合:2マシン・サイクル
- (b)(a)以外の命令の場合:1マシン・サイクル

11.2 命令セットとそのオペレーション

(1)オペランドの表現形式と記述方法

各命令のオペランド欄には、その命令のオペランド表現形式に対する記述方法に従ってオペランドを記述します(詳細はRA75X **アセンブラ・パッケージ ユーザーズ・マニュアル 言語編**を参照してください)。記述方法の中で、複数個あるものは、それらの要素の1つを選択します。大文字で書かれた英字および+、-記号はキー・ワードであり、そのまま記述します。

イミーディエト・データの場合は,適当な数値またはレーベルを記述します。

レーベルとしてmem, fmem, pmem, bitなどの代わりに、図3 - 7 に書かれた各種レジスタ・フラグの略語を記述できます(ただし, fmem, pmemは記述できるレーベルに制限があります。詳しくは,表3 - 1 アドレシング・モード、図3 - 7 μ PD754244 I/Oマップを参照してください)。

表現形式	記述方法
reg	X, A, B, C, D, E, H, L
reg1	X, B, C, D, E, H, L
rp	XA, BC, DE, HL
rp1	BC, DE, HL
rp2	BC, DE
rp'	XA, BC, DE, HL, XA', BC', DE', HL'
rp'1	BC, DE, HL, XA', BC', DE',HL'
rpa	HL, HL+, HL-, DE, DL
rpa1	DE, DL
n4	4 ビット・イミーディエト・データまたはレーベル
n8	8 ビット・イミーディエト・データまたはレーベル
mem	8 ビット・イミーディエト・データまたはレーベル ^注
bit	2 ビット・イミーディエト・データまたはレーベル
fmem	FB0H-FBFH, FF0H-FFFHイミーディエト・データまたはレーベル
pmem	FC0H-FFFHイミーディエト・データまたはレーベル
addr	0000H-0FFFHイミーディエト・データまたはレーベル
addr1	0000H-0FFFHイミーディエト・データまたはレーベル
caddr	12ビット・イミーディエト・データまたはレーベル
faddr	11ビット・イミーディエト・データまたはレーベル
taddr	20H-7FHイミーディエト・データ(ただしbit0 = 0)またはレーベル
PORTn	PORT3, 6, 7, 8
IE×××	IEBT, IET0-IET2, IE0, IE2, IEEE
RBn	RB0-RB3
MBn	MB0, MB4, MB15

注 memは,8ビット・データ処理の場合は偶数アドレスのみ記述できます。

(2)オペレーション説明上の凡例

A : Aレジスタ; 4 ビット・アキュームレータ

B : Bレジスタ

C: Cレジスタ

D:DVジスタ

E : Eレジスタ

H : Hレジスタ

L:Lレジスタ

X : Xレジスタ

XA : レジスタ・ペア(XA); 8ビット・アキュームレータ

BC : レジスタ・ペア(BC)

DE : レジスタ・ペア(DE)

HL: レジスタ・ペア(HL)

XA': 拡張レジスタ・ペア(XA')

BC': 拡張レジスタ・ペア(BC')

DE' : 拡張レジスタ・ペア (DE')

HL': 拡張レジスタ・ペア (HL')

PC : プログラム・カウンタ

SP: スタック・ポインタ

CY: キャリー・フラグ: ビット・アキュームレータ

PSW:プログラム・ステータス・ワード

MBE : メモリ・バンク許可フラグ

RBE : レジスタ・バンク許可フラグ

PORTn : $\pi - \ln (n = 3, 6, 7, 8)$

IME : 割り込みマスタ許可フラグ

IPS : 割り込みプライオリティ選択レジスタ

IE××× : 割り込み許可フラグ

RBS : レジスタ・バンク選択レジスタ

MBS : メモリ・バンク選択レジスタ

PCC : プロセッサ・クロック・コントロール・レジスタ

. : アドレス,ビット区切り

(xx):xxでアドレスされる内容

××H : 16進データ

(3)アドレシング・エリア欄の記号説明

		1
* 1	MB = MBE • MBS (MBS = 0, 4, 15)	1
* 2	MB = 0	
* 3	MBE = 0 : MB = 0 (000H-07FH) MB = 15 (F80H-FFFH) MBE = 1 : MB = MBS (MBS = 0, 4, 15)	データ・メモリ・ アドレシング
* 4	MB = 15, fmem = FB0H-FBFH, FF0H-FFFH	
* 5	MB = 15, pmem = FC0H-FFFH	
* 6	addr = 0000H-0FFFH	†
* 7	addr, addr1 = (Current PC) - 15 ~ (Current PC) - 1 (Current PC) + 2 ~ (Current PC) + 16	
* 8	caddr = 0000H-0FFFH	プログラム・メモリ・
* 9	faddr = 0000H-07FFH	アドレシング
*10	taddr = 0020H-007FH	
*11	addr1 = 0000H-0FFFH	<u> </u>

備考1.MBはアクセス可能なメモリ・バンクを示します。

- **2.** *2ではMBE, MBSに関係なくMB = 0です。
- **3.** *4, *5ではMBE, MBSに関係なくMB = 15です。
- 4.*6~*11は,それぞれアドレシング可能な領域を示します。

(4)マシン・サイクルの欄の説明

Sは,スキップ付き命令がスキップ動作をするときに要するマシン・サイクル数を示します。Sの値は次のように変わります。

スキップしないとき	S = 0
スキップされる命令が , 1 バイト命令 , または 2 バイト命令のとき	S = 1
スキップされる命令が,3バイト命令 ^注 のとき	S = 2

注 3 バイト命令: BR!addr, BRA!addr1, CALL!addr, CALLA!addr1命令

注意 GETI命令は1マシン・サイクルでスキップされます。

1 マシン・サイクルはCPUクロック の 1 サイクル分 (= tor) に等しく, PCCの設定により 4 通り の時間が選択できます (**図6** - 15 **プロセッサ・クロック・コントロール・レジスタのフォーマット**参照)。

命			バ	マシン・		アドレシング・	
命令群	ニモニック	オペランド	バイト数	オペレーション サイクル	エリア	スキップ条件	
転送	MOV	A, #n4	1	1	A n4		たてづみA
区		reg1, #n4	2	2	reg1 n4		
		XA, # n8	2	2	XA n8		たてづみA
		HL, # n8	2	2	HL n8		たてづみB
		rp2, #n8	2	2	rp2 n8		
		A, @HL	1	1	A (HL)	*1	
		A, @HL+	1	2 + S	A (HL), then L L + 1	*1	L = 0
		A, @HL -	1	2 + S	A (HL), then L L - 1	*1	L = FH
		A, @rpa1	1	1	A (rpa1)	*2	
		XA, @HL	2	2	XA (HL)	*1	
		@HL, A	1	1	(HL) A	*1	
		@HL, XA	2	2	(HL) XA	*1	
		A, mem	2	2	A (mem)	*3	
		XA, mem	2	2	XA (mem)	*3	
		mem, A	2	2	(mem) A	*3	
		mem, XA	2	2	(mem) XA	*3	
		A, reg	2	2	A reg		
		XA, rp'	2	2	XA rp'		
		reg1, A	2	2	reg1 A		
		rp'1, XA	2	2	rp'1 XA		
	хсн	A, @HL	1	1	A (HL)	*1	
		A, @HL+	1	2 + S	A (HL), then L L + 1	*1	L = 0
		A, @HL -	1	2 + S	A (HL), then L L - 1	*1	L = FH
		A, @rpa1	1	1	A (rpa1)	*2	
		XA, @HL	2	2	XA (HL)	*1	
		A, mem	2	2	A (mem)	*3	
		XA, mem	2	2	XA (mem)	*3	
		A, reg1	1	1	A reg1		
		XA, rp'	2	2	XA rp'		

命			バ	マシン・		アドレシング・	
命令群	ニモニック	オペランド	バイト数	サイクル	オペレーション	エリア	スキップ条件
テーブル参照	MOVT	XA, @PCDE	1	3	XA (PC ₁₁₋₈ + DE) ROM		
		XA, @PCXA	1	3	XA (PC ₁₁₋₈ + XA) ROM		
		XA, @BCDE	1	3	XA (BCDE) ROM ^注	*6	
		XA, @BCXA	1	3	XA (BCXA) ROM ^注	*6	
ビット転送	MOV1	CY, fmem.bit	2	2	CY (fmem.bit)	* 4	
		CY, pmem.@L	2	2	CY (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀))	*5	
		CY, @H + mem.bit	2	2	CY (H + mem ₃₋₀ .bit)	*1	
		fmem.bit, CY	2	2	(fmem.bit) CY	*4	
		pmem.@L, CY	2	2	(pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) CY	*5	
		@H + mem.bit, CY	2	2	(H + mem ₃₋₀ .bit) CY	*1	
演算	ADDS	A, #n4	1	1 + S	A A + n4		carry
77		XA, #n8	2	2 + S	XA XA + n8		carry
		A, @HL	1	1 + S	A A + (HL)	*1	carry
		XA, rp'	2	2 + S	XA XA + rp'		carry
		rp'1, XA	2	2 + S	rp'1 rp'1 + XA		carry
	ADDC	A, @HL	1	1	A, CY A + (HL) + CY	*1	
		XA, rp'	2	2	XA, CY XA + rp' + CY		
		rp'1, XA	2	2	rp'1, CY rp'1 + XA + CY		
	SUBS	A, @HL	1	1 + S	A A- (HL)	*1	borrow
		XA, rp'	2	2 + S	XA XA - rp'		borrow
		rp'1, XA	2	2 + S	rp'1 rp'1 - XA		borrow
	SUBC	A, @HL	1	1	A, CY A - (HL) - CY	*1	
		XA, rp'	2	2	XA, CY XA - rp' - CY		
		rp'1, XA	2	2	rp'1, CY rp'1 - XA - CY		
	AND	A, #n4	2	2	A A n4		
		A, @HL	1	1	A A (HL)	*1	
		XA, rp'	2	2	XA XA rp'		
		rp'1, XA	2	2	rp'1 rp'1 XA		
	OR	A, #n4	2	2	A A n4		
		A, @HL	1	1	A A (HL)	*1	
		XA, rp'	2	2	XA XA rp'		
		rp'1, XA	2	2	rp'1 rp'1 XA		
	XOR	A, #n4	2	2	A A ∀ n4		
		A, @HL	1	1	A A ∀ (HL)	*1	
		XA, rp'	2	2	XA XA ∀ rp'		
		rp'1, XA	2	2	rp'1 rp'1 ∀ XA		

注 Bレジスタには,0を設定してください。

# 등	命			バ	マシン・		アドレシング・	
NOT	命令群	ニモニック	オペランド	バイト数	サイクル	オペレーション	エリア	スキップ条件
Fig.		RORC	А	1	1	CY A0, A3 CY, An - 1 An		
Post	ムレータ	NOT	A	2	2	A A		
Post	増減	INCS	reg	1	1 + S	reg reg + 1		reg = 0
The composition of the composi	11-20		rp1	1	1 + S	rp1 rp1 + 1		rp1 = 00H
DECS reg			@HL	2	2 + S	(HL) (HL) +1	*1	(HL) = 0
Properior Prop			mem	2	2 + S	(mem) (mem) + 1	*3	(mem) = 0
The box The		DECS	reg	1	1 + S	reg reg - 1		reg = FH
QHL, #n4			rp'	2	2 + S	rp' rp' - 1		rp' = FFH
QHL, #n4	比較	SKE	reg, #n4	2	2 + S	Skip if reg = n4		reg = n4
XA, @HL 2 2 + S Skip if XA = (HL) *1 XA = (HL) A, reg 2 2 + S Skip if XA = reg XA = reg XA, rp' 2 2 + S Skip if XA = rp' XA = rp' XA = rp' XA = reg XA = rp' XA = reg A = req A = res	+×		@HL, #n4	2	2 + S	Skip if (HL) = n4	*1	(HL) = n4
A, reg			A, @HL	1	1 + S	Skip if A = (HL)	*1	A = (HL)
XA, rp' 2 2 + S Skip if XA = rp' XA = rp' XA = rp'			XA, @HL	2	2 + S	Skip if XA = (HL)	*1	XA = (HL)
			A, reg	2	2 + S	Skip if A = reg		A = reg
SKT CY			XA, rp'	2	2 + S	Skip if XA = rp'		XA = rp'
SKT CY	操 キ 作 ヤ	SET1	CY	1	1	CY 1		
NOT1 CY		CLR1	CY	1	1	CY 0		
NOT1 CY	フラグ	SKT	CY	1	1 + S	Skip if CY = 1		CY = 1
CLR1 mem.bit 2 2 (mem.bit) 0 *4		NOT1	CY	1	1	CY CY		
CLR1 mem.bit 2 2 (mem.bit) 0 *4	소 보	SET1	mem.bit	2	2	(mem.bit) 1	*3	
CLR1 mem.bit 2 2 (mem.bit) 0 *4	ij		fmem.bit	2	2	(fmem.bit) 1	*4	
CLR1 mem.bit 2 2 (mem.bit) 0 *4	ビッ		pmem.@L	2	2	(pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) 1	*5	
CLR1 mem.bit 2 2 (mem.bit) 0 *4	ト 操		@H + mem.bit	2	2	(H + mem ₃₋₀ .bit) 1	*1	
pmem.@L 2 2 (pmemr-2 + L3-2.bit (L1-0)) 0 *5 @H + mem.bit 2 2 (H + mem3-0.bit) 0 *1 SKT mem.bit 2 2 + S Skip if (mem.bit) = 1 *3 (mem.bit) = 1 fmem.bit 2 2 + S Skip if (fmem.bit) = 1 *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 *5 (pmem.@L) = 1 @H + mem.bit 2 2 + S Skip if (H + mem3-0.bit) = 1 *1 (@H + mem.bit) = 1 SKF mem.bit 2 2 + S Skip if (mem.bit) = 0 *3 (mem.bit) = 0 fmem.bit 2 2 + S Skip if (fmem.bit) = 0 *4 (fmem.bit) = 0 pmem.@L 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 0 *5 (pmem.@L) = 0 @H + mem.bit 2 2 + S Skip if (fmem.bit) = 0 *1 (@H + mem.bit) = 0 SKTCLR fmem.bit 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 and clear *5 (pmem.@L) = 1 pmem.@L 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 and clear *5 (pmem.@L) = 1 SKTCLR fmem.bit 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 and clear *5 (pmem.@L) = 1 SKTCLR fmem.bit 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 and clear *5 (pmem.@L) = 1 SKTCLR fmem.bit 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 and clear *5 (pmem.@L) = 1	作	CLR1	mem.bit	2	2	(mem.bit) 0	*3	
@H + mem.bit 2 2 (H + mem _{3-0.bit}) 0 *1 SKT mem.bit 2 2 + S Skip if (mem.bit) = 1 *3 (mem.bit) = 1 fmem.bit 2 2 + S Skip if (fmem.bit) = 1 *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L _{3-2.bit} (L ₁₋₀)) = 1 *5 (pmem.@L) = 1 @H + mem.bit 2 2 + S Skip if (H + mem _{3-0.bit}) = 1 *1 (@H + mem.bit) = 1 SKF mem.bit 2 2 + S Skip if (mem.bit) = 0 *3 (mem.bit) = 0 fmem.bit 2 2 + S Skip if (fmem.bit) = 0 *4 (fmem.bit) = 0 pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L _{3-2.bit} (L ₁₋₀)) = 0 *5 (pmem.@L) = 0 @H + mem.bit 2 2 + S Skip if (H + mem _{3-0.bit}) = 0 *1 (@H + mem.bit) = 0 SKTCLR fmem.bit 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1			fmem.bit	2	2	(fmem.bit) 0	*4	
SKT mem.bit 2 2 + S Skip if (mem.bit) = 1 *3 (mem.bit) = 1 fmem.bit 2 2 + S Skip if (fmem.bit) = 1 *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) = 1 *5 (pmem.@L) = 1 @H + mem.bit 2 2 + S Skip if (H + mem ₃₋₀ .bit) = 1 *1 (@H + mem.bit) = 1 SKF mem.bit 2 2 + S Skip if (fmem.bit) = 0 *3 (mem.bit) = 0 fmem.bit 2 2 + S Skip if (fmem.bit) = 0 *4 (fmem.bit) = 0 pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) = 0 *5 (pmem.@L) = 0 SKTCLR fmem.bit 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) = 1 and clear *5 (pmem.@L) = 1			pmem.@L	2	2	(pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) 0	*5	
fmem.bit 2 2 + S Skip if (fmem.bit) = 1 *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 *5 (pmem.@L) = 1 @H + mem.bit 2 2 + S Skip if (H + mem3-0.bit) = 1 *1 (@H + mem.bit) = 1 SKF mem.bit 2 2 + S Skip if (mem.bit) = 0 *3 (mem.bit) = 0 fmem.bit 2 2 + S Skip if (fmem.bit) = 0 *4 (fmem.bit) = 0 pmem.@L 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 0 *5 (pmem.@L) = 0 SKTCLR fmem.bit 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmemr-2 + L3-2.bit (L1-0)) = 1 and clear *5 (pmem.@L) = 1			@H + mem.bit	2	2	(H + mem ₃₋₀ .bit) 0	*1	
$\begin{array}{ c c c c c c c c c c c c c c c c c c c$		SKT	mem.bit	2	2 + S	Skip if (mem.bit) = 1	*3	(mem.bit) = 1
@H + mem.bit 2 2 + S Skip if (H + mem ₃₋₀ .bit) = 1			fmem.bit	2	2 + S	Skip if (fmem.bit) = 1	*4	(fmem.bit) = 1
$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$			pmem.@L	2	2 + S	Skip if (pmem ₇₋₂ + L_{3-2} .bit (L_{1-0})) = 1	*5	(pmem.@L) = 1
			@H + mem.bit	2	2 + S	Skip if (H + mem ₃₋₀ .bit) = 1	*1	(@H + mem.bit) = 1
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$		SKF	mem.bit	2	2 + S	Skip if (mem.bit) = 0	*3	(mem.bit) = 0
@H + mem.bit 2 2 + S Skip if (H + mem ₃₋₀ .bit) = 0 *1 (@H + mem.bit) = 0 SKTCLR fmem.bit 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) = 1 and clear *5 (pmem.@L) = 1			fmem.bit	2	2 + S	Skip if (fmem.bit) = 0	*4	(fmem.bit) = 0
SKTCLR fmem.bit 2 2 + S Skip if (fmem.bit) = 1 and clear *4 (fmem.bit) = 1 pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) = 1 and clear *5 (pmem.@L) = 1			pmem.@L	2	2 + S	Skip if (pmem ₇₋₂ + L_{3-2} .bit (L_{1-0})) = 0	*5	(pmem.@L) = 0
pmem.@L 2 2 + S Skip if (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) = 1 and clear *5 (pmem.@L) = 1			@H + mem.bit	2	2 + S	Skip if (H + mem ₃₋₀ .bit) = 0	*1	(@H + mem.bit) = 0
		SKTCLR	fmem.bit	2	2 + S	Skip if (fmem.bit) = 1 and clear	*4	(fmem.bit) =1
@H + mem.bit 2 2 + S Skip if (H + mem ₃₋₀ .bit) = 1 and clear *1 (@H + mem.bit) = 1			pmem.@L	2	2 + S	Skip if (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀)) = 1 and clear	*5	(pmem.@L) = 1
			@H + mem.bit	2	2 + S	Skip if (H + mem ₃₋₀ .bit) = 1 and clear	*1	(@H + mem.bit) = 1

命			バイ	マシン・	-t .0 1	アドレシング・	¬
命令群	二モニック	オペランド	バイト数	サイクル	オペレーション	エリア	スキップ条件
궃	AND1	CY, fmem.bit	2	2	CY CY (fmem.bit)	*4	
メモリ・ビット操作		CY, pmem.@L	2	2	CY CY (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀))	*5	
ビッ		CY, @H + mem.bit	2	2	CY CY (H + mem ₃₋₀ .bit)	*1	
ト 操	OR1	CY, fmem.bit	2	2	CY CY (fmem.bit)	*4	
作		CY, pmem.@L	2	2	CY CY (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀))	*5	
		CY, @H + mem.bit	2	2	CY CY (H + mem ₃₋₀ .bit)	*1	
	XOR1	CY, fmem.bit	2	2	CY CY ∀ (fmem.bit)	*4	
		CY, pmem.@L	2	2	CY CY ∀ (pmem ₇₋₂ + L ₃₋₂ .bit (L ₁₋₀))	*5	
		CY, @H + mem.bi	2	2	CY CY ∀ (H + mem ₃₋₀ .bit)	*1	
分岐	BR ^{注1}	addr	-	-	PC ₁₁₋₀ addr	*6	
以文					アセンブラにより, 次のうち最適		
					な命令を選択します。		
					BR !addr		
					BRCB !caddr		
					BR \$ addr		
		addr1	-	-	PC ₁₁₋₀ addr1	*11	
					│ │ ∫ アセンブラにより, 次のうち最適│		
					な命令を選択します。		
					BR !addr		
					BRA !addr1		
					BRCB !caddr		
					BR \$ addr1		
		!addr	3	3	PC ₁₁₋₀ addr	*6	
		\$addr	1	2	PC ₁₁₋₀ addr	*7	
			1	2		*7	
		\$addr1	2			,	
		PCDE		3			
		PCXA	2	3	PC ₁₁₋₀ PC ₁₁₋₈ + XA PC ₁₁₋₀ BCDE ^{注2}	+ 0	
		BCDE	2	3		*6	
		BCXA	2	3	PC ₁₁₋₀ BCXA ^{注2}	*6	
	BRA ^{注1}	!addr1	3	3	PC ₁₁₋₀ addr1	*11	
	BRCB	!caddr	2	2	PC ₁₁₋₀ caddr ₁₁₋₀	*8	

注1. で示す部分はMk モード時のみ対応可能です。そのほかは、Mk モード時のみ対応可能です。

².Bレジスタには,0を設定してください。

合			バ	マシン・		アドレシング・	
命令群	ニモニック	オペランド	バイト数	サイクル	オペレーション	エリア	スキップ条件
サブ	CALLA ^注	!addr1	3	3	(SP-6) (SP-3) (SP-4) PC ₁₁₋₀	* 11	
サブルー					(SP - 5) 0, 0, 0, 0		
チン・					(SP - 2) x, x, MBE, RBE		
·					PC ₁₁₋₀ addr1, SP SP - 6		
スタッ	CALL ^注	!addr	3	3	(SP - 4) (SP - 1) (SP - 2) PC ₁₁₋₀	*6	
ク制					(SP - 3) MBE, RBE, 0, 0		
御					PC ₁₁₋₀ addr, SP SP - 4		
				4	(SP-6) (SP-3) (SP-4) PC ₁₁₋₀		
					(SP - 5) 0, 0, 0, 0		
					(SP - 2) x, x, MBE, RBE		
					PC ₁₁₋₀ addr, SP SP - 6		
	CALLF ^注	!faddr	2	2	(SP - 4) (SP - 1) (SP - 2) PC ₁₁₋₀	*9	
					(SP - 3) MBE, RBE, 0, 0		
					PC ₁₁₋₀ 0 + faddr, SP SP - 4		
				3	(SP-6) (SP-3) (SP-4) PC ₁₁₋₀		
					(SP - 5) 0, 0, 0, 0		
					(SP - 2) x, x, MBE, RBE		
					PC ₁₁₋₀ 0 + faddr, SP SP - 6		
	RET ^注		1	3	MBE, RBE, 0, 0 (SP + 1)		
					PC ₁₁₋₀ (SP) (SP + 3) (SP + 2)		
					SP SP + 4		
					x, x , MBE, RBE (SP + 4)		
					0, 0, 0, 0 (SP + 1)		
					PC ₁₁₋₀ (SP) (SP+3) (SP+2), SP SP+6		
	RETS ^注		1	3 + S	MBE, RBE, 0, 0 (SP + 1)		無条件
					PC_{11-0} (SP) (SP + 3) (SP + 2)		
					SP SP + 4		
					then skip unconditionally		
					\times , \times , MBE, RBE (SP + 4)		
					0, 0, 0, 0 (SP + 1)		
					PC ₁₁₋₀ (SP) (SP+3) (SP+2), SP SP+6		
	54-				then skip unconditionally		
	RETI ^注		1	3	MBE, RBE, 0, 0 (SP + 1)		
					PC ₁₁₋₀ (SP) (SP + 3) (SP + 2)		
					PSW (SP + 4) (SP + 5), SP SP + 6		
					0, 0, 0, 0 (SP + 1)		
					PC ₁₁₋₀ (SP) (SP + 3) (SP + 2)		
					PSW (SP + 4) (SP + 5), SP SP + 6		


注 で示す部分はMk モード時のみ対応可能です。そのほかは、Mk モード時にのみ対応可能です。

命令群	ニモニック	オペランド	バイト数	マシン・	オペレーション	アドレシング・	スキップ条件
		7(7)1	数	サイクル	オペレーション	エリア	入干リンボロ
スタック制御	PUSH	rp	1	1	(SP - 1) (SP - 2) rp, SP SP - 2		
タルクト		BS	2	2	(SP-1) MBS, (SP-2) RBS, SP SP-2		
御ン・	POP	rp	1	1	rp (SP + 1) (SP), SP SP + 2		
		BS	2	2	MBS (SP + 1), RBS (SP), SP SP + 2		
割口	EI		2	2	IME (IPS.3) 1		
割り込み制御		IE×××	2	2	IE××× 1		
制御	DI		2	2	IME (IPS.3) 0		
		IE×××	2	2	IE××× 0		
入出力	IN ^{注1}	A, PORTn	2	2	A PORTn (n = 3, 6, 7, 8)		
岩	OUT ^{注 1}	PORTn, A	2	2	PORTn A (n = 3, 6, 8)		
C	HALT		2	2	Set HALT Mode (PCC.2 1)		
C P U制	STOP		2	2	Set STOP Mode (PCC.3 1)		
御	NOP		1	1	No Operation		
特殊	SEL	RBn	2	2	RBS n (n=0-3)		
<i>9</i> 木		MBn	2	2	MBS n (n = 0, 4, 15)		
	GETI ^{注2,3}	taddr	1	3	・TBR命令のとき	* 10	
					PC ₁₁₋₀ (taddr) ₃₋₀ + (taddr + 1)		
					(SP - 4) (SP - 1) (SP - 2) PC ₁₁₋₀		
					(SP - 3) MBE, RBE, 0, 0		
					PC ₁₁₋₀ (taddr) ₃₋₀ + (taddr + 1)		
					SP SP - 4		
							 参照した命令によ
					(taddr)(taddr + 1)の命令実行		వ
			1	3	・TBR命令のとき		
					PC ₁₁₋₀ (taddr) ₃₋₀ + (taddr + 1)		
				4	・TCALL命令のとき		
					(SP-6) (SP-3) (SP-4) PC ₁₁₋₀		
					(SP - 5) 0, 0, 0, 0		
					(SP - 2) x, x, MBE, RBE		
					PC ₁₁₋₀ (taddr) ₃₋₀ + (taddr + 1)		
					SP SP - 6		
				3	・TBR, TCALL命令以外のとき		 参照した命令によ
					(taddr)(taddr + 1)の命令実行		ప

- **注1**.IN/OUT命令実行時には,MBE = 0またはMBE = 1, MBS = 15としておく必要があります。
 - 2. で示す部分はMk モード時のみ対応可能です。そのほかは , Mk モード時にのみ対応可能です。
 - 3. TBR, TCALL命令はGETI命令のテーブル定義用アセンブラ疑似命令です。

11.3 各命令の命令コード

(1)命令コードの記号説明



				1	_					
Q ₂	Q ₁	Q ₀	addressing		P ₂	P ₁	reg-pair			
0	0	0	@HL		0	0	XA			1
0	1	0	@HL+		0	1	HL		1	
0	1	1	@HL -	@rpa	1	0	DE	, m	rp1	rp
1	0	0	@DE		1	1	вс	rp2		
1	0	1	@DL							

N5	N ₂	N ₁	No	IE×××
0	0	0	0	IEBT
0	1	0	0	IET0
0	1	1	0	IE0
0	1	1	1	IE2
1	0	0	1	IEEE
1	1	0	0	IET1
1	1	0	1	IET2

In: n4, n8に対するイミーディエト・データ

Dn: memに対するイミーディエト・データ

Bn: bitに対するイミーディエト・データ

 $N_n: n, IE \times \times \times$ に対するイミーディエト・データ

 T_n : taddr $\times \frac{1}{2}$ に対するイミーディエト・データ

An: [分岐先アドレスとの相対アドレス距離 (2~16)] - 1に対するイミーディエト・データ

 $S_n:$ [分岐先アドレスとの相対アドレス距離 (15 ~ 1)] の 1 の補数に対するイミーディエト・データ

(2)ビット操作アドレシングの命令コード

オペランドの欄の * 1 は,以下の3種類があることを示します。

· fmem. bit

· pmem. @L

· @H + mem. bit

上記アドレシングに対応する命令コードの2バイト目 *2 は,下表のようになります。

* 1		命	令コ-	ード	· 2 <i>1</i>	バイト	·目		アクセス可能なビット
fmem. bit	1	0	Вı	Bo	Fз	F ₂	F ₁	Fo	FB0H-FBFHの操作可能ビット
	1	1	В1	Bo	Fз	F ₂	F ₁	Fo	FF0H-FFFHの操作可能ビット
pmem. @L	0	1	0	0	Gз	G ₂	G ₁	G ₀	FC0H-FFFHの操作可能ビット
@H + mem. bit	0	0	Вı	Bo	Dз	D ₂	D ₁	D ₀	アクセス可能なメモリ・バンクの操作
									可能ビット

Bn: bitに対するイミーディエト・データ

Fn: fmemに対するイミーディエト・データ

(アドレスの下位4ビットを示す)

Gn: pmemに対するイミーディエト・データ

(アドレスのビット5-2を示す)

Dn:memに対するイミーディエト・データ

(アドレスの下位4ビットを示す)

命令群	ニモニック	オペランド							í	命		令		-			_		۲		
群	_===99	3///				В	B ₁							Е	3 2					В	3
転送	MOV	A, #n4	0	1	1	1	lз	l 2	l₁	Ιο											
		reg1, #n4	1	0	0	1	1	0	1	0	Із	l ₂	l1	Ιο	1	R ₂	Rı	Ro			
		rp, #n8	1	0	0	0	1	P ₂	P1	1	I ₇	l 6	l ₅	I 4	lз	l ₂	l₁	lo			
		A, @rpa1	1	1	1	0	0	Q ₂	Q ₁	Q ₀											
		XA, @HL	1	0	1	0	1	0	1	0	0	0	0	1	1	0	0	0			
		@HL, A	1	1	1	0	1	0	0	0											
		@HL, XA	1	0	1	0	1	0	1	0	0	0	0	1	0	0	0	0			
		A, mem	1	0	1	0	0	0	1	1	D ₇	D ₆	D ₅	D ₄	Дз	D ₂	D1	D ₀			
		XA, mem	1	0	1	0	0	0	1	0	D ₇	D ₆	D ₅	D ₄	Dз	D ₂	D ₁	0			
		mem, A	1	0	0	1	0	0	1	1	D ₇	D ₆	D ₅	D ₄	Дз	D ₂	D1	D ₀			
		mem, XA	1	0	0	1	0	0	1	0	D ₇	D ₆	D ₅	D ₄	Дз	D ₂	D1	0			
		A, reg	1	0	0	1	1	0	0	1	0	1	1	1	1	R ₂	R₁	Ro			
		XA, rp'	1	0	1	0	1	0	1	0	0	1	0	1	1	P_2	P ₁	P ₀			
		reg1, A	1	0	0	1	1	0	0	1	0	1	1	1	0	R ₂	R₁	Ro			
		rp'1, XA	1	0	1	0	1	0	1	0	0	1	0	1	0	P ₂	P ₁	P ₀			
	XCH	A, @rpa1	1	1	1	0	1	Q ₂	Q ₁	Q ₀											
		XA, @HL	1	0	1	0	1	0	1	0	0	0	0	1	0	0	0	1			
		A, mem	1	0	1	1	0	0	1	1	D ₇	D ₆	D ₅	D ₄	Дз	D ₂	D1	D ₀			
		XA, mem	1	0	1	1	0	0	1	0	D ₇	D ₆	D ₅	D ₄	Дз	D ₂	D1	0			
		A, reg1	1	1	0	1	1	R ₂	R₁	Ro											
		XA, rp'	1	0	1	0	1	0	1	0	0	1	0	0	0	P ₂	P ₁	P ₀			
テ	MOVT	XA, @PCDE	1	1	0	1	0	1	0	0											
・ブル		XA, @PCXA	1	1	0	1	0	0	0	0											
テーブル参照		XA, @BCXA	1	1	0	1	0	0	0	1											
		XA, @BCDE	1	1	0	1	0	1	0	1											
転ビット	MOV1	CY, * 1	1	0	1	1	1	1	0	1				*	2						
		* 1 , CY	1	0	0	1	1	0	1	1				*	2						

命		± = > . 1.		命		۴
命令群	ニモニック 	オペランド	B ₁		B ₂	Вз
演算	ADDS	A, #n4	0 1 1 0 I ₃ I ₂	. I1 I0		
7		XA, #n8	1 0 1 1 1 0	0 1	l7 l6 l5 l4 l3 l2 l1 l0	
		A, @HL	1 1 0 1 0 0	1 0		
		XA, rp'	1 0 1 0 1 0	1 0	1 1 0 0 1 P ₂ P ₁ P ₀	
		rp'1, XA	1 0 1 0 1 0	1 0	1 1 0 0 0 P ₂ P ₁ P ₀	
	ADDC	A, @HL	1 0 1 0 1 0	0 1		
		XA, rp'	1 0 1 0 1 0	1 0	1 1 0 1 1 P ₂ P ₁ P ₀	
		rp'1, XA	1 0 1 0 1 0	1 0	1 1 0 1 0 P ₂ P ₁ P ₀	
	SUBS	A, @HL	1 0 1 0 1 0	0 0		
		XA, rp'	1 0 1 0 1 0	1 0	1 1 1 0 1 P ₂ P ₁ P ₀	
		rp'1, XA	1 0 1 0 1 0	1 0	1 1 1 0 0 P ₂ P ₁ P ₀	
	SUBC	A, @HL	1 0 1 1 1 0	0 0		
		XA, rp'	1 0 1 0 1 0	1 0	1 1 1 1 1 P ₂ P ₁ P ₀	
		rp'1, XA	1 0 1 0 1 0	1 0	1 1 1 1 0 P ₂ P ₁ P ₀	
	AND	A, #n4	1 0 0 1 1 0	0 1	0 0 1 1 l ₃ l ₂ l ₁ l ₀	
		A, @HL	1 0 0 1 0 0	0 0		
		XA, rp'	1 0 1 0 1 0	1 0	1 0 0 1 1 P ₂ P ₁ P ₀	
		rp'1, XA	1 0 1 0 1 0	1 0	1 0 0 1 0 P ₂ P ₁ P ₀	
	OR	A, #n4	1 0 0 1 1 0	0 1	0 1 0 0 l ₃ l ₂ l ₁ l ₀	
		A, @HL	1 0 1 0 0 0	0 0		
		XA, rp'	1 0 1 0 1 0	1 0	1 0 1 0 1 P ₂ P ₁ P ₀	
		rp'1, XA	1 0 1 0 1 0	1 0	1 0 1 0 0 P ₂ P ₁ P ₀	
	XOR	A, #n4	1 0 0 1 1 0	0 1	0 1 0 1 l ₃ l ₂ l ₁ l ₀	
		A, @HL	1 0 1 1 0 0	0 0		
		XA, rp'	1 0 1 0 1 0	1 0	1 0 1 1 1 P ₂ P ₁ P ₀	
		rp'1, XA	1 0 1 0 1 0	1 0	1 0 1 1 0 P ₂ P ₁ P ₀	
操作	RORC	А	1 0 0 1 1 0	0 0		
ム ト タ	NOT	А	1 0 0 1 1 0	0 1	0 1 0 1 1 1 1 1	


命		オペランド	命 令 コ ー ド
命令群	ニモニック	オペランド	B ₁ B ₂ B ₃
増減	INCS	reg	1 1 0 0 0 R ₂ R ₁ R ₀
//->		rp1	1 0 0 0 1 P ₂ P ₁ 0
		@HL	1 0 0 1 1 0 0 1 0 0 0 0 0 1 0
		mem	1 0 0 0 0 0 1 0 D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀
	DECS	reg	1 1 0 0 1 R ₂ R ₁ R ₀
		rp'	1 0 1 0 1 0 1 0 0 1 1 0 1 P ₂ P ₁ P ₀
比較	SKE	reg, #n4	1 0 0 1 1 0 1 0 I ₃ I ₂ I ₁ I ₀ 0 R ₂ R ₁ R ₀
*^		@HL, #n4	1 0 0 1 1 0 0 1 0 1 1 0 I ₃ I ₂ I ₁ I ₀
		A, @HL	1 0 0 0 0 0 0 0
		XA, @HL	1 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1
		A, reg	1 0 0 1 1 0 0 1 0 0 0 0 1 R ₂ R ₁ R ₀
		XA, rp'	1 0 1 0 1 0 1 0 0 1 0 0 1 P ₂ P ₁ P ₀
キャ	SET1	CY	1 1 1 0 0 1 1 1
キャリー・フラグ操作	CLR1	CY	1 1 1 0 0 1 1 0
フラグ	SKT	CY	1 1 0 1 0 1 1 1
	NOT1	CY	1 1 0 1 0 1 1 0
メモリ・ビット操作	SET1	mem.bit	1 0 B ₁ B ₀ 0 1 0 1 D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀
IJ •		* 1	1 0 0 1 1 1 0 1 *2
ビッ	CLR1	mem.bit	1 0 B ₁ B ₀ 0 1 0 0 D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀
ト 操		* 1	1 0 0 1 1 1 0 0 *2
1F	SKT	mem.bit	1 0 B ₁ B ₀ 0 1 1 1 D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀
		* 1	1 0 1 1 1 1 1 1 *2
	SKF	mem.bit	1 0 B ₁ B ₀ 0 1 1 0 D ₇ D ₆ D ₅ D ₄ D ₃ D ₂ D ₁ D ₀
		* 1	1 0 1 1 1 1 0 *2
	SKTCLR	* 1	1 0 0 1 1 1 1 1 *2
	AND1	CY, * 1	1 0 1 0 1 1 0 0 *2
	OR1	CY, * 1	1 0 1 0 1 1 1 0 *2
	XOR1	CY, * 1	1 0 1 1 1 1 0 0 *2

命		+ ^° = \ . I*	命 令 コ ー ド
命令群	ニモニック	オペランド	B ₁ B ₂ B ₃
分岐	BR	!addr	1 0 1 0 1 0 1 1 0 0 - addr -
l mx		\$addr1 (+16) (+2) (-1) (-1)	0 0 0 A ₃ A ₂ A ₁ A ₀
		(- 1) (- 15)	1 1 1 S ₃ S ₂ S ₁ S ₀
		PCDE	1 0 0 1 1 0 0 1 0 0 0 0 1 0 0
		PCXA	1 0 0 1 1 0 0 1 0 0 0 0 0 0 0
		BCDE	1 0 0 1 1 0 0 1 0 0 0 0 1 0 1
		BCXA	1 0 0 1 1 0 0 1 0 0 0 0 0 0 1
	BRA	!addr1	1 0 1 1 1 0 1 0 0 - addr1 -
	BRCB	!caddr	0 1 0 1
サブ	CALLA	!addr1	1 0 1 1 1 0 1 1 0 - addr1 -
1/	CALL	!addr	1 0 1 0 1 0 1 1 0 1 - addr -
チン	CALLF	!faddr	0 1 0 0 0
サブルー チン・スタック制御	RET		1 1 1 0 1 1 1 0
タッ	RETS		1 1 1 0 0 0 0 0
り制	RETI		1 1 1 0 1 1 1 1
御 	PUSH	rp	0 1 0 0 1 P ₂ P ₁ 1
		BS	1 0 0 1 1 0 0 1 0 0 0 0 1 1 1
	POP	rp	0 1 0 0 1 P ₂ P ₁ 0
		BS	1 0 0 1 1 0 0 1 0 0 0 0 1 1 0
割	EI		1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 0
割り込み制御		IE×××	1 0 0 1 1 1 0 1 1 0 N ₅ 1 1 N ₂ N ₁ N ₀
制御	DI		1 0 0 1 1 1 0 0 1 0 1 1 0 0 1 0
		IE×××	1 0 0 1 1 1 0 0 1 0 N ₅ 1 1 N ₂ N ₁ N ₀
入出	IN	A, PORTn	1 0 1 0 0 0 1 1 1 1 1 1 N ₃ N ₂ N ₁ N ₀
労	OUT	PORTn, A	1 0 0 1 0 0 1 1 1 1 1 1 N ₃ N ₂ N ₁ N ₀
C	HALT		1 0 0 1 1 1 0 1 1 0 1 0 0 0 1 1
P U 制	STOP		1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1
御	NOP		0 1 1 0 0 0 0 0
特殊	SEL	RBn	1 0 0 1 1 0 0 1 0 0 1 0 0 N ₁ N ₀
/*		MBn	1 0 0 1 1 0 0 1 0 0 0 1 N ₃ N ₂ N ₁ N ₀
	GETI	taddr	0 0 T ₅ T ₄ T ₃ T ₂ T ₁ T ₀

 \star

11.4 命令機能と応用

この項では、命令の機能と応用を説明します。 μ PD754144、754244のMk モード、Mk モードでは、使用できる命令、または命令の機能が異なりますので、次の**読み方**に従って読んでください。



11.4.1 転送命令

MOV A, #n4

機 能: A n4 n4 = I₃₋₀: 0-FH

4 ビット・イミーディエト・データn4をAレジスタ(4 ビット・アキュームレータ)に転送します。 たてづみ効果(グループA)があり, MOV A, #n4またはMOV XA, #n8命令が続けて置かれると実行 した命令以降のたてづみ命令はNOPとして処理されます。

応用例

(1)アキュームレータにOBHをセットする。

MOV A, #0BH

(2)ポート3に出力するデータを0-2から選ぶ。

A0: MOV A, #0

A1: MOV A, #1

A2: MOV A, #2

OUT PORT3, A

MOV reg1, #n4

機 能: reg1 n4 n4 = I₃₋₀ 0-FH

4 ビット・イミーディエト・データn4を A レジスタreg1 (X, H, L, D, E, B, C) に転送します。

MOV XA, #n8

機 能: XA n8 n8 = I₇₋₀: 00H-FFH

8 ビット・イミーディエト・データn8をレジスタ・ペアXAに転送します。たてづみ効果があり、同じ命令か、またはMOV A、#n4命令が続けて置かれると、実行した命令以降のたてづみ命令は、NOP命令として処理されます。

MOV HL, #n8

機 能: HL n8 n8 = I₇₋₀: 00H-FFH

8 ビット・イミーディエト・データn8をレジスタ・ペアHLに転送します。たてづみ効果があり、同じ命令が続けて置かれると、実行した命令以降のたてづみ命令は、NOP命令として処理されます。

MOV rp2, #n8

機 能: rp2 n8 n8 = I₇₋₀: 00H-FFH

8 ビット・イミーディエト・データn8をレジスタ・ペアrp2 (BC, DE) に転送します。

MOV A, @HL

機 能:A (HL)

レジスタ・ペアHLでアドレスされるデータ・メモリの内容をAレジスタに転送します。

MOV A, @HL +

機能: A (HL), L L+1 skip if L = 0H

レジスタ・ペアHLでアドレスされるデータ・メモリの内容をAレジスタに転送します。そのあとLレジスタの内容を自動的に+1し,その結果が0Hになると,続く1命令をスキップします。

MOV A, @HL -

機 能: A (HL), L L-1
skip if L=FH

レジスタ・ペアHLでアドレスされるデータ・メモリの内容をAレジスタに転送します。そのあとLレジスタの内容を自動的に - 1 し,その結果がFHになると,続く1命令をスキップします。

MOV A, @rpa1

機 能:A (rpa)

rpa = HL + のとき:skip if L = 0 rpa = HL - のとき:skip if L = FH

レジスタ・ペアrpa (HL, HL+, HL-, DE, DL) でアドレスされるデータ・メモリの内容を A レジスタに転送します。

rpaとしてオートインクリメント (HL+) を指定した場合は,データの転送後,L レジスタの内容を 自動的に+1 し,その結果が0になると続く1命令をスキップします。

rpaとしてオートデクリメント (HL -)を指定した場合は,データの転送後, L レジスタの内容を自動的に - 1 し,その結果がFHになると続く1命令をスキップします。

MOV XA, @HL

機 能:A (HL),X (HL+1)

レジスタ・ペアHLでアドレスされるデータ・メモリの内容をAレジスタに転送し,メモリの次の番地の内容をXレジスタに転送します。

ただし, L レジスタの内容が奇数の場合, 最下位ビットが無視されたアドレスが転送されます。

応用例

3EH, 3FH番地のデータをレジスタ・ペアXAに転送する。

MOV HL, #3EH MOV XA, @HL

MOV @HL, A

機 能:(HL) A

Aレジスタの内容をレジスタ・ペアHLでアドレスされるデータ・メモリへ転送します。

MOV @HL, XA

機 能: (HL) A, (HL+1) X

A レジスタの内容をレジスタ・ペアHLでアドレスされるデータ・メモリに転送し, X レジスタの内容をメモリの次の番地に転送します。

ただし, L レジスタの内容が奇数の場合は, 最下位ビットを無視したアドレスが指定されます。

MOV A, mem

機 能: A (mem) mem = D₇₋₀: 00H-FFH

8 ビット・イミーディエト・データmemでアドレスされるデータ・メモリの内容を A レジスタに転送します。

MOV XA, mem

機 能: A (mem), X (mem + 1) mem = D₇₋₀: 00H-FEH

8 ビット・イミーディエト・データmemでアドレスされるデータ・メモリの内容を A レジスタに , その次の番地の内容を X レジスタに転送します。

memで指定できるアドレスは偶数アドレスです。

応用例

40H, 41H番地のデータをレジスタ・ペアXAに転送する。

MOV XA, 40H

MOV mem, A

機 能: (mem) A mem = D₇₋₀: 00H-FFH

A レジスタの内容を 8 ビット・イミーディエト・データmemでアドレスされるデータ・メモリに転送します。

MOV mem, XA

能: (mem) A, (mem + 1) X mem = D₇₋₀: 00H-FEH

Aレジスタの内容を8ビット・イミーディエト・データmemでアドレスされるデータ・メモリに転送し,Xレジスタの内容をメモリの次の番地に転送します。

memで指定できるアドレスは偶数アドレスです。

MOV A, reg

機 能:A reg

レジスタreg(X, A, H, L, D, E, B, C)の内容をAレジスタに転送します。

◯ MOV XA, rp'

機 能: XA rp'

レジスタ・ペアrp'(XA, HL, DE, BC, XA', HL', DE', BC')の内容をレジスタ・ペアXAへ転送します。

応用例

レジスタ・ペアXA'のデータをレジスタ・ペアXAに転送する。

MOV XA, XA'

MOV reg1, A

機 能:reg1 A

A レジスタの内容をレジスタreg1(X, H, L, D, E, B, C) に転送します。

機 能:rp'1 XA

レジスタ・ペアXAの内容をレジスタ・ペアrp'1 (HL, DE, BC, XA', HL', DE', BC') に転送します。

XCH A, @HL

機 能:A (HL)

Aレジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容を交換します。

XCH A, @HL+

機 能: A (HL), L L+1 skip if L=0H

A レジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容を交換します。そのあとLレジスタの内容を自動的に+1し,その結果が0Hになると,続く1命令をスキップします。

XCH A, @HL -

機 能:A (HL),L L-1

skip if L = FH

A レジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容を交換します。そのあとLレジスタの内容を自動的に - 1 し, その結果がFHになると, 続く1命令をスキップします。

XCH A, @rpa1

機 能:A (rpa)

rpa = HL + のとき:skip if L = 0 rpa = HL - のとき:skip if L = FH

A レジスタの内容とレジスタ・ペアrpa(HL, HL+, HL-, DE, DL)でアドレスされるデータ・メモリの内容を交換します。rpaとしてオートインクリメント(HL+) / オートデクリメント(HL-)を指定した場合は,データの交換後,L レジスタの内容を自動的に+1 / -1 し,その結果がHL+の場合は0 に,HL-の場合はFHになると続く1命令をスキップします。

応用例

データ・メモリの20H-2FH番地のデータと30H-3FH番地のデータを交換する。

SEL MB0

MOV D, #2

MOV HL, #30H

LOOP: XCH A, @HL; A (3 x)

XCH A, @DL; A (2 x)

XCH A, @HL; A (3 x)

BR LOOP

XCH XA, @HL

機 能:A (HL),X (HL+1)

A レジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容を交換し, X レジスタの内容とメモリの次の番地の内容を交換します。

ただし、Lレジスタの内容が奇数の場合は、最下位ビットを無視したアドレスが指定されます。

XCH A, mem

機 能: A (mem) mem = D7-0: 00H-FEH

A レジスタの内容と 8 ビット・イミーディエト・データmemでアドレスされるデータ・メモリの内容を交換します。

XCH XA, mem

能:A (mem),X (mem + 1) mem = D₇₋₀:00H-FEH

A レジスタの内容と 8 ビット・イミーディエト・データmemでアドレスされるデータ・メモリの内容を交換し, X レジスタの内容とメモリの次の番地の内容を交換します。

memで指定できるアドレスは偶数アドレスです。

XCH A, reg1

機能:A reg1

A レジスタの内容とレジスタreg1(X, H, L, D, E, B, C)の内容を交換します。

XCH XA, rp'

機 能: XA rp'

レジスタ・ペアXAの内容とレジスタ・ペアrp'(XA, HL, DE, BC, XA', HL', DE', BC')の内容を交換します。

11.4.2 テーブル参照命令

MOVT XA, @PCDE

機 能: XA ROM (PC11-8 + DE)


プログラム・カウンタ (PC) の下位 8 ビット (PC $_{7-0}$) をレジスタ・ペアDEの内容で置き換えたときにアドレスされるプログラム・メモリ内のテーブル・データの下位 4 ビットを A レジスタに,上位 4 ビットを X レジスタに転送します。

テーブル・アドレスはこの命令実行時のプログラム・カウンタ(PC)の内容によって決定されます。 テーブル領域には,必要なデータをあらかじめアセンブラ疑似命令(DB命令)によりプログラムしておく必要があります。

プログラム・カウンタはこの命令の実行により影響を受けません。


この命令は, テーブル・データを連続して参照する場合に有効です。

例



注 意

MOVT XA, @PCDE命令は,通常,その命令のあるページのテーブル・データを参照しますが,命令が \times × FFH番地にある場合は,そのページ内のテーブル・データではなく次のページのテーブル・データを参照します。



たとえば , 上図のように a の位置にMOVT XA, @PCDE命令がある場合は , ページ 2 ではなくページ 3 の , レジスタ・ペアDEの内容により指定されるテーブル・データがレジスタ・ペアXAに転送されます。

応用例

プログラム・メモリの $0 \times \text{FOH-}0 \times \text{FFH}$ 番地の16バイトのデータを , データ・メモリの30H-4FH番地に転送する。

SUB: SEL MB0

MOV HL, #30H ; HL 30H

MOV DE, #0F0H ; DE F0H

LOOP: MOVT XA, @PCDE ; XA テーブル・データ

MOV @HL, XA ; (HL) XA INCS HL ; HL HL + 2

INCS HL

INCS E ; E E + 1

BR LOOP

RET

ORG 0×F0H

DB ××H,××H,..... ; テーブル・データ

MOVT XA, @PCXA

機 能: XA ROM (PC₁₁₋₈ + XA)

プログラム・カウンタ (PC)の下位 8 ビット (PC₇₋₀)をレジスタ・ペアXAの内容で置き換えたとき アドレスされるプログラム・メモリ内のテーブル・データの下位 4 ビットを A レジスタに,上位 4 ビットを X レジスタに転送します。

テーブル・アドレスはこの命令実行時のPCの内容によって決まります。

テーブル領域には,必要なデータをあらかじめアセンブラ疑似命令(DB命令)によりプログラムしておく必要があります。

PCは,この命令の実行により影響を受けません。

注 意

MOVT XA, @PCDEと同様に,命令が××FFH番地にある場合は,次のページのテーブル・データが 転送されます。


MOVT XA, @BCDE

機 能:XA ROM(BCDE)

レジスタBとレジスタC, D, Eの内容でアドレスされるプログラム・メモリ内のテーブル・データ (8 ビット)の下位 4 ビットを A レジスタに, 上位 4 ビットを X レジスタに転送します。

ただし, μ PD754244では,レジスタBは無効です。レジスタBには必ず0000Bを設定してください。 テーブル領域には必要なデータをあらかじめアセンブラ疑似命令(DB命令)によりプログラムして おく必要があります。PCは,この命令実行により影響を受けません。

例




MOVT XA, @BCXA

機 能:XA ROM(BCXA)

レジスタBとレジスタC, X, Aの内容でアドレスされるプログラム・メモリ内のテーブル・データ(8ビット)の下位4ビットをAレジスタに,上位4ビットをXレジスタに転送します。

ただし,μPD754244では,レジスタBは無効です。レジスタBには必ず0000Bを設定してください。 テーブル領域には必要なデータをあらかじめアセンブラ疑似命令(DB命令)によりプログラムして おく必要があります。PCは,この命令実行により影響を受けません。

例



11.4.3 ビット転送命令

MOV1 CY, fmem.bit

MOV1 CY, pmem.@L

MOV1 CY, @H + mem.bit

機 能: CY (オペランドにより指定されたビット)

ビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) により指定されるデータ・メモリ・ビットの内容をキャリー・フラグ (CY) に転送します。

MOV1 fmem.bit, CY

MOV1 @H + mem.bit, CY

機 能:(オペランドで指定されるビット) CY

キャリー・フラグ (CY) の内容をビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) により指定されるデータ・メモリ・ビットに転送します。

応用例

データ・メモリの3FH番地のビット3のフラグを,ポート3のビット2に出力する。

FLAG EQU 3FH. 3

SEL MB0

MOV H, #FLAG SHR 6; H FLAGの上位4ビット

MOV1 CY, @H+FLAG; CY FLAG MOV1 PORT3. 2, CY; P32 CY

11.4.4 演算命令

ADDS A, #n4

能: A A + n4; Skip if carry. n4 = I3-0: 0-FH

A レジスタの内容に 4 ビット・イミーディエト・データn4を 2 進加算 し,加算の結果キャリーが出たときは続く 1 命令をスキップします。キャリー・フラグは影響を受けません。

ADDC A, @HL命令およびSUBC A, @HL命令と組み合わさると, 進数補正命令となります (11. **1.4 進数補正命令**を参照)。

ADDS XA, #n8

能: XA XA + n8; Skip if carry. n8 = I7-0: 00H-FFH

レジスタ・ペアXAの内容に8ビット・イミーディエト・データn8を2進加算し,加算の結果キャリーが出たときは続く1命令をスキップします。キャリー・フラグは影響を受けません。

ADDS A, @HL

機能: A A + (HL); Skip if carry.

A レジスタの内容にレジスタ・ペアHLでアドレスされるデータ・メモリの内容を 2 進加算し,加算の結果キャリーが出たときは続く 1 命令をスキップします。キャリー・フラグは影響を受けません。

ADDS XA, rp'

機能: XA XA + rp'; Skip if carry.

レジスタ・ペアXAの内容にレジスタ・ペアrp'(XA, HL, DE, BC, XA' HL', DE', BC')の内容を 2 進加算し,加算の結果キャリーが出たときは続く 1 命令をスキップします。キャリー・フラグは影響を受けません。

O ADDS rp'1, XA

機能: rp' rp'1 + XA; Skip if carry.

レジスタ・ペアrp'1 (HL, DE, BC, XA', HL', DE', BC') の内容にレジスタ・ペアXAの内容を 2 進加算 し,加算の結果キャリーが出たときは続く 1 命令をスキップします。キャリー・フラグは影響を受けません。

応用例

レジスタ・ペアを左シフトする。

MOV XA, rp'1 ADDS rp'1, XA NOP

ADDC A, @HL

機 能: A, CY A + (HL) + CY

A レジスタの内容にレジスタ・ペアHLでアドレスされるデータ・メモリの内容をキャリー・フラグ も含めて 2 進加算します。加算の結果キャリーが出たらキャリー・フラグがセットされ,キャリーが出 ないときはキャリー・フラグはリセットされます。

この命令の次にADDS A, #n4命令が置かれた場合,この命令にキャリーが発生するとADDS A, #n4命令をスキップします。キャリーが発生しないときはADDS A, #n4命令を実行し, ADDS A, #n4命令のスキップ機能を禁止するという機能が生じます。したがって,これらの命令の組み合わせを進数補正に利用できます(11.1.4 **進数補正命令**を参照)。

ADDC XA, rp'

機 能: XA, CY XA + rp' + CY

レジスタ・ペアXAの内容にレジスタ・ペアrp' (XA, HL, DE, BC, XA', HL', DE', BC') の内容をキャリー・フラグも含めて 2 進加算します。加算の結果キャリーが出たとき , キャリー・フラグはセットされ , キャリーが出ないとき , キャリー・フラグはリセットされます。

O ADDC rp'1, XA

機 能: rp'1, CY rp'1 + XA + CY

レジスタ・ペアrp'1 (HL, DE, BC, XA', HL', DE', BC') の内容にレジスタ・ペアXAの内容をキャリー・フラグを含めて2進加算します。加算の結果キャリーが出たらキャリー・フラグがセットされます。キャリーが出ないときはキャリー・フラグはリセットされます。

SUBS A, @HL

機能: A A - (HL); Skip if borrow

A レジスタの内容からレジスタ・ペアHLでアドレスされるデータ・メモリの内容を減算し,結果を A レジスタにセットします。減算の結果ボローが出ると続く1命令をスキップします。

キャリー・フラグには影響を与えません。

SUBS XA, rp'

機能: XA XA - rp'; Skip if borrow

レジスタ・ペアXAの内容からレジスタ・ペアrp'(XA, HL, DE, BC, XA', HL', DE', BC')の内容を減算し,結果をレジスタ・ペアXAにセットします。減算の結果ボローが出ると続く1命令をスキップします。

キャリー・フラグには影響を与えません。

応用例

データ・メモリとレジスタ・ペアの大小比較をする。

MOV XA, mem SUBS XA, rp'

; (mem) rp'

; (mem) < rp'

SUBS rp'1, XA

機能: rp'1 rp'1 - XA; Skip if borrow

レジスタ・ペアrp'1 (HL, DE, BC, XA', HL', DE', BC') の内容からレジスタ・ペアXAの内容を減算し、結果を指定されたレジスタ・ペアrp'1にセットします。減算の結果ボローが出ると続く1命令をスキップします。

キャリー・フラグには影響を与えません。

SUBC A, @HL

機 能: A, CY A - (HL) - CY

A レジスタの内容からレジスタ・ペアHLでアドレスされるデータ・メモリの内容をキャリー・フラグを含めて減算し,結果を A レジスタにセットします。減算の結果ボローが出るとき,キャリー・フラグがセットされ,ボローが出ないときキャリー・フラグはリセットされます。

この命令の次にADDS A, #n4命令が置かれた場合, この命令にボローが出なければADDS A, #n4命令をスキップします。ボローが出るとADDS A, #n4命令を実行し, ADDS A, #n4命令のスキップ機能を禁止するという機能が生じます。したがって, これらの命令の組み合わせを進数補正に利用できます(11.**1.4 進数補正命令**を参照)。

SUBC XA, rp'

機能: XA, CY XA - rp' - CY

レジスタ・ペアXAの内容からレジスタ・ペアrp'(XA, HL, DE, BC, XA', HL', DE', BC')の内容をキャリー・フラグを含めて減算し、結果をレジスタ・ペアXAにセットします。減算の結果ボローが出るとキャリー・フラグがセットされ、ボローが出ないときはキャリー・フラグはリセットされます。

SUBC rp'1, XA

機 能: rp'1, CY rp'1 - XA - CY

レジスタ・ペアrp'1 (HL, DE, BC, XA', HL', DE', BC') の内容からレジスタ・ペアXAの内容をキャリー・フラグを含めて減算し,結果を指定されたレジスタ・ペアrp'1にセットされます。減算の結果ボローが出るとキャリー・フラグがセットされ,ボローが出ないときはキャリー・フラグはリセットされます。

AND A, #n4

機 能: A A n4 n4 = I3-0: 0-FH

A レジスタの内容と 4 ビット・イミーディエト・データn4との論理積をとり, 結果を A レジスタにセットします。

応用例

アキュームレータの上位2ビットを0にする。

AND A, #0011B

AND A, @HL

機 能: A A (HL)

A レジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容との論理積をとり、 結果を A レジスタにセットします。

AND XA, rp'

機能: XA XA rp'

レジスタ・ペアXAの内容とレジスタ・ペアrp'(XA, HL, DE, BC, XA', HL', DE', BC')の内容との論理積をとり, 結果をレジスタ・ペアXAにセットします。

AND rp'1, XA

機 能: rp'1 rp'1 XA

レジスタ・ペアrp'1 (HL, DE, BC, XA', HL', DE', BC') の内容とレジスタ・ペアXAの内容との論理積をとり, 結果を指定されたレジスタ・ペアにセットします。

OR A, #n4

機 能: A A n4 n4 = I3-0: 0-FH

A レジスタの内容と 4 ビット・イミーディエト・データn4との論理和をとり, 結果を A レジスタにセットします。

応用例

アキュームレータの下位3ビットを1にする。

OR A, #0111B

OR A, @HL

機 能:A A (HL)

A レジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容と論理和をとり,結果を A レジスタにセットします。

OR XA, rp'

機能: XA XA rp'

レジスタ・ペアXAの内容とレジスタ・ペアrp' (XA, HL, DE, BC, XA', HL', DE', BC') の内容との論理和をとり, 結果をレジスタ・ペアXAにセットします。

OR rp'1, XA

機 能: rp'1 rp'1 XA

レジスタ・ペアrp'1 (HL, DE, BC, XA', HL' DE', BC') の内容とレジスタ・ペアXAの内容との論理和をとり, 結果をレジスタ・ペアrp'1にセットします。

XOR A, #n4

機 能: A A ∀ n4 n4 = I₃₋₀: 0-FH

A レジスタの内容と 4 ビット・イミーディエト・データn4との排他的論理和をとり,結果を A レジスタにセットします。

応用例

アキュームレータの最上位4ビットを反転する。

XOR A, #1000B

XOR A, @HL

機 能:A A ∀ (HL)

A レジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容と排他的論理和をとり、結果を A レジスタにセットします。

XOR XA, rp'

機能: XA XA ∀ rp'

レジスタ・ペアXAの内容とレジスタ・ペアrp'(XA, HL, DE, BC, XA', HL', DE', BC')の内容との排他的論理和をとり、結果をレジスタ・ペアXAにセットします。

OXOR rp'1, XA

機 能: rp'1 rp'1 ∀ XA


レジスタ・ペアrp'1 (HL, DE, BC, XA', HL', DE', BC') の内容とレジスタ・ペアXAの内容との排他的 論理和をとり, 結果をレジスタ・ペアrp'1にセットします。

11.4.5 アキュームレータ操作命令

RORC A

機 能: CY A₀, A_{n-1} A_n, A₃ CY (n = 1-3)

A レジスタ (4 ビット・アキュームレータ) の内容をキャリー・フラグを含めて 1 ビットずつ右回転 します。



O NOT A

機能:A A

Aレジスタ(4ビット・アキュームレータ)の1の補数をとります(各ビットを反転させます)。

11.4.6 增減命令

INCS reg

機能: reg reg + 1; Skip if reg = 0

レジスタreg (X, A, H, L, D, E, B, C) の内容をインクリメントします。インクリメントの結果 reg = 0になると続く 1 命令をスキップします。

◯ INCS rp1

機 能: rp1 rp1 + 1; Skip if rp1 = 00H

レジスタ・ペアrp1 (HL, DE, BC)の内容をインクリメントします。インクリメントの結果rp1=00Hになると続く1命令をスキップします。

O INCS @HL

機 能: (HL) (HL) + 1; Skip if (HL) = 0

レジスタ・ペアHLでアドレスされるデータ・メモリの内容をインクリメントします。インクリメントの結果そのデータ・メモリの内容が 0 になると続く 1 命令をスキップします。

O INCS mem

能: (mem) (mem) + 1; Skip if (mem) = 0, mem= D₇₋₀: 00H-FFH

8 ビット・イミーディエト・データmemでアドレスされるデータ・メモリの内容をインクリメント します。インクリメントの結果,そのデータ・メモリの内容が 0 になると続く 1 命令をスキップしま す。

O DECS reg

機能: reg reg - 1; Skip if reg = FH

レジスタreg (X, A, H, L, D, E, B, C) の内容をデクリメントします。デクリメントの結果reg = FHになると , 続く 1 命令をスキップします。

O DECS rp'

機 能: rp' rp' - 1; Skip if rp' = FFH

レジスタ・ペアrp' (XA, HL, DE, BC, XA', HL', DE', BC') の内容をデクリメントします。デクリメントの結果rp' = FFHになると , 続く 1 命令をスキップします。

11.4.7 比較命令

SKE reg, #n4

機 能: Skip if reg = n4 n4 = l3-0: 0-FH

レジスタreg (X, A, H, L, D, E, B, C) の内容と 4 ビット・イミーディエト・データn4が等しければ , 続く 1 命令をスキップします。

SKE @HL, #n4

能: Skip if (HL) = n4 n4 = I₃₋₀: 0-FH

レジスタ・ペアHLでアドレスされるデータ・メモリの内容と 4 ビット・イミーディエト・データn4 が等しければ,続く 1 命令をスキップします。

SKE A, @HL

機 能: Skip if A = (HL)

A レジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容が等しければ,続く1命令をスキップします。

SKE XA, @HL

機 能: Skip if A = (HL) and X = (HL + 1)

Aレジスタの内容とレジスタ・ペアHLでアドレスされるデータ・メモリの内容が等しく,かつXレジスタの内容とメモリの次の番地の内容が等しければ,続く1命令をスキップします。

ただし, L レジスタの内容が奇数の場合, 最下位ビットを無視したアドレスが指定されます。

SKE A, reg

機能: Skip if A = reg

A レジスタの内容とレジスタreg (X, A, H, L, D, E, B, C) の内容が等しければ , 続く 1 命令をスキップします。

SKE XA, rp'

機能: Skip if XA = rp'

レジスタ・ペアXAの内容とレジスタ・ペアrp' (XA, HL, DE, BC, XA', HL', DE', BC') の内容が等しければ , 続く 1 命令をスキップします。

11.4.8 キャリー・フラグ操作命令

SET1 CY

機 能: CY 1

キャリー・フラグをセットします。

CLR1 CY

機 能: CY 0

キャリー・フラグをクリアします。

SKT CY

機能: Skip if CY = 1

キャリー・フラグが1のとき,続く1命令をスキップします。

○ NOT1 CY

機能: CY CY

キャリー・フラグを反転させます。0なら1に,1なら0になります。

11.4.9 メモリ・ビット操作命令

SET1 mem. bit

能: (mem.bit) 1 mem = D₇₋₀: 00H-FFH, bit = B₁₋₀: 0-3

8 ビット・イミーディエト・データmemで示されるアドレスの, 2 ビット・イミーディエト・データbitで指定されるビットをセットします。

SET1 fmem. bit

SET1 pmem. @L

SET1 @H + mem. bit

機能: (オペランドで指定されるビット) 1

ビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) により指定されるデータ・メモリのビットをセットします。

CLR1 mem. bit

能: (mem.bit) 0 mem = D₇₋₀: 00H-FFH, bit = B₁₋₀: 0-3

8 ビット・イミーディエト・データmemで示されるアドレスの, 2 ビット・イミーディエト・データbitで指定されるビットをクリアします。

CLR1 fmem. bit

CLR1 pmem. @L

CLR1 @H + mem. bit

機 能: (オペランドで指定されるビット) 0

ビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) により指定されるデータ・メモリのビットをクリアします。

SKT mem. bit
機 能: Skip if (mem.bit) = 1 mem = D ₇₋₀ : 00H-FFH, bit = B ₁₋₀ : 0-3
8 ビット・イミーディエト・データmemで示されるアドレスの , 2 ビット・イミーディエト・データbitで指定されるビットが 1 なら , 続く 1 命令をスキップします。
SKT fmem. bit
SKT pmem. @L
SKT @H + mem. bit
機 能:Skip if(オペランドで指定されるビット)= 1
ビット操作アドレシング(fmem.bit, pmem.@L, @H + mem.bit)により指定されるデータ・メモリのビットが1ならば,続く1命令をスキップします。
SKF mem. bit
機 能: Skip if (mem.bit) = 0 mem = D ₇₋₀ : 00H-FFH, bit = B ₁₋₀ : 0-3
8 ビット・イミーディエト・データmemで示されるアドレスの, 2 ビット・イミーディエト・データbitで指定されるビットが 0 ならば,続く 1 命令をスキップします。
SKF fmem. bit
SKF pmem. @L
SKF @H + mem. bit

機 能: Skip if (オペランドで指定されるビット) = 0

ビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) により指定されるデータ・メモリのビットの内容が 0 ならば , 続く 1 命令をスキップします。

SKTCLR fmem. bit
SKTCLR pmem. @L
SKTCLR @H + mem. bit
機 能 : Skip if(オペランドで指定されるビット)= 1 then clear
ビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) で指定されるデータ・メモリのビットが 1 なら , 続く 1 命令をスキップして , そのビットを" 0 " にクリアします。
AND1 CY, fmem. bit
AND1 CY, pmem. @L
AND1 CY, @H + mem. bit
機 能 :CY CY (オペランドで指定されるビット)
キャリー・フラグの内容とビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) で指定されるデータ・メモリの内容との論理積をとり , 結果をキャリー・フラグにセットします。
OR1 CY, fmem. bit
OR1 CY, pmem. @L
OR1 CY, @H + mem. bit
機 能 :CY CY (オペランドで指定されるビット)

キャリー・フラグの内容と , ビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) で指定されるデータ・メモリのビットの内容との論理和をとり , 結果をキャリー・フラグにセットします。

- XOR1 CY, fmem. bit
- XOR1 CY, pmem. @L
- XOR1 CY, @H + mem. bit

機 能: CY CY ∀ (オペランドで指定されるビット)

キャリー・フラグの内容と , ビット操作アドレシング (fmem.bit, pmem.@L, @H + mem.bit) で指定されるデータ・メモリのビットの内容との排他的論理和をとり , 結果をキャリー・フラグにセットします。

11.4.10 分岐命令

BR addr

機 能:PC₁₁₋₀ addr

addr = 0000H-0FFFH

イミーディエト・データaddrでアドレスされるアドレスに分岐します。

この命令はアセンブラの疑似命令であり、アセンブル時、アセンブラよりBR !addr命令, BRCB !caddr命令, BR \$addr命令の中から最適な命令に自動的に置き換えられます。

BR addr1

機 能: PC₁₁₋₀ addr1

addr1 = 0000H-0FFFH

イミーディエト・データaddr1でアドレスされるアドレスに分岐します。

この命令はアセンブラの疑似命令であり、アセンブル時、アセンブラよりBRA !addr1命令,BR !addr命令,BRCB !caddr命令,BR \$addr1命令の中から最適な命令に自動的に置き換えられます。

BRA !addr1

機能: PC₁₁₋₀ addr1

BR !addr

機 能: PC₁₁₋₀ addr

addr = 0000H-0FFFH

イミーディエト・データaddrがプログラム・カウンタ (PC) へ転送され, PCでアドレスされる番地に分岐します。

BR \$addr

機 能: PC₁₁₋₀ addr

 $addr = (PC - 15) \sim (PC - 1)$, $(PC + 2) \sim (PC + 16)$

現在のアドレスから (-15~-1), (+2~+16)の分岐範囲を持つ相対分岐命令です。ページの境界や,ブロックの境界には影響を受けません

○ BR \$addr1

機 能: PC₁₁₋₀ addr1

 $addr1 = (PC - 15) \sim (PC - 1)$, $(PC + 2) \sim (PC + 16)$

現在のアドレスから(-15~-1),(+2~+16)の分岐範囲を持つ相対分岐命令です。ページの境界や,ブロックの境界には影響を受けません。

BRCB !caddr


機 能: PC₁₁₋₀ caddr₁₁₋₀

caddr = 0000H-0FFFH

プログラム・カウンタ(PC₁₁₋₀)を12ビット・イミーディエト・データcaddrで置き換えた番地に分岐します。

注 意

BRCB !caddr命令は,通常,その命令のあるブロック内に分岐しますが,1バイト目が0FFEH番地にある場合は,ブロック0には分岐せずブロック1に分岐しますので注意してください。



上図の a の位置にBRCB ! caddr命令がある場合は,ブロック 0 ではなくブロック 1 (非実装)に分岐します。0FFEH番地では,BRCB ! caddr命令を使用しないでください。


BR PCDE

機 能: PC₁₁₋₀ PC₁₁₋₈ + DE PC₇₋₄ D, PC₃₋₀ E

プログラム・カウンタの下位 8 ビット (PC7-0)をレジスタ・ペアDEの内容で置き換えた番地に分岐します。プログラム・カウンタの上位のビットには影響を与えません。

注 意

BR PCDE命令は,通常,その命令のあるページ内に分岐しますが,命令コードの1バイト目が ××FE番地,または××FFH番地にある場合は,そのページ内には分岐せず次のページに分岐します。



たとえば,上図のようにaまたはbの位置にBR PCDE命令がある場合は,ページ2ではなくページ3の,レジスタ・ペアDEの内容により指定される下位8ビット・アドレスへ分岐します。

BR PCXA

機 能: PC11-0 PC11-8 + XA PC7-4 X, PC3-0 A

プログラム・カウンタの下位 8 ビット (PC7-0)をレジスタ・ペアXAの内容で置き換えた番地に分岐します。プログラム・カウンタの上位のビットには影響を与えません。

注 意

BR PCDE命令と同様に , 1 バイト目が \times \times FEH , または \times \times FFH番地にある場合は , 同一ページ内には分岐せず , 次のページに分岐します。


BR BCDE

機 能: PC₁₁₋₀ BCDE

例

プログラム・カウンタをレジスタB, C, D, Eの内容で置き換えた番地に分岐します。

ただし , μ PD754244のPCは12ビットです。PCには , レジスタC, D, Eの内容が置き換えられます。レジスタBには , 必ず0000Bを設定してください。




BR BCXA

機 能: PC₁₁₋₀ BCXA

例

プログラム・カウンタをレジスタB, C, X, Aの内容で置き換えた番地に分岐します。

ただし , μ PD754244のPCは12ビットです。PCには , レジスタC, X, Aの内容が置き換えられます。レジスタBには , 必ず0000Bを設定してください。



TBR addr

機能:

GETI命令のテーブル定義用アセンブラ疑似命令です。 3 バイトのBR !addr命令を , 1 バイトの GETI命令で置き換える場合に使用します。addrには12ビット・アドレス・データを記述します。詳しくは , RA75X **アセンブラ・パッケージ ユーザーズ・マニュアル 言語編 (**U12385J**)**を参照してください。

11.4.11 サブルーチン・スタック制御命令

CALLA !addr1

機 能: (SP - 2) x , x , MBE, RBE, (SP - 3) PC7-4

(SP - 4) PC₃₋₀, (SP - 5) 0, 0, 0, 0

(SP - 6) PC₁₁₋₈

PC₁₁₋₀ addr1, SP SP - 6

CALL !addr

機 能:【Mk モード】

(SP - 1) PC₇₋₄, (SP - 2) PC₃₋₀

(SP - 3) MBE, RBE, 0, 0

(SP - 4) PC₁₁₋₈, PC₁₁₋₀ addr, SP SP - 4

addr = 0000H-0FFFH

【Mk モード】

(SP - 2) \times , \times , MBE, RBE

(SP - 3) PC₇₋₄, (SP - 4) PC₃₋₀

(SP - 5) 0, 0, 0, 0, (SP - 6) PC₁₁₋₈

PC₁₁₋₀ addr, SP SP - 6

プログラム・カウンタ(リターン・アドレス)およびMBE,RBEの内容をスタック・ポインタ(SP)でアドレスされるデータ・メモリ(スタック)に退避し、SPをデクリメントしたのち、12ビット・イミーディエト・データaddrでアドレスされる番地へ分岐します。

CALLF !faddr

機 能:【Mk モード】

(SP - 1) PC₇₋₄, (SP - 2) PC₃₋₀

(SP - 3) MBE, RBE, 0, 0

(SP - 4) PC₁₁₋₈, SP SP - 4

PC₁₁₋₀ 0 + faddr

faddr = 0000H-07FFH

【Mk モード】

 $(SP - 2) \times , \times , MBE, RBE$

(SP - 3) PC₇₋₄, (SP - 4) PC₃₋₀

(SP - 5) 0, 0, 0, 0, (SP - 6) PC₁₁₋₈

SP SP - 6

PC₁₁₋₀ 0 + faddr

faddr = 0000H-07FFH

プログラム・カウンタ (PC; リターン・アドレス) およびMBE, RBEの内容をスタック・ポインタ (SP) でアドレスされるデータ・メモリ (スタック) に退避し, SPをデクリメントしたのち, 11ビット・イミーディエト・データfaddrでアドレスされる番地へ分岐します。コールできる範囲は0000H-07FFH (0-2047) 番地に限られます。

TCALL !addr

機能:

GETI命令のテーブル定義用アセンブラ疑似命令です。 3 バイトのCALL !addr命令を , 1 バイトのGETI命令で置き換える場合に使用します。 addrには12ビット・アドレス・データを記述します。詳しくは , RA75X アセンブラ・パッケージ ユーザーズ・マニュアル 言語編 (U12385J) を参照してください。

RET

スタック・ポインタ(SP)でアドレスされるデータ・メモリ(スタック)の内容をプログラム・カウンタ(PC),メモリ・バンク許可フラグ(MBE),およびレジスタ・バンク許可フラグ(RBE)にリストアし,そのあとSPの内容をインクリメントします。

注 意

プログラム・ステータス・ワード (PSW)は, MBE, RBE以外リストアされません。

RETS

スタック・ポインタ(SP)でアドレスされるデータ・メモリ(スタック)の内容をプログラム・カウンタ(PC),メモリ・バンク許可フラグ(MBE),およびレジスタ・バンク許可フラグ(RBE)にリストアし,SPの内容をインクリメント後,無条件にスキップします。

注 意

プログラム・ステータス・ワード (PSW) は , MBE , RBE以外リストアされません。

✓ RETI

スタック・ポインタ(SP)でアドレスされるデータ・メモリ(スタック)の内容をプログラム・カウンタ(PC),およびプログラム・ステータス・ワードにリストアし,そのあとSPの内容をインクリメントします。

割り込み処理ルーチンからの復帰時に使用します。

O PUSH rp

機 能: (SP - 1) rpH, (SP - 2) rpL, SP SP - 2

レジスタ・ペアrp (XA, HL, DE, BC)の内容をスタック・ポインタ (SP)でアドレスされるデータ・メモリ (スタック)に退避し、そのあとSPをデクリメントします。

レジスタ・ペアの上位側 $(rp_H: X, H, D, B)$ は (SP-1) で , 下位側 $(rp_L: A, L, E, C)$ は (SP-2) でアドレスされるスタックに退避されます。

O PUSH BS

機 能: (SP-1) MBS, (SP-2) RBS, SP SP-2

メモリ・バンク選択レジスタ (MBS), およびレジスタ・バンク選択レジスタ (RBS)の内容をスタック・ポインタ (SP)でアドレスされるデータ・メモリ (スタック)に退避し, そのあとSPをデクリメントします。

O POP rp

機 能: rpL (SP), rpH (SP + 1), SP SP + 2

スタック・ポインタ(SP)でアドレスされるデータ・メモリ(スタック)の内容をレジスタ・ペアrp(XA, HL, DE, BC)へ復帰し,そのあとSPをインクリメントします。

レジスタ・ペアの下位側 (rpL: A, L, E, C) には (SP) の内容が,上位側 (rpH: X, H, D, B) には (SP + 1) の内容がリストアされます。

O POP BS

機 能: RBS (SP), MBS (SP+1), SP SP+2

スタック・ポインタ(SP)でアドレスされるデータ・メモリ(スタック)の内容をレジスタ・バンク選択レジスタ(RBS),メモリ・バンク選択レジスタ(MBS)へ復帰し,そのあとSPをインクリメントします。

11.4.12 割り込み制御命令

機 能: IME (IPS.3) 1

割り込みマスタ許可フラグ(割り込みプライオリティ選択レジスタのビット3)を,"1"にセットし,割り込みを許可します。割り込み受け付けの可否は,各割り込み許可フラグにより制御されます。

O EI IE x x x

割り込み許可フラグ($IE \times \times \times$)を" 1 " にセットし , 割り込みを受け付け可能状態にします。 ($\times \times \times = BT$, TO, T1, T2, 0, 2, EE)

\bigcirc D

機 能: IME (IPS.3) 0

割り込みマスタ許可フラグ(割り込みプライオリティ選択レジスタのビット3)を"0"にリセットし、各割り込み許可フラグの内容に関係なく、すべての割り込みを禁止します。

O DI IE×××

機 能: $IE \times \times \times 0 \times \times \times = N_5$, N_{2-0}

割り込み許可フラグ (IE×××)を "0"にリセットし,割り込みの受け付けを禁止します。 (×××=BT, T0, T1, T2, 0, 2, EE)

11.4.13 入出力命令

O IN A, PORTn

機 能: A PORTn n = N₃₋₀: 3, 6, 7, 8

PORTn (n = 3, 6, 7, 8) で指定されるポートの内容をAレジスタに転送します。

注 意

この命令実行時には , MBE = 0とするか , もしくは (MBE = 1, MBS = 15) としておく必要があります。 n には3, 6, 7, 8のみ指定できます。

入出力モードの指定により,出力ラッチのデータ(出力モード)または,端子のデータ(入力モード)が取り込まれます。

OUT PORTn, A

機 能: PORTn A n = N₃₋₀: 3, 6, 8

A レジスタの内容をPORTn (n = 3, 6, 8) で指定されるポートの出力ラッチへ転送します。

注 意

この命令実行時には, MBE = 0とするか, もしくは (MBE = 1, MBS = 15) としておく必要があります。

nには3,6,8のみ指定できます。

11. **4**.14 CPU**制御命令**

HALT

機 能: PCC.2 1

HALTモードをセットします(プロセッサ・クロック・コントロール・レジスタのビット2をセットする命令です)。

注 意

HALT命令に続く1命令は必ずNOP命令にしてください。

STOP

機 能: PCC.3 1

STOPモードをセットします(プロセッサ・クロック・コントロール・レジスタのビット3をセットする命令です)。

注 意

STOP命令に続く1命令は必ずNOP命令にしてください。

\bigcirc NOP

機能:何もせず1マシン・サイクル費やします。

11.4.15 特殊命令

SEL RBn

機 能: RBS n n = N₁₋₀: 0-3

2 ビット・イミーディエト・データnをレジスタ・バンク選択レジスタ(RBS)にセットします。

SEL MBn

機 能: MBS n n = N₃₋₀: 0, 4, 15

4ビット・イミーディエト・データnをメモリ・バンク選択レジスタ (MBS) に転送します。

GETI taddr

機 能: taddr = T₅₋₀, 0: 20H-7FH

【Mk モード】

TBR命令で定義したテーブルを参照した場合

 PC_{11-0} (taddr) 3-0 + (taddr + 1)

TCALL命令で定義したテーブルを参照した場合

(SP - 1) PC₇₋₄, (SP - 2) PC₃₋₀

(SP - 3) MBE, RBE, 0, 0

(SP - 4) PC₁₁₋₈

 PC_{11-0} (taddr) 3-0 + (taddr + 1)

SP SP - 4

TBR, TCALL命令以外で定義したテーブルを参照した場合

(taddr) (taddr + 1) を命令コードとする命令を実行

【Mk モード】

TBR命令で定義したテーブルを参照した場合注

 PC_{11-0} (taddr) 3-0 + (taddr + 1)

TCALL命令で定義したテーブルを参照した場合注

 $(SP - 2) \times , \times , MBE, RBE$

(SP - 3) PC₇₋₄, (SP - 4) PC₃₋₀

(SP - 5) 0,0,0,(SP - 6) PC₁₁₋₈

 PC_{11-0} (taddr) 3-0 + (taddr + 1), SP SP - 6

TBR, TCALL命令以外で定義したテーブルを参照した場合

(taddr) (taddr + 1) を命令コードとする命令を実行

注 TBR, TCALL命令で指定されるアドレスは0000H-0FFFHに限ります。

(taddr), (taddr + 1)で指定されるプログラム・メモリ・アドレスにある2バイトのデータを参照し,命令として実行します。

参照テーブルの領域は0020H-007FHで,あらかじめデータを書き込んでおきます。データの書き込みは,1バイト命令,2バイト命令の場合は,二モニックをそのまま記述します。

3 バイト・コール命令および 3 バイト分岐命令の場合は , アセンブラ疑似命令 (TCALL, TBR) により記述します。

taddrとして指定できるアドレスは偶数アドレスのみです。

注 意

参照テーブルにセットできる2バイト命令は、2マシン・サイクルの命令に限られます(ただし、BRCB命令およびCALLF命令を除く)。また、1バイト命令2つをセットする場合は、次表のような組み合わせに限られます。

1 バイト目の命令	2 バイト目の命令
MOV A, @HL	NCS L
MOV @HL, A	DECS L
XCH A, @HL	NCS H
	DECS H
	INCS HL
MOV A, @DE	INCS E
XCH A, @DE	DECS E
	NCS D
	DECS D
	INCS DE
MOV A, @DL	NCS L
XCH A, @DL	DECS L
	NCS D
	DECS D

PCは,GETI命令実行中はインクリメントは行いませんので,参照命令実行後,GETI命令の次の番地から処理を続けます。

GETI命令の前の命令がスキップ機能を持つ場合,GETI命令は他の1バイト命令と同様にスキップされます。また,GETI命令で参照した命令がスキップ機能を持つ場合,GETI命令の次に続く命令はスキップされます。

GETI命令でたてづみ効果を持つ命令を参照した場合は次のように実行されます。

GETI命令の前の命令も同じグループのたてづみ効果を持つ命令の場合, GETI命令を実行するとたてづみ効果は消え,参照した命令はスキップされません。

GETI命令の次の命令も同じグループのたてづみ効果を持つ命令の場合,参照した命令により生ずるたてづみ効果は有効で,次に続く命令はスキップされます。

応用例

```
MOV HL, #00H
MOV XA, #FFH
            をGETI命令に置き換える。
CALL SUB1
BR SUB2
           20H
      ORG
HL00: MOV
          HL, #00H
XAFF: MOV
          XA, #FFH
CSUB1: TCALL SUB1
BSUB2: TBR
           SUB2
      GETI HL00 ; MOV HL, #00H
      GETI BSUB2
                 ; BR SUB2
      GETI CSUB1
                    ; CALL SUB1
      GETI XAFF ; MOV XA, #FFH
```

付録A 開発ツール

μPD754244を使用するシステム開発のために次のような開発ツールを用意しております。75XLシリーズでは、シリーズ共通のリロケータブル・アセンブラを品種ごとのデバイス・ファイルと組み合わせて使用します。

言語プロセッサ

RA75X	ホスト・マシン			+ #910 (P9)
リロケータブル・		os	供給媒体	オーダ名称(品名)
アセンブラ	PC-9800シリーズ	MS-DOS™	3.5インチ2HD	μ S5A13RA75X
		[Ver.3.30]	5インチ2HD	μ S5A10RA75X
		5		
		Ver.6.2 ^注		
	IBM PC/AT™	「IBM PC用のOSにつ	3.5インチ2HC	μ S7B13RA75X
	およびその互換機	いて」参照	5 インチ2HC	μ S7B10RA75X

デバイス・ファイル	ホスト・マシン	オーダ名称(品名)		
		os	供給媒体	オータ石が(四石)
	PC-9800シリーズ	MS-DOS	3.5インチ2HD	μ S5A13DF754244
		Ver. 3.30	5 インチ2HD	μ S5A10DF754244
		5		
		Ver. 6.2 ^注		
	IBM PC/AT	「IBM PC用のOSにつ	3.5インチ2HC	μ S7B13DF754244
	およびその互換機	いて」参照	5 インチ2HC	μ S7B10DF754244

注 Ver. 5.00以降にはタスク・スワップ機能がありますが,このソフトウエアではタスク・スワップ機能は使用できません。

備考 アセンブラ,デバイス・ファイルの動作は,上記のホスト・マシンとOS上でのみ保証されます。

ディバグ用ツール

 μ PD754244のプログラム・ディバグ用ツールとしてインサーキット・エミュレータ (IE-75000-R, IE-75001-R) を用意しています。

それぞれのシステム構成を次に示します。

八	IE-75000-R ^{注1}	IE-75000-Rは,75Xシリーズ,75XLシリーズを使用する応用システムを開発する際に,ハードウエ				
T.		│ │ア,ソフトウエアのディバグを行うためのインサーキット・エミュレータです。 μ PD754244を開				
ドウエア		│ │発する場合,IE-75000-Rと別売りのエミュレーション・ボードIE-75300-R-EM,およびエミュレー│				
ア		ション・プローブEP-75	54144GS-Rを組み合わせ	て使用します。		
		ホスト・マシンと接続して効率的にディバグを行うことができます。				
		なお, IE-75000-R内には:	エミュレーション・ボード	IE-75000-R-EMが含まれ	ており,接続されています。	
	IE-75001-R	IE-75001-Rは , 75Xシリ	リーズ,75XLシリーズを値	使用する応用システムを	E開発する際に , ハードウエ	
		ア,ソフトウエアのディ	バグを行うためのインサ	ナーキット・エミュレー	- 夕です。 μ PD754244を開	
		発する場合 , IE-75001-I	Rと別売りのエミュレーシ	ノョン・ボードIE-7530	0-R-EM , およびエミュレー	
		ション・プローブEP-75	54144GS-Rを組み合わせ	て使用します。		
		ホスト・マシンと接続し	して効率的にディバグを行	ううことができます。		
	IE-75300-R-EM	μ PD754244を使用する	応用システムの評価を行	うためのエミュレー	ソョン・ボードです。	
		IE-75000-RまたはIE-75001-Rと組み合わせて使用します。				
	EP-754144GS-R	μPD754244GS用のエミュレーション・プローブです。				
	EV-9500GS-20	IE-75000-RまたはIE-75001-Rと,IE-75300-R-EMに接続して使用します。				
	EV-9501GS-20	ターゲット・システムとの接続を容易にするフレキシブル基板EV-9500GS-20 (20ピン・プラス				
		チックSSOPに対応),およびEV-9501GS-20(20ピン・プラスチックSOPに対応)を添付してい			SOPに対応)を添付してい	
		ます。				
ᆚ	IEコントロール・	IE-75000-RまたはIE-75	001-Rとホスト・マシンで	をRS-232-C , およびセ	ントロニクスI/Fで接続し ,	
フトウエァ	プログラム	ホスト・マシン上でIE-7	75000-RまたはIE-75001-	-Rを制御します。		
エア		ホスト・マシン			│ ── オーダ名称(品名)	
			os	供給媒体		
		PC-9800シリーズ	MS-DOS	3.5インチ2HD	μ S5A13IE75X	
			Ver.3.30	5 インチ2HD	μ S5A10IE75X	
			\$			
			Ver.6.2 ^{注2}			
		IBM PC/AT	「IBM PC 用の OS につ		μ S7B13IE75X	
		およびその互換機	いて」参照	5 インチ2HC	μ S7B10IE75X	

注1.保守品です。

2. Ver.5.00以降にはタスク・スワップ機能がありますが,このソフトウエアではタスク・スワップ機能は使用できません。

備考 IEコントロール・プログラムの動作は,上記のホスト・マシンとOS上でのみ保証されます。


IBM PC用のOSについて

IBM PC用のOSとして,次のものがサポートされています。

OS	バージョン
PC DOS™	Ver.5.02 ~ Ver.6.3
	J6.1/V ^注 ~J6.3/V ^注
MS-DOS	Ver.5.0 ~ Ver.6.22
	5.0/V ^注 ~6.2/V ^注
IBM DOS™	J5.02/V ^注

注 英語モードのみサポートしています。

注意 Ver.5.0以降にはタスク・スワップ機能がありますが,このソフトウエアでは,タスク・スワップ機能は使用できません。



付録B マスクROM発注の手順

プログラム開発が完了して,マスクROMを発注する場合には,次のような手順となります。

マスクROM発注の予約

特約店あるいは,当社販売部門を通じて,マスクROM発注の予定を連絡してください(あらかじめご連絡をいただかないと処理が遅れる場合があります)。

発注用媒体の作成

マスクROM発注用の媒体には,次の3つがあります。

- ・UV-EPROM^注
- ・3.5インチのIBMフォーマットのフロッピィ・ディスク(海外のみ)
- ・5インチのIBMフォーマットのフロッピィ・ディスク(海外のみ)
- **注** UV-EPROMで発注する場合には,同じ内容のUV-EPROMを3個作成してください。また, マスク・オプション・データはマスク・オプション情報書に記入してください。

必要書類の作成

マスクROM発注にあたって,下記の書類に記入してください。

- ・マスク式ROM発注書
- ・マスク式ROM発注チェック・シート
- ・マスク・オプション情報書

発 注

で作成した媒体と で記入した書類をまとめて,発注予約日までに特約店あるいは販売部門に提出 していただきます。

注意 詳しくはインフォメーション資料「ROMコードの発注方法」(資料番号 C10302J)をご覧ください。

付録C命令索引

C.1 命令索引(機能別)

[転送命令]	[テーブル	参照命令]
MOV	A, #n4 249, 262	MOVT	XA, @PCDE 250, 270
MOV	reg1, #n4 249, 262	MOVT	XA, @PCXA 250, 272
MOV	XA, #n8 249, 262	MOVT	XA, @BCDE 250, 272
MOV	HL, #n8 249, 263	MOVT	XA, @BCXA 250, 273
MOV	rp2, #n8 249, 263		
MOV	A, @HL 249, 263	[ピット転	送命令]
MOV	A, @HL+ 249, 263	MOV1	CY, fmem.bit 250, 274
MOV	A, @HL 249, 263	MOV1	CY, pmem.@L 250, 274
MOV	A, @rpa1 249, 264	MOV1	CY, @H + mem.bit 250, 274
MOV	XA, @HL 249, 264	MOV1	fmem.bit, CY 250, 274
MOV	@HL, A 249, 264	MOV1	pmem.@L, CY 250, 274
MOV	@HL, XA 249, 265	MOV1	@H + mem.bit, CY 250, 274
MOV	A, mem 249, 265		
MOV	XA, mem 249, 265	[演算命令]
MOV	mem, A 249, 265	ADDS	A, #n4 250, 275
MOV	mem, XA 249, 266	ADDS	XA, #n8 250, 275
MOV	A, reg 249, 266	ADDS	A, @HL 250, 275
MOV	XA, rp' 249, 266	ADDS	XA, rp' 250, 275
MOV	reg1, A 249, 266	ADDS	rp'1, XA 250, 276
MOV	rp'1, XA 249, 266	ADDC	A, @HL 250, 276
XCH	A, @HL 249, 267	ADDC	XA, rp' 250, 276
XCH	A, @HL+ 249, 267	ADDC	rp'1, XA 250, 277
XCH	A, @HL 249, 267	SUBS	A, @HL 250, 277
XCH	A, @rpa1 249, 268	SUBS	XA, rp' 250, 277
XCH	XA, @HL 249, 268	SUBS	rp'1, XA 250, 278
XCH	A, mem 249, 268	SUBC	A, @HL 250, 278
XCH	XA, mem 249, 269	SUBC	XA, rp' 250, 278
XCH	A, reg1 249, 269	SUBC	rp'1, XA 250, 279
XCH	XA, rp' 249, 269	AND	A, #n4 250, 279

AND	A, @HL 250, 279	[メモリ・ヒ	【ット操作命令]
AND	XA, rp' 250, 279	SET1	mem.bit 251, 289
AND	rp'1, XA 250, 280	SET1	fmem.bit 251, 289
OR	A, #n4 250, 280	SET1	pmem.@L 251, 289
OR	A, @HL 250, 280	SET1	@H + mem.bit 251, 289
OR	XA, rp' 250, 280	CLR1	mem.bit 251, 289
OR	rp'1, XA 250, 281	CLR1	fmem.bit 251, 289
XOR	A, #n4 250, 281	CLR1	pmem.@L 251, 289
XOR	A, @HL 250, 281	CLR1	@H + mem.bit 251, 289
XOR	XA, rp' 250, 281	SKT	mem.bit 251, 290
XOR	rp'1, XA 250, 282	SKT	fmem.bit 251, 290
		SKT	pmem.@L 251, 290
[アキュー	ムレータ操作命令]	SKT	@H + mem.bit 251, 290
RORC	A 251, 283	SKF	mem.bit 251, 290
NOT	A 251, 283	SKF	fmem.bit 251, 290
		SKF	pmem.@L 251, 290
[増減命令]	1	SKF	@H + mem.bit 251, 290
INCS	reg 251, 284	SKTCLR	fmem.bit 251, 291
INCS	rp1 251, 284	SKTCLR	pmem.@L 251, 291
INCS	@HL 251, 284	SKTCLR	@H + mem.bit 251, 291
INCS	mem 251, 284	AND1	CY, fmem.bit 252, 291
DECS	reg 251, 285	AND1	CY, pmem.@L 252, 291
DECS	rp' 251, 285	AND1	CY, @H + mem.bit 252, 291
		OR1	CY, fmem. bit 252, 291
[比較命令]	1	OR1	CY, pmem.@L 252, 291
SKE	reg, #n4 251, 286	OR1	CY, @H + mem.bit 252, 291
SKE	@HL, #n4 251, 286	XOR1	CY, fmem.bit 252, 292
SKE	A, @HL 251, 286	XOR1	CY, pmem.@L 252, 292
SKE	XA, @HL 251, 286	XOR1	CY, @H + mem.bit 252, 292
SKE	A, reg 251, 287		
SKE	XA, rp' 251, 287	[分岐命令]	I
		BR	addr 252, 293
[キャリー	・フラグ操作命令]	BR	addr1 252, 293
SET1	CY 251, 288	BR	!addr 252, 293
CLR1	CY 251, 288	BR	\$addr 252, 293
SKT	CY 251, 288	BR	\$addr1 252, 294
NOT1	CY 251, 288	BR	PCDE 252, 295

BR PCXA ... 252, 295 SEL MBn ... 254, 305
BR BCDE ... 252, 296 GETI taddr ... 254, 305

BR BCXA ... 252, 296
BRA !addr1 ... 252, 293
BRCB !caddr ... 252, 294
TBR addr ... 254, 296

[サブルーチン・スタック制御命令]

CALLA !addr1 ... 253, 297

CALL !addr ... 253, 297

CALLF !faddr ... 253, 298

TCALL !addr ... 254, 298

RET ... 253, 299

RETS ... 253, 299

RETI ... 253, 300

PUSH rp ... 254, 301

PUSH BS ... 254, 301

POP rp ... 254, 301

POP BS ... 254, 301

[割り込み制御命令]

EI ... 254, 302

EI IE × × × ... 254, 302

DI ... 254, 302

DI IE××× ... 254, 302

[入出力命令]

IN A, PORTn ... 254, 303

OUT PORTn, A ... 254, 303

[CPU**制御命令**]

HALT ... 254, 304

STOP ... 254, 304

NOP ... 254, 304

[特殊命令]

SEL RBn ... 254, 305

C.2 命令索引 (アルファベット順)

[A]		CLR1	fmem.bit 251, 289
ADDC	A, @HL 250, 276	CLR1	mem.bit 251, 289
ADDC	rp'1, XA 250, 277	CLR1	pmem.@L 251, 289
ADDC	XA, rp' 250, 276	CLR1	@H + mem.bit 251, 289
ADDS	A, #n4 250, 275		
ADDS	A, @HL 250, 275	[D]	
ADDS	rp'1, XA 250, 276	DECS	reg 251, 285
ADDS	XA, rp' 250, 275	DECS	rp' 251, 285
ADDS	XA, #n8 250, 275	DI 2	54, 302
AND	A, #n4 250, 279	DI	IE x x x 254, 302
AND	A, @HL 250, 279		
AND	rp'1, XA 250, 280	[E]	
AND	XA, rp' 250, 279	EI 2	54, 302
AND1	CY, fmem.bit 252, 291	EI	IE x x x 254, 302
AND1	CY, pmem.@L 252, 291		
AND1	CY, @H + mem.bit 252, 291	[G]	
		GETI	taddr 254, 305
[B]			
BR	addr 252, 293	[H]	
BR	addr1 252, 293	HALT	254, 304
BR	BCDE 252, 296		
BR	BCXA 252, 296	[I]	
BR	PCDE 252, 295	IN	A, PORTn 254, 303
BR	PCXA 252, 295	INCS	mem 251, 284
BR	!addr 252, 293	INCS	reg 251, 284
BR	\$addr 252, 293	INCS	rp1 251, 284
BR	\$addr1 252, 294	INCS	@HL 251, 284
BRA	!addr1 252, 293		
BRCB	!caddr 252, 294	[M]	
		MOV	A, mem 249, 265
[C]		MOV	A, reg 249, 266
CALL	!addr 253, 297	MOV	A, #n4 249, 262
CALLA	!addr1 253, 297	MOV	A, @HL 249, 263
CALLF	!faddr 253, 298	MOV	A, @HL+ 249, 263
CLR1	CY 251, 288	MOV	A, @HL 249, 263

MOV	A, @rpa1 249, 264	OR1	CY, @H+mem.bit 252, 291
MOV	HL, #n8 249, 263	OUT	PORTn, A 254, 303
MOV	mem, A 249, 265	00.	201,000
MOV		[P]	
MOV	reg1, A 249, 266	POP	BS 254, 301
MOV	reg1, #n4 249, 262	POP	rp 254, 301
MOV	rp'1, XA 249, 266	PUSH	BS 254, 301
MOV	rp2, #n8 249, 263	PUSH	rp 254, 301
MOV	XA, mem 249, 265		201,001
MOV		[R]	
MOV	XA, #n8 249, 262	RET	253 299
MOV	XA, @HL 249, 264	RETI	
MOV	@HL, A 249, 264		253, 299
MOV	@HL, XA 249, 265	RORC	
MOVT	XA, @BCDE 250, 272		7 201, 200
MOVT	XA, @BCXA 250, 273	[S]	
MOVT	XA, @PCDE 250, 270	SEL	MBn 254, 305
MOVT	XA, @PCXA 250, 272	SEL	RBn 254, 305
MOV1	CY, fmem.bit 250, 274	SET1	CY 251, 288
MOV1	CY, pmem.@L 250, 274	SET1	fmem.bit 251, 289
MOV1	CY, @H+mem.bit 250, 274	SET1	mem.bit 251, 289
MOV1	fmem.bit, CY 250, 274	SET1	pmem.@L 251, 289
MOV1	pmem.@L, CY 250, 274	SET1	@H + mem.bit 251, 289
MOV1	@H + mem.bit, CY 250, 274	SKE	A, reg 251, 287
		SKE	A, @HL 251, 286
[N]		SKE	reg, #n4 251, 286
NOP	254, 304	SKE	XA, rp' 251, 287
NOT	A 251, 283	SKE	XA, @HL 251, 286
NOT1	CY 251, 288	SKE	@HL, #n4 251, 286
		SKF	fmem.bit 251, 290
[0]		SKF	mem.bit 251, 290
OR	A, #n4 250, 280	SKF	pmem.@L 251, 290
OR	A, @HL 250, 280	SKF	@H + mem.bit 251, 290
OR	rp'1, XA 250, 281	SKT	CY 251, 288
OR	XA, rp' 250, 280	SKT	fmem.bit 251, 290
OR1	CY, fmem.bit 252, 291	SKT	mem.bit 251, 290
OR1	CY, pmem.@L 252, 291	SKT	pmem.@L 251, 290

```
SKT
          @H + mem.bit ... 251, 290
 SKTCLR fmem.bit ... 251, 291
 SKTCLR pmem.@L ... 251, 291
 SKTCLR
          @H + mem.bit ... 251, 291
 STOP ... 254, 304
 SUBC
          A, @HL ... 250, 278
 SUBC
          rp'1, XA ... 250, 279
 SUBC
          XA, rp' ... 250, 278
 SUBS
          A, @HL ... 250, 277
 SUBS
          rp'1, XA ... 250, 278
 SUBS
          XA, rp' ... 250, 277
[T]
 TBR
          addr ... 254, 296
 TCALL
          !addr ... 254, 298
[X]
 XCH
          A, mem ... 249, 268
 XCH
          A, reg1 ... 249, 269
 XCH
          A, @HL ... 249, 267
 XCH
          A, @HL+ ... 249, 267
 XCH
          A, @HL - ... 249, 267
 XCH
          A, @rpa1 ... 249, 268
 XCH
          XA, mem ... 249, 269
          XA, rp' ... 249, 269
 XCH
 XCH
          XA, @HL ... 249, 268
 XOR
          A, #n4 ... 250, 281
 XOR
          A, @HL ... 250, 281
 XOR
          rp'1, XA ... 250, 282
 XOR
          XA, rp' ... 250, 281
 XOR1
          CY, fmem.bit ... 252, 292
 XOR1
          CY, pmem.@L ... 252, 292
```

CY, @H + mem.bit ... 252, 292

XOR1

付録 D ハードウエア索引

D.1 ハードウエア索引(50音順)

[あ行]

EEPROM書き込み許可/禁止制御ビット(EWE) ... 84 EEPROM書き込みステータス・フラグ(EWST) ... 84 EEPROM書き込み専用タイマ・クロック選択ビット(EWTC4-EWTC6) ... 84 EEPROM読み出し許可フラグ(ERE) ... 84 EEPROM ライト・コントロール・レジスタ(EWC) ... 84 EEPROM割り込み許可フラグ (IEEE) ... 85, 196 EEPROM割り込み要求フラグ (IRQEE) ... 85, 196 INTAレジスタ(INTA) ... 58 INTBレジスタ(INTB) ... 58 INTEレジスタ(INTE) ... 58 INTFレジスタ (INTF) ... 58 INTGレジスタ(INTG) ... 58 INTHレジスタ(INTH) ... 58 INTOエッジ検出モード・レジスタ (IMO) ... 201 INT2エッジ検出モード・レジスタ (IM2) ... 220 INTO割り込み許可フラグ (IEO) ... 196 INTO割り込み要求フラグ(IRQ0) ... 196 ウォッチドッグ・タイマ許可フラグ(WDTM) ... 120

[か行]

キー・リターン・リセット(KRREN) ... 220, 234 キー・リターン・フラグ(KRF) ... 238 キー割り込み4-7(KR4-KR7) ... 218 キャリー・フラグ(CY) ... 77

ウォッチドッグ・フラグ(WDF) ... 238

[さ行]

スキップ・フラグ0-2 (SK0-SK2) ... 78 スタック・バンク選択レジスタ (SBS) ... 64,73 スタック・ポインタ (SP) ... 73

[た行]

タイマ・カウンタ 0 カウント・レジスタ (TO) ... 57 タイマ・カウンタ 1 カウント・レジスタ (T1) ... 57 タイマ・カウンタ2カウント・レジスタ(T2) ... 56 タイマ・カウンタ・コントロール・レジスタ (TC2) ... 143 タイマ・カウンタ 0 出力許可フラグ (TOE0) ... 137 タイマ・カウンタ1出力許可フラグ(TOE1) ... 137 タイマ・カウンタ2出力許可フラグ(TOE2) ... 138 タイマ・カウンタ 2 ハイ・レベル期間設定用モジュロ・レジスタ (TMOD2H) ... 55 タイマ・カウンタ0モード・レジスタ(TMO) ... 131 タイマ・カウンタ1モード・レジスタ(TM1) ... 133 タイマ・カウンタ2モード・レジスタ(TM2) ... 135 タイマ・カウンタ 0 モジュロ・レジスタ (TMOD0) ... 57 タイマ・カウンタ1モジュロ・レジスタ(TMOD1) ... 57 タイマ・カウンタ2モジュロ・レジスタ(TMOD2) ... 56 タイマ・カウンタ 0 割り込み許可フラグ (IETO) ... 196 タイマ・カウンタ 1 割り込み許可フラグ (IET1) ... 196 タイマ・カウンタ 2 割り込み許可フラグ (IET2) ... 196 タイマ・カウンタ 0 割り込み要求フラグ (IRQTO) ... 196 タイマ・カウンタ 1 割り込み要求フラグ (IRQT1) ... 196 タイマ・カウンタ 2 割り込み要求フラグ (IRQT2) ... 196 テスト許可フラグ(IE2) ... 218 テスト要求フラグ(IRQ2) ... 218

[な行]

ノー・リターン・ゼロ・バッファ・フラグ(NRZB) ... 138 ノー・リターン・ゼロ・フラグ(NRZ) ... 138

「は行]

バンク選択レジスタ (BS) ... 81
BT割り込み許可フラグ (IEBT) ... 196
BT割り込み要求フラグ (IRQBT) ... 196
ビット・シーケンシャル・バッファ0-3 (BSB0-BSB3) ... 190
プルアップ抵抗指定レジスタ・グループA,B(POGA,POGB) ... 103
プログラマブル・スレッシュホールド・ポート・モード・レジスタ (PTHM) ... 188
プログラム・カウンタ (PC) ... 65
プログラム・ステータス・ワード (PSW) ... 77

プロセッサ・クロック・コントロール・レジスタ (PCC) ... 109 ベーシック・インターバル・タイマ (BT) ... 117 ベーシック・インターバル・タイマ・モード・レジスタ (BTM) ... 118 ポート3,6,7,8 (PORT3,6,7,8) ... 92 ポート・モード・レジスタ・グループA,C (PMGA, PMGC) ... 98

[ま行]

メモリ・バンク許可フラグ (MBE) ... 79 メモリ・バンク選択レジスタ (MBS) ... 81

[6行]

レジスタ・バンク許可フラグ(RBE) ... 80 レジスタ・バンク選択レジスタ(RBS) ... 82 リモコン出力制御フラグ(REMC) ... 138

[わ行]

割り込みステータス・フラグ 0 , 1 (IST0, IST1)... 79, 202 割り込みプライオリティ選択レジスタ (IPS) ... 197 割り込みマスタ許可フラグ (IME) ... 198

D.2 ハードウエア索引 (アルファベット順)

[B]	IRQ2 218
BS 81	IRQBT 196
BSB0-BSB3 190	IRQEE 85, 196
BT 117	IRQT0 196
BTM 118	IRQT1 196
	IRQT2 196
[C]	IST0, IST1 79, 202
CY 77	
	[K]
[E]	KR4-KR7 218
ERE 84	KRF 238
EWC 84	KRREN 220, 234
EWE 84	
EWST 84	[M]
EWTC4-EWTC6 84	MBE 79
	MBS 81
[I]	
IE0 196	[N]
IE2 218	NRZ 138
IEBT 196	NRZB 138
IEEE 85, 196	
IET0 196	[P]
IET1 196	PC 65
IET2 196	PCC 109
IMO 201	PMGA, PMGC 98
IM2 220	POGA, POGB 103
IME 198	PORT3, 6, 7, 8 92
INTA 58	PSW 77
INTB 58	PTHM 188
INTE 58	
INTF 58	[R]
INTG 58	RBE 80
INTH 58	RBS 82
IPS 197	REMC 138
IRQ0 196	

[S]

SBS ... 64, 73

SK0-SK2 ... 78

SP ... 73

[T]

T0, T1 ... 57

T2 ... 56

TC2 ... 143

TM0 ... 131

TM1 ... 133

TM2 ... 135

TMOD0, TMOD1 ... 57

TMOD2 ... 56

TMOD2H ... 55

TOE0, TOE1 ... 137

TOE2 ... 138

[W]

WDF ... 238

WDTM ... 120

付録 E 改版履歴

これまでの改版履歴を次に示します。なお、適用箇所は各版での章を示します。

版数	内容		適用箇所	
第2版	代表品種を μ PD754144から μ PD754244に変更	全般		
	EEPROM書き込み時間と書き込み回数を変更	第5章 EEPROM		
	開発ツールを使用する場合の注意を追加			
	μ PD754144, 754244, 75F4264の機能一覧表を追加	付録A	μ PD754144, 754244,	
		75F4264の機能一覧表		
	デバイス・ファイル名を変更	付録 B 開発ツール		
	開発ツールでサポートするOSのバージョンをアップ			
	マスクROM発注用の媒体を変更	付録C	マスクROM発注の手順	
第 3 版	保留割り込みの実行 割り込み処理中の割り込み発生	第7章	割り込み機能とテスト	
	(INTBTを高位,INTT0, INTT2を低位の割り込み) の図中	機能		
	の記述を訂正			
	各命令の命令コードの「BR BCDE」の命令コードを訂正	第11章	命令セット	
	フラッシュ関連製品を削除	付録A	開発ツール	
	付録A µPD754144, 754244, 75F4264の機能一覧表を削除		-	

― お問い合わせ先

【技術的なお問い合わせ先】

NEC半導体テクニカルホットライン 電話 : 044-435-9494 FAX : 044-435-9608 (電話: 午前 9:00~12:00 , 午後 1:00~5:00) E-mail : info@lsi.nec.co.jp

【営業関係お問い合わせ先】

システムLSI第一営業事業部 システムLSI第二営業事業部 東 京 (03)3798-6106, 6107, 6108, 6155 東 京 (03)3798-6110, 6111, 6112, 6151, 6156 大 阪 (06)6945-3178, 3200, 3208 名古屋 (052)222-2170, 2190 名古屋 (052)222-2375 松 本 (0263)35-1662 仙 台 (022)267-8740 前 橋 (027)243-6060 水 戸 (029)226-1702 立 川 (042)526-5981 静 岡 (054)254-4794 広島 (082)242-5504 鳥 取 (0857)27-5313 金 沢 (076)232-7303 松 山 (089)945-4149 福 岡 (092)261-2806

【資料の請求先】

上記営業関係お問い合わせ先またはNEC特約店へお申しつけください。

【NECエレクトロンデバイス ホームページ】

NECエレクトロンデバイスの情報がインターネットでご覧になれます。 URL(アドレス) http://www.ic.nec.co.jp/

キリトリ

アンケート記入のお願い

お手数ですが,このドキュメントに対するご意見をお寄せください。今後のドキュメント作成の 参考にさせていただきます。

[ドキュメント名] <u>µ PD754144, 754244</u>	ユーザー			3V0UM00	 (第3版))
[お名前など] (さしつかえのない範囲で 御社名(学校名 , その他) ご住所 お電話番号 お仕事の内容 お名前		`)
1.ご評価(各欄に をご記入ください)					
項 目 全体の構成 説明内容 用語解説 調べやすさ デザイン,字の大きさなど その他()	大変良い	良い	普通	悪い	大変悪い
()					
2 . わかりやすい所 (第 章 , 第 章 , 第 理由 [3 . わかりにくい所 (第 章 , 第 章 , 第 理由 [)
4 . ご意見 , ご要望					
5 . このドキュメントをお届けしたのは NEC販売員 , 特約店販売員 , その他 ()	

ご協力ありがとうございました。

下記あてにFAXで送信いただくか,最寄りの販売員にコピーをお渡しください。

日本電気(株)NECエレクトロンデバイス 半導体テクニカルホットライン

FAX: (044) 435-9608