

RZ/T2N グループ

RZ/T2N Evaluation Board マニュアル

RZ/T シリーズ（リアルタイム制御）

RZ ファミリ

64-Bit & 32-Bit Arm[®]-Based High-End MPUs

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通管制（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等
当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。
7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、マニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものとなります。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレイやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違っていると、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

免責事項

本製品 RZ/T2N Evaluation Board を使用することにより、お客様は下記条件に同意されたものとみなされます。下記条件は、<https://www.renesas.com/us/en/legal-notice> に記載されている弊社の一般利用条件に追加されるものであり、下記条件と一般利用条件との間に不一致がある場合は下記条件が優先します。

ルネサスは、RZ/T2N Evaluation Board に瑕疵がないことを保証するものではありません。RZ/T2N Evaluation Board の使用結果および性能に関する危険については、すべてお客様が負うものとします。RZ/T2N Evaluation Board は、明示的または黙示的を問わず、一切の保証を伴わずに「現状のまま」で弊社により提供されます。当該保証には良好な出来栄え、特定目的への適合性、商品性、権限および知的財産権の非侵害についての黙示の保証が含まれますが、これらに限られません。弊社は、かかる一切の保証を明示的に否認します。

弊社は、RZ/T2N Evaluation Board を完成品と考えていません。したがって、RZ/T2N Evaluation Board はリサイクル、制限物質、電磁環境適合性の規制など、完成品に適用される一部の要件にまだ準拠していない場合があります。RZ/T2N Evaluation Board の認証（Certification）および準拠（Compliance）に関する情報は、「認証」の章をご参照ください。キットユーザが居る地域ごとに適用されるあらゆる地域的な要件に対する適合性を確認することは、全てその製品ユーザの責任であるものとします。

弊社または関連会社は、逸失利益、データの損失、契約機会の損失、取引上の損失、評判や信用の棄損、経済的損失、再プログラミングやリコールに伴う費用については（前述の損失が直接的であるか間接的であるかを問わず）一切責任を負いません。また、弊社または関連会社は、RZ/T2N Evaluation Board の使用に起因または関連して生じるその他の特別、付随的、結果的損害についても、直接的であるか間接的であるかを問わず、弊社またはその関連会社が当該損害の可能性を指摘されていた場合でも、一切責任を負いません。

弊社は本書に記載されている情報を合理的な注意を払って作成していますが、当該情報に誤りがないことを保証するものではありません。また、弊社は本書に記載されている他のベンダーにより示された部品番号のすべての適用やパラメータが正確に一致していることを保証するものでもありません。本書で提供される情報は、弊社製品の使用を可能にすることのみを目的としています。本書により、または弊社製品と関連して、知的財産権に対する明示または黙示のライセンスが許諾されることはありません。弊社は、製品の仕様および説明を予告なしに随時変更する権利を留保します。本書に記載されている情報の誤りまたは欠落に起因する損害がお客様に生じた場合においても弊社は一切その責任を負いません。弊社は、他社のウェブサイトに記載されている情報の正確性については検証できず、一切責任を負いません。

注意事項

本製品は、周囲温度および湿度を制御された実験室の環境でのみ使用されることを前提としています。本製品と高感度機器間には安全な距離を置いてください。実験室、教室、研究エリアもしくは同種のエリア以外での使用は、EMC 指令の保護要件への準拠を無効にし、起訴される可能性があります。

本製品は、RF エネルギーを生成・使用し、また放出可能で、無線通信に有害な干渉を起こす可能性があります。しかしながら、特定の実装環境で干渉が起こらないという保証はありません。本装置をオン・オフすることにより無線やテレビ受信に有害な干渉を及ぼしていると判断される場合は、下記の対策を講じて干渉を補正してください。

- ・ 附属のケーブルが装置をまたがらないようにする
- ・ 受信アンテナの方向を変える
- ・ 装置とレシーバをさらに離す
- ・ 装置を接続するコンセントをレシーバが接続してあるコンセントとは異なる回路のコンセントにする
- ・ 使用していないときは装置の出力を下げる
- ・ 販売店もしくは経験豊富な無線/TV 技術者に相談する

注：可能なかぎりシールドインタフェースケーブルを使用してください。

本製品は、EMC 事象の影響を受ける可能性があります。影響を軽減するために、下記の対策をとってください。

- ・ 製品使用中は製品の 10 メートル以内で携帯電話を使用しない
- ・ 装置取扱時には ESD に関する注意事項を順守する

本評価キットは、最終製品の理想的なりファレンス設計を表すものではなく、最終製品の規制基準を満足するものでもありません。

所有権通知

本書に含まれるすべてのテキスト、グラフィック、写真、商標、ロゴ、挿絵、コンピュータコード（総称してコンテンツ）は、ルネサスが所有、管理、またはライセンスを保持するものであり、トレードドレス法、著作権法、特許法および商標法、その他の知的財産権法、不正競争法で保護されています。本書に明示的に記述されている場合を除いて、ルネサスから事前に承諾書を得ることなく、本書の一部またはコンテンツを、公開または頒布目的で、あるいは営利目的で、コピー、複製、再版、掲載、開示、エンコード、翻訳、伝送すること、およびいかなる媒体においても配布することは禁じられています。

このマニュアルの使い方

1. 目的と対象者

このマニュアルは、Evaluation Board ハードウェア概要と電気的特性をユーザに理解していただくためのマニュアルです。様々な周辺装置を使用して、Evaluation Board プラットフォーム上のサンプルコードを設計するユーザを対象にしています。

このマニュアルは、Evaluation Board 製品の機能概観を含みますが、組み込みプログラミングまたはハードウェア設計ガイドのためのマニュアルではありません。

このマニュアルを使用する場合、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

RZ/T2N Evaluation Board では次のドキュメントを用意しています。ドキュメントは最新版を使用してください。最新版はルネサスエレクトロニクスのホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
ボードマニュアル	評価ボードハードウェア仕様の説明	RZ/T2N Evaluation Board マニュアル	R20UT5574JJ0100 (本マニュアル)
クイックスタートガイド	電源投入から初期動作確認までを説明	RZ/T2N Evaluation Board クイックスタートガイド	R20QS0099JJ
ハードウェアマニュアル	ハードウェアの仕様（ピン配置、メモリマップ、周辺機能の仕様、電気的特性、タイミング）と動作説明	RZ/T2N グループ ハードウェアマニュアル	R01UH1084JJ

2. 略語および略称の説明

略語／略称	英語名	備考
ADC	Analog-to-Digital Converter	A/D コンバータ
bps	bits per second	転送速度を表す単位、ビット/秒
CAN	Controller Area Network	コントローラエリアネットワーク
CPU	Central Processing Unit	中央処理装置
DIP	Dual In-line Package	電子部品パッケージの一種
DNF	Do Not Fit	未実装
EEPROM	Electrically Erasable Programmable Read Only Memory	不揮発性メモリの一種
ESC	EtherCAT Slave Controller	EtherCAT スレーブコントローラ
ESD	Electrostatic Discharge	静電気放電
EtherCAT	Ethernet for Control Automation Technology	産業用イーサネット
GPT	General PWM Timer	ジェネラル PWM タイマ
I ² C (IIC)	Philips TM Inter-Integrated Circuit Connection Bus	フィリップス社が提唱したシリアル通信方式
IRQ	Interrupt Request	割り込み要求
J-Link TM	SEGGER debug probe	SEGGER 社デバッグプローブ(エミュレータ)
J-Link TM OB	SEGGER On-board debug probe	SEGGER 社オンボードデバッグプローブ(エミュレータ)
LCD	Liquid Crystal Display	液晶ディスプレイ
LED	Light Emitting Diode	発光ダイオード
MAC	Media Access Control	メディアアクセス制御
MCU	Micro controller Unit	マイクロコントローラユニット
MPU	Micro Processor Unit	マイクロプロセッサユニット
MTU	Multi-Function Timer Pulse Unit	マルチファンクションタイマパルスユニット
n/a (NA)	Not Applicable	未対応
n/c (NC)	Not Connected	未接続
OTG	On-The-Go	USB 機器同士を接続して使うための規格
OTP	One-Time Programmable Memory	ワンタイムプログラマブルメモリ
PC	Personal Computer	パーソナルコンピュータ
PCB	Printed Circuit Board	プリント基板
POE	Port Output Enable	ポートアウトプットイネーブル
POEG	Port Output Enable for GPT	GPT 用ポートアウトプットイネーブル
PWM	Pulse Width Modulation	パルス幅変調
RAM	Random Access Memory	ランダムアクセスメモリ
RGMII	Reduced Gigabit Media-Independent Interface	論理層と物理層をつなぐ インタフェース
RMII	Reduced Media-Independent Interface	論理層と物理層をつなぐ インタフェース
RMW	Renesas Motor Workbench	モータ制御プログラム用開発支援ツール
ROM	Read Only Memory	リードオンリーメモリ
SCI	Serial Communications Interface	シリアルコミュニケーションインタフェース
SEI	System Error Interrupt	システムエラー割り込み
SPI	Serial Peripheral Interface	シリアルペリフェラルインタフェース
UART	Universal Asynchronous Receiver/Transmitter	調歩同期式シリアルインタフェース
USB	Universal Serial Bus	シリアルバス規格の一種

目次

1. 概要	9
1.1 目的	9
1.2 特徴	9
1.3 ボード仕様	10
2. 電源	12
2.1 供給電源仕様	12
2.2 電源投入、遮断方法	12
2.3 電流測定用ジャンパ	13
3. ボードレイアウト	14
3.1 コンポーネントレイアウト	14
3.2 ボード寸法	16
3.3 部品配置	16
4. 接続関係	17
4.1 ボード内部の接続関係	17
4.2 デバッグ環境の接続	18
5. RZ/T2N 端子機能一覧	19
6. コンフィグレーション用回路	48
6.1 コンフィグレーション用回路の種類	48
6.2 出荷時のコンフィグレーション	49
6.3 スイッチによるコンフィグレーション	50
6.3.1 モード設定スイッチ SW8, SW10	50
6.3.2 信号機能選択スイッチ SW7, SW9, SW11~SW14	51
6.4 ジャンパによるコンフィグレーション	54
6.4.1 I/O 電源選択ジャンパ J15, J18, J25, J39, J41	54
6.4.2 デバッグ機能選択ジャンパ J29	55
6.4.3 PCIe リセット信号制御ジャンパ J1	55
6.4.4 電流測定用ジャンパ J11~J14, J16, J17, J19, J20, J22~J24	55
6.4.5 インバータボード 24V 電源用 GND 接続ジャンパ J48	56
6.5 オプションリンクによるコンフィグレーション	57
6.5.1 ソルダブリッジおよびトレースカットによる設定	57
6.5.2 0Ω の抵抗による設定	58
7. ユーザ回路	59
7.1 リセット回路	59
7.2 クロック回路	59
7.3 スイッチ	60
7.4 LED	61
7.5 ポテンショメータ	61
7.6 Pmod™	62
7.7 USB シリアル変換	65
7.8 SPI メモリ	66
7.9 LPDDR4	69
7.10 microSD、eMMC、NAND Flash	70
7.11 CAN	73
7.12 RS485 インタフェース	74
7.13 USB	75
7.14 Ethernet システム	77
7.15 PCIe	81

7.16	シリアルホストインタフェース	84
7.17	インバータボードインタフェース	85
7.18	RMW インタフェース	93
7.19	ピンヘッダおよびソケット	94
7.20	テストポイント	100
8.	認証	101
8.1	EMI/EMC 基準	101
8.2	材料の選定、消費、リサイクル、および廃棄の標準	102
8.3	安全規格	102
9.	設計、製造情報.....	103
10.	ウェブサイトおよびサポート	104
11.	付録	105

1. 概要

1.1 目的

本 Evaluation Board（以下本ボードと記載します）はルネサスマイクロプロセッサ用の評価ツールです。本マニュアルは、本ボードハードウェアの技術的要素を詳しく解説し、クイックスタートガイドでは、ソフトウェアのインストール、デバッグ環境を説明しています。

1.2 特徴

本ボードは以下の特徴を含みます：

- ルネサスマイクロプロセッサのプログラミング
- ユーザコードのデバッグ
- スイッチ、LED、ポテンショメータ等のユーザ回路

本ボードはマイクロプロセッサの動作に必要な回路を全て備えています。

1.3 ボード仕様

ボード仕様を表 1-1、表 1-2 に示します。

表 1-1 ボード仕様表(1)

項目	仕様
マイクロプロセッサ	型番 : R9A07G076M48GBG
	パッケージ : 537-pin FBGA
	内蔵メモリ : RAM 2Mbytes
オンボードメモリ	OctaFlash : 512Mbits
	QSPI Serial Flash : 128Mbits
	I ² C EEPROM : 32Kbits
	LPDDR4 : 2Gbytes
	eMMC : 32Gbytes
	NAND Flash : 1Gbytes
入力クロック	RZ/T2N 用 : 25MHz
	PCIe 用 : 25MHz
	USB シリアル変換 IC 用 : 12MHz
電源	電源入力 : 15V/3A USB PD 対応 USB Type-C [®] コネクタ(J7) 24V/8A(Max) 2 極端子台(J10)
	電源 IC : 24V 入力, 15V 出力
	電源 IC : 15V 入力, 12V 出力 (PCIe 用)
	電源 IC : 15V 入力, 5V 出力
	電源 IC : 5V 入力, 3.3V, 1.8V, 1.1V, 2.5V (EtherPHY 用), 1.0V (EtherPHY 用) 出力
	電源 IC : 5V 入力, 3.3V 出力 (PCIe 用), 3.3V 出力 (INV 用)
	電源 IC : 15V 入力, 3.3V 出力 (USB PD コントローラ用)
デバッグインタフェース	MIPI-20 : 1.27mm ピッチ、20 ピンボックスヘッダ (J31)
	J-Link [™] OB : USB Micro-B (J32)
スライドスイッチ	電源スイッチ : 単極双投式 x 1 (SW1)
DIP スイッチ	モード設定 : 4 極 x 1 (SW8), 10 極 x 1 (SW10)
	信号選択 : 8 極 x 3 (SW7, 9, 12)、10 極 x 2 (SW11, 13)、2 極 x 1 (SW14)
	ユーザ用 : 4 極 x 1 (SW6)
プッシュスイッチ	リセットスイッチ x 1 (SW5)
	ユーザ用 x 3 (SW2, 3, 4)
ポテンショメータ(A/D 変換用)	10k Ω 単回転タイプ (R198)

表 1-2 ボード仕様表(2)

項目	仕様
LED	電源用 : 15V (黄) x 1 (LED1)、3.3V (緑) x 1 (LED2)
	ユーザ用 : (緑) x 2 (LED8, 9), (黄) x 1 (LED10), (赤) x 1 (LED11)、 ユーザ用/EtherCAT ステータス兼用 : (緑) x 4 (LED3, 5, 6, 7), (赤) x 1 (LED4)
	Ethernet ステータス用 : (緑) x 5、(黄) x 5 (RJ45 内蔵)
	J-Link™OB ステータス用 : (黄) x 1 (LED12)
Ethernet port	コネクタ : RJ45 2 ポート x 2 (J8, J36), RJ45 1 ポート x 1 (J30)
	PHY : シングルチャネル PHY x 5
USB	USB ホスト : USB Type-A (J2)
	USB ファンクション : USB Micro-B (J3)
	USB OTG : USB Micro-AB (J4)
CAN	コネクタ ^{*1} : 2.54mm ピッチ, 3 ピン x 1 (J37)
	CAN トランシーバ x 1
RS485	コネクタ ^{*1} : 10 ピン x 1 (J38)
	RS485 トランシーバ x 1
USB シリアル変換インタフェース	コネクタ : USB Micro-B (J33)
	コンバータ x 1
Pmod™	PMOD Type2A、6A : 12 ピンコネクタ (J34)
	PMOD Type3A : 12 ピンコネクタ (J35)
Serial Host Interface	2.54mm ピッチ、14 ピン x 1 (J45) ^{*1}
拡張 SPI コネクタ	2.54mm ピッチ、14 ピン x 1 (J26) ^{*1}
microSD	カードスロット x 1 (J27)
PCIe	1 レーン 1 ポート、ルートコンプレックス/エンドポイント選択可能
	コネクタ : 1 レーン用 (J6)
インバータボードインタフェース(INV)	50 ピンライトアングル x 2 (J49, J50)、50 ピンストレート x 2 (J51, J52)
RMW インタフェース	コネクタ : 4 ピン x 1 (J40)
ピンヘッダ (2.54mm ピッチ)	BSC : 40 ピン x 2 (J46, J47) ^{*1}
	GPIO : 14 ピン x 1 (J55) ^{*1}
	ADC : 14 ピン x 1 (J56) ^{*1}

^{*1}: 製品にコネクタは実装されていません。

2. 電源

2.1 供給電源仕様

本ボードは USB Type-C®コネクタ(J7)および 2 極端子台(J10)を搭載しており、どちらか一つから電源を供給することができます。供給電源の仕様を表 2-1 に示します。

表 2-1 供給電源仕様

コネクタ	仕様および供給電圧
J7	USB PD 対応 USB Type-C® 15V/3A DC *1
J10	5.08mm ピッチ 2 極端子台、24V/8A(Max) DC *2

*1: J7 から電源供給する場合は必ず 15V/3A に対応した USB 用 AC アダプタをご使用ください。

*2: J10 から電源供給する場合は必ず 24V/4A 以上が供給可能な安定化された電源をご使用ください。インバータボードを接続し、本ボードから 24V を供給する場合は J10 から電源を供給してください。J10 から供給可能な電流は最大 8A です。本ボード上で消費する電流とインバータボードで消費する電流の合計が 8A を超える場合は、本ボードからインバータボードへの 24V 電源供給は行わず、本ボードには J7 から 15V 電源を供給し、インバータボードには直接 24V 電源を供給してください。

2.2 電源投入、遮断方法

本ボードには電源スイッチ（スライドスイッチ POWER_SW SW1）が搭載されています。電源投入時は、電源スイッチが OFF の状態で J7 または J10 に電源を接続し、電源スイッチを ON して電源供給を開始してください。電源供給を終了する場合は、電源スイッチを OFF した後、J7 または J10 から電源を取り外してください。電源スイッチの配置と操作方法を図 2-1 に示します。




図 2-1 電源スイッチの配置と操作方法


2.3 電流測定用ジャンパ

本ボードは電流測定用のジャンパを搭載しており、当該ジャンパの 1-2 ピン間に電流計を挿入することで電流値を測定することができます。詳細は **6.4.4 電流測定用ジャンパ J11～J14, J16, J17, J19, J20, J22～J24** を参照してください。

3. ボードレイアウト

3.1 コンポーネントレイアウト

本ボードのコンポーネントレイアウトを図 3-1、図 3-2 に示します。



*1:各機能の詳細は第 7 章を参照してください。

*2:記載されている MAC アドレスは一例です。Ethernet ソフトウェアを実行する場合、ユニークな MAC アドレスを使用してください。

図 3-1 ボードレイアウト(Top Side)




図 3-2 ボードレイアウト(Bottom Side)

3.2 ボード寸法

本ボードの寸法およびコネクタ位置を図 3-3 に示します。ピンヘッダのスルーホールは、2.54mm のピッチのメッシュ上に配置されています。




図 3-3 ボード寸法図 (単位: mm)

3.3 部品配置

本ボードの部品配置については「11 付録」を参照してください。

4. 接統関係

4.1 ボード内部の接続関係

本ボードの各コンポーネントと RZ/T2N の接続関係を図 4-1 に示します。




図 4-1 ボード内部の接続関係

4.2 デバッグ環境の接続

本ボードとエミュレータおよびホスト PC 間の接続を図 4-2 に、本ボード上の J-Link™ OB を使用する場合のホスト PC との接続を図 4-3 に示します。




図 4-2 デバッグ環境の接続関係 (エミュレータ)




図 4-3 デバッグ環境の接続関係 (J-Link™ OB)

5. RZ/T2N 端子機能一覧

本ボードで使用する RZ/T2N の端子機能一覧を表 5-1～表 5-25 に示します。表中の**太字の青文字テキスト**は、本ボード出荷時の設定とその設定で使用可能な機能を示します。ただし、複数のコネクタなどに接続されている信号はそのうちのひとつでのみ使用可能です。

表 5-1 RZ/T2N 端子機能選択一覧 (1)

端子	端子名	端子機能	説明	コネクタ	備考
A1	VSS				
A2	P23_5/IRQ23_5/GTIOC4_2B/DE3/ETH2_TXEN/ESC_LEDERR/SPI_SSL02/MCLK30/MCLK42/HDLSL7_MOSI1	MCLK30	DSMIF のクロック MCLK30	J52-21	SW7-2: OFF
		ETH2_TXEN	Ethernet Port2 の TXEN		SW7-2: ON
A3	P23_0/IRQ23_0/GTIOC3_3A/GTIOC4_0A/RXD3/SCL3/MISO3/ETH2_TXCLK/SPI_RSPCK0/MDAT01/HDLSL7_LINK	ETH2_TXCLK	Ethernet Port2 の TXCLK		
A4	VSS				
A5	P22_2/IRQ22_2/GTIOC0_3A/GTIOC4_5B/GTIOC5_0B/ETH1_RXD2/HDLSL6_MISO1	ETH1_RXD2	Ethernet Port1 の RXD2		
A6	P21_6/IRQ21_6/ETH1_TXEN/HDLSL6_LINK	ETH1_TXEN	Ethernet Port1 の TXEN		
A7	VSS				
A8	P21_4/IRQ21_4/ETH1_TXD2/HDLSL5_MISO2	ETH1_TXD2	Ethernet Port1 の TXD2		
A9	P20_4/MD0/IRQ20_4/GMAC0_MDC/GMAC1_MDC/GMAC2_MDC/ETHSW_MDC/ESC_MDC/ESWM_MDC/CANTX1	MD0	MD0 設定入力		
		GMAC0_MDC	Ethernet Port0 の MDC		SW12-3: ON
			Ethernet Port1 の MDC		
			Ethernet Port2 の MDC		SW12-4: ON
A10	P20_1/IRQ20_1/ETH0_RXD2/CANRXDP0/HDLSL4_MISO2	ETH0_RXD2	Ethernet Port0 の RXD2		
A11	VSS				
A12	P19_5/IRQ19_5/ETH0_TXEN/HDLSL4_MISO1	ETH0_TXEN	Ethernet Port0 の TXEN		
A13	VSS				
A14	P18_4/IRQ18_4/GTETRGA/DEE4/ESWM_TASGATE1_5/XSPI0_IO5/MDAT21/ENCIFOE4/HDLSL3_MOSI1	XSPI0_IO5	XSPI0 のデータ IO5		SW7-6: ON
		ENCIFOE4	ENCIF のアウトプットイネーブル ENCIFOE4	J49-47	SW7-6: OFF
A15	P18_1/IRQ18_1/ESWM_TASGATE1_2/XSPI0_IO2/MCLK32/HDLSL3_CLK1	XSPI0_IO2	XSPI0 のデータ IO2		
A16	P17_6/IRQ17_6/ESWM_TASGATE0_8/XSPI0_DS/MCLK20/HDLSL2_MOSI2	XSPI0_DS	XSPI0 のデータストローブ DS		
A17	VSS				
A18	P17_1/IRQ17_1/MTIOC0B/MTIOC6C/GTIOC4_4B/RXDE3/IIC_SDA1/ETH2_COL/ETH3_COL/CANTX0/XSPI1_IO7/MDAT31/MBX_HINT#/ENCIFDI3/HDLSL2_MISO1	IIC_SDA1	PCIe クロックドライバの SDA1		SW13-6: OFF, SW13-7: ON
			PMOD1 の SDA1	J34-4	SW13-6: OFF, SW13-7: ON, E9: Open, E11: Short
		XSPI1_IO7	拡張 SPI コネクタの IO7	J26-5	SW13-6: ON, SW13-7: OFF
		ENCIFDI3	ENCIF のデータ入力 ENCIFDI3	J52-44	
A19	P16_4/IRQ16_4/MTIOC7B/GTIOC3_2A/GTIOC4_2A/RXD4/SCL3/MISO3/SCKE7/ETH4_CRS/SPI_MISO0/XSPI1_IO2/MCLK01/ENCIFCK7/HDLSL1_MOSI2	XSPI1_IO2	XSPI1 のデータ IO2	J26-10	SW7-5: ON
		SPI_MISO0	PMOD1 のデータ MISO0	J34-3	SW7-5: OFF, E8: Short, E10: Open
		GTIOC3_2A	GPT 入出力 GTIOC3_2A	J52-32	SW7-5: OFF
A20	P16_1/IRQ16_1/MTIOC6D/GTIOC3_0B/GTIOC4_0B/TXD1/SDA1/MOSI1/RXDE1/IIC_SDA2/ESWM_TASGATE0_3/XSPI1_DS/MDAT22/ENCIFDI1/HDLSL1_CLK2	P16_1	Ethernet Port3, 4 の RESETOUT		SW7-3: ON
		GTIOC3_0B	GPT 入出力 GTIOC3_0B	J52-29	SW7-3: OFF
A21	VSS				
A22	P15_3/IRQ15_3/D10/MTIOC1A/MTIOC3C/GTIOC2_4B/CMTW1_TOC0/RXDE2/SD1_IOVS/ADTRG0#/HD10/ENCIFDI2/HDLSL1_LINK	D10	外部バスデータ D10	J47-23	
		ENCIFDI2	ENCIF データ入力 ENCIFDI2	J51-44	
A23		D5	外部バスデータ D5	J47-13	

	P14_6/IRQ14_6/D5/MTIOC1B/MTIOC4B/GTIOC2_2A/CMTW0_TIC0/SD0_PWEN/HD5/HDSL0_MOSI1/POUTA	GTIOC2_2A	GPT 入出力 GTIOC2_2A	J50-32	
A24	P14_3/IRQ14_3/D2/POE0#/GTIOC0_2A/GTETRGA/RTCAT1HZ/SCIEXTCLK/ADTRG0#/USB_EXICEN/HD2/MBX_HINT#/HDSL0_CLK1	D2	外部バスデータ D2	J47-5	SW11-8: OFF, SW11-9: ON
		USB_EXICEN	USB_OTG 電源 IC 制御		SW11-8: ON, SW11-9: OFF
A25	VSS				

表 5-2 RZ/T2N 端子機能選択一覧 (2)

端子	端子名	端子機能	説明	コネクタ	備考
B1	P24_3/IRQ24_3/GTIOC4_5B/CMTW0_TIC1/RXD5/SDA5/MOSI5/IIC_SCL1/ETH0_RXER/ETH2_RXDV/ESC_I2CC_LK/SPI_MOSI1/SD0_PWEN/MDAT12/HDSL0_LINK	ETH2_RXDV	Ethernet Port2 の RXDV		SW7-2: ON
		MDAT12	DSMIF のデータ MDAT12	J50-26	SW7-2: OFF
B2	P23_6/IRQ23_6/GTIOC4_3A/GTIOC5_3A/RTCAT1HZ/SCK4/ETH2_RXCLK/ESC_LED RUN/SD0_CD/MDAT30/MDAT42/HDSL7_CLK2	ETH2_RXCLK	Ethernet Port2 の RXCLK		SW7-2: ON
		MDAT30	DSMIF のデータ MDAT30	J52-22	SW7-2: OFF
B3	P23_2/IRQ23_2/GTIOC4_1A/IIC_SDA0/ETH2_TXD1/ESC_LINKACT0/CANT_XDP1/SPI_MOSI0/MDAT21/MDAT40/HDSL7_CLK1	ETH2_TXD1	Ethernet Port2 の TXD1		SW7-2: ON
		MDAT21	DSMIF のデータ MDAT21	J51-24	SW7-2: OFF
B4	P22_4/IRQ22_4/GTIOC0_2B/ETH1_RXDV/HDSL6_CLK2	ETH1_RXDV	Ethernet Port1 の RXDV		
B5	P22_6/ETH1_REFCLK/RMII1_REFCLK/IRQ22_6/HDSL6_MISO2	ETH1_REFCLK	Ethernet Port1 の REFCLK		
B6	P21_5/IRQ21_5/ETH1_TXD3/HDSL5_MOSI2	ETH1_TXD3	Ethernet Port1 の TXD3		
B7	P21_7/IRQ21_7/GTIOC4_4A/ETH1_RXCLK/HDSL6_SMPL	ETH1_RXCLK	Ethernet Port1 の RXCLK		
B8	P21_1/IRQ21_1/ETH1_TXCLK/HDSL5_MOSI1	ETH1_TXCLK	Ethernet Port1 の TXCLK		
B9	P20_6/IRQ20_6/ETHSW_PHYLINK0/ESC_PHYLINK0/ESWM_PHYLINK0/HPSW_PHYLINK0/CANRXDP1/HDSL5_CLK1	ETHSW_PHYLINK0	Ethernet Port0 の PHYLINK0		
B10	P20_7/ETH0_REFCLK/RMII0_REFCLK/IRQ20_7/CANTXDP1/HDSL5_SEL1	ETH0_REFCLK	Ethernet Port0 の REFCLK		
B11	P19_6/IRQ19_6/ETH0_RXCLK/HDSL4_MOSI1	ETH0_RXCLK	Ethernet Port0 の RXCLK		
B12	P19_2/IRQ19_2/ETH0_TXD1/HDSL4_SMPL	ETH0_TXD1	Ethernet Port0 の TXD1		
B13	P19_0/IRQ19_0/ETH0_TXCLK/HDSL3_MOSI2	ETH0_TXCLK	Ethernet Port0 の TXCLK		
B14	P18_5/IRQ18_5/GTETRGB/RXDE4/ESWM_TASGATE1_6/XSPI0_IO6/MCLK20/ENCIFDI4/HDSL3_CLK2	XSPI0_IO6	XSPI0 のデータ IO6		SW7-6: ON
		MCLK20	DSMIF のクロック MCLK20	J51-21	SW7-6: OFF
B15	P18_0/IRQ18_0/ESWM_TASGATE1_1/XSPI0_IO1/MCLK02/HDSL3_SMPL	XSPI0_IO1	XSPI0 のデータ IO1		
B16	P17_3/IRQ17_3/DEE7/ESWM_TASGATE0_5/XSPI0_CKN/MDAT30/ENCIFOE7/HDSL2_CLK2	XSPI0_CKN	XSPI0 のクロック CKN		
B17	P17_2/IRQ17_2/SCKE7/ESWM_TASGATE0_4/XSPI0_CKP/MCLK30/ENCIFCK7/HDSL2_MOSI1	XSPI0_CKP	XSPI0 のクロック CKP		
B18	P16_6/IRQ16_6/MTCLKC/MTIOC0C/GTIOC3_3A/SCKE3/IIC_SCL0/ETH2_TXER/ETH3_TXER/CANRXDP0/SPI_RSPCK0/XSPI1_IO4/MCLK30/ENCIFCK3/HDSL2_SMPL	XSPI1_IO4	拡張 SPI コネクタの IO4	J26-8	
		SPI_RSPCK0	PMOD1 のクロック RSPCK0	J34-4	E9: Short, E11: Open
		GTIOC3_3A	GPT 入出力 GTIOC3_3A	J52-37	SW9-8: ON
		ENCIFCK3	ENCIF クロック ENCIFCK3	J52-41	SW9-8: OFF
B19	P16_3/IRQ16_3/MTIOC7C/GTIOC3_1A/GTIOC4_1B/TXD5/SDA5/MOSI5/TXDE4/ETH4_RXER/SPI_SSL02/XSPI1_IO1/ENCIFDO4/HDSL1_MISO2	GTIOC3_1A	GPT 入出力 GTIOC3_1A	J52-30	SW7-5: OFF
		SPI_SSL02	PMOD1 の SSL02	J34-10	
		XSPI1_IO1	XSPI1 のデータ IO1	J26-11	SW7-5: ON
B20	P16_0/IRQ16_0/MTIOC1B/MTIOC6B/GTIOC3_0A/GTIOC4_0A/RXD1/SCL1/MISO1/TXDE1/IIC_SCL2/ESWM_TASGATE0_2/XSPI1_CS1#/MCLK22/ENCIFDO1/HDSL1_MOSI1	P16_0	PMOD1 の RST	J34-8	
		GTIOC3_0A	GPT 入出力 GTIOC3_0A	J52-28	
		XSPI1_CS1#	拡張 SPI コネクタの CS1#	J26-4	
B21	P15_6/IRQ15_6/GTIOC0_4A/DE1/TXDE6/TXDE7/IIC_SCL1/ESWM_TASGATE0_0/XSPI1_CKP/MCLK21/ENCIFDO6/ENCIFDO7/HDSL1_SEL1	XSPI1_CKP	XSPI1 のクロック CKP	J26-3	R482: Fit
B22	P15_1/IRQ15_1/D8/MTCLKB/MTIOC8D/GTIOC2_3B/CMTW0_TOC1/DEE2/SD1_WP/HD8/ENCIFOE2/HDSL0_MISO2	IRQ15_1	Ethernet Port4 の MDINT		SW7-4: ON
		D8	外部バスデータ D8	J47-19	SW7-4: OFF
		GTIOC2_3B	GPT 入出力 GTIOC2_3B	J51-38	SW7-4: OFF, SW9-7: ON

		ENCIFOE2	ENCIF の出カインープル ENCIFOE2	J51-42	SW7-4: OFF, SW9-7: OFF
B23	P14_7/IRQ14_7/D6/MTIOC1A/MTIOC 4D/GTIOC2_2B/CMTW0_TOC0/SD0_I OVS/HD6/HDSL0_CLK2/POUTB	D6	外部バスデータ D6	J47-15	
		GTIOC2_2B	GPT 入出力 GTIOC2_2B	J50-33	
B24	P14_1/IRQ14_1/D0/MTIOC3B/MTIOC 8A/GTIOC0_0A/GTIOC2_0A/GTIOC4 _6A/SCKE6/ETH2_TXER/ETH3_TXE R/USB_VBUSEN/HD0/ENCIFCK6/HD SL0_LINK	D0	外部バスデータ D0	J47-1	
		GTIOC2_0A	GPT 入出力 GTIOC2_0A	J50-28	
B25	P13_4/IRQ13_4/D23/GTADSM3_1/RT CAT1HZ/ETH1_COL/GMAC0_MDIO/ GMAC1_MDIO/GMAC2_MDIO/ETHS W_MDIO/ESC_MDIO/ESWM_MDIO/S D1_IOVS/MDAT42/HD23/HDSL7_MO SI1	P13_4	GPIO コネクタ	J55-10	

表 5-3 RZ/T2N 端子機能選択一覧 (3)

端子	端子名	端子機能	説明	コネクタ	備考
C1	P25_0/IRQ25_0/RXD1/SCL1/MISO1/RXD3/SCL3/MISO3/ETHSW_PHYLINK2/ESC_PHYLINK2/CANTX1/SPI_SSL03/MCLK22	MCLK22	DSMIF のクロック MCLK22	J51-25	SW7-2: OFF
		ETHSW_PHYLINK2	Ethernet Port2 の PHYLINK2		SW7-2: ON
C2	P24_2/IRQ24_2/TEND/POE8#/GTIOC4_5A/CMTW0_TOC0/CTS4#/RXDE0/ETH2_RXD3/ESC_RESETOUT#/SPI_SSL11/MDAT11/ENCIFDI0/HDSL7_MOSI2	TEND	DMA 転送終了	J46-40	SW7-2: OFF
		MDAT11	DSMIF のデータ MDAT11	J50-24	
		ETH2_RXD3	Ethernet Port2 の RXD3		SW7-2: ON
C3	P24_0/IRQ24_0/DREQ/POE0#/GTIOC4_4A/DEE0/IIC_SDA1/ETH0_CRSETH2_RXD1/ESC_LINKACT2/SPI_SSL13/SD1_CD/MDAT10/MDAT32/ENCIFOE0/HDSL7_MISO2	DREQ	DMA 要求	J46-28	SW7-2: OFF
		MDAT32	DSMIF のデータ MDAT32	J52-26	
		ETH2_RXD1	Ethernet Port2 の RXD1		SW7-2: ON
C4	P23_3/IRQ23_3/GTIOC4_1B/GTIOC4_3A/SS3#/CTS3#/RTS3#/ETH2_TXD2/ESC_LINKACT1/SPI_SSL00/MCLK01/MCLK41/HDSL7_SEL1	ETH2_TXD2	Ethernet Port2 の TXD2		
C5	P23_1/IRQ23_1/GTIOC4_3B/GTIOC4_0B/SCK3/IIC_SCL0/ETH2_TXD0/GMAC0_PTPTRG0/ESC_LATCH0/CANRXDP1/SPI_MISO0/MCLK21/MCLK40/HDSL7_SMPL	ETH2_TXD0	Ethernet Port2 の TXD0		SW7-2: ON
		MCLK21	DSMIF のクロック MCLK21	J51-23	SW7-2: OFF
C6	P22_0/IRQ22_0/GTIOC4_4B/ETH1_RXD0/HDSL6_CLK1	ETH1_RXD0	Ethernet Port1 の RXD0		
C7	P20_5/IRQ20_5/GMAC0_MDIO/GMAC1_MDIO/GMAC2_MDIO/ETHSW_MDIO/ESC_MDIO/ESWM_MDIO/CANRX1/HDSL5_SMPL	GMAC0_MDIO	Ethernet Port0 の MDIO		SW12-3: ON
			Ethernet Port1 の MDIO		
			Ethernet Port2 の MDIO		SW12-4: ON
C8	P21_3/IRQ21_3/ETH1_TXD1/HDSL5_SEL2	ETH1_TXD1	Ethernet Port1 の TXD1		
C9	P21_0/IRQ21_0/HDSL5_MISO1	IRQ21_0	Ethernet Port0 の MDINT		
C10	P20_2/IRQ20_2/ETH0_RXD3/CANTXDP0/HDSL4_MOSI2	ETH0_RXD3	Ethernet Port0 の RXD3		
C11	P20_0/IRQ20_0/ETH0_RXD1/CANTX0/HDSL4_SEL2	ETH0_RXD1	Ethernet Port0 の RXD1		
C12	P19_3/IRQ19_3/ETH0_TXD2/HDSL4_CLK1	ETH0_TXD2	Ethernet Port0 の TXD2		
C13	P18_7/IRQ18_7/ESWM_TASGATE1_8/XSPI0_RESET0#/MCLK30/MDAT02/HDSL3_MISO2	XSPI0_RESET0#	XSPI0 のリセット 0		
C14	P18_2/IRQ18_2/ESWM_TASGATE1_3/XSPI0_IO3/MDAT32/HDSL3_SEL1	XSPI0_IO3	XSPI0 のデータ IO3		
C15	P17_7/IRQ17_7/ESWM_TASGATE1_0/XSPI0_IO0/MDAT20/HDSL3_LINK	XSPI0_IO0	XSPI0 のデータ IO0		
C16	P17_5/IRQ17_5/RXDE7/ESWM_TASGATE0_7/XSPI0_CS1#/MDAT31/ENCIFDI7/HDSL2_MOSI2	XSPI0_CS1#	XSPI0 のチップセレクト CS1#		SW7-6: ON
		ENCIFDI7	ENCIF のデータ入力 ENCIFDI7	J52-49	SW7-6: OFF
C17	P17_0/IRQ17_0/MTIOC0A/MTIOC6A/GTIOC3_4A/TXDE3/IIC_SCL1/ETH2_CRSETH3_CRSE/CANRX0/XSPI1_IO6/MCLK31/USB_VBUS/ENCIFDO3/HDSL2_SEL1	GTIOC3_4A	GPT 入出力 GTIOC3_4A	J52-39	SW9-8: ON, SW12-5: ON, SW13-1: ON, SW13-2: OFF
		ENCIFDO3	ENCIF のデータ出力 ENCIFDO3	J52-43	SW9-8: OFF, SW12-5: ON, SW13-1: ON, SW13-2: OFF
		IIC_SCL1	PCle クロックドライバの SCL1		SW13-1: OFF, SW13-2: ON
			PMOD1 の SCL1	J34-3	SW13-1: OFF, SW13-2: ON, E8: Open, E10: Short
		XSPI1_IO6	拡張 SPI コネクタの IO6	J26-6	SW13-1: ON, SW13-2: OFF
C18	P16_5/IRQ16_5/MTIOC7D/GTIOC3_2B/GTIOC4_2B/TXD3/SDA3/MOSI3/DE7/ETH4_COL/SPI_MOSI0/XSPI1_IO3/MDAT01/ENCIFOE7/HDSL2_LINK	GTIOC3_2B	GPT 入出力 GTIOC3_2B	J52-33	SW7-5: OFF
		SPI_MOSI0	PMOD1 の MOSI0	J34-2	
		XSPI1_IO3	XSPI1 のデータ IO3	J26-9	SW7-5: ON
C19		XSPI1_CS0#	XSPI1 のチップセレクト CS0#		SW7-5: ON

	P15_7/IRQ15_7/GTIOC0_4B/DE3/RXDE6/RXDE7/IIC_SDA1/ESWM_TASGATE0_1/XSPI1_CS0#/MDAT21/ENCIFDI6/ENCIFDI7/HDSL1_MISO1	ENCIFDI6	ENCIF のデータ入力 ENCIFDI6	J50-49	SW7-5: OFF
C20	P15_2/IRQ15_2/D9/MTIOC3A/MTIC5W/GTIOC2_4A/CMTW1_TIC0/TXDE2/SD1_PWEN/HD9/ENCIFDO2/HDSL0_MOSI2	D9	外部バスデータ D9	J47-21	
		GTIOC2_4A	GPT 入出力 GTIOC2_4A	J51-39	SW9-7: ON
		ENCIFDO2	ENCIF のデータ出力 ENCIFDO2	J51-43	SW9-7: OFF
C21	P15_4/IRQ15_4/D11/GTIOC2_0A/CMTW1_TIC1/SCKE6/IIC_SCL0/ESC_I2CCLK/MCLK20/ADTRG1#/HD11/ENCIFCK6/HDSL1_SMPL	P15_4	USB_OTG_STATUS1		SW13-3: OFF, SW13-4: OFF, SW13-5: ON
			PMOD2 の GPIO0	J35-9	SW13-3: OFF, SW13-4: ON, SW13-5: OFF
		D11	外部バスデータ D11	J47-25	SW13-3: ON, SW13-4: OFF, SW13-5: OFF
		ESC_I2CCLK	ESC EEPROM 用 I ² C クロック		SW13-3: ON, SW13-4: OFF, SW13-5: OFF
C22	P14_4/IRQ14_4/D3/MTIOC4A/MTIC5U/GTIOC0_1B/GTIOC2_1A/TXDE6/ETH2_CRS/ETH3_CRS/ADTRG1#/HD3/ENCIFDO6/HDSL0_SEL1	D3	外部バスデータ D3	J47-7	
		GTIOC2_1A	GPT 入出力 GTIOC2_1A	J50-30	
C23	P14_2/IRQ14_2/D1/MTIOC3D/MTIOC8B/GTIOC0_0B/GTIOC2_0B/GTIOC4_6B/DEE6/ETH2_RXER/ETH3_RXER/USB_OVRCUR/HD1/ENCIFOE6/HDSL0_SMPL	D1	外部バスデータ D1	J47-3	
		GTIOC2_0B	GPT 入出力 GTIOC2_0B	J50-29	
C24	P13_3/IRQ13_3/D22/GTADSM3_0/ETH1_CRS/GMAC0_MDC/GMAC1_MDC/GMAC2_MDC/ETHSW_MDC/ESC_MDC/ESWM_MDC/SD1_PWEN/MCLK42/HD22/HDSL7_MISO1	P13_3	ユーザ LED0 (LED8) 制御		
C25	P13_2/IRQ13_2/D21/GTADSM2_1/ESC_EDERR/SD1_IOVS/MDAT10/HD21/HDSL7_SEL1	SD1_IOVS	SDHI ch1 (microSD) の電源選択		

表 5-4 RZ/T2N 端子機能選択一覧 (4)

端子	端子名	端子機能	説明	コネクタ	備考
D1	VSS				
D2	P24_7/IRQ24_7/TXD3/SDA3/MOSI3/GMAC0_MDIO/GMAC1_MDIO/GMAC2_MDIO/ETHSW_MDIO/ESC_MDIO/ESWM_MDIO/CANRX1/SPI_RSPCK1	GMAC1_MDIO	Ethernet Port0 の MDIO		SW12-3: OFF
			Ethernet Port2 の MDIO		SW12-4: OFF
D3	P24_6/MD1/IRQ24_6/DE5/GMAC0_MDC/GMAC1_MDC/GMAC2_MDC/ETHSW_MDC/ESC_MDC/ESWM_MDC	MD1	MD1 設定入力		
		GMAC1_MDC	Ethernet Port0 の MDC		SW12-3: OFF
D4	P24_1/IRQ24_1/DACK/POE4#/GTIOC4_4B/CMTW0_TIC0/SS4#/CTS4#/RTS4#/TXDE0/ETH0_TXER/ETH2_RXD2/ESC_IRQ/SPI_SSL10/SD1_WP/MCLK11/MBX_HINT#/ENCIFDO0	ETH2_RXD2	Ethernet Port2 の RXD2		SW7-2: ON
		DACK	外部バス DACK	J46-26	SW7-2: OFF
		MCLK11	DSMIF のクロック MCLK11	J50-23	
D5	P23_4/IRQ23_4/GTIOC4_2A/GTIOC4_3B/CTS3#/ETH2_TXD3/ETHSW_PTPOUT2/ESC_SYNC0/SPI_SSL01/MDAT01/MDAT41/HDSL7_MISO1	ETH2_TXD3	Ethernet Port2 の TXD3		SW7-2: ON
		P23_4	GPIO コネクタ	J55-12	SW7-2: OFF
D6	P22_3/IRQ22_3/GTIOC0_3B/ETH1_RXD3/HDSL6_MOSI1	ETH1_RXD3	Ethernet Port1 の RXD3		
D7	P22_1/IRQ22_1/GTIOC4_5A/GTIOC5_0A/ETH1_RXD1/HDSL6_SEL1	ETH1_RXD1	Ethernet Port1 の RXD1		
D8	P21_2/IRQ21_2/ETH1_TXD0/HDSL5_CLK2	ETH1_TXD0	Ethernet Port1 の TXD0		
D9	P22_5/IRQ22_5/ETHSW_PHYLINK1/ESC_PHYLINK1/ESWM_PHYLINK1/HPSW_PHYLINK1/HDSL6_SEL2	ETHSW_PHYLINK1	Ethernet Port1 の PHYLINK1		
D10	P20_3/IRQ20_3/ETH0_RXDV/HDSL5_LINK	ETH0_RXDV	Ethernet Port0 の RXDV		
D11	P19_7/IRQ19_7/ETH0_RXD0/CANRX0/HDSL4_CLK2	ETH0_RXD0	Ethernet Port0 の RXD0		
D12	P19_4/IRQ19_4/ETH0_TXD3/HDSL4_SEL1	ETH0_TXD3	Ethernet Port0 の TXD3		
D13	P19_1/IRQ19_1/ETH0_TXD0/HDSL4_LINK	ETH0_TXD0	Ethernet Port0 の TXD0		
D14	P18_6/IRQ18_6/GTETRGC/TXDE4/ESWM_TASGATE1_7/XSPI0_IO7/MDAT20/ENCIFDO4/HDSL3_SEL2	MDAT20	DSMIF のデータ MDAT20	J51-22	SW7-6: OFF
		XSPI0_IO7	XSPI0 のデータ IO7		SW7-6: ON
D15	P18_3/IRQ18_3/SCKE4/ESWM_TASGATE1_4/XSPI0_IO4/MCLK21/ENCIFCK4/HDSL3_SEL1	XSPI0_IO4	XSPI0 のデータ IO4		SW7-6: ON
		ENCIFCK4	ENCIF のクロック ENCIFCK4	J49-46	SW7-6: OFF
D16	P17_4/IRQ17_4/TXDE7/ESWM_TASGATE0_6/XSPI0_CS0#/MCLK31/ENCIFDO7/HDSL2_SEL2	XSPI0_CS0#	XSPI0 のチップセレクト CS0#		
D17	P16_7/IRQ16_7/MTCLKD/MTIOC0D/GTIOC3_3B/DEE3/IIC_SDA0/ETH2_RXER/ETH3_RXER/CANTXDP0/SPI_SSL00/XSPI1_IO5/MDAT30/ENCIFOE3/HDSL2_CLK1	GTIOC3_3B	GPT 入出力 GTIOC3_3B	J52-38	SW7-3: OFF, SW9-8: ON
		ENCIFOE3	ENCIF の出力イネーブル ENCIFOE3	J52-42	SW7-3: OFF, SW9-8: OFF
		SPI_SSL00	PMOD1 の SSL00	J34-1	SW7-3: OFF
		XSPI1_IO5	拡張 SPI コネクタの IO5	J26-7	
		ETH3_RXER	Ethernet Port3 の RXER		SW7-3: ON, R429: DNF, R431: Fit,
D18	P16_2/IRQ16_2/MTIOC7A/GTIOC3_1B/GTIOC4_1A/RXD5/SCL5/MISO5/RXDE4/ETH4_TXER/SPI_SSL01/XSPI1_IO0/ENCIFDI4/HDSL1_SEL2	GTIOC3_1B	GPT 入出力 GTIOC3_1B	J52-31	SW7-5: OFF
		SPI_SSL01	PMOD1 の SSL01	J34-9	
		XSPI1_IO0	XSPI1 のデータ IO0	J26-12	SW7-5: ON
D19	P15_5/IRQ15_5/D12/GTIOC2_0B/CMTW1_TOC1/RTCAT1HZ/DEE6/IIC_SDA0/ESC_I2CDATA/MDAT20/ADTRG2#/HD12/ENCIFDO6/HDSL1_CLK1	P15_5	USB_OTG_STATUS2		SW13-8: OFF, SW13-9: OFF, SW13-10: ON
			PMOD2 の GPIO1	J35-10	SW13-8: OFF, SW13-9: ON, SW13-10: OFF
		D12	外部バスデータ D12	J47-27	
		ESC_I2CDATA	ESC EEPROM 用 I ² C データ		SW13-8: ON, SW13-9: OFF, SW13-10: OFF
D20	P14_5/IRQ14_5/D4/MTIOC4C/MTIC5V/GTIOC0_1A/GTIOC2_1B/RXDE6/ETH2_COL/ETH3_COL/ADTRG2#/HD4/ENCIFDI6/HDSL0_MISO1	D4	外部バスデータ D4	J47-9	
		GTIOC2_1B	GPT 入出力 GTIOC2_1B	J50-31	

D21	P15_0/IRQ15_0/D7/MTCLKA/MTIOC8C/GTIOC2_3A/CMTW0_TIC1/SCKE2/SD1_CD/HD7/ENCIFCK2/HDSL0_SEL2/POUTZ	D7	外部バスデータ D7	J47-17	SW7-1: OFF
		GTIOC2_3A	GPT 入出力 GTIOC2_3A	J51-37	SW7-1: OFF, SW9-7: ON
		ENCIFCK2	ENCIF のクロック ENCIFCK2	J51-41	SW7-1: OFF, SW9-7: OFF
		SD1_CD	SDHI ch1 (microSD) の CD	J27-9	SW7-1: ON
D22	P13_5/IRQ13_5/D24/GTADSM4_0/SCKE7/ESC_LEDSTER/MCLK11/HD24/ENCIFCK7/HDSL7_CLK2	P13_5	ユーザ LED1 (LED9) 制御		
D23	P13_1/IRQ13_1/D20/TEND/GTADSM2_0/ESC_LED RUN/SD1_PWEN/MCLK10/HD20/HDSL7_CLK1	SD1_PWEN	SDHI ch1 (microSD) 電源イネーブル		
D24	P13_0/IRQ13_0/D19/GTADSM1_1/CMTW1_TOC1/ETHSW_PTPOUT1/ESC_SYNC1/MDAT41/HD19/HDSL7_SMP_L	P13_0	GPIO コネクタ	J55-11	
D25	P12_6/IRQ12_6/D17/DACK/GTADSM0_1/GTETRGC/CMTW1_TOC0/MDAT40/HD17/HDSL6_MOSI2	MDAT40	DSMIF のデータ MDAT40	J55-3	
		P12_6	GPIO コネクタ		

表 5-5 RZ/T2N 端子機能選択一覧 (5)

端子	端子名	端子機能	説明	コネクタ	備考
E1	P00_0/IRQ00_0/A16/MTIOC3B/GTIOC0_0A/GTADSM0_0/SCKE1/ETH3_TXCLK/SPI_RSPCK2/HA16/ENCIFCK1/HDSL0_SEL1	A16	外部バスアドレス A16	J46-4	SW7-3: OFF
		GTIOC0_0A	GPT 入出力 GTIOC0_0A	J49-28	
		ETH3_TXCLK	Ethernet Port3 の TXCLK		SW7-3: ON, R423: Fit, R262: DNF
E2	P00_6/IRQ00_6/A22/MTCLKA/MTIOC8D/GTIOC0_3A/GTADSM3_0/RXD4/SCL4/MISO4/SCKE0/SCKE6/ETH3_RXCLK/SPI_SSL23/MBX_HINT#/ENCIFCK0/ENCIFCK6	A22	外部バスアドレス A22	J46-16	SW7-3: OFF
		GTIOC0_3A	GPT 入出力 GTIOC0_3A	J49-37	SW7-3: OFF, SW9-5: ON
		ENCIFCK0	ENCIF のクロック ENCIFCK0	J49-41	SW7-3: OFF, SW9-5: OFF
		ETH3_RXCLK	Ethernet Port3 の RXCLK		SW7-3: ON
E3	P24_5/IRQ24_5/POE10#/GTIOC4_6B/GTETRGA/TXD4/SDA4/MOSI4/SCIEXTCLK/MDAT22/PCIE_RSTOUTB/HDSL0_CLK1	MDAT22	DSMIF のデータ MDAT22	J51-26	
		PCIE_RSTOUTB	PCIE の RESETOUTB 信号	J6-A11	SW12-6: ON
E4	P00_1/IRQ00_1/A17/MTIOC3D/GTIOC0_0B/GTADSM0_1/DEE1/IIC_SCL2/ETH3_TXD0/CANRX0/SPI_MISO2/HA17/ENCIFOE1/HDSL0_MISO1	A17	外部バスアドレス A17	J46-6	SW7-3: OFF
		GTIOC0_0B	GPT 入出力 GTIOC0_0B	J49-29	
		ETH3_TXD0	Ethernet Port3 の TXD0		SW7-3: ON
E5	P23_7/IRQ23_7/GTIOC4_3B/GTIOC5_3B/SCKE0/IIC_SCL1/ETH0_COL/ETH2_RXD0/SPI_SSL12/SD0_WP/MCLK10/MCLK32/ENCIFCK0/HDSL7_SEL2	ETH2_RXD0	Ethernet Port2 の RXD0		SW7-2: ON
		MCLK32	DSMIF のクロック MCLK32	J52-25	SW7-2: OFF
E6	P22_7/IRQ22_7/HDSL6_MOSI2	IRQ22_7	Ethernet Port1 の MDINT		
E7	VCC1833_1				
E8	VSS				
E9	VCC1833_0				
E10	VSS				
E11	VCC1833_0				
E12	VSS				
E13	VCC1833_3				
E14	VSS				
E15	VSS				
E16	VCC1833_4				
E17	VSS				
E18	VCC33				
E19	VSS				
E20	P13_7/IRQ13_7/D26/TXDE7/MCLK12/HD26/ENCIFD07/HDSL7_MISO2	TXDE7	RS485 の送信データ TXDE7		
E21	P14_0/IRQ14_0/D27/RXDE7/ETHSW_PTPOUT3/ESC_SYNC1/MDAT12/HD27/ENCIFDI7/HDSL7_MOSI2	RXDE7	RS485 の受信データ RXDE7		
E22	P12_7/IRQ12_7/D18/GTADSM1_0/GTETRGD/CMTW1_TIC1/ETHSW_PTP_OUT0/ESC_SYNC0/MCLK41/HD18/HDSL7_LINK	P12_7	GPIO コネクタ	J55-8	
E23	P13_6/IRQ13_6/D25/GTADSM4_1/DEE7/MDAT11/HD25/ENCIFOE7/HDSL7_SEL2	DEE7	RS485 のデータイネーブル DEE7		
E24	P12_5/IRQ12_5/D16/DREQ/GTADSM0_0/GTETRGA/CMTW1_TIC0/MCLK40/HD16/HDSL6_MISO2	MCLK40	DSMIF のクロック MCLK40	J55-4	
		P12_5	GPIO コネクタ		
E25	VSS				

表 5-6 RZ/T2N 端子機能選択一覧 (6)

端子	端子名	端子機能	説明	コネクタ	備考
F1	P00_3/IRQ00_3/A19/MTIOC4C/GTIOC0_1A/GTADSM1_1/RXDE1/ETH3_TXD2/CANRXDP0/SPI_SSL20/MDAT41/HA19/ENCIFDI1/HDSL0_CLK2	A19	外部バスアドレス A19	J46-10	SW7-3: OFF
		GTIOC0_1A	GPT 入出力 GTIOC0_1A	J49-30	
		ETH3_TXD2	Ethernet Port3 の TXD2		SW7-3: ON
F2	P00_5/IRQ00_5/A21/MTIOC4D/MTIOC8C/GTIOC0_2B/GTADSM2_1/RXDE6/ETH3_TXEN/SPI_SSL22/MDAT20/H A21/ENCIFDI6/HDSL0_MISO2	A21	外部バスアドレス A21	J46-14	SW7-3: OFF
		GTIOC0_2B	GPT 入出力 GTIOC0_2B	J49-33	
		ETH3_TXEN	Ethernet Port3 の TXEN		SW7-3: ON
F3	P00_2/IRQ00_2/A18/MTIOC4A/GTIOC0_1B/GTADSM1_0/TXDE1/IIC_SDA2/ETH3_TXD1/CANTX0/SPI_MOSI2/MCLK41/HA18/ENCIFDO1/HDSL0_MOSI1	A18	外部バスアドレス A18	J46-8	SW7-3: OFF
		GTIOC0_1B	GPT 入出力 GTIOC0_1B	J49-31	
		ETH3_TXD1	Ethernet Port3 の TXD1		SW7-3: ON
F4	P00_4/IRQ00_4/A20/MTIOC4B/GTIOC0_2A/GTADSM2_0/TXDE6/ETH3_TXD3/CANTXDP0/SPI_SSL21/MCLK20/HA20/ENCIFDO6/HDSL0_SEL2	A20	外部バスアドレス A20	J46-12	SW7-3: OFF
		GTIOC0_2A	GPT 入出力 GTIOC0_2A	J49-32	
		ETH3_TXD3	Ethernet Port3 の TXD3		SW7-3: ON
F5	P24_4/ETH2_REFCLK/RMII2_REFCLK/IRQ24_4/POE11#/GTIOC4_6A/CMTW0_TOC1/RXD5/SCL5/MISO5/IIC_SDA1/ETH1_RXER/ESC_I2CDATA/SPI_MISO1/SD0_IOVS/MCLK12/HDSL0_SMPL	ETH2_REFCLK	Ethernet Port2 の REFCLK		SW7-2: ON
		MCLK12	DSMIF のクロック MCLK12	J50-25	SW7-2: OFF
F6	VSS				
F7	VCC1833_1				
F8	VSS				
F9	VCC1833_0				
F10	VSS				
F11	VCC1833_0				
F12	VSS				
F13	VCC1833_3				
F14	VSS				
F15	VCC18_PLL1				
F16	VCC1833_4				
F17	VSS				
F18	VCC33				
F19	VSS				
F20	VCC33				
F21	VSS				
F22	VSS				
F23	VSS				
F24	VSS				
F25	VSS				

表 5-7 RZ/T2N 端子機能選択一覧 (7)

端子	端子名	端子機能	説明	コネクタ	備考
G1	VSS				
G2	P01_4/ETH3_REFCLK/RMII3_REFCLK/IRQ01_4/CS5#/TEND/TXD1/SDA1/MOSI1/RXDE4/IIC_SDA1/ETH1_RXE R/ETH1_CRS/ESC_I2CDATA/SPI_RS PCK2/MCLK01/USB_EXICEN/ADTRG2#/ENCIFDI4	CS5#	外部バスの CS5#	J46-20	SW7-3: OFF
		ETH3_REFCLK	Ethernet Port3 の REFCLK		SW7-3: ON
G3	P01_5/IRQ01_5/CS2#/DREQ/TXDE4/ETH1_COL/ETH3_TXER/ESC_RESE TOUT#/ESWM_PHYLINK0/HPSW_PHYLINK0/SPI_SSL20/MDAT01/USB_EXICEN/HCS1#/ENCIFDO4	CS2#	外部バスの CS2#	J46-34	SW7-3: OFF
		MDAT01	DSMIF のデータ MDAT01	J49-24	
		ESWM_PHYLINK0	Ethernet Port3 の PHYLINK0		SW7-3: ON
G4	P01_2/IRQ01_2/BS#/DREQ/SS5#/CTS5#/RST5#/TXD5/SDA5/MOSI5/SCKE4/ETH3_RXD3/SPI_MOSI2/SD1_IOVS/MCLK00/ADTRG0#/HBS#/ENCIFCK4	BS#	外部バスの BS#	J46-30	SW7-3: OFF
		MCLK00	DSMIF のクロック MCLK00	J49-21	
		ETH3_RXD3	Ethernet Port3 の RXD3		SW7-3: ON, R429: Fit, R431: DNF
G5	P00_7/IRQ00_7/A23/MTCLKB/MTIOC1B/GTIOC0_3B/GTADSM3_1/TXD4/SDA4/MOSI4/DEE0/DEE6/ETH3_RXD0/SPI_SSL22/HERROT#/ENCIFOE0/ENCIFOE6	A23	外部バスアドレス A23	J46-18	SW7-3: OFF
		GTIOC0_3B	GPT 入出力 GTIOC0_3B	J49-38	SW7-3: OFF, SW9-5: ON
		ENCIFOE0	ENCIF の出カインープル ENCIFOE0	J49-42	SW7-3: OFF, SW9-5: OFF
		ETH3_RXD0	Ethernet Port3 の RXD0		SW7-3: ON
G6	VSS				
G7	-				
G8	-				
G9	-				
G10	-				
G11	-				
G12	-				
G13	-				
G14	-				
G15	-				
G16	-				
G17	-				
G18	-				
G19	-				
G20	DDR_VDDQ				
G21	VSS				
G22	VSS				
G23	VSS				
G24	VSS				
G25	VSS				

表 5-8 RZ/T2N 端子機能選択一覧 (8)

端子	端子名	端子機能	説明	コネクタ	備考
H1	P01_6/IRQ01_6/D13/MTIOC6B/MTIOC8B/GTIOC1_0A/GTADSM0_0/GTETR/ETH4_TXCLK/SPI_RSPCK3/SD1_CD/MCLK02/HD13	D13	外部バスデータ D13	J47-31	SW7-4: OFF
		MCLK02	DSMIF のクロック MCLK02	J49-25	
		ETH4_TXCLK	Ethernet Port4 の TXCLK		SW7-4: ON, R325: Fit, R436: DNF
H2	P01_1/IRQ01_1/RD/WR#/MTIOC3C/MTIOC8A/GTIOC0_4B/GTADSM4_1/SCK5/RXD5/SCL5/MISO5/RXDE0/ETH3_RXD2/SD1_PWEN/USB_OVRCUR/HWRSTB#/ENCIFDI0	RD/WR#	外部バスの RD/WR#	J46-38	SW7-3: OFF
		ENCIFDI0	ENCIF のデータ入力 ENCIFDI0	J49-44	
		ETH3_RXD2	Ethernet Port3 の RXD2		SW7-3: ON
H3	P01_3/IRQ01_3/CS3#/DACK/CTS5#/RXD1/SCL1/MISO1/DEE4/IIC_SCL1/ETH1_TXER/ETH3_RXDV/ESC_I2CCLK/SPI_MISO2/MDAT00/ADTRG1#/MBX_HINT#/ENCIFOE4	CS3#	外部バスの CS3#	J46-36	SW7-3: OFF
		ETH3_RXDV	Ethernet Port3 の RXDV		SW7-3: ON
H4	P01_0/IRQ01_0/A0/MTIOC1A/MTIOC3A/GTIOC0_4A/GTADSM4_0/DE4/TXDE0/ETH3_RXD1/SPI_SSL21/HA0/ENCIFDO0	A0	外部バスアドレス A0	J46-1	SW7-3: OFF
		GTIOC0_4A	GPT 入出力 GTIOC0_4A	J49-39	SW7-3: OFF, SW9-5: ON
		ENCIFDO0	ENCIF のデータ出力 ENCIFDO0	J49-43	SW7-3: OFF, SW9-5: OFF
		ETH3_RXD1	Ethernet Port3 の RXD1		SW7-3: ON
H5	VSS				
H6	VSS				
H7	-				
H8	-				
H9	-				
H10	-				
H11	-				
H12	-				
H13	-				
H14	-				
H15	-				
H16	-				
H17	-				
H18	-				
H19	-				
H20	DDR_VDDQ				
H21	VSS				
H22	DDR_DQA15	DDR_DQA15	LPDDR4 のデータ DQ[14]		
H23	DDR_DQA8	DDR_DQA8	LPDDR4 のデータ DQ[9]		
H24	VSS				
H25	DDR_DQA14	DDR_DQA14	LPDDR4 のデータ DQ[8]		

表 5-9 RZ/T2N 端子機能選択一覧 (9)

端子	端子名	端子機能	説明	コネクタ	備考
J1	P02_5/IRQ02_5/A11/MTCLKD/MTIOC0D/GTIOC1_3B/GTADSM3_1/RXD2/SCL2/MISO2/DEE1/ETH4_RXD0/GMAC2_PTPTRG1/SPI_SSL32/MDAT12/MDAT40/HA11/ENCIFOE1	A11	外部バスアドレス A11	J46-25	SW7-4: OFF
		GTIOC1_3B	GPT 入出力 GTIOC1_3B	J50-38	SW7-4: OFF, SW9-6: ON
		ENCIFOE1	ENCIF の出力イネーブル ENCIFOE1	J50-42	SW7-4: OFF, SW9-6: OFF
		ETH4_RXD0	Ethernet Port4 の RXD0		SW7-4: ON
J2	P02_1/IRQ02_1/WE3#/AH#/MTIC5W/MTIOC7C/GTIOC1_1A/GTADSM1_1/SS1#/CTS1#/RTS1#/RXD3/SCL3/MISO3/TXDE5/ETH4_TXD2/GMAC0_PTPTRG0/ESC_LATCH0/SPI_SSL30/SPI_SSL00/HWR3#/ENCIFDO5	IRQ02_1	PMOD1 の IRQ	J34-7	SW7-4: OFF
		AH#	外部バスの AH#	J47-40	
		ETH4_TXD2	Ethernet Port4 の TXD2		SW7-4: ON
J3	P02_0/IRQ02_0/WE2#/MTIC5V/MTIOC7A/GTIOC1_1B/GTADSM1_0/GTETRGD/TXD1/SDA1/MOSI1/SCIEXTCLK/ETH4_TXD1/ETHSW_PTPOUT0/ESC_SYNC0/SPI_MOSI3/SD1_PWEN/HWR2#	GTETRGD	GPT/POEG トリガ入力 D	J52-35	SW7-4: OFF
		ETH4_TXD1	Ethernet Port4 の TXD1		SW7-4: ON
J4	P01_7/IRQ01_7/D14/MTIC5U/MTIOC6D/GTIOC1_0B/GTADSM0_1/GTETRGC/CMTW1_TOC0/RXD1/SCL1/MISO1/ETH1_RXER/ETH4_TXD0/SPI_MISO3/SD1_WP/MDAT02/HD14	D14	外部バスデータ D14	J47-33	SW7-4: OFF
		MDAT02	DSMIF のデータ MDAT02	J49-26	
		ETH4_TXD0	Ethernet Port4 の TXD0		SW7-4: ON
J5	VCC1833_2				
J6	VCC1833_2				
J7	-				
J8	-				
J9	VDD				
J10	VSS				
J11	VSS				
J12	VDD				
J13	VDD				
J14	VSS				
J15	VSS				
J16	VDD				
J17	VDD				
J18	-				
J19	-				
J20	VSS				
J21	DDR_DQA12	DDR_DQA12	LPDDR4 のデータ DQ[10]		
J22	DDR_DQA11	DDR_DQA11	LPDDR4 のデータ DQ[11]		
J23	VSS				
J24	DDR_DQSA_T1	DDR_DQSA_T1	LPDDR4 の DQS1_T		
J25	DDR_DQSA_C1	DDR_DQSA_C1	LPDDR4 の DQS1_C		

表 5-10 RZ/T2N 端子機能選択一覧 (10)

端子	端子名	端子機能	説明	コネクタ	備考
K1	VSS				
K2	P02_4/IRQ02_4/A10/MTCLKC/MTIOC0C/GTIOC1_3A/GTADSM3_0/SCK2/SCKE1/ETH4_RXCLK/GMAC1_PTPTRG1/SPI_SSL03/SPI_SSL33/MCLK12/MCLK40/HA10/ENCIFCK1	A10	外部バスアドレス A10	J46-23	SW7-4: OFF
		GTIOC1_3A	GPT 入出力 GTIOC1_3A	J50-37	SW7-4: OFF, SW9-6: ON
		ENCIFCK1	ENCIF のクロック ENCIFCK1	J50-41	SW7-4: OFF, SW9-6: OFF
		ETH4_RXCLK	Ethernet Port4 の RXCLK		SW7-4: ON
K3	P03_1/IRQ03_1/A15/GTIOC3_3B/DE2/DEE5/IIC_SDA2/ETH0_CRS/ETH4_RXDV/ETHSW_PTPOUT3/ESC_SYNC1/SPI_MISO3/MDAT10/HA15/ENCIFOE5/SI3#/HDSL1_LINK	A15	外部バスアドレス A15	J46-35	SW7-4: OFF
		MDAT10	DSMIF のデータ MDAT10	J50-22	
		ETH4_RXDV	Ethernet Port4 の RXDV		SW7-4: ON
K4	P02_2/IRQ02_2/D15/MTIOC0A/MTIOC7B/GTIOC1_2A/GTADSM2_0/CTS1#/ETH4_TXD3/GMAC0_PTPTRG1/ESC_LED RUN/ESC_LATCH1/SPI_SSL01/SPI_SSL31/SD1_PWEN/HD15	D15	外部バスデータ D15	J47-35	SW7-4: OFF
		ETH4_TXD3	Ethernet Port4 の TXD3		SW7-4: ON
K5	P02_3/IRQ02_3/A9/MTIOC0B/MTIOC7D/GTIOC1_2B/GTADSM2_1/DE1/ETH4_TXEN/GMAC1_PTPTRG0/ESC_LEDERR/SPI_SSL02/SPI_SSL32/SD1_IOVS/HA9	A9	外部バスアドレス A9	J46-21	SW7-4: OFF
		ETH4_TXEN	Ethernet Port4 の TXEN		SW7-4: ON
K6	VCC1833_2				
K7	-				
K8	-				
K9	VSS				
K10	VDD				
K11	VDD				
K12	VSS				
K13	VSS				
K14	VDD				
K15	VDD				
K16	VSS				
K17	VSS				
K18	-				
K19	-				
K20	DDR_VDDQ				
K21	DDR_DQA13	DDR_DQA13	LPDDR4 のデータ DQ[13]		
K22	VSS				
K23	DDR_DQA9	DDR_DQA9	LPDDR4 のデータ DQ[15]		
K24	DDR_DMIA1	DDR_DMIA1	LPDDR4 の DMI[1]		
K25	VSS				

表 5-11 RZ/T2N 端子機能選択一覧 (11)

端子	端子名	端子機能	説明	コネクタ	備考
L1	P03_3/IRQ03_3/TEND/CMTW1_TIC1/TXD1/SDA1/MOSI1/TXD3/SDA3/MOSI3/GMAC0_MDIO/GMAC1_MDIO/GMAC2_MDIO/ETHSW_MDIO/ESC_MDIO/ESWM_MDIO/ESC_LINKACT0/SD1_PWEN	GMAC1_MDIO	Ethernet Port3, 4 の MDIO		
L2	P03_2/MD2/IRQ03_2/DACK/CMTW1_TOC1/RTCAT1HZ/DE2/TXDE4/ETH0_TXER/GMAC0_MDC/GMAC1_MDC/GMAC2_MDC/ETHSW_MDC/ESC_MD_C/ESWM_MDC/SD1_IOVS/ENCIFDO4	MD2 GMAC1_MDC	MD2 設定入力 Ethernet Port3, 4 の MDC		
L3	P03_0/IRQ03_0/A14/GTIOC3_3A/CTS2#/SCKE5/IIC_SCL2/ETH0_COL/ETH4_RXD3/SPI_MOSI3/MCLK10/HA14/ENCIFCK5/TST_OUT3/HDSL0_MOSI2	A14 CTS2# MCLK10 ETH4_RXD3	外部バスアドレス A14 PMD2 の CTS2# DSMIF のクロック MCLK10 Ethernet Port4 の RXD3	J46-33 J35-1 J50-21	SW7-4: OFF SW7-4: ON, R331: Fit, R333: DNF
L4	P02_7/IRQ02_7/A13/MTIOC1B/MTIOC6A/GTIOC1_4B/GTADSM4_1/SS2#/CTS2#/RTS2#/RXDE1/ETH4_RXD2/MDAT11/MDAT42/HA13/ENCIFDI1/DUEI3	A13 RTS2# ENCIFDI1 ETH4_RXD2	外部バスアドレス A13 PMD2 の RTS2# ENCIF のデータ入力 ENCIFDI1 Ethernet Port4 の RXD2	J46-31 J35-4 J50-44	SW7-4: OFF SW7-4: ON
L5	P02_6/IRQ02_6/A12/MTIOC1A/MTIOC6A/GTIOC1_4A/GTADSM4_0/TXD2/SDA2/MOSI2/TXDE1/ETH4_RXD1/GMAC2_PTPTRG0/ESC_LEDSTER/SPIL_SSL31/MCLK11/MCLK42/HA12/ENCIFDO1	A12 GTIOC1_4A ENCIFDO1 ETH4_RXD1	外部バスアドレス A12 GPT 入出力 GTIOC1_4A ENCIF のデータ出力 ENCIFDO1 Ethernet Port4 の RXD1	J46-27 J50-39 J50-43	SW7-4: OFF SW7-4: OFF, SW9-6: ON SW7-4: OFF, SW9-6: OFF SW7-4: ON
L6	VCC1833_2				
L7	-				
L8	-				
L9	VDD				
L10	VSS				
L11	VSS				
L12	VSS				
L13	VSS				
L14	VSS				
L15	VSS				
L16	VDD				
L17	VDD				
L18	-				
L19	-				
L20	VSS				
L21	DDR_DQA10	DDR_DQA10	LPDDR4 のデータ DQ[12]		
L22	VSS				
L23	DDR_DQA1	DDR_DQA1	LPDDR4 のデータ DQ[7]		
L24	DDR_DQA3	DDR_DQA3	LPDDR4 のデータ DQ[0]		
L25	VSS				

表 5-12 RZ/T2N 端子機能選択一覧 (12)

端子	端子名	端子機能	説明	コネクタ	備考
M1	P04_1/IRQ04_1/GTIOC1_1A/SS0#/CT S0#/RST0#/DEE1/SD1_DATA1/MDAT 00/MDAT30/ENCIFOE1/DUEI5/HDSL 1_MISO1	GTIOC1_1A SD1_DATA1	GPT 入出力 GTIOC1_1A SDHI ch1 (microSD) のデータ DATA1	J51-30 J27-8	SW7-1: OFF SW7-1: ON
M2	P03_5/IRQ03_5/A25/GTETRGSB/RX D3/SCL3/MISO3/RXDE5/ETH4_RXER /ESWM_PHYLINK1/HPSW_PHYLINK 1/SPI_MISO0/SPI_SSL30/SD1_WP/M DAT11/MCLK30/ENCIFDI5	A25 ESWM_PHYLIN K1	外部バスアドレス A25 Ethernet Port4 の PHYLINK1	J46-24	SW7-4: OFF SW7-4: ON
M3	P03_7/IRQ03_7/GTIOC1_0B/RXD0/S CL0/MISO0/DEE0/IIC_SCL0/SD1_CM D/MDAT02/MDAT32/ENCIFOE0/TST_ OUT4/HDSL1_CLK1	GTIOC1_0B SD1_CMD	GPT 入出力 GTIOC1_0B SDHI ch1 (microSD) の CMD	J51-29 J27-3	SW7-1: OFF SW7-1: ON
M4	P03_4/ETH4_REFCLK/RMII4_REFCL K/IRQ03_4/A24/GTETRGSB/TXDE5/E SC_RESETOUT#/SPI_MOSI0/SPI_R SPCK3/SD1_CD/MCLK11/ENCIFDO5	A24 ETH4_REFCLK	外部バスアドレス A24 Ethernet Port4 の REFCLK	J46-22	SW7-4: OFF SW7-4: ON
M5	VSS				
M6	VSS				
M7	-				
M8	-				
M9	VSS				
M10	VDD				
M11	VSS				
M12	VSS				
M13	VSS				
M14	VSS				
M15	VSS				
M16	VSS				
M17	VSS				
M18	-				
M19	-				
M20	DDR_VDDQ				
M21	DDR_DMIA0	DDR_DMIA0	LPDDR4 の DMI[0]		
M22	DDR_DQA7	DDR_DQA7	LPDDR4 のデータ DQ[5]		
M23	VSS				
M24	DDR_DQSA_C0	DDR_DQSA_C0	LPDDR4 の DQS0_C		
M25	DDR_DQSA_T0	DDR_DQSA_T0	LPDDR4 の DQS0_T		

表 5-13 RZ/T2N 端子機能選択一覧 (13)

端子	端子名	端子機能	説明	コネクタ	備考
N1	VSS				
N2	P03_6/IRQ03_6/GTIOC1_0A/SCK0/SCKE0/SD1_CLK/MCLK02/MCLK32/ENCIFCK0/DUEI4/HDSL1_SMPL	GTIOC1_0A SD1_CLK	GPT 入出力 GTIOC1_0A SDHI ch1 (microSD) の CLK	J51-28 J27-5	SW7-1: OFF SW7-1: ON
N3	P04_0/IRQ04_0/GTIOC1_1B/TXD0/SDA0/MOSI0/SCKE1/IIC_SDA0/SD1_DATA0/MCLK00/MCLK30/ENCIFCK1/SI4#/HDSL1_SEL1	GTIOC1_1B SD1_DATA0	GPT 入出力 GTIOC1_1B SDHI ch1 (microSD) のデータ DATA0	J51-31 J27-7	SW7-1: OFF SW7-1: ON
N4	P04_2/IRQ04_2/GTIOC1_2A/CTS0#/TXDE2/SD1_DATA2/MCLK01/MCLK31/ENCIFDO2/TST_OUT5/HDSL1_MOSI1	GTIOC1_2A SD1_DATA2	GPT 入出力 GTIOC1_2A SDHI ch1 (microSD) のデータ DATA2	J51-32 J27-1	SW7-1: OFF SW7-1: ON
N5	VCC1833_6				
N6	VCC1833_6				
N7	-				
N8	-				
N9	VDD				
N10	VSS				
N11	VSS				
N12	VSS				
N13	VSS				
N14	VSS				
N15	VSS				
N16	VDD				
N17	VCC18_PLL2				
N18	-				
N19	-				
N20	VSS				
N21	DDR_DQA2	DDR_DQA2	LPDDR4 のデータ DQ[6]		
N22	VSS				
N23	DDR_DQA5	DDR_DQA5	LPDDR4 のデータ DQ[2]		
N24	DDR_DQA4	DDR_DQA4	LPDDR4 のデータ DQ[1]		
N25	VSS				

表 5-14 RZ/T2N 端子機能選択一覧 (14)

端子	端子名	端子機能	説明	コネクタ	備考
P1	P04_5/IRQ04_5/GTIOC5_1B/CMTW0_TOC0/RXD1/SCL1/MISO1/ESC_LIN_KACT0/CANRX0/SPI_MISO1/SD0_CMD/NAND_RE#/HSPI_CS#/TST_OUT6/HDLSL1_MISO2	SD0_CMD	SDHI ch0 (eMMC)のコマンド CMD		SW7-7: ON, SW7-8: ON
		NAND_RE#	NANDC の RE#		SW7-7: OFF, SW7-8: ON
		HSPI_CS#	SHOSTIF の CS#	J45-4	SW7-7: OFF, SW7-8: OFF
P2	P04_4/IRQ04_4/GTIOC5_1A/CMTW0_TIC0/SCK1/GMAC0_PTPTRG0/ESC_LATCH0/SPI_RSPCK1/SD0_CLK/NAND_WE#/HSPI_INT#/DUEI6/HDLSL1_SEL2	SD0_CLK	SDHI ch0 (eMMC)のクロック CLK		SW7-7: ON, SW7-8: ON
		NAND_WE#	NANDC の WE#		SW7-7: OFF, SW7-8: ON
		HSPI_INT#	SHOSTIF の INT#	J45-2	SW7-7: OFF, SW7-8: OFF
P3	P04_3/IRQ04_3/GTIOC1_2B/DE0/RXDE2/SD1_DATA3/MDAT01/MDAT31/ENCIFDI2/SI5#/HDLSL1_CLK2	GTIOC1_2B	GPT 入出力 GTIOC1_2B	J51-33	SW7-1: OFF
		SD1_DATA3	SDHI ch1 (microSD) のデータ DATA3	J27-2	SW7-1: ON
P4	P04_6/IRQ04_6/GTIOC2_4A/GTIOC5_2A/CMTW0_TIC1/TXD1/SDA1/MOSI1/ESC_LINKACT1/CANTX0/SPI_MOSI1/SD0_DATA0/NAND_IO0/HSPI_IO0/SI6#/HDLSL1_MOSI2	SD0_DATA0	SDHI ch0 (eMMC)のデータ DATA0		SW7-7: ON, SW7-8: ON
		NAND_IO0	NANDC のデータ IO0		SW7-7: OFF, SW7-8: ON
		HSPI_IO0	SHOSTIF のデータ IO0	J45-12	SW7-7: OFF, SW7-8: OFF
P5	VSS				
P6	VSS				
P7	-				
P8	-				
P9	VSS				
P10	VDD				
P11	VSS				
P12	VSS				
P13	VSS				
P14	VSS				
P15	VSS				
P16	VSS				
P17	VSS				
P18	-				
P19	-				
P20	DDR_VDDQ				
P21	VSS				
P22	DDR_DQA0	DDR_DQA0	LPDDR4 のデータ DQ[4]		
P23	VSS				
P24	DDR_DQA6	DDR_DQA6	LPDDR4 のデータ DQ[3]		
P25	VSS				

表 5-15 RZ/T2N 端子機能選択一覧 (15)

端子	端子名	端子機能	説明	コネクタ	備考
R1	P05_2/IRQ05_2/GTIOC1_3B/GTIOC5_0A/CMTW1_TIC1/SCK2/TXDE5/ESC_LED RUN/SPI_RSPCK2/SD0_DATA4/NAND_IO4/HSPI_CK/ENCIFDO5/HD SL2_CLK1	SD0_DATA4	SDHI ch0 (eMMC)のデータ DATA4		SW7-7: ON, SW7-8: ON
		NAND_IO4	NANDC のデータ IO4		SW7-7: OFF, SW7-8: ON
		HSPI_CK	SHOSTIF の CK	J45-3	SW7-7: OFF, SW7-8: OFF, R188: DNF
		ENCIFDO5	ENCIF のデータ出力 ENCIFDO5	J51-48	SW7-7: OFF, SW7-8: OFF, R188: Fit
R2	P05_0/IRQ05_0/GTIOC3_4A/GTIOC5_3A/CMTW1_TIC0/CTS1#/SCKE5/ESC_LEDERR/CANTXDP0/SPI_SSL11/SD0_DATA2/NAND_IO2/HSPI_IO2/ENCIFCK5/TST_OUT7/HDSL2_SMPL	SD0_DATA2	SDHI ch0 (eMMC)のデータ DATA2		SW7-7: ON, SW7-8: ON
		NAND_IO2	NANDC のデータ IO2		SW7-7: OFF, SW7-8: ON
		HSPI_IO2	SHOSTIF のデータ IO2	J45-10	SW7-7: OFF, SW7-8: OFF
		ENCIFCK5	ENCIF のクロック ENCIFCK5	J51-46	SW7-7: OFF, SW7-8: OFF
R3	P04_7/IRQ04_7/GTIOC2_4B/GTIOC5_2B/CMTW0_TOC1/SS1#/CTS1#/RT S1#/ESC_RESETOUT#/CANRXDP0/SPI_DDL10/SD0_DATA1/NAND_IO1/HSPI_IO1/DUEI7/HDSL2_LINK	SD0_DATA1	SDHI ch0 (eMMC)のデータ DATA1		SW7-7: ON, SW7-8: ON
		NAND_IO1	NANDC のデータ IO1		SW7-7: OFF, SW7-8: ON
		HSPI_IO1	SHOSTIF のデータ IO1	J45-11	SW7-7: OFF, SW7-8: OFF
R4	P05_1/IRQ05_1/GTIOC4_4B/GTIOC5_3B/CMTW1_TOC0/DE1/DEE5/ETHS W_PTPOUT0/ESC_SYNC0/SPI_SSL12/SPI_RSPCK0/SD0_DATA3/NAND_IO3/HSPI_IO3/ENCIFOE5/SI7#	SD0_DATA3	SDHI ch0 (eMMC)のデータ DATA3		SW7-7: ON, SW7-8: ON
		NAND_IO3	NANDC のデータ IO3		SW7-7: OFF, SW7-8: ON
		HSPI_IO3	SHOSTIF のデータ IO3	J45-9	SW7-7: OFF, SW7-8: OFF
		P05_1	PMOD2 の RST	J35-8	SW7-7: OFF, SW7-8: OFF
		ENCIFOE5	ENCIF の出力イネーブル ENCIFOE5	J51-47	
R5	VCC1833_5				
R6	VCC1833_5				
R7	-				
R8	-				
R9	VCC18_PLL0				
R10	VSS				
R11	VSS				
R12	VSS				
R13	VSS				
R14	VSS				
R15	VSS				
R16	VDD				
R17	VDD				
R18	-				
R19	-				
R20	VSS				
R21	DDR_CSA0	DDR_CSA0	LPDDR4 の CS1		未使用
R22	DDR_CAA0	DDR_CAA0	LPDDR4 の CA[3]		
R23	VSS				
R24	DDR_CKA_C	DDR_CKA_C	LPDDR4 の CK_C		
R25	DDR_CKA_T	DDR_CKA_T	LPDDR4 の CK_T		

表 5-16 RZ/T2N 端子機能選択一覧 (16)

端子	端子名	端子機能	説明	コネクタ	備考
T1	VSS				
T2	P05_5/IRQ05_5/GTIOC2_3B/SS2#/CT S2#/RTS2#/RXD2/SCL2/MISO2/ETH0 _CRS/SPI_SSL20/SD0_DATA7/NAND _IO7/MDAT00/HSPI_IO6/HDLSL2_MO SI1	SD0_DATA7	SDHI ch0 (eMMC)のデータ DATA7		SW7-7: ON, SW7-8: ON
		NAND_IO7	NANDC のデータ IO7		SW7-7: OFF, SW7-8: ON
		HSPI_IO6	SHOSTIF のデータ IO6	J45-6	SW7-7: OFF, SW7-8: OFF
		IRQ05_5	PMOD2 の IRQ	J35-7	
T3	P05_3/IRQ05_3/GTIOC5_0B/CMTW1 TOC1/RXD2/SCL2/MISO2/RXDE5/II C_SCL2/ETH0_TXER/ETH1_RXER/S PI_MISO2/SD0_DATA5/NAND_IO5/H SPI_IO4/ENCIFDI5/HDLSL2_SEL1	SD0_DATA5	SDHI ch0 (eMMC)のデータ DATA5		SW7-7: ON, SW7-8: ON
		NAND_IO5	NANDC のデータ IO5		SW7-7: OFF, SW7-8: ON
		HSPI_IO4	SHOSTIF のデータ IO4	J45-8	SW7-7: OFF, SW7-8: OFF
		RXD2	PMOD2 の RXD2	J35-3	
T4	P05_4/IRQ05_4/GTIOC2_3A/TXD2/S DA2/MOSI2/IIC_SDA2/ETH0_RXER/S PI_MOSI2/SD0_DATA6/NAND_IO6/M CLK00/HSPI_IO5/HDLSL2_MISO1	SD0_DATA6	SDHI ch0 (eMMC)のデータ DATA6		SW7-7: ON, SW7-8: ON
		NAND_IO6	NANDC のデータ IO6		SW7-7: OFF, SW7-8: ON
		HSPI_IO5	SHOSTIF のデータ IO5	J45-7	SW7-7: OFF, SW7-8: OFF
		TXD2	PMOD2 の TXD2	J35-2	
T5	VSS				
T6	VSS				
T7	-				
T8	-				
T9	VSS				
T10	VSS				
T11	VDD				
T12	VDD				
T13	VDD				
T14	VDD				
T15	VSS				
T16	VSS				
T17	VSS				
T18	-				
T19	-				
T20	DDR_VDDQ				
T21	VSS				
T22	DDR_CAA2	DDR_CAA2	LPDDR4 の CA[1]		
T23	DDR_CAA1	DDR_CAA1	LPDDR4 の CA[0]		
T24	DDR_CKEA0	DDR_CKEA0	LPDDR4 の CKE0		
T25	VSS				

表 5-17 RZ/T2N 端子機能選択一覧 (17)

端子	端子名	端子機能	説明	コネクタ	備考
U1	P06_0/IRQ06_0/CS3#/GTIOC1_0A/S3#/CTS3#/RTS3#/ETH1_RXER/ESC_LEDSTER/CANRXDP1/SPI_SSL00/TST_OUT4/HDSL2_MISO2	IRQ06_0	Ethernet Port3 の MDINT		
U2	P05_7/IRQ05_7/CS2#/GTIOC1_3A/SCK3/SCKE5/ETH1_TXER/ESC_RESETOUT#/SPI_RSPCK0/MCLK00/ENCIFCK5/DUEI4/HDSL2_SEL2	ESC_RESETOUT#	Ethernet Port0 の RESETOUT# Ethernet Port2 の RESETOUT#		SW12-3: OFF SW12-4: OFF
U3	P05_6/IRQ05_6/CTS2#/TXD2/SDA2/MOSI2/ETH2_COL/SPI_SSL21/SD0_RST#/NAND_WP#/MCLK01/HSPI_IO7/HDSL2_CLK2	SD0_RST#	SDHI ch0 (eMMC)のリセット RST#		SW7-7: ON, SW7-8: ON
		NAND_WP#	NANDC の WP#		SW7-7: OFF, SW7-8: ON
		HSPI_IO7	SHOSTIF のデータ IO7	J45-5	SW7-7: OFF, SW7-8: OFF
U4	P06_3/IRQ06_3/D29/GTIOC1_1B/GTIOC2_0B/CTS3#/GMAC1_PTPTRG0/ESC_LEDERR/CANTXDP1/SPI_SSL01/HDC29/TST_OUT5/HDSL3_SMPL	ESC_LEDERR	LED4 ERR 制御		
U5	P06_1/IRQ06_1/CS5#/GTIOC1_3B/D EE5/TXD3/SDA3/MOSI3/ETH1_CRS/CANTX1/SPI_MOSI0/MDAT00/ENCIF OE5/SI4#/HDSL2_MOSI2	MDAT00	DSMIF のデータ MDAT00	J49-22	
U6	VCC33				
U7	-				
U8	-				
U9	VDD				
U10	VDD				
U11	VSS				
U12	VCC18_PLL3				
U13	VCC18_PLL4				
U14	VSS				
U15	VDD				
U16	VCC33				
U17	VDD				
U18	-				
U19	-				
U20	VSS				
U21	DDR_CAA4	DDR_CAA4	LPDDR4 の CA[2]		
U22	DDR_CAA3	DDR_CAA3	LPDDR4 の CA[4]		
U23	VSS				
U24	DDR_CSA1	DDR_CSA1	LPDDR4 の CS0		
U25	DDR_CKEA1	DDR_CKEA1	LPDDR4 の CKE1		未使用

表 5-18 RZ/T2N 端子機能選択一覧 (18)

端子	端子名	端子機能	説明	コネクタ	備考
V1	P06_5/IRQ06_5/D31/MTIOC2B/GTIOC1_2A/GTIOC2_1B/SCK4/SPI_SSL03/MCLK30/HD31/DUIE6/HDSL3_SEL1	P06_5	PCIe の WAKE#信号	J6-B11	
V2	P06_4/IRQ06_4/D30/GTIOC1_1A/GTIOC2_1A/DE3/GMAC1_PTPTRG1/SPI_SSL02/MDAT01/HD30/SI5#/HDSL3_CLK1	P06_4	PCIe エンドポイント時 CLKREQ 出力	J6-B12	SW12-6: OFF
		IRQ06_4	PCIe ルートコンプレックス時 PRSNT2 入力	J6-B17	SW12-6: ON
V3	P06_2/IRQ06_2/D28/GTIOC1_0B/GITOC02_0A/RXD3/SCL3/MISO3/ETH1_COL/CANRX1/SPI_MISO0/MCLK01/H D28/DUIE5/HDSL3_LINK	MCLK01	DSMIF のクロック MCLK01	J49-23	
V4	P06_7/IRQ06_7/GTIOC1_4B/GITOC02_2B/TXD4/SDA4/MOSI4/RXDE5/CANTX0/SD1_IOVS/MDAT02/ENCIFDI5/SI6#/HDCL3_MOSI1	TXD4	SCI (RMW) の TXD4	J40-3	
V5	P07_1/IRQ07_1/POE4#/CTS4#/DEE1/ETH4_RXER/ETHSW_TDMAOUT1/ESC_LEDERR/CANRXDP0/SPI_SSL22/MCLK31/ADTRG0#/ENCIFOE1/TST_OUT7/HDSL3_SEL2	ETH4_RXER	Ethernet Port4 の RXER		R331: DNF, R333: Fit
V6	VCC33				
V7	-				
V8	-				
V9	-				
V10	-				
V11	-				
V12	-				
V13	-				
V14	-				
V15	-				
V16	-				
V17	-				
V18	-				
V19	-				
V20	DDR_VDDQ				
V21	DDR_CALIBRATION	DDR_CALIBRATION	240Ω 抵抗を介して VDDQ1V1 に接続		
V22	DDR_RETENTION	DDR_RETENTION	VDDQ1V1 に接続		
V23	DDR_RESET#	DDR_RESET#	LPDDR4 の RESET#		
V24	DDR_CAA5	DDR_CAA5	LPDDR4 の CA[5]		
V25	VSS				

表 5-19 RZ/T2N 端子機能選択一覧 (19)

端子	端子名	端子機能	説明	コネクタ	備考
W1	VSS				
W2	P07_0/IRQ07_0/POE0#/GTIOC1_2B/SS4#/CTS4#/RTS4#/IIC_SDA1/ETH4_TXER/ESC_RESETOUT#/SPI_SSL13/MDAT30/ADTRG2#/DUEI7/HDSL3_CLK2/POUTA	ESC_RESETOUT#	Ethernet Port0 の RESETOUT#		SW12-3: ON
			Ethernet Port1 の RESETOUT#		
			Ethernet Port2 の RESETOUT#		SW12-4: ON
W3	P06_6/IRQ06_6/GTIOC1_4A/GTIOC2_2A/RXD4/SCL4/MISO4/TXDE5/CANRX0/SD1_PWEN/MCLK02/ENCIFD05/TST_OUT6/HDSL3_MISO1	RXD4	SCI (RMW) の RXD4	J40-2	
W4	P07_4/IRQ07_4/A16/POE11#/GTIOC1_1B/SCKE1/GMAC2_PTPTRG0/ETHSW_TDMAOUT0/ESC_LED RUN/MDAT22/ENCIFCK1/HDSL3_MOSI2	P07_4	ユーザ DIPSW6-3		
W5	P07_2/IRQ07_2/POE8#/DE4/TXDE1/ETH4_CRS/ETHSW_PTPOUT2/ESC_SYNC0/CANTXDP0/SPI_SSL23/MDAT31/ADTRG1#/ENCIFD01/SI7#/POUTB	P07_2	ユーザ DIPSW6-1		
W6	VSS				
W7	-				
W8	-				
W9	-				
W10	-				
W11	-				
W12	-				
W13	-				
W14	-				
W15	-				
W16	-				
W17	-				
W18	-				
W19	-				
W20	VSS				
W21	VSS				
W22	VSS				
W23	VSS				
W24	VSS				
W25	VSS				

表 5-20 RZ/T2N 端子機能選択一覧 (20)

端子	端子名	端子機能	説明	コネクタ	備考
Y1	P07_5/IRQ07_5/MTCLKC/MTIOC0C/ GTETRG/TXDE6/IIC_SDA0/ETH0_T XER/CANTX0/SPI_MOSI3/MCLK21/E NCIFDO6/DUEI0/HDSL6_LINK	P07_5	ユーザ DIPSW6-4		
Y2	P07_6/IRQ07_6/A23/GTETRGA/ETH0 _RXER/CANRXDP0/SPI_SSL30/TST_ OUT0/HDSL6_SMPL	IRQ07_6	Ethernet Port2 の MDINT		
Y3	P07_3/IRQ07_3/POE10#/GTIOC1_0A/ RXDE1/IIC_SCL1/ETH4_COL/GMAC2 _PTPTRG1/ETHSW_PTPOUT3/ESC_ SYNC1/MCLK22/ENCIFDI1/HDSL3_M ISO2/POUTZ	P07_3	ユーザ DIPSW6-2		
Y4	P07_7/IRQ07_7/A22/MTCLKD/MTIOC 0D/GTIOC0_1B/GTIOC4_0B/GTETR G/SCK5/DEE6/IIC_SCL0/ETH0_CRS/ CANRX0/SPI_MISO3/MCLK32/ENCIF OE6	GTETRGC	GPT/POEG トリガ入力 C	J51-35	
Y5	P08_3/IRQ08_3/A18/TXD5/SDA5/MO SI5/ETH1_CRS/ETHSW_TDMAOUT2/ ESC_LINKACT0/CANRXDP1/SPI_SS L33/SI0#/HDSL6_CLK2	ESC_LINKACT 0	LED5 LINKACT0 制御		
Y6	VSS				
Y7	VCC33				
Y8	VCC33				
Y9	VSS				
Y10	VDD18ABG				
Y11	NCPOUT	NCPOUT	アナログ IN-OUT、GND との間 に 1 μ F コンデンサ挿入		
Y12	VSS USB				
Y13	VSS				
Y14	PCIE VDDA_RX				
Y15	PCIE VDDA_TX				
Y16	VSS				
Y17	PCIE VCC18A_CMN				
Y18	VSS				
Y19	VSS				
Y20	VCC18_ADC1				
Y21	VCC18_ADC2				
Y22	VCC18_OTP				
Y23	AVCC18_TSU				
Y24	VSS				
Y25	VSS				

表 5-21 RZ/T2N 端子機能選択一覧 (21)

端子	端子名	端子機能	説明	コネクタ	備考
AA1	P08_0/IRQ08_0/A21/MTIOC0A/MTIOC6A/GTIOC4_1A/GTETRGD/SS5#/CTS5#/RTS5#/SCKE6/ETH0_COL/CANRX1/SPI_RSPCK3/MDAT32/ENCIFCK6/DUE11/HDSL6_SEL1	CANRX1	CAN インタフェースの RX		
AA2	P08_2/IRQ08_2/A19/MTIOC0B/MTIOC6C/GTETRGSB/DE5/RXDE6/GMAC0_PTPTRG1/ESC_LATCH1/CANTX1/SPI_SSL32/SD0_WP/MDAT21/ENCIFDI6	CANTX1	CAN インタフェースの TX		
AA3	P08_1/IRQ08_1/A20/GTETRGSAC/TS5#/GMAC0_PTPTRG0/ESC_LATCH0/CANTXDP0/SPI_SSL31/SD0_CD/TST_OUT1/HDSL6_MISO1	IRQ08_1	ユーザプッシュスイッチ SW3		
AA4	P08_5/MDW0/IRQ08_5/A6/SCKE3/SD1_PWEN/NAND_ALE/HA6/ENCIFCK3/DUIE0	MDW0	MDW0 設定入力		
		IRQ08_5	拡張 SPI コネクタの IRQ	J26-2	SW9-3: OFF
		A6	外部バスアドレス A6	J46-15	
		NAND_ALE	NANDC の ALE		SW9-3: ON
AA5	P09_0/MDV0/IRQ09_0/WE0#/TXDE7/ETHSW_PTPOUT1/ESC_SYNC1/SD0_IOVS/HWR0#/ENCIFDO7/DUE11	MDV0	MDV0 設定入力		
		WE0#	外部バス WE0#	J47-36	
		ENCIFDO7	ENCIF のデータ出力 ENCIFDO7	J52-48	
AA6	P09_3/IRQ09_3/CS0#/MTIOC2A/GTIOC4_3A/SS0#/CTS0#/RST0#/RXDE6/SCKE4/ETHSW_LPI0/ESWM_M_PINT0/SD0_CD/NAND_RY_BY0#/MCLK31/HCS0#/ENCIFCK4/ENCIFDI6/HDSL6_MOSI1	CS0#	外部バス CS0#	J46-32	SW9-3: OFF
		MCLK31	DSMIF のクロック MCLK31	J52-23	
		NAND_RY_BY0#	NANDC のレディ/ビジー RY_BY0#		SW9-3: ON
AA7	VSS				
AA8	VSS				
AA9	VSS				
AA10	VSS				
AA11	VCC33 USB				
AA12	AVCC18 USB				
AA13	VSS				
AA14	PCIE VDDA_RX				
AA15	PCIE VDDA_TX				
AA16	VSS				
AA17	VSS				
AA18	VREFH0				
AA19	VCC18_ADC0				
AA20	VREFH1				
AA21	VREFH2				
AA22	VSS				
AA23	VSS				
AA24	VSS				
AA25	VSS				

表 5-22 RZ/T2N 端子機能選択一覧 (22)

端子	端子名	端子機能	説明	コネクタ	備考
AB1	VSS				
AB2	P08_4/IRQ08_4/A17/RXD5/SCL5/MISO5/ETH1_COL/ETHSW_TDMAOUT3/ESC_LINKACT1/CANTXDP1/SI1#/HDSL6_SEL2	ESC_LINKACT1	LED6 LINKACT1 制御		
AB3	P08_7/MDD/IRQ08_7/A8/DEE7/SD0_PWEN/NAND_CE0#/HA8/ENCIFOE7/SIO#	MDD	MDD 設定入力		
		A8	外部バスアドレス A8	J46-19	SW9-3: OFF
		ENCIFOE7	ENCIF の出力イネーブル ENCIFOE7	J52-47	
		NAND_CE0#	NANDC の CE0#		SW9-3: ON
AB4	P09_5/MDV2/IRQ09_5/A1/TXDE3/TXDE4/ETHSW_LPI2/HA1/ENCIFDO3/ENCIFDO4/DUEI2	MDV2	MDV2 設定入力		
		A1	外部バスアドレス A1	J46-3	
		ENCIFDO4	ENCIF のデータ出力 ENCIFDO4	J49-48	
AB5	P10_3/IRQ10_3/MTIOC6D/GTIOC3_0B/RXD2/SCL2/MISO2/MDAT22/TST_OUT2	P10_3	ユーザ LED3 (LED11) 制御		
AB6	P10_6/IRQ10_6/MTIOC7B/GTIOC3_2A/CMTW0_TIC1/CTS2#/SCKE2/ENCIFCK2/TST_OUT3	P10_6	GPIO コネクタ	J55-6	
AB7	P11_2/IRQ11_2/GTIOC0_3B/TXD1/SDA1/MOSI1/IIC_SDA0/ESC_I2CDATA/USB_EXICEN	TXD1	USB シリアル変換の TXD1		
AB8	P11_3/IRQ11_3/POE4#/GTETRGD/RXD0/SCL0/MISO0/IIC_SCL1	RXD0	USB シリアル変換の RXD0		
AB9	TRST#	TRST#	テストリセット入力		
AB10	VSS				
AB11	VSS_USB				
AB12	USB_RREF				
AB13	VSS				
AB14	PCIE_VCC18A				
AB15	PCIE_REFCLKN	PCIE_REFCLKN	PCle のリファレンスクロック N		
AB16	VSS				
AB17	RES#	RES#	リセット入力		
AB18	VSS				
AB19	VSS				
AB20	VSS				
AB21	VSS				
AB22	AN204	AN204	A/D コンバータ入力(AN204)	J49-9	
AB23	VSS				
AB24	VSS				
AB25	VSS				

表 5-23 RZ/T2N 端子機能選択一覧 (23)

端子	端子名	端子機能	説明	コネクタ	備考
AC1	P08_6/MDW1/IRQ08_6/A7/DEE3/S D1_IOVS/NAND_CLE/HA7/ENCIFOE3/TST_OUT0	MDW1	MDW1 設定入力		
		A7	外部バスアドレス A7	J46-17	SW9-3: OFF
		NAND_CLE	NANDC の CLE		SW9-3: ON
AC2	P09_1/MDV1/IRQ09_1/WE1#/SCKE 7/NAND_CE1#/HWR1#/ENCIFCK7/ TST_OUT1	MDV1	MDV1 設定入力		
		WE1#	外部バス WE1#	J47-38	
		ENCIFCK7	ENCIF のクロック ENCIFCK7	J52-46	
AC3	P09_7/MDV4/IRQ09_7/A3/SCKE6/E THSW_TDMAOUT1/ESC_LINKACT 1/ESC_LINKACT2/HA3/ENCIFCK6/ SI2#/POUTA	MDV4	MDV4 設定入力		
		A3	外部バスアドレス A3	J46-7	
		ESC_LINKACT2	LED7 LINKACT2 制御		R555: Fit
		ENCIFCK6	ENCIF のクロック ENCIFCK6	J50-46	R555: DNF
AC4	P10_5/IRQ10_5/MTIOC7C/GTIOC3 _1A/GTIOC4_2B/CMTW0_TOC0/SS 2#/CTS2#/RTS2#/IIC_SDA2/DUEI3	P10_5	GPIO コネクタ	J55-5	
AC5	P10_4/IRQ10_4/MTIOC7A/GTIOC3 _1B/GTIOC4_2A/CMTW0_TIC0/TX D2/SDA2/MOSI2/SI2#	IRQ10_4	ユーザプッシュスイッチ SW2		
AC6	P10_7/IRQ10_7/MTIOC7D/GTIOC3 _2B/CMTW0_TOC1/DE2/DEE2/EN CIFOE2/SI3#	P10_7	GPIO コネクタ	J55-7	
AC7	P12_0/TMS/IRQ12_0	TMS	デバッグインタフェースの TMS	J31-2	
AC8	P11_7/IRQ11_7/POE11#/GTIOC5_2 A/GTETRGB/RTCAT1HZ/USB_OTG _ID/MBX_HINT#	GTETRGB	GPT/POEG トリガ入力 B	J50-35	SW11-3: OFF, SW11-4: ON
		MBX_HINT#	SHOSTIF の HINT#	J45-13	
		USB_OTG_ID	USB OTG の ID		SW11-3: ON, SW11-4: OFF
AC9	P12_4/IRQ12_4/USB_VBUSIN	IRQ12_4	ユーザプッシュスイッチ SW4		SW11-5: OFF, SW11-6: OFF, SW11-7: ON
		USB_VBUSIN	VBUSIN (USB ファンクショ ン)		SW11-5: ON, SW11-6: OFF, SW11-7: OFF
			VBUSIN (USB OTG)		SW11-5: OFF, SW11-6: ON, SW11-7: OFF
AC10	VSS				
AC11	VSS_USB				
AC12	VCC18_USB				
AC13	VSS_USB				
AC14	VSS				
AC15	VSS				
AC16	PCIE_REFCLKP	PCIE_REFCLKP	PCIe のリファレンスクロック P		
AC17	MDX	MDX	MDX 設定入力		
AC18	EXTCLKIN	EXTCLKIN	外部クロック入力、水晶発振器 に接続		
AC19	VSS				
AC20	AN002	AN002	A/D コンバータ入力(AN002)	J56-11	
AC21	AN100	AN100	A/D コンバータ入力(AN100)	J56-9	
AC22	AN102	AN102	A/D コンバータ入力(AN102)	J56-7	
AC23	AN202	AN202	A/D コンバータ入力(AN202)	J56-3	
AC24	AN203	AN203	A/D コンバータ入力(AN203)	J56-2	
AC25	AN207	AN207	A/D コンバータ入力(AN207)	J52-9	

表 5-24 RZ/T2N 端子機能選択一覧 (24)

端子	端子名	端子機能	説明	コネクタ	備考
AD1	P09_2/IRQ09_2/WAIT#/SCK0/RXDE3/RXDE4/NAND_RY_BY1#/HWAIT#/ENCIFDI3/ENCIFDI4/SI1#/HDCL6_CLK1	ENCIFDI4	ENCIF のデータ入力 ENCIFDI4	J49-49	
		WAIT#	外部バス WAIT#	J47-34	
AD2	P09_4/IRQ09_4/RD#/MTIOC2B/GTIOC4_3B/CTS0#/RXDE7/DEE4/ETHSW_LPI1/ESWM_MPINT1/SD0_WP/NAND_RY_BY2#/MDAT31/HRD#/ENCIFOE4/ENCIFDI7	NAND_RY_BY2#	NANDC のレディ/ビジー RY_BY2# (未使用)		SW7-7: OFF, SW7-8: ON
		MDAT31	DSMIF のデータ MDAT31	J52-24	SW7-7: OFF, SW7-8: ON
		RD#	外部バス RD#	J46-39	以外
AD3	P09_6/MDV3/IRQ09_6/A2/DE0/TXD E6/ETHSW_TDMAOUT0/NAND_CE2#/HA2/ENCIFDO6/TST_OUT2	MDV3	MDV3 設定入力		
		NAND_CE2#	NANDC の CE2# (未使用)		SW7-7: OFF, SW7-8: ON
		A2	外部バスアドレス A2	J46-5	SW7-7: OFF, SW7-8: ON
		ENCIFDO6	ENCIF のデータ出力 ENCIFDO6	J50-48	以外
AD4	P10_2/IRQ10_2/MTIOC1B/MTIOC6B/GTIOC3_0A/GTIOC4_1B/SCK2/IIC_SCL2/MCLK22/DUEI2	P10_2	ユーザ LED2 (LED10) 制御		
AD5	P11_0/IRQ11_0/TXDE2/USB_VBUS EN/ENCIFDO2	USB_VBUSEN	VBUS 制御 (USB ホスト)		SW11-1: ON, SW11-2: OFF
			VBUS 制御 (USB OTG)		SW11-1: OFF, SW11-2: ON
AD6	P11_1/IRQ11_1/GTIOC0_3A/RXD1/SCL1/MISO1/RXDE2/IIC_SCL0/ESC_I2CCLK/USB_OVRCUR/ENCIFDI2	RXD1	USB シリアル変換の RXD1		
AD7	P11_5/CKIO/IRQ11_5/POE0#/GTIOC5_0A/GTETRGA/SCIEXTCLK/IIC_SCL2/NAND_RY_BY3#/HCKIO	CKIO	外部バスクロック CKIO	J47-2	E12: Open
		GTETRGA	GPT/POEG トリガ入力 A	J49-35	E12: Short
AD8	P12_1/TDI/IRQ12_1	TDI	デバッグインタフェースの TDI	J31-8	
AD9	P12_3/TDO/IRQ12_3	TDO	デバッグインタフェースの TDO	J31-6	
AD10	VSS				
AD11	USB_DP	USB_DP	USB ホスト、ファンクション の DP 入出力	J2-3, J3-3	
			USB OTG の DP 入出力	J4-3	E2: Short
AD12	VSS_USB				
AD13	VSS				
AD14	PCIE_RXDP	PCIE_RXDP	PCle の受信データ RXDP	J6-A16	
AD15	VSS				
AD16	PCIE_TXDP	PCIE_TXDP	PCle の送信データ TXDP	J6-B14	
AD17	VSS				
AD18	XTAL	XTAL	水晶振動子に接続		未使用
AD19	VSS				
AD20	AN001	AN001	A/D コンバータ入力(AN001)	J56-12	
AD21	AN101	AN101	A/D コンバータ入力(AN101)	J56-8	
AD22	AN103	AN103	A/D コンバータ入力(AN103)	J56-6	
AD23	AN200	AN200	A/D コンバータ入力(AN200)	J56-5	
AD24	AN201	AN201	A/D コンバータ入力(AN201)	J56-4	
AD25	AN205	AN205	A/D コンバータ入力(AN205)	J50-9	

表 5-25 RZ/T2N 端子機能選択一覧 (25)

端子	端子名	端子機能	説明	コネクタ	備考
AE1	VSS				
AE2	P10_0/MDV5/IRQ10_0/A4/DEE6/ET HSW_TDMAOUT2/ESC_IRQ/NAND _CE3#/HA4/ENCIFOE6/POUTB	MDV5	MDV5 設定入力		
		IRQ10_0	拡張 SPI コネクタの IRQ	J26-13	
		A4	外部バスアドレス A4	J46-9	
		ENCIFOE6	ENCIF の出力イネーブル ENCIFOE6	J50-47	
AE3	P10_1/MDB/IRQ10_1/A5/ETHSW_T DMAOUT3/ESC_RESETOUT#/ESC _LEDRUN/HA5/POUTZ	MDB	MDB 設定入力		
		A5	外部バスアドレス A5	J46-13	
		ESC_LEDRUN	LED3 RUN 制御		
AE4	VSS				
AE5	P11_4/RSTOUT#/IRQ11_4/GTETR GSA/TXD0/SDA0/MOSI0/IIC_SDA1	TXD0	USB シリアル変換の TXD0		
AE6	P11_6/IRQ11_6/IIC_SDA2/USB_OV RCUR	USB_OVRCUR	USB ホストインタフェースの OVRCUR 入力		
AE7	VSS				
AE8	P12_2/TCK/IRQ12_2	TCK	デバッグインタフェースの TCK	J31-4	
AE9	BSCANP	BSCANP	バウンダリスキャンイネーブル		
AE10	VSS				
AE11	USB_DM	USB_DM	USB ホスト、ファクションの DM 入出力	J2-2, J3-2	
			USB OTG の DM 入出力	J4-2	E1: Short
AE12	VSS_USB				
AE13	VSS				
AE14	PCIE_RXDN	PCIE_RXDN	PCle の受信データ RXDN	J6-A17	
AE15	VSS				
AE16	PCIE_TXDN	PCIE_TXDN	PCle の送信データ TXDN	J6-B15	
AE17	VSS				
AE18	EXTAL	EXTAL	水晶振動子に接続		未使用
AE19	VSS				
AE20	AN000	AN000	ポテンショメータ入力		SW14-1: ON, SW14-2: OFF
			A/D コンバータ入力(AN000)	J56-13	SW14-1: OFF, SW14-2: ON
AE21	AN003	AN003	A/D コンバータ入力(AN003)	J56-10	
AE22	VSS				
AE23	VSS				
AE24	AN206	AN206	A/D コンバータ入力(AN206)	J51-9	
AE25	VSS				

6. コンフィグレーション用回路

6.1 コンフィグレーション用回路の種類

RZ/T2N は一つの端子に複数の機能が割り当てられており選択して使用する必要があるため、本ボードでは以下の方法で使用する機能を選択します。

(1) スイッチ

機能選択用に DIP スイッチ SW7～SW14 を搭載しています。

(2) ジャンパ

機能選択用に J1, J11～J20, J22～J25, J29, J39, J41, J48 を搭載しています。

(3) オプションリンク

オプションリンクには以下のものがあります。

- ・ ソルダブリッジとトレースカット

ソルダブリッジは、2つのパッドで構成され、出荷時は絶縁されていますがこのパッドの間をハンダなどで接続することで導通させることができます。トレースカットは2つのパッド間を細い銅のトレースで接続したもので、パッド間のトレースを切断することで絶縁することができます。




図 6-1 ソルダブリッジとトレースカット

- ・ 0Ω抵抗

0Ω抵抗は出荷時の状態から Fit/DNF を変更することで使用する機能を選択します。

次のセクション以降では、複数の機能を持つ RZ/T2N 信号がスイッチ、ジャンパおよびオプションリンクの設定によってどの周辺機能を有効／無効にするかを示します。RZ/T2N 以外の IC およびヘッダの接続情報も含まれます。表中の**太字の青文字テキスト**は、本ボード出荷時の初期状態を示します。各スイッチ、ジャンパおよびオプションリンクの位置は「3.3 部品配置」を参照してください。

スイッチやジャンパの設定変更は電源 OFF の状態で行ってください。

ハンダ実装された部品を取り外す場合、当該部品付近の部品への損傷を回避するためにハンダコテを 5 秒以上あてないようにしてください。

オプションリンクを変更する場合、信号の競合や短絡がないように関連するオプションリンクも必ず確認してください。RZ/T2N の多くのピンは複数の機能を持ち、周辺機能のいくつかは排他的に使用されます。詳細情報については RZ/T2N グループ ハードウェアマニュアルと本ボード回路図を参照してください。

6.2 出荷時のコンフィグレーション

出荷時のコンフィグレーション用スイッチ、ジャンパ設定状態を図 6-2 に示します。




図 6-2 出荷時のスイッチ、ジャンパ設定

6.3 スイッチによるコンフィグレーション

本ボードは、機能選択用として DIP スイッチ SW7～SW14 を搭載しています。以下に各スイッチにより設定される機能を説明します。

6.3.1 モード設定スイッチ SW8, SW10

SW8, SW10 では RZ/T2N のモード端子設定を行います。SW8 の設定を表 6-1 に、SW10 の設定を表 6-2 に示します。

表 6-1 モード設定スイッチ SW8 の機能

番号	設定		機能																		
SW8-1 MD0	OFF	MD0 = H	SW8-1, 2, 3 (MD0, MD1, MD2) の組み合わせで RZ/T2N の動作モードを選択。																		
	ON	MD0 = L																			
SW8-2 MD1	OFF	MD1 = H	<table><tr><th>SW8-1, 2, 3</th><th>Operating mode</th></tr><tr><td>ON, ON, ON</td><td>xSPI0 boot mode (x1 boot serial flash)</td></tr><tr><td>OFF, ON, ON</td><td>xSPI0 boot mode (x8 boot serial flash) *</td></tr><tr><td>ON, OFF, ON</td><td>xSPI1 boot mode (x1 boot serial flash)</td></tr><tr><td>OFF, OFF, ON</td><td>eSD boot mode</td></tr><tr><td>ON, ON, OFF</td><td>eMMC boot mode</td></tr><tr><td>OFF, ON, OFF</td><td>SCI (UART) boot mode</td></tr><tr><td>ON, OFF, OFF</td><td>USB boot mode</td></tr><tr><td>OFF, OFF, OFF</td><td>Reserved (setting prohibited)</td></tr></table>	SW8-1, 2, 3	Operating mode	ON, ON, ON	xSPI0 boot mode (x1 boot serial flash)	OFF, ON, ON	xSPI0 boot mode (x8 boot serial flash) *	ON, OFF, ON	xSPI1 boot mode (x1 boot serial flash)	OFF, OFF, ON	eSD boot mode	ON, ON, OFF	eMMC boot mode	OFF, ON, OFF	SCI (UART) boot mode	ON, OFF, OFF	USB boot mode	OFF, OFF, OFF	Reserved (setting prohibited)
SW8-1, 2, 3	Operating mode																				
ON, ON, ON	xSPI0 boot mode (x1 boot serial flash)																				
OFF, ON, ON	xSPI0 boot mode (x8 boot serial flash) *																				
ON, OFF, ON	xSPI1 boot mode (x1 boot serial flash)																				
OFF, OFF, ON	eSD boot mode																				
ON, ON, OFF	eMMC boot mode																				
OFF, ON, OFF	SCI (UART) boot mode																				
ON, OFF, OFF	USB boot mode																				
OFF, OFF, OFF	Reserved (setting prohibited)																				
	ON	MD1 = L																			
SW8-3 MD2	OFF	MD2 = H																			
	ON	MD2 = L																			
SW8-4	未使用		- (出荷時 = OFF)																		

* : OctaFlash 搭載のため設定禁止。

表 6-2 モード設定スイッチ SW10 の機能

番号	設定		機能
SW10-1	未使用		- (出荷時 = OFF)
SW10-2 MDV1	OFF	MDV1 = H	VCC1833_1 = 3.3V (J15 : 2-3 short)
	ON	MDV1 = L	VCC1833_1 = 1.8V (J15 : 1-2 short)
SW10-3 MDV2	OFF	MDV2 = H	VCC1833_2 = 3.3V (J18 : 2-3 short)
	ON	MDV2 = L	VCC1833_2 = 1.8V (J18 : 1-2 short)
SW10-4	未使用		- (出荷時 = OFF)
SW10-5	未使用		- (出荷時 = OFF)
SW10-6 MDV5	OFF	MDV5 = H	VCC1833_5 = 3.3V (J39 : 2-3 short)
	ON	MDV5 = L	VCC1833_5 = 1.8V (J39 : 1-2 short)
SW10-7 MDW0	OFF	MDW0 = H	Cortex-R52 CPU0 ATCM wait cycle = 1 wait
	ON	MDW0 = L	Cortex-R52 CPU0 ATCM wait cycle = 0 wait
SW10-8 MDW1	OFF	MDW1 = H	Cortex-R52 CPU1 ATCM wait cycle = 1 wait
	ON	MDW1 = L	Cortex-R52 CPU1 ATCM wait cycle = 0 wait
SW10-9 MDD	OFF	MDD = H	JTAG mode = JTAG authentication by Hash mode
	ON	MDD = L	JTAG mode = Normal mode
SW10-10 MDB	OFF	MDB = H	2nd Boot CPU = Cortex-A55 Core0
	ON	MDB = L	2nd Boot CPU = Cortex-R52 CPU0

6.3.2 信号機能選択スイッチ SW7, SW9, SW11～SW14

SW7, SW9, SW11～SW14 では信号線の機能を選択します。SW7, SW9, SW11～SW14 の設定を表 6-3～表 6-8 に示します。

表 6-3 SW7 の信号線機能選択

番号	設定		機能
SW7-1	OFF		P03_6,7、P04_0～3、P15_0 をインバータボード INV3 制御信号として使用（P15_0 は BSC2 制御信号としても使用）
	ON		P03_6,7、P04_0～3、P15_0 を microSD カード制御信号として使用
SW7-2	OFF		P23_1,2,4～7、P24_0～4、P25_0 をインバータボード INV2,3,4、BSC1、GPIO コネクタ制御信号として使用
	ON		P23_1,2,4～7、P24_0～4、P25_0 を Ethernet Port2 制御信号として使用
SW7-3	OFF		P00_0～7、P01_0～5、P16_1、P16_7 をインバータボード INV1,4、BSC1、拡張 SPI コネクタ、PMOD1 制御信号として使用
	ON		P00_0～7、P01_0～5、P16_1、P16_7 を Ethernet Port3 制御信号として使用
SW7-4	OFF		P01_6,7、P02_0～7、P03_0,1,4,5、P15_1 をインバータボード INV1,2,3,4、BSC1,2、PMOD1,2 制御信号として使用
	ON		P01_6,7、P02_0～7、P03_0,1,4,5、P15_1 を Ethernet Port4 制御信号として使用
SW7-5	OFF		P15_7、P16_2～5 をインバータボード INV2,4、PMOD1 制御信号として使用
	ON		P15_7、P16_2～5 を QSPI Flash および拡張 SPI コネクタ制御信号として使用
SW7-6	OFF		P17_5、P18_3～6 をインバータボード INV1,3,4 制御信号として使用
	ON		P17_5、P18_3～6 を OctaFlash 制御信号として使用
SW7-7、 SW7-8	-7	-8	
	OFF	OFF	P04_4～7、P05_0～6 を HSPI、インバータボード INV3、PMOD2 制御信号として使用
	OFF	ON	未使用
	ON	OFF	P04_4～7、P05_0～6、P09_4,6 を NAND Flash 制御信号として使用（P09_4,6 を BSC1 やインバータボード INV2,4 制御信号として使用する場合は SW7-7, 8 を ON, OFF 以外に設定すること）
	ON	ON	P04_4～7、P05_0～6 を eMMC 制御信号として使用

表 6-4 SW9 の信号線機能選択

番号	設定	機能
SW9-1	未使用	-(出荷時 = OFF)
SW9-2	未使用	-(出荷時 = OFF)
SW9-3	OFF	P08_5~7、P09_3 をインバータボード INV4、BSC1、拡張 SPI コネクタ制御信号として使用
	ON	P08_5~7、P09_3 を NAND Flash 制御信号として使用
SW9-4	未使用	-(出荷時 = OFF)
SW9-5	OFF	SW7-3 = OFF 時の P00_6,7、P01_0 をインバータボード INV1 で使用する場合に ENCIF 信号として使用
	ON	SW7-3 = OFF 時の P00_6,7、P01_0 をインバータボード INV1 で使用する場合に GPT 信号として使用
SW9-6	OFF	SW7-4 = OFF 時の P02_4~6 をインバータボード INV2 で使用する場合に ENCIF 信号として使用
	ON	SW7-4 = OFF 時の P02_4~6 をインバータボード INV2 で使用する場合に GPT 信号として使用
SW9-7	OFF	P15_2 および SW7-1, 4 = OFF 時の P15_0, 1 をインバータボード INV3 で使用する場合に ENCIF 信号として使用
	ON	P15_2 および SW7-1, 4 = OFF 時の P15_0, 1 をインバータボード INV3 で使用する場合に GPT 信号として使用
SW9-8	OFF	P16_6、SW7-3 = OFF 時の P16_7 および SW13-1 = ON 時の P17_0 を、SW12-5 = ON でインバータボード INV4 で使用する場合に ENCIF 信号として使用
	ON	P16_6、SW7-3 = OFF 時の P16_7 および SW13-1 = ON 時の P17_0 を、SW12-5 = ON でインバータボード INV4 で使用する場合に GPT 信号として使用

表 6-5 SW11 の信号線機能選択

番号	設定			機能
SW11-1、 SW11-2	-1	-2		
	ON	OFF		P11_0 を USB ホスト用 VBUSEN として使用
	OFF	ON		P11_0 を USB OTG 用 VBUSEN として使用
SW11-3、 SW11-4	-3	-4		
	ON	OFF		P11_7 を USB_OTG_ID として使用
	OFF	ON		P11_7 をインバータボード INV2 または SHOST 制御信号として使用
SW11-5~ SW11-7	-5	-6	-7	
	ON	OFF	OFF	P12_4 を USB ファンクション用 VBUSIN として使用
	OFF	ON	OFF	P12_4 を USB OTG 用 VBUSIN として使用
	OFF	OFF	ON	P12_4 をユーザプッシュスイッチ SW4 入力として使用
SW11-8、 SW11-9	-8	-9		
	ON	OFF		P14_3 を USB OTG 用 EXICEN として使用
	OFF	ON		P14_3 を BSC2 の D2 として使用
SW11-10	未使用			-(出荷時 = OFF)

表 6-6 SW12 の信号線機能選択

番号	設定	機能
SW12-1	未使用	- (出荷時 = OFF)
SW12-2	未使用	- (出荷時 = OFF)
SW12-3	OFF	P24_6, 7 および P05_7 を Ethernet Port0 の MDC, MDIO, NRESET として使用
	ON	P20_4, 5 および P07_0 を Ethernet Port0 の MDC, MDIO, NRESET として使用
SW12-4	OFF	P24_6, 7 および P05_7 を Ethernet Port2 の MDC, MDIO, NRESET として使用
	ON	P20_4, 5 および P07_0 を Ethernet Port2 の MDC, MDIO, NRESET として使用
SW12-5	OFF	P16_6、SW7-3 = OFF 時の P16_7 および SW13-1 = ON 時の P17_0 を拡張 SPI コネクタおよび PMOD1 制御信号として使用
	ON	P16_6、SW7-3 = OFF 時の P16_7 および SW13-1 = ON 時の P17_0 をインバータボード INV4 制御信号として使用
SW12-6	OFF	PCIe をエンドポイントとして使用
	ON	PCIe をルートコンプレックスとして使用
SW12-7	OFF	PCIe コネクタ J6 の 12V 電源 OFF
	ON	PCIe コネクタ J6 の 12V 電源 ON (ルートコンプレックス使用時)
SW12-8	OFF	PCIe コネクタ J6 の 3.3V 電源 OFF
	ON	PCIe コネクタ J6 の 3.3V 電源 ON (ルートコンプレックス使用時)

表 6-7 SW13 の信号線機能選択

番号	設定			機能
SW13-1、 SW13-2	-1	-2		
	ON	OFF		P17_0 を拡張 SPI コネクタおよびインバータボード INV4 制御信号として使用
	OFF	ON		P17_0 を PMOD1、PCIe 用クロックジェネレータ(U7)用 SCL として使用
SW13-3~ SW13-5	-3	-4	-5	
	ON	OFF	OFF	P15_4 を EEPROM 用 SCL として使用
	OFF	ON	OFF	P15_4 を BSC2、PMOD2 制御信号として使用
	OFF	OFF	ON	P15_4 を USB_OTG_STATUS1 として使用
SW13-6、 SW13-7	-6		-7	
	ON		OFF	P17_1 を拡張 SPI コネクタおよびインバータボード INV4 制御信号として使用
	OFF		ON	P17_1 を PMOD1、PCIe 用クロックジェネレータ(U7)用 SDA として使用
SW13-8~ SW13-10	-8	-9	-10	
	ON	OFF	OFF	P15_5 を EEPROM 用 SDA として使用
	OFF	ON	OFF	P15_5 を BSC2、PMOD2 制御信号として使用
	OFF	OFF	ON	P15_5 を USB_OTG_STATUS2 として使用

表 6-8 SW14 の信号線機能選択

番号	設定		機能
SW14-1、 SW14-2	-1	-2	
	ON	OFF	AN000 をポテンショメータに接続
	OFF	ON	AN000 を ADC コネクタ(J56)に接続

6.4 ジャンパによるコンフィグレーション

本ボードは、機能選択用としてジャンパ J1, J11~J20, J22~J25, J29, J39, J41, J48 を搭載しています。以下に各ジャンパにより設定される機能を説明します。

6.4.1 I/O 電源選択ジャンパ J15, J18, J25, J39, J41

J15, J18, J25, J39, J41 は RZ/T2N の I/O 電源ドメインおよび Ethernet PHY への供給電源を選択します。J15, J18, J25, J39, J41 で選択する各電源への供給電圧は、その電源ドメインに接続されている IO デバイスの規格や使用方法に沿ってなければなりません。そうでない場合、デバイスの誤動作または永続的な損傷が生じる可能性があります。

表 6-9 I/O 電源選択ジャンパ J15, J18, J25, J39, J41

番号	設定	機能
J15	1-2 Short	VCC1833_1 に 1.8V 電源を供給 VCC1833_1 ドメインの信号を Ethernet Port2 用に使用 (SW7-2 = ON) する場合の設定、このとき SW10-2 = ON に設定
	2-3 Short	VCC1833_1 に 3.3V 電源を供給 VCC1833_1 ドメインの信号をその他の機能用に使用 (SW7-2 = OFF) する場合の設定、このとき SW10-2 = OFF に設定
J18	1-2 Short	VCC1833_2 に 1.8V 電源を供給 VCC1833_2 ドメインの信号を Ethernet Port3, 4 用 (SW7-3, 4 = ON, ON) かつ Ethernet Port3, 4 を RGMII で使用する場合の設定、このとき SW10-3 = ON に設定
	2-3 Short	VCC1833_2 に 3.3V 電源を供給 VCC1833_2 ドメインの信号を Ethernet Port3, 4 用 (SW7-3, 4 = ON, ON) かつ Ethernet Port3, 4 を RMII で使用する、またはその他の機能用に使用 (SW7-3, 4 = OFF, OFF) する場合の設定、このとき SW10-3 = OFF に設定
J25	1-2 Short	VCC1833_6 に 3.3V 電源を供給 VCC1833_6 ドメインの信号をその他の機能用に使用 (SW7-1 = OFF) する場合の設定
	3-4 Short	VCC1833_6 に SD1 用電源制御 IC 出力を供給 VCC1833_6 ドメインの信号を microSD 用に使用 (SW7-1 = ON) する場合の設定
J39	1-2 Short	VCC1833_5 に 1.8V 電源を供給 VCC1833_5 ドメインの信号を eMMC 用に使用 (SW7-7, 8 = ON, ON) する場合の設定、このとき SW10-6 = ON に設定
	2-3 Short	VCC1833_5 に 3.3V 電源を供給 VCC1833_5 ドメインの信号をその他の機能用に使用 (SW7-7, 8 = OFF, ON または OFF, OFF) する場合の設定、このとき SW10-6 = OFF に設定
J41	1-2 Short	Ethernet Port0 用 PHY(U54)の VDDMDIO に VCC1833_1 を供給 P24_6, 7 および P05_7 を Ethernet Port0 の MDC, MDIO, NRESET として使用 (SW12-3 = OFF) する場合の設定
	2-3 Short	Ethernet Port0 用 PHY(U54)の VDDMDIO に 1.8V 電源を供給 P20_4, 5 および P07_0 を Ethernet Port0 の MDC, MDIO, NRESET として使用 (SW12-3 = ON) する場合の設定

6.4.2 デバッグ機能選択ジャンパ J29

J29 はオンボードデバッグ機能 J-Link™ OB の有効／無効を選択します。

表 6-10 デバッグ機能選択ジャンパ J29

番号	設定	機能
J29	Open	オンボードデバッグ機能 J-Link™ OB 有効
	Short	オンボードデバッグ機能 J-Link™ OB 無効 デバッグ時は J31 に外部エミュレータを接続してください。

6.4.3 PCIe リセット信号制御ジャンパ J1

J1 は PCIe のリセット信号をシステムリセット要因に含めるかどうかを選択します。

表 6-11 PCIe リセット信号制御ジャンパ J1

番号	設定	機能
J1	Open	システムリセット要因に PCIe リセットを含めない
	Short	システムリセット要因に PCIe リセットを含める

6.4.4 電流測定用ジャンパ J11～J14, J16, J17, J19, J20, J22～J24

J11～J14, J16, J17, J19, J20, J22～J24 はターゲットデバイス（RZ/T2N）電流測定用のジャンパです。電流値を測定する場合は、該当するジャンパのピン間に電流計を挿入します。

表 6-12 電流測定用のジャンパ J11～J14, J16, J17, J19, J20, J22～J24

番号	機能	機能
J19	CPU1V1 の電流測定	本ジャンパは 4 ピンで 出荷時は未実装 。電流測定時は R75 を取り外し、1,3 ピン側と 2,4 ピン側の間に電流計を挿入 出荷時は short 。電流測定時は当該ジャンパを Open にし、1-2 ピン間に電流計を挿入
J13	CPU1V8 の電流測定	
J12	CPU3V3 の電流測定	
J16	VDDQ1V1 の電流測定	
J11	CPU_VCC1833_0 の電流測定	
J14	CPU_VCC1833_1 の電流測定	
J17	CPU_VCC1833_2 の電流測定	
J20	CPU_VCC1833_3 の電流測定	
J22	CPU_VCC1833_4 の電流測定	
J23	CPU_VCC1833_5 の電流測定	
J24	CPU_VCC1833_6 の電流測定	

6.4.5 インバータボード 24V 電源用 GND 接続ジャンパ J48

J48 はインバータボード 24V 電源用 GND の接続、非接続を選択します。

表 6-13 インバータボード 24V 電源用 GND 接続ジャンパ J48

番号	設定	機能
J48	Open	インバータボード 24V 電源用 GND (GND_24V) を GND と接続しない 本ボードに J7 から 15V 電源を供給し、インバータボードには直接 24V 電源 を供給する場合の設定
	Short	インバータボード 24V 電源用 GND (GND_24V) を GND と接続する (1-2 ピン、3-4 ピン、5-6 ピンをそれぞれ接続) 本ボードに J10 から 24V 電源を供給し、本ボードからインバータボードへ 24V 電源を供給する場合の設定

6.5 オプションリンクによるコンフィグレーション

6.5.1 ソルダブリッジおよびトレースカットによる設定

本ボードは、機能選択用としてソルダブリッジ E10, E11、トレースカット E1, E2, E5, E8, E9, E12 を搭載しています。表 6-14 に各ソルダブリッジ、トレースカットの設定内容を示します。

表 6-14 ソルダブリッジおよびトレースカットの設定内容

番号	設定	機能
E1	Open	USB_DM を USB_OTG_DM に接続しない
	Short	USB_DM を USB_OTG_DM に接続
E2	Open	USB_DP を USB_OTG_DP に接続しない
	Short	USB_DP を USB_OTG_DP に接続
E5	Open	設定禁止
	Short	J-Link™ OB 回路に 3.3V 電源を供給
E8	Open	PMOD1 (J34) を Type6A (expanded I2C)で使用する
	Short	PMOD1 (J34) を Type2A (expanded SPI)で使用する (この場合、E10 は Open にしてください)
E9	Open	PMOD1 (J34) を Type6A (expanded I2C)で使用する
	Short	PMOD1 (J34) を Type2A (expanded SPI)で使用する (この場合、E11 は Open にしてください)
E10	Open	PMOD1 (J34) を Type2A (expanded SPI)で使用する
	Short	PMOD1 (J34) を Type6A (expanded I2C)で使用する (この場合、E8 は Open にしてください)
E11	Open	PMOD1 (J34) を Type2A (expanded SPI)で使用する
	Short	PMOD1 (J34) を Type6A (expanded I2C)で使用する (この場合、E9 は Open にしてください)
E12	Open	P11_5 を INV1 (J49)に接続しない (GPT 信号として使用せず、BSC2 コネクタ(J47)の BSC_CKIO として使用する場合の波形改善等)
	Short	P11_5 を INV1 (J49)に接続する (GPT 信号として使用)

6.5.2 0Ωの抵抗による設定

本ボードには以下に示す 0Ω の抵抗が用意されており、出荷時の状態から Fit/DNF を変更することで使用する機能を選択することができます。表 6-15 に 0Ω の抵抗による設定内容を示します。

表 6-15 0Ω の抵抗による設定内容

番号	設定	機能
R75	Fit	1.1V 電源 p1v1 と CPU1V1 を接続する
	DNF	1.1V 電源 p1v1 と CPU1V1 を接続しない (J19 を使用した CPU1V1 電流測定時)
R188	Fit	SW7-7, 8 = OFF, OFF 時、P05_2 をインバータボード用コネクタ INV3 の ENCIFDO5 として使用する
	DNF	SW7-7, 8 = OFF, OFF 時、P05_2 をインバータボード用コネクタ INV3 の ENCIFDO5 として使用しない (P05_2 を SHOST コネクタ (J45) の HSPI_CK として使用する場合は波形改善等)
R343, R344	Fit	CAN 信号の終端抵抗を有効にする (接続する)
	DNF	CAN 信号の終端抵抗を無効にする (接続しない)
R352	Fit	RS485 A-B 間の 130Ω 終端抵抗を有効にする (接続する) (終端抵抗の値を変更する場合は R353 を所望の値に変更)
	DNF	RS485 A-B 間の 130Ω 終端抵抗を無効にする (接続しない)
R357	Fit	RS485 RE 制御に DE 信号を使用
	DNF	RS485 RE 制御に DE 信号を使用しない この場合は R358 (10kΩ) を実装して RE を "L" 固定する
R452, R454	Fit	RS485 インタフェース通信方式は全二重通信
	DNF	RS485 インタフェース通信方式は半二重通信 この場合は R453, R455 を Fit にする
R453, R455	Fit	RS485 インタフェース通信方式は半二重通信
	DNF	RS485 インタフェース通信方式は全二重通信 この場合は R452, R454 を Fit にする
R262, R338, R414, R431	Fit	Ethernet Port 3 の MAC-PHY インタフェースに RMII を使用する この場合 R418 (10kΩ), R456 (10kΩ) も実装する
	DNF	Ethernet Port 3 の MAC-PHY インタフェースに RGMII を使用する
R396, R423, R429	Fit	Ethernet Port 3 の MAC-PHY インタフェースに RGMII を使用する この場合 R418 (10kΩ), R456 (10kΩ) は未実装にする
	DNF	Ethernet Port 3 の MAC-PHY インタフェースに RMII を使用する
R325, R331, R464	Fit	Ethernet Port 4 の MAC-PHY インタフェースに RGMII を使用する この場合 R318 (10kΩ), R320 (10kΩ) は未実装にする
	DNF	Ethernet Port 4 の MAC-PHY インタフェースに RMII を使用する
R333, R436, R463, R465	Fit	Ethernet Port 4 の MAC-PHY インタフェースに RMII を使用する この場合 R318 (10kΩ), R320 (10kΩ) も実装する
	DNF	Ethernet Port 4 の MAC-PHY インタフェースに RGMII を使用する
R482	Fit	P15_6 を拡張 SPI コネクタの CKP として使用する
	DNF	P15_6 を拡張 SPI コネクタの CKP として使用しない
R555	Fit	P09_7 を EtherCAT 用 LED の LINKACT2 として使用する
	DNF	P09_7 を EtherCAT 用 LED の LINKACT2 として使用しない

7. ユーザ回路

本章では、ボード上の回路について機能毎に説明します。

信号接続を示す表の「コンフィグレーション用回路設定」欄に**太字の青文字テキスト**で記載された内容は本ボード出荷時の初期状態を示します。コンフィグレーション用回路の詳細は6章に記載していますのであわせてご確認ください。

7.1 リセット回路

ボード上はパワーオンリセット IC とリセットスイッチによってリセット信号を生成することが可能です。リセット回路の回路構成を図 7-1 に示します。




図 7-1 リセット回路

7.2 クロック回路

本ボードの RZ/T2N 用クロック回路を図 7-2 に示します。発振子一覧を表 7-1 に示します。




図 7-2 クロック回路

表 7-1 発振子一覧

発振子	機能/用途	出荷時の状態	周波数
X1	RZ/T2N 用クロック (発振器)	実装済み	25MHz
X2	RZ/T2N 用クロック	実装済み (無効状態)	25MHz
X3	PCIe 用クロック	実装済み	25MHz
X4	USB シリアル変換 IC 用クロック	実装済み	12MHz

7.3 スイッチ

本ボードは、2.2 章で記載した電源スイッチの他に 4 個のプッシュスイッチと 9 個の DIP スイッチを搭載しています。4 個のプッシュスイッチの機能と信号接続を表 7-2 に、またユーザ DIP スイッチ SW6 の機能と信号接続を表 7-3 に示します。

DIP スイッチのうち SW8 と SW10 は RZ/T2N のモード設定用、SW7, SW9, SW11~SW14 は信号線の機能選択用です。本ボードのコンフィグレーション回路として 6.3 章で説明していますのでそちらをご確認ください。

表 7-2 プッシュスイッチの信号接続

スイッチ	機能／用途	MPU ポート	コンフィグレーション用 回路設定
SW2	ユーザスイッチ (Usr_SW0)、IRQ10 に接続	P10_4	-
SW3	ユーザスイッチ (Usr_SW1)、IRQ8 に接続	P08_1	-
SW4	ユーザスイッチ (Usr_SW2)、IRQ12 に接続	P12_4 ^{*1}	SW11-5: OFF, SW11-6: OFF, SW11-7: ON
SW5 (RES)	リセットスイッチ	RES# ^{*2}	-

*1: DIP スイッチを経由して接続されています。出荷時の設定で SW4 入力に使用できます。

*2: リセット回路を経由して接続されています。

表 7-3 ユーザ DIP スイッチ SW6 の信号接続

スイッチ	機能／用途	MPU ポート	コンフィグレーション用 回路設定
SW6-1	ユーザコントロール用、P07_2 に接続	P07_2	-
SW6-2	ユーザコントロール用、P07_3 に接続	P07_3	-
SW6-3	ユーザコントロール用、P07_4 に接続	P07_4	-
SW6-4	ユーザコントロール用、P07_5 に接続	P07_5	-

7.4 LED

本ボードは 22 個の LED を搭載しています。各 LED の機能、発色および接続を表 7-4 に示します。

表 7-4 LED の信号接続

LED	発色	機能／用途	MPU ポート	コンフィグレーション用 回路設定
LED1 (P15V)	黄(Yellow)	15V 電源ラインのインジケータ	-	-
LED2 (P3V3)	緑(Green)	3.3V 電源ラインのインジケータ	-	-
LED3_ESC_RUN	緑(Green)	ESC_LED RUN (ユーザ LED)	P10_1	-
LED4_ESC_ERR	赤(Red)	ESC_LED ERR (ユーザ LED)	P06_3	-
LED5_ESC_L/A0	緑(Green)	ESC_LINKACT0 (ユーザ LED)	P08_3	-
LED6_ESC_L/A1	緑(Green)	ESC_LINKACT1 (ユーザ LED)	P08_4	-
LED7_ESC_L/A2	緑(Green)	ESC_LINKACT2 (ユーザ LED)	P09_7	R555: Fit
LED8	緑(Green)	ユーザ LED0	P13_3	-
LED9	緑(Green)	ユーザ LED1	P13_5	-
LED10	黄(Yellow)	ユーザ LED2	P10_2	-
LED11	赤(Red)	ユーザ LED3	P10_3	-
LED12	黄(Yellow)	J-Link™ OB のインジケータ	-	-
J8A 内蔵 LED	緑(Green)	Ethernet Port 0 LED(Link)	-	-
J8A 内蔵 LED	黄(Yellow)	Ethernet Port 0 LED(Activity)	-	-
J8B 内蔵 LED	緑(Green)	Ethernet Port 1 LED(Link)	-	-
J8B 内蔵 LED	黄(Yellow)	Ethernet Port 1 LED(Activity)	-	-
J30 内蔵 LED	緑(Green)	Ethernet Port 2 LED(Link)	-	-
J30 内蔵 LED	黄(Yellow)	Ethernet Port 2 LED(Activity)	-	-
J36A 内蔵 LED	緑(Green)	Ethernet Port 3 LED(Link)	-	-
J36A 内蔵 LED	黄(Yellow)	Ethernet Port 3 LED(Activity)	-	-
J36B 内蔵 LED	緑(Green)	Ethernet Port 4 LED(Link)	-	-
J36B 内蔵 LED	黄(Yellow)	Ethernet Port 4 LED(Activity)	-	-

7.5 ポテンショメータ

本ボードでは、RZ/T2N の AN000 に 10k Ω 単回転ポテンショメータが接続されており、A/D コンバータの評価が可能です。ポテンショメータの回路構成を図 7-3 に示します。




図 7-3 ポテンショメータ

ポテンショメータは簡易的にマイクロプロセッサに可変アナログ入力供給をするために備え付けられています。A/D コンバータの精度は保証できませんので予めご了承ください。

7.6 Pmod™

本ボードは Digilent Pmod™ インタフェース用のコネクタ 2 個を搭載しており、互換性のある Pmod™ モジュールを接続して評価することができます。PMOD1(J34)は Pmod™ インタフェースの Type2A、6A に、PMOD2(J35)は Type3A に対応しています。Pmod™ インタフェース回路構成を図 7-4 に、信号接続を表 7-5、表 7-6 に、PMOD1、PMOD2 使用時のスイッチ設定を図 7-5 に示します。




図 7-4 Pmod™ インタフェース回路

表 7-5 PMOD1 コネクタ (J34) の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用 回路設定
1	P16_7_V1833_4_XSPI1_IO5_INV4_GTI0C03_3B_ENCIFOE03_PMOD1_SSL0	P16_7 ^{*1}	SW7-3: OFF, SW12-5: OFF
2	P16_5_V1833_4_INV4_GTI0C03_2B_PMOD1_MOSI0	P16_5 ^{*1}	SW7-5: OFF
3	P16_4_V1833_4_INV4_GTI0C03_2A_PMOD1_MISO0	P16_4 ^{*1}	SW7-5: OFF, E8: Short, E10: Open
	P17_0_V1833_4_PMOD1_PCl_e_GPAK_SCL1	P17_0 ^{*2*3}	SW12-5: OFF, SW13-1: OFF, SW13-2: ON, E8: Open, E10: Short
4	P16_6_V1833_4_XSPI1_IO4_INV4_GTI0C03_3A_ENCIFCK03_PMOD1_RSPCK0	P16_6	SW12-5: OFF, E9: Short, E11: Open
	P17_1_V1833_4_PMOD1_PCl_e_GPAK_SDA1	P17_1 ^{*2*3}	SW13-6: OFF, SW13-7: ON, E9: Open, E11: Short
5	GND	-	-
6	p3v3	-	-
7	P02_1_V1833_2_BSC_AH#_PMOD1_IRQ2_GMAC0_PTPTRG0	P02_1 ^{*1}	SW7-4: OFF
8	P16_0_V1833_4_XSPI1_CS1#_INV4_GTI0C03_0A_PMOD1_RST	P16_0	-
9	P16_2_V1833_4_INV4_GTI0C03_1B_PMOD1_SSL01	P16_2 ^{*1}	SW7-5: OFF
10	P16_3_V1833_4_INV4_GTI0C03_1A_PMOD1_SSL02	P16_3 ^{*1}	SW7-5: OFF
11	GND	-	-
12	p3v3	-	-

*1: バススイッチ IC を経由して接続されています。PMOD1 使用時は J18 を 2-3 Short に、SW10-3 を OFF に設定して下さい。

*2: 機能を変更するにはオプションリンクの設定変更が必要です。


*3: SW13 を経由して接続されています。

表 7-6 PMOD2 コネクタ(J35) の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回路設定
1	P03_0 V1833_2 BSC_A14 INV2_MCLK10_PMOD2_CTS2#	P03_0 ^{*1}	SW7-4 : OFF
2	P05_4 V1833_5 HSPI_IO5_PMOD2_TXD2	P05_4 ^{*1}	SW7-7: OFF, SW7-8: OFF
3	P05_3 V1833_5 HSPI_IO4_INV3_ENCIFDI05_PMOD2_RXD2	P05_3 ^{*1}	SW7-7: OFF, SW7-8: OFF
4	P02_7 V1833_2 BSC_A13_INV2_ENCIFDI01_PMOD2_RTS2#	P02_7 ^{*1}	SW7-4: OFF
5	GND	-	-
6	p3v3	-	-
7	P05_5 V1833_5 HSPI_IO6_PMOD2_IRQ5	P05_5 ^{*1}	SW7-7: OFF, SW7-8: OFF
8	P05_1 V1833_5 HSPI_IO3_INV3_ENCIFOE05_PMOD2_RST	P05_1 ^{*1}	SW7-7: OFF, SW7-8: OFF
9	P15_4_BSC_D11_PMOD2_GPIO0	P15_4 ^{*2}	SW13-3 : OFF, SW13-4: ON, SW13-5 : OFF
10	P15_5_BSC_D12_PMOD2_GPIO1	P15_5 ^{*2}	SW13-8: OFF, SW13-9: ON, SW13-10 : OFF
11	GND	-	-
12	p3v3	-	-

*1: バススイッチ IC を経由して接続されています。PMOD2 使用時は J18 と J39 を 2-3 Short に、SW10-3 と SW10-6 を OFF に設定して下さい。

*2: SW13 を経由して接続されています。



□ : Initial setting
 ■ : Changed from the initial setting

図 7-5 PMOD1、PMOD2 使用時のスイッチ設定

Digilent Pmod™ ピン配置は、通常のコネクタピン配置とは異なるため注意が必要です。Pmod™ コネクタのピン配置を図 7-6 に示します。詳細は Digilent Pmod™ Interface Specification を参照してください。




図 7-6 Digilent Pmod™ ピン配置（挿入方向の視点）

7.7 USB シリアル変換

本ボードは、ターミナル出力用 USB コネクタ（J33）と USB シリアル変換用の FT2232 を搭載しています。USB シリアル変換回路の構成を図 7-7 に、信号接続を表 7-7 に示します。




図 7-7 USB シリアル変換回路

表 7-7 USB シリアル変換信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用 回路設定
P11_1_FT2232_RXD1	USB シリアル変換用 UART データ受信 1	P11_1	-
P11_2_FT2232_TXD1	USB シリアル変換用 UART データ送信 1	P11_2	-
P11_3_FT2232_RXD0	USB シリアル変換用 UART データ受信 0	P11_3	-
P11_4_FT2232_TXD0	USB シリアル変換用 UART データ送信 0	P11_4	-

初めてターミナル出力用の USB コネクタ（J33）を PC に接続した場合、PC はドライバを検索します。ドライバは PC に標準インストールされているものを使用します。

7.8 SPI メモリ

本ボードは SPI メモリとして OctaFlash、Quad SPI Flash および EEPROM を搭載しています。また SPI1 には拡張 SPI コネクタ(J26)も接続しています。

SPI メモリの回路構成を図 7-8 に、SPI メモリの一覧を表 7-8 に、各メモリへの信号接続を表 7-9～表 7-11 に、拡張 SPI コネクタへの信号接続を表 7-12 に、拡張 SPI コネクタ使用時のスイッチ設定を図 7-9 に示します。




図 7-8 SPI メモリ回路構成

表 7-8 SPI メモリー一覧

SPI メモリ	リファレンス	コントローラ	アドレス空間
OctaFlash (512Mbits)	U24	XSPI0_CS0	40000000h - 43FFFFFFh (64Mbytes)
Quad SPI Flash (128Mbits)	U26	XSPI1_CS0	50000000h - 50FFFFFFh (16Mbytes)
EEPROM (32Kbits)	U27	I ² C / EtherCAT	-

表 7-9 OctaFlash への信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用回路設定
P18_7_V1833_3_XSPI0_RESET0#	XSPI0 用リセット	P18_7 *1	-
P17_4_V1833_3_XSPI0_CS0#	CS0#	P17_4	-
P17_6_V1833_3_XSPI0_DS	DS	P17_6	-
P17_2_V1833_3_XSPI0_CKP	CKP	P17_2	-
P18_6_V1833_3_XSPI0_IO7	データ 7	P18_6 *2	SW7-6: ON
P18_5_V1833_3_XSPI0_IO6	データ 6	P18_5 *2	
P18_4_V1833_3_XSPI0_IO5	データ 5	P18_4 *2	
P18_3_V1833_3_XSPI0_IO4	データ 4	P18_3 *2	
P18_2_V1833_3_XSPI0_IO3	データ 3	P18_2	-
P18_1_V1833_3_XSPI0_IO2	データ 2	P18_1	-
P18_0_V1833_3_XSPI0_IO1	データ 1	P18_0	-
P17_7_V1833_3_XSPI0_IO0	データ 0	P17_7	-

*1 : RES#信号との負論理 OR を経由して接続されています。

*2 : バススイッチ IC を経由して接続されています。

表 7-10 Quad SPI Flash への信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用回路設定
P15_7_V1833_4_XSPI1_CS0#	CS0#	P15_7 *1	SW7-5: ON
P15_6_V1833_4_XSPI1_CKP	CKP	P15_6	-
P16_5_V1833_4_XSPI1_IO3	データ 3	P16_5 *1	SW7-5: ON
P16_4_V1833_4_XSPI1_IO2	データ 2	P16_4 *1	
P16_3_V1833_4_XSPI1_IO1	データ 1	P16_3 *1	
P16_2_V1833_4_XSPI1_IO0	データ 0	P16_2 *1	

*1 : バススイッチ IC を経由して接続されています。

表 7-11 EEPROM への信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用回路設定
P15_4_ESC_I2CCLK	ESC_I2CCLK	P15_4 *1	SW13-3: ON, SW13-4: OFF, SW13-5: OFF
P15_5_ESC_I2CDATA	ESC_I2CDATA	P15_5 *1	SW13-8: ON, SW13-9: OFF, SW13-10: OFF

*1 : SW13 を経由して接続されています。

表 7-12 拡張 SPI コネクタ(J26)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用 回路設定
1	GND	-	-
2	P08_5_BSC_A6_XSPI1_IRQ8	P08_5* ¹	SW9-3: OFF
3	P15_6_V1833_4_XSPI1_CKP	P15_6	R482: Fit
4	P16_0_V1833_4_XSPI1_CS1#_INV4_GTIOC03_0A_PMOD1_RST	P16_0	-
5	P17_1_V1833_4_XSPI1_IO7_INV4_ENCIFDI03	P17_1* ²	SW13-6: ON, SW13-7: OFF
6	P17_0_V1833_4_XSPI1_IO6_INV4_GTIOC03_4A_ENCIFDO03	P17_0* ²	SW12-5: OFF, SW13-1: ON, SW13-2: OFF
7	P16_7_V1833_4_XSPI1_IO5_INV4_GTIOC03_3B_ENCIFOE03_PMOD1_SSL0	P16_7* ¹	SW7-3: OFF, SW12-5: OFF
8	P16_6_V1833_4_XSPI1_IO4_INV4_GTIOC03_3A_ENCIFCK03_PMOD1_RSPCK0	P16_6	SW12-5: OFF
9	P16_5_V1833_4_XSPI1_IO3	P16_5* ¹	SW7-5: ON
10	P16_4_V1833_4_XSPI1_IO2	P16_4* ¹	
11	P16_3_V1833_4_XSPI1_IO1	P16_3* ¹	
12	P16_2_V1833_4_XSPI1_IO0	P16_2* ¹	
13	P10_0_BSC_A4_XSPI1_IRQ10_INV2_ENCIFOE06_ETHSW_TDMAOUT2_MDV5	P10_0	-
14	p3v3	-	-


*¹: バススイッチ IC を経由して接続されています。*²: SW13 を経由して接続されています。

図 7-9 拡張 SPI コネクタ使用時のスイッチ設定

7.9 LPDDR4

本ボードは LPDDR4 を搭載しています。LPDDR4 の回路構成を図 7-10 に示します。




図 7-10 LPDDR4 回路構成

表 7-13 eMMC への信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用 回路設定
P05_6_V1833_5_eMMC_RST#	リセット	P05_6 *1	SW7-7: ON, SW7-8: ON
P04_5_V1833_5_eMMC_CMD	コマンド	P04_5 *1	
P04_4_V1833_5_eMMC_CLK	クロック	P04_4 *1	
P04_6_V1833_5_eMMC_DATA0	データ 0	P04_6 *1	
P04_7_V1833_5_eMMC_DATA1	データ 1	P04_7 *1	
P05_0_V1833_5_eMMC_DATA2	データ 2	P05_0 *1	
P05_1_V1833_5_eMMC_DATA3	データ 3	P05_1 *1	
P05_2_V1833_5_eMMC_DATA4	データ 4	P05_2 *1	
P05_3_V1833_5_eMMC_DATA5	データ 5	P05_3 *1	
P05_4_V1833_5_eMMC_DATA6	データ 6	P05_4 *1	
P05_5_V1833_5_eMMC_DATA7	データ 7	P05_5 *1	

*1: バススイッチ IC を経由して接続されています。eMMC 使用時は J39 を 1-2 Short に、SW10-6 を ON に設定して下さい。

表 7-14 NAND Flash への信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用 回路設定
P08_5_NAND_ALE	アドレスラッチイネーブル	P08_5 *1	SW9-3: ON
P08_6_NAND_CLE	コマンドラッチイネーブル	P08_6 *1	
P08_7_NAND_CE0#	チップイネーブル	P08_7 *1	
P09_3_NAND_RY/BY0#	レディ／ビジー	P09_3 *1	
P04_4_V1833_5_NAND_WE#	ライトイネーブル	P04_4 *1	SW7-7: OFF, SW7-8: ON
P04_5_V1833_5_NAND_RE#	リードイネーブル	P04_5 *1	
P05_6_V1833_5_NAND_WP#	ライトプロテクト	P05_6 *1	
P04_6_V1833_5_NAND_IO0	データ 0	P04_6 *1	
P04_7_V1833_5_NAND_IO1	データ 1	P04_7 *1	
P05_0_V1833_5_NAND_IO2	データ 2	P05_0 *1	
P05_1_V1833_5_NAND_IO3	データ 3	P05_1 *1	
P05_2_V1833_5_NAND_IO4	データ 4	P05_2 *1	
P05_3_V1833_5_NAND_IO5	データ 5	P05_3 *1	
P05_4_V1833_5_NAND_IO6	データ 6	P05_4 *1	
P05_5_V1833_5_NAND_IO7	データ 7	P05_5 *1	

*1: バススイッチ IC を経由して接続されています。NAND Flash 使用時は J39 を 2-3 Short に、SW10-6 を OFF に設定して下さい。

表 7-15 microSD カードスロットへの信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用 回路設定
P03_6_V1833_6_SD1_CLK	クロック	P03_6 *1	SW7-1: ON
P03_7_V1833_6_SD1_CMD	コマンド	P03_7 *1	
P04_0_V1833_6_SD1_DATA0	データ 0	P04_0 *1	
P04_1_V1833_6_SD1_DATA1	データ 1	P04_1 *1	
P04_2_V1833_6_SD1_DATA2	データ 2	P04_2 *1	
P04_3_V1833_6_SD1_DATA3	データ 3	P04_3 *1	
P15_0_SD1_CD	カード検出	P15_0 *1	
P13_1_SD1_PWEN	電源供給制御	P13_1	-
P13_2_SD1_IOVS	SD1 IO 電圧選択	P13_2	-

*1: バススイッチ IC を経由して接続されています。microSD 使用時は J25 を 3-4 Short に設定して下さい。




図 7-12 NAND Flash 使用時のスイッチ設定

7.11 CAN

本ボードには CAN トランシーバ(U45) および CAN インタフェースコネクタ (J37) が搭載されており、RZ/T2N の CAN モジュール機能を評価できます。CAN インタフェースの回路構成を図 7-13 に、信号接続を表 7-16 に示します。




図 7-13 CAN インタフェース回路構成

表 7-16 CAN 信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用 回路設定
P08_0_CANRX1	CAN データ受信	P08_0	-
P08_2_CANTX1	CAN データ送信	P08_2	-

7.12 RS485 インタフェース

本ボードには RS485 トランシーバ(U49)、RS485 インタフェースコネクタ (J38) が搭載されています。RS485 インタフェースの回路構成を図 7-14 に、コネクタの信号接続を表 7-17 に、使用するポートを表 7-18 に示します。




図 7-14 RS485 インタフェース回路構成

表 7-17 RS485 インタフェースコネクタ(J38)の信号接続

ピン	信号名	ピン	信号名
1	GND_RS485	2	GND_RS485
3	RS485_B	4	RS485_Y
5	RS485_Z	6	RS485_A
7	GND_RS485	8	GND_RS485
9	GND_RS485	10	GND_RS485

表 7-18 RS485 インタフェースで使用するポート

信号名	機能／用途	MPU ポート	コンフィグレーション用 回路設定
P14_0_RS485_RXDE7	データ受信	P14_0	-
P13_6_RS485_DEE7	ドライバィネーブル	P13_6	-
P13_7_RS485_TXDE7	データ送信	P13_7	-

7.13 USB

本ボードは USB Type-A コネクタ (J2)、USB Micro-B コネクタ (J3) および USB Micro-AB コネクタ (J4) を搭載しており、RZ/T2N の USB 機能をホスト／ファンクション／OTG のいずれかで使用することができます (同時使用はできません)。

USB の回路構成を図 7-15 に、信号接続を表 7-19 に、USB 使用時のスイッチ設定を図 7-16 に示します。




図 7-15 USB 回路構成

表 7-19 USB 信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション用回路設定
USB_DP	D+データ入出力 (ホスト、ファンクション)	USB_DP	-
	D+データ入出力 (OTG)		E2: Short
USB_DM	D-データ入出力 (ホスト、ファンクション)	USB_DM	-
	D-データ入出力 (OTG)		E1: Short
P12_4_USB_F_VUBUSIN	VBUS 検出 (ファンクション)	P12_4 ^{*1}	SW11-5: ON, SW11-6: OFF, SW11-7: OFF
P12_4_USB_OTG_VUBUSIN	VBUS 検出 (OTG)		SW11-5: OFF, SW11-6: ON, SW11-7: OFF
P11_0_USB_H_VBUSEN	VBUS イネーブル (ホスト)	P11_0 ^{*1}	SW11-1: ON, SW11-2: OFF
P11_0_USB_OTG_VBUSEN	VBUS イネーブル (OTG)		SW11-1: OFF, SW11-2: ON
P11_6_USB_OVRCUR	オーバカレント (ホスト)	P11_6	-
P11_7_USB_OTG_ID	OTG ID 入力	P11_7 ^{*1}	SW11-3: ON, SW11-4: OFF
P14_3_USB_EXICEN	OTG 電源 IC 制御	P14_3 ^{*1}	SW11-8: ON, SW11-9: OFF
P15_4_USB_OTG_STATUS1	外部電源 IC ステータス入力 1 (OTG)	P15_4 ^{*2}	SW13-3: OFF, SW13-4: OFF, SW13-5: ON
P15_5_USB_OTG_STATUS2	外部電源 IC ステータス入力 2 (OTG)	P15_5 ^{*2}	SW13-8: OFF, SW13-9: OFF, SW13-10: ON

*1: SW11 を経由して接続されています。

*2: SW13 を経由して接続されています。




図 7-16 USB 使用時のスイッチ設定

7.14 Ethernet システム

Ethernet ソフトウェアを実行する場合、ユニークな MAC アドレスを使用してください。他のルネサスハードウェアとの接続の際に互換性を保証するために、ルネサスから提供されるユニークな MAC アドレスシールが本ボード（部品面）に貼付されています。

EtherCAT スレーブコントローラソフトウェアを実行する場合、EtherCAT ID 番号が必要です。必要に応じて SW6 をご利用ください。

本ボードには 5 つの Ethernet PHY と Ethernet コネクタ（J8（2 ポート）、J30（1 ポート）、J36（2 ポート））が搭載されており、RZ/T2N の Ethernet システムの評価が可能です。

Ethernet システムの回路構成を図 7-17 に、信号接続を表 7-20～表 7-24 に、PHY のハードウェアストラッピングによる初期設定を表 7-25 に示します。




図 7-17 Ethernet システム回路構成

表 7-20 Ethernet Port0 (ETH0) 信号接続

信号名	機能/用途	MPU ポート	コンフィグレーション 用回路設定
P19_0_V1833_0_ETH0_TXCLK	送信クロック	P19_0	-
P19_1_V1833_0_ETH0_TXD0	送信データ 0	P19_1	-
P19_2_V1833_0_ETH0_TXD1	送信データ 1	P19_2	-
P19_3_V1833_0_ETH0_TXD2	送信データ 2	P19_3	-
P19_4_V1833_0_ETH0_TXD3	送信データ 3	P19_4	-
P19_5_V1833_0_ETH0_TXEN	送信データイネーブル/ エラー	P19_5	-
P19_6_V1833_0_ETH0_RXCLK	受信クロック	P19_6	-
P19_7_V1833_0_ETH0_RXD0	受信データ 0	P19_7	-
P20_0_V1833_0_ETH0_RXD1	受信データ 1	P20_0	-
P20_1_V1833_0_ETH0_RXD2	受信データ 2	P20_1	-
P20_2_V1833_0_ETH0_RXD3	受信データ 3	P20_2	-
P20_3_V1833_0_ETH0_RXDV	受信データ有効/エラー	P20_3	-
P20_4_P24_6_V1833_01_ETH0_MDC	MDI クロック	P20_4*1	SW12-3: ON
		P24_6*1	SW12-3: OFF
P20_5_P24_7_V1833_01_ETH0_MDIO	MDI データ	P20_5*1	SW12-3: ON
		P24_7*1	SW12-3: OFF
P21_0_V1833_0_PHY0_IRQ21	MDI 割込み入力	P21_0	-
P20_6_V1833_0_ETHSW_PHYLINK0	リンクステータス	P20_6	-
P20_7_V1833_0_ETH0_REFCLK	クロック出力 (25MHz)	P20_7	-
P07_0_P05_7_ETH0_NRESET#	リセット出力	P07_0*1	SW12-3: ON
		P05_7*1	SW12-3: OFF

*1: バススイッチ IC を経由して接続されています。また、SW12-3: ON 時は J41 を 2-3 Short、SW12-3: OFF 時は J41 を 1-2 Short に設定して下さい。

表 7-21 Ethernet Port1 (ETH1) 信号接続

信号名	機能/用途	MPU ポート	コンフィグレーション 用回路設定
P21_1_V1833_0_ETH1_TXCLK	送信クロック	P21_1	-
P21_2_V1833_0_ETH1_TXD0	送信データ 0	P21_2	-
P21_3_V1833_0_ETH1_TXD1	送信データ 1	P21_3	-
P21_4_V1833_0_ETH1_TXD2	送信データ 2	P21_4	-
P21_5_V1833_0_ETH1_TXD3	送信データ 3	P21_5	-
P21_6_V1833_0_ETH1_TXEN	送信データイネーブル/ エラー	P21_6	-
P21_7_V1833_0_ETH1_RXCLK	受信クロック	P21_7	-
P22_0_V1833_0_ETH1_RXD0	受信データ 0	P22_0	-
P22_1_V1833_0_ETH1_RXD1	受信データ 1	P22_1	-
P22_2_V1833_0_ETH1_RXD2	受信データ 2	P22_2	-
P22_3_V1833_0_ETH1_RXD3	受信データ 3	P22_3	-
P22_4_V1833_0_ETH1_RXDV	受信データ有効/エラー	P22_4	-
P20_4_V1833_0_ETH012_GAMC0_MDC_MD0	MDI クロック	P20_4	-
P20_5_V1833_0_ETH012_GMAC0_MDIO	MDI データ	P20_5	-
P22_7_V1833_0_PHY1_IRQ22	MDI 割込み入力	P22_7	-
P22_5_V1833_0_ETHSW_PHYLINK1	リンクステータス	P22_5	-
P22_6_V1833_0_ETH1_REFCLK	クロック出力 (25MHz)	P22_6	-
P07_0_ESC012_RESETOUT#	リセット出力	P07_0	-

表 7-22 Ethernet Port2 (ETH2) 信号接続

信号名	機能/用途	MPU ポート	コンフィグレーション 用回路設定
P23_0_V1833_1_ETH2_TXCLK	送信クロック	P23_0	-
P23_1_V1833_1_ETH2_TXD0	送信データ 0	P23_1 ^{*1}	SW7-2: ON
P23_2_V1833_1_ETH2_TXD1	送信データ 1	P23_2 ^{*1}	
P23_3_V1833_1_ETH2_TXD2	送信データ 2	P23_3	-
P23_4_V1833_1_ETH2_TXD3	送信データ 3	P23_4 ^{*1}	SW7-2: ON
P23_5_V1833_1_ETH2_TXEN	送信データイネーブル/エラー	P23_5 ^{*1}	
P23_6_V1833_1_ETH2_RXCLK	受信クロック	P23_6 ^{*1}	
P23_7_V1833_1_ETH2_RXD0	受信データ 0	P23_7 ^{*1}	
P24_0_V1833_1_ETH2_RXD1	受信データ 1	P24_0 ^{*1}	
P24_1_V1833_1_ETH2_RXD2	受信データ 2	P24_1 ^{*1}	
P24_2_V1833_1_ETH2_RXD3	受信データ 3	P24_2 ^{*1}	
P24_3_V1833_1_ETH2_RXDV	受信データ有効/エラー	P24_3 ^{*1}	
P20_4_P24_6_V1833_01_ETH2_MDC	MDI クロック	P20_4 ^{*1}	SW12-4: ON
		P24_6 ^{*1}	SW12-4: OFF
P20_5_P24_7_V1833_01_ETH2_MDIO	MDI データ	P20_5 ^{*1}	SW12-4: ON
		P24_7 ^{*1}	SW12-4: OFF
P07_6_PHY2_IRQ7	MDI 割込み入力	P07_6	-
P25_0_V1833_1_ETHSW_PHYLINK2	リンクステータス	P25_0 ^{*1}	SW7-2: ON
P24_4_V1833_1_ETH2_REFCLK	クロック出力 (25MHz)	P24_4 ^{*1}	
P07_0_P05_7_ETH2_NRESET#	リセット出力	P07_0 ^{*1}	SW12-4: ON
		P05_7 ^{*1}	SW12-4: OFF

*1: バススイッチ IC を経由して接続されています。また、Ethernet Port2 使用時は J15 を 1-2 Short に、SW10-2 を ON に設定して下さい。

表 7-23 Ethernet Port3 (ETH3) 信号接続

信号名	機能/用途	MPU ポート	コンフィグレーション 用回路設定
P00_0_V1833_2_ETH3_TXCLK	送信クロック	P00_0 ^{*1}	SW7-3: ON
P00_1_V1833_2_ETH3_TXD0	送信データ 0	P00_1 ^{*1}	
P00_2_V1833_2_ETH3_TXD1	送信データ 1	P00_2 ^{*1}	
P00_3_V1833_2_ETH3_TXD2	送信データ 2	P00_3 ^{*1}	
P00_4_V1833_2_ETH3_TXD3	送信データ 3	P00_4 ^{*1}	
P00_5_V1833_2_ETH3_TXEN	送信データイネーブル/エラー	P00_5 ^{*1}	
P00_6_V1833_2_ETH3_RXCLK	受信クロック	P00_6 ^{*1}	
P00_7_V1833_2_ETH3_RXD0	受信データ 0	P00_7 ^{*1}	
P01_0_V1833_2_ETH3_RXD1	受信データ 1	P01_0 ^{*1}	
P01_1_V1833_2_ETH3_RXD2	受信データ 2	P01_1 ^{*1}	
P01_2_V1833_2_ETH3_RXD3	受信データ 3	P01_2 ^{*1}	
P01_3_V1833_2_ETH3_RXDV_CRS_DV	受信データ有効/エラー/ キャリアセンス	P01_3 ^{*1}	
P16_7_V1833_4_ETH3_RXER	受信エラー	P16_7 ^{*1}	
P03_2_V1833_2_ETH34_GMAC1_MDC_MD2	MDI クロック	P03_2	
P03_3_V1833_2_ETH34_GMAC1_MDIO	MDI データ	P03_3	
P06_0_PHY3_IRQ6	MDI 割込み入力	P06_0	
P01_5_V1833_2_PHY3_PHYLINK	リンクステータス	P01_5 ^{*1}	SW7-3: ON
P01_4_V1833_2_ETH3_REFCLK	クロック出力 (25MHz)	P01_4 ^{*1}	
P16_1_V1833_4_ETH34_RESETOUT	リセット出力	P16_1 ^{*1}	

*1: バススイッチ IC を経由して接続されています。また、Ethernet Port3 を RGMII で使用する時は J18 を 1-2 Short、SW10-3 を ON に、RMII で使用する時は J18 を 2-3 Short、SW10-3 を OFF に設定して下さい。

表 7-24 Ethernet Port4 (ETH4) 信号接続

信号名	機能／用途	MPU ポート	コンフィグレーション 用回路設定
P01_6_V1833_2_ETH4_TXCLK	送信クロック	P01_6 ^{*1}	SW7-4: ON
P01_7_V1833_2_ETH4_TXD0	送信データ 0	P01_7 ^{*1}	
P02_0_V1833_2_ETH4_TXD1	送信データ 1	P02_0 ^{*1}	
P02_1_V1833_2_ETH4_TXD2	送信データ 2	P02_1 ^{*1}	
P02_2_V1833_2_ETH4_TXD3	送信データ 3	P02_2 ^{*1}	
P02_3_V1833_2_ETH4_TXEN	送信データイネーブル／エラー	P02_3 ^{*1}	
P02_4_V1833_2_ETH4_RXCLK	受信クロック	P02_4 ^{*1}	
P02_5_V1833_2_ETH4_RXD0	受信データ 0	P02_5 ^{*1}	
P02_6_V1833_2_ETH4_RXD1	受信データ 1	P02_6 ^{*1}	
P02_7_V1833_2_ETH4_RXD2	受信データ 2	P02_7 ^{*1}	
P03_0_V1833_2_ETH4_RXD3	受信データ 3	P03_0 ^{*1}	
P03_1_V1833_2_ETH4_RXDV_CRS_DV	受信データ有効／エラー／キャリアセンス	P03_1 ^{*1}	
P07_1_ETH4_RXER	受信エラー	P07_1	-
P03_2_V1833_2_ETH34_GMAC1_MDC_MD2	MDI クロック	P03_2	-
P03_3_V1833_2_ETH34_GMAC1_MDIO	MDI データ	P03_3	-
P15_1_PHY4_IRQ15	MDI 割込み入力	P15_1 ^{*1}	SW7-4: ON
P03_5_V1833_2_PHY4_PHYLINK	リンクステータス	P03_5 ^{*1}	
P03_4_V1833_2_ETH4_REFCLK	クロック出力 (25MHz)	P03_4 ^{*1}	SW7-3: ON
P16_1_V1833_4_ETH34_RESETOUT	リセット出力	P16_1 ^{*1}	

*1: バススイッチ IC を経由して接続されています。また、Ethernet Port4 を RGMII で使用する時は J18 を 1-2 Short、SW10-3 を ON に、また RMII で使用する時は J18 を 2-3 Short、SW10-3 を OFF に設定して下さい。

表 7-25 PHY のハードウェアストラッピングによる初期設定

PHY 初期設定項目	PHY 初期設定内容
CLKOUT	Disable
Managed or Unmanaged	Unmanaged Mode
CLK Delay	2.0ns
link advertisement	Default mode of operation, 10/100/1000 FDX/HDX, autoneg ON
MAC interface	PHY0(U54), PHY1(U57), PHY2(U60): RGMII mode only PHY3(U64), PHY4(U41): RGMII mode (R418, R456, R318, R320 DNF 時)
Select GMII/MII or RGMII/RMII	RGMII/RMII mode
PHY Address	PHY0 (U54): 0 (GMAC0) PHY1 (U57): 1 (GMAC0) PHY2 (U60): 2 (GMAC0) PHY3 (U64): 0 (GMAC1) PHY4 (U41): 1 (GMAC1)
Enable Forced 1000BT mode	Not set

Ethernet Port0～Port2 は 1.8V／RGMII モード固定 (J15 : 1-2 Short、SW10-2: ON) 、Ethernet Port3～Port4 は出荷時 1.8V／RGMII モード (J18 : 1-2 Short、SW10-3: ON、R396, R423, R429, R325, R331, R464 : Fit、R262, R338, R414, R431, R333, R436, R463, R465 : DNF) です。RMII／RGMII を変更する場合は、表 6-9 と表 6-15 を参照して設定を変更してください。

7.15 PCIe

本ボードには PCIe 用のクロックドライバ、電源 IC とコネクタ（J6）が搭載されており、RZ/T2N の PCIe 機能評価が可能です。PCIe の回路構成を図 7-18 に示します。




図 7-18 PCIe 回路構成

SW12-6 の設定によりルートコンプレックス／エンドポイントの構成を選択できます。また SW12-7、SW12-8 の設定によりコネクタへの電源供給を制御できます。ただし、エンドポイント設定時もコネクタへのデータ信号接続はルートコンプレックス時と同一のため評価にはクロスケーブルをご使用ください。PCIe の構成と関連スイッチ設定を表 7-26、図 7-19 に示します。

表 7-26 PCIe の構成と関連スイッチ設定 (信号機能選択スイッチを除く)

構成 No.	構成内容	スイッチ設定
1	ルートコンプレックス	SW12-6 : ON, SW12-7: ON, SW12-8: ON
2	エンドポイント	SW12-6 : OFF, SW12-7: OFF, SW12-8: OFF

ルートコンプレックスで使用する場合の PCIe コネクタ (J6) への信号接続を表 7-27 に、エンドポイントで使用する場合の PCIe コネクタ (J6) への信号接続を表 7-28 に示します。

表 7-27 ルートコンプレックス使用時の PCIe コネクタ (J6) への信号接続

ピン ^{*1}	機能名	接続先	MPU ポート	コンフィギュレーション用回路設定 ^{*2}
A1	PRSTNT1#	“L”固定	-	-
A5	TCK	Pull-Down	-	-
A6	TDI	Pull-Up	-	-
A7	TDO	NC	-	-
A8	TMS	Pull-Up	-	-
A11	PERST#	P24_5_V1833_1_PCIE_RSTOUTB_INV3_MDAT22 接続	P24_5 ^{*3}	-
A13	REFCLK+	クロックドライバ出力	-	-
A14	REFCLK-	クロックドライバ出力	-	-
A16	HSIP0	PCIE_RXDP に接続	-	-
A17	HSIN0	PCIE_RXDN に接続	-	-
B5	SMCLK	Pull-Up	-	-
B6	SMDAT	Pull-Up	-	-
B9	TRST#	Pull-Down	-	-
B10	3V3AUX	PCIe 用 3.3V 電源に接続	-	-
B11	WAKE#	P06_5_PCIE_WAKE に接続	P06_5	-
B12	CLKREQ#	クロックドライバ入力	-	-
B14	HSOP0	PCIE_TXDP に接続	-	-
B15	HSOIN0	PCIE_TXDN に接続	-	-
B17	PRSTNT2#	P06_4_PCIE_CLKREQ_PRSTNT に接続	P06_4	-

*1: 電源 (12V, 3.3V, GND) および RESERVED の端子は省略しています。

*2: 表 7-26 で記載したスイッチ設定は除きます。

*3: J15 を 2-3 Short に、SW10-2 を OFF に設定して下さい。

表 7-28 エンドポイント使用時の PCIe コネクタ (J6) への信号接続

ピン ^{*1}	機能名	接続先	MPU ポート	コンフィギュレーション用回路設定 ^{*2}
A1	PRSTNT1#	PRSTNT2# に接続	-	-
A5	TCK	Pull-Down	-	-
A6	TDI	Pull-up	-	-
A7	TDO	NC	-	-
A8	TMS	Pull-up	-	-
A11	PERST#	J1 経由でリセット IC に入力	-	-
A13	REFCLK+	PCIE_REFCLK_T2N_P に入力	-	-
A14	REFCLK-	PCIE_REFCLK_T2N_N に入力	-	-
A16	HSIP0	PCIE_RXDP に接続	-	-
A17	HSIN0	PCIE_RXDN に接続	-	-
B5	SMCLK	Pull-up	-	-
B6	SMDAT	Pull-up	-	-
B9	TRST#	Pull-Down	-	-
B10	3V3AUX	PCIe 用 3.3V 電源に接続	-	-
B11	WAKE#	P06_5_PCIE_WAKE に接続	P06_5	-
B12	CLKREQ#	P06_4_PCIE_CLKREQ_PRSTNT に接続	P06_4	-
B14	HSOP0	PCIE_TXDP に接続	-	-
B15	HSOIN0	PCIE_TXDN に接続	-	-
B17	PRSTNT2#	PRSTNT1# に接続	-	-

*1: 電源 (12V, 3.3V, GND) および RESERVED の端子は省略しています。

*2: 表 7-26 で記載したスイッチ設定は除きます。




図 7-19 PCIe 使用時のスイッチ設定

エンドポイント設定時、J1 を Short することで PCIe のリセット信号をシステムリセット要因に含めることができます。出荷時の J1 は Open です。

7.16 シリアルホストインタフェース

本ボードには、シリアルホストインタフェース用のコネクタ（J45）を搭載しており、外部のホストに接続することで RZ/T2N のシリアルホストインタフェースの評価が可能です。シリアルホストインタフェースコネクタ（J45）の信号接続を表 7-29 に、シリアルホストインタフェース使用時のスイッチ設定を図 7-20 に示します。

表 7-29 シリアルホストインタフェースコネクタ(J45)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回 路設定
1	GND	-	-
2	P04_4_V1833_5_HSPI_INT#	P04_4*1	SW7-7: OFF, SW7-8: OFF
3	P05_2_V1833_5_HSPI_CK	P05_2*1	
4	P04_5_V1833_5_HSPI_CS#	P04_5*1	
5	P05_6_V1833_5_HSPI_IO7	P05_6*1	
6	P05_5_V1833_5_HSPI_IO6_PMOD2_IRQ5	P05_5*1	
7	P05_4_V1833_5_HSPI_IO5_PMOD2_TXD2	P05_4*1	
8	P05_3_V1833_5_HSPI_IO4_INV3_ENCIFDI05_PMOD2_RXD2	P05_3*1	
9	P05_1_V1833_5_HSPI_IO3_INV3_ENCIFOE05_PMOD2_RST	P05_1*1	
10	P05_0_V1833_5_HSPI_IO2_INV3_ENCIFCK05	P05_0*1	
11	P04_7_V1833_5_HSPI_IO1	P04_7*1	
12	P04_6_V1833_5_HSPI_IO0	P04_6*1	SW11-3: OFF, SW11-4: ON
13	P11_7_INV2_GTETRGB_MBX_HINT#	P11_7*2	
14	p3v3	-	-

*1: バススイッチ IC を経由して接続されています。シリアルホストインタフェース使用時は J39 を 2-3 Short に、SW10-6 を OFF に設定して下さい。

*2: SW11 を経由して接続されています。




図 7-20 シリアルホストインタフェース使用時のスイッチ設定

7.17 インバータボードインタフェース

本ボードには、インバータボードインタフェース用コネクタ（J49～J52）を搭載しており、インバータボードを接続して RZ/T2N のモータ駆動関連機能の評価が可能です。インバータボードインタフェースコネクタ（J49～J52）の信号接続を表 7-30～表 7-33 に、インバータボードインタフェース使用時のスイッチ設定を図 7-21～図 7-24 に示します。

表 7-30 インバータボードインタフェースコネクタ INV1(J49)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回 路設定
1-4	P24V_INV	-	-
5-8	GND_24V	-	-
9	INV1_AN204	-	-
10	NC	-	-
11	p1v8_LDO	-	-
12	GND	-	-
13	NC	-	-
14	NC	-	-
15	NC	-	-
16	GND	-	-
17, 18	INV_3V3	-	-
19, 20	GND	-	-
21	P01_2_V1833_2_BSC_BS#_INV1_MCLK00	P01_2*1	SW7-3 : OFF
22	P06_1_INV1_MDAT00	P06_1	-
23	P06_2_INV1_MCLK01	P06_2	-
24	P01_5_V1833_2_BSC_CS2#_INV1_MDAT01	P01_5*1	SW7-3: OFF
25	P01_6_V1833_2_BSC_D13_INV1_MCLK02	P01_6*1	SW7-4: OFF
26	P01_7_V1833_2_BSC_D14_INV1_MDAT02	P01_7*1	
27	GND	-	-
28	P00_0_V1833_2_BSC_A16_INV1_GTI0C00_0A	P00_0*1	SW7-3: OFF
29	P00_1_V1833_2_BSC_A17_INV1_GTI0C00_0B	P00_1*1	
30	P00_3_V1833_2_BSC_A19_INV1_GTI0C00_1A	P00_3*1	
31	P00_2_V1833_2_BSC_A18_INV1_GTI0C00_1B	P00_2*1	
32	P00_4_V1833_2_BSC_A20_INV1_GTI0C00_2A	P00_4*1	
33	P00_5_V1833_2_BSC_A21_INV1_GTI0C00_2B	P00_5*1	
34	GND	-	-
35	P11_5_INV1_GTETRGA	P11_5	E12 : Short
36	GND	-	-
37	P00_6_V1833_2_INV1_GTI0C00_3A	P00_6*1	SW7-3: OFF, SW9-5 : ON
38	P00_7_V1833_2_INV1_GTI0C00_3B	P00_7*1	
39	P01_0_V1833_2_INV1_GTI0C00_4A	P01_0*1	
40	GND	-	-
41	P00_6_V1833_2_INV1_ENCIFCK00	P00_6*1	SW7-3: OFF, SW9-5 : OFF
42	P00_7_V1833_2_INV1_ENCIFOE00	P00_7*1	
43	P01_0_V1833_2_INV1_ENCIFDO00	P01_0*1	
44	P01_1_V1833_2_BSC_RD/WR#_INV1_ENCIFDI00	P01_1*1	SW7-3: OFF
45	GND	-	-
46	P18_3_V1833_3_INV1_ENCIFCK04	P18_3*1	SW7-6: OFF
47	P18_4_V1833_3_INV1_ENCIFOE04	P18_4*1	
48	P09_5_BSC_A1_INV1_ENCIFDO04_MDV2	P09_5	-
49	P09_2_BSC_WAIT#_INV1_ENCIFDI04	P09_2	-
50	GND	-	-

*1: バススイッチ IC を経由して接続されています。INV1 使用時は J18 を 2-3 Short に、SW10-3 を OFF に設定して下さい。




図 7-21 インバータボードインタフェースコネクタ INV1(J49)使用時のスイッチ設定

表 7-31 インバータボードインタフェースコネクタ INV2(J50)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回 路設定
1-4	P24V_INV	-	-
5-8	GND_24V	-	-
9	INV2_AN205	-	-
10	NC	-	-
11	p1v8_LDO	-	-
12	GND	-	-
13	NC	-	-
14	NC	-	-
15	NC	-	-
16	GND	-	-
17, 18	INV_3V3	-	-
19, 20	GND	-	-
21	P03_0_V1833_2_BSC_A14_INV2_MCLK10_PMOD2_CTS2#	P03_0*1	SW7-4: OFF
22	P03_1_V1833_2_BSC_A15_ETHSW_PTPOUT3_INV2_MDAT10	P03_1*1	
23	P24_1_V1833_1_BSC_DACK_INV2_MCLK11	P24_1*1	SW7-2: OFF
24	P24_2_V1833_1_BSC_TEND_INV2_MDAT11	P24_2*1	
25	P24_4_V1833_1_INV2_MCLK12	P24_4*1	
26	P24_3_V1833_1_INV2_MDAT12	P24_3*1	
27	GND	-	-
28	P14_1_BSC_D0_INV2_GTI0C02_0A_USER_LED0	P14_1	-
29	P14_2_BSC_D1_INV2_GTI0C02_0B_USER_LED1	P14_2	-
30	P14_4_BSC_D3_INV2_GTI0C02_1A	P14_4	-
31	P14_5_BSC_D4_INV2_GTI0C02_1B_USER_LED2	P14_5	-
32	P14_6_BSC_D5_INV2_GTI0C02_2A_USER_LED3	P14_6	-
33	P14_7_BSC_D6_INV2_GTI0C02_2B	P14_7	-
34	GND	-	-
35	P11_7_INV2_GTETRGB_MBX_HINT#	P11_7*2	SW11-3: OFF, SW11-4: ON
36	GND	-	-
37	P02_4_V1833_2_INV2_GTI0C01_3A	P02_4*1	SW7-4: OFF, SW9-6: ON
38	P02_5_V1833_2_INV2_GTI0C01_3B	P02_5*1	
39	P02_6_V1833_2_INV2_GTI0C01_4A	P02_6*1	
40	GND	-	-
41	P02_4_V1833_2_INV2_ENCIFCK01	P02_4*1	SW7-4: OFF, SW9-6: OFF
42	P02_5_V1833_2_INV2_ENCIFOE01	P02_5*1	
43	P02_6_V1833_2_INV2_ENCIFDO01	P02_6*1	
44	P02_7_V1833_2_BSC_A13_INV2_ENCIFDI01_PMOD2_RTS2#	P02_7*1	SW7-4: OFF
45	GND	-	-
46	P09_7_BSC_A3_INV2_ENCIFCK06_ETHSW_TDMAOUT1_ESC_LINKACT2_MDV4	P09_7	-
47	P10_0_BSC_A4_XSPI1_IRQ10_INV2_ENCIFOE06_ETHSW_TDMAOUT2_MDV5	P10_0	-
48	P09_6_BSC_A2_INV2_ENCIFDO06_ETHSW_TDMAOUT0	P09_6*1	SW7-7: OFF, SW7-8: ON 以外*3
49	P15_7_V1833_4_INV2_ENCIFDI06	P15_7*1	SW7-5: OFF
50	GND	-	-

*1: バススイッチ IC を経由して接続されています。INV2 使用時は J15 と J18 を 2-3 Short に、SW10-2 と SW10-3 を OFF に設定して下さい。

*2: SW11 を経由して接続されています。

*3: この信号は NAND Flash 制御信号としても使用されているため、インバータボードインタフェース用信号として使用する場合は SW7-7, 8 を OFF, ON (NAND Flash 制御信号として使用) 以外に設定する必要があります。




図 7-22 インバータボードインタフェースコネクタ INV2(J50)使用時のスイッチ設定

表 7-32 インバータボードインタフェースコネクタ INV3(J51)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回 路設定
1-4	P24V_INV	-	-
5-8	GND_24V	-	-
9	INV3_AN206	-	-
10	NC	-	-
11	p1v8_LDO	-	-
12	GND	-	-
13	NC	-	-
14	NC	-	-
15	NC	-	-
16	GND	-	-
17, 18	INV_3V3	-	-
19, 20	GND	-	-
21	P18_5_V1833_3_INV3_MCLK20	P18_5*1	SW7-6: OFF
22	P18_6_V1833_3_INV3_MDAT20	P18_6*1	
23	P23_1_V1833_1_INV3_MCLK21	P23_1*1	SW7-2: OFF
24	P23_2_V1833_1_INV3_MDAT21	P23_2*1	
25	P25_0_V1833_1_INV3_MCLK22	P25_0*1	
26	P24_5_V1833_1_PCIE_RSTOUTB_INV3_MDAT22	P24_5	-
27	GND	-	-
28	P03_6_V1833_6_INV3_GTIOC01_0A	P03_6*1	SW7-1: OFF
29	P03_7_V1833_6_INV3_GTIOC01_0B	P03_7*1	
30	P04_1_V1833_6_INV3_GTIOC01_1A	P04_1*1	
31	P04_0_V1833_6_INV3_GTIOC01_1B	P04_0*1	
32	P04_2_V1833_6_INV3_GTIOC01_2A	P04_2*1	
33	P04_3_V1833_6_INV3_GTIOC01_2B	P04_3*1	
34	GND	-	-
35	P07_7_INV3_GTETRGC	P07_7	-
36	GND	-	-
37	P15_0_INV3_GTIOC02_3A	P15_0*1	SW7-1: OFF, SW9-7: ON
38	P15_1_INV3_GTIOC02_3B	P15_1*1	SW7-4: OFF, SW9-7: ON
39	P15_2_INV3_GTIOC02_4A	P15_2*1	SW9-7: ON
40	GND	-	-
41	P15_0_INV3_ENCIFCK02	P15_0*1	SW7-1: OFF, SW9-7: OFF
42	P15_1_INV3_ENCIFOE02	P15_1*1	SW7-4: OFF, SW9-7: OFF
43	P15_2_INV3_ENCIFDO02	P15_2*1	SW9-7: OFF
44	P15_3_BSC_D10_INV3_ENCIFDI02	P15_3	-
45	GND	-	-
46	P05_0_V1833_5_HSPI_IO2_INV3_ENCIFCK05	P05_0*1	SW7-7: OFF, SW7-8: OFF
47	P05_1_V1833_5_HSPI_IO3_INV3_ENCIFOE05_PMOD2_RST	P05_1*1	
48	P05_2_V1833_5_INV3_ENCIFDO05	P05_2*1	SW7-7: OFF, SW7-8: OFF, R188: Fit
49	P05_3_V1833_5_HSPI_IO4_INV3_ENCIFDI05_PMOD2_RXD2	P05_3*1	SW7-7: OFF, SW7-8: OFF
50	GND	-	-

*1: バススイッチ IC を経由して接続されています。INV3 使用時は J15 と J39 を 2-3 Short に、SW10-2 と SW10-6 を OFF に、J25 を 1-2 Short に設定して下さい。




図 7-23 インバータボードインタフェースコネクタ INV3(J51)使用時のスイッチ設定

表 7-33 インバータボードインタフェースコネクタ INV4(J52)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回 路設定
1-4	P24V_INV	-	-
5-8	GND_24V	-	-
9	INV4_AN207	-	-
10	NC	-	-
11	p1v8_LDO	-	-
12	GND	-	-
13	NC	-	-
14	NC	-	-
15	NC	-	-
16	GND	-	-
17, 18	INV_3V3	-	-
19, 20	GND	-	-
21	P23_5_V1833_1_INV4_MCLK30	P23_5*1	SW7-2: OFF
22	P23_6_V1833_1_INV4_MDAT30	P23_6*1	
23	P09_3_BSC_CS0#_INV4_MCLK31	P09_3*1	SW9-3: OFF
24	P09_4_BSC_RD#_INV4_MDAT31	P09_4*1	SW7-7: OFF, SW7-8: ON 以外*3
25	P23_7_V1833_1_INV4_MCLK32	P23_7*1	SW7-2: OFF
26	P24_0_V1833_1_BSC_DREQ_INV4_MDAT32	P24_0*1	
27	GND	-	-
28	P16_0_V1833_4_XSPI1_CS1#_INV4_GTI0C03_0A_PMOD1_RST	P16_0	-
29	P16_1_V1833_4_INV4_GTI0C03_0B	P16_1*1	SW7-3: OFF
30	P16_3_V1833_4_INV4_GTI0C03_1A_PMOD1_SSL02	P16_3*1	SW7-5: OFF
31	P16_2_V1833_4_INV4_GTI0C03_1B_PMOD1_SSL01	P16_2*1	
32	P16_4_V1833_4_INV4_GTI0C03_2A_PMOD1_MISO0	P16_4*1	
33	P16_5_V1833_4_INV4_GTI0C03_2B_PMOD1_MOSI0	P16_5*1	
34	GND	-	-
35	P02_0_V1833_2_INV4_GTETRGD_ETHSW_PTPOUT0	P02_0*1	SW7-4: OFF
36	GND	-	-
37	P16_6_V1833_4_INV4_GTI0C03_3A	P16_6*1	SW9-8: ON, SW12-5: ON
38	P16_7_V1833_4_INV4_GTI0C03_3B	P16_7*1	SW7-3: OFF, SW9-8: ON, SW12-5: ON
39	P17_0_V1833_4_INV4_GTI0C03_4A	P17_0*1*2	SW9-8: ON, SW12-5: ON, SW13-1: ON, SW13-2: OFF
40	GND	-	-
41	P16_6_V1833_4_INV4_ENCIFCK03	P16_6*1	SW9-8: OFF, SW12-5: ON
42	P16_7_V1833_4_INV4_ENCIFOE03	P16_7*1	SW7-3: OFF, SW9-8: OFF, SW12-5: ON
43	P17_0_V1833_4_INV4_ENCIFDO03	P17_0*1*2	SW9-8: OFF, SW12-5: ON, SW13-1: ON, SW13-2: OFF
44	P17_1_V1833_4_XSPI1_IO7_INV4_ENCIFDI03	P17_1*2	SW13-6: ON, SW13-7: OFF
45	GND	-	-
46	P09_1_BSC_WE1#_INV4_ENCIFCK07_MDV1	P09_1	-
47	P08_7_BSC_A8_INV4_ENCIFOE07	P08_7*1	SW9-3: OFF
48	P09_0_BSC_WE0#_INV4_ENCIFDO07_ETHSW_PTPOUT1_MDV0	P09_0	-
49	P17_5_INV4_V1833_3_ENCIFDI07	P17_5*1	SW7-6: OFF
50	GND	-	-

*1: バススイッチ IC を経由して接続されています。INV4 使用時は J15 と J18 を 2-3 Short に、SW10-2 と SW10-3 を OFF に設定して下さい。

*2: SW13 を経由して接続されています。

*3: この信号は NAND Flash 制御信号としても使用されているため、インバータボードインタフェース用信号として使用する場合は SW7-7, 8 を OFF, ON (NAND Flash 制御信号として使用) 以外に設定する必要があります。




図 7-24 インバータボードインタフェースコネクタ INV4(J52)使用時のスイッチ設定

7.18 RMW インタフェース

本ボードには、モータ制御評価用の開発支援ツールである RMW（Renesas Motor Workbench）を用いた評価に使用する通信ボード（RTK0EMXC90Z00000BJ）とシリアル通信で接続するためのコネクタ（J40）を搭載しています。RMW インタフェースコネクタ（J40）の信号接続を表 7-34 に示します。

表 7-34 RMW インタフェースコネクタ(J40)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回 路設定
1	GND	-	-
2	P06_6 RMW_RXD4	P06_6	-
3	P06_7 RMW_TXD4	P06_7	-
4	p3v3	-	-

7.19 ピンヘッダおよびソケット

本ボードには、表 7-35 に示す 2.54 mm ピッチのピンヘッダまたはソケットを搭載しています。それぞれのピンヘッダまたはソケットの信号接続を表 7-36～表 7-39 に、使用時のスイッチ設定を図 7-25～図 7-27 に示します。

表 7-35 ピンヘッダおよびソケット一覧

機能	リファレンス	端子数	概要
バスインタフェース (BSC1, BSC2)	J46	40 (20 x 2)	アドレス線他
	J47	40 (20 x 2)	データ線他
GPIO コネクタ	J55	14 (7 x 2)	デジタルポート用
ADC コネクタ	J56	14 (7 x 2)	アナログポート用

表 7-36 BSC1 (J46)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用 回路設定
1	P01_0_V1833_2_BSC_A0_INV1_GTIOC00_4A_ENCIFO00	P01_0*1	SW7-3 : OFF
2	p3v3	-	-
3	P09_5_BSC_A1_INV1_ENCIFO04_MDV2	P09_5	-
4	P00_0_V1833_2_BSC_A16_INV1_GTIOC00_0A	P00_0*1	SW7-3: OFF
5	P09_6_BSC_A2_INV2_ENCIFO06_ETHSW_TDMAOUT0	P09_6*1	SW7-7: OFF, SW7-8: ON 以外*2
6	P00_1_V1833_2_BSC_A17_INV1_GTIOC00_0B	P00_1*1	SW7-3: OFF
7	P09_7_BSC_A3_INV2_ENCIFO06_ETHSW_TDMAOUT1_ES C_LINKACT2_MDV4	P09_7	-
8	P00_2_V1833_2_BSC_A18_INV1_GTIOC00_1B	P00_2*1	SW7-3: OFF
9	P10_0_BSC_A4_XSPI1_IRQ10_INV2_ENCIFO06_ETHSW_T DMAOUT2_MDV5	P10_0	-
10	P00_3_V1833_2_BSC_A19_INV1_GTIOC00_1A	P00_3*1	SW7-3: OFF
11	GND	-	-
12	P00_4_V1833_2_BSC_A20_INV1_GTIOC00_2A	P00_4*1	SW7-3: OFF
13	P10_1_BSC_A5_ESC_LED RUN_ETHSW_TDMAOUT3_MDB	P10_1	-
14	P00_5_V1833_2_BSC_A21_INV1_GTIOC00_2B	P00_5*1	SW7-3: OFF
15	P08_5_BSC_A6_XSPI1_IRQ8	P08_5*1	SW9-3: OFF
16	P00_6_V1833_2_BSC_A22_INV1_GTIOC00_3A_ENCIFO06	P00_6*1	SW7-3: OFF
17	P08_6_BSC_A7	P08_6*1	SW9-3: OFF
18	P00_7_V1833_2_BSC_A23_INV1_GTIOC00_3B_ENCIFO06	P00_7*1	SW7-3: OFF
19	P08_7_BSC_A8_INV4_ENCIFO07	P08_7*1	SW9-3: OFF
20	P01_4_V1833_2_BSC_CS5#	P01_4*1	SW7-3: OFF
21	P02_3_V1833_2_BSC_A9_GMAC1_PTPTRG0	P02_3*1	SW7-4: OFF
22	P03_4_V1833_2_BSC_A24	P03_4*1	
23	P02_4_V1833_2_BSC_A10_INV2_GTIOC01_3A_ENCIFO06 GMAC1_PTPTRG1	P02_4*1	
24	P03_5_V1833_2_BSC_A25	P03_5*1	
25	P02_5_V1833_2_BSC_A11_INV2_GTIOC01_3B_ENCIFO06 GMAC2_PTPTRG1	P02_5*1	
26	P24_1_V1833_1_BSC_DACK_INV2_MCLK11	P24_1*1	SW7-2: OFF
27	P02_6_V1833_2_BSC_A12_INV2_GTIOC01_4A_ENCIFO06 GMAC2_PTPTRG0	P02_6*1	SW7-4: OFF
28	P24_0_V1833_1_BSC_DREQ_INV4_MDAT32	P24_0*1	SW7-2: OFF
29	GND	-	-
30	P01_2_V1833_2_BSC_BS#_INV1_MCLK00	P01_2*1	SW7-3: OFF
31	P02_7_V1833_2_BSC_A13_INV2_ENCIFO01_PMOD2_RTS2 #	P02_7*1	SW7-4: OFF
32	P09_3_BSC_CS0#_INV4_MCLK31	P09_3*1	SW9-3: OFF
33	P03_0_V1833_2_BSC_A14_INV2_MCLK10_PMOD2_CTS2#	P03_0*1	SW7-4: OFF
34	P01_5_V1833_2_BSC_CS2#_INV1_MDAT01	P01_5*1	SW7-3: OFF
35	P03_1_V1833_2_BSC_A15_ETHSW_PTPOUT3_INV2_MDAT 10	P03_1*1	SW7-4: OFF
36	P01_3_V1833_2_BSC_CS3#	P01_3*1	SW7-3: OFF
37	NC	-	-
38	P01_1_V1833_2_BSC_RD/WR#_INV1_ENCIFO06	P01_1*1	SW7-3: OFF
39	P09_4_BSC_RD#_INV4_MDAT31	P09_4*1	SW7-7: OFF, SW7-8: ON 以外*2
40	P24_2_V1833_1_BSC_TEND_INV2_MDAT11	P24_2*1	SW7-2: OFF

*1: バススイッチ IC を経由して接続されています。BSC1 使用時は J15 と J18 を 2-3 Short に、SW10-2 と SW10-3 を OFF に設定して下さい。

*2: この信号は NAND Flash 制御信号としても使用されているため、インバータボードインタフェース用信号として使用する場合は SW7-7, 8 を OFF, ON (NAND Flash 制御信号として使用) 以外に設定する必要があります。

表 7-37 BSC2 (J47)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回路 設定
1	P14_1_BSC_D0_INV2_GTIOC02_0A_USER_LED0	P14_1	-
2	P11_5_BSC_CKIO_INV1_GTETRG	P11_5	-
3	P14_2_BSC_D1_INV2_GTIOC02_0B_USER_LED1	P14_2	-
4	NC	-	-
5	P14_3_BSC_D2	P14_3 ^{*1}	SW11-8 : OFF, SW11-9: ON
6	NC	-	-
7	P14_4_BSC_D3_INV2_GTIOC02_1A	P14_4	-
8	NC	-	-
9	P14_5_BSC_D4_INV2_GTIOC02_1B_USER_LED2	P14_5	-
10	NC	-	-
11	GND	-	-
12	NC	-	-
13	P14_6_BSC_D5_INV2_GTIOC02_2A_USER_LED3	P14_6	-
14	NC	-	-
15	P14_7_BSC_D6_INV2_GTIOC02_2B	P14_7	-
16	NC	-	-
17	P15_0_BSC_D7_INV3_GTIOC02_3A_ENCIFCK02	P15_0 ^{*2}	SW7-1 : OFF
18	NC	-	-
19	P15_1_BSC_D8_INV3_GTIOC02_3B_ENCIFOE02	P15_1 ^{*2}	SW7-4: OFF
20	NC	-	-
21	P15_2_BSC_D9_INV3_GTIOC02_4A_ENCIFDO02	P15_2	-
22	NC	-	-
23	P15_3_BSC_D10_INV3_ENCIFDI02	P15_3	-
24	NC	-	-
25	P15_4_BSC_D11_PMOD2_GPIO0	P15_4 ^{*1}	SW13-3 : OFF, SW13-4: ON, SW13-5 : OFF
26	NC	-	-
27	P15_5_BSC_D12_PMOD2_GPIO1	P15_5 ^{*1}	SW13-8: OFF, SW13-9: ON, SW13-10 : OFF
28	NC	-	-
29	GND	-	-
30	NC	-	-
31	P01_6_V1833_2_BSC_D13_INV1_MCLK02	P01_6 ^{*2}	SW7-4: OFF
32	NC	-	-
33	P01_7_V1833_2_BSC_D14_INV1_MDAT02	P01_7 ^{*2}	SW7-4: OFF
34	P09_2_BSC_WAIT#_INV1_ENCIFDI04	P09_2	-
35	P02_2_V1833_2_BSC_D15_GMAC0_PTPTRG1	P02_2 ^{*2}	SW7-4: OFF
36	P09_0_BSC_WE0#_INV4_ENCIFDO07_ETHSW_PTPOUT1_MDV0	P09_0	-
37	NC	-	-
38	P09_1_BSC_WE1#_INV4_ENCIFCK07_MDV1	P09_1	-
39	NC	-	-
40	P02_1_V1833_2_BSC_AH#_PMOD1_IRQ2_GMAC0_PTPTRG0	P02_1 ^{*2}	SW7-4: OFF

*1: SW11 または SW13 を経由して接続されています。

*2: バススイッチ IC を経由して接続されています。BSC2 使用時は J18 を 2-3 Short に、SW10-3 を OFF に設定して下さい。

表 7-38 GPIO コネクタ (J55)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回路 設定
1	GND	-	-
2	GND	-	-
3	P12_6_IOPORTS_MDAT40	P12_6	-
4	P12_5_IOPORTS_MCLK40	P12_5	-
5	P10_5_IOPORTS_GPIO	P10_5	-
6	P10_6_IOPORTS_GPIO	P10_6	-
7	P10_7_IOPORTS_GPIO	P10_7	-
8	P12_7_IOPORTS_GPIO	P12_7	-
9	p3v3	-	-
10	P13_4_IOPORTS_GPIO	P13_4	-
11	P13_0_IOPORTS_GPIO	P13_0	-
12	P23_4_V1833_1_IOPORTS_GPIO_ETHSW_PTPOUT2	P23_4 ^{*1}	SW7-2 : OFF
13	GND	-	-
14	GND	-	-

^{*1}: バススイッチ IC を経由して接続されています。GPIO コネクタ使用時は J15 を 2-3 Short に、SW10-2 を OFF に設定して下さい。

表 7-39 ADC コネクタ (J56)の信号接続

ピン	信号名	MPU ポート	コンフィグレーション用回路 設定
1	GND	-	-
2	ADC_AN203	-	-
3	ADC_AN202	-	-
4	ADC_AN201	-	-
5	ADC_AN200	-	-
6	ADC_AN103	-	-
7	ADC_AN102	-	-
8	ADC_AN101	-	-
9	ADC_AN100	-	-
10	ADC_AN003	-	-
11	ADC_AN002	-	-
12	ADC_AN001	-	-
13	ADC_AN000	- ^{*1}	SW14-1 : OFF, SW14-2 : ON
14	GND	-	-

^{*1}: SW14 を経由して接続されています。




図 7-25 BSC1 (J46)、BSC2 (J47) 使用時のスイッチ設定




図 7-26 GPIO コネクタ (J55) 使用時のスイッチ設定




図 7-27 ADC コネクタ (J56) 使用時のスイッチ設定

7.20 テストポイント

本ボードは、電源や信号のモニタ用に表 7-40、図 7-28 に示すテストポイントを用意しています。全てのテストポイントはパッドのみであり、部品は実装されていません。

表 7-40 テストポイント一覧

リファレンス	概要	リファレンス	概要
TP1	EXTCLKIN	TP17	ESC_LINKACT0 (P08_3)
TP2	cVBUS	TP18	ESC_LINKACT1 (P08_4)
TP3	P3V3_USB_PD	TP19	ESC_LINKACT2 (P09_7)
TP4	P15V	TP20	USER_LED0 (P13_3)
TP5	P12V	TP21	USER_LED1 (P13_5)
TP6	p3v3	TP22	USER_LED2 (P10_2)
TP7	p1v8	TP23	USER_LED3 (P10_3)
TP8	p1v1_Q	TP24	GND
TP9	p1v1	TP25	GND
TP10	p1v8_LDO	TP26	GND
TP11	INV_3V3	TP27	GND
TP12	ETH_VDD10	TP28	p5v0
TP13	ETH_VDD25	TP29	p3v3_LDO
TP14	PCIE3V3	TP30	P13_2_SD1_IOVS
TP15	ESC_LEDERR (P06_3)	TP31	P15_4_ESC_I2CCLK
TP16	ESC_LEDERR (P06_3)	TP32	P15_5_ESC_I2CDATA




図 7-28 テストポイント配置 (Top Side)

8. 認証

本ボードは、以下の認証、基準に準拠しています。注意書きと免責事項については、このマニュアルの冒頭を参照してください。

8.1 EMI/EMC 基準

- FCC Notice (Class A)



本デバイスは FCC コンプライアンスのパート 15 に準拠しています。運用は次の 2 つの条件の対象となります。(1) 本デバイスが有害な干渉を生じてはならない (2) 本デバイスは、望ましくない動作を引き起こす可能性のある干渉も含め、いかなる干渉も受け入れなければならない。

【注意】 この機器は、FCC ルールの Part 15 に準拠する Class A デジタル機器に対する制限に適合することを試験し確認しています。それらの制限は、一般の住環境に設置された際に危害を及ぼさないよう適切な保護を提供するように設計されたものです。この機器は、RF エネルギーを生成・使用し、また放出可能で、指定の方法に従わずに設置し使用した場合に、無線通信に有害な干渉を起こす可能性があります。しかしながら、特定の実装環境で干渉が起こらないという保証はありません。本装置をオンオフすることにより無線やテレビ受信に有害な干渉を及ぼしていると判断される場合は、下記の対策を講じて干渉を補正してください。

- 受信アンテナの方向や設置場所を変える
- 装置とレシーバをさらに離す
- 装置を接続するコンセントをレシーバが接続してあるコンセントとは異なる回路のコンセントにする
- 販売店もしくは経験豊富な無線/TV 技術者に相談する

- カナダ イノベーション・科学経済開発省 (Innovation, Science and Economic Development Canada) ICES-003 への準拠
- CAN ICES-3 (A)/NMB-3(A)

- CE Class A (EMC)



本製品は、電磁環境適合性の指示 2014/30/EU に関連する加盟国の法規制の共通化に関する協議会指示に示された要件に従っていることを確認されています。

警告 – 本製品はクラス A 製品です。各国の国内環境によっては、本製品の使用により無線障害が発生し、その場合ユーザは障害を除くための適切な対策を講じる必要が生じる可能性があります。

- UKCA Class A (EMC)



本製品は、次の関連する英国法定文書 (およびその改正) に適合しています :
2016 No.1091 Electromagnetic Compatibility Regulations 2016.

警告 – 本製品はクラス A 製品です。家庭環境では、この製品は電波干渉を引き起こす可能性があります。その場合、ユーザはこの干渉を修正するための適切な対策を講じる必要があります。

8.2 材料の選定、消費、リサイクル、および廃棄の標準

- EU RoHS
- 中国 SJ/T 113642014、10 年間の環境保護使用期間
- WEEE 指令 (2012/19/EU) および 2013 年電気電子機器廃棄物規制



WEEE (電気電子機器廃棄物) 規制では、電気電子機器廃棄物の収集、リサイクル、または処分について生産者に責任が課されています。これらの規制に基づく WEEE の返品は、英国および欧州連合に適用されます。

この装置 (すべての付属品を含む) は家庭用ではありません。使用後の機器は家庭廃棄物として処分できず、WEEE は環境に配慮した方法で処理、リサイクル、処分する必要があります。

Renesas Electronics Europe GmbH は、耐用年数が終了した機器を引き取ることができます。このサービスへの登録は次のとおりです :

<https://www.renesas.com/eu/en/support/regional-customer-support/weee>

8.3 安全規格

- UL 94V-0

9. 設計、製造情報

本ボードの設計および製造に関する情報は、renesas.com/rzt2n-evk で入手可能な「RZ/T2N Evaluation Board Design Package」に記載されています。

- 設計パッケージファイル名：rzt2n-evaluation-board-v1-designpackage.zip
- 設計パッケージの内容

表 9-1 RZ/T2N Evaluation Board Design Package の内容

ファイルタイプ	内容	ファイル/フォルダ名
ファイル (PDF)	回路図	rzt2n-evaluation-board-v1-schematic
ファイル (PDF)	設計図面	rzt2n-evaluation-board-v1-mechdwg
ファイル (PDF)	3D 図面	rzt2n-evaluation-board-v1-3d
ファイル (xlsx)	BOM	rzt2n-evaluation-board-v1-BOM
フォルダ (zip)	製造ファイル	rzt2n-evaluation-board-Manufacturing Files
フォルダ (zip)	設計ファイル	rzt2n-evaluation-board-Design Files

10. ウェブサイトおよびサポート

以下の URL から、本ボードおよび RZ ファミリ MPU に関する情報、ツールやドキュメントのダウンロード、サポートを利用できます。

RZ/T2N Evaluation Board リソース

renesas.com/rzt2n-evk

RZ 製品情報


renesas.com/rz

Renesas サポート

renesas.com/support

11. 付録

本ボード上の各コンポーネントの配置を示します。



改訂記録	RZ/T2N グループ RZ/T2N Evaluation Board マニュアル
------	--

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2026 年 11 月 4 日	－	初版発行

RZ/T2N グループ
RZ/T2N Evaluation Board マニュアル

発行年月日 2026 年 11 月 4 日 Rev.1.00

発行 ルネサス エレクトロニクス株式会社
〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

RZ/T2N Group