

# RZ/N2H グループ

RZ/N2H Evaluation Board

ユーザーズマニュアル

RZ/N シリーズ(リアルタイム制御)

RZファミリ

64-Bit & 32-Bit Arm®-Based High-End MPUs

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

#### ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよび これらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害(お客様 または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、 複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図して おります。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等 当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。)から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。)によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および 技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定 めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

#### 本社所在地

〒135-0061 東京都江東区豊洲 3-2-24(豊洲フォレシア)

www.renesas.com

#### 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属 します。

#### お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

# 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

#### 1. 静電気対策

CMOS製品の取り扱いの際は静電気防止を心がけてください。CMOS製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS製品を実装したボードについても同様の扱いをしてください。

#### 2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

#### 3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

#### 4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

#### 5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

#### 6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}$ (Max.)から  $V_{IH}$ (Min.)までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}$ (Max.)から  $V_{IH}$ (Min.)までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

#### 7. リザーブアドレス(予約領域)のアクセス禁止

リザーブアドレス (予約領域)のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

#### 8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

#### 免責事項

本製品 RZ/N2H Evaluation Board を使用することにより、お客様は下記条件に同意されたものとみなされます。下記条件は、<a href="https://www.renesas.com/us/en/legal-notices">https://www.renesas.com/us/en/legal-notices</a> に記載されている弊社の一般利用条件に追加されるものであり、下記条件と一般利用条件との間に不一致がある場合は下記条件が優先します。

ルネサスは、RZ/N2H Evaluation Board に瑕疵がないことを保証するものではありません。RZ/N2H Evaluation Board の使用結果および性能に関する危険については、すべてお客様が負うものとします。RZ/N2H Evaluation Board は、明示的または黙示的を問わず、一切の保証を伴わずに「現状のまま」で弊社により提供されます。当該保証には良好な出来栄え、特定目的への適合性、商品性、権限および知的財産権の非侵害についての黙示の保証が含まれますが、これらに限られません。弊社は、かかる一切の保証を明示的に否認します。

弊社は、RZ/N2H Evaluation Board を完成品と考えていません。したがって、RZ/N2H Evaluation Board はリサイクル、制限物質、電磁環境適合性の規制など、完成品に適用される一部の要件にまだ準拠していない場合があります。 RZ/N2H Evaluation Board の認証(Certification)および準拠(Compliance)に関する情報は、「認証」の章をご参照ください。キットユーザが居る地域ごとに適用されるあらゆる地域的な要件に対する適合性を確認することは、全てその製品ユーザの責任であるものとします。

弊社または関連会社は、逸失利益、データの損失、契約機会の損失、取引上の損失、評判や信用の棄損、経済的損失、再プログラミングやリコールに伴う費用については(前述の損失が直接的であるか間接的であるかを問わず)一切責任を負いません。また、弊社または関連会社は、RZ/N2H Evaluation Board の使用に起因または関連して生じるその他の特別、付随的、結果的損害についても、直接的であるか間接的であるかを問わず、弊社またはその関連会社が当該損害の可能性を指摘されていた場合でも、一切責任を負いません。

弊社は本書に記載されている情報を合理的な注意を払って作成していますが、当該情報に誤りがないことを保証するものではありません。また、弊社は本書に記載されている他のベンダーにより示された部品番号のすべての適用やパラメータが正確に一致していることを保証するものでもありません。本書で提供される情報は、弊社製品の使用を可能にすることのみを目的としています。本書により、または弊社製品と関連して、知的財産権に対する明示または黙示のライセンスが許諾されることはありません。弊社は、製品の仕様および説明を予告なしに随時変更する権利を留保します。本書に記載されている情報の誤りまたは欠落に起因する損害がお客様に生じた場合においても弊社は一切その責任を負いません。弊社は、他社のウェブサイトに記載されている情報の正確性については検証できず、一切責任を負いません。

#### 注意事項

本製品は、周囲温度および湿度を制御された実験室の環境でのみ使用されることを前提としています。本製品と高感度機器間には安全な距離を置いてください。実験室、教室、研究エリアもしくは同種のエリア以外での使用は、EMC 指令の保護要件への準拠を無効にし、起訴される可能性があります。

本製品は、RF エネルギーを生成・使用し、また放出可能で、無線通信に有害な干渉を起こす可能性があります。しかしながら、特定の実装環境で干渉が起こらないという保証はありません。本装置をオンオフすることにより無線やテレビ受信に有害な干渉を及ぼしていると判断される場合は、下記の対策を講じて干渉を補正してください。

- ・附属のケーブルが装置をまたがらないようにする
- ・受信アンテナの方向を変える
- 装置とレシーバをさらに離す
- ・装置を接続するコンセントをレシーバが接続してあるコンセントとは異なる回路のコンセントにする
- ・使用していないときは装置の出力を下げる
- ・販売店もしくは経験豊富な無線/TV 技術者に相談する
- 注:可能なかぎりシールドインタフェースケーブルを使用してください。
- 本製品は、EMC事象の影響を受ける可能性があります。影響を軽減するために、下記の対策をとってく ださい。
- ・製品使用中は製品の 10 メートル以内で携帯電話を使用しない
- ・装置取扱時には ESD に関する注意事項を順守する

本評価キットは、最終製品の理想的なリファレンス設計を表すものではなく、最終製品の規制基準を満足するものでもありません。

#### 所有権通知

本書に含まれるすべてのテキスト、グラフィック、写真、商標、ロゴ、挿絵、コンピュータコード (総称してコンテンツ)は、ルネサスが所有、管理、またはライセンスを保持するものであり、トレードドレス法、著作権法、特許法および商標法、その他の知的財産権法、不正競争法で保護されています。本書に明示的に記述されている場合を除いて、ルネサスから事前に承諾書を得ることなく、本書の一部またはコンテンツを、公開または頒布目的で、あるいは営利目的で、コピー、複製、再版、掲載、開示、エンコード、翻訳、伝送すること、およびいかなる媒体においても配布することは禁じられています。

# このマニュアルの使い方

# 1. 目的と対象者

このマニュアルは、Evaluation Board ハードウェア概要と電気的特性をユーザに理解していただくためのマニュアルです。様々な周辺装置を使用して、Evaluation Board プラットフォーム上のサンプルコードを設計するユーザを対象にしています。

このマニュアルは、Evaluation Board 製品の機能概観を含みますが、組み込みプログラミングまたはハードウェア設計ガイドのためのマニュアルではありません。

このマニュアルを使用する場合、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

RZ/N2H Evaluation Board では次のドキュメントを用意しています。ドキュメントは最新版を使用してください。最新版はルネサスエレクトロニクスのホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
ユーザーズマニュアル	評価ボードハードウェア仕様の説明	RZ/N2H Evaluation Board ユーザーズマニュアル	R20UT5522JJ (本マニュアル)
クイックスタートガイド	電源投入から初期動作確認までを説明	RZ/N2H Evaluation Board クイックスタートガイド	R20QS0056JJ
ユーザーズマニュアル ハードウェア編	ハードウェアの仕様(ピン配置、メモリマップ、周辺機能の仕様、電気的特性、タイミング)と動作説明	RZ/T2H および RZ/N2H グルー プ ユーザーズマニュアル ハー ドウェア編	R01UH1039JJ

# 2. 略語および略称の説明

略語/略称	英語名	備考
ADC	Analog-to-Digital Converter	A/D コンバータ
bps	bits per second	転送速度を表す単位、ビット/秒
CAN	Controller Area Network	コントローラエリアネットワーク
CPU	Central Processing Unit	中央処理装置
DIP	Dual In-line Package	電子部品パッケージの一種
DNF	Do Not Fit	未実装
EEPROM	Electronically Erasable Programmable Read Only Memory	不揮発性メモリの一種
ESC	EtherCAT Slave Controller	EtherCAT スレーブコントローラ
ESD	Electrostatic Discharge	静電気放電
EtherCAT	Ethernet for Control Automation Technology	産業用イーサネット
GPT	General PWM Timer	ジェネラル PWM タイマ
I <sup>2</sup> C (IIC)	Philips™ Inter-Integrated Circuit Connection Bus	フィリップス社が提唱したシリアル通信方式
J-Link™	SEGGER debug probe	SEGGER 社デバッグプローブ(エミュレータ)
J-Link™ OB	SEGGER On-board debug probe	SEGGER 社オンボードデバッグプローブ (エミュレータ)
IRQ	Interrupt Request	割り込み要求
LCD	Liquid Crystal Display	液晶ディスプレイ
LED	Light Emitting Diode	発光ダイオード
MAC	Media Access Control	メディアアクセス制御
MCU	Micro controller Unit	マイクロコントローラユニット
MPU	Micro Processor Unit	マイクロプロセッサユニット
MTU	Multi-Function Timer Pulse Unit	マルチファンクションタイマパルスユニット
n/a (NA)	Not Applicable	未対応
n/c (NC)	Not Connected	未接続
OTG	On-The-Go	USB機器同士を直接接続して使用する USB インタフェース規格
OTP	One-Time Programmable (Memory)	ワンタイムプログラマブル(メモリ)
PC	Personal Computer	パーソナルコンピュータ
PCB	Printed Circuit Board	プリント基板
PCle	PCI Express	PCI エクスプレス
POE	Port Output Enable	ポートアウトプットイネーブル
POEG	Port Output Enable for GPT	GPT 用ポートアウトプットイネーブル
PWM	Pulse Width Modulation	パルス幅変調
RAM	Random Access Memory	ランダムアクセスメモリ
RGMII	Reduced Gigabit Media-Independent Interface	論理層と物理層をつなぐ インタフェース
RMII	Reduced Media-Independent Interface	論理層と物理層をつなぐ インタフェース
ROM	Read Only Memory	リードオンリーメモリ
SCI	Serial Communications Interface	シリアルコミュニケーションインタフェース
SEI	System Error Interrupt	システムエラー割り込み
SPI	Serial Peripheral Interface	シリアルペリフェラルインタフェース
UART	Universal Asynchronous Receiver/Transmitter	調歩同期式シリアルインタフェース
USB	Universal Serial Bus	シリアルバス規格の一種

# 目次

1. 概	t要	9
1.1	目的	9
1.2	特徵	
1.3	ボード仕様	
	· · · · · · · · · · · · · · · · · · ·	
2. 雷	源	12
2.1		
2.2	電源投入、遮断方法	
2.3	電流測定用コネクタ	
2.5	电ル州に用コイノノ	13
3 <del>/</del> 18	iードレイアウト	14
3.1	· コンポーネントレイアウト	
3.1		
-	ボード寸法	
3.3	部品配置	
⁄1 <del>1.</del> ⊅	· 続関係	17
4.1	ボード内部の接続関係	
4.2	デバッグ環境の接続	18
	= 10 10 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	4.0
5. R	Z/N2H 端子機能一覧	19
_		
	ンフィグレーション用回路	
6.1	コンフィグレーション用回路の種類	
6.2	出荷時のコンフィグレーション	48
6.3	スイッチによるコンフィグレーション	49
6.3.1	モード設定スイッチ DSW3	49
6.3.2	信号機能選択スイッチ DSW2, DSW4~DSW9, DSW12~DSW21	50
6.4	ジャンパによるコンフィグレーション	57
6.4.1	I/O 電源選択ジャンパ JP6~JP9, JP21, JP23, JP35	57
6.4.2	デバッグ機能選択ジャンパ JP40	57
6.4.3		58
6.4.4		
6.4.5		
6.5	オプションリンクによるコンフィグレーション	
6.5.1		
6.5.2		
0.0.2		
7. ユ	.一ザ回路	61
7.1	リセット回路	_
7.2	クロック回路	
7.3	スイッチ	-
7.4	LED	
7.5	ポテンショメータ	
7.6	Pmod™	
7.7	Grove	
7.8	QWIIC	
7.0 7.9	mikroBUS™	
7.10	USB シリアル変換	
7.10	USB クリアル変換 SPI メモリ	
7.11	LPDDR4	
7.12	SD、eMMC	• • • • • • • • • • • • • • • • • • • •
	·	
	CAN RS485 インタフェース	
1.10	NO400 1 ファフェーヘ	80

7.16 USB	87
7.17 Ethernet システム	91
7.18 PCle	
7.19 LCD インタフェース	101
7.20 シリアルホストインタフェース	104
7.21 ピンヘッダ	106
7.22 テストピン	125
8. コード開発	126
8.1 概要	126
8.2 モードサポート	126
8.3 アドレス空間	126
· · · · · · · · · · · · · · · · · · ·	
9. 使用上の注意	127
9.1 XTALSEL 端子処理について	127
9.2 RGB-HDMI 変換ボードの使用について	127
10. サポート	128
11. 付録	120
1 1. 13 型本	129



# RZ/N2H Evaluation Board ユーザーズマニュアル

ユーザーズマニュアル

# 1. 概要

## 1.1 目的

本 Evaluation Board(以下本ボードと記載します)はルネサスマイクロプロセッサ用の評価ツールです。本マニュアルは、本ボードハードウェアの技術的要素を詳しく解説し、クイックスタートガイドでは、ソフトウェアのインストール、デバッグ環境を説明しています。

#### 1.2 特徴

本ボードは以下の特徴を含みます:

- ルネサスマイクロプロセッサのプログラミング
- ユーザコードのデバッギング
- スイッチ、LED、ポテンショメータ等のユーザ回路

本ボードはマイクロプロセッサの動作に必要な回路を全て備えています。

# 1.3 ボード仕様

ボード仕様を**表 1-1、表 1-2** に示します。

## 表 1-1 ボード仕様表(1)

項目	仕様
	型番: R9A09G087M44GBG <sup>*1</sup>
マイクロプロセッサ	パッケージ: 576-pin FCBGA
	内蔵メモリ: RAM 2MB
	OctaFlash: 512Mbit
	QSPI Serial Flash: 128Mbit
オンボードメモリ	I <sup>2</sup> C EEPROM: 16Kbit
	LPDDR4: 8GB
	eMMC: 32GB
	RZ/N2H メイン用: 25MHz
入力クロック	PCIe 用: 25MHz
	USB シリアル変換 IC 用: 12MHz
	電源入力: 15V/3A USB PD 対応 Type-C <sup>®</sup> コネクタ(CN13) / AC アダプタ用電源ジャック(J1) 24V/3A 2極端子台(J3)
	電源 IC: 24V 入力, 15V 出力
	電源 IC: 15V 入力, 12V 出力
電源	電源 IC: 15V 入力, 5V 出力
	電源 IC: 5V 入力, 3.3V, 1.8V, 1.1V, 2.5V (EtherPHY 用), 1.0V (EtherPHY 用) 出力
	電源 IC: 5V 入力, 0.8V 出力
	電源 IC: 5V 入力, 3.3V (PCIe x4 用) 出力
	電源 IC: 5V 入力, 3.3V (PCIe x1 用) 出力
	MIPI-10: 1.27mm ピッチ、10 ピンボックスヘッダ (CN23)
デバッグインタフェース	MIPI-20: 1.27mm ピッチ、20 ピンボックスヘッダ (CN24)
	J-Link™ OB: USB Micro-B (CN26)
スライドスイッチ	電源スイッチ: 単極双投式 x 1 (SW1)
	モード設定: 8極 x 1
ディップスイッチ	信号選択: 10 極 x 2、8 極 x 9、6 極 x 2、4 極 x 3、2 極 x 1
	ユーザスイッチ: 4 極 x 1
	リセットスイッチ x 1
プッシュスイッチ	ユーザスイッチ x 3
ポテンショメータ(AD 変換用)	単回転タイプ(10kΩ)
	電源用: 15V 用(黄) x 1、3.3V 用(緑) x 1
	ユーザ用: (緑) x 6, (黄) x 1, (赤) x 2、このうち(緑) x 4, (赤) x 1 は Ether-CAT ステータスと兼用
LED	Ethernet ステータス用: (緑) x 4、(黄) x 4 (RJ-45 内蔵)
	J-Link™ OB ステータス用: (黄) x 1
	コネクタ: RJ-45 x 4 (CN37、CN38、CN39、CN40)
Ethernet port	PHY: シングルチャネル PHY x 4
	USB Function: USB Mini-B (CN8)
USB	USB Host: USB Type-A (CN7)
	USB OTG: USB Micro-AB (CN9)
	コネクタ <sup>*2</sup> : 2.54mm ピッチ, 3 ピン x 1 (CN35)
CAN	CAN トランシーバ x 1
	1

<sup>\*1:</sup> 本製品搭載のデバイスでは OTP の評価は出来ません。

<sup>\*2:</sup> 製品にコネクタは実装されていません。

# 表 1-2 ボード仕様表(2)

項目	仕様		
20405	コネクタ*¹: 10 ピン x 1 (CN36)		
RS485	RS485 トランシーバ x 1		
LICDとHマル本格ノンクフェーフ	コネクタ: USB Mini-B (CN27)		
USB シリアル変換インタフェース	ドライバ: FT2232HQ		
D. J.M	PMOD-2A、6A: 12 ピンコネクタ (CN28)		
Pmod™	PMOD-3A: 12 ピンコネクタ (CN31)		
mikroBUS™	2.54mm ピッチ、8 ピン x 2 (CN33, CN34)		
Grove	2.00mm ピッチ、4 ピン x 2 (CN29, CN32)		
QWIIC	1.00mm ピッチ、4 ピン x 1 (CN30)		
Serial Host Interface	2.54mm ピッチ、14 ピン x 1 (CN41)		
LCDC	45 ピン FPC コネクタ x1 (CN20)		
SD	SD スロット x1 (CN21)、microSD スロット x1 (CN22)		
DOL	1 レーン 2 ポート / 2 レーン 1 ポート、 ルートコンプレックス/エンドポイント選択可能		
PCle	コネクタ:1 レーン用 x1 (CN12)、4 レーン用 x1 (CN11、2 レーン分のみ使用可能)		
	ENCIF: 30ピンx2 (CN44、CN51)、22ピンx1 (CN53)		
	DSMIF: 30ピンx2 (CN45、CN46)		
	GPT: 36ピンx2 (CN49、CN52)		
ピンヘッダ (2.54mm ピッチ)	ETHSW: 10 ピン x1 (CN48)		
	GMAC: 10 ピン x1 (CN47)		
	外部バス <sup>*1</sup> : 40 ピン x 2 (CN42、CN43)		
	ADC: 10 ピン x 2 (CN3、CN4)、16 ピン x2 (CN5、CN6)		

<sup>\*1:</sup> 製品にコネクタは実装されていません。

# 2. 電源

#### 2.1 供給電源仕様

本ボードは USB Type-C®コネクタ(CN13)と電源ジャック(J1)および 2 極端子台(J3)を搭載しており、これらのどれか一つから電源を供給することができます。供給電源の仕様を**表 2-1** に示します。

表 2-1	供給電源仕様
-------	--------

コネクタ	仕様および供給電圧
CN13	USB PD 対応 USB Type-C® VBUS 15V/3A DC <sup>*1</sup>
J1	2.0mm センタープラスの電源ジャック、15V/3A DC <sup>12</sup>
J3	5.08mm ピッチ 2 極端子台、24V/3A DC *3

<sup>\*1:</sup> CN13 から電源供給する場合は必ず 15V/3A に対応した USB 用 AC アダプタをご使用ください。

## 2.2 電源投入、遮断方法

本ボードには電源スイッチ (POWER\_SW スライドスイッチ) が搭載されています。電源投入時は、電源スイッチが OFF の状態で CN13、J1 または J3 に電源を接続し、電源スイッチを ON して電源供給を開始してください。電源供給を終了する場合は、電源スイッチを OFF した後、CN13、J1 または J3 から電源を取り外してください。電源スイッチの配置と操作方法を**図 2-1** に示します。




図 2-1 電源スイッチの配置と操作方法

<sup>\*2:</sup> Renesas Starter Kit など当社製ボードには 12V 電源や 5V 電源を供給する製品もありますが、本ボードに J1 から電源供給する場合は必ず 15V/3A の電源を使用し、12V 電源や 5V 電源を接続しないでください。

<sup>\*3:</sup> J3 から電源供給する場合は必ず 24V/3A が供給可能な安定化された電源をご使用ください。

# 2.3 電流測定用コネクタ

本ボードは電流測定用のコネクタを搭載しており、当該コネクタの 1-2 ピン間に電流計を挿入することで電流値を測定することができます。電流測定用コネクター覧を表 2-2 に示します。

表 2-2 電流測定用コネクター覧


	Z = - 5000007C/10 - 1 7 7 30
コネクタ	用途
JP5*1	RZ/N2Hの 0.8V 電源に供給される電源(CPU0V8)の電流測定用
JP11	RZ/N2H の 3.3V 電源に供給される電源(CPU3V3)の電流測定用
JP12	RZ/N2Hの VCC1833_0 電源に供給される電源(CPU_VCC1833_0)の電流測定用
JP13	RZ/N2Hの VCC1833_1 電源に供給される電源(CPU_VCC1833_1)の電流測定用
JP14	RZ/N2Hの VCC1833_2 電源に供給される電源(CPU_VCC1833_2)の電流測定用
JP15	RZ/N2Hの VCC1833_3 電源に供給される電源(CPU_VCC1833_3)の電流測定用
JP16	RZ/N2H の 1.1V 電源に供給される電源(CPU1V1)の電流測定用
JP18	RZ/N2H の 1.8V 電源に供給される電源(CPU1V8)の電流測定用
JP19	RZ/N2Hの VCC1833_4 電源に供給される電源(CPU_VCC1833_4)の電流測定用
JP20	RZ/N2Hの VCC1833_5 電源に供給される電源(CPU_VCC1833_5)の電流測定用
JP22	RZ/N2Hの VCC1833_6 電源に供給される電源(CPU_VCC1833_6)の電流測定用

<sup>\*1:</sup> 本コネクタは4ピンです。電流を測定する場合は1,3ピンと2,4ピンの間に電流計を挿入してください。

# 3. ボードレイアウト

## 3.1 コンポーネントレイアウト

本ボードのコンポーネントレイアウトを図3-1、図3-2に示します。



<sup>\*1:</sup>各機能の詳細は第7章を参照してください。

図 3-1 ボードレイアウト(部品面)

<sup>\*2:</sup>記載されている MAC アドレスは一例です。Ethernet ソフトウェアを実行する場合、ユニークな MAC アドレスを使用してください。



\*1:シリアル番号(4HA0062)は一例です。

図 3-2 ボードレイアウト(ハンダ面)

# 3.2 ボード寸法

本ボードの寸法およびコネクタ位置を**図 3-3 に**示します。ピンヘッダのスルーホールは、2.54mm のピッチのメッシュ上に配置されています。




図 3-3 ボード寸法図 (単位: mm)

#### 3.3 部品配置

本ボードの部品配置については「11付録」を参照してください。

# 4. 接続関係

## 4.1 ボード内部の接続関係

本ボードの各コンポーネントと RZ/N2H の接続関係を図 4-1 に示します。




図 4-1 ボード内部の接続関係

# 4.2 デバッグ環境の接続

本ボードとエミュレータおよびホスト PC 間の接続を**図 4-2** に、本ボード上の J-Link™ OB を使用する場合のホスト PC との接続を**図 4-3** に示します。




図 4-2 デバッグ環境の接続関係(エミュレータ)




図 4-3 デバッグ環境の接続関係(J-Link™ OB)

# 5. RZ/N2H 端子機能一覧

本ボードで使用する RZ/N2H の端子機能一覧を**表 5-1~表 5-24** に示します。表中の**太字の青文字テキスト** は、本ボード出荷時の設定とその設定で使用可能な機能を示します。ただし、複数のコネクタなどに接続されている信号はそのうちの一つでのみ使用可能です。

表 5-1 RZ/N2H 端子機能選択一覧 (1)

端子	端子名	端子機能	説明	コネクタ	備考
A1	VSS				
A2	P09_4/D13/MTIOC6B/GTIOC04_0A/	D13	外部パスデータ D13	CN43-31	
	GTIOC10_0A/MCLK70/DISP_CLK/DU EI13/HDSL07_MOSI1	GTIOC04_0A	インプットキャプチャ/アウトプ	CN52-15	
			ットコンペア/PWM 出力端子		
		DISP_CLK	表示出力のクロック	CN20-16	
A3	P10_6/IRQ0/A3/MTIOC0B/GTIOC05_	P10_6	PCle x1 の CLKREQ 制御	CN12_B12	DSW4-2: OFF
	0A/DE0/MCLK21/DISP_DATAR6/HD SL08 MOSI1/POUTA	IRQ0	PCle x1 の PRSNT2 入力	CN12_B17	DSW4-2: ON
	6250_MGG1// GG1/X	A3	外部バスのアドレス A3	CN42-7	
		GTIOC05_0A	インプットキャプチャ/アウトプ	CN52-27	
		DISP DATAR6	ットコンペア/PWM 出力端子	CN20-35	
A4	P10 7/IRQ9/A4/MTIC5U/GTIOC05 0	P10 7	表示データ R6 PCIe x4 の CLKREQ 制御	CN20-35 CN11 B12	DSW4-1: OFF
A4	B/GTIOC00 3A/SCK1/MDAT21/DISP	IRQ9	PCIe x4 の PRSNT2 入力	CN11_B12	DSW4-1: OFF
	_DATAR7/HDSL08_CLK2/POUTB	IKQ9	PCIE X4 (J) PRSN12 (X)	B31	D3W4-1. UN
	_	A4	外部パスアドレス A4	CN42-9	
		GTIOC05_0B	インプットキャプチャ/アウトプ	CN52-28	
		_	ットコンペア/PWM 出力端子		
		DISP_DATAR7	表示データ R7	CN20-34	
A5	P11_0/IRQ13/A5/GTIOC00_3B/ESC_	A5	外部バスアドレス A5	CN42-13	DSW12-3: ON,
	RESETOUT#/RXD1/SCL1/MISO1/MC	DISP_DATAG0	表示データ G0	CN20-33	DSW12-4: OFF
	LK22/DISP_DATAG0/HDSL08_SEL2/ POUTZ	ESC_RESETOUT	Ethernet Port0, Port1 Ø		DSW12-3: OFF,
	F0012	#	ESC_RESETOUT#		DSW12-4: ON
			Ethernet Port2 の		DSW12-3: OFF,
			ESC_RESETOUT#		DSW12-4: ON, DSW8-1: OFF,
					DSW8-2: ON
A6	P13_4/D28/GTIOC03_3B/RXD3/SCL3	D28	外部バスデータ D28	CN43-26	DSW2-4: ON
	/MISO3/SPI_SSL31/MCLK40/ENCIFC	MCLK40	DSMIF のクロック	CN46-17	1
	K13/SCKE09/HDSL10_SEL2	RXD3	RS485 の RXD3		DSW2-4: OFF
A7	P13_7/IRQ14/D31/GTIOC06_4A/GTI	IRQ14	Ethernet Port2 の MDINT		DSW13-7: OFF,
	OC04_3B/CTS3#/MDAT41/ENCIFDI1	201		01110 00	DSW13-8: ON
	3/RXDE09/HDSL11_LINK	D31	外部バスデータ D31	CN43-32	DSW13-7: ON, DSW13-8: OFF
		MDAT41	DSMIF のデータ	CN46-16	D3W 13-6. OFF
A8	P14_0/IRQ5/A0/GTIOC06_4B/ETHS W_PTPOUT2/ESC_SYNC0/DE3/MCL K42/HDSL11 SMPL	IRQ5	LCDC の INT 入力	CN20-4	
		A0	外部パスのアドレス A0	CN42-1	
		MCLK42 ETHSW_PTPOU	DSMIF のクロック ETHSW のタイマパルス出力	CN46-13 CN48-5	
		T2	ETHSWのダイマバルス国力	CN40-5	
		DE3	RS485 Ø DE		
A9	P14_7/IRQ9/POE11#/GTIOC09_3A/C	ESC_I2CDATA/II	EEPROM の SDA		DSW15-5: ON,
	MTW0_TOC1/ESC_I2CDATA/IIC_SD	C_SDA0			DSW15-6: OFF
	A0/SD0_IOVS/MCLK32/SI02#/HDSL1	P14_7	ユーザ LED1 制御		DSW15-5: OFF,
A10	1_MISO2 P14_6/IRQ8/POE10#/GTIOC06_2B/G	ESC I2CCLK/IIC	EEDBOM & SOL		DSW15-6: ON DSW15-8: OFF,
AIU	TIOC09_2B/CMTW0_TIC1/ESC_I2C	SCL0	EEPROM Ø SCL		DSW15-8: OFF, DSW15-9: ON,
	CLK/DE4/IIC_SCL0/SD0_PWEN/DIS P_DATAG6/TST_OUT02/HDSL11_S	-5020			DSW15-10: OFF
		P14_6	ユーザ LED0 制御		DSW15-8: OFF,
	EL2				DSW15-9: OFF,
		DISD DATACE	#== A CG	CN20.27	DSW15-10: ON
		DISP_DATAG6	表示データ G6	CN20-27	DSW15-8: ON, DSW15-9: OFF,
					DSW15-10: OFF
A11	P17_1/IRQ13/GTIOC03_2A/SD1_DA TA2/DUEI06/HDSL13 CLK2	SD1_DATA2	SD1のデータ DAT2	CN22-1	
A12	P18_5/IRQ2/A13/GTIOC07_3B/GTAD	A13	外部パスアドレス A13	CN42-31	
	SM4_1/SS1#/CTS1#/RTS1#/CANTX1	MDAT11	DSMIF のデータ	CN45-16	
	/MDAT11/DISP_DATAB6/ENCIFOE1	DISP_DATAB6	表示データ B6	CN20-19	

	To the local distriction of the second secon	ı	1	ı	T
	3/ENCIFOE14/DEE09/DEE10/HDSL1				
140	4_MISO2	A44	M 40 . 2 121 - 444	01140.05	
A13	P18_3/IRQ0/A11/GTADSM03_1/RTC	A11	外部パスアドレス A11	CN42-25	
	AT1HZ/ETH1_COL/GMAC1_MDIO/R	MDAT10	DSMIF のデータ	CN45-18	
	XD1/SCL1/MISO1/CANTX0/SD1_IOV S/MDAT10/DISP_DATAB4/HDSL14_ CLK2	DISP_DATAB4	表示データ B4	CN20-21	
A14	P20_5/ETH0_TXEN/DUEI11/HDSL00 _LINK	ETH0_TXEN	Ethernet Port0 の TXEN		
A15	P20_1/MDV/ETH0_TXD0	MDV	MDV 設定入力		
		ETH0_TXD0	Ethernet Port0 Ø TXD0		
A16	P21_2/ETH0_RXD3/CANTXDP0/SI12 #/HDSL00 MOSI1	ETH0_RXD3	Ethernet Port0 Ø RXD3		
A17	P21_3/ETH0_RXDV/DUEI13/HDSL00 CLK2	ETH0_RXDV	Ethernet Port0 の RXDV		
A18	P22_4/IRQ6/A21/GTETRGD/ETH0_C OL/SS5#/CTS5#/RTS5#/CANTXDP0/ TST_OUT14/HDSL01_MOSI1	ETH0_COL	Ethernet Port0 の COL		
A19	P24_5/ETH1_TXCLK/HDSL03_CLK1	ETH1_TXCLK	Ethernet Port1 の TXCLK		
A20	P25 0/MD2/ETH1 TXD2/CANRXDP0	MD2	MD2 設定入力		
		ETH1 TXD2	Ethernet Port1 Ø TXD2		
A21	P25 2/MDW1/ETH1 TXEN	MDW1	MDW1 設定入力		
		ETH1_TXEN	Ethernet Port1 Ø TXEN		
A22	P24 6/MD0/ETH1 TXD0	MD0	MD0 設定入力		
		ETH1 TXD0	Ethernet Port1 Ø TXD0		
A23	P27 3/MTIOC2A/GTIOC08 3A/GTIO	P27_3	ユーザ DIPSW1		DSW2-3: ON
	C02_1A/GMAC1_PTPTRG1/SCK0/C ANRXDP1/SPI_MOSI0/HSPI_IO1/EN CIFCK14/SCKE10/HDSL04_MISO2	GMAC1_PTPTR G1	GMAC1の PTPTRG1	CN47-4	DSW2-3: OFF
		ENCIFCK14	ENCIF のクロック	CN53-11	
		HSPI_IO1	SHOSTIF Ø IO1	CN41-11	
A24	VSS	_			

## 表 5-2 RZ/N2H 端子機能選択一覧 (2)

		J-Z I\Z/I\ZII 判	子機能選択一覧(2)		
端子	端子名	端子機能	説明	コネクタ	備考
B1	P09 5/D14/MTIOC6D/GTIOC04 0B/	D14	外部バスデータ D14	CN43-33	
	GTIOC10 0B/MDAT70/DISP HSYNC	GTIOC04 0B	インプットキャプチャ/アウトプ	CN52-16	
	/TST_OUT13/HDSL07_CLK2	_	ットコンペア/PWM 出力端子		
		DISP HSYNC	表示出力の HSYNC	CN20-14	
B2	P10 1/IRQ7/WAIT#/MTIOC7D/GTIOC	WAIT#	外部パスのウェイト	CN43-34	
DZ	04 2B/GTIOC10 2B/SCK0/MDAT72/	MTIOC7D			
	DISP DATAR1/SI14#/HDSL08 LINK		mikroBUS™の PWM	CN34-1	
	Biol _Bitti attivoti iiiiti Bocoo_ciitit	GTIOC04_2B	インプットキャプチャ/アウトプ	CN52-20	
			ットコンペア/PWM 出力端子		
		DISP_DATAR1	表示データ R1	CN20-40	
B3	P10_2/IRQ1/CS0#/MTCLKC/MTIOC2	P10_1/IRQ1	PCle x1 の WAKE 入出力	CN12-B11	
	A/GTIOC04_3A/GTIOC10_3A/RXD0/	CS0#	外部バスの CS0#	CN42-32	
	SCL0/MISO0/MCLK10/MCLK00/DISP	ENCIFCK04	ENCIF のクロック	CN44-21	
	_DATAR2/ENCIFCK04/SCKE04/HDS L08 SMPL	DISP_DATAR2	表示データ R2	CN20-39	
B4	P10 5/A2/MTIOC1B/MTIOC0A/GTIO	A2	外部パスアドレス A2	CN42-5	
D4	C04 4B/CTS0#/MDAT11/MDAT01/DI	ENCIFDI04		CN42-3	
	SP_DATAR5/ENCIFDI04/RXDE04/H	DISP DATAR5	ENCIF のデータ入力		
	DSL08 MISO1	DISP_DATAR5	表示データ R5	CN20-36	
B5	VSS				
B6	P12 7/IRQ2/D23/GTIOC05 4B/CMT	P12_7/IRQ2	PCle x4 の WAKE 入出力	CN11-B11	DSW5-1: OFF,
	W1 TOC1/CTS2#/SD0 DATA5/MDA	D23	外部バスデータ D23	CN43-14	DSW5-2: OFF
	T10/ENCIFDI05/RXDE05/HDSL10_C	CTS2#	PMOD2 Ø CTS	CN31-1	1
	LK1	SD0 DATA5	eMMC のデータ DAT5		DSW5-1: ON,
		CDC_DATAC	Cimilio O, / J. DATO		DSW5-2: ON
B7	P13 0/D24/GTIOC02 3A/DE2/SPI R	D24	外部バスデータ D24	CN43-16	DSW5-1: OFF,
	SPCK3/SD0 DATA6/MCLK00/ENCIF	MCLK00	DSMIF のクロック	CN45-7	DSW5-2: OFF
	CK12/ENCIFCK03/SCKE08/SCKE03/	SPI RSPCK3	PMOD1 Ø SCK	CN28-4	DSW5-1: OFF,
	HDSL10_SEL1	01 1_1(01 01(0	I WOD W SCK	01420 4	DSW5-2: OFF,
					JP27: Short,
					JP29: Open
		SD0_DATA6	eMMC のデータ DAT6		DSW5-1: ON,
					DSW5-2: ON
B8	P12_4/IRQ1/D20/GTIOC05_3A/CMT	D20	外部バスデータ D20	CN43-8	DSW5-1: OFF,
	W1_TIC0/RXD2/SCL2/MISO2/SD0_D	MCLK02	DSMIF のクロック	CN45-3	DSW5-2: OFF
	ATA2/MCLK02/ENCIFCK05/SCKE05/	RXD2	PMOD2のRXD	CN31-3	1
	HDSL09_MOSI2	SD0_DATA2	eMMC のデータ DAT2		DSW5-1: ON,
		_			DSW5-2: ON
			SD0のデータ DAT2	CN21-9	DSW5-1: OFF,
					DSW2-2: ON
B9	P14_4/DACK/POE4#/GTIOC06_1B/G	DACK	外部パスの DACK	CN42-26	DSW20-3: ON,
	TIOC09_1B/GTIOC06_3A/CMTW0_TI				DSW20-4: OFF
	C0/ESC_IRQ/SS4#/CTS4#/RTS4#/S D1 WP/DISP DATAG4/MBX HINT#/	DISP_DATAG4	表示データ G4	CN20-29	
	ENCIFDO00/TXDE00/HDSL11 MOSI	MBX_HINT#	Serial HOST の MBX_HINT#	CN41-13	
	1	ENCIFDO00	ENCIF のデータ出力	CN44-7	
B10	VSS				
B11	P17 2/IRQ14/GTIOC03 2B/SD1 DA	SD1 DATA3	SD1 のデータ DAT3	CN22-2	
	TA3/TST_OUT06/HDSL13_SEL2				
B12	P18_1/IRQ15/A9/GTADSM02_1/GTIO	A9	外部バスアドレス A9	CN42-21	DSW18-9: OFF,
	C07_3A/ESC_LEDERR/CTS0#/CANT	DISP_DATAB2	表示データ B2	CN20-23	DSW18-10: ON
	XDP0/SD1_IOVS/DISP_DATAB2/SI0	ESC_LEDERR	LED4 ERR 制御		DSW18-9: ON,
	8#/HDSL14_MISO1	_			DSW18-10: OFF
B13	P18_4/IRQ1/A12/GTIOC07_3A/GTAD	A12	外部パスアドレス A12	CN42-27	
	SM04_0/ESC_LEDSTER/TXD1/SDA1	MCLK11	DSMIF のクロック	CN45-15	
	/MOSI1/CANRX1/MCLK11/DISP_DAT	DISP_DATAB5	表示データ B5	CN20-20	
	AB5/ENCIFCK13/ENCIFCK14/SCKE0 9/SCKE10/HDSL14 SEL2				
B14	P20 0/ETH0 TXCLK/HDSL15 MOSI	ETH0_TXCLK	Ethernet Port0 Ø TXCLK		
"	P20_0/E1110_1XCER/11D3E13_W031	o_rxoek	Linemet Follow TACER		
B15	VSS				
B16	P20 4/ETH0 TXD3/CANTX0	ETH0_TXD3	Ethernet Port0 Ø TXD3		
B17	P22 2/A23/GTETRGB/ETH0 RXER/	ETH0_RXER	Ethernet Port0 Ø RXER		
I - · ·	RXD5/SCL5/MISO5/CANRX0/HDSL0		The state of the s		
	1_SEL1				
B18	P22_5/IRQ7/A20/GTETRGSA/GMAC	GMAC0_PTPTR	GMAC0の PTPTRG0	CN47-1	DSW15-3: ON,
	0_PTPTRG0/ESC_LATCH0/CTS5#/C	G0			DSW15-4: OFF
		SD0_CD	SD0 Ø CD	CN21-10	DSW15-3: OFF,

	ANRX1/SD0_CD/SI14#/HDSL01_CLK 2				DSW15-4: ON
B19	VSS				
B20	P25_1/MDW0/ETH1_TXD3/CANTXD	MDW0	MDW0 設定入力		
	P0	ETH1_TXD3	Ethernet Port1 の TXD3		
B21	P24_7/MD1/ETH1_TXD1	MD1	MD1 設定入力		
		ETH1_TXD1	Ethernet Port1 の TXD1		
B22	P26_5/IRQ12/CANTX0/ENCIFCK01/S CKE01/HDSL04 CLK1	IRQ12	Ethernet Port1 の割り込み		
B23	P27_1/IRQ2/GTIOC02_0A/ETH1_CO L/CANRX1/SPI_SSL03/HSPI_CS#/H DSL04_CLK2	ETH1_COL	Ethernet Port1 の COL		DSW13-5: ON, DSW13-6: OFF
		HSPI_CS#	SHOSTIF Ø CS#	CN41-4	DSW13-5: OFF, DSW13-6: ON
B24	P27_2/IRQ3/GTIOC02_0B/GMAC1_P	P27_2	ユーザ DIPSW0		DSW2-3: ON
	TPTRG0/ESC_LEDERR/CANTX1/SPI _RSPCK0/HSPI_IO0/HDSL04_SEL2	GMAC1_PTPTR G0	GMAC1の PTPTRG0	CN47-3	DSW2-3: OFF
		HSPI_IO0	SHOSTIF Ø 100	CN41-12	1

# 表 5-3 RZ/N2H 端子機能選択一覧(3)

C1				「放化送が一見(3)		
GTIÖCTO   AIMOLICH7/IDISP_VSYNC   GTIOCO4_1A	端子	端子名	端子機能	説明	コネクタ	備考
SI13#HOSL07_SEL2	C1	P09_6/D15/MTIOC7A/GTIOC04_1A/	P09_6	PMOD1 @ RESET	CN28-8	
S113#HDSL07_SEL2			D15	外部パスデータ D15	CN43-35	
P10 のIRQAWE ##MTIOC7B/GTIOC Pd 2A/GTIOC10 2A/MCLK72/DISP		/SI13#/HDSL07_SEL2	GTIOC04 1A			
DISP_DSYNCE 表示出力のVSYNCE CN20-13   CN20-13   CN20-14   AZACGTIOC10 ZAMCLKYZDISP DATAROTTS_OUT14/HDSL07_MOS1   GN33-2   DATAROTTS_OUT14/HDSL07_MOS1   GN20-24   TO-10-24   TO-						
P10_0/IRQA/WE HIMMTICC/TB/GIDC   P12_0/IRQCG/IRCCG			DICD VCVNC		CN20 42	
04_2ACTIOC10_2AMCLKYZDISP_DATAROTST_OUT14/HDSL07_MOSI   2   10004_2A		D40 0//D04//ME4///MAT/007D/07/00	_			
DATAROTIST_OUT14/HDSL07_MOSI 2   2	C2		_			
2						
DISP_DATARON			GTIOC04_2A	インプットキャプチャ/アウトプ	CN52-19	
This process of the process of t		2		ットコンペア/PWM 出力端子		
Application			DISP_DATAR0	表示データ R0	CN20-41	
Application	C3	P10 3/IRQ2/RD#/MTCLKD/MTIOC2B	RD#	外部パスの RD#	CN42-39	
DAOMOSIOMDAT16/MDAT0/DISP_DATAR3 表示データR3 CN20-38			ENCIFOE04			
BATAKAS/ENCIFOCOJUDE (DAIRUS)   B		DA0/MOSI0/MDAT10/MDAT00/DISP_ DATAR3/ENCIFOE04/DEE04/HDSL0 8_CLK1				
P99 7/WED#MTIOC7C/GTIOC04 1B P09.7   PMOD2 の RESET			DIOI _DATAILO	EAT > NO	01120 00	
ISTIOC01_1BMDAT71/IDISP_DE/IDU   EI14/HDSL07_MISO2						
EI14/HDSL07_MISO2	C4		P09_7	PMOD2 Ø RESET	CN31-8	
P10 4/ RQ3/A1/MTIOC1A/GTIOC04			WE0#	外部パスの WE0#	CN43-36	
P10_4//RQ3/A1/MTIOC1A/GTIOC04  A/SSOM/CTSOM/RTSOM/MCLK11/MC   BRCIFDO04   SR-出力のDE		EI14/HDSL07_MISO2	GTIOC04 1B	インプットキャプチャ/アウトプ	CN52-18	
C5			_			
C5	1		DISP DE		CN20-12	
AA/SSO#/CTSO#/RTSO#/RTSO#/RULK11/MC LK01/DISP_DATAR/#CNCIFDOO4/TX DE04/HDSL08_SEL1	C5	P10_4/IRO3/A1/MTIOC14/GTIOC04	_			
LK01/DISP_DATAR4/ENCIFDO04/TX   DE9/HIDSL08 SE1   DISP_DATAR4   表示データR4   ON20-37				_	_	
DEO4/HDSL08 SEL1	1					
P13_1/D25/GTIOC02_3B/SPI_MOSI3			DISP_DATAR4	表示データ R4	CN20-37	
SDD_DATA/7/MDAT/00/ENCIFOE112E   NCIFOE03/DEE08/DEE03/HDSL10_   MISO1	C6		D25	外部バスデータ D25	CN43-18	DSW5-1: OFF,
NCIFÖE03/DEE08/DEE03/HDSL10_   MIDAT00   DSMIF のデータ			-			DSW5-2: OFF
MISO1			_			
C7					CN45-6	DOWE 4 ON
C7			SD0_DATA7	eMMC のテータ DAT7		
SDĀZMOSI3/SPL SSL32/MDAT40  TXD3   MDAT40   DSMIF のデータ   CN46-18   MDAT40   DSMIF のデータ   CN46-18   MDAT40   DSMIF のデータ   CN46-18   MDAT40   DSMIF のデータ   CN46-18   MDAT40   DSMIF のデータ   CN43-37   DSW5-1: DSW5-2: DSW5-2	C7	D13 E/IDO4/D30/CTIOCO6 34/TVD3/	D20	H to 2 → → A Doo	CN42 20	D3W5-2: UN
NCIFOE13/DEE09/HDSL10_MISO2   MDAT40   DSMIF のデータ   CN46-18     P12_0/D16/MTIC5V/CSTIOCO5_1A/C   MTW0_TICD/CANRX1/SD0_CLK/DU   EI01/HDSL09_MOSI1   D16   外部パスデータ D16   CN43-37   DSW5-1: DSW5-2: D	C/				CN43-28	
C8						DSW2-4: OFF
MTWO TICO/CANRX1/SD0_CLK/DU   EI01/HDSL09_MOSI1						
EI01/HDSL09_MOSI1	C8		-		CN43-37	DSW5-1: OFF,
CANRX1		MTWO_TICO/CANRX1/SD0_CLK/DU EI01/HDSL09_MOSI1	GTIOC05_1A		CN52-29	DSW5-2: OFF
SD0_CLK   eMMC のクロック			CANRX1			DSW5-1: ON, DSW5-2: OFF
SD0のクロック			SD0_CLK	eMMC のクロック		DSW5-1: ON, DSW5-2: ON
P14_1/RD/WR#/GTIOC06_0A/GTIOC				SD0 のクロック	CN21-5	DSW5-1: OFF,
P14_1/RD/WR#/GTIOC06_0A/GTIOC   O9_0A/GTIOC05_3A/RTCAT1HZ/SCK   MDAT42   DSMIF のデータ				650 077 = 77	0.12.	DSW2-2: ON
09	C9	P14 1/RD/WR#/GTIOC06 0A/GTIOC	RD/WR#	外部パスの RD/WR#	CN42-38	
4/SDO_CD/MDAT42/DISP_DATAG1   DISP_DATAG1   DUEI02/HDSL11_CLK1   CK1   CN20-32		09 0A/GTIOC05 3A/RTCAT1HZ/SCK	MDAT42			
DUEI02/HDSL11_CLK1	1	4/SD0_CD/MDAT42/DISP_DATAG1/				
TA/GTIOC09_1A/ESC_LINKACT2/T   TXD4   mikroBUS™のTX   CN34-4   DSW19-4   DSW18-5   DSW18-5   DSW18-6   DSW20-2   ESC_LINKACT2   LED7 ESC_LINKACT2 制御   DSW19-4   DSW18-5   DSW18-6   DSW20-2   ESC_LINKACT2   LED7 ESC_LINKACT2 制御   DSW19-4   DSW18-5   DSW18-6   DSW19-4   DSW18-5   DSW18-6   DSW20-2   ESC_LINKACT2   LED7 ESC_LINKACT2 制御   DSW19-4   DSW18-5   DSW18-6   DSW18-6   DSW19-4   DSW18-5   DSW18-6   DSW18-		DUEI02/HDSL11_CLK1	_	247 7 31		
XD4/SDA4/MOSI4/SD1_CD/DISP_DA TAG3/ENCIFOE00/DEE00/HDSL11_	C10	P14_3/IRQ6/DREQ/POE0#/GTIOC06	IRQ6	PMOD1の INT	CN28-7	DSW19-3: OFF,
TAG3/ENCIFOE00/IDEE00/HDSL11_ MISO1 ENCIF OE00/IDEE00/HDSL11_ DREQ 外部パスの DREQ 外部パスの DREQ PROVIDED DREQ 外部パスの DREQ PROVIDED DREQ DREQ DREQ DREQ DREQ DREQ DREQ D	1	_1A/GTIOC09_1A/ESC_LINKACT2/T	TXD4	mikroBUS™のTX	CN34-4	DSW19-4: ON,
MISO1   ENCIFOE00   ENCIFの出力イネーブル   CN44-5   DSW18-6   DREQ   外部パスの DREQ   外部パスの DREQ   CN42-28   DSW19-3   DSW19-4   DSW20-2   DSW20-1   DSW20-2   DSW20-1   DSW20-2   DSW18-6   DSW18-5   DSW18-6   DSW18-6   DSW18-6   DSW19-3   DSW19-4   DSW18-6   DSW1	1	XD4/SDA4/MOSI4/SD1_CD/DISP_DA	DISP DATAG3	表示データ G3	CN20-30	DSW18-5: OFF,
DREQ 外部バスの DREQ CN42-28 DSW19-3 DSW19-4 DSW18-5 DSW18-6 DSW20-1 DSW20-2 ESC_LINKACT2 LED7 ESC_LINKACT2 制御 DSW19-3 DSW18-6 DSW18-5 DSW18-6 DSW19-2 DSW19-3 DSW19-4 DSW19-1 DS	1					DSW18-6: ON
DSW19-4   DSW18-5   DSW18-6   DSW20-1   DSW20-2   DSW20-1   DSW20-2   DSW20-2   DSW18-6   DSW18-5   DSW19-2   DSW19-2   DSW19-3   DSW19-4   DSW19-2   DSW19-3   DSW19-4   DS	1	MISOJ				DSW19-3: OFF.
DSW18-5 DSW18-6 DSW20-1 DSW20-2   ESC_LINKACT2   LED7 ESC_LINKACT2   和 DSW20-2   DSW19-3 DSW19-4 DSW18-5 DSW18-6 DSW18-5 DSW18-6 DSW18-5 DSW18-6 DSW18-5 DSW18-6 DSW19-1 DSW19-2 DSW19-1 DSW19-2 DSW19-3 DSW19-4 DSW19-3 DSW19-4 DSW19-3 DSW19-4 DSW19-3 DSW19-4 DSW19-3 DSW19-4 D			DITE	THE COUNTY OF BILLER	01142 20	DSW19-4: ON,
DSW18-6   DSW20-1   DSW20-2   DSW20-2   DSW20-2   DSW20-2   DSW19-3   DSW19-3   DSW19-4   DSW18-5   DSW18-5   DSW18-5   DSW18-5   DSW18-5   DSW18-1   DSW19-2   DSW19-1   DSW19-2   DSW19-3   DSW19-3   DSW19-4   DSW19-3   DSW19-4   DS	1					DSW18-5: OFF,
BSW20-1 DSW20-2   ESC_LINKACT2   LED7 ESC_LINKACT2 制御						DSW18-6: ON,
BSW20-2   ESC_LINKACT2   LED7 ESC_LINKACT2 制御	1					DSW20-1: ON,
DSW19-4 DSW18-5 DSW18-6 SD1_CD SD1のCD CN22-9 DSW19-1 DSW19-2 DSW19-2 DSW19-3 DSW19-4 C11 P17_0/IRQ12/GTIOC03_1B/SD1_DA SD1_DATA1 SD1のデータ DAT1 CN22-8	1				<u>                                     </u>	DSW20-2: OFF
DSW19-4   DSW18-5   DSW18-6   SD1_CD   SD1_O CD   CN22-9   DSW19-1   DSW19-2   DSW19-2   DSW19-3   DSW19-4   C11   P17_0/IRQ12/GTIOC03_1B/SD1_DA   SD1_DATA1   SD1_O データ DAT1   CN22-8   CN22			ESC_LINKACT2	LED7 ESC_LINKACT2 制御		DSW19-3: OFF,
DSW18-6   SD1_CD   SD1 の CD   CN22-9   DSW19-1   DSW19-2   DSW19-2   DSW19-3   DSW19-4   C11   P17_0/IRQ12/GTIOC03_1B/SD1_DA   SD1_DATA1   SD1 のデータ DAT1   CN22-8						DSW19-4: ON,
SD1_CD SD1 の CD CN22-9 DSW19-1 DSW19-2 DSW19-2 DSW19-3 DSW19-3 DSW19-4 C11 P17_0/IRQ12/GTIOC03_1B/SD1_DA SD1_DATA1 SD1 のデータ DAT1 CN22-8	1					DSW18-5: ON,
DSW19-2 DSW19-3 DSW19-3 DSW19-4 C11 P17_0/IRQ12/GTIOC03_1B/SD1_DA SD1_DATA1 SD1 のデータ DAT1 CN22-8 TA1/SI05#/HDSL13_MOSI1						DSW18-6: OFF
DSW19-3 DSW19-4 C11 P17_0/IRQ12/GTIOC03_1B/SD1_DA SD1_DATA1 SD1 のデータ DAT1 CN22-8 TA1/SI05#/HDSL13_MOSI1			SD1_CD	SD1のCD	CN22-9	DSW19-1: ON,
DSW19-4 C11 P17_0/IRQ12/GTIOC03_1B/SD1_DA SD1_DATA1 SD1 のデータ DAT1 CN22-8 TA1/SI05#/HDSL13_MOSI1						DSW19-2: OFF,
C11 P17_0/IRQ12/GTIOC03_1B/SD1_DA SD1_DATA1 SD1 のデータ DAT1 CN22-8 TA1/SI05#/HDSL13_MOSI1	1					DSW19-3: ON,
TA1/SI05#/HDSL13_MOSI1	011	D47 0/ID040/07/0000 (D/00)	004 0474		ONIOS S	DSW19-4: OFF
	C11		รบ1_DATA1	SD1 のデータ DAT1	CN22-8	
	C10	TAT/SIUS#/HDSLTS_MUSIT	CEL	0EL 0.7. / T 0140		
C12   SEI   SEI のスイッチ SW2	UT2		SEI	SEI のスイッナ SW2		

	P18 2/SEI/A10/GTADSM03 0/GTIOC	A10	外部パスアドレス A10	CN42-23	
	107 3B/ETH1 CRS/GMAC1 MDC/SC	MCLK10		CN45-17	
	K1/CANRX0/SD1 PWEN/MCLK10/DI	DISP DATAB3	DSMIF のクロック		
	SP_DATAB3/HDSL14_MOSI1	DISP_DATAB3	表示データ B3	CN20-22	
C13	P18_6/IRQ3/A14/GTIOC07_4A/GTAD	A14	外部パスアドレス A14	CN42-33	
	SM05_0/CTS1#/CANRXDP1/MCLK12	MCLK12	DSMIF のクロック	CN45-13	
	/DISP_DATAB7/ENCIFDO13/ENCIFD O14/TXDE09/TXDE10/HDSL14_MOS I2	DISP_DATAB7	表示データ B7	CN20-18	
C14	P21_6/ETHSW_PHYLINK0/ESC_PH YLINK0/CANRXDP1/HDSL00_MOSI2	ETHSW_PHYLIN K0/ESC_PHYLIN K0	Ethernet Port0 の PHYLINK		
C15	P21_7/ETH0_REFCLK/RMII0_REFCL K/CANTXDP1/HDSL01_LINK	ETH0_REFCLK	Ethernet Port0 の REFCLK		
C16	P21_1/ETH0_RXD2/CANRXDP0/TST _OUT12/HDSL00_MISO1	ETH0_RXD2	Ethernet Port0 Ø RXD2		
C17	P22_1/GTETRGA/ETH0_TXER/TXD5 /SDA5/MOSI5/CANTX0/HDSL01_CLK 1	ETH0_TXER	Ethernet Port0 の TXER		
C18	P22_6/IRQ8/A19/GTETRGSB/GMAC	IRQ8	PMOD2の INT	CN31-7	DSW15-1: ON,
	0_PTPTRG1/ESC_LATCH1/DE5/CAN TX1/SD0_WP/DUEI15/HDSL01_SEL2	GMAC0_PTPTR G1	GMAC0の PTPTRG1	CN47-2	DSW15-2: OFF
		SD0_WP	SD0 Ø WP	CN21-11	DSW15-1: OFF, DSW15-2: ON
C19	P25_6/ETH1_RXD2/CANRX1/DUEI04 /HDSL03_CLK2	ETH1_RXD2	Ethernet Port1 Ø RXD2		
C20	P26_2/GMAC1_MDIO/ETHSW_MDIO /ESC_MDIO/CANTXDP1/HDSL04_LI NK	GMAC1_MDIO/E THSW_MDIO/ES C_MDIO	Ethernet Port3 の MDIO		
C21	P25_3/ETH1_RXCLK/DUEI03/HDSL0 3 SEL1	ETH1_RXCLK	Ethernet Port1 の RXCLK		
C22	P26_6/SEI/CS2#/ETH1_TXER/ESC_ RESETOUT#/CANRX0/ENCIFOE01/ DEE01/HDSL04_SEL1	CS2#	外部バス CS2#	CN42-34	DSW21-1: OFF, DSW21-2: ON, DSW21-3: OFF
		ETH1_TXER	Ethernet Port1 の TXER		DSW21-1: ON, DSW21-2: OFF, DSW21-3: ON
C23	P27_5/MTIOC1A/GTIOC08_4A/GTIO C02_2A/TXD0/SDA0/MOSI0/SPI_SSL	TXD0	USB シリアル変換の TXD0		DSW9-3: ON, DSW9-4: OFF
	00/HSPI_IO3/ENCIFDO14/TXDE10/H	HSPI_IO3	SHOSTIF Ø 103	CN41-9	DSW9-3: OFF,
	DSL05_LINK	ENCIFDO14	ENCIF のデータ出力	CN53-15	DSW9-4: ON
C24	P27_6/MTIOC1B/GTIOC08_4B/GTIO	P27_6	ユーザ DIPSW2		DSW2-3: ON
	C02_2B/HSPI_CK/ENCIFDI14/RXDE	HSPI_CKP	SHOSTIF のクロック	CN41-3	DSW2-3: OFF
	10/HDSL05_SMPL	ENCIFDI14	ENCIF のデータ入力	CN53-17	

# 表 5-4 RZ/N2H 端子機能選択一覧(4)

	<u> </u>	3-4 NZ/NZ口 細	丁波形选扒 見 (4/		
端子	端子名	端子機能	説明	コネクタ	備考
D1	DDR DQA12	DDR_DQA12	LPDDR4 のデータ DQ_A[3]		
D2	DDR DQA9	DDR DQA9	LPDDR4のデータ DQ A[1]		
D3	VSS		El BBIG 97 7 BQ_A[1]		
D4	DDR DQA13	DDR_DQA13	LPDDR4 のデータ DQ_A[0]		
	VSS	DDIC_DQATS	LPDDK400) — 3 DQ_A[0]		
D5		DOO	H #8 * = =	01140.40	DOME 4 OFF
D6	P12_6/D22/GTIOC05_4A/GTIOC01_3	D22	外部バスデータ D22	CN43-12	DSW5-1: OFF, DSW5-2: OFF
	B/CMTW1_TIC1/SS2#/CTS2#/RTS2#	RTS2#	PMOD2のRTS	CN31-4	
	/SD0_DATA4/MCLK10/ENCIFDO05/T XDE05/HDSL10_SMPL	SD0_DATA4	eMMC のデータ DAT4		DSW5-1: ON, DSW5-2: ON
D7	P12 5/D21/GTIOC05 3B/GTIOC01 3	D21	外部バスデータ D21	CN43-10	DSW5-1: OFF,
	A/CMTW1_TOC0/TXD2/SDA2/MOSI2	TXD2	PMOD2のTXD	CN31-2	DSW5-2: OFF
	/SD0_DATA3/MDAT02/ENCIFOE05/D	MDAT02	DSMIF のデータ	CN45-4	1
	EE05/HDSL10_LINK	SD0_DATA3	eMMCのデータ DAT3	0.110	DSW5-1: ON,
		3D0_DATAS			DSW5-2: ON
			SD0 のデータ DAT3	CN21-1	DSW5-1: OFF, DSW2-2: ON
D8	VSS				
D9	P14_5/TEND/POE8#/GTIOC06_2A/G TIOC09_2A/GTIOC06_3B/CMTW0_T	TEND	外部パスの TEND	CN42-40	DSW20-5: ON, DSW20-6: OFF
	OCO/ESC RESETOUT#/CTS4#/DISP	DISP DATAG5	表示データ G5	CN20-28	
	DATAG5/ENCIFDI00/RXDE00/HDSL	ENCIFDI00	ENCIF のデータ入力	CN44-9	
	11_CLK2				
D10	P16_7/GTIOC03_1A/SD1_DATA0/TS T_OUT05/HDSL13_MISO1	SD1_DATA0	SD1 のデータ DAT0	CN22-7	
D11	P17_3/IRQ15/GTETRGA/SI06#/HDSL 13 MISO2	IRQ15	Ethernet Port3 の MDINT		
D12	P17 6/WE2#/GTADSM01 0/GTETR	WE2#	外部バスの WE2#	CN43-20	
	GD/CMTW1 TIC1/ETHSW PTPOUT	ETHSW PTPOU	ETHSW のタイマパルス出力	CN48-1	
	0/ESC SYNCO/RXD0/SCLO/MISO0/S	TO	ZITION 0794 (7 (707)		
	D1_PWEN/DISP_DATAG7/SI07#/HD	DISP DATAG7	表示データ G7	CN20-26	
	SL14_SMPL	_			
D13	VSS				
D14	P21_5/GMAC0_MDIO/ETHSW_MDIO	GMAC0_MDIO/E	Ethernet Port0, Port1 Ø MDIO		
	/ESC_MDIO/CANTX1/SI13#/HDSL00	THSW_MDIO/ES	Ethernet Port2 の MDIO		DSW5-6: ON
D45	MISO2	C_MDIO	50		
D15	P20_7/ETH0_RXD0/SI11#/HDSL00_ CLK1	ETH0_RXD0	Ethernet Port0 の RXT0		
D16	P20_6/ETH0_RXCLK/TST_OUT11/H	ETH0_RXCLK	Ethernet Port0 の RXCLK		
	DSL00_SMPL				
D17	VSS				
D18	P22_7/IRQ9/A18/GTIOC06_0A/ETH1	ETHSW_TDMAO	ETHSW の TDMA タイマ出力	CN48-8	DSW18-1: OFF,
	_CRS/ETHSW_TDMAOUT2/ESC_LIN				DSW18-2: ON
	KACT0/CANRXDP1/TST_OUT15/HD	ESC_LINKACT0	LED5 ESC_LINKACT0 の制御		DSW18-1: ON,
	SL01_MISO2				DSW18-2: OFF
D19	P26_3/ETHSW_PHYLINK1/ESC_PH		Ethernet Port1 の PHYLINK		
	YLINK1/HDSL04_SMPL	K1/ESC_PHYLIN			
500	DOT	K1			
D20	P25_5/ETH1_RXD1/SI03#/HDSL03_	ETH1_RXD1	Ethernet Port1 の RXD1		
DC 1	MOSI1				
D21	VSS	ETIM ODG			D01445 5 5::
D22	P27_0/IRQ1/CS5#/ETH1_CRS/CANT	ETH1_CRS	Ethernet Port1 Ø CRS		DSW13-3: ON,
	XDP0/SPI_SSL02/HSPI_INT#/ENCIF	005#	H #7 . 5 7 @ 005 "	ON40 00	DSW13-4: OFF
	DI01/RXDE01/HDSL04_MOSI1	CS5#	外部バスの CS5#	CN42-20	DSW13-3: OFF, DSW13-4: ON,
1					LUSVV 13-4" UN
					DSW21-6:ON,
		HSDI INIT#	SHOSTIE O INIT#	CN/41 2	DSW21-6:ON, DSW21-7: OFF
		HSPI_INT#	SHOSTIF Ø INT#	CN41-2	DSW21-6:ON, DSW21-7: OFF DSW13-3: OFF,
		ENCIFDI01	ENCIF のデータ入力	CN44-8	DSW21-6:ON, DSW21-7: OFF DSW13-3: OFF, DSW13-4: ON
D23	P27_4/MTIOC2B/GTIOC08_3B/GTIO	ENCIFDI01 ENCIFOE14		CN44-8 CN53-13	DSW21-6:ON, DSW21-7: OFF DSW13-3: OFF, DSW13-4: ON DSW9-1: OFF,
D23	C02_1B/RXD0/SCL0/MISO0/CANTX	ENCIFDI01	ENCIF のデータ入力	CN44-8	DSW21-6:ON, DSW21-7: OFF DSW13-3: OFF, DSW13-4: ON
D23	C02_1B/RXD0/SCL0/MISO0/CANTX DP1/SPI_MISO0/HSPI_IO2/ENCIFOE	ENCIFDI01 ENCIFOE14	ENCIF のデータ入力 ENCIF の出力イネーブル	CN44-8 CN53-13	DSW21-6:ON, DSW21-7: OFF DSW13-3: OFF, DSW13-4: ON DSW9-1: OFF,
	C02_1B/RXD0/SCL0/MISO0/CANTX DP1/SPI_MISO0/HSPI_IO2/ENCIFOE 14/DEE10/HDSL04_MOSI2	ENCIFDI01 ENCIFOE14 HSPI_IO2 RXD0	ENCIF のデータ入力 ENCIF の出力イネーブル SHOSTIF の IO2 USB シリアル変換の RXD0	CN44-8 CN53-13	DSW21-6:ON, DSW21-7: OFF DSW13-3: OFF, DSW13-4: ON DSW9-1: OFF, DSW9-2: ON DSW9-1: ON, DSW9-2: OFF
D23	C02_1B/RXD0/SCL0/MISO0/CANTX DP1/SPI_MISO0/HSPI_IO2/ENCIFOE	ENCIFDI01 ENCIFOE14 HSPI_IO2	ENCIF のデータ入力 ENCIF の出力イネーブル SHOSTIF の IO2	CN44-8 CN53-13	DSW21-6:ON, DSW21-7: OFF DSW13-3: OFF, DSW13-4: ON DSW9-1: OFF, DSW9-2: ON

# 表 5-5 RZ/N2H 端子機能選択一覧(5)

端子	端子名	3-3 KZ/NZH 端 端子機能	<b>丁放化选扒 見 (3)</b> 説明	コネクタ	備考
斯丁 E1	VSS	- 加丁版能	高元 491	コポンプ	1佣-万
E2	DDR DQA8	DDR_DQA8	L PDDP4 0 = -		
E3	_	_	LPDDR4のデータ DQ_A[7]		
	DDR_DQA11	DDR_DQA11	LPDDR4のデータ DQ_A[2]		
E4	DDR_DQA14	DDR_DQA14	LPDDR4のデータ DQ_A[4]		
E5	DDR_DQSA_C1	DDR_DQSA_C1	LPDDR4 Ø DQS0_A_C		
E6	P13_6/D30/GTIOC06_3B/GTIOC04_3	P13_6	PMOD2 Ø GPIO	CN31-9	
	A/SS3#/CTS3#/RTS3#/SPI_SSL23/M CLK41/ENCIFDO13/TXDE09/HDSL10		USB_OTG 制御のステータス 1		JP3: Short
	MOSI2	D30	外部パスデータ D30	CN43-30	
	_	MCLK41	DSMIF のクロック	CN46-15	
E7	P12_1/D17/MTIC5W/GTIOC05_1B/C	D17	外部バスデータ D17	CN43-39	DSW5-1: OFF,
	MTW0_TOC0/CANTX1/SD0_CMD/TS	GTIOC05_1B	インプットキャプチャ/アウトプ	CN52-30	DSW5-2: OFF
	T_OUT01/HDSL09_CLK2		ットコンペア/PWM 出力端子		
		CANTX1	CAN インタフェースの TX		DSW5-1: ON, DSW5-2: OFF
		SD0_CMD	eMMC O CMD		DSW5-1: ON, DSW5-2: ON
			SDO Ø CMD	CN21-2	DSW5-1: OFF, DSW2-2: ON
E8	P12_2/D18/GTIOC05_2A/CMTW0_TI	P12_2	PMOD1 の GPIO.SSLA2	CN28-9	DSW5-1: OFF,
	C1/CANRXDP1/SD0_DATA0/SI01#/H	D18	外部バスデータ D18	CN43-4	DSW5-2: OFF
	DSL09_SEL2	GTIOC05_2A	インプットキャプチャ/アウトプ	CN52-31	
		_	ットコンペア/PWM 出力端子		
		SD0_DATA0	eMMC のデータ DAT0		DSW5-1: ON,
		_			DSW5-2: ON
			SD0のデータ DAT0	CN21-7	DSW5-1: OFF, DSW2-2: ON
E9	P14_2/BS#/GTIOC06_0B/GTIOC09_0	BS#	外部パスの BS#	CN42-30	
	B/GTIOC05_3B/RXD4/SCL4/MISO4/S	RXD4	mikroBUS™の RX	CN34-3	
	D0_WP/DISP_DATAG2/ENCIFCK00/	DISP_DATAG2	表示データ G2	CN20-31	
	SCKE00/HDSL11_SEL1	ENCIFCK00	ENCIF のクロック	CN44-3	
E10	P16_5/GTIOC03_0A/SD1_CLK/SI04# /HDSL13_CLK1	SD1_CLK	SD1 Ø CLK	CN22-5	
E11	P16_6/GTIOC03_0B/SD1_CMD/DUEI 05/HDSL13_SEL1	SD1_CMD	SD1 Ø CMD	CN22-3	
E12	P17_7/WE3#/AH#/GTADSM01_1/CM	WE3#	外部バスの WE3	CN43-40	
	TW1_TOC1/ETHSW_PTPOUT1/ESC SYNC1/TXD0/SDA0/MOSI0/SD1 IO	ETHSW_PTPOU T1	ETHSW のタイマパルス出力	CN48-3	
	VS/DISP_DATAB0/DUEI08/HDSL14_ CLK1	DISP_DATAB0	表示データ B0	CN20-25	
E13	P17 4/A6/DREQ/GTADSM00 0/GTE	A6	外部バスアドレス A6	CN42-15	DSW5-3: OFF
	TRGB/CMTW1_TIC0/DE0/CANRX0/S D1_CD/DUEI07/HDSL13_MOSI2	SD1_CD	SD1 Ø CD	CN22-9	DSW5-3: ON, DSW19-1: OFF, DSW19-2: ON
E14	P20_3/ETH0_TXD2/CANRX0	ETH0_TXD2	Ethernet Port0 Ø TXD2		
E15	P21_0/ETH0_RXD1/DUEI12/HDSL00 _SEL1	ETH0_RXD1	Ethernet Port0 Ø RXD1		
E16	P21_4/GMAC0_MDC/ETHSW_MDC/	GMAC0_MDC/ET	Ethernet Port0, Port1 の MDC		
	ESC_MDC/CANRX1/TST_OUT13/HD SL00 SEL2	HSW_MDC/ESC_ MDC	Ethernet Port2 の MDC		DSW5-6: ON
E17	P22 3/IRQ5/A22/GTETRGC/ETH0 C RS/SCK5/CANRXDP0/DUEI14/HDSL 01 MISO1	ETH0_CRS	Ethernet Port0 の CRS		
E18	P26_1/GMAC1_MDC/ETHSW_MDC/ ESC_MDC/CANRXDP1/HDSL03_MO SI2	GMAC1_MDC/ET HSW_MDC/ESC_ MDC	Ethernet Port3 の MDC		
E19	P25_4/ETH1_RXD0/TST_OUT03/HD SL03_MISO1	ETH1_RXD0	Ethernet Port1 Ø RXD0		
E20	P25_7/ETH1_RXD3/CANTX1/TST_O UT04/HDSL03_SEL2	ETH1_RXD3	Ethernet Port1 Ø RXD3		
E21	P26_4/ETH1_REFCLK/RMII1_REFCL	ETH1_REFCLK	Ethernet Port1 Ø REFCLK		
E22	P26_7/IRQ0/CS3#/ETH1_RXER/ESC _LEDSTER/CANRXDP0/SPI_SSL01/	ETH1_RXER	Ethernet Port1 の RXER		DSW13-1: ON, DSW13-2: OFF
	ENCIFDO01/TXDE01/HDSL04_MISO 1	CS3#	外部バスの CS3#	CN42-36	DSW13-1: OFF, DSW13-2: ON, DSW21-4: ON, DSW21-5: OFF

# 5. RZ/N2H 端子機能一覧

		ENCIFDO01	ENCIF のデータ出力	CN44-6	DSW13-1: OFF, DSW13-2: ON
E23	P29_1/GTIOC09_0A/ETH2_TXCLK/E	ETH2_TXCLK	Ethernet Port2 Ø TXCLK		DSW5-7: ON
	NCIFCK09/SCKE09/HDSL06_CLK1	ENCIFCK09	ENCIF のクロック	CN51-12	DSW5-7: OFF
E24		_	Ethernet Port2 Ø RXD2		DSW5-7: ON
	XD2/SPI_MOSI2/ENCIFOE11/DEE11/ HDSL07 SMPL	ENCIFOE11	ENCIF の出力イネーブル	CN51-22	DSW5-7: OFF

# 表 5-6 RZ/N2H 端子機能選択一覧(6)

		3-0 KZ/NZII 細			
端子	端子名	端子機能	説明	コネクタ	備考
F1	DDR_DQA15	DDR_DQA15	LPDDR4 のデータ DQ_A[5]		
F2	VSS				
F3	DDR_DQA10	DDR_DQA10	LPDDR4 のデータ DQ_A[6]		
F4	DDR_DMIA1	DDR_DMIA1	LPDDR4のDMI_A[0]		
F5	DDR_DQSA_T1	DDR_DQSA_T1	LPDDR4 Ø DQS0_A_T		
F6	DDR_VDDQ				
F7	P12_3/D19/GTIOC05_2B/CMTW0_T	P12_3	PMOD1のGPIO/SSLA3	CN28-10	DSW5-1: OFF,
	OC1/SCK2/CANTXDP1/SD0_DATA1/	D19	外部バスデータ D19	CN43-6	DSW5-2: OFF
	HDSL09_MISO2	GTIOC05_2B	インプットキャプチャ/アウトプ	CN52-32	
			ットコンペア/PWM 出力端子		
		SD0_DATA1	eMMC のデータ DAT1		DSW5-1: ON,
					DSW5-2: ON
			SD0 のデータ DAT1	CN21-8	DSW5-1: OFF,
F8	P13 2/IRQ3/D26/SPI MISO3/SD0 R	D26	<b>財却バフデ カ D</b> 26	CN43-22	DSW2-2: ON DSW5-1: OFF,
го	ST#/MCLK01/ENCIFDO12/ENCIFDO	MCLK01	外部バスデータ D26	CN45-22	DSW5-1. OFF, DSW5-2: OFF
	03/TXDE08/TXDE03/HDSL10 MOSI1	SPI MISO3	DSMIF のクロック	CN28-3	DSW5-1: OFF,
		_	PMOD1 Ø MISO	CN28-3	DSW5-2: OFF, JP26: Short JP28: Open
		SD0_RST#	eMMC のリセット		DSW5-1: ON, DSW5-2: ON
F9	P13_3/D27/GTIOC03_3A/SCK3/SPI_	D27	外部バスデータ D27	CN43-24	
	SSL30/MDAT01/ENCIFDI12/ENCIFDI	SPI_SSL30	PMOD1のSS	CN28-1	
	03/RXDE08/RXDE03/HDSL10_CLK2	MDAT01	DSMIF のデータ	CN45-6	
F10	VSS				
F11	P17_5/A7/DACK/GTADSM00_1/GTE TRGC/CMTW1_TOC0/SCK0/CANTX 0/SD1_WP/TST_OUT07/HDSL14_LIN K	A7	外部パスアドレス A7	CN42-17	
F12	P18_0/IRQ7/A8/TEND/GTADSM02_0/	IRQ7	拡張 SPI コネクタの IRQ	CN19-2	
	ESC_LEDRUN/SS0#/CTS0#/RTS0#/	A8	外部パスアドレス A8	CN42-19	
	CANRXDP0/SD1_PWEN/DISP_DATA B1/TST_OUT08/HDSL14_SEL1	DISP_DATAB1	表示データ B1	CN20-24	
F13	P18_7/IRQ4/A15/GTIOC07_4B/GTAD	IRQ4	ユーザ SW4 割り込み		
	SM05_1/ETHSW_PTPOUT3/ESC_SY	A15	外部バスアドレス A15	CN42-35	
	NC1/DE1/CANTXDP1/MDAT12/ENCI FDI13/ENCIFDI14/RXDE09/RXDE10/	ETHSW_PTPOU T3	ETHSW のタイマパルス出力	CN48-7	
	HDSL15_LINK	MDAT12	DSMIF のデータ	CN45-14	
F14	P20_2/ETH0_TXD1	ETH0_TXD1	Ethernet Port0 の TXD1		
F15	VSS				
F16	P22_0/IRQ11/HDSL01_SMPL	IRQ11	Ethernet Port0 の MDINT		
F17	P23_0/IRQ10/A17/GTIOC06_0B/ETH	IRQ10	mikroBUS™の INT	CN34-2	DSW18-3: OFF,
	1_COL/ETHSW_TDMAOUT3/ESC_LI NKACT1/CANTXDP1/SI15#/HDSL01_	ETHSW_TDMAO UT3	ETHSW のタイマパルス出力	CN48-10	DSW18-4: ON
	MOSI2	ESC_LINKACT1	LED6 ESC_LINKACT1 の制御		DSW18-3: ON, DSW18-4: OFF
F18	P26_0/ETH1_RXDV/SI04#/HDSL03_ MISO2	ETH1_RXDV	Ethernet Port1 Ø RXDV		
F19	VSS				
F20	P30_0/GTIOC09_3B/ETH2_RXD0/EN	ETH2_RXD0	Ethernet Port2 の RXD0		DSW5-7: ON
	CIFDI10/RXDE10/HDSL06_MOSI2	ENCIFDI10	ENCIF のデータ入力	CN51-27	DSW5-7: OFF
F21	P29_6/GTIOC09_2B/ETH2_TXEN/SP	ETH2_TXEN	Ethernet Port2 の TXEN		DSW5-7: ON
	I_SSL22/ENCIFOE10/DEE10/HDSL0 6_SEL2	ENCIFOE10	ENCIF の出力イネーブル	CN51-23	DSW5-7: OFF
F22	P29_4/IRQ8/GTIOC09_1B/ETH2_TX	ETH2_TXD2	Ethernet Port2 の TXD2		DSW5-7: ON
	D2/SPI_SSL20/ENCIFDI09/RXDE09/ HDSL06_MOSI1	ENCIFDI09	ENCIF のデータ入力	CN51-18	DSW5-7: OFF
F23	VSS				
F24	P30_7/IRQ14/ETHSW_PHYLINK2/ES C_PHYLINK2/SPI_MISO3/SD1_IOVS /MCLK30/SI07#/HDSL07_CLK2	ETHSW_PHYLIN K2/ESC_PHYLIN K2	Ethernet Port2 の LINK		DSW5-7: ON
		MCLK30	DSMIF のクロック	CN46-7	DSW5-7: OFF
	<u> </u>	<u> </u>	1	1	1

# 表 5-7 RZ/N2H 端子機能選択一覧(7)

端子	端子名	端子機能	説明	コネクタ	備考
G1	DDR DQA6	DDR DQA6	LPDDR4 のデータ DQ_A[9]		
G2	DDR DQA5	DDR DQA5	LPDDR4のデータ DQ A[15]		
G3	VSS				
G4	VSS				
G5	VSS				
G6	DDR VDDQ				
G7	VDD33				
G8	VSS				
G9	VDDP_18_33				
G10	VDD33				
G11	VDD1833_6				
G12	VDD1833_7				
G13	VDD1833_0				
G14	VDD1833_0				
G15	VDDP_18_1				
G16	VSS_PLL0				
G17	VSS				
G18	VSS				
G19	P31_0/ETH2_REFCLK/RMII2_REFCL K/GTETRGSA/SPI_SSL30/HDSL07_ SEL2	ETH2_REFCLK	Ethernet Port2 の REFCLK		
G20	P30_5/GTIOC09_6A/GMAC2_MDC/E THSW_MDC/ESC_MDC/SPI_RSPCK 3/DUEI07/HDSL07_MISO1	GMAC2_MDC/ET HSW_MDC/ESC_ MDC	Ethernet Port2 の MDC		DSW5-6: OFF
G21	P29_5/IRQ9/GTIOC09_2A/ETH2_TX	ETH2_TXD3	Ethernet Port2 Ø TXD3		DSW5-7: ON
	D3/SPI_SSL21/ENCIFCK10/SCKE10/ HDSL06_CLK2	ENCIFCK10	ENCIF のクロック	CN51-21	DSW5-7: OFF
G22	P29_3/GTIOC09_1A/ETH2_TXD1/EN	ETH2_TXD1	Ethernet Port2 の TXD1		DSW5-7: ON
	CIFDO09/TXDE09/HDSL06_MISO1	ENCIFDO09	ENCIF のデータ出力	CN51-16	DSW5-7: OFF
G23	P30_1/GTIOC09_4A/ETH2_RXD1/EN	ETH2_RXD1	Ethernet Port2 の RXD1		DSW5-7: ON
	CIFCK11/SCKE11/HDSL07_LINK	ENCIFCK11	ENCIF のクロック	CN51-20	DSW5-7: OFF
G24	P31_1/IRQ13/GTETRGSB/ETH2_RX ER/SPI_SSL31/HDSL07_MISO2	ETH2_RXER	Ethernet Port2 Ø RXER		

# 表 5-8 RZ/N2H 端子機能選択一覧 (8)

	及 0-0 (M2)(M2)( 列								
端子	端子名	端子機能	説明	コネクタ	備考				
H1	DDR_DQA4	DDR_DQA4	LPDDR4 のデータ DQ_A[14]						
H2	VSS								
H3	DDR_DMIA0	DDR_DMIA0	LPDDR4のDMI_A[1]						
H4	DDR_DQA7	DDR_DQA7	LPDDR4のデータ DQ_A[8]						
H5	DDR_DQSA_C0	DDR_DQSA_C0	LPDDR4 Ø DQS1_A_C						
H6	DDR VDDQ								
H7	VDD33								
H8	VSS_PLL2								
H9	DVDD08A_TSU								
H10	VDDP_18_33								
H11	VDDP_18_7								
H12	VDD18_PLL3								
H13	VSS_PLL3								
H14	VDDP_18_0								
H15	VDDP_18_33								
H16	VDD18_PLL0								
H17	VSS								
H18	VSS								
H19	VDD1833_1								
H20	P29_2/GTIOC09_0B/ETH2_TXD0/EN	ETH2_TXD0	Ethernet Port2 Ø TXD0		DSW5-7: ON				
	CIFOE09/DEE09/HDSL06_SEL1	ENCIFOE09	ENCIF の出力イネーブル	CN51-14	DSW5-7: OFF				
H21	VSS								
H22	P29_7/GTIOC09_3A/ETH2_RXCLK/S	ETH2_RXCLK	Ethernet Port2 Ø RXCLK		DSW5-7: ON				
	PI_SSL23/ENCIFDO10/TXDE10/HDS L06 MISO2	ENCIFDO10	ENCIF のデータ出力	CN51-25	DSW5-7: OFF				
H23	P30_3/IRQ11/GTIOC09_5A/ETH2_R	ETH2_RXD3	Ethernet Port2 Ø RXD3		DSW5-7: ON				
	XD3/SPI_MISO2/ENCIFDO11/TXDE1 1/HDSL07_CLK1	ENCIFDO11	ENCIF のデータ出力	CN51-24	DSW5-7: OFF				
H24	P30_6/GTIOC09_6B/GMAC2_MDIO/ ETHSW_MDIO/ESC_MDIO/SPI_MOS I3/TST_OUT07/HDSL07_MOSI1	GMAC2_MDIO/E THSW_MDIO/ES C_MDIO	Ethernet Port2 の MDIO		DSW5-6: OFF				

# 表 5-9 RZ/N2H 端子機能選択一覧 (9)

端子	端子名	端子機能		コネクタ	
	DDR DQA2	如丁放能 DDR_DQA2	LPDDR4 のデータ DQ_A[10]	コホソソ	1佣 行
J2	DDR_DQA2	DDR_DQA2			
	_	_	LPDDR4のデータ DQ_A[11]		
J3	DDR_DQA1	DDR_DQA1	LPDDR4のデータ DQ_A[12]		
J4	DDR_DQA3	DDR_DQA3	LPDDR4 のデータ DQ_A[13]		
J5	DDR_DQSA_T0	DDR_DQSA_T0	LPDDR4のDQS1_A_T		
J6	VSS				
J7	VDD33				
J8	VDD18_PLL2				
J9 J10	AVDD18A_TSU VDDP 18 6				
J11	VDD08				
J12	VDD08 PLL3				
J13	VSS				
J14	VDD08				
J15	VSS				
J16	VDD08_PLL0				
J17	VDD33				
J18	VSS				
J19	VDD1833_1				
J20	P31_6/A16/TEND/POE11#/GMAC2_P TPTRG0/ETHSW_TDMAOUT0/ESC_ LEDRUN/SPI_MISO0/MDAT32/ENCI FCK15/ENCIFCK01/SCKE11/SCKE0	TEND	外部バスの TEND	CN42-40	DSW18-7: OFF, DSW18-8: ON, DSW20-5: OFF, DSW20-6: ON
	1/HDSL08_SEL1	GMAC2_PTPTR G0	GMAC2 ∅ PTPTRG0	CN47-5	DSW18-7: OFF, DSW18-8: ON
		ETHSW_TDMAO UT0	ETHSW のタイマパルス出力	CN48-4	
		MDAT32	DSMIF のデータ	CN46-4	
		ESC_LEDRUN	LED3 ESC_LEDRUN の制御		DSW18-7: ON, DSW18-8: OFF
J21	P31_4/DREQ/POE8#/ETH2_CRS/ET	ETH2_CRS	Ethernet Port2 Ø CRS		DSW5-7: ON
	HSW_PTPOUT2/ESC_SYNCO/SPI_R SPCKO/SPI_SSL30/MCLK81/MDAT3 1/HSPI_IO6/ENCIFDO09/TXDE09/HD	DREQ	外部バスの DREQ	CN42-28	DSW5-7: OFF, DSW20-1: OFF, DSW20-2: ON
	SL08_SMPL/POUTB	MDAT31	DSMIF のデータ	CN46-6	DSW5-7: OFF
		HSPI_IO6	SHOSTIF Ø 106	CN41-6	
J22	P31_3/POE4#/ETH2_RXER/ETHSW_	P31_3	ユーザ DIPSW3		DSW2-3: ON
	TDMAOUT1/ESC_LEDERR/SPI_SSL 33/MDAT80/MCLK31/HSPI_IO5/ENCI	ETHSW_TDMAO UT1	ETHSW のタイマパルス出力	CN48-6	DSW2-3: OFF
	FOE09/DEE09/HDSL08_LINK	MCLK31	DSMIF のクロック	CN46-5	7
		HSPI_IO5	SHOSTIF Ø 105	CN41-7	7
J23	P31 5/DACK/POE10#/ETH2 COL/ET		Ethernet Port2 の COL		DSW5-7: ON
H O H	HSW_PTPOUT3/ESC_SYNC1/SPI_M OSI0/SPI_SSL31/MDAT81/MCLK32/ HSPI_IO7/ENCIFDI09/RXDE09/HDSL	DACK	外部バスの DACK	CN42-26	DSW5-7: OFF, DSW20-3: OFF, DSW20-4: ON
	08_CLK1/POUTZ	MCLK32	DSMIF のクロック	CN46-3	DSW5-7: OFF
		HSPI_IO7	SHOSTIF の IO7	CN41-5	
J24	P31_2/POE0#/ETH2_TXER/SPI_SSL	ETH2_TXER	Ethernet Port2 の TXER		DSW5-7: ON
	32/MCLK80/MDAT30/HSPI_IO4/ENCI	MDAT30	DSMIF のデータ	CN46-8	DSW5-7: OFF
	FCK09/SCKE09/HDSL07_MOSI2/PO UTA	HSPI_IO4	SHOSTIF Ø 104	CN41-8	

# 表 5-10 RZ/N2H 端子機能選択一覧(10)

端子	端子名	端子機能	<b>丁版化选扒 見(10</b> /   説明	コネクタ	備考
K1	VSS	少而 丁 19支 月七	記場	コペクラ	1用行
K2	DDR CAA1	DDR_CAA1	LPDDR4のCA_A[0]		
K3	VSS	DDK_CAAT	LPDDR4 () CA_A[0]		
K4	VSS				
K5	VSS				
K6	DDR CKEA1	DDR_CKEA1	LPDDR4 Ø CKE_A[1]		
	VSS	DDK_CKEAT	LPDDR4 () CRE_A[1]		
K7 K8	VDD08 PLL2				
K9	VDD08				
K10	VDD08				
K11	VSS				
K12	VDD08				
K13	VSS				
K14	VDD08				
K15	VSS				
K16	VDD08				
K17	VDDP_18_2				
K18	VDD1833_2				
K19	VDD1833_2				
K20	P34_1/A23/GTADSM03_1/GTIOC03_	ETH3_RXD0	Ethernet Port3 Ø RXD0		DSW5-8: ON
	0B/ETH3_RXD0/SPI_MISO2/ENCIFD 106/RXDE06/HDSL10_CLK1	A23	外部バスアドレス A23	CN42-18	DSW5-8: OFF
		GTIOC03_0B	インプットキャプチャ/アウトプ	CN52-4	1
			ットコンペア/PWM 出力端子		
		SPI MISO2	mikroBUS™の MISO	CN33-5	1
K21	P34 5/CS3#/GTADSM05 1/GTIOC03	ETH3 RXDV	Ethernet Port3 Ø RXDV		DSW5-8: ON
	_2B/ETH3_RXDV/ESC_I2CCLK/TXD	CS3#	外部バスの CS3#	CN42-36	DSW5-8: OFF,
	3/SDA3/MOSI3/IIC_SCL1/SPI_SSL23		7, 4, 5		DSW21-4: OFF,
	/ADTRG1#/ENCIFDI07/RXDE07/HDS				DSW21-5: ON
	L10_CLK2	GTIOC03_2B	インプットキャプチャ/アウトプ	CN52-8	DSW5-8: OFF
			ットコンペア/PWM 出力端子		
K22	P34_2/A24/GTADSM04_0/GTIOC03_	ETH3_RXD1	Ethernet Port3 Ø RXD1		DSW5-8: ON
	1A/ETH3_RXD1/SPI_SSL20/ENCIFC	A24	外部バスアドレス A24	CN42-22	DSW5-8: OFF
	K07/SCKE07/HDSL10_SEL1	GTIOC03 1A	インプットキャプチャ/アウトプ	CN52-5	1
		_	ットコンペア/PWM 出力端子		
		SPI SSL20	mikroBUS™のCS	CN33-3	
K23	P34 4/CS2#/GTADSM05 0/GTIOC03	ETH3 RXD3	Ethernet Port3 Ø RXD3	1 2 2	DSW5-8: ON
	2A/ETH3 RXD3/RXD3/SCL3/MISO3	CS2#	外部バスの CS2#	CN42-34	DSW5-8: OFF.
	/SPI_SSL22/SD1_IOVS/ADTRG0#/E	00211	THE STOP COEM	01112 01	DSW21-1: ON,
	NCIFDO07/TXDE07/HDSL10_MOSI1				DSW21-2: OFF,
					<b>DSW21-3: ON</b>
		GTIOC03_2A	インプットキャプチャ/アウトプ	CN52-7	DSW5-8: OFF
			ットコンペア/PWM 出力端子		
K24	P34 6/ETH3 REFCLK/RMII3 REFCL	ETH3_REFCLK	Ethernet Port3 Ø REFCLK	İ	DSW5-8: ON
	K/CS5#/ETH1 RXER/ESC I2CDATA/	CS5#	外部バスの CS5#	CN42-20	DSW5-8: OFF,
	IIC_SDA1/SPI_RSPCK3/ADTRG2#/D		7, 25.		DSW21-6: OFF,
	UEI08/HDSL10_SEL2				<b>DSW21-7: ON</b>

## 表 5-11 RZ/N2H 端子機能選択一覧 (11)

	衣 5-11 KZ/NZΠ 斒丁傚能送扒 ̄見(II)								
端子	端子名	端子機能	説明	コネクタ	備考				
L1	DDR_CKA_C	DDR_CKA_C	LPDDR4 Ø CK_A_C						
L2	DDR_CAA3	DDR_CAA3	LPDDR4のCA_A[1]						
L3	DDR_CAA4	DDR_CAA4	LPDDR4のCA_A[3]						
L4	DDR_CSA0	DDR_CSA0	LPDDR4のCS_A[0]						
L5	DDR CSA1	DDR_CSA1	LPDDR4のCS_A[1]						
L6	DDR CKEA0	DDR_CKEA0	LPDDR4のCKE_A[0]						
L7	VSS	_	= 1.1						
L8	VSS								
L9	VSS								
L10	VDD08								
L11	VSS								
L12	VDD08								
L13	VSS								
L14	VDD08								
L15	VSS								
L16	VDD08								
L17	VDDP_18_33								
L18 L19	VSS VSS								
L19 L20	P33 2/A16/GTADSM00 0/ETH3 TX	ETH3_TXCLK	Ethornot Porto O TVOLK		DSW5-8: ON				
LZU	CLK/SCK1/SPI RSPCK1/SPI SSL30/	A16	Ethernet Port3 の TXCLK	CN40.4	DSW5-8: OFF				
	MCLK50/ENCIFCK01/SCKE01/HDSL		外部バスアドレス A16	CN42-4	DSW5-8: OFF				
	09 MOSI1	MCLK50	DSMIF のクロック	CN46-27					
L21	P34_3/A25/GTADSM04_1/GTIOC03_	ETH3_RXD2	Ethernet Port3 の RXD2		DSW5-8: ON				
	1B/ETH3_RXD2/SPI_SSL21/SD1_P	A25	外部バスアドレス A25	CN42-24	DSW5-8: OFF				
	WEN/ENCIFOE07/DEE07/HDSL10_M	GTIOC03 1B	インプットキャプチャ/アウトプ	CN52-6					
	ISO1	_	ットコンペア/PWM 出力端子						
L22	P34 0/A22/GTADSM03 0/GTIOC03	ETH3_RXCLK	Ethernet Port3 Ø RXCLK		DSW5-8: ON				
	0A/ETH3_RXCLK/SPI_MOSI2/ENCIF	A22	外部バスアドレス A22	CN42-16	DSW5-8: OFF				
	DO06/TXDE06/HDSL10_SMPL	GTIOC03 0A	インプットキャプチャ/アウトプ	CN52-3					
			ットコンペア/PWM 出力端子						
		SPI MOSI2	mikroBUS™の MOSI	CN33-6	1				
L23	P33_7/A21/GTADSM02_1/ETH3_TXE	ETH3 TXEN	Ethernet Port3 Ø TXEN		DSW5-8: ON				
	N/SPI RSPCK2/MDAT52/ENCIFOE0	A21	外部バスアドレス A21	CN42-14	DSW5-8: OFF				
	6/DEE06/HDSL10_LINK	SPI RSPCK2	mikroBUS™の SCK	CN33-4	20110 0. 011				
	<del>-</del>	MDAT52	DSMIF のデータ	CN46-24	-				
104	VSS	IVIDATUZ	DSIVIIF のナーダ	CIN4U-24					
L24	V33								

#### 表 5-12 RZ/N2H 端子機能選択一覧 (12)

	衣 5-12 KZ/N2H								
端子	端子名	端子機能	説明	コネクタ	備考				
M1	DDR_CKA_T	DDR_CKA_T	LPDDR4のCK_A_T						
M2	VSS								
М3	DDR_CAA2	DDR_CAA2	LPDDR4のCA_A[2]						
M4	VSS								
M5	DDR_CAA5	DDR_CAA5	LPDDR4のCA_A[5]						
M6	VSS								
M7	DDR_VDDQ								
M8	DDR_VAA								
M9	VSS								
M10	VDD08								
M11	VSS								
M12	VDD08								
M13	VSS								
M14	VDD08								
M15	VSS								
M16	VDD08								
M17	VDD33								
M18	VSS								
M19	VSS								
M20	P33_3/IRQ12/A17/GTADSM00_1/ET	ETH3_TXD0	Ethernet Port3 の TXD0		DSW5-8: ON				
	H3_TXD0/RXD1/SCL1/MISO1/SPI_M	RXD1	USB シリアル変換の RXD1		DSW5-8: OFF,				
	OSI1/SPI_RSPCK0/MDAT50/PCIE_R STOUT0B/ENCIFOE01/DEE01/HDSL				DSW9-5: ON,				
	09 CLK2			01140.0	DSW9-6: OFF				
	109_CENZ	A17	外部バスアドレス A17	CN42-6	DSW5-8: OFF,				
		MDAT50	DSMIF のデータ	CN46-28	DSW9-5: OFF, DSW9-6: ON				
		PCIE RSTOUT0	PCle x4 のリセット出力	CN11-A11	DSW5-8: OFF.				
		B	I Ole X4 00 y E y I E y	JOHN TALL	DSW9-5: OFF,				
					DSW9-6: ON.				
					DSW4-1: ON				
M21	P33_6/IRQ15/A20/GTADSM02_0/ET	ETH3_TXD3	Ethernet Port3 の TXD3		DSW5-8: ON				
	H3_TXD3/TXD2/SDA2/MOSI2/SPI_S	A20	外部バスアドレス A20	CN42-12	DSW5-8: OFF				
	SL11/SPI_SSL00/MCLK52/ENCIFCK	MCLK52	DSMIF のクロック	CN46-23	_				
	06/SCKE06/HDSL09_MOSI2	-							
M22	VSS								
M23	VSS		L. m. m. lm mr Lt. Adv						
M24	EXTCLKIN	EXTCLKIN	水晶発振器に接続		DSW2-1: ON				

# 表 5-13 RZ/N2H 端子機能選択一覧(13)

		-13 IXZ/IXZII 3/III		1	
端子	端子名	端子機能	説明	コネクタ	備考
N1	VSS				
N2	DDR_CKEB1	DDR_CKEB1	LPDDR4のCKE_B[1]		
N3	DDR_CAB0	DDR_CAB0	LPDDR4 の CA_B[2]		
N4	DDR_CAA0	DDR_CAA0	LPDDR4 の CA_A[4]		
N5	DDR_VDDQ				
N6	VSS				
N7	DDR_RESET_N	DDR_RESET_N	LPDDR4のRESET_N		
N8	DDR_ATEST	DDR_ATEST			NC
N9	VSS				
N10	VDD08				
N11	VSS				
N12	VDD08				
N13	VSS				
N14	VDD08				
N15	VSS				
N16	VDD08				
N17	VDDP_18_33				
N18	VDD1833_3				
N19	VDD1833_3				
N20	P33_4/IRQ13/A18/GTADSM01_0/ET	ETH3_TXD1	Ethernet Port3 Ø TXD1		DSW5-8: ON
	H3_TXD1/TXD1/SDA1/MOSI1/SPI_MI SO1/SPI_MOSI0/MCLK51/PCIE_RST	TXD1	USB シリアル変換の TXD1		DSW5-8: OFF,
	OUT1B/ENCIFDO01/TXDE01/HDSL0				DSW9-7: ON,
	9 SEL2	A18	H 호마 스크 크 I 이 크 A 4 0	CN42-8	DSW9-8: OFF DSW5-8: OFF.
	0_0222		外部バスアドレス A18	-	DSW9-7: OFF,
		MCLK51	DSMIF のクロック	CN46-25	DSW9-7: OFF, DSW9-8: ON
		PCIE_RSTOUT1	PCle x1 のリセット出力	CN12-A11	DSW5-8: OFF,
		В			DSW9-7: OFF,
					DSW9-8: ON,
				1	DSW4-2: ON
N21	P33_5/IRQ14/A19/GTADSM01_1/ET	ETH3_TXD2	Ethernet Port3 の TXD2		DSW5-8: ON
	H3_TXD2/RXD2/SCL2/MISO2/SPI_S	A19	外部バスアドレス A19	CN42-10	DSW5-8: OFF
	SL10/SPI_MISO0/MDAT51/ENCIFDI0 1/RXDE01/HDSL09 MISO2	MDAT51	DSMIF のデータ	CN46-26	
N22	XTALSEL	XTALSEL	EXTCLKIN/XTAL,EXTAL 選択		
N23	XTAL	XTAL	水晶振動子に接続		DSW2-1: OFF
N24	EXTAL	EXTAL	水晶振動子に接続		DSW2-1: OFF

# 表 5-14 RZ/N2H 端子機能選択一覧(14)

端子	端子名	端子機能	説明	コネクタ	備考
P1	DDR_CKB_T	DDR_CKB_T	LPDDR4 Ø CK_B_T		
P2	DDR_CKEB0	DDR_CKEB0	LPDDR4 の CKE_B[0]		
P3	VSS				
P4	VSS				
P5	DDR_VDDQ				
P6	VSS				
P7	DDR_DTEST	DDR_DTEST			NC
P8	DDR_ZN	DDR_ZN			120Ωプルダウン
P9	VDD08				
P10	VDD08				
P11	VSS				
P12	VDD08				
P13	VDD18_PLL4				
P14	VDD08				
P15	VSS				
P16	VSS				
P17	VDD33_X				
P18	VDDP_18_X				
P19	OTPVDD08				
P20	OTPVDD18				
P21	VSS				
P22	VSS				
P23	VSS				
P24	VSS				

# 表 5-15 RZ/N2H 端子機能選択一覧(15)

端子	端子名	端子機能	説明	コネクタ	備考
R1	DDR_CKB_C	DDR_CKB_C	LPDDR4 Ø CK_B_C		
R2	DDR CAB1	DDR_CAB1	LPDDR4 Ø CA B[0]		
R3	DDR VDDQ	_			
R4	DDR_CAB2	DDR_CAB2	LPDDR4 の CA_B[3]		
R5	DDR CAB5	DDR_CAB5	LPDDR4のCA_B[1]		
R6	DDR_CSB0	DDR_CSB0	LPDDR4のCS_B[0]		
R7	VSS				
R8	VSS				
R9	VDD08				
R10	VDD08				
R11	VSS				
R12	VSS				
R13	VSS_PLL4				
R14	PCIE_VDD08A_L1				
R15	PCIE_VDD08A_L0				
R16	VSS				
R17	VSS				
R18	VSS				
R19	VSS				
R20	VSS				
R21	AVSSIO_ADC0				
R22	AVDDREF_ADC0				
R23	AN002	AN002	A/D コンパータ入力(AN002)	CN3-6	
R24	AN000	AN000	A/D コンバータ入力(AN000)	CN3-2	DSW6-1: ON, DSW6-2: OFF
			ポテンショメータ入力		DSW6-1: OFF, DSW6-2: ON

# 表 5-16 RZ/N2H 端子機能選択一覧(16)

			1		
端子	端子名	端子機能	説明	コネクタ	備考
T1	DDR_CAB3	DDR_CAB3	LPDDR4のCA_B[4]		
T2	VSS				
T3	DDR_CAB4	DDR_CAB4	LPDDR4のCA_B[5]		
T4	DDR_DQB0	DDR_DQB0	LPDDR4のDQ_B[12]		
T5	VSS				
T6	DDR_CSB1	DDR_CSB1	LPDDR4のCS_B[1]		
T7	VSS				
T8	VSS				
T9	VSS				
T10	VSS_PLL1				
T11	VDD18_PLL1				
T12	VDD08_PLL1				
T13	VDD08_PLL4				
T14	PCIE_VDD08A_L1				
T15	PCIE_VDD08A_L0				
T16	PCIE_VDD18A_L1				
T17	PCIE_VDD18A_L0				
T18	VSS				
T19	VSS				
T20	AVDD_ADC0				
T21	AVSSIO_ADC0				
T22	AVDDIO_ADC0				
T23	AN003	AN003	A/D コンパータ入力(AN003)	CN3-8	
T24	AN001	AN001	A/D コンパータ入力(AN001)	CN3-4	

# 表 5-17 RZ/N2H 端子機能選択一覧(17)

	X · · · · · · · · · · · · · · · · · · ·						
端子	端子名	端子機能	説明	コネクタ	備考		
U1	DDR_DQB2	DDR_DQB2	LPDDR4のDQ_B[11]				
U2	DDR_DQB1	DDR_DQB1	LPDDR4のDQ_B[13]				
U3	VSS						
U4	DDR_DQB3	DDR_DQB3	LPDDR4のDQ_B[14]				
U5	DDR_DQSB_T0	DDR_DQSB_T0	LPDDR4のDQS1_B_T				
U6	VSS						
U7	VSS						
U8	VSS						
U9	VSS						
U10	VDDP_18_33						
U11	VDD1833_4						
U12	VSS						
U13	VDDP_18_5						
U14	VSS						
U15	USB_USVDD18						
U16	PCIE_VDD18A_L1						
U17	PCIE_VDD18A_L0						
U18	VSS						
U19	VSS						
U20	AVSS_ADC0						
U21	AVDDIO_ADC1						
U22	AVDDREF_ADC1						
U23	AN100	AN100	A/D コンバータ入力(AN100) 	CN4-2	DSW6-3: ON, DSW6-4: OFF		
			mikroBUS™の A/D コンパータ入 カ	CN33-1	DSW6-3: OFF, DSW6-4: ON		
U24	AN103	AN103	A/D コンパータ入力(AN103)	CN4-8			

# 表 5-18 RZ/N2H 端子機能選択一覧 (18)

	文 0 : 0 : (三:::=:::=:::  )						
端子	端子名	端子機能	説明	コネクタ	備考		
V1	VSS						
V2	DDR_DQB4	DDR_DQB4	LPDDR4のDQ_B[10]				
V3	DDR DQB7	DDR_DQB7	LPDDR4のDQ_B[9]				
V4	DDR_DMIB0	DDR DMIB0	LPDDR4 Ø DMI_B[1]				
V5	DDR DQSB C0	DDR_DQSB_C0	LPDDR4 Ø DQS1 B C				
V6	VSS						
V7	TRST#	TRST#	デパッグインタフェースの TRST				
V8	VDD33						
V9	VDD33						
V10	VDDP 18 4						
V11	VDD1833 4						
V12	VDDP_18_33						
V13	VDD1833_5						
V14	VSS						
V15	USB_USVDD18						
V16	USB_USVDD33						
V17	USB_USVDD33						
V18	VSS						
V19	VSS						
V20	AVSS_ADC1						
V21	AVSSIO_ADC1						
V22	AVSSIO_ADC1	431466		0114.0	D 011/0 - 01/		
V23	AN102	AN102	A/D コンバータ入力(AN102)	CN4-6	DSW6-7: ON, DSW6-8: OFF		
			Grove2 の A/D コンパータ入力 (AN102)	CN32-2	DSW6-7: OFF, DSW6-8: ON		
V24	AN101	AN101	A/D コンバータ入力(AN101)	CN4-4	DSW6-5: ON, DSW6-6: OFF		
			Grove2 の A/D コンパータ入力 (AN101)	CN32-1	DSW6-5: OFF, DSW6-6: ON		

# 表 5-19 RZ/N2H 端子機能選択一覧(19)

端子	端子名	端子機能	説明	コネクタ	備考
W1	DDR DQB6	DDR DQB6	LPDDR4のDQ B[15]	コペンス	)用行
	_	DDK_DQB6	LPDDR4 0) DQ_B[15]		
W2	DDR_VDDQ	DDD DODE	L DDDD 4 & DO DIGI		
W3	DDR_DQB5	DDR_DQB5	LPDDR4のDQ_B[8]		
W4	VSS				
W5	VSS				
W6	VSS	Va=10 10=			
W7	P06_5/IRQ11/GTETRGC/IIC_SDA1/X SPI0_IO7/HDSL05_SEL1	XSPI0_IO7	XSPI0 のデータ IO7		
W8	P06_3/IRQ9/GTETRGA/IIC_SDA0/XS PI0_IO5/TST_OUT09/HDSL05_SMPL	XSPI0_IO5	XSPI0 のデータ IO5		
W9	P03_4/IRQ14/D12/MTCLKB/MTIOC8 D/GTIOC02 3B/GTADSM09 1/CMT	D12	外部バスデータ D12	CN43-27	DSW7-3: OFF, DSW7-4: ON
	W1_TOC1/RTCAT1HZ/IIC_SDA1/EN CIFOE02/DEE02/HDSL02_MISO2	IIC_SDA1	PCIe クロックドライバおよび各 コネクタへの SDA	CN20-1, CN29-2, CN30-3, CN34-6	DSW7-3: ON, DSW7-4: OFF
			PMOD1 の SDA	CN28-4	DSW7-3: ON, DSW7-4: OFF, JP27: Open, JP29: Short
W10	VSS				
W11	P01_0/IRQ6/MTIOC3A/MTIOC1A/GTI OC00_4A/GTIOC00_2B/IIC_SCL1/XS	GTIOC00_2B	インプットキャプチャ/アウトプ ットコンペア/PWM 出力端子	CN49-8	DSW2-6: OFF
	PI1_CKP/ENCIFDO00/ENCIFDO04/T XDE00/TXDE04/HDSL00_MISO2	XSPI1_CKP	QSPI および拡張 SPI コネクタの CKP	CN19-3	DSW2-6: ON
W12	P00 2/IRQ1/D2/MTIOC4A/GTIOC00	ETH3_CRS	Ethernet Port3 Ø CRS		DSW5-8: ON
	1A/ETH3 CRS/ADTRG0#/USB EXIC	D2	外部バスデータ D2	CN43-5	DSW5-8: OFF,
	EN/SI00#/HDSL00_CLK1	GTIOC00 1A	インプットキャプチャ/アウトプ	CN49-5	DSW2-5: OFF
	_	0110000_1A	リットコンペア/PWM 出力端子	014-5-5	
		USB_EXICEN	USB_OTG 電源 IC 制御		DSW5-8: OFF, DSW2-5: ON, DSW14-3: ON, DSW14-4: OFF
W13	VDD1833_5				
W14	USB_USDVDD				
W15	USB_USDVDD				
W16	VSS				
W17	VSS				
W18	PCIE_VDD18A_CMN				
W19	VSS				
W20	AVDD_ADC1				
W21	AVSSIO_ADC2				
W22	AVSSIO_ADC2				
W23	AN206	AN206	A/D コンパータ入力(AN206)	CN5-13	
W24	AN210	AN210	A/D コンパータ入力(AN210)	CN6-5	

# 表 5-20 RZ/N2H 端子機能選択一覧 (20)

端子	端子名	端子機能	説明	コネクタ	備考
Y1	DDR_DQB8	DDR_DQB8	LPDDR4のDQ_B[5]		
Y2	VSS				
Y3	DDR_DQB15	DDR_DQB15	LPDDR4のDQ_B[4]		
Y4	VSS				
Y5	DDR_DQSB_T1	DDR_DQSB_T1	LPDDR4 Ø DQS0_B_T		
Y6	VSS				
Y7	P06_2/IRQ8/IIC_SCL0/XSPI0_IO4/D UEI09/HDSL05_LINK	XSPI0_IO4	XSPI0 のデータ IO4		
Y8	P06_4/IRQ10/GTETRGB/IIC_SCL1/X SPI0_IO6/SI09#/HDSL05_CLK1	XSPI0_IO6	XSPI0 のデータ IO6		
Y9	P03_1/D9/MTIOC4B/MTIOC1B/GTIO C02_2A/GTADSM08_0/CMTW1_TIC0 /ENCIFDO02/TXDE02/HDSL02_MOS I1	P03_1	Ethernet Port2 の GMAC_RESETOUT2#		DSW12-7: OFF, DSW12-8: ON, DSW8-1:ON, DSW8-2: OFF
		D9	外部バスデータ D9	CN43-21	DSW12-7: ON,
		GTIOC02_2A	インプットキャプチャ/アウトプ ットコンペア/PWM 出力端子	CN49-31	DSW12-8: OFF
Y10	P02_3/IRQ10/MTIOC6C/MTIOC1B/G	XSPI1_IO7	拡張 SPI コネクタの IO7	CN19-5	DSW2-6: ON
	TIOC01_4B/ETH3_COL/IIC_SCL0/IIC _SCL2/XSPI1_IO7/MDAT22/USB_OV RCUR/ENCIFDI01/RXDE01/HDSL01_ MOSI2	USB_OVRCUR	USB ホストインタフェースの OVRCUR 入力		DSW2-6: OFF, DSW14-1: OFF, DSW14-2: ON
Y11	P02_4/IRQ11/POE0#/IIC_SDA0/MDA T20/USB_EXICEN/MBX_HINT#/HDS L02_LINK	USB_EXICEN	USB_OTG 電源 IC 制御		DSW14-3: OFF, DSW14-4: ON
Y12	P01_2/MTIOC6B/MTIOC8B/GTIOC01	XSPI1_CS1#	拡張 SPI コネクタの CS1#	CN19-4	DSW2-6: ON
	_0A/GTIOC04_0A/XSPI1_CS1#/DUEI 02/HDSL01_LINK	GTIOC01_0A	インプットキャプチャ/アウトプットコンペア/PWM 出力端子	CN49-15	DSW2-6: OFF
Y13	VDD33				
Y14	USB_VUBUSIN	USB_VUBUSIN	USB ファンクションの VBUSIN	CN8-1	DSW16-1: OFF, DSW16-2: ON
			USB_OTG Ø VBUSIN	CN9-1	DSW16-1: ON, DSW16-2: OFF
Y15	USB_TXRTUNE	USB_TXRTUNE	200Ωプルダウン		
Y16	PCIE_REFCLK_N1	PCIE_REFCLK_ N1	PCle ch1 リファレンスクロック		
Y17	PCIE_REFCLK_P0	PCIE_REFCLK_ P0	PCle ch0 リファレンスクロック		
Y18	PCIE_VDD18A_CMN				
Y19	VSS				
Y20	AVDD_ADC2				
Y21	AVDDIO_ADC2				
Y22	AN209	AN209	A/D コンパータ入力(AN209)	CN6-3	
Y23	AN208	AN208	A/D コンパータ入力(AN208)	CN6-1	
Y24	AN202	AN202	A/D コンパータ入力(AN202)	CN5-5	

# 表 5-21 RZ/N2H 端子機能選択一覧(21)

		-211(2/14211 3			
端子	端子名	端子機能	説明	コネクタ	備考
AA1	DDR_DQB14	DDR_DQB14	LPDDR4のDQ_B[6]		
AA2	DDR_DQB9	DDR_DQB9	LPDDR4のDQ_B[1]		
AA3	DDR_DMIB1	DDR_DMIB1	LPDDR4のDMI_B[0]		
AA4	DDR_DQB10	DDR_DQB10	LPDDR4のDQ_B[0]		
AA5	DDR DQSB C1	DDR_DQSB_C1	LPDDR4のDQS0 B C		
AA6	BSCANP	BSCANP	パウンダリスキャンイネーブル		
AA7	P05 1/IRQ3/XSPI0 CKP/DUEI06/HD	XSPI0_CKP	XSPIO のクロック CKP		
	SL04_SMPL	_			
AA8	VSS				
AA9	P03_3/IRQ13/D11/MTCLKA/MTIOC8	IRQ13	拡張 SPI コネクタの IRQ13	CN19-13	DSW7-1: OFF,
	C/GTIOC02_3A/GTADSM09_0/CMT	D11	外部バスデータ D11	CN43-25	DSW7-2: ON
	W1_TIC1/IIC_SCL1/ENCIFCK02/SCK E02/HDSL02 SEL2	IIC_SCL1	I2C の SCL	CN20-2,	DSW7-1: ON,
	E02/11D3E02_3EE2			CN29-1,	DSW7-2: OFF
				CN30-4,	
				CN34-5 CN28-3	DSW7-1: ON,
				CIN20-3	DSW7-1: ON, DSW7-2: OFF,
					JP26: Open,
					JP28: Short
AA10	P02_1/IRQ8/MTCLKD/MTIOC0D/GTI	XSPI1_IO5	拡張 SPI コネクタの IO5	CN19-7	DSW2-6: ON
	OC01_3B/ETH3_RXER/IIC_SCL2/XS	ENCIFOE01	ENCIF の出力イネーブル	CN44-4	DSW2-6: OFF
	PI1_IO5/MDAT21/ENCIFOE01/DEE0				
AA11	1/HDSL01_SEL2 P02 2/IRQ9/MTIOC6A/MTIOC1A/GTI	XSPI1_IO6	拡張 SPI コネクタの IO6	CN19-6	DSW2-6: ON
AATT	OC01 4A/ETH3 CRS/IIC SDA2/XSP	USB VBUSEN	USB ホスト時の VBUS 制御	CN 13-0	DSW2-6: OFF,
	I1_IO6/MCLK22/USB_VBUSEN/ENCI	USD_VDUSEN	しつり 小文 と呼の 4003 削値		DSW14-5: OFF.
	FDO01/TXDE01/HDSL01_MISO2				DSW14-6: ON,
	_				DSW16-3: OFF,
					DSW16-4: ON
			USB_OTG 時の VBUS 制御		DSW2-6: OFF,
					DSW14-5: OFF,
					DSW14-6: ON, DSW16-3: ON,
					DSW16-3: ON, DSW16-4: OFF
AA12	P02 0/IRQ7/MTCLKC/MTIOC0C/GTI	XSPI1_IO4	拡張 SPI コネクタの IO4	CN19-8	DSW2-6: ON
	OC01_3A/ETH3_TXER/IIC_SDA1/XS	ENCIFCK01	ENCIF のクロック	CN44-2	DSW2-6: OFF
	PI1_IO4/MCLK21/ENCIFCK01/SCKE				
A A 4 O	01/HDSL01_CLK2	D.1		01140.0	DOME 0. OFF
AA13	P00_1/IRQ0/D1/MTIOC3D/GTIOC00_ 0B/ETH3 RXER/USB OVRCUR/TST	D1 GTIOC00 0B	外部バスデータ D1	CN43-3 CN49-4	DSW5-8: OFF, DSW2-5: OFF
	OUT00/HDSL00 SMPL	G HOCOO_OB	インプットキャプチャ/アウトプ	CN49-4	20002-0. OF I
		LICE OVECUE	ットコンペア/PWM 出力端子	-	DOME O: OFF
		USB_OVRCUR	USB ホストインタフェースの		DSW5-8: OFF, DSW2-5: ON,
			OVRCUR 入力		DSW14-1: ON,
					DSW14-2: OFF
		ETH3_RXER	Ethernet Port3 の RXER		DSW5-8: ON
AA14	USB_OTG_ID	USB_OTG_ID	USB_OTG Ø ID	CN9-4	
AA15					
	PCIE_REFCLK_P1	PCIE_REFCLK_	PCle ch1 リファレンスクロック		
		P1			
AA17	PCIE_REFCLK_N0	PCIE_REFCLK_	PCle ch0 リファレンスクロック		
AA18	VSS	N0			
AA19					
	AVSS ADC2				
	AVDDREF ADC2				
AA22		AN213	A/D コンパータ入力(AN213)	CN6-11	
AA23	AN201	AN201	A/D コンパータ入力(AN201)	CN5-3	
AA24	AN200	AN200	A/D コンパータ入力(AN200)	CN5-1	
<u> </u>	1	1	>>>>>	1	Î.

# 表 5-22 RZ/N2H 端子機能選択一覧 (22)

			丁娥能选扒一見(22)		1
端子	端子名	端子機能	説明	コネクタ	備考
AB1	DDR_DQB12	DDR_DQB12	LPDDR4のDQ_B[3]		
AB2	VSS				
AB3	DDR_DQB13	DDR_DQB13	LPDDR4のDQ_B[2]		
AB4	DDR DQB11	DDR DQB11	LPDDR4のDQ_B[7]		
AB5	VSS				
AB6	P05 2/IRQ4/IIC SCL2/XSPI0 CKN/T	XSPI0 CKN	XSPIO のクロック CKN		
•	ST OUT06/HDSL04 CLK1				
AB7	P06_1/XSPI0_IO3/SI08#/HDSL04_M OSI2	XSPI0_IO3	XSPIO のデータ IO3		
AB8	P05_4/IRQ6/IIC_SDA2/XSPI0_CS1#/ DUEI07/HDSL04_MISO1	XSPI0_CS1#	HyperRAM への CS#		
AB9	P03 2/IRQ12/D10/MTIOC4D/MTIOC1	P03_2	Ethernet Port3 Ø		DSW12-5: OFF,
	A/GTIOC02_2B/GTADSM08_1/CMT	_	GMAC_RESETOUT3#		DSW12-6: ON
	W1_TOC0/ENCIFDI02/RXDE02/HDS	D10	外部バスデータ D10	CN43-23	DSW12-5: ON,
	L02_CLK2	GTIOC02 2B	インプットキャプチャ/アウトプ	CN49-32	DSW12-6: OFF
			ットコンペア/PWM 出力端子		
AB10	P02 6/D6/MTIOC3D/MTIOC8B/GTIO	SD0 IOVS	SD0 の電源選択		DSW17-5: OFF,
7010	C02 0B/GTADSM06 1/CMTW0 TOC	050_1040	300 V7 电源及り		DSW17-6: ON
	0/SD0_IOVS/MDAT00/HDSL02_CLK	D6	外部バスデータ D6	CN43-15	DSW17-5: ON,
	1/POUTB	GTIOC02 0B	インプットキャプチャ/アウトプ	CN49-28	DSW17-6: OFF
	-	0110002_00		O1149-20	
A D 4 4	DO4_4/MTIOC2C/MTIOC2A/CTIOC2C	VCDI4 CCC#	ットコンペア/PWM 出力端子		
AB11	P01_1/MTIOC3C/MTIOC8A/GTIOC00 4B/XSPI1 CS0#/MCLK20/ENCIFDI0	XSPI1_CS0#	QSPI Ø CS#		
	0/ENCIFDI04/RXDE00/RXDE04/HDS				
	L00 MOSI2				
AB12	P01 7/MTIOC7D/MTIOC0B/GTIOC01	XSPI1_IO3	QSPI および拡張 SPI コネクタの	CN19-9	DSW2-6: ON
,	2B/GTIOC04 2B/XSPI1 IO3/SI03#/	7.5	IO3		
	HDSL01_MOSI1	GTIOC01 2B	インプットキャプチャ/アウトプ	CN49-20	DSW2-6: OFF
		0110001_20	インフットイヤンテヤ/アウトフ  ットコンペア/PWM 出力端子	511-10-20	23112 0. 011
AB13	P00 0/SEI/D0/MTIOC3B/GTIOC00 0	ETH3_TXER	Ethernet Port3 の TXER		DSW5-8: ON
AD 13	A/ETH3_TXER/USB_VBUSEN/DUEI0			CN142 4	
	0/HDSL00_LINK	D0	外部バスデータ DO	CN43-1	DSW5-8: OFF, DSW2-5: OFF
	0.112.0E00_E1141.	GTIOC00_0A	インプットキャプチャ/アウトプ	CN49-3	D3W2-5: UFF
			ットコンペア/PWM 出力端子		
		USB_VBUSEN	USB ホスト時の VBUS 制御		DSW5-8: OFF,
					DSW2-5: ON,
					DSW14-5: ON,
					DSW14-6: OFF,
					DSW16-3: OFF,
			LICE OTO IT O VICE O MINT		DSW16-4: ON
			USB_OTG 時の VBUS 制御		DSW5-8: OFF,
					DSW2-5: ON, DSW14-5: ON,
					DSW14-5: ON, DSW14-6: OFF.
					DSW14-8: OFF, DSW16-3: ON,
					DSW16-4: OFF
AB14	VSS				
AB15					
AB16					
AB17	VSS				
AB18	VSS				
AB19	VSS				
	VSS				
AB21	VSS				
AB22	AN203	AN203	A/D コンパータ入力(AN203)	CN5-7	
	AVSSIO ADC2				
AB24	AN212	AN212	A/D コンパータ入力(AN212)	CN6-9	
7024	/ 11 VL 1 L	A114 14	プレコンハ ア八川(MNZ12)	O110-0	1

# 表 5-23 RZ/N2H 端子機能選択一覧(23)

端子	端子名	端子機能	説明	コネクタ	備考
AC1	MDX	MDX	MDX 設定入力		
AC2	P08_5/IRQ8/RSTOUT#/GTETRGSA/I IC_SCL1/SD1_PWEN/MCLK02/HDSL 06_MISO2	SD1_PWEN	SD1 の電源イネーブル		
AC3	P08_4/TDO/HDSL06_SEL2	TDO	デバッグインタフェースの TDO	CN23-6, CN24-6	
AC4	RES#	RES#	リセット入力		
AC5	P08_3/TCK/SI10#/HDSL06_CLK2	TCK	デバッグインタフェースの TCK	CN23-4 CN24-4	
AC6	P06_0/XSPI0_IO2/TST_OUT08/HDS L04_MISO2	XSPI0_IO2	XSPI0 のデータ IO2		
AC7	P05_7/XSPI0_IO1/DUEI08/HDSL04_ SEL2	XSPI0_IO1	XSPI0 のデータ IO1		
AC8	P06_7/IRQ12/P0E4#/GTETRGD/GM	P06_7	PMOD2のGPIO	CN31-10	
	AC1_MDC/IIC_SCL2/HDSL05_MISO 1		USB_OTG 制御のステータス 2		JP4: Short
AC9	P02_7/D7/MTIOC4A/MTIC5U/GTIOC 02_1A/GTADSM07_0/CMTW0_TIC1/	P02_7	ユーザ LED2 制御		DSW17-3: OFF, DSW17-4: ON
	MCLK01/HDSL02_SEL1/POUTZ	D7	外部バスデータ D7	CN43-17	DSW17-3: ON,
		GTIOC02_1A	インプットキャプチャ/アウトプ	CN49-29	DSW17-4: OFF
			ットコンペア/PWM 出力端子		
	VSS				
AC11	P01_5/MTIOC7C/MTIC5W/GTIOC01_ 1B/GTIOC04_1B/XSPI1_IO1/DUEI03/	XSPI1_IO1	QSPI および拡張 SPI コネクタの IO1	CN19-11	DSW2-6: ON
	HDSL01_SEL1	GTIOC01_1B	インプットキャプチャ/アウトプ ットコンペア/PWM 出力端子	CN49-18	DSW2-6: OFF
AC12	P01_3/MTIOC6D/MTIC5U/GTIOC01_ 0B/GTIOC04_0B/XSPI1_DS/TST_OU T02/HDSL01_SMPL	GTIOC01_0B	インプットキャプチャ/アウトプットコンペア/PWM 出力端子	CN49-16	
AC13	P00_4/IRQ3/D4/MTIOC4B/GTIOC00_	IRQ3	ユーザスイッチ SW3		
	2A/ADTRG2#/TST_OUT01/HDSL00_	D4	外部パスデータ D4	CN43-9	
	MISO1	GTIOC00_2A	インプットキャプチャ/アウトプ	CN49-7	
			ットコンペア/PWM 出力端子		
AC14	USB_QDP	USB_QDP	USB DP 入出力		
	VSS				
AC16	PCIE_RXDN_L1	PCIE_RXDN_L1	PCle ch1 の受信データ(x1)	CN12-A17	DSW4-3: ON
			PCle ch1 の受信データ(x4)	CN11-A22	DSW4-3: OFF
AC17	PCIE_RXDN_L0	PCIE_RXDN_L0	PCle ch0 の受信データ (x4)	CN11-A17	
AC18	VSS			01110 51-	2011/4 0 011
AC19	PCIE_TXDN_L1	PCIE_TXDN_L1	PCle ch1 の送信データ(x1)	CN12-B15	DSW4-3: ON
1000			PCle ch1 の送信データ(x4)	CN11-B20	DSW4-3: OFF
AC20 AC21	PCIE_TXDN_L0 VSS	PCIE_TXDN_L0	PCle ch0 の送信データ (x4)	CN32-B15	
AC22	AN211	AN211	A/D コンパータ入力(AN211)	CN6-7	
AC23	AN204	AN204	A/D コンパータ入力(AN204)	CN5-9	
AC24	AN207	AN207	A/D コンパータ入力(AN207)	CN5-15	
7024	ANZOI	AITEVI	AID コンハーテ入刀(AN207)	0140-10	L

# 表 5-24 RZ/N2H 端子機能選択一覧 (24)

端子	端子名	端子機能	<b>丁/波形迭1八 ̄見(24</b> / │説明	コネクタ	備考
AD1	VSS	710 3 122 136	Dr. 5.1		V
AD2	P08 6/SEI/CKIO/GTIOC08 3A/GTET	CKIO	外部バスの CKIO	CN43-2	DSW5-3: OFF,
	RGSB/IIC_SDA1/SD1_IOVS/MDAT02 /MCLK11/DUEI11/HDSL06_MOSI2	SD1_IOVS	SD1_IOVS 制御		DSW5-3: ON
AD3	P08_1/TMS/DUEI10/HDSL06_MISO1	TMS	デバッグインタフェースの TMS	CN23-2, CN24-2	
AD4	P08_2/TDI/TST_OUT10/HDSL06_MO SI1	TDI	デバッグインタフェースの TDI	CN23-8 CN24-8	
AD5	P05_6/XSPI0_IO0/SI07#/HDSL04_CL K2	XSPI0_IO0	XSPI0 のデータ IO0		
AD6	P05_5/XSPI0_DS/TST_OUT07/HDSL 04 MOSI1	XSPI0_DS	XSPIO Ø DS		
AD7	P06 6/MDD/XSPI0 RESET0#	MDD	MDD 設定		
		XSPI0_RESET0#	OctaFlash への RESET#		
AD8	P05_3/IRQ5/XSPI0_CS0#/SI06#/HDS L04_SEL1	XSPI0_CS0#	OctaFlash O CS#		
AD9	P03_0/D8/MTIOC4C/MTIC5V/GTIOC 02 1B/GTADSM07 1/CMTW0 TOC1	P03_0	ユーザ LED3 制御		DSW17-1: OFF, DSW17-2: ON
	/MDAT01/HDSL02_MISO1	D8	外部バスデータ D8	CN43-19	DSW17-1: ON,
		GTIOC02_1B	インプットキャプチャ/アウトプ	CN49-30	DSW17-2: OFF
			ットコンペア/PWM 出力端子		
AD10	P02_5/D5/MTIOC3B/MTIOC8A/GTIO C02_0A/GTADSM06_0/CMTW0_TIC	SD0_PWEN	SD0 電源イネーブル		DSW17-7: OFF, DSW17-8: ON
	0/IIC_SCL0/SD0_PWEN/MCLK00/HD   SL02_SMPL/POUTA	D5	外部バスデータ D5	CN43-13	DSW17-7: ON,
		GTIOC02_0A	インプットキャプチャ/アウトプ ットコンペア/PWM 出力端子	CN49-27	DSW17-8: OFF
AD11	P01_6/MTIOC7B/MTIOC0A/GTIOC01 2A/GTIOC04 2A/XSPI1 IO2/TST O	GTIOC01_2A	インプットキャプチャ/アウトプ ットコンペア/PWM 出力端子	CN49-19	DSW2-6: OFF
	UT03/HDSL01_MISO1	XSPI1_IO2	QSPI および拡張 SPI コネクタの IO2	CN19-10	DSW2-6: ON
AD12	P01_4/MTIOC7A/MTIC5V/GTIOC01_ 1A/GTIOC04_1A/XSPI1_IO0/SI02#/H	GTIOC01_1A	インプットキャプチャ/アウトプ ットコンペア/PWM 出力端子	CN49-17	DSW2-6: OFF
	DSL01_CLK1	XSPI1_IO0	QSPI および拡張 SPI コネクタの IO0	CN19-12	DSW2-6: ON
AD13	P00 3/IRQ2/D3/MTIOC4C/GTIOC00	D3	外部バスデータ D3	CN43-7	DSW12-1: ON,
	1B/ETH3_COL/ADTRG1#/DUEI01/H DSL00_SEL1	GTIOC00_1B	インプットキャプチャ/アウトプ ットコンペア/PWM 出力端子	CN49-6	DSW12-2: OFF
		ETH3_COL	Ethernet Port3 O COL		DSW12-1: OFF, DSW12-2: ON
AD14	USB_QDM	USB_QDM	USB DM 入出力		
AD15	VSS	_			
AD16	PCIE_RXDP_L1	PCIE_RXDP_L1	PCIe ch1 の受信データ (x1)	CN12-A16	DSW4-3: ON
			PCle ch1 の受信データ(x4)	CN11-A21	DSW4-3: OFF
	PCIE_RXDP_L0	PCIE_RXDP_L0	PCle ch0 の受信データ (x4)	CN11-A16	
AD18					
AD19	PCIE_TXDP_L1	PCIE_TXDP_L1	PCle ch1 の送信データ(x1)	CN12-B14	DSW4-3: ON
			PCle ch1 の送信データ(x4)	CN11-B19	DSW4-3: OFF
	PCIE_TXDP_L0	PCIE_TXDP_L0	PCle ch0 の送信データ(x4)	CN11-B14	
AD21	VSS				
	AN205	AN205	A/D コンパータ入力(AN205)	CN5-11	
AD23	AN214	AN214	A/D コンパータ入力(AN214)	CN6-13	
AD24	AVSSIO_ADC2				

# 6. コンフィグレーション用回路

#### 6.1 コンフィグレーション用回路の種類

RZ/N2H は一つの端子に複数の機能が割り当てられており選択して使用する必要があるため、本ボードでは以下の方法で使用する機能を選択します。

#### (1) スイッチ

機能選択用にディップスイッチ DSW2~DSW9, DSW12~DSW21 を搭載しています。

#### (2) ジャンパ

機能選択用にジャンパ JP5~JP9, JP11~JP23, JP30~JP36, JP38~JP40 を搭載しています。

#### (3) オプションリンク

オプションリンクには以下のものがあります。

・ソルダーブリッジとトレースカット

ソルダーブリッジは、2 つのパッドで構成され、出荷時は絶縁されていますがこのパッドの間をハンダなどで接続することで導通させることができます。トレースカットは 2 つのパッド間を細い銅のトレースで接続したもので、パッド間のトレースを切断することで絶縁することができます。



図 6-1 ソルダーブリッジとトレースカット

#### ●0Ω他の抵抗

0Ω他の抵抗は出荷時の状態から実装/未実装を変更することで使用する機能を選択します。

次のセクション以降では、複数の機能を持つ RZ/N2H 信号がスイッチ、ジャンパおよびオプションリンクの設定によってどの周辺機能を有効/無効にするかを示します。RZ/N2H 以外の IC およびヘッダの接続情報も含みます。表中の太字の青文字テキストは、本ボード出荷時の初期状態を示します。各スイッチ、ジャンパおよびオプションリンクの位置は「3.3 部品配置」を参照してください。

スイッチやジャンパの設定変更は電源 OFF の状態で行ってください。

ハンダ実装された部品を取外す場合、当該部品付近の部品への損傷を回避するためにハンダコテを 5 秒以上あてないようにしてください。

オプションリンクを変更する場合、信号の競合や短絡がないように関連するオプションリンクも必ず確認してください。RZ/N2H の多くのピンは複数の機能を持ち、周辺機能のいくつかは排他的に使用されます。詳細情報についてはRZ/N2H グループ ユーザーズマニュアル ハードウェア編および本ボード回路図を参照してください。

# 6.2 出荷時のコンフィグレーション

出荷時のコンフィグレーション用スイッチ、ジャンパ設定状態を図6-2に示します。




図 6-2 出荷時のスイッチ、ジャンパ設定

# 6.3 スイッチによるコンフィグレーション

本ボードは、機能選択用としてディップスイッチ DSW2~DSW9, DSW12~DSW21 を搭載しています。以下に各スイッチにより設定される機能を説明します。

### 6.3.1 モード設定スイッチ DSW3

DSW3 では RZ/N2H のモード端子設定を行います。DSW3 の設定を表 6-1 に示します。

表 6-1 モード設定スイッチ DSW3 の機能

番号		設定	機能
DSW3-1	OFF	MD0 = 'H'	DSW3-1, 2, 3 (MD0, MD1, MD2) の組み合わせで RZ/N2H の動作
MD0	ON	MD0 = 'L'	モードを選択。またこの設定に合わせて DSW3-6 (MDV) を選
DSW3-2	OFF	MD1 = 'H'	択。
MD1	ON	MD1 = 'L'	詳細は <b>表 6-2</b> を参照。
DSW3-3	OFF	MD2 = 'H'	
MD2	ON	MD2 = 'L'	
DSW3-4	OFF	MDW0 = 'H'	CPU0 ATCM wait cycle = 1 wait
MDW0	ON	MDW0 = 'L'	CPU0 ATCM wait cycle = 0 wait
DSW3-5	OFF	MDW1 = 'H'	CPU1 ATCM wait cycle = 1 wait
MDW1	ON	MDW1 = 'L'	CPU1 ATCM wait cycle = 0 wait
DSW3-6	OFF	MDV = 'H'	Boot peripheral の電源電圧が 3.3V
MDV *	ON	MDV = 'L'	Boot peripheral の電源電圧が 1.8V
DSW3-7	OFF	MDD = 'H'	JTAG mode = JTAG authentication by Hash mode
MDD	ON	MDD = 'L'	JTAG mode = Normal mode
DSW3-8	未使用		- (出荷時 = OFF)

<sup>\*:</sup>動作モードに合わせて変更する必要があります。SCI (UART) boot mode、USB boot mode 時は Don't Care です。

### 表 6-2 DSW3-1, 2, 3, 6 (MD0, MD1, MD2, MDV) と RZ/N2H 動作モード

DOMO 0	DOMO 0	DOMO 4	DOMO 0	
DSW3-3	DSW3-2	DSW3-1	DSW3-6	動作モード
(MD2)	(MD1)	(MD0)	(MDV)	到IF L I*
ON	ON	ON	OFF (3.3V)	xSPI0 boot mode (x1 boot serial flash)
ON	ON	OFF	OFF (3.3V)	xSPI0 boot mode (x8 boot serial flash) *
ON	OFF	ON	OFF (3.3V)	xSPI1 boot mode (x1 boot serial flash)
ON	OFF	OFF	OFF (3.3V)	eSD boot mode
OFF	ON	ON	ON (1.8V)	eMMC boot mode
OFF	ON	OFF	-	SCI (UART) boot mode
OFF	OFF	ON	-	USB boot mode
OFF	OFF	OFF	-	Reserved (setting prohibited)

<sup>\*:</sup> OctaFlash 搭載のため設定禁止。

### 6.3.2 信号機能選択スイッチ DSW2, DSW4~DSW9, DSW12~DSW21

DSW2, DSW4~DSW9, DSW12~DSW21 では信号線の機能を選択します。DSW2, DSW4~DSW9, DSW12~DSW21 の設定を**表 6-3~表 6-19** に示します。

### 表 6-3 DSW2 の信号線機能選択

番号	設定	機能
DSW2-1	OFF	XTALSEL = 'H'
		RZ/N2H のクロック入力に発振子を選択
	ON	XTALSEL = 'L'
		RZ/N2H のクロック入力に発振器を選択
DSW2-2	未使用	- (出荷時 = OFF)
DSW2-3	OFF	P27_2,3,6, P31_3 を Serial HOST(CN41) 、DSMIF1(CN46)、
		GMAC(CN47)、ETHSW(CN48)および ENCIF2(CN53)に接続
	ON	P27_2,3,6, P31_3 をユーザ用 DIPSW 入力として使用
DSW2-4	OFF	P13_4,5 P14_0 を RS485 の RXD3, TXD3, DE3 として使用
	ON	P13_4,5 P14_0 を LCDC(CN20)、BSC1,2(CN42, CN43)、
		DSMIF1(CN46)および ETHSW(CN48)に接続
DSW2-5	OFF	P00_0,1,2 を BSC2(CN43) および GPT0(CN49) に接続
	ON	P00_0,1,2 を USB 電源 IC 制御信号として使用
		この時 DSW14-1,3,5 を ON、DSW14-2,4,6 を OFF に設定する
DSW2-6	OFF	P01_0,2,4,5,6,7 および P02_0,1,2,3 を ENCIF0(CN44)、GPT0(CN49)
		に接続および USB 電源 IC 制御信号として使用
		P02_2,3 を USB 電源 IC 制御信号として使用する場合は DSW14-2,6 を
		ON、DSW14-1,5 を OFF に設定する
	ON	P01_0,2,4,5,6,7 および P02_0,1,2,3 を XSPI1 信号として使用
DSW2-7	未使用	- (出荷時 = OFF)
DSW2-8	未使用	- (出荷時 = OFF)

### 表 6-4 DSW4 の信号線機能選択

番号	設定	機能
DSW4-1	OFF	PCle L0 をエンドポイントとして使用
	ON	PCIe L0 をルートコンプレックスとして使用
DSW4-2	OFF	PCle L1 をエンドポイントとして使用
	ON	PCle L1 をルートコンプレックスとして使用
DSW4-3	OFF	PCIe 機能を 2 レーン 1 ポートとして使用
	ON	PCIe 機能を 1 レーン 2 ポートとして使用
DSW4-4	未使用	- (出荷時 = OFF)
DSW4-5	OFF	PCIe の x1 コネクタ CN12 の 12V 電源 OFF
	ON	PCle の x1 コネクタ CN12 の 12V 電源 ON(ルート機能 <sup>*</sup> で x1 コネク
		タ CN12 使用時)
DSW4-6	OFF	PCIe の x1 コネクタ CN12 の 3.3V 電源 OFF
	ON	PCle の x1 コネクタ CN12 の 3.3V 電源 ON(ルート機能 <sup>*</sup> で x1 コネク
		タ CN12 使用時)
DSW4-7	OFF	PCIe の x4 コネクタ CN11 の 12V 電源 OFF
	ON	PCle の x4 コネクタ CN11 の 12V 電源 ON(ルート機能 <sup>*</sup> で x4 コネク
		タ CN11 使用時)
DSW4-8	OFF	PCIe の x4 コネクタ CN11 の 3.3V 電源 OFF
	ON	PCle の x4 コネクタ CN11 の 3.3V 電源 ON(ルート機能 <sup>*</sup> で x4 コネク
		タ CN11 使用時)

<sup>\*:</sup>ルートコンプレックス機能を示します。

### 表 6-5 DSW5 の信号線機能選択

番号	1	 设定	機能
DSW5-1、	-1	-2	
DSW5-2	OFF	OFF	P12_0~7、P13_0~2 を PCIe x4(CN11)、PMOD1(CN28)、
			PMOD2(CN31)、BSC2(CN43)、DSMIF0(CN45)、GPT1(CN52)に接続
	OFF	ON	P12_0~5 を SD カードスロット(CN21)に接続
	ON	OFF	P12_0, 1 を CAN I/F 信号として使用
	ON	ON	P12_0~7、P13_0~2 を eMMC に接続
DSW5-3	OFF		P08_6、P17_4 を BSC1,2(CN42,CN43)に接続
	ON		P08_6、P17_4 を SD1 制御信号として使用
DSW5-4	未使用		- (出荷時 = OFF)
DSW5-5	未使用		- (出荷時 = OFF)
DSW5-6	6 OFF		Ethernet Port2 の MDC/MDIO に GMAC2 用(P30_5,P30_6)を接続
	ON		Ethernet Port2 の MDC/MDIO に GMAC0 用(P21_4, P21_5)を接続
DSW5-7	OFF		P29_1~7、P30_0~4,7、P31_2,4,5 を Serial HOST(CN41)、
			BSC1(CN42)、DSMIF1(CN46)、ENCIF1(CN51)に接続
	ON		P29_1~7、P30_0~4,7、P31_2,4,5 を Ethernet Port2 制御信号として
			使用
DSW5-8	DSW5-8 OFF		P00_0~2、P33_2~7、P34_0~6 を mikroBUS™(CN33)、
			BSC1,2(CN42,CN43)、DSMIF1(CN46)、GPT0,1(CN49,CN52)および
			USB 電源 IC 制御信号、USB serial 信号、PCIE_RSTOUT 信号として使
			用
	ON		P00_0~2、P33_2~7、P34_0~6 を Ethernet Port 3 制御信号として
			使用

# 表 6-6 DSW6 の信号線機能選択

No a part of the p					
番号	設定		機能		
DSW6-1、	-1	-2			
DSW6-2	ON	OFF	AN000 を ADC0(CN3)に接続		
	OFF	ON	AN000 をポテンショメータ POT1 に接続		
DSW6-3、	-3	-4			
DSW6-4	ON	OFF	AN100 を ADC1(CN4)に接続		
	OFF	ON	AN100 を mikroBUS™(CN33)に接続		
DSW6-5、	-5	-6			
DSW6-6	ON	OFF	AN101 を ADC1(CN4)に接続		
	OFF	ON	AN101 を Grove(Analog)( CN32)に接続		
DSW6-7、	-7	-8			
DSW6-8	ON	OFF	AN102 を ADC1(CN4)に接続		
	OFF	ON	AN102 を Grove(Analog)( CN32)に接続		

### 表 6-7 DSW7 の信号線機能選択

番号	設定		機能			
DSW7-1、	-1	-2				
DSW7-2	ON	OFF	P03_3 を U11、LCDC(CN20)、Grove(I2C)(CN29)、QWIIC(CN30)、			
			mikroBUS™(CN34)の I2C_SCL として使用			
	OFF	ON	P03_3 を XSPI(CN19)の IRQ13 または BSC2(CN43)の D11 として使			
			用			
DSW7-3、	-3	-4				
DSW7-4	ON	OFF	P03_4 を U11、LCDC(CN20)、Grove(I2C)(CN29)、QWIIC(CN30)、			
			mikroBUS™(CN34)の I2C_SDA として使用			
	OFF	ON	P03_4 を BSC2(CN43)の D12 として使用			

### 表 6-8 DSW8 の信号線機能選択

			* :
番号	設	定	機能
DSW8-1、	SW8-1, -1 -2		
DSW8-2	ON	OFF	Ethernet Port2 の RESET として P03_1_GMAC_RESETOUT2#を使
			用
	OFF	ON	Ethernet Port2 の RESET として Port0, 1 と同じ
			P11_0_ESC_RESETOUT#を使用

### 表 6-9 DSW9 の信号線機能選択

		我 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1
設定		機能
-1	-2	
ON	OFF	P27_4 を USB Serial の RXD0 として使用
OFF	ON	P27_4 を Serial HOST(CN41)の HSPI_IO2 または ENCIF2(CN53)の
		ENCIFOE14 として使用
-3	-4	
ON	OFF	P27_5 を USB Serial の TXD0 として使用
OFF	ON	P27_5 を Serial HOST(CN41)の HSPI_IO3 または ENCIF2(CN53)の
		ENCIFDO14 として使用
-5	-6	
ON	OFF	P33_3 を USB Serial の RXD1 として使用
OFF	ON	P33_3 を PCIEx4_PERST#、BSC1(CN42)の A17 または
		DSMIF1(CN46)の MDAT50 として使用
-7	-8	
ON	OFF	P33_4 を USB Serial の TXD1 として使用
OFF	ON	P33_4 を PCIEx1_PERST#、BSC1(CN42)の A18 または
		DSMIF1(CN46)の MCLK51 として使用
	-1 ON OFF -3 ON OFF -5 ON OFF -7 ON	ON         OFF           OFF         ON           -3         -4           ON         OFF           OFF         ON           -5         -6           ON         OFF           OFF         ON           -7         -8           ON         OFF

# 表 6-10 DSW12 の信号線機能選択

番号	設定		機能
DSW12-1、	-1	-2	
DSW12-2	ON	OFF	P00_3 を BSC2(CN43)の D3 または GPT0(CN49)の GTIOC00_1B と
			して使用
	OFF	ON	P00_3 を Ethernet Port3 の P00_3_ETH3_COL として使用
DSW12-3、	-3	-4	
DSW12-4	ON	OFF	P11_0 を LCDC(CN20)の DATG0 または BSC1(CN42)の A5 として使
			用
	OFF	ON	P11_0 を Ethernet Port0,1 の P11_0_ESC_RESETOUT#として使用
DSW12-5、	-5	-6	
DSW12-6	ON	OFF	P03_2 を BSC2(CN43)の D10 または GPT0(CN49)の GTIOC02_2B と
			して使用
	OFF	ON	P03_2 を Ethernet Port3 の P03_2_GMAC_RESETOUT3#として使
			用
DSW12-7、	-7	-8	
DSW12-8	ON	OFF	P03_1 を BSC2(CN43)の D9 または GPT0(CN49)の GTIOC02_2A と
			して使用
	OFF	ON	P03_1 を Ethernet Port2 の P03_1_GMAC_RESETOUT2#として使
			用
			この場合 DSW8-1,2 を ON,OFF に設定する。

# 表 6-11 DSW13 の信号線機能選択

			公 0 11 2011 10 07 旧 3 4 6 成 11 22 11
番号	設定		機能
DSW13-1,	-1	-2	
DSW13-2	ON	OFF	P26_7 を Ethernet Port1 の P26_7_ETH1_RXER として使用
	OFF	ON	P26_7 を ENCIF0(CN44)の ENCIFDO01 または BSC1(CN42)の CS3#
			として使用
DSW13-3,	-3	-4	
DSW13-4	ON	OFF	P27_0 を Ethernet Port1 の P27_0_ETH1_CRS として使用
	OFF	ON	P27_0 を Serial HOST(CN41)の HSPI_INT#または BSC1(CN42)の
			CS5#として使用
DSW13-5、	-5	-6	
DSW13-6	ON	OFF	P27_1 を Ethernet Port1 の P27_1_ETH1_COL として使用
	OFF	ON	P27_1 を Serial HOST(CN41)の HSPI_CS#として使用
DSW13-7、	-7	-8	
DSW13-8	ON	OFF	P13_7 を BSC2(CN43)の D31 または DSMIF1(CN46)の MDAT41 とし
			て使用
	OFF	ON	P13_7 を Ethernet Port2 の MDINT として使用

### 表 6-12 DSW14 の信号線機能選択

番号	設定		機能
DSW14-1、	-1	-2	
DSW14-2	ON	OFF	P00_1 を USB_OVRCUR として使用、
			この場合 DSW2-5 を ON に設定する。
	OFF	ON	P02_3 を USB_OVRCUR として使用、
			この場合 DSW2-6 を OFF に設定する。
DSW14-3、	-3	-4	
DSW14-4	ON	OFF	固定使用
	OFF	ON	設定禁止
DSW14-5、	-5	-6	
DSW14-6	ON	OFF	P00_0 を VBUSEN として使用、
			この場合 DSW2-5 を ON に設定する。
	OFF	ON	P02_2 を VBUSEN として使用、
			この場合 DSW2-6 を OFF に設定する。

### 表 6-13 DSW15 の信号線機能選択

女 O I O D O W I I O V I I I I W I W I I I I I I I I I I I I						
番号	設.			機能		
DSW15-1、	-1		-2			
DSW15-2	ON		OFF	P22_6 を PMOD2(CN31)の INT または GMAC(CN47)の		
				GMAC0_PTPTRG1 として使用		
	OFF	(	ON	P22_6 を P22_6_SD0_WP として使用		
DSW15-3、	-3		-4			
DSW15-4	ON		OFF	P22_5 を GMAC(CN47)の P22_5_GMAC0_PTPTRG0 として使用		
	OFF	(	ON	P22_5 を P22_5_SD0_CD として使用		
DSW15-5、	-5		-6			
DSW15-6	ON	(	OFF	P14_7 を EEPROM アクセス用 I2C の SDA として使用		
	OFF	(	ON	P14_7 を P14_7_USER_LED1(LED9)制御に使用		
DSW15-7	未使用	 ÷使用		- (出荷時 = OFF)		
DSW15-8~	-8	-9	-10			
DSW15-10	ON	OFF	OFF	P14_6 を LCDC(CN20)の P14_6_LCDC_DATG6 として使用		
	OFF	ON	OFF	P14_6 を EEPROM アクセス用 I2C の SCK として使用		
	OFF	OFF	ON	P14_6 を P14_6_ USER_LED0(LED8)制御に使用		

### 表 6-14 DSW16 の信号線機能選択

	次 · · · · · · · · · · · · · · · · · · ·					
番号	1	<b></b>	機能			
DSW16-1、	-1	-2				
DSW16-2	ON	OFF	USB_VUBUSIN に OTG 用 CN9 の VBUS を接続			
	OFF	ON	USB_VUBUSIN に Function 用 CN8 の VBUS を接続			
DSW16-3、	-3	-4				
DSW16-4	ON	OFF	USB_VBUSEN を USB_OTG_VBUSEN として使用			
	OFF	ON	USB VBUSEN を USB HF VBUSEN として使用			

### 表 6-15 DSW17 の信号線機能選択

番号	Ē	<del></del> 殳定	機能
DSW17-1、	-1	-2	
DSW17-2	ON	OFF	P03_0 を BSC2(CN43)の D8 または GPT0(CN49)の GTIOC02_1B と
			して使用
	OFF	ON	P03_0 を USER_LED3(LED11)制御に使用
DSW17-3、	-3	-4	
DSW17-4	ON	OFF	P02_7 を BSC2(CN43)の D7 または GPT0(CN49)の GTIOC02_1A と
			して使用
	OFF	ON	P02_7 を USER_LED2(LED10)制御に使用
DSW17-5、	-5	-6	
DSW17-6	ON	OFF	P02_6 を BSC2(CN43)の D6 または GPT0(CN49)の GTIOC02_0B と
			して使用
	OFF	ON	P02_6 を P02_6_SD0_IOVS として使用
DSW17-7、	-7	-8	
DSW17-8	ON	OFF	P02_5 を BSC2(CN43)の D5 または GPT0(CN49)の GTIOC02_0A と
			して使用
	OFF	ON	P02_5 を P02_5_SD0_PWEN として使用

# 表 6-16 DSW18 の信号線機能選択

番号   設定   機能				及 0-10 D3 VV 10 以信号称版化选5人
DSW18-2   ON OFF   P22_7をESC_LINKACT0としてLED5制御に使用   OFF ON   P22_7をETHSW(CN48)のETHSW_TDMAOUT0として使用   DSW18-3、	番号	Ī	<b>殳定</b>	機能
DSW18-3	DSW18-1、	-1	-2	
DSW18-3	DSW18-2	ON	OFF	P22_7 を ESC_LINKACT0 として LED5 制御に使用
DSW18-4   ON OFF		OFF	ON	P22_7 を ETHSW(CN48)の ETHSW_TDMAOUT0 として使用
OFF   ON	DSW18-3、	-3	-4	
BTHSW_TDMAOUT3 として使用	DSW18-4	ON	OFF	P23_0 を ESC_LINKACT1 として LED6 制御に使用
DSW18-5		OFF	ON	P23_0 を mikroBUS™(CN34)の INT または ETHSW(CN48)の
DSW18-6   ON OFF				ETHSW_TDMAOUT3 として使用
OFF ON P14_3 を LCDC(CN20)の DATG3、PMOD1(CN28)の INT、mikroBUS™(CN34)の TX、BSC1(CN42)の DREQ または ENCIF0(CN44)の ENCIFOE00 として使用  DSW18-7、	DSW18-5、	-5	-6	
mikroBUS™(CN34)の TX、BSC1(CN42)の DREQ または ENCIFO(CN44)の ENCIFOE00 として使用  DSW18-7、	DSW18-6	ON	OFF	P14_3 を ESC_LINKACT2 として LED7 制御に使用
BNCIFO(CN44)の ENCIFOE00 として使用  ON OFF P31_6 を ESC_LEDRUN として LED3 制御に使用 OFF ON P31_6 を BSC1(CN42)の TEND または GMAC(CN47)の GMAC2_PTPTRG0 として使用  DSW18-9、DSW18-10 ON OFF P18_1 を ESC_LEDERR として LED4 制御に使用 OFF ON P18_1 を LCDC(CN20)の DATB2 または BSC1(CN42)の A9 として使		OFF	ON	P14_3 を LCDC(CN20)の DATG3、PMOD1(CN28)の INT、
DSW18-7、DSW18-8 ON OFF P31_6をESC_LEDRUNとしてLED3制御に使用 OFF ON P31_6をBSC1(CN42)のTENDまたはGMAC(CN47)のGMAC2_PTPTRG0として使用 DSW18-9、DSW18-10 ON OFF P18_1をESC_LEDERRとしてLED4制御に使用 OFF ON P18_1をLCDC(CN20)のDATB2またはBSC1(CN42)のA9として使				mikroBUS™(CN34)の TX、BSC1(CN42)の DREQ または
DSW18-8         ON OFF OFF         P31_6 を ESC_LEDRUN として LED3 制御に使用           OFF OFF ON P31_6 を BSC1(CN42)の TEND または GMAC(CN47)の GMAC2_PTPTRG0 として使用           DSW18-9、DSW18-10         -9 -10           ON OFF OFF ON P18_1 を ESC_LEDERR として LED4 制御に使用           OFF ON P18_1 を LCDC(CN20)の DATB2 または BSC1(CN42)の A9 として使				ENCIF0(CN44)の ENCIFOE00 として使用
OFF ON P31_6 を BSC1(CN42)の TEND または GMAC(CN47)の GMAC2_PTPTRG0 として使用  DSW18-9、 -9 -10  DSW18-10 ON OFF P18_1 を ESC_LEDERR として LED4 制御に使用 OFF ON P18_1 を LCDC(CN20)の DATB2 または BSC1(CN42)の A9 として使	DSW18-7、	-7	-8	
GMAC2_PTPTRG0 として使用	DSW18-8	ON	OFF	P31_6 を ESC_LEDRUN として LED3 制御に使用
DSW18-9、DSW18-10 ON OFF P18_1 を ESC_LEDERR として LED4 制御に使用 OFF ON P18_1 を LCDC(CN20)の DATB2 または BSC1(CN42)の A9 として使		OFF	ON	P31_6 を BSC1(CN42)の TEND または GMAC(CN47)の
DSW18-10         ON         OFF         P18_1 を ESC_LEDERR として LED4 制御に使用           OFF         ON         P18_1 を LCDC(CN20)の DATB2 または BSC1(CN42)の A9 として使				GMAC2_PTPTRG0 として使用
OFF ON P18_1 を LCDC(CN20)の DATB2 または BSC1(CN42)の A9 として使	DSW18-9、	-9	-10	
	DSW18-10	ON	OFF	P18_1 を ESC_LEDERR として LED4 制御に使用
		OFF	ON	P18_1 を LCDC(CN20)の DATB2 または BSC1(CN42)の A9 として使
				用

# 表 6-17 DSW19 の信号線機能選択

					11 10-10-10-10-10-10-10-10-10-10-10-10-10-1
番号		彭	定		機能
DSW19-1、	-1	-2	-3	-4	
DSW19-2、	ON	OFF	ON	OFF	P14_3 を SD1_CD として使用
DSW19-3、	OFF	ON	-	-	P17_4 を SD1_CD として使用
DSW19-4	-	-	OFF	ON	P14_3 を LCDC(CN20)の DATG3、PMOD1(CN28)
					の INT、mikroBUS™(CN34)の TX、BSC1(CN42)の
					DREQ、ENCIF0(CN44)の ENCIFOE00 または
					ESC_LINKACT2 として LED7 制御に使用

### 表 6-18 DSW20 の信号線機能選択

番号	Ī	 殳定	機能
DSW20-1,	-1	-2	
DSW20-2	ON	OFF	BSC1(CN42)の DREQ として P14_3 を使用 この場合 DSW18-5,6 を OFF,ON、DSW19-3,4 を OFF,ON に設定す る。
	OFF	ON	BSC1(CN42)の DREQ として P31_4 を使用 この場合 DSW5-7 を OFF に設定する。
DSW20-3,	-3	-4	
DSW20-4	ON	OFF	BSC1(CN42)の DACK として P14_4 を使用
	OFF	ON	BSC1(CN42)の DACK として P31_5 を使用 この場合 DSW5-7 を OFF に設定する。
DSW20-5、	-5	-6	
DSW20-6	ON	OFF	BSC1(CN42)の TEND として P14_5 を使用
	OFF	ON	BSC1(CN42)の TEND として P31_6 を使用

# 表 6-19 DSW21 の信号線機能選択

衣 6-19 DSW21 の信号線像形送択				
番号		設定		機能
DSW21-1~	-1	-2	-3	
DSW21-3	ON	ON OFF ON		P26_6 を Ethernet Port1 の P26_6_ETH1_TXER として使用し
				P34_4 を BSC1(CN42)の CS2#として使用
				この場合 DSW5-8 を OFF に設定する。
	OFF	ON	OFF	P26_6 を BSC1(CN42)の CS2#として使用
DSW21-4、	-4		-5	
DSW21-5	ON		OFF	P26_7 を BSC1(CN42)の CS3#として使用
				この場合 DSW13-1,2 を OFF,ON に設定する。
	OFF		ON	P34_5 を BSC1(CN42)の CS3#として使用
				この場合 DSW5-8 を OFF に設定する。
DSW21-6、	-6		-7	
DSW21-7	ON		OFF	P27_0 を BSC1(CN42)の CS5#として使用
				この場合 DSW13-3,4 を OFF,ON に設定する。
	OFF		ON	P34_6 を BSC1(CN42)の CS5#として使用
				この場合 DSW5-8 を OFF に設定する。
DSW21-8	未使用		•	- (出荷時 = OFF)

### 6.4 ジャンパによるコンフィグレーション

本ボードは、機能選択用としてジャンパ JP5~JP9, JP11~JP23, JP30~JP36, JP38~JP40 を搭載しています。以下に各ジャンパにより設定される機能を説明します。

### 6.4.1 I/O 電源選択ジャンパ JP6~JP9, JP21, JP23, JP35

JP6~JP9, JP21, JP23, JP35 は RZ/N2H の I/O 電源ドメインおよび Ethernet Phy への供給電源を選択します。JP6~JP9, JP21, JP23, JP35 で選択する各電源への供給電圧は、その電源ドメインに接続されている IO デバイスの規格や使用方法に沿っていなければなりません。そうでない場合、デバイスの誤動作または永続的な損傷が生じる可能性があります。

		THE PARTY OF THE P
番号	設定	機能
JP6	1-2 ショート	VCC1833_0(Ethernet Port0 用)に 1.8V 電源を供給
	2-3 ショート	VCC1833_0(Ethernet Port0 用)に 3.3V 電源を供給
JP7	1-2 ショート	VCC1833_1(Ethernet Port1 用)に 1.8V 電源を供給
	2-3 ショート	VCC1833_1(Ethernet Port1 用)に 3.3V 電源を供給
JP8	1-2 ショート	VCC1833_2(Ethernet Port2 用)に 1.8V 電源を供給
	2-3 ショート	VCC1833_2(Ethernet Port2 用)に 3.3V 電源を供給
JP9	1-2 ショート	VCC1833_3(Ethernet Port3 用)に 1.8V 電源を供給
	2-3 ショート	VCC1833_3(Ethernet Port3 用)に 3.3V 電源を供給
JP21	1-2 ショート	VCC1833_7(SD1 用)に 3.3V 電源を供給
	2-3 ショート	VCC1833_7(SD1 用)に SD1 用電源制御 IC 出力を供給
JP23	1-2 ショート	VCC1833_6 (SD0 用) に 3.3V 電源を供給
	3-4 ショート	VCC1833_6 (SD0 用) に SD0 用電源制御 IC 出力を供給
	5-6 ショート	VCC1833_6 (SD0 用) に 1.8V 電源を供給
JP35	1-2 ショート	VCC_ETH2_MDIO に VCC1833_0 を供給(DSW5-6 ON:MDIO に
		P21_4, P21_5 選択時)
	2-3 ショート	VCC_ETH2_MDIO に VCC1833_2 を供給(DSW5-6 OFF: MDIO に
		P30_5, P30_6 選択時)

表 6-20 I/O 電源選択ジャンパ JP6~JP9, JP21, JP23, JP35

### 6.4.2 デバッグ機能選択ジャンパ JP40

JP40 はオンボードデバッグ機能 J-Link™ OB の有効/無効を選択します。

		3人 0 2 1 フィ・フラ 1成 ft 25 1人フィ・ロー 40
番号	設定	機能
JP40	オープン	オンボードデバッグ機能 J-Link™ OB 有効
	ショート	オンボードデバッグ機能 J-Link™ OB 無効
		デバッグ時は CN23, CN24 の何れかに外部エミュレータを接続してく
		ださい。

表 6-21 デバッグ機能選択ジャンパ JP40

### 6.4.3 RS485 インタフェース通信方式選択ジャンパ JP30, JP31

JP30, JP31 は RS485 インタフェースの通信方式を選択します。

### 表 6-22 RS485 インタフェース通信方式選択ジャンパ JP30, JP31

番号	設定	機能
JP30, JP31	1-2 ショート	全二重通信
	2-3 ショート	半二重通信

#### 6.4.4 PCIe リセット信号制御ジャンパ JP38

JP38 は PCIe のリセット信号をシステムリセット要因に含めるかどうかを選択します。

### 表 6-23 PCIe リセット信号制御ジャンパ JP38

番号	設定	機能
JP38	オープン	システムリセット要因に PCle リセットを含めない
	ショート	システムリセット要因に PCle リセットを含める

#### 6.4.5 電流測定用ジャンパ JP5, JP11~JP16, JP18~JP20, JP22

JP5, JP11~JP16, JP18~JP20, JP22 はターゲットデバイス(RZ/N2H)電流測定用のジャンパです。電流値を測定する場合は、該当するジャンパの 1-2 ピン(JP5 は 1-2 および 3-4 ピン)間に電流計を挿入します。

表 6-24 電流測定用のジャンパ JP5. JP11~JP16. JP18~JP20. JP22

	女 0-2-1 电/心内に/コワフィファ	101 0, 01 11 01 10, 01 10 01 20, 01 22
番号	機能	機能
JP5	CPU0V8 の電流測定	出荷時はショート。電流測定時は当該ジャンパをオー
JP11	CPU3V3 の電流測定	プンにし、1-2 ピン(JP5 は 1-2 および 3-4 ピン)間に
JP12	CPU_VCC1833_0 の電流測定	電流計を挿入
JP13	CPU_VCC1833_1 の電流測定	
JP14	CPU_VCC1833_2 の電流測定	
JP15	CPU_VCC1833_3 の電流測定	
JP16	CPU1V1 の電流測定	
JP18	CPU1V8 の電流測定	
JP19	CPU_VCC1833_4 の電流測定	
JP20	CPU_VCC1833_5 の電流測定	
JP22	CPU_VCC1833_6 の電流測定	

# 6.5 オプションリンクによるコンフィグレーション

### 6.5.1 ソルダーブリッジおよびトレースカットによる設定

本ボードは、機能選択用としてソルダーブリッジ JP3, JP4, JP28, JP29、トレースカット JP1, JP2, JP10, JP24~JP27 を搭載しています。**表 6-25** に各ソルダーブリッジ、トレースカットの設定内容を示します。

表 6-25 ソルダーブリッジおよびトレースカットの設定内容

番号	設定	機能
JP1	オープン	USB_DP を USB_OTG_DP に接続しない
	ショート	USB_DP を USB_OTG_DP に接続
JP2	オープン	USB_DM を USB_OTG_DM に接続しない
	ショート	USB_DM を USB_OTG_DM に接続
JP3	オープン	USB_OTG_STATUS1 を P13_6 に入力しない
	ショート	USB_OTG_STATUS1 を P13_6 に入力
JP4	オープン	USB_OTG_STATUS2 を P06_7 に入力しない
	ショート	USB_OTG_STATUS2 を P06_7 に入力
JP10	オープン	設定禁止
	ショート	J-Link™ OB 回路に 3.3V 電源を供給
JP24	オープン	SW2(SEI)を P18_2 に入力しない
	ショート	SW2(SEI)を P18_2 に入力
JP25	オープン	設定禁止
	ショート	MIPI10(CN23)の 9 ピンを GND に接続
JP26	オープン	PMOD1(CN28)を SPI インタフェースで使用しない
	ショート	PMOD1(CN28)を SPI インタフェースで使用
		(この場合、JP28 はオープンにしてください)
JP27	オープン	PMOD1(CN28)を SPI インタフェースで使用しない
	ショート	PMOD1(CN28)を SPI インタフェースで使用
		(この場合、JP29 はオープンにしてください)
JP28	<b>オープン</b> ショート	PMOD1(CN28)を I <sup>2</sup> C インタフェースで使用しない
	ショート	PMOD1(CN28)を I <sup>2</sup> C インタフェースで使用
		(この場合、JP26 はオープンにしてください)
JP29	オープン	PMOD1(CN28)を I <sup>2</sup> C インタフェースで使用しない
	ショート	PMOD1(CN28)を I <sup>2</sup> C インタフェースで使用する
		(この場合、JP27 はオープンにしてください)

### 6.5.2 0Ω他の抵抗による設定

本ボードには以下に示す  $0\Omega$ 他の抵抗が用意されており、出荷時の状態から実装/未実装を変更することで使用する機能を選択することができます。表 6-26 に  $0\Omega$ 他の抵抗による設定内容を示します。

表 6-26 0 分他の抵抗による設定内容

番号	設定	機能
R254 (0Ω)	実装	CAN_H 用終端抵抗有効
	未実装	CAN_H 用終端抵抗無効
R255 (0Ω)	実装	CAN_L 用終端抵抗有効
	未実装	CAN_L 用終端抵抗無効
R268 (0Ω)	実装	RS485 RE 制御に DE 信号を使用
	未実装	RS485 RE 制御に DE 信号を使用しない
		この場合は R269 (10KΩ) を実装して DE を"L"固定する
R263 (0Ω)	実装	RS485 A-B の終端抵抗 R264 (130Ω) 有効
	未実装	RS485 A-B の終端抵抗 R264 (130Ω) を無効にする
R281 (33Ω)	実装	Ethernet Port 0 の MAC-PHY インタフェースに MII を使用する
	未実装	Ethernet Port 0 の MAC-PHY インタフェースに RGMII を使用する
R304 (33Ω)	実装	Ethernet Port 1 の MAC-PHY インタフェースに MII を使用する
	未実装	Ethernet Port 1 の MAC-PHY インタフェースに RGMII を使用する
R326 (33Ω)*1	実装	Ethernet Port 2の MAC-PHY インタフェースに MII を使用する
	未実装	Ethernet Port 2 の MAC-PHY インタフェースに RGMII を使用する
R349 (33Ω)*1	実装	Ethernet Port 3 の MAC-PHY インタフェースに MII を使用する
	未実装	Ethernet Port 3 の MAC-PHY インタフェースに RGMII を使用する

<sup>\*1:</sup>実装する場合は、1608 (mm) サイズのチップ抵抗器をご使用ください。

# 7. ユーザ回路

本章では、ボード上の回路について機能毎に説明します。

信号接続を示す表の「コンフィグレーション用回路設定」欄に**太字の青文字テキスト**で記載された内容は本ボード出荷時の初期状態を示します。コンフィグレーション用回路の詳細は **6 章**に記載していますのであわせてご確認ください。

### 7.1 リセット回路

ボード上はパワーオンリセット IC と RES スイッチによってリセット信号を生成することが可能です。 リセット回路の回路構成を**図 7-1** に示します。




図 7-1 リセット回路

### 7.2 クロック回路

本ボードの RZ/N2H 用クロック回路を図 7-2 に示します。発振子一覧を表 7-1 に示します。




図 7-2 クロック回路

表 7-1 発振子一覧

	2 - 7012	. 50	
発振子	機能/用途	出荷時の状態	周波数
Y1	RZ/N2H 用クロック(発振器)	実装済み	25MHz
X1	RZ/N2H 用クロック	実装済み(無効状態)	25MHz
X2	PCle 用クロック	実装済み	25MHz
X3	USB シリアル変換 IC 用クロック	実装済み	12MHz

### 7.3 スイッチ

本ボードは、**2.2 章**で記載した電源スイッチの他に 4 個のプッシュスイッチと 19 個の DIP スイッチを搭載しています。4 個のプッシュスイッチの機能と信号接続を**表 7-2** に、またユーザ用 DIP スイッチ DSW1 の機能と信号接続を**表 7-3** に示します。

DIP スイッチのうち DSW3 は RZ/N2H のモード設定用、DSW2, DSW4~DSW9, DSW12~DSW21 は信号線の機能選択用です。本ボードのコンフィグレーション回路として **6.2 章**で説明していますのでそちらをご確認ください。

表 7-2 プッシュスイッチの信号接続

フノルエ	機 <b>会/</b> 四冷	MPU		コンフィグレーション用	
スイッチ	機能/用途	ポート	ピン	回路設定	
RES (SW5)	リセットスイッチ	RES#*1	AC4	-	
SEI (SW2)	ユーザプッシュスイッチ、SEI に接続	P18_2	C12	-	
SW3	ユーザプッシュスイッチ、IRQ3 に接続	P00_4	AC13	-	
SW4	ユーザプッシュスイッチ、IRQ4 に接続	P18_7	F13	-	

<sup>\*1:</sup> リセット回路を経由して接続されています。

### 表 7-3 ユーザコントロール用 DIP スイッチ DSW1 の信号接続

スイッチ	<b>掛</b> 纶/田冷	MPU	J	コンフィグレーション用
A1 97	機能/用途 	ポート	ピン	回路設定
DSW1-1	ユーザコントロール用に P27_2 に接続	P27_2*1	B24	DSW2-3: ON
DSW1-2	ユーザコントロール用に P27_3 に接続	P27_3*1	A23	DSW2-3: ON
DSW1-3	ユーザコントロール用に P27_6 に接続	P27_6*1	C24	DSW2-3: ON
DSW1-4	ユーザコントロール用に P31_3 に接続	P31_3*1	J22	DSW2-3: ON

<sup>\*1:</sup> バススイッチ IC を経由して接続されています。

### 7.4 LED

本ボードは 20 個の LED を搭載しています。各 LED の機能、発色および接続を表 7-4 に示します。

表 7-4 LED の信号接続


LED	5% £2.	## Att. / ET 'A	MPU		コンフィグレーシ
LED	発色	機能/用途	ポート	ピン	ョン用回路設定
LED1 (P15V)	黄(Yellow)	15V 電源ラインのインジケータ	-	-	-
LED2 (P3V3)	緑(Green)	3.3V 電源ラインのインジケータ	-	-	-
LED3 (ESC RUN)	緑(Green)	ユーザ LED / ESC_LEDRUN	P31 6*1	J20	DSW18-7: ON,
LED3 (E3C_RON)	歌(Green)	TP6 にも接続	F31_0	320	DSW18-8: OFF
LED4 (ESC_ERR)	赤(Red)	ユーザ LED / ESC_LEDERR	P18 1*1	B12	DSW18-9: ON,
LLD4 (LOO_LIVI)	gr(rted)	TP7 にも接続	1 10_1	D12	DSW18-10: OFF
LED5 (ESC L/A0)	緑(Green)	ユーザ LED / ESC_LINKACT0	P22 7*1	D18	DSW18-1: ON,
(	1,43.( 3. 3 3 )	TP8 にも接続			DSW18-2: OFF
LED6 (ESC_L/A1)	緑(Green)	ユーザ LED / ESC_LINKACT1	P23_0*1	F17	DSW18-3: ON,
- · · · · · · · · · · · · · · · · · · ·	, ,	TP9 にも接続			DSW18-4: OFF
					DSW18-5: ON,
LED7 (ESC_L/A2)	緑(Green)	ユーザ LED / ESC_LINKACT2	P14 3*2	C10	DSW18-6: OFF,
	1,3.(0.1.1.1)	TP10 にも接続	0		DSW19-3: OFF,
					DSW19-4: ON
		ューザ LED	**	A10	DSW15-8: OFF,
LED8 (USER_LED0)	緑(Green)	   TP11 にも接続	P14_6*1		DSW15-9: OFF,
					DSW15-10: ON
LED9 (USER_LED1)	緑(Green)	ユーザ LED	P14_7*1	A9	DSW15-5: OFF,
	, ,	TP12 にも接続			DSW15-6: ON
LED10 (USER LED2)	黄(Yellow)	ユーザ LED	P02_7*1	AC9	DSW17-3: OFF, DSW17-4: ON
	,	TP13 にも接続			
LED11 (USER LED3)	赤(Red)	ユーザ LED	P03_0*1	AD9	DSW17-1: OFF, DSW17-2: ON
,	` ′	TP14 にも接続			D3W17-2. UN
LED12	黄(Yellow)	J-Link™ OB のインジケータ	-	-	-
CN37 内蔵 LED	緑(Green)	Ethernet Port 0 LED(Link)	-	-	-
CN37 内蔵 LED	黄(Yellow)	Ethernet Port 0 LED(Activity)	-	-	-
CN38 内蔵 LED	緑(Green)	Ethernet Port 1 LED(Link)	-	-	-
CN38 内蔵 LED	黄(Yellow)	Ethernet Port 1 LED(Activity)	-	-	-
CN39 内蔵 LED	緑(Green)	Ethernet Port 2 LED(Link)	-	-	-
CN39 内蔵 LED	黄(Yellow)	Ethernet Port 2 LED(Activity)	-	-	-
CN40 内蔵 LED	緑(Green)	Ethernet Port 3 LED(Link)	-	-	-
CN40 内蔵 LED	黄(Yellow)	Ethernet Port 3 LED(Activity)	-	-	-

<sup>\*1:</sup> ディップスイッチを経由して接続されています。出荷時の設定で LED 制御に使用できます。

<sup>\*2:</sup>バススイッチ IC とディップスイッチを経由して接続されています。出荷時の設定で LED 制御に使用できません。

# 7.5 ポテンショメータ

本ボードでは、RZ/N2H の AN000(R24 ピン)に  $10K\Omega$  単回転ポテンショメータが接続されており、ADC の評価が可能です。ポテンショメータの回路構成を**図 7-3** に示します。



ポテンショメータは簡易的にマイクロプロセッサに可変アナログ入力供給をするために備え付けられています。A/D コンバータの精度は保証できませんので、予めご了承ください。

### 7.6 Pmod™

本ボードは Digilent Pmod™インタフェース用のコネクタ 2 個を搭載しており、互換性のある Pmod™モジュールを接続して評価することができます。PMOD1(CN28)は Pmod™インタフェースの Type2A、 6A に、PMOD2(CN31)は Type3A に対応しています。Pmod™インタフェース回路構成を**図 7-4** に、信号接続を表 7-5、表 7-6 に、PMOD1、PMOD2 使用時のスイッチ設定を**図 7-5** に示します。




図 7-4 Pmod<sup>™</sup>インタフェース回路

### 表 7-5 PMOD1 コネクタ(CN28) の信号接続

		MPU		コンフィグレーション用回路設
ピン	信号名	ポート	ピン	定
1	P13_3_HEADER_BSC_D27_PMOD1_SSL30	P13_3*1	F9	-
2	P13_1_HEADER_BSC_D25_PMOD1_MOSI3	P13_1*2	C6	DSW5-1: OFF, DSW5-2: OFF
2	P13_2_HEADER_BSC_D26_PMOD1_MISO3	P13_2*2	F8	DSW5-1: OFF, DSW5-2: OFF, JP26: Short, JP28: Open
3	P03_3_I2C_SCL1	P03_3*3	AA9	DSW7-1: ON, DSW7-2: OFF, JP26: Open, JP28: Short
4	P13_0_HEADER_BSC_D24_PMOD1_RSPCK3	P13_0*2	B7	DSW5-1: OFF, DSW5-2: OFF, JP27: Short, JP29: Open
4	P03_4_I2C_SDA1	P03_4*3	W9	DSW7-3: ON, DSW7-4: OFF, JP27: Open, JP29: Short
5	GROUND	-	-	-
6	p3v3	-	-	-
7	P14_3_HEADER_BSC_DREQ_LCDC_DATG3_PMOD 1_IRQ6_MikroBUS_TX	P14_3*4	C10	DSW5-3: OFF, <u>DSW18-5</u> : OFF, DSW18-6: ON
8	P09_6_HEADER_BSC_D15_LCDC_VSYNC_PMOD1_ RST	P09_6	C1	-
9	P12_2_HEADER_BSC_D18_PMOD1_GPIO1	P12_2*2	E8	DSW5-1: OFF, DSW5-2: OFF
10	P12_3_HEADER_BSC_D19_PMOD1_GPIO2	P12_3*2	F7	DSW5-1: OFF, DSW5-2: OFF
11	GROUND	-	-	-
12	p3v3	=	-	-

<sup>\*1:</sup>レベルシフタ IC を経由して接続されています。

### 表 7-6 PMOD2 コネクタ(CN31) の信号接続

22 · 0 · mon = - 1 > 7 (0 · m · ) (2 / m · ) (2 / m · )					
ピン	<b>岩口</b> 力	MPU		- ハラスダル シーン 田園政制点	
	信号名	ポート	ピン	コンフィグレーション用回路設定	
1	P12_7_HEADER_BSC_D23_PMOD2_CTS2#_PCIx4_I RQ2_WAKE	P12_7*1	B6	DSW5-1: OFF, DSW5-2: OFF	
2	P12_5_HEADER_BSC_D21_PMOD2_TXD2	P12_5*1	D7	DSW5-1: OFF, DSW5-2: OFF	
3	P12_4_HEADER_BSC_D20_PMOD2_RXD2	P12_4*1	B8	DSW5-1: OFF, DSW5-2: OFF	
4	P12_6_HEADER_BSC_D22_PMOD2_RTS2#	P12_6*1	D6	DSW5-1: OFF, DSW5-2: OFF	
5	GROUND	-	-	-	
6	p3v3	ı	-	-	
7	P22_6_GMAC0_PTPTRG1_PMOD2_IRQ8	P22_6*2	C18	DSW15-1: ON, DSW15-2: OFF	
8	P09_7_HEADER_BSC_WE0#_LCDC_DE_PMOD2_R ST	P09_7	C4	-	
9	P13_6_VDD1833_6_HEADER_BSC_D30_PMOD2_G PIO1	P13_6*3	E6	-	
10	P06_7_HEADER_PMOD2_GPIO2	P06_7	AC8	-	
11	GROUND	-	-	-	
12	p3v3	-	-	-	

<sup>\*1:</sup>イネーブル付レベルシフタ IC を経由して接続されています。

<sup>\*2:</sup> イネーブル付レベルシフタ IC を経由して接続されています。

<sup>\*3:</sup>ディップスイッチを経由して接続されています。またソルダーブリッジジャンパの設定変更が必要です。

<sup>\*4:</sup>バススイッチ IC およびディップスイッチを経由して接続されています。

<sup>\*2:</sup>ディップスイッチを経由して接続されています。

<sup>\*3:</sup> レベルシフタ IC を経由して接続されています。




図 7-5 PMOD1、PMOD2 使用時のスイッチ設定

Digilent Pmod™ピン配置は、通常のコネクタピン配置とは異なるため注意が必要です。Pmod™コネクタのピン配置を**図 7-6** に示します。詳細は Digilent Pmod™ Interface Specification を参照してください。



図 7-6 Digilent Pmod™ ピン配置(挿入方向の視点)

### 7.7 Grove

本ボードには、Grove インタフェース用のコネクタを 2 個実装しており、互換性のある Grove モジュールを接続して評価することができます。Grove インタフェース回路構成を**図 7-7** に、コネクタピン配置を**図 7-8** に、信号接続を**表 7-7**、表 7-8 に示します。




図 7-7 Grove インタフェース回路

夷	7-7	Grove1	コネク	々(CN29)	の信号接続
ИX	ı -ı	CIUVEI		7 (UI123)	V/ I= - 12 Mi

1.2 \$	F = 2	MPU	J	コンフィグレーション用回路
ピン	信号名	ポート	ピン	設定
1	P03_3_I2C_SCL1	P03_3*1	AA9	DSW7-1: ON, DSW7-2: OFF
2	P03_4_I2C_SDA1	P03_4*1	W9	DSW7-3: ON, DSW7-4: OFF
3	p3v3	-	-	-
4	GROUND	-	-	-

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

### 表 7-8 Grove2 コネクタ(CN32) の信号接続

	24 - 0 - 0 - 0 - 0 - 1 - 1 - 1 - 1 - 1 - 1				
. و و ا	<b></b>	MPU		コンフィグレーション用回路	
ピン	信号名	ポート	ピン	設定	
1	AN101_V18ADC1_Grove2	AN101*1	V24	DSW6-5: OFF, DSW6-6: ON	
2	AN102_V18ADC1_Grove2	AN102*1	V23	DSW6-7: OFF, DSW6-8: ON	
3	p3v3	-	-	-	
4	GROUND	-	-	-	

<sup>\*1:</sup> ディップスイッチを経由して接続されています。




図 7-8 Grove コネクタピン配置 (挿入方向の視点)

# **7.8 QWIIC**

本ボードには、QWIIC インタフェース用のコネクタを搭載しており、互換性のある QWIIC モジュールを接続して評価することができます。QWIIC のピン配置を図7-9に、信号接続を表7-9に示します。




図 7-9 QWIIC コネクタピン配置(挿入方向の視点)

表 7-9 QWIIC コネクタ(CN30) の信号接続

	Extra street   1 to the first of the street				
ピン	<b>后</b> 日 <i>点</i>	MPU	J	コンフィグレーション用回路	
	信号名	ポート	ピン	設定	
1	GROUND	-	-	-	
2	p3v3	-	-	-	
3	P03_3_I2C_SCL1	P03_3*1	AA9	DSW7-1: ON, DSW7-2: OFF	
4	P03_4_I2C_SDA1	P03_4*1	W9	DSW7-3: ON, DSW7-4: OFF	

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

#### 7.9 mikroBUS™

本ボードには、mikroBUS™インタフェース用のコネクタを搭載しており、互換性のある mikroBUS™モジュ ールを接続して評価することができます。mikroBUS™インタフェース回路構成を図7-10に、信号接続を表 7-10、表 7-11 に、mikroBUS™使用時のスイッチ設定を図 7-11 に示します。




図 7-10 mikroBUS™ インタフェース回路

表 /-10 mikrobus コイク	/ 🌣 (UN33) U	) 信亏按标	;
<b>海口</b> 力	MPU	J	
信 <del>号</del> 名	ポート	ピン	

ピン	<b>是</b> 日夕	MPU		コンフィグレーション用回路		
	信号名	ポート	ピン	設定		
1	AN100_V18ADC1_MikroBUS	AN100*1	U23	DSW6-3: OFF, DSW6-4: ON		
2	P10_0_HEADER_BSC_WE1#_LCDC_DATR0_Mikr oBUS_RST	P10_0	C2	-		
3	P34_2_VDD1833_3_HEADER_BSC_A24_MikroBU S_CS	P34_2*2	K22	DSW5-8: OFF		
4	P33_7_VDD1833_3_HEADER_BSC_A21_MikroBU S_SCK	P33_7*2	L23	DSW5-8: OFF		
5	P34_1_VDD1833_3_HEADER_BSC_A23_MikroBU S_MISO	P34_1*2	K20	DSW5-8: OFF		
6	P34_0_VDD1833_3_HEADER_BSC_A22_MikroBU S_MOSI	P34_0*2	L22	DSW5-8: OFF		
7	p3v3	-	-	-		
8	GROUND	-	-	-		

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

表 7-11 mikroBUS™コネクタ(CN34) の信号接続

ر دفعا	信号名	MPU		コンフィグレーション用回路設
ピン		ポート	ピン	定
1	P10_1_HEADER_BSC_WAIT#_LCDC_DATR1_Mi kroBUS_PWM	P10_1	B2	-
2	P23_0_HEADER_MikroBUS_IRQ10	P23_0*1	F17	DSW18-3: OFF, DSW18-4: ON
3	P14_2_HEADER_BSC_BS#_LCDC_DATG2_Mikr oBUS_RX	P14_2	E9	-
4	P14_3_HEADER_BSC_DREQ_LCDC_DATG3_P MOD1_IRQ6_MikroBUS_TX	P14_3*2	C10	DSW5-3: OFF, DSW18-5: OFF, DSW18-6: ON
5	P03_3_I2C_SCL1	P03_3*1	AA9	DSW7-1: ON, DSW7-2: OFF
6	P03_4_I2C_SDA1	P03_4*1	W9	DSW7-3: ON, DSW7-4: OFF
7	p5v0	-	-	-
8	GROUND	-	_	-

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

<sup>\*2:</sup> バススイッチ IC を経由して接続されています。

<sup>\*2:</sup>バススイッチ IC およびディップスイッチを経由して接続されています。




図 7-11 mikroBUS™使用時のスイッチ設定

# 7.10 USB シリアル変換

本ボードは、ターミナル出力用 USB コネクタ(CN27)と USB シリアル変換用の FT2232 を搭載しています。USB シリアル変換回路の構成を**図 7-12** に、信号接続を**表 7-12** に、USB シリアル変換使用時のスイッチ設定を**図 7-13** に示します。





図 7-12 USB シリアル変換回路

表 7-12 USB シリアル変換信号接
----------------------

数1-12 000 クリナルを決しては他							
信号名機能/用途	MPU		コンフィグレーション用回路設				
信々石	19年11日 / 17月2年	ポート	ピン	定			
P27_4_FT2232_RXD0	USB シリアル変換用 UART データ 受信 1	P27_4*1	D23	DSW9-1: ON, DSW9-2: OFF			
P27_5_FT2232_TXD0	USB シリアル変換用 UART データ 送信 1	P27_5*1	C23	DSW9-3: ON, DSW9-4: OFF			
P33_3_VDD1833_3_F T2232_RXD1	USB シリアル変換用 UART データ 受信 2	P33_3*2	M20	DSW5-8: OFF, DSW9-5: ON, DSW9-6: OFF			
P33_4_VDD1833_3_F T2232_TXD1	USB シリアル変換用 UART データ 送信 2	P33_4*2	N20	DSW5-8: OFF, DSW9-7: ON, DSW9-8: OFF			

<sup>\*1:</sup>レベルシフタ IC およびディップスイッチを経由して接続されています。

<sup>\*2:</sup>レベルシフタ IC、バススイッチ IC およびディップスイッチを経由して接続されています。



□ :初期設定

■ : 初期設定から変更

図 7-13 USB シリアル変換使用時のスイッチ設定

初めてターミナル出力用の USB コネクタ(CN27)を PC に接続した場合、PC はドライバを検索します。ドライバは PC に標準にインストールされているものを使用します。

# 7.11 SPI メモリ

本ボードは SPI メモリとして OctaFlash、Quad SPI Flash および EEPROM を搭載しています。また SPI1 には拡張 SPI コネクタ(CN19)も接続しています。

SPI メモリの回路構成を**図 7-14** に、SPI メモリの一覧を**表 7-13** に、各メモリへの信号接続を**表 7-14、表 7-15、表 7-16** に、拡張 SPI コネクタへの信号接続を**表 7-17** に、EEPROM 使用時のスイッチ設定を**図 7-15** に、SPI メモリ使用時のスイッチ設定を**図 7-16** に示します。




表 7-13 SPI メモリー覧

SPI メモリ	リファレンス	コントローラ	アドレス空間
OctaFlash (512Mbits)	U29	XSPI0_CS0	40000000h - 43FFFFFFh (64Mbyte)
Quad SPI Flash (128Mbits)	U31	XSPI1_CS0	50000000h - 50FFFFFFh (16Mbyte)
EEPROM (16Kbits)	U32	I2C / EtherCAT	-

### 表 7-14 OctaFlash への信号接続

		7 IM 3 135 190		
<b>に</b> ロカ	### / ET 'A	MPU		コンフィグレーション
信号名	機能/用途	ポート	ピン	用回路設定
P06_6_V1833_4_XSPI0_RESET0#_MDD	CS0 用リセット	P06_6	AD7	-
P05_3_V1833_4_XSPI0_CS0#	CS0#	P05_3	AD8	-
P05_5_V1833_4_XSPI0_DS	DS	P05_5	AD6	-
P05_1_V1833_4_XSPI0_CKP	CKP	P05_1	AA7	-
P05_2_V1833_4_XSPI0_CKN	CKN	P05_2	AB6	-
P06_5_V1833_4_XSPI0_IO7	データ 7	P06_5	W7	-
P06_4_V1833_4_XSPI0_IO6	データ 6	P06_4	Y8	-
P06_3_V1833_4_XSPI0_IO5	データ 5	P06_3	W8	-
P06_2_V1833_4_XSPI0_IO4	データ 4	P06_2	Y7	-
P06_1_V1833_4_XSPI0_IO3	データ 3	P06_1	AB7	-
P06_0_V1833_4_XSPI0_IO2	データ 2	P06_0	AC6	-
P05_7_V1833_4_XSPI0_IO1	データ 1	P05_7	AC7	-
P05_6_V1833_4_XSPI0_IO0	データ 0	P05_6	AD5	-

# 表 7-15 Quad SPI Flash への信号接続

<b>海口</b> 力	###: /EI'A	MPU		コンフィグレーション			
信号名	機能/用途	ポート	ピン	用回路設定			
P01_1_V1833_5_XSPI1_CS0#	CS0#	P01_1	AG12	DSW2-6: ON			
P01_0_V1833_5_XSPI1_CKP	CKP	P01_0*1	AF13	DSW2-6: ON			
P01_7_V1833_5_XSPI1_IO3	データ 3	P01_7*1	AC13	DSW2-6: ON			
P01_6_V1833_5_XSPI1_IO2	データ 2	P01_6*1	AD13	DSW2-6: ON			
P01_5_V1833_5_XSPI1_IO1	データ 1	P01_5*1	AE13	DSW2-6: ON			
P01_4_V1833_5_XSPI1_IO0	データ 0	P01_4*1	AG13	DSW2-6: ON			

<sup>\*1:</sup>バススイッチ IC を経由して接続されています。

#### 表 7-16 EEPROM への信号接続

<b>岩口</b> 点	###: / ET 'A	MPU	J	コンフィグレーション用回路設
信号名	機能/用途	ポート	<b>う</b>	定
P14_6_I2C_SCL0_ESC_I2CCLK	I2C CLK	P14_6*1	A10	<b>DSW15-8: OFF</b> , <u>DSW15-9</u> : ON, DSW15-10: OFF
P14_7_I2C_SDA0_ESC_I2CDATA	I2C DATA	P14_7*1	A9	DSW15-5: ON, DSW15-6: OFF

<sup>\*1:</sup>ディップスイッチを経由して接続されています。





図 7-15 EEPROM 使用時のスイッチ設定

	衣 /-1/ 仏張 SPI コネクタ(CN19)の信号接続							
ピン	<b>長</b> 見 <i>友</i>	MPU	J	コンフィグレーショ				
	信号名		ピン	ン用回路設定				
1	GROUND	-	-	-				
2	P18_0_HEADER_BSC_A8_LCDC_DATB1_XSPI1_IRQ7	P18_0	F12	-				
3	P01_0_V1833_5_XSPI1_CKP	P01_0*1	W11	DSW2-6: ON				
4	P01_2_V1833_5_XSPI1_CS1#	P01_2*1	Y12	DSW2-6: ON				
5	P02_3_V1833_5_XSPI1_IO7	P02_3*1	Y10	DSW2-6: ON				
6	P02_2_V1833_5_XSPI1_IO6	P02_2*1	AA11	DSW2-6: ON				
7	P02_1_V1833_5_XSPI1_IO5	P02_1*1	AA10	DSW2-6: ON				
8	P02_0_V1833_5_XSPI1_IO4	P02_0*1	AA12	DSW2-6: ON				
9	P01_7_V1833_5_XSPI1_IO3	P01_7*1	AB12	DSW2-6: ON				
10	P01_6_V1833_5_XSPI1_IO2	P01_6*1	AD11	DSW2-6: ON				
11	P01_5_V1833_5_XSPI1_IO1	P01_5*1	AC11	DSW2-6: ON				
12	P01_4_V1833_5_XSPI1_IO0	P01_4*1	AD12	DSW2-6: ON				
13	P03_3_HEADER_BSC_D11_XSPI1_IRQ13	P03_3*2	AA9	DSW7-1: OFF, DSW7-2: ON				
1/1	n3v3	_	_	_				

表 7-17 拡張 SPI コネクタ(CN19)の信号接続

<sup>\*2:</sup>ディップスイッチを経由して接続されています。



🔲 :初期設定

■:初期設定から変更



図 7-16 拡張 SPI コネクタ(CN19)使用時のスイッチ設定

<sup>\*1:</sup>バススイッチ IC を経由して接続されています。

#### **7.12 LPDDR4**

本ボードは LPDDR4 を搭載しています。LPDDR4 との信号接続を図 7-17 に示します。




図 7-17 LPDDR4 信号接続

# 7.13 SD, eMMC

本ボードは SD カードスロット(CN21)、microSD カードスロット(CN22)および eMMC(U33)を搭載しています。SD, eMMC の回路構成を**図 7-18** に、信号接続を**表 7-18、表 7-19、表 7-20** に、SD カードスロット (CN21)使用時のスイッチ設定を**図 7-19** に示します。




図 7-18 SD, eMMC 回路構成

# 表 7-18 eMMC への信号接続

<b>海口</b> 力	###: /田'A	MPU		コンフィグレーション用回路設定
信号名	機能/用途	ポート	ピン	
P13_2_P1V8_eMMC_RST#	リセット	P13_2*1	F8	DSW5-1: ON, DSW5-2: ON
P12_1_P1V8_eMMC_CMD	コマンド	P12_1*1	E7	DSW5-1: ON, DSW5-2: ON
P12_0_P1V8_eMMC_CLK	クロック	P12_0*1	C8	DSW5-1: ON, DSW5-2: ON
P12_2_P1V8_eMMC_DAT0	データ 0	P12_2*1	E8	DSW5-1: ON, DSW5-2: ON
P12_3_P1V8_eMMC_DAT1	データ 1	P12_3*1	F7	DSW5-1: ON, DSW5-2: ON
P12_4_P1V8_eMMC_DAT2	データ 2	P12_4*1	B8	DSW5-1: ON, DSW5-2: ON
P12_5_P1V8_eMMC_DAT3	データ 3	P12_5*1	D7	DSW5-1: ON, DSW5-2: ON
P12_6_P1V8_eMMC_DAT4	データ 4	P12_6*1	D6	DSW5-1: ON, DSW5-2: ON
P12_7_P1V8_eMMC_DAT5	データ 5	P12_7*1	В6	DSW5-1: ON, DSW5-2: ON
P13_0_P1V8_eMMC_DAT6	データ 6	P13_0*1	B7	DSW5-1: ON, DSW5-2: ON
P13_1_P1V8_eMMC_DAT7	データ 7	P13_1*1	C6	DSW5-1: ON, DSW5-2: ON


<sup>\*1:</sup> イネーブル付きレベルシフタ IC を経由して接続されています。

耒	7_10	SD	<b>h</b> —	ドマ		トへの	信号接続
AX.	7-13	ЭU	<i>_</i>	$\Gamma \wedge$	н 7	ファマンノ	15 <b>5 15 20</b>

数 1 10 00 万 1 八口 7 1 10 10 10 10 10 10 10 10 10 10 10 10 1							
<b>运</b> 日夕	<b>松坐 /田冷</b>	MPU MPU		コンフィグレーション用回路設定			
信号名	機能/用途	ポート	ピン				
P12_1_VCC1833_6_SD0_CMD	コマンド	P12_1*1	E7	<u>DSW5-1</u> : OFF, <b>DSW5-2: ON</b>			
P12_0_VCC1833_6_SD0_CLK	クロック	P12_0*1	C8	DSW5-1: OFF, DSW5-2: ON			
P12_2_VCC1833_6_SD0_DAT0	データ 0	P12_2*1	E8	DSW5-1: OFF, DSW5-2: ON			
P12_3_VCC1833_6_SD0_DAT1	データ 1	P12_3*1	F7	DSW5-1: OFF, DSW5-2: ON			
P12_4_VCC1833_6_SD0_DAT2	データ 2	P12_4*1	B8	DSW5-1: OFF, DSW5-2: ON			
P12_5_VCC1833_6_SD0_DAT3	データ 3	P12_5*1	D7	DSW5-1: OFF, DSW5-2: ON			
P22_5_SD0_CD	カード検出	P22_5*2	B18	DSW15-3: OFF, DSW15-4: ON			
P22_6_SD0_WP	ライトプロテクト	P22_6*2	C18	DSW15-1: OFF, DSW15-2: ON			
P02_5_SD0_PWEN	電源供給制御	P02_5*2	AD10	DSW17-7: OFF, DSW17-8: ON			
P02_6_SD0_IOVS	SD0 IO 電圧選択	P02_6*2	AB10	DSW17-5: OFF, DSW17-6: ON			

<sup>\*1:</sup>イネーブル付きレベルシフタ IC を経由して接続されています。

<sup>\*2:</sup> ディップスイッチを経由して接続されています。



🔲 :初期設定

■ :初期設定から変更

図 7-19 SD カードスロット(CN21)使用時のスイッチ設定

# 表 7-20 microSD カードスロットへの信号接続

<b>岩口</b> 名	### / E 'A	MPU		コンフィグレーション用回路設定
信号名	機能/用途	ポート	ピン	
P16_6_VDD1833_7_SD1_CMD	コマンド	P16_6	E11	-
P16_5_VDD1833_7_SD1_CLK	クロック	P16_5	E10	-
P16_7_VDD1833_7_SD1_DATA0	データ 0	P16_7	D10	-
P17_0_VDD1833_7_SD1_DATA1	データ 1	P17_0	C11	-
P17_1_VDD1833_7_SD1_DATA2	データ 2	P17_1	A11	-
P17_2_VDD1833_7_SD1_DATA3	データ 3	P17_2	B11	-
		P14 3*3	C10	DSW19-1: ON, DSW19-2: OFF,
P14 3 P17 4 SD1 CD	カード検出	1 11_0	0.0	DSW19-3: ON, DSW19-4: OFF
1 14_0_1 17_4_001_00	75 Г 18Ш	P17 4*1	E13	DSW5-3: ON, DSW19-1: OFF,
		' ''_'		DSW19-2: ON
P08_5_SD1_PWEN	電源供給制御	P08_5	AC2	-
P08_6_SD1_IOVS	SD1 IO 電圧選択	P08_6*2	AD2	DSW5-3: ON

\_\_\_\_\_\_\_\*1: バススイッチ IC およびディップスイッチを経由して接続されています。

<sup>\*2:</sup> バススイッチ IC を経由して接続されています。

<sup>\*3:</sup>ディップスイッチを経由して接続されています。

#### 7.14 CAN

本ボードには CAN トランシーバ(U43) および CAN インタフェースコネクタ(CN35)が搭載されており、 RZ/N2H の CAN モジュール機能を評価できます。CAN インタフェースの回路構成を**図 7-20** に、信号接続を表 7-21 に、CAN 使用時のスイッチ設定を図 7-21 に示します。





図 7-20 CAN インタフェース回路構成

### 表 7-21 CAN 信号接続

<b>与日夕</b>	###: /田· <b>公</b>	MPU	J	コンフィグレーション用回路
信号名	機能/用途	ポート	<b>う</b>	設定
P12_0_CAN_RX1	CAN データ受信	P12_0*1	C8	DSW5-1: ON, <u>DSW5-2</u> : OFF
P12_1_CAN_TX1	CAN データ送信	P12_1*1	E7	<b>DSW5-1: ON</b> , DSW5-2: OFF

<sup>\*1:</sup>イネーブル付きレベルシフタ IC を経由して接続されています。



🔲 :初期設定

■ :初期設定から変更

図 7-21 CAN 使用時のスイッチ設定

# 7.15 RS485 インタフェース

本ボードには RS485 トランシーバ(U47)および RS485 インターフェースコネクタ(CN36)が搭載されています。RS485 インタフェースの回路構成を**図 7-22** に、コネクタの信号接続を**表 7-22** に、使用するポートを**表 7-23** に示します。




図 7-22 RS485 インタフェース回路構成

表 7-22 RS485 ~	<b>インタフェースコネ</b> ・	クタ(CN36)の信号接続
----------------	--------------------	---------------

			( / - 1111 - 1124 1175
ピン	信号名	ピン	信号名
1	GND_RS485	2	GND_RS485
3	RS485_B	4	RS485_Y
5	RS485_Z	6	RS485_A
7	GND_RS485	8	GND_RS485
9	GND_RS485	10	GND_RS485

### 表 7-23 RS485 インタフェースで使用するポート

信号名	機能/用途	MPU		コンフィグレーシ
16万位	放肥/川巫	ポート	ピン	ョン用回路設定
P13_4_VDD1833_6_HEADER_BSC_D28_R S485_RXD3	データ受信	P13_4*1	A6	DSW2-4: OFF
P14_0_HEADER_BSC_A0_RS485_DE3_LC DC_IRQ5	ドライバイネーブル	P14_0	A8	-
P13_5_HEADER_BSC_D29_RS485_TXD3	データ送信	P13_5*2	C7	DSW2-4: OFF

<sup>\*1:</sup> バッファ IC を経由して接続されています。

<sup>\*2:</sup> バッファ IC およびレベルシフタ IC を経由して接続されています。

#### 7.16 USB

本ボードは USB Type-A コネクタ(CN7)、Mini-B コネクタ(CN8)および Micro AB(CN9)を搭載しており、RZ/N2H の USB 機能をホスト/ファンクション/OTG のいずれかで使用することができます(同時使用はできません)。

USB の回路構成を**図 7-23** に、信号接続を**表 7-24** に、USB 使用時のスイッチ設定を**図 7-24** と**図 7-25** に示します。




図 7-23 USB 回路構成

### 表 7-24 USB 信号接続

F-0.4		MPU		コンフィグレーション用回路設定
信号名	機能/用途	ポート	ピン	
USB_DP	D+データ入出力	USB_QDP	AC14	-
USB_DM	D-データ入出力	USB_QDM	AD14	-
VUBUSIN	VBUS 検出	USB_VUBUSIN *1	Y14	DSW16-1: OFF/ON, DSW16-2: ON/OFF
USB_OTG_ID	OTG_ID 入力	USB_OTG_ID	AA14	
USB_HF_VBUSEN /	VBUS イネーブル	P00_0*2	AB13	DSW5-8: OFF, DSW2-5: ON, DSW14-5: ON, DSW14-6: OFF, DSW16-3: OFF/ON, DSW16-4: ON/OFF
USB_OTG_VBUSEN	VB03 1 A - 777	P02_2*2	AA11	DSW2-6: OFF, DSW14-5: OFF, DSW14-6: ON, DSW16-3: OFF/ON, DSW16-4: ON/OFF
P00_1_P02_3_V1833_5_USB_	オーバカレント	P00_1*3	AA13	DSW5-8: OFF, <b>DSW2-5: ON</b> , <b>DSW14-1: ON</b> , <b>DSW14-2: OFF</b>
OVRCUR	オーバカレンド	P02_3*3	Y10	DSW2-6: OFF, DSW14-1: OFF, DSW14-2: ON
P00_2_P02_4_V1833_5_USB_ EXICEN	OTG 電源 IC 制御	P00_2*3	W12	DSW5-8: OFF, DSW2-5: ON, DSW14-3: ON, DSW14-4: OFF
EXICEN		P02_4*4	Y11	DSW14-3: OFF, DSW14-4: ON
P13_6_HEADER_BSC_D30_P MOD2_GPIO1	外部電源 IC ステ ータス 1 入力	P13_6*5	E6	JP3: Short
P06_7_HEADER_PMOD2_GPI O2	外部電源 IC ステ ータス 2 入力	P06_7*5	AC8	JP4: Short

<sup>\*1:</sup>ディップスイッチを経由して接続されています。ファンクション使用時は DSW16-1: OFF, DSW16-2: ON、OTG 使用時は DSW16-1: ON, DSW16-2: OFF に設定して下さい。

<sup>\*2:</sup> バススイッチ IC およびディップスイッチを経由して接続されています。ホスト使用時は DSW16-3: OFF, DSW16-4: ON、OTG 使用時は DSW16-3: ON, DSW16-4: OFF に設定して下さい。

 $<sup>^{*3}</sup>$ : バススイッチ IC およびディップスイッチを経由して接続されています。

<sup>\*4:</sup>ディップスイッチを経由して接続されています。

<sup>\*5:</sup> オプションリンクを経由して接続されています。OTG 使用時は JP3, JP4 をショートしてください。




図 7-24 USB 使用時のスイッチ設定(ポート 00 使用時)




図 7-25 USB 使用時のスイッチ設定(ポート 02 使用時)

#### 7.17 Ethernet システム

Ethernet ソフトウェアを実行する場合、ユニークな MAC アドレスを使用してください。他のルネサス ハードウェアとの接続の際に互換性を保証するために、ルネサスから提供されるユニークな MAC アドレスシールが本ボード(部品面)に貼付されています。

EtherCAT スレーブコントローラソフトウェアを実行する場合、EtherCAT ID 番号が必要です。必要に応じて DSW1 をご利用ください。

本ボードには 4 つの Ethernet PHY デバイスと Ethernet コネクタ (CN37, CN38, CN39, CN40) が搭載されており、RZ/N2H の Ethernet システムの評価が可能です。Ethernet システムの回路構成を**図 7-26** に、信号接続を**表 7-25~表 7-28** に、PHY のハードウェアストラッピングによる初期設定を**表 7-29** に示します。




図 7-26 Ethernet システム回路構成

# 表 7-25 Ethernet Port0 (ETH0) 信号接続

<b>是日夕</b>	### /田冷	MPU	J	コンフィグレーシ
信号名	機能/用途	ポート	ピン	ョン用回路設定
P20_0_VDD1833_0_ETH0_TXCLK	送信クロック	P20_0	B14	-
P20_1_VDD1833_0_ETH0_TXD0_MDV	送信データ 0	P20_1	A15	-
P20_2_VDD1833_0_ETH0_TXD1	送信データ 1	P20_2	F14	-
P20_3_VDD1833_0_ETH0_TXD2	送信データ 2	P20_3	E14	-
P20_4_VDD1833_0_ETH0_TXD3	送信データ 3	P20_4	B16	-
P20_5_VDD1833_0_ETH0_TXEN	送信データイネーブル/エラー	P20_5	A14	-
P22_1_ETH0_TXER	送信データエラー	P22_1	C17	-
P20_6_VDD1833_0_ETH0_RXCLK	受信クロック	P20_6	D16	-
P20_7_VDD1833_0_ETH0_RXD0	受信データ 0	P20_7	D15	-
P21_0_VDD1833_0_ETH0_RXD1	受信データ 1	P21_0	E15	-
P21_1_VDD1833_0_ETH0_RXD2	受信データ 2	P21_1	C16	-
P21_2_VDD1833_0_ETH0_RXD3	受信データ 3	P21_2	A16	-
P21_3_VDD1833_0_ETH0_RXDV	受信データ有効/エラー/キャ リアセンス	P21_3	A17	-
P22_2_ETH0_RXER	受信データエラー	P22_2	B17	-
P22_3_ETH0_CRS	キャリアセンス	P22_3	E17	-
P22_4_ETH0_COL	衝突検出	P22_4	A18	-
P21_4_VDD1833_0_ETH0_GMAC0_MDC	MDI クロック	P21_4	E16	-
P21_5_VDD1833_0_ETH0_GMAC0_MDIO	MDI データ	P21_5	D14	-
P22_0_VDD1833_0_PHY0_IRQ11	MDI 割込み入力	P22_0	F16	-
P21_6_VDD1833_0_ETHSW_PHYLINK0	リンクステータス	P21_6	C14	-
P21_7_VDD1833_0_ETH0_REFCLK	クロック出力(25MHz)	P21_7	C15	-
P11_0_ESC_RESETOUT#	リセット出力	P11_0*1	A5	DSW12-3: OFF, DSW12-4: ON

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

# 表 7-26 Ethernet Port1 (ETH1) 信号接続

E0 2	WAL (TIA	MPU		コンフィグレーシ
信号名	機能/用途	ポート	ピン	ョン用回路設定
P24_5_VDD1833_1_ETH1_TXCLK	送信クロック	P24_5	A19	-
P24_6_VDD1833_1_ETH1_TXD0_MD0	送信データ 0	P24_6	A22	-
P24_7_VDD1833_1_ETH1_TXD1_MD1	送信データ 1	P24_7	B21	-
P25_0_VDD1833_1_ETH1_TXD2_MD2	送信データ 2	P25_0	A20	-
P25_1_VDD1833_1_ETH1_TXD3_MDW0	送信データ 3	P25_1	B20	-
P25_2_VDD1833_1_ETH1_TXEN_MDW1	送信データイネーブル/エラー	P25_2	A21	-
P26_6_ETH1_TXER	送信データエラー	P26_6*1	C22	DSW21-1: ON, DSW21-2: OFF, DSW21-3: ON
P25_3_VDD1833_1_ETH1_RXCLK	受信クロック	P25_3	C21	-
P25_4_VDD1833_1_ETH1_RXD0	受信データ 0	P25_4	E19	-
P25_5_VDD1833_1_ETH1_RXD1	受信データ 1	P25_5	D20	-
P25_6_VDD1833_1_ETH1_RXD2	受信データ 2	P25_6	C19	-
P25_7_VDD1833_1_ETH1_RXD3	受信データ 3	P25_7	E20	-
P26_0_VDD1833_1_ETH1_RXDV	受信データ有効/エラー/キャリ アセンス	P26_0	F18	-
P26_7_ETH1_RXER	受信データエラー	P26_7*1	E22	DSW13-1: ON, DSW13-2: OFF
P27_0_ETH1_CRS	キャリアセンス	P27_0*1	D22	DSW13-3: ON, DSW13-4: OFF
P27_1_ETH1_COL	衝突検出	P27_1*1	B23	DSW13-5: ON, DSW13-6: OFF
P21_4_VDD1833_0_ETH0_GMAC0_MDC	MDI クロック	P21_4	E16	-
P21_5_VDD1833_0_ETH0_GMAC0_MDIO	MDI データ	P21_5	D14	-
P26_5_VDD1833_1_PHY1_IRQ12	MDI 割込み入力	P26_5	B22	-
P26_3_VDD1833_1_ETHSW_PHYLINK1	リンクステータス	P26_3	D19	-
P26_4_VDD1833_1_ETH1_REFCLK	クロック出力(25MHz)	P26_4	E21	-
P11_0_ESC_RESETOUT#	リセット出力	P11_0*1	A5	DSW12-3: OFF, DSW12-4: ON

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

# 表 7-27 Ethernet Port2 (ETH2) 信号接続

<b>是</b> 日夕	株台: 人田 <b>冷</b>	MPU	J	コンフィグレーシ
信号名	機能/用途	ポート	ピン	ョン用回路設定
P29_1_VDD1833_2_ETH2_TXCLK	送信クロック	P29_1*1	E23	DSW5-7: ON
P29_2_VDD1833_2_ETH2_TXD0	送信データ 0	P29_2*1	H20	DSW5-7: ON
P29_3_VDD1833_2_ETH2_TXD1	送信データ 1	P29_3*1	G22	DSW5-7: ON
P29_4_VDD1833_2_ETH2_TXD2	送信データ2	P29_4*1	F22	DSW5-7: ON
P29_5_VDD1833_2_ETH2_TXD3	送信データ 3	P29_5*1	G21	DSW5-7: ON
P29_6_VDD1833_2_ETH2_TXEN	送信データイネーブル/エラー	P29_6*1	F21	DSW5-7: ON
P31_2_ETH2_TXER	送信データエラー	P31_2*1	J24	DSW5-7: ON
P29_7_VDD1833_2_ETH2_RXCLK	受信クロック	P29_7*1	H22	DSW5-7: ON
P30_0_VDD1833_2_ETH2_RXD0	受信データ 0	P30_0*1	F20	DSW5-7: ON
P30_1_VDD1833_2_ETH2_RXD1	受信データ 1	P30_1*1	G23	DSW5-7: ON
P30_2_VDD1833_2_ETH2_RXD2	受信データ 2	P30_2*1	E24	DSW5-7: ON
P30_3_VDD1833_2_ETH2_RXD3	受信データ 3	P30_3*1	H23	DSW5-7: ON
P30_4_VDD1833_2_ETH2_RXDV	受信データ有効/エラー/キャリ	P30_4*1	D24	DSW5-7: ON
	アセンス			
P31_1_VDD1833_2_ETH2_RXER	受信データエラー	P31_1	G24	-
P31_4_ETH2_CRS	キャリアセンス	P31_4*1	J21	DSW5-7: ON
P31_5_ETH2_COL	衝突検出	P31_5*1	J23	DSW5-7: ON
ETH2_MDC	MDI クロック	P21_4*2	E16	DSW5-6: ON
		P30_5*2	G20	DSW5-6: OFF
ETH2_MDIO	MDI データ	P21_5*2	D14	DSW5-6: ON
		P30_6*2	H24	DSW5-6: OFF
P13_7_VDD1833_6_PHY2_IRQ14	MDI 割込み入力	P13_7*3	A7	DSW13-7: OFF,
				DSW13-8: ON
P30_7_VDD1833_2_ETHSW_PHYLINK2	リンクステータス	P30_7*1	F24	DSW5-7: ON
P31_0_VDD1833_2_ETH2_REFCLK	クロック出力(25MHz)	P31_0	G19	-
P11_0_ESC_RESETOUT#_P03_1_GMAC	リセット出力	P11_0*3	A5	DSW12-3: OFF,
_RESETOUT2#				DSW12-4: ON,
				<u>DSW8-1</u> : OFF,
				DSW8-2: ON
		P03_1*3	Y9	DSW12-7: OFF,
				DSW12-8: ON,
				DSW8-1: ON,
				DSW8-2: OFF

<sup>\*1:</sup> バススイッチ IC を経由して接続されています。

<sup>\*2:</sup>イネーブル付きレベルシフタ IC を経由して接続されています。

<sup>\*3:</sup>ディップスイッチを経由して接続されています。

表	7-28	<b>Ethernet</b>	Port3	(ETH3)	信号接続
28	1-20		1 0110	<b>( - : : : : :</b>	18 7 18 ML

FOA	### / E 'A	MPU	J	コンフィグレーシ
信号名	機能/用途	ポート	ピン	ョン用回路設定
P33_2_VDD1833_3_ETH3_TXCLK	送信クロック	P33_2*1	L20	DSW5-8: ON
P33_3_VDD1833_3_ETH3_TXD0	送信データ 0	P33_3*1	M20	DSW5-8: ON
P33_4_VDD1833_3_ETH3_TXD1	送信データ 1	P33_4*1	N20	DSW5-8: ON
P33_5_VDD1833_3_ETH3_TXD2	送信データ 2	P33_5*1	N21	DSW5-8: ON
P33_6_VDD1833_3_ETH3_TXD3	送信データ 3	P33_6*1	M21	DSW5-8: ON
P33_7_VDD1833_3_ETH3_TXEN	送信データイネーブル/エラー	P33_7*1	L23	DSW5-8: ON
P00_0_ETH3_TXER	送信データエラー	P00_0*1	AB13	DSW5-8: ON
P34_0_VDD1833_3_ETH3_RXCLK	受信クロック	P34_0*1	L22	DSW5-8: ON
P34_1_VDD1833_3_ETH3_RXD0	受信データ 0	P34_1*1	K20	DSW5-8: ON
P34_2_VDD1833_3_ETH3_RXD1	受信データ 1	P34_2*1	K22	DSW5-8: ON
P34_3_VDD1833_3_ETH3_RXD2	受信データ 2	P34_3*1	L21	DSW5-8: ON
P34_4_VDD1833_3_ETH3_RXD3	受信データ 3	P34_4*1	K23	DSW5-8: ON
P34_5_VDD1833_3_ETH3_RXDV	受信データ有効/エラー/キャリ	P34_5*1	K21	DSW5-8: ON
	アセンス			
P00_1_ETH3_RXER	受信データエラー	P00_1*1	AA13	DSW5-8: ON
P00_2_ETH3_CRS	キャリアセンス	P00_2*1	W12	DSW5-8: ON
P00_3_ETH3_COL	衝突検出	P00_3*2	AD13	DSW12-1: OFF,
				DSW12-2: ON
P26_1_VDD1833_1_GMAC1_MDC	MDI クロック	P26_1	E18	-
P26_2_VDD1833_1_GMAC1_MDIO	MDI データ	P26_2	C20	-
P17_3_VDD1833_7_PHY3_IRQ15	MDI 割込み入力	P17_3	D11	-
P34_6_VDD1833_3_ETH3_REFCLK	クロック出力(25MHz)	P34_6*1	K24	DSW5-8: ON
P03_2_GMAC_RESETOUT3#	リセット出力	P03_2*2	AB9	DSW12-5: OFF,
				DSW12-6: ON

<sup>\*1:</sup> バススイッチ IC を経由して接続されています。

# 表 7-29 PHY のハードウェアストラッピングによる初期設定

PHY 初期設定項目	PHY 初期設定内容
CLKOUT	Disable
Managed or Unmanaged	Unmanaged Mode
CLK Delay	2.0ns
link advertisement	Default mode of operation, 10/100/1000 FDX/HDX, autoneg ON
MAC interface	RGMII mode
Select GMII/MII or RGMII/RMII	PHY0(U50), PHY1(U53): GMII/MII mode (R281, R304 FIT 時)
	PHY2(U57), PHY3(U64): RGMII (R326, R349 DNF 時)
PHY Address	PHY0 (U50): 0
	PHY1 (U53): 1
	PHY2 (U57): 2
	PHY3 (U64): 3
Enable Forced 1000BT mode	Not set

出荷時、Ethernet Port0 と Port1 は 3.3V / MII モード(JP6, JP7:2-3 ショート、R281, R304 実装)、Ethernet Port2 と Port3 は 1.8V / RGMII モード(JP8, JP9:1-2 ショート、R326, R349 未実装)です。MII/RGMII を変更する場合は、表 6-20 と表 6-26 を参照して設定を変更してください。

<sup>\*2:</sup>ディップスイッチを経由して接続されています。

#### 7.18 PCIe

本ボードには PCIe 用のクロックドライバ、電源 IC とコネクタ(CN11, CN12)が搭載されており、RZ/N2Hの PCIe 機能評価が可能です。PCIe の回路構成を**図 7-27** に示します。




図 7-27 PCIe 回路構成

DSW4-1~DSW4-3 の設定によりルートコンプレックス/エンドポイント、および 2 レーン 1 ポート/1 レーン 2 ポートの構成を選択できます。また DSW4-5~DSW4-8 の設定により各コネクタへの電源供給を制御できます。ただし、エンドポイント設定時もコネクタへのデータ信号接続はルートコンプレックス時と同一のため評価にはクロスケーブルをご使用ください。PCIe の構成と関連スイッチ設定を**表 7-30** に示します。

表 7-30 PCIe の構成と関連スイッチ設定 (信号機能選択スイッチを除く)

	数:00:00 0 IFI	(III) Military
構成 No.	構成内容	スイッチ設定
1	ルートコンプレックス 2 レーン 1 ポート(CN11)	DSW4-1: ON, DSW4-2: ON, DSW4-3: OFF,
		<b>DSW4-5, 6: OFF</b> , <u>DSW4-7, 8</u> : ON
2	ルートコンプレックス 1 レーン 2 ポート	<b>DSW4-1: ON, DSW4-2: ON</b> , DSW4-3: ON,
		DSW4-5∼8: ON
3	エンドポイント 2 レーン 1 ポート(CN11)	DSW4-1: OFF, DSW4-2: OFF, DSW4-3: OFF,
		DSW4-5~8: OFF
4	エンドポイント 1 レーン 2 ポート	DSW4-1: OFF, DSW4-2: OFF, DSW4-3: ON,
		DSW4-5~8: OFF
5	ルートコンプレックス 1 レーン 1 ポート(CN11)、	<b>DSW4-1: ON</b> , DSW4-2: OFF, DSW4-3: ON,
	エンドポイント 1 レーン 1 ポート(CN12)	<b>DSW4-5, 6: OFF</b> , DSW4-7, 8: ON
6	ルートコンプレックス 1 レーン 1 ポート(CN12)、	DSW4-1: OFF, <b>DSW4-2: ON</b> , DSW4-3: ON,
	エンドポイント 1 レーン 1 ポート(CN11)	DSW4-5, 6: ON, <b>DSW4-7, 8: OFF</b>

PCIe x4 コネクタ(CN11)および PCIe x1 コネクタ(CN12)への信号接続を表 7-31、表 7-32 に、PCIe 使用時の スイッチ設定を図7-28に示します。

表 7-31 PCle x4 コネクタ(CN11)への信号接続

			MF		コンフィグレー
ピン*1	機能名	接続先	ポート	ピン	ション用回路設定
A1	PRSNT1#	ルート時:"L"固定	-	-	-
		エンド時:PRSNT2#, PRSNT3#に接続	-	-	-
A5	TCK	Pull-Down	-	-	-
A6	TDI	Pull-Up	-	-	-
A7	TDO	NC	-	-	-
A8	TMS	Pull-Up	-	-	-
A11	PERST#	ルート時:RZ/N2HのP33_3 (PCIE_RSTOUT0B)に接続	P33_3*2	M20	<u>DSW5-8</u> : OFF, <u>DSW9-5</u> : OFF, DSW9-6: ON, <b>DSW4-1: ON</b>
		エンド時: JP38 経由でリセット IC に入力	-	-	-
A13	REFCLK+	ルート時:クロックドライバ出力	-	-	-
		エンド時:RZ/N2HのPCIE REFCLK P0に入力	-	-	-
A14	REFCLK-	ルート時:クロックドライバ出力	-	-	-
		エンド時: RZ/N2Hの PCIE REFCLK N0 に入力	-	-	-
A16	HSIP0	RZ/N2HのPCIE RXDP L0に接続	-	AD17	_
A17	HSIN0	RZ/N2Hの PCIE_RXDN_L0 に接続	_	AC17	_
A21	HSIP1	1 ポート時: RZ/N2H の PCIE RXDP L1 に接続	_	AG19	-
7 (2 )	11011 1	2ポート時: NC	_	-	_
A22	HSIN1	1ポート時:RZ/N2Hの PCIE_RXDN_L1 に接続	-	AF19	-
AZZ	1101111	1 ポート時: NC   2 ポート時: NC	_	-	_
A21	HSIP1	NC	-		1-
A22	HSIN1	NC NC	-	<u>-</u>	<del>-</del>
A25	HSIP2	NC NC	-		-
A26	HSIN2	NC NC	_	_	-
A29	HSIP3	NC	_	_	_
A30	HSIN3	NC	_	-	_
B5	SMCLK	Pull-Up	-	-	-
В6	SMDAT	Pull-Up	-	-	-
В9	TRST#	Pull-Down	-	-	-
B10	3V3AUX	PCle x4 用 3.3V 電源 (ルート時のみ供給)に接続	-	-	-
B11	WAKE#	RZ/N2H の P12_7 に接続	P12_7*3	E21	DSW5-1: OFF, DSW5-2: OFF
B12	CLKREQ#	ルート時:クロックドライバ入力 エンド時:RZ/N2H の P10_7 (PCIEx4_CLKREQ) に接続	P10_7	- A4	- <u>DSW4-1</u> : OFF
B14	HSOP0	RZ/N2Hの PCIE TXDP L0 に接続	_	AD20	-
B15	HSON0	RZ/N2HのPCIE TXDN L0に接続	_	AC20	-
B17	PRSNT2#	NZ/NZH の PCIE_TXDN_LO に接続 (B31 と同じ)	P10 7	A4	DSW4-1: ON
ווט	I ROINIZ#	ルート時:RZ/N2H の P 10_/ 1 に接続 (B3 1 と同じ)   エンド時:PRSNT1#に接続	' '0_'	-	-
B19	HSOP1	エント時:FRSNT #に接続    1ポート時:RZ/N2Hの PCIE TXDP L1に接続	_	AD19	
פום	IISOFI	1ホート時:RZ/NZHのPCIE_TXDP_L1に接続   2ポート時:NC		- AD 18	-
B20	HSON1	1ポート時:RZ/N2HのPCIE TXDN L1に接続		AC19	
D20	TISONT			AC 19	<u> </u>
Das	HSOP2	2ポート時:NC   NC	<del>-</del>		+
B23 B24	HSOP2 HSON2		-	-	<u> </u> -
B27	HSON2 HSOP3	NC NC	-	-	<del>-</del>
B28	HSON3	NC NC	<del>-</del>	-	+-
B31	PRSNT3#	NC	P10 7	A4	DSW4-1: ON
וטט	11.01410#	ルート時:RZ/NZH の P10_/ に接続 (B1/ と同じ) エンド時:PRSNT1#に接続	-	-	-

<sup>\*1:</sup> 電源(12V, 3.3V, GND)、RESERVED の端子は省略しています。


 $<sup>*^2</sup>$ : バススイッチ IC およびディップスイッチを経由して接続されています。

<sup>\*3:</sup> イネーブル付きレベルシフタ IC を経由して接続されています。

### 表 7-32 PCle x1 コネクタ(CN12)への信号接続(1 レーン 2 ポート時のみ使用可)

		· ,	MPU		コンフィグレー
ピン*1	機能名	接続先	ポート	ピン	ション用回路設
					定
A1	PRSNT1#	ルート時: "L"固定	-	-	-
		エンド時:PRSNT2#に接続	-	-	-
A5	TCK	Pull-Down	-	-	-
A6	TDI	Pull-Up	-	-	-
A7	TDO	NC	-	-	-
A8	TMS	Pull-Up	-	-	-
A11	PERST#	ルート時:RZ/N2HのP33_4(PCIE_RSTOUT1B)に	P33_4*2	N20	DSW5-8: OFF,
		接続	-		<u>DSW9-7</u> : OFF,
					DSW9-8: ON,
					DSW4-2: ON
		エンド時: JP38 経由でリセット IC に入力		-	-
A13	REFCLK+	ルート時:クロックドライバ出力	-	<b>-</b>	-
		エンド時:RZ/N2H の PCIE_REFCLK_P1 に入力	-	AA16	-
A14	REFCLK-	ルート時:クロックドライバ出力	-	-	-
		エンド時:RZ/N2H の PCIE_REFCLK_N1 に入力	-	Y16	-
A16	HSIP0	RZ/N2Hの PCIE_RXDP_L1 に接続	-	AD16	-
A17	HSIN0	RZ/N2Hの PCIE_RXDN_L1 に接続	-	AC16	-
B5	SMCLK	Pull-Up	-	-	-
B6	SMDAT	Pull-Up	-	-	-
B9	TRST#	Pull-Down	-	-	-
B10	3V3AUX	PCle x1 用 3.3V 電源 (ルート時のみ供給)に接続	-	-	-
B11	WAKE#	RZ/N2H の P10_2 に接続	P10_2	В3	-
B12	CLKREQ#	ルート時:クロックドライバ入力	-	-	-
		エンド時:RZ/N2H の P10_6 に接続	P10_6	A3	DSW4-2: OFF
B14	HSOP0	RZ/N2Hの PCIE_TXDP_L1 に接続	-	AD19	-
B15	HSON0	RZ/N2H の PCIE_TXDN_L1 に接続	-	AC19	-
B17	PRSNT2#		P10_6	A3	DSW4-2: ON
		エンド時:PRSNT1#に接続	-	-	-

<sup>\*1:</sup> 電源(12V, 3.3V, GND)、RESERVED の端子は省略しています。
\*2: バススイッチ IC およびディップスイッチを経由して接続されています。



Configuration 1 Root complex, 2 lane 1 port



Configuration 4 Endpoint, 1 lane 2 port



Configuration 2 Root complex, 1 lane 2 port



Configuration 5 Root complex, 1 lane 1 port (CN11) Endpoint, 1 lane 1port (CN12) Endpoint, 1 lane 1 port (CN12)



Configuration 3 Endpoint, 2 lane 1 port



Configuration 6 Endpoint, 1 lane 1 port (CN11)



□ :初期設定

■ :初期設定から変更

### 図 7-28 PCIe 使用時のスイッチ設定

エンドポイント設定時、JP38をショートすることでPCleのリセット信号をシステムリセット要因に含める ことができます。出荷時の JP38 はオープンです。

# 7.19 LCD インタフェース

本ボードは LCD インタフェースコネクタ(CN20)を搭載しています。LCD インタフェースの回路構成を**図7-29** に、信号接続を**表 7-33** に、LCD インタフェース使用時のスイッチ設定を**図 7-30** に示します。




図 7-29 LCD インタフェース回路構成

# 表 7-33 LCD インタフェースコネクタ(CN20)の信号接続

衣 7-33 ECD インテンエーハコネンテ(CN20)の信う技術						
ピン	信号名	ポート	ピン	」コンフィグレーシ ョン用回路設定		
1	P03_4_I2C_SDA1	P03_4*1	W9	DSW7-3: ON, DSW7-4: OFF		
2	P03_3_I2C_SCL1	P03_3*1	AA9	DSW7-1: ON, DSW7-2: OFF		
3	p5v0	-	_	-		
4	P14 0 HEADER BSC A0 RS485 DE3 LCDC IRQ5	P14 0	A8	-		
5	GROUND	-	-	-		
6	p1v8	-	-	-		
7	p1v8	-	_	-		
8	p1v8	-	_	-		
9	p1v8	-	_	-		
10	GROUND	-	_	-		
11	p3v3	-	_	-		
12	P09 7 HEADER BSC WE0# LCDC DE PMOD2 RST	P09 7	C4	-		
13	P09 6 HEADER BSC D15 LCDC VSYNC PMOD1 RST	P09 6	C1	-		
14	P09 5 HEADER BSC D14 LCDC HSYNC	P09 5	B1	-		
15	GROUND	-	-	-		
16	P09 4 HEADER BSC D13 LCDC CLK	P09 4	A2	-		
17	GROUND	-	-	-		
18	P18 6 HEADER BSC A14 LCDC DATB7	P18 6	C13	-		
19	P18 5 HEADER BSC A13 LCDC DATB6	P18 5	A12	-		
20	P18 4 HEADER BSC A12 LCDC DATB5	P18 4	B13	-		
21	P18_3_HEADER_BSC_A11_LCDC_DATB4	P18 3	A13	=		
22	P18 2 HEADER BSC A10 LCDC DATB3 SEI	P18 2	C12	-		
23	P18_1_HEADER_BSC_A9_LCDC_DATB2	P18_1*1	B12	DSW18-9: OFF, DSW18-10: ON		
24	P18 0 HEADER BSC A8 LCDC DATB1 XSPI1 IRQ7	P18 0	F12	-		
25	P17_7_HEADER_BSC_WE3#/AH#_LCDC_DATB0_ETHSW_PTPOU T1	P17_7	E12	-		
26	P17 6 HEADER BSC WE2# LCDC DATG7 ETHSW PTPOUT0	P17 6	D12	-		
27	P14_6_LCDC_DATG6	P14_6*1	A10	DSW15-8: ON, DSW15-9: OFF, DSW15-10: OFF		
28	P14_5_HEADER_BSC_TEND_LCDC_DATG5	P14_5	D9	-		
29	P14_4_HEADER_BSC_DACK_LCDC_DATG4_MBX_HINT#	P14_4	B9	-		
30	P14_3_HEADER_BSC_DREQ_LCDC_DATG3_PMOD1_IRQ6_Mikro BUS_TX	P14_3*2	C10	DSW5-3: OFF, DSW18-5: OFF, DSW18-6: ON		
31	P14_2_HEADER_BSC_BS#_LCDC_DATG2_MikroBUS_RX	P14_2	E9	-		
32	P14_1_HEADER_BSC_RD/WR#_LCDC_DATG1	P14_1	C9	-		
33	P11_0_HEADER_BSC_A5_LCDC_DATG0	P11_0*1	A5	<u>DSW12-3</u> : ON, DSW12-4: OFF		
34	P10_7_HEADER_BSC_A4_LCDC_DATR7_PCIx4_PRSNT_IRQ9_CL KREQ	P10_7	A4	-		
35	P10_6_HEADER_BSC_A3_LCDC_DATR6_PCIEx1_PRSNT_IRQ0_ CLKREQ	P10_6	A3	-		
36	P10_5_HEADER_BSC_A2_LCDC_DATR5	P10_5	B4	-		
37	P10_4_HEADER_BSC_A1_LCDC_DATR4	P10_4	C5	-		
38	P10_3_HEADER_BSC_RD#_LCDC_DATR3	P10_3	C3	-		
39	P10_2_HEADER_BSC_CS0#_LCDC_DATR2_PCIEx1_IRQ1_WAKE	P10_2	В3	-		
40	P10_1_HEADER_BSC_WAIT#_LCDC_DATR1_MikroBUS_PWM	P10_1	B2	-		
41	P10_0_HEADER_BSC_WE1#_LCDC_DATR0_MikroBUS_RST	P10_0	C2	-		
42	p3v3	-	-	-		
43	p3v3	-	-	-		
44	GROUND	-	-	-		
45	GROUND	-	-	-		
	ノップフノッチを終由して接続されています					

<sup>\*1:</sup>ディップスイッチを経由して接続されています。 \*2:バススイッチ IC およびディップスイッチを経由して接続されています。




図 7-30 LCD インタフェース使用時のスイッチ設定

# 7.20 シリアルホストインタフェース


本ボードには、シリアルホストインタフェース用のコネクタ(CN41)を搭載しており、外部のホスト CPU に接続することで RZ/N2H のシリアルホストインタフェースの評価が可能です。シリアルホストインタフェースコネクタ(CN41)の信号接続を表 7-34 に、シリアルホストインタフェース使用時のスイッチ設定を図7-31 に示します。

表 7-34 シリアルホストインタフェースコネクタ(CN41)の信号接続

	女 1 04 フリテルバス 1 インテン	MPU		コンフィグレーション用回路設
ピン	信号名	ポート	ピン	定
1	GROUND	-	-	-
2	P27_0_HEADER_BSC_CS5# (HSPI_INT#)	P27_0*1	D22	DSW13-3: OFF, DSW13-4: ON
3	P27_6_HEADER (HSPI_CK)	P27_6*2	C24	DSW2-3: OFF
4	P27_1_HEADER (HSPI_CS#)	P27_1*1	B23	DSW13-5: OFF, DSW13-6: ON
5	P31_5_HEADER_BSC_DACK (HSPI_IO7)	P31_5*2	J23	DSW5-7: OFF
6	P31_4_HEADER_BSC_DREQ (HSPI_IO6)	P31_4*2	J21	DSW5-7: OFF
7	P31_3_HEADER (HSPI_IO5)	P31_3*2	J22	DSW2-3: OFF
8	P31_2_HEADER (HSPI_IO4)	P31_2*2	J24	DSW5-7: OFF
9	P27_5_HEADER (HSPI_IO3)	P27_5*1	C23	DSW9-3: OFF, DSW9-4: ON
10	P27_4_HEADER (HSPI_IO2)	P27_4*1	D23	DSW9-1: OFF, DSW9-2: ON
11	P27_3_HEADER (HSPI_IO1)	P27_3*2	A23	DSW2-3: OFF
12	P27_2_HEADER_IRQ3 (HSPI_IO0)	P27_2*2	B24	DSW2-3: OFF
13	P14_4_HEADER_BSC_DACK_LCDC_DATG4 _MBX_HINT# (MBX_HINT#)	P14_4	В9	-
14	p3v3	_	-	-

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

<sup>\*2:</sup> バススイッチ IC を経由して接続されています。



🔲 :初期設定

■ :初期設定から変更

図 7-31 シリアルホストインタフェース使用時のスイッチ設定

# 7.21 ピンヘッダ

本ボードは、表 7-35 に示す 2.54 mmピッチのピンヘッダを搭載しています。それぞれのピンヘッダの信号接続を表 7-36~表 7-50 に、使用時のスイッチ設定を図 7-32~図 7-38 に示します。

表 7-35 ピンヘッダ一覧

機能	リファレンス	端子数	概要
ENCIF インタフェース	CN44	30 (15 x 2)	ENCIF0(unit0, unit1, unit4 用)
	CN51	30 (15 x 2)	ENCIF1 (unit9 – unit11 用)
	CN53	22 (11 x 2)	ENCIF2(unit14 用)
DSMIF インタフェース	CN45	30 (15 x 2)	DSMIF0 (unit0, unit1 用)
	CN46	30 (15 x 2)	DSMIF1(unit3 – unit5 用)
GPT インタフェース	CN49	36 (18 x 2)	GPT0(unit0 – unit2 用)
	CN52	36 (18 x 2)	GPT1(unit3 – unit5 用)
ETHSW 信号モニタ	CN48	10 (5 x 2)	PTPOUT, TDMAOUT 信号モニタ用
GMAC 信号モニタ	CN47	10 (5 x 2)	PTPTRG 信号モニタ用
バスインタフェース	CN42	40 (20 x 2)	アドレス線他
	CN43	40 (320x 2)	データ線他
ADC	CN3	10 (5 x 2)	ADC0 用
	CN4	10 (5 x 2)	ADC1 用
	CN5	16 (8 x 2)	ADC2_1 用
	CN6	16 (8 x 2)	ADC2_2 用

### 表 7-36 ENCIF0 (CN44)の信号接続

Pose			コンフィグレーシ			
The color of the	ピン	機能名	信号名	MPU ポート ピン		
ENCIFCK01	1	GROUND	GROUND			- 1 7 / J 四 M R A C
BNCIFCK00				P02 0*1	AA12	DSW2-6: OFF
5         ENCIFOE00         P14_3 HEADER_BSC_DREQ_LCDC_DATG3 _ PMOD1_IRQ6_MikroBUS_TX         P14_3*2 DSW18-5: OFF, DSW18-5: OFF, DSW18-5: OFF, DSW18-6: ON DSW18-6: ON DSW18-6: ON DSW18-6: ON DSW18-6: ON DSW13-1: OFF, DSW13-1: OFF, DSW13-2: ON DSW13-1: OFF, DSW13-2: ON MBX_HINT#           6         ENCIFD000         P14_4_HEADER_BSC_DACK_LCDC_DATG4			P14_2_HEADER_BSC_BS#_LCDC_DATG2_M	_		-
5         ENCIFOE00         P14_3 HEADER_BSC_DREQ_LCDC_DATG3 _ PMOD1_IRQ6_MikroBUS_TX         P14_3*2 DSW18-5: OFF, DSW18-5: OFF, DSW18-5: OFF, DSW18-6: ON DSW18-6: ON DSW18-6: ON DSW18-6: ON DSW18-6: ON DSW18-6: ON DSW13-1: OFF, DSW13-1: OFF, DSW13-2: ON DSW13-1: OFF, DSW13-2: ON DSW13-3: OFF, DSW13-3: O	4	ENCIFOE01	P02 1 V1833 5 HEADER	P02 1*1	AA10	DSW2-6: OFF
ENCIFDOOI   F20_1_HEADER_BSO_CSS#   F20_1   E22   DSW13-2: ON	5	ENCIFOE00		P14_3*2	C10	<u>DSW18-5</u> : OFF,
Section   Max Hint#   P14_4   B9   -	6	ENCIFDO01	P26_7_HEADER_BSC_CS3#	P26_7*3	E22	
S	7	ENCIFDO00		P14_4	В9	-
10	8	ENCIFDI01	P27_0_HEADER_BSC_CS5#	P27_0*3	D22	
11         ENCIFCK02         NC         -         -         -         -           12         ENCIFCK03         NC         -         -         -         -           13         ENCIFOE02         NC         -         -         -         -         -           14         ENCIFOE03         NC         -	9	ENCIFDI00	P14 5 HEADER BSC TEND LCDC DATG5	P14 5	D9	-
12	10	GROUND	GROUND	-	-	-
12	11	ENCIFCK02	NC	-	-	-
14         ENCIFOE03         NC         - <td< td=""><td>12</td><td>ENCIFCK03</td><td>NC</td><td>-</td><td>-</td><td>-</td></td<>	12	ENCIFCK03	NC	-	-	-
15         ENCIFD002         NC         - <td< td=""><td>13</td><td>ENCIFOE02</td><td>NC</td><td>-</td><td>-</td><td>-</td></td<>	13	ENCIFOE02	NC	-	-	-
15         ENCIFD002         NC         - <td< td=""><td>14</td><td>ENCIFOE03</td><td>NC</td><td>-</td><td>-</td><td>-</td></td<>	14	ENCIFOE03	NC	-	-	-
17         ENCIFDI02         NC         - <td< td=""><td>15</td><td></td><td>NC</td><td>-</td><td>_</td><td>-</td></td<>	15		NC	-	_	-
18         ENCIFDI03         NC         - <td< td=""><td>16</td><td>ENCIFDO03</td><td>NC</td><td>-</td><td>-</td><td>-</td></td<>	16	ENCIFDO03	NC	-	-	-
19         GROUND         GROUND         - <t< td=""><td>17</td><td>ENCIFDI02</td><td>NC</td><td>-</td><td>-</td><td>-</td></t<>	17	ENCIFDI02	NC	-	-	-
20         ENCIFCK05         NC         -         -         -         -           21         ENCIFCK04         P10_2 HEADER_BSC_CS0#_LCDC_DATR2_PCIEx1_IRQ1_WAKE         P10_2         B3         -           22         ENCIFOE05         NC         -         -         -           23         ENCIFOE04         P10_3 HEADER_BSC_RD#_LCDC_DATR3         P10_3         C3         -           24         ENCIFD005         NC         -         -         -           25         ENCIFD004         P10_4 HEADER_BSC_A1_LCDC_DATR4         P10_4         C5         -           26         ENCIFD105         NC         -         -         -           27         ENCIFD104         P10_5 HEADER_BSC_A2_LCDC_DATR5         P10_5         B4         -           28         GROUND         GROUND         -         -         -         -           29         p5v0         p5v0         -         -         -         -         -	18	ENCIFDI03	NC	-	-	-
21         ENCIFCK04         P10_2_HEADER_BSC_CS0#_LCDC_DATR2_PCIEx1_IRQ1_WAKE         P10_2         B3         -           22         ENCIFOE05         NC           -         -           23         ENCIFOE04         P10_3_HEADER_BSC_RD#_LCDC_DATR3         P10_3         C3         -           24         ENCIFD005         NC         -         -         -           25         ENCIFD004         P10_4 HEADER_BSC_A1_LCDC_DATR4         P10_4         C5         -           26         ENCIFD105         NC         -         -         -           27         ENCIFD104         P10_5 HEADER_BSC_A2_LCDC_DATR5         P10_5         B4         -           28         GROUND         GROUND         -         -         -         -           29         p5v0         p5v0         -         -         -         -         -	19	GROUND	GROUND	-	-	-
Process   Proc	20	ENCIFCK05	NC	-	-	-
23       ENCIFOE04       P10 3 HEADER BSC RD# LCDC DATR3       P10 3       C3       -         24       ENCIFD005       NC       -       -       -       -         25       ENCIFD004       P10 4 HEADER BSC A1 LCDC DATR4       P10 4       C5       -         26       ENCIFD105       NC       -       -       -       -         27       ENCIFD104       P10 5 HEADER BSC A2 LCDC DATR5       P10 5       B4       -         28       GROUND       GROUND       -       -       -         29       p5v0       p5v0       -       -       -	21	ENCIFCK04		P10_2	В3	-
24       ENCIFD005       NC       -       -       -       -         25       ENCIFD004       P10 4 HEADER BSC A1 LCDC DATR4       P10 4 C5       -         26       ENCIFD105       NC       -       -       -         27       ENCIFD104       P10 5 HEADER BSC A2 LCDC DATR5       P10 5 B4       -         28       GROUND       GROUND       -       -       -         29       p5v0       p5v0       -       -       -       -	22	ENCIFOE05	NC		-	-
25         ENCIFD004         P10_4 HEADER BSC_A1_LCDC_DATR4         P10_4         C5         -           26         ENCIFDI05         NC         -         -         -         -         -           27         ENCIFDI04         P10_5 HEADER_BSC_A2_LCDC_DATR5         P10_5         B4         -           28         GROUND         GROUND         -         -         -           29         p5v0         p5v0         -         -         -	23	ENCIFOE04	P10_3_HEADER_BSC_RD#_LCDC_DATR3	P10_3	C3	-
25         ENCIFD004         P10 4 HEADER BSC A1 LCDC DATR4         P10 4         C5         -           26         ENCIFDI05         NC         -         -         -         -         -           27         ENCIFDI04         P10 5 HEADER BSC A2 LCDC DATR5         P10 5         B4         -           28         GROUND         GROUND         -         -         -           29         p5v0         p5v0         -         -         -		ENCIFDO05	NC	-	-	-
26         ENCIFDI05         NC         -         -         -         -           27         ENCIFDI04         P10_5_HEADER_BSC_A2_LCDC_DATR5         P10_5         B4         -           28         GROUND         GROUND         -         -         -           29         p5v0         p5v0         -         -         -	25			P10 4	C5	-
27         ENCIFDI04         P10_5 HEADER_BSC_A2_LCDC_DATR5         P10_5         B4         -           28         GROUND         -         -         -         -           29         p5v0         p5v0         -         -         -         -	26			-	-	-
28         GROUND         -         -         -         -           29         p5v0         -         -         -         -			P10_5_HEADER_BSC_A2 LCDC DATR5	P10 5	B4	-
29 p5v0 p5v0	28	GROUND		-	-	-
30 p3v3		p5v0	p5v0	-	-	-
	30	p3v3	p3v3	-	-	-

<sup>\*1:</sup> バススイッチ IC を経由して接続されています。

 $<sup>^{*2}</sup>$ : バススイッチ IC およびディップスイッチを経由して接続されています。

<sup>\*3:</sup>ディップスイッチを経由して接続されています。

### 表 7-37 ENCIF1 (CN51)の信号接続

	140.64.6	信号名	MPU		コンフィグレーシ
ピン	機能名		ポート	ピン	ョン用回路設定
1	GROUND	GROUND	-	-	-
2	ENCIFCK07	NC	-	-	-
3	ENCIFCK06	NC	-	-	-
4	ENCIFOE07	NC	-	-	-
5	ENCIFOE06	NC	-	-	-
6	ENCIFDO07	NC	-	-	-
7	ENCIFDO06	NC	-	-	-
8	ENCIFDI07	NC	-	-	-
9	ENCIFDI06	NC	-	-	-
10	GROUND	GROUND	-	-	-
11	ENCIFCK08	NC	-	-	-
12	ENCIFCK09	P29_1_VDD1833_2_HEADER	P29_1*1	E23	DSW5-7: OFF
13	ENCIFOE08	NC	-	-	-
14	ENCIFOE09	P29_2_VDD1833_2_HEADER	P29_2*1	H20	DSW5-7: OFF
15	ENCIFDO08	NC	-	-	-
16	ENCIFDO09	P29_3_VDD1833_2_HEADER	P29_3*1	G22	DSW5-7: OFF
17	ENCIFDI08	NC	-	-	-
18	ENCIFDI09	P29_4_VDD1833_2_HEADER	P29_4*1	F22	DSW5-7: OFF
19	GROUND	GROUND	-	-	-
20	ENCIFCK11	P30_1_VDD1833_2_HEADER	P30_1*1	G23	DSW5-7: OFF
21	ENCIFCK10	P29_5_VDD1833_2_HEADER	P29_5*1	G21	DSW5-7: OFF
22	ENCIFOE11	P30_2_VDD1833_2_HEADER	P30 2*1	E24	DSW5-7: OFF
23	ENCIFOE10	P29_6_VDD1833_2_HEADER	P29_6*1	F21	DSW5-7: OFF
24	ENCIFDO11	P30_3_VDD1833_2_HEADER	P30_3*1	H23	DSW5-7: OFF
25	ENCIFDO10	P29_7_VDD1833_2_HEADER	P29_7*1	H22	DSW5-7: OFF
26	ENCIFDI11	P30_4_VDD1833_2_HEADER	P30_4*1	D24	DSW5-7: OFF
27	ENCIFDI10	P30_0_VDD1833_2_HEADER	P30_0*1	F20	DSW5-7: OFF
28	GROUND	GROUND	-	-	-
29	p5v0	p5v0	-	-	-
30	p3v3	p3v3	-	-	-

## 表 7-38 ENCIF2 (CN53)の信号接続

1.95	100 Ale 200	<b>5</b> 0 6	MP	U	コンフィグレーシ
ピン	機能名	信号名	ポート	ピン	ョン用回路設定
1	GROUND	GROUND	-	-	-
2	ENCIFCK13	NC	-	-	-
3	ENCIFCK12	NC	-	-	-
4	ENCIFOE13	NC	-	-	-
5	ENCIFOE12	NC	-	-	-
6	ENCIFDO13	NC	-	-	-
7	ENCIFDO12	NC	-	-	-
8	ENCIFDI13	NC	-	-	-
9	ENCIFDI12	NC	-	-	-
10	GROUND	GROUND	-	-	-
11	ENCIFCK14	P27_3_HEADER	P27_3*1	A23	DSW2-3: OFF
12	ENCIFCK15	NC	-	-	-
13	ENCIFOE14	P27_4_HEADER	P27_4*2	D23	<u>DSW9-1</u> : OFF, DSW9-2: ON
14	ENCIFOE15	NC	-	_	-
15	ENCIFDO14	P27_5_HEADER	P27_5*2	C23	DSW9-3: OFF, DSW9-4: ON
16	ENCIFDO15	NC	-	-	-
17	ENCIFDI14	P27_6_HEADER	P27_6*1	C24	DSW2-3: OFF
18	ENCIFDI15	NC	-	_	-
19	NC	NC	-	_	-
20	GROUND	GROUND	-	-	-
21	p5v0	p5v0	-	-	-
22	p3v3	p3v3	-	-	-

<sup>\*1:</sup> バススイッチ IC を経由して接続されています。

<sup>\*2:</sup>ディップスイッチを経由して接続されています。




図 7-32 ENCIF0(CN44)、ENCIF1(CN51)、ENCIF2(CN53)使用時のスイッチ設定

#### 表 7-39 DSMIF0 (CN45)の信号接続

ピン			MP	U	│ コンフィグレーシ │
	機能名	信号名	ポート	ピン	ョン用回路設定
1	p5v0	p5v0	-	-	-
2	p3v3	p3v3	-	•	-
3	MCLK02	P12_4_HEADER_BSC_D20_PMOD2_RXD2	P12_4*1	B8	DSW5-1: OFF, DSW5-2: OFF
4	MDAT02	P12_5_HEADER_BSC_D21_PMOD2_TXD2	P12_5*1	D7	DSW5-1: OFF, DSW5-2: OFF
5	MCLK01	P13_2_HEADER_BSC_D26_PMOD1_MISO3	P13_2*1	F8	DSW5-1: OFF, DSW5-2: OFF
6	MDAT01	P13_3_HEADER_BSC_D27_PMOD1_SSL30	P13_3	F9	-
7	MCLK00	P13_0_HEADER_BSC_D24_PMOD1_RSPCK3	P13_0*1	B7	DSW5-1: OFF, DSW5-2: OFF
	MDAT00	P13_1_HEADER_BSC_D25_PMOD1_MOSI3	P13_1*1	C6	DSW5-1: OFF, DSW5-2: OFF
	GROUND	GROUND	-	-	-
10	GROUND	GROUND	-	-	-
11	p5v0	p5v0	-	-	-
12	p3v3	p3v3	-	-	-
13	MCLK12	P18_6_HEADER_BSC_A14_LCDC_DATB7	P18_6	C13	-
14	MDAT12	P18_7_PSW_IRQ4_HEADER_BSC_A15_ETHS W_PTPOUT3	P18_7	F13	-
15	MCLK11	P18_4_HEADER_BSC_A12_LCDC_DATB5	P18_4	B13	-
16	MDAT11	P18 5 HEADER BSC A13 LCDC DATB6	P18 5	A12	-
17	MCLK10	P18 2 HEADER BSC A10 LCDC DATB3 SEI	P18 2	C12	-
18	MDAT10	P18 3 HEADER BSC A11 LCDC DATB4	P18 3	A13	-
19	GROUND	GROUND	-	-	-
20	GROUND	GROUND	-	-	-
21	p5v0	p5v0	-	-	-
22	p3v3	p3v3	-	-	-
23	MCLK22	NC	-	-	-
24	MDAT22	NC	-	-	-
25	MCLK21	NC	-	-	-
26	MDAT21	NC	-	-	-
27	MCLK20	NC	-	-	-
	MDAT20	NC	-	-	-
	GROUND	GROUND	-	-	-
30	GROUND	GROUND	-	-	-

<sup>\*1:</sup> イネーブル付きレベルシフタ IC を経由して接続されています。

## 表 7-40 DSMIF1 (CN46)の信号接続

ピン	1414 ALC 27	E = 2	MP	U	コンフィグレーシ
ヒン	機能名	信号名	ポート	ピン	ョン用回路設定
1	p5v0	p5v0	-	-	-
2	p3v3	p3v3	-	•	-
3	MCLK32	P31_5_HEADER_BSC_DACK	P31_5*1	J23	DSW5-7: OFF
4	MDAT32	P31_6_HEADER_BSC_TEND	P31_6*2	J20	DSW18-7: OFF, DSW18-8: ON
5	MCLK31	P31_3_HEADER	P31_3*1	J22	DSW2-3: OFF
6	MDAT31	P31_4_HEADER_BSC_DREQ	P31_4*1	J21	DSW5-7: OFF
7	MCLK30	P30 7 VDD1833 2 HEADER	P30 7*1	F24	DSW5-7: OFF
8	MDAT30	P31 2 HEADER	P31 2*1	J24	DSW5-7: OFF
9	GROUND	GROUND	-	-	-
10	GROUND	GROUND	-	-	-
11	p5v0	p5v0	-	-	-
12	p3v3	p3v3	-	•	-
13	MCLK42	P14_0_HEADER_BSC_A0_RS485_DE3_LCDC_ IRQ5	P14_0	A8	-
14	MDAT42	P14_1_HEADER_BSC_RD/WR#_LCDC_DATG1	P14_1	C9	-
15	MCLK41	P13_6_HEADER_BSC_D30_PMOD2_GPIO1	P13_6	E6	-
16	MDAT41	P13_7_HEADER_BSC_D31	P13_7*2	A7	DSW13-7: ON, DSW13-8: OFF
17	MCLK40	P13_4_HEADER_BSC_D28	P13_4*3	A6	DSW2-4: ON
18	MDAT40	P13_5_HEADER_BSC_D29_RS485_TXD3	P13_5	C7	-
19	GROUND	GROUND	-	•	-
20	GROUND	GROUND	-	-	-
21	p5v0	p5v0	-	-	-
22	p3v3	p3v3	-	•	-
23	MCLK52	P33_6_VDD1833_3_HEADER_BSC_A20	P33_6*1	M21	DSW5-8: OFF
24	MDAT52	P33_7_VDD1833_3_HEADER_BSC_A21_Mikro BUS_SCK	P33_7*1	L23	DSW5-8: OFF
25	MCLK51	P33_4_VDD1833_3_HEADER_BSC_A18_PCIE_ RSTOUT1B	P33_4*4	N20	DSW5-8: OFF, <u>DSW9-7</u> : OFF, DSW9-8: ON
26	MDAT51	P33_5_VDD1833_3_HEADER_BSC_A19	P33_5*1	N21	DSW5-8: OFF
27	MCLK50	P33_2_VDD1833_3_HEADER_BSC_A16	P33_2*1	L20	DSW5-8: OFF
28	MDAT50	P33_3_VDD1833_3_HEADER_BSC_A17_PCIE_ RSTOUT0B	P33_3*4	M20	DSW5-8: OFF, DSW9-5: OFF, DSW9-6: ON
29	GROUND	GROUND	-	-	-
30	GROUND	GROUND	-	-	-

<sup>\*1:</sup>バススイッチ IC を経由して接続されています。

<sup>\*2:</sup> ディップスイッチを経由して接続されています。

<sup>\*3:</sup> レベルシフタ IC を経由して接続されています。
\*4: バススイッチ IC およびディップスイッチを経由して接続されています。




図 7-33 DSMIF0(CN45)、DSMIF1(CN46)使用時のスイッチ設定

表 7-41 GPT0 (CN49)の信号接続

	衣 7-41 GP10 (CN49)の信号接続 MPU コンフィ				
ピン	機能名	信号名	ポート	ピン	」コンフィグレーシ ョン用回路設定
1	GROUND	GROUND			-
2	GROUND	GROUND	-	-	-
3	GTIOC00_0A	P00_0_HEADER_BSC_D0	P00_0*1	AB13	DSW5-8: OFF, DSW2-5: OFF
4	GTIOC00 0B	P00_1_HEADER_BSC_D1	P00 1*1	AA13	DSW5-8: OFF,
5	GTIOC00_1A	P00_2_HEADER_BSC_D2	P00_2*1	W12	DSW2-5: OFF DSW5-8: OFF, DSW2-5: OFF
6	GTIOC00_1B	P00_3_HEADER_BSC_D3	P00_3*2	AD13	DSW12-1: ON, DSW12-2: OFF
7	GTIOC00 2A	P00 4 PSW IRQ3 HEADER BSC D4	P00 4	AC13	-
8	GTIOC00 2B	P01 0 V1833 5 HEADER	P01 0*1	W11	DSW2-6: OFF
9	GTIOC00 3A	NC	-	-	-
10	GTIOC00 3B	NC	-	-	-
11	GTIOC00 4A	NC	-	-	-
12	GTIOC00 4B	NC	-	-	-
13	GROUND	GROUND	_	-	-
14	GROUND	GROUND	_	-	-
15	GTIOC01 0A	P01 2 V1833 5 HEADER	P01 2*1	Y12	DSW2-6: OFF
16	GTIOC01 0B	P01 3 V1833 5 HEADER	P01 3	AC12	-
17	GTIOC01 1A	P01 4 V1833 5 HEADER	P01 4*1	AD12	DSW2-6: OFF
18	GTIOC01 1B	P01 5 V1833 5 HEADER	P01 5*1	AC11	DSW2-6: OFF
19	GTIOC01 2A	P01 6 V1833 5 HEADER	P01 6*1	AD11	DSW2-6: OFF
20	GTIOC01 2B	P01 7 V1833 5 HEADER	P01 7*1	AB12	DSW2-6: OFF
21	GTIOC01 3A	NC			_
22	GTIOC01 3B	NC	-	_	-
23	GTIOC01 4A	NC	_	_	-
24	GTIOC01 4B	NC	_	_	-
25	GROUND	GROUND	_	-	-
26	GROUND	GROUND	-	-	-
27	GTIOC02_0A	P02_5_HEADER_BSC_D5	P02_5*2	AD10	<u>DSW17-7</u> : ON, DSW17-8: OFF
28	GTIOC02_0B	P02_6_HEADER_BSC_D6	P02_6*2	AB10	DSW17-5: ON, DSW17-6: OFF
29	GTIOC02_1A	P02_7_HEADER_BSC_D7	P02_7*2	AC9	DSW17-3: ON, DSW17-4: OFF
30	GTIOC02_1B	P03_0_HEADER_BSC_D8	P03_0*2	AD9	DSW17-1: ON, DSW17-2: OFF
31	GTIOC02_2A	P03_1_HEADER_BSC_D9	P03_1*2	Y9	DSW12-7: ON, DSW12-8: OFF
32	GTIOC02_2B	P03_2_HEADER_BSC_D10	P03_2*2	AB9	DSW12-5: ON, DSW12-6: OFF
33	GTIOC02 3A	NC	-	-	-
34	GTIOC02_6/K	NC NC	_	-	-
35	GTIOC02 4A	NC	-	-	-
36	GTIOC02 4B	NC	-	-	-

<sup>\*1:</sup>バススイッチ IC を経由して接続されています。

<sup>\*2:</sup>ディップスイッチを経由して接続されています。

## 表 7-42 GPT1 (CN52)の信号接続

	次 7-42 GF11 (CN32)の信号技術			U	コンフィグレ	
ピン	機能名	信号名	ポート	ピン	ーション用回 路設定	
1	GROUND	GROUND	-	-	-	
2	GROUND	GROUND	-	-	-	
3	GTIOC03_0A	P34_0_VDD1833_3_HEADER_BSC_A22_MikroB US_MOSI	P34_0*1	L20	DSW5-8: OFF	
4	GTIOC03_0B	P34_1_VDD1833_3_HEADER_BSC_A23_MikroB US_MISO	P34_1*1	K20	DSW5-8: OFF	
5	GTIOC03_1A	P34_2_VDD1833_3_HEADER_BSC_A24_MikroB US_CS	P34_2*1	K22	DSW5-8: OFF	
6	GTIOC03_1B	P34_3_VDD1833_3_HEADER_BSC_A25	P34_3*1	L21	DSW5-8: OFF	
7	GTIOC03 2A	P34 4 VDD1833 3 HEADER BSC CS2#	P34 4*1	K23	DSW5-8: OFF	
8	GTIOC03 2B	P34 5 VDD1833 3 HEADER BSC CS3#	P34 5*1	K21	DSW5-8: OFF	
9	GTIOC03 3A	NC	-	-	-	
10	GTIOC03 3B	NC	_	_	_	
11	GTIOC03 4A	NC	_	_	_	
12	GTIOC03 4B	NC	_	_	-	
13	GROUND	GROUND	_	-	-	
14	GROUND	GROUND	_	_	-	
15	GTIOC04 0A	P09_4_HEADER_BSC_D13_LCDC_CLK	P09 4	A2	-	
16	GTIOC04 0B	P09 5 HEADER BSC D14 LCDC HSYNC	P09 5	B1	-	
17	GTIOC04_1A	P09_6_HEADER_BSC_D15_LCDC_VSYNC_PMO D1_RST	P09_6	C1	-	
18	GTIOC04_1B	P09_7_HEADER_BSC_WE0#_LCDC_DE_PMOD 2_RST	P09_7	C4	-	
19	GTIOC04_2A	P10_0_HEADER_BSC_WE1#_LCDC_DATR0_Mik roBUS_RST	P10_0	C2	-	
20	GTIOC04_2B	P10_1_HEADER_BSC_WAIT#_LCDC_DATR1_Mi kroBUS_PWM	P10_1	B2	-	
21	GTIOC04 3A	NC	-	-	-	
22	GTIOC04 3B	NC	-	-	-	
23	GTIOC04 4A	NC	_	-	-	
24	GTIOC04 4B	NC	-	-	-	
25	GROUND	GROUND	-	-	-	
26	GROUND	GROUND	-	-	-	
27	GTIOC05_0A	P10_6_HEADER_BSC_A3_LCDC_DATR6_PCIEx 1_PRSNT_IRQ0_CLKREQ	P10_6	А3	-	
28	GTIOC05_0B	P10_7_HEADER_BSC_A4_LCDC_DATR7_PCIx4 PRSNT_IRQ9_CLKREQ	P10_7	A4	-	
29	GTIOC05_1A	P12_0_HEADER_BSC_D16	P12_0*2	C8	DSW5-1: OFF, DSW5-2: OFF	
30	GTIOC05_1B	P12_1_HEADER_BSC_D17	P12_1*2	E7	DSW5-1: OFF, DSW5-2: OFF	
31	GTIOC05_2A	P12_2_HEADER_BSC_D18_PMOD1_GPIO1	P12_2*2	E8	DSW5-1: OFF, DSW5-2: OFF	
32	GTIOC05_2B	P12_3_HEADER_BSC_D19_PMOD1_GPIO2	P12_3*2	F8	DSW5-1: OFF, DSW5-2: OFF	
33	GTIOC05 3A	NC	_	-	-	
34	GTIOC05_3B	NC	_	-	-	
35	GTIOC05 4A	NC	_	-	-	
36	GTIOC05 4B	NC	_	-	-	

<sup>\*1:</sup> バススイッチ IC を経由して接続されています。

<sup>\*2:</sup> イネーブル付レベルシフタ IC を経由して接続されています。




図 7-34 GPT0(CN49)、GPT1(CN52)使用時のスイッチ設定

#### 表 7-43 ETHSW (CN48)の信号接続

		表 7 40 E 111000 (G1440)の日の	MP	U	コンフィグレーシ
ピン	機能名	信号名	ポート	ピン	ョン用回路設定
1	ETHSW_PTPOUT0	P17_6_HEADER_BSC_WE2#_LCDC _DATG7_ETHSW_PTPOUT0	P17_6	D12	-
2	GROUND	GROUND	-	1	-
3	ETHSW_PTPOUT1	P17_7_HEADER_BSC_WE3#/AH#_L CDC_DATB0_ETHSW_PTPOUT1	P17_7	E12	-
4	ETHSW_TDMAOUT0	P31_6_HEADER_BSC_TEND	P31_6*1	J20	DSW18-7: OFF, DSW18-8: ON
5	ETHSW_PTPOUT2	P14_0_HEADER_BSC_A0_RS485_D E3_LCDC_IRQ5	P14_0	A8	-
6	ETHSW_TDMAOUT1	P31_3_HEADER	P31_3*2	J22	DSW2-3: OFF
7	ETHSW_PTPOUT3	P18_7_PSW_IRQ4_HEADER_BSC_A 15_ETHSW_PTPOUT3	P18_7	F13	-
8	ETHSW_TDMAOUT2	P22_7_HEADER	P22_7*1	D18	DSW18-1: OFF, DSW18-2: ON
9	GROUND	GROUND		-	-
10	ETHSW_TDMAOUT3	P23_0_HEADER_MikroBUS_IRQ10	P23_0*1	F17	DSW18-3: OFF, DSW18-4: ON

<sup>\*1:</sup> ディップスイッチを経由して接続されています。

<sup>\*2:</sup> バススイッチ IC を経由して接続されています。




図 7-35 ETHSW(CN48)使用時のスイッチ設定

#### 表 7-44 GMAC (CN47)の信号接続

1.9 \$	188 falo #7	E-0.4	MP	Ū	コンフィグレーシ
ピン	機能名	信号名	ポート	ピン	ョン用回路設定
1	GMAC0_PTPTRG0	P22_5_GMAC0_PTPTRG0	P22_5*1	B18	DSW15-3: ON, DSW15-4: OFF
2	GMAC0_PTPTRG1	P22_6_GMAC0_PTPTRG1_PMOD2_I RQ8	P22_6*1	C18	DSW15-1: ON, DSW15-2: OFF
3	GMAC1_PTPTRG0	P27_2_HEADER	P27_2*2	B24	DSW2-3: OFF
4	GMAC1_PTPTRG1	P27_3_HEADER	P27_3*2	A23	DSW2-3: OFF
5	GMAC2_PTPTRG0	P31_6_HEADER_BSC_TEND	P31_6*1	J20	<u>DSW18-7</u> : OFF, DSW18-8: ON
6	GMAC2_PTPTRG1	NC	-	-	-
7	-	NC	-	-	-
8	-	NC	-	-	-
9	-	NC	-	-	-
10	-	NC	-	-	-

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

<sup>\*2:</sup> バススイッチ IC を経由して接続されています。




図 7-36 GMAC(CN47)使用時のスイッチ設定

表 7-45 BSC1 (CN42)の信号接続

	表 7-45 BSC1 (CN42)の信号接続 MPU			コンフィグレーション用回路設		
ピン	信号名	ポート	ピン	」 コンノイグレーション州回路設定		
1	P14_0_HEADER_BSC_A0_RS485_DE3_LCDC_IR Q5	P14_0	A8	-		
2	p3v3	-	-	-		
3	P10_4_HEADER_BSC_A1_LCDC_DATR4	P10_4	C5	-		
4	P33_2_VDD1833_3_HEADER_BSC_A16	P33_2*1	L20	DSW5-8: OFF		
5	P10_5_HEADER_BSC_A2_LCDC_DATR5	P10_5	B4	-		
6	P33_3_VDD1833_3_HEADER_BSC_A17_PCIE_RS TOUT0B	P33_3*2	M20	DSW5-8: OFF, <u>DSW9-5</u> : OFF, DSW9-6: ON		
7	P10_6_HEADER_BSC_A3_LCDC_DATR6_PCIEx1_ PRSNT_IRQ0_CLKREQ	P10_6	A3	-		
8	P33_4_VDD1833_3_HEADER_BSC_A18_PCIE_RS TOUT1B	P33_4*2	N20	DSW5-8: OFF, DSW9-7: OFF, DSW9-8: ON		
9	P10_7_HEADER_BSC_A4_LCDC_DATR7_PCIx4_P RSNT_IRQ9_CLKREQ	P10_7	A4	-		
10	P33_5_VDD1833_3_HEADER_BSC_A19	P33_5*1	N21	DSW5-8: OFF		
11	GROUND	-	-	-		
12	P33_6_VDD1833_3_HEADER_BSC_A20	P33_6*1	M21	DSW5-8: OFF		
13	P11_0_HEADER_BSC_A5_LCDC_DATG0	P11_0*3	A5	DSW12-3: ON, DSW12-4: OFF		
14	P33_7_VDD1833_3_HEADER_BSC_A21_MikroBU S_SCK	P33_7*1	L23	DSW5-8: OFF		
15	P17_4_HEADER_BSC_A6	P17_4*1	E13	DSW5-3: OFF		
16	P34_0_VDD1833_3_HEADER_BSC_A22_MikroBU S_MOSI	P34_0*1	L22	DSW5-8: OFF		
17	P17_5_HEADER_BSC_A7	P17_5	F11	-		
18	P34_1_VDD1833_3_HEADER_BSC_A23_MikroBU S_MISO	P34_1*1	K20	DSW5-8: OFF		
19	P18_0_HEADER_BSC_A8_LCDC_DATB1_XSPI1_I RQ7	P18_0	F12	-		
20	D27 0 D24 6 D00 005#	P27_0*3	D22	DSW13-3: OFF, DSW13-4: ON, DSW21-6:ON, DSW21-7: OFF		
20	P27_0_P34_6_BSC_CS5#	P34_6*2	K24	DSW5-8: OFF, <b>DSW21-6: OFF</b> , <b>DSW21-7: ON</b>		
21	P18_1_HEADER_BSC_A9_LCDC_DATB2	P18_1*3	B12	DSW18-9: OFF, DSW18-10: ON		
22	P34_2_VDD1833_3_HEADER_BSC_A24_MikroBU S CS	P34_2*1	K22	DSW5-8: OFF		
23	P18 2 HEADER BSC A10 LCDC DATB3 SEI	P18_2	C12	-		
24	P34_3_VDD1833_3_HEADER_BSC_A25	P34_3*1	L21	DSW5-8: OFF		
25	P18_3_HEADER_BSC_A11_LCDC_DATB4	P18_3	A13	-		
		P14_4*3	B9	DSW20-3: ON, DSW20-4: OFF		
26	P14_4_P31_5_BSC_DACK	P31_5*2	J23	DSW5-7: OFF, <u>DSW20-3</u> : OFF, DSW20-4: ON		
27	P18_4_HEADER_BSC_A12_LCDC_DATB5	P18_4	B13	-		
28	P14_3_P31_4_BSC_DREQ	P14_3*2	C10	DSW5-3: OFF, DSW18-5: OFF, DSW18-6: ON, <b>DSW20-1: ON, DSW20-2: OFF</b>		
		P31_4*2	J21	DSW5-7: OFF, DSW20-1: OFF, DSW20-2: ON		
29	GROUND	-	-	-		
30	P14_2_HEADER_BSC_BS#_LCDC_DATG2_MikroB US_RX	P14_2	E9	-		
31	P18_5_HEADER_BSC_A13_LCDC_DATB6	P18_5	A12	-		
32	P10_2_HEADER_BSC_CS0#_LCDC_DATR2_PCIE x1_IRQ1_WAKE	P10_2	В3	-		
33	P18_6_HEADER_BSC_A14_LCDC_DATB7	P18_6	C13	-		
34	P26_6_P34_4_BSC_CS2#	P26_6*3	C22	DSW21-1: OFF, DSW21-2: ON, DSW21-3: OFF		

		P34_4*2	K23	DSW5-8: OFF, DSW21-1: ON, DSW21-2: OFF, DSW21-3: ON
35	P18_7_PSW_IRQ4_HEADER_BSC_A15_ETHSW_ PTPOUT3	P18_7	F13	-
50 500 7 504 5 5	D26 7 D24 5 DSC CS2#	P26_7*3	E22	DSW13-1: OFF, DSW13-2: ON, DSW21-4: ON, DSW21-5: OFF
36	P26_7_P34_5_BSC_CS3#	P34_5*2	K21	DSW5-8: OFF, <b>DSW21-4: OFF</b> , <b>DSW21-5: ON</b>
37	NC	-	-	-
38	P14_1_HEADER_BSC_RD/WR#_LCDC_DATG1	P14_1	C9	-
39	P10_3_HEADER_BSC_RD#_LCDC_DATR3	P10_3	C3	-
		P14_5*3	D9	DSW20-5: ON, DSW20-6: OFF
40	P14_5_P31_6_BSC_TEND	P31_6*3	J20	DSW18-7: OFF, DSW18-8: ON, DSW20-5: OFF, DSW20-6: ON

<sup>\*1:</sup> バススイッチ IC を経由して接続されています。

<sup>\*2:</sup>バススイッチ IC およびディップスイッチを経由して接続されています。

<sup>\*3:</sup>ディップスイッチを経由して接続されています。

#### 表 7-46 BSC2 (CN43)の信号接続

	衣 /-46 BSC2 (CN4	コンコングレーション田園吹		
ピン	信号名	MP ポート	ピン	」 コンフィグレーション用回路 設定
1	P00 0 HEADER BSC D0	P00_0*1	AB13	DSW5-8: OFF, DSW2-5: OFF
2	P08 6 HEADER BSC CKIO	P08 6*2	AD2	DSW5-3: OFF
3	P00 1 HEADER BSC D1	P00 1*1	AA13	DSW5-8: OFF, DSW2-5: OFF
4	P12 2 HEADER BSC D18 PMOD1 GPIO1	P12 2*3	E8	DSW5-1: OFF, DSW5-2: OFF
5	P00 2 HEADER BSC D2	P00_2*1	W12	DSW5-8: OFF, DSW2-5: OFF
6	P12 3 HEADER BSC D19 PMOD1 GPIO2	P12 3*3	F7	DSW5-1: OFF, DSW5-2: OFF
7	P00 3 HEADER BSC D3	P00 3*4	AD13	DSW12-1: ON, DSW12-2: OFF
8	P12 4 HEADER BSC D20 PMOD2 RXD2	P12 4*3	B8	DSW5-1: OFF, DSW5-2: OFF
9	P00 4 PSW IRQ3 HEADER BSC D4	P00 4	AC13	-
10	P12_5_HEADER_BSC_D21_PMOD2_TXD2	P12_5*3	D7	DSW5-1: OFF, DSW5-2: OFF
11	GROUND	-	•	-
12	P12_6_HEADER_BSC_D22_PMOD2_RTS2#	P12_6*3	D6	DSW5-1: OFF, DSW5-2: OFF
13	P02_5_HEADER_BSC_D5	P02_5*4	AD10	DSW17-7: ON, DSW17-8: OFF
14	P12_7_HEADER_BSC_D23_PMOD2_CTS2#_PCIx 4_IRQ2_WAKE	P12_7*3	В6	DSW5-1: OFF, DSW5-2: OFF
15	P02_6_HEADER_BSC_D6	P02_6*4	AB10	DSW17-5: ON, DSW17-6: OFF
16	P13_0_HEADER_BSC_D24_PMOD1_RSPCK3	P13_0*3	В7	DSW5-1: OFF, DSW5-2: OFF
17	P02_7_HEADER_BSC_D7	P02_7*4	AC9	DSW17-3: ON, DSW17-4: OFF
18	P13_1_HEADER_BSC_D25_PMOD1_MOSI3	P13_1*3	C6	DSW5-1: OFF, DSW5-2: OFF
19	P03_0_HEADER_BSC_D8	P03_0*4	AD9	DSW17-1: ON, DSW17-2: OFF
20	P17_6_HEADER_BSC_WE2#_LCDC_DATG7_ETH SW_PTPOUT0	P17_6	D12	-
21	P03_1_HEADER_BSC_D9	P03_1*4	Y9	DSW12-7: ON, DSW12-8: OFF
22	P13_2_HEADER_BSC_D26_PMOD1_MISO3	P13_2*3	F8	DSW5-1: OFF, DSW5-2: OFF
23	P03_2_HEADER_BSC_D10	P03_2*4	AB9	DSW12-5: ON, DSW12-6: OFF
24	P13_3_HEADER_BSC_D27_PMOD1_SSL30	P13_3	F9	-
25	P03_3_HEADER_BSC_D11_XSPI1_IRQ13	P03_3*4	AA9	<u>DSW7-1</u> : OFF, DSW7-2: ON
26	P13_4_HEADER_BSC_D28	P13_4*5	A6	DSW2-4: ON
27	P03_4_HEADER_BSC_D12	P03_4*4	W9	DSW7-3: OFF, DSW7-4: ON
28	P13_5_HEADER_BSC_D29_RS485_TXD3	P13_5	C7	-
29	GROUND	-	-	-
30	P13_6_HEADER_BSC_D30_PMOD2_GPIO1 P09_4_HEADER_BSC_D13_LCDC_CLK	P13_6 P09_4	E6 A2	-
32	P13 7 HEADER BSC D31	P13 7*4	A7	DSW13-7: ON, DSW13-8: OFF
33	P09 5 HEADER BSC D14 LCDC HSYNC	P09_5	B1	-
34	P10_1_HEADER_BSC_WAIT#_LCDC_DATR1_Mikr	P10_1	B2	-
35	oBUS_PWM P09_6_HEADER_BSC_D15_LCDC_VSYNC_PMOD 1 RST	P09_6	C1	-
36	P09_7_HEADER_BSC_WE0#_LCDC_DE_PMOD2_ RST	P09_7	C4	-
37	P12 0 HEADER BSC D16	P12 0*3	C8	DSW5-1: OFF, DSW5-2: OFF
38	P10_0_HEADER_BSC_WE1#_LCDC_DATR0_Mikro BUS_RST	P10_0	C2	-
39	P12_1_HEADER_BSC_D17	P12_1*3	E7	DSW5-1: OFF, DSW5-2: OFF
40	P17_7_HEADER_BSC_WE3#/AH#_LCDC_DATB0_ ETHSW_PTPOUT1	P17_7	E12	-


<sup>\*1:</sup>バススイッチ IC を経由して接続されています。

 $<sup>*^2</sup>$ : バススイッチ IC およびオプションリンクを経由して接続されています。

 $<sup>*^3</sup>$ : イネーブル付レベルシフタ IC を経由して接続されています。

<sup>\*4:</sup>ディップスイッチを経由して接続されています。

<sup>\*5:</sup> レベルシフタ IC を経由して接続されています。



#### 下記の接続設定をした場合の図です。

- P27 0 P34 6 BSC CS5#として P27 0 を使用
- P14\_4\_P31\_5\_BSC\_DACK として P14\_4 を使用
- P14\_3\_P31\_4\_BSC\_DREQ として P14\_3 を使用
- P26\_6\_P34\_4\_BSC\_CS2#として P26\_6 を使用
- P26\_7\_P34\_5\_BSC\_CS3#として P26\_7 を使用
- P14\_5\_P31\_6\_BSC\_TEND として P14\_5 を使用

図 7-37 BSC1(CN42)、BSC2(CN43)使用時のスイッチ設定

#### 表 7-47 ADC0 (CN3)の信号接続

ピン	<b>E D A</b>	MPU		コンフィグレーション用回路
	信号名	ポート	ピン	設定
1	VCC08_AVDD_ADC0	-	1	-
2	AN000_V18ADC0_AD_HEADER	-	R24*1	DSW6-1: ON, DSW6-2: OFF
3	AVSS_ADC0	-	1	-
4	AN001_V18ADC0_AD_HEADER	-	T24	-
5	AVSSIO_ADC0	-	ı	-
6	AN002_V18ADC0_AD_HEADER	-	R23	-
7	VCC18_AVDDIO_ADC0	-	ı	-
8	AN003_V18ADC0_AD_HEADER	-	T23	-
9	VCC18_AVDDREF_ADC0	-	1	-
10	AVSS_ADC0	-	ı	-

<sup>\*1:</sup>ディップスイッチを経由して接続されています。

### 表 7-48 ADC1 (CN4)の信号接続

	\ /** IE \$1240						
ピン	<b>= a b</b>	MPU		コンフィグレーション用回路			
	信号名	ポート	ピン	設定			
1	VCC08_AVDD_ADC1	-	-	-			
2	AN100_V18ADC1_AD_HEADER	-	U23*1	DSW6-3: ON, DSW6-4: OFF			
3	AVSS_ADC1	-	-	-			
4	AN101_V18ADC1_AD_HEADER	-	V24*1	DSW6-5: ON, DSW6-6: OFF			
5	AVSSIO_ADC1	-	-	-			
6	AN102_V18ADC1_AD_HEADER	-	V23*1	DSW6-7: ON, DSW6-8: OFF			
7	VCC18_AVDDIO_ADC1	-	-	-			
8	AN103_V18ADC1_AD_HEADER	-	U24	-			
9	VCC18_AVDDREF_ADC1	-	-	-			
10	AVSS_ADC1	-	-	-			


<sup>\*1:</sup>ディップスイッチを経由して接続されています。

#### 表 7-49 ADC2 1 (CN5)の信号接続

	信号名	MPU		コンフィグレーション用回路
ピン		ポート	ピン	設定
1	AN200_V18ADC2_AD_HEADER	-	AA24	-
2	VCC08_AVDD_ADC2	-	-	-
3	AN201_V18ADC2_AD_HEADER	-	AA23	-
4	AVSS_ADC2	-	-	-
5	AN202_V18ADC2_AD_HEADER	-	Y24	-
6	AVSSIO_ADC2	-	-	-
7	AN203_V18ADC2_AD_HEADER	-	AB22	-
8	VCC18_AVDDIO_ADC2	-	_	-
9	AN204_V18ADC2_AD_HEADER	-	AC23	-
10	VCC18_AVDDREF_ADC2	-	_	-
11	AN205_V18ADC2_AD_HEADER	-	AD22	-
12	AVSS_ADC2	-	_	-
13	AN206_V18ADC2_AD_HEADER	-	W23	-
14	AVSS_ADC2	-	-	-
15	AN207_V18ADC2_AD_HEADER	-	AC24	-
16	AVSS_ADC2	-	-	-

#### 表 7-50 ADC2\_2 (CN6)の信号接続

1.95	信号名	MPU		コンフィグレーション用回路	
ピン		ポート	ピン	設定	
1	AN208_V18ADC2_AD_HEADER	-	Y23	-	
2	VCC08_AVDD_ADC2	-	-	-	
3	AN209_V18ADC2_AD_HEADER	-	Y22	-	
4	AVSS_ADC2	-	-	-	
5	AN210_V18ADC2_AD_HEADER	-	W24	-	
6	AVSSIO_ADC2	-	-	-	
7	AN211_V18ADC2_AD_HEADER	-	AC22	-	
8	VCC18_AVDDIO_ADC2	-	-	-	
9	AN212_V18ADC2_AD_HEADER	-	AB24	-	
10	VCC18_AVDDREF_ADC2	-	-	-	
11	AN213_V18ADC2_AD_HEADER	-	AA22	-	
12	AVSS_ADC2	-	-	-	
13	AN214_V18ADC2_AD_HEADER	-	AD23	-	
14	AVSS_ADC2	-	-	-	
15	AVSS_ADC2	-	-	-	
16	AVSS ADC2	-	-	-	



🔲 :初期設定

■ :初期設定から変更

図 7-38 ADC0(CN3)、ADC1(CN4)使用時のスイッチ設定

## 7.22 テストピン

本ボードは、表 7-51 および図 7-39 に示すテストピンを搭載しています。

表	7-51	テス	トピ	ンー	覧

リファレンス	概要	リファレンス	概要
TP1	EXTCLKIN モニタ用(未実装)	TP16	p1v1 電源モニタ用
TP2	cVBUS 電源モニタ用	TP17	p1v8 電源モニタ用
TP3	P3V3_USB_PD 電源モニタ用	TP18	p3v3 電源モニタ用
TP4	P12V 電源モニタ用	TP19	ETH_VDD10 電源モニタ用
TP5	p5v0s 電源モニタ用	TP20	ETH_VDD25 電源モニタ用
TP6	P31_6_ESC_LEDRUN 信号モニタ用	TP21	GROUND (未実装)
TP7	P18_1_ESC_LEDERR 信号モニタ用	TP22	GROUND (未実装)
TP8	P22_7_ESC_LINKACT0 信号モニタ用	TP23	GROUND (未実装)
TP9	P23_0_ESC_LINKACT1 信号モニタ用	TP24	GROUND (未実装)
TP10	P14_3_ESC_LINKACT2 信号モニタ用	TP25	GROUND (未実装)
TP11	P14_6_USER_LED0 信号モニタ用	TP26	GROUND
TP12	P14_7_USER_LED1 信号モニタ用	TP27	PCIE3V3_x4 電源モニタ用
TP13	P02_7_USER_LED2 信号モニタ用	TP28	PCIE3V3_x1 電源モニタ用
TP14	P03_0_USER_LED3 信号モニタ用	TP29	GROUND (未実装)
TP15	p0v8 電源モニタ用	TP32	15V 電源生成部モニタ用




図 7-39 テストピン配置

## 8. コード開発

#### 8.1 概要

このデバイスのコードをデバッグするには、いくつかの方法があります。

- 本ボードに搭載されている Segger 開発ツール J-Link™ OB を介して本ボードを PC に接続します。
- 各社エミュレータを介して本ボードを PC に接続します。

各エミュレータの詳細については、製造元の Web サイトを参照してください。

#### 8.2 モードサポート

本ボードは、さまざまなブートモードをサポートします。モード設定の変更は **6.3.1 章**に記載されています。マイクロプロセッサの動作モードやレジスタ等の詳細情報については、RZ/T2H および RZ/N2H グループ ユーザーズマニュアル ハードウェア編を参照してください。

マイクロプロセッサの破損を避けるために、モード設定の変更は電源が投入されていない状態で行ってください。

#### 8.3 アドレス空間

マイクロプロセッサの動作モードによるアドレス空間の詳細は RZ/T2H および RZ/N2H グループ ユーザーズ マニュアル ハードウェア編を参照してください。

## 9. 使用上の注意

#### 9.1 XTALSEL 端子処理について

本ボードでは、評価用にスイッチで本信号を切り替えて使用する性質上、XTALSEL=L 時に抵抗を介さない構成にしていますが、この回路構成の動作を保証するものではありません。お客様のボードで XTALSEL=L (メインクロックソースに EXTCLKIN を選択)にする場合は、RZ/T2H および RZ/N2H グループ ユーザーズマニュアル ハードウェア編(R01UH1039JJ)の記載に従い、抵抗を介して VSS に接続してください。

### 9.2 RGB-HDMI 変換ボードの使用について

#### 警告

LCD インタフェースに RGB-HDMI 変換ボードを接続して使用すると、EMC 放射がクラス A 機器の EN55032:2015 に基づく制限を超える可能性があります。そのため、EMC に敏感な機器から遠ざけるなど特別な注意を払う必要があります。干渉が発生した場合はより大きな分離距離が必要になる場合があります。このような場合、機器の使用者・操作者の責任において適切な追加対策を講じる必要があります。

## 10. サポート

RZ/N2H マイクロプロセッサに関する情報は、RZ/T2H および RZ/N2H グループ ユーザーズマニュアル ハードウェア編を参照してください(R01UH1039JJ)。

オンラインの技術サポート、情報等は https://www.renesas.com/より入手できます。

#### オンライン技術サポート

技術関連の問合せは、<a href="https://www.renesas.com/support/contact.html">https://www.renesas.com/support/contact.html</a> を通じてお願いいたします。 ルネサスのマイクロプロセッサに関する総合情報は、https://www.renesas.com/より入手可能です。

#### 設計、製造情報

本ボードの設計製造情報「RZ/N2H Evaluation Board Design Package」は、<a href="https://www.renesas.com/rzn2h-evkit">https://www.renesas.com/rzn2h-evkit</a> から入手できます。


- ファイル名: rzn2h-evaluation-board-v1-designpackage.zip
- 内容


表 10-1 RZ/N2H Evaluation Board Design Package の内容

ファイルタイプ	内容	ファイル/フォルダ名		
ファイル(txt)	Readme	Readme for schematic.txt		
ファイル(PDF)	回路図	rzn2h-evaluation-board-v1-schematic.pdf		
ファイル(PDF)	設計図面	rzn2h-evaluation-board-v1-mechdwg.pdf		
ファイル(PDF)	3D 図面	rzn2h-evaluation-board-v1-3d.pdf		
ファイル (xlsx)	BOM	rzn2h-evaluation-board-v1-BOM.xlsx		
フォルダ	製造ファイル	rzn2h-evaluation-board-Manufacturing Files		
フォルダ	設計ファイル	rzn2h-evaluation-board-Design Files		

## 11. 付録

本ボード上の各コンポーネントの配置を示します。





改訂記録	RZ/N2H グループ
	RZ/N2H Evaluation Board ユーザーズマニュアル

Rev.	発行日	改訂内容		
		ページ	ポイント	
1.00	Aug 3, 2024	_	初版発行	
1.10	May 16, 2025		・以下について USB OTG 機能関連記述追記	
		10	表 1-1	
		14	図 3-1	
		17	図 4-1	
		26	表 5-5	
		41	表 5-19	
		42	表 5-20	
		43	表 5-21	
		44	表 5-22	
		45	表 5-23	
		54	表 6-14	
		59	表 6-25	
		87	7.16 USB、図 7-23	
		88	表 7-24	
		89	図 7-24	
		90	図 7-25	
			・軽微な誤植修正	
1.20	Aug 20, 2025	63, 73	・表 7-4、図 7-12 の誤植修正	

RZ/N2H グループ

RZ/N2H Evaluation Board ユーザーズマニュアル

発行年月日 2025 年 8 月 20 日 Rev.1.20

発行 ルネサス エレクトロニクス株式会社

〒135-0061 東京都江東区豊洲 3-2-24(豊洲フォレシア)

# RZ/N2H Group

