

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



R0P751RTH002TRK

概説書

SH7751R T-Engine ボード

安全設計に関するお願い

弊社は品質、信頼性の向上に努めていますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障または誤動作によって結果として、人身事故火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について株式会社ルネサス テクノロジおよび株式会社ルネサス ソリューションズが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。

本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関して、株式会社ルネサス テクノロジおよび株式会社ルネサス ソリューションズは責任を負いません。

本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、株式会社ルネサス テクノロジおよび株式会社ルネサス ソリューションズは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前に株式会社ルネサス テクノロジ、株式会社ルネサス ソリューションズ、株式会社ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>) などを通じて公開される情報に常にご注意ください。

本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、株式会社ルネサス テクノロジおよび株式会社ルネサス ソリューションズはその責任を負いません。

本資料に記載の製品データ、図、表に示す技術的な内容、プログラムおよびアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。

株式会社ルネサス テクノロジおよび株式会社ルネサス ソリューションズは、適用可否に対する責任は負いません。

本資料に記載された製品は、人命にかかるような状況の下で使用される機器あるいはシステムに用いられる目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、株式会社ルネサス テクノロジ、株式会社ルネサス ソリューションズ、株式会社ルネサス販売または特約店へご照会ください。

本資料の転載、複製については、文書による株式会社ルネサス テクノロジおよび株式会社ルネサス ソリューションズの事前の承諾が必要です。

本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたら株式会社ルネサス テクノロジ、株式会社ルネサス ソリューションズ、株式会社ルネサス販売または特約店までご照会ください。

本製品ご利用に際しての留意事項

本製品は、プログラムの開発、評価段階に使用する開発支援装置です。開発の完了したプログラムを量産される場合には、必ず事前に実装評価、試験などにより、お客様の責任において適用可否を判断してください。

本製品を使用したことによるお客様での開発結果については、一切の責任を負いません。

弊社は、本製品不具合に対する回避策の提示または、不具合改修などについて、有償もしくは無償の対応に努めます。ただし、いかなる場合でも回避策の提示または不具合改修を保証するものではありません。

本製品は、プログラムの開発、評価用に実験室での使用を想定して準備された製品です。国内の使用に際し、電気用品安全法および電磁波障害対策の適用を受けておりません。

本製品について弊社は、以下に示す有償もしくは無償の対応に努めます。

製品故障に対する製品の修理、交換など

ただし、販売中止後1年を経過した製品は修理不可能な場合があります。

製品不具合に対する回避策の提示又は不具合改修など

ただし、いかなる場合でも回避策の提示又は不具合改修を保証するものではありません。

本製品は、プログラムの開発、評価用に使用する製品です。お客様の製品に組み込んで量産することはできません。

本製品に搭載されている部品を外して、他の製品へ転用することは禁止します。

本製品のROMに入っているソフトウェア全て、もしくは一部を、他のハードウェアにコピーして使用することは禁止します。

安全事項

本取扱説明書および製品への表示では、製品を正しくお使いいただき、あなたや他の人々への危害や財産への損害を未然に防止するために、いろいろな絵表示をしています。

安全事項では、その絵表示と意味を示し、本製品を安全に正しくご使用されるための注意事項を説明します。ここに記載している内容をよく理解してからお使いください。



これは、安全警告記号です。潜在的に、人に危害を与える危険に対し注意を喚起するために用います。起こり得る危害又は死を回避するためにこの記号の後に続くすべての安全メッセージに従ってください。



危険は、回避しないと、死亡または重傷を招く差し迫った危険な状況を示します。ただし、本製品では該当するものはありません。



警告は、回避しないと、死亡または重傷を招く可能性がある潜在的に危険な状況を示します。



注意は、回避しないと、軽傷または中程度の傷害を招く可能性がある潜在的に危険な状況を示します。



安全警告記号の付かない注意は、回避しないと財物傷害を引き起こすことがある潜在的に危険な状況を示します。



例外的な条件や注意を操作手順や説明記述の中で、ユーザに伝達する場合に使用しています。

上の5表示に加えて、適宜以下の表示を同時に示します。

△表示は、警告・注意を示します。

例：



感電注意

○表示は、禁止を示します。

例：



分解禁止

●表示は、強制・指示する内容を示します。

例：



電源プラグをコンセントから抜け

⚠ 警告

電源に関して :



AC電源ケーブルがコンセントの形状に合わない場合、AC電源ケーブルを改造したり、無理に入れるとなどの行為は絶対に行なわないでください。感電事故または火災の原因となります。

日本国外で使用する時は、その国の安全規格に適合しているAC電源ケーブルを使用してください。

濡れた手でAC電源ケーブルのプラグに触れないでください。感電の原因となります。

本製品と同じコンセントに他の装置を接続する場合は、電源電圧および電源電流が過負荷にならないようにしてください。



AC電源ケーブルの接地端子は、必ずしっかりと接地接続を行なってください。



使用中に異臭・異音がしたり煙が出る場合は、直ちに電源を切りAC電源ケーブルをコンセントから抜いてください。

また、感電事故、または火災の原因になりますので、そのまま使用しないで、株式会社ルネサステクノロジ、株式会社ルネサスソリューションズまたは特約店までご連絡ください。

本製品の設置や他の装置との接続時には、AC電源ケーブルを抜いて怪我や故障を防いでください。

本製品の取り扱いに関して :



本製品を分解または改造しないでください。分解または改造された場合、感電などにより傷害を負う可能性があります。また分解または改造による故障については、修理を受け付けることができません。

通風口から水・金属片・可燃物などの異物を入れないでください。

設置に関して :



湿度が高いところおよび水などで濡れるところには設置しないでください。水などが内部にこぼれた場合、修理不能な故障の原因となります。

使用環境に関して :

本製品の使用における周辺温度の上限(最高定格周辺温度)は35°Cです。この最高定格周囲温度を越えないように注意してください。

⚠ 注意

電源の接続に関して :

製品付属の電源ケーブル以外は使用しないでください。



電源の極性に注意してください。極性を間違えて接続した場合、内部回路を破壊する恐れがあります。

本製品の電源仕様を超える電圧を印可しないでください。異常発熱によるやけどや、内部回路破損の原因となります。

本製品の取り扱いに関して :

本製品は慎重に扱い、落下・倒れなどによる強い衝撃を与えないでください。



製品本体部コネクタの端子およびユーザシステム接続部コネクタの端子は、直接手で触らないでください。静電気により内部回路を破壊する恐れがあります。

ユーザシステム接続用ケーブルで本製品を引っ張らないでください。また過度な曲げ方をしないでください。ケーブルが断線する恐れがあります。

異常動作に関して :

外来ノイズなどの妨害が原因で本製品の動作が異常になった場合、次の手順で処置してください。

①本製品本体にあるシステムリセットスイッチを押してください。

②上記①の処置を実施しても正常に復帰しない場合は、本製品の電源を切り、再度電源を投入してください。

【MEMO】

はじめに

株式会社ルネサス テクノロジ製 T-Engine 開発キット（以下、T-Engine ボードと略します）は、プログラムの開発、評価段階に使用する開発支援装置です。本ハードウェアマニュアルは、ハードウェアの仕様とセットアップ方法を中心に説明するものです。付属の T-Engine 開発キット用ソフトウェアに関しては、製品に付属する T-Engine 開発キット用ソフトウェアマニュアルを参照してください。

本製品の梱包内容は、本資料の「1.1 梱包内容(13 ページ)」に記載していますので確認してください。なお、本製品についてお気付きの点がございましたら、最寄りの株式会社ルネサス テクノロジ、株式会社ルネサス ソリューションズ、株式会社ルネサス販売または特約店へお問い合わせください。

【MEMO】

- 目次 -

第1章 製品概要	13
1.1 梱包内容	13
1.2 システム構成	14
1.2.1 システム構成	14
1.2.2 T-Engineボード各部の名称と機能	15
1.3 仕様一覧	19
1.4 使用環境条件	20
第2章 セットアップ	21
2.1 ホストシステムとの接続	21
2.2 ACアダプタの接続	23
2.3 T-Engineボードの電源オン/オフ	24
2.4 デバッグボードの使用方法	24
2.4.1 デバッグボードの機能	24
2.4.2 デバッグボードの接続	24
2.4.3 デバッグボードのジャンパスイッチ	26
2.4.4 デバッグボードの8bit LED	27
2.4.5 H-UDIデバッガの接続	27
第3章 スイッチの説明	29
3.1 CPUボードのスイッチ	29
3.2 LCDボードのスイッチ	31
3.2.1 アプリケーションスイッチ	31
3.2.2 LCD設定スイッチ	31
第4章 メモリマップ	33
4.1 T-Engineボード単体時のメモリマップ	33
4.2 デバッグボード接続時のメモリマップ	34
第5章 機能ブロック	37
5.1 PCMCIA	37
5.1.1 ブロック説明	37
5.1.2 コネクタピン配置	38
5.1.3 レジスタマップ	40
5.2 USBホスト	41
5.2.1 ブロック説明	41
5.2.2 コネクタピン配置	41
5.2.3 レジスタマップ	42
5.3 UART	43
5.3.1 ブロック説明	43
5.3.2 コネクタピン配置	44
5.3.3 レジスタマップ	44
5.4 LCD	46
5.4.1 ブロック説明	46
5.4.2 コネクタピン配置	47
5.4.3 レジスタマップ	49
5.5 音源	50
5.5.1 ブロック説明	50
5.5.2 コネクタピン配置	52
5.5.3 レジスタマップ	53
5.6 eTRONインターフェース	64
5.6.1 ブロック説明	64
5.6.2 コネクタピン配置	65
5.6.3 レジスタマップ	66

第6章 電源コントローラ	67
6.1 電源コントローラの機能	67
6.2 SH7751Rと電源コントローラのシリアル通信	68
6.2.1 シリアルフォーマット	68
6.2.2 電源コントローラのレジスタリード手順	68
6.2.3 リードコマンド	69
6.2.4 リード時の正常時レスポンス	69
6.2.5 リード時の異常時レスポンス	70
6.2.6 電源コントローラのレジスタライト手順	70
6.2.7 ライトコマンド	71
6.2.8 ライト時の正常時レスポンス	72
6.2.9 ライト時の異常時レスポンス	72
6.3 RTC（リアルタイムクロック）機能	73
6.3.1 RTCコントロールレジスタ（RTCCR）	74
6.3.2 RTCステータスレジスタ（RTCSR）	75
6.3.3 秒カウンタ（SECCNT）	76
6.3.4 分カウンタ（MINCNT）	76
6.3.5 時カウンタ（HRCNT）	76
6.3.6 曜日カウンタ（WKCNT）	76
6.3.7 日カウンタ（DAYCNT）	77
6.3.8 月カウンタ（MONCNT）	77
6.3.9 年カウンタ（YRCNT）	77
6.3.10 アラームレジスタについて	77
6.3.11 秒アラームレジスタ（SECAR）	78
6.3.12 分アラームレジスタ（MINAR）	78
6.3.13 時アラームレジスタ（HRAR）	78
6.3.14 曜日アラームレジスタ（WKAR）	78
6.3.15 日アラームレジスタ（DAYAR）	79
6.3.16 月アラームレジスタ（MONAR）	79
6.3.17 RTC／タッチパネル／キー入力／電源ステータスレジスタ（RTKISR）	79
6.4 タッチパネル機能	80
6.4.1 タッチパネルコントロールレジスタ（TPLCR）	82
6.4.2 タッチパネルステータスレジスタ（TPLSR）	83
6.4.3 タッチパネルサンプリングコントロールレジスタ（TPLSCR）	84
6.4.4 X位置A/Dレジスタ（XPAR）	84
6.4.5 Y位置A/Dレジスタ（YPAR）	85
6.4.6 X位置ドットレジスタ（XPDR）	85
6.4.7 Y位置ドットレジスタ（YPDR）	85
6.4.8 XA位置ドットレジスタ（XAPDR）	86
6.4.9 YA位置ドットレジスタ（YAPDR）	86
6.4.10 XB位置ドットレジスタ（XBPDR）	86
6.4.11 YB位置ドットレジスタ（YBPDR）	86
6.4.12 XC位置ドットレジスタ（XCPDR）	87
6.4.13 YC位置ドットレジスタ（YCPDR）	87
6.4.14 XA位置A/Dレジスタ（XAPAR）	87
6.4.15 YA位置A/Dレジスタ（YAPAR）	88
6.4.16 XB位置A/Dレジスタ（XBPAR）	88
6.4.17 YB位置A/Dレジスタ（YBPAR）	88
6.4.18 XC位置A/Dレジスタ（XCPAR）	88
6.4.19 YC位置A/Dレジスタ（YCPAR）	89
6.4.20 DXドットレジスタ（DXDR）	89
6.4.21 DYドットレジスタ（DYDR）	89
6.4.22 X位置 ドット算出A/D値（XPARDOT）	90
6.4.23 X位置 ドット算出A/D値1（XPARDOT1）	90
6.4.24 X位置 ドット算出A/D値2（XPARDOT2）	90
6.4.25 X位置 ドット算出A/D値3（XPARDOT3）	90

6.4.26	X位置 ドット算出A/D値4 (XPARDOT4)	91
6.4.27	Y位置 ドット算出A/D値 (YPARDOT)	91
6.4.28	Y位置 ドット算出A/D値1 (YPARDOT1)	91
6.4.29	Y位置 ドット算出A/D値2 (YPARDOT2)	92
6.4.30	Y位置 ドット算出A/D値3 (YPARDOT3)	92
6.4.31	Y位置 ドット算出A/D値4 (YPARDOT4)	92
6.4.32	RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)	93
6.4.33	タッチパネルキャリブレーション方法（2点式）	94
6.5	キースイッチ制御.....	96
6.5.1	CPUボードのスイッチ制御	97
6.5.2	LCDボードのスイッチ制御（アプリケーションスイッチ）	97
6.5.3	キースイッチレジスター覧	97
6.5.4	キーコントロールレジスタ (KEYCR)	98
6.5.5	キーオートリピートタイムレジスタ (KATIMER)	99
6.5.6	キービットパターンレジスタ (KBITPR)	99
6.5.7	キー入力ステータスレジスタ (KEYSR)	100
6.5.8	RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)	101
6.6	電源制御.....	102
6.6.1	システムパワーコントロールレジスタ1 (SPOWCR1)	102
6.6.2	システムパワーコントロールレジスタ2 (SPOWCR2)	102
6.6.3	RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)	103
6.7	LCDフロントライト制御.....	104
6.7.1	LCDフロントライトレジスタ (LCDR)	104
6.8	リセット制御.....	105
6.8.1	RESTCRレジスタ (RESTCR)	105
6.9	赤外線リモコン制御.....	106
6.9.1	赤外線リモコンコントロールレジスタ (IRRCR)	107
6.9.2	赤外線リモコンステータスレジスタ (IRRSR)	108
6.9.3	赤外線リモコン信号の受信データ数レジスタ (IRRDNR)	108
6.9.4	赤外線リモコン信号の送信データ数レジスタ (IRRSNDR)	109
6.9.5	赤外線リモコン信号の受信FIFOデータレジスタ (IRRFDR)	109
6.9.6	赤外線リモコン信号の送信FIFOデータレジスタ (IRRSFDR)	109
6.9.7	RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)	109
6.9.8	赤外線リモコンデータ構造	110
6.10	シリアルEEPROM制御.....	111
6.10.1	EEPROMコントロールレジスタ (EEPCCR)	111
6.10.2	EEPSRデータレジスタ (EEPSR)	111
6.10.3	EEPROMデータレジスタ (EEPDR)	112
6.10.4	シリアルEEPROM操作手順	112
6.11	電子ボリューム制御.....	113
6.11.1	右スピーカ用の電子ボリュームデータレジスタ (EVRDR)	113
6.11.2	左スピーカ用の電子ボリュームデータレジスタ (EVLDR)	113
6.13	電源コントローラのレジスタ初期値.....	114
第7章	外部割込み	117
7.1	SH7751R外部割り込み	117
7.2	FPGA(U7)内の各種制御レジスタ	119
第8章	T-Engineボード拡張スロット	123
8.1	拡張スロット仕様	123
8.2	拡張スロット信号配置	124
第9章	データボード設計ガイド	125
9.1	データボードの基板サイズ	125
9.2	データボードへの電源供給	125
9.3	データボードのスタック数	126
9.4	データボードのIORDY出力	126
9.5	拡張スロットのACタイミングについて	127

第10章 フラッシュメモリ書き換え	129
10.1 書き込み準備	129
10.2 T-Engineボード上のフラッシュメモリ	130
10.2.1 書き換え方法	130
10.3 電源コントローラ内蔵フラッシュメモリ	132
10.3.1 書き換え方法	132
10.3.2 書き換え確認	135

第1章 製品概要

1.1 梱包内容

本製品は、以下の基板および部品によって構成されます。

表 1.1 梱包内容一覧

型 名	説 明	数 量
T-Engine ボード	CPU ボード、LCD ボード、デバッグボード	各 1
AC アダプタ	電源	1
シリアルケーブル	専用シリアルケーブル	1
CD-ROM	・ RENESAS T-Engine Development Kit for SH7751R (ROP751R002TRK) ユーザーズマニュアル ・ パーソナルメディア株式会社製 T-Engine/SH7751R開発キット ソフトウェアおよび関連ドキュメント	2
ユーザ登録のご案内	和文	1
T-Engine/SH7751R 開発キット ソフトウェア使用条件	和文	1

1.2 システム構成

1.2.1 システム構成

図1.1に、本製品をご使用になる場合のシステム構成図を示します。T-Engine ボードおよび付属品以外はご用意ください。




図1.1 システム構成図

1.2.2 T-Engine ボード各部の名称と機能

図 1.2 に、T-Engine ボードの外観を示します。また図 1.3-(A)～(C) にボード各部の名称を示します。




図 1.2 T-Engine ボードの外観





図 1. 3-(A) LCD ボード



(注意) CN8, CN11, CN12, CN13, CN16, CN18, CN19は工場出荷時のボードテスト用のコネクタです。このコネクタには何も接続しないでください。

図 1. 3-(B) CPU ボード




図 1. 3-(C) デバッグボード

1.3 仕様一覧

表 1.1 に、T-Engine ボードの機能仕様を示します。

表 1.1 T-Engine ボードの機能仕様

項目	仕様	備考
CPU	SH7751R 型名 : HD6417751RBP240 (Renesas) 入力クロック 20MHz 動作クロック 内部240MHz(12倍) 外部 60MHz(3倍) パッケージ : 240pin BGA	
フラッシュメモリ	容量 : 8Mバイト MBM29DL640E90TN(富士通) × 1	
SDRAM	容量 : 64Mバイト EDS2516APTA-75 (ELPIDA) × 2	
CF Card I/F	1スロット コントローラ : MR-SHPC-01 V2T(丸文) パッケージ : 144pin TQFP	
シリアル I/F	2ch コントローラ : ST16C2550CQ48 (EXAR) パッケージ : 48pin TQFP	Ch A : H8/3048F-ONE I/F Ch B : デバッグ用モニタ
音声	型名 : AK4550VT(旭化成) イヤホンマイク : 1ch ヘッドフォン出力 : 1ch ・マイク入力 インピーダンス : 2.2KΩ 感度 : -51dB/Pa ・ヘッドフォン出力 インピーダンス : 32Ω	S10F(FPGA) を使用し接続
USB Host	1ch コントローラ : uPD720100AS1-2C (NEC) パッケージ : 176pin FBGA	
TFT カラー LCD モジュール	型名 : LS037V7DD03 (SHARP) 表示色 : 262,144 colors 表示領域 : 240 (H) × 320 (V) コントローラ : S1D13806F00A100 (EPSON) パッケージ : 144pin QFP	
電源制御コントローラ	H8/3048F-ONE 型名 : HD64F3048BVT25 (Renesas) 動作周波数 : 7.3728MHz パッケージ : 100pin TQFP	電源制御/RTC/タブレットI/F 赤外線リモコン等の制御 SH7751RとのI/Fは シリアル chA経由
RTC	型名 : RV5C348A (RICOH) パッケージ : 10pin SSOP-G	H8/3048F-ONE経由
タッチパネル I/F	型名 : ADS7843 (TI) パッケージ : 16pin SSOP	H8/3048F-ONE経由 (LCDボード上に実装)
シリアルEEPROM	容量 : 512バイト 型名 : S-29391AFJA (SII)	H8/3048F-ONE経由
赤外線リモコン	送信 型名 : GL100MNOMP (SHARP) 送信キャリア38kHz 受信 型名 : GP1UC101 (SHARP) 受信キャリア38kHz	H8/3048F-ONE経由

1.4 使用環境条件

表 1.2 に T-Engine ボードの使用環境条件を示します。また、表 1.3 にボードの各電源が外部に供給できる許容電流量を示します。

表 1.2 使用環境条件

項目	仕様
環境	動作条件 ・ 温度 10~35°C ・ 湿度 30~85%RH(結露のなきこと) ・ 周囲ガス 腐食性ガスなきこと
動作電圧	DC 5. 6V
消費電流	600mA
寸法	CPUボード : 120mm × 75mm LCDボード : 120mm × 75mm デバッグボード : 101mm × 75mm I/Oボード : 101mm × 75mm

表 1.3 ボードの各電源が外部に供給できる許容電流量

供給できる電源	許容電流量	供給可能箇所
5V	250mA	・ PCMCIA カード電源 ・ USBバスパワー ・ 拡張スロット
3. 3V	250mA	・ PCMCIA カード電源 ・ 拡張スロット

⚠ 注意

使用環境条件に関して :

- 表1.2の消費電流は、T-Engineボード（CPUボード、LCDボードおよびデバッグボード）単体動作時の最大消費電流です。
- 表1.3の各電源の許容電流量は、供給可能箇所の総和の電流量です。従って、5VをPCMCIAカードの電源として100mA使用する場合は、USBバスパワーおよび拡張スロットで使用できる電流量は150mA(250mA-100mA)となります。これは、3.3Vも同様です。
- PCMCIA カード等に T-Engine ボード内部の電源を供給する場合は、表 1.3 の各電源の許容電流量を越えないようにして下さい。最大電流量を超えて使用した場合、感電、発熱、火災の原因になります。

第2章 セットアップ

2.1 ホストシステムとの接続

T-Monitorを使用するには、T-Engineボード上のシリアルインターフェースコネクタ(CN1)を付属品のRS-232Cインターフェースクロスケーブルで接続します。図2.1にホストシステムの接続方法を示します。

また、図2.2にシリアルインターフェースコネクタのピン配置を、表2.1にシリアルインターフェースコネクタの信号配置を示します。




図 2.1 ホストシステムの接続方法




図 2.2 シリアルインタフェースコネクタピン配置

表 2.1 シリアルインタフェースコネクタ信号配置

ピンNo.	信号名	入出力	備考
1	GND	—	
2	TxD	出力	TXB (UART)
3	RxD	I	RXB (UART)
4	GND	—	
5	RTS	O	RTSB (UART)
6	CTS	I	CTSB (UART)
7	GND	—	
8	Reserved	—	ISP TCK (*)
9	Reserved	—	GND (*)
10	Reserved	—	ISP TMS (*)
11	Reserved	—	ISP Plug (*)
12	Reserved	—	ISP BScan (*)
13	Reserved	—	ISP TDI (*)
14	Reserved	—	ISP TDO (*)
15	Reserved	—	Vcc (3.3V) (*)

* : この信号は、工場出荷時にボードのテストを行う信号です。何も接続しないで下さい。

2.2 ACアダプタの接続

図2.3にACアダプタの接続方法を示します。ACアダプタは、図2.3に示すようにプラグをT-EngineボードのACアダプタ接続コネクタに接続した後(①)、コンセントに接続(②)して下さい。




図2.3 ACアダプタの接続方法

⚠ 注意

電源の接続に関して :

- ACアダプタのコードに重いものを載せたり、傷つけたり、破損したり、加工しないで下さい。漏電して、火災、感電の原因となります。
- 濡れた手でACアダプタのプラグを抜き差ししないで下さい。感電の原因になります。また、プラグを抜くときは、必ずプラグを持って抜いて下さい。ACアダプタのコードを引っ張るとコードが傷つき、感電、火災の原因になります。
- ACアダプタをコンセントに接続する前にケーブル等を接続、極性、接続位置に間違いがないか再度確認して下さい。極性、接続位置が間違っていると、感電、火災、故障の原因になることがあります。

2.3 T-Engineボードの電源オン/オフ

T-Engineボードの電源をオン/オフするには、CPUボード上のパワーオンスイッチ（SW1）を押して下さい。

このスイッチを0.5sec以上押すと電源オンになります。T-Engineボードの電源がオン状態で本スイッチを2sec以上押すと、電源をオフします。

2.4 デバッグボードの使用方法

2.4.1 デバッグボードの機能


デバッグボードをT-Engineボードに接続することにより下記の機能が実現できます。

- (1) デバッグボード上のEPROMに書き込んであるプログラムを実行することにより、T-Engineボード上のフラッシュメモリの書き換え、H8/3048F-ONEのファームウェアの書き換えが可能です。
なお、書き換え方法については、「10. フラッシュメモリの書き換え」を参照して下さい。
- (2) SH7751Rからデバッグボード上の8bit LEDの消灯／点灯の制御が可能です。LEDの消灯/点灯を制御することによりソフトウェアの実行状態をモニタできます。
- (3) SH7751Rからデバッグボード上の16bit SWの読みしが可能です。16bit SWにて各種の動作条件を制御することができます。
- (4) SH7751RのH-UDI端子とAUD端子を使用するH-UDIデバッガの接続が可能です。

2.4.2 デバッグボードの接続

図2.4にデバッグボードの接続方法を示します。デバッグボードは、T-Engineボード上の拡張スロット（CN2）に接続して下さい。

図 2.4 デバッグボードの接続方法



⚠ 注意

デバッグボード、EEPROMの接続に関して：

T-Engineボードの電源をオフ状態にして行って下さい。EEPROMを再度接続する場合は、図2.5のように接続する方向が正しいか確認して下さい。




図 2.5 EEPROM の接続方法

2.4.3 デバッグボードのジャンパスイッチ

表2.2にデバッグボード上のEPROM選択ジャンパスイッチ（J1）の設定方法を示します。なお、デバッグボード接続時のメモリマップ詳細については、「4. メモリマップ」を参照して下さい。

表 2.2 EPROM 選択ジャンパスイッチの設定方法

ジャンパ スイッチ	設定	説明
J1	 1-2オープン	SH7751Rのエリア0にデバッグボード上の資源を以下のとおりに配置します。（出荷時） <ul style="list-style-type: none"> ・T-Engineボード上のフラッシュメモリをh' 00000000～h' 007FFFFF番地に配置 ・デバッグボード上のEPROMをh' 01000000～h' 0103FFFF番地に配置 ・デバッグボード上の8bit LEDをh' 01000000～h' 0103FFFF番地に配置
	 1-2ショート	SH7751Rのエリア0にデバッグボード上の資源を以下のとおりに配置します。 <ul style="list-style-type: none"> ・デバッグボード上のEPROMをh' 00000000～h' 0003FFFF番地に配置 ・デバッグボード上の8bit LEDをh' 00000000～h' 0003FFFF番地に配置 ・T-Engineボード上のフラッシュメモリをh' 01000000～h' 017FFFFFF番地に配置

⚠ 注意

ジャンパの設定に関して：



- ・ ジャンパ設定の変更やケーブルの接続等は、必ず電源を切った状態で実施してください。
内部回路を破壊する恐れがあります。
- ・ EEPROMと8bitLEDは同じ番地に配置されており、リード時はEEPROM、ライト時は8bitLEDになります。

2.4.4 デバッグボードの8bit LED

デバッグボード上の 8bit LED には、SH7751R のデータバス 下位 D7～D0 の 8 bit を接続しています。8bit LED を配置したエリアにデータバス D7～D0 を使用してデータをライトすることにより LED の消灯/点灯を制御できます。”1”をライトしたビットは、LED が消灯し、“0”をライトしたビットは、LED が点灯します。なお、8bit LED エリアは、EPROM エリアと共通です。ライトすると LED、リードすると EPROM がアクセスされます。なお LED は、ワードサイズでアクセスして下さい。ワードサイズでアクセスすると下位 8 ビット (D7～D0) が有効となります。

2.4.5 H-UDI デバッガの接続

デバッグボードは、H-UDI^{*1} (User Debugging Interface) コネクタ 36pin (CN2) に H-UDI デバッガを接続することができます。H-UDI コネクタには、SH7751R の H-UDI 端子および AUD 端子を接続しています。図2-6 に H-UDI デバッガの接続方法を示します。H-UDI デバッガから出ているケーブルをデバッグボードの H-UDI コネクタ (CN2) に接続します。

なお、T-Engine ボードに接続できる H-UDI デバッガは下記の通りです。H-UDI デバッガの接続方法やセットアップの詳細については下記製品の説明書を参照して下さい。

*1 : H-UDI (User Debugging Interface) は（株）ルネサス テクノロジのオンチップデバッガの仕様です。端子インターフェースは JTAG (Joint Test Action Group) 準拠しており、エミュレータの実行制御系をサポートしています。

- ・株式会社 ルネサス テクノロジ
E10A-USB エミュレータ 型名 : HS0005KCU02H (AUD 対応)
- ・株式会社 日立超LSIシステムズ
MY-ICE EZ エミュレータ




図 2.6 H-UDI デバッガ接続方法

【MEMO】

第3章 スイッチの説明

3.1 CPUボードのスイッチ

図3.1にCPUボードのSW1～SW3, SW5～SW6を示します。また、SW1～SW3, SW5～SW6の説明を(1)～(5)に示します。




図3.1 CPU ボードの SW1～SW3, SW5～SW6

(1) パワーオンスイッチ (SW1)

T-Engineボードの電源のオン/オフを制御するスイッチです。

このスイッチを0.5sec以上押すとT-Engineボードの電源がオンになります。

T-Engineボード電源がオン状態でこのスイッチを2sec以上押すと、T-Engineボードの電源がオフになります。

(2) リセットスイッチ (SW2)

T-Engineボードのリセットを制御するスイッチです。

このスイッチを押すとH8/3048F-ONE以外のデバイスがリセット状態になります。スイッチを離すとT-Engineボードはリセットスタートします。なお、H8/3048F-ONEの内部レジスタの値は初期化されず、SH7751Rがアクセスする制御レジスタは、値が初期化されるものと保持されるものがあります。詳細は、「6.13 電源コントローラのレジスタ初期値」を参照して下さい。

(3) NMIスイッチ (SW3)

SH7751RのNMIを制御するスイッチです。

このスイッチを押すとSH7751RのNMI端子がLOWレベルになります。スイッチを離すとNMI端子は、Highレベルになります。

(4) システムリセットスイッチ (SW6)

T-Engineボードのハードリセットを制御するスイッチです。

このスイッチが押されている間T-Engineボード上の全てのデバイスがリセット状態になります。

離すとT-Engineボードは、電源オフ状態となります。パワーオンスイッチを押すと電源がオンになります。

T-Engineボードが起動します。但し、SW5-7をONに設定している場合は、このスイッチを離すと電源がオンになりT-Engineボードが起動します。

(5) 8bitディップスイッチ (SW5)

図3-2に8bitディップスイッチの設定を示します。

このスイッチはIDレジスタのID0～5端子およびMD5端子に接続しています。

スイッチ設定は必ず電源オフの状態で行って下さい。

① : SW5-1～6はID0～ID5端子（入力端子）に接続しています。

ON設定：対応する入力端子はLowレベルになります。

OFF設定：対応する入力端子はHighレベルになります。（出荷時）

② : SW5-7はT-Engineボードの電源オン条件を設定します。

ON設定：ACアダプタから電源を供給するとT-Engineボードの電源がオンになります。

OFF設定：パワーオンスイッチを押すとT-Engineボードの電源がオンになります。（出荷時）

③ : SW5-8はSH7751RのMD5端子に接続しています。このスイッチを設定することにより

SH7751Rを動作させるエンディアンが設定できます。

ON設定：MD5端子はLowレベルになります。ビッグエンディアンで動作します。

OFF設定：MD5端子はHighレベルになります。リトルエンディアンで動作します。（出荷時）




図 3.2 8bit ディップスイッチの設定

3.2 LCDボードのスイッチ

3.2.1 アプリケーションスイッチ

LCDボード上のカーソルスイッチ (SW1) とプッシュスイッチ (SW2~3) の状態は、電源コントローラを介して SH7751Rに情報が伝わります。詳細は、「6. 電源コントローラ」を参照して下さい。

3.2.2 LCD設定スイッチ

図3.3にLCDボード上の4ビットディップスイッチ(SW4)の設定を示します。

①SW4-1, SW4-2 : LCD表示モードを設定します。

SW4-1 : ON SW4-2 : ON 表示モードはQVGA (240×320) (初期値)

SW4-1 : OFF SW4-2 : ON 表示モードはVGA (480×640)

その他 設定禁止

②SW4-3 : LCDタイミングジェネレータの設定モードを設定します。

SW4-3 : ON 端子設定モード(初期値)

SW4-3 : OFF シリアル通信モード(設定しないでください)

③SW4-4 : 未使用です。




図 3.3 4ビットディップスイッチの設定(SW4)

図3.4にLCDボード上のディップスイッチ(SW5～SW7)の設定を示します。なお、この設定はSW4-3がON時ののみ有効です。

①SW5 : LCD表示の水平スキャン方向を設定します。

初期値 : 1-2ショート

②SW6 : LCD表示の垂直スキャン方向を設定します。

初期値 : 1-2ショート

③SW7 : LCD表示の色数を設定します。

SW7 : 1-2ショート 18ビット(26万色)表示設定(初期値)

SW7 : 2-3ショート 3ビット(8色)表示設定




図3.4 ディップスイッチの設定(SW5～SW7)

⚠ 注意

ディップスイッチの設定に関して :

- SW5及びSW6を初期値の設定で動作させた場合、LCDパネルの左上がLCD表示の原点(0, 0)となります。初期値以外の設定での動作に関しては、SHARP株式会社製LCDタイミングジェネレータのデータシートを参照してください。
- LCD設定用スイッチを変更する場合は、T-Engine Boardの電源がOFF状態で行ってください。

第4章 メモリマップ

4.1 T-Engineボード単体時のメモリマップ

表4.1にT-Engineボード単体時のSH7751Rのメモリマップを示します。

表 4.1 T-Engine ボード単体時の SH7751R のメモリマップ

エリアNo.	バス幅	空間	空間名	デバイス	備考
エリア0	16bit	h' 00000000 ～ h' 007FFFFF	フラッシュメモリエリア	8MB MBM29DL640E-90TN(富士通) × 1	
		h' 00800000 ～ h' 00FFFFFF	—	フラッシュメモリエリアイメージ	
		h' 01000000 ～ h' 01FFFFFF	—	未使用エリア	
		h' 02000000 ～ h' 03FFFFFF	—	未使用エリア	
		h' 04000000 ～ h' 0403FFFF	拡張エリア(CS0)	256kB データボード拡張エリア0 拡張スロット(/CS0)経由でユーザ任意	
エリア1	16bit	h' 04040000 ～ h' 07FFFFFF		拡張エリア(CS0)イメージ	
		h' 08000000 ～ h' 083FFFFFF	LCD コントローラ LCD コントローラエリア	型名 : S1D13806F00A (EPSON) 以下、LCDCと略します。	
エリア2	16bit	h' 084000000 ～ h' 0BFFFFFF		LCD コントローラエリア(イメージ)	
		h' 0C000000 ～ h' 0FFFFFFF	SDRAM エリア	64MB EDS2516APTA-75 (ELPIDA) × 2	
エリア4	16bit	h' 10000000 ～ h' 1003FFFF	拡張エリア(CS1)	256kB データボード拡張エリア1 拡張スロット(/CS1)経由でユーザ任意	
		h' 10040000 ～ h' 13FFFFFF		拡張エリア(CS1)イメージ	
エリア5	16bit	h' 14000000 ～ h' 1403FFFF	拡張エリア(CS2)	256kB データボード拡張エリア2 拡張スロット(/CS2)経由でユーザ任意	
		h' 14040000 ～ h' 17FFFFFF		拡張エリア(CS0)イメージ	
エリア6	16bit	h' 18000000 ～ h' 19FFFFFF	PCMCIA 用エリア	カードコントローラ 型名 : MR-SHPC-01 V2T(丸文) 以下、SH-PCICと略します。	
		h' 1A000000 ～ h' 1A7FFFFFF	UART エリア(ChA)	UART 型名 : ST16C2550CQ48 (EXAR) 以下、UARTと略します。	H8/3048F-ONE との I/F に使用 します。
		h' 1A800000 ～ h' 1AFFFFFF	UART エリア(ChB)	同上	ホストとのシリアルインターフェース に使用します。
		h' 1B000000 ～ h' 1B7FFFFFF	S10F エリア	S10F FPGA にて構成 以下、S10Fと略します。	
		h' 1B800000 ～ h' 1BFFFFFF	ID レジスタエリア		ディップスイッチ の設定を読み出します。
エリア7	—	h' 1C000000 ～ h' 1FFFFFFF	—	—	Reserved

4.2 デバッグボード接続時のメモリマップ

表4.2にT-Engineボードにデバッグボードを接続し、デバッグボード上のJ1をオープンに設定したときのSH7751Rのメモリマップを示します。また、表4.3にT-Engineボードにデバッグボードを接続し、デバッグボード上のJ1をショートに設定したときのSH7751Rのメモリマップを示します。

表 4.2 デバッグボード接続時のメモリマップ(J1 : オープン)

エリアNo.	バス幅	空間	空間名	デバイス	備考
エリア0	16bit	h' 00000000～ h' 007FFFFF	フラッシュメモリエリア	8MB MBM29DL640E-90TN(富士通) × 1	
		h' 00800000～ h' 00FFFFFF	—	フラッシュメモリエリアイメージ	
		h' 01000000～ h' 0103FFFF	EPROMエリア	256kB M27C800-100F1(Macronix) × 1	デバッグボード 上の資源
		h' 01040000～ h' 01FFFFFF	—	EPROMエリアイメージ	
		h' 02000000～ h' 03FFFFFF	—	未使用エリア	
エリア1	16bit	h' 04000000～ h' 0403FFFF	拡張エリア(CS0)	256kB データボード拡張エリア0 拡張スロット(/CS0)経由でユーザ任意	
		h' 04040000～ h' 07FFFFFF	—	拡張エリアイメージ	
エリア2	16bit	h' 08000000～ h' 083FFFFF	LCDコントローラエリア	LCDコントローラ 型名: S1D13806F00A (EPSON) 以下、LCDCと略します。	
		h' 08400000～ h' 0BFFFFFF	—	LCDコントローラエリアイメージ	
エリア3	32bit	h' 0C000000～ h' OFFFFFFFF	SDRAMエリア	64MB EDS2516APTA-75 (ELPIIDA) × 2	
エリア4	16bit	h' 10000000～ h' 1003FFFF	拡張エリア(CS1)	256kB データボード拡張エリ亞1 拡張スロット(/CS1)経由でユーザ任意	
		h' 10040000～ h' 13FFFFFF	—	拡張エリア(CS1)イメージ	
エリア5	16bit	h' 14000000～ h' 1403FFFF	拡張エリア(CS2)	256kB データボード拡張エリ亞2 拡張スロット(/CS2)経由でユーザ任意	
		h' 14040000～ h' 17FFFFFF	—	拡張エリア(CS0)イメージ	
エリア6	16bit	h' 18000000 ～ h' 19FFFFFF	PCMCIA用エリア	カードコントローラ 型名: MR-SHPC-01 V2T(丸文) 以下、SH-PCICと略します。	
		h' 1A000000～ h' 1A7FFFFFF	UARTエリア(ChA)	UART 型名: ST16C2550CQ48 (EXAR) 以下、UARTと略します。	H8/3048F-ONE とのI/Fに使用します。
		h' 1A800000～ h' 1AFFFFFF	UARTエリア(ChB)	同上	ホストとのシリアルインターフェース に使用します。
		h' 1B000000～ h' 1B7FFFFFF	S10Fエリア	S10F FPGAにて構成 以下、S10Fと略します。	
		h' 1B800000～ h' 1BFFFFFF	IDレジスタエリア	—	ディップスイッチ の設定を読み出します。
エリア7	—	h' 1C000000～ h' 1FFFFFFF	—	—	Reserved

表 4-3 デバッグボード接続時のメモリマップ(J1 : ショート)

エリアNo.	バス幅	空間	空間名	デバイス	備考
エリア0	16bit	h' 00000000～ h' 0003FFFF	EPROMエリア	256kB M27C800-100F1 (Macronix) × 1	デバッグボード上の資源
		h' 00040000～ h' 00FFFFFF	—	EPROMエリアイメージ	
		h' 01000000～ h' 017FFFFFF	フラッシュメモリエリア	8MB MBM29DL640E-90TN(富士通) × 1	
		h' 01800000～ h' 01FFFFFF	—	フラッシュメモリエリアイメージ	
		h' 02000000～ h' 03FFFFFF	—	未使用エリア	
エリア1	16bit	h' 04000000～ h' 0403FFFF	拡張エリア(CS0)	256kB データボード拡張エリア0 拡張スロット(/CS0)経由でユーザ任意	
		h' 04040000～ h' 07FFFFFF	—	拡張エリア(CS0)イメージ	
エリア2	16bit	h' 08000000～ h' 083FFFFFF	LCDコントローラエリア	LCDコントローラ 型名 : S1D13806F00A (EPSON) 以下、LCDCと略します。	
		h' 08400000～ h' 0BFFFFFF	—	LCDコントローラエリア(イメージ)	
エリア3	32bit	h' 0C000000～ h' OFFFFFFFF	SDRAMエリア	64MB EDS2516APTA-75 (ELPIDA) × 2	
エリア4	16bit	h' 10000000～ h' 1003FFFF	拡張エリア(CS1)	256kB データボード拡張エリア1 拡張スロット(/CS1)経由でユーザ任意	
		h' 10040000～ h' 13FFFFFF	—	拡張エリア(CS1)イメージ	
エリア5	16bit	h' 14000000～ h' 1403FFFF	拡張エリア(CS2)	256kB データボード拡張エリア2 拡張スロット(/CS2)経由でユーザ任意	
		h' 14040000～ h' 17FFFFFF	—	拡張エリア(CS0)イメージ	
エリア6	16bit	h' 18000000～ h' 19FFFFFF	PCMCIA用エリア	カードコントローラ 型名 : MR-SHPC-01 V2T(丸文) 以下、SH-PCICと略します。	
		h' 1A000000～ h' 1A7FFFFFF	UARTエリア(ChA)	UART 型名 : ST16C2550CQ48 (EXAR) 以下、UARTと略します。	H8/3048F-ONE とのI/Fに使用します。
		h' 1A800000～ h' 1AFFFFFF	UARTエリア(ChB)	同上	ホストとのシリアルインタフェース に使用します。
		h' 1B000000～ h' 1B7FFFFFF	S10Fエリア	S10F FPGAにて構成 以下、S10Fと略します。	
		h' 1B800000～ h' 1BFFFFFF	IDレジスタエリア	—	ディップスイッチ の設定を読み出します。
エリア7	—	h' 1C000000～ h' 1FFFFFF	—	—	Reserved

【MEMO】

第5章 機能ブロック

5.1 PCMCIA

5.1.1 ブロック説明

図5.1にPCMCIA制御ブロックを示します。図5.1に示すように、PCMCIA制御ブロックには、コントローラ（丸文株式会社製 MR-SHPC-01 V2）、68ピンPCカードインターフェースコネクタ(CN3)及び電源制御IC(TI製 TPS2211DB)を搭載しています。コントローラは、PC Card Standardd97標準規格に準拠したカードとインターフェースするコントローラです。コントローラの特徴は以下のとおりです。

- (1) 2枚のメモリウインドと1枚のI/Oウインドを内蔵
- (2) カードアクセスタイミング調整機能内蔵
- (3) 1段のリード／ライトバッファを内蔵
- (4) エンディアン制御内蔵回路
- (5) 5.0V／3.3Vカード対応
- (6) 外付けバッファ不要
- (7) 割り込みステアリング機能内蔵
- (8) パワーダウン機能内蔵
- (9) サスPEND機能内蔵

コントローラの割込みはSIRQ3からSIRQ0の4本あります。SH7751Rへの入力はIRLコードで入力されます。

その他詳細は、丸文製MR-SHPC-01 V2のマニュアルを参照して下さい。

丸文ホームページ：<http://www.marubun.co.jp/>




図 5.1 PCMCIA 制御ブロック

5.1.2 コネクタピン配置

表5.1に68ピンPCカードインターフェースコネクタ(CN3)のピン配置を示します。

表5.1(1) PCカードインターフェースコネクタ 信号配置

ピン	メモリカード			I/Oカード		
	信号名	I/O	機能	信号名	I/O	機能
1	GND	—	グランド	GND	—	グランド
2	D3	I/O	データビット3	D3	I/O	データビット3
3	D4	I/O	データビット4	D4	I/O	データビット4
4	D5	I/O	データビット5	D5	I/O	データビット5
5	D6	I/O	データビット6	D6	I/O	データビット6
6	D7	I/O	データビット7	D7	I/O	データビット7
7	CE1#	I	カードイネーブル	CE1#	I	カードイネーブル
8	A10	I	アドレスビット10	A10	I	アドレスビット10
9	OE#	I	出カイネーブル	OE#	I	出カイネーブル
10	A11	I	アドレスビット11	A11	I	アドレスビット11
11	A9	I	アドレスビット9	A9	I	アドレスビット9
12	A8	I	アドレスビット8	A8	I	アドレスビット8
13	A13	I	アドレスビット13	A13	I	アドレスビット13
14	A14	I	アドレスビット14	A14	I	アドレスビット14
15	WE#	I	ライトイネーブル	WE#	I	ライトイネーブル
16	READY	0	レディ	IREQ#	0	インタラプトリクエスト
17	Vcc	—	供給電源	Vcc	—	供給電源
18	VPP1	—	プログラミング供給電源	VPP1	—	プログラミング供給電源
19	A16	I	アドレスビット16	A16	I	アドレスビット16
20	A15	I	アドレスビット15	A15	I	アドレスビット15
21	A12	I	アドレスビット12	A12	I	アドレスビット12
22	A7	I	アドレスビット7	A7	I	アドレスビット7
23	A6	I	アドレスビット6	A6	I	アドレスビット6
24	A5	I	アドレスビット5	A5	I	アドレスビット5
25	A4	I	アドレスビット4	A4	I	アドレスビット4
26	A3	I	アドレスビット3	A3	I	アドレスビット3
27	A2	I	アドレスビット2	A2	I	アドレスビット2
28	A1	I	アドレスビット1	A1	I	アドレスビット1
29	A0	I	アドレスビット0	A0	I	アドレスビット0
30	D0	I/O	データビット0	D0	I/O	データビット0
31	D1	I/O	データビット1	D1	I/O	データビット1
32	D2	I/O	データビット2	D2	I/O	データビット2
33	WP	0	ライトプロテクト	I0IS16#	0	16bit I/Oポート
34	GND	—	グランド	GND	—	グランド

表 5.1(2) PC カードインターフェースコネクタ 信号配置

ピン	メモリカード			I/Oカード		
	信号名	I/O	機能	信号名	I/O	機能
35	GND	—	グランド	GND	—	グランド
36	CD1#	○	カード検出	CD1#	○	カード検出
37	D11	I/O	データビット11	D11	I/O	データビット11
38	D12	I/O	データビット12	D12	I/O	データビット12
39	D13	I/O	データビット13	D13	I/O	データビット13
40	D14	I/O	データビット14	D14	I/O	データビット14
41	D15	I/O	データビット15	D15	I/O	データビット15
42	CE2#	I	カードイネーブル	CE2#	I	カードイネーブル
43	VS1#	○	電圧感知	VS1#	○	電圧感知
44	RFU	—	予約	IORD#	I	I/Oリード
45	RFU	—	予約	IOWR#	I	I/Oライト
46	A17	I	アドレスビット17	A17	I	アドレスビット17
47	A18	I	アドレスビット18	A18	I	アドレスビット18
48	A19	I	アドレスビット19	A19	I	アドレスビット19
49	A20	I	アドレスビット20	A20	I	アドレスビット20
50	A21	I	アドレスビット21	A21	I	アドレスビット21
51	Vcc	—	供給電源	Vcc	—	供給電源
52	VPP2	—	プログラミング供給電源	VPP2	—	プログラミング供給電源
53	A22	I	アドレスビット22	A22	I	アドレスビット22
54	A23	I	アドレスビット23	A23	I	アドレスビット23
55	A24	I	アドレスビット24	A24	I	アドレスビット24
56	A25	I	アドレスビット25	A25	I	アドレスビット25
57	VS2#	○	電圧感知	VS2#	○	電圧感知
58	RESET	I	カードリセット	RESET	I	カードリセット
59	WAIT#	○	バスサイクル延長	WAIT#	○	バスサイクル延長
60	RFU	—	予約	INPACK#	○	入力ポート応答
61	REG#	I	レジスタ選択	REG#	I	レジスタ選択
62	BVD2	○	バッテリ電圧検出	SPKR#	○	オーディオデジタル波形
63	BVD1	○	バッテリ電圧検出	STSCHG#	○	カードステータス変更
64	D8	I/O	データビット8	D8	I/O	データビット8
65	D9	I/O	データビット9	D9	I/O	データビット9
66	D10	I/O	データビット10	D10	I/O	データビット10
67	CD2#	0	カード検出	CD2#	0	カード検出
68	GND	—	グランド	GND	—	グランド

5.1.3 レジスタマップ

表5.2にPCMCIAコントローラのレジスタマップを示します。すべてのレジスタはワードサイズでアクセスして下さい。

表 5.2 PCMCIA コントローラレジスタマップ

アドレス	初期値	レジスタ名
H' B83FFFE4	H' 0000	モードレジスタ
H' B83FFFE6	H' 000C	オプションレジスタ
H' B83FFFE8	H' 03BF	カードステータスレジスタ
H' B83FFFEA	H' 0000	割り込み要因レジスタ
H' B83FFFEC	H' 0000	割り込み制御レジスタ
H' B83FFFEE	H' 0000	カード電源制御レジスタ
H' B83FFFF0	H' 07FC	メモリウインド0 コントロールレジスタ1
H' B83FFFF2	H' 07FC	メモリウインド1 コントロールレジスタ1
H' B83FFFF4	H' 07FC	I/Oウインド コントロールレジスタ1
H' B83FFFF6	H' 0000	メモリウインド0 コントロールレジスタ2
H' B83FFFF8	H' 0000	メモリウインド1 コントロールレジスタ2
H' B83FFFFA	H' 0000	I/Oウインド コントロールレジスタ2
H' B83FFFFC	H' 0000	カードコントロールレジスタ
H' B83FFFFE	H' 5333	チップ情報レジスタ

5.2 USBホスト

5.2.1 ブロック説明

図5-2にUSBホスト制御ブロックを示します。図5-2に示すように、NEC株式会社製USBホストコントローラ(uPD720100AS)を使用しています。このUSBコントローラは、USBバージョン2.0と1.1をサポートしています。コントローラの特徴は以下のとおりです。

- (1) OpenHCIバージョン1.0aレジスタセット準拠
- (2) USBバージョン2.0準拠
- (3) ルートハブ機能
- (4) ロウスピード(1.5Mbps)、フルスピード(12Mbps)とハイスピード(480Mbps)をサポート
- (5) SH7751Rとの接続はPCIバス(32bit 33MHz)

その他の詳細仕様は、uPD720100ASのハードウェアマニュアルを参照して下さい。

NECエレクトロニクス株式会社社ホームページ：<http://www.necel.com/usb/ja/>




図 5.2 USB ホスト制御ブロック

5.2.2 コネクタピン配置

図5.3にUSBホストコネクタ(CN7)のピン配置を示します。




図 5.3 USB ホストコネクタ (CN7) のピン配置

5.2.3 レジスタマップ

表5.3にSH7751R内蔵USBホストコントローラのレジスタマップを示します。

表 5.3 USB ホストコンローラレジスタ

アドレス	初期値	レジスタ名
H' 00000000	H' 00000010	HcRevisionレジスタ
H' 00000004	H' 00000000	HcControlレジスタ
H' 00000008	H' 00000000	HcCommandStatusレジスタ
H' 0000000C	H' 00000000	HcInterruptStatusレジスタ
H' 00000010	H' 00000000	HcInterruptEnableレジスタ
H' 00000014	H' 00000000	HcInterruptDisableレジスタ
H' 00000018	H' 00000000	HcHCCAレジスタ
H' 0000001C	H' 00000000	HcPeriodCurrentEDレジスタ
H' 00000020	H' 00000000	HcControlHeadEDレジスタ
H' 00000024	H' 00000000	HcControlCurrentEDレジスタ
H' 00000028	H' 00000000	HcBulkHeadEDレジスタ
H' 0000002C	H' 00000000	HcBulkCurrentEDレジスタ
H' 00000030	H' 00000000	HcDonrHeadEDレジスタ
H' 00000034	H' 00002EDF	HcFmIntervalレジスタ
H' 00000038	H' 00000000	HcFrameRemainingレジスタ
H' 0000003C	H' 00000000	HcFmNumberレジスタ
H' 00000040	H' 00000000	HcPeriodicStartレジスタ
H' 00000044	H' 00000628	HcLSThresholdレジスタ
H' 00000048	H' 02001202	HcRhDescriptorAレジスタ
H' 0000004C	H' 00000000	HcRhDescriptorBレジスタ
H' 00000050	H' 00000000	HcRhStatusレジスタ
H' 00000054	H' 00000100	HcRhPortStatus1レジスタ
H' 00000058	H' 00000100	HcRhPortStatus2レジスタ

5.3 UART

5.3.1 ブロック説明

図5.4にUART制御ブロックを示します。図5.4に示すように、UART制御ブロックには、コントローラ（EXAR製ST16C2550）、RS232Cインターフェースドライバ及び15ピンコネクタ（CN1）を搭載しています。コントローラの動作クロックとして、電源コントローラ（H8/3048F - ONE）から出力される7.3728MHzを使用し、転送スピードはこのクロックを基準に生成されます。

コントローラには、2チャネルのUARTが搭載されています。チャネルAは、電源コントローラ（H8/3048F - ONE）との通信に使用します。チャネルBは、RS232Cレベルで15ピンコネクタ（CN1）と接続していますので、PCと接続しデバッグインターフェースとして使用することができます。

また、コントローラからの割込みを、チャネルA(INTA)はSH7751RのIRL4、チャネルB(INTB)はSH7751RのIRL11に接続しています。

その他詳細は、EXAR製ST16C2550のマニュアルを参照して下さい。

EXARホームページ：<http://www.exar.com/>





図 5.4 シリアルインタフェースブロック

5.3.2 コネクタピン配置

図5.5に15ピンシリアルコネクタ(CN1)のピン配置を示します。



Pin No	信号名
1	GND
2	TxD
3	RxD
4	GND
5	RTS
6	CTS
7	GND
8	Reserved
9	Reserved
10	Reserved
11	Reserved
12	Reserved
13	Reserved
14	Reserved
15	Reserved

図5.5 15ピンシリアルコネクタ(CN1)のピン配置

5.3.3 レジスタマップ

表5.4、表5.5にシリアルコントローラのレジスタマップを示します。

すべてのレジスタは、ワードサイズでアクセスして下さい。ワードサイズでアクセスすると、下位8ビット(D7~D0)のデータが有効になります。

表5.4 シリアルコントローラレジスタマップ(チャンネルA)

アドレス	初期値	レジスタ名(リード時)	レジスタ名(ライト時)	備考
H' BA000000	-	RHR (Receive Holding Register)	THR (Transfer Holding Register)	LCR bit7=0
H' BA000000	-	DLL (LSB of Divisor Latch)	DLL (LSB of Divisor Latch)	LCR bit7=1
H' BA000002	H' 00	IER (Interrupt Enable Register)	IER (Interrupt Enable Register)	LCR bit7=0
H' BA000002	-	DLM (MSB of Divisor Latch)	DLM (MSB of Divisor Latch)	LCR bit7=1
H' BA000004	H' 01	ISR (Interrupt Status Register)	FCR (FIFO Control Register)	
H' BA000006	H' 00	LCR (Line Control Register)	LCR (Line Control Register)	
H' BA000008	H' 00	MCR (Modem Control Register)	MCR (Modem Control Register)	
H' BA00000A	H' 60	LSR (Line Status Register)	N.A	
H' BA00000C	H' X0	MSR (Modem Status Register)	N.A	
H' BA00000E	H' FF	SPR (Scratchpad Register)	SPR (Scratchpad Register)	

表 5.5 シリアルコントローラレジスタマップ (チャンネルB)

アドレス	初期値	レジスタ名(リード時)	レジスタ名(ライト時)	備考
H' BA800000	-	RHR (Receive Holding Register)	THR (Transfer Holding Register)	LCR bit7=0
H' BA800000	-	DLL (LSB of Divisor Latch)	DLL (LSB of Divisor Latch)	LCR bit7=1
H' BA800002	H' 00	IER (Interrupt Enable Register)	IER (Interrupt Enable Register)	LCR bit7=0
H' BA800002	-	DLM (MSB of Divisor Latch)	DLM (MSB of Divisor Latch)	LCR bit7=1
H' BA800004	H' 01	ISR (Interrupt Status Register)	FCR (FIFO Control Register)	
H' BA800006	H' 00	LCR (Line Control Register)	LCR (Line Control Register)	
H' BA800008	H' 00	MCR (Modem Control Register)	MCR (Modem Control Register)	
H' BA80000A	H' 60	LSR (Line Status Register)	N. A	
H' BA80000C	H' X0	MSR (Modem Status Register)	N. A	
H' BA80000E	H' FF	SPR (Scratchpad Register)	SPR (Scratchpad Register)	

5.4 LCD

5.4.1 ブロック説明

図5.6にLCD制御ブロックを示します。図5.6に示すように、EPSON株式会社製LCDコントローラ：S1D13806F00Aを使用し、LCDボードにLCDパネル(TFT液晶)を搭載しており、16ビットRGBデータ、QVGAサイズ(240x320)の表示が可能です。また、LCD表示用のVideo RAMには、LCDコントローラ内蔵のSDRAMを使用します。

LCDコントローラからSH7751Rに対して、フレーム信号(Vsync)割込みを接続しています。この割込みの許可／禁止はFPGA内部のレジスタで行います。詳細は、「7.2 FPGA(U7)内の各種制御レジスタ」を参照して下さい。

表示データは、LCDコントローラの内蔵SDRAM上に座標(0, 0)、(1, 0)、(239, 319)の順で格納し、LCDパネルの表示位置は、左上が原点(0, 0)のデータ、右下が座標(239, 319)のデータとなります。

LCDパネルのフロントライトは、電源コントローラにより消灯／点灯することができます。フロントライトの制御に関しては、「6. 電源コントローラ」を参照して下さい。また、LCDコントローラ詳細については、S1D13806シリーズテクニカルマニュアルを参照して下さい。

EPSON株式会社ホームページ：<http://www.epsondevice.com/>




図 5.6 LCD 制御ブロック

5.4.2 コネクタピン配置

図5.7にLCDインターフェースコネクタ(CN5、CN6)のピン配置図を、表5.6、表5.7に信号配置を示します。




図5.7 LCDインターフェースコネクタ(CN5、CN6)のピン配置

表5.6 LCDインターフェースコネクタ(CN5)の信号配置

Pin No.	信号名	I/O	備考	Pin No.	信号名	I/O	備考
1	VBAT	-	電源	21	LCD13	OUT	LCDC
2	VBAT	-	電源	22	LCD14	OUT	LCDC
3	VBAT	-	電源	23	LCD15	OUT	LCDC
4	VBAT	-	電源	24	GND	-	電源
5	N.C	-	未使用	25	GND	-	電源
6	LCD0	OUT	LCDC	26	CL1	OUT	LCDC
7	LCD1	OUT	LCDC	27	CL2	OUT	LCDC
8	LCD2	OUT	LCDC	28	DON	OUT	LCDC
9	LCD3	OUT	LCDC	29	M_DISP	OUT	LCDC
10	LCD4	OUT	LCDC	30	FLM	OUT	LCDC
11	LCD5	OUT	LCDC	31	VEPWC	OUT	LCDC
12	LCD6	OUT	LCDC	32	VCPWC	OUT	LCDC
13	LCD7	OUT	LCDC	33	NC	-	未使用
14	GND	-	電源	34	GND	-	電源
15	GND	-	電源	35	GND	-	電源
16	LCD8	OUT	LCDC	36	IR_IN	IN	リモコン
17	LCD9	OUT	LCDC	37	3.3V	-	電源
18	LCD10	OUT	LCDC	38	3.3V	-	電源
19	LCD11	OUT	LCDC	39	3.3V	-	電源
20	LCD12	OUT	LCDC	40	3.3V	-	電源

表 5.7 LCD インタフェースコネクタ (CN6) の信号配置

Pin No.	信号名	I/O	備考	Pin No.	信号名	I/O	信号名
1	GND	—	電源	13	~PAD_CS	OUT	PAD_I/F
2	GND	—	電源	14	~PAD_IRQ	IN	PAD_I/F
3	KEY_IN0	IN	KEY_I/F	15	PAD_DIN	OUT	PAD_I/F
4	KEY_IN1	IN	KEY_I/F	16	PAD_DOUT	IN	PAD_I/F
5	KEY_IN2	IN	KEY_I/F	17	PAD_DCLK	OUT	PAD_I/F
6	KEY_IN3	IN	KEY_I/F	18	~RESET	OUT	リセット
7	KEY_IN4	IN	KEY_I/F	19	~LCD_FLON	OUT	LCD電源
8	KEY_OUT0	OUT	KEY_I/F	20	~LCD_PWRDY	IN	LCD電源
9	KEY_OUT1	OUT	KEY_I/F	21	GND	—	電源
10	KEY_OUT2	OUT	KEY_I/F	22	GND	—	電源
11	GND	—	電源	23	3.3VSB	—	電源
12	GND	—	電源	24	3.3VSB	—	電源

5.4.3 レジスタマップ

表5.8に、LCDコントローラのレジスタマップを示します。

LCDコントローラのオンチップレジスタの詳細についてはS1D13806シリーズテクニカルマニュアルを参照して下さい。

表 5.8 LCD コントローラレジスタ

アドレス	レジスタ名
H' A8000000 ～ H' A80001FF	オンチップレジスタ
H' A8000200 ～ H' A8000FFF	予約エリア
H' A8001000 ～ H' A8001FFF	Media Plugレジスタ
H' A8002000 ～ H' A80FFFFF	予約エリア
H' A8100000 ～ H' A833FFFF	ディスプレイバッファ
H' A8340000 ～ H' A83FFFFFF	使用不可エリア

5.5 音源

5.5.1 ブロック説明

図5.8に、音源制御ブロックを示します。図5.8に示すように、FPGAにて構成されたシリアルI/Oコントローラ(S10F)を使用し、デジタルオーディオ用A/D、D/Aコンバータ(旭化成株式会社製 AK4550)を搭載し、出力用ミニジャック(CN16)に接続されたヘッドフォンへの音源出力、入出力用ミニジャック(CN15)に接続されたイヤホンマイクからの音源入出力が可能です。なお、ヘッドフォン出力はステレオ出力、イヤホンマイク入出力はRchのみを使用したモノラル入出力です。

電子ボリュームを接続しており、音源出力時にボリューム調整が可能です。電子ボリュームの制御は、電源コントローラが制御します。詳細は、「6. 電源コントローラ」を参照して下さい。

S10FとAK4550へのマスタクロック(MCLK)は、11.2896MHz固定でサンプリングレートは44.1kHzです。

図5.9に、AK4550のパワーオンシーケンスを示します。S10FとAK4550のパワーダウンピン(PWAD, PWDA)を接続しており、AK4550のパワーオン制御が可能です。T-Engineボードの電源投入時にパワーオンシーケンスを行う必要があります。制御方法は下記のとおりです。

S10FのCODECRSTからLow出力することでAK4550のPWAD端子、PWDA端子にLowを入力し、パワーダウン状態にします。この期間を150ns以上保持し、その後S10FのCODECRSTからHigh出力することでAK4550のPWAD端子、PWDA端子にHighを入力し、通常動作状態にします。

T-Engineボードマイク入力とヘッドフォン出力特性は、以下のとおりです。

- ・マイク入力
 - インピーダンス: 2.2kΩ
 - 感度: -51dB/Pa
- ・ヘッドフォン出力
 - インピーダンス: 32Ω

その他の詳細仕様は、旭化成マイクロシステム株式会社製AK4550のマニュアルを参照して下さい。

旭化成マイクロシステム株式会社ホームページ：<http://www.asahi-kasei.co.jp/akm/>




図 5.8 音源制御ブロック




図 5.9 AK4550 パワーオンシーケンス

5.5.2 コネクタピン配置

図5.10に音源入出力ミニジャック(CN15、CN16)のピン配置を、表5.9、表5.10に音源入出力ミニジャック(CN15、CN16)の信号配置を示します。




図 5.10 音源入出力ミニジャック(CN15、CN16)のピン配置

表 5.9 音源入出力ミニジャック(CN15)の信号配置

Pin No	信号名
1	GND
2	R-IN
3	R-OUT
4	MIC-IN
5	HP_SENSE

表 5.10 音源出力ミニジャック(CN16)の信号配置

Pin No	信号名
1	GND
2	L-OUT
3	R-OUT
4	HP_SENSE
5	NC

5.5.3 レジスタマップ

表5.11に、S10Fのレジスタマップを示します。

表 5.11 S10F コントローラレジスタ

レジスタ略称	アドレス	R/W	初期値	アクセスサイズ
SIMDR	H' BB000000	R/W	H' 0000	16
SICTR	H' BB000004	R/W	H' 0000	16
SISTR	H' BB000006	R/W	H' 3400	16
SITFCTR	H' BB000008	R/W	H' 0000	16
SIRFCTR	H' BB00000A	R/W	H' 0000	16
SIIER	H' BB00000C	R/W	H' 0000	16
SIFRDR	H' BB000010	R	H' 0000	16
SIFTDR	H' BB000014	W	H' 0000	16
SIMCTR	H' BB000020	R/W	H' 0000	16
SIIDRA	H' BB0000F8	R	H' 5950	16
SIIDRB	H' BB0000FA	R	H' 4131	16
SIIDRC	H' BB0000FC	R	H' 3032	16
SIIDRD	H' BB0000FE	R	H' 3300	16

5.5.3.1 レジスタ詳細

下記にS10Fレジスタの詳細を示します。

名称：シリアルモードレジスタ (SIMDR)

アドレス：H' BB000000

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	—	TE DG	RE DG	—	—	—	RSM	—	TM	SE	DL	—	—	—	L0 OP
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R/W	R/W	R	R	R	R/W	R	R/W	R/W	R/W	R	R	R	R/W

bit15~14、11~9、7、3~1：予約ビット (Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit13：送信クロックエッジ選択 (TEDG)

送信データの出力タイミングを立ち上がり／立ち下がりエッジのどちらにするかを設定します。

ビット13	説明
TEDG	説明
0	立ち上がりエッジで送信データを出力します(初期値)
1	立ち下がりエッジで送信データを出力します

bit12：受信クロックエッジ選択 (REDG)

受信データの取り込みタイミングを立ち上がり／立ち下がりエッジのどちらにするかを設定します。

ビット12	説明
REDG	説明
0	立ち下がりエッジで受信データを取り込みます(初期値)
1	立ち上がりエッジで受信データを取り込みます

bit8 : 受信テスト用モード(RSM)

受信ブロックのテスト用のモード設定ビットです。

通常は ‘0’ 設定して下さい。

ビット8	説明
RSM	
0	通常動作(初期値)
1	テストモード

bit6 : 転送モード(TM)

S10Fの転送モードを選択します。初期設定時に、必ずAUDIOモードに設定して下さい。

ビット6	説明
TM	
0	S10モード(初期値)
1	AUDIOモード

bit5 : シングル転送イネーブル(SE)

S10Fの転送をシングル転送とするか、連続転送とするかを選択します。

ビット5	説明
SE	
0	連続転送モード(初期値)
1	シングル転送モード

bit4 : 転送データサイズ(DL)

転送するデータのビット長を指定します。通常は、‘1’(16ビット長)に設定して下さい。

ビット4	説明
DL	
0	8bit長(初期値)
1	16bit長

bit0 : ループバック(LOOP)

S10Fのテスト用のループバック機能を設定します。

ビット0	説明
LOOP	
0	通常動作(初期値)
1	ループバック動作

名称：シリアルコントロールレジスタ(SICTR)

アドレス：H' BB000004

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	TE	RE	—	—	DA RST	AD RST	—	—	TF RST	RF RST
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R/W	R/W

bit15~10、7~6、3~2：予約ビット(Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit9：送信イネーブル(TE)

このビットの設定は、次のフレームの先頭でかつ送信FIFOに有効なデータが格納されているときに有効となります。「1」設定が有効になると、SIOFはSIFCTRレジスタのTFWMビットの設定に従い、送信転送要求を発行します。送信FIFOにデータが格納されると、SIOFTXDから送信データの送出を開始します。このビットは送信リセット時に初期化されます。

ビット9		
TE	説明	
0	SIOFTXDのデータ送出を許可しない（‘0’を出力する）（初期値）	
1	SIOFTXDのデータ送出を許可する	

bit8：受信イネーブル(RE)

このビットの設定は、次のフレームの先頭時に有効となります。「1」設定が有効になると、SIOFはSIOFRXDからの受信データの取り込みを開始します。受信FIFOにデータが格納されると、SIFCTRレジスタのRFWMビットの設定に従い、受信転送要求を発行します。このビットは受信リセット時に初期化されます。

ビット8		
RE	説明	
0	SIOFRXDのデータ受信を許可しない（初期値）	
1	SIOFRXDのデータ送出を許可する	

bit5：音声出力リセット(DARST)

SIOFに接続されるCODECの音声出力側のリセット信号を制御します。

ビット5		
DARST	説明	
0	CODEC(音声出力)をリセットする（初期値）	
1	CODEC(音声出力)のリセット解除	

bit4：音声入力リセット(ADRST)

SIOFに接続されるCODECの音声入力側のリセット信号を制御します。

ビット4		
DARST	説明	
0	CODEC(音声入力)をリセットする（初期値）	
1	CODEC(音声入力)のリセット解除	

bit1 : 送信FIFOリセット (TFRST)

送信FIFOのリセットを行います。

このビットにより、送信FIFOのリードポインタとライトポインタが初期化されます。

ビット1	説明
TFRST	
0	送信FIFOをリセットしない(初期値)
1	送信FIFOをリセットする

bit0 : 受信FIFOリセット (RFRST)

受信FIFOのリセットを行います。

このビットにより、受信FIFOのリードポインタとライトポインタが初期化されます。

ビット0	説明
RFRST	
0	受信FIFOをリセットしない(初期値)
1	受信FIFOをリセットする

名称 : ステータスレジスタ (SISTR)

アドレス : H' BB000006

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	TF EMP	TD REQ	-	-	RF FULL	RD REQ	-	-	-	-	TF OVR	TF UDR	RF UDR	RF OVR
初期値	0	0	1	1	0	1	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W

bit15~14、11~10、7~4 : 予約ビット (Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit13 : 送信データエンプティ (TFEMP)

送信FIFOの状態を表します。

ビット13	説明
TFEMP	
0	送信FIFOがエンプティでない
1	送信FIFOがエンプティである(初期値)

bit12 : 送信データ転送リクエスト (TDREQ)

送信FIFOの空き領域がSITFCRレジスタのTFWM[2:0]ビットで指定したサイズ以上になったことを表します。

ビット12	説明
TDREQ	
0	送信FIFOの空き領域がSITFCRレジスタのTFWMビットによる設定値を超えていない
1	送信FIFOの空き領域がSITFCRレジスタのTFWMビットによる設定値を超えている(初期値)

bit9 : 受信データフル(RFFULL)

受信FIFOの状態を表します。

ビット	説明
RFFULL	受信FIFOがフルでない(初期値)
1	受信FIFOがフルである

bit8 : 受信データ転送リクエスト(RDREQ)

受信FIFOの有効領域がSIRFCRレジスタのRFWM[2:0]ビットで指定したサイズ以上になったことを表します。

ビット8	説明
RDREQ	受信FIFOの有効領域がSIRFCRレジスタのRFWMビットによる設定値を越えていない(初期値)
1	受信FIFOの有効領域がSIRFCRレジスタのRFWMビットによる設定値を越えている

bit3 : 送信FIFOオーバーラン(TFOVR)

送信FIFOがフル時にSIFTDRレジスタへの書き込みが発生したことを表します。

送信オーバーラン時、S10Fはオーバーランとなった書き込みを無効とします。

このビットはSICTRレジスタのTEビットが‘1’時に有効になります。‘0’を書き込むと、内容がクリアされます。

S11ERのTFOVREビットが‘1’の場合、割込みが発生します。

ビット3	説明
TFOVR	送信FIFOオーバーランエラー未発生(初期値)
1	送信FIFOオーバーランエラー発生

bit2 : 送信FIFOアンダーラン(TFUDR)

送信FIFOがエンプティ時に送信動作による読み出しが発生し、送信アンダーランエラーが発生したことを表します。

このビットはSICTRレジスタのTEビットが‘1’時に有効になります。‘0’を書き込むと、内容がクリアされます。

S11ERのTFUDREビットが‘1’の場合、割込みが発生します。

ビット2	説明
TFUDR	送信FIFOアンダーランエラー未発生(初期値)
1	送信FIFOアンダーランエラー発生

bit1 : 受信FIFOアンダーラン(RFUDR)

受信FIFOがエンプティ時にSIFRDRレジスタの読み出しが発生したことを表します。

受信アンダーラン時、SIFRDRから読み出したデータは保証されません。

このビットはSICTRレジスタのREビットが‘1’時に有効になります。‘0’を書き込むと、内容がクリアされます。

SIIERのRFUDREビットが‘1’の場合、割込みが発生します。

ビット1	説明
0	受信FIFOアンダーランエラー未発生(初期値)
1	受信FIFOアンダーランエラー発生

bit0 : 受信FIFOオーバーラン(RFOVR)

受信FIFOがフル時に受信動作による書き込みが発生し、受信オーバーランエラーが発生したことを表します。

このビットはSICTRレジスタのREビットが‘1’時に有効になります。‘0’を書き込むと、内容がクリアされます。

SIIERのRFOVREビットが‘1’の場合、割込みが発生します。

ビット0	説明
0	受信FIFOオーバーランエラー未発生(初期値)
1	受信FIFOオーバーランエラー発生

名称：送信FIFOコントロールレジスタ(SITFCTR)

アドレス：H' BB000008

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	TF WM2	TF WM1	TF WM0	—	—	—	TF UA8	TF UA7	TF UA6	TF UA5	TF UA4	TF UA3	TF UA2	TF UA1	TF UA0
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R/W	R/W	R/W	R	R	R	R	R	R	R	R	R	R	R	R

bit15、11~9：予約ビット(Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit14~12：送信FIFOウォーターマーク(TFWM2~0)

送信FIFOの転送要求はSISTRのTDREQビットで行います。このビットへの設定に関わらず、送信FIFOは常に256段のFIFOとして動作します。

ビット14	ビット13	ビット12	説明
TFWM2	TFWM1	TFWM0	
0	0	0	送信FIFOの空き領域が256段の時に転送要求を発行する(初期値)
1	0	0	送信FIFOの空き領域が192段以上の時に転送要求を発行する
1	0	1	送信FIFOの空き領域が128段以上の時に転送要求を発行する
1	1	0	送信FIFOの空き領域が64段以上の時に転送要求を発行する
1	1	1	送信FIFOの空き領域が1段以上の時に転送要求を発行する

bit8~0：送信FIFO使用数(TFU A8~0)

送信FIFO上に存在する有効データ数を表します。

名称：受信FIFOコントロールレジスタ (SIRFCTR)

アドレス：H' BB00000A

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	RF WM2	RF WM1	RF WM0	—	—	—	RF UA8	RF UA7	RF UA6	RF UA5	RF UA4	RF UA3	RF UA2	RF UA1	RF UA0
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R/W	R/W	R/W	R	R	R	R	R	R	R	R	R	R	R	R

bit15、11~9：予約ビット(Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit14~12：受信FIFOウォーターマーク (RFWM2~0)

受信FIFOの転送要求はSISTRのRDREQビットで行います。このビットへの設定に関わらず、受信FIFOは常に256段のFIFOとして動作を行います。

ビット14	ビット13	ビット12	説明
RFWM2	RFWM1	RFWM0	
0	0	0	受信FIFOの有効領域が1段以上の時に転送要求を発行する(初期値)
1	0	0	受信FIFOの有効領域が64段以上の時に転送要求を発行する
1	0	1	受信FIFOの有効領域が128段以上の時に転送要求を発行する
1	1	0	受信FIFOの有効領域が192段以上の時に転送要求を発行する
1	1	1	受信FIFOの有効領域が256段の時に転送要求を発行する

bit8~0：受信FIFO使用数 (RFUA8~0)

受信FIFO上に存在する有効データ数を表します。

名称：割込み許可レジスタ (SIIER)

アドレス：H' BB00000C

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	—	TF EMPE	TD REQE	—	—	RF FULLE	RD REQE	—	—	—	—	TFO VRE	TFU DRE	RFU DRE	RFO VRE
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R/W	R/W	R	R	R/W	R/W	R	R	R	R	R/W	R/W	R/W	R/W

bit15~14、11~10、7~4：予約ビット(Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit13：送信FIFOエンプティイネーブル (TFEMPE)

ビット13	説明
TFEMPE	
0	送信FIFOエンプティによる割込みを許可しない(初期値)
1	送信FIFOエンプティによる割込みを許可する

bit12 : 送信データ転送リクエストイネーブル(TDREQE)

ビット12	
TDREQE	説明
0	送信データ転送リクエストによる割込みを許可しない(初期値)
1	送信データ転送リクエストによる割込みを許可する

bit9 : 受信FIFOフルイネーブル(RFFULLE)

ビット9	
RFFULLE	説明
0	受信FIFOフルによる割込みを許可しない(初期値)
1	受信FIFOフルによる割込みを許可する

bit8 : 受信データ転送リクエストイネーブル(RDREQE)

ビット8	
RDREQE	説明
0	受信データ転送リクエストによる割込みを許可しない(初期値)
1	受信データ転送リクエストによる割込みを許可する

bit3 : 送信FIFOオーバーランイネーブル(TFOVRE)

ビット3	
TFOVRE	説明
0	送信FIFOオーバーランによる割込みを許可しない(初期値)
1	送信FIFOオーバーランによる割込みを許可する

bit2 : 送信FIFOアンダーランイネーブル(TFUDRE)

ビット2	
TFUDRE	説明
0	送信FIFOアンダーランによる割込みを許可しない(初期値)
1	送信FIFOアンダーランによる割込みを許可する

bit1 : 受信FIFOアンダーランイネーブル(RFUDRE)

ビット1	
RFUDRE	説明
0	受信FIFOアンダーランによる割込みを許可しない(初期値)
1	受信FIFOアンダーランによる割込みを許可する

bit0 : 受信FIFOオーバーランイネーブル(RFOVRE)

ビット0	
RFOVRE	説明
0	受信FIFOオーバーランによる割込みを許可しない(初期値)
1	受信FIFOオーバーランによる割込みを許可する

名称：受信データレジスタ (SIFRDR)

アドレス：H' BB000010

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	FRD15	FRD14	FRD13	FRD1 2	FRD1 1	FRD1 0	FRD9	FRD8	FRD7	FRD6	FRD5	FRD4	FRD3	FRD2	FRD1	FRD0
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0：受信データ (FRD15~0)

S10FRXDから受信したデータを格納します。受信FIFOには、Lchデータ、Rchデータの順に格納されています。そのため、1データ受信する場合はステレオ、モノラルに関わらずこのレジスタを2回リードして下さい。

名称：送信データレジスタ (SIFTDR)

アドレス：H' BB000014

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	FTD15	FTD14	FTD13	FTD1 2	FTD1 1	FTD1 0	FTD9	FTD8	FTD7	FTD6	FTD5	FTD4	FTD3	FTD2	FTD1	FTD0
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0：送信データ (FTD15~0)

S10FTXDから送信するデータを格納します。送信FIFOには、Lchデータ、Rchデータの順に格納されます。そのため、1データ送信する場合はステレオ、モノラルに関わらずこのレジスタに2回ライトして下さい。

名称：SIMカード制御レジスタ (SIMCTR)

アドレス：H' BB000020

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	SIMRST
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W

bit15~1：予約ビット (Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit0 : SIMカードリセット (SIMRST)

SIMカードのリセット信号を制御します。

ビット0	説明
SIMRST	説明
0	SIMカードをリセットする(初期値)
1	SIMカードのリセット解除

名称 : SIOF IDレジスタA(SI IIDRA)

アドレス : H' BB0000F8

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDA15 4	IDA1 3	IDA1 2	IDA1 1	IDA1 0	IDA9	IDA8	IDA7	IDA6	IDA5	IDA4	IDA3	IDA2	IDA1	IDA0	
初期値	0	1	0	1	1	0	0	1	0	1	0	1	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDA15~0)

リードした場合、0x5950がリードされます。

ライト動作は無効です。

名称 : SIOF IDレジスタB(SI IIDRB)

アドレス : H' BB0000FA

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDB1 5	IDB1 4	IDB1 3	IDB1 2	IDB1 1	IDB1 0	IDB9	IDB8	IDB7	IDB6	IDB5	IDB4	IDB3	IDB2	IDB1	IDB0
初期値	0	1	0	1	1	0	0	1	0	1	0	1	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDB15~0)

リードした場合、0x4131がリードされます。

ライト動作は無効です。

名称 : SIOF IDレジスタC(SI IIDRC)

アドレス : H' BB0000FC

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDC1 5	IDC1 4	IDC1 3	IDC1 2	IDC1 1	IDC1 0	IDC9	IDC8	IDC7	IDC6	IDC5	IDC4	IDC3	IDC2	IDC1	IDC0
初期値	0	1	0	1	1	0	0	1	0	1	0	1	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDC15~0)

リードした場合、0x3032がリードされます。

ライト動作は無効です。

名称 : SIOF IDレジスタD(SI IIDRD)

アドレス : H' BB0000FE

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDD1 5	IDD1 4	IDD1 3	IDD1 2	IDD1 1	IDD1 0	IDD9	IDD8	IDD7	IDD6	IDD5	IDD4	IDD3	IDD2	IDD1	IDD0
初期値	0	1	0	1	1	0	0	1	0	1	0	1	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDD15~0)

リードした場合、0x3300がリードされます。

ライト動作は無効です。

5.6 eTRONインターフェース

5.6.1 ブロック説明

図5.11に、eTRONインターフェース制御ブロックを示します。図5.11に示すとおり、SH7751R内蔵のスマートカードインターフェースコントローラ(SCI)を使用し、電源、レベル変換器(LTC1555LEGN-1.8)および8ピンコネクタ(CN4)を搭載しており、eTRONインターフェースコネクタ(CN4)に挿されたeTRONカードとの通信が可能です。

FPGA内部のSIMCTRレジスタによりeTRONカードのリセット制御が可能です。制御方法は下記のとおりです。

SIMCTRからLow出力：eTRONカードのリセット端子をLow(リセット状態)

SIMCTRからHigh出力：eTRONカードのリセット端子をHigh(通常状態)

eTRONカードへの電源は、電源コントローラ(H8/3048F-ONE)で制御しますが、T-Engineボードの電源がオン状態の時は、常に電源供給状態になっています。eTRONカードの抜き差しは、必ずT-Engineボードの電源がオフ状態の時に行って下さい。

その他詳細は、SH7751Rのハードウェアマニュアルを参照して下さい。




図 5.11 eTRON インタフェース制御ブロック

5.6.2 コネクタピン配置

図5.12にSIMカードインターフェースコネクタ(CN4)のピン配置を、表5.12にSIMカードインターフェースコネクタ(CN4)の信号配置を示します。




図 5.12 eTRON インタフェースコネクタ (CN4) のピン配置

表 5.12 eTRON インタフェースコネクタ (CN4) の信号配置

Pin No	信号名
1	C1:VCC
2	C2:RST
3	C3:CLK
4	C4:※1
5	C5:GND
6	C6:VPP
7	C7:I/O
8	C8:※1

※1:PinNo4、8は、ボードテスト用のコネクタ(CN13)に接続されていますので使用しないで下さい。

5.6.3 レジスタマップ

表5.13にSH7751R内蔵のスマートカードインターフェース(SCI)コントローラのレジスタマップとFPGA内部のSIMCTRレジスタを示します。なお、SIMCTRレジスタへのアクセスは、ワードサイズで行って下さい。SIMCTRレジスタの詳細は、「5.5.3.1 レジスタ詳細」を参照して下さい。

表 5.13 スマートカードインターフェースレジスタマップ

アドレス	初期値	レジスタ名
H' FFE00000	H' 00	シリアルモードレジスタ
H' FFE00004	H' FF	ビットレートレジスタ
H' FFE00008	H' 00	シリアルコントロールレジスタ
H' FFE0000C	H' FF	トランスマットデータレジスタ
H' FFE00010	H' 84	シリアルステータスレジスタ
H' FFE00014	H' 00	レシーブデータレジスタ
H' FFE00018	H' 00	スマートカードモードレジスタ
H' FFE0001C	H' 00	シリアルポートレジスタ
H' BB000020	H' 0000	SIMカード制御レジスタ

第6章 電源コントローラ

6.1 電源コントローラの機能

電源コントローラH8/3048F-ONE（以下、電源コントローラと略す）は、内蔵メモリ上に書き込まれたファームウェアにより以下の制御を行います。以下の機能は、SH7751RからUART chA経由で制御することができます。図6.1に電源コントローラブロック図を示します。

- (1) RTC（リアルタイムクロック）機能
- (2) システム電源（3.3V、5V）ON/OFF制御機能
- (3) タッチパネル座標位置読み取り機能
- (4) キースイッチ入力機能
- (5) 赤外線リモコンの送受信機能
- (6) 電子ボリューム機能
- (7) シリアルEEPROMの書き込み／読み込み機能




図 6.1 電源コントローラブロック図

⚠ 注意

SH7751Rと電源コントローラの通信方法に関して：

電源コントローラのI/OポートとUARTコントローラ(ST16C2550)の/RTSA, /CTSA端子は、回路上接続していますが、電源コントローラはSH7751Rとの通信の際、ハード制御は行っていません。SH7751Rと電源コントローラの通信方法詳細については、「6.2 SH7751Rと電源コントローラのシリアル通信」を参照して下さい。

6.2 SH7751Rと電源コントローラのシリアル通信

SH7751Rと電源コントローラのシリアル通信について説明します。

6.2.1 シリアルフォーマット

SH7751Rと電源コントローラのシリアル通信のフォーマットを以下に示します。

- (1) モード：調歩同期式
- (2) 速度：38400bit/s
- (3) ストップビット：1bit
- (4) スタートビット：1bit
- (5) パリティビット：なし
- (6) LSBファースト

6.2.2 電源コントローラのレジスタリード手順

SH7751Rから電源コントローラの制御レジスタをリードする手順を以下に示します。

- (1) SH7751Rから電源コントローラへリードコマンドを送信します。
- (2) 電源コントローラからSH7751Rへレスポンスが返されます。

⚠ 注意

コマンド送信に関して：

SH7751Rからコマンドを連続で送信しないで下さい。送信したコマンドに対するレスポンスの受信が終了した後、次のコマンドを送信して下さい。



6.2.3 リードコマンド

リードコマンドのフォーマットを図6.2に示します。

SH7751Rは、開始コード、機能コード、レジスタアドレスの順にリードコマンドを送信します。

(1) 開始コード (1byte)	(2) 機能コード (1byte または 2byte)	(3) レジスタアドレス (2byte)
----------------------	--------------------------------	-------------------------

図 6.2 リードコマンド

(1) 開始コード

0x02固定です。

(2) 機能コード

機能コードの上位4ビットが”1000”のときにリードするデータのサイズを下位4bitで指定します。

図6.3に上位4ビットが”1000”のとき機能コマンドを示します。

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0				データ長

図 6.3 機能コマンド 1byte

機能コードにおける上位4ビットが”1001”的ときにデータ長はリードするデータのサイズを下位12bitを用いて指定します。図6.4に上位4ビットが”1001”的機能コマンドを示します。

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	1												データ長

図 6.4 機能コマンド 2byte

(3) レジスタアドレス

リードするレジスタのアドレスを指定します。

6.2.4 リード時の正常時レスポンス

リードコマンドに対するレスポンスのフォーマットを図6.5に示します。

電源コントローラは、ACKコード、機能コード、レジスタアドレス、データの順にレスポンスを返します。

(1) ACK コード (1byte)	(2) 機能コード (1byteまたは2byte)	(3) レジスタアドレス (2byte)	(4) データ (Nbyte)
------------------------	------------------------------	-------------------------	--------------------

図 6.5 リード時の正常時のレスポンス

(1) ACKコード

ACK(0x06)に固定です。

(2) 機能コード

対応するリードコマンドと同じものを返します。

(3) レジスタアドレス

リードしたレジスタのアドレスを返します。

(4) データ

リードしたデータを返します。サイズは機能コードで指定された値です。

6.2.5 リード時の異常時レスポンス

リードコマンドに対する異常時のレスポンスマップを図6.6に示します。
電源コントローラは、NAKコード、エラーNo.の順で異常時レスポンスを返します。

(1) NAK コード (1byte)	(2) エラーNo. (1byte)
------------------------	-----------------------

図 6.6 リード時の異常時のレスポンス

(1) NAKコード

NAK(0x15)に固定です。

(2) エラーコード

エラーコード一覧を表6.1に示します。

表 6.1 エラーコード一覧

エラーNo	エラー種別
0x01	通信エラー発生
0x02	機能コードが不正
0x03	レジスタ番号が不正
0x04	レジスタのサイズが不一致
0x05	データ長エラー

6.2.6 電源コントローラのレジスタライト手順

SH7751Rから電源コントローラの制御レジスタをライトする手順を以下に示します。

- (1) SH7751Rから電源コントローラヘライトコマンドを送信します。
- (2) 電源コントローラからSH7751Rへレスポンスが返されます。

⚠ 注意

コマンド送信に関して :

SH7751Rからコマンドを連續で送信しないで下さい。送信したコマンドに対するレスポンスの受信が終了した後、次のコマンドを送信して下さい。

6.2.7 ライトコマンド

ライトコマンドのフォーマットを図6.7に示します。

SH7751Rは、開始コード、機能コード、レジスタアドレス、データの順にライトコマンドを送信します。

(1) 開始コード (1byte)	(2) 機能コード (1byte または 2byte)	(3) レジスタアドレス (2byte)	(4) レジスタアドレス (Nbyte)
----------------------	--------------------------------	-------------------------	-------------------------

図 6.7 リードコマンド

(1) 開始コード

0x02固定です。

(2) 機能コード

機能コードの上位4ビットが”1100”のときにライトするデータのサイズを下位4bitで指定します。

図6.8に上位4ビットが”1100”のとき機能コマンドを示します。

D7	D6	D5	D4	D3	D2	D1	D0
1	1	0	0	データ長			

図 6.8 機能コマンド 1byte

機能コードにおける上位4ビットが”1101”的ときにデータ長はライトするデータのサイズを下位12bitを用いて指定します。図6.9に上位4ビットが”1101”的機能コマンドを示します。

D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
1	1	0	1												データ長

図 6.9 機能コマンド 2byte

(3) レジスタアドレス

ライトするレジスタのアドレスを指定します。

(4) データ

ライトするデータを指定します。サイズは機能コードで指定された値です。

6.2.8 ライト時の正常時レスポンス

ライトコマンドに対するレスポンスのフォーマットを図6.10に示します。

電源コントローラは、ACKコード、機能コード、レジスタアドレス、データの順にレスポンスを返します。

(1) ACK コード (1byte)	(2) 機能コード (1byteまたは2byte)	(3) レジスタアドレス (2byte)	(4) データ (Nbyte)
------------------------	------------------------------	-------------------------	--------------------

図 6.10 ライト時の正常時のレスポンス

(1) ACKコード

ACK(0x06)に固定です。

(2) 機能コード

対応するライトコマンドと同じものを返します。

(3) レジスタアドレス

ライトしたレジスタのアドレスを返します。

(4) データ

ライトしたデータを返します。サイズは機能コードで指定された値です。但し赤外線リモコン制御のIRRSFDRとシリアルEEPROM制御のEEPDRに関しては、データを返しません。

6.2.9 ライト時の異常時レスポンス

ライトコマンドに対する異常時のレスポンスフォーマットを図6.11に示します。

電源コントローラは、NAKコード、エラーNo.の順で異常時レスポンスを返します。

(1) NAK コード (1byte)	(2) エラーNo. (1byte)
------------------------	-----------------------

図 6.11 ライト時の異常時のレスポンス

(1) NAKコード

NAK(0x15)に固定です。

(2) エラーコード

エラーコード一覧を表6.2に示します。

表 6.2 エラーコード一覧

エラーNo	エラー種別
0x01	通信エラー発生
0x02	機能コードが不正
0x03	レジスタ番号が不正
0x04	レジスタのサイズが不一致
0x05	データ長エラー

6.3 RTC（リアルタイムクロック）機能

RTC の機能を以下に示します。また、表 6.3 に RTC のレジスター一覧を示します。
なお、各レジスタの説明は、6.3.1～6.3.17 を参照して下さい。

- (1) 秒、分、時、日、曜日、月、年 (BCD コード) のカウント。
- (2) RTC のスタート／ストップ機能。
- (3) アラーム割込み機能。
- (4) 1sec, 0.5sec 周期割込み機能。
- (5) うるう年自動補正機能。
- (6) 動作範囲は、2000 年 1 月 1 日～2099 年 12 月 31 日。

表 6.3 RTC レジスター一覧

レジスタ	略称	アドレス	R/W	サイズ	備考
RTC コントロールレジスタ	RTCCR	0x0000	R/W	1byte	
RTC ステータスレジスタ	RTCSR	0x0001	R/W	1byte	
秒カウンタ	SECCNT	0x0002	R/W	1byte	
分カウンタ	MINCNT	0x0003	R/W	1byte	
時カウンタ	HRCNT	0x0004	R/W	1byte	
曜日カウンタ	WKCNT	0x0005	R/W	1byte	
日カウンタ	DAYCNT	0x0006	R/W	1byte	
月カウンタ	MONCNT	0x0007	R/W	1byte	
年カウンタ	YRCNT	0x0008	R/W	1byte	
秒アラームカウンタ	SECAR	0x0009	R/W	1byte	
分アラームカウンタ	MINAR	0x000A	R/W	1byte	
時アラームカウンタ	HRAR	0x000B	R/W	1byte	
曜日アラームカウンタ	WKAR	0x000C	R/W	1byte	
日アラームカウンタ	DAYAR	0x000D	R/W	1byte	
月アラームカウンタ	MONAR	0x000E	R/W	1byte	
RTC/タッチパネル/キー入力/ 電源ステータスレジスタ	RTKISR	0x0090	R/W	1byte	

6.3.1 RTCコントロールレジスタ (RTCCR)

アドレス : 0x0000, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	CNTS	SECCAF	0.5secI	1secI	ARI	START
R	R	R/W	R/W	R/W	R/W	R/W	R/W

(1) START

START ビット	設定内容
0	RTC スタート (初期値)
1	RTC ストップ

⚠ 注意

RTCCRの設定に関して :

STARTビットが0の状態で、各カウンタをライトしないで下さい。各カウンタの書き換えは、STARTビットを1に設定した状態で行って下さい。

(2) ARI

ARI ビット	設定内容
0	アラーム割込みを発生させない。(初期値)
1	アラーム割込みを発生させる。

(3) 1secI

1secI ビット	設定内容
0	1sec 周期で割込みを発生させない。(初期値)
1	1sec 周期で割込みを発生させる。

(4) 0.5secI

0.5secI ビット	設定内容
0	0.5sec 周期で割込みを発生させない。(初期値)
1	0.5sec 周期で割込みを発生させる。

(5) SECCAF

SECCAF ビット	設定内容
0	秒カウンタ (SECCNT) が桁上がりしていない。(初期値)
1	秒カウンタ (SECCNT) が桁上がりした。 【0クリア条件】 SECCAF ビットが1で0を書き込んだとき。

(6) CNTS

CNTS ビット	設定内容
0	各カウンタに設定された値を更新しない。(初期値)
1	各カウンタに設定された値を更新する。 【0クリア条件】 各カウンタの更新が終了したとき。(自動的に0クリアされます。)

⚠ 注意

RTCCRの設定に関して :

- STARTビットが0の状態で、各カウンタをライトしないで下さい。STARTビットを1に設定した状態で各カウンタの値を書き換えた後にCNTSビットを1にセットして下さい。

6.3.2 RTCステータスレジスタ (RTCSR)

アドレス : 0x0001, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0.5secF	1secF	ARF	0
R	R	R	R	R/W	R/W	R/W	R

(1) ARF

ARF ビット	設定内容
0	AR ビットが設定された各々のアラームレジスタの内容と各々のカウンタレジスタの内容が一致していない。(初期値)
1	AR ビットが設定された各々のアラームレジスタの内容と各々のカウンタレジスタの内容が一致した。 この時、ARI ビットが1に設定されているとアラーム割込みが発生します。 【クリア条件】 ARF ビットが1で0を書き込んだとき。

(2) 1secF

1secF ビット	設定内容
0	1sec が経過していない。(初期値)
1	1sec が経過した。 【クリア条件】 1secF ビットが1で0を書き込んだとき。

(3) 0.5secF

0.5secF ビット	設定内容
0	0.5sec が経過していない。(初期値)
1	0.5sec が経過した。 【クリア条件】 0.5secF ビットが1で0を書き込んだとき。

6.3.3 秒カウンタ (SECCNT)

アドレス : 0x0002, 初期値 : 0xXX(不定値)

D7	D6	D5	D4	D3	D2	D1	D0
0		10 秒			1 秒		
R	R/W	R/W	R/W	R/W	R/W	R/W	R/W

カウンタ値は BCD コードです。カウント範囲は 00~59 です。59→00 の時、分カウンタを桁上げします。

6.3.4 分カウンタ (MINCNT)

アドレス : 0x0003, 初期値 : 0xXX(不定値)

D7	D6	D5	D4	D3	D2	D1	D0
0		10 分			1 分		
R	R/W	R/W	R/W	R/W	R/W	R/W	R/W

カウンタ値は BCD コードです。カウント範囲は 00~59 です。59→00 の時、時カウンタを桁上げします。

6.3.5 時カウンタ (HRCNT)

アドレス : 0x0004, 初期値 : 0xXX(不定値)

D7	D6	D5	D4	D3	D2	D1	D0
0	0	10 時間			1 時間		
R	R	R/W	R/W	R/W	R/W	R/W	R/W

カウンタ値は BCD コードです。カウント範囲は 00~23 です。23→00 の時、日カウンタおよび曜日カウンタを桁上げします。

6.3.6 曜日カウンタ (WKCNT)

アドレス : 0x0005, 初期値 : 0xXX(不定値)

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	7 進アップカウンタ		
R	R	R	R	R	R/W	R/W	R/W

カウント範囲は 0x00~0x06 です。

曜日と 7 進アップカウンタの対応

(D2, D1, D0) = (0, 0, 0) → 日曜日

(D2, D1, D0) = (0, 0, 1) → 月曜日

(D2, D1, D0) = (0, 1, 0) → 火曜日

(D2, D1, D0) = (0, 1, 1) → 水曜日

(D2, D1, D0) = (1, 0, 0) → 木曜日

(D2, D1, D0) = (1, 0, 1) → 金曜日

(D2, D1, D0) = (1, 1, 0) → 土曜日

6.3.7 日カウンタ (DAYCNT)

アドレス : 0x0006, 初期値 : 0xXX(不定値)

D7	D6	D5	D4	D3	D2	D1	D0
0	0	10 日			1 日		
R	R	R/W	R/W	R/W	R/W	R/W	R/W

カウンタ値は BCD コードです。カウント範囲は 1~31 (1, 3, 5, 7, 8, 10, 12 月)、1~30 (4, 6, 9, 11 月)、1~29 (2 月うるう年)、1~28 (2 月通常年) です。

6.3.8 月カウンタ (MONCNT)

アドレス : 0x0007, 初期値 : 0xXX(不定値)

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	10 月		1 月		
R	R	R	R/W	R/W	R/W	R/W	R/W

カウンタ値は BCD コードです。カウント範囲は 1~12 です。カウント値が 1 に戻る時に年カウンタを桁上げします。

6.3.9 年カウンタ (YRCNT)

アドレス : 0x0008, 初期値 : 0xXX(不定値)

D7	D6	D5	D4	D3	D2	D1	D0
		10 年			1 年		
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

カウンタ値は BCD コードです。カウント範囲は 0~99 です。00~99 で 00, 04, …, 92, 96 の時うるう年となります。

6.3.10 アラームレジスタについて

各アラームレジスタは、下記に示すとおり各カウンタに対応しています。

各アラームレジスタの AR ビット (D7) を 1 にセットすることにより、各アラームレジスタに対応する各カウンタの比較が行われます。比較は、AR ビット (D7) を 1 にセットしたアラームレジスタのみ行われ、一致していたらアラーム割込みを発生します。

各アラームレジスタと各カウンタの対応

- 秒アラームレジスタ (BCD コード) : 秒カウンタ
- 分アラームレジスタ (BCD コード) : 分カウンタ
- 時アラームレジスタ (BCD コード) : 時カウンタ
- 曜日アラームレジスタ (0x00~0x07) : 曜日カウンタ
- 日アラームレジスタ (BCD コード) : 日カウンタ
- 月アラームレジスタ (BCD コード) : 月カウンタ

6.3.11 秒アラームレジスタ (SECAR)

アドレス : 0x0009, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
AR		10 秒			1 秒		
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

アラーム値は BCD コードで設定して下さい。設定範囲は 00~59 です。

6.3.12 分アラームレジスタ (MINAR)

アドレス : 0x000A, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
AR		10 分			1 分		
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

アラーム値は BCD コードで設定して下さい。設定範囲は 00~59 です。

6.3.13 時アラームレジスタ (HRAR)

アドレス : 0x000B, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
AR	0	10 時間			1 時間		
R/W	R	R/W	R/W	R/W	R/W	R/W	R/W

アラーム値は BCD コードで設定して下さい。設定範囲は 00~23 です。

6.3.14 曜日アラームレジスタ (WKAR)

アドレス : 0x000C, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
AR	0	0	0	0		7 進カウンタ値	
R/W	R	R	R	R	R/W	R/W	R/W

アラーム値は 0x00~0x06 の範囲で設定して下さい。

曜日と 7 進カウンタ値の対応

(D2, D1, D0) = (0, 0, 0) → 日曜日

(D2, D1, D0) = (0, 0, 1) → 月曜日

(D2, D1, D0) = (0, 1, 0) → 火曜日

(D2, D1, D0) = (0, 1, 1) → 水曜日

(D2, D1, D0) = (1, 0, 0) → 木曜日

(D2, D1, D0) = (1, 0, 1) → 金曜日

(D2, D1, D0) = (1, 1, 0) → 土曜日

6.3.15 日アラームレジスタ (DAYAR)

アドレス : 0x000D, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
AR	0	10 日			1 日		
R/W	R	R/W		R/W	R/W	R/W	R/W

アラーム値は BCD コードで設定して下さい。設定範囲は 1~31 (1, 3, 5, 7, 8, 10, 12 月)、1~30 (4, 6, 9, 11 月)、1~29 (2 月うるう年)、1~28 (2 月 通常年) です。

6.3.16 月アラームレジスタ (MONAR)

アドレス : 0x000E, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
AR	0	0	10 月		1 月		
R/W	R	R	R/W	R/W	R/W	R/W	R/W

アラーム値は BCD コードで設定して下さい。設定範囲は 01~12 です。

6.3.17 RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)

RTC、タッチパネル、キー入力の状態を示すステータスレジスタです。

ここでは、RTC に関するステータスピットを説明します。

アドレス : 0x0090, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	IRRI F	POWERIF	KEYIF	TPI F	RTCIF
R	R	R	R/W	R/W	R/W	R/W	R/W

(1) RTCIF

RTCIF ビット	設定内容
0	RTC ステータスレジスタの ARF、1secF、0.5secF ビットが全て 0 (初期値)
1	RTC ステータスレジスタの ARF、1secF、0.5secF ビットの内どれかが 1 にセットされている 【クリア条件】 RTCIF ビットが 1 で 0 を書き込んだとき

6.4 タッチパネル機能

タッチパネルの機能を以下に示します。また、表 6.4 にタッチパネルレジスター一覧を示します。
なお、各レジスタの説明は、6.4.1～6.4.32 を参照して下さい。

- (1) ペンタッチされたX位置、Y位置のA/D変換値（12ビットデジタルデータ）を出力します。
- (2) ペンタッチON/OFF割込み機能。

20msec～100msec間隔でサンプリングを行い、3回連続してX位置、Y位置のA/D変換値の結果が近似値であれば、SH7751RにペンタッチON割込みを発生させます。また、タッチパネルがOFFされた場合には、ペンタッチOFF割込みを発生させます。

- (3) ペンタッチがONされ続けていた場合、20msec～100msec間隔でサンプリングを行いサンプリングした結果が近似値であればペンタッチON割込みを発生させます。
- (4) キャリブレーション機能。

タッチパネルの2点をペントッチすることにより、キャリブレーションを行います。
キャリブレーション実行後は、X位置、Y位置をLCDの描画ドット位置に変換して出力します。

表 6.4 タッチパネルレジスター一覧

レジスタ	略称	アドレス	R/W	サイズ	備考
タッチパネルコントロールレジスタ	TPLCR	0x0020	R/W	1byte	
タッチパネルステータスレジスタ	TPLSR	0x0021	R/W	1byte	
タッチパネルサンプリング コントロールレジスタ	TPLSCR	0x0022	R/W	1byte	
X位置A/Dレジスタ	XPAR	0x0024	R	2byte	
Y位置A/Dレジスタ	YPAR	0x0026	R	2byte	
X位置ドットレジスタ	XPDR	0x0028	R	2byte	
Y位置ドットレジスタ	YPDR	0x002A	R	2byte	
XA位置ドッドレジスタ	XAPDR	0x002C	R/W	2byte	
YA位置ドッドレジスタ	YAPDR	0x002E	R/W	2byte	
XB位置ドットレジスタ	XBPDR	0x0030	R/W	2byte	
YB位置ドッドレジスタ	YBPDR	0x0032	R/W	2byte	
XC位置ドットレジスタ	XCPDR	0x0034	R/W	2byte	
YC位置ドットレジスタ	YCPDR	0x0036	R/W	2byte	
XA位置A/Dレジスタ	XAPAR	0x0038	R/W	2byte	
YA位置A/Dレジスタ	YAPAR	0x003A	R/W	2byte	
XB位置A/Dレジスタ	XBPAR	0x003C	R/W	2byte	
YB位置A/Dレジスタ	YBPAR	0x003E	R/W	2byte	
XC位置A/Dレジスタ	XCPAR	0x0040	R/W	2byte	
YC位置A/Dレジスタ	YCPAR	0x0042	R/W	2byte	
DXドットレジスタ	DXDR	0x0044	R/W	2byte	
DYドットレジスタ	DYDR	0x0046	R/W	2byte	
X位置ドット算出A/D値	XPARDOT	0x0048	R/W	2byte	
X位置A/D値1	XPARDOT1	0x004A	R/W	2byte	
X位置A/D値2	XPARDOT2	0x004C	R/W	2byte	
X位置A/D値3	XPARDOT3	0x004E	R/W	2byte	
X位置A/D値4	XPARDOT4	0x0050	R/W	2byte	
Y位置ドット算出A/D値	YPARDOT	0x0052	R/W	2byte	
Y位置A/D値1	YPARDOT1	0x0054	R/W	2byte	
Y位置A/D値2	YPARDOT2	0x0056	R/W	2byte	
Y位置A/D値3	YPARDOT3	0x0058	R/W	2byte	
Y位置A/D値4	YPARDOT4	0x005A	R/W	2byte	
RTC/タッチパネル/キー入力/ 電源ステータスレジスタ	RTKISR	0x0090	R/W	1byte	

6.4.1 タッチパネルコントロールレジスタ (TPLCR)

アドレス : 0x0020, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	PEN_ONRE	PEN_OFFI	PEN_ONI	TP_STR
R	R	R	R	R/W	R/W	R/W	R/W

(1) TP_STR

TP_STR ビット	設定内容
0	タッチパネルを動作させない (初期値)
1	タッチパネルを動作させる

(2) PEN_ONI

PEN_ONI ビット	設定内容
0	ペンタッチ ON 割込みを発生させない (初期値)
1	ペンタッチ ON 割込みを発生させる

(3) PEN_OFFI

PEN_OFFI ビット	設定内容
0	ペンタッチ OFF 割込みを発生させない (初期値)
1	ペンタッチ OFF 割込みを発生させる

(4) PEN_ONRE

PEN_ONRE ビット	設定内容
0	ペンタッチが押し続けられた場合、ペンタッチ ON 割込みを発生させない (初期値)
1	ペンタッチが押し続けられた場合、ペンタッチ ON 割込みを発生させる

6.4.2 タッチパネルステータスレジスタ (TPLSR)

アドレス : 0x0021, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	PEN_OFFIF	PEN_ONIF	0
R	R	R	R	R	R/W	R/W	R

(1) PEN_ONIF

PEN_ONIF ビット	設定内容
0	タッチパネルは、ペンタッチ OFF の状態（初期値）。
1	タッチパネルは、ペンタッチ OFF の状態から ON 状態に変化した。X、Y 位置 A/D レジスタ、X、Y 位置ドットレジスタにペンタッチされた位置を出力 この時、PEN_ONI ビットが 1 に設定されているとペンタッチ ON 割込みが発生します 【クリア条件】 PEN_ONIF ビットが 1 で 0 を書き込んだとき

(2) PEN_OFFIF

PEN_OFFIF ビット	設定内容
0	タッチパネルは、ペンタッチ OFF の状態（初期値）。
1	タッチパネルは、ペンタッチ ON の状態から OFF 状態に変化した。 この時、PEN_OFFI ビットが 1 に設定されているとペンタッチ OFF 割込みが発生します 【クリア条件】 PEN_OFFIF ビットが 1 で 0 を書き込んだとき

6.4.3 タッチパネルサンプリングコントロールレジスタ (TPLSCR)

タッチパネルサンプリングコントロールレジスタは、タッチパネルのサンプリング間隔を設定するレジスタです。

アドレス : 0x0022, 初期値 : 0x01

D7	D6	D5	D4	D3	D2	D1	D0
160msec	140msec	120msec	100msec	80msec	60msec	40msec	20msec
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

20msec～160msec (20msec 刻み) でタッチパネルのサンプリング間隔を設定できます。

20msec～160msec のビットを 1 にセットすることによりサンプリング間隔を設定できます。

なお、下記以外の値は、設定しないで下さい。

設定値とサンプリング間隔の対応

0x01 : 20msec

0x02 : 40msec

0x04 : 60msec

0x08 : 80msec

0x10 : 100msec

0x20 : 120msec

0x40 : 140msec

0x80 : 160msec

6.4.4 X位置A/Dレジスタ (XPAR)

アドレス : 0x0024, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	XA_D11	XA_D10	XA_D9	XA_D8
R	R	R	R	R	R	R	R

D7	D6	D5	D4	D3	D2	D1	D0
XA_D7	XA_D6	XA_D5	XA_D4	XA_D3	XA_D2	XA_D1	XA_D0
R	R	R	R	R	R	R	R

X 位置 A/D レジスタは、ペンタッチされたタッチパネルの X 位置の A/D 変換結果を出力します。

6.4.5 Y位置A/Dレジスタ (YPAR)

アドレス : 0x0026, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	YA_D11	YA_D10	YA_D9	YA_D8
R	R	R	R	R	R	R	R

D7	D6	D5	D4	D3	D2	D1	D0
YA_D7	YA_D6	YA_D5	YA_D4	YA_D3	YA_D2	YA_D1	YA_D0
R	R	R	R	R	R	R	R

Y位置 A/D レジスタは、ペンタッチされたタッチパネルの Y 位置の A/D 変換結果を出力します。

6.4.6 X位置ドットレジスタ (XPDR)

アドレス : 0x0028, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
XD_D15	XD_D14	XD_D13	XD_D12	XD_D11	XD_D10	XD_D9	XD_D8
R	R	R	R	R	R	R	R

D7	D6	D5	D4	D3	D2	D1	D0
XD_D7	XD_D6	XD_D5	XD_D4	XD_D3	XD_D2	XD_D1	XD_D0
R	R	R	R	R	R	R	R

X位置ドットレジスタは、タッチされたLCDのX位置のドット位置を出力します。

このレジスタの出力値は、キャリブレーション後に使用して下さい。キャリブレーションを行わないと、出力値は不定値となります。

6.4.7 Y位置ドットレジスタ (YPDR)

アドレス: 0x002A, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
YD_D15	YD_D14	YD_D13	YD_D12	YD_D11	YD_D10	YD_D9	YD_D8
R	R	R	R	R	R	R	R

D7	D6	D5	D4	D3	D2	D1	D0
YD_D7	YD_D6	YD_D5	YD_D4	YD_D3	YD_D2	YD_D1	YD_D0
R	R	R	R	R	R	R	R

Y位置ドットレジスタは、タッチされたLCDのY位置のドット位置を出力します。

このレジスタの出力値は、キャリブレーション後に使用して下さい。キャリブレーションを行わないと、出力値は不定値となります。

6.4.8 XA位置ドットレジスタ (XAPDR)

アドレス : 0x002C, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
XAD_D15	XAD_D14	XAD_D13	XAD_D12	XAD_D11	XAD_D10	XAD_D9	XAD_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
XAD_D7	XAD_D6	XAD_D5	XAD_D4	XAD_D3	XAD_D2	XAD_D1	XAD_D0
R/W							

XA位置ドットレジスタは、キャリブレーションを実行する際、A点のXのドット位置を入力します。

6.4.9 YA位置ドットレジスタ (YAPDR)

アドレス : 0x002E, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
YAD_D15	YAD_D14	YAD_D13	YAD_D12	YAD_D11	YAD_D10	YAD_D9	YAD_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
YAD_D7	YAD_D6	YAD_D5	YAD_D4	YAD_D3	YAD_D2	YAD_D1	YAD_D0
R/W							

YA位置ドットレジスタは、キャリブレーションを実行する際、A点のYのドット位置を入力します。

6.4.10 XB位置ドットレジスタ (XBPDR)

アドレス : 0x0030, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
XBD_D15	XBD_D14	XBD_D13	XBD_D12	XBD_D11	XBD_D10	XBD_D9	XBD_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
XBD_D7	XBD_D6	XBD_D5	XBD_D4	XBD_D3	XBD_D2	XBD_D1	XBD_D0
R/W							

XB位置ドットレジスタは、キャリブレーションを実行する際、B点のXのドット位置を入力します。

6.4.11 YB位置ドットレジスタ (YBPDR)

アドレス : 0x0032, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
YBD_D15	YBD_D14	YBD_D13	YBD_D12	YBD_D11	YBD_D10	YBD_D9	YBD_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
YBD_D7	YBD_D6	YBD_D5	YBD_D4	YBD_D3	YBD_D2	YBD_D1	YBD_D0
R/W							

YB位置ドットレジスタは、キャリブレーションを実行する際、B点のYのドット位置を入力します。

6.4.12 XC位置ドットレジスタ (XCPDR)

アドレス : 0x0034, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
XCD_D15	XCD_D14	XCD_D13	XCD_D12	XCD_D11	XCD_D10	XCD_D9	XCD_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
XCD_D7	XCD_D6	XCD_D5	XCD_D4	XCD_D3	XCD_D2	XCD_D1	XCD_D0
R/W							

XC 位置 ドットレジスタは、キャリブレーションを実行する際、C 点の X のドット位置を入力します。

将来拡張用のレジスタです。アクセスしないで下さい。

6.4.13 YC位置ドットレジスタ (YCPDR)

アドレス : 0x0036, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
YCD_D15	YCD_D14	YCD_D13	YCD_D12	YCD_D11	YCD_D10	YCD_D9	YCD_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
YCD_D7	YCD_D6	YCD_D5	YCD_D4	YCD_D3	YCD_D2	YCD_D1	YCD_D0
R/W							

YC 位置 ドットレジスタは、キャリブレーションを実行する際、C 点の Y のドット位置を入力します。

将来拡張用のレジスタです。アクセスしないで下さい。

6.4.14 XA位置A/Dレジスタ (XAPAR)

アドレス : 0x0038, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	XAA_D11	XAA_D10	XAA_D9	XAA_D8
R	R	R	R	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
XAA_D7	XAA_D6	XAA_D5	XAA_D4	XAA_D3	XAA_D2	XAA_D1	XAA_D0
R/W							

XA 位置 A/D レジスタは、キャリブレーションを実行した A 点の X 位置の A/D 変換結果を入力します。

6.4.15 YA位置A/Dレジスタ (YAPAR)

アドレス: 0x003A, 初期値: 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	YAA_D11	YAA_D10	YAA_D9	YAA_D8
R	R	R	R	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
YAA_D7	YAA_D6	YAA_D5	YAA_D4	YAA_D3	YAA_D2	YAA_D1	YAA_D0
R/W							

YA位置 A/D レジスタは、キャリブレーションを実行した A 点の Y 位置の A/D 変換結果を入力します。

6.4.16 XB位置A/Dレジスタ (XBPAR)

アドレス : 0x003C, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	XBA_D11	XBA_D10	XBA_D9	XBA_D8
R	R	R	R	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
XBA_D7	XBA_D6	XBA_D5	XBA_D4	XBA_D3	XBA_D2	XBA_D1	XBA_D0
R/W							

XB位置 A/D レジスタは、キャリブレーションを実行した B 点の X 位置の A/D 変換結果を入力します。

6.4.17 YB位置A/Dレジスタ (YBPAR)

アドレス : 0x003E, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	YBA_D11	YBA_D10	YBA_D9	YBA_D8
R	R	R	R	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
YBA_D7	YBA_D6	YBA_D5	YBA_D4	YBA_D3	YBA_D2	YBA_D1	YBA_D0
R/W							

YB位置 A/D レジスタは、キャリブレーションを実行した B 点の Y 位置の A/D 変換結果を入力します。

6.4.18 XC位置A/Dレジスタ (XCPAR)

アドレス : 0x0040, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	XCA_D11	XCA_D10	XCA_D9	XCA_D8
R	R	R	R	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
XCA_D7	XCA_D6	XCA_D5	XCA_D4	XCA_D3	XCA_D2	XCA_D1	XCA_D0
R/W							

XC位置 A/D レジスタは、キャリブレーションを実行した C 点の X 位置の A/D 変換結果を入力します。

将来拡張用のレジスタです。アクセスしないで下さい。

6.4.19 YC位置A/Dレジスタ (YCPAR)

アドレス : 0x0042, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	YCA_D11	YCA_D10	YCA_D9	YCA_D8
R	R	R	R	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
YCA_D7	YCA_D6	YCA_D5	YCA_D4	YCA_D3	YCA_D2	YCA_D1	YCA_D0
R/W							

YC 位置 A/D レジスタは、キャリブレーションを実行した C 点の Y 位置の A/D 変換結果を入力します。

将来拡張用のレジスタです。アクセスしないで下さい。

6.4.20 DXドットレジスタ (DXDR)

アドレス : 0x0044, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
DX1_D15	DX1_D14	DX1_D13	DX1_D12	DX1_D11	DX1_D10	DX1_D9	DX1_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
DX1_D7	DX1_D6	DX1_D5	DX1_D4	DX1_D3	DX1_D2	DX1_D1	DX1_D0
R/W							

DX ドットレジスタ (DXDR) は、キャリブレーションを実行した際の X 位置 A/D 変換結果の 1 データあたりのドット数を 1000 倍 ($\times 1000$) した値を格納します。電源コントローラは、DX ドットレジスタ (DXDR)、XA 位置ドットレジスタ (XAPDR)、および XA 位置 A/D レジスタ (XAPAR) に設定された値から、X 位置ドットレジスタ (XPDR) に格納する X 位置のドット位置を出力します。なお、DX ドットレジスタ (DXDR) の値が 0 の場合は、ドット位置の計算を行いません。

6.4.21 DYドットレジスタ (DYDR)

アドレス : 0x0046, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
DY1_D15	DY1_D14	DY1_D13	DY1_D12	DY1_D11	DY1_D10	DY1_D9	DY1_D8
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

D7	D6	D5	D4	D3	D2	D1	D0
DY1_D7	DY1_D6	DY1_D5	DY1_D4	DY1_D3	DY1_D2	DY1_D1	DY1_D0
R/W							

DY ドットレジスタ (DY1DR) は、キャリブレーションを実行した際の Y 位置 A/D 変換結果の 1 データあたりのドット数を 1000 倍 ($\times 1000$) した値を格納します。電源コントローラは、DY ドットレジスタ (DYDR)、YA 位置ドットレジスタ (YAPDR)、および XA 位置 A/D レジスタ (XYPAR) に設定された値から、Y 位置ドットレジスタ (YPDPR) に格納する Y 位置のドット位置を出力します。なお、DY ドットレジスタ (DY1DR) の値が 0 の場合は、ドット位置の計算を行いません。

6.4.22 X位置 ドット算出A/D値 (XPARDOT)

アドレス : 0x0048, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	XD_D9	XD_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
XD_D7	XD_D6	XD_D5	XD_D4	XD_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

X位置 ドット算出 A/D 値 (XPARDOT) は X 位置ドットを算出した A/D 値を格納します。この A/D 値は過去 4 つの XPARDOT の平均値を取り、下記 3bit を 0 クリアした値です。

6.4.23 X位置 ドット算出A/D値1 (XPARDOT1)

アドレス : 0x004A, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	XD1_D9	XD1_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
XD1_D7	XD1_D6	XD1_D5	XD1_D4	XD1_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

X位置 ドット算出 A/D 値 1 (XPARDOT1) は 1 サンプリング前の XPARDOT の値です。

6.4.24 X位置 ドット算出A/D値2 (XPARDOT2)

アドレス : 0x004C, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	XD2_D9	XD2_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
XD2_D7	XD2_D6	XD2_D5	XD2_D4	XD2_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

X位置 ドット算出 A/D 値 2 (XPARDOT2) は 2 サンプリング前の XPARDOT の値です。

6.4.25 X位置 ドット算出A/D値3 (XPARDOT3)

アドレス : 0x004E, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	XD3_D9	XD3_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
XD3_D7	XD3_D6	XD3_D5	XD3_D4	XD3_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

X位置 ドット算出 A/D 値 3 (XPARDOT3) は 3 サンプリング前の XPARDOT の値です。

6.4.26 X位置 ドット算出A/D値4 (XPARDOT4)

アドレス : 0x0050, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	XD4_D9	XD4_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
XD4_D7	XD4_D6	XD4_D5	XD4_D4	XD4_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

X位置 ドット算出 A/D 値 4 (XPARDOT4) は 4 サンプリング前の XPARDOT の値です。

6.4.27 Y位置 ドット算出A/D値 (YPARDOT)

アドレス : 0x0052, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	YD_D9	YD_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
YD_D7	YD_D6	YD_D5	YD_D4	YD_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Y位置 ドット算出 A/D 値 (YPARDOT) は Y 位置 ドットを算出した A/D 値を格納します。この A/D 値は過去 4 つの YPARDOT の平均を取り、下記 3bit を 0 クリアした値です。

6.4.28 Y位置 ドット算出A/D値1 (YPARDOT1)

アドレス : 0x0054, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	YD1_D9	YD1_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
YD1_D7	YD1_D6	YD1_D5	YD1_D4	YD1_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Y位置 ドット算出 A/D 値 1 (YPARDOT1) は 1 サンプリング前の YPARDOT の値です。

6.4.29 Y位置 ドット算出A/D値2 (YPARDOT2)

アドレス : 0x0056, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	YD2_D9	YD2_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
YD2_D7	YD2_D6	YD2_D5	YD2_D4	YD2_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Y位置 ドット算出 A/D 値 2 (YPARDOT2) は 2 サンプリング前の YPARDOT の値です。

6.4.30 Y位置 ドット算出A/D値3 (YPARDOT3)

アドレス : 0x0058, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	YD3_D9	YD3_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
YD3_D7	YD3_D6	YD3_D5	YD3_D4	YD3_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Y位置 ドット算出 A/D 値 3 (YPARDOT3) は 3 サンプリング前の YPARDOT の値です。

6.4.31 Y位置 ドット算出A/D値4 (YPARDOT4)

アドレス : 0x005A, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	0	YD4_D9	YD4_D8
R/W	R/W						

D7	D6	D5	D4	D3	D2	D1	D0
YD4_D7	YD4_D6	YD4_D5	YD4_D4	YD4_D3	0	0	0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

Y位置 ドット算出 A/D 値 4 (YPARDOT4) は 4 サンプリング前の YPARDOT の値です。

6.4.32 RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)

RTC、タッチパネル、キー入力の状態を示すステータスレジスタです。
ここでは、タッチパネルに関するステータスピットを説明します。

アドレス : 0x0090, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	IRRIF	POWERIF	KEYIF	TPIF	RT CIF
R	R	R	R/W	R/W	R/W	R/W	R/W

(1) TPIF

TPIF ビット	設定内容
0	タッチパネルステータスレジスタの PEN_ONIF、PEN_OFFIF、CAIF、CAEF ビットが全て 0 (初期値)
1	タッチパネルステータスレジスタの PEN_ONIF、PEN_OFFIF、CAIF、CAEF ビットの内どれかが 1 にセットされている 【クリア条件】 TPIF ビットが 1 で 0 を書き込んだとき

6.4.33 タッチパネルキャリブレーション方法（2点式）

電源コントローラは、2点式のタッチパネルキャリブレーションをサポートしています。

図6.11にキャリブレーションで必要な、描画座標位置とA/D変換座標位置を示します。




図 6.11 描画座標位置と A/D 変換座標位置

【キャリブレーション方法】

- ①SH7751RはA点、B点の描画ドット位置を、XAPDR、YAPDR、XBPDR、YBPDRにそれぞれライトします。
- ②A点がタッチされたことをペンタッチ割込みで認識します。ペンタッチされたA点のA/D変換結果をXAPAR、YAPARにそれぞれライトします。
- ③同様にB点がタッチされたことをペンタッチ割込みで認識し、ペンタッチされたB点のA/D変換結果をXBPAR、YBPARにライトします。
- ④上記①～③のデータによりSH7751Rはキャリブレーションを行います。下式によりSH7751Rは、X位置A/D変換結果の1データあたりのドット数、およびY位置A/D変換結果の1データあたりのドット数を計算します。

X位置A/D変換結果の1データあたりのドット数 (DX)

$$DX = (DXA - DXB) / (TXB - TXA) \quad \text{※ただし、TXA < TXB, DXA > DXB であること。}$$

Y位置A/D変換結果の1データあたりのドット数 (DY)

$$DY = (DYA - DYB) / (TYB - TYA) \quad \text{※ただし、TYA < TYB, DYA > DYB であること。}$$

DXA : A点のX位置描画ドット位置 (XAPDR) DYB : A点のY位置描画ドット位置 (YAPDR)

DXB : B点のX位置描画ドット位置 (XBPDR) DYB : B点のY位置描画ドット位置 (YBPDR)

TXA : A点のX位置A/D変換結果 (XAPAR) TYA : A点のY位置A/D変換結果 (YAPAR)

TXB : B点のX位置A/D変換結果 (XBPAR) TYB : B点のY位置A/D変換結果 (YBPAR)

- ⑤次に計算結果を1000倍 ($\times 1000$) し、小数点以下を四捨五入した整数値をDXDR、DYDRにそれぞれライトします。

DXドットレジスタ (DXDR) = $DX \times 1000$ (小数点以下四捨五入)

DYドットレジスタ (DYDR) = $DY \times 1000$ (小数点以下四捨五入)

- ⑥電源コントローラは、DXDR、DYDR、XAPDR、YAPDR、XAPAR、YAPARに格納されたデータを使用して、LCDのタッチされた点のドット位置データ (XPDR、YPDR) を計算します。電源コントローラのドット位置データ計算方法を以下に示します。

X位置ドットレジスタ (XPDR)

$$XPDR = (DXA - (DX \times (TXD - TXA))) / 1000$$

Y位置ドットレジスタ (YPDR)

$$YPDR = (DYA - (DY \times (TYD - TYA))) / 1000$$

DXA : XA位置ドットレジスタ (XAPDR) のデータ

DYA : YA位置ドットレジスタ (YAPDR) のデータ

DX : DXドットレジスタ (DXDR) のデータ

DY : DYドットレジスタ (DYDR) のデータ

TXA : XA位置A/Dレジスタ (XAPAR) のデータ

TYA : YA位置A/Dレジスタ (YAPAR) のデータ

TXD : X位置A/Dレジスタ (XPAR) のデータ

TYD : Y位置A/Dレジスタ (YPAR) のデータ

電源コントローラは、X位置A/Dレジスタ (XPAR)、Y位置A/Dレジスタ (YPAR) のデータを出力後、DXドットレジスタ (DXDR)、DYドットレジスタ (DYDR) のデータが0でなければ、上記計算式より算出したデータをX位置、Y位置ドットレジスタ (XPDR、YPDR) に出力します。

なお、DXDR、DYDRのどちらかのデータが0であった場合は、計算を行わずにXPAR、YPARのデータだけを出力します。

6.5 キースイッチ制御

図6.12に電源コントローラが制御するT-Engineボードのスイッチを示します。電源コントローラは、CPUボードのSW1～SW3およびLCDボード上のSW1～SW3を制御します。




図 6.12 T-Engine ボードのスイッチ

6.5.1 CPUボードのスイッチ制御

(1) パワーオンスイッチ (SW1)

SH7751Rの電源がオンしている状態でパワーオンスイッチが2sec以上押されると、SH7751Rにパワーオンスイッチ割込みを発生させます。

T-Engineボードの電源がオフしている状態でパワーオンスイッチが0.5sec以上押されると、T-Engineボードの電源がオンになります。

T-Engineボードの電源がオンしている状態でパワーオンスイッチが2sec以上押されると、T-Engineボードの電源がオフになります。

(2) リセットスイッチ (SW2)

リセットスイッチが押されるとT-Engineボードをリセットします。

(3) NMIスイッチ入力 (SW3)

NMIスイッチが押されるとSH7751RにNMI割込みを発生させます。

6.5.2 LCDボードのスイッチ制御 (アプリケーションスイッチ)

(1) LCDボードのカーソルスイッチ (SW1) およびプッシュスイッチ (SW2~3)

- カーソルスイッチとプッシュスイッチは10msec間隔でサンプリングを行い、3回連続して、同一のキーが押されていれば、カーソルスイッチとプッシュスイッチのキービットパターンデータを出力します。
- スイッチがONされるとキーON割込みを発生させます。また、スイッチがOFFされるとキーOFF割込みを発生させます。
- 同ースイッチが押し続けられたとき、100~450msec (50msec刻み) 間隔でオートリピート割込みを発生させます。

6.5.3 キースイッチレジスター覧

表6.5にキースイッチのレジスター覧を示します。各レジスタの説明は、6.5.4~6.5.8を参照して下さい。

表6.5 キースイッチのレジスター覧

レジスタ	略称	アドレス	R/W	サイズ	備考
キーコントロールレジスタ	KEYCR	0x0060	R/W	1byte	
キーオートリピートタイムレジスタ	KATIMER	0x0061	R/W	1byte	
キービットパターンレジスタ	KBITPR	0x0064	R/W	2byte	
キー入力ステータスレジスタ	KEYSR	0x0062	R/W	1byte	
RTC/タッチパネル/キー入力/電源ステータスレジスタ	RTKISR	0x0090	R/W	1byte	

6.5.4 キーコントロールレジスタ (KEYCR)

アドレス : 0x0060, 初期値 : 0x20

D7	D6	D5	D4	D3	D2	D1	D0
0	0	NMIE	PONSWI	ARKEYI	KEY_OFFI	KEY_ONI	KEY_STR
R	R	R/W	R/W	R/W	R/W	R/W	R/W

(1) KEY_STR

KEY_STR ビット	設定内容
0	アプリケーションスイッチのキー入力を動作させない（初期値）
1	アプリケーションスイッチのキー入力を動作させる

(2) KEY_ONI

KEY_ONI ビット	設定内容
0	アプリケーションスイッチのキーON割込みを発生させない（初期値）
1	アプリケーションスイッチのキーON割込みを発生させる

(3) KEY_OFFI

KEY_OFFI ビット	設定内容
0	アプリケーションスイッチのキーOFF割込みを発生させない（初期値）
1	アプリケーションスイッチのキーOFF割込みを発生させる

(4) ARKEYI

ARKEYI ビット	設定内容
0	アプリケーションスイッチのオートリピート割込みを発生させない（初期値）
1	アプリケーションスイッチのオートリピート割込みを発生させる

(5) PONSWI

PONSWI ビット	設定内容
0	パワーオンスイッチ割込みを発生させない（初期値）
1	パワーオンスイッチ割り込を発生させる

(6) NMIE

NMIE ビット	設定内容
0	NMI スイッチが押されても SH7751R に NMI 割込みを発生させない
1	NMI スイッチが押されたら SH7751R に NMI 割込みを発生させる（初期値）

6.5.5 キーオートリピートタイムレジスタ (KATIMER)

アドレス : 0x0061, 初期値 : 0x01

D7	D6	D5	D4	D3	D2	D1	D0
450msec	400msec	350msec	300msec	250msec	200msec	150msec	100msec

R/W R/W R/W R/W R/W R/W R/W R/W

オートリピート割込みを発生させる時間を設定します。

100msec～450msec (50msec 刻み) でオートリピート割込みの発生時間を設定できます。

100msec～450msec のいずれかのビットを 1 にセットすることによりオートリピート割込みの発生時間を設定できます。

6.5.6 キービットパターンレジスタ (KBITPR)

アドレス : 0x0064, 初期値 : 0x0000

D15	D14	D13	D12	D11	D10	D9	D8
0	0	0	0	0	SW2	0	SW3
R	R	R	R	R	R	R	R

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	SW1-5 (決定)	SW1-4 (↓)	SW1-3 (↑)	SW1-2 (←)	SW1-1 (→)
R	R	R	R	R	R	R	R

アプリケーションスイッチ (SW1～SW3) のキー入力の状態をビットパターンで格納するレジスタです。

(1) SWn

SWn ビット	設定内容
0	アプリケーションスイッチのキー入力 OFF (初期値)
1	アプリケーションスイッチのキー入力 ON

6.5.7 キー入力ステータスレジスタ(KEYSR)

アドレス : 0x0062, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	PONSWF	ARKEYF	KEY_OFFF	KEY_ONF	0
R	R	R	R/W	R/W	R/W	R/W	R

(1) KEY_ONF

KEY_ONF ビット	設定内容
0	アプリケーションスイッチのキーが ON されていない（初期値）
1	アプリケーションスイッチのキーが ON された この時、KEY_ONI ビットが 1 に設定されているとキーON 割込みが発生します 【クリア条件】 KEY_ONF ビットが 1 で 0 を書き込んだとき

(2) KEY_OFFF

KEY_OFFF ビット	設定内容
0	アプリケーションスイッチのキーが ON 状態または、OFF 状態 (初期値)
1	アプリケーションスイッチのキーが ON 状態から OFF 状態になった この時、KEY_OFFI ビットが 1 に設定されているとキーOFF 割込みが発生します 【クリア条件】 KEY_OFFF ビットが 1 で 0 を書き込んだとき

(3) ARKEYF

ARKEYF ビット	設定内容
0	アプリケーションスイッチの同一キーがキーオートリピートタイムレジスターで設定された時間 ON されていない。（初期値）
1	アプリケーションスイッチの同一キーがキーオートリピートタイムレジスターで設定された時間 ON されている。 この時、ARKEYI ビットが 1 に設定されているとリピート割込みが発生します。 【クリア条件】 ARKEYF ビットが 1 で 0 を書き込んだとき。

(4) PONSWF

PONSWF ビット	設定内容
0	2sec 以上パワーオンスイッチが ON されていない（初期値）
1	2sce 以上パワーオンスイッチが ON された この時、PONSWI ビットが 1 に設定されているとパワーオンスイッチ割込みが発生します 【クリア条件】 PONSWF ビットが 1 で 0 を書き込んだとき

【アプリケーションスイッチのキー入力についての補足説明】

- (1) 同時に複数キーを押したとき、押されたスイッチに対応するビットがすべて 1 にセットされ、KEY_ONF 割込みを許可していると割込みを発生させます。
- (2) 同時に複数キーを押したとき、キービットパターンレジスタのデータが変化した場合、KEY_ONF 割込みを許可していると割込みを発生させます。
—例一—
SW1 と SW2 を同時に押した状態から SW1 と SW3 を同時に押した状態に変化したとき KEY_ONF 割込みが発生します。
- (3) キーを押した状態から、すべてのキーを離した場合、KEY_OFFI を許可していると割込みが発生します。
- (4) キーを離した場合、離す直前のキー状態がキービットパターンレジスタに格納されています。
—例一—
SW1 を押した状態から SW1 を離すとキービットパターンレジスタは、SW1 ビットが 1 にセットされています。

6.5.8 RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)

RTC、タッチパネル、キー入力の状態を示すステータスレジスタです。

ここではキー入力に関するステータスピットを説明します。

アドレス : 0x0090, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	IRRIF	POWERIF	KEYIF	TPIF	RT CIF
R	R	R	R/W	R/W	R/W	R/W	R/W

(1) KEYIF

KEYIF ビット	設定内容
0	キー入力ステータスレジスタの PONSWF、ARKEYF、KEY_OFFF、KEY_ONF ビットが全て 0 (初期値)
1	キー入力ステータスレジスタの PONSWF、ARKEYF、KEY_OFFF、KEY_ONF ビットの内どれかが 1 にセットされている 【クリア条件】 KEYIF ビットが 1 で 0 を書き込んだとき

6.6 電源制御

電源制御の機能を以下に示します。また、表6.6に電源制御レジスター一覧を示します。

なお、各レジスタの説明は、6.6.1～6.6.3を参照して下さい。

- (1) T-Engine ボードの電源の ON/OFF を制御します。
- (2) 電源 OFF の時にパワーオンスイッチが 2sec 以上押されると、T-Engine ボード電源が ON になります。
- (3) SH7751R により T-Engine ボードの電源の OFF が可能です。
- (4) ディップ SW 7 を ON に設定することにより、電源コントローラパワーオンと同時に T-Engine ボードの電源が ON になります。

表 6.6 電源制御レジスター一覧

レジスタ	略称	アドレス	R/W	サイズ	備考
システムパワーコントロールレジスタ 1	SPOWCR1	0x0070	R/W	1byte	
システムパワーコントロールレジスタ 2	SPOWCR2	0x0071	R/W	1byte	

6.6.1 システムパワーコントロールレジスタ 1 (SPOWCR1)

アドレス : 0x0070, 初期値 : 0x01

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	SPOWER
R	R	R	R	R	R	R	R/W

(1) SPOWER

SPOWER ビット	設定内容
0	システム電源 OFF
1	システム電源 ON (初期値)

6.6.2 システムパワーコントロールレジスタ2 (SPOWCR2)

アドレス : 0x0071, 初期値 : 0x01

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	SFPOWER
R	R	R	R	R	R	R	R/W

(2) SFPOWER

SFPOWER	設定内容
0	SH7751R の制御により T-Engine ボードの電源を OFF する
1	パワーオンスイッチを押すことにより T-Engine ボードの電源を OFF する (初期値)

6.6.3 RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)

RTC、タッチパネル、キー入力の状態を示すステータスレジスタです。
ここでは電源制御に関するステータスピットについて説明します。

アドレス : 0x0090, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	IRRIF	POWERIF	KEYIF	TPIF	RTClF
R	R	R	R/W	R/W	R/W	R/W	R/W

(1) POWERIF

このビットは、将来機能拡張用のビットです。アクセスは行わないで下さい。リードすると常に 0 が読み込まれます。

6.7 LCD フロントライト制御

LCD フロントライト制御の機能を以下に示します。また、表 6.7 に LCD フロントライト制御レジスター一覧を示します。

(1) LCD のフロントライトの点灯/消灯を制御します。

表 6.7 LCD フロントライトレジスター一覧

レジスタ	略称	アドレス	R/W	サイズ	備考
LCD フロントライトレジスタ	LCDR	0x00A1	R/W	1byte	

6.7.1 LCD フロントライトレジスタ (LCDR)

アドレス : 0x00A1, 初期値 : 0x01

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	FRONTL
R	R	R	R	R	R	R	R/W

(1) FRONTL

FRONTL ビット	設定内容
0	LCD フロントライトは消灯
1	LCD フロントライトは点灯 (初期値)

6.8 リセット制御

リセット制御の機能を以下に示します。また、表 6.8 にリセット制御レジスター一覧を示します。

(1) T-Engine のリセットを制御します。

表 6.8 リセットレジスター一覧

レジスター	略称	アドレス	R/W	サイズ	備考
リセットコントロールレジスター	RESTCR	0x00A2	R/W	1byte	

6.8.1 RESTCR レジスター (RESTCR)

アドレス : 0x00A2, 初期値 : 0x02

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	SWRES	SORES
R	R	R	R	R	R	R/W	R/W

(1) SORES

SORES ビット	設定内容
0	T-Engine ボードをリセットスタートしない。(初期値)
1	T-Engine ボードをリセットスタートする。

このビットが 1 にセットされると T-Engine ボードが再起動します。

(2) SWRES

SWRES ビット	設定内容
0	リセットスイッチ (SW2) により電源コントローラを除くデバイスをリセットする。
1	リセットスイッチ (SW2) により電源コントローラを含むすべてのデバイスをリセットする。(初期値)

6.9 赤外線リモコン制御

赤外線リモコン制御の機能を以下に示します。また、表6.9に赤外線リモコン制御レジスター一覧を示します。

なお、各レジスタの説明は、6.9.1～6.9.8を参照して下さい。

(1) 2種類の赤外線リモコン信号のフォーマットに対応

NECフォーマットと家製協フォーマットの2種類に対応しています。

(2) 赤外線リモコン信号を受信する機能

最大255byteの赤外線リモコン信号を格納することができます。受信したデータは受信FIFOデータレジスタ IRRRFDRから読むことができます。

指定されたフォーマットの赤外線リモコン信号を受信することが可能です。

1フレーム信号を受信したとき、受信した割込みを発生させることができます。

(3) 赤外線リモコン信号を送信する機能

最大255byteの赤外線リモコン信号を送信することができます。

送信するデータは送信FIFOデータレジスタ IRRSFDRに書き込むことができます。

指定されたフォーマットの赤外線リモコン信号を送信します。

表 6.9 赤外線リモコン制御レジスター一覧

レジスタ	略称	アドレス	R/W	サイズ
赤外線リモコンコントロールレジスタ	IRRCR	0x00B0	R/W	1byte
赤外線リモコンステータスレジスタ	IRRSR	0x00B1	R/W	1byte
赤外線リモコン信号の受信データ数レジスタ	IRRDNR	0x00B2	R	1byte
赤外線リモコン信号の送信データ数レジスタ	IRRSNDR	0x00B3	R	1byte
赤外線リモコン信号の受信 FIFO データ レジスタ	IRRFDR	0x00B4	R	1byte
赤外線リモコン信号の送信 FIFO データ レジスタ	IRRSFDR	0x00B5	W	1byte

6.9.1 赤外線リモコンコントロールレジスタ(IRRCCR)

アドレス : 0x00B0, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	TDIE	RDIE	FORMAT	START
R	R	R	R	R/W	R/W	R/W	R/W

(1) START

START ビット	設定内容
0	赤外線リモコンを動作させない(初期値)
1	赤外線リモコンを動作させて、データの送受信を開始する

(2) FORMAT

FORMAT ビット	設定内容
0	NEC フォーマット に設定する (初期値)
1	家製協フォーマットに設定する

(3) RDIE

RDIE ビット	設定内容
0	1 フレームの赤外線リモコン信号の受信が完了した際の割込みを発生させない (初期値)
1	1 フレームの赤外線リモコン信号の受信が完了した際の割込みを発生させる

(4) TDIE

TDIE ビット	設定内容
0	1 フレームの赤外線リモコン信号の送信が完了した際の割込みを発生させない。 (初期値)
1	1 フレームの赤外線リモコン信号の送信が完了した際の割込みを発生させる

6.9.2 赤外線リモコンステータスレジスタ(IRRSR)

アドレス : 0x00B1, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	TDI	RDI	0	RDBFER
R	R	R	R	R/W	R/W	R	R/W

(1) RDBFER

RDBFER ビット	設定内容
0	受信時にバッファフルエラーが発生していない（初期値）
1	受信時にバッファフルエラーが発生した

(2) RDI

TDI ビット	設定内容
0	1 フレームのデータ受信が完了していない（初期値）
1	1 フレームのデータ受信が完了した 【クリア条件】 TDI ビットが 1 で 0 を書込んだとき

(3) TDI

TDI ビット	設定内容
0	1 フレームのデータ送信が完了していない（初期値）
1	1 フレームのデータ送信が完了した 【クリア条件】 TDI ビットが 1 で 0 を書込んだとき

6.9.3 赤外線リモコン信号の受信データ数レジスタ (IRRDNR)

アドレス : 0x00B2, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
IRRD_D7	IRRD_D6	IRRD_D5	IRRD_D4	IRRD_D3	IRRD_D2	IRRD_D1	IRRD_D0
R	R	R	R	R	R	R	R

このレジスタは、受信 FIFO レジスタに格納された赤外線リモコン信号の受信データ数を示しています。
このレジスタが 0x00 のとき受信データが無いことを示し、0xFF のとき受信 FIFO レジスタがフルとなっていることを示します。

6.9.4 赤外線リモコン信号の送信データ数レジスタ (IRRSDNR)

アドレス : 0x00B3, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
IRRSD_D7	IRRSD_D6	IRRSD_D5	IRRSD_D4	IRRSD_D3	IRRSD_D2	IRRSD_D1	IRRSD_D0
R	R	R	R	R	R	R	R

このレジスタは、送信 FIFO レジスタにおける赤外線リモコン信号の未送信データ数を示します。このレジスタが 0x00 のとき送信データが無いことを示し、0xFF のとき送信 FIFO レジスタがフルとなっていることを示します。

6.9.5 赤外線リモコン信号の受信FIFOデータレジスタ (IRRFDR)

アドレス : 0x00B4, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
IRRRDR_D7	IRRRDR_D6	IRRRDR_D5	IRRRDR_D4	IRRRDR_D3	IRRRDR_D2	IRRRDR_D1	IRRRDR_D0
R	R	R	R	R	R	R	R

このレジスタは、受信データを格納する 8bit の FIFO レジスタです。受信データがエンプティになるまでこのレジスタから受信データを取得することができます。6.9.8 赤外線リモコンデータ構造を参照して下さい。

6.9.6 赤外線リモコン信号の送信FIFOデータレジスタ (IRRSFDR)

アドレス : 0x00B5, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
IRRSFR_D7	IRRSFR_D6	IRRSFR_D5	IRRSFR_D4	IRRSFR_D3	IRRSFR_D2	IRRSFR_D1	IRRSFR_D0
W	W	W	W	W	W	W	W

このレジスタは、送信データを格納する 8bit の FIFO レジスタです。このレジスタがフルになるまで送信データを格納することができます。詳細は、6.9.8 赤外線リモコンデータ構造を参照して下さい。

6.9.7 RTC／タッチパネル／キー入力／電源ステータスレジスタ (RTKISR)

このレジスタは、RTC、タッチパネル、キー入力の状態を示すステータスレジスタです。

ここでは赤外線リモコンに関するステータスピットを説明します。

アドレス : 0x0090, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	IRRIF	POWERIF	KEYIF	TPIF	RTCIF
R	R	R	R/W	R/W	R/W	R/W	R/W

(1) IRRIF

IRRIF ビット	設定内容
0	1 フレームのデータ送受信が完了していない（初期値）
1	1 フレームのデータ送受信が完了した 【クリア条件】 IRRIF ビットが 1 で 0 を書き込んだとき

6.9.8 赤外線リモコンデータ構造

赤外線リモコンデータ、リピートコードの構造を以下に示します。また、例として NEC フォーマットのリモコンデータ構造を示します。

リモコンデータ	LEN		DATA1		DATA2	DATA _n
---------	-----	--	-------	--	-------	-------	-------------------

リピートコード	0x00						
---------	------	--	--	--	--	--	--

例) NEC フォーマットのリモコンデータ

	0x04		カスタム 1		カスタム 2	データ 1	データ 2
--	------	--	--------	--	--------	-------	-------

【赤外線リモコン操作手順】

【初期設定】

- (1) IRRCR レジスタの FORMAT ビットを選択することで 2 種類のフォーマットを設定します。
- (2) IRRCR レジスタの START ビットを 1 にして赤外線リモコンを動作させると共に、赤外線信号の受信を開始します。
- (3) 1 フレーム信号の受信が完了した際の割込みを発生させたい時は RDIE ビットを 1 に設定します。
- (4) 1 フレーム信号の送信が完了した際の割込みを発生させたい時は TDIE ビットを 1 に設定します。

【赤外線信号を取得する場合】

- (1) 1 フレームのデータの受信が完了 (RD=1) すると、RTKISR レジスタの IRRIF ビットが 1 になります。
- (2) 受信完了の割込みを許可している (RDIE=1) 場合、1 フレームの受信データが IRRRFDR に格納されると割込みが発生します。
- (3) 受信データを取得するときは、受信 FIFO データレジスタ IRRRFDR をリードします。 IRRFDR には 1 フレームの受信データ数と受信データが受信データ数分格納されており、 IRRRFDR をリードすると受信データ数、受信データの順でデータを出力します。
- (4) 受信したサイズは、受信データ数レジスタ IRRRDNR に示されます。2 フレームの受信を行った場合は、2 フレーム合計の受信データ数を示します。

【赤外線信号を送信する場合】

- (1) 送信データを送信するときは、送信 FIFO データレジスタ IRRSFDR にライトします。 IRRSFDR には、1 フレームの送信データ数、送信データの順でライトします。
なお、送信データ数は、送信データとしては送信しません。
- (2) 未送信データ数は、送信データ数レジスタ IRRSDNR に示されます。
- (3) 送信データ IRRSFDR へのライトは、未送信データ数 IRRSDNR が 255 になるまで行うことができます。
- (4) 1 フレームのデータの送信が完了 (TD=1) すると、RTKISR レジスタの IRRIF ビットが 1 になります。
送信完了の割込みを許可している (TDIE=1) 場合、送信完了割込みが発生します。

⚠ 注意

赤外線リモコンの設定に関して :



- フォーマットの種類の変更は、IRRCR レジスタの START ビットを 1 にする前に同レジスタの FORMAT の値を設定して下さい。
- IRRCR レジスタの START ビットが 0 のときの受信、送信の動作は保証しません。
- リードする際のサイズ指定値が IRRRDNR よりも大きいとき、リードデータの超過分に対しては "FF" が入ります。
- 送信データは、カスタムコード、データコードのみを指定し、リーダ、ストップビット、フレームスベース、トレーラは自動で付加されます。
- ライトデータ数が、残り送信データ数 (255byte - 送信データ数レジスタ IRRSDNR) よりも大きいとき、データ長エラーが発生します。
- 受信時に IRRRFDR がフルになった場合、バッファフルエラービット RDBFER を 1 にして、その後受信したデータは破棄します。

RTKISR レジスタの IRRIF ビットがクリアされる条件は、IRRIF ビットが 1 で 0 を書込んだときです。

6.10 シリアルEEPROM制御

シリアル EEPROM 制御機能を以下に示します。また、表 6.10 にシリアル EEPROM 制御レジスター一覧を示します。

なお、各レジスタの説明は、6.10.1～6.10.3 を参照して下さい。

- (1) シリアル EEPROM (512byte) のリード/ライトが可能です。

表 6.10 シリアル EEPROM 制御レジスター一覧

レジスタ	略称	アドレス	R/W	サイズ
EEPROM コントロールレジスタ	EEPCR	0x00C0	R/W	1byte
EEPROM ステータスレジスタ	EEPSR	0x00C1	R/W	1byte
EEPROM データレジスタ	EEPDR	0x0100～ 0x02FF	R/W	1byte × 512

6.10.1 EEPROMコントロールレジスタ (EEPCR)

アドレス : 0x00C0, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	START
R	R	R	R	R	R	R	R/W

- (1) START

START ビット	設定内容
0	シリアル EEPROM を動作させない(初期値)
1	シリアル EEPROM を動作させる

6.10.2 EEPSRデータレジスタ (EEPSR)

アドレス : 0x00C1, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
0	0	0	0	0	0	0	EEPWER
R	R	R	R	R	R	R	R

- (1) EEPWER

EEPWER ビット	設定内容
0	EEPROM の書き込み時にエラーが発生していない (初期値)
1	EEPROM の書き込み時にエラーが発生した

6.10.3 EEPROMデータレジスタ (EEPDR)

アドレス : 0x0100～0x02FF, 初期値 : 不定

D7	D6	D5	D4	D3	D2	D1	D0
EEPDR_D7	EEPDR_D6	EEPDR_D5	EEPDR_D4	EEPDR_D3	EEPDR_D2	EEPDR_D1	EEPDR_D0
R/W							

このレジスタは、上記のような 8bit 構造が下記の様に 512 連続して構成されています。

EEPDR のアドレス	
0x0100	8bit
0x0101	8bit
...	...
...	...
...	...
0x02FE	8bit
0x02FF	8bit

EEPROM のアドレスは、EEPDR のアドレスと対応しています。EEPROM にリード/ライトする際は、EEPDR のアドレスを指定し、リード/ライトして下さい。

6.10.4 シリアルEEPROM操作手順

【初期設定】

- (1) EEPCCR レジスタの START ビットを 1 に設定します。

【シリアル EEPROM をリード/ライトする場合】

- (1) EEPROM のアドレスと対応する EEPDR のアドレスを指定しリード/ライトして下さい。

⚠ 注意

EEPCCR レジスタの設定に関して :

EEPCCR レジスタの START ビットが 0 のときのリード/ライトデータは保証しません。



6.11 電子ボリューム制御

電子ボリューム制御機能を以下に示します。また、表 6.11 に電子ボリューム制御レジスター一覧を示します。

なお、各レジスタの説明は、6.11.1～6.11.2 を参照して下さい。

(1) 電子ボリューム値を設定可能

電子ボリューム値を 0x00（音量小）～0xFF（音量大）に設定可能です。

(2) 2 つの電子ボリューム値を設定可能

右あるいは左スピーカの電子ボリューム値を設定できます。

表 6.11 電子ボリューム制御レジスター一覧

レジスタ	略称	アドレス	R/W	サイズ
右スピーカ用の電子ボリュームデータレジスタ	EVRDR	0x00D0	R/W	1byte
左スピーカ用の電子ボリュームデータレジスタ	EVLDR	0x00D1	R/W	1byte

6.11.1 右スピーカ用の電子ボリュームデータレジスタ (EVRDR)

アドレス : 0x00D0, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
EVRDR_D7	EVRDR_D6	EVRDR_D5	EVRDR_D4	EVRDR_D3	EVRDR_D2	EVRDR_D1	EVRDR_D0
R/W							

設定できる値は、0x00～0xFF です。

6.11.2 左スピーカ用の電子ボリュームデータレジスタ (EVLDR)

アドレス : 0x00D1, 初期値 : 0x00

D7	D6	D5	D4	D3	D2	D1	D0
EVLDR_D7	EVLDR_D6	EVLDR_D5	EVLDR_D4	EVLDR_D3	EVLDR_D2	EVLDR_D1	EVLDR_D0
R/W							

設定できる値は、0x00～0xFF です。

6.13 電源コントローラのレジスタ初期値

電源コントローラのレジスタの値は、以下の条件により異なります。

A～D条件のときのレジスタの値は、下記のレジスター一覧表を参照して下さい。

特に、A条件では、電源コントローラのレジスタは、全て初期化されます。初期値は、この仕様書の各レジスタに記載している値となります。

【条件】

A 条件：電源を投入したとき。

　　ハードリセットスイッチ（SW4）を押したとき。

B 条件：パワーオンスイッチ（SW1）により電源がONされたとき。

　　RESTCR の SORES ビットを 1 にセットしたとき。

　　RESTCR の SWRES ビットを 1 にセットしてリセットスイッチ（SW2）を押したとき。

C 条件：RESTCR の SWRES ビットを 0 にクリアしてリセットスイッチ（SW2）を押したとき。

D 条件：SPOWCR1 の SPOWER ビットを 0 にセットしたとき。

表 6.12 RTC レジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
RTC コントロールレジスタ	RTCCR	初期値	初期値	保持	初期値
RTC ステータスレジスタ	RTCSR	初期値	保持	保持	保持
秒カウンタ	SECCNT	初期値	動作	動作	動作
分カウンタ	MINCNT	初期値	動作	動作	動作
時カウンタ	HRCNT	初期値	動作	動作	動作
曜日カウンタ	WKCNT	初期値	動作	動作	動作
日カウンタ	DAYCNT	初期値	動作	動作	動作
月カウンタ	MONCNT	初期値	動作	動作	動作
年カウンタ	YRCNT	初期値	動作	動作	動作
秒アラームカウンタ	SECAR	初期値	保持	保持	保持
分アラームカウンタ	MINAR	初期値	保持	保持	保持
時アラームカウンタ	HRAR	初期値	保持	保持	保持
曜日アラームカウンタ	WKAR	初期値	保持	保持	保持
日アラームカウンタ	DAYAR	初期値	保持	保持	保持
月アラームカウンタ	MONAR	初期値	保持	保持	保持
RTC/タッチパネル/キー入力/ 電源ステータスレジスタ	RTKISR	初期値	初期値	保持	初期値

表 6.13 タッチパネルレジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
タッチパネルコントロールレジスタ	TPLCR	初期値	初期値	保持	初期値
タッチパネルステータスレジスタ	TPLSR	初期値	初期値	保持	初期値
タッチパネルサンプリングコントロールレジスタ	TPLSCR	初期値	初期値	保持	初期値
X 位置 A/D レジスタ	XPAR	初期値	初期値	保持	初期値
Y 位置 A/D レジスタ	YPAR	初期値	初期値	保持	初期値
X 位置 ドットレジスタ	XPDR	初期値	初期値	保持	初期値
Y 位置 ドットレジスタ	YPDR	初期値	初期値	保持	初期値
XA 位置 ドットレジスタ	XAPDR	初期値	保持	保持	保持
YA 位置 ドットレジスタ	YAPDR	初期値	保持	保持	保持
XB 位置 ドットレジスタ	XBPDR	初期値	保持	保持	保持
YB 位置 ドットレジスタ	YBPDR	初期値	保持	保持	保持
XC 位置 ドットレジスタ	XCPDR	初期値	保持	保持	保持
YC 位置 ドットレジスタ	YCPDR	初期値	保持	保持	保持
XA 位置 A/D レジスタ	XAPAR	初期値	保持	保持	保持
YA 位置 A/D レジスタ	YAPAR	初期値	保持	保持	保持
XB 位置 A/D レジスタ	XBPAR	初期値	保持	保持	保持
YB 位置 A/D レジスタ	YBPAR	初期値	保持	保持	保持
XC 位置 A/D レジスタ	XCPAR	初期値	保持	保持	保持
YC 位置 A/D レジスタ	YCPAR	初期値	保持	保持	保持
DX ドットレジスタ	DXDR	初期値	保持	保持	保持
DY ドットレジスタ	DYDR	初期値	保持	保持	保持
X 位置 ドット算出 A/D 値	XPARDOT	初期値	保持	保持	保持
X 位置 ドット算出 A/D 値 1	XPARDOT1	初期値	保持	保持	保持
X 位置 ドット算出 A/D 値 2	XPARDOT2	初期値	保持	保持	保持
X 位置 ドット算出 A/D 値 3	XPARDOT3	初期値	保持	保持	保持
X 位置 ドット算出 A/D 値 4	XPARDOT4	初期値	保持	保持	保持
Y 位置 ドット算出 A/D 値	YPARDOT	初期値	保持	保持	保持
Y 位置 ドット算出 A/D 値 1	YPARDOT1	初期値	保持	保持	保持
Y 位置 ドット算出 A/D 値 2	YPARDOT2	初期値	保持	保持	保持
Y 位置 ドット算出 A/D 値 3	YPARDOT3	初期値	保持	保持	保持
Y 位置 ドット算出 A/D 値 4	YPARDOT4	初期値	保持	保持	保持
RTC/タッチパネル/キー入力/ 電源ステータスレジスタ	RTKISR	初期値	初期値	保持	初期値

表 6.14 スイッチ入力レジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
キーコントロールレジスタ	KEYCR	初期値	初期値	保持	初期値
キーオートリピートタイムレジスタ	KATIMER	初期値	初期値	保持	初期値
キー入力ステータスレジスタ	KEYSR	初期値	初期値	保持	初期値
キービットパターンレジスタ	KBITPR	初期値	初期値	保持	初期値
RTC/タッチパネル/キー入力/電源ステータスレジスタ	RTKISR	初期値	初期値	保持	初期値

表 6.15 電源制御レジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
システムパワーコントロールレジスタ 1	SPOWCR1	初期値	初期値	保持	0x00
システムパワーコントロールレジスタ 2	SPOWCR2	初期値	初期値	保持	初期値
RTC/タッチパネル/キー入力/電源ステータスレジスタ	RTKISR	初期値	初期値	保持	初期値

表 6.16 LED レジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
LED レジスタ	LEDR	初期値	初期値	保持	0x00

表 6.17 LCD フロントライトレジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
LCD フロントライトレジスタ	LCDR	初期値	初期値	保持	0x00

表 6.18 リセットレジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
リセットコントロールレジスタ	RESTCR	初期値	初期値	保持	初期値

表 6.19 赤外線リモコン制御レジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
赤外線リモコンコントロールレジスタ	IRRCR	初期値	初期値	保持	初期値
赤外線リモコンステータスレジスタ	IRRSR	初期値	初期値	保持	初期値
赤外線リモコン信号の受信データ数レジスタ	IRRDRNDR	初期値	初期値	保持	初期値
赤外線リモコン信号の送信データ数レジスタ	IRRSNDNR	初期値	初期値	保持	初期値
赤外線リモコン信号の受信 FIFO データレジスタ	IRRDFDR	初期値	初期値	保持	初期値
赤外線リモコン信号の送信 FIFO データレジスタ	IRRSFDR	初期値	初期値	保持	初期値

表 6.20 シリアル EEPROM 制御レジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
EEPROM コントロールレジスタ	EEPCR	初期値	初期値	保持	初期値
EEPROM ステータスレジスタ	EEPSR	初期値	初期値	保持	初期値
EEPROM データレジスタ	EEPDR	初期値	初期値	保持	初期値

表 6.21 電子ボリューム制御レジスタ各条件での値

レジスタ	略称	A 条件	B 条件	C 条件	D 条件
右スピーカ用の電子ボリュームデータレジスタ	EVRDR	初期値	初期値	保持	初期値
左スピーカ用の電子ボリュームデータレジスタ	EVLDR	初期値	初期値	保持	初期値

第7章 外部割込み

7.1 SH7751R外部割り込み

図7.1にSH7751Rの割込み信号の構成を示します。

表7.1に各割込み信号のレベル対応表を示します。

図7.1に示すとおり、T-Engineボード内部の各デバイスからの割込み信号は、FPGAで/IRL信号に変換し、SH7751Rの/IRL[3:0]に出力します。




図 7.1 割り込み信号構成

表 7.1 各割り込み信号のレベル対応表

No	割込み要求元	割込み入力端子	割込み信号レベル	備考
1	PCMCIAコントローラ(SIRQ3)	/IRL[3:0]	/IRL[3:0]=0010	割込みレベル13
2	PCMCIAコントローラ(SIRQ2)	/IRL[3:0]	/IRL[3:0]=0101	割込みレベル10
3	PCMCIAコントローラ(SIRQ1)	/IRL[3:0]	/IRL[3:0]=1000	割込みレベル7
4	PCMCIAコントローラ(SIRQ0)	/IRL[3:0]	/IRL[3:0]=1110	割込みレベル1
5	USBコントローラ(INTA#)	/IRL[3:0]	/IRL[3:0]=1001	割込みレベル6
6	USBコントローラ(INTC#)	/IRL[3:0]	/IRL[3:0]=1001	割込みレベル6
7	SIOF	/IRL[3:0]	/IRL[3:0]=1010	割込みレベル4
8	UARTコントローラ chA	/IRL[3:0]	/IRL[3:0]=1011	割込みレベル4
9	UARTコントローラ chB	/IRL[3:0]	/IRL[3:0]=0100	割込みレベル11
10	H8/3048F-ONE	/IRL[3:0]	/IRL[3:0]=0011	割込みレベル12
11	PCIバス(INTA#)	/IRL[3:0]	/IRL[3:0]=0000	割込みレベル15
12	PCIバス(INTB#)	/IRL[3:0]	/IRL[3:0]=0110	割込みレベル9
13	PCIバス(INTC#)	/IRL[3:0]	/IRL[3:0]=1100	割込みレベル3
14	拡張スロット(INT2#)	/IRL[3:0]	/IRL[3:0]=1101	割込みレベル2
15	拡張スロット(INT1#)	/IRL[3:0]	/IRL[3:0]=0111	割込みレベル8
16	拡張スロット(INT0#)	/IRL[3:0]	/IRL[3:0]=0001	割込みレベル14
17	LCDコントローラ(Vsync)	/IRL[3:0]	/IRL[3:0]=0101	割込みレベル10

7.2 FPGA(U7)内の各種制御レジスタ

表7.2にFPGA(U7)内にある割込み制御レジスタ、および各種制御レジスタを示します。

表 7.2 制御レジスター一覧

レジスタ略称	アドレス	R/W	初期値	アクセスサイズ	備考
IDSWR	H' BB800000	R	H' 00XX	16	
IRQER	H' BB800002	R/W	H' 0000	16	
IRQSR	H' BB800004	R/W	H' 0000	16	
Reserved	H' BB800006	R	H' 0000	16	予約
CPIDRA	H' BB800008	R	H' 5950	16	
CPIDRB	H' BB80000A	R	H' 4131	16	
CPIDRC	H' BB80000C	R	H' 3031	16	
CPIDRD	H' BB80000E	R	H' 3400	16	

名称：IDスイッチレジスタ(IDSWR)

アドレス：H' BB800000

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	—	—	—	—	ID SW6	ID SW5	ID SW4	ID SW3	ID SW2	ID SW1
初期値	0	0	0	0	0	0	0	0	0	0	X	X	X	X	X	X
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~6：予約ビット(Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit5~0：IDスイッチ(IDSW6~1)

IDスイッチの情報をリードします。

ビットn	説明
IDSWn	説明
0	スイッチ”ON”
1	スイッチ”OFF”

名称：割込みイネーブルレジスタ (IRQER)

アドレス : H' BB800002

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	—	—	—	—	—	—	USB IRQE	VS IRQE	SI IRQE	H8 IRQE
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R/W	R/W	R/W

bit15~4 : 予約ビット (Reserved)

リードした場合、‘0’がリードされます。

ライト動作は無効です。

bit3 : USB割込みイネーブル (USBIRQE)

USBからの割込み (USBINTB#, USBSMI#, USBPME#) を制御します。

ビット3	
USBIRQE	説明
0	USB割込みディセーブル (初期値)
1	USB割込みイネーブル

bit2 : Vsync割込みイネーブル (VSIRQE)

LCDコントローラのVsync割込みを制御します。

ビット2	
VSIRQE	説明
0	Vsync割込みディセーブル (初期値)
1	Vsync割込みイネーブル

bit1 : S10F割込みイネーブル (S1IRQE)

S10Fからの割込みを制御します。

ビット1	
S1IRQE	説明
0	S10F割込みディセーブル (初期値)
1	S10F割込みイネーブル

bit0 : H8割込みイネーブル (H8IRQE)

H8からの割込みを制御します。

ビット0	
H8IRQE	説明
0	H8割込みディセーブル (初期値)
1	H8割込みイネーブル

名称：割込みステータスレジスタ (IRQSR)

アドレス：H' BB800004

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	—	—	—	—	—	—	—	VS INT	—	H8 IRQ
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R/W	R	R

bit15~3,1：予約ビット (Reserved)

リードした場合、「0」がリードされます。

ライト動作は無効です。

bit2 : Vsync割込みステータス (VSINT)

LCDコントローラのVsync割込みをモニタします。

ビット2	説明
VSINT	説明
0	Vsync割込み未発生(初期値) [クリア条件] VSINT=1の状態で0を書き込んだとき
1	Vsync割込み発生 [セット条件] Vsyncの立ち下がりエッジを検出

bit0 : H8割込みステータス (H8IRQ)

H8からの割込みをモニタします。

H8からの割込み要因についてはH8側でクリアする必要があります。

ビット0	説明
H8IRQE	説明
0	H8割込み未発生(初期値)
1	H8割込み発生

名称 : CPLD IDレジスタA(CPIDRA)

アドレス : H' BB800008

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDA															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値	0	1	0	1	1	0	0	1	0	1	0	1	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDA15~0)

リードした場合、0x5950がリードされます。

ライト動作は無効です。

名称 : CPLD IDレジスタB(CPIDRB)

アドレス : H' BB80000A

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDB															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値	0	1	0	0	0	0	0	1	0	0	1	1	0	0	0	1
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDB15~0)

リードした場合、0x4131がリードされます。

ライト動作は無効です。

名称 : CPLD IDレジスタC(CPIDRC)

アドレス : H' BB80000C

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDC															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値	0	0	1	1	0	0	0	0	0	0	1	1	0	0	0	1
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDC15~0)

リードした場合、0x3031がリードされます。

ライト動作は無効です。

名称 : CPLD IDレジスタD(CPIDRD)

アドレス : H' BB80000E

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IDD															
	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
初期値	0	0	1	1	0	1	0	0	0	0	0	0	0	0	0	0
R/W	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R

bit15~0 : IDビット(IDD15~0)

リードした場合、0x3400がリードされます。

ライト動作は無効です。

第8章 T-Engineボード拡張スロット

8.1 拡張スロット仕様

コネクタ番号 : CN2

T-Engineボード実装コネクタ型式 : 20-5603-14-0401-861 (京セラエルコ株式会社)

適合コネクタ型名 : 10-5603-14-0401-861 (京セラエルコ株式会社)

図8.1に拡張スロットの配置図を示します。




図 8.1 拡張スロットの配置図

8.2 拡張スロット信号配置

表8.1に拡張スロット信号配置を示します。

表 8.1 拡張スロット信号配置

Pin No.	信号名	I/O	Pin No.	信号名	I/O	Pin No.	信号名	I/O	Pin No.	信号名	I/O
1	GND	-	36	AD20	I/O	71	AD2	I/O	106	A1	OUT
2	PCLK2	OUT	37	GND	-	72	AD3	I/O	107	A8	OUT
3	GND	-	38	AD18	I/O	73	GND	-	108	A0	OUT
4	PCLK1	OUT	39	GND	-	74	AD1	I/O	109	RESV	-
5	GND	-	40	AD17	I/O	75	GND	-	110	WR#	OUT
6	PCLK0	OUT	41	CBE3#	I/O	76	ADO	I/O	111	GND	-
7	REQ2#	IN	42	AD16	I/O	77	PCIRST#	OUT	112	RD#	OUT
8	VCC10 *2	-	43	CBE2#	I/O	78	LOBAT	-	113	D15	I/O
9	REQ1#	IN	44	STOP#	I/O	79	MPOWER	OUT	114	D7	I/O
10	VCC10 *2	-	45	LOCK#	I/O	80	INTA#	IN	115	D14	I/O
11	REQ0#	IN	46	PERR#	I/O	81	WAKEUP	IN	116	D6	I/O
12	GNT2#	OUT	47	IRDY#	I/O	82	INTB#	IN	117	D13	I/O
13	GND	-	48	TRDY#	I/O	83	INT1#	IN	118	D5	I/O
14	GNT1#	OUT	49	GND	-	84	INTC#	IN	119	D12	I/O
15	GND	-	50	FRAME#	I/O	85	INT2#	IN	120	D4	I/O
16	GNT0#	OUT	51	GND	-	86	INTO#	IN	121	D11	I/O
17	AD31	I/O	52	DEVSEL#	I/O	87	A17	OUT	122	D3	I/O
18	IDSEL2	OUT	53	PAR	I/O	88	CS1#	OUT	123	D10	I/O
19	AD30	I/O	54	SERR#	I/O	89	A16	OUT	124	D2	I/O
20	IDSEL1	OUT	55	CBE1#	I/O	90	CS0#	OUT	125	D9	I/O
21	AD29	I/O	56	AD15	I/O	91	A15	OUT	126	D1	I/O
22	IDSEL0	OUT	57	CBE0#	I/O	92	IRDY	IN	127	D8	I/O
23	AD27	I/O	58	AD14	I/O	93	GND	-	128	D0	I/O
24	AD28	I/O	59	AD12	I/O	94	A7	OUT	129	VBAT *1	-
25	GND	-	60	AD13	I/O	95	A14	OUT	130	VBAT *1	-
26	AD26	I/O	61	GND	-	96	A6	OUT	131	VBAT *1	-
27	GND	-	62	AD11	I/O	97	A13	OUT	132	VBAT *1	-
28	AD25	I/O	63	GND	-	98	A5	OUT	133	VBAT *1	-
29	AD23	I/O	64	AD10	I/O	99	A12	OUT	134	VBAT *1	-
30	AD24	I/O	65	AD8	I/O	100	A4	OUT	135	VBAT *1	-
31	AD22	I/O	66	AD9	I/O	101	A11	OUT	136	VBAT *1	-
32	CS2#	OUT	67	AD6	I/O	102	A3	OUT	137	GND	-
33	AD21	I/O	68	AD7	I/O	103	A10	OUT	138	GND	-
34	EPCE#	OUT	69	AD4	I/O	104	A2	OUT	139	GND	-
35	AD19	I/O	70	AD5	I/O	105	A9	OUT	140	BRD_IN# *3	-

Blue PCI bus
Orange Power Control

Green Local bus
Reverse Power

*1 : ACアダプタにて電源供給時に5.6V(typ.)電源を供給します。

*2 : SH7751R電源オン時に3.3V(typ.)の電源を供給します。

*3 : この端子をLowレベルにすることにより、SH7751Rのローカルバスが拡張スロットへ出力します。

通常この端子は、拡張ボード側でLowレベルにして下さい。

*4 : PCIバスは常時拡張スロットへ出力されます。

第9章 ドータボード設計ガイド

この章では、T-Engineボードの拡張スロット経由で接続するドータボードの設計について説明します。ドータポートとは、ユーザ任意のデバイス等が搭載されており、T-Engineボード上の拡張スロットに出力しているSH7751RのPCIバス、アドレスバス、データバス、制御信号により制御可能なボードです。

9.1 ドータボードの基板サイズ

ドータボードの基板サイズは、T-EngineボードのCPUボードサイズ（120mm×75mm）を推奨します。

9.2 ドータボードへの電源供給

T-Engineボードからドータボードへ供給できる電圧と電流を表9.1に示します。ドータボードが電流量を超える場合には、ドータボード上に電源供給手段を設ける必要があります。

表 9.1 ドータボードへ供給できる電圧と電流

拡張スロット信号名	出力電圧	許容電流量	備考
VCCIO	3.3V	250mA	SH7751R 電源 ON 時に供給
VBAT	5.6V	3.0A	AC アダプタ接続時に常時供給

⚠ 注意

PCMCIA使用に関して：

許容電流量は、T-EngineボードにUSB経由のバスパワーで動作する周辺機器を接続している場合およびPCMCIAカードを使用している場合は、その機器とカードの消費電流を許容電流量から差分した電流量が許容電流となります。

9.3 ドータボードのスタック数

ドータボードの最大スタック数は、最大2枚です。

複数のドータボードをスタックする際は、電源容量に注意して下さい。

図9.2にドータボードのスタック構成例を示します。




図 9.2 ドータボードのスタック構成

9.4 ドータボードのIORDY出力

T-Engineボードには、ドータボードのIORDY入力用として、拡張スロットに1本のIORDY入力端子を設けています。ドータボードからIORDYを出力する場合には、複数のドータボードをスタックした際のIORDY出力の衝突を防ぐために、オープンコレクタ出力として下さい。

なお、T-Engineボード側のIORDY端子は、 680Ω でプルアップしています。図9-3に拡張スロットのIORDY端子の構成図を示します。




図 9.3 拡張スロットの IORDY 端子の構成図

9.5 拡張スロットのACタイミングについて

図9.4に示すように拡張スロットに出力しているSH7751Rのバス信号は、バスバッファを介して出力しています。そのため、SH7751RのバスのACタイミングに対して約10nsecバス信号が遅延します。データボードは、この遅延時間を考慮して設計して下さい。図9.5にSH7751Rの基本バスタイミングを示します。なお、SH7751Rのバスタイミング詳細については、SH7751Rハードウェアマニュアルを参照して下さい。





図9.4 拡張スロットのバスバッファ構成

⚠ 注意

バスタイミングに関して :

バスタイミングの遅延時間は、参考値です。保証値ではありません。





【注】
 IO : DACKデバイス
 SA : シングルアドレスDMA転送
 DA : デュアルアドレスDMA転送
 DACKはハイアクティブ設定

図9.5 SH7751R基本サイクル(ウェイト1)

第10章 フラッシュメモリ書き換え

T-Engineボードの拡張スロット(CN2)にデバッグボードを接続して、デバッグボード上のEPROMに書き込んであるプログラムを実行することにより、T-Engineボード上のフラッシュメモリの書き換え、電源コントローラ(H8/3048F-ONE)内蔵フラッシュメモリの書き換えが可能です。

10.1 書き込み準備

デバッグボードをT-Engineボードの拡張スロット(CN2)に接続します。また、デバッグボード上のジャンパスイッチの設定を下記のように設定します。

なお、詳細は「2.4.2 デバッグボードの接続」、「2.4.3 デバッグボードのジャンパスイッチ」を参照して下さい。

デバッグボードジャンパスイッチ1(J1):1-2をショート(EPROMをh'00000000～h'0007FFFF番地に配置)

T-Engineボードのシリアルインターフェースコネクタ(CN1)とホストシステムを付属のRS-232Cインターフェースケーブルで接続します。ホストシステムの通信ソフトを起動し、シリアルの設定を下記のように設定します。

ボーレート : 115200bps

データ長 : 8bit

parityビット : なし

ストップビット : 1bit

フロー制御 : Xon/Xoff

上記設定を行った後、T-Engineボードの電源をオン状態にすると、下記表示画面に示すように、EPROMに書き込まれているプログラムの実行状態を示すタイトル画面が通信ソフト上に表示されます。表示画面上のX.Xにはバージョンを表示します。

【表示画面】

T-Engine(MS7751RCP01) DownLoader VerX.XL

H[elp] for help messages...

Ready>

10.2 T-Engineボード上のフラッシュメモリ

10.2.1 書き換え方法

図10.1にT-Engineボード上のフラッシュメモリの書き換えイメージを示します。図10.1に示すように、T-Engineボード上のフラッシュメモリの書き換えは、いったんフラッシュメモリ上のデータをすべてSDRAMにコピーします。その後、ホストシステムから転送されたデータを上書きしてフラッシュメモリに書き込みます。




図 10.1 フラッシュメモリ書き換えイメージ

下記にT-Engineボード上のフラッシュメモリの書き換え方法を示します。

- (1) 下記表示画面のように、通信ソフト上にタイトル画面表示後、「FL 0」と入力し「Enter」を入力します。

【表示画面】

```
=====
T-Engine(MS7751RCP01) DownLoader VerX.XL
=====
=====
H[elp] for help messages...
Ready>fl 0
```

(2) 下記表示画面のように、転送の要求メッセージ「Please Send A S-format Record」が表示されたら、モトローラSフォーマットのオブジェクトファイルを転送します。

【表示画面】

```
Ready>fl 0
```

```
SH7751R Flash Memory Change Value!  
Flash Memory data copy to RAM  
Please Send A S-format Record
```

(3) モトローラSフォーマットのオブジェクトファイル転送終了後、下記表示画面のようにフラッシュメモリの消去、書き込み後「Flash write complete」のメッセージが表示されると正常終了です。
注) フラッシュメモリ書き換え中は、絶対にT-Engineボードの電源をオフ状態にしないで下さい。正常に書き込めない、またはフラッシュメモリが壊れる場合があります。

【表示画面】

```
Ready>fl 0
```

```
SH7751R Flash Memory Change Value!  
Flash Memory data copy to RAM  
Please Send A S-format Record
```

```
Start Addrs = 00001000  
End Addrs = 00003D20
```

```
Transfer complete
```

```
Flash chip erase: complete  
Program :complete  
Flash write complete  
Ready>
```

10.3 電源コントローラ内蔵フラッシュメモリ

10.3.1 書き換え方法

図10.2に電源コントローラ(H8/3048F-ONE)内蔵フラッシュメモリの書き換えイメージを示します。図10.2に示すように、電源コントローラ内蔵フラッシュメモリの書き換えは、いったんホストシステムから転送されたデータをSDRAMに保存します。その後、保存したデータを電源コントローラへ転送し、電源コントローラのファームウェアによってフラッシュメモリに書き込みます。なお、電源コントローラ内蔵フラッシュメモリは8ブロックに分かれていますが、上位4ブロックにはフラッシュメモリを書き換えるためのファームウェアなどを配置しているため、書き換えるブロックは4ブロック(BLK4からBLK7)のみです。




図 10.2 電源コントローラ内蔵フラッシュメモリの書き換えイメージ

下記に電源コントローラ内蔵フラッシュメモリの書き換え方法を示します。

- (1) 下記表示画面のように、通信ソフト上にタイトル画面表示後、「FL 1」と入力し「Enter」を入力します。

【表示画面】

T-Engine(MS7751RCP01) DownLoader VerX.XL

H[elp] for help messages...

Ready>fl 1

- (2) 下記表示画面のように、転送の要求メッセージ「Please Send A S-format Record」が表示されたら、モトローラSフォーマットのオブジェクトファイルを転送します。

注) 転送終了後、転送されたデータが正常なデータかどうか、データ内のプログラムIDチェックを行っています。プログラムIDが違う場合は、「Wrong Data!!」と表示し書き込みを終了します。

【表示画面】

Ready>fl 1

H8/3048Fone Flash Memory Change Value!
Clear data buffer (all 0xFF)
Please Send A S-format Record

(3) モトローラSフォーマットのオブジェクトファイル転送終了後、下記表示画面のように電源コントローラ内蔵フラッシュメモリの消去、書き込み後「Flash write complete」のメッセージが表示されると正常終了です。

⚠ 注意

電源コントローラ内蔵フラッシュに関して :

- バスタイミングの遅延時間は、参考値です。保証値ではありません。電源コントローラ内蔵フラッシュメモリ書き換え中は、絶対にT-Engineボードの電源をオフ状態にしないで下さい。正常に書き込めない、またはフラッシュメモリが壊れる場合があります。

【表示画面】

```
Ready>f1 1
H8/3048Fone Flash Memory Change Value!
Clear data buffer (all 0xFF)
Please Send A S-format Record
Start Addrs = 00001000
End Addrs = 00003D20
Transfer complete
H8 Flash erase: complete
Program :..... complete
Flash write complete
Ready>
```

10.3.2 書き換え確認

電源コントローラ内蔵フラッシュメモリの書き換え後、下記のコマンドを入力することで書き換えたプログラムのバージョンや、電源コントローラ内蔵フラッシュメモリ内のデータ確認などを行うことができます。

ただし、下記コマンドが正常に行えるのは、電源コントローラ内蔵フラッシュメモリの書き換え直後のみです。T-Engineボードの電源を一度OFF状態にし、再度ON状態にしたり、T-Engineボードのリセットスイッチ、NMIスイッチなどを押した場合は、正常に行えません。

(1) バージョンの読み出し

下記表示画面のようにコマンドを入力すると書き込んだプログラムのバージョンを読み出すことができます。

X.Xにバージョン情報を表示します。

【表示画面】

```
Ready>h8_ver
```

```
-----
```

```
ROM Version
```

```
-----
```

```
Hitachi ULSI T-Engine PowerController VerX.X
```

(2) フラッシュメモリデータの読み出し

下記表示画面のようにコマンドと読み出したいアドレスを入力すると電源コントローラ内蔵のフラッシュメモリのデータを64byte読み出すことができます。

【表示画面】

```
Ready>h8d 10000
```

```
00010000 : 00 01 02 00 00 01 02 00 00 01 02 00 00 01 02 00
```

```
00010010 : 00 01 02 00 00 01 02 00 00 01 02 00 00 01 02 00
```

```
00010020 : 00 01 02 00 00 01 02 00 00 01 02 00 00 01 02 00
```

```
00010030 : 00 01 04 CC 00 01 05 2A 00 01 02 00 00 01 05 70
```

(3) 電源コントローラの再起動

下記表示画面のようにコマンドを入力すると電源コントローラを再起動することができます。電源コントローラが再起動しますのでSH7751R側も再起動します。

【表示画面】

```
Ready>restart
```

```
ReStart !!
```

【MEMO】

R0P751RTH002TRK 概説書

Rev. 1.00
06.1.25

COPYRIGHT ©2006-2007 RENESAS TECHNOLOGY CORPORATION
AND RENESAS SOLUTIONS CORPORATION ALL RIGHTS RESERVED

R0P751RTH002TRK
概説書



ルネサス エレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 ☎211-8668

RJJ10J1553-0100