

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



ユーザース・マニュアル

IE-703102-MC-EM1,
IE-703102-MC-EM1-A
インサーキット・エミュレータ・オプション・ボード

対象デバイス

V850E/MS1
V850E/MS2

[メモ]

目次要約

第1章	概 説	…	10
第2章	各部の名称と機能	…	20
第3章	製品出荷時の設定一覧	…	32
第4章	注意事項	…	33
第5章	対象デバイスとターゲット・インタフェース回路の相違	…	35
付録A	製品外形図	…	49
付録B	ターゲット接続用コネクタの使用例	…	66
付録C	ターゲット接続用コネクタ	…	68
付録D	プラスチック・スペーサの取り付け	…	79

Windowsは米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。
PC/ATは米国IBM Corp.の商標です。
イーサネットは米国Xerox Corp.の商標です。

- 本資料に記載されている内容は2003年6月現在のものです、今後、予告なく変更することがあります。量産設計の際には最新の個別データ・シート等をご参照ください。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は、本資料の誤りに関し、一切その責を負いません。
- 当社は、本資料に記載された当社製品の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、一切その責を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責を負いません。
- 当社は、当社製品の品質、信頼性の向上に努めておりますが、当社製品の不具合が完全に発生しないことを保証するものではありません。当社製品の不具合により生じた生命、身体および財産に対する損害の危険を最小限度にするために、冗長設計、延焼対策設計、誤動作防止設計等安全設計を行ってください。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定していただく「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には、事前に当社販売窓口までお問い合わせください。

(注)

- (1) 本事項において使用されている「当社」とは、NECエレクトロニクス株式会社およびNECエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいう。
- (2) 本事項において使用されている「当社製品」とは、(1)において定義された当社の開発、製造製品をいう。

はじめに

対象者 このマニュアルは、V850E/MS1, V850E/MS2の応用システムを設計、開発するユーザを対象とします。

目的 このマニュアルは、IE-703102-MC-EM1 および IE-703102-MC-EM1-A の基本仕様と正しい使用方法を理解していただくことを目的としています。

構成 このマニュアルは、大きく分けて次の内容で構成しています。

概説	注意事項
各部の名称と機能	対象デバイスとターゲット・インタフェース回路の相違
製品出荷時の設定一覧	

読み方 このマニュアルの読者には、電気、論理回路、マイクロコンピュータに関する一般知識が必要です。なお、IE-703102-MC-EM1 および IE-703102-MC-EM1-A は、インサーキット・エミュレータ（IE-703102-MC）に接続して使用します。このマニュアルでは、基本的なセットアップ手順とIE-703102-MC-EM1 および IE-703102-MC-EM1-A のスイッチ類の設定内容を記載しています。IE-703102-MCの各部の名称や機能、構成部品の接続などについては、別冊のIE-703102-MC **ユーザーズ・マニュアル**（U13875J）を参照してください。

基本仕様と使用方法を一通り理解しようとするとき
目次に従ってお読みください。

IE-703102-MC, IE-703102-MC-EM1, IE-703102-MC-EM1-A の操作方法やコマンドの機能など、ソフトウェアに関する設定について知りたいとき
使用するデバッグ（別売）のユーザーズ・マニュアルを参照してください。

凡例 注 : 本文中につけた注の説明
注意 : 気をつけて読んでいただきたい内容
備考 : 本文の補足説明
数の表記 : 2進数 ...xxxxまたはxxxxB
10進数...xxxx
16進数...xxxxH

2のべき数を示す接頭語（アドレス空間、メモリ容量）:

K（キロ） : $2^{10} = 1024$

M（メガ） : $2^{20} = 1024^2$

用語 このマニュアルで使用する用語について、その意味を下表に示します。

対象デバイス	エミュレーションの対象となっているデバイスです。
ターゲット・システム	デバッグの対象となるシステムです（ユーザの作成したシステム）。ターゲット・プログラムとユーザの作成したハードウェアを含みます。
エミュレーションCPU	エミュレータ内で、ユーザが作成したプログラムを実行しているCPU部分です。
IEシステム	インサーキット・エミュレータ

本文中の品名について

このマニュアルでは、特に断りのないかぎり、IE-703102-MC-EM1を代表製品として説明しています。IE-703102-MC-EM1-Aのマニュアルとしてご使用の場合は、IE-703102-MC-EM1をIE-703102-MC-EM1-Aと読み替えてください。

IE-703102-MC-EM1とIE-703102-MC-EM1-Aの機能の違いについては、**第1章 概説**を参照してください。

関連資料 このマニュアルを使用する場合は、次の資料もあわせてご覧ください。

関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

対象デバイスに関する資料

資料名	資料番号	
	和文	英文
V850E/MS1 ユーザーズ・マニュアル ハードウェア編	U12688J	U12688E
V850E/MS2 ユーザーズ・マニュアル ハードウェア編	U14985J	U14985E
V850E/MS1, V850E/MS2 ユーザーズ・マニュアル アーキテクチャ編	U12197J	U12197E
μ PD703100-40, 703101-33, 703102-33 データ・シート	U13995J	U13995E
μ PD703100-A40, 703101-A33, 703102-A33 データ・シート	U14168J	U14168E
μ PD70F3102-33 データ・シート	U13844J	U13844E
μ PD70F3102-A33 データ・シート	U13845J	U13845E

開発ツールに関する資料 (ユーザーズ・マニュアル)

資料名	資料番号		
	和文	英文	
IE-703102-MC (V850E/MS1, V850E/MS2用インサーキット・エミュレータ)	U13875J	U13875E	
IE-703102-MC-EM1, IE-703102-MC-EM1-A (V850E/MS1, V850E/MS2用インサーキット・エミュレータ・オプション・ボード)	このマニュアル	U13876E	
CA850 Ver.2.50	操作編	U16053J	U16053E
C コンパイラ・パッケージ	C 言語編	U16054J	U16054E
	アセンブリ言語編	U16042J	U16042E
PM Plus Ver.5.10		U16569J	作成予定
ID850 Ver.2.50 統合ディバग्ガ	操作編	U16217J	U16217E
RX850 Ver.3.13以上 リアルタイムOS	基礎編	U13430J	U13430E
	インストレーション編	U13410J	U13410E
	テクニカル編	U13431J	U13431E
RX850 Pro Ver.3.13 リアルタイムOS	基礎編	U13773J	U13773E
	インストレーション編	U13774J	U13774E
	テクニカル編	U13772J	U13772E
RD850 Ver.3.01 タスク・ディバग्ガ		U13737J	U13737E
RD850 Pro Ver.3.01 タスク・ディバग्ガ		U13916J	U13916E
AZ850 Ver.3.10 システム・パフォーマンス・アナライザ		U14410J	U14410E
PG-FP4 フラッシュ・メモリ・プログラマ		U15260J	U15260E

目 次

第1章 概 説 … 10

- 1.1 製品構成 … 11
- 1.2 特 徴 (IE-703102-MCに接続した場合) … 12
- 1.3 機能仕様 (IE-703102-MCに接続した場合) … 13
- 1.4 システム構成 … 14
- 1.5 梱包内容 … 17
- 1.6 IE-703102-MCとIE-703102-MC-EM1の接続 … 18

第2章 各部の名称と機能 … 20

- 2.1 IE-703102-MC-EM1の各部の名称と機能 … 20
- 2.2 クロックの設定 … 22
 - 2.2.1 クロック設定の概要 … 22
 - 2.2.2 クロックの設定方法 … 23
- 2.3 動作モードについて … 27
- 2.4 電源供給の設定 … 28
 - 2.4.1 エミュレータ単体およびターゲット・システムの電源をOFFで使用する場合のJP2の設定 … 28
 - 2.4.2 ターゲット・システムの電源をONで使用する場合のJP2の設定 … 28
- ★ 2.5 エミュレーション・メモリ … 30
 - 2.5.1 エミュレーション・メモリのウエイト設定 … 30
 - 2.5.2 エミュレーション・メモリについての注意事項 … 31

第3章 製品出荷時の設定一覧 … 32

第4章 注意事項 … 33

- 4.1 端子のターミネーションに関する注意事項 … 33
- 4.2 内蔵RAM, 内蔵ROMに関する注意事項 … 34

★ 第5章 対象デバイスとターゲット・インタフェース回路の相違 … 35

付録A 製品外形図 … 49

- A.1 対応パッケージの製品外形図 … 49
- ★ A.2 インサーキット・エミュレータ・オプション・ボードと変換コネクタの接続条件図 … 62

付録B ターゲット接続用コネクタの使用例 … 66

付録C ターゲット接続用コネクタ … 68

- C.1 使用方法 … 68

C.2	各コネクタの取り扱い上の注意	…	71
C.3	基板設計上の注意	…	72
C.4	CSPACK（本体コネクタ）をターゲット・ボードに半田付けするとき	…	73
C.5	CSPACKを使用しIC実装を行う場合	…	76
C.6	IEシステムの接続を行う場合	…	77
C.7	CSPACKの取り扱い上の注意	…	78
付録D	プラスチック・スペーサの取り付け	…	79

第1章 概 説


IE-703102-MC-EM1は、インサーキット・エミュレータ「IE-703102-MC」用のオプション・ボードです。IE-703102-MC-EM1をIE-703102-MCに接続することにより、V850E/MS1、V850E/MS2を用いたシステム開発においてハードウェア、ソフトウェアを効率的にデバッグできます。

IE-703102-MC-EM1 は $HV_{DD}=5\text{ V}$ 用のオプション・ボードです。

IE-703102-MC-EM1-A は $HV_{DD}=3.3\text{ V}$ 用のオプション・ボードです。

このマニュアルでは、基本的なセットアップ手順と、IE-703102-MCと接続した場合のIE-703102-MC-EM1のスイッチ類の設定内容を記載しています。IE-703102-MCの各部の名称や機能、構成部品の接続などについては、別冊のIE-703102-MC **ユーザズ・マニュアル** (U13875J) を参照してください。

★ 1.1 製品構成



注1. 問い合わせ先 : 大丸興業株式会社 東京電子部 (TEL (03) 3820-7112)

大阪電子部 (TEL (06) 6244-6672)

2. PC98-NXシリーズでは使用できません。

3. 問い合わせ先 : 株式会社内藤電誠町田製作所 (TEL (045) 475-4191)

1.2 特 徴 (IE-703102-MCに接続した場合)

最大動作周波数：40 MHz (HV_{DD}=3.3 V, 5.0 V動作時)

非常に軽量でコンパクトです。

信号線間のバッファ類を排除することによって、対象デバイスとの等価性を高めています。

次の端子はマスクできます。

$\overline{\text{RESET}}$, $\overline{\text{NMI}}$, $\overline{\text{WAIT}}$, $\overline{\text{HLDRQ}}$

ターゲット・システムとの接続には、次の2種類の方法があります。

- ・ IE-703102-MC-EM1を直接接続
- ・ 延長プローブ (別売) をIE-703102-MC-EM1先端に取り付けて接続

IE-703102-MC-EM1の形状などは次のとおりです。

項 目		数 値
消費電力		0.4 W (動作周波数40 MHz時) ^注
外形寸法 (付録A 製品外形図参照)	高さ	15 mm
	横幅	207 mm
	奥行き	96 mm
重量		170 g

注 IE-703102-MC + IE-703102-MC-EM1の状態では11.4 W

★ 1.3 機能仕様（IE-703102-MCに接続した場合）

表1 - 2 IE-703102-MC-EM1のシステム仕様（IE-703102-MCに接続した場合）

項 目		仕 様
エミュレーション・メモリ容量	内部ROM	512 Kバイト (Max.)
	外部メモリ	2 Mバイト (Max.) ^注
プログラム実行機能	リアルタイム実行機能	継続して実行, カーソル位置から実行, 自動継続実行, カーソル位置まで実行, リスタート, リターン・アウト
	ノンリアルタイム実行機能	ステップ・イン, ネクスト・オーバ, スローモーション
ブレーク機能		イベント検出ブレーク, ソフトウェア・ブレーク, 強制ブレーク, Come機能によるブレーク, ステップ実行時の条件成立によるブレーク, フェイル・セーフ・ブレーク
トレース機能	トレース条件	全トレース, セクション・トレース, クオリファイ・トレース
	メモリ容量	168ビット×32 Kフレーム
その他機能		マッピング機能, イベント機能, カバレッジ測定機能, スナップ・ショット機能, スタブ機能, レジスタ操作機能, メモリ操作機能, 時間測定機能, リアルタイムRAMサンプリング機能

注 8ビット幅では使用できません (2.5.2 エミュレーション・メモリについての注意事項を参照)。


注意 使用するデバッガによっては, すべての機能がサポートされない場合があります。

1.4 システム構成

IE-703102-MC-EM1にIE-703102-MCを接続し、さらにパソコン（PC-9800シリーズ、PC/AT互換機）と接続して使用する場合のシステム構成を次に示します。

- ★ ・ V850E/MS1（144ピンLQFP）の場合：図1-1を参照
- ・ V850E/MS2（100ピンLQFP）の場合：図1-2を参照
- ・ V850E/MS1（157ピンFBGA）の場合：図1-3を参照


★ 図1-1 システム構成（V850E/MS1 144ピンLQFPの場合）



- 備考1. : パソコン（PC-9800シリーズ、PC/AT互換機）
- : デバッガ（ID850：別売），デバイス・ファイル（DF703102：別途入手）
 - : PCインタフェース・ボード（1.1 製品構成参照：別売）
 - : PCインタフェース・ケーブル（IE-703102-MCに付属）（IE-70000-CD-IF-A用のみPCインタフェース・ボードに付属）
 - : インサーキット・エミュレータ（IE-703102-MC：別売）
 - : インサーキット・エミュレータ・オプション・ボード（IE-703102-MC-EM1：本製品）
 - : 外部ロジック・プローブ（IE-703102-MCに付属）
 - : 延長プローブ（オプション）（SC-144SDN：別売，SWEX-144SD-1：別売）
 - : ガイド・ネジ（YQGUIDE：付属）
 - : 144ピンLQFP用IE接続コネクタ（YQPACK144SD：付属）
 - : 144ピンLQFP用ターゲット接続ソケット（NQPACK144SD：付属）
 - : 144ピンLQFP用デバイス実装カバー（HQPACK144SD：付属）
 - : 電源アダプタ（IE-70000-MC-PS-B：別売）
 - : AC100 V用電源ケーブル（IE-70000-MC-PS-Bに付属）
 - : AC220 V用電源ケーブル（IE-70000-MC-PS-Bに付属）
2. 図中の丸に囲まれた箇所は，ターゲット接続用コネクタの拡大図です。

★


図1 - 2 システム構成 (V850E/MS2 100ピンLQFPの場合)



- 備考1. : パソコン (PC-9800シリーズ, PC/AT互換機)
 : ディバッガ (ID850 : 別売) , デバイス・ファイル (DF703130 : 別途入手)
 : PCインタフェース・ボード (1.1 製品構成参照 : 別売)
 : PCインタフェース・ケーブル (IE-703102-MCに付属) (IE-70000-CD-IF-A用のみPCインタフェース・ボードに付属)
 : インサーキット・エミュレータ (IE-703102-MC : 別売)
 : インサーキット・エミュレータ・オプション・ボード (IE-703102-MC-EM1 : 本製品)
 : 外部ロジック・プローブ (IE-703102-MCに付属)
 : 144ピン-100ピン変換アダプタ (VP-V850E/MS1-MS2 : 別売)
 : 延長プローブ (オプション) (SC-100SDN : 別売, SWEX-100SD-1 : 別売)
 : ガイド・ネジ (YQGUIDE : 付属)
 : 100ピンLQFP用IE接続コネクタ (YQPACK100SD : VP-V850E/MS1-MS2に付属)
 : 100ピンLQFP用ターゲット接続ソケット (NQPACK100SD : VP-V850E/MS1-MS2に付属)
 : 100ピンLQFP用デバイス実装カバー (HQPACK100SD : VP-V850E/MS1-MS2に付属)
 : 電源アダプタ (IE-70000-MC-PS-B : 別売)
 : AC100 V用電源ケーブル (IE-70000-MC-PS-Bに付属)
 : AC220 V用電源ケーブル (IE-70000-MC-PS-Bに付属)
2. 図中の丸に囲まれた箇所は, ターゲット接続用コネクタの拡大図です。

★

図1 - 3 システム構成 (V850E/MS1 157ピンFBGAの場合)




- 備考1. : パソコン (PC-9800シリーズ, PC/AT互換機)
 : ディバッガ (ID850 : 別売) , デバイス・ファイル (DF703102 : 別途入手)
 : PCインタフェース・ボード (1.1 製品構成参照 : 別売)
 : PCインタフェース・ケーブル (IE-703102-MCに付属) (IE-70000-CD-IF-A用のみPCインタフェース・ボードに付属)
 : インサーキット・エミュレータ (IE-703102-MC : 別売)
 : インサーキット・エミュレータ・オプション・ボード (IE-703102-MC-EM1 : 本製品)
 : 外部ロジック・プローブ (IE-703102-MCに付属)
 : 延長プローブ (オプション) (SC-144SDN : 別売, SWEX-144SD-1 : 別売)
 : ガイド・ネジ (YQGUIDE : 付属)
 : 157ピンFBGA用IE接続コネクタ (CSICE157A1614N01 : 別売)
 : 157ピンFBGA用ポゴピン式コネクタ (CSPACK157A1614N01 : 別売)
 : デバイス実装用ネジ (CSPACK157A1614N01に付属)
 : デバイス実装用カバー (CSPACK157A1614N01に付属)
 : デバイス実装用スペーサ (CSPACK157A1614N01に付属)
 : 電源アダプタ (IE-70000-MC-PS-B : 別売)
 : AC100 V用電源ケーブル (IE-70000-MC-PS-Bに付属)
 : AC220 V用電源ケーブル (IE-70000-MC-PS-Bに付属)
2. 図中の丸に囲まれた箇所は, ターゲット接続用コネクタの拡大図です。

1.5 梱包内容

IE-703102-MC-EM1の梱包箱の中には、本体と保証書、梱包明細書、添付品を納めた袋が入っています。

添付品袋の中には、このマニュアルとコネクタ類が入っているので、内容を確認してください。万一、不足や破損などがありましたら、当社販売員または特約店までご連絡ください。

図1 - 4 梱包内容



- ★ 添付品袋には、このマニュアルと添付品リスト（1通）および使用上の注意文書（1冊）が入っているかをお確かめください。

1.6 IE-703102-MCとIE-703102-MC-EM1の接続

IE-703102-MCとIE-703102-MC-EM1の接続手順を次に示します。

注意 コネクタのピンを折ったり、曲げたりしないよう注意して接続してください。

- ★ IE-703102-MCのPOD部カバー（下部）を取り外します。
IE-703102-MC-EM1のPGAソケット・レバーを図1 - 5 (b) のOPENの位置にセットします。
POD部裏のPGAソケットとIE-703102-MC-EM1を接続します（図1 - 5 (c) 参照）。
接続時には、IE-703102-MCとIE-703102-MC-EM1が水平になるようにしてください。
なお、POD部を固定させるためにスペーサを取り付けることが可能です（付録D **プラスチック・スペーサの取り付け**参照）。
- ★ IE-703102-MC-EM1のPGAソケット・レバーを図1 - 5 (b) のCLOSEの位置にセットします。
POD部カバー（下部）をIE-703102-MC-EM1の半田面に、IE-703102-MCに添付されているナイロン・リベットで固定します。

図1 - 5 IE-703102-MCとIE-703102-MC-EM1の接続（1/2）





図1 - 5 IE-703102-MCとIE-703102-MC-EM1の接続 (2/2)



第2章 各部の名称と機能


この章では、IE-703102-MC-EM1 の各部の名称と機能、スイッチの設定について説明します。

POD 部、ジャンパ、スイッチの位置などの詳細については、IE-703102-MC ユーザーズ・マニュアル (U13875J) を参照してください。

2.1 IE-703102-MC-EM1の各部の名称と機能

★

図2 - 1 IE-703102-MC-EM1



(1) テスト・ピン (TP1-TP6)

DMA サイクルやリフレッシュ・サイクルをトレーサに残したい場合、またはブレイクさせたい場合に外部ロジック・プローブと接続して使用します。

- TP1 : GND
- TP2 : REFRQ
- TP3 : DMAAK0
- TP4 : DMAAK1
- TP5 : DMAAK2
- TP6 : DMAAK3

(2) SW1

クロック・モードの切り替えスイッチです (詳細は 2.2 クロックの設定を参照してください)。

(3) JP1

クロック供給源の切り替えジャンパです (詳細は 2.2 クロックの設定を参照してください)。

(4) JP2

電源供給の切り替えジャンパです (詳細は 2.4 電源供給の設定を参照してください)。

★ (5) LD1 (CKSEL : 緑)

LEDの状態	単体で使用するとき	ターゲット・システムを接続して使用するとき
点灯	SW1=DIRECT	ターゲット・システムからのCKSEL信号がハイ・レベル
消灯	SW1=PLL	ターゲット・システムからのCKSEL信号がロウ・レベル

(6) IE-703102-MC 接続コネクタ

IE-703102-MC と接続するコネクタです。

(7) ターゲット接続用コネクタ

ターゲット・システム、または延長プローブと接続するコネクタです。

★ 2.2 クロックの設定

2.2.1 クロック設定の概要


クロックの設定には次の3通りの方法があります。

詳細は2.2.2 クロックの設定方法を参照してください。

- (1) IE-703102-MC-EM1上に実装されている水晶発振器を内部クロックとして使用する。
- (2) IE-703102-MC-EM1上に実装されている水晶発振器を変更して内部クロックとして使用する。
- (3) ターゲット・システム上の水晶発振器を外部クロックとして使用する。

注意 外部クロックを使用する場合、X1端子には方形波を入力してください。
水晶振動子/セラミック発振子で生成したクロックでは、動作しません。

図2-2 クロック設定の概要



2.2.2 クロックの設定方法

クロック設定時のハードウェア設定一覧を示します。

表2-1 各クロックの設定時のハードウェア設定一覧

使用するクロックの種類	クロック・ソース選択 ^{注1}	OSCの水晶発振器	JP1の設定	クロック・モード	SW1	CKSEL端子 ^{注2}
(1) E-703102-MC-EM1上に実装されている水晶発振器 (OSC) を内部クロックとして使用する。	Internal	出荷時設定 (8.000 MHz)		PLL		ロウ・レベル入力
				ダイレクト		ハイ・レベル入力
(2) E-703102-MC-EM1上に実装されている水晶発振器 (OSC) を変更して内部クロックとして使用する ^{注3} 。	Internal	変更する		PLL		ロウ・レベル入力
				ダイレクト		ハイ・レベル入力
(3) ターゲット・システム上の水晶発振器を外部クロックとして使用する ^{注4} 。	External	水晶発振器搭載 / 非搭載可能		PLL		ロウ・レベル入力
				ダイレクト		ハイ・レベル入力

注1. クロック・ソース選択はディバッガ上のコンフィギュレーション・ダイアログのクロック・ソース選択エリアで行ってください。

2. CKSEL端子への入力設定はターゲット・システム接続時のみです。エミュレータを単体で動作させる場合はオープンにしてください。SW1の設定で動作します。
3. エミュレータ上の水晶発振器を交換する場合、発振器は下記を満たす製品をお使いください。

電源電圧	5 V (IE-703102-MC-EM1-Aの場合でも5 Vの製品を使用してください)
出力レベル	CMOS
形状	8ピン・タイプ
ピン配置	1ピン : NC 4ピン : GND 5ピン : OUT 8ピン : V _{DD}

4. 外部クロックを使用する場合、X1端子には方形波を入力してください。
水晶振動子 / セラミック発振器で生成したクロックでは、動作しません。

注意 上記以外の設定は禁止です。

(1) IE-703102-MC-EM1上に実装されている水晶発振器 (OSC) を内部クロックとして使用する。




出荷時に搭載されている8.000 MHzの水晶発振器をIE-703102-MC-EM1のOSCソケットに搭載します (出荷時設定のままです) 。

JP1を表2 - 2に合わせて変更します (出荷時設定のままです) 。

使用するクロック・モードに合わせてSW1, CKSEL端子の設定を表2 - 2のとおりに行ってください。

統合デバッグ (ID850) 起動時には, コンフィギュレーション・ダイアログのクロック・ソース選択エリアで “ Internal ” を選択してください (エミュレータ内のクロックの選択) 。


表2 - 2 実装されている内部クロックを使用する場合の設定

使用するクロックの種類	クロック・ソース選択	OSCの水晶発振器	JP1の設定	クロック・モード	SW1	CKSEL端子 ^注
IE-703102-MC-EM1上に実装されている水晶発振器 (OSC) を内部クロックとして使用する。	Internal	出荷時設定 (8.000 MHz)		PLL		ロウ・レベル入力
				ダイレクト		ハイ・レベル入力

注 CKSEL端子への入力設定はターゲット・システム接続時のみです。

エミュレータを単体で動作させる場合はオープンにしてください。SW1の設定で動作します。

図2 - 3 実装されている内部クロックを使用する場合の概要



(2) IE-703102-MC-EM1上に実装されている水晶発振器（OSC）を変更して内部クロックとして使用する。




IE-703102-MC-EM1上に装着済みの水晶発振器（OSC）を取り外し、使用する発振器を装着してください。

JP1を表2 - 3に合わせて設定してください（出荷時設定のままです）。

使用するクロック・モードに応じてSW1, CKSEL端子の設定を表2 - 3のとおり行ってください。

統合デバッグ（ID850）上のコンフィギュレーション・ダイアログのクロック・ソース選択エリアでは“Internal”を選択してください。


表2 - 3 実装されている内部クロックを変更する場合の設定

使用するクロックの種類	クロック・ソース選択	OSCの水晶発振器	JP1の設定	クロック・モード	SW1	CKSEL端子 ^注
IE-703102-MC-EM1上に実装されている水晶発振器を変更して内部クロックとして使用する。	Internal	変更する		PLL		ロウ・レベル入力
				ダイレクト		ハイ・レベル入力

注 CKSEL端子への入力設定はターゲット・システム接続時のみです。

エミュレータを単体で動作させる際はオープンにしてください。SW1の設定で動作します。

図2 - 4 実装されている水晶発振器を変更して内部クロックとして使用する場合の概要



(3) ターゲット・システムの水晶発振器を外部クロックとして使用する。

JP1を表2 - 4に合わせて設定してください(出荷時設定のままです)。

ご使用になるクロック・モードに応じてSW1, CKSEL端子の設定を表2 - 4のとおり行ってください。

統合デバッグ(ID850)上のコンフィギュレーション・ダイアログのクロック・ソース選択エリアでは“ External ” を選択してください。

表2 - 4 外部クロックを使用する場合の設定

使用するクロックの種類	クロック・ソース選択	OSCの水晶発振器 搭載/非搭載 可能	JP1の設定	クロック・モード	SW1	CKSEL端子 ^注
ターゲット・システム上の水晶発振器を外部クロックとして使用する。	External			PLL		ロウ・レベル 入力
				ダイレクト		ハイ・レベル 入力


注 CKSEL端子への入力設定はターゲット・システム接続時のみです。

エミュレータを単体で動作させる際はオープンにしてください。SW1の設定で動作します。

注意 X1端子には必ず方形波を入力してください。

水晶振動子/セラミック発振器で生成したクロックでは動作しません。

図2 - 5 ターゲット・システム上の水晶発振器を外部クロックとして使用する場合の概要



★ 2.3 動作モードについて

IE-703102-MC-EM1は、次の表のように実デバイスと等価な動作モードをサポートしています。

動作モードは、ディバugg (ID850) およびMODE0, MODE1端子で設定します。

ディバugg (ID850) 上の設定は、コンフィギュレーション・ウィンドウの端子マスク設定エリア内 “MODE0, 1, 2” で行います。

表2 - 5 動作モードの設定

対象デバイス	ID850コンフィギュレーション・ウィンドウの端子マスク設定エリア内 “MODE0, 1, 2”		ターゲット・システムからの端子入力 ^{注1}		動作モード
	チェック・ボックス	プルダウン・メニュー	MODE0	MODE1	
V850E/MS1	なし	Target Depend	L	H	シングルチップ・モード0
			H	H	シングルチップ・モード1
			L	L	ROMレス・モード0
			H	L	ROMレス・モード1
	あり	Single chip Mode 0	無効		シングルチップ・モード0
		Single chip Mode 1	無効		シングルチップ・モード1
		ROM Less Mode 0	無効		ROMレス・モード0
		ROM Less Mode 1	無効		ROMレス・モード1
V850E/MS2	なし	Target Depend	L	-	ROMレス・モード0
			H	-	ROMレス・モード1
	あり	Single chip Mode 0	無効		設定禁止 ^{注2}
		Single chip Mode 1	無効		設定禁止 ^{注2}
		ROM Less Mode 0	無効		ROMレス・モード0
		ROM Less Mode 1	無効		ROMレス・モード1

注1. エミュレータでは、MODE0, MODE1端子のみで動作モードを決定しています。MODE2, MODE3端子の設定は常に無効となりますので、ご注意ください。

MODE2, MODE3端子の設定については、V850E/MS1 **ユーザズ・マニュアル ハードウェア編** (U12688J), または、V850E/MS2 **ユーザズ・マニュアル ハードウェア編** (U14985J) を参照してください。

2. V850E/MS2は、シングルチップ・モードをサポートしていないため、この設定は禁止です。

注意 ROMレス・モード選択時にエミュレータをターゲット・システムに接続せずに動作させる場合、必ずエミュレーション・メモリを0H番地からマッピングしてください。

2.4 電源供給の設定

JP2の設定により、エミュレータ単体で動作させる（エミュレータの電源を使用する）か、ターゲット・システムを接続して動作させる（ターゲット・システムの電源を使用する）かを切り替えることができます。

2.4.1 エミュレータ単体およびターゲット・システムの電源をOFFで使用する場合のJP2の設定


エミュレータ単体およびターゲット・システムの電源をOFFで使用するときは、エミュレータの電源が使用されます。製品により、電源の状態は次のようになります。

- | | |
|----------------------|--|
| • IE-703102-MC-EM1 | : $V_{DD}=3.3\text{ V}$, $HV_{DD}=5.0\text{ V}$ |
| • IE-703102-MC-EM1-A | : $V_{DD}=3.3\text{ V}$, $HV_{DD}=3.3\text{ V}$ |

JP2の設定を図2 - 6に示します。

注意 JP2の設定を誤ると、エミュレータが故障することがあります。

図2 - 6 電源供給の設定（エミュレータ単体およびターゲット・システムの電源をOFFで使用する場合）



2.4.2 ターゲット・システムの電源をONで使用する場合のJP2の設定

ターゲット・システムの電源をONの状態を使用するときは、ターゲット・システムの電源が使用されます。このときのJP2の設定を図2 - 7に示します。

注意 JP2の設定を誤ると、エミュレータが故障することがあります。

図2 - 7 電源供給の設定（ターゲット・システムの電源をONで使用する場合）





図2 - 8 JP2によるV_{DD}, HV_{DD}の概略図



★ 2.5 エミュレーション・メモリ

ターゲット・システム上のメモリまたはメモリ・マップトI/Oをエミュレーションするための代替メモリです(容量: 2 Mバイト)。

2.5.1 エミュレーション・メモリのウエイト設定

エミュレーション・メモリに対するデータ・ウエイト/アイドル・ステートはそれぞれ次のように設定できます。

(1) ID850の場合

コンフィギュレーション画面で、次の3種類から選択してください。

ディバッガ上での設定	ウエイトの種類	エミュレーション・メモリ・アクセス	外部メモリ・アクセス
WAIT MASK	データ・ウエイト	0ウエイト固定 WAIT信号はマスク	0ウエイト固定 WAIT信号はマスク
	アイドル・ステート	BCCレジスタの設定に依存	BCCレジスタの設定に依存
1 WAIT ACCESS	データ・ウエイト	1ウエイト固定 BCCレジスタの設定に依存	DWCレジスタの設定および WAIT信号の状態に依存
	アイドル・ステート	BCCレジスタの設定に依存	BCCレジスタの設定に依存
TARGET WAIT	データ・ウエイト	DWCレジスタの設定および WAIT信号の状態に依存	DWCレジスタの設定および WAIT信号の状態に依存
	アイドル・ステート	BCCレジスタの設定に依存	BCCレジスタの設定に依存

(2) MULTIの場合

“ Pinmask ” コマンドによって、WAIT, EMWAITのマスク/マスク解除を選択してください。

ディバッガ上での設定	ウエイトの種類	エミュレーション・メモリ・アクセス	外部メモリ・アクセス
WAIT : マスク EMWAIT : マスク	データ・ウエイト	0ウエイト固定 WAIT信号はマスク	0ウエイト固定 WAIT信号はマスク
	アイドル・ステート	BCCレジスタの設定に依存	BCCレジスタの設定に依存
WAIT : アンマスク EMWAIT : マスク	データ・ウエイト	1ウエイト固定 BCCレジスタの設定に依存	DWCレジスタの設定および WAIT信号の状態に依存
	アイドル・ステート	BCCレジスタの設定に依存	BCCレジスタの設定に依存
WAIT : アンマスク EMWAIT : アンマスク	データ・ウエイト	DWCレジスタの設定および WAIT信号の状態に依存	DWCレジスタの設定および WAIT信号の状態に依存
	アイドル・ステート	BCCレジスタの設定に依存	BCCレジスタの設定に依存

2.5.2 エミュレーション・メモリについての注意事項

(1) エミュレーション・メモリ・アクセスに必要なデータ・ウェイト数について

エミュレーション・メモリ・アクセスに必要なデータ・ウェイト挿入数はエミュレータの動作周波数により次のように変わります。DWCレジスタで設定を行ってください。

動作周波数 < 25 MHz	0 Wait
25 MHz < 動作周波数 < 33 MHz	1 Wait
33 MHz < 動作周波数 < 40 MHz	2 Wait

(2) バス・サイジングについて

バス・サイジングは16ビットにしてください (BSCレジスタのBSn1に“0”, BSn0に“1”を設定してください)。8ビット・バスは使用できません。

(3) WAIT端子について

設定によりエミュレーション・メモリに対するデータ・ウェイト数はWAIT端子の影響を受けない場合があります。ご注意ください。




(4) DMAについて

エミュレーション・メモリをDMAの転送先 / 転送元に設定することはできません。

(5) 設定するI/Oレジスタについて

エミュレーション・メモリをアクセスする際に必要なI/OレジスタはMMレジスタ, BSCレジスタ, DWCレジスタ (動作周波数によっては設定が必要) のみです。このため, 実際にSRAMやDRAMなどの外部デバイスへアクセスする際に設定が必要なI/Oレジスタ (BCTレジスタ, PMC8レジスタ, PMC9レジスタ, PMCXレジスタなど) のエミュレーションを行うことができませんので, ご注意ください。

第3章 製品出荷時の設定一覧

項目	設定内容	備考
JP1		出荷時の設定以外は、設定禁止。
JP2		エミュレータの電源を供給する設定になっています（エミュレータ単体およびターゲット・システムの電源をOFFで使用する場合の設定）。
SW1		PLLモードに設定。
★ 水晶発振器	8.000 MHzの水晶発振器を実装	水晶発振器をを変更することで周波数を可変にできます。

第4章 注意事項

★ 4.1 端子のターミネーションに関する注意事項

エミュレータ内で特別な処理を行っている端子を下記に示します。

詳しい回路構成は、第5章 対象デバイスとターゲット・インタフェース回路の相違を参照してください。

(1) エミュレーションできない端子

下記に示す端子はエミュレータ内でオープン、もしくはグランドに接続されているため、エミュレーションできません。対象デバイスを使って評価を行ってください。

表4-1 エミュレーションできない端子

端子名1	端子名2	対象デバイス	ピン番号
MODE2	-	V850E/MS1 (144ピンLQFP)	69
		V850E/MS1 (157ピンFBGA)	R14
		V850E/MS2 (100ピンLQFP)	42
CV _{DD}	-	V850E/MS1 (144ピンLQFP)	62
		V850E/MS1 (157ピンFBGA)	T10
		V850E/MS2 (100ピンLQFP)	36
X2	-	V850E/MS1 (144ピンLQFP)	63
		V850E/MS1 (157ピンFBGA)	T11
		V850E/MS2 (100ピンLQFP)	37
MODE3	V _{PP}	V850E/MS1 (144ピンLQFP)	70
		V850E/MS1 (157ピンFBGA)	T14
		V850E/MS2 (100ピンLQFP)	-
-	-	V850E/MS1 (144ピンLQFP)	-
		V850E/MS1 (157ピンFBGA)	A1, A16, C16, D4, T1, T15, T16
		V850E/MS2 (100ピンLQFP)	-
CV _{SS}	-	V850E/MS1 (144ピンLQFP)	65
		V850E/MS1 (157ピンFBGA)	T13
		V850E/MS2 (100ピンLQFP)	39
V _{SS}	-	V850E/MS1 (144ピンLQFP)	9, 83, 117, 135
		V850E/MS1 (157ピンFBGA)	C3, C4, C6, C12, D14, E3, L14
		V850E/MS2 (100ピンLQFP)	10, 44, 76, 94

(2) X1端子

外部クロック選択時、X1端子は5 kΩ でプルアップされます。

また、74VHC157を介してクロック・ジェネレータへ入力されるため、最大13.2 ns程度の遅延が生じます。

内部クロック選択時は、オープンになります。

(3) CKSEL端子

CKSEL端子はSW1の設定により、プルアップ/プルダウンの切り替えができます。

SW1で「PLL」選択時は33 k でプルダウンされます。「Direct」選択時は100 でプルアップされます。

4.2 内蔵RAM, 内蔵ROMに関する注意事項

エミュレータでは、内蔵RAM (iRAM) と内蔵ROM (iROM) の容量が段階的に設定されるため、対象デバイスとはメモリ容量が異なります。対象デバイスの容量を越えるアドレスにアクセスした場合は、エミュレータに実装されているメモリにアクセスします。メモリ容量は次のようになります。

表4-1 メモリ容量の制限一覧

(a) iRAM容量 (単位: バイト)

対象デバイス	エミュレータ
1 K	1 K
2 K	2 K
3 K	3 K
4 K (V850E/MS1)	4 K
5 K-6 K	6 K
7 K-8 K	8 K
9 K-10 K	10 K
11 K-12 K	12 K
13 K-16 K	16 K
17 K-20 K	20 K
21 K-24 K	24 K
25 K-28 K	28 K
29 K-36 K	36 K
37 K-44 K	44 K
45 K-52 K	52 K
53 K-60 K	60 K

(b) iROM容量 (単位: バイト)

対象デバイス	エミュレータ (エミュレーション・メモリ)
1 K-32 K	32 K
33 K-64 K	64 K
65 K-128 K (V850E/MS1)	128 K
129 K-256 K	256 K
257 K-512 K	512 K ^注

注 エミュレータは、512 KバイトのiROMエミュレーション・メモリを実装しています。

★ 第5章 対象デバイスとターゲット・インタフェース回路の相違

この章では、ターゲット・システムと接続されるエミュレータの信号についてエミュレータ内の等価回路を記載しています。エミュレータ内の処理によってエミュレーションできない端子があります（第4章 注意事項参照）。ご注意ください。

等価回路を図5-1～図5-8に示します。

各等価回路に対応した端子一覧を表5-1～表5-8に示します。

図5-1 端子等価回路1




表5-1 対応端子一覧（端子等価回路1）

端子名1	対象デバイス	ピン番号
VDD	V850E/MS1 (144ピンLQFP)	45, 144
	V850E/MS1 (157ピンFBGA)	F3, P5
	V850E/MS2 (100ピンLQFP)	3, 33

図5 - 2 端子等価回路2




表5 - 2 対応端子一覧 (端子等価回路2)

端子名1	対象デバイス	ピン番号
HVDD	V850E/MS1 (144ピンLQFP)	100,126
	V850E/MS1 (157ピンFBGA)	C5, C9, D3, E14, P13
	V850E/MS2 (100ピンLQFP)	59,85

図5 - 3 端子等価回路3



表5-3 対応端子一覧（端子等価回路3）（1/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P40	D0	-	-	V850E/MS1（144ピンLQFP）	143
				V850E/MS1（157ピンFBGA）	A2
				V850E/MS2（100ピンLQFP）	2 ^{注1}
P41	D1	-	-	V850E/MS1（144ピンLQFP）	142
				V850E/MS1（157ピンFBGA）	B2
				V850E/MS2（100ピンLQFP）	1 ^{注1}
P42	D2	-	-	V850E/MS1（144ピンLQFP）	141
				V850E/MS1（157ピンFBGA）	A3
				V850E/MS2（100ピンLQFP）	100 ^{注1}
P43	D3	-	-	V850E/MS1（144ピンLQFP）	140
				V850E/MS1（157ピンFBGA）	B3
				V850E/MS2（100ピンLQFP）	99 ^{注1}
P44	D4	-	-	V850E/MS1（144ピンLQFP）	139
				V850E/MS1（157ピンFBGA）	A4
				V850E/MS2（100ピンLQFP）	98 ^{注1}
P45	D5	-	-	V850E/MS1（144ピンLQFP）	138
				V850E/MS1（157ピンFBGA）	B4
				V850E/MS2（100ピンLQFP）	97 ^{注1}
P46	D6	-	-	V850E/MS1（144ピンLQFP）	137
				V850E/MS1（157ピンFBGA）	A5
				V850E/MS2（100ピンLQFP）	96 ^{注1}
P47	D7	-	-	V850E/MS1（144ピンLQFP）	136
				V850E/MS1（157ピンFBGA）	B5
				V850E/MS2（100ピンLQFP）	95 ^{注1}
P50	D8	-	-	V850E/MS1（144ピンLQFP）	134
				V850E/MS1（157ピンFBGA）	A6
				V850E/MS2（100ピンLQFP）	93
P51	D9	-	-	V850E/MS1（144ピンLQFP）	133
				V850E/MS1（157ピンFBGA）	B6
				V850E/MS2（100ピンLQFP）	92
P52	D10	-	-	V850E/MS1（144ピンLQFP）	132
				V850E/MS1（157ピンFBGA）	A7
				V850E/MS2（100ピンLQFP）	91
P53	D11	-	-	V850E/MS1（144ピンLQFP）	131
				V850E/MS1（157ピンFBGA）	B7
				V850E/MS2（100ピンLQFP）	90
P54	D12	-	-	V850E/MS1（144ピンLQFP）	130
				V850E/MS1（157ピンFBGA）	C7
				V850E/MS2（100ピンLQFP）	89
P55	D13	-	-	V850E/MS1（144ピンLQFP）	129
				V850E/MS1（157ピンFBGA）	A8
				V850E/MS2（100ピンLQFP）	88

表5-3 対応端子一覧（端子等価回路3）（2/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P56	D14	-	-	V850E/MS1 (144ピンLQFP)	128
				V850E/MS1 (157ピンFBGA)	B8
				V850E/MS2 (100ピンLQFP)	87
P57	D15	-	-	V850E/MS1 (144ピンLQFP)	127
				V850E/MS1 (157ピンFBGA)	C8
				V850E/MS2 (100ピンLQFP)	86
P60	A16	-	-	V850E/MS1 (144ピンLQFP)	108
				V850E/MS1 (157ピンFBGA)	B16
				V850E/MS2 (100ピンLQFP)	67
P61	A17	-	-	V850E/MS1 (144ピンLQFP)	107
				V850E/MS1 (157ピンFBGA)	B15
				V850E/MS2 (100ピンLQFP)	66
P62	A18	-	-	V850E/MS1 (144ピンLQFP)	106
				V850E/MS1 (157ピンFBGA)	C14
				V850E/MS2 (100ピンLQFP)	65
P63	A19	-	-	V850E/MS1 (144ピンLQFP)	105
				V850E/MS1 (157ピンFBGA)	C15
				V850E/MS2 (100ピンLQFP)	64
P64	A20	-	-	V850E/MS1 (144ピンLQFP)	104
				V850E/MS1 (157ピンFBGA)	D16
				V850E/MS2 (100ピンLQFP)	63
P65	A21	-	-	V850E/MS1 (144ピンLQFP)	103
				V850E/MS1 (157ピンFBGA)	D15
				V850E/MS2 (100ピンLQFP)	62
P66	A22	-	-	V850E/MS1 (144ピンLQFP)	102
				V850E/MS1 (157ピンFBGA)	E16
				V850E/MS2 (100ピンLQFP)	61
P67	A23	-	-	V850E/MS1 (144ピンLQFP)	101
				V850E/MS1 (157ピンFBGA)	E15
				V850E/MS2 (100ピンLQFP)	60
P80	$\overline{\text{CS0}}$	$\overline{\text{RAS0}}$	-	V850E/MS1 (144ピンLQFP)	99
				V850E/MS1 (157ピンFBGA)	F16
				V850E/MS2 (100ピンLQFP)	58
P81	$\overline{\text{CS1}}$	$\overline{\text{RAS1}}$	-	V850E/MS1 (144ピンLQFP)	98
				V850E/MS1 (157ピンFBGA)	F15
				V850E/MS2 (100ピンLQFP)	-
P82	$\overline{\text{CS2}}$	$\overline{\text{RAS2}}$	-	V850E/MS1 (144ピンLQFP)	97
				V850E/MS1 (157ピンFBGA)	F14
				V850E/MS2 (100ピンLQFP)	-
P83	$\overline{\text{CS3}}$	$\overline{\text{RAS3}}$	-	V850E/MS1 (144ピンLQFP)	96
				V850E/MS1 (157ピンFBGA)	G16
				V850E/MS2 (100ピンLQFP)	57

表5-3 対応端子一覧（端子等価回路3）（3/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P84	$\overline{CS4}$	$\overline{RAS4}$	\overline{IOWR}	V850E/MS1 (144ピンLQFP)	95
				V850E/MS1 (157ピンFBGA)	G15
				V850E/MS2 (100ピンLQFP)	56
P85	$\overline{CS5}$	$\overline{RAS5}$	\overline{IORD}	V850E/MS1 (144ピンLQFP)	94
				V850E/MS1 (157ピンFBGA)	G14
				V850E/MS2 (100ピンLQFP)	55
P86	$\overline{CS6}$	$\overline{RAS6}$	-	V850E/MS1 (144ピンLQFP)	93
				V850E/MS1 (157ピンFBGA)	H16
				V850E/MS2 (100ピンLQFP)	-
P87	$\overline{CS7}$	$\overline{RAS7}$	-	V850E/MS1 (144ピンLQFP)	92
				V850E/MS1 (157ピンFBGA)	H15
				V850E/MS2 (100ピンLQFP)	-
P90	\overline{LCAS}	\overline{LWR}	-	V850E/MS1 (144ピンLQFP)	91
				V850E/MS1 (157ピンFBGA)	H14
				V850E/MS2 (100ピンLQFP)	54
P91	\overline{UCAS}	\overline{UWR}	-	V850E/MS1 (144ピンLQFP)	90
				V850E/MS1 (157ピンFBGA)	J16
				V850E/MS2 (100ピンLQFP)	53
P92	\overline{RD}	-	-	V850E/MS1 (144ピンLQFP)	89
				V850E/MS1 (157ピンFBGA)	J15
				V850E/MS2 (100ピンLQFP)	52
P93	\overline{WE}	-	-	V850E/MS1 (144ピンLQFP)	88
				V850E/MS1 (157ピンFBGA)	J14
				V850E/MS2 (100ピンLQFP)	51
P94	\overline{BCYST}	-	-	V850E/MS1 (144ピンLQFP)	87
				V850E/MS1 (157ピンFBGA)	K16
				V850E/MS2 (100ピンLQFP)	50
P95	\overline{OE}	-	-	V850E/MS1 (144ピンLQFP)	86
				V850E/MS1 (157ピンFBGA)	K15
				V850E/MS2 (100ピンLQFP)	49
P96	\overline{HLDK}	-	-	V850E/MS1 (144ピンLQFP)	85
				V850E/MS1 (157ピンFBGA)	K14
				V850E/MS2 (100ピンLQFP)	48
P97	\overline{HLDRQ}	-	-	V850E/MS1 (144ピンLQFP)	84
				V850E/MS1 (157ピンFBGA)	L16
				V850E/MS2 (100ピンLQFP)	47
PA0	A0	-	-	V850E/MS1 (144ピンLQFP)	125
				V850E/MS1 (157ピンFBGA)	A9
				V850E/MS2 (100ピンLQFP)	84 ^{注2}
PA1	A1	-	-	V850E/MS1 (144ピンLQFP)	124
				V850E/MS1 (157ピンFBGA)	B9
				V850E/MS2 (100ピンLQFP)	83 ^{注2}

表5-3 対応端子一覧（端子等価回路3）（4/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
PA2	A2	-	-	V850E/MS1（144ピンLQFP）	123
				V850E/MS1（157ピンFBGA）	A10
				V850E/MS2（100ピンLQFP）	82 ^{注2}
PA3	A3	-	-	V850E/MS1（144ピンLQFP）	122
				V850E/MS1（157ピンFBGA）	B10
				V850E/MS2（100ピンLQFP）	81 ^{注2}
PA4	A4	-	-	V850E/MS1（144ピンLQFP）	121
				V850E/MS1（157ピンFBGA）	C10
				V850E/MS2（100ピンLQFP）	80 ^{注2}
PA5	A5	-	-	V850E/MS1（144ピンLQFP）	120
				V850E/MS1（157ピンFBGA）	A11
				V850E/MS2（100ピンLQFP）	79 ^{注2}
PA6	A6	-	-	V850E/MS1（144ピンLQFP）	119
				V850E/MS1（157ピンFBGA）	B11
				V850E/MS2（100ピンLQFP）	78 ^{注2}
PA7	A7	-	-	V850E/MS1（144ピンLQFP）	118
				V850E/MS1（157ピンFBGA）	C11
				V850E/MS2（100ピンLQFP）	77 ^{注2}
PB0	A8	-	-	V850E/MS1（144ピンLQFP）	116
				V850E/MS1（157ピンFBGA）	A12
				V850E/MS2（100ピンLQFP）	75 ^{注3}
PB1	A9	-	-	V850E/MS1（144ピンLQFP）	115
				V850E/MS1（157ピンFBGA）	B12
				V850E/MS2（100ピンLQFP）	74 ^{注3}
PB2	A10	-	-	V850E/MS1（144ピンLQFP）	114
				V850E/MS1（157ピンFBGA）	A13
				V850E/MS2（100ピンLQFP）	73 ^{注3}
PB3	A11	-	-	V850E/MS1（144ピンLQFP）	113
				V850E/MS1（157ピンFBGA）	B13
				V850E/MS2（100ピンLQFP）	72 ^{注3}
PB4	A12	-	-	V850E/MS1（144ピンLQFP）	112
				V850E/MS1（157ピンFBGA）	C13
				V850E/MS2（100ピンLQFP）	71 ^{注3}
PB5	A13	-	-	V850E/MS1（144ピンLQFP）	111
				V850E/MS1（157ピンFBGA）	A14
				V850E/MS2（100ピンLQFP）	70 ^{注3}
PB6	A14	-	-	V850E/MS1（144ピンLQFP）	110
				V850E/MS1（157ピンFBGA）	B14
				V850E/MS2（100ピンLQFP）	69 ^{注3}
PB7	A15	-	-	V850E/MS1（144ピンLQFP）	109
				V850E/MS1（157ピンFBGA）	A15
				V850E/MS2（100ピンLQFP）	68 ^{注3}

表5-3 対応端子一覧（端子等価回路3）（5/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
PX5	$\overline{\text{REFRQ}}$	-	-	V850E/MS1（144ピンLQFP）	82
				V850E/MS1（157ピンFBGA）	L15
				V850E/MS2（100ピンLQFP）	-
PX6	$\overline{\text{WAIT}}$	-	-	V850E/MS1（144ピンLQFP）	81
				V850E/MS1（157ピンFBGA）	M15
				V850E/MS2（100ピンLQFP）	46
PX7	CLKOUT	-	-	V850E/MS1（144ピンLQFP）	80
				V850E/MS1（157ピンFBGA）	M16
				V850E/MS2（100ピンLQFP）	45
MODE0	-	-	-	V850E/MS1（144ピンLQFP）	67
				V850E/MS1（157ピンFBGA）	R12
				V850E/MS2（100ピンLQFP）	41
MODE1	-	-	-	V850E/MS1（144ピンLQFP）	68
				V850E/MS1（157ピンFBGA）	R13
				V850E/MS2（100ピンLQFP）	-
_RESET	-	-	-	V850E/MS1（144ピンLQFP）	71
				V850E/MS1（157ピンFBGA）	P14
				V850E/MS2（100ピンLQFP）	43

- 注1. V850E/MS2ではP40～P47は使用できません。D0～D7専用ピンになります。
 2. V850E/MS2ではPA0～PA7は使用できません。A0～A7専用ピンになります。
 3. V850E/MS2ではPB0～PB7は使用できません。A8～A15専用ピンになります。

図5-4 端子等価回路4



表5-4 対応端子一覧（端子等価回路4）

端子名1	対象デバイス	ピン番号
CVss	V850E/MS1（144ピンLQFP）	65
	V850E/MS1（157ピンFBGA）	T13
	V850E/MS2（100ピンLQFP）	39
Vss	V850E/MS1（144ピンLQFP）	9, 83, 117, 135
	V850E/MS1（157ピンFBGA）	C3, C4, C6, C12, D14, E3, L14
	V850E/MS2（100ピンLQFP）	10,44,76,94

図5-5 端子等価回路5



表5-5 対応端子一覧（端子等価回路5）

端子名1	端子名2	パッケージ	ピン番号
MODE2	-	V850E/MS1 (144ピンLQFP)	69
		V850E/MS1 (157ピンFBGA)	R14
		V850E/MS2 (100ピンLQFP)	42
CV _{DD}	-	V850E/MS1 (144ピンLQFP)	62
		V850E/MS1 (157ピンFBGA)	T10
		V850E/MS2 (100ピンLQFP)	36
X2	-	V850E/MS1 (144ピンLQFP)	63
		V850E/MS1 (157ピンFBGA)	T11
		V850E/MS2 (100ピンLQFP)	37
MODE3	V _{PP}	V850E/MS1 (144ピンLQFP)	70
		V850E/MS1 (157ピンFBGA)	T14
		V850E/MS2 (100ピンLQFP)	-
NC	-	V850E/MS1 (144ピンLQFP)	-
		V850E/MS1 (157ピンFBGA)	A1, A16, C16, D4, T1, T15, T16
		V850E/MS2 (100ピンLQFP)	-

図5-6 端子等価回路6




表5-6 対応端子一覧（端子等価回路6）（1/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P00	TO100	-	-	V850E/MS1 (144ピンLQFP)	8
				V850E/MS1 (157ピンFBGA)	F2
				V850E/MS2 (100ピンLQFP)	9
P01	TO101	-	-	V850E/MS1 (144ピンLQFP)	7
				V850E/MS1 (157ピンFBGA)	E1
				V850E/MS2 (100ピンLQFP)	-
P02	TCLR10	-	-	V850E/MS1 (144ピンLQFP)	6
				V850E/MS1 (157ピンFBGA)	E2
				V850E/MS2 (100ピンLQFP)	8
P03	TI10	-	-	V850E/MS1 (144ピンLQFP)	5
				V850E/MS1 (157ピンFBGA)	D1
				V850E/MS2 (100ピンLQFP)	-
P04	INTP100	$\overline{\text{DMARQ0}}$	-	V850E/MS1 (144ピンLQFP)	4
				V850E/MS1 (157ピンFBGA)	D2
				V850E/MS2 (100ピンLQFP)	7
P05	INTP101	$\overline{\text{DMARQ1}}$	-	V850E/MS1 (144ピンLQFP)	3
				V850E/MS1 (157ピンFBGA)	C1
				V850E/MS2 (100ピンLQFP)	6
P06	INTP102	$\overline{\text{DMARQ2}}$	-	V850E/MS1 (144ピンLQFP)	2
				V850E/MS1 (157ピンFBGA)	C2
				V850E/MS2 (100ピンLQFP)	5
P07	INTP103	$\overline{\text{DMARQ3}}$	-	V850E/MS1 (144ピンLQFP)	1
				V850E/MS1 (157ピンFBGA)	B1
				V850E/MS2 (100ピンLQFP)	4
P10	TO110	-	-	V850E/MS1 (144ピンLQFP)	17
				V850E/MS1 (157ピンFBGA)	J3
				V850E/MS2 (100ピンLQFP)	16
P11	TO111	-	-	V850E/MS1 (144ピンLQFP)	16
				V850E/MS1 (157ピンFBGA)	H1
				V850E/MS2 (100ピンLQFP)	-
P12	TCLR11	-	-	V850E/MS1 (144ピンLQFP)	15
				V850E/MS1 (157ピンFBGA)	H2
				V850E/MS2 (100ピンLQFP)	15
P13	TI11	-	-	V850E/MS1 (144ピンLQFP)	14
				V850E/MS1 (157ピンFBGA)	H3
				V850E/MS2 (100ピンLQFP)	-
P14	INTP110	$\overline{\text{DMAAK0}}$	-	V850E/MS1 (144ピンLQFP)	13
				V850E/MS1 (157ピンFBGA)	G1
				V850E/MS2 (100ピンLQFP)	14
P15	INTP111	$\overline{\text{DMAAK1}}$	-	V850E/MS1 (144ピンLQFP)	12
				V850E/MS1 (157ピンFBGA)	G2
				V850E/MS2 (100ピンLQFP)	13

表5-6 対応端子一覧（端子等価回路6）（2/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P16	INTP112	$\overline{\text{DMAAK2}}$	-	V850E/MS1 (144ピンLQFP)	11
				V850E/MS1 (157ピンFBGA)	G3
				V850E/MS2 (100ピンLQFP)	12
P17	INTP113	$\overline{\text{DMAAK3}}$	-	V850E/MS1 (144ピンLQFP)	10
				V850E/MS1 (157ピンFBGA)	F1
				V850E/MS2 (100ピンLQFP)	11
P20	NMI	-	-	V850E/MS1 (144ピンLQFP)	37
				V850E/MS1 (157ピンFBGA)	T3
				V850E/MS2 (100ピンLQFP)	26
P21	-	-	-	V850E/MS1 (144ピンLQFP)	38
				V850E/MS1 (157ピンFBGA)	R3
				V850E/MS2 (100ピンLQFP)	-
P22	TXD0	SO0	-	V850E/MS1 (144ピンLQFP)	39
				V850E/MS1 (157ピンFBGA)	P3
				V850E/MS2 (100ピンLQFP)	27
P23	RXD0	SI0	-	V850E/MS1 (144ピンLQFP)	40
				V850E/MS1 (157ピンFBGA)	T4
				V850E/MS2 (100ピンLQFP)	28
P24	$\overline{\text{SCK0}}$	-	-	V850E/MS1 (144ピンLQFP)	41
				V850E/MS1 (157ピンFBGA)	R4
				V850E/MS2 (100ピンLQFP)	29
P25	TXD1	SO1	-	V850E/MS1 (144ピンLQFP)	42
				V850E/MS1 (157ピンFBGA)	P4
				V850E/MS2 (100ピンLQFP)	30
P26	RXD1	SI1	-	V850E/MS1 (144ピンLQFP)	43
				V850E/MS1 (157ピンFBGA)	T5
				V850E/MS2 (100ピンLQFP)	31
P27	$\overline{\text{SCK1}}$	-	-	V850E/MS1 (144ピンLQFP)	44
				V850E/MS1 (157ピンFBGA)	R5
				V850E/MS2 (100ピンLQFP)	32
P30	TO130	-	-	V850E/MS1 (144ピンLQFP)	53
				V850E/MS1 (157ピンFBGA)	R8
				V850E/MS2 (100ピンLQFP)	-
P31	TO131	-	-	V850E/MS1 (144ピンLQFP)	52
				V850E/MS1 (157ピンFBGA)	P8
				V850E/MS2 (100ピンLQFP)	-
P32	TCLR13	-	-	V850E/MS1 (144ピンLQFP)	51
				V850E/MS1 (157ピンFBGA)	T7
				V850E/MS2 (100ピンLQFP)	-
P33	TI13	-	-	V850E/MS1 (144ピンLQFP)	50
				V850E/MS1 (157ピンFBGA)	R7
				V850E/MS2 (100ピンLQFP)	35

表5-6 対応端子一覧（端子等価回路6）（3/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P34	INTP131	SO2	-	V850E/MS1 (144ピンLQFP)	49
				V850E/MS1 (157ピンFBGA)	P7
				V850E/MS2 (100ピンLQFP)	34
P35	INTP132	SI1	-	V850E/MS1 (144ピンLQFP)	48
				V850E/MS1 (157ピンFBGA)	T6
				V850E/MS2 (100ピンLQFP)	-
P36	INTP132	SI2	-	V850E/MS1 (144ピンLQFP)	47
				V850E/MS1 (157ピンFBGA)	R6
				V850E/MS2 (100ピンLQFP)	-
P37	INTP133	$\overline{\text{SCK2}}$	-	V850E/MS1 (144ピンLQFP)	46
				V850E/MS1 (157ピンFBGA)	P6
				V850E/MS2 (100ピンLQFP)	-
P70	ANI0	-	-	V850E/MS1 (144ピンLQFP)	33
				V850E/MS1 (157ピンFBGA)	R2
				V850E/MS2 (100ピンLQFP)	22
P71	ANI1	-	-	V850E/MS1 (144ピンLQFP)	32
				V850E/MS1 (157ピンFBGA)	P2
				V850E/MS2 (100ピンLQFP)	21
P72	ANI2	-	-	V850E/MS1 (144ピンLQFP)	31
				V850E/MS1 (157ピンFBGA)	N1
				V850E/MS2 (100ピンLQFP)	20
P73	ANI3	-	-	V850E/MS1 (144ピンLQFP)	30
				V850E/MS1 (157ピンFBGA)	N2
				V850E/MS2 (100ピンLQFP)	19
P74	ANI4	-	-	V850E/MS1 (144ピンLQFP)	29
				V850E/MS1 (157ピンFBGA)	N3
				V850E/MS2 (100ピンLQFP)	-
P75	ANI5	-	-	V850E/MS1 (144ピンLQFP)	28
				V850E/MS1 (157ピンFBGA)	M1
				V850E/MS2 (100ピンLQFP)	-
P76	ANI6	-	-	V850E/MS1 (144ピンLQFP)	27
				V850E/MS1 (157ピンFBGA)	M2
				V850E/MS2 (100ピンLQFP)	-
P77	ANI7	-	-	V850E/MS1 (144ピンLQFP)	26
				V850E/MS1 (157ピンFBGA)	M3
				V850E/MS2 (100ピンLQFP)	-
P100	TO120	-	-	V850E/MS1 (144ピンLQFP)	25
				V850E/MS1 (157ピンFBGA)	L1
				V850E/MS2 (100ピンLQFP)	18
P101	TO121	-	-	V850E/MS1 (144ピンLQFP)	24
				V850E/MS1 (157ピンFBGA)	L2
				V850E/MS2 (100ピンLQFP)	-

表5-6 対応端子一覧（端子等価回路6）（4/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P102	TCLR12	-	-	V850E/MS1 (144ピンLQFP)	23
				V850E/MS1 (157ピンFBGA)	L3
				V850E/MS2 (100ピンLQFP)	17
P103	TI12	-	-	V850E/MS1 (144ピンLQFP)	22
				V850E/MS1 (157ピンFBGA)	K1
				V850E/MS2 (100ピンLQFP)	-
P104	INTP120	TC0	-	V850E/MS1 (144ピンLQFP)	21
				V850E/MS1 (157ピンFBGA)	K2
				V850E/MS2 (100ピンLQFP)	-
P105	INTP121	TC1	-	V850E/MS1 (144ピンLQFP)	20
				V850E/MS1 (157ピンFBGA)	K3
				V850E/MS2 (100ピンLQFP)	-
P106	INTP122	TC2	-	V850E/MS1 (144ピンLQFP)	19
				V850E/MS1 (157ピンFBGA)	J1
				V850E/MS2 (100ピンLQFP)	-
P107	INTP123	TC3	-	V850E/MS1 (144ピンLQFP)	18
				V850E/MS1 (157ピンFBGA)	J2
				V850E/MS2 (100ピンLQFP)	-
P110	TO140	-	-	V850E/MS1 (144ピンLQFP)	61
				V850E/MS1 (157ピンFBGA)	R11
				V850E/MS2 (100ピンLQFP)	-
P111	TO141	-	-	V850E/MS1 (144ピンLQFP)	60
				V850E/MS1 (157ピンFBGA)	P11
				V850E/MS2 (100ピンLQFP)	-
P112	TCLR14	-	-	V850E/MS1 (144ピンLQFP)	59
				V850E/MS1 (157ピンFBGA)	R10
				V850E/MS2 (100ピンLQFP)	-
P113	TI14	-	-	V850E/MS1 (144ピンLQFP)	58
				V850E/MS1 (157ピンFBGA)	P10
				V850E/MS2 (100ピンLQFP)	-
P114	INTP140	-	-	V850E/MS1 (144ピンLQFP)	57
				V850E/MS1 (157ピンFBGA)	T9
				V850E/MS2 (100ピンLQFP)	-
P115	INTP141	SO3	-	V850E/MS1 (144ピンLQFP)	56
				V850E/MS1 (157ピンFBGA)	R9
				V850E/MS2 (100ピンLQFP)	-
P116	INTP142	SI3	-	V850E/MS1 (144ピンLQFP)	55
				V850E/MS1 (157ピンFBGA)	P9
				V850E/MS2 (100ピンLQFP)	-
P117	INTP143	$\overline{\text{SCK3}}$	-	V850E/MS1 (144ピンLQFP)	54
				V850E/MS1 (157ピンFBGA)	T8
				V850E/MS2 (100ピンLQFP)	-

表5-6 対応端子一覧（端子等価回路6）（5/5）

端子名1	端子名2	端子名3	端子名4	対象デバイス	ピン番号
P120	TO150	-	-	V850E/MS1 (144ピンLQFP)	79
				V850E/MS1 (157ピンFBGA)	M14
				V850E/MS2 (100ピンLQFP)	-
P121	TO151	-	-	V850E/MS1 (144ピンLQFP)	78
				V850E/MS1 (157ピンFBGA)	N16
				V850E/MS2 (100ピンLQFP)	-
P122	TCLR15	-	-	V850E/MS1 (144ピンLQFP)	77
				V850E/MS1 (157ピンFBGA)	N15
				V850E/MS2 (100ピンLQFP)	-
P123	TI15	-	-	V850E/MS1 (144ピンLQFP)	76
				V850E/MS1 (157ピンFBGA)	N14
				V850E/MS2 (100ピンLQFP)	-
P124	INTP150	-	-	V850E/MS1 (144ピンLQFP)	75
				V850E/MS1 (157ピンFBGA)	P16
				V850E/MS2 (100ピンLQFP)	-
P125	INTP151	-	-	V850E/MS1 (144ピンLQFP)	74
				V850E/MS1 (157ピンFBGA)	P15
				V850E/MS2 (100ピンLQFP)	-
P126	INTP152	-	-	V850E/MS1 (144ピンLQFP)	73
				V850E/MS1 (157ピンFBGA)	R16
				V850E/MS2 (100ピンLQFP)	-
P127	INTP153	ADTRG	-	V850E/MS1 (144ピンLQFP)	72
				V850E/MS1 (157ピンFBGA)	R15
				V850E/MS2 (100ピンLQFP)	-
CKSEL	-	-	-	V850E/MS1 (144ピンLQFP)	66
				V850E/MS1 (157ピンFBGA)	P12
				V850E/MS2 (100ピンLQFP)	40
AVREF	-	-	-	V850E/MS1 (144ピンLQFP)	36
				V850E/MS1 (157ピンFBGA)	R1
				V850E/MS2 (100ピンLQFP)	25
AVDD	-	-	-	V850E/MS1 (144ピンLQFP)	34
				V850E/MS1 (157ピンFBGA)	P1
				V850E/MS2 (100ピンLQFP)	23
AVSS	-	-	-	V850E/MS1 (144ピンLQFP)	35
				V850E/MS1 (157ピンFBGA)	R1
				V850E/MS2 (100ピンLQFP)	24

図5-7 端子等価回路7




表5-7 対応端子一覧（端子等価回路7）

端子名1	パッケージ	ピン番号
X1	V850E/MS1 (144ピンLQFP)	64
	V850E/MS1 (157ピンFBGA)	T12
	V850E/MS2 (100ピンLQFP)	38

図5-8 端子等価回路8





表5-8 対応端子一覧（端子等価回路8）

端子名1	パッケージ	ピン番号
CKSEL	V850E/MS1 (144ピンLQFP)	66
	V850E/MS1 (157ピンFBGA)	P12
	V850E/MS2 (100ピンLQFP)	40


付録A 製品外形図

A.1 対応パッケージの製品外形図


(1) IE-703102-MC + IE-703102-MC-EM1 (単位: mm)




(2) SC-144SDN (単位 : mm)




★ (3) SC-100SDN (単位 : mm)



★ (4) SWEX-100SD-1 (単位 : mm)




★ (5) SWEX-144SD-1 (単位: mm)




(7) YQPACK144SD (単位: mm)


【Top View】



【Side View】




【Bottom View】




(8) HQPACK144SD (単位: mm)


【Top View】



【Side View】




【Bottom View】




★ (9) NQPACK100SD (単位：mm)


【Top View】



【Side View】




【Bottom View】




★ (10) YQPACK100SD (単位: mm)


【Top View】



【Side View】




【Bottom View】




★ (11) HQPACK100SD (単位: mm)


【Top View】



【Side View】




【Bottom View】




★ (12) VP-V850E/MS1-MS2 (単位: mm)

【Top View】




【Side View】




★ (13) CSPACK157A1614N01 + CSICE157A1614N01 (単位: mm)

【Top View】




【Side View】




★ A. 2 インサーキット・エミュレータ・オプション・ボードと変換コネクタの接続条件図

インサーキット・エミュレータ・オプション・ボードと変換コネクタの接続条件図を次に示します。この構成によってターゲット・システム上に実装する部品の形状などを考慮してシステム設計をしてください。


(1) V850E/MS1 144ピン・プラスチックLQFP (ファインピッチ) (20×20) の場合



(2) V850E/MS2 100ピン・プラスチックLQFP (ファインピッチ) (14×14) の場合




(3) V850E/MS1 157ピン・プラスチックFBGAの場合




付録B ターゲット接続用コネクタの使用例

(1) デバイスをターゲット・システムに直付けする場合（ターゲット接続用コネクタ未使用）

(a) LQFPパッケージの場合




★ (b) FBGAパッケージの場合




(2) ターゲット接続用コネクタを用いてデバイスを使用する場合

(a) LQFPパッケージの場合



★ (b) FBGAパッケージの場合



備考 図中の ~ は接続する順番を示したものです。

付録C ターゲット接続用コネクタ

C.1 使用方法

(1) NQPACK144SDまたは100SDをターゲット・システムに実装する場合

NQPACK144SDまたは100SD底面の4本の突起（角）の先端に2液硬化型エポキシ系接着剤（硬化時間30分以上）を塗布し、ターゲット・システムに接着固定します。正しく接着固定しないと、ターゲット・システムからエミュレータを取り外すときに、プリント基板のパッドがはがれる場合があります。

NQPACK144SDまたは100SDのリードとターゲット・システムのパッドの位置合わせが難しいときは、に従って位置合わせしてください。

NQPACK144SDまたは100SDに付属している位置合わせ用ガイド・ピン（NQGUIDE）を、NQPACK144SDまたは100SDの上面のピン穴から差し込み、位置合わせをします（図C-1参照）。
部品穴は $\phi = 1.0 \text{ mm}$ 、ノンスルー・ホールは3箇所です（付録A 製品外形図参照）。


HQPACK144SDまたは100SDを装着してから、NQPACK144SDまたは100SDをターゲット・システムに半田付けしてください。

半田付け時にフラックス、半田などが飛散して、NQPACK144SDまたは100SDのコンタクト・ピンに付着するなどのトラブルを防ぐためです。

半田付け推奨条件...リフロ : 240 , 20秒以内
端子部分加熱 : 240 , 10秒以内（1端子当たり）

ガイド・ピンを取り去ります。

図C-1 NQPACK144SDまたは100SDの実装



備考 NQPACK144SDまたは100SD：ターゲット接続用コネクタ

HQPACK144SDまたは100SD：デバイス搭載用カバー

(2) デバイスを搭載する場合

注意 デバイスをNQPACK144SDまたは100SDに装着する前に樹脂のバリ、端子の折れや曲がり、バリなどの異常がないかを確認してください。また、HQPACK144SDまたは100SDでカバーする場合、HQPACK144SDまたは100SDの押さえピンに折れや曲がりがないか確認してから装着してください。ピンの折れや曲がりがあった場合は、ナイフの刃のような薄い平面状のものを使って矯正してください。

デバイスをNQPACK144SDまたは100SDに装着する前に、NQPACK144SDまたは100SD上に汚れがないことと、デバイスの端子の平行性（平面性）を確認してください。


続いてNQPACK144SDまたは100SDをターゲット・ボードに実装したあとデバイスを搭載し、HQPACK144SDまたは100SDをセットします（図C - 2参照）。

HQPACK144SDまたは100SDに付属の固定用ネジ（4箇所：M2×6 mm）で、HQPACK144SDまたは100SDとデバイス、NQPACK144SDまたは100SDを固定します。


ネジは、付属のドライバかトルク・ゲージ付きドライバで4隅を対角に、順次均等に締めてください（1箇所だけを強く締めないでください）。ネジの締め付けトルクは、0.55 kg・f・cm（0.054 Nm）Max.です。ネジの締め付けが強過ぎると導通不良の原因となります。

このとき、デバイスの各端子は、NQPACK144SDまたは100SDのコンタクト・ピンとHQPACK144SDまたは100SDの押さえピンにより、プラスチックの仕切り壁の中でそれぞれ図C - 3のように固定されます。このため、隣り合ったデバイスの端子がショートすることはありません。

図C - 2 デバイスを搭載する場合の使用法



図C - 3 NQPACK144SDまたは100SDとデバイスの端子



C.2 各コネクタの取り扱い上の注意

- (1) 各コネクタをケースから取り出すときは、本体を押さえてからスポンジを先に取り出してください。
- (2) NQPACK144SDまたは100SDをターゲット・システムに半田付けするときは、フラックス飛散防止のため、HQPACK144SDまたは100SDをカバーとしてかぶせてください。


半田付け推奨条件...リフロ : 240 , 20秒以内
端子部分加熱 : 240 , 10秒以内 (1端子当たり)

- (3) デバイスをNQPACK144SDまたは100SDに装着する前に樹脂のバリ、端子の折れや曲がり、バリなどの異常がないか必ず確認してください。また、HQPACK144SDまたは100SDでカバーする場合、HQPACK144SDまたは100SDの押さえピンに折れや曲がりがないか確認してから装着してください。ピンの折れや曲がりがあった場合は、ナイフの刃のような薄い平面状のものを使って矯正してください。
- (4) NQPACK144SDまたは100SDに、YQPACK144SDまたは100SD（エミュレータ接続用コネクタ）やHQPACK144SDまたは100SDをネジ止めするとき、付属のドライバかトルク・ゲージ付きドライバで4箇所をネジを仮止めしたあと、4隅を対角に順次均等に締めてください（トルクは、0.054 Nm (Max.) で固定してください）。
1箇所だけを強く締めると、接続不良の原因となることがあります。
ネジ止め後に導通不良が起きた場合、ネジをさらに締めることは避けてください。必ずネジを外し、NQPACK144SDまたは100SD上に汚れがないことと、デバイスの端子の平行性（平面性）を再度確認してください。
- (5) デバイスの端子は強度が弱いいため、NQPACK144SDまたは100SDへ数回脱着することにより、端子が曲がる場合があります。デバイスをNQPACK144SDまたは100SDへ装着するときは、端子の曲がりを点検、補正してください。

C.3 基板設計上の注意

- (1) ICパッド内および隣接した場所にスルー・ホールを設けると、CSPACKの半田ボールが溶けて流れ込み、オープンの原因になります。
- (2) ICパッド内にスルー・ホールを設ける場合、スルー・ホールは穴詰めしてください。
- (3) ICパッドと隣接した場所にスルー・ホールを設ける必要がある場合、図C-4(a)のようにパッドとの間に必ずレジストを塗布してください。スルー・ホール・パッド上にもレジストを塗布することを推奨します。また、図C-4(b)のようにパッド間には必ずレジストを付けてください。

図C-4 レジストの塗布



- (4) 電源、GND用などでパッド同士をパターンでつなぐ場合、パターン幅を広くすると熱が逃げて半田が溶けにくくなる場合があります。

C. 4 CSPACK (本体コネクタ) をターゲット・ボードに半田付けするとき

注意 ガイド・ピン仕様のCSPACKを使用する場合は、コネクタの位置合わせガイド用部品穴（ノンスルー・ホール3または4箇所）がターゲット・ボードに必要となります。CSPACK取り付け穴寸法図は個別の図面を参照してください。

- (1) ターゲット・ボードのBGAパッド部へクリーム半田を塗布してください。パッドのクリーム半田の厚さは、100～150 μm が適当です。厚すぎるとショートの原因になります。
- (2) CSPACKは半田ボール表面の酸化を防ぐため真空パックされています。開封後はなるべくその日のうちに半田実装することをお勧めします（開封後はデシケータ内で保管してください）。また半田ボールの表面には半田性能が低下する原因となりますので手を触れないようにご注意ください。
CSPACKはピン曲がりを防ぐため、保護カバーと一緒に4箇所または8箇所ネジ止めされ真空パックされています。飛散フラックス付着防止のため、半田リフロ終了までは保護テープを付けておいてください。
- (3) CSPACKの位置合わせガイド・ピンを、ターゲット・ボードのガイド用部品穴に合わせて取り付けます。基板のパッドとCSPACKが正しく位置合わせされていることを確認してください（CSPACK取り付け穴寸法図は個別の図面を参照してください）。

(4) CSPACKの実装

CSPACKの外形寸法は実際のICパッケージより大きいので、ほかの部品の実装範囲については個別の取り付け穴実装図を参照してください。

CSPACK実装部周辺に部品体積の大きい物があると、リフロ時に熱の対流の妨げになりますので、実装条件に注意してください。

CSPACKはICパッケージより体積が大きいので、CSPACKリフロサンプル実装時、温度センサーをCSPACK下面に付けて温度プロファイルを測定し、実装条件を検討することを推奨します。

CSPACK実装リフロ条件の本加熱において、210 以上、30～60秒程度にしてください。

CSPACKの各製品にはリフロサンプル（有償）を用意しておりますので、本コネクタ搭載前には必ず上記下面の半田ボール部の温度条件を考慮の上実装テストを行い、確実に実装されたかどうかチェックをしてください。図C - 5にCSPACKの実装プロファイル例を示します。


表C - 1 推奨リフロ条件

	CSPACKコネクタの表面温度
プリヒート	150～180 , 180秒程度
本加熱	210 以上, 30～60秒程度

(5) CSPACKのガイド・ピン


CSPACKのガイド・ピンにはステンレス品と金メッキ品の2種類があります。金メッキ品の場合、ガイド・ピンを基板の裏面から半田付けすることにより、CSPACKより強固に基板に固定することができます。IEシステム接続などでCSPACKに力がかかる場合にこの半田固定が有効となりますので、金メッキ品をお勧めします。

図C - 5 CSPACKの実装プロフィール例




(6) 四隅のネジを取り外し、保護カバーを取り去ります。

図C - 6 CSPACKのターゲット・ボードへの搭載



- 注意1. CSPACKは、構造上フラックスおよび洗浄液がコネクタ内に残るため、フラックスの浸漬、フラックス洗浄は絶対に行わないでください。また、ほかのDIP部品との併用においてもDIP部品側のフラックスなどがCSPACKのガイド・ピン穴よりコネクタ内に入る恐れがありますので、同様にフラックス洗浄は行わないでください。
2. ガイド・ピン仕様のCSPACKを基板に半田付けすると、基板下にガイド・ピンが約1.4 mm（基板厚1.6 mm使用時）突出します。この状態で基板下側よりガイド・ピンに負荷をかけると、CSPACKの半田付け部にストレスがかかりコネクタ破損の原因となりますので、半田付け後はガイド・ピンに負荷のかからないよう注意してください。
3. CSPACKのガイド・ピンなし仕様で基板に半田付けしてご使用の場合、CSPACKに負荷をかけると半田クラックの原因になりますので、必ずコネクタの基板接地部を接着剤などで固定してご使用ください。
4. ガイド・ピン仕様の場合、CSPACKを基板に半田付けしたあと、基板裏側からガイド・ピンを接着剤、または半田付けなどで固定し、半田付け部にストレスがかからないような使用方法を推奨いたします。（図C - 7参照）


図C - 7 CSPACKコネクタ・半田ボール部へのストレス軽減対策




C.5 CSPACKを使用しIC実装を行う場合

- (1) 半田付けが終了したCSPACKとCSCOVER（スペーサ、トップ・カバー）の組み合わせで使用します。
- (2) CSPACKの上にスペーサを置いてください。CSPACKの四隅の穴とスペーサのガイドを合わせてください。
- (3) IC（BGA）を1ピン位置に注意し、スペーサ中央の開口部に上から静かに置いてください。ICの半田ボールがCSPACKのコンタクト・ピンの所定の位置に搭載されます。
- (4) スペーサの上にトップ・カバーを乗せます。スペーサとトップ・カバーの四隅の穴位置は一致します。添付品のネジを使用しCSPACKとCSCOVERを固定します。ネジ締めは、添付の専用ドライバを使いストレスがかからないようにCSPACKを指で押さえ、四隅のネジを順次平均に締めてください。ネジの締め付けトルクは、 $0.55 \text{ kg} \cdot \text{f} \cdot \text{cm}$ (0.054 Nm) Max.です。
- (5) CSCOVERをCSPACKから外すときは、CSPACKと基板の半田付け部にストレスがかからないように側面から保持しCSCOVERのネジを取り外してください。また、スペーサ開口部に搭載されているICを取り外すときは、図C-8のようにスペーサ開口部の両サイドのすきまを利用してピンセットなどでICを取り除いてください。

図C-8 スペーサ開口部



図C-9 IC実装時組み合わせ




C. 6 IEシステムの接続を行う場合


CSICEコネクタ：TQPACK/NQPACK（QFP）対応の既存のツールとCSPACKを接続するための変換アダプタ（BGA QFPに変換）。

- (1) 半田付けが終了したCSPACKにCSICEコネクタを接続させます。
- (2) CSICEコネクタのパッド面側をCSPACKに乗せます。四隅の穴位置を合わせてください（図C - 10参照）。
- (3) CSPACKとCSICEコネクタを添付品のCSICE用ガイド・ネジ（CSGUIDE）で固定します。ネジ締めは、CSPACKにストレスがかからないように指で押さえ、四隅のCSGUIDEを順次平均に締めてください。

図C - 10 CSICE接続



図C - 11 CSICE接続



C.7 CSPACKの取り扱い上の注意

注意 CSPACKを初めて実装する場合は、C.3 基板設計上の注意、C.4 CSPACK（本体コネクタ）をターゲット・ボードに半田付けするときを参照してください。

- (1) CSPACKをケースから取り出すとき、本体を押さえてからスポンジを先に取り出してください。
- (2) ケースを50 以上の場所に長時間放置すると希に変形する場合がありますので、保管については、40 以下の直射日光の当たらない場所に置いてください。
- (3) CSPACKは、半田ボールの表面の酸化を防ぐため真空パックされています。パック開封後は、なるべくその日のうちに半田付けすることをお勧めします（次の日になる場合はデシケータ内で保管してください）。
- (4) CSPACKはピン曲がりを防ぐため、保護カバーと一緒に4箇所ネジ止めされ真空パックされています。飛散フラックスの付着防止のため、半田リフロ終了までは保護カバーを付けておいてください。
- (5) 推奨リフロ条件
CSPACKの表面温度（C.4（4）CSPACKの実装を参照してください）
プリヒート：150～180 ，180秒程度
本加熱 ：210 以上、30秒～60秒程度
- (6) CSPACKは、構造上フラックスおよび洗浄液がコネクタ内に残るため、フラックスの浸漬、フラックス洗浄は絶対に行わないでください。また、ほかのDIP部品との併用においてもDIP部品側のフラックスなどがCSPACKのガイド・ピン穴よりコネクタ内に入る恐れがありますので、フラックス洗浄は行わないでください。
- (7) CSPACKをネジ止めするとき、添付の専用ドライバ(+)またはトルク・ドライバで4箇所のネジを仮止め後、順次ネジを締めてください。ネジの締め付けトルクは、0.55 kg・f・cm (0.054 Nm) Max.です。1箇所のみを強く締めると、接触不良の原因となることがあります。
- (8) ガイド・ピン仕様のCSPACKを基板に半田付けすると、基板下にガイド・ピンが約1.4 mm（基板厚1.6 mm 使用時）突出します。この状態で基板下側よりガイド・ピンに負荷をかけると、CSPACKの半田付け部にストレスがかかりコネクタ破損の原因となりますので、半田付け後はガイド・ピンに負荷のかからないよう注意してください。
- (9) CSPACKは、評価用のコネクタとしてご使用ください。
- (10) CSPACKは、振動および衝撃環境にはご使用になれません。
- (11) 本製品は、システムでの開発、評価での使用を想定したものです。また国内の使用に際し、電気製品取締法および電磁波障害対策の適用を受けておりません。

付録D プラスチック・スペーサの取り付け


IE-703102-MCに添付されているプラスチック・スペーサの取り付けについて説明します。

エミュレータをターゲット・システムと接続して使用する際、POD部を水平に安定させるため、図D-1に示すようにプラスチック・スペーサをIE-703102-MCに取り付けてください。

●IE-703102-MCにプラスチック・スペーサを取り付ける手順

- ① POD部の最後部のナイロン・リベットを外します。
- ② プラスチック・スペーサを添付のプラスチック・ネジで固定します。
- ③ 高さの調整は、ユーザのスペーサを使用するか、台を使用して調整してください。

図D-1 プラスチック・スペーサの取り付け方法



本版で改訂された主な箇所 (1/2)

箇 所	内 容
全般	対象デバイスにV850E/MS2を追加
p.11	1. 1 製品構成 <ul style="list-style-type: none"> ・延長ブローブを追加 (SC-100SDN, SWEX-100SD-1, SC-144SDN, SWEX-144SD-1) ・V850E/MS1 (157ピンFBGA) 用変換ソケットを追加 ・V850E/MS2 (100ピンLQFP) 用変換ソケットを追加
p.13	1. 3 機能仕様 (IE-703102-MCに接続した場合) <ul style="list-style-type: none"> ・記述追加および変更
pp.14-16	1. 4 システム構成 <ul style="list-style-type: none"> ・図1-1 システム構成を図1-1 システム構成 (V850E/MS1 144ピンLQFP) に変更 ・図1-2 システム構成 (V850E/MS2 100ピンLQFP) を追加 ・図1-3 システム構成 (V850E/MS1 157ピンFBGA) を追加
p.17	1. 5 梱包内容 <ul style="list-style-type: none"> ・記述追加および変更
pp.18-19	1. 6 IE-703102-MCとIE-703102-MC-EM1の接続 <ul style="list-style-type: none"> ・記述追加および変更 ・図1-5 IE-703102-MCとIE-703102-MC-EM1の接続を変更
pp.20-21	2. 1 IE-703102-MC-EM1の各部の名称と機能 <ul style="list-style-type: none"> ・図2-1 IE-703102-MC-EM1を変更 ・(5) LD1 記述追加および変更
pp.22-26	2. 2 クロックの設定 <ul style="list-style-type: none"> ・記述追加および変更 ・図2-2 クロック設定の概要を追加 ・表2-1 各クロックの設定時のハードウェア設定一覧を変更 ・表2-2 実装されている内部クロックを使用する場合の設定を変更 ・図2-3 実装されている内部クロックを使用する場合の概要を追加 ・表2-3 実装されているクロックを変更する場合の設定を追加 ・図2-4 実装されている水晶発振器を変更して内部クロックとして使用する場合の概要を追加 ・表2-4 外部クロックを使用する場合の設定を追加 ・図2-5 ターゲット・システム上の水晶発振器を外部クロックとして使用する場合の概要を追加
p.27	2. 3 MODE端子の設定を2. 3 動作モードの設定に変更
pp.28-29	2. 4 電源供給の設定 <ul style="list-style-type: none"> ・記述追加および変更
pp.30-31	2. 5 エミュレーション・メモリを追加
p.32	第3章 製品出荷時の設定一覧 <ul style="list-style-type: none"> ・記述追加および変更
pp.33-34	第4章 注意事項 <ul style="list-style-type: none"> ・大幅変更
pp.35-48	第5章 対象デバイスとターゲット・インタフェース回路の相違を追加
pp.51-61	A. 1 対応パッケージの製品外形図 <ul style="list-style-type: none"> ・(3) - (5), (9) - (13) を追加
pp.62-65	A. 2 インサーキット・エミュレータ・オプション・ボードと変換コネクタの接続条件図を追加
pp.66-67	付録B ターゲット接続用コネクタの使用例 <ul style="list-style-type: none"> ・エミュレータとターゲット・システムの接続についての記述を削除 ・(1) (b) FBGAパッケージの場合と(2) (b) FBGAパッケージの場合を追加

本版で改訂された主な箇所 (2/2)

箇所	内容
pp.68-78	付録C ターゲット接続用コネクタ ・ 全面変更

本文欄外の★印は、本版で改訂された主な箇所を示しています。

【発 行】

NECエレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部1753

電話（代表）：044(435)5111

—— お問い合わせ先 ——

【ホームページ】

NECエレクトロニクスの情報がインターネットでご覧になれます。

URL（アドレス） <http://www.necel.co.jp/>

【営業関係，技術関係お問い合わせ先】

半導体ホットライン

（電話：午前 9:00～12:00，午後 1:00～5:00）

電 話 ： 044-435-9494

E-mail ： info@lsi.nec.co.jp

【資料請求先】

NECエレクトロニクスのホームページよりダウンロードいただくか，NECエレクトロニクス特約店へお申し付けください。
