



RENESAS

The GreenPAK™ Cookbook



GreenPAK の紹介

Renesas Electronics の GreenPAK IC は、システムレベルの回路開発者が直面する多くの共通の問題に対して、小規模かつ手ごろなコストで独自のソリューションを提供する Configurable Mixed-signal IC (CMIC) 製品です。GreenPAK を使用することで PCB サイズ、BOM コスト、製品化の時間を大幅に抑えることができます。



GreenPAK を使用した規模縮小の例

GreenPAK は柔軟な設計を実現し、多くの機能を備えているため、様々な用途でお使いいただけます。適切な意図とノウハウに基づいて、設計者はどの産業分野のどのような用途にも GreenPAK を利用することができます。本書はこの意図とノウハウに対応するよう設計されていて、GreenPAK をプロジェクトのどこで利用できるかを設計者に示すための説明書となっています。本書では、設計者自身が GreenPAK を使用できるように、各種技法の概要を示し、アプリケーションを詳しく説明しています。本書の設計をそのまま使用することも、本書の技法の一部を設計に組み込むこともできます。


Cookbook の構成

本書は主に、技法とアプリケーションの 2 つのタイプで構成されます。技法では、1 つまたは少数のマクロセルブロックのみを使用して達成できるタスクに焦点を合わせます。アプリケーションセクションでは、技法を組み合わせることで実際の価値あるアプリケーションを作成する方法について説明します。一般的に、容易な技法とアプリケーションから順に示します。各アプリケーションには関連する GreenPAK Designer ファイルがあり、これを参照し、編集することができます。

Cookbook（実践回路集）を参考に独自の回路を作る

Cookbook で概説されているアプリケーションは、実際のアプリケーションを単純に実現したものです。しかし、GreenPAK IC には、この Cookbook で示されているデザインよりもはるかに多くの機能を実現するマクロセルと機能があります。ルネサスエレクトロニクスは、設計者が何千もの独自の設計を作成するのを支援してきました。Cookbook のアプリケーションと似ていたり異なったりするシンプルなアプリケーションが拡張、結合、パーソナライズされています。

たとえば、「[アプリケーション：基本シーケンサー](#)」は「[第 4 章：安全機能](#)」内の多くのアプリケーションと組みあわせて、自己制御型のカスタマイズされたシーケンシングアプリケーションを作成できます。



結果として得られる統合ソリューションはより複雑になりますが、使用できるすべてのマクロセルが使われているわけではありません。IC 内のすべてのマクロセルは自由に利用できるため、この Cookbook のデザインで利用可能な置換と変更の数は無限にあります。この Cookbook に示されているデザインを完全に再利用したい場合でも、この Cookbook のテクニックの一部を独自のデザインに組み込む場合でも、遠慮なくご利用ください。

まずは [Go Configure Software Hub](#) をダウンロードしてください。このソフトウェアを使用すると、GreenPAK Cookbook の設計ファイルを開いて、閲覧および編集することができます。

Contents

GreenPAK の紹介	2
Cookbook の構成	2
Cookbook（実践回路集）を参考に独自の回路を作る	3
第1章 基本ブロックと機能	9
技法：マクロセルについて	10
概要：デジタルマクロセル	10
技法：LUT マクロセルを使用した標準ロジックの構成	11
概要：オシレータ	11
概要：アナログコンパレータ	11
概要：I/O	12
概要：相互接続	12
技法：GreenPAK Designer を使用したシミュレーションとエミュレーション	13
技法：GreenPAK プログラミング	14
技法：OE ピン	15
アプリケーション：パリティビット発生器	16
アプリケーション：ワンホットエンコーダー	17
アプリケーション：8 ビットマルチプレクサ	18
アプリケーション：デマルチプレクサ	19
技法：I2C アドレスの変更	20
第2章 シーケンシャルロジック	21
技法：CNT/DLY 精度の最適化	22
技法：CNT/DLY ブロックのシーケンス処理	23
アプリケーション：システムリセット	24
アプリケーション：複数ボタンのリセット	25
アプリケーション：基本シーケンサ	26
アプリケーション：カスケードシーケンサ	27
アプリケーション：電圧監視パワーシーケンサ	28
アプリケーション：出荷モードコントローラ	29
技法：ASM からの同期ステートマシンの作成	30
アプリケーション：N ビット長 ビットストリーム	31
技法：ビットストリームの多重化	32
アプリケーション：10 年カウンタ	33
アプリケーション：方形波発生器	34
アプリケーション：2 つのイベントプッシュボタン	35

アプリケーション：高度な電圧監視電源シーケンサ	36
第3章 信号の調整.....	37
技法：CNT/DLY ブロックをデグリッチフィルタとして使用	38
技法：エッジ検出器	39
アプリケーション：割り込みコントローラ	40
技法：双方向カウンタの作成	41
アプリケーション：エンコーダ	42
アプリケーション：距離の計測	43
アプリケーション：周波数範囲検出器	44
アプリケーション：周波数分周器	45
技法：ゼロ電圧クロス検出	46
アプリケーション：アナログストレージ素子	47
第4章 安全機能.....	48
技法：ACMP 電力消費量の削減	49
技法：ウェイク/スリープのコントローラ	50
アプリケーション：ウィンドウコンパレータ	51
アプリケーション：過熱保護	52
アプリケーション：バッテリー充電インジケータ	53
アプリケーション：インフォテイメント用低電圧インジケータ	54
アプリケーション：ウォッチドッグタイマー	55
アプリケーション：電圧レベル検出	56
アプリケーション：電源バックアップ管理	57
アプリケーション：N パルス監視ウォッチドッグ	58
技法：温度センサーブロックの使用	59
アプリケーション：外部センス抵抗による電流検出	60
アプリケーション：1つのアナログ信号の4つのレベルを監視する	61
アプリケーション：4つのアナログ信号をモニターする	62
第5章 通信機能.....	63
技法：I2C を使用した設計の変更	64
技法：I2C コマンドの生成	65
技法：Serial to Parallel Interface (SPI) ブロックの使用	66
技法：レベルシフト回路	67
技法：プリセットされた数のパルスを送る	68
技法：シフトレジスタの構築	69
アプリケーション：I2C GPIO の拡張	70

アプリケーション：シリアル/パラレル（外部クロック）	71
アプリケーション：シリアル/パラレル（内部クロック）	72
アプリケーション：パラレル/シリアル	73
アプリケーション：双方向通信(送信優先).....	74
アプリケーション：双方向通信(受信優先).....	75
アプリケーション：ASM と I2C を用いた 7 セグメント表示	76
アプリケーション：I2C を用いた通信 MUX.....	77
アプリケーション：I2C レベルシフター	78
アプリケーション：接続検出.....	79
アプリケーション：カスタムパターン ジェネレータ	80
技法：デューティサイクル検出を使用したシリアルプロトコルの送信	81
技法：シフトレジスタによるシリアルプロトコルの読み出し	82
技法：パイプ遅延によるシリアルプロトコルの呼び出し	83
技法：D/A コンバータ (DAC)の使用.....	84
技法：EPG	85
アプリケーション：ACK チェックとデータ比較を備えた I2C マスタ側 Read コマンド.....	86
アプリケーション：ACK チェックを備えた I2C Master Write Command 機能.....	87
アプリケーション：シフトレジスタを使用した I2C パターン生成	88
アプリケーション：EPG を使った長いパターン	89
アプリケーション：SPI マスターの基本	90
第 6 章 パルススペースの制御	91
技法：一定のデューティサイクル設定	92
技法：ワンショット実装	93
アプリケーション：定電流 LED ドライバ.....	94
アプリケーション：I2C による RGB LED 制御.....	95
技法：ブリージング LED パターンの作成.....	96
アプリケーション：ブリージング RGB LED.....	97
アプリケーション：I2C によるブリージング RGB LED 制御.....	98
技法：PWM モードでの DCMP/PWM マクロセルの使用	99
アプリケーション：PWM の選択.....	100
アプリケーション：ACMP と DAC を使用した PWM ジェネレータ	101
アプリケーション：ADC を使用した PWM ジェネレータ	102
技法：デューティ サイクル検出.....	103
アプリケーション：周波数アナログ電圧コンバータ	104
アプリケーション：周波数デューティサイクルコンバータ	105
アプリケーション：リニア周波数変調	106

アプリケーション：電圧制御発振器.....	107
第7章 電源管理.....	108
技法：出力放電.....	109
アプリケーション：チャージポンプ.....	110
アプリケーション：2 ステージの チャージポンプ.....	111
アプリケーション：出力調整付きチャージポンプ.....	112
技法：LDO レギュレータ.....	113
アプリケーション：フレキシブル電源アイランド.....	115
アプリケーション：昇圧コンバータ.....	116
アプリケーション：降圧 コンバータ.....	117
アプリケーション：Back-to-Back 接続 逆流防止回路.....	118
技法：リモートセンス機能.....	119
技法：低ドロップアウトレギュレータ（LDO）について.....	120
技法：Delay（遅延）マクロセルについて.....	121
技法：Crash Sequence マクロセル.....	122
技法：GPIO の特長.....	123
技法：保護機能.....	124
技法：電源シーケンス.....	125
技法：SLG51002 HC_LDO オートバイパスモードについて.....	126
技法：SLG51002, SLG51003 I2C コントロールコードの選択.....	127
技法：SLG5100x Device Interrupt Request Block について.....	128
アプリケーション：SLG51002 を使用した 2 つの独立したシーケンス制御.....	130
アプリケーション：SLG51000C を使用した 2 台のカメラへの電力供給.....	131
アプリケーション：再プログラム不要な SLG51002/3 のアドレス設定.....	132
第8章 モータ制御.....	133
アプリケーション：H ブリッジコントロール.....	134
技法：HV OUT CTRL ブロックの使用.....	135
技法：通常モードでの SLG47105 PWM ブロックの使用.....	137
技法：プリセット レジスタ モードでの SLG47105 PWM ブロックの使用.....	138
アプリケーション：定電圧ブラシ付きモータドライバ.....	139
アプリケーション：定電流ブラシ付きモータドライバ.....	140
アプリケーション：PWM チョッパを使用した定電流.....	141
アプリケーション：ソフト ON/OFF による単方向 DC モータ制御.....	142
アプリケーション：ソフト ON/OFF による双方向 DC モータ制御.....	143
アプリケーション：プッシュスタート/ホールドストップ.....	144
アプリケーション：バイポーラスステップモータドライバ.....	145

第9章 アナログ機能(AnalogPAK)	146
アプリケーション：オペアンプを使った可変アクティブフィルタ回路.....	147
アプリケーション：可変反転増幅器.....	148
アプリケーション：可変非反転増幅器.....	149
アプリケーション：計装アンプ.....	150
アプリケーション：オペアンプを使ったボルテージフォロア.....	151
アプリケーション：オペアンプと N チャネル FET を使用した電流シンク回路.....	152
アプリケーション：オートトリム.....	153
アプリケーション：オペアンプと P チャネル FET を使用した電流源回路.....	154
アプリケーション：オペアンプを使った電圧レギュレータ回路.....	155
技法：チョッパ ACMP をデジタル可変抵抗と一緒に使う.....	156
アプリケーション：サンプリング・ホールド回路.....	157
アプリケーション：最大入力電圧点の特定.....	158
技法：SLG47011 の Power Controller の使い方.....	159
技法：メモリーテーブルを使用した波形生成.....	160
技法：ADC キャリブレーション手順.....	161
アプリケーション：メモリーテーブルを使用した信号生成.....	163
技法：MathCore を用いた信号変調 (PWM).....	164
アプリケーション：MathCore を用いた信号変調.....	165
アプリケーション：DC 電力測定.....	166
アプリケーション：データバッファを組み合わせた 4chADC 測定.....	167
アプリケーション：アナログ-パラレル変換器.....	168
技法：MathCore の使い方.....	169
アプリケーション：周波数通倍器.....	170
アプリケーション：算術演算 $f(x)=kx+b$	171
アプリケーション：メモリーテーブル付き ADC (ストレージモード).....	172
技法：マルチチャネル DCMP.....	173
技法：SPI でのデータの読み出し/書き込み.....	175
技法：PGA の各種モード.....	177
技法：Data Buffer の使用.....	178
アプリケーション：ADC ON/OFF 機能.....	179
技法：ADC のチャネル間の遅延.....	181
Revision History.....	182

*

第 1 章 基本ブロックと機能

この章では、Cookbook 全体で使用する GreenPAK の基本的な機能ブロックの多くについて紹介します。また、ルックアップテーブル (LUT) を利用する単純な組み合わせロジックの設計例もいくつか紹介しま

技法：マクロセルについて

この技法は GreenPAK Designer の任意のバージョンで有効です。

このセクションではよく使用される GreenPAK のブロックの概要といくつかの技法を示します。ただし、特定のマクロセルについて詳しく知りたい場合は、GreenPAK Designer でマクロセルを選択し、[Properties]ウィンドウの左下にある情報ボタン（図 2）をクリックしてください。



情報ボタン

概要：デジタルマクロセル

デジタルマクロセルは GreenPAK の基本的な機能コンポーネントです。これには、以下が含まれます。

共通デジタルマクロセル：


- ルックアップテーブル（LUT）
- D フリップフロップ（DFF）/ラッチ
- カウンタ/遅延（CNT/DLY）

通信：

- I2C（多デバイス）
- SPI（いくつかのデバイス）

共通性の低いもの：

- パターンジェネレータ（PGEN）
- パイプディレイ
- プログラマブルディレイ（PDLY）
- フィルター/エッジディテクタ




デジタルマクロセル

GreenPAK Designer のコンポーネントの多くは複数のタイプのマクロセルのいずれかとして選択することができます。これはデジタルマクロセルの名前によって示されます。たとえば、「2-bit LUT0/DFF/LATCH0」は名前が示すように、LUT、DFF、またはラッチであることがわかります。マクロセルのタイプの選択は[Properties]ウィンドウの[Type]オプションを使用して設定されます。

技法：LUT マクロセルを使用した標準ロジックの構成

この技法は任意の GreenPAK で有効です。

GreenPAK Designer でルックアップテーブルを使用して 2 つ、3 つ、または 4 つの入力のデジタルロジック、単一出力のロジックマクロセルを構成することができます。ロジック構成は[Properties]ウィンドウで編集できます。GreenPAK の設計に実装された大部分のロジックは MUX、AND、OR などの標準ロジックです。これらの共通の構成を効率的に処理できるように、[Properties]ウィンドウには、ロジックテーブルを標準のゲート構成に自動的に変換するための [Standard gates] オプションが用意されています。[Regular shape] オプションが選択されていない状態では、LUT 形状は標準のゲート記号に変わります。




3 ビット LUT0 の構成

概要：オシレータ

GreenPAK IC には少なくとも 2 つのオシレータが装備され、SLG46826 のような最近のモデルには 3 つのオシレータが装備されています。GreenPAK のオシレータの一般的な分周前周波数は次のとおりです。

- 2KHz の低速、低出力のオシレータ
- 2MHz の中速
- 25MHz の高速

オシレータにはいくつかの出力が備わっており、それぞれ柔軟なクロック設定が可能ないくつかのプリディバイダを備えています。電力を節約するため、Auto-power on により、クロックが不要な場合にオシレータをオフにすることができます。




オシレータ

オシレータについての詳細情報は、コンポーネントの選択時に情報ボタンをクリックすると表示されます。

概要：アナログコンパレータ

ほぼすべての GreenPAK に 2 つ以上のアナログコンパレータ (ACMP) が装備されていて、それぞれに 2 つの入力源 IN+ および IN- が装備されています。それぞれへの入力源は[Properties]ウィンドウで設定できます。

アナログコンパレータについての詳細情報は、コンポーネントの選択時に情報ボタンをクリックすると表示されます。




ACMPs

概要：I/O

GreenPAK のほとんどの I/O は非常に高い柔軟性を備えています。I/O 機能はピンごと、パーツごとに大きく異なるため、特定の GreenPAK IC に決定する前に、必要なピン構成に合わせて設計コンセプトを規定する必要があります。

出力は NMOS または PMOS 構成でプッシュ/プル、またはオープン/ドレインとして構成できます。たとえば、スケール係数の 2x は出力強度が 2 倍であることを示します。また、10kΩ、100kΩ、1MΩ のプルアップおよびプルダウン抵抗オプションを入出力ピンの設定により利用できます。

複数の入力オプション、たとえばデジタル入力、シュミットトリガーを使用したデジタル入力、定電圧デジタル入力、アナログ入力を利用できます。アナログ入力は ACMP への入力として使用されます。




通常の I/O 構成

概要：相互接続

GreenPAK Designer との相互接続は容易です。システムにより、可能な接続にガイドされます。いずれかの接続ポイントをクリックすると、以下が行われます。

- 可能なすべての接続が緑色で強調表示されます。
- これらの任意の緑色の接続まで伸ばすことができる「ゴムバンド」接続が割り当てられます。
- 相互接続されると接続が緑色のワイヤーで示されます。



相互接続

技法：GreenPAK Designer を使用したシミュレーションとエミュレーション

エミュレーションはすべての GreenPAK IC で利用でき、シミュレーションは多くの GreenPAK IC で利用できます。



GreenPAK Designer のツールバー

デザインを開発するときは、機能をすばやくテストできることは重要です。GreenPAK Designer は、デバッグを効果的かつ簡単にします。


デザインをすばやく確認する方法は2つあります：

1. シミュレーション
2. エミュレーション

シミュレーションは、物理的な IC を必要とせずに、現実の条件で回路の動作をシミュレートします。シミュレーションは現実のシステムのすべての状況を提供できるわけではないことに注意してください。

エミュレーションを使用すると、デモ ボードと GreenPAK チップがあれば、パーツを永続的にプログラミングすることなく、ハードウェアで直接、設計の動作を確認できます。これにより、プロジェクトにすばやく変更を加え、エミュレーションを使用して予想通りの動作かを確認できます。

1. デザインをデバッグする準備ができたなら、[デバッグ] ボタン (上の図の赤いボックス) を選択して、エミュレーション/シミュレーション選択メニューに移動します。
2. 次に、デザインを確認するプラットフォームを選択します。
3. プラットフォームを選択したら、デバッグ メニューに移動します。ここでは、選択したプラットフォームに応じて、さらにアクションが行えるようになっています。
4. プラットフォームを変更する必要がある場合は、[Change Platform] を選択していつでも変更できます。




デバッグメニュー



プラットフォーム選択メニュー

技法：GreenPAK プログラミング

全ての GreenPAKs に Debug 機能が用意されています。



GreenPAK Designer のツールバー

設計を行うとき、機能を素早くテストできることは重要です。GreenPAK デザイナーは、デバッグを効果的で簡単にします。

Change platform

テストに使用するハードウェアプラットフォームを選択します。

ロードを含む、デバイスのパワーオンリセット (POR) シーケンスが再度有効になります。

Import configuration


他のプラットフォームから、テストポイント等ユーザー設定の取り込みを行います。

Device

外部に実装された個別のデバイスアドレスのチップを操作することにも対応します。

I2C Reset

デバイスと I2C のシリアル通信が確立されているとします。その場合、全てのマクロセルの構成と接続マトリクスによって提供されるすべての接続を含むデバイスを初期電源投入状態にリセットすることができます。これを実行するには、I2C リセットレジスタビットを“1”にします。これにより、NVM から全てのレジスタデータの



Debugging Menu

Emulation

- 現在のプロジェクトのエミュレーションがチップにロードされ（ただし、プログラムは行われません）、ハードウェアボードでのテストの準備が整います。
- エミュレーション (同期)。エミュレーションに加えて、プロジェクトで行われた各変更はすぐにチップにロードされます。

Test mode

テストモードは、チップの I/O パッドをユーザーが設定した TP コントロールに接続または切断するために使用されます。また、ユーザーはエミュレーション無しでテストモードを使用してプログラムされたチップをチェックできます。これを行うには、テストモードと内部 VDD ボタンをオンにします。テストモードは、チップに電力が供給されていなくても機能します。ユーザーは手動で電源を制御します。

Read

ハードウェアボードを使ってチップのデータを読み出します。

Program

現在のプロジェクトをチップに書き込み（プログラミング）ます。一部のチップモデルでは、ユーザーは Program ボタンの書き込みオプションから以下の選択が可能です。：

- Program NVM (チップの NVM への書き込み)
- Program EEPROM (チップの EEPROM への書き込み)

Project Data


NVM と EEPROM のビットの一覧表（特定のチップレビジョンで利用可能）

技法：OE ピン

[デザインファイル
Download](#)


この技法は、OE ピンを備えた GreenPAK で使用できます。

通常、GreenPAK I/O は入力または出力として設定されます。出力**イネーブル(OE)**ピンは、ほとんどの GreenPAK 内にある選択ピンであり、デジタル入力とデジタル出力の間でピンを動的に変化させることができます。OE GPIO が固定入力として設定されている場合、OE ピンはグランドに設定され、GPIO が固定出力として設定されている場合、OE ピンは VDD に設定されます。GPIO を「Digital input/Output」として設定すると、マトリックス内でこの選択を行うことができます。



GPIO を Digital input/Output として設定すると、双方向通信が可能になります。また、GPIO を論理的な High と Low に加えて Hi-Z に設定することもできます。

GPIO を双方向通信に使用する場合は、OE 選択用のタイミング回路を実装することが重要です。以下の回路例では、CNT2 が 8 つのクロックを確認した後、CLK_IO と Data_IO の OE ピンが Low から High に切り替わり、その結果、内部信号を送信するための出力として OE ピンが設定されます。さらに 8 クロック後、OE ピンは Low にリセットされ、外部信号を受信するために再び入力として設定されます。




アプリケーション：パリティビット発生器

[デザインファイル
Download](#)


パリティビット発生器は信号の完全性をチェックするために使用されます。巡回冗長チェック（CRC）を簡単に実装できます。パリティビットは、入力データが壊れていないことを確認するため、MCU または他の制御装置にデータを送信する前に使用されます。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. 「技法：LUT マクロセルを使用した標準ロジックの構成」に従い、XOR ゲートを使用して入力ピンを接続します。XOR ゲートは論理“1”の実行合計を計算するために使用できます。
2. ENABLE 信号のロジックを追加します。

アプリケーション：ワンホットエンコーダー


[デザインファイル
Download](#)

ワンホットは、単一の HIGH (1) を含み、他のすべてのビットが LOW (0) に設定されたビットのグループ、例えば 0001 です。1 の集まりと単一の 0 を持つ逆の実装は、ワンコールドと呼ばれます。この設計は、入力の 2 ビットコードに基づいて、指定された 1 ホット出力を出力するエンコーダーです。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です

GreenPAK の図



設計手順

1. 2つの入力ピン (INx) と4つの出力ピン (OUTx) を構成します。
2. 各 LUT がアクティブな HIGH 出力用の一意の 2 ビット入力コードを持つように設定します。たとえば、IN0 と IN1 の両方が LOW の場合、2-L3 は HIGH になります。

アプリケーション：8 ビットマルチプレクサ



[デザインファイル
Download](#)

マルチプレクサ（MUX）は複数の入力信号から 1 つの出力を選択するために使用されます。これは、1 つの回線で複数の通信回線を送信する必要があるアプリケーションで使用されます。GreenPAK を MUX として使用することにより、送信の待ち時間を、個別ロジック IC に相当するナノ秒単位とすることができます。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です

GreenPAK の図



設計手順

1. 「技法：LUT マクロセルを使用した標準ロジックの構成」に従って、マルチプレクサとして構成された 4 つの LUT に入力ピンを接続します。INx を A または B に接続し、SELO を 4 つのすべての MUX の S に接続する必要があります。
2. 第 2 および第 3 ステージのカスケードマルチプレクサブロックを追加し、上位の SEL ビットを増やします。
3. 最終ステージのマルチプレクサに接続された出力ピンを追加します。


アプリケーション：デマルチプレクサ

デマルチプレクサは、複数のチャンネルのうち、どのチャンネルに入力信号を送信するかを選択するために使用されます。デマルチプレクサは、1つの回線で複数の異なるタイプのデータを送信する必要があるアプリケーションで使用され、通信システムで一般的に見られます。

必要なコンポーネント


任意の GreenPAK

それ以外のコンポーネントは不要です



デザインファイル
Download

GreenPAK の図



設計手順

1. 信号入力(IN)、2つの選択ライン(SELx)、および4つの出力ピン(OUTx)の入力ピンを設定します。
2. 選択ラインの特定のロジック入力時に IN から信号をそれぞれ渡すように LUT を設定します。たとえば、SEL0、SEL1、および IN が HIGH の場合、3-L3 は HIGH になります。

技法：I2C アドレスの変更

SLG46855 デバイスの I2C アドレス選択オプションについて説明します。I2C シリアル通信マクロセルは、スレーブアドレス（制御コード）の柔軟な設定を可能にし、アドレス選択のために 2 つの異なる方法を提供します。

1. レジスタによるアドレス選択（デフォルト）

デフォルトでは、4 ビットの I2C 制御コードは内部設定レジスタから直接取得されます。この方法は、一般的に I2C スレーブデバイスがプログラミング時に設定された固定の事前定義アドレスで動作する場合に使用されます。

利点：

- 1.1. 固定された予測可能なアドレス
- 1.2. 単一の I2C スレーブを持つシステム、またはアドレス競合が発生しにくいシステムに適しています。
- 1.3. ハードウェア設定が簡素化されます。アドレス選択用の追加ピンが不要です。


2. 外部ピンによるアドレス選択

あるいは、I2C 制御コードの各ビットを外部 GPIO ピン（PIN 2、PIN 5、PIN 9、PIN 10）から供給することも可能です。外部アドレス指定が有効な場合、アドレスの二進値は実行時にこれらのピン上の電圧レベルによって決定されます：

1. PIN 2 → 最下位ビット (LSB)
2. PIN 10 → 最上位ビット (MSB)

利点：

- 1.2. デバイスを再プログラミングせずに I2C アドレスを変更できる柔軟性を提供します。
- 1.3. ハードウェア構成（例：プルアップ/プルダウン抵抗）による一意のアドレス割り当てにより、同一デバイスを同一 I2C バス上に容易に統合できます。
- 1.4. アドレス競合が発生する可能性のあるシステムで有効です。



注記：この機能は SLG46855 固有のものです。すべてのルネサス GreenPAK または AnalogPAK デバイスが外部 I2C アドレス設定をサポートするわけではありません。使用中の特定のチップでこの機能が利用可能かどうかは、必ず製品データシートを参照して確認してください。

第2章 シーケンシャルロジック

この章では、シーケンシャルロジックを含むアプリケーションについて説明します。


シーケンシャルロジックアプリケーションとしては、カウンタ、システムリセット回路、パワーシーケンサ、ステートマシンなどです。

技法：CNT/DLY 精度の最適化

この手法は、どの GreenPAK でも機能します。発振器と CNT/DLY ブロックの精度は部品によって異なります。

GreenPAK IC は、発振器を内蔵したすべてのチップと同様に、タイミングに固有のばらつきがあります。これは、製造、温度、GreenPAK の場合はユーザー設計のやり方などの要因に起因します。シンプルな設計原則を使用することで、GreenPAK 設計内のカウンタと遅延の精度を向上させることができます。

発振器と CNT/DLY ブロックの関係を考慮する必要があります。オシレーターはグローバルオシレーターです。これらは任意の数の CNT/DLY ブロックに使用され、最初は遅延またはカウンタの開始/停止に同期されません。その結果、カウンタまたは遅延がイネーブルになると、次のクロック エッジでのみインクリメントが開始されます。これは下の図に示されており、遅延のイネーブル信号はクロックサイクルの途中でアクティブになり、次の立ち上がりエッジまでデクリメントを開始しません。



Rising エッジ選択時の DLY ブロックの動作

これは、CNT/DLY ブロックの一般的な遅延時間の計算に考慮されます。

$$Delay_{time}(typical) = \frac{(Counter_Data + 1) + t}{clock}, \text{ where } t \text{ is between } 0 \text{ and } 1$$


したがって、「Counter_Data」の値が大きくなるにつれて、遅延時間に対する「t」の影響は比例して小さくなります。さらに、より速い「クロック」値が使用されている場合、より大きな「Counter_Data」値を使用しても、遅延時間の絶対値は同じに保たれます。選択した CNT/DLY ブロックの [プロパティ] ウィンドウで、カウンタ データ値とクロック ソースの両方を変更できます。

さらに、それぞれの GreenPAK のデータシート内のタイミング特性を参照して、電源オン時間、周波数セトリング時間、温度全体の偏差のパーセントなどの要因を考慮する必要があります。

技法：CNT/DLY ブロックのシーケンス処理

この技法は任意の GreenPAK で有効です。


シーケンス信号を生成するために DLY ブロックを連結することができます。1つの DLY ブロックの出力を別の DLY ブロックの入力に連結することにより、順次遅延のセットを作成することができます。



立ち上がりエッジの順次遅延


順次遅延セットの DLY ブロックは[Properties]ウィンドウ内の[Mode]設定で Delay に設定する必要があります。通常、[Edge select]設定はすべてのシーケンス処理コンポーネントで同じにする必要があります。図 11 に、Power-On-Reset (POR) 信号の 8ms の遅延の立ち上がりエッジに設定された 2 つの順次 CNT/DLY ブロックの影響を示します。

CNT ブロックを長いカウント時間に対して結合することもできます。CNT ブロックの結合時は、CNT の CLK は前のカウンタの



順次遅延のシミュレーション

出力によって駆動する必要があります。そのためには、プロパティで CNT ブロックを選択し、[Properties]ウィンドウで前の CNTx/DLYx から供給される Clock 接続を選択します。



順次カウンタ


アプリケーション：システムリセット

[デザインファイル
Download](#)


システムリセット IC は障害発生、手動リセット、一時的な供給電圧の低下などの際に、マイクロプロセッサをリセットするために使用されます。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. I/O を各入力信号用の入力として構成します。
2. いずれかの回線が有効な場合に HI 信号を生成するための LUT ロジックを追加します。ロジックは各信号が active-hi か active-low かによって決まります。
3. CNT/DLY ブロックを One shot モードに設定し、Edge select を Rising に設定します。適切なパルス長が生成されるように、Counter data を設定します。active-low パルスの場合、Output polarity を Inverted (nOUT)に変更します。
4. CNT/DLY ブロックの出力を出力ピンに接続します。


アプリケーション：複数ボタンのリセット

[デザインファイル
Download](#)


ハードリセットを実行するために複数のボタンを押したままにする操作は、多くのデバイスで共通のインターフェースです。個々の IC にこのアプリケーションを実装すると、システムの残りの部分で1つ以上のソフトウェア、ファームウェア、ハードウェアの問題が発生している場合でもリセットが認識され、作用します。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順


1. I/O を各ボタン用の入力として構成します。
2. 両方のボタンが有効な場合に HI 信号を生成するための LUT ロジックを追加します。ロジックは各信号が active-hi か active-low かによって決まります。
3. CNT/DLY ブロックを Delay モードに設定し、Edge select を Rising に設定します。適切なボタン保持時間が生成されるように、Counter data を設定します。active-low パルスの場合、Output polarity を Non-inverted (OUT)に変更します。
4. 2 番目の CNT/DLY ブロックを One shot モードに設定し、Edge select を Rising に設定します。適切なパルス長が生成されるように、Counter data を設定します。active-low パルスの場合、Output polarity を Inverted (nOUT)に変更します。
5. CNT/DLY ブロックの出力を出力ピンに接続します。

アプリケーション：基本シーケンサ


シーケンサは、設計者がシステムのさまざまな部分を順次有効化する場合に使用されます。この機能は特に、複数のパワーレールを必要とするアプリケーションで重要となることがあります。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. LUTを使用して、適切な起動条件を設定します。
2. ラッチまたはDFFを使用して起動信号を維持し、DLYブロックに継続して入力します。
3. 技法：CNT/DLYブロックのシーケンス処理に従って遅延を連結します。
4. 各遅延チャンネルを適切な出力ピンに接続します。


アプリケーション：カスケードシーケンサ

[デザインファイル
Download](#)


シーケンサーは、設計者がシステムのさまざまな部分を順番にアクティブ化する必要がある場合に使用されます。通常、カスケードシーケンスを使用して、ある電圧レールの下にあるすべてのレールがオフになるまで、そのレールがオフにならないようにします。

必要なコンポーネント

- 任意の GreenPAK
- 他のコンポーネントは必要ありません



GreenPAK の図



設計手順

1. 入力構造の構成です。ここでは、PIN17 でレベル制御とラッチ制御を選択できます。
2. カスケード効果を実現するために、多機能ブロックの DLY ヘマルチプレクサ経由で入力します。
3. DLY の出力を push pull の出力ピンに接続します。

アプリケーション：電圧監視パワーシーケンサ


[デザインファイル
Download](#)

シーケンサーは、設計者がシステムのさまざまな部分を順次アクティブ化する場合に使用されます。電源レールとフォルト状態を監視することにより、回路設計者はシステムの必要なシーケンスを自己調整することができます。

必要なコンポーネント



- 3つのACMPを持つ任意のGreenPAK
- 6つの抵抗

GreenPAK の図



設計手順

1. EN および電圧監視用の入力ピンを設定します。
2. 出力ピンをシーケンスシステムに設定します。
3. ACMP の電源を入れ、POR を PWR UP に接続し、それぞれの IN ソースを所望の電圧スレッシュホールドレベルに設定します。
4. 必要な遅延時間で DLY を構成します。
5. 適切なロジック機能を使用して LUT を構成します。




アプリケーション：出荷モードコントローラ

[デザインファイル
Download](#)


超低電力ボタンモニターを使用して、製品がエンドユーザーの元に届いていない状態で、バッテリー寿命を節約することができます。これにより、ユーザーは適切な状態で使用を開始することができます。

必要なコンポーネント

- 任意の GreenPAK
- 外部 PMOS ロードスイッチ



GreenPAK の図





設計手順

1. ピン 2 を 1MΩ のプルアップ付きの入力として構成します。
2. CNT1/DLY1 で適切なボタン遅延時間を設定します。
3. 出荷モードの内外の正しい極性になるように LUT の内容を修正します。

技法：ASM からの同期ステートマシンの作成

デザインファイル
Download

同期ステートマシン(SSM)は、遷移条件が満たされると、着信クロックのエッジで遷移します。GreenPAK 非同期ステートマシン (ASM) マクロセルを SSM に変換する一般的なアプローチでは、ASM の遷移時間よりも大きいパルス幅のクロック信号を使用します。



上記の 3 ビット カウンタの例の SSM を考えてみましょう。CNT2 と 2 ビットの LUT1 を使用してクロックを生成します。ASM は、直列に接続された 8 つの状態を使用します。2 ビットの LUT0 と 2 ビットの LUT3 を使用して、近傍の 2 つの状態で論理 High 信号による遷移を防止します。各状態の ASM 出力の値を以下に示します。

PIN6 が High になると、ASM はリセット状態 (状態 0) から次の状態 (状態 1) に変化します。次の状態遷移は、CNT2 が最初に High、次に Low、というようにトグルするときに発生します。ASM を使用して SSM を作成するプロセスの詳細については、「[AN-1126 ASM から同期変換](#)」を参照してください。

State name	Connection Matrix Output RAM							
	OUT7	OUT6	OUT5	OUT4	OUT3	OUT2	OUT1	OUT0
State 0	0	0	0	0	0	0	0	0
State 1	0	0	0	0	0	0	0	1
State 2	0	0	0	0	0	0	1	0
State 3	0	0	0	0	0	0	1	1
State 4	0	0	0	0	0	1	0	0
State 5	0	0	0	0	0	1	0	1
State 6	0	0	0	0	0	1	1	0
State 7	0	0	0	0	0	1	1	1


アプリケーション：N ビット長 ビットストリーム

[デザインファイル
Download](#)


ビットストリームは、通信パスを介して連続的に送信されるビットのシーケンスです。GreenPAK は、最大 64 ビットの繰り返し文字列を作成できます。

必要なコンポーネント

- ASM をもつ任意の GreenPAK



GreenPAK の図



設計手順


1. 「アプリケーション：8 ビットマルチプレクサ」 [Error! Reference source not found.](#) を使用して、ジェネレータと 8 ビットマルチプレクサを構成します。
2. CNT1 を設定することにより、ビットストリームの長さを決定します。
3. 「技法：ASM から同期ステートマシンの作成を使用して ASM を構成します。
4. 8 ビットマルチプレクサとジェネレータの出力を目的の出力 PIN に接続します。
5. ビットストリームの長さ (CNT1 のカウンタデータ) は、I2C を使用して変更できます。
6. ASM 出力 RAM に格納されたデータは、I2C を使用して変更できます。

技法：ビットストリームの多重化


デザインファイル
Download

この技法は、任意の GreenPAK で使用できます。

GreenPAK は、データパターンを転送するためによく使用されます。データが GreenPAK から転送される場合、またはデータが SoC から複数のラインに沿って送信される場合、それらは 1 つのラインで伝送するためにマージする必要があります。以下は、ASM 出力 RAM から発信されるビットストリームを多重化する GreenPAK の例です。



ジェネレータ回路は上に示されています。ジェネレータは、同期データ送信用の CLK ラインの動作を実装し、EN 信号によって有効になります。ジェネレータは、1 つのライン上で送信されたデータを正しく組み合わせるためのマルチプレクサ操作アルゴリズムも実装します。



IN3	IN2	IN1	IN0	OUT
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

8 ビットマルチプレクサ回路を上を示します。すべての LUT は 8 ビットマルチプレクサとしてまとめて設定され(AN-1003を参照)、MUXの真理値表も上に示されています。マルチプレクサは、ジェネレータのアルゴリズムに従って ASM ブロック出力からのビットの組み合わせを出力し、データは 1 つのラインで DATA に送信されます。EN が Low の場合、DATA 出力は常に ASM 出力 RAM の MSB と同じ になります。ASM 出力 RAM は I2C 経由で変更できます。データビットを変更するために ASM の状態を変更するロジックを実装することもできます。ASM が使用できない場合は、データ値に対して入力を High または Low に設定できま。


アプリケーション：10 年カウンタ

デザインファイル
Download


パワーバジェットに対する大きな負担なしで製品の寿命を測定するために、非常に長いカウンタを使用することができます。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. 技法：CNT/DLY ブロックのシーケンス処理に従ってカウンタを連結します。
2. 入力ピンと出力ピンを接続します。
3. CNT プロパティでタイミングを設定します。


アプリケーション：2つのイベントプッシュボタン

[デザインファイル
Download](#)


1つのボタンを使用して複数のイベントを生成することは、外部の制御用コンポーネントを節約するための一般的なソリューションです。1つのボタンと所定の時間間隔を使用して、LEDの点灯の制御することができます。

必要なコンポーネント

- 任意の GreenPAK
- 1つの LED
- 1つの抵抗



GreenPAK の図



設計手順

1. GPIO ピンをボタンの入力および LED 制御の出力として構成します。
2. CNT0/DLY0、CNT1/DLY1、および最後の状態を記憶するために DFF を追加します。
3. CNT/DLY ブロックを「DLY」モードに設定し、エッジ選択を「Rising」に設定します。
4. CNT0/DLY0 出力を「nOUT」として構成します。


アプリケーション：高度な電圧監視電源シーケンサ

[デザインファイル
Download](#)


シーケンサは、設計者が複数の電源レールを監視し、あらかじめ定義された順序でそれらを有効化する必要がある場合に使用されます。この設計では、システムは監視対象の各入力がある有効なしきい値に達した後にのみ、4つの電圧レールを有効にします。前のレールが安定するまで次のレールはオンにならないため、制御された安全な電源投入シーケンスが保証されます。

必要なコンポーネント

- 4つの ACMP を内蔵している GreenPAK



GreenPAK の回路図



設計手順

1. GPIO ピンをボタンの入力および LED 制御の出力として構成します。
2. 各レールに対応するシーケンシャルなイネーブルラインを表す出力ピンを設定します。
3. ACMP を起動し、Q1、Q2、Q3、Q4（DFF の出力）を PWR UP に接続し、各入力源を所定の電圧しきい値レベルで設定します。
4. シーケンシングロジックを実装する：検証済みの各レール出力が次のレールの遅延ステージをトリガーし、カスケード接続された起動チェーンを形成します。
5. LUT を用いたフォールトロジックを設定し、監視対象電圧のいずれかが閾値を下回った場合にシーケンスを無効化します。
6. 全レールが有効化された後、シーケンス完了を示す最終的な Trigger_OUT を生成します


第 3 章 信号の調整

この章では、外部信号を調整してシステム内での動作のために有効にするアプリケーションが紹介されています。これに関わるアプリケーションとしては、分周、倍周、フィルターそしてセンサーコントローラなどが挙げられます。


技法：CNT/DLY ブロックをデグリッチフィルターとして使用

GCNT/DLY ブロックは各 GreenPAK に内蔵されているため、この技法はどの GreenPAK でも使用できます。

グリッチ/スプリアス信号を除去する必要がある場合、デグリッチ/デバウンスフィルターの使用が一般的です。グリッチはさまざまな状況で発生する可能性があります。たとえば、ボタンを押している/放しているときや、電圧レベルが（入力 PIN またはアナログコンパレータの）しきい値に非常に近くてヒステリシスまたはシュミットトリガーがない場合などです。デグリッチ遅延を設定するための3つのエッジトリガーオプションとして、立ち上がり、立ち下がり、両方があります。この場合、遅延ブロックは対応する極性を持つ遅延値よりも短いパルスをフィルタリングします。立ち上がりエッジの場合はアクティブハイ、立ち下がりエッジの場合はアクティブロー、両方のエッジ遅延の場合はハイおよびローです。下図を参照してください。



デグリッチ遅延オプションの例




エッジ遅延の動作

技法：エッジ検出器

デザインファイル
Download


この技法は、任意の GreenPAK で使用できます。

エッジ検出器は、デジタル電子機器の重要なコンポーネントです。それは 1つの入力と 1つの出力を持つシンプルな回路です。エッジ検出器は、定義されたエッジ(立ち上がり、立ち下がり、またはその両方)が検出されると、短いパルスを生成します。リセット機能、ウォッチドッグタイマー、またはその他のエッジ依存アプリケーションを実装する場合に便利です。エッジ検出器を実装するには、いくつかの方法があります(下図を参照)。エッジ検出器の構築方法の詳細な説明とその他の例については、「[AN-1046 さまざまなエッジ検出器回路](#)」を参照してください。



エッジ検出器の実装

オプション 1 は、EDGE DET、P DLY、および CNT/DLY ブロックに組み込まれているエッジ検出器機能を使用します。これらのブロックには、オプション 2 と比較してより長い持続パルスを生成するという利点があります(下図)。



異なるエッジ検出器のタイミング

オプション 2 では、バッファを介した信号の伝搬によって生じる小さな遅延を使用します。この遅延信号は、2 ビット XOR によって、伝搬時間が非常に短い元の入力と比較されます。バッファを通る短い遅延は、XOR の入力間に差を生じさせ、XOR の出力に短いパルスを生成します。LUT の内部構造のため、それらの入力の伝搬遅延時間は異なります。


アプリケーション：割り込みコントローラ

[デザインファイル
Download](#)


GreenPAK は複数の割り込み信号を監視し、ホストプロセッサが動作するようにその信号を集約することができます。μP または SOC は、障害の原因を特定するために、I2C を通して各 DFF の出力を読み取ることができます。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順


1. ピン 16、17、18 をアナログ入力/出力として構成します。
2. ACMP のレベルを適切なしきい値に設定します。
3. DFF を OR ゲートにワイヤー接続し、ピン 4 を出力として設定します。
4. DLY1 を適切なデバウンス時間に設定します。

技法：双方向カウンタの作成

[デザインファイル
Download](#)

この技法は、SPI インターフェースを含む任意の GreenPAK で使用できます。この技法の代替手段としては、FSM ブロックを持つ他の GreenPAK を使用し、I2C 読み取りコマンド、パラレル出力、またはその他の方法を使用してカウンタ情報を格納することによって実現できます。

カウンタは、入力イベント(パルス、エッジ)をカウントするために使用される基本的なデジタル回路で、多くの場合、デジタルフリップフロップのカスケードを使用して構築されます。GreenPAK では、一部の CNT/DLY ブロックはより堅牢であり、GreenPAK マトリックスの接続による制御により、インクリメントできるだけでなく現在の値をデクリメントまたは保持できる有限ステートマシン (FSM) として使用できます。この技法を使うことにより、例えば GreenPAK の 2 つの FSM ブロックを使用してパルス入力 (クロック) を監視し、SPI マクロセルを介して対応する 16 ビットシーケンスを出力することができます。



SPI 出力付き 16 ビット FSM

SPI ブロックへの出力がある 16 ビット FSM は、FSM0、FSM1 により構築された 16 ビットレジスタで、入力クロックパルスをカウントします。ユーザーは SPI 経由で値を読み取ったり、16 ビットレジスタをリセットしたり、カウント方向を変更したりすることができます。

16 ビットカウンタは、2 つのカウンタ (FSM0 ブロックと FSM1 ブロック) と追加のロジックを使用して実装されます。ビット [15 : 8] は FSM0 に格納され、[7 : 0] は FSM1 に格納されます。2 つの FSM はともに SPI ブロックに接続されており、SPI 経由でシリアルデータを出力できます。カウント方向は、FSM ブロックの UP マトリクス入力に直接接続された Up/Down ピンによって制御されます。このピンが High の場合、システムはカウントアップし、このピンが Low の場合、システムはカウントダウンします。Gen Reset ピンは、両方のカウンタ値(アクティブ High)をリセットするために使用されます。クロック入力ピンは、FSM1 と FSM0 の CLK 入力に同時に印加されます。FSM1 は各クロックをカウントしますが、FSM0 は FSM1 カウンタ値が 255 で Up/Down 信号が High の場合、または FSM1 カウンタ値が 0 で Up/Down 信号が Low の場合にのみカウントします。この機能は、FSM0 の KEEP 入力を使用して実現されます。この信号が High の場合、クロック信号があっても FSM0 のカウンタ値は変化しません。KEEP はインバータを介して FSM1 出力に接続されています。一方、FSM1 の出力は、カウンタ値が 0 で Up/Down 信号が Low の場合、またはカウンタ値が 255 で Up/Down 信号が High の場合にのみ High になります。


アプリケーション：エンコーダ

[デザインファイル
Download](#)


エンコーダは一般的に、回転運動または直線運動をデジタル信号に変換するために使用されます。この設計はマウスホイールやヘッドセットのボリューム調節用に最適化されています。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. ピンをデジタル入力として構成します。
2. 適切なフィルター時間を使用して、CNT3/DLY3 および CNT5/DLY5 を One shot モードに設定します。
3. 方向（上または下）を検出するように DFF を設定します。
4. 適切な出力パルス幅を使用して、CNT1/DLY1 および CNT2/DLY2 を One shot モードに設定します。


アプリケーション：周波数範囲検出器

[デザインファイル
Download](#)



多くのデバイスには、動作する特定の周波数範囲があり、入力クロックがこの範囲内にとどまる必要があります。このアプリケーションは、入力クロック周波数が希望の範囲内にあるかどうかを検出するために使用されます。

必要なコンポーネント

- 任意の GreenPAK



GreenPAK の図



設計手順

- GPIO ピンをクロックの入力とフラグの出力として設定します。
- CNT/DLY ブロックを立ち上がりエッジ検出付きの「周波数検出」モードに設定します。
- 各 CNT/DLY ブロックをそれぞれ最小周波数値と最大周波数値に設定します。
- 周波数が目的の周波数範囲外にあるときに LUT が High になるように設定します。


アプリケーション：周波数分周器

デザインファイル
Download


周波数分周器は周波数を複数の分周比に分周するために使用されます。電子防御装置、通信システム、および実験機器のパフォーマンスを向上させるために使用することもできます。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図




設計手順

1. 各入力信号（入力周波数、係数）用に入力を構成します。
2. DFF とパイプディレイを使用して第 1 ステージ用に周波数を分周します。
3. 別の DFF を使用して、第 2 ステージ用に係数別に信号を分周します。
4. 出力が指定の分周比になるように LUT ロジックを設定します。


技法：ゼロ電圧クロス検出

この技法は ACMP を備えた GreenPAK で使用できます。

ゼロボルトクロス検出は、周波数やフェーズなどの AC の特性を検出する正確な方法として一般的に使用されます。GreenPAK のピン電圧範囲は 0V から 5.5V の VDD 値までです。GreenPAK を使用して 0V 点で交差する AC 信号を解釈するため、DC オフセットシフトは AC 信号と GreenPAK ピンの間に実装する必要があります。これを達成するには、図 16 のように GreenPAK の VDD と AC 信号の間に 1:1 の抵抗分割器が必要です。ゼロ電圧クロス検出では、少なくとも 1 つか 2 つのコンパレータとカウンタが必要です。コンパレータは、入力される AC 電圧を基準電圧に対してチェックします。基準電圧は利用可能な GreenPAK の基準電圧または外部の基準点のいずれかから選択できます。適切なゼロボルトクロス検出電圧が利用可能な GreenPAK 基準電圧よりも高い場合、AC 信号を低減するために、コンパレータのプロパティ設定内で IN+ gain オプションを使用し、低減した AC 値を同様のスケールの参照値と比較することができます。



基本的な DC オフセット



IN+ Gain を使用した 1.7V クロッシングの測定


アプリケーション：アナログストレージ素子

[デザインファイル
Download](#)



このアプリケーションを使用して、立ち上がりエッジがストア入力に印加されるまで、出力にアナログ電圧を蓄積することができます。入力および出力アナログ電圧は0~1Vの範囲内にあります。

必要なコンポーネント

- ADC、SPI、およびDACを備えた任意の GreenPAK



GreenPAK の図



設計手順

- SPI を「ADC/FSM バッファ」モードに設定し、PAR 入力データソースを「ADC」に変更します。
- FSM0 を "設定 (カウンタ値 = FSM データ)" に設定し、FSM データソースを "SPI [7 : 0]" に変更します。
- DAC 入力選択を「DCMP1 の入力から」に、VREF ソースセクタを「DAC0 出力」に設定します。
- ストア入力を SPI SCLK に直接接続し、両エッジ遅延として設定した P DLY を介して FSM1 SET IN に接続します。

第 4 章 安全機能

この章では、システム内の異常に対して応答し、故障から守るアプリケーションについて紹介します。電子システムに安全性を与えるアプリケーションとしては、バッテリー表示、ウォッチドッグタイマー、温度センサーなどがあります。

技法：ACMP 電力消費量の削減

この技法は ACMP を含む GreenPAK で使用できます。電力消費の削減量は異なります。

GreenPAK CMIC は、システムの電力消費を削減するためのプロジェクトでよく使用されます。ただし、いくつかのコンポーネントが GreenPAK 内で有効になっている場合、電力消費を大きく変化させる可能性があります。最も消費されるマクロセルの中には、アナログコンパレータがあります。表 1 は ACMP の電力消費を強調するために SLG46826 データシートから引用したものです。


ACMP は使用していないときはシャットダウンすることができます。シャットダウンには次の 2 つの方法があります。

1. ACMP の PWR UP 入力を使用する方法。
2. ACMP のウェイク/スリープ (WS) カウンタを有効にする方法。

表 1：SLG46826 の電力消費

Note	V _{DD} = 2.5 V	V _{DD} = 3.3 V	V _{DD} = 5.0 V	Unit
Chip Quiescent	0.39	0.43	0.53	μA
Vref OUT0 (Source none, Source Temp Sensor, Buffer On)	12.79	12.95	13.57	μA
Vref OUT0 (Source none, Source Temp Sensor, Buffer Off)	7.62	7.67	7.87	μA
Vref OUT1 (Source none, Buffer On)	6.53	6.61	7.02	μA
Vref OUT1 (Source none, Buffer Off)	1.40	1.44	1.54	μA
Vref (ACMPxH, 0.32 mV, Buffer On)	12.24	12.59	12.21	μA
Vref (ACMPxL, 0.32 mV, Buffer On)	6.93	7.01	7.43	μA
ACMP0H, 1H, 2L, 3L, hysteresis disabled, gain = 1, +IN - IO11, 12, 13, 14 Pull Up 1M, Vref = 32 mV	65.86	67.12	70.77	μA
ACMP0H, 1H, 2L, 3L, hysteresis disabled, gain = 1, +IN - IO11, 12, 13, 14 Pull Down 1M, Vref = 32 mV	37.34	38.05	40.29	μA
ACMP0H, 1H, 100 μA disabled, hysteresis disabled, gain = 1, +IN - IO13, 14 Pull Up 1M	63.85	65.11	68.71	μA
ACMP0H, 1H, 100 μA disabled, hysteresis disabled, gain = 1, +IN - IO13, 14 Pull Down 1M	35.97	36.68	38.87	μA
ACMP0H, 100 μA disabled, hysteresis disabled, gain = 1, +IN - VDD, Vref = 32 mV	36.30	36.96	38.85	μA
ACMP0H, 100 μA enabled, hysteresis disabled, gain = 1, +IN - IO14 Pull Up 1M, Vref = 32 mV	46.77	47.31	49.23	μA
ACMP0H, 100 μA enabled, hysteresis disabled, gain = 1, +IN - IO14 Pull Down 1M, Vref = 32 mV	49.02	50.29	53.75	μA

ウェイク/スリープのコントロールには、WS モードに合わせて設定された専用のカウンタが必要です。これは多くの（すべてではありませんが）GreenPAK で利用できます。PWR UP コントロールは ACMP を備えたどの GreenPAK でも使用できます。信号が HI の場合、ACMP がオンになります。ロジック、カウンタ、または ACMP をオフにするためのその他のマクロセルを使用すると電力消費を大幅に抑えることができます。たとえば、2 つの電力のしきい値が必要な場合、低い方のしきい値が満たされるまで、高い方のしきい値の ACMP を無効にしておくことができます。



(a) ロジック

(b) 間欠サイクル

(c) カスケード


一般的な PWR UP の構成

技法：ウェイク/スリープのコントローラー

[デザインファイル
Download](#)

アナログマクロセルのウェイク/スリープ制御は、消費電力の削減に役立ちます。これは、ACMP や ADC などのアナログマクロセル用のウェイクスリープコントローラーで実現できます。


ウェイク/スリープは、アナログマクロセルの定期的なオンとオフの切り替えに関わります。一部の GreenPAK では、WS Ctrl ブロックを使用してこの機能を実装できます。このブロックがない場合は、2つのカウンタ(ウェイク時間を変更する必要がない場合は1つのカウンタ)、一つの D フリップフロップとインバータを使用して実装できます。上図は、それぞれの方法の使用例です。




WS Ctrl ブロック による方法

ウェイク/スリープが実装されていない場合、合計消費電流は次で構成されます：

- 静的電流
- ACMP 電流



2つのカウンタによる方法



ウェイク/スリープの動作

ウェイク/スリープが実装されている場合は、ウェイク/スリープ電

流はお

およそ以下です：

$$I_{ws} = \frac{\text{System Wake}}{\text{System Wake} + \text{System Sleep}} * I_{\text{without ws}} = \frac{\text{System Wake}}{\text{WS Period}} * I_{\text{without ws}}$$

ウェイク/スリープ実装時の総電流は以下です：

$$\text{Total Current} = I_{\text{quiescent}} + I_{\text{osc}} + I_{\text{wake sleep}}$$


アプリケーション：ウィンドウコンパレータ

[デザインファイル
Download](#)


ウィンドウコンパレータは、バッテリーやスーパーキャパシタなど消耗する電源で動作するシステムの設計には、欠かすことのできない要素です。バッテリーの電圧を監視することにより、低バッテリーレベルでは不必要なリソースをデバイスが使用しないように選択することができます。これによりデバイスの修復不能な破損を防止することができます。

必要なコンポーネント

- ACMP を備えた任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. IN- 入力と IN+ gain オプションを使用して適切な上方しきい値を設定し、上方の ACMP2L を構成します。
2. 下方しきい値を使用して下方の ACMP のために手順 1 を繰り返します。
3. 2 番目のコンパレータの IN+ 入力を ACMP2L IN+ 入力に変更します。
4. Low-side Comp が低い、または High-side Comp が高い場合に割り込みをトリガーするための LUT ロジックを追加します。


アプリケーション：過熱保護

[デザインファイル
Download](#)


過熱保護回路はシステムに高温を警告するために広く使用されます。この回路により、システムは内部温度が安全しきい値を超えた場合に過熱から保護されます。

必要なコンポーネント

- ACMP を備えた任意の GreenPAK
- 1つの抵抗
- 1つの NTC サーミスタ



GreenPAK の図



設計手順

1. ACMP2L の IN+ 入力をピン 18 に設定し、IN- 入力を適切なしきい値に設定します。
2. 抵抗の 1つのノードを VDD に接続し、2 番目のノードをピン 18 に接続します。
3. NTC サーミスタの 1つのノードをピン 18 に接続し、2 番目のノードを GND に接続します。


アプリケーション：バッテリー充電インジケータ

[デザインファイル
Download](#)


バッテリー充電インジケータは充電状態を示すためにバッテリー式のデバイスで使用されます。この設計はリチウムイオン電池用に最適化されています。

必要なコンポーネント

- ACMP を備えた任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. イネーブルを ACMP0H、ACMP1H、ACMP2L、ACMP3L の PWR UP ピンに接続します。
2. すべての ACMP の IN+ 入力を VDD/ピン 20 に設定し、各 IN- 入力を適切なしきい値レベルに設定します。


アプリケーション：インフォテイメント用低電圧インジケータ

[デザインファイル
Download](#)


電圧インジケータは、バッテリー駆動のデバイスで充電状態を示すために使用されます。このデバイスは、車のバッテリーの電圧レベルを監視し、必要に応じてインフォテインメント アクティビティを調整して電力を節約します。

必要なコンポーネント

- 任意の GreenPAK
- 分圧器のための 2 つの抵抗



GreenPAK の図



設計手順

1. ACMP0H IN+ ソースを「PIN 20」として、他の ACMP を「ACMP0H IN+ ソース」として構成します。
2. PIN 20 に分圧器を追加して、車のバッテリーからの高電圧に対応します。
3. IN-ソースを所望のしきい値電圧に設定します。
4. 出力する電圧レベル ウィンドウを決定するロジックを構成します。
5. ACMP2L と 3 ビット LUT0 の間にデバウンス遅延を追加します。


アプリケーション：ウォッチドッグタイマー

[デザインファイル
Download](#)


ウォッチドッグタイマーは、マイクロコントローラまたはマイクロプロセッサが定期的にパルスを送信しない場合にシステムリセット信号を自動的に生成するために使用されます。電源電圧低下の監視は、ウォッチドッグICに一般的に付加される機能です。

必要なコンポーネント

- ACMPを備えた任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

1. ACMPで低電圧検出しきい値を設定します。
2. 2つのCNT/DLYブロックを「周波数検出」モードに設定します。
3. 低電圧とウォッチドッグタイムアウトからのアクティブ信号を組み合わせるデジタル論理を設計します。
4. ワンショットブロックを追加して、リセットパルスをトリガーします。反転してアクティブ LOW にすることができます。


アプリケーション：電圧レベル検出

デザインファイル
Download


一部のアプリケーションでは、数少ない別個のレベルではなく、複数の電圧レベルを評価する必要があります。このアプリケーションでは、ACMP、DCMP、および ADC を用いて電圧振幅を監視する方法を示します。

必要なコンポーネント

- ACMP/DCMP/ADC を有する GreenPAK
- 8 個までの LED と抵抗



GreenPAK の図



設計手順

1. ADC、DCMP、および ACMP の電源を入れます
2. 技法：PWM モードでの DCMP/PWM マクロセルの使用 を用いて DCMP を設定します。
3. 各 ACMP および DCMP の IN- を所望の電圧しきい値レベルに設定します。
4. DCMP1 からのアナログ電圧の振幅のデータを選択して書き込めるように LUT と DFF ロジックを追加します。


アプリケーション：電源バックアップ管理

[デザインファイル
Download](#)


電源バックアップ管理は、設計者が異なる電源からのシステムの無停電電源を保証する必要がある場合に使用されます。

必要なコンポーネント

- 3つのACMPを有するGreenPAK
- 入力信号をACMPの動作値範囲に減衰させる外部抵抗分圧器。



GreenPAK の図



設計手順

- 3つのACMPを使用して電源入力信号を検出します
- 遅延として構成されたCNT/DLYブロックを使用して、デバウンスフィルタを実装します。
- 論理セルを追加して、入力ソース間の優先順位を切り替えます。


アプリケーション：N パルス監視ウォッチドッグ

[デザインファイル
Download](#)



ウォッチドッグタイマーは、マイクロコントローラまたはマイクロプロセッサが定期的にパルスを送信しない場合に、システムリセット信号を自動的に生成するために使用されます。このアプリケーションは、ウォッチドッグ期間中に GreenPAK に送られるパルス数を監視します。数が事前に定義されたパルス数よりも少ない場合、システムリセット信号を発生します。

必要なコンポーネント

- 任意の GreenPAK



GreenPAK の図



設計手順


- CNT0/DLY0/FSM0 を希望のウォッチドッグ期間でワンショットとして構成します。
- パイプ遅延でパルス数を定義します (注：パルス数 = OUT1 PD num + 1)。
- ワンショットの出力を反転し、DFF0 の CLK 入力に接続します。
- Pipe Delay の nOUT1 を DFF0 の D 入力に接続します。

技法：温度センサブロックの使用

デザインファイル
Download

この技法は、内部に温度センサ マクロセルがある任意の GreenPAK で使用できます。

一部の IC には、摂氏温度に比例する出力電圧を持つアナログ温度センサ (TS) があります。TS は、-40°C ~ 85°C の温度範囲で動作します。全温度範囲での誤差は $\pm 0.85\%$ を超えません。TS 出力は、アナログ出力 (Analog Output) または ACMP のポジティブ入力に直接接続できます。TS には 2 つの出力電圧範囲と 1 つの電源投入 (Power Up) 入力があります。Power Up は、マトリックス入力を使用して、またはレジスタからオプションで有効にすることができます。TS を I2C でアクティブにすることもでき、電圧範囲も I2C 経由で変更できます。一定温度での TS 出力電圧は、VDD の変化に対する変動が非常に小さくなっています (たとえば、SLG46826 では、出力電圧誤差はすべての温度で $\pm 0.08\%$ 未満です)。




温度センサマクロセル

TS の出力電圧は以下の式で求められます：

$$V_{ts} = K \times T + V_0$$


ここで

V_{ts} - TS 出力電圧、K - 係数、T - 温度 (°C)、 V_0 - 温度 0 °C の時の出力電圧



Analog 出力への接続

温度比例電圧信号は、アナログ出力 (PIN16) に適用できます。パワー ダウン ソース コンフィギュレーションは「From register」に設定する必要があります。温度センサの出力信号は、ディスクリート出力で 2 状態信号を生成する ACMP ブロック (下図を参照) の基準電圧と比較できます。消費電力を削減するために、TS_EN が使用されます。TS_EN は温度センサを有効にし、ACMP3L をオンに切り替えます。パワーダウンソースは「マトリックスから」に設定する必要があります。



温度比較器

温度センサ付き GreenPAK では以下を実行できます：

- PCB コンポーネントの温度を測定する
- FET または BJT のケース温度を測定する
- SoC または内部のクロズドループアプリケーションにアラーム信号を発生する
- ADC、DAC、オペアンプ、およびその他の温度に依存する回路のエラーを最小限に抑える


アプリケーション：外部センス抵抗による電流検出

[デザインファイル
Download](#)


GreenPAK を使用して、検出抵抗の両端の電圧を検出することにより、デバイスを流れる電流を検出できます。このアプリケーションは、感知した値を表すシリアルコードを出力します。

必要なコンポーネント

- PGA/ADC/SPI を有する GreenPAK
- 1つの抵抗



GreenPAK の図



設計手順

1. PWR DOWN 入力から VDD を除去して、ADC をパワーアップします
2. PGA を「差動」モードに設定します。ADC に、PIN6、および PIN7 が自動的に接続します
3. SPI を「P2S」モードに設定し、PAR 入力データ ソースを「ADC」に変更します


アプリケーション：1つのアナログ信号の4つのレベルを監視する

[デザインファイル
Download](#)


GreenPAK を使用して1つのアナログ信号の4つのレベルを監視すると、さまざまなアプリケーションで役立ちます。たとえば、バッテリー管理、液面制御、温度、光、近接、圧力、湿度の検知などに使用できます。

必要なコンポーネント

- SLG46811V または適切な数の ACMP を内蔵する任意の GPAK



GreenPAK の図



設計手順

1. MS ACMP を Multi-channel モードに設定し、4 チャンネルを選択します。
2. MS ACMP をイネーブルするために、立上りエッジのアクティベーションを選択します。
3. 入力信号をチャンネル 0 から 3 で同一にします。
4. PIN6 をデジタル入力として設定し、MS ACMP のイネーブル入力に接続します。PIN6 に印加されるすべての立ち上がりエッジによって、MS ACMP は VDD 電圧を測定し、結果を PIN9 ～ PIN12 に出力します。
5. ACMP の閾値の値は、I2C で書き換え可能です。


アプリケーション：4つのアナログ信号をモニターする

[デザインファイル
Download](#)


GreenPAK を使用して4つの個別のアナログ信号をモニターすることにより、ゆっくり変化する4つの電圧を持つアプリケーションで役に立ちます。

必要なコンポーネント

- SLG46811V または適切な数の ACMP を持つ任意の GPAK



GreenPAK の図



設計手順

1. MS ACMP を Multi-channel モードに設定し、4 channels を選択します。
2. High-Level Activation を選択し、POR (MS ACMP は継続してサンプリングを行います) を MS ACMP の ENABLE 端子に接続します。
3. IN-source を Channel 0 から Channel 3 とします。PIN8 から PIN11 の電圧が基準電圧と比較され、結果がそれぞれ PIN3 から PIN6 に出力されます。
4. I2C により ACMP の基準電圧の書き換えができます。

第 5 章 通信機能

この章ではデバイス間の通信に関わるアプリケーションを紹介します。具体的には、I2C、シリパラ変換通信プロトコルなどのアプリケーションと技術に関わるものです。


このセクションで利用可能な技法とアプリケーションの多くは、GreenPAK の I²C 機能に依存しています。GreenPAK 内の I²C についての詳細はチップのデータシートを参照してください。

技法：I²C を使用した設計の変更

この技法は任意の I²C 対応デバイスで使用できます。


GreenPAK デバイスが I²C 対応である場合、その動作はプログラムされた後でも編集できます。ただし、デバイスは MTP 対応でなければならず、電力供給の停止後も設計変更を保持するにはインシステムプログラミング (ISP) を使用する必要があります。この技法では設計を変更するために実行する必要がある I²C コマンドをすばやく決定する方法の概要を示します。

1. 初期設計を完了させます。この設計が IC の起動時に使用されます。
2. GreenPAK Designer で[I²C Tools]ボタンを選択して[I²C Reconfigurator]を開きます。




[I²C Tools]ボタン

3. [I²C Reconfigurator] でスナップショットボタン（赤色）を選択するか、SHIFT+A を押します。これにより、現在の設計の I²C コマンドリスト「スナップショット」が取得されます。
4. 設計を次の構成に変更します。
5. 手順 3 の方法でスナップショットを取得し、2 番目のスナップショットを作成します。
6. スナップショットの差異ボタン（緑色）をクリックします。これにより、この設計を作成するために必要な I²C コマンドが表示されます。これらは GreenPAK の起動時にインスタンス化されるためプログラムする必要はありません。、プログラムする必要はありません。



I²C Reconfigurator

7. スナップショットの差異リストをスクロールダウンし、2 番目のスナップショットを探します。1 番目のスナップショットと 2 番目のスナップショットで変更されている値のみが表示されます。
8. 右側の図で赤のボックスで示した値は、ACMP のしきい値を変更するため（また発生しうるその他の変更のため）に I²C で送信するために必要な 16 進アドレスおよびデータ値と相互関係があります。



スナップショットの差異

技法：I2C コマンドの生成

この技法は、I2C マクロセルを備えた任意の GreenPAK で使用できます。

I2C ジェネレータを使用すると、ユーザーはロジック ジェネレータに基づいて I2C 信号を作成できます。これは、SDA および SCL ラインとして機能する 2 つのロジック ジェネレータで構成されています。ユーザーは、定義済みの I2C プリミティブを組み合わせて必要な波形を生成し、SCL 周波数を選択できます。GreenPAK Advanced 開発プラットフォームでは 1k、2.5k、または 5kHz で、GreenPAK Pro 開発プラットフォームでは 1k、2.5k、5k、10k、20k、50k、100k、200k、400k、1000 kHz のいずれかです。

I2C Generator Settings

SCL: PIN8 (TP8) - I2C clock ▼

Speed: 5 kHz ▼

Used resources:

 79%

Change Slave Address

Clear

▼
1
Write
S

Slave address: 0x8 ▼

hex ▼

Word address: 0x7A ▼

hex ▼

Data:

4

▼
2
Read
S

Slave address: 0x8 ▼

hex ▼

Word address: 0x7A ▼


hex ▼

Byte count: 1 ▼


▼

I2C Generator を用いて I2C 信号を作成する手順：

1. Debug ボタンを選択します
2. I2C ブロックの SDA 入力の外部コネクタ設定で「I2C ジェネレータ」を選択します
3. EDIT をクリックして Signal 画面に移動します
4. PIN8 を SCL として選択してクロックのスピードを設定します
5. Read または Write コマンドを選択します。
6. 複合コマンドを開いて Slave アドレスと Word アドレスを設定します。Read コマンドはバイト数を、Write コマンドは書き込むデータをセットします。



I2C Write コマンド



I2C Read コマンド

技法：Serial to Parallel Interface (SPI) ブロックの使用

[デザインファイル
Download](#)

この技法は、Serial to Parallel Interface (SPI) ブロックのもので、SLG46140、SLG46620、および SLG46621 で使用可能です。

このブロックは、GreenPAK と SOC 間の通信に使用できる特別なマクロセルです。シリアルデータをパラレルに、またはパラレルデータをシリアルに変換できます。入力、標準の SPI I/O 接続 (MOSI、MISO、nCSB、SCLK、および INTR) です。nCSB はアクティブ LOW のチップセレクトです。SCLK は、SPI マクロセルに入力されるシリアルクロックです。

SPI は以下のようなブロックにデータを伝えるために使われます。

- FSM
- DCMP
- DAC (DCMP を通して)


SPI は以下からのデータを受けて、送信します。

- ADC
- FSM


これらは、他のマクロセルとともに以下のような機能に使うことができます：

- パルス幅変調
- アナログとデジタルへの比較
- デジタルとアナログの比較
- DCMP による 2 つの結果の比較
- SDIO と LCD


SPI は 8 ビットまたは 16 ビットで動作するように選択できます。SPI マクロセルは、同じプログラム ファイルでシリアル データを送受信できないことに注意してください。「S2P」または「P2S」モードに設定する必要があります。「P2S」モードでは、データの送信が完了するたびに、INTR ピンが 1 クロック周期の間 High になります。それ以外については、GreenPAK に実装されている SPI は、一般的な標準を満たしています。クロック周波数は最大 2 MHz まで設定できます。CPOL ビットでクロック極性を設定し、CPHA ビットでクロック位相を設定することもできます。CPHA = 0 の場合、データはシリアルからパラレルにのみ送信でき、パラレルからシリアルには送信できません。CPHA = 1 の場合、データはシリアルからパラレル、パラレルからシリアルの両方に送信できます。



SPI microcell



serial から parallel モード




parallel から serial モード

技法：レベルシフト回路

この技法は、SLG46826Vなどのデュアル電圧レールを備えた任意の GreenPAK で有効です。

システムレベルの設計で、異なる電圧レベルで動作する 2 つの信号からのデータを組み合わせる必要があることがよくあります。たとえば、システムのアナログレールが 5.0V で動作し、デジタルレールが 3.3V で動作することがあります。多くの GreenPAK IC では、この問題を解決するため、デュアル電圧レールを使用します。異なるレールで動作する信号は GreenPAK への入力となって処理され、いずれかの電圧レールレベルで GreenPAK からの出力とすることができます。デュアルレールパーツを使用して GreenPAK Designer の新しい設計を開始するとき、両方のレールについて電圧範囲を入力するよう求められます（図 21）。両方のレールで利用可能な範囲はパーツごとに異なります。高電圧レールは VDD2 ではなく、VDD として指定する必要があります。



デュアルレールプロジェクト情報

	Min.	Typ.	Max.
VDD (V):	2.30	3.30	5.50
VDD2 (V):	1.71	3.30	5.50
Temperature (°C):	-40	25	85

デュアルレールプロジェクト情報

デュアルレールパーツで、第 1 レールおよび第 2 レールへの GPIO 接続は GreenPAK Designer 内の IO PIN の色によって示されます。（図 22）。VDD は青いピン、VDD2 は琥珀色のピンで示されます。GreenPAK マトリクス内では、異なる電圧レベルの信号は同じ動作をします。


技法：プリセットされた数のパルスを送る

[デザインファイル
Download](#)

全ての GreenPAK で適用可能です。いくつかの GreenPAK 内にある Multi Function ブロックを使うと要素数を削減できます。

多くの通信プロトコルでは、設定された数のビットを別の IC との間で送受信する必要があります。通常、これには、GreenPAK が送受信されるパルスの数を追跡する必要があります。たとえば、データを受信するシフトレジスタでは、ビット数を監視することにより、スキューによる誤りや絶え間ないシフトが続くことなく、期待されるデータが正しいレジスタにあることを保証する必要があります。

GreenPAK で所定のパルス数を設定するには、さまざまな方法があります。ここでは、拡張性が高く効率的な方法について説明します。この方法には、トランザクションごとにクロック スキューをリセットすることで、他の IC と GreenPAK 間のクロック スキューを制限するといった追加の利点もあります。下の図は、プリセットされた数のパルスを送信する一連のブロックを示しています。パルス数をセットするステージとパルスジェネレータのステージがあります。



プリセット パルス ジェネレータ設計


パルス数のステージは、パルスジェネレータの出力パルスをクロックとするワンショットブロックで構成されています。ピン 4 (開始) の立ち上がりエッジで、CNT1/DLY1 出力は、カウンタ データで設定されたパルス数だけクロックを受けるまで HIGH を維持します。設定したパルス数の後、LOW になります。

パルスジェネレータは MF0 でできています。MF0 のうち、CNT0/DLY0 は反転出力の両エッジ遅延です。その遅延時間は、パルスジェネレータの周期を設定します。その出力は、CNT/DLY1 の出力が HIGH の間、CNT0/DLY0 からの信号を反転するためだけに構成された 4 ビット LUT0 にフィードバックされます。ワンショットパルスが終了すると、パルスジェネレータはパルスの送信を停止します。

技法：シフトレジスタの構築


この技法は任意の GreenPAK 内で使用できます。シフトレジスタのサイズは特定の GreenPAK 内で利用可能なコンポーネントによって異なります。

シフトレジスタはデータのシリアル化とデシリアル化のために不可欠なコンポーネントです。シフトレジスタはフリップフロップのチェーンで、順に結合したり、その出力に個別にアクセスしたりすることができます。それぞれが共有クロックへの接続を持ち、クロックの立ち上がりエッジではレジスタによりデータがシーケンス内の次のフリップフロップにシフトされます。図 24 に基本的な 4 ビットシフトレジスタを示します。D フリップフロップは共有リセット信号を使用してグローバルにリセットできます。



基本的なシフトレジスタ

多くの場合、シフトレジスタを GreenPAK 内にロードする必要があります。そのために、各 DFF の前に MUX 標準ロジックセルを追加します。



シフトレジスタのロード

データのロードの準備が完了すると、各レジスタの値を確定するために MUX 選択入力（GreenPAK Designer では「S」）が切り替わり、DFF クロック入力が切り替わります。図 25 に、図 24 の基本的なシフトレジスタのビットの 2 に MUX を追加したものを示します。LOAD_EN は、ロードされた値を DFF3 および DFF4 に確定するためのクロック入力を共有します。

デザインファイル
Download


- I2C を有する任意の GreenPAK
- それ以外のコンポーネントは不要です

1. GPIO ピンを出力として構成します
2. I2C 仮想入力に接続します
3. I2C仮想入力はGreenPAK のデータシートに従ってI2C仮想出力アドレスを使用して、個別または同時に変更することができます。

アプリケーション：シリアル/パラレル（外部クロック）

[デザインファイル
Download](#)


デシリアライゼーション IC はデータを 1 つのワイヤ上で送信し、データを複数ビットとして読み取るために使用されます。データが不適切なタイミングでクロック処理されるのを避けるため、同じデバイスにデータ通信クロックと同一の外部クロックを使用することもあります。



必要なコンポーネント

- 任意の GreenPAK
- IC と外部クロック出力

GreenPAK の図




設計手順

1. 技法：シフトレジスタの構築に従ってシフトレジスタを構成します。
2. 内部クロック用の入力接続を追加し、シフトレジスタの CK 入力に接続します。
3. リセット機能用の入力接続を追加し、シフトレジスタの nRESET に接続します。

アプリケーション：シリアル/パラレル（内部クロック）

[デザインファイル
Download](#)


デシリアライゼーション IC はデータを 1 つのワイヤ上で送信し、データを複数ビットとして読み取るために使用されます。外部クロックの追加が行えない場合、事前に規定された時間だけ保持される LOW 信号など、入力回線でのアクションからトリガーされる内部オシレータを GreenPAK で使用することができます。



必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です

GreenPAK の図



設計手順

1. 技法：シフトレジスタの構築に従ってシフトレジスタを構成します。
2. リセット機能用の入力接続を追加し、シフトレジスタの nRESET に接続します。
3. シフトレジスタの段数に合わせて、プリセットパルス数を設定します。これについての概要は技法：プリセットしたパルス数の送信を参照してください。

アプリケーション：パラレル/シリアル


[デザインファイル
Download](#)

パラレル/シリアルコンバータは、一般的に 1 本または 2 本のワイヤーを使用して 1 つの IC から別の IC にデータを送信するために使用されます。ここでは内部または外部クロックを使用でき、パラレルビットの数は利用可能な GPAK I/O および内部ブロックの数によって制限されます。

必要なコンポーネント

- 任意の GreenPAK
- それ以外のコンポーネントは不要です

GreenPAK の図



設計手順

1. **技法：シフトレジスタの構築**に従ってシフトレジスタを構成します。
2. 各 DFF が MUX として動作するように、「**技法：LUT マクロセルを使用した標準ロジックの構成**」に従って 3 ビット LUT を追加し、構成します。
3. ロード/シフト機能を構成し、内部クロックを入力、出力に接続します。


アプリケーション：双方向通信(送信優先)

双方向通信システムは、基板面積が不足していたりデバイス間の接続に使用される接点が限られているアプリケーション (ウェアラブル機器と充電器など) で重要です。送信優先設計は、このデバイスが常にトランザクションで最初に有効になることを示します。

必要なコンポーネント

- OE ピンを有する任意の GreenPAK
- それ以外のコンポーネントは不要です


GreenPAK の図



設計手順

- 2つの GPIO ピンを「デジタル入力/出力」として設定します。1つはデータ ライン用で、もう1つはクロック用です
- 「リセットカウンタ」として構成された CNT/DLY ブロックを使用して、内部クロック信号を作成します
- 「[技法：シフトレジスタの構築](#)」に示すように、入力データを格納するようにシフトレジスタを構成します。シフトレジスタはI2Cで読み取ることができます
- PGENを追加して外部送信データを送信します。PGENの内容は、I2Cを使用して変更できます
- DFFを構成して送信を有効にします。出力を送信クロック信号とI/OピンのOEに接続します
- CNT/DLYブロックを追加して、DFFからのCLK入力で送信を無効にします。Edge Detブロックを接続して、設定された数のクロックパルスの後にDFFをリセットします
- 外部クロックをシフトレジスタに接続し、内部クロックをPGENおよびI/Oピンに接続します。

デザインファイル
Download




アプリケーション：双方向通信(受信優先)

双方向通信システムは、基板面積が不足したり、デバイス間の接続に使用される接点が限られているアプリケーション (ウェアラブルと充電器など) で重要です。受信優先設計は、このデバイスが常にトランザクションで2番目に有効になることを示します。

必要なコンポーネント

- OE ピンを有する任意の GreenPAK
- それ以外のコンポーネントは不要です


GreenPAK の図



設計手順

- 2つの GPIO ピンを「デジタル入力/出力」として設定します。1つはデータライン用で、もう1つはクロック用です
- 「リセットカウンタ」として構成された CNT/DLY ブロックを使用して、内部クロック信号を作成します
- 「[技法：シフトレジスタの構築](#)」に示すように、入力データを格納するようにシフトレジスタを構成します。シフトレジスタは I2C で読み取ることができます
- PGEN を追加して外部送信データを送信します。PGEN の内容は、I2C を使用して変更できます
- DFF を構成して送信を有効にします。出力を送信クロック信号と I/O ピンの OE に接続します
- CNT/DLY ブロックを「リセットカウンタ」として追加して、DFF からの CLK 入力で送信を無効にします。Edge Det ブロックを接続して、設定された数のクロックパルスの後に DFF をリセットします
- 外部クロックをシフトレジスタに接続し、内部クロックを PGEN および I/O ピンに接続します。

デザインファイル
Download




アプリケーション：ASM と I2C を用いた 7 セグメント表示

デザインファイル
Download


7 セグメント インジケータは、一般的な数値を表示します。GreenPAK 非同期ステートマシンと I2C を使用して、表示する番号をセグメントに指示できます。提供する例は、4 桁の十進表示と互換性があります。

必要なコンポーネント

- I2C と ASM がある任意の GreenPAK
- 7 セグメント表示器
- 8 つの抵抗



GreenPAK の図



設計手順

1. GPIO ピンを出力として設定し、ASM 出力に接続します
2. 「技法：シフトレジスタの構築」を使用してシフトレジスタを追加します
3. 必要な桁数に応じて、PGEN ブロックを使用してロジックジェネレータを作成します
4. 最初のデジタルシーケンスと一致するように ASM を追加して構成します
5. I2C を介して 1 つまたは複数の桁を ASM の状態に更新します


アプリケーション：I2C を用いた通信 MUX

[デザインファイル
Download](#)


I2C Communication MUX は、設計者が複数の I2C 入力信号を組み合わせることで単一の出力ラインに転送する必要がある場合に使用します。

必要なコンポーネント

- I2C を有する任意の GreenPAK
- 2 つの抵抗
- 2 つの容量



GreenPAK の図



設計手順


1. LUT を使用して MCU からの TX 信号を共有するために 1 : 3 demux を構成し、外部 UART ポートに送信します
2. LUT を使用して 3 : 1 マルチプレクサを構成し、外部 UART ポートからの MCU への RX 信号を受信します
3. I2C を使用して入力ポートを選択します。

アプリケーション：I2C レベルシフター


I2C レベルシフターは、2つの I2C 対応デバイスが2つの異なる電圧レベルで相互に通信できるようにします。与えられた例では、レベルが 3.3V から 1.8V にシフトします。

必要なコンポーネント

- 任意の GreenPAK
- 4つの抵抗



GreenPAK の図



設計手順

1. 4つの GPIO ピンをデジタル入力/出力として設定し、出力モードをオープンドレインの NMOS に設定します
2. 1つのピンをイネーブル信号のデジタル入力として設定します
3. 各入力/出力に AND ゲートを追加します
4. 4つの多機能ブロック (多機能ブロックが利用できない場合は 4つの LUT と 4つの CNT/DLY ブロック) を立ち下がりエッジ遅延に供給する NOR ゲートとして構成します
5. OSC2 を遅延ブロックのクロックソースとして選択し、「Force Power On」に設定します


アプリケーション：接続検出

このアプリケーションは、ケーブルの抵抗に比例する電圧を測定することにより、ケーブルの挿抜を検出します。ACMP の 100 μ A 電流源は、ケーブルの電圧降下を生成するために使用されます。この構成では、さまざまなワイヤの長さや接続された負荷に基づいて、どのタイプの接続が行われているかを判断することもできます。

必要なコンポーネント


- ADC を有する GreenPAK

GreenPAK の図




設計手順

1. ACMP1 で入力 100 μ A 電流源を有効にし、IN-ソースを構成します
2. ADC および PGA ブロックを構成します
3. DCMP/PWM ブロックを有効にします (SHARED PD 入力から VDD を削除します)。DCMP/PWM パワーレジスタを Power on に設定します。IN+セクタが ADC に接続され、IN-セクタが内部レジスタに接続されていることを確認してください
4. DCMP/PWM ブロックのレジスタに必要な値を設定し、MTRX SEL 入力を構成します
5. 2 ビット LUT0 と 2 ビット LUT1 を構成します
6. CNT1-CNT3 を立ち上がりエッジ遅延モードに設定します
7. PIN10-PIN12 をデジタル出力 1x プッシュプルとして構成します



デザインファイル
Download




アプリケーション：カスタムパターン ジェネレータ

デザインファイル
Download


GreenPAK のパターン ジェネレータ (PGEN) は、論理 1 と 0 のパターン (最大 16 ビット) を格納し、内部マトリックスにシリアル送信できます。このデザインは、入力の立ち上がりエッジの後に 16 ビット コードを出力します。シーケンシャル ロジック アプリケーションで使用できます。

必要なコンポーネント

- PGEN を有する任意の GreenPAK
- それ以外のコンポーネントは不要です



GreenPAK の図



設計手順

- PGEN でカスタム N_bits パターンを構成します
- CNT1/DLY1 モードをワンショットとして構成します。Counter Data を Counter Data=N_bits-1 に設定します
- CNT2/DLY2 モードをワンショットとして設定し、Counter Data を Counter Data=N_bits-2 に設定します
- CNT3/DLY3 を立ち上がりエッジ遅延として構成し、2 ビット LUT1 を使用してジェネレータを作成します
- この設計は、I2C で GreenPAK を使用して PGEN データ、クロック周波数、およびカウンタ データを動的に変更することで改善できます。

技法：デューティサイクル検出を使用したシリアルプロトコルの送信


この技法は、PGEN、カウンタ/遅延ブロック、および I2C で構成される任意の GreenPAK で使用できます。ここで説明されている GreenPAK を用いてプロトコルを読み取る方法については、

デザインファイル
Download

「[技法：シフトレジスタによるシリアルプロトコルの読み出し](#)」と「[技法：パイプ遅延によるシリアルプロトコルの読み出し](#)」をお読みください。


シリアルデータ伝送には、電力線、無線システム、MCU などを含むさまざまな通信アプリケーションがあります。単線データ伝送は、別の GreenPAK または MCU が読み取るための個別のデューティ サイクルを使用してデータを転送できます。

デューティサイクル検出トポロジを下の図に示します。各ビットは、特定のデューティサイクル範囲を持つ周期的なパルスによって表されます。この設計では、パルス持続時間が周期の 1/5 以下の場合、処理されたビットは「0」に設定され、周期の 4/5 以上の場合は「1」に設定されます。ロジック「0」とロジック「1」のデューティサイクル範囲の間に十分な距離がある場合は、他のデューティサイクル範囲を使用できます。



Logic 0 と Logic 1 の検出

以下に示すデザインでは、データ送信は Enable 信号で開始されます。これは、外部 GPIO または I2C の仮想入力を介してサポートされます。CNT4/DLY4 は、データ送信のビット周期を設定します。MF1 と MF2 ブロックは、送信するデューティサイクルを決定します。送信するデータは、I2C または不揮発性メモリを介して PGEN に書き込まれます。PGEN は最大 16 ビットを送信できますが、この設計では単線出力 8 ビットのデータ送信を示します。I2C 経由で PGEN を介してさまざまなパターンを書き込む方法の詳細については、「[アプリケーション：カスタム パターン ジェネレータ](#)」を参照ください。



データ パッケージ長は CNT3/DLY3 によって決定され、この場合は 8 ビットを送信するように設定されています。4 ビット LUT0 は、データが送信信号のデューティサイクルに組み込まれた後、シングルワイヤ出力でデータを送信します。データ送信が完了したら、I2C を介して PGEN を再書き込みできます。

ユーザーが送信を終わりにしたい場合、CNT5/DLY5 は割り込み信号を生成して、送信されたパッケージが完了したことを外部 MCU に示します。


技法：パイプ遅延によるシリアルプロトコルの呼び出し

[デザインファイル
Download](#)

この技法は、任意の GreenPAK 内で使用できます。「[技法：デューティ サイクル検出を使用したシリアル プロトコルの送信](#)」で説明されている単線プロトコルを読み取る方法を説明します。

シリアルデータ伝送には、電力線、無線システム、MCU を含めて、さまざまな通信アプリケーションがあります。シングルワイヤ伝送用のシリアルレシーバとして、リソースを要するシフト レジスタの代わりに単一の Pipe Delay ブロックを使用できます。ただし、シフトレジスタ方式とは異なり、このパイプ デレイ方式はデータをシリアルにしか出力できず、パラレル出力機能がないことに注意する必要があります。

パイプ遅延は、3 つの利用可能な出力を持つ 16 ビットのシフト レジスタと考えることができます。2 つは、Pipe Delay の 16 個の内部 D フリップフロップのいずれかを出力するように構成可能です。以下に示すこの 16 ビットの実装では、パイプ遅延の OUT0 は 16 番目の DFF 出力を表すように設定されています。MCU が外部クロックでパイプ遅延を動かすための入力、Single-Wire In 入力と切替られるようになっており、ビット カウンタをインクリメントせずにパイプ遅延のデータをアンロードできます。




この設計は、「[技法：シフトレジスタによるシリアル プロトコルの読み出し](#)」と同じ遅延データ サンプリング メカニズムを使用しますが、リップルカウンタではなくカウンタブロックを使用してデータ ビットを保持します。このカウンタは、データ ビットが検出されるたびに増加します。16 ビットに達すると、次のデータ ビットが送信されるまで DATA_READY ピンを HIGH に設定します。適切な動作を確保するために、データが送信される前にこのカウンタブロックをリセットする必要があることに注意することが重要です。これは、POR によって内部的に、または入力によって外部的に行うことができます (このデザインのように)。

技法：D/A コンバータ (DAC)の使用

[デザインファイル
Download](#)

この技法は SLG46140、SLG46620、および、SLG46621 の GreenPAK で使用可能です。


一部の GreenPAK デバイスには、デジタル-アナログ コンバータ (DAC) が含まれています。これらは、100 ksps の最大サンプリング速度で動作する 8 ビット DAC です。DAC の微分非直線性は 1LSB 未満で、積分非直線性は 1LSB 未満です。DAC 出力から 端子 への抵抗は 1 k Ω です。負荷抵抗は 10k Ω 以上、負荷容量は 100pF 以下を推奨します。通常、DAC 出力範囲は 0V ~ 1V ですが、SLG46620/1 では DAC1 出力範囲は 50mV ~ 1.05V です。レジスタ、SPI、または FSM のいずれかを DAC の入力として構成できます。DAC の出力は、VREF の出力ピン、PGA、または ACMP に設定できます。



鋸歯状波形成器

一部の IC では、DAC0 は PGA マクロセルの疑似差動モードの一部として使用されます。したがって、PGA が疑似差動モードの場合、DAC0 は使用できません。また、DAC1 は ADC マクロセルと共有されます。したがって、ADC を使用する場合、DAC1 を使用することはできません。DAC マクロセルの出力を VREF マクロセルに接続するには、このピンをアナログ入力/出力として構成し、VREF のソース セクタを DAC に構成する必要があります。

DAC を使用して、上に示す単純な鋸歯状(Sawtooth)ジェネレータを作成できます。この場合、DAC0 は FSM1 をデータソースとして使用します。DAC 出力は、PIN3 (DAC_OUTPUT) に接続された VREF に接続されます。出力信号の周期と分解能は、FSM1 のカウンタデータとクロック周波数によって設定されます。また、トグル DFF を追加し、それを FSM の UP 入力に接続して、以下に示す三角波発生器を構成することもできます。カウンタデータ値は、DFF0 の出力に応じて、時間とともに上下に変化します。



三角波生成器

DAC は、「差動」および「疑似差動」モードで ACMP または PGA のネガティブ入力のリファレンスとして使用できます。ACMP リファレンスが DAC を使用する場合、ユーザーは ADC ブロックを使用せずにアナログ信号をディスクリート データと比較できます。

GreenPAK の DAC は

- 波形生成器として使用することができます
- SPI に制御される基準電圧源を生成できます
- 温度、湿度、および、その他のデジタル値をアナログ電圧に変換することで、さまざまなコンバータで使用できます。


技法：EPG

拡張パターンジェネレータ（EPG）は 92 バイトの領域で出力を生成できます。


不揮発性メモリ（NVM）からデータを取得後、入力 CLK 信号が立ち上がるたびに 1 バイトずつ出力します。さらに、EPG はその出力を I2C の仮想入力と共有します。クロックの最大周波数は 1MHz です。

システムの電源投入後、EPG は nReset から入力される信号に応じて異なる動作をします。nReset にアクティブ Low が入力された場合、EPG は初期値を出力します。反対に nReset にアクティブ High が入力された場合、EPG はユーザが定義したパターンを出力します。この機能により、ユーザは EPG の出力をカスタマイズすることができます。

EPG は、オーバーフローモードで CLK に信号が印加されている間動作し続けます。また、バウンダリーモードでは最後のバイトに到達したとき動作を停止します。



EPG 波形エディタでは、SPI、I2C、PWM、マニュアルなど様々な定義済みのジェネレータから選択し、それに応じて出力を割り当てることができます。これらのジェネレータはそれぞれ調整可能な設定範囲を備えており、ユーザが希望するパターンを簡単に作成できます。



リソースバーはパターンで使用されているビット数を視覚的に示してくれます。これによりユーザは、現在のパターンに割り当てられているメモリとリソースの量を明確に理解できます。


アプリケーション：ACK チェックとデータ比較を備えた I2C マスタ側 Read コマンド

このアプリケーションでは、SLG46811 を使用して、I2C スレーブデータを Read、参照データと比較することができるシンプルな I2C マスタを構築する方法を示します。


デザインファイル
Download

必要なコンポーネント

- SLG46811V
- 抵抗 2 個



GreenPAK の図



設計手順

1. [EPG Generator \(Technique : EPG を参照\)](#)を設定して、I2C Read コマンドを作成し、いくつかの SDA および SCL パターンを設定します。
2. EPG に 1 つのチャネルを追加して、SCL 9 クロックごとに受信したデータ(ACK ビット)をチェックする回路を作ります。
3. [Application : 8-bit Multiplexer](#)で説明されているように、4 ビットのマルチプレクサを構成します。SEL0, SEL1 でどのデータ(SDA)を出力するか選択します。
4. CNT1/DLY1 と LUT9 を使用して、EPG のクロック源とします。
5. I2C パターンを開始する信号のデグリッジフィルタを CNT0/DLY0 で構成します。
6. このデザインは I2C コマンド中に ACK ビット チェックが存在するかどうかを監視し、I2C スレーブが応答しない場合、送信を停止します。
7. I2C スレーブから受信したデータは SHR 0 に保存されている参照データと比較されます。比較中の各クロックで、SHR0 のデータがシフトされ、受信したデータと比較されます。DFF7 は、読み取りコマンドまで比較結果をストアします。


アプリケーション：ACK チェックを備えた I2C Master Write Command 機能

このアプリケーションでは、SLG46811 デバイスを使用して簡単な I2C マスタを構築する方法を示します。構築された I2C マスタは、1 バイトまたは複数バイトを書き換えることができます。よって複雑な実装が不要なシステムに最適なソリューションです。


デザインファイル
Download

必要なコンポーネント

- SLG46811V
- 抵抗 2 個



GreenPAK の図



設計手順

1. EPG Generator ([EPG テクニックを参照](#))を設定して I2C 書き込みコマンドを作成し、複数の SDA および SCL パターンを設定します。
2. EPG にチャネルを追加して、SCL で 9 クロックごとに ACK ビットをチェックします。
3. 「[Application : 8-bit Multiplexer](#)」で説明されているように、4 ビットマルチプレクサを作成します。SEL0 と SEL1 で、出力するデータ(SDA)を選択します。
4. CNT1/DLY1 および LUT9 を使用して EPG のクロックとして機能する周波数発生器を作成します。
5. CNT0/DLY0 で I2C パターンの開始トリガー信号のデグリッチ・フィルタを設定します。
6. I2C スレーブが応答しない場合、I2C コマンド中に ACK ビットチェックが存在するかどうか監視され、送信が停止します。


アプリケーション：シフトレジスタを使用した I2C パターン生成

このアプリケーションは、SLG46811 を使用して、最大 32 ビットの容量を持つ単純なパターンジェネレータの構築方法を示します。


デザインファイル
Download

必要なコンポーネント

SLG46811V のような Shift Registers(SHR)を搭載した GreenPAK



GreenPAK の図



設計手順

1. シフトレジスタ(SHR)の設定をし、直列に接続します。
2. SHR3 の出力を SHR0 の D 入力に接続します。
3. MF1 の CNT1/DLY1 と LUT9 を使用してクロック生成回路を構成します。
4. I2CVirtual input から SHR0-SHR3 の Reset 入力に接続、SHR のクリアまたはパターンの送信を開始する回路を構成します。
5. CNT1/DLY1 はクロックを出力する PIN9 と接続します。

アプリケーション：EPG を使った長いパターン


[デザインファイル
Download](#)

このアプリケーションでは、SLG46811 を利用した最大 736 ビットの容量を持つパターンジェネレータの構成を示します。このようなアプローチは、コスト効率とエネルギー効率の高いアプリケーションにとって有益であることが分かっています。

必要なコンポーネント

- SLG46811V

GreenPAK の図



設計手順

1. EPG ジェネレータを構成し、(EPG テクニック参照) 出力するデータを設定します。
2. 「アプリケーション：8 ビットマルチプレクサ」で説明したように、8 ビットマルチプレクサを作成し、EPG の適切な出力に接続します。
3. CNT0/DLY0 を LUT0 をベースに、EPG のクロックとなる周波数ジェネレータを作成します。
4. 周波数ジェネレータにより生成された 92 クロックをカウントするように、CNT3/DLY3 を構成します。
5. 3-bit カウンタとなる DFF8, DFF9 と DFF11 は、EPG から出力されたデータを選択します。「テクニック：ビットストリームの多重化」を参照して下さい。
6. EN 端子 PIN5 を加え、H のときパターンを開始、L でストップとします。


アプリケーション：SPI マスターの基本

このアプリケーションでは、SLG46811 を用いて簡単な SPI のマスターをどう作るかをご覧頂きます。このデバイスを使った SPI マスターは、ひとつまたは複数バイトの書き換えを行うことができ、複雑な実装を必要としないシステムにとって有益なソリューションを提供します。

必要なコンポーネント

- SLG46811V


GreenPAK の図



設計手順

1. EPG ジェネレータ (EPG テクニック参照) を使って SPI ジェネレータを構成し、MOSI, SCL, CS 信号を端子に割り付けて下さい。
2. CNT1/DLY1 と LUT9 を使って、周波数発生器を作成して、EPG のクロックとします。
3. CNT0/DLY0 によるディグリッチフィルタが DFF10 にクロックを入れることで、SPI パターンにトリガが掛かります。
4. DFF10 をリセットするには、反転出力の EDGE DET を使います。CS が high になると EDGE DET の反転出力が EN 信号をリセットし、パターンをストップします。

デザインファイル
Download




第 6 章 パルスベースの制御

この章では信号のパルス幅を制御するアプリケーションを紹介します。これは最も一般的には PWM に関係するもので、LED コントローラ、モータコントローラ、サウンドによく使われます。

技法：一定のデューティサイクル設定


この技法は任意の GreenPAK で有効です。

一定のデューティサイクルを設定するには、1 つの CNT/DLY ブロック、1 つのオシレータ、1 つの DFF が必要です。マクロセルは図 27 に示すように構成する必要があります。




簡単なデューティサイクルの構成

オシレータにより周期が決まり、DFF は立ち上がりエッジを検出し、CNT/DLY ブロックによりデューティサイクルが決まります。オシレータからの立ち上がりエッジが DFF によって登録される場合、CNT/DLY ブロックに Low パルスが送信されます。これにより CNT/DLY 出力 Low が設定され、出力は遅延の Counter data の値が合うと始めて立上ります。DFF の初期構成から、Q output polarity を Inverted (nQ)に変更し、DFF の出力を接続します。



CNT/DLY の構成

これにより、立ち上がりエッジディテクタとしての動作が可能になります。CNT/DLY 出力は、立ち上がりエッジがクロックで検出されるまで High が保持され、検出されると Low に落ちます。この用途のために、FILTER/EDGE DET を構成することもできます。オシレータ OUT0 または OUT1 は、周期を生成するために DFF のクロック入力に接続されます。周期は常にデューティサイクルよりも長くなければなりません。この例では、'OUT1' second divider by により周期が OSC/64 に設定されます。CNT/DLY ブロックの Counter data オプションによりデューティサイクルが設定されます。遅延時間により、信号の Low の期間が設定されます。デューティサイクルは次のように計算されます。：
$$D = \frac{T_{period} - T_{delay}}{T_{period}}$$




負荷サイクル= 50%のシミュレーション

技法：ワンショット実装

[デザインファイル
Download](#)


この技法は、任意の GreenPAK で使用できます。

ワンショット回路は、あらかじめ定義された期間で出力パルスを生成します。回路はパルスを生成すると、安定した状態に戻り、再びトリガーされるまでパルスを生成しません。リセット機能、ウォッチドッグタイマー、および他の多くのアプリケーションにとって非常に重要なコンポーネントです。ワンショットは GreenPAK で簡単に実装できます。以下の図は、入力 EN の立ち上がりエッジによってトリガーされるワンショットインパルスを作成するいくつかの方法を示しています。パルスの持続時間は、使用する DLY ブロックのカウンタデータ値を変更することによって調整できます。



異なるワンショット回路の実装

多くの GreenPAK(下の図を参照)では、1つのショットを実装するのに使用する DLY ブロックは1つだけです。ユーザーが行う必要がある唯一のことは、ブロックプロパティウィンドウのモードを「ワンショット」に切り替え、検出するエッジを選択することです。立ち上がり、立ち下がり、または両エッジに設定できます。



SLG46826 でのワンショット実装

アプリケーション：定電流 LED ドライバ


[デザインファイル
Download](#)

LED ドライバは LED への電流を供給し、調整します。
バーンアウト/熱暴走を防止するため、電力を安全なレベルに維持します。

必要なコンポーネント


- 任意の GreenPAK
- 4 つのコンデンサ
- 4 つのダイオード (2 つの LED、2 つのシリコンダイオード)
- 2 つの抵抗

GreenPAK の図



設計手順

1. ACMP の IN- 入力を適切なしきい値（検出電流に対応）に設定します。
2. LUT を構成して LED 出力を有効化します。
3. LED1_1 および LED1_2 をシリコンダイオードの陽極に接続し、シリコンダイオードの陰極を LED の陽極に接続します。
4. LED の陰極と接地の間に抵抗を接続します。
5. LED の陽極と接地の間にコンデンサを接続します。
6. LED2 の出力について手順 3～5 を繰り返します。
7. V_SENSE1 および V_SENSE2 をそれぞれ LED1 および LED2 の陰極に接続します。




アプリケーション：I2C による RGB LED 制御

[デザインファイル
Download](#)


RGB LED は、LED 表示システムの複雑な制御に使用され、GreenPAK で制御できます。このアプリケーションでは、デューティサイクルを変更して異なる色を生成する簡単な方法として I2C が使用されます。

必要なコンポーネント

- I2C を搭載した任意の GreenPAK
- RGB LED
- 3 つの抵抗



GreenPAK の図



設計手順


1. GPIO ピンを RGB カソード接続用のオープンドレイン出力として設定します。
2. LUT ロジックと **CNT/DLY2** を追加して、**EN** 信号付きのジェネレータを作成します。
3. CNT/DLY ブロックを立ち上がりエッジ遅延に設定します。
4. [技法：LUT マクロセルを使用した標準ロジックの設定](#)を使用して、出力ごとに LUT を追加および設定します。
5. 各 LUT 出力を所望の出力ピンに接続します。
6. I2C 仮想入力は、I2C 仮想出力アドレスを使用して個別にまたは同時に変更できます。
7. CNT/DLY ブロックのカウンタデータは、I2C を使用して個別にまたは同時に変更することができます。

技法：ブリージング LED パターンの作成

[デザインファイル
Download](#)

この技法は、任意の GreenPAK 内で使用できます。独立したソフト ON/OFF チャンネルの数は、特定のパーツ内で使用可能なカウンタの数によって異なります。


ブリージング LED パターンは、2 つのカウンタ間の一貫したペースの違いによって生成できます。各カウンタは、プログラムされた周期の 1 クロックサイクルに対して 1 個のハイパルスを出力します。2 つの CNT/DLY ブロックは、異なるカウンタデータ設定でプログラムされ、それらの出力間に小さなオフセットを生じます。これらの出力信号は、デバイス内のフリップフロップをセットおよびリセットするために使用されます。次の図は、**CNT2/DLY2** が ON 期間を設定し、**CNT3/DLY3** がデューティ サイクルを設定する基本的な実装を示しています。



LED ブリージング実装

上の図の実装では、PWM の周波数は **CNT2** によって設定され、次の式で計算できます。

$$f_{PWM} = \frac{f_{osc}}{(Data_{CNT2} + 1)}$$



小さなオフセットの効果は、下図の波形で示されています。PWM サイクルは、カウンタの出力が一致すると終了します。これにより、AND ゲートと DFF フロップで短いハイインパルスが発生します。NXOR ゲートは PWM を反転させ、ソフトオフを提供します。PIN2 はイネーブル信号で、これが HIGH の間、カウンタはハイレベルリセットされています。

デザインファイル
Download

2026 Renesas Electronics 97


アプリケーション：I2C によるブリージング RGB LED 制御

[デザインファイル
Download](#)


RGB LED は、LED 表示システムのより複雑な表示のために使用されます。これらは、ブリージングパターン用のソフト ON/OFF 回路と組み合わせることができ、さらに I2C で制御することができます。CNT0 カウンタデータを変更すると、ブリージング周期が変更されます。

必要なコンポーネント

- I2C を搭載した任意の GreenPAK
- 1 つの RGB LED
- 3 つの抵抗




GreenPAK の図



設計手順

1. 「技法：ブリージング LED パターンの作成」に示すようにソフト ON 回路を作成しますが、代わりに **CNT1** と **CNT2** のカウンタデータを同じ値に設定します。
2. **CNT1** と **CNT2** の間に小さなオフセットを追加する MF0 を追加します。
3. I2C 経由で制御される EN 信号によって切り替えられるマルチプレクサとして LUT3 ~ LUT5 を設定します。
4. LUT0 ~ LUT2 を、タイミング図に従ってブリージング信号を渡すデマルチプレクサとして構成します。




技法：PWM モードでの DCMP/PWM マクロセルの使用

この技法は、SLG46140、SLG46620、および SLG46621 で使用可能な DCMP ブロックに関するものです。

DCMP/PWM マクロセルの概要


DCMP/PWM マクロセルは、2 つの 8 ビット値または生成された PWM 信号を比較するために使用されます。IC ごとに独立して動作できる 3 つの DCMP/PWM ブロックがあり、各 DCMP/PWM には PWM 信号の生成に使用できる 2 つの 8 ビット入力(IN+, IN-)があります。入力 MTRX SEL#0 および MTRX SEL#1 は、スタティック PWM 生成時に、使用可能な 4 つのレジスタのうちの 1 つを選択するために使用されます。入力 SHARED PD は、デバイスの電源オンまたはオフに使用されます。PWM 出力デューティサイクル範囲は、0%~99.61%または 0.39%~100%の範囲に設定できます。



PWM 信号の作成

PWM 発生器の 1 つの入力は、周期的に変化する線系のカウンタデータです。これは、255 から 0 まで、またはその逆にカウントされるカウンタからのものです。

もう一方の入力は、少なくとも 1 つの PWM 信号期間 (PWM ランプカウンタ期間)の間、安定している必要があります。これは、SPI、ADC、FSM ブロックからのデータ、または DCMP/PWM の内部レジスタからのデータである場合もあります。




PWM モードの DCMP/PWM

右の図は、IN-が 255 から 0(PWM ランプカウンタ)までカウントされる CNT/DLY ブロックに接続され、IN+ソースが 250 に設定された内部レジスタである場合の DCMP/PWM の動作を示しています。

IN+ 設定は、マクロセルの動作のキーです。静的 PWM 値は、内部レジスタを使用して作成することができます。PWM ダイナミックフィードバックは ADC を使用して行うことができます。MCU 制御 PWM は、SPI インターフェースを使用して設定することができます。

出力 OUT- および OUT+ には、10 ~ 80 ns のデッドバンド時間があり、DCMP/PWM のプロパティウィンドウで設定できます。



OUT- と OUT+ のデッドバンド時間

アプリケーション：PWM の選択


[デザインファイル
Download](#)

PWM の選択は、LED の輝度の調整やファン速度の制御などの機能によく使用されます。この実装では、2 つの LED が 2 つのスイッチの入力に基づいて個別の輝度レベルに調整されます。

必要なコンポーネント


- DCMP 搭載の GreenPAK
- それ以外のコンポーネントは不要です

GreenPAK の図



設計手順

1. SHARED PD 入力から VDD を除去して、DCMP を使用可能にします。DCMP/PWM パワーレジスタを「パワーオン」に設定します。IN+ セレクタを「マトリックスで選択したレジスタ」に設定します。IN-セレクタを "FSM1 [7:0]" に設定します。DCMP0 のレジスタを設定します。レジスタ 0 - 51。レジスタ 1 - 102。レジスタ 2 - 154; レジスタ 3 - 0。
2. カウン/FSM として設定された CNT/DLY ブロックを追加します。カウンタ データを 255 に設定します。
3. RC OSC 電源モードを「強制電源オン」に設定します。
4. PIN10 と PIN9 を設定してオープンドレイン NMOS にします。
5. LUT をインバータとして追加します。
6. 入力ピンを DCMP/PWM ブロックの MTRX SEL ピンに接続します。




アプリケーション：ACMP と DAC を使用した PWM ジェネレータ

PWM ジェネレータを使用して、DC モータや LED などのデバイスを制御できます。この実装では、ACMP が DAC0 の信号と比較するアナログ信号を使用します。CNT3 は、DAC の値を生成するために使用されます。


デザインファイル
Download

必要なコンポーネント

- DAC を搭載した GreenPAK
- それ以外のコンポーネントは不要です




GreenPAK の図



設計手順

1. ACMP0 PWR UP 入力を POR に接続します。IN-source を "Ext. Vref (DAC0 out)" に設定します。
2. DAC0 のパワーオン信号を「パワーオン」に設定し、入力選択を「DCMP1 の入力から」に設定します。
3. FSM 互換の CNT/DLY を "カウンタ/FSM" モードに設定し、カウンタデータ = 255 にします。
4. RC OSC 電源モードを「強制電源オン」に設定します。



アプリケーション：ADC を使用した PWM ジェネレータ


[デザインファイル
Download](#)

PWM ジェネレータを使用して、DC モータや LED などのデバイスを制御できます。この実装では、ADC に接続されたアナログ信号を使用して、PWM0 の CNT2 の値と比較します。CNT2 値がデジタル化されたアナログ信号よりも小さい場合、PWM0 の出力は High になります。CNT2 値が 0 の後、PWM0 の出力は Low になります。

必要なコンポーネント


- ADC を搭載した GreenPAK
- それ以外のコンポーネントは不要です

GreenPAK の図



設計手順


1. ADC の PWR DOWN 入力から VDD を取り外し、PGA Power on signal を「パワーオン」に設定します。
2. PIN6 を「アナログ入力/出力」に設定します。
3. SHARD PD 入力から VDD を削除して、DCMP0/PWM0 を設定します。DCMP/PWM パワーレジスタは電源をオンにします。IN+セレクトが「ADC [7 : 0]」に接続され、IN- セレクトが「FSM0 [7 : 0]」に接続されていることを確認します。
4. 4 ビット LUT1/14 ビット CNT2/DLY2/FSM0 を、カウンタ データが 255 に等しい「カウンタ /FSM」として設定します。
5. DCMP0/PWM0 OUT+ を出力ピンに接続します。



技法：デューティ サイクル検出


[デザインファイル
Download](#)

この技法は、任意の GreenPAK で使用できます。入力周波数範囲は最大 FSM カウンタデータによって制限されるため、16 ビット FSM を使用することをお勧めします。PWM 検出入力周波数は、精度を向上させるためにデューティサイクル基準周波数よりもはるかに遅くする必要があります。



デューティサイクル検出は、過負荷保護、DC/DC 変換、サーボモータ制御、プロトコル検出などの機能にとって重要です。このデザインは、FSM ブロックを備えた GreenPAK を使用して簡単に実装できます。(以下の例では、SLG46826 チップを使用していますが、下の図を参照してください)。

上記の実装では、PIN4 が HIGH になると、FSM0 は内部発振器によってクロックダウンされ、カウントダウンを開始します。FSM0 は、PIN4 の立ち上がりエッジによって 65535 に設定されます。PIN4 が LOW になると、FSM0 は内部発振器からの周波数を CNT1 のデータ値で割った値でカウントアップを開始します。FSM0 が 65535 に達すると、DFF3 は PIN4 からの次の立ち上がりエッジによって LOW に設定され、デューティサイクルが設定されたしきい値を下回ったことを示します。



デューティサイクル基準周波数は、I2C を介して **CNT1** カウンタデータ値を変更することによって調整することができます。デューティサイクルしきい値を計算するには、次の式を使用します。

$$\text{デューティサイクルしきい値} = \frac{100}{\text{CNT1 カウンタデータ} + 2} (\%)$$

アプリケーション：周波数アナログ電圧コンバータ



[デザインファイル
Download](#)

このアプリケーションは、入力周波数をアナログ電圧に変換します。入力周波数は事前定義された範囲にあり、それは、設計コンポーネントによって選択および調整することができます。出力アナログ電圧は一定で、要求に応じて変更することができます。

必要なコンポーネント

- SPI と DAC を搭載した任意の GreenPAK

GreenPAK の図



設計手順


- SPI を「ADC/FSM Buffer」モードに設定し、PAR input data ソースを「FSM0 [15 : 8]」に変更します。
- FSM0 ブロックを「Set (counter value)」に設定し、クロック ソースを CNT1 に変更します。
- DAC 入力セレクトを「From DCMP1's input」および VREF ソースセレクトを「DAC0 out」に設定します。
- 入力周波数範囲と出力アナログ電圧を求めるには、次の式を使用します。

$$f_{min} = \frac{f_{osc}}{(CNT1+1) \cdot FSM0} \quad f_{max} = \frac{f_{osc}}{(CNT1+1)} \quad An_output_{operating} = V_{ref_max} - \frac{f_{min} \cdot V_{ref_max}}{f_{operating}}$$

アプリケーション：周波数デューティサイクルコンバータ

[デザインファイル
Download](#)



このアプリケーションは、入力周波数を特定のデューティサイクルに変換するために使用できます。入力周波数は事前定義された範囲内にあり、カウンタを調整することで変更できます。出力 PWM 周波数は一定ですが、所定の要件に応じて変更することができます。



必要なコンポーネント

- SPI と DCMP を搭載する任意の GreenPAK

GreenPAK の図



設計手順

1. SPI を「ADC/FSM buffer」モードに設定し、PAR 入力データ ソースを "FSM0[15 : 8] FSM1[7 : 0]" に変更します。
2. FSM0 ブロックを「Set (counter value)」に設定し、クロックソースを「8-bit CNT1/DLY1(OUT)」に変更します。
3. "SPI [15 : 8]" データと "FSM1 [7 : 0]" データを比較するために DCMP0 を設定します。
4. 入力周波数範囲と動作デューティサイクルは、次の式を使用して計算します。

$$f_{min} = \frac{f_{osc}}{(CNT1+1) \cdot FSM1} \quad f_{max} = \frac{f_{osc}}{(CNT1+1)}$$

$$Duty\ Cycle_{operating} = \left(1 - \frac{f_{min}}{f_{operating}}\right) \cdot 100\%.$$


アプリケーション：リニア周波数変調

デザインファイル
Download



このアプリケーションは、特定の時間内に f_{min} から f_{max} へ、またはその逆に徐々に変更することができる周波数を生成するために使用することができます。周波数は、広い周波数範囲ではリニアに変化しません。

必要なコンポーネント

- DCMP を備えた任意の GreenPAK



GreenPAK の図



設計手順

1. 所望の GPIO ピンで構成します。
2. 上記のように、LUT、P DLY、DFF、DCMP、CNT/DLY/FSM ブロックを追加、接続、および設定します。
3. 最小および最大周波数の Counter Data、および立上がり/立下り時の周期は次のように計算されます。

$$\text{Counter Data}_{\max} (\min) = 255 - (f_{osc} f_{\max} (\min) - 1)$$

$$T_{step} = t \cdot f_{\max} \cdot f_{\min} / f_{osc} \cdot (f_{\max} - f_{\min})$$


4. 特定の DCMP セレクタに適切なカウンタ データを設定します。
5. ステップ時間 T_{step} となるよう、適切な **CNT/DLY0** カウンタ データを設定します。

アプリケーション：電圧制御発振器

このアプリケーションは、入力アナログ電圧を周波数に変換するために使用できます。周波数は FSM0 によって生成され、カウンタデータは ADC によって設定されます。FSM0 のカウンタデータは、周波数分割係数を決定します。周波数範囲を広げるために、CNT1 は周波数前置分周器として使用されます。



必要なコンポーネント

- ADC を搭載した任意の GreenPAK



デザインファイル
Download

GreenPAK の図



設計手順

1. PIN6 を「Analog input/output」として設定します。
2. FSM0 : FSM データソースの接続を "ADC" に変更し、クロックを "8-bit CNT1/DLY1(OUT)" に変更します。
3. ADC ブロックの電源を入れ、PGA ゲインを「x0.25」から「x1」に変更します。
4. 出力周波数範囲と動作周波数を求めるには、次の式を使用します。

$$f_{min} = \frac{f_{osc} \cdot Vinp_max}{2 \cdot (CNT1+1)} \quad f_{max} = \frac{f_{osc}}{256 \cdot (CNT1+1)} \quad Frequency(operating) = f_{max} \cdot \frac{Vinp_max}{Voltage(operating)}$$

第 7 章 電源管理


この章では電子システムの電力使用を管理するアプリケーションを紹介します。電力管理を行うアプリケーションにはチャージポンプ、LDO、放電回路などがあります。

技法：出力放電


[デザインファイル
Download](#)

この技法は、任意の GreenPAK で使用できます。

出力放電回路は、出力ピンをフローティングやシステムの電圧低下から防ぐ方法です。これにより、デバイスを無効にする必要がある場合に出力ピンが既知の「Zero」状態に設定されることを保証しながら、動作中にはリークがないようにします。



上の図は、負荷スイッチ出力 VOUT 用の急速放電回路の実装を示しています。GreenPAK のオープンドレイン NMOS 出力のドレインは VOUT に接続されています。NMOS のゲートは GPIO 内で反転しているため、マトリックス内の VOUT_EN 信号を反転させる必要はありません。VOUT_EN が HIGH の場合、負荷スイッチがオンになり、リークを防ぐために GND への放電経路がオープン（非接続）となります。VOUT_EN が LOW の場合、負荷スイッチはオフになり、GND への放電経路は閉じられ（接続）、VOUT を急速に放電します。FET を流れる電流を制限し、放電を制御するために、2つの抵抗 R_{lim} と R_{disch} が追加されます。



上の図は、先行して電源のレベルを監視する電源シーケンサ内の条件付き出力放電回路の例を示しています。PS2_EN をプッシュプル出力として、DISCH をオープンドレイン NMOS 出力として設定します。V_PS1 が 1024mV を下回ると、この回路は電源をオフにし、出力を GND に放電します。50 μ S のデッドバンド時間が CNT/DLY1 で加算されます。


アプリケーション：チャージポンプ

[デザインファイル
Download](#)


チャージポンプは、エネルギー電荷充電用のキャパシタを用いて、異なるレベルの電圧を生成する DC-DC コンバータです。特定のインターフェース回路、センサーなどで使用する追加の電圧レベルを供給します。最良の性能を得るために、ショットキーダイオードの使用を推奨します。

必要なコンポーネント

- 任意の GreenPAK
- 2つのコンデンサ
- 2つのダイオード



GreenPAK の図



設計手順

1. 適切な出力の周波数が得られるように、OSC1 で分周比を設定します。
2. IO または I2C（利用可能な場合）により、シャットダウン機能が利用できるようにロジックを構成します。
3. VDD と CP_DRIVE の間にダイオード（D1）と Cpump を接続します。
4. D2 の陽極を D1 の陰極に接続します。
5. D2 の陰極と接地の間に Cout および Rload を並列で接続します。


アプリケーション：2 ステージの チャージポンプ

[デザインファイル
Download](#)


マルチステージのチャージポンプは、出力電圧 を入力電圧の 2 倍以上に押し上げることができます。最大のパフォーマンスを得るため、ショット キーダイオードを推奨します。

必要なコンポーネント

- 任意の GreenPAK
- 3 つのコンデンサ
- 3 つのダイオード



GreenPAK の図



設計手順

1. アプリケーション：チャージポンプに従って、基本的なチャージポンプの設計を作成します。
2. インバータを追加するためのロジックを構成します。インバータを出力ピンとオシレータの間に接続します。
3. 追加のダイオードとコンデンサをチャージポンプの出力ステージと第 1 ステージの間に接続します。新しいコンデンサとダイオードは第 1 ステージのコンポーネントと同じタイプおよび値でなければなりません。


アプリケーション：出力調整付きチャージポンプ

デザインファイル
Download


チャージポンプは DC-DC コンバータで、コンデンサを使用してエネルギー電荷を蓄え、異なる電圧レベルを生成します。出力調整回路を備えたこのチャージポンプは、I2C を介して出力電圧レベルを変更することができます。最高の性能を得るために、ショットキーダイオードの使用を推奨します。

必要なコンポーネント

- ACMP つき任意の GreenPAK
- 2つのコンデンサ
- 2つのダイオード
- 2つの抵抗



GreenPAK の図



設計手順

1. 「アプリケーション：チャージポンプ」の手順で基本的なチャージポンプを作成します。
2. ACMP3L の IN+ source を PIN17(FEEDBACK)に設定し、IN- source を所望の Vref に設定します。
3. 2つの抵抗 R1 と R2 を使用して分圧器を作成し、その出力を PIN17 に接続します。
4. 出力電圧は、次の式を使用して計算できます。 $V_{out} = V_{ref} \cdot \frac{R1}{R2}$ 。
5. GreenPAK は、ACMP3L の IN-source の Vref を I2C で調整することにより、出力電圧を変更することができます。帰還抵抗分圧比を変更して、出力電圧を別の値に調整することもできます。


技法：LDO レギュレータ

[デザインファイル
Download](#)

この技法では、SLG46580、SLG46582、SLG46583、および SLG46585 に内蔵された低ドロップアウト (LDO) レギュレータマクロセルについて説明します。

低ドロップアウト (LDO) レギュレータは、負荷インピーダンスの変化や電源電圧の変動にもかかわらず、最小限のドロップアウト電圧で電源の出力電圧を安定した値に維持します。これにより、エネルギー消費の大きいバッテリーに依存するポータブルデバイスや、周期的なリップルに対応しなければならない RF システムに役立ちます。一部の GreenPAK デバイスには、LDO レギュレータのマクロセルが装備されています。

各 LDO マクロセルは、0.90V~4.35V の範囲で 32 の出力電圧レベルを設定できます。また、2 つの異なる出力電圧 (VOUT1 と VOUT2) をプログラムすることができます。VOUT1/VOUT2 入力の状態によって、どちらの電圧レベルが出力されるかが選択されます。各出力電圧レベルの最小 VIN 値と VDD 値については、SLG46580 のデータシートを参照してください。




LP MODE EN 入力を LOW (デフォルト) に設定すると、ハイパワー (HP) モードが選択され、HIGH に設定すると、低消費電力 (LP) モードが選択されます。HP モードは最大の定格出力電流を処理できますが、LP モードは静止電流が小さく、小さな定格内でより高い効率を提供します。LDO が HP モードで安定するのは、各 LDO の VOUT に $2\mu\text{F}$ 以上のコンデンサが接続されているときに限定されます。

プロパティ ウィンドウで、各 LDO のスルーレートを変更して、ソフトスタートを設定することができます。各 LDO には、出力で 300Ω の放電抵抗を有効にするオプションがあります。各 LDO は、全て HP モード中に 210mA の過電流制限と、出力電圧が 0.5V を下回った場合に、電流を 20mA に制限する短絡検出を有効にすることもできます。

LDO で UVLO 接続を有効にすると、ACMP がその VIN を受けて、特定の低電圧ロックアウト (UVLO) しきい値 (ACMP IN- level) を下回った場合に LDO をシャットダウンするように設定されます。

LDO レギュレータを設定する際には、デバイスの発熱による制約を考慮する必要があります。デバイスの定格消費電力は、周囲温度 85°C で 0.6W です。Temp sensor 接続を有効にすると、ACMP2 は GreenPAK の温度センサーに接続され、適切にプログラムされた温度を超えた場合に LDO をシャットダウンし、冷却後に LDO を再起動できます。



デバイス仕様

- SLG46580/SLG46585 :
- 4x LDO レギュレータ;
- I_{max} : HP モード = 150mA, LP モード = 100 μA
- SLG46582 :

- 2x LDO レギュレータ;
- HP モード $I_{max} = 300\text{mA}$, LP モード $I_{max} = 200\mu\text{A}$
- SLG46583 :
- 1x LDO レギュレータ
- HP モード $I_{max} = 600\text{mA}$, LP モード $I_{max} = 400\mu\text{A}$


アプリケーション：フレキシブル電源アイランド

[デザインファイル
Download](#)


フレキシブル電源アイランドは、設計者が電源システムをシステム全体に分散できる電源領域の小さな「島」に分割するのに役立ちます。特定のシステム要件を満たすために、さまざまなレベルの安定化した電圧を供給できます。

必要なコンポーネント

- 内部 LDO をもつ任意の GreenPAK
- 7 つのコンデンサ



GreenPAK の図



設計手順

1. 各 LDO チャンネルの VOUT0 電圧と VOUT1 電圧を設定します。
2. POR を各 LDO の ENABLE ピンに接続します。
3. LDO を「VOUT0/PWR switch」モードに設定し、OUT MODE ピンを HIGH に設定して Power Switch 出力として設定します。


アプリケーション：昇圧コンバータ

デザインファイル
Download


このアプリケーションでは、SLG47105 を昇圧コンバータのドライバとして使用します。このデザイン例では、VDD2 電圧を 3V から 5V に昇圧します。

必要なコンポーネント

- SLG47105
- MOSFET
- Schottky diode
- Inductor
- Capacitor 3 個
- 抵抗 4 個



GreenPAK の図



設計手順

1. GreenPAK 外部コンポーネントも含め、上記回路図に従って回路接続をします。外部コンポーネントの値は property から設定ができます。オレンジのゴムバンド（配線）についてはこの後設定します。
2. HV OUT CTRL0 の設定：Slew rate を “Fast for pre-drive”、HV-OUTmode は “Half-Bridge” に設定します。
3. 端子設定：PIN7 と PIN8 の Output mode OE=1 を “HIGH and LOW side on” に設定します。
4. ACMP0H の設定：IN- source の値を “1920 mV” に設定します。これにより出力電圧(昇圧後)を 5V に調整します。
5. 2bit LUT1 の設定：LUT を設定します (IN1=1、IN0=0 のときのみ出力 1)
6. CNT1/DLY1、OSC1 の設定：Delay モードに設定します。Counter data は 51、Edge detect mode は Falling、Output polarity は Inverted に設定します。Connect DLY IN には OSC1 の Flex-Div OUT を接続します。OSC1 の Flexible divider 値は 125 に設定します。


アプリケーション：降圧コンバータ

[デザインファイル
Download](#)


このアプリケーションでは、SLG47105 を降圧コンバータとして使用します。このデザイン例では、VDD2 電圧を 3.3V に降圧します。また、このデザインはアナログ PWM ブロックの構築方法も示しています。

必要なコンポーネント

- SLG47105
- インダクタ
- キャパシタ 3 個



GreenPAK の図



設計手順

1. GreenPAK 外部コンポーネントを含め、上記回路図に倣い回路接続をします。外部コンポーネントの値は property から設定ができます。L1 に PIN7,PIN8 を接続します。PIN19 は L1 と C2, C2 の他方は GND に、C2 と負荷は並列接続します。
2. HV OUT CTRL0 を設定：OE0/1 に POR を設定、Slew rate は“Fast for pre-drive”、HV-OUTmode は “Half-Bridge”モードに設定します。
3. 端子設定：PIN7 と PIN8 の Output mode OE = 1 を “HIGH and LOW side on”に設定します。
4. ACMP0H の設定：POR と PWR up 端子に接続、有効にします。IN + gain は “x0.5”、IN - source の値は “1664 mV” に設定し、出力を 3.3 V に調整できるようにします。出力は、2-bit LUT2 の IN0 に接続します。
5. CNT1/DLY1、OSC1 の設定：Delay モードに設定します。Counter data は 51、Edge detect mode は Falling、Output polarity は Inverted に設定します。Connect DLY IN には OSC1 の Flex-Div OUT を接続します。OSC1 の Flexible divider 値は 125 に設定します。
6. DFF10 の D 端子は POR に、CLK 端子は 2-bit LUT2 の出力に接続します。
7. DFF10 の出力先は HV OUT CTRL0 の IN0 と IN1 に接続します。


アプリケーション：Back-to-Back 接続 逆流防止回路

[デザインファイル
Download](#)



Back-to-back 接続逆流防止回路は電流の逆流を防ぐために使用されます。通常、2 つの MOSFET を逆向きに接続し、逆方向の電流を遮断する。この構成は、効率を高め、逆電流による損傷を防ぐため、電源、バッテリー駆動機器、DC-DC コンバーターなどで広く使用されています。

必要なコンポーネント

- ・ 2 つの PMOS を内蔵している GreenPAK



GreenPAK の回路図




設計手順

1. P-FET Power Switch0 と Switch1 の control mode を “Internal (ON input)”へ設定します。
2. PIN 7 と PIN 10 を接続します。
3. PIN 11 と抵抗を接続します。

技法：リモートセンス機能


適用デバイス SLG51003

長いまたは高抵抗の電源ラインで大きな電圧降下が発生する場合、リモートセンス機能を備えた SLG51003 は、LDO の出力ではなく負荷で電圧を検出することにより降下分を補償し、負荷が正しい電圧を受けられるよう補償します。



リモートセンスモードの回路

リモートセンスモードを、LDO1 (LDO_HP) が負荷側の電圧を制御する際に使用しています。このモードでは、GPIO1 はアナログ入力として設定され、リモートセンスピンとして機能します。GPIO1 は、LDO1 が電源供給する負荷に接続されています。なお GPIO1 は VDDIO に依存するため、VDDIO 電圧は LDO1 出力の電圧よりも高い必要があります。



上の図はLDO1のリモートセンス有/無での比較です。負荷電流が増加すると、電圧降下が観測されます。これはPCB上の寄生パラメータにより発生します。リモートセンスモードでは、この降下を補償することが可能です。LDO1 は必要に応じて出力電圧を上げたり下げたりすることで、負荷電圧に対して設定された電圧レベルを維持します。詳細については [AN-CM-405 SLG51003 Remote Sense Functionality](#)。負荷調整性能は、システムの寄生パラメータに依存し、LDO1がリモートセンスモードで動作する場合には電氣的仕様に影響を与える可能性があります。

技法：低ドロップアウトレギュレータ（LDO）について

適用デバイス SLG51001/2/3

LDO は入力電圧が出力電圧に非常に近い場合でも、出力電圧を維持できるタイプの電圧レギュレータです。

SLG51000/1/2/3 は単一パッケージに 3～8 個の LDO をコンパクトに搭載し、先進的なセンサーアプリケーションやその他のバッテリー駆動機器向けに設計されています。0.8V～3.75V の出力電圧と最大 1.3A の電流に対応し、幅広いアプリケーションで利用できます。LDOx ブロックは Enable/Disable 入力に加えて、VOUT OK および電流制限の出力フラグを備えています。これらを活用することで、他のブロックと組み合わせた柔軟な設計が可能です。




LDO は出力電圧、その最大/最小値、制限電流などの設定が可能です。タイプと仕様に依り異なりますが、以下のよう項目の設定が可能です。出力電圧値、起動および動作時の電流制限、スルーレート、プルダウン抵抗値など

Properties	
LDO2	
Mode:	LDO
Voltage selection:	3.30 V
Minimum voltage:	1.20 V
Maximum voltage:	3.75 V
Current limit, startup mode:	0.150 A
ILIM Debounce:	2 us
VOUT OK Debounce:	2 us
Current limit, func mode:	0.570 A
Slew rate:	100 mV/us
2ND IBIAS:	Enable
Pull down resistor:	37.50hm
Alarm dropout Debounce:	None


技法：Delay（遅延）マクロセルについて

適用デバイス SLG51002、SLG51003


この IC に搭載されている「Delay マクロセル」は、入力信号の立ち上がり/立ち下がりそれぞれに対し遅延時間を設定できます。これにより、LDO や GPIO を使って「パワーシーケンサ」を簡単に作ることができます。このマクロセルでは、入力信号の極性、遅延時間、使用するクロックを選択することができます。



更に、別の CNT/DLY ブロックを分周器として使用することで、遅延時間設定の範囲を大幅に拡張できます。以下に、DLY1の使用例を示します。125 kHzのクロック信号（CLK）は、CNTマクロセルによって255分周され、DLY1の入力では500 Hzとなります。その後、レジスタ設定で1～31の値を選択することで、UP信号およびDOWN信号の遅延時間を調整できます。




下のタイミング図から、この DLY1 の動作を確認できます。単一のマクロセルで UP/Down の異なる遅延時間を設定していることがわかります。詳細は [AN-CM-357 Power Profile for Advanced Sensor Applications](#) を参照してください。



技法：Crash Sequence マクロセル


適用デバイス SLG51003.

Crash Sequence マクロセルは、ソフト電源オフシーケンスを制御するウォッチドッグとして動作します。これは、デバイスのシステムステートマシンのエラー状態、またはマトリクスからの入力によってトリガーされます。入力信号（クラッシュ検出および強制リセット）は、アクティブ High またはアクティブ Low に設定可能です。



このマクロセルは、2つの入力と1つの出力で構成されています。「Crash Detect」入力でハイレベルが検出されるか、チップをリセット状態にするいずれかの条件（CS のデアサート、温度過昇検出、クラッシュ検出、ソフトウェアリセット要求、または UVLO 検出）がトリガーされると、出力は即座に High になります。この信号は、LDO や GPIO などの機能を無効化するために使用できます。遅延時間は 10 ms、50 ms、100 ms、200 ms の中から選択でき、遅延後にチップはリセットモードへ移行し、すべての内部ブロックおよびデジタルロジックをオフにします。

「Force Reset」入力がアクティブになると、設定された遅延時間（10 ms、50 ms、100 ms、200 ms）を無視して、すべてのブロックとデジタルロジックを即座にオフにします。



技法：GPIO の特長

適用デバイス SLG5100x

SLG5100x チップの全ラインには GPIO が搭載されています。そのうち 2 つは I²C (SCL、SDA) 用に使用され、I²C 機能を使用しない場合は、これらのピンも通常の GPIO としてプロジェクトで使用できます。すべての GPIO には、内部デバウンス機能およびエッジデバウンス設定が備わっています。さらに、必要に応じて入力(出力)を反転する設定も可能です。



SLG51002 および SLG51003 は、電圧範囲が広く、プルアップ抵抗と追加の動作モードを持った機能拡張された GPIO を備えています。




以下は SLG5100x 製品の GPIO 機能を比較した表です。

Part Number	SLG51000	SLG51001	SLG51002	SLG51003
GPIO 数	6	4	6	5
Slave Address 選択	No	No	Yes	Yes
Debounce (遅延) 設定	Yes	Yes	Yes	Yes
Debounce Edge	Yes	Yes	Yes	Yes
Debounce Time	30 us, 5 ms, 10 ms, 50 ms	30 us, 5 ms, 10 ms, 50 ms	30 us, 5 ms, 10 ms, 50 ms	0 ms, 5 ms, 10 ms, 50 ms
入力反転	Yes	Yes	Yes	Yes
Bypass	Yes	Yes	Yes	Yes
Resistor	No	No	Floating, Pull Up, Pull Down	Floating, Pull Up, Pull Down
Input Mode	Input	Input	Ultra Low Voltage Digital Input, Low Voltage Digital Input, Digital in with Schmitt Trigger, Digital in without Schmitt Trigger,	Ultra Low Voltage Digital Input, Low Voltage Digital Input, Digital in with Schmitt Trigger, Digital in without Schmitt Trigger,
Output Mode	Open-drain	Open-drain	Push-pull, Open-Drain NMOS/PMOS	Push-pull, Open-Drain NMOS/PMOS
Voltage Range	1.2 V or 1.8 V	1.2 V or 1.8 V	from 1.2 V to 5 V	from 1.2 V to 5 V

技法：保護機能

適用デバイス SLG5100x.

SLG5100x には、起動および動作電流の制限、低電圧ロックアウト（UVLO）、熱によるシャットダウン、設定可能な温度アラートがあります。これらのデバイスには I²C が実装されており、ユーザーは LDO の電流制限の状態、VOUT_OK、温度センサーの状態、およびその他のさまざまなレジスタの状態など、デバイスのさまざまな状態を読み取ることができます。





SLG5100x デバイスでは、エラーに関する情報を I²C または GPIO を通じて取得でき、PMIC は緊急時にプログラムされた順序で LDO を無効化することもできます。SLG5100x の保護機能の概要は、以下の表を参照してください。詳細については、アプリケーションノート [\(AN-CM-377Introduction to SLG5100x Protection Features\)](#) を参照してください。

保護機能種類	説明	設定可能な要素
Under-voltage Lockout (UVLO)	VDDモニターがVDDを監視、電圧がUVLO閾値を下回るとシステムがシャットダウンします。UVLOの閾値は設定変更が可能です。	2.215 V - 2.658 V
Thermal Shutdown	Thermal shutdown / over-temperature protection は 140 ° Cで有効になります。	140 ° C固定
温度センサ	設定しきい値を超える温度で温度警告フラグがトリガーされます。	90 / 100 / 110 / 120° C 遅延時間
電圧出力制限（各LDO）	V _{OUT} がターゲット値の90%の値に到達したときトリガーされます。	遅延時間
電流制限（各LDO）	電流制限を検出した場合に出力されます。	機能/起動電流制限 遅延時間
デバイス割り込み要求	▪ LDO 電流制限 ▪ パワーオンリセット ▪ システムリセット ▪ 電源シーケンスのクラッシュ ▪ 過熱温度 ▪ マトリックスイベント（入力）	各イベントに従う

技法：電源シーケンス

適用デバイス SLG51000/1/2

SLG51000/1/2 電源シーケンサーは、6つのリソース出力を制御することにより LDO 電源投入および電源遮断のタイミングを制御することができます。このマクロセルは、READY 状態（電源シーケンサーが電源/リソースを制御でき、すべてのデジタルリソースが有効）および SEQUENCE DOWN 状態（CS でアサート温度超過、電源シーケンサークラッシュ要求、UVLO 条件、ソフトウェアリセット）のみで有効です。電源シーケンサー機能は入力信号から直接、または LUT などのロジックからの信号でトリガー/制御することができます。




マトリックス接続からの「Trigger up」および「Trigger down」信号によって、Power-up と Power-Down シーケンスが開始します。

2つのシーケンスはコンフィギュラブルです。Trigger-up および Trigger-Down の入力は、それぞれ IDLE 状態および SEQ_UP 状態においてのみ反映されます。IDLE 状態で、Trigger-up と Trigger-Down が同時に入力された場合、Power-up シーケンスは実行されません。Power-up シーケンスの途中で Trigger-Down が入力された場合は、シーケンサーは SEQ_UP 状態になるまでシーケンスを継続し、SEQ_UP 状態において、Trigger-Down 入力を再確認します。SEQ_UP 状態でイベントがトリガーされると、Power sequencer は PS5 から PS0 の状態を経て、Idle 状態まで急速に（クラッシュするように）遷移します。Power sequencer は、メインの FSM でエラー条件が発生した場合や、マトリックス接続からクラッシュトリガー入力を受け取った場合に起動するクラッシュシーケンスも備えています。トリガークラッシュ入力は、Power sequencer に対してアクティブ High またはアクティブ Low のいずれかとして、設定することができます。クラッシュシーケンスは、スロットの進行制御に最小（遅延）スロットタイマーのみを使用する点を除き、Power -Down シーケンスと同様の動作を行います。なお、クラッシュシーケンス実行中は、マトリックス接続からの Power-down EN 入力は無視されます。

Power sequencer の詳細なカスタマイズ方法や使用例は [AN-CM-356 SLG51000, SLG51001 and SLG51002 Power Sequencer](#) を参照してください。

技法：SLG51002 HC_LDO オートバイパスモードについて

HC LDO4 および LDO5 のオートバイパスモードは LDO モードとロードスイッチを自動で切り替えることが出来ます。



オートバイパスモードの開始：LDO モードにおいて、VIN が低下して LDO の制御ができなくなった時、LDO は自動的にバイパスモードに切り替わります。

- パスデバイスの PMOS は完全に ON 状態
- VOUT は VIN に追従します。VOUT=VIN-ILOAD*RDSON

Auto bypass モードの終了：バイパスモードにおいて、VIN が増加すると VOUT は VIN に従い上昇します。VOUT が規定の電圧に達すると、自動的に LDO モードに戻ります。

- パスデバイスの PMOS は制御されます
- VOUT は目標値に制御されます

強制バイパスモード：

- パスデバイスの PMOS は常に完全 ON 状態
- VOUT は VIN に追従します。VOUT=VIN-ILOAD*RDSON

Properties	
LD04	
Mode:	Auto bypass
Voltage selection:	3.30 V
Minimum voltage:	1.20 V
Maximum voltage:	3.75 V
Current limit, startup mode:	0.150 A
ILIM Debounce:	2 us
VOUT OK Debounce:	2 us
Current limit, func mode:	0.570 A
Slew rate:	1 mV/us
Pull down resistor:	3000hm
Alarm dropout Debounce:	2 us
<i>i</i> ↶ ↷ Apply	

技法：SLG51002, SLG51003 I2C コントロールコードの選択

SLG51002/SLG51003 はデフォルトで 0x75 に設定された I2C スレーブアドレスを持っていますが、スレーブアドレスは OTP でプログラム可能です。コントロールコード：SLG51002 のスレーブアドレスの下位 4 ビット、SLG51003 の下位 3 ビットは、それぞれのビットを OTP から設定するか、GPIO (GPIO1 - 4 および GPIO1 - 3) によって設定することができます。GPIO による設定の場合、スレーブアドレスは GPIO の状態に依存します。

コントロールコードの各ビットはレジスタ(OTP)または GPIO から選択できます。以下の表は、各ビットに対応する GPIO とピンを示しています。スレーブアドレスの LSB は、GPIO1 によって定義されます。SLG51002 は GPIO 1、2、3、4 で制御される 16 通り、SLG51003 は 8 通りのアドレスを設定可能です。

	SLG51002		SLG51003	
GPIO	PIN	Control Code	PIN	Control Code
GPIO1	D2	I2C_SA1	14	I2C_SA0
GPIO2	D3	I2C_SA2	13	I2C_SA1
GPIO3	C3	I2C_SA3	12	I2C_SA2
GPIO4	B2	I2C_SA4		



I2C スレーブアドレスの GPIO 設定手順：

- 選択された GPIO の I2C_ADDR_SEL をゼロ以外に変更する (Properties で PIN 側をグレーにする)
- 必要に応じ GPIO 入力の外部ロジックレベルで I2C アドレスを変更する

例：SLG51002 は、I2C スレーブアドレスはデフォルトで 0x75 です。I2C_ADDR_SEL を 0x0F に設定すると、GPIO1-4 の入力の論理値により I2C スレーブアドレスが決定されます。I2C_ADDR_SEL レジスタビットと GPIO ピンとの対応表は以下の通りです。

	#3	#2	#1	#0
Reg	0	1	0	1
PIN	GPIO4	GPIO3	GPIO2	GPIO1

デフォルトのスレーブアドレス 0x75 にするには、GPIO1 と GPIO3 を HIGH にする必要があります。GPIO1 を LOW にすると、GPIO3 が HIGH のままでアドレスは 0x74 になります。GPIO1 は I2C_ADDR_SEL の bit[0] に対応しています。GPIO1 を LOW に、GPIO3 を HIGH に保ち、さらに GPIO2 を HIGH にします。GPIO2 は I2C_ADDR_SEL の bit[1] に対応しており、それぞれ 2 ビットずつ I2C アドレスを増加させ、0x76 になります。最小デバイスアドレスは GPIO1-4 を LOW にした場合の 0x70 で、最大デバイスアドレスは GPIO1 - 4 を HIGH にした場合の 0x7F です。



技法：SLG5100x Device Interrupt Request Block について



適用デバイス SLG51000/1/2/3

Device Interrupt Request ブロックは、マスクが解除された各イベントレジスタの信号を論理 OR で集約し、割り込み要求信号として出力します。各イベントレジスタには対応する割り込み MASK レジスタがあり、イベント信号が割り込み要求に寄与するかどうかを制御します。マトリックス接続に供給するこのブロックの出力はアクティブハイです。

"Matrix event " は、マトリックス接続からのイベントを検出します。検知方法が設定可能で、短時間の信号をラッチして保持する機能も備えています。

Matrix event の検知設定

- 無効
- 立ち上がりエッジ
- 立ち下がりエッジ
- 両エッジ
- HIGH レベル
- LOW レベル



割り込みレジスタ、Status レジスタ、Mask レジスタ一覧

Interrupts (Logical OR of EVENTS)					STATUS (Read Only)		MASK (Default 0×00)	
EVENT Name	EVENT Symbol	EVENT Description	Address	Bit	Address	Bit	Address	Bit
SYSCTL_FAULT_LOG1	FLT_POR	Power-on reset event occurred	0×1115	5	-	-	-	-
	FLT_RST	System reset event occurred		4				
	FLT_POWER_SEQ_CRASH_REQ	Power sequencer requested shutdown occurred		2				
	FLT_OVER_TEMP	Over temperature shutdown occurred		1				
LDO1_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×20C0	0	0×20C1	0	0×20C2	0
LDO2_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×22C0	0	0×22C1	0	0×22C2	0
LDO3_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×23C0	0	0×23C1	0	0×23C2	0
LDO4_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×25C0	0	0×25C1	0	0×25C2	0
LDO5_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×27C0	0	0×27C1	0	0×27C2	0
LDO6_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×29C0	0	0×29C1	0	0×29C2	0
LDO7_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×31C0	0	0×31C1	0	0×31C2	0
LDO8_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0×32C0	0	0×32C1	0	0×32C2	0
SYSCTL_EVENT	EVT_MATRIX	Matrix input event Detected	0×1116	1	0×1117	1	0×1118	1

	EVT_HIGH_TEMP_WARNING	High temperature warning Detected	0×1116	0	0×1117	0		0
--	-----------------------	--------------------------------------	--------	---	--------	---	--	---


EVENT：STATUS 信号によってトリガーされます STATUS (読み取り専用)：現在の信号の状態 MASK：IRQ へのマスクを有効にします。デフォルト = 0x00(Mask Enable), チップの起動後に I2C を使用して設定します

アプリケーション：SLG51002 を使用した 2 つの独立したシーケンス制御

[デザインファイル
Download](#)

適用デバイス SLG51002


SLG51002 を使用すると、シーケンスを設定するだけで、最大 8 本の電圧レールに給電できます。これにより、2 つのデバイスに対して独立した安定した電力供給が必要なアプリケーションで使うことが可能になります。圧レールに給電できます。これにより、2 つのデバイスに対して独立した安定した電力供給が必要なアプリケーションで使うことが可能になります。



必要なコンポーネント

- SLG51002
- Capacitors

PowerPAK 回路図：



設計手順

1. 各 LDO の VOUT、スルーレート、制限電流、およびその他の設定を行います
2. Power sequencer を使用して、カメラ 1 の電源レール間の遅延時間を設定します
3. 遅延(DLYx)マクロセルを使用して、カメラ 2 の電源レール間の遅延時間を設定します
4. 各カメラの UP/DOWN シーケンサーをトリガーするように GPIO を設定します。

アプリケーション：SLG51000C を使用した 2 台のカメラへの電力供給

適用デバイス SLG51000C


デザインファイル
Download

このアプリケーションでは SLG5100 で構成した 2 つの回路機能を紹介します。


1. LDO 出力は GPIO1-2 の状態で制御されています。2 番目のカメラをオンにすると、Power sequencer がリセットされ、両方のカメラがプログラムされた遅延とシーケンスでオンになります
2. GPIO3 はすべての LOD 出力を制御し、GPIO1-2 の状態は無視されます。

必要なコンポーネント SLG51000

- ・ 13 個の Capacitor
- ・ PowerPAK Diagram



GreenPAK 回路図




設計手順

1. 回路図に示されている通りにすべての部品を接続し回路を完成させます各 LDO の出力電圧、起動電流および制限電流を設定します

2. Power sequencer と LUT を設定します。

Power Sequence の設定方法の詳細や他の例については [AN-CM-356 SLG51000, SLG51001 and SLG51002 Power Sequencer](#) を参照してください。

。




アプリケーション：再プログラム不要な SLG51002/3 のアドレス設定

適用デバイス SLG51002/3


GPIO を使用して、OTP を再プログラムせずに I2C スレーブアドレスを変更する手順です。同じ OTP を持つ 2 つの IC が 1 つのシステムで使われる場合に適用可能です。

必要なコンポーネント

- SLG51002/SLG51003



GreenPAK 回路図



設計手順

- 片方の SLG51003 に対して VDD と CS を供給します
- Control code 選択がデフォルトの OTP で有効になっていない場合は、0x1149 レジスタに 0x01 の値を送信して変更します。これにより、GPIO1 の論理レベルによって I2C スレーブアドレスを制御します
- 2 つ目の SLG51003 に対して VDD と CS を供給するか、両方の VDD がまとめて接続されている場合は CS のみを、最初のデバイスがすでに電源オンされてから少なくとも 10ms 後に電源を入れます
- GPIO1 の論理レベルを LOW に引き下げ、最初の SLG51003 のアドレスを 0x74 に変更します。2 つ目のデバイスはデフォルトの 0x75 アドレスのままです
- データシートで許可されているレジスタマップ内で、各 IC を I2C バス経由で個別に設定します。

第 8 章 モーター制御

この章では DC モーターの制御について紹介します。主に、SLG47105 に内蔵された H-Bridge とそれに関わる電流、電圧制御のブロックについて説明します。


アプリケーション：Hブリッジコントロール

[デザインファイル
Download](#)


Hブリッジは4つのトランジスタで構成され、負荷にかかる電圧の極性を反転させる回路です。DCモータの制御によく使われます。

必要なコンポーネント

- 任意の GreenPAK
- 4つのトランジスタ
- 4つのダイオード



GreenPAK の図



設計手順

1. 入力と出力端子を選んで、設定します。
2. 技法：CNT/DLYの精度の最適化に従って遅延ブロックを追加します。
3. 「技法：LUT マクロセルを使用した標準ロジックの構成」に従って各出力用に LUT を追加し、構成します。


技法：HV OUT CTRL ブロックの使用

この技法では、SLG47105V での HV OUT CTRL ブロックの使い方について説明します。

SLG47105V は、2 つの HV OUT CTRL マクロセル、すなわち HV OUT CTRL0 および HV OUT CTRL1 で構成されています。各マクロセルは、2 つの単方向 DC モータまたは 1 つの双方向 DC モータを駆動するために使用できます。また、HV OUT CTRL0/1 の両方によりステッピングモータを駆動できます。

HV OUT CTRL0/1 を有効にするには、Sleep 0/1 をアクティブ LOW に接続します。各 Sleep ピンは個別にアクティブ化できます。単方向に駆動するには、HV OUT mode を「ハーフブリッジ」として選択し、双方向モータの場合は「フルブリッジ」を選択します。

「フルブリッジ」モードでは、Mode control を「IN-IN」または「PH-EN」として選択します。表 2 に、「ハーフブリッジ」制御ロジックを示します。表 **Error! Reference source not found.**表 は、それぞれ「IN-IN」および「PH-EN」モード制御について記載しています。Pin7/8/9/10 (デフォルトでは Hi-Z)は、PWM を使用してモータ速度を制御するために使用されます。これらのピンは、外部でプルアップ/プルダウンできます。「フルブリッジ」モードでは、Pin7/9 と Pin8/10 を外部で並列接続できます。



HV OUT CTRL0/1

PWM0/1 を使用して「IN-IN」 mode control で DC モータを制御するには、IN1 を高速減衰モードではアクティブ LOW 信号に接続し、低速減衰モードではアクティブ HIGH 信号に接続します。IN0 を PWM0/1 出力に接続します。高速減衰モードでは、誘導電流が瞬時に減少し、モータをゼロ速度に向かって惰走させます。低速減衰モードでは、誘導電流がゆっくりと減少し、急速に（モータが）減速します。

フルブリッジモード：IN-IN モード

Sleep 0/1	IN0	IN1	Pin 7/9	Pin 8/10	動作
1	X	X	Hi-Z	Hi-Z	オフ
0	0	0	Hi-Z	Hi-Z	惰力走行
0	0	1	L	H	反転
0	1	0	H	L	順転
0	1	1	L	L	ブレーキ

ハーフブリッジモード

Sleep 0/1	OE	IN0/1	Pin 7/8	動作
1	X	X	Hi-Z	オフ
0	0	X	Hi-Z	オフ (惰力走行)
0	1	0	L	ブレーキ
0	1	1	H	順転

フルブリッジモード：PH-EN モード


Sleep 0/1	Decay	EN/PWM	PH/Direct	Pin 7/9	Pin 8/10	動作
1	X	X	X	Hi-Z	Hi-Z	オフ (惰力走行)
0	0 (fast)	0	X	Hi-Z	Hi-Z	惰力走行
0	1 (slow)	0	X	L	L	ブレーキ
0	X	1	0	H	L	順転
0	X	1	1	L	H	反転

異常が発生すると、Fault A/B ピンは HIGH になり、HV 出力 CTRL0/1 はディセーブル状態になります。Fault ピンが LOW になると、通常の動作に戻ります。Fault A と Fault B は、VDD2_A と VDD2_B に関わる全ての障害信号をそれぞれ別々に構成しています。過電流状態が発生すると、OCP Fault A / B は HIGH になります。OCP デグリッチ タイムは、Pin 7/8/9/10 で有効にできます。OCP デグリッチタイムイネーブルは、Pin7/8 と Pin9/10 の間で共有されます。OCP の再試行時間はユーザーが選択でき、ピンごとに異なります。チップの温度が安全限界を超えると、Thermal Fault は HIGH に変わります。VDD2_A と VDD2_B には、別々の UVLO(低電圧ロックアウト)イネーブルがあります。

技法：通常モードでの SLG47105 PWM ブロックの使用

この技法は、SLG47105 で使用可能な PWM ブロック用です。

PWM は、DC モータ制御、LED 輝度制御、およびその他のアプリケーションで一般的に使用されます。SLG47105 には、より高い電圧レベルの専用 PIN を処理するための高度な PWM ブロックが装備されています。PWM ブロックは、「技法：PWM モードで DCMP/PWM マクロセルを使用」で説明されているように、他の GreenPAK にすでに実装されています。しかし、SLG47105 の 2 つの PWM ブロ




ックは、「通常モード」のときに動作に関わるカウンタを統合し、より高度な設定を含みます。

ブロックに含まれる最初の 8 ビットカウンタは PWM 周期 CNT で、PWM 信号の周波数を設定し、0~255 などをカウントします。PWM 出力には「OUT+」と「OUT-」の 2 種類があります。OUT+は周期の開始時にロジック HIGH であり、PWM 周期カウンタがデューティサイクル値に達すると、下図に示すように PWM 期間が終了するまで出力はロジック LOW に変わります。OUT+は正の PWM 出力で、OUT-は OUT+を反転した負の PWM 出力で、デッドバンド時間が定義されている場合はその分シフトされます。どちらもレジスタ設定によって出力を反転させることができます。

通常モード(この技法で説明している)では、デューティサイクルソースは「デューティサイクル CNT」に設定されます。デューティサイクル CNT と呼ばれる 2 番目の 8 ビットカウンタは、アップ/ダウン入力に応じて次の PWM 期間のデューティサイクル値を増減します。デューティサイクル CLK は、デフォルトでマトリックスからの外部クロックです。立ち上がりエッジによってデューティサイクル値が変化します。また、周期カウンタオーバーフローまたはオーバーフローの 2 番目または 8 番目のパルスごとにクロックされるように設定することもできます。

PWM ブロックの分解能はデフォルトで 8 ビットですが、代わりに 7 ビット分解能を選択して、より高い PWM 周波数を可能にすることがで



きます。PWM デューティサイクルは、8 ビット分解能で 0.4%、7 ビット分解能で 0.8%のステップで変化します。デューティサイクルは、真の 0%から真の 100%まで変化することができます。PWM は初期デューティサイクル値から始まります。ブロックには、デューティサイクルの変化の方向を定義するアップ/ダウンの内部接続があります。HIGH に設定するとデューティサイクルは増加し、LOW に設定すると減少します。


キープ/ストップ接続は、デューティサイクルを保持する(「キープ」設定)か、HIGH に設定されているときにデューティサイクルと OUT+および OUT-出力を一定に保持する(「ストップ」設定)ように選択できます。連続/自動停止モードは、PWM 出力デューティサイクルがフルレンジ値(デフォルト設定)に達するとオーバーフローする「連続」、またはデューティサイクルの 0%または 100%に達すると PWM 出力が停止する「自動停止」に設定します。「自動停止」を選択すると、「境界 OSC を無効にする」オプションを有効にすることができます。これにより、PWM セルで使用される発振器を、デューティサイクルの 0%または 100%に達したときに自動的に停止することができます。

技法：プリセット レジスタ モードでの SLG47105 PWM ブロックの使用

この技法は、SLG47105 で使用可能な PWM ブロック用です。ブロックがどのように機能するかの詳細については、「[技法：通常モードでの SLG47105 PWM ブロックの使用](#)」を参照してください。

前の技法では、SLG47105 PWM ブロックを「通常モード」で使用し、デューティサイクルソースを「デューティサイクル CNT」に設定する方法について説明しました。この技法では、代わりに、デューティサイクルが 16 の定義済み値 (Reg ファイル) を循環する「プリセットレジスタモード」でブロックを使用する方法について説明します。「プリセットレジスタモード」を使用すると、モータ制御用の非線形 PWM パターン (正弦波または対数) が可能になります。

選択可能なプリセットレジスタは、16 種類の PWM デューティサイクル値を決定するために用意されています。デューティサイクル CLK は、マトリックスまたは PWM 周期 CNT ovf (オーバーフロー) からのクロックに選択することができます。デューティサイクル CNT CLK 入力のクロックは、周期 CNT に対してどのレジスタの値を適用して比較するかを変更します。レジスタファイルは、2 つの PWM マクロセル間で共有されます。16 バイトすべて、最下位 8 バイト、または最上位 8 バイトのいずれかを使用できます。最初のバイトは、各設定の一意の範囲によって制限されます。



内部接続は、通常モードと同様の機能を持ちますが、8 ビット カウンタではなく 16 バイト構造に適用されます。アップ/ダウンの極性によって、次のレジスタ (HIGH) が適用されるか、前のレジスタ (LOW) が適用されるかが決まります。キープ/ストップは同じように動作しますが、レジスタのシーケンスを停止します。


アプリケーション：定電圧ブラシ付きモータドライバー

[デザインファイル
Download](#)


ブラシ付き DC モータに一定の電圧をかけると、一定の速度が維持されます。この設計では、積分器とコンパレータを備えた差動増幅器が PWM ブロックを制御して、負荷に印加する電圧を調整します。

必要なコンポーネント

- SLG47105V
- ブラシ付き DC モータ



GreenPAK の図



設計手順

1. PIN2 で HV OUT CTRL0 を有効にし、モードを「フルブリッジ」に、モード制御を「PH-EN」に設定します
2. モータの方向を変更するには、PIN3 を HV OUT CTRL0 の PH に接続します
3. 積分器と比較器を備えた差動増幅器を有効にし、積分器の基準電圧を所望のしきい値 ($\text{Threshold} = V_{\text{REF}} \times 4$) に選択します。
4. 積分器と比較器を備えた差動増幅器を正しく動作させるには、PIN2 を介して PWM0 を有効にし、Duty Period CLK を「OSC1」に設定します。積分器が正しく動作するためには、PWM 周波数は 44 kHz 以上である必要があります。
5. PWARD と Equal 出力をそれぞれ PWM0 の UP/DOWN と Keep に接続します
6. PWM0 分解能を「8 ビット」に、デューティ サイクルソースを「デューティ サイクル CNT」に、デューティ サイクル CLK を「周期 CNT ovf/8」に、初期デューティ サイクル値を「50%」に設定します
7. PWM0 OUT+ を HV OUT CTRL0 の EN に接続して、モータを一定速度で駆動します


アプリケーション：定電流ブラシ付きモータドライバー

デザインファイル
Download


ブラシ付き DC モータに一定の電流を流すと、一定のトルクが維持されます。この設計では、電流検出コンパレータ (CCMP0) を使用して検出抵抗を流れる電流を制限し、電流が指定された制限値を超えたときにモータをオフにします。

必要なコンポーネント

- SLG47105V
- ブラシ付き DC モータ
- 1 つの抵抗



GreenPAK の図



設計手順

1. PIN7 と PIN8 の間にブラシ付き DC モータを接続し、PIN5 と GND の間にセンス抵抗を接続します。
2. 反転した PIN2 信号をスリープ 0/1 に接続して、HV OUT CTRL0 を有効にします。
3. HV OUT CTRL0 のモードを「フルブリッジ」、モード制御を「PH-EN」に設定します。
4. モータの方向を変更するために、ピン 3 を HV OUT CTRL0 の PH に接続します。
5. Sleep CTRL を「Auto」に変更して、CCMP0 を有効にします。
6. CCMP0 の IN ソースを「192mV」に選択して、電流を 0.218mA に制限します。
7. CNT1/DLY1 を構成して、電流が指定の制限値を超えたときにモータを 100 ミリ秒間オフにします。
8. 3 ビット LUT7 を構成して、電流が範囲内にあり、PIN2 が HIGH の場合にのみモータをオンにします。
9. 3 ビット LUT7 の出力を HV OUT CTRL0 の EN に接続します。


アプリケーション：PWM チョッパを使用した定電流

[デザインファイル
Download](#)


ブラシ付き DC モータに一定の電流を流すと、一定のトルクが維持されます。このアプリケーションでは、PWM チョッパ ブロックで電流を制限する方法を示します。

必要なコンポーネント

- SLG47105V
- ブラシ付き DC モータ
- 1つの抵抗



GreenPAK の図



設計手順

1. PIN7 と PIN8 の間にブラシ付き DC モータを接続し、ピン 5 と GND の間にセンス抵抗を接続します。
2. HV OUT CTRL0 のモードを「フルブリッジ」、モード制御を「PH-EN」に設定します。
3. Sleep CTRL を「Auto」に変更して、CCMP0 を有効にします。
4. CCMP0 の IN ソースを「320mV」に選択して、電流を 0.36mA に制限します。
5. PWM0 ブロックを追加し、初期デューティ サイクルを 230 に設定し、OSC1 分周器を調整します。
6. CNT1/DLY1 を立ち下がりエッジ遅延として構成し、ブランキング時間を設定します。
7. デューティ サイクル チョッパを作成しモータ電流を制限するように PWM チョッパ 0 を追加し、PWM0、CNT1/DLY1、および CCMP0 と適切に接続します。
8. ピン 2 を有効化ボタンとして追加し、モータおよび内部モータ制御ブロックを開始/停止します。
9. 3 ビット LUT8 の出力を HV OUT CTRL0 の EN に接続します。


アプリケーション：ソフト ON/OFF による単方向 DC モータ制御

[デザインファイル
Download](#)



ソフト ON/OFF を使用して、ブラシ付き DC モータの始動電流と負荷トルクを減らすことができます。このアプリケーションは、機械的要素に単方向を許可し、運転または停止する単方向 DC モータ用です。負荷トルクは、始動および停止時にモータシャフトのトルクを超えてはならないため、この調整は重要です。

必要なコンポーネント

- SLG47105
- 単方向ブラシ付きモータ
- 2つの容量



GreenPAK の図



設計手順

1. PIN9 と PIN10 の出力モードを「ハイサイドとローサイド」に設定します。HV OUT CTRL1 を「ハーフブリッジ」HV OUT モードに設定します。
2. PWM1 ブロックの Duty Cycle CLK を「Period CNT ovf/2」に設定します。周期 CLK を「Ext.Clk」に設定します。OSC1 の Flex-DIV OUT を PWM1 周期クロック入力に接続します。OSC1 プロパティで分周比の値を設定します。
3. DFF1 の初期値を High に設定し、Q の出力値を「Inverted(nQ)」に設定します。DFF の出力を PWM1 の UP/DOWN 入力に接続します。
4. CNT1/DLY1 をデザインに追加します。それを反転出力の「立ち下がりエッジ遅延」に設定します。この遅延からの信号は、PWM1 ブロックを無効にし、停止信号が来た後に HV OUT CTRL1 のスリープモードを有効にします。
5. 2 ビット LUT2 は、HV 出力を Hi-Z にするとともに停止信号を形成するために使用されます。


アプリケーション：ソフト ON/OFF による双方向 DC モータ制御

デザインファイル
Download


ソフト ON/OFF を使用して、ブラシ付き DC モータの始動電流と負荷トルクを減らすことができます。このアプリケーションは、機械的要素の逆方向の動きを可能にする双方向モータ用です。逆方向の運転になる前に、メカニズムを停止するためにモータのブレーキトルクが負荷トルクを超える必要があります。

必要なコンポーネント

- SLG47105
- 双方向ブラシ付きモータ
- 1つの容量




GreenPAK の図



設計手順

1. PIN9 と PIN10 の出力モードを「ハイサイドとローサイド」に設定します。HV OUT CTRL1 を「ハーフブリッジ」HV OUT モードに設定。
2. PWM1 ブロックの Duty Cycle CLK を「Period CNT ovf/2」に設定します。周期 CLK を「Ext.Clk」に設定します。OSC1 の Flex-DIV OUT を PWM1 周期クロック入力に接続します。OSC1 プロパティで分周の値を設定します。
3. DFF1 の初期値を High に設定し、Q の出力極性を「Inverted(nQ)」に設定します。DFF0 も同じ設定です DFF の出力を 3 ビット LUT0 に接続します。
4. CNT1/DLY1 を反転出力の「立ち下がりエッジ遅延」として構成します。この遅延からの信号は、PWM1 ブロックを無効にし、停止信号が来た後に HV OUT CTRL1 のスリープモードを有効にします。
5. CNT2/DLY2 を「立ち上がり/立ち下がり両エッジ」遅延に設定して、反転前にモータを停止する時間遅延を設定します。
6. CNT3/DLY3 を「立ち下がりエッジ ワンショット」に設定して、カウンターの出力を 3 ビット LUT1 と 3 ビット LUT2 に接続します。




アプリケーション：プッシュスタート/ホールドストップ

デザインファイル
Download


このアプリケーションでは、SLG47105 をプッシュスタート/ホールドストップ機能を備えたブラシ付き DC モータのドライバとして使用します。この機能は、おもちゃ、工具などに使用できます。

必要なコンポーネント

- SLG47105
- ブラシ付き DC モータ
- 抵抗 2 個



GreenPAK の図



設計手順

1. ブラシ付き DC モータとの接続：PIN7 と PIN8 間にモータ、および 10kΩ のプルダウン抵抗を接続します。PIN7 と PIN8 の出力はそれぞれ High/Low サイドです。センス抵抗は PIN5 から GND の間に接続します。
2. HV OUT CTRL0 の Sleep0/1 をローアクティブ信号の CNT4/DLY4 の出力に接続します。HV OUT CTRL0 の HV OUT モードは「Full Bridge、Mode control を「PN-EN」に設定します。POR を Decay に、GND を PH に接続します。
3. ホールドストップ機能のための電流センスコンパレータ CCMP0 の設定：CCMP0 の Sleep CTRL を Auto に設定し有効にします。IN-source の閾値はホールドストップ機能に適した値(ここでは 736 mV)に設定します。
4. CNT2/DLY2 を Delay モードとして設定し、その出力を CNT3/DLY3(Delayed edge detect モード)に接続します。CNT3/DLY3 の出力はこの後作成するプッシュスタート回路の DFF13 の nRreset に接続し、過電流状態(ホールドストップ状態)が 500ms 継続した後にシステムがシャットダウンするようにします。
5. プッシュスタート機能のための設定：PIN20 をアナログ入力/出力として構成し、ACMP1H の IN+source に設定、IN-source の閾値は 128 mV を選択し、ACMP1H の出力は DFF13(出力極性-反転(nQ)、初期極性-LOW)とします。
6. モータ停止期間の設定：CNT4/DLY4 を Delay モードに設定し、300ms のモータ停止時間(HV Sleep 信号)を確保します。
7. 定電圧制御および PWM 信号生成のための構成：PWM 0 と差動アンプ Differential Amplifier(基準電圧 352 mV)、DFF13(Filter を介して差動アンプの PWR UP に接続)、HV OUT CTRL0 と接続することで、ブラシ付き DC モータの PWM 制御、定電圧制御ができるようにします (アプリケーション：定電圧ブラシ付き DC モータドライバを参照)。

アプリケーション：バイポーラステッピングモータドライバ


デザインファイル
Download

このアプリケーションのデザイン例では SLG47105 をステッピングモータドライバとして使用します。両方向のフルステップモードにて設計しており、PWM Chopper コンポーネントを使用した定電流制御の方法を示します。

必要なコンポーネント

- SLG47105
- ステッピングモータ
- 抵抗 2 個

GreenPAK の図



設計手順

1. ステッピングモータを接続：第 1 巻線は HV OUT CTRL0 の出力 PIN 7 と PIN8 の間、第 2 巻線は HV OUTCTRL1 の出力 PIN 9 と PIN10 の間に接続します。センス抵抗は PIN5 と GND の間、及び PIN12 と GND の間に接続します。
2. HVOUTCTRL0/1 の設定：Sleep0/1 は Low アクティブの信号線、Full Bridge mode かつ PN-EN mode に設定します。
3. CCMP0/1 の設定：Sleep CTRL を "Auto" し有効化、入力 IN-source の閾値を 64mV、Gain を x8 に設定することで、電流の閾値を 80m A とします。
4. CNT2/DLY2 を設定：Reset Counter モードに設定し、出力先は Delay モードに設定した CNT1/DLY1 の DLYIN に設定。これにより、Blanking 時間を構成できます。
5. PWM0/1 Chopper を追加し、入力端子に POR、CNT1/DLY1、CCMP0/1 を接続。これにより Duty Cycle Chopper とモータ電流制限ができます。出力は、HVOUTCTRL0/1 の EN 端子に接続します。
6. モータのスタート/ストップ信号となる PIN2、回転方向を決める PIN14 の設定：設定を Digital Input とします。
7. 遅延時間を作るための回路を構成：DFF3、DFF7、DFF6 を出力極性：nQ、初期極性は Low に設定、遅延時間をつかさどる CNT2/DLY2、2bitLUT(Invertor 設定)、LUT 5 と LUT6 は Mux とし、回路を図のように接続します。この回路の出力は HV OUT CTRL0/1 の PH に接続します。これによりモータ回転のスタート/ストップ、向きをコントロールする回路ができます。

第 9 章 アナログ機能 (AnalogPAK)

この章では、AnalogPAK のコンポーネントを使用してアナログ機能を管理するアプリケーションについて説明します。

アプリケーションには、以下の要素を使用する最も一般的な回路トポロジが含まれます。

オペアンプ、デジタル可変抵抗器、チョッパ ACMP など。


アプリケーション：オペアンプを使った可変アクティブフィルタ回路

[デザインファイル
Download](#)

すでに広く知られてるように、フィルタ回路は入力から出力へ、入力周波数帯域全体のうち特定の周波数帯域のみを通します。10MHz を超える周波数では、これらのフィルタは通常、インダクタ L、コンデンサ C、抵抗 R などの受動素子で構成されます。低周波数域ではインダクタに大きなインダクタンス値が必要となり、これが大型化の原因となるため、オペアンプセルを基盤としたアクティブフィルタの使用が理想的な解決策になります。

本設計は、Sallen-Key トポロジを用いた 2 次ローパス能動フィルタを実現します。I2C マスターは可変抵抗レジスタにデータを書き込み、これによりカットオフ周波数を調整することができます。他のタイプのフィルタも同様の方法で実装可能です。


この種のアクティブフィルタは、搭載オペアンプの特性を考慮すれば、SLG47001V または SLG47003V を使用して実装することも可能です。



必要なコンポーネント

- SLG47004V
- 2つの抵抗
- 2つのコンデンサ

GreenPAK 回路図



設計手順

1. OpAmp0 と OpAmp1 を有効化します。希望のバンド幅に設定します (128 kHz, 512 kHz, 2 MHz, 8 MHz)。
2. Digital Rheostat 0 と Digital Rheostat 1 の Charge Pump Enable を Always On に設定します。FIFO nRST 入力を POR に接続し、希望の抵抗値に設定する。

[デザインファイル
Download](#)


アプリケーション：可変反転増幅器

反転増幅器 (inverting amplifier) は、入力信号に対して 180° 位相が反転した出力を生成するオペアンプ回路の一種です。これは、入力パルスが正の場合、出力パルスは負になり、その逆も同様であることを意味します。外部制御信号により、反転増幅器のゲインは増加方向および減少方向の両方に調整できます。また、RH0、RH1、および VREFOA0 の値は I2C を使用して変更することが可能です。さらに、反転増幅器は SLG47001 または SLG47003 のオペアンプ (Op Amps) を用いて実装することもできます。

必要なコンポーネント

- SLG47004V
- 1 つの抵抗


GreenPAK 回路図



$$V_{out} = -\frac{RH1}{RH0} \cdot V_{inp} + V_{ref} \cdot \left(1 + \frac{RH1}{RH0}\right)$$

設計手順

1. OpAmp0 を有効にします。バンド幅を 8 MHz に設定し、Charge Pump を有効にします。
2. Vref OA0 を有効にし、OpAmp1 の IN+ と接続します。入力電圧を 2.048 V に、出力電圧を 512 mV に設定します。
3. Digital Rheostat 1 を Rheostat mode に設定します。Auto-Trim を無効にし、FIFO nRST 端子と POR を接続します。2 つの可変抵抗をご希望の Resistance (initial data) の値に設定します。
4. LUT0 は LEVEL UP または LEVEL DOWN 信号が High のときに OSC1 のクロック信号を出力するように設定します。LUT1 は LEVEL UP 信号が High のときに High の信号を出力するように設定します。




アプリケーション：可変非反転増幅器


非反転増幅器はオペアンプを基にした増幅器で正の電圧利得を持ちます。入力端子にどんな信号を入力しても、出力端子で増幅される際に極性が変わることはありません。つまり、非反転増幅器のゲインは常に正になります。外部の制御信号により、ユーザーは非反転増幅器のゲインを調整できます。

必要なコンポーネント

- SLG47004V



GreenPAK 回路図



$$V_{out} = V_{inp} \cdot \left(1 + \frac{RH1}{RH0}\right)$$

設計手順

1. OpAmp0 を有効にします。希望のバンド幅に設定します。(128 kHz, 512 kHz, 2 MHz, 8 MHz)
2. Digital Rheostat 0 と Digital Rheostat 1 の Charge Pump Enable を Always On に設定します。FIFO nRST と POR を接続し、それぞれの抵抗器を希望の抵抗値に設定します。
3. ゲインの調整のためにデジタル入力端子 PINs 19 と 20、もしくは I2C を使用します。

アプリケーション：計装アンプ

[デザインファイル
Download](#)


計装増幅器は、入力バッファ増幅器を備えた差動増幅器の一種であり、入力インピーダンス整合の必要性を排除します。その他の特性として、極めて低い直流オフセット、低ドリフト、低ノイズ、非常に高い開放ループ利得、非常に高いコモンモード除去比、および非常に高い入力インピーダンスが挙げられます。

必要なコンポーネント

- SLG47004
- 3つの抵抗

本設計では、RH1とRH0を調整することで利得と基準電圧を独立して変更可能です。これらの値はI2C経由で変更できます。さらに、内蔵基準電圧源も利用可能です。

GreenPAK 回路図



$$V_{OUT} = \left(1 + \frac{R1 + R2}{RH1}\right) (V_{IN+} - V_{IN-}) + V_{DPA} \cdot \frac{R3}{RH0 + R3}$$

設計手順

1. OpAmp0、OpAmp1、OpAmp Internal を有効にし、希望のバンド幅に設定します。(128 kHz, 512 kHz, 2 MHz, 8 MHz).
OpAmp Internal の Vref を RH0 PIN B に設定し、Vref input buffer を有効にします。
2. Digital Rheostat 0 と Digital Rheostat 1 の Charge Pump Enable を Always On に設定します。各抵抗値を希望の値に設定します。

アプリケーション：オペアンプを使ったボルテージフォロア


[デザインファイル
Download](#)

ボルテージフォロア（バッファアンプとも呼ばれます）は、出力電圧が入力電圧と等しいオペアンプ回路です。従って、ボルテージフォロアオペアンプは入力信号を増幅せず、電圧ゲインは1になります。ボルテージフォロア回路の入力インピーダンスは、非常に高くなります。この特性により、入力信号と出力信号の間の絶縁が必要なさまざまなタイプの回路でよく使われます。


ボルテージフォロア回路は SLG47001 と SLG47003 でも実装できます。

必要なコンポーネント

- SLG47004V



GreenPAK 回路図



設計手順

1. OpAmp0 を有効にし、希望のバンド幅に設定します。(128 kHz, 512 kHz, 2 MHz, 8 MHz)
2. PIN5 から PIN3 への外部フィードバックループを追加します。
3. 入力ソースジェネレーターを設定し、設計をテストします。


アプリケーション：オペアンプと N チャネル FET を使用した電流シンク回路

[デザインファイル
Download](#)


特定の接続状態にあるオペアンプは電流シンクとして機能します。このシンクは定常検出抵抗の両端に一定の電圧を維持します。その結果、負荷抵抗に関係なく負荷を流れる電流も一定となります。電流値は検出抵抗の抵抗値と基準電圧に依存します。基準電圧値は I2C 経由で変更可能です。

必要なコンポーネント

- SLG47004V
- 1 つのセンス抵抗



GreenPAK 回路図



$$I_{load} = \frac{V_{ref}}{R_{sense}}$$

設計手順


1. OpAmp1 を有効にします。希望のバンド幅に設定します(128 kHz, 512 kHz, 2 MHz, 8 MHz)。
2. Vref OA1 を有効にします。希望の基準電圧値に設定します (内蔵 2.048V 基準電圧もしくは 6-bit 分圧器付き)。
3. Switch1 の Mode を Analog Switch に、Big NMOS control を OpAmp に設定します。

アプリケーション：オートトリム

[デザインファイル
Download](#)

オートトリム機能により、ユーザーは様々な用途向けの簡易な校正回路を設計できます。また、異なるセンサーや増幅回路のオフセット調整回路を実装することも可能です。本アプリケーションでは、SLG47004 を「ワンポイントトリム用オートトリム機能の例」として構成しています。



チョッパACMP は常に入力電圧 (Vin) と基準電圧 (Vref) の2つの電圧を比較します。これら2つの電圧が一致しない場合、チョッパACMP は抵抗器 (その抵抗値を減少/増加させる) に信号を与え、VinをVrefと一致させるようにします。したがって、この抵抗器はVinを形成する回路に組み込まれる必要があります。実際、この電圧 Vref は目標調整電圧です。言い換えれば、これは「オートトリム回路」が到達しようとする電圧設定値になります。



必要なコンポーネント

- SLG47004
- 抵抗器

GreenPAK 回路図



設計手順

1. VSET 信号を PIN 12 の "Trim" を通して RH0 の "SET" に接続します。
2. PIN 7 を GND に接続します。抵抗 R1 と PIN 6、VDD を接続します。PIN 6 から PIN 15 へのフィードバックの配線を行います。
3. Chopper ACMP の IN- CH0 source を 1024 mV に設定します。CH0 clock を OSC0 に、IN+ CH0 source を Ext. Vref PIN 15 に設定します。Chopper ACMP の出力を RH0 の nUP/Down に接続します。
4. RH0 の Auto-Trim を Enable に、Active level for UP/DOWN を Up when LOW に、Resistance (initial data) を 511 (~50.7096 kΩ) に設定します。

アプリケーション：オペアンプとPチャネルFETを使用した電流源回路


[デザインファイル
Download](#)

電流源として動作するオペアンプの使い方をご紹介します。この電流源は検出抵抗器にかかる電圧を一定に保つことで、負荷抵抗に関係なく負荷を流れる電流を一定にします。

電流値は、検出抵抗の抵抗値と基準電圧に依存します。

基準電圧値はI2C 経由で変更可能です。


電流源は、SLG47001 または SLG47003 のオペアンプとアナログスイッチを使用して実装することもできます。



必要なコンポーネント

- SLG47004V
- 1 つの抵抗

GreenPAK 回路図



$$I_{\text{load}} = \frac{V_{\text{ref}}}{R_{\text{sense}}}$$


設計手順

1. OpAmp0 を有効にし、希望のバンド幅 (128 kHz, 512 kHz, 2 MHz, or 8 MHz) に設定します。Vref を IN- に接続します。
2. Vref OA0 を有効にし、希望の基準電圧値に設定します。(内部の 2.048V 基準電圧もしくは 6-bit 分圧器付きの VDDA)
3. Switch0 の Mode を Analog Switch に、Big PMOS control を OpAmp に設定します。

アプリケーション：オペアンプを使った電圧レギュレータ回路

[デザインファイル
Download](#)


オペアンプベースの電圧レギュレータは、オペアンプを使用して出力電圧を調整および安定化する回路です。出力電圧を基準電圧と比較することにより、オペアンプは出力を調整して一定の電圧レベルを維持します。このフィードバックメカニズムにより、電圧レギュレータは入力電圧の変動を補償し、一貫して信頼性の高い出力電圧を提供できます。電圧レギュレータは、SLG47001 または SLG47003 のオペアンプとアナログスイッチを使用して実装することも可能です。



必要なコンポーネント

- SLG47004V
- 2 つのコンデンサ

GreenPAK 回路図



設計手順

1. OpAmp0 を有効にします。希望のバンド幅 (128 kHz, 512 kHz, 2 MHz, 8 MHz) に設定し、Vref を IN- に接続します。
2. Vref OA0 を有効にします。希望の基準電圧値に設定します (内蔵 2.048V 基準電圧もしくは 6-bit 分圧器付き VDDA)。
3. Switch0 をアナログスイッチに設定し、Big PMOS として OpAmp により制御します。
4. 入力電圧を印加すると、出力電圧は入力電圧の変動に関わらず安定して $V_{OUT} = V_{REF}$ を維持します。

技法：チョッパ ACMP をデジタル可変抵抗と一緒に使う

SLG47004 には、レイル to レイルのチョッパアナログコンパレータ (ACMP) のマクロセルがあります。チョッパ ACMP を使用して、自動トリミングモードで可変抵抗の値を変えることにより、オンボードでのトリミングが可能です。(アプリケーション：自動トリム機能を参照)。

起動

自動トリミングモードで使用すると、可変抵抗の校正中にチョッパ ACMP が自動トリミング回路によって自動的に動作状態になります。

自動トリミングモードを使用する際には、次のような事前のステップが必要です：



- Digital Rheostat0/1 のプロパティで、自動トリミングをイネーブルします。
- チョッパ ACMP の IN+ CH0/1 を選択、これはユーザーシステムの電圧フィードバックも可能です。2つの可変抵抗に自動トリミングを使用する場合には、両方の可変抵抗に対して IN+ CH0/1 を設定する必要があります。(SET0 がラッチされる場合と SET1 がラッチされる場合)
- IN- CH0/1 を設定します。これは、ユーザーが希望する設定値を閾値にできます。自動トリミング機能が2つの可変抵抗に使用される場合、梁上の可変抵抗に対して IN- CH0/1 を設定する必要があります。(SET0 がラッチされる場合と SET1 がラッチされる場合)
- Chopper ACMP を使用するために、チョッパ ACMP のプロパティでチャンネルを選択します。
- チョッパ ACMP の出力を正転または反転に設定します。
- クロックソース (内部プリディバイダまたは接続マトリクスからの内部クロック) を選択します。自動トリミングモードではクロックソースの周波数はチョッパコンパレータの応答時間によって制限されることに注意して下さい。従って、クロックソース周波数は <fChACMP> kHz を超えてはなりません。
- RH0/1 ブロックの SET0/1 入力を HIGH レベルに設定して、自動トリミングプロセスを開始します。トリミングプロセスは、セット入力の立上りエッジで始まります。このセット信号は、自動トリミングプロセスが終了するまでラッチされます。セット信号は、チョッパ ACMP と Vref がそれ以前に有効になっていなかった場合、それらを有効にします。カウンタは、RH0/1 (チョッパ ACMP 出力) の UP/nDOWN 入力のレベルに応じてカウントアップまたはカウントダウンを開始します。ユーザーがクロック入力に「内部クロック」オプションを選択した場合、これらのクロックパルスはトリム時間中に自動的に生成されます。クロックパルスの各立上りエッジによってカウンタの値が変化し、その結果可変抵抗の値が変わります。自動トリミングのプロセスは、3つの停止条件のうちのひとつが起きると停止します。

1. クロック入力の立上りエッジの瞬間における Up/Down 入力のその後の変化。
2. 可変抵抗の値が最大値(1023)に到達したとき
3. 可変抵抗の値が最小値(0)に到達したとき

停止条件により IDLE/nACTIVE 信号が変化し、内部の自動トリミングロジックがリセットされます。

セット入力はエッジに敏感ですが、設定点に到達した後もユーザーがこの入力で HIGH ロジックレベルを維持すると、プログラマブルトリムブロックは動作を継続し、設定点の周辺で可変抵抗器を切り替え続けることに注意して下さい。

- 新たに自動トリミングプロセスを開始するには、ユーザーはセット入力に HIGH レベルを印加して下さい。



アプリケーション：サンプリング・ホールド回路


[デザインファイル
Download](#)

このアプリケーションでは、SLG47004 はアナログスイッチ、コンデンサ、および 2 つのバッファで構成されるサンプリング・ホールド回路として構成されています。


サンプリング・ホールド回路は、SLG47001 または SLG47003 のオペアンプとアナログスイッチを使用して実装することも可能です。

必要なコンポーネント

- SLG47004
- コンデンサ



GreenPAK 回路図



設計手順

1. OpAmp0 と OpAmp1 を有効にし、希望のバンド幅に設定します (128 kHz, 512 kHz, 2 MHz, 8 MHz)。
2. OpAmp0 と OpAmp1 をボルテージフォロワ回路として構成します。
3. SWITCH0 を PIN16 と接続することによって有効化します。
4. SWITCH0 の Small NMOS enable を“Enable by Matrix”に設定します。
5. S&H En 信号を設定し、PIN16 (Digital Input, Pull Down 1M)へ接続します。
6. PIN4 と Vin signal source、PIN5 と PIN20、PIN19 と PIN23 を接続し、回路図のようにサンプリングコンデンサを設定します (例として 1nF を使用)。
7. PIN22 はサンプリング・ホールド回路の出力電圧です。


アプリケーション：最大入力電圧点の特定

[デザインファイル
Download](#)


SLG47011 を使った最大入力電圧点の特定方法をご紹介します。

必要なコンポーネント

- SLG47011



GreenPAK 回路図




設計手順

1. ADC (技法：ADC のチャンネル間の遅延、技法：ADC キャリブレーション手順) と PGA (技法：PGA の各種モード)を追加・設定します。
2. データバッファ 0 とデータバッファ 1 (手法：データバッファの使用) を Moving Average に設定し、データバッファ 0 を ADC に、データバッファ 1 をデータバッファ 0 の出力に接続します。
3. マルチチャンネル DCMP を追加し設定する。データバッファ 0 を IN+ CH0 に、データバッファ 1 を IN- CH0 に接続します。
4. データバッファ 1 のリセット機能を実装するため、LUT と CNT7/DLY7、CNT8/DLY8 を追加します。
5. 最大電圧値は I2C を使用してデータバッファ 1 から読み取ることができます。

技法：SLG47011 の Power Controller の使い方

SLG47011 は、電力モードの管理とウェイク・スリープ制御器の実装を可能にし、消費電流を低減するパワーコントローラ・マクロセルを備えています。パワーコントローラからは、SLP と RET の 2 つのユーザー制御マトリクス出力が提供されます。このマクロセルにより、3 つの電力モード（All ON、RETENTION、SLEEP）のいずれかを設定でき、それぞれに対応する電力ドメイン（Always ON、Retention、Sleep）を制御します。



All ON モードでは全ての電源ドメインがアクティブとなり、消費電流が最大となります。RETENTION モードでは Always ON と Retention 電源ドメインのみがアクティブです。このモードでは、ストレージモードにおけるバッファとメモリーテーブルのデータはリセットされず、All ON モードと RETENTION モード間の遷移後も変更されません。一方、SLEEP モードへの遷移が発生した場合、このデータは各遷移後にリセットされます。スリープからリテンション電力モードへの遷移は、以下の順序で実行されます：オールオンモードへの切り替え、NVM から RAM へのデータロード、そしてリテンションモードへの遷移。メモリーテーブルまたはデータバッファに関連するすべての操作は、スリープモードまたはリテンションモードに入る少なくとも 5 マイクロ秒前に完了している必要があります。下表は、SLEEP モードおよび RETENTION モードから All ON モードへの遷移時間、消費電力、電源ドメイン状態、および電源コントローラのマトリクス出力構成を示しています。

パワーモード	入力構成		電力ドメイン状態			ADC (アナログ入力)		消費電力	モード遷移遅延
	SLP	RET	Always ON	Retention	Sleep	CV _{DD}	AV _{DDIO} , AV _{DD} , V _{REF}		
すべて ON	0	X	ON	ON	ON	ON	ON/OFF	30.36 μ A at VDD = 2.5 V	保持からすべて ON 0.41 ms スリープからすべて ON 1.37 ms
保持	1	1	ON	ON	OFF	ON	OFF	4.75 μ A at VDD = 2.5 V	--
スリープ	1	0	ON	OFF	OFF	OFF	OFF	0.50 μ A at VDD = 2.5 V	--

電源モード、電源ドメイン状態、消費電力、およびモード遷移遅延 s

デバイスの起動時およびスリープモードまたはリテンションモードから全オンモードへの遷移時には、メモリーテーブルデータを NVM から RAM へロードするか、バイパスできます。この動作は「Skip NVM Load」メモリ設定で制御可能です。



- No Skip：デバイスの起動時およびスリープモードまたはリテンションモードから全オンモードへの遷移時に、メモリーテーブルデータが NVM から RAM へロードされます。
- Skip：メモリーテーブルデータのロードをバイパスします。設計でメモリーテーブルマクロセルを使用しない場合は、必ずスキップオプションを選択してください。


技法：メモリーテーブルを使用した波形生成

[デザインファイル
Download](#)


SLG47011 を使いサイン波形を生成する方法です。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. DAC の設定をします。(技法：D/A コンバータ (DAC) の使用)
2. 出力波形に対応したデータをメモリーテーブルに入力する。この例では正弦波を用いているが、カスタムが可能です。
3. DAC の入力にメモリーテーブルを接続
4. Memory Control Counter を設定し、メモリーテーブルに接続する。その際適切なアドレスを設定する。


技法：ADC キャリブレーション手順

ADC には 2 種類のオフセットキャリブレーションがあります：

SAR ADC に固有の内部オフセットキャリブレーションと差動モード測定を簡素化するために特別に設計されたシステムオフセットキャリブレーションです。

内部キャリブレーションは ADC のオフセットを測定し、ADC 変換データからそれを差し引きます。ADC の内部キャリブレーションは、デバイスの電源投入後およびスリープモードから全オンモードへの移行後に自動的に開始されます。内部オフセットキャリブレーション手順には 6415 ADC クロック周期を要するため、ユーザー設計時に考慮する必要があります。設計上、内部キャリブレーションが完了したことを保証するため、ADC 変換開始時に DLY と組み合わせて ADC を使用するべきです。この DLY の時間は ADC CLK に基づいて計算する必要があります。

システムオフセットキャリブレーションは、外部ソース、内部入力 MUX、PGA を含む信号経路全体を対象とします。システムオフセットキャリブレーションを開始するには、外部デバイスまたはセンサーがゼロ信号状態にあり、ADC Start Calibration 信号が設定されている必要があります。チャンネル 0、1 とチャンネル 2、3 に対して、動作中にどの差動 GPIO ポートペアをキャリブレーションし、どの差動チャンネルを補正するかを設定する 2 つのオプションがあります。システムオフセットキャリブレーションは、Start Calibration 入力の立ち上がりエッジで開始されます。変換実行中は、ADC Start Calibration 信号がブロックされます。同様に、システムキャリブレーション実行中は入力される ADC 変換開始信号が無視されます。システムオフセットキャリブレーションが完了すると、システムオフセットキャリブレーション値が保存され、ADC 変換データから ADC 内部オフセットキャリブレーション値が差し引かれます。システムオフセットキャリブレーションを利用する設計例を下記の図に示します。



オフセットキャリブレーションを実現するデザイン例

ADC が動作中またはキャリブレーションモード中は、ADC 設定レジスタを変更しないでください。ADC が PGA と組み合わせて動作している場合、ADC は PGA の電源投入後、PGA 信号が安定するまで待機する必要があります。

PGA 差動モードが選択されている場合、すべての測定は電圧レベル $V_{REF}/2$ からサンプリングされます。ADC のゼロ出力コードもコード範囲の半分になります。システムオフセットキャリブレーション結果は、キャリブレーション開始後の ADC データからミッドスケール値を差し引いた値に等しくなります。

例えば、10 ビット分解能でゼロスケール出力コードが 500 と測定された場合、オフセットコードは $500 - 512 = -12$ となる。この値は ADC 生データから差し引かれます (ADC 生データ - (-12)、これにより ADC 生データに 12 が加算されます)。キャリブレーションレジスタを使用することで、各 ADC サンプルから所定の値を差し引くことが可能です。


アプリケーション：メモリーテーブルを使用した信号生成

[デザインファイル
Download](#)


このアプリケーションは、SLG47011 を使用してメモリーテーブルと幅変換器を用いて論理パターンを生成する方法を示します。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. Width Converter を追加し設定します。
2. MF2 ブロックを追加し、周波数発生器として設定します。その後、CNT2/DLY2 の出力を Width Converter の Clk IN へ接続します。
3. Memory Table を追加し、出力論理パターンを表すコードで埋めます。
4. Width Converter の入力ソースを Memory Table へ接続します。
5. Memory Control Counter を追加、設定し、適切なアドレスソースを選択して Memory Table に接続します。


技法：MathCore を用いた信号変調（PWM）

[デザインファイル
Download](#)



本アプリケーションでは、SLG47011 を滑らかなデューティサイクル変化を実現する PWM 変調の例として構成しています。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. Memory Table で希望の信号形状を設定します。
2. Memory Control Counter の上限値を設定します。
3. 必要な変調に応じて、CNT2/DLY2 のカウンタデータを設定します。
4. 必要なデューティサイクルに応じて、FSM1 のカウンタデータを設定します。
5. [技法：マルチチャネル DCMP](#) を使用してマルチチャネル DCMP を設定します。


アプリケーション：MathCore を用いた信号変調

デザインファイル
Download



このアプリケーションでは、SLG47011 は、振幅が滑らかに変化する正弦波変調（Sine Wave Modulation）の例として構成されています。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順


1. Memory Table で希望の信号形状を設定します。
2. Memory Control Counter の上限値を設定します。
3. 必要な変調に応じて、CNT2/DLY2 のカウンタデータを設定します。
4. [技法：Mathcore の使い方](#)を使用して MathCore を設定します。
5. DAC の設定：1) 入力ソースとして MathCore を選択します。2) Math 選択を次のように設定します：
Math OUT [11 : 0]。Math Core の出力は 16 ビットで、DAC の入力は 12 ビットであるため、Math 選択を使用して両者を一致させます。Math OUT [11 : 0] は Math Core の出力の最初の 12 ビットのみを使用し、残りのビット [12 : 15] は無視されます。

アプリケーション：DC 電力測定

このアプリケーションでは、SLG47011 を DC 電源測定の例として構成しています。


必要なコンポーネント

- SLG47011



デザインファイル
Download

GreenPAK 回路図



設計手順

1. ADC ON を使用して ADC を有効にします。
2. PGA を設定します：第 1 チャンネルは電圧測定用のシングルエンド、第 2 チャンネルは電流測定用の差動（ $5a \cdot V_{ref}/2$ バイアス）とします。増幅後の電圧範囲が $\pm 0.810V$ 内に収まるようゲインを選択することも重要になります。
3. [アプリケーション：データバッファを組み合わせた 4 チャンネル ADC 測定](#) を使って ADC を設定します
4. [技法：Data Buffer の使い方](#) を使って Data Buffer を設定します。
5. Math Core を Subtractor → Multiplier に設定します。

差動モードでは ADC に $V_{ref}/2$ （デジタル形式で 8192 に相当）の定数オフセットが生じるため、実際の測定電流値を得るには、まず第 2 チャンネルから 8192 のオフセットを差し引く必要があります。その後、Math Core が電圧値と電流値を乗算します。最大電流値（8192）と最大電圧値（16384）の乗算結果は 16 ビットを超えるため、バッファにデータを正しく格納するには、結果を 12 ビット右シフト（ 2^{12} で除算に相当）する必要があります。得られた電力値は次の式で変換できます：

$$P = X * 4096 * \left(\frac{1.62 * 0.81 * Gain}{16384 * 8192} \right) \quad X = \text{Buffer 1 の値}$$


アプリケーション：データバッファを組み合わせた 4chADC 測定

[デザインファイル
Download](#)


このアプリケーションは、SLG47011 の 4 チャンネル ADC とデータバッファを組み合わせて測定を行うように設定する方法を紹介します。

必要なコンポーネント

- SLG47011



GreenPAK 回路図




設計手順

1. ADC ([技法：ADC のチャンネル間の遅延](#); [ADC キャリブレーション手順](#)), PGA (技法：PGA の各種モード)、CNT2/DLY2 を追加し設定します。
2. Data Buffer 0, 1, 2, 3 (技法：Data Buffer の使い方) Moving Average に設定し、すべての Data Buffer と ADC を接続します。
3. 各チャンネルの測定電圧値は I2C を使用して Data Buffer から読み取ることができます。

各データバッファは 16 ビットの入力および出力データバスを持ち、ワード長は 16 ビットです。ただし、ADC の出力分解能は 8 ビット、10 ビット、12 ビット、または 14 ビットと異なる場合があります。データアライメントについては、ADC は LSB または MSB の 2 つのオプションを提供します。LSB アライメントを選択した場合、データはバッファ内のワードの最初の 8、10、12、または 14 ビットに書き込まれます。MSB を選択した場合、データは解像度に応じてビット D6、D4、D2、または D0 から書き込まれます。10 ビットワードをデータバッファに書き込む例を以下に示します。

10 ビット ADC 分解能でバッファに word を書き込む例




アプリケーション：アナログ-パラレル変換器

デザインファイル
Download


このアプリケーションでは、SLG47011 を 10 ビット ADC-パラレル変換器の例として構成しています。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. [アプリケーション：ADC ON/OFF 機能](#) を使って ADC を有効にします。
2. ADC のデータアライメントとメモリーテーブルのメモリー切り捨てにおいて LSB を設定する。
3. ADC からのデータを複製するようメモリーテーブルを設定する。
4. Width Converter を 12→12 モードに設定する。10 ビットのアナログ-パラレル変換では、12 出力のうち 10 出力のみが使用される


技法：MathCore の使い方

この技法は、SLG47011 などの Math Core を搭載した GreenPAK デバイ스에適用されます。Math Core は、加算、減算、乗算、除算（循環シフト）の 4 つの数学演算およびそれらの組み合わせを実行できます。

演算の動作

4 つのモード

- 乗算器モード ($\text{Math_OUT} = K * X$)
- 加算器/減算器モード ($\text{Math_OUT} = A + B$ or $\text{Math_OUT} = A - B$)
- 乗算器 + 加算器/減算器モード ($\text{Math_OUT} = K * X + B$ or $\text{Math_OUT} = K * X - B$ function)
- 加算器/減算器 + 乗算器モード ($\text{Math_OUT} = (A + B) * K$ or $\text{Math_OUT} = (A - B) * K$)



- 乗算器モードでは、乗算器/シフトユニットの「K」入力と「X」入力に供給された 2 つの入力値を乗算することで出力が得られます。2 つの 16 ビット数値を乗算すると 32 ビットの結果が生成されるため、データバス幅と互換性のある 16 ビット値に変換するには循環シフト演算が必要です。
- 加算器/減算器モードでは、出力は加算器/減算器ユニットの「A」および「B」入力に供給された 2 つの入力値の和または差から導出されます。
- 乗算器 + 加算器/減算器モードでは、演算は 2 段階で実行されます。まず、乗算器/シフトの「K」入力と「X」入力の値が乗算されます。次に、第二段階として、乗算器/シフトからの結果値（F_out）が加算器/減算器ユニットの「A」入力に送られ、「B」入力の値に加算または減算されます。このモードでは、乗算器/シフトの出力（F_out）が自動的に加算器/減算器ユニットの「A」入力のソースとして割り当てられます。
- 加算器/減算器 + 乗算器モードも 2 段階のプロセスに従います。最初に、加算器/減算器ユニットの「A」入力と「B」入力の 2 つの入力値の和または差が計算されます。その結果値（Y_out）は、乗算器の「X」入力に供給され、「K」入力の値と乗算されます。このモードでは、加算器/減算器ユニットの出力（Y_out）は、乗算器/シフトユニットの「A」入力のソースとして自動的に指定されます。

いずれかの演算結果が最大 16 ビット値（0xFFFF）を超える場合、出力値は 0xFFFF に設定されます。

MathCore は負の数値を扱いません。入力「A」の値が入力「B」の値より小さい場合（つまり、減算の結果が 0 未満の場合）、出力値は 0x0000 となります。


アプリケーション：周波数通倍器

[デザインファイル
Download](#)


本アプリケーションでは、SLG47011 を複数のバリエーションを持つ周波数通倍器の例として構成しています。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. メモリテーブルを設定し、Math Core からのデータを複製します（例：Math Core 出力 = 399、Memory Table 出力 = 399）。Data Buffer1 は、Math Core からの結果を Memory Table のアドレスに変換するために使用されます。
2. メモリテーブルから CNT9/DLY9 のカウンタデータを設定します。
3. データバッファ 0 で CNT11/DLY11 を設定します。データバッファ 0 は、CNT11/DLY11 で計測したデータを Math Core 入力へ転送するために使用されます。
4. [技法：MathCore の使い方](#)を使って MathCore を設定します。

CNT11/DLY11 は入力周波数を計測し、Math Core は取得した値を数学的に処理します。周波数を乗算するには右シフト演算を、除算には乗算を使用する。

例えば、周波数を 2 倍にするには、右シフト = 1（2 で除算することに相当）を設定する必要があります。したがって、CNT11/DLY11 カウンタデータが 240 の場合、Math Core による処理後、120 の値が得られ、CNT9/DLY9 に書き込まれます。結果として、出力周波数は 2 倍になります。


アプリケーション：算術演算 $f(x)=kx+b$

デザインファイル
Download


これらのアプリケーションは、SLG47011V 上に実装された電圧監視システムの設計とシミュレーションについて説明します。この設計により、入力電圧を測定し、ADC を用いてデジタル値に変換し、結果を数学的に処理 ($K \times X + B$) することが可能です。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. PGA ブロックを設定し、入力電圧信号 (V_{in}) をバッファリングして後ろの処理に入力します。(PGA 設定の詳細は [技法：PGA の各種モード](#) を参照)
2. バッファリングされた信号を ADC ブロックに接続し、シングルエンドモードで 12 ビット分解能で動作するように設定します。
3. ADC クロックソースを内部発振器で有効化し、選択したサンプリングレートに関わらず安定した正確な変換結果を確保するためサンプリング時間を設定します。
4. MathCore を設定し、数学演算 $Result = K \times X + B$ を実装します。([技法：Math Core の使い方](#) を参照)
5. Math Core 設定で乗数係数(K)を 3、オフセット値(B)を 100 に設定します。
6. Math Core からの処理結果を保存するため、Data Buffer ブロックを追加します ([技法：Data Buffer の使い方](#) を参照) バッファが次の値処理準備完了を監視するため、GPIO ピン (例：PIN 6) をデジタル出力として設定します。


アプリケーション：メモリテーブル付き ADC（ストレージモード）

デザインファイル
Download


このプロジェクトは GreenPAK Designer で実装され、ストレージモードにおけるメモリテーブル付き ADC の使用例を示します。主な目的は入力アナログ信号をデジタル化し、その値をメモリテーブルに保存することです。

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. アナログ入力信号を設定します。入力電圧範囲を設定し、ADC 変換のサンプリングレートを定義します。
外部電源 ON/OFF 制御については [アプリケーション：ADC ON/OFF 機能](#) を参照してください。
2. PGA を mode 6 に設定します。([技法：PGA の各種モード](#) を参照ください。)
3. ADC 値をメモリテーブルに格納するよう設定します。ストレージモードのメモリテーブルを使用してデジタル変換値を保存します。
4. I2C を使用して保存された値を読み取り、新規データが利用可能になったことを示すデータレディピン (PIN 14) を実装します。

注記：ADC は、変換開始入力 LOW になるまで信号のサンプリングを継続します。変換開始入力の HIGH から LOW への遷移後、ADC は現在のサンプリングシーケンスを完了し、その後停止します（サンプリング処理は、設定されたサイズのメモリテーブル全体が ADC サンプルで埋まって初めて停止します）。ADC にはデータレディ出力があり、ADC がアイドル状態のときは HIGH に設定され、変換処理中は LOW に設定され、ADC が現在のチャンネルのサンプリングを完了したときは高レベルパルスとなります。連続変換動作時における ADC データレディパルスの持続時間は、少なくとも 1ADC クロック周期分です。

技法：マルチチャネル DCMP

SLG47011 デバイスは、最大 4 つの入力チャネル間で周期的な比較を実行可能な 16 ビットマルチチャネルデジタルコンパレータ (DCMP) を提供し、出力は 4 つの独立した出力チャネルにラッチされます。DCMP は 2 つの動作モードをサポートし、選択可能な入力ソース、ヒステリシス制御、同期オプションで構成できます。

入力チャネルとソース

入力チャネルと入力源 4 つの DCMP チャネルそれぞれに、特定の正入力源と負入力源を設定可能です。

マルチチャネル DCMP の 4 つの正入力それぞれに対して選択可能な入力源は以下の通りです：

- Memory Table output
- MathCore output;
- Data Buffer 0-3 outputs

固定レジスタ値 (チャネルごとの固定閾値)。

- 選択可能な負の入力
- Data Buffer 0-3 outputs;
- 固定レジスタ値

ヒステリシスモード：

DCMP は各チャネルごとに 16 ビットの

ヒステリシス値を設定可能です。利用可能なヒステリシスモードは 2 種類あります：

通常ヒステリシスモード：有効時、マルチチャネル DCMP はヒステリシス機能付きアナログコンパレータとして動作します

- 出力は、 $In+ > (In- + \text{ヒステリシス})$ のときに LOW から HIGH へ遷移します。
- 入力 $In+$ が $In-$ 以下になると、出力は HIGH から LOW へ遷移します。

オフセット加算モード：

このモードでは、入力 $In+$ は常に (入力 $In- + \text{ヒステリシス}$) 値と比較されます。

- 出力は、 $In+ > (In- + \text{ヒステリシス})$ のときに LOW から HIGH へ遷移します。
- 入力 $In+$ が $In-$ 以下になると、出力は HIGH から LOW へ遷移します。

ユーザーは 'より大きい' > output の代わりに 'equal' = DCMP output と選択することができます。このオプションは各チャネルごとに選択されます。この機能はオフセット加算モードでのみ利用可能であり、その定義は以下の通りです：

$In+ = (In- + \text{ヒステリシス})$ のとき High 論理レベルが発生します。


$In+ < (In- + \text{ヒステリシス})$ または $In+ > (In- + \text{ヒステリシス})$ の場合、Low 論理レベルが発生します。

DCMP 動作モード：

DCMP は比較の実行方法を制御する異なるモードを提供します。

連続モード：DCMP はイネーブル信号を受信後、入力データを継続的に比較します。イネーブル信号が解除されると比較を終了します。

シーケンス変換モード (イネーブル信号で起動)：イネーブル信号が LOW から HIGH に遷移すると、チャネルシーケンス上で比較が実行されます。イネーブル信号を再適用することで新たな比較を開始できます。



バッファレディ信号起動シーケンス変換モード：バッファレディ信号（またはメモリテーブルデータレディ信号）が LOW から HIGH に遷移した際に比較を実行します。ADC やメモリバッファからのデータ処理に有用です。

注記：DCMP はリセット入力によりリセット可能。これにより出力チャンネル（OUT0-OUT3）とデータレディ出力がクリアされ、進行中の比較が中止され、DCMP が初期状態に復帰します


技法：SPI でのデータの読み出し/書き込み

SLG47011 の SPI（シリアル周辺機器インターフェース）は、GreenPAK デバイスと外部マイクロコントローラまたは周辺機器との間で高速通信インターフェースを提供します。読み取りと書き込みの両方の操作をサポートし、制御、監視、設定タスクのためのシームレスなデータ転送を可能にします

SPI インターフェースと動作条件

SLG47011 の SPI マクロセルはスレーブモードで動作し、以下の信号を使用します：

- nCS（チップセレクト）－ LOW に引かれると SPI 通信を有効化します。
- CLK（クロック）－ データ転送を同期化します。
- MOSI（マスターアウトスレーブイン）－ マスターから SLG47011 へのデータを伝送します。
- MISO（マスターインスレーブアウト）－ SLG47011 からマスターへのデータを送信します。




SPI クロックの極性と位相 (CPOL, CPHA)

The SLG47011 は CPOL（クロック極性）と CPHA（クロック位相）の SPI モードをサポートしています。


CPOL	CPHA	アイドル状態でのクロック極性	データキャプチャエッジ	データシフトエッジ
0	0	Logic Low	Rising (LOW → HIGH)	Falling (HIGH → LOW)
0	1	Logic Low	Falling (HIGH → LOW)	Rising (LOW → HIGH)
1	0	Logic High	Falling (HIGH → LOW)	Rising (LOW → HIGH)
1	1	Logic High	Rising (LOW → HIGH)	Falling (HIGH → LOW)

CPHA = “0” の場合、クロックの立ち上がりエッジ（最初のエッジ）でサンプリングが行われます。一方、CPHA = “1” の場合、クロックの立ち上がりエッジか立ち下がりエッジかを問わず、クロックの立ち下がりエッジ（2 番目のエッジ）でサンプリングが行われます。CPHA = “0” の場合、データは最初のクロックサイクルの半周期前に安定している必要があることに注意してください。SPI スレーブのレジスタへの書き込みでは、最初に書き込みビットが送信されます。次にレジスタアドレス（0xA202）が送信され、その後データ（MSB）が続きます。SPI スレーブのレジスタを読み出す場合、最初にリードビットを送信し、次にレジスタアドレス（0x2202）を送信します。スレーブは MISO が接続された際にレジスタの内容を返します。上記の例ではレジスタ長が 8 ビットであるため、マスターには 8 ビットのデータが返されます。

注：SPI 書き込みコマンドにはバリエーションが存在するため、使用前にデバイスのデータシートを参照することが重要です。



SPI スレーブ上のレジスタに書き込みを行うには、最初の書き込みビットを最初に送信します。その後、レジスタアドレス(0xA202)を送信し、その後データ(MSB)が送信されます。



SPI スレーブ上のレジスタを読み取るには、最初の読み取りビットが最初に送信され、その後にレジスタアドレス (0x2202) が送信されます。MISO が接続されると、スレーブはレジスタの内容を返します。上記の場合、レジスタは 8 ビット長なので、8 ビットのデータがマスターに戻されます。

注：SPI 書き込みコマンドにはバリエーションが存在するため、使用前にデバイスのデータシートを確認することが重要です。


技法：PGA の各種モード

この技術は、SLG47011 を含むプログラマブル・ゲイン・アンプ（PGA）を搭載した GreenPAK デバイスに適用されます。PGA は ADC による変換前に微弱なアナログ信号を増幅し、ゲイン選択と入力構成の柔軟性を提供します。

SPI インターフェースと動作条件

SLG47011 の PGA は複数のモードをサポートしており、ユーザーは異なる信号タイプや増幅ニーズに合わせて設定できます。これらのモードには以下が含まれます：

1. シングルエンドモード – PGA はグラウンドを基準とした信号を増幅し、直接電圧測定に有用です。
2. 差動モード – PGA は 2 つの入力信号間の電圧差を増幅し、コモンモードノイズを低減します。
3. 疑似差動モード – 差動モードに類似していますが、一方の入力は内部で基準電圧に固定されます。



PGA コンフィグレーションモード

適切なモードの選択

- ・ モード 1a, 1b：高信号レベルのソース、または低サンプリング周波数で中程度の精度が要求される場合に使用します。
- ・ モード 2（シングルエンドモード）：高入力インピーダンス PGA（HiZ）が必要で、厳密な精度要求がない場合に適しています。
- ・ モード 3（差動モード）：差動信号に推奨されるモード。最小オフセットと高入力インピーダンスを提供。ノイズ環境下での信号測定や、コモンモード信号除去が重要なセンサー用途に最適；
- ・ モード 4（疑似差動モード）：拡張コモンモード電圧範囲を備えた疑似差動モード。モード 2 の代わりに用いることで精度向上とノイズ耐性強化が可能；
- ・ モード 5a, 5b：低入力インピーダンスかつ基準電圧 $V_{REF}/2$ の差動増幅器（モード 5a：シングルエンド出力、モード 5b：差動出力）
- ・ モード 6（バッファモード）：SAR ADC の基本推奨モード。信号源への負荷を最小限に抑えます。

適切なモードを選択することで、ユーザーはアプリケーションにおける信号の完全性と ADC の精度を最適化できます。

技法：Data Buffer の使用

SLG47011 などの GreenPAK デバイスに適用されるデータバッファは、ADC 測定値やその他のデータを一時的に保存し、処理、平均化、転送を行います。

Data Buffer 機能

SLG47011 には 4 つの独立した 8 ワード（16 ビット）データバッファが搭載されており、3 つのモードを備えています：

1. ストレージモード



バッファをデジチェーン接続することで、ストレージ容量を 8 ワードから 32 ワードに拡張可能。大規模なデータウィンドウを必要とするアプリケーションに有用です。

デジチェーン構成では、データバッファ 0 の出力がデータバッファ 1 の入力に接続され、内部接続によりシームレスなデータ転送が保証されます；

効率化のため、接続マトリクスをバイパスし、前のバッファの READY 信号によって直接次のバッファの LOAD 信号をトリガーできます。

2. 移動平均モード

移動平均モードは、直近 N サンプルの平均を計算することで信号変動を平滑化します。



4096 相当サンプルの平均化のためのデジチェーン接続

- ・新しいサンプルが追加されるたびに、平均値が動的に更新されます；
- ・4 つのデータバッファを連結することで、最大 4096 サンプル相当の平均化が可能です；
- ・デジチェーン接続では、X クロック周期ごとに次のバッファの LOAD 信号がトリガーされます。ここで X は前のバッファの長さです

3. オーバーサンプリングモード

オーバーサンプリングモードは、複数のサンプルを蓄積し平均化することで ADC の分解能を向上させます。

- ・14 ビット ADC はオーバーサンプリングにより 15 ビット分解能を達成できる。2 つのチェーンバッファにより分解能をさらに 16 ビットまで向上させられる。これは各データバッファが分解能に+1 ビットを追加することを意味します。

- ・バッファ長は 4 ワードまたは 8 ワードで利用可能

4 ワードバッファ：4 サンプルを加算後、2 で除算

8 ワードバッファ：8 サンプルを加算後、4 で除算

- ・他のモードと同様に、デジチェーン接続をサポートしており、接続マトリクスを経由した余分なルーティングなしにシームレスなデータフローを保証します。

構成と最適化

レジスタ駆動型。データは新しいサンプルに書き込まれます。

SPI/I2C 読み取り。オーバーフローは割り込み/停止を引き起こします。

必要に応じてモードを選択：ノイズフィルタリング、高分解能、または生データを記録します。

適切なバッファ使用は信号安定性を向上させ、ノイズを低減し、データ取得を改善します。


アプリケーション：ADC ON/OFF 機能

デザインファイル
Download


SLG47011 デバイスにおけるアナログ-デジタル変換器（ADC）の適切な電源投入、初期化、およびシャットダウンシーケンスを確保することは、安定した動作、信頼性の高いサンプリング、最小限の測定誤差を実現するために極めて重要です。本アプリケーションノートでは、ADC の電源シーケンスを効率的に管理するための構造化された実装方法を提供します

必要なコンポーネント

- SLG47011



GreenPAK 回路図



設計手順

1. PWR UP 入力信号をピン 6 に、V_{in} をピン 7 に接続する
2. CNT5/DLY5、CNT6/DLY6、CNT7/DLY7 を使用して ADC 変換遅延を設定する
3. CNT5/DLY5、CNT7/DLY7 を使用して ADC 起動遅延を設定する
4. CNT7/DLY7 を使用して ADC オフ遅延を設定する。
5. 移動平均モード用のデータバッファを設定する ([技法：Data Buffer の使い方](#) を参照)。
6. PGA をモード 6（シングルエンド入力のバッファモード）に設定する ([技法：PGA 各種モード](#) 参照)

THE CALCULATION PART

1. $CNT5 / DLY5 = \frac{ADC_{clocks}}{F_{base}} + t_{V_{ref}} + t_{delay_{min}}$
2. $CNT6 / DLY6 = t_{V_{ref}} + t_{SC}$
3. $CNT7 / DLY7 = n_{cycles} \cdot t_{ADC_{clock}} = n_{CH} \cdot n_{Sample \text{ per } CH} \cdot t_{ADC_{clock}}$

$ADC_{clocks} = 6415$; $F_{base} = 20\text{MHz}$ - 選択したベースの周波数 (発振器 1 もしくは 内部回路の出力信号)

$t_{V_{ref}} = 60\mu\text{s}$ - V_{ref} パワーアップ時間; $t_{delay_{min}} = 20\mu\text{s}$ - 最小遅延時間;

t_{SC} - システムキャリブレーション時間 (11.3 ADC Offset Calibration 参照);

n_{cycles} - 電源をオフにするか省電力モードに入るまでに必要なサイクル数;

$n_{CH} = 1 \dots 4$ - アクティブなチャンネル数; $n_{Sample \text{ per } CH} = 1 / 2 / 4 / 8$ - チャンネルごとのサンプル数

$t_{\text{ADC}_{\text{clock}}}$ – 単一の ADC クロックサンプルの持続時間.

注記：計算値は最小必要レイテンシ値を示しています。設計上、性能を確保するためこれらの値は 2.5 倍に増幅されました


技法：ADC のチャンネル間の遅延

この技術は SLG47011 に適用されます。本デバイスの ADC は複数のチャンネルを順次サンプリングできますが、正確なサンプリングを確保するには、チャンネル切り替え間の遅延が必要となる場合があります。

正確なサンプリングのためのセトリング遅延

チャンネルを切り替える際、入力信号は残留電荷の影響とプログラマブル・ゲイン・アンプ（PGA）内のゲイン・セトリングにより、安定化するのに時間を要します。このため、SLG47011 にはチャンネル間の遅延機能が組み込まれており、チャンネル切り替え間の遅延を制御します。

デフォルトでは、この遅延は 7ADC クロックサイクル（レジスタ値が 0 の場合）に設定されていますが、安定化のための時間をより多く確保するため、最大 65535 サイクルまで延長可能です。



ADC のチャンネル間遅延設定

チャンネル間の遅延設定

遅延値は、次のチャンネル変換が開始されるまでの ADC クロックサイクル数を定義します。値を大きくすると信号安定性は向上しますが、全体のサンプリングレートは低下します。

最適な遅延は以下に依存します：

- ・ PGA ゲイン設定（ゲインが高いほどセトリング時間が長くなる場合があります。詳細は[技法：PGA の各種モード](#)を参照）
- ・ 信号源のインピーダンスはセトリング時間に影響し、インピーダンスが高いほどセトリングが遅くなります。
- ・ ADC 変換の要求精度

遅延を調整するには、デバイス設定インターフェースを介してチャンネル間の遅延に希望の値を書き込みます。これにより、各チャンネルが次の変換前に安定化する十分な時間を確保でき、測定精度が向上します。

Revision History

Revision	Date	Description
1.30	Dec 16, 2025	第 2 章 順序論理 追加： 高度な電圧監視パワーシーケンサー 第 9 章 高度なアナログ機能 更新： アプリケーション：オペアンプを使用した可変アクティブフィルタ アプリケーション：可変反転オペアンプ アプリケーション：可変非反転オペアンプ アプリケーション：計測用アンプ アプリケーション：オペアンプを使用した電圧フォロワ アプリケーション：オペアンプおよび N チャネル FET を使用した電流シンク アプリケーション：オートトリム アプリケーション：オペアンプおよび P チャネル FET を使用した電流源 アプリケーション：オペアンプを使用した電圧レギュレータ 技法：デジタル可変抵抗器とチョッパ ACMP を使用 アプリケーション：サンプルアンドホールド回路
1.20	June 30, 2025	第 1 章 基本ブロックと関数 更新： 技法：I2C アドレスの変更 第 7 章 電源管理 追加： 技法：リモートセンス機能 技法：LDO の説明 技法：ディレイマクロセル 技法：クラッシュシーケンスブロック 技法：GPIO 機能 技法：保護機能 技法：電源シーケンサーの説明 技法：SLG51002 HC LDO 自動バイパスモードの説明 技法：SLG51002、SLG51003 I2C 制御コードの選択 技法：SLG5100x デバイス割り込み要求ブロック アプリケーション：SLG51002 を使用した 2 つの独立したシーケンスのシナリオ アプリケーション：シーケンサーで 2 台のカメラに電源を供給および SLG51000C の 2 つのシナリオ アプリケーション：再プログラミングなしでの SLG51002/3 I2C アドレス設定

		第9章 高度なアナログ機能 追加： アプリケーション：入力電圧の最大点を見つける 技法：SLG47011でのパワーコントローラの使用 アプリケーション：メモリテーブルを用いた波形ジェネレータ 追加 技法：ADC キャリブレーション手順 アプリケーション：メモリテーブルを用いた信号ジェネレータ アプリケーション：MathCore による信号変調（PWM） アプリケーション：MathCore による信号変調 アプリケーション：DC 電力測定 アプリケーション：データバッファテーブルを使用した4チャンネルADC測定 アプリケーション：アナログからパラレル変換への変換 技法： MathCore の使用 アプリケーション：周波数乗算器 アプリケーション：算術演算 $f(x)=kx+b$ アプリケーション：ストレージモードでのメモリテーブル付きADC 技法：マルチチャンネル DCMP 技法：SPI 経由でのデータの読み書き 技法：PGA の異なるモード 技法：データバッファの使用 アプリケーション：ADC ON/OFF 機能 技法：チャンネル間のADC遅延
1.00	Sep 17, 2019	初版