

用户手册

78K0/Kx2

8 位单片微控制器

78K0/KB2: μ PD78F0500A, 78F0501A, 78F0502A, 78F0503A, 78F0503DA,
78F0500A(A), 78F0501A(A), 78F0502A(A), 78F0503A(A)
78K0/KC2: μ PD78F0511A, 78F0512A, 78F0513A, 78F0514A, 78F0515A, 78F0513DA, 78F0515DA,
78F0511A(A), 78F0512A(A), 78F0513A(A), 78F0514A(A), 78F0515A(A)
78K0/KD2: μ PD78F0521A, 78F0522A, 78F0523A, 78F0524A, 78F0525A, 78F0526A, 78F0527A, 78F0527DA,
78F0521A(A), 78F0522A(A), 78F0523A(A), 78F0524A(A), 78F0525A(A), 78F0526A(A), 78F0527A(A)
78K0/KE2: μ PD78F0531A, 78F0532A, 78F0533A, 78F0534A, 78F0535A, 78F0536A, 78F0537A, 78F0537DA,
78F0531A(A), 78F0532A(A), 78F0533A(A), 78F0534A(A), 78F0535A(A), 78F0536A(A), 78F0537A(A)
78K0/KF2: μ PD78F0544A, 78F0545A, 78F0546A, 78F0547A, 78F0547DA,
78F0544A(A), 78F0545A(A), 78F0546A(A), 78F0547A(A)

μ PD78F0503DA, 78F0513DA, 78F0515DA, 78F0527DA, 78F0537DA, and 78F0547DA 具有片上调试功能。

大规模生产时不要使用本产品，因为在使用片上调试功能后，从闪存可重写的次数受到限制这一点来看，它的可靠性不能保证。NEC Electronics 不接受对于本产品的任何投诉。

[备忘录]

① 输入引脚处的电压波形

输入噪音或一个反射波引起的波形失真可能导致错误发生。如果由于噪音等的影响使CMOS设备的输入电压范围保持在 $V_{IL}(\text{MAX})$ 和 $V_{IH}(\text{MIN})$ 之间，设备可能发生错误。在输入电平固定时以及输入电平从 $V_{IL}(\text{MAX})$ 过渡到 $V_{IH}(\text{MIN})$ 时的传输期间，要防止散射噪声影响设备。

② 未使用的输入引脚的处理

CMOS设备的输入端保持开路可能导致误操作。如果一个输入引脚未被连接，则由于噪音等原因可能会产生内部输入电平，从而导致误操作。CMOS设备的操作特性与Bipolar或NMOS设备不同。CMOS设备的输入电平必须借助上拉或下拉电路固定在高电平或低电平。每一个未使用引脚都应该通过附加电阻连接到VDD或GND。如果有可能尽量定义为输出引脚。对未使用引脚的处理因设备而异，必须遵循与设备相关的规定和说明。

③ ESD防护措施

如果MOS设备周围有强电场，将会击穿氧化栅极，从而影响设备的运行。因此必须采取措施，尽可能防止静电产生。一旦有静电，必须立即释放。对于环境必须有适当的控制。如果空气干燥，应当使用增湿器。建议避免使用容易产生静电的绝缘体。半导体设备的存放和运输必须使用抗静电容器、防静电屏蔽袋或导电材料容器。所有的测试和测量工具包括工作台和工作面必须良好接地。操作员应当佩戴静电消除手带以保证良好接地。不能用手直接接触半导体设备。对于装配有半导体设备的PW板也应采取类似的静电防范措施。

④ 初始化之前的状态

在上电时MOS设备的初始状态是不确定的。在刚刚上电之后，具有复位功能的MOS设备并没有被初始化。因此上电不能保证输出引脚的电平，I/O设置和寄存器的内容。设备在收到复位信号后才进行初始化。具有复位功能的设备在上电后必须立即进行复位操作。

⑤ 电源开关顺序

在一个设备的内部操作和外部接口使用不同的电源的情况下，按照规定，应先在接通内部电源之后再接通外部电源。当关闭电源时，按照规定，先关闭外部电源再关闭内部电源。如果电源开关顺序颠倒，可能会导致设备的内部组件过电压，产生异常电流，从而引起内部组件的误操作和性能的退化。对于每个设备电源的正确开关顺序必须依据设备的规范说明分别进行判断。

⑥ 电源关闭状态下的输入信号

不要向没有加电的设备输入信号或提供I/O上拉电源。因为输入信号或提供I/O上拉电源将引起电流注入，从而引起设备的误操作，并产生异常电流，从而使内部组件退化。每个设备电源关闭时的信号输入必须依据设备的规范说明分别进行判断。

EEPROM是NEC Electronics Corporation的商标。

Windows和**WindowsNT**是Microsoft Corporation在美国及其他国家的注册商标和商标。

PC/AT是International Business Machines Corporation的商标。

HP9000系列**700**和**HP-UX**是Hewlett-Packard Company的商标。

SPARCstation是SPARC International, Inc.的商标。

Solaris和**SunOS**是Sun Microsystems, Inc.的商标。

SuperFlash®是 Silicon Storage Technology, Inc.的一个注册商标，已经在美国和日本等几个国家使用。

注意事项：该产品使用的SuperFlash®技术获得了Silicon Storage Technology, Inc.公司的授权。

- 本文档信息先于产品的生产周期发布。在最终生产前，产品参数可能会有变化，或者 NEC Electronics Corporation 根据自身的判断在生产前撤消产品。
 - 并非在每个国家都可获得全部型号的产品。请联系 NEC Electronics 销售代理，了解供货和其他相关信息。
 - 未经NEC Electronics的书面许可，不能对本文档复制。本文档出现的任何错误，NEC Electronics不承担责任。
 - 如果用户在使用本文档列出的 NEC Electronics 半导体产品或通过其他途径使用这些产品时，产生侵犯专利、版权以及其他侵犯第三方知识产权的行为，NEC Electronics 不承担责任。对于 NEC Electronics 及其他子公司的任何专利、版权以及其他知识产权，NEC Electronics 没有以许可、明示、暗示以及其他任何方式授权。
 - 文档中电路、软件和其他相关信息的描述，用来说明半导体产品操作和应用的例子。客户在使用这些电路、软件和信息时负全责。客户或第三方在使用这些电路、软件和信息时造成的损失，NEC Electronics不承担责任。
 - NEC Electronics尽力提高半导体产品的质量、可靠性和安全性，但请客户理解错误是不可能完全避免的。为了尽可能减少由于NEC Electronics半导体产品所带来的个人财产及人身安全（包括死亡）的风险，客户在设计过程中应加强安全措施，如容错、耐火性和自检等。
 - NEC Electronics产品分为以下三个质量等级：
 - “标准”、“专业”、“特级”。“特级”质量等级仅用于客户定制的半导体产品。一种半导体产品的应用主要依据它的质量等级。客户在使用某种半导体产品之前应先了解它的质量等级。
 - “标准”：计算机，办公设备，通信设备，测试设备，视频音频设备，家用电子产品，机械工具，个人电子设备和工业机器人
 - “专业”：运输设备（汽车，火车，轮船等），交通控制系统，防灾系统，反犯罪系统，安全设备和医疗设备（不是专用于生命救护的设备）
 - “特级”：飞机，航空设备，水下中继器，核反应堆控制系统，生命救护系统和用于生命救护的医疗设备等。除非在NEC Electronics规格书或规格手册中特别规定，一般的NEC Electronics产品的质量等级都是“标准”的。如果客户希望在不受NEC Electronics产品应用限制的条件下使用NEC Electronics半导体产品，必须先与NEC Electronics销售代理联系，以确定NEC Electronics是否支持该应用环境。
- （注释）
- （1）“NEC Electronics”在这里是指NEC Electronics Corporation和它的主要子公司。
 - （2）“NEC Electronics半导体产品”是指由NEC Electronics或为NEC Electronics开发和制造的半导体产品（如上述定义）。

引言

读者对象

本手册于适用那些希望了解 78K0/Kx2 系列微控制器扩展规格产品(μ PD78F05xxA)的功能，并设计开发应用系统和程序的工程师。
目标产品如下。

- 78K0/KB2 的扩展规格产品 (μ PD78F050xA):
 μ PD78F0500A, 78F0501A, 78F0502A, 78F0503A, 78F0503DA, 78F0500A(A),
78F0501A(A), 78F0502A(A), 78F0503A(A)
- 78K0/KC2 的扩展规格产品 (μ PD78F051xA):
 μ PD78F0511A, 78F0512A, 78F0513A, 78F0514A, 78F0515A, 78F0513DA,
78F0515DA, 78F0511A(A), 78F0512A(A), 78F0513A(A), 78F0514A(A),
78F0515A(A)
- 78K0/KD2 的扩展规格产品 (μ PD78F052xA):
 μ PD78F0521A, 78F0522A, 78F0523A, 78F0524A, 78F0525A, 78F0526A,
78F0527A, 78F0527DA, 78F0521A(A), 78F0522A(A), 78F0523A(A), 78F0524A(A),
78F0525A(A), 78F0526A(A), 78F0527A(A)
- 78K0/KE2 的扩展规格产品 (μ PD78F053xA):
 μ PD78F0531A, 78F0532A, 78F0533A, 78F0534A, 78F0535A, 78F0536A,
78F0537A, 78F0537DA, 78F0531A(A), 78F0532A(A), 78F0533A(A), 78F0534A(A),
78F0535A(A), 78F0536A(A), 78F0537A(A)
- 78K0/KF2 的扩展规格产品 (μ PD78F054xA):
 μ PD78F0544A, 78F0545A, 78F0546A, 78F0547A, 78F0547DA, 78F0544A(A),
78F0545A(A), 78F0546A(A), 78F0547A(A)

如果了解 78K0/Kx2 系列微控制器的常规产品(μ PD78F05xx)信息，参考下列手册。

文档名称	文档编号
78K0/KB2 用户手册	U17328E
78K0/KC2 用户手册	U17336E
78K0/KD2 用户手册	U17312E
78K0/KE2 用户手册	U17260E
78K0/KF2 用户手册	U17397E

目的	本手册用于帮助用户了解下面 组件 中描述的功能。
组件	78K0/Kx2 系列微控制器的扩展规格产品手册主要分为两个部分：手册和指令（通用 78K/0 系列）。

78K0/Kx2 用户手册 (本手册) - 引脚功能 - 内部模块功能 - 中断 - 其它内置外设功能 - 电子产品规范	78K/0 系列 用户手册 指令 - CPU 功能 - 指令集 - 指令扩展

手册使用方法	在阅读本手册前，读者应掌握电子工程、逻辑电路和微控制器等方面的一般知识。 - 如果使用本手册作为 78K0/Kx2 系列微控制器的扩展规格产品中的(A)级别产品手册： → 标准产品和(A)级别产品之间只有质量等级的差异。编号如下 - μPD78F050yA→ μPD78F050yA(A) (y = 0 ~ 3) - μPD78F051yA→ μPD78F051yA(A) (y = 1 ~ 5) - μPD78F052yA→ μPD78F052yA(A) (y = 1 ~ 7) - μPD78F053yA→ μPD78F053yA(A) (y = 1 ~ 7) - μPD78F054yA→ μPD78F054yA(A) (y = 4 ~ 7) - 如果读者要了解产品功能： → 请按目录顺序阅读本手册。 - 如何解释寄存器格式： → 括号中的位名在 RA78K0 中被定义为保留字，并且在 CC78K0 中直接通过#pragma sfr 定义为一个 sfr 变量。 - 如果读者希望了解某寄存器的详细信息： → 可参阅附录 C 寄存器索引。 - 如果读者希望了解 78K/0 系列指令的详细信息： → 可参阅78K/0 系列指令用户手册（U12326E）。

规定	数据规则: 数据的高位部分在左边，低位部分在右边 有效低电平表示法: ××× (在引脚和信号名称上划一条线) 注: 文中用注标注的相关术语的脚注 注意事项: 需要特别关注的信息 备注: 补充信息 数的表示法: 二进制 ... xxxx 或 xxxxB 十进制 ... xxxxx 十六进制 ... xxxxxH

相关文档

本手册中指出的相关文档可能包括了初级的版本，但未注明。

设备文档

文档名称	文档编号
78K0/Kx2 用户手册	本文档
78K0 系列指令用户手册	U12326E
78K0/Kx2 Flash 存储器编程(编程器)应用笔记	U17739E
78K0 微控制器自编程库类型 01 用户手册 [※]	U18274E
78K0 微控制器 EEPROM TM 仿真库类型 01 用户手册 [※]	U18275E

注 该文档为工程管理。如果了解详细情况，请联系 NEC 电子销售代表。

开发工具(软件)文档(用户手册)

文档名称		文档编号
RA78K0 Ver. 3.80 汇编包	操作	U17199E
	语言	U17198E
	结构化汇编语言	U17197E
CC78K0 Ver. 3.70 C 编译器	操作	U17201E
	语言	U17200E
SM+ 系统仿真器	操作	U17246E
	开放式外部用户接口规范	U17247E
ID78K0-QB Ver. 2.90 集成调试器	操作	U17437E
PM+ Ver. 6.00		U17178E

开发工具(硬件)文档 (用户手册)

文档名称	文档编号
QB-78K0KX2 在线仿真器	U17341E
QB-78K0MINI 片上调试仿真器	U17029E
QB-MINI2 带有编程功能的片上调试仿真器	U18371E

与 Flash 存储器编程相关的文档

文档名称	文档编号
PG-FP5 Flash 存储器编程器用户手册	U18865E
PG-FP4 Flash 存储器编程器用户手册	U15260E
PG-FPL3 Flash 存储器编程器用户手册	U17454E

注意事项 以上列出的相关文档可能在未通知的情况下被修改，在设计时请使用每个文档的最新版本。

其它文档

文档名称	文档编号
半导体选择指南—产品和封装—	X13769X
半导体设备安装手册	注
NEC 半导体设备质量等级	C11531E
NEC 半导体设备可靠性/质量控制系统	C10983E
半导体设备防静电 ESD 保护指南	C11892E

注 浏览“半导体设备安装手册”网站(<http://www.necel.com/pkg/en/mount/index.html>).

注意事项 以上列出的相关文档可能在未通知的情况下被修改，在设计时请使用每个文档的最新版本。

目录

第一章 概述	19
1.1 常规产品(μ PD78F05xx)和扩展规格产品(μ PD78F05xxA)之间的区别	19
1.1.1 标准产品和 (A) 级别产品的 Flash 存储器重写次数和保存时间	19
1.1.2 自编程库的处理时间.....	20
1.1.3 自编程库的中断响应时间.....	26
1.1.4 A/D 转换时间.....	29
1.2 特性	30
1.3 应用	31
1.4 订购信息	32
1.5 引脚配置(俯视图).....	35
1.5.1 78K0/KB2.....	35
1.5.2 78K0/KC2.....	37
1.5.3 78K0/KD2.....	40
1.5.4 78K0/KE2.....	41
1.5.5 78K0/KF2.....	43
1.6 引脚标识	44
1.7 框图	45
1.7.1 78K0/KB2.....	45
1.7.2 78K0/KC2.....	46
1.7.3 78K0/KD2.....	47
1.7.4 78K0/KE2.....	48
1.7.5 78K0/KF2.....	49
1.8 功能概述	50
第二章 引脚功能.....	53
2.1 引脚功能列表.....	53
2.1.1 78K0/KB2.....	54
2.1.2 78K0/KC2.....	57
2.1.3 78K0/KD2.....	60
2.1.4 78K0/KE2.....	63
2.1.5 78K0/KF2.....	67
2.2 引脚功能描述.....	71
2.2.1 P00 ~ P06 (端口 0).....	71
2.2.2 P10 ~ P17 (端口 1).....	72
2.2.3 P20 ~ P27 (端口 2).....	73
2.2.4 P30 ~ P33 (端口 3).....	74
2.2.5 P40 ~ P47 (端口 4).....	75
2.2.6 P50 ~ P57 (端口 5).....	76
2.2.7 P60 ~ P67 (端口 6).....	76
2.2.8 P70 ~ P77 (端口 7).....	77
2.2.9 P120 ~ P124 (端口 12).....	78

2.2.10 P130 (端口 13)	79
2.2.11 P140 ~ P145 (端口 14)	80
2.2.12 AVREF, AVSS, VDD, EVDD, VSS, EVSS	81
2.2.13 RESET	82
2.2.14 REGC	82
2.2.15 FLMD0	82
2.3 引脚 I/O 电路和未使用引脚的建议连接方式	83
第三章 CPU 结构	88
3.1 存储器空间	88
3.1.1 内部程序存储器空间	103
3.1.2 存储器 bank(仅限 μ PD78F05x6A, 78F05x7A 和 78F05x7DA (x = 2 ~ 4))	105
3.1.3 内部数据存储器空间	106
3.1.4 特殊功能寄存器 (SFR) 区域	107
3.1.5 数据存储器空间寻址	107
3.2 处理器寄存器	116
3.2.1 控制寄存器	116
3.2.2 通用寄存器	120
3.2.3 特殊功能寄存器(SFRs)	121
3.3 指令地址寻址	127
3.3.1 相对寻址	127
3.3.2 立即寻址	128
3.3.3 表间接寻址	129
3.3.4 寄存器寻址	130
3.4 操作数地址寻址	130
3.4.1 隐含寻址	130
3.4.2 寄存器寻址	131
3.4.3 直接寻址	132
3.4.4 短直接寻址	133
3.4.5 特殊功能寄存器(SFR)寻址	134
3.4.6 寄存器简介寻址	135
3.4.7 基址寻址	136
3.4.8 基址变址寻址	137
3.4.9 堆栈寻址	138
第四章 存储器 BANK 选择功能 (仅限于 μ PD78F05x6A, 78F05x7A 和 78F05x7DA (x = 2 ~ 4))	139
4.1 存储器 Bank	139
4.2 存储器空间的不同表示	140
4.3 存储器 Bank 选择寄存器(BANK)	141
4.4 选择存储器 Bank	142
4.4.1 存储器 bank 之间的关联值	142
4.4.2 存储器 bank 之间的转移指令	144
4.4.3 存储器 bank 之间的子程序调用	146
4.4.4 通过中断将指令转向存储器 bank 区域	148

第五章 端口功能	150
5.1 端口功能	150
5.2 端口配置	154
5.2.1 端口 0	155
5.2.2 端口 1	166
5.2.3 端口 2	172
5.2.4 端口 3	174
5.2.5 端口 4	177
5.2.6 端口 5	179
5.2.7 端口 6	180
5.2.8 端口 7	184
5.2.9 端口 12	186
5.2.10 端口 13	189
5.2.11 端口 14	190
5.3 控制端口功能的寄存器	194
5.4 端口功能操作	211
5.4.1 写入 I/O 端口	211
5.4.2 读取 I/O 端口	211
5.4.3 I/O 端口操作	211
5.5 使用复用功能时端口模式寄存器和输出锁寄存器的设置	211
5.6 端口寄存器 n (Pn) 的 1 位操作指令的注意事项	214
第六章 时钟发生器	215
6.1 时钟发生器功能	215
6.2 时钟发生器配置	216
6.3 控制时钟发生器的寄存器	219
6.4 系统时钟振荡器	230
6.4.1 X1 振荡器	230
6.4.2 XT1 振荡器	230
6.4.3 不使用副系统时钟	233
6.4.4 内部高速振荡器	233
6.4.5 内部低速振荡器	233
6.4.6 预分频器	233
6.5 时钟发生器操作	234
6.6 时钟控制	237
6.6.1 高速系统时钟控制	237
6.6.2 控制内部高速振荡时钟示例	240
6.6.3 控制副系统时钟示例	243
6.6.4 控制内部低速振荡时钟示例	245
6.6.5 CPU 和外部硬件所采用的时钟	246
6.6.6 CPU 时钟状态转换图	247
6.6.7 CPU 时钟切换之前的状况与切换之后的处理	254
6.6.8 CPU 时钟和主系统时钟切换所需的时间	255
6.6.9 时钟振荡停止前的状况	257
6.6.10 外部硬件与源时钟	258

第七章 16 位定时器/事件计数器 00 和 01	259
7.1 16 位定时器/事件计数器 00 和 01 的功能	259
7.2 16 位定时器/事件计数器 00 和 01 的配置	260
7.3 控制 16 位定时器/事件计数器 00 和 01 的寄存器	266
7.4 16 位定时器/事件计数器 00 和 01 的操作	278
7.4.1 间隔定时器操作.....	278
7.4.2 方波输出操作	281
7.4.3 外部事件计数器操作.....	284
7.4.4 清零&启动模式(通过 TI00n 引脚有效沿输入进入)下的操作	288
7.4.5 自由运行定时器操作.....	301
7.4.6 PPG 输出操作	310
7.4.7 单脉冲输出操作.....	314
7.4.8 脉冲宽度测量操作	319
7.5 TM0n 的特殊用途	327
7.5.1 TM0n 操作期间重写 CR01n.....	327
7.5.2 LVS0n 和 LVR0n 的设置	327
7.6 16 位定时器/事件计数器 00 和 01 的注意事项	329
第八章 8 位定时器/事件计数器 50 和 51	334
8.1 8 位定时器/事件计数器 50 和 51 的功能	334
8.2 8 位定时器/事件计数器 50 和 51 的配置	334
8.3 控制 8 位定时器/事件计数器 50 和 51 的寄存器	337
8.4 8 位定时器/事件计数器 50 和 51 的操作	343
8.4.1 用作间隔定时器.....	343
8.4.2 用作外部事件计数器.....	345
8.4.3 方波输出操作	346
8.4.4 PWM 输出操作	347
8.5 8 位定时器/事件计数器 50 和 51 的注意事项	351
第九章 8 位定时器 H0 和 H1	352
9.1 8 位定时器 H0 和 H1 的功能	352
9.2 8 位定时器 H0 和 H1 的配置	352
9.3 控制 8 位定时器 H0 和 H1 的寄存器	356
9.4 8 位定时器 H0 和 H1 的操作	362
9.4.1 间隔定时器/方波输出操作	362
9.4.2 PWM 输出操作	365
9.4.3 载波发生器操作 (仅用于 8 位定时器 H1)	371
第十章 钟表定时器	378
10.1 钟表定时器的功能	378
10.2 钟表定时器的配置	380
10.3 控制钟表定时器的寄存器	380
10.4 钟表定时器操作	382
10.4.1 钟表定时器操作.....	382
10.4.2 间隔定时器操作.....	382
10.5 钟表定时器注意事项	383

第十一章 看门狗定时器	384
11.1 看门狗定时器的功能	384
11.2 看门狗定时器的配置	385
11.3 控制看门狗定时器的寄存器	386
11.4 看门狗定时器的操作	387
11.4.1 看门狗定时器操作的控制.....	387
11.4.2 看门狗定时器溢出时间的设置.....	388
11.4.3 看门狗定时器窗口打开周期的设置	389
第十二章 时钟输出/蜂鸣器输出控制器	391
12.1 时钟输出/蜂鸣器输出控制器的功能	391
12.2 时钟输出/蜂鸣器输出控制器的配置	392
12.3 控制时钟输出/蜂鸣器输出控制器的寄存器	392
12.4 时钟输出/蜂鸣器输出控制器的操作	396
12.4.1 时钟输出操作.....	396
12.4.2 蜂鸣器输出操作	396
第十三章 A/D 转换器	397
13.1 A/D 转换器功能	397
13.2 A/D 转换器配置	398
13.3 A/D 转换器使用的寄存器.....	400
13.4 A/D 转换器操作	408
13.4.1 A/D 转换器的基本操作.....	408
13.4.2 输入电压和转换结果.....	409
13.4.3 A/D 转换器操作模式	411
13.5 A/D 转换器特征表的阅读方法.....	413
13.6 A/D 转换器注意事项	415
第十四章 串行接口 UART0	419
14.1 串行接口 UART0 的功能	419
14.2 串行接口 UART0 的配置	420
14.3 控制串行接口 UART0 的寄存器.....	423
14.4 串行接口 UART0 的操作	428
14.4.1 操作停止模式.....	428
14.4.2 异步串行接口(UART)模式	429
14.4.3 专用波特率发生器	435
14.4.4 波特率的计算.....	436
第十五章 串行接口 UART6	440
15.1 串行接口 UART6 的功能	440
15.2 串行接口 UART6 的配置	444
15.3 控制串行接口 UART6 的寄存器.....	447
15.4 串行接口 UART6 的操作	456
15.4.1 操作停止模式.....	456
15.4.2 异步串行接口(UART)模式	457

15.4.3 专用波特率发生器	470
15.4.4 波特率的计算	472
第十六章 串行接口 CSI10 和 CSI11	477
16.1 串行接口 CSI10 和 CSI11 的功能.....	477
16.2 串行接口 CSI10 和 CSI11 的配置.....	478
16.3 控制串行接口 CSI10 和 CSI11 的寄存器.....	480
16.4 串行接口 CSI10 和 CSI11 的操作.....	486
16.4.1 操作停止模式	486
16.4.2 3 线串行 I/O 模式.....	487
第十七章 串行接口 CSIA0	499
17.1 串行接口 CSIA0 的功能.....	499
17.2 串行接口 CSIA0 的配置.....	500
17.3 控制串行接口 CSIA0 的寄存器.....	502
17.4 串行接口 CSIA0 的操作.....	511
17.4.1 操作停止模式	511
17.4.2 3 线串行 I/O 模式.....	512
17.4.3 带有自动发送/接收功能的 3 线串行 I/O 模式	517
第十八章 串行接口 IIC0.....	537
18.1 串行接口 IIC0 的功能.....	537
18.2 串行接口 IIC0 的配置.....	540
18.3 控制串行接口 IIC0 的寄存器.....	543
18.4 I ² C 总线模式功能.....	556
18.4.1 引脚配置	556
18.5 I ² C 总线定义和控制模式.....	557
18.5.1 起始条件	557
18.5.2 地址.....	558
18.5.3 发送方向指示	558
18.5.4 确认(ACK).....	559
18.5.5 停止条件	560
18.5.6 等待.....	561
18.5.7 取消等待	563
18.5.8 中断请求(INTIIC0)发生时序和等待控制.....	563
18.5.9 地址匹配检测方式	564
18.5.10 错误检测	564
18.5.11 扩展码.....	565
18.5.12 仲裁.....	566
18.5.13 唤醒功能	567
18.5.14 通信预约	568
18.5.15 注意事项	571
18.5.16 通信操作	572
18.5.17 I ² C 中断请求(INTIIC0)产生时序.....	580
18.6 时序图.....	601

第十九章 乘法器/除法器	608
19.1 乘法器/除法器的功能	608
19.2 乘法器/除法器的配置	608
19.3 控制乘法器/除法器的寄存器	612
19.4 乘法器/除法器的操作	613
19.4.1 乘法器操作	613
19.4.2 除法器操作	615
第二十章 中断功能	617
20.1 中断功能类型	617
20.2 中断源和配置	617
20.3 控制中断功能的寄存器	622
20.4 中断服务操作	643
20.4.1 可屏蔽中断响应	643
20.4.2 软件中断请求响应	645
20.4.3 中断嵌套服务.....	646
20.4.4 保持中断请求.....	649
第二十一章 按键中断功能	650
21.1 按键中断的功能	650
21.2 按键中断的配置	651
21.3 控制按键中断的寄存器	652
第二十二章 待机功能	653
22.1 待机功能和配置	653
22.1.1 待机功能.....	653
22.1.2 控制待机功能的寄存器	654
22.2 待机功能操作	656
22.2.1 HALT 模式.....	656
22.2.2 STOP 模式	661
第二十三章 复位功能	668
23.1 确认复位源的寄存器	678
第二十四章 上电清零电路	679
24.1 上电清零电路的功能	679
24.2 上电清零电路的配置	680
24.3 上电清零电路的操作	680
24.4 上电清零电路的注意事项	683
第二十五章 低电压检测电路	685
25.1 低电压检测电路的功能	685
25.2 低电压检测电路的配置	686
25.3 控制低电压检测电路的寄存器	686

25.4 低电压检测电路的操作	689
25.4.1 用于复位	690
25.4.2 用于中断	695
25.5 低电压检测电路的注意事项	700
第二十六章 选项字节	703
26.1 选项字节的功能	703
26.2 选项字节的格式	704
第二十七章 FLASH 存储器	708
27.1 内部存储器容量切换寄存器	708
27.2 内部扩展 RAM 容量切换寄存器	709
27.3 用 Flash 编程器写入数据	710
27.4 编程环境	711
27.5 通信模式	711
27.6 在线方式的引脚处理	713
27.6.1 FLMD0 引脚	714
27.6.2 串行接口引脚	714
27.6.3 RESET 引脚	716
27.6.4 端口引脚	716
27.6.5 REGC 引脚	716
27.6.6 其它信号引脚	717
27.6.7 供电电压	717
27.7 编程模式	718
27.7.1 控制 flash 存储器	718
27.7.2 Flash 存储器编程模式	718
27.7.3 选择通信模式	719
27.7.4 通信命令	720
27.8 安全设置	721
27.9 当使用 PG-FP4 时每个命令的执行时间(参考值)	723
27.10 通过自编程进行 Flash 存储器编程	725
27.10.1 引导交换功能	732
第二十八章 片上调试功能(仅限于 μPD78F05xxDA)	734
28.1 连接 QB-78K0MINI 或 QB-MINI2 到 μ PD78F05xxDA	734
28.2 QB-78K0MINI 和 QB-MINI2 使用的保留区域	736
第二十九章 指令集	737
29.1 操作列表使用规则	737
29.1.1 操作数标识符和标识方法	737
29.1.2 操作栏描述	738
29.1.3 标志操作栏的描述	738
29.2 操作列表	739
29.3 按寻址类型列出指令	747

第三十章 电器特性(标准产品)	750
第三十一章 电器特性((A)级别产品)	775
第三十二章 封装图	800
32.1 78K0/KB2	800
32.2 78K0/KC2	802
32.3 78K0/KD2	805
32.4 78K0/KE2	806
32.5 78K0/KF2	811
第三十三章 推荐焊接条件	813
第三十四章 等待注意事项	814
34.1 等待的注意事项	814
34.2 产生等待的外围硬件	815
附录 A 开发工具	817
A.1 软件包	821
A.2 语言处理软件	821
A.3 控制软件	822
A.4 Flash 存储器编程工具	823
A.4.1 当使用 flash 存储器编程器 FG-FP5, FL-PR5, FG-FP4, FL-PR4, PG-FPL3,和 FP-LITE3	823
A.4.2 当使用带有编程功能的片上调试仿真器 QB-MINI2	824
A.5 调试工具(硬件)	824
A.5.1 当使用在线仿真器 QB-78K0KX2 时	824
A.5.2 当使用片上调试仿真器 QB-78K0MINI 时	826
A.5.3 当使用具有编程功能的片上调试仿真器 QB-MINI2 时	827
A.6 调试工具(软件)	827
附录 B 目标系统设计的注解	828
附录 C 寄存器索引	835
C.1 寄存器索引 (按寄存器名称的字母顺序排列)	835
C.2 寄存器索引 (按寄存器符号的字母顺序排列)	839
附录 D 注意事项列表	843

第一章 概述

1.1 常规产品(μ PD78F05xx)和扩展规格产品(μ PD78F05xxA)之间的区别

本手册描述了 78K0/Kx2 系列微控制器的扩展规格产品(μ PD78F05xxA)的功能。

78K0/Kx2 系列微控制器的常规产品(μ PD78F05xx)和扩展规格产品之间的区别如下所述。

- 标准产品和(A)级别产品的 flash 存储器的重写次数和保存时间
- 自编程库的处理时间
- 自编程库的中断响应时间
- A/D 转换时间

备注 78K0/Kx2 系列微控制器的常规产品(μ PD78F05xx)，参考各自产品的手册。每种产品的手册名称和文档编号，参考概述。

1.1.1 标准产品和(A)级别产品的 flash 存储器的重写次数和保存时间

项目	常规产品 (μ PD78F05xx)	扩展规格产品(μ PD78F05xxA)	
重写次数(保存时间)	100 次(10 年)	当使用 flash 存储器编程器，且使用 NEC 电子提供的库 ^{注 1} 时	1,000 次(15 年)
		当使用 NEC 电子提供的 EEPROM 仿真库 ^{注 2} ，且重写的 ROM 容量为 4 KB 时	10,000 次(3 年)
		其它条件 ^{注 3}	100 次(10 年)

- 注**
1. 不包含 78K0/Kx2 Flash 存储器自编程用户手册(文档编号：U17516E)指定的示例库。
 2. 不包含 78K0/Kx2 EEPROM 仿真应用笔记(文档编号：U17517E)指定的示例程序。
 3. 包括使用 78K0/Kx2 Flash 存储器自编程用户手册(文档编号：U17516E) 指定的示例库以及 78K0/Kx2 EEPROM 仿真应用笔记(文档编号：U17517E) 指定的示例程序的情况。

1.1.2 自编程库的处理时间

(1) 常规产品(μ PD78F05xx) (1/3)

<1> 当使用内部高速振荡时钟且入口 RAM 位于短寻址区之外的范围

库 名称		处理时间(μs)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		4.25			
初始化库		977.75			
模式检测库		753.875		753.125	
Block blank 检测库		12770.875		12765.875	
Block 擦除库		36909.5	356318	36904.5	356296.25
字写入库		1214 (1214.375)	2409 (2409.375)	1207 (1207.375)	2402 (2402.375)
Block 校验库		25618.875		25613.875	
自编程结束库		4.25			
获取信息库	选项值: 03H	871.25 (871.375)		866 (866.125)	
	选项值: 04H	863.375 (863.5)		858.125 (858.25)	
	选项值: 05H	1024.75 (1043.625)		1037.5 (1038.375)	
设置信息库		105524.75	790809.375	105523.75	790808.375
EEPROM 写入库		1496.5 (1496.875)	2691.5 (2691.875)	1489.5 (1489.875)	2684.5 (2684.875)

<2> 当使用内部高速振荡时钟且入口 RAM 位于短寻址区内

库名称		处理时间(μ s)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		4.25			
初始化库		443.5			
模式检测库		219.625		218.875	
Block blank 检测库		12236.625		12231.625	
Block 擦除库		36363.25	355771.75	36358.25	355750
字写入库		679.75 (680.125)	1874.75 (1875.125)	672.75 (673.125)	1867.75 (1868.125)
Block 校验库		25072.625		25067.625	
自编程结束库		4.25			
获取信息库	选项值: 03H	337 (337.125)		331.75 (331.875)	
	选项值: 04H	329.125 (239.25)		323.875 (324)	
	选项值: 05H	502.25 (503.125)		497 (497.875)	
设置信息库		104978.5	541143.125	104977.5	541142.125
EEPROM 写入库		962.25 (962.625)	2157.25 (2157.625)	955.25 (955.625)	2150.25 (2150.625)

备注 括号中的值表示当写入的起始地址结构位于内部高速 RAM 之外的范围。

(1) 常规产品 (μ PD78F05xx) (2/3)

<3> 当使用高速系统时钟(X1 振荡或外部时钟输入)且入口 RAM 位于短寻址区之外的范围

库名称		处理时间(μs)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		34/f _{CPU}			
初始化库		49/f _{CPU} + 485.8125			
模式检测库		35/f _{CPU} + 374.75		29/f _{CPU} + 374.75	
Block blank 检测库		174/f _{CPU} + 6382.0625		134/f _{CPU} + 6382.0625	
Block 擦除库		174/f _{CPU} + 31093.875	174/f _{CPU} + 298948.125	134/f _{CPU} + 31093.875	134/f _{CPU} + 298948.125
字写入库		318 (321)/f _{CPU} + 644.125	318 (321)/f _{CPU} + 1491.625	262 (265)/f _{CPU} + 644.125	262 (265)/f _{CPU} + 1491.625
Block 校验库		174/f _{CPU} + 13448.5625		134/f _{CPU} + 13448.5625	
自编程结束库		34/f _{CPU}			
获取信息库	选项值: 03H	171 (172)/f _{CPU} + 432.4375		129 (130)/f _{CPU} + 432.4375	
	选项值: 04H	181 (182)/f _{CPU} + 427.875		139 (140)/f _{CPU} + 427.875	
	选项值: 05H	404 (411)/f _{CPU} + 496.125		362 (369)/f _{CPU} + 496.125	
设置信息库		75/f _{CPU} + 79157.6875	75/f _{CPU} + 652400	67f _{CPU} + 79157.6875	67f _{CPU} + 652400
EEPROM 写入库		318 (321)/f _{CPU} + 799.875	318 (321)/f _{CPU} + 1647.375	262 (265)/f _{CPU} + 799.875	262 (265)/f _{CPU} + 1647.375

- 备注
1. 括号中的值表示当写入的起始地址结构位于内部高速 RAM 之外的范围。
 2. f_{CPU}: CPU 操作时钟频率

(1) 常规产品(μ PD78F05xx) (3/3)

<4> 当使用高速系统时钟(X1 振荡或外部时钟输入)且入口 RAM 位于短寻址区内

库名称		处理时间(μ s)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		34/f _{CPU}			
初始化库		49/f _{CPU} + 224.6875			
模式检测库		35/f _{CPU} + 113.625		29/f _{CPU} + 113.625	
Block blank 检测库		174/f _{CPU} + 6120.9375		134/f _{CPU} + 6120.9375	
Block 擦除库		174/f _{CPU} + 30820.75	174/f _{CPU} + 298675	134/f _{CPU} + 30820.75	134/f _{CPU} + 298675
字写入库		318 (321)/f _{CPU} + 383	318 (321)/f _{CPU} + 1230.5	262 (265)/f _{CPU} + 383	262 (265)/f _{CPU} + 1230.5
Block 校验库		174/f _{CPU} + 13175.4375		134/f _{CPU} + 13175.4375	
自编程结束库		34/f _{CPU}			
获取信息库	选项值: 03H	171 (172)/f _{CPU} + 171.3125		129 (130)/f _{CPU} + 171.3125	
	选项值: 04H	181 (182)/f _{CPU} + 166.75		139 (140)/f _{CPU} + 166.75	
	选项值: 05H	404 (411)/f _{CPU} + 231.875		362 (369)/f _{CPU} + 231.875	
设置信息库		75/f _{CPU} + 78884.5625	75/f _{CPU} + 527566.875	67/f _{CPU} + 78884.5625	67/f _{CPU} + 527566.875
EEPROM 写入库		318 (321)/f _{CPU} + 538.75	318 (321)/f _{CPU} + 1386.25	262 (265)/f _{CPU} + 538.75	262 (265)/f _{CPU} + 1386.25

- 备注**
1. 括号中的值表示当写入的起始地址结构位于内部高速 RAM 之外的范围。
 2. f_{CPU}: CPU 操作时钟频率

(2) 扩展规格产品 (μ PD78F05xxA) (1/3)

<1> 当使用内部高速振荡时钟且入口 RAM 位于短寻址区之外的范围

库名称		处理时间(μ s)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		4.0	4.5	4.0	4.5
初始化库		1105.9	1106.6	1105.9	1106.6
模式检测库		905.7	906.1	904.9	905.3
Block blank 检测库		12776.1	12778.3	12770.9	12772.6
Block 擦除库		26050.4	349971.3	26045.3	349965.6
字写入库		$1180.1 + 203 \times w$	$1184.3 + 2241 \times w$	$1172.9 + 203 \times w$	$1176.3 + 2241 \times w$
Block 校验库		25337.9	25340.2	25332.8	25334.5
自编程结束库		4.0	4.5	4.0	4.5
获取信息库	选项值: 03H	1072.9	1075.2	1067.5	1069.1
	选项值: 04H	1060.2	1062.6	1054.8	1056.6
	选项值: 05H	1023.8	1028.2	1018.3	1022.1
设置信息库		70265.9	759995.0	70264.9	759994.0
EEPROM 写入库		$1316.8 + 347 \times w$	$1320.9 + 2385 \times w$	$1309.0 + 347 \times w$	$1312.4 + 2385 \times w$

<2> 当使用内部高速振荡时钟且入口 RAM 位于短寻址区内

库名称		处理时间(μ s)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		4.0	4.5	4.0	4.5
初始化库		449.5	450.2	449.5	450.2
模式检测库		249.3	249.7	248.6	248.9
Block blank 检测库		12119.7	12121.9	12114.6	12116.3
Block 擦除库		25344.7	349266.4	25339.6	349260.8
字写入库		$445.8 + 203 \times w$	$449.9 + 2241 \times w$	$438.5 + 203 \times w$	$441.9 + 2241 \times w$
Block 校验库		24682.7	24684.9	24677.6	24679.3
自编程结束库		4.0	4.5	4.0	4.5
获取信息库	选项值: 03H	417.6	419.8	412.1	413.8
	选项值: 04H	405.0	407.4	399.5	401.3
	选项值: 05H	367.4	371.8	361.9	365.8
设置信息库		69569.3	759297.3	69568.3	759296.2
EEPROM 写入库		$795.1 + 347 \times w$	$799.3 + 2385 \times w$	$787.4 + 347 \times w$	$790.8 + 2385 \times w$

- 备注**
1. 上述的处理时间是指当写入起始地址结构位于内部高速 RAM 且在内部高速振荡器的稳定操作时(RSTS = 1)。
 2. RSTS: 内部振荡模式寄存器(RCM)的位 7
 3. w: 写入数据的字数 (1 字 = 4 字节)

(2) 扩展规格产品(μ PD78F05xxA) (2/3)

<3> 当使用高速系统时钟(X1 振荡或外部时钟输入)且入口 RAM 位于短寻址区之外的范围

库名称		处理时间(μs)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		34/fCPU			
初始化库		55/fCPU + 594			
模式检测库		36/fCPU + 495		30/fCPU + 495	
Block blank 检测库		179/fCPU + 6429		136/fCPU + 6429	
Block 擦除库		179/fCPU + 19713	179/fCPU + 268079	136/fCPU + 19713	136/fCPU + 268079
字写入库		333/fCPU + 647 + 136 × w	333/fCPU + 647 + 1647 × w	272/fCPU + 647 + 136 × w	272/fCPU + 647 + 1647 × w
Block 校验库		179/fCPU + 13284		136/fCPU + 13284	
自编程结束库		34/fCPU			
获取信息库	选项值: 03H	180/fCPU + 581		134fCPU + 581	
	选项值: 04H	190/fCPU + 574		144/fCPU + 574	
	选项值: 05H	350/fCPU + 535		304/fCPU + 535	
设置信息库		80/fCPU + 43181	80/fCPU + 572934	72/fCPU + 43181	72/fCPU + 572934
EEPROM 写入库		333/fCPU + 729 + 209 × w	333/fCPU + 729 + 1722 × w	268/fCPU + 729 + 209 × w	268/fCPU + 729 + 1722 × w

- 备注**
1. 上述的处理时间是指当写入起始地址结构位于内部高速 RAM 且在内部高速振荡器的稳定操作时(RSTS = 1)。
 2. RSTS: 内部振荡模式寄存器(RCM)的位 7
 3. f_{CPU}: CPU 操作时钟频率
 4. w: 写入数据的字数 (1 字 = 4 字节)

(2) 扩展规格产品 (μ PD78F05xxA) (3/3)

<4> 当使用高速系统时钟(X1 振荡或外部时钟输入)且入口 RAM 位于短寻址区内

库名称		处理时间(μs)			
		C编译器的正常模式		C编译器/汇编器的静态模式	
		Min.	Max.	Min.	Max.
自编程起始库		34/fCPU			
初始化库		55/fCPU + 272			
模式检测库		36/fCPU + 173		30/fCPU + 173	
Block blank 检测库		179/fCPU + 6108		136/fCPU + 6108	
Block 擦除库		179/fCPU + 19371	179/fCPU + 267738	136/fCPU + 19371	136/fCPU + 267738
字写入库		333/fCPU + 247 + 136 × w	333/fCPU + 247 + 1647 × w	272/fCPU + 247 + 136 × w	272/fCPU + 247 + 1647 × w
Block 校验库		179/fCPU + 12964		136/fCPU + 12964	
自编程结束库		34/fCPU			
获取信息库	选项值: 03H	180/fCPU + 261		134/fCPU + 261	
	选项值: 04H	190/fCPU + 254		144/fCPU + 254	
	选项值: 05H	350/fCPU + 213		304/fCPU + 213	
设置信息库		80/fCPU + 42839	80/fCPU + 572592	72/fCPU + 42839	72/fCPU + 572592
EEPROM 写入库		333/fCPU + 516 + 209 × w	333/fCPU + 516 + 1722 × w	268/fCPU + 516 + 209 × w	268/fCPU + 516 + 1722 × w

- 备注
1. 上述的处理时间是指当写入起始地址结构位于内部高速 RAM 且在内部高速振荡器的稳定操作时(RSTS = 1)。
 2. RSTS: 内部振荡模式寄存器(RCM)的位 7
 3. f_{CPU} : CPU 操作时钟频率
 4. w: 写入数据的字数 (1 字 = 4 字节)

1.1.3 自编程库的中断响应时间

(1) 常规产品(μ PD78F05xx) (1/2)

<1> 当使用内部高速振荡时钟时

库名称	中断响应时间(μ s (Max.))			
	C编译器的正常模式		C编译器/汇编器的静态模式	
	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内
Block blank 检测库	933.6	668.6	927.9	662.9
Block 擦除库	1026.6	763.6	1020.9	757.9
字写入库	2505.8	1942.8	2497.8	1934.8
Block 校验库	958.6	693.6	952.9	687.9
设置信息库	476.5	211.5	475.5	210.5
EEPROM 写入库	2760.8	2168.8	2759.5	2167.5

- 备注
1. 上述中断响应时间在内部高速振荡器稳定操作时(RSTS = 1).
 2. RSTS: 内部振荡模式寄存器(RCM)的位 7

<2> 当使用高速系统时钟时(C 编译器的正常模式)

库名称	中断响应时间(μ s (Max.))			
	RSTOP = 0, RSTS = 1		RSTOP = 1	
	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内
Block blank 检测库	$179/f_{CPU} + 507$	$179/f_{CPU} + 407$	$179/f_{CPU} + 1650$	$179/f_{CPU} + 714$
Block 擦除库	$179/f_{CPU} + 559$	$179/f_{CPU} + 460$	$179/f_{CPU} + 1702$	$179/f_{CPU} + 767$
字写入库	$333/f_{CPU} + 1589$	$333/f_{CPU} + 1298$	$333/f_{CPU} + 2732$	$333/f_{CPU} + 1605$
Block 校验库	$179/f_{CPU} + 518$	$179/f_{CPU} + 418$	$179/f_{CPU} + 1661$	$179/f_{CPU} + 725$
设置信息库	$80/f_{CPU} + 370$	$80/f_{CPU} + 165$	$80/f_{CPU} + 1513$	$80/f_{CPU} + 472$
EEPROM 写入库 [※]	$29/f_{CPU} + 1759$ $333/f_{CPU} + 834$	$29/f_{CPU} + 1468$ $333/f_{CPU} + 512$	$29/f_{CPU} + 1759$ $333/f_{CPU} + 2061$	$29/f_{CPU} + 1468$ $333/f_{CPU} + 873$

注 EEPROM 写入库中断响应时间的较长值成为 Max.值, 取决于 f_{CPU} 的值。

- 备注
1. f_{CPU} : CPU 操作时钟频率
 2. RSTOP: 内部振荡模式寄存器 (RCM)的位 0
 3. RSTS: 内部振荡模式寄存器 (RCM)的位 7

(1) 常规产品 (μ PD78F05xx) (2/2)

<3> 当使用高速系统时钟时(C 编译器/汇编器的静态模式)

库名称	中断响应时间(μ s (Max.))			
	RSTOP = 0, RSTS = 1		RSTOP = 1	
	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内
Block blank 检测库	$136/f_{CPU} + 507$	$136/f_{CPU} + 407$	$136/f_{CPU} + 1650$	$136/f_{CPU} + 714$
Block 擦除库	$136/f_{CPU} + 559$	$136/f_{CPU} + 460$	$136/f_{CPU} + 1702$	$136/f_{CPU} + 767$
字写入库	$272/f_{CPU} + 1589$	$272/f_{CPU} + 1298$	$272/f_{CPU} + 2732$	$272/f_{CPU} + 1605$
Block 校验库	$136/f_{CPU} + 518$	$136/f_{CPU} + 418$	$136/f_{CPU} + 1661$	$136/f_{CPU} + 725$
设置信息库	$72/f_{CPU} + 370$	$72/f_{CPU} + 165$	$72/f_{CPU} + 1513$	$72/f_{CPU} + 472$
EEPROM 写入库 [※]	$19/f_{CPU} + 1759$ $268/f_{CPU} + 834$	$19/f_{CPU} + 1468$ $268/f_{CPU} + 512$	$19/f_{CPU} + 1759$ $268/f_{CPU} + 2061$	$19/f_{CPU} + 1468$ $268/f_{CPU} + 873$

注 EEPROM 写入库中断响应时间的较长值成为 Max.值，取决于 f_{CPU} 的值。

- 备注
1. f_{CPU} : CPU 操作时钟频率
 2. RSTOP: 内部振荡模式寄存器 (RCM)的位 0
 3. RSTS: 内部振荡模式寄存器 (RCM)的位 7

(2) 扩展规格产品(μ PD78F05xxA) (1/2)

<1> 当使用内部高速振荡时钟

库名称	中断响应时间(μ s (Max.))			
	C编译器的正常模式		C编译器/汇编器的静态模式	
	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内
Block blank 检测库	1100.9	431.9	1095.3	426.3
Block 擦除库	1452.9	783.9	1447.3	778.3
字写入库	1247.2	579.2	1239.2	571.2
Block 校验库	1125.9	455.9	1120.3	450.3
设置信息库	906.9	312.0	905.8	311.0
EEPROM 写入库	1215.2	547.2	1213.9	545.9

- 备注
1. 上述中断响应时间在内部高速振荡器稳定操作时(RSTS = 1).
 2. RSTS: 内部振荡模式寄存器 (RCM)的位 7

<2> 当使用高速系统时钟时(C 编译器的正常模式)

库名称	中断响应时间(μ s (Max.))			
	RSTOP = 0, RSTS = 1		RSTOP = 1	
	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内
Block blank 检测库	$179/f_{CPU} + 567$	$179/f_{CPU} + 246$	$179/f_{CPU} + 1708$	$179/f_{CPU} + 569$
Block 擦除库	$179/f_{CPU} + 780$	$179/f_{CPU} + 459$	$179/f_{CPU} + 1921$	$179/f_{CPU} + 782$
字写入库	$333/f_{CPU} + 763$	$333/f_{CPU} + 443$	$333/f_{CPU} + 1871$	$333/f_{CPU} + 767$
Block 校验库	$179/f_{CPU} + 580$	$179/f_{CPU} + 259$	$179/f_{CPU} + 1721$	$179/f_{CPU} + 582$
设置信息库	$80/f_{CPU} + 456$	$80/f_{CPU} + 200$	$80/f_{CPU} + 1598$	$80/f_{CPU} + 459$
EEPROM 写入库 ^注	$29/f_{CPU} + 767$ $333/f_{CPU} + 696$	$29/f_{CPU} + 447$ $333/f_{CPU} + 376$	$29/f_{CPU} + 767$ $333/f_{CPU} + 1838$	$29/f_{CPU} + 447$ $333/f_{CPU} + 700$

注 EEPROM 写入库中断响应时间的较长值成为 Max.值, 取决于 f_{CPU} 的值。

- 备注
1. f_{CPU} : CPU 操作时钟频率
 2. RSTOP: 内部振荡模式寄存器 (RCM)的位 0
 3. RSTS: 内部振荡模式寄存器 (RCM)的位 7

(2) 扩展规格产品(μ PD78F05xxA) (2/2)

<3> 当使用高速系统时钟时(C 编译器/汇编器的静态模式)

库名称	中断响应时间(μ s (Max.))			
	RSTOP = 0, RSTS = 1		RSTOP = 1	
	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内	入口RAM位于短寻址区之外的范围	入口RAM位于短寻址区之内
Block blank 检测库	$136/f_{CPU} + 567$	$136/f_{CPU} + 246$	$136/f_{CPU} + 1708$	$136/f_{CPU} + 569$
Block 擦除库	$136/f_{CPU} + 780$	$136/f_{CPU} + 459$	$136/f_{CPU} + 1921$	$136/f_{CPU} + 782$
字写入库	$272/f_{CPU} + 763$	$272/f_{CPU} + 443$	$272/f_{CPU} + 1871$	$272/f_{CPU} + 767$
Block 校验库	$136/f_{CPU} + 580$	$136/f_{CPU} + 259$	$136/f_{CPU} + 1721$	$136/f_{CPU} + 582$
设置信息库	$72/f_{CPU} + 456$	$72/f_{CPU} + 200$	$72/f_{CPU} + 1598$	$72/f_{CPU} + 459$
EEPROM 写入库 [*]	$19/f_{CPU} + 767$ $268/f_{CPU} + 696$	$19/f_{CPU} + 447$ $268/f_{CPU} + 376$	$19/f_{CPU} + 767$ $268/f_{CPU} + 1838$	$19/f_{CPU} + 447$ $268/f_{CPU} + 700$

注 EEPROM 写入库中断响应时间的较长值成为 Max. 值, 取决于 f_{CPU} 的值。

- 备注
1. f_{CPU} : CPU 操作时钟频率
 2. RSTOP: 内部振荡模式寄存器 (RCM) 的位 0
 3. RSTS: 内部振荡模式寄存器 (RCM) 的位 7

1.1.4 A/D 转换时间

A/D 转换器的转换时间如下所示。

(1) 常规产品(μ PD78F05xx)

参数	符号	条件	MIN.	MAX.	单位
转换时间	t_{CONW}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	6.1	36.7	μ s
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	12.2	36.7	
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$	27	66.6	

(2) 扩展规格产品(μ PD78F05xxA)

参数	符号	条件	MIN.	MAX.	单位
转换时间	t_{CONW}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	6.1	66.6	μ s
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	12.2	66.6	
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$	27	66.6	

1.2 特性

- 指令最短执行时间可以在高速(0.1 μ s: @ 高速系统时钟的操作频率为 20 MHz) 和超低速(122 μ s: @ 子系统时钟的操作频率为 32.768 kHz)之间改变
- 通用寄存器: 8 位 $\times$ 32 个寄存器(8 位 $\times$ 8 个寄存器 $\times$ 4banks)
- ROM (flash 存储器), RAM 容量

ROM ^注	高速 RAM ^注	扩展 RAM ^注	78K0/KB2	78K0/KC2		78K0/KD2	78K0/KE2	78K0/KF2
			30/36 引脚	38/44 引脚	48 引脚	52 引脚	64 引脚	80 引脚
128 KB	1 KB	6 KB	—	—	—	μ PD78F0527DA	μ PD78F0537DA	μ PD78F0547DA
						μ PD78F0527A	μ PD78F0537A	μ PD78F0547A
96 KB	1 KB	4 KB	—	—	—	μ PD78F0526A	μ PD78F0536A	μ PD78F0546A
60 KB	1 KB	2 KB	—	—	μ PD78F0515DA	μ PD78F0525A	μ PD78F0535A	μ PD78F0545A
					μ PD78F0515A			
48 KB	1 KB	1 KB	—	—	μ PD78F0514A	μ PD78F0524A	μ PD78F0534A	μ PD78F0544A
32 KB	1 KB	—	μ PD78F0503DA	μ PD78F0513DA	μ PD78F0513A	μ PD78F0523A	μ PD78F0533A	—
			μ PD78F0503A	μ PD78F0513A				
24 KB	1 KB	—	μ PD78F0502A	μ PD78F0512A	μ PD78F0512A	μ PD78F0522A	μ PD78F0532A	—
16 KB	768 B	—	μ PD78F0501A	μ PD78F0511A	μ PD78F0511A	μ PD78F0521A	μ PD78F0531A	—
8 KB	512 B	—	μ PD78F0500A	—	—	—	—	—

注 通过使用内存容量切换寄存器(IMS)和内部扩展 RAM 容量切换寄存器(IXS),可以改变内部闪存,内部高速 RAM 和内部扩展 RAM 的容量。要了解 IMS 和 IXS,请参考 27.1 内存容量切换寄存器和 27.2 内部扩展 RAM 容量切换寄存器。

- 缓冲 RAM: 32 字节(可用于 CSI 模式的传送,具有自动发送/接收功能)(仅限于 78K0/KF2)
- 内置单电源闪存
- 自编程(具有启动交换功能)
- 片上调试功能(仅限于 μ PD78F0503DA, 78F0513DA, 78F0515DA, 78F0527DA, 78F0537DA 和 78F0547DA)
^注

注 μ PD78F0503DA, 78F0513DA, 78F0515DA, 78F0527DA, 78F0537DA 和 78F0547DA 带有片上调试功能。大规模生产时不要使用本产品,因为在使用片上调试功能后,从闪存可重写的次数受到限制这一点来看,它的可靠性不能保证。NEC Electronics 不接受对于本产品的任何投诉。

- 内置上电清零(POC)电路和低电压检测电路(LVI)
- 内置看门狗定时器(使用内置的内部低速振荡时钟进行操作)
- 内置 10 位分辨率 A/D 转换器($AV_{REF} = 2.3 \sim 5.5$ V)
- 内置乘法器/除法器(16 位 $\times$ 16 位, 32 位 / 16 位), 按键中断功能, 时钟输出/蜂鸣器输出控制器, I/O 端口, 定时器和串行接口。
- 供电电压: $V_{DD} = 1.8 \sim 5.5$ V
- 工作环境温度: $T_A = -40 \sim +85^\circ\text{C}$

备注 不同的产品具有不同的功能。参考 1.7 框图和 1.8 功能概述。

1.3 应用

- 汽车设备((A)和(A2)级别产品适用)
 - 车身电子系统控制(电动门窗, 车门开关接收等)

- 用于控制的次级微控制器
- 汽车音响
- AV 设备, 家庭音响
- PC 外围设备 (键盘等)
- 家用电器
 - 空调设备
 - 微波炉, 电饭煲
- 工业设备
 - 水泵
 - 自动售货机
 - FA (工业自动化)

1.4 订购信息

[编号]

 μ PD78F05xy D A XX (X) - XXX - XX

	半导体	
-A	无铅	产品所有部件不含铅
-AX		产品所有部件不含铅 端子处理为 Ni/Pd/Au 电镀

	质量等级	
无	标准	
(A)	专业	

	封装类型	
50y (KB2)	MC-CAB	30 引脚塑封 SSOP (7.62 mm (300))
	FC-AA3	36 引脚塑封 FLGA (4x4)
51y (KC2)	MC-GAA	38 引脚塑封 SSOP (7.62 mm (300))
	GB-GAF	44 引脚塑封 LQFP (10x10)
	GA-GAM	48 引脚塑封 LQFP (密间距) (7x7)
52y (KD2)	GB-GAG	52 引脚塑封 LQFP (10x10)
53y (KE2)	GB-GAH	64 引脚塑封 LQFP (密间距) (10x10)
	GC-GAL	64 引脚塑封 LQFP (14x14)
	GK-GAJ	64 引脚塑封 LQFP (12x12)
	GA-HAB	64 引脚塑封 TQFP (密间距) (7x7)
	FC-AA1	64 引脚塑封 FLGA (5x5)
54y (KF2)	GC-GAD	80 引脚塑封 LQFP (14x14)
	GK-GAK	64 引脚塑封 LQFP (密间距) (12x12)

	产品类型
A	扩展规格产品

	片上调试功能
无	未集成
D	集成

	产品类型
F	Flash 存储器版本

	高速 RAM 容量	扩展 RAM 容量	Flash 存储器容量
5x0	512 字节	—	8 KB
5x1	768 字节	—	16 KB
5x2	1 KB	—	24 KB
5x3	1 KB	—	32 KB
5x4	1 KB	1 KB	48 KB
5x5	1 KB	2 KB	60 KB
5x6	1 KB	4 KB	96 KB
5x7	1 KB	6 KB	128 KB

请参考 NEC 发行的“NEC 半导体器件的质量等级”（文档编号 C11531E）获取期间质量等级的规格书和其应用建议

[编号列表]

(1/2)

78K0/Kx2 微控制器	封装	编号
78K0/KB2	30 引脚塑封 SSOP (7.62 mm (300))	μ PD78F0500AMC-CAB-AX, 78F0501AMC-CAB-AX, 78F0502AMC-CAB-AX, 78F0503AMC-CAB-AX, 78F0503DAMC-CAB-AX ^{※1} , 78F0500AMC(A)-CAB-AX, 78F0501AMC(A)-CAB-AX, 78F0502AMC(A)-CAB-AX, 78F0503AMC(A)-CAB-AX
	36 引脚塑封 FLGA (4x4)	μ PD78F0500AFC-AA3-A, 78F0501AFC-AA3-A, 78F0502AFC-AA3-A, 78F0503AFC-AA3-A, 78F0503DAFC-AA3-A
78K0/KC2	38 引脚塑封 SSOP (7.62 mm (300))	μ PD78F0511AMC-GAA-AX ^{※2} , 78F0512AMC-GAA-AX ^{※2} , 78F0513AMC-GAA-AX ^{※2} , 78F0513DAMC-GAA-AX ^{※1,2}
	44 引脚塑封 LQFP (10x10)	μ PD78F0511AGB-GAF-AX, 78F0512AGB-GAF-AX, 78F0513AGB-GAF-AX, 78F0513DAGB-GAF-AX ^{※1} , 78F0511AGB(A)-GAF-AX, 78F0512AGB(A)-GAF-AX, 78F0513AGB(A)-GAF-AX
	48 引脚塑封 LQFP (密间距) (7x7)	μ PD78F0511AGA-GAM-AX, 78F0512AGA-GAM-AX, 78F0513AGA-GAM-AX, 78F0514AGA-GAM-AX, 78F0515AGA-GAM-AX 78F0515DAGA-GAM-AX ^{※1} , 78F0511AGA(A)-GAM-AX, 78F0512AGA(A)-GAM-AX, 78F0513AGA(A)-GAM-AX, 78F0514AGA(A)-GAM-AX, 78F0515AGA(A)-GAM-AX
78K0/KD2	52 引脚塑封 LQFP (10x10)	μ PD78F0521AGB-GAG-AX, 78F0522AGB-GAG-AX, 78F0523AGB-GAG-AX, 78F0524AGB-GAG-AX, 78F0525AGB-GAG-AX, 78F0526AGB-GAG-AX, 78F0527AGB-GAG-AX, 78F0527DAGB-GAG-AX ^{※1} , 78F0521AGB(A)-GAG-AX, 78F0522AGB(A)-GAG-AX, 78F0523AGB(A)-GAG-AX, 78F0524AGB(A)-GAG-AX, 78F0525AGB(A)-GAG-AX, 78F0526AGB(A)-GAG-AX, 78F0527AGB(A)-GAG-AX
78K0/KE2	64 引脚塑封 LQFP (密间距) (10x10)	μ PD78F0531AGB-GAH-AX, 78F0532AGB-GAH-AX, 78F0533AGB-GAH-AX, 78F0534AGB-GAH-AX, 78F0535AGB-GAH-AX, 78F0536AGB-GAH-AX, 78F0537AGB-GAH-AX, 78F0537DAGB-GAH-AX ^{※1} , 78F0531AGB(A)-GAH-AX, 78F0532AGB(A)-GAH-AX, 78F0533AGB(A)-GAH-AX, 78F0534AGB(A)-GAH-AX, 78F0535AGB(A)-GAH-AX, 78F0536AGB(A)-GAH-AX, 78F0537AGB(A)-GAH-AX
	64 引脚塑封 LQFP (14x14)	μ PD78F0531AGC-GAL-AX, 78F0532AGC-GAL-AX, 78F0533AGC-GAL-AX, 78F0534AGC-GAL-AX, 78F0535AGC-GAL-AX, 78F0536AGC-GAL-AX, 78F0537AGC-GAL-AX, 78F0537DAGC-GAL-AX ^{※1} , 78F0531AGC(A)-GAL-AX, 78F0532AGC(A)-GAL-AX, 78F0533AGC(A)-GAL-AX, 78F0534AGC(A)-GAL-AX, 78F0535AGC(A)-GAL-AX, 78F0536AGC(A)-GAL-AX, 78F0537AGC(A)-GAL-AX

注 1. μ PD78F0503DA, 78F0513DA, 78F0515DA, 78F0527DA 和 78F0537DA 带有片上调试功能。大规模生产时不要使用本产品，因为在使用片上调试功能后，从闪存可重写的次数受到限制这一点来看，它的可靠性不能保证。NEC Electronics 不接受对于本产品的任何投诉。

2. 开发中

(2/2)


78K0/Kx2 微控制器	封装	编号
78K0/KE2	64 引脚塑封 LQFP (12x12)	μ PD78F0531AGK-GAJ-AX, 78F0532AGK-GAJ-AX, 78F0533AGK-GAJ-AX, 78F0534AGK-GAJ-AX, 78F0535AGK-GAJ-AX, 78F0536AGK-GAJ-AX, 78F0537AGK-GAJ-AX, 78F0537DAGK-GAJ-AX [※] , 78F0531AGK(A)-GAJ-AX, 78F0532AGK(A)-GAJ-AX, 78F0533AGK(A)-GAJ-AX, 78F0534AGK(A)-GAJ-AX, 78F0535AGK(A)-GAJ-AX, 78F0536AGK(A)-GAJ-AX, 78F0537AGK(A)-GAJ-AX
	64 引脚塑封 TQFP (密间距) (7x7)	μ PD78F0531AGA-HAB-AX, 78F0532AGA-HAB-AX, 78F0533AGA-HAB-AX, 78F0534AGA-HAB-AX, 78F0535AGA-HAB-AX, 78F0536AGA-HAB-AX, 78F0537AGA-HAB-AX, 78F0537DAGA-HAB-AX [※] , 78F0531AGA(A)-HAB-AX, 78F0532AGA(A)-HAB-AX, 78F0533AGA(A)-HAB-AX, 78F0534AGA(A)-HAB-AX, 78F0535AGA(A)-HAB-AX, 78F0536AGA(A)-HAB-AX, 78F0537AGA(A)-HAB-AX
	64 引脚塑封 FLGA (5x5)	μ PD78F0531AFC-AA1-A, 78F0532AFC-AA1-A, 78F0533AFC-AA1-A, 78F0534AFC-AA1-A, 78F0535AFC-AA1-A, 78F0536AFC-AA1-A, 78F0537AFC-AA1-A, 78F0537DAFC-AA1-A [※]
78K0/KF2	80 引脚塑封 LQFP (14x14)	μ PD78F0544AGC-GAD-AX, 78F0545AGC-GAD-AX, 78F0546AGC-GAD-AX, 78F0547AGC-GAD-AX, 78F0547DAGC-GAD-AX [※] , 78F0544AGC(A)-GAD-AX, 78F0545AGC(A)-GAD-AX, 78F0546AGC(A)-GAD-AX, 78F0547AGC(A)-GAD-AX
	80 引脚塑封 LQFP (密间距) (12x12)	μ PD78F0544AGK-GAK-AX, 78F0545AGK-GAK-AX, 78F0546AGK-GAK-AX, 78F0547AGK-GAK-AX, 78F0547DAGK-GAK-AX [※] , 78F0544AGK(A)-GAK-AX, 78F0545AGK(A)-GAK-AX, 78F0546AGK(A)-GAK-AX, 78F0547AGK(A)-GAK-AX

注 μ PD78F0503DA, 78F0513DA, 78F0515DA, 78F0527DA 和 78F0537DA 带有片上调试功能。大规模生产时不要使用本产品, 因为在使用片上调试功能后, 从闪存可重写的次数受到限制这一点来看, 它的可靠性不能保证。NEC Electronics 不接受对于本产品的任何投诉。

1.5 引脚配置(俯视图)

1.5.1 78K0/KB2

- 30 引脚塑封 SSOP (7.62 mm (300))




注 仅限于 μ PD78F0503DA(该产品带有片上调试功能)

- 注意事项
1. 确保 AV_{ss} 和 V_{ss} 具有相同的电位。
 2. 将 REGC 引脚通过一个电容连接到 V_{ss} (0.47~1 μ F: 推荐)。
 3. ANI0/P20 ~ ANI3/P23 在复位释放后 被设置为模拟输入模式。

备注 引脚标识符号参考 1.6 引脚标识符号

• 36 引脚塑封 FLGA (4x4)



引脚编号	引脚名称	引脚编号	引脚名称	引脚编号	引脚名称
A1	NC ^{‡1}	C1	P17/TI50/~50	E1	AV _{REF}
A2	P32/INTP3/OCD1B ^{‡2}	C2	P14/RxD6	E2	AV _{SS}
A3	P30/INTP1	C3	P13/TxD6	E3	P22/ANI2
A4	P61/SDA0	C4	P00/TI000	E4	P21/ANI1
A5	P33/TI51/~51/INTP4	C5	V _{DD}	E5	FLMD0
A6	NC ^{‡1}	C6	P121/X1/OCD0A ^{‡2}	E6	复位
B1	P31/INTP2/OCD1A ^{‡2}	D1	P11/SI10/RxD0	F1	NC ^{‡1}
B2	P16/~H1/INTP5	D2	P12/SO10	F2	P23/ANI3
B3	P15/~H0	D3	P10/SCK10/TxD0	F3	P20/ANI0
B4	P60/SCL0	D4	REGC	F4	P01/TI010/~00
B5	EV _{DD}	D5	V _{SS}	F5	P120/INTP0/EXLVI
B6	EV _{SS}	D6	P122/X2/EXCLK/OCD0B ^{‡2}	F6	NC ^{‡1}


- 注
1. 推荐将 NC 连接到 V_{SS}。
 2. 仅限于 μ PD78F0503DA (该产品具有片上调试功能)

- 注意事项
1. 确保 AV_{SS} 和 EV_{SS} 具有相同的电位。
 2. 确保 EV_{DD} 和 V_{DD} 具有相同的电位。
 3. 将 REGC 引脚通过一个电容连接到 V_{SS}(0.47 ~ 1 μ F: 推荐)。
 4. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。

备注 引脚标识符号参见 1.6 引脚标识符号。

1.5.2 78K0/KC2

- 38 引脚塑封 SSOP (7.62 mm (300))




注 仅限于 μ PD78F0513DA (该产品具有片上调试功能)

- 注意事项
1. 确保 AVSS 和 EVSS 具有相同的电位。
 2. 将 REGC 引脚通过一个电容连接到 VSS(0.47 ~ 1 μ F: 推荐)。
 3. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。

备注 引脚标识符号参见 1.6 引脚标识符号。

- 44 引脚塑封 LQFP (10 × 10)




注 仅限于 μ PD78F0513DA (该产品具有片上调试功能)

- 注意事项
1. 确保 AVSS 和 EVSS 具有相同的电位。
 2. 将 REGC 引脚通过一个电容连接到 VSS(0.47 ~ 1 μ F: 推荐)。
 3. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。

备注 引脚标识符号参见 1.6 引脚标识符号。

- 48 引脚塑封 LQFP (密间距) (7 × 7)




注 仅限于 μ PD78F0515DA (该产品具有片上调试功能)

- 注意事项
1. 确保 AVSS 和 EVSS 具有相同的电位。
 2. 将 REGC 引脚通过一个电容连接到 VSS(0.47 ~ 1 μ F: 推荐)。
 3. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。

备注 引脚标识符号参见 1.6 引脚标识符号。

1.5.3 78K0/KD2

- 52 引脚塑封 LQFP (10 × 10)




注 仅限于 μ PD78F0527DA (该产品具有片上调试功能)

- 注意事项
1. 确保 AVSS 和 EVSS 具有相同的电位。
 2. 将 REGC 引脚通过一个电容连接到 VSS(0.47 ~ 1 μ F: 推荐)。
 3. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。

备注 引脚标识符号参见 1.6 引脚标识符号。

1.5.4 78K0/KE2

- 64 引脚塑封 LQFP (密间距) (10 × 10)
- 64 引脚塑封 LQFP (14 × 14)
- 64 引脚塑封 LQFP (12 × 12)
- 64 引脚塑封 TQFP (密间距) (7 × 7)



注 1. 仅限于 μ PD78F0537DA (该产品具有片上调试功能)

2. 仅限于 μ PD78F0534A, 78F0535A, 78F0536A, 78F0537A 和 78F0537DA

注意事项 1. 确保 AV_{SS}和 EV_{SS}具有与 V_{SS}相同的电势。


2. 确保 EV_{DD}与 V_{DD}具有相同的电势。

3. 将 REGC 引脚通过一个电容连接到 V_{SS}(0.47 ~ 1 μ F: 推荐)。

4. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。

备注 引脚标识符号参见 1.6 引脚标识符号。

• 64 引脚塑封 FLGA (5 × 5)



引脚编号.	引脚名称	引脚编号.	引脚名称	引脚编号.	引脚名称	引脚编号.	引脚名称
A1	AV _{SS}	C1	ANI4/P24	E1	P130	G1	P141/BUZ/INTP7
A2	AV _{REF}	C2	ANI3/P23	E2	ANI0/P20	G2	P140/PCL/INTP6
A3	P11/SI10/RxD0	C3	ANI7/P27	E3	P03/SI11 ^{‡2}	G3	P43
A4	P13/TxD6	C4	P10/SCK10/TxD0	E4	P42	G4	RESET
A5	P16/TOH1/INTP5	C5	P17/TI50/~50	E5	P77/KR7	G5	REGC
A6	P53	C6	P30/INTP1	E6	P33/TI51/TO51/INTP4	G6	V _{SS}
A7	P51	C7	P31/INTP2/ OCD1A ^{‡1}	E7	P74/KR4	G7	V _{DD}
A8	P32/INTP3/ OCD1B ^{‡1}	C8	P06/~01 ^{‡2} / TI011 ^{‡2}	E8	P76/KR6	G8	P61/SDA0
B1	ANI5/P25	D1	ANI1/P21	F1	P01/TI010/TO00	H1	P120/INTP0/EXLVI
B2	ANI6/P26	D2	ANI2/P22	F2	P00/TI000	H2	P124/XT2/EXCLKS
B3	P12/SO10	D3	P04/SCK11 ^{‡2}	F3	P02/SO11 ^{‡2}	H3	P123/XT1
B4	P15/TOH0	D4	P72/KR2	F4	P41	H4	FLMD0
B5	P14/RxD6	D5	P70/KR0	F5	P40	H5	P122/X2/EXCLK/ OCD0B ^{‡1}
B6	P52	D6	P71/KR1	F6	P60/SCL0	H6	P121/X1/OCD0A ^{‡1}
B7	P50	D7	P75/KR5	F7	P62/EXSCL0	H7	EV _{SS}
B8	P05/SSI11 ^{‡2} / TI001 ^{‡2}	D8	P73/KR3	F8	P63	H8	EV _{DD}


- 注 1. 仅限于 μ PD78F0537DA (该产品具有片上调试功能)
 2. 仅限于 μ PD78F0534A, 78F0535A, 78F0536A, 78F0537A, 78F0537DA

- 注意事项 1. 确保 AV_{SS} 和 EV_{SS} 具有与 V_{SS} 相同的电势。
 2. 确保 EV_{DD} 与 V_{DD} 具有相同的电势。
 3. 将 REGC 引脚通过一个电容连接到 V_{SS}(0.47 ~ 1 μ F: 推荐)。
 4. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。

备注 引脚标识符号参见 1.6 引脚标识符号。

1.5.5 78K0/KF2

- 80 引脚塑封 LQFP (14 × 14)
- 80 引脚塑封 LQFP (密间距) (12 × 12)



注 仅限于 μ PD78F0547DA (该产品具有片上调试功能)

- 注意事项
1. 确保 AVSS 和 EVSS 具有与 VSS 相同的电势。
 2. 确保 EVDD 与 VDD 具有相同的电势。
 3. 将 REGC 引脚通过一个电容连接到 VSS(0.47 ~ 1 μ F: 推荐)。
 4. ANI0/P20 ~ ANI3/P23 在复位释放后被设置为模拟输入引脚。


备注 引脚标识符号参见 1.6 引脚标识符号。

1.6 引脚标识符号

ANI0 ~ ANI7:	模拟输入	P120 ~ P124:	端口 12
AV _{REF} :	模拟参考电压	P130:	端口 13
AV _{SS} :	模拟地	P140 ~ P145:	端口 14
BUSY0:	串行繁忙输入	PCL:	编程时钟输出
BUZ:	蜂鸣器输出	REGC	稳压器电容
EV _{DD} :	端口电源电压	RESET:	复位
EV _{SS} :	端口地	RxD0, RxD6:	接收数据
EXCLK:	外部时钟输入 (主系统时钟)	SCK10, SCK11, SCKA0:	串行时钟输入/输出
EXCLKS:	外部时钟输入 (副系统时钟)	SCL0:	串行时钟输入/输出
EXLVI:	低电压检测器的外部电势输入	SDA0:	串行数据输入/输出
EXSCL0:	外部串行时钟输入	SI10, SI11, SIA0:	串行数据输入
FLMD0:	Flash 编程模式	SO10, SO11, SOA0:	串行数据输出
INTP0 ~ INTP7:	外部中断输入	SSI11:	串行接口芯片选择输入
KR0 ~ KR7:	按键返回	STB0:	串行选通
NC:	不连接	TI000, TI010,	
OCD0A, OCD0B,		TI001, TI011,	
OCD1A, OCD1B:	片上调试输入/输出	TI50, TI51:	定时器输入
P00 ~ P06:	端口 0	TO00, TO01,	
P10 ~ P17:	端口 1	TO50, TO51,	
P20 ~ P27:	端口 2	TOH0, TOH1:	定时器输出
P30 ~ P33:	端口 3	TxD0, TxD6:	发送数据
P40 ~ P47:	端口 4	V _{DD} :	电源电压
P50 ~ P57:	端口 5	V _{SS} :	地
P60 ~ P67:	端口 6	X1, X2:	晶振(主系统时钟)
P70 ~ P77:	端口 7	XT1, XT2:	晶振(副系统时钟)


1.7 框图

1.7.1 78K0/KB2



- 注 1. 仅限 μ PD78F0503DA 可用 (该产品具有片上调试功能)。
 2. 仅在 36 引脚的产品中可用。


1.7.2 78K0/KC2



注


1. 仅在 44 引脚和 48 引脚的产品上可用。
2. 仅在 48 引脚的产品上可用。
3. 仅限 μ PD78F0514A, 78F0515A 和 78F0515DA 可用。
4. 仅限 μ PD78F0513DA 和 78F0515DA (该产品具有片上调试功能)。

1.7.3 78K0/KD2




- 注
1. 仅限 μ PD78F0526A, 78F0527A 和 78F0527DA 可用。
 2. 仅限 μ PD78F0524A, 78F0525A, 78F0526A, 78F0527A 和 78F0527DA 可用。
 3. 仅限 μ PD78F0527DA 可用 (该产品具有片上调试功能)。

1.7.4 78K0/KE2



- 注
1. 仅限 μ PD78F0536A, 78F0537A 和 78F0537DA 可用。
 2. 仅限 μ PD78F0534A, 78F0535A, 78F0536A, 78F0537A 和 78F0537DA 可用。
 3. 仅限 μ PD78F0537DA 可用(该产品具有片上调试功能)。

1.7.5 78K0/KF2



- 注
1. 仅限 μ PD78F0546A, 78F0547A 和 78F0547DA 可用。
 2. 仅限 μ PD78F0547DA 可用(该产品具有片上调试功能)。

1.8 功能概述

(1/2)

项目			78K0/KB2 (μPD78F050yA: y = 0 ~ 3)				78K0/KC2 (μPD78F051yA: y = 1 ~ 5)							
			30/36 引脚				38/44 引脚			48 引脚				
Flash 存储器(KB)			8	16	24	32	16	24	32	16	24	32	48	60
高速 RAM (KB)			0.5	0.75	1	1	0.75	1	1	0.75	1	1	2	3
扩展 RAM (KB)			—	—	—	—	—	—	—	—	—	—	1	2
Bank (flash 存储器)			—											
电源电压			V _{DD} = 1.8 ~ 5.5 V											
稳压器			提供											
最短指令执行时间			0.1 μs (20 MHz: V _{DD} = 4.0 ~ 5.5 V)/0.2 μs (10 MHz: V _{DD} = 2.7 ~ 5.5 V)/ 0.4 μs (5 MHz: V _{DD} = 1.8 ~ 5.5 V)											
时钟	H	高速系统	20 MHz: V _{DD} = 4.0 ~ 5.5 V/10 MHz: V _{DD} = 2.7 ~ 5.5 V/5 MHz: V _{DD} = 1.8 ~ 5.5 V											
		内部高速振荡	8 MHz (TYP.): V _{DD} = 1.8 ~ 5.5 V											
	副系统时钟		—				32.768 kHz (TYP.): V _{DD} = 1.8 ~ 5.5 V							
	内部低速振荡		240 kHz (TYP.): V _{DD} = 1.8 ~ 5.5 V											
端口	总共		23				31 (38 引脚)/ 37 (44 引脚)			41				
	N 沟开漏(6V 耐压)		2				4			4				
定时器	16 位(TM0)		1 通道											
	8 位(TM5)		2 通道											
	8 位(TMh)		2 通道											
	钟表		—				1 通道							
串行接口	WDT		1 通道											
	3 线 CSI		—											
	自动发送/接收 3 线 CSI		—											
	UART/3 线 CSI [※]		1 通道											
	支持 LIN 总线的 UART		1 通道											
	I ² C 总线		1 通道											
10 位 A/D			4 通道				6 通道 (38 引脚)/ 8 通道 (44 引脚)			8 通道				
中断	外部		6				7			8				
	内部		14				16							
按键中断			—				2 通道 (38 引脚)/ 4 通道 (44 引脚)			4 通道				
复位	RESET 引脚		提供											
	POC		1.59 V ±0.15 V (上升到 1.8V 的时间: 3.6 ms (MAX.))											
	LVI		可以选择 16 个电源电压检测级别											
	WDT		提供											
时钟输出/蜂鸣器输出			—						仅限于时钟输出					
乘法器/除法器			—											提供
片上调试功能			仅限μPD78F0503DA				仅限μPD78F0513DA			仅限μPD78F0515DA				
操作环境温度			T _A = -40 ~ +85°C											

注 有复用功能的引脚只能选择其中之一功能。

(2/2)

项目		78K0/Kx2 (μPD78F052yA: y = 1 ~ 7)							78K0/KE2 (μPD78F053yA: y = 1 ~ 7)							78K0/KF2 (μPD78F054yA: y = 4 ~ 7)							
		52 引脚							64 引脚							80 引脚							
Flash 存储器(KB)		16	24	32	48	60	96	128	16	24	32	48	60	96	128	48	60	96	128				
高速 RAM (KB)		0.75	1	1	1	1	1	1	0.75	1	1	1	1	1	1	1	1	1	1				
扩展 RAM (KB)		—	—	—	1	2	4	6	—	—	—	1	2	4	6	1	2	4	6				
Bank (flash 存储器)		—					4	6	—					4	6	—		4	6				
电源电压		V _{DD} = 1.8 ~ 5.5 V																					
稳压器		提供																					
最短指令执行时间		0.1 μs (20 MHz: V _{DD} = 4.0 ~ 5.5 V)/0.2 μs (10 MHz: V _{DD} = 2.7 ~ 5.5 V)/ 0.4 μs (5 MHz: V _{DD} = 1.8 ~ 5.5 V)																					
时钟	出	高速系统		20 MHz: V _{DD} = 4.0 ~ 5.5 V/10 MHz: V _{DD} = 2.7 ~ 5.5 V/5 MHz: V _{DD} = 1.8 ~ 5.5 V																			
		内部高速振荡		8 MHz (TYP.): V _{DD} = 1.8 ~ 5.5 V																			
	副系统时钟		32.768 kHz (TYP.): V _{DD} = 1.8 ~ 5.5 V																				
	内部低速振荡		240 kHz (TYP.): V _{DD} = 1.8 ~ 5.5 V																				
端口	总共	45							55							71							
	N沟开漏(6V 耐压)	4							4							4							
定时器	16 位(TM0)		1 通道											2 通道									
	8 位(TM5)		2 通道																				
	8 位(TMh)		2 通道																				
	钟表		1 通道																				
	WDT		1 通道																				
串行接口	3 线 CSI		—											1 通道									
	自动发送/接收 3 线 CSI		—														1 通道						
	UART/3 线 CSI ^注		1 通道																				
	支持 LIN 总线的 UART		1 通道																				
	I ² C 总线		1 通道																				
10 位 A/D		8 通道																					
中断	外部	8							9														
	内部	16											19				20						
按键 中断		8 通道																					
复位	RESET 引脚		提供																				
	POC		1.59 V ±0.15 V (上升到 1.8V 的时间: 3.6 ms (MAX.))																				
	LVI		可以选择 16 个电源电压检测级别																				
	WDT		提供																				
时钟输出/蜂鸣器输出		仅限时钟输出							提供														
乘法器/除法器		—			提供				—			提供											
片上调试功能		仅限μPD78F0527DA							仅限μPD78F0537DA							仅限μPD78F0547DA							
操作环境温度		T _A = -40 ~ +85℃																					

注 有复用功能的引脚只能选择其中之一功能。

定时器概要说明。

		16 位定时器/ 事件计数器 00 和 01		8 位定时器/ 事件计数器 50 和 51		8 位定时器 H0 和 H1		钟表定时器	看门狗定时器
		TM00	TM01	TM50	TM51	TMH0	TMH1		
功能	间隔定时器	1 通道	1 通道	1 通道	1 通道	1 通道	1 通道	1 通道 ^{注1}	—
	外部事件计数器	1 通道	1 通道	1 通道	1 通道	—	—	—	—
	PPG 输出	1 输出	1 输出	—	—	—	—	—	—
	PWM 输出	—	—	1 输出	1 输出	1 输出	1 输出	—	—
	脉冲宽度测量	2 输入	2 输入	—	—	—	—	—	—
	方波输出	1 输出	1 输出	1 输出	1 输出	1 输出	1 输出	—	—
	载波发生器	—	—	—	—	—	1 输出 ^{注2}	—	—
	定时器输出	—	—	—	—	—	—	1 通道 ^{注1}	—
	看门狗定时器	—	—	—	—	—	—	—	1 通道
中断源		2	2	1	1	1	1	1	—

- 注
1. 看门狗定时器功能和间隔定时器功能可同时使用。
 2. TM51 和 TMH1 可联合使用，作为载波发生器模式。

备注 集成的定时器根据产品类型不同而有所差别。

	78K0/KB2 (μPD78F050yA)	78K0/KC2 (μPD78F051yA)	78K0/KD2 (μPD78F052yA)	78K0/KE2 (μPD78F053yA)		78K0/KF2 (μPD78F054yA)
	y = 0-3	y = 1-5	y = 1-7	y = 1-3	y = 4-7	y = 4-7
16 位定时器/事件计数器 00	√					
16 位定时器/事件计数器 01	—				√	
8 位定时器/事件计数器 50	√					
8 位定时器/事件计数器 51	√					
8 位定时器 H0	√					
8 位定时器 H1	√					
钟表定时器	—	√				
看门狗定时器	√					

√: 集成, —: 未集成

第二章 引脚功能

2.1 引脚功能列表

有三种类型的引脚 I/O 缓冲式供电电源: AV_{REF} 、 EV_{DD} 和 V_{DD} 。下表显示了这些供电电源与引脚之间的关系。

表 2-1 引脚 I/O 缓冲式供电电源(AV_{REF} , V_{DD})

- 78K0/KB2: 30 引脚塑封 SSOP (7.62 mm (300))
- 78K0/KC2: 38 引脚塑封 SSOP (7.62 mm (300)), 44 引脚塑封 LQFP (10x10), 48 引脚塑封 LQFP (密间距) (7x7)
- 78K0/KD2: 52 引脚塑封 LQFP (10x10)

供电电源	对应的引脚
AV_{REF}	P20 ~ P27
V_{DD}	除 P20 ~ P27 以外其它的引脚

表 2-2. 引脚 I/O 缓冲式供电电源(AV_{REF} , EV_{DD} , V_{DD})

- 78K0/KB2: 36 引脚塑封 FLGA (4x4)
- 78K0/KE2: 64 引脚塑封 LQFP (密间距) (10x10), 64 引脚塑封 LQFP (14x14), 64 引脚塑封 LQFP (12x12), 64 引脚塑封 TQFP (密间距) (7x7), 64 引脚塑封 FLGA (5x5)
- 78K0/KF2: 80 引脚塑封 LQFP (14x14), 80 引脚塑封 LQFP (密间距) (12x12)

供电电源	对应的引脚
AV_{REF}	P20 ~ P27
EV_{DD}	除去 P20 ~ P27 和 P121 ~ P124 之外的其它引脚
V_{DD}	• P121 ~ P124 • 其它引脚

2.1.1 78K0/KB2

(1) 端口功能: 78K0/KB2

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0。 2 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	TI000
P01				TI010/TO00
P10	I/O	端口 1。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	$\overline{\text{SCK10/TxD0}}$
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50
P20 ~ P23	I/O	端口 2。 4 位 I/O 端口。 可以位选输入/输出模式。	模拟输入	ANI0 ~ ANI3
P30	I/O	端口 3。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP1
P31				INTP2/OCD1A [※]
P32				INTP3/OCD1B [※]
P33				INTP4/TI51/TO51
P60	I/O	端口 6。 2 位 I/O 端口。 输出为 N 沟开漏（6V 耐压）。 可以位选输入/输出模式。	输入端口	SCL0
P61				SDA0
P120	I/O	端口 12。 3 位 I/O 端口。 可以位选输入/输出模式。 对于 P120, 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP0/EXLVI
P121				X1/OCD0A [※]
P122				X2/EXCLK/ OCD0B [※]

注 仅限于 μ PD78F0503DA (该厂品具有片上调试功能)

(2) 非端口功能 (1/2): 78K0/KB2

功能名称	I/O	功能	复位后	复用功能
ANI0 ~ ANI3	输入	A/D 转换器模拟输入	模拟输入	P20 ~ P23
EXLVI	输入	外部低电压检测的电势输入	输入端口	P120/INTP0
FLMD0	—	Flash 存储器编程模式设置	—	—
INTP0	输入	可以指定外部中断请求输入的有效边沿（上升沿，下降沿和同时）	输入端口	P120/EXLVI
INTP1				P30
INTP2				P31/OCD1A [※]
INTP3				P32/OCD1B [※]
INTP4				P33/TI51/TO51
INTP5				P16/TOH1
REGC	—	为内部操作连接稳压器输出（2.5V）稳定电容。 通过电容连接到 Vss。（0.47 ~ 1 μ F：推荐）。	—	—
RESET	输入	系统复位输入	—	—
RxD0	输入	到 UART0 的串行数据输入	输入端口	P11/SI10
RxD6	输入	到 UART6 的串行数据输入。	输入端口	P14
TxD0	输出	UART0 的串行数据输出	输入端口	P10/SCK10
TxD6	输出	UART6 的串行数据输出	输入端口	P13
SCK10	I/O	CSI10 的时钟输入/输出	输入端口	P10/TxD0
SI10	输入	CSI10 的串行数据输入		P11/RxD0
SO10	输出	CSI10 的串行数据输出		P12
SCL0	I/O	I ² C 的时钟输入/输出	输入端口	P60
SDA0		I ² C 的串行数据 I/O		P61
TI000	输入	16 位定时器/事件计数器 00 的外部计数时钟输入。16 位定时器/事件计数器 00 的捕获寄存器（CR000，CR010）的捕获触发输入	输入端口	P00
TI010	输入	16 位定时器/事件计数器 00 的捕获寄存器（CR000）的捕获触发输入	输入端口	P01/TO00
TI50	输入	8 位定时器/事件计数器 50 的外部计数时钟输入	输入端口	P17/TO50
TI51		8 位定时器/事件计数器 51 的外部计数时钟输入		P33/TO51/INTP4
~00	输出	16 位定时器/事件计数器 00 输出	输入端口	P01/TI010
~50	输出	8 位定时器/事件计数器 50 输出	输入端口	P17/TI50
~51		8 位定时器/事件计数器 51 输出		P33/TI51/INTP4
~H0	输出	8 位定时器 H0 输出	输入端口	P15
~H1		8 位定时器 H1 输出		P16/INTP5
X1	—	连接主系统时钟的振荡器	输入端口	P121/OCD0A [※]
X2	—		输入端口	P122/EXCLK/OCD0B [※]
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/OCD0B [※]

注 仅限于 μ PD78F0503DA (该厂品具有片上调试功能)

(2) 非端口功能 (2/2): 78K0/KB2

功能名称	I/O	功能	复位后	复用功能
V _{DD}	—	对于 30 引脚产品：除去 P20 ~ P23 之外其它引脚的正极供电电源 对于 36 引脚产品：P121，P122 和非端口引脚的正极供电电源	—	—
EV _{DD} ^{‡1}	—	对于 36 引脚产品：除去 P20 ~ P23，P121 和 P122 之外的其它端口引脚的正极供电电源	—	—
AV _{REF}	—	A/D 转换器参考电压输入以及 P20 ~ P23 和 A/D 转换器的正极供电电源	—	—
V _{SS}	—	对于 30 引脚产品：除去 P20 ~ P23 之外的其它引脚的地电势 对于 36 引脚产品：P121，P122 和非端口引脚的地电势	—	—
EV _{SS} ^{‡1}	—	对于 36 引脚产品：除去 P20 ~ P23，P121 和 P122 之外的其它端口引脚的地电势。与 V _{SS} 电位相同。	—	—
AV _{SS}	—	A/D 转换器的地电势。与 V _{SS} 电位相同。	—	—
OCD0A ^{‡2}	输入	片上调试模式设置引脚(仅限μPD78F0503DA)	输入端口	P121/X1
OCD1A ^{‡2}				P31/INTP2
OCD0B ^{‡2}	—			P122/X2/EXCLK
OCD1B ^{‡2}				P32/INTP3

- 注
1. 仅限 36 引脚产品
 2. 仅限 D78F0503DA (该厂品具有片上调试功能)

2.1.2 78K0/KC2

(1) 端口功能 (1/2): 78K0/KC2

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0。 2 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	TI000
P01				TI010/TO00
P10	I/O	端口 1。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	SCK10/TxD0
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50
P20 ~ P25	I/O	端口 2。 8 位 I/O 端口。 可以位选输入/输出模式。	模拟输入	ANI0 ~ ANI5
P26 ^{注1} , P27 ^{注1}				ANI6 ^{注1} , ANI7 ^{注1}
P30	I/O	端口 3。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP1
P31				INTP2/OCD1A ^{注2}
P32				INTP3/OCD1B ^{注2}
P33				TI51/TO51/INTP4
P40 ^{注1} , P41 ^{注1}	I/O	端口 4。 2 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
P60	I/O	端口 6。 4 位 I/O 端口。 P60 ~ P63 为 N 沟开漏输出 (6 V 耐压)。 可以位选输入/输出模式。	输入端口	SCL0
P61				SDA0
P62				EXSCL0
P63				—
P70, P71	I/O	端口 7。 6 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	KR0, KR1
P72 ^{注1} , P73 ^{注1}				KR2 ^{注1} , KR3 ^{注1}
P74 ^{注3} , P75 ^{注3}				—

注 1. 仅限于 44 引脚和 48 引脚产品

对于 38 引脚产品，一定要设置 PM2 的位 6 和位 7 为 1，PM4 的位 0 和位 1，PM7 的位 2 和位 3，P2 的位 6 和位 7，P4 的位 0 和位 1 和 P7 的位 2 和位 3 为 0。

2. 仅限于 μ PD78F0513DA 和 78F0515DA (该厂品带有片上调试功能)

3. 仅限于 48 引脚产品

(1) 端口功能 (2/2): 78K0/KC2

功能名称	I/O	功能	复位后	复用功能
P120	I/O	端口 12。 5 位 I/O 端口。 可以位选输入/输出模式。 仅限于 P120, 通过软件设置, 可以定义内置上拉电阻的使用。	输入端口	INTP0/EXLVI
P121				X1/OCD0A ^{※1}
P122				X2/EXCLK/OCD0B ^{※1}
P123				XT1
P124				XT2/EXCLKS
P130 ^{※2}	输出	端口 13。 1 位输出端口。	输出 端口	—
P140 ^{※2}	I/O	端口 14。 1 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置, 可以定义内置上拉电阻的使用。	输入端口	PCL/INTP6 ^{※2}

注 1. 仅限于 μ PD78F0513DA 和 78F0515DA (该厂品带有片上调试功能)

2. 仅限于 48 引脚产品

(2) 非端口功能 (1/2): 78K0/KC2

功能名称	I/O	功能	复位后	复用功能
ANI0 ~ ANI5	输入	A/D 转换器模拟输入	模拟输入	P20 ~ P25
ANI6 ^{※1} , ANI7 ^{※1}				P26 ^{※1} , P27 ^{※1}
EXLVI	输入	外部低电压检测的电势输入	输入端口	P120/INTP0
EXSCL0	输入	串行接口的外部时钟输入。 输入外部时钟, 输入的时钟频率为 6.4 MHz。	输入端口	P62
FLMD0	—	Flash 存储器编程模式设置	—	—
INTP0	输入	可以指定外部中断请求输入的有效边沿 (上升沿, 下降沿和同时)	输入端口	P120/EXLVI
INTP1				P30
INTP2				P31/OCD1A ^{※2}
INTP3				P32/OCD1B ^{※2}
INTP4				P33/TI51/TO51
INTP5				P16/TOH1
INTP6 ^{※3}				P140/PCL ^{※3}
KR0, KR1	输入	按键中断输入	输入端口	P70, P71
KR2 ^{※1} , KR3 ^{※1}				P72 ^{※1} , P73 ^{※1}
PCL ^{※3}	输出	时钟输出 (用于校准高速系统时钟, 副系统时钟)	输入端口	P140/INTP6 ^{※3}

注 1. 仅限于 44 引脚和 48 引脚产品

对于 38 引脚产品, 一定要设置 PM2 的位 6 和位 7 为 1, 设置 PM7 的位 2 和位 3, P2 的位 6 和位 7, 和 P7 的位 2 和位 3 为 0。

2. 仅限于 μ PD78F0513DA 和 78F0515DA (该厂品带有片上调试功能)

3. 仅限于 48 引脚产品

(2) 非端口功能 (2/2): 78K0/KC2

功能名称	I/O	功能	复位后	复用功能
REGC	—	为内部操作连接稳压器输出 (2.5 V) 稳定电容通过电容连接到 Vss。(0.47 ~ 1 μ F: 推荐)。	—	—
RESET	输入	系统复位输入	—	—
RxD0	输入	到 UART0 的串行数据输入。	输入端口	P11/SI10
RxD6	输入	到 UART6 的串行数据输入。	输入端口	P14
SCK10	I/O	CSI10 的时钟输入/输出	输入端口	P10/TxD0
SCL0	I/O	I ² C 的时钟输入/输出	输入端口	P60
SDA0	I/O	I ² C 的串行数据 I/O	输入端口	P61
SI10	输入	CSI10 的串行数据输入	输入端口	P11/RxD0
SO10	输出	CSI10 的串行数据输出	输入端口	P12
TI000	输入	16 位定时器/事件计数器 00 的外部计数时钟输入。16 位定时器/事件计数器 00 的捕获寄存器 (CR000, CR010) 的捕获触发输入	输入端口	P00
TI010		16 位定时器/事件计数器 00 的捕获寄存器 (CR000) 的捕获触发输入		P01/TO00
TI50	输入	8 位定时器/事件计数器 50 的外部计数时钟输入	输入端口	P17/TO50
TI51		8 位定时器/事件计数器 51 的外部计数时钟输入		P33/TO51/INTP4
TO00	输出	16 位定时器/事件计数器 00 输出	输入端口	P01/TO10
TO50	输出	8 位定时器/事件计数器 50 输出	输入端口	P17/TO50
TO51		8 位定时器/事件计数器 51 输出		P33/TO51/INTP4
TOH0	输出	8 位定时器 H0 输出	输入端口	P15
TOH1		8 位定时器 H1 输出		P16/INTP5
TxD0	输出	UART0 的串行数据输出	输入端口	P10/SCK10
TxD6	输出	UART6 的串行数据输出	输入端口	P13
X1	—	连接主系统时钟的振荡器	输入端口	P121/OC0A ^注
X2	—			P122/EXCLK/OC0B ^注
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/OC0B ^注
XT1	—	连接副系统时钟振荡器	输入端口	P123
XT2	—		输入端口	P124/EXCLKS
EXCLKS	输入	副系统时钟的外部时钟输入	输入端口	P124/XT2
VDD	—	除去 P20 ~ P27 之外引脚的正极供电电源	—	—
AVREF	—	A/D 转换器参考电压输入以及 P20 ~ P27 和 A/D 转换器的正极供电电源	—	—
VSS	—	除去 P20 ~ P27 之外引脚的地电势	—	—
AVSS	—	A/D 转换器的地电势。与 VSS 电位相同。	—	—
OC0A ^注	输入	片上调试模式设置引脚(仅限) (仅限于 PD78F0513DA 和 78F0515DA)	输入端口	P121/X1
OC01A ^注				P31/INTP2
OC00B ^注				P122/X2/EXCLK
OC01B ^注				P32/INTP3

注 仅限于 μ PD78F0513DA 和 78F0515DA (该厂品带有片上调试功能)

2.1.3 78K0/KD2

(1) 端口功能 (1/2): 78K0/KD2

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	TI000
P01				TI010/TO00
P02				—
P03				—
P10	I/O	端口 1。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	SCK10/TxD0
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50
P20 ~ P27	I/O	端口 2。 8 位 I/O 端口。 可以位选输入/输出模式。	模拟输入	ANI0 ~ ANI7
P30	I/O	端口 3。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP1
P31				INTP2/OCD1A ^注
P32				INTP3/OCD1B ^注
P33				TI51/TO51/INTP4
P40, P41	I/O	端口 4。 2 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
P60	I/O	端口 6。 4 位 I/O 端口。 输出为 N 沟开漏（6V 耐压）。 可以位选输入/输出模式。	输入端口	SCL0
P61				SDA0
P62				EXSCL0
P63				—
P70 ~ P77	I/O	端口 7。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	KR0 ~ KR7
P120	I/O	端口 12。 5 位 I/O 端口。 可以位选输入/输出模式。 仅限于 P120，通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP0/EXLVI
P121				X1/OCD0A ^注
P122				X2/EXCLK/ OCD0B ^注
P123				XT1
P124				XT2/EXCLKS

注 仅限于 μ PD78F0527DA (该厂品带有片上调试功能)

(1) 端口功能 (2/2): 78K0/KD2

功能名称	I/O	功能	复位后	复用功能
P130	输出	端口 13。 1 位输出端口。	输出 端口	—
P140	I/O	端口 14。 1 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	PCL/INTP6

(2) 非端口功能 (1/2): 78K0/KD2

功能名称	I/O	功能	复位后	复用功能
ANI0 ~ ANI7	输入	A/D 转换器模拟输入	模拟输入	P20 ~ P27
EXLVI	输入	外部低电压检测的电势输入	输入端口	P120/INTP0
EXSCL0	输入	I ² C 的外部时钟输入 输入外部时钟，输入时钟频率为 6.4 MHz。	输入端口	P62
FLMD0	—	Flash 存储器编程模式设置	—	—
INTP0	输入	可以指定外部中断请求输入的有效边沿（上升沿，下降沿和同时）	输入端口	P120/EXLVI
INTP1				P30
INTP2				P31/OCD1A [※]
INTP3				P32/OCD1B [※]
INTP4				P33/TI51/TO51
INTP5				P16/TOH1
INTP6				P140/PCL
KR0 ~ KR7	输入	按键中断输入	输入端口	P70 ~ P77
PCL	输出	时钟输出 (为校准高速系统时钟，副系统时钟)	输入端口	P140/INTP6
REGC	—	为内部操作连接稳压器输出 (2.5 V) 稳定电容。 通过电容连接到 V _{SS} 。(0.47 ~ 1 μ F: 推荐)。	—	—
RESET	输入	系统复位输入	—	—
RxD0	输入	到 UART0 的串行数据输入。	输入端口	P11/SI10
RxD6		到 UART6 的串行数据输入。		P14
SCK10	I/O	CSI10 的时钟输入/输出	输入端口	P10/TxD0
SCL0		I ² C 的时钟输入/输出		P60
SDA0	I/O	I ² C 串行数据 I/O	输入端口	P61
SI10	输入	CSI10 的串行数据输入	输入端口	P11/RxD0
SO10	输出	CSI10 的串行数据输出	输入端口	P12
TxD0	输出	UART0 的串行数据输出	输入端口	P10/ $\overline{\text{SCK10}}$
TxD6		UART6 的串行数据输出		P13

注 仅限于 μ PD78F0527DA (该厂品带有片上调试功能)

(2) 非端口功能 (2/2): 78K0/KD2

功能名称	I/O	功能	复位后	复用功能
TI000	输入	16 位定时器/事件计数器 00 的外部计数时钟输入。16 位定时器/事件计数器 00 的捕获寄存器 (CR000, CR010) 的捕获触发输入	输入端口	P00
TI010		16 位定时器/事件计数器 00 的捕获寄存器 (CR000) 的捕获触发输入		P01/TO00
TI50	输入	8 位定时器/事件计数器 50 的外部计数时钟输入	输入端口	P17/TO50
TI51		8 位定时器/事件计数器 51 的外部计数时钟输入		P33/TO51/INTP4
TO00	输出	16 位定时器/事件计数器 00 输出	输入端口	P01/TO00
TO50	输出	8 位定时器/事件计数器 50 输出	输入端口	P17/TO50
TO51		8 位定时器/事件计数器 51 输出		P33/TO51/INTP4
TOH0		8 位定时器 H0 输出		P15
TOH1		8 位定时器 H1 输出		P16/INTP5
X1	输入	连接主系统时钟的振荡器	输入端口	P121/OC0A ^注
X2	—			P122/EXCLK/OC0B ^注
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/OC0B ^注
XT1	输入	连接副系统时钟振荡器	输入端口	P123
XT2	—		输入端口	P124/EXCLKS
EXCLKS	输入	副系统时钟的外部时钟输入	输入端口	P124/XT2
V _{DD}	—	除去 P20 ~ P27 以外的其它引脚的正极供电电源	—	—
AV _{REF}	输入	A/D 转换器参考电压输入以及 P20 ~ P27 和 A/D 转换器的正极供电电源	—	—
V _{SS}	—	除去 P20 ~ P27 以外的其它引脚的地电势	—	—
AV _{SS}	—	A/D 转换器的地电势。与 V _{SS} 电势相同。	—	—
OC0A ^注	输入	片上调试模式设置引脚(仅限 μ PD78F0527DA)	输入端口	P121/X1
OC01A ^注				P31/INTP2
OC00B ^注				P122/X2/EXCLK
OC01B ^注				P32/INTP3

注 仅限 μ PD78F0527DA(该厂品带有片上调试功能)

2.1.4 78K0/KE2

(1) 端口功能 (1/2): 78K0/KE2

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0。 7 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	TI000
P01				TI010/TO00
P02				SO11 ^{注1}
P03				SI11 ^{注1}
P04				SCK11 ^{注1}
P05				TI001 ^{注1} / SSI11 ^{注1}
P06				TI011 ^{注1} / TO01 ^{注1}
P10	I/O	端口 1。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	SCK10/TxD0
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50
P20 ~ P27	I/O	端口 2。 8 位 I/O 端口。 可以位选输入/输出模式。	模拟输入	ANI0 ~ ANI7
P30	I/O	端口 3。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP1
P31				INTP2/OCD1A ^{注2}
P32				INTP3/OCD1B ^{注2}
P33				TI51/TO51/INTP4
P40 ~ P43	I/O	端口 4。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
P50 ~ P53	I/O	端口 5。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
P60	I/O	端口 6。 4 位 I/O 端口。 P60 ~ P63 为 N 沟开漏输出 (6 V 耐压)。 可以位选输入/输出模式。	输入端口	SCL0
P61				SDA0
P62				EXSCL0
P63				—

- 注 1. 仅在 μ PD78F0534A, 78F0535A, 78F0536A, 78F0537A 和 78F0537DA 中可用。
2. 仅限于 μ PD78F0537DA (该厂品带有片上调试功能)。

(1) 端口功能 (2/2): 78K0/KE2

功能名称	I/O	功能	复位后	复用功能
P70 ~ P77	I/O	端口 7。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	KR0 ~ KR7
P120	I/O	端口 12。 5 位 I/O 端口。 可以位选输入/输出模式。 仅 P120, 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP0/EXLVI
P121				X1/OCD0A [※]
P122				X2/EXCLK/OCD0B [※]
P123				XT1
P124				XT2/EXCLKS
P130	输出	端口 13。 1 位输出端口。	输出 端口	—
P140	I/O	端口 14。 2 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	PCL/INTP6
P141				BUZ/INTP7

注 仅限于 μ PD78F0537DA (该厂品带有片上调试功能)

(2) 非端口功能 (1/3): 78K0/KE2

功能名称	I/O	功能	复位后	复用功能
ANI0 ~ ANI7	输入	A/D 转换器模拟输入	模拟输入	P20 ~ P27
BUZ	输出	蜂鸣器输出	输入端口	P141/INTP7
EXLVI	输入	外部低电压检测的电势输入	输入端口	P120/INTP0
EXSCL0	输入	I ² C 的外部时钟输入。 输入外部时钟，输入时钟频率为 6.4MHz。	输入端口	P62
FLMD0	—	Flash 存储器编程模式设置	—	—
INTP0	输入	可以指定外部中断请求输入的有效边沿（上升沿，下降沿和同时）	输入端口	P120/EXLVI
INTP1				P30
INTP2				P31/OCD1A [※]
INTP3				P32/OCD1B [※]
INTP4				P33/TI51/TO51
INTP5				P16/TOH1
INTP6				P140/PCL
INTP7				P141/BUZ
KR0 ~ KR7	输入	按键中断 输入	输入端口	P70 ~ P77
PCL	输出	时钟输出 (用于校准高速系统时钟，副系统时钟)	输入端口	P140/INTP6
REGC	—	用于内部操作连接稳压器输出(2.5V)稳定电容。 通过电容连接到 Vss。(0.47 ~ 1 μ F: 推荐)。	—	—

注 仅限于 μ PD78F0537DA(该厂品带有片上调试功能)

(2) 非端口功能 (2/3): 78K0/KE2

功能名称	I/O	功能	复位后	复用功能
RESET	输入	系统复位输入	—	—
RxD0	输入	到 UART0 的串行数据输入。	输入端口	P11/SI10
RxD6		到 UART6 的串行数据输入。		P14
SCK10	I/O	CSI10 的时钟输入/输出	输入端口	P10/TxD0
SCK11 ^{注1}		CSI11 的时钟输入/输出		P04
SCL0	I/O	I ² C 的时钟输入/输出	输入端口	P60
SDA0	I/O	I ² C 的串行数据 I/O	输入端口	P61
SI10	输入	CSI10 的串行数据输入	输入端口	P11/RxD0
SI11 ^{注1}		CSI11 的串行数据输入		P03
SO10	输出	CSI10 的串行数据输出	输入端口	P12
SO11 ^{注1}		CSI11 的串行数据输出		P02
SSI11 ^{注1}	输入	CSI11 的片选输入	输入端口	P05/TI001
TI000	输入	16 位定时器/事件计数器 00 的外部计数时钟输入。16 位定时器/事件计数器 00 的捕获寄存器 (CR000, CR010) 的捕获触发输入	输入端口	P00
TI001 ^{注1}		16 位定时器/事件计数器 01 的外部时钟输入 16 位定时器/事件计数器 01 的捕获寄存器(CR001, CR011)的捕获触发输入		P05/SSI11 ^{注1}
TI010		16 位定时器/事件计数器 00 的捕获寄存器(CR000)的捕获触发输入		P01/TO00
TI011 ^{注1}		16 位定时器/事件计数器 01 的捕获寄存器(CR001)的捕获触发输入		P06/TO01 ^{注1}
TI50	输入	8 位定时器/事件计数器 50 的外部计数时钟输入	输入端口	P17/TO50
TI51		8 位定时器/事件计数器 51 的外部计数时钟输入		P33/TO51/INTP4
TO00	输出	16 位定时器/事件计数器 00 输出	输入端口	P01/TI010
TO01 ^{注1}		16 位定时器/事件计数器 01 输出		P06/TI011 ^{注1}
TO50	输出	8 位定时器/事件计数器 50 输出	输入端口	P17/TI50
TO51		8 位定时器/事件计数器 51 输出		P33/TI51/INTP4
TOH0	输出	8 位定时器 H0 输出	输入端口	P15
TOH1		8 位定时器 H1 输出		P16/INTP5
TxD0	输出	UART0 的串行数据输出	输入端口	P10/SCK10
TxD6		UART6 的串行数据输出		P13
X1	输入	连接主系统时钟的振荡器	输入端口	P121/OCD0A ^{注2}
X2	—			P122/EXCLK/ OCD0B ^{注2}
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/ OCD0B ^{注2}
XT1	输入	连接副系统时钟振荡器	输入端口	P123
XT2	—		输入端口	P124/EXCLKS
EXCLKS	输入	副系统时钟的外部时钟输入	输入端口	P124/XT2

注 1. 仅在 μ PD78F0534A, 78F0535A, 78F0536A, 78F0537A 和 78F0537DA 中可用。

2. 仅限于 μ PD78F0537DA(该厂品带有片上调试功能)

(2) 非端口功能 (3/3): 78K0/KE2

功能名称	I/O	功能	复位后	复用功能
V _{DD}	—	P121 ~ P124 以及除去端口的正极供电电源	—	—
EV _{DD}	—	除去 P20 ~ P27 和 P121 ~ P124 之外其它端口的供电电源。确保 EV _{DD} 和 V _{DD} 具有相同的电势。	—	—
AV _{REF}	输入	A/D 转换器参考电压输入以及 P20 ~ P27 和 A/D 转换器的供电电源。	—	—
V _{SS}	—	P121 ~ P124 以及除端口外的地电势	—	—
EV _{SS}	—	除 P20 ~ P27 和 P121 ~ P124 之外的端口的地电势。确保 EV _{SS} 和 V _{SS} 具有相同的电势。	—	—
AV _{SS}	—	A/D 转换器的地电势。与 V _{SS} 电位相同。	—	—
OCD0A ^注	输入	片上调试模式设置引脚(仅限 PD78F0537DA)	输入端口	P121/X1
OCD1A ^注				P31/INTP2
OCD0B ^注	—			P122/X2/EXCLK
OCD1B ^注				P32/INTP3

注 仅限 μ PD78F0537DA (该厂品具有片上调试功能)

2.1.5 78K0/KF2

(1) 端口功能 (1/2): 78K0/KF2

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0。 7 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	TI000
P01				TI010/TO00
P02				SO11
P03				SI11
P04				SCK11
P05				TI001/SSI11
P06				TI011/TO01
P10	I/O	端口 1。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	SCK10/TxD0
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50
P20 ~ P27	I/O	端口 2。 8 位 I/O 端口。 可以位选输入/输出模式。	模拟输入	ANI0 ~ ANI7
P30	I/O	端口 3。 4 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP1
P31				INTP2/OCD1A [※]
P32				INTP3/OCD1B [※]
P33				TI51/TO51/INTP4
P40 ~ P47	I/O	端口 4。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
P50 ~ P57	I/O	端口 5。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
P60	I/O	端口 6。 8 位 I/O 端口。 P60 ~ P63 为 N 沟开漏输出(6V 耐压)。 可以位选输入/输出模式。 仅限于 P64 ~ P67, 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	SCL0
P61				SDA0
P62				EXSCL0
P63 ~ P67				—

注 仅限于 μ PD78F0547DA (该厂品具有片上调试功能)

(1) 端口功能 (2/2): 78K0/KF2

功能名称	I/O	功能	复位后	复用功能
P70 ~ P77	I/O	端口 7。 8 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	KR0 ~ KR7
P120	I/O	端口 12。 5 位 I/O 端口。 可以位选输入/输出模式。 仅限 P120，通过软件设置，可以定义内置上拉电阻的使用。	输入端口	INTP0/EXLVI
P121				X1/OCD0A [※]
P122				X2/EXCLK/OCD0B [※]
P123				XT1
P124				XT2/EXCLKS
P130	输出	端口 13。 1 位输出端口。	输出 端口	—
P140	I/O	端口 14。 6 位 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	PCL/INTP6
P141				BUZ/BUSY0/INTP7
P142				SCKA0
P143				SIA0
P144				SOA0
P145				STB0

注 仅限于μPD78F0547DA (该厂品具有片上调试功能)

(2) 非端口功能 (1/3): 78K0/KF2

功能名称	I/O	功能	复位后	复用功能
ANI0 ~ ANI7	输入	A/D 转换器模拟输入	模拟输入	P20 ~ P27
BUSY0	输入	CSIA0 忙输入	输入端口	P141/BUZ/INTP7
BUZ	输出	蜂鸣器输出	输入端口	P141/BUSY0/INTP7
EXLVI	输入	外部低电压检测的电势输入	输入端口	P120/INTP0
EXSCL0	输入	I ² C 外部时钟输入。 输入外部时钟，输入时钟频率为 6.4MHz。	输入端口	P62
FLMD0	—	Flash 存储器编程模式设置	—	—
INTP0	输入	可以指定外部中断请求输入的有效边沿（上升沿，下降沿和同时）	输入端口	P120/EXLVI
INTP1				P30
INTP2				P31/OCD1A [※]
INTP3				P32/OCD1B [※]
INTP4				P33/TI51/TO51
INTP5				P16/TOH1
INTP6				P140/PCL
INTP7				P141/BUZ/BUSY0
KR0 ~ KR7	输入	按键中断输入	输入端口	P70 ~ P77

注 仅限于μPD78F0547DA (该厂品具有片上调试功能)

(2) 非端口功能 (2/3): 78K0/KF2

功能名称	I/O	功能	复位后	复用功能
PCL	输出	时钟 输出 (用于校准高速系统时钟, 副系统时钟)	输入端口	P140/INTP6
REGC	—	用于内部操作连接稳压器输出(2.5V)稳定电容。 通过电容连接到 Vss。 (0.47 ~ 1 μ F: 推荐)。	—	—
RESET	输入	系统复位输入	—	—
RxD0	输入	到 UART0 的串行数据输入。	输入端口	P11/SI10
RxD6	输入	到 UART6 的串行数据输入。	输入端口	P14
SCK10	I/O	CSI10 的时钟输入/输出, CSI11	输入端口	P10/TxD0
SCK11				P04
SCKA0	I/O	CSIA0 的时钟输入/输出	输入端口	P142
SCL0	I/O	I ² C 的时钟输入/输出	输入端口	P60
SDA0	I/O	I ² C 的串行数据 I/O	输入端口	P61
SI10	输入	CSI10 的串行数据输入, CSI11	输入端口	P11/RxD0
SI11				P03
SIA0	输入	CSIA0 的串行数据输入	输入端口	P143
SO10	输出	CSI10 的串行数据输出, CSI11	输入端口	P12
SO11				P02
SOA0	输出	CSIA0 的串行数据输出	输入端口	P144
SSI11	输入	CSI11 的片选输入	输入端口	P05/TI001
STB0	输出	CSIA0 的选通输出	输入端口	P145
Ti000	输入	16 位定时器/事件计数器 00 的外部计数时钟输入。16 位定时器/事件计数器 00 的捕获寄存器 (CR000, CR010) 的捕获触发输入	输入端口	P00
Ti001		16 位定时器/事件计数器 01 的外部计数时钟输入 16 位定时器/事件计数器 01 的捕获寄存器(CR001, CR011)的捕获触发输入		P05/SSI11
Ti010	输入	16 位定时器/事件计数器 00 的捕获寄存器 (CR000) 的捕获触发输入	输入端口	P01/TO00
Ti011		16 位定时器/事件计数器 01 的捕获寄存器(CR001)的捕获触发输入		P06/TO01
Ti50	输入	8 位定时器/事件计数器 50 的外部计数时钟输入	输入端口	P17/TO50
Ti51		8 位定时器/事件计数器 51 的外部计数时钟输入		P33/TO51/INTP4
TO00	输出	16 位定时器/事件计数器 00 输出	输入端口	P01/Ti010
TO01		16 位定时器/事件计数器 01 输出		P06/Ti011
TO50	输出	8 位定时器/事件计数器 50 输出	输入端口	P17/Ti50
TO51		8 位定时器/事件计数器 51 输出		P33/Ti51/INTP4
TOH0	输出	8 位定时器 H0 输出	输入端口	P15
TOH1		8 位定时器 H1 输出		P16/INTP5
TxD0	输出	UART0 的串行数据输出	输入端口	P10/SCK10
TxD6	输出	UART6 的串行数据输出	输入端口	P13

(2) 非端口功能 (3/3): 78K0/KF2

功能名称	I/O	功能	复位后	复用功能
X1	—	连接主系统时钟的振荡器	输入端口	P121/OCD0A ^注
X2	—		输入端口	P122/EXCLK/OCD0B ^注
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/OCD0B ^注
XT1	—	连接副系统时钟振荡器	输入端口	P123
XT2	—		输入端口	P124/EXCLKS
EXCLKS	输入	副系统时钟的外部时钟输入	输入端口	P124/XT2
V _{DD}	—	P121 ~ P124 和除去端口的正极供电电源	—	—
EV _{DD}	—	除去 P20 ~ P27 和 P121 ~ P124 之外端口的正极供电电源。确保 EV _{DD} 与 V _{DD} 具有相同的电势。	—	—
AV _{REF}	—	A/D 转换器参考电压输入以及 P20 ~ P27 和 A/D 转换器的正极供电电源	—	—
V _{SS}	—	P121 ~ P124 和除去端口以外的地电势	—	—
EV _{SS}	—	除去 P20 ~ P27 和 P121 ~ P124 以外的端口的地电势。确保 EV _{SS} 和 V _{SS} 具有相同的电势。	—	—
AV _{SS}	—	A/D 转换器的地电势。与 V _{SS} 电位相同。	—	—
OCD0A ^注	输入	片上调试模式设置引脚(仅限 μ PD78F0547DA)	输入端口	P121/X1
OCD1A ^注				P31/INTP2
OCD0B ^注				P122/X2/EXCLK
OCD1B ^注				P32/INTP3

注 仅限于 μ PD78F0547DA (该厂品具有片上调试功能)

2.2 引脚功能描述

备注 集成的引脚根据产品的不同而有所差异。参考 **1.4 订购信息** 和 **2.1 引脚功能列表**。

2.2.1 P00 ~ P06 (端口 0)

P00 ~ P06 是作为 I/O 端口。这些引脚同样可以作为定时器 I/O，串行接口数据 I/O，时钟 I/O 和片选输入。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P00/TI000	√		√	√		√
P01/TI010/TO00	√		√	√		√
P02/SO11	—		P02 ^注	P02 ^注		√
P03/SI11	—		P03 ^注	P03 ^注		√
P04/SCK11	—		—	P04 ^注		√
P05/TI001/SSI11	—		—	P05 ^注		√
P06/TI011/TO01	—		—	P06 ^注		√

注 78K0/KD2 系列和 78K0/KE2 系列中 Flash 存储器容量低 32 KB 的产品只提供端口功能而不提供复用功能。

备注 √: 集成, —: 未集成

下列操作可以按位指定。

(1) 端口模式

P00 ~ P06 作为 I/O 端口使用。通过使用端口模式寄存器 0 (PM0)，可按位设置 P00 ~ P06 为输入输出端口。由上拉电阻选择寄存器 0 (PU0) 规定内置上拉电阻的使用。

(2) 控制模式

P00 ~ P06 可用于定时器 I/O、串行接口数据 I/O、时钟 I/O 以及芯片选择输入。

(a) TI000, TI001

将外部计数时钟输入到 16 位定时器/事件计数器 00 和 01，也可将捕捉触发信号输入到 16 位定时器/事件计数器 00 和 01 的捕捉寄存器 (CR000、CR010 或 CR001、CR011) 中。

(b) TI010, TI011

将捕捉触发信号输入到 16 位定时器/事件计数器 00 和 01 的捕捉寄存器 (CR000 或 CR001) 中。

(c) TO00, TO01

用于 16 位定时器/时间计数器 00 和 01 的定时器输出。

(d) SI11

用于串行接口 CSI11 的串行数据输入。

(e) SO11

用于串行接口 CSI11 的串行数据输出。

(f) $\overline{\text{SCK11}}$

用于串行接口 CSI11 的串行时钟 I/O。

(g) $\overline{\text{SSI11}}$

用于串行接口 CSI11 的芯片选择输入。

2.2.2 P10 ~ P17 (端口 1)

P10 ~ P17 作为 I/O 端口使用。这些引脚也可用于外部中断请求输入、串行接口数据 I/O、时钟 I/O 以及定时器 I/O。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P10/ $\overline{\text{SCK10}}$ /TxD0	√					
P11/SI10/RxD0	√					
P12/SO10	√					
P13/TxD6	√					
P14/RxD6	√					
P15/TOH0	√					
P16/TOH1/INTP5	√					
P17/TI50/TO50	√					

备注 √: 集成

以下操作模式可以用 1 位单元指定。

(1) 端口模式

P10 ~ P17 作为 I/O 端口使用。通过使用端口模式寄存器 1 (PM1)，可按位设置 P10 ~ P17 为输入输出端口。由上拉电阻选择寄存器 1 (PU1) 规定内置上拉电阻的使用。

(2) 控制模式

P10 ~ P17 可用于外部中断请求输入、串行接口数据 I/O、时钟 I/O 和定时器 I/O。

(a) SI10

用于串行接口 CSI10 的串行数据输入。

(b) SO10

用于串行接口 CSI10 的串行数据输出。

(c) $\overline{\text{SCK10}}$

用于串行接口 CSI10 的串行时钟 I/O。

(d) RxD0

用于串行接口 UART0 的串行数据输入。

(e) RxD6

用于串行接口 UART6 的串行数据输入。

(f) TxD0

用于串行接口 UART0 的串行数据输出。

(g) TxD6

用于串行接口 UART6 的串行数据输出。

(h) TI50

用于输入一个外部计数时钟到 8 位定时器/事件计数器 50。

(i) TO50

用于 8 位定时器/事件计数器 50 的定时器输出。

(j) TOH0, TOH1

用于 8 位定时器 H0 和 H1 的定时器输出。

(k) INTP5

可定义有效沿（上升沿、下降沿，或兼有上升沿和下降沿），用于外部中断请求输入。

2.2.3 P20 ~ P27 (端口 2)

P20 ~ P27 作为 I/O 端口使用，也可用于 A/D 转换器模拟输入。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P20/ANI0	√	√	√			
P21/ANI1	√	√	√			
P22/ANI2	√	√	√			
P23/ANI3	√	√	√			
P24/ANI4	—	√	√			
P25/ANI5	—	√	√			
P26/ANI6	—	√ ^註	√			
P27/ANI7	—	√ ^註	√			

注 在 78K0/KC2 系列 38 引脚产品中未集成。对于 38 引脚产品，一定要将 PM2 的位 6 和位 7 置 1，并将 P2 的位 6 和位 7 清 0。

备注 √: 集成，—: 未集成

以下操作模式可以用 1 位单元指定。

(1) 端口模式

P20 ~ P27 作为 I/O 端口使用。通过使用端口模式寄存器 2 (PM2)，可按位设置 P20 ~ P27 为输入输出端口。

(2) 控制模式

P20 ~ P27 用于 A/D 转换器模拟输入引脚(ANI0 ~ ANI7)，可参见(5) 13.6A/D 转换器的注意事项中的 ANI0/P20 ~ ANI7/P27。

注意事项 复位释放后，ANI0/P20 至 ANI7/P27 被设置为模拟输入模式。

2.2.4 P30 ~ P33 (端口 3)

P30 ~ P33 作为 I/O 端口使用，也可用于外部中断请求输入和定时器 I/O。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P30/INTP1	√					
P31/INTP2/ OCD1A [※]	√					
P32/INTP3/ OCD1B [※]	√					
P33/INTP4/TI51/ TO51	√					

注 OCD1A 和 OCD1B 仅在带有片上调试功能的产品上(μ PD78F05xxDA)提供。

备注 √: 集成

以下操作模式可以用 1 位单元指定。

(1) 端口 模式

P30 ~ P33 作为 I/O 端口使用。通过使用端口模式寄存器 3 (PM3)，可按位设置 P30 至 P33 为输入输出端口。由上拉电阻选择寄存器 3 (PU3) 规定内置上拉电阻的使用。

(2) 控制模式

P30 ~ P33 用于外部中断请求输入和定时器 I/O。

(a) INTP1 ~ INTP4

可定义有效沿（上升沿、下降沿，或兼有上升沿和下降沿），用于外部中断请求输入。

(b) TI51

将外部计数时钟输入到 8 位定时器/事件计数器 51 中。

(c) TO51

用于 8 位定时器/事件计数器 51 的定时器输出。

注意事项 1. 在带有片上调试功能的产品(μ PD78F05xxDA)中，一定要在复位释放前将 P31/INTP2/OCD1A 引脚下来，以避免误操作。

注意事项 2. 在带有片上调试功能的产品中(μ PD78F05xxDA)中, 按如下方式处理 P31/INTP2/OCD1A 引脚, 当连接一个 Flash 存储器编程器或一个片上调试仿真器且未被应用时。

		P31/INTP2/OCD1A
连接 Flash 存储器编程器		通过一个电阻连接到 EV _{ss} ^注 。
连接片上调试仿真器 (当其不作为片上调试模式设置引脚)	复位期间	输入: 通过一个电阻连接到 EV _{DD} ^注 或 EV _{ss} ^注 。 输出: 悬空。
	复位释放后	

注 当产品没有 EV_{ss} 引脚时, 连接到 V_{ss}。当产品没有 EV_{DD} 引脚时, 连接到 V_{DD}。

备注 当使用片上调试功能的时候, 带有片上调试功能的产品(μ PD78F05xxDA)中的 P31 和 P32 可以用于片上调试模式设置引脚 (OCD1A, OCD1B)。想要了解如何连接片上调试仿真器(QB-78K0MINI 或 QB-MINI2), 参考第二十八章 片上调试功能 (仅限于 μ PD78F05xxDA)。

2.2.5 P40 ~ P47 (端口 4)

P40 ~ P47 作为 I/O 端口使用。通过使用端口模式寄存器 4 (PM4), 可按位设置 P40 至 P47 为输入输出端口。由上拉电阻选择寄存器 4 (PU4)规定内置上拉电阻的使用。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P40	—	√ ^注	√	√		√
P41	—	√ ^注	√	√		√
P42	—	—		√		√
P43	—	—		√		√
P44	—	—		—		√
P45	—	—		—		√
P46	—	—		—		√
P47	—	—		—		√

注 在 78K0/KC2 系列 38 引脚的产品中未集成。对于 38 引脚产品, 一定要将 PM4 的位 0 和位 1 以及 P4 清 0。

备注 √: 集成, —: 未集成

2.2.6 P50 ~ P57 (端口 5)

P50 ~ P57 作为 I/O 端口使用。通过使用端口模式寄存器 5 (PM5)，可按位设置 P50 至 P57 为输入输出端口。由上拉电阻选择寄存器 5 (PU5) 规定内置上拉电阻的使用。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P50	—	—	—	√	—	√
P51	—	—	—	√	—	√
P52	—	—	—	√	—	√
P53	—	—	—	√	—	√
P54	—	—	—	—	—	√
P55	—	—	—	—	—	√
P56	—	—	—	—	—	√
P57	—	—	—	—	—	√

备注 √: 集成, —: 未集成

2.2.7 P60 ~ P67 (端口 6)

P60 ~ P67 作为 I/O 端口使用，也可作为串行接口数据 I/O、时钟 I/O 和外部时钟输入引脚。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P60/SCL0	√	—	√	—	—	√
P61/SDA0	√	—	√	—	—	√
P62/EXSCL0	—	—	√	—	—	√
P63	—	—	√	—	—	√
P64	—	—	—	—	—	√
P65	—	—	—	—	—	√
P66	—	—	—	—	—	√
P67	—	—	—	—	—	√

备注 √: 集成, —未集成

以下操作模式可以用 1 位单元指定。

(1) 端口 模式

P60 ~ P67 作为 I/O 端口使用。通过使用端口模式寄存器 6 (PM6)，可按位设置 P60 ~ P67 为输入输出端口。仅对于 P64 ~ P67，由上拉电阻选择寄存器 6 (PU6) 规定内置上拉电阻的使用。

P60 ~ P63 为 N 沟开漏输出(6V 耐压)。

(2) 控制模式

P60 ~ P67 作为串行接口数据 I/O，时钟 I/O 和外部时钟输入使用。

(a) SDA0

用于串行接口 IIC0 的串行数据 I/O。

(b) SCL0

用于串行接口 IIC0 的串行时钟 I/O。

(c) EXSCL0

将外部时钟输入到串行接口 IIC0 中。为输入外部时钟，需输入一个频率为 6.4MHz 的时钟。

2.2.8 P70 ~ P77 (端口 7)

P70 ~ P77 作为 I/O 端口使用，也可用于按键中断输入。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P70/KR0	—	√		√		
P71/KR1	—	√		√		
P72/KR2	—	√ ^{注 1}		√		
P73/KR3	—	√ ^{注 1}		√		
P74/KR4	—	P74 ^{注 2}		√		
P75/KR5	—	P75 ^{注 2}		√		
P76/KR6	—	—		√		
P77/KR7	—	—		√		

注 1。78K0/KC2 系列中 38 引脚产品中未集成。对于 38 引脚产品，一定要将 PM7 的位 2 和位 3 以及 P7 清 0。

2。78K0/KC2 系列 38 引脚和 44 引脚产品中未集成。48 引脚产品只提供端口功能，不提供复用功能。

备注 √: 集成, —: 未集成

以下操作模式可以用 1 位单元指定。

(1) 端口模式

P70 ~ P77 作为 I/O 端口使用。通过使用端口模式寄存器 7(PM7)，可按位设置 P70 ~ P77 为输入输出端口。由上拉电阻选择寄存器 7(PU7)规定内置上拉电阻的使用。

(2) 控制模式

P70 ~ P77 用于按键中断输入。

(a) KR0 ~ KR7

用于按键中断输入。

2.2.9 P120 ~ P124 (端口 12)

P120 ~ P124 作为 I/O 端口使用，也可以作为外部中断请求输入、外部低电压检测的电压输入、连接主系统时钟振荡器、连接子系统时钟振荡器、主系统时钟的外部时钟输入和子系统时钟的外部时钟输入。

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P120/INTP0/EXLVI	√	√				
P121/X1/OCD0A [※]	√	√				
P122/X2/EXCLK/ OCD0B [※]	√	√				
P123/XT1	—	√				
P124/XT2/EXCLKS	—	√				

注 OCD0A 和 OCD0B 仅在带有片上调试功能的产品(μ PD78F05xxDA)中提供。

备注 √: 集成, —: 未集成

以下操作模式可以用 1 位单元指定。

(1) 端口 模式

P120 ~ P124 作为 I/O 端口使用，可由端口模式寄存器 12(PM12)，将 P120 ~ P124 设置为输入或输出端口。仅对于 P120，由上拉电阻选择寄存器 12(PU12)规定内置上拉电阻的使用。

(2) 控制模式

P120 ~ P124 可作为外部中断请求输入、外部低电压检测的电压输入、连接主系统时钟的振荡器、连接子系统时钟的振荡器、主系统时钟的外部时钟输入和子系统时钟的外部时钟输入使用。

(a) INTP0

通过定义有效沿（上升沿、下降沿，或兼有上升沿和下降沿），它可作为外部中断请求输入(INTP0)使用。

(b) EXLVI

用于外部低电压检测的电压输入。

(c) X1, X2

用于连接主系统时钟振荡器。

(d) EXCLK

用于主系统时钟的外部时钟输入。

(e) XT1, XT2

用于连接子系统时钟振荡器。

(f) EXCLKS

用于子系统时钟的外部时钟输入。

注意事项 带有片上调试功能的产品(μ PD78F05xxDA 中, 按如下方式处理 P31/INTP2/OCD1A 引脚, 当连接一个 Flash 存储器编程器或一个片上调试仿真器且未被应用时。

		P121/X1/OCD0A
连接 Flash 存储器编程器		通过一个电阻连接到 Vss。
连接片上调试仿真器 (当未用作片上调试模式设置引脚时)	复位期间	输入: 通过一个电阻连接到 V _{DD} 或 Vss。 输出: 悬空。
	复位释放后	

备注 带有片上调试功能(μ PD78F05xxDA)的产品中, 当使用片上调试功能时, X1 和 X2 可用作片上调试模式设置引脚(OCD0A、OCD0B)。关于如何连接片上调试仿真器(QB-78K0MINI 或 QB-MINI2), 参考第二十八章 片上调试功能 (仅限于 μ PD78F05xxDA)。

2.2.10 P130 (端口 13)

P130 作为 1 位仅输出端口使用。

	78K0/KB2 (μ PD78F050xA)	78K0/KC2 (μ PD78F051xA)	78K0/KD2 (μ PD78F052xA)	78K0/KE2 (μ PD78F053xA)		78K0/KF2 (μ PD78F054xA)
	x = 0 ~ 3	x = 1 ~ 5	x = 1 ~ 7	x = 1 ~ 3	x = 4 ~ 7	x = 4 ~ 7
P130	—	√ ^注	√			

注 在 78K0/KC2 系列 38 引脚和 44 引脚的产品中未集成。

备注

1. 当设备复位后, P130 输出一个低电平。因此, 在设备复位前使 P130 输出高电平, P130 的输出信号可用作虚拟的 CPU 复位信号 (参见 5.2.10 端口 13 备注中的图)。
2. √: 集成, —: 未集成

2.2.11 P140 ~ P145 (端口 14)

P140 ~ P145 作为 I/O 端口使用，也可用于外部中断请求输入、时钟输出、蜂鸣器输出、串行接口数据 I/O、时钟 I/O、忙输入以及选通输出。

	78K0/KB2 (μ PD78F050xA)	78K0/KC2 (μ PD78F051xA)	78K0/KD2 (μ PD78F052xA)	78K0/KE2 (μ PD78F053xA)		78K0/KF2 (μ PD78F054xA)
	x = 0 ~ 3	x = 1 ~ 5	x = 1 ~ 7	x = 1 ~ 3	x = 4 ~ 7	x = 4 ~ 7
P140/PCL/INTP6	—	√ ^{註1}	√	√		√
P141/BUZ/BUSY0/ INTP7	—	—	—	P141/BUZ/INTP7 ^{註2}		√
P142/SCKA0	—	—	—	—		√
P143/SIA0	—	—	—	—		√
P144/SOA0	—	—	—	—		√
P145/STB0	—	—	—	—		√

注 1. 在 78K0/KC2 系列 38 引脚和 44 引脚的产品中未集成。

2. 在 78K0/KE2 系列产品中不提供 BUSY0 输入功能。

备注 √: 集成, —: 未集成

以下操作模式可以用 1 位单元指定。

(1) 端口 模式

P140 ~ P145 作为 I/O 端口使用。通过使用端口模式寄存器 14(PM14)，可按位设置 P140 ~ P145 为输入输出端口。由上拉电阻选项寄存器 14(PU14)，可规定内置上拉电阻的使用。

(2) 控制模式

P140 ~ P145 用于外部中断请求输入、时钟输出、蜂鸣器输出、串行接口数据 I/O、时钟 I/O、忙输入以及选通输出。

(a) INTP6, INTP7

通过定义有效沿（上升沿、下降沿，或兼有上升沿和下降沿），可用于外部中断请求输入。

(b) PCL

用于时钟输出。

(c) BUZ

用于蜂鸣器输出。

(d) BUSY0

用于串行接口 CSIA0 忙输入。

(e) SIA0

用于串行接口 CSIA0 串行数据输入。

(f) SOA0

用于串行接口 CSIA0 串行数据输出。

(g) SCKA0

用于串行接口 CSIA0 串行时钟 I/O。

(h) STB0

用于串行接口 CSIA0 选通输出。

2.2.12 AV_{REF}, AV_{SS}, V_{DD}, EV_{DD}, V_{SS}, EV_{SS}

	78K0/KB2 (μ PD78F050xA)	78K0/KC2 (μ PD78F051xA)	78K0/KD2 (μ PD78F052xA)	78K0/KE2 (μ PD78F053xA)		78K0/KF2 (μ PD78F054xA)
	x = 0 ~ 3	x = 1 ~ 5	x = 1 ~ 7	x = 1 ~ 3	x = 4 ~ 7	x = 4 ~ 7
AV _{REF}	√	√		√		
AV _{SS}	√	√		√		
V _{DD}	√	√		√		
EV _{DD}	√ ^注	—		√		
V _{SS}	√	√		√		
EV _{SS}	√ ^注	—		√		

注 在 78K0/KB2 系列 30 引脚产品中未集成。

备注 √: 集成, —: 未集成

(a) AV_{REF}

用于 A/D 转换器参考电压输入和 P20 ~ P27 及 A/D 转换器的正向电源供电。

不使用 A/D 转换器时, 将该引脚直接连到 EV_{DD} 或 V_{DD}^注。

注 当端口 2 作为数字端口使用时, 应使 AV_{REF} 引脚电平与 V_{DD} 引脚的电平相同。

(b) AV_{SS}

作为 A/D 转换器的地引脚。即使在不使用 A/D 转换器时, 该引脚电平也始终应与 V_{SS} 相同。

(c) V_{DD} 和 EV_{DD}

V_{DD} 为除 P121 ~ P124 以外的端口^注正向供电电源引脚。

EV_{DD} EV_{DD} 为除 P20 ~ P27 和 P121 ~ P124 以外的端口的正向供电电源引脚。

确保 EV_{DD} 和 V_{DD} 的电势相同。

注 在未集成 EV_{DD} 引脚的产品中, 使用 V_{DD} 作为除 P20 ~ P27 之外其它引脚的正向供电电源。

(d) V_{ss} 和 EV_{ss}

V_{ss} 为 P121 ~ P124 引脚以及除去端口地引脚。

EV_{ss} 为除去 P20 ~ P27 和 P121 ~ P124 之外其它端口的地引脚。

确保 EV_{ss} 与 V_{ss} 具有相同的电势。


注 在未集成 EV_{ss} 引脚的产品中，使用 V_{ss} 作为除 P20 ~ P27 之外的的低引脚。

2.2.13 RESET

用于活动低电平系统复位输入。

2.2.14 REGC

该引脚用于内部操作连接稳压器输出(2.5V)稳定电容。通过一个电容器(0.47 ~ 1 μ F: 推荐)将此引脚连接到 V_{ss}。



注意事项 在上图虚线部分，用尽可能短的配线连接。

2.2.15 FLMD0

用于闪存编程模式设置。

在正常操作模式下将 FLMD0 连接至 EV_{ss} 或 V_{ss}。

在闪存编程模式下，将该引脚连接至闪存编程器。

2.3 引脚 I/O 电路和未使用引脚的建议连接方式

表 2-3 为引脚 I/O 电路类型和未使用引脚的建议连接方式。

参考 图 2-1 显示每一种类型的 I/O 电路结构。

备注 集成的引脚取决于产品类型。参考 1.4 订购信息 (俯视图)和 2.1 引脚功能列表。

表 2-3. 引脚 I/O 电路类型(1/3)

引脚名称	I/O 电路类型	I/O	未使用引脚的建议连接方式
P00/TI000	5-AQ	I/O	输入: 通过电阻单独连接至 EV _{DD} 或 EV _{SS} 。 输出: 悬空。
P01/TI010/TO00			
P02/SO11	5-AG		
P03/SI11	注 1		
P04/SCK11			
P05/TI001/SSI11			
P06/TI011/TO01			
P10/SCK10/TxD0	5-AQ		
P11/SI10/RxD0			
P12/SO10	5-AG		
P13/TxD6			
P14/RxD6	5-AQ		
P15/TOH0	5-AG		
P16/TOH1/INTP5	5-AQ		
P17/TI50/TO50			
ANI0/P20 ~ ANI7/P27 ^{注2}	11-G		< 数字输入设置和模拟输入设置> 通过一个电阻独立的连接到 AV _{REF} 或 AV _{SS} 。 <数字输出设置> 悬空。

- 注**
1. “5-AG” 类型: 78K0/KE2 和 78K0/KD2 系列的 μ PD78F053nA ($n = 1 \sim 3$)
“5-AQ” 类型: 78K0/KE2 和 78K0/KF2 系列的 μ PD78F053nA ($n = 4 \sim 7$)和 μ PD78F0537DA
(上述产品之外的其它产品未集成 P03 ~ P06。)
 2. 复位释放后 ANI0/P20 ~ ANI7/P27 被设置为模拟输入模式。

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中, 用 V_{DD} 取代 EV_{DD} 或用 V_{SS} 取代 EV_{SS} 。

表 2-3. 引脚 I/O 电路类型 (2/3)

引脚名称	I/O 电路类型	I/O	未使用引脚的建议连接方式	
P30/INTP1	5-AQ	I/O	输入： 通过电阻单独连接至 EVDD 或 EVSS。 输出： 悬空。	
P31/INTP2/OCD1A ^{註1}				
P32/INTP3/OCD1B				
P33/TI51/TO51/INTP4				
P40 ~ P47	5-AG			
P50 ~ P57				
P60/SCL0	13-AI		输入： 通过电阻单独连接至 EVDD 或 EVSS，或直接连接到 EVss。 输出： 在清空输出端口锁存后，将该端口保持低电平悬空。	
P61/SDA0				
P62/EXSCL0				
P63	13-P		输入： 通过电阻单独连接至 EVDD 或 EVSS。 输出： 悬空。	
P64 ~ P67	5-AG			
P70/KR0 ~ P77/KR7	5-AQ			
P120/INTP0/EXLVI	37			输入： 通过一个电阻独立地连接到 Vdd 或 Vss。 输出： 悬空。
P121/X1/OCD0A ^{註s1,2}				
P122/X2/EXCLK/ OCD0B ^{註s2}				
P123/XT1 ^{註2}				
P124/XT2/EXCLKS ^{註2}				
P130	3-C	输出	悬空。	

注 1. 在带有片上调试功能 (uPD78F05xxDA) 的产品中，按如下方式处理 P31/INTP2/OCD1A 和 P121/X1/OCD0A 引脚，当连接一个 Flash 存储器编程器或片上调试仿真器且未使用的情况下。

		P31/INTP2/OCD1A	P121/X1/OCD0A
连接 Flash 存储器编程器		通过一个电阻连接到 EVSS。	通过一个电阻连接到 Vss。
连接片上调试仿真器(当未用作片上调试模式设置引脚时)	复位期间	输入： 通过一个电阻连接到 EVDD 或 EVSS。 输出： 悬空。	输入： 通过一个电阻连接到 Vdd 或 Vss。 输出： 悬空。
	复位释放后		

2. 当不使用这些引脚时，按照上述推荐的 I/O 端口连接模式(参考图 6-2 时钟操作模式选择寄存器(OSCCTL)的格式)。

备注 在不提供 EVDD 或 EVSS 引脚的产品中，使用 VDD 取代 EVDD，或使用 VSS 取代 EVSS。


表 2-3. 引脚 I/O 电路类型(3/3)

引脚名称	I/O 电路类型	I/O	未使用引脚的建议连接方式
P140/PCL/INTP6	5-AQ	I/O	输入： 通过电阻单独连接至 EVDD 或 EVSS。 输出： 悬空。
P141/BUZ/BUSY0/INTP7			
P142/SCKA0			
P143/SIA0			
P144/SOA0			
P145/STB0	5-AG		
AV _{REF}	—	—	直接连接到 EVDD 或 VDD ^{‡1} 。
AV _{SS}	—	—	直接连接到 EVSS 或 VSS。
FLMD0	38-A	—	连接到 EVSS 或 VSS ^{‡2} 。
RESET	2	输入	直接或通过一个电阻连接到 VDD。

- 注**
1. 当端口 2 用于数字端口时，确保与 VDD 引脚具有相同的电势。
 2. FLMD0 引脚用于向 Flash 存储器写入数据。在线向 Flash 存储器重新写入数据时，将该引脚通过一个电阻(10 kΩ: 推荐)连接到 EVSS 或 VSS。当带有片上调试功能的产品(μPD78F05xxDA)执行片上调试时应用相同的操作。


备注 在不提供 EVDD 或 EVSS 引脚的产品中，使用 VDD 取代 EVDD，或使用 VSS 取代 EVSS。

图 2-1. 引脚 I/O 电路列表(1/2)



备注 在未提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，或使用 V_{SS} 取代 EV_{SS}。

图 2-1. 引脚 I/O 电路列表(2/2)



备注 在未提供 EVDD 或 EVSS 引脚的产品中，使用 VDD 取代 EVDD，或使用 VSS 取代 EVSS。

第三章 CPU 结构

3.1 存储空间

78K0/Kx2 系列微控制器产品可以访问大小为 64KB 的存储空间。图 3-1 到 3-11 显示了存储空间映射图。

- 注意事项
- 1. 不管内存容量有多少，内存容量切换寄存器(IMS)和所有 78K0/Kx2 产品的内部扩展 RAM 容量切换寄存器(IXS)的初始值都是固定的 (IMS = CFH, IXS = 0CH)。因此每种产品设置值如下所示。
 - 2. 如果要设置存储器容量，应先设置 IMS，再设置 IXS。设置了存储器容量，内部 ROM 和内部扩展 RAM 区域就不会重叠了。

表 3-1 设置内存容量切换寄存器(IMS)和内部扩展 RAM 容量切换寄存器(IXS)的值(78K0/KB2)

Flash 存储器版本 (78K0/KB2)	IMS	ROM 容量	内部高速 RAM 容量
μPD78F0500A	42H	8 KB	512 字节
μPD78F0501A	04H	16 KB	768 字节
μPD78F0502A	C6H	24 KB	1 KB
μPD78F0503A, 78F0503DA [※]	C8H	32 KB	1 KB


注 带有片上调试功能的产品的 ROM 和 RAM 容量可以通过设置 IMS 的方式来调节，依照调试目标产品。依照调试目标产品来设置 IMS。

表 3-2. 内部存储器容量切换寄存器(IMS)和 内部扩展 RAM 容量切换寄存器(IXS)的设置值 (78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2)

78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2	IMS	IXS	ROM 容量	内部高速 RAM 容量	内部扩展 RAM 容量
μ PD78F05x1A (x = 1~3)	04H	0CH	16 KB	768 字节	—
μ PD78F05x2A (x = 1~3)	C6H	0CH	24 KB	1 KB	—
μ PD78F05x3A (x = 1~3), 78F0513DA ^{注1}	C8H	0CH	32 KB	1 KB	—
μ PD78F05x4A (x = 1~4)	CCH	0AH	48 KB	1 KB	1 KB
μ PD78F05x5A (x = 1~4), 78F0515DA ^{注1}	CFH	08H	60 KB		2 KB
μ PD78F05x6A (x = 2~4)	CCH ^{注2}	04H	96 KB ^{注2}		4 KB
μ PD78F05x7A, 78F05x7DA ^{注1} (x = 2~4)	CCH ^{注2}	00H	128 KB ^{注2}		6 KB

- 注**
1. 带有片上调试功能的产品的 ROM 和 RAM 容量可以通过设置 IMS 的方式来调节，依照调试目标产品。依照调试目标产品来设置 IMS。
 2. μ PD78F05x6A (x = 2~4)拥有 96 KB ROM 容量， μ PD78F05x7A 和 78F05x7DA(x = 2~4)拥有 128 KB。但是，由于使用了存储器组，这些设备的内存容量切换寄存器(IMS)设置值和那些拥有 48KB 内容 ROM 的产品是一样的。如需了解存储器组的设置情况，参见 **4.3 存储器组选择寄存器(BANK)**。

图 3-1. 存储空间映射图 (μPD78F0500A)



注 1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。

2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-2. 存储空间映射图 (μPD78F0501A, 78F0511A, 78F0521A, 78F0531A)



- 注 1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。
2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-3. 存储空间映射图 (μPD78F0502A, 78F0512A, 78F0522A, 78F0532A)



- 注
1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。
 2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-4. 存储空间映射图 (μPD78F0503A, 78F0513A, 78F0523A, 78F0533A)



- 注 1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。
2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-5. 存储空间映射图 (μPD78F0503DA, 78F0513DA)



- 注 1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H
片上调试安全 ID：0085H~008EH。
- 当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H
片上调试安全 ID：0085H~008EH 和 1085H~108EH。
2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-6. 存储空间映射图 (μPD78F0514A, 78F0524A, 78F0534A, 78F0544A)



- 注
1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。
 2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。
 3. 缓冲 RAM 仅在 μPD78F0544A(78K0/KF2)中存在。在 μPD78F0514A, 78F0524A 和 78F0534A 中区域 FA00H~FA1FH 不可用。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-7. 存储空间映射图 (μPD78F0515A, 78F0525A, 78F0535A, 78F0545A)



- 注
1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。
 2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。
 3. 缓冲 RAM 仅在 PD78F0545A (78K0/KF2) 中存在。在 PD78F0515A, 78F0525A, 和 78F0535A 中区域 FA00H~FA1FH 不可用。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-8. 存储空间映射图 (μPD78F0515DA)



- 注 1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H，片上调试安全 ID：0085H~008EH。
- 当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H，片上调试安全 ID：0085H~008EH 和 1085H~108EH。
2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-9. 存储空间映射图 (μPD78F0526A, 78F0536A, 78F0546A)



- 注
1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。
 2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。
 3. 缓冲 RAM 仅在 μPD78F0546A (78K0/KF2) 中存在。在 μPD78F0526A 和 78F0536A 中区域 FA00H~FA1FH 不可用。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。





图 3-10. 存储空间映射图 (μPD78F0527A, 78F0537A, 78F0547A)



- 注
1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084H。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H。
 2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。
 3. 缓冲 RAM 仅在 μPD78F0547A (78K0/KF2) 中存在。在 μPD78F0527A 和 78F0537A 中区域 FA00H~FA1FH 不可用。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。






图 3-11. 存储空间映射图 (μPD78F0527DA, 78F0537DA, 78F0547DA)



- 注 1. 当不使用引导交换功能的时候：设置选项字节区域：0080H~0084，片上调试安全 ID：0085H~008EH。
当使用引导交换功能的时候：设置选项字节区域：0080H~0084H 和 1080H~1084H，片上调试安全 ID：0085H~008EH 和 1085H~108EH。
2. 根据安全设置可以禁止写入引导簇 0 (参见 27.8 安全设置)。
3. 缓冲 RAM 仅在 μPD78F0547DA (78K0/KF2) 存在。在 μPD78F0527DA 和 78F0537DA 中区域 FA00H~FA1FH 不可用。

备注 当闪存由不同的 block 组成时 (一个 block = 1 KB)。地址值和 block 编号，参考表 3-3 闪存中的地址值和 Block 号之间的关系。



闪存中的地址值和 block 号之间的关系如下所示。

表 3-3. 闪存中的地址值和 Block 号之间的关系 (1/2)

(1) μ PD78F0500A, 78F05x1A ($x = 0\sim3$), 78F05x2A ($x = 0\sim3$), 78F05x3A ($x = 0\sim3$), 78F05x4A ($x = 1\sim4$), 78F05x5A ($x = 1\sim4$), 78F0503DA, 78F0513DA, 78F0515DA

地址值	Block 号	地址值	Block 号	地址值	Block 号	地址值	Block 号
0000H~03FFH	00H	4000H~43FFH	10H	8000H~83FFH	20H	C000H~C3FFH	30H
0400H~07FFH	01H	4400H~47FFH	11H	8400H~87FFH	21H	C400H~C7FFH	31H
0800H~0BFFH	02H	4800H~4BFFH	12H	8800H~8BFFH	22H	C800H~CBFFH	32H
0C00H~0FFFH	03H	4C00H~4FFFH	13H	8C00H~8FFFH	23H	CC00H~CFFFH	33H
1000H~13FFH	04H	5000H~53FFH	14H	9000H~93FFH	24H	D000H~D3FFH	34H
1400H~17FFH	05H	5400H~57FFH	15H	9400H~97FFH	25H	D400H~D7FFH	35H
1800H~1BFFH	06H	5800H~5BFFH	16H	9800H~9BFFH	26H	D800H~DBFFH	36H
1C00H~1FFFH	07H	5C00H~5FFFH	17H	9C00H~9FFFH	27H	DC00H~DFFFH	37H
2000H~23FFH	08H	6000H~63FFH	18H	A000H~A3FFH	28H	E000H~E3FFH	38H
2400H~27FFH	09H	6400H~67FFH	19H	A400H~A7FFH	29H	E400H~E7FFH	39H
2800H~2BFFH	0AH	6800H~6BFFH	1AH	A800H~ABFFH	2AH	E800H~EBFFH	3AH
2C00H~2FFFH	0BH	6C00H~6FFFH	1BH	AC00H~AFFFH	2BH	EC00H~EFFFH	3BH
3000H~33FFH	0CH	7000H~73FFH	1CH	B000H~B3FFH	2CH		
3400H~37FFH	0DH	7400H~77FFH	1DH	B400H~B7FFH	2DH		
3800H~3BFFH	0EH	7800H~7BFFH	1EH	B800H~BBFFH	2EH		
3C00H~3FFFH	0FH	7C00H~7FFFH	1FH	BC00H~BFFFH	2FH		

备注	μ PD78F0500A:	Block 号 00H~07H
	μ PD78F05x1A ($x = 0\sim3$):	Block 号 00H~0FH
	μ PD78F05x2A ($x = 0\sim3$):	Block 号 00H~17H
	μ PD78F05x3A ($x = 0\sim3$), 78F0503DA, 78F0513DA:	Block 号 00H~1FH
	μ PD78F05x4A ($x = 1\sim4$):	Block 号 00H~2FH
	μ PD78F05x5A ($x = 1\sim4$), 78F0515DA:	Block 号 00H~3BH

表 3-3. 闪存中的地址值和 Block 号之间的关系 (2/2)

(2) μ PD78F05x6A, 78F05x7A, 78F05x7DA (x = 2~4)

地址值	Block 号	地址值	存储器 Bank	Block 号	地址值	存储器 Bank	Block 号	地址值	存储器 Bank	Block 号
0000H~03FFH	00H	8000H~83FFH	0	20H	8000H~83FFH	2	40H	8000H~83FFH	4	60H
0400H~07FFH	01H	8400H~87FFH		21H	8400H~87FFH		41H	8400H~87FFH		61H
0800H~0BFFH	02H	8800H~8BFFH		22H	8800H~8BFFH		42H	8800H~8BFFH		62H
0C00H~0FFFH	03H	8C00H~8FFFH		23H	8C00H~8FFFH		43H	8C00H~8FFFH		63H
1000H~13FFH	04H	9000H~93FFH		24H	9000H~93FFH		44H	9000H~93FFH		64H
1400H~17FFH	05H	9400H~97FFH		25H	9400H~97FFH		45H	9400H~97FFH		65H
1800H~1BFFH	06H	9800H~9BFFH		26H	9800H~9BFFH		46H	9800H~9BFFH		66H
1C00H~1FFFH	07H	9C00H~9FFFH		27H	9C00H~9FFFH		47H	9C00H~9FFFH		67H
2000H~23FFH	08H	A000H~A3FFH		28H	A000H~A3FFH		48H	A000H~A3FFH		68H
2400H~27FFH	09H	A400H~A7FFH		29H	A400H~A7FFH		49H	A400H~A7FFH		69H
2800H~2BFFH	0AH	A800H~ABFFH		2AH	A800H~ABFFH		4AH	A800H~ABFFH		6AH
2C00H~2FFFH	0BH	AC00H~AFFFH		2BH	AC00H~AFFFH		4BH	AC00H~AFFFH		6BH
3000H~33FFH	0CH	B000H~B3FFH		2CH	B000H~B3FFH		4CH	B000H~B3FFH		6CH
3400H~37FFH	0DH	B400H~B7FFH		2DH	B400H~B7FFH		4DH	B400H~B7FFH		6DH
3800H~3BFFH	0EH	B800H~BBFFH		2EH	B800H~BBFFH		4EH	B800H~BBFFH		6EH
3C00H~3FFFH	0FH	BC00H~BFFFH		2FH	BC00H~BFFFH		4FH	BC00H~BFFFH		6FH
4000H~43FFH	10H	8000H~83FFH	1	30H	8000H~83FFH	3	50H	8000H~83FFH	5	70H
4400H~47FFH	11H	8400H~87FFH		31H	8400H~87FFH		51H	8400H~87FFH		71H
4800H~4BFFH	12H	8800H~8BFFH		32H	8800H~8BFFH		52H	8800H~8BFFH		72H
4C00H~4FFFH	13H	8C00H~8FFFH		33H	8C00H~8FFFH		53H	8C00H~8FFFH		73H
5000H~53FFH	14H	9000H~93FFH		34H	9000H~93FFH		54H	9000H~93FFH		74H
5400H~57FFH	15H	9400H~97FFH		35H	9400H~97FFH		55H	9400H~97FFH		75H
5800H~5BFFH	16H	9800H~9BFFH		36H	9800H~9BFFH		56H	9800H~9BFFH		76H
5C00H~5FFFH	17H	9C00H~9FFFH		37H	9C00H~9FFFH		57H	9C00H~9FFFH		77H
6000H~63FFH	18H	A000H~A3FFH		38H	A000H~A3FFH		58H	A000H~A3FFH		78H
6400H~67FFH	19H	A400H~A7FFH		39H	A400H~A7FFH		59H	A400H~A7FFH		79H
6800H~6BFFH	1AH	A800H~ABFFH		3AH	A800H~ABFFH		5AH	A800H~ABFFH		7AH
6C00H~6FFFH	1BH	AC00H~AFFFH		3BH	AC00H~AFFFH		5BH	AC00H~AFFFH		7BH
7000H~73FFH	1CH	B000H~B3FFH		3CH	B000H~B3FFH		5CH	B000H~B3FFH		7CH
7400H~77FFH	1DH	B400H~B7FFH		3DH	B400H~B7FFH		5DH	B400H~B7FFH		7DH
7800H~7BFFH	1EH	B800H~BBFFH		3EH	B800H~BBFFH		5EH	B800H~BBFFH		7EH
7C00H~7FFFH	1FH	BC00H~BFFFH		3FH	BC00H~BFFFH		5FH	BC00H~BFFFH		7FH

备注 μ PD78F05x6A (x = 2~4): Block 号 00H~5FH μ PD78F05x7A, 78F05x7DA (x = 2~4): Block 号 00H~7FH

3.1.1 内部程序存储空间

内部程序存储空间用于存储程序和表数据，一般通过程序计数器(PC)来寻址。

78K0/Kx2 产品内部 ROM(闪存)的情况如下表所示。

表 3-4. 内部 ROM 容量

产品编号	内部 ROM	
	结构	容量
μ PD78F0500A	Flash 存储器	8192 $\times$ 8 位(0000H~1FFFFH)
μ PD78F05x1A (x = 0~3)		16384 $\times$ 8 位(0000H~3FFFFH)
μ PD78F05x2A (x = 0~3)		24576 $\times$ 8 位(0000H~5FFFFH)
μ PD78F05x3A (x = 0~3), 78F0503DA, 78F0513DA		32768 $\times$ 8 位(0000H~7FFFFH)
μ PD78F05x4A (x = 1~4)		49152 $\times$ 8 位(0000H~BFFFFH)
μ PD78F05x5A (x = 1~4), 78F0515DA		61440 $\times$ 8 位(0000H~EFFFFH)
μ PD78F05x6A (x = 2~4)		98304 $\times$ 8 位 (0000H~7FFFFH (共享区域: 32 KB) + 8000H~BFFFFH (bank 区域: 16 KB) $\times$ 4)
μ PD78F05x7A, 78F05x7DA (x = 2~4)		131072 $\times$ 8 位 (0000H~7FFFFH (共享区域: 32 KB) + 8000H~BFFFFH (bank 区域: 16 KB) $\times$ 6)

内部程序存储空间主要分为以下几个区域。

(1) 向量表区域

从 0000H 到 003FH 总共 64 字节作为向量表区域。在向量表中存放的是根据复位信号输入或每个中断请求的产生进行转移的程序的起始地址。

在 16 位地址中，低 8 位是偶地址，高 8 位是奇地址。

表 3-5. 向量表

向量表地址	中断源	KB2	KC2	KD2	KE2	KF2
0000H	RESET 输入, POC, LVI, WDT	√	√	√	√	√
0004H	INTLVI	√	√	√	√	√
0006H	INTP0	√	√	√	√	√
0008H	INTP1	√	√	√	√	√
000AH	INTP2	√	√	√	√	√
000CH	INTP3	√	√	√	√	√
000EH	INTP4	√	√	√	√	√
0010H	INTP5	√	√	√	√	√
0012H	INTSRE6	√	√	√	√	√
0014H	INTSR6	√	√	√	√	√
0016H	INTST6	√	√	√	√	√
0018H	INTCSI10/INTST0	√	√	√	√	√
001AH	INTTMH1	√	√	√	√	√
001CH	INTTMH0	√	√	√	√	√
001EH	INTTM50	√	√	√	√	√
0020H	INTTM000	√	√	√	√	√
0022H	INTTM010	√	√	√	√	√
0024H	INTAD	√	√	√	√	√
0026H	INTSR0	√	√	√	√	√
0028H	INTWTI	—	√	√	√	√
002AH	INTTM51	√	√	√	√	√
002CH	INTKR	—	√	√	√	√
002EH	INTWT	—	√	√	√	√
0030H	INTP6	—	√ ^{注 1}	√	√	√
0032H	INTP7	—	—	—	√	√
0034H	INTIIC0/NTDMU	√ ^{注 2}	√ ^{注 2}	√ ^{注 2}	√ ^{注 2}	√
0036H	INTCSI11	—	—	—	√ ^{注 3}	√
0038H	INTTM001	—	—	—	√ ^{注 3}	√
003AH	INTTM011	—	—	—	√ ^{注 3}	√
003CH	INTACSI	—	—	—	—	√
003EH	BRK	√	√	√	√	√

- 注
1. 仅限于 48 引脚产品。
 2. INTIIC0: 存储器容量低于 32 KB 的产品
INTIIC/INTDMU: 存储器容量低于 48 KB 的产品
 3. 仅限于存储器至少在 48 KB 的产品。

备注 √: 集成, —: 未集成

(2) CALLT 指令表区域

0040H 至 007FH 共 64 字节的区域，可存放 1 字节调用指令(CALLT)的子程序入口地址。

(3) 选项字节区域

0080H~0084H 和 1080H~1084H 各 5 字节的区域可以用作选项字节区域。当不使用引导交换功能时，在 0080H~0084H 设置选项字节；而当使用引导交换功能时，在 0080H~0084H 和 1080H~1084 设置选项字节。详细信息请见第二十六章 选项字节。

(4) CALLF 指令入口区域

0800H~ 0FFFH 的区域，用于子程序的直接调用，通过一个 2 字节的调用指令(CALLF)实现。

(5) 片上调试安全 ID 设置区域 (仅用于 μ PD78F0547D)

0085H~008EH 和 1085H~108EH 各 10 字节区域可用作片上调试安全 ID 设置区域。不使用引导交换功能时，在 0085H~008EH 区域设置片上调试安全 ID；而当使用引导交换功能时，在 0085H~008EH 和 1085H~108EH 区域设置。详细情况请参见第二十八章 片上调试功能 (仅用于 μ PD78F0547D)。

3.1.2 存储器 bank (仅限于 μ PD78F05x6A, 78F05x7A,和 78F05x7DA (x = 2~4))

在 μ PD78F0546 中，8000H ~ BFFFH 共 16KB 的空间分配给存储器 BANK0 ~ 3，在 μ PD78F0547 和 78F0547D 中则分配给存储器 BANK0 ~ 5。

这些组是通过存储器 BANK 选择寄存器(BANK)进行选择的。详细情况请参见第四章 存储器 BANK 选择功能(仅用于 μ PD78F0546, 78F0547,78F0547D)。

- 注意事项**
1. 不能在不同的存储器 bank 之间获取指令。
 2. 不能在不同的存储器 bank 之间直接进行转移和访问。必须通过共享区域执行不同存储器 bank 之间的转移或访问操作。
 3. 在共享区域中分配中断服务程序。
 4. 扩展到 7FFFH~8000H 的指令只能在存储器 BANK0 中执行。

3.1.3 内部数据存储空间

78K0/Kx2 系列微控制器产品包括以下几种 RAM。

(1) 内部高速 RAM

表 3-6. 内部高速 RAM 容量

产品编号	内部高速 RAM
μ PD78F0500A	512 × 8 位(FD00H~FEFFH)
μ PD78F05x1A (x = 0~3)	768 × 8 位(FC00H~FEFFH)
μ PD78F05x2A (x = 0~3)	1024 × 8 位(FB00H~FEFFH)
μ PD78F05x3A (x = 0~3), 78F0503DA, 78F0513DA	
μ PD78F05x4A (x = 1~4)	
μ PD78F05x5A (x = 1~4), 78F0515DA	
μ PD78F05x6A (x = 2~4)	
μ PD78F05x7A, 78F05x7DA (x = 2~4)	

FEE0H ~ FEFFH 共 32 字节的区域分配给 4 组通用寄存器，每组都由 8 个 8 位寄存器 bank 组成。

这个区域不可以用作写和执行指令的程序区域。

内部高速 RAM 还可以作为堆栈存储器使用。

(2) 内部扩展 RAM

表 3-7. 内部扩展 RAM 容量

产品编号	内部扩展 RAM
μ PD78F0500A	—
μ PD78F05x1A (x = 0~3)	
μ PD78F05x2A (x = 0~3)	
μ PD78F05x3A (x = 0~3), 78F0503DA, 78F0513DA	
μ PD78F05x4A (x = 1~4)	1024 × 8 位(F400H~F7FFH)
μ PD78F05x5A (x = 1~4), 78F0515DA	2048 × 8 位(F000H~F7FFH)
μ PD78F05x6A (x = 2~4)	4096 × 8 位(E800H~F7FFH)
μ PD78F05x7A, 78F05x7DA (x = 2~4)	6144 × 8 位(E000H~F7FFH)

与内部高速 RAM 类似，内部扩展 RAM 可作为普通数据区域，同时也可作为写和执行指令的程序存储区域。

内部扩展 RAM 不能用作堆栈。

(3) 缓冲 RAM (仅限于 78K0/KF2)

78K0/KF2 系列产品包含了 32 字节 (FA00H~FA1FH) 的缓冲 RAM。缓冲 RAM 可以用于自动发送/接收功能的 CSI 接收。

3.1.4 特殊功能寄存器(SFR)区域

片内外围硬件的特殊功能寄存器 (SFR) 被分配在 FF00H~FFFFH 的区域(参见 3.2.3 特殊功能寄存器(SFR)中的表 3-8 特殊功能寄存器列表)。

注意事项 不要访问那些未分配特殊功能寄存器的地址区域。

3.1.5 数据存储空间寻址

寻址是定位地址的方式，需要定位的地址包括下一条指令地址或者与指令执行相关的存储器地址或寄存器地址。

基于可操作性和其它考虑，在 78K0/Kx2 中提供了几种用于与指令执行相关的存储器寻址方式。因为有专门的数据存储区域，故可使用一些特殊的寻址方式，具有特殊功能寄存器(SFR)和通用寄存器的功能。图 3-12~3-19 显示了数据存储空间与寻址方式的对应关系。如需了解每种寻址方式的详细内容，参见 3.4 操作数地址寻址。

图 3-12. 数据存储空间与寻址方式的对应关系 (μPD78F0500A)




图 3-13. 数据存储空间与寻址方式的对应关系
(μ PD78F0501A, 78F0511A, 78F0521A,和 78F0531A)




图 3-14. 数据存储空间与寻址方式的对应关系
(μ PD78F0502A, 78F0512A, 78F0522A, 78F0532A)




图 3-15. 数据存储空间与寻址方式的对应关系
(μ PD78F0503A, 78F0513A, 78F0523A, 78F0533A, 78F0503DA,和 78F0513DA)






图 3-16. 数据存储空间与寻址方式的对应关系
(μ PD78F0514A, 78F0524A, 78F0534A, 78F0544A)




注 缓冲 RAM 仅在 μ PD78F0544A(78K0/KF2)中存在。在 μ PD78F0514A, 78F0524A 和 78F0534A 中区域 FA00H~FA1FH 不可用。

图 3-17. 数据存储空间与寻址方式的对应关系
(μ PD78F0515A, 78F0525A, 78F0535A, 78F0545A, 78F0515DA)




注 缓冲 RAM 仅在 μ PD78F0545A (78K0/KF2) 中存在。在 μ PD78F0515A, 78F0525A, 78F0535A 和 78F0515DA 中区域 FA00H~FA1FH 不可用。

图 3-18. 数据存储空间与寻址方式的对应关系 (μPD78F0526A, 78F0536A, 78F0546A)



- 注 1. 缓冲 RAM 仅在 μPD78F0546A (78K0/KF2) 中存在。在 μPD78F0526A 和 78F0536A 中区域 FA00H~FA1FH 不可用。
- 注 2. 如果要转移到一个存储器组或对该存储器组寻址(该存储器组没有根据存储器组选择寄存器(BANK)进行设置), 则要使用 BANK 先对该存储器组进行设置。

图 3-19. 数据存储空间与寻址方式的对应关系
(μ PD78F0527A, 78F0537A, 78F0547A, 78F0527DA, 78F0537DA, 78F0547DA)



- 注
1. 缓冲 RAM 仅在 μ PD78F0547A 和 78F0547DA (78K0/KF2)中存在。在 μ PD78F0527A, 78F0537A, 78F0527DA 和 78F0537DA 中区域 FA00H~FA1FH 不可用。
 2. 如果要转移到一个存储器组或对该存储器组寻址(该存储器组没有根据存储器组选择寄存器(BANK)进行设置), 则要使用 BANK 先对该存储器组进行设置。

3.2 处理器寄存器

78K0/Kx2 系列微控制器包含以下几种处理器寄存器。

3.2.1 控制寄存器

控制寄存器用于控制程序执行的顺序、状态和堆栈空间。程序计数器(PC)、程序状态字(PSW)和堆栈指针寄存器(SP)都属于控制寄存器。


(1) 程序计数器 (PC)

程序计数器是一个 16 位寄存器，用于存放下一条即将要执行的指令的地址。

在正常情况下，根据获取的指令字节数，程序计数器(PC)的值会自动累加。当执行分支指令时，则设置立即数和寄存器内容。

复位信号的产生将复位向量表中地址为 0000H 和 0001H 中的值赋给程序计数器。

图 3-20. 程序计数器格式




(2) 程序状态字 (PSW)

程序状态字(PSW)是一个 8 位寄存器，由各种标志位组成，通过指令执行对其进行设置或复位。

根据中断请求的产生或 PUSH PSW 指令执行，程序状态字的内容自动入栈；通过执行 RETB, RETI 和 POP PSW 指令，程序状态字的值自动恢复。

复位信号的产生将程序状态字的内容设置为 02H。

图 3-21. 程序状态字格式



(a) 中断允许标志(IE)

该标志用于控制 CPU 响应中断请求操作。

当 IE 为 0 时，表示不允许中断(DI)，即禁止除不可屏蔽中断以外的所有中断。

当 IE 为 1 时，表示允许中断(EI)，通过优先服务标志(ISP)、用于各种中断源的中断屏蔽标志以及优先级规定标志来完成响应中断请求的控制。

当执行 DI 指令或中断请求得到响应时，该标志复位(0)；当执行 EI 指令时，该标志设置为 1。

(b) 零标志 (Z)

当操作结果为 0 时，该标志置 1，其它情况置 0。

(c) 寄存器组选择标志 (RBS0 和 RBS1)

寄存器组选择标志有两位，用于选择四组寄存器中的一组。

标志位中存储的信息用来指明执行 SEL RBn 指令时所选择的寄存器组。

(d) 半进位标志 (AC)

如果操作结果中有一个来自第 3 位的进位或在第 3 位上有借位，则该标志置 1。其他情况该标志置 0。

(e) 优先服务标志 (ISP)

该标志用来管理可屏蔽向量中断响应的优先级。当 ISP 为 0 时，由优先级指定标志寄存器(PR0L, PR0H, PR1L, PR1H) (参见 20.3 (3) 优先级指定标志寄存器(PR0L, PR0H, PR1L, PR1H))指定为低优先级的向量中断请求被禁止响应。对请求的实际响应是由中断允许标志(IE)的状态控制的。


(f) 进位标志(CY)

该标志存储的是在执行加减指令时出现的进位或借位。它也存储循环指令执行中的转移值，还可以在位操作指令执行中作为位累加器使用。

(3) 堆栈指针 (SP)

这是一个 16 位的寄存器，用来存放存储器堆栈区的起始地址。只有内部高速 RAM 区域才能被设置为堆栈区。

图 3-22. 堆栈指针格式




在向堆栈写(存)数据时，堆栈指针 SP 累减，而从堆栈中读出(恢复)数据时，堆栈指针累加。
堆栈的数据存储/恢复操作过程如图 3-23 和 3-24 所示。


注意事项 由于复位信号产生时，SP 的内容不确定，所以在使用堆栈前必须先对 SP 初始化。

图 3-23. 将数据存入堆栈

(a) PUSH rp 指令 (当 SP = FEE0H)



(b) CALL, CALLF, CALLT 指令 (当 SP = FEE0H)



(c) 中断, BRK 指令 (当 SP = FEE0H)






图 3-24. 从堆栈读出数据


(a) PUSH rp 指令 (当 SP = FEDEH)



(b) RET 指令 (当 SP = FEDEH)



(c) RETI, RETB 指令 (当 SP = FEDDH)




3.2.2 通用寄存器

通用寄存器映射到数据存储器特定的地址空间为 FEE0H~FEFFH。通用寄存器共有四组，每一组由 8 个 8 位寄存器(X, A, C, B, E, D, L 和 H)组成。

此外每个寄存器可作为一个 8 位寄存器使用，两个成对的 8 位寄存器可作为一个 16 位寄存器(AX, BC, DE 和 HL)使用。

描述通用寄存器时，可以使用功能名称(X, A, C, B, E, D, L, H, AX, BC, DE 和 HL)或绝对名称(R0~R7, RP0~RP3)。用于指令执行的寄存器组由 CPU 控制指令(SEL RBn)来设置。由于有 4 个寄存器组，通过一个用于正常处理的寄存器和另一个寄存器组中的用于中断处理的寄存器之间的切换，可以创建一个高效率的程序。

图 3-25. 通用寄存器结构



3.2.3 特殊功能寄存器 (SFR)

与通用寄存器不同，每个特殊功能寄存器都有特定的功能。

从FF00H到FFFFH总共256字节的区域分配给特殊功能寄存器。

特殊功能寄存器可像通用寄存器那样用运算指令、传送指令以及位操作指令进行操作。根据特殊功能寄存器的类型不同，可操作的位单元也不同，可以是1位、8位和16位。

每种位单元操作的描述如下。

- 1 位操作
1 位操作指令的操作数(sfr.位)被描述为汇编程序的保留符号。
该操作也可由一个地址来定义。
- 8 位操作
8 位操作指令的操作数(sfr)被描述为汇编程序的保留符号。
该操作也可由一个地址来定义。
- 16 位操作
16 位操作指令的操作数(sfrp) 被描述为汇编程序的保留符号。
寻址时表示为一个偶地址。

表 3-8 为特殊功能寄存器列表。表中术语的含义如下。

- 符号
表示特殊功能寄存器地址的符号，在 RA78K0 中是保留字，并使用 CC78K0 中的#pragma sfr 指令定义为一个 sfr 变量。在使用 RA78K0，ID78K0-QB 和 78K0/KX2 的 SM+时，可以将符号作为指令操作数执行写操作。
- R/W
表示特殊功能寄存器可读或可写。
R/W: 可读/写
R: 只读
W: 只写
- 可操作的位单元
表示可操作的位单元 (1, 8, 或 16)。“-”表示不可操作的 1 位单元
- 复位后
表示复位信号产生后每个寄存器的状态

表 3-8. 特殊功能寄存器列表(1/5)

地址	特殊功能寄存器(SFR)名称	符号	R/W	可操作位单元			复位后	K B 2	K C 2	K D 2	K E 2	K F 2
				1 位	8 位	16 位						
FF00H	端口寄存器 0	P0	R/W	√	√	—	00H	√	√	√	√	√
FF01H	端口寄存器 1	P1	R/W	√	√	—	00H	√	√	√	√	√
FF02H	端口寄存器 2	P2	R/W	√	√	—	00H	√	√	√	√	√
FF03H	端口寄存器 3	P3	R/W	√	√	—	00H	√	√	√	√	√
FF04H	端口寄存器 4	P4	R/W	√	√	—	00H	—	√	√	√	√
FF05H	端口寄存器 5	P5	R/W	√	√	—	00H	—	—	—	√	√
FF06H	端口寄存器 6	P6	R/W	√	√	—	00H	√	√	√	√	√
FF07H	端口寄存器 7	P7	R/W	√	√	—	00H	—	√	√	√	√
FF08H	10 位 A/D 转换结果寄存器	ADCR	R	—	—	√	0000H	√	√	√	√	√
FF09H	8 位 A/D 转换结果寄存器	ADCRH	R	—	√	—	00H	√	√	√	√	√
FF0AH	接收缓冲寄存器 6	RXB6	R	—	√	—	FFH	√	√	√	√	√
FF0BH	发送缓冲寄存器 6	TXB6	R/W	—	√	—	FFH	√	√	√	√	√
FF0CH	端口寄存器 12	P12	R/W	√	√	—	00H	√	√	√	√	√
FF0DH	端口寄存器 13	P13	R/W	√	√	—	00H	—	注	√	√	√
FF0EH	端口寄存器 14	P14	R/W	√	√	—	00H	—	注	√	√	√
FF0FH	串行 I/O 移位寄存器 10	SIO10	R	—	√	—	00H	√	√	√	√	√
FF10H	16 位定时器计数器 00	TM00	R	—	—	√	0000H	√	√	√	√	√
FF11H												
FF12H	16 位定时器捕获/比较寄存器 000	CR000	R/W	—	—	√	0000H	√	√	√	√	√
FF13H												
FF14H	16 位定时器捕获/比较寄存器 010	CR010	R/W	—	—	√	0000H	√	√	√	√	√
FF15H												
FF16H	8 位定时器计数器 50	TM50	R	—	√	—	00H	√	√	√	√	√
FF17H	8 位定时器比较寄存器 50	CR50	R/W	—	√	—	00H	√	√	√	√	√
FF18H	8 位定时器 H 比较寄存器 00	CMP00	R/W	—	√	—	00H	√	√	√	√	√
FF19H	8 位定时器 H 比较寄存器 10	CMP10	R/W	—	√	—	00H	√	√	√	√	√
FF1AH	8 位定时器 H 比较寄存器 01	CMP01	R/W	—	√	—	00H	√	√	√	√	√
FF1BH	8 位定时器 H 比较寄存器 11	CMP11	R/W	—	√	—	00H	√	√	√	√	√
FF1FH	8-位定时器计数器 51	TM51	R	—	√	—	00H	√	√	√	√	√
FF20H	端口模式寄存器 0	PM0	R/W	√	√	—	FFH	√	√	√	√	√
FF21H	端口模式寄存器 1	PM1	R/W	√	√	—	FFH	√	√	√	√	√
FF22H	端口模式寄存器 2	PM2	R/W	√	√	—	FFH	√	√	√	√	√
FF23H	端口模式寄存器 3	PM3	R/W	√	√	—	FFH	√	√	√	√	√
FF24H	端口模式寄存器 4	PM4	R/W	√	√	—	FFH	—	√	√	√	√
FF25H	端口模式寄存器 5	PM5	R/W	√	√	—	FFH	—	—	—	√	√
FF26H	端口模式寄存器 6	PM6	R/W	√	√	—	FFH	√	√	√	√	√
FF27H	端口模式寄存器 7	PM7	R/W	√	√	—	FFH	—	√	√	√	√
FF28H	A/D 转换器模式寄存器	ADM	R/W	√	√	—	00H	√	√	√	√	√
FF29H	模拟输入通道指定寄存器	ADS	R/W	√	√	—	00H	√	√	√	√	√
FF2CH	端口模式寄存器 12	PM12	R/W	√	√	—	FFH	√	√	√	√	√
FF2EH	端口模式寄存器 14	PM14	R/W	√	√	—	FFH	—	注	√	√	√
FF2FH	A/D 端口配置寄存器	ADPC	R/W	√	√	—	00H	√	√	√	√	√

注 该寄存器仅在 48 引脚产品中集成。

表 3-8. 特殊功能寄存器列表(2/5)

地址	特殊功能寄存器(SFR)名称	符号	R/W	可操作位单元			复位后	K B 2	K C 2	K D 2	K E 2	K F 2
				1 位	8 位 s	16 位 s						
FF30H	上拉电阻选项寄存器 0	PU0	R/W	√	√	—	00H	√	√	√	√	√
FF31H	上拉电阻选项寄存器 1	PU1	R/W	√	√	—	00H	√	√	√	√	√
FF33H	上拉电阻选项寄存器 3	PU3	R/W	√	√	—	00H	√	√	√	√	√
FF34H	上拉电阻选项寄存器 4	PU4	R/W	√	√	—	00H	—	√	√	√	√
FF35H	上拉电阻选项寄存器 5	PU5	R/W	√	√	—	00H	—	—	—	√	√
FF36H	上拉电阻选项寄存器 6	PU6	R/W	√	√	—	00H	—	—	—	—	√
FF37H	上拉电阻选项寄存器 7	PU7	R/W	√	√	—	00H	—	√	√	√	√
FF3CH	上拉电阻选项寄存器 12	PU12	R/W	√	√	—	00H	√	√	√	√	√
FF3EH	上拉电阻选项寄存器 14	PU14	R/W	√	√	—	00H	—	注 1	√	√	√
FF40H	时钟输出选择寄存器	CKS	R/W	√	√	—	00H	—	注 1	√	√	√
FF41H	8-位定时器比较寄存器 51	CR51	R/W	—	√	—	00H	√	√	√	√	√
FF43H	8-位定时器模式控制寄存器 51	TMC51	R/W	√	√	—	00H	√	√	√	√	√
FF48H	外部中断上升沿允许寄存器	EGP	R/W	√	√	—	00H	√	√	√	√	√
FF49H	外部中断下降沿允许寄存器	EGN	R/W	√	√	—	00H	√	√	√	√	√
FF4AH	串行 I/O 移位寄存器 11	SIO11	R	—	√	—	00H	—	—	—	注 2	√
FF4CH	发送缓冲寄存器 11	SOTB11	R/W	—	√	—	00H	—	—	—	注 2	√
FF4FH	输入开关控制寄存器	ISC	R/W	√	√	—	00H	√	√	√	√	√
FF50H	异步串行接口操作模式寄存器 6	ASIM6	R/W	√	√	—	01H	√	√	√	√	√
FF53H	异步串行接口接收错误状态寄存器 6	ASIS6	R	—	√	—	00H	√	√	√	√	√
FF55H	异步串行接口发送状态寄存器 6	ASIF6	R	—	√	—	00H	√	√	√	√	√
FF56H	时钟选择寄存器 6	CKSR6	R/W	—	√	—	00H	√	√	√	√	√
FF57H	波特率发生器控制寄存器 6	BRGC6	R/W	—	√	—	FFH	√	√	√	√	√
FF58H	异步串行接口控制寄存器 6	ASICL6	R/W	√	√	—	16H	√	√	√	√	√
FF60H	余数寄存器 0	SDR0	R	—	√	√	00H	—	注 2	注 2	注 2	√
FF61H		SDR0H		—	√		00H	—	注 2	注 2	注 2	√
FF62H	乘法/除法数据寄存器 A0	MDA0L	R/W	—	√	√	00H	—	注 2	注 2	注 2	√
FF63H		MDA0LL		—	√		00H	—	注 2	注 2	注 2	√
FF64H		MDA0H	R/W	—	√	√	00H	—	注 2	注 2	注 2	√
FF65H		MDA0HL		—	√		00H	—	注 2	注 2	注 2	√
FF66H	乘法/除法数据寄存器 B0	MDB0	R/W	—	√	√	00H	—	注 2	注 2	注 2	√
FF67H		MDB0L		—	√		00H	—	注 2	注 2	注 2	√
FF68H	乘法器/触发器控制寄存器 0	DMUC0	R/W	√	√	—	00H	—	注 2	注 2	注 2	√
FF69H	8-位定时器 H 模式寄存器 0	TMHMD0	R/W	√	√	—	00H	√	√	√	√	√

- 注 1. 该寄存器仅在 48 引脚产品中集成。
- 注 2. 该寄存器仅在 flash 存储器容量至少为 48KB 的产品中集成。

表 3-8. 特殊功能寄存器列表(3/5)

地址	特殊功能寄存器(SFR)名称	符号	R/W	可操作位单元			复位后	K B 2	K C 2	K D 2	K E 2	K F 2
				1 位	8 位 s	16 位 s						
FF6AH	定时器时钟选择寄存器 50	TCL50	R/W	√	√	–	00H	√	√	√	√	√
FF6BH	8 位定时器模式控制寄存器 50	TMC50	R/W	√	√	–	00H	√	√	√	√	√
FF6CH	8 位定时器 H 模式寄存器 1	TMHMD1	R/W	√	√	–	00H	√	√	√	√	√
FF6DH	8 位定时器 H 载波控制寄存器 1	TMCYC1	R/W	√	√	–	00H	√	√	√	√	√
FF6EH	按键返回模式寄存器	KRM	R/W	√	√	–	00H	–	√	√	√	√
FF6FH	钟表定时器操作模式寄存器	WTM	R/W	√	√	–	00H	–	√	√	√	√
FF70H	异步串行接口操作模式寄存器 0	ASIM0	R/W	√	√	–	01H	√	√	√	√	√
FF71H	波特率发生器控制寄存器 0	BRGC0	R/W	–	√	–	1FH	√	√	√	√	√
FF72H	接收缓冲寄存器 0	RXB0	R	–	√	–	FFH	√	√	√	√	√
FF73H	异步串行接口接收错误状态寄存器 0	ASIS0	R	–	√	–	00H	√	√	√	√	√
FF74H	发送移位寄存器 0	TXS0	W	–	√	–	FFH	√	√	√	√	√
FF80H	串行操作模式寄存器 10	CSIM10	R/W	√	√	–	00H	√	√	√	√	√
FF81H	串行时钟选择寄存器 10	CSIC10	R/W	√	√	–	00H	√	√	√	√	√
FF84H	发送缓冲寄存器 10	SOTB10	R/W	–	√	–	00H	√	√	√	√	√
FF88H	串行操作模式寄存器 11	CSIM11	R/W	√	√	–	00H	–	–	–	注 1	√
FF89H	串行时钟选择寄存器 11	CSIC11	R/W	√	√	–	00H	–	–	–	注 1	√
FF8CH	定时器时钟选择寄存器 51	TCL51	R/W	√	√	–	00H	√	√	√	√	√
FF90H	串行操作模式指定寄存器 0	CSIMA0	R/W	√	√	–	00H	–	–	–	–	√
FF91H	串行状态寄存器 0	CSIS0	R/W	√	√	–	00H	–	–	–	–	√
FF92H	串行触发寄存器 0	CSIT0	R/W	√	√	–	00H	–	–	–	–	√
FF93H	分频值选择寄存器 0	BRGCA0	R/W	–	√	–	03H	–	–	–	–	√
FF94H	自动数据发送地址点指定寄存器 0	ADTP0	R/W	–	√	–	00H	–	–	–	–	√
FF95H	自动数据发送间隔指定寄存器 0	ADTI0	R/W	–	√	–	00H	–	–	–	–	√
FF96H	串行 I/O 移位寄存器 0	SIOA0	R/W	–	√	–	00H	–	–	–	–	√
FF97H	自动数据发送地址计数寄存器 0	ADTC0	R	–	√	–	00H	–	–	–	–	√
FF99H	看门狗定时器允许	WDTE	R/W	–	√	–	1AH/ 9AH ^{注 2}	√	√	√	√	√
FF9FH	时钟操作模式选择	OSCCTL	R/W	√	√	–	00H	√	√	√	√	√
FFA0H	内部振荡模式寄存器	RCM	R/W	√	√	–	80H ^{注 3}	√	√	√	√	√
FFA1H	主时钟模式寄存器	MCM	R/W	√	√	–	00H	√	√	√	√	√
FFA2H	主 OSC 控制寄存器	MOC	R/W	√	√	–	80H	√	√	√	√	√
FFA3H	操作稳定时间计数器状态寄存器	OSTC	R	√	√	–	00H	√	√	√	√	√
FFA4H	振荡稳定时间选择寄存器	OSTS	R/W	–	√	–	05H	√	√	√	√	√

- 注
1. 该寄存器仅在 flash 存储器容量至少为 48KB 的产品中集成。
 2. WDTE 的复位值取决于选项字节的设置。
 3. 该寄存器在复位释放后的值为 00H，在等待高速内部振荡器的振荡精确稳定后自动变为 80H。

表 3-8. 特殊功能寄存器列表(4/5)

地址	特殊功能寄存器(SFR)名称	符号	R/W	可操作位单元			复位后	K B 2	K C 2	K D 2	K E 2	K F 2
				1 位	8 位 s	16 位 s						
FFA5H	IIC 移位寄存器 0	IIC0	R/W	—	√	—	00H	√	√	√	√	√
FFA6H	IIC 控制寄存器 0	IICC0	R/W	√	√	—	00H	√	√	√	√	√
FFA7H	从地址寄存器 0	SVA0	R/W	—	√	—	00H	√	√	√	√	√
FFA8H	IIC 时钟选择寄存器 0	IICCL0	R/W	√	√	—	00H	√	√	√	√	√
FFA9H	IIC 功能扩展寄存器 0	IICX0	R/W	√	√	—	00H	√	√	√	√	√
FFAAH	IIC 状态寄存器 0	IICS0	R	√	√	—	00H	√	√	√	√	√
FFABH	IIC 标志寄存器 0	IICF0	R/W	√	√	—	00H	√	√	√	√	√
FFACH	复位控制标志寄存器	RESF	R	—	√	—	00H ^{注1}	√	√	√	√	√
FFB0H	16 位定时器计数器 01	TM01	R	—	—	√	0000H	—	—	—	注2	√
FFB1H												
FFB2H	16 位定时器捕获/比较寄存器 001	CR001	R/W	—	—	√	0000H	—	—	—	注2	√
FFB3H												
FFB4H	16 位定时器捕获/比较寄存器 011	CR011	R/W	—	—	√	0000H	—	—	—	注2	√
FFB5H												
FFB6H	16 位定时器模式控制寄存器 01	TMC01	R/W	√	√	—	00H	—	—	—	注2	√
FFB7H	预分频器模式寄存器 01	PRM01	R/W	√	√	—	00H	—	—	—	注2	√
FFB8H	捕获/比较控制寄存器 01	CRC01	R/W	√	√	—	00H	—	—	—	注2	√
FFB9H	16 位定时器输出控制寄存器 01	TOC01	R/W	√	√	—	00H	—	—	—	注2	√
FFBAH	16 位定时器模式控制寄存器 00	TMC00	R/W	√	√	—	00H	√	√	√	√	√
FFBBH	预分频器模式寄存器 00	PRM00	R/W	√	√	—	00H	√	√	√	√	√
FFBCH	捕获/比较控制寄存器 00	CRC00	R/W	√	√	—	00H	√	√	√	√	√
FFBDH	16 位定时器输出控制寄存器 00	TOC00	R/W	√	√	—	00H	√	√	√	√	√
FFBEH	低电压检测寄存器	LVIM	R/W	√	√	—	00H ^{注3}	√	√	√	√	√
FFBFH	低电压检测等级选择寄存器	LVIS	R/W	√	√	—	00H ^{注3}	√	√	√	√	√
FFE0H	中断请求标志寄存器 0L	IF0	IF0L	R/W	√	√	√	00H	√	√	√	√
FFE1H	中断请求标志寄存器 0H		IF0H	R/W	√	√						
FFE2H	中断请求标志寄存器 1L	IF1	IF1L	R/W	√	√	√	00H	√	√	√	√
FFE3H	中断请求标志寄存器 1H		IF1H	R/W	√	√						
FFE4H	中断屏蔽标志寄存器 0L	MK0	MK0L	R/W	√	√	√	FFH	√	√	√	√
FFE5H	中断屏蔽标志寄存器 0H		MK0H	R/W	√	√						
FFE6H	中断屏蔽标志寄存器 1L	MK1	MK1L	R/W	√	√	√	FFH	√	√	√	√
FFE7H	中断屏蔽标志寄存器 1H		MK1H	R/W	√	√						

- 注
1. RESF 复位值的不同取决于复位源。
 2. 该寄存器仅在 flash 存储器容量至少为 48KB 的产品中集成。
 3. LVIM 和 LVIS 复位值的不同取决于复位源。

表 3-8. 特殊功能寄存器列表(5/5)

地址	特殊功能寄存器(SFR) 名称	符号		R/W	可操作位单元			复位后	K	K	K	K	K
					1 位	8 位 s	16 位 s		B 2	C 2	D 2	E 2	F 2
FFE8H	优先级指定标志寄存器 0L	PR0	PR0L	R/W	√	√	√	FFH	√	√	√	√	√
FFE9H	优先级指定标志寄存器 0H		PR0H	R/W	√	√		FFH	√	√	√	√	√
FFEAH	优先级指定标志寄存器 1L	PR1	PR1L	R/W	√	√	√	FFH	√	√	√	√	√
FFEBH	优先级指定标志寄存器 1H		PR1H	R/W	√	√		FFH	√	√	√	√	√
FFF0H	内部存储器容量切换寄存器 ^{※ 2}	IMS		R/W	—	√	—	CFH	√	√	√	√	√
FFF3H	存储器 bank 选择寄存器	BANK		R/W	—	√	—	00H	—	—	※1	※1	※1
FFF4H	内部扩展 RAM 容量切换寄存器 ^{※2}	IXS		R/W	—	√	—	0CH	—	√	√	√	√
FFFBH	处理器时钟控制寄存器	PCC		R/W	√	√	—	01H	√	√	√	√	√

- 注 1. 该寄存器仅在 flash 存储器至少为 96 KB 的产品中集成。
2. 78K0/Kx2 系列微控制器所有产品中的内部存储器容量切换寄存器(IMS)和内部扩展 RAM 容量切换寄存器(IXS)的初始值是固定的(IMS = CFH, IXS = 0CH)，与内部存储器容量无关。因此按照下面的指示设置相应产品的值。

• 78K0/KB2

78K0/KB2	IMS	ROM 容量	内部高速 RAM 容量
μPD78F0500A	42H	8 KB	512 字节
μPD78F0501A	04H	16 KB	768 字节
μPD78F0502A	C6H	24 KB	1 KB
μPD78F0503A, 78F0503DA ^{注 3}	C8H	32 KB	

• 78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2

78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2	IMS	IXS	ROM 容量	内部高速 RAM 容量	内部扩展 RAM 容量
μPD78F05x1A (x = 1~3)	04H	0CH	16 KB	768 字节	—
μPD78F05x2A (x = 1~3)	C6H	0CH	24 KB	1 KB	—
μPD78F05x3A (x = 1~3), 78F0513DA ^{注 4}	C8H	0CH	32 KB	1 KB	—
μPD78F05x4A (x = 1~4)	CCH	0AH	48KB	1 KB	1 KB
μPD78F05x5A (x = 1~4), 78F0515DA ^{注 4}	CFH	08H	60KB	1 KB	2 KB
μPD78F05x6A (x = 2~4)	CCH	04H	96 KB	1 KB	4 KB
μPD78F05x7A, 78F05x7DA ^{注 4} (x = 2~4)	CCH	00H	128 KB	1 KB	6 KB

3. 78K0/KB2 系列中带有片上调试功能的产品的 ROM 和 RAM 容量可以依照调试目标产品通过设置 IMS 的方式来调试。依照调试目标产品来设置 IMS。
4. 78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2 系列中带有片上调试功能的产品的 ROM 和 RAM 容量可以依照调试目标产品通过设置 IMS 和 IXS 的方式来调试。依照调试目标产品来设置 IMS 和 IXS。

3.3 指令地址寻址


一条指令的地址是由程序计数器(PC)和存储器组选择寄存器(BANK)决定的。根据执行指令时所获取的下一条指令字节数，程序计数器(PC)的内容自动增加(每个字节加 1)。在执行转移指令时，将程序计数器(PC)的内容设置为转移目的地址，并按以下寻址方式确定地址。(要了解每条指令的详细信息，请参阅 **78K/0 系列指令用户手册(U12326E)**)。

3.3.1 相对寻址

[功能]

将一条指令的 8 位立即数(偏移量: **jdisp8**)与下一条指令的起始地址相加，结果赋给程序计数器(PC)，然后转向相加结果指向的地址。这个偏移量是带符号数的补码(−128~+127)，其中第 7 位是符号位。
换句话说，在相对寻址中，分支的范围是从下一条指令起始地址的-128 到+127 之间。
当执行“BR \$addr16”指令或条件转移指令时，将执行相对寻址功能。

[图示]



当S = 0， α 的所有位均为0
当S = 1， α 的所有位均为1

3.3.2 立即寻址

[功能]

将指令中的立即数赋给程序计数器(PC)，然后转向该地址。


在执行“CALL !addr16”指令、“BR !addr16”指令或“CALLF !addr11”指令时，将执行立即寻址功能。

- ★ CALL !addr16 和 BR !addr16 指令的转移地址范围是所有存储空间。但如果要转移到一个存储器组 (该存储器组没有根据存储器组选择寄存器(BANK)进行设置)，则要先使用 BANK 先对该存储器组进行设置。


CALLF !addr11 指令的转移地址范围在 0800H 与 0FFFH 之间。

[图示]

CALL !addr16 和 BR !addr16 指令



CALLF !addr11 指令



3.3.3 表间接寻址

[功能]


通过指令码低 5 位的立即数(从第 1 位到第 5 位)，访问特定存储区中表的内容(转移目的地址)，并将表的内容赋给程序计数器(PC)，然后转向该地址执行程序。

在执行 CALLT [addr5]指令时，进行表间接寻址。

★

该指令访问的地址范围是存储器表 40H~7FH 中所存储的地址，转移地址范围可以是整个存储器空间。但如果要转移到一个存储器组 (该存储器组没有根据存储器组选择寄存器(BANK)进行设置)，则使用 BANK 先对该存储器组进行设置。

[图示]




3.3.4 寄存器寻址

[功能]

将寄存器对(AX)的内容赋给程序计数器(PC)，然后转向该地址。
“BR AX”指令将执行寄存器寻址功能。

[图示]



3.4 操作数地址寻址

以下方法用来规定指令执行期间寄存器寻址和存储器寻址所进行的操作。

3.4.1 隐含寻址

[功能]

这种寻址方式自动寻址通用寄存器中作为累加器(A 和 AX)使用的寄存器。
在 78K0/Kx2 系列指令中下列指令采用隐含寻址方式。

指令	隐含寻址所指定的寄存器
MULU	A 寄存器存放被乘数，AX 寄存器存放运算结果
DIVUW	AX 寄存器用于存放被除数和商
ADJBA/ADJBS	存放进行十进制调整后的数据
ROR4/ROL4	存放用于数字循环的数字数据

[操作数格式]

由于指令自动采用隐含寻址方式，所以没有特定的操作数格式。

[举例]

以 MULU X 指令为例，这是一条 8 位乘 8 位的乘法运算指令，A 寄存器与 X 寄存器相乘的结果存放在 AX 中。在这个例子中 A 寄存器与 AX 寄存器均由隐含寻址方式指定。

3.4.2 寄存器寻址

[功能]

寄存器寻址方式将通用寄存器作为操作数进行访问，并由寄存器组选择标志(RBS0 和 RBS1)和指令中的寄存器标识码，来指定需要访问的通用寄存器。
当具有下列操作数格式的指令执行时，采用寄存器寻址方式。如果使用 8 位寄存器，则指令码中有 3 位用来表示一个 8 位寄存器。


[操作数格式]

标识符	描述
r	X, A, C, B, E, D, L, H
rp	AX, BC, DE, HL


‘r’ 和 ‘rp’可用绝对名称(R0 ~ R7 以及 RP0 ~ RP3)和功能名称(X, A, C, B, E, D, L, H, AX, BC, DE 以及 HL)来描述。

[举例]

MOV A, C; 选择 C 寄存器作为 r



INCW DE; 选择 DE 寄存器对作为 rp



3.4.3 直接寻址

[功能]

存储器会根据指令字中的操作数地址进行直接寻址操作。

- ★ 这种方式的寻址范围是整个存储空间。但如果要对一个存储器组寻址 (该存储器组没有根据存储器组选择寄存器 (BANK)进行设置), 则要使用 BANK 先对该存储器组进行设置。

[操作数格式]


标识符	描述
addr16	标号或 16 位立即数

[举例]

MOV A, !0FE00H; 将!addr16 设置为 FE00H 时

指令码	10001110	操作码
	00000000	00H
	11111110	FEH

[图示]



3.4.4 短直接寻址

[功能]


用指令中 8 位立即数直接对存储器的固定操作区域寻址。
该方式的寻址范围是 FE20H~ FF1FH 总共 256 字节的区域。内部 RAM 和特殊功能寄存器(SFR)分别映射在 FE20H~ FEFFH 以及 FF00H ~ FF1FH 的区域。
采用短直接寻址方式的特殊功能寄存器(SFR)区域(FF00H ~ FF1FH)是整个特殊功能寄存器 SFR 区域的一部分。
程序中经常访问的端口、用作定时器和事件计数器的比较和捕捉寄存器都被映射到该区域。这些特殊功能寄存器 (SFR)可以用很少的字节数和时钟数进行操作。
如果 8 位立即数是在 20H 和 FFH 之间，则将一个有效地址的第 8 位设置为 0；如果 8 位立即数是在 00H 与 1FH 之间，则一个有效地址的第 8 位设置为 1。参见下面的【图示】。

[操作数格式]


标识符	描述
saddr	标志或从 FE20H ~ FF1FH 的立即数
saddrp	标志或从 FE20H~ FF1FH 的立即数(仅使用偶地址)

★ [举例]

LB1 EQU 0FE30H ；定义 FE30H 为 LB1。
：
MOV LB1, A ；当 LB1 代表 saddr 区域的 FE30H 地址并且 A 寄存器的值就传送给这个地址时。



[图示]



当 8 位立即数在 20H 与 FFH 之间时，α 等于 0
当 8 位立即数的地址在 00H 与 1FH 之间时，α 等于 1

3.4.5 特殊功能寄存器 (SFR)寻址

[功能]

通过指令中的 8 位立即数对存储器的特殊功能寄存器(SFR)区域进行寻址。
寻址区间为 FF00H~FFCFH 以及 FFE0H~FFFFH，共 240 字节。而映射在 FF00H~FF1FH 区间的特殊功能寄存器则采用短直接寻址方式。

[操作数格式]


标识符	描述
sfr	特殊功能寄存器名
sfrp	16 位可操作特殊功能寄存器名(仅使用偶地址)

[举例]

MOV PM0, A; 选择 PM0(FF20H)作为 sfr

指令码	1 1 1 1 0 1 1 0	操作码
	0 0 1 0 0 0 0 0	20H (sfr 偏移量)

[图示]



3.4.6 寄存器间接寻址


[功能]
根据寄存器对的内容进行寻址。该寄存器对由寄存器组选择标志(RBS0 和 RBS1)和指令字中的寄存器对指定码指定。
★ 这种方式的寻址范围是整个存储空间。但如果要对一个存储器组寻址 (该存储器组没有根据存储器组选择寄存器 (BANK)进行设置), 则要先使用 BANK 先对该存储器组进行设置。

[操作数格式]


标识符	描述
-	[DE], [HL]

[举例]

MOV A, [DE]; 选择 DE 寄存器对作为操作数时



[图示]



3.4.7 基址寻址

[功能]

将 8 位立即数加到 HL 寄存器对中，HL 寄存器对作为基地址寄存器。根据相加结果寻址。需要访问的 HL 寄存器对属于由寄存器组选择标志(RBS0 和 RBS1)确定的寄存器组。通过将偏移量扩展为 16 位正数，来完成加法操作，第 16 位的进位忽略不计。

- ★ 该寻址方式可对整个存储空间进行。但如果要对一个存储器组寻址（该存储器组没有根据存储器组选择寄存器 (BANK)进行设置），则要使用 BANK 先对该存储器组进行设置。

[操作数格式]


标识符	描述
-	[HL + byte]

[举例]

MOV A, [HL + 10H]; byte 的值为 10H 时

指令码	1 0 1 0 1 1 1 0
	0 0 0 1 0 0 0 0

[图示]



3.4.8 基址变址寻址

[功能]

将 B 或 C 寄存器的内容加到 HL 寄存器中，HL 寄存器作为基地址寄存器，并根据相加结果去寻址。需要访问的 HL、B 和 C 寄存器属于由寄存器组选择标志(RBS0 和 RBS1)确定的寄存器组。通过将 B 或 C 寄存器扩展为一个 16 位的正数来完成加法运算，第 16 位的进位忽略不计。

★ 该寻址方式可对整个存储空间进行。但如果要对一个存储器组寻址（该存储器组没有根据存储器组选择寄存器 (BANK)进行设置），则要先使用 BANK 先对该存储器组进行设置。

[操作数格式]


标识符	描述
—	[HL + B], [HL + C]

[举例]

以 MOV A, [HL+B]指令为例 (选择 B 寄存器)

指令码	1 0 1 0 1 0 1 1

[图示]




3.4.9 堆栈寻址

[功能]


根据堆栈指针(SP)的内容对堆栈区域进行间接寻址。
当执行 **PUSH**, **POP**, 子程序调用和返回指令时, 或者产生中断请求时保存或恢复寄存器操作时, 将自动采用这种寻址方式。
该方式仅对内部高速 **RAM** 区域进行寻址。

[举例]

以 **PUSH DE** 指令为例 (保存在 **DE** 寄存器中)



[图示]



第四章 存储器 Bank 选择功能

(仅限于 μ PD78F05x6A, 78F05x7A 和 78F05x7DA ($x = 2 \sim 4$))


4.1 存储器 Bank

通过从 8000H ~ BFFFH 存储空间选择一个存储器 Bank, 78K0/KD2, 78K0/KE2 和 78K0/KF2 系列中的 μ PD78F05x6A, 78F05x7A 和 78F05x7DA 可以形成一个容量为 96 KB 或 128 KB 的 ROM。


μ PD78F05x6A 含有存储器 banks 0 ~ 3, μ PD78F05x7A 和 78F05x7DA 含有存储器 bank 0 ~ 5, 如下所示。
通过使用存储器 Bank 选择寄存器(BANK)选择存储器 Bank。

图 4-1. 内部 ROM (闪存) 结构

(a) μ PD78F05x6A



(b) μ PD78F05x7A, 78F05x7DA




备注 $x = 2 \sim 4$

4.2 存储器空间表示法的区别

78K0/Kx2 系列微控制器支持存储器 Bank 的产品中，按照两种不同的方式来访问地址。

- 存储器 bank 号+ CPU 地址
- Flash 存储器真实地址(HEX FORMAT [BANK])

图 4-2. 地址示意图



当 flash 存储器真实地址显示没有剩余的地址空间时，“存储器 bank 号 + CPU 地址”代表着地址空间的剩余部分。

“存储器 bank 号 + CPU 地址”用于用户程序中的寻址。在片上编程和不使用自编程示例库¹的自编程中，使用蜂蜡杀存储器的真实地址。

注意由汇编器(RA78K0)输出的 HEX 文件在缺省状态下使用 flash 存储器真实地址。其它工具比如仿真器和调试器²的地址表示方法，参考表 4-1。

- 注
1. 当执行自编程时，可以使用“存储器 bank 号 + CPU 地址”，使用自编程示例库，因为系统会自动进行地址转换。
 2. 78K0/Kx2 的 SM+，ID78K0-QB

表 4-1. 存储器 Bank 地址表示

存储器 Bank 号	CPU 地址	Flash 存储器真实地址	在仿真器和调试器 ^{註 1} 中的地址表示
存储器 bank 0	08000H-0BFFFFH ^{註 2}	08000H-0BFFFFH	08000H-0BFFFFH
存储器 bank 1		0C000H-0FFFFH	18000H-1BFFFFH
存储器 bank 2		10000H-13FFFFH	28000H-2BFFFFH
存储器 bank 3		14000H-17FFFFH	38000H-3BFFFFH
存储器 bank 4		18000H-1BFFFFH	48000H-4BFFFFH
存储器 bank 5		1C000H-1FFFFH	58000H-5BFFFFH

- 注
1. 78K0/Kx2 的 SM+, ID78K0-QB
 2. 设置存储器 bank 使用存储器 bank 选择寄存器(BANK) (参考图 4-3)。

如果想要了解详细的情况, 参考 **RA78K0 Ver. 3.80 汇编包操作用户手册 (U17199E)**和 **78K0/Kx2 Flash 存储器自编程用户手册(U17516E)**。

4.3 存储器 Bank 选择寄存器(BANK)

存储器组选择寄存器 (BANK)用于选择要使用的存储器组。

可由 8 位存储器操作指令设置 BANK。

复位信号的产生可将 BANK 清零(00H)。

图 4-3. 存储器组选择寄存器 (BANK)的格式

地址: FFF3H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
BANK	0	0	0	0	0	BANK2	BANK1	BANK0

BANK2	BANK1	BANK0	Bank 设置	
			μPD78F05x6A	μPD78F05x7A, 78F05x7DA
0	0	0	共享区域(32 KB) + 存储器 bank 0 (16 KB)	
0	0	1	共享区域(32 KB) + 存储器 bank 1 (16 KB)	
0	1	0	共享区域(32 KB) + 存储器 bank 2 (16 KB)	
0	1	1	共享区域(32 KB) + 存储器 bank 3 (16 KB)	
1	0	0	禁止设置	共享区域(32 KB) + 存储器 bank 4 (16 KB)
1	0	1		共享区域(32 KB) + 存储器 bank 5 (16 KB)
其它情况			禁止设置	

注意事项 必须修改共享区域 (0000H ~ 7FFFFH) BANK 的值。

如果修改了存储器组区域 (8000H ~ BFFFFH) BANK 寄存器的值, 则会产生一个预料不到的程序循环。因此不要修改存储器组区域 BANK 寄存器的值。

备注 x = 2 ~ 4

4.4 选择存储器 Bank

由存储器组选择寄存器(BANK)选择的存储器组被映射到存储器组区域，并可以对其进行访问。因此，如果要访问的存储器组不是当前选择的存储器组，则必须使用 BANK 寄存器选择该存储器组。


不能修改存储器组区域(8000H ~ BFFFH)的 BANK 寄存器的值。因此，如果要修改存储器组，应执行转移指令，指向共享区域(0000H ~ 7FFFH)，并修改该区域中 BANK 的值。

- 注意事项**
1. 不能获取不同存储器组之间的指令。
 2. 在不同存储器组之间不能直接进行转移和访问操作。要在不同存储器组之间执行转移或访问操作，必须通过共享区域。
 3. 在共享区域中为中断服务程序分配存储空间。
 4. 从 7FFFH ~ 8000H 的扩展指令只能在存储器组 0 中执行。

4.4.1 存储器组之间的关联值

两个存储器组之间的值不能直接关联。

要从一个存储器组访问另一个存储器组，应进行一次转移操作，指向共享区域(0000H ~ 7FFFH)，修改那里的 BANK 设置，然后关联一个值。




- 软件举例 (将一个关联值存于存储器 A 中)

RAMD	DSEG	SADDR	
R_BNKA:	DS	2	; 保护 RAM, 用于指定关联目的地的一个地址。
R_BNKN:	DS	1	; 保护 RAM, 用于指定关联目的地的一个存储器组组号。
R_BNKRN:	DS	1	; 保护 RAM, 用于保存关联源的一个存储器组组号。
ETRC	CSEG	UNIT	
ENTRY:			
	MOV	R_BNKN,#BANKNUM	DATA1 ; 存储关联目的地的存储器组组号。
	MOVW	R_BNKA,#DATA1	; 存储关联目的地的地址。
	CALL	!BNKRD	; 调用用于存储器组之间关联的子程序。
		:	
		:	
BNKC	CSEG	AT	7000H
BNKRD:			; 实现存储器组之间关联的子程序
	PUSH	HL	; 保存 HL 寄存器的内容
	MOV	A,R_BNKN	;
	XCH	A,BANK	; 交换关联源与目的存储器组组号
	MOV	R_BNKRN,A	; 保存关联源存储器组组号。
	MOVW	AX,R_BNKA	;
	XCHW	HL,AX	; 指定关联目的地的地址
	MOV	A,[HL]	; 读取目标值
	XCH	A,R_BNKRN	; 获取关联源存储器组组
	MOV	BANK,A	; 指定关联源存储器组组号
	MOV	A,R_BNKRN	;
	POP	HL	; 恢复 HL 寄存器的内容
	RET		; 返回
DATA	CSEG	BANK3	
DATA1:	DB	0AAH	
END			

4.4.2 存储器 bank 之间的转移指令

存储器组之间不能直接转移指令。

要在存储器组之间转移指令，应先转向共享区域(0000H ~ 7FFFH)，修改相关的 BANK 寄存器的设置，然后再次执行转移指令。



• 软件举例 1 (在所有区域进行转移)

RAMD	DSEG	SADDR		
R_BNKA:	DS	2		; 保护 RAM, 用于指定转移目的存储器组的地址
R_BNKN:	DS	1		; 保护 RAM, 用于指定转移目的存储器组的组号
RSAVEAX:	DS	2		; 保护 RAM, 用于保存 AX 寄存器
ETRC	CSEG	UNIT		
ENTRY:	MOV	R_BNKN,#BANKNUM	TEST	; 存储 RAM 中转移目的地的存储器组组号
	MOVW	R_BNKA,#TEST		; 存储 RAM 中转移目的地的地址
	BR	!BNKBR		; 转向中间存储器组转移处理
	:			
	:			
BNKC	CSEG	AT	7000H	
BNKBR:	MOVW	RSAVEAX,AX		; 保存 AX 寄存器
	MOV	A,R_BNKN		; 在转移目的获得存储器 bank 号
	MOV	BANK,A		; 指定转移目的地的存储器组组号
	MOVW	AX,R_BNKA		; 指定转移目的地的地址
	PUSH	AX		; 在转移目的向堆栈设置地址
	MOVW	RSAVEAX,AX		; 恢复 AX 寄存器
	RET			; 转移
BN3	CSEG	BANK3		
TEST:	MOV	--		
	:			
	:			

• 软件举例 2 (从共享区域向其它区域转移)


ETRC	CSEG	AT	2000H	
ENTRY:	MOV	R_BNKN,#BANKNUM	TEST	; 在 RAM 中保存转移目的存储器 bank 号
	BR	!TEST		; 在 RAM 中保存转移目的地址
BN3	CSEG	BANK3		
TEST:	MOV	--		
	:			
	:			
END				

4.4.3 存储器 bank 之间的子程序调用

存储器 Bank 之间不能直接调用子程序。

要在存储器 Bank 之间调用子程序，应先转向共享区域(0000H ~ 7FFFH)，通过使用相关的 BANK 寄存器指定调用目的地的存储器 Bank，然后执行 CALL 指令，通过该指令转向调用目的地。

此时将 BANK 的当前值存入 RAM。在执行 RET 指令前恢复 BANK 的值。



- 软件举例

RAMD	DSEG	SADDR	
R_BNKA:	DS	2	; 保护 RAM, 用于指定调用目的地的地址
R_BNKN:	DS	1	; 保护 RAM, 用于指定调用目的地的存储器组组号
R_BNKRN:	DS	1	; 保护 RAM, 用于保存调用源的存储器组组号
RSVEAX:	DS	2	; 保护 RAM, 用于保存 AX 寄存器
ETRC	CSEG	UNIT	
ENTRY:			
	MOV	R_BNKN,#BANKNUM	TEST ; 存储 RAM 中调用目的地的存储器组组号
	MOVW	R_BNKA,#TEST	; 存储 RAM 中调用目的地的地址
	CALL	!BNKCAL	; 转向中间存储器组调用处理程序
		:	
		:	
BNKC	CSEG	AT	7000H
BNKCAL:			; 中间存储器组调用处理程序
	MOVW	RSVEAX,AX	; 保存 AX 寄存器.
	MOV	A,R_BNKN	; 获取调用目的地的存储器组组号
	XCH	A,BANK	; 修改该存储器组, 并获取调用源的存储器组组号
	MOV	R_BNKRN,A	; 将调用源的存储器组组号存于 RAM 中
	CALL	!BNKCAL	; 调用子程序转向调用目的地
	MOVW	RSVEAX,AX	; 保存 AX 寄存器
	XCH	A,R_BNKRN	; 获取调用目的地的存储器组组号
	MOV	BANK,A	; 指定调用源的存储器组组号
	MOVW	AX,RSVEAX	; 恢复 AX 寄存器
	RET		; 返回调用程序.
BNKCAL:			
	MOVW	AX,R_BNKA	; 指定调用目的地的地址
	PUSH	AX	; 在调用目的将地址设置到堆栈。
	MOVW	AX,RSVEAX	; 恢复 AX 寄存器
	RET		; 转移到调用目的.
BN3	CSEG	BANK3	
TEST:			
	MOV ...		;
	:		
	:		


备注 在上述软件示例中, 不支持复用处理。

4.4.4 通过中断将指令转向存储器 Bank 区域

当中断产生时，通过使用向量表，指令可以转向由 BANK 指定的存储器 Bank，但当中断产生时很难识别 BANK 寄存器。

因此，通过共享区域(0000H ~ 7FFFH)的向量表指定转移目的地的地址，通过使用共享区域中的 BANK 寄存器指定转移目的地的存储器 Bank，并执行 CALL 指令。此时在修改 RAM 之前保存 BANK 寄存器的内容，并在执行 RETI 指令前恢复 BANK 的值。

备注 在共享区域为要求快速响应的中断服务程序分配存储空间。



- 软件举例 (当使用 16 位定时器/事件计数器 00 的中断请求时)

VCTBL	CSEG	AT	0020H	
	DW	BNKITM000		; 指定定时器中断目的地的地址
RAMD	DSEG	SADDR		
R_BNKRN:	DS	1		; 保护 RAM，用于在中断产生前保存存储器组组号
BNKC	CSEG	AT	7000H	
BNKITM000:				; 中间存储器组中断服务程序
	PUSH	AX		; 保存 AX 寄存器的内容
	MOV	A,BANK		
	MOV	R_BNKRN,A		; 在中断产生前将存储器组组号保存于 RAM 中
	MOV	BANK,#BANKNUM TEST		; 指定中断程序的存储器组组号
	CALL	!TEST		; 调用该中断程序
	MOV	A,R_BNKRN		; 恢复中断产生前的存储器组组号
	MOV	BANK,A		
	POP	AX		; 恢复 AX 寄存器的内容
	RETI			
BN3	CSEG	BANK3		
TEST:				; 中断服务程序
	MOV ...			
	:			
	:			
	RET			
END				

备注 注意以下几点，以便有效使用存储器组选择功能。

- 在共享区域中为经常使用的程序分配存储空间。
- 如果一个需要被关联的值存于 **RAM** 中，则该值可以与所有存储区域关联。
- 如果存于一个存储器组中的程序的关联目的地与转移目的地是在同一个存储器组中，则代码长度可以减少且处理更有效。
- 在共享区域中为需要快速响应的中断服务程序分配存储空间。

第五章 端口功能

5.1 端口功能

引脚 I/O 缓存电源的类型取决于不同的产品，其关系如下所示。

表 5-1. 引脚 I/O 缓冲电源(AVREF, VDD)

- 78K0/KB2: 30 引脚塑封 SSOP (7.62 mm (300))
- 78K0/KC2: 38 引脚塑封 SSOP (7.62 mm (300)), 44 引脚塑封 LQFP (10x10), 48 引脚塑封 LQFP (密间距) (7x7)
- 78K0/KD2: 52 引脚塑封 LQFP (10x10)

电源	相应引脚
AVREF	P20 ~ P27
VDD	除 P20 ~ P27 以外的引脚

表 5-2. 引脚 I/O 缓冲电源(AVREF, EVDD, VDD)

- 78K0/KB2: 36 引脚塑封 FLGA (4x4)
- 78K0/KE2: 64 引脚塑封 LQFP (密间距) (10x10), 64 引脚塑封 LQFP (14x14), 64 引脚塑封 LQFP (12x12), 64 引脚塑封 TQFP (密间距) (7x7), 64 引脚塑封 FLGA (5x5)
- 78K0/KF2: 80 引脚塑封 LQFP (14x14), 80 引脚塑封 LQFP (密间距) (12x12)

电源	相应引脚
AVREF	P20 ~ P27
EVDD	除 P20 ~ P27 和 P121 ~ P124 以外的其它引脚
VDD	• P121 ~ P124 • 非端口引脚

78K0/Kx2 系列微控制器提供数字 I/O 端口，允许进行多种控制操作。每个端口的功能在表 5-3 中显示。

除去作为数字 I/O 端口的功能外，这些端口还有其它复用功能。如果想了解复用功能的详细信息，参考第二章 引脚功能。

表 5-3. 端口功能(1/3)

KB2	KC2	KD2	KES	KF2	功能名称	I/O	功能	复位后	复用功能
√	√	√	√	√	P00	I/O	端口 0。 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	TI000
√	√	√	√	√	P01				TI010/TO00
—	—	注 1	注 2	√	P02				SO11
—	—	注 1	注 2	√	P03				SI11
—	—	—	注 2	√	P04				$\overline{\text{SCK11}}$
—	—	—	注 2	√	P05				$\overline{\text{TI001/SSI11}}$
—	—	—	注 2	√	P06				TI011/TO01
√	√	√	√	√	P10	I/O	端口 1。 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	SCK10/TxD0
√	√	√	√	√	P11				SI10/RxD0
√	√	√	√	√	P12				SO10
√	√	√	√	√	P13				TxD6
√	√	√	√	√	P14				RxD6
√	√	√	√	√	P15				TOH0
√	√	√	√	√	P16				TOH1/INTP5
√	√	√	√	√	P17				TI50/TO50
√	√	√	√	√	P20	I/O	端口 2。 I/O 端口。 可以位选输入/输出模式。	模拟输入	ANI0
√	√	√	√	√	P21				ANI1
√	√	√	√	√	P22				ANI2
√	√	√	√	√	P23				ANI3
—	√	√	√	√	P24				ANI4
—	√	√	√	√	P25				ANI5
—	注 3	√	√	√	P26				ANI6
—	注 3	√	√	√	P27				ANI7
√	√	√	√	√	P30	I/O	端口 3。 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	模拟输入	INTP1
√	√	√	√	√	P31				INTP2/ OCD1A 注 4
√	√	√	√	√	P32				INTP3/ OCD1B 注 4
√	√	√	√	√	P33				TI51/TO51/ INTP4

- 注
1. 78K0/KD2 系列产品仅提供端口功能(P02 和 P03)不提供复用功能。
 2. 78K0/KE2 系列 flash 存储器容量低于 32KB 的产品仅提供端口功能(P02~ P06)，不提供复用功能。
78K0/KE2 系列 flash 存储器容量至少在 48KB 的产品提供端口功能(P02~P06)和复用功能。
 3. 在 78K0/KC2 系列 38 引脚的产品中未集成。在 38 引脚产品中，一定要将 PM2 的位 6 和位 7 置 1，并将 P2 的位 6 和位 7 清 0。
 4. OCD1A 和 OCD1B 仅在带有片上调试功能的(μ PD78F05xxDA)的产品中提供。

备注 √: 集成，—: 未集成

表 5-3. 端口功能(2/3)

KB2	KC2	KD2	KES	KF2	功能名称	I/O	功能	复位后	复用功能
—	注 1	√	√	√	P40	I/O	端口 4。 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
—	注 1	√	√	√	P41				—
—	—	—	√	√	P42				—
—	—	—	√	√	P43				—
—	—	—	—	√	P44				—
—	—	—	—	√	P45				—
—	—	—	—	√	P46				—
—	—	—	—	√	P47				—
—	—	—	√	√	P50	I/O	端口 5。 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	—
—	—	—	√	√	P51				—
—	—	—	√	√	P52				—
—	—	—	√	√	P53				—
—	—	—	—	√	P54				—
—	—	—	—	√	P55				—
—	—	—	—	√	P56				—
—	—	—	—	√	P57				—
√	√	√	√	√	P60	I/O	端口 6。 I/O 端口。 P60 ~ P63 为 N 沟开漏输出 (6 V 耐压)。 可以位选输入/输出模式。 对于 P64 ~ P67，通过软件设置，可以定义内置上拉电阻的使用。	输入端口	SCL0
√	√	√	√	√	P61				SDA0
—	√	√	√	√	P62				EXSCL0
—	√	√	√	√	P63				—
—	—	—	—	√	P64				—
—	—	—	—	√	P65				—
—	—	—	—	√	P66				—
—	—	—	—	√	P67				—
—	√	√	√	√	P70	I/O	端口 7。 I/O 端口。 可以位选输入/输出模式。 通过软件设置，可以定义内置上拉电阻的使用。	输入端口	KR0
—	√	√	√	√	P71				KR1
—	注 1	√	√	√	P72				KR2
—	注 1	√	√	√	P73				KR3
—	注 2	√	√	√	P74				KR4
—	注 2	√	√	√	P75				KR5
—	—	√	√	√	P76				KR6
—	—	√	√	√	P77				KR7

- 注 1. 在 78K0/KC2 系列 38 引脚的产品中未集成。在 38 引脚产品中，一定要将 PM4 的位 0 和位 1，PM7 的位 2 和位 3，P4 的位 0 和位 1 以及 P7 的位 2 和位 3 清 0。
2. 在 78K0/KC2 系列 38 引脚和 44 引脚的产品中未集成。48 引脚产品仅提供端口功能(P74~P75)，不提供复用功能。

备注 √: 集成，—: 未集成

表 5-3. 端口功能(3/3)

KB2	KC2	KD2	KES	KF2	功能名称	I/O	功能	复位后	复用功能
√	√	√	√	√	P120	I/O	端口 12。 I/O 端口。 可以位选输入/输出模式。 仅 P120, 通过软件设置, 可以定义内置上拉电阻的使用。	输入端口	INTP0/EXLVI
√	√	√	√	√	P121				X1/OCD0A ^{注3}
√	√	√	√	√	P122				X2/EXCLK/ OCD0B ^{注3}
—	√	√	√	√	P123				XT1
—	√	√	√	√	P124				XT2/EXCLKS
—	注1	√	√	√	P130	输出	端口 13。 输出端口。	输出端口	—
—	注1	√	√	√	P140	I/O	端口 14。 I/O 端口。 可以位选输入/输出模式。 通过软件设置, 可以定义内置上拉电阻的使用。	输入端口	PCL/INTP6
—	—	—	注2	√	P141				BUZ/BUSY0/ INTP7
—	—	—	—	√	P142				SCKA0
—	—	—	—	√	P143				SIA0
—	—	—	—	√	P144				SOA0
—	—	—	—	√	P145				STB0

- 注
1. 在 78K0/KC2 系列 38 引脚和 44 引脚的产品中未集成。
 2. 78K0/KE2 系列产品中不提供 BUSY0 输入功能。
 3. OCD1A 和 OCD1B 仅在带有片上调试功能的(μ PD78F05xxDA)的产品中提供。

备注 √: 集成, —: 未集成

5.2 端口配置

端口包含下列硬件。

表 5-4. 端口配置

项目	配置
控制寄存器	• 78K0/KB2 - 端口模式寄存器(PMxx): PM0 ~ PM3, PM6, PM12 - 端口寄存器(Pxx): P0 ~ P3, P6, P12 - 上拉电阻选项寄存器(PUxx): PU0, PU1, PU3, PU12 - A/D 端口配置寄存器(ADPC) • 78K0/KC2 的 38 引脚和 44 引脚产品 - 端口模式寄存器(PMxx): PM0 ~ PM4, PM6, PM7, PM12 - 端口寄存器(Pxx): P0 ~ P4, P6, P7, P12 - 上拉电阻选项寄存器(PUxx): PU0, PU1, PU3, PU4, PU7, PU12 - A/D 端口配置寄存器(ADPC) • 78K0/KC2, 78K0/KD2 的 48 引脚产品 - 端口模式寄存器(PMxx): PM0 ~ PM4, PM6, PM7, PM12, PM14 - 端口寄存器(Pxx): P0 ~ P4, P6, P7, P12 ~ P14 - 上拉电阻选项寄存器(PUxx): PU0, PU1, PU3, PU4, PU7, PU12, PU14 - A/D 端口配置寄存器(ADPC) • 78K0/KE2 - 端口模式寄存器(PMxx): PM0 ~ PM7, PM12, PM14 - 端口寄存器(Pxx): P0 ~ P7, P12 ~ P14 - 上拉电阻选项寄存器(PUxx): PU0, PU1, PU3 ~ PU5, PU7, PU12, PU14 - A/D 端口配置寄存器(ADPC) • 78K0/KF2 - 端口模式寄存器(PMxx): PM0 ~ PM7, PM12, PM14 - 端口寄存器(Pxx): P0 ~ P7, P12 ~ P14 - 上拉电阻选项寄存器(PUxx): PU0, PU1, PU3 ~ PU7, PU12, PU14 - A/D 端口配置寄存器(ADPC)
端口	• 78K0/KB2: 总计: 23 (CMOS I/O: 21, N 沟开漏 I/O: 2) • 78K0/KC238 引脚产品: 总计: 31 (CMOS I/O: 27, N 沟开漏 I/O: 4) • 78K0/KC244 引脚产品: 总计: 37 (CMOS I/O: 33, N 沟开漏 I/O: 4) • 78K0/KC248 引脚产品: 总计: 41 (CMOS I/O: 36, CMOS 输出: 1, N 沟开漏 I/O: 4) • 78K0/KD2: 总计: 45 (CMOS I/O: 40, CMOS 输出: 1, N 沟开漏 I/O: 4) • 78K0/KE2: 总计: 55 (CMOS I/O: 50, CMOS 输出: 1, N 沟开漏 I/O: 4) • 78K0/KF2: 总计: 71 (CMOS I/O: 66, CMOS 输出: 1, N 沟开漏 I/O: 4)
上拉电阻	• 78K0/KB2: 总计: 15 • 78K0/KC238 引脚产品: 总计: 17 • 78K0/KC244 引脚产品: 总计: 21 • 78K0/KC248 引脚产品: 总计: 24 • 78K0/KD2: 总计: 28 • 78K0/KE2: 总计: 38 • 78K0/KF2: 总计: 54

5.2.1 端口 0

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P00/TI000	√		√	√		√
P01/TI010/TO00	√		√	√		√
P02/SO11	—		P02 [※]	P02 [※]		√
P03/SI11	—		P03 [※]	P03 [※]		√
P04/SCK11	—		—	P04 [※]		√
P05/TI001/SSI11	—		—	P05 [※]		√
P06/TI011/TO01	—		—	P06 [※]		√

注 78K0/KD2 系列和 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品仅提供端口功能，不提供复用功能。

备注 √: 集成, —: 未集成

端口 0 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 0(PM0)，可以按位设置端口 0 为输入或输出模式。如果 P00 ~ P06 作为输入端口，则内部上拉电阻的使用可以通过上拉电阻选择寄存器 0(PU0)以 1 位单元的方式指定。


这个端口还可以用于定时器 I/O、串行接口数据 I/O、时钟 I/O 和芯片选择输入。

复位信号的产生可将端口 0 设置为输入模式。

图 5-1 ~ 5-6 显示端口 0 的框图。

注意事项 如果 P02/SO11 和 P04/SCK11 作为通用端口使用，则将串行操作模式寄存器 11(CSIM11)和串行时钟选择寄存器 11(CSIC11)设置为默认状态 (00H)。


图 5-1. P00 的框图



P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

图 5-2. P01 的框图




P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_x: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

图 5-3. P02 的框图(1/2)

(1) 78K0/KE2 系列 flash 存储器容量低于 32 KB 的产品和 78K0/KD2




P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_x: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

图 5-3. P02 的框图(2/2)

(2) 78K0/KE2 系列 flash 存储器容量至少为 48 KB 和 78K0/KF2




P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中, 使用 V_{DD} 取代 EV_{DD} , 使用 V_{SS} 取代 EV_{SS} 。

图 5-4. P03 和 P05 的框图(1/2)

(1) 78K0/KE2 系列 flash 存储器容量低于 32 KB 的产品和 78K0/KD2




P0: 端口寄存器 0
PU0: 上拉电阻选项寄存器 0
PM0: 端口模式寄存器 0
RD: 读信号
WR_x: 写信号

- 备注
1. 78K0/KD2: P03 (未与 P05 集成)
78K0/KE2 系列 flash 存储器容量低于 32 KB: P03 和 P05
 2. 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中, 使用 V_{DD} 取代 EV_{DD}, 使用 V_{SS} 取代 EV_{SS}。

图 5-4. P03 和 P05 的框图(2/2)

(2) 78K0/KE2 系列 flash 存储器容量至少为 48 KB 和 78K0/KF2




P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_{xx} : 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD} ，使用 V_{SS} 取代 EV_{SS} 。

图 5-5. P04 的框图 (1/2)

(1) 78K0/KE2 系列 flash 存储器容量低于 32 KB 的产品




P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

图 5-5. P04 的框图(2/2)

(2) 78K0/KE2 系列 flash 存储器容量至少为 48 KB 和 78K0/KF2




P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中, 使用 V_{DD} 取代 EV_{DD}, 使用 V_{SS} 取代 EV_{SS}。

图 5-6. P06 的框图 (1/2)

(1) 78K0/KE2 系列 flash 存储器容量低于 32 KB 的产品




P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

图 5-6. P06 的框图(2/2)

(2) 78K0/KE2 系列 flash 存储器容量至少为 48 KB 和 78K0/KF2



P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

5.2.2 端口 1

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P10/SCK10/TxD0	√					
P11/SI10/RxD0	√					
P12/SO10	√					
P13/TxD6	√					
P14/RxD6	√					
P15/TOH0	√					
P16/TOH1/INTP5	√					
P17/TI50/TO50	√					

备注 √: 集成

端口 1 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 1(PM1)，可以按位设置端口 1 为输入或输出模式。如果 P10~P17 作为输入端口，则内部上拉电阻的使用可以通过上拉电阻选择寄存器 1(PU1)以 1 位单元的方式指定。


这个端口还可以用于外部中断请求输入、串行接口数据 I/O、时钟 I/O 和定时器 I/O。

复位信号的产生可将端口 1 设置为输入模式。

图 5-7 ~ 5-11 显示端口 1 的框图。

注意事项 如果 P10/SCK10/TxD0 和 P12/SO10 作为通用端口使用，则将串行操作模式寄存器 10(CSIM10)和串行时钟选择寄存器 10(CSIC10)设置为默认状态 (00H)。


图 5-7. P10 的框图



P1: 端口寄存器 1
 PU1: 上拉电阻选项寄存器 1
 PM1: 端口模式寄存器 1
 RD: 读信号
 WR_x: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。


图 5-8. P11 和 P14 的框图



P1: 端口寄存器 1
 PU1: 上拉电阻选项寄存器 1
 PM1: 端口模式寄存器 1
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。


图 5-9. P12 和 P15 的框图



P1: 端口寄存器 1
 PU1: 上拉电阻选项寄存器 1
 PM1: 端口模式寄存器 1
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。


图 5-10. P13 的框图



P1: 端口寄存器 1
 PU1: 上拉电阻选项寄存器 1
 PM1: 端口模式寄存器 1
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

图 5-11. P16 和 P17 的框图



P1: 端口寄存器 1
 PU1: 上拉电阻选项寄存器 1
 PM1: 端口模式寄存器 1
 RD: 读信号
 WR_{xx} : 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD} ，使用 V_{SS} 取代 EV_{SS} 。

5.2.3 端口 2

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P20/ANI0	√	√	√			
P21/ANI1	√	√	√			
P22/ANI2	√	√	√			
P23/ANI3	√	√	√			
P24/ANI4	—	√	√			
P25/ANI5	—	√	√			
P26/ANI6	—	√ ^注	√			
P27/ANI7	—	√ ^注	√			

注 78K0/KC2 系列 38 引脚产品中未集成。在 38 引脚产品中，一定要将 PM2 的位 6 和位 7 置 1，并将 P2 的位 6 和位 7 清 0。

备注 √: 集成，—: 未集成

端口 2 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 2(PM2)，可以按位设置端口 2 为输入或输出模式。

这个端口还可以用于 A/D 转换器模拟输入。

★ 如果要将 P20/ANI0~P27/ANI7 作为数字输入引脚，应通过使用 A/D 端口配置寄存器 (ADPC) 将这些引脚设置为数字 I/O 模式，并通过使用 PM2 设置为输入模式。从低位开始使用这些引脚。

如果要将 P20/ANI0~P27/ANI7 作为数字输出引脚，应通过使用 A/D 端口配置寄存器 (ADPC) 将这些引脚设置为数字 I/O 模式，并通过使用 PM2 设置为输出模式。

表 5-5. P20/ANI0~ P27/ANI7 引脚的功能设置


ADPC	PM2	ADS	P20/ANI0 ~ P27/ANI7 引脚
数字 I/O 选择	输入模式	—	数字输入
	输出模式	—	数字输出
模拟输入选择	输入模式	选择 ANI.	模拟输入(被转换)
		不选择 ANI.	模拟输入(不被转换)
	输出模式	选择 ANI.	禁止设置
		不选择 ANI.	

在复位信号的产生时，P20/ANI0 ~ P27/ANI7 都被设置为模拟输入模式。

图 5-12 显示了端口 2 的框图。

注意事项 当端口 2 用作数字端口时，确保 AV_{REF}引脚的电势与 V_{DD} 引脚相同

图 5-12. P20 ~ P27 的框图



注意事项 对于 78K0/KC2 系列 38 引脚产品，一定要将 PM2 的位 6 和位 7 置 1，将 P2 的位 6 和位 7 清 0。

5.2.4 端口 3

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P30/INTP1	√					
P31/INTP2/ OCD1A [※]	√					
P32/INTP3/ OCD1B [※]	√					
P33/INTP4/TI51/ TO51	√					

注 OCD1A 和 OCD1B 仅在带有片上调试功能的产品(μ PD78F05xxDA)中提供。

备注 √: 集成

端口 3 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 3(PM3)，可以按位设置端口 3 为输入或输出模式。如果 P30 ~ P33 作为输入端口，则内部上拉电阻的使用可以通过上拉电阻选择寄存器 3(PU3)以 1 位单元的方式指定。

这个端口还可以用于外部中断请求输入和定时器 I/O。

复位信号的产生可将端口 3 设置为输入模式。

图 5-13 和 5-14 显示端口 3 的框图。


- 注意事项
1. 在带有片上调试功能(μ PD78F05xxDA)的产品中，为了避免误操作，复位释放之前必须下拉 P31/INTP2/OCD1A 引脚。
 2. 按照如下方式处理带有片上调试功能产品(PD78F05xxDA)的 P31/INTP2/OCD1A 引脚，当连接 flash 存储器编程器或片上调试仿真器并且未应用时。

		P31/INTP2/OCD1A
Flash 存储器编程器连接		通过电阻连接到 EVss [※]
片上调试仿真器连接 (当未被用于片上调试 模式设置引脚)	复位过程中	输入: 通过电阻连接到 EVdd [※] 或 EVss [※] 输出: 悬空
	复位过程释放中	

注 在未提供 EVss 引脚的产品中，将其连接到 Vss。在未提供 EVdd 引脚的产品中，将其连接到 Vdd。

备注 在带有片上调试功能的产品(μ PD78F05xxDA)中，当使用片上调试功能的时候 P31 和 P32 可以用于片上调试模式设置引脚(OCD1A, OCD1B)。关于如何连接片上调试仿真器(QB-78K0MINI 或 QB-MINI2)，请参考第二十八章 片上调试功能 (仅限于 μ PD78F05xxDA)。


图 5-13. P30 ~ P32 的框图



P3: 端口寄存器 3
 PU3: 上拉电阻选项寄存器 3
 PM3: 端口模式寄存器 3
 RD: 读信号
 WR_{xx} : 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD} ，使用 V_{SS} 取代 EV_{SS} 。

图 5-14. P33 的框图



P3: 端口寄存器 3
 PU3: 上拉电阻选项寄存器 3
 PM3: 端口模式寄存器 3
 RD: 读信号
 WR_{xx} : 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中, 使用 V_{DD} 取代 EV_{DD} , 使用 V_{SS} 取代 EV_{SS} 。

5.2.5 端口 4

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0 ~ 3	y = 1 ~ 5	y = 1 ~ 7	y = 1 ~ 3	y = 4 ~ 7	y = 4 ~ 7
P40	—	√ ^注	√	√		√
P41	—	√ ^注	√	√		√
P42	—	—		√		√
P43	—	—		√		√
P44	—	—		—		√
P45	—	—		—		√
P46	—	—		—		√
P47	—	—		—		√

注 在 78K0/KC2 系列 38 引脚产品产品中未集成。在 38 引脚产品中，一定要 PM4 和 P4 的位 0 和位 1 清 0。


备注 √: 集成, —: 未集成

端口 4 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 4(PM4)，可以按位设置端口 4 为输入或输出模式。如果 P40 ~ P47 作为输入端口，则内部上拉电阻的使用可以通过上拉电阻选择寄存器 4(PU4)以 1 位单元的方式指定。

复位信号的产生可将端口 4 设置为输入模式。

图 5-15 显示端口 4 的框图。

图 5-15. 的框图 P40 ~ P47



P4: 端口寄存器 4
 PU4: 上拉电阻选项寄存器 4
 PM4: 端口模式寄存器 4
 RD: 读信号
 WR_{xx}: 写信号

注意事项 在 78K0/KC2 系列 38 引脚产品中，一定要将 PM4 和 P4 的位 0 和位 1 清 0。

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

5.2.6 端口 5

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~3	y = 4~7	y = 4~7
P50	—	—	—	√	√	√
P51	—	—	—	√	√	√
P52	—	—	—	√	√	√
P53	—	—	—	√	√	√
P54	—	—	—	—	√	√
P55	—	—	—	—	√	√
P56	—	—	—	—	√	√
P57	—	—	—	—	√	√


备注 √: 集成, —: 未集成

端口 5 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 5(PM5)，可以按位设置端口 5 为输入或输出模式。当 P50 ~ P57 作为输入端口时，内部上拉电阻的使用可以通过上拉电阻选择寄存器 5(PU5)以 1 位单元的方式指定。

复位信号的产生可将端口 5 设置为输入模式。

图 5-16 显示端口 5 的框图。

图 5-16. P50~P57 的框图



P5: 端口寄存器 5
 PU5: 上拉电阻选项寄存器 5
 PM5: 端口模式寄存器 5
 RD: 读信号
 WRxx: 写信号

备注 在不提供 EVDD 或 EVSS 引脚的产品中，使用 VDD 取代 EVDD，使用 VSS 取代 EVSS。

5.2.7 端口 6

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~3	y = 4~7	y = 4~7
P60/SCL0	√		√			√
P61/SDA0	√		√			√
P62/EXSCL0	—		√			√
P63	—		√			√
P64	—		—			√
P65	—		—			√
P66	—		—			√
P67	—		—			√

备注 √: 集成, —: 未集成

端口 6 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 6(PM6)，可以按位设置端口 6 为输入或输出模式。当 P64 ~ P67 作为输入端口时，内部上拉电阻的使用可以通过上拉电阻选择寄存器 6(PU6)以 1 位单元的方式指定。

P60~P63 引脚的输出是 N-ch 漏极开路输出（6V 耐压）。


这个端口还可以用于串行接口数据 I/O、时钟 I/O 和外部时钟输入。

复位信号的产生可将端口 6 设置为输入模式。

图 5-17~5-21 显示端口 6 的框图。


备注 当使用 P62/EXSCL0 作为串行接口的外部时钟输入引脚时，输入一个 6.4 MHz 的时钟。

图 5-17. P60 和 P61 的框图




P6: 端口寄存器 6
 PM6: 端口模式寄存器 6
 RD: 读信号
 WR_{xx}: 写信号

图 5-18. P62 的框图




P6: 端口寄存器 6
 PM6: 端口模式寄存器 6
 RD: 读信号
 WR_{xx}: 写信号

图 5-19. P63 的框图



P6: 端口寄存器 6
 PM6: 端口模式寄存器 6
 RD: 读信号
 WR_{xx}: 写信号

图 5-20. P64~P67 的框图



P6: 端口寄存器 6

PM6: 端口模式寄存器 6

RD: 读信号

WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

5.2.8 端口 7


	78K0/KB2 (μPD78F050yA)	78K0/KC2 (μPD78F051yA)	78K0/KD2 (μPD78F052yA)	78K0/KE2 (μPD78F053yA)		78K0/KF2 (μPD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~3	y = 4~7	y = 4~7
P70/KR0	—	√	√			
P71/KR1	—	√	√			
P72/KR2	—	√ ^{註1}	√			
P73/KR3	—	√ ^{註1}	√			
P74/KR4	—	P74 ^{註2}	√			
P75/KR5	—	P75 ^{註2}	√			
P76/KR6	—	—	√			
P77/KR7	—	—	√			

注 1. 在 78K0/KC2 系列 38 引脚产品上未集成。对于 38 引脚产品，一定要将 PM7 和 P7 的位 2 和位 3 清 0。
 2. 在 78K0/KC238 引脚和 44 引脚产品上未集成。对于 48 引脚产品只提供端口功能，不提供复用功能。

备注 √: 集成，—: 未集成

端口 7 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 7(PM7)，可以按位设置端口 7 为输入或输出模式。当 P70~P77 作为输入端口时，内部上拉电阻的使用可以通过上拉电阻选择寄存器 7(PU7)以 1 位单元的方式指定。
这个端口还可以用作按键返回输入。
复位信号的产生可将端口 7 设置为输入模式。
图 5-21 显示端口 7 的框图。

图 5-21. P70~P77 的框图



P7: 端口寄存器 7
 PU7: 上拉电阻选项寄存器 7
 PM7: 端口模式寄存器 7
 RD: 读信号
 WRxx: 写信号

注意事项 对于 78K0/KC238 引脚产品，一定要将 PM7 和 P7 的位 2 和位 3 清 0。

备注 在不提供 EVDD 或 EVSS 引脚的产品中，使用 VDD 取代 EVDD，使用 VSS 取代 EVSS。

5.2.9 端口 12

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~3	y = 4~7	y = 4~7
P120/INTP0/EXLVI	√	√				
P121/X1/OCD0A [※]	√	√				
P122/X2/EXCLK/ OCD0B [※]	√	√				
P123/XT1	—	√				
P124/XT2/EXCLKS	—	√				

注 OCD0A 和 OCD0B 仅在带有片上调试功能的产品(μ PD78F05xxDA)中提供。

备注 √: 集成, —: 未集成

端口 12 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 12(PM12)，可以按位设置端口 12 为输入或输出模式。当 P120 只用作输入端口时，内部上拉电阻的使用可以通过上拉电阻选择寄存器 12(PU12)指定。

这个端口还可以用于外部中断请求输入、外部低电压检测的电压输入、主系统时钟振荡器的连接、子系统时钟振荡器的连接、主系统时钟的外部时钟输入和子系统时钟的外部时钟输入。

复位信号的产生可将端口 12 设置为输入模式。

图 5-22 和 5-23 显示端口 12 的框图。


注意事项 1. 当使用 P121 ~ P124 引脚连接主系统时钟 (X1,X2) 或子系统时钟 (XT1,XT2) 的振荡器，或者输入该主系统时钟的外部时钟 (EXCLK) 或子系统时钟的外部时钟 (EXCLKS) 时，必须通过使用时钟操作模式选择寄存器 (OSCCTL) 对 X1 振荡模式、XT1 振荡模式或者外部时钟输入模式进行设置（如需了解详细信息，可参见 6.3 (1) 时钟操作模式选择寄存器 (OSCCTL) 和 (3) 子系统时钟引脚操作模式设置）。OSCCTL 的复位值为 00H (P121 ~ P124 都用作 I/O 端口引脚)。在这种情况下，不必对 PM121 ~ PM124 和 P121 ~ P124 引脚进行设置。

注意事项 2. 按照如下方式在带有片上调试功能的产品(μ PD78F05xxDA)处理 P121/X1/OCD0A 引脚, 当连接 flash 存储器编程器或片上调试仿真器并且未应用时。

		P121/X1/OCD0A
Flash 存储器编程器连接		通过电阻连接到 V _{SS}
片上调试仿真器连接 (当未被用于片上调试模式设置引脚)	复位过程中	输入: 通过电阻连接到 V _{DD} 或 V _{SS} 输出: 悬空
	复位过程释放中	

备注 当使用片上调试功能时, 带有片上调试功能的产品 (μ PD78F05xxDA) X1 和 X2 引脚可以用于片上调试模式设置引脚(OCD0A, OCD0B)。如果想要了解如何连接片上调试仿真器(QB-78K0MINI 或 QB-MINI2), 参考第二十八章 片上调试功能 (仅限于 μ PD78F05xxDA)。


图 5-22. P120 的框图



P12: 端口寄存器 12
 PU12: 上拉电阻选项寄存器 12
 PM12: 端口模式寄存器 12
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中, 使用 V_{DD} 取代 EV_{DD}, 使用 V_{SS} 取代 EV_{SS}。

图 5-23. 的框图 P121~P124



P12: 端口寄存器 12
 PU12: 上拉电阻选项寄存器 12
 PM12: 端口模式寄存器 12
 OSCCTL: 时钟操作模式选择寄存器
 RD: 读信号
 WRxx: 写信号

5.2.10 端口 13

	78K0/KB2 (μ PD78F050xA)	78K0/KC2 (μ PD78F051xA)	78K0/KD2 (μ PD78F052xA)	78K0/KE2 (μ PD78F053xA)		78K0/KF2 (μ PD78F054xA)
	x = 0~3	x = 1~5	x = 1~7	x = 1~3	x = 4~7	x = 4~7
P130	—	√ ^注	√			


注 在 78K0/KC2 系列 38 引脚和 44 引脚产品中未集成。

备注 √: 集成, —: 未集成

端口 13 是 1 位仅输出端口。

图 5-24 显示了端口 13 的框图。

图 5-24. P130 的框图




P13: 端口寄存器 13

RD: 读信号

WR_{xx}: 写信号

备注 当复位信号有效时, P130 输出低电平。如果在复位信号有效前将 P130 设置为高电平输出, 则 P130 的输出信号可以作为虚拟的 CPU 复位信号。



5.2.11 端口 14

	78K0/KB2 (μ PD78F050xA)	78K0/KC2 (μ PD78F051xA)	78K0/KD2 (μ PD78F052xA)	78K0/KE2 (μ PD78F053xA)		78K0/KF2 (μ PD78F054xA)
	x = 0~3	x = 1~5	x = 1~7	x = 1~3	x = 4~7	x = 4~7
P140/PCL/INTP6	—	√ ^{注1}	√	√		√
P141/BUZ/BUSY0/ INTP7	—	—	—	P141/BUZ/INTP7 ^{注2}		√
P142/SCKA0	—	—	—	—		√
P143/SIA0	—	—	—	—		√
P144/SOA0	—	—	—	—		√
P145/STB0	—	—	—	—		√

- 注 1. 在 78K0/KC238 引脚和 44 引脚产品中未集成。
2. 78K0/KE2 系列产品不提供 BUSY0 输入 功能。

备注 √: 集成, —: 未集成


端口 14 是具有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 14(PM14)，可以按位设置端口 14 为输入或输出模式。当 P140 ~ P145 作为输入端口时，内部上拉电阻的使用可以通过上拉电阻选择寄存器 14(PU14)以 1 位单元的方式指定。

这个端口还可以用于外部中断请求输入、蜂鸣器输出、时钟输出、串行接口数据 I/O、时钟 I/O、忙输入和选通输出。

复位信号的产生可将端口 14 设置为输入模式。

图 5-25~5-28 显示端口 14 的框图。


图 5-25. P140 和 P141 的框图



P14: 端口寄存器 14
 PU14: 上拉电阻选项寄存器 14
 PM14: 端口模式寄存器 14
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。


图 5-26. P142 的框图



P14: 端口寄存器 14
 PU14: 上拉电阻选项寄存器 14
 PM14: 端口模式寄存器 14
 RD: 读信号
 WR $\times$: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD} ，使用 V_{SS} 取代 EV_{SS} 。

图 5-27. 的框图 P143



P14: 端口寄存器 14

PU14: 上拉电阻选项寄存器 14


PM14: 端口模式寄存器 14

RD: 读信号

WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD}，使用 V_{SS} 取代 EV_{SS}。

图 5-28. P144 和 P145 的框图



P14: 端口寄存器 14
 PU14: 上拉电阻选项寄存器 14
 PM14: 端口模式寄存器 14
 RD: 读信号
 WR_{xx}: 写信号

备注 在不提供 EV_{DD} 或 EV_{SS} 引脚的产品中，使用 V_{DD} 取代 EV_{DD} ，使用 V_{SS} 取代 EV_{SS} 。

5.3 控制端口功能的寄存器

端口功能由如下四种类型寄存器控制。

- 端口模式寄存器(PM_{xx})
- 端口寄存器(P_{xx})
- 上拉电阻选项寄存器(PU_{xx})
- A/D 端口配置寄存器(ADPC)

(1) 端口模式寄存器(PMxx)

这类寄存器以 1 位单元的方式定义端口的输入或输出模式。
可以由 1 位或 8 位存储器操作指令设置这些寄存器。
复位信号的产生可将这些寄存器的内容设置为 FFH。
当端口引脚使用复用功能时，需要参考 5.5 使用复用功能时端口模式寄存器和输出锁寄存器的设置，对端口模式寄存器进行设置。

图 5-29. 端口模式寄存器的格式(78K0/KB2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM0	1	1	1	1	1	1	PM01	PM00	FF20H	FFH	R/W
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FF21H	FFH	R/W
PM2	1	1	1	1	PM23	PM22	PM21	PM20	FF22H	FFH	R/W
PM3	1	1	1	1	PM33	PM32	PM31	PM30	FF23H	FFH	R/W
PM6	1	1	1	1	1	1	PM61	PM60	FF26H	FFH	R/W
PM12	1	1	1	1	1	PM122	PM121	PM120	FF2CH	FFH	R/W
PMmn	Pmn 引脚 I/O 模式选择 (m = 0~3, 6, 12; n = 0~7)										
0	输出模式 (输出缓冲器打开)										
1	输入模式 (输出缓冲器关闭)										

注意事项 一定要将 PM0 位 2~7， PM2 的位 4~7， PM3 的位 4~7， PM6 的位 2~7， 和 PM12 的位 3~7 置 1。

图 5-30. 端口模式寄存器的格式(78K0/KC2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM0	1	1	1	1	1	1	PM01	PM00	FF20H	FFH	R/W
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FF21H	FFH	R/W
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20	FF22H	FFH	R/W
PM3	1	1	1	1	PM33	PM32	PM31	PM30	FF23H	FFH	R/W
PM4	1	1	1	1	1	1	PM41	PM40	FF24H	FFH	R/W
PM6	1	1	1	1	PM63	PM62	PM61	PM60	FF26H	FFH	R/W
PM7	1	1	PM75 ^注	PM74 ^注	PM73	PM72	PM71	PM70	FF27H	FFH	R/W
PM12	1	1	1	PM124	PM123	PM122	PM121	PM120	FF2CH	FFH	R/W
PM14 ^注	1	1	1	1	1	1	1	PM140 ^注	FF2EH	FFH	R/W

PMmn	Pmn 引脚 I/O 模式选择 (m = 0~4, 6, 7, 12, 14; n = 0~7)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

注 仅限于 48 引脚产品

注意事项 对于 38 引脚产品，一定要将 PM0 的位 2~7，PM2 的位 6 和 7，PM3 的位 4~7，PM4 的位 2~7，PM6 的位 4~7，PM7 的位 4~7 和 PM12 的位 5~7 置 1。同样，要将 PM4 的位 0 和 1 和 PM7 的位 2 和 3 清 0。

对于 44 引脚产品，一定要将 PM0 的位 2~7，PM3 的位 4~7，PM4 的位 2~7，PM6 的位 4~7，PM7 的位 4~7 和 PM12 的位 5~7 置 1。

对于 48 引脚产品，一定要将 PM0 的位 2~7，PM3 的位 4~7，PM4 的位 2~7，PM6 的位 4~7，PM7 的位 6 和 7，PM12 的位 5~7 和 PM14 的位 1~7 置 1。

图 5-31. 端口模式寄存器的格式(78K0/KD2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM0	1	1	1	1	PM03	PM02	PM01	PM00	FF20H	FFH	R/W
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FF21H	FFH	R/W
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20	FF22H	FFH	R/W
PM3	1	1	1	1	PM33	PM32	PM31	PM30	FF23H	FFH	R/W
PM4	1	1	1	1	1	1	PM41	PM40	FF24H	FFH	R/W
PM6	1	1	1	1	PM63	PM62	PM61	PM60	FF26H	FFH	R/W
PM7	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	FF27H	FFH	R/W
PM12	1	1	1	PM124	PM123	PM122	PM121	PM120	FF2CH	FFH	R/W
PM14	1	1	1	1	1	1	1	PM140	FF2EH	FFH	R/W
PMmn	Pmn 引脚 I/O 模式选择 (m = 0~4, 6, 7, 12, 14; n = 0~7)										
0	输出模式 (输出缓冲器打开)										
1	输入模式 (输出缓冲器关闭)										

注意事项 一定要将 PM0 的位 4~7, PM3 的位 4~7, PM4 的位 2~7, PM6 的位 4~7, PM12 的位 5~7 和 PM14 的位 1~7 置 1。

图 5-32. 端口模式寄存器的格式(78K0/KE2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM0	1	PM06	PM05	PM04	PM03	PM02	PM01	PM00	FF20H	FFH	R/W
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FF21H	FFH	R/W
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20	FF22H	FFH	R/W
PM3	1	1	1	1	PM33	PM32	PM31	PM30	FF23H	FFH	R/W
PM4	1	1	1	1	PM43	PM42	PM41	PM40	FF24H	FFH	R/W
PM5	1	1	1	1	PM53	PM52	PM51	PM50	FF25H	FFH	R/W
PM6	1	1	1	1	PM63	PM62	PM61	PM60	FF26H	FFH	R/W
PM7	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	FF27H	FFH	R/W
PM12	1	1	1	PM124	PM123	PM122	PM121	PM120	FF2CH	FFH	R/W
PM14	1	1	1	1	1	1	PM141	PM140	FF2EH	FFH	R/W
PMmn	Pmn 引脚 I/O 模式选择 (m = 0~7, 12, 14; n = 0~7)										
0	输出模式 (输出缓冲器打开)										
1	输入模式 (输出缓冲器关闭)										

注意事项 一定要将 PM0 的位 7, PM3 的位 4~7, PM4 的位 4~7, PM5 的位 4~7, PM6 的位 4~7, PM12 的位 5~7 和 PM14 的位 2~7 置 1。

图 5-33. 端口模式寄存器的格式(78K0/KF2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM0	1	PM06	PM05	PM04	PM03	PM02	PM01	PM00	FF20H	FFH	R/W
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FF21H	FFH	R/W
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20	FF22H	FFH	R/W
PM3	1	1	1	1	PM33	PM32	PM31	PM30	FF23H	FFH	R/W
PM4	PM47	PM46	PM45	PM44	PM43	PM42	PM41	PM40	FF24H	FFH	R/W
PM5	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	FF25H	FFH	R/W
PM6	PM67	PM66	PM65	PM64	PM63	PM62	PM61	PM60	FF26H	FFH	R/W
PM7	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	FF27H	FFH	R/W
PM12	1	1	1	PM124	PM123	PM122	PM121	PM120	FF2CH	FFH	R/W
PM14	1	1	PM145	PM144	PM143	PM142	PM141	PM140	FF2EH	FFH	R/W
PMmn	Pmn 引脚 I/O 模式选择 (m = 0~7, 12, 14; n = 0~7)										
0	输出模式 (输出缓冲器打开)										
1	输入模式 (输出缓冲器关闭)										

注意事项 一定要将 PM0 的位 7, PM3 的位 4~7, PM12 的位 5~7 和 PM14 的位 6 和 7 置 1。

(2) 端口寄存器(Pxx)

这类寄存器用于设置芯片端口要输出的数据。
如果在输入模式下读端口，则读取的是引脚电平。如果在输出模式下读端口，则读取的是输出锁存器的值。
可以由 1 位或 8 位存储器操作指令设置这些寄存器。
复位信号的产生可将寄存器清零(00H)。

图 5-34. 端口寄存器的格式(78K0/KB2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P0	0	0	0	0	0	0	P01	P00	FF00H	00H(输出锁存器)	R/W
P1	P17	P16	P15	P14	P13	P12	P11	P10	FF01H	00H(输出锁存器)	R/W
P2	0	0	0	0	P23	P22	P21	P20	FF02H	00H(输出锁存器)	R/W
P3	0	0	0	0	P33	P32	P31	P30	FF03H	00H(输出锁存器)	R/W
P6	0	0	0	0	0	0	P61	P60	FF06H	00H(输出锁存器)	R/W
P12	0	0	0	0	0	P122 ^注	P121 ^注	P120	FF0CH	00H(输出锁存器)	R/W
Pmn		m = 0~3,6,12; n = 0~7									
		输出数据控制(输出模式下)					输入数据读取(输入模式下)				
0		输出 0					输入低电平				
1		输出 1					输入高电平				

注 如果 P121 和 P122 引脚作为外部时钟输入模式，那么输出锁存的读取值永远为 0。

图 5-35. 端口寄存器的格式(78K0/KC2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P0	0	0	0	0	0	0	P01	P00	FF00H	00H(输出锁存器)	R/W
P1	P17	P16	P15	P14	P13	P12	P11	P10	FF01H	00H(输出锁存器)	R/W
P2	P27	P26	P25	P24	P23	P22	P21	P20	FF02H	00H(输出锁存器)	R/W
P3	0	0	0	0	P33	P32	P31	P30	FF03H	00H(输出锁存器)	R/W
P4	0	0	0	0	0	0	P41	P40	FF04H	00H(输出锁存器)	R/W
P6	0	0	0	0	P63	P62	P61	P60	FF06H	00H(输出锁存器)	R/W
P7	0	0	P75 ^{注1}	P74 ^{注1}	P73	P72	P71	P70	FF07H	00H(输出锁存器)	R/W
P12	0	0	0	P124 ^{注2}	P123 ^{注2}	P122 ^{注2}	P121 ^{注2}	P120	FF0CH	00H(输出锁存器)	R/W
P13 ^{注1}	0	0	0	0	0	0	0	P130 ^{注1}	FF0DH	00H(输出锁存器)	R/W
P14 ^{注1}	0	0	0	0	0	0	0	P140 ^{注1}	FF0EH	00H(输出锁存器)	R/W

Pmn	m = 0~4, 6, 7, 12~14; n = 0~7									
	输出数据控制(输出模式下)					输入数据读取(输入模式下)				
0	输出 0					输入低电平				
1	输出 1					输入高电平				

注 1. 仅限于 48 引脚产品

2. 如果 P121~P124 引脚作为外部时钟输入模式，那么输出锁存的读取值永远为 0。

注意事项 对于 38 引脚产品，一定要将 P2 的位 6 和 7，P4 的位 0 和 1 和 P7 的位 2 和 3 清 0。

图 5-36. 端口寄存器的格式(78K0/KD2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P0	0	0	0	0	P03	P02	P01	P00	FF00H	00H(输出锁存器)	R/W
P1	P17	P16	P15	P14	P13	P12	P11	P10	FF01H	00H(输出锁存器)	R/W
P2	P27	P26	P25	P24	P23	P22	P21	P20	FF02H	00H(输出锁存器)	R/W
P3	0	0	0	0	P33	P32	P31	P30	FF03H	00H(输出锁存器)	R/W
P4	0	0	0	0	0	0	P41	P40	FF04H	00H(输出锁存器)	R/W
P6	0	0	0	0	P63	P62	P61	P60	FF06H	00H(输出锁存器)	R/W
P7	P77	P76	P75	P74	P73	P72	P71	P70	FF07H	00H(输出锁存器)	R/W
P12	0	0	0	P124 ^注	P123 ^注	P122 ^注	P121 ^注	P120	FF0CH	00H(输出锁存器)	R/W
P13	0	0	0	0	0	0	0	P130	FF0DH	00H(输出锁存器)	R/W
P14	0	0	0	0	0	0	0	P140	FF0EH	00H(输出锁存器)	R/W
Pmn	m = 0~4, 6, 7, 12~14; n = 0~7										
	输出数据控制(输出模式下)						输入数据读取(输入模式下)				
	0	输出 0						输入低电平			
	1	输出 1						输入高电平			

注 如果 P121~P124 引脚作为外部时钟输入模式，那么输出锁存的读取值永远为 0。

图 5-37. 端口寄存器的格式(78K0/KE2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P0	0	P06	P05	P04	P03	P02	P01	P00	FF00H	00H(输出锁存器)	R/W
P1	P17	P16	P15	P14	P13	P12	P11	P10	FF01H	00H(输出锁存器)	R/W
P2	P27	P26	P25	P24	P23	P22	P21	P20	FF02H	00H(输出锁存器)	R/W
P3	0	0	0	0	P33	P32	P31	P30	FF03H	00H(输出锁存器)	R/W
P4	0	0	0	0	P43	P42	P41	P40	FF04H	00H(输出锁存器)	R/W
P5	0	0	0	0	P53	P52	P51	P50	FF05H	00H(输出锁存器)	R/W
P6	0	0	0	0	P63	P62	P61	P60	FF06H	00H(输出锁存器)	R/W
P7	P77	P76	P75	P74	P73	P72	P71	P70	FF07H	00H(输出锁存器)	R/W
P12	0	0	0	P124 ^{注1}	P124 ^注	P124 ^注	P124 ^注	P120	FF0CH	00H(输出锁存器)	R/W
P13	0	0	0	0	0	0	0	P130	FF0DH	00H(输出锁存器)	R/W
P14	0	0	0	0	0	0	P141	P140	FF0EH	00H(输出锁存器)	R/W

图 5-38. 端口寄存器的格式(78K0/KF2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P0	0	P06	P05	P04	P03	P02	P01	P00	FF00H	00H(输出锁存器)	R/W
P1	P17	P16	P15	P14	P13	P12	P11	P10	FF01H	00H(输出锁存器)	R/W
P2	P27	P26	P25	P24	P23	P22	P21	P20	FF02H	00H(输出锁存器)	R/W
P3	0	0	0	0	P33	P32	P31	P30	FF03H	00H(输出锁存器)	R/W
P4	P47	P46	P45	P44	P43	P42	P41	P40	FF04H	00H(输出锁存器)	R/W
P5	P57	P56	P55	P54	P53	P52	P51	P50	FF05H	00H(输出锁存器)	R/W
P6	P67	P66	P65	P64	P63	P62	P61	P60	FF06H	00H(输出锁存器)	R/W
P7	P77	P76	P75	P74	P73	P72	P71	P70	FF07H	00H(输出锁存器)	R/W
P12	0	0	0	P124 ^注	P123 ^注	P122 ^注	P121 ^注	P120	FF0CH	00H(输出锁存器)	R/W
P13	0	0	0	0	0	0	0	P130	FF0DH	00H(输出锁存器)	R/W
P14	0	0	P145	P144	P143	P142	P141	P140	FF0EH	00H(输出锁存器)	R/W
Pmn		m = 0~7, 12~14; n = 0~7									
		输出数据控制(输出模式下)					输入数据读取(输入模式下)				
0		输出 0					输入低电平				
1		输出 1					输入高电平				

注 如果 P121~P124 引脚作为外部时钟输入模式，那么输出锁存的读取值永远为 0。

(3) 上拉电阻选择寄存器(PUxx)

这些寄存器指定是否应用内部上拉电阻。内部上拉电阻可以以 1 位单元的方式用于那些已设置为输入模式的引脚，并且这些引脚已经被这些寄存器指定为使用内部上拉电阻。无论这些寄存器的设置如何，设置为输出模式的引脚和用作复用功能的输出引脚都不连接内部上拉电阻。

可以由 1 位或 8 位存储器操作指令设置这些寄存器。

复位信号的产生可将这些寄存器清零(00H)。

图 5-39. 上拉电阻选项寄存器的格式(78K0/KB2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU0	0	0	0	0	0	0	PU01	PU00	FF30H	00H	R/W
PU1	PU17	PU16	PU15	PU14	PU13	PU12	PU11	PU10	FF31H	00H	R/W
PU3	0	0	0	0	PU33	PU32	PU31	PU30	FF33H	00H	R/W
PU12	0	0	0	0	0	0	0	PU120	FF3CH	00H	R/W
PUmn	Pmn 引脚内部上拉电阻选择 (m = 0, 1, 3, 12; n = 0~7)										
0	不连接内部上拉电阻										
1	连接内部上拉电阻										

图 5-40. 上拉电阻选项寄存器的格式(78K0/KC2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU0	0	0	0	0	0	0	PU01	PU00	FF30H	00H	R/W
PU1	PU17	PU16	PU15	PU14	PU13	PU12	PU11	PU10	FF31H	00H	R/W
PU3	0	0	0	0	PU33	PU32	PU31	PU30	FF33H	00H	R/W
PU4	0	0	0	0	0	0	PU41	PU40	FF34H	00H	R/W
PU7	0	0	PU75 ^注	PU74 ^注	PU73	PU72	PU71	PU70	FF37H	00H	R/W
PU12	0	0	0	0	0	0	0	PU120	FF3CH	00H	R/W
PU14 ^注	0	0	0	0	0	0	0	PU140 ^注	FF3EH	00H	R/W
PUmn	Pmn 引脚内部上拉电阻选择 (m = 0, 1, 3, 4, 7, 12, 14; n = 0~7)										
0	不连接内部上拉电阻										
1	连接内部上拉电阻										

注 仅限于 48 引脚产品

图 5-41. 上拉电阻选项寄存器的格式(78K0/KD2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU0	0	0	0	0	PU03	PU02	PU01	PU00	FF30H	00H	R/W
PU1	PU17	PU16	PU15	PU14	PU13	PU12	PU11	PU10	FF31H	00H	R/W
PU3	0	0	0	0	PU33	PU32	PU31	PU30	FF33H	00H	R/W
PU4	0	0	0	0	0	0	PU41	PU40	FF34H	00H	R/W
PU7	PU77	PU76	PU75	PU74	PU73	PU72	PU71	PU70	FF37H	00H	R/W
PU12	0	0	0	0	0	0	0	PU120	FF3CH	00H	R/W
PU14	0	0	0	0	0	0	0	PU140	FF3EH	00H	R/W
PUmn	Pmn 引脚内部上拉电阻选择 (m = 0, 1, 3, 4, 7, 12, 14; n = 0~7)										
0	不连接内部上拉电阻										
1	连接内部上拉电阻										

图 5-42. 上拉电阻选项寄存器的格式(78K0/KE2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU0	0	PU06	PU05	PU04	PU03	PU02	PU01	PU00	FF30H	00H	R/W
PU1	PU17	PU16	PU15	PU14	PU13	PU12	PU11	PU10	FF31H	00H	R/W
PU3	0	0	0	0	PU33	PU32	PU31	PU30	FF33H	00H	R/W
PU4	0	0	0	0	PU43	PU42	PU41	PU40	FF34H	00H	R/W
PU5	0	0	0	0	PU53	PU52	PU51	PU50	FF35H	00H	R/W
PU7	PU77	PU76	PU75	PU74	PU73	PU72	PU71	PU70	FF37H	00H	R/W
PU12	0	0	0	0	0	0	0	PU120	FF3CH	00H	R/W
PU14	0	0	0	0	0	0	PU141	PU140	FF3EH	00H	R/W

PUmn	Pmn 引脚内部上拉电阻选择 (m = 0, 1, 3~5, 7, 12, 14; n = 0~7)
0	不连接内部上拉电阻
1	连接内部上拉电阻

图 5-43. 上拉电阻选项寄存器的格式(78K0/KF2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU0	0	PU06	PU05	PU04	PU03	PU02	PU01	PU00	FF30H	00H	R/W
PU1	PU17	PU16	PU15	PU14	PU13	PU12	PU11	PU10	FF31H	00H	R/W
PU3	0	0	0	0	PU33	PU32	PU31	PU30	FF33H	00H	R/W
PU4	PU47	PU46	PU45	PU44	PU43	PU42	PU41	PU40	FF34H	00H	R/W
PU5	PU57	PU56	PU55	PU54	PU53	PU52	PU51	PU50	FF35H	00H	R/W
PU6	PU67	PU66	PU65	PU64	0	0	0	0	FF36H	00H	R/W
PU7	PU77	PU76	PU75	PU74	PU73	PU72	PU71	PU70	FF37H	00H	R/W
PU12	0	0	0	0	0	0	0	PU120	FF3CH	00H	R/W
PU14	0	0	PU145	PU144	PU143	PU142	PU141	PU140	FF3EH	00H	R/W
PUmn	Pmn 引脚内部上拉电阻选择 (m = 0, 1, 3~7, 12, 14; n = 0~7)										
0	不连接内部上拉电阻										
1	连接内部上拉电阻										

(4) A/D 端口配置寄存器(ADPC)

这个寄存器将 P20/ANI0 ~ P27/ANI7 引脚切换为数字 I/O 端口 或 A/D 转换器的模拟输入。
可由 1 位或者 8 位存储器操作指令对 ADPC 进行设置。
复位信号的产生可将寄存器清零(00H)。

备注 P20/ANI0~P23/ANI3 引脚: 78K0/KB2
 P20/ANI0~P25/ANI5 引脚: 38 引脚产品 78K0/KC2
 P20/ANI0~P27/ANI7 引脚: 其它产品

5.4 端口功能操作

对输入模式和输出模式的端口操作是不同的，具体如下所示。

5.4.1 写入 I/O 端口

(1) 输出模式

使用传送指令对输出锁存器进行写操作，输出锁存器的内容从引脚输出。

一旦数据写入输出锁存器，它将一直保存到新数据被写入。

当复位信号产生时输出锁存器的内容被清零。

(2) 输入模式

使用传送指令对输出锁存器进行写操作，因为输出缓冲器处于关闭状态，所以引脚状态不会改变。

一旦数据写入输出锁存器，它将一直保存到新数据被写入。

当复位信号产生时输出锁存器的内容被清零。

5.4.2 从 I/O 端口读取

(1) 输出模式

使用传送指令读取的是输出锁存器的内容。输出锁存器的内容不会改变。

(2) 输入模式

使用传送指令读取的是引脚状态。输出锁存器的内容不会改变。

5.4.3 I/O 端口的操作

(1) 输出模式

对输出锁存器执行一个操作时，操作结果写入输出锁存器。而输出锁存器的内容则从引脚输出。

一旦数据写入输出锁存器，它将一直保存到新数据被写入。

当复位信号的产生时输出锁存器的内容被清零。

(2) 输入模式

读取引脚电平，对它的内容执行操作，操作的结果写入输出锁存器，因为输出缓冲器处于关闭状态，所以引脚状态不会改变。

当复位信号的产生时输出锁存器的内容被清零。

5.5 使用复用功能时端口模式寄存器和输出锁存器的设置

为使用端口引脚的复用功能，应按表 5-6 所示对端口模式寄存器和输出锁存器进行设置。

备注 端口引脚集成根据产品的不同而不同。参考表 5-3. 端口功能。

表 5-6. 使用复用功能时，端口模式寄存器和输出锁存器的设置 (1/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P00	TI000	输入	1	×
P01	TI010	输入	1	×
	TO00	输出	0	0
P02	SO11	输出	0	0
P03	SI11	输入	1	×
P04	SCK11	输入	1	×
		输出	0	1
P05	SSI11	输入	1	×
	TI001	输入	1	×
P06	TI011	输入	1	×
	TO01	输出	0	0
P10	SCK10	输入	1	×
		输出	0	1
	TxD0	输出	0	1
P11	SI10	输入	1	×
	RxD0	输入	1	×
P12	SO10	输出	0	0
P13	TxD6	输出	0	1
P14	RxD6	输入	1	×
P15	TOH0	输出	0	0
P16	TOH1	输出	0	0
	INTP5	输入	1	×
P17	TI50	输入	1	×
	TO50	输出	0	0
P20~P27 [※]	ANI0~ANI7 [※]	输入	1	×

注 ANI0/P20~ANI7/P27 引脚的功能可以通过 A/D 端口配置寄存器(ADPC)，模拟输入通道指定寄存器(ADS)和 PM2 来选择。

表 5-7. 设置 ANI0/P20~ANI7/P27 引脚的功能

ADPC	PM2	ADS	ANI0/P20~ANI7/P27 引脚
模拟输入选择	输入模式	选择 ANI.	模拟输入 (被转换)
		不选择 ANI.	模拟输入 (不被转换)
	输出模式	选择 ANI.	禁止设置
		不选择 ANI.	
数字 I/O 选择	输入模式	—	数字输入
	输出模式	—	数字输出

备注 ×: 不必考虑
 PM_{xx}: 端口模式寄存器
 P_{xx}: 端口输出锁存器

表 5-6. 使用复用功能时，端口模式寄存器和输出锁存器的设置 (2/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P30~P32	INTP1~INTP3	输入	1	×
P33	INTP4	输入	1	×
	TI51	输入	1	×
	TO51	输出	0	0
P60	SCL0	I/O	0	0
P61	SDA0	I/O	0	0
P62	EXSCL0	输入	1	×
P70~P77	KR0~KR7	输入	1	×
P120	INTP0	输入	1	×
	EXLVI	输入	1	×
P121	X1 ^注	—	×	×
P122	X2 ^注	—	×	×
	EXCLK ^注	输入	×	×
P123	XT1 ^注	—	×	×
P124	XT2 ^注	—	×	×
	EXCLKS ^注	输入	×	×
P140	PCL	输出	0	0
	INTP6	输入	1	×
P141	BUZ	输出	0	0
	INTP7	输入	1	×
	BUSY0	输入	1	×
P142	SCKA0	输入	1	×
		输出	0	1
P143	SIA0	输入	1	×
P144	SOA0	输出	0	0
P145	STB0	输出	0	0

注 当使用 P121~P124 引脚连接一个主系统时钟(X1, X2) 或副系统时钟(XT1, XT2)振荡器，以及输入一个外部时钟作为主系统时钟(EXCLK)或副系统时钟(EXCLKS)时，X1 振荡模式，XT1 振荡模式或外部时钟输入模式必须通过时钟操作模式选择寄存器(OSCCTL)来设置(如果想要了解详细情况，请参考 6.3 (1)时钟操作模式选择寄存器(OSCCTL)和(3)副系统时钟引脚操作模式的设置)。OSCCTL 的复位值为 00H(P121~P124 作为 I/O 端口引脚)。此时，不必设置 PM121~PM124 和 P121~P124。

- 备注**
1. ×: 不必考虑
PM_{xx}: 端口模式寄存器
P_{xx}: 端口输出锁存器
 2. 若要使用片上调试功能，可以通过 μ PD78F0547D 的 X1、X2、P31 和 P32 引脚进行设置(OCD0A, OCD0B, OCD1A, OCD1B)。详细信息可参见第二十八章 片上调试功能（仅用于 μ PD78F0547D）。

5.6 端口寄存器 n (Pn)位操作指令的注意事项


当在提供输入和输出功能的端口执行位操作指令时，违背操作的输入端口的输出锁存器值可能会被修改。
因此，当端口从输入模式改变成为输出模式时，推荐修改输出锁存器的值。

<例> 当 P10 作为输出端口，P11~P17 作为输入端口时(所有引脚的状态为高电平)，端口 1 的端口锁存器的值为 00H，如果通过位操作指令将输出端口 P10 的输出从低电平转换到高电平，那么端口 1 的输出锁存器的值为 FFH。

解释: 写入或读取的目标端口的 Pn 寄存器，其 PMnm 为 1 分别的是输出锁存器和引脚状态。
在 78K0/Kx2 系列微控制器中，按章如下顺序执行一条位操作指令。

- <1> 以 8 位为单位读取 Pn 寄存器。
 - <2> 操作目标位完毕
 - <3> 以 8 位为单位写入 Pn 寄存器。
- 在第<1>步中，输出端口 P10 的输出锁存器值(0)被读取，同时读取 P11~P17 的引脚状态为输入端口。此时如果 P11~P17 的引脚状态为高电平，则读取值为 FEH。
数值在第<2>步操作中改变为 FFH。
在第<3>步操作中数值 FFH 被写入输出锁存器。

图 5-45. 位操作指令(P10)



6.1 时钟发生器的功能

时钟发生器用于产生时钟，并提供给 CPU 和外部硬件设备。
可以使用以下三种系统时钟和时钟振荡器。

(1) 主系统时钟

<1> X1 振荡器

通过连接一个振荡器到 X1 和 X2，该振荡电路产生 $f_x = 1 \sim 20\text{MHz}$ 的时钟。
通过执行 STOP 指令或设置主 OSC 控制寄存器(MOC)，可以停止振荡。

<2> 内部高速振荡器

这个振荡电路产生一个 $f_{RH} = 8\text{ MHz (TYP.)}$ 的时钟。复位释放后，CPU 总是使用这个内部高速振荡时钟进行操作。可以通过执行 STOP 指令或者使用内部振荡模式寄存器(RCM)停止其振荡。

外部主系统时钟($f_{EXCLK} = 1 \sim 20\text{ MHz}$)也可以通过 EXCLK/X2/P122 引脚提供。可以通过执行 STOP 指令或者使用 RCM 禁止外部主系统时钟输入。
可以通过使用主时钟模式寄存器(MCM)选择内部高速系统时钟(X1 时钟或者外部主系统时钟)或内部高速振荡时钟，作为主系统时钟。

(2) 副系统时钟^a

• 副系统时钟振荡器

通过在 XT1 和 XT2 之间连接一个 32.768kHz 的振荡器，该电路以 $f_{XT} = 32.768\text{ kHz}$ 的频率进行振荡。通过使用处理器时钟控制寄存器(PCC)和时钟操作模式选择寄存器(OSCCTL)，可以停止振荡。

还可以通过 EXCLKS/XT2/P124 引脚提供一个外部副系统时钟 ($f_{EXCLKS} = 32.768\text{ kHz}$)。可以通过设置 PCC 和 OSCCTL 禁止外部副系统时钟输入。

注 78K0/KB2 不提供副系统时钟。

备注	1. f_x :	X1 时钟振荡频率
	2. f_{RH} :	内部高速振荡时钟频率
	3. f_{EXCLK} :	外部主系统时钟频率
	4. f_{XT} :	XT1 时钟振荡频率
	5. f_{EXCLKS} :	外部副系统时钟频率

(3) 内部低速振荡时钟(看门狗定时器时钟)

- 内部低速振荡器
该电路以 $f_{RL} = 240\text{ kHz}$ (TYP.)的时钟振荡。复位释放后，内部低速振荡时钟总是启动操作。
当通过选项字节设置“内部低速振荡器可由软件停止”时，可以通过使用内部振荡模式寄存器(RCM)停止其振荡。
内部低速振荡时钟不能作为 CPU 时钟。如下硬件使用内部低速振荡时钟。
 - 看门狗定时器
 - TMH1 (选择 f_{RL} , $f_{RL}/2^7$ 或 $f_{RL}/2^9$ 时)

备注 f_{RL} : 内部低速振荡时钟频率

6.2 时钟发生器的配置


时钟发生器包括以下硬件。


表 6-1. 时钟发生器的配置

项目	配置
控制寄存器	时钟操作模式选择寄存器(OSCCTL) 处理器时钟控制寄存器 (PCC) 内部振荡模式寄存器 (RCM) 主 OSC 控制寄存器 (MOC) 主时钟模式寄存器 (MCM) 振荡稳定时间计数器的状态寄存器(OSTC) 振荡稳定时间选择寄存器(OSTS)
振荡器	X1 振荡器 XT1 振荡器 ^注 内部高速振荡器 内部低速振荡器

注 78K0/KB2 不提供 XT1 振荡器(副系统时钟)。

图 6-1. 时钟发生器的框图 (78K0/KB2)





备注	fx:	X1 时钟振荡频率
	f _{IRH} :	内部高速振荡时钟频率
	f _{EXCLK} :	外部主系统时钟频率
	f _{XH} :	高速系统时钟振荡频率
	f _{XP} :	主系统时钟振荡频率
	f _{PRS} :	外部硬件时钟振荡频率
	f _{CPU} :	CPU 时钟振荡频率
	f _{XT} :	XT1 时钟振荡频率
	f _{EXCLKS} :	外部副系统时钟频率
	f _{SUB} :	副系统时钟振荡频率
	f _{RL} :	内部低速振荡时钟频率

6.3 控制时钟发生器的寄存器

下面七种寄存器用于控制时钟发生器。

- 时钟操作模式选择寄存器 (OSCCTL)
- 处理器时钟控制寄存器 (PCC)
- 内部振荡模式寄存器 (RCM)
- 主 OSC 控制寄存器(MOC)
- 主时钟模式寄存器 (MCM)
- 振荡稳定时间计数器的状态寄存器 (OSTC)
- 振荡稳定时间选择寄存器 (OSTS)

(1) 时钟操作模式选择寄存器 (OSCCTL)

该寄存器用于选择高速系统和副系统时钟的操作模式，以及内置振荡器的获取方式。

可由一个 1 位或 8 位存储器操作指令设置 OSCCTL。

复位信号的产生可将该寄存器设置为 00H。

图 6-3. 时钟操作模式选择寄存器(OSCCTL)格式 (78K0/KB2)

地址: FF9FH 复位后: 00H R/W

符号	<7>	<6>	5	4	3	2	1	<0>
OSCCTL	EXCLK	OSCSEL	0	0	0	0	0	AMPH

EXCLK	OSCSEL	高速系统时钟引脚操作模式	P121/X1 引脚	P122/X2/EXCLK 引脚
0	0	I/O 端口模式	I/O 端口	
0	1	X1 振荡模式	晶体/陶瓷振荡器连接	
1	0	I/O 端口模式	I/O 端口	
1	1	外部时钟输入模式	I/O 端口	外部时钟输入

AMPH	操作频率控制
0	1 MHz ≤ f _{XH} ≤ 10 MHz
1	10 MHz < f _{XH} ≤ 20 MHz

- 注意事项
- 1. 如果高速系统时钟振荡频率超过 10MHz，则必须将 AMPH 设置为 1。
 - 2. 复位释放后外部功能设置之前应设置 AMPH。复位释放后 AMPH 的值只能被修改一次。在 AMPH 被设置为 1 后，当高速系统时钟（X1 振荡）用作 CPU 时钟时，CPU 时钟供应将停止 4.06~16.12μs。当高速系统时钟（外部时钟输入）用作 CPU 时钟时，CPU 时钟在 AMPH 被设置为 1 后将停止 160 个外部时钟的时间。
 - 3. 当内部高速振荡时钟作为 CPU 时钟使用且 AMPH=1 时，执行 STOP 指令，则在 STOP 模式释放后，CPU 时钟会停止 4.06~16.12μs，或者高速系统时钟（外部时钟输入）作为 CPU 时钟时，在 STOP 模式释放后 CPU 会停止 160 个外部时钟周期。当高速系统时钟（X1 时钟）用作 CPU 时钟时，振荡稳定时间从 STOP 模式释放后开始计算。
 - 4. 若要修改 EXCLK 和 OSCSEL，必须确保主 OSC 控制寄存器(MOC)的第 7 位(MSTOP) =1(X1 振荡器停止或禁止使用来自 EXCLK 引脚的外部时钟)。
 - 5. 一定要将位 1 ~ 位 5 清 0。

备注 f_{XH}: 高速系统时钟振荡频率

图 6-4. 时钟操作模式选择寄存器(OSCCTL)格式
(78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2)

地址: FF9FH 复位后: 00H R/W

符号

<7>

<6>

<5>

<4>

3

2

1

<0>

OSCCTL

EXCLK

OSCSEL

EXCLKS[※]

OSCSELS[※]

0

0

0

AMPH

EXCLK

OSCSEL

高速系统时钟引脚操作模式

P121/X1 引脚

P122/X2/EXCLK 引脚

0

0

I/O 端口模式

I/O 端口

0

1

X1 振荡模式

晶体/陶瓷振荡器连接

1

0

I/O 端口模式

I/O 端口

1

1

外部时钟输入模式

I/O 端口

外部时钟输入

AMPH

操作频率控制

0

1 MHz ≤ f_{XH} ≤ 10 MHz

1

10 MHz < f_{XH} ≤ 20 MHz

注 EXCLKS 和 OSCSELS 与 XTSTART(处理器时钟控制寄存器 (PCC)的第 6 位)结合使用。 参见 (3) 副系统时钟引脚操作模式的设置。

- 注意事项
1. 如果高速系统时钟振荡频率超过 10MHz，则必须将 AMPH 设置为 1。
 2. 复位释放后外部功能设置之前应设置 AMPH。复位释放后 AMPH 的值只能被修改一次。在 AMPH 被设置为 1 后，当高速系统时钟（X1 振荡）用作 CPU 时钟时，CPU 时钟供应将停止 4.06~16.12μs。当高速系统时钟（外部时钟输入）用作 CPU 时钟时，CPU 时钟在 AMPH 被设置为 1 后将停止 160 个外部时钟的时间。
 3. 当内部高速振荡时钟作为 CPU 时钟使用且 AMPH=1 时，执行 STOP 指令，则在 STOP 模式释放后，CPU 时钟会停止 4.06~16.12μs，或者高速系统时钟（外部时钟输入）作为 CPU 时钟时，在 STOP 模式释放后 CPU 会停止 160 个外部时钟周期。当高速系统时钟（X1 时钟）用作 CPU 时钟时，振荡稳定时间从 STOP 模式释放后开始计算。
 4. 若要修改 EXCLK 和 OSCSEL，必须确保主 OSC 控制寄存器(MOC)的第 7 位(MSTOP)=1(X1 振荡器停止或禁止使用来自 EXCLK 引脚的外部时钟)。
 5. 一定要将位 1~ 位 3 清 0。

备注 f_{XH}: 高速系统时钟振荡频率

(2) 处理器时钟控制寄存器(PCC)

PCC 用于选择 CPU 时钟、分频比和副系统时钟的操作模式。
由 1 位或 8 位存储器操作指令设置 PCC。
复位信号的产生可将 PCC 设置为 01H。

图 6-5. 处理器时钟控制寄存器(PCC)格式 (78K0/KB2)

地址: FFFBH 复位后: 01H R/W

符号	7	6	5	4	3	2	1	0
PCC	0	0	0	0	0	PCC2	PCC1	PCC0

PCC2	PCC1	PCC0	CPU 时钟(f_{CPU})选择
0	0	0	f_{XP}
0	0	1	$f_{XP}/2$ (缺省)
0	1	0	$f_{XP}/2^2$
0	1	1	$f_{XP}/2^3$
1	0	0	$f_{XP}/2^4$
其它			禁止设置

- 注意事项
- 1. 一定要将位 3 ~ 位 7 清 0。
 - 2. 当设置 PCC 的分频比时，外部硬件时钟(f_{PRS})不会被分频。

备注 f_{XP} : 主系统时钟振荡频率

图 6-6. 处理器时钟控制寄存器(PCC)
(78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2)

地址: FFFBH 复位后: 01H R/W^{注1}

符号	7	6	<5>	<4>	3	2	1	0
PCC	0	XTSTART ^{注2}	CLS	CSS	0	PCC2	PCC1	PCC0

CLS	CPU 时钟状态
0	主系统时钟
1	副系统时钟

CSS	PCC2	PCC1	PCC0	CPU 时钟(f _{cpu})选择
0	0	0	0	f _{XP}
	0	0	1	f _{XP} /2 (缺省)
	0	1	0	f _{XP} /2 ²
	0	1	1	f _{XP} /2 ³
	1	0	0	f _{XP} /2 ⁴
1	0	0	0	f _{SUB} /2
	0	0	1	
	0	1	0	
	0	1	1	
	1	0	0	
其它				禁止设置

- 注
- 1. 第 5 位只读。
 - 2. XTSTART 与 EXCLKS 和 OSCSELS (时钟操作模式选择寄存器(OSCCTL)的第 5 位和第 4 位)结合使用。参见 (3) 副系统时钟引脚操作模式的设置。

- 注意事项
- 1. 必须将第 3 位和第 7 位清零。
 - 2. 当设置 PCC 的分频比时，外部硬件时钟(f_{PRS})不会被分频。

备注

f_{XP}: 主系统时钟振荡频率

f_{SUB}: 副系统时钟振荡频率

在 78K0/Kx2 中执行速度最快的指令执行时间在 2 个 CPU 时钟以内。CPU 时钟(f_{cpu})与指令最短执行时间的关系如表 6-2 所示。

表 6-2. CPU 时钟与指令最短执行时间的关系

CPU 时钟(f_{CPU})	指令最短执行时间: $2/f_{CPU}$			
	主系统时钟			副系统时钟 ^{注2}
	高速系统时钟 ^{注1}		内部高速振荡时钟 ^{注1}	
	工作频率: 10 MHz	工作频率: 20 MHz	工作频率: 8 MHz (TYP.)	工作频率: 32.768 kHz
f_{XP}	0.2 μs	0.1 μs	0.25 μs (TYP.)	—
$f_{XP}/2$	0.4 μs	0.2 μs	0.5 μs (TYP.)	—
$f_{XP}/2^2$	0.8 μs	0.4 μs	1.0 μs (TYP.)	—
$f_{XP}/2^3$	1.6 μs	0.8 μs	2.0 μs (TYP.)	—
$f_{XP}/2^4$	3.2 μs	1.6 μs	4.0 μs (TYP.)	—
$f_{SUB}/2^{\text{注2}}$	—		—	122.1 μs

- 注 1. 主时钟模式寄存器(MCM)用于设置提供给 CPU 的主系统时钟(高速系统时钟/内部高速振荡时钟) (参见图 6-6)。
2. 78K0/KB2 不提供 副系统时钟。

(3) 副系统时钟引脚操作模式的设置

使用处理器时钟控制寄存器(PCC)的第 6 位(XTSTART)和时钟操作模式选择寄存器(OSCCTL)的第 5 位与第 4 位(EXCLKS, OSCSELS)共同设置副系统时钟引脚操作模式。

注 78K0/KB2 不提供副系统时钟。

表 6-3. 副系统时钟引脚操作模式的设置
(78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2)

PCC	OSCCTL		副系统时钟引脚操作模式	P123/XT1 引脚	P124/XT2/EXCLKS 引脚
Bit 6	Bit 5	Bit 4			
XTSTART	EXCLKS	OSCSELS			
0	0	0	I/O 端口模式	I/O 端口	
0	0	1	XT1 振荡模式	晶体振荡器连接	
0	1	0	I/O 端口模式	I/O 端口	
0	1	1	外部时钟输入模式	I/O 端口	外部时钟输入
1	×	×	XT1 振荡模式	晶体振荡器连接	

注意事项 改变 XTSTART、EXCLKS 和 OSCSELS 的当前值时, 应确保处理器时钟控制寄存器(PCC)的第 5 位(CLS) = 0(CPU 使用主系统时钟)。

备注 x: 不必考虑

(4) 内部振荡模式寄存器(RCM)

内部振荡模式寄存器用于设置内部振荡器操作模式。
由 1 位或 8 位存储器操作指令设置 RCM。
复位信号的产生可将该寄存器设置为 80H^{※1}。

图 6-7. 内部振荡模式寄存器(RCM)的格式

地址: FFA0H

复位后: 80H^{※1}

R/W^{※2}

符号	<7>	6	5	4	3	2	<1>	<0>
RCM	RSTS	0	0	0	0	0	LSRSTOP	RSTOP

RSTS	内部高速振荡器状态
0	等待内部高速振荡器精确稳定
1	内部高速振荡器的稳定操作

LSRSTOP	内部低速振荡器振荡/停止
0	内部低速振荡器振荡
1	内部低速振荡器停止

RSTOP	内部高速振荡器振荡/停止
0	内部高速振荡器振荡
1	内部高速振荡器停止

注 1. 复位释放后寄存器的值立即变为 00H，但在内部高速振荡器稳定后又自动变为 80H。
 2. 第 7 位为只读。

注意事项 当设置 RSTOP =1 时，必须确保 CPU 使用的不是内部高速振荡时钟。特别地，在下列任一条件下，可以设置 RSTOP =1。

<1> 78K0/KB2

- 当 MCS = 1 (当 CPU 使用高速系统时钟)

<2> 78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2

- 当 MCS = 1 (当 CPU 使用高速系统时钟)
- 当 CLS = 1 (当 CPU 使用副系统时钟)

此外，在将 RSTOP 设置为 1 之前应停止正在使用内部高速振荡时钟操作的外部硬件。

(5) 主 OSC 控制寄存器 (MOC)

MOC 用于选择高速系统时钟的操作模式。
当 CPU 不使用高速系统时钟时，该寄存器用于停止 X1 振荡器或禁止 EXCLK 引脚的外部时钟输入。
可以用 1 位或 8 位存储器操作指令设置 MOC。
复位信号的产生可将该寄存器设置为 80H。

图 6-8. 主 OSC 控制寄存器 (MOC)的格式

地址: FFA2H 复位后: 80H R/W

符号	<7>	6	5	4	3	2	1	0
MOC	MSTOP	0	0	0	0	0	0	0

MSTOP	高速系统时钟操作控制	
	X1 振荡模式	外部时钟输入模式
0	X1 振荡器操作	允许 EXCLK 引脚的外部时钟
1	X1 振荡器停止	禁止 EXCLK 引脚的外部时钟

- 注意事项
1. 设置 MSTOP = 1 时，必须确保 CPU 使用的不是高速系统时钟。特别地，在下列任一条件下，可以设置 MSTOP = 1。

<1> 78K0/KB2

• 当 MCS = 0 (当 CPU 使用内部高速振荡时钟)

<2> 78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2

• 当 MCS = 0 (当 CPU 使用内部高速振荡时钟)

• 当 CLS = 1 (当 CPU 使用副系统时钟)

此外，在设置 MSTOP 为 1 之前应停止正在使用高速系统时钟操作的外部硬件。

2. 当时钟操作模式选择寄存器(OSCCTL)的第 6 位(OSCSEL)= 0(I/O 端口模式)时，不要将 MSTOP 清零。

3. 外部硬件时钟停止时外部硬件不能操作。外部硬件时钟停止后，若要恢复外部硬件的操作，则必须初始化外部硬件。
- 226
- 用户手册 U18598CA1V0UD

(6) 主时钟模式寄存器 (MCM)

MCM 用于选择提供给 CPU 的主系统时钟和外部硬件时钟。

由 1 位或 8 位存储器操作指令设置 MCM。

复位信号的产生可将该寄存器清零(00H)。

图 6-9. 主时钟模式寄存器 (MCM)的格式

地址: FFA1H 复位后: 00H R/W[※]

符号	7	6	5	4	3	<2>	<1>	<0>
MCM	0	0	0	0	0	XSEL	MCS	MCM0

XSEL	MCM0	主系统和外部硬件的时钟选择	
		主系统时钟 (f _{XP})	外部硬件的时钟(f _{PRS})
0	0	内部高速振荡时钟(f _{RH})	内部高速振荡时钟(f _{RH})
0	1		高速系统时钟(f _{XH})
1	0	高速系统时钟(f _{XH})	
1	1		

MCS	主系统时钟状态
0	使用内部高速振荡时钟
1	使用高速系统时钟

注 第 1 位只读。

- 注意事项
1. XSEL 在复位释放后只能被修改一次。

2. 当 CPU 时钟使用副系统时钟时，不要修改 MCM0 的值。

3. 无论 XSEL 和 MCM0 如何设置，将时钟(f_{PRS} 除外)提供给如下外部功能。
 - 看门狗定时器(使用内部低速振荡时钟)
 - 选择“f_{RL}”，“f_{RL}/2⁷”，或者 “f_{RL}/2⁹”作为 8 位定时器 H1 的计数时钟(使用内部低速振荡时钟)
 - 选择外部时钟作为外部硬件的时钟源
(以下情况除外： 选择 TM0n (n = 0, 1)的外部计数时钟(TI00n 有效沿)时)

(7) 振荡稳定时间计数器的状态寄存器 (OSTC)

该寄存器用于指示 X1 时钟振荡稳定时间计数器的计数状态。当 X1 时钟振荡启动时，使用内部高速振荡时钟或副系统时钟作为 CPU 时钟，X1 时钟振荡稳定时间可以被检测。

可以由 1 位或 8 位存储器操作指令读取 OSTC 的内容。

复位释放后(由 RESET 输入、POC、LVI、和 WDT 进行复位)，通过 STOP 指令，以及设置 MSTOP(MOC 寄存器的第 7 位) = 1，可以对 OSTC 清零(00H)。


图 6-10. 振荡稳定时间计数器的状态寄存器(OSTC)的格式

地址: FFA3H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
OSTC	0	0	0	MOST11	MOST13	MOST14	MOST15	MOST16

MOST11	MOST13	MOST14	MOST15	MOST16	振荡稳定时间的状态		
						fx = 10 MHz	fx = 20 MHz
1	0	0	0	0	2 ¹¹ /fx min.	204.8 μs min.	102.4 μs min.
1	1	0	0	0	2 ¹³ /fx min.	819.2 μs min.	409.6 μs min.
1	1	1	0	0	2 ¹⁴ /fx min.	1.64 ms min.	819.2 μs min.
1	1	1	1	0	2 ¹⁵ /fx min.	3.27 ms min.	1.64 ms min.
1	1	1	1	1	2 ¹⁶ /fx min.	6.55 ms min.	3.27 ms min.

- 注意事项
1. 在经过上述稳定时间后，从 MOST11 开始的位依次被设置为 1，并一直保持。
2. 振荡稳定时间计数器值增加到由 OSTS 设置的振荡稳定时间。当内部高速振荡时钟作为 CPU 时钟，如果已进入 STOP 模式，在释放该模式时，按如下方式设置振荡稳定时间。
 - 预期的 OSTC 振荡稳定时间 ≤ 由 OSTS 设置的振荡稳定时间。注意，在 STOP 模式释放后，仅将达到振荡稳定时间(由 OSTS 设置)的状态赋给 OSTC。
3. X1 时钟振荡稳定等待时间不包括时钟振荡开始之前的时间(下图“a”表示的部分)。



备注 fx: X1 时钟振荡频率

(8) 振荡稳定时间选择寄存器 (OSTS)

OSTS 用于选择 X1 时钟振荡稳定等待时间(当 STOP 模式释放时)。
当 CPU 使用 X1 时钟且 STOP 模式释放后，等待由 OSTS 设置的时间。
当 CPU 使用内部高速振荡时钟时，应使用 OSTC 确认 STOP 模式释放后已经经历了所要求的振荡稳定时间。可以使用 OSTC 检测振荡稳定时间。
可以由 8 位存储器操作指令设置 OSTS。
复位信号的产生将 OSTS 内容设置为 05H。


图 6-11. 振荡稳定时间选择寄存器(OSTS)的格式

地址: FFA4H 复位后: 05H R/W

符号	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0	振荡稳定时间选择		
				$f_x = 10\text{ MHz}$	$f_x = 20\text{ MHz}$
0	0	1	$2^{11}/f_x$	204.8 μs	102.4 μs
0	1	0	$2^{13}/f_x$	819.2 μs	409.6 μs
0	1	1	$2^{14}/f_x$	1.64 ms	819.2 μs
1	0	0	$2^{15}/f_x$	3.27 ms	1.64 ms
1	0	1	$2^{16}/f_x$	6.55 ms	3.27 ms
其它			禁止设置		

- 注意事项
1. 当 CPU 使用 X1 时钟时，若要设置 STOP 模式，则必须在执行 STOP 指令之前设置 OSTS。
 2. 在 X1 时钟振荡稳定时间内不要改变 OSTS 的值。
 3. 振荡稳定时间计数器值增加到由 OSTS 设置的振荡稳定时间。CPU 使用内部高速振荡时钟时，如果已进入 STOP 模式，在释放该模式时，按如下方式设置振荡稳定时间。
 - 预期的 OSTC 振荡稳定时间 ≤ 由 OSTS 设置的振荡稳定时间。注意，在 STOP 模式释放后，仅将达到振荡稳定时间的状态(由 OSTS 设置)赋给 OSTC。
 4. X1 时钟振荡稳定等待时间不包括时钟振荡开始之前的时间(下图“a”表示的部分)。



备注 f_x : X1 时钟振荡频率

6.4 系统时钟振荡器


6.4.1 X1 振荡器

X1 振荡器采用晶体振荡器或陶瓷振荡器(1 ~ 20MHz, 连接到 X1 和 X2 引脚)进行操作。

外部时钟也可输入, 在这种情况下, 输入外部时钟到 EXCLK 引脚。

图 6-12 为 X1 振荡器的外部电路示例。

图 6-12. X1 振荡器的外部电路示例



使用时的注意事项在下页列出。

6.4.2 XT1 振荡器


XT1 振荡器采用晶体振荡器(连接到 XT1 和 XT2 引脚, 标准值为: 32.768 kHz)进行操作。

外部时钟也可输入, 在这种情况下, 输入外部时钟到 EXCLKS 引脚。

图 6-13 为 XT1 振荡器的外部电路示例。

注 78K0/KB2 不提供 XT1 振荡器。

图 6-13. XT1 振荡器的外部电路示例



使用时的注意事项在下页列出。


注意事项 1. 在使用 X1 振荡器和 XT1 振荡器时，图 6-9 和图 6-10 中被虚线包围的部分的配线应按照如下配线方法配线，以防止连接线电容产生不利影响。

- 连接线越短越好。
- 连接线不应与其他信号线交叉。流经的电流变化较大的信号线不要在振荡器周围布线。
- 要保持振荡器电容器的接地点电压与 V_{SS} 相同。不要将电容的地信号接入大电流地。
- 不要从振荡器获取信号。

注意，XT1 振荡器被设计成低振幅电路，以降低功耗。

图 6-14 为不正确的振荡器连接示例。



图 6-14. 不正确的振荡器连接示例 (1/2)




备注 在使用副系统时钟时，分别用 XT1 和 XT2 代替 X1 和 X2。串联电阻也插在 XT2 这边。

图 6-14. 不正确的振荡器连接示例 (2/2)

(c) 连接线周围有变化大的电流

(d) 大电流经过振荡器的地线
(A、B、C 三点电势波动)

(e) 获取信号



备注 在使用副系统时钟时，分别用 XT1 和 XT2 代替 X1 和 X2。串联电阻也接在 XT2 这边。

注意事项 2. 当 X2 和 XT1 并行连接时，X2 的串扰噪音会叠加到 XT1，从而产生错误。

6.4.3 不使用副系统时钟

为了降低功耗，如果无需使用副系统时钟，或者不使用副系统时钟作为 I/O 端口，则可以设置 XT1 和 XT2 引脚为 I/O 模式(OSCSELS = 0)，并按下列方式进行连接。

注 78K0/KB2 不提供 副系统时钟。

输入 (PM123/PM124 = 1): 通过一个电阻独立连接到 V_{DD} 或 V_{SS}。

输出 (PM123/PM124 = 0): 保持开路。

备注 OSCSELS: 时钟操作模式选择寄存器的第 4 位 (OSCCTL)
PM123, PM124: 端口模式寄存器 12 的第 3 位和第 4 位 (PM12)

6.4.4 内部高速振荡器

78K0/KE2 产品中包含内部高速振荡器。可以通过内部振荡模式寄存器(RCM)控制振荡。

复位释放后，内部高速振荡器自动开始振荡(8MHz (TYP.))。

6.4.5 内部低速振荡器

78K0/KE2 产品中包含内部低速振荡器。

内部低速振荡时钟只作为看门狗定时器和 8 位定时器 H1 的时钟使用。内部低速振荡时钟不能用作 CPU 时钟。

可以通过选项字节选择内部低速振荡器“可由软件停止”或“不能停止”。如果设置“可由软件停止”，则可由内部振荡模式寄存器(RCM)控制振荡。

复位释放后，内部低速振荡器自动产生振荡，同时如果使用选项字节允许看门狗定时器操作，则可以驱动看门狗定时器 (240 kHz (TYP.))。

6.4.6 预分频器

当 CPU 使用主系统时钟时，通过分频主系统时钟，预分频器可以产生多种时钟。

6.5 时钟发生器的操作

时钟发生器用于产生以下几种时钟，并控制 CPU 的操作模式，如待机模式。(参考 图 6-1 和 6-2)。

- 主系统时钟 f_{XP}
 - 高速系统时钟 f_{XH}
 - X1 时钟 f_X
 - 外部主系统时钟 f_{EXCLK}
 - 内部高速振荡时钟 f_{RH}
- 副系统时钟 f_{SUB} [※]
 - XT1 时钟 f_{XT}
 - 外部副系统时钟 f_{EXCLKS}
- 内部低速振荡时钟 f_{RL}
- CPU 时钟 f_{CPU}
- 外部硬件时钟 f_{PRS}

注 78K0/KB2 不提供副系统时钟。

在 78K0/Kx2 中，当复位释放后内部高速振荡器输出时，CPU 开始操作，因此具有以下特点。

(1) 增强安全功能


如果 X1 时钟被默认设置为 CPU 时钟，在 X1 时钟遭到损坏或未连接时设备不能操作，因此复位释放后也不能操作。但是，如果 CPU 的初始时钟是内部高速振荡时钟，则在复位释放后，由内部高速振荡时钟启动设备。这样，系统只需执行最少操作(如由软件确认复位源或在出现故障时执行安全处理)，便可以安全关闭。

(2) 改善性能

由于 CPU 可以在不必等待 X1 时钟振荡稳定时间情况下就启动，所以总的性能得到了改善。

图 6-15 为上电时，时钟发生器的操作图。

图 6-15. 上电时的时钟发生器操作
(设置 1.59 V POC 模式 (选项字节: POCMODE = 0))




- <1> 当电源开启时，通过上电清零 (POC) 电路产生一个内部复位信号。
- <2> 当供电电压超过 1.59 V (TYP.)，复位释放并且内部高速振荡器自动开始振荡。
- <3> 当供电电压上升斜率为 0.5 V/ms (max.)时，复位释放并且在经历了供电电压和稳压器的稳定时间后，CPU 开始使用内部高速振荡时钟，然后进行复位处理。
- <4> 通过软件设置 X1 或 XT1 时钟的振荡开始(参见 6.6.1 高速系统时钟控制示例中的(1)和 6.6.3 副系统时钟控制示例中的(1))。
- <5> 当 CPU 时钟切换到 X1 或 XT1 时钟时，等待时钟振荡稳定，然后通过软件设置切换(参见 6.6.1 高速系统时钟控制示例中的(3)和 6.6.3 副系统时钟控制示例中的(3))。

- 注
1. 从电源打开到电压达到 1.8V 之前，如果上升的斜率低于 0.5 V/ms (MIN.)，则在此期间内向 RESET 引脚输入低电平，或者使用选项字节(POCMODE = 1)设置 2.7 V/1.59 V POC 模式(参考图 6-16)。当向 RESET 引脚输入低电平知道电压达到 1.8 V 时，在 RESET 引脚复位释放之后，CPU 按照图 6-15 第 <2>及其以后的步骤进行操作。
 2. 内部电压稳定时间包括内部高速振荡时钟的振荡精度稳定时间。
 3. 释放复位后(如上图所示)或在 CPU 使用内部高速振荡时钟时释放 STOP 模式后，使用振荡稳定时间计数器的状态寄存器(OSTC)来确认 X1 时钟的振荡稳定时间。如果 CPU 使用高速系统时钟(X1 振荡)，则可使用振荡稳定时间选择寄存器(OSTS)设置释放 STOP 模式时的振荡稳定时间。
 4. 78K0/KB2 不提供副系统时钟。

注意事项 当使用 EXCLK 和 EXCLKS 引脚的外部时钟输入时，不需要等待振荡稳定时间。

备注 当微控制器正在操作时，不作为 CPU 时钟使用的时钟可以通过软件设置来停止。内部高速振荡时钟和高速系统时钟可以通过执行 STOP 指令来停止(参见 6.6.1 高速系统时钟控制示例中的(4)，6.6.2 内部高速振荡时钟控制示例中的(3)和 6.6.3 副系统时钟控制示例中的(4))。

图 6-16. 上电时的时钟发生器操作
(设置 2.7V/1.59V POC 模式(选项字节: POCMODE = 1))



- <1> 当电源开启时，通过上电清零 (POC) 电路产生一个内部复位信号。
- <2> 当供电电压超过 2.7 V (TYP.)，复位释放并且内部高速振荡器自动开始振荡。
- <3> 复位释放并进行了复位处理后，CPU 开始使用内部高速振荡时钟操作。
- <4> 通过软件设置 X1 或 XT1 时钟的振荡开始(参见 6.6.1 高速系统时钟控制示例中的(1)和 6.6.3 副系统时钟控制示例中的(1))。
- <5> 当 CPU 时钟切换到 X1 或 XT1 时钟时，等待时钟振荡稳定，然后通过软件设置切换(参见 6.6.1 高速系统时钟控制示例中的(3)和 6.6.3 副系统时钟控制示例中的(3))。

注

1. 释放复位后(如上图所示)或在 CPU 使用内部高速振荡时钟时释放 STOP 模式后，使用振荡稳定时间计数器的状态寄存器(OSTC)来确认 X1 时钟的振荡稳定时间。如果 CPU 使用高速系统时钟(X1 振荡)，则可使用振荡稳定时间选择寄存器(OSTS)设置释放 STOP 模式时的振荡稳定时间。
2. 78K0/KB2 不提供副系统时钟。

- 注意事项
 1. 在供电电压达到 1.59 V (TYP.)后，需要 1.93 ~ 5.39 ms 的电压振荡稳定时间。如果电源电压在 1.93 ms 内从 1.59 V (TYP.) 上升到 2.7 V (TYP.)，0 ~ 5.39 ms 的电源振荡稳定时间在复位过程前自动产生。
 2. 当使用 EXCLK 和 EXCLKS 引脚的外部时钟输入时，不需要等待振荡稳定时间。

备注
 当微控制器正在操作时，不作为 CPU 时钟使用的时钟可以通过软件设置来停止。内部高速振荡时钟和高速系统时钟可以通过执行 STOP 指令来停止(参见 6.6.1 高速系统时钟控制示例中的(4)，6.6.2 内部高速振荡时钟的控制示例中的 (3) 和 6.6.3 副系统时钟控制示例中的(4))。

6.6 时钟控制

6.6.1 高速系统时钟控制

如下两种高速系统时钟可用。

- X1 时钟: 晶体/陶瓷振荡器连接到 X1 和 X2 引脚。
- 外部主系统时钟: 外部时钟输入到 EXCLK 引脚。

不使用高速系统时钟时，X1/P121 和 X2/EXCLK/P122 引脚可用作 I/O 端口引脚。

注意事项 复位释放后，X1/P121 和 X2/EXCLK/P122 引脚在 I/O 端口模式下使用。

下面描述的示例是以下情况时的设置过程示例。

- (1) X1 时钟振荡
- (2) 使用外部主系统时钟
- (3) 将高速系统时钟作为 CPU 时钟和外部硬件时钟
- (4) 停止高速系统时钟

(1) X1 时钟振荡时设置过程示例

- <1> 设置频率(OSCCTL 寄存器)
使用 AMPH，根据使用频率设置内置振荡器。

AMPH [※]	操作频率控制
0	1 MHz ≤ f _{XH} ≤ 10 MHz
1	10 MHz < f _{XH} ≤ 20 MHz

注复位释放后设置外部功能前设置 AMPH。复位释放后 AMPH 的值只能被修改一次。当 AMPH=1 时，CPU 时钟停止 4.06~16.12 μs。

备注 f_{XH}: 高速系统时钟振荡频率

- <2> 设置 P121/X1 和 P122/X2/EXCLK 引脚, 并选择 X1 时钟或外部时钟(OSCCTL 寄存器), 当 EXCLK 清零且 OSCSEL 置 1 时, 从端口模式切换到 X1 振荡模式

EXCLK	OSCSEL	高速系统时钟引脚的操作模式	P121/X1 引脚	P122/X2/EXCLK 引脚
0	1	X1 振荡模式	晶体/陶瓷振荡器连接	

- <3> 控制 X1 时钟振荡 (MOC 寄存器)
若 MSTOP 被清零, 则 X1 振荡器开始振荡。

- <4> 等待 X1 时钟振荡稳定
检测 OSTC 寄存器并等待所需的时间。
在等待时间内, 其它软件处理过程的执行可以使用内部高速振荡时钟。

- 注意事项** 1. 在 X1 时钟运行时, 不要改变 EXCLK 和 OSCSEL 的值。
2. 当供电电压达到所用时钟的操作电压后, 设置 X1 时钟(参见第三十章 电气特性(标准产品)和第三十一章 电气特性((A)等级产品, 目标))。

(2) 使用外部主系统时钟时设置过程示例

- <1> 设置频率(OSCCTL 寄存器)
使用 AMPH, 设置使用频率。

AMPH [※]	操作频率控制
0	$1 \text{ MHz} \leq f_{XH} \leq 10 \text{ MHz}$
1	$10 \text{ MHz} < f_{XH} \leq 20 \text{ MHz}$

注 复位释放后设置外部功能前设置 AMPH。复位释放后 AMPH 的值只能被修改一次。当 AMPH=1 时, CPU 时钟停止 160 个外部时钟周期。

备注 f_{XH} : 高速系统时钟振荡频率

- <2> 设置 P121/X1 和 P122/X2/EXCLK 引脚并选择操作模式(OSCCTL 寄存器)
当 EXCLK 和 OSCSEL 置 1 时, 从端口模式切换到外部时钟输入模式。

EXCLK	OSCSEL	高速系统时钟引脚的操作模式	P121/X1 引脚	P122/X2/EXCLK 引脚
1	1	外部时钟输入模式	I/O 端口	外部时钟输入

- <3> 控制外部主系统时钟输入(MOC 寄存器)
MSTOP 清零时, 允许外部主系统时钟输入。

- 注意事项** 1. 在外部主系统时钟运行时, 不要改变 EXCLK 和 OSCSEL 的值。
2. 当供电电压达到所用时钟的操作电压后, 设置外部主系统时钟(参见第三十章 电气特性(标准产品)和第三十一章 电气特性((A)等级产品, 目标))。

(3) 使用高速系统时钟作为 CPU 时钟和外部硬件时钟时设置过程示例<1> 设置高速系统时钟振荡[※]

(参见 6.6.1 (1) X1 时钟振荡时设置过程示例和 (2) 使用外部主系统时钟时设置过程示例。)

注 当高速系统时钟已经运行时，不需要设置<1>。

<2> 设置高速系统时钟作为主系统时钟(MCM 寄存器)

XSEL 和 MCM0 置 1 时，高速系统时钟作为主系统时钟和外部硬件时钟。

XSEL	MCM0	主系统时钟和外部硬件时钟的选择	
		主系统时钟 (f _{XP})	外部硬件时钟 (f _{PRS})
1	1	高速系统时钟 (f _{XH})	高速系统时钟 (f _{XH})

注意事项 如果选择高速系统时钟作为主系统时钟，则只有高速系统时钟可以被设置为外部硬件时钟。

<3> 设置主系统时钟作为 CPU 时钟并选择分频比(PCC 寄存器)

CSS 清零时，主系统时钟提供给 CPU。若要选择 CPU 时钟分频比，应使用 PCC0、PCC1 和 PCC2。

CSS	PCC2	PCC1	PCC0	CPU 时钟(f _{CPU})选择
0	0	0	0	f _{XP}
	0	0	1	f _{XP} /2 (缺省)
	0	1	0	f _{XP} /2 ²
	0	1	1	f _{XP} /2 ³
	1	0	0	f _{XP} /2 ⁴
	其它			禁止设置

(4) 停止高速系统时钟时设置过程示例

高速系统时钟可以用如下两种方式停止。

- 执行 STOP 指令并停止 X1 振荡(如果使用外部时钟则禁止时钟输入)
- MSTOP 置 1 并停止 X1 振荡(如果使用外部时钟则禁止时钟输入)

(a) 执行 STOP 指令

<1> 停止外部硬件的设置

停止那些不能在 STOP 模式下使用的外部硬件(需要了解不能在 STOP 模式下使用的外部硬件，可参见第二十二章 待机功能。)

<2> 释放待机模式后设置 X1 时钟振荡稳定时间

当 CPU 使用 X1 时钟时，在 STOP 指令执行前设置 OSTS。

<3> 执行 STOP 指令

执行 STOP 指令时，系统处于 STOP 模式下并且 X1 振荡停止 (禁止外部时钟输入)。

(b) 通过将 MSTOP 设置为 1 来停止 X1 振荡(禁止外部时钟输入)**<1> 确认 CPU 时钟状态(PCC 和 MCM 寄存器)**

根据 CLS 和 MCS 确认 CPU 没有使用高速系统时钟。

当 $CLS = 0$ 且 $MCS = 1$ 时, CPU 采用高速系统时钟, 因此将 CPU 时钟切换为副系统时钟或者内部高速振荡时钟。

• 78K0/KB2

MCS	CPU 时钟状态
0	内部高速振荡时钟
1	高速系统时钟

• 78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2

CLS	MCS	CPU 时钟状态
0	0	内部高速振荡时钟
0	1	高速系统时钟
1	×	副系统时钟

<2> 停止高速系统时钟(MOC 寄存器)

MSTOP 置 1 时, X1 振荡停止(禁止外部时钟输入)。

注意事项 当 $MSTOP = 1$ 时, 必须确认 $MCS = 0$ 或 $CLS = 1$ 。此外, 必须停止正在使用高速系统时钟的外部硬件。

6.6.2 控制内部高速振荡时钟示例

下面描述的示例是以下情况时的设置过程示例。

- (1) 内部高速振荡时钟重新开始振荡时
- (2) 使用内部高速振荡时钟作为 CPU 时钟, 并且内部高速振荡时钟或高速系统时钟用作外部硬件时钟时
- (3) 停止内部高速振荡时钟时

(1) 内部高速振荡时钟重新振荡时设置过程示例^{※1}

<1> 内部高速振荡时钟重新振荡的设置(RCM 寄存器)

RSTOP 清零时, 内部高速振荡时钟开始运行。

<2> 等待内部高速振荡时钟的振荡精确稳定时间(RCM 寄存器)。

一直到 $RSTS = 1$ ^{※2}。

注 1. 复位释放后, 内部高速振荡器自动开始振荡并且内部高速振荡时钟作为 CPU 时钟使用。

2. 如果 CPU 时钟和外部硬件时钟不需要很高的精度, 则无需等待时间。

(2) 使用内部高速振荡时钟作为 CPU 时钟且内部高速振荡时钟或高速系统时钟作为外部硬件时钟时设置过程示例

<1> • 内部高速振荡时钟重新振荡[※]

(参见 6.6.2 (1) 内部高速振荡时钟重新振荡时设置过程示例)。

• 高速系统时钟振荡[※]

(使用高速系统时钟作为外部硬件时钟时所需的设置。参见 6.6.1 (1) X1 时钟振荡时设置过程示例和(2) 使用外部主系统时钟时设置过程示例。)

注 当内部高速振荡时钟或高速系统时钟已经运行时, 不需要设置<1>。

<2> 选择主系统时钟和外部硬件时钟(MCM 寄存器)

使用 XSEL 和 MCM0 设置主系统时钟和外部硬件时钟。

XSEL	MCM0	主系统时钟和外部硬件时钟的选择	
		主系统时钟 (f_{XP})	外部硬件时钟 (f_{PRS})
0	0	内部高速振荡时钟 (f_{RH})	内部高速振荡时钟 (f_{RH})
0	1		
1	0		高速系统时钟(f_{XH})

<3> 选择 CPU 时钟分频比(PCC 寄存器)

CSS 清零时, 主系统时钟提供给 CPU。若要选择 CPU 时钟分频比, 应使用 PCC0、PCC1 和 PCC2。

CSS	PCC2	PCC1	PCC0	CPU 时钟 (f_{CPU}) 选择
0	0	0	0	f_{XP}
	0	0	1	$f_{XP}/2$ (缺省)
	0	1	0	$f_{XP}/2^2$
	0	1	1	$f_{XP}/2^3$
	1	0	0	$f_{XP}/2^4$
	其他情况			禁止设置

(3) 停止内部高速振荡时钟时设置过程示例

可以用如下两种方式停止内部高速振荡时钟。

- 执行 STOP 指令设置 STOP 模式
- 将 RSTOP 置 1 且停止内部高速振荡时钟

(a) 执行 STOP 指令**<1> 设置外部硬件**

停止那些不能在 STOP 模式下使用的外部硬件(如需了解不能在 STOP 模式下使用的外部硬件,可参见第二十二章 待机功能)。

<2> 释放待机模式后 X1 时钟振荡稳定时间的设置

CPU 使用 X1 时钟时,在 STOP 指令执行前设置 OSTS。为了在打破 STOP 模式后立即操 CPU,设置 MCM0 为 0,切换 CPU 时钟使用内部高速振荡时钟,并且检测 RSTS 为 1。

<3> 执行 STOP 指令

执行 STOP 指令时,系统处于 STOP 模式下并且停止内部高速振荡时钟。

(b) 通过设置 RSTOP 为 1 停止内部高速振荡时钟**<1> 确认 CPU 时钟状态(PCC 和 MCM 寄存器)**

根据 CLS 和 MCS 确认 CPU 没有使用内部高速振荡时钟。

CLS = 0 和 MCS = 0 时, CPU 采用内部高速振荡时钟,因此将 CPU 时钟切换为高速系统时钟或副系统时钟。

• 78K0/KB2

MCS	CPU 时钟状态
0	内部高速振荡时钟
1	高速系统时钟

• 78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2

CLS	MCS	CPU 时钟状态
0	0	内部高速振荡时钟
0	1	高速系统时钟
1	×	副系统时钟

<2> 停止内部高速振荡时钟(RCM 寄存器)

RSTOP 置 1 时,停止内部高速振荡时钟。

注意事项 当 RSTOP= 1 时,必须确认 MCS = 1 或 CLS = 1。此外,必须停止正在使用内部高速振荡时钟的外部硬件。

6.6.3 可用如下两种副系统时钟。

- XT1 时钟: 晶体/陶瓷振荡器连接到 XT1 和 XT2 引脚。
- 外部副系统时钟: 外部时钟输入到 EXCLKS 引脚。

不使用副系统时钟时, XT1/P123 和 XT2/EXCLKS/P124 引脚可用作 I/O 端口引脚。

注 78K0/KB2 不提供副系统时钟。

- 注意事项**
1. 复位释放后 XT1/P123 和 XT2/EXCLKS/P124 引脚在 I/O 端口模式下使用。
 2. 当内部高速振荡时钟和高速系统时钟停止, 且 CPU 在副系统时钟下操作或处于 STOP 模式时, 不要在外围硬件引脚输入的外部时钟下启动外部硬件操作。

下面描述的示例是以下情况时的设置过程示例。

- (1) XT1 时钟振荡
- (2) 使用外部副系统时钟
- (3) 使用副系统时钟作为 CPU 时钟
- (4) 停止副系统时钟

(1) XT1 时钟振荡时设置过程示例

<1> 设置 XT1 和 XT2 引脚并选择操作模式 (PCC 和 OSCCTL 寄存器)

当 XTSTART、EXCLKS 和 OSCSELS 设置为如下模式时, 将从端口模式切换到 XT1 振荡模式。

XTSTART	EXCLKS	OSCSELS	副系统时钟引脚的操作模式	P123/XT1 引脚	P124/XT2/EXCLKS 引脚
0	0	1	XT1 振荡模式	晶体/陶瓷振荡器连接	
1	x	x			

备注 x: 不必考虑

<2> 等待副系统时钟振荡稳定

使用定时器功能, 通过软件等待副系统时钟振荡稳定时间。

注意事项 在副系统时钟运行时, 不要改变 XTSTART, EXCLKS 和 OSCSELS 的值。

(2) 使用外部副系统时钟时设置过程示例

<1> 设置 XT1 和 XT2 引脚, 选择 XT1 时钟/外部时钟和控制振荡 (PCC 和 OSCCTL 寄存器)

当 XTSTART 清零并且 EXCLKS 和 OSCSELS 置 1 时, 将从端口模式切换到外部时钟输入模式。在这种情况下, 将外部时钟输入到 EXCLKS/XT2/P124 引脚。

XTSTART	EXCLKS	OSCSELS	副系统时钟引脚的操作模式	P123/XT1 引脚	P124/XT2/EXCLKS 引脚
0	1	1	外部时钟输入模式	I/O 端口	外部时钟输入

注意事项 在副系统时钟运行时, 不要改变 XTSTART, EXCLKS 和 OSCSELS 的值。

(3) 使用副系统时钟作为 CPU 时钟时设置过程示例

<1> 设置副系统时钟振荡*

(参见 6.6.3 (1) XT1 时钟振荡时设置过程示例和 (2) 使用外部副系统时钟时设置过程示例。)

注 当副系统时钟已经运行时，不需要设置<1>。

<2> 切换 CPU 时钟(PCC 寄存器)

CSS 置 1 时，副系统时钟提供给 CPU。

CSS	PCC2	PCC1	PCC0	CPU 时钟(f_{CPU})选择
1	0	0	0	$f_{SUB}/2$
	0	0	1	
	0	1	0	
	0	1	1	
	1	0	0	
	其它			禁止设置

(4) 停止副系统时钟时设置过程示例

<1> 确认 CPU 时钟状态(PCC 和 MCS 寄存器)

根据 CLS 和 MCS 确认 CPU 没有使用副系统时钟。

当 CLS = 1 时，CPU 采用副系统时钟，因此将 CPU 时钟切换为内部高速振荡时钟或高速系统时钟。

CLS	MCS	CPU 时钟状态
0	0	内部高速振荡时钟
0	1	高速系统时钟
1	x	副系统时钟

<2> 停止副系统时钟 (OSCCTL 寄存器)

OSCSLS 清零时，停止 XT1 振荡(禁止外部时钟输入)。

- 注意事项**
1. 清零 OSCSEL 时，必须确认 CLS = 0。此外，如果钟表定时器使用副系统时钟，则应停止其操作。
 2. 副系统时钟振荡不能通过使用 STOP 指令来停止。

6.6.4 控制内部低速振荡时钟示例

内部低速振荡时钟不能用作 CPU 时钟。

只有如下外部硬件可以使用这个时钟。

- 看门狗定时器
- 8 位定时器 H1(选择 f_{RL} 作为计数时钟时)

此外，可以通过选项字节选择如下操作模式。

- 内部低速振荡器不能停止
- 内部低速振荡器可由软件停止

在复位释放后内部低速振荡器自动开始振荡，并且如果通过选项字节允许看门狗定时器操作，则驱动看门狗定时器(240 kHz (TYP.))。

(1) 停止内部低速振荡时钟时设置过程示例

<1> 将 LSRSTOP 置 1 (RCM 寄存器)

LSRSTOP 置 1 时，停止内部低速振荡时钟。

(2) 内部低速振荡时钟重新振荡时设置过程示例

<1> LSRSTOP 清零 (RCM 寄存器)

LSRSTOP 清零时，内部低速振荡时钟重新振荡。

注意事项 如果通过选项字节选择“不能停止内部低速振荡器”，则不能控制内部低速振荡时钟的振荡。

6.6.5 CPU 和外部硬件所采用的时钟

下表显示了 CPU 和外部硬件采用的时钟之间的关系及寄存器的设置。

表 6-4. CPU 和外部硬件采用的时钟及寄存器设置(78K0/KB2)

时钟		XSEL	MCM0	EXCLK
CPU 时钟	外部硬件时钟			
内部高速振荡时钟		0	×	×
内部高速振荡时钟	X1 时钟	1	0	0
	外部主系统时钟	1	0	1
X1 时钟		1	1	0
外部主系统时钟		1	1	1

备注

1. 78K0/KB2 不提供副系统时钟。
2. XSEL: 主时钟模式寄存器(MCM)的第 2 位
MCM0: (MCM)的第 0 位
EXCLK: 时钟操作模式选择寄存器(OSCCTL)的第 7 位
×: 不必考虑

表 6-5. CPU 和外部硬件采用的时钟及寄存器设置
(78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2)

时钟		XSEL	CSS	MCM0	EXCLK
CPU 时钟	外部硬件时钟				
内部高速振荡时钟		0	0	×	×
内部高速振荡时钟	X1 时钟	1	0	0	0
	外部主系统时钟	1	0	0	1
X1 时钟		1	0	1	0
外部主系统时钟		1	0	1	1
副系统时钟	内部高速振荡时钟	0	1	×	×
	X1 时钟	1	1	0	0
		1	1	1	0
	外部主系统时钟	1	1	0	1
		1	1	1	1


备注

XSEL: 主时钟模式寄存器(MCM)的第 2 位
CSS: 处理器时钟控制寄存器(PCC)的第 4 位
MCM0: (MCM)的第 0 位
EXCLK: 时钟操作模式选择寄存器(OSCCTL)的第 7 位
×: 不必考虑

6.6.6 CPU 时钟状态转换图


图 6-17 和 6-18 显示了该产品 CPU 时钟状态转换图。

图 6-17. CPU 时钟状态转移图
(设置 1.59 V POC 模式 (选项字节: POCMODE = 0), 78K0/KB2)



备注 在 2.7 V/1.59 V POC 模式下 (选项字节: POCMODE = 1), 当供电电压超过 2.7V(TYP.)时 CPU 时钟状态转换为上图所示的(A), 而在复位处理后(11 ~ 45 μs (TYP.))变到(B)。

图 6-18. CPU 时钟状态转移图
(设置 1.59 V POC 模式 (选项字节: POCMODE = 0),
78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2)



备注 在 2.7 V/1.59 V POC 模式下 (选项字节: POCMODE = 1), 当供电电压超过 2.7V(TYP.)时 CPU 时钟状态转换为上图所示的(A), 而在复位处理后(11 ~ 45 μs (TYP.))变到(B)。

表 6-6 显示了 CPU 时钟的切换过程与 SFR 寄存器设置示例。

表 6-6. CPU 时钟切换与 SFR 寄存器设置示例(1/5)

(1) 复位释放后(A)CPU 使用内部高速振荡时钟(B)

状态转移	SFR 寄存器设置
(A) → (B)	SFR 寄存器不必设置 (复位释放后默认状态)。

(2) 复位释放后(A)CPU 使用高速系统时钟(C)

(复位释放后 CPU 立即使用内部高速振荡时钟(B)。)

(SFR 寄存器的设置顺序)

状态转移 \ 设置 SFR 寄存器的标志	AMPH	EXCLK	OSCSEL	MSTOP	OSTC 寄存器	XSEL	MCM0
(A) → (B) → (C) (X1 时钟: $1 \text{ MHz} \leq f_{XH} \leq 10 \text{ MHz}$)	0	0	1	0	必须检测	1	1
(A) → (B) → (C) (外部主时钟: $1 \text{ MHz} \leq f_{XH} \leq 10 \text{ MHz}$)	0	1	1	0	不必检测	1	1
(A) → (B) → (C) (X1 时钟: $10 \text{ MHz} < f_{XH} \leq 20 \text{ MHz}$)	1	0	1	0	必须检测	1	1
(A) → (B) → (C) (外部主时钟: $10 \text{ MHz} < f_{XH} \leq 20 \text{ MHz}$)	1	1	1	0	不必检测	1	1

注意事项 供电电压达到所用时钟的操作电压后，设置时钟(参见第三十章 电气特性（标准产品）和第三十一章 电气特性（(A)等级产品）)。

(3) 复位释放后(A)CPU 使用副系统时钟(D)[※]

(在复位释放后(B)，CPU 工作在内部高速振荡时钟。)

注 78K0/KB2 不提供副系统时钟。

(SFR 寄存器的设置顺序)

状态转移 \ 设置 SFR 寄存器的标志	XTSTART	EXCLKS	OSCSELS	等待振荡稳定	CSS
(A) → (B) → (D) (XT1 时钟)	0	0	1	需要	1
	1	×	×		
(A) → (B) → (D) (外部副系统时钟)	0	1	1	不需要	1

备注 1. 表 6-6 中的(A) ~ (I)对应图 6-17 和 6-18 中(A) ~ (I)。

2. EXCLK, OSCSEL, EXCLKS, OSCSELS, AMPH:

时钟操作模式选择寄存器(OSCCTL)的第 7 位~ 第 4 位与第 0 位

MSTOP: 主 OSC 控制寄存器(MOC)的第 7 位

XSEL, MCM0: 主时钟模式寄存器(MCM)的第 2 位与第 0 位

XTSTART, CSS: 处理器时钟控制寄存器(PCC)的第 6 位与第 4 位

×: 不必考虑

表 6-6. CPU 时钟切换与 SFR 寄存器设置示例(2/5)

(4) CPU 时钟从内部高速振荡时钟(B)切换到高速系统时钟(C)

(SFR 寄存器的设置顺序)

SFR 寄存器的设置标志	AMPH [※]	EXCLK	OSCSEL	MSTOP	OSTC 寄存器	XSEL [※]	MCM0
状态转移							
(B) → (C) (X1 时钟: $1 \text{ MHz} \leq f_{XH} \leq 10 \text{ MHz}$)	0	0	1	0	必须检测	1	1
(B) → (C) (外部主时钟: $1 \text{ MHz} \leq f_{XH} \leq 10 \text{ MHz}$)	0	1	1	0	不必检测	1	1
(B) → (C) (X1 时钟: $10 \text{ MHz} < f_{XH} \leq 20 \text{ MHz}$)	1	0	1	0	必须检测	1	1
(B) → (C) (外部主时钟: $10 \text{ MHz} < f_{XH} \leq 20 \text{ MHz}$)	1	1	1	0	不必检测	1	1

如果这些寄存器已设置则不必要

如果 CPU 使用高速系统时钟则不必要

注 复位释放后该标志只能被修改一次。如果已经设置了该项，则无需再设置。

注意事项 供电电压达到所用时钟的操作电压后，设置时钟(参见第三十章 电气特性(标准产品)和第三十一章 电气特性((A)等级产品))。

(5) CPU 时钟从内部高速振荡时钟(B)切换到副系统时钟(D)[※]

注 78K0/KB2 不提供副系统时钟。

(SFR 寄存器的设置顺序)

SFR 寄存器的设置标志	XTSTART	EXCLKS	OSCSELS	等待振荡稳定	CSS
状态转移					
(B) → (D) (XT1 时钟)	0	0	1	需要	1
	1	×	×		
(B) → (D) (外部副系统时钟)	0	1	1	不需要	1

如果 CPU 工作在副系统时钟则不必要

备注

1. 表 6-6 中的(A)~(I)对应图 6-17 和 6-18(A)~(I)。

2. EXCLK, OSCSEL, EXCLKS, OSCSELS, AMPH:

时钟操作模式选择寄存器(OSCCTL)的第 7 位~ 第 4 位与第 0 位

MSTOP: 主 OSC 控制寄存器(MOC)的第 7 位

XSEL, MCM0: 主时钟模式寄存器(MCM)的第 2 位与第 0 位

XTSTART, CSS: 处理器时钟控制寄存器(PCC)的第 6 位与第 4 位

×: 不必考虑

表 6-6. CPU 时钟切换与 SFR 寄存器设置示例(3/5)

(6) CPU 时钟从高速系统时钟(C)切换到内部高速振荡时钟(B)

(SFR 寄存器的设置顺序) ▶

SFR 寄存器的设置标志	RSTOP	RSTS	MCM0
状态转移			
(C) → (B)	0	确认该标志为 1.	0

如果 CPU 使用内部高速振荡时钟则不必要

(7) CPU 时钟从高速系统时钟(C)切换到副系统时钟(D)[※]

注 78K0/KB2 不提供副系统时钟。

(SFR 寄存器的设置顺序) ▶

SFR 寄存器的设置标志	XTSTART	EXCLKS	OSCELS	等待振荡稳定	CSS
状态转移					
(C) → (D) (XT1 时钟)	0	0	1	需要	1
	1	×	×		
(C) → (D) (外部副系统时钟)	0	1	1	不需要	1

如果 CPU 使用副系统时钟则不必要

(8) CPU 时钟从副系统时钟(D)切换到内部高速振荡时钟(B)

注 78K0/KB2 不提供副系统时钟。

(SFR 寄存器的设置顺序) ▶

SFR 寄存器的设置标志	RSTOP	RSTS	MCM0	CSS
状态转移				
(D) → (B)	0	确认该标志为 1.	0	0

如果 CPU 使用内部高速振荡时钟则不
必要
 ↑
 如果 XSEL= 0 则
不必要

- 备注**
- 表 6-6 中的(A)~(I)对应图 6-17 和 6-18(A)~(I)。
 - MCM0: 主时钟模式寄存器(MCM)的第 0 位
EXCLKS, OSCELS: 时钟操作模式选择寄存器(OSCCTL)的第 5 位与第 4 位
RSTS, RSTOP: 内部振荡模式寄存器(RCM)的第 7 位和第 0 位
XTSTART, CSS: 处理器时钟控制寄存器(PCC)的第 6 位与第 4 位
×: 不必考虑

表 6-6. CPU 时钟切换与 SFR 寄存器设置示例(4/5)

(9) CPU 时钟从副系统时钟(D)切换到高速系统时钟(C)[※]

注 78K0/KB2 不提供副系统时钟。

(SFR 寄存器的设置顺序)

SFR 寄存器的设置标志	AMPH [※]	EXCLK	OSCSEL	MSTOP	OSTC 寄存器	XSEL [※]	MCM0	CSS
状态转移								
(D) → (C) (X1 时钟: $1 \text{ MHz} \leq f_{XH} \leq 10 \text{ MHz}$)	0	0	1	0	必须检测	1	1	0
(D) → (C) (外部主时钟: $1 \text{ MHz} \leq f_{XH} \leq 10 \text{ MHz}$)	0	1	1	0	不必检测	1	1	0
(D) → (C) (X1 时钟: $10 \text{ MHz} < f_{XH} \leq 20 \text{ MHz}$)	1	0	1	0	必须检测	1	1	0
(D) → (C) (外部主时钟: $10 \text{ MHz} < f_{XH} \leq 20 \text{ MHz}$)	1	1	1	0	不必检测	1	1	0

如果这些寄存器已设置则不必要

如果 CPU 使用高速系统时钟则不必要

如果寄存器已设置则不必要

注 复位释放后该标志只能被修改一次。如果已经设置了该项，则无需再设置。

注意事项 供电电压达到所用时钟的操作电压后，设置时钟(参见第三十章 电气特性(标准产品)和第三十一章 电气特性((A)等级产品))。

(10) • CPU 使用内部高速振荡时钟(B)时 HALT 模式(E)的设置。

- CPU 使用高速系统时钟(C)时 HALT 模式(F)的设置。
- CPU 使用副系统时钟(D)时 HALT 模式(G)的设置。[※]

状态转移	设置
(B) → (E) (C) → (F) (D) → (G) [※]	执行 HALT 指令

注 78K0/KB2 不提供副系统时钟。

- 备注
1. 表 6-6 中的(A)~(I)对应图 6-17 和 6-18(A)~(I)。
 2. EXCLK, OSCSEL, AMPH: 时钟操作模式选择寄存器(OSCCTL)的第 7, 6 和 0 位
MSTOP: 主 OSC 控制寄存器(MOC)的第 7 位
XSEL, MCM0: 主时钟模式寄存器(MCM)的第 2 位和第 0 位
CSS: 处理器时钟控制寄存器(PCC)的第 4 位

表 6-6. CPU 时钟切换与 SFR 寄存器设置示例(5/5)

- (11) ●当 CPU 工作在内部高速振荡时钟(B)时设置 STOP 模式(H)
●当 CPU 工作在高速系统时钟(C)设置 STOP 模式(I)

(设置顺序) _____▶

状态转移	设置	
(B) → (H) (C) → (I)	应该停止不能在 STOP 模式下运行的外部功能	执行 STOP 指令

- 备注
- 1. 表 6-6 中的(A)~(I)对应图 6-17 和 6-18(A)~(I)。
 - 2. EXCLK, OSCSEL, AMPH: 时钟操作模式选择寄存器(OSCCTL)的第 7, 6 和 0 位
MSTOP: 主 OSC 控制寄存器(MOC)的第 7 位
XSEL, MCM0: 主时钟模式寄存器(MCM)的第 2 位和第 0 位
CSS: 处理器时钟控制寄存器(PCC)的第 4 位

6.6.7 CPU 时钟切换之前的状况与切换之后的处理

CPU 时钟切换之前的状况与切换之后的处理显示如下。

表 6-7. 改变 CPU 时钟

	CPU 时钟		切换前的状况	切换后的处理
	改变前	改变后		
KB2, KC2, KD2, KE2, KF2	内部高速振荡 时钟	X1 时钟	X1 振荡稳定 • MSTOP = 0, OSCSEL = 1, EXCLK = 0 • 经历了振荡稳定时间	- 可以停止内部高速振荡器(RSTOP = 1). - AMPH 被设置为 1 后 CPU 时钟停止 4.06 ~ 16.12 μs。
		外部主系统时钟	允许来自 EXCLK 引脚的外部时钟输入 • MSTOP = 0, OSCSEL = 1, EXCLK = 1	- 内部高速振荡器可停止(RSTOP = 1). - 在 AMPH 被设为 1 之后, 提供给 CPU 的时钟会停止 160 个从 EXCLK 引脚输入的外部时钟周期。
	X1 时钟	内部高速振荡 时钟	内部高速振荡器的振荡 • RSTOP = 0	X1 振荡可被停止(MSTOP = 1).
	外部主系统时钟			可以禁止外部主系统时钟输入(MSTOP = 1).
KC2, KD2, KE2, KF2 (除 KB2)	内部高速振荡 时钟	XT1 时钟	XT1 振荡稳定 • XTSTART = 0, EXCLKS = 0, OSCSELS = 1 或 XTSTART = 1 • 经历了振荡稳定时间	通过停止内部高速振荡器可以降低工作电流(RSTOP = 1).
	X1 时钟			可以停止 X1 振荡(MSTOP = 1).
	外部主系统时钟			可以禁止外部主系统时钟输入(MSTOP = 1).
	内部高速振荡 时钟	外部副系统时钟	允许来自 EXCLK 引脚的外部时钟输入 • XTSTART = 0, EXCLKS = 1, OSCSELS = 1	通过停止内部高速振荡器可以降低工作电流(RSTOP = 1).
	X1 时钟			可以停止 X1 振荡(MSTOP = 1).
	外部主系统时钟			可以禁止外部主系统时钟输入(MSTOP = 1).
	XT1 时钟, 外部 副系统时钟	内部高速振荡 时钟	内部高速振荡器振荡且选择内部高速振荡时钟作为主系统时钟 • RSTOP = 0, MCS = 0	可停止 XT1 振荡或者禁止外部副系统时钟输入(OSCSELS = 0).
		X1 时钟	X1 振荡稳定且选择高速系统时钟作为主系统时钟 • MSTOP = 0, OSCSEL = 1, EXCLK = 0 • 经历了振荡稳定时间 • MCS = 1	- 可停止 XT1 振荡或者禁止外部副系统时钟输入(OSCSELS = 0). - AMPH 被设置为 1 后 CPU 时钟停止 4.06 ~ 16.12 μs。
		外部主系统时钟	允许来自 EXCLK 引脚的外部时钟输入 并选择高速系统时钟作为主系统时钟 • MSTOP = 0, OSCSEL = 1, EXCLK = 1 • MCS = 1	- 可停止 XT1 振荡或者禁止外部副系统时钟输入(OSCSELS = 0). - 在 AMPH 被设为 1 之后, 提供给 CPU 的时钟会停止 160 个从 EXCLK 引脚输入的外部时钟周期。

备注 78K0/KB2 不提供副系统时钟。

6.6.8 CPU 时钟和主系统时钟切换所需的时间

通过设置处理器时钟控制器(PCC)的第 0 位~ 第 2 位(PCC0~ PCC2)以及第 4 位(CSS)，可以切换 CPU 时钟(在主系统时钟和副系统时钟之间)，同时可以改变主系统时钟的分频比。

修改 PCC 后，实际的切换操作不会立即执行；使用切换前的时钟继续操作几个时钟(参考表 6-8 和 6-9)。

可以通过 PCC 寄存器的第 5 位(CLS)来确定 CPU 使用主系统时钟还是副系统时钟。

注 78K0/KB2 不提供副系统时钟。

表 6-8. CPU 时钟切换所需时间与主系统时钟周期分频因子(78K0/KB2)

切换前设置值			切换后设置值														
PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0
			0	0	0	0	0	1	0	1	0	0	1	1	1	0	0
0	0	0				16 时钟			16 时钟			16 时钟			16 时钟		
0	0	1				8 时钟						8 时钟			8 时钟		
0	1	0	4 时钟			4 时钟									4 时钟		
0	1	1	2 时钟			2 时钟			2 时钟								
1	0	0	1 时钟			1 时钟			1 时钟			1 时钟					

备注 表 6-8 列出的时钟数是切换前的 CPU 时钟数。

表 6-9. CPU 时钟切换所需时间与主系统时钟周期分频因子(78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2)

切换前设置值				切换后设置值																							
CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0
				0	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	0	1	0	0	1	×	×	×
0	0	0	0					16 时钟				16 时钟				16 时钟				16 时钟				2f _{XP} /f _{SUB} 时钟			
	0	0	1					8 时钟				8 时钟				8 时钟				8 时钟				f _{XP} /f _{SUB} 时钟			
	0	1	0	4 时钟				4 时钟								4 时钟				4 时钟				f _{XP} /2f _{SUB} 时钟			
	0	1	1	2 时钟				2 时钟								2 时钟				2 时钟				f _{XP} /4f _{SUB} 时钟			
	1	0	0	1 时钟				1 时钟				1 时钟				1 时钟								f _{XP} /8f _{SUB} 时钟			
1	×	×	×	2 时钟				2 时钟				2 时钟				2 时钟											

注意事项 主系统时钟周期分频因子(PCC0~ PCC2)的选择，以及从主系统时钟到副系统时钟的切换(CSS 从 0 变到 1)不能同时设置。

但对于主系统时钟周期分频因子(PCC0~PCC2)的选择，以及副系统时钟到主系统时钟的切换(CSS 从 1 变到 0)可以同时设置。

备注 1. 表 6-9 列出的时钟数是切换前的 CPU 时钟数。

备注 2. 将 CPU 时钟从副系统时钟切换到主系统时钟，可通过舍入一个时钟并舍弃小数部分来计算时钟数量(如下所示)。

举例 将 CPU 时钟从 f_{XP}/2 切换到 f_{SUB}/2 (@ 振荡频率 f_{XP} = 10 MHz, f_{SUB} = 32.768 kHz)

$$f_{XP}/f_{SUB} = 10000/32.768 \approx 305.1 \rightarrow 306 \text{ 个时钟}$$

通过设置主时钟模式寄存器(MCM)的第 0 位(MCM0)，可以切换主系统时钟(在内部高速振荡时钟和高速系统时钟之间)。

修改 MCM0 后，实际的切换操作不会立即执行；使用切换前的时钟继续操作几个时钟(参考表 6-10)。可以通过 MCM 寄存器的第 1 位(MCS)来确定 CPU 使用内部高速振荡时钟还是高速系统时钟。

表 6-10. 主系统时钟切换所需的最长时间

切换前设置值÷	切换后设置值	
MCM0	MCM0	
	0	1
0	$1 + 2f_{XH}/f_{RH}$ 时钟	$1 + 2f_{RH}/f_{XH}$ 时钟
1		

- 注意事项
1.

当内部高速振荡时钟切换到高速系统时钟时，MCM 的第 2 位(XSEL)必须预先被设置为 1。XSEL 值在复位释放后只能被修改一次。
2.

当 CPU 时钟使用副系统时钟时，不要修改 MCM0 的值。

- 备注
1.

表 6-8 所列时钟数是切换之前的主系统时钟数。
2.

通过舍去小数部分，计算表 6-8 的时钟数。

示例： 将主系统时钟从内部高速振荡时钟切换到高速系统时钟(@振荡频率 $f_{RH} = 8\text{ MHz}$, $f_{XH} = 10\text{ MHz}$)

$1 + 2f_{RH}/f_{XH} = 1 + 2 \times 8/10 = 1 + 2 \times 0.8 = 1 + 1.6 = 2.6 \rightarrow 2$ 个时钟

6.6.9 时钟振荡停止前的状况

下表列出了停止时钟振荡的寄存器标志位设置(禁止外部时钟输入)和时钟振荡停止前的状况。

表 6-11. 时钟振荡停止前的状况及标志位设置(78K0/KB2)

时钟 ^注	时钟振荡停止前的状况 (禁止外部时钟输入)	SFR 寄存器的标志位 设置
内部高速振荡时钟	MCS = 1 (CPU 使用高速系统时钟)	RSTOP = 1
X1 时钟	MCS = 0 (CPU 使用内部高速振荡时钟)	MSTOP = 1
外部主系统时钟		

注 78K0/KB2 不提供副系统时钟。

表 6-12. 时钟振荡停止前的状况及标志位设置
(78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2)

时钟	时钟振荡停止前的状况 (禁止外部时钟输入)	SFR 寄存器的标志位 设置
内部高速振荡时钟	MCS = 1 或 CLS = 1 (CPU 使用除内部高速振荡时钟外的时钟)	RSTOP = 1
X1 时钟	MCS = 0 或 CLS = 1 (CPU 使用除高速系统时钟外的时钟)	MSTOP = 1
外部主系统时钟		
XT1 时钟	CLS = 0 (CPU 使用除副系统时钟外的时钟)	OSCSELS = 0
外部副系统时钟		

6.6.10 外部硬件与源时钟

下表列出了 78K0/Kx2 中包含的外部硬件与源时钟。

备注 外部硬件根据产品的不同而不同，参考 1.7 框图 和 1.8 功能概述。

表 6-13. 外部硬件与源时钟

源时钟 外部硬件		外部硬件时钟 (fPRS)	副系统时钟(f _{SUB}) ^{注 1}	内部低速振荡时钟 (fRL)	TM50 输出	从外部硬件引脚输入的外部时钟
16 位定时器/ 事件计数器	00	Y	N	N	N	Y (TI000 引脚) ^{注 2}
	01	Y	N	N	N	Y (TI001 引脚) ^{注 2}
8 位定时器/ 事件计数器	50	Y	N	N	N	Y (TI50 引脚) ^{注 2}
	51	Y	N	N	N	Y (TI51 引脚) ^{注 2}
8 位定时器	H0	Y	N	N	Y	N
	H1	Y	N	Y	N	N
钟表定时器		Y	Y	N	N	N
看门狗定时器		N	N	Y	N	N
蜂鸣器输出		Y	N	N	N	N
时钟输出		Y	Y	N	N	N
A/D 转换器		Y	N	N	N	N
串行接口	UART0	Y	N	N	Y	N
	UART6	Y	N	N	Y	N
	CSI10	Y	N	N	N	Y (SCK10 引脚) ^{注 2}
	CSI11	Y	N	N	N	Y (SCK11 引脚) ^{注 2}
	CSIA0	Y	N	N	N	Y (SCKA0 引脚) ^{注 2}
	IIC0	Y	N	N	N	Y (EXSCL0, SCL0 引脚) ^{注 2}

- 注**
1. 78K0/KB2 不提供副系统时钟。
 2. 当内部高速振荡时钟和高速系统时钟已经停止，且 CPU 使用副系统时钟或处于 STOP 模式时，不要启动依赖由外部硬件引脚输入外部时钟的这些功能。

备注 Y: 可选, N: 不可选

第七章 16 位定时器/事件计数器 00 和 01

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~3	y = 4~7	y = 4~7
16 位定时器/事件计数器 00	√					
16 位定时器/事件计数器 01	—				√	

备注 √: 集成, —: 未集成

7.1 16 位定时器/事件计数器 00 和 01 的功能

16 位定时器/事件计数器 00 和 01[※] 具有以下功能。

(1) 间隔定时器

16 位定时器/事件计数器 00 和 01 以预置的时间间隔产生中断请求。

(2) 方波输出

16 位定时器/事件计数器 00 和 01 可以输出任选频率的方波。

(3) 外部事件计数器

16 位定时器/事件计数器 00 和 01 可以测量外部输入信号的脉冲数。

(4) 单脉冲输出

16 位定时器/事件计数器 00 和 01 可以输出任意脉冲宽度的单脉冲。

(5) PPG 输出

16 位定时器/事件计数器 00 和 01 可以输出矩形波, 矩形波的频率和输出宽度可以自由设置。

(6) 脉冲宽度测量

16 位定时器/事件计数器 00 和 01 可以测量外部输入信号的脉冲宽度。

7.2 16 位定时器/事件计数器 00 和 01 的配置

16 位定时器/事件计数器 00 和 01 包括以下硬件。


表 7-1. 16 位定时器/事件计数器 00 和 01 的配置

项目	配置
定时器/计数器	16 位定时器计数器 0n (TM0n)
寄存器	16 位定时器捕捉/比较寄存器 00n, 01n (CR00n, CR01n)
定时器输入	TI00n, TI01n 引脚
定时器输出	TO0n 引脚, 输出控制器
控制寄存器	16 位定时器模式控制寄存器 0n (TMC0n) 16 位定时器捕捉/比较控制寄存器 0n (CRC0n) 16 位定时器输出控制寄存器 0n (TOC0n) 预分频器模式寄存器 0n (PRM0n) 端口模式寄存器 0 (PM0) 端口寄存器 0 (P0)

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。


图 7-1 和 7-2 显示了框图。

图 7-1. 16 位定时器/事件计数器 00 的框图



(注意事项 1 ~ 3 在下页列出。)

图 7-2. 16 位定时器/事件计数器 01 的框图



- 注意事项**
1. P01 引脚不能同时使用作 TI010 的有效沿和定时器输出 (TO00)，P06 引脚不能同时用作 TI011 的有效沿和定时器输出 (TO01)。选择其中的任意功能。
 2. 如果把 16 位定时器模式控制寄存器 0n (TMC0n) 的第 3 位和第 2 位 (TMC0n3 和 TMC0n2) 清零和输入捕捉触发冲突，则捕捉数据不确定。
 3. 为了把捕捉模式变为比较模式，首先清零 TMC0n3 和 TMC0n2，然后再改变设置。捕捉值一直存在 CR00n 中直到器件复位。如果模式改变到比较模式，一定要设置一个比较值。


(1) 16 位定时器计数器 0n (TM0n)

TM0n 是 16 位只读寄存器，用于脉冲计数。
计数器随计数时钟的上升沿次数同步增加。

备注

n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-3 16 位定时器计数器 0n (TM0n)的格式



当 16 位定时器模式控制寄存器 0n (TMC0n)的第 3 和 2 位不是 00 时, 可通过读取 TM0n 来获取计数值。如果在 TMC0n3 和 TMC0n2 = 00 时读取 TM0n, 则获取的计数值为 0000H。
如出现以下情况, 计数值复位为 0000H。

- 复位信号的产生
- TMC0n3 和 TMC0n2 被清零
- 在 TI00n 引脚输入有效沿进入清零和启动模式下
- 在 TM0n 和 CR00n 相等时进入清零和启动模式下
- 在单脉冲输出模式下如果 OSPT0n 被设置为 1 或 TI00n 引脚输入有效沿时


注意事项 即使读取了 TM0n, 也不能通过 CR01n 捕捉到该值。

(2) 16 位定时器捕捉/比较寄存器 00n (CR00n) , 16 位定时器捕捉/比较寄存器 01n (CR01n)

CR00n 与 CR01n 是 16 位寄存器, 具有捕捉或比较功能(通过 CRC0n 进行选择)。
当定时器停止操作时(TMC0n3 与 TMC0n2 = 00), 修改 CR00n 的值。
如果已按指定方式对 CR01n 进行设置, 则在操作期间可以修改 CR01n。如需了解详细信息, 可参见 7.5.1 TM0n 操作期间重写 CR01n。
可按 16 位读写这些寄存器。
复位信号的产生可将这些寄存器设置为 0000H。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-4 16 位定时器捕捉/比较寄存器 00n (CR00n)的格式



(i) CR00n 用作比较寄存器

CR00n 的设置值与 16 位定时器计数器 0n (TM0n)的计数值频繁地相比较，如果相等将产生一个中断请求 (INTTM00n)。在 CR00n 被重写前一直保持这个值。


注意事项 在比较模式下时，即使输入捕捉触发，CR00n 也不会执行捕捉操作。

(ii) CR00n 用作捕捉寄存器

当输入捕捉触发时，TM0n 的计数值被捕捉到 CR00n。

可以使用 CRC0n 或 PRM0n 选择 TI00n 引脚的反向脉冲沿或 TI01n 引脚的有效沿作为捕捉触发。

图 7-5.16 16 位定时器捕捉/比较寄存器 01n (CR01n)的格式



(i) CR01n 用作比较寄存器

CR01n 的设置值与 16 位定时器计数器 0n (TM0n)的计数值频繁地相比较，如果相等将产生一个中断请求 (INTTM01n)。在 CR01n 被重写前一直保持这个值。

注意事项 在比较模式下时，即使输入捕捉触发，CR01n 也不会执行捕捉操作。

(ii) CR01n 用作捕捉寄存器

当输入捕捉触发时，TM0n 的计数值被捕捉到 CR01n。

可以选择 TI00n 引脚的有效沿作为捕捉触发。TI00n 有效沿由 PRM0n 来设置。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。


(iii) 当 CR00n 或 CR01n 用作比较寄存器时的设置范围

当 CR00n 或 CR01n 用作比较寄存器时，设置范围如下表所示。

操作	CR00n 寄存器设置范围	CR01n 寄存器设置范围
用作间隔定时器	0000H < N ≤ FFFFH	0000H [※] ≤ M ≤ FFFFH 一般地，该设置没有用。屏蔽相等中断信号 (INTTM01n)。
用作方波输出		
用作外部事件计数器		
在 TI00n 引脚有效沿输入进入清零&启动模式下	0000H [※] ≤ N ≤ FFFFH	0000H [※] ≤ M ≤ FFFFH
自由运行定时器		
用作 PPG 输出	M < N ≤ FFFFH	0000H [※] ≤ M < N
用作单脉冲输出	0000H [※] ≤ N ≤ FFFFH (N ≠ M)	0000H [※] ≤ M ≤ FFFFH (M ≠ N)



注 当设置为 0000H 时，一个相等中断在定时器工作后不会产生，定时器输出也不会变化，第一个相等时序的产生如下所示。相等中断在定时器计数器(TM0n 寄存器)从 0000H 变化到 0001H 时产生。

- 当定时器计数器由于溢出被清零时
- 当定时器计数器由于 TI00n 引脚有效沿输入清零时(当通过 TI00n 引脚有效沿输入进入清零&启动模式时)
- 当由于比较相等定时器计数器被清零时(当由 TM0n 和 CR00n 相等产生时 (CR00n ≠ 0000H, CR01n = 0000H)进入清零&启动模式时)



- 备注
1. N: CR00n 寄存器设置值, M: CR01n 寄存器设置值
 2. 如需了解 TMC0n3 和 TMC0n2 的详细资料，请参考 7.3 (1) 16 位定时器模式控制寄存器 0n (TMC0n)。
 3. n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

表 7-2. CR00n 和 CR01n 的捕捉操作

外部输入信号 捕获操作	TI00n 引脚输入 		TI01n 引脚输入 	
CR00n 的捕捉操作	CRC0n1 = 1 TI00n 引脚输入 (反相) 	设置 ES0n1 和 ES0n0 捕捉脉冲沿的位置	CRC0n1 bit = 0 TI01n pin input 	设置 ES1n1 和 ES1n0 捕捉脉冲沿的位置
		01: 上升 		01: 上升 
		00: 下降 		00: 下降 
		11: 双沿 (不能捕捉)		11: 双沿 
	中断信号	即使捕捉了计数值，也不产生 INTTM00n 信号。	中断信号	每当捕捉到计数值时产生 INTTM00n 信号。
CR01n 的捕捉操作	TI00n 引脚输入 ^注 	设置 ES0n1 和 ES0n0 捕捉脉冲沿的位置		
		01: 上升 		
		00: 下降 		
		11: 双沿 		
	中断信号	每当捕捉到计数值时产生 INTTM01n 信号。		

注 CRC0n1 位的设置不会对 CR01n 的捕捉操作产生影响。

注意事项 如果要使用输入到 TI00n 引脚的反向脉冲沿来捕捉 TM0n 的计数值，并存入 CR00n，则在捕捉了计数值后，不产生中断请求信号(INTTM00n)。如果在操作期间检测到 TI01n 的有效沿，则不执行捕捉操作，但会产生 INTTM00n 信号作为外部中断信号。当不使用外部中断时，可以屏蔽 INTTM00n 信号。

备注

1. CRC0n1: 参见 7.3 (2) 捕捉/比较控制寄存器 0n (CRC0n)
ES1n1, ES1n0, ES0n1, ES0n0: 参见 7.3 (4) 预分频器模式寄存器 0n (PRM0n)。
2. n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.3 控制 16 位定时器/事件计数器 00 和 01 的寄存器

控制 16 位定时器/事件计数器 00 和 01 的寄存器显示如下。

- 16 位定时器模式控制寄存器 0n (TMC0n)
- 捕捉/比较控制寄存器 0n (CRC0n)
- 16 位定时器输出控制寄存器 0n (TOC0n)
- 预分频器模式寄存器 0n (PRM0n)
- 端口模式寄存器 0 (PM0)
- 端口寄存器 0 (P0)

(1) 16 位定时器模式控制寄存器 0n (TMC0n)

TMC0n 是一个 8 位寄存器，用于设置 16 位定时器/事件计数器 0n 操作模式、TM0n 清零模式和输出时序，及溢出检测。

操作期间(当 TMC0n3 与 TMC0n2 不等于 00)禁止重写 TMC0n。当 TMC0n3 与 TMC0n2 清零(00) (停止操作)并且 OVF0n 也清零(0)时，可以修改它的值。

可以由 1 位或 8 位存储器操作指令设置 TMC0n。

复位信号的产生将 TMC0n 清零(00H)。

注意事项 当设置 TMC0n2 与 TMC0n3 为 0（操作停止模式）以外的值时，16 位定时器/事件计数器 0n（TM0n）开始计数。若要停止操作，则设置 TMC0n2 和 TMC0n3 为 00。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-6 16 位定时器模式控制寄存器 00 (TMC00)的格式

地址: FFBAH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	<0>
TMC00	0	0	0	0	TMC003	TMC002	TMC001	OVF00

TMC003	TMC002	允许 16 位定时器/事件计数器 00 的操作
0	0	禁止 16 位定时器/事件计数器 00 的操作。停止供应操作时钟。 清零 16 位定时器计数器 00(TM00)。
0	1	自由运行定时器模式
1	0	通过 TI000 引脚有效沿输入进入 [*] 清零&启动模式
1	1	TM00 和 CR000 相等时进入清零&启动模式

TMC001	反转定时器输出(TO00)的条件
0	• TM00 与 CR000 相等或 TM00 与 CR010 相等
1	• TM00 与 CR000 相等或 TM00 与 CR010 相等 • TI000 引脚有效沿的触发输入

OVF00	TM00 溢出标志
清零(0)	将 OVF00 清零(0)或 TMC003 与 TMC002 = 00
设置(1)	发生溢出
在所有操作模式下(自由运行定时器模式、清零&启动模式(通过 TI000 引脚有效沿输入进入)和清零&启动模式(在 TM00 与 CR000 相等时进入))当 TM00 的值由 FFFFH 变为 0000H 时, OVF00 标志位将被设置为 1。 也可以将 1 写入 OVF00 进行设置。	

注 通过预分频器模式寄存器 00 (PRM00)的第 5 和 4 位(ES001, ES000)设置 TI000 引脚的有效沿。

图 7-7 16 位定时器模式控制寄存器 01 (TMC01)的格式

地址: FFB6H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	<0>
TMC01	0	0	0	0	TMC013	TMC012	TMC011	OVF01

TMC013	TMC012	允许 16 位定时器/事件计数器 01 的操作
0	0	禁止 16 位定时器/事件计数器 01 的操作。停止供应操作时钟。 清零 16 位定时器计数器 01(TM01)。
0	1	自由运行定时器模式
1	0	通过 TI001 引脚有效沿输入 ^注 进入清零&启动模式
1	1	TM01 与 CR001 相等时进入清零&启动模式

TMC011	反转定时器输出 (TO01)的条件
0	• TM01 与 CR001 相等或 TM01 与 CR011 相等
1	• TM01 与 CR001 相等或 TM01 与 CR011 相等 • TI001 脉冲有效沿的触发输入

OVF01	TM01 溢出标志
清零 (0)	将 OVF01 清零(0)或 TMC013 与 TMC012 = 00
设置 (1)	发生溢出

在所有操作模式下(自由运行定时器模式、清零&启动模式(通过 TI001 引脚有效沿输入进入)和清零&启动模式(在 TM01 与 CR001 相等时进入))当 TM01 的值由 FFFFH 变为 0000H 时, OVF01 标志位将被设置为 1。
也可以将 1 写入 OVF01 进行设置。

注 通过预分频器模式寄存器 01 (PRM01)的第 5 和 4 位(ES011, ES010)设置 TI001 引脚有效沿。

(2) 捕捉/比较控制寄存器 0n (CRC0n)

CRC0n 用于控制 CR00n 与 CR01n 的操作。

操作期间(TMC0n3 与 TMC0n2 不等于 00 时)禁止修改 CRC0n。

可以由 1 位或 8 位存储器操作指令设置 CRC0n。

复位信号的产生将 CRC0n 清零(00H)。

图 7-8. 捕捉/比较控制寄存器 00 (CRC00)的格式

地址: FFBCH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
CRC00	0	0	0	0	0	CRC002	CRC001	CRC000

CRC002	CR010 操作模式的选择
0	用作比较寄存器
1	用作捕捉寄存器

CRC001	CR000 捕捉触发选择
0	在 TI010 引脚的有效沿捕捉
1	在 TI000 引脚的有效沿反向*时捕捉
由 PRM00 设置 TI010 与 TI000 引脚的有效沿 如果在 CRC001=1 时将 ES001 和 ES000 设置为 11(两种脉冲沿), 则不能检测 TI000 引脚的有效沿	

CRC000	CR000 操作模式选择
0	用作比较寄存器
1	用作捕捉寄存器
如果 TMC003 与 TMC002 被设置为 11 (清零&启动模式(在 TM00 与 CR000 相等时进入)), 则必须将 CRC000 设置为 0	

注 当检测到 TI010 的有效沿时, 不执行捕捉操作, 但产生 INTTM000 信号作为外部中断信号。

注意事项 为确保捕捉操作正确执行, 捕捉触发需要的脉冲应大于两个计数时钟的时钟周期, 该计数时钟用预分频器模式寄存器 00 (PRM00)选择。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-9 CR01n 捕捉操作示例 (指定上升沿有效)




图 7-10 捕捉/比较控制寄存器 01 (CRC01) 的格式

地址：FFB8H 复位后：00H R/W

符号	7	6	5	4	3	2	1	0
CRC01	0	0	0	0	0	CRC012	CRC011	CRC010

CRC012	CR011 操作模式选择
0	用作比较寄存器
1	用作捕捉寄存器

CRC011	CR001 捕捉触发选择
0	在 TI011 引脚的有效沿捕捉
1	在 TI001 引脚的有效沿反向 [Ⓐ] 时捕捉
由 PRM01 设置 TI011 和 TI001 引脚的有效沿 如果 CRC011=1 时 ES011 和 ES010 被设置为 11(兼有两种脉冲沿)，则不能检测 TI001 引脚的有效沿。	

CRC010	CR001 操作模式选择
0	用作比较寄存器
1	用作捕捉寄存器
如果 TMC013 和 TMC012 被设置为 11(TM01 与 CR001 相等时进入清零&启动模式)，则必须设置 CRC010=0	

注 当从 TI011 引脚检测到有效沿时，不执行捕捉操作但会产生 INTTM001 信号作为外部中断信号。

注意事项 为确保捕捉操作能正确执行，捕捉触发需要的脉冲应大于两个计数时钟的时钟周期，该计数时钟用预分频模式寄存器 01(PRM01)选择 (参见图 7-9 CR01n 捕捉操作示例(指定上升沿有效))。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(3) 16 位定时器输出控制寄存器 0n (TOC0n)

TOC0n 是一个 8 位寄存器，用于控制 TO0n 引脚输出。

仅当 OSPT0n 操作时才能重写 TOC0n(当 TMC0n3 与 TMC0n2 不等于 00)。操作期间禁止重写其它位。

但可以在定时器操作期间对 TOC0n4 进行重写，作为重写 CR01n 的一种方法(参见 7.5.1 TM0n 操作期间 CR01n 的重写)。

可以由 1 位或 8 位存储器操作指令设置 TOC0n。

复位信号的产生将 TOC0n 清零(00H)。

注意事项 必须按以下步骤设置 TOC0n。

<1>设置 TOC0n4 与 TOC0n1 为 1。

<2>仅设置 TOE0n=1。

<3>设置 LVS0n 或 LVR0n 为 1。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-11 16 位定时器输出控制寄存器 00 (TOC00) 的格式

地址: FFB DH 复位后: 00H R/W

符号	7	<6>	<5>	4	<3>	<2>	1	<0>
TOC00	0	OSPT00	OSPE00	TOC004	LVS00	LVR00	TOC001	TOE00

OSPT00	通过软件进行单脉冲输出触发
0	—
1	单脉冲输出
该位的读取值总是为“0”。在所有模式下(单脉冲输出模式除外), 不要将该位设置为 1。如果该位为 1, 则将 TM00 清零并启动。	

OSPE00	单脉冲输出操作控制
0	连续脉冲输出模式
1	单脉冲输出
在自由运行定时器模式或清零&启动模式(通过 TI000 引脚有效沿输入进入)下, 单脉冲输出可以正确进行。在清零&启动模式(由 TM00 与 CR000 相等进入)下不能输出单脉冲。	

TOC004	CR010 与 TM00 相等时 TO00 引脚输出控制
0	禁止反转操作
1	允许反转操作
即使 TOC004 = 0, 也产生中断信号 (INTTM010)。	

LVS00	LVR00	TO00 引脚输出状态设置
0	0	无变化
0	1	TO00 引脚输出的初值为低电平 (将 TO00 引脚输出清零(0))
1	0	TO00 引脚输出的初值为高电平 (将 TO00 引脚输出设置为 1)
1	1	禁止设置
- LVS00 与 LVR00 可以用来设置 TO00 引脚输出电平的初值。如果不必设初值, 则将保持 LVS00 与 LVR00 为 00。 - 当 TOE00 = 1 时, 必须设置 LVS00 与 LVR00。 禁止同时将 LVS00、LVR00 和 TOE00 设置为 1。 - LVS00 与 LVR00 是触发位。通过将这两位设置为 1, 可以对 TO00 引脚输出电平的初值进行设置。即使将这两位清零(0), TO00 引脚的输出也不会受到影响。 - LVS00 与 LVR00 的读取值总是为 0。 - 如需了解 LVS00 与 LVR00 的设置, 参见 7.5.2 LVS0n 与 LVR0n 的设置。		

TOC001	CR000 与 TM00 相等时 TO00 引脚输出控制
0	禁止反转操作
1	允许反转操作
即使 TOC001 = 0, 也产生中断信号(INTTM000)	

TOE00	TO00 引脚输出控制
0	禁止输出 (TO00 引脚输出恒为低电平)
1	允许输出

图 7-12 16 位定时器输出控制寄存器 01 (TOC01) 的格式

地址: FFB9H 复位后: 00H R/W

符号	7	<6>	<5>	4	<3>	<2>	1	<0>
TOC01	0	OSPT01	OSPE01	TOC014	LVS01	LVR01	TOC011	TOE01

OSPT01	通过软件进行单脉冲输出触发
0	—
1	单脉冲输出
该位的读取值总是为“0”。在所有模式下(单脉冲输出模式除外), 不要将该位设置为 1。如果该位为 1, 则将 TM01 清零并启动。	

OSPE01	单脉冲输出操作控制
0	连续脉冲输出
1	单脉冲输出
在自由运行定时器模式或清零&启动模式(通过 TI001 引脚有效沿输入进入)下, 单脉冲输出可以正确进行。在清零&启动模式(由 TM01 与 CR001 相等进入)下不能输出单脉冲。	

TOC014	CR011 与 TM01 相等时 TO01 引脚输出控制
0	禁止反转操作
1	允许反转操作
即使 TOC014 = 0 也产生中断信号 (INTTM011)	

LVS01	LVR01	TO01 引脚输出状态的设置
0	0	无变化
0	1	TO01 引脚输出的初值为低电平 (将 TO01 引脚输出清零(0))
1	0	TO01 引脚输出的初值为高电平 (将 TO01 引脚输出设置为 1)
1	1	禁止设置
- LVS01 与 LVR01 可以用来设置 TO01 引脚输出电平的初值。如果不必设初值, 则将保持 LVS01 与 LVR01 为 00。 - 当 TOE01 = 1 时必须设置 LVS01 与 LVR01。 禁止同时设置 LVS01、LVR01 和 TOE01。 - LVS01 与 LVR01 是触发位。通过将这两位设置为 1, 可以对 TO01 引脚输出电平的初值进行设置。即使将这两位清零(0), TO01 引脚的输出也不会受到影响。 - LVS01 与 LVR01 的读取值总是为 0。 - 如需了解 LVS01 与 LVR01 的设置, 参见 7.5.2 LVS0n 与 LVR0n 的设置。		

TOC011	CR001 与 TM01 相等时 TO01 引脚输出控制
0	禁止反转操作
1	允许反转操作
即使 TOC011 = 0, 也产生中断信号 (INTTM001)	

TOE01	TO01 引脚输出控制
0	禁止输出 (TO01 引脚输出恒为低电平)
1	允许输出

(4) 预分频器模式寄存器 0n (PRM0n)

PRM0n 用于设置 16 位定时器计数器 0n(TM0n)的计数时钟以及 TI00n 与 TI01n 引脚输入的有效沿。

操作期间(当 TMC0n3 与 TMC0n2 不等于 00)禁止重写 PRM0n。

可由 1 位或 8 位存储器操作指令设置 PRM0n。

复位信号的产生将 PRM0n 清零(00H)。

注意事项 1. 当 PRM0n1 与 PRM0n0 为 11 时(指定 TI00n 引脚的有效沿作为计数时钟)，不要进行以下设置。

- 清零 & 启动模式(通过 TI00n 引脚有效沿进入)
 - 设置 TI00n 引脚作为捕捉触发
2. 如果在 TI00n 或 TI01n 引脚为高电平并且指定 TI00n 或 TI01n 引脚的有效沿为上升沿或兼有两种脉冲沿时允许 16 位定时器/事件计数器 0n 操作，TI00n 或 TI01n 引脚的高电平将被检测为上升沿。当 TI00n 或 TI01n 引脚被上拉时要注意。然而一旦定时器操作已经被停止然后再次允许时则不检测上升沿。
3. 对于 P01 引脚，TI010 的有效沿和定时器输出(TO00)不能同时使用，对于 P06 引脚，TI011 的有效沿和定时器输出(TO01)也不能同时使用。可以任选其一。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-13 预分频器模式寄存器 00 (PRM00) 的格式

地址: FFBBH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
PRM00	ES101	ES100	ES001	ES000	0	0	PRM001	PRM000

ES101	ES100	TI010 引脚有效沿选择
0	0	下降沿
0	1	上升沿
1	0	禁止设置
1	1	兼有上升沿和下降沿

ES001	ES000	TI000 引脚有效沿选择
0	0	下降沿
0	1	上升沿
1	0	禁止设置
1	1	兼有上升沿和下降沿

PRM001	PRM000	计数时钟选择 ^{※1}				
			f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	f _{PRS} ^{※2}	2 MHz	5 MHz	10 MHz	20 MHz
0	1	f _{PRS} /2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz
1	0	f _{PRS} /2 ⁸	7.81 kHz	19.53 kHz	39.06 kHz	78.12 kHz
1	1	TI000 有效沿 ^{※3, 4}				

- 注
- 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) (XSEL = 1)，那么 f_{PRS}的操作频率取决于电源电压。
 - V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz
 - 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0)，当 1.8 V ≤ V_{DD} < 2.7 V 时，禁止设置 PRM001 = PRM000 = 0 (计数时钟: f_{PRS})。
 - 从 TI000 引脚输入的外部时钟脉冲宽度要求大于内部时钟(f_{PRS})的两个周期宽度。
 - 当内部高速振荡时钟和高速系统时钟停止，且 CPU 使用副系统时钟或是处于 STOP 模式时，不要使用从 TI000 引脚输入的外部时钟来启动定时器操作。

备注 f_{PRS}: 外围硬件时钟频率

图 7-14. 预分频器模式寄存器 01 的格式(PRM01)

地址: FFB7H 复位后: 00H R/W

符号

7

6

5

4

3

2

1

0

PRM01

ES111	ES110	ES011	ES010	0	0	PRM011	PRM010

ES111	ES110	TI011 引脚有效沿选择
0	0	下降沿
0	1	上升沿
1	0	禁止设置
1	1	兼有上升沿和下降沿

ES011	ES010	TI001 引脚有效沿选择
0	0	下降沿
0	1	上升沿
1	0	禁止设置
1	1	兼有上升沿和下降沿

PRM011	PRM010	计数时钟选择 ^{※ 1}				
			f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	f _{PRS} ^{※ 2}	2 MHz	5 MHz	10 MHz	20 MHz
0	1	f _{PRS} /2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz
1	0	f _{PRS} /2 ⁶	31.25 kHz	78.125 kHz	156.25 kHz	312.5 kHz
1	1	TI001 有效沿 ^{† 註 3, 4}				

- 注 1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) (XSEL = 1), 那么 f_{PRS} 的操作频率取决于电源电压。
- V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz
2. 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0), 当 1.8 V ≤ V_{DD} < 2.7 V 时, 禁止设置 PRM001 = PRM000 = 0 (计数时钟: f_{PRS})。
3. 从 TI000 引脚输入的外部时钟脉冲宽度要求大于内部时钟(f_{PRS})的两个周期宽度。
4. 当内部高速振荡时钟和高速系统时钟停止, 且 CPU 使用副系统时钟或是处于 STOP 模式时, 不要使用从 TI000 引脚输入的外部时钟来启动定时器操作。

备注 f_{PRS}: 外围硬件时钟频率

(5) 端口模式寄存器 0 (PM0)

该寄存器按位设置端口 0 为输入/输出模式。

如果使用 P01/TO00/TI010 和 P06/TO01/TI011 引脚用于定时器输出，则需要将 PM01 和 PM06 以及 P01 与 P06 的输出锁存器清零。

如果使用 P00/TI000、P01/TO00/TI010、P05/TI001/ $\overline{\text{SSI11}}$ 和 P06/TO01/TI011 引脚用于定时器输入，则需要将 PM00、PM01、PM05 和 PM06 设置为 1，此时 P00、P01、P05 和 P06 的输出锁存器可以为 0 也可以为 1。

可由 1 位或 8 位存储器操作指令设置 PM0。

复位信号的产生将 PM0 设置为 FFH。

图 7-15. 端口模式寄存器 0 (PM0) 的格式



备注 上图所示代表了 78K0/KF2 系列产品的端口模式寄存器 0 的格式。如果想要了解其它系列产品的端口模式寄存器 0 的格式，参考 5.3 端口功能的控制寄存器中的(1) 端口模式寄存器(PMxx)

7.4 16 位定时器/事件计数器 00 和 01 的操作

7.4.1 间隔定时器的操作

如果 16 位定时器模式控制寄存器 (TMC0n) 的第 3 和 2 位(TMC0n3 和 TMC0n2)为 11 (清零&启动模式(在 TM0n 与 CR00n 相等时进入)), 则启动计数操作与计数时钟同步。

当之后的 TM0n 值与 CR00n 值相等时, 将 TM0n 清零(0000H)并产生一个相等中断信号(INTTM00n)。INTTM00n 信号允许 TM0n 作为间隔定时器操作。

- 备注
- 1. 如需了解 I/O 引脚的设置, 可参见 7.3 (5) 端口模式寄存器 0 (PM0)。
 - 2. 要了解如何允许 INTTM00n 中断, 参见第二十章 中断功能。

图 7-16 间隔定时器操作框图






图 7-17 间隔定时器操作的基本时序示例




- 备注
- n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 - n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-18 间隔定时器操作的寄存器设置示例


(a) 16 位定时器模式控制寄存器 0n (TMC0n)




(b) 捕捉/比较控制寄存器 0n (CRC0n)



(c) 16 位定时器输出控制寄存器 0n (TOC0n)



(d) 预分频器模式寄存器 0n (PRM0n)



(e) 16 位定时器计数器 0n (TM0n)

通过读取 TM0n，获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)

如果 CR00n=M，则间隔时间表示如下。

$$\bullet \text{间隔时间} = (M + 1) \times \text{计数时钟周期}$$


禁止将 CR00n 设置为 0000H。

(g) 16 位捕捉/比较寄存器 01n (CR01n)


通常 CR01n 不用作间隔定时器。但当 CR01n 的值与 TM0n 的值相等时，会产生比较相等中断(INTTM01n)。因此通过使用中断屏蔽标志(TMMK01n)屏蔽中断请求。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。


图 7-19. 间隔定时器软件处理示例



<1>计数操作开始流程



<2>计数操作停止流程



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.4.2 方波输出操作

当 16 位定时器/事件计数器 0n 用作间隔定时器时(参见 7.4.1)，通过将 16 位定时器输出控制寄存器 0n (TOC0n)设置为 03H，可以从 TO0n 引脚输出一个方波。

当 TMC0n3 与 TMC0n2 被设置为 11 时(计数清零&启动模式(在 TM0n 与 CR00n 相等时进入))，启动计数操作与计数时钟同步。

当之后 TM0n 的值与 CR00n 的值相等时，将 TM0n 清零(0000H)、产生中断信号(INTTM00n)并反转 TO0n 引脚的输出。反转的 TO0n 引脚输出以恒定的间隔允许 TO0n 输出一个方波。

- 备注**
1. 如需了解 I/O 引脚的设置，可参见 7.3 (5) 端口模式寄存器 0 (PM0)。
 2. 要了解如何允许 INTTM00n 信号中断，参见第二十章 中断功能。

图 7-20 方波输出操作框图






图 7-21 方波输出操作的基本时序示例




- 备注**
- n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
- n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-22 方波输出操作的寄存器设置示例


(a) 16 位定时器模式控制寄存器 0n (TMC0n)




(b) 捕捉/比较控制寄存器 0n (CRC0n)



(c) 16 位定时器输出控制寄存器 0n (TOC0n)



(d) 预分频器模式寄存器 0n (PRM0n)



(e) 16 位定时器计数器 0n (TM0n)

通过读取 TM0n，获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)

如果 CR00n=M，则间隔时间表示如下。

$$\bullet \text{方波频率} = 1 / [2 \times (M + 1) \times \text{计数时钟周期}]$$


禁止将 CR00n 设置为 0000H。

(g) 16 位捕捉/比较寄存器 01n (CR01n)


通常 CR01n 不用作方波输出。但当 CR01n 的值与 TM0n 的值相等时，会产生比较相等中断(INTTM01n)。因此，通过使用中断屏蔽标志(TMMK01n)屏蔽中断请求。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。


图 7-23. 方波输出软件处理示例



<1>计数操作开始流程



<2>计数操作停止流程



注 设置 TOC0n 时必须特别小心。如需了解详细信息，参见 7.3 (3) 16 位定时器输出控制寄存器 0n (TOC0n)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.4.3 外部事件计数器的操作

当预分频器模式寄存器 0n (PRM0n)的第 1 和 0 位(PRM0n1 和 PRM0n0)被设置为 11(使用 TI00n 引脚的有效沿计数)以及 16 位定时器模式控制寄存器 0n (TMC0n)的第 3 和 2 位(TMC0n3 和 TMC0n2)被设置为 11 时, 开始对外部事件输入的有效沿进行计数, 并产生用于指示 TM0n 和 CR00n 之间相等的相等中断信号(INTTM00n)。

如果要输入外部事件, 可以使用 TI00n 引脚。因此定时器/事件计数器不能用作清零&启动模式(通过 TI00n 引脚有效沿(TMC0n3 与 TMC0n2 = 10)进入)下的外部事件计数器。

INTTM00n 信号按下列时序产生。

- INTTM00n 信号产生时序 (第 2 次或之后产生)
= 外部事件输入的有效沿检测次数 × (CR00n 的设置值 + 1)


但在定时器/事件计数器开始操作后, 将按以下时序立即产生第 1 次相等中断。

- INTTM00n 信号产生时序 (仅在第 1 次产生)
=外部事件输入的有效沿检测次数×(CR00n 的设置值 + 2)

如果要检测有效沿, 则应在 fPRS 时钟周期内对输入到 TI00n 引脚的信号进行采样。在一个周期内检测到两次脉冲沿时才认为检测到有效沿, 这样可以消除一个窄脉冲宽度的噪音。

- 备注
1. 如需了解 I/O 引脚的设置, 参见 7.3(5) 端口模式寄存器 0 (PM0)。
 2. 要了解如何允许 INTTM00n 信号中断, 参见第二十章 中断功能。


图 7-24 外部事件计数器操作框图




- 备注
- n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
- n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-25 外部事件计数器模式下寄存器设置示例(1/2)


(a) 16 位定时器模式控制寄存器 0n (TMC0n)




(b) 捕捉/比较控制寄存器 0n (CRC0n)



(c) 16 位定时器输出控制寄存器 0n (TOC0n)



(d) 预分频器模式寄存器 0n (PRM0n)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-25 外部事件计数器模式下寄存器设置示例(2/2)

(e) 16 位定时器计数器 0n (TM0n)

通过读取 TM0n，获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)

如果 $M=CR00n$ ，则当外部事件数 $=(M + 1)$ 时产生中断信号(INTTM00n)。

禁止将 CR00n 设置为 0000H。


(g) 16 位捕捉/比较寄存器 01n (CR01n)

通常 CR01n 不用于外部事件计数器模式。但当 CR01n 的值与 TM0n 的值相等时会产生比较相等中断 (INTTM01n)。


因此，通过使用中断屏蔽标志(TMMK01n)屏蔽中断请求。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。


图 7-26 外部事件计数器模式下的软件处理示例



<1>计数操作开始流程



<2>计数操作停止流程



注 设置 TOC0n 时必须特别小心。如需了解详细信息，参见 7.3 (3) 16 位定时器输出控制寄存器 0n (TOC0n)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.4.4 清零&启动模式(通过 TI00n 引脚有效沿输入进入)下的操作

当 16 位定时器模式控制寄存器 0n (TMC0n) 的第 3 和 2 位(TMC0n3 和 TMC0n2)被设置为 10(清零&启动模式(通过 TI00n 引脚有效沿输入进入))并且向定时器/事件计数器提供计数时钟(由 PRM0n 设置)时, TM0n 开始计数。在计数操作期间, 如果检测到 TI00n 引脚的有效沿, 则将 TM0n 清零(0000H)并再次开始计数。如果没有检测到 TI00n 引脚的有效沿, 则 TM0n 溢出并继续计数。

可通过 TI00n 引脚的有效沿对 TM0n 清零。在操作开始后, 不会立即启动计数器。

CR00n 与 CR01n 可用作比较寄存器和捕捉寄存器。

(a) CR00n 与 CR01n 用作比较寄存器

当 TM0n 的值与 CR00n、CR01n 的值相等时, 产生信号 INTTM00n 与 INTTM01n。

(b) CR00n 与 CR01n 用作捕捉寄存器

当有效沿输入到 TI01n 引脚时(或者当反向的有效脉冲沿输入到 TI00n 引脚时), TM0n 的计数值被捕捉到 CR00n, 同时产生 INTTM00n 信号。

当有效沿输入到 TI00n 引脚时, TM0n 的计数值被捕捉到 CR01n, 同时产生 INTTM01n 信号。一旦捕捉了计数值, 计数器即被清零(0000H)。


注意事项 不要将 TI00n 引脚的有效沿(PRM0n1 与 PRM0n0 = 11)设置为计数时钟。当 PRM0n1 与 PRM0n0 = 11 时, 将 TM0n 清零。

备注 1. 如需了解 I/O 引脚的设置, 参见 7.3 (5) 端口模式寄存器 0 (PM0)。
2. 要了解如何允许 INTTM00n 信号中断, 参见第二十章 中断功能。

(1) 清零&启动模式(通过 TI00n 引脚有效沿输入进入)下的操作

(CR00n: 比较寄存器, CR01n: 比较寄存器)


图 7-27 清零&启动模式(通过 TI00n 引脚有效沿输入进入)的框图
(CR00n: 比较寄存器, CR01n: 比较寄存器)




备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-28 清零&启动模式(通过 TI00n 引脚有效沿输入进入)时序示例
(CR00n: 比较寄存器, CR01n: 比较寄存器)

(a) TOC0n = 13H, PRM0n = 10H, CRC0n, = 00H, TMC0n = 08H



(b) TOC0n = 13H, PRM0n = 10H, CRC0n, = 00H, TMC0n = 0AH



(a)与(b) 根据 16 位定时器模式控制寄存器 0n (TMC0n) 第 1 位(TMC0n1) 的设置不同有如下变化。

- (a) 当 TM0n 与比较寄存器相等时反转 TO0n 引脚的输出电平。
- (b) 当 TM0n 与比较寄存器相等或者检测到 TI00n 有效沿时反转 TO0n 引脚的输出电平。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(2) 清零&启动模式(通过 TI00n 引脚有效沿输入进入)下的操作
(CR00n: 比较寄存器, CR01n: 捕捉寄存器)

图 7-29 清零&启动模式(通过 TI00n 引脚有效沿输入进入)的框图
(CR00n: 比较寄存器, CR01n: 捕捉寄存器)





图 7-30 清零&启动模式(通过 TI00n 引脚有效沿输入进入)时序示例
(CR00n: 比较寄存器, CR01n: 捕捉寄存器) (1/2)

(a) TOC0n = 13H, PRM0n = 10H, CRC0n, = 04H, TMC0n = 08H, CR00n = 0001H




这是一个应用示例：当捕捉到计数值并清零时反转 TO0n 引脚的输出电平。
当检测到 TI00n 引脚的有效沿时捕捉计数值存入 CR01n 并将 TM0n 清零(0000H)。当 TM0n 的计数值=0001H 时，产生比较相等中断信号(INTTM00n)，并反转 TO0n 引脚的输出电平。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-30 清零&启动模式(通过 TI00n 引脚有效沿输入进入)时序示例
(CR00n: 比较寄存器, CR01n: 捕捉寄存器) (2/2)

(b) TOC0n = 13H, PRM0n = 10H, CRC0n, = 04H, TMC0n = 0AH, CR00n = 0003H




这是一个应用示例：当捕捉计数值并清零时从 TO0n 引脚输出 CR00n 设置的宽度(本例是 4 个时钟)。

当检测到 TI00n 引脚的有效沿时，捕捉计数值存入 CR01n、产生捕捉中断信号(INTTM01n)、将 TM0n 清零(0000H)并反转 TO0n 引脚的输出电平。当 TM0n 的计数值=0003H 时(已经计数 4 个时钟)，产生比较相等中断信号(INTTM00n)并反转 TO0n 引脚的输出电平。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(3) 清零&启动模式(通过 TI00n 引脚有效沿输入进入)的操作
(CR00n: 捕捉寄存器, CR01n: 比较寄存器)


图 7-31 清零&启动模式(通过 TI00n 引脚有效沿输入进入)的框图
(CR00n: 捕捉寄存器, CR01n: 比较寄存器)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-32 清零&启动模式(通过 TI00n 引脚有效沿输入进入) 时序示例
(CR00n: 捕捉寄存器, CR01n: 比较寄存器) (1/2)

(a) TOC0n = 13H, PRM0n = 10H, CRC0n, = 03H, TMC0n = 08H, CR01n = 0001H



这是一个应用示例：当捕捉计数值并清零时反转 TO0n 引脚的输出电平。


在检测到 TI00n 引脚的上升沿时将 TM0n 清零，而在检测到 TI00n 引脚的下降沿时，TM0n 的计数值被捕捉到 CR00n。

当捕捉/比较控制寄存器 0n (CRC0n) 的第 1 位(CRC0n1)=1 时，TM0n 的计数值被捕捉到 CR00n(在 TI00n 引脚输入信号的反向沿捕捉)，但不产生捕捉中断信号(INTTM00n)。然而当检测到 TI01n 引脚的有效沿时产生 INTTM00n 信号。如果不使用 INTTM00n 信号，则将其屏蔽。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。

n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-32 清零&启动模式(通过 TI00n 引脚有效沿输入进入) 时序示例
(CR00n: 捕捉寄存器, CR01n: 比较寄存器) (2/2)



这是一个应用示例：当捕捉计数值并清零时从 TO0n 引脚输出 CR01n 设置的宽度(本例是 4 个时钟)。


在检测到 TI00n 引脚的上升沿时将 TM0n 清零(0000H)，而在检测到 TI00n 引脚的下降沿时，TM0n 的计数值被捕捉到 CR00n。当 TI00n 引脚的上升沿被检测到或者 TM0n 的值和比较寄存器(CR01n)的值相等而引起 TM0n 被清零（0000H）时，TO0n 引脚的输出电平发生翻转。

当捕捉/比较控制寄存器 0n (CRC0n)的第 1 位(CRC0n1)=1 时，TM0n 的计数值被捕捉到 CR00n(在 TI00n 引脚输入信号的反向沿捕捉)，但不产生捕捉中断信号(INTTM00n)。然而当检测到 TI01n 引脚的有效沿时产生 INTTM00n 信号。如果不使用 INTTM00n 信号，则将其屏蔽。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(4) 清零&启动模式(通过 TI00n 引脚有效沿输入进入)下的操作
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器)


图 7-33 清零&启动模式(通过 TI00n 引脚有效沿输入进入)的框图
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器)



注 当使用检测 TI01n 引脚的有效沿时不能使用定时器输出(TO0n)。

图 7-34 清零&启动模式(通过 TI00n 引脚有效沿输入进入)时序示例
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器) (1/3)

(a) TOC0n = 13H, PRM0n = 30H, CRC0n = 05H, TMC0n = 0AH




这是一个应用示例：当检测到 TI00n 引脚的上升沿或下降沿时捕捉计数值存入 CR01n、将 TM0n 清零并反转 TO0n 引脚的输出。

在检测到 TI01n 引脚的脉冲沿时产生中断信号(INTTM00n)。如果不使用 INTTM00n 信号，则将其屏蔽。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-34 清零&启动模式(通过 TI00n 引脚有效沿输入进入)时序示例
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器) (2/3)




这是一个时序示例：当脉冲沿不输入到 TI00n 引脚时，检测到 TI01n 引脚的上升沿或下降沿时捕捉计数值存入 CR00n。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-34 清零&启动模式(通过 TI00n 引脚有效沿输入进入)时序示例
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器) (3/3)

(c) TOC0n = 13H, PRM0n = 00H, CRC0n = 07H, TMC0n = 0AH



这是一个应用示例：对输入到 TI00n 引脚的信号脉冲宽度进行测量。

通过设置 CRC0n，在 TI00n 引脚下降沿(也可以是上升沿)的反向沿捕捉计数值存入 CR00n，而在 TI00n 引脚下降沿存入 CR01n。

可以通过下列表达式计算输入脉冲的高电平和低电平宽度。

- 高电平宽度 = [CR01n 的值] - [CR00n 的值] × [计数时钟周期]
- 低电平宽度 = [CR00n 的值] × [计数时钟周期]


如果选择 TI00n 引脚脉冲的反向沿作为触发，捕捉计数值并存入 CR00n，则不会产生 INTTM00n 信号。在产生 INTTM01n 信号后立即读取 CR00n 和 CR01n，测量脉冲宽度。

但如果将预分频器模式寄存器 0n (PRM0n) 的第 6 和 5 位 (ES1n1 和 ES1n0) 指示的有效沿输入 TI01n 引脚，则不会捕捉计数值，但会产生 INTTM00n 信号。如果要测量 TI00n 引脚的脉冲宽度，在不使用 INTTM00n 信号时将其屏蔽。


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-35 在清零&启动模式(通过 TI00n 引脚有效沿输入进入)下寄存器设置示例(1/2)


(a) 16 位定时器模式控制寄存器 0n (TMC0n)



(b) 捕捉/比较控制寄存器 0n (CRC0n)



(c) 16 位定时器输出控制寄存器 0n (TOC0n)




注 当使用检测 TI01n 引脚有效沿时不能使用定时器输出(TO0n)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-35 在清零 & 启动模式(通过 TI00n 引脚有效沿输入进入)下寄存器设置示例(2/2)

(d) 预分频器模式寄存器 0n (PRM0n)



(e) 16 位定时器计数器 0n (TM0n)

通过读取 TM0n，获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)

当该寄存器用作比较寄存器并且当其值与 TM0n 的值相等时，产生中断信号 (INTTM00n)。但不将 TM0n 清零。

如果要将该寄存器用作捕捉寄存器，则应选择 TI00n 或 TI01n 引脚输入作为捕捉触发。当检测到捕捉触发的有效沿时，将 TM0n 的计数值存入 CR00n。

注：当使用检测 TI01n 引脚的有效沿时不能使用定时器输出(TO0n)。


(g) 16 位捕捉/比较寄存器 01n (CR01n)

当该寄存器用作比较寄存器并且当其值与 TM0n 的值相等时，产生中断信号 (INTTM01n)。但不将 TM0n 清零。

当该寄存器用作捕捉寄存器，则 TI00n 引脚输入作为捕捉触发。当检测到捕捉触发的有效沿时，将 TM0n 的计数值存入 CR01n。


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-36 清零&启动模式(通过 TI00n 引脚有效沿输入进入)下软件处理示例



<1>计数操作开始流程

<3>计数操作停止流程



<2>TM0n 寄存器清零&启动流程



注 设置 TOC0n 时必须特别小心。如需了解详细信息，可参见 7.3 (3) 16 位定时器输出控制寄存器 0n (TOC0n)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.4.5 自由运行定时器操作

当 16 位定时器模式控制寄存器 0n(TMC0n)的第 3 和 2 位(TMC0n3 与 TMC0n2)为 01(自由运行定时器模式)时, 16 位定时器/事件计数器 0n 连续计数并与计数时钟同步。当计数值上升到 FFFFH 时, 在下一个时钟将溢出标志(OVF0n)设置为 1、将 TM0n 清零(0000H)并继续计数。通过软件执行 CLR 指令将 OVF0n 清零(0)。

可以使用以下三种自由运行定时器操作。


- CR00n 和 CR01n 都用作比较寄存器。
- CR00n 与 CR01n 一个用作比较寄存器, 另一个用作捕捉寄存器。
- CR00n 和 CR01n 都用作捕捉寄存器。

备注 1. 如需了解 I/O 引脚的设置, 参见 7.3 (5) 端口模式寄存器 0 (PM0)。
2. 要了解如何允许 INTTM00n 信号中断, 可参见第二十章 中断功能。

(1) 自由运行定时器模式操作


(CR00n: 比较寄存器, CR01n: 比较寄存器)

图 7-37 自由运行定时器模式的框图
(CR00n: 比较寄存器, CR01n: 比较寄存器)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。


图 7-38 自由运行定时器模式时序示例
(CR00n: 比较寄存器, CR01n: 比较寄存器)



这是一个应用示例：两个比较寄存器自由运行定时器模式下使用。
每当 TM0n 的计数值与 CR00n 或 CR01n 的值相等时，反转 TO0n 引脚的输出电平。当计数值与寄存器值相等时，产生 INTTM00n 或 INTTM01n 信号。

(2) 自由运行定时器模式操作
(CR00n: 比较寄存器, CR01n: 捕捉寄存器)


图 7-39 自由运行定时器模式的框图
(CR00n: 比较寄存器, CR01n: 捕捉寄存器)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-40 自由运行定时器模式时序示例
(CR00n: 比较寄存器, CR01n: 捕捉寄存器)

• TOC0n = 13H, PRM0n = 10H, CRC0n = 04H, TMC0n = 04H




这是一个应用示例：在自由运行定时器模式下同时使用一个比较寄存器和一个捕捉寄存器。

在本例中每当 TM0n 的计数值与 CR00n（比较寄存器）的值相等时产生 INTTM00n 信号并反转 TO0n 引脚的输出电平。此外每当检测到 TI00n 引脚的有效沿时，产生 INTTM01n 信号，并捕捉 TM0n 的计数值存入 CR01n。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(3) 自由运行定时器模式操作
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器)


图 7-41 自由运行定时器模式的框图
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器)



- 备注**
1. 如果在自由运行定时器模式下，CR00n 与 CR01n 用作捕捉寄存器，则不反转 TO0n 引脚的输出电平。
但如果 16 位定时器模式控制寄存器 0n (TMC0n) 的第 1 位(TMC0n1)=1，则每次检测到 TI00n 引脚的有效沿时可以反转。
 2. n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-42 自由运行定时器模式时序示例
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器) (1/2)

(a) TOC0n = 13H, PRM0n = 50H, CRC0n = 05H, TMC0n = 04H




这是一个应用示例：自由运行定时器模式下，在各自触发信号的有效沿捕捉的计数值存入各自的捕捉寄存器中。当检测到 TI00n 引脚输入的有效沿时捕捉计数值并存入 CR01n，而当检测到 TI01n 引脚输入的有效沿时捕捉计数值并存入 CR00n。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-42 自由运行定时器模式时序示例
(CR00n: 捕捉寄存器, CR01n: 捕捉寄存器) (2/2)

(b) TOC0n = 13H, PRM0n = C0H, CRC0n = 05H, TMC0n = 04H




这是一个应用示例：自由运行定时器模式下，检测 TI01n 引脚的两种脉冲沿，计数值被捕捉到 CR00n。
当 CR00n 与 CR01n 都用作捕捉寄存器并且仅检测到 TI01n 引脚的有效沿时，计数值不能被捕捉到 CR01n。


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-43 自由运行定时器模式下寄存器设置示例(1/2)


(a) 16 位定时器模式控制寄存器 0n (TMC0n)



(b) 捕捉/比较控制寄存器 0n (CRC0n)




(c) 16 位定时器输出控制寄存器 0n (TOC0n)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-43 自由运行定时器模式下寄存器设置示例(2/2)

(d) 预分频器模式寄存器 0n (PRM0n)




(e) 16 位定时器计数器 0n (TM0n)
通过读取 TM0n，获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)
当该寄存器用作比较寄存器并且当其值与 TM0n 的计数值相等时，产生中断信号(INTTM00n)。但不对 TM0n 计数值清零。
若要用作捕捉寄存器，则应选择 TI00n 或 TI01n 引脚输入作为捕捉触发。当检测到捕捉触发的有效沿时，将 TM0n 的计数值存入 CR00n。


(g) 16 位捕捉/比较寄存器 01n (CR01n)
当该寄存器用作比较寄存器并且当其值与 TM0n 的计数值相等时，产生中断信号(INTTM01n)。但不对 TM0n 计数值清零。
当该寄存器用作捕捉寄存器时，将 TI00n 引脚输入作为捕捉触发。当检测到捕捉触发的有效沿时，将 TM0n 的计数值存入 CR01n。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。


图 7-44. 自由运行定时器模式下软件处理示例



<1>计数操作开始流程



<2>计数操作停止流程



注 要特别注意 TOC0n 的设置。如需了解详细信息，可参见 7.3 (3) 16 位定时器输出控制寄存器 0n (TOC0n)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.4.6 PPG 输出操作

当 16 位定时器模式控制寄存器 0n (TMC0n) 的第 3 和 2 位(TMC0n3 与 TMC0n2)=11 时(在 TM0n 与 CR00n 相等时清零&启动)，在由 CR00n 设置的周期内从 TO0n 引脚输出方波(具有通过 CR01n 预先设置的一个脉冲宽度)作为 PPG(可编程脉冲发生器)信号。


以下是作为 PPG 输出的脉冲的周期与占空比。

- 脉冲周期 = (CR00n 的设置值 + 1) × 计数时钟周期
- 占空比 = (CR01n 的设置值 + 1) / (CR00n 的设置值 + 1)

注意事项 若在操作期间修改占空比（CR01n 寄存器的值），可参阅 7.5.1 TM0n 操作期间 CR01n 的重写。

- 备注**
1. 如需了解 I/O 引脚的设置，可参见 7.3 (5) 端口模式寄存器 0 (PM0)。
 2. 要了解如何允许 INTTM00n 信号中断，参见第二十章 中断功能。


图 7-45 PPG 输出操作的框图




- 备注**
- n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
- n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-46 PPG 输出操作的寄存器设置示例(1/2)


(a) 16 位定时器模式控制寄存器 0n (TMC0n)




(b) 捕捉/比较控制寄存器 0n (CRC0n)



(c) 16 位定时器输出控制寄存器 0n (TOC0n)



(d) 预分频器模式寄存器 0n (PRM0n)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-46. PPG 输出操作的寄存器设置示例(2/2)

(e) 16 位定时器计数器 0n (TM0n)

通过读取 TM0n，获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)

当该寄存器的值与 TM0n 的计数值相等时，产生中断信号(INTTM00n)。但不将 TM0n 的计数值清零。


(g) 16 位捕捉/比较寄存器 01n (CR01n)

当该寄存器的值与 TM0n 的计数值相等时，产生中断信号(INTTM01n)。但不将 TM0n 的计数值清零。

注意事项 对 CR00n 与 CR01n 进行设置，以满足条件 $0000H < CR01n < CR00n \leq FFFFH$ 。


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-47 PPG 输出操作软件处理示例



<1>计数操作开始流程

<2>计数操作停止流程



注 必须特别注意 TOC0n 的设置。如需了解详细信息，可参见 7.3 (3) 16 位定时器输出控制寄存器 0n (TOC0n)。

备注

1. PPG 脉冲周期 = $(M + 1) \times$ 计数时钟周期
PPG 占空比 = $(N + 1) / (M + 1)$
2. n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.4.7 单脉冲输出操作


通过将 16 位定时器模式控制寄存器 0n (TMC0n) 的第 3 和 2 位(TMC0n3 与 TMC0n2)设置为 01 (自由运行定时器模式)或 10(清零&启动模式 (通过 TI00n 引脚有效沿进入)), 以及将 16 位定时器输出控制寄存器 0n (TOC0n)的第 5 位 (OSPE0n)设置为 1, 可以输出一个单脉冲。

当 TOC0n 的第 6 位(OSPT0n)=1 时或者在定时器操作期间将有效沿输入到 TI00n 引脚时, 触发 TM0n 的清零&启动, 并且从 TO0n 引脚只输出一 次反映 CR00n 与 CR01n 之间差距的脉冲。

- 注意事项
- 1. 当单脉冲输出时, 不要再次输入触发(设置 OSPT0n=1 或者检测 TI00n 引脚的有效沿)。在当前单脉冲输出完成后产生触发, 才可再次输出单脉冲。
 - 2. 如果要使用单脉冲输出触发(仅设置 OSPT0n=1), 则不要修改 TI00n 引脚或其复用功能端口引脚的电平。否则可能会产生异常输出的脉冲。

- 备注
- 1. 如需了解 I/O 引脚的设置, 可参见 7.3 (5) 端口模式寄存器 0 (PM0).
 - 2. 要了解如何允许 INTTM00n 信号中断, 可参见第二十章 中断功能。


图 7-48 单脉冲输出操作的框图




- 备注
- n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 - n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-49 单脉冲输出操作的寄存器设置示例(1/2)


(a) 16 位定时器模式控制寄存器 0n (TMC0n)




(b) 捕捉/比较控制寄存器 0n (CRC0n)



(c) 16 位定时器输出控制寄存器 0n (TOC0n)



(d) 预分频器模式寄存器 0n (PRM0n)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-49 单脉冲输出操作的寄存器设置示例(2/2)

(e) 16 位定时器计数器 0n (TM0n)

通过读取 TM0n，可获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)

当输出单脉冲时该寄存器用作比较寄存器。当 TM0n 的值与 CR00n 的值相等时，产生中断信号(INTTM00n)并反转 TO0n 引脚的输出电平。


(g) 16 位捕捉/比较寄存器 01n (CR01n)

当输出单脉冲时，该寄存器用作比较寄存器。当 TM0n 的值与 CR01n 的值相等时，产生中断信号(INTTM01n)并反转 TO0n 引脚的输出电平。

注意事项 不要为 CR0n0 与 CR0n1 设置相同的值。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-50 单脉冲输出操作软件处理示例(1/2)




- 从输入单脉冲触发信号到输出单脉冲的时间
= $(M + 1) \times$ 计数时钟周期
- 单脉冲输出活动电平宽度
= $(N - M) \times$ 计数时钟周期


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-50 单脉冲输出操作软件处理示例(2/2)


＜1＞计数操作开始流程



＜2＞单脉冲触发输入流程



＜3＞计数操作停止流程



注 必须特别注意 TOC0n 的设置。如需了解详细信息，可参见 7.3 (3) 16 位定时器输出控制寄存器 0n (TOC0n)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.4.8 脉冲宽度测量操作

TM0n 用于测量输入到 TI00n 与 TI01n 引脚的信号脉冲宽度。

可以通过在自由运行定时器模式下操作 16 位定时器/事件计数器 0n 以及通过同步使用 TI00n 引脚输入信号的脉冲沿重新启动定时器，来进行测量。

当产生中断时，读取捕捉寄存器的有效值，并测量脉冲宽度。检测 16 位定时器模式控制寄存器 0n (TMC0n) 的第 0 位(OVF0n)。如果该位被设置为 1，则由软件将其清零。

图 7-51. 脉冲宽度测量 (自由运行定时器模式) 的框图





图 7-52 脉冲宽度测量的框图
(清零&启动模式(通过 TI00n 引脚有效沿输入进入))



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

可以使用以下三种方法测量脉冲宽度。

- 通过使用 TI00n 与 TI01n 引脚的两个输入信号测量脉冲宽度(自由运行定时器模式)
- 通过使用 TI00n 引脚的一个输入信号测量脉冲宽度(自由运行定时器模式)
- 通过使用 TI00n 引脚的一个输入信号测量脉冲宽度(清零&启动模式(通过 TI00n 引脚有效沿输入进入))

备注 1. 如需了解 I/O 引脚的设置，可参见 7.3 (5) 端口模式寄存器 0 (PM0).
2. 要了解如何允许 INTTM00n 信号中断，可参见第二十章 中断功能。


(1) 通过使用 TI00n 与 TI01n 引脚的两个输入信号测量脉冲宽度 (自由运行定时器模式)

设置自由运行定时器模式(TMC0n3 与 TMC0n2 = 01)。当检测到 TI00n 引脚的有效沿时，TM0n 的计数值被捕捉到 CR01n。当检测到 TI01n 引脚的有效沿时，TM0n 的计数值被捕捉到 CR00n。规定检测 TI00n 与 TI01n 引脚的两种脉冲沿。

使用这种测量方法，要从每个输入信号的脉冲沿捕捉的计数值中减去预设值。因此要将先前捕捉的值事先存入一个单独的寄存器中。

如果产生溢出，则在当前捕捉值减去先前捕捉的值后计数值为负，并因此产生借位(将程序状态字(PSW)的第 0 位 (CY)置 1)。如果发生这种情况，可以忽略 CY 并将计算结果作为脉冲宽度。此外，将 16 位定时器模式控制寄存器 0n (TMC0n)的第 0 位(OVF0n)清零(0)。

图 7-53. 脉冲宽度测量时序示例(1)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(2) 通过使用 TI00n 引脚的一个输入信号测量脉冲宽度(自由运行模式)


设置自由运行定时器模式(TMC0n3 与 TMC0n2 = 01)。在 TI00n 引脚检测到反向的有效沿时, 将 TM0n 的计数值捕捉到 CR00n。当检测到 TI00n 引脚的有效沿时, 将 TM0n 的计数值捕捉到 CR01n。

使用这种测量方法, 在测量从一个脉冲沿到另一个脉冲沿的宽度时将数值存入分开的两个捕捉寄存器中。因此, 不必保存捕捉值。将两个捕捉寄存器的值相减, 可以计算高电平宽度、低电平宽度和周期。

如果产生溢出, 则当两个捕捉的计数值相减后结果为负, 并因此产生借位(将程序状态字(PSW)的第 0 位(CY)置 1)。如果发生这种情况, 可以忽略 CY 并将计算结果作为脉冲宽度。此外, 将 16 位定时器模式控制寄存器 0n (TMC0n)的第 0 位(OVF0n)清零(0)。

图 7-54. 脉冲宽度测量时序示例(2)

• TMC0n = 04H, PRM0n = 10H, CRC0n = 07H




备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(3) 通过使用 TI00n 引脚的一个输入信号测量脉冲宽度(清零&启动模式(通过 TI00n 引脚有效沿输入进入))

设置清零&启动模式(通过 TI00n 引脚有效沿进入)(TMC0n3 与 TMC0n2 = 10)。在 TI00n 引脚检测到反向的有效沿时，将 TM0n 的计数值捕捉到 CR00n。当检测到 TI00n 引脚的有效沿时，将 TM0n 的计数值捕捉到 CR01n，并将 TM0n 清零(0000H)。因此，如果 TM0n 没有溢出，则在 CR01n 中存入一个周期。如果产生溢出，则将 10000H 加上 CR01n 的值，结果作为一个周期。此外，将 16 位定时器模式控制寄存器 0n (TMC0n)的第 0 位(OVF0n)清零(0)。

图 7-55. 脉冲宽度测量时序示例(3)




- <1> 脉冲周期 = (10000H × OVF0n 位被设置为 1 的次数 + CR01n 的捕捉值) × 计数时钟周期
- <2> 高电平脉冲宽度 = (10000H × OVF0n 位被设置为 1 的次数 + CR00n 的捕捉值) × 计数时钟周期
- <3> 低电平脉冲宽度 = (脉冲周期 - 高电平脉冲宽度)

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。


n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-56. 脉冲宽度测量的寄存器设置示例(1/2)

(a) 16 位定时器模式控制寄存器 0n (TMC0n)




(b) 捕捉/比较控制寄存器 0n (CRC0n)



(c) 16 位定时器输出控制寄存器 0n (TOC0n)

OSPT0n	OSPE0n	TOC0n4	LVS0n	LVR0n	TOC0n1	TOE0n
0	0	0	0	0	0	0

(d) 预分频器模式寄存器 0n (PRM0n)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-56 脉冲宽度测量的寄存器设置示例(2/2)

(e) 16 位定时器计数器 0n (TM0n)

通过读取 TM0n，可获得计数值。

(f) 16 位捕捉/比较寄存器 00n (CR00n)

该寄存器用作捕捉寄存器。选择 TI00n 或 TI01n 引脚作为捕捉触发。当检测到指定脉冲沿的捕捉触发时，将 TM0n 的计数值存入 CR00n。


(g) 16 位捕捉/比较寄存器 01n (CR01n)

该寄存器用作捕捉寄存器。将 TI00n 引脚的输入信号用作捕捉触发。当检测到捕捉触发时，将 TM0n 的计数值存入 CR01n。


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-57. 脉冲宽度测量软件处理示例 (1/2)

(a) 自由运行定时器模式示例




(b) 清零&启动模式(通过 TI00n 引脚有效沿进入)示例




备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

图 7-57. 脉冲宽度测量软件处理示例(2/2)

<1>计数操作开始流程



<2>捕捉触发输入流程



<3>计数操作停止流程



注 当选择 TI00n 引脚输入的反向脉冲沿作为 CR00n 的有效沿时，不产生捕捉中断信号(INTTM00n)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.5 TM0n 的特殊用途

7.5.1 TM0n 操作期间重写 CR01n

原则上，在 TM0n 操作时(TMC0n3 与 TMC0n2 不等于 00)禁止重写 78K0/KE2 的 CR00n 与 CR01n(当它们用作比较寄存器时)的值。

但如果 CR01n 用于 PPG 输出且占空比已被修改(在 CR01n 的值与 TM0n 的值相等后修改 CR01n 的值。如果 CR01n 的值与 TM0n 的值相等前立即修改 CR01n，则可以会产生异常操作)，可以按下列过程修改 CR01n，即使 TM0n 正在操作。

修改 CR01n 值的过程

- <1> 禁止中断 INTTM01n (TMMK01n = 1)。
- <2> 当 TM0n 的值与 CR01n 的值相等时(TOC0n4 = 0)禁止反转定时器输出。
- <3> 修改 CR01n 的值
- <4> 等待一个 TM0n 计数时钟周期
- <5> 允许 TM0n 和 CR01n (TOC0n4 = 1) 相等时进行定时器输出反转操作。
- <6> 将 INTTM01n 的中断标志清零 (TMIF01n = 0)。
- <7> 允许中断 INTTM01n (TMMK01n = 0)。

备注 如需了解 TMIF01n 和 TMMK01n，可参见第二十章 中断功能。

7.5.2 LVS0n 和 LVR0n 的设置

(1) LVS0n 和 LVR0n 的使用

LVS0n 与 LVR0n 用于设置 TO0n 引脚输出的默认值并可以在不需要定时器操作时(TMC0n3 与 TMC0n2 = 00)对定时器输出进行反转。当不需要软件控制时将 LVS0n 与 LVR0n 清零(00) (默认值: 低电平输出)。

LVS0n	LVR0n	定时器输出状态
0	0	无变化 (低电平输出)
0	1	清零 (低电平输出)
1	0	设置 (高电平输出)
1	1	禁止设置


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。

n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(2) LVS0n 和 LVR0n 的设置

可按以下步骤设置 LVS0n 和 LVR0n。


图 7-58 LVS0n 和 LVR0n 设置流程示例



注意事项 必须按上述<1>、<2>和<3>步骤设置 LVS0n 和 LVR0n。

步骤<2>可以在<1>之后<3>之前执行。

图 7-59. LVR0n 和 LVS0n 时序示例



- <1> 当 LVS0n 与 LVR0n = 10 时将 TO0n 引脚输出变为高电平。
- <2> 当 LVS0n 与 LVR0n = 01 时将 TO0n 引脚输出变为低电平(如果 LVS0n 与 LVR0n 被清零(00)则引脚输出恒为高电平)。
- <3> 当 TMC0n3 与 TMC0n2=01、10 或 11 时定时器开始操作。由于在开始操作前 LVS0n 与 LVR0n 被设置为 10，所以 TO0n 引脚输出从高电平开始。定时器开始操作后，禁止对 LVS0n 与 LVR0n 进行设置，直至 TMC0n3 与 TMC0n2 = 00 (禁止定时器操作)。
- <4> 每当产生中断信号(INTTM00n)时，反转 TO0n 引脚的输出电平。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

7.6 16 位定时器/事件计数器 00 和 01 注意事项

(1) 16 位定时器/事件计数器 0n 每个通道的限制条件

表 7-3 显示了每个通道的限制条件。


表 7-3 16 位定时器/事件计数器 0n 每个通道的限制条件

操作	限制条件
用作间隔定时器	—
用作方波输出	
用作外部事件计数器	
用于清零&启动模式(通过 TI00n 引脚有效沿输入进入)	当使用检测 TI01n 引脚有效沿时, 禁止使用定时器输出(TO0n)。 TOC0n = 00H
用作自由运行定时器	—
用作 PPG 输出	$0000H \leq CP01n < CR00n \leq FFFFH$
用作单脉冲输出	禁止为 CR00n 和 CP01n 设置相同的值。
用于脉冲宽度测量	禁止使用定时器输出(TO0n)(TOC0n = 00H)

(2) 定时器启动误差

定时器启动后, 在产生相等信号之前可能发生将近一个时钟周期的误差。这是由于启动 TM0n 计数操作与计数脉冲不同步引起的。

图 7-60. TM0n 计数启动时序



(3) CR00n 与 CR01n 的设置 (清零&启动模式(TM0n 与 CR00n 相等时进入))


为 CR00n 与 CR01n 设置 0000H 以外的值 (当 TM0n 用作外部事件计数器时不能进行单脉冲计数)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(4) 捕捉寄存器数据保持时序

- (a) 在将有效沿输入到 $TI00n/TI01n$ 引脚并且检测到 $TI00n$ 引脚脉冲的反向沿(在读取 $CR00n/CR01n$ 时)时, $CR01n$ 执行捕捉操作但 $CR00n/CR01n$ 的读取值不确定。此时当检测到 $TI00n/TI01n$ 引脚的有效沿时产生中断信号($INTTM00n/INTTM01n$)(当检测到 $TI00n$ 引脚的反向脉冲沿时不产生中断信号)。
如果由于检测到 $TI00n/TI01n$ 引脚的有效沿而捕捉到计数值时, 则应在产生 $INTTM00n/INTTM01n$ 信号后读取 $CR00n/CR01n$ 的值。

图 7-61. 捕捉寄存器数据保持时序



- (b) 当 16 位定时器/事件计数器 0n 停止操作后, $CR00n$ 与 $CR01n$ 的值不确定。

(5) 有效沿的设置

当定时器停止操作时($TMC0n3$ 与 $TMC0n2 = 00$)设置 $TI00n$ 引脚的有效沿。使用 $ES0n0$ 与 $ES0n1$ 设置有效沿。

(6) 单脉冲的重新触发

必须确定在单脉冲输出模式下正在输出一个活动电平时, 没有触发产生。而且必须在输出当前活动电平后输入下一个触发。

备注 $n = 0$: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 $n = 0, 1$: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(7) OVF0n 标志的操作

(a) OVF0n 标志的设置 (1)

在以下情况下以及 TM0n 溢出时将 OVF0n 标志设置为 1。

选择清零&启动模式(在 TM0n 与 CR00n 相等时进入)。


↓

设置 CR00n = FFFFH。

↓

当 TM0n 与 CR00n 相等且 TM0n 从 FFFFH 变为 0000H 时 TM0n 被清零

图 7-62 OVF0n 标志操作时序



(b) OVF0n 标志清零

即使在 TM0n 溢出后下一个计数时钟被计数之前(TM0n 的值变为 0001H 之前)将 OVF0n 标志清零(0)，OVF0n 也会再次被设置为 1，并且对其清零是无效的。

(8) 单脉冲输出

在自由运行定时器模式下或者在清零&启动模式(通过 TI00n 引脚有效沿进入)下，单脉冲输出能正确操作。而在清零&启动模式(在 TM0n 与 CR00n 相等时进入)下不能输出单脉冲。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
 n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(9) 捕捉操作**(a) 当指定 TI00n 的有效沿作为计数时钟时**

当指定 TI00n 的有效沿作为计数时钟时，捕捉寄存器(指定 TI00n 作为触发)不能正确操作。

(b) 通过 TI01n 与 TI00n 引脚输入信号准确捕捉计数值的脉冲宽度

为了准确捕捉计数值，作为捕捉触发的 TI00n 与 TI01n 引脚的输入脉冲宽度必须大于两个计数时钟(由 PRM0n 选择)(参见图 7-9)。

(c) 中断信号的产生

在计数时钟的下降沿进行捕捉操作，但中断信号(INTTM00n 与 INTTM01n)则在下一个计数时钟的上升沿产生。(参见图 7-9)。

(d) 当 CRC0n1 (捕捉/比较控制寄存器 0n (CRC0n)的第 1 位)=1 时的注意事项

在 TI00n 引脚输入信号的反向沿将 TM0n 的计数值捕捉到 CR00n 时，捕捉到计数值后不产生中断信号(INTTM00n)。如果在此操作期间，从 TI01n 引脚检测到有效沿，则不执行捕捉操作但会产生中断信号(INTTM00n)作为外部中断信号。当不使用外部中断时屏蔽 INTTM00n 信号。

(10) 脉冲沿检测**(a) 复位后指定有效沿**

如果复位后 TI00n 或 TI01n 引脚处于高电平，且当指定上升沿或兼有两种脉冲沿作为 TI00n 或 TI01n 引脚的有效沿时，允许 16 位定时器/事件计数器 0n 的操作，则检测到 TI00n 或 TI01n 引脚的高电平作为上升沿。上拉 TI00n 或 TI01n 引脚时要特别注意。但如果操作停止之后又允许操作，则不检测上升沿。

(b) 采样时钟(用于消除噪音)

根据 TI00n 的有效沿是用作计数时钟还是用作捕捉触发，采样时钟(用于消除噪音)会发生变化。在前一种情况中采样时钟恒为 fPRS。而在后一种情况中则将由 PRM0n 选择的计数时钟用于采样。

当采样到 TI00n 引脚的输入信号并且在一个周期内两次检测到有效电平时，才认为检测到有效沿。因此可以消除窄脉冲宽度的噪音(参见图 7-9)。

(11) 定时器操作

无论 CPU 处于何种操作模式，当定时器停止操作时，不响应 TI00n/TI01n 引脚的输入信号。


备注

1. fPRS: 外围硬件时钟频率
2. n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

(12) 读取 16 位定时器计数器 0n (TM0n)

TM0n 可以在不停止技术操作的情况下读取计数值，因为进行读取时被捕获到缓存的计数值是固定的。但是，当读取操作发生在计数器计数增加之前时，缓存可能未被更新。这是因为缓存在计数器计数增加的时序条件下才会被更新。

图 7-63. 16 位定时器计数器 0n (TM0n)读取时序



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2, 78K0/KE2 系列中 flash 存储器容量低于 32 KB 的产品。
n = 0, 1: 78K0/KF2, 78K0/KE2 系列中 flash 存储器容量至少在 48 KB 的产品。

8.1 8 位定时器/事件计数器 50 和 51 的功能

78K0/Kx2 系列的所有微控制器产品都集成了 8 位定时器/时间计数器 50 和 51。
8 位定时器/时间计数器 50 和 51 具有以下功能。

- 间隔定时器
- 外部事件计数器
- 方波输出
- PWM 输出

8.2 8 位定时器/事件计数器 50 和 51 的配置

8 位定时器/事件计数器 50 和 51 包括以下硬件。

表 8-1. 8 位定时器/事件计数器 50 和 51 的配置

项目	配置
定时器寄存器	8 位定时器计数器 5n (TM5n)
寄存器	8 位定时器比较寄存器 5n (CR5n)
定时器输入	TI5n
定时器输出	TO5n
控制寄存器	定时器时钟选择寄存器 5n (TCL5n) 8 位定时器模式控制寄存器 5n (TMC5n) 端口模式寄存器 1 (PM1)或端口模式寄存器 3 (PM3) 端口寄存器 1 (P1)或端口寄存器 3 (P3)

图 8-1 与图 8-2 显示 8 位定时器/事件计数器 50 和 51 的框图。

图 8-1 8 位定时器/事件计数器 50 的框图





图 8-2 8 位定时器/事件计数器 51 的框图




- 注
1. 定时器输出 F/F
 2. PWM 输出 F/F

(1) 8 位定时器计数器 5n (TM5n)

TM5n 是一个 8 位寄存器，用于对计数脉冲进行计数，它是只读的。

该计数器的计数值随计数时钟的上升沿同步增加。

图 8-3. 8 位定时器计数器 5n (TM5n)的格式



在以下几种情况下将计数值清零(00H)。

<1> 产生复位信号

<2> TCE5n 清零

<3> 在 TM5n 与 CR5n 相等时清零和启动模式中，当 TM5n 与 CR5n 相等时。

(2) 8 位定时器比较寄存器 5n (CR5n)

可以由 8 位存储器操作指令对 CR5n 进行读写。


除了 PWM 模式外，CR5n 的值将与 8 位定时器计数器 5n(TM5n)的计数值频繁相比较，如果相等将产生中断请求(INTTM5n)。

在 PWM 模式下，TM5n 与 CR5n 的值相等时，TO5n 输出非有效电平，但不产生中断信号。

CR5n 的取值范围为: 00H ~ FFH。

复位信号的产生将 CR5n 清零(00H)。

图 8-4 8 位定时器比较寄存器 5n (CR5n)的格式



注意事项 1. 在 TM5n 与 CR5n (TMC5n6 = 0)相等时清零和启动模式下，不要将其它值写入 CR5n。

2. 在 PWM 模式中，以至少 3 个计数时钟(由 TCL5n 选择时钟)的间隔对 CR5n 进行重写。

备注 n = 0, 1

8.3 控制 8 位定时器/事件计数器 50 和 51 的寄存器

以下四种寄存器用于控制 8 位定时器/事件计数器 50 和 51。

- 定时器时钟选择寄存器 5n (TCL5n)
- 8 位定时器模式控制寄存器 5n (TMC5n)
- 端口模式寄存器 1 (PM1)或端口模式寄存器 3 (PM3)
- 端口寄存器 1 (P1)或端口寄存器 3 (P3)

(1) 定时器时钟选择寄存器 5n (TCL5n)

该寄存器设置 8 位定时器/事件计数器 5n 的计数时钟，和 TI5n 引脚输入的有效沿。

可由 1 位或 8 位存储器操作指令设置 TCL5n。

复位信号的产生将 TCL5n 清零(00H)。

备注 n = 0, 1

图 8-5. 定时器时钟选择寄存器 50 (TCL50) 的格式

地址: FF6AH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
TCL50	0	0	0	0	0	TCL502	TCL501	TCL500

TCL502	TCL501	TCL500	计数时钟选择 ^{注1}				
			f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz	
0	0	0	TI50 引脚下降沿 ^{注2}				
0	0	1	TI50 引脚上升沿 ^{注2}				
0	1	0	f _{PRS} ^{注3}	2 MHz	5 MHz	10 MHz	20 MHz
0	1	1	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz
1	0	0	f _{PRS} /2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz
1	0	1	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
1	1	0	f _{PRS} /2 ⁸	7.81 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	1	1	f _{PRS} /2 ¹³	0.24 kHz	0.61 kHz	1.22 kHz	2.44 kHz

- 注
1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) (XSEL = 1), f_{PRS} 的操作频率的变化取决于电源电压
 - V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz
 2. 当内部高速振荡时钟和高速系统时钟停止, 且 CPU 在副系统时钟下工作或处于 STOP 模式下, 不要在 TI50 引脚的外部时钟下启动定时器操作。
 3. 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0), 当 1.8 V ≤ V_{DD} < 2.7 V 禁止设置 TCL502, TCL501, TCL500 = 0, 1, 0 (计数时钟: f_{PRS})。

- 注意事项
1. 如果要向 TCL50 写入其它值, 则必须提前停止定时器操作。
 2. 必须将第 3~7 位清零。

备注 f_{PRS}: 外部设备时钟频率

图 8-6. 定时器时钟选择寄存器 51 (TCL51) 的格式

地址: FF8CH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
TCL51	0	0	0	0	0	TCL512	TCL511	TCL510

TCL512	TCL511	TCL510	计数时钟选择 ^{注 1}				
				f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	0	TI51 下降沿 ^{注 2}				
0	0	1	TI51 上升沿 ^{注 2}				
0	1	0	f _{PRS} ^{注 3}	2 MHz	5 MHz	10 MHz	20 MHz
0	1	1	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz
1	0	0	f _{PRS} /2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz
1	0	1	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
1	1	0	f _{PRS} /2 ⁸	7.81 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	1	1	f _{PRS} /2 ¹²	0.49 kHz	1.22 kHz	2.44 kHz	4.88 kHz

- 注
1.

如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) (XSEL = 1), the f_{PRS}的操作频率的变化取决于电源电压
 - V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz

2.

当内部高速振荡时钟和高速系统时钟停止, 且 CPU 在副系统时钟下工作或处于 STOP 模式下, 不要在 TI50 引脚的外部时钟下启动定时器操作。

3.

如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0), 当 1.8 V ≤ V_{DD} < 2.7 V 禁止设置 TCL512, TCL511, TCL510 = 0, 1, 0 (计数时钟: f_{PRS})。

- 注意事项
1.

如果要向 TCL51 写入其它值, 则必须提前停止定时器操作。

2.

必须将第 3~7 位清零。

备注

f_{PRS}: 外部设备时钟频率

(2) 8 位定时器模式控制寄存器 5n (TMC5n)

TMC5n 主要执行以下五种设置操作。

- <1> 8 位定时器计数器 5n (TM5n)计数操作控制
- <2> 8 位定时器计数器 5n (TM5n)操作模式选择
- <3> 定时器输出 F/F (flip flop 触发器)状态设置
- <4> 定时器 F/F 控制或 PWM(自由运行)模式中有效电平的选择
- <5> 定时器输出控制

可以由 1 位或 8 位存储器操作指令设置 TMC5n。

复位信号的产生将该寄存器清零(00H)。

备注 n = 0, 1

图 8-7. 8 位定时器模式控制寄存器 50 (TMC50)的格式

地址: FF6BH 复位后: 00H R/W[※]

符号	<7>	6	5	4	<3>	<2>	1	<0>
TMC50	TCE50	TMC506	0	0	LVS50	LVR50	TMC501	TOE50

TCE50	TM50 计数操作控制	
0	清零后, 禁止计数操作 (计数器停止操作)	
1	开始计数	

TMC506	TM50 操作模式选择	
0	TM50 与 CR50 相等时清零和启动模式	
1	PWM (自由运行)模式	

LVS50	LVR50	定时器输出 F/F 状态设置
0	0	无变化
0	1	定时器输出 F/F 复位(0) (TO50 默认输出: 低电平)
1	0	定时器输出 F/F 设置(1) (TO50 默认输出: 高电平)
1	1	禁止设置

TMC501	其他模式 (TMC506 = 0)	PWM 模式(TMC506 = 1)
	定时器 F/F 控制	有效电平选择
0	禁止反转操作	高电平有效
1	允许反转操作	低电平有效

TOE50	定时器输出控制
0	禁止输出 (TM50 输出为低电平)
1	允许输出

注 第 2 位和第 3 位为只写操作位。

(参见下页的注意事项和备注。)

图 8-8 8 位定时器模式控制寄存器 51 (TMC51) 的格式

地址: FF43H 复位后: 00H R/W ^注

符号	<7>	6	5	4	<3>	<2>	1	<0>
TMC51	TCE51	TMC516	0	0	LVS51	LVR51	TMC511	TOE51

TCE51	TM51 计数操作控制	
0	清零后禁止计数操作 (计数器停止操作)	
1	开始计数	

TMC516	TM51 操作模式选择	
0	TM51 与 CR51 相等时清零和启动模式	
1	PWM (自由运行)模式	

LVS51	LVR51	定时器输出 F/F 状态设置
0	0	无变化
0	1	定时器输出 F/F 复位 (0) (TO51 默认输出: 低电平)
1	0	定时器输出 F/F 设置 (1) (TO51 默认输出: 高电平)
1	1	禁止设置

TMC511	其他模式 (TMC516 = 0)	PWM 模式 (TMC516 = 1)
	定时器 F/F 控制	有效电平选择
0	禁止反转操作	高电平有效
1	允许反转操作	低电平有效

TOE51	定时器输出控制
0	禁止输出 (TM51 输出为低电平)
1	允许输出

注 第 2 位和第 3 位为只写操作位。

- 注意事项
1. 除 PWM 模式外, 对 LVS5n 与 LVR5n 的设置有效。

2. 按下列顺序执行<1>~ <4>, 注意不能同时执行。

<1> 设置 TMC5n1, TMC5n6:

操作模式设置

<2> 设置 TOE5n, 允许输出:

允许定时器输出

<3> 设置 LVS5n, LVR5n (见注意事项 1):

定时器 F/F 设置

<4> 设置 TCE5n
3. 当 TCE5n = 1 时, 禁止设置 TMC5n 的其他位。

- 备注
1. 在 PWM 模式中, 将 TCE5n 清零可禁止 PWM 输出。

2. 读取 LVS5n 与 LVR5n 时, 读取的值为 0。

3. 无论 TCE5n 取何值, TMC5n6、LVS5n、 LVR5n、 TMC5n1 和 TOE5n 的值都与 TO5n 引脚有关。

4. n = 0, 1

(3) 端口模式寄存器 1 和 3 (PM1, PM3)

这两个寄存器用于按位设置端口 1 和 3 的输入输出操作模式。

当 P17/TO50/TI50 和 P33/TO51/TI51/INTP4 引脚用于定时器输出时，将 PM17 和 PM33 以及 P17 与 P33 的输出锁存器清零。

当 P17/TO50/TI50 和 P33/TO51/TI51/INTP4 引脚用于定时器输入时，将 PM17 和 PM33 置 1，P17 与 P33 的输出锁存值可以为 0 也可以为 1。

可以由 1 位或 8 位存储器操作指令设置 PM1 和 PM3。

复位信号的产生将寄存器的内容设置为 FFH。

图 8-9. 端口模式寄存器 1 (PM1) 的格式

地址: FF21H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n 引脚 I/O 模式选择(n = 0~7)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

图 8-10. 端口模式寄存器 3 (PM3)的格式

地址: FF23H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM3	1	1	1	1	PM33	PM32	PM31	PM30

PM3n	P3n 引脚 I/O 模式选择(n = 0~3)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

8.4 定时器/事件计数器 50 和 51 的操作

8.4.1 用作间隔定时器

8 位定时器/事件计数器 5n 用作间隔定时器，可以在间隔时间内不断产生中断请求，该间隔时间由 8 位定时器比较寄存器 5n(CR5n)的预置值决定。

当 8 位定时器计数器 5n(TM5n)中的计数值与 CR5n 中的值相等时，将 TM5n 清零并继续计数，同时产生中断请求信号(INTTM5n)。

根据定时器时钟选择寄存器 5n(TCL5n)的第 0~2 位(TCL5n0 ~TCL5n2)选择 TM5n 的计数时钟。


设置

- <1> 设置寄存器
 - TCL5n: 设置计数时钟
 - CR5n: 比较值
 - TMC5n: 停止计数操作，选择 TM5n 与 CR5n 相等时清零和启动模式。
(TMC5n = 0000xxx0B, x = 不必考虑)
- <2> 将 TCE5n 置 1 后，开始计数。
- <3> 如果 TM5n 与 CR5n 值相等时，产生中断 INTTM5n (将 TM5n 清零(00H))。
- <4> 以相同的时间间隔重复产生 INTTM5n。
将 TCE5n 清零，停止计数操作。

注意事项 操作期间不要向 CR5n 写入其它值。

- 备注
- 1. 如需了解如何允许 INTTM5n 中断，请参见第二十章 中断功能。
 - 2. n = 0, 1


图 8-11. 间隔定时器操作的时序(1/2)




- 备注
- 间隔时间= (N + 1) × t
- N = 01H~FFH
- n = 0, 1

图 8-11. 间隔定时器操作的时序(2/2)

(b) 当 CR5n = 00H



(c) 当 CR5n = FFH



备注 n = 0, 1

8.4.2 用作外部事件计数器

外部事件计数器通过 8 位定时器计数器 5n (TM5n) 对输入到 TI5n 引脚的外部时钟脉冲计数。
TM5n 随输入的有效沿次数递增。有效沿由定时器时钟选择寄存器 5n (TCL5n) 规定，可以选择上升沿或下降沿。
当 TM5n 中的计数值与 8 位定时器比较寄存器 5n(CR5n)中的值相等时，将 TM5n 清零，并产生中断请求信号 (INTTM5n)。
一旦 TM5n 中的值与 CR5n 的值相等, 将产生 INTTM5n 中断请求。


设置

- <1> 设置寄存器
- 设置端口模式寄存器 (PM17 或 PM33)[※] 的值为 1。
 - TCL5n: 选择 TI5n 引脚输入脉冲沿
TI5n 引脚下降沿 → TCL5n = 00H
TI5n 引脚上升沿 → TCL5n = 01H
 - CR5n: 比较值
 - TMC5n:停止计数，选择 TM5n 与 CR5n 相等时清零和启动模式，禁止定时器 F/F 反转操作，禁止定时器输出。
(TMC5n = 00000000B)
- <2> 当 TCE5n = 1 时，开始对从 TI5n 引脚输入的脉冲计数。
- <3> 当 TM5n 与 CR5n 的值相等时，将产生 INTTM5n (TM5n 清零(00H))。
- <4> 在经过以上设置后，每当 TM5n 与 CR5n 的值相等时都会产生 INTTM5n 中断请求。

注 8 位定时器/事件计数器 50: PM17
8 位定时器/事件计数器 51: PM33

备注 如需了解如何允许 INTTM5n 中断，请参见第二十章 中断功能。

图 8-12. 外部事件计数器操作的时序 (规定上升沿有效)



备注 N = 00H~FFH
n = 0, 1

8.4.3 方波输出操作

以 8 位定时器比较寄存器 5n（CR5n）的预置值决定的间隔时间输出任选频率的方波。

通过将 8 位定时器模式控制寄存器 5n(TMC5n)的第 0 位(TOE5n)置 1，可以在规定的间隔时间内反转 TO5n 引脚输出的状态，该间隔时间由 8 位定时器比较寄存器 5n(CR5n)的预置值决定。这样，可以输出任选频率的方波(占空比=50%)。

设置

<1> 设置寄存器

- 端口输出锁存器 (P17 或 P33)[※] 和端口模式寄存器 (PM17 或 PM33)[※] 清零。
- TCL5n: 选择计数时钟
- CR5n: 比较值
- TMC5n: 停止计数，选择 TM5n 与 CR5n 相等时清零和启动模式

LVS5n	LVR5n	定时器输出 F/F 状态设置
0	1	定时器输出 F/F 清零(0) (TO50 引脚的默认输出值：低电平)
1	0	定时器输出 F/F 置 (1) (TO5n 引脚的默认输出值：高电平)

允许定时器输出

(TMC5n = 00001011B 或 00000111B)

<2> 一旦 TCE5n = 1，便开始计数。

<3> 通过 TM5n 与 CR5n 的相等，反转定时器输出 F/F。产生 INTTM5n 后，将 TM5n 清零(00H)。

<4> 在经过以上设置后，在相同间隔内反转定时器输出 F/F，并从 TO5n 输出方波。

频率如下。

$$\text{频率} = 1/2t (N + 1)$$

(N: 00H~FFH)

注 8 位定时器/事件计数器 50: P17, PM17


8 位定时器/事件计数器 51: P33, PM33

注意事项 操作期间不要向 CR5n 写入其它值。

备注 1. 如需了解如何允许 INTTM5n 中断，请参见第二十章 中断功能。

2. n = 0, 1

图 8-13. 方波输出操作的时序



注 由 8 位定时器模式控制寄存器 5n(TMC5n)的第 2、3 位(LVR5n, LVS5n)设置 TO5n 的初始值。

8.4.4 PWM 输出操作

当 8 位定时器模式控制寄存器 5n(TMC5n)的第 6 位(TMC5n6)置 1 时，8 位定时器/事件计数器 5n 作为 PWM 输出使用。

占空比由 8 位定时器比较寄存器 5n(CR5n)的值决定，并从 TO5n 引脚输出。

设置 CR5n 为 PWM 脉冲的有效电平宽度；可以由 TMC5n 的第 1 位(TMC5n1)选择有效电平。

由定时器时钟选择寄存器 5n(TCL5n)的第 0~2 位(TCL5n0~TCL5n2)选择计数时钟。

可以由 TMC5n 的第 0 位(TOE5n)决定 PWM 输出允许/禁止。

注意事项 在 PWM 模式中，当对 CR5n 进行重写时，需要至少 3 个计数时钟(该计数时钟由 TCL5n 选择)周期的写间隔。

备注 n = 0, 1

(1) PWM 输出的基本操作

设置

- <1> 设置寄存器
- 将端口输出锁存器 (P17 或 P33)[※] 和端口模式寄存器 (PM17 或 PM33)[※] 清零。
 - TCL5n: 选择计数时钟
 - CR5n: 比较值
 - TMC5n: 停止计数操作, 选择 PWM 模式
定时器输出 F/F 不改变。

TMC5n1	有效电平选择
0	高电平有效
1	低电平有效

允许定时器输出
(TMC5n = 01000001B 或 01000011B)

- <2> 当 TCE5n = 1 时, 计数开始。
TCE5n 清零可以停止计数操作。

注 8 位定时器/事件计数器 50: P17, PM17
8 位定时器/事件计数器 51: P33, PM33


PWM 输出操作

- <1> PWM 输出(从 TO5n 输出)一直输出非有效电平, 直至产生溢出。
- <2> 当发生溢出时, 输出有效电平。直至 CR5n 与 8 位定时器计数器 5n (TM5n) 的计数值相等时才停止输出有效电平。
- <3> 若 CR5n 与计数值相等, 将输出非有效电平直至溢出再次发生。
- <4> 重复 <2>和 <3>的操作, 直至计数停止。
- <5> 当 TCE5n=0 停止计数时, PWM 输出非有效电平。
需要了解时序的详细信息, 参见图 8-14 和 8-15。
周期、有效电平宽度和占空比如下。
- 周期 = $2^8 t$
 - 有效电平宽度 = Nt
 - 占空比 = $N/2^8$
- (N = 00H ~ FFH)


备注 n = 0, 1

图 8-14 PWM 输出操作的时序


(a) 基本操作 (有效电平 = H)



(b) CR5n = 00H



(c) CR5n = FFH




- 备注
- 图 8-14 (a)中的<1> ~ <3> 和 <5> 与 8.4.4 (1) PWM 输出基本操作的 PWM 输出操作中<1>~ <3> 和 <5>相对应。
 - $n = 0, 1$


(2) 当 CR5n 改变时的操作

图 8-15 改变 CR5n 时的操作时序

- (a) 在计数值为 FFH 时, 时钟上升沿出现之前, CR5n 的值由 N 变为 M
→ 改变后, 溢出时立即将值传送至 CR5n。



- (b) 在计数值为 FFH 时, 时钟上升沿出现之后, CR5n 的值由 N 变为 M
→ 当出现第 2 次溢出时将值传送至 CR5n。




注意事项 图 8-15<1>与<2>之间读取 CR5n 时, 读取的值与实际值不同(读取的值: M, CR5n 实际值: N)。

8.5 使用 8 位定时器/事件计数器 50 和 51 的注意事项

(1) 定时器启动误差

定时器启动后，在产生相等信号之前可能发生将近一个时钟周期的误差。
这是由于 8 位定时器计数器 50 和 51(TM50, TM51)的启动与计数时钟不同步引起的。


图 8-16 8 位定时器计数器 5n 启动的时序



(2) 读取 8 位定时器计数器 5n (TM5n)

TM5n 可以在不停止实际计数器的情况下进行读取操作，因为当进行读取时捕获到缓存的计数值时固定的。但是当读取操作发生在计数器计数增加之前时，缓存可能未被更新。这是由于缓存在计数器计数增加时序才会被更新。

图 8-17. 8 位定时器计数器 5n (TM5n)的读取时序



备注 n = 0, 1

第九章 8 位定时器 H0 和 H1

9.1 8 位定时器 H0 和 H1 的功能

78K0/Kx2 系列微控制器产品集成了 8 位定时器 H0 和 H1。
8 位定时器 H0 和 H1 的功能如下。

- 间隔定时器
- 方波输出
- PWM 输出模式
- 载波发生器模式 (仅用于 8 位定时器 H1)

9.2 8 位定时器 H0 和 H1 的配置

8 位定时器 H0 和 H1 包括以下硬件

表 9-1 8 位定时器 H0 和 H1 的配置

项目	配置
定时器寄存器	8 位定时器计数 Hn
寄存器	8 位定时器 H 比较寄存器 0n (CMP0n) 8 位定时器 H 比较寄存器 1n (CMP1n)
定时器输出	TOHn, 输出控制器
控制寄存器	8 位定时器 H 模式寄存器 n (TMHMDn) 8 位定时器 H 载波控制寄存器 1 (TMCYC1) 注 端口模式寄存器 1 (PM1) 端口寄存器 1 (P1)

注 仅用于 8 位定时器 H1

备注 n = 0, 1

图 9-1 和 9-2 为定时器框图。

图 9-1. 8 位定时器 H0 的框图






图 9-2 8 位定时器 H1 的框图



(1) 8 位定时器 H 比较寄存器 0n (CMP0n)

该寄存器可由 8 位存储器操作指令进行读写。该寄存器用于所有的定时器操作模式。
该寄存器不断地将 CMP0n 的值和 8 位定时器计数器 Hn 的计数值进行比较，并且当两个值相等时，产生一个中断请求信号 (INTTMHn) 并反转 TOHn 的输出。
当定时器停止时(TMHEn = 0)重写 CMP0n 的值。
复位信号的产生将该寄存器设置为 00H。

图 9-3 8 位定时器 H 比较寄存器 0n (CMP0n) 的格式




注意事项 CMP0n 在定时器计数操作期间不能被重写。CMP0n 在定时器计数操作期间可被刷新写入同一个值。

(2) 8 位定时器 H 比较寄存器 1n (CMP1n)

可由 8 位存储器操作指令读写该寄存器。该寄存器用于 PWM 输出模式和载波发生器模式。
在 PWM 输出模式中，该寄存器不断地将 CMP1n 的设置值和 8 位定时器计数器 Hn 的计数值进行比较，当两个值相等时，反转 TOHn 的输出。不产生中断请求信号。
在载波发生器模式中，CMP1n 寄存器不断地将 CMP1n 的设置值和 8 位定时器计数器 Hn 的计数值进行比较，如果两个值相等，则产生一个中断请求信号 (INTTMHn)。同时，计数值清零。
可以在定时器计数期间对 CMP1n 进行刷新（写入相同的值）重写。
如果在定时器操作期间重写 CMP1n 的值，则当定时器计数器的值和 CMP1n 以前的值相等时，锁存新的值并传输给 CMP1n，然后 CMP1n 的值用新值取代。如果计数值和 CMP1n 值的相等操作与 CMP1n 的写操作发生冲突，那么 CMP1n 的值将保持不变。
复位信号的产生对该寄存器清零(00H)。

图 9-4. 8 位定时器 H 比较寄存器 1n 的格式(CMP1n)



注意事项 在 PWM 输出模式和载波发生器模式下，当停止定时器计数操作(TMHEn = 0)后再启动定时器计数操作(TMHEn = 1)时，必须设置 CMP1n（即使对 CMP1n 设置相同的值也要再设置一次）。

备注 n = 0, 1

9.3 控制 8 位定时器 H0 和 H1 的寄存器

以下四个寄存器用于控制 8 位定时器 H0 和 H1。

- 8 位定时器 H 模式寄存器 n (TMHMDn)
- 8 位定时器 H 载波控制寄存器 1 (TMCYC1)^注
- 端口模式寄存器 1 (PM1)
- 端口寄存器 1 (P1)

注 仅用于 8 位定时器 H1

(1) 8 位定时器 H 模式寄存器 n (TMHMDn)

该寄存器用于控制定时器 H 的模式。

可以由 1 位或 8 位存储器操作指令设置该寄存器。

复位信号的产生对寄存器清零 (00H)。

备注 n = 0, 1

图 9-5 8 位定时器 H 模式寄存器 0 (TMHMD0) 的格式

地址: FF69H 复位后: 00H R/W

	<7>	6	5	4	3	2	<1>	<0>
TMHMD0	TMHE0	CKS02	CKS01	CKS00	TMMD01	TMMD00	TOLEV0	TOEN0

TMHE0	是否允许定时器操作
0	停止定时器计数操作 (计数器清零)
1	允许定时器计数 (由输入时钟启动计数操作)

CKS02	CKS01 ☐	CKS00 ☐	计数时钟选择 ^{注1}				
				f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	0	f _{PRS} ^{注2}	2 MHz	5 MHz	10 MHz	20 MHz
0	0	1	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz
0	1	0	f _{PRS} /2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz
0	1	1	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
1	0	0	f _{PRS} /2 ¹⁰	1.95 kHz	4.88 kHz	9.77 kHz	19.54 kHz
1	0	1	TM50 output ^{注3}				
其它情况			禁止设置				

TMMD01	TMMD00	定时器操作模式
0	0	间隔定时器模式
1	0	PWM 输出模式
其它情况		禁止设置

TOLEV0	定时器输出电平控制 (默认模式)
0	低电平
1	高电平

TOEN0	定时器输出控制
0	禁止输出
1	允许输出

- 注
- 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) (XSEL = 1), f_{PRS}的操作频率的变化取决于电源电压。
 - V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz
 - 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0), 当 1.8 V ≤ V_{DD} < 2.7 V 禁止设置 CKS02 = CKS01 = CKS00 = 0 (计数时钟: f_{PRS})。

注 3. 在选择 TM50 输出作为计数时钟时，应注意以下几点。

- TM50 和 CR50 的值相等时产生清零&启动模式（TMC506 = 0），
先启动 8 位定时器/事件计数器 50，然后允许定时器进行 F/F 反转操作（TMC501 = 1）
- PWM 模式（TMC506 = 1）
先启动 8 位定时器/事件计数器 50，然后设置计数时钟，使占空比= 50%

在任何模式中都不必将 TO50 作为定时器输出引脚(TOE50 = 1)。

- 注意事项**
1. 当 TMHE0=1 时，禁止设置 TMHMD0 的其他位。但是，TMHMD0 可被刷新（写入相同的值）。
 2. 在 PWM 输出模式中，当定时器停止计数后（TMHE0 = 0）再次启动计数操作时（TMHE0 = 1），必须设置 8 位定时器 H 比较寄存器 10（CMP10）的值（即使设置的是相同的值，也必须再次设置）。
 3. TOH0/P15 引脚的实际输出取决于 PM15 和 P15，除去 TOH0 输出。

备注

1. fPRS: 外围硬件时钟频率
2. TMC506: 8 位定时器模式控制寄存器 50（TMC50）的第 6 位
TMC50 的第 1 位

图 9-6 8 位定时器 H 模式寄存器 1（TMHMD1）的格式

地址：FF6CH 复位后： 00H R/W

	<7>	6	5	4	3	2	<1>	<0>
TMHMD1	TMHE1	CKS12	CKS11	CKS10	TMMD11	TMMD10	TOLEV1	TOEN1

TMHE1	是否允许定时器操作						
0	停止定时器计数操作（计数器清零）						
1	允许定时器计数（由输入时钟启动计数操作）						

CKS12	CKS11	CKS10	计数时钟选择 ^{注 1}				
	☐	☐		f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	0	f _{PRS} ^{注 2}	2 MHz	5 MHz	10 MHz	20 MHz
0	0	1	f _{PRS} /2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz
0	1	0	f _{PRS} /2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz
0	1	1	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
1	0	0	f _{PRS} /2 ¹²	0.49 kHz	1.22 kHz	2.44 kHz	4.88 kHz
1	0	1	f _{RL} /2 ⁷	1.88 kHz (TYP.)			
1	1	0	f _{RL} /2 ⁹	0.47 kHz (TYP.)			
1	1	1	f _{RL}	240 kHz (TYP.)			

TMMD11	TMMD10	定时器操作模式
0	0	间隔定时器模式
0	1	载波发生器模式
1	0	PWM 输出模式
1	1	禁止设置

TOLEV1	定时器输出电平控制（默认模式）
0	低电平
1	高电平

TOEN1	定时器输出控制
0	禁止输出
1	允许输出

注 1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) (XSEL = 1)， f_{PRS} 的操作频率的变化取决于电源电压。

- V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
- V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
- V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz

2. 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0)，当 1.8 V ≤ V_{DD} < 2.7 V 禁止设置 CKS12 = CKS11 = CKS10 = 0 (计数时钟: f_{PRS})。

- 注意事项
- 1. 当 **TMHE1=1** 时，禁止设置 **TMHMD1** 的其他位。但是，**TMHMD1** 可被刷新（写入相同的值）。
 - 2. 在 **PWM 输出模式**和**载波发生模式**中，当定时器停止计数后（**TMHE1=0**）再次启动计数器操作时（**TMHE1=1**），必须设置 8 位定时器 H 比较寄存器 11（**CMP11**）的值（即使设置的是相同的值，也必须再次设置）。
 - 3. 当使用载波发生器模式时，设置 **TMH1** 的计数时钟频率至少是 **TM51** 计数时钟频率的 6 倍。
 - 4. **TOH0/P15** 引脚的实际输出取决于 **PM15** 和 **P15**，除去 **TOH0** 输出。

- 备注
- 1. **fPRS**: 外围硬件时钟频率
 - 2. **fRL**: 内部低速振荡时钟频率

(2) 8 位定时器 H 载波控制寄存器 1（**TMCYC1**）

该寄存器用于控制 8 位定时器 **H1** 的遥控输出和载波脉冲输出状态。

可以由 1 位或 8 位存储器操作指令设置该寄存器。

复位信号的产生对寄存器清零（**00H**）。

图 9-7 8 位定时器 H 载波控制寄存器 1（**TMCYC1**）的格式

地址：**FF6DH** 复位后：**00H** R/W[#]

	7	6	5	4	3	2	1	<0>
TMCYC1	0	0	0	0	0	RMC1	NRZB1	NRZ1

RMC1	NRZB1	遥控输出
0	0	低电平输出
0	1	在 INTTM51 信号输入的上升沿高电平输出
1	0	低电平输出
1	1	在 INTTM51 信号输入的上升沿载波脉冲输出

NRZ1	载波脉冲输出状态标志
0	禁止载波输出状态（低电平状态）
1	允许载波输出状态 （ RMC1=1 : 载波脉冲输出， RMC1=0 : 高电平状态）

注 第 0 位只读。

注意事项 当 **TMHE=1** 时，禁止设置 **RMC1**。但是，**TMCYC1** 可被刷新（写入相同的值）。

(3) 端口模式寄存器 1 (PM1)

该寄存器按位设置端口 1 为输入输出操作模式。
在将 P15/TOH0 和 P16/TOH1/INTP5 引脚用于定时器输出时，需对 PM15 和 PM16 以及 P15 和 P16 的输出锁存器清零(0)。
可以由 1 位或 8 位存储器操作指令设置 PM1。
复位信号的产生将寄存器置 FFH。

图 9-8 端口模式寄存器 1 (PM1) 的格式

地址: FF21H 复位后: FFH R/W

符号

	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n 引脚 I/O 模式 选择(n = 0~7)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

9.4 8 位定时器 H0 和 H1 的操作

9.4.1 间隔定时器/方波输出操作

当 8 位定时器计数器 Hn 与比较寄存器 0n (CMP0n) 相等时，将产生中断请求信号 (INTTMHn) 并对 8 位定时器计数器 Hn 清零 (00H)。

在间隔定时器模式中不使用比较寄存器 1n (CMP1n)。即使 CMP1n 寄存器已赋值，也不会检测 8 位定时器计数器 Hn 与 CMP1n 寄存器的相等情况，所以不影响定时器的输出。


通过将定时器 H 模式寄存器 n (TMHMDn) 的第 0 位 (TOENn) 置 1，可以从 TOHn 输出任意频率的方波 (占空比 = 50%)。

设置

<1> 寄存器设置。

图 9-9 间隔定时器/方波输出操作期间的寄存器设置

(i) 设置定时器 H 模式寄存器 n (TMHMDn)



(ii) CMP0n 寄存器设置

如果 N 作为比较值，则时间间隔如下：

- 时间间隔 = (N + 1)/fCNT


<2> 当 TMHEn = 1 时，开始计数。

<3> 当 8 位定时器计数器 Hn 与 CMP0n 的值相等时，将产生 INTTMHn 信号，并对 8 位定时器计数器 Hn 清零 (00H)。

<4> 随后，以相同的间隔时间重复产生 INTTMHn 信号。若要停止计数操作，则将 TMHEn 清零(0)。

- 备注
1. 如需了解输出引脚的设置情况，参见 9.3 (3) 端口模式寄存器 1 (PM1)。
 2. 如需了解允许 INTTMHn 信号中断的情况，可参见第二十章 中断功能。
 3. n = 0, 1

图 9-10 间隔定时器/方波输出操作时序 (1/2)

(a) 基本操作 (当 $01H \leq CMP0n \leq FEH$ 时的操作)

<1> 通过将 $TMHEn$ 置 1，允许计数操作。一旦允许计数，则在不到 1 个时钟周期的时间内启动计数操作。


<2> 当 8 位定时器计数器 H_n 与 $CMP0n$ 寄存器的值相等时，将该定时器计数器清零并反转 $TOHn$ 的输出电平。此外在计数时钟的上升沿输出 $INTTMHn$ 信号。

<3> 在定时器 H_n 操作期间将 $TMHEn$ 位清零，设置 $INTTMHn$ 信号和 $TOHn$ 的输出为默认电平。如果在将 $TMHEn$ 位清零(0)前它们已经处于默认电平，则电平保持不变。


备注 $n = 0, 1$
 $01H \leq N \leq FEH$

图 9-10 间隔定时器/方波输出操作时序(2/2)

(b) 当 CMP0n = FFH 时的操作



(c) 当 CMP0n = 00H 时的操作



备注 n = 0, 1

9.4.2 PWM 输出操作

在 PWM 输出模式中，可以输出具有任意占空比和周期的脉冲。

8 位定时器比较寄存器 0n (CMP0n) 用于控制定时器输出 (TOHn) 的周期。禁止在定时器操作期间修改 CMP0n 寄存器的值。

8 位定时器比较寄存器 1n (CMP1n) 用于控制定时器输出 (TOHn) 的占空比。允许在定时器操作期间修改 CMP1n 寄存器的值。


PWM 输出模式中的操作如下所示。

在定时器开始计数后，当 8 位定时器计数器 Hn 与 CMP0n 寄存器的值相等时，反转 TOHn 的输出电平且清零 8 位定时器计数器 Hn。当 8 位定时器计数器 Hn 与 CMP1n 寄存器的值相等时，反转 TOHn 的输出电平。

设置

<1> 寄存器设置。

图 9-11 PWM 输出模式下的寄存器设置



- (ii) 设置寄存器 CMP0n
- 比较值(N): 周期设置
- (iii) 设置寄存器 CMP1n
- 比较值(M): 占空比设置

备注

1. n = 0, 1

2. $00H \leq \text{CMP1n (M)} < \text{CMP0n (N)} \leq \text{FFH}$

- <2> 当 TMHEn = 1 时，开始计数。
- <3> CMP0n 是在允许计数操作后首次被比较的比较寄存器。当 8 位定时器计数器 Hn 与 CMP0n 寄存器的值相等时，将 8 位定时器计数器 Hn 清零、产生中断请求信号 (INTTMHn)，并且反转 TOHn 输出电平。同时切换比较寄存器（与 8 位定时器比较的寄存器）：由 CMP0n 改为 CMP1n。
- <4> 当 8 位定时器计数器 Hn 与 CMP1n 寄存器相等时，反转 TOHn 输出电平，并切换比较寄存器（与 8 位定时器比较的寄存器）：由 CMP1n 改为 CMP0n。此时不对 8 位定时器计数器 Hn 清零，也不产生 INTTMHn 信号。

<5> 重复执行过程<3> 和 <4>, 可以获取具有任意占空比的脉冲。

<6> 若要停止计数操作, 则设置 $TMHE_n = 0$ 。

若 $CMP0_n$ 的值为 N 、 $CMP1_n$ 的值为 M , 计数时钟频率为 f_{CNT} , 则 PWM 脉冲的输出周期和占空比如下所示。

- PWM 脉冲输出周期 = $(N + 1)/f_{CNT}$
- 占空比 = $(M + 1)/(N + 1)$

注意事项 1. 可以在定时器计数操作时改变 $CMP1_n$ 的设置值。但从改变 $CMP1_n$ 寄存器的值到这个值被传输给寄存器需要经历三个操作时钟（通过 $TMHMD_n$ 寄存器的 $CKSn2$ 到 $CKSn0$ 位选择的时钟信号）

2. 在定时器计数操作停止后（ $TMHE_n=0$ ），再次启动定时器操作时（ $TMHE_n=1$ ）,必须对 $CMP1_n$ 进行设置（即使是设置相同的值，也必须重新设置 $CMP1_n$ 寄存器）

3. $CMP1_n$ 寄存器的设置值（ M ）和 $CMP0_n$ 寄存器的设置值（ N ）必须在以下范围内取值。


$$00H \leq CMP1_n (M) < CMP0_n (N) \leq FFH$$

备注 1. 如需了解输出引脚的设置, 参见 9.3 (3) 端口模式寄存器 1 (PM1)。

2. 要了解如何允许 $INTTMH_n$ 信号中断的情况, 可参见第二十章 中断功能。

3. $n = 0, 1$

图 9-12 PWM 输出模式下的操作时序(1/4)




- <1> 通过设置 $TMHn = 1$ ，允许计数操作。通过屏蔽一个计数时钟，启动 8 位定时器计数器 Hn 。此时， $TOHn$ 输出保持默认电平状态。
- <2> 当 8 位定时器计数器 Hn 与 $CMP0n$ 相等时将 $TOHn$ 的输出电平反转，对 8 位定时器计数器 Hn 清零，并输出 $INTTMHn$ 中断信号。
- <3> 当 8 位定时器计数器 Hn 与 $CMP1n$ 相等时，反转 $TOHn$ 的输出电平。而此时并不对 8 位定时器计数器 Hn 清零，也不输出 $INTTMHn$ 中断信号。
- <4> 在定时器 Hn 操作期间若将 $TMHn$ 位清零，可以设置 $INTTMHn$ 信号和 $TOHn$ 输出电平为默认值。


备注 $n = 0, 1$

图 9-12 PWM 输出模式下的操作时序(2/4)

(b) 当 CMP0n = FFH, CMP1n = 00H 时的操作




(c) 当 CMP0n = FFH, CMP1n = FEH 时的操作



备注 n = 0, 1

图 9-12 PWM 输出模式下的操作时序(3/4)


(d) 当 CMP0n = 01H, CMP1n = 00H 时的操作



备注 n = 0, 1

图 9-12 PWM 输出模式下的操作时序(4/4)

(e) 修改 CMP1n 的时序(CMP1n = 02H → 03H, CMP0n = A5H)



- <1> 通过设置 TMHEn = 1 允许计数操作。通过屏蔽 1 个计数时钟，启动 8 位定时器计数器 Hn。此时 TOHn 输出保持默认电平状态。
- <2> 在定时器计数器操作期间可以修改 CMP1n 的值。修改操作与计数时钟不同步。
- <3> 当 8 位定时器计数器 Hn 与 CMP0n 的值相等时，将 8 位定时器计数器 Hn 的值清零、反转 TOHn 输出电平，并输出 INTTMHn 信号。
- <4> 如果 CMP1n 的值被修改，则修改后的值被锁存，且不传送到寄存器。当 8 位定时器计数器 Hn 的值与修改前 CMP1n 寄存器的值相等时，则将值传送到 CMP1n，这样 CMP1n 的值就被修改了（<2>）。
- 但从 CMP1n 的值被修改到将值传送到寄存器至少需要 3 个计数时钟。如果在 3 个计数时钟内产生一个相等信号，则不能将修改后的值传送到寄存器。
- <5> 当 8 位定时器计数器 Hn 的值与修改后的 CMP1n 的值相等时，反转 TOHn 输出电平。此时不对 8 位定时器计数器 Hn 清零，也不产生 INTTMHn 信号。
- <6> 在定时器 Hn 操作期间若将 TMHEn 位清零，可以设置 INTTMHn 信号和使 TOHn 输出电平为默认值。

备注 n = 0, 1

9.4.3 载波发生器操作（仅用于 8 位定时器 H1）

在载波发生器模式中 8 位定时器 H1 用于产生红外遥控器的载波信号，8 位定时器/事件计数器 51 用于红外遥控信号的产生（计时）

以 8 位定时器/事件计数器 51 设置的周期输出载波时钟。该载波时钟由 8 位定时器 H1 产生。

在载波发生器模式中，8 位定时器 H1 载波脉冲由 8 位定时器/事件计数器 51 控制输出，并从 TOH1 输出。

(1) 载波的发生

在载波发生器模式中，8 位定时器 H 比较寄存器 01（CMP01）产生低电平宽度的载波脉冲波形，而 8 位定时器 H 比较寄存器 11（CMP11）产生高电平宽度的载波脉冲波形。

在 8 位定时器 H1 操作期间允许修改 CMP11，但禁止修改 CMP01。


(2) 载波输出控制

载波输出由 8 位定时器/事件计数器 51 的中断请求信号（INTTM51）和 8 位定时器 H 载波控制寄存器（TMCYC1）的 NRZB1 和 RMC1 位控制。输出之间的关系如下所示。

RMC1 位	NRZB1 位	输出
0	0	低电平输出
0	1	在 INTTM51 信号输入的上升沿的高电平输出
1	0	低电平输出
1	1	在 INTTM51 信号输入上升沿的载波脉冲输出

为了在计数操作期间控制载波脉冲输出，TMCYC1 寄存器的 NRZ1 和 NRZB1 位有 1 个主位和从位配置。NRZ1 位只读，而 NRZB1 位可读可写。INTTM51 信号与 8 位定时器 H1 计数时钟同步，且作为 INTTM5H1 信号输出。INTTM5H1 信号作为 NRZ1 位的数据传送信号，且 NRZB1 位的值被传送至 NRZ1 位。从 NRZB1 位传送至 NRZ1 位的时序如下所示。

图 9-13 传送时序



- <1> INTTM51 信号与 8 位定时器 H1 的计数时钟同步，并作为 INTTM5H1 信号输出。
- <2> 在 INTTM5H1 信号上升沿的第 2 个时钟处将 NRZB1 位的值传送至 NRZ1 位。
- <3> 在中断服务程序中将下一个值写入 NRZB1 位。该中断服务程序已由 INTTM5H1 中断启动或通过轮询中断请求标志检测到时序后启动。将下一次要计数的值写入 CR51 中。


- 注意事项**
1. NRZB1 位被重写后至少到第 2 个时钟时才能被再次重写，否则，从 NRZB1 位到 NRZ1 位的传送不能得到保证。
 2. 在载波发生器模式中使用 8 位定时器/事件计数器 51 时，在<1>时刻将产生中断。如果在其他模式中使用 8 位定时器/事件计数器 51，中断产生的时序则不相同。

备注 INTTM5H1 是一个中断信号而不是中断源。

设置

<1> 寄存器设置

图 9-14 在载波发生器模式下的寄存器设置



(ii) CMP01 寄存器设置

- 比较值

(iii) CMP11 寄存器设置

- 比较值

(iv) TMCYC1 寄存器设置

- RMC1 = 1 ... 遥控输出允许位
- NRZB1 = 0/1 ... 载波输出允许位

(v) TCL51 和 TMC51 寄存器设置

- 参见 8.3 控制 8 位定时器/事件计数器 50 和 51 的寄存器。

- <2> 当 TMHE1 = 1 时，8 位定时器 H1 开始计数。
- <3> 当 8 位定时器模式控制寄存器 51 (TMC51) 的 TCE51=1 时，8 位定时器/事件计数器 51 开始计数。
- <4> 允许计数后，第 1 个用于比较的比较寄存器是 CMP01。当 8 位定时器计数器 H1 的计数值与 CMP01 的值相等时，将产生 INTTMH1 信号，并对 8 位定时器计数器 H1 清零，而此时与 8 位定时器计数器比较的比较寄存器从 CMP01 被切换为 CMP11。
- <5> 当 8 位定时器计数器 H1 的计数值与 CMP11 寄存器的值相等时，将产生 INTTMH1 信号，并对 8 位定时器计数器 H1 清零，而此时与 8 位定时器计数器比较的比较寄存器从 CMP11 被切换为 CMP01。
- <6> 重复执行过程<4>和<5>，将产生 1 个载波时钟。
- <7> INTTM51 信号与 8 位定时器 H1 的计数时钟同步，并作为 INTTM5H1 信号输出。INTTM5H1 信号作为 NRZB1 位的数据传输信号，并将 NRZB1 位的值传送至 NRZ1 位。
- <8> 在中断服务程序中将下一个值写入 NRZB1 位。该中断服务程序已由 INTTM5H1 中断启动或通过轮询中断请求标志检测到时序后启动。将下一次要计数的值写入 CR51 中。
- <9> 当 NRZ1 位是高电平时，将从 TOH1 引脚输出载波时钟。

<10> 通过执行上述过程，可以获得任意形式的载波时钟。若要停止计数操作，可以将 TMHE1 清零。


如果 CMP01 的值为 N、CMP11 的值为 M、计数时钟频率为 f_{CNT} ，则载波时钟输出周期与占空比如下所示。

- 载波时钟输出周期 = $(N + M + 2)/f_{CNT}$
- 占空比 = 高电平宽度 / 载波时钟输出宽度 = $(M + 1) / (N + M + 2)$

- 注意事项**
1. 在定时器计数操作停止后（TMHE1=0），再启动定时器操作（TMHE1=1）时，必须设置 CMP11（即使是相同的值，也必须对 CMP11 重新设置）。
 2. 设置 TMH1 的计数时钟频率至少是 TM51 的计数时钟频率的 6 倍。
 3. CMP01 和 CMP11 的值必须在 01H 和 FFH 之间。
 4. 定时器计数期间可以改变 CMP11 寄存器的值。但是，从改变 CMP11 的值到将该值传输到寄存器需要三个操作时钟（由 TMHMD1 寄存器的 CKS12~CKS10 位选择的时钟信号）。
 5. 在计时操作开始前必须设置 RMC1。

- 备注**
1. 如需了解输出引脚的设置，参见 9.3 (3) 端口模式寄存器 1（PM1）。
 2. INTTMH1 中断信号的使用参见第二十章 中断功能。


图 9-15 载波发生器模式操作时序(1/3)

(a) 当 $CMP01 = N$, $CMP11 = N$ 时的操作

- <1> 当 $TMHE1 = 0$ 且 $TCE51 = 0$ 时，停止 8 位定时器计数器 H1 的操作。
- <2> 当 $TMHE1 = 1$ 时，8 位定时器计数器 H1 开始计数。此时载波时钟保持默认电平状态。
- <3> 当 8 位定时器计数器 H1 的计数值与 $CMP01$ 的值相等时，产生第 1 个 $INTTMH1$ 信号并反转载波时钟信号，同时与 8 位定时器计数器 H1 比较的比较寄存器从 $CMP01$ 切换为 $CMP11$ 。8 位定时器计数器 H1 的值被清零 (00H)。
- <4> 当 8 位定时器计数器 H1 的计数值与 $CMP11$ 的值相等时，产生 $INTTMH1$ 信号并反转载波时钟信号，同时与 8 位定时器计数器 H1 比较的比较寄存器从 $CMP11$ 切换为 $CMP01$ 。8 位定时器计数器 H1 的值被清零 (00H)。重复执行过程<3>和<4>，将产生 1 个载波时钟，且占空比恒为 50%。
- <5> 当 $INTTM51$ 信号产生时，它与 8 位定时器 H1 计数时钟同步，并作为 $INTTM5H1$ 信号输出。
- <6> $INTTM5H1$ 信号用作 $NRZB1$ 位的数据传输信号，并将 $NRZB1$ 位的值传送至 $NRZ1$ 位。
- <7> 设置 $NRZ1 = 0$ 时， $TOH1$ 输出低电平。

备注 $INTTM5H1$ 是中断信号而不是中断源。

图 9-15 载波发生器模式操作的时序 (2/3)


(b) 当 $CMP01 = N$, $CMP11 = M$ 时的操作

- <1> 当 $TMHE1 = 0$ 且 $TCE51 = 0$ 时, 停止 8 位定时器计数器 H1 的操作。
- <2> 当 $TMHE1 = 1$ 时, 8 位定时器计数器 H1 开始计数。此时载波时钟保持默认电平状态。
- <3> 当 8 位定时器计数器 H1 的计数值与 $CMP01$ 的值相等时, 产生第 1 个 $INTTMH1$ 信号并反转载波时钟信号, 同时与 8 位定时器计数器 H1 比较的比较寄存器从 $CMP01$ 切换为 $CMP11$ 。8 位定时器计数器 H1 的值被清零 ($00H$)。
- <4> 当 8 位定时器计数器 H1 的计数值与 $CMP11$ 的值相等时, 产生 $INTTMH1$ 信号并反转载波时钟信号, 同时与 8 位定时器计数器 H1 比较的比较寄存器从 $CMP11$ 切换为 $CMP01$ 。8 位定时器计数器 H1 的值被清零 ($00H$)。重复执行过程<3>和<4>, 将产生 1 个载波时钟, 且占空比不等于 50%。
- <5> 当 $INTTM51$ 信号产生时, 它与 8 位定时器 H1 计数时钟同步, 并作为 $INTTM5H1$ 信号输出。
- <6> 若 $NRZ1=1$, 在载波时钟的第 1 个上升沿处输出 1 个载波信号。
- <7> 当 $NRZ1 = 0$ 时, $TOH1$ 输出保持高电平状态, 在载波时钟为高电平时 (在过程<6>和<7>中, 保证载波时钟波形的高电平宽度) 不会转变为低电平。

备注 $INTTM5H1$ 是中断信号而不是中断源。

图 9-15 载波发生器模式操作的时序 (3/3)

(c) 当 CMP11 改变时的操作



- <1> 当 $TMHE1 = 1$ 时，8 位定时器 H1 开始计数。此时载波时钟保持默认电平状态。
- <2> 当 8 位定时器计数器 H1 的计数值与 CMP01 的值相等时，输出 INTTMH1 信号、反转载波信号，并将定时器计数器清零(00H)。同时与 8 位定时器计数器 H1 比较的比较寄存器从 CMP01 切换为 CMP11。
- <3> CMP11 与计数时钟不同步，在 8 位定时器 H1 操作期间可以修改 CMP11 的值，但修改后的新值 (L) 被锁存。当 8 位定时器计数器 H1 的计数值与 CMP11 修改前的值 (M) 相等 (<3>') 时，修改 CMP11 的值 (<3>')。
- 但从改变 CMP11 的值到将该值传送到寄存器需要 3 个计数时钟。即使在 3 个计数时钟内产生相等信号，新值不会被传送到寄存器
- <4> 当 8 位定时器计数器 H1 的计数值与 CMP11 修改前的值 (M) 相等时，输出 INTTMH1 信号、反转载波信号，并将定时器计数器清零(00H)。同时与 8 位定时器计数器 H1 比较的比较寄存器从 CMP11 切换为 CMP01。
- <5> 由修改后的值 (L) 确定 8 位定时器计数器 H1 的计数值与 CMP11 的值再次相等时的时序。

第十章 钟表定时器

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)	78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~7	y = 4~7
钟表定时器	—	√			

备注 √: 集成, —: 未集成

10.1 钟表定时器的功能


钟表定时器有以下功能。

- 钟表定时器
- 间隔定时器

钟表定时器和间隔定时器可以同时使用。

图 10-1 为钟表定时器框图。

图 10-1 钟表定时器框图



备注 fPRS: 外部硬件时钟频率
fSUB: 副系统时钟频率
fW: 钟表定时器时钟频率 (fPRS/2⁷ 或 fSUB)
fWX: fW 或 fW/2⁹

(1) 钟表定时器

当使用外部硬件时钟或副系统时钟时，以预设的时间间隔产生中断请求信号(INTWT)。

表 10-1. 钟表定时器中断时间

中断时间	操作频率 $f_{SUB} =$ 32.768 kHz	操作频率 $f_{PRS} = 2$ MHz	操作频率 $f_{PRS} = 5$ MHz	操作频率 $f_{PRS} = 10$ MHz	操作频率 $f_{PRS} = 20$ MHz
$2^4/f_W$	488 μs	1.02 ms	410 μs	205 μs	102 μs
$2^5/f_W$	977 μs	2.05 ms	819 μs	410 μs	205 μs
$2^{13}/f_W$	0.25 s	0.52 s	0.210 s	0.105 s	52.5 ms
$2^{14}/f_W$	0.5 s	1.05 s	0.419 s	0.210 s	0.105 s

备注 f_{PRS} : 外部硬件时钟频率
 f_{SUB} : 副系统时钟频率
 f_W : 钟表定时器 时钟频率 ($f_{PRS}/2^7$ 或 f_{SUB})

(2) 间隔定时器

以预设的时间间隔产生中断请求信号(INTWTI)。

表 10-2. 间隔定时器间隔时间

间隔时间	操作频率 $f_{SUB} =$ 32.768 kHz	操作频率 $f_{PRS} = 2$ MHz	操作频率 $f_{PRS} = 5$ MHz	操作频率 $f_{PRS} = 10$ MHz	操作频率 $f_{PRS} = 20$ MHz
$2^4/f_W$	488 μs	1.02 ms	410 μs	205 μs	102 μs
$2^5/f_W$	977 μs	2.05 ms	820 μs	410 μs	205 μs
$2^6/f_W$	1.95 ms	4.10 ms	1.64 ms	820 μs	410 μs
$2^7/f_W$	3.91 ms	8.20 ms	3.28 ms	1.64 ms	820 μs
$2^8/f_W$	7.81 ms	16.4 ms	6.55 ms	3.28 ms	1.64 ms
$2^9/f_W$	15.6 ms	32.8 ms	13.1 ms	6.55 ms	3.28 ms
$2^{10}/f_W$	31.3 ms	65.5 ms	26.2 ms	13.1 ms	6.55 ms
$2^{11}/f_W$	62.5 ms	131.1 ms	52.4 ms	26.2 ms	13.1 ms

备注 f_{PRS} : 外部硬件时钟频率
 f_{SUB} : 副系统时钟频率
 f_W : 钟表定时器 时钟频率 ($f_{PRS}/2^7$ 或 f_{SUB})

10.2 钟表定时器的配置

钟表定时器包括以下硬件。

表 10-3 钟表定时器的配置

项目	配置
计数器	5 位 × 1
预分频器	11 位 × 1
控制寄存器	钟表定时器操作模式寄存器(WTM)

10.3 控制钟表定时器的寄存器

由钟表定时器操作模式寄存器(WTM)控制钟表定时器。

- **钟表定时器操作模式寄存器(WTM)**
该寄存器用于设置钟表定时器计数时钟、允许/禁止操作、预分频器间隔时间和 5 位计数器操作控制。
可以由 1 位或 8 位存储器操作指令设置 WTM。
复位信号的产生将 WTM 清零(00H)。

图 10-2. 钟表定时器操作模式寄存器(WTM)的格式

地址: FF6FH 复位后: 00H R/W

符号	7	6	5	4	3	2	<1>	<0>
WTM	WTM7	WTM6	WTM5	WTM4	WTM3	WTM2	WTM1	WTM0

WTM7	钟表定时器计数时钟选择(f_w) [※]					
		$f_{SUB} = 32.768 \text{ kHz}$	$f_{PRS} = 2 \text{ MHz}$	$f_{PRS} = 5 \text{ MHz}$	$f_{PRS} = 10 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$
0	$f_{PRS}/2^7$	—	15.625 kHz	39.062 kHz	78.125 kHz	156.25 kHz
1	f_{SUB}	32.768 kHz	—			

WTM6	WTM5	WTM4	预分频器间隔时间选择
0	0	0	$2^4/f_w$
0	0	1	$2^5/f_w$
0	1	0	$2^6/f_w$
0	1	1	$2^7/f_w$
1	0	0	$2^8/f_w$
1	0	1	$2^9/f_w$
1	1	0	$2^{10}/f_w$
1	1	1	$2^{11}/f_w$

WTM3	WTM2	钟表定时器中断时间选择
0	0	$2^{14}/f_w$
0	1	$2^{13}/f_w$
1	0	$2^5/f_w$
1	1	$2^4/f_w$

WTM1	5 位计数器操作控制
0	操作停止后清零
1	启动操作

WTM0	钟表定时器操作允许
0	停止操作(预分频器和 5 位计数器清零)
1	允许操作

注 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) ($XSEL = 1$)， f_{PRS} 操作频率的变化取决于电源电压。

- $V_{DD} = 4.0 \sim 5.5 \text{ V}$: $f_{PRS} \leq 20 \text{ MHz}$
- $V_{DD} = 2.7 \sim 4.0 \text{ V}$: $f_{PRS} \leq 10 \text{ MHz}$
- $V_{DD} = 1.8 \sim 2.7 \text{ V}$: $f_{PRS} \leq 5 \text{ MHz}$

注意事项 在钟表定时器操作期间不要改变计数时钟和间隔时间 (通过设置 WTM 的第 4~7 位 (WTM4~WTM7))。

- 备注
1. f_w : 钟表定时器时钟频率 ($f_{PRS}/2^7$ 或 f_{SUB})
 2. f_{PRS} : 外部硬件时钟频率
 3. f_{SUB} : 副系统时钟频率

10.4 钟表定时器操作

10.4.1 钟表定时器操作

通过使用外部硬件时钟或副系统时钟，钟表定时器以指定的时间间隔产生中断请求信号(INTWT)。

当钟表定时器操作模式寄存器(WTM)的第 0 位(WTM0)和第 1 位(WTM1)为 1 时，开始计数操作。当这些位被设置为零时，将 5 位计数器清零，且停止计数操作。

在间隔定时器操作的同时，通过将 WTM1 清零，钟表定时器的零秒启动被激活。但在这种情况下，不对 11 位预分频器清零。因此，在零秒启动后的第 1 次溢出(INTWT)时会产生 $1 \times 2^9 \times 1/f_w$ 秒的误差。

按以下时间间隔产生中断请求。

表 10-4. 钟表定时器中断时间

WTM3	WTM2	中断时间选择	操作频率 $f_{SUB} = 32.768 \text{ kHz}$ (WTM7 = 1)	操作频率 $f_{PRS} = 2 \text{ MHz}$ (WTM7 = 0)	操作频率 $f_{PRS} = 5 \text{ MHz}$ (WTM7 = 0)	操作频率 $f_{PRS} = 10 \text{ MHz}$ (WTM7 = 0)	操作频率 $f_{PRS} = 20 \text{ MHz}$ (WTM7 = 0)
0	0	$2^{14}/f_w$	0.5 s	1.05 s	0.419 s	0.210 s	0.105 s
0	1	$2^{13}/f_w$	0.25 s	0.52 s	0.210 s	0.105 s	52.5 ms
1	0	$2^5/f_w$	977 μs	2.05 ms	819 μs	410 μs	205 μs
1	1	$2^4/f_w$	488 μs	1.02 ms	410 μs	205 μs	102 μs

- 备注
1. f_w : 钟表定时器 时钟频率 ($f_{PRS}/2^7$ 或 f_{SUB})
 2. f_{PRS} : 外部硬件时钟频率
 3. f_{SUB} : 副系统时钟频率

10.4.2 间隔定时器操作

钟表定时器用作间隔定时器时，以预设的时间间隔重复产生中断请求(INTWTI)。

可以由钟表定时器操作模式寄存器(WTM)的第 4~6 位(WTM4 ~ WTM6)选择间隔时间。


当 WTM 的第 0 位(WTM0)为 1 时，开始计数。而当该位被设置为零时，停止计数。

表 10-5. 间隔时间 r 间隔时间

WTM6	WTM5	WTM4	间隔时间	操作频率 $f_{SUB} = 32.768 \text{ kHz}$ (WTM7 = 1)	操作频率 $f_{PRS} = 2 \text{ MHz}$ (WTM7 = 0)	操作频率 $f_{PRS} = 5 \text{ MHz}$ (WTM7 = 0)	操作频率 $f_{PRS} = 10 \text{ MHz}$ (WTM7 = 0)	操作频率 $f_{PRS} = 20 \text{ MHz}$ (WTM7 = 0)
0	0	0	$2^4/f_w$	488 μs	1.02 ms	410 μs	205 μs	102 μs
0	0	1	$2^5/f_w$	977 μs	2.05 ms	820 μs	410 μs	205 μs
0	1	0	$2^6/f_w$	1.95 ms	4.10 ms	1.64 ms	820 μs	410 μs
0	1	1	$2^7/f_w$	3.91 ms	8.20 ms	3.28 ms	1.64 ms	820 μs
1	0	0	$2^8/f_w$	7.81 ms	16.4 ms	6.55 ms	3.28 ms	1.64 ms
1	0	1	$2^9/f_w$	15.6 ms	32.8 ms	13.1 ms	6.55 ms	3.28 ms
1	1	0	$2^{10}/f_w$	31.3 ms	65.5 ms	26.2 ms	13.1 ms	6.55 ms
1	1	1	$2^{11}/f_w$	62.5 ms	131.1 ms	52.4 ms	26.2 ms	13.1 ms

- 备注
1. f_w : 钟表定时器 时钟频率 ($f_{PRS}/2^7$ 或 f_{SUB})
 2. f_{PRS} : 外部硬件时钟频率
 3. f_{SUB} : 副系统时钟频率

图 10-3. 钟表定时器/间隔定时器的操作时序




备注 f_w : 钟表定时器 时钟频率
图中括号里的值为 $f_w = 32.768 \text{ kHz}$ ($WTM7 = 1, WTM3, WTM2 = 0, 0$) 时的操作结果

10.5 钟表定时器使用注意事项

通过钟表定时器模式控制寄存器(WTM)(WTM 的第 0 位(WTM0)和第 1 位(WTM1)置 1)允许钟表定时器和 5 位计数器操作时，从寄存器被设置后到第 1 个中断请求(INTWT)产生的这段间隔时间与 WTM 的第 2 和 3 位(WTM2 和 WTM3)指定的间隔时间并不完全相等。但其后的 INTWT 信号会以指定的时间间隔产生。

图 10-4 钟表定时器中断请求信号(INTWT)产生示例 (当中断周期 = 0.5 s)

经过 0.515625 秒产生第 1 个 INTWT($2^9 \times 1/32768 = 0.015625 \text{ s}$)。
随后 INTWT 每 0.5 秒产生 1 次。



第十一章 看门狗定时器

11.1 看门狗定时器的功能

78K0/Kx2 系列微控制器的所有产品中集成了看门狗定时器。

看门狗定时器使用内部低速振荡时钟。

看门狗定时器用于检测不希望出现的程序循环。如果检测到一个程序循环，将产生一个内部复位信号。

出现以下情况时检测程序循环。

- 如果看门狗定时器计数器溢出
- 如果对看门狗定时器允许寄存器(WDTE)执行 1 位操作指令。
- 如果将“ACH”以外的数据写入 WDTE
- 如果在窗口关闭期间将数据写入 WDTE
- 如果从没有通过 IMS 和 IXS 寄存器设置的区域获取指令(在 CPU 挂起时检查是否有无效校验)
- 如果因为执行 1 条读/写指令，CPU 访问了没有通过 IMS 和 IXS 寄存器设置的区域(FB00H ~ FFFFH 除外) (CPU 程序循环期间检测是否有非法访问)

注 78K0/KB2 不提供 IXS 寄存器。

如果由于看门狗定时器而产生复位，则复位控制标志寄存器 (RESF) 的第 4 位 (WDTRF) 置 1。需要了解 RESF 的详细信息，可以参阅**第二十三章 复位功能**。

11.2 看门狗定时器的配置

看门狗定时器包含以下硬件。

表 11-1 看门狗定时器的配置

项目	配置
控制寄存器	看门狗定时器允许寄存器 (WDTE)


由选项字节设置如何控制计数器的操作、溢出时间和窗口打开周期。

表 11-2 选项字节和看门狗定时器的设置

看门狗定时器的设置	选项字节 (0080H)
窗口打开周期	第 6 和 5 位 (WINDOW1, WINDOW0)
控制看门狗定时器的计数器操作	第 4 位 (WDTON)
看门狗定时器的溢出时间	第 3~1 位 (WDCS2~WDCS0)

备注 需要了解选项字节的内容，可参见第二十六章 选项字节。

图 11-1 看门狗定时器的框图



11.3 控制看门狗定时器的寄存器

看门狗定时器由看门狗定时器允许寄存器(WDTE)控制。


(1) 看门狗定时器允许寄存器(WDTE)

将 ACH 写入 WDTE 可以对看门狗定时器计数器清零并再次开始计数操作。

可以由 8 位存储器操作指令设置该寄存器。

复位信号的产生将该寄存器置 9AH 或 1AH[※]。

图 11-2. 看门狗定时器允许寄存器 (WDTE)的格式



注 WDTE 的复位值随选项字节 (0080H)WDTON 的设置值而变化。 如果要对看门狗定时器进行操作，设置 WDTON = 1。

WDTON 设置值	WDTE 复位值
0 (禁止看门狗定时器计数操作)	1AH
1 (允许看门狗定时器计数操作)	9AH

- 注意事项
1. 如果写入 WDTE 的值不是 ACH，将产生一个内部复位信号。如果看门狗定时器的源时钟被停止，则源时钟恢复操作时，将产生内部复位信号。
 2. 如果使用 1 位存储器操作指令对 WDTE 进行操作，将产生一个内部复位信号。如果看门狗定时器的源时钟被停止，当提供给看门狗定时器的源时钟恢复操作时，将产生内部复位信号。
 3. 从 WDTE 读取的值为 9AH/1AH（与写入值（ACH）不同）。

11.4 看门狗定时器的操作

11.4.1 看门狗定时器操作的控制

1. 当使用看门狗定时器时，由选项字节(0080H)指定其操作。

- 通过设置选项字节(0080H)的第 4 位(WDTON)=1，允许看门狗定时器的计数操作(复位释放后计数器开始计数)(如需了解详细信息，可参见第二十六章)。

WDTON	看门狗定时器计数器的操作控制/非法访问检测
0	禁止计数器操作(复位后停止计数)，禁止非法访问检测操作
1	允许计数器操作(复位后开始计数)，允许进行非法访问检测操作

- 通过使用选项字节(0080H)的第 3~1 位(WDCS2~WDCS0)设置溢出时间(如需了解详细信息，参见 11.4.2 和第二十六章)。
 - 通过使用选项字节(0080H)的第 6 和 5 位(WINDOW1 和 WINDOW0)设置窗口打开周期(如需了解详细信息，参见 11.4.3 和第二十六章)。
2. 复位释放后，看门狗定时器开始计数。
 3. 在看门狗定时器开始计数后且在达到选项字节设置的溢出时间之前，将“ACH”写入 WDTE，将看门狗定时器清零并再次开始计数。
 4. 经过上述步骤后对 WDTE 进行第二次写操作，或在窗口打开期间复位释放后对 WDTE 进行第二次写操作。如果在窗口关闭期间对 WDTE 进行写操作，则会产生内部复位信号。
 5. 如果已经历了溢出时间还没有将“ACH”写入 WDTE，则会产生内部复位信号。
出现以下情况时会产生内部复位信号。
 - 如果执行 1 条 1 位操作指令对看门狗定时器允许寄存器(WDTE)进行操作。
 - 如果将“ACH”以外的数据写入 WDTE。
 - 如果从没有通过 IMS 和 IXS 寄存器^注设置的区域获取指令(在 CPU 程序循环期间检查是否有无效校验)。
 - 如果因为执行 1 条读/写指令，CPU 访问了没有通过 IMS 和 IXS 寄存器^注设置的区域(FB00H~FFFFH 除外)(CPU 程序循环期间检测是否有非法访问)。

注 78K0/KB2 不提供 IXS 寄存器。

- 注意事项**
1. 复位释放后对 WDTE 进行第一次写操作，将清零看门狗定时器，如果这一操作是在到达溢出时间之前进行的而不管写操作时序，看门狗定时器再次开始计数。
 2. 如果通过将“ACH”写入 WDTE 来对看门狗定时器清零，则实际的溢出时间可能与由选项字节设置的溢出时间不同，最高可达 2/f_{RL}。
 3. 在计数值溢出(FFFFH)之前，可将看门狗定时器立即清零。

注意事项 4. 在 **HALT** 和 **STOP** 模式下看门狗定时器的操作依据选项字节第 0 位(**LSROSC**)的设置值的不同而不同，如下所示。

	LSROSC = 0 (可由软件停止内部低速振荡器)	LSROSC = 1 (不能停止内部低速振荡器)
HALT 模式	看门狗定时器操作停止。	看门狗定时器操作继续。
STOP 模式		

如果 **LSROSC** = 0，则在 **HALT** 或 **STOP** 模式释放后看门狗定时器恢复计数。此时，不对计数器清零，而从计数器停止时的值开始计数。

如果在 **LSROSC** = 0 时通过设置 **LSRSTOP**(内部振荡模式寄存器(**RCM**)的第 1 位=1)停止内部低速振荡器的振荡，则看门狗定时器停止操作。此时不对计数器清零(0)。

5. 在 **flash** 存储器自编程和进行 **EEPROM™** 仿真期间看门狗定时器继续工作。在处理期间中断响应被延迟。设置溢出时间和窗口大小时，应考虑延迟。

11.4.2 看门狗定时器溢出时间的设置

通过使用选项字节(0080H)的第 3~1 位(**WDCS2**~**WDCS0**)，设置看门狗定时器的溢出时间。

如果出现溢出，则将产生内部复位信号。在到达溢出时间之前且窗口打开期间通过将“**ACH**”写入 **WDTE**，可对当前计数值清零，且看门狗定时器再次开始计数。

溢出时间设置如下所示。

表 11-3 看门狗定时器溢出时间的设置

WDCS2	WDCS1	WDCS0	看门狗定时器的溢出时间
0	0	0	$2^{10}/f_{RL}$ (3.88 ms)
0	0	1	$2^{11}/f_{RL}$ (7.76 ms)
0	1	0	$2^{12}/f_{RL}$ (15.52 ms)
0	1	1	$2^{13}/f_{RL}$ (31.03 ms)
1	0	0	$2^{14}/f_{RL}$ (62.06 ms)
1	0	1	$2^{15}/f_{RL}$ (124.12 ms)
1	1	0	$2^{16}/f_{RL}$ (248.24 ms)
1	1	1	$2^{17}/f_{RL}$ (496.48 ms)

注意事项 1. 禁止出现 **WDCS2** = **WDCS1** = **WDCS0** = 0 且 **WINDOW1** = **WINDOW0** = 0 的情况。

2. 在 **flash** 存储器自编程和进行 **EEPROM™** 仿真期间看门狗定时器继续工作。在处理期间中断响应被延迟。设置溢出时间和窗口大小时，应考虑延迟。


备注 1. f_{RL} : 内部低速振荡时钟频率
2. (): f_{RL} = 264 kHz (MAX.)

11.4.3 看门狗定时器窗口打开周期的设置

通过使用选项字节(0080H)的第 6 和 5 位(WINDOW1, WINDOW0)，设置看门狗定时器的窗口打开周期。窗口使用情况描述如下。

- 如果在窗口打开期间将“ACH”写入 WDTE，则对看门狗定时器清零并再次开始计数。
- 在窗口关闭期间即使将“ACH”写入 WDTE，也会检测到异常情况，并产生内部复位信号。

举例: 如果窗口打开周期为 25%



注意事项 复位释放后对 WDTE 进行第一次写操作，将清零看门狗定时器，如果这一操作是在到达溢出时间之前进行的而不管写操作时序，看门狗定时器再次开始计数。

窗口打开周期设置如下所示。

表 11-4. 看门狗定时器窗口打开周期的设置

WINDOW1	WINDOW0	看门狗定时器的窗口打开周期
0	0	25%
0	1	50%
1	0	75%
1	1	100%

- 注意事项**
1. 禁止出现 $WDCS2 = WDCS1 = WDCS0 = 0$ 且 $WINDOW1 = WINDOW0 = 0$ 的情况。
 2. 当在 $1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$ 条件下使用看门狗定时器时，禁止设置 $WINDOW1 = WINDOW0 = 0$ 。
 3. 在闪存自编程和用 flash 存储器进行 EEPROM™ 仿真期间看门狗定时器继续工作。在处理期间中断响应被延迟。设置溢出时间和窗口大小时，应考虑延迟。

备注 如果将溢出时间设置为 $2^{10}/f_{RL}$ ，则窗口关闭时间和打开时间如下所示。

(当 $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$)

	窗口打开周期的设置			
	25%	50%	75%	100%
窗口关闭时间	0~3.56 ms	0~2.37 ms	0~1.19 ms	None
窗口打开时间	3.56~3.88 ms	2.37~3.88 ms	1.19~3.88 ms	0~3.88 ms

<当窗口打开周期为 25%>

- 溢出时间:
 $2^{10}/f_{RL} \text{ (MAX.)} = 2^{10}/264\text{ kHz (MAX.)} = 3.88\text{ ms}$
- 窗口关闭时间:
 $0 \sim 2^{10}/f_{RL} \text{ (MIN.)} \times (1 - 0.25) = 0 \sim 2^{10}/216\text{ kHz (MIN.)} \times 0.75 = 0 \sim 3.56\text{ ms}$
- 窗口打开时间:
 $2^{10}/f_{RL} \text{ (MIN.)} \times (1 - 0.25) \sim 2^{10}/f_{RL} \text{ (MAX.)} = 2^{10}/216\text{ kHz (MIN.)} \times 0.75 \sim 2^{10}/264\text{ kHz (MAX.)} = 3.56 \sim 3.88\text{ ms}$

第十二章 时钟输出/蜂鸣器输出控制器

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)	78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~7	y = 4~7
时钟输出	—	38/44引脚: — 48引脚: $\checkmark$	$\checkmark$		
蜂鸣器输出	—			$\checkmark$	

备注 $\checkmark$: 集成, —: 未集成

12.1 时钟输出/蜂鸣器输出控制器的功能

时钟输出控制器用于遥控传输期间的载波输出, 以及用于外部 IC 的时钟输出。可以输出由时钟输出选择寄存器 (CKS) 选择的时钟。

此外蜂鸣器输出用于由 CKS 选择的蜂鸣器频率的方波输出。

图 12-1 显示了时钟输出/蜂鸣器输出控制器的框图。

图 12-1 时钟输出/蜂鸣器输出控制器的框图(78K0/KC2 系列 48 引脚产品, 78K0/KD2)





图 12-2. 时钟输出/蜂鸣器输出控制器的框图(78K0/KE2, 78K0/KF2)



12.2 时钟输出/蜂鸣器输出控制器的配置

时钟输出/蜂鸣器输出控制器包括以下硬件。

表 12-1 时钟输出/蜂鸣器输出控制器的配置

项目	配置
控制寄存器	时钟输出选择寄存器 (CKS) 端口模式寄存器 14 (PM14) 端口寄存器 14 (P14)

12.3 控制时钟输出/蜂鸣器输出控制器的寄存器

以下两个寄存器用于控制时钟输出/蜂鸣器输出控制器。

- 时钟输出选择寄存器 (CKS)
- 端口模式寄存器 14 (PM14)

(1) 时钟输出选择寄存器(CKS)

该寄存器用于设置时钟输出 (PCL) 和蜂鸣器频率输出 (BUZ) 的输出允许/禁止，并设置输出时钟。
可以由 1 位或 8 位存储器操作指令设置 CKS。
复位信号的产生将 CKS 清零 (00H)。

图 12-3. 时钟输出选择寄存器(CKS)的格式 (78K0/KC2 系列的 48 引脚产品, 78K0/KD2)

地址: FF40H 复位后: 00H R/W

符号	7	6	5	<4>	3	2	1	0
CKS	0	0	0	CLOE	CCS3	CCS2	CCS1	CCS0

CLOE	PCL 输出允许/禁止
0	停止时钟分频电路的操作。PCL 恒为低电平。
1	允许时钟分频电路的操作。PCL 输出允许。

CCS3	CCS2	CCS1	CCS0		PCL 输出时钟选择 ^注		
					f _{SUB} = 32.768 kHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	0	0	f _{PRS} ^{注 2}	—	10 MHz	禁止设置 ^{注 3}
0	0	0	1	f _{PRS} /2		5 MHz	10 MHz
0	0	1	0	f _{PRS} /2 ²		2.5 MHz	5 MHz
0	0	1	1	f _{PRS} /2 ³		1.25 MHz	2.5 MHz
0	1	0	0	f _{PRS} /2 ⁴		625 kHz	1.25 MHz
0	1	0	1	f _{PRS} /2 ⁵		312.5 kHz	625 kHz
0	1	1	0	f _{PRS} /2 ⁶		156.25 kHz	312.5 kHz
0	1	1	1	f _{PRS} /2 ⁷		78.125 kHz	156.25 kHz
1	0	0	0	f _{SUB}	32.768 kHz	—	
其它情况				禁止设置			

- 注 1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) ($XSEL = 1$), f_{PRS} 操作频率变化范围取决于电源电压。
- $V_{DD} = 4.0 \sim 5.5 \text{ V}$: $f_{PRS} \leq 20 \text{ MHz}$
 - $V_{DD} = 2.7 \sim 4.0 \text{ V}$: $f_{PRS} \leq 10 \text{ MHz}$
 - $V_{DD} = 1.8 \sim 2.7 \text{ V}$: $f_{PRS} \leq 5 \text{ MHz}$
2. 如果外部硬件时钟使用内部高速振荡时钟, 当 $1.8 \text{ V} \leq V_{DD} < 2.7 \text{ V}$ 时, 禁止设置 $CCS3 = CCS2 = CCS1 = CCS0 = 0$ (PCL 的输出时钟: f_{PRS})。
3. 如果 PCL 输出时钟频率超过 10 MHz, 则禁止设置。

注意事项 当时钟输出操作停止时($CLOE = 0$), 设置 $CCS3 \sim CCS0$ 。

- 备注 1. f_{PRS} : 外部硬件时钟频率
2. f_{SUB} : 副系统时钟频率

图 12-4. 时钟输出选择寄存器(CKS)的格式 (78K0/KE2, 78K0/KF2)

地址: FF40H 复位后: 00H R/W

符号

CKS

<7>	6	5	<4>	3	2	1	0
BZOE	BCS1	BCS0	CLOE	CCS3	CCS2	CCS1	CCS0

BZOE	BUZ 输出允许/禁止
0	停止时钟分频电路的操作。BUZ 恒为低电平。
1	允许时钟分频电路的操作。BUZ 输出允许。

BCS1	BCS0	BUZ 输出时钟选择 ^{注1}		
			f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	f _{PRS} /2 ¹⁰	9.77 kHz	19.54 kHz
0	1	f _{PRS} /2 ¹¹	4.88 kHz	9.77 kHz
1	0	f _{PRS} /2 ¹²	2.44 kHz	4.88 kHz
1	1	f _{PRS} /2 ¹³	1.22 kHz	2.44 kHz

CLOE	PCL 输出允许/禁止
0	停止时钟分频电路的操作。PCL 恒为低电平。
1	允许时钟分频电路的操作。PCL 输出允许。

CCS3	CCS2	CCS1	CCS0		PCL 输出时钟选择 ^{注1}		
					f _{SUB} = 32.768 kHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	0	0	f _{PRS} ^{注2}	—	10 MHz	禁止设置 ^{注3}
0	0	0	1	f _{PRS} /2		5 MHz	10 MHz
0	0	1	0	f _{PRS} /2 ²		2.5 MHz	5 MHz
0	0	1	1	f _{PRS} /2 ³		1.25 MHz	2.5 MHz
0	1	0	0	f _{PRS} /2 ⁴		625 kHz	1.25 MHz
0	1	0	1	f _{PRS} /2 ⁵		312.5 kHz	625 kHz
0	1	1	0	f _{PRS} /2 ⁶		156.25 kHz	312.5 kHz
0	1	1	1	f _{PRS} /2 ⁷		78.125 kHz	156.25 kHz
1	0	0	0	f _{SUB}	32.768 kHz	—	
其它情况				禁止设置			

- 注
- 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_H) (XSEL = 1), f_{PRS}操作频率变化范围取决于电源电压。
 - V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz
 - 如果外部硬件时钟(f_{PRS}) 使用内部高速振荡时钟 (XSEL = 0), 当 1.8 V ≤ V_{DD} < 2.7 V 时, 禁止设置 CCS3 = CCS2 = CCS1 = CCS0 = 0 (PCL 的输出时钟: f_{PRS})。
 - 如果 PCL 输出时钟频率超过 10 MHz, 则禁止设置。

- 注意事项**
1. 当蜂鸣器输出操作停止时(**BZOE = 0**)，设置 **BCS1** 和 **BCS0**。
 2. 当时钟输出操作停止时(**CLOE = 0**)，设置 **CCS3 ~ CCS0**。

- 备注**
1. f_{PRS}: 外部硬件时钟频率
 2. f_{SUB}: 副系统时钟频率

(2) 端口模式寄存器 14 (PM14)

该寄存器可按位设置端口 14 为输入/输出操作模式。

当使用 P140/INTP6/PCL 引脚作为时钟输出，和使用 P141/INTP7/BUZ 引脚作为蜂鸣器输出时，设置 PM140、PM141 和 P140 与 P141 的输出锁存器的值为 0。

可以由 1 位或 8 位存储器操作指令设置 PM14。

复位信号产生将 PM14 设置为 FFH。

图 12-5. 端口模式寄存器 14(PM14)的格式

地址: FF2EH 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM14	1	1	PM145	PM144	PM143	PM142	PM141	PM140

PM14n	P14n 引脚 I/O 模式选择(n = 0~5)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

- 备注** 上图表示了 78K0/KF2 系列产品的端口模式寄存器 14 的格式。其它产品端口模式寄存器 14 的格式，请参考 5.3 控制端口功能的寄存器中的 (1)端口模式寄存器(PMxx)。

12.4 时钟输出/蜂鸣器输出控制器的操作


12.4.1 时钟输出操作

时钟脉冲输出包含以下过程。

- <1> 通过时钟输出选择寄存器（CKS）的第 0~3 (CCS0~CCS3) 选择时钟脉冲输出频率（时钟脉冲输出为禁止状态）。
- <2> 将 CKS 的第 4 位（CLOE）置 1，允许时钟输出。

备注 在时钟输出的输出允许/禁止切换阶段，时钟输出控制器不能输出小宽度的脉冲。如图 12-4 所示，必须确保在时钟的低电平区（图中标*处）启动输出。当停止输出时，也必须在时钟高电平之后停止输出。

图 12-6. 遥控输出应用举例



12.4.2 蜂鸣器输出操作

蜂鸣器频率输出包含以下过程。

- <1> 通过时钟输出选择寄存器（CKS）的第 5、6 位（BCS0、BCS1）选择蜂鸣器输出频率（蜂鸣器输出为禁止状态）。
- <2> 将 CKS 的第 7 位（BZOE）置 1，允许蜂鸣器输出。

第十三章 A/D 转换器


	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)	78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~7	y = 4~7
10 位 A/D 转换器	4 通道	38 通道: 6 通道 44/48 通道: 8 通道	8 通道		

13.1 A/D 转换器的功能

A/D 转换器用于将模拟输入信号转换为数字信号，最多可由 8 个通道(ANI0~ANI7)组成，具有 10 位分辨率。
A/D 转换器有以下功能。

- 10 位分辨率 A/D 转换
从模拟输入 ANI0~ANI7 中选择一个通道，重复执行 10 位分辨率 A/D 转换。每次 A/D 转换结束，都可以产生一个中断请求(INTAD)。

图 13-1 A/D 转换器的框图



备注 ANI0~ANI3: 78K0/KB2
ANI0~ANI5: 78K0/KC2 系列 38 引脚产品
ANI0~ANI7: 上述之外的其它产品

13.2 A/D 转换器的配置

A/D 转换器包括以下硬件。

(1) ANI0~ANI7 引脚

这些是 8 通道 A/D 转换器的模拟输入引脚。用于输入模拟信号，以便转换成数字信号。除了那些被选为模拟输入的引脚外，其它引脚均可用作 I/O 端口引脚。

备注 ANI0~ANI3: 78K0/KB2
 ANI0~ANI5: 78K0/KC2 系列 38 引脚产品
 ANI0~ANI7: 上述之外的其它产品


(2) 采样&保持电路

采样&保持电路在 A/D 转换器启动时用于采样由选择器选择的模拟输入引脚的输入电压，并在 A/D 转换期间保持采样到的电压值。

(3) 串联电阻串

串联电阻串用于连接 AV_{REF} 和 AV_{SS} ，并产生一个电压，与采样到的电压值进行比较。

图 13-2 串联电阻串的电路配置



(4) 电压比较器

电压比较器用于比较采样到的电压值与串联电阻串的输出电压。

(5) 逐次逼近寄存器 (SAR)

该寄存器用于转换电压比较器所比较的结果，并从最高有效位(MSB)开始。

当电压被转换成数字值，并写入最低有效位时(A/D 转换结束)，将 SAR 的内容传送到 A/D 转换结果寄存器(ADCR)中。

(6) 10 位 A/D 转换结果寄存器 (ADCR)

每次 A/D 转换结束时，将 A/D 转换结果从逐次逼近寄存器(SAR)传送至该寄存器中。并由该寄存器将转换结果保存在它的高 10 位中(低 6 位恒为 0)。

(7) 8 位 A/D 转换结果寄存器 (ADCRH)

每次 A/D 转换结束时，将 A/D 转换结果从逐次逼近寄存器传送到该寄存器中。并将转换结果的高 8 位保存在 ADCRH 中。

注意事项 如果从 ADCR 和 ADCRH 读取数据，会产生一个等待周期。当 CPU 使用副系统时钟，且外围硬件时钟处于停止状态时，不要从 ADCR 和 ADCRH 读取数据。需要了解详细信息，可参阅第三十四章 等待注意事项。

(8) 控制器

该电路用于控制模拟输入信号被转换成数字信号的转换时间，并启动和停止转换操作。当 A/D 转换结束时，该控制器产生中断 INTAD。

(9) AV_{REF} 引脚

该引脚为 A/D 转换器输入一个模拟供电/参考电压。当端口 2 被用作数字端口时，该引脚的电压应与 V_{DD} 的电压保持一致。

根据通过 AV_{REF} 和 AV_{SS} 的电压，将输入到 ANI0 ~ ANI7 的信号转换成数字信号。

(10) AV_{SS} 引脚

这是 A/D 转换器的信号地引脚。即便没有使用 A/D 转换器，该引脚的电压也应与 V_{SS} 的电压保持一致。

(11) A/D 转换器模式寄存器(ADM)

该寄存器用于设置被转换的模拟输入信号的转换时间，并启动或停止转换操作。

(12) A/D 端口配置寄存器(ADPC)

该寄存器用于将 ANI0/P20 ~ ANI7/P27 引脚切换成 A/D 转换器的模拟输入或端口的数字 I/O 输入。

(13) 模拟输入通道选择寄存器 (ADS)

该寄存器用来选择输入模拟电压(将被转换成数字信号)的端口。

(14) 端口模式寄存器 2 (PM2)

该寄存器用于将 ANI0/P20 ~ ANI7/P27 引脚切换为输入或输出。

备注 ANI0~ANI3: 78K0/KB2
ANI0~ANI5: 78K0/KC2 系列 38 引脚产品
ANI0~ANI7: 上述之外的其它产品

13.3 A/D 转换器使用的寄存器

A/D 转换器使用以下六个寄存器。

- A/D 转换器模式寄存器 (ADM)
- A/D 端口配置寄存器(ADPC)
- 模拟输入通道选择寄存器 (ADS)
- 端口模式寄存器 2 (PM2)
- 10 位 A/D 转换结果寄存器(ADCR)
- 8 位 A/D 转换结果寄存器(ADCRH)

(1) A/D 转换器模式寄存器 (ADM)

该寄存器设置模拟输入的 A/D 转换时间，并启动/停止转换。

可由 1 位或 8 位存储器操作指令设置 ADM。

复位信号产生将该寄存器清零(00H)。

图 13-3 A/D 转换器模式寄存器 (ADM)的格式

地址:	FF28H	复位后:	00H	R/W								
符号	<7>	6	5	4	3	2	1	<0>				
ADM	ADCS	0	FR2 ^{注1}	FR1 ^{注1}	FR0 ^{注1}	LV1 ^{注1}	LV0 ^{注1}	ADCE				
ADCS	A/D 转换操作控制											
0	停止转换操作											
1	允许转换操作											
ADCE	比较器操作控制 ^{注2}											
0	停止比较器的操作											
1	允许比较器的操作 (比较器: 1/2AVREF 操作)											


- 注
1. 如需了解 FR2~FR0、LV1、LV0 和 A/D 转换的详细信息，可参见表 13-2 A/D 转换时间的选择。
 2. 比较器的的操作是由 ADCS 和 ADCE 控制的，从操作开始到操作稳定需要 1μs。因此，当 ADCE 被设置为 1 后，至少经过 1μs 的时间，再将 ADCS 置 1 时，此时的转换结果优先于第一次的转换结果。否则，忽略第一次转换的数据。

表 13-1 ADCS 和 ADCE 的设置

ADCS	ADCE	A/D 转换操作
0	0	停止状态 (不存在直流功耗)
0	1	转换等待模式 (比较器: 1/2AVREF 操作，只有比较器产生功耗)
1	0	转换模式 (停止比较器的操作 ^注)
1	1	转换模式 (比较器: 1/2AVREF 操作)

注 忽略第 1 次转换的数据。

图 13-4 使用比较器时的时序图



注 从 ADCE 位上升到 ADCS 位下降所需时间必须至少为 $1\mu\text{s}$ ，以便稳定内部电路。

- 注意事项
1. 在以不同的数据修改 FR0 ~ FR2 位, LV1 和 LV0 位之前, A/D 转换必须停止。
 2. 如果对 ADM 赋值, 会产生 1 个等待周期。当 CPU 使用副系统时钟, 且外围硬件时钟处于停止状态时, 不要对 ADM 赋值。需要了解详细信息, 可参阅第三十四章 等待注意事项。

表 13-2 A/D 转换时间的选择

(1) $2.7\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$ ($\text{LV0} = 0$)

A/D 转换器模式寄存器(ADM)						转换时间选择				转换时钟 (f _{AD})	
FR2	FR1	FR0	LV1	LV0		f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz ^注		
0	0	0	0	0	264/f _{PRS}	禁止设置	禁止设置	26.4 μs	13.2 μs ^注	f _{PRS} /12	
0	0	1	0	0	176/f _{PRS}			17.6 μs	8.8 μs ^注	f _{PRS} /8	
0	1	0	0	0	132/f _{PRS}			26.4 μs	13.2 μs	6.6 μs ^注	f _{PRS} /6
0	1	1	0	0	88/f _{PRS}			17.6 μs	8.8 μs ^注	禁止设置	f _{PRS} /4
1	0	0	0	0	66/f _{PRS}	33.0 μs	13.2 μs	6.6 μs ^注	f _{PRS} /3		
1	0	1	0	0	44/f _{PRS}	22.0 μs	8.8 μs ^注	禁止设置	f _{PRS} /2		
其它					禁止设置						

注 只有当 $4.0\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$ 时, 才能设置。

(2) $2.3\text{ V} \leq \text{AV}_{\text{REF}} < 5.5\text{ V}$ ($\text{LV0} = 1$)

A/D 转换器模式寄存器(ADM)						转换时间选择				转换时钟 (f _{AD})
FR2	FR1	FR0	LV1	LV0		f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz ^{註 2}	f _{PRS} = 20 MHz ^{註 1}	
0	0	0	0	1	480/f _{PRS}	禁止设置	禁止设置	48.0 μs ^{註 2}	24.0 μs ^{註 1}	f _{PRS} /12
0	0	1	0	1	320/f _{PRS}		64.0 μs	32.0 μs ^{註 2}	16.0 μs ^{註 1}	f _{PRS} /8
0	1	0	0	1	240/f _{PRS}		48.0 μs	24.0 μs ^{註 2}	12.0 μs ^{註 1}	f _{PRS} /6
0	1	1	0	1	160/f _{PRS}		32.0 μs	16.0 μs ^{註 2}	8.0 μs ^{註 1}	f _{PRS} /4
1	0	0	0	1	120/f _{PRS}	60.0 μs	24.0 μs ^{註 2}	12.0 μs ^{註 2}	禁止设置	f _{PRS} /3
1	0	1	0	1	80/f _{PRS}	40.0 μs	16.0 μs ^{註 2}	8.0 μs ^{註 1}		f _{PRS} /2
其它					禁止设置					

注 1. 仅在 $4.0\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$ 才可以设置。
2. 仅在 $2.7\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$ 才可以设置。

注意事项 1. 根据以下条件设置转换时间。

(1) $2.7\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$ ($\text{LV0} = 0$)

- $4.0\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$: $f_{\text{AD}} = 0.6\sim 3.6\text{ MHz}$
- $2.7\text{ V} \leq \text{AV}_{\text{REF}} < 4.0\text{ V}$: $f_{\text{AD}} = 0.6\sim 1.8\text{ MHz}$

(2) $2.3\text{ V} \leq \text{AV}_{\text{REF}} < 5.5\text{ V}$ ($\text{LV0} = 1$)


- $4.0\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$: $f_{\text{AD}} = 0.6\sim 7.2\text{ MHz}$
- $2.7\text{ V} \leq \text{AV}_{\text{REF}} < 4.0\text{ V}$: $f_{\text{AD}} = 0.6\sim 3.6\text{ MHz}$
- $2.3\text{ V} \leq \text{AV}_{\text{REF}} < 2.7\text{ V}$: $f_{\text{AD}} = 0.6\sim 1.48\text{ MHz}$

2. 当修改 FR2~FR0, LV1 和 LV0 时(相同数据除外), 要预先停止 A/D 转换一次 ($\text{ADCS} = 0$)。

3. 上述的转换时间不包括时钟频率误差。在选择转换时间的时候, 要将时钟频率误差考虑进去。

备注 f_{PRS} : 外围硬件时钟频率

图 13-5. A/D 转换器采样和 A/D 转换时序



注 等待周期的详细信息参见第三十四章 等待注意事项。

(2) 10 位 A/D 转换结果寄存器 (ADCR)


这是一个 16 位寄存器，用来存储 A/D 转换结果。寄存器的低 6 位恒为 0。每次 A/D 转换结束时，将转换结果从逐次逼近寄存器传送到 ADCR 中。转换结果的高 8 位存储在 FF09H 中，而转换结果的低 2 位存储在 FF08H 的高 2 位中。

可由 16 位存储器操作指令读取 ADCR。

复位信号产生将该寄存器清零(0000H)。

图 13-6 10 位 A/D 转换结果寄存器(ADCR)的格式

地址: FF08H,FF09H 复位后: 0000H R




- 注意事项
- 在对 A/D 转换器模式寄存器(ADM)和模拟输入通道选择寄存器(ADS)和 A/D 端口配置寄存器(ADPC)赋值时，ADCR 的内容可能是不确定的。转换结束后先读取转换结果，再对 ADM，ADS 和 ADPC 赋值。如果没有使用上述时序，可能会读取到不正确的转换结果。
 - 如果从 ADCR 读取数据，会产生一个等待周期。当 CPU 使用副系统时钟，且外围硬件时钟处于停止状态时，不要从 ADCR 读取数据。需要了解详细信息，可参阅第三十四章 等待注意事项。

(3) 8 位 A/D 转换结果寄存器 (ADCRH)

这是一个 8 位寄存器，用来存储 A/D 转换结果。可以存储 10 位分辨率的高 8 位。
可由 8 位存储器操作指令读取 ADCRH。
复位信号产生将该寄存器清零(00H)。

图 13-7 8 位 A/D 转换结果寄存器(ADCRH) 的格式



- 注意事项
- 1. 在对 A/D 转换器模式寄存器(ADM)、模拟输入通道选择寄存器(ADS)和 A/D 端口配置寄存器(ADPC)赋值时，ADCRH 的内容可能不确定。转换结束后先读取转换结果，再对 ADM、ADS 和 ADPC 赋值。如果没有使用上述时序，可能会读取到不正确的转换结果。
 - 2. 如果从 ADCRH 读取数据，会产生一个等待周期。当 CPU 使用副系统时钟，且外围硬件时钟处于停止状态时，不要从 ADCRH 读取数据。需要了解详细信息，可参阅第三十四章 等待注意事项。

(4) 模拟输入通道选择寄存器 (ADS)


该寄存器用来选择通道，用于 A/D 转换的模拟电压输入。

可由 1 位或 8 位存储器操作指令设置 ADS。

复位信号的产生将该寄存器清零(00H)。

备注 ANI0~ANI3: 78K0/KB2
 ANI0~ANI5: 78K0/KC2 系列 38 引脚产品
 ANI0~ANI7: 上述之外的其它产品

图 13-8. 模拟输入通道选择寄存器 (ADS)的格式



注 1. 允许设置
 2. 禁止设置

注意事项 1. 第 3~7 位必须清零。
 2. 使用端口模式寄存器 2(PM2)设置一个用于 A/D 转换的通道的为输入模式。
 3. 如果对 ADS 赋值，会产生一个等待周期。当 CPU 使用副系统时钟，且外围硬件时钟处于停止状态时，不要对 ADS 赋值。需要了解详细信息，可参阅第三十四章 等待注意事项。

(6) 端口模式寄存器 2 (PM2)

在使用 ANI0/P20~ANI7/P27 引脚作为模拟输入端口时，将 PM20~PM27 设为 1。此时 P20~P27 的输出锁存器的内容为 0 或 1。

如果将 PM20~PM27 设为 0，则它们不能用作模拟输入端口引脚。

可由 1 位或 8 位的存储器操作指令来设置 PM2。

复位信号产生将该寄存器设置为 FFH。

备注 ANI0~ANI3: 78K0/KB2
 ANI0~ANI5: 78K0/KC2 系列 38 引脚产品
 ANI0~ANI7: 上述之外的其它产品

图 13-10 端口模式寄存器 2 (PM2)的格式

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20

PM2n	P2n 引脚 I/O 模式的选择(n = 0~7)
0	输出模式(输出缓冲器打开)
1	输入模式(输出缓冲器关闭)

注意事项 对于 78K0/KC2 系列 38 引脚的产品，一定要将 PM 的位 6 和位 7 置 1，P2 的位 6 和位 7 清 0。

备注 78K0/KB2 产品端口模式寄存器 2 的格式与上述的格式不同。参考 5.3 控制端口功能的寄存器(1) 端口模式寄存器(PMxx)。

根据 ADPC、ADS 和 PM2 的设置，ANI0/P20 ~ANI7/P27 引脚功能如下所示。

表 13-3 ANI0/P20~ANI7/P27 引脚功能的设置

ADPC	PM2	ADS	ANI0/P20~ANI7/P27 引脚
模拟输入的选择	输入模式	选择 ANI.	模拟输入 (被转换)
		不选择 ANI.	模拟输入 (不被转换)
	输出模式	选择 ANI.	禁止设置
		不选择 ANI.	
数字 I/O 的选择	输入模式	—	数字输入
	输出模式	—	数字输出

13.4 A/D 转换器操作

13.4.1 A/D 转换器的基本操作


- <1> 把 A/D 转换器模式寄存器(ADM)的第 0 位(ADCE)置 1 启动比较器的操作。
- <2> 通过 A/D 端口配置寄存器(ADPC)设置通道, 用于 A/D 转换的模拟输入, 并且通过端口模式寄存器 2(PM2)设置为输入模式。
- <3> 根据 ADM 的第 5~1 位(FR2 ~ FR0、LV1 和 LV0)设置 A/D 转换时间。
- <4> 通过模拟输入通道选择寄存器(ADS)选择一个通道用于 A/D 转换
- <5> 设置 ADM 的第 7 位(ADCS)为 1, 启动转换操作。
(<6> ~ <12> 的操作由硬件完成)
- <6> 由采样&保持电路对输入到已选中的模拟输入通道的电压进行采样。
- <7> 在经过一段时间的采样后, 采样&保持电路处于保持状态, 且在 A/D 转换操作结束前一直保持采样电压。
- <8> 设置逐次逼近寄存器(SAR)的第 9 位。通过分接选择器将串联电阻串的分接电压置为(1/2) AV_{REF} 。
- <9> 由电压比较器比较串联电阻串的分接电压与采样电压。如果模拟输入电压高于(1/2) AV_{REF} , 则 SAR 的 MSB = 1; 如果模拟输入电压低于(1/2) AV_{REF} , 则 SAR 的 MSB = 0。
- <10> 接下来, SAR 的第 8 位自动置 1, 并进入下一个比较过程。根据第 9 位的预置值选择串联电阻串的分接电压, 具体描述如下。
 - 第 9 位 = 1: (3/4) AV_{REF}
 - 第 9 位 = 0: (1/4) AV_{REF}
 比较分接电压与采样电压, 并设置 SAR 的第 8 位, 如下所示。
 - 模拟输入电压 $\geq$ 分接电压: 第 8 位 = 1
 - 模拟输入电压 $<$ 分接电压: 第 8 位 = 0
- <11> 按此方式继续进行比较, 直至 SAR 的第 0 位。
- <12> 全部 10 位比较完成后, 在 SAR 中保留一个有效的数值结果, 然后将结果传送至 A/D 转换结果寄存器(ADCR, ADCRH)中, 并锁存。
同时也会产生 A/D 转换结束中断请求 (INTAD)。
- <13> 反复执行步骤 <6>~ <12>, 直至 ADCS 被清零(0)。
将 ADCS 清零, 以停止 A/D 转换器操作。
当 ADCE = 1 时, 若要重新启动 A/D 转换操作, 应从步骤<5>开始。当 ADCE = 0 时, 若要再次启动 A/D 转换操作, 设置 ADCE=1, 等待至少 1 μs , 然后从步骤<5>开始操作。如要改变 A/D 转换的通道, 则从步骤<4>开始。

注意事项 必须确保 <1> ~ <5> 的操作时间至少为 1 μs 。

备注 有两种类型的 A/D 转换结果寄存器可以使用。

- ADCR (16 位): 存储 10 位 A/D 转换值
- ADCRH (8 位): 存储 8 位 A/D 转换值

图 13-11 A/D 转换器的基本操作



连续执行 A/D 转换操作，直到用软件将 A/D 转换器模式寄存器(ADM)的第 7 位(ADCS)复位(0)。

在 A/D 转换期间，如果对模拟输入通道选择寄存器(ADS)进行写操作，则转换操作被初始化，并且若 ADCS 被设置为 1，则转换操作重新开始。

复位信号产生将 A/D 转换结果寄存器(ADCR, ADCRH)的内容设置为 0000H 或 00H。

13.4.2 输入电压和转换结果

输入到模拟输入引脚(ANIO ~ ANI7)的模拟输入电压与理论上的 A/D 转换结果(存储在 10 位 A/D 转换结果寄存器(ADCR)中)之间的关系表示如下。

$$SAR = \text{INT} \left(\frac{V_{AIN}}{AV_{REF}} \times 1024 + 0.5 \right)$$

$$ADCR = SAR \times 64$$

或

$$\left(\frac{ADCR}{64} - 0.5 \right) \times \frac{AV_{REF}}{1024} \leq V_{AIN} < \left(\frac{ADCR}{64} + 0.5 \right) \times \frac{AV_{REF}}{1024}$$

其中，INT(): 该函数返回括号中值的整数部分。

V_{AIN} : 模拟输入电压

AV_{REF} : AV_{REF} 引脚电压


ADCR: A/D 转换结果寄存器(ADCR)的值

SAR: 逐次逼近寄存器

备注 ANIO~ANI3: 78K0/KB2
 ANIO~ANI5: 78K0/KC2 系列 38 引脚产品
 ANIO~ANI7: 上述之外的其它产品

图 13-12 显示模拟输入电压与 A/D 转换结果之间的关系。

图 13-12. 模拟输入电压与 A/D 转换结果之间的关系



13.4.3 A/D 转换器操作模式

A/D 转换器的操作模式为选择模式。由模拟输入通道选择寄存器(ADS)从 ANI0~ANI7 中选择一个模拟输入通道，并执行 A/D 转换。

备注 ANI0~ANI3: 78K0/KB2
 ANI0~ANI5: 78K0/KC2 系列 38 引脚产品
 ANI0~ANI7: 上述之外的其它产品

(1) A/D 转换操作


通过将 A/D 转换器模式寄存器(ADM)的第 7 位(ADCS)置 1，可启动电压的 A/D 转换操作，该电压由模拟输入通道选择寄存器(ADS)选择的模拟输入引脚输入。

当 A/D 转换完成时，将 A/D 转换结果存于 A/D 转换结果寄存器(ADCR)中，并产生一个中断请求信号(INTAD)。当一个 A/D 转换结束时，下一个 A/D 转换操作将立即开始。

如果在 A/D 转换期间 ADS 的值被重写，则停止当前正在执行的 A/D 转换操作，重新开始。

如果在 A/D 转换期间 ADCS 被置 0，则 A/D 转换立即停止。此时，之前的转换结果立即被保存。

图 13-13 A/D 转换操作



备注 1. 78K0/KB2: n = 0~3, 78K0/KC2 系列 38 引脚产品: n = 0~5, 其它产品: n = 0~7
 2. 78K0/KB2: m = 0~3, 78K0/KC2 系列 38 引脚产品: m = 0~5, 其它产品: m = 0~7

设置方法描述如下。

- <1> 设置 A/D 转换器模式寄存器(ADM)的第 0 位(ADCE)为 1。
- <2> 根据 A/D 端口配置寄存器(ADPC)的第 3~0 位(ADPC3~ADPC0)和端口模式寄存器 2(PM2)的第 7~0 位(PM27~PM20)，设置在模拟输入模式下使用的通道。
- <3> 根据 ADM 的第 5~1 位(FR2~FR0、LV1 和 LV0)选择转换时间。
- <4> 使用模拟输入通道选择寄存器(ADS)的第 2~0 位(ADS2~ADS0)选择通道。
- <5> 将 ADM 的第 7 位 (ADCS)置 1，启动 A/D 转换。
- <6> 当 A/D 转换结束，产生一个中断请求信号(INTAD)。
- <7> 将 A/D 转换数据传送至 A/D 转换结果寄存器(ADCR, ADCRH)中。

<改变通道>

- <8> 根据 ADS 的第 2~0 位(ADS2~ADS0)改变通道，启动 A/D 转换。
- <9> 当 A/D 转换结束，产生一个中断请求信号(INTAD)。
- <10> 将 A/D 转换数据传送至 A/D 转换结果寄存器(ADCR, ADCRH)中。

<完成 A/D 转换>

- <11> 将 ADCS 清零。
- <12> 将 ADCE 清零。

注意事项 1. 必须确保步骤 <1>~<5> 的操作时间至少为 1 μ s。

- 2. <1> 可以在<2> 和 <4>之间进行。
- 3. <1>可以被省略。但在这种情况下（<5>之后）忽略第一个转换结果。
- 4. 步骤<6>~<9>所经历的时间不同于使用 ADM 的第 5~1 位(FR2~FR0, LV1, LV0)设置的转换时间。步骤<8>~ <9>所经历的时间为 FR2~ FR0, LV1, LV0 设置的转换时间。

13.5 A/D 转换器特征表的阅读方法

以下介绍 A/D 转换器中的专用术语。

(1) 分辨率

这是可识别的最小的模拟输入电压，即每位数字输出的模拟输入电压的百分比，称为 1LSB(最低有效位)。对于满度的 1LSB 的百分比用%FSR(满度范围)表示。

当分辨率为 10 位时 1LSB 表示如下。

$$\begin{aligned} 1\text{LSB} &= 1/2^{10} = 1/1024 \\ &= 0.098\%\text{FSR} \end{aligned}$$

精确度与分辨率无关，而由总误差决定。

(2) 总误差

总误差是指实际测量值与理论值之间的最大误差。

零度误差、满度误差、积分线性误差和微分线性误差等组合起来表示总误差。

注意量化误差不属于特征表中总误差的范围。

(3) 量化误差

当模拟值转换成数字值时，通常会产生 $\pm 1/2\text{LSB}$ 的误差。在一个 A/D 转换器中，相差 $\pm 1/2\text{LSB}$ 的模拟输入电压被转换成相同的数字代码，因此量化误差不可避免。

注意量化误差不属于特征表中总误差、零度误差、满度误差、积分线性误差和微分线性误差的范围。

图 13-14. 总误差





图 13-15. 量化误差



(4) 零度误差

零度误差表示当数字输出范围在 0.....000~0.....001 之间时模拟输入电压的实际测量值与理论值(1/2LSB)之间的误差。

如果实际测量值大于理论值，零度误差表示当数字输出范围在 0.....001~0.....010 之间时模拟输入电压的实际测量值与理论值(3/2LSB)之间的误差。

(5) 满度误差

满度误差表示当数字输出范围在 $1\ldots\ldots110\sim1\ldots\ldots111$ 之间时模拟输入电压的实际测量值与理论值(满度 - $3/2\text{LSB}$)之间的误差。

(6) 积分线性误差

积分线性误差说明了转换特征偏离理想线性关系的程度。它表示当零度误差和满度误差均为 0 时实际测量值与理想直线之间误差的最大值。

(7) 微分线性误差

当代码输出的理想宽度为 1LSB 时, 微分线性误差表示实际测量值与理想值之间的差距。

图 13-16 零度误差




图 13-17 满度误差




图 13-18 积分线性误差





图 13-19 微分线性误差


**(8) 转换时间**

转换时间表示从开始采样到获取数字输出所经历的时间。

采样时间包含在特征表中的转换时间中。

(9) 采样时间

采样时间表示模拟电压的模拟开关被打开到模拟电压被采样&保持电路采样所需的时间。



13.6 A/D 转换器使用注意事项

(1) STOP 模式中的操作电流

在 STOP 模式中 A/D 转换器停止操作。此时，将 A/D 转换器模式寄存器(ADM)的第 7 位(ADCS)和第 0 位(ADCE)清零，可以降低操作电流。

若要从待机状态重新启动，将中断请求标志寄存器 1L (IF1L)的第 0 位(ADIF)清零(0)，然后开始操作。

(2) ANI0 ~ ANI7 的输入范围

观察 ANI0 ~ ANI7 输入电压的额定范围。如果输入到模拟输入通道的电压大于等于 AV_{REF} ，或者小于等于 AV_{SS} (即使在绝对最大额定范围之内)，则该通道的转换值不确定。此外，其它通道的转换值也可能受影响。

(3) 冲突操作

<1> 转换结束后，通过指令对 A/D 转换结果寄存器(ADCR, ADCRH)的写操作和 ADCR 或 ADCRH 的读操作之间的冲突。

ADCR 或 ADCRH 读操作的优先级高。在执行读操作后，才将新的转换结果写入 ADCR 或 ADCRH。

<2> 转换结束后，ADCR 或 ADCRH 的写操作、A/D 转换器模式寄存器(ADM)的写操作以及模拟输入通道选择寄存器(ADS)或 A/D 端口配置寄存器(ADPC)的写操作之间的冲突。

ADM、ADS 或 ADPC 的写操作的优先级高。不执行 ADCR 或 ADCRH 的写操作，也不会产生转换结束中断信号(INTAD)。

(4) 解决噪音问题的方法

为了保持 10 位分辨率，必须注意输入到 AV_{REF} 引脚和 ANI0~ANI7 引脚的噪音。

<1> 连接一个低等效电阻和优质频率响应的电容到电源上。

<2> 模拟输入源的输出阻抗越大，干扰就越大。为了降低噪音，建议按图 13-20 所示连接外部 C。

<3> 在转换过程中不要切换引脚。


<4> 如果在转换开始后立即设置 HALT 模式，则可以改善精度。

备注 ANI0~ANI3: 78K0/KB2

ANI0~ANI5: 78K0/KC2 系列 38 引脚产品

ANI0~ANI7: 上述之外的其它产品

图 13-20 模拟输入引脚连接

**(5) ANI0/P20~ANI7/P27**

- <1> 模拟输入引脚(ANI0 ~ ANI7)也可用作 I/O 端口引脚(P20 ~ P27)。
当选择 ANI0 ~ ANI7 中的任意一个通道执行 A/D 转换时，转换过程中不要访问 P20 ~ P27；否则转换分辨率可能会降低。建议从 ANI0/P20(离 AVREF 最远)开始，选择引脚用作 P20 ~ P27。
- <2> 如果正在进行 A/D 转换的引脚的相邻引脚有数字脉冲，则由于噪音耦合，有可能得不到预期的 A/D 转换值。因此在进行 A/D 转换时不要在相邻引脚引用脉冲。

(6) ANI0~ANI7 引脚的输入阻抗

采样期间 A/D 转换器对采样电容充电，以便进行采样。
因此当不进行采样时仅有漏电流经过，而在采样期间则有为电容充电的电流，因此根据是否进行采样，输入阻抗会波动，且无法解决。
为了使采样有效，建议模拟输入源的输出阻抗小于等于 10 kΩ，并将一个 100 pF 左右的电容连接到 ANI0~ANI7 引脚上(参见 图 13-20)。

(7) AVREF 引脚输入阻抗

在 AVREF 与 AVSS 引脚之间连接几十千欧的串联电阻串。
因此，如果参考电压源的输出阻抗很高，相当于使一串电阻串联连接到 AVREF 与 AVSS 引脚之间的串联电阻串时，会导致较大的参考电压误差。

备注 ANI0~ANI3: 78K0/KB2
ANI0~ANI5: 78K0/KC2 系列 38 引脚产品
ANI0~ANI7: 上述之外的其它产品


(8) 中断请求标志(ADIF)

即使模拟输入通道选择寄存器(ADS)的值被修改, 中断请求标志(ADIF)也不会被清零。

因此, 如果在 A/D 转换期间有一个模拟输入引脚发生变化, 则在 ADS 被修改之前, 模拟输入通道的 A/D 转换结果和改变前的模拟通道的 ADIF 可能被设置。此时需要注意的是, 当 ADS 修改后立即读取 ADIF 时, 即使修改后的模拟输入的 A/D 转换尚未结束, 也会设置 ADIF。

当 A/D 转换停止后又重新开始时, 在启动前先对 ADIF 清零。

图 13-21. A/D 转换结束中断请求产生的时序



- 备注
1. 78K0/KB2: n = 0~3, 78K0/KC2 系列 38 引脚产品: n = 0~5, 其它产品: n = 0~7
 2. 78K0/KB2: m = 0~3, 78K0/KC2 系列 38 引脚产品: m = 0~5, 其它产品: m = 0~7

(9) A/D 转换刚开始时的转换结果

在 A/D 转换开始后, 若在 ADCE 置 1 后的 1 μ s 内对 ADCS 置 1, 或者 ADCE=0 时 ADCS 置 1, 那么第一次的 A/D 转换值可能不在额定范围内。可采取措施, 如挂起 A/D 转换结束中断请求(INTAD), 并删除第 1 次转换结果。

(10) A/D 转换结果寄存器(ADCR, ADCRH)的读取操作

当对 A/D 转换器模式寄存器(ADM)、模拟输入通道选择寄存器(ADS)和 A/D 端口配置寄存器(ADPC)进行写操作时, ADCR 和 ADCRH 的内容可能不确定。在对 ADM、ADS 和 ADPC 进行写操作前且转换结束后读取转换结果。如果采用与上述不同的时序操作可能会读取到不正确的转换结果。

(11) 内部等效电路

模拟输入模块的等效电路如下所示。

图 13-22 ANIn 引脚的内部等效电路




表 13-4 等效电路的电阻和电容 (参考值)

AV_{REF}	R1	C1	C2
$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	8.1 k Ω	8 pF	5 pF
$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	31 k Ω	8 pF	5 pF
$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$	381 k Ω	8 pF	5 pF

备注

1. 表 13-4 所显示的电阻和电容值不是保证值。
2. 78K0/KB2: $n = 0 \sim 3$, 78K0/KC2 系列 38 引脚产品: $n = 0 \sim 5$, 其它产品: $n = 0 \sim 7$

14.1 串行接口 UART0 的功能

串行接口 UART0 并不是集成在所有的 78K0/Kx2 系列微控制器产品中。

串行接口 UART0 有以下两种模式。

(1) 操作停止模式

这个模式在不进行串口通信时使用，以降低功耗。

需要了解详细信息，请参阅 **14.4.1 操作停止模式**。

(2) 异步串行接口(UART)模式

该模式的功能概括如下。

需要了解详细信息，请参阅 **14.4.2 异步串行接口(UART)模式**和 **14.4.3 专用波特率发生器**。

- 最大传输率: 625 kbps
- 双引脚配置 TxDO: 发送数据输出引脚
RxDO: 接收数据输入引脚
- 可选择通信数据的宽度为 7 或 8 位。
- 专用内置 5 位波特率发生器，允许设置任意大小的波特率。
- 可分别执行发送和接收操作(全双工操作)。
- 恒为 LSB-first 通信

- 注意事项**
1. 如果串行接口 UART0 使用的时钟未停止(例如处于 HALT 模式下)，则可继续正常操作。如果时钟已停止(例如处于 STOP 模式下)，则每个寄存器都停止操作，并且在时钟停止之前及时保存数据。TxDO 引脚在时钟停止之前立即保存数据并输出。但在时钟恢复使用后的操作不能得到保证。因此必须复位电路，使 POWER0 = 0、RXE0 = 0 以及 TXE0 = 0。
 2. 先设置 POWER0 = 1，然后设置 TXE0 = 1(发送)或 RXE0 = 1(接收)开始通信。
 3. 由 BRGC0 设置基本时钟(f_{CLK0})，可使 TXE0 与 RXE0 同步。为了能够再次发送或接收，在 TXE0 或 RXE0 被清零后，至少要经历两个基本时钟再将 TXE0 或 RXE0 置 1。如果在不到两个基本时钟时设置 TXE0 或 RXE0，则发送或接收电路可能不被初始化。
 4. 设置 TXE0=1 之后经过至少一个基本时钟(f_{CLK0})才能发送数据到 TXS0。


14.2 串行接口 UART0 的配置

串行接口 UART0 包括以下硬件。

表 14-1 串行接口 UART0 的配置

项目	配置
寄存器	接收缓冲寄存器 0 (RXB0) 接收移位寄存器 0 (RXS0) 发送移位寄存器 0 (TXS0)
控制寄存器	异步串行接口操作模式寄存器 0 (ASIM0) 异步串行接口接收错误状态寄存器 0 (ASIS0) 波特率发生器控制寄存器 0 (BRGC0) 端口模式寄存器 1 (PM1) 端口寄存器 1 (P1)

图 14-1. 串行接口 UART0 的框图



(1) 接收缓冲寄存器 0 (RXB0)

该 8 位寄存器用于存储由接收移位寄存器 0(RXS0)转换的并行数据。

每接收到 1 字节的数据，新的接收数据就从接收移位寄存器 0(RXS0)被传送到该寄存器中。

如果数据宽度被设定为 7 位，则将接收到的数据传送到 RXB0 的 0~6 位，而 MSB 位恒为 0。

如果出现溢出错误(OVE0)，则不把接收数据传送到 RXB0 中。

可由 8 位存储器操作指令读取 RXB0 的内容。不能将数据写入该寄存器中。

复位信号的产生和 POWER0 = 0 将该寄存器设置为 FFH。

(2) 接收移位寄存器 0 (RXS0)

该寄存器将输入到 RxD0 引脚的串行数据转换成并行数据。

程序不能直接使用 RXS0。

(3) 发送移位寄存器 0 (TXS0)

该寄存器用于设置发送数据。当数据写入 TXS0 时启动发送操作，串行数据从 TxD0 引脚输出。

可由 8 位存储器操作指令对 TXS0 进行写操作。该寄存器的内容不能被读取。

复位信号的产生、POWER0 = 0 和 TXE0 = 0 将该寄存器设置为 FFH。

注意事项 1. 设置 TXE0=1 之后经过至少一个基本时钟(f_{XCLK0})才能发送数据到 TXS0。

2. 在发送完成中断信号(INTST0)产生之前，不要把下一个发送数据写入 TXS0。

14.3 控制串行接口 UART0 的寄存器

串行接口 UART0 由以下 5 个寄存器控制。

- 异步串行接口操作模式寄存器 0 (ASIM0)
- 异步串行接口接收错误状态寄存器 0 (ASIS0)
- 波特率发生器控制寄存器 0 (BRGC0)
- 端口模式寄存器 1 (PM1)
- 端口寄存器 1 (P1)

(1) 异步串行接口操作模式寄存器 0 (ASIM0)

该 8 位寄存器用于控制串行接口 UART0 的串行通信操作。

该寄存器可由 1 位或 8 位存储器操作指令设置。

复位信号的产生将该寄存器设置为 01H。

图 14-2 异步串行接口操作模式寄存器 0 (ASIM0)的格式 (1/2)

地址: FF70H 复位后: 01H R/W

符号

<7>	<6>	<5>	4	3	2	1	0
POWER0	TXE0	RXE0	PS01	PS00	CL0	SL0	1

ASIM0

POWER0	内部操作时钟的允许/禁止操作
0 ^{註1}	禁止内部操作时钟的操作 (时钟恒为低电平) 并异步复位内部电路 ^{註2}
1	允许内部操作时钟的操作

TXE0	允许/禁止发送
0	禁止发送 (同步复位发送电路)
1	允许发送

RXE0	允许/禁止接收
0	禁止接收 (同步复位接收电路)
1	允许接收

- 注
1. 当 POWER0 = 0 时，从 RxD0 引脚输入的信号恒为高电平。
 2. 对异步串行接口接收错误状态寄存器 0(ASIS0)、发送移位寄存器 0(TXS0)和接收缓冲寄存器 0(RXB0)进行复位。

图 14-2 异步串行接口操作模式寄存器 0 (ASIM0)的格式(2/2)

PS01	PS00	发送操作	接收操作
0	0	不输出校验位	无校验接收
0	1	输出零校验	零校验接收 ^注
1	0	输出奇校验	按奇校验判断
1	1	输出偶校验	按偶校验判断

CL0	指定发送/接收数据的字符宽度
0	数据的字符宽度 = 7 位
1	数据的字符宽度 = 8 位

SL0	指定发送数据停止位的个数
0	停止位个数 = 1
1	停止位个数 = 2

注 如果选择“按零校验接收”，则无法判断校验。因此不要设置异步串行接口接收错误状态寄存器 0(ASIS0)的第 2 位(PE0)，这样就不会产生错误中断。

- 注意事项
1. 启动发送时，对 POWER0 置 1，然后对 TXE0 置 1。停止发送时，先将 TXE0 清零，然后将 POWER0 清零。
 2. 启动接收时，对 POWER0 置 1，然后对 RXE0 置 1。停止接收时，先将 RXE0 清零，然后将 POWER0 清零。
 3. 当 RxD0 引脚输入为高电平时，先对 POWER0 置 1，再对 RXE0 置 1。当输入为低电平，POWER0 置 1，RXE0 置 1 时，启动接收操作。
 4. 过 BRGC0 设置的基本时钟(f_{xCLK0})同步 TXE0 与 RXE0。为了能够再次发送或接收，在 TXE0 或 RXE0 被清零后，至少要经历两个基本时钟再将 TXE0 或 RXE0 置 1。如果在不到两个基本时钟的时间内设置 TXE0 或 RXE0，则发送或接收电路可能不被初始化。
 5. 设置 TXE0=1 之后经过至少一个基本时钟(f_{xCLK0})才能发送数据到 TXS0。
 6. 在对 PS01、PS00 和 CL0 位重写之前，先将 TXE0 和 RXE0 位清零。
 7. 在重写 SL0 位时，必须确保 TXE0 = 0。总是以“停止位的个数=1”的格式执行接收操作，因此不会受到 SL0 设置值的影响。
 8. 第 0 位必须为 1。

(2) 异步串行接口接收错误状态寄存器 0 (ASIS0)

该寄存器用于指示串行接口 UART0 在接收操作完成时出现的错误状态，包括 3 个出错标志位(PE0, FE0, OVE0)。可由 8 位存储器操作指令对该寄存器进行只读操作。
复位信号的产生，或清零 ASIM0 的第 7 位 (POWER0)或第 5 位 (RXE0)使该寄存器清零(00H)。读取寄存器的值为 00H。如果产生一个接收错误,则先读取 ASIS0 再读取接收缓冲寄存器 0(RXB0)以便清零出错标志位。

图 14-3 异步串行接口接收错误状态寄存器 0 (ASIS0)的格式

地址: FF73H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
ASIS0	0	0	0	0	0	PE0	FE0	OVE0
PE0	指示校验错误的状态标志位							
0	如果 POWER0 = 0 或 RXE0 = 0、或者如果读取 ASIS0							
1	如果发送数据的校验位与接收完成时的校验位不相等							
FE0	指示帧错误的状态标志位							
0	如果 POWER0 = 0 或 RXE0 = 0、或者如果读取 ASIS0							
1	如果接收完成时未检测到停止位							
OVE0	指示溢出错误的状态标志位							
0	如果 POWER0 = 0 或 RXE0 = 0、或者如果读取 ASIS0							
1	如果接收数据被设置在 RXB0 寄存器中且在读取该数据前下一个接收操作已完成							

- 注意事项
1. 根据异步串行接口操作模式寄存器 0(ASIM0)的 PS01 和 PS00 位的内容的不同，对 PE0 位的操作也有所不同。
 2. 无论停止位的个数是多少，只能将接收数据的第 1 位作为停止位进行检测。
 3. 如果出现溢出错误，则下一个接收数据不写入接收缓冲寄存器 0(RXB0)中，而是被忽略。
 4. 如果从 ASIS0 读取数据，会产生一个等待周期。当 CPU 采用副系统时钟操作而停止外围硬件时钟时，不要从 ASIS0 读取数据。需要了解详细信息，可参见第三十四章 等待注意事项。

(3) 波特率发生器控制寄存器 0 (BRGC0)

该寄存器用于选择串行接口 UART0 的基本时钟和 5 位计数器的分频值。

可由 8 位存储器操作指令设置 BRGC0。

复位信号的产生将该寄存器设置为 1FH。

图 14-4 波特率发生器控制寄存器 0 (BRGC0)的格式

地址: FF71H 复位后: 1FH R/W

符号	7	6	5	4	3	2	1	0
BRGC0	TPS01	TPS00	0	MDL04	MDL03	MDL02	MDL01	MDL00

TPS01	TPS00	基本时钟 (f_{CLK0}) 的选择 ^{注 1}				
		$f_{PRS} = 2 \text{ MHz}$	$f_{PRS} = 5 \text{ MHz}$	$f_{PRS} = 10 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$	
0	0	TM50 输出 ^{注 2}				
0	1	$f_{PRS}/2$	1 MHz	2.5 MHz	5 MHz	10 MHz
1	0	$f_{PRS}/2^3$	250 kHz	625 kHz	1.25 MHz	2.5 MHz
1	1	$f_{PRS}/2^5$	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz

MDL04	MDL03	MDL02	MDL01	MDL00	k	5 位计数器输出时钟的选择
0	0	×	×	×	×	禁止设置
0	1	0	0	0	8	$f_{CLK0}/8$
0	1	0	0	1	9	$f_{CLK0}/9$
0	1	0	1	0	10	$f_{CLK0}/10$
•	•	•	•	•	•	•
•	•	•	•	•	•	•
•	•	•	•	•	•	•
•	•	•	•	•	•	•
•	•	•	•	•	•	•
1	1	0	1	0	26	$f_{CLK0}/26$
1	1	0	1	1	27	$f_{CLK0}/27$
1	1	1	0	0	28	$f_{CLK0}/28$
1	1	1	0	1	29	$f_{CLK0}/29$
1	1	1	1	0	30	$f_{CLK0}/30$
1	1	1	1	1	31	$f_{CLK0}/31$

注 1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) ($XSEL = 1$), f_{PRS} 操作频率的变化取决于电源电压。

- $V_{DD} = 4.0 \sim 5.5 \text{ V}$: $f_{PRS} \leq 20 \text{ MHz}$
- $V_{DD} = 2.7 \sim 4.0 \text{ V}$: $f_{PRS} \leq 10 \text{ MHz}$
- $V_{DD} = 1.8 \sim 2.7 \text{ V}$: $f_{PRS} \leq 5 \text{ MHz}$

注 2. 选择 TM50 输出作为基本时钟时，应注意以下几点。

- TM50 与 CR50 相等时产生清零并启动的模式(TMC506 = 0)
先启动 8 位定时器/事件计数器 50，然后允许定时器 F/F 进行反转操作(TMC501 = 1)。
- PWM 模式 (TMC506 = 1)
先启动 8 位定时器/事件计数器 50，然后设置计数时钟，使占空比 = 50%。
不论何种模式，都不必将 TO50 作为定时器输出引脚。

注意事项 1. 在重写 MDL04~MDL00 位时，必须确保 ASIM0 的第 6 位(TXE0)和第 5 位(RXE0) = 0。
2. 当修改 TPS01 和 TPS00 位时，一定要将 ASIM0 寄存器的位 7(POWER0)清 0。
3. 波特率为 5 位计数器输出时钟的 1/2。

备注 1. f_{CLK0}: 根据 TPS01 和 TPS00 位选择的基本时钟的频率
2. f_{PRS}: 外围硬件时钟频率
3. k: 由 MDL04~ MDL00 位设置的值 (k = 8, 9, 10, ..., 31)
4. x: 不必考虑
5. TMC506: 8 位定时器模式控制寄存器 50(TMC50)的第 6 位
TMC501: TMC50 的第 1 位

(4) 端口模式寄存器 1 (PM1)
该寄存器位选端口 1 的输入/输出模式。
当 P10/TxD0/SCK10 引脚用于串行接口数据输出时，将 PM10 清零且对 P10 的输出锁存器置 1。
当 P11/RxD0/SI10 引脚用于串行接口数据输入时，将 PM11 置 1。此时 P11 的输出锁存器的值可以等于 0 或 1。
可由 1 位或 8 位存储器操作指令设置 PM1。
复位信号的产生将该寄存器设置为 FFH。

图 14-5 端口模式寄存器 1(PM1)的格式

地址: FF21H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n 引脚 I/O 模式选择(n = 0~7)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

14.4 串行接口 UART0 的操作

串行接口 UART0 有以下两种模式。

- 操作停止模式
- 异步串行接口(UART)模式

14.4.1 操作停止模式

在此模式下，不能进行串行通信，这样可降低功耗。此外，引脚可作为通用端口引脚使用。通过将 ASIM0 的第 7、6 和 5 位(POWER0、TXE0 和 RXE0)清零，可设置操作停止模式。

(1) 使用的寄存器

由异步串行接口操作模式寄存器 0(ASIM0)设置操作停止模式。
可由 1 位或 8 位存储器操作指令设置 ASIM0。
复位信号的产生将该寄存器设置为 01H。

地址: FF70H 复位后: 01H R/W

符号	<7>	<6>	<5>	4	3	2	1	0
ASIM0	POWER0	TXE0	RXE0	PS01	PS00	CL0	SL0	1

POWER0	内部操作时钟的允许/禁止操作
0 ^{注 1}	禁止内部操作时钟的操作(时钟恒为低电平)且对内部电路进行异步复位 ^{注 2}

TXE0	允许/禁止发送
0	禁止发送(同步复位发送电路)

RXE0	允许/禁止接收
0	禁止接收(同步复位接收电路)

- 注
1. 当 POWER0 = 0 时，从 RxD0 引脚输入的信号恒为高电平。
 2. 对异步串行接口接收错误状态寄存器 0(ASIS0)、发送移位寄存器 0(TXS0)和接收缓冲寄存器 0(RXB0)进行复位。

注意事项 TXE0 和 RXE0 清零后再对 POWER0 清零，可设置操作停止模式。
如果要启动操作，设置 POWER0=1，然后设置 TXE0 或 RXE0=1。

备注 如果要将 RxD0/SI10/P11 和 TxD0/SCK10/P10 作为通用端口引脚使用，可参见第五章 端口功能。

14.4.2 异步串行接口 (UART)模式

此模式下，在起始位后的 1 字节数据被发送/接收，可执行全双工操作。

可使用专用 UART 波特率发生器，这样通信选择的波特率范围较大。

(1) 使用的寄存器

- 异步串行接口操作模式寄存器 0 (ASIM0)
- 异步串行接口接收错误状态寄存器 0 (ASIS0)
- 波特率发生器控制寄存器 0 (BRGC0)
- 端口模式寄存器 1 (PM1)
- 端口寄存器 1 (P1)

在 UART 模式中设置操作的基本过程如下。

- <1> 设置 BRGC0 寄存器 (参见 图 14-4)。
- <2> 设置 ASIM0 的 1~4 位 (SL0、CL0、PS00 和 PS01)(参见 图 14-2)。
- <3> 将 ASIM0 的第 7 位 (POWER0)置 1。
- <4> 将 ASIM0 的第 6 位 (TXE0)置 1。 → 允许发送。
将 ASIM0 的第 5 位 (RXE0)置 1。 → 允许接收。
- <5> 对 TXS0 寄存器赋值。 → 开始发送数据。

注意事项 在设置端口模式寄存器和端口寄存器时，要考虑与通信另一方的关系。

寄存器设置与引脚之间的关系如下所示。

表 14-2 寄存器设置与引脚之间的关系

POWER0	TXE0	RXE0	PM10	P10	PM11	P11	UART0 操作	引脚功能	
								TxD0/ $\overline{\text{SCK10}}$ /P10	RxD0/SI10/P11
0	0	0	× ^注	× ^注	× ^注	× ^注	停止	$\overline{\text{SCK10}}$ /P10	SI10/P11
1	0	1	× ^注	× ^注	1	×	接收	$\overline{\text{SCK10}}$ /P10	RxD0
	1	0	0	1	× ^注	× ^注	发送	TxD0	SI10/P11
	1	1	0	1	1	×	发送/ 接收	TxD0	RxD0

注 能够作为端口或串行接口 CSI10 使用。


备注 ×: 不必考虑
POWER0: 异步串行接口操作模式寄存器 0 (ASIM0) 的第 7 位
TXE0: ASIM0 的第 6 位
RXE0: ASIM0 的第 5 位
PM1x: 端口模式寄存器
P1x: 端口输出锁存器

(2) 通信操作

(a)正常发送/接收数据的格式和波形示例

图 14-6 和 14-7 为正常发送/接收数据的格式和波形示例。

图 14-6 正常 UART 发送/接收数据的格式




- 一个数据帧由以下各位组成。
- 起始位 ... 1 位
 - 字符位 ... 7 或 8 位 (LSB-first)
 - 校验位 ... 偶校验、奇校验、零校验或无校验
 - 停止位 ... 1 或 2 位

由异步串行接口操作模式寄存器 0(ASIM0)规定一个数据帧中字符位的宽度、校验方式和停止位的宽度。

图 14-7 正常 UART 发送/接收数据波形示例


1. 数据宽度: 8 位, 校验位: 偶校验, 停止位: 1 位, 通信数据: 55H



2. 数据宽度: 7 位, 校验位: 奇校验, 停止位: 2 位, 通信数据: 36H



3. 数据宽度: 8 位, 校验位: 无, 停止位: 1 位, 通信数据: 87H



(b) 校验方式与操作

校验位用于检测数据通信中的位错误。通常在发送和接收两端可采用相同的校验方式。当采用偶校验和奇校验时，可检测到 1 位(奇数)错误。而采用零校验和无校验时，则不能检测到错误。

(i) 偶校验

- 发送

控制发送数据，包括校验位，使得数据中“1”的个数为偶数。

校验位的取值如下。

如果发送数据有奇数个 “1”: 1

如果发送数据有偶数个 “1”: 0

- 接收

计算接收数据(包括校验位)中“1”的个数。如果结果为奇数，则产生校验错误。

(ii) 奇校验

- 发送

与偶校验方式不同，奇校验用于控制发送数据，包括校验位，使得数据中“1”的个数为奇数。

校验位取值如下。

如果发送数据有奇数个 “1”: 0

如果发送数据有偶数个 “1”: 1

- 接收

计算接收数据(包括校验位)中“1”的个数。如果结果为偶数，则产生校验错误。

(iii) 零校验

无论发送数据为何值，发送时校验位被清零。

接收数据时不检测校验位。因此无论校验位为何值，都不会产生校验错误。

(iv) 无校验

发送数据中没有校验位。

进行接收操作时认为接收数据中没有校验位。因此也不会产生校验错误。

(c) 发送

当异步串行接口操作模式寄存器 0(ASIM0)的第 7 位(POWER0)设置为 1，然后 ASIM0 的第 6 位(TXE0)设置为 1 时，允许发送。将待发送数据写入发送移位寄存器 0(TXS0)，可启动发送操作。起始位、校验位和停止位会自动添加到数据中。

启动发送操作时，先从 TxD0 引脚输出起始位，然后从 LSB 开始依次发送数据其它位。当发送结束时，由 ASIM0 设置的校验位和停止位被添加到数据中，并产生发送完成中断请求(INTST0)。


当下一个待发送数据被写入 TXS0 时，发送操作才结束。

图 14-8 显示了发送完成中断请求(INTST0)的时序。最后一个停止位一输出就产生该中断。


注意事项 在将待发送数据写入 TXS0 后，在发送完成中断信号(INTST0)产生之前，不要将下一个发送数据写入 TXS0。

图 14-8 发送完成中断请求的时序

1. 停止位宽度: 1



2. 停止位宽度: 2



(d) 接收

当异步串行接口操作模式寄存器 0(ASIM0)的第 7 位(POWER0)=1，然后将 ASIM0 的第 5 位(RXE0)置 1 时，允许接收并对 RxD0 引脚输入进行采样。


当检测到 RxD0 引脚输入的下降沿时波特率发生器的 5 位计数器开始计数。当计数值等于波特率发生器控制寄存器 0 (BRGC0) 的设置值时，再次采样 RxD0 的输入信号 (如图 14-9 中的▽)。如果此时 RxD0 为低电平，则认为输入信号为起始位。

当检测到起始位时，开始接收，以设置的波特率将串行数据依次存入接收移位寄存器 0(RXS0)。当接收到停止位时，会产生接收完成中断信号(INTSR0)，并且将 RXS0 的数据写入接收缓冲寄存器 0(RXB0)。但如果出现溢出错误，则接收到的数据不写入 RXB0。

即使在接收过程中出现校验错(PE0)，接收仍然继续，直至接收到停止位，而在接收完成后会产生一个接收错误中断(INTSR0)。

当接收操作完成且存在接收错误，则产生 INTSR0。

图 14-9 接收完成中断请求时序



- 注意事项
1. 如果出现接收错误，必须先读取异步串行接口接收错误状态寄存器 0 (ASIS0)再读取接收缓冲寄存器 0 (RXB0)的内容，才能对出错标志清零。否则，当接收到下一个数据时会产生溢出错误，而且接收错误状态保持不变。
 2. 接收始终按“停止位的个数 = 1”的情况执行，第 2 个停止位被忽略。

(e) 接收错误

在接收期间有三种出错情况：校验错误、帧错误或溢出错误。如果异步串行接口接收错误状态寄存器 0(ASIS0) 的出错标志位被设置，作为数据接收的结果，则将会产生一个接收错误中断请求信号 (INTSR0)。
在执行接收错误中断服务(INTSR0)时读取 ASIS0 的内容，可确定接收期间出现的是何种错误(参见图 14-3)。
读取 ASIS0 后，其内容清零。


表 14-3 接收错误产生的原因

接收错误	原因
校验错误	发送数据的校验位与接收数据的校验位不相等
帧错误	未检测到停止位
溢出错误	在从接收缓冲寄存器 0(RXB0)中读取数据前已完成下一个数据的接收操作

(f) 接收数据的噪音过滤器

通过预分频器，使用基本时钟输出，采样 RxD0 信号。
如果两次采样值相同，则相等检测器的输出会发生变化，并把采样的数据作为输入数据。
噪音过滤器的电路结构如图 14-10 所示，接收操作的内部过程与外部信号状态相比被延迟两个时钟执行。

图 14-10 噪音过滤器电路



14.4.3 专用波特率发生器

专用波特率发生器由一个源时钟选择器和一个 5 位可编程计数器组成，用于产生 UART0 发送/接收的串行时钟。分别使用不同的 5 位计数器用于发送和接收。

(1) 波特率发生器的配置

- 基本时钟

该时钟由波特率发生器控制寄存器 0(BRGC0)的第 7 和 6 位(TPS01 和 TPS00)选择。当异步串行接口操作模式寄存器 0(ASIM0)的第 7 位(POWER0)=1 时，将该时钟提供给每个模块。该时钟称为基本时钟，它的频率用 f_{CLK0} 表示。当 $POWER0 = 0$ 时，基本时钟恒为低电平。

- 发送计数器

当异步串行接口操作模式寄存器 0(ASIM0)的第 7 位(POWER0)或第 6 位(TXE0) = 0 时，该计数器停止计数，并被清零。

当 $POWER0 = 1$ 且 $TXE0 = 1$ 时计数器开始计数。

当第 1 个发送数据被写入发送移位寄存器 0(TXS0)时，计数器被清零。


- 接收计数器

当异步串行接口操作模式寄存器 0(ASIM0)的第 7 位(POWER0)或第 5 位(RXE0) = 0 时，该计数器停止计数，并被清零。

当检测到起始位时，计数器开始计数。

在收到一帧数据后计数器停止计数，直到下一个起始位被检测到时再重新开始计数。

图 14-11 波特率发生器的配置



备注 POWER0: 异步串行接口操作模式寄存器 0 (ASIM0) 的第 7 位
 TXE0: ASIM0 的第 6 位
 RXE0: ASIM0 的第 5 位
 BRGC0: 波特率发生器控制寄存器 0

(2) 串行时钟的产生

使用波特率发生器控制寄存器 0 (BRGC0) 可产生串行时钟。

根据 BRGC0 的第 7 和 6 位(TPS01 和 TPS00)，可选择输入给 5 位计数器的时钟。

根据 BRGC0 的 4~0 位(MDL04~MDL00)选择 5 位计数器的分频值($f_{CLK0}/8 \sim f_{CLK0}/31$)。

14.4.4 波特率的计算

(1) 波特率计算的表达式

可通过下列公式计算波特率。

$$\bullet \text{ 波特率} = \frac{f_{CLK0}}{2 \times k} \text{ [bps]}$$

f_{CLK0} : 根据 BRGC0 的 TPS01 和 TPS00 位选择的基本时钟的频率

k: 根据 BRGC0 的 MDL04 ~ MDL00 位设置的值 ($k = 8, 9, 10, \dots, 31$)

表 14-4 TPS01 和 TPS00 的设置值

TPS01	TPS00	基本时钟(f_{CLK0}) 的选择 ^{注1}				
			$f_{PRS} = 2 \text{ MHz}$	$f_{PRS} = 5 \text{ MHz}$	$f_{PRS} = 10 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$
0	0	TM50 输出 ^{注2}				
0	1	$f_{PRS}/2$	1 MHz	2.5 MHz	5 MHz	10 MHz
1	0	$f_{PRS}/2^3$	250 kHz	625 kHz	1.25 MHz	2.5 MHz
1	1	$f_{PRS}/2^5$	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz

注 1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) ($XSEL = 1$)， f_{PRS} 操作频率的变化取决于电源电压。

- $V_{DD} = 4.0 \sim 5.5 \text{ V}$: $f_{PRS} \leq 20 \text{ MHz}$
- $V_{DD} = 2.7 \sim 4.0 \text{ V}$: $f_{PRS} \leq 10 \text{ MHz}$
- $V_{DD} = 1.8 \sim 2.7 \text{ V}$: $f_{PRS} \leq 5 \text{ MHz}$

2. 选择 TM50 输出作为基本时钟时，应注意以下几点。

- TM50 与 CR50 相等时产生清零并启动的模式($TMC506 = 0$)
先启动 8 位定时器/事件计数器 50，然后允许定时器 F/F 进行反转操作($TMC501 = 1$)。
- PWM 模式 ($TMC506 = 1$)
先启动 8 位定时器/事件计数器 50，然后设置计数时钟，使占空比 = 50%。
不论何种模式，都不必将 TO50 作为定时器输出引脚。

(2) 波特率误差

通过下列公式计算波特率误差。

$$\bullet \text{ 误差 (\%)} = \left(\frac{\text{实际波特率 (有误差的波特率)}}{\text{预期波特率 (正确的波特率)}} - 1 \right) \times 100 \text{ [\%]}$$

- 注意事项
1. 在发送过程中必须保持波特率误差在接收方允许的误差范围内。
 2. 接收期间的波特率误差必须满足“(4)接收期间允许的波特率范围”中所描述的范围。

举例: 基本时钟的频率 = 2.5 MHz = 2,500,000 Hz
 BRGC0 的 MDL04~MDL00 位 = 10000B(k = 16)
 目标波特率 = 76,800 bps

$$\begin{aligned}\text{波特率} &= 2.5 \text{ M}/(2 \times 16) \\ &= 2,500,000/(2 \times 16) = 78,125 \text{ [bps]}\end{aligned}$$

$$\begin{aligned}\text{误差} &= (78,125/76,800 - 1) \times 100 \\ &= 1.725 \text{ [%]}\end{aligned}$$

(3) 波特率设置举例

表 14-5 波特率发生器的设置数据

波特率 [bps]	f _{PRS} = 2.0 MHz				f _{PRS} = 5.0 MHz				f _{PRS} = 10.0 MHz				f _{PRS} = 20.0 MHz			
	TPS01, TPS00	k	计算值	ERR [%]	TPS01, TPS00	k	计算值	ERR [%]	TPS01, TPS00	k	计算值	ERR [%]	TPS01, TPS00	k	计算值	ERR [%]
4800	2H	26	4808	0.16	3H	16	4883	1.73	—	—	—	—	—	—	—	—
9600	2H	13	9615	0.16	3H	8	9766	1.73	3H	16	9766	1.73	—	—	—	—
10400	2H	12	10417	0.16	2H	30	10417	0.16	3H	15	10417	0.16	3H	30	10417	0.16
19200	1H	26	19231	0.16	2H	16	19531	1.73	3H	8	19531	1.73	3H	16	19531	1.73
24000	1H	21	23810	-0.79	2H	13	24038	0.16	2H	26	24038	0.16	3H	13	24038	0.16
31250	1H	16	31250	0	2H	10	31250	0	2H	20	31250	0	3H	10	31250	0
33660	1H	15	33333	-0.79	2H	9	34722	3.34	2H	18	34722	3.34	3H	9	34722	3.34
38400	1H	13	38462	0.16	2H	8	39063	1.73	2H	16	39063	1.73	3H	8	39063	1.73
56000	1H	9	55556	-0.79	1H	22	56818	1.46	2H	11	56818	1.46	2H	22	56818	1.46
62500	1H	8	62500	0	1H	20	62500	0	2H	10	62500	0	2H	20	62500	0
76800	—	—	—	—	1H	16	78125	1.73	2H	8	78125	1.73	2H	16	78125	1.73
115200	—	—	—	—	1H	11	113636	-1.36	1H	22	113636	-1.36	2H	11	113636	-1.36
153600	—	—	—	—	1H	8	156250	1.73	1H	16	156250	1.73	2H	8	156250	1.73
312500	—	—	—	—	—	—	—	—	1H	8	312500	0	1H	16	312500	0
625000	—	—	—	—	—	—	—	—	—	—	—	—	1H	8	625000	0


备注 TPS01, TPS00:波特率发生器控制寄存器 0 (BRGC0) 的第 7 和 6 位 (用于设置基本时钟(f_{XCLK0}))
 k: 根据 BRGC0 的 MDL04~MDL00 位设置的值 (k = 8, 9, 10, ..., 31)
 f_{PRS}: 外围硬件时钟频率
 ERR: 波特率误差

(4) 接收期间允许的波特率范围

接收期间来自发送端的波特率可允许的误差范围如下所示。

注意事项 必须确保接收期间波特率误差在允许的误差范围内，可用以下公式计算。

图 14-12 接收期间允许的波特率范围



如图 14-12 所示，当检测到起始位后，接收数据的锁存时序由波特率发生器控制寄存器 0(BRGCO)设置的计数器来确定。如果数据的最后一位(停止位)满足该锁存时序，则该数据可被正确接收。假定接收数据为 11 位，各项理论值计算如下。

$$FL = (Brate)^{-1}$$

- Brate: UART0 的波特率
- k: BRGC0 设置的值
- FL: 1 位数据宽度
- 锁存时序的极限值: 2 个时钟

可允许的最小数据帧宽度:
$$FL_{\min} = 11 \times FL - \frac{k-2}{2k} \times FL = \frac{21k+2}{2k} FL$$

因此在发送端设定的可接收的最大波特率如下所示。

$$BR_{\max} = (FL_{\min}/11)^{-1} = \frac{22k}{21k+2} \text{ Brate}$$

同样，可计算允许的最大数据帧宽度

$$\frac{10}{11} \times FL_{\max} = 11 \times FL - \frac{k+2}{2 \times k} \times FL = \frac{21k-2}{2 \times k} FL$$

$$FL_{\max} = \frac{21k-2}{20k} FL \times 11$$

因此在发送端设定的可接收的最小波特率如下所示。

$$BR_{\min} = (FL_{\max}/11)^{-1} = \frac{20k}{21k-2} \text{ Brate}$$

可通过上述最小和最大波特率公式计算在 UART0 与发送端之间允许的波特率误差，如下所示。

表 14-5 允许的最大/最小波特率误差

分频比(k)	允许的最大波特率误差	允许的最小波特率误差
8	+3.53%	-3.61%
16	+4.14%	-4.19%
24	+4.34%	-4.38%
31	+4.44%	-4.47%

- 备注**
1. 接收时允许的误差与每帧的位数、输入时钟频率和分频比(k)有关。输入时钟频率和分频比(k)越高，允许的误差就越大。
 2. k: BRGC0 设置的值。

15.1 串行接口 UART6 的功能

串行接口 UART6 在 78K0/Kx2 系列所有的产品上集成。

串行接口 UART6 有以下两种模式。

(1) 操作停止模式

在不进行串行通信时可采用此模式，以降低功耗。

需要了解详细信息，可参见 15.4.1 操作停止模式。

(2) 异步串行接口(UART) 模式

该模式支持 LIN(局部互联网)-总线。该模式的功能概括如下。

需要了解详细信息，可参见 15.4.2 异步串行接口 (UART)模式 和 15.4.3 专用波特率发生器。

- 最大传输率: 625 kbps
- 双引脚配置 TxD6: 发送数据输出引脚
 RxD6: 接收数据输入引脚
- 可选择通信数据的数据宽度为 7 或 8 位。
- 专用内置 8 位波特率发生器允许设置任意大小的波特率。
- 可分别执行发送和接收操作(全双工操作)。
- 可选 MSB-first 或 LSB-first 通信。
- 反向发送操作
- 同步中断区域发送长度为 13~20 位
- 可规定多于 11 位的同步中断区域接收(提供 SBF 接收标志位)。

注意事项 1. TxD6 输出反向操作仅在发送端进行而不在接收端进行。为了能够使用该功能，接收端应准备好接收已反向的数据。

2. 如果串行接口 UART6 使用的时钟未被停止(例如，处于 HALT 模式下)，则继续正常操作。如果串行接口 UART6 使用的时钟已被停止(例如，处于 STOP 模式下)，则寄存器停止操作，并且在时钟停止之前及时保存数据。TXD6 引脚也在时钟停止之前立即保存数据并输出。但在时钟恢复使用后正常操作不能得到保证。因此必须复位电路，使 POWER6 = 0、RXE6 = 0、TXE6 = 0。

3. 设置 POWER6 = 1 然后设置 TXE6 = 1 (发送)或 RXE6 = 1 (接收)，以启动通信。

4. 通过基本时钟(f_{CLK6})(由 CKSR6 设置)对 TXE6 与 RXE6 进行同步。若要再次允许发送或接收，必须在 TXE6 或 RXE6 清零(0)后至少两个基本时钟时将 TXE6 或 RXE6 设置为 1。如果在两个基本时钟内设置 TXE6 或 RXE6，则发送电路或接收电路可能不被初始化。

5. 在设置 TXE6 = 1 后至少经历一个基本时钟(f_{CLK6})再为 TXB6 设置发送数据。


6. 如果连续发送数据，从停止位到下一个起始位的通信时序将延长两个宏操作时钟。但这不会影响到通信结果，因为接收端会在检测到起始位时及时序初始化。如果 UART6 用于 LIN 模式，则不能使用连续发送功能。

备注 LIN 表示局部互联网，是一个低速(1~ 20 kbps)串行通信协议，可用于降低网络费用。
LIN 是一种单主设备(single—master)通信方式，一个主设备上最多可以连接 15 个从设备。
LIN 的从设备用于控制开关、制动器和传感器，这些设备通过 LIN 网与 LIN 主设备相连。
通常，LIN 主设备与一个网络，如 CAN(控制器局域网 Controller Area Network)相连。
此外，LIN 总线采用单线方式，通过收发器(符合 ISO9141)与各节点相连。
在 LIN 协议中，主设备发送带有波特率信息的一帧数据，从设备接收数据并校正波特率误差。因此当从设备端的波特率误差在 ±15%范围内时，可以进行通信。

图 15-1 和 15-2 概括了 LIN 的发送和接收操作。

★


图 15-1 LIN 发送操作



- 注**
1. 在 8 位发送模式中，可通过发送 80H 替代唤醒信号帧。
 2. 使用硬件输出同步中断区。可通过异步串行接口控制寄存器 6(ASICL6)的第 4~2 位(SBL62~SBL60)设置输出宽度(等于位长度)(参见 15.4.2 (2) (h) SBF 发送)。
 3. 每次发送完成时输出 INTST6。在发送 SBF 时也输出 INTST6。

备注 区域之间的间隔由软件控制。

图 15-2 LIN 接收操作



接收处理过程如下。


- <1> 在引脚的边沿处检测唤醒信号，允许使用 UART6，并设置 SBF 接收模式。
- <2> 当检测到停止位时才停止接收操作。在检测到至少 11 位低电平数据的 SBF 时，认为 SBF 已被正确接收，并输出一个中断信号。在检测到少于 11 位低电平数据的 SBF 时，认为出现 SBF 接收错误。此时不输出中断信号，而是恢复 SBF 接收模式。
- <3> 如果 SBF 被正确接收，将输出一个中断信号。用这个 SBF 接收完成中断服务来启动 16 位定时器/事件计数器 00 并测量同步区的位长度(脉冲宽度)(参见 7.4.8 脉冲宽度测量操作)。禁止检测 OVE6、PE6 和 FE6 错误，不进行 UART 通信的错误检测，也不执行移位寄存器和 RXB6 之间的数据传送。移位寄存器中保存复位值 FFH。
- <4> 根据同步区的位长度计算波特率误差，在 SF 接收后禁止使用 UART6，然后对波特率发生器控制寄存器 6(BRGC6)重新设置。
- <5> 用软件区分校验和区。在接收到校验和区后通过软件对 UART6 进行初始化，并再次设置 SBF 接收模式。

图 15-3 显示了 LIN 接收操作的端口配置。

通过检测外部中断信号(INTP0)脉冲沿，接收从 LIN 主设备发出的唤醒信号。根据 16 位定时器/事件计数器 00 的外部事件捕捉操作来测量 LIN 主设备发送的同步区的位长度，并计算波特率误差。

不进行外部连接 RxD6 和 INTP0/TI000，而由端口输入切换控制(ISC0/ISC1)可将接收端口的(RxD6)的输入源输入给外部中断(INTP0)和 16 位定时器/事件计数器 00。

图 15-3 LIN 接收操作的端口配置



备注 ISC0, ISC1: 输入切换控制寄存器(ISC)的第 0 和 1 位 (参见 图 15-11)

以下是 LIN 通信操作中用到的外部功能。

<用到的外部功能>

- 外部中断(INTP0): 唤醒信号检测
用途: 检测唤醒信号的脉冲沿和通信的开始。
- 16 位定时器/事件计数器 00(TI000): 波特率误差检测
用途: 通过检测同步区(SF)的位长度并按位分频, 来检测波特率误差(在捕捉模式下测量 TI000 输入脉冲的间隔)。
- 串行接口 UART6


15.2 串行接口 UART6 的配置

串行接口 UART6 包括以下硬件。

表 15-1 串行接口 UART6 的配置

项目	配置
寄存器	接收缓冲寄存器 6 (RXB6) 接收移位寄存器 6 (RXS6) 发送缓冲寄存器 6 (TXB6) 发送移位寄存器 6 (TXS6)
控制寄存器	异步串行接口操作模式寄存器 6 (ASIM6) 异步串行接口接收错误状态寄存器 6 (ASIS6) 异步串行接口发送状态寄存器 6 (ASIF6) 时钟选择寄存器 6 (CKSR6) 波特率发生器控制寄存器 6 (BRGC6) 异步串行接口控制寄存器 6 (ASICL6) 输入切换控制寄存器(ISC) 端口模式寄存器 1 (PM1) 端口寄存器 1 (P1)

图 15-4. 串行接口 UART6 的框图



注 使用输入切换控制寄存器(ISC)进行选择。

(1) 接收缓冲寄存器 6 (RXB6)

该 8 位寄存器用于存储由接收移位寄存器(RXS6)移位的并行数据。

每接收到 1 字节的数据，新的接收数据就从 RXS6 传送到该寄存器中。如果数据宽度被设定为 7 位，则按如下方式发送数据。

- 在 LSB-first 接收模式下，将接收到的数据传送到 RXB6 的 0~6 位，而 MSB 位恒为 0。
- 在 MSB-first 接收模式下，将接收到的数据传送到 RXB6 的 1~7 位，而 LSB 位恒为 0。

如果出现溢出错误(OVE6)，则不把接收数据传送到 RXB6 中。

可由 8 位存储器操作指令读取 RXB6 的内容。不能将数据写入该寄存器中。

复位信号产生将该寄存器设置为 FFH。

(2) 接收移位寄存器 6 (RXS6)

该寄存器将输入到 RxD6 引脚的串行数据转换成并行数据。

程序不能直接使用 RXS6。

(3) 发送缓冲寄存器 6 (TXB6)

该寄存器用于设置发送数据。当数据写入 TXB6 时开始发送。可由 8 位存储器操作指令对 TXB6 进行读或写操作。

复位信号产生将该寄存器设置为 FFH。

- 注意事项**
1. 当异步串行接口发送状态寄存器 6(ASIF6)的第 1 位(TXBF6)=1 时不要对 TXB6 进行写操作。
 2. 在通信过程中(当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)和第 6 位(TXE6)均为 1，或 ASIM6 的第 7 位(POWER6)和第 5 位(RXE6)均为 1)，不要通过软件刷新(写入相同值)TXB6。
 3. 在设置 TXE6 = 1 后，至少经过一个基本时钟(f_{CLK6})，将发送数据写入 TXB6。

(4) 发送移位寄存器 6 (TXS6)

该寄存器将 TXB6 中要传送的数据作为串行数据从 TxD6 引脚移出。在第 1 次发送过程中，当数据写入 TXB6 后立即被传送。或者在持续发送过程中，当发出 1 帧数据后，INTST6 中断产生之前数据立即被传送。利用基本时钟的下降沿从 TxD6 引脚传送来自 TXB6 的数据。

程序不能直接对 TXS6 操作。

15.3 控制串行接口 UART6 的寄存器

串行接口 UART6 由以下 9 个寄存器控制。

- 异步串行接口操作模式寄存器 6 (ASIM6)
- 异步串行接口接收错误状态寄存器 6 (ASIS6)
- 异步串行接口发送状态寄存器 6 (ASIF6)
- 时钟选择寄存器 6 (CKSR6)
- 波特率发生器控制寄存器 6 (BRGC6)
- 异步串行接口控制寄存器 6 (ASICL6)
- 输入切换控制寄存器(ISC)
- 端口模式寄存器 1 (PM1)
- 端口寄存器 1 (P1)

(1) 异步串行接口操作模式寄存器 6 (ASIM6)

该 8 位寄存器用于控制串行接口 UART6 的串行通信操作。

可由 1 位或 8 位存储器操作指令设置该寄存器。

复位信号产生将该寄存器设置为 01H。

备注 在通信过程中(当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)和第 6 位(TXE6)均为 1，或 ASIM6 的第 7 位(POWER6)和第 5 位(RXE6)均为 1)，可以通过软件刷新(写入相同值)ASIM6。

图 15-5 异步串行接口操作模式寄存器 6 (ASIM6)的格式 (1/2)

地址: FF50H 复位后: 01H R/W

符号	<7>	<6>	<5>	4	3	2	1	0
ASIM6	POWER6	TXE6	RXE6	PS61	PS60	CL6	SL6	ISRM6
	POWER6	允许/禁止内部操作时钟的操作						
	0 ^{※1}	禁止内部操作时钟的操作 (时钟恒为低电平) 并对内部电路进行异步复位 ^{※2} 。						
	1	允许内部操作时钟的操作						
	TXE6	允许/禁止发送						
	0	禁止发送(同步复位发送电路)						
	1	允许发送						
	RXE6	允许/禁止接收						
	0	禁止接收(同步复位接收电路)						
	1	允许接收						

- 注**
1. 发送期间当 POWER6 = 0 时，TxD6 引脚的输出变为高电平，而来自 RxD6 引脚的输入恒为高电平。
 2. 对异步串行接口接收错误状态寄存器 6(ASIS6)、异步串行接口发送状态寄存器 6(ASIF6)、异步串行接口控制寄存器 6(ASICL6)的第 7 位(SBRF6)和第 6 位(SBRT6)，以及接收缓冲寄存器 6(RXB6)进行复位。

图 15-5 异步串行接口操作模式寄存器 6 (ASIM6)的格式(2/2)

PS61	PS60	发送操作	接收操作
0	0	不输出校验位	无校验接收
0	1	输出零校验	按零校验接收 [★]
1	0	输出奇校验	按奇校验判断
1	1	输出偶校验	按偶校验判断

CL6	指定发送/接收数据的字符宽度
0	数据的字符宽度 = 7 位
1	数据的字符宽度 = 8 位

SL6	指定发送数据停止位的个数
0	停止位的个数 = 1
1	停止位的个数 = 2

ISRM6	允许/禁止出错时接收完成中断的产生
0	出错时产生“INTSRE6”(此时, 不产生 INTSR6)
1	出错时产生“INTSR6”(此时, 不产生 INTSRE6)

注 如果选择“按零校验接收”，则无法判断校验。因此不要设置异步串行接口接收错误状态寄存器 0(ASIS6)的第 2 位(PE6)，这样也不会产生出错中断。

- 注意事项
1. 启动发送时，对 POWER6 置 1，然后对 TXE6 置 1。停止操作时，先将 TXE6 清零，然后将 POWER6 清零。
 2. 启动接收时，对 POWER6 置 1，然后对 RXE6 置 1。停止操作时，先将 RXE6 清零，然后将 POWER6 清零。
 3. 当 RxD6 引脚输入为高电平时，先对 POWER6 置 1，再对 RXE6 置 1。当输入为低电平 POWER6 置 1，RXE6 置 1 时，启动接收操作。
 - ★ 4. 通过基本时钟(f_{XCLK6})(由 CKSR6 设置)对 TXE6 与 RXE6 进行同步。若要再次允许发送或接收，必须在 TXE6 或 RXE6 清零(0)后至少两个基本时钟时将 TXE6 或 RXE6 设置为 1。如果在两个基本时钟内设置 TXE6 或 RXE6，则发送电路或接收电路可能不被初始化。
 - ★ 5. 设置 TXE6 = 1 后，至少经过一个基本时钟(f_{XCLK6})，将发送数据写入 TXB6。
 6. 在对 PS61、PS60 和 CL6 位重写之前，先将 TXE6 和 RXE6 位清零。
 7. 工作在 LIN 模式时，PS61 与 PS60 恒为 0。
 8. 在重写 SL6 位时，必须确保 TXE6 = 0。总是以“停止位的个数=1”的格式执行接收操作，因此接收不会受到 SL6 设置值的影响。
 9. 当重写 ISRM6 时，RXE6 必须为 0。

(2) 异步串行接口接收错误状态寄存器 6 (ASIS6)

该寄存器用于指示串行接口 UART6 的接收操作完成时出现的错误状态，包括 3 个出错标志位(PE6，FE6，OVE6)。

可由 8 位存储器操作指令对该寄存器进行只读操作。

复位信号的产生，或者对 ASIM6 的第 5 位(RXE6)或第 7 位(POWER6)清零，可将该寄存器清零（00H）。读取该寄存器的值为 00H。如果产生接收错误，读取 ASIS6 再读取接收缓冲寄存器 6 (RXB6)，可将出错标志清零。

图 15-6 异步串行接口接收错误状态寄存器 6 (ASIS6)的格式

地址: FF53H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
ASIS6	0	0	0	0	0	PE6	FE6	OVE6

PE6	指示校验错误的状态标志
0	当 POWER6 = 0 或 RXE6 = 0，或者如果读取 ASIS6
1	如果发送数据的校验位与接收完成时的校验位不相等时

FE6	指示帧错误的状态标志
0	如果 POWER6 = 0 或 RXE6 = 0、或者如果读取 ASIS6
1	如果接收完成时未检测到停止位

OVE6	指示溢出错误的状态标志
0	如果 POWER6 = 0 或 RXE6 = 0、或者如果读取 ASIS6
1	如果将接收数据存于 RXB6 寄存器中且在读取该数据前下一个接收操作已完成

- 注意事项
- 1. 根据异步串行接口操作模式寄存器 6(ASIM6)的 PS61 和 PS60 位的设置值不同，对 PE6 位的操作也有所不同。
 - 2. 无论停止位的个数是多少，只将接收数据的第 1 位作为停止位进行检测。
 - 3. 如果出现溢出错误，则下一个接收数据不写入接收缓冲寄存器 6(RXB6)中而是被忽略。
 - 4. 如果从 ASIS6 读取数据，会产生一个等待周期。当 CPU 采用子系统时钟而停止外部硬件时钟操作时，不要从 ASIS6 读取数据。需要了解详细信息，可参见第三十四章 等待注意事项。

(3) 异步串行接口发送状态寄存器 6 (ASIF6)

该寄存器指示串行接口 UART6 的发送状态，包括两个状态标志位(TXBF6 和 TXSF6)。
当数据从 TXB6 传送到 TXS6 中后，通过将下一个发送数据写入 TXB6，使得发送能够连续进行而不被中断，即便是在中断产生期间也不受影响。
可由 8 位存储器操作指令对该寄存器进行只读操作。
复位信号的产生，或把 ASIM6 的第 7 位(POWER6)或第 6 位(TXE6)清零，可将该寄存器设置为 00H。

图 15-7 异步串行接口发送状态寄存器 6 (ASIF6)的格式

地址: FF55H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
ASIF6	0	0	0	0	0	0	TXBF6	TXSF6

TXBF6	发送缓冲数据标志
0	如果 POWER6 = 0 或 TXE6 = 0，或如果数据被传送到发送移位寄存器 6(TXS6)中
1	当数据被写入发送缓冲寄存器 6(TXB6)中(如果数据已在 TXB6 中)

TXSF6	发送移位寄存器数据标志
0	如果 POWER6 = 0 或 TXE6 = 0，或如果发送完成后下一个数据没有从发送缓冲寄存器 6(TXB6)发出
1	如果数据从发送缓冲寄存器 6(TXB6)发出(如果数据仍在发送过程中)

- 注意事项
1. 为了能够连续发送数据，应将第一个发送的数据(第一个字节)写入 TXB6 寄存器中。之后，检查 TXBF6 标志位，必须为“0”。如果正确，将下一个发送数据(第二个字节)写入 TXB6 中。如果 TXBF6 标志为“1”时将数据写入 TXB6，则无法保证发送数据的正确性。
 2. 如果要在连续发送结束时初始化发送单元，则在产生发送完成中断后必须检查 TXSF6 标志位，应为“0”。然后执行初始化操作。如果 TXSF6 标志为“1”时执行初始化操作，则无法保证发送数据的正确性。

(4) 时钟选择寄存器 6 (CKSR6)

该寄存器用于选择串行接口 UART6 的基本时钟。
可由 8 位存储器操作指令设置 CKSR6。
复位信号产生将该寄存器清零(00H)。

备注 通信过程中(当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)和第 6 位(TXE6)均为 1，或 ASIM6 的第 7 位(POWER6)和第 5 位(RXE6)均为 1)，可由软件刷新(写入相同值)CKSR6。

图 15-8 时钟选择寄存器 6 (CKSR6)的格式

地址: FF56H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
CKSR6	0	0	0	0	TPS63	TPS62	TPS61	TPS60

TPS63	TPS62	TPS61	TPS60	基本时钟 (f _{CLK6}) 的选择 ^{注1}				
					f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	0	0	0	f _{PRS} ^{注2}	2 MHz	5 MHz	10 MHz	20 MHz
0	0	0	1	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz
0	0	1	0	f _{PRS} /2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz
0	0	1	1	f _{PRS} /2 ³	250 kHz	625 kHz	1.25 MHz	2.5 MHz
0	1	0	0	f _{PRS} /2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz
0	1	0	1	f _{PRS} /2 ⁵	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz
0	1	1	0	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
0	1	1	1	f _{PRS} /2 ⁷	15.625 kHz	39.06 kHz	78.13 kHz	156.25 kHz
1	0	0	0	f _{PRS} /2 ⁸	7.813 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	0	0	1	f _{PRS} /2 ⁹	3.906 kHz	9.77 kHz	19.53 kHz	39.06 kHz
1	0	1	0	f _{PRS} /2 ¹⁰	1.953 kHz	4.88 kHz	9.77 kHz	19.53 kHz
1	0	1	1	TM50 输出 ^{注3}				
其它情况				禁止设置				

- 注 1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) (XSEL = 1), f_{PRS} 操作频率的变化取决于电源电压。
- V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz
2. 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0), 当 1.8 V ≤ V_{DD} < 2.7 V 时, 禁止设置 TPS63 = TPS62 = TPS61 = TPS60 = 0 (基本时钟: f_{PRS})。
3. 选择 TM50 输出作为基本时钟时, 应注意以下几点。
- 在 TM50 与 CR50 相等(TMC506 = 0)时产生清零和启动的模式下
先启动 8 位定时器/事件计数器 50, 然后允许定时器 F/F 反转操作(TMC501 = 1)。
 - PWM 模式 (TMC506 = 1)
先启动 8 位定时器/事件计数器 50, 然后设置计数时钟, 使占空比 = 50%。
不论何种模式, 都不必将 TO50 作为定时器输出引脚。

注意事项 在重写 TPS63~TPS60 位时, 必须确保 POWER6 = 0。

- 备注**
1. f_{PRS}: 外围硬件时钟频率
 2. TMC506: 8 位定时器模式控制寄存器 50(TMC50)的第 6 位
TMC501: TMC50 的第 1 位

(5) 波特率发生器控制寄存器 6 (BRGC6)

该寄存器用于设置串行接口 UART6 的 8 位计数器的分频值。

可由 8 位存储器操作指令设置 BRGC6。

复位信号产生将该寄存器设置为 FFH。

备注 通信过程中(当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)和第 6 位(TXE6)均为 1, 或 ASIM6 的第 7 位(POWER6)和第 5 位(RXE6)均为 1), 可由软件刷新(写入相同值)BRGC6。

图 15-9 波特率发生器控制寄存器 6 (BRGC6)的格式

地址: FF57H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
BRGC6	MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60

MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60	k	8 位计数器输出时钟选择
0	0	0	0	0	0	×	×	×	禁止设置
0	0	0	0	0	1	0	0	4	$f_{XCLK6}/4$
0	0	0	0	0	1	0	1	5	$f_{XCLK6}/5$
0	0	0	0	0	1	1	0	6	$f_{XCLK6}/6$
•	•	•	•	•	•	•	•	•	•
•	•	•	•	•	•	•	•	•	•
•	•	•	•	•	•	•	•	•	•
•	•	•	•	•	•	•	•	•	•
•	•	•	•	•	•	•	•	•	•
1	1	1	1	1	1	0	0	252	$f_{XCLK6}/252$
1	1	1	1	1	1	0	1	253	$f_{XCLK6}/253$
1	1	1	1	1	1	1	0	254	$f_{XCLK6}/254$
1	1	1	1	1	1	1	1	255	$f_{XCLK6}/255$

注意事项 1. 在重写 MDL67~ MDL60 位时, 必须确保 ASIM6 的第 6 位(TXE6)和第 5 位(RXE6) = 0。
2. 波特率为 8 位计数器输出时钟的 1/2。

备注 1. f_{XCLK6} : 根据 CKSR6 寄存器的 TPS63~TPS60 位选择的基本时钟的频率
2. k: 由 MDL67~MDL60 位设置的值($k = 4, 5, 6, \dots, 255$)
3. ×: 不必考虑

(6) 异步串行接口控制寄存器 6 (ASICL6)

该寄存器用于控制串行接口 UART6 的串行通信操作。
可由 1 位或 8 位存储器操作指令设置 ASICL6。
复位信号产生将该寄存器设置为 16H。

注意事项 通信过程中(当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)和第 6 位(TXE6)均为 1，或 ASIM6 的第 7 位(POWER6)和第 5 位(RXE6)均为 1)，可由软件刷新(写入相同值)ASICL6。但是，由于可能会重新触发 SBF 接收和 SBF 发送，因此在 SBF 接收期间(SBRT6 = 1)或 SBF 发送期间通过刷新操作不要将 SBRT6 与 SBTT6 都设置为 1(直到由于 SBTT6=1 而产生 INTST6 为止)。

图 15-10 异步串行接口控制寄存器 6 (ASICL6) 的格式(1/2)

地址: FF58H 复位后: 16H R/W[※]

符号

<7>

<6>

5

4

3

2

1

0

ASICL6

SBRF6	SBRT6	SBTT6	SBL62	SBL61	SBL60	DIR6	TXDLV6

SBRF6	SBF 接收状态标志
0	如果 POWER6 = 0 且 RXE6 = 0，或者如果 SBF 已正确接收
1	SBF 接收操作正在进行中

SBRT6	SBF 接收触发
0	—
1	SBF 接收触发

SBTT6	SBF 发送触发
0	—
1	SBF 发送触发

注 第 7 位是只读的。

图 15-10 异步串行接口控制寄存器 6 (ASICL6)的格式 (2/2)

SBL62	SBL61	SBL60	SBF 发送输出宽度控制
1	0	1	SBF 输出宽度: 13 位
1	1	0	SBF 输出宽度: 14 位
1	1	1	SBF 输出宽度: 15 位
0	0	0	SBF 输出宽度: 16 位
0	0	1	SBF 输出宽度: 17 位
0	1	0	SBF 输出宽度: 18 位
0	1	1	SBF 输出宽度: 19 位
1	0	0	SBF 输出宽度: 20 位

DIR6	首位说明
0	MSB
1	LSB

TXDLV6	允许/禁止反向 TxD6 输出
0	TxD6 正常输出
1	TxD6 反向输出

- 注意事项**
1. 如果出现 SBF 接收错误, 则返回到 SBF 接收模式, 并保持 SBRF6 标志位状态(1)不变。
 2. 在设置 SBRT6 之前, 必须确保 ASIM6 的第 7 位(POWER6)和第 5 位(RXE6)为 1。在设置 SBRT6=1 后 SBF 接收完成(产生中断请求信号之前)之前不要将 SBRT6 清零。
 3. SBRT6 的读取值恒为 0。在 SBF 正确接收后 SBRT6 自动清零。
 4. 在设置 SBTT6=1 之前, 必须确保 ASIM6 的第 7 位(POWER6)和第 6 位(TXE6)为 1。在设置 SBTT6=1 之后 SBF 接收完成(产生中断请求信号之前)之前不要将 SBTT6 清零。
 5. SBTT6 的读取值恒为 0。并在 SBF 发送结束后自动清零。
 6. 在接收期间不要设置 SBRT6=1, 而在发送期间不要设置 SBTT6=1。
 7. 在重写 DIR6 和 TXDLV6 之前, 应对 TXE6 和 RXE6 清零。

(7) 输入切换控制寄存器(ISC)

输入切换控制寄存器(ISC)在 LIN(Local Interconnect Network 本地互连网络)接收期间用于接收从主设备发送的状态信号。

当 ISC0 与 ISC1=1 时, 选择 P14/RxD6 引脚的信号输入作为 INTP0 与 TI000 的输入源。

可由 1 位或 8 位存储器操作指令设置该寄存器。

复位信号产生将该寄存器清零(00H)。

图 15-11 输入切换控制寄存器(ISC)的格式

地址: FF4FH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ISC	0	0	0	0	0	0	ISC1	ISC0

ISC1	TI000 输入源的选择
0	TI000 (P00)
1	RxD6 (P14)

ISC0	INTP0 输入源的选择
0	INTP0 (P120)
1	RxD6 (P14)

(8) 端口模式寄存器 1 (PM1)

该寄存器可按位设置端口 1 为输入/输出模式。

当 P13/TxD6 引脚用于串行接口数据输出时, 将 PM13 清零且 P13 的输出锁存器的值设置为 1。

当 P14/RxD6 引脚用于串行接口数据输入时, 将 PM14 置 1。此时 P14 的输出锁存器的值= 0 或 1。

可由 1 位或 8 位存储器操作指令设置 PM1。

复位信号产生将该寄存器设置为 FFH。

图 15-12 端口模式寄存器 1 (PM1)的格式

地址: FF21H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n 引脚 I/O 模式选择(n = 0~7)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

15.4 串行接口 UART6 的操作

串行接口 UART6 有以下两种模式。

- 操作停止模式
- 异步串行接口(UART) 模式

15.4.1 操作停止模式

在此模式下，不能进行串行通信，因此，可降低功耗。此外，引脚可作为一般的端口引脚使用。通过将 ASIM6 的第 7、6 和 5 位(POWER6、TXE6 和 RXE6)清零，可设置操作停止模式。

(1) 使用的寄存器

由异步串行接口操作模式寄存器 6(ASIM6)设置操作停止模式。
可由 1 位或 8 位存储器操作指令设置 ASIM6。
复位信号产生将该寄存器设置为 01H。

地址: FF50H 复位后: 01H R/W

符号

<7>

<6>

<5>

4

3

2

1

0

ASIM6

POWER6	TXE6	RXE6	PS61	PS60	CL6	SL6	ISRM6

POWER6	允许/禁止内部操作时钟的操作						
0 ^{註1}	禁止内部操作时钟的操作 (时钟恒为低电平) 且对内部电路进行异步复位 ^{註2}						

TXE6	允许/禁止发送						
0	禁止发送操作 (同步复位发送电路)						

RXE6	允许/禁止接收						
0	禁止接收 (同步复位接收电路)						

- 注
1. 发送期间当 POWER6 = 0 时，TxD6 的输出变成高电平而来自 RxD6 引脚的输入恒为高电平。
 2. 对异步串行接口接收错误状态寄存器 6(ASIS6)、异步串行接口发送状态寄存器 6(ASIF6)、异步串行接口控制寄存器(ASICL6)的第 7 位(SBRF6)和第 6 位(SBRT6)和接收缓冲寄存器 6(RXB6)进行复位。

注意事项 TXE6 和 RXE6 清零后再对 POWER6 清零，可停止操作。
启动通信时，则先设置 POWER6=1，然后设置 TXE6=1 和 RXE6=1。

备注 如果将 RxD6/P14 和 TxD6/P13 作为通用端口引脚使用，可参见第五章 端口功能。

15.4.2 异步串行接口(UART)模式

此模式下，在传送了起始位后，紧接着发送/接收 1 字节数据，然后可执行全双工操作。
可使用专用 UART 波特率发生器，这样通信选择的波特率范围较大。

(1) 使用的寄存器

- 异步串行接口操作模式寄存器 6 (ASIM6)
- 异步串行接口接收错误状态寄存器 6 (ASIS6)
- 异步串行接口发送状态寄存器 6 (ASIF6)
- 时钟选择寄存器 6 (CKSR6)
- 波特率发生器控制寄存器 6 (BRGC6)
- 异步串行接口控制寄存器 6 (ASICL6)
- 输入切换控制寄存器(ISC)
- 端口模式寄存器 1 (PM1)
- 端口寄存器 1 (P1)

在 UART 模式中设置操作的基本过程如下。

- <1> 设置 CKSR6 寄存器 (参见图 15-8)
- <2> 设置 BRGC6 寄存器 (参见图 15-9)
- <3> 设置 ASIM6 的 0~4 位 (ISRM6、SL6、CL6、PS60、PS61) (参见 图 15-5)
- <4> 设置 ASICL6 的第 0 和 1 位 (TXDLV6、DIR6) (参见 图 15-10)
- <5> 设置 ASIM6 的第 7 位 (POWER6) = 1
- <6> 设置 ASIM6 的第 6 位 (TXE6) = 1。 → 允许发送
设置 ASIM6 的第 5 位 (RXE6) = 1。 → 允许接收
- <7> 将数据写入发送缓冲寄存器 6 (TXB6) → 开始发送数据

注意事项 在设置端口模式寄存器和端口寄存器时，要考虑与通信另一方的关系。

寄存器设置与引脚之间的关系如下所示。

表 15-2 寄存器设置与引脚之间的关系

POWER6	TXE6	RXE6	PM13	P13	PM14	P14	UART6 操作	引脚功能	
								TxD6/P13	RxD6/P14
0	0	0	x ^注	x ^注	x ^注	x ^注	停止	P13	P14
1	0	1	x ^注	x ^注	1	×	接收	P13	RxD6
	1	0	0	1	x ^注	x ^注	发送	TxD6	P14
	1	1	0	1	1	×	发送/ 接收	TxD6	RxD6

注 可以用作端口功能。

备注 x: 不必考虑
POWER6: 异步串行接口操作模式寄存器 6(ASIM6)的第 7 位
TXE6: ASIM6 的第 6 位
RXE6: ASIM6 的第 5 位
PM1x: 端口模式寄存器
P1x: 端口输出锁存器


(2) 通信操作

(a) 正常发送/接收数据的格式和波形示例


图 15-13 和 15-14 为正常发送/接收数据的格式和波形示例。

图 15-13 正常 UART 发送/接收数据的格式

1. LSB-first 发送/接收



2. MSB-first 发送/接收



一帧数据由以下各位组成。

- 起始位 ... 1 位
- 字符位 ... 7 或 8 位
- 校验位 ... 偶校验、奇校验、零校验或无校验
- 停止位 ... 1 或 2 位

由异步串行接口操作模式寄存器 6(ASIM6)规定一个数据帧中字符位的宽度、校验方式和停止位的宽度。

由异步串行接口控制寄存器 6 (ASICL6)的第 1 位(DIR6)规定数据通信方式(LSB-first 或 MSB-first)。

由 ASICL6 的第 0 位(TXDLV6)规定 TxD6 引脚输出的是正常数据还是反向数据。

图 15-14 正常 UART 发送/接收数据波形示例


1. 数据宽度: 8 位、LSB-first, 校验位: 偶校验, 停止位: 1 位, 通信数据: 55H




2. 数据宽度: 8 位、MSB-first, 校验位: 偶校验, 停止位: 1 位, 通信数据: 55H




3. 数据宽度: 8 位、MSB-first, 校验位: 偶校验, 停止位: 1 位, 通信数据: 55H, TxD6 引脚输出反向数据



4. 数据宽度: 7 位、LSB-first, 校验位: 奇校验, 停止位: 2 位, 通信数据: 36H



5. 数据宽度: 8 位、LSB-first, 校验位: 无, 停止位: 1 位, 通信数据: 87H



(b) 校验方式与操作

校验位用于检测数据通信中的位错误。通常在发送和接收两端可采用相同的校验方式。当采用偶校验和奇校验时，可检测到 1 位(奇数位)错误。而采用零校验和无校验时，则不能检测到错误。

注意事项 在 LIN 模式下，PS61 与 PS60 恒为 0。

(i) 偶校验

- 发送

控制发送数据，包括校验位，使得数据中“1”的个数为偶数。

校验位的取值如下。

如果发送数据有奇数个“1”: 1

如果发送数据有偶数个“1”: 0

- 接收

计算接收数据(包括校验位)中“1”的个数。如果“1”的个数为奇数，则产生校验错。

(ii) 奇校验

- 发送

跟偶校验不同的是，控制发送数据，包括校验位，使得数据中“1”的个数为奇数。

如果发送数据有奇数个“1”: 0

如果发送数据有偶数个“1”: 1

- 接收

计算接收数据(包括校验位)中“1”的个数。如果“1”的个数为偶数，则产生校验错。

(iii) 零校验

无论发送数据为何值，发送时校验位清零。

接收数据时不检测校验位。因此无论校验位为何值，都不会产生校验错。

(iv) 无校验

发送数据中没有校验位。

进行接收操作时认为接收数据中没有校验位。因为没有校验位，因此也不会产生校验错。

(c) 正常发送

在设置异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)=1 然后设置 ASIM6 的第 6 位(TXE6)=1 时,则允许发送。将待发送的数据写入发送缓冲寄存器 6(TXB6)中,可启动发送操作。起始位、校验位和停止位会自动被添加到数据中。


启动发送操作时, TXB6 中的数据被传送到发送移位寄存器 6(TXS6)中,然后数据依次从 TXS6 被输出到 TxD6 引脚。当发送结束时,由 ASIM6 设置的校验位和停止位被添加到数据中,并产生发送完成中断请求(INTST6)。

当下一个发送数据写入 TXB6 时,发送操作才结束。


图 15-15 显示了发送完成中断请求(INTST6)的时序。最后一个停止位一输出就产生该中断。

图 15-15 正常的发送完成中断请求时序

1. 停止位宽度: 1



2. 停止位长度: 2



(d) 连续发送

当发送移位寄存器 6 (TXS6)一启动移位操作，就可以把下一个发送数据写入发送缓冲寄存器 6(TXB6)。因此，当发送完一帧数据后，即使在执行 INTST6 中断服务时也能够连续发送数据，从而实现高效率的通信速率。此外，当产生发送完成中断时通过读取 ASIF6 的第 0 位(TXSF6)，可以对 TXB6 进行两次有效的写操作(2 个字节)而无须等待发送一帧数据的时间。

为了能够连续发送数据，必须根据 ASIF6 检查发送状态，判断是否可以对 TXB6 进行写操作，如果可以，则写入数据。

- 注意事项**
- 1. 在连续发送期间，ASIF6 寄存器的 TXBF6 和 TXSF6 标志从“10”变成“11”，再变成“01”。因此检查状态时，不能通过 TXBF6 和 TXST6 来判断。在连续发送期间只读 TXBF6 标志。
 - 2. 在 LIN 模式下，不能使用连续发送功能。在将发送数据写入发送缓冲寄存器 6(TXB6)之前，异步串行接口发送状态寄存器 6(ASIF6)的值必须为 00H。

TXBF6	对 TXB6 的写操作
0	允许写操作
1	禁止写操作

注意事项 为了能够连续发送数据，应将第一个发送的数据(第一个字节)写入 TXB6 中。之后，检查 TXBF6 标志位，必须为“0”。如果是“0”，将下一个发送数据(第二个字节)写入 TXB6 中。如果 TXBF6 标志为“1”时将数据写入 TXB6，则无法保证发送数据的正确性。


可用 TXSF6 标志检测通信状态。

TXSF6	发送状态
0	发送结束
1	发送正在进行中

- 注意事项**
- 1. 如果要在连续发送结束时初始化发送单元，则在产生发送完成中断后必须检查 TXSF6 标志位，应为“0”。然后执行初始化操作。如果 TXSF6 标志为“1”时执行初始化操作，则无法保证发送数据的正确性。
 - 2. 在连续发送期间，当发送完一帧数据后执行 INTST6 中断服务之前下一个发送操作可能已经完成。计数测量时，可通过开发一个可计算发送数据的个数的程序或者通过参考 TXSF6 标志来实现检测。

图 15-16 为连续发送操作流程示例。


图 15-16 连续发送操作流程示例



备注 TXB6: 发送缓冲寄存器 6
ASIF6: 异步串行接口发送状态寄存器 6
TXBF6: ASIF6 的第 1 位(发送缓冲器数据标志)
TXSF6: ASIF6 的第 0 位(发送移位寄存器数据标志)

图 15-17 显示了启动连续发送操作的时序，而图 15-18 显示了结束连续发送操作的时序。

图 15-17 启动连续发送操作的时序




注 在读取 ASIF6 时，存在 TXBF6 和 TXSF6 = 1, 1 的情况。因此，仅用 TXBF6 就可以判断是否能进行写操作。

备注

- TxD6: TxD6 引脚 (输出)
- INTST6: 中断请求信号
- TXB6: 发送缓冲寄存器 6
- TXS6: 发送移位寄存器 6
- ASIF6: 异步串行接口发送状态寄存器 6
- TXBF6: ASIF6 的第 1 位
- TXSF6: ASIF6 的第 0 位

图 15-18 结束连续发送的时序



备注

TxD6: TxD6 引脚 (输出)

INTST6: 中断请求信号

TXB6: 发送缓冲寄存器 6

TXS6: 发送移位寄存器 6

ASIF6: 异步串行接口发送状态寄存器 6

TXBF6: ASIF6 的第 1 位

TXSF6: ASIF6 第 0 位

POWER6: 异步串行接口操作模式寄存器(ASIM6)的第 7 位

TXE6: 异步串行接口操作模式寄存器(ASIM6)的第 6 位

(e) 正常接收


当设置异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)=1，然后将 ASIM0 的第 5 位(RXE0)置 1 时，允许接收并对 RxD6 引脚的输入进行采样。

当检测到 RxD6 引脚输入的下降沿时，波特率发生器的 8 位计数器开始计数。当计数值达到波特率发生器控制寄存器 6(BRGC6)的设置值时，再次采样 RxD6 的输入信号(如图 15-19 中的 ▽)。如果此时 RxD6 为低电平，则认为输入信号为起始位。

当检测到起始位时，开始接收，以设置的波特率将串行数据依次存入接收移位寄存器 6(RXS6)中。当接收到停止位时，会产生接收完成中断信号(INTSR6)，并且 RXS6 的数据被写入接收缓冲寄存器 6(RXB6)中。但如果出现溢出错误(OVE6)，则接收到的数据不写入 RXB6。

即使在接收过程中出现校验错(PE6)，接收仍然继续，直至接收到停止位，而在接收完成后会产生一个接收错误中断(INTSR6/INTSRE6)。

图 15-19 接收完成中断请求时序



- 注意事项
1. 如果出现接收错误，则先后读取 ASIS6 和 RXB6，可将出错标志清零。否则，当接收到下一个数据时会产生溢出错误，而且接收错误状态保持不变。
 2. 接收始终按“停止位的个数 = 1”的情况执行，第 2 个停止位被忽略。
 3. 在读取 RXB6 之前，必须先读取异步串行接口接收错误状态寄存器 6(ASIS6)。

(f) 接收错误

在接收期间有三种出错情况：校验错误、帧错误或溢出错误。作为数据接收的结果，如果异步串行接口接收错误状态寄存器 6(ASIS6)的出错标志位被置位，则将会产生一个接收错误中断请求信号 (INTSR6/INTSRE6)。在执行接收错误中断服务(INTSR6/INTSRE6)时读取 ASIS6 的内容，可确定接收期间出现的是何种错误(参见图 15-6)。

读取 ASIS6 后，其内容清零(0)。


表 15-3 产生接收错误的原因

接收错误	产生原因
校验错误	发送数据的校验位与接收到的数据校验位不相等
帧错误	未检测到停止位
溢出错误	在读取接收缓冲寄存器 6(RXB6)的数据前已完成下一个数据的接收操作


通过将异步串行接口操作模式寄存器 6(ASIM6)的第 0 位(ISRM6)清零，可以把接收错误中断划分为接收完成中断(INTSR6)和错误中断(INTSRE6)两部分。

图 15-20 接收错误中断

1. 如果 ISRM6 被清零(接收完成中断 (INTSR6) 和接收错误中断 (INTSRE6)分开)




2. 如果 ISRM6=1 (错误中断包含在 INTSR6 中)



(g) 接收数据的噪音过滤器

使用由预分频模块输出的基准时钟采样 RXD6 信号。
如果两次采样值相同，则相等检测器的输出会发生变化，并把采样的数据作为输入数据。
噪音过滤器的电路结构如图 15-21 所示，接收操作的内部过程比外部信号状态延迟两个时钟。


图 15-21 噪音过滤器电路



(h) SBF 发送

在 LIN 模式中，可使用 SBF (同步中断区)发送控制功能进行发送。LIN 的发送操作参见图 15-1 LIN 的发送操作。
当异步串行接口模式寄存器 6(ASIM6)的第 7 位(POWER6)被设置为 1 时，TxD6 引脚输出高电平。接下来 ASIM6 的第 6 位(TXE6)被设置为 1 时，进入允许发送状态。且通过设置异步串行接口控制寄存器 6(ASICL6)的第 5 位(SBTT6)为 1，可启动 SBF 发送操作。
开始发送后，第 13~20 位(由 ASICL6 的第 4~2 位(SBL62~SBL60)设置)输出低电平。SBF 发送完毕后，产生发送完成中断请求(INTST6)，且 SBTT6 被自动清零。接着，恢复到正常发送模式。
直到下一次数据被写到发送缓冲寄存器 6(TXB6)或 SBTT6 被设置为 1 时，才停止 SBF 发送。

图 15-22. SBF 发送



备注 TxD6: TxD6 引脚 (输出)
INTST6: 发送完成中断请求
SBTT6: 异步串行接口控制寄存器 6 (ASICL6) 的第 5 位

(i) SBF 接收


在 LIN 模式下，SBF 接收控制功能用于接收操作。需要了解 LIN 的接收操作，可参见图 15-2 LIN 接收操作。

将异步串行接口操作模式寄存器（ASIM6）的第 7 位(POWER6)被设置为 1，然后再将 ASIM6 的第 5 位 (RXE6)设置为 1，允许接收。当异步串行接口控制寄存器 6(ASICL6)的第 6 位(SBRT6)被设置为 1 时，允许 SBF 接收。在 SBF 接收允许状态下，对 RxD6 引脚进行采样，并以与正常接收允许状态下同样的方式检测起始位。


当检测到起始位时，启动接收操作，按照设置的波特率将串行数据依次存入接收移位寄存器 6(RXS6)中。在接收到停止位且 SBF 的宽度大于或等于 11 位时，与正常接收操作相同，将产生接收完成中断请求(INTSR6)。此时 SBRF6 和 SBRT6 被自动清零，SBF 接收操作结束。禁止检测 OVE6、PE6 和 FE6(异步串行接口接收错误状态寄存器 6(ASIS6)的 0~2 位)错误，不进行 UART 通信的错误检测。此外不执行接收移位寄存器 6(RXS6)和接收缓冲寄存器 6(RXB6)之间的数据传送，并保存复位值 FFH。如果 SBF 的宽度小于或等于 10 位，则在接收到停止位后不会产生错误处理中断，并恢复 SBF 接收模式。此时不对 SBRF6 和 SBRT6 位清零。

图 15-23 SBF 接收

1. 正常 SBF 接收 (检测到停止位，且 SBF 宽度大于 10.5 位)



2. SBF 接收错误 (检测到停止位，且 SBF 宽度小于或等于 10.5 位)



备注 RxD6: RxD6 引脚 (输入)
 SBRT6: 异步串行接口控制寄存器 6 (ASICL6) 的第 6 位
 SBRF6: ASICL6 的第 7 位
 INTSR6: 接收完成中断请求

15.4.3 专用波特率发生器

专用波特率发生器由一个源时钟选择器和一个 8 位可编程计数器组成，用于产生 UART6 发送/接收的串行时钟。分别使用不同的 8 位计数器用于发送和接收。

(1) 波特率发生器的配置

- 基本时钟

该时钟由时钟选择寄存器 6(CKSR6)的第 3~0 位(TPS63~TPS60)选择。当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)=1 时，将该时钟提供给每个模块。该时钟称为基本时钟，它的频率用 f_{XCLK6} 表示。当 POWER6 = 0 时，基本时钟恒为低电平。

- 发送计数器

当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)或第 6 位(TXE6) = 0 时，该计数器停止计数，并被清零。

当 POWER6 = 1 且 TXE6 = 1 时计数器开始计数。

当第 1 个发送数据写入发送缓冲寄存器 6(TXB6)时，计数器被清零。

如果连续发送数据，则当发送完 1 帧数据时计数器再次被清零。如果后面没有数据要发送，则计数器不被清零，而是继续计数直至 POWER6 或 TXE6 = 0。


- 接收计数器

当异步串行接口操作模式寄存器 6(ASIM6)的第 7 位(POWER6)或第 5 位(RXE6)= 0 时，该计数器停止计数，并被清零。

当检测到起始位时，计数器开始计数。

在收到一帧数据后计数器停止计数，直到下一个起始位被检测到时再重新开始计数。

图 15-24 波特率发生器的配置



备注

- $POWER6$: 异步串行接口操作模式寄存器 6 (ASIM6) 的第 7 位
- $TXE6$: ASIM6 的第 6 位
- $RXE6$: ASIM6 的第 5 位
- $CKSR6$: 时钟选择寄存器 6
- $BRGC6$: 波特率发生器控制寄存器 6

(2) 串行时钟的产生

使用时钟选择寄存器 6 ($CKSR6$) 和波特率发生器控制寄存器 6 ($BRGC6$) 可产生串行时钟。

使用 $CKSR6$ 的第 3~0 位 (TPS63~TPS60)，可以设置输入到 8 位计数器的时钟。使用 $BRGC6$ 的第 7~0 位 (MDL67~MDL60) 设置 8 位计数器的分频值 ($f_{XCLK6}/4 \sim f_{XCLK6}/255$)。

15.4.4 波特率的计算

(1) 波特率的计算表达式

通过下列公式计算波特率。

$$\bullet \text{ 波特率} = \frac{f_{\text{CLK6}}}{2 \times k} [\text{bps}]$$

f_{CLK6} : 根据 CKSR6 的 TPS63~TPS60 位选择的基本时钟的频率

k: 根据 BRGC6 的 MDL67~MDL60 位设置的值($k = 4, 5, 6, \dots, 255$)

表 15-4 TPS63 ~ TPS60 的设置值

TPS63	TPS62	TPS61	TPS60	基本时钟 (f_{CLK6}) 选择 ^{※1}				
					$f_{\text{PRS}} = 2 \text{ MHz}$	$f_{\text{PRS}} = 5 \text{ MHz}$	$f_{\text{PRS}} = 10 \text{ MHz}$	$f_{\text{PRS}} = 20 \text{ MHz}$
0	0	0	0	$f_{\text{PRS}}^{\text{※2}}$	2 MHz	5 MHz	10 MHz	20 MHz
0	0	0	1	$f_{\text{PRS}}/2$	1 MHz	2.5 MHz	5 MHz	10 MHz
0	0	1	0	$f_{\text{PRS}}/2^2$	500 kHz	1.25 MHz	2.5 MHz	5 MHz
0	0	1	1	$f_{\text{PRS}}/2^3$	250 kHz	625 kHz	1.25 MHz	2.5 MHz
0	1	0	0	$f_{\text{PRS}}/2^4$	125 kHz	312.5 kHz	625 kHz	1.25 MHz
0	1	0	1	$f_{\text{PRS}}/2^5$	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz
0	1	1	0	$f_{\text{PRS}}/2^6$	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
0	1	1	1	$f_{\text{PRS}}/2^7$	15.625 kHz	39.06 kHz	78.13 kHz	156.25 kHz
1	0	0	0	$f_{\text{PRS}}/2^8$	7.813 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	0	0	1	$f_{\text{PRS}}/2^9$	3.906 kHz	9.77 kHz	19.53 kHz	39.06 kHz
1	0	1	0	$f_{\text{PRS}}/2^{10}$	1.953 kHz	4.88 kHz	9.77 kHz	19.53 kHz
1	0	1	1	TM50 输出 ^{※3}				
其它情况				禁止设置				

- 注
- 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) ($\text{XSEL} = 1$)， f_{PRS} 操作频率的变化取决于电源电压。
 - $V_{\text{DD}} = 4.0 \sim 5.5 \text{ V}$: $f_{\text{PRS}} \leq 20 \text{ MHz}$
 - $V_{\text{DD}} = 2.7 \sim 4.0 \text{ V}$: $f_{\text{PRS}} \leq 10 \text{ MHz}$
 - $V_{\text{DD}} = 1.8 \sim 2.7 \text{ V}$: $f_{\text{PRS}} \leq 5 \text{ MHz}$
 - 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) ($\text{XSEL} = 0$)，当 $1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$ 时，禁止设置 $\text{TPS63} = \text{TPS62} = \text{TPS61} = \text{TPS60} = 0$ (基本时钟: f_{PRS})。
 - 选择 TM50 输出作为基本时钟时，应注意以下几点。
 - 在 TM50 与 CR50 相等($\text{TMC506} = 0$)时产生清零和启动的模式下
先启动 8 位定时器/事件计数器 50，然后允许定时器 F/F 反转操作($\text{TMC501} = 1$)。
 - PWM 模式 ($\text{TMC506} = 1$)
先启动 8 位定时器/事件计数器 50，然后设置计数时钟，使占空比 = 50%。
不论何种模式，都不必将 TO50 作为定时器输出引脚。

(2) 波特率误差

通过下列公式计算波特率误差。

$$\bullet \text{ 误差}(\%) = \left(\frac{\text{实际波特率 (有误差的波特率)}}{\text{预期波特率 (正确的波特率)}} - 1 \right) \times 100 [\%]$$

注意事项 1. 发送期间必须保持波特率误差在接收端允许的误差范围内。

2. 接收期间, 波特率误差必须满足“(4)接收期间允许的波特率范围”中所描述的范围。

举例: 基本时钟频率 = 10 MHz = 10, 000, 000 Hz
BRGC6 的 MDL67~ MDL60 位 = 00100001B (k = 33)
目标波特率 = 153600 bps

$$\begin{aligned} \text{波特率} &= 10 \text{ M} / (2 \times 33) \\ &= 10000000 / (2 \times 33) = 151,515 [\text{bps}] \end{aligned}$$

$$\begin{aligned} \text{误差} &= (151515 / 153600 - 1) \times 100 \\ &= -1.357 [\%] \end{aligned}$$

(3) 波特率设置举例

表 15-5 波特率发生器的设置数据

波特率 [bps]	f _{PRS} = 2.0 MHz				f _{PRS} = 5.0 MHz				f _{PRS} = 10.0 MHz				f _{PRS} = 20.0 MHz			
	TPS63- TPS60	k	计算值	ERR [%]	TPS63- TPS60	k	计算值	ERR [%]	TPS63- TPS60	k	计算值	ERR [%]	TPS63- TPS60	k	计算值	ERR [%]
300	8H	13	301	0.16	7H	65	301	0.16	8H	65	301	0.16	9H	65	301	0.16
600	7H	13	601	0.16	6H	65	601	0.16	7H	65	601	0.16	8H	65	601	0.16
1200	6H	13	1202	0.16	5H	65	1202	0.16	6H	65	1202	0.16	7H	65	1202	0.16
2400	5H	13	2404	0.16	4H	65	2404	0.16	5H	65	2404	0.16	6H	65	2404	0.16
4800	4H	13	4808	0.16	3H	65	4808	0.16	4H	65	4808	0.16	5H	65	4808	0.16
9600	3H	13	9615	0.16	2H	65	9615	0.16	3H	65	9615	0.16	4H	65	9615	0.16
19200	2H	13	19231	0.16	1H	65	19231	0.16	2H	65	19231	0.16	3H	65	19231	0.16
24000	1H	21	23810	-0.79	3H	13	24038	0.16	4H	13	24038	0.16	5H	13	24038	0.16
31250	1H	16	31250	0	4H	5	31250	0	5H	5	31250	0	6H	5	31250	0
38400	1H	13	38462	0.16	0H	65	38462	0.16	1H	65	38462	0.16	2H	65	38462	0.16
48000	0H	21	47619	-0.79	2H	13	48077	0.16	3H	13	48077	0.16	4H	13	48077	0.16
76800	0H	13	76923	0.16	0H	33	75758	-1.36	0H	65	76923	0.16	1H	65	76923	0.16
115200	0H	9	111111	-3.55	1H	11	113636	-1.36	0H	43	116279	0.94	0H	87	114943	-0.22
153600	-	-	-	-	1H	8	156250	1.73	0H	33	151515	-1.36	1H	33	151515	-1.36
312500	-	-	-	-	0H	8	312500	0	1H	8	312500	0	2H	8	312500	0
625000	-	-	-	-	0H	4	625000	0	1H	4	625000	0	2H	4	625000	0


备注 TPS63~TPS60: 时钟选择寄存器 6 (CKSR6) 的 3~0 位 (用于设置基本时钟(f_{CLK6}))
k: 使用波特率发生器控制寄存器 6 (BRGC6) 的 MDL67~MDL60 位设置的值(k = 4, 5, 6, ..., 255)
f_{PRS}: 外围硬件时钟频率
ERR: 波特率误差

(4) 接收期间允许的波特率范围

接收期间来自发送端的波特率可允许的误差如下所示。

注意事项 必须确保接收期间波特率误差在允许的误差范围内，可用以下公式计算。

图 15-25 接收期间允许的波特率范围



如图 15-25 所示，当检测到起始位后，接收数据的锁存时序由波特率发生器控制寄存器 6(BRGC6)设置的计数器确定。如果数据的最后一位(停止位)满足该锁存时序，则数据可被正确接收。假定接收数据为 11 位，各项理论值计算如下。

$$FL = (Brate)^{-1}$$

- Brate: UART6 的波特率
- k: BRGC6 的设置值
- FL: 1 位数据宽度
- 锁存时序的极限: 2 个时钟

可允许的最小数据帧宽度:
$$FL_{min} = 11 \times FL - \frac{k-2}{2k} \times FL = \frac{21k+2}{2k} FL$$

因此在发送端设定的可接收的最大波特率如下所示。

$$BR_{max} = (FL_{min}/11)^{-1} = \frac{22k}{21k+2} \text{ Brate}$$

同样，可计算允许的最大数据帧宽度。

$$\frac{10}{11} \times FL_{max} = 11 \times FL - \frac{k+2}{2 \times k} \times FL = \frac{21k-2}{2 \times k} FL$$

$$FL_{max} = \frac{21k-2}{20k} FL \times 11$$

因此在发送端设定的可接收的最小波特率如下所示。

$$BR_{min} = (FL_{max}/11)^{-1} = \frac{20k}{21k-2} \text{ Brate}$$

可通过上述最小和最大波特率公式计算在 UART6 与发送端之间允许的波特率误差，如下所示。

表 15-6 允许的最大/最小波特率误差

分频比(k)	允许的最大波特率误差	允许的最小波特率误差
4	+2.33%	-2.44%
8	+3.53%	-3.61%
20	+4.26%	-4.31%
50	+4.56%	-4.58%
100	+4.66%	-4.67%
255	+4.72%	-4.73%


- 备注
1. 接收时允许的误差与每帧的位数、输入时钟频率和分频比(k)有关。输入时钟频率和分频比(k)越高，允许的误差就越大。

2. k: BRGC6 设置的值

(5) 连续发送期间数据帧的宽度

当连续发送数据时，从停止位到下一个起始位的数据帧宽度比正常值延长了两个基本时钟。不过，由于在检测到起始位时接收端的时序被初始化，因此通信结果不会受到影响。

图 15-26 连续发送期间数据帧的宽度



当 1 位数据宽度为 FL 、停止位宽度为 FL_{stp} ，基本时钟频率为 f_{xCLK6} 时，有以下公式成立。

$$FL_{stp} = FL + 2/f_{xCLK6}$$

因此，连续发送期间的数据帧宽度为：

$$\text{数据帧宽度} = 11 \times FL + 2/f_{xCLK6}$$

第十六章 串行接口 CSI10 和 CSI11

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~3	y = 4~7	y = 4~7
串行接口 CSI10	√					
串行接口 CSI11	-				√	

备注 √: 集成, -: 未集成

16.1 串行接口 CSI10 和 CSI11 的功能

串行接口 CSI10 和 CSI11 有以下两种模式。

(1) 操作停止模式

在不进行串行通信时可采用此模式, 以降低功率消耗。

需要了解详细信息, 可参见 **16.4.1 操作停止模式**。

(2) 3 线串行 I/O 模式 (可选择 MSB-first / LSB-first)

该模式采用三条线 (一条串行时钟线 ($\overline{\text{SCK1n}}$) 和两条串行数据线 (SI1n 和 SO1n)) 传输 8 位数据。

在 3 线串行 I/O 模式中数据通信时间可以缩短, 因为发送和接收操作可以同步进行。

此外, 可以指定采用 MSB-first 还是 LSB-first 传送 8 位数据, 因此该接口可以连接任何设备。

3 线串行 I/O 模式采用时钟串行接口连接外部 IC 与显示控制器。

需要了解详细信息, 可参见 **16.4.2 3 线串行 I/O 模式**。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
 n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

表 16-1 串行接口 CSI10 和 CSI11 的配置

项目	配置
控制器	发送控制器 时钟启动/停止控制器 & 时钟相位控制器
寄存器	发送缓冲寄存器 1n (SOTB1n) 串行 I/O 移位寄存器 1n (SIO1n)
控制寄存器	串行操作模式寄存器 1n (CSIM1n) 串行时钟选择寄存器 1n (CSIC1n) 端口模式寄存器 0 (PM0) 或端口模式寄存器 1 (PM1) 端口寄存器 0 (P0) 或端口寄存器 1 (P1)

图 16-1 串行接口 CSI10 的框图





图 16-2 串行接口 CSI11 的框图

**(1) 发送缓冲寄存器 1n (SOTB1n)**

该寄存器用于设置发送数据。

当串行操作模式寄存器 1n (CSIM1n) 的第 7 位 (CSIE1n) 和第 6 位 (TRMD1n) 均为 1 时，通过将数据写入 SOTB1n 来启动发送/接收操作。

使用串行 I/O 移位寄存器 1n 将写入 SOTB1n 的并行数据转换成串行数据，并把数据输出到串行输出引脚 (SO1n)。

可由 8 位存储器操作指令对 SOTB1n 进行读写。

复位信号的产生将该寄存器清零(00H)。

注意事项 1. 当 CSOT1n = 1 (在串行通信期间) 时不要访问 SOTB1n。

2. 在从设备模式中，在低电平被输入到 SSI11 引脚时对 SOTB11 进行写操作时，将启动发送/接收操作。需要了解发送/接收操作的详细信息，可参见 16.4.2 (2) 通信操作。

(2) 串行 I/O 移位寄存器 1n (SIO1n)

该 8 位寄存器可将并行数据转换成串行数据，反之亦然。

可由 8 位存储器操作指令对寄存器进行读操作。

如果串行操作模式寄存器 1n (CSIM1n) 的第 6 位 (TRMD1n) = 0，则从 SIO1n 读取数据可启动接收操作。

接收期间，将数据从串行输入引脚 (SI1n) 读到 SIO1n 中。

复位信号的产生将该寄存器清零 (00H)。

注意事项 1. 当 CSOT1n = 1 (在串行通信期间) 时不要访问 SIO1n。

2. 在从设备模式中，在低电平被输入到 SSI11 引脚时从 SIO11 读取数据，将启动接收操作。需要了解接收操作的详细信息，可参见 16.4.2 (2) 通信操作。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

16.3 控制串行接口 CSI10 和 CSI11 的寄存器

串行接口 CSI10 和 CSI11 由以下四个寄存器控制。

- 串行操作模式寄存器 1n (CSIM1n)
- 串行时钟选择寄存器 1n (CSIC1n)
- 端口模式寄存器 0 (PM0) 或端口模式寄存器 1 (PM1)
- 端口寄存器 0 (P0) 或端口寄存器 1 (P1)

(1) 串行操作模式寄存器 1n (CSIM1n)

CSIM1n 用于选择操作模式、允许或禁止操作。
可由 1 位或 8 位存储器操作指令设置 CSIM1n。
复位信号的产生将该寄存器清零 (00H)。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
 n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

图 16-3 串行操作模式寄存器 10 (CSIM10) 的格式

地址: FF80H 复位后: 00H R/W^{注 1}

符号

<7>

6

5

4

3

2

1

0

CSIM10

CSIE10	TRMD10	0	DIR10	0	0	0	CSOT10

CSIE10	3 线串行 I/O 模式中的操作控制
0	禁止操作 ^{注 2} 且异步复位内部电路 ^{注 3}
1	允许操作

TRMD10 ^{注 4}	发送/接收模式控制
0 ^{注 5}	接收模式（禁止发送）
1	发送/接收模式

DIR10 ^{注 6}	规定第 1 位
0	MSB
1	LSB

CSOT10	通信状态标志
0	通信停止
1	通信正在进行中

- 注 1. 第 0 位只读。
2. 如果使用 P10/SCK10/TxD0 和 P12/SO10 作为通用端口，则设置 CSIM10 为默认状态 (00H)。
3. 对 CSIM10 的第 0 位 (CSOT10) 和串行 I/O 移位寄存器 10 (SIO10) 进行复位。
4. 当 CSOT10 = 1 (在串行通信期间) 时不要重写 TRMD10。
5. 当 TRMD10 = 0 时，SO10 输出(参见图 16-1(a))恒为低电平。当从 SIO10 读取数据时，启动接收操作。
6. 当 CSOT10 = 1 (在串行通信期间) 时不要重写 DIR10。

注意事项 第 5 位必须清零。

图 16-4 串行操作模式寄存器 11（CSIM11）的格式

地址: FF88H 复位后: 00H R/W^{注1}

符号	<7>	6	5	4	3	2	1	0
CSIM11	CSIE11	TRMD11	SSE11	DIR11	0	0	0	CSOT11
CSIE11	3 线串行 I/O 模式中的操作控制							
0	禁止操作 ^{注2} 并异步复位内部电路 ^{注3}							
1	允许操作							
TRMD11 ^{注4}	发送/接收模式控制							
0 ^{注5}	接收模式（禁止发送）							
1	发送/接收模式							
SSE11 ^{注6, 7}	SSI11 引脚使用选择							
0	不使用 SSI11 引脚							
1	使用 SSI11 引脚							
DIR11 ^{注8}	规定第 1 位							
0	MSB							
1	LSB							
CSOT11	通信状态标志							
0	通信停止							
1	通信正在进行中							

- 注
1. 第 0 位只读。
 2. 如果使用 P02/SO11、P04/SCK11 和 P05/SSI11/TI001 作为通用端口，则设置 CSIM11 为默认状态 (00H)。
 3. 对 CSIM11 的第 0 位（CSOT11）和串行 I/O 移位寄存器 11（SIO11）进行复位。
 4. 当 CSOT11 = 1（在串行通信期间）时不要重写 TRMD11。
 5. 当 TRMD11 = 0 时，SO11 输出(参见图 16-2(a))恒为低电平。当从 SIO11 读取数据时，启动接收操作。
 6. 当 CSOT11 = 1（在串行通信期间）时不要重写 SSE11。
 7. 在将该位设置为 1 之前，SSI11 引脚输入电平恒为 0 或 1。
 8. 当 CSOT11 = 1（在串行通信期间）时不要重写 DIR11。

(2) 串行时钟选择寄存器 1n (CSIC1n)

该寄存器规定数据发送/接收的时序，并设置串行时钟。

可由 1 位或 8 位存储器操作指令设置 CSIC1n。

复位信号的产生将寄存器清零 (00H)。

备注 $n = 0$: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
 $n = 0, 1$: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

图 16-5 串行时钟选择寄存器 10 (CSIC10) 的格式

地址: FF81H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
CSIC10	0	0	0	CKP10	DAP10	CKS102	CKS101	CKS100

CKP10	DAP10	规定数据发送/接收的时序	类型
0	0		1
0	1		2
1	0		3
1	1		4

CKS102	CKS101	CKS100	CSI10 串行时钟选择 ^{注 1, 2}				Mode
			$f_{PRS} = 2 \text{ MHz}$	$f_{PRS} = 5 \text{ MHz}$	$f_{PRS} = 10 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$	
0	0	0	$f_{PRS}/2$ 1 MHz	2.5 MHz	5 MHz	禁止设置	主设备模式
0	0	1	$f_{PRS}/2^2$ 500 kHz	1.25 MHz	2.5 MHz	5 MHz	
0	1	0	$f_{PRS}/2^3$ 250 kHz	625 kHz	1.25 MHz	2.5 MHz	
0	1	1	$f_{PRS}/2^4$ 125 kHz	312.5 kHz	625 kHz	1.25 MHz	
1	0	0	$f_{PRS}/2^5$ 62.5 kHz	156.25 kHz	312.5 kHz	625 kHz	
1	0	1	$f_{PRS}/2^6$ 31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz	
1	1	0	$f_{PRS}/2^7$ 15.63 kHz	39.06 kHz	78.13 kHz	156.25 kHz	
1	1	1	输入到 SCK10 ^{注 3} 的外部时钟				从设备模式

注 1. 如果外部硬件时钟 (f_{PRS}) 使用高速系统时钟 (f_{XH}) ($XSEL = 1$), f_{PRS} 操作频率的变化取决于电源电压。

- $V_{DD} = 4.0 \sim 5.5 \text{ V}$: $f_{PRS} \leq 20 \text{ MHz}$
- $V_{DD} = 2.7 \sim 4.0 \text{ V}$: $f_{PRS} \leq 10 \text{ MHz}$
- $V_{DD} = 1.8 \sim 2.7 \text{ V}$: $f_{PRS} \leq 5 \text{ MHz}$

注 2. 按照下列条件设置外部时钟。

电源电压	标准产品	(A)级别产品
$V_{DD} = 4.0 \sim 5.5 \text{ V}$	串行时钟 $\leq 6.25 \text{ MHz}$	串行时钟 $\leq 5 \text{ MHz}$
$V_{DD} = 2.7 \sim 4.0 \text{ V}$	串行时钟 $\leq 4 \text{ MHz}$	串行时钟 $\leq 2.5 \text{ MHz}$
$V_{DD} = 1.8 \sim 2.7 \text{ V}$	串行时钟 $\leq 2 \text{ MHz}$	串行时钟 $\leq 1.66 \text{ MHz}$

3. 当内部高速振荡时钟和高速系统时钟停止，且 CPU 使用副系统时钟或处于 STOP 模式下，不要使用 SCK10 引脚的外部时钟开始通信。

- 注意事项
- 1. 当 CSIE10=1 时（允许操作），不要对 CSIC10 进行写操作。
 - 2. 设置 CSIC10 为默认状态(00H)，可将 P10/SCK10/TxD0 和 P12/SO10 用作通用端口。
 - 3. 复位后数据时钟的相位类型为类型 1。

备注 fPRS: 外围硬件时钟频率

图 16-6 串行时钟选择寄存器 11 (CSIC11) 的格式

地址: FF89H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
CSIC11	0	0	0	CKP11	DAP11	CKS112	CKS111	CKS110

CKP11	DAP11	规定数据发送/接收时序	类型
0	0		1
0	1		2
1	0		3
1	1		4

CKS112	CKS111	CKS110	CSI11 串行时钟选择 ^{1,2}					模式
			$f_{PRS} = 2 \text{ MHz}$	$f_{PRS} = 5 \text{ MHz}$	$f_{PRS} = 10 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$		
0	0	0	$f_{PRS}/2$	1 MHz	2.5 MHz	5 MHz	禁止设置	主设备模式
0	0	1	$f_{PRS}/2^2$	500 kHz	1.25 MHz	2.5 MHz	5 MHz	
0	1	0	$f_{PRS}/2^3$	250 kHz	625 kHz	1.25 MHz	2.5 MHz	
0	1	1	$f_{PRS}/2^4$	125 kHz	312.5 kHz	625 kHz	1.25 MHz	
1	0	0	$f_{PRS}/2^5$	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz	
1	0	1	$f_{PRS}/2^6$	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz	
1	1	0	$f_{PRS}/2^7$	15.63 kHz	39.06 kHz	78.13 kHz	156.25 kHz	
1	1	1	SCK11 的外部时钟输入 ³					从设备模式

注 1. 如果外部硬件时钟(f_{PRS})使用高速系统时钟(f_{XH}) ($XSEL = 1$), f_{PRS} 操作频率的变化取决于电源电压。

- $V_{DD} = 4.0 \sim 5.5 \text{ V}$: $f_{PRS} \leq 20 \text{ MHz}$
- $V_{DD} = 2.7 \sim 4.0 \text{ V}$: $f_{PRS} \leq 10 \text{ MHz}$
- $V_{DD} = 1.8 \sim 2.7 \text{ V}$: $f_{PRS} \leq 5 \text{ MHz}$

2. 按照下列条件设置外部时钟。

电源电压	标准产品	(A)级别产品
$V_{DD} = 4.0 \sim 5.5 \text{ V}$	串行时钟 $\leq 6.25 \text{ MHz}$	串行时钟 $\leq 5 \text{ MHz}$
$V_{DD} = 2.7 \sim 4.0 \text{ V}$	串行时钟 $\leq 4 \text{ MHz}$	串行时钟 $\leq 2.5 \text{ MHz}$
$V_{DD} = 1.8 \sim 2.7 \text{ V}$	串行时钟 $\leq 2 \text{ MHz}$	串行时钟 $\leq 1.66 \text{ MHz}$

注 3. 当内部高速振荡时钟和高速系统时钟停止，且 CPU 使用副系统时钟或处于 STOP 模式下，不要使用 $\overline{\text{SCK10}}$ 引脚的外部时钟开始通信。

- 注意事项
1. 当 $\text{CSIE11}=1$ 时（允许操作），不要对 CSIC11 进行写操作。
 2. 设置 CSIC11 为默认状态(00H)，可将 P02/SO11 和 P04/SCK11 用作通用端口。
 3. 复位后数据时钟的相位类型为类型 1。

备注 fPRS: 外围硬件时钟频率

(3) 端口模式寄存器 0 和 1 (PM0, PM1)

这两个寄存器可按位设置端口 0 和 1 为输入/输出操作模式。

当 $\text{P10}/\overline{\text{SCK10}}$ 和 $\text{P04}/\overline{\text{SCK11}}$ 用作串行接口的时钟输出引脚时，对 PM10 和 PM04 清零，并将 P10 、 P04 的输出锁存器的值设置为 1。

当 $\text{P12}/\text{SO10}$ 和 $\text{P02}/\text{SO11}$ 用作串行接口的数据输出引脚时，则对 PM12 和 PM02 清零，并将 P12 和 P02 的输出锁存器的值设置为 0。

当 $\text{P10}/\overline{\text{SCK10}}$ 和 $\text{P04}/\overline{\text{SCK11}}$ 用作串行接口的时钟输入引脚、 $\text{P11}/\text{SI10}/\text{RxD0}$ 和 $\text{P03}/\text{SI11}$ 用作数据输入引脚而 $\text{P05}/\overline{\text{SSI11}}/\text{TI001}$ 用作片选输入引脚时，将 PM10 、 PM04 、 PM11 、 PM03 和 PM05 设置为 1。此时， P10 、 P04 、 P11 、 P03 和 P05 的输出锁存值可以为 0 或 1。

可由 1 位或 8 位存储器操作指令设置 PM0 和 PM1 。

复位信号的产生将这两个寄存器的值设置为 FFH。

图 16-7 端口模式寄存器 0 (PM0) 的格式

地址: FF20H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM0	1	PM06	PM05	PM04	PM03	PM02	PM01	PM00

PM0n	P0n 引脚 I/O 模式选择(n=0~6)
0	输出模式(输出缓存打开)
1	输入模式(输出缓存关闭)

备注 上图所示为 78K0/KF2 系列产品端口模式寄存器 0 的格式。其它产品端口模式寄存器 0 的格式，请参考 5.3 控制端口功能的寄存器中(1)端口模式寄存器(PMxx)。

图 16-8 端口模式寄存器 1 (PM1) 的格式

地址: FF21H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n 引脚 I/O 模式选择(n=0~7)
0	输出模式(输出缓存打开)
1	输入模式(输出缓存关闭)

16.4 串行接口 CSI10 和 CSI11 的操作

串行接口 CSI10 和 CSI11 可在以下两种模式中使用。

- 操作停止模式
- 3 线串行 I/O 模式

16.4.1 操作停止模式

在此模式下，不能进行串行通信，因此，可降低功率消耗。此外，P10/SCK10/TxD0，P11/SI10/RxD0，P12/SO10，P02/SO11，P03/SI11 和 P04/SCK11 在此模式下可作为通用 I/O 端口引脚使用。

(1) 使用的寄存器

由串行操作模式寄存器 1n（CSIM1n）设置操作停止模式。
通过将 CSIM1n 的第 7 位（CSIE1n）清零，设置操作停止模式。

(a) 串行操作模式寄存器 1n (CSIM1n)

可由 1 位或 8 位存储器操作指令设置 CSIM1n。
复位信号的产生将 CSIM1n 清零（00H）。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
 n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

- 串行操作模式寄存器 10 (CSIM10)

地址: FF80H 复位后: 00H R/W

符号	<7>	6	5	4	3	2	1	0
CSIM10	CSIE10	TRMD10	0	DIR10	0	0	0	CSOT10
CSIE10		3 线串行 I/O 模式中的操作控制						
0		禁止操作 ^{註1} ，并异步复位内部电路 ^{註2}						

- 注 1. 为了使 P10/SCK10/TxD0 和 P12/SO10 作为通用端口使用，设置 CSIM10 为默认状态(00H)。
 2. 对 CSIM10 的第 0 位（CSOT10）和串行 I/O 移位寄存器 10（SIO10）进行复位。

- 串行操作模式寄存器 11 (CSIM11)

地址: FF88H 复位后: 00H R/W

符号	<7>	6	5	4	3	2	1	0
CSIM11	CSIE11	TRMD11	SSE11	DIR11	0	0	0	CSOT11
CSIE11		3 线串行 I/O 模式中的操作控制						
0		禁止操作 ^{註1} ，并异步复位内部电路 ^{註2}						

- 注 1. 为了使 P02/SO11、P04/SCK11 和 P05/SSI11/TI001 作为通用端口使用，设置 CSIM11 为默认状态 (00H)。
 2. 对 CSIM11 的第 0 位（CSOT11）和串行 I/O 移位寄存器 11（SIO11）进行复位。

16.4.2 3 线串行 I/O 模式

3 线串行 I/O 模式采用时钟串行接口连接外部 IC 和显示控制器。

该模式中使用三条线进行通信：串行时钟（ $\overline{\text{SCK1n}}$ ）、串行输出（SO1n）和串行输入（SI1n）线。

(1) 使用的寄存器

- 串行操作模式寄存器 1n（CSIM1n）
- 串行时钟选择寄存器 1n（CSIC1n）
- 端口模式寄存器 0（PM0）或端口模式寄存器 1（PM1）
- 端口寄存器 0（P0）或端口寄存器 1（P1）

3 线串行 I/O 模式设置操作的基本过程如下。

- <1> 设置 CSIC1n 寄存器（参见图 16-5 和 16-6）
- <2> 设置 CSIM1n 寄存器的第 4~6 位（DIR1n、SSE11（仅见于串行接口 CSI11）和 TRMD1n）（参见图 16-3 和 16-4）。
- <3> CSIM1n 的第 7 位（CSIE1n）置 1。 → 允许发送/接收。
- <4> 将数据写入发送缓冲寄存器 1n（SOTB1n）。 → 启动数据发送/接收操作。
从串行 I/O 移位寄存器 1n（SIO1n）中读取数据。 → 启动数据接收操作。

注意事项 在设置端口模式寄存器和端口寄存器时，要考虑与通信另一方的关系。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
 n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

寄存器设置与引脚之间的关系如下所示。

表 16-2 寄存器设置与引脚之间的关系（1/2）

(a) 串行接口 CSI10

CSIE10	TRMD10	PM11	P11	PM12	P12	PM10	P10	CSI10 操作	引脚功能		
									SI10/RxD0/ P11	SO10/P12	SCK10/ TxD0/ P10 ^{注2}
0	x	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	停止	RxD0/P11	P12	TxD0/ P10 ^{注2}
1	0	1	x	x ^{注1}	x ^{注1}	1	x	从设备接收 ^{注3}	SI10	P12	SCK10 (输入) ^{注3}
1	1	x ^{注1}	x ^{注1}	0	0	1	x	从设备发送 ^{注3}	RxD0/P11	SO10	SCK10 (输入) ^{注3}
1	1	1	x	0	0	1	x	从设备发送/ 接收 ^{注3}	SI10	SO10	SCK10 (输入) ^{注3}
1	0	1	x	x ^{注1}	x ^{注1}	0	1	主设备接收	SI10	P12	SCK10 (输出)
1	1	x ^{注1}	x ^{注1}	0	0	0	1	主设备发送	RxD0/P11	SO10	SCK10 (输出)
1	1	1	x	0	0	0	1	主设备发送/ 接收	SI10	SO10	SCK10 (输出)

- 注
1. 可用作端口功能。
 2. 如果 P10/SCK10/TxD0 用作端口引脚，则将 CKP10 清零。
 3. 如果使用从设备模式，则须将 CKS102、CKS101 和 CKS100 设置为 1、1 和 1。

备注	x:	不必考虑
CSIE10:		串行操作模式寄存器 10（CSIM10）的第 7 位
TRMD10:		CSIM10 的第 6 位
CKP10:		串行时钟选择寄存器 10（CSIC10）的第 4 位
CKS102, CKS101, CKS100:		CSIC10 的第 2~0 位
PM1x:		端口模式寄存器
P1x:		端口输出锁存器

表 16-2 寄存器设置与引脚之间的关系 (2/2)

(b) 串行接口 CSI11

CSIE11	TRMD11	SSE11	PM03	P03	PM02	P02	PM04	P04	PM05	P05	CSI11 操作	引脚功能			
												SI11/ P03	SO11/ P02	SCK11/ P04	SSI11/ TI001/P05
0	×	×	× ^{注1}	× ^{注1}	× ^{注1}	× ^{注1}	× ^{注1}	× ^{注1}	× ^{注1}	× ^{注1}	停止	P03	P02	P04 ^{注2}	TI001/ P05
1	0	0	1	×	× ^{注1}	× ^{注1}	1	×	× ^{注1}	× ^{注1}	从设备接收 ^{注3}	SI11	P02	SCK11 (输入) ^{注3}	TI001/ P05
		1							×	SSI11					
1	1	0	× ^{注1}	× ^{注1}	0	0	1	×	× ^{注1}	× ^{注1}	从设备发送 ^{注3}	P03	SO11	SCK11 (输入) ^{注3}	TI001/ P05
		1							×	SSI11					
1	1	0	1	×	0	0	1	×	× ^{注1}	× ^{注1}	从设备发送/ 接收 ^{注3}	SI11	SO11	SCK11 (输入) ^{注3}	TI001/ P05
		1							×	SSI11					
1	0	0	1	×	× ^{注1}	× ^{注1}	0	1	× ^{注1}	× ^{注1}	主设备接收	SI11	P02	SCK11 (输出)	TI001/ P05
1	1	0	× ^{注1}	× ^{注1}	0	0	0	1	× ^{注1}	× ^{注1}	主设备发送	P03	SO11	SCK11 (输出)	TI001/ P05
1	1	0	1	×	0	0	0	1	× ^{注1}	× ^{注1}	主设备发送/ 接收	SI11	SO11	SCK11 (输出)	TI001/ P05

- 注
1. 可用作端口功能。
 2. 如果 P04/SCK11 用作端口引脚，则将 CKP11 清零。
 3. 如果使用从设备模式，则须将 CKS112、CKS111 和 CKS110 设置为 1、1 和 1。

备注

×: 不必考虑

CSIE11: 串行操作模式寄存器 11 (CSIM11) 的第 7 位

TRMD11: CSIM11 的第 6 位

CKP11: 串行时钟选择寄存器 11 (CSIC11) 的第 4 位

CKS112, CKS111, CKS110: CSIC11 的第 2~0 位

PM0×: 端口模式寄存器

P0×: 端口输出锁存器

(2) 通信操作

在 3 线串行 I/O 模式中，是以 8 位操作形式发送或接收数据。每位数据与串行时钟同步地发送或接收。

当串行操作模式寄存器 1n (CSIM1n) 的第 6 位 (TRMD1n) = 1 时，允许发送或接收数据。当数据被写入到发送缓冲寄存器 1n (SOTB1n) 时，开始进行发送/接收。此外，当串行操作模式寄存器 1n (CSIM1n) 的第 6 位 (TRMD1n) = 0 时，允许接收数据。

当数据从串行 I/O 移位寄存器 1n (SIO1n) 被读出时，启动接收操作。

然而当串行接口 CSI11 是在从设备模式下工作，且 CSIM11 的第 5 位 (SSE11) = 1 时，通信操作如下。

<1> $\overline{\text{SSI11}}$ 引脚输入为低电平

→ 在对 SOTB11 进行写操作时启动发送/接收，或者在读取 SIO11 时启动接收操作。

<2> $\overline{\text{SSI11}}$ 引脚输入为高电平

→ 保持发送/接收或接收状态，即使对 SOTB11 进行写操作或读取 SIO11，也不能启动发送/接收或接收操作。

<3> 当 $\overline{\text{SSI11}}$ 引脚为高电平输入时将数据写入 SOTB11 或从 SIO11 读取数据，然后 $\overline{\text{SSI11}}$ 引脚输入变为低电平。

→ 启动发送/接收或接收操作。

<4> 在发送/接收或接收期间 $\overline{\text{SSI11}}$ 引脚输入为高电平。

→ 暂停执行发送/接收或接收操作。

通信开始后，CSIM1n 的第 0 位 (CSOT1n) = 1。当 8 位数据通信结束时，设置通信完成中断请求标志 (CSIF1n)，且对 CSOT1n 清零。这样允许进行下一个通信。


注意事项 1. 当 CSOT1n = 1 时（串行通信期间），不要访问控制寄存器和数据寄存器。

2. 当使用串行接口 CSI11 时，在从设备模式下，启动时钟操作改变 $\overline{\text{SSI11}}$ 引脚的电平之前至少要等待一个时钟，否则可能发生错误。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

图 16-9 3 线串行 I/O 模式的时序 (1/2)

(a) 发送/接收时序 (类型 1: TRMD1n = 1, DIR1n = 0, CKP1n = 0, DAP1n = 0, SSE11 = 1[※])




注 SSE11 标志和 SSI11 引脚仅见于串行接口 CSI11，并且在从设备模式中使用。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

图 16-9 3 线串行 I/O 模式的时序(2/2)

(b) 发送/接收时序 (类型 2: TRMD1n = 1, DIR1n = 0, CKP1n = 0, DAP1n = 1, SSE11 = 1^④)




注 SSE11 标志和 SSI11 引脚仅见于串行接口 CSI11，并且在从设备模式中使用。


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

图 16-10 时钟/数据相位的时序


(a) 类型 1: CKP1n = 0, DAP1n = 0, DIR1n = 0




(b) 类型 2: CKP1n = 0, DAP1n = 1, DIR1n = 0



(c) 类型 3: CKP1n = 1, DAP1n = 0, DIR1n = 0



(d) 类型 4: CKP1n = 1, DAP1n = 1, DIR1n = 0



备注


- 1. n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
- n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品
- 2. 上图显示了一个通信操作, 即采用 MSB first 发送数据。

(3) 输出到 SO1n 引脚的时序 (第 1 位)


通信开始后, 将发送缓冲寄存器 1n (SOTB1n) 的值从 SO1n 引脚输出。此时第 1 位的输出操作如下所示。

图 16-11 第 1 位的输出操作(1/2)

(a) 类型 1: CKP1n = 0, DAP1n = 0



(b) 类型 3: CKP1n = 1, DAP1n = 0




在 $\overline{\text{SCK1n}}$ 的下降沿 (或上升沿), 第 1 位数据通过 SOTB1n 寄存器被直接锁存到输出锁存器, 并通过输出选择器从 SO1n 引脚输出。然后在 SCK1n 下一个上升沿 (或下降沿) 将 SOTB1n 寄存器的内容传送到 SIO1n 中, 并移动 1 位。同时, 通过 SI1n 引脚将接收数据的第 1 位存储到 SIO1n 寄存器中。

在下一个 $\overline{\text{SCK1n}}$ 的下降沿 (或上升沿), 通过 SIO1n 寄存器将第 2 位以及随后的各位锁存到输出锁存器, 然后从 SO1n 引脚输出数据。


备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
 n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

图 16-11 第 1 位的输出操作(2/2)

(c) 类型 2: CKP1n = 0, DAP1n = 1



(d) 类型 4: CKP1n = 1, DAP1n = 1




在 SOTB1n 的写信号或 SIO1n 的读信号的下降沿，第 1 位数据通过 SOTB1n 寄存器被直接锁存，并通过输出选择器从 SO1n 引脚输出。然后在 SCK1n 下一个下降沿（或上升沿）将 SOTB1n 寄存器的内容传送到 SIO1n 中，并移动 1 位。同时，将接收数据的第 1 位通过 SI1n 引脚存储到 SIO1n 寄存器。在下一个 SCK1n 的上升沿（或下降沿），通过 SIO1n 寄存器将第 2 位以及随后各位锁存到输出锁存器，然后从 SO1n 引脚输出数据。

备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
 n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

(4) SO1n 引脚的输出值（最后一位）


在通信完成后，SO1n 引脚保存最后一位的输出值。

图 16-12 SO1n 引脚的输出值（最后一位）(1/2)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

图 16-12 SO1n 引脚的输出值（最后一位）(2/2)



备注 n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品
n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

(5) SO1n 输出 (参见图 16-1 和 16-2 的(a))

如果串行操作模式寄存器 1n (CSIM1n) 的第 7 位 (CSIE1n) 被清零, 则 SO1n 输出状态如下。

表 16-3 SO1n 输出状态

TRMD1n	DAP1n	DIR1n	SO1n 输出 ^{註 1}
TRMD1n = 0 ^{註 2}	—	—	输出低电平 ^{註 2}
TRMD1n = 1	DAP1n = 0	—	SO1n 锁存值 (低电平输出)
	DAP1n = 1	DIR1n = 0	SOTB1n 第 7 位的值
		DIR1n = 1	SOTB1n 第 0 位的值

- 注
- 1. 根据 PM12 与 P12、或 PM02 与 P02, 以及 SO1n 的输出, 决定 SO10/P12 或者 SO11/P02 引脚的实际输出
 - 2. 复位后的状态

注意事项 如果对 TRMD1n、DAP1n 和 DIR1n 进行写操作, 则 SO1n 的输出值将发生改变。

备注

n = 0: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 系列中 flash 存储器容量少于 32 KB 的产品

n = 0, 1: 78K0/KF2 和 78K0/KE2 系列中 flash 存储器容量至少为 48 KB 的产品

第十七章 串行接口 CSIA0

	78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)	78K0/KF2 (μ PD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~7	y = 4~7
串行接口 CSIA0	—				√

备注 √: 集成, —: 未集成

17.1 串行接口 CSIA0 的功能

串行接口 CSIA0 有以下三种模式。

(1) 操作停止模式

在不进行串行通信时可采用此模式，以降低功耗。
需要了解详细信息，可参见 17.4.1 操作停止模式。

(2) 3 线串行 I/O 模式 (可选择 MSB / LSB-first)

该模式采用三条线(一条串行时钟线(SCKA0)和两条串行数据线(SIA0 和 SOA0))，以 8 位单元进行连续数据通信。
在 3 线串行 I/O 模式中数据通信时间可以缩短，因为发送和接收操作可以同步进行。
此外，可以采用 MSB 或者 LSB-first 进行 8 位数据通信，因此该接口可以和任何设备相连。
需要了解详细信息，可参见 17.4.2 3 线串行 I/O 模式。

(3) 具有自动发送/接收功能的 3 线串行 I/O 模式 (可选择 MSB/LSB-first)

该模式采用三条线(一条串行时钟线(SCKA0)和两条串行数据线(SIA0 和 SOA0))以 8 位单元进行连续数据通信。
在此模式中数据通信时间可以缩短，因为发送和接收操作可以同步进行。
此外，可以采用 MSB 或者 LSB-first 进行 8 位数据通信，因此该接口可以和任何设备相连。
不使用软件，串行接口也可以与显示驱动器等通信，这是因为串行接口中集成了一个 32 字节的传送缓冲 RAM。此外，还包括在主设备模式下使用的握手引脚 (STB0, BUSY0)，可方便地与外围 IC 连接。
需要了解详细信息，可参见 17.4.3 具有自动发送/接收功能的 3 线串行 I/O 模式。

串行接口 CSIA0 的特性如下。

- 可选择主设备模式/从设备模式
- 通信数据宽度: 8 位
- 可选择 MSB/LSB-first 用于数据通信
- 自动发送/接收功能:
 - 可规定传送字节的个数在 1~32 之间。
 - 可规定传送间隔 (0~63 个时钟)
 - 可选择单一通信/重复通信
 - 内部 32 字节缓冲 RAM
- 内置专用波特率发生器 (分频: 6/8/16/32)
- 3 线 SOA0: 串行数据输出
 SIA0: 串行数据输入
 SCKA0: 串行时钟 I/O
- 具有握手功能的 STB0: 输出选通
 BUSY0: 输入忙
- 根据 BUSY0 信号进行移位错误检测
- 发送/接收完成中断: INTACSI


17.2 串行接口 CSIA0 的配置

串行接口 CSIA0 由以下硬件组成。

表 17-1 串行接口 CSIA0 的配置

项目	配置
控制器	串行传送控制器
寄存器	串行 I/O 移位寄存器 0 (SIOA0)
控制寄存器	串行操作模式选择寄存器 0 (CSIMA0) 串行状态寄存器 0 (CSIS0) 串行触发寄存器 0 (CSIT0) 除数选择寄存器 0 (BRGCA0) 自动数据传送地址指针指定寄存器 0 (ADTP0) 自动数据传送间隔指定寄存器 0 (ADTI0) 自动数据传送地址计数寄存器 0 (ADTC0) 端口模式寄存器 14 (PM14) 端口寄存器 14 (P14)

图 17-1 串行接口 CSIA0 的框图



(1) 串行 I/O 移位寄存器 0 (SIOA0)

该 8 位寄存器以 1 字节传送模式(串行操作模式选择寄存器 0 (CSIMA0)的第 6 位(ATE0) = 0)存储发送/接收数据。将发送数据写入 SIOA0 以启动通信。此外, 在输出通信完成中断请求(INTACSI)后(串行状态寄存器 0(CSIS0)的第 0 位(TSF0) = 0), 可通过读取 SIOA0 来接收数据。

可由 8 位存储器操作指令对该寄存器进行读写操作。但当 CSIS0 的第 0 位(TSF0) = 1 时, 禁止对 SIOA0 进行写操作。

复位信号的产生对该寄存器清零(00H)。

注意事项 1. 通过写 SIOA0 来启动通信操作。因此, 当禁止发送时(CSIMA0 的第 3 位(TXEA0) = 0), 可向 SIOA0 写入虚拟数据来启动通信, 然后执行接收操作。

2. 当使用自动发送/接收功能时, 不要对 SIOA0 进行写操作。

17.3 控制串行接口 CSIA0 的寄存器

串行接口 CSIA0 由以下 9 个寄存器控制。

- 串行操作模式选择寄存器 0 (CSIMA0)
- 串行状态寄存器 0 (CSIS0)
- 串行触发寄存器 0 (CSIT0)
- 除数选择寄存器 0 (BRGCA0)
- 自动数据传送地址指针指定寄存器 0 (ADTP0)
- 自动数据传送间隔指定寄存器 0 (ADTI0)
- 自动数据传送地址计数寄存器 0 (ADTC0)
- 端口模式寄存器 14 (PM14)
- 端口寄存器 14 (P14)

(1) 串行操作模式选择寄存器 0 (CSIMA0)

该 8 位寄存器用于控制串行通信操作。

可由 1 位或 8 位存储器操作指令设置该寄存器。

复位信号的产生将该寄存器清零(00H)。

图 17-2 串行操作模式选择寄存器 0(CSIMA0)的格式

地址： FF90H 复位后： 00H R/W

符号	<7>	6	5	4	<3>	<2>	1	0
CSIMA0	CSIAE0	ATE0	ATM0	MASTER0	TXEA0	RXEA0	DIR0	0
CSIAE0	CSIA0 操作允许/禁止的控制							
0	禁止 CSIA0 操作（SOA0：低电平，SCKA0：高电平），并且异步复位内部电路 ^{注 1} 。							
1	允许 CSIA0 操作							
ATE0	自动通信操作允许/禁止的控制							
0	1 字节通信模式							
1	自动通信模式							
ATM0	自动通信模式的选择							
0	单一传送模式(在由 ADTP0 寄存器指定的地址处停止)							
1	重复传送模式(传送完成后，对 ADTC0 清零(00H)可恢复传送)							
MASTER0	CSIA0 主设备/从设备模式的选择							
0	从设备模式(与 SCKA0 输入时钟同步) ^{注 2}							
1	主设备模式(与内部时钟同步)							
TXEA0	对发送操作允许/禁止的控制							
0	禁止发送操作(SOA0：低电平)							
1	允许发送操作							
RXEA0	对接收操作允许/禁止的控制							
0	禁止接收操作							
1	允许接收操作							
DIR0	对第 1 位的选择							
0	MSB							
1	LSB							

- 注 1. 对自动数据传送地址计数器 0(ADTC0)、串行触发寄存器 0(CSIT0)、串行 I/O 移位寄存器 0（SIOA0）和串行状态寄存器 0（CSIS0）的第 0 位（TSF0）进行复位。
2. 当内部高速振荡时钟和高速系统时钟停止，且 CPU 使用副系统时钟或处于 STOP 模式下时，不要使用 SCKA0 引脚输入的外部时钟进行通信。

- 注意事项 1. 当 CSIAE0 = 0 时，不能访问缓冲 RAM。
2. 当 CSIAE0 的值从 1 变为 0 时，上面“注”中提到的寄存器和位将被异步初始化。要再一次设置 CSIAE0 的值等于 1，必须重新设置这些已初始化的寄存器。
3. 当 CSIAE0 的值从 1 变为 0，又被重新置 1 时，不能保证是否能够保持缓冲 RAM 的值。

(2) 串行状态寄存器 0 (CSIS0)

该 8 位寄存器用于选择基本时钟、控制通信操作，并指示串行接口 CSIA0 的状态。

可由 1 位或 8 位存储器操作指令设置该寄存器。但当第 0 位 (TSF0) =1 时禁止重写 CSIS0。

复位信号的产生将该寄存器清零 (00H)。

图 17-3 串行状态寄存器 0 (CSIS0) 的格式 (1/2)

地址: FF91H 复位后: 00H R/W^{注1}

符号	7	6	5	4	3	2	1	0
CSIS0	0	CKS00	STBE0	BUSYE0	BUSYLV0	ERRE0	ERRF0	TSF0

CKS00	基本时钟 (f _w) 选择 ^{注2}				
		f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz
0	f _{PRS} ^{注3}	2 MHz	5 MHz	10 MHz	20 MHz
1	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz

STBE0 ^{注4, 5}	允许/禁止输出选通
0	禁止输出选通
1	允许输出选通

BUSYE0	允许/禁止忙信号检测
0	禁止忙信号检测 (BUSY0 引脚的输入被忽略)
1	允许忙信号检测, 并且通过执行忙信号进行通信等待

BUSYLV0 ^{注5}	忙信号活动电平的设置
0	低电平
1	高电平

- 注
- 第 0 和 1 位是只读的。
 - 如果外部硬件时钟(f_{PRS})使用高速系统时钟 (f_{xH}) (XSEL = 1), f_{PRS} 操作频率的变化取决于电源电压。
 - V_{DD} = 4.0~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8~2.7 V: f_{PRS} ≤ 5 MHz
 - 如果外部硬件时钟(f_{PRS})使用内部高速振荡时钟(f_{RH}) (XSEL = 0), 当 1.8 V ≤ V_{DD} < 2.7 V 时, 禁止设置 CKS00 = 0 (基本时钟: f_{PRS})。
 - STBE0 仅在主设备模式下有效。
 - 当 STBE0 = 1 时, 无论自动数据传送间隔指定寄存器 0 (ADTI0) 的设置值是多少, 在字节传送期间都需要额外的两个传送时钟。即, 如果 ADTI0 = 00H, 传送 1 字节需要 10 个传送时钟。
 - 在通过忙输入检测位错误时, 将检测由 BUSYLV0 指定的活动电平。

注意事项 第 7 位必须被清零。

备注 f_{PRS}: 外围硬件时钟频率

图 17-3 串行状态寄存器 0 (CSIS0) 的格式(CSIS0) (2/2)

ERRE0 ^注	允许/禁止位错误检测
0	禁止错误检测
1	允许错误检测

ERRF0	位错误检测标志
0	※串行操作模式选择寄存器 0(CSIMA0)的第 7 位(CSIAE0)=0 ※复位输入 ※通过将串行触发寄存器 0(CSIT0)的第 0 位(ATSTA0)设置为 1 或对 SIOA0 进行写操作启动通信时
1	检测到位错误(当 ERRE0=1 时, 在数据位传送期间, 检测到由 BUSY0 引脚输入的、BUSYLV0 指定的电平)

TSF0	发送状态检测标志
0	※串行操作模式选择寄存器 0(CSIMA0)的第 7 位(CSIAE0)=0 时 ※复位输入时 ※指定的传送操作结束时 ※将串行触发寄存器 0 (CSIT0) 的第 1 位 (ATSTP0) 置 1, 以停止传送操作时
1	指定传送从传送开始到结束

注 即使当 BUSYE0 = 0 时 ERRE0 设置也有效。

注意事项 传送期间(TSF0 = 1), 禁止改写串行操作模式选择寄存器 0 (CSIMA0)、串行状态寄存器 0 (CSIS0)、除数选择寄存器 0 (BRGCA0)、自动数据传送地址指针指定寄存器 0 (ADTP0)、自动数据传送间隔指定寄存器 0 (ADTI0) 和串行 I/O 移位寄存器 0 (SIOA0)。但可以对这些寄存器进行读取和重新写入相同的值。此外传送期间可以重写缓冲 RAM。

(3) 串行触发寄存器 0 (CSIT0)

该 8 位寄存器用于控制缓冲 RAM 与串行 I/O 移位寄存器 0 (SIOA0) 之间的自动数据传送的执行/停止操作。
可由 1 位或 8 位存储器操作指令设置该寄存器。当串行操作模式选择寄存器 0 (CSIMA0) 的第 6 位 (ATE0) =1 时可以对该寄存器进行设置。
复位信号的产生将该寄存器清零 (00H)。

图 17-4 串行触发寄存器 0 (CSIT0) 的格式

地址: FF92H 复位后: 00H R/W

符号	7	6	5	4	3	2	<1>	<0>
CSIT0	0	0	0	0	0	0	ATSTP0	ATSTA0
ATSTP0								
停止自动数据传送操作								
0								
-								
1								
停止自动数据传送操作								
ATSTA0								
启动自动数据传送操作								
0								
-								
1								
启动自动数据传送操作								

- 注意事项
- 1. 即使 ATSTP0 或 ATSTA0 等于 1，自动传送的启动/停止操作也要等到 1 字节传送完成时才能进行。
 - 2. 产生中断信号 INTACSI 后，ATSTP0 和 ATSTA0 自动变为 0。
 - 3. 在停止自动数据传送操作后，将传送停止时的数据地址保存在自动数据传送地址计数寄存器 0 (ADTC0) 中。但是，由于没有重新启动自动数据传送的功能，当 ATSTP0 = 1 使传送停止时，重新设置这些寄存器后，将 ATSTA0 置 1 启动自动数据传送操作。

(4) 除数选择寄存器 0 (BRGCA0)

该 8 位寄存器用于选择 CSIA0 的基本时钟除数。
可由 8 位存储器操作指令设置该寄存器。但当串行状态寄存器 0 (CSIS0) 的第 0 位 (TSF0) =1 时，禁止重写 BRGCA0。
复位信号的产生将该寄存器设置为 03H。

图 17-5 除数选择寄存器 0 (BRGCA0) 的格式

地址: FF93H	复位后: 03H	R/W						
符号	7	6	5	4	3	2	1	0
BRGCA0	0	0	0	0	0	0	BRGCA01	BRGCA00

BRGCA01	BRGCA00	CSIA0 基本时钟 (f _w) 除数选择 ^注						
			f _w = 1 MHz	f _w = 2 MHz	f _w = 2.5 MHz	f _w = 5 MHz	f _w = 10 MHz	f _w = 20 MHz
0	0	f _w /6	166.67 kHz	333.3 kHz	416.67 kHz	833.33 kHz	1.67 MHz	Setting prohibited
0	1	f _w /2 ³	125 kHz	250 kHz	312.5 kHz	625 kHz	1.25 MHz	Setting prohibited
1	0	f _w /2 ⁴	62.5 kHz	125 kHz	156.25 kHz	312.5 kHz	625 kHz	1.25 MHz
1	1	f _w /2 ⁵	31.25 kHz	62.5 kHz	78.125 kHz	156.25 kHz	312.5 kHz	625 kHz

注 按照下列条件设置发送时钟

- 当 4.0 V ≤ V_{DD} ≤ 5.5 V 时: 发送时钟 ≤ 1.67 MHz
- 当 2.7 V ≤ V_{DD} < 4.0 V 时: 发送时钟 ≤ 833.33 kHz
- 当 1.8 V ≤ V_{DD} < 2.7 V 时: 发送时钟 ≤ 555.56 kHz

备注 f_w: 由 CSIS0 寄存器的 CKS00 位选择的基本时钟频率
f_{PRS}: 外围硬件时钟频率

(5) 自动数据传送地址指针指定寄存器 0（ADTP0）

该 8 位寄存器用于指定自动传送期间（串行操作模式选择寄存器 0（CSIMA0）的第 6 位（ATE0）=1）结束传送时的缓冲 RAM 的地址。
可由 8 位存储器操作指令设置该寄存器。但在传送期间（TSF0=1），禁止重写 ADTP0。
在 78K0/KF2 中，由于包含 32 字节缓冲 RAM，可指定 00H~1FH 之间的值。

举例： 当 ADTP0 = 07H
地址为 FA00H~FA07H 的 8 字节数据被传送。

在重复传送模式中（CSIMA0 的第 5 位（ATM0）=1），重复执行传送操作，一直执行到 ADTP0 指定的地址处。

举例： ADTP0 = 07H（重复传送模式）
重复执行传送操作，即 FA00H~FA07H、FA00H~FA07H， ... 。

图 17-6 自动数据传送地址指针指定寄存器 0（ADTP0）的格式



注意事项 第 7~5 位必须被清零。

传送结束缓冲 RAM 地址与 ADTP0 的设置值之间的关系如下所示。

表 17-2 传送结束缓冲 RAM 地址与 ADTP0 的设置值之间的关系

传送结束时的缓冲 RAM 地址	ADTP0 的设置值
FAxH	xxH

备注 xx: 00~1F

(6) 自动数据传送间隔指定寄存器 0 (ADTI0)

该 8 位寄存器用于指定自动数据传送时（CSIMA0 的第 6 位（ATE0）=1）字节数据传送的间隔时间。
在主设备模式中（CSIMA0 的第 4 位（MASTER0）=1）设置该寄存器（在从设备模式中不必设置）。在 1 字节通信模式中（CSIMA0 的第 6 位（ATE0）=0）设置也有效。在 1 字节通信结束并经历了间隔时间（由 ADTI0 指定）后，将输出一个中断请求信号（INTACSI）。间隔时间的时钟个数可设置为 0 ~ 63 之间。
可由 8 位存储器操作指令设置该寄存器。但当 CSIS0 的第 0 位（TSF0）= 1 时，禁止重写 ADTI0。

图 17-7 自动数据传送间隔指定寄存器 0（ADTI0）的格式

地址: FF95H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADTI0	0	0	ADTI05	ADTI04	ADTI03	ADTI02	ADTI01	ADTI00


注意事项 由于串行状态寄存器 0（CSIS0）的第 5 位（STBE0）和第 4 位（BUSYE0）的设置优先与 ADTI0 的设置，因此即使 ADTI0 被清零(00H)时，也将产生基于 STBE0 和 BUSYE0 设置的间隔时间。

- 举例：当 ADTI0=00H 且没有产生忙信号时的间隔时间
- <1> 当 STBE0 = 1, BUSYE0 = 0: 产生两个串行时钟的间隔时间
 - <2> 当 STBE0 = 0, BUSYE0 = 1: 产生一个串行时钟的间隔时间
 - <3> 当 STBE0 = 1, BUSYE0 = 1: 产生两个串行时钟的间隔时间

因此，如果要执行无等待传送操作，必须对 STBE0 和 BUSYE0 清零。

指定的间隔时间为串行时钟（由除数选择寄存器 0（BRGCA0）规定）乘以一个整数。

举例：当 ADTI0 = 03H



(7) 自动数据传送地址计数器 0 (ADTC0)

该寄存器用于指示自动传送期间缓冲 RAM 的地址。当自动传送操作停止时，可通过读取 ADTC0 获得传送停止时的数据位置。

可由 8 位存储器操作指令读取该寄存器。

复位信号的产生将该寄存器清零(00H)。但当串行状态寄存器 0 (CSIS0)的第 0 位(TSF0) = 1 时禁止读取 ADTC0。

图 17-8 自动数据传送地址计数器 0 (ADTC0)的格式

地址: FF97H	复位后: 00H	R						
符号	7	6	5	4	3	2	1	0
ADTC0	0	0	0	ADTC04	ADTC03	ADTC02	ADTC01	ADTP00

(8) 端口模式寄存器 14 (PM14)

该寄存器用于按位设置端口 14 的输入/输出操作模式。

当 P142/ $\overline{\text{SCKA0}}$ 用于串行接口的时钟输出时，对 PM142 清零并对 P142 的输出锁存器置 1。

当 P144/SOA0 和 P145/STB0 用于串行接口的数据输出或选通输出时，将 PM144、PM145 和 P144 与 P145 的输出锁存值清零。

当 P141/ $\overline{\text{BUSY0}}$, P142/ $\overline{\text{SCKA0}}$, and P143/SIA0 用于串行接口的忙信号输入、时钟输入或数据输入时，将 PM141、PM142 和 PM143 置 1。此时，P141、P142 和 P143 的输出锁存器的值可以为 0 或 1。可由 1 位或 8 位存储器操作指令设置 PM14。

复位信号的产生将该寄存器设置为 FFH。

图 17-9 端口模式寄存器 14 (PM14) 的格式

地址: FF2EH	复位后: FFH	R/W						
符号	7	6	5	4	3	2	1	0
PM14	1	1	PM145	PM144	PM143	PM142	PM141	PM140

PM14n	P14n 引脚 I/O 模式选择(n = 0~5)
0	输出模式 （输出缓冲器打开）
1	输入模式 （输出缓冲器关闭）

17.4 串行接口 CSIA0 的操作

串行接口 CSIA0 有以下三种模式。

- 操作停止模式
- 3 线串行 I/O 模式
- 具有自动发送/接收功能的 3 线串行 I/O 模式

17.4.1 操作停止模式

在此模式下，不能进行串行通信，可降低功耗。此外，P142/SCKA0、P143/SIA0 和 P144/SOA0 可作为一般的 I/O 端口引脚使用。

(1) 使用的寄存器

由串行操作模式选择寄存器 0（CSIMA0）设置操作停止模式。将 CSIMA0 的第 7 位（CSIAE0）清零，可以设置该模式。

(a) 串行操作模式选择寄存器 0（CSIMA0）

该 8 位寄存器用于控制串行通信操作。
可由 1 位或 8 位存储器操作指令设置该寄存器。
复位信号的产生将该寄存器清零（00H）。

地址: FF90H 复位后: 00H R/W

	<7>	6	5	4	<3>	<2>	1	0
CSIMA0	CSIAE0	ATE0	ATM0	MASTER0	TXEA0	RXEA0	DIR0	0
	CSIAE0	对 CSIA0 操作允许/禁止的控制						
	0	禁止 CSIA0 操作(SOA0: 低电平, SCKA0: 高电平), 并且 异步复位内部电路						

17.4.2 3 线串行 I/O 模式

当串行操作模式选择寄存器 0 (CSIMA0) 的第 6 位 (ATE0) 被清零时, 执行 1 字节数据发送/接收操作。

该模式采用时钟串行接口连接外部 IC 和显示控制器。

该模式中使用三条线进行通信: 串行时钟 ($\overline{\text{SCKA0}}$)、串行输出 (SOA0) 和串行输入 (SIA0) 线。

(1) 使用的寄存器

- 串行操作模式选择寄存器 0 (CSIMA0) ^{註1}
- 串行状态寄存器 0 (CSIS0) ^{註2}
- 除数选择寄存器 0 (BRGCA0)
- 端口模式寄存器 4 (PM14)
- 端口寄存器 14 (P14)

- 注:**
1. 使用第 7、6 和 4~1 位 (CSIAE0, ATE0, MASTER0, TXEA0, RXEA0 和 DIR0)。设置第 5 位 (ATM0) 无效。
 2. 仅使用第 6 位 (CKS00) 和第 0 位 (TSF0)。

在 3 线串行 I/O 模式中操作设置的基本过程如下。

- <1> 设置 CSIS0 寄存器的第 6 位 (CKS00) (参见 图 17-3) ^{註1}
- <2> 设置 BRGCA0 寄存器 (参见 图 17-5) ^{註1}。
- <3> 设置 CSIMA0 寄存器的第 4~1 位 (MASTER0, TXEA0, RXEA0 和 DIR0) (参见 图 17-2)。
- <4> 设置 CSIMA0 寄存器的第 7 位 (CSIAE0) = 1, 并将第 6 位 (ATE0) 清零。
- <5> 将数据写入串行 I/O 移位寄存器 0 (SIOA0)。→ 启动数据发送/接收操作 ^{註2}。

- 注:**
1. 选择从设备模式时 (MASTER0 = 0), 不能设置该寄存器。
 2. 对 SIOA0 写入虚拟数据仅用于接收。

注意事项: 在设置端口模式寄存器和端口寄存器时, 要考虑与通信另一方的关系。

寄存器设置与引脚之间的关系如下。

表 17-3 寄存器设置与引脚之间的关系

CSIAE0	ATE0	MASTER0	PM143	P143	PM144	P144	PM142	P142	串行 I/O 移位寄存器 0 的操作	串行时钟计数器的操作控制	引脚功能		
											SIA0/ P143	SOA0/ P144	SCKA0/ P142
0	x	x	x ^{注 1}	x ^{注 1}	x ^{注 1}	x ^{注 1}	x ^{注 1}	x ^{注 1}	停止操作	清零	P143	P144	P142
1	0	0	1 ^{注 2}	x ^{注 2}	0 ^{注 3}	0 ^{注 3}	1	x	允许操作	计数操作	SIA0 ^{注 2}	SOA0 ^{注 3}	SCKA0 (input)
		1					0	1					SCKA0 (output)

- 注
- 1. 可用作端口引脚。
 - 2. 仅执行发送时，可以用作 P143。将 CSIMA0 的第 2 位（RXEA0）清零。
 - 3. 仅执行接收时，可以用作 P144。将 CSIMA0 的第 3 位（TXEA0）清零。

备注

x: 不必考虑

CSIAE0: 串行操作模式选择寄存器 0（CSIMA0）的第 7 位

ATE0: CSIMA0 的第 6 位

MASTER0: CSIMA0 的第 4 位

PM14x: 端口模式寄存器

P14x: 端口输出锁存器

(2) 1 字节发送/接收通信操作

(a) 1 字节发送/接收

当串行操作模式选择寄存器 0 (CSIMA0) 的第 7 位 (CSIAE0) 和第 6 位 (ATE0) 分别 = 1、0 时, 如果通信数据已被写入串行 I/O 移位寄存器 0 (SIOA0) 中, 则在 $\overline{\text{SCKA0}}$ 的下降沿通过 SOA0 引脚同步输出数据, 并在之后 1 个时钟的上升沿将数据同步存入 SIOA0 中。

数据发送和数据接收操作可同时进行。


如果只执行接收操作, 则只能通过向 SIOA0 写入虚拟值才可启动通信。

在完成 1 字节通信后, 会产生一个中断请求信号 (INTACSI)。

在 1 字节发送/接收操作中, CSIMA0 的第 5 位 (ATM0) 设置无效。

必须在确认 CSIS0 的第 0 位 (TSF0) = 0 后读取数据。

图 17-10 3 线串行 I/O 模式的时序




注意事项 通过写 SIOA0 可使 SOA0 引脚变为低电平。

(b) 数据格式

在数据格式中，在 $\overline{\text{SCKA0}}$ 下降沿同步修改数据，如下所示。
数据宽度恒为 8 位。通过设置 CSIMA0 的第 1 位（DIR0）可切换数据通信的方向。

图 17-11 发送/接收数据的格式




(c) 切换 MSB/LSB 作为起始位

图 17-12 显示了串行 I/O 移位寄存器 0 (SIOA0) 和内部总线的配置。如图中所示, 可对 MSB/LSB 进行反向读/写。

根据 CSIA0 的第 1 位 (DIR0) 可规定: 切换 MSB/LSB 作为起始位。

图 17-12 传送位次序切换电路



通过对写入 SIOA0 的数据位次序进行切换, 可实现起始位的切换。SIOA0 的移位次序保持不变。这样, MSB-first 与 LSB-first 之间的切换操作必须在将数据写入移位寄存器之前进行。

(d) 启动通信

在满足以下两个条件时, 将通信数据写入串行 I/O 移位寄存器 0 (SIOA0), 可以启动串行通信。

- 串行接口 CSIA0 操作控制位 (CSIAE0) = 1
- 没有进行串行通信。

注意事项: 如果将数据写入 SIOA0 后设置 CSIAE0 = 1, 则不能启动通信。

在 8 位通信结束时, 串行通信自动停止, 并设置中断请求标志 (ACSIIF)。

17.4.3 具有自动发送/接收功能的 3 线串行 I/O 模式

在此模式中，当 CSIMA0 的第 6 位 (ATE0) =1 时，不使用软件也可以对多达 32 字节的数据进行发送/接收。只有当数据的字节数提前存于 RAM 中，才能在启动通信后发送该数据，并且只有设置了字节数的数据才能被接收，并存于 RAM 中。

此外，当使用主设备且该模式支持通过硬件产生握手信号 (STB0 和 BUSY0) 功能时，可连续发送/接收数据。因此，很容易实现与外部 IC (例如 OSD (屏幕显示) IC) 和 LCD 控制器/驱动器的连接。

(1) 使用的寄存器

- 串行操作模式选择寄存器 0 (CSIMA0)
- 串行状态寄存器 0 (CSIS0)
- 串行触发寄存器 0 (CSIT0)
- 除法选择寄存器 0 (BRGCA0)
- 自动数据传送地址指针指定寄存器 0 (ADTP0)
- 自动数据传送间隔指定寄存器 0 (ADTI0)
- 端口模式寄存器 14 (PM14)
- 端口寄存器 14 (P14)

寄存器设置与引脚之间的关系如下。

注意事项：当数据写入缓冲 RAM 时，可能会产生一个等待状态。如需了解详细内容，可参见第三十四章 等待注意事项。

表 17-4 寄存器设置与引脚之间的关系

CSIAE0	ATE0	MASTER0	STBE0	BUSYE0	ERRE0	PM143	PM144	P144	PM142	P142	PM145	P145	PM141	P141	串行 I/O 移位寄存器 0 的操作	串行时钟计数器的操作控制	引脚功能					
																	SIA0/ P143	SOA0/ P144	SCKA0/ P142	STB0/ P145	BUSY0/ P141	
0	x	x	x	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}		清零	P143	P144	P142	P145	P141	
1	1	0	X ^{注1}	X ^{注1}	0/1	1	0	0	1	x	X ^{注1}	X ^{注1}	X ^{注1}	X ^{注1}	允许操作	计数操作	注2 SIA0	注3 SOA10	SCKA0 (输入)	P145	P141	
	1	1	0	0	0/1			0	1		0	0	1	x						SCKA0 (输出)	P145	P141
				1	1	1	0/1														STB0	BUSY0

(2) 自动发送/接收数据的设置

以下是作为主设备连续发送/接收数据的过程示例。

- <1> 通过设置 CSIMA0 的第 7 位(CSIAE0)=1，允许 CSIA0 操作(此时可以访问缓冲 RAM)。
- <2> 通过使用串行状态寄存器 0 (CSIS0)设置串行时钟
- <3> 通过使用除数选择寄存器(BRGCA0)设置串行时钟的分频比，并指定通信速率。
- <4> 从最低有效地址 FA00H 开始一直到 FA00H，将要发送的数据连续写入缓冲 RAM。从最低地址向高地址发送数据。
- <5> 将“发送数据项的个数 - 1”赋给自动数据传送地址指针指定寄存器 0 (ADTP0)。
- <6> 设置 CSIMA0 的第 6 位 (ATE0)和第 4 位(MASTER0)，用于在自动通信模式下选择主设备操作。
- <7> 设置 CSIMA0 的第 3 位(TXEA0)和第 2 位(RXEA0) =1，允许发送/接收。
- <8> 将数据的发送间隔赋给自动数据传送间隔指定寄存器 (ADTI0)。
- <9> 当串行触发寄存器 0 (CSIT0)的第 0 位(ATSTA0) =1 时启动自动发送/接收操作。

注意事项：在设置端口模式寄存器和端口寄存器时，要考虑与通信另一方之间的关系。

操作 <1>~<9>执行以下过程。

- 由自动数据传送地址计数器寄存器 0 (ADTC0) 指定的缓冲 RAM 数据被传送到 SIOA0 中后，开始执行发送操作（即启动自动发送/接收操作）。
- 将接收的数据写入缓冲 RAM（由 ADTC0 指定地址）。
- ADTC0 递增，并执行下一个数据的发送/接收操作。数据的发送/接收操作一直持续到 ADTC0 的递增输出值与自动数据传送地址指针指定寄存器 0 (ADTP0) 的值相匹配为止（停止自动发送/接收操作）。但如果 CSIMA0 的第 5 位 (ATM0) =1（重复模式），则在 ADTP0 与 ADTC0 匹配后 ADTC0 被清零。然后启动重复发送/接收操作。
- 当结束自动发送/接收操作时，产生中断请求(INTACSI)并且将 CSIS0 的第 0 位(TSF0)清零。
- 如果要继续发送下一组数据，将新数据赋给缓冲 RAM，并将“要发送数据的个数 - 1”赋给 ADTP0。在设置数据个数后，设置 ATSTA0 =1。

(3) 自动发送/接收通信操作**(a) 自动发送/接收模式**

使用缓冲 RAM 执行自动发送/接收操作。

执行**(2) 自动发送/接收数据的设置**，在 $\overline{\text{SCKA0}}$ 下降沿将存于缓冲 RAM 中的数据通过 SIOA0 寄存器从 SOA0 引脚同步输出。

然后通过 SIOA0 寄存器，在 $\overline{\text{SCKA0}}$ 上升沿将接收的数据同步存于缓冲 RAM 中。

如果串行状态寄存器 0 (CSIS0) 的第 0 位 (TSF0) = 1，且满足以下任何一个条件时，数据传送操作结束。

- 通信停止: 通过对 CSIMA0 的第 7 位 (CSIAE0) 清零，进行复位。
- 通信暂停: 设置 CSIT0 的第 1 位 (ATSTP0) = 1，完成 1 字节传送操作。
- 位移位错误: 当 CSIS0 的第 1 位 (ERRF0) 和第 2 位 (ERRE0) = 1 时，1 字节传送操作完成。
- 由 ADTP0 规定的范围的传送操作结束。


此时，会产生中断请求信号(INTACSI)，CSIAE0 = 0 时除外。

如果传送操作在中途被停止，则无法从剩余数据开始继续进行传送。应该读取自动数据传送地址计数寄存器 0 (ADTC0)，以确定有多少数据已经被传送，然后执行**(2) 自动发送/接收数据的设置**，再次启动传送操作。

此外，当不执行忙控制和选通控制时，BUSY0/BUZ/INTP7/P141 和 STB0/P145 可作为通用 I/O 端口引脚使用。

图 17-13 显示了自动发送/接收模式中的操作时序，图 17-14 显示了其操作流程图。而图 17-15 和 17-16 则为发送/接收 6 字节数据时内部缓冲 RAM 的操作。

图 17-13 自动发送/接收模式操作时序




- 注意事项
- 1. 由于在自动发送/接收模式中，是在发送/接收 1 字节后将数据写入内部缓冲 RAM，或从内部缓冲 RAM 中读取数据，因此在下一个发送/接收之前插入一个间隔。对缓冲 RAM 的读写操作与 CPU 操作同时进行，间隔时间取决于自动数据传送间隔指定寄存器 0（ADTI0）以及串行状态寄存器 0（CSIS0）的第 5 和 4 位（STBE0，BUSYE0）的值（参见（5）自动发送/接收的间隔时间）。
 - 2. 如果在间隔时间内，CPU 对缓冲 RAM 的访问与串行接口 CSIA0 对缓冲 RAM 的访问冲突，那么由自动数据传送间隔指定寄存器 0（ADTI0）指定的间隔时间可能会被延长。

备注

ACSIF: 中断请求标志

TSF0: 串行状态寄存器 0（CSIS0）的第 0 位

图 17-14 自动发送/接收模式流程图



CSIAE0: 串行操作模式选择寄存器 0 (CSIMA0) 的第 7 位

ADTI0: 自动数据传送间隔指定寄存器 0

ATSTA0: 串行触发寄存器 0 (CSIT0) 的第 0 位

SIOA0: 串行 I/O 移位寄存器 0

ADTC0: 自动数据传送地址计数寄存器 0

TSF0: 串行状态寄存器 0 (CSIS0) 的第 0 位

注 当数据写入缓冲 RAM 时, 可能会产生一个等待状态。如需了解详细内容, 可参见第三十四章 等待注意事项。

在自动发送/接收模式中，当进行 6 字节发送/接收时（ATM0 = 0，RXEA0 = 1，TXEA0 = 1），内部缓冲 RAM 的操作如下。

- ★
- (i) 启动发送/接收操作（参见图 17-15）
- <1>

当串行触发寄存器 0（CSIT0）的第 0 位（ATSTA0）=1 时，将发送数据 1（T1）从内部缓冲 RAM 传送到 SIOA0 中，并启动发送/接收操作。
- <2>

当第 1 个字节发送完成后，将接收数据 1（R1）从 SIOA0 传送到缓冲 RAM 中，而自动数据传送地址计数器 0（ADTC0）的值递增。
- <3>

然后再将发送数据 2（T2）从内部缓冲 RAM 传送到 SIOA0 中。

图 17-15 在自动发送/接收模式下内部缓冲 RAM 的操作
(启动发送/接收) (1/2)






图 17-15 在自动发送/接收模式下内部缓冲 RAM 的操作
(启动发送/接收) (2/2)

<2> 结束第 1 个字节的发送/接收操作



<3> 启动第 2 个字节的发送/接收操作




(ii) 发送/接收操作完成 (参见图 17-16)


- <1> 在发送完第 6 个字节时，将接收数据 6 (R6) 从 SIOA0 传送到内部缓冲 RAM 中，并且 ADTC0 递增。
- <2> 当 ADTP0 与 ADTC0 匹配时，自动发送/接收操作结束，并设置中断请求标志(ACSIIF)(产生 INTACSI)。将 ADTC0 和串行状态寄存器 0 (CSIS0) 的第 0 位(TSF0)清零(0)。

图 17-16 在自动发送/接收模式下内部缓冲 RAM 的操作
(发送/接收操作结束)

<1> 第 6 个字节发送/接收结束



<2> 自动发送/接收操作结束



(b) 自动发送模式

此模式用于发送指定个数的 8 位数据。


当串行操作模式选择寄存器 0 (CSIMAO) 的第 7、6、3 位 (CSIAE0、ATE0、TXEA0) 均为 1 时，设置串行触发寄存器 0 (CSIT0) 的第 0 位 (ATSTA0) =1，启动串行通信操作。

当最后一个字节发送完时，设置中断请求标志 (ACSIIF)。也可由串行状态寄存器 0 (CSIS0) 的第 0 位 (TSF0) 判断自动发送和接收操作是否结束。

如果不执行接收操作、忙控制和选通控制，则 SIA0/P143、BUSY0/BUZ/INTP7/P141 和 STB0/P145 可作为通用 I/O 端口引脚使用。

图 17-17 显示了自动发送模式的操作时序，图 17-18 显示了其操作流程圖。

图 17-17 自动发送模式操作时序




- 注意事项
- 1. 由于在自动发送模式中，是在发送完 1 字节后从内部缓冲 RAM 中读取数据，因此在下一个发送之前插入一个间隔。对缓冲 RAM 的读操作与 CPU 操作同时进行，间隔时间取决于自动数据传送间隔指定寄存器 0 (ADTI0) 以及串行状态寄存器 0 (CSIS0) 的第 5 和 4 位 (STBE0, BUSYE0) 的值 (参见 (5) 自动发送/接收的间隔时间)。
 - 2. 如果在间隔时间内，CPU 对缓冲 RAM 的访问与串行接口 CSIA0 对缓冲 RAM 的访问冲突，那么由自动数据传送间隔指定寄存器 0 (ADTI0) 指定的间隔时间可能会被延长。

备注

ACSIIF: 中断请求标志

TSF0: 串行状态寄存器 0 (CSIS0) 的第 0 位

图 17-18 自动发送模式的流程图



- CSIAE0: 串行操作模式选择寄存器 0 (CSIMA0) 的第 7 位
ADTP0: 自动数据传送地址指针指定寄存器 0
ADTI0: 自动数据传送间隔指定寄存器 0
ATSTA0: 串行触发寄存器 0 (CSIT0) 的第 0 位
SIOA0: 串行 I/O 移位寄存器 0
ADTC0: 自动数据传送地址计数寄存器 0
TSF0: 串行状态寄存器 0 (CSIS0) 的第 0 位

注 当数据写入缓冲 RAM 时, 可能会产生一个等待状态。如需了解详细内容, 可参见第三十四章 等待注意事项。

(c) 重复发送模式

此模式用于重复发送存储在内部缓冲 RAM 中的数据。


当串行操作模式选择寄存器 0 (CSIMA0) 的第 7、6、5、3 位 (CSIAE0、ATE0、ATM0、TXEA0) 均为 1 时，设置串行触发寄存器 0 (CSIT0) 的第 0 位 (ATSTA0) = 1，启动串行通信操作。

与自动发送模式不同，在发送完设置的字节个数后，不设置中断请求标志 (ACSIIF)，而是将自动数据传送地址计数器 0 (ADTC0) 复位为 0，然后再次发送内部缓冲 RAM 中的内容。

如果不执行接收操作、忙控制和选通控制，则 SIA0/P143、BUSY0/BUZ/INTP7/P141 和 STB0/P145 可作为通用 I/O 端口引脚使用。


图 17-19 显示了重复发送模式的操作时序，图 17-20 显示了其操作流程圖。

图 17-19 重复发送模式操作时序



- 注意事项**
1. 由于在重复发送模式中，是在发送完 1 字节后从内部缓冲 RAM 中读取数据，因此在下一个发送之前插入一个间隔。对缓冲 RAM 的读操作与 CPU 操作同时进行，间隔时间取决于自动数据传送间隔指定寄存器 0 (ADTI0) 以及串行状态寄存器 0 (CSIS0) 的第 5 和 4 位 (STBE0, BUSYE0) 的值 (参见 (5) 自动发送/接收的间隔时间)。
 2. 如果在间隔时间内，CPU 对缓冲 RAM 的访问与串行接口 CSIA0 对缓冲 RAM 的访问冲突，那么由自动数据传送间隔指定寄存器 0 (ADTI0) 指定的间隔时间可能会被延长。

图 17-20 重复发送模式流程图



- CSIAE0: 串行操作模式选择寄存器 0 (CSIMA0) 的第 7 位
ADTP0: 自动数据传送地址指针指定寄存器 0
ADTI0: 自动数据传送间隔指定寄存器 0
ATSTA0: 串行触发寄存器 0 (CSIT0) 的第 0 位
SIOA0: 串行 I/O 移位寄存器 0
ADTC0: 自动数据传送地址计数寄存器 0


注 当数据写入缓冲 RAM 时, 可能会产生一个等待状态。如需了解详细内容, 可参见第三十四章 等待注意事项。

(d) 数据格式

在 $\overline{\text{SCKA0}}$ 下降沿同步修改数据，如下所示。

数据宽度恒为 8 位。通过设置 CSIMA0 的第 1 位 (DIR0) 可切换数据通信的方向。

图 17-21 CSIA0 发送/接收数据的格式




(e) 暂停自动发送/接收操作并重新启动

将串行触发寄存器 0 (CSIT0) 的第 1 位 (ATSTP0) 设置为 1, 可以暂停自动发送/接收操作。
在 8 位数据通信期间不能暂停发送/接收操作。可以在 8 位数据通信完成时暂停。
在暂停阶段, 当第 8 位传送后, 串行状态寄存器 0 (CSIS0) 的第 0 位 (TSF0) 被清零。

- 注意事项
- 1. 如果在自动发送/接收期间执行 HALT 指令, 则通信被暂停, 并且, 如果在 8 位数据通信期间设置 HALT 模式。在取消 HALT 模式后, 从暂停点重新启动自动发送/接收操作。
 - 2. 在暂停自动发送/接收操作并且 TSF0 = 1 时, 不要将操作模式转变为 3 线串行 I/O 模式。

图 17-22 自动发送/接收操作的暂停和重新启动



ATSTP0: 串行触发寄存器 0 (CSIT0) 的第 1 位
ATSTA0: CSIT0 的第 0 位

(4) 同步控制

忙控制和选通控制用于同步主设备与从设备之间的发送/接收操作。

使用这些功能，可检测到发送位或接收位的移位操作。

(a) 忙控制选项


当从设备输出到主设备的忙信号活动时，忙控制功能可以使处于串行发送/接收状态的主设备保持等待状态。

在使用忙控制选项时，必须满足以下条件。

- 设置串行操作模式选择寄存器 0 (CSIMA0) 的第 6 位 (ATE0) =1。
- 设置串行状态寄存器 0 (CSIS0) 的第 4 位 (BUSYE0) =1。

图 17-23 显示了使用忙控制选项时主设备与从设备的系统配置。

图 17-23 使用忙控制选项时的系统配置



主设备通过 BUSY0/BUZ/INTP7/P141 引脚接收从设备输出的忙信号，并在串行时钟下降沿同步采样输入的忙信号。即使在发送或接收 8 位数据时忙信号是活动的，主设备的发送/接收操作也无需等待。如果在完成该 8 位数据的发送/接收操作后的一个串行时钟的上升沿忙信号是活动的，则忙信号输入有效。此后，在忙信号活动期间，主设备的发送/接收操作保持等待状态。

由 CSIS0 的第 3 位 (BUSYLV0) 设置忙信号的活动电平。

BUSYLV0 = 1: 高电平活动

BUSYLV0 = 0: 低电平活动


当使用忙控制选项时，选择主设备模式。在从设备模式下不能实现忙控制。

★

图 17-24 为使用忙控制选项时的操作时序。

注意事项 忙控制不能与自动数据传送间隔指定寄存器 0 (ADTI0) 的间隔时间控制功能同时使用。

图 17-24 使用忙控制选项时（BUSYLV0=1）的操作时序



备注 ACSIF: 中断请求标志
TSF0: 串行状态寄存器 0 (CSIS0) 的第 0 位


当忙信号不活动时，释放等待状态。如果采样到的忙信号不活动，则在下一个串行时钟的下降沿启动下一个 8 位数据的发送/接收操作。

由于忙信号与串行时钟是异步进行的，因此即使从设备将忙信号变为不活动，仍需要一个时钟的时间才采样到忙信号。在采样忙信号后再经历 0.5 个时钟，才启动数据传送操作。

为了能够准确释放等待状态，从设备必须使忙信号的不活动状态保持到 SCKA0 下降。

图 17-25 为忙信号和释放等待状态的时序。图中显示了一个示例：一启动发送/接收操作，忙信号就变为活动状态。

图 17-25 忙信号与等待释放（当 BUSYLV0 = 1）



(b) 忙控制与选通控制选项

选通控制用于同步主设备与从设备之间的发送/接收操作。当 8 位数据的发送/接收操作完成时，主设备从 STB0/P145 引脚输出选通信号。这样从设备可以确定结束数据发送操作的时序。因此，即使由于噪音在串行时钟上的叠加而产生移位，也会建立同步，而下一个字节的发送不会受到移位的影响。

使用选通控制功能，必须满足以下条件：

- 设置串行操作模式选择寄存器 0 (CSIMA0) 的第 6 位 (ATE0) =1。
- 设置串行状态寄存器 0 (CSIS0) 的第 5 位 (STBE0) =1。


通常，同时使用忙控制和选通控制选项作为握手信号。此时，从 STB0/P145 引脚输出选通信号，采样 BUSY0/BUZ/INTP7/P141 以保持当输入忙信号时的发送/接收等待状态。

将与第 9 个串行时钟的下降沿同步、从 STB0/P145 引脚持续输出一个传送时钟的高电平，作为选通信号。在 8 位数据发送/接收操作完成后的两个串行时钟的上升沿检测忙信号。

图 17-26 显示了使用忙控制与选通控制选项时的操作时序。

当使用选通控制选项时，在输出选通信号后设置发送/接收操作完成中断请求标志 (ACSIIF)。

图 17-26 使用忙控制与选通控制选项时的操作时序（当 BUSYLV0 = 1）



注意事项 当 TSF0 被清零时，SOA0 引脚变为低电平。

备注 ACSIIF: 中断请求标志
TSF0: 串行状态寄存器 0 (CSIS0) 的第 0 位

(c) 根据忙信号进行位的移位检测

在自动发送/接收期间，由于噪声在主设备输出的串行时钟信号上的叠加，可能会出现从设备串行时钟的移位操作。此时如果不使用选通控制选项，移位操作会影响到下一个字节的发送。在这种情况下，主设备可使用忙控制选项，通过在发送期间检查忙信号，从而检测移位操作。

使用忙信号检测移位操作的过程如下：

在数据发送/接收期间，在第 8 个串行时钟上升沿之后，从设备输出忙信号（此时为避免由于忙信号而使发送/接收处于等待状态，应使忙信号在 2 个时钟内处于不活动状态）。


如果串行状态寄存器 0（CSIS0）的第 2 位（ERRE0）=1，则主设备采样忙信号与串行时钟的下降沿同步。如果没有产生移位，则在全部 8 个串行时钟的下降沿被采样的忙信号都是不活动的。如果在串行时钟下降沿被采样的忙信号是活动的，可以认定有移位产生，并执行错误处理过程（设置串行状态寄存器 0（CSIS0）的第 1 位（ERRF0）=1，暂停通信，并输出中断请求信号（INTACSI））。

尽管在完成 1 字节通信后通信操作被暂停，但是并不执行从设备信号输出、由于忙信号的等待以及由于 ADTI0 规定的间隔时间的等待操作。

如果 ERRE0 = 0，那么即使产生移位，ERRF0 也不能变为 1。

图 17-27 显示了根据忙信号进行移位检测的操作时序。

图 17-27 根据忙信号进行移位检测的操作时序（当 BUSYLV0 = 1）



ACSIF: 中断请求标志

CSIAE0: 串行操作模式选择寄存器 0（CSIMA0）的第 7 位

ERRF0: 串行状态寄存器 0（CSIS0）的第 1 位

(5) 自动发送/接收间隔时间


当使用自动发送/接收功能时，在发送/接收完一个字节后，执行对内部缓冲 RAM 的读/写操作。因此在执行下一个发送/接收操作之前插入一个间隔时间。

在通过内部时钟使用自动发送/接收功能时，由于对缓冲 RAM 的读/写操作与 CPU 操作并行进行，因此间隔时间取决于自动数据传送间隔指定寄存器 0（ADTI0）以及串行状态寄存器 0（CSIS0）的第 5 和 4 位（STBE0，BUSYE0）的值。当 ADTI0 被清零（00H）时，会产生一个基于 STBE0 和 BUSYE0 设置的间隔时间。

★ 当 ADTI0 被清零(00H)，插入一个基于 STBE0 和 BUSYE0 设置的间隔时间。例如，当 ADTI0 = 00H 且 STBE0 = BUSYE0 = 1 时，则插入 2 个时钟的间隔时间，并且可以通过使用外部忙信号进一步延长间隔时间。如果 ADTI0 设置的间隔时间至少为 2 个时钟，则无论 STBE0 和 BUSYE0 设置如何，都将产生由 ADTI0 设置的间隔时间。当 BUSYE0 = 1 时，可以通过使用外部忙信号进一步延长间隔时间。

- 举例 当 ADTI0 = 00H 时且未产生忙信号时的间隔时间
- <1>当 STBE0 = 1， BUSYE0 = 0: 产生两个串行时钟的间隔时间
 - <2>当 STBE0 = 0， BUSYE0 = 1: 产生一个串行时钟的间隔时间
 - <3>当 STBE0 = 1， BUSYE0 = 1: 产生两个串行时钟的间隔时间

图 17-28 自动发送/接收间隔时间举例
(当 ADTI0 = 00H, STBE0 = 1, BUSYE0 = 0 (两个时钟))



ACSIF: 中断请求标志

第十八章 串行接口 IIC0

注意事项 不要同时使用串行接口 IIC0 和乘法器/除法器，因为串行接口 IIC0 和乘法器/除法器共用相应中断请求源的不同标志。

备注 78K0/Kx2 微控制器中 flash 存储器大于 48 KB 的产品均配备乘法器/除法器。

18.1 串行接口 IIC0 的功能

所有 78K0/Kx2 微控制器产品配有串行接口 IIC0。

串行接口 IIC0 有以下两种模式。

(1) 操作停止模式

在不进行串行传送时可采用此模式，以降低功耗。

(2) I²C 总线模式 (支持多个主设备)


该模式采用两条线(一条串行时钟(SCL0)线和一条串行数据总线(SDA0))进行多设备的 8 位数据传送。

该模式遵循 I²C 总线格式并且主设备能够通过串行数据总线，产生“起始条件”，“地址”，“传送方向指示”，“数据”和“停止条件”等信号传送至从设备。从设备能够通过硬件自动地检测这些接收到的状态和数据。这个功能可以简化控制 I²C 总线的应用程序部分。

由于 SCL0 和 SDA0 引脚用于漏极开路输出，IIC0 总线的串行时钟线和串行数据总线需要连接上拉电阻。

图 18-1 显示了串行接口 IIC0 的框图。


图 18-1. 串行接口 IIC0 框图



备注 78K0/KB2 产品没有 EXSCL0 引脚。

图 18-2 显示了串行总线配置举例。

图 18-2. 使用 I²C 总线的串行总线配置举例



18.2 串行接口 IIC0 的配置

串行接口 IIC0 包括下列硬件。


表 18-1. 串行接口 IIC0 的配置

项目	配置
寄存器	IIC 移位寄存器 0(IIC0) 从设备地址寄存器 0(SVA0)
控制寄存器	IIC 控制寄存器 0(IICC0) IIC 状态寄存器 0(IICS0) IIC 标志寄存器 0(IICF0) IIC 时钟选择寄存器 0(IICCL0) IIC 功能扩展寄存器 0(IICX0) 端口模式寄存器 6(PM6) 端口寄存器 6(P6)

(1) IIC 移位寄存器 0(IIC0)

IIC0 用于 8 位串行数据和 8 位并行数据的相互转换，并且和串行时钟同步。IIC0 可以用来发送和接收数据。对 IIC0 的读写操作可以控制实际的发送和接收操作。
在等待期间通过对 IIC0 写入数据，可以取消等待状态并启动数据传送操作。
可由 8 位存储器操作指令设置 IIC0。
复位信号的产生将 IIC0 清零（00H）。

图 18-3. IIC 移位寄存器 0 的格式 (IIC0)




- 注意事项
- 1. 在数据传送期间不要对 IIC0 进行写操作。
 - 2. 仅在等待期间时才能对 IIC0 进行读写操作。除等待期间外，禁止在其他的通信状态下访问 IIC0。然而，作为主设备时，在通信触发位(STT0)被设为 1 之后 IIC0 只能被写入一次。

(2) 从设备地址寄存器 0(SVA0)

该寄存器用于在从设备模式下存储本地地址。
可由 8 位存储器操作指令设置 SVA0。
但是当 STD0=1 时，禁止重写该寄存器(当检测到起始条件时)。
复位信号的产生将 SVA0 清零（00H）。

图 18-4. 从地址寄存器 0 的格式 (SVA0)



注 第 0 位恒为 0。

(3) SO 锁存器

SO 锁存器用来保持 SDA0 引脚的输出电平。

(4) 唤醒控制器

当该寄存器接收的地址与从设备地址寄存器 0(SVA0)设置的地址相等，或者当接收到一个扩展代码时，这个电路将产生一个中断请求信号(INTIIC0)。

(5) 预分频器

用于选择采样时钟。

(6) 串行时钟计数器

该计数器对发送/接收操作期间输出或输入的串行时钟进行计数，同时用于验证 8 位数据是否已发送或接收。

(7) 中断请求信号发生器

此电路用于控制中断请求信号(INTIIC0)的产生。

一个 I²C 中断请求由下列两个触发条件产生：

- 串行时钟的第 8 或第 9 个下降沿(通过 WTIM0 位设置)
- 当检测到停止条件(通过 SPIE0 位设置)时产生中断请求

备注 WTIM0 位: IIC 控制寄存器 0 (IICC0)的第 3 位
 SPIE0 位: IIC 控制寄存器 0 (IICC0)的第 4 位

(8) 串行时钟控制器

在主设备模式下，此电路通过 SCL0 引脚，从采样时钟产生时钟输出。

(9) 串行时钟等待控制器

用于控制等待时序。

(10) ACK 信号发生器，停止条件检测器，起始条件检测器和 ACK 信号检测器

这些电路用于产生和检测每种状态。

(11) 数据保持时间修正电路

此电路根据串行时钟的下降沿产生数据保持时间。

(12) 起始条件发生器

当 STT0 位为 1 时，该电路产生一个起始条件信号。

但是，在禁止通信预约的状态下(IICRSV 位 = 1)，只要总线尚未被释放(IICBSY 位 = 1)，起始条件请求将被忽略并且 STCF 被置为 1。

(13) 停止条件发生器

当 SPT0 位为 1 时，此电路产生一个停止条件信号。

(14) 总线状态检测器

此电路通过检测起始条件和停止条件来确定总线是否被释放。

然而，如果操作后总线状态无法被立即检测到，则初始状态由 **STCEN** 位来设置。

备注	STT0 位:	IIC 控制寄存器 0(IICC0)的第 1 位
	SPT0 位:	IIC 控制寄存器 0(IICC0)的第 0 位
	IICRSV 位:	IIC 标志寄存器 0(IICF0)的第 0 位
	IICBSY 位:	IIC 标志寄存器 0(IICF0)的第 6 位
	STCF 位:	IIC 标志寄存器 0(IICF0)的第 7 位
	STCEN 位:	IIC 标志寄存器 0(IICF0)的第 1 位

18.3 控制串行接口 IIC0 的寄存器

串行接口 IIC0 由下列 7 个寄存器控制：

- IIC 控制寄存器 0 (IICC0)
- IIC 标志寄存器 0 (IICF0)
- IIC 状态寄存器 0 (IICS0)
- IIC 时钟选择寄存器 0 (IICCL0)
- IIC 功能扩展寄存器 0 (IICX0)
- 端口模式寄存器 6 (PM6)
- 端口寄存器 6 (P6)

(1) IIC 控制寄存器 0 (IICC0)

这个寄存器用于设置允许/停止 I²C 的操作、等待时间和 I²C 的其他操作。

可由 1 位或 8 位存储器操作指令对 IICC0 进行设置。但必须在 IICE0 位 = 0 或者在等待期间设置 SPIE0, WTIM0, 和 ACKE0 位。当 IICE0 位从“0”变为“1”时，这些位可以同时被设置。

复位信号的产生将 IICC0 清零 (00H)。

图 18-5. IIC 控制寄存器 0(IICC0)的格式(1/4)

地址: FFA6H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IICC0	IICE0	LREL0	WREL0	SPIE0	WTIM0	ACKE0	STT0	SPT0

IICE0	I ² C 操作允许
0	停止操作。复位 IIC 状态寄存器 0(IICS0) ^{※1} 。停止内部操作。
1	允许操作
当 SCL0 和 SDA0 是高电平时，必须将该位设置为 1。	
清零条件 (IICE0 = 0)	设置条件 (IICE0 = 1)
- 通过指令清零 - 复位	通过指令设置

LREL0 ^{※2}	退出通信
0	正常操作
1	此时从当前的通信模式退出，进入待机模式。当执行此操作后设置的值自动清零。 用于那些已接受了本地无关扩展码的情况。 SCL0 和 SDA0 线被设置为高阻抗状态。 下列 IIC 控制寄存器 0 (IICC0) 和 IIC 状态寄存器 0 (IICS0) 的标志位被清零。 • STT0 • SPT0 • MST0 • EXC0 • COI0 • TRC0 • ACKD0 • STD0
从通信模式退出后一直保持待机模式，直到满足下列通信条件。 - 检测到停止条件后，在主设备模式下重新启动。 - 启动后，发生地址相等或接收到扩展码。	
清零条件 (LREL0 = 0)	设置条件 (LREL0 = 1)
- 执行后自动清零 - 复位	通过指令设置

WREL0 ^{※2}	等待取消
0	不取消等待
1	取消等待。在等待取消后，此设置被自动清除。
在第 9 个时钟脉冲的下降沿有效启动的发送状态(TRC0 = 1)下，在等待期间设置 WREL0(等待取消)时，SDA0 将进入高阻抗状态(TRC0 = 0)。	
清零条件 (WREL0 = 0)	设置条件 (WREL0 = 1)
- 执行后自动清零 - 复位	通过指令设置

- 注 1. 对 IICS0 寄存器、IICF0 寄存器的 STCF0 位与 IICBSY 位和 IICCL0 寄存器的 CLD0 位与 DAD0 位进行复位。
2. 当 IICE0 = 0 时，本标志信号无效。

注意事项 允许 I²C 操作(IICE0 = 1)后，在 SCL0 为高电平并且 SDA0 为低电平时，立即检测到起始条件。允许 I²C 操作(IICE0 = 1)后，立即通过 1 位存储器操作指令设置 LREL0(1)。

图 18-5. IIC 控制寄存器 0(IICC0)的格式(2/4)

SPIE0 ^{※1}	当检测到停止条件时，允许/禁止产生中断请求	
0	禁止	
1	允许	
清零条件 (SPIE0 = 0)		设置条件 (SPIE0 = 1)
- 通过指令清零 - 复位		通过指令进行设置

WTIM0 ^{※1}	对等待和中断请求产生的控制
0	在第 8 个时钟的下降沿产生中断请求。 主设备模式：输出 8 个时钟之后，将时钟输出设置为低电平且设置等待状态。 从设备模式：输入 8 个时钟之后，将时钟设置为低电平且为主设备设置等待状态。
1	在第 9 个时钟的下降沿产生中断请求。 主设备模式：输出 9 个时钟之后，将时钟输出设置为低电平且设置等待状态。 从设备模式：输入 9 个时钟之后，将时钟设置为低电平且设置主设备等待状态。
地址传送期间，在第 9 个时钟的下降沿产生中断，而与该位的设置无关。地址传送完成之后该位设置才有效。主设备模式下，在地址传送期间的第 9 个时钟的下降沿插入一个等待信号。对于已接收到本地地址的从设备，在发出应答信号(ACK)之后的第 9 个时钟的下降沿插入一个等待信号。但是，当从设备已经收到一个扩展码时，将在第 8 个时钟的下降沿插入等待信号。	
清零条件 (WTIM0 = 0)	
设置条件 (WTIM0 = 1)	
● 通过指令清零 ● 复位	● 通过指令进行设置

ACKE0 ^{※1, 2}	应答控制	
0	禁止应答	
1	允许应答。在第 9 个时钟期间，将 SDA0 设置为低电平。但是，在非扩展模式及地址传送期间，ACK 信号无效。	
清零条件 (ACKE0 = 0)		设置条件 (ACKE0 = 1)
- 通过指令进行清零 - 复位		通过指令进行设置

- 注
1. IICE0 = 0 时，此标志信号无效。
 2. 在地址传送期间及编码为非扩展码时，所设的值无效。
在从设备模式下并且地址相等时，无论设置何值都将产生应答信号。

图 18-5. IIC 控制寄存器 0(IICC0)的格式(3/4)

STT0 ^注	启动条件触发
0	不产生起始条件
1	总线释放时(STOP 模式下): 产生一个起始条件(作为主设备启动)。SCL0 处于高电平时, SDA0 从高电平变为低电平时产生启动条件。然后, 经过额定时间, SCL0 变为低电平(等待状态)。 有第三方通信时: - 当允许通信预约时 (IICRSV = 0) - 该位作为启动条件预约标志。设置为 1 时, 在总线释放之后自动产生一个起始条件。 - 当禁止通信预约时 (IICRSV = 1) - 将 STCF 设置为 1, 且 STT0 被清零。不产生起始条件。 等待状态(主设备模式): 退出等待状态之后产生一个重复起始条件。
设置时序的注意事项 - 主设备接收: 传送期间不能设置为 1。仅在 ACKE0 被清零且从设备通报结束接收时的等待期间, 才能设为 1。 - 主设备发送: 应答期间内, 不能正常产生起始条件。在第 9 个时钟输出后的等待期间可以设置为 1。 - 不能和 SPT0 同时设为 1。 - 禁止在 STT0 被清零前重复设置为 1。	
清零条件 (STT0 = 0)	设置条件 (STT0 = 1)
- 禁止通信预约时, 通过将 SST0 设置为 1 进行清零 - 由仲裁失败清零 - 通过主设备产生起始条件后进行清零 - 由 LRELO=1(退出通信)清零 - 当 IICE0 = 0 (操作停止)时 - 复位	通过指令进行设置

注 IICE0 = 0 时, 该标志信号无效。

- 备注
- 1. 第 1 位 (STT0)在设置后再读取时将会变为 0。
 - 2. IICRSV: IIC 标志寄存器 (IICF0)的第 0 位
 - STCF: IIC 标志寄存器(IICF0)的第 7 位

图 18-5. IIC 控制寄存器 0(IICC0)的格式(4/4)

SPT0	停止条件触发器
0	不产生停止条件
1	产生停止条件 (结束主设备传送) SDA0 变为低电平后，设置 SCL0 为高电平或等待其变为高电平。然后，经过额定时间后，SDA0 从低电平变为高电平，则产生一个停止条件。
设置时序注意事项	
- 主设备接收：传送期间不能设为 1。 仅在 ACKE0 被清零且从设备通报结束接收时的等待期间，才能设为 1。 - 主设备发送：应答期间内，不能正常产生停止条件。在第 9 个时钟输出后的等待期间可以设为 1。 - 不能和 STT0 同时设置为 1 - 仅在主设备模式[※]下，SPT0 才能设置为 1 - WTIM0 清零后，如果在输出 8 个时钟之后的等待期间将 SPT0 设为 1，那么注意，在第 9 个时钟的高电平期间将产生一个停止条件。在输出 8 个时钟后的等待期间 WTIM0 应从 0 变为 1，并且在输出第 9 个时钟后的等待期间 SPT0 应被设置为 1。 - 禁止在 SPT0 被清零前重复设置为 1。	
清零条件 (SPT0 = 0)	
- 由仲裁失败清零 - 检测到停止条件后自动清零 - 可由 LREL0=1(退出通信)清零 - lICE0 = 0 时(操作停止) - 复位	
设置条件 (SPT0 = 1)	
通过指令进行设置	

注 仅在主设备模式下 SPT0 可设置为 1。但是，在切换到允许操作状态后检测到第 1 个停止条件之前必须将 SPT0 设置为 1，产生停止条件。如需了解详细信息，可参见 18.5.15 注意事项。

注意事项 在第 9 个时钟，当 IIC 状态寄存器 0(IICS0)的第 3 位(TRC0)被设为 1 和 WREL0 设置为 1 时，取消等待状态后，TRC0 被清零，SDA0 线被设为高阻抗状态。

备注 第 0 位 (SPT0)在设置后再读取时将变为 0。

(2) IIC 状态寄存器 0 (IICS0)

此寄存器用于表示 I²C 的状态。

仅当 STT0 = 1 且在等待期间，才能通过 1 位或 8 位存储器操作指令读取 IICS0。

复位信号的产生将 IICS0 清零 (00H)。

注意事项 如果从 IICS0 中读取数据，将产生一个等待周期。当 CPU 使用子系统时钟且外围硬件时钟停止时，不要从 IICS0 中读取数据。详见第三十四章 等待注意事项。

图 18-6. IIC 状态寄存器 0 (IICS0) 的格式(1/3)

地址: FFAAH	复位后: 00H	R						
符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IICS0	MSTS0	ALD0	EXC0	COI0	TRC0	ACKD0	STD0	SPD0

MSTS0	主设备状态
0	从设备状态或通信待机状态
1	主设备通信状态
清零条件 (MSTS0 = 0)	设置条件 (MSTS0 = 1)
- 检测到停止条件时 - ALD0 = 1 时 (仲裁失败) - 由 LREL0 = 1 (退出通信) 清零 - IICE0 从 1 变为 0 (操作停止) 时 - 复位	起始条件产生时

ALD0	仲裁失败的检测
0	此状态表示没有仲裁或仲裁结果为“获胜”。
1	此状态表示仲裁结果为“失败”。MSTS0 被清零。
清零条件 (ALD0 = 0)	设置条件 (ALD0 = 1)
- 读取 IICS0 之后自动清零* - IICE0 从 1 变为 0 (操作停止) 时 - 复位	仲裁结果为“失败”时。

EXC0	扩展码接收的检测
0	未接收到扩展码
1	接收到扩展码
清零条件 (EXC0 = 0)	设置条件 (EXC0 = 1)
- 检测到起始条件时 - 检测到停止条件时 - 由 LREL0 = 1 (退出通信) 清零 - IICE0 从 1 变为 0 (操作停止) 时 - 复位	当接收到的地址数据的高 4 位为“0000”或“1111”时 (在第 8 个时钟的上升沿设置)

注 即使使用 1 位存储器操作指令没有对 IICS0 进行操作，此寄存器也会清零。因此当使用 ALD0 位时，应先读取该位数据。

备注 LREL0: IIC 控制寄存器 0(IICC0)的第 6 位
IICE0: IIC 控制寄存器 0(IICC0)的第 7 位

图 18-6. IIC 状态寄存器 0 (IICS0) 的格式 (2/3)

COI0	地址相等的检测	
0	地址不相等	
1	地址相等	
清零条件 (COI0 = 0)		设置条件 (COI0 = 1)
• 检测到起始条件时 • 检测到停止条件时 • 由 LREL0 = 1 (退出通信)清零 • IICE0 从 1 变为 0 (操作停止)时 • 复位		• 当接收地址和本地地址(从设备地址寄存器 0 (SVA0)的内容)相等时 (在第 8 个时钟的上升沿设置)

TRC0	发送/接收状态的检测	
0	接收状态(非发送状态)。SDA0 线被设为高阻抗状态。	
1	发送状态。允许将 SO0 锁存器中的内容输出到 SDA0 线 (在第 1 个字节的第 9 个时钟的下降沿才有效)。	
清零条件 (TRC0 = 0)		设置条件 (TRC0 = 1)
<主设备模式和从设备模式> • 检测到停止条件时 • 由 LREL0 = 1 (退出通信)清零 • IICE0 从 1 变为 0 (操作停止)时 • 由 WREL0 = 1[※] (取消等待)清零 • ALD0 从 0 变为 1 (仲裁失败)时 • 复位 <主设备模式> • 当“1”输出到第 1 个字节的 LSB (传送方向指示位)时 <从设备模式> • 检测到启动条件时 • 当“0”输入到第 1 个字节的 LSB (传送方向指示位)时 <未用于通信时>		<主设备模式> • 产生起始条件时 • 当“0”输出到第 1 个字节的 LSB (传送方向指示位)时 <从设备模式> • 当“1”输入到第 1 个字节的 LSB (传送方向指示位)时

注 当 IIC 状态寄存器 0 (IICS0) 的第 3 位 (TRC0) 为 1 时，通过在第 9 个时钟将 IIC 控制寄存器 0 (IICC0) 的第 5 位 (WREL0) 设置为 1，来取消等待状态，TRC0 被清零且 SDA0 线进入高阻抗状态。

备注 LREL0: IIC 控制寄存器 0 (IICC0) 的第 6 位
IICE0: IIC 控制寄存器 0 (IICC0) 的第 7 位

图 18-6. IIC 状态寄存器 0 (IICS0) 的格式 (3/3)

ACKD0	应答信号的检测 ($\overline{ACK}$)	
0	未检测到应答信号	
1	已检测到应答信号	
清零条件 (ACKD0 = 0)		设置条件 (ACKD0 = 1)
• 检测到停止条件时 • 在下一个字节的第一个时钟的上升沿 • 由 LREL0 = 1 (退出通信)清零 • 当 IICE0 从 1 变为 0 (操作停止)时 • 复位		• 在 SCL0 的第 9 个时钟的上升沿将 SDA0 线设为低电平之后

STD0	启动条件的检测	
0	未检测到起始条件	
1	已检测到起始条件。这表示地址传送阶段有效。	
清零条件 (STD0 = 0)		设置条件 (STD0 = 1)
• 检测到停止条件时 • 在地址发送之后的下一个字节的第 1 个时钟的上升沿 • 由 LREL0 = 1 (退出通信)清零 • 当 IICE0 从 1 变为 0 (操作停止)时 • 复位		• 检测到起始条件时

SPD0	停止条件的检测	
0	未检测到停止条件	
1	已检测到停止条件。主设备通信结束，释放总线。	
清零条件 (SPD0 = 0)		设置条件 (SPD0 = 1)
• 在设置该位并检测到起始条件后的地址发送字节第 1 个时钟的上升沿 • 当 IICE0 从 1 变为 0 (操作停止)时 • 复位		• 检测到停止条件时

备注 LREL0: IIC 控制寄存器 0(IICC0)的第 6 位

IICE0: IIC 控制寄存器 0(IICC0)的第 7 位

(3) IIC 标志寄存器 0 (IICF0)

此寄存器用于设置 I²C 的操作模式，并指示 I²C 总线的状态。

IICF0 可由 1 位或 8 位的存储器操作指令进行设置。但是，STCF 和 IICBSY 位是只读的。

IICRSV 位用于允许/禁止通信预约功能 (详见 18.5.14 通信预约)。

STCEN 用于设置 IICBSY 的初始值 (详见 18.5.15 其他注意事项)。

仅当 I²C 操作被禁止(IIC 控制寄存器 0 (IICC0)的第 7 位(IICE0) = 0)时才可对 IICRSV 和 STCEN 位进行写操作。

当允许操作时，可以读取 IICF0 寄存器。

复位信号的产生将 IICF0 变为 00H。

(4) IIC 时钟选择寄存器 0 (IICCL0)

此寄存器用来为 I²C 总线设置传送时钟。

可由 1 位或 8 位的存储器操作指令设置 IICCL0。但是，CLD0 和 DAD0 位是只读的。应根据 IIC 功能扩展寄存器 0 (IICX0) 的第 0 位 (CLX0) 设置 SMC0、CL01 和 CL00 位 (详见 18.3 (6) I²C 传送时钟设置方法)。

IIC 控制寄存器 0 (IICC0) 的第 7 位 (IICE0) 为 0 时设置 IICCL0。

复位信号的产生将 IICCL0 设置为 00H。

图 18-8. IIC 时钟选择寄存器 0 (IICCL0) 的格式

地址: FFA8H 复位后: 00H R/W^注

符号	7	6	<5>	<4>	<3>	<2>	1	0
IICCL0	0	0	CLD0	DAD0	SMC0	DFC0	CL01	CL00

CLD0	SCL0 引脚电平的检测 (仅当 IICE0 = 1 时有效)
0	SCL0 引脚检测为低电平。
1	SCL0 引脚检测为高电平。
清零条件 (CLD0 = 0)	
• SCL0 引脚为低电平时 • IICE0 = 0 (操作停止) 时 • 复位	
设置条件 (CLD0 = 1)	
• SCL0 引脚为高电平时	

DAD0	SDA0 引脚电平的检测 (仅当 IICE0 = 1 时有效)
0	SDA0 引脚检测为低电平。
1	SDA0 引脚检测为高电平。
清零条件 (DAD0 = 0)	
• SDA0 引脚为低电平时 • IICE0 = 0 (操作停止) 时 • 复位	
设置条件 (DAD0 = 1)	
• SDA0 引脚为高电平时	

SMC0	操作模式切换
0	标准模式
1	高速模式

DFC0	数字滤波器操作控制
0	关闭数字滤波器
1	打开数字滤波器
数字滤波器只能用于高速模式 在高速模式下，不论 DFC0 位如何设置 (设置 (1)/清零 (0))，传送时钟不会发生变化。 数字滤波器用于高速模式下的噪声消除。	

注 第 4 位和第 5 位是只读的。

备注 IICE0: IIC 控制寄存器 0 (IICC0) 的第 7 位

(5) IIC 功能扩展寄存器 0 (IICX0)

此寄存器用于设置 I²C 的功能扩展。
可由 1 位或 8 位存储器操作指令设置 IICX0。根据 IIC 时钟选择寄存器 0(IICCL0)的第 3、1 和 0 位(SMC0、CL01 和 CL00)设置 CLX0 (详见 18.3 (6) I²C 传送时钟设置方法)。
IIC 控制寄存器 0(IICC0)的第 7 位(IICE0)为 0 时设置 IICX0。
复位信号将 IICX0 清零 (00H)。

图 18-9. IIC 功能扩展寄存器 0(IICX0)的格式

地址: FFA9H	复位后: 00H	R/W						
符号	7	6	5	4	3	2	1	<0>
IICX0	0	0	0	0	0	0	0	CLX0

(6) I²C 传送时钟设置方法


I²C 传送时钟的频率 (f_{SCL})通过下列表达式计算。

$$f_{SCL} = 1/(m \times T + t_R + t_F)$$

 $m = 12、18、24、44、66、86$ (详见表 18-2 选择时钟设置)
 T : $1/f_W$
 t_R : SCL0 上升时间
 t_F : SCL0 下降时间

举例来说, 当 $f_W = f_{PRS}/2 = 4.19\text{ MHz}$ 、 $m = 86$ 、 $t_R = 200\text{ ns}$ 和 $t_F = 50\text{ ns}$ 时, I²C 传送时钟频率(f_{SCL})通过下列表达式计算。

$$f_{SCL} = 1/(86 \times 238.7\text{ ns} + 200\text{ ns} + 50\text{ ns}) \cong 48.1\text{ kHz}$$



通过 IIC 时钟选择寄存器 0(IICCL0)的第 3、1 和 0 位 (SMC0、CL01 和 CL00)与 IIC 功能扩展寄存器 0(IICX0)的第 0 位(CLX0)设置选择时钟。

表 18-2. 选择时钟设置

IICX0	IICCL0			选择时钟 (f _w) ^{註1, 2}	发送时钟(f _w /m)	可设置的选择时钟 (f _w) 范围	操作模式
第0位	第3位	第1位	第0位				
CLX0	SMC0	CL01	CL00				
0	0	0	0	f _{PRS} /2	f _w 44	2.00~4.19 MHz	普通模式 (SMC0 位= 0)
0	0	0	1	f _{PRS} /2	f _w 86	4.19 ~ 8.38 MHz	
0	0	1	0	f _{PRS} /4	f _w 86		
0	0	1	1	f _{EXSCL0} ^{註3, 4}	f _w 66	6.4 MHz	
0	1	0	×	f _{PRS} /2	f _w 24	4.00~ 8.38 MHz	高速模式 (SMC0 位= 1)
0	1	1	0	f _{PRS} /4	f _w 24		
0	1	1	1	f _{EXSCL0} ^{註3, 4}	f _w 18		
1	0	×	×	禁止设置			
1	1	0	×	f _{PRS} /2	f _w 12	4.00~ 4.19 MHz	高速模式 (SMC0 位= 1)
1	1	1	0	f _{PRS} /4	f _w 12		
1	1	1	1	禁止设置			

- 注 1. 如果外围硬件时钟(f_{PRS})工作在高速系统时钟 (f_{XH}) (XSEL = 1), f_{PRS} 工作频率根据供电电压而不同。
- V_{DD} = 4.0 ~5.5 V: f_{PRS} ≤ 20 MHz
 - V_{DD} = 2.7 ~4.0 V: f_{PRS} ≤ 10 MHz
 - V_{DD} = 1.8 ~ 2.7 V: f_{PRS} ≤ 5 MHz
2. 如果外围硬件时钟(f_{PRS})工作在内部高速振荡时钟 (f_{XH}) (XSEL = 0), CLX0, SMC0, CL01 和 CL00 设置如下。

IICX0	IICCL0			选择时钟 (f _W)	发送时钟(f _W /m)	可设置的选择时钟 (f _W) 范围	操作模式
第 0 位	第 3 位	第 1 位	第 0 位				
CLX0	SMC0	CL01	CL00				
0	0	0	0	f _{PRS} /2	f _W /44	3.8 MHz ~ 4.2 MHz	普通模式 (SMC0 位 = 0)
0	1	0	×	f _{PRS} /2	f _W /24		高速模式 (SMC0 位= 1)

3. 不能设置, 因为 78K0/KB2 产品没有 EXSCL0 引脚。
4. CPU 工作在副系统时钟或在 STOP 模式下, 当内部高速振荡时钟和高速系统时钟停止时不要启动与 EXSCL0 引脚的外部时钟通信。

注意事项 允许操作(通过设置 IIC 控制寄存器 0 (IICC0)的第 7 位(IICE0)为 1 实现)前, 使用 CLX0、SMC0、CL01 和 CL00 决定 I²C 的传送时钟频率。若改变传送时钟频率, 必须先把 IICE0 清零。

- 备注**
1. ×: 不必考虑
 2. f_{PRS}: 外围硬件时钟频率
 3. f_{EXSCL0}: 来自 EXSCL0 引脚的外部时钟频率

(7) 端口模式寄存器 6 (PM6)

此寄存器可以按位设置端口 6 的输入/输出操作模式。

当 P60/SCL0 引脚用于时钟 I/O 同时将 P61/SDA0 引脚用于串行数据 I/O 时，将 PM60 和 PM61 清零，且将 P60 和 P61 的输出锁存器清零。

在设置输出模式之前应将 IICE0 (IIC 控制寄存器 0 (IICC0)的第 7 位)设为 1，这是因为当 IICE0 为 0 时，P60/SCL0 和 P61/SDA0 引脚输出低电平(恒定)。

可由 1 位或 8 位存储器操作指令设置 PM6。

复位信号的产生将 PM6 设置为 FFH。

图 18-10. 端口模式寄存器 6 (PM6)的格式

地址	FF26H	复位后	FFH	R/W					
符号	7	6	5	4	3	2	1	0	
PM6	PM67	PM66	PM65	PM64	PM63	PM62	PM61	PM60	

PM6n	P6n 引脚 I/O 模式选择 (n=0~7)
0	输出模式 (输出缓冲器开)
1	输入模式 (输出缓冲器关)

备注 图所示为 78K0/KF2 产品的端口模式寄存器 6 的格式。其他产品的端口模式寄存器 6 的格式，参见 5.3 寄存器控制端口功能 中的(1) 端口模式寄存器 (PMxx)。

18.4 I²C 总线模式功能

18.4.1 引脚配置

串行时钟引脚 (SCL0)和串行数据总线引脚(SDA0)配置如下。

(1) SCL0..... 此引脚用于串行时钟的输入和输出。


此引脚是主设备和从设备的 N-ch 漏极开路输出。该输入是施密特(Schmitt)输入。

(2) SDA0 此引脚用于串行数据的输入和输出。

此引脚是主设备和从设备的 N-ch 漏极开路输出。该输入是施密特(Schmitt)输入。

由于串行时钟线和串行数据总线的输出都是 N-ch 漏极开路输出，因此需要一个外部上拉电阻。


图 18-11. 引脚配置框图



18.5 I²C 总线定义和控制方法

以下描述了 I²C 总线的串行数据通信格式和 I²C 总线使用的信号。图 18-12 显示了通过 I²C 串行数据总线的“起始条件”，“地址”，“数据”和“停止条件”等信号输出时的传送时序。

图 18-12. I²C 总线串行数据传送时序



主设备产生起始条件、从设备地址和停止条件。


应答信号($\overline{ACK}$)可以由主设备或者从设备产生 (通常, 由接收 8 位数据的设备输出)。

主设备持续输出串行时钟 (SCL0)。但在从设备中, 可以延长 SCL0 的低电平阶段同时可以插入等待时间。

18.5.1 起始条件

SCL0 引脚处于高电平且 SDA0 引脚从高电平变为低电平时, 满足起始条件。当启动串行传送时, SCL0 引脚和 SDA0 引脚的起始条件是由主设备产生并发给从设备的信号。当使用从设备时, 可以检测到起始条件。

图 18-13. 起始条件



检测到停止条件 (SPD0: IIC 状态寄存器 0 (IICS0) 的第 0 位 = 1) 后, IIC 控制寄存器 0 (IICC0) 的第 1 位 (STT0) 被设置 (为 1) 时, 输出一个起始条件。检测到起始条件时, IICS0 的第 1 位 (STD0) 被设置 (为 1)。


18.5.2 地址

地址由起始条件之后的 7 位数据指定。

一个地址是一个输出的 7 位数据段，用于选择一个通过总线与主设备相连的从设备。因此，通过总线相连的每个从设备必须有一个唯一的地址。

从设备包括具有以下功能的硬件：检测起始条件，检查 7 位地址数据是否与存储在从设备地址寄存器 0(SVA0)中的数据相等。如果地址数据和 SVA0 的值相等，则该从设备将被选中且与主设备通信，直到主设备产生一个起始条件或停止条件。

图 18-14. 地址



注 如果在从设备操作期间接收到的是数据而不是本地地址或扩展码时，则 INTIIC0 不会发出。

将从设备地址和第 8 位(用于指示传送方向(如 18.5.3 传送方向指示中所描述的))一起写入 IIC 移位寄存器 0(IIC0)并且输出。接收到的地址写入 IIC0。


将从设备地址分配给 IIC0 的高 7 位。

18.5.3 传送方向指示

除了 7 位地址数据之外，主设备还发送 1 位数据用于指示传送方向。

当传送方向指示位的值为“0”时，表示主设备正向从设备传送数据。当传送方向指示位的值为“1”时，表示主设备正接收来自从设备的数据。

图 18-15. 传送方向指示



注 如果在从设备操作期间接收到的是数据而不是本地地址或扩展码时，则 INTIIC0 不会发出。

18.5.4 应答信号 (ACK)

ACK 信号用于检测处于发送方和接收方的串行数据的状态。

当接收方收到 8 位数据后将返回一个 ACK 信号。

发送方通常在发送了 8 位数据后接收到 ACK 信号。当 ACK 信号从接收方返回时，认为已正确接收并继续之后的处理。是否检测到 ACK 信号可以通过 IIC 状态寄存器 0(IICS0)的第 2 位(ACKD0)进行检测。

主设备接收到最后一个数据项时，不再返回 ACK 信号而是产生一个停止条件。如果从设备在接收到数据后未返回 ACK 信号，主设备将输出一个停止条件或重启条件并且停止传送。如果未返回 ACK 信号，可能是如下原因。

- <1> 接收操作没有正常进行。
- <2> 接收到最后一个数据项。
- <3> 由地址指示的接收方不存在。


要产生 ACK 信号，接收方必须在第 9 个时钟时使 SDA0 线变为低电平(表示正常接收)。

可通过设置 IIC 控制寄存器 0(IICC0)的第 2 位(ACKE0)为 1，自动产生 ACK 信号。IICS0 寄存器的第 3 位(TRC0)可被数据的第 8 位(紧接着 7 位地址信息)设置。通常，设置 ACKE0=1 用于接收 (TRC0 = 0)。

如果一个从设备在接收(TRC0 = 0)期间不再收到任何数据或者不再需要下一个数据项，则从设备必须通过将 ACKE0 清零通知主设备，这样它就不会再收到任何数据。

接收(TRC0 = 0)期间，当主设备不需要下一个数据项时，必须将 ACKE0 清零，这样就不会产生 ACK。在这种方式下，主设备通知作为发送方的从设备，不再需要其他数据(发送过程将停止)。

图 18-16. ACK



接收到本地地址时，无论 ACKE0 的值是多少，都将自动产生 ACK 信号。当接收到一个非本地地址时，则不产生 ACK 信号(NACK)。

接收到扩展码时，如果 ACKE0 预先设为 1，则将产生 ACK 信号。

接收到数据时如何产生 ACK 信号，将根据等待时序的设置而变化。


- 当选择 8 时钟等待状态时 (IICC0 寄存器的第 3 位(WTIM0)= 0):
退出等待状态前通过将 ACKE0 设为 1，在 SCL0 引脚第 8 个时钟的下降沿产生 ACK 信号。
- 当选择 9 时钟等待状态时 (IICC0 寄存器的第 3 位(WTIM0)= 1):
通过预先设置 ACKE0 为 1 产生 ACK 信号。

18.5.5 停止条件

SCL0 引脚处于高电平时，将 SDA0 引脚从低电平变为高电平可以产生一个停止条件。

停止条件是一个信号，它在串行传送操作结束时由主设备产生并发送给从设备。当作为从设备使用时，可以检测到停止条件。

图 18-17. 停止条件



IIC 控制寄存器 0(IICC0)的第 0 位(SPT0)设为 1 时，会产生一个停止条件。当检测到停止条件时，IIC 状态寄存器 0(IICS0)的第 0 位(SPD0)被设为 1 且当 IICC0 的第 4 位(SPIE0)被设为 1 时产生 INTIIC0。

18.5.6 等待

等待状态用来通知通信另一方，设备(主设备或从设备)正准备发送或者接收数据(即处于等待状态)。

设置 SCL0 引脚为低电平，通知通信另一方设备已进入等待状态。当主设备和从设备的等待状态被取消时，下一个数据传送才能开始。

图 18-18. 等待 (1/2)

(1) 当主设备有 9 个时钟等待而从设备有 8 个时钟等待时(主设备发送，从设备接收，同时 ACKE0 = 1)





图 18-18. 等待 (2/2)

(2) 当主和从设备都有 9 个时钟后等待时(主设备发送，从设备接收，同时 ACKE0 = 1)



备注 ACKE0: IIC 控制寄存器 0(IICC0)的第 2 位
WRELO: IIC 控制寄存器 0(IICC0)的第 5 位

根据 IIC 控制寄存器 0(IICC0)的第 3 位(WTIM0)的设置，自动产生等待状态。

通常，当 IICC0 的第 5 位(WRELO)设置为 1 时或者在将 FFH 写入 IIC 移位寄存器 0(IIC0)时，接收方取消等待状态，而当数据写入 IIC0 时，发送方取消等待状态。

主设备也能通过以下任何一种方法取消等待状态。

- 通过把 IICC0 的第 1 位(STT0)设为 1
- 通过把 IICC0 的第 0 位(SPT0)设为 1

18.5.7 取消等待

I²C 通常通过如下处理方式取消一个等待状态。

- 把数据写入 IIC 移位寄存器 0(IIC0)
- 设置 IIC 控制寄存器 0(IICC0) 的第 5 位(WREL0) (取消等待)
- 设置 IICC0 寄存器的第 1 位 (STT0) (产生起始条件)^注
- 设置 IICC0 寄存器的第 0 位 (SPT0) (产生停止条件)^注

注 仅用于主设备

当执行以上取消等待处理过程时，I²C 取消等待状态且恢复通信。

通过向 IIC0 写数据来取消等待状态并发送数据 (包括地址)。

通过设置 IIC 控制寄存器 0(IICC0)的第 5 位(WREL0)为 1，可在取消等待状态之后接收数据，或完成数据发送操作。

设置 IICC0 的第 1 位(STT0)为 1，可在取消一个等待状态之后产生一个重启条件。

设置 IICC0 的第 0 位(SPT0)为 1，可在取消一个等待状态之后产生一个停止条件。

对于一个等待状态只能执行一次取消操作。

例如，如果通过设置 WREL0 为 1 在取消等待状态之后将数据写入 IIC0，则可能一个不正确的值输出到 SDA0，这是因为改变 SDA0 线的时序和 IIC0 写操作时序相冲突。

除此以外，如果通信已放弃时 IICE0 被清零，则停止通信，这样可以取消等待状态。

如果 I²C 总线由于噪音产生死锁，则通过设置 IICC0 的第 6 位(LREL0)可以保存通信处理内容，这样等待状态便可以取消。

18.5.8 I 中断请求 (INTIIC0)产生时序和等待控制

IIC 控制寄存器 0(IICC0)的第 3 位(WTIM0)的设置决定 INTIIC0 产生时序和相应的等待控制，如表 18-3 所示。

表 18-3. INTIIC0 产生时序和等待控制

WTIM0	从设备操作期间			主设备操作期间		
	地址	数据接收	数据发送	地址	数据接收	数据发送
0	9 ^{注1,2}	8 ^{注2}	8 ^{注2}	9	8	8
1	9 ^{注1,2}	9 ^{注2}	9 ^{注2}	9	9	9

注 1. 仅当有地址与从设备地址寄存器 0(SVA0)设置的地址相等时，在第 9 个时钟的下降沿产生从设备的 INTIIC0 信号和等待周期。

此时，不论 IICC0 的第 2 位(ACKEO)设置为何值，都将产生 $\overline{\text{ACK}}$ 信号。对于一个接收到扩展码的从设备，在第 8 个时钟的下降沿将产生 INTIIC0。

但是，如果重启之后地址不相等，将在第 9 个时钟的下降沿产生 INTIIC0，但不会产生等待周期。

2. 如果接收地址与从设备地址寄存器 0(SVA0)的内容不相等，同时也未接收到扩展码，则 INTIIC0 和等待周期都不会产生。

备注 表中的数字是指串行时钟的时钟信号个数。中断请求和等待控制和这些时钟信号的下降沿同步。

(1) 地址发送/接收期间

- 从设备操作:中断和等待时序取决于以上注 1、2 中所描述的情况，与 WTIM0 位无关。
- 主设备操作:中断和等待时序在第 9 个时钟的下降沿发生，与 WTIM0 位无关。

(2) 数据接收期间

- 主/从设备操作:中断和等待时序取决于 WTIM0 位。

(3) 数据发送期间

- 主/从设备操作:中断和等待时序取决于 WTIM0 位。

(4) 等待取消的方法

四种取消等待方法如下所示。

- 向 IIC 移位寄存器 0 (IIC0)写入数据
- 设置 IIC 控制寄存器 0(IICC0)的第 5 位 (WREL0) (取消等待)
- 设置 IICC0 寄存器的第 1 位 (STT0) (产生起始条件)^注
- 设置 IICC0 寄存器的第 0 位 (SPT0) (产生停止条件)^注

注 仅用于主设备。

当选择等待 8 个时钟时(WTIM0 = 0)，必须先决定是否产生 $\overline{\text{ACK}}$ 信号，再考虑取消等待。

(5) 停止条件的检测

当检测到一个停止条件时(仅当 SPIE0 = 1)，INTIIC0 将会产生。

18.5.9 地址相等的检测方法

在 I²C 总线模式下，主设备可以通过发送的从设备地址来选择指定的从设备。

可以通过硬件自动检测到地址相等。当将一个本地地址设置到从设备地址寄存器 0(SVA0)中且该地址与主设备发送的从设备地址相等时，或者接收到扩展码时，都将产生一个中断请求(INTIIC0)。

18.5.10 错误检测

I²C 总线模式下，在数据发送期间通过发送设备的 IIC 移位寄存器(IIC0)捕获串行数据总线(SDA0) 的状态，因此发送前的 IIC0 数据可以用来和已发送的 IIC0 数据比较，以此来实现对发送错误的检测。当比较值不相等时，可以判断存在一个发送错误。

18.5.11 扩展码

- (1) 当接收地址的高 4 位为 “0000”或“1111”时，代表接收到扩展码的扩展码接收标志(EXC0)被设为 1，并且在第 8 个时钟的下降沿产生中断请求(INTIIC0)。而存放在从设备地址寄存器 0(SVA0)中的本地地址不受影响。
- (2) 如果由一个 10 位地址传送设置 SVA0 为“11110xx0”且主设备传送的值为“11110xx0”，则其结果如下所示。注意在第 8 个时钟的下降沿产生 INTIIC0。

- 数据的高 4 位相等:EXC0 = 1
- 7 位数据相等:COI0 = 1

备注 EXC0: IIC 状态寄存器 0(IICS0)的第 5 位
 COI0: IIC 状态寄存器 0(IICS0)的第 4 位

- (3) 由于中断请求发生之后的处理过程随扩展码之后的数据而有所不同，因此这样的处理过程由软件来执行。
- 如果当一个从设备正在操作时接收到扩展码，那么该从设备(即使它的地址不相等)也将参与通信。
- 例如，接收到扩展码后，如果不希望目标设备作为从设备来操作，则将 IIC 控制寄存器 0(IICC0)的第 6 位 (LREL0)设为 1，为下一个通信操作设置待机模式。

表 18-4. 扩展码位定义

从设备地址	R/W 位	描述
0 0 0 0 0 0 0	0	通用调用地址
0 0 0 0 0 0 0	1	起始字节
0 0 0 0 0 0 1	×	C 总线地址
0 0 0 0 0 1 0	×	为不同总线格式预约的地址
1 1 1 1 0 X X	×	10 位从设备地址规范

18.5.12 仲裁

当多个主设备同时产生起始条件信号时 (在 STD0 设为 1 之前将 STT0 设为 1)，调整时钟数目直至传送数据改变，然后执行主设备间的通信。这种操作称为仲裁。

当有一个主设备仲裁失败时，可通过仲裁失败产生的时序设置 IIC 状态寄存器 0(IICS0)中的仲裁失败标志(ALD0)为 1，同时 SCL0 和 SDA0 线变为高阻抗，从而释放总线。

基于下一个中断请求的时序(第 8 或第 9 个时钟，检测到停止条件时等)以及由软件设置 ALD0=1 来检测仲裁失败。
有关中断请求时序，详见 18.5.17 I²C 中断请求(INTIIC0)产生时序。

备注 STD0: IIC 状态寄存器 0 (IICS0)的第 1 位
 STT0: IIC 控制寄存器 0 (IICC0)的第 1 位

图 18-19. 仲裁时序举例




表 18-5. 仲裁期间的状态和中断请求产生时序

仲裁期间的状态	中断请求产生时序
地址发送期间	字节传送后第 8 或第 9 个时钟的下降沿 ^{註 1}
地址发送后读/写数据	
扩展码发送期间	
扩展码发送后读/写数据	
数据发送期间	
数据发送之后的 $\overline{\text{ACK}}$ 信号传送期间	
数据传送期间检测到重启条件时	
数据传送期间检测到停止条件时	停止条件产生时 (当 SPIE0 = 1) ^{註 2}
准备产生重启条件时数据为低电平	字节传送后第 8 或第 9 个时钟的下降沿 ^{註 1}
准备产生重启条件时检测到停止条件	停止条件产生时 (当 SPIE0 = 1) ^{註 2}
准备产生停止条件时数据为低电平	字节传送后第 8 或第 9 个时钟的下降沿 ^{註 1}
准备产生重启条件时 SCL0 为低电平	

- 注 1. 当 WTIM0 (IIC 控制寄存器 0 (IICC0)的第 3 位) = 1 时,将在第 9 个时钟的下降沿产生一个中断请求。当 WTIM0 = 0 且扩展码的从设备地址已被接收时, 将在第 8 个时钟的下降沿产生一个中断请求。
2. 如果可以产生仲裁, 则设置 SPIE0 = 1, 进行主设备操作。

备注 SPIE0: IIC 控制寄存器 0 (IICC0)的第 4 位

18.5.13 唤醒功能

I²C 总线从设备唤醒功能是, 在接收到本地地址及扩展码时产生一个中断请求信号(INTIIC0)。

此功能通过在地地址不相等时禁止产生不必要的 INTIIC0 信号, 使处理更加有效。

当检测到一个起始条件时, 设置唤醒待机模式。仲裁失败可能将主设备(已产生启动条件)转变为从设备, 如果因此而发送地址时, 则该唤醒待机模式有效。

可是, 当检测到停止条件时, 无论是否有唤醒功能, 都设置 IIC 控制寄存器 0 (IICC0) 的第 4 位(SPIE0), 这将决定是否允许或禁止中断请求。

18.5.14 通信预约

(1) 允许使用通信预约功能时(IIC 标志寄存器 0(IICF0)的第 0 位(IICRSV) = 0)

如果要启动当前不使用总线的主设备通信，可以使用通信预约功能，在总线释放时允许发送一个启动条件信号。有两种不使用总线时的模式。

- 当仲裁结果不是主/从设备操作时
- 当接收到扩展码且禁止从设备操作时(不返回 $\overline{\text{ACK}}$ 信号且 IIC 控制寄存器 0 (IICC0) 的第 6 位(LREL0)被设置为 1 时释放总线)。

如果总线未使用时(检测到停止条件后)IICC0 的第 1 位(STT0) 被设为 1，则自动产生一个起始条件并且设置等待状态。

如果在 IICC0 的第 4 位(SPIE0)被设为 1 之后将地址写入 IIC 移位寄存器 0 (IIC0)，并且通过总线释放(检测停止状态)产生中断请求信号(INTIIC0)来检测该地址，则设备将以主设备方式自动开始通信。在检测到停止条件前写入 IIC0 的数据是无效的。

当 STT0 已被设为 1 时，操作模式(作为起始条件或作为通信预约)取决于总线状态。

- 如果总线已被释放 产生一个起始条件
- 如果总线未被释放 (待机模式) 通信预约

STT0 设为 1 且经历了等待时间后，使用 MSTS0(IIC 状态寄存器 0 (IICS0)的第 7 位) 检查是否进行通信预约操作。


应通过软件设置的等待周期见表 18-6。

表 18-6. 等待周期

CLX0	SMC0	CL01	CL00	等待周期
0	0	0	0	46 个时钟
0	0	0	1	86 个时钟
0	0	1	0	172 个时钟
0	0	1	1	34 个时钟
0	1	0	0	30 个时钟
0	1	0	1	
0	1	1	0	60 个时钟
0	1	1	1	12 个时钟
1	1	0	0	18 个时钟
1	1	0	1	
1	1	1	0	36 个时钟

图 18-20 显示通信预约时序。

图 18-20. 通信预约时序



备注

- IIC0: IIC 移位寄存器 0
- STT0: IIC 控制寄存器 0(IICC0)的第 1 位
- STD0: IIC 状态寄存器 0(IICS0)的第 1 位
- SPD0: IIC 状态寄存器 0(IICS0)的第 0 位

通过以下时序接受通信预约。IIC 状态寄存器 0 (IICS0) 的第 1 位(STD0)设为 1 之后，可以通过在检测到停止条件之前设置 IIC 控制寄存器 0 (IICC0)的第 1 位(STT0)为 1 来进行通信预约。

图 18-21. 接受通信预约的时序





图 18-22 显示通信预约协议。

图 18-22. 通信预约协议。



注 当产生一个停止条件中断请求时，通信预约执行对 IIC 移位寄存器 0 (IIC0) 的写操作。

备注 STT0: IIC 控制寄存器 0 (IICC0) 的第 1 位
MSTS0: IIC 状态寄存器 0 (IICS0) 的第 7 位
IIC0: IIC 移位寄存器 0

(2) 当禁止使用通信预约功能时 (IIC 标志寄存器 0 (IICF0) 的第 0 位(IICRSV) = 1)

如果在总线通信期间，总线未使用时将 IIC 控制寄存器 0 (IICC0) 的第 1 位(STT0)设置为 1，则该请求会被拒绝并且不产生起始条件。下列两种状态包括了总线未使用时的情况。

- 当仲裁结果不是主/从设备操作时
- 接收到一个扩展码且禁止从设备操作时 (不返回 $\overline{ACK}$ 信号且 IIC 控制寄存器 0 (IICC0) 的第 6 位(LREL0)被设置为 1 时释放总线)

通过检查 STCF(IICF0 的第 7 位)来确认是产生了起始条件还是请求被拒绝。设置 STT0 = 1 后，直到 STCF 被设置为 1 时，必须满足表 18-7 所示的时间。因此，必须通过软件确保等待时间。

表 18-7. 等待周期

CL01	CL00	等待周期
0	0	6 个时钟
0	1	6 个时钟
1	0	12 个时钟
1	1	3 个时钟

18.5.15 注意事项

- (1) 当 STCEN (IIC 标志寄存器 0 (IICF0) 的第 1 位) = 0 时

在允许 I²C 操作(IICE0 = 1)后, 无论总线的实际状态如何都可以识别总线通信状态(IICBSY (IICF0 的第 6 位) = 1)。从检测到非停止条件模式变为主设备通信模式时, 首先产生一个停止条件以释放总线, 然后进行主设备通信。

当使用多个主设备时, 如果总线未被释放(没有检测到停止条件), 则不能进行主设备通信。

按下列步骤产生停止条件。

<1> 设置 IIC 时钟选择寄存器 0 (IICCL0)。

<2> 设置 IIC 控制寄存器 0 (IICC0) 的第 7 位(IICE0)为 1。

<3> 设置 IICC0 的第 0 位(SPT0)为 1。

- (2) 当 STCEN = 1

在允许 I²C 操作(IICE0 = 1)后, 无论总线的实际状态如何都可以识别总线通信状态(IICBSY (IICF0 的第 6 位) = 1)。要产生第一个起始条件 (STT0 (IIC 控制寄存器 0 (IICC0) 的第 1 位) = 1), 必须确认总线已被释放, 以免干扰其他通信。

- (3) 如果其它 I²C 通信已经进行

如果 SDA0 引脚为低电平同时 SCL0 引脚为高电平时允许 I²C 操作, 且设备已进行通信, 则 I²C 的宏可以识别 SDA0 引脚已经变为低电平(检测一个起始条件)。如果此时总线上的值被识别为一个扩展码, 则返回 ACK 信号, 但这会干扰其他 I²C 通信。为了避免这种情况, 可按下列步骤启动 I²C。

<1> 当检测到停止条件时, 将 IICC0 的第 4 位(SPIE0)清零, 禁止产生中断请求信号(INTIIC0)。

<2> 设置 IICC0 的第 7 位(IICE0)为 1, 允许 I²C 的操作。

<3> 等待对启动条件的检测。

<4> ACK 信号返回之前(设置 IICE0 为 1 之后的 4 到 80 个时钟)设置 IICC 的第 6 位 (LREL0) 为 1, 强行禁止检测。

- (4) 允许操作之前(IICE0 = 1)通过使用 SMC0, CL01, CL00 (IICL0 的第 3, 1 和 0 位)和 CLX0 (IICX0 的第 0 位)决定传送时钟频率。要改变传送时钟频率, 必须清零 IICE0。

- (5) 在对 STT0 和 SPT0 (IICC0 的第 1 和第 0 位)设置之后和清零之前, 禁止再次设置。
- (6) 当预约发送时, 设置 SPIE0 (IICL0 的第 4 位)为 1, 以允许在检测到停止条件时产生中断请求。中断请求产生后, 将通信数据写入 IIC0, 传送过程开始。如果检测到停止条件时不产生中断请求, 设备将处于等待状态, 因为开始通信时不产生中断请求。但是, 由软件检测 MSTS0 (IICS0 的第 7 位)时不必设置 SPIE0 为 1。

18.5.16 通信操作

以上显示了三种操作过程和其流程图

<R> (1) 主设备操作 (单主设备系统)

使用 78K0/ Kx2 微控制器用作主设备(单主设备系统)的流程图在下面显示。

该流程图分为初始化设置和通信过程。在程序开始处执行初始化设置。如果需要和从设备通信, 准备通信并且执行通信处理。

(2) 主设备操作(多主设备系统)

在 I²C 总线的多主设备系统, 当总线参与通信时, 不能通过 I²C 总线规范判断总线是否释放。这样, 当数据和时钟有一段时间的高电平时(1 帧), 在总线释放状态时 78K0/ Kx2 微控制器参与通信。

该流程分为初始化设置, 通信等待和通信处理。这里没有显示当 78K0/ Kx2 微控制器仲裁失败而作为从设备的处理, 只显示主设备的处理。在启动时执行初始化设置参与通信。然后, 主设备等待通信请求或者从设备等待详细指定。在通信处理中执行实际通信, 从设备支持发送/接收, 主设备之间进行仲裁。

(3) 从设备操作


78K0/ Kx2 微控制器用作 I²C 总线的从设备的示例如下。

当用作从设备时, 由中断开始操作。在启动时执行初始化设置, 然后等待 INTIIC0 中断产生(通信等待)。当一个 INTIIC0 中断产生时, 判断通信状态并且其结果作为一个标志传递给主程序处理。

通过检查标志, 执行所需的通信处理。

(1) 主设备操作(单主设备系统)

图 18-23. 主设备操作(单主设备系统)




注 根据正在通信的产品规范释放(SCL0 和 SDA0 引脚 = 高电平)I²C 总线。如果 EEPROM 向 SDA0 引脚输出一个低电平, 例如, 设置 SCL0 引脚为输出端口模式, 且从输出端口输出一个时钟脉冲直到 SDA0 引脚持续处于高电平。

备注 遵照正在通信的产品规范, 注意发送和接收的格式。

(2) 主设备操作(多主设备系统)

图 18-24. 主设备操作(多主设备系统) (1/3)



注 确认总线已释放了(CLD0 位 = 1, DAD0 位 = 1)指定的一段时间(如, 一帧的周期)。如果 SDA0 引脚持续处于低电平, 可以根据正在使用的产品规范决定是否释放(SCL0 和 SDA0 引脚 = 高电平)I²C 总线。

图 18-24. 主设备操作(多主设备系统) (2/3)





图 18-24. 主设备操作(多主设备系统) (3/3)



备注


1. 遵照正在通信的产品规范，注意发送和接收的格式。
2. 如果在多主设备系统中作为一个主设备使用时，则应在每次中断 INTIIC0 发生后读取 MSTSO 位来检查仲裁结果。
3. 如果在多主设备系统中作为一个从设备使用时，则通过在每次中断 INTIIC0 发生后使用 IICS0 和 IICF0 寄存器来检查状态，并决定下一步的处理。

(3) 从设备操作

从设备操作过程如下所示。

基本上，从设备操作是由事件驱动的。因此，必须执行 INTIIC0 中断处理过程(该中断处理过程必须完全改变操作状态例如通信时的停止条件检测)。

在下列说明中，假定数据通信不支持扩展码。同时假定 INTIIC0 中断服务只执行状态转换处理过程，且实际数据通信过程由主程序执行。



因此，设置以下 3 个标志，并传递给主程序而不是 INTIIC0，这样可以执行数据通信处理过程。

<1> 通信模式标志

此标志指示下列两种通信状态。

- 清除模式: 未进行数据通信
- 通信模式: 进行数据通信(从有效地址检测到停止条件检测，不检测来自主设备的 $\overline{ACK}$ 信号，地址不相等)

<2> 准备标志

此标志表示允许进行数据通信。它的功能和普通数据通信的 INTIIC0 中断相同。通过中断服务可以设置此标志，通过主程序可以将该标志清零。通信启动时，可由中断服务将此标志清零。但是，在发送第一个数据时不能由中断服务设置准备标志。因此，发送第一个数据时该标志未清零 (认为地址相等是下一个数据发送请求)。

<3> 通信方向标志

此标志指示通信方向。它的值与 TRC0 相同。


从设备操作的主程序处理过程说明如下。

启动串行接口 IIC0 且等待直到允许通信。当允许通信时，通过使用通信模式标志和准备标志来执行通信 (由中断来执行停止条件和启动条件的处理。这里，通过标志来检查状态)。

重复发送操作直到主设备不再返回 ACK 信号。如果没有从主设备返回 ACK 信号，则通信结束。

对于接收操作，则要接收一定量的数据。通信完成时，ACK 信号不作为下一个数据返回。此后，主设备产生一个停止条件或重启条件。使用这种方法可从通信状态退出。

图 18-25. 从设备操作流程(1)



备注 遵照正在通信的产品规范，注意发送和接收的格式。

以下示例说明了从设备 INTIIC0 中断处理过程 (处理中假设不使用扩展码)。INTIIC0 中断检查状态, 同时执行下列操作。


<1> 若发出停止条件则通信停止。

<2> 若发出起始条件, 检查地址并在地址不相等时结束通信。如果地址相等, 则设置通信模式, 取消等待, 且处理过程从中断返回(准备标志清零)。

<3> 对于数据发送/接收, 仅需设置准备标志。处理过程从中断返回, 同时 I²C 总线保持等待状态。

备注 以上<1> ~<3> 与图 18-26 从设备操作流程图中<1> ~<3> 相对应。

图 18-26. 从设备操作流程图中(2)




18.5.17 I²C 中断请求 (INTIIC0)产生时序

以下显示了发送或接收数据的时序和中断请求信号 INTIIC0 产生时序，以及 INTIIC0 信号产生时 IICS0 寄存器的值。

备注	ST:	起始条件
	AD6 ~AD0:	地址
	R/W:	传送方向指示
	ACK:	应答
	D7 ~D0:	数据
	SP:	停止条件

(1) 主设备操作

(a) 开始 ~地址~数据~数据~停止 (发送/接收)

(i) 当 $WTIM0 = 0$ 

▲1: IICS0 = 1000×110B


▲2: IICS0 = 1000×000B

▲3: IICS0 = 1000×000B (设置 $WTIM0$ 为 1[※])▲4: IICS0 = 1000××00B (设置 $SPT0$ 为 1)

△5: IICS0 = 00000001B

注 设置 $WTIM0$ 为 1 并改变产生 $INTIIC0$ 中断请求信号的时序, 可以产生一个停止条件。

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

(ii) 当 $WTIM0 = 1$ 

▲1: IICS0 = 1000×110B

▲2: IICS0 = 1000×100B


▲3: IICS0 = 1000××00B (设置 $SPT0$ 为 1)

△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

(b) 开始 ~地址~数据~开始~地址~数据~停止(重启)

(i) 当 $WTIM0 = 0$




- ▲1: IICS0 = 1000x110B
▲2: IICS0 = 1000x000B (设置 $WTIM0$ 为 1)^{※1}
▲3: IICS0 = 1000xx00B (将 $WTIM0$ 清零^{※2}, 设置 STT0 为 1)
▲4: IICS0 = 1000x110B
▲5: IICS0 = 1000x000B (设置 $WTIM0$ 为 1)^{※3}
▲6: IICS0 = 1000xx00B (设置 SPT0 为 1)
Δ7: IICS0 = 00000001B

- 注 1. 设置 $WTIM0$ 为 1 并改变产生 INTIIC0 中断请求信号的时序, 可以产生一个起始条件。
2. 设置 $WTIM0=0$ 保存原始设置。
3. 设置 $WTIM0$ 为 1 并改变产生 INTIIC0 中断请求信号的时序, 可以产生一个停止条件。

- 备注 ▲: 一直产生
Δ: 仅当 $SPIE0 = 1$ 时产生
x: 不必考虑

(ii) 当 $WTIM0 = 1$




- ▲1: IICS0 = 1000x110B
▲2: IICS0 = 1000xx00B (设置 STT0 为 1)
▲3: IICS0 = 1000x110B
▲4: IICS0 = 1000xx00B (设置 SPT0 为 1)
Δ5: IICS0 = 00000001B

- 备注 ▲: 一直产生
Δ: 仅当 $SPIE0 = 1$ 时产生
x: 不必考虑

(c) 开始 ~代码 ~数据 ~数据 ~停止 (发送扩展码)

(i) 当 **WTIM0 = 0**




- ▲1: IICS0 = 1010×110B
▲2: IICS0 = 1010×000B
▲3: IICS0 = 1010×000B (WTIM0 设置为 1[※])
▲4: IICS0 = 1010××00B (SPT0 设置为 1)
△5: IICS0 = 00000001B

注 设置 WTIM0 为 1 并改变 INTIIC0 产生中断请求信号的时序，可以产生一个停止条件。

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 x: 不必考虑

(ii) 当 **WTIM0 = 1**




- ▲1: IICS0 = 1010×110B
▲2: IICS0 = 1010×100B
▲3: IICS0 = 1010××00B (SPT0 设置为 1)
△4: IICS0 = 00001001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 x: 不必考虑

(2) 从设备操作 (接收从设备地址数据)

(a) 开始 ~地址 ~数据 ~数据 ~停止

(i) 当 $WTIM0 = 0$



▲1: IICS0 = 0001×110B


▲2: IICS0 = 0001×000B

▲3: IICS0 = 0001×000B

△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

(ii) 当 $WTIM0 = 1$



▲1: IICS0 = 0001×110B

▲2: IICS0 = 0001×100B


▲3: IICS0 = 0001××00B

△4: IICS0 = 00000001B


备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

(b) 开始 ~地址 ~数据 ~开始 ~地址 ~数据 ~停止

(i) 当 $WTIM0 = 0$ (重启后, 与 $SVA0$ 相等)




(ii) 当 $WTIM0 = 1$ (重启后, 与 $SVA0$ 相等)



(c) 开始 ~地址 ~数据 ~开始 ~代码 ~数据 ~停止


(i) 当 **WTIM0 = 0** (重启后, 地址不相等 (= 扩展码))



- ▲1: IICS0 = 0001×110B
▲2: IICS0 = 0001×000B
▲3: IICS0 = 0010×010B
▲4: IICS0 = 0010×000B
△5: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 **SPIE0 = 1** 时产生
 ×: 不必考虑

(ii) 当 **WTIM0 = 1** (重启后, 地址不相等 (= 扩展码))




- ▲1: IICS0 = 0001×110B
▲2: IICS0 = 0001××00B
▲3: IICS0 = 0010×010B
▲4: IICS0 = 0010×110B
▲5: IICS0 = 0010××00B
△6: IICS0 = 00000001B


备注 ▲: 一直产生
 △: 仅当 **SPIE0 = 1** 时产生
 ×: 不必考虑

(d) 开始 ~地址 ~数据 ~开始 ~地址 ~数据 ~停止

(i) 当 **WTIM0 = 0** (重启后, 地址不相等 (= 非扩展码))



(ii) 当 **WTIM0 = 1** (重启后, 地址不相等 (= 非扩展码))




(3) 从设备操作 (当接收到扩展码时)

接收到扩展码时，设备总是参与通信。

(a) 开始 ~代码 ~数据 ~数据 ~停止

(i) 当 $WTIM0 = 0$



▲1: IICS0 = 0010×010B


▲2: IICS0 = 0010×000B

▲3: IICS0 = 0010×000B

△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(ii) 当 $WTIM0 = 1$



▲1: IICS0 = 0010×010B

▲2: IICS0 = 0010×110B

▲3: IICS0 = 0010×100B


▲4: IICS0 = 0010××00B

△5: IICS0 = 00000001B


备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(b) 开始 ~代码 ~数据 ~开始 ~地址 ~数据 ~停止

(i) 当 **WTIM0 = 0** (重启后, 与 **SVA0** 相等)




(ii) 当 **WTIM0 = 1** (重启后, 与 **SVA0** 相等)



(c) 开始 ~代码~数据~开始~代码~数据~停止


(i)当 WTIMO = 0 (重启后，接收到扩展码)



- ▲1: IICS0 = 0010×010B
- ▲2: IICS0 = 0010×000B
- ▲3: IICS0 = 0010×010B
- ▲4: IICS0 = 0010×000B
- △5: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(ii) 当 WTIMO = 1(重启后，接收到扩展码)



- ▲1: IICS0 = 0010×010B
- ▲2: IICS0 = 0010×110B
- ▲3: IICS0 = 0010××00B
- ▲4: IICS0 = 0010×010B
- ▲5: IICS0 = 0010×110B
- ▲6: IICS0 = 0010××00B
- △7: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(d) 开始 ~代码 ~数据 ~开始 ~地址 ~数据 ~停止

(i) 当 $WTIM0 = 0$ (重启后, 地址不相等 (= 非扩展码))



▲1: IICS0 = 00100010B


▲2: IICS0 = 00100000B

▲3: IICS0 = 00000110B

△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 x: 不必考虑

(ii) 当 $WTIM0 = 1$ (重启后, 地址不相等 (= 非扩展码))



▲1: IICS0 = 00100010B

▲2: IICS0 = 00100110B

▲3: IICS0 = 00100x00B


▲4: IICS0 = 00000110B

△5: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 x: 不必考虑

(4) 未进行通信时的操作

(a)开始 ~代码~数据~数据~停止



△1: IICS0 = 00000001B


备注 △: 仅当 SPIE0 = 1 时产生

(5) 发生仲裁失败时的操作 (仲裁失败后作为从设备操作)

在多主设备系统中当一个设备作为主设备使用时，可在每次中断请求信号 INTIIC0 产生时读取 MSTS0 位来检查仲裁结果。

(a)发送从设备地址数据期间发生仲裁失败时

(i) 当 WTIM0 = 0



▲1: IICS0 = 0101×110B

▲2: IICS0 = 0001×000B

▲3: IICS0 = 0001×000B

△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(ii) 当 WTIM0 = 1

ST	AD6~ AD0	R/W	ACK	D7~ D0	ACK	D7~ D0	ACK	SP

▲1

▲2

▲3

△4

▲1: IICS0 = 0101×110B
▲2: IICS0 = 0001×100B
▲3: IICS0 = 0001××00B
△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(b) 发送扩展码期间发生仲裁失败时

(i) 当 WTIM0 = 0

ST	AD6~ AD0	R/W	ACK	D7~ D0	ACK	D7~ D0	ACK	SP

▲1

▲2


▲3

△4

▲1: IICS0 = 0110×010B
▲2: IICS0 = 0010×000B
▲3: IICS0 = 0010×000B
△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(ii) 当 $WTIM0 = 1$




- ▲1: IICS0 = 0110x010B
▲2: IICS0 = 0010x110B
▲3: IICS0 = 0010x100B
▲4: IICS0 = 0010xx00B
△5: IICS0 = 00000001B

备注 ▲: 始终产生
 △: 仅当 SPIE0 = 1 时产生
 x: 不必考虑

(6) 发生仲裁失败时的操作 (仲裁失败后不进行通信)

在多主设备系统中当一个设备作为主设备使用时，可在每次中断请求信号 INTIIC0 产生时读取 MSTS0 位来检查仲裁结果。

(a)发送从设备地址数据期间发生仲裁失败时(当 $WTIM0 = 1$)



- ▲1: IICS0 = 01000110B
△2: IICS0 = 00000001B

备注 ▲: 始终产生
 △: 仅当 SPIE0 = 1 时产生

(b) 发送扩展码期间发生仲裁失败时

ST	AD6~ AD0	R/W	ACK	D7~ D0	ACK	D7~ D0	ACK	SP

▲1

△2

▲1: IICS0 = 0110x010B
由软件设置 LREL0 = 1
△2: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 x: 不必考虑

(c) 发送数据期间发生仲裁失败时

(i) 当 WTIM0 = 0

ST	AD6~ AD0	R/W	ACK	D7~ D0	ACK	D7~ D0	ACK	SP

▲1


▲2

△3

▲1: IICS0 = 10001110B
▲2: IICS0 = 01000000B
△3: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生

(ii) 当 $WTIM0 = 1$



▲1: IICS0 = 10001110B

▲2: IICSO = 01000100B


Δ_3 : IICS0 = 00000001B

备注 ▲: 一直产生

△: 仅当 SPIE0 = 1 时产生

(d) 数据传输期间由于重启条件导致仲裁失败时

(i)非扩展码 (例: 与 SVA0 不相等)



▲1: IICS0 = 1000×110B

▲2: ||CS0 = 01000110B

Δ_3 : IICS0 = 00000001B


备注 ▲: 一直产生

△: 仅当 SPIE0 = 1 时产生

x: 不必考虑

$$n = 6 \sim 0$$

(ii) 扩展码



▲1: IICS0 = 1000x110B


▲2: IICS0 = 01100010B

通过软件设置 LREL0 = 1

△3: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 x: 不必考虑
 n = 6~0

(e) 数据传送期间由于停止条件导致仲裁失败时




▲1: IICS0 = 10000110B

△2: IICS0 = 01000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 x: 不必考虑
 n = 6 ~0

(f) 要产生重启条件时，由于低电平数据导致仲裁失败时


(i)当 $WTIM0 = 0$



- ▲1: IICS0 = 1000×110B
▲2: IICS0 = 1000×000B (设置 $WTIM0$ 为 1)
▲3: IICS0 = 1000×100B (将 $WTIM0$ 清零)
▲4: IICS0 = 01000000B
△5: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

(ii) 当 $WTIM0 = 1$




- ▲1: IICS0 = 1000×110B
▲2: IICS0 = 1000×100B ($STT0$ 设置为 1)
▲3: IICS0 = 01000100B
△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

(g) 要产生重启条件时，由于停止条件导致仲裁失败时

(i) 当 $WTIM0 = 0$



▲1: IICS0 = 1000×110B


▲2: IICS0 = 1000×000B (WTIM0 设置为 1)

▲3: IICS0 = 1000××00B (STT0 设置为 1)

△4: IICS0 = 01000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(ii) 当 $WTIM0 = 1$



▲1: IICS0 = 1000×110B


▲2: IICS0 = 1000××00B (STT0 设置为 1)

△3: IICS0 = 01000001B

备注 ▲: 一直产生
 △: 仅当 SPIE0 = 1 时产生
 ×: 不必考虑

(h) 要产生停止条件时，由于低电平数据导致仲裁失败时


(i) 当 $WTIM0 = 0$



- ▲1: IICS0 = 1000×110B
▲2: IICS0 = 1000×000B (WTIM0 设置为 1)
▲3: IICS0 = 1000×100B (WTIM0 清零为 0)
▲4: IICS0 = 01000100B
△5: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

(ii) 当 $WTIM0 = 1$



- ▲1: IICS0 = 1000×110B
▲2: IICS0 = 1000×100B (SPT0 设置为 1)
▲3: IICS0 = 01000100B
△4: IICS0 = 00000001B

备注 ▲: 一直产生
 △: 仅当 $SPIE0 = 1$ 时产生
 ×: 不必考虑

18.6 时序图

使用 I²C 总线模式时，主设备通过串行总线输出一个地址来选择一个从设备作为它的通信伙伴。

输出从设备地址后，主设备发送 TRC0 位(IIC 状态寄存器 0 (IICS0)的第 3 位)，用于指定数据传送方向，然后开始与从设备进行串行通信。


图 18-27 和 18-28 表示了数据通信的时序图。

IIC 移位寄存器 0 (IIC0)的移位操作和串行时钟(SCL0)的下降沿同步。将发送数据传入 SO0 锁存器并通过 SDA0 引脚输出(MSB first)。

在 SCL0 的上升沿通过 SDA0 引脚输入的数据被捕捉到 IIC0 寄存器。

图 18-27. 主设备至从设备的通信举例
(当主设备和从设备都选择 9-时钟等待时) (1/3)


(1) 起始条件 ~地址



注 将“FFH”写入 IIC0 或设置 WREL0，可以取消从设备的等待状态。

图 18-27. 主设备至从设备的通信举例
(当主设备和从设备都选择 9-时钟等待时) (2/3)


(2) 数据



注 将“FFH”写入 IIC0 或设置 WREL0，可以取消从设备的等待状态。

图 18-27. 主设备至从设备的通信举例
(当主设备和从设备都选择 9-时钟等待时) (3/3)


(3) 停止条件



注 将“FFH”写入 IIC0 或设置 WREL0，可以取消从设备的等待状态。

图 18-28. 从设备至主设备通信举例
(当主设备选择 8-时钟等待, 从设备选择 9-时钟等待时) (1/3)


(1) 开始条件 ~ 地址



注 将“FFH”写入 IIC0 或设置 WREL0, 可以取消主设备的等待状态。

图 18-28. 从设备至主设备通信举例
(当主设备选择 8-时钟等待, 从设备选择 9-时钟等待时) (2/3)


(2) 数据



注 将“FFH”写入 IIC0 或设置 WREL0, 可以取消主设备的等待状态。

图 18-28. 从设备至主设备通信举例
(当主设备选择 8-时钟等待, 从设备选择 9-时钟等待时) (3/3)

(3) 停止条件



注 将“FFH”写入 IIC0 或设置 WREL0，可以取消主设备的等待状态。

第十九章 乘法器/除法器

	78K0/KB2 (μPD78F050yA)	78K0/KC2 (μPD78F051yA)		78K0/KD2 (μPD78F052yA)		78K0/KE2 (μPD78F053yA)		78K0/KF2 (μPD78F054yA)
	y = 0~3	y = 1~3	y = 4, 5	y = 1~3	y = 4~7	y = 1~3	y = 4~7	y = 4~7
乘法器/除法器	—	—	√	—	√	—	√	√

备注 √: 安装, —: 没有安装

注意事项 不要同时使用串行接口 IIC0 和乘法器/除法器，因为串行接口 IIC0 和乘法器/除法器共用相应中断请求源的不同标志。

19.1 乘法器/除法器的功能

乘法器/除法器有以下功能。

- 16 位 × 16 位 = 32 位(乘法)
- 32 位 ÷ 16 位 = 32 位、16 位余数(除法)

19.2 乘法器/除法器的配置


乘法器/除法器包括以下硬件。

表 19-1. 乘法器/除法器的配置

项目	配置
寄存器	余数寄存器 0 (SDR0) 乘/除数寄存器 A0 (MDA0H、MDA0L) 乘/除数寄存器 B0 (MDB0)
控制寄存器	乘法器/除法器控制寄存器 0 (DMUC0)

图 19-1 为乘法器/除法器的框图。


图 19-1. 乘法器/除法器的框图



(1) 余数寄存器 0 (SDR0)

SDR0 是一个 16 位寄存器，用于存放余数。在乘法模式中该寄存器存储 0，而在除法模式中该寄存器存放操作结果的余数。
可由 8 位或 16 位存储器操作指令读取 SDR0。
复位信号产生将 SDR0 清零(0000H)。

图 19-2. 余数寄存器 0(SDR0)的格式




- 注意事项
- 1. 在操作期间(乘法器/除法器控制寄存器 0 (DMUC0)的第 7 位(DMUE)= 1)从 SDR0 中读取的值不确定。
 - 2. 当启动操作时(当 DMUE=1 时)，SDR0 被复位。

(2) 乘/除数寄存器 A0 (MDA0H、MDA0L)

MDA0 是一个 32 位寄存器，用于在乘法模式中设置 16 位乘数 A 和在除法模式中设置一个 32 位被除数，并存储 32 位的操作结果 (高 16 位: MDA0H、低 16 位: MDA0L)。

图 19-3. 乘/除数寄存器 A0 (MDA0H、MDA0L)的格式



- 注意事项
- 1. 在乘法模式中(乘法器/除法器控制寄存器 0 (DMUC0) = 81H)启动操作时，MDA0H 被清零。
 - 2. 在操作期间(乘法器/除法器控制寄存器 0 (DMUC0)的第 7 位(DMUE)= 1)不要修改 MDA0 的值。此时即使执行修改操作，结果也不确定。
 - 3. 在操作期间(当 DMUE = 1)从 MDA0 读取的值不确定。

在执行操作时 MDA0 的功能如下表所示。

表 19-2. 操作执行期间 MDA0 的功能

DMUSEL0	操作模式	设置	操作结果
0	除法模式	被除数	除法结果 (商)
1	乘法模式	高 16 位: 0, 低 16 位: 乘数 A	乘法结果 (乘积)

备注 DMUSEL0:乘法器/除法器控制寄存器 0 (DMUC0)的第 0 位

执行乘法操作期间该寄存器的配置与执行除法操作时的不相同，如下所示。

- 乘法操作期间的寄存器配置

$$\begin{matrix} <\text{乘数 A}> & & <\text{乘数 B}> & & <\text{乘积}> \\ \text{MDA0}(15 \sim 0 \text{ 位}) \times \text{MDB0}(15 \sim 0 \text{ 位}) = & \text{MDA0}(31 \sim 0 \text{ 位}) \end{matrix}$$

- 除法操作期间的寄存器配置


$$\begin{matrix} <\text{被除数}> & & <\text{除数}> & & <\text{商}> & & <\text{余数}> \\ \text{MDA0}(31 \sim 0 \text{ 位}) \div \text{MDB0}(15 \sim 0 \text{ 位}) = & \text{MDA0}(31 \sim 0 \text{ 位}) \dots \text{SDR0}(15 \sim 0 \text{ 位}) \end{matrix}$$

当乘法器/除法器控制寄存器 0(DMUC0)的第 7 位(DMUE)=1 时，一旦输入时钟，MDA0 马上获取计算结果。
可由 8 位或 16 位存储器操作指令设置 MDA0H 和 MDA0L。
复位信号产生将 MDA0H 和 MDA0L 清零(0000H)。

(3) 乘/除数寄存器 B0 (MDB0)

MDB0 用于存储乘法模式中的 16 位乘数 B 和除法模式中的 16 位除数。
可由 8 位或 16 位存储器操作指令设置 MDB0。
复位信号产生将 MDB0 清零(0000H)。

图 19-4. 乘/除数寄存器 B0(MDB0)的格式



- 注意事项**
1. 在操作期间(乘法器/除法器控制寄存器 0(DMUC0)的第 7 位(DMUE)= 1)不要修改 MDB0 的值。此时即使执行修改操作，结果也不确定。
 2. 在除法模式中不要对 MDB0 清零(0000H)。如果清零，则存储在 MDA0 与 SDR0 中的操作结果将不确定。

19.3 控制乘法器/除法器的寄存器

乘法器/除法器由乘法器/除法器控制寄存器 0(DMUC0)控制。

(1) 乘法器/除法器控制寄存器 0 (DMUC0)

DMUC0 是一个 8 位寄存器，用于控制乘法器/除法器的操作。

可用 1 位或 8 位存储器操作指令设置 DMUC0。

复位信号产生将 DMUC0 清零(00H)。

图 19-5. 乘法器/除法器控制寄存器 0 (DMUC0)的格式

地址: FF68H 复位后: 00H R/W

符号	<7>	6	5	4	3	2	1	0
DMUC0	DMUE	0	0	0	0	0	0	DMUSEL0
	DMUE [#]	启动/停止操作						
	0	停止操作						
	1	启动操作						
	DMUSEL0	操作模式(乘法/除法)的选择						
	0	除法模式						
	1	乘法模式						

注 当 DMUE =1 时，启动操作。操作结束后 DMUE 被自动清零。

- 注意事项
1. 如果操作期间(当 DMUE = 1)DMUE 被清零，则操作结果不确定。如果设置了中断标志，在执行清零指令时操作完成，操作结果可以得到保证。
 2. 在操作期间(当 DMUE = 1)时，不要修改 DMUSEL0 的值。如果修改了，则存放在乘/除数寄存器 A0 (MDA0)和余数寄存器 0 (SDR0)中的操作结果不确定。
 3. 如果在操作期间(当 DMUE = 1)将 DMUE 清零，则停止操作。若要再次执行操作，应对乘/除数寄存器 A0 (MDA0)、乘/除数寄存器 B0 (MDB0)和乘法器/除法器控制寄存器 0 (DMUC0)进行设置，然后启动操作(通过设置 DMUE = 1)。

19.4 乘法器/除法器的操作

19.4.1 乘法操作

- 初始化设置

1. 将操作数赋给乘/除数寄存器 A0L (MDA0L)和乘/除数寄存器 B0 (MDB0)。
2. 设置乘法器/除法器控制寄存器 0 (DMUC0)的第 0 位和第 7 位(DMUSEL0 和 DMUE)=1。启动操作。

- 操作期间

3. 启动操作后经历 16 个内部时钟时，操作完成(操作期间中间数据存于 MDA0L 和 MDA0H 中，因此读取这些寄存器得到的值不确定)。


- 操作结束

4. 操作结果存于 MDA0L 和 MDA0H 中。
5. DMUE 被清零 (操作结束)。
6. 操作结束后，产生中断请求信号(INTDMU)。

- 下一次操作

7. 执行下一次乘法操作，要从 19.4.1 乘法操作中的初始化设置开始。
8. 执行下一次除法操作，要从 19.4.2 除法操作中的初始化设置开始。

图 19-6. 乘法操作(00DAH × 0093H)的时序



19.4.2 除法操作

- 初始化设置

1. 将操作数赋给乘/除数寄存器 A0(MDA0L 和 MDA0H)和乘/除数寄存器 B0(MDB0)。
2. 分别设置乘法器/除法器控制寄存器 0(DMUC0)的第 0(DMUSEL0)和第 7 位(DMUE)为 0 和 1。启动操作。

- 操作期间

3. 启动操作后经历 32 个外部硬件时钟(f_{PRS})时，操作完成(操作期间中间数据存于 MDA0L 和 MDA0H 以及余数寄存器 0(SDR0)中，因此读取这些寄存器得到的值不确定)。


- 操作结束

4. 操作结果存于 MDA0L、MDA0H 和 SDR0 中。
5. DMUE 被清零(操作结束)。
6. 操作结束后，产生中断请求信号(INTDMU)。

- 下一次操作

7. 执行下一次乘法操作，要从 19.4.1 乘法操作中的初始化设置开始。
8. 执行下一次除法操作，要从 19.4.2 除法操作中的初始化设置开始。

图 19-7. 除法操作(DCB A2586H ÷ 0018H)的时序



第二十章 中断功能

		78K0/KB2 (μ PD78F050yA)	78K0/KC2 (μ PD78F051yA)	78K0/KD2 (μ PD78F052yA)	78K0/KE2 (μ PD78F053yA)		78K0/KF2 (μ PD78F054yA)
		y = 0~3	y = 1~5	y = 1~7	y = 1~3	y = 4~7	y = 4~7
可屏蔽中 断	外部	6	38/44 引脚: 7 通道 48 引脚: 8 通道	8	9	9	9
	内部	14	16	16	16	19	20

20.1 中断功能类型

可分为以下两种类型。

(1) 可屏蔽中断

这类中断可进行屏蔽控制。通过设置优先级指定标志寄存器(**PROL**, **PROH**, **PR1L**, **PR1H**)将可屏蔽中断分为高优先级中断组和低优先级中断组。

支持中断嵌套，即在低优先级的中断服务子程序中可以响应高优先级的中断请求。如果同时产生两个或两个以上具有相同优先级的中断请求，则根据向量中断服务进行处理。优先级顺序，请参见**表 20-1**。

产生一个退出待机模式信号，并退出 **STOP** 和 **HALT** 模式。

可屏蔽中断包括外部中断请求和内部中断请求。

(2) 软件中断

这是通过执行 **BRK** 指令产生的一类向量中断。即使禁止中断时也可以响应这类中断。软件中断不受中断优先级控制。

20.2 中断源和配置

断源包括可屏蔽中断和软件中断。另外，还具有 4 种复位源 (参见**表 20-1**)。

表 20-1. 中断源列表 (1/2)

中断类型	内部/外部	基本配置类型 注 1	默认优先级 注 2	中断源		向量地址	K B 2	K C 2	K D 2	K E 2	K F 2
				名称	触发器						
可屏蔽	内部	(A)	0	INTLVI	低电压检测 ^{注 3}	0004H	√	√	√	√	√
	外部	(B)	1	INTP0	引脚输入沿检测。	0006H	√	√	√	√	√
			2	INTP1		0008H	√	√	√	√	√
			3	INTP2		000AH	√	√	√	√	√
			4	INTP3		000CH	√	√	√	√	√
			5	INTP4		000EH	√	√	√	√	√
			6	INTP5		0010H	√	√	√	√	√
	内部	(A)	7	INTSRE6	UART6 接收错误发生	0012H	√	√	√	√	√
			8	INTSR6	UART6 接收结束	0014H	√	√	√	√	√
			9	INTST6	UART6 发送结束	0016H	√	√	√	√	√
			10	INTCSI10/ INTST0	CSI10 通信结束/ UART0 发送结束	0018H	√	√	√	√	√
			11	INTTMH1	TMH1 与 CMP01 相等 (指定比较寄存器)	001AH	√	√	√	√	√
			12	INTTMH0	TMH0 与 CMP00 相等 (指定比较寄存器)	001CH	√	√	√	√	√
			13	INTTM50	TM50 与 CR50 相等 (指定比较寄存器)	001EH	√	√	√	√	√
			14	INTTM000	TM00 与 CR000 相等 (指定比较寄存器), TI010 引脚有效沿检测 (指定捕捉寄存器)	0020H	√	√	√	√	√
			15	INTTM010	TM00 与 CR010 相等 (指定比较寄存器), TI000 引脚有效沿检测 (指定捕捉寄存器)	0022H	√	√	√	√	√
			16	INTAD	A/D 转换结束	0024H	√	√	√	√	√
			17	INTSR0	UART0 接收结束或产生接收错误	0026H	√	√	√	√	√
			18	INTWTI	钟表定时器参考时间间隔信号	0028H	—	√	√	√	√
			19	INTTM51 ^{注 4}	TM51 与 CR51 相等 (指定比较寄存器)	002AH	√	√	√	√	√

- 注
1. 基本配置类型(A) ~ (D)与图 20-1 中 (A) ~ (D)相对应。
 2. 当两个或两个以上可屏蔽中断同时产生时采用默认的优先级。优先级 0 的优先级别最高，而优先级 28 的优先级别最低。
 3. 当低电压检测寄存器(LVIM)的第 1 位(LVIMD)被清零时。
 4. 当 8 位定时器/事件计数器 51 用在载波发生器模式中时，中断源是 INTTM5H1 (参见图 9-13 发送时序)。


表 20-1. 中断源列表(2/2)

中断类型	内部/外部	基本配置类型 ^{注1}	默认优先级 ^{注2}	中断源		向量地址	K B 2	K C 2	K D 2	K E 2	K F 2
				名称	触发器						
可屏蔽	外部	(C)	20	INTKR	按键中断检测	002CH	—	√	√	√	√
	内部	(A)	21	INTWT	钟表定时器溢出	002EH	—	√	√	√	√
	外部	(B)	22	INTP6	引脚输入脉冲沿检测	0030H	—	√ ^{注4}	√	√	√
			23	INTP7		0032H	—	—	—	√	√
	内部	(A)	24	INTIIC0/ INTDMU	IIC0 通信结束/乘法/除法操作结束	0034H	√ ^{注5}	√ ^{注5}	√ ^{注5}	√ ^{注5}	√
			25	INTCSI11	CSI11 通信结束	0036H	—	—	—	√ ^{注6}	√
			26	INTTM001	TM01 与 CR001 相等 (指定比较寄存器), TI011 引脚有效沿检测 (指定捕捉寄存器)	0038H	—	—	—	√ ^{注6}	√
			27	INTTM011	TM01 与 CR011 相等 (指定比较寄存器), TI001 引脚有效沿检测 (指定捕捉寄存器)	003AH	—	—	—	√ ^{注6}	√
			28	INTACSI	CSIA0 通信结束	003CH	—	—	—	—	√
软件	—	(D)	—	BRK	执行 BRK 指令	003EH	√	√	√	√	√
复位	—	—	—	RESET	复位输入	0000H	√	√	√	√	√
				POC	上电清零						
				LVI	低电压检测 ^{注3}						
				WDT	WDT 溢出						


- 注
1. 基本配置类型(A) ~ (D)与图 20-1 中 (A) ~ (D)相对应。
 2. 当两个或两个以上可屏蔽中断同时产生时采用默认的优先级。优先级 0 的优先级别最高，而优先级 28 的优先级别最低。
 3. 当低电压检测寄存器(LVIM)的第 1 位(LVIMD)被清零时。
 4. 仅限 48 引脚产品。
 5. INTIIC0: 小于 32KB 的 flash 存储器产品
INTIIC0/INTDMU: 大于 48KB 的 flash 存储器产品
 6. 仅限于大于 48KB 的 flash 存储器产品。

图 20-1. 中断功能的基本配置(1/2)

(A) 内部可屏蔽中断



(B) 外部可屏蔽中断(INTPn)




备注 n = 0~5: 78K0/KC2, 78K0/KB2 的 38 引脚和 44 引脚产品
 n = 0~6: 78K0/KC2, 78K0/KD2 的 48 引脚产品
 n = 0~7: 78K0/KE2, 78K0/KF2

IF: 中断请求标志
 IE: 中断允许标志
 ISP: 服务优先级标志
 MK: 中断屏蔽标志
 PR: 优先级指定标志


图 20-1. 中断功能的基本配置 (2/2)

(C) 外部可屏蔽中断 (INTKR)



备注 n = 0, 1: 78K0/KC2 的 38 引脚产品
 n = 0~3: 78K0/KC2 的 44 引脚和 48 引脚产品
 n = 0~7: 78K0/KD2, 78K0/KE2, 78K0/KF2

(D) 软件中断



IF: 中断请求标志
IE: 中断允许标志
ISP: 服务优先级标志
MK: 中断屏蔽标志
PR: 优先级指定标志
KRM: 按键返回模式寄存器

20.3 控制中断功能的寄存器

以下 6 种寄存器用于控制中断功能。

- 中断请求标志寄存器(IF0L, IF0H, IF1L, IF1H)
- 中断屏蔽标志寄存器(MK0L, MK0H, MK1L, MK1H)
- 优先级指定标志寄存器(PR0L, PR0H, PR1L, PR1H)
- 外部中断上升沿允许寄存器(EGP)
- 外部中断下降沿允许寄存器(EGN)
- 程序状态字(PSW)

表 20-2 显示了用于中断请求源的中断请求标志、中断屏蔽标志和优先级指定标志列表。

表 20-2. 相应中断请求源的标志(1/2)

K B 2	K C 2	K D 2	K E 2	K F 2	中断源	中断请求标志		中断屏蔽标志		优先级指定标志				
						寄存器		寄存器		寄存器				
√	√	√	√	√	INTLVI	LVIF		IF0L	LVIMK		MK0L	LVIPR		PR0L
√	√	√	√	√	INTP0	PIF0			PMK0			PPR0		
√	√	√	√	√	INTP1	PIF1			PMK1			PPR1		
√	√	√	√	√	INTP2	PIF2			PMK2			PPR2		
√	√	√	√	√	INTP3	PIF3			PMK3			PPR3		
√	√	√	√	√	INTP4	PIF4			PMK4			PPR4		
√	√	√	√	√	INTP5	PIF5			PMK5			PPR5		
√	√	√	√	√	INTSRE6	SREIF6			SREMK6			SREPR6		
√	√	√	√	√	INTSR6	SRIF6		IF0H	SRMK6		MK0H	SRPR6		PR0H
√	√	√	√	√	INTST6	STIF6			STMK6			STPR6		
√	√	√	√	√	INTCSI10	CSIIF10 注 1	DUALIF0 注 1		CSIMK10 注 2	DUALMK0 注 2		CSIPR10 注 3	DUALPR0 注 3	
√	√	√	√	√	INTST0	STIF0 注 1			STMK0 注 2			STPR0 注 3		
√	√	√	√	√	INTTMH1	TMIFH1			TMMKH1			TMPRH1		
√	√	√	√	√	INTTMH0	TMIFH0			TMMKH0			TMPRH0		
√	√	√	√	√	INTTM50	TMIF50			TMMK50			TMPR50		
√	√	√	√	√	INTTM000	TMIF000			TMMK000			TMPR000		
√	√	√	√	√	INTTM010	TMIF010		TMMK010		TMPR010				

- 注
1. 如果产生 INTCSI10 或 INTST0 中的任意一种，则将 IF0H 的第 2 位设置为(1)。
 2. MK0H 的第 2 位支持中断源 INTCSI10 和 INTST0。
 3. PR0H 的第 2 位支持中断源 INTCSI10 和 INTST0。

表 20-2. 相应中断请求源的标志(2/2)

K B 2	K C 2	K D 2	K E 2	K F 2	中断源	中断请求标志		中断屏蔽标志		优先级指定标志	
							寄存器		寄存器		寄存器
√	√	√	√	√	INTAD	ADIF	IF1L	ADMK	MK1L	ADPR	PR1L
√	√	√	√	√	INTSR0	SRIF0		SRMK0		SRPR0	
—	√	√	√	√	INTWTI	WTIIF		WTIMK		WTIPR	
√	√	√	√	√	INTTM51 注 4	TMIF51		TMMK51		TMPR51	
—	√	√	√	√	INTKR	KRIF		KRMK		KRPR	
—	√	√	√	√	INTWT	WTIF		WTMK		WTPR	
—	√ 注 1	√	√	√	INTP6	PIF6		PMK6		PPR6	
—	√	√	√	√	INTP7	PIF7		PMK7		PPR7	
√ 注 2	√ 注 2	√ 注 2	√ 注 2	√	INTIIC0 注 5	IICIF0 注 6	IF1H	IICMK0 注 7	MK1H	IICPR0 注 7	PR1H
					INTDMU 注 5	DMUIF 注 6		DMUMK 注 7		DMUPR 注 7	
—	—	—	√ 注 3	√	INTCSI11	CSIIF11		CSIMK11		CSIPR11	
—	—	—	√ 注 3	√	INTTM001	TMIF001		TMMK001		TMPR001	
—	—	—	√ 注 3	√	INTTM011	TMIF011		TMMK011		TMPR011	
—	—	—	—	√	INTACSI	ACSIIF		ACSIMK		ACSIPR	

- 注
1. 仅限于 48 引脚产品。
 2. INTIIC0: 小于 32KB 的 flash 存储器产品
INTIIC0/INTDMU: 大于 48KB 的 flash 存储器产品
 3. 仅限至少为 48 引脚的 flash 存储器产品。
 4. 当 8 位定时器/事件计数器 51 用在载波发生器模式时, 其中断源为 INTTM5H1 (参见 图 9-13 发送时序)。
 5. 不要同时使用串行接口 IIC0 和乘法器/除法器, 因为串行接口 IIC0 和乘法器/除法器的相应中断请求源标志支持这两种中断请求源。如果操作串行接口 IIC0 的软件是用 C 编译器 CC78K0 开发, 不要在 PM+ 的 GUI 中选择复选框“使用乘法器/除法器”。
 6. 如果产生中断源 INTIIC0 或 INTDMU, IF1H 的第 0 位设置为(1)。
 7. MK1H 和 PR1H 的第 0 位 支持中断源 INTIIC0 和 INTDMU。

(1) 中断请求标志寄存器 (IF0L, IF0H, IF1L, IF1H)

当产生相关的中断请求或执行指令时，这些中断请求标志被置 1。当执行的指令是响应中断请求或复位输入时，这些标志被清零。

当响应中断时，中断请求标志自动清零，然后进入中断例程。

可由 1 位或 8 位存储器操作指令设置 IF0L、IF0H、IF1L 和 IF1H。当 IF0L 与 IF0H、IF1L 与 IF1H 组合起来形成 16 位寄存器 IF0 和 IF1 时，可用 16 位存储器操作指令设置这些寄存器。

复位信号的输入将这些寄存器清零(00H)。

注意事项 1. 待机释放后当要操作定时器，串行接口，或 A/D 转换器时，清零中断请求标志后执行操作。中断请求标志 可能由噪声设置。

2. 当操作中中断请求标志寄存器的标志时，使用 1 位存储器操作指令 (CLR1)。当在 C 语言中描述时，使用位操作指令，如“IF0L.0 = 0;”或“_asm(“clr1 IF0L, 0”);”，因为编译的汇编器必须是 1 位存储器操作指令(CLR1)。

如果一个程序在 C 语言中使用 8 位存储器操作指令描述，如“IF0L &= 0xfe;”并编译，它将变为三条汇编语句。

```
mov a, IF0L
and a, #0FEH
mov IF0L, a
```

这种情况下，当处于“mov a, IF0L”和“mov IF0L, a”之间的时序中，即使同一个中断请求标志寄存器 (IF0L) 的其他请求标志也会被设置为 1，则该请求标志将被“mov IF0L, a”清零。所以，在 C 语言中使用 8 位存储器操作指令时要特别注意。

图 20-2. 中断请求标志 寄存器 (IF0L, IF0H, IF1L, IF1H) 的格式(78K0/KB2)

地址: FFE0H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0L	SREIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIIIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0H	TMIF010	TMIF000	TMIF50	TMIFH0	TMIFH1	DUALIF0 CSIIIF10 STIF0	STIF6	SRIF6

地址: FFE2H 复位后: 00H R/W

符号	7	6	5	4	<3>	2	<1>	<0>
IF1L	0	0	0	0	TMIF51	0	SRIF0	ADIF

地址: FFE3H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	<0>
IF1H	0	0	0	0	0	0	0	IICIF0

XXIFX	中断请求标志
0	没有中断请求信号产生
1	中断请求产生, 中断请求状态

注意事项 IF1L 的第 2, 4~7 位和 IF1H 的第 1~7 位必须清为 0。

图 20-3. 中断请求标志 寄存器 (IF0L, IF0H, IF1L, IF1H) (78K0/KC2)的格式

地址: FFE0H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0L	SREIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0H	TMIF010	TMIF000	TMIF50	TMIFH0	TMIFH1	DUALIF0 CSIF10 STIF0	STIF6	SRIF6

地址: FFE2H 复位后: 00H R/W

符号	7	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF1L	0	PIF6 ^{※1}	WTIF	KRIF	TMIF51	WTIF	SRIF0	ADIF

地址: FFE3H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	<0>
IF1H	0	0	0	0	0	0	0	IICIF0 DMUIF ^{※2}

XXIFX	中断请求标志
0	没有中断请求信号产生
1	中断请求产生，中断请求状态

- 注
1. 仅限 48 引脚产品。
 2. 仅限 μ PD78F0514A, 78F0515A, 和 78F0515DA (flash 存储器至少 48 KB 的产品)。

- 注意事项
1. 在 38 引脚和 44 引脚产品中，IF1L 的第 6 位和第 7 位必须清为 0。
在 48 引脚产品中 IF1L 的第 7 位必须清为 0。
 2. IF1H 的第 1~7 位必须清为 0。

图 20-4. 中断请求标志 寄存器 (IF0L, IF0H, IF1L, IF1H) 的格式(78K0/KD2)

地址: FFE0H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0L	SREIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIIIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0H	TMIF010	TMIF000	TMIF50	TMIFH0	TMIFH1	DUALIF0 CSIIIF10 STIF0	STIF6	SRIF6

地址: FFE2H 复位后: 00H R/W

符号	7	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF1L	0	PIF6	WTIF	KRIF	TMIF51	WTIIF	SRIF0	ADIF

地址: FFE3H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	<0>
IF1H	0	0	0	0	0	0	0	IICIF0 DMUIF [※]

XXIFX	中断请求标志
0	没有中断请求信号产生
1	中断请求产生, 中断请求状态

注 仅限μPD78F0524A, 78F0525A, 78F0526A, 78F0527A, 和 78F0527DA (flash 存储器至少 48 KB 的产品)。

注意事项 1F1L 的第 7 位和 IF1H 的第 1~7 位必须清为 0。

图 20-5. 中断请求标志 寄存器 (IF0L, IF0H, IF1L, IF1H) 的格式(78K0/KE2)

地址: FFE0H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0L	SREIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0H	TMIF010	TMIF000	TMIF50	TMIFH0	TMIFH1	DUALIF0 CSIIIF10 STIF0	STIF6	SRIF6

地址: FFE2H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF1L	PIF7	PIF6	WTIF	KRIF	TMIF51	WTIIF	SRIF0	ADIF

地址: FFE3H 复位后: 00H R/W

符号	7	6	5	4	<3>	<2>	<1>	<0>
IF1H	0	0	0	0	TMIF011 [※]	TMIF001 [※]	CSIIIF11 [※]	IICIF0 DMUIF [※]

XXIFX	中断请求标志
0	没有中断请求信号产生
1	中断请求产生，中断请求状态

注 仅限μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和 78F0537DA (flash 存储器至少 48 KB 的产品)。

注意事项 对于μPD78F0531A, 78F0532A, 和 78F0533A, IF1H 的第 1~7 位必须为 0 (flash 存储器小于 32 KB 的产品)。

对于μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和 78F0537DA, IF1H 的第 4~7 位必须为 0 (flash 存储器至少为 48 KB 的产品)。

图 20-6. 中断请求标志 寄存器 (IF0L, IF0H, IF1L, IF1H)的格式 (78K0/KF2)

地址: FFE0H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0L	SREIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIIIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0H	TMIF010	TMIF000	TMIF50	TMIFH0	TMIFH1	DUALIF0 CSIIIF10 STIF0	STIF6	SRIF6

地址: FFE2H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF1L	PIF7	PIF6	WTIF	KRIF	TMIF51	WTIIF	SRIF0	ADIF

地址: FFE3H 复位后: 00H R/W

符号	7	6	5	<4>	<3>	<2>	<1>	<0>
IF1H	0	0	0	ACSIIF	TMIF011	TMIF001	CSIIIF11	IICIF0 DMUIF

XXIFX	中断请求标志
0	没有中断请求信号产生
1	中断请求产生, 中断请求状态

注意事项 IF1H 的第 5~7 位必须清为 0。

(2) 中断屏蔽标志 寄存器 (MK0L, MK0H, MK1L, MK1H)

这些中断屏蔽标志用于允许/禁止相关的可屏蔽中断服务。

可由 1 位或 8 位存储器操作指令设置 MK0L、MK0H、MK1L 和 MK1H。当 MK0L 与 MK0H、MK1L 与 MK1H 组合起来形成 16 位寄存器 MK0 与 MK1 时，可由 16 位存储器操作指令设置这些寄存器。

复位信号产生将这些寄存器的内容设置为 FFH。

图 20-7. 中断屏蔽标志 寄存器 (MK0L, MK0H, MK1L, MK1H)的格式 (78K0/KB2)

地址: FFE4H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0L	SREMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0H	TMMK010	TMMK000	TMMK50	TMMKH0	TMMKH1	DUALMK0 CSIMK10 STMK0	STMK6	SRMK6

地址: FFE6H 复位后: FFH R/W

符号	7	6	5	4	<3>	2	<1>	<0>
MK1L	1	1	1	1	TMMK51	1	SRMK0	ADMK

地址: FFE7H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
MK1H	1	1	1	1	1	1	1	IICMK0

XXMKX	中断服务控制
0	中断服务允许
1	中断服务禁止

注意事项 MK1L 的第 2, 4~7 位和 MK1H 的第 1~7 必须设置为 1。

图 20-8. 中断屏蔽标志 寄存器 (MK0L, MK0H, MK1L, MK1H)的格式 (78K0/KC2)

地址: FFE4H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0L	SREMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0H	TMMK010	TMMK000	TMMK50	TMMKH0	TMMKH1	DUALMK0 CSIMK10 STMK0	STMK6	SRMK6

地址: FFE6H 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK1L	1	PMK6 ^{※1}	WTMK	KRMK	TMMK51	WTIMK	SRMK0	ADMK

地址: FFE7H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
MK1H	1	1	1	1	1	1	1	IICMK0 DMUMK ^{※2}

XXMKX	中断服务控制						
0	中断服务允许						
1	中断服务禁止						

注 1. 仅限 48 引脚产品。
 2. 仅μPD78F0514A, 78F0515A, 和 78F0515DA (flash 存储器至少为 48 KB 的产品)。

注意事项 1. 在 38 引脚和 44 引脚产品中 MK1L 的第 6 和 7 位必须设置为 1。
 在 48 引脚产品中 MK1L 的第 7 位必须设置为 1。
 2. MK1H 的第 1~7 位必须清为 0。

图 20-9. 中断屏蔽标志 寄存器 (MK0L, MK0H, MK1L, MK1H)的格式 (78K0/KD2)

地址: FFE4H 复位后: FFH R/W

符号 <7> <6> <5> <4> <3> <2> <1> <0>

MK0L

SREMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号 <7> <6> <5> <4> <3> <2> <1> <0>

MK0H

TMMK010	TMMK000	TMMK50	TMMKH0	TMMKH1	DUALMK0 CSIMK10 STMK0	STMK6	SRMK6

地址: FFE6H 复位后: FFH R/W

符号 7 <6> <5> <4> <3> <2> <1> <0>

MK1L

1	PMK6	WTMK	KRMK	TMMK51	WTIMK	SRMK0	ADMK

地址: FFE7H 复位后: FFH R/W

符号 7 6 5 4 3 2 1 <0>

MK1H

1	1	1	1	1	1	1	IICMK0 DMUMK [※]

XXMKX	中断服务控制
0	中断服务允许
1	中断服务禁止

注 仅μPD78F0524A, 78F0525A, 78F0526A, 78F0527A,和 78F0527DA (flash 存储器至少为 48 KB 的产品)。

注意事项 MK1L 的第 7 位和 MK1H 的第 1~7 位必须设置为 1。

图 20-10. 中断屏蔽标志 寄存器 (MK0L, MK0H, MK1L, MK1H) 的格式(78K0/KE2)

地址: FFE4H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0L	SREMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0H	TMMK010	TMMK000	TMMK50	TMMKH0	TMMKH1	DUALMK0 CSIMK10 STMK0	STMK6	SRMK6

地址: FFE6H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK1L	PMK7	PMK6	WTMK	KRMK	TMMK51	WTIMK	SRMK0	ADMK

地址: FFE7H 复位后: FFH R/W

符号	7	6	5	4	<3>	<2>	<1>	<0>
MK1H	1	1	1	1	TMMK011 [※]	TMMK001 [※]	CSIMK11 [※]	IICMK0 DMUMK [※]

XXMKX	中断服务控制						
0	中断服务允许						
1	中断服务禁止						

注 仅μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和 78F0537DA (flash 存储器至少为 48 KB 的产品)。

注意事项 对于μPD78F0531A, 78F0532A, 和 78F0533A (flash 存储器小于 32 KB 的产品), MK1H 的第 1~7 位必须设置为 1。
 对于μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和 78F0537DA (flash 存储器至少为 48 KB 的产品), MK1H 的第 4~7 位必须设置为 1。

图 20-11. 中断屏蔽标志 寄存器 (MK0L, MK0H, MK1L, MK1H) 的格式(78K0/KF2)

地址: FFE4H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0L	SREMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0H	TMMK010	TMMK000	TMMK50	TMMKH0	TMMKH1	DUALMK0 CSIMK10 STMK0	STMK6	SRMK6

地址: FFE6H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK1L	PMK7	PMK6	WTMK	KRMK	TMMK51	WTIMK	SRMK0	ADMK

地址: FFE7H 复位后: FFH R/W

符号	7	6	5	<4>	<3>	<2>	<1>	<0>
MK1H	1	1	1	ACSIMK	TMMK011	TMMK001	CSIMK11	IICMK0 DMUMK

XXMKX	中断服务控制
0	中断服务允许
1	中断服务禁止

注意事项 MK1H 的第 5~7 位必须设置为 1。

(3) 优先级指定标志 寄存器 (PR0L, PR0H, PR1L, PR1H)

这些优先级指定标志寄存器用于设置相关的可屏蔽中断优先级次序。
可由 1 位或 8 位存储器操作指令设置 PR0L、PR0H、PR1L 和 PR1H。当 PR0L 与 PR0H、PR1L 与 PR1H 组合起来形成 16 位寄存器 PR0 与 PR1 时，可由 16 位存储器操作指令设置这些寄存器。
复位信号产生将这些寄存器内容设置为 FFH。

图 20-12. 优先级指定标志 寄存器 (PR0L, PR0H, PR1L, PR1H) 的格式(78K0/KB2)

地址: FFE8H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0L	SREPR6	PPR5	PPR4	PPR3	PPR2	PPR1	PPR0	LVIPR

地址: FFE9H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0H	TMPR010	TMPR000	TMPR50	TMPRH0	TMPRH1	DUALPR0 CSIPR10 STPR0	STPR6	SRPR6

地址: FFEAH 复位后: FFH R/W

符号	7	6	5	4	<3>	2	<1>	<0>
PR1L	1	1	1	1	TMPR51	1	SRPR0	ADPR

地址: FFE8H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
PR1H	1	1	1	1	1	1	1	IICPR0

XXPRX	优先级选择
0	高优先级
1	低优先级

注意事项 PR1L 的第 2, 4~7 位和 PR1H 的第 1~7 位必须设置为 1。

图 20-13. 优先级指定标志 寄存器 (PR0L, PR0H, PR1L, PR1H) 的格式(78K0/KC2)

地址: FFE8H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0L	SREPR6	PPR5	PPR4	PPR3	PPR2	PPR1	PPR0	LVIPR

地址: FFE9H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0H	TMPR010	TMPR000	TMPR50	TMPRH0	TMPRH1	DUALPR0 CSIPR10 STPR0	STPR6	SRPR6

地址: FFEAH 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR1L	1	PPR6 ^{‡1}	WTPR	KRPR	TMPR51	WTIPR	SRPR0	ADPR

地址: FFE8H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
PR1H	1	1	1	1	1	1	1	IICPR0 DMUPR ^{‡2}

XXPRX	优先级选择
0	高优先级
1	低优先级

- 注
1. 仅限 48 引脚产品。
 2. 仅 μ PD78F0514A, 78F0515A, 和 78F0515DA (flash 存储器至少为 48 KB 的产品)。

- 注意事项
1. 在 38 引脚和 44 引脚产品中 PR1L 的第 6 和 7 位必须设置为 1。
在 48 引脚产品中 PR1L 的第 7 位必须设置为 1。
 2. PR1H 的第 1~7 位必须清为 0。

图 20-14. 优先级指定标志 寄存器 (PR0L, PR0H, PR1L, PR1H) 的格式(78K0/KD2)

地址: FFE8H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0L	SREPR6	PPR5	PPR4	PPR3	PPR2	PPR1	PPR0	LVIPR

地址: FFE9H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0H	TMPR010	TMPR000	TMPR50	TMPRH0	TMPRH1	DUALPR0 CSIPR10 STPR0	STPR6	SRPR6

地址: FFEAH 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR1L	1	PPR6	WTPR	KRPR	TMPR51	WTIPR	SRPR0	ADPR

地址: FFE BH 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
PR1H	1	1	1	1	1	1	1	IICPR0 DMUPR [※]

XXPRX	优先级选择						
0	高优先级						
1	低优先级						

注 仅μPD78F0524A, 78F0525A, 78F0526A, 78F0527A, 和 78F0527DA (flash 存储器至少为 48 KB 的产品)。

注意事项 PR1L 的第 7 位和 PR1H 的第 1~7 位必须设置为 1。

图 20-15. 优先级指定标志 寄存器 (PR0L, PR0H, PR1L, PR1H) 的格式(78K0/KE2)

地址: FFE8H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0L	SREPR6	PPR5	PPR4	PPR3	PPR2	PPR1	PPR0	LVIPR

地址: FFE9H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0H	TMPR010	TMPR000	TMPR50	TMPRH0	TMPRH1	DUALPR0 CSIPR10 STPR0	STPR6	SRPR6

地址: FFEAH 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR1L	PPR7	PPR6	WTPR	KRPR	TMPR51	WTIPR	SRPR0	ADPR

地址: FFEBH 复位后: FFH R/W

符号	7	6	5	4	<3>	<2>	<1>	<0>
PR1H	1	1	1	1	TMPR011 [※]	TMPR001 [※]	CSIPR11 [※]	IICPR0 DMUPR [※]

XXPRX	优先级选择
0	高优先级
1	低优先级

注 仅μPD78F0534A, 78F0535A, 78F0536A, 78F0537A,和 78F0537DA (flash 存储器至少为 48 KB 的产品)。

注意事项 对于μPD78F0531A, 78F0532A, 和 78F0533A (flash 存储器小于 32 KB 的产品), PR1H 的第 1~7 位必须设置为 1。

对于 μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和 78F0537DA (flash 存储器至少为 48 KB 的产品), PR1H 的第 4~7 位必须设置为 1。

图 20-16. 优先级指定标志 寄存器 (PR0L, PR0H, PR1L, PR1H) 的格式(78K0/KF2)

地址: FFE8H	复位后: FFH	R/W						
符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0L	SREPR6	PPR5	PPR4	PPR3	PPR2	PPR1	PPR0	LVIPR

地址: FFE9H	复位后: FFH	R/W						
符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0H	TMPR010	TMPR000	TMPR50	TMPRH0	TMPRH1	DUALPR0 CSIPR10 STPR0	STPR6	SRPR6

地址: FFEAH	复位后: FFH	R/W						
符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR1L	PPR7	PPR6	WTPR	KRPR	TMPR51	WTIPR	SRPR0	ADPR

地址: FFEbH	复位后: FFH	R/W						
符号	7	6	5	<4>	<3>	<2>	<1>	<0>
PR1H	1	1	1	ACSIPR	TMPR011	TMPR001	CSIPR11	IICPR0 DMUPR

XXPRX	优先级选择						
0	高优先级						
1	低优先级						

注意事项 PR1H 的第 5~7 位必须设置为 1。

(4) 外部中断上升沿允许 寄存器(EGP), 外部中断下降沿允许寄存器(EGN)

这两个寄存器用于指定 INTPn 的有效沿。
可由 1 位或 8 位存储器操作指令设置 EGP 和 EGN。
复位信号的输入将这些寄存器清零 (00H)。

备注 n = 0~5: 78K0/KC2, 78K0/KB2 的 38 引脚和 44 引脚产品
 n = 0~6: 78K0/KC2, 78K0/KD2 的 48 引脚产品
 n = 0~7: 78K0/KE2, 78K0/KF2

图 20-17. 外部中断上升沿允许寄存器(EGP)和外部中断下降沿允许寄存器(EGN) 的格式(1/2)

(1) 78K0/KB2

地址: FF48H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGP	0	0	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0

地址: FF49H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGN	0	0	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0

(2) 78K0/KC2 的 38 引脚和 44 引脚产品

地址: FF48H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGP	0	0	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0

地址: FF49H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGN	0	0	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0

(3) 78K0/KC2, 78K0/KD2 的 48 引脚产品

地址: FF48H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGP	0	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0

地址: FF49H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGN	0	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0

EGPn	EGNn	INTPn 引脚有效沿选择
0	0	沿检测禁止
0	1	下降沿
1	0	上升沿
1	1	双沿

注意事项 在 78K0/KC2 和 78K0/KB2 的 38 引脚和 44 引脚产品中, EGP 和 EGN 的第 6 和 7 位必须设置为 0。

在 78K0/KC2 和 78K0/KD2 的 48 引脚产品中, EGP 和 EGN 的第 7 位必须设置为 0。

备注 n = 0~5: 78K0/KC2, 78K0/KB2 的 38 引脚和 44 引脚产品

n = 0~6: 78K0/KC2, 78K0/KD2 的 48 引脚产品

图 20-17. 外部中断上升沿允许寄存器(EGP)
和外部中断下降沿允许寄存器(EGN) 的格式(2/2)

(4) 78K0/KE2, 78K0/KF2

地址: FF48H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGP	EGP7	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0

地址: FF49H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGN	EGN7	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0

EGPn	EGNn	INTPn 引脚有效沿选择
0	0	沿检测禁止
0	1	下降沿
1	0	上升沿
1	1	双沿

备注 n = 0~7: 78K0/KE2, 78K0/KF2

表 20-3 显示了与 EGPn 和 EGNn 相关的端口。

表 20-3. EGPn 和 EGNn 相关的端口

检测允许寄存器		脉冲沿检测端口	中断请求信号
EGP0	EGN0	P120	INTP0
EGP1	EGN1	P30	INTP1
EGP2	EGN2	P31	INTP2
EGP3	EGN3	P32	INTP3
EGP4	EGN4	P33	INTP4
EGP5	EGN5	P16	INTP5
EGP6	EGN6	P140	INTP6
EGP7	EGN7	P141	INTP7

- 注
1. 78K0/KC2, 78K0/KB2 的 38 引脚和 44 引脚产品
 2. 78K0/KC2, 78K0/KD2 的 48 引脚产品
 3. 78K0/KE2, 78K0/KF2

注意事项 在从外部中断功能切换到端口功能时可能会检测到脉冲沿，因此通过将 EGPn 和 EGNn 清零可选择端口模式。

- 备注
- n = 0~5: 78K0/KC2, 78K0/KB2 的 38 引脚和 44 引脚产品
 - n = 0~6: 78K0/KC2, 78K0/KD2 的 48 引脚产品
 - n = 0~7: 78K0/KE2, 78K0/KF2


(5) 程序状态字(PSW)

PSW 用于保存指令执行结果和中断请求的当前状态。在 PSW 中包含 IE 标志（设置允许/禁止可屏蔽中断）和 ISP 标志（控制中断嵌套）。

除了 8 位读/写操作指令，还可使用位操作指令和专用指令（EI 和 DI）对该寄存器进行操作。在响应向量中断请求时，如果执行 BRK 指令，则将 PSW 的内容自动保存到堆栈中，并且将 IE 标志复位为 0。如果响应可屏蔽中断请求，则将被响应中断的优先级指定标志的内容转移到 ISP 标志中。执行 PUSH PSW 指令将 PSW 的内容保存到堆栈中。而执行 RETI、RETB 和 POP PSW 指令可将这些内容从堆栈中恢复。

复位信号产生将 PSW 设置为 02H。

图 20-18. 程序状态字的格式



20.4 中断服务操作

20.4.1 可屏蔽的中断响应

当中断请求标志=1 且与该中断请求相关的屏蔽标志(MK)被清零时，可以响应这个可屏蔽中断请求。如果处于中断允许状态(IE =1)，可以响应向量中断请求。但在一个较高优先级中断请求服务期间（ISP 标志复位为 0），不响应低优先级的中断请求。

从一个可屏蔽中断请求产生到中断服务执行所经历的时间如表 20-4 所示。

中断请求响应时序可参见图 20-20 和 20-21。

表 20-4. 从可屏蔽中断产生到执行中断服务所需要的时间

	最短时间	最长时间 ^注
当 $\times\times PR = 0$	7 个时钟	32 个时钟
当 $\times\times PR = 1$	8 个时钟	33 个时钟

注 如果是在除法指令执行之前产生一个中断请求，则等待时间会更长。

备注 1 个时钟: 1/fCPU (fCPU: CPU 时钟)

如果同时产生两个或两个以上的可屏蔽中断请求，则首先响应优先级指定标志中优先级别高的请求。如果两个或两个以上的中断请求具有相同的优先级别，则首先响应具有最高默认优先级的中断请求。


当允许响应中断请求时，处于等待状态的中断请求被响应。

图 20-7 显示了中断请求响应算法。

如果响应了一个可屏蔽中断请求，则将 PSW 的内容依次保存到堆栈中，然后将 PC、IE 标志复位为 0，并将与被响应的中断相关的优先级指定标志的内容传送到 ISP 中。将用于中断请求的向量表数据传送到 PC 中，并转移。

可通过执行 RETI 指令从中断返回。

图 20-19. 中断请求响应处理算法



xxIF: 中断请求标志


xxMK: 中断屏蔽标志

xxPR: 优先级指定标志

IE: 控制可屏蔽中断请求响应的标志 (1 = 允许、0 = 禁止)


ISP: 指示正在服务的中断优先级别的标志 (0 = 高优先级的中断服务, 1 = 没有中断请求被响应, 或低优先级的中断服务)

图 20-20. 中断请求响应时序(最短时间)



备注 1 个时钟: 1/fCPU (fCPU: CPU 时钟)

图 20-21. 中断请求响应时序(最长时间)



备注 1 个时钟: 1/fCPU (fCPU: CPU 时钟)

20.4.2 软件中断请求响应

执行 BRK 指令可响应软件中断。软件中断不能被禁止。

如果响应了一个软件中断请求，则将 PSW 的内容依次保存到堆栈中，然后将程序计数器 PC、IE 标志复位为 0，并将向量表的内容（003EH、003FH）传送到 PC 中，然后转移。

可通过执行 RETB 指令从软件中断返回。

注意事项 不能使用 RETI 指令从软件中断返回。

20.4.3 中断嵌套

在执行一个中断服务程序时，又响应了其他中断，这时就产生了中断嵌套。

除非选择允许中断请求响应状态（ $IE = 1$ ），否则不会产生中断嵌套。在响应一个中断请求时，禁止响应其它中断请求（ $IE = 0$ ）。因此，如果要允许中断嵌套，必须在中断服务期间执行 EI 指令，将 IE 标志置 1，从而允许响应其它中断请求。

此外，即使允许中断，也不一定允许中断嵌套，这是因为受到中断优先级控制的限制。可使用两类优先级控制方式：默认优先级控制和可编程优先级控制。可编程优先级控制用于中断嵌套。

在中断允许状态中，如果产生的中断请求的优先级与正在服务的中断优先级相等或高于它，则响应该中断请求，从而产生中断嵌套。如果产生的中断请求的优先级低于正在服务的中断优先级，则不响应该中断请求。由于禁止中断或中断请求的优先级别较低，这些不被允许的中断请求处于等待状态。若当前的中断服务已结束，则在执行至少一条主程序指令后才可响应处于等待状态的中断请求。

表 20-5 显示了允许中断嵌套的中断请求之间的关系，图 20-22 为中断嵌套示例。

表 20-5. 中断服务期间允许进行中断嵌套的中断请求之间的关系


正在服务的中断 中断嵌套		可屏蔽中断请求				软件中断请求
		PR = 0		PR = 1		
		IE = 1	IE = 0	IE = 1	IE = 0	
可屏蔽中断	ISP = 0	○	×	×	×	○
	ISP = 1	○	×	○	×	○
软件中断		○	×	○	×	○

备注

1. ○ 允许中断嵌套
2. ×: 禁止中断嵌套
3. ISP 和 IE 为 PSW 中的标志位。
ISP = 0: 正在服务一个高优先级中断。
ISP = 1: 无中断请求被响应，或正在服务一个低优先级中断。
IE = 0: 禁止响应中断请求。
IE = 1: 允许响应中断请求。
4. PR 为 PR0L、PR0H、PR1L 和 PR1H 中的标志位。
PR = 0: 高优先级
PR = 1: 低优先级


图 20-22. 中断嵌套示例(1/2)

例 1. 产生两次中断嵌套



在进行 INTxx 中断服务期间，响应了两个中断请求 INTyy 和 INTzz，这时就产生了中断嵌套。在响应每个中断之前，必须先执行 EI 指令才能允许响应中断请求。

例 2. 由于优先级控制没有产生中断嵌套



在 INTxx 中断服务期间不响应中断请求 INTyy，因为 INTyy 的优先级低于 INTxx，这样就不会产生中断嵌套。中断请求 INTyy 处于等待状态，在执行一条主程序指令后响应该中断请求。


PR = 0: 高优先级

PR = 1: 低优先级

IE = 0: 禁止响应中断请求

图 20-22. 中断嵌套示例(2/2)

例 3. 由于不允许中断没有产生中断嵌套



在 INT_{xx} 中断服务期间不允许中断（不执行 EI 指令），因此不响应中断请求 INT_{yy} ，这样也不会产生中断嵌套。中断请求 INT_{yy} 处于等待状态，在执行一条主程序指令后响应该中断请求。

$PR = 0$: 高优先级

$IE = 0$: 禁止响应中断请求

20.4.4 保持中断请求

在某些指令执行期间，即使出现中断请求，请求响应也要保持等待状态，直到下一条指令执行结束。以下列出这类指令（中断请求保持指令）。

- MOV PSW, #byte
- MOV A, PSW
- MOV PSW, A
- MOV1 PSW. bit, CY
- MOV1 CY, PSW. bit
- AND1 CY, PSW. bit
- OR1 CY, PSW. bit
- XOR1 CY, PSW. bit
- SET1 PSW. bit
- CLR1 PSW. bit
- RETB
- RETI
- PUSH PSW
- POP PSW
- BT PSW. bit, \$addr16
- BF PSW. bit, \$addr16
- BTCLR PSW. bit, \$addr16
- EI
- DI
- 用于 IF0L、IF0H、IF1L、IF1H、MK0L、MK0H、MK1L、MK1H、PR0L、PR0H、PR1L 和 PR1H 寄存器的操作指令。

注意事项 **BRK** 指令不属于上述列出的中断请求保持指令。但通过执行 **BRK** 指令激活的软件中断会将 **IE** 标志清零。因此，即使在执行 **BRK** 指令期间产生可屏蔽中断请求，该中断请求也不会被响应。

图 20-23 显示了处于等待状态的中断请求时序。

图 20-23. 中断请求保持时序



- 备注**
1. 指令 N: 中断请求保持指令
 2. 指令 M: 除中断请求保持指令之外的指令
 3. xxPR（优先级）的值不会影响xxIF（中断请求）的操作。

第二十一章 按键中断功能

	78K0/KB2 (μPD78F050yA)	78K0/KC2 (μPD78F051yA)	78K0/KD2 (μPD78F052yA)	78K0/KE2 (μPD78F053yA)	78K0/KF2 (μPD78F054yA)
	y = 0~3	y = 1~5	y = 1~7	y = 1~7	y = 4~7
按键中断	—	38 引脚: 2 ch 44/48 引脚: 4 ch	8 ch		

21.1 按键中断的功能

可通过设置按键返回模式寄存器(KRM)和向按键中断输入引脚(KRn)输入一个下降沿产生按键中断 (INTKR)。

表 21-1. 按键中断检测引脚的分配

标志	描述
KRMn	以 1 位为单元控制 KRn 信号。

备注 n = 0, 1: 78K0/KC2 的 38 引脚产品
 n = 0~ 3: 78K0/KC2 的 44 引脚和 48 引脚产品
 n = 0~ 7: 78K0/KD2, 78K0/KE2, 78K0/KF2


21.2 按键中断的配置

按键中断包括以下硬件。

表 21-2. 按键中断的配置

项目	配置
控制寄存器	按键返回模式寄存器 (KRM)

图 21-1. 按键中断框图



备注 KR0, KR1, KRM0, KRM1: 78K0/KC2 的 38 引脚产品
 KR0~ KR3, KRM0~ KRM3: 78K0/KC2 的 44 引脚和 48 引脚产品
 KR0~ KR7, KRM0~ KRM7: 78K0/KD2, 78K0/KE2, 78K0/KF2

21.3 控制按键中断的寄存器

(1) 按键返回模式寄存器 (KRM)

该寄存器使用 KRn 信号分别控制 KRMn 位。
KRM 可由 1 位或 8 位存储器操作指令设置。
复位信号的产生将 KRM 清零(00H)。

图 21-2. 按键返回模式寄存器(KRM)的格式

(1) 78K0/KC2 的 38 引脚产品

地址: FF6EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
KRM	0	0	0	0	0	0	KRM1	KRM0

(2) 78K0/KC2 的 44 引脚和 48 引脚的产品

地址: FF6EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
KRM	0	0	0	0	KRM3	KRM2	KRM1	KRM0

(3) 78K0/KD2, 78K0/KE2, 78K0/KF2

地址: FF6EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
KRM	KRM7	KRM6	KRM5	KRM4	KRM3	KRM2	KRM1	KRM0

KRMn	按键中断模式控制
0	不检测按键中断信号
1	检测按键中断信号

- 注意事项
- 1. 如果 KRMn 中任何一位被设置为 1，则将上拉电阻寄存器 7(PU7)的 n 位(PU7n)的相应位设置为 1。
 - 2. 如果 KRM 发生变化，则中断请求标志可能被设置。因此可以先禁止中断，再修改 KRM。先将中断请求标志清零，再允许中断。
 - 3. 在按键中断模式中没有被使用的位可用作通用端口。
 - 4. 对于 78K0/KC2 的 38 引脚产品， KRM 的第 2 位到第 7 位必须设置为 “0”。 对于 78K0/KC2 的 44 引脚和 48 引脚产品， KRM 的第 4 位到第 7 位必须设置为“0”。

备注

n = 0, 1: 78K0/KC2 的 38 引脚产品

n = 0~ 3: 78K0/KC2 的 44 引脚和 48 引脚产品

n = 0~ 7: 78K0/KD2, 78K0/KE2, 78K0/KF2

22.1 待机功能和配置

22.1.1 待机功能

所有 78K0/Kx2 微控制器产品均有待机功能。

待机功能用于减少系统的工作电流，有以下两种模式。

(1) HALT 模式

通过执行 HALT 指令设置 HALT 模式。在 HALT 模式中，CPU 操作时钟停止。如果设置 HALT 模式前，高速系统时钟振荡器、内部高速振荡器、内部低速振荡器或副系统时钟振荡器正在使用，则设置后每种时钟的振荡继续。在此模式中，工作电流不如 STOP 模式中下降得多，但 HALT 模式对于中断请求产生后立即重启操作和频繁进行间断的操作非常有效。

注 78K0/KB2 不提供副系统时钟振荡器。

(2) STOP 模式

通过执行 STOP 指令设置 STOP 模式。在 STOP 模式中，高速系统时钟振荡器和内部高速振荡器停止操作，整个系统的操作停止，这样 CPU 的工作电流将会大幅下降。

可通过中断请求释放该模式，这样，被中断的操作可以继续执行。由于选择 X1 时钟时，在释放 STOP 模式后需要一段等待时间以确保振荡器振荡稳定，因此如果需要在产生中断请求后立即进行处理，则应选择 HALT 模式。

在这两种模式中，寄存器、标志和数据存储器的内容将会保持进入待机模式前的内容。I/O 端口输出锁存器和输出缓冲器的状态也将被保持。

- 注意事项**
1. 仅当 CPU 使用主系统时钟时，才能使用 STOP 模式。不能停止副系统时钟的振荡。而当 CPU 使用主系统时钟或副系统时钟时，均可以使用 HALT 模式。
 2. 当切换到 STOP 模式时，在执行 STOP 指令前必须停止使用主系统时钟的外围硬件的操作。
 3. 当使用待机功能时，建议采用以下步骤降低 A/D 转换器的操作电流：首先将 A/D 转换器模式寄存器（ADM）的第 7 位（ADCS）和第 0 位（ADCE）清零以停止 A/D 转换操作，然后执行 STOP 指令。

22.1.2 控制待机功能的寄存器

待机功能由以下两个寄存器控制。

- 振荡稳定时间计数器的状态寄存器（OSTC）
- 振荡稳定时间选择寄存器（OSTS）

备注 有关这些寄存器启动、停止以及时钟选择的情况，可参见 **第六章 时钟发生器**。

(1) 振荡稳定时间计数器的状态寄存器(OSTC)

这是 X1 时钟振荡稳定时间计数器的状态寄存器。如果 CPU 使用 X1 振荡时钟、内部高速振荡时钟或副系统时钟，则可以检测 X1 时钟振荡稳定时间。

可由 1 位或 8 位存储器操作指令读取 OSTC。

复位释放（通过 $\overline{\text{RESET}}$ 输入、POC、LVI 和 WDT）、STOP 指令以及 MSTOP（MOC 寄存器的第 7 位）= 1 可以将 OSTC 清零（00H）。


图 22-1. 振荡稳定时间计数器的状态寄存器 (OSTC) 的格式

地址: FFA3H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
OSTC	0	0	0	MOST11	MOST13	MOST14	MOST15	MOST16

MOST11	MOST13	MOST14	MOST15	MOST16	振荡稳定时间状态		
						$f_x = 10 \text{ MHz}$	$f_x = 20 \text{ MHz}$
1	0	0	0	0	$2^{11}/f_x \text{ min.}$	204.8 $\mu\text{s min.}$	102.4 $\mu\text{s min.}$
1	1	0	0	0	$2^{13}/f_x \text{ min.}$	819.2 $\mu\text{s min.}$	409.6 $\mu\text{s min.}$
1	1	1	0	0	$2^{14}/f_x \text{ min.}$	1.64 ms min.	819.2 $\mu\text{s min.}$
1	1	1	1	0	$2^{15}/f_x \text{ min.}$	3.27 ms min.	1.64 ms min.
1	1	1	1	1	$2^{16}/f_x \text{ min.}$	6.55 ms min.	3.27 ms min.

- 注意事项**
1. 在经历上述时间后，从 **MOST11** 起各位被设置为 1，并保持。
 2. 振荡稳定时间计数器的计数达到 **OSTS** 设置的振荡稳定时间。如果已进入 **STOP** 模式并在 **CPU** 使用内部高速振荡时钟时释放 **STOP** 模式，则可以按以下方式设置振荡稳定时间。
 - 预期的 **OSTC** 振荡稳定时间 $\leq$ **OSTS** 设置的振荡稳定时间
 因此需要注意，在释放 **STOP** 模式后，只有通过 **OSTS** 设置的振荡稳定时间期间的状态被设置到 **OSTC**。
 3. **X1** 时钟振荡稳定等待时间不包括从释放 **STOP** 模式到时钟振荡启动这段时间（即下图“a”所示的部分）。



备注 f_x : X1 时钟振荡频率

(2) 振荡稳定时间选择寄存器(OSTS)

该寄存器用于选择释放 **STOP** 模式后 **X1** 时钟振荡稳定等待时间。

在释放 **STOP** 模式后且 **CPU** 使用 **X1** 时钟时，等待由 **OSTS** 设置的时间。

当释放 **STOP** 模式后且 **CPU** 使用内部高速振荡时钟时，可通过使用 **OSTC** 确认是否已经历了预期的振荡稳定时间。振荡稳定时间可根据 **OSTC** 设置的时间来检测。

可由 8 位存储器操作指令设置 **OSTS**。

复位信号的产生将 **OSTS** 设置为 05H。


图 22-2. 振荡稳定时间选择寄存器（OSTS）的格式

地址: FFA4H 复位后: 05H R/W

符号	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0		振荡稳定时间选择	
				$f_x = 10 \text{ MHz}$	$f_x = 20 \text{ MHz}$
0	0	1	$2^{11}/f_x$	204.8 μs	102.4 μs
0	1	0	$2^{13}/f_x$	819.2 μs	409.6 μs
0	1	1	$2^{14}/f_x$	1.64 ms	819.2 μs
1	0	0	$2^{15}/f_x$	3.27 ms	1.64 ms
1	0	1	$2^{16}/f_x$	6.55 ms	3.27 ms
其它情况			禁止设置		

- 注意事项 1. 如果在 X1 时钟用作 CPU 时钟时要设置 STOP 模式，则应在执行 STOP 指令之前设置 OSTS。
2. 在 X1 时钟振荡稳定期间不要修改 OSTS 寄存器的值。
3. 振荡稳定时间计数器的计数达到 OSTS 设置的振荡稳定时间。如果已进入 STOP 模式，并在 CPU 使用内部高速振荡时钟时释放 STOP 模式，则可以按以下方式设置振荡稳定时间。
- 预期的 OSTC 振荡稳定时间 $\leq$ OSTS 设置的振荡稳定时间
- 因此需要注意，在释放 STOP 模式后，只有通过 OSTS 设置的振荡稳定时间期间的状态被设置到 OSTC。
4. X1 时钟振荡等待时间不包括从释放 STOP 模式到时钟振荡启动这段时间（即下图“a”所示的部分）。

备注 f_x : X1 时钟振荡频率

22.2 待机功能操作

22.2.1 HALT 模式

(1) HALT 模式

通过执行 HALT 指令设置 HALT 模式。无论设置前 CPU 使用的是高速系统时钟、内部高速振荡时钟还是副系统时钟^注，都可以设置 HALT 模式。

HALT 模式中的操作状态如下所示。

注 78K0/KB2 不提供副系统时钟。

表 22-1. HALT 模式中的操作状态(1/2)

HALT 模式设置 项目		当 CPU 使用主系统时钟并执行 HALT 指令时					
		当 CPU 使用内部高速振荡时钟(f_{RH})时	当 CPU 使用 X1 时钟(f_x)时	当 CPU 使用外部主系统时钟(f_{EXCLK})时			
系统时钟		停止 CPU 时钟					
主 系统时钟	f_{RH}	操作继续 (不能停止)		保持设置 HALT 模式前的状态			
	f_x	保持设置 HALT 模式前的状态		操作继续 (不能停止)			
	f_{EXCLK}	由外部时钟输入进行操作或停止		保持设置 HALT 模式前的状态			
	操作继续 (不能停止)						
副系统时钟	f_{XT}	保持设置 HALT 模式前的状态					
	f_{EXCLKS}	由外部时钟输入进行操作或停止					
f_{RL}		保持设置 HALT 模式前的状态					
CPU		操作停止					
Flash 存储器							
RAM		保持设置 HALT 模式前的状态					
端口（锁存器）							
16 位定时器/事件计数器	00	可操作					
	01						
8 位定时器/事件计数器	50						
	51						
8 位定时器	H0						
	H1						
钟表定时器							
看门狗定时器		可操作。当通过选项字节设置“可以由软件停止内部低速振荡器”时，停止看门狗定时器的时钟。					
时钟输出		可操作					
蜂鸣器输出							
A/D 转换器							
串行接口	UART0						
	UART6						
	CSI10						
	CSI11						
	CSIA0						
	IIC0						
乘法器/除法器							
上电清零（POC）功能							
低电压检测功能							
外部中断							

- 备注**
- 1. f_{RH} : 内部高速振荡时钟, f_x : X1 时钟
 f_{EXCLK} : 外部主系统时钟, f_{XT} : XT1 时钟
 f_{EXCLKS} : 外部副系统时钟, f_{RL} : 内部低速振荡时钟
 - 2. 功能根据产品而不同。参见 1.7 框图 和 1.8 功能概述。

表 22-1. HALT 模式中的操作状态(2/2)

HALT 模式设置 项目		当 CPU 使用副系统时钟并执行 HALT 指令时	
		当 CPU 使用 XT1 时钟(f_{XT})时	当 CPU 使用外部副系统时钟(f_{EXCLKS})时
系统时钟		停止 CPU 时钟	
主 系统时钟	f_{RH}	保持设置 HALT 模式前的状态	
	f_X		
	f_{EXCLK}	由外部时钟输入进行操作或停止	
副系统时钟	f_{XT}	操作继续（不能停止）	保持设置 HALT 模式前的状态
	f_{EXCLKS}	由外部时钟输入进行操作或停止	操作继续（不能停止）
f_{RL}		保持设置 HALT 模式前的状态	
CPU		操作停止	
Flash 存储器			
RAM		保持设置 HALT 模式前的状态	
端口（锁存器）			
16 位定时器/事件计数器	00 ^注	可操作	
	01 ^注		
8 位定时器/事件计数器	50 ^注		
	51 ^注		
8 位定时器	H0		
	H1		
钟表定时器			
看门狗定时器		可操作。当通过选项字节设置“可以由软件停止内部低速振荡器”时，停止看门狗定时器的时钟。	
时钟输出		可操作	
蜂鸣器输出		可操作。但当停止外围硬件时钟(f_{PRS})时，禁止操作。	
A/D 转换器			
串行接口	UART0	可操作	
	UART6		
	CSI10 ^注		
	CSI11 ^注		
	CSIA0 ^注		
	IIC0 ^注		
乘法器/除法器			
上电清零（POC）功能			
低电压检测功能			
外部中断			

注 当 CPU 使用副系统时钟且内部高速振荡时钟已经停止时，不要启动使用外部时钟的外围硬件的功能。

- 备注**
- f_{RH} : 内部高速振荡时钟, f_X : X1 时钟
 f_{EXCLK} : 外部 主 系统时钟, f_{XT} : XT1 时钟
 f_{EXCLKS} : 外部 副系统时钟, f_{RL} : 内部低速振荡时钟
 - 功能根据产品而不同。参见 1.7 框图 和 1.8 功能概述。


(2) HALT 模式释放

以下两种中断源可以释放 HALT 模式。

(a) 由没有被屏蔽的中断请求释放

当产生一个没有被屏蔽的中断时，释放 HALT 模式。如果允许响应中断，则执行向量中断服务程序。如果禁止响应中断，则执行下一个地址的指令。

图 22-3. 通过产生中断请求释放 HALT 模式



注 1. 等待时间如下：

- 执行向量中断服务程序时：8 或 9 个时钟
- 不执行向量中断服务程序时：2 或 3 个时钟

2. 78K0/KB2 不支持副系统时钟。


备注 虚线表示释放待机模式的响应中断请求的情况。

(b) 通过产生的复位信号释放



当产生复位信号时，释放 HALT 模式，然后在进行正常复位操作后，程序从复位向量指向的地址处开始执行。

图 22-4. 通过复位释放 HALT 模式

(1) CPU 使用高速系统时钟



(2) CPU 使用内部高速振荡时钟

(3) CPU 使用副系统时钟[※]

注 78K0/KB2 不支持副系统时钟。

备注 fx: X1 时钟振荡频率

表 22-2. 在 HALT 模式中中断请求对应的操作

释放源	MKxx	PRxx	IE	ISP	操作
可屏蔽中断请求	0	0	0	×	执行下一个地址的指令
	0	0	1	×	执行中断服务程序
	0	1	0	1	执行下一个地址的指令
	0	1	×	0	
	0	1	1	1	执行中断服务程序
	1	×	×	×	保持 HALT 模式
复位	—	—	×	×	复位处理

×: 不必考虑

22.2.2 STOP 模式

(1) STOP 模式设置和操作状态

通过执行 STOP 指令设置 STOP 模式。仅当设置 STOP 模式前 CPU 使用主系统时钟时才可以设置 STOP 模式。

注意事项 由于中断请求信号用于释放待机模式，因此如果一个中断源的中断请求标志被设置且中断屏蔽标志被清零时，则立即释放待机模式。因此，在执行 STOP 指令后，立即将 STOP 模式复位到 HALT 模式，并且在经历了 OSTS 设置的等待时间后，系统返回操作模式。

STOP 模式中的操作状态如下所示。

表 22-3. STOP 模式中的操作状态

STOP 模式设置 项目		当 CPU 使用主系统时钟并执行 STOP 指令时		
		当 CPU 使用内部高速振荡时钟(f_{RH})时	当 CPU 使用 X1 时钟(f_x)时	当 CPU 使用外部主系统时钟(f_{EXCLK})时
系统时钟		停止 CPU 时钟		
主 系统时钟	f_{RH}	停止		输入无效
	f_x			
	f_{EXCLK}			
	副系统时钟	f_{XT}	保持设置 STOP 模式前的状态	
		f_{EXCLKS}	由外部时钟输入操作或停止	
f_{RL}		保持设置 STOP 模式前的状态		
CPU		操作停止		
Flash 存储器				
RAM				
端口（锁存器）				
16 位定时器/事件计数器	00 ^{註1}	操作停止		
	01 ^{註1}			
8 位定时器/事件计数器	50 ^{註1}	仅当选择 TI50 作为计数时钟时可操作		
	51 ^{註1}	仅当选择 TI51 作为计数时钟时可操作		
8 位定时器	H0	在 8 位定时器/事件计数器 50 操作期间，仅当选择 TM50 输出作为计数时钟时可操作		
	H1	仅当选择 f_{RL} , $f_{RL}/2^7$, $f_{RL}/2^9$ 作为计数时钟时可操作		
钟表定时器		仅当选择副系统时钟作为计数时钟时可操作		
看门狗定时器		可操作。当选项字节设置“可由软件停止内部低速振荡器”时，停止看门狗定时器的时钟。		
时钟输出		仅当选择副系统时钟作为计数时钟时可操作		
蜂鸣器输出		操作停止		
A/D 转换器				
串行接口	UART0	在 8 位定时器/事件计数器 50 操作期间，仅当选择 TM50 输出作为计数时钟时可操作		
	UART6			
	CSI10 ^{註1}	仅当选择外部时钟作为串行时钟时可操作		
	CSI11 ^{註1}			
	CSIA0 ^{註1}	操作停止		
	IIC0 ^{註1}	仅当来自 EXSCL0/P62 引脚的外部时钟作为串行时钟时可操作 ^{註2}		
乘法器/除法器		操作停止		
上电清零（POC）功能		可操作		
低电压检测功能				
外部中断				

注 1. 在 STOP 模式下，当这些功能使用从外围硬件引脚输入的外部时钟时，不要启动他们的操作。
 2. 78K0/KB2 产品的操作停止 (因为没有 EXSCL0/P62 引脚，不能选择 EXSCL0/P62 引脚的外部时钟)。


备注 1. f_{RH} : 内部高速振荡时钟, f_x : X1 时钟

- f_{EXCLK} : 外部 主 系统时钟, f_{XT} : XT1 时钟
 f_{EXCLKS} : 外部 副系统时钟, f_{RL} : 内部低速振荡时钟
2. 功能根据产品而不同。参见 **1.7 框图** 和 **1.8 功能概述**。

- 注意事项
1. 在 **STOP** 模式释放后，要使用在 **STOP** 模式下停止操作的外围硬件，以及在 **STOP** 模式下时钟停止操作的外围硬件，必须重新启动外围硬件。
 2. 即使通过选项字节选择“可由软件停止内部低速振荡器”，在 **STOP** 模式下，内部低速振荡时钟仍继续振荡，并保持 **STOP** 模式设置前的状态。要在 **STOP** 模式下停止内部低速振荡器的振荡，应通过软件停止该振荡器，然后执行 **STOP** 指令。
 3. 当 CPU 使用高速系统时钟(X1 振荡)时，为了在 **STOP** 模式释放后缩短振荡稳定时间，可在执行 **STOP** 指令前通过如下过程将 CPU 时钟暂时切换到内部高速振荡时钟。
<1> **RSTOP** 设置为 0 (开始内部高速振荡器的振荡) → <2> **MCM0** 设置为 0 (将 CPU 时钟从 X1 振荡切换到内部高速振荡) → <3> 检查 **MCS** 为 0 (检查 CPU 时钟) → <4> 检查 **RSTS** 为 1 (检查内部高速振荡操作) → <5> 执行 **STOP** 指令
STOP 模式释放后，在将 CPU 时钟从高速振荡时钟切换到高速系统时钟 (X1 振荡) 之前，应使用振荡稳定时间计数器的状态寄存器(**OSTC**)检测振荡稳定时间。
 4. 当 **AMPH** = 1 时执行 **STOP** 指令，当内部高速振荡时钟作为 CPU 时钟时，在 **STOP** 模式释放后 CPU 时钟停止 4.06~16.12 μs ，或者当高速系统时钟（外部时钟输入）作为 CPU 时钟时，CPU 时钟停止 160 个外部时钟周期的时间。


图 22-6. 通过产生中断请求释放 STOP 模式(1/2)

(1) 当 CPU 使用高速系统时钟(X1 振荡)时




(2) 当 CPU 使用高速系统时钟(外部时钟输入)时

• 当 AMPH = 1



• 当 AMPH = 0



注 等待时间如下:


- 执行向量中断服务程序时: 8 或 9 个时钟
- 不执行向量中断服务程序时: 2 或 3 个时钟

备注 虚线部分表示释放待机模式的响应中断请求的情况。


图 22-6. 通过产生中断请求释放 STOP 模式 (2/2)

(3) 当 CPU 使用内部高速振荡时钟时

- 当 AMPH = 1



- 当 AMPH = 0



注 等待时间如下:

- 执行向量中断服务程序时: 8 或 9 个时钟
- 不执行向量中断服务程序时: 2 或 3 个时钟


备注 虚线部分表示释放待机模式的响应中断请求的情况。

(b) 由复位信号的产生释放


当产生复位信号时，释放 STOP 模式，然后在正常复位操作情况下，当程序转向复位向量地址后执行之。

图 22-7. 由复位释放 STOP 模式

(1) 当 CPU 使用高速系统时钟时



(2) 当 CPU 使用内部高速振荡时钟时



备注 fx: X1 时钟振荡频率

表 22-4. 在 STOP 模式中中断请求对应的操作

复位源	MKxx	PRxx	IE	ISP	操作
可屏蔽中断请求	0	0	0	×	执行下一个地址的指令
	0	0	1	×	执行中断服务程序
	0	1	0	1	执行下一个地址的指令
	0	1	×	0	
	0	1	1	1	执行中断服务程序
	1	×	×	×	保持 STOP 模式
复位	—	—	×	×	复位处理

×: 不必考虑

第二十三章 复位功能

所有 78K0/Kx2 微控制器产品配备有复位功能。

以下 4 种操作用于产生复位信号。

- (1) 由 $\overline{\text{RESET}}$ 引脚输入的外部复位信号
- (2) 由看门狗定时器程序循环检测引起的内部复位
- (3) 通过比较上电清零 (POC) 电路的供电电压和检测电压引起的内部复位
- (4) 通过比较低电压检测电路 (LVI) 的供电电压和检测电压引起的内部复位

外部复位与内部复位在功能上没有什么区别。在这两种情况中，当产生复位信号时，程序都是从地址 0000H 和 0001H 处开始执行。


当 $\overline{\text{RESET}}$ 引脚输入为低电平、看门狗定时器溢出或 POC 和 LVI 电路的电压检测都可以引起复位，每项硬件的设置状态如表 23-1 和 23-2 所示。在复位信号产生期间或在复位释放后振荡稳定时间内，除 P130（低电平输出）以外，每个引脚均为高阻抗

当 $\overline{\text{RESET}}$ 引脚输入低电平时，设备被复位。当 $\overline{\text{RESET}}$ 引脚输入高电平时，设备从复位状态释放，并在复位处理后使用内部高速振荡时钟执行程序。由看门狗定时器引起的复位自动释放，并在复位处理后使用内部高速振荡时钟执行程序(参见图 23-2 ~23-4)。由 POC 和 LVI 电路供电电压检测引起的复位，在复位后，当 $V_{DD} \geq V_{POC}$ 或 $V_{DD} \geq V_{LVI}$ 时自动释放，并使用内部高速振荡时钟执行程序（参见第二十四章 上电清零电路 和 第二十五章 低电压检测电路）。

- 注意事项**
1. 对于外部复位，输入 $\overline{\text{RESET}}$ 引脚的低电平的时间至少应为 10 μs 。
 2. 复位输入期间，X1 时钟、XT1 时钟¹、内部高速振荡时钟和内部低速振荡时钟停止振荡。外部主系统时钟输入和外部副系统时钟¹输入无效。
 3. 在通过复位释放 STOP 模式时，复位输入期间保持 STOP 模式的内容。但 P130²（低电平输出）除外的端口引脚变为高阻态

- 注**
1. 78K0/KB2 不提供 XT1 时钟和外部副系统时钟。
 2. P130 引脚没有配置在 78K0/KC2 和 78K0/KB2 的 38 引脚和 44 引脚产品中。

图 23-1. 复位功能的框图




注意事项 LVI 电路内部复位功能不能复位 LVI 电路。

备注

1. LVIM: 低电压检测寄存器
2. LVIS: 低电压检测等级选择寄存器

图 23-2. 由 RESET 输入进行复位的时序




注 1. P130 引脚没有配置在 78K0/KC2 和 78K0/KB2 的 38 引脚和 44 引脚产品中。

2. 由软件将 P130 设置为高电平输出。

备注 当复位有效时，P130 的输出为低电平。如果在复位有效前将 P130 设置为高电平输出，则 P130 的输出信号可以作为虚拟的 CPU 复位信号。

图 23-3. 由于看门狗定时器溢出进行复位的时序




- 注 1. P130 引脚没有配置在 78K0/KC2 和 78K0/KB2 的 38 引脚和 44 引脚产品中。
 2. 由软件将 P130 设置为高电平输出。

注意事项 看门狗定时器内部复位功能也可以复位看门狗定时器。

备注 当复位有效时，P130 的输出为低电平。如果在复位有效前将 P130 设置为高电平输出，则 P130 的输出信号可以作为虚拟的 CPU 复位信号。

图 23-4. 在 STOP 模式下通过 RESET 输入进行复位的时序



- 注
1. P130 引脚没有配置在 78K0/KC2 和 78K0/KB2 的 38 引脚和 44 引脚产品中。
 2. 由软件将 P130 设置为高电平输出。

- 备注
1. 当复位有效时，P130 的输出为低电平。如果在复位有效前将 P130 设置为高电平输出，则 P130 的输出信号可以作为虚拟的 CPU 复位信号。
 2. 如需了解上电清零 (POC) 电路和低电压检测电路的复位时序，可参见 第二十四章 上电清零电路 和 第二十五章 低电压检测电路。

表 23-1 复位期间的操作状态

项目		复位期间		
系统时钟		停止 CPU 时钟		
主系统时钟	f _{RH}	停止操作		
	f _X	停止操作(引脚为 I/O 端口模式)		
	f _{EXCLK}	时钟输入无效 (引脚为 I/O 端口模式)		
	副系统时钟		f _{XT}	停止操作 (引脚为 I/O 端口模式)
			f _{EXCLKS}	时钟输入无效 (引脚为 I/O 端口模式)
f _{RL}		操作停止		
CPU				
Flash 存储器				
RAM				
端口 (锁存器)				
16 位定时器/事件计数器	00			
	01			
8 位定时器/事件计数器	50			
	51			
8 位定时器	H0			
	H1			
钟表定时器				
看门狗定时器				
时钟输出				
蜂鸣器输出				
A/D 转换器				
串行接口	UART0			
	UART6			
	CSI10			
	CSI11			
	CSIA0			
	IIC0			
乘法器/除法器				
上电清零功能		可操作		
低电压检测功能		停止操作		
外部中断				

- 备注**
1. f_{RH}: 内部高速振荡时钟, f_X: X1 时钟
f_{EXCLK}: 外部主系统时钟, f_{XT}: XT1 时钟
f_{EXCLKS}: 外部副系统时钟, f_{RL}: 内部低速振荡时钟
 2. 功能根据产品配备。参见 1.7 框图和 1.8 功能概述。

表 23-2. 复位响应后的硬件状态(1/4)

硬件		响应复位后的状态 ^{註1}
程序计数器 (PC)		设置复位向量表的内容 (0000H, 0001H)。
堆栈指针(SP)		不确定
程序状态字(PSW)		02H
RAM	数据存储器	不确定 ^{註2}
	通用寄存器	不确定 ^{註2}
端口寄存器 (P0 ~P7、P12 ~P14) (输出锁存)		00H
端口模式寄存器 (PM0 ~PM7, PM12, PM14)		FFH
上拉电阻选择寄存器 (PU0, PU1, PU3 ~PU7, PU12, PU14)		00H
内部扩展 RAM 容量切换寄存器(IXS)		0CH ^{註3}
内部存储器容量切换寄存器(IMS)		CFH ^{註3}

- 注
1. 在复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 内容不确定。复位后其它硬件状态保持不变。
 2. 当在待机模式中进行复位时，即使复位后也保持复位前的状态。
 3. 在所有 78K0/K x2 微控制器产品中，无论内部存储器容量如何，当复位释放后内部存储器容量切换寄存器(IMS)和内部扩展 RAM 容量切换寄存器(IXS)的初值为常数(IMS = CFH, IXS = 0CH)。因此复位释放后必须为每个产品设置以下值。

• 78K0/KB2

78K0/KB2	IMS	ROM 容量	内部高速 RAM 容量
μPD78F0500A	42H	8 KB	512 字节
μPD78F0501A	04H	16 KB	768 字节
μPD78F0502A	C6H	24 KB	1 KB
μPD78F0503A, 78F0503DA ^{註4}	C8H	32 KB	1 KB

• 78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2

78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2	IMS	IXS	ROM 容量	内部高速 RAM 容量	内部扩展 RAM 容量
μPD78F05x1A (x = 1 ~3)	04H	0CH	16 KB	768 字节	—
μPD78F05x2A (x = 1 ~3)	C6H	0CH	24 KB	1 KB	—
μPD78F05x3A (x = 1 ~3), 78F0513DA ^{註5}	C8H	0CH	32 KB	1 KB	—
μPD78F05x4A (x = 1 ~4)	CCH	0AH	48 KB	1 KB	1 KB
μPD78F05x5A (x = 1 ~4), 78F0515DA ^{註5}	CFH	08H	60 KB		2 KB
μPD78F05x6A (x = 2 ~4)	CCH	04H	96 KB		4 KB
μPD78F05x7A, 78F05x7DA ^{註5} (x = 2 ~4)	CCH	00H	128 KB		6 KB

4. 78K0/KB2 带有片上调试功能产品的 ROM 和 RAM 容量可根据调试目标产品进行调试。根据调试目标产品设置 IMS 和 IXS。
5. 78K0/KC2, 78K0/KD2, 78K0/KE2, 和 78K0/KF2 带有片上调试功能产品的 ROM 和 RAM 容量可根据调试目标产品进行调试。根据调试目标产品设置 IMS 和 IXS。

备注 功能根据产品配备。参见 **3.2.3 特殊功能寄存器(SFRs)**。

表 23-2. 复位响应后的硬件状态(2/4)

硬件		响应复位后的状态 ^{注1}
存储器 bank 选择寄存器 (BANK)		00H
时钟操作模式选择寄存器 (OSCCTL)		00H
处理器时钟控制寄存器(PCC)		01H
内部振荡模式寄存器(RCM)		80H
主 OSC 控制寄存器(MOC)		80H
主时钟模式寄存器(MCM)		00H
振荡稳定时间计数器的状态寄存器(OSTC)		00H
振荡稳定时间选择寄存器(OSTS)		05H
16 位定时器/事件计数器 00, 01	定时器计数器 00, 01 (TM00, TM01)	0000H
	捕捉/比较寄存器 000, 010, 001, 011 (CR000, CR010, CR001, CR011)	0000H
	模式控制寄存器 00, 01 (TMC00, TMC01)	00H
	预分频器模式寄存器 00, 01 (PRM00, PRM01)	00H
	捕捉/比较控制寄存器 00, 01 (CRC00, CRC01)	00H
	定时器输出控制寄存器 00, 01 (TOC00, TOC01)	00H
8 位定时器/事件计数器 50, 51	定时器计数器 50, 51 (TM50, TM51)	00H
	比较寄存器 50, 51 (CR50, CR51)	00H
	定时器时钟选择寄存器 50, 51 (TCL50, TCL51)	00H
	模式控制寄存器 50, 51 (TMC50, TMC51)	00H
8 位定时器 s H0, H1	比较寄存器 00, 10, 01, 11 (CMP00, CMP10, CMP01, CMP11)	00H
	模式寄存器 (TMHMD0, TMHMD1)	00H
	载波控制寄存器 1 (TMCYC1) ^{注2}	00H
钟表定时器	操作模式寄存器(WTM)	00H
时钟输出/蜂鸣器输出控制器	时钟输出选择寄存器 (CKS)	00H
看门狗定时器	允许寄存器 (WDTE)	1AH/9AH ^{注3}
A/D 转换器	10 位 A/D 转换结果寄存器 (ADCR)	0000H
	8 位 A/D 转换结果寄存器(ADCRH)	00H
	模式寄存器 (ADM)	00H
	模拟输入通道选择寄存器 (ADS)	00H
	A/D 端口配置寄存器 (ADPC)	00H
串行接口 UART0	接收缓冲寄存器 0 (RXB0)	FFH
	发送移位寄存器 0 (TXS0)	FFH
	异步串行接口操作模式寄存器 0 (ASIM0)	01H
	异步串行接口接收错误状态寄存器 0 (ASIS0)	00H
	波特率发生器控制寄存器 0 (BRGC0)	1FH

- 注
1. 在复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 内容不确定。复位后其它硬件状态保持不变。
 2. 仅 8 位定时器 H1。
 3. 通过设置选项字节确定 WDTE 的复位值。

备注 特殊功能寄存器根据产品配备。参见 3.2.3 特殊功能寄存器(SFRs)。

表 23-2.复位响应后的硬件状态(3/4)

硬件		响应复位后的状态 ^{注1}
串行接口 UART6	接收缓冲寄存器 6 (RXB6)	FFH
	发送缓冲寄存器 6 (TXB6)	FFH
	异步串行接口操作模式寄存器 6 (ASIM6)	01H
	异步串行接口接收错误状态寄存器 6 (ASIS6)	00H
	异步串行接口发送状态寄存器 6 (ASIF6)	00H
	时钟选择寄存器 6 (CKSR6)	00H
	波特率发生器控制寄存器 6 (BRGC6)	FFH
	异步串行接口控制寄存器 6 (ASICL6)	16H
	输入切换控制寄存器 (ISC)	00H
串行接口 CSI10, CSI11	发送缓冲寄存器 10, 11 (SOTB10, SOTB11)	00H
	串行 I/O 移位寄存器 10, 11 (SIO10, SIO11)	00H
	串行操作模式寄存器 10, 11 (CSIM10, CSIM11)	00H
	串行时钟选择寄存器 10, 11 (CSIC10, CSIC11)	00H
串行接口 CSIA0	串行操作模式指定寄存器 0 (CSIMA0)	00H
	串行状态寄存器 0 (CSIS0)	00H
	串行触发寄存器 0 (CSIT0)	00H
	除数值选择寄存器 0 (BRGCA0)	03H
	自动数据发送地址指针指定寄存器 0 (ADTP0)	00H
	自动数据发送间隔指定寄存器 0 (ADTI0)	00H
	串行 I/O 移位寄存器 0 (SIOA0)	00H
	自动数据发送地址计算寄存器 0 (ADTC0)	00H
串行接口 IIC0	移位寄存器 0 (IIC0)	00H
	控制寄存器 0 (IICC0)	00H
	从设备地址寄存器 0 (SVA0)	00H
	时钟选择寄存器 0 (IICCL0)	00H
	功能扩展寄存器 0 (IICX0)	00H
	状态寄存器 0 (IICS0)	00H
	标志寄存器 0 (IICF0)	00H
乘法器/除法器	余数寄存器 0 (SDR0)	0000H
	乘/除数寄存器 A0 (MDA0H, MDA0L)	0000H
	乘/除数寄存器 B0 (MDB0)	0000H
	乘法器/除法器控制寄存器 0 (DMUC0)	00H
按键中断	按键返回模式寄存器(KRM)	00H

注 在复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 内容不确定。复位后其它硬件状态保持不变。

备注 特殊功能寄存器根据产品配备。参见 3.2.3 特殊功能寄存器(SFRs)。

表 23-2. 复位响应后的硬件状态(4/4)

硬件		响应复位后的状态 ^{注1}
复位功能	复位控制标志寄存器 (RESF)	00H ^{注2}
低电压检测电路	低电压检测寄存器 (LVIM)	00H ^{注2}
	低电压检测等级选择寄存器 (LVIS)	00H ^{注2}
中断	请求标志寄存器 0L, 0H, 1L, 1H (IF0L, IF0H, IF1L, IF1H)	00H
	屏蔽标志寄存器 0L, 0H, 1L, 1H (MK0L, MK0H, MK1L, MK1H)	FFH
	优先级指定标志寄存器 0L, 0H, 1L, 1H (PR0L, PR0H, PR1L, PR1H)	FFH
	外部中断上升沿允许寄存器 (EGP)	00H
	外部中断下降沿允许寄存器 (EGN)	00H

- 注
1. 在复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 内容不确定。复位后其它硬件状态保持不变。
 2. 这些值依据复位源的不同而变化。

复位源 寄存器		RESET 输入	由 POC 进行复位	由 WDT 进行复位	由 LVI 进行复位
RESF	WDTRF 位	清零(0)	清零(0)	设置 (1)	保持
	LVIRF 位			保持	设置 (1)
LVIM		清零(00H)	清零(00H)	清零 (00H)	保持
LVIS					

备注 特殊功能寄存器根据产品配备。参见 3.2.3 特殊功能寄存器(SFRs)。

23.1 确认复位源的寄存器

78K0/Kx2 微控制器中有许多内部复位源。复位控制标志寄存器（RESF）用于存储产生复位请求的复位源。可由 8 位存储器操作指令读取 RESF。
RESET 输入、由 POC 电路引起的复位输入以及读取 RESF 可将 RESF 清零（00H）。

图 23-5. 复位控制标志寄存器（RESF）的格式

地址: FFACH 复位后: 00H[※] R

符号	7	6	5	4	3	2	1	0
RESF	0	0	0	WDTRF	0	0	0	LVIRF

WDTRF	看门狗定时器产生的内部复位请求(WDT)
0	不产生内部复位请求，或对 RESF 清零
1	产生内部复位请求

LVIRF	由低电压检测电路（LVI）产生的内部复位请求
0	不产生内部复位请求，或对 RESF 清零
1	产生内部复位请求

注 复位后的值依据复位源而变化。

注意事项 不能通过 1 位存储器操作指令读取数据。

产生复位请求时的 RESF 状态如表 23-3 所示。

表 23-3 产生复位请求时的 RESF 状态

复位源 标志	RESET 输入	由 POC 引起的 复位	由 WDT 引起的 复位	由 LVI 引起的复 位
WDTRF	清零(0)	清零(0)	设置(1)	保持
LVIRF			保持	设置 (1)

第二十四章 上电清零电路

24.1 上电清零电路的功能

所有的 78K0/Kx2 微控制器产品具有上电清零电路(POC)。

上电清零电路 (POC) 有以下功能。

- 在上电时产生内部复位信号。
在 1.59 V POC 模式下(选项字节: POCMODE = 0), 当供电电压(V_{DD})超过 $1.59\text{ V} \pm 0.15\text{ V}$ 时, 释放复位信号。
在 2.7 V/1.59 V POC 模式下(选项字节: POCMODE = 1), 当供电电压(V_{DD})超过 $2.7\text{ V} \pm 0.2\text{ V}$ 时, 释放复位信号。
- 比较供电电压 (V_{DD}) 和检测电压 ($V_{POC} = 1.59\text{ V} \pm 0.15\text{ V}$), 并在 $V_{DD} < V_{POC}$ 时产生内部复位信号。


注意事项 如果由 POC 电路产生内部复位信号, 则将复位控制标志寄存器 (RESF) 清零 (00H)。

备注 78K0/Kx2 微控制器集成了多种可以产生内部复位信号的硬件功能。RESF 中有一个标志用于指示复位源, 用于看门狗定时器 (WDT) 或低电压检测电路 (LVI) 产生的内部复位信号。当 WDT 或 LVI 产生内部复位信号时, 不对 RESF 清零 (00H), 标志位被设置为 1。
如需了解 RESF 的详细内容, 参见第二十三章 复位功能。

24.2 上电清零电路的配置

上电清零电路的框图如图 24-1 所示。

图 24-1. 上电清零电路的框图



24.3 上电清零电路的操作

(1) 1.59V POC 模式 (选项字节: POCMODE = 0)

- 上电时产生内部复位信号。当供电电压(V_{DD})超过检测电压($V_{POC} = 1.59\text{ V} \pm 0.15\text{ V}$)时，释放复位状态。
- 比较供电电压(V_{DD})和检测电压($V_{POC} = 1.59\text{ V} \pm 0.15\text{ V}$)。当 $V_{DD} < V_{POC}$ 时，产生内部复位信号。当 $V_{DD} \geq V_{POC}$ ，释放内部复位信号。


(2) 2.7V/1.59V POC 模式 (选项字节: POCMODE = 1)

- 上电时产生内部复位信号。当供电电压(V_{DD})超过检测电压($V_{DDPOC} = 2.7\text{ V} \pm 0.2\text{ V}$)时，释放复位状态。
- <R> • 比较供电电压(V_{DD})和检测电压($V_{POC} = 1.59\text{ V} \pm 0.15\text{ V}$)。当 $V_{DD} < V_{POC}$ 时，产生内部复位信号。当 $V_{DD} \geq V_{DDPOC}$ 时，释放内部复位信号。

由上电清零电路和低电压检测电路产生内部复位信号的时序如下所示。

图 24-2. 由上电清零电路和低电压检测电路产生内部复位信号的时序(1/2)

(1) 1.59V POC 模式(选项字节: POCMODE = 0)




- 注
1. 保证操作的电压范围: $1.8\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ 。当供电电压下降时,为使状态低于 1.8 V 复位状态,可以使用低电压检测电路的复位功能,或通过 **RESET** 引脚输入低电平。
 2. 如果在上电时电压以低于 0.5 V/ms (MIN.) 的速率上升至 1.8 V ,则在上电后且电压上升到 1.8 V 之前向 **RESET** 引脚输入低电平,或使用选项字节($\text{POCMODE} = 1$)设置 $2.7\text{V}/1.59\text{V}$ POC 模式。
 3. 内部电压稳定时间包括内部高速振荡时钟的振荡精确稳定时间。
 4. 可以选择内部高速振荡时钟和高速系统时钟或副系统时钟^{注 5}作为 CPU 时钟。如果要使用 X1 时钟^{注 5},可以通过 **OSTC** 确认是否经历了振荡稳定时间。而如果要使用 XT1 时钟^{注 5},可以通过定时器功能来确认是否经历了振荡稳定时间。
 5. 78K0/KB2 不提供副系统时钟和 XT1 时钟。

注意事项 在释放复位状态后通过软件设置低电压检测电路(参见第二十五章 低电压检测电路)。

备注 V_{LVI}: LVI 检测电压
V_{POC}: POC 检测电压

图 24-2. 由上电清零电路和低电压检测电路产生内部复位信号的时序(2/2)

(2) 2.7V/1.59V POC 模式(选项字节: POCMODE = 1)



- 注
1. 保证操作的电压范围: $1.8V \leq V_{DD} \leq 5.5V$ 。当供电电压下降时,为使状态低于 $1.8V$ 复位状态,可以使用低电压检测电路的复位功能,或向 **RESET** 引脚输入低电平。
 2. 可以选择内部高速振荡时钟和高速系统时钟或副系统时钟^{注3}作为 CPU 时钟。如果要使用 X1 时钟,可以通过 **OSTC** 确认是否经历了振荡稳定时间。而如果要使用 XT1^{注3}时钟,可以通过定时器功能来确认是否经历了振荡稳定时间。
 3. 78K0/KB2 不提供副系统时钟和 XT1 时钟。

注意事项 1. 在释放复位状态后通过软件设置低电压检测电路 (参见第二十五章 低电压检测电路)。

<R> 2. 在供电电压达到 $1.59V$ (TYP.) 后,需要 $1.93 \sim 5.39ms$ 的电压振荡稳定时间。如果供电电压在 $1.93ms$ 内从 $1.59V$ (TYP.) 升至 $2.7V$ (TYP.), 在复位处理之前自动产生 $0 \sim 5.39ms$ 的供电电压振荡稳定时间。

备注 V_{LVI} : LVI 检测电压
 V_{POC} : POC 检测电压


24.4 上电清零电路的注意事项

在系统中，如果供电电压(VDD)接近 POC 检测电压(VPOC)时的一段时间内产生波动，则系统可能会反复复位和释放复位。在这种情况下，可采用下列方法任意设置从复位释放到微控制器的启动所需要的时间。

<方法>
在释放复位信号后，通过软件计数器（使用一个定时器）等待系统供电电压的波动期，然后对端口初始化。

图 24-3. 复位释放后软件处理过程示例(1/2)


●如果供电电压接近 POC 检测电压，其波动时间≤50 ms。



注 1. 如果在此期间再次产生复位，则不启动初始化操作<2>。
2. 流程图显示在下页。

图 24-3. 复位释放后软件处理过程示例(2/2)

- 检查复位源



25.1 低电压检测器的功能

所有 78K0/Kx2 微控制器产品均有低电压检测电路（LVI）。
低电压检测电路有以下功能。

- LVI 电路比较供电电压（V_{DD}）和检测电压（V_{LVI}）或者比较外部输入引脚(EXLVI)的输入电压和检测电压(V_{EXLVI} = 1.21 V (TYP.): 固定)，并产生内部复位信号或内部中断信号。
- 可由软件选择供电电压(V_{DD})或外部输入引脚(EXLVI)的输入电压。
- 可由软件选择中断或复位功能。
- 可由软件改变供电电压的检测等级（16 个等级）。
- 在 STOP 模式下可操作。

<R> 根据软件的选择产生如下的复位和中断信号。

选择供电电压(V _{DD})的等级检测 (LVISEL = 0)		选择从外部输入引脚(EXLVI)输入的电压的等级检测 (LVISEL = 1)	
选择复位 (LVIMD = 1)	选择中断 (LVIMD = 0)	选择复位(LVIMD = 1)	选择中断(LVIMD = 0)
当 V _{DD} < V _{LVI} 时产生一个内部复位信号，当 V _{DD} ≥ V _{LVI} 时释放复位信号。	当 V _{DD} 降低至低于 V _{LVI} (V _{DD} < V _{LVI})时或者 V _{DD} 升高至高于 V _{LVI} (V _{DD} ≥ V _{LVI}) 时产生一个内部中断信号。	当 EXLVI < V _{EXLVI} 时产生一个内部复位信号，并且在 EXLVI ≥ V _{EXLVI} 时释放复位信号。	当 EXLVI 降低至低于 V _{EXLVI} (EXLVI < V _{EXLVI})时或者 EXLVI 升高至高于 V _{EXLVI} (EXLVI ≥ V _{EXLVI}) 时产生一个内部中断信号。

备注 LVISEL: 低电压检测寄存器 (LVIM)的第 2 位
 LVIMD: LVIM 的第一位


<R> 当低电压检测电路在操作时，通过读取低电压检测标志(LVIF: LVIM 的第 0 位)来检查供电电压或者外部输入引脚的输入电压是否大于还是小于检测等级。

当低电压检测电路用作产生复位时，如果复位产生，复位控制标志寄存器(RESF)的第 0 位(LVIRF) 被置 1。如欲了解 RESF 的详细信息，请参见 第二十三章 复位功能。

25.2 低电压检测电路的配置

低电压检测电路的框图如图 25-1 所示。

图 25-1. 低电压检测电路的框图



25.3 控制低电压检测电路的寄存器

低电压检测电路由以下寄存器控制。

- 低电压检测寄存器 (LVIM)
- 低电压检测等级选择寄存器 (LVIS)
- 端口模式寄存器 12 (PM12)

(1) 低电压检测寄存器 (LVIM)

该寄存器用于设置低电压检测和操作模式。

可由 1 位或 8 位存储器操作指令设置该寄存器。

复位信号的产生将 LVIM 清零 (00H)。

图 25-2. 低电压检测寄存器 (LVIM) 的格式

地址: FFBEH 复位后: 00H^{注1} R/W^{注2}

符号	<7>	6	5	4	3	<2>	<1>	<0>
LVIM	LVION	0	0	0	0	LVISEL	LVIMD	LVIF

LVION ^{注3,4}	允许低电压检测操作
0	禁止操作
1	允许操作

LVISEL ^{注3}	电压检测选择
0	检测供电电压(V _{DD})的等级
1	检测外部输入引脚的输入电压(EXLVI)的等级

LVIMD ^{注3}	低电压检测操作模式(中断/复位)的选择
0	- LVISEL = 0: 当供电电压 (V_{DD}) 降至低于检测电压 (V_{LVI}) (V_{DD} < V_{LVI}) 时或者 V_{DD} 大于 V_{LVI} 时 (V_{DD} ≥ V_{LVI}) 产生内部中断信号。 - LVISEL = 1: 当外部输入引脚的输入电压(EXLVI) 降至低于检测电压(V_{EXLVI}) (EXLVI < V_{EXLVI}) 时或者 EXLVI 大于 V_{EXLVI} (EXLVI ≥ V_{EXLVI}) 时产生中断信号。
1	- LVISEL = 0: 当供电电压 (V_{DD}) < 检测电压 (V_{LVI}) 时产生内部复位信号, 并在 V_{DD} ≥ V_{LVI} 时释放复位信号。 - LVISEL = 1: 当外部输入引脚的输入电压(EXLVI) < 检测电压(V_{EXLVI}) 时, 产生内部复位信号, 并在 EXLVI ≥ V_{EXLVI} 时释放复位信号。

LVIF	低电压检测标志
0	- LVISEL = 0: 供电电压 (V_{DD}) ≥ 检测电压 (V_{LVI})、或当禁止操作时 - LVISEL = 1: 外部输入引脚的输入电压(EXLVI) ≥ 检测电压(V_{EXLVI}), 或当禁止操作时
1	- LVISEL = 0: 供电电压 (V_{DD}) < 检测电压 (V_{LVI}) - LVISEL = 1: 外部输入引脚的输入电压(EXLVI) < 检测电压(V_{EXLVI})

- 注
- 除 LVI 复位外的其他复位时此位清为 00H。
 - 第 0 位只读。
 - 在产生除 LVI 复位以外的复位时, LVION、LVIMD 和 LVISEL 被清零(0)。在产生 LVI 复位时这些位不被清零。
 - 当 LVION=1 时, LVI 电路中的比较器开始操作。从设置 LVION=1 到 LVIF 确定电压, 使用软件等待操作稳定时间(10 μs (MAX.))。操作稳定后, 从 LVI 检测电压直到 LVIF 设置为 (1) 需要 200 μs (MIN.)。

- 注意事项
- 在执行以下任一过程后, 停止 LVI。
 - 当使用 8 位操作指令时: 00H → LVIM。
 - 当使用 1 位存储器操作指令时: 对 LVION 清零。
 - 外部输入引脚的输入电压(EXLVI)必须为: EXLVI < V_{DD}。
 - 当使用 LVI 作为中断, 如果在 LVI 检测电压状态下 LVION 被清为(0), INTLVI 信号产生并且 LVIF 变为 1。

(2) 低电压检测等级选择寄存器 (LVIS)

该寄存器用于选择低电压检测等级。
可由 1 位或 8 位存储器操作指令设置该寄存器。
复位信号的产生将 LVIS 清零 (00H)。

图 25-3. 低电压检测等级选择寄存器 (LVIS)的格式

地址: FFBFH 复位后: 00H^{注1} R/W

符号	7	6	5	4	3	2	1	0
LVIS	0	0	0	0	LVIS3	LVIS2	LVIS1	LVIS0

LVIS3	LVIS2	LVIS1	LVIS0	检测等级
0	0	0	0	V _{LV10} (4.24 V ±0.1 V)
0	0	0	1	V _{LV11} (4.09 V ±0.1 V)
0	0	1	0	V _{LV12} (3.93 V ±0.1 V)
0	0	1	1	V _{LV13} (3.78 V ±0.1 V)
0	1	0	0	V _{LV14} (3.62 V ±0.1 V)
0	1	0	1	V _{LV15} (3.47 V ±0.1 V)
0	1	1	0	V _{LV16} (3.32 V ±0.1 V)
0	1	1	1	V _{LV17} (3.16 V ±0.1 V)
1	0	0	0	V _{LV18} (3.01 V ±0.1 V)
1	0	0	1	V _{LV19} (2.85 V ±0.1 V)
1	0	1	0	V _{LV110} (2.70 V ±0.1 V)
1	0	1	1	V _{LV111} (2.55 V ±0.1 V)
1	1	0	0	V _{LV112} (2.39 V ±0.1 V)
1	1	0	1	V _{LV113} (2.24 V ±0.1 V)
1	1	1	0	V _{LV114} (2.08 V ±0.1 V)
1	1	1	1	V _{LV115} (1.93 V ±0.1 V)

注 当由 LVI 产生复位时，LVIS 的值不复位但是保留。其他复位时它被清零 00H。

- 注意事项
- 1. 第 4~7 位必须清零。
 - 2. LVI 操作期间不要修改 LVIS 的值。
 - 3. 当检测到外部输入引脚的输入电压(EXLVI)时，检测电压(V_{EXLVI} = 1.21 V (TYP.))恒定。因此，不必设置 LVIS。

(3) 端口模式寄存器 12 (PM12)

当使用 P120/EXLVI/INTP0 引脚进行外部低电压检测电压输入时，设置 PM120=1。此时，P120 的输出锁存器的值可以为 0 或 1。

可由 1 位或 8 位存储器操作指令设置 PM12。

复位信号的产生将 PM12 设置为 FFH。

图 25-4. 端口模式寄存器 12 (PM12)的格式

地址: FF2CH 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM12	1	1	1	PM124	PM123	PM122	PM121	PM120

PM12n	P12n 引脚 I/O 模式的选择 (n = 0~4)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

备注 78K0/KB2 产品的 端口模式寄存器 12 的格式不同于上面的格式。参见 5.3 寄存器控制端口功能 (1) 端口模式寄存器(PMxx)。

25.4 低电压检测电路的操作

低电压检测电路能够用于以下两种模式。

(1) 用于复位(LVIMD = 1)

- 如果 LVISEL = 0，比较供电电压(V_{DD})与检测电压(V_{LVI})，当 V_{DD} < V_{LVI} 时产生内部复位信号，而当 V_{DD} ≥ V_{LVI} 时释放内部复位。
- 如果 LVISEL = 1，比较外部输入引脚的输入电压(EXLVI)和检测电压(V_{EXLVI} = 1.21 V (TYP.))，在 EXLVI < V_{EXLVI} 时产生内部复位信号，而在 EXLVI ≥ V_{EXLVI} 时释放内部复位。

(2) 用于中断(LVIMD = 0)

- 如果 LVISEL = 0，比较供电电压(V_{DD})和检测电压(V_{LVI})，在 V_{DD} 降至低于 V_{LVI} (V_{DD} < V_{LVI}) 时或者 V_{DD} 高于 V_{LVI} (V_{DD} ≥ V_{LVI}) 时产生中断信号(INTLVI)。
- 如果 LVISEL = 1，比较比较外部输入引脚的输入电压(EXLVI)和检测电压(V_{EXLVI} = 1.21 V (TYP.))，在 EXLVI < V_{EXLVI} 时产生中断信号(INTLVI)。当 EXLVI 降至低于 V_{EXLVI} (EXLVI < V_{EXLVI}) 时或者 EXLVI 高于 V_{EXLVI} 时 (EXLVI ≥ V_{EXLVI})，产生一个中断信号 (INTLVI)。

当低电压检测电路在操作时，通过读取低电压检测标志(LVIF: LVIM 的第 0 位)来检查供电电压或者外部输入引脚的输入电压是大于还是小于检测等级。

备注 LVIMD: 低电压检测寄存器 (LVIM)的第 1 位
LVISEL: LVIM 的第 2 位

25.4.1 用于复位时

(1) 当检测供电电压(V_{DD})等级时(V_{DD})

- 启动操作时
 - <1> 屏蔽 LVI 中断 ($LVIMK = 1$)。
 - <2> 将低电压检测寄存器(LVIM)的第 2 位(LVISEL)清零(检测供电电压(V_{DD})的等级)(默认值)。
 - <3> 使用低电压检测等级选择寄存器 (LVIS) 的第 3~0 位 (LVIS3~LVIS0) 设置检测电压。
 - <4> 设置 LVIM 的第 7 位 (LVION) =1 (允许 LVI 的操作)。
 - <5> 使用软件等待操作稳定时间(10 μs (MAX.))。
 - <6> 等待直至根据 LVIM 的第 0 位(LVIF)检测到供电电压(V_{DD}) $\geq$ 检测电压(V_{LVI})。
 - <7> 设置 LVIM 的第 1 位 (LVIMD) =1 (当检测到等级电压时产生复位信号)。

图 25-5 显示了由低电压检测电路产生的内部复位信号的时序。该时序图中的标号与上面的<1>~<7>对应。


注意事项 1. 必须执行过程<1>。当 $LVIMK = 0$ 时, 在过程<4>之后可能立即会产生中断。

2. 当 $LVIMD=1$ 时如果供电电压 (V_{DD}) $\geq$ 检测电压 (V_{LVI}), 则不会产生内部复位信号。

- 当停止操作时
必须执行以下过程之一。
 - 当使用 8 位存储器操作指令时:
00H $\rightarrow$ LVIM
 - 当使用 1 位存储器操作指令时:
将 LVIMD 清零, 然后将 LVION 清零。

图 25-5. 低电压检测电路内部复位信号的产生时序
(检测供电电压(V_{DD})等级) (1/2)

(1) 1.59 V POC 模式(选项字节: POCMODE = 0)



注 1. 由复位信号产生将 LVIMK 标志设置为“1”。


2. 可以设置 LVIF 标志为(1)。

3. LVIRF 是复位控制标志寄存器 (RESF) 的第 0 位。需要了解 RESF 的详细内容, 可参见第二十三章 复位功能。

备注 图 25-5 中的<1>~<7>与 25.4.1(1) 当检测供电电压(V_{DD})等级时中“当启动操作时”的描述<1>~<7>相对应。

图 25-5. 低电压检测电路内部复位信号的产生时序
(检测供电电压(V_{DD})等级) (2/2)

(2) 2.7 V/1.59V POC 模式(选项字节: POCMODE = 1)



- 注
1. 由复位信号产生将 LVIMK 标志设置为“1”。
 2. 可以设置 LVIF 标志为(1)。
 3. LVIRF 是复位控制标志寄存器 (RESF) 的第 0 位。需要了解 RESF 的详细内容, 可参见第二十三章 复位功能。

备注 图 25-5 中的<1>~<7>与 25.4.1(1) 当检测供电电压(V_{DD})等级时中“当启动操作时”的描述<1>~<7>相对应。

(2) 当检测外部输入引脚的输入电压(EXLVI)等级时

- 当启动操作时
 - <1> 屏蔽 LVI 中断 (LVIMK = 1)。
 - <2> 设置低电压检测寄存器(LVIM)的第 2 位(LVISEL)=1 (检测外部输入引脚(EXLVI)的输入电压等级)。
 - <3> 设置 LVIM 的第 7 位 (LVION) =1 (允许 LVI 的操作)。
 - <4> 使用软件等待操作稳定时间(10 μ s (MAX.)[※])。
 - <5> 等待直至根据 LVIM 的第 0 位(LVIF)检测到: 外部输入引脚的输入电压(EXLVI) $\geq$ 检测电压($V_{EXLVI} = 1.21 \text{ V}$ (TYP.))
 - <6> 设置 LVIM 的第 1 位(LVIMD)=1 (当检测到等级电压时产生复位信号)。

图 25-6 显示了由低电压检测电路产生的内部复位信号的时序。该时序图中的标号与上面的<1>~<6>对应。


注意事项 1. 必须执行<1>。当 LVIMK = 0 时, 在完成<3>后可能立即会产生中断。

2. 如果在 LVIMD=1 时, 外部输入引脚的输入电压(EXLVI) $\geq$ 检测电压($V_{EXLVI} = 1.21 \text{ V}$ (TYP.)), 则不会产生内部复位信号。

3. 必须保证外部输入引脚的输入电压(EXLVI) : $EXLVI < V_{DD}$

- 当停止操作时
必须执行以下过程之一。
 - 当使用 8 位存储器操作指令:
00H $\rightarrow$ LVIM
 - 当使用 1 位存储器操作指令:
先对 LVIMD 清零(0), 再对 LVION 清零(0)。

图 25-6. 低电压检测电路内部复位信号的产生时序
(检测外部输入引脚(EXLVI)的输入电压的等级)



注 1. 由复位信号产生将 LVIMK 标志设置为“1”。

2. 可以设置 LVIF 标志为(1)。

3. LVIRF 是复位控制标志寄存器 (RESF) 的第 0 位。需要了解 RESF 的详细内容, 可参见第二十三章 复位功能。

备注 图 25-5 中的<1>~<7>与 25.4.1(1) 当检测供电电压(V_{DD})等级时中“当启动操作时”的描述<1>~<7>相对应。

25.4.2 用于中断

(1) 当检测供电电压(V_{DD})等级时

• 当启动操作时

- <1> 屏蔽 LVI 中断 ($LVIMK = 1$)
- <2> 将低电压检测寄存器(LVIM)的第 2 位(LVISEL)清零(0)(检测供电电压(V_{DD})等级)(默认值)。
- <3> 使用低电压检测等级选择寄存器 (LVIS) 的第 3~0 位 (LVIS3~LVIS0) 设置检测电压。
- <4> 设置 LVIM 的第 7 位 (LVION) =1 (允许 LVI 的操作)。
- <5> 使用软件等待操作稳定时间(10 μ s (MAX.))。
- <6> 在 LVIM 的第 0 位(LVIF)，当检测 V_{DD} 的下降沿时，确定“供电电压(V_{DD}) $\geq$ 检测电压(V_{Lvi})”，或者当检测 V_{DD} 的上升沿时，确定“供电电压(V_{DD}) < 检测电压(V_{Lvi})”。
- <7> 将 LVI 的中断请求标志 (LVIF) 清零(0)。
- <8> 释放 LVI 的中断屏蔽标志 (LVIMK)。
- <9> 将 LVIM 的第 1 位(LVIMD)清零(0)(当检测到等级电压时产生中断信号)(默认值)。
- <10> 执行 EI 指令 (当使用向量中断时)。

<R>

图 25-7 显示了由低电压检测电路产生的中断信号的时序。该时序图中的标号与上面的<1>~<9>对应。

• 当停止操作时

必须执行以下过程之一。

• 当使用 8 位存储器操作指令:


00H $\rightarrow$ LVIM

• 当使用 1 位存储器操作指令:

对 LVION 清零 (0)

图 25-7. 低电压检测电路中断信号的产生时序
(检测供电电压(V_{DD})的等级) (1/2)

(1) 1.59V POC 模式 (选项字节: POCMODE = 0)




- 注
1. 可由复位信号的产生设置 LVIMK 标志为“1”。
 2. 产生中断请求信号(INTLVI)，且可以设置 LVIF 和 LVIIF 标志为(1)。
 3. 如果 LVION 在 LVI 检测电压下清为(0)， INTLVI 信号产生并且 LVIIF 变为 1。

备注 图 25-7 中的<1>~<9>与 25.4.2 (1) 当检测供电电压(V_{DD})等级时中“当启动操作时”的描述<1>~<9>相对应。

图 25-7. 低电压检测电路中断信号的产生时序
(检测供电电压(V_{DD})的等级) (2/2)

(2) 2.7V/1.59V POC 模式(选项字节: POCMODE = 1)



- 注
- 1. 可由复位信号的产生设置 LVIMK 标志为“1”。
 - 2. 产生中断请求信号(INTLVI)，且可以设置 LVIF 和 LVIIF 标志为(1)。
 - 3. 如果 LVION 在 LVI 检测电压下清为(0)，INTLVI 信号产生并且 LVIIF 变为 1。

备注 图 25-7 中的<1>~<9>与 25.4.2 (1) 当检测供电电压(V_{DD})等级时中“当启动操作时”的描述<1>~<9>相对应。

(2) 当检测外部输入引脚的输入电压(EXLVI)等级时

• 当启动操作时

- <1> 屏蔽 LVI 中断 (LVIMK = 1)
- <2> 设置低电压检测寄存器(LVIM)的第 2 位(LVISEL)=1(检测外部输入引脚的输入电压(EXLVI)等级)。
- <3> 设置 LVIM 的第 7 位 (LVION) =1 (允许 LVI 的操作)。
- <4> 使用软件等待操作稳定时间(10 μ s (MAX.))。
- <5> 在 LVIM 的第 0 位(LVIF)，当检测 EXLVI 的下降沿时，确定“外部输入引脚的输入电压(EXLVI) $\geq$ 检测电压($V_{EXLVI} = 1.21$ V (TYP.))”，或者当检测 EXLVI 的上升沿时，确定“外部输入引脚的输入电压(EXLVI) < 检测电压($V_{EXLVI} = 1.21$ V (TYP.))”。
- <6> 将 LVI 的中断请求标志 (LVIIIF) 清零(0)。
- <7> 释放 LVI 的中断屏蔽标志 (LVIMK)。
- <8> 将 LVIM 的第 1 位(LVIMD)清零(0)(当检测到等级电压时产生中断信号)(默认值)。
- <9> 执行 EI 指令 (当使用向量中断时)。

<R>

图 25-8 显示了由低电压检测电路产生的中断信号的时序。该时序图中的标号与上面的<1>~<8>对应。

注意事项 外部输入引脚的输入电压(EXLVI)必须满足以下条件: $EXLVI < V_{DD}$

• 当停止操作时

必须执行以下过程之一。


• 当使用 8 位存储器操作指令:

00H $\rightarrow$ LVIM

• 当使用 1 位存储器操作指令:

对 LVION 清零 (0)

图 25-8. 低电压检测电路中断信号产生时序
(检测外部输入引脚的输入电压(EXLVI)等级)



- 注
1. 可由复位信号产生设置 LVIMK 标志为“1”。
 2. 产生中断请求信号(INTLVI)，且可以设置 LVIF 和 LVIIF 标志为(1)。
 3. 如果 LVION 在 LVI 检测电压下清为(0)，INTLVI 信号产生并且 LVIIF 变为 1。

备注 图 25-8 中的<1>~<8>与 25.4.2 (2) 当检测外部输入引脚(EXLVI)的输入电压等级时中“当启动操作时”的描述<1>~<8>相对应。

25.5 低电压检测电路的注意事项

在系统中，如果供电电压（V_{DD}）在接近 LVI 检测电压（V_{LVI}）的一段时间内产生波动，这时根据低电压检测电路的使用情况进行如下操作。

(1) 用于复位

系统可能会反复进行复位和释放复位。

在这种情况下，可采用下面的方法（1）任意设置从复位释放到微控制器的启动所经历的时间。

(2) 用于中断

可能会频繁产生中断请求。可采用方法（2）中的(b)。

<方法>

(1) 用于复位

在释放复位信号后，通过软件计数器（使用一个定时器）等待系统的供电电压的波动期，然后对端口初始化(参见图 25-9)。

(2) 用于中断


- <R>
- (a) 在 LVI 中断的服务程序中通过使用低电压检测寄存器（LVIM）的第 0 位(LVIF)，当检测 V_{DD} 的下降沿时，确定“供电电压(V_{DD}) ≥ 检测电压(V_{LVI})”，或者当检测 V_{DD} 的上升沿时，确定“供电电压(V_{DD}) < 检测电压(V_{LVI})”，把中断请求标志寄存器 0L(IF0L)的第 0 位(LVIIF)清零。
- <R>
- (b) 在系统中，如果供电电压（V_{DD}）在接近 LVI 检测电压（V_{LVI}）的一段时间内产生波动，等待供电电压波动期间，使用 LVIF 标志，并且把 LVIIF 标志清零，当检测 V_{DD} 的下降沿时，确定“供电电压(V_{DD}) ≥ 检测电压(V_{LVI})”，或者当检测 V_{DD} 的上升沿时，确定“供电电压(V_{DD}) < 检测电压(V_{LVI})”。

备注 如果设置低电压检测寄存器(LVIM)的第 2 位(LVISEL)为“1”，则对上述方法作如下修改。

- 供电电压(V_{DD})
- 外部输入引脚的输入电压(EXLVI)
- 检测电压(V_{LVI})
- 检测电压(V_{EXLVI} = 1.21 V)

图 25-9. 复位释放后软件处理过程示例(1/2)


●如果供电电压接近 LVI 检测电压，其波动时间≤50 ms。



注 流程图显示在下页。

图 25-9. 复位释放后软件处理过程示例(2/2)

• 检查复位源



第二十六章 选项字节

26.1 选项字节的功能

78K0/Kx2 微控制器中 Flash 存储器的 0080H~0084H 区域为选项字节区域。当打开电源或从复位状态重启设备时，设备自动参考选项字节，并设置指定的功能。使用该产品时，必须使用选项字节设置以下几项功能。

在自编程期间使用引导交换功能时，将 0080H~0084H 切换到 1080H~1084H。因此，事先将 0080H~0084H 和 1080H~1084H 设置为相同的值。

注意事项 必须对 0082H 和 0083H (当使用引导交换功能时为 0082H/1082H 和 0083H/1083H)清零 (00H)。

(1) 0080H/1080H

- 内部低速振荡器操作
 - 可由软件停止
 - 不能停止
- 看门狗定时器间隔时间的设置
- 看门狗定时器计数器的操作
 - 允许计数器的操作
 - 禁止计数器的操作
- 看门狗定时器窗口打开周期的设置

注意事项 把 1080H 设置与 0080H 为相同的值，因为 0080H 和 1080H 在引导交换操作过程中进行切换。

(2) 0081H/1081H

- 选择 POC 模式
 - 2.7 V/1.59 V POC 模式操作期间 (POCMODE = 1)
上电时该设备处于复位状态，直至供电电压达到 2.7 V (TYP.)。当电压超过 2.7 V (TYP.)时设备从复位状态释放。此后在 2.7V 不检测 POC，但在 1.59V (TYP.)检测 POC。
如果上电后供电电压以低于 0.5 V/ms (MIN.)的速率上升到 1.8 V，建议使用 2.7 V/1.59 V POC 模式。
 - 1.59 V POC 模式操作期间(POCMODE = 0)
上电时该设备处于复位状态，直至供电电压达到 1.59 V (TYP.)。当电压超过 1.59 V (TYP.)时设备从复位状态释放。此后采用与上电时相同的方法在 1.59 V (TYP.)检测 POC。

注意事项 使用专用 flash 存储器编程器只能对 POCMODE 进行写操作。在自编程期间或者自编程时的引导交换操作期间(此时，设置 1.59 V POC 模式(默认值))不能对它进行设置。然而，因为在引导交换期间 1081H 的值复制到 0081H 处，在使用引导交换功能时，建议对 1081H 设置与 0081H 相同的值。

(3) 0084H/1084H

○ 片上调试操作控制

- 禁止片上调试操作
- 一旦证明片上调试安全 ID 失效时，允许片上调试操作和擦除 Flash 存储器数据。
- 一旦证明片上调试安全 ID 失效时，允许片上调试操作，但不擦除 Flash 存储器数据。

注意事项 1. 对于没有配置片上调试功能的产品(μ PD78F05xxA)，必须将 00H 赋给 0084H (禁止片上调试操作)。由于在引导操作时 0084H 和 1084H 要相互切换，因此也要对 1084H 清零 (00H)。

2. 对于具有片上调试功能的产品(μ PD78F05xxDA)，如果要使用它的片上调试功能，需要对 0084H 单元赋值 02H 或 03H。由于在引导功能期间 0084H 和 1084H 要相互切换，因此也要对 1084H 设置与 0084H 相同的值。

26.2 选项字节的格式

选项字节格式如下所示。

图 26-1. 选项字节的格式 (1/2)

地址: 0080H/1080H[※]

7	6	5	4	3	2	1	0
0	WINDOW1	WINDOW0	WDTON	WDCS2	WDCS1	WDCS0	LSROSC

WINDOW1	WINDOW0	看门狗定时器窗口打开周期
0	0	25%
0	1	50%
1	0	75%
1	1	100%

WDTON	看门狗定时器计数器的操作控制/非法访问检测
0	禁止计数器操作 (复位后停止计数), 禁止非法访问检测操作
1	允许计数器操作 (复位后开始计数), 允许非法访问检测操作

WDCS2	WDCS1	WDCS0	看门狗定时器溢出时间
0	0	0	$2^{10}/f_{RL}$ (3.88 ms)
0	0	1	$2^{11}/f_{RL}$ (7.76 ms)
0	1	0	$2^{12}/f_{RL}$ (15.52 ms)
0	1	1	$2^{13}/f_{RL}$ (31.03 ms)
1	0	0	$2^{14}/f_{RL}$ (62.06 ms)
1	0	1	$2^{15}/f_{RL}$ (124.12 ms)
1	1	0	$2^{16}/f_{RL}$ (248.24 ms)
1	1	1	$2^{17}/f_{RL}$ (496.48 ms)

LSROSC	内部低速振荡器操作
0	可由软件停止 (当将 1 写入 RCM 寄存器的第 0 位(LSRSTOP)时停止操作)
1	不能停止 (即使将 1 写入 LSRSTOP 位也不停止操作)

注 由于在引导交换时 0080H 和 1080H 要相互切换, 因此要对 0080H 设置与 1080H 相同的值。

- 注意事项
1. 禁止设置: $WDCS2 = WDCS1 = WDCS0 = 0$ 且 $WINDOW1 = WINDOW0 = 0$ 。
 2. 当在 $1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$ 使用看门狗定时器时禁止设置 $WINDOW1 = WINDOW0 = 0$ 。
 3. 自编程和 flash 存储器模拟 EEPROM 期间看门狗定时器继续其操作。处理过程中中断响应时间将被延迟。设置溢出时间和窗口大小时应考虑到这一延迟情况。
 4. 如果 $LSROSC = 0$ (可由软件停止振荡), 则无论内部振荡模式寄存器(RCM)的第 0 位(LSRSTOP)为何值, 在 HALT 和 STOP 模式下对看门狗定时器不提供计数时钟。
当 8 位定时器 H1 使用内部低速振荡时钟时, 即使在 HALT/STOP 模式下也对 8 位定时器 H1 提供计数时钟。
 5. 必须对第 7 位清零(0)。

- 备注
1. f_{RL} : 内部低速振荡时钟频率
 2. (): $f_{RL} = 264\text{ kHz (MAX.)}$

图 26-1. 选项字节的格式(2/2)

地址: 0081H/1081H^{※1,2}

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	POCMODE

POCMODE	POC 模式选择
0	1.59 V POC 模式(默认)
1	2.7 V/1.59 V POC 模式

- 注**
1. 使用专用 Flash 存储器编程器只能对 POCMODE 进行写操作。在自编程期间不能设置 POCMODE，或者自编程引导交换(此时，设置 1.59 V POC 模式(默认))操作时也不能设置。但由于引导交换时 1081H 单元的值被复制到 0081H 单元，建议在使用引导交换功能时为 1081H 单元设置与 0081H 相同的值。
 2. 要改变 POC 模式的设置，可在对 Flash 存储器进行一次性擦除(片擦除)后将该值再次写入 0081H 中。在对 Flash 存储器指定存储 block 擦除后不能修改设置。

注意事项 必须将第 7~1 位清零 (0)。

地址: 0082H/1082H, 0083H/1083H[※]

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0

- 注** 由于 0082H 与 0083H 单元为保留区域，因此必须对这两个存储单元赋值 00H。由于在引导交换操作时 0082H 与 0083H 要和 1082H 与 1083H 相互切换，因此也要对 1082 与 1083H 设置 00H。

地址: 0084H/1084H^{※1,2}

7	6	5	4	3	2	1	0
0	0	0	0	0	0	OCDEN1	OCDEN0

OCDEN1	OCDEN0	片上调试操作控制
0	0	禁止操作
0	1	禁止设置
1	0	允许操作。在确定片上调试安全 ID 失效时不要擦除 Flash 存储器数据。
1	1	允许操作。在确定片上调试安全 ID 失效时可以擦除 Flash 存储器数据。

- 注**
1. 对于没有配备片上调试功能的产品(μ PD78F05xxA)，必须将 00H 赋给 0084H 单元(禁止片上调试操作)。由于在引导交换时 0084H 和 1084H 要相互切换，因此也要对 1084H 设置 00H。
 2. 对于具有片上调试功能的产品(μ PD78F05xxDA)，如果要使用它的片上调试功能，需要对 0084H 单元赋值 02H 或 03H。由于在引导交换时 0084H 和 1084H 要相互切换，因此也要对 1084H 设置与 0084H 相同的值。

备注 如需了解片上调试安全 ID 的详细信息，参见第二十八章 片上调试功能 (仅用于 μ PD78F05xxDA)。

以下是设置选项字节的软件描述示例。

OPT CSEG AT 0080H

OPTION: DB 30H ; 允许看门狗定时器的操作 (对非法访问检测的操作),

; 看门狗定时器窗口打开周期: 50%,

; 看门狗定时器的溢出时间: $2^{10}/f_{RL}$,

; 可由软件停止内部低速振荡器。

DB 00H ; 1.59 V POC 模式

DB 00H ; 保留区域

DB 00H ; 保留区域

DB 00H ; 禁止片上调试

备注 复位处理期间参考选项字节。如需了解复位处理的时序，可参见**第二十三章 复位功能**。

第二十七章 FLASH 存储器

78K0/Kx2 微控制器包含 Flash 存储器，可以安装在电路板上实现在线写入、擦除和覆盖操作。

27.1 内部存储器容量切换寄存器

可以使用内部存储器容量切换寄存器（IMS）选择内部存储器容量。

可使用 8 位存储器操作指令设置 IMS。

复位信号的产生将 IMS 设置为 CFH。

注意事项 复位释放后必须按照表 27-1 对每个产品进行设置。

图 27-1. 内部存储器容量切换寄存器（IMS）的格式

地址: FFF0H 复位后: CFH R/W

符号

	7	6	5	4	3	2	1	0
IMS	RAM2	RAM1	RAM0	0	ROM3	ROM2	ROM1	ROM0

RAM2	RAM1	RAM0	内部高速 RAM 容量选择
0	0	0	768 字节
0	1	0	512 字节
1	1	0	1024 字节
其他值			禁止设置

ROM3	ROM2	ROM1	ROM0	内部 ROM 容量选择
0	0	1	0	8 KB
0	1	0	0	16 KB
0	1	1	0	24 KB
1	0	0	0	32 KB
1	1	0	0	48 KB
1	1	1	1	60 KB
其他值				禁止设置

注意事项 如果要设置存储器容量，应先设置 IMS 再设置 IXS。设置存储器容量时应使内部存储器 ROM 和内部扩展 RAM 区域不要产生重叠。

表 27-1. 内部存储器容量切换寄存器的设置

78K0/Kx2 微控制器	IMS 设置
μ PD78F0500A	42H
μ PD78F05x1A (x = 0~3)	04H
μ PD78F05x2A (x = 0~3)	C6H
μ PD78F05x3A (x = 0~3), 78F0503DA ^{※1} , 78F0513DA ^{※1}	C8H
μ PD78F05x4A (x = 1~4)	CCH
μ PD78F05x5A (x = 1~4), 78F0515DA ^{※1}	CFH
μ PD78F05x6A (x = 2~4)	CCH ^{※2}
μ PD78F05x7A, 78F05x7DA ^{※1} (x = 2~4)	CCH ^{※2}

- 注 1. 对于具有片上调试功能的产品，其内部 ROM 和内部高速 RAM 容量可根据调试目标产品进行调试。根据调试目标产品设置 IMS。
2. μ PD78F05x6A (x=2~4) 分别有 96 KB， μ PD78F05x7A 和 78F05x7DA (x = 2~4)有 128 KB 的内部 ROM。但是，由于使用了存储器 bank，这些设备中 IMS 的设置值与 48 KB 产品的相同。如需了解存储器 bank 的设置方法，可参见 4.3 存储器 Bank 选择寄存器 (BANK)。

27.2 内部扩展 RAM 容量切换寄存器

使用内部扩展 RAM 容量切换寄存器(IXS)可以选择内部扩展 RAM 的容量。

可使用 8 位存储器操作指令设置 IXS。

复位信号的产生将 IXS 设置为 0CH。

注意事项 1. 在复位释放后必须如表 27-2 所示设置每种产品的值。

2. 78K0/KB 不提供 IXS 寄存器。

图 27-2. 内部扩展 RAM 容量切换寄存器 (IXS) 的格式

地址: FFF4H 复位后: 0CH R/W

符号	7	6	5	4	3	2	1	0
IXS	0	0	0	IXRAM4	IXRAM3	IXRAM2	IXRAM1	IXRAM0

IXRAM4	IXRAM3	IXRAM2	IXRAM1	IXRAM0	内部扩展 RAM 容量选择
0	1	1	0	0	0 字节
0	1	0	1	0	1024 字节
0	1	0	0	0	2048 字节
0	0	1	0	0	4096 字节
0	0	0	0	0	6144 字节
其他值					禁止设置

注意事项 如果要设置存储器容量，应先设置 IMS，再设置 IXS。设置存储器容量时应使内部 ROM 和内部扩展 RAM 区域不要产生重叠。

表 27-2. 内部扩展 RAM 容量切换寄存器 (IXS) 的设置

78K0/KC2, 78K0/KD2, 78K0/KE2, 78K0/KF2	IXS 设置
μ PD78F05x1A (x = 1~3)	0CH
μ PD78F05x2A (x = 1~3)	0CH
μ PD78F05x3A (x = 1~3), 78F0513DA [※]	0CH
μ PD78F05x4A (x = 1~4)	0AH
μ PD78F05x5A (x = 1~4), 78F0515DA [※]	08H
μ PD78F05x6A (x = 2~4)	04H
μ PD78F05x7A, 78F05x7DA [※] (x = 2~4)	00H

注 对于 78K0/KC2, 78K0/KD2, 78K0/KE2,和 78K0/KF2 具有片上调试功能的产品，其内部扩展 RAM 容量可根据调试目标产品进行调试。根据调试的目标产品设置 IXS。

27.3 用 Flash 编程器写入数据

可使用专用 Flash 编程器将数据写入 Flash 存储器，可以在线写入，也可以离线写入。

(1) 在线编程

当目标系统上安装了 78K0/ Kx2 系列产品后，Flash 存储器的内容可以被重写。必须将连接专用 Flash 存储器编程器的连接器安装在目标系统中。

(2) 离线编程


在将 78K0/Kx2 系列产品安装到目标系统之前，可使用专用程序适配器（FA 系列）将数据写入 Flash 存储器。

备注 FA 系列是 Naito Densei Machida Mfg. Co., Ltd.的产品。

27.4 编程环境

以下是 78K0/Kx2 微控制器的 Flash 存储器所需的编程环境。

图 27-3. Flash 存储器编程环境



需要有一个控制专用 Flash 编程器的主机。

专用 Flash 编程器与 78K0/Kx2 微控制器的接口使用 CSI10 或 UART6 进行写和擦除等操作。Flash 存储器离线写操作时必须使用一个专用编程适配器（FA 系列）。


27.5 通信模式

通过 78K0/Kx2 微控制器的 CSI10 或 UART6，在专用 Flash 存储器编程器与 78K0/Kx2 微控制器之间建立串行通信。

(1) CSI10

传送速率: 2.4 kHz~2.5 MHz


图 27-4. 专用 Flash 存储器编程器的通信（CSI10）




(2) UART6

传送速率: 115200 bps

图 27-5. 专用 Flash 编程器的通信(UART6)



注 上图是使用 PG-FP5, FL-PR5, PG-FP4 或 FL-PR4 的时钟输出的连线示例。
当使用 PG-FPL3 或 FP-LITE3 的时钟输出时, 连接 CLK 和 X1/P121, 并且连接它的反向信号和 X2/EXCLK/P122。



专用 flash 存储器编程器为 78K0/Kx2 提供如下信号。如需了解详细内容, 可参阅 PG-FP5, FL-PR5, PG-FP4, FL-PR4, PG-FPL3, 或 FP-LITE3 的用户手册。

表 27-3. 引脚连接

专用 Flash 存储器编程器			78K0/Kx2 微控制器	连接	
信号名称	I/O	引脚功能	引脚名称	CSI10	UART6
FLMD0	输出	模式信号	FLMD0	□	□
V _{DD}	I/O	V _{DD} 电压产生/电源监测	V _{DD} , EV _{DD} , AV _{REF}	□	□
GND	—	地	V _{SS} , EV _{SS} , AV _{SS}	□	□
CLK	输出	时钟输出到 78K0/Kx2 微控制器	注 1	× 注 2	○ 注 1
/RESET	输出	复位信号	RESET	□	□
SI/RxD	输入	复位信号	SO10/TxD6	□	□
SO/TxD	输出	接收信号	SI10/RxD6	□	□
SCK	输出	传送时钟	SCK10	□	×

- 注 1. 当使用 UART6 时, 只能使用 X1 时钟(f_x) 或外部主系统时钟(f_{EXCLK})。当使用专用 Flash 存储器编程器的时钟输出时, 引脚连接根据所用的专用 Flash 存储器编程器的类型不同而不同。
- PG-FP5, FL-PR5, PG-FP4, FL-PR4: 连接编程器的 CLK 到 EXCLK/X2/P122。
 - PG-FPL3, FP-LITE3: 连接编程器的 CLK 到 X1/P121, 并且连接它的反向信号到 X2/EXCLK/P122。
2. 在使用 CSI10 时, 只能使用内部高速振荡时钟 (f_{RH})。

备注 □ 必须连接该引脚。
○: 如果信号由目标板产生, 则不要连接该引脚。
×: 不要连接该引脚。

当使用专用程序适配器(FA 系列)时对于不使用的引脚，执行下面表 2-3 引脚 I/O 电路类型或表 27-4 当连接 Flash 存储器写入适配器时不使用引脚的处理(必须)中所描述的不使用引脚的推荐连接。

表 27-4. 当连接 Flash 存储器写入适配器时不使用引脚的处理(必须)

引脚名称	引脚处理
P00, P01	通过电阻独立连接到 EV _{SS} 。 注 1, 5
P03~P06	通过电阻独立连接到 EV _{SS} 。 注 2, 5
P10, P11	通过电阻独立连接到 EV _{SS} 。 注 3, 5
P14	通过电阻独立连接到 EV _{SS} 。 注 4, 5
P16, P17	通过电阻独立连接到 EV _{SS} 。 注 1, 5
P30~P33	
P60~P63	通过电阻独立连接到 EV _{SS} ，或直接连接到 EV _{SS} 。 注 5
P70~P77	通过电阻独立连接到 EV _{SS} 。 注 1, 5
P120	
P140~P143	

- 注
- 1. 在 flash 存储器编程期间，flash 存储器写入适配板上，当执行的操作不切换到普通操作模式时，这些引脚可以直接连接到 EV_{SS}，不使用电阻。
 - 2. 和 78K0/KD2 一样，对于 78K0/KE2 的 μ PD78F053nA (n = 1~3)这些引脚可以悬空。
 - 3. 当与专用 flash 存储器编程器由 CSI10 经串行通信时连接这些引脚到编程器。
 - 4. 当与 flash 存储器编程器由 UART6 经串行通信时将此引脚连接到编程器。
 - 5. 对于没有 EV_{SS} 引脚的产品，连接他们到 V_{SS}。对于没有 EV_{DD} 引脚的产品，连接他们到 V_{DD}。

27.6 在线方式的引脚连接


对 Flash 存储器进行在线写操作时，目标系统必须有连接专用 Flash 存储器编程器的连接器。电路板上首先要提供一个选择功能，可以选择正常操作模式或 Flash 存储器编程模式。

当设置 Flash 存储器编程模式时，那些不用于 Flash 存储器编程的引脚状态与复位后的状态相同。因此如果外部设备不能立即识别复位后的状态，则必须采用如下方式连接引脚。

27.6.1 FLMD0 引脚

在普通操作模式下，FLMD0 引脚的输入电压为 0V。在 Flash 存储器编程模式中，将 V_{DD} 写电压提供给 FLMD0 引脚。FLMD0 引脚的连接示意图如下所示。

图 27-6. FLMD0 引脚连接示例



27.6.2 串行接口引脚

串行接口使用的引脚如下所示。

表 27-5. 串行接口使用的引脚


串行接口	使用的引脚
CSI10	SO10, SI10, SCK10
UART6	TxD6, RxD6

在将专用 Flash 存储器编程器和串行接口 (已与板上其它设备连接) 的引脚相连时，必须特别注意：信号之间不能冲突，并且另一个设备不能出现误操作。

(1) 信号冲突

如果专用 Flash 编程器 (输出端) 与串行接口 (已连接到另一个设备的输出端) 的一个输入引脚相连, 这时会产生信号冲突。为了避免这种情况, 应隔离与另一个设备的连接, 或者使另一个设备处于高阻抗状态。

图 27-7. 信号冲突 (串行接口的输入引脚)




在 Flash 存储器编程模式下, 设备的输出信号与专用 Flash 编程器发送的信号发生冲突。因此必须隔离该设备的信号。


(2) 其它设备的故障

如果专用 Flash 存储器编程器的输出或输入端与串行接口 (已连接到另一个设备的输入端) 的一个输入或输出引脚相连, 则信号可能会输出到另一个设备, 从而引起该设备的故障。为了避免这种情况, 应隔离与该设备的连接。

图 27-8. 其它设备的故障



在 Flash 存储器编程模式下, 如果 78K0/KX2 的输出信号影响到另外一个设备, 那么隔离另一设备的信号




在 Flash 存储器编程模式下, 如果专用 Flash 编程器的输出信号影响到另外一个设备, 那么隔离另一设备的信号

27.6.3 RESET 引脚

如果将专用 Flash 编程器的复位信号连接到 RESET 引脚（已连接到板上的复位信号发生器），则会产生信号冲突。为了避免这种情况，应隔离与复位信号发生器的连接。

在 Flash 存储器编程模式下，如果从用户系统输入复位信号，则不能对 Flash 存储器进行正确编程。因此除了专用 Flash 存储器编程器的复位信号外，不要输入其它信号。

图 27-9. 信号冲突 (RESET 引脚)



在 Flash 存储器编程模式中，复位信号发生器输出的信号与专用 Flash 存储器编程器的输出信号发生冲突。因此必须隔离复位信号发生器的信号。

27.6.4 端口引脚

当设置 Flash 存储器编程模式时，那些不用于 Flash 存储器编程的引脚状态与复位后的状态相同。因此，如果外部设备(与端口相连)不能立即识别复位后的状态，则必须通过一个电阻将端口引脚连接到 $EV_{DD}^{\#}$ 或 $EV_{SS}^{\#}$ 。

注 没有 EV_{SS} 引脚的产品，将它们连接到 V_{SS} 。没有 EV_{DD} 引脚的产品，将它们连接到 V_{DD} 。

27.6.5 REGC 引脚

按照与正常操作模式下相同的方法，通过一个电容($0.47\mu F \sim 1\mu F$: 推荐)连接 REGC 引脚到 GND。

27.6.6 其他信号引脚

使用在线时钟时，以与正常操作模式下相同的状态连接 X1 和 X2。

但如果从专用 Flash 存储器编程器输入操作时钟，连接如下。

- PG-FP5, FL-PR5, PG-FP4, FL-PR4: 连接编程器的 CLK 到 EXCLK/X2/P122。
- PG-FPL3, FP-LITE3: 连接编程器的 CLK 和 X1/P121，并且连接它的反向信号到 X2/EXCLK/P122。

- 注意事项**
1. 在使用 CSI10 时，只能使用内部高速振荡时钟 (f_{RH})。
 2. 在使用 UART6 时，只能使用 X1 时钟 (f_x)或外部主系统时钟 (f_{EXCLK})。
 3. 对于有片上调试功能的产品 (μ PD78F05xxDA)，当使用 Flash 存储器编程器对 Flash 存储器进行写操作时，P31/INTP2/OCD1A 和 P121/X1/OCD0A 的连接如下。
 - P31/INTP2/OCD1A: 通过电阻器连接到 $EV_{SS}^{\#}$ 。
 - P121/X1/OCD0A: 通过电阻器连接到 $V_{SS}^{\#}$ 。

注 没有 EV_{SS} 引脚的产品，将它们连接到 V_{SS} 。

27.6.7 供电电压

如果使用 Flash 存储器编程器输出的供电电压，则将 V_{DD} 引脚与 Flash 存储器编程器的 V_{DD} 相连，将 V_{SS} 引脚与 Flash 存储器编程器的信号地相连。

如果使用电路板上的供电电压，则按照正常操作模式中的连接方式进行连接。

然而，如果要使用 Flash 存储器编程器的电压监视功能，即使使用电路板上的供电电压，必须将 V_{DD} 和 V_{SS} 引脚分别与 Flash 存储器编程器的 V_{DD} 和 GND 相连。


其它的供电电压 (EV_{DD} 、 EV_{SS} 、 AV_{REF} 和 AV_{SS}) 与正常操作模式中的相同。

27.7 编程方法

27.7.1 控制 flash 存储器

下图显示了 Flash 存储器操作过程。

图 27-10. Flash 存储器操作过程



27.7.2 Flash 存储器编程模式

如果通过专用 Flash 编程器重写 Flash 存储器的内容，则必须将 78K0/Kx2 设置为 Flash 存储器编程模式。而要设置该模式，必须将 FLMD0 引脚连接到 V_{DD}，并对复位信号清零。

当在线写 Flash 存储器时，使用跳线改变模式。

图 27-11. Flash 存储器编程模式




表 27-6. FLMD0 引脚与复位释放后操作模式之间的关系

FLMD0	操作模式
0	普通操作模式
V _{DD}	Flash 存储器编程模式

27.7.3 选择通信模式

在 78K0/Kx2 微控制器中，进入专用 Flash 存储器编程模式后，通过将脉冲输入到 FLMD0 引脚，来选择通信模式。由 Flash 存储器编程器产生这些 FLMD0 脉冲。

下表显示了脉冲个数与通信模式之间的关系。

表 27-7. 通信模式

通信模式	标准设置 ^{注 1}				使用的引脚	外部时钟	FLMD0 的脉冲数
	端口	速度	频率	倍率			
UART (UART6)	UART-Ext-Osc	115,200 bps ^{注 3}	2~20 MHz ^{注 2}	1.0	TxD6, RxD6	fx	0
	UART-Ext-FP4CK					fEXCLK	3
3 线串行 I/O (CSI10)	CSI-内部-OSC	2.4 kHz~2.5 MHz	—		SO10, SI10, SCK10	fRH	8

- 注
- 1. Flash 存储器编程器的 GUI 上的标准设置选项。
 - 2. 电压不同设置范围也不一样。如需了解详细内容，可参见电气特性章节。
 - 3. 波特率误差以外的因素，如信号波形瞬变，也会影响 UART 通信，因此必须象测量波特率误差一样严格测量瞬变。

注意事项 当选择 UART6 时，在接收到 FLMD0 脉冲后，根据专用 Flash 存储器编程器发送的复位命令计算接收时钟。

备注

fx: X1 时钟


fEXCLK: 外部主系统时钟

fRH: 内部高速振荡时钟

27.7.4 通信命令

78K0/Kx2 微控制器使用命令与专用 Flash 存储器编程器进行通信。从 Flash 编程器发往 78K0/Kx2 微控制器的信号称为命令，从 78K0/Kx2 微控制器发往专用 Flash 存储器编程器的命令称为响应。

图 27-12. 通信命令



78K0/Kx2 微控制器的 Flash 存储器控制命令列表如下。所有这些命令都从编程器发出，78K0/Kx2 微控制器根据相应的命令进行处理。

表 27-8. Flash 存储器控制命令

类别	命令名称	功能
校验	校验	将 flash 存储器指定区域的内容和从编程器发送的数据比较。
擦除	片擦除	擦除全部存储器内容
	Block 擦除	擦除 flash 存储器的指定区域
空白检测	Block 空白检测	检查 flash 存储器的指定 block 擦除状态
写	编程	在 Flash 存储器的指定区域写入数据。
获取信息	状态	获得当前操作状态(状态数据)。
	硅标记	获取 78K0/Kx2 信息(比如零件号和 flash 存储器配置)。
	版本获得	获取 78K0/Kx2 版本和硬件版本。
	校验和	获得指定数据的校验和数据。
安全	安全设置	设置安全信息。
其他	复位	用来检测通信的同步状态。
	振荡频率设置	指定一个振荡频率。

78K0/Kx2 微控制器根据专用 Flash 编程器发出的命令返回一个响应。78K0/Kx2 微控制器发出的响应列表如下。

表 27-9. 响应名称

响应名称	功能
ACK	响应命令/数据
NAK	响应非法命令/数据

27.8 安全设置

78K0/Kx2 微控制器支持安全性功能，该功能禁止修改内部 flash 存储器的用户程序，所以程序不能被一个没有授权的人改变。

使用安全性设置命令可以执行如下操作。在设置下一个编程模式时，安全性设置有效。

- 禁止一次性擦除 (片擦除)

在线/离线编程期间，该项设置禁止对 flash 存储器的所有 block 执行 block 擦除和一次性擦除(片擦除)命令。一旦禁止一次性擦除(片擦除)命令，所有的禁止设置项(包括禁止一次性擦除(片擦除))不能被取消。

注意事项 在对一次性擦除进行安全性设置后，不能再对该设置执行擦除操作。此外，由于禁止执行擦除命令，即使执行了写命令，与已经写到 Flash 存储器中的数据不同的数据也不能被写入。

- 禁止 block 擦除

在线/离线编程期间，该项设置禁止对 Flash 存储器中的指定 block 进行擦除。但可通过自编程进行 block 擦除。

- 禁止写入

该项设置禁止对 Flash 存储器所有 block 进行写和 block 擦除。使用一次性擦除(片擦除)命令可以取消该项设置。但可通过自编程进行 block 擦除。

- 禁止重写引导簇 0

该项设置禁止对 Flash 存储器中引导簇 0(0000H ~ 0FFFH)进行一次性擦除(片擦除)、block 擦除和写操作。

注意事项 如果对重写引导簇 0 进行了安全性设置，则不能再对该设备的引导簇 0 进行重写。

Flash 存储器在默认设置下，允许使用一次性擦除(片擦除)、block 擦除、写和重写引导簇 0 命令。以上安全性设置仅用于在线/离线编程和自编程。各项安全性设置可以结合使用。

通过执行一次性擦除（片擦除）命令，可以取消禁止擦除 block 和写命令。

表 27-10 显示了当允许使用 78K0/Kx2 微控制器安全性功能时擦除命令和写命令之间的关系。

表 27-10. 允许安全性功能和命令之间的关系

(1) 在线/离线编程期间

有效的安全性设置	执行的命令		
	一次性擦除 (片擦除)	Block 擦除	写入
禁止一次性擦除(片擦除)	不能一次性擦除	Block 不能被擦除	可以执行 ^注 。
禁止 block 擦除	可以一次性擦除		可以执行。
禁止写入			不能执行。
禁止重写引导簇 0	不能一次性擦除	不能擦除引导簇 0	不能写引导簇 0

注 确认没有数据已写在被写的区域。因为禁止一次性擦除（片擦除）后，数据不能被擦除，所以在还有数据没被擦除的情况下要写数据。

(2) 自编程期间

有效的安全性设置	执行的命令	
	Block 擦除	写入
禁止一次性擦除(片擦除)	Block 可擦除。	可以执行。
禁止 block 擦除		
禁止写		
禁止重写引导簇 0	不能擦除引导簇 0	不能写引导簇 0

表 27-11 显示了在每个编程模式下怎样执行安全性设置。

表 27-11. 在每个编程模式下设置安全性

(1) 在线/离线编程

安全性	安全性设置	怎样禁止安全性设置
禁止一次性擦除(片擦除)	通过专用 flash 存储器编程器的 GUI 等。	设置之后不能禁止
禁止 block 擦除		执行一次性擦出(片擦除)命令
禁止写		
禁止重写引导簇 0		设置之后不能禁止

(2) 自编程

安全性	安全性设置	怎样禁止安全性设置
禁止一次性擦除(片擦除)	通过使用信息库设置。	设置之后不能禁止
禁止 block 擦除		在线/离线编程期间（在自编程期间不能禁止）执行一次性擦除（片擦除）命令
禁止写		
禁止重写引导簇 0		设置之后不能禁止

27.9 当使用 PG-FP4 或 PG-FP5 时每个命令的执行时间(参考值)

下表显示了当 PG-FP4 或 PG-FP5 用作专用 flash 存储器编程器时，每个命令的执行时间（参考值）。

表 27-12. 当使用 PG-FP4 或 PG-FP5 时每个命令的执行时间(参考值) (1/2)

(1) 内部 ROM 为 32 KB 的产品

PG-FP4 的命令	端口: CSI-内部-OSC (内部高速振荡时钟 (f _{RH})), 速度: 2.5 MHz	端口: UART-Ext-FP4CK (外部主系统时钟(f _{EXCLK})), 速度: 115,200 bps	
		频率: 2.0 MHz	频率: 20 MHz
签名	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)
空白检验	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)
擦除	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)
编程	2.5 s (TYP.)	5 s (TYP.)	5 s (TYP.)
验证	1.5 s (TYP.)	4 s (TYP.)	3.5 s (TYP.)
E.P.V	3.5 s (TYP.)	6 s (TYP.)	6 s (TYP.)
校验和	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)
安全性	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)

(2) 内部 ROM 为 60 KB 的产品

PG-FP4 的命令	端口: CSI-内部-OSC (内部高速振荡时钟 (f _{RH})), 速度: 2.5 MHz	端口: UART-Ext-FP4CK (外部主系统时钟(f _{EXCLK})), 速度: 115,200 bps	
		频率: 2.0 MHz	频率: 20 MHz
签名	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)
空白检验	1 s (TYP.)	1 s (TYP.)	1 s (TYP.)
擦除	1 s (TYP.)	1 s (TYP.)	1 s (TYP.)
编程	5 s (TYP.)	9 s (TYP.)	9 s (TYP.)
验证	2 s (TYP.)	6.5 s (TYP.)	6.5 s (TYP.)
E.P.V	6 s (TYP.)	10.5 s (TYP.)	10.5 s (TYP.)
校验和	0.5 s (TYP.)	1 s (TYP.)	1 s (TYP.)
安全性	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)

注意事项 使用专用 flash 存储器编程器当执行引导交换时，不要使用 E.P.V.命令。

表 27-12. 当使用 PG-FP4 或 PG-FP5 时每个命令的执行时间(参考值) (2/2)

(3) 内部 ROM 为 128 KB 的产品

PG-FP4 的命令	端口: CSI-内部-OSC (内部高速 振荡时钟 (f _{IRH})), 速度: 2.5 MHz	端口: UART-Ext-FP4CK (外部主系统时钟 (f _{EXCLK})), 速度: 115,200 bps	
		频率: 2.0 MHz	频率: 20 MHz
签名	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)
空白检验	1 s (TYP.)	1 s (TYP.)	1 s (TYP.)
擦除	1.5 s (TYP.)	1.5 s (TYP.)	1.5 s (TYP.)
编程	9.5 s (TYP.)	18 s (TYP.)	18 s (TYP.)
验证	4.5 s (TYP.)	13.5 s (TYP.)	13.5 s (TYP.)
E.P.V	11 s (TYP.)	19.5 s (TYP.)	19.5 s (TYP.)
校验和	1 s (TYP.)	1 s (TYP.)	1 s (TYP.)
安全性	0.5 s (TYP.)	0.5 s (TYP.)	0.5 s (TYP.)

注意事项 使用专用 flash 存储器编程器当执行引导交换时，不要使用 E.P.V.命令。

27.10 通过自编程进行 Flash 存储器编程

78K0/Kx2 微控制器支持自编程功能，即可以通过用户程序重写 Flash 存储器。由于该功能允许用户应用程序使用自编程重写 flash 存储器，因此可用于对程序升级。

如果自编程期间产生中断，可以暂时停止自编程操作，而去执行中断服务程序。要执行中断服务程序，应在停止自编程操作后恢复正常操作模式，并执行 EI 指令。而在恢复自编程模式后，可以恢复自编程操作。

备注 如需了解自编程功能和自编程库的详细信息，可参见 **78K0 微控制器自编程库类型 01 用户手册 (U18274E)**。

注意事项 1. 当 CPU 使用副系统时钟时不能使用自编程功能。

2. 无论 RSTOP 标志(内部振荡模式寄存器(RCM)的第 0 位)的设置，在自编程期间内部高速振荡器开始震荡。即使执行 STOP 指令，内部高速振荡器的振荡不能停止。

3. 自编程期间 FLMD0 引脚应输入高电平。


4. 在启动自编程之前必须执行 DI 指令。

自编程功能检查中断请求标志 (IF0L, IF0H, IF1L 和 IF1H)。如果产生了中断请求，则停止自编程操作。

5. 即使在 DI 状态下也可以通过未屏蔽的中断请求停止自编程。要避免这种情况，可以通过使用中断屏蔽标志寄存器(MK0L, MK0H, MK1L 和 MK1H)屏蔽该中断。


6. 将用于自编程的入口程序分配在公共区域(0000H ~ 7FFFH)。

图 27-13. 用于自编程的操作模式和存储器映射(μPD78F0547A)



通过自编程库重写 flash 存储器的过程显示如下。

图 27-14. 自编程的流程(重写 Flash 存储器)



备注 如需了解自编程功能和自编程库的详细信息，可参见 **78K0 微控制器自编程库类型 01 用户手册 (U18274E)**。

下表显示了用于自编程例子库的处理时间和中断响应时间。

表 27-13. 自编程库的处理时间(1/3)

(1) 当使用内部高速振荡时钟和加载的入口 RAM 超出短直接寻址范围时

库名称		处理时间 (μs)			
		C编译器的一般模型		C编译器/汇编器的静态模型	
		Min.	Max.	Min.	Max.
自编程开始库		4.0	4.5	4.0	4.5
初始化库		1105.9	1106.6	1105.9	1106.6
模式检测库		905.7	906.1	904.9	905.3
Block 空白检测库		12776.1	12778.3	12770.9	12772.6
Block 擦除库		26050.4	349971.3	26045.3	349965.6
字写入库		$1180.1 + 203 \times w$	$1184.3 + 2241 \times w$	$1172.9 + 203 \times w$	$1176.3 + 2241 \times w$
Block 校验库		25337.9	25340.2	25332.8	25334.5
自编程结束库		4.0	4.5	4.0	4.5
获取信息库	选项值: 03H	1072.9	1075.2	1067.5	1069.1
	选项值: 04H	1060.2	1062.6	1054.8	1056.6
	选项值: 05H	1023.8	1028.2	1018.3	1022.1
设置信息库		70265.9	759995.0	70264.9	759994.0
EEPROM写入库		$1316.8 + 347 \times w$	$1320.9 + 2385 \times w$	$1309.0 + 347 \times w$	$1312.4 + 2385 \times w$

(2) 当使用内部高速振荡时钟并且入口 RAM 加载在短直接寻址范围内时

库名称		处理时间 (μs)			
		C编译器的一般模型		C编译器/汇编器的静态模型	
		Min.	Max.	Min.	Max.
自编程开始库		4.0	4.5	4.0	4.5
初始化库		449.5	450.2	449.5	450.2
模式检测库		249.3	249.7	248.6	248.9
Block 空白检测库		12119.7	12121.9	12114.6	12116.3
Block 擦除库		25344.7	349266.4	25339.6	349260.8
字写入库		$445.8 + 203 \times w$	$449.9 + 2241 \times w$	$438.5 + 203 \times w$	$441.9 + 2241 \times w$
Block 校验库		24682.7	24684.9	24677.6	24679.3
自编程结束库		4.0	4.5	4.0	4.5
获取信息库	选项值: 03H	417.6	419.8	412.1	413.8
	选项值: 04H	405.0	407.4	399.5	401.3
	选项值: 05H	367.4	371.8	361.9	365.8
设置信息库		69569.3	759297.3	69568.3	759296.2
EEPROM写入库		$795.1 + 347 \times w$	$799.3 + 2385 \times w$	$787.4 + 347 \times w$	$790.8 + 2385 \times w$

- 备注**
1. 上面的处理时间是和当一个写入开始地址结构加载到内部高速 RAM 和内部高速振荡器(RSTS = 1)稳定操作期间。
 2. RSTS:内部振荡模式寄存器(RCM)的第 7 位
 3. w:写入数据中字的数目(1 个字= 4 字节)

表 27-13. 自编程库的处理时间(2/3)

(3) 当使用高速系统时钟(X1 振荡或外部时钟输入) 并且加载的入口 RAM 超出短直接寻址范围时

库名称		处理时间 (μs)			
		C编译器的一般模型		C编译器/汇编器的静态模型	
		Min.	Max.	Min.	Max.
自编程开始库		34/f _{CPU}			
初始化库		55/f _{CPU} + 594			
模式检测库		36/f _{CPU} + 495		30/f _{CPU} + 495	
Block 空白检测库		179/f _{CPU} + 6429		136/f _{CPU} + 6429	
Block 擦除库		179/f _{CPU} + 19713	179/f _{CPU} + 268079	136/f _{CPU} + 19713	136/f _{CPU} + 268079
字写入库		333/f _{CPU} + 647 + 136 × w	333/f _{CPU} + 647 + 1647 × w	272/f _{CPU} + 647 + 136 × w	272/f _{CPU} + 647 + 1647 × w
Block 校验库		179/f _{CPU} + 13284		136/f _{CPU} + 13284	
自编程结束库		34/f _{CPU}			
获取信息库	选项值: 03H	180/f _{CPU} + 581		134f _{CPU} + 581	
	选项值: 04H	190/f _{CPU} + 574		144/f _{CPU} + 574	
	选项值: 05H	350/f _{CPU} + 535		304/f _{CPU} + 535	
设置信息库		80/f _{CPU} + 43181	80/f _{CPU} + 572934	72/f _{CPU} + 43181	72/f _{CPU} + 572934
EEPROM写入库		333/f _{CPU} + 729 + 209 × w	333/f _{CPU} + 729 + 1722 × w	268/f _{CPU} + 729 + 209 × w	268/f _{CPU} + 729 + 1722 × w

- 备注**
1. 上面的处理时间是和当一个写入开始地址结构加载到内部高速 RAM 和内部高速振荡器(RSTS = 1)稳定操作期间。
 2. RSTS: 内部振荡模式寄存器(RCM)的第 7 位
 3. f_{CPU} : CPU 操作时钟频率
 4. w : 写入数据中字的数目(1 个字= 4 字节)

表 27-13. 自编程库的处理时间(3/3)

(4) 当使用高速系统时钟 (X1 振荡或外部时钟输入) 时且入口 RAM 加载在短直接寻址范围内

库名称		处理时间 (μs)			
		C编译器的一般模型		C编译器/汇编器的静态模型	
		Min.	Max.	Min.	Max.
自编程开始库		34/fCPU			
初始化库		55/fCPU + 272			
模式检测库		36/fCPU + 173		30/fCPU + 173	
Block 空白检测库		179/fCPU + 6108		136/fCPU + 6108	
Block 擦除库		179/fCPU + 19371	179/fCPU + 267738	136/fCPU + 19371	136/fCPU + 267738
字写入库		333/fCPU + 247 + 136 × w	333/fCPU + 247 + 1647 × w	272/fCPU + 247 + 136 × w	272/fCPU + 247 + 1647 × w
Block 校验库		179/fCPU+12964		136/fCPU+12964	
自编程结束库		34/fCPU			
获取信息库	选项值: 03H	180/fCPU + 261		134/fCPU + 261	
	选项值: 04H	190/fCPU + 254		144/fCPU + 254	
	选项值: 05H	350/fCPU + 213		304/fCPU + 213	
设置信息库		80/fCPU + 42839	80/fCPU + 572592	72/fCPU + 42839	72/fCPU + 572592
EEPROM写入库		333/fCPU + 516 + 209 × w	333/fCPU + 516 + 1722 × w	268/fCPU + 516 + 209 × w	268/fCPU + 516 + 1722 × w

- 备注**
1. 上面的处理时间是和当一个写入开始地址结构加载到内部高速 RAM 和内部高速振荡器(RSTS = 1)稳定操作期间。
 2. RSTS: 内部振荡模式寄存器(RCM)的第 7 位
 3. f_{CPU} : CPU 操作时钟频率
 4. w : 写入数据中字的数目(1 个字= 4 字节)

表 27-14. 自编程库的中断响应时间 (1/2)

(1) 当使用内部高速振荡时钟时

库名称	中断响应时间 (μs (Max.))			
	C编译器的一般模型		C编译器/汇编器的静态模型	
	入口RAM加载超出短 直接寻址范围	入口RAM加载在短直 接寻址范围	入口RAM加载超出短 直接寻址范围	入口RAM加载在短直 接寻址范围
Block 空白检测库	1100.9	431.9	1095.3	426.3
Block 擦除库	1452.9	783.9	1447.3	778.3
字写入库	1247.2	579.2	1239.2	571.2
Block 校验库	1125.9	455.9	1120.3	450.3
设置信息库	906.9	312.0	905.8	311.0
EEPROM写入库	1215.2	547.2	1213.9	545.9

- 备注
- 1 上面的中断响应时间是内部高速振荡器(RSTS = 1)的稳定操作时间。
 2. RSTS: 内部振荡模式寄存器(RCM)的第 7 位

(2) 当使用高速系统时钟时 (C 编译器的一般模型)

库名称	中断响应时间 (μs (Max.))			
	RSTOP = 0, RSTS = 1		RSTOP = 1	
	入口RAM加载超出短 直接寻址范围	入口RAM加载在短直 接寻址范围	入口RAM加载超出短 直接寻址范围	入口RAM加载在短直 接寻址范围
Block 空白检测库	$179/f_{\text{CPU}} + 567$	$179/f_{\text{CPU}} + 246$	$179/f_{\text{CPU}} + 1708$	$179/f_{\text{CPU}} + 569$
Block 擦除库	$179/f_{\text{CPU}} + 780$	$179/f_{\text{CPU}} + 459$	$179/f_{\text{CPU}} + 1921$	$179/f_{\text{CPU}} + 782$
字写入库	$333/f_{\text{CPU}} + 763$	$333/f_{\text{CPU}} + 443$	$333/f_{\text{CPU}} + 1871$	$333/f_{\text{CPU}} + 767$
Block 校验库	$179/f_{\text{CPU}} + 580$	$179/f_{\text{CPU}} + 259$	$179/f_{\text{CPU}} + 1721$	$179/f_{\text{CPU}} + 582$
设置信息库	$80/f_{\text{CPU}} + 456$	$80/f_{\text{CPU}} + 200$	$80/f_{\text{CPU}} + 1598$	$80/f_{\text{CPU}} + 459$
EEPROM写入库 [‡]	$29/f_{\text{CPU}} + 767$	$29/f_{\text{CPU}} + 447$	$29/f_{\text{CPU}} + 767$	$29/f_{\text{CPU}} + 447$
	$333/f_{\text{CPU}} + 696$	$333/f_{\text{CPU}} + 376$	$333/f_{\text{CPU}} + 1838$	$333/f_{\text{CPU}} + 700$

注 根据 f_{CPU} 的值 EEPROM 写入库 中断响应时间的较大值变为最大值。

- 备注
1. f_{CPU} : CPU 操作时钟频率
 2. RSTOP: 内部振荡模式寄存器(RCM)的第 0 位
 3. RSTS: 内部振荡模式寄存器(RCM)的第 7 位

表 27-14. 自编程库的中断响应时间(2/2)

(3) 当使用高速系统时钟时(C 编译器/汇编器的静态模型)

库名称	中断响应时间(μs (Max.))			
	RSTOP = 0, RSTS = 1		RSTOP = 1	
	入口RAM加载超出短 直接寻址范围	入口RAM加载在短直 接寻址范围	入口RAM加载超出短 直接寻址范围	入口RAM加载在短直 接寻址范围
Block 空白检测库	$136/f_{\text{CPU}} + 567$	$136/f_{\text{CPU}} + 246$	$136/f_{\text{CPU}} + 1708$	$136/f_{\text{CPU}} + 569$
Block 擦除库	$136/f_{\text{CPU}} + 780$	$136/f_{\text{CPU}} + 459$	$136/f_{\text{CPU}} + 1921$	$136/f_{\text{CPU}} + 782$
字写入库	$272/f_{\text{CPU}} + 763$	$272/f_{\text{CPU}} + 443$	$272/f_{\text{CPU}} + 1871$	$272/f_{\text{CPU}} + 767$
Block 校验库	$136/f_{\text{CPU}} + 580$	$136/f_{\text{CPU}} + 259$	$136/f_{\text{CPU}} + 1721$	$136/f_{\text{CPU}} + 582$
设置信息库	$72/f_{\text{CPU}} + 456$	$72/f_{\text{CPU}} + 200$	$72/f_{\text{CPU}} + 1598$	$72/f_{\text{CPU}} + 459$
EEPROM写入库 ^注	$19/f_{\text{CPU}} + 767$	$19/f_{\text{CPU}} + 447$	$19/f_{\text{CPU}} + 767$	$19/f_{\text{CPU}} + 447$
	$268/f_{\text{CPU}} + 696$	$268/f_{\text{CPU}} + 376$	$268/f_{\text{CPU}} + 1838$	$268/f_{\text{CPU}} + 700$

注 根据 f_{CPU} 的值 EEPROM 写入库 中断响应时间的较大值变为最大值。

- 备注
1. f_{CPU} : CPU 操作时钟频率
 2. RSTOP: 内部振荡模式寄存器(RCM)的第 0 位
 3. RSTS: 内部振荡模式寄存器(RCM)的第 7 位

27.10.1 引导交换功能

如果在自编程期间由于电源失效或其它原因导致重写引导区域的操作失败，则引导区域的数据可能会丢失且不能通过复位重启程序。

使用引导交换功能可以避免这种情况。

在擦除引导簇 0(这是一个引导程序区域)*之前，先通过自编程将一个新的引导程序写入引导簇 1。当将该程序正确写入引导簇 1 后，通过使用 78K0/Kx2 微控制器固件的设置信息功能将引导簇 1 与引导簇 0 的内容交换，这样引导簇 1 就用作引导区域。之后对初始引导程序区域，即引导簇 0 进行擦除或写操作。

这样，即使在重写引导程序区域时出现电源失效，也能够正确执行程序，这是因为程序在复位并再次执行时实行了从引导簇 1 的引导交换。


如果已经将程序正确写入引导簇 0，则通过使用 78K0/Kx2 微控制器固件的设置信息功能恢复初始引导区域。

注 一个引导簇的容量为 4 KB，通过引导交换功能交换引导簇 0 与引导簇 1 的内容。

引导簇 0 (0000H ~ 0FFFFH): 初始引导程序区域
引导簇 1 (1000H ~ 1FFFFH): 用于引导交换的区域


注意事项 执行引导交换时，使用专用 flash 存储器编程器不要使用 E.P.V 命令。

图 27-15. 引导交换功能



备注 在引导标志设置后当复位信号产生时引导簇 1 变为 0000H~0FFFFH。

图 27-16. 执行引导交换的示例




28.1 连接 QB-78K0MINI 或 QB-MINI2 到 μ PD78F05xxDA

μ PD78F05xxDA 使用 V_{DD} 、FLMD0、 $\overline{\text{RESET}}$ 、OCD0A/X1 (或 OCD1A/P31)、OCD0B/X2 (或 OCD1B/P32),和 V_{SS} 引脚, 通过片上调试仿真器 (QB-78K0MINI 或 QB-MINI2) 与主机通信, 进行片上调试。可以选择 OCD0A/X1 与 OCD1A/P31 或 OCD0B/X2 与 OCD1B/P32。

注意事项 μ PD78F05xxDA 具有片上调试功能。由于在使用片上调试功能后产品的稳定性不能得到保证, 因此在给定 flash 存储器可重写次数的情况下不要将该产品用于大规模生产。NEC Electronics 不接受有关该产品的投诉。

备注 μ PD78F05xxDA: μ PD78F0503DA, 78F0513DA, 78F0515DA, 78F0527DA, 78F0537DA, 78F0547DA

图 28-1. QB-78K0MINI 或 QB-MINI2 和 μ PD78F05xxDA 的连接示例
(当使用 OCD0A/X1 和 OCD0B/X2 时)




- 注**
1. 设计的连接假定复位信号从 N- ch 漏极开路缓冲器输出(输出阻抗: 小于 100 Ω)。详细情况, 参见 QB-78K0MINI 用户手册 (U17029E) 或 QB-MINI2 用户手册 (U18371E)。
 2. 下拉电阻值至少应为 470 Ω 。(10 k Ω : 推荐)。
 3. 没有括号的特性表示 QB-78K0MINI 名称, 括号内的是 QB-MINI2 名称。

注意事项

1. 在片上调试期间从 OCD0A/X1 引脚输入时钟。
2. 通过外部下拉 OCD1A/P31 引脚或通过使用 P130 引脚的外部电路(当该设备复位时输出低电平), 控制 OCD0A/X1 和 OCD0B/X2 引脚。


图 28-2. QB-78K0MINI 或 QB-MINI2 与 μ PD78F05xxDA 的连接示例
(当使用 OCD1A/P31 和 OCD1B/P32 时)



- 注
1. 设计的连接假定复位信号从 N- ch 漏极开路缓冲器输出(输出阻抗:小于 100 Ω)。详细情况, 参见 **QB-78K0MINI 用户手册 (U17029E)** 或 **QB-MINI2 用户手册 (U18371E)**。
 2. 这是当 OCD1B/P32 设置为输入端口时引脚的处理(当不连接 QB-78K0MINI 或 QB-MINI2 时引脚不要悬空)。
 3. 下拉电阻值至少应为 470 Ω 。(10 k Ω : 推荐)。
 4. 没有括号的特性表示 QB-78K0MINI 名称, 括号内的是 QB-MINI2 名称。

当通过片上调试进行自编程时, FLMD0 引脚的连接如下。

图 28-3. 通过片上调试进行自编程时的 FLMD0 引脚连接




28.2 由 QB-78K0MINI 和 QB-MINI2 使用的保留区域

如图 28-4 所示，QB-78K0MINI 和 QB-MINI2 使用保留区域实现与μPD78F05xxDA 通信，或每个调试功能。阴影部分的保留区域用于其各自的调试功能的使用，其他区域一直用于调试。这些保留区域可通过用户程序和编译器悬想被保护。

当在自编程期间使用引导交换操作时，预先设置相同的值到引导簇 1。
保留区域的详细情况，参见 QB-78K0MINI 用户手册 (U17029E) 或 QB-MINI2 用户手册 (U18371E)。

图 28-4. 由 QB-78K0MINI 和 QB-MINI2 使用的保留区域



注 没有内部扩展 RAM 的产品 (μPD78F0503DA, 78F0513DA)，不需要保护此区域。

备注 带有阴影的保留区域: 用于各自调试功能的区域
其他保留区域: 一直用于调试的区域

第二十九章 指令集

本章以表格方式列出了 78K0/Kx2 的指令集。如需了解每种指令的操作和操作代码，可参阅 **78K/0 系列指令用户手册（U12326E）**。

29.1 操作列表使用规则

29.1.1 操作数标识符和标识方法

根据规范确定的指令操作数标识方法（详情可参见汇编程序编程规范），在每种指令的“操作数”栏列出操作数。如果有两种或两种以上的标识方法，可选其中之一。大写字母和符号#、!、\$ 和[]是关键字，必须按其原样书写。每种符号的含义如下所示。

- #: 立即数标识
- !: 绝对地址标识
- \$: 相对地址标识
- [: 间接地址标识

立即数用来描述一个数值型数据或标号。当使用标号时，注意必须加上符号#、!、\$、和[]。

对应操作数寄存器标识符 **r** 和 **rp**，功能名称（**X, A, C**，等）或绝对名称（下表括号中的名称：**R0, R1, R2** 等）都可用于标识。

表 29-1. 操作数标识符和标识方法

标识符	标识方法
r	X (R0), A (R1), C (R2), B (R3), E (R4), D (R5), L (R6), H (R7)
rp	AX (RP0), BC (RP1), DE (RP2), HL (RP3)
sfr	特殊功能寄存器符号 ^注
sfrp	特殊功能寄存器符号（仅用于 16 位可操作寄存器偶地址） ^注
saddr	FE20H~FF1FH 立即数或标号
saddrp	FE20H~ FF1FH 立即数或标号（仅用于偶地址）
addr16	0000H~ FFFFH 立即数或标号 （仅用于 16 位数据传送指令的偶地址）
addr11	0800H~ 0FFFFH 立即数或标号
addr5	0040H~ 007FH 立即数或标号（仅用于偶地址）
word	16 位立即数或标号
byte	8 位立即数或标号
bit	3 位立即数或标号
RBn	RB0~RB3

注 不能使用这些操作数访问地址 FFD0H~FFDFH。

备注 特殊功能寄存器符号参见表 3-7 特殊功能寄存器列表。

29.1.2 操作栏描述

A: A 寄存器; 8 位累加器
X: X 寄存器
B: B 寄存器
C: C 寄存器
D: D 寄存器
E: E 寄存器
H: H 寄存器
L: L 寄存器
AX: AX 寄存器对; 16 位累加器
BC: BC 寄存器对
DE: DE 寄存器对
HL: HL 寄存器对
PC: 程序计数器
SP: 堆栈指针
PSW: 程序状态字
CY: 进位标志
AC: 辅助进位标志
Z: 零标志
RBS: 寄存器 bank 选择标志
IE: 中断请求允许标志
(): 括号中的地址或寄存器所指的存储单元的内容
X_H, X_L: 16 位寄存器的高 8 位和低 8 位
^: 逻辑与 (AND)
v: 逻辑或 (OR)
⋈: 逻辑异或 (exclusive OR)
—: 数据取反
addr16: 16 位立即数或标号
jdisp8: 带符号的 8 位数据 (偏移量)

29.1.3 标志操作栏的描述

(空): 不受影响
0: 清零
1: 设置为 1
×: 根据结果进行设置/清零
R: 恢复先前保存的值

29.2 操作列表

指令组	助记符	操作数	字节数	时钟		操作	标志
				注 1	注 2		Z AC CY
8 位数据传送	MOV	r, #byte	2	4	—	$r \leftarrow \text{byte}$	
		saddr, #byte	3	6	7	$(\text{saddr}) \leftarrow \text{byte}$	
		sfr, #byte	3	—	7	$\text{sfr} \leftarrow \text{byte}$	
		A, r ^{注 3}	1	2	—	$A \leftarrow r$	
		r, A ^{注 3}	1	2	—	$r \leftarrow A$	
		A, saddr	2	4	5	$A \leftarrow (\text{saddr})$	
		saddr, A	2	4	5	$(\text{saddr}) \leftarrow A$	
		A, sfr	2	—	5	$A \leftarrow \text{sfr}$	
		sfr, A	2	—	5	$\text{sfr} \leftarrow A$	
		A, !addr16	3	8	9	$A \leftarrow (\text{addr16})$	
		!addr16, A	3	8	9	$(\text{addr16}) \leftarrow A$	
		PSW, #byte	3	—	7	$\text{PSW} \leftarrow \text{byte}$	× × ×
		A, PSW	2	—	5	$A \leftarrow \text{PSW}$	
		PSW, A	2	—	5	$\text{PSW} \leftarrow A$	× × ×
		A, [DE]	1	4	5	$A \leftarrow (\text{DE})$	
		[DE], A	1	4	5	$(\text{DE}) \leftarrow A$	
		A, [HL]	1	4	5	$A \leftarrow (\text{HL})$	
		[HL], A	1	4	5	$(\text{HL}) \leftarrow A$	
		A, [HL + byte]	2	8	9	$A \leftarrow (\text{HL} + \text{byte})$	
		[HL + byte], A	2	8	9	$(\text{HL} + \text{byte}) \leftarrow A$	
		A, [HL + B]	1	6	7	$A \leftarrow (\text{HL} + B)$	
		[HL + B], A	1	6	7	$(\text{HL} + B) \leftarrow A$	
		A, [HL + C]	1	6	7	$A \leftarrow (\text{HL} + C)$	
		[HL + C], A	1	6	7	$(\text{HL} + C) \leftarrow A$	
	XCH	A, r ^{注 3}	1	2	—	$A \leftrightarrow r$	
		A, saddr	2	4	6	$A \leftrightarrow (\text{saddr})$	
		A, sfr	2	—	6	$A \leftrightarrow (\text{sfr})$	
		A, !addr16	3	8	10	$A \leftrightarrow (\text{addr16})$	
		A, [DE]	1	4	6	$A \leftrightarrow (\text{DE})$	
		A, [HL]	1	4	6	$A \leftrightarrow (\text{HL})$	
		A, [HL + byte]	2	8	10	$A \leftrightarrow (\text{HL} + \text{byte})$	
		A, [HL + B]	2	8	10	$A \leftrightarrow (\text{HL} + B)$	
		A, [HL + C]	2	8	10	$A \leftrightarrow (\text{HL} + C)$	

- 注
1. 当访问内部高速 RAM 时或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时
 3. “r = A”除外

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器（PCC）选择的 CPU 时钟（fcpu）的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

指令组	助记符	操作数	字节数	时钟		操作	标志		
				注 1	注 2		Z	AC	CY
16 位数据传送	MOVW	rp, #word	3	6	—	rp ← word			
		saddrp, #word	4	8	10	(saddrp) ← word			
		sfrp, #word	4	—	10	sfrp ← word			
		AX, saddrp	2	6	8	AX ← (saddrp)			
		saddrp, AX	2	6	8	(saddrp) ← AX			
		AX, sfrp	2	—	8	AX ← sfrp			
		sfrp, AX	2	—	8	sfrp ← AX			
		AX, rp ^{注 3}	1	4	—	AX ← rp			
		rp, AX ^{注 3}	1	4	—	rp ← AX			
		AX, !addr16	3	10	12	AX ← (addr16)			
		!addr16, AX	3	10	12	(addr16) ← AX			
	XCHW	AX, rp ^{注 3}	1	4	—	AX ↔ rp			
8 位操作	ADD	A, #byte	2	4	—	A, CY ← A + byte	x	x	x
		saddr, #byte	3	6	8	(saddr), CY ← (saddr) + byte	x	x	x
		A, r ^{注 4}	2	4	—	A, CY ← A + r	x	x	x
		r, A	2	4	—	r, CY ← r + A	x	x	x
		A, saddr	2	4	5	A, CY ← A + (saddr)	x	x	x
		A, !addr16	3	8	9	A, CY ← A + (addr16)	x	x	x
		A, [HL]	1	4	5	A, CY ← A + (HL)	x	x	x
		A, [HL + byte]	2	8	9	A, CY ← A + (HL + byte)	x	x	x
		A, [HL + B]	2	8	9	A, CY ← A + (HL + B)	x	x	x
		A, [HL + C]	2	8	9	A, CY ← A + (HL + C)	x	x	x
	ADDC	A, #byte	2	4	—	A, CY ← A + byte + CY	x	x	x
		saddr, #byte	3	6	8	(saddr), CY ← (saddr) + byte + CY	x	x	x
		A, r ^{注 4}	2	4	—	A, CY ← A + r + CY	x	x	x
		r, A	2	4	—	r, CY ← r + A + CY	x	x	x
		A, saddr	2	4	5	A, CY ← A + (saddr) + CY	x	x	x
		A, !addr16	3	8	9	A, CY ← A + (addr16) + C	x	x	x
		A, [HL]	1	4	5	A, CY ← A + (HL) + CY	x	x	x
		A, [HL + byte]	2	8	9	A, CY ← A + (HL + byte) + CY	x	x	x
		A, [HL + B]	2	8	9	A, CY ← A + (HL + B) + CY	x	x	x
		A, [HL + C]	2	8	9	A, CY ← A + (HL + C) + CY	x	x	x

- 注
1. 当访问内部高速 RAM 时或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时
 3. 仅当 rp = BC, DE 或 HL
 4. “r = A”除外

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器 (PCC) 选择的 CPU 时钟 (fcPU) 的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

指令组	助记符	操作数	字节数	时钟		操作	标志
				注 1	注 2		Z AC CY
8 位操作	SUB	A, #byte	2	4	—	$A, CY \leftarrow A - \text{byte}$	x x x
		saddr, #byte	3	6	8	$(saddr), CY \leftarrow (saddr) - \text{byte}$	x x x
		A, r ^{注 3}	2	4	—	$A, CY \leftarrow A - r$	x x x
		r, A	2	4	—	$r, CY \leftarrow r - A$	x x x
		A, saddr	2	4	5	$A, CY \leftarrow A - (saddr)$	x x x
		A, !addr16	3	8	9	$A, CY \leftarrow A - (\text{addr16})$	x x x
		A, [HL]	1	4	5	$A, CY \leftarrow A - (\text{HL})$	x x x
		A, [HL + byte]	2	8	9	$A, CY \leftarrow A - (\text{HL} + \text{byte})$	x x x
		A, [HL + B]	2	8	9	$A, CY \leftarrow A - (\text{HL} + B)$	x x x
		A, [HL + C]	2	8	9	$A, CY \leftarrow A - (\text{HL} + C)$	x x x
	SUBC	A, #byte	2	4	—	$A, CY \leftarrow A - \text{byte} - CY$	x x x
		saddr, #byte	3	6	8	$(saddr), CY \leftarrow (saddr) - \text{byte} - CY$	x x x
		A, r ^{注 3}	2	4	—	$A, CY \leftarrow A - r - CY$	x x x
		r, A	2	4	—	$r, CY \leftarrow r - A - CY$	x x x
		A, saddr	2	4	5	$A, CY \leftarrow A - (saddr) - CY$	x x x
		A, !addr16	3	8	9	$A, CY \leftarrow A - (\text{addr16}) - CY$	x x x
		A, [HL]	1	4	5	$A, CY \leftarrow A - (\text{HL}) - CY$	x x x
		A, [HL + byte]	2	8	9	$A, CY \leftarrow A - (\text{HL} + \text{byte}) - CY$	x x x
		A, [HL + B]	2	8	9	$A, CY \leftarrow A - (\text{HL} + B) - CY$	x x x
		A, [HL + C]	2	8	9	$A, CY \leftarrow A - (\text{HL} + C) - CY$	x x x
	AND	A, #byte	2	4	—	$A \leftarrow A \wedge \text{byte}$	x
		saddr, #byte	3	6	8	$(saddr) \leftarrow (saddr) \wedge \text{byte}$	x
		A, r ^{注 3}	2	4	—	$A \leftarrow A \wedge r$	x
		r, A	2	4	—	$r \leftarrow r \wedge A$	x
		A, saddr	2	4	5	$A \leftarrow A \wedge (saddr)$	x
		A, !addr16	3	8	9	$A \leftarrow A \wedge (\text{addr16})$	x
		A, [HL]	1	4	5	$A \leftarrow A \wedge (\text{HL})$	x
		A, [HL + byte]	2	8	9	$A \leftarrow A \wedge (\text{HL} + \text{byte})$	x
		A, [HL + B]	2	8	9	$A \leftarrow A \wedge (\text{HL} + B)$	x
		A, [HL + C]	2	8	9	$A \leftarrow A \wedge (\text{HL} + C)$	x

- 注
1. 当访问内部高速 RAM 或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时
 3. “r = A”除外

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器（PCC）选择的 CPU 时钟（f_{cpu}）的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

指令组	助记符	操作数	字节数	时钟		操作	标志		
				注 1	注 2		Z	AC	CY
8 位操作	OR	A, #byte	2	4	—	$A \leftarrow A \vee \text{byte}$	x		
		saddr, #byte	3	6	8	$(\text{saddr}) \leftarrow (\text{saddr}) \vee \text{byte}$	x		
		A, r ^{注 3}	2	4	—	$A \leftarrow A \vee r$	x		
		r, A	2	4	—	$r \leftarrow r \vee A$	x		
		A, saddr	2	4	5	$A \leftarrow A \vee (\text{saddr})$	x		
		A, !addr16	3	8	9	$A \leftarrow A \vee (\text{addr16})$	x		
		A, [HL]	1	4	5	$A \leftarrow A \vee (\text{HL})$	x		
		A, [HL + byte]	2	8	9	$A \leftarrow A \vee (\text{HL} + \text{byte})$	x		
		A, [HL + B]	2	8	9	$A \leftarrow A \vee (\text{HL} + B)$	x		
		A, [HL + C]	2	8	9	$A \leftarrow A \vee (\text{HL} + C)$	x		
	XOR	A, #byte	2	4	—	$A \leftarrow A \vee \text{byte}$	x		
		saddr, #byte	3	6	8	$(\text{saddr}) \leftarrow (\text{saddr}) \vee \text{byte}$	x		
		A, r ^{注 3}	2	4	—	$A \leftarrow A \vee r$	x		
		r, A	2	4	—	$r \leftarrow r \vee A$	x		
		A, saddr	2	4	5	$A \leftarrow A \vee (\text{saddr})$	x		
		A, !addr16	3	8	9	$A \leftarrow A \vee (\text{addr16})$	x		
		A, [HL]	1	4	5	$A \leftarrow A \vee (\text{HL})$	x		
		A, [HL + byte]	2	8	9	$A \leftarrow A \vee (\text{HL} + \text{byte})$	x		
		A, [HL + B]	2	8	9	$A \leftarrow A \vee (\text{HL} + B)$	x		
		A, [HL + C]	2	8	9	$A \leftarrow A \vee (\text{HL} + C)$	x		
	CMP	A, #byte	2	4	—	$A - \text{byte}$	x	x	x
		saddr, #byte	3	6	8	$(\text{saddr}) - \text{byte}$	x	x	x
		A, r ^{注 3}	2	4	—	$A - r$	x	x	x
		r, A	2	4	—	$r - A$	x	x	x
		A, saddr	2	4	5	$A - (\text{saddr})$	x	x	x
		A, !addr16	3	8	9	$A - (\text{addr16})$	x	x	x
		A, [HL]	1	4	5	$A - (\text{HL})$	x	x	x
		A, [HL + byte]	2	8	9	$A - (\text{HL} + \text{byte})$	x	x	x
		A, [HL + B]	2	8	9	$A - (\text{HL} + B)$	x	x	x
		A, [HL + C]	2	8	9	$A - (\text{HL} + C)$	x	x	x

- 注
1. 当访问内部高速 RAM 或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时
 3. “r = A”除外

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器（PCC）选择的 CPU 时钟（f_{cpu}）的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

指令组	助记符	操作数	字节数	时钟		操作	标志
				注 1	注 2		Z AC CY
16 位操作	ADDW	AX, #word	3	6	—	$AX, CY \leftarrow AX + word$	× × ×
	SUBW	AX, #word	3	6	—	$AX, CY \leftarrow AX - word$	× × ×
	CMPW	AX, #word	3	6	—	$AX - word$	× × ×
乘法/ 除法	MULU	X	2	16	—	$AX \leftarrow A \times X$	
	DIVUW	C	2	25	—	$AX \text{ (商)}, C \text{ (余数)} \leftarrow AX \div C$	
递增/ 递减	INC	r	1	2	—	$r \leftarrow r + 1$	× ×
		saddr	2	4	6	$(saddr) \leftarrow (saddr) + 1$	× ×
	DEC	r	1	2	—	$r \leftarrow r - 1$	× ×
		saddr	2	4	6	$(saddr) \leftarrow (saddr) - 1$	× ×
	INCW	rp	1	4	—	$rp \leftarrow rp + 1$	
	DECW	rp	1	4	—	$rp \leftarrow rp - 1$	
循环	ROR	A, 1	1	2	—	$(CY, A_7 \leftarrow A_0, A_{m-1} \leftarrow A_m) \times 1 \text{ time}$	×
	ROL	A, 1	1	2	—	$(CY, A_0 \leftarrow A_7, A_{m+1} \leftarrow A_m) \times 1 \text{ time}$	×
	RORC	A, 1	1	2	—	$(CY \leftarrow A_0, A_7 \leftarrow CY, A_{m-1} \leftarrow A_m) \times 1 \text{ time}$	×
	ROLC	A, 1	1	2	—	$(CY \leftarrow A_7, A_0 \leftarrow CY, A_{m+1} \leftarrow A_m) \times 1 \text{ time}$	×
	ROR4	[HL]	2	10	12	$A_{3-0} \leftarrow (HL)_{3-0}, (HL)_{7-4} \leftarrow A_{3-0},$ $(HL)_{3-0} \leftarrow (HL)_{7-4}$	
	ROL4	[HL]	2	10	12	$A_{3-0} \leftarrow (HL)_{7-4}, (HL)_{3-0} \leftarrow A_{3-0},$ $(HL)_{7-4} \leftarrow (HL)_{3-0}$	
BCD 调整	ADJBA		2	4	—	加法后的十进制调整	× × ×
	ADJBS		2	4	—	减法后的十进制调整	× × ×
位操作	MOV1	CY, saddr.bit	3	6	7	$CY \leftarrow (saddr.bit)$	×
		CY, sfr.bit	3	—	7	$CY \leftarrow sfr.bit$	×
		CY, A.bit	2	4	—	$CY \leftarrow A.bit$	×
		CY, PSW.bit	3	—	7	$CY \leftarrow PSW.bit$	×
		CY, [HL].bit	2	6	7	$CY \leftarrow (HL).bit$	×
		saddr.bit, CY	3	6	8	$(saddr.bit) \leftarrow CY$	
		sfr.bit, CY	3	—	8	$sfr.bit \leftarrow CY$	
		A.bit, CY	2	4	—	$A.bit \leftarrow CY$	
		PSW.bit, CY	3	—	8	$PSW.bit \leftarrow CY$	× ×
		[HL].bit, CY	2	6	8	$(HL).bit \leftarrow CY$	

- 注
1. 当访问内部高速 RAM 或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器 (PCC) 选择的 CPU 时钟 (fcpu) 的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

指令组	助记符	操作数	字节数	时钟		操作	标志
				注 1	注 2		Z AC CY
位操作	AND1	CY, saddr.bit	3	6	7	$CY \leftarrow CY \wedge (saddr.bit)$	×
		CY, sfr.bit	3	—	7	$CY \leftarrow CY \wedge sfr.bit$	×
		CY, A.bit	2	4	—	$CY \leftarrow CY \wedge A.bit$	×
		CY, PSW.bit	3	—	7	$CY \leftarrow CY \wedge PSW.bit$	×
		CY, [HL].bit	2	6	7	$CY \leftarrow CY \wedge (HL).bit$	×
	OR1	CY, saddr.bit	3	6	7	$CY \leftarrow CY \vee (saddr.bit)$	×
		CY, sfr.bit	3	—	7	$CY \leftarrow CY \vee sfr.bit$	×
		CY, A.bit	2	4	—	$CY \leftarrow CY \vee A.bit$	×
		CY, PSW.bit	3	—	7	$CY \leftarrow CY \vee PSW.bit$	×
		CY, [HL].bit	2	6	7	$CY \leftarrow CY \vee (HL).bit$	×
	XOR1	CY, saddr.bit	3	6	7	$CY \leftarrow CY \oplus (saddr.bit)$	×
		CY, sfr.bit	3	—	7	$CY \leftarrow CY \oplus sfr.bit$	×
		CY, A.bit	2	4	—	$CY \leftarrow CY \oplus A.bit$	×
		CY, PSW. bit	3	—	7	$CY \leftarrow CY \oplus PSW.bit$	×
		CY, [HL].bit	2	6	7	$CY \leftarrow CY \oplus (HL).bit$	×
	SET1	saddr.bit	2	4	6	$(saddr.bit) \leftarrow 1$	
		sfr.bit	3	—	8	$sfr.bit \leftarrow 1$	
		A.bit	2	4	—	$A.bit \leftarrow 1$	
		PSW.bit	2	—	6	$PSW.bit \leftarrow 1$	× × ×
		[HL].bit	2	6	8	$(HL).bit \leftarrow 1$	
	CLR1	saddr.bit	2	4	6	$(saddr.bit) \leftarrow 0$	
		sfr.bit	3	—	8	$sfr.bit \leftarrow 0$	
		A.bit	2	4	—	$A.bit \leftarrow 0$	
		PSW.bit	2	—	6	$PSW.bit \leftarrow 0$	× × ×
		[HL].bit	2	6	8	$(HL).bit \leftarrow 0$	
	SET1	CY	1	2	—	$CY \leftarrow 1$	1
	CLR1	CY	1	2	—	$CY \leftarrow 0$	0
	NOT1	CY	1	2	—	$CY \leftarrow \overline{CY}$	×

- 注
1. 当访问内部高速 RAM 或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器（PCC）选择的 CPU 时钟（f_{cpu}）的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

指令组	助记符	操作数	字节数	时钟		操作	标志
				注 1	注 2		Z AC CY
调用/返回	CALL	!addr16	3	7	—	$(SP - 1) \leftarrow (PC + 3)_H, (SP - 2) \leftarrow (PC + 3)_L,$ $PC \leftarrow \text{addr16}, SP \leftarrow SP - 2$	
	CALLF	!addr11	2	5	—	$(SP - 1) \leftarrow (PC + 2)_H, (SP - 2) \leftarrow (PC + 2)_L,$ $PC_{15-11} \leftarrow 00001, PC_{10-0} \leftarrow \text{addr11},$ $SP \leftarrow SP - 2$	
	CALLT	[addr5]	1	6	—	$(SP - 1) \leftarrow (PC + 1)_H, (SP - 2) \leftarrow (PC + 1)_L,$ $PC_H \leftarrow (\text{addr5} + 1), PC_L \leftarrow (\text{addr5}),$ $SP \leftarrow SP - 2$	
	BRK		1	6	—	$(SP - 1) \leftarrow PSW, (SP - 2) \leftarrow (PC + 1)_H,$ $(SP - 3) \leftarrow (PC + 1)_L, PC_H \leftarrow (003FH),$ $PC_L \leftarrow (003EH), SP \leftarrow SP - 3, IE \leftarrow 0$	
	RET		1	6	—	$PC_H \leftarrow (SP + 1), PC_L \leftarrow (SP),$ $SP \leftarrow SP + 2$	
	RETI		1	6	—	$PC_H \leftarrow (SP + 1), PC_L \leftarrow (SP),$ $PSW \leftarrow (SP + 2), SP \leftarrow SP + 3$	R R R
	RETB		1	6	—	$PC_H \leftarrow (SP + 1), PC_L \leftarrow (SP),$ $PSW \leftarrow (SP + 2), SP \leftarrow SP + 3$	R R R
堆栈操作	PUSH	PSW	1	2	—	$(SP - 1) \leftarrow PSW, SP \leftarrow SP - 1$	
		rp	1	4	—	$(SP - 1) \leftarrow rp_H, (SP - 2) \leftarrow rp_L,$ $SP \leftarrow SP - 2$	
	POP	PSW	1	2	—	$PSW \leftarrow (SP), SP \leftarrow SP + 1$	R R R
		rp	1	4	—	$rp_H \leftarrow (SP + 1), rp_L \leftarrow (SP),$ $SP \leftarrow SP + 2$	
	MOVW	SP, #word	4	—	10	$SP \leftarrow \text{word}$	
		SP, AX	2	—	8	$SP \leftarrow AX$	
		AX, SP	2	—	8	$AX \leftarrow SP$	
无条件转移	BR	!addr16	3	6	—	$PC \leftarrow \text{addr16}$	
		\$addr16	2	6	—	$PC \leftarrow PC + 2 + \text{jdisp8}$	
		AX	2	8	—	$PC_H \leftarrow A, PC_L \leftarrow X$	
条件转移	BC	\$addr16	2	6	—	如果 $CY = 1$, 则 $PC \leftarrow PC + 2 + \text{jdisp8}$	
	BNC	\$addr16	2	6	—	如果 $CY = 0$, 则 $PC \leftarrow PC + 2 + \text{jdisp8}$	
	BZ	\$addr16	2	6	—	如果 $Z = 1$, 则 $PC \leftarrow PC + 2 + \text{jdisp8}$	
	BNZ	\$addr16	2	6	—	如果 $Z = 0$, 则 $PC \leftarrow PC + 2 + \text{jdisp8}$	

- 注
1. 当访问内部高速 RAM 或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器 (PCC) 选择的 CPU 时钟 (f_{cpu}) 的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

指令组	助记符	操作数	字节数	时钟		操作	标志
				注 1	注 2		Z AC CY
条件转移	BT	saddr.bit, \$addr16	3	8	9	如果(saddr.bit) = 1, 则 $PC \leftarrow PC + 3 + jdisp8$	
		sfr.bit, \$addr16	4	–	11	如果 sfr.bit = 1, 则 $PC \leftarrow PC + 4 + jdisp8$	
		A.bit, \$addr16	3	8	–	如果 A.bit = 1, 则 $PC \leftarrow PC + 3 + jdisp8$	
		PSW.bit, \$addr16	3	–	9	如果 PSW.bit = 1, 则 $PC \leftarrow PC + 3 + jdisp8$	
		[HL].bit, \$addr16	3	10	11	如果(HL).bit = 1, 则 $PC \leftarrow PC + 3 + jdisp8$	
	BF	saddr.bit, \$addr16	4	10	11	如果(saddr.bit) = 0, 则 $PC \leftarrow PC + 4 + jdisp8$	
		sfr.bit, \$addr16	4	–	11	如果 sfr.bit = 0, 则 $PC \leftarrow PC + 4 + jdisp8$	
		A.bit, \$addr16	3	8	–	如果 A.bit = 0, 则 $PC \leftarrow PC + 3 + jdisp8$	
		PSW.bit, \$addr16	4	–	11	如果 PSW.bit = 0, 则 $PC \leftarrow PC + 4 + jdisp8$	
		[HL].bit, \$addr16	3	10	11	如果 (HL).bit = 0, 则 $PC \leftarrow PC + 3 + jdisp8$	
	BTCLR	saddr.bit, \$addr16	4	10	12	如果(saddr.bit) = 1, 则 $PC \leftarrow PC + 4 + jdisp8$ 然后复位(saddr.bit)	
		sfr.bit, \$addr16	4	–	12	如果 sfr.bit = 1, 则 $PC \leftarrow PC + 4 + jdisp8$ 然后复位 sfr.bit	
		A.bit, \$addr16	3	8	–	如果 A.bit = 1, 则 $PC \leftarrow PC + 3 + jdisp8$ 然后复位 A.bit	
		PSW.bit, \$addr16	4	–	12	如果 PSW.bit = 1, 则 $PC \leftarrow PC + 4 + jdisp8$ 然后复位 PSW.bit	× × ×
		[HL].bit, \$addr16	3	10	12	如果(HL).bit = 1, 则 $PC \leftarrow PC + 3 + jdisp8$ 然后复位 (HL).bit	
	DBNZ	B, \$addr16	2	6	–	$B \leftarrow B - 1$, 然后 如果 $B \neq 0$, 则 $PC \leftarrow PC + 2 + jdisp8$	
		C, \$addr16	2	6	–	$C \leftarrow C - 1$, 然后 如果 $C \neq 0$, 则 $PC \leftarrow PC + 2 + jdisp8$	
		saddr, \$addr16	3	8	10	$(saddr) \leftarrow (saddr) - 1$, 然后 如果 $(saddr) \neq 0$, 则 $PC \leftarrow PC + 3 + jdisp8$	
CPU 控制	SEL	RBn	2	4	–	$RBS1, 0 \leftarrow n$	
	NOP		1	2	–	无操作	
	EI		2	–	6	$IE \leftarrow 1$ (允许中断)	
	DI		2	–	6	$IE \leftarrow 0$ (禁止中断)	
	HALT		2	6	–	设置 HALT 模式	
	STOP		2	6	–	设置 STOP 模式	

- 注
1. 当访问内部高速 RAM 或针对无数据访问的指令
 2. 当访问内部高速 RAM 以外的区域时

- 备注
1. 一个指令时钟周期是指由处理器时钟控制寄存器 (PCC) 选择的 CPU 时钟 (f_{cpu}) 的一个周期。
 2. 该时钟周期用于内部 ROM 程序。

29.3 按寻址类型列出指令

(1) 8 位指令

MOV, XCH, ADD, ADDC, SUB, SUBC, AND, OR, XOR, CMP, MULU, DIVUW, INC, DEC, ROR, ROL, RORC, ROLC, ROR4, ROL4, PUSH, POP, DBNZ

第 2 操作数 第 1 操作数	#byte	A	r [#]	sfr	saddr	laddr16	PSW	[DE]	[HL]	[HL+byte] [HL+B] [HL+C]	\$addr16	1	无
A	ADD ADDC SUB SUBC AND OR XOR CMP		MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV	MOV XCH	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP		ROR ROL RORC ROLC	
r	MOV	MOV ADD ADDC SUB SUBC AND OR XOR CMP											INC DEC
B, C											DBNZ		
sfr	MOV	MOV											
saddr	MOV ADD ADDC SUB SUBC AND OR XOR CMP	MOV									DBNZ		INC DEC
laddr16		MOV											
PSW	MOV	MOV											PUSH POP
[DE]		MOV											
[HL]		MOV											ROR4 ROL4
[HL+byte] [HL+B] [HL+C]		MOV											
X													MULU
C													DIVUW

注 “r = A”除外

(2) 16 位指令

MOVW, XCHW, ADDW, SUBW, CMPW, PUSH, POP, INCW, DECW

第 2 操作数 第 1 操作数	#word	AX	rp [※]	sfrp	saddrp	laddr16	SP	无
AX	ADDW SUBW CMPW		MOVW XCHW	MOVW	MOVW	MOVW	MOVW	
rp	MOVW	MOVW [※]						INCW DECW PUSH POP
sfrp	MOVW	MOVW						
saddrp	MOVW	MOVW						
laddr16		MOVW						
SP	MOVW	MOVW						

注 仅当 rp = BC, DE, HL 时

(3) 位操作指令

MOV1, AND1, OR1, XOR1, SET1, CLR1, NOT1, BT, BF, BTCLR

第 2 操作数 第 1 操作数	A.bit	sfr.bit	saddr.bit	PSW.bit	[HL].bit	CY	\$addr16	无
A.bit						MOV1	BT BF BTCLR	SET1 CLR1
sfr.bit						MOV1	BT BF BTCLR	SET1 CLR1
saddr.bit						MOV1	BT BF BTCLR	SET1 CLR1
PSW.bit						MOV1	BT BF BTCLR	SET1 CLR1
[HL].bit						MOV1	BT BF BTCLR	SET1 CLR1
CY	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1			SET1 CLR1 NOT1

(4) 调用指令/转移指令

CALL, CALLF, CALLT, BR, BC, BNC, BZ, BNZ, BT, BF, BTCLR, DBNZ

第 2 操作数 第 1 操作数	AX	!addr16	!addr11	[addr5]	\$addr16
基本指令	BR	CALL BR	CALLF	CALLT	BR BC BNC BZ BNZ
复合指令					BT BF BTCLR DBNZ

(5) 其他指令

ADJBA, ADJBS, BRK, RET, RETI, RETB, SEL, NOP, EI, DI, HALT, STOP

第三十章 电气特性 (标准产品)

目标产品: 78K0/KB2: μ PD78F0500A, 78F0501A, 78F0502A, 78F0503A, 78F0503DA
 78K0/KC2: μ PD78F0511A, 78F0512A, 78F0513A, 78F0514A, 78F0515A, 78F0513DA,
 78F0515DA
 78K0/KD2: μ PD78F0521A, 78F0522A, 78F0523A, 78F0524A, 78F0525A, 78F0526A,
 78F0527A, 78F0527DA
 78K0/KE2: μ PD78F0531A, 78F0532A, 78F0533A, 78F0534A, 78F0535A, 78F0536A,
 78F0537A, 78F0537DA
 78K0/KF2: μ PD78F0544A, 78F0545A, 78F0546A, 78F0547A, 78F0547DA

- 注意事项 1. μ PD78F05xxDA 具有片上调试功能。不要将该产品用于大规模生产，因为在给定闪存重写次数的条件下，使用片上调试功能后，产品的可靠性得不到保证。NEC Electronics 不接受有关该产品的任何投诉。
2. 如下所示，安装的引脚根据产品不同。

(1) 端口功能

端口	78K0/KB2	78K0/KC2			78K0/KD2	78K0/KE2	78K0/KF2
	30/36 引脚	38 引脚	44 引脚	48 引脚	52 引脚	64 引脚	80 引脚
端口 0	P00, P01				P00~P03	P00~P06	
端口 1	P10~P17						
端口 2	P20~P23	P20~P25	P20~P27				
端口 3	P30~P33						
端口 4	—		P40, P41			P40~P43	P40~P47
端口 5	—					P50~P53	P50~P57
端口 6	P60, P61	P60~P63					P60~P67
端口 7	—	P70, P71	P70~P73	P70~P75	P70~P77		
端口 12	P120~P122	P120~P124					
端口 13	—			P130			
端口 14	—			P140		P140, P141	P140~P145

(剩余的表在下页)

(2) 非端口功能

端口		78K0/KB2	78K0/KC2			78K0/KD2	78K0/KE2	78K0/KF2
		30/36 引脚	38 引脚	44 引脚	48 引脚	52 引脚	64 引脚	80 引脚
供电电压, 地		V _{DD} , EV _{DD} [Ⓐ] , V _{SS} , EV _{SS} [Ⓐ] , AV _{REF} , AV _{SS}	V _{DD} , AV _{REF} , V _{SS} , AV _{SS}				V _{DD} , EV _{DD} , V _{SS} , EV _{SS} , AV _{REF} , AV _{SS}	
校准器		REGC						
复位		RESET						
时钟振荡		X1, X2, EXCLK	X1, X2, XT1, XT2, EXCLK, EXCLKS					
写入到 flash 存储器		FLMD0						
中断		INTP0~INTP5			INTP0~INTP6		INTP0~INTP7	
按键中断		—	KR0, KR1	KR0~KR3		KR0~KR7		
定时器	TM00	TI000, TI010, TO00						
	TM01	—					TI001 [Ⓐ] , TI011 [Ⓐ] , TO01 [Ⓐ]	
	TM50	TI50, TO50						
	TM51	TI51, TO51						
	TMH0	TOH0						
	TMH1	TOH1						
串行接口	UART0	RxD0, TxD0						
	UART6	RxD6, TxD6						
	IIC0	SCL0, SDA0	SCL0, SDA0, EXSCL0					
	CSI10	SCK10, SI10, SO10						
	CSI11	—					SCK11 [Ⓐ] , SI11 [Ⓐ] , SO11 [Ⓐ] , SSI11 [Ⓐ]	
	CSIA0	—						SCKA0, SIA0, SOA0, BUSY0, STB0
A/D 转换器		ANI0~ANI3	ANI0~ANI5	ANI0~ANI7				
时钟输出		—			PCL			
蜂鸣器输出		—					BUZ	
低电压检测器 (LVI)		EXLVI						
片上调试功能		OCD0A, OCD1A, OCD0B, OCD1B (仅安装到μPD78F05xxDA (具有片上调试功能的产品))						

- 注
1. 不要安装到 30 引脚产品。
 2. 不要安装到 78K0/KE2 产品中 flash 存储器小于 32 KB 的产品。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

最大额定值 ($T_A = 25^\circ\text{C}$) (1/2)

参数	符号	条件	范围	单位
供电电压	V_{DD}		$-0.5 \sim +6.5$	V
	EV_{DD}		$-0.5 \sim +6.5$	V
	V_{SS}		$-0.5 \sim +0.3$	V
	EV_{SS}		$-0.5 \sim +0.3$	V
	AV_{REF}		$-0.5 \sim V_{DD} + 0.3^{\text{注}}$	V
	AV_{SS}		$-0.5 \sim +0.3$	V
REGC 引脚输入电压	V_{IREGC}		$-0.5 \sim +3.6$ 和 $-0.5 \sim V_{DD}$	V
输入电压	V_{I1}	P00~P06, P10~P17, P20~P27, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120~P124, P140~P145, X1, X2, XT1, XT2, RESET, FLMD0	$-0.3 \sim V_{DD} + 0.3^{\text{注}}$	V
	V_{I2}	P60~P63 (N-ch 漏极开路)	$-0.3 \sim +6.5$	V
输出电压	V_O		$-0.3 \sim V_{DD} + 0.3^{\text{注}}$	V
模拟输入电压	V_{AN}	ANI0~ANI7	$-0.3 \sim AV_{REF} + 0.3^{\text{注}}$ 和 $-0.3 \sim V_{DD} + 0.3^{\text{注}}$	V

注 必须低于 6.5 V。

注意事项 任何一项参数哪怕是在瞬间超过最大额定值，都会使产品质量受到影响。也就是说，最大额定值是产品濒临物理损坏的临界点，因而，必须保证产品在不超过最大额定值的条件下使用。

备注 除非另外说明，复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

最大额定值 ($T_A = 25^\circ\text{C}$) (2/2)

参数	符号	条件		Ratings	单位
输出电流,高	I _{OH}	每个引脚	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145	-10	mA
		所有引脚总和 -80 mA	P00~P04, P40~P47, P120, P130, P140~P145	-25	mA
			P05, P06, P10~P17, P30~P33, P50~P57, P64~P67, P70~P77	-55	mA
		每个引脚	P20~P27	-0.5	mA
		所有引脚总和		-2	mA
		每个引脚	P121~P124	-1	mA
		所有引脚总和		-4	mA
输出电流,低	I _{OL}	每个引脚	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P60~P67, P70~P77, P120, P130, P140~P145	30	mA
		所有引脚总和 200 mA	P00~P04, P40~P47, P120, P130, P140~P145	60	mA
			P05, P06, P10~P17, P30~P33, P50~P57, P60~P67, P70~P77	140	mA
		每个引脚	P20~P27	1	mA
		所有引脚总和		5	mA
		每个引脚	P121~P124	4	mA
		所有引脚总和		10	mA
工作环境温度	T _A			-40~+85	°C
存储温度	T _{stg}			-65~+150	°C

注意事项 1. 任何一项参数哪怕是在瞬间超过最大额定值，都会使产品质量受到影响。也就是说，最大额定值是产品濒临物理损坏的临界点，因而，必须保证产品在不超过最大额定值的条件下使用。



2. 能使每个引脚运行的电流值必须满足每个引脚电流值和所有引脚的电流的总和值。

备注 除非另外说明，复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

X1 振荡器特性

($T_A = -40 \sim +85^{\circ}\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

振荡器	建议使用的电路	参数	条件	MIN.	TYP.	MAX.	单位
陶瓷振荡器		X1 时钟振荡频率 (f_x) ^{註1}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	1.0 ^{註2}		20.0	MHz
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$	1.0 ^{註2}		10.0	
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	1.0		5.0	
晶体振荡器		X1 时钟振荡频率 (f_x) ^{註1}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	1.0 ^{註2}		20.0	MHz
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$	1.0 ^{註2}		10.0	
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	1.0		5.0	

注 1. 仅表示振荡器特性。指令执行时间参见 **AC 特性**。
2. 当使用 UART6 在线写时，2.0 MHz（MIN.）。

注意事项 1. 在使用 X1 时钟时，上图中被虚线包围的部分的配线应按照如下配线方法配线，以防止连接线电容产生不利影响。

- 连接线越短越好。
- 连接线不应与其他信号线交叉。
- 流经的电流变化较大的信号线不要在振荡器周围布线。
- 要保持振荡器电容器的接地点电压与 V_{SS} 相同。
- 不要将电容的地信号接入大电流地。
- 不要从振荡器获取信号。

2. 由于复位后 CPU 使用内部高速振荡时钟进行操作，因此用户要使用振荡稳定时间计数器的状态寄存器（OSTC）检测 X1 时钟振荡稳定时间。在充分评估了所使用的振荡器的振荡稳定时间后再确定 OSTC 和振荡稳定时间选择寄存器（OSTS）的振荡稳定时间。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

内部振荡器特性

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)


振荡器	参数	条件	MIN.	TYP.	MAX.	单位
8 MHz 内部振荡器	内部高速振荡时钟频率 (f_{RH}) ^注	RSTS = 1				
		$2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	7.6	8.0	8.4	MHz
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	7.6	8.0	10.4	MHz
		RSTS = 0	2.48	5.6	9.86	MHz
240 kHz 内部振荡器	内部低速振荡时钟频率 (f_{RL})	$2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	216	240	264	kHz
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	192	240	264	kHz

注 仅表示振荡器的特性。如需了解指令执行时间，可参见 AC 特性。

备注 RSTS: 内部振荡模式寄存器 (RCM) 的第 7 位

XT1 振荡器特性^{注1}

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

振荡器	推荐使用的电路	参数	条件	MIN.	TYP.	MAX.	单位
晶体振荡器		XT1 时钟振荡频率 (f_{XT}) ^{注2}		32	32.768	35	kHz

- 注**
- 78K0/KB2 不提供 XT1 振荡器。
 - 仅表示振荡器的特性。如需了解指令执行时间，可参见 AC 特性。

注意事项 1. 在使用 XT1 时钟时，上图中被虚线包围的部分的配线应按照如下配线方法配线，以防止连接线电容产生不利影响。

- 连接线越短越好。
- 连接线不应与其他信号线交叉。
- 流经的电流变化较大的信号线不要在振荡器周围布线。
- 要保持振荡器电容器的接地点电压与 V_{SS} 相同。
- 不要将电容的地信号接入大电流地。
- 不要从振荡器获取信号。

- XT1 振荡器是一个低振幅电路，用于降低功耗，但由于比 X1 振荡器更容易受到噪音干扰，因此在使用 XT1 时钟时应特别注意连线方式。

备注 对于振荡器选择和振荡器常数，用户需要自己评估振荡器或要求制造商评估。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

DC 特性 (1/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
输出电流,高 ^{註1}	I_{OH1}	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145 的每个引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-3.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-2.5	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-1.0	mA
		P00~P04, P40~P47, P120, P130, P140~P145 引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-20.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-10.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-5.0	mA
		P05, P06, P10~P17, P30~P33, P50~P57, P64~P67, P70~P77 引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-30.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-19.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-10.0	mA
		上面所有引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-50.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-29.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-15.0	mA
	I_{OH2}	P20~P27 的每个引脚	$AV_{REF} = V_{DD}$		-0.1	mA
		P121~P124 的每个引脚			-0.1	mA
输出电流,低 ^{註2}	I_{OL1}	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145 的每个引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		8.5	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		5.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		2.0	mA
		P60~P63 的每个引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		15.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		5.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		2.0	mA
		P00~P04, P40~P47, P120, P130, P140~P145 引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		20.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		15.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		9.0	mA
		P05, P06, P10~P17, P30~P33, P50~P57, P60~P67, P70~P77 引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		45.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		35.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		20.0	mA
		上面所有引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		65.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		50.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		29.0	mA
	I_{OL2}	P20~P27 的每个引脚	$AV_{REF} = V_{DD}$		0.4	mA
		P121~P124 的每个引脚			0.4	mA

- 注
- 即使电流从 V_{DD} 流向输出引脚，设备操作时的电流值也可以得到保证。
 - 即使电流从输出引脚流向 GND ，设备操作时的电流值也可以得到保证。
 - 占空比=70%时 (输出电流的时间为 $0.7 \times t$ ，不输出电流的时间为 $0.3 \times t$ ，其中 t 为指定时间)的规定。可通过以下表达式计算占空比不等于 70%时的引脚总的输出电流。
 - 当 I_{OH} 的占空比为 $n\%$: 引脚总的输出电流 = $(I_{OH} \times 0.7)/(n \times 0.01)$
 - <举例> 当占空比为 50%, $I_{OH} = 20.0\text{ mA}$
 - 引脚总的输出电流 = $(20.0 \times 0.7)/(50 \times 0.01) = 28.0\text{ mA}$
- 但是，允许流入每个引脚的电流不会随占空比而变化。高于最大额定值的电流不能流入引脚。

备注 除非另外说明，复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

DC 特性 (2/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
输入电压, 高 (flash 存储器至少为 48 KB 的产品) ^{注 1}	V_{IH1}	P02, P12, P13, P15, P40~P47, P50~P57, P64~P67, P121~P124, P144, P145, EXCLK, EXCLKS	$0.7V_{DD}$		V_{DD}	V
	V_{IH2}	P00, P01, P03~P06, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140~P143, RESET	$0.8V_{DD}$		V_{DD}	V
	V_{IH3}	P20~P27	$AV_{REF} = V_{DD}$		AV_{REF}	V
	V_{IH4}	P60~P63	$0.7V_{DD}$		6.0	V
输入电压, 高 (flash 存储器小于 32 KB 的产品) ^{注 2}	V_{IH1}	P02~P06, P12, P13, P15, P40~P43, P50~P53, P121~P124, EXCLK, EXCLKS	$0.7V_{DD}$		V_{DD}	V
	V_{IH2}	P00, P01, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140, P141, RESET	$0.8V_{DD}$		V_{DD}	V
	V_{IH3}	P20~P27	$AV_{REF} = V_{DD}$		AV_{REF}	V
	V_{IH4}	P60~P63	$0.7V_{DD}$		6.0	V
输入电压, 低 (flash 存储器至少为 48 KB 的产品) ^{注 1}	V_{IL1}	P02, P12, P13, P15, P40~P47, P50~P57, P60~P67, P121~P124, P144, P145, EXCLK, EXCLKS	0		$0.3V_{DD}$	V
	V_{IL2}	P00, P01, P03~P06, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140~P143, RESET	0		$0.2V_{DD}$	V
	V_{IL3}	P20~P27	$AV_{REF} = V_{DD}$		$0.3AV_{REF}$	V
输入电压, 低 (flash 存储器小于 32 KB 的产品) ^{注 2}	V_{IL1}	P02~P06, P12, P13, P15, P40~P43, P50~P53, P60~P63, P121~P124, EXCLK, EXCLKS	0		$0.3V_{DD}$	V
	V_{IL2}	P00, P01, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140, P141, RESET	0		$0.2V_{DD}$	V
	V_{IL3}	P20~P27	$AV_{REF} = V_{DD}$		$0.3AV_{REF}$	V
输出电压, 高	V_{OH1}	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OH1} = -3.0\text{ mA}$	$V_{DD} - 0.7$		V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OH1} = -2.5\text{ mA}$	$V_{DD} - 0.5$		V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OH1} = -1.0\text{ mA}$	$V_{DD} - 0.5$		V
	V_{OH2}	P20~P27	$AV_{REF} = V_{DD}$, $I_{OH2} = -100\text{ }\mu\text{A}$	$V_{DD} - 0.5$		V
		P121~P124	$I_{OH2} = -100\text{ }\mu\text{A}$	$V_{DD} - 0.5$		V

- 注 1. 支持的产品: 78K0/KF2, 78K0/KD2 和 78K0/KE2 中 flash 存储器至少为 48 KB 的产品
 2. 支持的产品: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 中 flash 存储器小于 32 KB 的产品

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

DC 特性 (3/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
输出电压,低	V_{OL1}	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OL1} = 8.5\text{ mA}$		0.7	V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OL1} = 5.0\text{ mA}$		0.7	V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OH1} = 2.0\text{ mA}$		0.5	V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OL1} = 0.5\text{ mA}$		0.4	V
	V_{OL2}	P20~P27	$AV_{REF} = V_{DD}$, $I_{OL2} = 0.4\text{ mA}$		0.4	V
		P121~P124	$I_{OL2} = 0.4\text{ mA}$		0.4	V
	V_{OL3}	P60~P63	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OL1} = 15.0\text{ mA}$		2.0	V
			$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OL1} = 5.0\text{ mA}$		0.4	V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OL1} = 5.0\text{ mA}$		0.6	V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OL1} = 3.0\text{ mA}$		0.4	V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OL1} = 2.0\text{ mA}$		0.4	V
输入漏电流,高	I_{LH1}	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P60~P67, P70~P77, P120, P140~P145, FLMD0, RESET	$V_I = V_{DD}$		1	μA
	I_{LH2}	P20~P27	$V_I = AV_{REF} = V_{DD}$		1	μA
	I_{LH3}	P121~124 (X1, X2, XT1, XT2)	$V_I = V_{DD}$ I/O 端口模式		1	μA
			OSC 模式		20	μA
输入漏电流,低	I_{LIL1}	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P60~P67, P70~P77, P120, P140~P145, FLMD0, RESET	$V_I = V_{SS}$		-1	μA
	I_{LIL2}	P20~P27	$V_I = V_{SS}$, $AV_{REF} = V_{DD}$		-1	μA
	I_{LIL3}	P121~124 (X1, X2, XT1, XT2)	$V_I = V_{SS}$ I/O 端口模式		-1	μA
			OSC 模式		-20	μA
上拉电阻	R_U	$V_I = V_{SS}$	10	20	100	$\text{k}\Omega$
FLMD0 供电电压	V_{IL}	在普通操作模式	0		$0.2V_{DD}$	V
	V_{IH}	在自编程模式	$0.8V_{DD}$		V_{DD}	V

备注 除非另外说明，复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

DC 特性 (4/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件			MIN.	TYP.	MAX.	单位	
供电电流 ^{註 1}	I _{DD1}	操作模式	f _{XH} = 20 MHz ^{註 2} , V _{DD} = 5.0 V	方波输入		3.2	5.5	mA	
				振荡器连接		4.5	6.9	mA	
			f _{XH} = 10 MHz ^{註 2, 3} , V _{DD} = 5.0 V	方波输入		1.6	2.8	mA	
				振荡器连接		2.3	3.9	mA	
			f _{XH} = 10 MHz ^{註 2, 3} , V _{DD} = 3.0 V	方波输入		1.5	2.7	mA	
				振荡器连接		2.2	3.2	mA	
			f _{XH} = 5 MHz ^{註 2, 3} , V _{DD} = 3.0 V	方波输入		0.9	1.6	mA	
				振荡器连接		1.3	2.0	mA	
			f _{XH} = 5 MHz ^{註 2, 3} , V _{DD} = 2.0 V	方波输入		0.7	1.4	mA	
				振荡器连接		1.0	1.6	mA	
			f _{RH} = 8 MHz, V _{DD} = 5.0 V ^{註 4}				1.4	2.5	mA
			f _{SUB} = 32.768 kHz ^{註 5} , V _{DD} = 5.0 V	方波输入		6	25	μA	
				振荡器连接		15	30	μA	
	I _{DD2}	HALT 模式	f _{XH} = 20 MHz ^{註 2} , V _{DD} = 5.0 V	方波输入		0.8	2.6	mA	
				振荡器连接		2.0	4.4	mA	
			f _{XH} = 10 MHz ^{註 2, 3} , V _{DD} = 5.0 V	方波输入		0.4	1.3	mA	
				振荡器连接		1.0	2.4	mA	
			f _{XH} = 5 MHz ^{註 2, 3} , V _{DD} = 3.0 V	方波输入		0.2	0.65	mA	
				振荡器连接		0.5	1.1	mA	
			f _{RH} = 8 MHz, V _{DD} = 5.0 V ^{註 4}				0.4	1.2	mA
			f _{SUB} = 32.768 kHz ^{註 5} , V _{DD} = 5.0 V	方波输入		3.0	22	μA	
				振荡器连接		12	25	μA	
	I _{DD3} ^{註 6}	STOP 模式	V _{DD} = 5.0 V				1	20	μA
			V _{DD} = 5.0 V, T _A = -40~+70 °C				1	10	μA
A/D 转换器工作电流	I _{ADC} ^{註 7}	2.3 V ≤ AV _{REF} ≤ V _{DD} , ADCS = 1				0.86	1.9	mA	
看门狗定时器工作电流	I _{WDT} ^{註 8}	在 240 kHz 内部低速振荡时钟操作期间				5	10	μA	
LVI 工作电流	I _{LVI} ^{註 9}					9	18	μA	

- 备注
1. f_{XH} : 高速系统时钟频率 (X1 时钟振荡频率或外部主系统时钟频率)
 2. f_{RH} : 内部高速振荡时钟频率
 3. f_{SUB} : 副系统时钟频率 (XT1 时钟振荡频率或外部副系统时钟频率)

(注在下页)

- 注
1. 流入内部供电电源的总电流(V_{DD} , EV_{DD}), 包括外部操作电流和当输入引脚固定为 V_{DD} 或 V_{SS} 输入漏电流。不包括流入上拉电阻的电流和端口的输出电流。
 2. 不包括 8 MHz 内部振荡器, 240 kHz 内部振荡器, 和 XT1 振荡器的操作电流和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 3. 当 AMPH (时钟操作模式选择寄存器(OSCCTL)的第 0 位) = 0。
 4. 不包括 X1 振荡、XT1 振荡器, 和 240 kHz 内部振荡器的操作电流, 和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 5. 不包括 X1 振荡器、8 MHz 内部振荡器和 240 kHz 内部振荡器, 和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 6. 不包括 240 kHz 内部振荡器和 XT1 振荡器的操作电流, 和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 7. 仅流入 A/D 转换器的电流(AV_{REF})。当 A/D 转换器在操作模式或 HALT 模式下工作时, 78K0/Kx2 的电流值为 I_{DD1} 或 I_{DD2} 与 I_{ADC} 的和。
 8. 仅流入看门狗定时器的电流(包括 240 kHz 内部振荡器的操作电流)。当看门狗定时器在 HALT 模式或 STOP 模式下工作时, 78K0/Kx2 的电流值为 I_{DD1} , I_{DD2} 或 I_{DD3} 与 I_{WDT} 的和。
 9. 仅流入 LVI 电路的电流。当 LVI 电路在 HALT 模式或 STOP 模式下工作时, 78K0/KF2 的电流值为 I_{DD1} , I_{DD2} 或 I_{DD3} 与 I_{LVI} 的和。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

AC 特性


(1) 基本操作

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)


参数	符号	条件		MIN.	TYP.	MAX.	单位
指令周期 (最小指令执行时间)	T _{CY}	主系统时钟 (f _{XP}) 操作	4.0 V ≤ V _{DD} ≤ 5.5 V	0.1		32	μs
			2.7 V ≤ V _{DD} < 4.0 V	0.2		32	μs
			1.8 V ≤ V _{DD} < 2.7 V	0.4 ^{註1}		32	μs
		副系统时钟 (f _{SUB}) 操作 ^{註2}		114	122	125	μs
外围硬件时钟频率	f _{PRS}	f _{PRS} = f _{XH} (XSEL = 1)	4.0 V ≤ V _{DD} ≤ 5.5 V			20	MHz
			2.7 V ≤ V _{DD} < 4.0 V			10	MHz
			1.8 V ≤ V _{DD} < 2.7 V			5	MHz
		f _{PRS} = f _{RH} (XSEL = 0)	2.7 V ≤ V _{DD} < 5.5 V	7.6		8.4	MHz
			1.8 V ≤ V _{DD} < 2.7 V ^{註3}	7.6		10.4	MHz
外部主系统时钟频率	f _{EXCLK}	4.0 V ≤ V _{DD} ≤ 5.5 V		1.0 ^{註4}		20.0	MHz
		2.7 V ≤ V _{DD} < 4.0 V		1.0 ^{註4}		10.0	MHz
		1.8 V ≤ V _{DD} < 2.7 V		1.0		5.0	MHz
外部主系统时钟输入高电平宽度, 低电平宽度	t _{EXCLKH} , t _{EXCLKL}	4.0 V ≤ V _{DD} ≤ 5.5 V		24			ns
		2.7 V ≤ V _{DD} < 4.0 V		48			ns
		1.8 V ≤ V _{DD} < 2.7 V		96			ns
外部系统时钟频率 ^{註2}	f _{EXCLKS}			32	32.768	35	kHz
外部副系统时钟输入高电平宽度, 低电平宽度 ^{註2}	t _{EXCLKSH} , t _{EXCLKSL}			12			μs
TI000, TI010, TI001, TI011 输入高电平宽度,低电平宽度	t _{TIH0} , t _{TIL0}	4.0 V ≤ V _{DD} ≤ 5.5 V		2/f _{sam} + 0.1 ^{註5}			μs
		2.7 V ≤ V _{DD} < 4.0 V		2/f _{sam} + 0.2 ^{註5}			μs
		1.8 V ≤ V _{DD} < 2.7 V		2/f _{sam} + 0.5 ^{註5}			μs
TI50, TI51 输入频率	f _{TI5}	4.0 V ≤ V _{DD} ≤ 5.5 V				10	MHz
		2.7 V ≤ V _{DD} < 4.0 V				10	MHz
		1.8 V ≤ V _{DD} < 2.7 V				5	MHz
TI50, TI51 输入高电平宽度, 低电平宽度	t _{TIH5} , t _{TIL5}	4.0 V ≤ V _{DD} ≤ 5.5 V		50			ns
		2.7 V ≤ V _{DD} < 4.0 V		50			ns
		1.8 V ≤ V _{DD} < 2.7 V		100			ns
中断输入高电平宽度,低电平宽度	t _{INTH} , t _{INTL}			1			μs
按键中断输入低电平宽度	t _{KR}			250			ns
RESET 低电平宽度	t _{RSL}			10			μs

- 注
1. 当使用 8 MHz 内部振荡器时为 0.38 μs 。
 2. 78K0/KB2 不提供副系统时钟。
 3. 主系统时钟频率的特性。通过外围设备功能将分频时钟设置为小于 $f_{RH}/2$ 。
 4. 当使用 UART6 在线写时, 2.0 MHz (MIN.)。
 5. $f_{sam} = f_{PRS}$, $f_{PRS}/4$, $f_{PRS}/256$, 或 f_{PRS} , $f_{PRS}/16$, $f_{PRS}/64$ 的选择可以使用预分频模式寄存器 00 和 01 (PRM00, PRM01) 的第 0 位和第 1 位 (PRM000, PRM001 或 PRM010, PRM011)。注意当选择 TI000 或 TI001 有效沿作为计数时钟时, $f_{sam} = f_{PRS}$ 。


注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。



AC 时序测试点





外部主系统时钟时序、外部副系统时钟时序




注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。


TI 时序



中断请求输入时序



按键中断输入时序



$\overline{\text{RESET}}$ 输入时序



注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

(2) 串行接口

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

(a) UART6 (专用波特率发生器输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
传送速率					625	kbps

(b) UART0 (专用波特率发生器输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
传送速率					625	kbps

(c) IIC0

参数	符号	条件		标准模式		高速模式		单位
				MIN.	MAX.	MIN.	MAX.	
SCL0 时钟频率	f _{SCL}			0	100	0	400	kHz
复位条件的建立时间	t _{SU: STA}			4.7	—	0.6	—	μs
保持时间 ^{註 1}	t _{HD: STA}			4.0	—	0.6	—	μs
当 SCL0 = “L”时的保持时间	t _{LOW}	内部时钟操作		4.7	—	1.3	—	μs
		EXSCL0 时钟 (6.4 MHz) 操作		4.7	—	1.25	—	μs
当 SCL0 = “H”时的保持时间	t _{HIGH}			4.0	—	0.6	—	μs
数据建立时间(接收)	t _{SU: DAT}			250	—	100	—	ns
数据保持时间 (发送) ^{註 2}	t _{HD: DAT}	选择 f _W = f _{XH} /2 ^N 或 f _W = f _{EXSCL0} ^{註 3}	DFC0 = 0	0	3.45	0	0.9 ^{註 4}	μs
							1.00 ^{註 5}	
			DFC0 = 1	—	—	0	0.9 ^{註 6}	μs
		选择 f _W = f _{RH} /2 ^N ^{註 3}	DFC0 = 0	0	3.45	0	1.05	μs
			DFC0 = 1	—	—	0	1.184	μs
停止条件的建立时间	t _{SU: STO}			4.0	—	0.6	—	μs
总线空闲时间	t _{BUF}			4.7	—	1.3	—	μs

- 注
1. 当检测到启动/重新启动条件时在经历了该周期时间后产生第一个时钟脉冲。
 2. $t_{HD: DAT}$ 的最大值(MAX.)是在正常传送期间, 在 ACK (应答)时序中插入一个等待状态。
 3. f_W 表示由 IICL 和 IICX0 寄存器选择的 IIC0 发送时钟。
 4. 当选择 $f_W \geq 4.4\text{ MHz}$ 时
 5. 当选择 $f_W < 4.4\text{ MHz}$ 时
 6. 当选择 $f_W \geq 5\text{ MHz}$ 时
 7. 当选择 $f_W < 5\text{ MHz}$ 时

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

(d) CSI1n (主设备模式, $\overline{\text{SCK1n}}$...内部时钟输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
$\overline{\text{SCK1n}}$ 周期时间	t_{KCY1}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	160			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	250			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	500			ns
$\overline{\text{SCK1n}}$ 高/低电平宽度	$t_{\text{KH1}},$ t_{KL1}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	$t_{\text{KCY1}}/2 - 15$ 注 1			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	$t_{\text{KCY1}}/2 - 25$ 注 1			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	$t_{\text{KCY1}}/2 - 50$ 注 1			ns
SI1n 建立时间 (到 $\overline{\text{SCK1n}}\uparrow$)	t_{SIK1}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	55			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	80			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	170			ns
SI1n 保持时间 (从 $\overline{\text{SCK1n}}\uparrow$)	t_{KSI1}		30			ns
从 $\overline{\text{SCK1n}}\downarrow$ 到 SO1n 输出的延迟时间	t_{KSO1}	$C = 50 \text{ pF}$ 注 2			40	ns

- 注 1. 使用高速系统时钟 (f_{XH}) 时的取值。
2. C 是 $\overline{\text{SCK1n}}$ 和 SO1n 输出线的负载电容。

(e) CSI1n (从设备模式, $\overline{\text{SCK1n}}$... 外部时钟输入)

参数	符号	条件	MIN.	TYP.	MAX.	单位
$\overline{\text{SCK1n}}$ 周期时间	t_{KCY2}		400			ns
$\overline{\text{SCK1n}}$ 高/低电平宽度	$t_{\text{KH2}},$ t_{KL2}		$t_{\text{KCY2}}/2$			ns
SI1n 建立时间 (到 $\overline{\text{SCK1n}}\uparrow$)	t_{SIK2}		80			ns
SI1n 保持时间 (从 $\overline{\text{SCK1n}}\uparrow$)	t_{KSI2}		50			ns
从 $\overline{\text{SCK1n}}\downarrow$ 到 SO1n 输出的延迟时间	t_{KSO2}	$C = 50 \text{ pF}$ 注	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$		120	ns
			$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$		120	ns
			$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$		165	ns

注 C 是 SO1n 输出线的负载电容。

备注 n = 0, 1

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

(f) CSIA0 (主设备模式, SCKA0... 内部时钟输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
SCKA0 周期时间	t_{KCY3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	600			ns
		$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$	1200			ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	1800			ns
SCKA0 高/低电平宽度	$t_{KH3},$ t_{KL3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	$t_{KCY3}/2 - 50$			ns
		$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$	$t_{KCY3}/2 - 100$			ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	$t_{KCY3}/2 - 100$			ns
SIA0 建立时间 (到 SCKA0 $\uparrow$)	t_{SIK3}	$2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	100			ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	200			ns
SIA0 保持时间 (从 SCKA0 $\uparrow$)	t_{KSI3}		300			ns
从 SCKA0 $\downarrow$ 到 SOA0 输出的延迟时间	t_{KSO3}	$C = 100\text{ pF}^{\text{注}}$	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		200	ns
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		300	ns
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		400	ns
从 SCKA0 $\uparrow$ 到 STB0 $\uparrow$ 的时间	t_{SBD}		$t_{KCY3}/2 - 100$			ns
选通信号高电平宽度	t_{SBW}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	$t_{KCY3} - 30$			ns
		$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$	$t_{KCY3} - 60$			ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	$t_{KCY3} - 120$			ns
占线信号建立时间(到占线信号检测时序)	t_{BYS}	$2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	100			ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	200			ns
占线信号保持时间(自占线信号检测时序)	t_{BYH}		100			ns
从占线不运行到 SCKA0 $\downarrow$ 的时间	t_{SPS}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$			$2t_{KCY3} + 100$	ns
		$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$			$2t_{KCY3} + 150$	ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$			$2t_{KCY3} + 200$	ns

注 C 是 SCKA0 和 SOA0 输出线的负载电容。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

(g) CSIA0 (从设备模式, SCKA0...外部时钟输入)


参数	符号	条件		MIN.	TYP.	MAX.	单位
SCKA0 周期时间	t_{KCY4}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		600			ns
		$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		1200			ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		1800			ns
SCKA0 高/低电平宽度	$t_{KH4},$ t_{KL4}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		300			ns
		$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		600			ns
		$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		900			ns
SIA0 建立时间(到 SCKA0↑)	t_{SIK4}			100			ns
SIA0 保持时间 (从 SCKA0↑)	t_{KSI4}			$2/f_w + 100$ ^{註1}			ns
从 SCKA0↓到 SOA0 输出的延迟时间	t_{KSO4}	$C = 100\text{ pF}$ ^{註2}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$			$2/f_w + 100$ ^{註1}	ns
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$			$2/f_w + 200$ ^{註1}	ns
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$			$2/f_w + 300$ ^{註1}	ns
SCKA0 上升/下降时间	t_{r4}, t_{f4}					1000	ns

- 注 1. f_w 是由 CSIS0 寄存器选择的 CSIA0 基准时钟。
2. C 是 SOA0 输出线的负载电容。


注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

串行发送时序 (1/2)

IIC0:



CSI1n:




备注 $m = 1, 2$
 $n = 0, 1$


注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

串行发送时序 (2/2)

CSIA0:



CSIA0 (占线处理):



注 $\overline{SCKA0}$ 不变成低电平，但是为使时序选择可以展示出来，图解出时序。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

A/D 转换器特性

($T_A = -40 \sim +85^\circ\text{C}$, $2.3\text{ V} \leq AV_{REF} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)


参数	符号	条件	MIN.	TYP.	MAX.	单位
分辨率	R_{ES}				10	bit
总误差 ^{注 1, 2}	A_{INL}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 1.2	%FSR
转换时间	t_{CONV}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	6.1		66.6	μs
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	12.2		66.6	μs
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$	27		66.6	μs
零度误差 ^{注 1, 2}	E_{ZS}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 0.6	%FSR
满度误差 ^{注 1, 2}	E_{FS}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 0.6	%FSR
积分非线性误差 ^{注 1}	I_{LE}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 2.5	LSB
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 4.5	LSB
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 6.5	LSB
微分非线性误差 ^{注 1}	D_{LE}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 1.5	LSB
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 2.0	LSB
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 2.0	LSB
模拟输入电压	V_{AIN}		AV_{SS}		AV_{REF}	V

- 注 1. 不包括量化误差 ($\pm 1/2$ LSB)
2. 该值表示满度的百分比 (%FSR)

1.59 V POC 电路特性 ($T_A = -40 \sim +85^\circ\text{C}$, $V_{SS} = EV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
检测电压	V_{POC}		1.44	1.59	1.74	V
供电电压的上升斜率	t_{PTH}	V_{DD} : 0 V $\rightarrow$ 变到 V_{POC} 的指定电压	0.5			V/ms
最小脉冲宽度	t_{PW}		200			μs

1.59 V POC 电路时序




注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

供电电压上升时间 (TA = -40~+85℃, VSS = EVSS = 0 V)


参数	符号	条件	MIN.	TYP.	MAX.	单位
上升至 1.8 V (VDD (MIN.))所需的最长时间 (VDD: 0 V → 1.8 V)	tPUP1	POCMODE (选项字节) = 0, 当 RESET 输入不使用时			3.6	ms
上升至 1.8 V (VDD (MIN.))所需的最长时间 (释放 RESET 输入→ VDD: 1.8 V)	tPUP2	POCMODE (选项字节) = 0, 当 RESET 输入使用时			1.9	ms

供电电压上升时间时序

• 当不使用 RESET 引脚输入时



• 当使用 RESET 引脚输入时



2.7 V POC 电路特性 (TA = -40~+85℃, VSS = EVSS = 0 V)

参数	符号	条件	MIN.	TYP.	MAX.	单位
供电电压应用中的检测电压	VDDPOC	POCMODE (选项字节) = 1	2.50	2.70	2.90	V

备注 根据 POCMODE (选项字节) 设置，POC 电路的操作描述如下。

选项字节设置	POC 模式	操作
POCMODE = 0	1.59 V 模式操作	上电后复位状态一直保持到 VPOC = 1.59 V (TYP.)，当超过 VPOC 后复位释放。之后，在 VPOC 执行 POC 检测，下电时类似。 当 POCMODE 为 0 时供电电压必须在 tPUP1 或 tPUP2 时间上升。
POCMODE = 1	2.7 V/1.59 V 模式操作	上电后复位状态一直保持到 VDDPOC = 2.7 V (TYP.)，当超过 VPOC 后复位释放。之后，在 VPOC = 1.59 V (TYP.) 而不是 VDDPOC，执行 POC 检测。 当电压上升时建议使用 2.7 V/1.59 V POC 模式，上电后知道电压达到 1.8 V，至少为 tPTH。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。


LVI 电路特性 (TA = -40~+85℃, VPOC ≤ VDD = EVDD ≤ 5.5 V, AVREF ≤ VDD, VSS = EVSS = 0 V)

参数		符号	条件	MIN.	TYP.	MAX.	单位
检测电压	供电电压	V _{LVI0}		4.14	4.24	4.34	V
		V _{LVI1}		3.99	4.09	4.19	V
		V _{LVI2}		3.83	3.93	4.03	V
		V _{LVI3}		3.68	3.78	3.88	V
		V _{LVI4}		3.52	3.62	3.72	V
		V _{LVI5}		3.37	3.47	3.57	V
		V _{LVI6}		3.22	3.32	3.42	V
		V _{LVI7}		3.06	3.16	3.26	V
		V _{LVI8}		2.91	3.01	3.11	V
		V _{LVI9}		2.75	2.85	2.95	V
		V _{LVI10}		2.60	2.70	2.80	V
		V _{LVI11}		2.45	2.55	2.65	V
		V _{LVI12}		2.29	2.39	2.49	V
		V _{LVI13}		2.14	2.24	2.34	V
		V _{LVI14}		1.98	2.08	2.18	V
		V _{LVI15}		1.83	1.93	2.03	V
	外部输入引脚 ^{注 1}	EXLVI	EXLVI < VDD, 1.8 V ≤ VDD ≤ 5.5 V	1.11	1.21	1.31	V
最小脉冲宽度		t _{LW}		200			μs
操作稳定等待时间 ^{注 2}		t _{LWAIT}				10	μs

- 注
- 1. 使用 EXLVI/P120/INTP0 引脚。
 - 2. 从设置低电压检测寄存器(LVIM)的第 7 位(LVION)=1 到操作稳定所需的时间。

备注 V_{LVI(n-1)} > V_{LVI n}: n = 1~15

LVI 电路时序




注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

数据存储器在 STOP 模式下低供电电压时的数据保持特性 (Ta = -40~+85°C)

参数	符号	条件	MIN.	TYP.	MAX.	单位
数据保持供电电压	VDDDR		1.44 [※]		5.5	V

注 该值根据 POC 检测电压而变化。当电压降低时，一直保持该数据直至 POC 复位有效，但当 POC 复位有效时数据不能保持。



注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项 2。

Flash 存储器编程特性

(TA = -40~+85°C, 2.7 V ≤ VDD = EVDD ≤ 5.5 V, AVREF ≤ VDD, VSS = EVSS = AVSS = 0 V)

● 基本特性

参数		符号	条件		MIN.	TYP.	MAX.	单位
VDD 供电电流		IDD	fXP = 10 MHz (TYP.), 20 MHz (MAX.)			4.5	11.0	mA
擦除时间 ^{註 1, 2}	所有 block	T _{eraca}				20	200	ms
	block 单元	T _{erasa}				20	200	ms
写入时间(8 位) ^{註 1}		T _{wrwa}				10	100	µs
每片重写次数		C _{erwr}	擦除 1 次 + 擦除后写 1 次 = 1 次重写 ^{註 3}	当使用 flash 存储器编程器时, 使用由 NEC Electronics 提供的库 ^{註 4} 。	15 年	1000		次
				当使用由 NEC Electronics 提供的 EEPROM 仿真库 ^{註 5} 时, 可重写的 ROM 容量为 4 KB	3 年	10000		次
				除上面以外的其他条件 ^{註 6}	10 年	100		次

- 注
- Flash 存储器的特性指当使用专用 Flash 存储器编程器 PG-FP4, 并在自编程中重写, 参见表 27-12 和 27-13。
 - 不包括擦除前的预写时间和擦除验证时间 (写回时间)。
 - 在出货后第一次对产品进行写操作时, “擦除 → 写” 和 “只写” 作为一次重写。
 - 执行由 78K0/Kx2 Flash 存储器自编程用户手册 (文档编号.: U17516E) 指定的例子库。
 - 执行由 78K0/Kx2 EEPROM 仿真应用笔记 (文档编号.: U17517E)指定的例子程序。
 - 这些包括当使用由 78K0/Kx2 Flash 存储器自编程用户手册 (文档编号.: U17516E) 指定的例子库和由 78K0/Kx2 EEPROM 仿真应用笔记(文档编号.: U17517E) 指定的例子程序时。

- 备注
- fXP: 主系统时钟振荡频率
 - 串行写入操作特性, 参阅 78K0/Kx2 Flash 存储器编程(编程器)操作说明书 (U17739E)

第三十一章 电气特性 ((A) 等级产品)

目标产品: 78K0/KB2: μ PD78F0500A(A), 78F0501A(A), 78F0502A(A), 78F0503A(A)
 78K0/KC2: μ PD78F0511A(A), 78F0512A(A), 78F0513A(A), 78F0514A(A), 78F0515A(A)
 78K0/KD2: μ PD78F0521A(A), 78F0522A(A), 78F0523A(A), 78F0524A(A), 78F0525A(A),
 78F0526A(A), 78F0527A(A)
 78K0/KE2: μ PD78F0531A(A), 78F0532A(A), 78F0533A(A), 78F0534A(A), 78F0535A(A),
 78F0536A(A), 78F0537A(A)
 78K0/KF2: μ PD78F0544A(A), 78F0545A(A), 78F0546A(A), 78F0547A(A)

注意事项 如下所示，安装的引脚根据产品不同。

(1) 端口功能

端口	78K0/KB2	78K0/KC2			78K0/KD2	78K0/KE2	78K0/KF2
	30/36 引脚	38 引脚	44 引脚	48 引脚	52 引脚	64 引脚	80 引脚
端口 0	P00, P01				P00~P03	P00~P06	
端口 1	P10~P17						
端口 2	P20~P23	P20~P25	P20~P27				
端口 3	P30~P33						
端口 4	—		P40, P41			P40~P43	P40~P47
端口 5	—					P50~P53	P50~P57
端口 6	P60, P61	P60~P63					P60~P67
端口 7	—	P70, P71	P70~P73	P70 ~P75	P70~P77		
端口 12	P120~P122	P120~P124					
端口 13	—			P130			
端口 14	—			P140		P140, P141	P140~P145

(剩余的表在下页)

(2) 非端口引脚

端口		78K0/KB2	78K0/KC2			78K0/KD2	78K0/KE2	78K0/KF2
		30/36 引脚	38 引脚	44 引脚	48 引脚	52 引脚	64 引脚	80 引脚
电源, 地		V _{DD} , EV _{DD} ^{註1} , V _{SS} , EV _{SS} ^{註1} , AV _{REF} , AV _{SS}	V _{DD} , AV _{REF} , V _{SS} , AV _{SS}				V _{DD} , EV _{DD} , V _{SS} , EV _{SS} , AV _{REF} , AV _{SS}	
校准器		REGC						
复位		RESET						
时钟振荡		X1, X2, EXCLK	X1, X2, XT1, XT2, EXCLK, EXCLKS					
写入到 flash 存储器		FLMD0						
中断		INTP0~INTP5				INTP0~INTP6		INTP0~INTP7
按键中断		—	KR0, KR1	KR0~KR3			KR0~KR7	
定时器	TM00	TI000, TI010, TO00						
	TM01	—					TI001 ^{註2} , TI011 ^{註2} , TO01 ^{註2}	
	TM50	TI50, TO50						
	TM51	TI51, TO51						
	TMH0	TOH0						
	TMH1	TOH1						
串行接口	UART0	RxD0, TxD0						
	UART6	RxD6, TxD6						
	IIC0	SCL0, SDA0	SCL0, SDA0, EXSCL0					
	CSI10	SCK10, SI10, SO10						
	CSI11	—					SCK11 ^{註2} , SI11 ^{註2} , SO11 ^{註2} , SSI11 ^{註2}	
	CSIA0	—						SCKA0, SIA0, SOA0, BUSY0, STB0
A/D 转换器		ANI0~ANI3	ANI0~ANI5	ANI0~ANI7				
时钟输出		—				PCL		
蜂鸣器输出		—					BUZ	
低电压检测电路 (LVI)		EXLVI						

- 注 1. 不要安装到 30 引脚产品。
2. 不要安装到 78K0/KE2 产品中 flash 存储器小于 32 KB 的产品。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

最大额定值 (T_A = 25°C) (1/2)

参数	符号	条件	额定值	单位
供电电压	V _{DD}		-0.5~+6.5	V
	EV _{DD}		-0.5~+6.5	V
	V _{SS}		-0.5~+0.3	V
	EV _{SS}		-0.5~+0.3	V
	AV _{REF}		-0.5~V _{DD} + 0.3 ^注	V
	AV _{SS}		-0.5~+0.3	V
REGC 引脚输入电压	V _{I REGC}		-0.5~+3.6 和 -0.5~V _{DD}	V
输入电压	V _{I1}	P00~P06, P10~P17, P20~P27, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120~P124, P140~P145, X1, X2, XT1, XT2, RESET, FLMD0	-0.3~V _{DD} + 0.3 ^注	V
	V _{I2}	P60~P63 (N-ch 漏极开路)	-0.3~+6.5	V
输出电压	V _O		-0.3~V _{DD} + 0.3 ^注	V
模拟输入电压	V _{AN}	ANI0~ANI7	-0.3~AV _{REF} + 0.3 ^注 和 -0.3~V _{DD} + 0.3 ^注	V

注 必须低于 6.5 V。

注意事项 任何一项参数哪怕是在瞬间超过最大额定值，都会使产品质量受到影响。也就是说，最大额定值是产品濒临物理损坏的临界点，因而，必须保证产品在不超过最大额定值的条件下使用。

备注 除非另外说明，复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

最大额定值 ($T_A = 25^\circ\text{C}$) (2/2)

参数	符号	条件		额定值	单位
输出电流, 高	I _{OH}	每个引脚	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145	-10	mA
		所有引脚总和 -80 mA	P00~P04, P40~P47, P120, P130, P140~P145	-25	mA
			P05, P06, P10~P17, P30~P33, P50~P57, P64~P67, P70~P77	-55	mA
		每个引脚	P20~P27	-0.5	mA
		所有引脚总和		-2	mA
		每个引脚	P121~P124	-1	mA
		所有引脚总和		-4	mA
输出电流, 低	I _{OL}	每个引脚	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P60~P67, P70~P77, P120, P130, P140~P145	30	mA
		所有引脚总和 200 mA	P00~P04, P40~P47, P120, P130, P140~P145	60	mA
			P05, P06, P10~P17, P30~P33, P50~P57, P60~P67, P70~P77	140	mA
		每个引脚	P20~P27	1	mA
		所有引脚总和		5	mA
		每个引脚	P121~P124	4	mA
		所有引脚总和		10	mA
工作环境温度	T _A			-40~+85	°C
存储温度	T _{stg}			-65~+150	°C

注意事项 1. 任何一项参数哪怕是在瞬间超过最大额定值, 都会使产品质量受到影响。也就是说, 最大额定值是产品濒临物理损坏的临界点, 因而, 必须保证产品在不超过最大额定值的条件下使用。



2. 能使每个引脚运行的电流值必须满足每个引脚电流值和所有引脚的电流的总和值。

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

X1 振荡器特性

($T_A = -40 \sim +85^{\circ}\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

振荡器	建议使用的电路	参数	条件	MIN.	TYP.	MAX.	单位
陶瓷振荡器		X1 时钟振荡频率 (f_x) ^{註 1}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	1.0 ^{註 2}		20.0	MHz
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$	1.0 ^{註 2}		10.0	
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	1.0		5.0	
晶体振荡器		X1 时钟振荡频率 (f_x) ^{註 1}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	1.0 ^{註 2}		20.0	MHz
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$	1.0 ^{註 2}		10.0	
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$	1.0		5.0	

- 注 1. 仅表示振荡器特性。指令执行时间参见 **AC** 特性。
2. 当使用 UART6 在线写时，2.0 MHz (MIN.)。

- 注意事项 1. 在使用 X1 时钟时，上图中被虚线包围的部分的配线应按照如下配线方法配线，以防止连接线电容产生不利影响。
- 连接线越短越好。
 - 连接线不应与其他信号线交叉。
 - 流经的电流变化较大的信号线不要在振荡器周围布线。
 - 要保持振荡器电容器的接地点电压与 V_{SS} 相同。
 - 不要将电容的地信号接入大电流地。
 - 不要从振荡器获取信号。
2. 由于复位后 CPU 使用内部高速振荡时钟进行操作，因此用户要使用振荡稳定时间计数器的状态寄存器 (OSTC) 检测 X1 时钟振荡稳定时间。在充分评估了所使用的振荡器的振荡稳定时间后再确定 OSTC 和振荡稳定时间选择寄存器 (OSTS) 的振荡稳定时间。

备注 对于振荡器选择和振荡器常数，用户需要自己评估振荡器或要求制造商评估。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

内部振荡器特性

(TA = -40~+85°C, 1.8 V ≤ VDD = EVDD ≤ 5.5 V, VSS = EVSS = AVSS = 0 V)


振荡器	参数	条件	MIN.	TYP.	MAX.	单位
8 MHz 内部振荡器	内部高速振荡时钟频率(fRH) [※]	RSTS = 1				
		2.7 V ≤ VDD ≤ 5.5 V	7.6	8.0	8.4	MHz
		1.8 V ≤ VDD < 2.7 V	7.6	8.0	10.4	MHz
		RSTS = 0	2.48	5.6	9.86	MHz
240 kHz 内部振荡器	内部低速振荡时钟频率(fRL)	2.7 V ≤ VDD ≤ 5.5 V	216	240	264	kHz
		1.8 V ≤ VDD < 2.7 V	192	240	264	kHz

注 仅表示振荡器特性。指令执行时间参见 AC 特性。

备注 RSTS:内部振荡模式寄存器(RCM)的第7位

XT1 振荡器特性^{※1}

(TA = -40~+85°C, 1.8 V ≤ VDD = EVDD ≤ 5.5 V, VSS = EVSS = AVSS = 0 V)

振荡器	建议使用的电路	参数	条件	MIN.	TYP.	MAX.	单位
晶体振荡器		XT1 时钟振荡频率(fXT) ^{※2}		32	32.768	35	kHz

- 注
- 1. 78K0/KB2 不提供 XT1 振荡器。
 - 2. 仅表示振荡器的特性。如需了解指令执行时间，可参见 AC 特性。

注意事项 1. 在使用 XT1 时钟时，上图中被虚线包围的部分的配线应按照如下配线方法配线，以防止连接线电容产生不利影响。

- 连接线越短越好。
- 连接线不应与其他信号线交叉。
- 流经的电流变化较大的信号线不要在振荡器周围布线。
- 要保持振荡器电容器的接地点电压与 VSS 相同。
- 不要将电容的地信号接入大电流地。
- 不要从振荡器获取信号。

2. XT1 振荡器是一个低振幅电路，用于降低功耗，但由于比 X1 振荡器更容易受到噪音干扰，因此在使用 XT1 时钟时应特别注意连线方式。

备注 对于振荡器选择和振荡器常数，用户需要自己评估振荡器或要求制造商评估。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

DC 特性 (1/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
输出电流, 高 ^{註1}	IOH1	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145 的每个引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-3.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-2.5	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-1.0	mA
		P00~P04, P40~P47, P120, P130, P140~P145 的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-12.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-7.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-5.0	mA
		Total of P05, P06, P10~P17, P30~P33, P50~P57, P64~P67, P70~P77 的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-18.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-15.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-10.0	mA
		上面所有引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-23.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-20.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		-15.0	mA
	IOH2	P20~P27 的每个引脚	$AV_{REF} = V_{DD}$		-0.1	mA
		P121~P124 的每个引脚			-0.1	mA
输出电流, 低 ^{註2}	IOL1	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145 的每个引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		8.5	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		5.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		2.0	mA
		P60~P63 的每个引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		15.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		5.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		2.0	mA
		P00~P04, P40~P47, P120, P130, P140~P145 的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		20.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		15.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		9.0	mA
		P05, P06, P10~P17, P30~P33, P50~P57, P60~P67, P70~P77 的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		45.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		35.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		20.0	mA
		上面所有引脚的总和 ^{註3}	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		65.0	mA
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		50.0	mA
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$		29.0	mA
	IOL2	P20~P27 的每个引脚	$AV_{REF} = V_{DD}$		0.4	mA
		P121~P124 的每个引脚			0.4	mA

- 注
- 即使电流从 V_{DD} 流向输出引脚, 设备操作时的电流值也可以得到保证。
 - 即使电流从输出引脚流向 GND , 设备操作时的电流值也可以得到保证。
 - 占空比=70%时 (输出电流的时间为 $0.7 \times t$, 不输出电流的时间为 $0.3 \times t$, 其中 t 为指定时间) 的规定。可通过以下表达式计算占空比不等于 70% 时的引脚总的输出电流。
 - 当 IOH 的占空比为 $n\%$: 引脚总的输出电流 = $(IOH \times 0.7)/(n \times 0.01)$
 <举例> 当占空比为 50%, $IOH = 20.0\text{ mA}$
 引脚总的输出电流 = $(20.0 \times 0.7)/(50 \times 0.01) = 28.0\text{ mA}$
- 但是, 允许流入每个引脚的电流不会随占空比而变化。高于最大额定值的电流不能流入引脚。

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

DC 特性 (2/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
输入电压, 高 (flash 存储器至少为 48 KB 的产品) ^{※1}	V_{IH1}	P02, P12, P13, P15, P40~P47, P50~P57, P64~P67, P121~P124, P144, P145	$0.7V_{DD}$		V_{DD}	V
	V_{IH2}	P00, P01, P03~P06, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140~P143, EXCLK, EXCLKS, RESET	$0.8V_{DD}$		V_{DD}	V
	V_{IH3}	P20~P27	$0.7AV_{REF}$		AV_{REF}	V
	V_{IH4}	P60~P63	$0.7V_{DD}$		6.0	V
输入电压, 高 (flash 存储器小于 32 KB 的产品) ^{※2}	V_{IH1}	P02~P06, P12, P13, P15, P40~P43, P50~P53, P121~P124	$0.7V_{DD}$		V_{DD}	V
	V_{IH2}	P00, P01, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140, P141, EXCLK, EXCLKS, RESET	$0.8V_{DD}$		V_{DD}	V
	V_{IH3}	P20~P27	$0.7AV_{REF}$		AV_{REF}	V
	V_{IH4}	P60~P63	$0.7V_{DD}$		6.0	V
输入电压, 低 (flash 存储器至少为 48 KB 的产品) ^{※1}	V_{IL1}	P02, P12, P13, P15, P40~P47, P50~P57, P60~P67, P121~P124, P144, P145	0		$0.3V_{DD}$	V
	V_{IL2}	P00, P01, P03~P06, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140~P143, EXCLK, EXCLKS, RESET	0		$0.2V_{DD}$	V
	V_{IL3}	P20~P27	0		$0.3AV_{REF}$	V
输入电压, 低 (flash 存储器小于 32 KB 的产品) ^{※2}	V_{IL1}	P02~P06, P12, P13, P15, P40~P43, P50~P53, P60~P63, P121~P124	0		$0.3V_{DD}$	V
	V_{IL2}	P00, P01, P10, P11, P14, P16, P17, P30~P33, P70~P77, P120, P140, P141, EXCLK, EXCLKS, RESET	0		$0.2V_{DD}$	V
	V_{IL3}	P20~P27	0		$0.3AV_{REF}$	V
输出电压, 高	V_{OH1}	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OH1} = -3.0\text{ mA}$	$V_{DD} - 0.7$		V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OH1} = -2.5\text{ mA}$	$V_{DD} - 0.5$		V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OH1} = -1.0\text{ mA}$	$V_{DD} - 0.5$		V
	V_{OH2}	P20~P27	$AV_{REF} = V_{DD}$, $I_{OH2} = -100\text{ }\mu\text{A}$	$V_{DD} - 0.5$		V
		P121~P124	$I_{OH2} = -100\text{ }\mu\text{A}$	$V_{DD} - 0.5$		V

- 注 1. 支持的产品: 78K0/KF2, 78K0/KD2 和 78K0/KE2 中 flash 存储器至少为 48 KB 的产品
 2. 支持的产品: 78K0/KB2, 78K0/KC2, 78K0/KD2 和 78K0/KE2 中 flash 存储器小于 32 KB 的产品

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

DC 特性 (3/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
输出电压, low	VOL1	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P64~P67, P70~P77, P120, P130, P140~P145	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OL1} = 8.5\text{ mA}$		0.7	V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OL1} = 5.0\text{ mA}$		0.7	V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OL1} = 2.0\text{ mA}$		0.5	V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OL1} = 0.5\text{ mA}$		0.4	V
	VOL2	P20~P27	$AV_{REF} = V_{DD}$, $I_{OL2} = 0.4\text{ mA}$		0.4	V
		P121~P124	$I_{OL2} = 0.4\text{ mA}$		0.4	V
	VOL3	P60~P63	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OL1} = 15.0\text{ mA}$		2.0	V
			$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OL1} = 5.0\text{ mA}$		0.4	V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OL1} = 5.0\text{ mA}$		0.6	V
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OL1} = 3.0\text{ mA}$		0.4	V
			$1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$, $I_{OL1} = 2.0\text{ mA}$		0.4	V
输入漏电流, 高	LIH1	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P60~P67, P70~P77, P120, P140~P145, FLMD0, RESET	$V_i = V_{DD}$		1	μA
	LIH2	P20~P27	$V_i = AV_{REF} = V_{DD}$		1	μA
	LIH3	P121~124 (X1, X2, XT1, XT2)	$V_i =$ V_{DD}	I/O 端口模式	1	μA
				OSC 模式	20	μA
输入漏电流, 低	LIIL1	P00~P06, P10~P17, P30~P33, P40~P47, P50~P57, P60~P67, P70~P77, P120, P140~P145, FLMD0, RESET	$V_i = V_{SS}$		-1	μA
	LIIL2	P20~P27	$V_i = V_{SS}$, $AV_{REF} = V_{DD}$		-1	μA
	LIIL3	P121~124 (X1, X2, XT1, XT2)	$V_i =$ V_{SS}	I/O 端口模式	-1	μA
				OSC 模式	-20	μA
上拉电阻	R_U	$V_i = V_{SS}$	10	20	100	$\text{k}\Omega$
FLMD0 供电电压	VIL	在普通操作模式下	0		$0.2V_{DD}$	V
	VIH	在自编程模式下	$0.8V_{DD}$		V_{DD}	V

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

DC 特性 (4/4)

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件			MIN.	TYP.	MAX.	单位	
供电电流 ^{註1}	I _{DD1}	操作模式	f _{XH} = 20 MHz ^{註2} , V _{DD} = 5.0 V	方波输入		3.2	5.5	mA	
				振荡器连接		4.5	6.9	mA	
			f _{XH} = 10 MHz ^{註2,3} , V _{DD} = 5.0 V	方波输入		1.6	2.8	mA	
				振荡器连接		2.3	3.9	mA	
			f _{XH} = 10 MHz ^{註2,3} , V _{DD} = 3.0 V	方波输入		1.5	2.7	mA	
				振荡器连接		2.2	3.2	mA	
			f _{XH} = 5 MHz ^{註2,3} , V _{DD} = 3.0 V	方波输入		0.9	1.6	mA	
				振荡器连接		1.3	2.0	mA	
			f _{XH} = 5 MHz ^{註2,3} , V _{DD} = 2.0 V	方波输入		0.7	1.4	mA	
				振荡器连接		1.0	1.6	mA	
	I _{DD2}	HALT 模式	f _{RH} = 8 MHz, V _{DD} = 5.0 V ^{註4}				1.4	2.5	mA
			f _{SUB} = 32.768 kHz ^{註5} , V _{DD} = 5.0 V	方波输入		6	30	μA	
				振荡器连接		15	35	μA	
			f _{XH} = 20 MHz ^{註2} , V _{DD} = 5.0 V	方波输入		0.8	2.6	mA	
				振荡器连接		2.0	4.4	mA	
			f _{XH} = 10 MHz ^{註2,3} , V _{DD} = 5.0 V	方波输入		0.4	1.3	mA	
				振荡器连接		1.0	2.4	mA	
			f _{XH} = 5 MHz ^{註2,3} , V _{DD} = 3.0 V	方波输入		0.2	0.65	mA	
	振荡器连接			0.5	1.1	mA			
	I _{DD3} ^{註6}	STOP 模式	f _{RH} = 8 MHz, V _{DD} = 5.0 V ^{註4}				0.4	1.2	mA
			f _{SUB} = 32.768 kHz ^{註5} , V _{DD} = 5.0 V	方波输入		3.0	27	μA	
				振荡器连接		12	32	μA	
V _{DD} = 5.0 V				1	20	μA			
V _{DD} = 5.0 V, T _A = -40~+70 °C				1	10	μA			
A/D 转换器工作电流	I _{ADC} ^{註7}	2.3 V ≤ AV _{REF} ≤ V _{DD} , ADCS = 1				0.86	1.9	mA	
看门狗定时器工作电流	I _{WD1} ^{註8}	在 240 kHz 内部低速振荡时钟操作期间				5	10	μA	
LVI 工作电流	I _{LVI} ^{註9}					9	18	μA	

- 备注**
1. f_{XH} : 高速系统时钟频率 (X1 时钟振荡频率或外部主系统时钟频率)
 2. f_{RH} : 内部高速系统振荡时钟频率
 3. f_{SUB} : 副系统时钟频率 (XT1 时钟振荡频率或外部副系统时钟频率)

(注在下页)

- 注
1. 流入内部供电电源的总电流(V_{DD} , EV_{DD}), 包括外部操作电流和当输入引脚固定为 V_{DD} 或 V_{SS} 输入漏电流。不包括流入上拉电阻的电流和端口的输出电流。
 2. 不包括 8 MHz 内部振荡器, 240 kHz 内部振荡器, 和 XT1 振荡器的操作电流和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 3. 当 AMPH (时钟操作模式选择寄存器(OSCCTL)的第 0 位) = 0。
 4. 不包括 X1 振荡、XT1 振荡器, 和 240 kHz 内部振荡器的操作电流, 和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 5. 不包括 X1 振荡器、8 MHz 内部振荡器和 240 kHz 内部振荡器, 和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 6. 不包括 240 kHz 内部振荡器和 XT1 振荡器的操作电流, 和流入 A/D 转换器、看门狗定时器和 LVI 电路的电流。
 7. 仅流入 A/D 转换器的电流(AV_{REF})。当 A/D 转换器在操作模式或 HALT 模式下工作时, 78K0/Kx2 的电流值为 I_{DD1} 或 I_{DD2} 与 I_{ADC} 的和。
 8. 仅流入看门狗定时器的电流(包括 240 kHz 内部振荡器的操作电流)。当看门狗定时器在 HALT 模式或 STOP 模式下工作时, 78K0/KX2 的电流值为 I_{DD1} , I_{DD2} 或 I_{DD3} 与 I_{WDT} 的和。
 9. 仅流入 LVI 电路的电流。当 LVI 电路在 HALT 模式或 STOP 模式下工作时, 78K0/KX2 的电流值为 I_{DD1} , I_{DD2} 或 I_{DD3} 与 I_{LVI} 的和。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

AC 特性


(1) 基本操作

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)


参数	符号	条件		MIN.	TYP.	MAX.	单位
指令周期(最小指令执行时间)	T _{CY}	主系统时钟 (f _{XP}) 操作	4.0 V ≤ V _{DD} ≤ 5.5 V	0.1		32	μs
			2.7 V ≤ V _{DD} < 4.0 V	0.2		32	μs
			1.8 V ≤ V _{DD} < 2.7 V	0.4 ^{註1}		32	μs
		副系统时钟 (f _{SUB}) 操作 ^{註2}		114	122	125	μs
外围硬件时钟频率	f _{PRS}	f _{PRS} = f _{XH} (XSEL = 1)	4.0 V ≤ V _{DD} ≤ 5.5 V			20	MHz
			2.7 V ≤ V _{DD} < 4.0 V			10	MHz
			1.8 V ≤ V _{DD} < 2.7 V			5	MHz
		f _{PRS} = f _{RH} (XSEL = 0)	2.7 V ≤ V _{DD} < 5.5 V	7.6		8.4	MHz
			1.8 V ≤ V _{DD} < 2.7 V ^{註3}	7.6		10.4	MHz
外部主系统时钟频率	f _{EXCLK}	4.0 V ≤ V _{DD} ≤ 5.5 V		1.0 ^{註4}		20.0	MHz
		2.7 V ≤ V _{DD} < 4.0 V		1.0 ^{註4}		10.0	MHz
		1.8 V ≤ V _{DD} < 2.7 V		1.0		5.0	MHz
外部主系统时钟输入高电平宽度, 低电平宽度	t _{EXCLKH} , t _{EXCLKL}	4.0 V ≤ V _{DD} ≤ 5.5 V		24			ns
		2.7 V ≤ V _{DD} < 4.0 V		48			ns
		1.8 V ≤ V _{DD} < 2.7 V		96			ns
外部副系统时钟频率 ^{註2}	f _{EXCLKS}			32	32.768	35	kHz
外部副系统时钟输入高电平宽度, 低电平宽度 ^{註2}	t _{EXCLKSH} , t _{EXCLKSL}			12			μs
TI000, TI010, TI001, TI011 输入高 电平宽度,低电平宽度	t _{TIHQ} , t _{TILO}	4.0 V ≤ V _{DD} ≤ 5.5 V		2/f _{sam} + 0.1 ^{註5}			μs
		2.7 V ≤ V _{DD} < 4.0 V		2/f _{sam} + 0.2 ^{註5}			μs
		1.8 V ≤ V _{DD} < 2.7 V		2/f _{sam} + 0.5 ^{註5}			μs
TI50, TI51 输入频率	f _{TI5}	4.0 V ≤ V _{DD} ≤ 5.5 V				10	MHz
		2.7 V ≤ V _{DD} < 4.0 V				10	MHz
		1.8 V ≤ V _{DD} < 2.7 V				5	MHz
TI50, TI51 输入高电平宽度,低电平 宽度	t _{TIH5} , t _{TIL5}	4.0 V ≤ V _{DD} ≤ 5.5 V		50			ns
		2.7 V ≤ V _{DD} < 4.0 V		50			ns
		1.8 V ≤ V _{DD} < 2.7 V		100			ns
中断输入高电平宽度,低电平宽度	t _{INTH} , t _{INTL}			1			μs
按键中断输入低电平宽度	t _{KR}			250			ns
RESET 低电平宽度	t _{RSL}			10			μs

- 注
1. 当使用 8 MHz 内部振荡器时为 0.38 μs 。
 2. 78K0/KB2 不提供副系统时钟。
 3. 主系统时钟频率的特性。通过外围设备功能将分频时钟设置为小于 $f_{RH}/2$ 。
 4. 当使用 UART6 在线写时, 2.0 MHz (MIN.)。
 5. $f_{sam} = f_{PRS}$, $f_{PRS}/4$, $f_{PRS}/256$, 或 f_{PRS} , $f_{PRS}/16$, $f_{PRS}/64$ 的选择可以使用预分频模式寄存器 00 和 01 (PRM00, PRM01) 的第 0 位和第 1 位 (PRM000, PRM001 或 PRM010, PRM011)。注意当选择 TI000 或 TI001 有效沿作为计数时钟时, $f_{sam} = f_{PRS}$ 。


注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。



AC 时序测试点





外部主系统时钟时序，外部副系统时钟时序




注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。


TI 时序




中断请求输入时序



按键返回输入时序



RESET 输入时序



注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

(2) 串行接口

($T_A = -40 \sim +85^\circ\text{C}$, $1.8\text{ V} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

(a) UART6 (专用波特率发生器输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
传送速率					625	kbps

(b) UART0 (专用波特率发生器输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
传送速率					625	kbps

(c) IIC0

参数	符号	条件	标准模式		高速模式		单位
			MIN.	MAX.	MIN.	MAX.	
SCL0 时钟频率	f_{SCL}		0	100	0	400	kHz
复位条件的建立时间	$t_{SU:STA}$		4.7	—	0.6	—	μs
保持时间 ^{‡1}	$t_{HD:STA}$		4.0	—	0.6	—	μs
当 SCL0 = “L”时的保持时间	t_{LOW}	内部时钟操作	4.7	—	1.3	—	μs
		EXSCL0 时钟 (6.4 MHz)操作	4.7	—	1.25	—	μs
当 SCL0 = “H”时的保持时间	t_{HIGH}		4.0	—	0.6	—	μs
数据建立时间 (接收)	$t_{SU:DAT}$		250	—	100	—	ns
数据保持时间 (发送) ^{‡2}	$t_{HD:DAT}$	$f_W = f_{XH}/2^N$ 或 选择 $f_W = f_{EXSCL0}$ ^{‡3}	DFC0 = 0	3.45	0	0.9 ^{‡4}	μs
						1.00 ^{‡5}	
			DFC0 = 1	—	0	0.9 ^{‡6}	μs
						1.125 ^{‡7}	
		选择 $f_W = f_{RH}/2^N$ ^{‡3}	DFC0 = 0	3.45	0	1.05	μs
			DFC0 = 1	—	0	1.184	μs
停止条件建立时间	$t_{SU:STO}$		4.0	—	0.6	—	μs
总线空闲时间	t_{BUF}		4.7	—	1.3	—	μs

- 注
1. 当检测到启动/重新启动条件时在经历了该周期时间后产生第一个时钟脉冲。
 2. $t_{HD:DAT}$ 的最大值(MAX.)是在正常传送期间, 在 ACK (应答)时序中插入一个等待状态。
 3. f_W 表示由 IICL 和 IICX0 寄存器选择的 IIC0 发送时钟。
 4. 当选择 $f_W \geq 4.4\text{ MHz}$ 时
 5. 当选择 $f_W < 4.4\text{ MHz}$ 时
 6. 当选择 $f_W \geq 5\text{ MHz}$ 时
 7. 当选择 $f_W < 5\text{ MHz}$ 时

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

(d) CSI1n (主设备模式, $\overline{\text{SCK1n}}$... 内部时钟输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
$\overline{\text{SCK1n}}$ 周期时间	t_{KCY1}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	200			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	400			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	600			ns
$\overline{\text{SCK1n}}$ 高/低电平宽度	$t_{\text{KH1}},$ t_{KL1}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	$t_{\text{KCY1}}/2 - 20$ 注 1			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	$t_{\text{KCY1}}/2 - 30$ 注 1			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	$t_{\text{KCY1}}/2 - 60$ 注 1			ns
SI1n 建立时间 (到 $\overline{\text{SCK1n}}\uparrow$)	t_{SIK1}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	70			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	100			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	190			ns
SI1n 保持时间 (从 $\overline{\text{SCK1n}}\uparrow$)	t_{KSI1}		30			ns
从 $\overline{\text{SCK1n}}\downarrow$ 到 SO1n 输出的延迟时间	t_{KSO1}	$C = 50 \text{ pF}$ 注 2			40	ns

- 注 1. 使用高速系统时钟 (f_{KH}) 时的取值。
2. C 是 $\overline{\text{SCK1n}}$ 和 SO1n 输出线的负载电容。

(e) CSI1n (从设备模式, $\overline{\text{SCK1n}}$... 外部时钟输入)

参数	符号	条件	MIN.	TYP.	MAX.	单位
$\overline{\text{SCK1n}}$ 周期时间	t_{KCY2}		400			ns
$\overline{\text{SCK1n}}$ 高/低电平宽度	$t_{\text{KH2}},$ t_{KL2}		$t_{\text{KCY2}}/2$			ns
SI1n 建立时间 (到 $\overline{\text{SCK1n}}\uparrow$)	t_{SIK2}		80			ns
SI1n 保持时间 (从 $\overline{\text{SCK1n}}\uparrow$)	t_{KSI2}		50			ns
从 $\overline{\text{SCK1n}}\downarrow$ 到 SO1n 输出的延迟时间	t_{KSO2}	$C = 50 \text{ pF}$ 注	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$		120	ns
			$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$		120	ns
			$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$		180	ns

注 C 是 SO1n 输出线的负载电容。

备注 n = 0, 1

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

(f) CSIA0 (主设备模式, $\overline{\text{SCKA0}}$...内部时钟输出)

参数	符号	条件	MIN.	TYP.	MAX.	单位
$\overline{\text{SCKA0}}$ 周期时间	t_{KCY3}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	600			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	1200			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	1800			ns
$\overline{\text{SCKA0}}$ 高/低电平宽度	$t_{\text{KH3}}, t_{\text{KL3}}$	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	$t_{\text{KCY3}}/2 - 50$			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	$t_{\text{KCY3}}/2 - 100$			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	$t_{\text{KCY3}}/2 - 200$			ns
SIA0 建立时间 (到 $\overline{\text{SCKA0}}\uparrow$)	t_{SIK3}	$2.7 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	100			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	200			ns
SIA0 保持时间 (自 $\overline{\text{SCKA0}}\uparrow$)	t_{SI3}		300			ns
从 $\overline{\text{SCKA0}}\downarrow$ 到 SOA0 输出的延迟时间	t_{KS03}	$C = 100 \text{ pF}^{\text{注}}$	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$		200	ns
			$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$		300	ns
			$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$		400	ns
从 $\overline{\text{SCKA0}}\uparrow$ 到 STB0 $\uparrow$ 的时间	t_{SBD}		$t_{\text{KCY3}}/2 - 100$			ns
选通信号高电平宽度	t_{SBW}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	$t_{\text{KCY3}} - 30$			ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$	$t_{\text{KCY3}} - 60$			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	$t_{\text{KCY3}} - 120$			ns
占线信号建立时间(到占线信号检测时序)	t_{BYS}	$2.7 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$	100			ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$	200			ns
占线信号保持时间(自占线信号检测时序)	t_{BYH}		100			ns
从占线不运行到 $\overline{\text{SCKA0}}\downarrow$ 的时间	t_{SPS}	$4.0 \text{ V} \leq V_{\text{DD}} \leq 5.5 \text{ V}$			$2t_{\text{KCY3}} + 100$	ns
		$2.7 \text{ V} \leq V_{\text{DD}} < 4.0 \text{ V}$			$2t_{\text{KCY3}} - 150$	ns
		$1.8 \text{ V} \leq V_{\text{DD}} < 2.7 \text{ V}$			$2t_{\text{KCY3}} - 200$	ns

注 C 是 $\overline{\text{SCKA0}}$ 和 SOA0 输出线的负载电容。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

(g) CSIA0 (从设备模式, $\overline{\text{SCKA0}}$...外部时钟输入)


参数	符号	条件		MIN.	TYP.	MAX.	单位
$\overline{\text{SCKA0}}$ 周期时间	t_{KCY4}	$4.0\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$		600			ns
		$2.7\text{ V} \leq V_{\text{DD}} < 4.0\text{ V}$		1200			ns
		$1.8\text{ V} \leq V_{\text{DD}} < 2.7\text{ V}$		1800			ns
$\overline{\text{SCKA0}}$ 高/低电平宽度	$t_{\text{KH4}},$ t_{KL4}	$4.0\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$		300			ns
		$2.7\text{ V} \leq V_{\text{DD}} < 4.0\text{ V}$		600			ns
		$1.8\text{ V} \leq V_{\text{DD}} < 2.7\text{ V}$		900			ns
SIA0 建立时间 (到 $\overline{\text{SCKA0}}\uparrow$)	t_{SIK4}			100			ns
SIA0 保持时间 (从 $\overline{\text{SCKA0}}\uparrow$)	t_{SI4}			$2/f_w + 100$ 注 1			ns
从 $\overline{\text{SCKA0}}\downarrow$ 到 SOA0 输出的延迟时间	t_{KSO4}	$C = 100\text{ pF}$ 注 2	$4.0\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$			$2/f_w + 100$ 注 1	ns
			$2.7\text{ V} \leq V_{\text{DD}} < 4.0\text{ V}$			$2/f_w + 200$ 注 1	ns
			$1.8\text{ V} \leq V_{\text{DD}} < 2.7\text{ V}$			$2/f_w + 300$ 注 1	ns
$\overline{\text{SCKA0}}$ 上升/下降时间	$t_{\text{R4}}, t_{\text{F4}}$					1000	ns

- 注
1. f_w 是由 CSIS0 寄存器选择的 CSIA0 基准时钟。
 2. C 是 SOA0 输出线的负载电容。


注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

串行发送时序 (1/2)

IIC0:



CS11n:




备注 m = 1, 2
n = 0, 1


注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

串行发送时序 (2/2)

CSIA0:



CSIA0 (占线处理):



注 SCKA0 不变成低电平，但是为使时序选择可以展示出来，图解出时序。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

A/D 转换器特性

($T_A = -40 \sim +85^{\circ}\text{C}$, $2.3\text{ V} \leq AV_{REF} \leq V_{DD} = EV_{DD} \leq 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)


参数	符号	条件	MIN.	TYP.	MAX.	单位
分辨率	R_{ES}				10	位
总误差 ^{註1, 2}	A_{INL}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 1.2	%FSR
转换时间	t_{CONV}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	6.1		66.6	μs
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	12.2		66.6	μs
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$	27		66.6	μs
零度误差 ^{註1, 2}	E_{ZS}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 0.6	%FSR
满度误差 ^{註1, 2}	E_{FS}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 0.6	%FSR
积分非线性误差 ^{註1}	I_{LE}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 2.5	LSB
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 4.5	LSB
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 6.5	LSB
微分非线性误差 ^{註1}	D_{LE}	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 1.5	LSB
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 2.0	LSB
		$2.3\text{ V} \leq AV_{REF} < 2.7\text{ V}$			± 2.0	LSB
模拟输入电压	V_{AIN}		AV_{SS}		AV_{REF}	V

注 1. 不包括量化误差 ($\pm 1/2$ LSB)
2. 该值表示满度的百分比 (%FSR)

1.59 V POC 电路特性 ($T_A = -40 \sim +85^{\circ}\text{C}$, $V_{SS} = EV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
检测电压	V_{POC}		1.44	1.59	1.74	V
供电电压的上升斜率	t_{PTH}	V_{DD} : $0\text{ V} \rightarrow$ 变到 V_{POC} 的指定电压	0.5			V/ms
最小脉冲宽度	t_{PW}		200			μs

1.59 V POC 电路时序




注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

供电电压上升时间($T_A = -40 \sim +85^{\circ}\text{C}$, $V_{SS} = EV_{SS} = 0\text{ V}$)


参数	符号	条件	MIN.	TYP.	MAX.	单位
上升至 1.8 V ($V_{DD}(\text{MIN.})$)所需的最长时间 (V_{DD} : 0 V $\rightarrow$ 1.8 V)	t_{PUP1}	$\overline{\text{POCMODE}}$ (选项字节) = 0, 当 $\overline{\text{RESET}}$ 输入不使用时			3.6	ms
上升至 1.8 V ($V_{DD}(\text{MIN.})$)所需的最长时间 (释放 $\overline{\text{RESET}}$ 输入 $\rightarrow V_{DD}$: 1.8 V)	t_{PUP2}	$\overline{\text{POCMODE}}$ (选项字节) = 0, 当 $\overline{\text{RESET}}$ 输入使用时			1.9	ms

供电电压上升时间时序

• 当不使用 $\overline{\text{RESET}}$ 引脚输入时



• 当使用 $\overline{\text{RESET}}$ 引脚输入时



2.7 V POC 电路特性 ($T_A = -40 \sim +85^{\circ}\text{C}$, $V_{SS} = EV_{SS} = 0\text{ V}$)

参数	符号	条件	MIN.	TYP.	MAX.	单位
供电电压应用中的检测电压	V_{DDPOC}	$\overline{\text{POCMODE}}$ (选项字节) = 1	2.50	2.70	2.90	V

备注 根据 $\overline{\text{POCMODE}}$ (选项字节) 设置, POC 电路的操作描述如下。

选项字节设置	POC 模式	操作
$\overline{\text{POCMODE}} = 0$	1.59 V 模式操作	上电后复位状态一直保持到 $V_{POC} = 1.59\text{ V}$ (TYP.), 当超过 V_{POC} 后复位释放。之后, 在 V_{POC} 执行 POC 检测, 下电时类似。 当 $\overline{\text{POCMODE}}$ 为 0 时供电电压必须在 t_{PUP1} 或 t_{PUP2} 时间上升。
$\overline{\text{POCMODE}} = 1$	2.7 V/1.59 V 模式操作	上电后复位状态一直保持到 $V_{DDPOC} = 2.7\text{ V}$ (TYP.), 当超过 V_{POC} 后复位释放。之后, 在 $V_{POC} = 1.59\text{ V}$ (TYP.) 而不是 V_{DDPOC} , 执行 POC 检测。 当电压上升时建议使用 2.7 V/1.59 V POC 模式, 上电后知道电压达到 1.8 V, 至少为 t_{PTH} 。

注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。


LVI 电路特性 (TA = -40~+85°C, VPOC ≤ VDD = EVDD ≤ 5.5 V, AVREF ≤ VDD, VSS = EVSS = 0 V)

参数		符号	条件	MIN.	TYP.	MAX.	单位
检测电压	供电电压	V _{LVI0}		4.14	4.24	4.34	V
		V _{LVI1}		3.99	4.09	4.19	V
		V _{LVI2}		3.83	3.93	4.03	V
		V _{LVI3}		3.68	3.78	3.88	V
		V _{LVI4}		3.52	3.62	3.72	V
		V _{LVI5}		3.37	3.47	3.57	V
		V _{LVI6}		3.22	3.32	3.42	V
		V _{LVI7}		3.06	3.16	3.26	V
		V _{LVI8}		2.91	3.01	3.11	V
		V _{LVI9}		2.75	2.85	2.95	V
		V _{LVI10}		2.60	2.70	2.80	V
		V _{LVI11}		2.45	2.55	2.65	V
		V _{LVI12}		2.29	2.39	2.49	V
		V _{LVI13}		2.14	2.24	2.34	V
		V _{LVI14}		1.98	2.08	2.18	V
		V _{LVI15}		1.83	1.93	2.03	V
	外部输入引脚 ^{※1}	EXLVI	EXLVI < VDD, 1.8 V ≤ VDD ≤ 5.5 V	1.11	1.21	1.31	V
最小脉冲宽度		t _{LW}		200			μs
操作稳定等待时间 ^{※2}		t _{LWAIT}				10	μs

- 注
1. 使用 EXLVI/P120/INTP0 引脚。
 2. 从设置低电压检测寄存器(LVIM)的第 7 位(LVION)=1 到操作稳定所需的时间。

备注 V_{LVI(n-1)} > V_{LVI}n: n = 1~15

LVI 电路时序




注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

数据存储器在 STOP 模式下低供电电压时的数据保持特性 (Ta = -40~+85°C)

参数	符号	条件	MIN.	TYP.	MAX.	单位
数据保持供电电压	V _{DDDR}		1.44 [※]		5.5	V

注 该值根据 POC 检测电压而变化。当电压降低时，一直保持该数据直至 POC 复位有效，但当 POC 复位有效时数据不能保持。



注意事项 引脚的安装根据产品的不同而不同。参考本章开始的注意事项。

Flash 存储器编程特性

(TA = -40~+85°C, 2.7 V ≤ VDD = EVDD ≤ 5.5 V, AVREF ≤ VDD, VSS = EVSS = AVSS = 0 V)

●基本特性

参数		符号	条件		MIN.	TYP.	MAX.	单位
VDD 供电电流		I _{DD}	f _{XP} = 10 MHz (TYP.), 20 MHz (MAX.)			4.5	11.0	mA
擦除时间 ^{註1,2}	所有 block	T _{eraca}				20	200	ms
	block 单元	T _{erasa}				20	200	ms
写入时间 (8 位) ^{註1}		T _{wrwa}				10	100	μs
每片重写次数		C _{erwr}	擦除 1 次 + 擦除后写 1 次 = 1 次重写 ^{註3}	当使用 flash 存储器编程器时, 使用由 NEC Electronics 提供的库 ^{註4} 。	15 年	1000		次
				当使用由 NEC Electronics 提供的 EEPROM 仿真库 ^{註5} 时, 可重写的 ROM 容量为 4 KB	3 年	10000		次
				除上面以外的其他条件 ^{註6}	10 年	100		次


- 注
- 1. Flash 存储器的特性指当使用专用 Flash 存储器编程器 PG-FP4, 并在自编程中重写, 参见表 27-12 和 27-13。
 - 2. 不包括擦除前的预写时间和擦除验证时间 (写回时间)。
 - 3. 在出货后第一次对产品进行写操作时, “擦除 → 写” 和 “只写” 作为一次重写。
 - 4. 执行由 78K0/Kx2 Flash 存储器自编程用户手册 (文档编号.: U17516E) 指定的例子库。
 - 5. 执行由 78K0/Kx2 EEPROM 仿真应用笔记 (文档编号.: U17517E)指定的例子程序。
 - 6. 这些包括当使用由 78K0/Kx2 Flash 存储器自编程用户手册 (文档编号.: U17516E) 指定的例子库和由 78K0/Kx2 EEPROM 仿真应用笔记(文档编号.: U17517E) 指定的例子程序时。

- 备注
- 1. f_{XP}: 主系统时钟振荡频率
 - 2. 串行写入操作特性, 参阅 78K0/Kx2 Flash 存储器编程(编程器)操作说明书 (U17739E)


32.1 78K0/KB2

- μ PD78F0500AMC-CAB-AX, 78F0501AMC-CAB-AX, 78F0502AMC-CAB-AX, 78F0503AMC-CAB-AX, 78F0503DAMC-CAB-AX, 78F0500AMC(A)-CAB-AX, 78F0501AMC(A)-CAB-AX, 78F0502AMC(A)-CAB-AX, 78F0503AMC(A)-CAB-AX

30 引脚塑封 SSOP(7.62mm(300))



引脚端详图



(单位: mm)

项目	尺寸
A	9.70±0.10
B	0.30
C	0.65 (T.P.)
D	0.22 ^{+0.10} _{-0.05}
E	0.10±0.05
F	1.30±0.10
G	1.20
H	8.10±0.20
I	6.10±0.10
J	1.00±0.20
K	0.15 ^{+0.05} _{-0.01}
L	0.50
M	0.13
N	0.10
P	3° ^{+5°} _{-3°}
T	0.25(T.P.)
U	0.60±0.15
V	0.25 MAX.
W	0.15 MAX.

P30MC-65-CAB


注

该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.13mm(T.P.) 内

© NEC Electronics Corporation 2005

• μ PD78F0500AFC-AA3-A, 78F0501AFC-AA3-A, 78F0502AFC-AA3-A, 78F0503AFC-AA3-A, 78F0503DAFC-AA3-A


36 引脚塑封 FLGA(4X4)



32.2 78K0/KC2

- μ PD78F0511AMC-GAA-AX, 78F0512AMC-GAA-AX, 78F0513AMC-GAA-AX, 78F0513DAMC-GAA-AX

38 引脚塑封 SSOP(7.62mm(300))




注

该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.10mm (T.P.) 内


© NEC Electronics Corporation 2005

- μ PD78F0511AGB-GAF-AX, 78F0512AGB-GAF-AX, 78F0513AGB-GAF-AX, 78F0513DAGB-GAF-AX,
78F0511AGB(A)-GAF-AX, 78F0512AGB(A)-GAF-AX, 78F0513AGB(A)-GAF-AX

44 引脚塑封 LQFP(10X10)



引脚端详图



(单位:mm)

项目	尺寸
D	10.00±0.20□
E	10.00±0.20□
HD	12.00±0.20□
HE	12.00±0.20□
A	1.60 MAX.□
A1	0.10±0.05□
A2	1.40±0.05
A3	0.25
b	0.35 ^{+0.08} _{-0.04}
c	0.125 ^{+0.075} _{-0.025}
L	0.50
Lp	0.60±0.15
L1	1.00±0.20
θ	3° ^{+5°} _{-3°}
e	0.80
x	0.20□
y	0.10□
ZD	1.00□
ZE	1.00

P44GB-80-GAF


© NEC Electronics Corporation 2005

注


该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.20mm(T.P.) 内

- μ PD78F0511AGA-GAM-AX, 78F0512AGA-GAM-AX, 78F0513AGA-GAM-AX, 78F0514AGA-GAM-AX, 78F0515AGA-GAM-AX, 78F0515DAGA-GAM-AX, 78F0511AGA(A)-GAM-AX, 78F0512AGA(A)-GAM-AX, 78F0513AGA(A)-GAM-AX, 78F0514AGA(A)-GAM-AX, 78F0515AGA(A)-GAM-AX

48 引脚塑封 LQFP (密脚距) (7X7)



引脚端详图



(单位: mm)

项目	尺寸
D	7.00±0.20□
E	7.00±0.20□
HD	9.00±0.20□
HE	9.00±0.20□
A	1.60 MAX.□
A1	0.10±0.05□
A2	1.40±0.05
A3	0.25
b	0.20 ^{+0.07} _{-0.03}
c	0.125 ^{+0.075} _{-0.025}
L	0.50
Lp	0.60±0.15
L1	1.00±0.20
θ	3° ^{+5°} _{-3°}
e	0.50
x	0.08□
y	0.08□
ZD	0.75□
ZE	0.75

P48GA-50-GAM

注


该结构在最大使用材料情况下, 每条引脚的中心线位于其实际位置的 0.08mm 内

© NEC Electronics Corporation 2005

32.3 78K0/KD2

- μ PD78F0521AGB-GAG-AX, 78F0522AGB-GAG-AX, 78F0523AGB-GAG-AX, 78F0524AGB-GAG-AX, 78F0525AGB-GAG-AX, 78F0526AGB-GAG-AX, 78F0527AGB-GAG-AX, 78F0527DAGB-GAG-AX, 78F0521AGB(A)-GAG-AX, 78F0522AGB(A)-GAG-AX, 78F0523AGB(A)-GAG-AX, 78F0524AGB(A)-GAG-AX, 78F0525AGB(A)-GAG-AX, 78F0526AGB(A)-GAG-AX, 78F0527AGB(A)-GAG-AX

52 引脚塑封 LQFP(10X10)




注
该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.13mm 内

© NEC Electronics Corporation 2005

32.4 78K0/KE2

- μ PD78F0531AGB-GAH-AX, 78F0532AGB-GAH-AX, 78F0533AGB-GAH-AX, 78F0534AGB-GAH-AX, 78F0535AGB-GAH-AX, 78F0536AGB-GAH-AX, 78F0537AGB-GAH-AX, 78F0537DAGB-GAH-AX, 78F0531AGB(A)-GAH-AX, 78F0532AGB(A)-GAH-AX, 78F0533AGB(A)-GAH-AX, 78F0534AGB(A)-GAH-AX, 78F0535AGB(A)-GAH-AX, 78F0536AGB(A)-GAH-AX, 78F0537AGB(A)-GAH-AX

64 引脚塑封 LQFP (密脚距) (10X10)




注

该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.08mm 内

© NEC Electronics Corporation 2005

- μ PD78F0531AGC-GAL-AX, 78F0532AGC-GAL-AX, 78F0533AGC-GAL-AX, 78F0534AGC-GAL-AX, 78F0535AGC-GAL-AX, 78F0536AGC-GAL-AX, 78F0537AGC-GAL-AX, 78F0537DAGC-GAL-AX, 78F0531AGC(A)-GAL-AX, 78F0532AGC(A)-GAL-AX, 78F0533AGC(A)-GAL-AX, 78F0534AGC(A)-GAL-AX, 78F0535AGC(A)-GAL-AX, 78F0536AGC(A)-GAL-AX, 78F0537AGC(A)-GAL-AX

64-PIN PLASTIC LQFP (14x14)




注

该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的0.20mm内

© NEC Electronics Corporation 2005

- μ PD78F0531AGK-GAJ-AX, 78F0532AGK-GAJ-AX, 78F0533AGK-GAJ-AX, 78F0534AGK-GAJ-AX, 78F0535AGK-GAJ-AX, 78F0536AGK-GAJ-AX, 78F0537AGK-GAJ-AX, 78F0537DAGK-GAJ-AX, 78F0531AGK(A)-GAJ-AX, 78F0532AGK(A)-GAJ-AX, 78F0533AGK(A)-GAJ-AX, 78F0534AGK(A)-GAJ-AX, 78F0535AGK(A)-GAJ-AX, 78F0536AGK(A)-GAJ-AX, 78F0537AGK(A)-GAJ-AX

64 引脚塑封 LQFP(12X12)




注

该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.13mm 内

© NEC Electronics Corporation 2005

- μ PD78F0531AGA-HAB-AX, 78F0532AGA-HAB-AX, 78F0533AGA-HAB-AX, 78F0534AGA-HAB-AX, 78F0535AGA-HAB-AX, 78F0536AGA-HAB-AX, 78F0537AGA-HAB-AX, 78F0537DAGA-HAB-AX, 78F0531AGA(A)-HAB-AX, 78F0532AGA(A)-HAB-AX, 78F0533AGA(A)-HAB-AX, 78F0534AGA(A)-HAB-AX, 78F0535AGA(A)-HAB-AX, 78F0536AGA(A)-HAB-AX, 78F0537AGA(A)-HAB-AX

64 引脚塑封 TQFP (密脚距) (7X7)




注

该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.07mm 内

© NEC Electronics Corporation 2005

- μ PD78F0531AFC-AA1-A, 78F0532AFC-AA1-A, 78F0533AFC-AA1-A, 78F0534AFC-AA1-A, 78F0535AFC-AA1-A, 78F0536AFC-AA1-A, 78F0537AFC-AA1-A, 78F0537DAFC-AA1-A


64 引脚塑封 FLGA(5X5)



© 部分详端图

⑩ 部分详端图

© 部分详端图




(单位:mm)	
项目	尺寸
D	5.00±0.10
E	5.00±0.10
w	0.20
e	0.50
A	0.91±0.07
b	0.24±0.05
x	0.05
y	0.08
y1	0.20
ZD	0.75
ZE	0.75
P64FC-50-AA1-1	


32.5 78K0/KF2

- μ PD78F0544AGC-GAD-AX, 78F0545AGC-GAD-AX, 78F0546AGC-GAD-AX, 78F0547AGC-GAD-AX, 78F0547DAGC-GAD-AX, 78F0544AGC(A)-GAD-AX, 78F0545AGC(A)-GAD-AX, 78F0546AGC(A)-GAD-AX, 78F0547AGC(A)-GAD-AX

80 引脚塑封 LQFP(14X14)



引脚端详图




(单位:mm)

项目	尺寸
D	14.00±0.20□
E	14.00±0.20□
HD	17.20±0.20□
HE	17.20±0.20□
A	1.70 MAX.□
A1	0.125±0.075□
A2	1.40±0.05
A3	0.25
b	0.30 ^{+0.08} _{-0.04}
c	0.125 ^{+0.075} _{-0.025}
L	0.80
Lp	0.886±0.15
L1	1.60±0.20
θ	3° ^{+5°} _{-3°}
e	0.65
x	0.13□
y	0.10□
ZD	0.825□
ZE	0.825
P80GC-65-GAD	

注
该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.13mm 内

- μ PD78F0544AGK-GAK-AX, 78F0545AGK-GAK-AX, 78F0546AGK-GAK-AX, 78F0547AGK-GAK-AX,
78F0547DAGK-GAK-AX, 78F0544AGK(A)-GAK-AX, 78F0545AGK(A)-GAK-AX, 78F0546AGK(A)-GAK-AX,
78F0547AGK(A)-GAK-AX

80 引脚塑封 LQFP (密脚距) (12X12)



注

该结构在最大使用材料情况下，每条引脚的中心线位于其实际位置的 0.08mm 内

© NEC Electronics Corporation 2005

第三十三章 推荐焊接条件

此产品的焊接和装配推荐条件如下所示。

使用其他非推荐焊接方法和条件请与 NEC Electronics 销售代表联系。

技术信息参见如下网页。

半导体设备装配手册(<http://www.necel.com/pkg/en/mount/index.html>)

备注 因为正在开发中，78K0/KC2 的 38 引脚产品的焊接条件不完善。

表 33-1. 贴装焊接条件

焊接方式	焊接条件	推荐型号
红外线	最高温度: 260°C, 时间: 最多 60 秒 (220°C 或更高)。 次数: 小于等于 3 次, 暴露限制: 7 天 ^注 (之后在 125°C 预烘 20 ~ 72 小时)	IR60-207-3
局部加热	引脚温度:最高 350°C, 时间: 最多 3 秒(每行引脚)	—

注 干燥下打开后, 存储在低于 25°C 和 65% RH 下, 或减少存储时间。

注意事项 1. 不要一起使用不同的焊接方式(除局部加热外)。

2. **μPD78F05xxDA** 具有片上调试功能。因为不能保证大规模生产后的片内调试功能使用的可靠性, 减少 flash 存储器的写入次数, 不要将此产品用于大规模生产。NEC Electronics 不受理与此相关的投诉。

第三十四章 等待的注意事项

34.1 等待的注意事项

本产品有两种内部系统总线。

一种是 CPU 总线，另一种是连接低速外设的外设总线。

由于 CPU 总线时钟与外设总线时钟是异步进行的，因此如果对 CPU 的访问与对外设的访问冲突时，可能会有不期望的非法数据产生。

因此当访问可能会产生冲突的外设时，CPU 反复执行处理，直至出现正确数据。

这样，CPU 并不执行下一条指令，而是等待。如果出现这种情况，指令执行所需的时钟数会根据等待的时钟数而增加（如需了解等待时钟数的详细内容，参见表 34-1 和 34-2）。在进行实时操作时必须要注意这一点。

34.2 产生等待的外围硬件

当 CPU 访问时发出等待请求的寄存器和 CPU 等待时钟数如表 34-1 所示。表 34-2 列出了发出等待请求的 RAM 访问方式和 CPU 等待时钟数。

表 34-1. 产生等待的寄存器和 CPU 等待时钟数

外围硬件	寄存器	访问	等待时钟的数目
串行接口 UART0	ASIS0	读	1 个时钟 (恒定)
串行接口 UART6	ASIS6	读	1 个时钟 (恒定)
串行接口 IIC0	IICS0	读	1 个时钟 (恒定)
A/D 转换器	ADM	写	1~5 个时钟 (当选择 $f_{AD} = f_{PRS}/2$ 时)
	ADS	写	1~7 个时钟 (当选择 $f_{AD} = f_{PRS}/3$ 时)
	ADPC	写	1~9 个时钟 (当选择 $f_{AD} = f_{PRS}/4$ 时)
	ADCR	读	2~13 个时钟 (当选择 $f_{AD} = f_{PRS}/6$ 时) 2~17 个时钟 (当选择 $f_{AD} = f_{PRS}/8$ 时) 2~25 个时钟 (当选择 $f_{AD} = f_{PRS}/12$ 时)
上述时钟个数是指在选择相同的源时钟作为 f_{CPU} 和 f_{PRS} 时的值。可以根据以下表达式和条件计算等待时钟的个数。 <计算等待时钟数> - 等待时钟的数目 = $\frac{2 f_{CPU}}{f_{AD}} + 1$ * 如果等待时钟的个数 ≤ 0.5 则将小数点以后的部分舍去，而如果等待时钟的个数 > 0.5，则进行四舍五入 f_{AD}: A/D 转换时钟频率 ($f_{PRS}/2 \sim f_{PRS}/12$) f_{CPU}: CPU 时钟频率 f_{PRS}: 外围硬件时钟频率 f_{XP}: 主系统时钟频率 <等待时钟的最大/最小个数所需的条件> - 最大个数: CPU 的最高速度 (f_{XP})，A/D 转换时钟的最低速度 ($f_{PRS}/12$) - 最小个数: CPU 的最低速度 ($f_{SUB}/2$)，A/D 转换时钟的最高速度 ($f_{PRS}/2$)			

注意事项 当外围硬件时钟(f_{PRS})停止时，不要使用产生等待请求的方式访问上述寄存器。

备注 时钟为 CPU 时钟 (f_{CPU})。

表 34-2. 产生等待的 RAM 访问方式和 CPU 等待时钟数(仅限于 78K0/KF2)

区域	访问	等待时钟的个数
缓冲 RAM	写	1~81 个时钟 ^注
<计算等待时钟数> • 最大等待时钟数 = $\frac{5 f_{CPU}}{f_w} + 1$ * 如果等待时钟的个数乘以(1/f_{CPU})后≤ t_{CPU}L 则将小数点以后的部分舍去，而如果> t_{CPU}L，则进行四舍五入。 f_w: 由 CSIS0 寄存器的 CKS00 位选择的基本时钟频率(CKS00 = 0: f_{PRS}, CKS00 = 1: f_{PRS}/2) f_{CPU}: CPU 时钟频率 t_{CPU}L: CPU 时钟低电平宽度 f_{PRS}: 外围硬件时钟频率		

注 如果 5 个或 5 个以上 CSIA0 操作时钟被插入到从 CSIA0 到缓冲 RAM 的写时序和从 CPU 到缓冲 RAM 的写时序，则不会产生等待时钟。

附录 A 开发工具

以下开发工具在采用 78K0/Kx2 微控制器的系统开发中使用。

图 A-1 显示了开发工具的组成。

- **支持 PC98-NX 系列**

除非特别说明，IBM PC/AT™ 兼容机支持的产品与 PC98-NX 系列计算机是兼容的。当使用 PC98-NX 系列计算机时，参阅 IBM PC/AT 兼容机的使用说明。


- **Windows™**

除非特别说明，“Windows”是指以下几种操作系统。

- Windows 98
- Windows NT™
- Windows 2000
- Windows XP

图 A-1. 开发工具的组成 (1/3)


(1) 当使用在线仿真器 QB-78K0KX2 时



- 注
1. 从开发工具下载地址(<http://www.necel.com/micro/ods/eng/index.html>)下载 78K0/Kx2 微控制器 (DF780547) 的设备文件。
 2. 软件包中不包括 C 库源文件。
 3. 汇编编译器中包括项目管理器 PM+ 。
PM+仅用于 Windows。
 4. QB-78K0KX2 还提供集成调试器 ID78K0-QB, USB 接口电缆, 电源, 片上调试仿真器 QB-MINI2, 连接电缆(10 引脚和 16 引脚电缆), 和 78K0-OCD 板。其它产品均独立销售。
当使用 QB-MINI2 时从开发工具下载地址(<http://www.necel.com/micro/ods/eng/index.html>)下载操作 QB-MINI2 的软件。

图 A-1. 开发工具的组成(2/3)


(2) 当使用片上调试仿真器 QB-78K0MINI 时



- 注
1. 从开发工具下载地址 (<http://www.necel.com/micro/ods/eng/index.html>) 下载 78K0/Kx2 微控制器 (DF780547) 的设备文件。
 2. 软件包中不包括 C 库源文件。
 3. 汇编编译器中包括项目管理器 PM+。
 4. 片上调试仿真器 QB-78K0MINI 还提供集成调试器 ID78K0-QB, USB 接口电缆, 和连接电缆。其它产品均独立销售。

图 A-1. 开发工具的组成(3/3)

(3) 当使用具有编程功能的片上调试仿真器 QB-MINI2 时



- 注
1. 从开发工具下载地址(<http://www.necel.com/micro/ods/eng/index.html>)下载 78K0/Kx2 微控制器的设备文件(DF780547)和集成调试器的设备文件。
 2. 软件包中不包括 C 库源文件。
 3. 汇编编译器中包括项目管理器 PM+ 。
PM+仅用于 Windows。
 4. 片上调试仿真器 QB-MINI2 还提供 USB 接口电缆, 连接电缆 (10 引脚电缆和 16 引脚电缆), 和 78K0-OCD 板 。 其它产品均独立销售。另外, 从开发工具下载地址 (<http://www.necel.com/micro/ods/eng/index.html>)下载操作 QB-MINI2 的软件。

A.1 软件包

SP78K0 78K0 微控制器软件包	开发工具（软件）适用于 78K0 微控制器系列。
	产品编号: μ SxxxxSP78K0

备注 产品编号中的xxxx随主机和使用的 OS 而变化。

μ SxxxxSP78K0

xxxx	主机	OS	存储介质
AB17	PC-9800 系列,	Windows (日文版本)	CD-ROM
BB17	IBM PC/AT 兼容机	Windows (英文版本)	

A.2 语言处理软件

RA78K0 汇编编译器	该汇编编译器将助记符编写的程序转换为微处理器可执行的目标代码。 该汇编编译器可以自动建立符号表和对转移指令进行优化。 该汇编编译器应当和设备文件(DF780547)一起使用。 < PC 环境中使用 RA78K0 的注意事项> 该汇编编译器是基于 DOS 应用的。它也可以在 Windows 环境下使用,但必须在 Windows 环境下使用项目管理器(包含在汇编编译器软件包中)。 产品编号: μSxxxxRA78K0
CC78K0 C 编译器	该编译器将 C 程序转换成微控制器可执行的目标代码。 该编译器应当和汇编程序、设备文件结合使用。 < PC 环境中使用 CC78K0 的注意事项> C 编译器是基于 DOS 应用的。它也可以在 Windows 环境下使用,但必须在 Windows 环境下使用项目管理器(包含在汇编编译器软件包中)。 产品编号: μSxxxxCC78K0
DF780547 ^{註1} 设备文件	该文件包含设备特有的信息。 该设备文件应当结合工具(RA78K0, CC78K0, 用于 SM+ 的 78K0/Kx2, 和 ID78K0-QB)一起使用。 相应的 OS 和主机随使用工具而变化。 产品编号: μSxxxxDF780547
CC78K0-L ^{註2} C 库源文件	这是一个函数的源文件,用来配置 C 编译器中的目标库。 该文件需要和用户使用规范说明中的目标库(包含在 C 编译器中)相匹配。 产品编号: μSxxxxCC78K0-L

- 注
1. DF780547 可以与 RA78K0, CC78K0, 用于 SM+ 的 78K0/Kx2, 和 ID78K0-QB 一起使用。从开发工具下载网站(<http://www.necel.com/micro/ods/eng/index.html>)下载 DF780547。
 2. CC78K0-L 不包括在软件包 (SP78K0) 中。

备注 产品编号中的xxxx随主机和使用的 OS 而变化。

μSxxxxRA78K0
μSxxxxCC78K0
μSxxxxCC78K0-L

xxxx	主机	OS	存储介质
AB17	PC-9800 系列, IBM PC/AT 兼容机	Windows (日文版本)	CD-ROM
BB17		Windows (英文版本)	
3P17	HP9000 系列 700™	HP-UX™ (Rel. 10.10)	
3K17	SPARCstation™	SunOS™ (Rel. 4.1.4) Solaris™ (Rel. 2.5.1)	

μSxxxxDF780547

xxxx	主机	OS	存储介质
AB13	PC-9800 系列, IBM PC/AT 兼容机	Windows (日文版本)	3.5 英寸 2HD FD
BB13		Windows (英文版本)	

A.3 控制软件

PM+ 项目管理器	这是一个控制软件，可使用户在 Windows 环境下有效地进行软件开发。用户程序开发中进行的任何操作，如启动编辑器、构造程序和启动调试器，都可以由项目管理器执行。 <注意事项> 项目管理器包含在汇编编译器软件包 (RA78K0) 中。 仅在 Windows 中使用。

A.4 Flash 存储器编程工具

A.4.1 当使用 flash 存储器编程器 FG-FP5, FL-PR5, FG-FP4, FL-PR4, PG-FPL3, 和 FP-LITE3 时

FG-FP5, FL-PR5, PG-FP4, FL-PR4 Flash 存储器编程器	Flash 存储器编程器，专用于内置 flash 存储器的微控制器。
PG-FPL3 ^{注1} , FP-LITE3 简单 flash 存储器编程器	简单 flash 存储器编程器，专用于内置 flash 存储器的微控制器。
FA-xxxx ^{注2} Flash 存储器编程适配器	Flash 存储器编程适配器用于连接到 flash 存储器编程器以便使用。

- 注
1. 逐步淘汰
 2. Flash 存储器编程适配器的产品型号和目标设备的封装的描述如下。

封装		Flash 存储器编程适配器
78K0/KB2	30 引脚塑封 SSOP (MC-5A4 和 MC-CAB 类型)	FA-30MC-5A4-A, FA-78F0503MC-5A4-MX
	36 引脚塑封 FLGA (FC-AA3 类型)	FA-78F0503FC-AA3-MX
78K0/KC2	38 引脚塑封 SSOP (MC-GAA 类型)	开发中
	48 引脚塑封 LQFP (GA-GAM 类型)	FA-78F0515GA-8EU-MX
	44 引脚塑封 LQFP (GB-GAF 类型)	FA-78F0513GB-UES-MX, FA-44GB-8ES-A
78K0/KD2	52 引脚塑封 LQFP (GB-GAG 类型)	FA-52GB-8ET-A, FA-78F0527GB-UET-MX
78K0/KE2	64 引脚塑封 LQFP (GB-GAH 类型)	FA-64GB-8EU-A, FA-78F0537GB-UEU-MX
	64 引脚塑封 LQFP (GC-GAL 类型)	FA-64GC-8BS-A, FA-78F0537GC-UBS-MX
	64 引脚塑封 LQFP (GK-GAJ 类型)	FA-64GK-9ET-A, FA-78F0537GK-UET-MX
	64 引脚塑封 TQFP (GA-9EV 类型)	FA-78F0537GA-8EV-MX
	64 引脚塑封 FLGA (FC-AA1 类型)	FA-78F0537FC-AA1-MX
78K0/KF2	80 引脚塑封 LQFP (GC-GAD 类型)	FA-80GC-8BT-A, FA-78F0547GC-UBT-MX
	80 引脚塑封 LQFP (GK-GAK 类型)	FA-80GK-9EU-A, FA-78F0547GK-8EU-MX

- 备注
1. FL-PR5, FL-PR4, FP-LITE3, 和 FA-xxxx 是 Naito Densei Machida Mfg. Co., Ltd 的产品。
TEL: +81-42-750-4172 Naito Densei Machida Mfg. Co., Ltd.
 2. 使用 flash 存储器编程适配器的最新版本。

A.4.2 当使用具有编程功能的片上调试仿真器 QB-MINI2 时

具有编程功能的片上调试仿真器 QB-MINI2	这是具有片上 flash 存储器的微控制器专用的 flash 存储器编程器。也可以当作片上调试仿真器使用, 在开发 78K0/Kx2 应用系统的时候, 用于调试硬件和软件。当用作 Flash 存储器编程器的时候, 应当和连接电缆(16 引脚接口)一起使用, USB 接口电缆用于连接到主机。
目标连接器规范说明	16 引脚通用连接器(2.54 mm 脚距)

- 备注**
1. QB-MINI2 还提供 USB 接口电缆和连接电缆 (10 引脚电缆和 16 引脚电缆), 和 78K0-OCD 板。连接电缆(10 引脚电缆)和 78K0-OCD 板只用于使用片上调试功能时。
 2. 从开发工具下载网站 (<http://www.necel.com/micro/ods/eng/index.html>) 下载软件操作 QB-MINI2。

A.5 调试工具 (硬件)

A.5.1 当使用在线仿真器 QB-78K0KX2 时

QB-78K0KX2 在线仿真器	在使用 78K0/Kx2 开发应用系统时, 在线仿真器用于调试硬件和软件。它支持集成调试器(ID78K0-QB)。该仿真器应当与电源、仿真头及用于连接仿真器和主机的 USB 电缆结合使用。
QB-144-CA-01 引脚检测适配器	该适配器用于示波器等波形检测等。
QB-80-EP-01T 仿真探头	这是一种可以灵活使用的仿真探头, 用于连接在线仿真器和目标系统。
QB-xxxx-EA-xxx ^注 交换适配器	该交换适配器用于实现从在线仿真器到目标连接器的引脚转换。
QB-xxxx-YS-xxx ^注 空间适配器	该适配器用于调整目标系统和在线仿真器之间的高度。
QB-xxxx-YQ-xxx ^注 YQ 连接器	该连接器用于连接目标连接器和交换适配器。
QB-xxxx-HQ-xxx ^注 安装适配器	该适配器用于安装目标设备(通过插座安装到目标设备上)。
QB-xxxx-NQ-xxx ^注 , 目标连接器	该连接器用于将在线仿真器安装到目标系统上。

(注和备注列在下一页或者后面。)

注 交换适配器, 空间适配器, YQ 连接器, 安装适配器, 和目标连接器的产品型号与目标设备的封装描述如下。

	封装	交换适配器	空间适配器	YQ 连接器	安装适配器	目标连接器
78K0/KB2	30 引脚塑封 SSOP (MC-5A4 和 MC-CAB 类型)	QB-30MC- EA-02T	QB-30MC- YS-01T	QB-30MC- YQ-01T	QB-30MC- HQ-01T	QB-30MC- NQ-01T
	36 引脚塑封 FLGA (FC-AA3 类型)	QB-36FC- EA-01T	无	无	无	QB-36FC- NQ-01T
78K0/KC2	38 引脚塑封 SSOP (MC-GAA 类型)	QB-38MC- EA-01T [※]	QB-38MC- YQ-01T [※]	QB-38MC- YQ-01T [※]	QB-38MC- HQ-01T [※]	QB-38MC- NQ-01T [※]
	44 引脚塑封 LQFP (GB-GAF 类型)	QB-44GB- EA-03T	QB-44GB- YS-01T	QB-44GB- YQ-01T	QB-44GB- HQ-01T	QB-44GB- NQ-01T
	48 引脚塑封 LQFP (GA-GAM 类型)	QB-48GA- EA-02T	QB-48GA- YS-01T	QB-48GA- YQ-01T	QB-48GA- HQ-01T	QB-48GA- NQ-01T
78K0/KD2	52 引脚塑封 LQFP (GB-GAG 类型)	QB-52GB- EA-02T	QB-52GB- YS-01T	QB-52GB- YQ-01T	QB-52GB- HQ-01T	QB-52GB- NQ-01T
78K0/KE2	64 引脚塑封 LQFP (GB-GAH 类型)	QB-64GB- EA-04T	QB-64GB- YS-01T	QB-64GB- YQ-01T	QB-64GB- HQ-01T	QB-64GB- NQ-01T
	64 引脚塑封 LQFP (GC-GAL 类型)	QB-64GC- EA-03T	QB-64GC- YS-01T	QB-64GC- YQ-01T	QB-64GC- HQ-01T	QB-64GC- NQ-01T
	64 引脚塑封 LQFP (GK-GAJ 类型)	QB-64GK- EA-04T	QB-64GK- YS-01T	QB-64GK- YQ-01T	QB-64GK- HQ-01T	QB-64GK- NQ-01T
	64 引脚塑封 TQFP (GA-9EV 类型)	QB-64GA- EA-01T	QB-64GA- YS-01T	QB-64GA- YQ-01T	QB-64GA- HQ-01T	QB-64GA- NQ-01T
	64 引脚塑封 FLGA (FC-AA1 类型)	QB-64FC- EA-01T	无	无	无	QB-64FC- NQ-01T
78K0/KF2	80 引脚塑封 LQFP (GC-GAD 类型)	QB-80GC- EA-01T	QB-80GC- YS-01T	QB-80GC- YQ-01T	QB-80GC- HQ-01T	QB-80GC- NQ-01T
	80 引脚塑封 LQFP (GK-GAK 类型)	QB-80GK- EA-01T	QB-80GK- YS-01T	QB-80GK- YQ-01T	QB-80GK- HQ-01T	QB-80GK- NQ-01T

注 开发中

- 备注** 1. QB-78K0KX2 还提供集成调试器 ID78K0-QB, USB 接口电缆, 电源, 片上调试仿真器 QB-MINI2, 连接电缆 (10 引脚和 16 引脚电缆), 和 78K0-OCD 板。
- 当使用 QB-MINI2 时, 从开发工具下载网站 (<http://www.necel.com/micro/ods/eng/index.html>) 下载软件操作 QB-MINI2。
2. QB-78K0KX2 的封装内容根据产品型号不同而不同, 如下所示。

封装内容 产品编号	在线仿真器	仿真探头	交换适配器	YQ 连接器	目标连接器
QB-78K0KX2-ZZZ	QB-78K0KX2	无			
QB-78K0KX2-T30MC		QB-80-EP-01T	QB-30MC-EA-02T	QB-30MC-YQ-01T	QB-30MC-NQ-01T
QB-78K0KX2-T36FC			QB-36FC-EA-01T	无	QB-36FC-NQ-01T
QB-78K0KX2-T38MC ^注			QB-38MC-EA-01T ^注	QB-38MC-YQ-01T ^注	QB-38MC-NQ-01T ^注
QB-78K0KX2-T44GB			QB-44GB-EA-03T	QB-44GB-YQ-01T	QB-44GB-NQ-01T
QB-78K0KX2-T48GA			QB-48GA-EA-02T	QB-48GA-YQ-01T	QB-48GA-NQ-01T
QB-78K0KX2-T52GB			QB-52GB-EA-02T	QB-52GB-YQ-01T	QB-52GB-NQ-01T
QB-78K0KX2-T64GB			QB-64GB-EA-04T	QB-64GB-YQ-01T	QB-64GB-NQ-01T
QB-78K0KX2-T64GC			QB-64GC-EA-03T	QB-64GC-YQ-01T	QB-64GC-NQ-01T
QB-78K0KX2-T64GK			QB-64GK-EA-04T	QB-64GK-YQ-01T	QB-64GK-NQ-01T
QB-78K0KX2-T64GA			QB-64GA-EA-01T	QB-64GA-YQ-01T	QB-64GA-NQ-01T
QB-78K0KX2-T64FC			QB-64FC-EA-01T	无	QB-64FC-NQ-01T
QB-78K0KX2-T80GC			QB-80GC-EA-01T	QB-80GC-YQ-01T	QB-80GC-NQ-01T
QB-78K0KX2-T80GK			QB-80GK-EA-01T	QB-80GK-YQ-01T	QB-80GK-NQ-01T

注 开发中

A.5.2 当使用片上调试仿真器 QB-78K0MINI 时

QB-78K0MINI 片上调试仿真器	在使用 78K0/Kx2 开发应用系统时, 片上调试仿真器用于调试硬件和软件。它支持集成调试器 (ID78K0-QB)。该仿真器使用一条连接电缆和一条用于连接主机的 USB 接口电缆。
目标连接器规范说明	10 引脚通用连接器(2.54 mm 脚距)

备注 QB-78K0MINI 还提供 USB 接口电缆, 连接电缆, 和集成调试器 ID78K0-QB。

A.5.3 当使用具有编程功能的片上调试仿真器 QB-MINI2 时

QB-MINI2 具有编程功能的片上调试仿真器	这是一个在开发 78K0/Kx2 应用系统的时候，用于调试硬件和软件的片上调试仿真器。也可专门当作具有片上 Flash 存储器的芯片的 Flash 存储器编程器使用。当作为片上调试仿真器使用的时候，应当和连接电缆 (10 引脚接口或者 16 引脚接口) 一起使用，USB 接口电缆用于连接主机和 78K0-OCD 线路板。
目标连接器规范说明	10 引脚通用连接器(2.54 mm 脚距)或 16 引脚通用连接器(2.54 mm 脚距)

- 备注
- 1. QB-MINI2 还提供 USB 接口电缆和连接电缆 (10 引脚电缆和 16 引脚电缆)，和 78K0-OCD 板。连接电缆(10 引脚电缆)和 78K0-OCD 板只用于使用片上调试功能时。
 - 2. 从开发工具下载网站 (<http://www.necel.com/micro/ods/eng/index.html>) 下载软件操作 QB-MINI2。

A.6 调试工具 (软件)

用于 78K0/Kx2 的 SM+ 系统模拟器	用于 78K0/KX2 的 SM+是基于 Windows 的软件。 在主机上模拟目标系统操作时，该仿真器用来执行 C 源程序或汇编程序级的调试操作。 使用 78K0/KX2 的 SM+可在不依赖硬件开发的基础上进行应用逻辑测试和性能测试，从而提供了较高的开发效率和软件质量。 78K0/KX2 的 SM+应当结合设备文件(DF780547) (独立销售)使用。 产品编号: μ SxxxSM780547-B
ID78K0-QB 集成调试器	该调试器支持 78K0 系列的在线仿真器。ID78K0-QB 是基于 Windows 的软件。 它改善了 C 兼容的调试功能，并使用集成窗口功能 (结合源程序、分开显示和跟踪结果的存储区显示) 来显示源程序的跟踪结果。该调试器应当结合设备文件 (DF780547) 一起使用。 产品编号: μ SxxxID78K0-QB

备注 产品编号中的xxx随主机和使用的 OS 而变化。

μ SxxxSM780547-B


μ SxxxID78K0-QB

xxx	主机	OS	存储介质
AB17	PC-9800 系列，	Windows (日文版本)	CD-ROM
BB17	IBM PC/AT 兼容机	Windows (英文版本)	

附录 B 目标系统设计的注释

本节显示了在使用 QB-78K0KX2 时，目标系统中禁止安装组件的区域和安装组件受严格限制的区域。

图 B-1. 对于 30 引脚 MC 封装




□: 交换适配器区域: 可以安装最高达 17.45 mm 的组件^注

■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件^注


注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-2. 对于 36 引脚 FC 封装




- : 交换适配器区域: 可以安装最高达 2.45 mm 的组件
- : 仿针探头部分: 可以安装最高达 4.5 mm 的组件

图 B-3. 对于 44 引脚 GB 封装



- : 交换适配器区域: 可以安装最高达 17.45 mm 的组件^注
- : 仿真器探头区域: 可以安装最高达 24.45 mm 的组件^注
- 注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-4. 对于 48 引脚 GA 封装




□: 交换适配器区域: 可以安装最高达 17.45 mm 的组件^注

■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件^注

注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-5. 对于 52 引脚 GB 封装




□: 交换适配器区域: 可以安装最高达 17.45 mm 的组件^注

■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件^注


注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-6. 对于 64 引脚 FC 封装



- : 交换适配器区域(连接器部分): 可以安装最高达 2.45 mm 的组件
 ■: 交换适配器区域(探头部分): 可以安装最高达 4.5 mm 的组件


图 B-7. 对于 64 引脚 GA 封装



- : 交换适配器区域: 可以安装最高达 17.45 mm 的组件[※]
 ■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件[※]

注 使用空间适配器可以调整高度(每个增加 2.4 mm)

图 B-8. 对于 64 引脚 GB 封装




□: 交换适配器区域: 可以安装最高达 17.45 mm 的组件^注

■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件^注

注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-9. 对于 64 引脚 GC 封装




□: 交换适配器区域: 可以安装最高达 17.45 mm 的组件^注

■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件^注


注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-10. 对于 64 引脚 GK 封装




- : 交换适配器区域: 可以安装最高达 17.45 mm 的组件[※]
 ■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件[※]
 注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-11. 对于 80 引脚 GC 封装



- : 交换适配器区域: 可以安装最高达 17.45 mm 的组件[※]
 ■: 仿真器探头区域: 可以安装最高达 24.45 mm 的组件[※]
 注 使用空间适配器可以调整高度 (每个增加 2.4 mm)

图 B-12. 对于 80 引脚 GK 封装



- : 交换适配器区域: 可以安装最高达 17.45 mm 的组件^注
- : 仿真器探头区域: 可以安装最高达 24.45 mm 的组件^注
- 注 使用空间适配器可以调整高度(每个增加 2.4 mm)

附录 C 寄存器索引

C.1 寄存器索引 (按照寄存器名称的字母顺序)

[A]

A/D 转换器模式寄存器(ADM)	400
A/D 端口配置寄存器(ADPC)	209, 406
模拟输入通道选择寄存器(ADS)	405
异步串行接口控制寄存器 6 (ASICL6)	453
异步串行接口 操作模式寄存器 0 (ASIM0)	423
异步串行接口 操作模式寄存器 6 (ASIM6)	447
异步串行接口接收错误状态寄存器 0 (ASIS0)	425
异步串行接口接收错误状态寄存器 6 (ASIS6)	449
异步串行接口发送状态寄存器 6 (ASIF6)	450
自动数据发送地址计数寄存器 0 (ADTC0)	510
自动数据发送地址指针选择寄存器 0 (ADTP0)	508
自动数据发送间隔指定寄存器 0 (ADTI0)	509

[B]

波特率发生器控制寄存器 0 (BRGC0)	426
波特率发生器控制寄存器 6 (BRGC6)	452

[C]

捕捉/比较控制寄存器 00 (CRC00)	269
捕捉/比较控制寄存器 01 (CRC01)	269
时钟操作模式选择寄存器(OSCCTL)	219
时钟输出选择寄存器(CKS)	392
时钟选择寄存器 6 (CKSR6)	450

[D]

除数选择寄存器 0 (BRGCA0)	507

[E]

8 位 A/D 转换结果寄存器(ADCRH)	404
8 位定时器比较寄存器 50 (CR50)	336
8 位定时器比较寄存器 51 (CR51)	336
8 位定时器计数器 50 (TM50)	336
8 位定时器计数器 51 (TM51)	336
8 位定时器 H 载波控制寄存器 1 (TMCYC1)	360
8 位定时器 H 比较寄存器 00 (CMP00)	355
8 位定时器 H 比较寄存器 01 (CMP01)	355
8 位定时器 H 比较寄存器 10 (CMP10)	355
8 位定时器 H 比较寄存器 11 (CMP11)	355
8 位定时器 H 模式寄存器 0 (TMHMD0)	356
8 位定时器 H 模式寄存器 1 (TMHMD1)	356
8 位定时器模式控制寄存器 50 (TMC50)	340
8 位定时器模式控制寄存器 51 (TMC51)	340

外部中断 下降沿允许寄存器(EGN)	639
外部中断上升沿 允许寄存器(EGP)	639

[I]

IIC 时钟选择寄存器 0 (IICCL0).....	552
IIC 控制寄存器 0 (IICC0)	543
IIC 标志寄存器 0 (IICF0).....	550
IIC 功能扩展寄存器 0 (IICX0).....	553
IIC 移位寄存器 0 (IIC0).....	540
IIC 状态寄存器 0 (IICS0)	548
输入切换控制寄存器 (ISC).....	455
内部扩展 RAM 容量切换寄存器(IXS).....	709
内部存储器容量切换寄存器(IMS)	708
内部振荡模式寄存器(RCM)	225
中断屏蔽标志寄存器 0H (MK0H)	630
中断屏蔽标志寄存器 0L (MK0L).....	630
中断屏蔽标志寄存器 1H (MK1H)	630
中断屏蔽标志寄存器 1L (MK1L).....	630
中断请求标志寄存器 0H (IF0H)	624
中断请求标志寄存器 0L (IF0L)	624
中断请求标志寄存器 1H (IF1H)	624
中断请求标志寄存器 1L (IF1L)	624

[K]

按键返回模式寄存器(KRM).....	652

[L]

低电压检测电平选择寄存器(LVIS)	688
低电压检测寄存器(LVIM)	686

[M]

主时钟模式寄存器(MCM)	227
主 OSC 控制寄存器 (MOC)	226
存储器 bank 选择寄存器(BANK).....	141
乘法/除法数据寄存器 A0 (MDA0H, MDA0L).....	610
乘法/除法数据寄存器 B0 (MDB0)	611
乘法器/除法器控制寄存器 0 (DMUC0).....	612

[O]

振荡稳定时间计数器状态寄存器(OSTC).....	228, 654
振荡稳定时间选择寄存器(OSTS).....	229, 655

[P]

端口模式寄存器 0 (PM0)	195, 277, 485
端口模式寄存器 1 (PM1)	195, 342, 361, 427, 455, 485
端口模式寄存器 2 (PM2)	195, 407
端口模式寄存器 3 (PM3)	195, 342
端口模式寄存器 4 (PM4)	195
端口模式寄存器 5 (PM5)	195

端口模式寄存器 6 (PM6)	195, 555
端口模式寄存器 7 (PM7)	195
端口模式寄存器 12 (PM12)	195, 689
端口模式寄存器 14 (PM14)	195, 395, 510
端口寄存器 0 (P0)	200
端口寄存器 1 (P1)	200
端口寄存器 2 (P2)	200
端口寄存器 3 (P3)	200
端口寄存器 4 (P4)	200
端口寄存器 5 (P5)	200
端口寄存器 6 (P6)	200
端口寄存器 7 (P7)	200
端口寄存器 12 (P12)	200
端口寄存器 13 (P13)	200
端口寄存器 14 (P14)	200
预分频模式寄存器 00 (PRM00)	274
预分频模式寄存器 01 (PRM01)	274
优先级指定标志寄存器 0H (PR0H)	635
优先级指定标志寄存器 0L (PR0L)	635
优先级指定标志寄存器 1H (PR1H)	635
优先级指定标志寄存器 1L (PR1L)	635
处理器时钟控制寄存器 (PCC)	222
上拉电阻选项寄存器 0 (PU0)	205
上拉电阻选项寄存器 1 (PU1)	205
上拉电阻选项寄存器 3 (PU3)	205
上拉电阻选项寄存器 4 (PU4)	205
上拉电阻选项寄存器 5 (PU5)	205
上拉电阻选项寄存器 6 (PU6)	205
上拉电阻选项寄存器 7 (PU7)	205
上拉电阻选项寄存器 12 (PU12)	205
上拉电阻选项寄存器 14 (PU14)	205
[R]	
接收缓冲寄存器 0 (RXB0)	422
接收缓冲寄存器 6 (RXB6)	446
接收移位寄存器 0 (RXS0)	422
接收移位寄存器 6 (RXS6)	446
余数数据寄存器 0 (SDR0)	610
复位控制标志寄存器 (RESF)	678
[S]	
串行时钟选择寄存器 10 (CSIC10)	482
串行时钟选择寄存器 11 (CSIC11)	482
串行 I/O 移位寄存器 0 (SIOA0)	502
串行 I/O 移位寄存器 10 (SIO10)	479
串行 I/O 移位寄存器 11 (SIO11)	479

串行操作模式寄存器 10 (CSIM10).....	480
串行操作模式寄存器 11 (CSIM11).....	480
串行操作模式选择寄存器 0 (CSIMA0)	502
串行状态寄存器 0 (CSIS0)	504
串行触发寄存器 0 (CSIT0).....	506
从地址寄存器 0 (SVA0)	540
16 位定时器捕捉/比较寄存器 000 (CR000).....	262
16 位定时器捕捉/比较寄存器 001 (CR001).....	262
16 位定时器捕捉/比较寄存器 010 (CR010).....	262
16 位定时器捕捉/比较寄存器 011 (CR011).....	262
16 位定时器计数器 00 (TM00).....	261
16 位定时器计数器 01 (TM01).....	261
16 位定时器模式控制寄存器 00 (TMC00)	266
16 位定时器模式控制寄存器 01 (TMC01).....	266
16 位定时器输出控制寄存器 00 (TOC00).....	271
16 位定时器输出控制寄存器 01 (TOC01).....	271
[T]	
定时器时钟选择寄存器 50 (TCL50)	337
定时器时钟选择寄存器 51 (TCL51)	337
10 位 A/D 转换结果寄存器(ADCR)	403
发送缓冲寄存器 6 (TXB6).....	446
发送缓冲寄存器 10 (SOTB10).....	479
发送缓冲寄存器 11 (SOTB11).....	479
发送移位寄存器 0 (TXS0).....	422
发送移位寄存器 6 (TXS6).....	446
[W]	
钟表定时器操作模式寄存器(WTM)	380
看门狗定时器允许寄存器(WDTE)	386

C.2 寄存器索引 (按照寄存器符号的字母顺序)

[A]

ADCR:	10 位 A/D 转换结果寄存器	403
ADCRH:	8 位 A/D 转换结果寄存器	404
ADM:	A/D 转换器模式寄存器	400
ADPC:	A/D 端口配置寄存器	209, 406
ADS:	模拟输入通道选择寄存器	405
ADTC0:	自动数据发送地址计数寄存器 0	510
ADTI0:	自动数据发送间隔指定寄存器 0	509
ADTP0:	自动数据发送地址指针选择寄存器 0	508
ASICL6:	异步串行接口控制寄存器 6	453
ASIF6:	异步串行接口发送状态寄存器 6	450
ASIM0:	异步串行接口 操作模式寄存器 0	423
ASIM6:	异步串行接口 操作模式寄存器 6	447
ASIS0:	异步串行接口接收错误状态寄存器 0	425
ASIS6:	异步串行接口接收错误状态寄存器 6	449

[B]

BANK:	存储器 bank 选择寄存器	141
BRGC0:	波特率发生器控制寄存器 0	426
BRGC6:	波特率发生器控制寄存器 6	452
BRGCA0:	除数选择寄存器 0	507

[C]

CKS:	时钟输出选择寄存器	392
CKSR6:	时钟选择寄存器 6	450
CMP00:	8 位定时器 H 比较寄存器 00	355
CMP01:	8 位定时器 H 比较寄存器 01	355
CMP10:	8 位定时器 H 比较寄存器 10	355
CMP11:	8 位定时器 H 比较寄存器 11	355
CR000:	16 位定时器捕捉/比较寄存器 000	262
CR001:	16 位定时器捕捉/比较寄存器 001	262
CR010:	16 位定时器捕捉/比较寄存器 010	262
CR011:	16 位定时器捕捉/比较寄存器 011	262
CR50:	8 位定时器比较寄存器 50	336
CR51:	8 位定时器比较寄存器 51	336
CRC00:	捕捉/比较控制寄存器 00	269
CRC01:	捕捉/比较控制寄存器 01	269
CSIC10:	串行时钟选择寄存器 10	482
CSIC11:	串行时钟选择寄存器 11	482
CSIM10:	串行操作模式寄存器 10	480
CSIM11:	串行操作模式寄存器 11	480
CSIMA0:	串行操作模式选择寄存器 0	502
CSIS0:	串行状态寄存器 0	504
CSIT0:	串行触发寄存器 0	506

[D]

DMUC0: 乘法器/除法器控制寄存器 0 612

[E]

EGN: 外部中断下降沿允许寄存器 639

EGP: 外部中断上升沿允许寄存器 639

[I]

IF0H: 中断请求标志寄存器 0H 624

IF0L: 中断请求标志寄存器 0L 624

IF1H: 中断请求标志寄存器 1H 624

IF1L: 中断请求标志寄存器 1L 624

IIC0: IIC 移位寄存器 0 540

IICC0: IIC 控制寄存器 0 543

IICCL0: IIC 时钟选择寄存器 0 552

IICF0: IIC 标志寄存器 0 550

IICS0: IIC 状态寄存器 0 548

IICX0: IIC 功能扩展寄存器 0 553

IMS: 内部存储器容量切换寄存器 708

ISC: 输入切换控制寄存器 455

IXS: 内部扩展 RAM 容量切换寄存器 709

[K]

KRM: 按键返回模式寄存器 652

[L]

LVIM: 低电压检测寄存器 686

LVIS: 低电压检测电平选择寄存器 688

[M]

MCM: 主时钟模式寄存器 227

MDA0H: 乘法/除法数据寄存器 A0 610

MDA0L: 乘法/除法数据寄存器 A0 610

MDB0: 乘法/除法数据寄存器 B0 611

MK0H: 中断屏蔽标志寄存器 0H 630

MK0L: 中断屏蔽标志寄存器 0L 630

MK1H: 中断屏蔽标志寄存器 1H 630

MK1L: 中断屏蔽标志寄存器 1L 630

MOC: 主 OSC 控制寄存器 226

[O]

OSCCTL: 时钟操作模式选择寄存器 219

OSTC: 振荡稳定时间计数器状态寄存器 228, 654

OSTS: 振荡稳定时间选择寄存器 229, 655

[P]

P0: 端口寄存器 0 200

P1: 端口寄存器 1 200

P2: 端口寄存器 2 200

P3:	端口寄存器 3	200
P4:	端口寄存器 4	200
P5:	端口寄存器 5	200
P6:	端口寄存器 6	200
P7:	端口寄存器 7	200
P12:	端口寄存器 12	200
P13:	端口寄存器 13	200
P14:	端口寄存器 14	200
PCC:	处理器时钟控制寄存器	222
PM0:	端口模式寄存器 0	195, 277, 485
PM1:	端口模式寄存器 1	195, 342, 361, 427, 455, 485
PM2:	端口模式寄存器 2	195, 407
PM3:	端口模式寄存器 3	195, 342
PM4:	端口模式寄存器 4	195
PM5:	端口模式寄存器 5	195
PM6:	端口模式寄存器 6	195, 555
PM7:	端口模式寄存器 7	195
PM12:	端口模式寄存器 12	195, 689
PM14:	端口模式寄存器 14	195, 395, 510
PR0H:	优先级指定标志寄存器 0H	635
PR0L:	优先级指定标志寄存器 0L	635
PR1H:	优先级指定标志寄存器 1H	635
PR1L:	优先级指定标志寄存器 1L	635
PRM00:	预分频模式寄存器 00	274
PRM01:	预分频模式寄存器 01	274
PU0:	上拉电阻选项寄存器 0	205
PU1:	上拉电阻选项寄存器 1	205
PU3:	上拉电阻选项寄存器 3	205
PU4:	上拉电阻选项寄存器 4	205
PU5:	上拉电阻选项寄存器 5	205
PU6:	上拉电阻选项寄存器 6	205
PU7:	上拉电阻选项寄存器 7	205
PU12:	上拉电阻选项寄存器 12	205
PU14:	上拉电阻选项寄存器 14	205
[R]		
RCM:	内部振荡模式寄存器	225
RESF:	复位控制标志寄存器	678
RXB0:	接收缓冲寄存器 0	422
RXB6:	接收缓冲寄存器 6	446
RXS0:	接收移位寄存器 0	422
RXS6:	接收移位寄存器 6	446
[S]		
SDR0:	余数数据寄存器 0	610
SIO10:	串行 I/O 移位寄存器 10	479

SIO11:	串行 I/O 移位寄存器 11	479
SIOA0:	串行 I/O 移位寄存器 0	502
SOTB10:	发送缓冲寄存器 10	479
SOTB11:	发送缓冲寄存器 11	479
SVA0:	从地址寄存器 0	540

[T]

TCL50:	定时器时钟选择寄存器 50	337
TCL51:	定时器时钟选择寄存器 51	337
TM00:	16 位定时器计数器 00	261
TM01:	16 位定时器计数器 01	261
TM50:	8 位定时器计数器 50	336
TM51:	8 位定时器计数器 51	336
TMC00:	16 位定时器模式控制寄存器 00	266
TMC01:	16 位定时器模式控制寄存器 01	266
TMC50:	8 位定时器模式控制寄存器 50	340
TMC51:	8 位定时器模式控制寄存器 51	340
TMCYC1:	8 位定时器 H 载波控制寄存器 1	360
TMHMD0:	8 位定时器 H 模式寄存器 0	356
TMHMD1:	8 位定时器 H 模式寄存器 1	356
TOC00:	16 位定时器输出控制寄存器 00	271
TOC01:	16 位定时器输出控制寄存器 01	271
TXB6:	发送缓冲寄存器 6	446
TXS0:	发送移位寄存器 0	422
TXS6:	发送移位寄存器 6	446

[W]

WDTE:	看门狗定时器允许寄存器	386
WTM:	钟表定时器操作模式寄存器	380

附录 D 注意事项列表

该目录列出了本文档的注意事项。
表中的“分类(硬件/软件)”如下。

硬件： 微控制器内部/外部硬件的注意事项
软件： 软件的注意事项，如寄存器设置或程序

(1/28)

章节	分类	功能	功能详述	注意事项	页码
第一章	硬件	引脚功能	AV _{SS}	确保 AV _{SS} 和V _{SS} 具有相同的电位。	pp. 35, 37~ 40 ☐
			AV _{SS} , EV _{SS}	确保AV _{SS} 和EV _{SS} 具有相同的电位。	pp. 36, 41~ 43 ☐
			EV _{DD}	确保 EV _{DD} 和V _{DD} 具有相同的电位。	pp. 36, 41~ 43 ☐
			REGC	将 REGC引脚通过一个电容连接到V _{SS} (0.47~1 μ F: 推荐)。	pp. 35~ 43 ☐
			ANIO/P20~ ANIn/P2n	ANIO/P20 ~ ANIn/P2n在复位释放后 被设置为模拟输入模式。	pp. 35~ 43 ☐
第二章	硬件	引脚功能	ANIO/P20~ ANI7/P27	复位释放后， ANIO/P20 至 ANI7/P27被设置为模拟输入模式。	p. 74 ☐
			P31/INTP2/OCD1A	在带有片上调试功能的产品(μ PD78F05xxDA)中，一定要在复位释放前将 P31/INTP2/OCD1A引脚下来，以避免误操作。	p. 74 ☐
				在带有片上调试功能的产品中(μ PD78F05xxDA)中，按如下方式处理 P31/INTP2/OCD1A引脚，当连接一个Flash存储器编程器或一个片上调试仿真器且未被应用时。(参见 p.75中的表)。	p. 75 ☐
			P121/X1/OCD0A	带有片上调试功能的产品(μ PD78F05xxDA 中，按如下方式处理 P31/INTP2/OCD1A引脚，当连接一个Flash存储器编程器或一个片上调试仿真器且未被应用时。(参见 p.79中的表)。	p. 79 ☐
			REGC 引脚	在上图虚线部分，用尽可能短的配线连接。	p. 82 ☐
第三章	软件	存储器空间	IMS, IXS: 内部存储器容量切换寄存器，内部扩展RAM 容量切换寄存器	不管内存容量有多少，内存容量切换寄存器 (IMS)和所有78K0/Kx2产品的内部扩展RAM容量切换寄存器(IXS)的初始值都是固定的 (IMS = CFH, IXS = 0CH)。因此每种产品设置值如下所示。	p. 88 ☐
				如果要设置存储器容量，应先设置IMS，再设置IXS。设置了存储器容量，内部ROM和内部扩展RAM区域就不会重叠了。	p. 88 ☐
		存储器bank		不能在不同的存储器bank之间获取指令。	p. 105 ☐
				不能在不同的存储器bank之间直接进行转移和访问。必须通过共享区域执行不同存储器bank之间的转移或访问操作。	p. 105 ☐
				在共享区域中分配中断服务程序。	p. 105 ☐
				扩展到7FFFH~8000H的指令只能在存储器BANK0中执行。	p. 105 ☐
		SFR: 特殊功能寄存器		不要访问那些未分配特殊功能寄存器的地址区域。	p. 107 ☐
		SP: 堆栈指针		由于复位信号产生时，SP的内容不确定，所以在使用堆栈前必须先对SP初始化。	p. 117 ☐

章节	分类	功能	功能详述	注意事项	页码
第四章	软件	存储器 bank 切换功能(μ PD78F05x6A, 78F05x7A, 78F05x7DA (仅x=2~4))	BANK: 存储器 bank 选择寄存器	必须修改共享区域 (0000H ~ 7FFFH) BANK 的值。 如果修改了存储器组区域 (8000H ~ BFFFH) BANK寄存器的值, 则会产生一个预料不到的程序循环。因此不要修改存储器组区域BANK寄存器的值。	p. 141 ☐
			存储器 bank	不能获取不同存储器组之间的指令。	p. 142 ☐
				在不同存储器组之间不能直接进行转移和访问操作。要在不同存储器组之间执行转移或访问操作, 必须通过共享区域。	p. 142 ☐
				在共享区域中为中断服务程序分配存储空间。	p. 142 ☐
				从7FFFH ~ 8000H的扩展指令只能在存储器组0中执行。	p. 142 ☐
第五章	软件	端口功能	P02/SO11, P04/SCK11	如果P02/SO11 和 P04/SCK11作为通用端口使用, 则将串行操作模式寄存器11(CSIM11)和串行时钟选择寄存器11(CSIC11)设置为默认状态 (00H)。	p. 155 ☐
			P10/SCK10/TxD0, P12/SO10	如果P10/SCK10/TxD0和P12/SO10 作为通用端口使用, 则将串行操作模式寄存器10(CSIM10)和串行时钟选择寄存器10(CSIC10)设置为默认状态 (00H)。	p. 166 ☐
	硬件		端口 2	当端口 2用作数字端口时, 确保AVREF引脚的电势与VDD引脚相同	p. 172 ☐
				对于78K0/KC2系列38引脚产品, 一定要将PM2的位6和位7置1, 将P2的位6和位7清0。	p. 173 ☐
	硬件		P31/INTP2/OCD1A	在带有片上调试功能(μ PD78F05xxDA)的产品中, 为了避免误操作, 复位释放之前必须下拉P31/INTP2/OCD1A引脚。	p. 174 ☐
				按照如下方式处理带有片上调试功能产品(PD78F05xxDA)的 P31/INTP2/OCD1A引脚, 当连接flash存储器编程器或片上调试仿真器并且未应用时。	p. 174 ☐
	软件		端口4	在78K0/KC2系列38引脚产品中, 一定要将PM4和P4的位0和位1清0。	p. 178 ☐
			端口7	对于78K0/KC238引脚产品, 一定要将PM7和P7的位2和位3清0。	p. 185 ☐
			P121/X1/OCD0A, P122/X2/EXCLK/OCD0B, P123/XT1, P124/XT2/EXCLKS	当使用P121 ~ P124引脚连接主系统时钟 (X1,X2) 或子系统时钟 (XT1,XT2) 的振荡器, 或者输入该主系统时钟的外部时钟 (EXCLK) 或子系统时钟的外部时钟 (EXCLKS) 时, 必须通过使用时钟操作模式选择寄存器 (OSCCTL) 对X1振荡模式、XT1振荡模式或者外部时钟输入模式进行设置 (如需了解详细信息, 可参见6.3 (1) 时钟操作模式选择寄存器 (OSCCTL) 和 (3) 子系统时钟引脚操作模式设置)。OSCCTL的复位值为00H (P121 ~ P124都用作I/O端口引脚)。在这种情况下, 不必对PM121 ~ PM124和P121 ~ P124引脚进行设置。	p. 186 ☐
				按照如下方式在带有片上调试功能的产品(μ PD78F05xxDA)处理P121/X1/OCD0A引脚, 当连接flash存储器编程器或片上调试仿真器并且未应用时。(参见p.187中的表)	p. 187 ☐
				一定要将PM0位2~7, PM2的位4~7, PM3的位4~7, PM6的位2~7, 和PM12的位3~7置1。(78K0/KB2)	p. 195 ☐
			对于 38 引脚产品, 一定要将 PM0 的位 2~7, PM2 的位 6 和 7, PM3 的位 4~7, PM4 的位 2~7, PM6 的位 4~7, PM7 的位 4~7 和 PM12 的位 5~7 置 1。同样, 要将 PM4 的位 0 和 1 和 PM7 的位 2 和 3 清 0。 对于 44 引脚产品, 一定要将 PM0 的位 2~7, PM3 的位 4~7, PM4 的位 2~7, PM6 的位 4~7, PM7 的位 4~7 和 PM12 的位 5~7 置 1。 对于48引脚产品, 一定要将PM0的位2~7, PM3的位4~7, PM4的位2~7, PM6的位4~7, PM7的位6和7, PM12的位5~7和PM14的位1~7置1。.(78K0/KC2)	p. 196 ☐	

章节	分类	功能	功能详述	注意事项	页码
第五章	软件	端口功能	端口模式寄存器	一定要将 PM0 的位 4~7, PM3 的位 4~7, PM4 的位 2~7, PM6 的位 4~7, PM12 的位 5~7 和 PM14 的位 1~7 置 1。(78K0/KD2)	p. 197 ☐
				一定要将 PM0 的位 7, PM3 的位 4~7, PM4 的位 4~7, PM5 的位 4~7, PM6 的位 4~7, PM12 的位 5~7 和 PM14 的位 2~7 置 1。(78K0/KE2)	p. 198 ☐
				一定要将 PM0 的位 7, , bits of PM3 的位 4~7, , bits of PM12 的位 5~7 和 bits of PM14 的位 6 和 7 置 1。(78K0/KF2)	p. 199 ☐
			端口寄存器 (78K0/KC2)	对于 38 引脚产品, 一定要将 P2 的位 6 和 7, P4 的位 0 和 1 和 P7 的位 2 和 3 清 0。	p. 201 ☐
			ADPC: A/D 端口配置寄存器	通过使用端口模式寄存器 2(PM2)将 A/D 转换通道设置为输入模式。	p. 210 ☐
				如果将数据写入 ADPC, 则产生一个等待周期。当 CPU 使用子系统时钟并且外部硬件时钟停止时, 不要将数据写入 ADPC。详细情况可参见 第三十四章 等待注意事项。	p. 210 ☐
			端口寄存器 n (Pn) 的 1 位操作指令	当在提供输入和输出功能的端口执行位操作指令时, 违背操作的输入端口的输出锁存器值可能会被修改。 因此, 当将端口从输入模式切换到输出模式时推荐重写输出锁存器。	p. 214 ☐
第六章	软件	时钟发生器	OSCCTL: 时钟操作模式选择寄存器	如果高速系统时钟振荡频率超过 10MHz, 则必须将 AMPH 设置为 1。	pp. 220, 221 ☐
				复位释放后外部功能设置之前应设置 AMPH。复位释放后 AMPH 的值只能被修改一次。在 AMPH 被设置为 1 后, 当高速系统时钟 (X1 振荡) 用作 CPU 时钟时, CPU 时钟供应将停止 4.06~16.12 μ s。当高速系统时钟 (外部时钟输入) 用作 CPU 时钟时, CPU 时钟在 AMPH 被设置为 1 后将停止 160 个外部时钟的时间。	pp. 220, 221 ☐
				当内部高速振荡时钟作为 CPU 时钟使用且 AMPH=1 时, 执行 STOP 指令, 则在 STOP 模式释放后, CPU 时钟会停止 4.06~16.12 μ s, 或者高速系统时钟 (外部时钟输入) 作为 CPU 时钟时, 在 STOP 模式释放后 CPU 会停止 160 个外部时钟周期。当高速系统时钟 (X1 时钟) 用作 CPU 时钟时, 振荡稳定时间从 STOP 模式释放后开始计算。	pp. 220, 221 ☐
				若要修改 EXCLK 和 OSCSEL, 必须确保主 OSC 控制寄存器 (MOC) 的第 7 位 (MSTOP) =1 (X1 振荡器停止或禁止使用来自 EXCLK 引脚的外部时钟)。	pp. 220, 221 ☐
				一定要将位 1 ~ 位 5 清 0。(78K0/KB2)	p. 220 ☐
				一定要将位 1~ 位 3 清 0 (78K0/KC2 至 78K0/KF2)	p. 221 ☐
			PCC: 处理器时钟控制寄存器	一定要将位 3 ~ 位 7 清 0。(78K0/KB2)	p. 222 ☐
				必须将第 3 位和第 7 位清零。(78K0/KC2 至 78K0/KF2)	p. 223 ☐
				当设置 PCC 的分频比时, 外部硬件时钟 (fPRS) 不会被分频。	pp. 222, 223 ☐
				改变 XTSTART、EXCLKS 和 OSCSELS 的当前值时, 应确保处理器时钟控制寄存器 (PCC) 的第 5 位 (CLS) =0 (CPU 使用主系统时钟)。	p. 224 ☐

章节	分类	功能	功能详述	注意事项	页码	
第六章	软件	时钟发生器	RCM: 内部振荡模式寄存器	当设置 RSTOP =1 时, 必须确保 CPU 使用的不是内部高速振荡时钟。特别地, 在下列任一条件下, 可以设置 RSTOP =1。 <1>78K0/KB2 • 当 MCS = 1 (当 CPU 使用高速系统时钟) <2>78K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2 • 当 MCS = 1 (当 CPU 使用高速系统时钟) • 当 CLS = 1 (当 CPU 使用副系统时钟) 此外, 在将RSTOP设置为1之前应停止正在使用内部高速振荡时钟操作的外部硬件。	p. 225 ☐	
			MOC:主 OSC 控制寄存器	设置 MSTOP = 1 时, 必须确保 CPU 使用的不是高速系统时钟。特别地, 在下列任一条件下, 可以设置 MSTOP = 1。 <1>78K0/KB2 •当 MCS = 0 (当 CPU 使用内部高速振荡时钟) <2>8K0/KC2, 78K0/KD2, 78K0/KE2 和 78K0/KF2 •当 MCS = 0 (当 CPU 使用内部高速振荡时钟) •当 CLS = 1 (当 CPU 使用副系统时钟) 此外, 在设置MSTOP为1之前应停止正在使用高速系统时钟操作的外部硬件。 当时钟操作模式选择寄存器(OSCCTL)的第6位(OSCSEL)= 0(I/O端口模式)时, 不要将MSTOP清零。	p. 226 ☐	
				外部硬件时钟停止时外部硬件不能操作。外部硬件时钟停止后, 若要恢复外部硬件的操作, 则必须初始化外部硬件。	p. 226 ☐	
		MCM:主时钟模式寄存器		XSEL在复位释放后只能被修改一次。	p. 227 ☐	
	当CPU时钟使用副系统时钟时, 不要修改MCM0的值		p. 227 ☐			
	无论 XSEL 和 MCM0 如何设置, 将时钟(fPRS 除外)提供给如下外部功能。 •看门狗定时器(使用内部低速振荡时钟) •选择“fRL”, “fRL/2 ⁷ ”, 或者 “fRL/2 ⁹ ”作为 8 位定时器 H1 的计数时钟(使用内部低速振荡时钟) •选择外部时钟作为外部硬件的时钟源 (以下情况除外: 选择TM0n (n = 0, 1) 的外部计数时钟(TI00n 有效沿)时)		p. 227 ☐			
	软件	OSTC: 振荡稳定时间计数器状态寄存器	在经过上述稳定时间后, 从MOST11开始的位依次被设置为1, 并一直保持。	p. 228 ☐		
			振荡稳定时间计数器值增加到由 OSTS 设置的振荡稳定时间。当内部高速振荡时钟作为 CPU 时钟, 如果已进入 STOP 模式, 在释放该模式时, 按如下方式设置振荡稳定时间。 • 预期的 OSTC 振荡稳定时间 ≤ 由 OSTS 设置的振荡稳定时间。 注意, 在STOP模式释放后, 仅将达到振荡稳定时间(由OSTS设置)的状态赋给 OSTC。 X1时钟振荡稳定等待时间不包括时钟振荡开始之前的时间(下图“a”表示的部分)。	p. 228 ☐		
	硬件					
	软件		OSTS: 振荡稳定时间计数器选择寄存器	当CPU使用X1时钟时, 若要设置STOP模式, 则必须在执行STOP指令之前设置 OSTS。 在X1时钟振荡稳定时间内不要改变OSTS的值。	p. 229 ☐	
				p. 229 ☐		

章节	分类	功能	功能详述	注意事项	页码
第六章	软件	时钟发生器	OSTS: 振荡稳定时间计数器选择寄存器	振荡稳定时间计数器值增加到由 OSTS 设置的振荡稳定时间。CPU 使用内部高速振荡时钟时, 如果已进入 STOP 模式, 在释放该模式时, 按如下方式设置振荡稳定时间。 预期的 OSTC 振荡稳定时间 $\leq$ 由 OSTS 设置的振荡稳定时间。 注意, 在STOP模式释放后, 仅将达到振荡稳定时间的状态(由OSTS设置)赋给 OSTC。 X1时钟振荡稳定等待时间不包括时钟振荡开始之前的时间(下图“a”表示的部分)。	p. 229 ☐
		X1/XT1 振荡器	—	在使用 X1 振荡器和 XT1 振荡器时, 图 6-9 和图 6-10 中被虚线包围的部分的配线应按照如下配线方法配线, 以防止连接线电容产生不利影响。 - 连接线越短越好。 - 连接线不应与其他信号线交叉。流经的电流变化较大的信号线不要在振荡器周围布线。 - 要保持振荡器电容器的接地点电压与 VSS 相同。不要将电容的地信号接入大电流地。 - 不要从振荡器获取信号。 注意, XT1振荡器被设计成低振幅电路, 以降低功耗。 当X2和XT1并行连接时, X2的串扰噪音会叠加到XT1, 从而产生错误。	p. 229 ☐ p. 231 ☐ p. 232 ☐
	硬件	上电时的时钟发生器操作	—	当使用EXCLK和EXCLKS引脚的外部时钟输入时, 不需要等待振荡稳定时间。 在供电电压达到1.59 V (TYP.)后, 需要1.93~5.39 ms的电压振荡稳定时间。如果电源电压在1.93 ms内从1.59 V (TYP.) 上升到 2.7 V (TYP.), 0~5.39 ms的电源振荡稳定时间在复位过程前自动产生。	pp. 236, 237 ☐ p. 237 ☐
		高速系统时钟控制	X1/P121 和 X2/EXCLK/P122 X1 时钟 外部主系统时钟 主系统时钟 高速系统时钟	复位释放后, X1/P121和X2/EXCLK/P122 引脚在 I/O端口模式下使用。 在X1时钟运行时, 不要改变EXCLK和OSCSEL的值。 当供电电压达到所用时钟的操作电压后, 设置X1时钟(参见第三十章 电气特性(标准产品)和第三十一章 电气特性((A)等级产品, 目标))。 在外部主系统时钟运行时, 不要改变EXCLK和OSCSEL的值。 当供电电压达到所用时钟的操作电压后, 设置外部主系统时钟(参见第三十章 电气特性(标准产品)和第三十一章 电气特性((A)等级产品, 目标))。 如果选择高速系统时钟作为主系统时钟, 则只有高速系统时钟可以被设置为外部硬件时钟。 当MSTOP= 1时, 必须确认MCS = 0 或 CLS = 1。此外, 必须停止正在使用高速系统时钟的外部硬件。	p. 237 ☐ p. 238 ☐ p. 238 ☐ p. 238 ☐ p. 239 ☐ p. 240 ☐
		内部高速振荡时钟控制	内部高速振荡时钟	当RSTOP= 1时, 必须确认MCS = 1 或 CLS = 1。此外, 必须停止正在使用内部高速振荡时钟的外部硬件。	p. 242 ☐

章节	分类	功能	功能详述	注意事项	页码
第六章	软件	副系统时钟控制	XT1/P123, XT2/EXCLKS/P124	复位释放后XT1/P123和XT2/EXCLKS/P124引脚在I/O端口模式下使用。	p. 243 ☐
			从外围硬件引脚输入的外部时钟	当内部高速振荡时钟和高速系统时钟停止，且CPU在副系统时钟下操作或处于STOP模式时，不要在外围硬件引脚输入的外部时钟下启动外部硬件操作。	p. 243 ☐
			XT1 时钟，外部副系统时钟	在副系统时钟运行时，不要改变 XTSTART, EXCLKS和OSCELS的值。	p. 243 ☐
			副系统时钟	清零OSCELS时，必须确认CLS = 0。此外，如果钟表定时器使用副系统时钟，则应停止其操作。	p. 244 ☐
				副系统时钟振荡不能通过使用STOP指令来停止。	p. 244 ☐
		内部低速振荡时钟控制	内部低速振荡时钟	如果通过选项字节选择“不能停止内部低速振荡器”，则不能控制内部低速振荡时钟的振荡。	p. 245 ☐
		CPU 时钟	—	供电电压达到所用时钟的操作电压后，设置时钟(参见第三十章 电气特性(标准产品)和第三十一章 电气特性 (A等级产品))。	pp. 249, 250, 252 ☐
				主系统时钟周期分频因子(PCC0~ PCC2)的选择，以及从主系统时钟到副系统时钟的切换(CSS 从 0 变到 1)不能同时设置。 但对于主系统时钟周期分频因子(PCC0~PCC2)的选择，以及副系统时钟到主系统时钟的切换(CSS从1变到0)可以同时设置。	p. 255 ☐
				当内部高速振荡时钟切换到高速系统时钟时，MCM的第2位(XSEL)必须预先被设置为1。XSEL值在复位释放后只能被修改一次。	p. 256 ☐
				当CPU时钟使用副系统时钟时，不要修改MCM0的值。	p. 256 ☐
第七章	硬件	16位定时器/事件计数器 00, 01	—	P01引脚不能同时使用作TI010的有效沿和定时器输出(TO00)，P06引脚不能同时使用作TI011的有效沿和定时器输出(TO01)。选择其中的任意功能。	p. 261 ☐
				如果把16位定时器模式控制寄存器0n(TMC0n)的第3位和第2位(TMC0n3和TMC0n2)清零和输入捕捉触发冲突，则捕捉数据不确定。	p. 261 ☐
				为了把捕捉模式变为比较模式，首先清零 TMC0n3 和 TMC0n2，然后再改变设置。	p. 261 ☐
				捕捉值一直存在CR00n中直到器件复位。如果模式改变到比较模式，一定要设置一个比较值。	
		TM0n: 16位定时器/事件计数器 0n		即使读取了TM0n，也不能通过CR01n捕捉到该值。	p. 262 ☐
		CR00n, CR01n: 16位定时器捕捉/比较寄存器 00n, 01n		在比较模式下时，即使输入捕捉触发，CR00n也不会执行捕捉操作。	p. 263 ☐
				在比较模式下时，即使输入捕捉触发，CR01n也不会执行捕捉操作。	p. 263 ☐
				如果要使用输入到TI00n引脚的反向脉冲沿来捕捉TM0n的计数值，并存入CR00n，则在捕捉了计数值后，不产生中断请求信号(INTTM00n)。如果在操作期间检测到TI01n的有效沿，则不执行捕捉操作，但会产生INTTM00n信号作为外部中断信号。当不使用外部中断时，可以屏蔽INTTM00n信号。	p. 265 ☐

章节	分类	功能	功能详述	注意事项	页码
第七章	软件	16位定时器/事件计数器 00, 01	TMC0n: 16位定时器模式控制寄存器 0n	当设置TMC0n2与 TMC0n3为0（操作停止模式）以外的值时，16位定时器/事件计数器0n（TM0n）开始计数。若要停止操作，则设置TMC0n2和 TMC0n3为00。	p. 266 ☐
	硬件		CRC0n: 捕捉/比较控制寄存器 0n	为确保捕捉操作正确执行，捕捉触发需要的脉冲应大于两个计数时钟的时钟周期，该计数时钟用预分频器模式寄存器00 (PRM00)选择。	pp. 269, 270 ☐
	软件		TOC0n: 16位定时器输出控制寄存器 0n	必须按以下步骤设置 TOC0n。 <1>设置 TOC0n4 与 TOC0n1 为 1。 <2>仅设置 TOE0n=1。 <3>设置LVS0n或LVR0n为1。	p. 271 ☐
	硬件		PRM0n: 预分频模式寄存器 0n	当 PRM0n1 与 PRM0n0 为 11 时(指定 TI00n 引脚的有效沿作为计数时钟)，不要进行以下设置。 ● 清零&启动模式(通过 TI00n 引脚有效沿进入) ● 设置TI00n引脚作为捕捉触发	p. 274 ☐
				如果在TI00n或TI01n引脚为高电平并且指定TI00n或TI01n引脚的有效沿为上升沿或兼有两种脉冲沿时允许16位定时器/事件计数器0n操作，TI00n或TI01n引脚的高电平将被检测为上升沿。当TI00n或TI01n引脚被上拉时要注意。然而一旦定时器操作已经被停止然后再次允许时则不检测上升沿。	p. 274 ☐
				对于P01引脚，TI010的有效沿和定时器输出(TO00)不能同时使用，对于P06引脚，TI011的有效沿和定时器输出(TO01)也不能同时使用。可以任选其一。	p. 274 ☐
	软件		通过TI00n引脚有效沿输入进入的清零&启动模式	不要将TI00n 引脚的有效沿(PRM0n1与PRM0n0 = 11)设置为计数时钟。当PRM0n1与PRM0n0 = 11时，将TM0n 清零。	p. 288 ☐
	硬件		PPG 输出	若在操作期间修改占空比（CR01n寄存器的值），可参阅7.5.1 TM0n 操作期间CR01n的重写。	p. 310 ☐
				对CR00n与CR01n进行设置，以满足条件0000H < CR01n < CR00n ≤ FFFFH。	p. 312 ☐
			单脉冲输出	当单脉冲输出时，不要再次输入触发(设置OSPT0n=1或者检测TI00n引脚的有效沿)。在当前单脉冲输出完成后产生触发，才可再次输出单脉冲。 如果要使用单脉冲输出触发(仅设置OSPT0n=1)，则不要修改TI00n引脚或其复用功能端口引脚的电平。否则可能会产生异常输出的脉冲。 不要为CR0n0与CR0n1设置相同的值。	p. 314 ☐ p. 314 ☐ p. 316 ☐
	软件		LVS0n, LVRn0	必须按上述<1>、<2>和<3>步骤设置 LVS0n 和 LVR0n。 步骤<2>可以在<1>之后<3>之前执行。	p. 328 ☐
	硬件		—	表 7-3显示了每个通道的限制条件。	p. 329 ☐
	软件		定时器启动误差	定时器启动后，在产生相等信号之前可能发生将近一个时钟周期的误差。这是由于启动TM0n计数操作与计数脉冲不同步引起的。	p. 329 ☐
			CR00n, CR01n: 16位定时器捕捉/比较寄存器 00n, 01n	为CR00n与CR01n设置0000H以外的值(当TM0n用作外部事件计数器时不能进行单脉冲计数)。 在将有效沿输入到 TI00n/TI01n 引脚并且检测到 TI00n 引脚脉冲的反向沿(在读取 CR00n/CR01n 时)时，CR01n 执行捕捉操作但 CR00n/CR01n 的读取值不确定。此时当检测到 TI00n/TI01n 引脚的有效沿时产生中断信号(INTTM00n/INTTM01n)(当检测到 TI00n 引脚的反向脉冲沿时不产生中断信号)。 如果由于检测到TI00n/TI01n引脚的有效沿而捕捉到计数值时，则应在产生INTTM00n/INTTM01n信号后读取CR00n/CR01n的值。	p. 329 ☐ p. 330 ☐

章节	分类	功能	功能详述	注意事项	页码
第七章	软件	16位定时器/事件计数器 00, 01	CR00n, CR01n: 16位定时器捕捉/比较寄存器 00n, 01n	当16位定时器/事件计数器0n停止操作后, CR00n与CR01n的值不确定。	p. 330 ☐
			ES0n0, ES0n1	当定时器停止操作时(TMC0n3与TMC0n2 = 00)设置TI00n 引脚的有效沿。使用ES0n0与ES0n1设置有效沿。	p. 330 ☐
			单脉冲的重新触发	必须确定在单脉冲输出模式下正在输出一个活动电平时, 没有触发产生。而且必须在输出当前活动电平后输入下一个触发。	p. 330 ☐
			OVF0n	在以下情况下以及 TM0n 溢出时将 OVF0n 标志设置为 1。 选择清零&启动模式(在TM0n与CR00n相等时进入)。 →设置CR00n = FFFFH。 →当TM0n与CR00n相等且 TM0n从FFFFH变为0000H时TM0n被清零	p. 331 ☐
				即使在TM0n 溢出后下一个计数时钟被计数之前(TM0n的值变为0001H之前)将 OVF0n 标志清零(0), OVF0n也会再次被设置为1, 并且对其清零是无效的。	p. 331 ☐
			单脉冲输出	在自由运行定时器模式下或者在清零&启动模式(通过TI00n引脚有效沿进入)下, 单脉冲输出能正确操作。而在清零&启动模式(在TM0n与CR00n相等时进入)下不能输出单脉冲。	p. 331 ☐
			TI00n	当指定TI00n 的有效沿作为计数时钟时, 捕捉寄存器(指定TI00n作为触发)不能正确操作。	p. 332 ☐
			TI00n, TI01n	为了准确捕捉计数值, 作为捕捉触发的TI00n与TI01n引脚的输入脉冲宽度必须大于两个计数时钟(由PRM0n选择)(参见图 7-9)。	p. 332 ☐
			INTTM00n, INTTM01n	在计数时钟的下降沿进行捕捉操作, 但中断信号(INTTM00n与INTTM01n)则在下一个计数时钟的上升沿产生。(参见图 7-9)。	p. 332 ☐
	硬件	CRC0n1 = 1	在TI00n引脚输入信号的反向沿将TM0n的计数值捕捉到CR00n时, 捕捉到计数值后不产生中断信号(INTTM00n)。如果在此操作期间, 从TI01n引脚检测到有效沿, 则不执行捕捉操作但会产生中断信号(INTTM00n)作为外部中断信号。当不使用外部中断时屏蔽INTTM00n信号。	p. 332 ☐	
		复位后指定有效沿	如果复位后TI00n或TI01n引脚处于高电平, 且当指定上升沿或兼有两种脉冲沿作为TI00n或TI01n引脚的有效沿时, 允许 16位定时器/事件计数器0n的操作, 则检测到TI00n或TI01n引脚的高电平作为上升沿。上拉TI00n或TI01n 引脚时要特别注意。但如果操作停止之后又允许操作, 则不检测上升沿。	p. 332 ☐	
		采样时钟(用于消除噪音)	根据 TI00n 的有效沿是用作计数时钟还是用作捕捉触发, 采样时钟(用于消除噪音)会发生变化。在前一种情况中采样时钟恒为 fPRS。而在后一种情况中则将由PRM0n选择的计数时钟用于采样。 当采样到TI00n引脚的输入信号并且在一个周期内两次检测到有效电平时, 才认为检测到有效沿。因此可以消除窄脉冲宽度的噪音(参见图 7-9)。	p. 332 ☐	
		TI00n/TI01n	无论CPU处于何种操作模式, 当定时器停止操作时, 不响应TI00n/TI01n引脚的输入信号。	p. 332 ☐	
TM0n的读取		TM0n可以在不停止技术操作的情况下读取计数值, 因为进行读取时被捕获到缓存的计数值是固定的。但是, 当读取操作发生在计数器计数增加之前时, 缓存可能未被更新。这是因为缓存在计数器计数增加的时序条件下才会被更新。	p. 333 ☐		

章节	分类	功能	功能详述	注意事项	页码
第八章	软件	8位定时器/事件计数器 50, 51	CR5n: 8位定时器比较寄存器 5n	在TM5n与CR5n (TMC5n6 = 0)相等时清零和启动模式下, 不要将其它值写入CR5n。	p. 336 ☐
				在PWM模式中, 以至少3个计数时钟(由TCL5n选择时钟)的间隔对CR5n进行重写。	p. 336 ☐
			TCL50: 定时器时钟选择寄存器50	如果要向TCL50写入其它值, 则必须提前停止定时器操作。	p. 338 ☐
				必须将第3~7位清零。	p. 338 ☐
			TCL51: 定时器时钟选择寄存器51	如果要向TCL51写入其它值, 则必须提前停止定时器操作。	p. 339 ☐
				必须将第3~7位清零。	p. 339 ☐
			TMC5n: 8位定时器模式控制寄存器 5n (TMC5n)	除PWM模式外, 对LVS5n与LVR5n的设置有效。	p. 341 ☐
				按下列顺序执行<1>~<4>, 注意不能同时执行。	p. 341 ☐
				<1> 设置 TMC5n1, TMC5n6:操作模式设置	
				<2> 设置 TOE5n, 允许输出:允许定时器输出	
				<3> 设置 LVS5n, LVR5n (见注意事项 1):定时器 F/F 设置	
				<4> 设置TCE5n	
				当TCE5n = 1时, 禁止设置TMC5n的其他位	p. 341 ☐
				除 TO5n 输出外, 实际TO50/TI50/P17 和 TO51/TI51/P33/INTP4引脚输出由PM17 与 P17, 和 PM33 与 P33决定。	p. 341 ☐
			间隔定时器	操作期间不要向CR5n写入其它值。	p. 343 ☐
第九章	软件	8位定时器 H0, H1	CMP0n: 8位定时器H比较寄存器 0n (CMP0n)	操作期间不要向CR5n写入其它值。	p. 346 ☐
				操作期间不要向CR5n写入其它值。	p. 347 ☐
			PWM输出	在PWM模式中, 当对CR5n进行重写时, 需要至少3个计数时钟(该计数时钟由TCL5n选择)周期的写间隔。	p. 347 ☐
				图8-15<1>与<2>之间读取CR5n时, 读取的值与实际值不同(读取的值: M, CR5n实际值: N)。	p. 350 ☐
			定时器启动误差	定时器启动后, 在产生相等信号之前可能发生将近一个时钟周期的误差。这是由于8位定时器计数器50和51(TM50, TM51)的启动与计数时钟不同步引起的。	p. 351 ☐
			读取TM5n	TM5n可以在不停止实际计数器的情况下进行读取操作, 因为当进行读取时捕获到缓存的计数值时固定的。但是当读取操作发生在计数器计数增加之前时, 缓存可能未被更新。这是由于缓存在计数器计数增加时才会被更新。	p. 351 ☐
			CMP0n: 8位定时器H比较寄存器 0n (CMP0n)	CMP0n在定时器计数操作期间不能被重写。CMP0n在定时器计数操作期间可被刷新写入同一个值。	p. 355 ☐
			CMP1n: 8位定时器H比较寄存器 1n (CMP1n)	在PWM输出模式和载波发生器模式下, 当停止定时器计数操作(TMHEn = 0)后再启动定时器计数操作(TMHEn = 1)时, 必须设置CMP1n (即使对CMP1n设置相同的值也要再设置一次)。	p. 355 ☐
			TMHMD0: 8位定时器H模式寄存器 0	当TMHE0=1时, 禁止设置TMHMD0的其他位。但是, TMHMD0可被刷新(写入相同的值)。	p. 358 ☐
				在PWM输出模式中, 当定时器停止计数后(TMHE0 = 0)再次启动计数操作时(TMHE0 = 1), 必须设置8位定时器H比较寄存器10(CMP10)的值(即使设置的是相同的值, 也必须再次设置)。	p. 358 ☐
				TOH0/P15引脚的实际输出取决于PM15和P15, 除去TOH0输出。	p. 358 ☐
			TMHMD1: 8位定时器H模式寄存器1	当TMHE1=1时, 禁止设置TMHMD1的其他位。但是, TMHMD1可被刷新(写入相同的值)。	p. 360 ☐
				在PWM输出模式和载波发生模式中, 当定时器停止计数后(TMHE1=0)再次启动计数器操作时(TMHE1=1), 必须设置8位定时器H比较寄存器11(CMP11)的值(即使设置的是相同的值, 也必须再次设置)。	p. 360 ☐

章节	分类	功能	功能详述	注意事项	页码
第九章	软件	8位定时器 H0, H1	TMHMD1: 8位定时器 H模式寄存器1	当使用载波发生器模式时, 设置TMH1的计数时钟频率至少是TM51计数时钟频率的6倍。 TOH0/P15引脚的实际输出取决于PM15和P15, 除去TOH0输出。	p. 360 ☐ p. 360 ☐
			TMCYC1: 8位定时器 H载波寄存器1	当TMHE=1时, 禁止设置RMC1。但是, TMCYC1可被刷新(写入相同的值)。	p. 360 ☐
			PWM 输出	可以在定时器计数操作时改变CMP1n的设置值。但从改变CMP1n寄存器的值到这个值被传输给寄存器需要经历三个操作时钟(通过TMHMDn寄存器的CKSn2 到CKSn0位选择的时钟信号) 在定时器计数操作停止后(TMHEn=0), 再次启动定时器操作时(TMHEn=1), 必须对CMP1n进行设置(即使是设置相同的值, 也必须重新设置CMP1n寄存器) CMP1n寄存器的设置值(M)和CMP0n寄存器的设置值(N)必须在以下范围内取值。 00H ≤ CMP1n (M) < CMP0n (N) ≤ FFH	p. 366 ☐ p. 366 ☐ p. 366 ☐
	软件	载波发生器 (仅8位定时器 H1)	NRZB1位被重写后至少到第2个时钟时才能被再次重写, 否则, 从NRZB1位到NRZ1位的传送不能得到保证。	p. 372 ☐	
			在载波发生器模式中使用8位定时器/事件计数器51时, 在<1>时刻将产生中断。如果在其他模式中使用8位定时器/事件计数器51, 中断产生的时序则不相同。	p. 372 ☐	
			在定时器计数操作停止后(TMHE1=0), 再启动定时器操作(TMHE1=1)时, 必须设置CMP11(即使是相同的值, 也必须对CMP11重新设置)。	p. 374 ☐	
			设置TMH1的计数时钟频率至少是TM51的计数时钟频率的6倍。	p. 374 ☐	
			CMP01和CMP11的值必须在01H和FFH之间。	p. 374 ☐	
			定时器计数期间可以改变CMP11寄存器的值。但是, 从改变CMP11的值到将该值传输到寄存器需要三个操作时钟(由TMHMD1寄存器的CKS12~CKS10位选择的时钟信号)。	p. 374 ☐	
			在计时操作开始前必须设置RMC1。	p. 374 ☐	
			第十章	软件	钟表定时器
硬件	中断请求	通过钟表定时器模式控制寄存器(WTM)(WTM的第0位(WTM0)和第1位(WTM1)置1)允许钟表定时器和5位计数器操作时, 从寄存器被设置后到第1个中断请求(INTWT)产生的这段间隔时间与WTM的第2和3位(WTM2和WTM3)指定的间隔时间并不完全相等。但其后的INTWT信号会以指定的时间间隔产生。		p. 383 ☐	
第十一章	软件	看门狗定时器	WDTE: 看门狗定时器允许寄存器	如果写入WDTE的值不是ACH, 将产生一个内部复位信号。如果看门狗定时器的源时钟被停止, 则源时钟恢复操作时, 将产生内部复位信号。 如果使用1位存储器操作指令对WDTE进行操作, 将产生一个内部复位信号。如果看门狗定时器的源时钟被停止, 当提供给看门狗定时器的源时钟恢复操作时, 将产生内部复位信号。 从WDTE读取的值为9AH/1AH(与写入值(ACH)不同)。	p. 386 ☐ p. 386 ☐ p. 386 ☐
			操作控制	复位释放后对WDTE进行第一次写操作, 将清零看门狗定时器, 如果这一操作是在到达溢出时间之前进行的而不管写操作时序, 看门狗定时器再次开始计数。 如果通过将“ACH”写入WDTE来对看门狗定时器清零, 则实际的溢出时间可能与由选项字节设置的溢出时间不同, 最高可达2/f _{RL} 。	p. 387 ☐ p. 387 ☐

章节	分类	功能	功能详述	注意事项	页码
第十一章	软件	看门狗定时器	操作控制	在计数值溢出(FFFFH)之前, 可将看门狗定时器立即清零。 在HALT和STOP模式下看门狗定时器的操作依据选项字节第0位(LSROSC)的设置值的不同而不同(参见 p. 388中的表)。 如果LSROSC = 0, 则在HALT或STOP模式释放后看门狗定时器恢复计数。此时, 不对计数器清零, 而从计数器停止时的值开始计数。 如果在LSROSC = 0时通过设置LSRSTOP(内部振荡模式寄存器(RCM)的第1位=1)停止内部低速振荡器的振荡, 则看门狗定时器停止操作。此时不对计数器清零(0)。	p. 387 ☐ p. 388 ☐
			看门狗定时器溢出时间的设置, 看门狗定时器窗口打开周期的设置	禁止出现WDCS2 = WDCS1 = WDCS0 = 0且WINDOW1 = WINDOW0 = 0的情况。 在flash存储器自编程和进行EEPROM™仿真期间看门狗定时器继续工作。在处理期间中断响应被延迟。设置溢出时间和窗口大小时, 应考虑延迟。	pp. 388, 389 ☐ pp. 388, 389 ☐
			看门狗定时器窗口打开周期的设置	当在1.8 V ≤ VDD < 2.7 V 条件下使用看门狗定时器时, 禁止设置 WINDOW1 = WINDOW0 = 0。 复位释放后对WDTE进行第一次写操作, 将清零看门狗定时器, 如果这一操作是在到达溢出时间之前进行的而不管写操作时序, 看门狗定时器再次开始计数。	p. 389 ☐ p. 389 ☐
			时钟输出/蜂鸣器输出控制器	CKS: 时钟输出选择寄存器 当时钟输出操作停止时(CLOE = 0), 设置CCS3~CCS0。 当蜂鸣器输出操作停止时(BZOE = 0), 设置BCS1和BCS0。	pp. 393, 395 ☐ p. 395 ☐
			时钟输出/蜂鸣器输出控制器		
第十三章	软件	A/D 转换器	ADCR: 10位A/D转换寄存器, ADCRH: 8位A/D转换寄存器	如果从ADCR和ADCRH读取数据, 会产生一个等待周期。当CPU使用副系统时钟, 且外围硬件时钟处于停止状态时, 不要从ADCR和ADCRH读取数据。需要了解详细信息, 可参阅第三十四章 等待注意事项。	p. 399 ☐
			ADM: A/D转换器模式寄存器	在以不同的数据修改FR0~FR2位, LV1和LV0位之前, A/D转换必须停止。 如果对ADM赋值, 会产生1个等待周期。当CPU使用副系统时钟, 且外围硬件时钟处于停止状态时, 不要对ADM赋值。需要了解详细信息, 可参阅第三十四章 等待注意事项。	p. 401 ☐ p. 401 ☐
			A/D转换定时器选择	根据以下条件设置转换时间。 (参见 p.402) 当修改FR2~FR0, LV1和LV0时(相同数据除外), 要预先停止A/D转换一次(ADCS = 0)。 上述的转换时间不包括时钟频率误差。在选择转换时间的时候, 要将时钟频率误差考虑进去。	p. 402 ☐ p. 402 ☐ p. 402 ☐
			ADCR: 10位A/D转换寄存器	在对A/D转换器模式寄存器(ADM)和模拟输入通道选择寄存器(ADS)和A/D端口配置寄存器(ADPC)赋值时, ADCR的内容可能是不确定的。转换结束后先读取转换结果, 再对ADM, ADS和ADPC赋值。如果没有使用上述时序, 可能会读取到不正确的转换结果。 如果从ADCR读取数据, 会产生一个等待周期。当CPU使用副系统时钟, 且外围硬件时钟处于停止状态时, 不要从ADCR读取数据。需要了解详细信息, 可参阅第三十四章 等待注意事项。	p. 403 ☐ p. 403 ☐

章节	分类	功能	功能详述	注意事项	页码
第十三章	软件	A/D 转换器	ADCRH: 8位A/D 转换寄存器	在对A/D转换器模式寄存器(ADM)、模拟输入通道选择寄存器(ADS)和A/D端口配置寄存器(ADPC)赋值时, ADCRH的内容可能不确定。转换结束后先读取转换结果, 再对ADM、ADS和ADPC赋值。如果没有使用上述时序, 可能会读取到不正确的转换结果。 如果从ADCRH读取数据, 会产生一个等待周期。当CPU使用副系统时钟, 且外围硬件时钟处于停止状态时, 不要从ADCRH读取数据。需要了解详细信息, 可参阅第三十四章 等待注意事项。	p. 404 ☐
					p. 404 ☐
		ADS:模拟输入通道选择寄存器	第3~7位必须清零。 如果对ADS赋值, 会产生一个等待周期。当CPU使用副系统时钟, 且外围硬件时钟处于停止状态时, 不要对ADS赋值。需要了解详细信息, 可参阅第三十四章 等待注意事项。	p. 405 ☐ p. 405 ☐	
		ADS:模拟输入通道选择寄存器, ADPC: A/D 端口配置寄存器 (ADPC)	使用端口模式寄存器2(PM2)设置一个用于A/D转换的通道的为输入模式。	pp. 405, 406 ☐	
		ADPC: A/D 端口配置寄存器 (ADPC)	如果将数据写入ADPC, 会产生一个等待周期。当CPU使用副系统时钟, 且外围硬件时钟处于停止状态时, 不要将数据写入ADPC。需要了解详细信息, 可参阅第三十四章 等待注意事项。	p. 406 ☐	
		端口模式寄存器 2 (PM2)	对于78K0/KC2系列38引脚的产品, 一定要将PM的位6和位7置1, P2的位6和位7清0。	p. 407 ☐	
		A/D转换器的基本操作	必须确保 <1>~<5> 的操作时间至少为1 μ s。	p. 408 ☐	
		A/D转换操作	必须确保 <1>~<5> 的操作时间至少为1 μ s。	p. 412 ☐	
			<1> 可以在<2> 和 <4>之间进行。	p. 412 ☐	
			<1>可以被省略。但在这种情况下 (<5>之后) 忽略第一个转换结果。	p. 412 ☐	
			步骤<6>~<9>所经历的时间不同于使用ADM的第5~1位(FR2~FR0, LV1, LV0)设置的转换时间。步骤<8>~ <9>所经历的时间为 FR2~ FR0, LV1, LV0 设置的转换时间。	p. 412 ☐	
	STOP 模式下的工作电流	在STOP模式中A/D转换器停止操作。此时, 将A/D转换器模式寄存器(ADM)的第7位(ADCS)和第0位(ADCE)清零, 可以降低操作电流。若要从待机状态重新启动, 将中断请求标志寄存器1L (IF1L)的第0位(ADIF)清零(0), 然后开始操作。	p. 415 ☐		
	硬件	ANIO 到 ANI7的输入范围	观察ANIO~ANI7输入电压的额定范围。如果输入到模拟输入通道的电压大于等于AVREF, 或者小于等于AVss(即使在绝对最大额定范围之内), 则该通道的转换值不确定。此外, 其它通道的转换值也可能会受影响。	p. 415 ☐	
	软件	冲突操作	转换结束后, 通过指令对A/D转换结果寄存器 (ADCR, ADCRH)的写操作和ADCR或ADCRH的读操作之间的冲突。ADCR或ADCRH读操作的优先级高。在执行读操作后, 才将新的转换结果写入ADCR或ADCRH。	p. 415 ☐	
转换结束后, ADCR或ADCRH的写操作、A/D转换器模式寄存器(ADM)的写操作以及模拟输入通道选择寄存器(ADS)或A/D端口配置寄存器 (ADPC)的写操作之间的冲突。ADM、ADS或ADPC的写操作的优先级高。不执行ADCR或ADCRH的写操作, 也不会产生转换结束中断信号(INTAD)。			p. 415 ☐		

(13/28)

章节	分类	功能	功能详述	注意事项	页码
第十三章	硬件	A/D 转换器	解决噪音问题的方法	为了保持 10 位分辨率，必须注意输入到 AV_{REF} 引脚和 $ANI0 \sim ANI7$ 引脚的噪音。 • 连接一个低等效电阻和优质频率响应的电容到电源上。 • 模拟输入源的输出阻抗越大，干扰就越大。为了降低噪音，建议按图 13-20 所示连接外部 C。 • 在转换过程中不要切换引脚。 • 如果在转换开始后立即设置 HALT 模式，则可以改善精度。	p. 415 ☐
			ANI0/P20 至 ANI7/P27	模拟输入引脚 ($ANI0 \sim ANI7$) 也可用作 I/O 端口引脚 ($P20 \sim P27$)。 当选择 $ANI0 \sim ANI7$ 中的任意一个通道执行 A/D 转换时，转换过程中不要访问 $P20 \sim P27$；否则转换分辨率可能会降低。建议从 $ANI0/P20$ (离 AV_{REF} 最远) 开始，选择引脚用作 $P20 \sim P27$。 如果正在进行 A/D 转换的引脚的相邻引脚有数字脉冲，则由于噪音耦合，有可能得不到预期的 A/D 转换值。因此在进行 A/D 转换时不要在相邻引脚引用脉冲。	p. 416 ☐ p. 416 ☐
			ANI0~ANI7 引脚的输入阻抗	采样期间 A/D 转换器对采样电容充电，以便进行采样。 因此当不进行采样时仅有漏电流经过，而在采样期间则有为电容充电的电流，因此根据是否进行采样，输入阻抗会波动，且无法解决。 为了使采样有效，建议模拟输入源的输出阻抗小于等于 $10\text{ k}\Omega$，并将一个 100 pF 左右的电容连接到 $ANI0 \sim ANI7$ 引脚上 (参见 图 13-20)。	p. 416 ☐
			AV_{REF} 引脚输入阻抗	在 AV_{REF} 与 AV_{SS} 引脚之间连接几十千欧的串联电阻串。 因此，如果参考电压源的输出阻抗很高，相当于使一串电阻串联连接到 AV_{REF} 与 AV_{SS} 引脚之间的串联电阻串时，会导致较大的参考电压误差。	p. 416 ☐
	软件		中断请求标志 (ADIF)	即使模拟输入通道选择寄存器 (ADS) 的值被修改，中断请求标志 (ADIF) 也不会被清零。因此，如果在 A/D 转换期间有一个模拟输入引脚发生变化，则在 ADS 被修改之前，模拟输入通道的 A/D 转换结果和改变前的模拟通道的 ADIF 可能被设置。此时需要注意的是，当 ADS 修改后立即读取 ADIF 时，即使修改后的模拟输入的 A/D 转换尚未结束，也会设置 ADIF。当 A/D 转换停止后又重新开始时，在启动前先对 ADIF 清零。	p. 417 ☐
			A/D 转换刚开始时的转换结果	在 A/D 转换开始后，若在 ADCE 置 1 后的 $1\text{ }\mu\text{s}$ 内对 ADCS 置 1，或者 ADCE=0 时 ADCS 置 1，那么第一次的 A/D 转换值可能不在额定范围内。可采取措施，如挂起 A/D 转换结束中断请求 (INTAD)，并删除第 1 次转换结果。	p. 417 ☐
			A/D 转换结果寄存器 (ADCR, ADCRH) 的读取操作	当对 A/D 转换器模式寄存器 (ADM)、模拟输入通道选择寄存器 (ADS) 和 A/D 端口配置寄存器 (ADPC) 进行写操作时，ADCR 和 ADCRH 的内容可能不确定。在对 ADM、ADS 和 ADPC 进行写操作前且转换结束后读取转换结果。如果采用与上述不同的时序操作可能会读取到不正确的转换结果。	p. 417 ☐

章节	分类	功能	功能详述	注意事项	页码
第十四章	软件	串行接口 UART0	UART 模式	如果串行接口UART0使用的时钟未停止(例如处于HALT模式下),则可继续正常操作。如果时钟已停止(例如处于STOP模式下),则每个寄存器都停止操作,并且在时钟停止之前及时保存数据。TxD0引脚在时钟停止之前立即保存数据并输出。但在时钟恢复使用后的操作不能得到保证。因此必须复位电路,使POWER0 = 0、RXE0 = 0以及TXE0 = 0。	p. 419 ☐
				先设置POWER0 = 1,然后设置TXE0 = 1(发送)或RXE0 = 1(接收)开始通信。	p. 419 ☐
				由BRGC0设置基本时钟(fxCLK0),可使TXE0与RXE0同步。为了能够再次发送或接收,在TXE0或RXE0被清零后,至少要经历两个基本时钟再将TXE0或RXE0置1。如果在不到两个基本时钟时设置TXE0或RXE0,则发送或接收电路可能不被初始化。	p. 419 ☐
				设置TXE0=1之后经过至少一个基本时钟(fxCLK0)才能发送数据到TXS0。	pp. 419, 422 ☐
		TXS0: 发送移位寄存器 0		在发送完成中断信号(INTST0)产生之前,不要把下一个发送数据写入TXS0。	p. 422 ☐
		ASIM0: 异步串行接口操作模式寄存器 0		启动发送时,对POWER0置1,然后对TXE0置1。停止发送时,先将TXE0清零,然后将POWER0清零。	p. 424 ☐
				启动接收时,对POWER0置1,然后对RXE0置1。停止接收时,先将RXE0清零,然后将POWER0清零。	p. 424 ☐
				当RxD0引脚输入为高电平时,先对POWER0置1,再对RXE0置1。当输入为低电平,POWER0置1,RXE0置1时,启动接收操作。	p. 424 ☐
				过BRGC0设置的基本时钟(fxCLK0)同步TXE0与RXE0。为了能够再次发送或接收,在TXE0或RXE0被清零后,至少要经历两个基本时钟再将TXE0或RXE0置1。如果在不到两个基本时钟的时间内设置TXE0或RXE0,则发送或接收电路可能不被初始化。	p. 424 ☐
				设置TXE0=1之后经过至少一个基本时钟(fxCLK0)才能发送数据到TXS0。	p. 424 ☐
				在对PS01、PS00和CL0位重写之前,先将TXE0和RXE0位清零。	p. 424 ☐
				在重写SL0位时,必须确保TXE0 = 0。总是以“停止位的个数=1”的格式执行接收操作,因此不会受到SL0设置值的影响。	p. 424 ☐
				第0位必须为1。	p. 424 ☐
		ASIS0: 异步串行接口接收错误状态寄存器0		根据异步串行接口操作模式寄存器0(ASIM0)的PS01和PS00位的内容的不同,对PE0位的操作也有所不同。	p. 425 ☐
				无论停止位的个数是多少,只能将接收数据的第1位作为停止位进行检测。	p. 425 ☐
				如果出现溢出错误,则下一个接收数据不写入接收缓冲寄存器0(RXB0)中,而是被忽略。	p. 425 ☐
		BRGC0: 波特率发生器控制寄存器0		如果从ASIS0读取数据,会产生一个等待周期。当CPU采用副系统时钟操作而停止外围硬件时钟时,不要从ASIS0读取数据。需要了解详细信息,可参见第三十四章等待注意事项。	p. 425 ☐
				在重写MDL04~MDL00位时,必须确保ASIM0的第6位(TXE0)和第5位(RXE0) = 0。	p. 427 ☐
				当修改TPS01和TPS00位时,一定要将ASIM0寄存器的位7(POWER0)清0。	p. 427 ☐
	硬件			波特率为5位计数器输出时钟的1/2。	p. 427 ☐

章节	分类	功能	功能详述	注意事项	页码
第十四章	软件	串行接口 UART0	POWER0, TXE0, RXE0: ASIM0的第7, 6, 5位	TXE0和RXE0清零后再对POWER0清零, 可设置操作停止模式。如果要启动操作, 设置POWER0=1, 然后设置TXE0或RXE0=1。	p. 428 ☐
			UART 模式	在设置端口模式寄存器和端口寄存器时, 要考虑与通信另一方的关系。	p. 429 ☐
			UART 发送	在将待发送数据写入TXS0后, 在发送完成中断信号(INTST0)产生之前, 不要将一个发送数据写入TXS0。	p. 432 ☐
			UART 接收	如果出现接收错误, 必须先读取异步串行接口接收错误状态寄存器0 (ASIS0)再读取接收缓冲寄存器0 (RXB0)的内容, 才能对出错标志清零。否则, 当接收到下一个数据时会产生溢出错误, 而且接收错误状态保持不变。	p. 433 ☐
				接收始终按“停止位的个数 = 1”的情况执行, 第2个停止位被忽略。	p. 433 ☐
			波特率误差	在发送过程中必须保持波特率误差在接收方允许的误差范围内。	p. 436 ☐
				接收期间的波特率误差必须满足“(4)接收期间允许的波特率范围”中所描述的范围。	p. 436 ☐
第十五章	软件	串行接口 UART6	接收期间允许的波特率范围	必须确保接收期间波特率误差在允许的误差范围内, 可用以下公式计算。	p. 438 ☐
			UART 模式	TxD6输出反向操作仅在发送端进行而不在接收端进行。为了能够使用该功能, 接收端应准备好接收已反向的数据。	p. 440 ☐
				如果串行接口UART6使用的时钟未被停止(例如, 处于HALT模式下), 则继续正常操作。如果串行接口UART6使用的时钟已被停止(例如, 处于STOP模式下), 则寄存器停止操作, 并且在时钟停止之前及时保存数据。TXD6引脚也在时钟停止之前立即保存数据并输出。但在时钟恢复使用后正常操作不能得到保证。因此必须复位电路, 使POWER6 = 0、RXE6 = 0、TXE6 = 0。	p. 440 ☐
				设置POWER6 = 1 然后设置TXE6 = 1 (发送)或RXE6 = 1 (接收), 以启动通信。	p. 440 ☐
				通过基本时钟(fxCLK6)(由CKSR6设置)对TXE6与RXE6进行同步。若要再次允许发送或接收, 必须在TXE6或RXE6清零(0)后至少两个基本时钟时将TXE6或RXE6设置为1。如果在两个基本时钟内设置TXE6或RXE6, 则发送电路或接收电路可能不被初始化。	p. 440 ☐
				在设置TXE6 = 1 后至少经历一个基本时钟(fxCLK6)再为TXB6设置发送数据。	p. 440 ☐
				如果连续发送数据, 从停止位到下一个起始位的通信时序将延长两个宏操作时钟。但这不会影响到通信结果, 因为接收端会在检测到起始位时对时序初始化。如果UART6用于LIN模式, 则不能使用连续发送功能。	p. 440 ☐
		TXB6: 发送缓冲寄存器6		当异步串行接口发送状态寄存器6(ASIF6)的第1位(TXBF6)=1时不要对TXB6进行写操作。	p. 446 ☐
				在通信过程中(当异步串行接口操作模式寄存器6(ASIM6)的第7位(POWER6)和第6位(TXE6)均为1, 或ASIM6的第7位(POWER6)和第5位(RXE6)均为1), 不要通过软件刷新(写入相同值)TXB6。	p. 446 ☐
				在设置TXE6 = 1 后, 至少经过一个基本时钟(fxCLK6), 将发送数据写入TXB6。	p. 446 ☐

章节	分类	功能	功能详述	注意事项	页码
第十五章	软件	串行接口 UART6	ASIM6: 异步串行接口操作模式寄存器6	启动发送时, 对POWER6置1, 然后对TXE6置1。停止操作时, 先将TXE6清零, 然后将POWER6清零。	p. 448 ☐
				启动接收时, 对POWER6置1, 然后对RXE6置1。停止操作时, 先将RXE6清零, 然后将POWER6清零。	p. 448 ☐
				当RxD6引脚输入为高电平时, 先对POWER6置1, 再对RXE6置1。当输入为低电平POWER6置1, RXE6置1时, 启动接收操作。	p. 448 ☐
				通过基本时钟(fxCLK6)(由CKSR6设置)对TXE6与RXE6进行同步。若要再次允许发送或接收, 必须在TXE6或RXE6清零(0)后至少两个基本时钟时将TXE6或RXE6设置为1。如果在两个基本时钟内设置TXE6或RXE6, 则发送电路或接收电路可能不被初始化。	p. 448 ☐
				设置TXE6 = 1后, 至少经过一个基本时钟(fxCLK6), 将发送数据写入TXB6。	p. 448 ☐
				在对PS61、PS60和CL6位重写之前, 先将TXE6和RXE6位清零。	p. 448 ☐
				工作在LIN模式时, PS61与PS60恒为0。	p. 448 ☐
				在重写SL6位时, 必须确保TXE6 = 0。总是以“停止位的个数=1”的格式执行接收操作, 因此接收不会受到SL6设置值的影响。	p. 448 ☐
				当重写ISRM6时, RXE6必须为0。	p. 448 ☐
			ASIS6: 异步串行接口接收错误状态寄存器6	根据异步串行接口操作模式寄存器6(ASIM6)的PS61和PS60位的设置值不同, 对PE6位的操作也有所不同。	p. 449 ☐
				无论停止位的个数是多少, 只将接收数据的第1位作为停止位进行检测。	p. 449 ☐
				如果出现溢出错误, 则下一个接收数据不写入接收缓冲寄存器6(RXB6)中而是被忽略。	p. 449 ☐
			ASIF6: 异步串行接口发送状态寄存器6	如果从ASIS6读取数据, 会产生一个等待周期。当CPU采用子系统时钟而停止外部硬件时钟操作时, 不要从ASIS6读取数据。需要了解详细信息, 可参见第三十四章 等待注意事项。	p. 449 ☐
				为了能够连续发送数据, 应将第一个发送的数据(第一个字节)写入TXB6寄存器中。之后, 检查TXBF6标志位, 必须为“0”。如果正确, 将下一个发送数据(第二个字节)写入TXB6中。如果TXBF6标志为“1”时将数据写入TXB6, 则无法保证发送数据的正确性。	p. 450 ☐
			CKSR6: 时钟选择寄存器6	如果要在连续发送结束时初始化发送单元, 则在产生发送完成中断后必须检查TXSF6标志位, 应为“0”。然后执行初始化操作。如果TXSF6标志为“1”时执行初始化操作, 则无法保证发送数据的正确性。	p. 450 ☐
				在重写TPS63~TPS60位时, 必须确保POWER6 = 0。	p. 451 ☐
	硬件	BRGC6: 波特率发生器控制寄存器6		在重写MDL67~MDL60位时, 必须确保ASIM6的第6位(TXE6)和第5位(RXE6) = 0。	p. 452 ☐
				波特率为8位计数器输出时钟的1/2。	p. 452 ☐
	软件	ASICL6: 异步串行接口控制寄存器6		通信过程中(当异步串行接口操作模式寄存器6(ASIM6)的第7位(POWER6)和第6位(TXE6)均为1, 或ASIM6的第7位(POWER6)和第5位(RXE6)均为1), 可由软件刷新(写入相同值)ASICL6。但是, 由于可能会重新触发SBF接收和SBF发送, 因此在SBF接收期间(SBRT6 = 1)或SBF发送期间通过刷新操作不要将SBRT6与SBTT6都设置为1(直到由于SBTT6=1而产生INTST6为止)。	p. 453 ☐
				如果出现SBF接收错误, 则返回到SBF接收模式, 并保持SBRF6标志位状态(1)不变。	p. 454 ☐
				在设置SBRT6之前, 必须确保ASIM6的第7位(POWER6)和第5位(RXE6)为1。在设置SBRT6=1后SBF接收完成(产生中断请求信号之前)之前不要将SBRT6清零。	p. 454 ☐

章节	分类	功能	功能详述	注意事项	页码
第十五章	软件	串行接口 UART6	ASICL6: 异步串行接口 控制寄存器6	SBRT6的读取值恒为0。在SBF正确接收后SBRT6自动清零	p. 454 ☐
				在设置SBTT6=1之前, 必须确保ASIM6的第7位(POWER6)和第6位(TXE6)为1。 在设置SBTT6=1之后SBF接收完成(产生中断请求信号之前)之前不要将SBTT6清零。	p. 454 ☐
				SBTT6的读取值恒为0。并在SBF发送结束后自动清零。	p. 454 ☐
				在接收期间不要设置SBRT6=1, 而在发送期间不要设置SBTT6=1。	p. 454 ☐
				在重写DIR6和TXDLV6之前, 应对TXE6 和RXE6清零。	p. 454 ☐
			POWER6, TXE6, RXE6: ASIM6 的第7, 6, 5位	TXE6和RXE6清零后再对POWER6清零, 可停止操作。 启动通信时, 则先设置POWER6=1, 然后设置TXE6=1 和RXE6=1。	p. 456 ☐
			UART模式	在设置端口模式寄存器和端口寄存器时, 要考虑与通信另一方的关系。	p. 457 ☐
			校验方式与操作	在LIN模式下, PS61与PS60恒为0。	p. 460 ☐
			连续发送	在连续发送期间, ASIF6寄存器的TXBF6和TXSF6标志从“10”变成“11”, 再变成“01”。因此检查状态时, 不能通过TXBF6和TXST6来判断。在连续发送期间只读TXBF6标志。	p. 462 ☐
				在LIN模式下, 不能使用连续发送功能。在将发送数据写入发送缓冲寄存器6(TXB6)之前, 异步串行接口发送状态寄存器6(ASIF6)的值必须为00H。	p. 462 ☐
				为了能够连续发送数据, 应将第一个发送的数据(第一个字节)写入TXB6中。之后, 检查TXBF6标志位, 必须为“0”。如果是“0”, 将下一个发送数据(第二个字节)写入TXB6中。如果TXBF6标志为“1”时将数据写入TXB6, 则无法保证发送数据的正确性。	p. 462 ☐
				如果要在连续发送结束时初始化发送单元, 则在产生发送完成中断后必须检查TXSF6标志位, 应为“0”。然后执行初始化操作。如果TXSF6标志为“1”时执行初始化操作, 则无法保证发送数据的正确性。	p. 462 ☐
				在连续发送期间, 当发送完一帧数据后执行INTST6中断服务之前下一个发送操作可能已经完成。计数测量时, 可通过开发一个可计算发送数据的个数的程序或者通过参考TXSF6标志来实现检测。	p. 462 ☐
			正常接收	如果出现接收错误, 则先后读取ASIS6和RXB6, 可将出错标志清零。否则, 当接收到下一个数据时会产生溢出错误, 而且接收错误状态保持不变。	p. 466 ☐
				接收始终按“停止位的个数 = 1”的情况执行, 第2个停止位被忽略。	p. 466 ☐
			波特率误差	在读取RXB6之前, 必须先读取异步串行接口接收错误状态寄存器6(ASIS6)。	p. 466 ☐
				发送期间必须保持波特率误差在接收端允许的误差范围内。	p. 473 ☐
			接收期间允许的波特率 范围	接收期间, 波特率误差必须满足“(4)接收期间允许的波特率范围”中所描述的范围。	p. 473 ☐
				必须确保接收期间波特率误差在允许的误差范围内, 可用以下公式计算。	p. 474 ☐
第十六章	软件	串行接口 CSI10, CSI11	SOTB1n: 发送缓冲寄 存器1n	当CSOT1n = 1 (在串行通信期间) 时不要访问SOTB1n。	p. 479 ☐
				在从设备模式中, 在低电平被输入到SSI11引脚时对SOTB11进行写操作时, 将启动发送/接收操作。需要了解发送/接收操作的详细信息, 可参见16.4.2 (2) 通信操作。	p. 479 ☐

章节	分类	功能	功能详述	注意事项	页码
第十六章	软件	串行接口 CSI10, CSI11	SIO1n: 串行I/O移位寄存器1n	当CSOT1n = 1（在串行通信期间）时不要访问SIO1n。 在从设备模式中，在低电平被输入到SSI11引脚时从SIO11读取数据，将启动接收操作。需要了解接收操作的详细信息，可参见16.4.2（2）通信操作。	p. 479 ☐ p. 479 ☐
			CSIM10: 串行操作模式寄存器10	第5位必须清零。	p. 480 ☐
			CSIC10: 串行时钟选择寄存器10	当CSIE10=1时（允许操作），不要对CSIC10进行写操作。	p. 483 ☐
				设置CSIC10为默认状态(00H)，可将P10/SCK10/TxD0 和P12/SO10用作通用端口。	p. 483 ☐
				复位后数据时钟的相位类型为类型1。	p. 483 ☐
			CSIC11: 串行时钟选择寄存器11	当CSIE11=1时（允许操作），不要对CSIC11进行写操作。	p. 485 ☐
				设置CSIC11为默认状态(00H)，可将P02/SO11和P04/SCK11用作通用端口。	p. 485 ☐
				复位后数据时钟的相位类型为类型1。	p. 485 ☐
			3 线串行I/O模式	在设置端口模式寄存器和端口寄存器时，要考虑与通信另一方的关系。	p. 487 ☐
			通信操作	当CSOT1n = 1时（串行通信期间），不要访问控制寄存器和数据寄存器。 当使用串行接口CSI11时，在从设备模式下，启动时钟操作改变SSI11引脚的电平之前至少要等待一个时钟，否则可能发生错误。	p. 490 ☐ p. 490 ☐
第十七章	软件	串行接口 CSIA0	SO1n 输出	如果对TRMD1n、DAP1n和DIR1n进行写操作，则SO1n的输出值将发生改变。	p. 498 ☐
			SIOA0: 串行I/O移位寄存器0	通过写SIOA0来启动通信操作。因此，当禁止发送时(CSIMA0的第3位(TXEA0) = 0)，可向SIOA0写入虚拟数据来启动通信，然后执行接收操作。	p. 502 ☐
				当使用自动发送/接收功能时，不要对SIOA0进行写操作。	p. 502 ☐
			CSIMA0: 串行操作模式选择寄存器0	当CSIAE0 = 0时，不能访问缓冲RAM。	p. 503 ☐
				当CSIAE0的值从1变为0时，上面“注”中提到的寄存器和位将被异步初始化。要再一次设置CSIAE0 的值等于1，必须重新设置这些已初始化的寄存器。	p. 503 ☐
				当CSIAE0的值从1变为0，又被重新置1时，不能保证是否能够保持缓冲RAM的值。	p. 503 ☐
			CSIS0: 串行状态寄存器0	第7位必须被清零。	p. 504 ☐
				传送期间(TSF0 = 1)，禁止改写串行操作模式选择寄存器0（CSIMA0）、串行状态寄存器0（CSIS0）、除数选择寄存器0（BRGCA0）、自动数据传送地址指针指定寄存器0（ADTP0）、自动数据传送间隔指定寄存器0（ADTI0）和串行I/O移位寄存器0（SIOA0）。但可以对这些寄存器进行读取和重新写入相同的值。此外传送期间可以重写缓冲RAM。	p. 505 ☐
			CSIT0: 串行触发寄存器0	即使ATSTP0或ATSTA0等于1，自动传送的启动/停止操作也要等到1字节传送完成时才能进行。	p. 506 ☐
				产生中断信号INTACSI后，ATSTP0和ATSTA0自动变为0。 在停止自动数据传送操作后，将传送停止时的数据地址保存在自动数据传送地址计数器寄存器0（ADTC0）中。但是，由于没有重新启动自动数据传送的功能，当ATSTP0 = 1使传送停止时，重新设置这些寄存器后，将ATSTA0置1启动自动数据传送操作。	p. 506 ☐ p. 506 ☐

章节	分类	功能	功能详述	注意事项	页码
第十七章	软件	串行接口 CSIA0	ADTP0: 自动数据传送地址指针指定寄存器0	第7~5位必须被清零。	p. 508 ☐
			ADTI0: 自动数据传送间隔指定寄存器0	由于串行状态寄存器0 (CSIS0) 的第5位 (STBE0) 和第4位 (BUSYE0) 的设置优先与ADTI0的设置, 因此即使ADTI0被清零(00H)时, 也将产生基于STBE0和BUSYE0设置的间隔时间。	p. 509 ☐
			3线串行 I/O 模式	在设置端口模式寄存器和端口寄存器时, 要考虑与通信另一方的关系。	p. 512 ☐
			1字节发送/接收	通过写SIOA0可使SOA0引脚变为低电平。	p. 514 ☐
			通信启动	如果将数据写入SIOA0后设置CSIAE0 =1, 则不能启动通信。	p. 516 ☐
			具有自动发送/接收功能的3线串行I/O模式	当数据写入缓冲RAM时, 可能会产生一个等待状态。如需了解详细内容, 可参见第三十四章 等待注意事项。	p. 517 ☐
			自动发送/接收模式操作	在设置端口模式寄存器和端口寄存器时, 要考虑与通信另一方之间的关系。	p. 519 ☐
				由于在自动发送/接收模式中, 是在发送/接收1字节后将数据写入内部缓冲RAM, 或从内部缓冲RAM中读取数据, 因此在下一个发送/接收之前插入一个间隔。对缓冲RAM的读写操作与CPU操作同时进行, 间隔时间取决于自动数据传送间隔指定寄存器0 (ADTI0) 以及串行状态寄存器0 (CSIS0) 的第5和4位 (STBE0, BUSYE0) 的值 (参见 (5) 自动发送/接收的间隔时间)。	p. 521 ☐
				如果在间隔时间内, CPU对缓冲RAM的访问与串行接口CSIA0对缓冲RAM的访问冲突, 那么由自动数据传送间隔指定寄存器0 (ADTI0) 指定的间隔时间可能会被延长。	p. 521 ☐
			自动发送模式	由于在自动发送模式中, 是在发送完1字节后从内部缓冲RAM中读取数据, 因此在下一个发送之前插入一个间隔。对缓冲RAM的读操作与CPU操作同时进行, 间隔时间取决于自动数据传送间隔指定寄存器0 (ADTI0) 以及串行状态寄存器0 (CSIS0) 的第5和4位 (STBE0, BUSYE0) 的值 (参见 (5) 自动发送/接收的间隔时间)。	p. 526 ☐
				如果在间隔时间内, CPU对缓冲RAM的访问与串行接口CSIA0对缓冲RAM的访问冲突, 那么由自动数据传送间隔指定寄存器0 (ADTI0) 指定的间隔时间可能会被延长。	p. 526 ☐
			重复发送模式	由于在重复发送模式中, 是在发送完1字节后从内部缓冲RAM中读取数据, 因此在下一个发送之前插入一个间隔。对缓冲RAM的读操作与CPU操作同时进行, 间隔时间取决于自动数据传送间隔指定寄存器0 (ADTI0) 以及串行状态寄存器0 (CSIS0) 的第5和4位 (STBE0, BUSYE0) 的值 (参见 (5) 自动发送/接收的间隔时间)。	p. 528 ☐
				如果在间隔时间内, CPU对缓冲RAM的访问与串行接口CSIA0对缓冲RAM的访问冲突, 那么由自动数据传送间隔指定寄存器0 (ADTI0) 指定的间隔时间可能会被延长。	p. 528 ☐

章节	分类	功能	功能详述	注意事项	页码
第十七章	软件	串行接口 CSIA0	暂停自动发送/接收操作并重新启动	如果在自动发送/接收期间执行 HALT 指令，则通信被暂停，并且，如果在8位数据通信期间设置 HALT 模式。在取消 HALT 模式后，从暂停点重新启动自动发送/接收操作。	p. 531 ☐
				在暂停自动发送/接收操作并且 TSF0 = 1时，不要将操作模式转变为3线串行I/O模式。	p. 531 ☐
			忙控制选项	忙控制不能与自动数据传送间隔指定寄存器0（ ADTI0 ）的间隔时间控制功能同时使用。	p. 532 ☐
			忙控制与选通控制选项	当 TSF0 被清零时， SOA0 引脚变为低电平。	p. 534 ☐
第十八章	软件	串行接口 IIC0	—	不要同时使用串行接口 IIC0 和乘法器/除法器，因为串行接口 IIC0 和乘法器/除法器共用相应中断请求源的不同标志。	p. 537 ☐
			IIC0: IIC 移位寄存器 0	在数据传送期间不要对 IIC0 进行写操作。	p. 540 ☐
				仅在等待期间时才能对 IIC0 进行读写操作。除等待期间外，禁止在其他的通信状态下访问 IIC0 。然而，作为主设备时，在通信触发位（ STT0 ）被设为1之后 IIC0 只能被写入一次。	p. 540 ☐
			IICC0: IIC 控制寄存器 0	允许I ² C 操作（ IICE0 = 1）后，在 SCL0 为高电平并且 SDA0 为低电平时，立即检测到起始条件。允许I ² C操作（ IICE0 = 1）后，立即通过1位存储器操作指令设置 LREL0 （1）。	p. 544 ☐
				在第9个时钟，当 IIC 状态寄存器0（ IICS0 ）的第3位（ TRC0 ）被设为1和 WREL0 设置为1时，取消等待状态后， TRC0 被清零， SDA0 线被设为高阻抗状态。	p. 547 ☐
			IICS0: IIC状态寄存器 0	如果从 IICS0 中读取数据，将产生一个等待周期。当CPU使用子系统时钟且外围硬件时钟停止时，不要从 IICS0 中读取数据。详见第三十四章 等待注意事项。	p. 548 ☐
			IICF0: IIC标志寄存器 0	仅当操作停止（ IICE0 = 0）时才可对 STCEN 进行写操作。	p. 551 ☐
				当 STCEN = 1时不论总线处于何种状态，总线释放状态（ IICBSY = 0）都可以识别，因此当第一个起始条件产生（ STT0 = 1）时，必须确保没有第三方通信，以防通信被破坏。	p. 551 ☐
				仅当操作停止（ IICE0 = 0）时才可对 IICRSV 进行写操作。	p. 551 ☐
			选择时钟设置	允许操作（通过设置 IIC 控制寄存器0（ IICC0 ）的第7位（ IICE0 ）为1实现）前，使用 CLX0 、 SMC0 、 CL01 和 CL00 决定I ² C 的传送时钟频率。若改变传送时钟频率，必须先把 IICE0 清零。	p. 554 ☐
当 STCEN = 0	在允许I ² C操作（ IICE0 = 1）后，无论总线的实际状态如何都可以识别总线通信状态（ IICBSY （ IICF0 的第6位）= 1）。从检测到非停止条件模式变为主设备通信模式时，首先产生一个停止条件以释放总线，然后进行主设备通信。当使用多个主设备时，如果总线未被释放（没有检测到停止条件），则不能进行主设备通信。按下列步骤产生停止条件。 • 设置IIC时钟选择寄存器0（IICCL0）。 • 设置 IIC控制寄存器0（IICC0）的第7位（IICE0）为 1。 • 设置 IICC0 的第0位（SPT0）为 1。	p. 571 ☐			
当 STCEN = 1	在允许I ² C操作（ IICE0 = 1）后，无论总线的实际状态如何都可以识别总线通信状态（ IICBSY （ IICF0 的第6位）= 1）。要产生第一个起始条件（ STT0 （ IIC 控制寄存器0（ IICC0 ）的第1位）= 1），必须确认总线已被释放，以免干扰其他通信。	p. 571 ☐			

章节	分类	功能	功能详述	注意事项	页码
第十八章	软件	串行接口 IIC0	如果其它I ² C 通信已经进行	如果SDA0引脚为低电平时SCL0引脚为高电平时允许I ² C 操作，且设备已进行通信，则I ² C 的宏可以识别SDA0引脚已经变为低电平(检测一个起始条件)。如果此时总线上的值被识别为一个扩展码，则返回ACK信号，但这会干扰其他I ² C 通信。为了避免这种情况，可按下列步骤启动I ² C。 - 当检测到停止条件时，将IICC0的第4位(SPIE0)清零，禁止产生中断请求信号(INTIIC0)。 - 设置IICC0的第7位(IICE0)为1，允许I²C的操作。 - 等待对启动条件的检测。 - ACK信号返回之前(设置IICE0为1之后的4 到80 个时钟)设置IICC的第6位(LRELO) 为1，强行禁止检测。	p. 571 ☐
			发送时钟频率设置	允许操作之前(IICE0 = 1)通过使用 SMC0, CL01, CL00 (IICL0的第3, 1和0位)和CLX0 (IICX0的第0位)决定传送时钟频率。要改变传送时钟频率，必须清零 IICE0。	p. 571 ☐
			STT0, SPT0: IIC 控制寄存器0 (IICC0)的第1, 0位	在对STT0和SPT0 (IICC0的第1和第0位)设置之后和清零之前，禁止再次设置。	p. 572 ☐
			预约发送	当预约发送时，设置SPIE0 (IICL0的第4位)为1，以允许在检测到停止条件时产生中断请求。中断请求产生后，将通信数据写入IIC0，传送过程开始。如果检测到停止条件时不产生中断请求，设备将处于等待状态，因为开始通信时不产生中断请求。但是，由软件检测MSTS0 (IICS0的第7位)时不必设置SPIE0为1。	p. 572 ☐
第十九章	软件	乘法器/除法器	—	不要同时使用串行接口IIC0和乘法器/除法器，因为串行接口IIC0和乘法器/除法器共用相应中断请求源的不同标志。	p. 608 ☐
			SDR0: 余数寄存器0	在操作期间(乘法器/除法器控制寄存器0 (DMUC0)的第7位(DMUE)= 1)从SDR0中读取的值不确定。	p. 610 ☐
				当启动操作时(当DMUE=1时)，SDR0被复位。	p. 610 ☐
			MDA0H, MDA0L: 乘/除数寄存器A0 (MDA0H、MDA0L)	在乘法模式中(乘法器/除法器控制寄存器0 (DMUC0) = 81H)启动操作时，MDA0H被清零。	p. 610 ☐
				在操作期间(乘法器/除法器控制寄存器0 (DMUC0)的第7位(DMUE)= 1)不要修改MDA0的值。此时即使执行修改操作，结果也不确定。	p. 610 ☐
				在操作期间(当DMUE = 1)从MDA0读取的值不确定。	p. 610 ☐
			MDB0: 乘/除数寄存器B0	在操作期间(乘法器/除法器控制寄存器0(DMUC0)的第7位(DMUE)= 1)不要修改MDB0的值。此时即使执行修改操作，结果也不确定。	p. 611 ☐
				在除法模式中不要对MDB0清零(0000H)。如果清零，则存储在MDA0 与 SDR0中的操作结果将不确定。	p. 611 ☐
			DMUC0: 乘法器/除法器控制寄存器0	如果操作期间(当DMUE = 1)DMUE被清零，则操作结果不确定。如果设置了中断标志，在执行清零指令时操作完成，操作结果可以得到保证。	p. 612 ☐
				在操作期间(当DMUE = 1)时，不要修改 DMUSELO的值。如果修改了，则存放在乘/除数寄存器A0 (MDA0)和余数寄存器0 (SDR0)中的操作结果不确定。	p. 612 ☐
				如果在操作期间(当DMUE = 1)将DMUE清零，则停止操作。若要再次执行操作，应对乘/除数寄存器A0 (MDA0)、乘/除数寄存器B0 (MDB0)和乘法器/除法器控制寄存器0 (DMUC0)进行设置，然后启动操作(通过设置DMUE = 1)。	p. 612 ☐

章节	分类	功能	功能详述	注意事项	页码
第二十章	软件	中断功能	1F0L, 1F0L, 1F1L, 1F1H: 中断请求标志寄存器	待机释放后当要操作定时器, 串行接口, 或A/D转换器时, 清零中断请求标志后执行操作。中断请求标志 可能由噪声设置。	p. 624 ☐
				当操作中断请求标志寄存器的标志时, 使用1位存储器操作指令 (CLR1)。当在C语言中描述时, 使用位操作指令, 如“IF0L.0 = 0;”或“_asm(“clr1 IF0L, 0”);”, 因为编译的汇编器必须是1位存储器操作指令(CLR1)。 如果一个程序在C语言中使用8位存储器操作指令描述, 如“IF0L &= 0xfe;”并编译, 它将变为三条汇编语句。 mov a, IF0L and a, #0FEH mov IF0L, a 这种情况下, 当处于“mov a, IF0L”和“mov IF0L, a”之间的时序中, 即使同一个中断请求标志寄存器(IF0L)的其他请求标志也会被设置为1, 则该请求标志将被“mov IF0L, a”清零。所以, 在C语言中使用8位存储器操作指令时要特别注意。	p. 624 ☐
				IF1L的第 2, 4~7位和IF1H 的第1~7位必须清为0。	p. 625 ☐
				在38引脚和44引脚产品中, IF1L 的第6位和第7位必须清为 0。 在48引脚产品中IF1L 的第7位必须清为0。 IF1H的第 1~7 位必须清为0。(78K0/KC2)	p. 626 ☐
				1F1L的第7位和IF1H的第 1~7 位必须清为0。(78K0/KD2)	p. 627 ☐
				对于μPD78F0531A, 78F0532A, 和78F0533A, IF1H的第1~7 位必须为0 (flash存储器小于32 KB的产品)。 对于μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和78F0537DA, IF1H的第4~7 位必须为0(flash存储器至少为48 KB的产品)。(78K0/KE2)	p. 628 ☐
				IF1H的第 5~7 位必须清为0。(78K0/KF2)	p. 629 ☐
			MK0L, MK0H, MK1L, MK1H: 中断屏蔽标志寄存器	MK1L的第 2, 4~7位和MK1H的第1~7 位必须设置为1。(78K0/KB2)	p. 630 ☐
				在38引脚和44引脚产品中 MK1L 的第6和7位必须设置为1。 在48引脚产品中MK1L的第7位必须设置为 1。 MK1H的第 1~7 位必须清为0。(78K0/KC2)	p. 631 ☐
				MK1L的第7位和 MK1H的第1~7位必须设置为1。(78K0/KD2)	p. 632 ☐
		对于μPD78F0531A, 78F0532A, 和78F0533A (flash存储器小于32 KB的产品), MK1H的第1~7位必须设置为1。 对于μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和78F0537DA (flash 存储器至少为48 KB的产品), MK1H的第4~7位必须设置为1。(78K0/KE2)		p. 633 ☐	
		MK1H的第5~7位必须设置为 1。(78K0/KF2)		p. 634 ☐	
		PR0L, PR0H, PR1L, PR1H: 优先级指定标志寄存器		PR1L 的第2, 4~7位和PR1H的第1~7 位必须设置为1。(78K0/KB2)	p. 635 ☐
			在38引脚和44引脚产品中PR1L的第6和7位必须设置为 1。 在48引脚产品中PR1L的第7位必须设置为1。 PR1H的第 1~7 位必须清为0。(78K0/KC2)	p. 636 ☐	
			PR1L的第7位和PR1H的第1~7位必须设置为1。(78K0/KD2)	p. 637 ☐	
			对于μPD78F0531A, 78F0532A, 和78F0533A (flash存储器小于32 KB的产品), PR1H的第1~7位必须设置为1。 对于 μPD78F0534A, 78F0535A, 78F0536A, 78F0537A, 和78F0537DA (flash存储器至少为48 KB的产品), PR1H的第4~7位必须设置为1。(78K0/KE2)	p. 638 ☐	
			PR1H的第5~7位必须设置为 1。(78K0/KF2)	p. 639 ☐	

章节	分类	功能	功能详述	注意事项	页码
第二十章	软件	中断功能	EGP, EGN: 外部中断上升沿, 下降沿允许寄存器	在78K0/KC2和78K0/KB2的38引脚和44引脚产品中, EGP和EGN的第6和7位必须设置为0。	p. 640 ☐
				在78K0/KC2 和78K0/KD2的48引脚产品中, EGP和EGN的第7位必须设置为0。	p. 641 ☐
			软件中断请求	在从外部中断功能切换到端口功能时可能会检测到脉冲沿, 因此通过将EGPn 和 EGNn 清零可选择端口模式。	p. 641 ☐
			BRK 指令	不能使用RET1指令从软件中断返回。	p. 645 ☐
第二十一章	软件	按键中断功能	KRM: 按键返回模式寄存器	BRK指令不属于上述列出的中断请求保持指令。但通过执行BRK指令激活的软件中断会将IE标志清零。因此, 即使在执行BRK指令期间产生可屏蔽中断请求, 该中断请求也不会被响应。	p. 649 ☐
				如果KRMn中任何一位被设置为1, 则将上拉电阻寄存器7(PU7)的n位(PU7n)的相应位设置为1。	p. 652 ☐
				如果KRM发生变化, 则中断请求标志可能被设置。因此可以先禁止中断, 再修改KRM。先将中断请求标志清零, 再允许中断。	p. 652 ☐
				在按键中断模式中没有被使用的位可用作通用端口。	p. 652 ☐
第二十二章	软件	待机功能	待机功能	对于78K0/KC2的38引脚产品, KRM 的第2位到第7位必须设置为“0”。对于78K0/KC2的44引脚和48引脚产品, KRM 的第4位到第7位必须设置为“0”。	p. 652 ☐
				仅当CPU使用主系统时钟时, 才能使用STOP模式。不能停止副系统时钟的振荡。而当CPU使用主系统时钟或副系统时钟时, 均可以使用HALT模式。	p. 653 ☐
				当切换到STOP模式时, 在执行STOP指令前必须停止使用主系统时钟的外围硬件的操作。	p. 653 ☐
				当使用待机功能时, 建议采用以下步骤降低A/D转换器的操作电流: 首先将A/D转换器模式寄存器(ADM)的第7位(ADCS)和第0位(ADCE)清零以停止A/D转换操作, 然后执行STOP指令。	p. 653 ☐
	硬件	待机功能	OSTC: 振荡稳定时间计数器状态寄存器	在经历上述时间后, 从MOST11起各位被设置为1, 并保持。	p. 655 ☐
				振荡稳定时间计数器的计数达到OSTS设置的振荡稳定时间。如果已进入STOP模式并在CPU使用内部高速振荡时钟时释放STOP模式, 则可以按以下方式设置振荡稳定时间。	p. 655 ☐
				• 预期的OSTC振荡稳定时间 ≤ OSTS设置的振荡稳定时间 因此需要注意, 在释放STOP模式后, 只有通过OSTS设置的振荡稳定时间期间的状态被设置到OSTC。	
				X1时钟振荡稳定等待时间不包括从释放STOP模式到时钟振荡启动这段时间(即下图“a”所示的部分)。	p. 655 ☐
	软件	待机功能	OSTS: 振荡稳定时间寄存器	如果在X1时钟用作CPU时钟时要设置STOP模式, 则应在执行STOP指令之前设置OSTS。	p. 656 ☐
				在X1时钟振荡稳定期间不要修改OSTS寄存器的值。	p. 656 ☐
				振荡稳定时间计数器的计数达到OSTS设置的振荡稳定时间。如果已进入STOP模式, 并在CPU使用内部高速振荡时钟时释放STOP模式, 则可以按以下方式设置振荡稳定时间。	p. 656 ☐
				• 预期的OSTC振荡稳定时间 ≤ OSTS设置的振荡稳定时间 因此需要注意, 在释放STOP模式后, 只有通过OSTS设置的振荡稳定时间期间的状态被设置到OSTC。	

章节	分类	功能	功能详述	注意事项	页码
第二十三章	硬件	待机功能	OSTS: 振荡稳定时间选择寄存器	X1时钟振荡等待时间不包括从释放STOP模式到时钟振荡启动这段时间（即下图“a”所示的部分）。	p. 656 ☐
	软件		STOP模式	由于中断请求信号用于释放待机模式，因此如果一个中断源的中断请求标志被设置且中断屏蔽标志被清零时，则立即释放待机模式。因此，在执行STOP指令后，立即将STOP模式复位到HALT模式，并且在经历了OSTS设置的等待时间后，系统返回操作模式。	p. 661 ☐
				在STOP模式释放后，要使用在STOP模式下停止操作的外围硬件，以及在STOP模式下时钟停止操作的外围硬件，必须重新启动外围硬件。	p. 663 ☐
				即使通过选项字节选择“可由软件停止内部低速振荡器”，在STOP模式下，内部低速振荡时钟仍继续振荡，并保持STOP模式设置前的状态。要在STOP模式下停止内部低速振荡器的振荡，应通过软件停止该振荡器，然后执行STOP指令。	p. 663 ☐
				当CPU使用高速系统时钟(X1振荡)时，为了在STOP模式释放后缩短振荡稳定时间，可在执行STOP指令前通过如下过程将CPU时钟暂时切换到内部高速振荡时钟。 <1> RSTOP设置为0 (开始内部高速振荡器的振荡) → <2> MCM0设置为0 (将CPU时钟从X1振荡切换到内部高速振荡) → <3> 检查MCS为0 (检查CPU时钟) → <4> 检查RSTS为1 (检查内部高速振荡操作) → <5> 执行STOP指令 STOP模式释放后，在将CPU时钟从高速振荡时钟切换到高速系统时钟(X1振荡)之前，应使用振荡稳定时间计数器的状态寄存器(OSTC)检测振荡稳定时间。	p. 663 ☐
				当AMPH = 1时执行STOP指令，当内部高速振荡时钟作为CPU时钟时，在STOP模式释放后CPU时钟停止4.06~16.12 μs，或者当高速系统时钟（外部时钟输入）作为CPU时钟时，CPU时钟停止160个外部时钟周期的时间。	p. 663 ☐
第二十三章	硬件	复位功能	—	对于外部复位，输入RESET引脚的低电平的时间至少应为10 μs。	p. 668 ☐
				复位输入期间，X1时钟、XT1时钟、内部高速振荡时钟和内部低速振荡时钟停止振荡。外部主系统时钟输入和外部副系统时钟输入无效。	p. 668 ☐
				在通过复位释放STOP模式时，复位输入期间保持STOP模式的内容。但P130 ² （低电平输出）除外的端口引脚变为高阻态	p. 668 ☐
				复位功能的框图	p. 669 ☐
	软件		看门狗定时器溢出	看门狗定时器内部复位功能也可以复位看门狗定时器。	p. 671 ☐
			RESF: 复位控制标志寄存器	不能通过1位存储器操作指令读取数据。	p. 678 ☐
第二十四章	软件	上电清零电路	—	如果由POC电路产生内部复位信号，则将复位控制标志寄存器（RESF）清零（00H）。	p. 679 ☐
				在释放复位状态后通过软件设置低电压检测电路（参见第二十五章 低电压检测电路）。	pp. 681, 682 ☐

章节	分类	功能	功能详述	注意事项	页码
第二十四章	软件	上电清零电路	在2.7 V/1.59 V POC模式	在供电电压达到1.59V(TYP.)后, 需要1.93~5.39 ms的电压振荡稳定时间。如果供电电压在 1.93ms内从1.59V (TYP.) 升至 2.7V (TYP.), 在复位处理之前自动产生0~5.39 ms的供电电压振荡稳定时间。	p. 682 ☐
			上电清零电路的注意事项	在系统中, 如果供电电压(V _{DD})接近POC检测电压(V _{POC})时的一段时间内产生波动, 则系统可能会反复复位和释放复位。在这种情况下, 可采用下列方法任意设置从复位释放到微控制器的启动所需要的时间。	p. 683 ☐
第二十五章	软件	低电压检测器	LVIM: Low-低电压检测寄存器	在执行以下任一过程后, 停止LVI。 • 当使用8位操作指令时: 00H → LVIM。 • 当使用1位存储器操作指令时: 对LVION清零。	p. 687 ☐
	硬件			外部输入引脚的输入电压(EXLVI)必须为: EXLVI < V _{DD} 。	p. 687 ☐
				软件	当使用 LVI作为中断, 如果在LVI检测电压状态下LVION被清为(0), INTLVI信号产生并且LVIIIF变为1。
	LVIS: 低电压检测等级选择寄存器		第4~7位必须清零。	p. 688 ☐	
			LVI操作期间不要修改LVIS的值。	p. 688 ☐	
			当检测到外部输入引脚的输入电压(EXLVI)时, 检测电压(V _{EXLVI} = 1.21 V (TYP.))恒定。因此, 不必设置LVIS。	p. 688 ☐	
	当检测供电电压(V _{DD})等级时(V _{DD})		必须执行过程<1>。当LVIMK = 0时, 在过程<4>之后可能立即会产生中断。	p. 690 ☐	
			当LVIMD=1时如果供电电压(V _{DD}) ≥ 检测电压(V _{LVI}), 则不会产生内部复位信号。	p. 690 ☐	
			当检测外部输入引脚的输入电压(EXLVI)等级时	必须执行<1>。当LVIMK = 0时, 在完成<3>后可能立即会产生中断。	p. 693 ☐
	如果在LVIMD=1时, 外部输入引脚的输入电压(EXLVI) ≥ 检测电压(V _{EXLVI} = 1.21 V (TYP.)), 则不会产生内部复位信号。			p. 693 ☐	
	硬件		必须保证外部输入引脚的输入电压(EXLVI): EXLVI < V _{DD}	p. 693 ☐	
			当检测外部输入引脚的输入电压(EXLVI)等级时	外部输入引脚的输入电压(EXLVI)必须满足以下条件: EXLVI < V _{DD}	p. 698 ☐
	软件		低电压检测电路的注意事项	在系统中, 如果供电电压(V _{DD})在接近LVI检测电压(V _{LVI})的一段时间内产生波动, 这时根据低电压检测电路的使用情况进行如下操作。 (1) 用于复位 系统可能会反复进行复位和释放复位。 在这种情况下, 可采用下面的方法 (1) 任意设置从复位释放到微控制器的启动所经历的时间。 (2) 用于中断 可能会频繁产生中断请求。可采用方法 (2) 中的(b)。	p. 700 ☐
第二十六章	软件	选项字节	0082H, 0083H/1082H, 1083H	必须对0082H 和0083H (当使用引导交换功能时为0082H/1082H和0083H/1083H)清零(00H)。	p. 703 ☐
			0080H/1080H	把1080H设置与0080H为相同的值, 因为0080H和1080H在引导交换操作过程中进行切换。	p. 703 ☐

章节	分类	功能	功能详述	注意事项	页码
第二十六章	软件	选项字节	0081H/1081H	使用专用flash存储器编程器只能对POCMODE进行写操作。在自编程期间或者自编程时的引导交换操作期间(此时,设置1.59 V POC模式(默认值))不能对它进行设置。然而,因为在引导交换期间1081H的值复制到0081H处,在使用引导交换功能时,建议对1081H设置与0081H相同的值。	p. 703 ☐
			0084H/1084H	对于没有配置片上调试功能的产品(μ PD78F05xxA),必须将00H赋给0084H(禁止片上调试操作)。由于在引导操作时0084H和1084H要相互切换,因此也要对1084H清零(00H)。	p. 704 ☐
				对于具有片上调试功能的产品(μ PD78F05xxDA),如果要使用它的片上调试功能,需要对0084H单元赋值02H或03H。由于在引导功能期间0084H和1084H要相互切换,因此也要对1084H设置与0084H相同的值。	p. 704 ☐
			0080H/1080H	禁止设置: WDCS2 = WDCS1 = WDCS0 = 0且WINDOW1 = WINDOW0 = 0。	p. 705 ☐
				当在 $1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$ 使用看门狗定时器时禁止设置WINDOW1 = WINDOW0 = 0。	p. 705 ☐
				自编程和flash存储器模拟EEPROM期间看门狗定时器继续其操作。处理过程中中断响应时间将被延迟。设置溢出时间和窗口大小时应考虑到这一延迟情况。	p. 705 ☐
				如果LSROSC = 0(可由软件停止振荡),则无论内部振荡模式寄存器(RCM)的第0位(LSRSTOP)为何值,在HALT和STOP模式下对看门狗定时器不提供计数时钟。当8位定时器H1使用内部低速振荡时钟时,即使在HALT/STOP模式下也对8位定时器H1提供计数时钟。	p. 705 ☐
				必须对第7位清零(0)。	p. 705 ☐
			0081H/1081H	必须将第7~1位清零(0)。	p. 706 ☐
第二十七章	软件	Flash 存储器	IMS: 内部存储器容量切换寄存器, IXS: 内部扩展RAM容量切换寄存器	复位释放后必须按照表27-1对每个产品进行设置。	p. 708 ☐
				在复位释放后必须如表27-2所示设置每种产品的值。	p. 709 ☐
				78K0/KB不提供IXS寄存器。	p. 709 ☐
				如果要设置存储器容量,应先设置IMS再设置IXS。设置存储器容量时应使内部存储器ROM和内部扩展RAM区域不要产生重叠。	pp. 708, 709 ☐
			操作时钟	在使用CSI10时,只能使用内部高速振荡时钟(f _{RH})。	p. 717 ☐
				在使用UART6时,只能使用X1时钟(f _X)或外部主系统时钟(f _{EXCLK})。	p. 717 ☐
			X1, P31引脚的处理	对于有片上调试功能的产品(μ PD78F05xxDA),当使用Flash存储器编程器对Flash存储器进行写操作时, P31/INTP2/OCD1A和P121/X1/OCD0A的连接如下。 • P31/INTP2/OCD1A: 通过电阻器连接到EVss • P121/X1/OCD0A: 通过电阻器连接到Vss	p. 717 ☐
			选择通信模式	当选择UART6时,在接收到FLMD0脉冲后,根据专用Flash存储器编程器发送的复位命令计算接收时钟。	p. 719 ☐
			安全设置	在对一次性擦除进行安全性设置后,不能再对该设置执行擦除操作。此外,由于禁止执行擦除命令,即使执行了写命令,与已经写到Flash存储器中的数据不同的数据也不能被写入。	p. 721 ☐
				如果对重写引导簇0进行了安全性设置,则不能再对该设备的引导簇0进行重写。	p. 721 ☐
第二十七章	硬件				

章节	分类	功能	功能详述	注意事项	页码
第二十七章	硬件	Flash 存储器	E.P.V. 命令用法	使用专用flash存储器编程器当执行引导交换时，不要使用E.P.V.命令。	pp. 723, 724, 732
			通过自编程进行Flash存储器编程	当CPU使用副系统时钟时不能使用自编程功能。	p. 725
				无论 RSTOP标志(内部振荡模式寄存器(RCM)的第0位)的设置，在自编程期间内部高速振荡器开始震荡。即使执行 STOP指令，内部高速振荡器的振荡不能停止。	p. 725
	软件		自编程期间FLMD0引脚应输入高电平。	p. 725	
			在启动自编程之前必须执行DI指令。 自编程功能检查中断请求标志 (IF0L, IF0H, IF1L和IF1H)。如果产生了中断请求，则停止自编程操作。	p. 725	
			即使在DI状态下也可以通过未屏蔽的中断请求停止自编程。要避免这种情况，可以通过使用中断屏蔽标志寄存器(MK0L, MK0H, MK1L和MK1H)屏蔽该中断。	p. 725	
			将用于自编程的入口程序分配在公共区域(0000H~7FFFH)。	p. 725	
第二十八章	硬件	片上调试功能 (仅 μPD78F05xxDA)	μPD78F05xxDA	μPD78F05xxDA具有片上调试功能。由于在使用片上调试功能后产品的稳定性不能得到保证，因此在给定flash存储器可重写次数的情况下不要将该产品用于大规模生产。NEC Electronics不接受有关该产品的投诉。	p. 734
			当使用OCD0A/X1和OCD0B/X2 时	在片上调试期间从OCD0A/X1引脚输入时钟。 通过外部下拉OCD1A/P31引脚或通过使用P130引脚的外部电路(当该设备复位时输出低电平)，控制OCD0A/X1和OCD0B/X2引脚。	p. 734
第三十、三十一章	硬件	电气特性	μPD78F05xxDA	μPD78F05xxDA具有片上调试功能。不要将该产品用于大规模生产，因为在给定闪存重写次数的条件下，使用片上调试功能后，产品的可靠性得不到保证。NEC Electronics 不接受有关该产品的任何投诉。	p. 750
			-	如下所示，安装的引脚根据产品不同。	pp. 750, 752~ 759, 761~ 775, 777~ 784, 786~ 799
			最大额定值	任何一项参数哪怕是在瞬间超过最大额定值，都会使产品质量受到影响。也就是说，最大额定值是产品濒临物理损坏的临界点，因而，必须保证产品在不超过最大额定值的条件下使用。	pp. 752, 753, 777, 778
			电流值	能使每个引脚运行的电流值必须满足每个引脚电流值和所有引脚的电流的总和值。	pp. 753, 778

章节	分类	功能	功能详述	注意事项	页码
第三十、三十一章	硬件	电气特性	X1 振荡器特性	在使用X1时钟时，上图中被虚线包围的部分的配线应按照如下配线方法配线，以防止连接线电容产生不利影响。 • 连接线越短越好。 • 连接线不应与其他信号线交叉。 • 流经的电流变化较大的信号线不要在振荡器周围布线。 • 要保持振荡器电容器的接地点电压与Vss相同。 • 不要将电容的地信号接入大电流地。 • 不要从振荡器获取信号。	pp. 754, 779 ☐
				由于复位后CPU使用内部高速振荡时钟进行操作，因此用户要使用振荡稳定时间计数器的状态寄存器（OSTC）检测X1时钟振荡稳定时间。在充分评估了所使用的振荡器的振荡稳定时间后再确定OSTC和振荡稳定时间选择寄存器（OSTS）的振荡稳定时间。	pp. 754, 779 ☐
			XT1振荡器特性	在使用XT1时钟时，上图中被虚线包围的部分的配线应按照如下配线方法配线，以防止连接线电容产生不利影响。 • 连接线越短越好。 • 连接线不应与其他信号线交叉。 • 流经的电流变化较大的信号线不要在振荡器周围布线。 • 要保持振荡器电容器的接地点电压与Vss相同。 • 不要将电容的地信号接入大电流地。 • 不要从振荡器获取信号。	pp. 755, 780 ☐
				XT1振荡器是一个低振幅电路，用于降低功耗，但由于比X1振荡器更容易受到噪音干扰，因此在使用XT1时钟时应特别注意连线方式。	pp. 755, 780 ☐
第三十三章	硬件	推荐焊接条件	—	不要一起使用不同的焊接方式（除局部加热外）。	p. 813 ☐
			μPD78F05xxDA	μPD78F05xxDA具有片上调试功能。因为不能保证大规模生产后的片内调试功能使用的可靠性，减少flash 存储器的写入次数，不要将此产品用于大规模生产。NEC Electronics 不受理与此相关的投诉。	p. 813 ☐
第三十四章	软件	等待	—	当外围硬件时钟(fPRS)停止时，不要使用产生等待请求的方式访问上述寄存器。	p. 815 ☐

详细信息请联系：

中国区

网址：

<http://www.cn.necel.com/>

<http://www.necel.com/>

[北京]

日电电子（中国）有限公司
中国北京市海淀区知春路 27 号
量子芯座 7, 8, 9, 15 层
电话：（+86）10-8235-1155
传真：（+86）10-8235-7679

[深圳]

日电电子（中国）有限公司深圳分公司
深圳市福田区益田路卓越时代广场大厦 39 楼
3901, 3902, 3909 室
电话：（+86）755-8282-9800
传真：（+86）755-8282-9899

[上海]

日电电子（中国）有限公司上海分公司
中国上海市浦东新区银城中路 200 号
中银大厦 2409-2412 和 2509-2510 室
电话：（+86）21-5888-5400
传真：（+86）21-5888-5230

[香港]

香港日电电子有限公司
香港九龙旺角太子道西 193 号新世纪广场
第 2 座 16 楼 1601-1613 室
电话：（+852）2886-9318
传真：（+852）2886-9022
2886-9044

上海恩益禧电子国际贸易有限公司
中国上海市浦东新区银城中路 200 号
中银大厦 2511-2512 室
电话：（+86）21-5888-5400
传真：（+86）21-5888-5230