カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



改訂一覧は表紙をクリックして直接ご覧になれます。 改訂一覧は改訂箇所をまとめたものであり、詳細については、 必ず本文の内容をご確認ください。

32

SH-3、SH-3E、SH3-DSP

ソフトウェアマニュアル ルネサス32ビットRISCマイクロコンピュータ SuperH™ RISC engineファミリ

安全設計に関するお願い -

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、 誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した 冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

■ 本資料ご利用に際しての留意事項 -

- 1. 本資料は、お客様が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサステクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサステクノロジは責任を負いません。
- 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報 は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサステクノロジホームページ (http://www.renesas.com) などを通じて公開される情報に常にご注意ください。
- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサステクノロジはその責任を負いません。
- 5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサステクノロジは、適用可否に対する責任は負いません。
- 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。
- 7. 本資料の転載、複製については、文書によるルネサステクノロジの事前の承諾が必要です。
- 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサステクノロジ、ルネサス販売または特約店までご照会ください。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC端子には、何も接続しないようにしてください。

2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。

未使用の入力端子は、入力をプルアップかプルダウンによって、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は,製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。

リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザープアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられています。 これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アクセス しないようにしてください。

はじめに

SH-3、SH-3E、SH3-DSP は、RISC タイプの CPU により、高性能な演算処理を実現し、システム構成に必要な周辺機能を集積すると同時に、携帯用機器に不可欠な低消費電力を同時に実現する新世代シングルチップ RISC マイコンです。

SH-3、SH-3E、SH3-DSP の CPU は、RISC (Reduced instruction set computer) タイプの命令セットを持っており、基本命令は1命令1ステート(1システムクロックサイクル)で動作するので、命令実行速度が向上しています。また内部32ビット構成を採っていてデータ処理能力を強化しています。

また、SH-3E は単精度浮動小数点演算をサポートし、さらに PCAPI 完全準拠の倍精度浮動小数点演算もエミュレーションします。SH-3E の命令は IEEE754 規格に対応した浮動小数点演算のサブセットとなっています。

このソフトウェアマニュアルは、SH-3、SH-3E、SH3-DSPの命令の詳細について記載しています。 命令の動作やアーキテクチャを知るために使ってください。SH-3、SH-3E、SH3-DSPの特長であるパ イプラインの動作についても述べてあります。

ハードウェアについては、ハードウェアマニュアルをごらんください。

マニュアルの構成

このマニュアルの構成を表1に示します。また、記載項目と記載章節との関係を表2に示します。

表 1 マニュアルの構成

区分		章名	内容
概要	1. 特·	長	CPU の特長
アーキテクチャ(1)	2. プ	ログラミングモデル	汎用レジスタ、コントロールレジスタ、システム レジスタの種類と構成
	3. デ	ータ形式	レジスタとメモリ上のデータ形式
	4. 浮	動小数点演算ユニット	FPU のレジスタ構成、FPU 例外
	5. DS 転	SP の演算機能とデータ 送	固定小数点演算、整数演算、論理演算、乗算、シフト演 算、飽和演算などの DSP 演算の概要、繰り返し制御
命令の概要	6. 命	令の特長	命令の特長、アドレッシングモード、命令形式
	7. 命	令セット	分類順の命令概要、アルファベット順命令一覧
命令の詳細	8. 各	命令の説明	アルファベット順の各命令の動作
アーキテクチャ(2)	9. 処	理状態	低消費電力モードなどの処理状態

表2 項目と関連する章名

区分	表2 項目と関連を 項目	章名

概要と特長	CPU の特長	1. 特長
	命令の特長	6.1 RISC タイプ命令セット
	パイプライン	10.1 パイプラインの基本構成
		10.2 スロットとパイプラインの流れ
アーキテクチャ	レジスタの構成	2. プログラミングモデル
	データ形式	3. データ形式
	浮動小数点演算ユニット	4. 浮動小数点演算ユニット
	DSP	5. DSP の演算機能とデータ転送
	処理状態、リセット状態、	9. 処理状態
	例外処理状態、バス権解放状態、	
	プログラム実行状態、	
	低消費電力モード、スリープモード、	
	スタンバイモード	
	パイプライン動作	10. パイプライン動作
命令の概要	命令の特長	6. 命令の特長
	アドレッシングモード	6.2 アドレッシングモード
	命令形式	6.3 命令形式
命令一覧	命令セット	7.1 分類順命令セット
		7.2 アルファベット順命令セット
命令の詳細	命令の動作詳細	8. 各命令の説明
		10.7 各命令のパイプラインの動作
	命令実行ステート数	10.3 命令実行ステート数

本版で改訂された箇所

修正項目	ページ	修正箇所
全体	-	社名変更による変更
		(修正前)日立製作所 → (修正後)ルネサス テクノロジ

目次

第1:	章 概要	
1.1	SH-3 CPU の特長	1-1
1.2	SH3-DSP の特長	1-3
第2	章 プログラミングモデル	
2.1	概要	2-1
2.2	汎用レジスタ	2-8
2.3	コントロールレジスタ	2-10
2.4	システムレジスタ	2-11
2.5	レジスタの初期値	
第3	章 データ形式	
3.1		3-1
3.2	メモリ上でのデータ形式	
3.3	イミディエイトデータのデータ形式	
3.4	DSP タイプデータ形式(SH3-DSP のみ)	
	章 浮動小数点演算ユニット(SH-3E のみ)	5-3
4.1	概要	<i>1</i> _1
4.2		
4.2	4.2.1 浮動小数点レジスタ	
	4.2.1 / 字動小数点レジスタ	
	4.2.3 浮動小数点ステータス/コントロールレジスタ (FPSCR	
4.3	浮動小数点フォーマット	
	4.3.1 浮動小数点数フォーマット	4-4
	4.3.2 非数 (NaN)	
	4.3.3 非正規化数の値	
4.4	4.3.4 その他の特殊な値について 浮動小数点例外モデル	
7.7	4.4.1 イネーブル状態の例外	
	4.4.2 ディスエーブル状態の例外	
	4.4.3 FPU の例外事象とコード	
	4.4.4 メモリ内の浮動小数点データの配置	
	4.4.5 特殊オペランドを伴う算術演算	4-6

4.5	CPU との同期化	4-7
第5章	章 DSP の演算機能とデータ転送(SH3-DSP のみ)	
5.1	ALU 固定小数点演算	5-2
5.2	ALU 整数演算	5-7
5.3	ALU 論理演算	5-9
5.4	固定小数点乗算	5-11
5.5	シフト演算	5-13
	5.5.1 算術シフト演算	5-13
	5.5.2 論理シフト演算	
5.6	MSB 検出命令	
5.7	丸め処理	
5.8	状態選択ビット (CS)と DSP 状態ビット (DC)	5-24
5.9	オーバフロー防止機能(飽和演算)	5-25
5.10	データ転送	5-26
	5.10.1 X、Y メモリデータ転送	
	5.10.2 シングルデータ転送	
5.11	オペランド競合	
5.12	DSP 繰り返し(ループ)制御	
	5.12.1 注意事項	
5.13	条件付き命令とデータ転送	5-37
	章 命令の特長	
6.1	RISC タイプ命令セット	
	6.1.1 16 ビット固定長命令	
	6.1.2 1命令/1ステート	
	6.1.3 データサイズ	
	6.1.5 遅延分岐	
	6.1.6 乗算 / 積和演算	
	6.1.7 Tビット	
	6.1.8 イミディエイトデータ	
	6.1.9 絶対アドレス	
	6.1.10 16 ビット / 32 ビットディスプレースメント	
6.2	6.1.11 特権命令 CPU 命令のアドレッシングモード	
6.3	DSP データアドレッシング (SH3-DSP のみ)	
0.5	6.3.1 X、Y データアドレッシング	
	6.3.2 シングルデータアドレッシング	
	6.3.3 モジュロアドレッシング	
	6.3.4 DSP アドレッシング動作	
6.4	CPU 命令の命令形式	6-13
6.5	DSP 命令の命令形式 (SH3-DSP のみ)	6-15
	6.5.1 ダブル、シングルデータ転送命令	6-16

	6.5.2	並行処理命令	6-17
第 7	章 命令	セット	
7.1	分類順	命令セット	7-1
	7.1.1	データ転送命令	7-5
	7.1.2	算術演算命令	
	7.1.3	 論理演算命令	
	7.1.4	シフト命令	
	7.1.5	分岐命令	7-9
	7.1.6	システム制御命令	7-10
	7.1.7	浮動小数点命令(SH-3E のみ)	7-12
	7.1.8	FPU システムレジスタに関連する CPU 命令 (SH-3E のみ)	7-13
	7.1.9	DSP 機能をサポートする CPU 命令(SH3-DSP のみ)	7-13
7.2	アルフ	アベット順命令セット	7-15
7.3	DSP デ	・ ータ転送命令の命令セット(SH3-DSP のみ)	7-23
	7.3.1	ダブルデータ転送命令(X メモリデータ)	7-23
	7.3.2	ダブルデータ転送命令(Y メモリデータ)	7-24
	7.3.3	シングルデータ転送命令	
7.4	DSP 演	算命令の命令セット (SH3-DSP のみ)	
	7.4.1	ALU 算術演算命令	7-28
	7.4.2	ALU 論理演算命令	
	7.4.3	固定小数点乗算命令	
	7.4.4	シフト演算命令	
	7.4.5	システム制御命令	
	7.4.6	NOPX と NOPY の命令コード	
第8:	章 各命	令の説明	
8.1	命令説	明のフォーム	8-1
8.2	命令の	説明 (SH-3、SH-3E、SH3-DSP に共通する CPU 命令の説明)	8-5
	8.2.1	ADD ADD binary:算術演算命令	8-5
	8.2.2	ADDC ADD with Carry: 算術演算命令	
	8.2.3	ADDV ADD with V flag overflow check: 算術演算命令	
	8.2.4	AND AND logical:論理演算命令	
	8.2.5	BF Branch if False:分岐命令	
	8.2.6	BF/S Branch if False with delay Slot:分岐命令	
	8.2.7	BRA BRAnch:分岐命令	
	8.2.8	BRAF BRAnch Far:分岐命令	
	8.2.9	BSR Branch to SubRoutine: 分岐命令	8-16
	8.2.10	BSRF Branch to SubRoutine Far: 分岐命令	
	8.2.11	BT Branch if True:分岐命令	
	8.2.12	BT/S Branch if True with delay Slot:分岐命令	
	8.2.13	CLRMAC CLeaR MAC register:システム制御命令	
	8.2.14	CLRS CLeaR Sbit:システム制御命令	
	8.2.15	CLRT CLeaR Tbit:システム制御命令	
	8.2.16	CMP/cond CoMPare conditionally: 算術演算命令	
	8.2.17	DIVOS DIVide (step0) as Signed: 算術演算命令	
	8.2.18	DIV0U DIVide(step0) as Unsigned: 算術演算命令	

8.2.19	DIV1 DIVide 1 step:算術演算命令	
8.2.20	DMULS.L Double-length MULtiply as Signed: 算術演算命令	8-35
8.2.21	DMULU.L Double-length MULtiply as Unsigned: 算術演算命令	
8.2.22	DT Decrement and Test: 算術演算命令	
8.2.23	EXTS EXTend as Signed: 算術演算命令	8-40
8.2.24	EXTU EXTend as Unsigned: 算術演算命令	8-41
8.2.25	JMP JuMP: 分岐命令	
8.2.26	JSR Jump to SubRoutine: 分岐命令	8-43
8.2.27	LDC LoaD to Control register:システム制御命令	8-45
8.2.28	LDRE LoaD effective address to RE register:システム制御命令	8-50
8.2.29	LDRS LoaD effective address to RS register:システム制御命令	8-51
8.2.30	LDS LoaD to System register:システム制御命令	
8.2.31	LDTLB Load PTEH/PTEL to TLB:システム制御命令	
8.2.32	MAC.L Multiply and ACcumulate Long:算術演算命令	8-57
8.2.33	MAC Multiply and ACcumulate Word:算術演算命令	
8.2.34	MOV MOVe data:データ転送命令	
8.2.35	MOV MOVe immediate data:データ転送命令	
8.2.36	MOV MOVe peripheral data:データ転送命令	8-69
8.2.37	MOV MOVe structure data:データ転送命令	8-72
8.2.38	MOVA MOVe effective Address:データ転送命令	
8.2.39	MOVT MOVe T bit:データ転送命令	
8.2.40	MUL.L MULtiply Long:算術演算命令	
8.2.41	MULS.W MULtiply as Signed Word: 算術演算命令	
8.2.42	MULU.W MULtiply as Unsigned Word: 算術演算命令	8-79
8.2.43	NEG NEGate: 算術演算命令	
8.2.44	NEGC NEGate with Carry: 算術演算命令	8-81
8.2.45	NOP No Operation:システム制御命令	
8.2.46	NOT NOT-logical complement: 論理演算命令	8-83
8.2.47	OR OR logical: 論理演算命令	
8.2.48	PREF PREFetch data to the cache:システム制御命令	
8.2.49	ROTCL ROTate with Carry Left:シフト命令	8-87
8.2.50	ROTCR ROTate with Carry Right: シフト命令	
8.2.51	ROTL ROTate Left:シフト命令	
8.2.52	ROTR ROTate Right: シフト命令	
8.2.53	RTE ReTurn from Exception:システム制御命令	
8.2.54	RTS ReTurn from SubRoutine: 分岐命令	8-93
8.2.55	SETRC SET reperat count RC:システム制御命令	
8.2.56	SETS SET Sbit: システム制御命令	
8.2.57	SETT SET T bit: システム制御命令	
8.2.58	SHAD SHift Arithemetic Dynamically:シフト命令	
8.2.59	SHAL SHift Arithmetic Left:シフト命令	
8.2.60	SHAR SHift Arithmetic Right: シフト命令	
8.2.61	SHLD SHift Logical Dynamically:シフト命令	
8.2.62	SHLL SHift Logical Left:シフト命令	
8.2.63	SHLLn n bits SHift Logical Left:シフト命令	
8.2.64	SHLR SHift Logical Right: シフト命令	
8.2.65	SHLRn n bits SHift Logical Right:シフト命令	8-109

	8.2.66	SLEEP SLEEP:システム制御命令	
	8.2.67	STC Store Control register:システム制御命令	8-112
	8.2.68	STS STore System register:システム制御命令	8-117
	8.2.69	SUB SUBtract binary: 算術演算命令	8-121
	8.2.70	SUBC SUBtract with Carry: 算術演算命令	8-122
	8.2.71	SUBV SUBtract with(Vflag)underflow check: 算術演算命令	8-123
	8.2.72	SWAP SWAP register halves:データ転送命令	8-124
	8.2.73	TAS Test And Set:論理演算命令	8-126
	8.2.74	TRAPA TRAP Always:システム制御命令	8-127
	8.2.75	TST TeST logical:論理演算命令	8-128
	8.2.76	XOR eXclusive OR logical:論理演算命令	8-130
	8.2.77	XTRCT eXTRaCT:データ転送命令	8-132
8.3	浮動小数	数点命令と FPU に関連する CPU 命令(SH-3E のみ)	8-133
	8.3.1	FABS Floating point ABSolute value:浮動小数点命令	8-135
	8.3.2	FADD Floating point ADD:浮動小数点命令	
	8.3.3	FCMP Floating point Compare: 浮動小数点命令	
	8.3.4	FDIV Floating point DIVide: 浮動小数点命令	
	8.3.5	FLDIO Floating point LoaD Immediate 0: 浮動小数点命令	
	8.3.6	FLDI1 Floating point LoaD Immediate 1: 浮動小数点命令	8-146
	8.3.7	FLDS Floating point LoaD to System register: 浮動小数点命令	
	8.3.8	FLOAT FLOAting point Convert from Integer: 浮動小数点命令	
	8.3.9	FMAC Floating point Multiply ACcumulate: 浮動小数点命令	
	8.3.10	FMOV Floating point MOVe: 浮動小数点命令	
	8.3.11	FMUL Floating point MULtiply: 浮動小数点命令	
	8.3.12	FNEG Floating point NEGate: 浮動小数点命令	
	8.3.13	FSQRT Floating point SQuare RooT: 浮動小数点命令	
	8.3.14	FSTS Floating point STore from System register: 浮動小数点 命令	
	8.3.15	FSUB Floating point SUBtract: 浮動小数点命令	
	8.3.16	FTRC Floating point TRuncate and Convert to integer: 浮動小数点命令	
	8.3.17	LDS Load to FPU System register: FPU に関する CPU 命令	
	8.3.18	STS STore from FPU System register: FPU に関する CPU 命令	
8.4		- 夕転送命令の説明 (SH3-DSP のみ)	
0.1	8.4.1		0 171
	8.4.1	MOVS MOVe Single data between memory and dsp register:	0 177
	0.43	DSP データ転送命令	
	8.4.2	MOVX MOVe between X memory and dsp register: DSP データ転送命令	
	8.4.3	MOVY MOVe between Y memory and dsp register: DSP データ転送命令	
	8.4.4	NOPX No access OPeration for X memory: DSP データ転送命令	
0.5	8.4.5	NOPY No access OPeration for Y memory: DSP データ転送命令	
8.5		算命令の説明	
	8.5.1	PABS ABSolute: DSP 算術演算命令	
	8.5.2	[if cc] PADD ADDition with Condition: DSP 算術演算命令	
	8.5.3	PADD PMULS ADDition & MULtiply Signed by Signed: DSP 算術演算命令	
	8.5.4	PADDC ADDition with Carry: DSP 算術演算命令	
	8.5.5	[if cc] PAND logical AND: DSP 論理演算命令	
	8.5.6	[if cc] PCLR CLeaR: DSP 算術演算命令	
	8.5.7	PCMP CoMPare two data: DSP 算術演算命令	8-210

	8.5.8	[if cc] PCOPY COPY with Condition: DSP 算術演算命令	8-212
	8.5.9	[if cc] PDEC DECrement by 1: DSP 算術演算命令	8-215
	8.5.10	[if cc] PDMSB Detect MSB with Condition: DSP 算術演算命令	8-218
	8.5.11	[if cc] PINC INCrement by 1 with Condition: DSP 算術演算命令	
	8.5.12	[if cc] PLDS LoaD System register: DSP システム制御命令	
	8.5.13	PMULS MULtiply Signed by Signed: DSP 算術演算命令	
	8.5.14	[if cc] PNEG NEGate: DSP 算術演算命令	
	8.5.15	[if cc] POR logical OR: DSP 論理演算命令	
	8.5.16	PRND RouNDing: DSP 算術演算命令	
	8.5.17	[if cc] PSHA SHift Arithmetically with Condition: DSP 算術シフト命令	
	8.5.18	[if cc] PSHL SHift Logically with condition: DSP 論理シフト命令	
	8.5.19	[if cc] PSTS STore System register: DSP システム制御命令	
	8.5.20	[if cc] PSUB SUBtract with Condition: DSP 算術演算命令	
	8.5.21	PSUBPMULS: SUBtraction & MULtiply Signed by Signed DSP 算術演算命令	
	8.5.22	PSUBC SUBtract with Carry: DSP 算術演算命令	
	8.5.23	[if cc] PXOR logical eXclusive OR: DSP 論理演算命令	8-255
第9章	5 処理状	忧態	
9.1	処理状態	<u> </u>	9-1
	9.1.1	リセット状態	9-2
	9.1.2	例外処理状態	9-2
	9.1.3	プログラム実行状態	9-2
	9.1.4	低消費電力状態	9-2
	9.1.5	バス権解放状態	9-2
9.2	低消費電	[力状態	9-3
	9.2.1	スリープモード	9-3
	9.2.2	スタンバイモード	
	9.2.3	モジュールスタンバイ機能	
	9.2.4	ハードウェアスタンバイモード	
笙 10	音 パイ	プライン動作	
		テインの基本構成	10.1
10.1			
	10.1.1	5 段パイプライン	
	10.1.2	スロットとパイプラインの流れ	
	10.1.3	1 スロットの実行にかかるステート数	
40.0	10.1.4	_ 命令実行ステート数	
10.2		生	
	10.2.1	命令フェッチ(IF)とメモリアクセス(MA)の競合	
	10.2.2	メモリロード命令による競合	
	10.2.3	SR 更新命令による競合	
	10.2.4	乗算器アクセスによる競合	
	10.2.5	FPU の競合 (SH-3E のみ)	
	10.2.6	DSP データ演算命令とストア命令の競合 (SH3-DSP のみ)	10-11
	10.2.7	DSP レジスタ間転送とメモリ・ロード / ストア動作の競合	10.15
10.2		(SH3-DSP のみ)	
10.3	ノログラ	ラミングの指針	
	10.3.1	競合の種類と命令との対応	10-13

	10.3.2	命令実行速度の向上	10-16
	10.3.3	ステート数	10-16
10.4	各命令0	Dパイプラインの動作	10-17
	10.4.1	データ転送命令	10-27
	10.4.2	算術演算命令	
	10.4.3	論理演算命令	10-35
	10.4.4	シフト命令	10-38
	10.4.5	分岐命令	10-40
	10.4.6	システム制御命令	10-44
	10.4.7	例外処理	10-55
	10.4.8	FPU 命令のパイプライン (SH-3E のみ)	10-58
	10.4.9	DSP データ転送命令 (SH3-DSP のみ)	10-60
	10.4.10	DSP 演算命令(SH3-DSP のみ)	10-64
付	録		
A.	命令コー	- F	1
	A.1	アドレッシングモード別命令セット	1
	A.2	命令形式別命令セット	15
	A.3	オペレーションコードマップ	
B.	パイプラ	ライン動作と競合	

1. 概要

1.1 SH-3 CPU の特長

SH-3、SH-3E、SH3-DSP の CPU は、RISC (Reduced instruction set computer) タイプの命令セットを持っており、基本命令は 1 命令 1 ステート (1 システムクロックサイクル) で動作するので、命令実行速度が飛躍的に向上しています。また内部 32 ビット構成を採用しておりデータ処理能力を強化しています。

SH-3、SH-3E、SH3-DSP CPU の特長を表 1.1 に示します。

表 1.1 SH-3 SH-3F SH3-DSP CPUの特長

	表 1.1 SH-3、SH-3E、SH3-DSP CPU の特長
項目	特長
アーキテクチャ	• ルネサス テクノロジオリジナルアーキテクチャ
	● 内部 32 ビット構成
汎用レジスタマシン	• 汎用レジスタ 32 ビット×16 本
	(バンクレジスタ 32 ビット×8 本)
	• コントロールレジスタ 32 ビット×5 本
	● システムレジスタ 32 ビット×4本 (SH-3)、
	32 ビット×6本 (SH-3E)
命令セット	• 命令長は 16 ビット固定長、これによるコード効率の向上
	ロード・ストア・アーキテクチャ(基本/論理演算はレジスタ間で実行)
	• 遅延分岐方式の採用で、分岐時のパイプラインの乱れを軽減
	• C 言語指向の命令セット
命令実行時間	• 基本命令は1命令/1ステート
アドレス空間	• 論理アドレス空間 最大 4G バイト
乗算器内蔵	32×32→64の乗算を2(~5)ステートで実行、
	32×32+64→64 の積和演算を 2 (~5) ステートで実行
パイプライン	• 5段パイプライン方式
処理状態	リセット状態
	• 例外処理状態
	• プログラム実行状態
	• 低消費電力状態
	• バス権解放状態
低消費電力状態	• スリープモード
	• スタンバイモード
	• モジュールスタンバイ機能

1. 概要

項目	特長
FPU (SH-3Eのみ)	 単精度浮動小数点フォーマット IEEE754 規格のデータタイプのサプセット 無効演算例外およびゼロによる除算例外(IEEE754 規格準拠) ゼロ方向への丸め処理(IEEE754 規格準拠) 汎用レジスタファイル 32 ビット×16 の浮動小数点レジスタ 基本命令 実行ピッチ:1 サイクル/レイテンシー:2 サイクル(FADD / FSUB / FMUL) FMAC(浮動小数点数積和演算) 実行ビッチ:1 サイクル/レイテンシー:2 サイクル FDIV / FSQRT サポート FLDIO / FLDI1 (Load constant 0/1) サポート

1.2 SH3-DSP の特長

SH3 CPU は、16 ビット長のみの命令を持っています。SH3-DSP は基本的には同じ 16 ビット長の命令を持ち、DSP タイプの命令を並行処理するために、32 ビット長の DSP タイプの命令が追加されています。SH3 CPU は標準のノイマン型アーキテクチャですが、SH3-DSP は拡張ハーバード型アーキテクチャの DSP データバスを持っています。

SH3-DSP に追加された特長を表 1.2 に示します。

表 1.2 SH3-DSP の追加された特長

7.5	衣 1.2 3円3-D3F の足加された付支
項目	特長
DSP ユニット	● 乗算器
	● 算術演算器(ALU:Arithmetic Logic Unit)
	● バレルシフタ
	• DSP レジスタ
	● MSB 検知
乗算器	● 16 ビット×16 ビット→32 ビット (符号付き固定小数点)
	● 1 サイクル乗算器
DSP レジスタ	• 40 ビットデータレジスタ×2 本
	• 32 ビットデータレジスタ×6 本
	● モジュロレジスタ (MOD、32 ビット) をコントロールレジスタに追加
	• リピートカウンタ (RC)をステータスレジスタ (SR) に追加
	● 繰り返し開始レジスタ (RS、32 ビット)、繰り返し終了レジスタ (RE、32 ビッ
	ト)をコントロールレジスタに追加
DSP データパス	● 拡張ハーバード型アーキテクチャ
	● 2 つのデータバスおよび 1 つの命令バスを同時にアクセス
内蔵メモリ	• 16K バイト RAM
並行処理	• 最大 4 つの並行処理
	● ALU演算、乗算、および2つのロードまたはストア
アドレス演算器	• 2つのアドレス演算器
	• 2つのメモリをアクセスするためのアドレス演算
DSP データ	• インクリメント、デクリメントおよびインデクス
アドレッシングモード	それぞれモジュロアドレッシング付きまたはなし
繰り返し制御	• ゼロオーバヘッド繰り返し(ループ)制御
命令セット	16 ビット長または32 ビット長
	- 16 ビット長(ロードまたはストアだけの場合)
	- 32 ビット長 (ALU 演算、乗算を含む場合)
	• DSP レジスタをアクセスする SH マイコン命令を追加
パイプライン	• 5段パイプライン方式
	• 最後の第5ステージは WB ステージと DSP ステージ兼用
	·

1-4

2. プログラミングモデル

2.1 概要

(1) 処理モード

処理モードにはユーザモードと特権モードの2つがあります。通常はユーザモードで動作し、例外が発生または割り込みを受け付けると特権モードになります。レジスタには、汎用レジスタ、システムレジスタ、コントロールレジスタがあり、アクセスできるレジスタはそれぞれの処理モードで異なります。

(2) 汎用レジスタ

汎用レジスタには、R0 から R15 まで 16 本のレジスタがあります。汎用レジスタ R0 から R7 は、バンクレジスタで、処理モードで切り替えることができます。

特権モードのとき、ステータスレジスタ(SR)のレジスタバンクビット(RB)により、汎用レジスタとしてアクセスできるレジスタとできないレジスタが決められます。汎用レジスタとしてアクセスできないレジスタは、コントロールレジスタのロード命令(LDC)とストア命令(STC)でアクセスします。

RB ビットが 1 のとき、つまりバンク 1 が選ばれているとき、バンク 1 の汎用レジスタ $R0_BANK1$ から $R7_BANK1$ とバンクに関係ない R8 から R15 との合計 16 本のレジスタが汎用レジスタ R0 から R15 としてアクセスすることができ、バンク 0 の汎用レジスタ $R0_BANK0$ から $R7_BANK0$ の 8 本のレジスタは LDC/STC 命令でアクセスします。RB ビットが 0 のとき、つまりバンク 0 が選ばれているときは、バンク 0 の汎用レジスタ $R0_BANK0$ から $R7_BANK0$ とバンクに依存しない R8 から R15 との合計 16 本のレジスタが汎用レジスタ $R0_BANK1$ から R15 としてアクセスすることができ、バンク 1 の汎用レジスタ 16 160

ユーザモードのときは、バンク 0 の汎用のレジスタ $R0_BANK0$ から $R7_BANK0$ とバンクに依存しない R8 から R15 との合計 16 本のレジスタが汎用レジスタ R0 から R15 としてアクセスすることができ、バンク 1 の汎用レジスタ $R0_BANK1$ から $R7_BANK1$ の 8 本のレジスタはアクセスできません。 SH3-DSP で DSP 拡張機能が有効なとき、DSP タイプの命令では、16 の汎用レジスタの内の 8 つのレジスタが X、Y データメモリおよび L バスを使うデータメモリ(シングルデータ)のアドレッシングに使われます。

DSP タイプの命令は $X \ge Y$ データメモリを同時にアクセスできます。 $X \ge Y$ データメモリのアドレスを指定するために、2 組のアドレスポインタがあります。

(3) コントロールレジスタ

コントロールレジスタには、処理モードで共通のグローバルベースレジスタ(GBR)とステータスレジスタ(SR)があり、特権モードのみアクセスできる退避ステータスレジスタ(SSR)、退避プログラムカウンタ(SPC)、ベクタベースレジスタ(VBR)があります。ステータスレジスタには、特権モードでのみアクセスできるビット(たとえばRBビット)があります。

(4) システムレジスタ

システムレジスタには、積和レジスタ(MACH/MACL)、プロシージャレジスタ(PR)、プログラムカウンタ(PC)あり、処理モードに関係しません。

(5) 浮動小数点レジスタと FPU に関するシステムレジスタ (SH-3E のみ)

浮動小数点レジスタには FR0 から FR15 までの 16 本のレジスタがあります。これらは単精度浮動小数点数演算のソース / ディスティネーションレジスタとして使用します。

FPU に関するシステムレジスタには、浮動小数点コミュニケーションレジスタ (FPUL)と浮動小数点ステータス / コントロールレジスタ (FPSCR)があり、FPU-CPU 間の通信や例外処理の設定を行います。

処理モード別のレジスタ構成を図 2.1、図 2.2 に示します。FPU レジスタの詳細は「第 4 章 浮動 小数点演算ユニット」を参照してください。

31	0
R0_BANK0*1, *2	
R1_BANK0*2	
R2_BANK0*2	
R3_BANK0*2	
R4_BANK0*2	
R5_BANK0*2	
R6_BANK0*2	
R7_BANK0*2	
R8	
R9	
R10	
R11	
R12	
R13	
R14	
R15	

31		0
	FR0*3	
	FR1*3	
	FR2*3	
	:	
	FR15*3	

L SR	
FPSCR*3	

GBR
MACH
MACL
FPUL*3
PR

PC	

- 【注】*1 R0レジスタは、インデックス付きレジスタ間接アドレッシングモードと インデックス付きGBR間接アドレッシングモードのインデックスレジス タとして使われます。命令によってはソース / ディスティネーションレ ジスとして使用できるのがR0レジスタのみというものもあります。
 - *2 R0~R7はバンクレジスタで、ユーザモード時はバンク0が使用されます。
 - *3 これらのレジスタはSH-3Eにのみ存在し、浮動小数点数演算に使用されます。 FRO~FR15、FPSCR、FPULについての詳細は、「第4章 浮動小数点演算 ユニット」を参照してください。

図 2.1 ユーザモード時のプログラミングモデル

3	31 0	31 0		
	R0_BANK1*1, *2	R0_BANK0*1, *2		
	R1_BANK1*2	R1_BANK0*2		
	R2_BANK1*2	R2_BANK0*2		
	R3_BANK1*2	R3_BANK0*2		
	R4_BANK1*2	R4_BANK0*2		
	R5_BANK1*2	R5_BANK0*2		
	R6_BANK1*2	R6_BANK0*2		
	R7_BANK1*2	R7_BANK0*2		
	R8	R8		
 	R9	R9		
 	R10	R10		
	R11	R11		
	R12	R12		
	R13	R13		
	R14	R14		
	R15	R15		
Г	FR0*4	FR0*4		
T	FR1*4	FR1*4		
T	FR2*4	FR2*4		
	:			
	:	:		
	FR15*4	FR15		
_				
3	31 0	31 0		
	SR	SR		
	SSR	SSR		
	FPSCR*4	FPSCR*4		
_				
	GBR	GBR		
	MACH	MACH		
	MACL	MACL		
	FPUL*4	FPUL*4		
	PR	PR		
	VBR	VBR		
_	DC	DC.		
	PC CDC	PC		
L	SPC	SPC		
	R0_BANK0*1, *3	R0_BANK1*1, *3		
1	R1_BANK0*3	R1_BANK1*3		
	R2_BANK0*3	R2_BANK1*3		
	R3_BANK0*3	R3_BANK1*3		
	R4_BANK0*3	R4_BANK1*3		
	R5_BANK0*3	R5_BANK1*3		
1	R6_BANK0*3	R6_BANK1*3		
	R7_BANK0*3	R7_BANK1*3		
	(b)特権モードのレジスタ構成	(c)特権モードのレジスタ構成		
	(RB=1)	(RB=0)		
	-	-		
r s-	t】*1 B0レジスタけ インデック	7.7.付きしジスタ問炷アドレッシン	グ	
【注】*1 R0レジスタは、インデックス付きレジスタ間接アドレッシング				
モードとインデックス付きGBR間接アドレッシングモードのインデックスしぶてのトレス使われます。				
ンデックスレジスタとして使われます。				
*2 R0~R7レジスタはパンクレジスタで、特権モード時には、SRレ				
ジスタのRBビットでどちらのパンクかを決めます。				
0のときバンク0				
1のときバンク1				
	*3 LDC/STC命令でのみアクセスされます。SRレジスタのRBピット			
	でどちらのパンクかを決めます。			
	0のときパンク1			
1のときパンク0				
*4 これらのレジスタはSH-3Eにのみ存在し、浮動小数点演算に使用				
			m	
		PSCR、FPULについての詳細は、		
	· 弗4早 净 別小	1ニット」を参照してください。		

図 2.2 特権モード時のレジスタ構成

(6) DSP レジスタと DSP に関するコントロールレジスタ (SH3-DSP のみ)

DSP ユニットには DSP レジスタとして 8 つのデータレジスタと 1 つのコントロールレジスタがあります。

DSP データレジスタは 2 本の 40 ビット長の A0、A1 レジスタと、6 本の 32 ビット長の M0、M1、X0、X1、Y0、Y1 レジスタがあります。 <math>A0、A1 レジスタには、それぞれ 8 ビットのガードビット、A0G、A1G があります。

DSP データレジスタは、DSP 命令のオペランドとして DSP データのデータ転送、データ処理に使われます。DSP データレジスタをアクセスする命令には、DSP データ処理、X、Y データ転送処理、の 3 つのタイプがあります。

コントロールレジスタは 32 ビット長の DSP ステータスレジスタ (DSR: DSP status register)で、演算結果を表します。DSR レジスタには演算結果を表すビット、符号付き大ビット (GT: Signed greater than)、ゼロビット(Z: Zeo value)、負値ビット(N: Negative value)、オーバフロービット(V: overflow)、DSP 状態ビット (DC: DSP condition) と、DC ビットの設定を制御する状態選択ビット (CS: Condition select) があります。

DC ビットは状態フラグの一つを表し、SuperH マイコン CPU コアの T ビットとよく似ています。 条件付き DSP タイプ命令の場合、DSP データ処理は、DC ビットに従って実行が制御されます。この 制御は DSP ユニットでの実行にだけ関係し、DSP レジスタだけが更新されます。アドレス計算や、 ロード / ストア命令などの SuperH マイコンの CPU コアの実行命令には関係しません。コントロール ビット CS (ビット 2 から 0) は DC ビットを設定する状態を指定します。

DSP タイプ命令には、無条件 DSP タイプ命令と条件付き DSP タイプ命令があります。無条件 DSP タイプのデータ処理は、PMULS、MOVX、MOVY、MOVS 命令を除いて、状態ビットと DC ビットを更新します。条件付き DSP タイプ命令は DC ビットの状態によって実行されますが、実行された場合も実行されない場合も DSR レジスタは更新されません。

DSP レジスタを図 2.3 に示します。DSR レジスタのビットの機能を表 2.1 に示します。

39 32	,31 O	
A0G	A0	DSPデータレジスタ
A1G	A1	
	MO	
	M1	
	X0	
	X1	
	Y0	
	Y1	
	31 8 7 6 5 4 3 2 1 0 GT Z N V CS[2:0] DC	DSPステータスレジスタ (DSR)

図 2.3 DSP レジスタの構成

ビット	名称(略称)	機能
31 ~ 8	予約ビット	0:常に0が読み出されます
		書き込む値も0にしてください。
7	符号付き大ビット	演算結果が正(ゼロをのぞく)、またはオペランド1がオペランド2より大き
	(GT)	いことを示します。
		1:演算結果が正、またはオペランド1がオペランド2より大きい
6	ゼロビット(Z)	演算結果がゼロ(0)、またはオペランド1がオペランド2と等しいことを示
		します。
		1:演算結果がゼロ(0)、または等しい
5	負値ビット(N)	演算結果が負、またはオペランド1がオペランド2より小さいことを示します。
		1:演算結果が負、またはオペランド 1 がオペランド 2 より小さい
4	オーバフロービット	演算結果がオーバフローしたことを示します。
	(V)	1:演算結果がオーバフロー
3~1	状態選択ビット(CS)	DC ビットに設定する演算結果状態を選択するためのモードを指定します。
		110、111 は指定しないでください。
		000:キャリ/ボローモード
		001:負値モード
		010:ゼロモード
		011:オーバフローモード
		100:符号付き大モード
		101:符号付き以上モード
0	DSP 状態ビット (DC)	CS ビットで指定されたモードで演算結果の状態を設定します。
		0:指定されたモードの状態が成立しない(不成立)
		1:指定されたモードの状態が成立

表 2.1 DSR レジスタのビット

DSR レジスタは CPU コア命令ではシステムレジスタとして取り扱われます。DSR レジスタとのデータ転送は次のようにロード / ストア命令があります。

STS DSR,Rn;
STS.L DSR,@-Rn;
LDS Rn,DSR;
LDS.L @Rn+,DSR;

A0、X0、X1、Y0、Y1 レジスタも CPU コア命令ではシステムレジスタとして取り扱われます。 DSP に関するコントロールレジスタには、繰り返し開始レジスタ (RS: Repeat start register)、繰り返し終了レジスタ (RE: Repeat end register)、モジュロレジスタ (MOD: Modulo register) の 3 本があります。

RS レジスタと RE レジスタはプログラムの繰り返し (ループ) を制御するために使います。SR レジスタの繰り返しカウンタ (RC: Repeat counter) に繰り返し回数を指定し、RS レジスタに繰り返し開始アドレスを指定し、RE レジスタに繰り返し終了アドレスを指定します。ただし、RS レジスタと RE レジスタに格納されるアドレスの値は、繰り返しの物理的な開始アドレス、終了アドレスとは値が必ずしも同じとは限りません。

MOD レジスタは繰り返しデータのバッファリングのためのモジュロアドレッシングに使います。 SR レジスタの DMX または DMY でモジュロアドレッシングの指定をし、MOD レジスタの上位 16 ビットにモジュロ終了アドレス (ME) を指定し、下位 16 ビットにモジュロ開始アドレス (MS) を指定します。なお、DMX と DMY ビットは同時にモジュロアドレッシングを指定することはできません。モジュロアドレッシングは 16 X、Y データ転送命令 (MOVX、MOVY) のとき可能です。シング

ルデータ転送命令 (MOVS) ではできません。 図 2.5 にコントロールレジスタを示します。

汎用レジスタ 2.2

汎用レジスタの構成を図2.4に示します。

(

R12 R13 R14 R15 0 汎用レジスタ

リセット後は不定になります。

31

04

FR0*3 FR1*3 FR2*3 FR3*3 FR4*3 FR5*3 FR6*3 FR7*3 FR8*3 FR9*3 FR10*3 FR11*3 FR12*3 FR13*3 FR14*3 FR15*3

0 浮動小数点データレジスタ

FMAC命令では、FR0を乗数値の設定に使用します。

- 【注】*1 R0レジスタは、インデックス付きレジスタ間 接アドレッシングモードとインデックス付き GBR間接アドレッシングモードのインデック スレジスタとして使われます。ある命令で は、R0だけがソースレジスタ、デスティネー ションレジスタになります。
 - *2 R0~R7レジスタはバンクレジスタです。 特権モードでは、どちらのバンク(R0_ BANK0~R7_BANK0またはR0_BANK1~ R7_BANK1)を汎用レジスタとしてアクセス するかをSRレジスタのRBビットで決めます。
 - *3 これらのレジスタはSH-3Eにのみ存在し、浮 動小数点演算に使用されます。FR0~FR15に ついての詳細は、「第4章 浮動小数点演算 ユニット」を参照してください。
 - *4 SH3-DSPでDSP命令拡張機能が有効のとき、 DSP命令でメモリアドレスレジスタ、インデ ックスレジスタとして使われます。

図 2.4 レジスタの構成の概要(汎用レジスタ)

アセンブラでは R2、R3、...、R9 の記号名 (シンボル) を使います。もし DSP タイプの命令のためのレジスタの役割を明示した名前にしたいときは、レジスタの別名 (エイリアス、alias) を使います。アセンブラで次のように書きます。

Ix: .REG (R8)

名前 Ix が R8 の別名になります。そのほか次のように別名を付けます。

Ax0: .REG (R4)
Ax1: .REG (R5)
Ix: .REG (R8)

Ay0: .REG (R6)
Ay1: .REG (R7)

Ix: .REG (R9)

As0: .REG (R4); これはシングルデータ転送のために別名が必要なときの定義です。

As1: .REG (R5); これはシングルデータ転送のために別名が必要なときの定義です。

As2: .REG (R2); これはシングルデータ転送のために別名が必要なときの定義です。

As3: .REG (R3); これはシングルデータ転送のために別名が必要なときの定義です。 Is: .REG (R8); これはシングルデータ転送のために別名が必要なときの定義です。

2.3 コントロールレジスタ

コントロールレジスタの構成を図 2.5 に示します。

```
退避ステータスレジスタ (SSR)
例外発生時にSRレジスタの内容を格納し
例外処理ルーチンから命令の流れに戻るための
処理状態を表示。
                    SSR
                                                リセット後は不定です。
                                               退避プログラムカウンタ(SPC)
例外発生時にPCレジスタの内容を格納し
例外処理が終了したときの戻りアドレスを表示。
リセット後は不定です。
                    SPC
                                               グローバルベースレジスタ(GBR)
GBR開接アドレッシングモードのベースアドレスを格納し
GBR開接アドレッシングモードは内蔵周辺モジュールの
レジスタ領域のデータ転送および論理演算に使われます。
GBRレジスタはユーザモードでもアクセスできます。
リセットを化する定ちで
                   GBB
                                                 リセット後は不定です。
                                                ベクタベースレジスタ (VBR)
例外処理ベクタ領域のベースアドレスを格納。
リセットでH'00000000に初期化されます。
                    VBR
                                                繰り返し開始レジスタ (RS)
 31
                     RF
                                               繰り返し終了レジスタ (RE)
 31
                   1615
                                                モジュロレジスタ (MOD)
          ME
                                                ME:モジュロ終了アドレス ( Modulo End Address )
                                                MS: モジュロ開始アドレス (Modulo Start Address)
【記号説明】
                      処理モードビット。
処理モードを表示します。
1のとき特権モード、0のときユーザモード。
例外、割り込みが発生すると1になります。
リセットで1に初期化されます。
レジスタパンクビット。
RO-RTレジスタはパンクレジスタです。
特権モードで使用する3ル用レジスタRO-R7のパンクを決めます。
1のときRO BANK1-R7 BANK1とR8-R15が汎用レジスタになり、
RO BANK0-R7 BANK0はLOC/STC命令でアクセスできます。
0のときRO BANK0-R7 BANK0はCR8-R15が汎用レジスタになり、
RO BANK1-R7 BANK1はLDC/STC命令でアクセスできます。
例外、割り込みが発生すると1になります。
MD:
RB:
UUJ と音化し多れ以口・ドノ BANK1はLDC/ST CS 令でアクセスできます。
例外、割り込みが発生すると1になります。
リセットで1に初期化されます。
日と: プロックビット。
にのとき、例外、割り込みの発生を抑止します。
詳細は、第5章例外処理を参照してください。
のときは、例外、割り込みみを受け付けます。
例外、割り込みが発生すると1になります。
リセットで1の場所となります。
リセットの1のときに、例外、割り込みを受け付けます。
リンシャンに対別化されます。
リンシャンに対別化されます。
リンシャンに対別化されます。
リントランタ・繰り返し(ループ)制御の繰り返し回数を指定します(2~4095)。
DSPではフェートが1のとうとのようでは、1: ソメモリアドレスポインタ、Ay (R6、R7)に対し、モジュロアドレッシング指定。1: ソメモリアドレスポインタ、Ay (R6、R7)に対し、モジュロアドレッシングモードが有効になります。
DMX: スポインタ用モジュロアドレッシングモドが有効になります。
コンムシャンでモードが有効になります。
別込みマスクビット。割り込みマスクビット。割り込みマスクビット。割り込みマスクビット。割り込みマスクビット。割り込みマスクビット。割り込みマスクビット。割り込みアスクレベルを表す4ビットデータです。割り込みが発生しても、割り込みアプ付けレベルに変化しません。
                      Sビット
RF1, 0:
Tビット・
[注]
                M、Q、S、Tビットはユーザモードで専用命令によってセット / クリアが可能です。
                リセット後は不定です。
他のビットはすべて特権モードで読み出し、書き込みが可能です。
                 *: SH3-DSP以外では0になります。
```

図 2.5 レジスタの構成の概要(コントロールレジスタ)

2.4 システムレジスタ

システムレジスタの構成を図 2.6 に示します。 システムレジスタは LDS / STS 命令でアクセスします。

システムレジスタ				
MACH MACL	積和上位、下位レジスタ(MACH/L) 乗算、積和演算の結果を格納。 リセット後は不定になります。			
31 0 FPUL*	浮動小数点コミュニケーションレジスタ(FPUL) CPUとFPU間のコミュニケーションレジスタと してバッファの役割をもちます。 リセット後は不定になります。			
31 0 PR	プロシージャレジスタ(PR) サブルーチンプロシージャから戻り先アドレスを格納。 リセット後は不定になります。			
31 0 PC	プログラムカウンタ(PC) 現在実行中の命令の開始アドレスの4番地(2命令)先を表示。 リセットでH'A000 0000に初期化されます。			
31 0 FPSCR*	浮動小数点ステータス/コントロールレジスタ(FPSCR) 浮動小数点演算のステータスの格納、および情報制御を行います。 リセット後は不定になります。			
【注】FPUL、FPSCRについては「第4章 浮動小数点演算ユニット」を参照してください。				

図 2.6 システムレジスタの構成

2.5 レジスタの初期値

リセット後のレジスタの値を表 2.2 に示します。

表 2.2 レジスタの初期値

区分	レジスタ	初期値
汎用レジスタ	R0 ~ R15	不定
	FR0 ~ FR15*1	不定
コントロールレジスタ	SR	13~ 10 は 1111(H'F)、MD は 1、RB は 1、BL は 1、RC、DMY、DMX は 0(SH3-DSP のみ)、予約ビットは 0、その他は不定
	GBR	不定
	VBR	H'0000 0000
	SSR、SPC	不定
	RS* ² 、RE* ²	不定
	MOD*2	不定
システムレジスタ	MACH、MACL、PR、 FPSCR* ¹ 、FPUL* ¹	不定
	PC	H'A000 0000
DSP レジスタ*²	A0、A0G、A1、A1G、M0、 M1、X0、X1、Y0、Y1	
	DSR	H'0000 0000

[【]注】 *1 これらのレジスタは、SH-3E のみ存在し、浮動小数点演算に使用されます。 FR0~FR15、FPSCR、FPULについての詳細は、「4.2 浮動小数点レジスタと FPU システムレジスタ」を参照してください。

*2 これらのレジスタは、SH3-DSP にのみ存在します。

3. データ形式

3.1 レジスタのデータ形式

レジスタオペランドのデータサイズは常にロングワード (32 ビット) (図 3.1) です。メモリ上のデータをレジスタへロードするとき、メモリオペランドのデータサイズがバイト (8 ビット)、もしくはワード (16 ビット) の場合は、ロングワードに符号拡張し、レジスタに格納します。




図 3.1 ロングワードオペランド

3.2 メモリ上でのデータ形式

バイト、ワード、ロングワードのデータ形式があります。

ワードオペランドはワード境界(2バイト刻みの偶数番地)から、ロングワードオペランドはロングワード境界(4バイト刻みの偶数番地)からアクセスしてください。これを守らない場合には、アドレスエラーになります。バイトはどの番地からでもアクセスできます。

データフォーマットは、ビックエンディアン、またはリトルエンディアンのバイト順を選択可能です。パワーオンリセット時に外部ピン(MD5 ピン)で設定してください。MD5 ピンがローレベルの場合ビックエンディアンに、MD5 ピンがハイレベルの場合リトルエンディアンに設定されます。エディアンは動的には変更できません。ただしビット位置は常に最上位(most-significant)から最下位(least- significant)へ左から右へ減少するように番号が付けられています。すなわち 32 ビットのロングワードでは、一番左のビット、ビット 31 が最上位ビットで、一番右のビット、ビット 0 が最下位ビットです。

メモリ上のデータ形式を図 3.2 に示します。リトルエンディアンモードのときは、バイト長 (8 ビット)で書き込んだデータはバイト長で読み出してください。ワード長 (16 ビット)で書き込んだデータはワード長で読み出してください。




図 3.2 メモリ上のデータ形式

3.3 イミディエイトデータのデータ形式

バイトのイミディエイトデータは命令コードの中に配置します。

MOV、ADD、CMP/EQ 命令ではイミディエイトデータを符号拡張後、レジスタとロングワードで演算します。一方、TST、AND、OR、XOR 命令ではイミディエイトデータをゼロ拡張後、ロングワードで演算します。したがって、AND 命令でイミディエイトデータを用いると、デスティネーションレジスタの上位 24 ビットは常にクリアされます。

ワードとロングワードのイミディエイトデータは命令コードの中に配置せず、メモリ上のテーブルに配置します。メモリ上のテーブルは、ディスプレースメント付き PC 相対アドレッシングモードを使ったイミディエイトデータのデータ転送命令(MOV)で、参照します。

具体例については、「6.1.8 イミディエイトデータ」を参照してください。

3.4 DSP タイプデータ形式 (SH3-DSP のみ)

SH3-DSP には命令に対応して 3 つの異なるデータ形式があります。固定小数点データ形式、整数データ形式、論理データ形式です。

DSP タイプの固定小数点データ形式はビット 31 とビット 30 の間に 2 進小数点があります。ガードビット付き、ガードビットなし、乗算入力の 3 種類があり、それぞれ有効ビット長と表せる値の範囲が異なります。

DSP タイプの整数データ形式はビット 16 とビット 15 の間に 2 進小数点があります。ガードビット付き、ガードビットなし、シフト量の 3 種類があり、それぞれ有効ビット長と表せる値の範囲が異なります。算術シフト (PSHA)のシフト量は 7 ビットの領域で $-64 \sim +63$ までを表せますが、実際に有効なのは $-32 \sim +32$ までの値です。同様に論理シフトのシフト量は 6 ビットの領域ですが、実際に有効なのは $-16 \sim +16$ までの値です。

DSP タイプの論理データ形式は小数点がありません。

データ形式とデータの有効な長さは命令と DSP レジスタによって決まります。

3 つの DSP タイプのデータ形式とその 2 進少数点の位置、および参考として SH タイプのデータ形式を図 3.3 に示します。




図 3.3 DSP タイプデータ形式

4. 浮動小数点演算ユニット (SH-3E のみ)

4.1 概要

SH-3E は、浮動小数点演算ユニット (FPU) を内蔵しています。FPU のレジスタ構成を図 4.1 に示します。




図 4.1 レジスタの構成の概要 (浮動小数点レジスタ、FPU 関連のシステムレジスタ)

4.2 浮動小数点レジスタと FPU システムレジスタ

4.2.1 浮動小数点レジスタ

SH-3E は 16 本の 32 ビット単精度浮動小数点レジスタをもっています。レジスタ指定は常に 4 ビットで行います。アセンブリ言語では、浮動小数点レジスタは、FR0、FR1、FR2、・・・などのように指定します。FR0 は FMAC 命令のインデックスとして機能します。

4.2.2 浮動小数点コミュニケーションレジスタ (FPUL)

FPU と CPU 間で転送される情報は、整数ユニットの MACL、MACH に類似した 1 本のコミュニケーションレジスタ FPUL を介して転送されます。整数形式と浮動小数点形式とは異なるため、SH-3Eではこのコミュニケーションレジスタを設けています。32 ビット FPUL はシステムレジスタで、CPU側からは LDS、STS 命令によりアクセスされます。

4.2.3 浮動小数点ステータス/コントロールレジスタ(FPSCR)

SH-3E は、浮動小数点ステータス/コントロールレジスタ(FPSCR)を備えており、このレジスタは、LDS、STS 命令によりアクセスするシステムレジスタとして機能します(図 4.2)。FPSCR は、ユーザプログラムによる書き込みが可能です。FPSCR は、プロセスコンテキストの一部であり、コンテキスト切り替え時にはセーブする必要があります。また、プロシジャコール時にも、セーブする必要がある場合があります。

FPSCR は、32 ビットのレジスタで、丸めモード、非正規化数の扱い方、および FPU 例外に関する詳細制御情報を示します。

SH-3Eでは、これらの扱いに関しては以下のモードのみサポートします。

- 丸めモード:0方向への丸めモードのみサポート
- 非正規化数の取り扱い: 非正規化数がソースまたはデスティネーションオペランドにある場合、この値は常に0とみなされます。
- FPU 例外:

ゼロ除算例外 (Divide by Zero : Z)

無効演算例外 (Invalid: V) をサポートします。

31	19	18	17	1615	14		12 11 10	9	7	7 6	5	4		2	1	0
				要因			イネー ブル			J	ラグ					
0 —	0	1	0	cvcz	0	0	0 EV EZ	0	0 0) F	/FZ	0	0	0	0	1

【記号説明】

CV: 無効演算要因ビット

1:現在の命令実行中に無効演算例外が発生したことを示します。

0:無効演算例外が発生していないことを示します。

CZ: ゼロ除算要因ビット

1:現在の命令実行中に0による除算例外が発生したことを示します。

0:0による除算例外が発生していないことを示します。

EV: 無効演算例外イネーブルビット

1:無効演算例外の発生を許可

0:無効演算例外は発生を許可せず、結果としてqNaNを返します。

EZ: ゼロ除算例外イネーブルビット

1:0による除算例外の発生を許可

0:0による除算例外の発生を許可せず、結果としてqNaNを返します。

FV: 無効演算例外フラグビット

1:命令の実行中に無効演算例外が発生したことを示します。

0:無効演算例外は発生していないことを示します。

FZ: ゼロ除算例外フラグビット

1:命令の実行中に0による除算例外が発生したことを示します。

0:0による除算例外は発生していないことを示します。

上記ビット以外の各ビットはすべて図のように予約されており、この値はLDS命令でも書き換えることはできません。

図 4.2 浮動小数点ステータス / コントロールレジスタ

要因フィールド中のビットは、そのとき実行中の命令の例外要因を示します。要因ビットは浮動小数点命令によって変更されます。これらのビットは、単一の命令の実行期間中に例外状態が発生するか否かにより、"1"または"0"になります。

イネーブルフィールド中のビットは、イネーブルにする例外の種類を指定します。すなわち例外処理に流れを変更することを可能にします。イネーブルビットと対応する要因ビットが、そのとき実行中の命令よりセットされれば、例外が発生します。

フラグフィールド中のビットは一連の命令の実行中に発生したすべての例外を、累積して格納するのに使用されます。

これらのビットは、いったん命令によってセットされると、その後の命令によってリセットされません。このフィールド中のビットは、FPSCRに対して明示的にストア動作を行うことによってのみ、リセットすることができます。

浮動小数点例外取扱の詳細は「4.4 浮動小数点例外モデル」を参照してください。

4.3 浮動小数点フォーマット

4.3.1 浮動小数点数フォーマット

SH-3E は単精度浮動小数点演算をサポートしています。浮動小数点フォーマットは IEEE754 浮動 小数点規格完全準拠です。

浮動小数点数は、次の3つのフィールドにより構成されます。

- 符号部 s
- 指数部 e
- 仮数部 f

指数はバイアスされます。すなわち、

e=E+bias

の形式をとります。

バイアスされていない指数 E の範囲は、 E_{min} -1 から E_{max} +1 となります。2 つの値(E_{min} -1 と E_{max} +1)は以下のように識別されます。 E_{min} -1 は、ゼロ(符号は正負の双方とも)および非正規化数を表し、 E_{max} +1 は、正負の無限大および非数(NaN:Not a Number)を表します。単精度演算では、バイアス値は 127、 E_{min} は-126、そして E_{max} は 127 となります。




図 4.3 浮動小数点数のフォーマット

浮動小数点数の値 v は、次のように決定されます。

 $E==E_{max}+1$ かつ f!=0 ならば、符号 s に関係なく v は非数(NaN) $E==E_{max}+1$ かつ f:=0 ならば、v=(-1) s (infinity) [正または負の無限大]

E_{min}<=E<=E_{max}ならば、v=(-1) ^s2^E(1.f) 〔正規化数〕

E==E_{min}-1 かつ f!=0 ならば、v=(-1)^s 2^{Emin}(0.f) [非正規化数]

 $E==E_{min}-1$ かつ f==0 ならば、 $v=(-1)^{s}$ 0〔正または負のゼロ〕

4.3.2 非数(NaN)

単精度演算値における非数 (NaN) の表現では、ビット $22 \sim 0$ のうち少なくとも 1 つのビットが 1 になります。ビット 22 が 1 であれば、シグナリング NaN (sNaN) を示します。ビット 22 が 0 であれば、その値はクワイアット NaN (qNaN) です。

非数 (NaN) のビットパターンを下図に示します。図中のビット N は sNaN では 1 になり、qNaN では 0 になります。x は don't care のビットを示しています。ただし、ビット $22 \sim 0$ のうち少なくとも 1 つのビットは 1 になります。

非数(NaN)では、符号ビットは、don't care になります。




図 4.4 NaN ビットパターン

浮動小数点値を生成する演算に非数 (sNaN)を入力した場合、

- FPSCR レジスタの EV ビットが 0 であれば、演算結果(出力)は qNaN となります。
- FPSCR レジスタの EV ビットが 1 であれば、無効演算例外が発生します。この場合は、演算のデスティネーション側のレジスタの内容は変更されません。

浮動小数点値を生成する演算に qNaN を入力し、かつ sNaN がその演算に入力されていない場合、FPSCR レジスタの EV ビットのセットとは無関係に、出力は常に qNaN となります。そしてこのとき 例外は発生しません。

4.3.3 非正規化数の値

非正規化数の浮動小数点数の値は、バイアスされた指数が 0、仮数部が 1/2-ゼロでヒドゥンビットが 0 として表現されます。 SH-3E の浮動小数点演算ユニットでは、非正規化数 (オペランドソースまたは演算結果) は、値を生成する浮動小数点演算 (コピー以外の演算) では画一的に 0 にフラッシュされます。

4.3.4 その他の特殊な値について

SH-3E は IEEE754 規格に定められた浮動小数点表現に準拠しています。IEEE754 規格で規定されている浮動小数点数の値の表現には、表 4.1 に示すように 7 種類の異なる種類の特殊な値があります。

20 11 12 12 13 13 13 13 13 13 13 13 13 13 13 13 13	1 0 1 113221-013 013341-012-0133					
值	表現					
+0.0	0x0000000					
-0.0	0x80000000					
非正規化数	「4.3.3 非正規化数の値」参照					
+INF	0x7F800000					
-INF	0xFF800000					
qNaN(クワイアット NaN)	「4.3.2 非数(NaN)」参照					
sNaN(シグナリング NaN)	「4.3.2 非数 (NaN) 」参照					

表 4.1 IFFE754 規格で規定されている単精度における特殊な値の表現

4.4 浮動小数点例外モデル

4.4.1 イネーブル状態の例外

無効演算およびゼロによる除算例外の双方は、FPSCR 内の該当例外のイネーブルビット(EV または EZ ビット)をセットすることでイネーブル状態になります。FPU により発生する例外はすべて、FPU 例外事象としてマッピングされています。個々の例外の意味は、システムレジスタ FPSCR を読み出し、そこに保持されている情報を解析して、ソフトウェアにより決定することになります。

4.4.2 ディスエーブル状態の例外

FPSCR 内のイネーブルビット EV がセットされていなければ、無効演算は結果として qNaN を生成します (FCMP と FTRC を除く)。イネーブルビット EZ がセットされていなければ、ゼロによる除算は現在の式の符号 (+もしくは-) を付けた無限値を返します。

他の IEEE754 規格に定められている不正確 (inexact)、オーバフロー、アンダーフローの浮動小数点例外は、SH-3E ではサポートしていません。この様な場合 SH-3E は以下の動作をします。

• オーバフローは、フォーマットにおいて絶対値が表現可能な最大値となる有限数で、かつ正しい符号をもった数を生成します。アンダーフローは、正しい符号をもったゼロを生成します。もし演算結果が不正確である場合は、デスティネーションレジスタは、その不正確な結果を格納することになります。

4.4.3 FPU の例外事象とコード

FPU 例外(無効除算およびゼロによる除算例外)は、同一の一般例外事象すなわち FPU 例外として、H'0x0120 番地にマッピングされます。また、システムレジスタ FPUL、FPSCR に関するロードおよびストア命令では、通常のメモリ管理一般例外が発生します。

4.4.4 メモリ内の浮動小数点データの配置

単精度浮動小数点データは、4 バイト境界のメモリ上に配置されます。すなわち、SH-3E のロング整数と同一の形式で配置されます。

4.4.5 特殊オペランドを伴う算術演算

特殊オペランド (qNaN、sNaN、+INF、-INF、+0、-0) を伴う算術演算はすべて、IEEE754 規格の規定に従っています。

4.5 CPU との同期化

(1) CPU との同期化

浮動小数点演算命令と CPU 命令は、プログラム順序に従って順番に実行されていきますが、実行サイクルの相違により動作完了がプログラムの順番どおりにならない場合があります。浮動小数点演算命令が FPU リソースのみをアクセスする場合は、CPU との同期化は必要ありませんし、FPU 命令に続く CPU 命令は、FPU 動作の完了以前に動作を終えることができます。 それゆえ、最適化されたプログラムにおいては、FDiv のような長い実行サイクルを要する浮動小数点演算命令の実行サイクルを見かけ上隠すことが可能です。 一方、CPU リソースにアクセスする FCMP のような浮動小数点演算命令は、プログラム順序を保証する同期化が必要になります。

(2) 同期化を必要とする浮動小数点命令

ロード、ストア、比較、および FPUL にアクセスする命令は、CPU リソースにアクセスするため、同期化が必要となります。ロード、ストア命令は、汎用レジスタを参照します。ポストインクリメントロードとプリデクリメントストアは、汎用レジスタの内容を変更します。比較は T ビットを変更します。FPUL にアクセスする命令は FPUL を参照するか、内容を変更します。これらの参照と変更は CPU と同期をとる必要があります。

(3) 例外発生時のプログラム順序の保持

浮動小数点命令は、続く CPU 命令が動作完了する前に動作完了することはありません。また、FPU 例外は、続く CPU 命令が動作完了する以前に検出され、FPU 例外が発生した場合には、続く CPU 命令はキャンセルされます。

浮動小数点命令実行中に、続く命令で例外が発生した場合、その浮動小数点命令は実行を続け、その間 FPU リソースは他の命令によりアクセスされません。他の命令によるアクセスは、浮動小数点演算命令の完了を待って行われます。これはプログラム順序を保証するためです。

4. 浮動小数点演算ユニット (SH-3E のみ)

5. DSP の演算機能とデータ転送(SH3-DSP のみ)

DSP の演算とデータ転送には次のものがあります。

(1) ALU固定小数点演算:

固定小数点データ40ビット (ガードビット付き)または32ビット (ガードビットなし)の固定小数点算術演算です。加減算、比較命令などがあります。

(2) ALU整数演算:

整数データ24ビット (ガードビット付き)または16ビット (ガードビットなし)の整数算術演算です。インクリメント、デクリメント命令があります。

(3) ALU論理演算:

論理データ16ビットの論理演算です。論理積、論理和、排他的論理和があります。

(4) 固定小数点乗算:

固定小数点データ上位16ビットの固定小数点乗算(算術演算)です。DCビットなどの状態ビットは更新されません。

(5) シフト演算:

算術シフト演算と論理シフト演算があります。算術シフト演算は固定小数点データ40ビット (ガードビット付き)または32ビット(ガードビットなし)の算術シフトです。論理シフト 演算は論理データ16ビットの論理演算です。算術シフト演算のシフト量は - 32~+32(負は右シフト、正は左シフト)、論理シフト演算のシフト量は - 16~+16です。

(6) MSB検出命令:

データを正規化するためのシフト量を求める演算です。固定小数点データ40ビット(ガードビット付き)または32ビット(ガードビットなし)のMSBビット位置を整数データ24ビット(ガードビット付き)または16ビット(ガードビットなし)で求めます。

(7) 丸め演算:

固定小数点データ40ビット (ガードビット付き)を24ビットに、または32ビット (ガードビットなし)を16ビットに丸めます。

(8) データ転送:

X、Yメモリから16ビットデータをロード、ストアするX、Yデータ転送と、すべてのメモリから16ビット、または32ビットデータをロード、ストアするシングルデータ転送とがあります。X、Yデータ転送は2つの処理を同時に並行して処理することができます。DCビットなどの状態ビットは更新されません。

演算命令には、無条件演算命令と、DC ビットを判定して実行する条件付き命令があります。DC ビットなどの状態ビットは、条件付き命令では更新されません。DC ビットなどの状態ビットは、算術演算、論理演算、算術シフト、論理シフトで、それぞれ設定が異なります。MSB 検出命令、丸め演算での DC ビットなどの状態ビットの設定は、算術演算として設定されます。

算術演算にはオーバフロー防止機能(飽和演算)があります。SR レジスタの S ビットで飽和演算を指定すると、演算結果がオーバフローしたとき最大値(正)または最小値(負)が格納されます。S ビット機能は、ALU、シフト、乗算のすべての算術演算に有効です。

5.1 ALU 固定小数点演算

(1) 演算機能

ALU 固定小数点算術演算は、基本の精度 32 ビットにガードビット 8 ビットを加えた 40 ビットで演算されます。ソースオペランドがガードビットなしのレジスタのときは、その符号ビットがガードビットに拡張されて転記されます。デスティネーションオペランドがガードビットのないレジスタのときは、演算結果の下位 32 ビットがデスティネーションレジスタに格納されます。

ALU 固定小数点算術演算はレジスタ間で実行されます。ソースおよびデスティネーションレジスタはそれぞれ独立に DSP レジスタから選べます。選ばれたレジスタにガードビットがあるときは、ガードビットを含めてこれらの演算が実行されます。これらの演算の実行はパイプラインの流れの最後の DSP ステージで実行されます。

ALU 算術演算が実行されるときはいつでも、DSR レジスタの DC、N、Z、V、GT ビットが演算結果によって更新されます。しかし条件付き命令の場合は、指定された状態になっても状態ビットは更新されません。無条件命令の場合は、演算結果に従って更新されます。

DC ビットに反映させる状態は、CS $\{2:0\}$ ビットによって選択されます。ただし、PADDC 命令と PSUBC 命令の DC ビットは、CS ビットの設定に関係なく更新されます。PADDC 命令ではキャリフラグとして更新され、PSUBC 命令ではボローフラグとして更新されます。

ALU 固定小数点算術演算の流れを図 5.1 に示します。




図 5.1 ALU 固定小数点算術演算の流れ

メモリ読み出しのデスティネーションオペランドと ALU 演算のソースオペランドを同じにし、ALU 演算と同じ行にデータ転送命令のプログラムを書いた場合は、メモリアクセスステージ(MA)でメモリからロードされるデータは、ALU 演算命令のソースオペランドとしては使われません。この場合、先に実行された命令の結果が ALU 演算のソースオペランドとして使われ、そのあとで、データロード命令のデスティネーションオペランドとして更新されます。この流れを図 5.2 に示します。




図 5.2 処理の流れの例

(2) 命令とオペランド

ALU 固定小数点算術演算の種類を表 5.1 に示します。それぞれのオペランドとレジスタとの対応を表 5.2 に示します。

ニーモニック	機能	ソース 1	ソース 2	デスティネーション
PADD	加算	Sx	Sy	Dz (Du)
PSUB	減算	Sx	Sy	Dz (Du)
PADDC	キャリ付き加算	Sx	Sy	Dz
PSUBC	ボロー付き減算	Sx	Sy	Dz
PCMP	比較	Sx	Sy	_
PCOPY	データ複写	Sx		Dz
		_	Sy	Dz
PABS	絶対値	Sx		Dz
		_	Sy	Dz
PNEG	符号反転	Sx		Dz
		_	Sy	Dz
PCLR	ゼロクリア	_	_	Dz

表 5.1 ALU 固定小数点算術演算の種類

	代 のに がたの 国たり 気が弁 門次弁のり ブント こび ブバッ このがん										
オペランド	X0	X1	Y0	Y1	M0	M1	A0	A1			
Sx	Yes	Yes					Yes	Yes			
Sy			Yes	Yes	Yes	Yes					
Dz	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes			
Du	Yes		Yes				Yes	Yes			

表 5.2 ALU 固定小数点算術演算のオペランドとレジスタとの対応

【注】 Yes:オペランドに使えるレジスタです

Du : 乗算と組み合わされる場合のオペランドです

(3) DC ビット

DC ビットは、DSR レジスタの CS2 ~ CS0 ビット(Condition selection、状態選択)の指定に従って、次のようになります。

(a) $+ v U / \pi U - E - F$: $CS2 \sim CS0 = 000$

DC ビットは演算の結果、MSB (Most significant bit) ビットからキャリまたはボローが発生したことを表します。ガードビットは関係ありません。このモードはデフォルト (default) です。キャリとボローの発生例を図 5.3 に示します。




図 5.3 キャリとボローの発生例

(b) 負値モード: CS2~CS0=001

DC ビットは演算結果の MSB ビットの値と同じです。結果が負の値のとき DC ビットは 1 になります。ゼロまたは正の値のとき DC ビットは 0 になります。ALU 算術演算は常に 40 ビットで演算します。そのため正か負かの符号ビットは、デスティネーションオペランドの MSB ビットではなく、演算結果のガードビットを含めた MSB ビットで判定されます。正負の判定例を図 5.4 に示します。このモードの DC ビットは、状態ビットの N ビットの値と同じです。




図 5.4 正負の判定例

(c) ゼロ値モード: CS2~CS0=010

DC ビットは演算結果がゼロかどうかを表します。結果がゼロのとき DC ビットは 1 になり、結果がゼロでないとき DC ビットは 0 になります。このモードの DC ビットは、状態ビットの DC ビットの値と同じです。

(d) オーバフローモード: CS2~CS0=011

DC ビットは演算の結果、オーバフローが発生したかどうかを表します。演算の結果がガードビットを除いて、デスティネーションレジスタの範囲を超えた場合、DC ビットが 1 にセットされます。 DC ビットは、ガードビットがあっても、ガードビットがないと考えてオーバフローを判定します。 そのため大きな数がガードビットを使う場合は DC ビットが常に 1 にセットされます。このモードの DC ビットは、状態ビットの V ビットの値と同じです。オーバフローの判定例を図 5.5 に示します。




図 5.5 オーバフローの判定例

(e) 符号付き大モード: CS2~CS0=100

DC ビットは比較命令 PCMP の判定結果、ソース 1 データ (符号付き)がソース 2 データ (符号付き)より大きいかどうかを表します。ソース 1 データがソース 2 データより大きいときは比較の結果が正の値になるため、このモードは負値モードと似ています。しかしソース 1 データがソース 2 デー

タより大きいときでも、デスティネーションオペランドの範囲を超えたときは、比較の結果の符号が負の値になります。DC ビットはこの場合更新されます。このモードの DC ビットは、状態ビットのGT ビットの値と同じです。このモードでの DC ビットを式で定義すると次のようになります。ただし、VR は結果がガードビット領域も含めてデスティネーションオペランドの表示範囲を超えた場合に真となる値です。

DC $\forall v = \{ (N \forall v + VR) \mid Z \forall v + \}$

DC ビットは、このモードで PCMP 命令を実行させると、SH コア命令の CMP/GT 命令の結果を表す T ビットと同じ値になります。このモードでは、PCMP 命令以外でも上記定義に従って DC ビットは更新されます。

(f) 符号付き以上モード: CS2~CS0=101

DC ビットは、比較命令 PCMP の実行結果、ソース 1 データ(符号付き)がソース 2 データ(符号付き)より大きいかまたは等しいか、あるいはそうでないかを表します。そのため PCMP 命令は、このモードで DC ビットを判定するまえに、実行されます。このモードは、等しいかどうかを除いて符号付き大モードと似ています。このモードでの DC ビットを式で定義すると次のようになります。ただし、VR は結果がガードビット領域も含めてデスティネーションオペランドの表示範囲を超えた場合に真となる値です。

DC ビット= ~ (N ビット VR)

DC ビットは、このモードで PCMP 命令を実行させると、SH コア命令の CMP/GE 命令の結果を表す T ビットと同じ値になります。このモードでは、PCMP 命令以外でも上記定義に従って DC ビットは更新されます。

(4) 状態ビット

状態ビットは次のように設定されます。

N ビット (Negative bit、負値ビット) は CS ビットで負値モードを指定したときの DC ビットの値と同じです。演算結果が負の値のとき N ビットは 1 になります。ゼロまたは正の値のとき N ビットは 0 になります。

Z ビット (Zero bit、ゼロビット) は CS ビットでゼロ値モードを指定したときの DC ビットの値と同じです。結果がゼロのとき Z ビットは 1 になり、結果がゼロでないとき Z ビットは 0 になります。

V ビット (Overflow bit、オーバフロービット) V ビットは CS ビットでオーバフローモードを指定したときの DC ビットの値と同じです。演算の結果、カードビットを除くデスティネーションレジスタの範囲を超えた場合、V ビットが 1 にセットされます。それ以外は 0 にクリアされます。

GT ビット (Greater than bit、符号付き大ビット) は CS ビットで符号付き大モードを指定したときの DC ビットの値と同じです。比較の結果、ソース 1 データがソース 2 データより大きいとき、GT ビットが 1 にセットされます。それ以外は 0 にクリアされます。

(5) オーバフロー防止機能(飽和演算)

SR レジスタの S ビットを 1 にセットすると、DSP ユニットで実行されるすべての ALU 算術演算で、オーバフロー防止機能が実行されます。演算結果がオーバフローしたとき最大値 (\pm) または最小値 (\pm) が格納されます。

5.2 ALU 整数演算

ALU 整数演算は基本的には、上位ワード(上位 16 ビット、ビット 31~16)とガードビット 8 ビットとの 24 ビットの演算です。ALU 整数算術演算では、ソースオペランドの下位ワード(下位 16 ビット、ビット 15~0)は無視され、デスティネーションオペランドの下位ワードは 0 クリアされます。ソースオペランドにガードビットがない場合は符号ビットがガードビットとして拡張されて格納されます。デスティネーションオペランドにガードビットがない場合は演算結果のガードビットを除いた上位ワードがデスティネーションレジスタの上位ワードに格納されます。

整数演算は基本的に ALU 固定小数点算術演算と同じです。整数演算の演算命令はインクリメントとデクリメント命令の 2 種類しかなく、第 2 オペランドは実質的には +1 か -1 です。 16 ビットの整数データ(ワードデータ)が DSP レジスタにロードされ、上位ワードに格納されます。そしては DSP レジスタの上位ワードを使って演算されます。ガードビットがある場合は、ガードビットも有効です。これらの動作は、パイプラインの流れの DSP ステージと名付けられた最終ステージで行われます。

ALU 整数算術演算が実行されるときは、DSR レジスタの DC、N、Z、V、GT ビットは、基本的には演算の結果で更新されます。これは ALU 固定小数点演算と同じです。

条件付き命令の場合は、指定された条件が成立し、命令が実行されたときでも、条件ビットとフラグは更新されません。無条件命令の場合は、演算結果に従って常に更新されます。

ALU 整数演算の流れを図 5.6 に示します。




図 5.6 ALU 整数演算の流れ

ALU 整数演算の種類を表 5.3 に示します。それぞれのオペランドのレジスタとの対応を表 5.4 に示します。

表 5.3 ALU 整数演算の種類

	ニーモニック	機能	ソース 1	ソース 2	デスティネーション
ſ	PINC	1 インクリメント	Sx	(+1)	Dz
			(+1)	Sy	Dz
ſ	PDEC	1 デクリメント	Sx	(-1)	Dz
			(- 1)	Sy	Dz

表 5.4 ALU 整数演算のオペランドとレジスタとの対応

オペランド	X0	X1	Y0	Y1	MO	M1	A0	A1
Sx	Yes	Yes					Yes	Yes
Sy			Yes	Yes	Yes	Yes		
Dz	Yes							

【注】 Yes:オペランドに使えるレジスタです

オーバフロー防止機能(飽和演算)の実行は、SR レジスタの S ビットを 1 にセットします。DSP エンジンで実行される ALU 整数算術演算に対して、オーバフロー防止機能を指定できます。演算結果がオーバフローしたとき最大値(正)または最小値(負)が格納されます。

5.3 ALU 論理演算

(1) 演算機能

ALU 論理演算もレジスタ間で実行されます。それぞれのソース、デスティネーションオペランドは、独立に、DSP レジスタの一つを選べます。このタイプの演算はそれぞれのオペランドの上位ワードだけを使います。ソースオペランドの下位ワードとガードビットは無視され、デスティネーションオペランドの下位ワードとガードビットは 0 クリアされます。これらの動作は、パイプラインの流れの DSP ステージと名付けられた最終ステージで行われます。

ALU 論理演算が実行されると、DSR レジスタの DC ビット、N、Z、V、GT フラグは、基本的には演算の結果で更新されます。条件付き命令の場合は、指定された条件が成立し、命令が実行されたときでも、条件ビットとフラグは更新されません。無条件命令の場合は、演算結果に従って常に更新されます。 DC ビットは CS ビットの指定に従って更新されます。 ALU 論理演算の流れを図 5.7 に示します。




図 5.7 ALU 論理演算の流れ

(2) 命令とオペランド

ALU 論理演算の種類を表 5.5 に示します。それぞれのオペランドのレジスタとの対応は、ALU 固定小数点演算と同じで、表 5.6 に示します。

	代 0.0 / LO iii/ 上次											
ニーモニック	機能	ソース 1	ソース 2	デスティネーション								
PAND	論理積	Sx	Sy	Dz								
POR	論理和	Sx	Sy	Dz								
PXOR	排他的論理和	Sx	Sy	Dz								

表 5.5 ALU 論理演算の種類

表 5.6	ALU 論理演算のオペラン	/ドとレジスタとの対応

		- 111-9						
オペランド	X0	X1	Y0	Y1	MO	M1	A0	A1
Sx	Yes	Yes					Yes	Yes
Sy			Yes	Yes	Yes	Yes		
Dz	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes

【注】 Yes:オペランドに使えるレジスタです

(3) DC ビット

論理演算の DC ビットは次のように設定されます。

(a) キャリ/ボローモード: CS2~CS0=000 DC ビットは常に 0 にクリアされます。

(b) 負値モード: CS2~CS0=001

DC ビットは演算結果のビット 31 の値になります。このモードの DC ビットは N ビットの値と同じです。

(c) ゼロ値モード: CS2~CS0=010

DC ビットは演算結果がゼロのとき 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、Z ビットの値と同じです。

(d) オーバフローモード: CS2~CS0=011

DC ビットは常に 0 にクリアされます。このモードの DC ビットは、V ビットの値と同じです。

(e) 符号付き大モード: CS2~CS0=100

DC ビットは常に0にクリアされます。このモードのDC ビットは、GT ビットの値と同じです。

(f) 符号付き以上モード: CS2~CS0=101

DC ビットは常に 0 にクリアされます。

(4) 状態ビット

状態ビットは次のように設定されます。

- N ビットは演算結果のビット 31 の値になります。
- Z ビットは演算結果がゼロのとき1にセットされます。それ以外は0にクリアされます。
- V ビットは常に0にクリアされます。
- GT ビットは常に 0 にクリアされます。

5.4 固定小数点乗算

DSP 命令の乗算は、符号付き単精度乗算です。この演算は1サイクルで処理が完了します。もし倍精度の乗算が必要な場合は、従来の SuperH マイコンの倍精度乗算を使います。

乗算の結果は基本的に 32 ビットの演算結果が得られます。デスティネーションオペランドにガードビットを持つレジスタを指定した場合は、符号拡張されます。

DSP 命令の乗算は整数の計算ではなく、固定小数点算術演算です。そのため、それぞれ、定数と被乗数の上位ワードが、MAC 演算器に入力されます。従来の SuperH マイコンの乗算では、両方のオペランドの下位ワードが MAC 演算器に入力されます。演算結果は SuperH マイコンの場合と異なります。 SuperH マイコンの乗算の結果はデスティネーションの LSB に合わせられますが、固定小数点乗算の演算結果は MSB に合わせられます。そのため固定小数点乗算の演算結果の LSB は常に 0 になります。

固定小数点乗算の流れを図 5.8 に示します。




図 5.8 固定小数点乗算の流れ

固定小数点乗算の種類を表 5.7 に示します。それぞれのオペランドのレジスタとの対応を表 5.8 に示します。

表 5.7 固定小数点乗算の種類

ニーモニック	機能	ソース 1	ソース 2	デスティネーション
PMULS	符号付き乗算	Se	Sf	Dg

表 5.8 固定小数点乗算のオペランドとレジスタとの対応

オペランド	X0	X1	Y0	Y1	M0	M1	A0	A1
Sx	Yes	Yes					Yes	Yes
Sy			Yes	Yes	Yes	Yes		
Dz	Yes							

【注】 Yes:オペランドに使えるレジスタです

DSP 命令の固定小数点乗算は 16 ビット×16 ビットの単精度演算を 1 サイクルで完了します。これ以外の乗算は従来の SuperH マイコンの乗算と同じです。

乗算命令は DSR レジスタのどの状態ビット、DC、N、Z、V、GT ビットも更新しません。

オーバフロー防止機能(飽和演算)は DSP 命令の乗算でも有効です。SR レジスタの S ビットを 1 にセットして指定します。演算結果の値がオーバフローまたはアンダフローしたときそれぞれ最大値 または最小値になります。DSP 命令の固定小数点乗算では、 $H'8000 \times H'8000$ ((-1.0)×(-1.0))の場合だけ、オーバフローが発生します。S ビットが 0 のとき、この演算結果は $H'8000\,0000$ となり、これは -1.0 を意味し、正しい値 +1.0 になりません。S ビットが 1 のとき、オーバフロー防止機能が働いて、この結果は $H'00\,7FFF\,FFFF\,$ となります。

5.5 シフト演算

シフト演算のシフト量は、レジスタで指定するかまたは直接イミディエイト値で指定します。その他のソースオペランドとデスティネーションオペランドはレジスタです。シフト演算には算術シフトと論理シフトの2種類があります。演算の種類を表 5.9 に示します。イミディエイトオペランドを除いたそれぞれのオペランドのレジスタとの対応は ALU 固定小数点演算と同じです。対応を表 5.10 に示します。

代 5.6 ブラー 八弁の住機											
ニーモニック	機能	ソース 1	ソース 2	デスティネーション							
PSHA Sx、Sy、Dz	算術シフト	Sx	Sy	Dz							
PSHL Sx、Sy、Dz	論理シフト	Sx	Sy	Dz							
PSHA #Imm、Dz	イミディエイトデータ 付き算術シフト	Dz	lmm1	Dz							
PSHL #Imm、Dz	イミディエイトデータ 付き論理シフト	Dz	lmm2	Dz							

表 5.9 シフト 演算の 種類

^{- 32&}lt;=lmm1<= + 32、 - 16<=lmm2<= + 16

衣 5.10 シノト演算のオペラノトとレジスタとの対心								
オペランド	X0	X1	Y0	Y1	MO	M1	A0	A1
Sx	Yes	Yes					Yes	Yes
Sy			Yes	Yes	Yes	Yes		
Dz	Yes							

表510 シフト演算のオペランドとレジスタとの対応

【注】 Yes:オペランドに使えるレジスタです

5.5.1 算術シフト演算

(1) 演算機能

ALU 算術シフト演算は、32 ビット精度とガードビット 8 ビットとの 40 ビットの演算です。基本的にはレジスタ間で実行されます。ソースオペランドにガードビットがない場合は符号ビットがガードビットとして転記されます。デスティネーションオペランドにガードビットがない場合は演算結果の下位 32 ビットがデスティネーションレジスタに格納されます。

この算術シフトではソース 1 オペランドとデスティネーションオペランドはすべてのビットが有効です。シフト量を指定するソース 2 オペランドは整数データです。ソース 2 オペランドはレジスタまたはイミディエイトオペランドで指定します。有効なシフト量は - 32 から + 32 までです。ここで、負の値は右のシフトを意味し、正の値は左のシフトを意味します。ソース 2 オペランドとして - 64 から + 63 までを指定することはできますが、有効なシフト量は - 32 から + 32 までですので、無効な数値を指定した場合の結果は保証されません。シフト量をイミディエイト値で指定した場合は、ソース 1 オペランドはデスティネーションオペランドと同じでなければなりません。この演算動作は、固定小数点演算と同じように、パイプラインの流れの最後の DSP ステージで実行されます。

算術シフト演算が実行されるときは、DSR レジスタの DC、N、Z、V、GT ビットは、基本的には 演算の結果に従って更新されます。これは ALU 固定小数点演算と同じです。条件付き命令の場合は、 指定された条件が成立し、命令が実行されたときでも、状態ビットは更新されません。無条件命令の 場合は、演算結果に従って常に更新されます。

算術シフト演算の流れを図 5.9 に示します。




図 5.9 算術シフト演算の流れ

- (2) DC ビット
 DC ビットは CS ビットで指定されたモードに従って、次のように更新されます。
- (a) キャリ/ボローモード: CS2~CS0=000 DC ビットは演算の結果、最後にシフトして押し出されたビットの値になります。
- (b) 負値モード: $CS2 \sim CS0 = 001$ ビットは結果が負の値のとき 1 にセットされ、ゼロまたは正の値のとき 0 にクリアされます。このモードの DC ビットは N ビットの値と同じです。
- (c) ゼロ値モード: $CS2 \sim CS0 = 010$ DC ビットは演算結果がゼロのとき 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、Z ビットの値と同じです。
- (d) オーバフローモード: $CS2 \sim CS0 = 011$ オーバフローが発生したとき 1 にセットされます。このモードの DC ビットは、V ビットの値と同じです。
- (e) 符号付き超モード: CS2~CS0 = 100DC ビットは常に 0 にクリアされます。このモードの DC ビットは、GT ビットの値と同じです。
- (f) 符号付き以上モード: CS2~CS0 = 101 DC ビットは常に 0 にクリアされます。

(3) 状態ビット

状態ビットは次のように更新されます。

N ビットは ALU 固定小数点算術演算の結果と同じです。演算結果が負の値のとき 1 にセットされ、ゼロまたは正の値のとき 0 にクリアされます。

Z ビットは ALU 固定小数点算術演算の結果と同じです。演算結果がゼロのとき 1 にセットされます。それ以外は 0 にクリアされます。

V ビットは ALU 固定小数点算術演算の結果と同じです。オーバフローが発生したとき 1 にセットされます。

GT ビットは常に 0 にクリアされます。

(4) オーバフロー防止機能(飽和演算)

SR レジスタの S ビットを 1 にセットすると、DSP ユニットで実行される算術シフト演算で、オーバフロー防止機能が実行されます。演算結果がオーバフローしたとき最大値(正)または最小値(負)が格納されます。

5.5.2 論理シフト演算

(1) 演算機能

論理シフト演算は、ソース 1 オペランドとデスティネーションオペランドの上位ワードを使います。オペランドのガードビットと下位ワードは、ALU 論理演算と同じに、無視されます。シフト量を指定するソース 2 オペランドは整数データです。ソース 2 オペランドはレジスタまたはイミディエイトオペランドで指定します。 有効なシフト量は - 16 から + 16 までです。ここで、負の値は右のシフトを意味し、正の値は左のシフトを意味します。 ソース 2 オペランドとして - 32 から + 31 までを指定することはできますが、有効なシフト量は - 16 から + 16 までですので、無効な数値を指定した場合の結果は保証されません。シフト量をイミディエイト値で指定した場合は、ソース 1 オペランドはデスティネーションオペランドと同じでなければなりません。この演算動作は、パイプラインの流れの最後の DSP ステージで実行されます。

論理シフト演算が実行されるときは、DSR レジスタの DC、N、Z、V、GT ビットは、基本的には 演算の結果に従って更新されます。これは ALU 論理演算と同じです。条件付き命令の場合は、指定 された条件が成立し、命令が実行されたときでも、状態ビットは更新されません。無条件命令の場合 は、演算結果に従って常に更新されます。

論理シフト演算の流れを図 5.10 に示します。




図 5.10 論理シフト演算の流れ

- (2) DC ビット CS ビットで指定されたモードに従って、次のように更新されます。
- (a) キャリ/ボローモード: CS2~CS0=000 DC ビットは演算の結果、最後にシフトして押し出されたビットの値になります。
- (b) 負値モード: $CS2 \sim CS0 = 001$ DC ビットは演算結果のビット 31 の値が格納されます。このモードの DC ビットは N ビットの値 と同じです。
- (c) ゼロ値モード: $CS2 \sim CS0 = 010$ DC ビットは演算結果がすべてゼロのとき 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、Z ビットの値と同じです。
- (d) オーバフローモード: $CS2 \sim CS0 = 011$ DC ビットは常に 0 にクリアされます。このモードの DC ビットは、V ビットの値と同じです。
- (e) 符号付き超モード: CS2~CS0 = 100DC ビットは常に 0 にクリアされます。このモードの DC ビットは、GT ビットの値と同じです。
- (f) 符号付き以上モード: CS2~CS0 = 101 DC ビットは常に 0 にクリアされます。

(3) 状態ビット

状態ビットは次のように更新されます。

- N ビットは ALU 論理演算の結果と同じです。演算結果のビット 31 の値が格納されます。
- Z ビットは ALU 論理演算の結果と同じです。演算結果がすべてゼロのとき 1 にセットされます。 それ以外は 0 にクリアされます。
- V ビットは常に 0 にクリアされます。
- GT ビットは常に 0 にクリアされます。

5.6 MSB 検出命令

(1) 演算機能

MSB 検出命令 (PDMSB: Most Significant Bit Detection) は、データを正規化するためのシフト量を求めるものです。

演算結果は、ALU 整数演算と同じに、基本的には上位 16 精度と 8 ビットのガードビットとの 24 ビットが有効です。デスティネーションオペランドがガードビットのないレジスタの場合は、デスティネーションレジスタ上位 16 ビットに格納されます。

MSB 検出命令はソースオペランドのすべてのビットを対象にしていますが、演算結果は整数データとして求められます。これは、正規化のためのシフト量は、算術シフト演算の整数データが必要なためです。この演算動作は、固定小数点演算と同じように、パイプラインの流れの最後の DSP ステージで実行されます。

PDMSB 命令が実行されるときは、DSR レジスタの DC、N、Z、V、GT ビットは、基本的には演算の結果に従って更新されます。条件付き命令の場合は、指定された条件が成立し、命令が実行されたときでも、状態ビットは更新されません。無条件命令の場合は、演算結果に従って常に更新されます。

MSB 検出命令の流れを図 5.11 に示します。ソースデータとデスティネーションデータとの関係を表 5.11 に示します。




図 5.11 MSB 検出の流れ

ソースデータ 結 果 ガードビット 上位ワード | 下位ワード ガード 上位ワード 7g|6g|---|1g|0g|31|30|29|28|---|3|2|1|0|7g~0g|31~22|21|20|19|18|17|16|10進数 0 0 --- 0 0 0 0 0 0 --- 0 0 0 0 all 0 all 0 0 1 1 1 1 1 +31 0 0 --- 0 0 0 0 0 0 --all 0 0 1 1 1 1 0 0 0 0 1 all 0 +30 0 0 --- 0 0 0 0 0 0 --- 0 0 1 all 0 +29 all 0 0 1 1 1 0 1 0 0 --- 0 0 0 0 0 0 --- 0 1 * * all 0 all 0 0 1 1 1 0 0 +28 0 0 --- 0 0 0 0 0 1 --- * * * * all 0 all 0 0 0 0 0 1 0 0 0 --- 0 0 0 0 1 * * * * all 0 all 0 0 0 0 0 0 1 +1 0 0 --- 0 0 0 1 * * ---* * * * all 0 all 0 0 0 0 0 0 0 0 --- 0 0 1 * * * ---* * * all 1 all 1 1 1 1 1 1 1 -1 0 0 --- 0 1 all 1 all 1 1 1 1 1 1 0 0 1 --all 1 all 1 1 1 1 0 0 0 1 0 --- * * * * * * * --- * * * * all 1 all 1 1 1 1 0 0 0 -8 1 1 --- 1 0 * * * * * * * * all 1 1 1 1 1 1 0 all 1 1 1 0 * * * --all 1 all 1 1 1 1 1 1 1 -1 1 1 --- 1 1 1 0 * * --- * * * * all 0 all 0 0 0 0 0 0 0 1 1 --- 1 1 1 1 0 * ---* * * all 0 all 0 0 0 0 0 0 1 +1 1 1 1 1 1 0 ---* all 0 all 0 0 0 0 0 1 0 +2 1 1 --- 1 1 1 1 1 1 1 --- 1 0 * * | all 0 all 0 +28 0 1 1 1 0 0 1 1 --- 1 1 1 1 1 1 1 --- 1 1 0 * all 0 all 0 0 1 1 1 0 1 +29 1 1 --- 1 1 1 1 1 1 1 --- 1 1 1 0 all 0 all 0 0 1 1 1 1 0 +30 11--- 11 1 1 1 1 --- 1 1 1 1 all 0 all 0 0 1 1 1 1 1 +31

表 5.11 ソースデータとデスティネーション結果との関係

【注】* 'don't care'ビット、影響なし

(2) 命令とオペランド

MSB 検出命令の種類を表 5.12 に示します。それぞれのオペランドのレジスタとの対応は、ALU 固定小数点演算と同じです。その対応を表 5.13 に示します。

表 5.12 MSB 検出の種類

ニーモニック	機能	ソース 1	ソース 2	デスティネーション
PDMSB	MSB 検出	Sx		Dz
			Sy	Dz

表 3.15 MOD 検出のカベラント こり入りこの別心								
オペランド	X0	X1	Y0	Y1	MO	M1	A0	A1
Sx	Yes	Yes					Yes	Yes
Sy			Yes	Yes	Yes	Yes		
Dz	Yes							

表 5.13 MSB 検出のオペランドとレジスタとの対応

【注】 Yes:オペランドに使えるレジスタです

(3) DC ビット

DC ビットは CS ビットで指定されたモードに従って、次のように更新されます。

(a) キャリ/ボローモード: CS2~CS0=000 DC ビットは常に 0 にクリアされます。

(b) 負値モード: CS2~CS0=001

DC ビットは演算結果が負の値のとき 1 にセットされ、ゼロまたは正の値のとき 0 にクリアされます。このモードの DC ビットは N ビットの値と同じです。

(c) ゼロ値モード: CS2~CS0=010

DC ビットは演算結果がゼロのとき 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、Z ビットの値と同じです。

(d) オーバフローモード: CS2~CS0=011

常に 0 にクリアされます。このモードの DC ビットは、V ビットの値と同じです。

(e) 符号付き大モード: CS2~CS0=100

演算結果が正の値のとき 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、GT ビットの値と同じです。

(f) 符号付き以上モード: CS2~CS0=101

DC ビットは演算結果が正またはゼロの値のとき 1 にセットされます。それ以外は 0 にクリアされます。

(4) 状態ビット

状態ビットは次のように更新されます。

- N ビットは ALU 整数演算の結果と同じです。演算結果が負の値のとき 1 にセットされ、ゼロまたは正の値のとき 0 にクリアされます。
- Z ビットは ALU 整数演算の結果と同じです。演算結果がゼロのとき 1 にセットされます。それ以外は 0 にクリアされます。
- V ビットは常に0にクリアされます。
- GT ビットは ALU 整数演算の結果と同じです。演算結果が正の値のとき 1 にセットされます。 それ以外は 0 にクリアされます。

5.7 丸め処理

(1) 演算機能

DSP エンジンには 32 ビットの数値を 16 ビットに丸める機能があります。ガードビットがある場合は、40 ビットの数値を 24 ビットに丸めます。丸めの命令が実行されると、H'0000~8000~myースオペランドに加えられ、そのあとで下位ワードは 0~mvつりアされます。

丸め処理はソースオペランドとデスティネーションオペランドともにすべてのビットデータを使います。この演算動作は、固定小数点演算と同じように、パイプラインの流れの最後の DSP ステージで実行されます。

丸め処理命令は無条件命令です。そのため、DSR レジスタの DC、N、Z、V、GT ビットは、常に演算の結果に従って更新されます。

丸め処理の流れを図 5.12 に示します。丸め処理の定義を図 5.13 に示します。




図 5.12 丸め処理の流れ




図 5.13 丸め処理の定義

(2) 命令とオペランド

命令の種類を表 5.14 に示します。オペランドとレジスタの対応は ALU 固定小数点演算と同じです。 対応を表 5.15 に示します。

表 5.14 固定小数点乗算の種類					
	ニーモニック	機能	ソース 1	ソース 2	デスティネーション
	PRND	丸め処理	Sx	_	Dz
			_	Sv	Dz

オペランド X0 X1 Y0 Y1 M0 M1 Α0 Α1 Sx Yes Yes Yes Yes Sy Yes Yes Yes Yes Yes Yes Yes Yes Dz Yes Yes Yes Yes

表 5.15 固定小数点乗算のオペランドとレジスタとの対応

【注】 Yes:オペランドに使えるレジスタです

(3) DC ビット

DC ビットは CS ビットで指定されたモードに従って、次のように更新されます。状態ビットの更 新は ALU 固定小数点算術演算と同じです。

(a) $+ v \cup / \vec{x} \cup - \vec{x} \cup \vec{x} \cup$

DC ビットは演算の結果、MSB ビットからキャリまたはボローが発生したとき1にセットされます。 それ以外は0にクリアされます。

(b) 負値モード: CS2~CS0=001

DC ビットは演算結果が負の値のとき 1 にセットされ、ゼロまたは正の値のとき 0 にクリアされま す。このモードの DC ビットは N ビットの値と同じです。

Rev.5.00 2006.05.26 5-22 RJJ09B0345-0500

(c) ゼロ値モード: CS2~CS0=010

DC ビットは演算結果がゼロのとき 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、Z ビットの値と同じです。

(d) オーバフローモード: CS2~CS0=011

DC ビットはオーバフローが発生すると 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、V ビットの値と同じです。

(e) 符号付き大モード: CS2~CS0=100

演算結果が正の値のとき 1 にセットされます。それ以外は 0 にクリアされます。このモードの DC ビットは、GT ビットの値と同じです。

(f) 符号付き以上モード: CS2~CS0=101

DC ビットは演算結果が正またはゼロの値のとき 1 にセットされます。それ以外は 0 にクリアされます。

(4) 状態ビット

状態ビットは次のように更新されます。状態ビットの更新は ALU 固定小数点算術演算と同じです。

- N ビットは ALU 固定小数点算術演算の結果と同じです。演算結果が負の値のとき 1 にセットされ、ゼロまたは正の値のとき 0 にクリアされます。
- Z ビットは ALU 固定小数点算術演算の結果と同じです。演算結果がゼロのとき 1 にセットされます。 それ以外は 0 にクリアされます。
- V ビットは ALU 固定小数点算術演算の結果と同じです。オーバフローが発生したとき 1 にセットされます。それ以外は 0 にクリアされます。
- GT ビットは ALU 固定小数点算術演算 ALU 整数演算の結果と同じです。演算結果が正の値のとき 1 にセットされます。それ以外は 0 にクリアされます。

(5) オーバフロー防止機能(飽和演算)

SR レジスタの S ビットを 1 にセットすると、DSP ユニットで実行されるすべての丸め処理に対して、オーバフロー防止機能を実行します。演算結果の値がオーバフローしたときそれぞれ正の最大値または負の最小値になります。

CS ビット

5.8 状態選択ビット (CS) と DSP 状態ビット (DC)

DSP 命令には無条件命令と条件付き命令があります。無条件命令は DSP 状態ビット (DC) に関係なく実行され、条件付き命令は DC ビットを判定して実行するかしないかが決まります。無条件命令では DSR レジスタの DC ビットおよび状態ビット (N、Z、V、GT) は ALU 演算またはシフト演算の結果によって更新されます。条件付き命令は実行するしないにかかわらず、DC ビットおよび状態ビット (N、Z、V、GT) を更新しません。DC ビットは状態選択ビット (CS) の指定に従って更新されます。更新は、算術演算、論理演算、算術シフト、論理シフトによってそれぞれ異なります。CS ビットと DC ビットの関係を表 5.16 に示します。

表 5.16 状態選択ビット (CS) と DSP 状態ビット (DC) 状態モード 説明

2 1 0 0 0 0 キャリ/ボロー ALU 算術演算の結果キャリまたはボローが生じたとき、DC ビッ	
0 0 0 ナムリノボロ	
モード されます。それ以外は0にクリアされます。 論理演算では DC ビットは常に0にクリアされます。 シフト演算(PSHA、PSHL命令)のとき、最後にシフトアウト	
た)ビットが DC ビットに転記されます。	
0 0 1 負値モード ALU 算術演算または算術シフト (PSHA) 演算のとき、ガードビ結果の MSB ビットが DC ビットに転記されます。 ALU 論理演算または論理シフト (PSHL) 演算のとき、ガードビ結果の MSB ビットが DC ビットに転記されます。	
0 1 0 ゼロ値モード	Cビットは1に
0 1 1 オーパフロー モード ALU 算術演算または算術シフト (PSHA) 演算のとき、ガードビ 演算結果がデスティネーションレジスタの値の範囲を超えたとき にセットされます。それ以外は 0 にクリアされます。ALU 論理演算または論理シフト (PSHL) 演算のとき、DC ビッ リアされます。	CDC ビットは 1
1 0 0 符号付き 大モード このモードは符号付き以上モードと似ていますが、演算結果がセロントは0 にクリアされます。ガードビット部分を含めても可能範囲を超えたとき、真となる状態を VR とすると以下のようIDC ビット = ~ {(N ビット ^ VR) Z ビット }; 算術演算の場合DC ビット = 0; 論理演算の場合	演算結果が表現 に計算されます。
1 0 1 符号付き以上 ALU 算術演算または算術シフト (PSHA) 演算のとき、かつ結果しないとき、負値モードの DC ビットを反転した値になります。分を含めても結果が表現可能範囲を超えたとき、負値モードの D値になります。ALU 論理演算または論理シフト (PSHL) 演算のとき、DC ビッリアされます。ガードビット部分を含めても演算結果が表現範囲真となる状態を VR とすると、以下のように計算されます。DC ビット = ~ (N ビット ^ VR);算術演算の場合DC ビット = 0;論理演算の場合	ガードビット部 OC ビットと同じ トは常に 0 にク
1 1 0 予約コード	
1 1 1	

5.9 オーバフロー防止機能(飽和演算)

オーバフロー防止機能 (飽和演算) は SR レジスタの S ビットで指定します。この機能は DSP ユニットで実行されるすべての算術演算、および従来の SH-1、SH-2 マイコンで実行される積和演算に有効です。演算結果がガードビットを除いて表現できる 2 の補数の範囲を超えたときオーバフローが発生します。

固定小数点算術演算のオーバフローの定義を表 5.17 に示し、整数算術演算のオーバフローの定義を表 5.18 に示します。従来の SuperH マイコンからサポートされている積和命令 (MAC) は 64 ビットレジスタ (MACH、MACL) で演算しているので、オーバフローの値および最大値、最小値は異なり、従来と全く同じ定義になっています。

表 5.17 固定小数点算術演算のオーバフローの定義

符号	オーバフロー状態	最大値/最小値	16 進表示
正	結果>1-2 ^{·31}	1 - 2 ⁻³¹	007FFFFFF
負	結果 < -1	- 1	FF8000000

表 5.18 整数算術演算のオーバフローの定義

符号	オーバフロー状態	最大値/最小値	16 進表示
正	結果 > 2 ¹⁵ - 1	2 ¹⁵ - 1	007FFF***
負	結果<-2 ¹⁵	- 2 ¹⁵	FF8000****

【注】*: 'Don't care '、影響なし

オーバフロー防止機能を指定した場合はオーバフローは発生しません。このとき、オーバフロービット (V) はセットされません。CS ビットでオーバフローモードを指定したときの DC ビットもセットされません。

5.10 データ転送

SH-DSP は DSP ユニットで DSP レジスタと内蔵メモリとの間で最大 2 つのデータを同時に並行して転送することができます。SH-DSP には次の 3 つのデータ転送があります。

- (1) X、Yメモリデータ転送: XDBバス、YDBバスを使ってX、Yメモリとデータ転送
- (a) ダブルデータ転送: データ転送だけ、どちらか一方にのみの転送も可
- (b) パラレルデータ転送: ALU演算や乗算と並行処理をしながらのデータ転送
- (2) シングルデータ転送: LDBバスを使って内蔵メモリとデータ転送 データ転送命令は DSR レジスタの状態ビットを更新しません。 それぞれの機能を表 5.19 に示します。

種類	使用バス	転送データ長	ALU 演算との並行処理	データ転送の並行処理	命令長
X、Y メモリ	XDB バス	16 ビット	なし(ダブル)	なし (XDB バスか YDB バス)	16 ビット
データ転送	YDB バス			あり(XDBバスとYDBバス)	16 ビット
			あり (パラレル)	なし(XDB バスか YDB バス)	32 ビット
				あり(XDB バスと YDB バス)	32 ビット
シングル データ転送	LDB バス	32 ビット 16 ビット	なし	なし	16 ビット

表 5.19 データ転送の機能

5.10.1 X、Y メモリデータ転送

X、Y メモリデータ転送は 2 つのデータ転送を同時に並行して実行することができ、データ転送と DSP データ演算を同時に並行して実行することができます。DSP データ演算と転送を同時に並行して 実行させるには 32 ビットの命令コードが必要です。これをパラレルデータ転送と呼びます。X、Y メモリデータ転送だけを実行する場合は 16 ビットの命令コードです。これをダブルデータ転送と呼びます。

データ転送は、X メモリデータ転送と、Y メモリデータ転送があります。X メモリデータは X0、 X1 レジスタのどちらかにロードされ、Y メモリデータは Y0、 Y1 レジスタのどちらかにロードされます。X0、 X1、 Y0、 Y1 レジスタがデスティネーションレジスタになります。デスティネーションレジスタの上位ワードにデータが転送され、下位ワードは自動的に Y0 にクリアされます。Y1 レジスタの一方をソースレジスタとして、Y1 メモリにデータをストアすることができます。これらのデータ転送はすべてワードデータ(Y16 ビット)です。ソースレジスタの上位ワードからデータが転送されます。

同時に並行して実行する演算命令に条件付き命令を指定しても、データ転送命令は影響を受けませh。

X、Y メモリデータ転送は X、Y メモリのみをアクセスし、他のメモリエリアはアクセスできません。




図 5.14 X、Y メモリデータ転送の流れ

5.10.2 シングルデータ転送


シングルデータ転送は 1 つのデータ転送だけを実行します。 16 ビットの命令コードです。シングルデータ転送は ALU 演算と同時に並行処理はできません。X メモリをアクセスする X ポインタと追加された 2 つのポインタが有効となり、Y ポインタは無効です。従来の SuperH マイコンと同様に、シングルデータ転送は外部エリアを含むすべてのメモリエリアをアクセスできます。DSR レジスタを除く*DSP レジスタがソースオペランド、デスティネーションオペランドに指定できます。 ガードビットレジスタ、AOG、AIG は独立したレジスタとしてオペランドに指定できます。シングルデータ転送では XAB、XDB、YAB、YDB バスの替わりに LAB、LDB バスを使うので、LDB バスでデータ転送と命令フェッチの競合が発生します。

シングルデータ転送はワードデータとロングワードデータを取り扱います。ワードデータ転送ではレジスタの上位ワードが有効です。レジスタにデータがロードされるときは上位ワードにロードされ、下位ワードは自動的に0でクリアされ、ガードビットがあればガードビットには符号ビットが拡張されて格納されます。レジスタからストアされるときは上位ワードがストアされます。

ロングワードが転送されるときは 32 ビットが有効になります。ロードされるときガードビットがあれば、ガードビットには符号ビットが拡張されて格納されます。

ガードビットレジスタがストアされるときは、上位 24 ビットに符号が拡張されて、LDB バスに読み出されます。ガードビットレジスタ、A0G、A1G レジスタが MOVS.W 命令のデスティネーションレジスタとしてワードデータがロードされるときは、下位バイトがレジスタに書き込まれます。

【注】* DSR レジスタはシステムレジスタとして定義されているので、LDS、STS 命令でデータ の転送が可能です。



______ 図 5.15 シングルデータ転送の流れ(ワード)




図 5.16 シングルデータ転送の流れ(ロングワード)

Rev.5.00 2006.05.26 5-28 RJJ09B0345-0500 データ転送はパイプラインの MA ステージで実行され、DSP 演算は DSP ステージで実行されます。 演算機能をストアする命令がデータ演算命令のすぐ次の命令行にある場合は、データ演算命令が終わらない内に次のデータストア命令が始まるため、1 つのストールサイクルが挿入されます。このオーバヘッドサイクルは、1 つの命令をデータ演算命令とデータ転送命令の間に追加することによって避けることができます。この例を図 5.17 に示します。




図 5.17 演算とデータストアの命令実行例

5.11 オペランド競合

2 つ以上の並行処理命令でデスティネーションオペランドに同じレジスタを指定するとデータの 競合が発生します。データの競合は次の3つの場合が考えられます。

- (1) ALU演算と乗算で同じデスティネーションオペランドを指定した場合(Du、Dg)
- (2) XメモリロードとALU演算で同じデスティネーションオペランドを指定した場合(Dx、Du、 Dz)
- (3) YメモリロードとALU演算で同じデスティネーションオペランドを指定した場合(Dy、Du、

もし競合した場合の結果は保証されません。競合の発生するオペランドとレジスタの対応を表5.20 に示します。

これらの競合を検出できるアセンブラがありますので、機能を選択してアセンブラをお使いくださ l1.

			DSPレジスタ						
		X0	X1	Y0	Y1	MO	M1	A0	A1
	Ax								
Xメモリ ロード	lx								
	Dx	*	*						
\	Ау								
Yメモリ ロード	ly								
	Dу			*	*				
	Sx	*	*					*	*
│6オペランド │ALU演算	Sy			*	*	*	*		
/\LO/X	Du	*		*				*	*
	Se	*	*	*					*
3オペランド 乗算	Sf	*		*	*				*
本	Dg					*	*	*	*
	Sx	*	*					*	*
│3オペランド │ALU演算	Sy			*	*	*	*		
, .co,,,,,	Dz	*	*	*	*	*	*	*	*
\uparrow \uparrow \uparrow \uparrow							\uparrow		
(Dx、Du、Dz の競合) (Dy、Du、Dz の競合)						(Du, Dg	の競合)		

表 5.20 競合の発生するオペランドとレジスタとの対応

【注】 * オペランドに対する設定可能レジスタ

○ オペランド競合

5.12 DSP 繰り返し (ループ)制御

SH3-DSP は、効率よく繰り返し(ループ)制御を行うための特別な機構を持っています。SETRC 命令で、繰り返しカウンタ (RC、12 ビット)に繰り返し回数を格納し、RC が 1 になるまで繰り返しプログラム (ループ)を反復する実行モードを設定します。繰り返し動作が終了すると、RC の内容は 0 になります。

繰り返し開始アドレスレジスタ(RS)は、繰り返しループの開始アドレスを格納しています。繰り返し終了レジスタ(RE)は、繰り返し終了アドレスを格納しています。(例外があります。「5.12.1(1)プログラミングの実際」を参照してください。)繰り返しカウンタ(RC)は、繰り返し回数を格納しています。この繰り返し制御を実行する手順は次のようになります。

- #1 繰り返し開始アドレスを RS レジスタに設定します。
- #2 繰り返し終了アドレスを RE レジスタに設定します。
- #3 繰り返し回数を RC カウンタに設定します。
- #4 繰り返しプログラム(ループ)を開始します。
- #1と#2を実行するために次の命令を使います。

```
LDRS @(disp,PC);および
LDRE @(disp,PC);
```

#3と#4を実行するために SETEC 命令を使います。SETEC 命令のオペランドはイミィディエイト値または汎用レジスタで繰り返し回数を指定します。

```
SETRC #imm; #imm→RC,enable repeat control
SETRC Rm; Rm→RC,enable repeat control
```

#imm は 8 ビットで RC カウンタは 12 ビットです。そのため RC カウンタに 256 以上の数値を指定したいときは、Rm レジスタを使って設定します。プログラム例を次に示します。

```
LDRS RptStart;
LDRE RptEnd;
SETRC #imm; RC=#imm
instr0;
; instr1~5 executes repeatedly
RptStart: instr1;
instr2;
instr3;
instr4;
RptEnd: instr5;
instr6;
```

この繰り返し命令には次のようないくつかの制限があります。

- (1) SETRC命令と繰り返しプログラム (ループ) の最初の命令の間には少なくとも1命令が必要です。
- (2) LDRS、LDRE命令を実行したあとで、SETRC命令を実行してください。

- (3) 繰り返しプログラム (ループ) が4命令以上の場合は、繰り返し開始アドレス (先述の例ではinstr1のアドレス) がロングワード境界にないときには、繰り返しのたびに1サイクルのストール (実行待ちサイクル) が発生します。
- (4) 繰り返しプログラム(ループ)が3命令以下の場合は、分岐命令(BRA、BSR、BT、BF、BT/S、BF/S、BSRF、RTS、BRAF、RTE、JSR、JMP)、繰り返し制御命令(SETRC、LDRS、LDRE)、SR、RS、およびREのロード命令、TRAPAは使えません。もし記述すると、不当命令例外処理が起動され、表5.21に示すアドレス値がSPCにストアされます。

表 5.21 SPC にストアされる値(1)

条件	位置	SPC にストアされるアドレス
RC>=2	任意	RptStart
RC=1	任意	不正な命令のプログラムアドレス

(5) 繰り返しプログラム(ループ)が4命令以上の場合、分岐命令(BRA、BSR、BT、BF、BT/S、BF/S、BSRF、RTS、BRAF、RTE、JSR、JMP)、繰り返し制御命令(SETRC、LDRS、LDRE)、SR、RS、およびREのロード命令、TRAPAは繰り返しプログラム(ループ)内の最後の3命令には使えません。もし記述すると、不当命令例外処理が起動され、表5.22に示すアドレス値がSPCにストアされます。繰り返し制御命令(SETRC、LDRS、LDRE)、SR、RS、およびREのロード命令の場合には、繰り返しモジュールの他の位置にも記述できません。記述した場合の動作は保証しません。

表 5.22 SPC にストアされる PC 値 (2)

条件	位置	SPC にストアされるアドレス
RC>=2	instr3	不正な命令のプログラムアドレス
	instr4	RptStart-4
	instr5	RptStart-2
RC=1	任意	不正な命令のプログラムアドレス

- (6) 繰り返しプログラム(ループ)が3命令以下の場合には、PC相対命令(MOVA (disp、PC)、R0など)は繰り返しプログラム(ループ)の最初の命令(instr1)だけに使えます。
- (7) 繰り返しプログラム (ループ) が4命令以上の場合には、PC相対命令 (MOVA (disp、PC)、R0など) は繰り返しプログラム (ループ) の最後の2命令には使えません。
- (8) SH3-DSPに繰り返し有効フラグはありませんが、RCカウンタが0のとき繰り返しは無効になります。RCカウンタが0でなく、PCカウンタがREレジスタの内容と一致したとき、繰り返しが開始されます。RCカウンタを0に設定すると、繰り返しプログラム(ループ)は無効ですが繰り返しモジュールを1回だけ実行し、RCが1の場合と同様に繰り返しプログラム(ループ)の開始命令には戻りません。RCカウンタを1に設定すると繰り返しモジュールを1回だけ実行し、繰り返しプログラム(ループ)の開始命令には戻りませんが、RCカウンタはゼロになります。
- (9) 繰り返しプログラム (ループ)が4命令以上の場合には、サブルーチン呼び出しと戻り命令を含む分岐命令は、分岐先アドレスとしての"inst3"から"inst5"までの命令には使えません。もしこれを実行すると繰り返し制御は正しく動作しません。繰り返しプログラム (ループ)が3命令以下のとき、分岐先が"RptStart"またはそれより先のアドレスの場合には繰り返し制御は正しく動作せず、SRレジスタ内のRCの内容は更新されません。

(10)繰り返し実行中は、割り込みは制限されます。詳細は、図5.18を参照してください。この図のそれぞれのケースのフローがEXの各ステージを示しています。割り込みの最初のEXステージは、通常、命令のEXステージが終了した直後に開始します。これらを図では"A"で示しています。図中の"B"は割り込みが受け付けられない場所を示しています。

```
A: 割り込みを受け付ける
 B: 割り込みを受け付けない
RC>=1の場合
(1) 1ステップ繰り返し (2) 2ステップ繰り返し (3) 3ステップ繰り返し
instr0 <- A
                                              <- B
                                        instr2 <- B
                         instr3 <- B End: instr3
                                              <- B
                                              <- B
                                        instr4
                                              <- A
(4) 4以上のステップ繰り返し
    instr0
            <- A or B(when returning from instr n)
Start: instr1
            <- A
      :
           <- A
    instr n-3
            <- B
    instr n-2
    instr n-1 <- B
End: instr n
            <- B
    instr n+1
            <- A
RC=0の場合:
 割り込みを受け付ける
```

図 5.18 繰り返しモジュールでの割り込み受け付けの制限

5.12.1 注意事項

(1) プログラミングの実際

繰り返し開始レジスタ(RS)と繰り返し終了レジスタ(RE)は、繰り返し開始アドレスと繰り返し終了アドレスをそれぞれ格納しています。これらのレジスタに格納されているアドレスは繰り返しプログラム(ループ)内の命令の数によって変わります。この規則を次に示します。

Repeat_Start:繰り返し開始命令のアドレス

Repeat_Start0:繰り返し開始命令の1つ上の命令のアドレス Repeat_Start3:繰り返し終了命令の3つ上の命令のアドレス

表 5.23 RS および RE 設定規則

	繰り返しプログラム(ループ)内の命令の数					
	1	2	3	>=4		
RS	Repeat_start0 + 8	Repeat_start0 + 6	Repeat_start0 + 4	Repeat_Start		
RE	Repeat_start0 + 4 Repeat_start0 + 4		Repeat_start0 + 4	Repeat_End3 + 4		

このテーブルに基づいて、さまざまなケースを想定した実際の繰り返しプログラム(ループ)のプログラミング例を次に示します。

ケース1:1繰り返し命令の場合

LDRS RptStart0+8;
LDRE RptStart0+4;
SETRC RptCount;

- - - -

RptStart0:instr0;

RptStart:instr1; 繰り返し命令

instr2;

ケース2:2繰り返し命令の場合

LDRS RptStart0+6;
LDRE RptStart0+4;
SETRC RptCount;

_ _ _ _

RptStart0:instr0;

RptStart:instr1; 繰り返し命令 1 RptEnd:instr2; 繰り返し命令 2

instr3;

ケース 3: 3 繰り返し命令の場合

LDRS RptStart0+4;
LDRE RptStart0+4;
SETRC RptCount;

- - - -

RptStart0:instr0;

RptEnd:

RptStart:instr1; 繰り返し命令 1

instr2; 繰り返し命令 2 instr3; 繰り返し命令 3

instr4;

ケース 4: 4 繰り返し命令以上の場合

LDRS RptStart;

LDRE RptEnd3+4;
SETRC RptCount;

- - - -

RptStart0:instr0;

RptStart:instr1; 繰り返し命令1

instr2; 繰り返し命令 2 instr3; 繰り返し命令 3

RptEnd3:instrN-3; 繰り返し命令 N-3

instrN-2; 繰り返し命令 N-2 instrN-1; 繰り返し命令 N-1

RptEnd:instrN; 繰り返し命令 N

instrN+1

上記の例はこの繰り返しプログラム(ループ)シーケンスをプログラミングするためのテンプレートとして用いることができます。拡張命令"REPEAT"で、これらの複雑なラベリングとオフセットの問題を簡素化できます。詳細を次に示します。

(2) 拡張命令 REPEAT

拡張命令 REPEAT で、表 5.23 に示したラベリングとオフセットの取り扱いを簡単にできます。次に使用するラベルを示します。

RptStart:繰り返しプログラム(ループ)の先頭命令のアドレス RptEnd:繰り返しプログラム(ループ)の最終命令のアドレス

PptCount:繰り返し回数イミィディエイト番号

この命令は次のように使用します。

Repeat count は、イミディエイト値#Imm またはレジスタ間接値 Rn として指定できます。

ケース1:1繰り返し命令の場合

REPEAT RptStart, RptStart, RptCount

instr0;

RptStart:instr1; 繰り返し命令1

instr2;

ケース2:2繰り返し命令の場合

REPEAT RptStart, RptStart, RptCount

- - - instr0;

RptStart:instr1; 繰り返し命令 1 RptEnd:instr2; 繰り返し命令 2

ケース3:3繰り返し命令の場合

REPEAT RptStart, RptEnd, RptCount

instr0;

繰り返し命令1 RptStart:instr1;

> instr2; 繰り返し命令 2

繰り返し命令 3 RptEnd: instr3;

ケース 4: 4 繰り返し命令以上の場合

REPEAT RptStart, RptEnd, RptCount

instr0;

RptStart:instr1; 繰り返し命令1

> 繰り返し命令 2 instr2;

> instr3; 繰り返し命令3

繰り返し命令 N-3 instrN-3;

instrN-2; 繰り返し命令 N-2

instrN-1; 繰り返し命令 №-1

繰り返し命令 № RptEnd:instrN;

instrN+1

それぞれのケースでの拡張の結果は、(1)のケース番号に対応します。

5.13 条件付き命令とデータ転送

データ演算命令には無条件命令と、条件付き命令があります。両者とも並行して実行するデータ転送命令を指定することができますが、条件が不成立の場合でもデータ転送命令には影響せず、常に実行されます。

条件付き命令とデータ転送の例を図 5.19 に示します。

DCT PADD X0, Y0, A0 MOVX.W @R4+, X0 MOVY.W A0, @R6+R9;

「条件が真のとき]

実行前:X0=H'33333333、Y0=H'55555555、A0=H'123456789A、 R4=H'00008000、R6=H'00008232、R1=H'00000004

(R4)=H'1111、(R6)=H'2222

実行後: X0=H'11110000、Y0=H'55555555、A0=H'00888888888 R4=H'00008002、R6=H'00008236、R1=H'00000004

(R4)=H'1111、(R6)=H'1234

「条件が偽のとき]

実行前:X0=H'33333333、Y0=H'55555555、A0=H'123456789A、

R4=H'00008000、R6=H'00008232、R1=H'00000004

(R4)=H'1111、(R6)=H'2222

実行後:X0=H'11110000、Y0=H'55555555、A0=H'123456789A、

R4=H'00008002, R6=H'00008236, R1=H'00000004

(R4)=H'1111、(R6)=H'1234

図 5.19 条件付き命令とデータ転送の例

5. DSP の演算機能とデータ転送 (SH3-DSP のみ)

6. 命令の特長

6.1 RISC タイプ命令セット

命令は RISC タイプです。特長は次のとおりです。

6.1.1 16 ビット固定長命令

SH-3CPU の命令長はすべて 16 ビット固定長です。これによりプログラムのコード効率が向上します。

SH3-DSP は SH-3 と同じ 16 ビット長の命令を持ち、DSP タイプの命令を並行処理するために、32 ビット長の DSP タイプの命令が追加されています。DSP の詳細については、「第 5 章 DSP の演算機能とデータ転送」を参照してください。

6.1.2 1命令/1ステート

パイプライン方式を採用し、基本命令は、1命令を1ステートで実行できます。

6.1.3 データサイズ

演算の基本的なデータサイズはロングワードです。メモリのアクセスサイズは、バイト/ワード/ロングワードを選択できます。メモリのバイトとワードのデータは符号拡張後、ロングワードで演算されます(表 6.1)。リテラルデータは算術演算では符号拡張後、論理演算ではゼロ拡張後、ロングワードで演算されます。

			20.1 2 1 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2		
SI	1-3、SH	I-3E、SH3-DSP の CPU	説明	他	の CPU の例
MC	W.VC	@(disp,PC),R1	32 ビットに符号拡張され、R1 は H'00001234	ADD.W	#H'1234,R0
ΑI	DD	R1,R0	になります。		
••	• • • • • •		次に ADD 命令で演算されます。		
.1	DATA.W	H'1234			

表 6.1 ワードデータの符号拡張

【注】 @(disp,PC)でイミディエイトデータを参照します。

6.1.4 ロードストアアーキテクチャ

SH-3、SH-3E、SH3-DSP はロードストアアーキテクチャを採用し、基本演算はレジスタ間で実行します。メモリとの演算は、レジスタにデータをロードし実行します。ただし、AND などのビットを操作する命令は直接メモリに対して実行します。

6.1.5 遅延分岐

無条件分岐は、遅延分岐となっています。遅延分岐命令の場合、遅延分岐命令の直後の命令を実行してから、分岐します。これにより、分岐のために起こるパイプラインの乱れを最小限におさえます (表 6.2)。

表 6.2 遅延分岐命令

-					
	SI	H-3、SH-3E、SH3-DSP	説明		他の CPU の例
		シリーズの CPU			
ĺ	BRA	TRGET	TRGETに分岐する前にADDを実行しま	ADD.W	R1,R0
	ADD	R1,R0	す。	BRA	TRGET

【注】 遅延分岐の分岐動作そのものは、スロット命令実行後に発生します。しかし、レジスタの更新などの分岐 動作を除く命令の実行は、遅延分岐命令、遅延スロット命令の順に行われます。たとえば、遅延スロット で分岐先アドレスが格納されているレジスタの内容を変更しても、分岐先アドレスは更新前のレジスタ内 容のままです。

6.1.6 乗算/積和演算

16 ビット×16 ビット→32 ビットの乗算を $1 \sim 3$ ステート(SH3-DSP では 1、2 ステート)、32 ビット×32 ビット→64 ビットの乗算を $2 \sim 5$ ステート(SH3-DSP では 2、3 ステート)で実行します。 32 ビット×32 ビット+64 ビット→64 ビットの積和演算は、MAC 命令では $2 \sim 5$ ステート(SH3-DSP では $2 \sim 4$ ステート)、FMAC 命令*では 1 ステートで実行します。

【注】* FMAC 命令は、SH-3E でのみ使用可能です(浮動小数点演算命令)。

6.1.7 Tビット

比較結果はステータスレジスタ (SR)のTビットに反映し、その真、偽によって条件分岐します (表 6.3)。必要最小限の命令によってのみTビットを変化させ、処理速度を向上させています。

表 6.3 Tビット

SH-3, SH-3E, SH3-DSP Ø CPU		説明	他の CPU の例	
CMP/GE	R1,R0	R0 R1 のとき T ビットがセットされます。	CMP.W	R1,R0
BT	TRGET0	R0 R1 のとき TRGET0 へ	BGE	TRGET0
BF	TRGET1	R0 <r1 th="" trget1="" のとき="" へ分岐します。<=""><td>BLT</td><td>TRGET1</td></r1>	BLT	TRGET1
ADD	#-1,R0	ADD ではTビットが変化しません。	SUB.W	#1,R0
CMP/EQ	#0,R0	R0=0 のとき T ビットがセットされます。	BEQ	TRGET
BT	TRGET	R0=0 のとき分岐します。		

6.1.8 イミディエイトデータ

バイトのイミディエイトデータは、直接命令コード中に挿入されます。16 ビット固定長の命令コードを保持するため、ワードとロングワードのイミディエイトデータは直接命令コード中に挿入されず、メインメモリ上のテーブルに配置します。メモリ上のテーブルはディスプレースメント付き PC 相対アドレッシングモードを使ったイミディエイトデータのデータ転送命令(MOV)で参照します(表 6.4)。

☆ パー イン・イエー・プログラッ派						
区分	SH-3、S	H-3E、SH3-DSP の CPU		他の CPU の例		
8 ビットイミディエイト	MOV	#H'12,R0	MOV.B	#H'12,R0		
16 ビットイミディエイト	MOV.W	@(disp,PC),R0	MOV.W	#H'1234,R0		
	••••	•••••				
	.DATA.W	H'1234				
32 ビットイミディエイト	MOV.L	@(disp,PC),R0	MOV.L	#H'12345678,R0		
	•••••					
	.DATA.L	H'12345678				

表 6.4 イミディエイトデータによる参照

【注】 @(disp,PC)でイミディエイトデータを参照します。

6.1.9 絶対アドレス

絶対アドレスでデータを参照するときは、あらかじめ絶対アドレスの値を、メモリ上のテーブルに配置しておきます。絶対アドレスの値はレジスタに転送され、ロードされた絶対アドレスをもとに、インデックス付きレジスタ間接アドレッシングモードでオペランドはアクセスされます。

衣 6.5 絶対プトレスによる参照						
区分	SH-3、	SH-3E、SH3-DSP の CPU		他の CPU の例		
絶対アドレス	MOV.L MOV.B	@(disp,PC),R1 @R1,R0	MOV.B	@H'12345678,R0		
	•••	•••••				
	.DATA.L	H'12345678				

表 6.5 絶対アドレスによる参照

6.1.10 16 ビット/32 ビットディスプレースメント

16 ビットまたは32 ビットディスプレースメントでデータを参照するときは、あらかじめディスプレースメントの値をメモリ上のテーブルに配置しておきます。命令実行時にディスプレースメントデータをロードする方法で、この値はレジスタに転送され、インデックス付きレジスタ間接アドレッシングモードでオペランドはアクセスされます。

表 6.6 16 ビット / 32 ビットディスプレースメント

区分	SH-3、SH-3E、SH3-DSP の CPU	他の CPU の例
16 ビット	MOV.W @(disp,PC),R0	MOV.W @(H'1234,R1),R2
ディスプレースメント	MOV.W @(R0,R1),R2	
	.DATA.W H'1234	

6.1.11 特権命令

プロセッサはユーザモードと特権モードの2つのオペレーションモードをもっています。次に挙げる特権命令がユーザモードで使用された場合、不当命令例外が検出されます。


- LDC
- STC
- RTE
- LDTLB
- SLEEP

6.2 CPU 命令のアドレッシングモード

アドレッシングモードと実効アドレスの計算方法は次のとおりです(表 6.7)。

表 6.7 アドレッシングモードと実効アドレス

アドレッシング	命令	ア ファレッシンファビー C C スポティレス 実効アドレスの計算方法	計算式
モード	ロップ フォーマット	大別ノーレヘツロ 弁刀/ム	□□ 开 ♪\
レジスタ直接	Rn	実効アドレスはレジスタ Rn です。	
		(オペランドはレジスタ Rn の内容です。)	
レジスタ間接	@Rn	実効アドレスはレジスタ Rn の内容です。	Rn
		Rn Rn	
ポストインクリ	@Rn+	実効アドレスはレジスタ Rn の内容です。	Rn
メントレジスタ		命令実行後 Rn に定数を加算します。定数はオペラ	命令実行後
間接		ンドサイズがバイトのとき 1、ワードのとき 2、ロ ングワードのとき 4 です。	バイト:Rn+1→Rn ワード:Rn+2→Rn
			ロングワード:
		Rn Rn	Rn+4→Rn
		Rn + 1/2/4	
		+	
		1/2/4	
プリデクリメント	@-Rn	実効アドレスは、あらかじめ定数を減算したレジス	バイト: Rn - 1→Rn
レジスタ間接		タ Rn の内容です。定数はバイトのとき 1、ワード のとき 2、ロングワードのとき 4 です。	ワード:Rn - 2→Rn ロングワード:
			Rn - 4→Rn
		Rn	(計算後の Rn で命令
		Rn - 1/2/4	実行)
		- Rn - 1/2/4	
		1/2/4	
ディスプレース	@(disp:4,Rn)	実効アドレスはレジスタ Rn に 4 ビットディスプレ	バイト: Rn+disp
メント付き レジスタ間接		│一スメント disp を加算した内容です。 disp はゼロ拡 ・張後、オペランドサイズによってバイトで1倍、ワ	ワード:Rn+disp×2 ロングワード:
		一ドで2倍、ロングワードで4倍します。	Rn+disp×4
		Rn -	TillTalop X 4
		Rn Rn	
		disp (ゼロ拡張) + disp ×1/2/4	
		×	
		↑	
		1/2/4	
		1/2/4	



アドレッシング モード	命令 フォーマット	実効アドレスの計算方法	計算式
PC 相対	disp:8	実効アドレスはレジスタPC に 8 ビットディスプレースメント disp を符号拡張後 2 倍し、加算した内容です。 PC disp (符号拡張) + PC + disp × 2	PC+disp × 2
	disp:12	実効アドレスはレジスタ PC に 12 ビットディスプレースメント disp を符号拡張後 2 倍し、加算した内容です。 PC disp (符号拡張) + PC + disp × 2	PC+disp x 2
PC 相対(続き)	Rn	実効アドレスはレジスタ PC に R0 を加算した内容です。 PC + PC + R0	PC+R0
イミディエイト	#imm:8	TST,AND,OR,XOR 命令の 8 ビットイミディエイト imm はゼロ拡張します。	
	#imm:8	MOV,ADD,CMP/EQ 命令の 8 ビットイミディエイト imm は符号拡張します。	
	#imm:8	TRAPA 命令の 8 ビットイミディエイト imm はゼロ 拡張後、4 倍します。	

実効アドレス

6.3 DSP データアドレッシング (SH3-DSP のみ)

DSP 命令では 2 つの異なったメモリアクセスをします。1 つは X、Y データ転送命令(MOVX.W、MOVY.W)で、もう 1 つはシングルデータ転送命令(MOVS.W、MOVS.L)です。これらの 2 種類の命令のデータアドレッシングは異なります。データ転送命令の概要を表 6.8 に示します。

	X、Y データ転送処理 (MOVX.W、MOVY.W)	シングルデータ転送処理 (MOVS.W、MOVS.L)
アドレスレジスタ	Ax : R4、R5、Ay : R6、R7	As : R2、R3、R4、R5
インデックスレジスタ	lx : R8、ly : R9	ls : R8
アドレッシング	Nop/Inc(+2)/インデクス加算: ポスト更新	Nop/Inc(+2,+4)/インデクス加算: ポスト更新
		Dec(-2,-4):プレ更新
モジュローアドレッシング	可能	不可
データバス	XDB、YDB	LDB
データ長	16bit (ワード)	16bit/32bit(ワード / ロングワード)
バス競合	なし	あり
メモリ	X、Y データメモリ	すべてのメモリ空間
ソースレジスタ	Dx、Dy: A0、A1	Ds: A0/A1、M0/M1、X0/X1、Y0/Y1、A0G、A1G
デスティネーションレジスタ	Dx: X0/X1、Dy: Y0/Y1	Ds: A0/A1、M0/M1、X0/X1、Y0/Y1、A0G、A1G

表 6.8 データ転送命令の概要

6.3.1 X、Y データアドレッシング

DSP 命令では MOVX.W、MOVY.W 命令を使って、X、Y データメモリを同時にアクセスすることができます。DSP 命令には同時に X、Y データメモリをアクセスするために 2 つのアドレスポインタがあります。DSP 命令にはポインタアドレッシングだけが可能で、イミディエイトアドレッシングはありません。アドレスレジスタは 2 つに分けられ、R4、R5 レジスタが X メモリのアドレスレジスタ (Ax) となり、R6、R7 レジスタが Y メモリのアドレスレジスタ 送命令には次の X つのアドレッシングがあります。

- (1) 更新なしアドレスレジスタ:
 - Ax、Ayレジスタがアドレスポインタです。更新されません。
- (2) 加算インデクスレジスタ:
 - Ax、Ayレジスタがアドレスポインタです。データ転送後それぞれIx、Iyレジスタの値が加算されます(ポスト更新)。
- (3) インクリメントアドレスレジスタ:
 - Ax、Ayレジスタがアドレスポインタです。データ転送後それぞれ + 2が加算されます (ポスト更新)。

それぞれのアドレスポインタにはインデクスレジスタがあります。R8 レジスタは X メモリアドレスレジスタ(Ax)のインデクスレジスタ(Ix)となり、R9 レジスタは Y メモリアドレスレジスタ(Ay)のインデクスレジスタ(Iy) となります。

X、Y データ転送命令はワードで処理します。X、Y データメモリを 16 ビットでアクセスします。 そのためインクリメント処理は、アドレスレジスタに 2 を加えます。デクリメントさせるためには、-2 をインデクスレジスタに設定し加算インデクスレジスタアドレッシングを指定します。

- エスプーなだけのフルレッシンがも回る。ルフレナナ
- X、Y データ転送のアドレッシングを図 6.1 に示します。




図 6.1 X、Y データ転送のアドレッシング

6.3.2 シングルデータアドレッシング

DSP 命令にはシングルデータ転送命令(MOVS.W、MOVS.L)があり、DSP レジスタにデータをロードし、DSP レジスタからデータをストアします。この命令で $R2 \sim R5$ レジスタはシングルデータ転送のアドレスレジスタ (As) として使われます。

シングルデータ転送命令には次の4つのデータアドレッシングがあります。

- (1) 更新なしアドレスレジスタ: Asレジスタがアドレスポインタです。更新されません。
- (2) 加算インデクスレジスタ:Asレジスタがアドレスポインタです。データ転送後Isレジスタの値が加算されます(ポスト 更新)。
- (3) インクリメントアドレスレジスタ: Asレジスタがアドレスポインタです。データ転送後 + 2または + 4が加算されます(ポスト更新)。
- (4) デクリメントアドレスレジスタ:
 Asレジスタがアドレスポインタです。データ転送前に 2、 4が加算(+2または+4が減算) されます(プレ更新)。

アドレスポインタ (As) は R8 レジスタをインデクスレジスタ (Is) として使います。シングルデータ転送のアドレッシングを図 6.2 に示します。




図 6.2 シングルデータ転送のアドレッシング

6.3.3 モジュロアドレッシング

SH3-DSP には、他の DSP と同様にモジュロアドレッシングモードがあります。このモードでもアドレスレジスタは同じように更新されます。アドレスポインタの値がすでに設定されたモジュロ終了アドレスになると、アドレスポインタはモジュロ開始アドレスになります。

モジュロアドレッシングは X、Y データ転送命令 (MOVX.W、MOVY.W) にだけ有効です。SR レジスタの DMX ビットをセットすると X アドレスレジスタが、DMY ビットをセットすると Y アドレスレジスタがそれぞれモジュロアドレッシングモードになります。モジュロアドレッシングはどちらかの X、Y アドレスレジスタに対してだけ有効です。両方を同時にモジュロアドレッシングモードにすることはできません。したがって、DMX と DMY を同時にセットしないでください。万一同時にセットされた場合には、DMY 側のみ有効となります。

モジュロアドレス領域の開始と終了アドレスを指定するための MOD レジスタがあり、MOD レジスタは MS (Modulo Start: モジュロ開始)と、ME (Modulo End: モジュロ終了)を格納します。MOD レジスタ (MS、ME) の使用例を次に示します。

MOV.L ModAddr,Rn; Rn=ModEnd, ModStart LDC Rn,MOD; ME=ModEnd, MS=ModStart

ModAddr: .DATA.W mEnd; Lower 8bit of ModEnd

.DATA.W mStart; Lower 8bit of ModStart

ModStart: .DATA

:

ModEnd: .DATA

MS、ME には開始、終了アドレスを指定して、そのあとで DMX または DMY ビットを 1 にセットします。アドレスレジスタの内容が ME と比較されます。もし ME と一致したら、開始アドレス MS をアドレスレジスタに格納します。アドレスレジスタの下位 16 ビットが ME と比較されます。最大

のモジュロサイズは 64K バイトです。これは X、Y データメモリをアクセスするには十分です。モジュロアドレッシングのブロック図を図 6.3 に示します。




図 6.3 モジュロアドレッシング

モジュロアドレッシングの例を次に示します。

MS = H'08; ME=H'0C; R4=H'C008;

DMX=1; DMY=0; (アドレスレジスタ Ax(R4,R5)に対するモジュロアドレ

ッシングの設定です)

以上の設定により R4 レジスタは次のように変化します。

R4: H'C008 R4: H'C00A R4: H'C00C

Inc.

Inc. R4: H'C008 (モジュロ終了アドレスになったので、モジュロ開始アド

レスになります)

モジュロ開始、終了アドレスの上位 16 ビットは同じになるようデータを配置します。これはモジュロ開始アドレスがアドレスレジスタの下位 16 ビットだけを置き換えるからです。

【注】 DSP データアドレッシングに加算インデクスを使う場合は、アドレスポインタは ME と一致 せずにその値を超えてしまうことがあります。この場合は、アドレスポインタはモジュロ開始アドレスには戻りません。

6.3.4 DSP アドレッシング動作

モジュロアドレッシングを含めて、パイプラインの実行ステージ (EX) での DSP アドレッシング の動作を次に示します。

if (Opration is MOVX.W MOVY.W) {
 ABx=Ax; ABy=Ay;

```
/\star memory access cycle uses ABx and ABy. The addresses to be used have not been
updated */
      /* Ax is one of R4,5 */
      if \{DMX==0 \mid | (DMX==1 \&\& DMY == 1)\} Ax=Ax+(+2 \text{ or } R8[Ix] \text{ or } +0);
      /* Inc,Index,Not-Update */
      else if (! not-update) Ax=modulo( Ax, (+2 or R8[Ix]) );
      /* Ay is one of R6,7 */
      if ( DMY==0 ) Ay=Ay+(+2 or R9[Iy] or +0); /* Inc,Index,Not-Update */
      else if (! not-update) Ay=modulo( Ay, (+2 or R9[Iy]) );
else if ( Operation is MOVS.W or MOVS.L ) {
 if ( Addressing is Nop, Inc, Add-index-reg ) {
     MAB=As;
      /* memory access cycle uses MAB. The address to be used has not been updated
* /
      /* As is one of R2~5 */
     As=As+(+2 \text{ or } +4 \text{ or } R8[Is] \text{ or } +0); /* Inc,Index,Not-Update */
else { /* Decrement, Pre-update */
      /* As is one of R2~5 */
     As=As+(-2 \text{ or } -4);
     MAB=As;
      /\star memory access cycle uses MAB. The address to be used has been updated \star/
}
/* The value to be added to the address register depends on addressing operations.
For example, (+2 or R8[Ix] or +0) means that
                            : if operation is increment
         +2
     R8[Ix]
                            : if operation is add-index-reg
         +0
                            : if operation is not-update
*/
function modulo ( AddrReg, Index ) {
      if ( AdrReg[15:0] == ME ) AdrReg[15:0] == MS;
     else AdrReg=AdrReg+Index;
     return AddrReg;
}
```

6.4 CPU 命令の命令形式

表 6.9 に、命令形式とソースオペランドとデスティネーションオペランドの意味を示します。命令コードによりオペランドの意味が異なります。記号は次のとおりです。

xxxx: 命令コード

mmmm: ソースレジスタ

nnnn: デスティネーションレジスタ

iiii: イミディエイトデータ d d d d : ディスプレースメント

表 6.9 命令形式

	命令形式	ソースオペランド	デスティネーション オペランド		命令の例
0 形式	15 0 xxxx xxxx xxxx xxxx			NOP	
n 形式	15 0		nnnn: レジスタ直接	MOVT	Rn
	xxxx nnnn xxxx xxxx	コントロールレジスタまた はシステムレジスタ	nnnn: レジスタ直接	STS	MACH,Rn
		コントロールレジスタ またはシステムレジスタ	nnnn:プリデクリメント レジスタ間接	STC.L	SR,@-Rn
m形式	15 0	mmmm:レジスタ直接	コントロールレジスタまた はシステムレジスタ	LDC	Rm, SR
		mmmm: ポストインクリメント レジスタ直接	コントロールレジスタまた はシステムレジスタ	LDC.L	@Rm+,SR
		mmmm: レジスタ間接		JMP	@Rm
		mmmm: Rm を用いた PC 相対		BRAF	Rm
nm 形式	15 0	mmmm: レジスタ直接	nnnn:レジスタ直接	ADD	Rm,Rn
	xxxx nnnn mmmm xxxx	mmmm: レジスタ直接	nnnn:レジスタ間接	MOV.L	Rm,@Rn
		mmmm: ポストインクリメント レジスタ間接 (積和演算) nnnn: * ポストインクリメント レジスタ間接 (積和演算)	MACH,MACL	MAC.W	@Rm+,@Rn+
		mmmm: ポストインクリメント レジスタ間接	nnnn: レジスタ直接	MOV.L	@Rm+,Rn
		mmmm:レジスタ直接	nnnn:プリデクリメント レジスタ間接	MOV.L	Rm,@-Rn
		mmmm:レジスタ直接	nnnn:インデックス付き レジスタ間接	MOV.L	Rm,@(R0,Rn)

	命令形式	ソースオペランド	デスティネーション オペランド		命令の例
md 形式	15 0 [xxxx xxxx mmmm dddd]	mmmmdddd: ディスプレースメント付き レジスタ間接	R0 (レジスタ直接)	MOV.B	@(disp,Rm),R0
nd4 形式	15 0 [xxxx xxxx nnnn dddd]	R0(レジスタ直接)	nnnndddd: ディスプレースメント付き レジスタ間接	MOV.B	R0,@(disp,Rn)
nmd 形式	15 0 [xxxx nnnn mmmm dddd]	mmmm: レジスタ直接	nnnndddd: ディスプレースメント付き レジスタ間接	MOV.L	Rm,@(disp,Rn)
		mmmmdddd: ディスプレースメント付き レジスタ間接	nnnn: レジスタ直接	MOV.L	@(disp,Rm),Rn
d 形式		dddddddd : ディスプレースメント付き GBR 間接	R0 (レジスタ直接)	MOV.L	@(disp,GBR),R0
		R0(レジスタ直接)	dddddddd : ディスプレースメント付き GBR 間接	MOV.L	R0,@(disp,GBR)
		dddddddd : ディスプレースメント付き PC 相対	R0 (レジスタ直接)	MOVA	@(disp,PC),R0
		dddddddd: PC 相対		BF	label
d12 形式	15 0	ddddddddddd : PC 相対		BRA	<pre>label (label=disp+PC)</pre>
nd8 形式	15 0 [xxxx nnnn dddd dddd]	dddddddd : ディスプレースメント付き PC 相対	nnnn:レジスタ直接	MOV.L	@(disp,PC),Rn
i形式	15 0	: イミディエイト	インデックス付き GBR 間接	AND.B	#imm,@(R0,GBR)
		: イミディエイト	R0 (レジスタ直接)	AND	#imm,R0
		: イミディエイト		TRAPA	#imm
ni 形式	15 0	: イミディエイト	nnnn: レジスタ直接	ADD	#imm,Rn

【注】 * 積和命令では nnnn は、ソースレジスタです。

6.5 DSP 命令の命令形式 (SH3-DSP のみ)

SH3-DSP にはデジタル信号処理のための新しい命令が追加されています。新しい命令は次の2つに分けられます。

- (1) メモリとDSPレジスタのダブル、シングルデータ転送命令(16ビット長)
- (2) DSPエンジンで処理される並行処理命令(32ビット長)

それぞれの命令形式を図 6.4 に示します。




図 6.4 DSP 命令の命令形式

6.5.1 ダブル、シングルデータ転送命令

ダブルデータ転送命令の命令形式を表 6.10 に、シングルデータ転送命令の命令形式を表 6.11 に示します。

	役の10 ラブルケータ株体の中マガス																
分類	ニーモニック	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
X メモリ	NOPX	1	1	1	1	0	0	0		0		0		0	0		
データ	MOVX.W @Ax,Dx							Ax		Dx		0		0	1		
転送	MOVX.W @Ax+,Dx													1	0		
	MOVX.W @Ax+lx,Dx													1	1		
	MOVX.W Da,@Ax									Da		1		0	1		
	MOVX.W Da,@Ax+													1	0		
	MOVX.W Da,@Ax+lx													1	1		
Yメモリ	NOPY	1	1	1	1	0	0		0		0		0			0	0
データ	MOVY.W @Ay,Dy								Ау		Dy		0			0	1
転送	MOVY.W @Ay+,Dy															1	0
	MOVY.W @Ay+ly,Dy															1	1
	MOVY.W Da,@Ay										Da		1			0	1
	MOVY.W Da,@Ay+															1	0
	MOVY.W Da,@Ay+ly															1	1

表 6.10 ダブルデータ転送の命令形式

【記号説明】

 $Ax: 0 = R4, \ 1 = R5 \quad Ay: 0 = R6, \ 1 = R7 \quad Dx: 0 = X0, \ 1 = X1 \quad Dy: 0 = Y0, \ 1 = Y1, \ Da: 0 = A0, \ 1 = A1, \ A1 = X1, \ A2 = X1, \ A3 = X1, \ A4 = X1, \ A4$

分類	ニーモニック	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
シングル	MOVS.W @-As,Ds	1	1	1	1	0	1	Д	S	D	s	0:(*1)		0	0	0	0
データ	MOVS.W @As,Ds							0:	R4			1:(*1)	0	1		
転送	MOVS.W @As+,Ds							1:	R5			2:(*1)	1	0		
	MOVS.W @As+Is,Ds							2:	R2			3:(*1)	1	1		
	MOVS.W Ds,@-As							3:	R3			4:(*1)	0	0		1
	MOVS.W Ds,@As											5:	A 1	0	1		
	MOVS.W Ds,@As+											6:(*1)	1	0		
	MOVS.W Ds,@As+Is											7:	Α0	1	1		
	MOVS.L @-As,Ds											8:	X0	0	0	1	0
	MOVS.L @As,Ds											9:	X1	0	1		
	MOVS.L @As+,Ds											A :	Y0	1	0		
	MOVS.L @As+ls,Ds											B:	Y1	1	1		
	MOVS.L Ds,@-As											C:	M0	0	0		1
	MOVS.L Ds,@As											D:A	1G	0	1		
	MOVS.L Ds,@As+											E:l	M1	1	0		
	MOVS.L Ds,@As+ls											F:A	.0G	1	1		

表 6.11 シングルデータ転送命令の命令形式

【注】*1 システム予約コード

6.5.2 並行処理命令

並行処理命令は DSP ユニットを使ったデジタル信号処理を効率よく実行するための命令です。32 ビット長で、同時に並行して 4 つの処理、ALU 演算、乗算、2 つのデータ転送ができます。

並行処理命令は A フィールドと B フィールドに分かれています。A フィールドはデータ転送命令を定義し、B フィールドは ALU 演算命令、乗算命令を定義します。これらの命令は独立に定義することができ、処理は独立に、しかも同時に並行して実行されます。A フィールドの並行データ転送命令を表 6.12 に、B フィールドの ALU 演算命令、乗算命令を表 6.13 に示します。A フィールドの命令は、表 6.10 のダブルデータ転送と同じです。

分類	ニーモニック	313029282726	25	242	2322	21	20	1918	1716	1514131211109876543210
X メモリ	NOPX	1 1 1 1 1 0	0		0	0		0 0		
データ	MOVX.W @Ax, Dx		Ax		Эх	0		0 1		Bフィールド
転送	MOVX.W @Ax+, Dx							1 0		
	MOVX.W @Ax+lx, Dx							1 1		
	MOVX.W Da, @Ax				Da	1		0 1		
	MOVX.W Da, @Ax+							1 0		
	MOVX.W Da, @Ax+lx							1 1		
Υメモリ	NOPY			0	0		0		0 0	
データ	MOVY.W @Ay, Dy			Ау	Dy	1	0		0 1	Bフィールド
転送	MOVY.W @Ay+, Dy								1 0	
	MOVY.W @Ay+ly, Dy								1 1	
	MOVY.W Da, @Ay				Da		1		0 1	
	MOVY.W Da, @Ay+								1 0	
	MOVY.W Da, @Ay+ly								1 1	

表 6.12 Aフィールドの並行データ転送命令

【記号説明】

 $Ax: \ 0 = R4, \ 1 = R5 \\ Ay: \ 0 = R6, \ 1 = R7 \\ Dx: \ 0 = X0, \ 1 = X1 \\ Dy: \ 0 = Y0, \ 1 = Y1 \\ Da: \ 0 = A0, \ 1 = A1 \\ Da: \ 0 = A0, \ 1 =$

31|30|29|28|27|26|25|24|23|22|21|20|19|18|17|16|15|14|13|12|11|10|9|8|7|6|5|4|3|2|1|0| 分類 ニーモニック 0 0 0 0 0 0 -16<=lmm<=+16 0 0 0 1 0 -32<=lmm<=+32 PSHL #Imm, Dz 1 1 1 1 1 0 Imm. シフト PSHA #Imm, Dz 予約 Aフィールド 0 0 0 1 0 0 1 6オペランド PMULS Se, Sf, Dg 0 1 0 0 Se Sf Sx Sy Dg Du パラレル 命令 予約 0 1 0 1 0:X0 0:Y0 0:X0 0:Y0 0:M0 0:X0 1:X1 | 1:Y1 | 1:X1 | 1:Y1 | 1:M1 | 1:Y0 PSUB Sx, Sy, Du 0 1 1 0 2:Y0 2:X0 2:A0 2:M0 2:A0 2:A0 PMULS Se, Sf, Dg 3:A1 3:A1 3:A1 3:M1 3:A1 3:A1 0 1 1 1 PADD Sx, Sy, Du PMULS Se, Sf, Dg 3オペランド 予約 1 0 0 0 0 0 0 0 Dz 命令 0 1 PSUBC Sx, Sy, Dz 1 0 0:(*1) PADDC Sx, Sy, Dz 1 1 1:(*1) PCMP Sx, Sy 0 0 0 1 2:(*1) 3:(*1) 0 1 予約 1 0 4:(*1) 1 1 5:A1 PABS Sx, Dz 0 0 1 0 6:(*1) PRND Sx, Dz 0 1 7:A0 PABS Sy, Dz 1 0 8:X0 PRND Sy, Dz 1 1 9:X1 0 0 1 1 A:Y0 予約 0 1 B:Y1 1 0 C:M0 1 1 D:(*1) 条件付き [if cc] PSHL Sx, Sy, Dz 0 0 0 0 fcc E:M1 [if cc] PSHA Sx, Sy, Dz 3オペランド 0 1 F:(*1) 命令 1 0 [if cc] PSUB Sx, Sy, Dz 01: [if cc] PADD Sx, Sy, Dz 予約 0 0 0 1 条 [if cc] PAND Sx, Sy, Dz 0 1 件 [if cc] PXOR Sx, Sy, Dz 1 0 [if cc] POR Sx, Sy, Dz 1.1 0 0 1 1 0 DCT [if cc] PDEC Sx, Dz DCT [if cc] PINC Sx, Dz [if cc] PDEC Sy, Dz 1 0 11: [if cc] PINC Sy, Dz 1 1 [if cc] PCLR Dz 0 0 1 1 DCF 0 1 [if cc] PDMSB Sx, Dz

表 6.13 B フィールドの ALU 演算命令、乗算命令

【注】*1 システム予約コード

(*2)

予約 [if cc] PDMSB Sy, Dz

[if cc] PNEG Sx, Dz

[if cc] PNEG Sy, Dz

[if cc] PCOPY Sy, Dz

予約

[if cc] PSTS MACH, Dz

[if cc] PSTS MACL, Dz

[if cc] PLDS Dz, MACH

[if cc] PLDS Dz, MACL

予約

予約

[if cc] PCOPY Sx, Dz

*2 [if cc]: DCT (DCビット真)、DCF (DCビット偽)またはなし(無条件命令)

1 1 1 1 1 1

1.1

0 1

1 0

1 1

0 1

1 0

1 1

0 0 1 0

0 0 1 1 fcc

0

0 0

0 0

1.1

7. 命令セット

7.1 分類順命令セット

SH-3 は 68、また SH-3E は 84 の基本命令をもち、表 7.1 に示すような 7 つの分類に分けることができます。表 7.3 ~表 7.10 は各命令の動作説明、命令コード、実行ステートと機能の一覧表です。

表 7.1 命令の分類

分類	命令の種類	オペコード	機能	命令数
データ転送命令	5	MOV	データ転送	39
			イミディエイトデータ転送	
			周辺モジュールデータ転送 構造データ転送	
		MOVA	実効アドレスの転送	
		MOVT	Tビットの転送	
		SWAP	上位と下位の交換	
		XTRCT	連結レジスタの中央切り出し	
算術演算命令	21	ADD	2 進加算	33
		ADDC	キャリ付き 2 進加算	
		ADDV	オーバフロー付き 2 進加算	
		CMP/cond	比較	
		DIV1	除算	
		DIV0S	符号付き除算の初期化	
		DIV0U	符号なし除算の初期化	
		DMULS	符号付き倍精度乗算	
		DMULU	符号なし倍精度乗算	
		DT	デクリメントとテスト	
		EXTS	符号拡張	
		EXTU	ゼロ拡張	
		MAC	積和演算、倍精度積和演算	
		MUL	倍精度乗算(32×32 ビット)	
		MULS	符号付き乗算(16×16 ビット)	
		MULU	符号なし乗算(16×16 ビット)	
		NEG	符号反転	
		NEGC	ボロー付き符号反転	
		SUB	2 進減算	
		SUBC	キャリ付き 2 進減算	
		SUBV	アンダフロー付き2進減算	
論理演算命令	6	AND	論理積演算	14
		NOT	ビット反転	

分類	命令の種類	オペコード	機能	命令数
論理演算命令	6	OR	論理和演算	14
		TAS	メモリテストとビットセット	
		TST	論理積演算とTビットセット	
		XOR	排他的論理和演算	
シフト命令	12	ROTL	1 ビット左回転	16
		ROTR	1 ビット右回転	
		ROTCL	Tビット付き1ビット左回転	
		ROTCR	T ビット付き 1 ビット右回転	
		SHAL	1 ビット左算術シフト	
		SHAR	1 ビット右算術シフト	
		SHLL	1 ビット左論理シフト	
		SHLLn	n ビット左論理シフト	
		SHLR	1 ビット右論理シフト	
		SHLRn	n ビット右論理シフト	
		SHAD	ダイナミック算術シフト	
		SHLD	ダイナミック論理シフト	
分岐命令	9	BF	条件分岐、遅延付き条件分岐(T=0 で分岐)	11
		BT	条件分岐、遅延付き条件分岐 (T=1 で分岐)	
		BRA	無条件分岐	
		BRAF	無条件分岐	
		BSR	サブルーチンプロシージャへの分岐	
		BSRF	サブルーチンプロシージャへの分岐	
		JMP	無条件分岐	
		JSR	サブルーチンプロシージャへの分岐	
		RTS	サブルーチンプロシージャからの復帰	
システム制御命令	15	CLRT	T ビットのクリア	83
		CLRMAC	MAC レジスタのクリア	(75)*
		CLRS	Sビットのクリア	
		LDC*	コントロールレジスタへのロード	
		LDS	システムレジスタへのロード	
		LDTLB	TLB に PTE をロード	
		NOP	無操作	
		PREF	データキャッシュへのプリフェッチ	
		RTE	例外処理からの復帰	
		SETS	Sビットのセット	
		SETT	Tビットのセット	
		SLEEP	低消費電力モードへの遷移	
		STC	コントロールレジスタからのストア	
		STS*	システムレジスタからのストア	
		TRAPA	トラップ例外処理	

分類	命令の種類	オペコード	機能	命令数
浮動小数点命令	16	FABS	浮動小数点数絶対値	23
(SH-3Eのみ)		FADD	浮動小数点数加算	
		FCMP	浮動小数点数比較	
		FDIV	浮動小数点数除算	
		FLDI0	浮動小数点数ロード イミディエイト 0	
		FLDI1	浮動小数点数ロード イミディエイト1	
		FLDS	システムレジスタ FPUL への浮動小数点数ロード	
		FLOAT	整数から浮動小数点数への変換	
		FMAC	浮動小数点数積和演算	
		FMOV	浮動小数点数転送	
		FMUL	浮動小数点数乗算	
		FNEG	浮動小数点数符号反転	
		FSQRT	浮動小数点数平方根	
		FSTS	システムレジスタ FPUL からの浮動小数点数ストア	
		FSUB	浮動小数点数減算	
		FTRC	浮動小数点数の整数への切り捨て変換	
	計 84			計 219
	計 84			計 219 (188) *

【注】 * LDS、STS 命令には、FPU のシステムレジスタへのロード / ストア命令が含まれています。これらの命令は SH-3E でのみ使用可能です。 () 内の命令数は、SH-3E の命令を除いた値です。

表 7.2 に分類順に、命令コード、動作、および実行ステート数を示します。

表 7.3~表 7.10 では、実行に必要な最小の実行ステート数を示しています。実際には、命令フェッチがデータアクセスと競合した場合やロード命令(メモリ→レジスタ)のデスティネーションレジスタが次命令によって使用される場合には、命令実行ステート数は増加します。

命令	オペレーション	命令コード	特権	命令実行	Tビット
	動作の概略を表示しています。 【記号説明】 →,←: 転送方向 (xx): メモリオペランド M/Q/T:SR内のフラグビット &: ビットごとの論理 積 ットごとの論理 イ: ビットごとの論理 へ: ビットごとの論理 へ: ビットコとの論理 へ: ビットコとのが表す。 < <n・ことのが表する。 <="" p=""></n・ことのが表する。>	命令コード MSB←→LSB の順で表示しています。 【記号説明】 mmmm: ソースレジスタ nnnn: デスティネーションレジスタ 0000: R0, FR0 0001: R1, FR1	特権命令 を示して います。	命令実 ステート 表にステー トはまっです。* ¹	T 命のののでは、 ののでは、 ででは、 ででは、 ででは、 ででは、 ででは、 ででは、 ででは、 では、

表 7.2 命令リストの表記

- 【注】 *1 命令の実行ステートについて表に示した実行ステートは最少値です。実際は、
 - (1) 命令フェッチとデータアクセスの競合が起こる場合
 - (2) ロード命令(メモリ→レジスタ)のデスティネーションレジスタと、その直後の命令が使うレジスタが同一な場合などの条件により、命令実行ステート数は増加します。
 - *2 命令のオペランドサイズなどに応じてスケーリング (×1、×2、×4)されます。 詳細は「第8章 各命令の説明」を参照してください。

7.1.1 データ転送命令

表 7.3 データ転送命令

	命令	表 7.3 データ転 動作	命令コード	特権	実行 ステート	Tビット
MOV	#imm,Rn	imm→符号拡張→Rn	1110nnnniiiiiii		1	
MOV.W	@(disp,PC),Rn	(disp×2+PC)→符号拡張→Rn	1001nnnndddddddd		1	
MOV.L	@(disp,PC),Rn	(disp × 4+PC)→Rn	1101nnnndddddddd		1	
MOV	Rm,Rn	Rm→Rn	0110nnnnmmmm0011		1	
MOV.B	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0000		1	
MOV.W	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0001		1	
MOV.L	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0010		1	
MOV.B	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0000		1	
MOV.W	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0001		1	
MOV.L	@Rm,Rn	(Rm)→Rn	0110nnnnmmmm0010		1	
MOV.B	Rm,@-Rn	Rn-1→Rn, Rm→(Rn)	0010nnnnmmmm0100		1	
MOV.W	Rm,@-Rn	Rn-2→Rn, Rm→(Rn)	0010nnnnmmmm0101		1	
MOV.L	Rm,@-Rn	Rn-4→Rn, Rm→(Rn)	0010nnnnmmmm0110		1	
MOV.B	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+1→Rm	0110nnnnmmmm0100		1	
MOV.W	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+2→Rm	0110nnnnmmmm0101		1	
MOV.L	@Rm+,Rn	(Rm)→Rn, Rm+4→Rm	0110nnnnmmmm0110		1	
MOV.B	R0,@(disp,Rn)	R0→(disp+Rn)	10000000nnnndddd		1	
MOV.W	R0,@(disp,Rn)	R0→(disp × 2+Rn)	10000001nnnndddd		1	
MOV.L	Rm,@(disp,Rn)	Rm→(disp × 4+Rn)	0001nnnnmmmmdddd		1	
MOV.B	@(disp,Rm),R0	(disp+Rm)→符号拡張→R0	10000100mmmmdddd		1	
MOV.W	@(disp,Rm),R0	(disp×2+Rm)→符号拡張→R0	10000101mmmmdddd		1	
MOV.L	@(disp,Rm),Rn	(disp × 4+Rm)→Rn	0101nnnnmmmmdddd		1	
MOV.B	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0100		1	
MOV.W	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0101		1	
MOV.L	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0110		1	
MOV.B	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1100		1	
MOV.W	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1101		1	
MOV.L	@(R0,Rm),Rn	(R0+Rm)→Rn	0000nnnnmmmm1110		1	
MOV.B	R0,@(disp,GBR)	R0→(disp+GBR)	11000000dddddddd		1	
MOV.W	R0,@(disp,GBR)	R0→(disp × 2+GBR)	11000001dddddddd		1	
MOV.L	R0,@(disp,GBR)	R0→(disp × 4+GBR)	11000010dddddddd		1	
MOV.B	@(disp,GBR),R0	(disp+GBR)→符号拡張→R0	11000100dddddddd		1	
MOV.W	@(disp,GBR),R0	(disp×2+GBR)→符号拡張→R0	11000101dddddddd		1	
MOV.L	@(disp,GBR),R0	(disp x 4+GBR)→R0	11000110dddddddd		1	
MOVA	@(disp,PC),R0	disp × 4+PC→R0	11000111dddddddd		1	
MOVT	Rn	T→Rn	0000nnnn00101001		1	
PREF	@Rn	(Rn)→キャッシュ	0000nnnn10000011		1/2*	

	命令	動作	命令コード	特権	実行 ステート	Tビット
SWAP.B	Rm,Rn	Rm→下位 2 バイトの上下バイト 交換→ REG	0110nnnnmmmm1000		1	
SWAP.W	Rm,Rn	Rm→上下ワード交換→Rn	0110nnnnmmmm1001		1	
XTRCT	Rm,Rn	Rm:Rn の中央 32 ビット→Rn	0010nnnnmmmm1101		1	

【注】* SH3-DSPでは2ステートになります。

7.1.2 算術演算命令

表 7.4 算術演算命令

	命令	動作	命令コード	特権	実行 ステート	Tビット
ADD	Rm,Rn	Rn+Rm→Rn	0011nnnnmmmm1100		1	
ADD	#imm,Rn	Rn+imm→Rn	0111nnnniiiiiiii		1	
ADDC	Rm,Rn	Rn+Rm+T→Rn, キャリ→T	0011nnnnmmmm1110		1	キャリ
ADDV	Rm,Rn	Rn+Rm→Rn, オーバフロー→T	0011nnnnmmmm1111		1	オーバ フロー
CMP/EQ	#imm,R0	R0=imm のとき 1→T	10001000iiiiiii		1	比較結果
CMP/EQ	Rm,Rn	Rn=Rm のとき 1→T	0011nnnnmmmm0000		1	比較結果
CMP/HS	Rm,Rn	無符号で Rn Rm のとき 1→T	0011nnnnmmmm0010		1	比較結果
CMP/GE	Rm,Rn	有符号で Rn Rm のとき 1→T	0011nnnnmmmm0011		1	比較結果
CMP/HI	Rm,Rn	無符号で Rn>Rm のとき 1→T	0011nnnnmmmm0110		1	比較結果
CMP/GT	Rm,Rn	有符号で Rn>Rm のとき 1→T	0011nnnnmmmm0111		1	比較結果
CMP/PZ	Rn	Rn 0のとき 1→T	0100nnnn00010001		1	比較結果
CMP/PL	Rn	Rn>0 のとき 1→T	0100nnnn00010101		1	比較結果
CMP/STR	Rm,Rn	いずれかのバイトが等しいとき 1→T	0010nnnnmmmm1100		1	比較結果
DIV1	Rm,Rn	1 ステップ除算 (Rn÷Rm)	0011nnnnmmmm0100		1	計算結果
DIV0S	Rm,Rn	Rn \mathcal{O} MSB \rightarrow Q, Rm \mathcal{O} MSB \rightarrow M, M^Q \rightarrow T	0010nnnnmmmm0111		1	計算結果
DIV0U		0→M/Q/T	000000000011001		1	0
DMULS.L	Rm,Rn	符号付きで Rn× Rm→MACH,MACL32×32→64 ビット	0011nnnnmmmm1101		2 (~5/4)* ¹	
DMULU.L	Rm,Rn	符号なしで Rn×Rm→MACH,MACL 32×32→64 ビット	0011nnnnmmmm0101		2 (~5/4)* ¹	
DT	Rn	Rn-1→Rn, Rn が 0 のとき 1→T Rn が 0 以外のとき 0→T	0100nnnn00010000		1	比較結果
EXTS.B	Rm,Rn	Rm をバイトから符号拡張→Rn	0110nnnnmmmm1110		1	
EXTS.W	Rm,Rn	Rm をワードから符号拡張→Rn	0110nnnnmmmm1111		1	
EXTU.B	Rm,Rn	Rm をバイトからゼロ拡張→Rn	0110nnnnmmmm1100		1	
EXTU.W	Rm,Rn	Rm をワードからゼロ拡張→Rn	0110nnnnmmmm1101		1	
MAC.L	@Rm+,@Rn+	符号付きで (Rn) × (Rm)+MAC→MAC	0000nnnnmmm1111		2 (~5/4)*1	

	命令	動作	命令コード	特権	実行 ステート	Tビット
MAC.W	@Rm+,@Rn+	符号付きで (Rn) × (Rm)+MAC→MAC 16 × 16+64→64 ビット	0100nnnnmmm1111		2(~5)*1	
MUL.L	Rm,Rn	Rn×Rm→MACL 32×32→32 ビット	0000nnnnmmmm0111		2 (~5/4)* ¹	
MULS.W	Rm,Rn	符号付きで Rn × Rm→MAC 16 × 16→32 ビット	0010nnnnmmmm1111		1(~3)*2	
MULU.W	Rm,Rn	符号なしで Rn×Rm→MAC 16×16→32 ビット	0010nnnnmmm1110		1(~3)*2	
NEG	Rm,Rn	0-Rm→Rn	0110nnnnmmmm1011		1	
NEGC	Rm,Rn	0-Rm-T→Rn, ボロー→T	0110nnnnmmmm1010		1	ボロー
SUB	Rm,Rn	Rn-Rm→Rn	0011nnnnmmmm1000		1	
SUBC	Rm,Rn	Rn-Rm-T→Rn, ボロー→T	0011nnnnmmmm1010		1	ボロー
SUBV	Rm,Rn	Rn-Rm→Rn, アンダフロー→T	0011nnnnmmmm1011		1	アンダ フロー

[【]注】 *1 実行ステートの通常最小値は 2 ですが、その命令の実行直後に MAC レジスタから演算結果を読みこむときには 5 ステート (SH3-DSP では 4 ステート) 必要です。

^{*2} 実行ステートの通常最小値は1ですが、MUL 命令の実行直後に MAC レジスタから演算結果を読みこむときには3ステート必要です。

7.1.3 論理演算命令

表 7.5 論理演算命令

	命令	動作	命令コード	特権	実行	Tビット
					ステート	
AND	Rm,Rn	Rn & Rm → Rn	0010nnnnmmmm1001		1	
AND	#imm,R0	R0 & imm \rightarrow R0	11001001iiiiiiii		1	
AND.B	#imm,@(R0,GBR)	(R0+GBR) & imm → (R0+GBR)	11001101iiiiiii		3	
NOT	Rm,Rn	\sim Rm → Rn	0110nnnnmmmm0111		1	
OR	Rm,Rn	$Rn \mid Rm \rightarrow Rn$	0010nnnnmmmm1011		1	
OR	#imm,R0	$R0 \mid imm \rightarrow R0$	11001011iiiiiii		1	
OR.B	#imm,@(R0,GBR)	$(R0+GBR) \mid imm \rightarrow (R0+GBR)$	1100111111111111		3	
TAS.B	@Rn	(Rn)が 0 のとき 1→T, 1→MSB of (Rn)	0100nnnn00011011		3/4*	テスト 結果
TST	Rm,Rn	Rn & Rm, 結果が 0 のとき 1→T	0010nnnnmmmm1000		1	テスト 結果
TST	#imm,R0	R0 & imm, 結果が 0 のとき 1→T	11001000iiiiiiii		1	テスト 結果
TST.B	#imm,@(R0,GBR)	(R0+GBR)&imm,結果が 0 のとき 1→T	11001100iiiiiiii		3	テスト 結果
XOR	Rm,Rn	$Rn \wedge Rm \rightarrow Rn$	0010nnnnmmmm1010		1	
XOR	#imm,R0	$R0 \land imm \rightarrow R0$	11001010iiiiiiii		1	
XOR.B	#imm,@(R0,GBR)	$(R0+GBR) \land imm \rightarrow (R0+GBR)$	11001110iiiiiiii		3	

【注】 * SH3-DSP では4ステートになります。

7.1.4 シフト命令

表 7.6 シフト命令

f	令	動作	命令コード	特権	実行 ステート	Tビット
ROTL	Rn	T←Rn←MSB	0100nnnn00000100		1	MSB
ROTR	Rn	LSB→Rn→T	0100nnnn00000101		1	LSB
ROTCL	Rn	T←Rn←T	0100nnnn00100100		1	MSB
ROTCR	Rn	T→Rn→T	0100nnnn00100101		1	LSB
SHAD	Rm, Rn	Rn 0のとき、Rn< <rm→rn rn<0のとき、<br="">Rn>>Rm→[MSB→Rn]</rm→rn>	0100nnnnmmmm1100		1	
SHAL	Rn	T←Rn←0	0100nnnn00100000		1	MSB
SHAR	Rn	MSB→Rn→T	0100nnnn00100001		1	LSB
SHLD	Rm, Rn	Rn 0のとき、Rn< <rm→rn rn<0のとき、rn="">>Rm→[0→Rn]</rm→rn>	0100nnnnmmmm1101		1	
SHLL	Rn	T←Rn←0	0100nnnn00000000		1	MSB
SHLR	Rn	0→Rn→T	0100nnnn00000001		1	LSB
SHLL2	Rn	$Rn << 2 \rightarrow Rn$	0100nnnn00001000		1	
SHLR2	Rn	$Rn>>2 \rightarrow Rn$	0100nnnn00001001		1	
SHLL8	Rn	$Rn << 8 \rightarrow Rn$	0100nnnn00011000		1	
SHLR8	Rn	$Rn>>8 \rightarrow Rn$	0100nnnn00011001		1	
SHLL16	Rn	Rn<<16 → Rn	0100nnnn00101000		1	
SHLR16	Rn	Rn>>16 → Rn	0100nnnn00101001		1	

7.1.5 分岐命令

表 7.7 分岐命令

र्न	令	動作	命令コード	特権	実行 ステート	Tビット
BF	label	T=0 のとき disp×2+PC→PC, T=1 のとき nop	10001011dddddddd		3/1*	
BF/S	label	遅延分岐、T=0 のとき disp×2+PC→PC, T=1 のとき nop	10001111dddddddd		2/1*	
ВТ	label	T=1 のとき disp×2+PC→PC, T=0 のとき nop	10001001dddddddd		3/1*	
BT/S	label	T=1 のとき disp×2+PC→PC, T=0 のとき nop	10001101dddddddd		2/1*	
BRA	label	遅延分岐、disp×2+PC→PC	1010dddddddddddd		2	
BRAF	Rm	Rn+PC→PC	0000mmmm00100011		2	
BSR	label	遅延分岐、PC→PR, disp × 2+PC→PC	1011dddddddddddd		2	
BSRF	Rm	PC→PR, Rn+PC→PC	0000mmmm00000011		2	
JMP	@Rm	遅延分岐、Rn→PC	0100mmmm00101011		2	
JSR	@Rm	遅延分岐、PC→PR, Rn→PC	0100mmmm00001011		2	
RTS		遲延分岐、PR→PC	0000000000001011		2	

【注】 * 分岐しないときは1ステートになります。

7.1.6 システム制御命令

表 7.8 システム制御命令

	命令	動作	命令コード	特権	実行 ステート	Tビット
CLRMAC		0→MACH,MACL	000000000101000		1	
CLRS		0→S	000000001001000		1	
CLRT		0→T	000000000001000		1	0
LDC	Rm,SR	Rm→SR	0100mmmm00001110	特権	5	LSB
LDC	Rm,GBR	Rm→GBR	0100mmmm00011110		1/3*1	
LDC	Rm,VBR	Rm→VBR	0100mmmm00101110	特権	1/3*1	
LDC	Rm,SSR	Rm→SSR	0100mmmm00111110	特権	1/3*1	
LDC	Rm,SPC	Rm→SPC	0100mmmm01001110	特権	1/3*1	
LDC	Rm,R0_BANK	Rm→R0_BANK	0100mmmm10001110	特権	1/3*1	
LDC	Rm,R1_BANK	Rm→R1_BANK	0100mmmm10011110	特権	1/3*1	
LDC	Rm,R2_BANK	Rm→R2_BANK	0100mmmm10101110	特権	1/3*1	
LDC	Rm,R3_BANK	Rm→R3_BANK	0100mmmm10111110	特権	1/3*1	
LDC	Rm,R4_BANK	Rm→R4_BANK	0100mmmm11001110	特権	1/3*1	
LDC	Rm,R5_BANK	Rm→R5_BANK	0100mmmm11011110	特権	1/3*1	
LDC	Rm,R6_BANK	Rm→R6_BANK	0100mmmm11101110	特権	1/3*1	
LDC	Rm,R7_BANK	Rm→R7_BANK	0100mmmm11111110	特権	1/3*1	
LDC.L	@Rm+,SR	(Rm)→SR, Rm+4→Rm	0100mmmm00000111	特権	7	LSB
LDC.L	@Rm+,GBR	(Rm)→GBR, Rm+4→Rm	0100mmmm00010111		1/5*2	
LDC.L	@Rm+,VBR	(Rm)→VBR, Rm+4→Rm	0100mmmm00100111	特権	1/5*2	
LDC.L	@Rm+,SSR	(Rm)→SSR,Rm+4→Rm	0100mmmm00110111	特権	1/5*2	
LDC.L	@Rm+,SPC	(Rm)→SPC,Rm+4→Rm	0100mmmm01000111	特権	1/5*2	
LDC.L	@Rm+,R0_BANK	(Rm)→R0_BANK,Rm+4→Rm	0100mmmm10000111	特権	1/5*2	
LDC.L	@Rm+,R1_BANK	(Rm)→R1_BANK,Rm+4→Rm	0100mmmm10010111	特権	1/5*2	
LDC.L	@Rm+,R2_BANK	(Rm)→R2_BANK,Rm+4→Rm	0100mmmm10100111	特権	1/5*2	
LDC.L	@Rm+,R3_BANK	(Rm)→R3_BANK, Rm+4→Rm	0100mmmm10110111	特権	1/5*2	
LDC.L	@Rm+,R4_BANK	(Rm)→R4_BANK, Rm+4→Rm	0100mmmm11000111	特権	1/5*2	
LDC.L	@Rm+,R5_BANK	(Rm)→R5_BANK, Rm+4→Rm	0100mmmm11010111	特権	1/5*2	
LDC.L	@Rm+,R6_BANK	(Rm)→R6_BANK, Rm+4→Rm	0100mmmm11100111	特権	1/5*2	
LDC.L	@Rm+,R7_BANK	(Rm)→R7_BANK, Rm+4→Rm	0100mmmm11110111	特権	1/5*2	
LDS	Rm,MACH	Rm→MACH	0100mmmm00001010		1	
LDS	Rm,MACL	Rm→MACL	0100mmmm00011010		1	
LDS	Rm,PR	Rm→PR	0100mmmm00101010		1	
LDS.L	@Rm+,MACH	(Rm)→MACH, Rm+4→Rm	0100mmmm00000110		1	
LDS.L	@Rm+,MACL	(Rm)→MACL, Rm+4→Rm	0100mmmm00010110		1	
LDS.L	@Rm+,PR	(Rm)→PR, Rm+4→Rm	0100mmmm00100110		1	
LDTLB		PTEH/PTEL→TLB	000000000111000	特権	1	
NOP		無操作	000000000001001		1	

	命令	動作	命令コード	特権	実行 ステート	Tビット
PREF	@Rm	(Rn)→cache	0000mmmm10000011		1	
RTE		遅延分岐、SSR/SPC→SR/PC	000000000101011	特権	4	
SETS		1→S	000000001011000		1	
SETT		1→T	000000000011000		1	1
SLEEP		スリープ	000000000011011	特権	4*3	
STC	SR,Rn	SR→Rn	0000nnnn00000010	特権	1	
STC	GBR,Rn	GBR→Rn	0000nnnn00010010		1	
STC	VBR,Rn	VBR→Rn	0000nnnn00100010	特権	1	
STC	SSR, Rn	SSR→Rn	0000nnnn00110010	特権	1	
STC	SPC,Rn	SPC→Rn	0000nnnn01000010	特権	1	
STC	R0_BANK,Rn	R0_BANK→Rn	0000nnnn10000010	特権	1	
STC	R1_BANK,Rn	R1_BANK→Rn	0000nnnn10010010	特権	1	
STC	R2_BANK,Rn	R2_BANK→Rn	0000nnnn10100010	特権	1	
STC	R3_BANK,Rn	R3_BANK→Rn	0000nnnn10110010	特権	1	
STC	R4_BANK,Rn	R4_BANK→Rn	0000nnnn11000010	特権	1	
STC	R5_BANK,Rn	R5_BANK→Rn	0000nnnn11010010	特権	1	
STC	R6_BANK,Rn	R6_BANK→Rn	0000nnnn11100010	特権	1	
STC	R7_BANK,Rn	R7_BANK→Rn	0000nnnn11110010	特権	1	
STC.L	SR,@-Rn	Rn-4→Rn, SR→(Rn)	0100nnnn00000011	特権	1/2*4	
STC.L	GBR,@-Rn	Rn-4→Rn, GBR→(Rn)	0100nnnn00010011		1/2*4	
STC.L	VBR,@-Rn	Rn-4→Rn, VBR→(Rn)	0100nnnn00100011	特権	1/2*4	
STC.L	SSR,@-Rn	Rn-4→Rn, SSR→(Rn)	0100nnnn00110011	特権	1/2*4	
STC.L	SPC,@-Rn	Rn-4→Rn, SPC→(Rn)	0100nnnn01000011	特権	1/2*4	
STC.L	R0_BANK,@-Rn	Rn-4→Rn, R0_BANK→(Rn)	0100nnnn10000011	特権	2	
STC.L	R1_BANK,@-Rn	Rn-4→Rn, R1_BANK→(Rn)	0100nnnn10010011	特権	2	
STC.L	R2_BANK,@-Rn	Rn-4→Rn, R2_BANK→(Rn)	0100nnnn10100011	特権	2	
STC.L	R3_BANK,@-Rn	Rn-4→Rn, R3_BANK→(Rn)	0100nnnn10110011	特権	2	
STC.L	R4_BANK,@-Rn	Rn-4→Rn, R4_BANK→(Rn)	0100nnnn11000011	特権	2	
STC.L	R5_BANK,@-Rn	Rn-4→Rn, R5_BANK→(Rn)	0100nnnn11010011	特権	2	
STC.L	R6_BANK,@-Rn	Rn-4→Rn, R6_BANK→(Rn)	0100nnnn11100011	特権	2	
STC.L	R7_BANK,@-Rn	Rn-4→Rn, R7_BANK→(Rn)	0100nnnn11110011	特権	2	
STS	MACH,Rn	MACH→Rn	0000nnnn00001010		1	
STS	MACL,Rn	MACL→Rn	0000nnnn00011010		1	
STS	PR,Rn	PR→Rn	0000nnnn00101010		1	
STS.L	MACH,@-Rn	Rn-4→Rn, MACH→(Rn)	0100nnnn00000010		1	
STS.L	MACL,@-Rn	Rn-4→Rn, MACL→(Rn)	0100nnnn00010010		1	
STS.L	PR,@-Rn	Rn-4→Rn, PR→(Rn)	0100nnnn00100010		1	
TRAPA	#imm	PC/SR→SPC/SSR, #imm <<2→TRA, 0x160→EXPEVT, VBR+ H'0100→PC	11000011iiiiiiii		6/8*5	

- 【注】 命令の実行ステートについて表に示した実行ステートは最小値です。実際は、
 - (1) 命令フェッチとデータアクセスの競合が起こる場合
 - (2) ロード命令(メモリ→レジスタ)のデスティネーションレジスタと、その直 後の命令が使うレジスタが同一な場合

などの条件により、命令実行ステート数は増加します。

- *1 SH3-DSP では 3 ステートになります。
- *2 SH3-DSP では 5 ステートになります。
- *3 スリープ状態に遷移するまでのステート数です。
- *4 SH3-DSP では 2 ステートになります。
- *5 SH3-DSP では 8 ステートになります。

7.1.7 浮動小数点命令 (SH-3E のみ)

表 7.9 浮動小数点命令

		衣 7.9 序動小数		4115		
	命令	動作	命令コード	特権	実行 ステート	Tビット
		1.50 1.50				
FABS	FRn	FRn → FRn	1111nnnn01011101		1	
FADD	FRm ,FRn	FRn + FRm → FRn	1111nnnnmmmm0000		1	
FCMP/EQ	FRm ,FRn	(FRn == FRm)? 1:0 → T	1111nnnnmmmm0100		1	比較結果
FCMP/GT	FRm ,FRn	(FRn > FRm) ? 1:0 \rightarrow T	1111nnnnmmmm0101		1	比較結果
FDIV	FRm ,FRn	$FRn /FRm \rightarrow FRn$	1111nnnnmmmm0011		13	
FLDI0	FRn	H'00000000 → FRn	1111nnnn10001101		1	
FLDI1	FRn	H'3F800000 → FRn	1111nnnn10011101		1	
FLDS	FRm ,FPUL	$FRm \to FPUL$	1111nnnn00011101		1	
FLOAT	FPUL, FRn	(float)FPUL → FRn	1111nnnn00101101		1	
FMAC	FR0 ,FRm ,FRn	$FR0 \times FRm + FRn \rightarrow FRn$	1111nnnnmmmm1110		1	
FMOV	FRm ,FRn	$FRm \rightarrow FRn$	1111nnnnmmmm1100		1	
FMOV.S	@(R0,Rm),FRn	$(R0 + Rm) \rightarrow FRn$	1111nnnnmmmm0110		1	
FMOV.S	@Rm+,FRn	$(Rm) \rightarrow FRn, Rm+4 \rightarrow Rm$	1111nnnnmmmm1001		1	
FMOV.S	@Rm, FRn	$(Rm) \rightarrow FRn$	1111nnnnmmmm1000		1	
FMOV.S	FRm,@(R0,Rn)	$(FRm) \rightarrow (R0+Rn)$	1111nnnnmmmm0111		1	
FMOV.S	FRm ,@-Rn	$Rn-4 \rightarrow Rn, FRm \rightarrow (Rn)$	1111nnnnmmmm1011		1	
FMOV.S	FRm,@Rn	FRm→ (Rn)	1111nnnnmmmm1010		1	
FMUL	FRm ,FRn	$Frn \times FRm \rightarrow FRn$	1111nnnnmmmm0010		1	
FNEG	FRn	–FRn → FRn	1111nnnn01001101		1	
FSQRT	FRn	$FRn \rightarrow FRn$	1111nnnn01101101		13	
FSTS	FPUL, FRn	$FPUL \to FRn$	1111nnnn00001101		1	
FSUB	FRm, FRn	$FRn - FRm \to FRn$	1111nnnnmmmm0001		1	
FTRC	FRm, FPUL	$(long)FRm \rightarrow FPUL$	1111nnnn00111101		1	

7.1.8 FPU システムレジスタに関連する CPU 命令 (SH-3E のみ)

命令 動作 命令コード 特権 実行 Tビット ステート LDS Rm,FPSCR $Rm \rightarrow FPSCR$ 0100nnnn01101010 LDS Rm,FPUL Rm→FPUL 1 0100nnnn01011010 LDS.L @Rm+,FPSCR $@Rm \rightarrow FPSCR$, $Rm+4 \rightarrow Rm$ 1 0100nnnn01100110 @Rm+,FPUL LDS.L $@Rm \rightarrow FPUL$, $Rm+4 \rightarrow Rm$ 1 0100nnnn01010110 STS FPSCR, Rn FPSCR→Rn 0000nnnn01101010 STS FPUL, Rn FPUL→Rn 1 0000nnnn01011010 STS.L FPSCR,@-Rn Rn-4→Rn, FPSCR→@Rn 0100nnnn01100010 Rn-4→Rn, FPUL→@Rn STS.L FPUL, @-Rn 0100nnnn01010010 1

表 7.10 FPU に関連する CPU 命令

7.1.9 DSP 機能をサポートする CPU 命令 (SH3-DSP のみ)

DSP 機能をサポートするために CPU コア命令にいくつかのシステム制御命令が追加されました。繰り返し制御、モジュロアドレッシングをサポートする RS、RE、MOD レジスタが追加され、RC カウンタが SR レジスタに追加されました。これらをアクセスするため、LDC、STC 命令が追加されました。DSP レジスタの DSR、A0、X0、X1、Y0 および Y1 レジスタをアクセスするために、LDS、STS 命令が追加されました。

SR レジスタの繰り返しカウンタ (RC、ビット 27~16) に値を設定する SETRC 命令が追加されました。SETERC 命令のオペランドがイミディエイトのときは、8 ビットのイミディエイトデータが SR レジスタのビット 23~16 に格納され、ビット 27~24 は 0 にクリアされます。オペランドがレジスタのときは、レジスタのビット 11~0 の 12 ビットが SR レジスタのビット 27~16 に格納されます。

繰り返し開始アドレス、繰り返し終了アドレスを RS、RE レジスタに設定する命令は、LDC 命令のほかに、LDRS、LDRE 命令を追加しました。

追加された命令を表 7.11 に示します。

表 7.11 追加された CPU 命令

	命令	表 7.11 追加された C 動作	命令コード	実行 ステート	Tビット
LDC	Rm,MOD	Rm→MOD	0100mmmm01011110	3	
LDC	Rm,RE	Rm→RE	0100mmmm01111110	3	
LDC	Rm,RS	Rm→RS	0100mmmm01101110	3	
LDC.L	@Rm+,MOD	(Rm)→MOD、Rm + 4→Rm	0100mmmm01010111	5	
LDC.L	@Rm+,RE	(Rm)→RE、Rm + 4→Rm	0100mmmm01110111	5	
LDC.L	@Rm+,RS	(Rm)→RS、Rm + 4→Rm	0100mmmm01100111	5	
STC	MOD,Rn	MOD→Rn	0000nnnn01010010	1	
STC	RE,Rn	RE→Rn	0000nnnn01110010	1	
STC	RS,Rn	RS→Rn	0000nnnn01100010	1	
STC.L	MOD,@-Rn	Rn - 4→Rn、MOD→(Rn)	0100nnnn01010011	2	
STC.L	RE,@-Rn	Rn - 4→Rn、RE→(Rn)	0100nnnn01110011	2	
STC.L	RS,@-Rn	Rn - 4→Rn、RS→(Rn)	0100nnnn01100011	2	
LDS	Rm,DSR	Rm→DSR	0100mmmm01101010	1	
LDS.L	@Rm+,DSR	(Rm)→DSR、Rm + 4→Rm	0100mmmm01100110	1	
LDS	Rm,A0	Rm→A0	0100mmmm01110110	1	
LDS.L	@Rm+,A0	(Rm)→A0、Rm + 4→Rm	0100mmmm01100110	1	
LDS	Rm,X0	Rm→X0	0100mmmm01110110	1	
LDS.L	@Rm+,X0	(Rm)→X0、Rm + 4→Rm	0100mmmm01100110	1	
LDS	Rm,X1	Rm→X1	0100mmmm01110110	1	
LDS.L	@Rm+,X1	(Rm)→X1、Rm + 4→Rm	0100mmmm01100110	1	
LDS	Rm,Y0	Rm→Y0	0100mmmm01110110	1	
LDS.L	@Rm+,Y0	(Rm)→Y0、Rm + 4→Rm	0100mmmm01100110	1	
LDS	Rm,Y1	Rm→Y1、Rm+4→Rm	0100mmmm01110110	1	
LDS.L	@Rm+,Y1	(Rm)→Y1、Rm + 4→Rm	0100mmmm01100110	1	
STS	DSR,Rn	DSR→Rn	0000nnnn01101010	1	
STS.L	DSR,@-Rn	Rn - 4→Rn、DSR→(Rn)	0100nnnn01100010	1	
STS	A0,Rn	A0→Rn	0000nnnn01111010	1	
STS.L	A0,@-Rn	Rn - 4→Rn、A0→(Rn)	0100nnnn01110010	1	
STS	X0,Rn	X0→Rn	0000nnnn01111010	1	
STS.L	X0,@-Rn	Rn - 4→Rn、X0→(Rn)	0100nnnn01110010	1	
STS	X1,Rn	X1→Rn	0000nnnn01111010	1	
STS.L	X1,@-Rn	Rn - 4→Rn、X1→(Rn)	0100nnnn01110010	1	
STS	Y0,Rn	Y0→Rn	0000nnnn10101010	1	
STS.L	Y0,@-Rn	Rn - 4→Rn、Y0→(Rn)	0100nnnn10100010	1	
STS	Y1,Rn	Y1→Rn	0000nnnn10111010	1	
STS.L	Y1,@-Rn	Rn - 4→Rn、Y1→(Rn)	0100nnnn10110010	1	
SETRC	Rm	Rm[11:0]→RC (SR[27:16])	0100mmmm00010100	3	
SETRC	#imm	imm→RC(SR[23:16]),zeros→SR[27:24]	10000010iiiiiii	3	
LDRS	@(disp,pc)	disp×2+PC→RS	10001100dddddddd	3	
LDRE	@(disp,pc)	disp × 2+PC→RE	10001110dddddddd	3	

7.2 アルファベット順命令セット

表 7.12 に命令の命令コードと実行ステートを、アルファベット順に示します。

表 7.12 アルファベット順命令セット

	命令	動作	命令コード	特権	実行 ステート	Tビット
ADD	#imm,Rn	Rn+imm→Rn	0111nnnniiiiiiii		1	
ADD	Rm,Rn	Rn+Rm→Rn	0011nnnnmmmm1100		1	
ADDC	Rm,Rn	Rn+Rm+T→Rn, キャリ→T	0011nnnnmmmm1110		1	キャリ
ADDV	Rm,Rn	Rn+Rm→Rn, オーバフロー→T	0011nnnnmmmm1111		1	オーバー フロー
AND	#imm,R0	R0 & imm → R0	11001001iiiiiiii		1	
AND	Rm,Rn	$Rn \& Rm \rightarrow Rn$	0010nnnnmmmm1001		1	
AND.B	#imm,@(R0,GBR)	(R0+GBR) & imm \rightarrow (R0+GBR)	11001101iiiiiii		3	
BF	label	T=0のとき disp+PC→PC, T=1のとき nop	10001011dddddddd		3/1*2	
BF/S	label	T=0 のとき disp+PC→PC, T=1 のとき nop	10001111dddddddd		2/1*2	
BRA	label	遅延分岐、disp+PC→PC	1010dddddddddddd		2	
BRAF	Rm	遅延分岐、Rn+PC→PC	0000mmmm00100011		2	
BSR	label	遅延分岐、PC→PR, disp+PC→PC	1011dddddddddddd		2	
BSRF	Rm	遅延分岐、PC→PR, Rn+PC→PC	0000mmmm00000011		2	
ВТ	label	T=1 のとき disp+PC→PC, T=0 のとき nop	10001001dddddddd		3/1*2	
BT/S	label	T=1 のとき disp+PC→PC, T=0 のとき nop	10001101dddddddd		2/1*2	
CLRMAC		0→MACH,MACL	0000000000101000		1	
CLRS		0→S	0000000001001000		1	
CLRT		0→T	0000000000001000		1	0
CMP/EQ	#imm,R0	R0=imm のとき 1→T	10001000iiiiiiii		1	比較結果
CMP/EQ	Rm,Rn	Rn=Rm のとき 1→T	0011nnnnmmmm0000		1	比較結果
CMP/GE	Rm,Rn	有符号で Rn Rm のとき 1→T	0011nnnnmmmm0011		1	比較結果
CMP/GT	Rm,Rn	有符号で Rn>Rm のとき 1→T	0011nnnnmmmm0111		1	比較結果
CMP/HI	Rm,Rn	無符号で Rn>Rm のとき 1→T	0011nnnnmmmm0110		1	比較結果
CMP/HS	Rm,Rn	無符号で Rn Rm のとき 1→T	0011nnnnmmmm0010		1	比較結果
CMP/PL	Rn	Rn>0 のとき 1→T	0100nnnn00010101		1	比較結果
CMP/PZ	Rn	Rn 0のとき 1→T	0100nnnn00010001		1	比較結果
CMP/STR	Rm,Rn	Rn と Rm バイトが等しいとき 1→T	0010nnnnmmmm1100		1	比較結果
DIV0S	Rm,Rn	$Rn \mathcal{O} MSB \rightarrow Q, Rm \mathcal{O} MSB \rightarrow M,$ $M^Q \rightarrow T$	0010nnnnmmmm0111		1	計算結果
DIV0U		0→M/Q/T	000000000011001		1	0
DIV1	Rm,Rn	1 ステップ除算 (Rn÷Rm)	0011nnnnmmmm0100		1	計算結果
DMULS.L	Rm,Rn	符号付きで Rn×Rm→MACH,MACL	0011nnnnmmmm1101		2(~5)*1	

	命令	動作	命令コード	特権	実行 ステート	Tビット
DMULU.L	Rm,Rn	符号なしで Rn×Rm→MACH,MACL	0011nnnnmmmm0101		2(~5)*1	
DT	Rn	Rn-1→Rn, Rn が 0 のとき 1→T Rn が 0 以外のとき 0→T	0100nnnn00010000		1	比較結果
EXTS.B	Rm,Rn	Rm をバイトから符号拡張→Rn	0110nnnnmmmm1110		1	
EXTS.W	Rm,Rn	Rm をワードから符号拡張→Rn	0110nnnnmmmm1111		1	
EXTU.B	Rm,Rn	Rm をバイトからゼロ拡張→Rn	0110nnnnmmmm1100		1	
EXTU.W	Rm,Rn	Rm をワードからゼロ拡張→Rn	0110nnnnmmmm1101		1	
FABS	FRn *3	$ FRn \rightarrow FRn$	1111nnnn01011101		1	
FADD	FRm ,FRn *3	$FRn + FRm \rightarrow FRn$	1111nnnnmmmm0000		1	
FCMP/EQ	FRm ,FRn *3	(FRn == FRm)? $1:0 \rightarrow T$	1111nnnnmmmm0100		1	比較結果
FCMP/GT	FRm ,FRn *3	(FRn > FRm) ? 1:0 \rightarrow T	1111nnnnmmmm0101		1	比較結果
FDIV	FRm ,FRn *3	$FRn /FRm \rightarrow FRn$	1111nnnnmmmm0011		13	
FLDI0	FRn *3	H'00000000 → FRn	1111nnnn10001101		1	
FLDI1	FRn *3	H'3F800000 → FRn	1111nnnn10011101		1	
FLDS	FRm ,FPUL *3	$FRm \to FPUL$	1111nnnn00011101		1	
FLOAT	FPUL, FRn *3	(float)FPUL → FRn	1111nnnn00101101		1	
FMAC	FR0 ,FRm ,FRn *3	$FR0 \times FRm + FRn \rightarrow FRn$	1111nnnnmmmm1110		1	
FMOV	FRm ,FRn *3	$FRm \rightarrow FRn$	1111nnnnmmmm1100		1	
FMOV.S	@(R0,Rm),FRn	$(R0 + Rm) \rightarrow FRn$	1111nnnnmmmm0110		1	
FMOV.S	@Rm+,FRn	$(Rm) \rightarrow FRn, Rm+4 = Rm$	1111nnnnmmmm1001		1	
FMOV.S	@Rm, FRn	$(Rm) \rightarrow FRn$	1111nnnnmmmm1000		1	
FMOV.S	FRm,@(R0,Rn)	(FRm)→(R0+Rn)	1111nnnnmmmm0111		1	
FMOV.S	FRm,@-Rn	Rn-4→Rn, FRm→(Rn)	1111nnnnmmmm1011		1	
FMOV.S	FRm,@Rn	FRm→ (Rn)	1111nnnnmmmm1010		1	
FMUL	FRm ,FRn	$FRn \times FRm \rightarrow FRn$	1111nnnnmmmm0010		1	
FNEG	FRn	-FRn → FRn	1111nnnn01001101		1	
FSQRT	FRn	$FRn \rightarrow FRn$	1111nnnn01101101		13	
FSTS	FPUL, FRn	$FPUL \rightarrow FRn$	1111nnnn00001101		1	
FSUB	FRm, FRn	$FRn - FRm \rightarrow FRn$	1111nnnnmmmm0001		1	
FTRC	FRm, FPUL	$(long)FRm \rightarrow FPUL$	1111nnnn00111101		1	
JMP	@Rm	遅延分岐、Rm→PC	0100mmmm00101011		2	
JSR	@Rm	遅延分岐、PC→PR, Rm→PC	0100mmmm00001011		2	
LDC	Rm,GBR	Rm→GBR	0100mmmm00011110		1/3*4	
LDC	Rm,SR	Rm→SR	0100mmmm00001110	特権	5	LSB
LDC	Rm,VBR	Rm→VBR	0100mmmm00101110	特権	1/3*4	
LDC	Rm,SSR	Rm→SSR	0100mmmm00111110	特権	1/3*4	
LDC	Rm,SPC	Rm→SPC	0100mmmm01001110	特権	1/3*4	
LDC	Rm,MOD	Rm→MOD	0100mmmm01011110	特権	3	
LDC	Rm,RE	Rm→RE	0100mmmm01101110	特権	3	
LDC	Rm,RS	Rm→RS	0100mmmm01101110	特権	3	

	命令	動作	命令コード	特権	実行 ステート	Tビット
LDC	Rm,R0_BANK	Rm→R0_BANK	0100mmmm10001110	特権	1/3*4	
LDC	Rm,R1_BANK	Rm→R1_BANK	0100mmmm10011110	特権	1/3*4	
LDC	Rm,R2_BANK	Rm→R2_BANK	0100mmmm10101110	特権	1/3*4	
LDC	Rm,R3_BANK	Rm→R3_BANK	0100mmmm10111110	特権	1/3*4	
LDC	Rm,R4_BANK	Rm→R4_BANK	0100mmmm11001110	特権	1/3*4	
LDC	Rm,R5_BANK	Rm→R5_BANK	0100mmmm11011110	特権	1/3*4	
LDC	Rm,R6_BANK	Rm→R6_BANK	0100mmmm11101110	特権	1/3*4	
LDC	Rm,R7_BANK	Rm→R7_BANK	0100mmmm11111110	特権	1/3*4	
LDC.L	@Rm+,GBR	(Rm)→GBR, Rm+4→Rm	0100mmmm00010111		1/5*5	
LDC.L	@Rm+,SR	(Rm)→SR, Rm+4→Rm	0100mmmm00000111	特権	7	LSB
LDC.L	@Rm+,VBR	(Rm)→VBR, Rm+4→Rm	0100mmmm00100111	特権	1/5*5	
LDC.L	@Rm+,SSR	(Rm)→SSR, Rm+4→Rm	0100mmmm00110111	特権	1/5*5	
LDC.L	@Rm+,SPC	(Rm)→SPC, Rm+4→Rm	0100mmmm01000111	特権	1/5*5	
LDC.L	@Rm+,MOD	(Rm)→MOD,Rm+4→Rm	0100mmmm01010111	特権	5	
LDC.L	@Rm+,RE	(Rm)→RE,Rm+4→Rm	0100mmmm01110111	特権	5	
LDC.L	@Rm+,RS	(Rm)→RS,Rm+4→Rm	0100mmmm01100111	特権	5	
LDC.L	@Rm+,R0_BANK	(Rm)→R0_BANK, Rm+4→Rm	0100mmmm10000111	特権	1/5*5	
LDC.L	@Rm+,R1_BANK	(Rm)→R1_BANK, Rm+4→Rm	0100mmmm10010111	特権	1/5*5	
LDC.L	@Rm+,R2_BANK	(Rm)→R2_BANK, Rm+4→Rm	0100mmmm10100111	特権	1/5*5	
LDC.L	@Rm+,R3_BANK	(Rm)→R3_BANK, Rm+4→Rm	0100mmmm10110111	特権	1/5*5	
LDC.L	@Rm+,R4_BANK	(Rm)→R4_BANK, Rm+4→Rm	0100mmmm11000111	特権	1/5*5	
LDC.L	@Rm+,R5_BANK	(Rm)→R5_BANK, Rm+4→Rm	0100mmmm11010111	特権	1/5*5	
LDC.L	@Rm+,R6_BANK	(Rm)→R6_BANK, Rm+4→Rm	0100mmmm11100111	特権	1/5*5	
LDC.L	@Rm+,R7_BANK	(Rm)→R7_BANK, Rm+4→Rm	0100mmmm11110111	特権	1/5*5	
LDRE	@ (disp,pc)	disp x 2+pc→RE	10001110dddddddd		3	
LDRS	@ (disp,pc)	disp x 2+pc→RS	10001100dddddddd		3	
LDS	Rm,FPSCR *3	Rm→FPSCR	0100nnnn01101010		1	
LDS	Rm,FPUL *3	Rm→FPUL	0100nnnn01011010		1	
LDS	Rm,MACH	Rm→MACH	0100mmmm00001010		1	
LDS	Rm,MACL	Rm→MACL	0100mmmm00011010		1	
LDS	Rm,PR	Rm→PR	0100mmmm00101010		1	
LDS	Rm,A0	Rm→DSR	0100mmmm01101010		1	
LDS	Rm,DSR	Rm→A0	0100mmmm01111010		1	
LDS	Rm,X0	Rm→X0	0100mmmm10001010		1	
LDS	Rm,X1	Rm→X1	0100mmmm10011010		1	
LDS	Rm,Y0	Rm→Y0	0100mmmm10101010		1	
LDS	Rm,Y1	Rm→Y1	0100mmmm10111010		1	
LDS.L	@Rm+ ,FPSCR *3	@Rm → FPSCR, $Rm+4→Rn$	0100nnnn01100110		1	
LDS.L	@Rm+ ,FPUL *3	@Rm → FPUL, Rm+4→Rn	0100nnnn01010110		1	
LDS.L	@Rm+,MACH	(Rm)→MACH, Rm+4→Rm	0100mmmm00000110		1	

	命令	動作	命令コード	特権	実行 ステート	Tビット
LDS.L	@Rm+,MACL	(Rm)→MACL, Rm+4→Rm	0100mmmm00010110		1	
LDS.L	@Rm+,PR	(Rm)→PR, Rm+4→Rm	0100mmmm00100110		1	
LDS.L	@Rm+,DSR	(Rm)→DSR, Rm+4→Rm	0100mmmm01100110		1	
LDS.L	@Rm+,A0	(Rm)→A0, Rm+4→Rm	0100mmmm01110110		1	
LDS.L	@Rm+,X0	(Rm)→X0, Rm+4→Rm	0100mmmm10000110		1	
LDS.L	@Rm+,X1	(Rm)→X1, Rm+4→Rm	0100mmmm10010110		1	
LDS.L	@Rm+,Y0	(Rm)→Y0, Rm+4→Rm	0100mmmm10100110		1	
LDS.L	@Rm+,Y1	(Rm)→Y1, Rm+4→Rm	0100mmmm10110110		1	
LDTLB		PTEH/PTEL→TLB	000000000111000	特権	1	
MAC.L	@Rm+,@Rn+	符号付きで (Rn) × (Rm)+MAC→MAC	0000nnnnmmmm1111		2(~5)*1	
MAC.W	@Rm+,@Rn+	符号付きで (Rn) × (Rm)+MAC→MAC	0100nnnnmmmm1111		2(~5)*1	
MOV	#imm,Rn	#imm→符号拡張→Rn	1110nnnniiiiiiii		1	
MOV	Rm,Rn	Rm→Rn	0110nnnnmmmm0011		1	
MOV.B	@(disp,GBR),R0	(disp+GBR)→符号拡張→R0	11000100dddddddd		1	
MOV.B	@(disp,Rm),R0	(disp+Rm)→符号拡張→R0	10000100mmmmdddd		1	
MOV.B	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1100		1	
MOV.B	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+1→Rm	0110nnnnmmmm0100		1	
MOV.B	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0000		1	
MOV.B	R0,@(disp,GBR)	R0→(disp+GBR)	11000000dddddddd		1	
MOV.B	R0,@(disp,Rn)	R0→(disp+Rn)	10000000nnnndddd		1	
MOV.B	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0100		1	
MOV.B	Rm,@-Rn	Rn-1→Rn, Rm→(Rn)	0010nnnnmmmm0100		1	
MOV.B	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0000		1	
MOV.L	@(disp,GBR),R0	(disp+GBR)→R0	11000110dddddddd		1	
MOV.L	@(disp,PC),Rn	(disp+PC)→Rn	1101nnnndddddddd		1	
MOV.L	@(disp,Rm),Rn	(disp+Rm)→Rn	0101nnnnmmmmdddd		1	
MOV.L	@(R0,Rm),Rn	(R0+Rm)→Rn	0000nnnnmmmm1110		1	
MOV.L	@Rm+,Rn	(Rm)→Rn, Rm+4→Rm	0110nnnnmmmm0110		1	
MOV.L	@Rm,Rn	(Rm)→Rn	0110nnnnmmmm0010		1	
MOV.L	R0,@(disp,GBR)	R0→(disp+GBR)	11000010dddddddd		1	
MOV.L	Rm,@(disp,Rn)	Rm→(disp+Rn)	0001nnnnmmmmdddd		1	
MOV.L	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0110		1	
MOV.L	Rm,@-Rn	Rn-4→Rn, Rm→(Rn)	0010nnnnmmmm0110		1	
MOV.L	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0010		1	
MOV.W	@(disp,GBR),R0	(disp+GBR)→符号拡張→R0	11000101dddddddd		1	
MOV.W	@(disp,PC),Rn	(disp+PC)→符号拡張→Rn	1001nnnndddddddd		1	
MOV.W	@(disp,Rm),R0	(disp+Rm)→符号拡張→R0	10000101mmmmdddd		1	
MOV.W	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1101		1	
MOV.W	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+2→Rm	0110nnnnmmmm0101		1	

	命令	動作	命令コード	特権	実行 ステート	Tビット
MOV.W	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0001		1	
MOV.W	R0,@(disp,GBR)	R0→(disp+GBR)	11000001dddddddd		1	
MOV.W	R0,@(disp,Rn)	R0→(disp+Rn)	10000001nnnndddd		1	
MOV.W	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0101		1	
MOV.W	Rm,@-Rn	Rn-2→Rn, Rm→(Rn)	0010nnnnmmmm0101		1	
MOV.W	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0001		1	
MOVA	@(disp,PC),R0	disp+PC→R0	11000111dddddddd		1	
MOVT	Rn	T→Rn	0000nnnn00101001		1	
MUL.L	Rm,Rn	Rn × Rm→MAC	0000nnnnmmmm0111		2(~5)*1	
MULS.W	Rm,Rn	符号付きで Rn×Rm→MAC	0010nnnnmmmm1111		1(~3)*1	
MULU.W	Rm,Rn	符号なしで Rn×Rm→MAC	0010nnnnmmmm1110		1(~3)*1	
NEG	Rm,Rn	0-Rm→Rn	0110nnnnmmmm1011		1	
NEGC	Rm,Rn	0-Rm-T→Rn, ポロー→T	0110nnnnmmmm1010		1	ボロー
NOP		無操作	000000000001001		1	
NOT	Rm,Rn	\sim Rm \rightarrow Rn	0110nnnnmmmm0111		1	
OR	#imm,R0	$R0 \mid imm \rightarrow R0$	11001011iiiiiii		1	
OR	Rm,Rn	$Rn \mid Rm \rightarrow Rn$	0010nnnnmmmm1011		1	
OR.B	#imm,@(R0,GBR)	$(R0+GBR) \mid imm \rightarrow (R0+GBR)$	1100111111111111		3	
PREF	@Rm	(Rm)→キャッシュ	0000mmmm10000011		1/2*6	
ROTCL	Rn	T←Rn←T	0100nnnn00100100		1	MSB
ROTCR	Rn	T→Rn→T	0100nnnn00100101		1	LSB
ROTL	Rn	T←Rn←MSB	0100nnnn00000100		1	MSB
ROTR	Rn	LSB→Rn→T	0100nnnn00000101		1	LSB
RTE		遅延分岐、SSR/ SPC、SR/PC	0000000000101011	特権	4	
RTS		遅延分岐、PR→PC	000000000001011		2	
SETRC	Rm	Rm の下位 12 ビット→RC(SR のビット 27~16), 繰り返し制御フラグ →RF1, RF0	0100mmmm00010100		3	
SETRC	#imm	imm→RC(SR のビット 23~16),繰り 返し制御フラグ→RF1, RF0	10000010iiiiiii		3	
SETS		1→S	000000001011000		1	
SETT		1→T	000000000011000		1	1
SHAD	Rm, Rn	Rn 0のとき、Rn< <rm→rn Rn<0のとき、Rn>>Rm→[MSB→Rn]</rm→rn 	0100nnnnmmm1100		1	
SHAL	Rn	T←Rn←0	0100nnnn00100000		1	MSB
SHAR	Rn	MSB→Rn→T	0100nnnn00100001		1	LSB
SHLD	Rm, Rn	Rn 0のとき、Rn< <rm→rn Rn<0のとき、Rn>>Rm→[0→Rn]</rm→rn 	0100nnnnmmmm1101		1	
SHLL	Rn	T←Rn←0	0100nnnn00000000		1	MSB
SHLL2	Rn	$Rn << 2 \rightarrow Rn$	0100nnnn00001000		1	
SHLL8	Rn	$Rn << 8 \rightarrow Rn$	0100nnnn00011000		1	

	命令	動作	命令コード	特権	実行 ステート	Tビット
SHLL16	Rn	$Rn << 16 \rightarrow Rn$	0100nnnn00101000		1	
SHLR	Rn	0→Rn→T	0100nnnn00000001		1	LSB
SHLR2	Rn	$Rn>>2 \rightarrow Rn$	0100nnnn00001001		1	
SHLR8	Rn	Rn>>8 → Rn	0100nnnn00011001		1	
SHLR16	Rn	Rn>>16 → Rn	0100nnnn00101001		1	
SLEEP		スリープ	000000000011011	特権	4	
STC	GBR,Rn	GBR→Rn	0000nnnn00010010		1	
STC	SR,Rn	SR→Rn	0000nnnn00000010	特権	1	
STC	VBR,Rn	VBR→Rn	0000nnnn00100010	特権	1	
STC	SSR,Rn	SSR→Rn	0000nnnn00110010	特権	1	
STC	SPC,Rn	SPC→Rn	0000nnnn01000010	特権	1	
STC	MOD,Rn	MOD→Rn	0000nnnn01010010		1	
STC	RE,Rn	RE→Rn	0000nnnn01110010		1	
STC	RS,Rn	RS→Rn	0000nnnn01100010		1	
STC	R0_BANK, Rn	R0_BANK→Rn	0000nnnn10000010	特権	1	
STC	R1_BANK, Rn	R1_BANK→Rn	0000nnnn10010010	特権	1	
STC	R2_BANK, Rn	R2_BANK→Rn	0000nnnn10100010	特権	1	
STC	R3_BANK, Rn	R3_BANK→Rn	0000nnnn10110010	特権	1	
STC	R4_BANK, Rn	R4_BANK→Rn	0000nnnn11000010	特権	1	
STC	R5_BANK, Rn	R5_BANK→Rn	0000nnnn11010010	特権	1	
STC	R6_BANK, Rn	R6_BANK→Rn	0000nnnn11100010	特権	1	
STC	R7_BANK, Rn	R7_BANK→Rn	0000nnnn11110010	特権	1	
STC.L	GBR,@-Rn	Rn-4→Rn, GBR→(Rn)	0100nnnn00010011		1/2*6	
STC.L	SR,@-Rn	Rn-4→Rn, SR→(Rn)	0100nnnn00000011	特権	1/2*6	
STC.L	VBR,@-Rn	Rn-4→Rn, VBR→(Rn)	0100nnnn00100011	特権	1/2*6	
STC.L	SSR,@-Rn	Rn-4→Rn, SSR→(Rn)	0100nnnn00110011	特権	1/2*6	
STC.L	SPC,@-Rn	Rn-4→Rn, SPC→(Rn)	0100nnnn01000011	特権	1/2*6	
STC.L	MOD,@-Rn	Rn-4→Rn, MOD→(Rn)	0100nnnn01010011	特権	2	
STC.L	RE,@-Rn	Rn-4→Rn, RE→(Rn)	0100nnnn01110011	特権	2	
STC.L	RS,@-Rn	Rn-4→Rn, RS→(Rn)	0100nnnn01100011	特権	2	
STC.L	R0_BANK,@-Rn	Rn-4→Rn, R0_BANK→(Rn)	0100nnnn10000011	特権	2	
STC.L	R1_BANK,@-Rn	Rn-4→Rn, R1_BANK→(Rn)	0100nnnn10010011	特権	2	
STC.L	R2_BANK,@-Rn	Rn-4→Rn, R2_BANK→(Rn)	0100nnnn10100011	特権	2	
STC.L	R3_BANK,@-Rn	Rn-4→Rn, R3_BANK→(Rn)	0100nnnn10110011	特権	2	
STC.L	R4_BANK,@-Rn	Rn-4→Rn, R4_BANK→(Rn)	0100nnnn11000011	特権	2	
STC.L	R5_BANK,@-Rn	Rn-4→Rn, R5_BANK→(Rn)	0100nnnn11010011	特権	2	
STC.L	R6_BANK,@-Rn	Rn-4→Rn, R6_BANK→(Rn)	0100nnnn11100011	特権	2	
STC.L	R7_BANK,@-Rn	Rn-4→Rn, R7_BANK→(Rn)	0100nnnn11110011	特権	2	
STS	FPSCR, Rn *3	FPSCR→Rn	0000nnnn01101010		1	
STS	FPUL, Rn *3	FPUL→Rn	0000nnnn01011010		1	

	命令	動作	命令コード	特権	実行 ステート	Tビット
STS	MACH,Rn	MACH→Rn	0000nnnn00001010		1	
STS	MACL,Rn	MACL→Rn	0000nnnn00011010		1	
STS	PR,Rn	PR→Rn	0000nnnn00101010		1	
STS	DSR,Rn	DSR→Rn	0000nnnn01101010		1	
STS	A0,Rn	A0→Rn	0000nnnn01111010		1	
STS	X0,Rn	X0→Rn	0000nnnn10001010		1	
STS	X1,Rn	X1→Rn	0000nnnn10011010		1	
STS	Y0,Rn	Y0→Rn	0000nnnn10101010		1	
STS	Y1,Rn	Y1→Rn	0000nnnn10111010		1	
STS.L	FPSCR,@-Rn *3	Rn-4→Rn, FPSCR→@Rn	0100nnnn01100010		1	
STS.L	FPUL, @-Rn *3	Rn-4→Rn, FPUL→@Rn	0100nnnn01010010		1	
STS.L	MACH,@-Rn	Rn-4→Rn, MACH→(Rn)	0100nnnn00000010		1	
STS.L	MACL,@-Rn	Rn-4→Rn, MACL→(Rn)	0100nnnn00010010		1	
STS.L	PR,@-Rn	Rn-4→Rn, PR→(Rn)	0100nnnn00100010		1	
STS.L	DSR,@-Rn	Rn-4→Rn, DSR→(Rn)	0100nnnn01100010		1	
STS.L	A0,@-Rn	Rn-4→Rn, A0→(Rn)	0100nnnn01110010		1	
STS.L	X0,@-Rn	Rn-4→Rn, X0→(Rn)	0100nnnn10000010		1	
STS.L	X1,@-Rn	Rn-4→Rn, X1→(Rn)	0100nnnn10010010		1	
STS.L	Y0,@-Rn	Rn-4→Rn, Y0→(Rn)	0100nnnn10100010		1	
STS.L	Y1,@-Rn	Rn-4→Rn, Y1→(Rn)	0100nnnn10110010		1	
SUB	Rm,Rn	Rn-Rm→Rn	0011nnnnmmmm1000		1	
SUBC	Rm,Rn	Rn-Rm-T→Rn, ボロー→T	0011nnnnmmmm1010		1	ボロー
SUBV	Rm,Rn	Rn-Rm→Rn, アンダフロー→T	0011nnnnmmmm1011		1	アンダ フロー
SWAP.B	Rm,Rn	Rm→下位 2 バイトの上下バイト交換 →Rm	0110nnnnmmmm1000		1	
SWAP.W	Rm,Rn	Rm→上下ワード交換→Rn	0110nnnnmmmm1001		1	
TAS.B	@Rn	(Rn)が0のとき1→T,1→MSBof(Rn)	0100nnnn00011011		3/4*7	テスト 結果
TRAPA	#imm	PC→SPC、SR→SSR、 (#imm)<<2→TRA, VBR+H'0100→PC	11000011iiiiiiii		6/8*8	
TST	#imm,R0	R0 & imm, 結果が 0 のとき 1→T	11001000iiiiiiii		1	テスト 結果
TST	Rm,Rn	Rn & Rm, 結果が 0 のとき 1→T	0010nnnnmmmm1000		1	テスト 結果
TST.B	#imm,@(R0,GBR)	(R0+GBR)&imm,結果が 0 のとき 1→T	11001100iiiiiiii		3	テスト 結果
XOR	#imm,R0	R0 ^ imm → R0	11001010iiiiiiii		1	
XOR	Rm,Rn	$Rn \wedge Rm \rightarrow Rn$	0010nnnnmmmm1010		1	
XOR.B	#imm,@(R0,GBR)	$(R0+GBR) \land imm \rightarrow (R0+GBR)$	11001110iiiiiiii		3	
XTRCT	Rm,Rn	Rm:Rn の中央 32 ビット→Rn	0010nnnnmmmm1101		1	

[【]注】 *1 通常最小実行ステートを示します。前後の命令との競合関係により実行ステート数は変わります。 *2 分岐しないときは1ステートになります。

- *3 浮動小数点命令と FPU に関連する CPU 命令を示します。 これらは SH-3E でのみ使用可能です。
- *4 SH3-DSP では3 ステートになります。
- *5 SH3-DSP では 5 ステートになります。
- *6 SH3-DSPでは2ステートになります。
- *7 SH3-DSP では 4 ステートになります。
- *8 SH3-DSPでは8ステートになります。

7.3 DSP データ転送命令の命令セット (SH3-DSP のみ)

DSP データ転送命令を分類別に表 7.13 に示します。

表 7.13	DSPデ	ータ転送命令の分類	

分類	命令の種類	オペコード	機能	命令数
ダブルデータ転送命令	4	NOPX	X メモリ無操作	14
		MOVX	X メモリデータ転送	
		NOPY	Y メモリ無操作	
		MOVY	Y メモリデータ転送	
シングルデータ転送命令	1	MOVS	シングルデータ転送	16
	計 5			計 30

データ転送命令は2つのグループに分けられます。ダブルデータ転送とシングルデータ転送です。ダブルデータ転送はDSP演算命令と組み合わせて、DSP並行処理命令することができます。並行処理命令は32ビット長で、Aフィールドにダブルデータ転送命令が組み込まれます。並行処理命令でないダブルデータ転送とシングルデータ転送命令は16ビット長です。

ダブルデータ転送では X メモリと Y メモリを同時に並行してアクセスできます。それぞれ X、 Y メモリデータアクセスから一つずつ命令を指定します。Ax ポインタは X メモリをアクセスするために使い、Ay ポインタは Y メモリをアクセスするために使います。ダブルデータ転送は X、 Y メモリだけをアクセスできます。

シングルデータ転送はどこのエリアからでもアクセスできます。シングルデータ転送では Ax ポインタとその他の 2 つのポインタを As ポインタとして使います。

7.3.1 ダブルデータ転送命令(Xメモリデータ)

表 7.14 ダブルデータ転送命令(Xメモリデータ)

	17771 / 7777 / TAREFIX (7			
命令	動作	命令コード	実行 ステート	DC ビット
NOPX	No Operation	1111000*0*0*00**	1	
MOVX.W @Ax,Dx	$(Ax)\rightarrow MSW$ of Dx , $0\rightarrow LSW$ of Dx	111100A*D*0*01**	1	
MOVX.W @Ax+,Dx	$(Ax)\rightarrow MSW$ of Dx , $0\rightarrow LSW$ of Dx , $Ax + 2\rightarrow Ax$	111100A*D*0*10**	1	
MOVX.W @Ax+lx,Dx	$(Ax)\rightarrow MSW$ of Dx , $0\rightarrow LSW$ of Dx , $Ax + Ix\rightarrow Ax$	111100A*D*0*11**	1	
MOVX.W Da,@Ax	MSW of Da→(Ax)	111100A*D*1*01**	1	
MOVX.W Da,@Ax+	MSW of Da \rightarrow (Ax), Ax + 2 \rightarrow Ax	111100A*D*1*10**	1	
MOVX.W Da,@Ax+Ix	MSW of Da \rightarrow (Ax), Ax + Ix \rightarrow Ax	111100A*D*1*11**	1	

7.3.2 ダブルデータ転送命令(Yメモリデータ)

表 7.15 ダブルデータ転送命令 (Yメモリデータ)

命令	動作	命令コード	実行 ステート	DC ビット
NOPY	No Operation	111100*0*0*0**00	1	
MOVY.W @Ay,Dy	(Ay)→MSW of Dy、0→LSW of Dy	111100*A*D*0**01	1	
MOVY.W @Ay+,Dy	$(Ay)\rightarrow MSW$ of Dy, $0\rightarrow LSW$ of Dy, $Ay + 2\rightarrow Ay$	111100*A*D*0**10	1	
MOVY.W @Ay+ly,Dy	$(Ay)\rightarrow MSW$ of Dy, $0\rightarrow LSW$ of Dy, $Ay + Iy\rightarrow Ay$	111100*A*D*0**11	1	
MOVY.W Da,@Ay	MSW of Da→(Ay)	111100*A*D*1**01	1	
MOVY.W Da,@Ay+	MSW of Da→(Ay)、Ay + 2→Ay	111100*A*D*1**10	1	
MOVY.W Da,@Ay+ly	MSW of Da→(Ay)、Ay + Iy→Ay	111100*A*D*1**11	1	

7.3.3 シングルデータ転送命令

表 7.16 シングルデータ転送命令

			実行	DC
命令	動作	命令コード	ステート	ビット
MOVS.W @-As,Ds	As - 2→As、(As)→MSW of Ds、0→LSW of Ds	111101AADDDD0000	1	
MOVS.W @As,Ds	(As)→MSW of Ds、0→LSW of Ds	111101AADDDD0100	1	
MOVS.W @As+,Ds	(As)→MSW of Ds、0→LSW of Ds、As + 2→As	111101AADDDD1000	1	
MOVS.W @As+ls,Ds	(As)→MSW of Ds、0→LSW of Ds、As + Ix→As	111101AADDDD1100	1	
MOVS.W Ds,@-As	As - 2→As、MSW of Ds→(As)*	111101AADDDD0001	1	
MOVS.W Ds,@As	MSW of Ds→(As)*	111101AADDDD0101	1	
MOVS.W Ds,@As+	MSW of Ds→(As)、As + 2→As*	111101AADDDD1001	1	
MOVS.W Ds,@As+Is	MSW of Ds→(As)、As + Ix→As*	111101AADDDD1101	1	
MOVS.L @-As,Ds	As - 4→As、(As)→Ds	111101AADDDD0010	1	
MOVS.L @As,Ds	(As)→Ds	111101AADDDD0110	1	
MOVS.L @As+,Ds	(As)→Ds、As + 4→As	111101AADDDD1010	1	
MOVS.L @As+ls,Ds	(As)→Ds、As + Ix→As	111101AADDDD11110	1	
MOVS.L Ds,@-As	As - 4→As、Ds→(As)	111101AADDDD0011	1	
MOVS.L Ds,@As	Ds→(As)	111101AADDDD0111	1	
MOVS.L Ds,@As+	Ds→(As)、As + 4→As	111101AADDDD1011	1	
MOVS.L Ds,@As+Is	$Ds\rightarrow (As)$, $As + Ix\rightarrow As$	111101AADDDD1111	1	

[【]注】 * ソースオペランド Ds にガードビットレジスタ A0G、A1G を指定した場合は、データは LDB[7:0]バスに出力され、符号ビットが上位ビット[31:8]に出力されます。

DSP データ転送のオペランドとレジスタとの対応を表 7.17 に示します。CPU コアのレジスタはメモリアドレスを示すポインタアドレスとして使われます。

表 7.17 DSP データ転送のオペランドとレジスタとの対応

表 7.17 DSF ナータ戦 医のオペランドとレジスタとの対抗										
				SH	(CPU 🗆	ア)レジス	スタ			
オペランド	R0	R1	R2(As2)	R3(As3)	R4(Ax0) (As0)	R5(Ax1) (As1)	R6(Ay0)	R7(Ay1)	R8(lx) (ls)	R9(ly)
Ax					Yes	Yes				
lx(ls)									Yes	
Dx										
Ay							Yes	Yes		
ly										Yes
Dy										
Da										
As			Yes	Yes	Yes	Yes				
Ds	·	·							•	

	DSP レジスタ									
オペランド	X0	X1	Y0	Y1	MO	M1	A0	A1	A0G	A1G
Ax										
lx(ls)										
Dx	Yes	Yes								
Ay										
ly										
Dy			Yes	Yes						
Da							Yes	Yes		
As										
Ds	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes	Yes

【注】 Yes:設定可能なレジスタ

7.4 DSP 演算命令の命令セット (SH3-DSP のみ)

DSP 演算命令は DSP ユニットで処理されるデジタル信号処理の命令です。これらの命令は 32 ビット長さの命令コードで、複数の命令を並行して実行します。命令コードは A フィールド、B フィールドの 2 つに分かれており、A フィールドにはパラレルデータ転送命令を指定し、B フィールドにはシングルまたはダブルデータ演算命令を指定します。命令は独立して指定することができ、実行も独立に並行して実行されます。A フィールドに指定するパラレルデータ転送命令はダブルデータ転送命令と全く同じです。

B フィールドのデータ演算命令は3 つに分かれています。ダブルデータ演算命令、条件付きシングルデータ演算命令、無条件シングルデータ演算命令の3 つです。DSP 演算命令の命令形式を表7.18 に示します。それぞれのオペランドは独立に DSP レジスタから選べます。DSP 演算命令のオペランドとレジスタの対応をを表7.19 に示します。

分類	Į	命令形式	命令
ダブルデータ演算部 (6 オペランド)	命令	ALUop. Sx, Sy, Du MLTop. Se, Sf, Dg	PADD PMULS,PSUB PMULS
条件付き シングルデータ 演算命令	3 オペランド	ALUop. Sx, Sy, Dz DCT ALUop. Sx, Sy, Dz DCF ALUop. Sx, Sy, Dz	PADD, PAND, POR, PSHA,PSHL, PSUB, PXOR
	2 オペランド	ALUop. Sx, Dz DCT ALUop. Sx, Dz DCF ALUop. Sx, Dz ALUop. Sy, Dz DCT ALUop. Sy, Dz DCF ALUop. Sy, Dz	PCOPY, PDEC, PDMSB, PINC, PLDS, PSTS, PNEG
	1 オペランド	ALUop. Dz DCT ALUop. Dz DCF ALUop. Dz	PCLR, PSHA #imm, PSHL #imm
無条件 シングルデータ	3 オペランド	ALUop. Sx, Sy, Du MLTop. Se, Sf, Dg	PADDC, PSUBC, PWADD, PWSB, PMULS
演算命令	2 オペランド	ALUop. Sx, Dz ALUop. Sy, Dz ALUop. Sx, Sy	PCMP, PABS, PRND

表 7.18 DSP 演算命令の命令形式

表 7 10	DSP 命令の2	ォペラント	ミナル	ジスタの対応

		ALU、BPU 命令				乗算命令		
レジスタ	Sx	Sy	Dz	Du	Se	Sf	Dg	
A0	Yes		Yes	Yes			Yes	
A1	Yes		Yes	Yes	Yes	Yes	Yes	
M0		Yes	Yes				Yes	
M1		Yes	Yes				Yes	
X0	Yes		Yes	Yes	Yes	Yes		
X1	Yes		Yes		Yes			
Y0		Yes	Yes	Yes	Yes	Yes		
Y1		Yes	Yes			Yes		

並行命令を書くときは最初にBフィールドの命令を書いて、次にAフィールドの命令を書きます。 並行処理プログラム例を図7.1 に示します。

PADD A0, M0, A0 PMULS X0, Y0, M0 MOVX.W @R4+, X0 MOVY.W @R6+, Y0 [;]
DCF PINC X1, A1 MOVX.W A0, @R5+R8 MOVY.W @R7+, Y0 [;]
PCMP X1, M0 MOVX.W @R4 [NOPY] [;]

図 7.1 並行処理プログラム例

ここで [] は省略可能を意味します。無操作命令 NOPX、NOPY は省略できます。';' は命令行の 区切りですが、省略できます。もし区切り ';' を使うときはその後ろをコメント欄として使うことができます。

DSR レジスタの各状態コード (DC、N、Z、V、GT) は無条件の ALU 演算命令、シフト演算命令で常に更新されます。条件付き命令は条件が成立した場合でも状態コードを更新しません。乗算命令も状態コードを更新しません。DC ビットの定義は、DSR レジスタの CS ビットの指定によって決まります。

DSP 演算命令を分類別に表 7.20 に示します。

表 7.20 DSP 演算命令の分類

	分類	命令の種類	オペコード	機能	命令数
	ALU 固定小数点演算命令	11	PABS	絶対値演算	28
			PADD	加算	
			PADD PMULS	加算と符号付き乗算	
Α			PADDC	キャリ付き加算	
L			PCLR	クリア	
U			PCMP	比較	
算			PCOPY	転記	
術			PNEG	符号反転	
演			PSUB	減算	
算			PSUB PMULS	減算と符号付き乗算	
命			PSUBC	ボロー付き減算	
令	ALU 整数演算命令	2	PDEC	デクリメント	12
			PINC	インクリメント	
	MSB 検出命令	1	PDMSB	MSB 検出	6
	丸め演算命令	1	PRND	丸め演算	2
ALI	J論理演算命令	3	PAND	論理積演算	9
			POR	論理和演算	
			PXOR	排他的論理和演算	
固定	官小数点乗算命令	1	PMULS	符号付き乗算	1
シ	算術シフト演算命令	1	PSHA	算術シフト	4
フ	論理シフト演算命令	1	PSHL	論理シフト	4
۲					
シノ	ステム制御命令	2	PLDS	システムレジスタのロード	12
			PSTS	システムレジスタからのストア	
		計 25			計 78

Rev.5.00 2006.05.26 7-27 RJJ09B0345-0500

7.4.1 ALU 算術演算命令

(1) ALU 固定小数点演算命令

表 7.21 ALU 固定小数点演算命令

农 / .2 I ALU 回足小数点换异叩マ								
命令	動作	命令コード	実行 ステート	DC ビット				
PABS Sx,Dz	もしSx 0ならばSx→Dz	111110*******	1	更新				
	もしSx<0ならば0- Sx→Dz	10001000xx00zzzz						
PABS Sy,Dz	もしSy 0ならばSy→Dz	111110*******	1	更新				
	もしSy<0ならば0-Sy→Dz	10101000000yyzzzz						
PADD Sx,Sy,Dz	Sx + Sy→Dz	111110*******	1	更新				
		10110001xxyyzzzz						
DCT_PADD Sx,Sy,Dz	もしDC=1 ならば Sx+Sy→Dz	111110*******	1					
	もし0ならばnop	10110010xxyyzzzz						
DCF PADD Sx,Sy,Dz	もしDC=0ならばSx+Sy→Dz	111110*******	1					
	もし1ならばnop	10110011xxyyzzzz						
PADD Sx,Sy,Du	Sx + Sy→Du	111110*******	1	更新				
PMULS Se,Sf,Dg	Se の上位ワード×Sf の上位ワード→Dg	0111eeffxxyygguu						
PADDC Sx,Sy,Dz	Sx + Sy + DC→Dz	111110*******	1	更新				
		10110000xxyyzzzz						
PCLR Dz	H'00000000→Dz	111110*******	1	更新				
		100011010000zzzz						
DCT PCLR Dz	もしDC=1 ならば H'00000000→Dz	111110*******	1					
	もし0ならばnop.	100011100000zzzz						
DCF PCLR Dz	もし DC = 0 ならば H'00000000→Dz	111110******	1					
	もし1ならば nop.	100011110000zzzz						
PCMP Sx,Sy	Sx - Sy	111110*******	1	更新				
	,	10000100xxyy0000						
PCOPY Sx,Dz	Sx→Dz	111110******	1	更新				
,		11011001xx00zzzz						
PCOPY Sy,Dz	Sy→Dz	111110*******	1	更新				
,,		1111100100yyzzzz						
DCT PCOPY Sx,Dz	もしDC=1ならばSx→Dz	111110******	1					
- ,	もし 0 ならば nop.	11011010xx00zzzz						
DCT PCOPY Sy,Dz	もしDC=1ならばSy→Dz	111110*******	1					
,	もし0ならば nop.	1111101000yyzzzz						
DCF PCOPY Sx,Dz	もしDC=0ならばSx→Dz	111110******	1					
- ,	もし1ならば nop	11011011xx00zzzz						
DCF PCOPY Sy,Dz	もしDC=0ならばSy→Dz	111110*******	1					
,,	もし1ならば nop	1111101100yyzzzz						
DCT PCOPY Sy,Dz	もしDC=1 ならば Sy→Dz	111110******	1					
,,	もし0ならば nop.	1111101000yyzzzz						
DCF PCOPY Sx,Dz	もしDC=0ならばSx→Dz	111110******	1					
	もし1ならば nop	11011011xx00zzzz						
DCF PCOPY Sy,Dz	もし DC = 0 ならば Sy→Dz	111110******	1					
	もし1ならばnop	1111101100yyzzzz	•					
			l	1				

命令	動作	命令コード	実行 ステート	DC ビット
PNEG Sx,Dz	0 - Sx→Dz	111110*******	1	更新
		11001001xx00zzzz		
PNEG Sy,Dz	0 - Sy→Dz	111110*******	1	更新
		1110100100yyzzzz		
DCT PNEG Sx,Dz	もし DC = 1 ならば 0 - Sx→Dz	111110*******	1	
	もし0ならばnop.	11001010xx00zzzz		
DCT PNEG Sy,Dz	もし DC = 1 ならば 0 - Sy→Dz	111110*******	1	
	もし0ならば、nop.	11101010000yyzzzz		
DCF PNEG Sx,Dz	もし DC = 0 ならば 0 - Sx→Dz	111110*******	1	
	もし1ならば nop.	11001011xx00zzzz		
DCF PNEG Sy,Dz	もし DC = 0 ならば 0 - Sy→Dz	111110*******	1	
	もし 1 ならば nop.	1110101100yyzzzz		
PSUB Sx,Sy,Dz	Sx - Sy→Dz	111110*******	1	更新
		10100001xxyyzzzz		
DCT PSUB Sx,Sy,Dz	もし DC = 1 ならば Sx - Sy→Dz	111110*******	1	
	もし0ならばnop	10100010xxyyzzzz		
DCF PSUB Sx,Sy,Dz	もしDC=0ならばSx - Sy→Dz	111110*******	1	
	もし1ならばnop	10100011xxyyzzzz		
PSUB Sx,Sy,Du	Sx - Sy→Du	111110*******	1	更新
PMULS Se,Sf,Dg	Se の上位ワード×Sf の上位ワード→Dg	0110eeffxxyygguu		
PSUBC Sx,Sy,Dz	Sx - Sy - DC→Dz	111110*******	1	更新
		10100000xxyyzzzz		

(2) ALU 整数演算命令

表 7.22 ALU 整数演算命令

	— — — — — — — — — — — — — — — — — — —			
命令	動作	命令コード	実行 ステート	DC ビット
PDEC Sx,Dz	Sx の上位ワード - 1→Dz の上位ワード	111110*******	1	更新
,	Dz の下位ワードをクリア	10001001xx00zzzz		
PDEC Sy,Dz	Sy の上位ワード - 1→Dz の上位ワード	111110*******	1	更新
-	Dz の下位ワードをクリア	10101001xx00zzzz		
DCT PDEC Sx,Dz	もし DC = 1 ならば	111110*******	1	
	Sx の上位ワード - 1→Dz の上位ワード	10001010xx00zzzz		
	Dz の下位ワードクリア			
	もし0ならばnop.			
DCT PDEC Sy,Dz	もし DC = 1 ならば	111110*******	1	
	Sy の上位ワード - 1→Dz の上位ワード	10101010xx00zzzz		
	Dz の下位ワードクリア			
	もし0ならばnop.			
DCF PDEC Sx,Dz	もしDC=0ならば	111110*******	1	
	Sx の上位ワード - 1→Dz の上位ワード	10001011xx00zzzz		
	Dz の下位ワードクリア			
	もし1ならばnop.			
DCF PDEC Sy,Dz	もし DC = 0 ならば	111110*******	1	
	Sy の上位ワード - 1→Dz の上位ワード	10101011xx00zzzz		
	Dz の下位ワードクリア			
	もし1ならばnop.			
PINC Sx,Dz	Sx の上位ワード + 1→Dz の上位ワード	111110*******	1	更新
	Dz の下位ワードクリア	10011001xx00zzzz		
PINC Sy,Dz	Sy の上位ワード + 1→Dz の上位ワード	111110*******	1	更新
	Dz の下位ワードクリア	1011100100yyzzzz		
DCT_PINC Sx,Dz	もしDC=1ならば	111110*******	1	
	Sx の上位ワード + 1→Dz の上位ワード	10011010xx00zzzz		
	Dz の下位ワードクリア			
	もし0ならばnop.			
DCT PINC Sy,Dz	もし DC = 1 ならば	111110*******	1	
	Sy の上位ワード + 1→Dz の上位ワード	1011101000yyzzzz		
	Dz の下位ワードクリア			
	もし0ならばnop.			
DCF PINC Sx,Dz	もし DC = 0 ならば	111110*******	1	
	Sx の上位ワード + 1→Dz の上位ワード	10011011xx00zzzz		
	Dz の下位ワードクリア			
	もし1ならばnop.			
DCF PINC Sy,Dz	もし DC = 0 ならば	111110*******	1	
	Sy の上位ワード + 1→Dz の上位ワード	1011101100yyzzzz		
	Dz の下位ワードクリア			
	もし1ならば nop.			

(3) MSB 検出命令

表 7.23 MSB 検出命令

命令	動作	命令コード	実行 ステート	DC ビット
			ステート	
PDMSB Sx,Dz	Sx データの MSB 位置→Dz の上位ワード	111110*******	1	更新
	Dz の下位ワードクリア	10011101xx00zzzz		
PDMSB Sy,Dz	Sy データの MSB 位置→Dz の上位ワード	111110*******	1	更新
	Dz の下位ワードクリア	1011110100yyzzzz		
DCT PDMSB Sx,Dz	もし DC = 1 ならば	111110*******	1	
	Sx データの MSB 位置→Dz の上位ワード	10011110xx00zzzz		
	Dz の下位ワードクリア			
	もし0ならばnop.			
DCT PDMSB Sy,Dz	もし DC = 1 ならば	111110******	1	
	Sy データの MSB 位置→Dz の上位ワード	10111111000yyzzzz		
	Dz の下位ワードクリア			
	もし0ならば nop.			
DCF PDMSB Sx,Dz	もし DC = 0 ならば	111110******	1	
	Sx データの MSB 位置→Dz の上位ワード	100111111xx00zzzz		
	Dz の下位ワードクリア			
	もし1ならば nop.			
DCF PDMSB Sy,Dz	もし DC = 0 ならば	111110******	1	
	Sy データの MSB 位置→Dz の上位ワード	10111111100yyzzzz		
	Dz の下位ワードクリア			
	もし1ならば nop.			

(4) 丸め演算命令

表 7.24 丸め演算命令

命令	動作	命令コード	実行	DC ビット
			ステート	
PRND Sx,Dz	Sx + H'00008000→Dz	111110*******	1	更新
	Dz の下位ワードクリア	10011000xx00zzzz		
PRND Sy,Dz	Sy + H'00008000→Dz	111110******	1	更新
	Dz の下位ワードクリア	1011100000yyzzzz		

7.4.2 ALU 論理演算命令

表 7.25 ALU 論理演算命令

命令	動作	命令コード	実行 ステート	DC ビット
PAND Sx,Sy,Dz	Sx & Sy→ Dz	111110******	1	更新
	Dz の下位ワードクリア	10010101xxyyzzzz		
DCT PAND Sx,Sy,Dz	もしDC=1ならばSx&Sy→Dz	111110*******	1	
	Dz の下位ワードクリア	10010110xxyyzzzz		
	もしの、nop.			
DCF PAND Sx,Sy,Dz	もしDC=0ならばSx&Sy→Dz	111110******	1	
	Dz の下位ワードクリア	10010111xxyyzzzz		
	もし1ならば nop.			
POR Sx,Sy,Dz	Sx Sy→Dz	111110*******	1	更新
	Dz の下位ワードクリア	10110101xxyyzzzz		
DCT POR Sx,Sy,Dz	もしDC=1ならばSx Sy→Dz	111110******	1	
	Dz の下位ワードクリア	10110110xxyyzzzz		
	もし0ならばnop.			
DCF POR Sx,Sy,Dz	もしDC=0ならばSx Sy→Dz	111110******	1	
	Dz の下位ワードクリア	10110111xxyyzzzz		
	もし1ならば nop.			
PXOR Sx,Sy,Dz	Sx ^ Sy→Dz	111110******	1	更新
	Dz の下位ワードクリア	10100101xxyyzzzz		
DCT PXOR Sx,Sy,Dz	もしDC=1ならばSx^Sy→Dz	111110******	1	
	Dz の下位ワードクリア	10100110xxyyzzzz		
	もし0ならばnop.			
DCF PXOR Sx,Sy,Dz	もしDC=0ならばSx^Sy→Dz	111110******	1	
	Dz の下位ワードクリア	10100111xxyyzzzz		
	もし1ならば nop.			

7.4.3 固定小数点乗算命令

表 7.26 固定小数点乗算命令

命令	動作	命令コード	実行 ステート	DC ビット
PMULS Se,Sf,Dg	Se の上位ワード×Sf の上位ワード→Dg	111110******	1	
		0100eeff0000gg00		

7.4.4 シフト演算命令

(1) 算術シフト演算命令

表 7.27 算術シフト演算命令

命令	動作	命令コード	実行 ステート	DC ビット
PSHA Sx,Sy,Dz	もしSy 0ならばSx< <sy→dz もしSy<0ならばSx>>Sy→Dz</sy→dz 	111110******* 10010001xxyyzzzz	1	更新
DCT PSHA Sx,Sy,Dz	もしDC=1 & Sy 0 ならばSx < < Sy→Dz もしDC=1 & Sy < 0 ならばSx > > Sy→Dz もしDC=0 ならば nop	111110********* 10010010xxyyzzzz	1	
DCF PSHA Sx,Sy,Dz	もしDC=0 & Sy 0 ならばSx < < Sy→Dz もしDC=0 & Sy < 0 ならばSx > > Sy→Dz もしDC=1 ならば nop	111110******** 10010011xxyyzzzz	1	
PSHA #Imm,Dz	もし lmm 0 ならば Dz< <lmm→dz もし lmm<0 ならば Dz>> lmm→Dz</lmm→dz 	111110******** 00000iiiiiiizzzz	1	更新

(2) 論理シフト演算命令

表 7.28 論理シフト演算命令

^^	#h /h-	^^ - I	実行	DC
命令	動作	命令コード	ステート	ビット
PSHL Sx,Sy,Dz	もしSy 0ならばSx< <sy→dz,< td=""><td>111110*******</td><td>1</td><td>更新</td></sy→dz,<>	111110*******	1	更新
	Dz の下位ワードクリア	10000001xxyyzzzz		
	もしSy<0ならばSx>>Sy→Dz,			
	Dz の下位ワードクリア			
DCT_PSHL Sx,Sy,Dz	もしDC=1&Sy 0ならばSx< <sy→dz,< td=""><td>111110******</td><td>1</td><td></td></sy→dz,<>	111110******	1	
	Dz の下位ワードクリア	10000010xxyyzzzz		
	もしDC=1&Sy<0ならばSx>>Sy→Dz,			
	Dz の下位ワードクリア			
	もしDC=0ならばnop			
DCF PSHL Sx,Sy,Dz	もしDC=0&Sy 0ならばSx< <sy→dz,< td=""><td>111110*******</td><td>1</td><td></td></sy→dz,<>	111110*******	1	
	Dz の下位ワードクリア	10000011xxyyzzzz		
	もしDC=0&Sy<0ならばSx>>Sy→Dz,			
	Dz の下位ワードクリア			
	もしDC=1ならばnop			
PSHL #Imm,Dz	もしImm 0ならばDz< <imm→dz,< td=""><td>111110******</td><td>1</td><td>更新</td></imm→dz,<>	111110******	1	更新
	Dz の下位ワードクリア	00010iiiiiiizzzz		
	もし lmm < 0 ならば Dz > > lmm→Dz,			
	Dz の下位ワードクリア			

7.4.5 システム制御命令

表 7.29 システム制御命令

			実行	DC
命令	動作	命令コード	ステート	ビット
PLDS Dz,MACH	Dz→MACH	111110******	1	
		111011010000zzzz		
PLDS Dz,MACL	Dz→MACL	111110******	1	
		111111010000zzzz		
DCT PLDS Dz,MACH	もし DC = 1 ならば Dz→MACH	111110******	1	
	もし0ならばnop.	111011100000zzzz		
DCT PLDS Dz,MACL	もし DC = 1 ならば Dz→MACL	111110*******	1	
	もし0ならば nop.	111111100000zzzz		
DCF PLDS Dz,MACH	もし DC = 0 ならば Dz→MACH	111110******	1	
	もし1ならば nop.	111011110000zzzz		
DCF PLDS Dz,MACL	もし DC = 0 ならば Dz→MACL	111110******	1	
	もし1ならば nop.	111111110000zzzz		
PSTS MACH,Dz	MACH→Dz	111110*******	1	
		110011010000zzzz		
PSTS MACL,Dz	MACL→Dz	111110*******	1	
		110111010000zzzz		
DCT PSTS MACH,Dz	もし DC = 1 ならば MACH→Dz	111110*******	1	
	もし0ならば nop.	110011100000zzzz		
DCT PSTS MACL,Dz	もし DC = 1 ならば MACL→Dz	111110*******	1	
	もし0ならば nop.	110111100000zzzz		
DCF PSTS MACH,Dz	もしDC=0ならばMACH→Dz	111110*******	1	
	もし1ならば nop.	110011110000zzzz		
DCF PSTS MACL,Dz	もしDC=0ならばMACL→Dz	111110*******	1	
	もし1ならば nop.	110111110000zzzz		

7.4.6 NOPX と NOPY の命令コード

DSP 演算命令と同時に並行処理されるデータ転送命令がないときは、データ転送命令に NOPX、NOPY 命令を書くかあるいは命令を省略することもできます。NOPX、NOPY 命令を書いても省略しても命令コードは同じです。NOPX と NOPY の命令コードの例を表 7.30 に示します。

表 7.30 NOPX と NOPY の命令コードの例

	命令	コード
PADD X0, Y0, A0 MOVX. W @	R4+, X0 MOVY.W @R6+R9, Y0	1111100010110000
PADD X0, Y0, A0 NOPX	MOVY.W @ R6+R9, Y0	1111100000110000
PADD X0, Y0, A0 NOPX	NOPY	111110000000000000000100000000000000000
PADD X0, Y0, A0 NOPX		111110000000000000000100000000000000000
PADD X0, Y0, A0		111110000000000000000100000000000000000
MOVX. W @	R4+, X0 MOVY.W @R6+R9, Y0	1111000010110000
MOVX. W @	R4+, X0 NOPY	1111000010000000
MOVS. W @	R4+, X0	111101101000000
NOPX	MOVY.W @R6+R9, Y0	1111000000110000
	MOVY.W @R6+R9, Y0	1111000000110000
NOPX	NOPY	111100000000000
NOP		000000000001001

8. 各命令の説明

命令の解説に使用するフォーマットについて説明します。実際の解説は次節からとなります。

8.1 命令説明のフォーム

命令の機能

(遅延分岐命令、または割り込み禁止命令の表示)

書式	動作概略	命令コード	実行 ステート	Tビット
アセンブラの入力書式で表示しています。imm、disp は数値、式またはシンボル になります。	動作の概略を表示しています。	MSB↔LSB の順で表示 しています。	ノーウェ イトのと きの値で す。	命令 (表) (ま) (ま) (ま) (ま) (ま) (ま) (ま) (ま) (ま) (ま

【注】 8.2 節では SH-3、SH-3E、SH3-DSP 共通の CPU 命令を、8.3 節では SH-3E のみ使用可能な浮動小数点 命令を、8.4 節では SH3-DSP のみ使用可能な DSP データ転送命令を、8.5 節では SH3-DSP のみ使用可能な DSP 演算命令を説明します。

浮動小数点命令の実行サイクルはレイテンシィとピッチの2つの値により定義されます。

レイテンシィは演算結果の値を生成するのに必要なサイクルを示し、ピッチは次の命令を開始するために要する待ちサイクルを示します。ほとんどの CPU 命令では、レイテンシィとピッチは同一であり、これらの実行サイクルは 1 つのサイクルとして示されています。

(1) 説明

動作の説明を行います。

(2) 注意

命令を使用する上で特に注意が必要なことを説明します。

(3) 動作内容

C で動作内容を表示しています。ここでは以下の資源の使用を仮定しています。

```
unsigned char Read_Byte(unsigned long Addr);
unsigned short Read_Word(unsigned long Addr);
unsigned long Read Long(unsigned long Addr);
```

アドレス Addr のそれぞれのサイズの内容を返します。2n 番地以外からのワード、4n 番地以外からのロングワードの読み込みはアドレスエラーとして検出します。

```
unsigned char Write_Byte(unsigned long Addr, unsigned long Data);
unsigned short Write_Word(unsigned long Addr, unsigned long Data);
unsigned long Write_Long(unsigned long Addr, unsigned long Data);
```

アドレス Addr にデータ Data をそれぞれのサイズで書き込みます。2n 番地以外へのワード、4n 番地以外へのロングワードの書き込みはアドレスエラーとして検出します。

Delay Slot (unsigned long Addr); *

アドレス (Addr_4) のスロット命令に実行を移します。これはたとえば"Delay_Slot(4);"のとき、4番地ではなく0番地の命令に実行が移ることを意味します。また、この関数から以下の命令に実行が移されようとすると、その直前に以下の命令をスロット不当命令として検出します。(遅延スロット命令が以下の命令だと、スロット不当命令となります。)

- (1) 未定義命令
- (2) PCを書き換える命令: BF, BT, BRA, BSR, JMP, JSR, RTS, RTE, TRAPA, BF/S, BT/S, BRAF, BSRF, LDC Rm, SR, LDS.L @Rm+, SR
- (3) ユーザモードで遅延スロットが特権命令:

特権命令: LDC. STC, RTE, LDTLB, SLEEP ただし、LDC/STC で GBR をアクセスする命令を除く

```
unsigned long R[16];
unsigned long SR,GBR,VBR;
unsigned long MACH,MACL,PR;
unsigned long PC;
```

各レジスタの本体

```
struct SR0 {
            unsigned long
                              dummy0:4;
            unsigned long
                              RC0:12;
            unsigned long
                              dummy1:4;
            unsigned long
                              DMY0:1;
            unsigned long
                              DMX0:1;
            unsigned long
                              M0:1;
            unsigned long
                              Q0:1;
            unsigned long
                              I0:4;
            unsigned long
                              RF10:1;
            unsigned long
                              RF00:1;
            unsigned long
                              S0:1;
            unsigned long
                              T0:1;
};
```

SR の構造の定義

```
#define M ((*(struct SR0 *)(&SR)).M0)
#define Q ((*(struct SR0 *)(&SR)).Q0)
#define S ((*(struct SR0 *)(&SR)).S0)
#define T ((*(struct SR0 *)(&SR)).T0)
#define RF1 ((*(struct SR0 *)(&SR)).RF10)
#define RF0 ((*(struct SR0 *)(&SR)).RF00)
SR内ビットの定義
```

Error(char *er);

エラー表示関数

これ以外に、PC は現在実行中の命令の 4 バイト(2 命令) 先を示しているものと仮定しています。 これは、たとえば "PC=4;" は 4 番地ではなく 0 番地の命令に実行が移ることを意味します。

(4) 使用例

アセンブラニーモニックで例を示し、命令の実行前後の状態を表示しています。

イタリック字体(例: .align) はアセンブラ制御命令であることを示します。アセンブラ制御命令の意味は次のようになります。詳しくは、「クロスアセンブラユーザーズマニュアル」を参照してください。

.org ロケーションカウンタ設定

.data.w ワード整数データ確保

.data.l ロングワード整数データ確保

.sdata 文字列データ確保

.align 2 2 バイト境界調整

.align 4 4 バイト境界調整

.arepeat 16 16 回繰り返し展開

.arepeat 32 32 回繰り返し展開

.aendr 回数指定繰り返し展開終了

- 【注】 SH シリーズクロスアセンブラ Ver 1.0 では、条件付きアセンブラ機能をサポートしておりません。
 - *1 下記のディスプレースメント(disp)を伴うアドレッシングモードにおいて本マニュアルのアセンブラ記述は、オペランドサイズに応じたスケーリング(×1、×2、×4)を行う前の値を記載しています。これは、LSIの動作を明確にするためで、実際のアセンブラの記述は、各アセンブラの表記ルールをご参照ください。

@(disp: 4, Rn); ディスプレースメント付きレジスタ間接

@(disp:8, GBR); ディスプレースメント付き GBR 間接

@(disp: 8, PC); ディスプレースメント付き PC 相対

disp: 8, disp: 12; PC 相対

*2 命令コード 16 ビットのうち命令として割り当てられないコード、またはユーザモードでの特権命令(GBRをアクセスする命令は除く)は、一般不当命令として扱われ、不当命令例外処理を発生します。

例 H'FFFF [一般不当命令]

*3 BRA、BT/S などの遅延分岐命令の次命令が一般不当命令または PC を書き換える命令(分岐命令など)であると(これをスロット不当命令といいます)、スロット不当命令例外処理を発生します。

例 1 …

BRA LABEL

.data.W H'FFFF ←スロット不当命令

···· [H'FFFF は本来一般不当命令]

例2 RTE

BT/S LABEL ←スロット不当命令

*4 SH3-DSPでは、3命令以下の繰り返しプログラム(ループ)内または、4命令以上の繰り返しプログラム(ループ)内の最後の3命令に、一般不当命令、PCを書き換える命令(分岐命令など)または、SR、RS、RE レジスタを書き換える命令(SETRC、LDRS、LDRE、LDC)が存在すると、不当命令例外処理を発生します。詳しくは、「5.12 DSP繰り返し(ループ)制御」を参照してください。

8.2 命令の説明 (SH-3、SH-3E、SH3-DSP に共通する CPU 命令の説明)

8.2.1 ADD ADD binary: 算術演算命令

2 進加算

	書式	動作概略	命令コード	実行 ステート	Tビット
ADD	Rm,Rn	Rn+Rm→Rn	0011nnnnmmmm1100	1	
ADD	#imm,Rn	Rn+imm→Rn	0111nnnniiiiiiii	1	

(1) 説明

汎用レジスタ Rn の内容と Rm とを加算し、結果を Rn に格納します。 汎用レジスタ Rn と 8 ビットのイミディエイトデータとの加算も可能です。 8 ビットのイミディエイトデータは 32 ビットに符号拡張しますので減算との兼用が可能です。

(2) 動作内容

```
ADD R0,R1 ;実行前 R0=H'7FFFFFFF,R1=H'00000001
;実行後 R1=H'80000000

ADD #H'01,R2 ;実行前 R2=H'00000000
;実行後 R2=H'00000001

ADD #H'FE,R3 ;実行前 R3=H'00000001
;実行後 R3=H'FFFFFFFF
```

8.2.2 ADDC ADD with Carry: 算術演算命令

キャリ付き2進加算

書式	動作概略	命令コード	実行 ステート	Tビット
ADDC Rm,Rn	Rn+Rm+T→Rn, キャリ→T	0011nnnnmmmm1110	1	キャリ

(1) 説明

汎用レジスタ Rn の内容と Rm と T ビットを加算し、結果を Rn に格納します。演算の結果によってキャリを T ビットに反映します。32 ビットを超える加算を行うとき使用します。

(2) 動作内容

```
ADDC(long m, long n)  /* ADDC Rm,Rn */
{
    unsigned long tmp0,tmp1;

    tmp1=R[n]+R[m];
    tmp0=R[n];
    R[n]=tmp1+T;
    if (tmp0>tmp1) T=1;
    else T=0;
    if (tmp1>R[n]) T=1;
    PC+=2;
}
```

8.2.3 ADDV ADD with V flag overflow check: 算術演算命令

オーバフロー付き2進加算

書式	動作概略	命令コード	実行 ステート	Tビット
ADDV Rm,Rn	Rn+Rm→Rn, オーバフロー→T	0011nnnnmmmm1111	1	オーバ フロー

(1) 説明

汎用レジスタ Rn の内容と Rm とを加算し、結果を Rn に格納します。オーバフローが発生すると、T ビットをセットします。

(2) 動作内容

```
ADDV(long m, long n) /* ADDV Rm,Rn */
   long dest,src,ans;
   if ((long)R[n] >= 0) dest=0;
   else dest=1;
   if ((long)R[m]>=0) src=0;
   else src=1;
   src+=dest;
   R[n] += R[m];
   if ((long)R[n] >= 0) ans=0;
   else ans=1;
   ans+=dest;
   if (src==0 || src==2) {
       if (ans==1) T=1;
       else T=0;
   else T=0;
   PC+=2;
```

```
      ADDV R0,R1
      ;実行前 R0=H'00000001,R1=H'7FFFFFE, T=0

      ;実行後 R1=H'7FFFFFFF,
      T=0

      ADDV R0,R1
      ;実行前 R0=H'000000002,R1=H'7FFFFFFE, T=0

      ;実行後 R1=H'80000000,
      T=1
```

8.2.4 AND AND logical: 論理演算命令

論理積演算

	書式	動作概略	命令コード	実行ステート	Tビット
AND	Rm,Rn	Rn & Rm → Rn	0010nnnnmmmm1001	1	
AND	#imm,R0	R0 & imm → R0	11001001iiiiiiii	1	
AND.	B #imm,@(R0,GBR)	(R0+GBR) & imm \rightarrow (R0+GBR)	11001101iiiiiii	3	

(1) 説明

汎用レジスタ Rn の内容と Rm の論理積をとり、結果を Rn に格納します。 汎用レジスタ R0 とゼロ拡張した 8 ビットのイミディエイトデータとの論理積、もしくはインデックス付き GBR 間接アドレッシングモードで 8 ビットのメモリと 8 ビットのイミディエイトデータとの論理積が可能です。

(2) 注意

AND #imm,RO では演算の結果、RO の上位 24 ビットは常にクリアされます。

(3) 動作内容

```
AND(long m, long n) /* AND Rm,Rn */
   R[n] &= R[m];
   PC+=2;
}
ANDI(long i) /* AND #imm,R0 */
   R[0] &= (0x000000FF & (long)i);
   PC+=2;
}
ANDM(long i) /* AND.B #imm,@(R0,GBR) */
{
   long temp;
   temp=(long)Read_Byte(GBR+R[0]);
   temp&=(0x000000FF & (long)i);
   Write_Byte(GBR+R[0],temp);
   PC+=2;
}
```

(4) 使用例

AND R0,R1 ; 実行前 R0=H'AAAAAAAA,R1=H'55555555

;実行後 R1=H'00000000

AND #H'OF,RO ;実行前 RO=H'FFFFFFFF

;実行後 RO=H'000000F

AND.B #H'80,@(R0,GBR) ;実行前@(R0,GBR)=H'A5

;実行後 @(RO,GBR)=H'80

8.2.5 BF Branch if False: 分岐命令

条件分岐

	書式	動作概略	命令コード	実行 ステート	Tビット
BF		T=0 のとき disp×2+PC→PC, T=1 のとき nop	10001011dddddddd	3/1	

(1) 説明

T ビットを参照する条件付き分岐命令です。T=1 のとき、次の命令を実行します。逆に T=0 のとき、分岐します。

分岐先は PC にディスプレースメントを加えたアドレスです。PC は、本命令の 2 命令後の先頭アドレスです。8 ビットディスプレースメントは符号拡張後 2 倍しますので、分岐先との相対距離は - 256 バイトから+254 バイトの範囲になります。分岐先に届かないときは BRA 命令などとの組み合わせで対応する必要があります。

(2) 注意

分岐するときは3ステート、分岐しないときは1ステートになります。 遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

(3) 動作内容

(4) 使用例

```
CLRT ;常に T=0
BT TRGET_T ;T=0 のため分岐しません。
BF TRGET_F ;T=0 のため TRGET_F へ分岐します。
NOP ;←BF 命令で分岐先アドレス計算に用いる PC の位置
TRGET_F: ;←BF 命令の分岐先
```

8.2.6 BF/S Branch if False with delay Slot:分岐命令

遅延付き条件分岐 遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
	T=0 のとき disp×2+PC→PC, T=1 のとき nop	10001111dddddddd	2/1	

(1) 説明

T ビットを参照する遅延付き条件分岐命令です。T=1 のとき、次の命令を実行します。T=0 のとき、次の命令を実行した後で分岐します。

分岐先は PC にディスプレースメントを加えたアドレスです。PC は、本命令の 2 命令後の先頭アドレスです。8 ビットディスプレースメントは符号拡張後 2 倍しますので、分岐先との相対距離は - 256 バイトから+254 バイトの範囲になります。分岐先に届かないときは BRA 命令などとの組み合わせで対応する必要があります。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。

分岐するときは2ステート、分岐しないときは1ステートになります。

分岐成立の場合でかつ、直後の命令が、一般不当命令、または PC を書き換える命令 (分岐命令など)の場合、それをスロット不当命令として認識します。

分岐不成立の場合、スロット不当命令はありません。

遅延分岐命令直後の遅延スロットに本命令が配置されたときには、スロット不当命令として認識します。

(3) 動作内容

(4) 使用例

TRGET_F

```
CLRT ;常に T=0

BT/S TRGET_T ;T=0 のため分岐しません。

NOP ;

BF/S TRGET_F ;T=0 のため TRGET に分岐します。

ADD RO,R1 ;分岐に先立ち実行します。

NOP ;←BF/S 命令で分岐先アドレス計算に用いる PC の位置
```

;←BF/S 命令の分岐先

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変

更前のレジスタ内容が分岐先アドレスとなります。

8.2.7 BRA BRAnch:分岐命令

無条件分岐 遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
BRA label	disp x 2+PC→PC	1010ddddddddddd	2	

(1) 説明

無条件の遅延分岐命令です。分岐先は PC にディスプレースメントを加えたアドレスです。PC は、本命令の 2 命令後の先頭アドレスです。12 ビットディスプレースメントは符号拡張後 2 倍しますので、分岐先との相対距離は - 4096 バイトから+4094 バイトの範囲になります。分岐先に届かないときは、分岐先アドレスを MOV 命令でレジスタに転送した上で、JMP 命令への変更が必要です。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命例が配置されたときは、スロット不当命令として認識します。

(3) 動作内容

```
BRA(long d)  /* BRA disp */
{
   unsigned long temp;
   long disp;

   if ((d&0x800)==0) disp=(0x000000FFF & d);
   else disp=(0xFFFFF000 | d);
   temp=PC;
   PC=PC+(disp<<1)+4;
   Delay_Slot(temp+2);
}</pre>
```

8. 各命令の説明

(4) 使用例

BRA TRGET ; TRGET へ分岐します。

ADD RO, R1 ; 分岐に先立ち ADD を実行します。

NOP ;←BRA 命令で分岐先アドレス計算に用いる PC の位置

TRGET: ;←BRA 命令の分岐先

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.8 BRAF BRAnch Far:分岐命令

無条件分岐 遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
BRAF Rm	Rm+PC→PC	0000mmmm00100011	2	

(1) 説明

無条件の遅延分岐命令です。分岐先は PC に汎用レジスタ Rn の内容の 32 ビットを加えたアドレスです。 PC は、本命令の 2 命令後の先頭アドレスです。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

(3) 動作内容

```
BRAF(long m) /* BRAF Rm */
{
   unsigned long temp;

   temp=PC;
   PC+=R[m];
   Delay_Slot(temp+2);
}
```

(4) 使用例

```
MOV.L #(TARGET-BSRF_PC),R0;ディスプレースメントを設定します。
BRAF TRGET ;TRGET へ分岐します。
ADD R0,R1 ;分岐に先立ち ADD を実行します。
BRAF_PC: ;←BRAF 命令で分岐先アドレス計算に用いる PC の位置
NOP
TRGET: ;←BRAF 命令の分岐先
```

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.9 BSR Branch to SubRoutine: 分岐命令

サブルーチンプロシージャへの分岐

遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
BSR label	PC→PR, disp × 2+PC→PC	1011ddddddddddd	2	

(1) 説明

指定されたアドレスのサブルーチンプロシージャへ遅延分岐します。PC の内容を PR に退避し、PC にディスプレースメントを加えたアドレスへ分岐します。PC は、本命令の 2 命令後の先頭アドレスです。12 ビットディスプレースメントは符号拡張後 2 倍しますので、分岐先との相対距離は - 4096 バイトから+4094 バイトの範囲になります。分岐先に届かないときは、分岐先アドレスを MOV 命令でレジスタに転送した上で、JSR 命令への変更が必要です。RTS と組み合わせて、サブルーチンプロシージャコールに使用します。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

本命令の直後の命令で使用される PR は、本命令で更新したものです。

また、直後の命令で命令フェッチ以外の再実行型例外が発生した場合、PR は本命令で更新されています。本命令を再実行することで回復してください。

(3) 動作内容

(4) 使用例

```
BSR TRGET
                     ;TRGET へ分岐します。
  MOV R3,R4
                     ;分岐に先立ち MOV 命令を実行します。
                      ;←BSR で分岐先アドレス計算に用いる PC の位置であり
  ADD R0,R1
                      ;プロシージャからの戻り先 (PR の内容) です。
  • • • • •
  . . . . .
                      ;←プロシージャの入り口
TRGET:
  MOV R2,R3
  RTS
                      ;上記 ADD 命令に戻ります。
  MOV #1,R0
                      ;分岐に先立ち MOV 命令を実行します。
```

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.10 BSRF Branch to SubRoutine Far: 分岐命令

サブルーチンプロシージャへの分岐

遅延分岐命令

	書式	動作概略	命令コード	実行 ステート	Tビット
BSRF	Rm	PC→PR, Rm+PC→PC	0000mmmm0000011	2	

(1) 説明

指定されたアドレスのサブルーチンプロシージャへ遅延分岐します。PC の内容を PR に退避します。分岐先は PC に汎用レジスタ Rn の内容の 32 ビットデータを加えたアドレスです。PC は、本命令の 2 命令後の先頭アドレスです。RTS と組み合わせて、サブルーチンプロシージャコールに使用します。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

本命令の直後の命令で使用される PR は、本命令で更新したものです。

また、直後の命令で命令フェッチ以外の再実行型例外が発生した場合、PR は本命令で更新されています。本命令を再実行することで回復してください。

(3) 動作内容

```
BSRF(long m) /* BSRF Rm */
{
    PR=PC;
    PC+=R[m];
    Delay_Slot(PR+2);
}
```

(4) 使用例

```
MOV.L # (TARGET-BSRF_PC),R0 ;ディスプレースメントを設定します
BSRF @R0 ;TARGETへ分岐します。
MOV R3,R4 ;分岐に先立ち MOV 命令を実行します。
BSRF_PC: ;←BSRF 命令で分岐先アドレス計算に用いる PC の位置
ADD R0,R1 ;
.....
TARGET: ;←プロシージャの入り口
```

Rev.5.00 2006.05.26 8-18 RJJ09B0345-0500 MOV R2,R3 ;

RTS ; 上記 ADD 命令に戻ります。

MOV #1,R0 ; 分岐に先立ち MOV を実行します。

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.11 BT Branch if True:分岐命令

条件分岐

	書式	動作概略	命令コード	実行 ステート	Tビット
ВТ	label	T=1 のとき disp×2+PC→PC, T=0 のとき nop	10001001dddddddd	3/1	

(1) 説明

T ビットを参照する条件付き分岐命令です。T=1 のとき、分岐します。逆に T=0 のとき、次の命令を実行します。

分岐先は PC にディスプレースメントを加えたアドレスです。PC は、本命令の 2 命令後の先頭アドレスです。8 ビットディスプレースメントは符号拡張後 2 倍しますので、分岐先との相対距離は - 256 バイトから+254 バイトの範囲になります。分岐先に届かないときは BRA 命令などとの組み合わせで対応する必要があります。

(2) 注意

分岐するときは3ステート、分岐しないときは1ステートになります。 遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

(3) 動作内容

(4) 使用例

```
SETT ; 常に T=1

BF TRGET_F ; T=1 のため分岐しません。

BT TRGET_T ; T=1 のため TRGET_T へ分岐します。

NOP ; ←BT 命令で分岐先アドレス計算に用いる PC の位置

TRGET_T: ; ←BT 命令の分岐先
```

8.2.12 BT/S Branch if True with delay Slot:分岐命令

遅延付き条件分岐 遅延分岐命令

	書式	動作概略	命令コード	実行 ステート	Tビット
BT/S	label	T=1 のとき disp×2+PC→PC, T=0 のとき nop	10001101dddddddd	2/1	

(1) 説明

T ビットを参照する遅延付き条件分岐命令です。T=1 のとき、次の命令を実行した後で分岐します。 T=0 のとき、次の命令を実行します。

分岐先は PC にディスプレースメントを加えたアドレスです。PC は、本命令の 2 命令後の先頭アドレスです。8 ビットディスプレースメントは符号拡張後 2 倍しますので、分岐先との相対距離はー256 バイトから + 254 バイトの範囲になります。分岐先に届かないときは BRA 命令などとの組み合わせで対応する必要があります。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。

分岐するときは2ステート、分岐しないときは1ステートになります。

分岐成立の場合でかつ、直後の命令が、一般不当命令、または PC を書き換える命令 (分岐命令など)の場合、それをスロット不当命令として認識します。

分岐不成立の場合、スロット不当命令はありません。

遅延分岐命令直後の遅延スロットに本命令が配置されたときには、スロット不当命令として認識します。

(3) 動作内容

TRGET_T:

(4) 使用例

```
SETT ;常に T=1

BF/S TRGET_F ;T=1 のため分岐しません。

NOP ;

BT/S TRGET_T ;T=1 のため TRGET_T に分岐します。

ADD RO,R1 ;分岐に先立ち実行します。

NOP ;←BT/S 命令で分岐先アドレス計算に用いる PC の位置
```

;←BT/S 命令の分岐先

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを更新しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.13 CLRMAC CLeaR MAC register:システム制御命令

MAC レジスタのクリア

システム制御命令

書式	動作概略	命令コード	実行 ステート	Tビット
CLRMAC	0→MACH, MACL	0000000000101000	1	

(1) 説明

MACH、MACL レジスタをクリアします。

(2) 動作内容

```
CLRMAC() /* CLRMAC */
{
    MACH=0;
    MACL=0;
    PC+=2;
}
```

```
      CLRMAC
      ;MAC レジスタをクリアして初期化します。

      MAC.W
      @R0+,@R1+
      ;積和演算

      MAC.W
      @R0+,@R1+
      ;
```

8.2.14 CLRS CLeaR Sbit:システム制御命令

Sビットのクリア

書式	動作概略	命令コード	実行 ステート	Tビット
CLRS	0→S	0000000001001000	1	

(1) 説明

S ビットを O にクリアします。

(2) 動作内容

```
CLRS() /* CLRS */
{
    S=0;
    PC+=2;
}
```

```
CLRS ; 実行前 S=1
; 実行後 S=0
```

8.2.15 CLRT CLeaR Tbit:システム制御命令

Tビットのクリア

書式	動作概略	命令コード	実行 ステート	Tビット
CLRT	0→T	000000000001000	1	0

(1) 説明

Tビットをクリアします。

(2) 動作内容

```
CLRT() /* CLRT */
{
    T=0;
    PC+=2;
}
```

```
CLRT ; 実行前 T=1
; 実行後 T=0
```

8.2.16 CMP/cond CoMPare conditionally: 算術演算命令 比較

書記	式	動作概略	命令コード	実行	Tビット
				ステート	
CMP/EQ Rn	m,Rn	Rn=Rm のとき 1→T	0011nnnnmmmm0000	1	比較結果
CMP/GE Rn	m,Rn	有符号で Rn Rm のとき 1→T	0011nnnnmmmm0011	1	比較結果
CMP/GT Rn	m,Rn	有符号で Rn>Rm のとき 1→T	0011nnnnmmmm0111	1	比較結果
CMP/HIRm,Rn	n	無符号で Rn>Rm のとき 1→T	0011nnnnmmmm0110	1	比較結果
CMP/HS Rn	m,Rn	無符号で Rn Rm のとき 1→T	0011nnnnmmmm0010	1	比較結果
CMP/PL Rn	n	Rn>0 のとき 1→T	0100nnnn00010101	1	比較結果
CMP/PZ Rn	n	Rn 0のとき 1→T	0100nnnn00010001	1	比較結果
CMP/STR Rn	m,Rn	Rn と Rm のいずれかのバイトが等	0010nnnnmmm1100	1	比較結果
		しいとき 1→T			
CMP/EQ #ir	mm,R0	R0=imm のとき 1→T	10001000iiiiiiii	1	比較結果

(1) 説明

汎用レジスタ $Rn \ge Rm \ge E$ 比較し、その結果、指定された条件 (cond)が成立していると T ビットをセットします。条件が不成立のときは T ビットをクリアします。Rn の内容は変化しません。下表に示す 8 条件が指定できます。 $PZ \ge PL$ の 2 条件については $Rn \ge 0$ との比較になります。

EQ の条件については符号拡張した 8 ビットのイミディエイトデータと R0 との比較も可能です。 R0 の内容は変化しません。

	ニーモニック	説明
CMP/EQ	Rm,Rn	Rn=Rm のとき T=1
CMP/GE	Rm,Rn	有符号値として Rn Rm のとき T=1
CMP/GT	Rm,Rn	有符号値として Rn>Rm のとき T=1
CMP/HI	Rm,Rn	無符号値として Rn>Rm のとき T=1
CMP/HS	Rm,Rn	無符号値として Rn Rm のとき T=1
CMP/PL	Rn	Rn>0 のとき T=1
CMP/PZ	Rn	Rn 0 のとき T=1
CMP/STR	Rm,Rn	いずれかのバイトが等しいとき T=1

R0=imm のとき T=1

CMP ニーモニック

(2) 動作内容

CMP/EQ

#imm,R0

```
CMPGE(long m, long n) /* CMP_GE Rm,Rn */
  if ((long)R[n] >= (long)R[m]) T=1;
  else T=0;
  PC+=2;
}
if ((long)R[n]>(long)R[m]) T=1;
  else T=0;
  PC+=2;
}
CMPHI(long m, long n) /* CMP_HI Rm,Rn */
{
  if ((unsigned long)R[n] > (unsigned long)R[m]) T=1;
  else T=0;
  PC+=2;
}
CMPHS(long m, long n) /* CMP_HS Rm,Rn */
{
  if ((unsigned long)R[n] >= (unsigned long)R[m]) T=1;
  else T=0;
  PC+=2;
}
CMPPL(long n)
                         /* CMP PL Rn */
  if ((long)R[n]>0) T=1;
  else T=0;
  PC+=2;
}
CMPPZ(long n) /* CMP_PZ Rn */
  if ((long)R[n] >= 0) T=1;
  else T=0;
```

PC+=2;

```
}
  CMPSTR(long m, long n) /* CMP STR Rm,Rn */
      unsigned long temp;
      long HH, HL, LH, LL;
      temp=R[n]^R[m];
      HH = (temp&0xFF000000) >>12;
      HL = (temp&0x00FF0000) >>8;
      LH = (temp&0x0000FF00) >>4;
      LL=temp&0x000000FF;
      HH=HH&&HL&&LH&≪
      if (HH==0) T=1;
      else T=0;
      PC+=2;
  }
  CMPIM(long i) /* CMP_EQ #imm,R0 */
      long imm;
      if ((i\&0x80)==0) imm=(0x000000FF \& (long i));
      else imm=(0xFFFFFF00 | (long i));
      if (R[0] == imm) T=1;
      else T=0;
      PC+=2;
   }
(3) 使用例
  CMP/GE R0,R1
                               ;R0=H'7FFFFFFF,R1=H'80000000
  BT TRGET T
                               ; T=0 なので分岐しません。
                               ;R0=H'7FFFFFFF,R1=H'80000000
  CMP/HS R0,R1
  BT TRGET_T
                               ;T=1 なので分岐します。
                               ;R2="ABCD",R3="XYCZ"
  CMP/STR R2,R3
  BT TRGET_T
                                ;T=1 なので分岐します。
```

8.2.17 DIVOS DIVide (step0) as Signed: 算術演算命令

符号付き除算の初期化

書式	動作概略	命令コード	実行 ステート	Tビット
DIV0S Rm,Rn	Rn \mathcal{O} MSB \rightarrow Q, Rm \mathcal{O} MSB \rightarrow M, M $^$ Q \rightarrow T	0010nnnnmmmm0111	1	計算結果

(1) 説明

符号付き除算の初期設定をします。本命令に続けて 1 桁分の除算をする DIV1 命令などを組み合せて、繰り返し除算を行い商を求めます。詳しくは DIV1 の説明を参照してください。

(2) 動作内容

(3) 使用例

DIV1 の使用例を参照してください。

8.2.18 DIV0U DIVide(step0) as Unsigned: 算術演算命令

符号なし除算の初期化

書式	動作概略	命令コード	実行 ステート	Tビット
DIV0U	0→M/Q/T	000000000011001	1	0

(1) 説明

符号なし除算の初期設定をします。本命令に続けて1桁分の除算をする DIV1 命令などを組み合せて、繰り返し除算を行い商を求めます。詳しくは DIV1 の説明を参照してください。

(2) 動作内容

(3) 使用例

DIV1 の使用例を参照してください。

8.2.19 DIV1 DIVide 1 step: 算術演算命令

除算

	書式	動作概略	命令コード	実行 ステート	Tビット
DIV1	Rm,Rn	1 ステップ除算 (Rn÷Rm)	0011nnnnmmmm0100	1	計算結果

(1) 説明

汎用レジスタ Rn の 32 ビットの内容(被除数)を Rm の内容(除数)で 1 桁分の除算(1 ステップ除算)を実行する命令です。本命令単独でまたは他の命令と組み合せて繰り返し実行し商を求めます。 この繰り返し中は、指定したレジスタと M、Q、T ビットを書き換えないでください。

1ステップ除算とは、被除数を左に1ビットシフトし、それから除数を減算し、結果の正負によって商のビットをQビットに反映するという処理を実行します。

割り算で余りを求めるには、DIVI 命令を用いて商を求めた後、

```
(余り)=(被除数)-(除数)×(商)
```

として求めてください。

ゼロ除算とオーバフローの検出および剰余の演算は用意していません。除算の前にゼロ除算とオーバフロー除算をチェックしてください。

除数と求められた商との積を求めて、被除数から減算して剰余を求めてください。

最初に、DIVOS または DIVOU で初期設定します。DIV1 を除数のビット数分繰り返します。商が 17 ビット以上必要なとき、ROTCL を DIV1 の前に置きます。詳しい除算のシーケンスは下記の使用 例を参考にしてください。

(2) 動作内容

```
case 1:Q=(unsigned char)(tmp1==0);
          break;
       }
       break;
   case 1:tmp0=R[n];
       R[n] += R[m];
       tmp1=(R[n]< tmp0);
       switch(Q) {
       case 0:Q=(unsigned char)(tmp1==0);
             break;
       case 1:Q=tmp1;
             break;
       break;
   }
   break;
case 1:switch(M) {
   case 0:tmp0=R[n];
       R[n] += R[m];
       tmp1=(R[n]< tmp0);
       switch(Q){
       case 0:Q=tmp1;
             break;
       case 1:Q=(unsigned char)(tmp1==0);
             break;
        }
       break;
   case 1:tmp0=R[n];
       R[n] -= R[m];
       tmp1=(R[n]>tmp0);
       switch(Q){
       case 0:Q=(unsigned char)(tmp1==0);
             break;
       case 1:Q=tmp1;
             break;
        }
       break;
   }
   break;
```

```
T=(Q==M);
     PC+=2;
  }
(3) 使用例 1
                             ;R1 (32 ビット)÷R0 (16 ビット)=R1 (16 ビット):
                             ;符号なし
                             ;除数を上位 16 ビット、下位 16 ビットを 0 に設定
  SHLL16
             R0
                             ;ゼロ除算チェック
  TST
             R0,R0
             ZERO DIV
                             ;オーバフローチェック
  CMP/HS
             R0,R1
             OVER_DIV
  BT
                             ;フラグの初期化
  DIVOU
  .arepeat
             16
  DIV1
             R0,R1
                             ;16 回繰り返し
  .aendr
  ROTCL
             R1
  EXTU.W
             R1,R1
                             ;R1=商
(4) 使用例 2
                             ;R1:R2(64 ビット)÷R0(32 ビット)=R2(32 ビット):
                             ;符号なし
                             ;ゼロ除算チェック
  TST
             R0,R0
             ZERO_DIV
  ВT
                             ;オーバフローチェック
  CMP/HS
             R0,R1
  вт
             OVER DIV
                             ;フラグの初期化
  DIVOU
  .arepeat
             32
                             ;32 回繰り返し
  ROTCL
             R2
  DIV1
             R0,R1
                             ;
  .aendr
  ROTCL
             R2
                             ;R2=商
(5) 使用例 3
                             ;R1 (16 ビット) ÷R0 (16 ビット) =R1 (16 ビット):
                             ;符号付き
                             ;除数を上位 16 ビット、下位 16 ビットを 0 に設定
  SHLL16
             R0
                             ;被除数は符号拡張して 32 ビット
  EXTS.W
             R1,R1
```

}

```
XOR
            R2,R2
                            ;R2=0
  MOV
            R1,R3
  ROTCL
            R3
  SUBC
                            ;被除数が負のとき、-1 する。
            R2,R1
                            ;フラグの初期化
  DIVOS
            R0,R1
            16
  .arepeat
  DIV1
            R0,R1
                            ;16 回繰り返し
  .aendr
  EXTS.W
           R1,R1
  ROTCL
            R1
                            ;R1=商(1の補数表現)
                            ; 商の MSB が 1 のとき、+1 して 2 の補数表現に変換
  ADDC
            R2,R1
  EXTS.W
            R1,R1
                            ;R1=商(2の補数表現)
(6) 使用例 4
                            ;R2(32 ビット)÷R0(32 ビット)=R2(32 ビット):
                            ;符号付き
  MOV
            R2,R3
  ROTCL
            R3
  SUBC
                            ;被除数は符号拡張して 64 ビット (R1:R2)
            R1,R1
  XOR
            R3,R3
                            ; R3 = 0
                            ;被除数が負のとき、-1して1の補数表現に変換
  SUBC
            R3,R2
                            ;フラグの初期化
  DIVOS
            R0,R1
            32
  .arepeat
                            ;32 回繰り返し
  ROTCL
            R2
  DIV1
            R0,R1
  .aendr
  ROTCL
            R2
                            ;R2=商(1の補数表現)
                            ; 商の MSB が 1 のとき、+1 して 2 の補数表現に変換
  ADDC
            R3,R2
```

;R2=商(2の補数表現)

8.2.20 DMULS.L Double-length MULtiply as Signed: 算術演算命令 符号付き倍精度乗算

書式	動作概略	命令コード	実行 ステート	Tビット
DMULS.L Rm,Rn	符号付きで Rn×Rm→MACH,MACL	0011nnnnmmmm1101	2(~5)	

(1) 説明

汎用レジスタ Rn の内容と Rm を 32 ビットで乗算し、結果の 64 ビットを MACH レジスタと MACL レジスタに格納します。 演算は符号付き算術演算で行います。

(2) 動作内容

```
DMULS(long m, long n)
                              /* DMULS.L Rm,Rn */
   unsigned long RnL, RnH, RmL, RmH, Res0, Res1, Res2;
   unsigned long temp0, temp1, temp2, temp3;
   long tempm, tempn, fnLmL;
   tempn=(long)R[n];
   tempm=(long)R[m];
   if (tempn<0) tempn=0-tempn;
   if (tempm<0) tempm=0-tempm;
   if ((long)(R[n]^R[m])<0) fnLmL=-1;
   else fnLmL=0;
   temp1=(unsigned long)tempn;
   temp2=(unsigned long)tempm;
   RnL=temp1&0x0000FFFF;
   RnH=(temp1>>16)&0x0000FFFF;
   RmL=temp2&0x0000FFFF;
   RmH=(temp2>>16)&0x0000FFFF;
   temp0=RmL*RnL;
   temp1=RmH*RnL;
   temp2=RmL*RnH;
   temp3=RmH*RnH;
   Res2=0
```

```
Res1=temp1+temp2;
if (Res1<temp1) Res2+=0x00010000;
temp1=(Res1<<16)&0xFFFF0000;
Res0=temp0+temp1;
if (Res0<temp0) Res2++;
Res2=Res2+((Res1>>16)&0x0000FFFF)+temp3;
if (fnLmL<0) {
   Res2=~Res2;
   if (Res0==0)
      Res2++;
   else
      Res0=(~Res0)+1;
}
MACH=Res2;
MACL=Res0;
PC+=2;
```

```
      DMULS
      R0,R1
      ;実行前 R0=H'FFFFFFE,R1=H'00005555

      ;実行後 MACH=H'FFFFFFFF,MACL=H'FFFF5556

      STS
      MACH,R0
      ;演算結果(上位)を得る

      STS
      MACL,R0
      ;演算結果(下位)を得る
```

8.2.21 DMULU.L Double-length MULtiply as Unsigned: 算術演算命令 符号なし倍精度乗算

書式	動作概略	命令コード	実行 ステート	Tビット
DMULU.L Rm, Rn	符号なしで Rn×Rm→MACH, MACL	0011nnnnmmmm0101	2(~5)	

(1) 説明

汎用レジスタ Rn の内容と Rm を 32 ビットで乗算し、結果の 64 ビットを MACH レジスタと MACL レジスタに格納します。 演算は符号なし算術演算で行います。

(2) 動作内容

```
DMULU(long m, long n)
                              /* DMULU.L Rm,Rn */
   unsigned long RnL, RnH, RmL, RmH, Res0, Res1, Res2;
   unsigned long temp0, temp1, temp2, temp3;
   RnL=R[n]&0x0000FFFF;
   RnH=(R[n]>>16)&0x0000FFFF;
   RmL=R[m]&0x0000FFFF;
   RmH = (R[m] >> 16) &0 \times 0000 FFFF;
   temp0=RmL*RnL;
   temp1=RmH*RnL;
   temp2=RmL*RnH;
   temp3=RmH*RnH;
   Res2=0
   Res1=temp1+temp2;
   if (Res1<temp1) Res2+=0x00010000;
   temp1=(Res1<<16)&0xFFFF0000;
   Res0=temp0+temp1;
   if (Res0<temp0) Res2++;
   Res2=Res2+((Res1>>16)&0x0000FFFF)+temp3;
   MACH=Res2;
```

```
MACL=Res0;
 PC+=2;
}
```

(3) 使用例

;実行前 RO=H'FFFFFFE,R1=H'00005555 DMULU R0,R1 ;実行後 MACH=H'00005554, MACL=H'FFFF5556 STS MACH, R0 ;演算結果(上位)を得る ;演算結果(下位)を得る STS MACL, RO

8.2.22 DT Decrement and Test: 算術演算命令

デクリメントとテスト

書式	動作概略	命令コード	実行 ステート	Tビット
DT Rn	Rn-1→Rn,Rn が 0 のとき 1→T Rn が 0 以外のとき 0→T	0100nnnn00010000	1	比較結果

(1) 説明

汎用レジスタ Rn の内容を 1 デクリメントして、結果を 0 (ゼロ) と比較します。結果が 0 のとき T ビットを 1 にセットします。結果が 0 以外のとき、T ビットを 0 にセットします。

(2) 動作内容

```
DT(long n) /* DT Rn */
{
    R[n]--;
    if (R[n]==0) T=1;
    else T=0;
    PC+=2;
}
```

```
MOV #4,R5 ;ループ回数を設定します。
LOOP:
ADD R0,R1 ;
DT R5 ; R5の値をデクリメントし、0になったかどうか判定します。
BF LOOP ;T=0ならLOOPへ分岐します(この例では4回ループします)。
```

8.2.23 EXTS EXTend as Signed: 算術演算命令

符号拡張

書式	動作概略	命令コード	実行 ステート	Tビット
EXTS.B Rm,Rn	Rm をバイトから符号拡張→Rn	0110nnnnmmmm1110	1	
EXTS.W Rm,Rn	Rm をワードから符号拡張→Rn	0110nnnnmmmm1111	1	

(1) 説明

汎用レジスタ Rm の内容を符号拡張して、結果を Rn に格納します。 バイト指定のとき、Rn のビット 8 からビット 31 に Rm のビット 7 の内容をコピーします。 ワード指定のとき、Rn のビット 16 からビット 31 に Rm のビット 15 の内容をコピーします。

(2) 動作内容

```
EXTS.B R0,R1 ;実行前 R0=H'00000080
;実行後 R1=H'FFFFFF80
EXTS.W R0,R1 ;実行前 R0=H'00008000
;実行後 R1=H'FFFF8000
```

8.2.24 EXTU EXTend as Unsigned: 算術演算命令

ゼロ拡張

書式	動作概略	命令コード	実行 ステート	Tビット
,	Rm をバイトからゼロ拡張→Rn Bm をワードからゼロ拡張→Rn	0110nnnnmmmm1100	1	
EXTU.W Rm,Rn	Rm をワードからゼロ拡張→Rn	0110nnnnmmmm1101	1	

(1) 説明

汎用レジスタ Rm の内容をゼロ拡張して、結果を Rn に格納します。

バイト指定のとき、Rn のビット 8 からビット 31 に 0 を書き込みます。 ワード指定のとき、Rn のビット 16 からビット 31 に 0 を書き込みます。

(2) 動作内容

```
EXTU.B R0,R1 ;実行前 R0=H'FFFFFF80;
;実行後 R1=H'00000080
EXTU.W R0,R1 ;実行前 R0=H'FFFF8000
;実行後 R1=H'00008000
```

8.2.25 JMP JuMP: 分岐命令

無条件分岐 遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
JMP @Rm	Rm→PC	0100mmmm00101011	2	

(1) 説明

レジスタ間接で指定したアドレスへ無条件に遅延分岐します。分岐先は汎用レジスタ Rm の内容の 32 ビットデータで表されるアドレスです。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

(3) 動作内容

(4) 使用例

```
JMP_TABLE,R0 ;R0=TRGET のアドレス
                 MOV.L
                 JMP
                           @R0
                                       ;TRGET へ分岐します。
                 VOM
                          R0,R1
                                       ;分岐に先立ち MOV を実行します。
                 .align
                 data.l TRGET
                                       ;ジャンプテーブル
JMP_TABLE:
      . . . . . . . . . . .
TRGET:
                 ADD
                           #1,R1
                                        ;←分岐先
```

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

Rev.5.00 2006.05.26 8-42 RJJ09B0345-0500

8.2.26 JSR Jump to SubRoutine: 分岐命令

サブルーチンプロシージャへの分岐

遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
JSR @Rm	PC→Rm, Rm→PC	0100mmmm00001011	2	

(1) 説明

レジスタ間接で指定したアドレスのサブルーチンプロシージャへ遅延分岐します。PC の内容を PR に退避し、汎用レジスタ Rm の内容の 32 ビットデータで表されるアドレスへ分岐します。

退避される PC は、本命令の 2 命令後の先頭アドレスです。RTS と組み合わせて、サブルーチンプロシージャコールに使用します。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

本命令の直後の命令で使用される PR は、本命令で更新したものです。

また、直後の命令で命令フェッチ以外の再実行型例外が発生した場合、PR は本命令で更新されます。本命令を再実行することで回復してください。

(3) 動作内容

(4) 使用例

```
MOV.L
                     JSR TABLE, RO
                                   ;R0=TRGET のアドレス
            JSR
                     @R0
                                    ;TRGET へ分岐します。
                                    ;分岐に先立ち XOR を実行します。
            XOR
                     R1,R1
                                    ;←プロシージャからの戻り先
                     RO,R1
            ADD
            . . . . . . .
                                    (PR の内容)です。
            .align
                                    ;ジャンプテーブル
JSR_TABLE:
            .data.l TRGET
                                    ;←プロシージャの入り口
TRGET:
            NOP
            MOV
                    R2,R3
            RTS
                                    ;上記 ADD 命令に戻ります。
            #70,R1
                                    ; RTS に先立ち MOV を実行します。
MOV
```

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.27 LDC LoaD to Control register:システム制御命令

コントロールレジスタへのロード

(特権命令)

書式		動作概略	命令コード	実行	Tビット
				ステート	
LDC	Rm,SR	Rm→SR	0100mmmm00001110	5	LSB
LDC	Rm,GBR	Rm→GBR	0100mmmm00011110	1/3*1	
LDC	Rm,VBR	Rm→VBR	0100mmmm00101110	1/3*1	
LDC	Rm,SSR	Rm→SSR	0100mmmm00111110	1/3*1	
LDC	Rm,SPC	Rm→SPC	0100mmmm01001110	1/3*1	
LDC	Rm,MOD	Rm→MOD	0100mmmm01011110	3	
LDC	Rm,RE	Rm→RE	0100mmmm01111110	3	
LDC	Rm,RS	Rm→RS	0100mmmm01101110	3	
LDC	Rm,R0_BANK	Rm→R0_BANK	0100mmmm10001110	1/3*1	
LDC	Rm,R1_BANK	Rm→R1_BANK	0100mmmm10011110	1/3*1	
LDC	Rm,R2_BANK	Rm→R2_BANK	0100mmmm10101110	1/3*1	
LDC	Rm,R3_BANK	Rm→R3_BANK	0100mmmm10111110	1/3*1	
LDC	Rm,R4_BANK	Rm→R4_BANK	0100mmmm11001110	1/3*1	
LDC	Rm,R5_BANK	Rm→R5_BANK	0100mmmm11011110	1/3*1	
LDC	Rm,R6_BANK	Rm→R6_BANK	0100mmmm11101110	1/3*1	
LDC	Rm,R7_BANK	Rm→R7_BANK	0100mmmm11111110	1/3*1	
LDC.L	@Rm+,SR	(Rm)→SR, Rm+4→Rm	0100mmmm00000111	7	LSB
LDC.L	@Rm+,GBR	(Rm)→GBR, Rm+4→Rm	0100mmmm00010111	1/5*2	
LDC.L	@Rm+,VBR	(Rm)→VBR, Rm+4→Rm	0100mmmm00100111	1/5*2	
LDC.L	@Rm+,SSR	(Rm)→SSR,Rm+4→Rm	0100mmmm00110111	1/5*2	
LDC.L	@Rm+,SPC	(Rm)→SPC,Rm+4→Rm	0100mmmm01000111	1/5*2	
LDC.L	@Rm+,MOD	(Rm)→MOD,Rm+4→Rm	0100mmmm01010111	5	
LDC.L	@Rm+,RE	$(Rm)\rightarrow RE,Rm+4\rightarrow Rm$	0100mmmm01110111	5	
LDC.L	@Rm+,RS	(Rm)→RS,Rm+4→Rm	0100mmmm01100111	5	
LDC.L	@Rm+,R0_BANK	(Rm)→R0_BANK,Rm+4→Rm	0100mmmm10000111	1/5*2	
LDC.L	@Rm+,R1_BANK	(Rm)→R1_BANK,Rm+4→Rm	0100mmmm10010111	1/5*2	
LDC.L	@Rm+,R2_BANK	(Rm)→R2_BANK,Rm+4→Rm	0100mmmm10100111	1/5*2	
LDC.L	@Rm+,R3_BANK	(Rm)→R3_BANK, Rm+4→Rm	0100mmmm10110111	1/5*2	
LDC.L	@Rm+,R4_BANK	(Rm)→R4_BANK, Rm+4→Rm	0100mmmm11000111	1/5*2	
LDC.L	@Rm+,R5_BANK	(Rm)→R5_BANK, Rm+4→Rm	0100mmmm11010111	1/5*2	
LDC.L	@Rm+,R6_BANK	(Rm)→R6_BANK, Rm+4→Rm	0100mmmm11100111	1/5*2	
LDC.L	@Rm+,R7_BANK	(Rm)→R7_BANK, Rm+4→Rm	0100mmmm11110111	1/5*2	

[【]注】 *1 SH3-DSP では 3 ステートになります。

^{*2} SH3-DSP では 5 ステートになります。

(1) 説明

ソースオペランドをコントロールレジスタ SR、GBR、VBR、SSR、SPC、MOD、RE、RS またはR0_BANK~R7_BANK に格納します。LDC Rm,GBR と LDC.L @Rm+, GBR を除いた LDC と LDC.L 命令は、特権モードでだけ使うことができます。もしユーザモードで使われた場合は、不当命令例外が発生します。ただし LDC Rm,GBR と LDC.L @Rm+, GBR はユーザモードでも使うことができます。Rm_BANK オペランドは、SR レジスタの RB ビットで指定されます。RB ビットが 1 のとき、Rn オペランドとして R0_BANK1 レジスタ~R7_BANK1 レジスタおよび R8 レジスタ~R15 レジスタが使用され Rm、RANK1 オペランドとして R0_BANK1 レジスタ・R7_BANK1 レジスタホ

オペランドとして R0_BANK1 レジスタ ~ R7_BANK1 レジスタおよび R8 レジスタ ~ R15 レジスタが 使用され、 Rm_BANK オペランドとして $R0_BANK0$ レジスタ ~ $R7_BANK0$ レジスタが使用されます。 RB ビットが 0 のとき、Rn オペランドとして $R0_BANK0$ レジスタ ~ $R7_BANK0$ レジスタおよび R8 レジスタ ~ R15 レジスタが使用され、 Rm_BANK オペランドとして $R0_BANK1$ レジスタ ~ $R7_BANK1$ レジスタが使用されます。

遅延分岐命令直後の遅延スロットに LDC Rm, SR 命令、LDC.L @Rm+, SR 命令が配置されたときは、スロット不当命令として認識します。

(2) 動作内容

```
LDCSR(long m)
                            /* LDC Rm, SR */
   SR=R[m]&0x0FFF0FFF;
   PC+=2;
}
                             /* LDC Rm,GBR */
LDCGBR (long m)
   GBR=R[m];
   PC+=2;
}
LDCVBR (long m)
                             /* LDC Rm, VBR */
   VBR=R[m];
   PC+=2;
}
                            /* LDC Rm,SSR */
LDCSSR(long m)
   SSR=R[m]&0x700003F3;
   PC+2;
}
LDCPSC(long m)
                             /*LDC Rm,SPC */
```

```
SPC=R[m];
  PC+=2;
}
LDCRn BANK(long m)
                          /*LDC Rm,Rn BANK */
                          /*n=0-7 */
  Rn_BANK=R[m];
  PC+=2;
LDCMSR(long m)
                  /* LDC.L @Rm+,SR */
          {
  SR=Read Long(R[m])&0x0FFF0FFF;
  R[m] +=4;
  PC+=2;
}
               /* LDC.L @Rm+,GBR */
LDCMGBR (long m)
  GBR=Read_Long(R[m]);
  R[m] +=4;
  PC+=2;
}
LDCMVBR (long m)
               /* LDC.L @Rm+, VBR */
  VBR=Read_Long(R[m]);
  R[m] +=4;
  PC+=2;
}
LDCMSSR(long m)
                         /*LDC.L @Rm+,SSR */
   SSR=Read Long(R[m])&0x700003F3;
  R[m]+=4;
  PC+=2;
}
LDCMSPC(long m)
                          /*LDC.L @Rm+,SPC */
{
```

```
SPC=Read_Long(R[m]);
   R[m] +=4;
   PC+=2;
}
LDCMRn BANK(Long m) /*LDC.L @Rm+,Rn BANK */
                            /*n=0-7 */
{
   Rn_BANK=Read_Long(R[m]);
   R[m] +=4;
  PC+=2;
}
                           /* LDC Rm, MOD */
LDCMOD(long m)
MOD=R[m];
PC+=2;
LDCRE(long m)
                            /* LDC Rm, RE */
RE=R[m];
PC+=2;
LDCRS (long m)
                         /* LDC Rm,RS */
RS=R[m];
PC+=2;
LDCMMOD(long m)
                           /*LDC.L @Rm+,MOD */
MOD=Read_Long(R[m]);
R[m] +=4;
PC+=2;
LDCMRE(long m)
                           /*LDC.L @Rm+,RE */
RE=Read Long(R[m]);
```

```
LDC R0,SR ;実行前 R0=H'FFFFFFFF,SR=H'000000000 ;実行後 SR=H'700003F3,T=1

LDC.L @R15+,GBR ;実行前 R15=H'10000000, ;@R15+ H'12345678,GBR=H'EDCBA987 ;実行後 R15=H'10000004,GBR=@H'12345678
```

8.2.28 LDRE LoaD effective address to RE register:システム制御命令 繰り返し開始レジスタへのロード

書式	動作概略	命令コード	実行 ステート	Tビット
LDRE @(disp,PC)	disp x 2 + PC→RS	10001100dddddddd	3	

(1) 説明

ソースオペランドの実効アドレス値を繰り返し終了レジスタ RE に格納します。実効アドレスは PC にディスプレースメントを加えたアドレスです。 PC は、本命令の 4 バイト後のアドレスです。 8 ビットディスプレースメントは符号拡張後 2 倍しますので、 - 256 バイトから + 254 バイトの範囲になります。

(2) 注意

REレジスタに指定する実効アドレス値は実際の繰り返し開始アドレスとは異なります。詳しくは、表 5.23 を参照してください。本命令を遅延分岐命令の直後に配置すると、PC は分岐先の"先頭アドレス+2"になります。

(3) 動作内容

(4) 使用例

```
LDRS STA
                           ; set repeat start address to RS.
         LDRE END
                            ; set repeat end address to RE.
         SETRC #32
                            ; repeat 32 times from inst.A to inst.C.
         inst.0
STA:
         inst.A
         inst.B
         . . . . . . . . . .
END:
         inst.C
                            ;
         inst.E
                            ;
```

Rev.5.00 2006.05.26 8-50 RJJ09B0345-0500

8.2.29 LDRS LoaD effective address to RS register:システム制御命令 繰り返し開始レジスタへのロード

書式	書式 動作概略		実行 ステート	Tビット
LDRS @(disp,PC)	disp x 2 + PC→RS	10001100dddddddd	3	

(1) 説明

ソースオペランドの実効アドレス値を繰り返し開始レジスタ RS に格納します。実効アドレスは PC にディスプレースメントを加えたアドレスです。 PC は、本命令の 4 バイト後のアドレスです。 8 ビットディスプレースメントは符号拡張後 2 倍しますので、 - 256 バイトから + 254 バイトの範囲になります。

(2) 注意

繰り返し(ループ)プログラムが 3 命令以下のときは、RS レジスタに指定する実効アドレス値は 実際の繰り返し開始アドレスとは異なります。詳しくは、表 5.23 を参照してください。本命令を遅延分岐命令の直後に配置すると、PC は分岐先の"先頭アドレス+2"になります。

(3) 動作内容

```
LDRS(long d)  /* LDRS @(disp,PC) */
{
    long disp;

    if ((d&0x80)==0) disp=(0x000000FF & (long)d);
    else disp=(0xFFFFFF00 | (long)d);
    RS=PC+(disp<<1);
    PC+=2;
}</pre>
```

(4) 使用例

```
LDRS STA
                           ; set repeat start address to RS.
         LDRE END
                             ; set repeat end address to RE.
         SETRC #32
                             ; repeat 32 times from inst.A to inst.C.
         inst.0
STA:
         inst.A
         inst.B
         . . . . . . . . . .
END:
         inst.C
                             ;
         inst.D
                             ;
```

8.2.30 LDS LoaD to System register:システム制御命令 システムレジスタへのロード

	書式	動作概略	命令コード	実行	Tビット
				ステート	
LDS	Rm,MACH	Rm→MACH	0100mmmm00001010	1	
LDS	Rm,MACL	Rm→MACL	0100mmmm00011010	1	
LDS	Rm,PR	Rm→PR	0100mmmm00101010	1	
LDS	Rm,DSR	Rm→DSR	0100mmmm01101010	1	
LDS	Rm,A0	Rm→A0	0100mmmm01111010	1	
LDS	Rm,X0	Rm→X0	0100mmmm10001010	1	
LDS	Rm,X1	Rm→X1	0100mmmm10011010	1	
LDS	Rm,Y0	Rm→Y0	0100mmmm10101010	1	
LDS	Rm,Y1	Rm→Y1	0100mmmm10111010	1	
LDS.L	@Rm+,MACH	(Rm)→MACH, Rm+4→Rm	0100mmmm00000110	1	
LDS.L	@Rm+,MACL	(Rm)→MACL, Rm+4→Rm	0100mmmm00100110	1	
LDS.L	@Rm+,PR	(Rm)→PR, Rm+4→Rm	0100mmmm00010110	1	
LDS.L	@Rm+,DSR	(Rm)→DSR, Rm+4→Rm	0100mmmm01100110	1	
LDS.L	@Rm+,A0	(Rm)→A0, Rm+4→Rm	0100mmmm01110110	1	
LDS.L	@Rm+,X0	(Rm)→X0, Rm+4→Rm	0100mmmm10000110	1	
LDS.L	@Rm+,X1	(Rm)→X1, Rm+4→Rm	0100mmmm10010110	1	
LDS.L	@Rm+,Y0	(Rm)→Y0, Rm+4→Rm	0100mmmm10100110	1	
LDS.L	@Rm+,Y1	(Rm)→Y1, Rm+4→Rm	0100mmmm10110110	1	

(1) 説明

ソースオペランドをシステムレジスタ MACH、MACL、PR、DSR、A0、X0、X1、Y0、Y1 に格納します。

(2) 動作内容

```
PR=R[m];
  PC+=2;
}
LDSMMACH(long m) /* LDS.L @Rm+, MACH */
  MACH=Read_Long(R[m]);
  R[m] +=4;
  PC+=2;
}
LDSMMACL(long m) /* LDS.L @Rm+,MACL */
  MACL=Read_Long(R[m]);
  R[m] +=4;
  PC+=2;
}
                  /* LDS.L @Rm+,PR */
LDSMPR(long m)
  PR=Read_Long(R[m]);
  R[m] +=4;
  PC+=2;
}
LDSDSR(long m)
                          /* LDS Rm,DSR */
  DSR=R[m]&0x000000F;
  PC+=2;
}
LDSA0(long m)
                          /* LDS Rm, A0 */
  A0=R[m];
  if ((A0\&0x80000000) == 0) A0G=0x00;
  else A0G=0xFF;
  PC+=2;
}
LDSX0(long m)
                          /* LDS Rm, X0 */
{
```

```
X0=R[m];
  PC+=2;
}
                          /* LDS Rm, X1 */
LDSX1(long m)
  X1=R[m];
  PC+=2;
}
                          /* LDS Rm, Y0 */
LDSY0(long m)
  Y0=R[m];
  PC+=2;
}
LDSY1(long m)
                          /* LDS Rm, Y1 */
  Y1=R[m];
  PC+=2;
}
               /* LDS.L @Rm+,DSR */
LDSMDSR(long m)
   DSR=Read_Long(R[m])&0x0000000F;
  R[m] +=4;
  PC+=2;
}
LDSMA0(long m) /* LDS.L @Rm+,A0 */
  A0=Read_Long(R[m]);
  if((A0&0x80000000)==0)A0G=0x00;
  else A0G=0xFF;
  R[m] +=4;
   PC+=2;
}
                          /* LDS.L @Rm+,X0 */
LDSMX0(long m)
```

```
{
     X0=Read_Long(R[m]);
     R[m] +=4;
     PC+=2;
  }
  LDSMX1(long m)
                             /* LDS.L @Rm+,X1 */
     X1=Read_Long(R[m]);
     R[m] +=4;
     PC+=2;
  }
                             /* LDS.L @Rm+,Y0 */
  LDSMY0 (long m)
     Y0=Read_Long(R[m]);
     R[m] +=4;
     PC+=2;
  }
  LDSMY1(long m)
                             /* LDS.L @Rm+,Y1 */
     Y1=Read_Long(R[m]);
     R[m] +=4;
     PC+=2;
  }
(3) 使用例
  LDS
         R0,PR
                          ; 実行前
                                          R0=H'12345678, PR=H'00000000
                           ;実行後
                                           PR=H'12345678
  LDS.L @R15+,MACL
                           ;実行前
                                           R15=H'10000000
```

R15=H'10000004,MACL=@H'10000000

;実行後

8.2.31 LDTLB Load PTEH/PTEL to TLB:システム制御命令

TLBへのロード (特権命令)

書式	動作概略	命令コード	実行 ステート	Tビット
LDTLB	PTEH/PTEL→TLB	000000000111000	1	

(1) 説明

PTEH/PTEL レジスタを TLB (Translation Lookaside Buffer) に格納します。TLB は PTEH レジスタに書き込まれている仮想アドレスでインデクスされます。格納される TLB のウェイは MMU 制御レジスタ(MMUCR)の 2 ビットの RC フィールドで指定されます。

LDTLB 命令は特権命令であり、特権モードでだけ使われます。もしユーザモードで使われた場合は不当命令例外が発生します。

【注】 本命令は PTEH/PTEL レジスタを TLB にロードする命令なので、MMU がディスエーブル状態か (MMUCR.AT=0)、論理空間の P1 または P2 空間で本命令を使用するようにしてください (詳しくは、各製品のハードウェアマニュアルの MMU を参照してください)。本命令を例外ハンドラ中で使用する場合には、そのハンドラを終了させる RTE 命令の 2 命令以上前に使用するようにしてください。

(2) 動作内容

```
LDTLB( ) /*LDTLB */
{
    TLB_tag=PTEH;
    TLB_data=PTEL;
    PC+=2;
{
```

```
      MOV L @R0, R1
      ;ページテーブルエントリ上位を R1 にロード

      MOV L R1,@R2
      ;R1を PTEH にロード、R2 は PTEH のアドレス (H'FFFFFFF0)

      MOV.L @R3, R4
      ;ページテーブルエントリ下位を R4 にロード

      MOV.L R4, @R5
      ;R4を PTEL にロード、R5 は PTEL のアドレス (H'FFFFFFF4)

      LDTLB
      ;PTEH, PTEL レジスタを TLB にロード
```

8.2.32 MAC.L Multiply and ACcumulate Long: 算術演算命令 倍精度積和演算

書式	動作概略	命令コード	実行 ステート	Tビット
MAC.L @Rm+,@Rn+	符号付きで	0000nnnnmmmm1111	2(~5)	
	(Rn) × (Rm)+MAC→MAC			
	Rn+4→Rn, Rm+4→Rm			

(1) 説明

汎用レジスタ Rm と Rn の内容をアドレスとする 32 ビットオペランドを符号付きで乗算し、結果の 64 ビットと MAC レジスタの内容とを加算し、結果を MAC レジスタに格納します。各オペランドを 読み出すごとにそれぞれ、Rm を+4、Rn を+4 します。

(2) 動作内容

```
MACL(long m, long n)
                              /* MAC.L @Rm+,@Rn+ */
   unsigned long RnL, RnH, RmL, RmH, Res0, Res1, Res2;
   unsigned long temp0, temp1, temp2, temp3;
   long tempm,tempn,fnLmL;
   tempn=(long)Read_Long(R[n]);
   R[n] +=4;
   tempm=(long)Read Long(R[m]);
   R[m] +=4;
   if ((long)(tempn^tempm)<0) fnLmL=-1;
   else fnLmL=0;
   if (tempn<0) tempn=0-tempn;
   if (tempm<0) tempm=0-tempm;
   temp1=(unsigned long)tempn;
   temp2=(unsigned long)tempm;
   RnL=temp1&0x0000FFFF;
   RnH=(temp1>>16)&0x0000FFFF;
```

```
RmL=temp2&0x0000FFFF;
   RmH=(temp2>>16)&0x0000FFFF;
   temp0=RmL*RnL;
   temp1=RmH*RnL;
   temp2=RmL*RnH;
   temp3=RmH*RnH;
Res2=0;
Res1=temp1+temp2;
            if (Res1<temp1) Res2+=0x00010000;
temp1=(Res1<<16)&0xFFFF0000;
Res0=temp0+temp1;
if (Res0<temp0) Res2++;
Res2=Res2+((Res1>>16)&0x0000FFFF)+temp3;
if(fnLm<0){
   Res2=~Res2;
   if (Res0==0) Res2++;
   else Res0=(\simRes0)+1;
if(S==1){
   Res0=MACL+Res0;
   if (MACL>Res0) Res2++;
   if (MACH & 0x00008000)
   else Res2+ = MACH | 0xFFFF0000;
        Res2+ = MACH & 0x0007FFF;
   if(((long)Res2<0)&(Res2<0xFFFF8000))
      Res2=0xFFFF8000;
      Res0=0x00000000;
   if(((long)Res2>0)&&(Res2>0x00007FFF)){
      Res2=0x00007FFF;
      Res0=0xFFFFFFF;
   };
```

```
MACH=(Res2 & 0x0000FFFF) | (MACH & 0xFFFF0000);

MACL=Res0;

else {
          Res0=MACL+Res0;
          if (MACL>Res0) Res2++;
          Res2+=MACH;

MACH=Res2;
          MACL=Res0;
    }

PC+=2;
}
```

```
MOVA
                           TBLM, RO
                                            ; テーブルのアドレスを得る
          MOV
                           R0,R1
          MOVA
                           TBLN,R0
                                             ; テーブルのアドレスを得る
          CLRMAC
                                             ; MAC レジスタの初期化
          MAC.L
                           @R0+,@R1+
                           @R0+,@R1+
          MAC.L
                                            ; 結果を RO に得る
          STS
                           MACL, RO
          . . . . . . . . . . . .
          .align
TBLM
          .data.l
                          H'1234ABCD
          .data.l
                           H'5678EF01
TBLN
          .data.l
                          H'0123ABCD
          .data.l
                          H'4567DEF0
```

8.2.33 MAC Multiply and ACcumulate Word:算術演算命令

積和演算

書式	動作概略	命令コード	実行 ステート	Tビット
MAC.W @Rm+,@Rn+ MAC @Rm+.@Rn+	符号付きで (Pp) + (Pm) + MAC + MAC	0100nnnnmmm1111	2(~5)	
MAC @RIII+,@RII+	(Rn) × (Rm)+MAC→MAC Rn+2→Rn, Rm+2→Rm			

(1) 説明

汎用レジスタ Rm と Rn の内容をアドレスとする 16 ビットオペランドを符号付きで乗算し、結果の 32 ビットと MAC レジスタの内容とを加算し、結果を MAC レジスタに格納します。

各オペランドを読み出すごとにそれぞれ、Rm を+2、Rn を+2 します。

S ビットが 0 のとき、 $16 \times 16 + 64 \rightarrow 64$ ビットの積和演算となり、連結した MACH、MACL レジスタに結果の 64 ビットを格納します。

S ビットが 1 のとき、 $16 \times 16 + 32 \rightarrow 32$ ビットの積和演算となり、MAC レジスタとの加算は飽和演算になります。飽和演算では、MACL レジスタのみが有効となり結果の範囲を H'80000000(最小値)から H'7FFFFFFF(最大値)までに制限します。オーバフローが発生すると、MACH レジスタの LSBを 1 にセットします。結果が負の方向にオーバフローしたときは、H'80000000(最小値)を、正の方向にオーバフローしたときは H'7FFFFFFFF(最大値)を、MACL レジスタに格納します。

(2) 注意

S ビットが0のとき、16×16+64→64 ビットの積和演算を行います。

(3) 動作内容

```
else {
      src=1;
      tempn=0xFFFFFFF;
   src+=dest;
   MACL+=tempm;
   if ((long)MACL>=0) ans=0;
   else ans=1;
   ans+=dest;
   if (S==1) {
      if (ans==1) {
          if (src==0) MACL=0x7FFFFFFF;
          if (src==2) MACL=0x80000000;
       }
   }
   else {
      MACH+=tempn;
      if (templ>MACL) MACH+=1;
   }
   PC+=2;
}
```

(4) 使用例

```
; テーブルのアドレスを得る
                         TBLM,R0
             MOVA
             MOV
                         R0,R1
             MOVA
                         TBLN,R0
                                             ; テーブルのアドレスを得る
                                             ; MAC レジスタの初期化
             CLRMAC
             MAC.W
                         @R0+,@R1+
             MAC.W
                         @R0+,@R1+
             STS
                         MACL,R0
                                            ; 結果を RO に得る
             . . . . . . . . . . . . .
             .align
TBLM
             .data.w
                         H'1234
             .data.w
                         H'5678
TBLN
             .data.w
                         H'0123
                                             .data.w H'4567 ;
```

8.2.34 MOV MOVe data:データ転送命令

データ転送

書式	動作概略	命令コード	実行	Tビット
			ステート	
MOV Rm,Rn	Rm→Rn	0110nnnnmmmm0011	1	
MOV.B Rm,@-Rn	Rm→(Rn)	0010nnnnmmmm0000	1	
MOV.WRm,@Rn	Rm→(Rn)	0010nnnnmmmm0001	1	
MOV.L Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0010	1	
MOV.B @Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0000	1	
MOV.W@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0001	1	
MOV.L @Rm,Rn	(Rm)→Rn	0110nnnnmmmm0010	1	
MOV.B Rm,@-Rn	Rn-1→Rn, Rm→(Rn)	0010nnnnmmmm0100	1	
MOV.WRm,@-Rn	Rn-2→Rn, Rm→(Rn)	0010nnnnmmmm0101	1	
MOV.L Rm,@-Rn	Rn-4→Rn, Rm→(Rn)	0010nnnnmmmm0110	1	
MOV.B @Rm+,Rn	(Rm)→符号拡張→Rn,Rm+1→Rm	0110nnnnmmmm0100	1	
MOV.W@Rm+,Rn	(Rm)→符号拡張→Rn,Rm+2→Rm	0110nnnnmmmm0101	1	
MOV.L @Rm+,Rn	(Rm)→Rn, Rm+4→Rm	0110nnnnmmmm0110	1	
MOV.B Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0100	1	
MOV.WRm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0101	1	
MOV.L Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0110	1	
MOV.B @(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1100	1	
MOV.W@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1101	1	
MOV.L @(R0,Rm),Rn	(R0+Rm)→Rn	0000nnnnmmmm1110	1	

(1) 説明

ソースオペランドをデスティネーションへ転送します。オペランドがメモリのときは転送するデータサイズをバイト / ワード / ロングワードの範囲で指定できます。ソースオペランドがメモリのときは、ロードされたデータをロングワードに符号拡張後レジスタに格納します。

(2) 動作内容

Rev.5.00 2006.05.26 8-62 RJJ09B0345-0500

```
{
             Write_Word(R[n],R[m]);
             PC+=2;
}
MOVLS(long m, long n) /* MOV.L Rm,@Rn */
             Write_Long(R[n],R[m]);
             PC+=2;
}
MOVBL(long m, long n) /* MOV.B @Rm,Rn */
{
             R[n] = (long) Read_Byte(R[m]);
             if ((R[n] \& 0x80) == 0) R[n] \& = 0x000000FF;
             else R[n] |=0xFFFFFF00;
             PC+=2;
}
\label{eq:movwl} \texttt{MOVWL}(\texttt{long m, long n}) \qquad \qquad /* \; \texttt{MOV.W @Rm,Rn */}
{
             R[n] = (long) Read_Word(R[m]);
             if ((R[n] \& 0x8000) == 0) R[n] \&= 0x0000FFFF;
             else R[n] |=0xFFFF0000;
             PC+=2;
}
MOVLL(long m, long n)
                               /* MOV.L @Rm,Rn */
             R[n] = Read Long(R[m]);
             PC+=2;
}
MOVBM(long m, long n) /* MOV.B Rm,@-Rn */
{
             Write_Byte(R[n]-1,R[m]);
             R[n] -=1;
             PC+=2;
}
```

```
\label{eq:movwm} \mbox{MOVWM}(\mbox{long m, long n}) \qquad \mbox{/* MOV.W Rm,@-Rn */}
{
              Write_Word(R[n]-2,R[m]);
              R[n] = 2;
              PC+=2;
}
MOVLM(long m, long n) /* MOV.L Rm,@-Rn */
{
              Write_Long(R[n]-4,R[m]);
              R[n] -=4;
              PC+=2;
}
MOVBP(long m, long n) /* MOV.B @Rm+,Rn */
{
              R[n] = (long)Read Byte(R[m]);
              if ((R[n] \& 0x80) == 0) R[n] \& = 0x0000000FF;
              else R[n] | =0xFFFFFF00;
              if (n!=m) R[m] +=1;
              PC+=2;
}
\label{eq:movwp} \texttt{MOVWP(long m, long n)} \qquad /* \ \texttt{MOV.W @Rm+,Rn */}
              R[n] = (long) Read_Word(R[m]);
              if ((R[n] \& 0x8000) == 0) R[n] \& = 0x00000FFFF;
              else R[n] |=0xFFFF0000;
              if (n!=m) R[m] +=2;
              PC+=2;
}
\texttt{MOVLP(long m, long n)} \hspace{1cm} /* \hspace{1cm} \texttt{MOV.L @Rm+,Rn */}
{
              R[n] = Read_Long(R[m]);
              if (n!=m) R[m] +=4;
              PC+=2;
}
```

```
\label{eq:movbs0} \mbox{MOVBS0} (\mbox{long m, long n}) \qquad \mbox{$/$^*$ MOV.B Rm,@(R0,Rn) */$}
{
                Write_Byte(R[n]+R[0],R[m]);
                 PC+=2;
}
\label{eq:movws0} \texttt{MOVWS0}\,(\texttt{long m, long n}) \qquad \qquad /* \; \texttt{MOV.W Rm,@(R0,Rn)} \; \; */
{
                 Write_Word(R[n]+R[0],R[m]);
                 PC+=2;
}
\label{eq:movls0} \texttt{MOVLS0(long m, long n)} \qquad /* \ \texttt{MOV.L Rm,@(R0,Rn)} \ */
                 Write\_Long(R[n]+R[0],R[m]);
                 PC+=2;
}
\label{eq:movblo} \mbox{MOVBLO(long m, long n)} \qquad \mbox{/* MOV.B @(RO,Rm),Rn */}
                R[n] = (long) Read_Byte(R[m] + R[0]);
                if ((R[n] \& 0x80) == 0) R[n] \& = 0x000000FF;
                else R[n] |=0xFFFFFF00;
                 PC+=2;
}
\label{eq:movwl0} \texttt{MOVWL0}\,(\texttt{long m, long n}) \qquad \qquad /*\ \texttt{MOV.W} \ @\,(\texttt{R0,Rm})\,, \texttt{Rn} \ */
{
                R[n] = (long) Read Word(R[m] + R[0]);
                if ((R[n] \& 0x8000) == 0) R[n] \& = 0x00000FFFF;
                 else R[n] |=0xFFFF0000;
                 PC+=2;
}
MOVLL0(long m, long n) /* MOV.L @(R0,Rm),Rn */
                 R[n] = Read\_Long(R[m] + R[0]);
                PC+=2;
}
```

MOV	R0,R1	;実行前 R0=H'FFFFFFFF, R1=H'00000000
MOV.W	R0,@R1	;実行後 R1=H'FFFFFFFF ;実行前 R0=H'FFFF7F80
MOV.W	KU, WKI	;実行後@R1=H'7F80
MOV.B	@R0,R1	;実行前@RO=H'80,R1=H'0000000
	,	;実行後R1=H'FFFFF80
MOV.W	R0,@-R1	;実行前RO=H'AAAAAAAA,R1=H'FFFF7F80
	•	;実行後 R1=H'FFFF7F7E,@R1=H'AAAA
MOV.L	@R0+,R1	;実行前 R0=H'12345670
	•	;実行後 R0=H'12345674,R1=@H'12345670
MOV.B	R1,@(R0,R2)	;実行前 R2=H'00000004,R0=H'10000000
		;実行後 R1=@H'1000004
MOV.W	@(R0,R2),R1	;実行前 R2=H'00000004,R0=H'10000000
• • • •	- (, , ,)	;実行後 R1=@H'1000004

8.2.35 MOV MOVe immediate data:データ転送命令

イミディエイトデータの転送

書式	動作概略	命令コード	実行 ステート	Tビット
MOV #imm,Rn	imm→符号拡張→Rn	1110nnnniiiiiiii	1	
MOV.W@(disp,PC),Rn	(disp×2+PC)→符号拡張→Rn	1001nnnndddddddd	1	
MOV.L@(disp,PC),Rn	(disp x 4+PC)→Rn	1101nnnndddddddd	1	

(1) 説明

ロングワードに符号拡張したイミディエイトデータを汎用レジスタ Rn に格納します。

データがワードまたはロングワードのときは、PCにディスプレースメントを加えたアドレスに格納されたテーブル内のデータを参照します。

データがワードのとき、8 ビットディスプレースメントはゼロ拡張後 2 倍しますので、テーブルとの相対距離は PC+510 バイトまでの範囲になります。PC は本命令の 2 命令後の先頭アドレスです。データがロングワードのとき、8 ビットディスプレースメントはゼロ拡張後 4 倍しますので、オペランドとの相対距離は PC+1020 バイトまでの範囲になります。PC は本命令の 2 命令後の先頭アドレスですが、下位 2 ビットを B'00 に補正した値をアドレス計算に使用します。

(2) 注意

テーブルはモジュール後端あるいは無条件分岐命令の1命令後への配置が最適です。510バイト/1020 バイト以内に無条件分岐命令がないなどの理由で最適配置が不可能なときは、BRA 命令でテーブルを飛び越す対策が必要です。本命令を遅延分岐命令の直後に配置すると、PC は分岐先の"先頭アドレス+2"になります。

(3) 動作内容

```
/* MOV #imm,Rn */
MOVI(long i, long n)
   {
                if ((i\&0x80) == 0) R[n] = (0x0000000FF \& (long)i);
                else R[n] = (0xFFFFFF00 | (long)i);
                PC+=2;
   }
   MOVWI(long d, long n) /* MOV.W @(disp,PC),Rn */
   {
                long disp;
                disp=(0x000000FF & (long)d);
                R[n] = (long)Read Word(PC+(disp<<1));</pre>
                if ((R[n] \& 0x8000) == 0) R[n] \& = 0x00000FFFF;
                else R[n] = 0xFFFF0000;
                PC+=2;
   }
```

```
MOVLI(long d, long n)/* MOV.L @(disp,PC),Rn */
{
            long disp;

            disp=(0x000000FF & (long)d);
            R[n]=Read_Long((PC&0xFFFFFFFC)+(disp<<2));
            PC+=2;
}</pre>
```

(4) 使用例

アドレス

```
#H'80,R1
1000
           MOV
                                       ;R1=H'FFFFFF80
1002
           MOV.W
                       IMM, R2
                                       ;R2=H'FFFF9ABC IMM は@(H'08,PC)の意味
                       #-1,R0
1004
           ADD
                                       ; MOV. W 命令でアドレス計算に用いる PC の位置
1006
           TST
                       R0,R0
1008
           MOVT
                       R13
                                       ;遅延分岐命令
100A
           BRA
                       NEXT
100C
           MOV.L
                       @(4,PC),R3
                                       ;R3=H'12345678
100E IMM
           .data.w
                       H'9ABC
1010
           .data.w
                       H'1234
1012 NEXT
           JMP
                       @R3
                                       ;BRA の分岐先
                                       ;←MOV.L 命令でアドレス計算に用いる PC の位置
1014
           CMP/EQ
                       #0,R0
           .align
1018.
           .data.l
                       H'12345678
```

8.2.36 MOV MOVe peripheral data:データ転送命令

周辺モジュールデータの転送

	書式	動作概略	命令コード	実行 ステート	Tビット
MOV.B	@(disp,GBR),R0	(disp+GBR)→符号拡張→R0	11000100dddddddd	1	
MOV.W	@(disp,GBR),R0	(disp×2+GBR)→符号拡張→R0	11000101dddddddd	1	
MOV.L	@(disp,GBR),R0	(disp × 4+GBR)→R0	11000110dddddddd	1	
MOV.B	R0,@(disp,GBR)	R0→(disp+GBR)	11000000dddddddd	1	
MOV.W	R0,@(disp,GBR)	R0→(disp × 2+GBR)	11000001dddddddd	1	
MOV.L	R0,@(disp,GBR)	R0→(disp × 4+GBR)	11000010dddddddd	1	

(1) 説明


ソースオペランドをデスティネーションへ転送します。内蔵周辺モジュール領域内のデータアクセスに最適です。データサイズをバイト、ワード、またはロングワードの範囲で指定できますが、レジスタが R0 固定になります。

GBR には、内蔵周辺モジュールのベースアドレスを設定します。

内蔵周辺モジュールのデータがバイトサイズのとき8ビットディスプレースメントはゼロ拡張するだけですので、+255 バイトまでの範囲が指定できます。ワードサイズのとき8ビットディスプレースメントはゼロ拡張後2倍しますので、+510バイトまでの範囲が指定できます。ロングワードサイズのとき8ビットディスプレースメントはゼロ拡張後4倍しますので、+1020バイトまでの範囲が指定できます。メモリオペランドに届かないときはGBRを汎用レジスタに転送した後、前述の@(R0,Rn)モードを使う必要があります。ソースオペランドがメモリのときは、ロードされたデータをロングワードに符号拡張後レジスタへ格納します。

(2) 注意

ロードするときデスティネーションレジスタが RO 固定です。したがって、直後の命令で RO を参照しようとしてもロード命令の実行完了まで待たされます。これは、命令の順序を替えることによって最適化が可能です。



(3) 動作内容

```
MOVBLG(long d /* MOV.B @(disp,GBR),R0 */
{
          long disp;

          disp=(0x000000FF & (long)d);
          R[0]=(long)Read_Byte(GBR+disp);
          if ((R[0]&0x80)==0) R[0]&=0x000000FF;
```

```
else R[0] |=0xFFFFFF00;
            PC+=2;
}
MOVWLG(long d) /* MOV.W @(disp,GBR),R0 */
{
            long disp;
            disp=(0x000000FF & (long)d);
            R[0] = (long) Read_Word(GBR+(disp<<1));
            if ((R[0]\&0x8000)==0) R[0]\&=0x0000FFFF;
            else R[0] | = 0xFFFF0000;
            PC+=2;
}
MOVLLG(long d) /* MOV.L @(disp,GBR),R0 */
{
            long disp;
            disp=(0x000000FF & (long)d);
            R[0] = Read_Long(GBR+(disp<<2));</pre>
            PC+=2;
}
MOVBSG(long d) /* MOV.B R0,@(disp,GBR) */
{
            long disp;
            disp=(0x000000FF & (long)d);
            Write_Byte(GBR+disp,R[0]);
            PC+=2;
}
MOVWSG(long d) /* MOV.W R0,@(disp,GBR) */
{
            long disp;
            disp=(0x000000FF & (long)d);
            Write_Word(GBR+(disp<<1),R[0]);</pre>
            PC+=2;
}
MOVLSG(long d) /* MOV.L R0,@(disp,GBR) */
{
            long disp;
            disp=(0x000000FF & (long)d);
            Write Long(GBR+(disp<<2),R[0]);
            PC+=2;
}
```

(4) 使用例

MOV.L @(2,GBR),R0 ;実行前@(GBR+8)=H'12345670

;実行後 RO=@H'12345670

MOV.B RO,@(1,GBR) ;実行前 RO=H'FFFF7F80

;実行後 @(GBR+1)=H'FFFF7F80

8.2.37 MOV MOVe structure data:データ転送命令

構造体データの転送

書式	動作概略	命令コード	実行 ステート	Tビット
MOV.B R0,@(disp,Rn)	R0→(disp+Rn)	10000000nnnndddd	1	
MOV.W R0,@(disp,Rn)	R0→(disp x 2+Rn)	10000001nnnndddd	1	
MOV.L Rm,@(disp,Rn)	Rm→(disp × 4+Rn)	0001nnnnmmmmdddd	1	
MOV.B @(disp,Rm),R0	(disp+Rm)→符号拡張→R0	10000100mmmmdddd	1	
MOV.W @(disp,Rm),R0	(disp×2+Rm)→符号拡張→R0	10000101mmmmdddd	1	
MOV.L @(disp,Rm),Rn	(disp × 4+Rm)→Rn	0101nnnnmmmmdddd	1	

(1) 説明

ソースオペランドをデスティネーションへ転送します。構造体、スタック内のデータアクセスに最適です。データサイズをバイト、ワード、またはロングワードの範囲で指定できますが、バイトまたはワードのときはレジスタが R0 固定になります。

データがバイトサイズのとき 4 ビットディスプレースメントはゼロ拡張するだけですので、+15 バイトまでの範囲が指定できます。ワードサイズのとき 4 ビットディスプレースメントはゼロ拡張後 2 倍しますので、+30 バイトまでの範囲が指定できます。ロングワードサイズのとき 4 ビットディスプレースメントはゼロ拡張後 4 倍しますので、+60 バイトまでの範囲が指定できます。メモリオペランドに届かないときは前述の@(R0,Rn)モードを使う必要があります。ソースオペランドがメモリのときは、ロードされたデータをロングワードに符号拡張後レジスタへ格納します。

(2) 注意

バイト/ワードデータをロードするときデスティネーションレジスタが R0 固定です。したがって、直後の命令で R0 を参照しようとしてもロード命令の実行完了まで待たされます。これは、命令の順序を替えることによって最適化が可能です。

```
MOV.B @ (2,R1), R0 MOV.B @ (12,GBR), R0
AND #80, R0 ADD #20, R1
ADD #20, R1 AND #80, R0
```

(3) 動作内容

```
MOVWS4(long d, long n) /* MOV.W R0,@(disp,Rn) */
{
              long disp;
              disp=(0x0000000F & (long)d);
              Write_Word(R[n]+(disp<<1),R[0]);</pre>
              PC+=2;
}
MOVLS4 (long m, long d, long n)
                                                        /* MOV.L Rm,@(disp,Rn) */
{
              long disp;
              disp=(0x0000000F & (long)d);
              Write\_Long(R[n]+(disp<<2),R[m]);
              PC+=2;
}
\label{eq:movbl4} \texttt{MOVBL4}\,(\texttt{long m,long d}) \quad / \star \; \texttt{MOV.B @}(\texttt{disp,Rm}) \;\; \texttt{R0 *} /
{
              long disp;
              disp=(0x0000000F & (long)d);
              R[0] = Read_Byte(R[m] + disp);
              if ((R[0]\&0x80)==0) R[0]&=0x000000FF;
              else R[0] | = 0xFFFFFF00;
              PC+=2;
}
MOVWL4(long m,long d) /* MOV.W @(disp,Rm) R0 */
              long disp;
              disp=(0x0000000F & (long)d);
              R[0] = Read_Word(R[m] + (disp<<1));</pre>
              if ((R[0]\&0x8000)==0) R[0]\&=0x0000FFFF;
              else R[0] | = 0xFFFF0000;
              PC+=2;
```

(4) 使用例

```
MOV.L @(2,R0),R1 ;実行前@(R0+8)=H'12345670
;実行後R1=@H'12345670
MOV.L R0,@(H'3C,R1) ;実行前R0=H'FFFF7F80
;実行後@(R1+60)=H'FFFF7F80
```

8.2.38 MOVA MOVe effective Address:データ転送命令

実効アドレスの転送

書式	動作概略	命令コード	実行 ステート	Tビット
MOVA @(disp,PC),R0	disp x 4+PC→R0	11000111dddddddd	1	

(1) 説明

汎用レジスタ R0 にソースオペランドの実効アドレスを格納します。8 ビットディスプレースメントはゼロ拡張後 4 倍しますので、オペランドとの相対距離は PC+1020 バイトまでの範囲になります。 PC は本命令の 2 命令後の先頭アドレスですが、下位 2 ビットを B'00 に補正した値をアドレス計算に使用します。

(2) 注意

本命令が遅延分岐命令の直後に配置されているとき、PC は分岐先の"先頭アドレス+2"になります。

(3) 動作内容

(4) 使用例

8.2.39 MOVT MOVe T bit: データ転送命令

Tビットの転送

書式	動作概略	命令コード	実行 ステート	Tビット
MOVT Rn	T→Rn	0000nnnn00101001	1	

(1) 説明

T ビットを汎用レジスタ Rn に格納します。T=1 のとき Rn=1、T=0 のとき Rn=0 になります。

(2) 動作内容

```
MOVT(long n) /* MOVT Rn */
{
R[n]=(0x00000001 & SR);
PC+=2;
}
```

XOR	R2,R2	;R2=0
CMP/PZ	R2	; T=1
TVOM	R0	;R0=1
CLRT		; $T=0$
MOVT	R1	;R1=0

8.2.40 MUL.L MULtiply Long: 算術演算命令

倍精度乗算

書式	動作概略	命令コード	実行 ステート	Tビット
MUL.L Rm,Rn	Rn × Rm→MACL	0000nnnnmmmm0111	2(~5)	

(1) 説明

汎用レジスタ Rn の内容と Rm を 32 ビットで乗算し、結果の下位側 32 ビットを MACL レジスタに格納します。 MACH の内容は変化しません。

(2) 動作内容

```
MULL(long m, long n) /* MUL.L Rm,Rn */
{
    MACL=R[n]*R[m];
    PC+=2;
}
```

```
      MULL
      R0,R1
      ;実行前
      R0=H'FFFFFFE,R1=H'00005555

      ;実行後
      MACL=H'FFFF5556

      STS
      MACL,R0
      ;演算結果を得る
```

8.2.41 MULS.W MULtiply as Signed Word: 算術演算命令

符号付き乗算

書式	動作概略	命令コード	実行 ステート	Tビット
MULS.W Rm,Rn MULS Rm,Rn	符号付きで Rn×Rm→MACL	0010nnnnmmmm1111	1(~3)	

(1) 説明

汎用レジスタ Rn の内容と Rm を 16 ビットで乗算し、結果の 32 ビットを MACL レジスタに格納します。演算は符号付き算術演算で行います。MACH の内容は変化しません。

(2) 動作内容

```
MULS(long m, long n) /* MULS Rm,Rn */
{
    MACL=((long)(short)R[n]* (long)(short)R[m];
    PC+=2;
}
```

```
      MULS R0,R1
      ;実行前 R0=H'FFFFFFE,R1=H'00005555

      ;実行後 MACL=H'FFFF5556

      STS MACL,R0
      ;演算結果を得る
```

8.2.42 MULU.W MULtiply as Unsigned Word:算術演算命令

符号なし乗算

書式	動作概略	命令コード	実行 ステート	Tビット
MULU.W Rm,Rn MULU Rm,Rn	符号なしで Rn×Rm→MACL	0010nnnnmmmm1110	1(~3)	

(1) 説明

汎用レジスタ Rn の内容と Rm を 16 ビットで乗算し、結果の 32 ビットを MACL レジスタに格納します。演算は符号なし算術演算で行います。 MACH の内容は変化しません。

(2) 動作内容

```
MULU(long m, long n) /* MULU Rm,Rn */
{
   MACL=((unsigned long)(unsigned short)R[n]*
   (unsigned long)(unsigned short)R[m];
   PC+=2;
}
```

(3) 使用例

MULU RO,R1 ;実行前 RO=H'00000002,R1=H'FFFFAAAA

;実行後 MACL=H'00015554

STS MACL, RO ; 演算結果を得る

8.2.43 NEG NEGate: 算術演算命令

符号反転

書式	動作概略	命令コード	実行 ステート	Tビット
NEG Rm,Rn	0-Rm→Rn	0110nnnnmmmm1011	1	

(1) 説明

汎用レジスタ Rm の内容の 2 の補数をとり、結果を Rn に格納します。すなわち 0 から Rm を減算し、結果を Rn に格納します。

(2) 動作内容

```
NEG(long m, long n) /* NEG Rm,Rn */
{
    R[n] = 0 - R[m];
    PC+=2;
}
```

(3) 使用例

NEG RO,R1

;実行前

R0=H'00000001

; 実行後

R1=H'FFFFFFF

8.2.44 NEGC NEGate with Carry: 算術演算命令

ボロー付き符号反転

書式	動作概略	命令コード	実行 ステート	Tビット
NEGC Rm,Rn	0-Rm-T→Rn, ボロー→T	0110nnnnmmmm1010	1	ボロー

(1) 説明

0 から汎用レジスタ Rm の内容と T ビットを減算し、結果を Rn に格納します。演算の結果によってボローを T ビットに反映します。32 ビットを超える値の符号反転を行うとき使用します。

(2) 動作内容

```
NEGC(long m, long n) /* NEGC Rm,Rn */
{
  unsigned long temp;

  temp=0-R[m];
  R[n]=temp-T;
  if (0<temp) T=1;
  else T=0;
  if (temp<R[n]) T=1;
  PC+=2;
}</pre>
```

```
      CLRT
      ;R0:R1(64 ビット)の符号反転

      NEGC R1,R1
      ;実行前 R1=H'00000001,T=0

      ;実行後 R1=H'FFFFFFFF,T=1

      NEGC R0,R0
      ;実行前 R0=H'00000000,T=1

      ;実行後 R0=H'FFFFFFFF,T=1
```

8.2.45 NOP No Operation:システム制御命令

無操作

書式	動作概略	命令コード	実行 ステート	Tビット
NOP	無操作	000000000001001	1	

(1) 説明

PC のインクリメントのみを行い、次の命令に実行を移します。

(2) 動作内容

```
NOP( ) /* NOP */ {
    PC+=2;
}
```

(3) 使用例

NOP ;1 サイクルの時間が過ぎます。

8.2.46 NOT NOT-logical complement: 論理演算命令

ビット反転

	書式	動作概略	命令コード	実行 ステート	Tビット
NOT	Rm,Rn	\sim Rm → Rn	0110nnnnmmmm0111	1	

(1) 説明

汎用レジスタ Rm の内容の 1 の補数をとり、結果を Rn に格納します。すなわち Rm のビットを反転して Rn に格納します。

(2) 動作内容

```
NOT(long m, long n) /* NOT Rm,Rn */
{
    R[n] =~R[m];
    PC+=2;
}
```

```
NOT R0,R1 ;実行前 R0=H'AAAAAAAA
;実行後 R1=H'55555555
```

8.2.47 OR OR logical: 論理演算命令

論理和演算

	書式	動作概略	命令コード	実行 ステート	Tビット
OR	Rm,Rn	$Rn \mid Rm \rightarrow Rn$	0010nnnnmmmm1011	1	
OR	#imm,R0	$R0 \mid imm \rightarrow R0$	11001011iiiiiii	1	
OR.E	8 #imm,@(R0,GBR)	$(R0+GBR) \mid imm \rightarrow (R0+GBR)$	1100111111111111	3	

(1) 説明

汎用レジスタ Rn の内容と Rm の論理和をとり、結果を Rn に格納します。汎用レジスタ R0 とゼロ拡張した 8 ビットのイミディエイトデータとの論理和、もしくはインデックス付き GBR 間接アドレッシングモードで 8 ビットのメモリと 8 ビットのイミディエイトデータとの論理和が可能です。

(2) 動作内容

```
OR(long m, long n) /* OR Rm,Rn */
{
    R[n] |=R[m];
    PC+=2;
}

ORI(long i) /* OR #imm,R0 */
{
    R[0] |= (0x0000000FF & (long)i);
    PC+=2;
}

ORM(long i) /* OR.B #imm,@(R0,GBR) */
{
    long temp;

    temp=(long)Read_Byte(GBR+R[0]);
    temp|=(0x000000FF & (long)i);
    Write_Byte(GBR+R[0],temp);
    PC+=2;
}
```

(3) 使用例

OR R0,R1 ;実行前R0=H'AAAA5555,R1=H'55550000 ;実行後R1=H'FFFF5555
OR #H'F0,R0 ;実行前R0=H'00000008 ;実行後R0=H'000000F8
OR.B #H'50,@(R0,GBR) ;実行前@(R0,GBR)=H'A5 ;実行後@(R0,GBR)=H'F5

8.2.48 PREF PREFetch data to the cache:システム制御命令

データキャッシュへのプリフェッチ

書式	動作概略	命令コード	実行 ステート	Tビット
PREF @Rm	(Rm & 0xfffffff0)→Cache (Rm & 0xfffffff0+4)→Cache	0000mmmm1000011	1-3	
	(Rm & 0xfffffff0+8)→Cache (Rm & 0xfffffff0+C)→Cache			

(1) 説明

ソフトウェア用のプリフェッチ命令でデータをキャッシュに書き込みます。

Rn レジスタでアドレスを指定したデータを含むキャッシュ 1 ライン分の 16 バイトデータがキャッシュに書き込まれます。

この命令でアドレスに関するエラーは発生しません。エラーの場合には、この命令は NOP (無操作)命令として取り扱われます。

ディステネーションは内蔵キャッシュです。そのためこの命令は実際には NOP 命令と同様に、レジスタの値や処理状態を変更させることはありません。

(2) 動作内容

```
PREF(long m) /* PREF */
{
    PC+=2;
}
```

```
MOV.L SOFT_PF,R1 ;SOFT_PFのアドレス→R1
PREF @R1 ;SOFT_PFのデータを内蔵キャッシュへロード

.align 4
SOFT_PF: .data.l H'12345678
.data.l H'9ABCDEF0
.data.l H'AAAA5555
.data.l H'5555AAAA
```


8.2.49 ROTCL ROTate with Carry Left:シフト命令

Tビット付き 1ビット左回転

書式	動作概略	命令コード	実行 ステート	Tビット
ROTCL Rn	T←Rn←T	0100nnnn00100100	1	MSB

(1) 説明

汎用レジスタ Rn の内容を左方向に T ビットを含めて I ビットローテート (回転) し、結果を Rn に格納します。ローテートしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容

```
ROTCL(long n) /* ROTCL Rn */
{
  long temp;

  if ((R[n]&0x80000000)==0) temp=0;
  else temp=1;
  R[n]<<=1;
  if (T==1) R[n] |=0x00000001;
  else R[n]&=0xFFFFFFE;
  if (temp==1) T=1;
  else T=0;
  PC+=2;
}</pre>
```

(3) 使用例

ROTCL RO ;実行前 RO=H'80000000,T=0 ;実行後 RO=H'00000000,T=1

8.2.50 ROTCR ROTate with Carry Right:シフト命令

T ビット付き 1 ビット右回転

書式	動作概略	命令コード	実行 ステート	Tビット
ROTCR Rn	T→Rn→T	0100nnnn00100101	1	LSB

(1) 説明

汎用レジスタ Rn の内容を右方向に T ビットを含めて 1 ビットローテート (回転) し、結果を Rn に格納します。ローテートしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容

```
ROTCR(long n) /* ROTCR Rn */
{
  long temp;

  if ((R[n] &0x00000001) ==0) temp=0;
  else temp=1;
  R[n] >>=1;
  if (T==1) R[n] |=0x80000000;
  else R[n] &=0x7FFFFFFF;
  if (temp==1) T=1;
  else T=0;
  PC+=2;
}
```

(3) 使用例

ROTCR RO ;実行前 RO=H'00000001,T=1 ;実行後 RO=H'80000000,T=1

8.2.51 ROTL ROTate Left:シフト命令

1 ビット左回転

書式	動作概略	命令コード	実行 ステート	Tビット
ROTL Rn	T←Rn←MSB	0100nnnn00000100	1	MSB

(1) 説明

汎用レジスタ Rn の内容を左方向に 1 ビットローテート(回転)し、結果を Rn に格納します。ローテートしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容

```
ROTL(long n) /* ROTL Rn */
{
     if ((R[n]&0x80000000)==0) T=0;
     else T=1;
     R[n]<<=1;
     if (T==1) R[n] |=0x00000001;
     else R[n]&=0xFFFFFFE;
     PC+=2;
}</pre>
```

(3) 使用例

ROTL RO ;実行前 RO=H'80000000,T=0 ;実行後 RO=H'00000001,T=1

8.2.52 ROTR ROTate Right: シフト命令

1ビット右回転

	書式	動作概略	命令コード	実行 ステート	Tビット
ROTR	Rn	LSB→Rn→T	0100nnnn00000101	1	LSB

(1) 説明

汎用レジスタ Rn の内容を右方向に 1 ビットローテート(回転)し、結果を Rn に格納します。ローテートしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容

```
ROTR(long n) /* ROTR Rn */
{
     if ((R[n]&0x00000001)==0) T=0;
     else T=1;
     R[n]>>=1;
     if (T==1) R[n] |=0x80000000;
     else R[n]&=0x7FFFFFFF;
     PC+=2;
}
```

(3) 使用例

ROTR RO ;実行前 RO=H'00000001,T=0 ;実行後 RO=H'80000000,T=1

8.2.53 RTE ReTurn from Exception:システム制御命令

例外処理からの復帰

(特権命令)

遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
RTE	$SSR \to SR, SPC \to PC$	000000000101011	4	

(1) 説明

例外、割り込み処理ルーチンから復帰します。PC と SR の値を SPC と SSR から回復させます。プログラムは回復された PC の値で指定されるアドレスから続行されます。RTE 命令は特権命令なので特権モードでだけ使うことができます。もしユーザモードで使われた場合は不当命令例外が発生します。

(2) 注意

遅延分岐命令なので、この RTE 命令の次の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

本命令の直後の遅延スロットで実行される命令は、本命令で復帰した SR が使用されます。

本命令の直後の遅延スロットで実行される命令で例外を発生させないでください。また、レジスタ SR の MD、BL ビットを操作する命令と、その次の命令は MMU がディスエーブル状態か固定物理アドレス空間 (P1、P2 空間) で使用してください。

(3) 動作内容

```
RTE() /* RTE */
{
     unsigned long temp;
     temp=PC;
     PC=SPC;
     SR=SSR;
     Delay_Slot(temp+2);
}
```

(4) 使用例

RTE ;元のルーチンへ復帰します。

ADD #8, R14 ; 分岐に先立ち ADD を実行します。

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.54 RTS ReTurn from SubRoutine: 分岐命令

サブルーチンプロシージャからの復帰

遅延分岐命令

書式	動作概略	命令コード	実行 ステート	Tビット
RTS	PR→PC	000000000001011	2	

(1) 説明

サブルーチンプロシージャから復帰します。すなわち、PC を PR から復帰し、復帰した PC の示すアドレスから処理を続行します。本命令によって、BSR、BSRF および JSR 命令でコールされたサブルーチンプロシージャからコール元へ戻ることができます。

(2) 注意

遅延分岐命令ですので、本命令の直後の命令を先に実行してから、分岐します。

本命令と直後の命令との間には、割り込みを受け付けません。直後の命令が分岐命令のときは、それをスロット不当命令として認識します。

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

本命令で使用する PR は、本命令より前で設定しなければなりません。 直後の命令で設定した PR は、本命令で使用されません。

(3) 動作内容

```
RTS() /* RTS */
{
     unsigned long temp;

    temp=PC;
     PC=PR+4;
     Delay_Slot(temp+2);
}
```

(4) 使用例

MOV.L TABLE,R3 ;R3=TRGET のアドレス JSR @R3 ;TRGET へ分岐します。

NOP ; 分岐に先立ち NOP を実行します。

ADD RO, R1 ;←プロシージャからの戻り先(PR の内容)

• • • • • • • •

TABLE: .data.l TRGET ;ジャンプテーブル

• • • • • • • •

TRGET: MOV R1,R0 ;←プロシージャの入り口

RTS ; PR の内容→PC

MOV #12,R0 ;分岐に先立ち MOV を実行します。

【注】 遅延分岐においては分岐という動作そのものは、スロット命令の実行後に発生しますが、命令の実行(レジスタの更新など)は、あくまでも遅延分岐命令→遅延スロット命令の順に行われます。たとえば遅延スロットで分岐先アドレスが格納されたレジスタを変更しても、変更前のレジスタ内容が分岐先アドレスとなります。

8.2.55 SETRC SET reperat count RC:システム制御命令

RC カウンタの設定および繰り返し制御フラグの設定

	書式	動作概略	命令コード	実行 ステート	Tビット
SETRC	Rm	Rm の下位 12 ビット→RC(SR のビット 27~16)、繰り返し制御フラグ→RF1、RF0		3	
SETRC	#imm	imm→RC (SR のビット 23~16)、 繰り返し制御フラグ→RF1、RF0	10000010iiiiiiii	3	

(1) 説明

繰り返し回数を SR レジスタの RC カウンタに設定します。オペランドがレジスタの場合は、下位 12 ビットで繰り返し回数を指定します。イミディエイトデータの場合は、8 ビットで繰り返し回数を指定します。このとき RC の上位 4 ビットは、ゼロ詰めされます。

また、繰り返し制御フラグを SR レジスタの RF1、RF0 ビットにセットします。

SETRC 命令の使用についてはいくつかの制限があります。詳しくは、「5.12 DSP 繰り返し (ループ) 制御」を参照してください。

(2) 動作内容


```
SETRC(long m)  /* SETRC Rm */
{
    long temp;

    temp=(R[m] & 0x00000FFF) <<16;
    SR&=0xF000FFFF;
    SR|=temp;
    RF1=Repeat_Control_Flag1;
    RF0=Repeat_Control_Flag0;
    PC+=2;
}

SETRCI(long i)  /* SETRC #imm */
{
    long temp;

    temp=((long)i & 0x000000FF) <<16;
    SR&=0xF000FFFF;
    SR|=temp;
    RF1=Repeat_Control_Flag1;</pre>
```

```
RF0=Repeat_Control_Flag0;
PC+=2;
}
```



```
LDRS STA ; set repeat start address to RS.

LDRE END ; set repeat end address to RE.

SETRC #32 ; repeat 32 times from inst.A to inst.C.

inst.0 ;

STA: inst.A;

inst.B;

......

END: inst.C;

inst.D ;
```

8.2.56 SETS SET Sbit:システム制御命令

Sビットのセット

書式	動作概略	命令コード	実行 ステート	Tビット
SETS	1→S	000000001011000	1	1

(1) 説明

S ビットを 1 にセットします。

(2) 動作内容

```
SETS ; 実行前 S=0
; 実行後 S=1
```

8.2.57 SETT SETT bit: システム制御命令

Tビットのセット

書式	動作概略	命令コード	実行 ステート	Tビット
SETT	1→T	000000000011000	1	1

(1) 説明

Tビットを1にセットします。

(2) 動作内容

```
SETT ; 実行前 T=0
; 実行後 T=1
```

8.2.58 SHAD SHift Arithemetic Dynamically:シフト命令

ダイナミック算術シフト


書式	動作概略	命令コード	実行 ステート	Tビット
SHAD Rm, Rn	Rm 0のとき、Rn< <rm→rn Rm<0のとき、Rn>>Rm→ [MSB→Rn]</rm→rn 	0100nnnnmmmm1100	1	

(1) 説明

汎用レジスタ Rn の内容を算術的にシフトします。汎用レジスタ Rm がシフトの方向とシフトする ビット数を指定します。

- Rm レジスタの値が正のとき左へシフトし、負のとき右へシフトします。
- シフトするビット数は Rm レジスタの下位 5 ビット (ビット 4~0) で指定されます。

値が負 (MSB=1) のときは Rm レジスタは 2 の補数で表されています。左シフトのシフト量は $0 \sim 31$ で、右シフトのシフト量は $1 \sim 32$ です。



(2) 動作内容

```
SHAD(long m,n) /*SHAD Rm,Rn */
{
  long cont,sgn;
  sgn=R[m]&0x80000000;
  cnt=R[m]&0x0000001F;
  if (sgn==0) R[n]<<=cnt;
  else R[n]=(long)R[n]>>((~cnt+1)&0x1F);/* shift arithmetic right*/
PC+=2;
}
```

8. 各命令の説明

SHAD R1,R2	;実行前 R1=H'FFFFFFEC,	R2=H'80180000
	;実行後 R1=H'FFFFFFEC,	R2=H'FFFFF801
SHAD R3,R4	;実行前 R3=H'00000014,	R4=H'FFFFF801
	;実行後 R3=H'00000014,	R4=H'80100000

8.2.59 SHAL SHift Arithmetic Left:シフト命令

1ビット左算術シフト

書式	動作概略	命令コード	実行 ステート	Tビット
SHAL Rn	T←Rn←0	0100nnnn00100000	1	MSB

(1) 説明

汎用レジスタ Rn の内容を左方向に算術的に 1 ビットシフトし、結果を Rn に格納します。シフトしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容

```
SHAL(long n) /* SHAL Rn (Same as SHLL) */
{
    if ((R[n]&0x80000000)==0) T=0;
    else T=1;
    R[n]<<=1;
    PC+=2;
}</pre>
```

(3) 使用例

SHAL R0 ;実行前 R0=H'80000001,T=0;実行後 R0=H'00000002,T=1

8.2.60 SHAR SHift Arithmetic Right:シフト命令

1ビット右算術シフト

	書式	動作概略	命令コード	実行 ステート	Tビット
SHAR	Rn	MSB→Rn→T	0100nnnn00100001	1	LSB

(1) 説明

汎用レジスタ Rn の内容を右方向に算術的に 1 ビットシフトし、結果を Rn に格納します。シフトしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容

```
SHAR(long n) /* SHAR Rn */
{
          long temp;

          if ((R[n] &0x00000001) ==0) T=0;
          else T=1;
          if ((R[n] &0x80000000) ==0) temp=0;
          else temp=1;
          R[n] >>=1;
          if (temp==1) R[n] |=0x80000000;
          else R[n] &=0x7FFFFFFF;
          PC+=2;
}
```

(3) 使用例

SHAR RO ;実行前 RO=H'80000001,T=0 ;実行後 RO=H'C0000000,T=1

8.2.61 SHLD SHift Logical Dynamically:シフト命令

ダイナミック論理シフト


書式	動作概略	命令コード	実行 ステート	Tビット
SHAD Rm, Rn	Rm 0のとき、Rn< <rm→rn Rm<0のとき、Rn>>Rm→[0→Rn]</rm→rn 	0100nnnnmmmm1101	1	

(1) 説明

汎用レジスタ Rn の内容を算術的にシフトします。汎用レジスタ Rm がシフトの方向とシフトするビット数を指定します。T ビットは最後にシフトされたビットです。

Rm レジスタの値が正のとき左へシフトし、負のとき右へシフトします。右にシフトするときには上位に 0 が追加されます。

シフトするビット数は Rm レジスタの下位 5 ビット(ビット $4 \sim 0$)で指定されます。値が負(MSB=1) のときは Rm レジスタは 2 の補数で表されています。 左シフトのシフト量は $0 \sim 31$ で、右シフトのシフト量は $1 \sim 32$ です。



(2) 動作内容

(3) 使用例

;実行前 R1=H'FFFFFFEC, R2=H'80180000 SHLD R1, R2 ;実行後 R1=H'FFFFFFEC, R2=H'00000801 SHLD R3, R4 ;実行前 R3=H'00000014, R4=H'FFFFF801 ;実行後 R3=H'00000014, R4=H'80100000

8.2.62 SHLL SHift Logical Left:シフト命令

1ビット左論理シフト

書式	動作概略	命令コード	実行 ステート	Tビット
SHLL Rn	T←Rn←0	0100nnnn00000000	1	MSB

(1) 説明

汎用レジスタ Rn の内容を左方向に論理的に 1 ビットシフトし、結果を Rn に格納します。シフトしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容

```
SHLL R0 ;実行前 R0=H'80000001,T=0 ;実行後 R0=H'00000002,T=1
```


8.2.63 SHLLn n bits SHift Logical Left:シフト命令

n ビット左論理シフト

	書式	動作概略	命令コード	実行 ステート	Tビット
SHLL2	Rn	$Rn << 2 \rightarrow Rn$	0100nnnn00001000	1	
SHLL8	Rn	$Rn << 8 \rightarrow Rn$	0100nnnn00011000	1	
SHLL16	Rn	$Rn << 16 \rightarrow Rn$	0100nnnn00101000	1	

(1) 説明

汎用レジスタ Rn の内容を左方向に論理的に 2/8/16 ビットシフトし、結果を Rn に格納します。シフトしてオペランドの外に出てしまったビットは捨てます。



(2) 動作内容

Rev.5.00 2006.05.26 8-106 RJJ09B0345-0500

```
      SHLL2
      R0
      ;実行前
      R0=H'12345678

      ;実行後
      R0=H'48D159E0

      SHLL8
      R0
      ;実行前
      R0=H'12345678

      ;実行後
      R0=H'34567800

      SHLL16
      R0
      ;実行前
      R0=H'12345678

      ;実行後
      R0=H'56780000
```

8.2.64 SHLR SHift Logical Right:シフト命令

1ビット右論理シフト

	書式	動作概略	命令コード	実行 ステート	Tビット
SHLR	Rn	0→Rn→T	0100nnnn00000001	1	LSB

(1) 説明

汎用レジスタ Rn の内容を右方向に論理的に 1 ビットシフトし、結果を Rn に格納します。シフトしてオペランドの外に出てしまったビットは、T ビットへ転送します。



(2) 動作内容


```
SHLR R0 ;実行前 R0=H'80000001,T=0
;実行後 R0=H'40000000,T=1
```

8.2.65 SHLRn n bits SHift Logical Right:シフト命令 n ビット右論理シフト

	書式	動作概略	命令コード	実行 ステート	Tビット
SHLR2	Rn	$Rn>>2 \rightarrow Rn$	0100nnnn00001001	1	
SHLR8	Rn	$Rn>>8 \rightarrow Rn$	0100nnnn00011001	1	
SHLR16	Rn	Rn>>16 → Rn	0100nnnn00101001	1	

(1) 説明

汎用レジスタ Rn の内容を右方向に論理的に 2/8/16 ビットシフトし、結果を Rn に格納します。シフトしてオペランドの外に出てしまったビットは捨てます。



(2) 動作内容

```
SHLR2R0;実行前R0=H'12345678<br/>;実行後R0=H'048D159ESHLR8R0;実行前R0=H'12345678<br/>;実行後R0=H'00123456SHLR16R0;実行前R0=H'12345678<br/>;実行後R0=H'00001234
```

8.2.66 SLEEP SLEEP:システム制御命令

低消費電力モードへの遷移

(特権命令)

書式	動作概略	命令コード	実行 ステート	Tビット
SLEEP	スリープ	000000000011011	4	

(1) 説明

CPU を低消費電力モードにします。

低消費電力モードでは、CPUの内部状態を保持し、直後の命令の実行を停止し、割り込み要求の発生を待ちます。要求が発生すると、低消費電力モードから抜けます。

SLEEP 命令は特権命令なので、特権モードでだけ使うことができます。もしユーザモードで使われた場合は、不当命令例外が発生します。

(2) 注意

実行ステートの4は、スリープモードに遷移するまでのステート数です。

(3) 動作内容

(4) 使用例

SLEEP ;低消費電力モードへの遷移

8.2.67 STC Store Control register:システム制御命令

コントロールレジスタからのストア

(特権命令)

書式	動作概略	命令コード	実行	Tビット
			ステート	
STC SR,Rn	SR→Rn	0000nnnn00000010	1	
STC GBR,Rn	GBR→Rn	0000nnnn00010010	1	
STC VBR,Rn	VBR→Rn	0000nnnn00100010	1	
STC SSR, Rn	SSR→Rn	0000nnnn00110010	1	
STC SPC,Rn	SPC→Rn	0000nnnn01000010	1	
STC MOD,Rn	MOD→Rn	0000nnnn01010010	1	
STC RE,Rn	RE→Rn	0000nnnn01110010	1	
STC RS,Rn	RS→Rn	0000nnnn01100010	1	
STC R0_BANK,Rn	R0_BANK→Rn	0000nnnn10000010	1	
STC R1_BANK,Rn	R1_BANK→Rn	0000nnnn10010010	1	
STC R2_BANK,Rn	R2_BANK→Rn	0000nnnn10100010	1	
STC R3_BANK,Rn	R3_BANK→Rn	0000nnnn10110010	1	
STC R4_BANK,Rn	R4_BANK→Rn	0000nnnn11000010	1	
STC R5_BANK,Rn	R5_BANK→Rn	0000nnnn11010010	1	
STC R6_BANK,Rn	R6_BANK→Rn	0000nnnn11100010	1	
STC R7_BANK,Rn	R7_BANK→Rn	0000nnnn11110010	1	
STC.L SR,@-Rn	Rn-4→Rn, SR→(Rn)	0100nnnn00000011	1/2*	
STC.L GBR,@-Rn	Rn-4→Rn, GBR→(Rn)	0100nnnn00010011	1/2*	
STC.L VBR,@-Rn	Rn-4→Rn, VBR→(Rn)	0100nnnn00100011	1/2*	
STC.L SSR,@-Rn	Rn-4→Rn, SSR→(Rn)	0100nnnn00110011	1/2*	
STC.L SPC,@-Rn	Rn-4→Rn, SPC→(Rn)	0100nnnn01000011	1/2*	
STC.L MOD,@-Rn	Rn - 4→Rn、MOD→(Rn)	0100nnnn01010011	2	
STC.L RE,@-Rn	Rn - 4→Rn、RE→(Rn)	0100nnnn01110011	2	
STC.L RS,@-Rn	Rn - 4→Rn、RS→(Rn)	0100nnnn01100011	2	
STC.L R0_BANK,@-Rn	Rn-4→Rn, R0_BANK→(Rn)	0100nnnn10000011	2	
STC.L R1_BANK,@-Rn	Rn-4→Rn, R1_BANK→(Rn)	0100nnnn10010011	2	
STC.L R2_BANK,@-Rn	Rn-4→Rn, R2_BANK→(Rn)	0100nnnn10100011	2	
STC.L R3_BANK,@-Rn	Rn-4→Rn, R3_BANK→(Rn)	0100nnnn10110011	2	
STC.L R4_BANK,@-Rn	Rn-4→Rn, R4_BANK→(Rn)	0100nnnn11000011	2	
STC.L R5_BANK,@-Rn	Rn-4→Rn, R5_BANK→(Rn)	0100nnnn11010011	2	
STC.L R6_BANK,@-Rn	Rn-4→Rn, R6_BANK→(Rn)	0100nnnn11100011	2	
STC.L R7_BANK,@-Rn	Rn-4→Rn, R7_BANK→(Rn)	0100nnnn11110011	2	

【注】 * SH3-DSP では2ステートになります。

(1) 説明

コントロールレジスタ SR、GBR、VBR、SSR、SPC、MOD、RE、RS または R0 ~ R7_BANK のデータをディスティネーションに格納します。STC GBR, Rn と STC.L GBR, @-Rn を除く STC と STC.L 命令は特権モードでだけ使うことができます。もしユーザモードで使われた場合は不当命令例外が発生します。ただし、STC GBR, Rn と STC.L GBR, @-Rn はユーザモードでも使うことができます。

Rm_BANK オペランドは SR レジスタの RB ビットで指定します。RB ビットが 1 のとき、Rn オペランドとして R0_BANK1 レジスタ ~ R7_BANK1 レジスタおよび R8 レジスタ ~ R15 レジスタが使用され、Rm_BANK オペランドとして R0_BANK0 レジスタ ~ R7_BANK0 レジスタが使用されます。RB ビットが 0 のとき、Rn オペランドとして R0_BANK0 レジスタ ~ R7_BANK0 レジスタおよび R8 レジスタ ~ R15 レジスタが使用され、Rm_BANK オペランドとして R0_BANK1 レジスタ ~ R7_BANK1 レジスタが使用されます。

```
STCSR (long n)
                              /*STC SR,Rn */
            R[n] = SR;
            PC+=2;
}
STCGBR (long n)
                              /* STC GBR,Rn */
{
            R[n] = GBR;
            PC+=2;
}
STCVBR (long n)
                              /* STC VBR,Rn */
            R[n] = VBR;
            PC+=2;
}
                              /* STC SSR,Rn */
STCSSR(long n)
            R[n] = SSR;
            PC+=2;
}
STCSPC(long n)
                              /* STC SPC, Rn */
{
            R[n] = SPC;
```

```
PC+=2;
}
STCRm_BANK(long n)
                             /* STC Rm_BANK,Rn */
                             /* n=0-7 */
{
           R[n] = Rm_BANK;
            PC+=2;
}
                            /* STC.L SR,@-Rn */
STCMSR(long n)
{
           R[n] -=4;
           Write_Long(R[n],SR);
            PC+=2;
}
STCMGBR(long n)
                            /* STC.L GBR,@-Rn */
{
           R[n] -=4;
           Write Long(R[n],GBR);
            PC+=2;
}
STCMVBR(long n)
                            /* STC.L VBR,@-Rn */
           R[n] -=4;
            Write_Long(R[n],VBR);
            PC+=2;
}
STCMSSR(long n)
                            /* STC.L SSR,@-Rn */
           R[n] = 4;
            Write_Long(R[n],SSR);
            PC+=2;
}
                             /* STC.L SPC,@-Rn */
STCMSPC(long n)
```

```
{
           R[n] -=4;
           Write_Long(R[n],SPC);
           PC+=2;
}
STCMRm_BANK(long n)
                          /* STC.L Rm_BANK,@-Rn */
                             /* n=0-7 */
{
           R[n] -=4;
           Write_Long(R[n],Rm_BANK);
}
STCMOD(long n)
                            /* STC MOD,Rn */
   R[n] = MOD
  PC+=2;
STCRE(long n)
                            /* STC RE, Rn */
  R[n] = RE;
  PC+=2;
}
                            /* STC RS,Rn */
STCRS(long n)
  R[n] = RS;
  PC+=2;
}
                                              /* STC.L MOD,@-Rn */
STCMMOD(long n)
   R[n] -=4;
  Write_Long(R[n],MOD);
  PC+=2;
}
STCMRE(long n)
                            /* STC.L RE,@-Rn */
{
```

(3) 使用例

```
      STC SR,R0
      ;実行前
      R0=H'FFFFFFFFF,SR=H'00000000

      ;実行後
      R0=H'00000000

      STC.L GBR,@-R15
      ;実行前
      R15=H'10000004,GBR=H'12345678

      ;実行後
      R15=H'10000000,@R15=H'12345678
```

8.2.68 STS STore System register:システム制御命令 システムレジスタからのストア

書式	動作概略	命令コード	実行	Tビット
			ステート	
STS MACH,Rn	MACH→Rn	0000nnnn00001010	1	
STS MACL,Rn	MACL→Rn	0000nnnn00011010	1	
STS PR,Rn	PR→Rn	0000nnnn00101010	1	
STS DSR,Rn	DSR→Rn	0000nnnn01101010	1	
STS A0,Rn	A0→Rn	0000nnnn01111010	1	
STS X0,Rn	X0→Rn	0000nnnn10001010	1	
STS X1,Rn	X1→Rn	0000nnnn10011010	1	
STS Y0,Rn	Y0→Rn	0000nnnn10101010	1	
STS Y1,Rn	Y1→Rn	0000nnnn10111010	1	
STS.L MACH,@-Rn	Rn-4→Rn, MACH→(Rn)	0100nnnn00000010	1	
STS.L MACL,@-Rn	Rn-4→Rn, MACL→(Rn)	0100nnnn00010010	1	
STS.L PR,@-Rn	Rn-4→Rn, PR→(Rn)	0100nnnn00100010	1	
STS.L DSR,@-Rn	Rn - 4→Rn, DSR→(Rn)	0100nnnn01100010	1	
STS.L A0,@-Rn	Rn - 4→Rn, A0→(Rn)	0100nnnn01110010	1	
STS.L X0,@-Rn	Rn - 4→Rn, X0→(Rn)	0100nnnn10000010	1	
STS.L X1,@-Rn	Rn - 4→Rn, X1→(Rn)	0100nnnn10010010	1	
STS.L Y0,@-Rn	Rn - 4→Rn, Y0→(Rn)	0100nnnn10100010	1	
STS.L Y1,@-Rn	Rn - 4→Rn, Y1→(Rn)	0100nnnn10110010	1	

(1) 説明

システムレジスタ MACH、MACL、PR、DSR、A0、X0、X1、Y0、Y1 をデスティネーションに格納します。

(2) 注意

システムレジスタが MACH のときは、MACH の32 ビットをそのまま格納します。

(3) 動作内容

```
STSPR(long n) /* STS PR,Rn */
{
           R[n] = PR;
           PC+=2;
}
STSMMACH(long n)
                  /* STS.L MACH,@-Rn */
           R[n] -=4;
           Write_Long(R[n],MACH;
           PC+=2;
}
STSMMACL(long n)
                  /* STS.L MACL,@-Rn */
           R[n] -=4;
           Write_Long(R[n],MACL);
           PC+=2;
}
STSMPR(long n)
                          /* STS.L PR,@-Rn */
           R[n] -=4;
           Write_Long(R[n],PR);
           PC+=2;
}
                  /* STS DSR,Rn */
STSDSR(long n)
  R[n] = DSR;
  PC+=2;
}
STSA0(long n)
                           /* STS A0,Rn */
  R[n] = A0;
  PC+=2;
}
                            /* STS X0,Rn */
STSX0(long n)
```

```
{
 R[n] = X0;
  PC+=2;
}
STSX1(long n)
                         /* STS X1,Rn */
  R[n]=X1;
 PC+=2;
}
STSY0(long n)
                         /* STS Y0,Rn */
 R[n] = Y0;
  PC+=2;
}
STSY1(long n)
                      /* STS Y1,Rn */
 R[n] = Y1;
  PC+=2;
}
STSMDSR(long n)
                         /* STS.L DSR,@-Rn */
 R[n] -=4;
  Write_Long(R[n],DSR);
  PC+=2;
}
                        /* STS.L A0,@-Rn */
STSMA0(long n)
  R[n] -=4;
  Write_Long(R[n],A0);
  PC+=2;
}
STSMX0(long n)
                         /* STS.L X0,@-Rn */
{
```

R[n] -=4;

```
Write_Long(R[n],X0);
     PC+=2;
  }
  STSMX1(long n)
                           /* STS.L X1,@-Rn */
     R[n] -=4;
     Write Long(R[n],X1);
     PC+=2;
  }
  STSMY0(long n)
                          /* STS.L Y0,@-Rn */
     R[n] -=4;
     Write_Long(R[n],Y0);
     PC+=2;
  }
  STSMY1(long n) /* STS.L Y1,@-Rn */
     R[n] -=4;
     Write_Long(R[n],Y1);
     PC+=2;
  }
(4) 使用例
                             ;実行前 RO=H'FFFFFFFF, MACH=H'00000000
  STS MACH, RO
                            ;実行後 RO=H'00000000
  STS.L PR,@-R15
                            ;実行前 R15=H'10000004
```

;実行後 R15=H'10000000,@R15=PR

8.2.69 SUB SUBtract binary: 算術演算命令

2 進減算

	書式	動作概略	命令コード	実行 ステート	Tビット
SUB	Rm,Rn	Rn-Rm→Rn	0011nnnnmmmm1000	1	

(1) 説明

汎用レジスタ Rn の内容から Rm を減算し、結果を Rn に格納します。イミディエイトデータとの減算は ADD #imm,Rn を使います。

(2) 動作内容

```
SUB(long m, long n) /* SUB Rm,Rn */
{
          R[n]-=R[m];
          PC+=2;
}
```

(3) 使用例

 SUB
 R0,R1
 ;実行前
 R0=H'00000001,R1=H'80000000

 ;実行後
 R1=H'7FFFFFFF

8.2.70 SUBC SUBtract with Carry: 算術演算命令

ボロー付き2進減算

書式	動作概略	命令コード	実行 ステート	Tビット
SUBC Rm,Rn	Rn-Rm-T→Rn,ボロー→T	0011nnnnmmmm1010	1	ボロー

(1) 説明

汎用レジスタ Rn の内容から Rm と T ビットを減算し、結果を Rn に格納します。演算の結果によってボローを T ビットに反映します。32 ビットを超える減算を行うとき使用します。

(2) 動作内容

```
SUBC(long m, long n) /* SUBC Rm, Rn */
{
         unsigned long tmp0, tmp1;

         tmp1=R[n]-R[m];
         tmp0=R[n];
         R[n]=tmp1-T;
         if (tmp0<tmp1) T=1;
         else T=0;
         if (tmp1<R[n]) T=1;
         PC+=2;
}</pre>
```

(3) 使用例

8.2.71 SUBV SUBtract with(Vflag)underflow check: 算術演算命令 アンダフロー付き 2 進減算

書式		動作概略	命令コード	実行 ステート	Tビット
SUBV Rm,Rn	F	Rn-Rm→Rn, アンダフロー→T	0011nnnnmmmm1011	1	アンダ
					フロー

(1) 説明

汎用レジスタ Rn の内容から Rm を減算し、結果を Rn に格納します。アンダフローが発生すると、 T ビットを 1 にセットします。

(2) 動作内容

```
SUBV(long m, long n) /* SUBV Rm,Rn */
            long dest, src, ans;
            if ((long)R[n] >= 0) dest=0;
            else dest=1;
            if ((long)R[m]>=0) src=0;
            else src=1;
            src+=dest;
            R[n] -= R[m];
            if ((long)R[n]>=0) ans=0;
            else ans=1;
            ans+=dest;
            if (src==1) {
            if (ans==1) T=1;
            else T=0;
            else T=0;
            PC+=2;
}
```

(3) 使用例

```
      SUBV
      R0,R1
      ;実行前
      R0=H'00000002,R1=H'80000001

      ;実行後
      R1=H'7FFFFFFF,T=1

      SUBV
      R2,R3
      ;実行前
      R2=H'FFFFFFFE,R3=H'7FFFFFE

      ;実行後
      R3=H'80000000,T=1
```

8.2.72 SWAP SWAP register halves:データ転送命令

上位と下位の交換

書式 動作概略		命令コード	実行 ステート	Tビット
SWAP.B Rm,Rn SWAP.W Rm,Rn	Rm→下位 2 バイトの上下バイト 交換→Rn Rm→上下ワード交換→Rn	0110nnnnmmmm1000 0110nnnnmmmm1001	1	

(1) 説明

汎用レジスタ Rm の内容の上位と下位を交換して、結果を Rn に格納します。

バイト指定のとき、Rm のビット 15 からビット 8 の 8 ビットと、ビット 7 からビット 0 の 8 ビットを交換します。Rn の上位 16 ビットには Rm の上位 16 ビットをそのまま転送します。 ワード指定のとき、Rm のビット 31 からビット 16 の 16 ビットと、ビット 15 からビット 0 の 16 ビットを交換します。

```
SWAPB(long m, long n)
                                                  /* SWAP.B Rm,Rn */
{
            unsigned long temp0, temp1;
            temp0=R[m]&0xFFFF000;
            temp1=(R[m]&0x00000FF)<<8;
            R[n] = (R[m] & 0x0000FF00) >> 8;
            R[n] = R[n] | temp1 | temp0;
            PC+=2;
}
SWAPW(long m, long n) /* SWAP.W Rm,Rn */
            unsigned long temp;
            temp=(R[m]>>16)&0x0000FFFF;
            R[n] = R[m] << 16;
            R[n] | = temp;
            PC+=2;
}
```

(3) 使用例

SWAP.B RO,R1 ;実行前 RO=H'12345678

;実行後 R1=H'12347856

SWAP.W RO,R1 ;実行前 RO=H'12345678

;**実行後** R1=H'56781234

8.2.73 TAS Test And Set: 論理演算命令

メモリテストとビットセット

	書式	動作概略	命令コード	実行 ステート	Tビット
TAS.B	@Rn	(Rn)が 0 のとき 1→T 1→MSB of (Rn)	0100nnnn00011011	3/4*	テスト 結果

【注】 * SH3-DSP では4 ステートになります。

(1) 説明

汎用レジスタ Rn の内容をアドレスとし、そのアドレスの示すバイトデータを読み込み、そのデータがゼロのとき T=1、ゼロでないとき T=0 とします。その後、ビット 7 を 1 にセットして同じアドレスへ書き込みます。この間、バス権は解放しません。

【注】 この命令の Rn の内容をアドレスとするメモリ領域は、ノンキャッシャブル領域としてください。

(2) 動作内容

(3) 使用例

```
      LOOP
      TAS.B
      @R7
      ; R7=1000

      BF
      LOOP
      ; 1000 番地がゼロになるまでループします。
```

8.2.74 TRAPA TRAP Always:システム制御命令

トラップ例外処理

書式	動作概略	命令コード	実行 ステート	Tビット
TRAPA #imm	imm→TRA,PC→SPC,SR→SSR, 1→SR.MD/BL/RB,	11000011iiiiiiii	6/8*	
	0x160→EXPEVT, VBR+H'00000100→PC			

【注】* SH3-DSPでは8ステートになります。

(1) 説明

トラップ例外処理を開始します。PC と SR の値が、SPC と SSR に退避され、8 ビットイミディエートデータが TRA レジスタ (ビット $9\sim2$) に格納されます。処理モードは特権モード(SR の MD ビットが 1)に切り替わり、SR の BL ビットと RB ビットが 1 になります。これにより、例外と割り込みの要求をマスクして受け付けず、BANK1 レジスタ (R0_BANK1 \sim R7_BANK1)が選択されます。例外コード H'160 が EXPEVT レジスタ (ビット $11\sim0$) に書き込まれます。プログラムはアドレス (VBR+H'00000100) に分岐します。

TRAPA 命令と RTE 命令と組み合わせてシステムコールに使います。

(2) 注意

遅延分岐命令直後の遅延スロットに本命令が配置されたときは、スロット不当命令として認識します。

(3) 動作内容

```
TRAPA(long i) /* TRAPA #imm */
{
    long imm;

imm=(0x000000FF & i);
    TRA=imm<<2;
    SSR=SR;
    SPC=PC;
    SR.MD=1;
    SR.BL=1;
    SR.RB=1;
    EXPEVT=0x00000160;
    PC=VBR+H'00000100;
}</pre>
```

8.2.75 TST TeST logical: 論理演算命令

論理積演算の T ビットセット

書式	動作概略	命令コード	実行 ステート	Tビット
TST Rm,Rn	Rn & Rm,結果が 0 のとき 1→T その他 0→T	0010nnnnmmmm1000	1	テスト 結果
TST #imm,R0	R0 & imm,結果が 0 のとき 1→T その他 0→T	11001000iiiiiiii	1	テスト 結果
TST.B #imm,@(R0,GBR)	(R0+GBR)&imm,結果が 0 のとき 1→T その他 0→T	11001100iiiiiiii	3	テスト 結果

(1) 説明

汎用レジスタ Rn の内容と Rm の論理積をとり、結果がゼロのとき T ビットを 1 にセットします。結果がゼロでないとき T ビットをクリアします。Rn の内容は変更しません。

汎用レジスタ R0 とゼロ拡張した 8 ビットのイミディエイトデータとの論理積、もしくはインデックス付き GBR 間接アドレッシングモードで 8 ビットのメモリと 8 ビットのイミディエイトデータとの論理積が可能です。 R0、もしくはメモリの内容は変更しません。

```
TST(long m, long n) /* TST Rm,Rn */
{
            if ((R[n]&R[m])==0) T=1;
            else T=0;
            PC+=2;
}

TSTI(long i) /* TST #imm,R0 */
{
            long temp;

            temp=R[0]&(0x000000FF & (long)i);
            if (temp==0) T=1;
            else T=0;
            PC+=2;
}

TSTM(long i) /* TST.B #imm,@(R0,GBR) */
{
            long temp;
```

```
temp=(long)Read_Byte(GBR+R[0]);
temp&=(0x000000FF & (long)i);
if (temp==0) T=1;
else T=0;
PC+=2;
}
```

(3) 使用例

8.2.76 XOR eXclusive OR logical: 論理演算命令

排他的論理和演算

	書式	動作概略	命令コード	実行 ステート	Tビット
XOR	Rm,Rn	$Rn \wedge Rm \rightarrow Rn$	0010nnnnmmmm1010	1	
XOR	#imm,R0	$R0 \land imm \rightarrow R0$	11001010iiiiiiii	1	
XOR.B	#imm,@(R0,GBR)	(R0+GBR)^imm→(R0+GBR)	11001110iiiiiiii	3	

(1) 説明

汎用レジスタ Rn の内容と Rm の排他的論理和をとり、結果を Rn に格納します。 汎用レジスタ R0 とゼロ拡張した 8 ビットのイミディエイトデータとの排他的論理和、もしくはインデックス付き GBR 間接アドレッシングモードで 8 ビットのメモリと 8 ビットのイミディエイトデータとの排他的論理和が可能です。

```
/* XOR Rm,Rn */
XOR(long m, long n)
            R[n]^=R[m];
            PC+=2;
}
XORI(long i)
                             /* XOR #imm,R0 */
            R[0]^{=}(0x000000FF & (long)i);
            PC+=2;
}
                             /* XOR.B #imm,@(R0,GBR) */
XORM(long i)
            long temp;
            temp=(long)Read_Byte(GBR+R[0]);
            temp<sup>*</sup>=(0x000000FF & (long)i);
            Write_Byte(GBR+R[0],temp);
            PC+=2;
}
```

(3) 使用例

XOR RO,R1 ;実行前 RO=H'AAAAAAAA,R1=H'55555555

;実行後 R1=H'FFFFFFFF

XOR #H'F0,R0 ;実行前 RO=H'FFFFFFFF

;実行後 RO=H'FFFFFFOF

XOR.B #H'A5,@(R0,GBR) ;実行前 @(R0,GBR)=H'A5

;実行後 @(R0,GBR)=H'00


8.2.77 XTRCT eXTRaCT: データ転送命令

連結レジスタの中央切り出し

書式	動作概略	命令コード	実行 ステート	Tビット
XTRCT Rm,Rn	Rm:Rn の中央 32 ビット→Rn	0010nnnnmmmm1101	1	

(1) 説明

汎用レジスタ Rm と Rn とを連結した 64 ビットの内容から中央の 32 ビットを切り出し、結果を Rn に格納します。



(2) 動作内容

(3) 使用例

XTRCT R0,R1 ;実行前 R0=H'01234567,R1=H'89ABCDEF; ;実行後 R1=H'456789AB

8.3 浮動小数点命令と FPU に関連する CPU 命令 (SH-3E のみ)

FPU 演算の動作内容説明に使用されている関数の内容は以下のとおりです。

```
long FPSCR;
int T;
int load long(long *adress, *data)
             /* This function is defined in CPU part */
int store_long(long *adress, *data)
             /* This function is defined in CPU part */
int sign_of(long *src)
             return(*src >> 31);
int data type of (long *src)
float abs;
             abs = *src & 0x7fffffff;
             if(abs < 0x00800000) {
                 if(sign of (src) == 0) return(PZERO);
                 else
                                              return(NZERO);
else if((0x00800000 \le abs) && (abs < 0x7f800000))
                                              return(NORM);
else if(0x7f800000 == abs) {
                 if(sign_of (src) == 0) return(PINF);
                                              return(NINF);
else if(0x00400000 & abs)
                                              return(sNaN);
else
                                              return(qNaN);
             }
clear cause VZ() { FPSCR &= (~CAUSE V & ~CAUSE Z); }
```

```
set_V() { FPSCR |= (CAUSE_V | FLAG_V); }
set_Z() { FPSCR |= (CAUSE_Z | FLAG_Z); }
invalid(float *dest)
set_V();
if((FPSCR & ENABLE_V) == 0) qnan(dest);
dz(float *dest, int sign)
set_Z();
if((FPSCR & ENABLE_Z) == 0) inf (dest, sign);
zero(float *dest, int sign)
             if(sign == 0)
                                              *dest = 0x00000000;
                                              *dest = 0x80000000;
             else
}
int(float *dest, int sign)
                                              *dest = 0x7f800000;
             if(sign == 0)
                                              *dest = 0xff800000;
             else
qnan(float *dest)
            *dest = 0x7fbfffff;
}
```

8.3.1 FABS Floating point ABSolute value: 浮動小数点命令

浮動小数点数絶対値

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FABS FRn	$ FRn \rightarrow FRn$	1111nnnn01011101	2	1	-

(1) 説明

浮動小数点レジスタ FRn の内容の (浮動小数点数としての)算術的な絶対値をとります。演算結果は、FRn に書き込まれます。

(2) 動作内容

```
FABS(float *FRn) /* FABS FRn */
clear_cause_VZ();
case(data_type_of(FRn))
      NORM:
                   if(sign_of(FRn) == 0) *FRn = *FRn;
                   else
                                           *FRn = -*FRn;
                                                           break;
      PZERO
      NZERO
                   zero(FRn,0);
                                                           break;
      PINF
      NINF
               : inf(FRn,0);
                                                           break;
      qnan
                   qnan (FRn);
                                                           break;
               : invalid(FRn);
      sNaN
                                                           berak;
}
pc += 2;
```

FABS 特殊ケース

FRn	NORM	+0	-0	+INF	-INF	qNaN	sNaN
FABS(FRn)	ABS	+0	+0	+INF	+INF	qNaN	Invalid

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation)

(4) 使用例

FABS FR2 ;浮動小数点絶対値

;実行前 FR2=H'C0800000/*10 進数の-4*/

;実行後 FR2=H'40800000/*10 進数の 4*/

8.3.2 FADD Floating point ADD: 浮動小数点命令

浮動小数点数加算

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FADD FRm,FRn	FRn+FRm→FRn	1111nnnnmmmm0000	2	1	-

(1) 説明

浮動小数点レジスタ FRm と FRn の内容を、(浮動小数点数として)算術的に加算します。演算結果は、FRn に書き込まれます。

```
FADD (float *FRm,FRn)
                                                       /* FADD FRm,FRn */
      clear cause VZ();
      if((data_type_of(FRm) = = sNaN)
                                                       (data_type_of(FRn) = = sNaN))
                                                                 invalid(FRn);
      else if((data type of(FRm) = = qNaN)
                                                       (data type of (FRn) = = qNaN))
                                                                 qnan(FRn);
      else case(data_type_of(FRm))
                                                       {
  NORM:
    case(data_type_of(FRn))
                                                       {
      PINF
                               inf(FRn,0);
                                                                 break;
      NINF
                               inf(FRn,1);
                                                                 break;
                               *FRn = *FRn + *FRm;
      default
                                                       break;
   }
                                                                 break;
  PZERO:
    case(data_type_of(FRn))
     NORM
                               *FRn = *FRn + *FRm;
                                                       break;
      PZERO
      NZERO
                               zero(FRn,0);
                                                                 break;
      PINF
                               inf(FRn,0);
                                                                 break;
      NINF
                               inf(FRn,1);
                                                                 break;
    }
                                                                 break;
  NZERO:
     case(data type of(FRn))
                               *FRn = *FRn + *FRm;
      NORM
                                                       break;
      PZERO
                               zero(FRn,0);
                                                                 break;
      NZERO
                               zero(FRn,1);
                                                                 break;
      PINF
                               inf(FRn,0);
                                                                 break;
```

```
NINF :
                            inf(FRn,1);
                                                            break;
                                                            break;
  PINF:
                                                   {
   case(data_type_of(FRn))
    NINF
                            invalid(FRn);
                                                            break;
     default :
                            inf(FRn,0);
                                                            break;
                                                            break;
  NINF:
   case(data_type_of(FRn))
     PINF
                            invalid(FRn);
                                                  break;
     default :
                            inf(FRn,1);
                                                  break;
                                                  break;
 }
  pc += 2;
}
```

FADD 特殊ケース

FRm				FRn			
	NORM	+0	-0	+INF	-INF	qNaN	sNaN
NORM	ADD				-INF		
+0		+0					
-0			-0				
+INF				+INF	Invalid		
-INF	-INF			Invalid	-INF		
qNaN						qNaN	
sNaN				•			Invalid

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation)

(4) 使用例

;浮動小数点数加算 FADD FR2, FR3

> ;実行前: FR2=H'40400000/*10 進数の3*/ FR3=H'3F800000/*10 進数の 1*/

;実行後: FR2=H'40400000

FR3=H'40800000/*10 進数の 4*/

FADD FR5, FR4

;実行前: FR5=H'40400000/*10 進数の3*/ FR4=H'C0000000/*10 進数の-2*/

;実行後: FR5=H'40400000

FR4=H'3F800000/*10 進数の 1*/

8.3.3 FCMP Floating point Compare: 浮動小数点命令

浮動小数点数比較

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FCMP/EQ FRm,FRn	(FRn==FRm)? 1:0→T	1111nnnnmmmm0100	2	1	比較結果
FCMP/GT FRm,FRn	(FRn>FRm)? 1:0→T	1111nnnnmmmm0101	2	1	比較結果

(1) 説明

浮動小数点レジスタ FRm と FRn の内容を、(浮動小数点数として)算術的に比較します。演算結果(真偽)は、T ビットに書き込まれます。

```
FCMP_EQ(float *FRm,FRn) /* FCMP/EQ FRm,FRn */
{
     clear_cause_VZ();
     if (fcmp_chk(FRm,FRn) = = INVALID) {fcmp_invalid(0); }
     else if(fcmp chk(FRm,FRn) = = EQ)
     else
                                                         T = 0;
     pc += 2;
}
FCMP_GT(float *FRm,FRn) /* FCMP/GT FRm,FRn */
{
     clear cause VZ();
     if (fcmp_chk(FRm,FRn) = = INVALID) || {fcmp_chk(FRm,FRn) = = UO)){
     fcmp invalid(0):}
     else if(fcmp chk(FRm,FRn) = = GT)
                                                         T = 1;
                                              T = 0;
     else
     pc += 2;
}
fcmp_chk(float *FRm,*FRn)
     if((data type of(FRm) == sNaN) | |
      (data type of (FRn) == sNaN))
                                             return(INVALID);
                          if((data_type_of(FRm) == qNaN) | |
     (data type of(FRn) == qNaN))
                                              return(UO);
 else
                          case(data_type_of(FRm))
    NORM
                           :case(data_type_of(FRn))
                                                        {
                           PINF
                                              :return(GT);
                                                                   break;
                          NINF
                                              :return(NOTGT); break;
```

```
default
                                                                    break;
     }
                                                                    break;
    PZERO
    NZERO
                          :case(data_type_of(FRn))
                          PZERO
                          NZERO
                                             :return(EQ);
                                                                 break;
                          PINF
                                             :return(GT);
                                                                  break;
                          NINF
                                             :return(NOTGT); break;
                          default
                                                                  break;
     }
                                                                  break;
                          :case(data_type_of(FRn))
    PINF
                          PINF
                                             :return(EQ)
                                                                  break;
                          default
                                             :return(NOTGT); break;
    }
                                                                  break;
    NINF
                          :case(data_type_of(FRn)) {
                          NINF
                                             :return(EQ);
                                                                  break;
                          default
                                             :return(GT);
                                                                  break;
    }
                                                                  break;
 if(*FRn = *FRm)
                                             return(EQ);
 else if(*FRn > *FRm)
                                             return(GT);
 else
                                             return(NOTGT);
fcmp_invalid(int cmp_flag)
set_V();
 if((FPSCR & ENABLE_V) = = 0) T = cmp_flag;
}
```

FCMP 特殊ケース

FRm				FRn			
	NORM	+0	-0	+INF	-INF	qNaN	sNaN
NORM	CMP			GT	!GT		
+0		EQ					
-0	1						
+INF	!GT			EQ			
-INF	GT				EQ		
qNaN						UO	
sNaN							Invalid

- 【注】 *1 FCMP/EQ のときは、UO。FCMP/GT のときは invalid。
 - *2 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation)

【注】 IEEE 規格では4とおりの互いに独立の関係にある比較を定義していますが、SH-3E は FCMP/EQ と FCMP/GT のみをサポートしています。しかしながら、BT/BF 命令とこれら2 種類の FCMP 命令を組み合わせて使用することで、すべての比較条件をサポートすることができます。

(4) 使用例

FCMP/EQ:

BT/S

TRGET T

```
FLDI1
                    FR6
                              ;FR6=H'3F800000/*10 進数の 1*/
    FLDI1
                    FR7
                              ;FR7=H'3F800000
    CLRT
                              ;T ビット=0
                              ;浮動小数点比較 Equal
    FCMP/EQ
                    FR6,FR7
    BF
                    TRGET F
                              ;分岐しない(T=1)
    NOP
                              ;分岐する
    BT/S
                    TRGET T
                              ;遅延スロット、FR7=H'4000000/*10 進数の 2*/
    FADD
                    FR6,FR7
    NOP
TRGET F FCMP/EQ
                    FR6, FR7
```

Rev.5.00 2006.05.26 8-141 RJJ09B0345-0500

;分岐しない(T=0)

;遅延スロット FR7 FLDI1 TRGET_T FCMP/EQ FR6,FR7 ;T ビット=0 ;初回のみ分岐する。 BF TRGET F NOP ;FR6=FR7=H'3F800000/*10 進数の 1*/ .END FCMP/GT: FLDI1 ;FR2=H'3F800000/*10 進数の 1*/ FR2 FLDI1 FR7 ;FR7=H'40000000/*10 進数の2*/ FADD FR2,FR7 ;Tビット=0 CLRT ;浮動小数点比較 Greater Than FCMP/GT FR2,FR7 BT/S TRGET T ;分岐する(T=1) FLDI1 FR7 TRGET_T FCMP/GT FR2,FR7 ;T ビット=0 BTTRGET T ;分岐しない(T=0) .END

8.3.4 FDIV Floating point DIVide: 浮動小数点命令

浮動小数点数除算

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FDIV FRm, FRn	$FRn/FRm \rightarrow FRn$	1111nnnnmmmm0011	14	13	-

(1) 説明

浮動小数点レジスタ FRn の内容を浮動小数点レジスタ FRm の内容によって、(浮動小数点数として)算術的に除算します。演算結果は、FRn に書き込まれます。

```
FDIV(float *FRm,*FRn)
                                                   /* FDIV FRm, FRn */
    clear_cause_VZ();
    if((data type of(FRm) = = sNaN) | |
           (data_type_of(FRn) = = sNaN))
                                                   invalid(FRn);
    else if((data type of(FRm) = = qNaN) | |
            (data type of (FRn) = = qNaN))
                                                   qnan (FRn);
    else case((data_type_of(FRm)
    NORM :
    case(data_type_of(FRn))
          PINF
                  : inf(FRn, sign of(FRm) sign of(FRn));
                                                                     break;
          default : *FRn =*FRn / *FRm;
                                                                     break;
    }
                                                                     break;
    PZERO :
    NZERO :
    case(data_type_of(FRn))
          PZERO
                   : invalid(FRn);
          NZERO
                                                                       break;
          PINF
          NINF
                  : inf(FN,Sign of(FRm)^sign of(FRn));
                                                                     break;
          default : dz(FRn, sign of(FRm) ^sign of(FRn));
                                                                     break;
                                                                     break;
    PINF
    NINF :
    case(data_type_of(FRn))
          PINF
          NINF
                                                                     break;
                    : invalid(FRn);
```

FDIV 特殊ケース

	1 = 11 13/11/2 2 4									
FRm				FRn						
	NORM	+0	-0	+INF	-INF	qNaN	sNaN			
NORM	DIV	0								
+0	DZ	Invalid		INF						
-0										
+INF	0	+0	-0	Invalid						
-INF		-0	+0							
qNaN						qNaN				
sNaN							Invalid			

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算(Invalid Operation)、ゼロによる除算

(4) 使用例

```
FDIV FR6, FR5 ; 浮動小数点数除算
; 実行前: ; FR5=H'40800000/*10 進数の 4*/
; ; FR6=H'40400000/*10 進数の 3*/
; 実行後: ; FR5=H'3FAAAAAA/*10 進数の 1.33...*/
; FR6=H'40400000
```

8.3.5 FLDIO Floating point LoaD Immediate 0: 浮動小数点命令 浮動小数点ロードイミディエイト 0

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FLDI0 FRn	H'00000000→FRn	1111nnnn10001101	2	1	-

(1) 説明

浮動小数点レジスタ FRn に、浮動小数点数の 0 (0x00000000) をロードします。

(2) 動作内容

(3) 例外

なし

(4) 使用例

FLDI0 FR1 ; イミディエイト 0 をロード

;実行前: FR1=x (don't care)

;実行後: FR1=00000000

8.3.6 FLDI1 Floating point LoaD Immediate 1: 浮動小数点命令 浮動小数点ロードイミディエイト 1

 書式
 動作概略
 命令コード
 レイテンシー
 ピッチ
 T ビット

 FLDI1 FRn
 H'3F800000→FRn
 1111nnnn10011101
 2
 1

(1) 説明

浮動小数点レジスタ FRn に、浮動小数点数の 1 (0x3F800000) をロードします。

(2) 動作内容

(3) 例外

なし

(4) 使用例

FLDI1 FR2 ; \(\) ; \(\) ; \(\) \(\) \(\) ; \(\)

;実行前: FR2=x (don't care)

;実行後: FR2=H'3F800000/*10 進数の 1*/

8.3.7 FLDS Floating point LoaD to System register: 浮動小数点命令 システムレジスタへの浮動小数点数ロード

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FLDS	FRm→FPUL	1111nnnn00011101	2	1	-
FRm,FPUL					

(1) 説明

浮動小数点レジスタ FRm の内容を、システムレジスタ FPUL にコピーします。

(2) 動作内容

(3) 例外

なし

(4) 使用例

8.3.8 FLOAT FLOAting point Convert from Integer: 浮動小数点命令 整数から浮動小数点数への変換

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FLOAT	(float)FPUL→FRn	1111nnnn00101101	2	1	-
FPUL,FRn					

(1) 説明

FPUL の内容を整数値として解釈して、その値を浮動小数点数に変換します。演算結果は、浮動小数点レジスタ FRn に書き込まれます。

(2) 動作内容

(3) 例外

なし

(4) 使用例

;整数値を浮動小数点数値に変換

;FLOAT 命令実行前:

```
MOV.L #H'00000003,R1 ; R1=H'00000003
FLDI0 FR2 ; FLOAT 命令実行後:
LDS R1, FPUL ; FPUL=H'00000003
```

FLOAT FPUL, FR2 ; FR2=H'40400000/*10 進数の 3*/

8.3.9 FMAC Floating point Multiply ACcumulate: 浮動小数点命令 浮動小数点数積和演算

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FMAC	FR0 x FRm+FRn	1111nnnnmmmm1110	2	1	-
FR0,FRm,FRn	→FRn				

(1) 説明

浮動小数点レジスタ FR0 と FRm の内容を、(浮動小数点数として)算術的に乗算します。この演算結果に対して、浮動小数点レジスタ FRn の内容を加算し、その結果を FRn に書き込みます。

(2) 動作内容

```
FMAC(float *FR0,*FRm,*FRn)
                                               /* FMAC FR0,FRm,FRn */
long
           tmp_FPSCR;
float
           *tmp_FMUL = *FRm;
           FMUL(F0,tmp FMUL);
           pc -=2;
                                               /* correct pc */
                                               /* save cause field for FR0*FRm
           tmp_FPSCR = FPSCR;
           FADD(tmp_FMUL,FRn);
           FPSCR |= tmp FPSCR;
                                               /* reflect cause field for F0*FRm
            */
}
```

FMAC 特殊ケース

FRn	FR0			(O 1377)		Rm			
		+NORM	-NORM	+0	-0	+INF	-INF	qNaN	sNaN
NORM	NORM	MAC				INF			
	0					Invalid			
	+INF	+INF	-INF	Invalid		+INF	-INF		
	-INF	-INF	+INF			-INF	+INF		
+0	NORM	MAC				INF			
	0				+0	Invalid			
	+INF	+INF	-INF	Invalid		+INF	-INF		
	-INF	-INF	+INF			-INF	+INF		
-0	+NORM	MAC		+0	-0	+INF	-INF		
	-NORM			-0	+0	-INF	+INF		
	+0	+0	-0	+0	-0	Invalid			
	-0	-0	+0	-0	+0				
	+INF	+INF	-INF	Invalid		+INF	-INF		
	-INF	-INF	+INF			-INF	+INF		
+INF	+NORM	+INF					Invalid		
	-NORM						+INF		
	0					Invalid			
	+INF			Invalid		+INF			
	-INF	Invalid	+INF			=	+INF		
-INF	+NORM	-INF					-INF		
	-NORM								
	0								
	+INF	Invalid		Invalid			-INF		
	-INF	-INF				-INF	Invalid		
qNaN	0		ı			Invalid			
	INF			Invalid					
	!sNaN]							
!NaN	qNaN						qNaN		
All types	sNaN								
sNaN	All types								Invalid

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation)

(4) 使用例

FMAC FR0, FR3, FR5 ; 浮動小数点数積和演算

FR0*FR3+FR5->FR5

 ;実行前:
 FR0=H'40000000/*10 進数の 2*/

 ;
 FR3=H'40800000/*10 進数の 4*/

 ;
 FR5=H'3F800000/*10 進数の 1*/

 ;実行後:
 FR0=H'40000000/*10 進数の 2*/

 ;
 FR3=H'40800000/*10 進数の 4*/

 ;
 FR5=H'41100000/*10 進数の 9*/

FMAC FRO, FRO, FR5 ;FR0*FR0+FR5->FR5

 ;実行前:
 FR0=H'40000000/*10 進数の 2*/

 ;
 FR5=H'3F800000/*10 進数の 1*/

 ;実行後:
 FR0=H'40000000/*10 進数の 2*/

 ;
 FR5=H'40A00000/*10 進数の 5*/

FMAC FR0, FR5, FR0 ;FR0*FR5+FR0->FR5

 ;実行前:
 FR0=H'40000000/*10 進数の 2*/

 ;
 FR5=H'40A00000/*10 進数の 5*/

 ;実行後:
 FR0=H'41400000/*10 進数の 12*/

 ;
 FR5=H'40A00000/*10 進数の 5*/

8.3.10 FMOV Floating point MOVe:浮動小数点命令

浮動小数点数転送

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
1. FMOV FRm, FRn	$FRm \rightarrow FRn$	1111nnnnmmmm1100	2	1	-
2. FMOV.S @Rm, FRn	$(Rm) \rightarrow FRn$	1111nnnnmmmm1000	2	1	-
3. FMOV.S FRm, @Rn	$FRm \rightarrow (Rn)$	1111nnnnmmmm1010	2	1	-
4. FMOV.S @Rm+,FRn	$(Rm) \rightarrow FRn,$	1111nnnnmmmm1001	2	1	-
	Rm+=4				
5. FMOV.S FRm,@-Rn	Rn-=4,	1111nnnnmmmm1011	2	1	-
	FRm→(Rn)				
6. FMOV.S @(R0,Rm), FRn	(R0+Rm)→FRn	1111nnnnmmmm0110	2	1	-
7. FMOV.S FRm,@(R0,Rn)	$FRm\rightarrow (R0+Rn)$	1111nnnnmmmm0111	2	1	-

(1) 説明

- 1. 浮動小数点レジスタFRmの内容を浮動小数点レジスタFRnに転送します。
- 2. 汎用レジスタRmにより指定されたアドレスのメモリ内容を、浮動小数点レジスタFRnにロードします。
- 3. 浮動小数点レジスタFRmの内容を、汎用レジスタRnにより指定されたアドレスのメモリ位置にストアします。
- 4. 汎用レジスタRmにより指定されたアドレスのメモリ内容を、浮動小数点レジスタFRnにロードします。ロードが正常に完了した後、Rmの値が4インクリメントされます。
- 5. 浮動小数点レジスタFRmの内容を、汎用レジスタRn-4により指定されたアドレスのメモリ位置にストアします。ストアが正常に完了した後、デクリメントされた値(Rn-4)がRnの値となります。
- 6. 汎用レジスタRmとR0により指定されたアドレスのメモリ内容を、浮動小数点レジスタFRnにロードします。
- 7. 浮動小数点レジスタFRmの内容を、汎用レジスタRnとR0により指定されたアドレスのメモリ 位置にストアします。

(2) 動作内容

```
{
          if(store_long(FRm,tmp_address) !=Address_Error)
          store_long(FRm,Rn);
          pc += 2;
}
FMOV RESTORE(long *Rm, float *FRn) /* FMOV.S @Rm+, FRn */
          if(load_long(Rm,FRn) !=Address_Error)
          *Rm += 4;
          pc += 2;
                                          /*FMOV.S FRm,@-Rn */
FMOV_SAVE(float *FRm,long *Rn)
long
          *tmp address =*Rn -4;
          if(store_long(FRm,tmp_address) !=Address_Error)
          Rn = tmp_address;
          pc += 2;
}
FMOV_LOAD_index(long *Rm, long *R0, float *FRn) /* FMOV.S @(R0,Rm),FRn*/
          if (load_long(&(*Rm+*R0),FRn), ! = Address_Error);
          pc += 2;
FMOV_STORE_index(float *FRm,long *R0, long *Rn) /* FMOV.S FRm,@(R0,Rn) */
{
          if (store_long(FRm,&((*Rn+*R0)), ! = Address_Error);
          pc += 2;
}
```

(3) 例外

アドレスエラー

(4) 使用例			
FMOV.S	@R1, FR2	;ロード	
		;実行前:	@R1=H'00ABCDEF
		;	FR2=0
		;実行後:	@R1=H'00ABCDEF
		;	FR2=H'00ABCDEF
FMOV.S	FR2, @R3	;ストア	
		;実行前:	@R3=0
		;	FR2=H'40800000
		;実行後:	@R3=H'40800000
		;	FR2=H'40800000
FMOV.S	@R3+,FR3	;リストア	
		;実行前:	R3=H'0C700028
		;	@R3=H'40800000
		;	FR3=0
		;実行後:	R3=H'0C70002C
		;	FR3=H'40800000
FMOV.S	FR4, @-R3	;セーブ	
		;実行前:	R3=H'0C700044
		•	@R3=0
			FR4=H'01234567
			R3=H'0C700040
		;	@R3=H'01234567
		;	FR4=H'01234567
EMOLL G	@(R0, R3), FR4	ノンデックフ付きロ	Lo.
FMOV.S	@(RU, R3), FR4		
			R0=H'00000004
		i	R3=H'0C700040 @H'0C700044=H'00ABCDEF
		;	FR=4
		; ;実行後:	R0=H'00000004
			R3=H'0C700040
		;	FR4=H'00ABCDEF
		i	INT-II OUNDODE
FMOV.S	FR5, @(R0,R3)	;インデックス付きス b	-ア
		;実行前:	R0=H'00000028

; R3=H'0C700040 ; @H'0C700068=0 ; FR5=H'76543210

;実行後: R0=H'00000028 ; R3=H'0C700040

; @H'0C700068=H'76543210

FMOV.S FR5, FR6 ; レジスタファイル内

; 実行前: FR5=H'76543210 ; FR6=x(don't care) ; 実行後: FR5=H'76543210 ; FR6=H'76543210

8.3.11 FMUL Floating point MULtiply: 浮動小数点命令

浮動小数点数乗算

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FMUL FRm,FRn	$FRn \times FRm \rightarrow FRn$	1111nnnnmmmm0010	2	1	-

(1) 説明

浮動小数点レジスタ FRm と FRn の内容を、(浮動小数点数として)算術的に乗算します。 演算結果は、FRn に書き込まれます。

(2) 動作内容

```
/* FMUL FRm, FRn */
FMUL(float *FRm,*FRn)
          clear_cause_VZ();
          if((data type of(FRm) = = sNaN)
                 (data_type_of(FRn) = = sNaN))
                                                           invalid(FRn);
          else if((data type of(FRm) = = qNaN) | |
                 (data_type_of(FRn) = = qNaN))
                                                           qnan (FRn);
else case(data_type_of(FRm)
          NORM
          case(data_type_of(FRn))
                                      {
                 PINF
                         : inf(FRn, sign_of(FRm) ^sign_of(FRn));
                                                                    break;
                 default : *FRn=(*FRn)*(*FRm);
                                                                    break;
          }
                                                                    break;
          PZERO :
          NZERO :
          case(data_type_of(FRn))
                 PINF
                         : invalid(FRn);
                 NINF
                                                                    break;
                 default : zero(FRn,sign_of(FRm)^sign_of(FRn));
                                                                    break;
                                                                    break;
          PINF
          NINF
          case(data_type_of(FRn))
                 PZERO
                 NZERO
                         : invalid(FRn);
                                                                    break;
                 default :inf (FRn,sign of(FRm)^sign of(FRn));
                                                                     break
                                                                    break;
```

```
}
pc += 2;
}
```

FMUL 特殊ケース

FRm				FRn			
	NORM	+0	-0	+INF	-INF	qNaN	sNaN
NORM	MUL	0		INF			
+0	0	+0	-0	Invalid			
-0		-0	+0				
+INF	INF	Invalid		+INF	-INF		
-INF				-INF	+INF		
qNaN						qNaN	
sNaN							Invalid

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation)

(4) 使用例

FMUL FR2, FR3 ; 浮動小数点数乗算

;実行前: FR2=H'40000000/*10 進数の 2*/ ; FR3=H'40800000/*10 進数の 4*/

;実行後: FR2=H'40000000

; FR3=H'41000000/*10 進数の 8*/

8.3.12 FNEG Floating point NEGate: 浮動小数点命令

浮動小数点数符号反転

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FNEG FRn	-FRn→FRn	1111nnnn01001101	2	1	-

(1) 説明

浮動小数点レジスタ FRn の内容を、(浮動小数点数として)算術的に符号を反転します。 演算結果は、FRn に書き込まれます。

(2) 動作内容

FNEG 特殊ケース

FRn	NORM	+0	-0	+INF	-INF	qNaN	sNaN
FNEG(FRn)	NEG	-0	+0	-INF	+INF	qNaN	Invalid

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation)

(4) 使用例

FNEG FR2 ; 浮動小数点数符号反転

;実行前: FR2=H'40800000/*10 **進数の**4*/

;実行後: FR2=H'C0800000/*10 進数の-4*/

8.3.13 FSQRT Floating point SQuare RooT: 浮動小数点命令

浮動小数点数平方根

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FSQRT FRn	$\sqrt{FRn} \to FRn$	1111nnnn01101101	14	13	-

(1) 説明

浮動小数点レジスタ FRn の内容の (浮動小数点数としての) 算術的な平方根をとります。 演算結果は、FRn に書き込まれます。

(2) 動作内容

```
FSQRT(float *FRn)
                            /* FSQRT FRn */
            clear_cause_VZ();
            case(data type of(FRn)) {
            NORM
                             : if(sign_of(FRn) = = 0)
                                               *FRn = sqrt(*FRn);
                              else invalid(FRn);
                                                                break;
            PZERO
           NZERO
            PINF
                                              *FRn = *FRn;
                                                               break;
                                              invalid(FRn);
           NINF
                                                               break;
            qNaN
                                               gnan (FRn) ;
                                                                break;
                                               invalid(FRn);
            sNaN
                                                                break;
           pc += 2;
}
```

FSQRT 特殊ケース

				10711				
FRn	+NORM	-NORM	+0	-0	+INF	-INF	qNaN	sNaN
FSQRT(FRn)	SQRT	Invalid	+0	-0	+INF	Invalid	qNaN	Invalid

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation)

8. 各命令の説明

(4) 使用例

FSQRT FR4 ;浮動小数点数平方根

;実行前: ;FR4=H'4040000/*10 進数の 3*/

;実行後: ;FR4=H'3FDDB3D7/*10 進数の1.7320*/

8.3.14 FSTS Floating point STore from System register: 浮動小数点命令

システムレジスタからの浮動小数点数ストア

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FSTS FPUL,FRn	FPUL→FRn	1111nnnn00001101	2	1	-

(1) 説明

システムレジスタ FPUL の内容を浮動小数点レジスタ FRn にコピーします。

(2) 動作内容

(3) 例外

なし

(4) 使用例

```
MOV.L #H'00000002, R2 ;FSTS 命令実行前: ;R2=H'00000002 
FLDIO FR5 ;FSTS 命令実行後: ;R2=H'00000002 
FSTS FPUL, R5 ;FSTS 命令实行後: ;R2=H'00000002 
;FR5= H'00000002
```

8.3.15 FSUB Floating point SUBtract: 浮動小数点命令

浮動小数点数減算

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FSUB FRm, FRn	FRn-FRm→FRn	1111nnnnmmmm0001	2	1	-

(1) 説明

浮動小数点レジスタ FRn の内容から浮動小数点レジスタ Fm の内容を、(浮動小数点数として)算術的に減算します。演算結果は、FRn に書き込まれます。

(2) 動作内容

```
FSUB (float *FRm, FRn)
                                             /* FSUB FRm, FRn */
    clear_cause_VZ();
    if((data type of(FRm) = = sNaN)
     (data_type_of(FRn) = = sNaN))
                                                         invalid(FRn);
    else if((data type of(FRm) = = qNaN)
      (data type of (FRn) = = qNaN))
                                                         qnan(FRn);
 else case(data_type_of(FRm)) {
    NORM
    case(data_tyoe_of(FRn))
    PINF
                              inf(FRn,0);
                                                         break;
    NINF
                              inf(FRn,1);
                                                         break;
                              *FRn = *FRn - *FRm;
    default :
                                                         break;
                                                         break;
    PZERO
    case(data_type_of(FRn))
                              *FRn = *FRn - *FRm;
    NORM
                                                         break;
    PZERO
                              zero(FRn,0);
                                                         break;
    NZERO
                              zero(FRn,1);
                                                         break;
    PINF
                              inf(FRn,0);
                                                         break;
    NINF
                              inf(FRn,1);
                                                         break;
                                                         break;
    NZERO
    case(data_type_of(FRn))
    NORM
                              *FRn = *FRn - *FRm; break;
    PZERO
    NZERO
                              zero(FRn,0);
                                                         break;
    PINF
                              inf(FRn,0);
                                                         break;
```

```
NINF :
                          inf(FRn,1);
                                                   break;
                                                    break;
   PINF
   case(data_type_of(FRn))
   NINF :
                           invalid(FRn);
                                                   break;
   default :
                           inf(FRn,1);
                                                   break;
                                                    break;
NINF :
case(data_type_of(FRn))
   PINF
                           invalid(FRn);
                                                   break;
   default :
                           inf(FRn,0);
                                                   break;
                                                    break;
   pc += 2;
}
```

FSUB 特殊ケース

FRm				FRn			
	NORM	+0	-0	+INF	-INF	qNaN	sNaN
NORM	SUB			+INF	-INF		
+0			-0				
-0		+0					
+INF	-INF			Invalid			
-INF	+INF				Invalid		
qNaN						qNaN	
sNaN							Invalid

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (Invalid Operation) 例外

(4) 使用例

;浮動小数点数減算 FSUB FR0, FR3 ;実行前: ; FR0=H'3F800000/*10 進数の 1*/ ;FR3=H'40E00000/*10 進数の 7*/

;実行後: ;FR0=H'3F800000/*10 進数の 1*/ ;FR3=H'40C00000/*10 進数の 6*/ ;

FR3, FR2 FSUB

> ;FR2=H'40800000/*10 進数の 4*/ ;実行前: ;FR3=H'40C00000/*10 進数の 6*/ ;FR2=H'C0000000/*10 進数の-2*/ ;実行後: ;FR3=H'40C00000/*10 進数の 6*/

8.3.16 FTRC Floating point TRuncate and Convert to integer: 浮動小数点命令

浮動小数点数から整数への切り捨て変換

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
FTRC FRm, FPUL	(long)FRm→FPUL	1111nnnn00111101	2	1	-

(1) 説明

浮動小数点レジスタ FRm の内容を浮動小数点数として解釈し、その値の小数部を切り捨てて整数に変換します。演算結果は、FRn に書き込まれます。

(2) 動作内容

```
#define N_INT_RANGE 0xCF000000
                                             /* 01.000000 * 2<sup>16</sup> */
#define P_INT_RANGE 0x47FFFFFF
                                              /* 1.fffffe * 2^30 */
FTRC(float *FRm,int *FPUL)
                                              /* FTRC FRm, FPUL */
     clear cause VZ();
     case(ftrc_type_of(FRm))
     NORM
               :
                       *FPUL = (long)(*FRm); break;
                      ftrc invalid(0);
     PINF
                                              break;
                     ftrc invalid(1);
     NINF
               :
                                              break;
 }
 pc += 2;
int ftrc_type_of(long *src)
long abs;
     abs = *src & 0x7FFFFFF;
 if(sign_of(src) = = 0)
                               return(NINF);/* NaN
     if(abs > 0x7F800000)
  else if(abs > P INT RANGE)
                               return(PINF);/* out of range,+INF
                                return(NORM); /* +0,+NORM
  else
  }
                {
 else
     if(*src > N INT RANGE)
                               return(NINF);/* out of range ,+INF,NaN */
     else
                                return(NORM); /* -0,-NORM
  }
```

FTRC 特殊ケース

FRn	NORM	+0	-0	positive out of range	negative out of rarge	+INF	-INF	qNaN	sNaN
FTRC (FRn)	TRC	0	0	7FFFFFF	80000000	Invalid +MAX	Invalid -MAX	Invalid -MAX	Invalid -MAX

【注】 非正規化数の値は、ゼロとして扱われます。

(3) 例外

無効演算 (invalid Operation)

(4) 使用例

```
MOV.L
           #H'402ED9EB, R2
LDS
           R2, FPUL
FSTS
          FPUL, FR6
                           ;FR6=H'402ED9EB/*10 進数の2.7320*/
FTRC
           FR6, FPUL
                            ;R2=H'00000002/*10 進数の 2*/
STS
           FPUL, R2
                            ; FTRC および STS 命令実行前:
                                R2=H'402ED9EB
                                FR6=H'402ED9EB
                            ; FTRC および STS 命令実行後:
                                R2=H'00000002
                                FR6=H'402ED9EB
```

8.3.17 LDS Load to FPU System register: FPU に関する CPU 命令 FPU システムレジスタへの転送

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
1. LDS Rm, FPUL	Rm→FPUL	0100nnnn01011010	2	1	-
2. LDS.L@Rm+,FPUL	$(Rm) \rightarrow FPUL,$	0100nnnn01010110	2	1	-
	Rm+=4				
3. LDS Rm,FPSCR	Rm→FPSCR	0100nnnn01101010	3	1	-
4. LDS.L	(Rm)→FPSCR,	0100nnnn01100110	3	1	-
@Rm+,FPSCR	Rm+=4				

(1) 説明

- 1. 汎用レジスタRmの内容をシステムレジスタFPULに転送します。
- 2. 汎用レジスタRmにより指定されたアドレスのメモリ内容を、システムレジスタFPULにロードします。ロードが正常に完了した後、Rmの値が4インクリメントされます。
- 3. 汎用レジスタRmの内容をシステムレジスタFPSCRに転送します。FPSCR中のあらかじめ値が 定義されているビットは変更されません。
- 4. 汎用レジスタRmにより指定されたアドレスのメモリ内容を、システムレジスタFPSCRにロードします。ロードが正常に完了した後、Rmの値が4インクリメントされます。FPSCR中のあらかじめ値が定義されているビットは、変更されません。

(2) 動作内容

```
#define FPSCR MASK 0x00018C60
LDS(long *Rm, *FPUL)
                                                /* LDS Rm, FPUL */
            *FPUL = *Rm;
            pc += 2;
LDS RESTORE(long *Rm, *FPUL)
                                                /* LDS.L @Rm+,FPUL */
{
            if(load long(Rm,FPUL) != Address Error) *Rm += 4 ;
            pc += 2;
}
LDS(long *Rm, *FPSCR)
                                                /* LDS Rm, FPSCR */
            *FPSCR = *Rm & FPSCR_MASK;
            pc += 2;
LDS_RESTORE(long *Rm, *FPSCR) /* LDS.L @Rm+,FPSCR */
{
```

```
long *tmp_FPSCR;
             if(load_long(Rm, tmp_FPSCR) != Address_Error){
                             *FPSCR =*tmp_FPSCR & FPSCR_MASK;
                             *Rm += 4;
             }
            pc += 2;
  }
(3) 例外
 アドレスエラー
(4) 使用例
·LDS
  例 1
         #H'12345678, R2 ;LDS および FSTS 命令実行前:
   MOV.L
                              ; R2=H'12345678
   FLDI0
         FR3
                                     FR3=0
   LDS
          R2, FPUL
                              ;LDS および FSTS 命令実行後:
                                    R2=H'12345678
   FSTS
          FPUL, FR3
                                    FR3= H'12345678
  例 2
                            ; LDS 命令実行後:
   MOV.L #H'00040801, R4
   LDS
           R4, FPSCR
                              ;FPSCR=00040801
·LDS.L
  例 1
   LDI0
          FR0
                              ; LDS . L および FSTS 命令実行前 :
   MOV.L #H'87654321, R4
                                    FR0=0
   MOV.L #H'0C700128, R8
                                    R8=0C700128
   MOV.L R4,@R8
                              ; LDS . L および FSTS 命令実行後:
   LDS.L @R8+, FPUL
                                    FR0=87654321
   FSTS
         FPUL, FR0
                                    R8=0C70012C
  例 2
   MOV.L #H'00040C01, R4
                              ;LDS.L 命令実行前:
   MOV.L #H'0C700134, R8
                                    R8=0C700134
                              ;LDS.L 命令実行後:
   MOV.L R4,@R8
                                    R8=0C700138
   LDS.L
         @R8+, FPSCR
                                    FPSCR=00040C01
```

8.3.18 STS STore from FPU System register: FPU に関する CPU 命令 FPU システムレジスタからの転送

書式	動作概略	命令コード	レイテンシー	ピッチ	Tビット
1. STS FPUL,Rn	FPUL→Rn	0000nnnn01011010	2	1	-
2. STS.L FPUL,@-Rn	Rn -= 4,	0100nnnn01010010	2	1	-
	FPUL→@(Rn)				
3. STS FPSCR,Rn	FPSCR→Rn	0000nnnn01101010	3	1	-
4. STS.L FPSCR,@-Rn	Rn -= 4,	0100nnnn01100010	3	1	-
	FPSCR→@(Rn)				

(1) 説明

- 1. システムレジスタFPULの内容を汎用レジスタRnに転送します。
- 2. システムレジスタFPULの内容を、汎用レジスタRn-4により指定されたアドレスのメモリ位置 にストアします。ストアが正常に完了した後、デクリメントされた値がRnの値となります。
- 3. システムレジスタFPSCRの内容を汎用レジスタRnに転送します。
- 4. システムレジスタFPSCRの内容を、汎用レジスタRn-4により指定されたアドレスのメモリ位置にストアします。ストアが正常に完了した後、デクリメントされた値がRnの値となります。

(2) 動作内容

```
STS(long *FPUL,*Rn)
                                                /* STS.L FPUL, Rn */
            *Rn = *FPUL;
            pc += 2;
STS SAVE(long *FPUL, *Rn)
                                               /* STS.L FPUL,@-Rn */
long *tmp address = *Rn - 4;
            if(store long(FPUL, tmp address) != Address Error)
            Rn = tmp address;
            pc += 2;
STS(long *FPSCR,*Rn)
                                                /* STS FPSCR,Rn */
            *Rn = *FPSCR;
            pc += 2;
STS_RESTORE long *FPSCR,*Rn)
                                               /* STS.L FPSCR,@-Rn */
long *tmp_address = *Rn - 4;
            if(store long(FPSCR tmp address) != Address Error)
```

Rev.5.00 2006.05.26 8-169 RJJ09B0345-0500

```
Rn = tmp_address
            pc += 2;
  }
(3) 例外
 アドレスエラー
(4) 使用例
·STS
  例 1
  MOV.L #H'12ABCDEF, R12
  LDS.L @R12, FPUL
        FPUL, R13
  STS
                        ; STS 命令実行後:
                        ; R13 = 12ABCDEF
  例 2
  STS FPSCR, R2
                        ; STS 命令実行後:
                        ; FPSCR のその時点の内容が R2 レジスタにストアされます。
STS.L
  例 1
  MOV.L #H'0C700148, R7
  STS
        FPUL, @-R7
                        ; STS.L 命令実行前:
                        R7 = H'0C700148
                        ; STS.L命令実行後:
                           R7 = H'0C700144, FPULの内容は H'0C700144番地の
                             メモリにセーブされます。
                        ; location H'0C700144
  例 2
  MOV.L #H'0C700154, R8
  STS.L FPSCR, @-R8
                        ; STS.L 命令実行後:
                           FPSCR の内容は H'0C700150 番地のメモリにセーブされます
```

8.4 DSP データ転送命令の説明 (SH3-DSP のみ)

DSP データ転送命令を、アルファベット順に示します。

表 8.1 アルファベット順 DSP データ転送命令

命令	動作	命令コード	実行 ステート	DC ビット
MOVS.L @-As,Ds	As - 4→As、(As)→Ds	111101AADDDD0010	1	-
MOVS.L @As,Ds	(As)→Ds	111101AADDDD0110	1	-
MOVS.L @As+,Ds	(As)→Ds、As + 4→As	111101AADDDD1010	1	-
MOVS.L @As+lx,Ds	(As)→Ds、As + Is→As	111101AADDDD11110	1	-
MOVS.L Ds,@-As	As - 4→As、Ds→(As)	111101AADDDD0011	1	-
MOVS.L Ds,@As	Ds→(As)	111101AADDDD0111	1	-
MOVS.L Ds,@As+	Ds→(As)、As + 4→As	111101AADDDD1011	1	-
MOVS.L Ds,@As+Is	Ds→(As)、As + Is→As	111101AADDDD1111	1	-
MOVS.W @-As,Ds	As - 2→As、(As)→MSW of Ds、 0→LSW of Ds	111101AADDDD0000	1	-
MOVS.W @As,Ds	(As)→MSW of Ds、0→LSW of Ds	111101AADDDD0100	1	-
MOVS.W @As+,Ds	(As)→MSW of Ds、0→LSW of Ds、 As + 2→As	111101AADDDD1000	1	-
MOVS.W @As+Is,Ds	(As)→MSW of Ds、0→LSW of Ds、 As + Is→As	111101AADDDD1100	1	-
MOVS.W Ds,@-As	As - 2→As、MSW of Ds→(As)	111101AADDDD0001	1	-
MOVS.W Ds,@As	MSW of Ds→(As)	111101AADDDD0101	1	-
MOVS.W Ds,@As+	MSW of Ds→(As)、As + 2→As	111101AADDDD1001	1	-
MOVS.W Ds,@As+Is	MSW of Ds→(As)、As + Is→As	111101AADDDD1101	1	-
MOVX.W @Ax,Dx	(Ax)→MSW of Dx、0→LSW of Dx	111100A*D*0*01**	1	-
MOVX.W @Ax+,Dx	$(Ax)\rightarrow MSW$ of Dx , $0\rightarrow LSW$ of Dx , $Ax + 2\rightarrow Ax$	111100A*D*0*10**	1	-
MOVX.W @Ax+lx,Dx	$(Ax)\rightarrow MSW$ of Dx , $0\rightarrow LSW$ of Dx , $Ax + Ix\rightarrow Ax$	111100A*D*0*11**	1	-
MOVX.W Da,@Ax	MSW of Da→(Ax)	111100A*D*1*01**	1	-
MOVX.W Da,@Ax+	MSW of Da \rightarrow (Ax), Ax + 2 \rightarrow Ax	111100A*D*1*10**	1	-
MOVX.W Da,@Ax+Ix	MSW of Da \rightarrow (Ax), Ax + Ix \rightarrow Ax	111100A*D*1*11**	1	-
MOVY.W @Ay,Dy	(Ay)→MSW of Dy、0→LSW of Dy	111100*A*D*0**01	1	-
MOVY.W @Ay+,Dy	(Ay) \rightarrow MSW of Dy、0 \rightarrow LSW of Dy、Ay + 2 \rightarrow Ay	111100*A*D*0**10	1	-
MOVY.W @Ay+ly,Dy	$(Ay)\rightarrow MSW$ of Dy, $0\rightarrow LSW$ of Dy, $Ay + Iy\rightarrow Ay$	111100*A*D*0**11	1	-
MOVY.W Da,@Ay	MSW of Da→(Ay)	111100*A*D*1**01	1	-
MOVY.W Da,@Ay+	MSW of Da→(Ay)、Ay + 2→Ay	111100*A*D*1**10	1	-
MOVY.W Da,@Ay+ly	MSW of Da \rightarrow (Ay), Ay + Iy \rightarrow Ay	111100*A*D*1**11	1	-
NOPX	No Operation	1111000*0*0*00**	1	-
NOPY	No Operation	111100*0*0*0**00	1	-

【注】 MSW : オペランドの上位ワード

LSW : オペランドの下位ワード

X、Y データ転送(MOVX.W、MOVY.W)、シングルデータ転送(MOVS.W、MOVS.L)の動作を 説明します。

(1) X、Y データ転送 (MOVX.W、MOVY.W)

この命令は XDB バス、YDB バスを使って X、Y メモリをアクセスします。X、Y メモリ以外のエリアはアクセスできません。メモリアクセスはワード単位のアクセスです。独立したバスを使用するため、命令フェッチ (LDB バスを使用) とはアクセス競合が発生しません。

同時並行して実行されるデータ演算命令が条件付き命令であっても、X、Y データ転送命令は条件に関係なく実行されます。

X、Y データ転送のロード、ストアの動作を図 8.1 に示します。




図 8.1 X、Y データ転送のロード、ストアの動作

X メモリデータ転送の動作を次に示します。Y メモリデータ転送も同様です。

(2) シングルデータ転送 (MOVS.W、MOVS.L)

シングルデータ転送は DSP レジスタにロード、ストアする命令で、システムレジスタのロード、ストア命令と似ています。メモリと DSP レジスタとの間のデータ転送を LDB バスを使って転送します。CPU コアの命令と同じようにデータアクセスと命令アクセスの競合が発生します。

シングルデータ転送はワード長、ロングワード長のデータが転送できます。

シングルデータ転送のロード、ストアの動作を図8.2に示します。




図 8.2 シングルデータ転送のロード、ストアの動作

シングルデータ転送のロード、ストア動作を次に示します。

```
LAB = MAB;
if ( Ms!=NLS && W/L is word access ) { /* MOVS.W */
   if (LS==load) {
           if (Ds!=A0G && Ds!=A1G) {
                             Ds[31:16] = LDB[15:0]; Ds[15:0] = 0x0000;
                             if (Ds==A0) AOG[7:0] = LDB[15]
                             if (Ds==A1) A1G[7:0] = LDB[15]
           else Ds[7:0] = LDB[7:0];
                                                              /* Ds is A0G or A1G */
   else { /* Store */
           if (Ds!=A0G && Ds!=A1G) LDB[15:0] = Ds[31:16];
           /* Ds is A0G or A1G */
           else LDB[15:0] = Ds[7:0] with 8bit sign-extention;
   }
else if ( MA!=NLS && W/L is long-word access ) { /* MOVS.L */
   if (LS==load) {
           if (Ds!=A0G && Ds!=A1G) {
                            Ds[31:0] = LDB[31:0];
                             if (Ds==A0) AOG[7:0] = LDB[31]
                             if (Ds==A1) A1G[7:0] = LDB[31]
           }
           else Ds[7:0] = LDB[7:0]; /* Ds is AOG or A1G */
   else { /* Store */
           if (Ds!=A0G && Ds!=A1G) LDB[31:0] = Ds[31:0];
           /* Ds is A0G or A1G */
           else LDB[31:0] = Ds[7:0] with 24bit sign-extention;
   }
}
```

次の形式で命令を説明します。

命令の名称 命令の機能(英文)

命令の分類

命令の機能

書式	動作概略	命令コード	実行ステート	DC ビット
アセンブラの入力書 式を表示します。			DSP 命令はすべて 1 です。	命令実行後の、DC ビットの状態を表示します。

• 書式

[if cc] OP.Sz SRC1,SRC2,DEST

[if cc]:条件、(無条件、DCTまたはDCF)

OP : オペレーションニーモニック

Sz : サイズ

SRC1: ソース1オペランド SRC2: ソース2オペランド

DEST: デスティネーションオペランド

• 動作概略

→,← :転送方向

(xx) : メモリオペランドDC : DSR内のフラグビット& : ビットごとの論理積! ビットごとの論理和

^ : ビットごとの排他的論理和 ~ : ビットごとの論理否定

<<n : 左nビットシフト >>n : 右nビットシフト

MSW : 上位ワード (ビット31~16) LSW : 下位ワード (ビット15~0)

[n1:n2] : ビットn1~n2

命令コード

ソースレジスタ、デスティネーションレジスタを表します。

Xデータ転送命令

A(Ax): 0=R4, 1=R5

D(デスティネーション、Dx): 0=X0, 1=X1

D(ソース、Da): 0=A0, 1=A1

Yデータ転送命令

A(Ay): 0=R6, 1=R7

D(デスティネーション、Dy): 0=Y0, 1=Y1

D(ソース、Da): 0=A0, 1=A1

シングルデータ転送命令

AA(As): 0=R4, 1=R5, 2=R2, 3=R3

DDDD(Ds): 5=A1, 7=A0, 8=X0, 9=X1, A=Y0, B=Y1, C=M0, D=A1G, E=M1,

F=A0G

DSP演算命令

iiiiii(imm): PSHAの場合は-32~+32、PSHLの場合は-16~+16 ee(Se): 0=X0, 1=X1, 2=Y0, 3=A1 ff(Sf): 0=Y0, 1=Y1, 2=X0, 3=A1 xx(Sx): 0=X0, 1=X1, 2=A0, 3=A1 yy(Sy): 0=Y0, 1=Y1, 2=M0, 3=M1 gg(Dg): 0=M0, 1=M1, 2=A0, 3=A1 uu(Du): 0=X0, 1=Y0, 2=A0, 3=A1 zzzz(Dz): 5=A1, 7=A0, 8=X0, 9=X1, A=Y0, B=Y1, C=M0, E=M1

DC ビット

更新 : 演算結果と状態選択ビット (CS) の指定に従って更新されます。 : 更新されません。

(1) 説明

命令の動作を説明します。

(2) 注意

命令を使う上で特に注意が必要なことを説明します。

- (3) 動作内容
 - C言語で動作内容を表示します。
- (4) 使用例

アセンブラニーモニックで例を示し、命令の実行前後の状態を表示します。

8.4.1 MOVS MOVe Single data between memory and dsp register: DSP データ転送命令

シングルデータ転送

書式	動作概略	命令コード	実行 ステート	DC ビット
MOVS.W @-As,Ds	As - 2→As、(As)→MSW of Ds、	111101AADDDD0000	1	-
	0→LSW of Ds			
MOVS.W @As,Ds	(As)→MSW of Ds、	111101AADDDD0100	1	-
	0→LSW of Ds			
MOVS.W @As+,Ds	(As)→MSW of Ds、	111101AADDDD1000	1	-
	0→LSW of Ds、As + 2→As			
MOVS.W @As+Is,Ds	(As)→MSW of Ds、0→LSW of Ds、	111101AADDDD1100	1	-
	As + Is→As			
MOVS.W Ds,@-As	As - 2→As、MSW of Ds→(As)	111101AADDDD0001	1	-
MOVS.W Ds,@As	MSW of Ds→(As)	111101AADDDD0101	1	-
MOVS.W Ds,@As+	MSW of Ds \rightarrow (As), As + 2 \rightarrow As	111101AADDDD1001	1	-
MOVS.W Ds,@As+Is	MSW of Ds \rightarrow (As), As + Is \rightarrow As	111101AADDDD1101	1	-
MOVS.L @-As,Ds	As - 4→As、(As)→Ds	111101AADDDD0010	1	-
MOVS.L @As,Ds	(As)→Ds	111101AADDDD0110	1	-
MOVS.L @As+,Ds	(As)→Ds、As + 4→As	111101AADDDD1010	1	-
MOVS.L @As+ls,Ds	(As)→Ds、As+Is→As	111101AADDDD11110	1	-
MOVS.L Ds,@-As	As - 4→As、Ds→(As)	111101AADDDD0011	1	-
MOVS.L Ds,@As	Ds→(As)	111101AADDDD0111	1	-
MOVS.L Ds,@As+	Ds→(As)、As + 4→As	111101AADDDD1011	1	-
MOVS.L Ds,@As+Is	Ds→(As)、As + Is→As	111101AADDDD1111	1	-


(1) 説明

ソースオペランドのデータをデスティネーションオペランドへ転送します。メモリからレジスタへ、レジスタからメモリへ転送します。ワード長、ロングワード長を指定できます。ワード転送の場合、ソースオペランドがメモリでデスティネーションオペランドがレジスタのときは、ワードデータはレジスタの上位ワードにロードされ、下位ワードは0でクリアされます。ソースオペランドがレジスタでデスティネーションオペランドがメモリのときは、レジスタの上位ワードがワードデータとしてストアされます。ロングワード転送の場合はロングワードデータが転送されます。レジスタがデスティネーションオペランドでガードビットがある場合は、符号が拡張されてガードビットに格納されます。

(2) 注意

ガードビットレジスタ、A0G、A1G の 1 つがストア処理のソースオペランドのときは、データは最下位 8 ビット (ビット $7 \sim 0$) に出力され、上位 24 ビット (ビット $31 \sim 8$) は符号拡張されます。

(3) 動作内容



(4) 使用例

MOVS.W @R4+,A0 ;実行前:R4=H'00000400,(R4)=H'8765,

A0=H'123456789A

実行後:R4=H'00000402,A0=H'FF87650000

MOVS.L A1,@-R3 ;実行前:R3=H'00000800,A1=H'123456789A

実行後:R3=H'000007FC, (H'000007FC)=H'3456789A

8.4.2 MOVX MOVe between X memory and dsp register: DSP データ 転送命令

X メモリデータ転送


書式	動作概略	命令コード	実行 ステート	DC ビット
MOVX.W @Ax,Dx	$(Ax)\rightarrow MSW \text{ of } Dx, 0\rightarrow LSW \text{ of } Dx$	111100A*D*0*01**	1	-
MOVX.W @Ax+,Dx	$(Ax)\rightarrow MSW \text{ of } Dx, 0\rightarrow LSW \text{ of } Dx,$	111100A*D*0*10**	1	-
	$Ax + 2 \rightarrow Ax$			
MOVX.W @Ax+Ix,Dx	$(Ax)\rightarrow MSW \text{ of } Dx, 0\rightarrow LSW \text{ of } Dx,$	111100A*D*0*11**	1	-
	$Ax + Ix \rightarrow Ax$			
MOVX.W Da,@Ax	MSW of Da \rightarrow (Ax)	111100A*D*1*01**	1	-
MOVX.W Da,@Ax+	MSW of Da \rightarrow (Ax), Ax + 2 \rightarrow Ax	111100A*D*1*10**	1	-
MOVX.W Da,@Ax+Ix	MSW of Da \rightarrow (Ax), Ax + Ix \rightarrow Ax	111100A*D*1*11**	1	-

命令コードの「*」部分は、MOVY 命令指定領域です。

(1) 説明

ソースオペランドのデータをデスティネーションオペランドへ転送します。メモリからレジスタへ、レジスタからメモリへ転送します。X メモリとワード長だけが指定できます。ソースオペランドがメモリでデスティネーションオペランドがレジスタのときは、ワードデータはレジスタの上位ワードにロードされ、下位ワードは0でクリアされます。ソースオペランドがレジスタでデスティネーションオペランドがメモリのときは、レジスタの上位ワードがワードデータとしてストアされます。

(2) 動作内容



(3) 使用例

MOVX.W @R4+,X0 ;実行前:R4=H'08010000,(R4)=H'5555, X0=H'12345678

実行後:R4=H'08010002,X0=H'55550000

8.4.3 MOVY MOVe between Y memory and dsp register: DSP データ 転送命令

Yメモリデータ転送


書式	動作概略	命令コード	実行 ステート	DC ビット
MOVY.W @Ay,Dy	(Ay)→MSW of Dy、0→LSW of Dy	111100*A*D*0**01	1	-
MOVY.W @Ay+,Dy	$(Ay)\rightarrow MSW$ of Dy, $0\rightarrow LSW$ of Dy,	111100*A*D*0**10	1	-
	Ay + 2→Ay			
MOVY.W @Ay+ly,Dy	$(Ay)\rightarrow MSW$ of Dy, $0\rightarrow LSW$ of Dy,	111100*A*D*0**11	1	-
	Ay + Iy→Ay			
MOVY.W Da,@Ay	MSW of Da→(Ay)	111100*A*D*1**01	1	-
MOVY.W Da,@Ay+	MSW of Da \rightarrow (Ay), Ay + 2 \rightarrow Ay	111100*A*D*1**10	1	-
MOVY.W Da,@Ay+ly	MSW of Da \rightarrow (Ay), Ay + Iy \rightarrow Ay	111100*A*D*1**11	1	-

命令コードの「*」部分は、MOVX 命令の指定領域です。

(1) 説明

ソースオペランドのデータをデスティネーションオペランドへ転送します。メモリからレジスタへ、レジスタからメモリへ転送します。Yメモリとワード長だけが指定できます。ソースオペランドがメモリでデスティネーションオペランドがレジスタのときは、ワードデータはレジスタの上位ワードにロードされ、下位ワードは0でクリアされます。ソースオペランドがレジスタでデスティネーションオペランドがメモリのときは、レジスタの上位ワードがワードデータとしてストアされます。

(2) 動作内容



(3) 使用例

MOVY.W A0,@R6+R9 ;実行前:R6=H'08020000, R9=H'00000006,

A0=H'123456789A

実行後:R6=H'08020006, (H'08020000)=H'3456

Rev.5.00 2006.05.26 8-180 RJJ09B0345-0500

8.4.4 NOPX No access OPeration for X memory: DSP データ転送命令

Xメモリ無操作

書式	動作概略	命令コード	実行 ステート	DC ビット
NOPX	No Operation	1111000*0*0*00**	1	-

命令コードの「*」部分は、MOVY 命令の指定領域です。

(1) 説明

X メモリのアクセスについて無操作です。 このニーモニックは省略可能です。

8.4.5 NOPY No access OPeration for Y memory: DSP データ転送命令

Yメモリ無操作

書式	動作概略	命令コード	実行 ステート	DC ビット
NOPY	No Operation	111100*0*0*0**00	1	-

命令コードの「*」部分は、MOVX 命令の指定領域です。

(1) 説明

Y メモリのアクセスについて無操作です。 このニーモニックは省略可能です。

8.5 DSP 演算命令の説明

DSP 演算命令の詳細説明を、アルファベット順に示します。説明の形式、記号については「8.4 DSP データ転送命令の説明」を参照してください。

表 8.2 アルファベット順 DSP 演算命令

	命令	動作	命令コード	実行 ステート	DC ビット
	PABS Sx,Dz	もしSx 0ならばSx→Dz	111110*******	1	更新
		もし Sx < 0 ならば 0 - Sx→Dz	10001000xx00zzzz		
	PABS Sy,Dz	もしSy 0ならばSy→Dz	111110*******	1	更新
	•	もし Sy < 0 ならば 0 - Sy→Dz	10101000000yyzzzz		
	PADD Sx,Sy,Dz	Sx + Sy→Dz	111110*******	1	更新
			10110001xxyyzzzz		
DCT	PADD Sx,Sy,Dz	もし DC = 1 ならば Sx + Sy→Dz	111110*******	1	-
	•	もし0ならば nop.	10110010xxyyzzzz		
DCF	PADD Sx,Sy,Dz	もし DC = 0 ならば Sx + Sy→Dz	111110*******	1	-
	-	もし1ならばnop.	10110011xxyyzzzz		
	PADD Sx,Sy,Du	Sx + Sy→Du	111110*******	1	更新*1
	PMULS Se,Sf,Dg	MSW of Se × MSW of Sf→Dg	0111eeffxxyygguu		
	PADDC Sx,Sy,Dz	Sx + Sy + DC→Dz	111110*******	1	更新
			10110000xxyyzzzz		
	PAND Sx,Sy,Dz	Sx & Sy→Dz、LSW&ガードビット	111110*******	1	更新
		クリア	10010101xxyyzzzz		
DCT	PAND Sx,Sy,Dz	もし DC = 1 ならば Sx&Sy→Dz、	111110*******	1	-
		LSW&ガードビットクリア	10010110xxyyzzzz		
		もし0ならばnop.			
DCF	PAND Sx,Sy,Dz	もしDC=0ならばSx&Sy→Dz、	111110*******	1	-
		LSW&ガードビットクリア	10010111xxyyzzzz		
		もし1ならばnop.			
	PCLR Dz	H'00000000→Dz	111110*******	1	更新
			100011010000zzzz		
DCT	PCLR Dz	もしDC=1ならばH'00000000→Dz		1	-
		もし0ならばnop.	100011100000zzzz		
DCF	PCLR Dz	もしDC=0ならばH'00000000→Dz		1	-
		もし1ならば nop.	100011110000zzzz		
	PCMP Sx,Sy	Sx - Sy	111110*******	1	更新
			10000100xxyy0000		
	PCOPY Sx,Dz	Sx→Dz	111110******	1	更新
			11011001xx00zzzz		
	PCOPY Sy,Dz	Sy→Dz	111110*******	1	更新
			1111100100yyzzzz		
DCT	PCOPY Sx,Dz	もしDC=1ならばSx→Dz	111110******	1	-
		もし0ならばnop.	11011010xx00zzzz		

命令	動作	命令コード	実行 ステート	DC ビット
DCT PCOPY Sy,Dz	もし DC = 1 ならば Sy→Dz もし 0 ならば nop.	111110******** 1111101000yyzzzz	1	-
DCF PCOPY Sx,Dz	もし DC = 0 ならば Sx→Dz もし 1 ならば nop.	111110******* 11011011xx00zzzz	1	-
DCF PCOPY Sy,Dz	もしDC=0ならばSy→Dz もし1ならばnop.	111110******** 1111101100yyzzzz	1	-
PDEC Sx,Dz	MSW of Sx - 1→Dz、Dz の LSW クリア	111110******** 10001001xx00zzzz	1	更新
PDEC Sy,Dz	MSW of Sy - 1→Dz、Dz の LSW クリア	111110******** 10101001xx00zzzz	1	更新
DCT PDEC Sx,Dz	もし DC = 1 ならば MSW of Sx - 1→Dz、Dz の LSW クリア もし 0 ならば nop.	111110******** 10001010xx00zzzz	1	-
DCT PDEC Sy,Dz	もし DC=1 ならば MSW of Sy- 1→Dz、Dz の LSW クリア もし0 ならば nop.	111110******** 10101010xx00zzzz	1	-
DCF PDEC Sx,Dz	もし DC=0 ならば MSW of Sx - 1→Dz、Dz の LSW クリア もし1 ならば nop.	111110******** 10001011xx00zzzz	1	-
DCF PDEC Sy,Dz	もし DC = 0 ならば MSW of Sy - 1→Dz、Dz の LSW クリア もし 1 ならば nop.	111110******** 101010111xx00zzzz	1	-
PDMSB Sx,Dz	Sx の内容を正規化するのに必要な シフト量→MSW of Dz、Dz の LSW クリア	111110******** 10011101xx00zzzz	1	更新
PDMSB Sy,Dz	Sy の内容を正規化するのに必要な シフト量→MSW of Dz、Dz の LSW クリア	111110******** 1011110100yyzzzz	1	更新
DCT PDMSB Sx,Dz	もし DC = 1 ならば Sx の内容を正規 化するのに必要なシフト量→MSW of Dz、Dz の LSW クリア もし 0 ならば nop.	111110******** 10011110xx00zzzz	1	-
DCT PDMSB Sy,Dz	もし DC = 1 ならば Sy の内容を正規 化するのに必要なシフト量→MSW of Dz、Dz の LSW クリア もし 0 ならば nop.	111110******** 1011111000yyzzzz	1	-
DCF PDMSB Sx,Dz	もし DC=0 ならば Sx の内容を正規 化するのに必要なシフト量→MSW of Dz、Dz の LSW クリア もし 1 ならば nop.	111110******** 100111111xx00zzzz	1	-
DCF PDMSB Sy,Dz	もし DC = 0 ならば Sy の内容を正規 化するのに必要なシフト量→MSW of Dz、Dz の LSW クリア もし 1 ならば nop.	111110******** 1011111100yyzzzz	1	-

命令	動作	命令コード	実行 ステート	DC ビット
PINC Sx,Dz	MSW of Sx + 1→MSW of Dz、 Dz の LSW クリア	111110******** 10011001xx00zzzz	1	更新
PINC Sy,Dz	MSW of Sy + 1→MSW of Dz、 Dz の LSW クリア	111110******** 1011100100yyzzzz	1	更新
DCT PINC Sx,Dz	もし DC = 1 ならば MSW of Sx + 1→MSW of Dz、Dz の LSW クリア もし 0 ならば nop.	111110******** 10011010xx00zzzz	1	-
DCT PINC Sy,Dz	もしDC=1 ならば MSW of Sy+ 1→MSW of Dz、Dz の LSW クリア もし0 ならば nop.	111110******** 1011101000yyzzzz	1	-
DCF PINC Sx,Dz	もし DC = 0 ならば MSW of Sx + 1→MSW of Dz、Dz の LSW クリア もし 1 ならば nop.	111110******** 10011011xx00zzzz	1	-
DCF PINC Sy,Dz	もしDC=0 ならば MSW of Sy+ 1→MSW of Dz、Dz の LSW クリア もし1 ならば nop.	111110******** 1011101100yyzzzz	1	-
PLDS Dz,MACH	DzMACH	111110******** 111011010000zzzz	1	-
PLDS Dz,MACL	DzMACL	111110******** 111111010000zzzz	1	-
DCT PLDS Dz,MACH	もし DC = 1 ならば Dz→MACH もし 0 ならば nop.	111110******** 111011100000zzzz	1	-
DCT PLDS Dz,MACL	もし DC = 1 ならば Dz→MACL もし 0 ならば nop.	111110******** 111111100000zzzz	1	-
DCF PLDS Dz,MACH	もし DC = 0 ならば Dz→MACH もし 1 ならば nop.	111110******** 111011110000zzzz	1	-
DCF PLDS Dz,MACL	もし DC = 0 ならば Dz→MACL もし 1 ならば nop.	111110******** 1111111110000zzzz	1	-
PMULS Se,Sf,Dg	MSW of Se * MSW of Sf→Dg	111110******** 0100eeff0000gg00	1	-
PNEG Sx,Dz	0 - Sx→Dz	111110******** 11001001xx00zzzz	1	更新
PNEG Sy,Dz	0 - Sy→Dz	111110******** 1110100100yyzzzz	1	更新
DCT PNEG Sx,Dz	もし DC = 1 ならば 0 - Sx→Dz もし 0 ならば nop.	111110******** 11001010xx00zzzz	1	-
DCT PNEG Sy,Dz	もし DC = 1 ならば 0 - Sy→Dz もし 0 ならば nop.	111110******** 1110101000yyzzzz	1	-
DCF PNEG Sx,Dz	もし DC = 0 ならば 0 - Sx→Dz もし 1 ならば nop.	111110******** 11001011xx00zzzz	1	-
DCF PNEG Sy,Dz	もし DC = 0 ならば 0 - Sy→Dz もし 1 ならば nop.	111110******** 1110101100yyzzzz	1	-

命令	動作	命令コード	実行 ステート	DC ビット
POR Sx,Sy,Dz	Sx Sy→Dz、Dz のガードビットと LSW クリア	111110******** 10110101xxyyzzzz	1	更新
DCT POR Sx,Sy,Dz	もしDC=1ならばSx Sy→Dz、Dz のガードビットとLSW クリア もし0ならばnop.	111110******** 10110110xxyyzzzz	1	-
DCF POR Sx,Sy,Dz	もしDC=0ならばSx Sy→Dz、Dz のガードビットとLSW クリア もし1ならばnop.	111110******** 10110111xxyyzzzz	1	-
PRND Sx,Dz	Sx + H'00008000→Dz clear LSW of Dz	111110******** 10011000xx00zzzz	1	更新
PRND Sy,Dz	Sy + H'00008000→Dz clear LSW of Dz	111110******** 1011100000yyzzzz	1	更新
PSHA Sx,Sy,Dz	もしSy 0 ならばSx < < Sy→Dz もしSy < 0 ならばSx > > Sy →Dz	111110******** 10010001xxyyzzzz	1	更新
DCT PSHA Sx,Sy,Dz	もしDC=1 & Sy 0 ならば Sx < < Sy \rightarrow Dz もしDC=1 & Sy < 0 ならば Sx > > Sy \rightarrow Dz もしDC=0 ならば nop.	111110******** 10010010xxyyzzzz	1	
DCF PSHA Sx,Sy,Dz	もしDC=0 & Sy 0 ならばSx < < Sy→Dz もしDC=0 & Sy < 0 ならばSx > > Sy →Dz もしDC=1 ならば nop.	111110******** 10010011xxyyzzzz	1	-
PSHA #Imm,Dz	もし Imm 0 ならば Dz < < Imm→Dz もし Imm < 0 ならば Dz > > Imm →Dz	111110********************************	1	更新
PSHL Sx,Sy,Dz	もしSy<0、Sx>> Sy →DzならばDzのガードビットとLSWクリアもしSy 0ならばSX< <sy→dz.< td=""><td>111110******** 10000001xxyyzzzz</td><td>1</td><td>更新</td></sy→dz.<>	111110******** 10000001xxyyzzzz	1	更新
DCT PSHL Sx,Sy,Dz	もし DC = 1 & Sy 0 ならば Sx < < Sy \rightarrow Dz、Dz のガードビットと LSW クリア もし DC = 1 & Sy < 0 ならば Sx > > \mid Sy \mid \rightarrow Dz もし DC = 0 ならば nop.	111110******** 10000010xxyyzzzz	1	-
DCF PSHL Sx,Sy,Dz	もしDC=0 & Sy 0 ならば Sx < < Sy \rightarrow Dz、Dz のガードビットと LSW クリア もし DC=0 & Sy < 0 ならば Sx > > Sy \rightarrow Dz もし DC=1 ならば nop.	111110******** 10000011xxyyzzzz	1	-

	命令	動作	命令コード	実行 ステート	DC ビット
	PSHL #Imm,Dz	もし1mm 0ならばDz<<	111110******	1	更新
		lmm→Dz、Dz のガードビットと LSW クリア	00000iiiiiiizzzz		
		もしImm<0ならばDz>> Imm →Dz			
	PSTS MACH,Dz	MACH→Dz	111110******	1	-
			110011010000zzzz		
	PSTS MACL,Dz	MACL→Dz	111110*******	1	-
			110111010000zzzz		
DCT	PSTS MACH,Dz	もし DC = 1 ならば MACH→Dz	111110******	1	-
		もし0ならばnop.	110011100000zzzz		
DCT	PSTS MACL,Dz	もし DC = 1 ならば MACL→Dz	111110*******	1	-
		もし0ならばnop.	110111100000zzzz		
DCF	PSTS MACH,Dz	もし DC = 0 ならば MACH→Dz	111110******	1	-
		もし1ならばnop.	110011110000zzzz		
DCF	PSTS MACL,Dz	もし DC = 0 ならば MACL→Dz	111110******	1	-
		もし1ならばnop.	1101111110000zzzz		
	PSUB Sx,Sy,Dz	Sx - Sy→Dz	111110*******	1	更新
			10100001xxyyzzzz		
DCT	PSUB Sx,Sy,Dz	もしDC=1ならばSx-Sy→Dz	111110*******	1	-
		もし0ならばnop.	10100010xxyyzzzz		
DCF	PSUB Sx,Sy,Dz	もしDC=0ならばSx-Sy→Dz	111110*******	1	-
		もし1ならば nop.	10100011xxyyzzzz		
	PSUB Sx,Sy,Du	Sx - Sy→Du	111110*******	1	更新*2
	PMULS Se,Sf,Dg	MSW of Se × MSW of Sf→Dg	0110eeffxxyygguu		
	PSUBC Sx,Sy,Dz	Sx - Sy - DC→Dz	111110*******	1	更新
			10100000xxyyzzzz		
	PXOR Sx,Sy,Dz	Sx ^ Sy→Dz、Dz のガードビットと	111110*******	1	更新
		LSW クリア	10100101xxyyzzzz		
DCT	PXOR Sx,Sy,Dz	もしDC=1ならばSx^Sy→Dz、Dz	111110******	1	-
		のガードビットと LSW クリア	10100110xxyyzzzz		
		もし0ならばnop.			
DCF	PXOR Sx,Sy,Dz	もしDC=0ならばSx^Sy→Dz、Dz	111110******	1	-
		のガードビットと LSW クリア	10100111xxyyzzzz		
		もし1ならば nop.			

[【]注】*1 PADDの演算結果に基いて更新されます。

^{*2} PSUBの演算結果に基いて更新されます。

DSR レジスタ内の DC ビットは、DSP 演算命令の演算結果と状態選択ビット (CS) の指定に従って更新されます。DSR レジスタ内には DC ビットのほか、4 つの状態を示すフラグ (V、N、Z、GT) があります。各ビットの動作内容については下記のようになります。後述の DSP 演算ごとの命令の動作内容の説明では、下記の動作内容がサブルーチンモジュールとして使われています。

動作内容(1)固定小数点ボローDC ビット

```
/* SH-DSP: DSP Engine: fixed_pt_dc_always_borrow.c
   Set DSR's DC Bit to borrow bit regardless the status of CS[2:0] bits */

{
    /* DC update policy: don't care the status of DSPCSBITS */
    DSPDCBIT = borrow_bit;
    DSPGTBIT = ~((negative_bit ^ overflow_bit) | zero_bit);
    DSPZBIT = zero_bit;
    DSPNBIT = negative_bit;
    DSPVBIT = overflow_bit;
}
```

動作内容(2)固定小数点キャリ DC ビット

```
/* SH-DSP: DSP Engine: fixed_pt_dc_always_carry.c
    Set DSR's DC Bit to carry bit regardless the status of CS[2:0] bits */

{
    /* DC update policy: don't care the status of DSPCSBITS */
    DSPDCBIT = carry_bit;
    DSPGTBIT = ~((negative_bit ^ overflow_bit) | zero_bit);
    DSPZBIT = zero_bit;
    DSPNBIT = negative_bit;
    DSPVBIT = overflow_bit;
}
```

動作内容(3)固定小数点負値 DC ビット

```
DSPDCBIT = negative_bit;
        break;
                             /* Zero Value Mode */
       case 0x2:
        DSPDCBIT = zero bit;
        break:
       case 0x3:
                             /* Overflow Mode */
        DSPDCBIT = overflow bit;
        break;
       case 0x4:
                             /* Signed Greater Than Mode */
        DSPDCBIT = ~((negative bit ^ overflow bit) | zero bit);
        break;
                             /* Signed Greater Than or Equal Mode */
       case 0x5:
        DSPDCBIT = ~(negative_bit ^ overflow_bit);
        break;
       case 0x6:
                            /* Reserved */
       case 0x7:
                            /* Reserved */
        break;
     }
     DSPGTBIT = ~((negative_bit ^ overflow_bit) | zero_bit);
     DSPZBIT = zero bit;
     DSPNBIT = negative_bit;
     DSPVBIT = overflow_bit;
  }
動作内容(4)固定小数点オーバフロー防止機能(飽和演算)
  /* SH-DSP: DSP Engine: Set to maximum non-overflow value if overlow
     fixed pt overflow protection.c */
  {
     if(SBIT && overflow_bit) { /* Overflow Protection Enable & overflow */
     if(DSP ALU DSTG BIT7==0) { /* positive value */
       if((DSP ALU DSTG LSB8!=0x0) | (DSP ALU DST MSB!=0)) {
          DSP_ALU_DSTG= 0x0;
          DSP ALU DST = 0x7ffffffff;
       }
     }
                             /* negative value */
     else {
       if((DSP_ALU_DSTG_LSB8!=0xff) || (DSP_ALU_DST_MSB!=1)) {
```

/* Negative Value Mode */

case 0x1:

```
DSP_ALU_DSTG= 0xff;
          DSP\_ALU\_DST = 0x80000000;
                             }
     }
      overflow bit = 0; /* No more overflow when protected */
      }
  }
動作内容 ( 5 ) 固定小数点正値 DC ビット
  /* SH-DSP: DSP Engine: fixed_pt_plus_dc_bit.c
     Fixed Point Plus(+) Operation: Set DC Bit in DSR /*
  {
     switch (DSPCSBITS) {
                             /* Carry Mode */
      case 0x0:
         DSPDCBIT = carry bit;
        break;
                             /* Negative Value Mode */
       case 0x1:
         DSPDCBIT = negative_bit;
        break;
       case 0x2:
                             /* Zero Value Mode */
        DSPDCBIT = zero_bit;
        break;
       case 0x3:
                             /* Overflow Mode */
         DSPDCBIT = overflow bit;
        break;
       case 0x4:
                             /* Signed Greater Than Mode */
        DSPDCBIT = ~((negative_bit ^ overflow_bit) | zero_bit);
        break;
       case 0x5:
                             /* Signed Greater Than or Equal Mode */
        DSPDCBIT = ~(negative_bit ^ overflow_bit);
        break;
       case 0x6:
                            /* Reserved */
                             /* Reserved */
       case 0x7:
        break;
     DSPGTBIT = ~((negative_bit ^ overflow_bit) | zero_bit);
     DSPZBIT = zero_bit;
     DSPNBIT = negative bit;
     DSPVBIT = overflow_bit;
```

}

```
動作内容(6)固定小数点演算無条件 DC ビット更新
```

```
/* SH-DSP: DSP Engine: Fixed Point Unconditional Update
     fixed pt unconditional update.c
         1. Write back to the Destination Register
         2. update negative_bit and zero_bit. */
  /* negative bit = MSB of ALU's 40-bit result.
     zero bit
               = if(ALU's 40-bit result==0)
     sign-extend to A0/1G[31:8] */
  {
     DSP_REG[ex2_dz_no] = DSP_ALU_DST;
     if (ex2 dz no==0) {
          A0G = DSP ALU DSTG & MASK000000FF;
          if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
     }
     else if (ex2_dz_no==1) {
          A1G = DSP_ALU_DSTG & MASK000000FF;
          if (DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
     negative bit = DSP ALU DSTG BIT7;
     zero bit = (DSP ALU DST==0) & (DSP ALU DSTG LSB8==0);
  }
動作内容(7)整数正値 DC ビット
  /* SH-DSP: DSP Engine: integer_minus_dc_bit.c
     Integer Minus(-) Operation: Set DC Bit in DSR */
  #include "fixed_pt_minus_dc_bit.c"
動作内容(8)整数オーバフロー防止機能(飽和演算)
  /* SH-DSP: DSP Engine: Set to maximum non-overflow value if overlow
     integer_overflow_protection.c */
  #include "fixed pt overflow protection.c"
```

動作内容(9)整数正値 DC ビット

/* SH-DSP: DSP Engine: integer_plus_dc_bit.c

```
Integer Plus(+) Operation: Set DC Bit in DSR */
  #include "fixed pt plus dc bit.c"
動作内容(10)整数無条件 DC ビット更新
  /* SH-DSP: DSP Engine: Integer Operation Unconditional Update
     integer unconditional update.c
        1. Write back to the Destination Register
        2. update negative_bit and zero_bit.
     negative_bit = MSB of ALU's 24-bit(g-bit and hw) result.
     zero bit = if(ALU's g-bit & hw==0)
     Spec 1.1: Clear ALU Integer operation's LSW. */
  {
     DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
     DSP_REG_WD[ex2_dz_no*2+1] = 0x0; /* clear LSW */
     if (ex2 dz no==0) {
          AOG = DSP_ALU_DSTG & MASK000000FF;
          if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
     else if (ex2_dz_no==1) {
          A1G = DSP ALU DSTG & MASK000000FF;
          if(DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
     }
     negative bit = DSP ALU DSTG BIT7;
     zero bit = (DSP ALU DST HW==0) & (DSP ALU DSTG LSB8==0);
  }
動作内容(11)論理演算 DC ビット
  /* SH-DSP: DSP Engine: logical_dc_bit.c
     Logical Operation: Set DC Bit in DSR */
     switch (DSPCSBITS) {
                           /* Carry Mode */
      case 0x0:
        DSPDCBIT = 0;
        break:
```

case 0x1:

DSPDCBIT = negative_bit;

/* Negative Value Mode */

```
break;
                            /* Zero Value Mode */
       case 0x2:
         DSPDCBIT = zero bit;
         break;
       case 0x3:
                            /* Overflow Mode */
        DSPDCBIT = 0;
        break;
       case 0x4:
                             /* Signed Greater Than Mode */
        DSPDCBIT = 0;
        break;
       case 0x5:
                            /* Signed Greater Than or Equal Mode */
        DSPDCBIT = 0;
        break;
       case 0x6:
                            /* Reserved */
       case 0x7:
                             /* Reserved */
        break;
         DSPGTBIT = 0;
         DSPZBIT = zero_bit;
         DSPNBIT = negative_bit;
         DSPVBIT = 0;
  }
動作内容 (12) シフト演算 DC ビット
  /* SH-DSP: DSP Engine: Shift dc bit.c
     Shift Operation: Set DC Bit in DSR */
     switch (DSPCSBITS) {
                             /* Carry Mode */
       case 0x0:
        DSPDCBIT = carry_bit;
        break;
       case 0x1:
                             /* Negative Value Mode */
        DSPDCBIT = negative_bit;
        break;
       case 0x2:
                             /* Zero Value Mode */
        DSPDCBIT = zero_bit;
        break;
       case 0x3:
                             /* Overflow Mode */
```

```
DSPDCBIT = overflow_bit;
     break;
                        /* Signed Greater Than Mode */
    case 0x4:
     DSPDCBIT = 0;
     break;
    case 0x5:
                        /* Signed Greater Than or Equal Mode */
     DSPDCBIT = 0;
     break;
                /* Reserved */
    case 0x6:
    case 0x7:
                        /* Reserved */
     break;
  }
  DSPGTBIT = 0;
  DSPZBIT = zero_bit;
  DSPNBIT = negative_bit;
  DSPVBIT = overflow_bit;
}
```

8.5.1 PABS ABSolute: DSP 算術演算命令

絶対値演算

書式	動作概略	命令コード	実行	DC
			ステート	ビット
PABS Sx,Dz	もしSx 0ならばSx→Dz	111110******	1	更新
	もし Sx < 0 ならば 0 - Sx→Dz	10001000xx00zzzz		
PABS Sy,Dz	もしSy 0ならばSy→Dz	111110*******	1	更新
	もし Sy < 0 ならば 0 - Sy→Dz	10101000000yyzzzz		

(1) 説明

絶対値を求めます。もし Sx、Sy オペランドの内容が正の値のときは Sx、Sy オペランドの内容を Dz オペランドへ転記します。もし負の値のときは符号を反転して Dz オペランドへ格納します。 DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。

```
{
  DSP\_ALU\_SRC1 = 0;
  DSP_ALU_SRC1G= 0;
  if (EX2 DSP BIT13==0) {
                             /* 0 +/- Sx -> Dz */
         switch (EX2 SX) {
             case 0x0:
                           DSP ALU SRC2 = X0;
                 if (DSP ALU SRC2 MSB) DSP ALU SRC2G = 0xff;
                            DSP\_ALU\_SRC2G = 0x0;
                 else
                 break;
             case 0x1:
                           DSP ALU SRC2 = X1;
                 if (DSP_ALU_SRC2_MSB) DSP_ALU_SRC2G = 0xff;
                 else
                                DSP\_ALU\_SRC2G = 0x0;
                 break;
                            DSP ALU SRC2 = A0;
             case 0x2:
                 DSP_ALU_SRC2G = A0G;
                 break;
             case 0x3:
                           DSP ALU SRC2 = A1;
                 DSP_ALU_SRC2G = A1G;
                 break;
         }
  }
                   /* 0 +/- Sy -> Dz */
  else {
```

```
switch (EX2_SY) {
             case 0x0:
                         DSP_ALU_SRC2 = Y0;
                 break;
             case 0x1:
                           DSP ALU SRC2 = Y1;
                 break;
             case 0x2:
                            DSP ALU SRC2 = M0;
                 break;
             case 0x3:
                            DSP ALU SRC2 = M1;
                 break;
  if (DSP_ALU_SRC2_MSB)
                           DSP_ALU_SRC2G = 0xff;
  else
                             DSP ALU SRC2G = 0x0;
}
if(DSP_ALU_SRC2G_BIT7==0) { /* positive value */
  DSP ALU DST = 0x0 + DSP ALU SRC2;
  carry_bit = 0;
  DSP ALU DSTG LSB8= 0x0 + DSP ALU SRC2G LSB8 + carry bit;
}
else {
                                /* negative value */
         DSP ALU DST = 0x0 - DSP ALU SRC2;
         borrow_bit = 1;
         DSP_ALU_DSTG_LSB8= 0x0 - DSP_ALU_SRC2G_LSB8 - borrow_bit;
}
         overflow bit= PLUS OP G OV |  ! (POS NOT OV | NEG NOT OV);
#include "fixed pt overflow protection.c"
#include "fixed_pt_unconditional_update.c"
  if(DSP ALU SRC2G BIT7==0) {
#include "fixed_pt_plus_dc_bit.c"
  else
         overflow_bit= MINUS_OP_G_OV |  ! (POS_NOT_OV | NEG_NOT_OV);
#include "fixed_pt_minus_dc_bit.c"
  }
}
break;
```

PABS X0,M0 NOPX NOPY ;実行前:X0=H'33333333, M0=H'12345678

実行後:X0=H'33333333, M0=H'33333333

PABS X1,X1 NOPX NOPY ;実行前:X1=H'DDDDDDDD

実行後: X1=H'22222223

DC ビットは CS [2:0] の状態に従って更新。

8.5.2 [if cc] PADD ADDition with Condition: DSP 算術演算命令 条件付き加算

書式	動作概略	命令コード	実行 ステート	DC ビット
PADD Sx,Sy,Dz	Sx + Sy→Dz	111110*******	1	更新
		10110001xxyyzzzz		
DCT PADD Sx,Sy,Dz	もしDC=1ならばSx+Sy→Dz	111110*******	1	-
	もし0ならば nop.	10110010xxyyzzzz		
	もしDC=0ならばSx+Sy→Dz			
DCF PADD Sx,Sy,Dz	もし1ならば nop.	111110*******	1	-
		10110011xxyyzzzz		

(1) 説明

Sx、Sy オペランドの内容を加算し、その結果を Dz オペランドへ格納します。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。条件が指定されている場合は、条件が真であっても、DC、N、Z、V、GT ビットは更新されません。

```
{
   switch (EX2_SX) {
          case 0x0:
                        DSP\_ALU\_SRC1 = X0;
                        if (DSP ALU SRC1 MSB) DSP ALU SRC1G = 0xff;
                        else
                                                  DSP ALU SRC1G = 0x0;
                        break;
          case 0x1:
                        DSP ALU SRC1 = X1;
                        if (DSP ALU SRC1 MSB) DSP ALU SRC1G = 0xff;
                                                  DSP\_ALU\_SRC1G = 0x0;
                        else
                                                    break;
          case 0x2:
                        DSP\_ALU\_SRC1 = A0;
                        DSP ALU SRC1G = A0G;
                        break;
         case 0x3:
                        DSP_ALU_SRC1 = A1;
                        DSP_ALU_SRC1G = A1G;
                        break;
   switch (EX2_SY) {
         case 0x0:
                        DSP_ALU_SRC2 = Y0;
```

```
break;
         case 0x1:
                      DSP_ALU_SRC2 = Y1;
                      break;
         case 0x2:
                      DSP ALU SRC2 = M0;
                      break;
         case 0x3:
                      DSP ALU SRC2 = M1;
                      break;
   }
   if (DSP ALU SRC2 MSB) DSP ALU SRC2G = 0xff;
                      DSP\_ALU\_SRC2G = 0x0;
   else
   DSP ALU DST = DSP ALU SRC1 + DSP ALU SRC2;
   carry bit = ((DSP ALU SRC1 MSB | DSP ALU SRC2 MSB) & !DSP ALU
_DST_MSB)
         (DSP_ALU_SRC1_MSB & DSP_ALU_SRC2_MSB);
   DSP ALU DSTG LSB8 = DSP ALU SRC1G LSB8 + DSP ALU SRC2G LSB8 + carry bit;
   #include "fixed pt overflow protection.c"
   if(DSP UNCONDITIONAL UPDATE) { /* unconditional operation */
#include "fixed_pt_unconditional_update.c"
#include "fixed_pt_plus_dc_bit.c"
   else if (DSP_CONDITION_MATCH) \{ /* conditional operation and match */
        DSP REG[ex2 dz no] = DSP ALU DST;
         if(ex2 dz no==0) {
                      AOG = DSP_ALU_DSTG & MASK000000FF;
                      if (DSP ALU DSTG BIT7) A0G = A0G | MASKFFFFFF00;
         }
         else if(ex2_dz_no==1) {
                      A1G = DSP ALU DSTG & MASK000000FF;
                      if(DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
         }
   }
break;
```

PADD X0,Y0,A0 NOPX NOPY ;実行前:X0=H'22222222, Y0=H'33333333,

A0=H'123456789A

実行後: X0=H'22222222, Y0=H'333333333,

A0=H'005555555

無条件実行の場合、DC ビットは演算直前の CS [2:0] ビットの状態に従って更新。

8.5.3 PADD PMULS ADDition & MULtiply Signed by Signed: DSP 算術演算命令

加算と符号付き乗算

書式	動作概略	命令コード	実行 ステート	DC ビット
PADD Sx,Sy,Du	Sx + Sy→Du	111110*******	1	更新
PMULS Se,Sf,Dg	MSW of Se x MSW of Sf→Dg	0111eeffxxyygguu		

(1) 説明

Sx、Sy オペランドの内容を加算し、結果を Du オペランドへ格納します。Se、Sf オペランドの上位ワードの内容を符号付きとして乗算し、結果を Dg オペランドに格納します。この 2 つの処理は同時に並行して実行されます。

DSR レジスタの DC ビットは ALU 演算の結果と CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも ALU 演算の結果に従って更新されます。

(2) 注意

PMULS は固定小数点乗算ですので、ソースデータが同じでも MULS とは演算結果が異なります。

(3) 動作内容

```
{
   DSP_ALU_DST = DSP_ALU_SRC1 + DSP_ALU_SRC2;
    carry bit=((DSP ALU SRC1 MSB | DSP ALU SRC2 MSB) & !DSP ALU DST MSB) |
           (DSP_ALU_SRC1_MSB & DSP_ALU_SRC2_MSB);
   DSP_ALU_DSTG_LSB8=DSP_ALU_SRC1G_LSB8 + DSP_ALU_SRC2G_LSB8 + carry_bit;
    #include "../d_3operand.d/fixed_pt_overflow_protection.c"
    switch (EX2 DU) {
           case 0x0:
                  X0 = DSP ALU DST;
                  negative bit = DSP ALU DSTG BIT7
                  zero_bit = (DSP_ALU_DST==0) & (DSP_ALU_DSTG_LSB8==0);
                  break;
           case 0x1:
                  Y0 = DSP_ALU_DST;
                  negative_bit = DSP_ALU_DSTG_BIT7;
                  zero bit = (DSP ALU DST==0)&(DSP ALU DSTG LSB8==0);
                  break;
```

```
case 0x2:
                   A0 = DSP_ALU_DST;
                   A0G = DSP ALU DSTG & MASK000000FF;
                   if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
                   negative bit = DSP ALU DSTG BIT7;
                   zero bit = (DSP ALU DST==0) & (DSP ALU DSTG LSB8==0);
                   break;
            case 0x3:
                   A1 = DSP ALU DST;
                   A1G = DSP_ALU_DSTG & MASK000000FF;
                   if(DSP_ALU_DSTG_BIT7) A1G = A1G | MASKFFFFFF00;
                   negative_bit = DSP_ALU_DSTG_BIT7;
                   zero bit = (DSP ALU DST==0) & (DSP ALU DSTG LSB8==0);
                   break;
    }
#include "../d 3operand.d/fixed pt plus dc bit.c"
break;
```

(4) 使用例

```
PADD A0,M0,A0 PMULS X0,Y0,M0 NOPX NOPY;
ま行前:X0=H'00020000, Y0=H'00030000,
M0=H'22222222, A0=H'00055555555
実行後:X0=H'00020000, Y0=H'00030000,
M0=H'0000000C, A0=H'0077777777
DC ビットは CS [2:0] の状態に従って PADD 動作の結果に基いて更新。
```

8.5.4 PADDC ADDition with Carry: DSP 算術演算命令

キャリ付き加算

書式	動作概略	命令コード	実行 ステート	DC ビット
PADDC Sx,Sy,Dz	Sx + Sy + DC→Dz	111110*******	1	キャリ
		101100000xxyyzzzz		

(1) 説明

Sx、Sy オペランドの内容と DC ビットを加算し、Dz オペランドへ格納します。 DSR レジスタの DC ビットはキャリフラグとして更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。

(2) 注意

PADDC 命令実行後の DC ビットは、CS ビットに関係なく、キャリフラグとして更新されます。

(3) 動作内容

```
{
    switch (EX2 SX) {
        case 0x0: DSP ALU SRC1 = X0;
                    if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                    else DSP_ALU_SRC1G = 0x0;
                    break;
        case 0x1:
                    DSP_ALU_SRC1 = X1;
                    if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                    else DSP_ALU_SRC1G = 0x0;
                    break;
        case 0x2:
                    DSP ALU_SRC1 = A0;
                    DSP_ALU_SRC1G = A0G;
                    break;
                    DSP_ALU_SRC1 = A1;
        case 0x3:
                    DSP ALU SRC1G = A1G;
                    break;
    switch (EX2 SY) {
       case 0x0:
                   DSP\_ALU\_SRC2 = Y0;
                    break;
       case 0x1:
                   DSP_ALU_SRC2 = Y1;
                    break;
```

```
case 0x2: DSP_ALU_SRC2 = M0;
                     break;
       case 0x3:
                   DSP ALU SRC2 = M1;
                     break;
    }
    if (DSP ALU SRC2 MSB) DSP ALU SRC2G = 0xff;
                            DSP\_ALU\_SRC2G = 0x0;
    else
   DSP ALU DST = DSP ALU SRC1 + DSP ALU SRC2 + DSPDCBIT;
    carry_bit = ((DSP_ALU_SRC1_MSB | DSP_ALU_SRC2_MSB) & !DSP_ALU_DST_MSB) |
           (DSP_ALU_SRC1_MSB & DSP_ALU_SRC2_MSB);
   DSP ALU DSTG LSB8 = DSP ALU SRC1G LSB8 + DSP ALU SRC2G LSB8 + carry bit;
    overflow_bit= PLUS_OP_G_OV || !(POS_NOT_OV || NEG_NOT_OV);
#include "fixed_pt_overflow_protection.c"
#include "fixed_pt_unconditional_update.c"
#include "fixed pt dc always carry.c"
}
break;
```

(4) 使用例

8.5.5 [if cc] PAND logical AND: DSP 論理演算命令 条件付き論理積演算

書式	動作概略	命令コード	実行 ステート	DC ビット
PAND Sx,Sy,Dz	Sx & Sy→Dz、Dz ガードビットと	111110*******	1	更新
	LSW クリア	10010101xxyyzzzz		
DCT PAND Sx,Sy,Dz	もし DC = 1 ならば	111110*******	1	- !
	Sx&Sy→Dz、Dz ガードビットと	10010110xxyyzzzz		
	LSW クリア			
	もし0ならば nop.			
DCF PAND Sx,Sy,Dz	もし DC = 0 ならば	111110*******	1	-
	Sx&Sy→Dz、Dz ガードビットと LSW クリア	10010111xxyyzzzz		
	もし1ならばnop.			

(1) 説明

(2) 注意

デスティネーションレジスタの下位ワードの内容とガードビットの内容は DC ビットの更新には無視されます。

(3) 動作内容

```
case 0x0: DSP_ALU_SRC2 = Y0;
                                    break;
       case 0x1: DSP ALU SRC2 = Y1;
       case 0x2: DSP ALU SRC2 = M0;
                                    break;
       case 0x3: DSP_ALU_SRC2 = M1;
                                    break;
  }
  DSP_ALU_DST_HW = DSP_ALU_SRC1_HW & DSP_ALU_SRC2_HW;
  if (DSP UNCONDITIONAL UPDATE)
                                   { /* unconditional operation */
      DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
      DSP_REG_WD[ex2_dz_no*2+1] = 0x0; /* clear LSW */
                                   A0G = 0x0; /* clear Guard
      if (ex2 dz no==0)
bits */
      else if (ex2 dz no==1)
                                   A1G = 0x0;
      carry_bit = 0x0;
      negative bit = DSP ALU DST MSB;
      zero_bit = (DSP_ALU_DST_HW==0);
      overflow_bit = 0x0;
#include "logical dc bit.c"
  else if(DSP_CONDITION_MATCH) { /* conditional operation and match */
      DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
      DSP_REG_WD[ex2_dz_no*2+1] = 0x0; /* clear LSW */
                                    A0G = 0x0; /* clear Guard
      if (ex2 dz no==0)
bits */
      else if (ex2_dz_no==1)
                             A1G = 0x0;
  }
}
break;
```

(4) 使用例

PAND X0,Y0,A0 NOPX NOPY ; 実行前: X0=H'33333333, Y0=H'55555555

A0=H'123456789A

実行後: X0=H'33333333, Y0=H'55555555

A0=H'0011110000

無条件実行の場合、DC ビットは CS [2:0] の状態に従って更新。

8.5.6 [if cc] PCLR CLeaR: DSP 算術演算命令

条件付きクリア

書式	動作概略	命令コード	実行 ステート	DC ビット
PCLR Dz	H'00000000→Dz	111110*******	1	更新
		100011010000zzzz		
DCT PCLR Dz	もし DC = 1 ならば	111110*******	1	- !
	H'00000000→Dz	100011100000zzzz		
	もし0ならば nop.			
DCF PCLR Dz	もし DC = 0 ならば	111110*******	1	-
	H'00000000→Dz	100011110000zzzz		
	もし1ならば nop.			ļ

(1) 説明

Dz オペランドの内容を 0 でクリアします。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの Z ビットは 1 にセットされます。 N、 V、 GT ビットは 0 にクリアされます。 条件が指定されている場合は、条件が真であっても、 DC、 N、 Z、 V、 GT ビットは更新されません。

```
{    /* 0 + 0 -> Dz */
    if (DSP_UNCONDITIONAL_UPDATE) {        /* unconditional operation */
        DSP_REG[ex2_dz_no] = 0x0;
        if (ex2_dz_no==0) AOG = 0x0;
        else if (ex2_dz_no==1) AIG = 0x0;

        carry_bit = 0;
        negative_bit = 0;
        zero_bit = 1;
        overflow_bit = 0;

#include "fixed_pt_plus_dc_bit.c"
    }
    else if (DSP_CONDITION_MATCH) {        /* conditional operation and match */
            DSP_REG[ex2_dz_no] = 0x0;
    }
}
```

PCLR AO NOPX NOPY ;

実行前:A0=H'FF87654321

実行後:A0=H'0000000000

無条件実行の場合、DC ビットは CS [2:0]の状態に従って更新。

8.5.7 PCMP CoMPare two data: DSP 算術演算命令 比較

書式	動作概略	命令コード	実行 ステート	DC ビット
PCMP Sx,Sy	Sx - Sy	111110*******	1	更新
		10000100xxyy0000		

(1) 説明

Sx オペランドの内容から Sy オペランドの内容を減算します。 DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。DSR レジスタの N、Z、V、GT ビットも更新されます。

```
{
  switch (EX2_SX)
       case 0x0:
                       DSP\_ALU\_SRC1 = X0;
                       if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                       else
                                                DSP ALU SRC1G = 0x0;
                       break;
       case 0x1:
                       DSP_ALU_SRC1 = X1;
                       if (DSP_ALU_SRC1_MSB)
                                              DSP_ALU_SRC1G = 0xff;
                       else
                                                DSP ALU SRC1G = 0x0;
                       break;
       case 0x2:
                       DSP\_ALU\_SRC1 = A0;
                       DSP_ALU_SRC1G = A0G;
                       break;
       case 0x3:
                       DSP_ALU_SRC1 = A1;
                       DSP_ALU_SRC1G = A1G;
                       break;
  }
  switch (EX2 SY)
                       DSP_ALU_SRC2 = Y0;
       case 0x0:
                       break;
       case 0x1:
                       DSP_ALU_SRC2 = Y1;
                       break;
                       DSP\_ALU\_SRC2 = M0;
       case 0x2:
                       break;
       case 0x3:
                       DSP_ALU_SRC2 = M1;
                       break;
```

```
}
  if (DSP_ALU_SRC2_MSB)
                                          DSP ALU SRC2G = 0xff;
                                          DSP\_ALU\_SRC2G = 0x0;
  DSP ALU DST = DSP ALU SRC1 - DSP ALU SRC2;
  carry_bit =((DSP_ALU_SRC1_MSB | !DSP_ALU_SRC2_MSB) && !DSP_ALU_DST_MSB) |
         (DSP_ALU_SRC1_MSB & !DSP_ALU_SRC2_MSB);
  borrow_bit = !carry_bit;
  DSP ALU DSTG LSB8 = DSP ALU SRC1G LSB8 - DSP ALU SRC2G LSB8 - borrow bit;
  negative_bit = DSP_ALU_DSTG_BIT7;
  zero_bit = (DSP_ALU_DST==0) & (DSP_ALU_DSTG_LSB8==0);
  #include "fixed_pt_overflow_protection.c"
#include "fixed pt minus dc bit.c"
break;
```

```
PCMP X0,Y0 NOPX NOPY
                       ; 実行前:X0=H'22222222, Y0=H'33333333
                          実行後:X0=H'22222222, Y0=H'33333333
                          N=1, Z=0, V=0, GT=0
                          DC ビットは CS [2:0] の状態に従って更新。
```

8.5.8 [if cc] PCOPY COPY with Condition: DSP 算術演算命令 유件付き転記

書式	動作概略	命令コード	実行	DC
			ステート	ビット
PCOPY Sx,Dz	Sx→Dz	111110*******	1	更新
		11011001xx00zzzz		
PCOPY Sy,Dz	Sy→Dz	111110*******	1	更新
		1111100100yyzzzz		
DCT PCOPY Sx,Dz	もし DC = 1 ならば Sx→Dz	111110*******	1	-
	もし0ならば nop.	11011010xx00zzzz		
DCT PCOPY Sy,Dz	もし DC = 1 ならば Sy→Dz	111110*******	1	-
	もし0ならば nop.	1111101000yyzzzz		
DCF PCOPY Sx,Dz	もしDC=0ならばSx→Dz	111110*******	1	-
	もし1ならば nop.	11011011xx00zzzz		
DCF PCOPY Sy,Dz	もしDC=0ならばSy→Dz	111110*******	1	-
	もし1ならば nop	1111101100yyzzzz		

(1) 説明

Sx、Sy オペランドの内容を Dz オペランドへ格納します。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。 条件が指定されている場合は、条件が真であっても、 DC、N、Z、V、GT ビットは更新されません。

```
\{ /* Sx + 0 -> Dz */
    if (EX2 DSP BIT13==0) {
                                       /* Sx + 0 -> Dz */
        switch (EX2 SX) {
                                  DSP_ALU_SRC1 = X0;
            case 0x0:
                    if (DSP ALU SRC1 MSB) DSP ALU SRC1G = 0xff;
                     else
                                           DSP ALU SRC1G = 0x0;
                    break;
            case 0x1:
                                   DSP ALU SRC1 = X1;
                     if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                     else
                                            DSP ALU SRC1G = 0x0;
                    break;
            case 0x2:
                                   DSP\_ALU\_SRC1 = A0;
                    DSP_ALU_SRC1G = A0G;
                    break;
                                    DSP_ALU_SRC1 = A1;
            case 0x3:
```

```
DSP_ALU_SRC1G = A1G;
                     break;
        }
       DSP\_ALU\_SRC2 = 0;
       DSP ALU SRC2G= 0;
    }
    else {
                    /* 0 + Sy -> Dz */
       DSP ALU SRC1 = 0;
       DSP ALU SRC1G= 0;
        switch (EX2_SY) {
            case 0x0:
                                   DSP_ALU_SRC2 = Y0;
                    break;
            case 0x1:
                                   DSP ALU SRC2 = Y1;
                    break;
            case 0x2:
                                   DSP ALU SRC2 = M0;
                    break;
            case 0x3:
                                    DSP ALU SRC2 = M1;
                    break;
        }
        if (DSP_ALU_SRC2_MSB)
                                   DSP_ALU_SRC2G = 0xff;
        else
                                    DSP ALU SRC2G = 0x0;
    }
    DSP ALU DST = DSP ALU SRC1 + DSP ALU SRC2;
    carry bit = ((DSP ALU SRC1 MSB | DSP ALU SRC2 MSB) & !DSP ALU
_DST_MSB)
          (DSP ALU SRC1 MSB & DSP ALU SRC2 MSB);
    DSP_ALU_DSTG_LSB8 = DSP_ALU_SRC1G_LSB8 + DSP_ALU_SRC2G_LSB8 + carry_bit;
    overflow bit= PLUS OP G OV || !(POS NOT OV || NEG NOT OV);
#include "fixed_pt_overflow_protection.c"
    if(DSP UNCONDITIONAL UPDATE) { /* unconditional operation */
#include "fixed pt unconditional update.c"
#include "fixed_pt_plus_dc_bit.c"
    else if (DSP CONDITION MATCH) \{ /* conditional operation and match */
       DSP_REG[ex2_dz_no] = DSP_ALU_DST;
        if(ex2 dz no==0) {
            AOG = DSP_ALU_DSTG & MASK000000FF;
```

```
if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
}
else if(ex2_dz_no==1) {
    A1G = DSP_ALU_DSTG & MASK000000FF;
    if(DSP_ALU_DSTG_BIT7) A1G = A1G | MASKFFFFFF00;
}
}
break;
```

PCOPY X0,A0 NOPX NOPY

;実行前:X0=H'55555555, A0=H'FFFFFFFFFF 実行後:X0=H'55555555, A0=H'0055555555

無条件実行の場合、DC ビットは CS [2:0] の状態に従って更新。

8.5.9 [if cc] PDEC DECrement by 1: DSP 算術演算命令 条件付きデクリメント

書式	動作概略	命令コード	実行	DC
			ステート	ビット
PDEC Sx,Dz	MSW of Sx - 1→Msw of Dz、Dz Ø	111110*******	1	更新
	LSW クリア	10001001xx00zzzz		
PDEC Sy,Dz	MSW of Sy - 1→Msw of Dz、Dz Ø	111110*******	1	更新
	LSW クリア	1010100100yyzzzz		
DCT PDEC Sx,Dz	もし DC = 1 ならば	111110*******		
	MSW of Sx - 1 \rightarrow Msw of Dz, Dz \mathcal{O}	10001010xx00zzzz	1	-
	LSW クリア			
	もし0ならばnop.			
DCT PDEC Sy,Dz	もし DC = 1 ならば	111110*******	1	-
	MSW of Sy - 1 \rightarrow Msw of Dz, Dz \varnothing	1010101000yyzzzz		
	LSW クリア			
	もし0ならば nop.			
DCF PDEC Sx,Dz	もし DC = 0 ならば	111110*******	1	-
	MSW of Sx - 1 \rightarrow Msw of Dz, Dz \mathcal{O}	10001011xx00zzzz		
	LSW クリア			
	もし 1 ならば nop.			
DCF PDEC Sy,Dz	もし DC = 0 ならば	111110*******	1	-
	MSW of Sy - 1→Msw of Dz、Dz Ø	1010101100yyzzzz		
	LSW クリア			
	もし1ならば nop.			

(1) 説明

Sx、Sy オペランドの上位ワードの内容から 1 を減算し、その結果を Dz オペランドの上位ワードへ格納し、Dz オペランドの下位ワードを 0 でクリアします。 DCT、 DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。 条件が指定されている場合は、条件が真であっても、 DC、 N、Z、V、GT ビットは更新されません。

(2) 注意

デスティネーションレジスタの下位ワードの内容は DC ビットの更新には無視されます。

(3) 動作内容

```
if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                                           DSP\_ALU\_SRC1G = 0x0;
                       else
                       break;
       case 0x1:
                       DSP ALU SRC1 = X1;
                       if (DSP ALU SRC1 MSB) DSP ALU SRC1G = 0xff;
                       else
                                               DSP ALU SRC1G = 0x0;
                       break;
       case 0x2:
                       DSP\_ALU\_SRC1 = A0;
                       DSP ALU SRC1G = A0G;
                       break;
       case 0x3:
                       DSP_ALU_SRC1 = A1;
                       DSP ALU SRC1G = A1G;
                       break;
   }
}
else {
                                                /* MSW of Sy -1 -> Dz */
       switch (EX2_SY) {
       case 0x0:
                     DSP_ALU_SRC1 = Y0;
                      break;
                     DSP_ALU_SRC1 = Y1;
       case 0x1:
                      break;
       case 0x2:
                      DSP_ALU_SRC1 = M0;
                      break;
       case 0x3:
                      DSP ALU SRC1 = M1;
                       break;
       }
       if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
       else
                      DSP ALU SRC1G = 0x0;
}
   DSP_ALU_DST_HW = DSP_ALU_SRC1_HW - 1;
   carry_bit =((DSP_ALU_SRC1_MSB | !DSP_ALU_SRC2_MSB) && !DSP_ALU
_DST_MSB)
        (DSP_ALU_SRC1_MSB & !DSP_ALU_SRC2_MSB);
   borrow_bit = !carry_bit;
   DSP ALU DSTG LSB8 = DSP ALU SRC1G LSB8 - DSP ALU SRC2G LSB8 -
borrow_bit;
   overflow_bit= PLUS_OP_G_OV || !(POS_NOT_OV || NEG_NOT_OV);
```

```
#include "integer_overflow_protection.c"
   if(DSP UNCONDITIONAL UPDATE) { /* unconditional operation */
#include "integer_unconditional_update.c"
#include "integer minus dc bit.c"
   else if(DSP_CONDITION_MATCH) { /* conditional operation and match */  
       DSP REG WD[ex2 dz no*2] = DSP ALU DST HW;
       DSP REG WD[ex2 dz no*2+1] = 0x0; /* clear LSW */
       if(ex2_dz_no==0) {
           AOG = DSP_ALU_DSTG & MASK000000FF;
           if(DSP ALU DSTG BIT7) A0G = A0G | MASKFFFFFF00;
       }
       else if(ex2_dz_no==1) {
          A1G = DSP ALU DSTG & MASK000000FF;
           if (DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
       }
}
break;
```

(4) 使用例

```
      PDEC X0,M0 NOPX NOPY
      ; 実行前: X0=H'0052330F, M0=H'12345678

      実行後: X0=H'0052330F, M0=H'00510000

      PDEC X1,X1 NOPX NOPY
      ; 実行前: X1=H'FC342855

      実行後: X1=H'FC330000
```

無条件実行の場合、DC ビットは CS [2:0] の状態に従って更新。

8.5.10 [if cc] PDMSB Detect MSB with Condition: DSP 算術演算命令 条件付き MSB 検出

書式	動作概略	命令コード	実行	DC
			ステート	ビット
PDMSB Sx,Dz	Sx の内容を正現化するのに必要な	111110*******	1	更新
	シフト量→MSW of Dz、Dz の LSW	10011101xx00zzzz		
	クリア			
PDMSB Sy,Dz	Sy の内容を正現化するのに必要な		1	更新
	シフト量→MSW of Dz、Dz の LSW	1011110100yyzzzz		
	クリア			
DCT PDMSB Sx,Dz	もし DC = 1 ならば Sx の内容を正	111110*******	1	-
	現化するのに必要なシフト量	10011110xx00zzzz		
	→MSW of Dz、Dz の LSW クリア			
	もし0ならばnop			
	もし DC = 1 ならば Sy の内容を正			
DCT PDMSB Sy,Dz	現化するのに必要なシフト量	111110*******	1	-
	→MSW of Dz、Dz の LSW クリア	1011111000yyzzzz		
	もし0ならばnop			
	もし DC = 0 ならば Sx の内容を正			
	現化するのに必要なシフト量			
DCF PDMSB Sx,Dz	→MSW of Dz、Dz の LSW クリア	111110*******	1	-
	もし1ならば nop	100111111xx00zzzz		
	もし DC = 0 ならば Sy の内容を正			
	現化するのに必要なシフト量			
	→MSW of Dz、Dz の LSW クリア			
DCF PDMSB Sy,Dz	もし1ならば nop.	111110*******	1	-
		10111111100yyzzzz		

(1) 説明

Sx、Sy オペランドのビットの並びが最初に変わる位置を探し、そのビット位置を Dz オペランドへ格納します。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。 条件が指定されている場合は、条件が真であっても、 DC、 N、Z、V、GT ビットは更新されません。

```
if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                   else
                                         DSP\_ALU\_SRC1G = 0x0;
                   break;
                   DSP ALU_SRC1 = X1;
   case 0x1:
                   if (DSP ALU SRC1 MSB) DSP ALU SRC1G = 0xff;
                                         DSP ALU SRC1G = 0x0;
                   else
                   break;
   case 0x2:
                   DSP\_ALU\_SRC1 = A0;
                   DSP ALU SRC1G = A0G;
                   break;
                   DSP_ALU_SRC1 = A1;
   case 0x3:
                   DSP ALU SRC1G = A1G;
                   break;
   }
}
else {
                   /* msb(Sy) -> Dz */
   switch (EX2_SY) {
   case 0x0:
                   DSP ALU SRC1 = Y0;
                   break;
                   DSP_ALU_SRC1 = Y1;
   case 0x1:
                   break;
   case 0x2:
                   DSP_ALU_SRC1 = M0;
                   break;
   case 0x3:
                   DSP ALU SRC1 = M1;
                   break;
if (DSP ALU SRC1 MSB)
                                         DSP ALU SRC1G = 0xff;
else
                                           DSP\_ALU\_SRC1G = 0x0;
}
short int i;
unsigned char msb, src1g;
unsigned long src1=DSP ALU SRC1;
msb= DSP_ALU_SRC1G_BIT7;
src1g=(DSP_ALU_SRC1G_LSB8 << 1);</pre>
for(i=38;((msb==(src1g>>7))&&(i>=32));i--) { src1g <<= 1; }
if(i==31) {
   for(i;((msb==(src1>>31))&&(i>=0));i--) { src1 <<= 1; }
}
```

 $DSP_ALU_DST = 0x0;$

```
DSP ALU DST HW = (short int) (30-i);
         if (DSP ALU DST MSB)
                                             DSP ALU DSTG LSB8 = 0xff;
         else
                                             DSP ALU DSTG LSB8 = 0x0;
      }
      carry bit = 0;
      if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
         overflow bit= 0;
  #include "integer unconditional update.c"
  #include "integer plus dc bit.c"
      else if(DSP_CONDITION_MATCH) { /* conditional operation and match */
         DSP REG WD[ex2 dz no*2] = DSP ALU DST HW;
         DSP REG WD[ex2 dz no*2+1] = 0x0; /* clear LSW */
         if(ex2 dz no==0) {
               A0G = DSP_ALU_DSTG & MASK000000FF;
               if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
         else if(ex2_dz_no==1) {
               A1G = DSP_ALU_DSTG & MASK000000FF;
               if(DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
      }
  }
  break;
(3) 使用例
  PDMSB X0,M0 NOPX NOPY
                              ; 実行前: X0=H'0052330F, M0=H'12345678
                                実行後: X0=H'0052330F, M0=H'00080000
  PDMSB X1,X1 NOPX NOPY
                              ; 実行前: X1=H'FC342855
                                実行後: X1=H'00050000
                              無条件実行の場合、DC ビットは CS [2:0]の状態に従って更新。
```

8.5.11 [if cc] PINC INCrement by 1 with Condition: DSP 算術演算命令 条件付きインクリメント

書式	動作概略	命令コード	実行	DC
			ステート	ビット
PINC Sx,Dz	MSW of Sx + 1→MSW of Dz、Dz	111110*******	1	更新
	の LSW クリア	10011001xx00zzzz		
PINC Sy,Dz	MSW of Sy + 1→MSW of Dz、Dz	111110*******	1	更新
	の LSW クリア	1011100100yyzzzz		
DCT PINC Sx,Dz	もし DC = 1 ならば	111110*******	1	-
	MSW of Sx + 1 \rightarrow MSW of Dz $_{\times}$ Dz	10011010xx00zzzz		
	の LSW クリア			
	もし0ならば nop.			
DCT PINC Sy,Dz	もし DC = 1 ならば	111110*******	1	-
	MSW of Sy + 1→MSW of Dz、Dz	1011101000yyzzzz		
	の LSW クリア			
	もし0ならばnop.			
DCF PINC Sx,Dz	もし DC = 0 ならば	111110*******	1	-
	MSW of Sx + 1 \rightarrow MSW of Dz $_{\times}$ Dz	10011011xx00zzzz		
	の LSW クリア			
	もし1ならば nop.			
DCF PINC Sy,Dz	もし DC=0 ならば	111110*******	1	-
	MSW of Sy + 1→DzMSW of Dz、Dz	1011101100yyzzzz		
	の LSW クリア			
	もし1ならば nop.			

(1) 説明

Sx、Sy オペランドの上位ワードの内容に 1 を加算し、その結果を Dz オペランドの上位ワードへ格納し、Dz オペランドの下位ワードを 0 でクリアします。 DCT、 DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。 条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。 条件が指定されている場合は、条件が真であっても、 DC、 N、Z、V、GT ビットは更新されません。

(2) 注意

デスティネーションレジスタの下位ワードの内容は DC ビットの更新には無視されます。

(3) 動作内容

{

```
if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                      else
                                        DSP\_ALU\_SRC1G = 0x0;
                      break;
      case 0x1:
                   DSP ALU SRC1 = X1;
                      if (DSP ALU SRC1 MSB) DSP ALU SRC1G = 0xff;
                                        DSP\_ALU\_SRC1G = 0x0;
                      else
                     break;
      case 0x2:
                   DSP ALU SRC1 = A0;
                     DSP_ALU_SRC1G
                                       = AOG;
                     break;
      case 0x3:
                   DSP ALU SRC1 = A1;
                     DSP ALU SRC1G
                                       = A1G;
                     break;
      }
    }
    else {
                                        /* MSW of Sy +1 -> Dz */
      switch (EX2_SY) {
      case 0x0: DSP_ALU_SRC1 = Y0;
                   break;
      case 0x1:
                  DSP ALU SRC1 = Y1;
                   break;
      case 0x2:
                  DSP_ALU_SRC1 = M0;
                   break;
      case 0x3:
                   DSP_ALU_SRC1 = M1;
                   break;
        if (DSP_ALU_SRC1_MSB)
                                        DSP_ALU_SRC1G = 0xff;
        else
                                        DSP ALU SRC1G = 0x0;
    }
   DSP_ALU_DST_HW = DSP_ALU_SRC1_HW + 1;
   carry bit = ((DSP ALU SRC1 MSB | DSP ALU SRC2 MSB) & !DSP ALU
DST_MSB)
       (DSP_ALU_SRC1_MSB & DSP_ALU_SRC2_MSB);
   DSP ALU DSTG LSB8 = DSP ALU SRC1G LSB8 + DSP ALU SRC2G LSB8 +
carry_bit;
    #include "integer overflow protection.c"
```

```
if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
  #include "integer_unconditional_update.c"
   #include "integer plus dc bit.c"
       else if (DSP CONDITION MATCH) { /* conditional operation and match
         DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
          DSP REG WD[ex2 dz no*2+1] = 0x0; /* clear LSW */
          if(ex2 dz no==0) {
                       AOG = DSP_ALU_DSTG & MASK000000FF;
                        if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
          }
          else if(ex2_dz_no==1) {
                       A1G = DSP_ALU_DSTG & MASK000000FF;
                        if(DSP_ALU_DSTG_BIT7) A1G = A1G | MASKFFFFFF00;
          }
       }
   }
  break;
(4) 使用例
  PINC X0,M0 NOPX NOPY ;
                             実行前: X0=H'0052330F, M0=H'12345678
                               実行後: X0=H'0052330F, M0=H'00530000
                               実行前: X1=H'FC342855
  OPINC X1,X1 NOPX NOPY ;
```

実行後: X1=H'FC350000

無条件実行の場合、DC ビットは CS [2:0] の状態に従って更新。

8.5.12 [if cc] PLDS LoaD System register: DSP システム制御命令 条件付きシステムレジスタへのロード

書式	動作概略	命令コード	実行 ステート	DC ビット
PLDS Dz,MACH	Dz→MACH	111110*******	1	-
		111011010000zzzz		
PLDS Dz,MACL	Dz→MACL	111110*******	1	-
		111111010000zzzz		
DCT PLDS Dz,MACH	もし DC = 1 ならば Dz→MACH	111110*******	1	-
	もし0ならば nop.	111011100000zzzz		
DCT PLDS Dz,MACL	もし DC = 1 ならば Dz→MACL	111110*******	1	-
	もし0ならば nop.	111111100000zzzz		
DCF PLDS Dz,MACH	もし DC = 0 ならば Dz→MACH	111110*******	1	-
	もし1ならば nop.	1110111110000zzzz		
DCF PLDS Dz,MACL	もし DC = 0 ならば Dz→MACL	111110*******	1	-
	もし1ならば nop.	111111110000zzzz		

(1) 説明

Dz オペランドの内容を、MACH、MACL レジスタへ格納します。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。 DSR レジスタの DC、N、Z、V、GT ビットはいずれも更新されません。

(2) 注意

PLDS と MOVX、MOVY は並列に指定できますが、実行には 2 サイクルかかる場合があります。

(3) 動作内容

(4) 使用例

PLDS A0, MACH NOPX NOPY ;実行前: A0=H'123456789A,

MACH=H'6666666

実行後: A0=H'123456789A,

MACH=H'3456789A

8.5.13 PMULS MULtiply Signed by Signed: DSP 算術演算命令 符号付き乗算

書式	動作概略	命令コード	実行 ステート	DC ビット
PMULS Se,Sf,Dg	MSW of Se * MSW of Sf→Dg	111110*******	1	-
		0100eeff0000gg00		

(1) 説明

Se、Sf オペランドの上位ワードの内容を符号付きとして乗算し、結果を Dg オペランドに格納します。

DSR レジスタの DC、N、Z、V、GT ビットはいずれも更新されません。

(2) 注意

PMULS は固定小数点乗算ですので、ソースデータが同じでも MULS とは演算結果が異なります。

(3) 使用例

PMULS X0,Y0,M0 NOPX NOPY ; 実行前: X0=H'00010000,Y0=H'00020000,

M0=H'33333333

実行後: X0=H'00010000,Y0=H'00020000,

M0=H'00000004

PMULS X1,Y1,A0 NOPX NOPY ; 実行前: X1=H'FFFE2222,Y1=H'0001AAAA,

A0=H'444444444

実行後: X1=H'FFFE2222,Y1=H'0001AAAA,

A0=H'FFFFFFFFC

8.5.14 [if cc] PNEG NEGate: DSP 算術演算命令

条件付き符号反転

書式	動作概略	命令コード	実行 ステート	DC ビット
PNEG Sx,Dz	0 - Sx→Dz	111110******	1	更新
		11001001xx00zzzz		
PNEG Sy,Dz	0 - Sy→Dz	111110*******	1	更新
		1110100100yyzzzz		
DCT PNEG Sx,Dz	もし DC = 1 ならば 0 - Sx→Dz	111110*******	1	-
	もし0ならばnop.	11001010xx00zzzz		
DCT PNEG Sy,Dz	もし DC = 1 ならば 0 - Sy→Dz	111110*******	1	-
	もし0ならばnop.	1110101000yyzzzz		
DCF PNEG Sx,Dz	もし DC = 0 ならば 0 - Sx→Dz	111110*******	1	-
	もし1ならば nop.	11001011xx00zzzz		
DCF PNEG Sy,Dz	もし DC = 0 ならば 0 - Sy→Dz	111110*******	1	-
	もし1ならば nop.	1110101100yyzzzz		

(1) 説明

符号を反転します。0 から Sx、Sy オペランドの内容を減算して Dz オペランドへ格納します。DCT、 DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。 条件が指定されている場合は、条件が真であっても、 DC、N、Z、V、GT ビットは更新されません。

```
{
 DSP ALU SRC1 = 0;
 DSP_ALU_SRC1G= 0;
 if (EX2_DSP_BIT13==0) { /* 0 - Sx -> Dz */
     switch (EX2 SX) {
         case 0x0: DSP ALU SRC2 = X0;
                 if (DSP_ALU_SRC2_MSB) DSP_ALU_SRC2G = 0xff;
                 else
                             DSP ALU SRC2G = 0x0;
                 break;
         case 0x1: DSP ALU SRC2 = X1;
                 if (DSP_ALU_SRC2_MSB) DSP_ALU_SRC2G = 0xff;
                             DSP\_ALU\_SRC2G = 0x0;
                 else
                 break;
         case 0x2: DSP_ALU_SRC2 = A0;
```

```
DSP_ALU_SRC2G = A0G;
                break;
        case 0x3: DSP_ALU_SRC2 = A1;
               DSP ALU SRC2G = A1G;
                break;
     }
               /* 0 - Sy -> Dz */
 else {
     switch (EX2 SY) {
        case 0x0: DSP_ALU_SRC2 = Y0;
                break;
        case 0x1: DSP ALU SRC2 = Y1;
                break;
        case 0x2: DSP ALU SRC2 = M0;
                break;
        case 0x3: DSP ALU SRC2 = M1;
                break;
     if (DSP_ALU_SRC2_MSB) DSP_ALU_SRC2G = 0xff;
                    DSP ALU SRC2G = 0x0;
     else
 }
     DSP_ALU_DST = DSP_ALU_SRC1 - DSP_ALU_SRC2;
     carry bit =((DSP ALU SRC1 MSB | !DSP ALU SRC2 MSB)
&& !DSP_ALU_DST_MSB) |
                (DSP ALU SRC1 MSB & !DSP ALU SRC2 MSB);
     borrow bit = !carry bit;
     DSP_ALU_DSTG_LSB8 = DSP_ALU_SRC1G_LSB8 - DSP_ALU_SRC2G_LSB8 - borrow_bit;
     #include "fixed pt overflow protection.c"
     if(DSP UNCONDITIONAL UPDATE) { /* unconditional operation */
#include "fixed pt unconditional update.c"
#include "fixed_pt_minus_dc_bit.c"
     else if (DSP_CONDITION_MATCH) { /* conditional operation and match */
     DSP REG[ex2 dz no] = DSP ALU DST;
     if(ex2_dz_no==0) {
              A0G = DSP ALU DSTG & MASK000000FF;
              if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
```

PNEG X0,A0NOPXNOPY; 実行前: X0=H'55555555,A0=H'A987654321実行後: X0=H'55555555,A0=H'FFAAAAAAABPNEG Y1,Y1NOPXNOPY; 実行前: Y1=H'99999999実行後: Y1=H'66666667

無条件実行の場合、DC ビットは CS [2:0] の状態に従って更新。

8.5.15 [if cc] POR logical OR: DSP 論理演算命令

条件付き論理和演算

書式	動作概略	命令コード	実行 ステート	DC ビット
			ステート	しゅト
POR Sx,Sy,Dz	Sx Sy→Dz、Dz のガードビットと	111110*******	1	更新
	LSW クリア	10110101xxyyzzzz		
DCT POR Sx,Sy,Dz	もし DC = 1 ならば	111110*******	1	-
	Sx Sy→Dz、Dz のガードビットと	10110110xxyyzzzz		
	LSW クリア			
	もし0ならばnop.			
DCF POR Sx,Sy,Dz	もし DC = 0 ならば	111110*******	1	-
	Sx Sy→Dz、Dz のガードビットと	10110111xxyyzzzz		
	LSW クリア			
	もし1ならば nop.			

(1) 説明

Sx オペランドの上位ワードの内容と Sy オペランドの上位ワードの内容との論理和を演算し、その 結果を Dz オペランドの上位ワードへ格納し、Dz オペランドの下位ワードを 0 でクリアします。Dz オペランドがガードビットを持つレジスタの場合は、ガードビットも 0 でクリアします。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。 条件が指定されている場合は、条件が真であっても、DC、N、Z、V、GT ビットは更新されません。

(2) 注意

デスティネーションレジスタの下位ワードの内容とガードビットの内容は DC ビットの更新には無視されます。

(3) 動作内容

```
switch (EX2_SY) {
     case 0x0: DSP_ALU_SRC2 = Y0;
                      break;
     case 0x1: DSP ALU SRC2 = Y1;
                       break;
     case 0x2:
                DSP_ALU_SRC2 = M0;
                       break;
     case 0x3: DSP ALU SRC2 = M1;
                       break;
  }
  DSP ALU DST HW = DSP ALU SRC1 HW | DSP ALU SRC2 HW;
  if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
     DSP REG WD[ex2 dz no*2] = DSP ALU DST HW;
     DSP_REG_WD[ex2_dz_no*2+1] = 0x0;
                                          /* clear LSW */
                                               AOG = 0x0; /* clear Guard
     if (ex2 dz no==0)
bits */
     else if (ex2_dz_no==1)
                                              A1G = 0x0;
     carry_bit = 0x0;
     negative_bit= DSP_ALU_DST_MSB;
               = (DSP_ALU_DST_HW==0);
     zero bit
     overflow_bit= 0x0;
#include "logical_dc_bit.c"
  }
  else if(DSP_CONDITION_MATCH) { /* conditional operation and match */
     DSP REG WD[ex2 dz no*2] = DSP ALU DST HW;
     DSP REG WD[ex2 dz no*2+1] = 0x0;
                                              /* clear LSW */
     if (ex2_dz_no==0)
                                               AOG = 0x0; /* clear Guard
bits */
     else if (ex2_dz_no==1)
                                               A1G = 0x0;
  }
}
break;
```

(4) 使用例

POR X0,Y0,A0 NOPX NOPY ; 実行前: X0=H'333333333, Y0=H'55555555

A0=H'123456789A

実行後: X0=H'33333333, Y0=H'55555555

A0=H'0077770000

無条件実行の場合、DC ビットは CS [2:0]の状態に従って更新。

8.5.16 PRND RouNDing: DSP 算術演算命令

丸め演算

書式	動作概略	命令コード	実行 ステート	DC ビット
PRND Sx,Dz	Sx + H'00008000→Dz	111110******	1	更新
	clear LSW of Dz	10011000xx00zzzz		
PRND Sy,Dz	Sy + H'00008000→Dz	111110*******	1	更新
	clear LSW of Dz	10111000000yyzzzz		

(1) 説明

丸めを行います。Sx、Sy オペランドの内容にイミディエイトデータ H'00008000 を加算し、結果の上位ワードを Dz オペランドへ格納し、Dz オペランドの下位ワードを 0 でクリアします。

DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。DSR レジスタの N、Z、V、GT ビットも更新されます。

```
{
  DSP\_ALU\_SRC2 = 0x00008000;
  DSP_ALU_SRC2G= 0x0;
  if (EX2 DSP BIT13==0) { /* Sx + H'00008000 -> Dz; clr Dz
LW */
       switch (EX2 SX) {
           case 0x0: DSP_ALU_SRC1 = X0;
                   if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                                      DSP ALU SRC1G = 0x0;
                   else
                   break;
           case 0x1: DSP_ALU_SRC1 = X1;
                   if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                                      DSP ALU SRC1G = 0x0;
                   else
                   break;
           case 0x2: DSP_ALU_SRC1 = A0;
                   DSP ALU SRC1G = A0G;
                   break;
           case 0x3: DSP_ALU_SRC1 = A1;
                   DSP_ALU_SRC1G = A1G;
                   break;
       }
   }
```

```
/* Sy + H'00008000 -> Dz; clr Dz LW */
     else {
         switch (EX2_SY) {
            case 0x0: DSP ALU SRC1 = Y0;
                    break;
            case 0x1: DSP ALU SRC1 = Y1;
                   break;
             case 0x2: DSP_ALU_SRC1 = M0;
                    break;
             case 0x3: DSP_ALU_SRC1 = M1;
                    break;
         }
         if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                       DSP ALU SRC1G = 0x0;
         else
     }
     DSP ALU DST = (DSP ALU SRC1 + DSP ALU SRC2) & MASKFFFF0000;
     carry_bit = ((DSP_ALU_SRC1_MSB | DSP_ALU_SRC2_MSB) & !DSP_ALU
  DST MSB)
         (DSP ALU SRC1 MSB & DSP ALU SRC2 MSB);
     DSP_ALU_DSTG_LSB8 = DSP_ALU_SRC1G_LSB8 + DSP_ALU_SRC2G_LSB8 +
  carry bit;
         #include "fixed_pt_overflow_protection.c"
  #include "fixed_pt_unconditional_update.c"
  #include "fixed pt plus dc bit.c"
  break:
(3) 使用例
  PRND X0,M0 NOPX NOPY ; 実行前: X0=H'0052330F, M0=H'12345678
                        実行後: X0=H'0052330F, M0=H'00520000
  PRND X1,X1 NOPX NOPY ; 実行前: X1=H'FC34C087
                        実行後: X1=H'FC350000
                        DC ビットは CS [2:0] の状態に従って更新。
```

8.5.17 [if cc] PSHA SHift Arithmetically with Condition: DSP 算術シフト命令

条件付き算術シフト

書式	動作概略	命令コード	実行	DC
			ステート	ビット
PSHA Sx,Sy,Dz	もしSy 0ならば	111110*******	1	更新
	Sx < < Sy→Dz	10010001xxyyzzzz		
	もし Sy < 0 ならば			
	$Sx > Sy \rightarrow Dz$			
DCT PSHA Sx,Sy,Dz	もしDC=1&Sy 0ならば	111110*******	1	-
	Sx < < Sy→Dz	10010010xxyyzzzz		
	もし DC = 1 & Sy < 0 ならば			
	Sx > > Sy →Dz			
	もしDC=0ならばnop			
DCF PSHA Sx,Sy,Dz	もしDC=0&Sy 0ならば	111110*******	1	-
	Sx < < Sy→Dz	10010011xxyyzzzz		
	もし DC = 0 & Sy < 0 ならば			
	$Sx > Sy \rightarrow Dz$			
	もしDC=1ならばnop			
PSHA #Imm,Dz	もしlmm 0ならば	111110*******	1	更新
	Dz < < Imm→Dz	00010iiiiiiizzzz		
	もし lmm < 0 ならば			
	Dz > > Imm →Dz			

(1) 説明

Sx または Dz オペランドの内容を算術的にシフトし、その結果を Dz オペランドへ格納します。シフト量は Sy オペランドまたはイミディエイト値 Imm オペランドで指定します。シフト量が正の値のとき左にシフトします。負の値のとき右にシフトします。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。条件が指定されている場合は、条件が真であっても、DC、N、Z、V、GT ビットは更新されません。

```
if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                 else
                                       DSP\_ALU\_SRC1G = 0x0;
                 break;
      case 0x2: DSP ALU SRC1 = A0;
                 DSP ALU SRC1G = A0G;
                 break;
      case 0x3: DSP_ALU_SRC1 = A1;
                 DSP ALU SRC1G = A1G;
                 break;
  }
  switch (EX2_SY) {
      case 0x0: DSP ALU SRC2 = Y0 & MASK007F0000;
                break;
      case 0x1: DSP_ALU_SRC2 = Y1 & MASK007F0000;
                 break;
      case 0x2: DSP ALU SRC2 = M0 & MASK007F0000;
                 break;
      case 0x3: DSP_ALU_SRC2 = M1 & MASK007F0000;
                 break;
  }
  if (DSP ALU SRC2 MSB)
                                DSP ALU SRC2G = 0xff;
  else
                                 DSP ALU SRC2G = 0x0;
  if((DSP ALU SRC2 HW & MASK0040) == 0) { /* Left Shift
0<=cnt<=32 */
      char cnt = (DSP_ALU_SRC2_HW & MASK003F);
      if(cnt > 32) {
         printf("\formalfont nPSHA Sz,Sy,Dz Error! Shift \formalfont 2X exceed range.
¥n",cnt);
         exit();
      }
      DSP_ALU_DST = DSP_ALU_SRC1 << cnt;</pre>
      DSP ALU DSTG = ((DSP ALU SRC1G << cnt) |
                  (DSP ALU SRC1 >> (32-cnt))) & MASK000000FF;
     carry_bit = ((DSP_ALU_DSTG & MASK00000001) == 0x1);
  }
  else {
                                        /* Right Shift 0< cnt <=32 */
      char cnt = ((~DSP_ALU_SRC2_HW & MASK003F)+1);
      if(cnt > 32) {
```

```
printf("\formalfanothern PSHA Sz,Sy,Dz Error! shift -\formalfanothern 2X exceed range.\formalfanothern 7, cnt);
          exit();
      }
      if((cnt>8) && DSP ALU SRC1G BIT7) { /* MSB copy */
         DSP ALU DST=((DSP ALU SRC1>>8) | (DSP ALU SRC1G<<
(32-8)));
         DSP ALU DST=(long) DSP ALU DST >> (cnt-8);
      }
      else {
         DSP_ALU_DST=((DSP_ALU_SRC1>>cnt) | (DSP_ALU_SRC1G<<
(32-cnt)));
      }
      DSP ALU DSTG LSB8 = (char) DSP ALU SRC1G LSB8 >> cnt-- ;
      carry bit = (((DSP ALU SRC1 >> cnt) & MASK00000001) == 0x1);
  }
/*overflow_bit = !(POS_NOT_OV | | NEG_NOT_OV); /* do overflow detection */
/* #include "fixed pt overflow protection.c" /* do overflow protection; V=0 */
  if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
#include "fixed pt unconditional update.c"
#include "shift_dc_bit.c"
  else if (DSP CONDITION MATCH) \{\ /*\ \text{conditional operation and match }*/
      DSP_REG[ex2_dz_no] = DSP_ALU_DST;
      if(ex2_dz_no==0) {
             AOG = DSP ALU DSTG & MASKOOOOOFF;
             if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
      }
      else if(ex2_dz_no==1) {
             A1G = DSP ALU DSTG & MASK000000FF;
             if (DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
      }
  }
}
break;
<イミディエイトオペランドによる場合>
{
```

```
unsigned short tmp_imm;
  DSP_ALU_SRC1=DSP_REG[ex2_dz_no];
  switch (ex2 dz no) {
      case 0x0: DSP ALU SRC1G = A0G;
                  break;
      case 0x1: DSP ALU SRC1G = A1G;
                  break;
      default: if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                                   else DSP_ALU_SRC1G =
0x0;
  }
  tmp imm = ((EX2 LW >> 4) & MASK0000007F); /* bit[10:4] */
  if((tmp_imm & MASK0040)==0) { /* Left Shift 0<= cnt <=32 */
      char cnt = (tmp imm & MASK003F);
      if(cnt > 32) {
         printf("\formall nPSHA Dz, #Imm, Dz Error! #Imm=%7X exceed range
¥n",tmp imm);
         exit();
      }
      DSP_ALU_DST = DSP_ALU_SRC1 << cnt;</pre>
      DSP_ALU_DSTG = ((DSP_ALU_SRC1G << cnt) |</pre>
                  (DSP ALU SRC1 >> (32-cnt))) & MASK000000FF;
      carry_bit = ((DSP_ALU_DSTG & MASK00000001) == 0x1);
  }
  else {
                                         /* Right Shift 0< cnt <=32 */
      char cnt = ((\sim tmp imm \& MASK003F) + 1);
      if(cnt > 32) {
         printf("\formall nPSHL Dz, #Imm, Dz Error! #Imm=%7X exceed range
Yn",tmp_imm);
         exit();
      }
      if((cnt>8) && DSP_ALU_SRC1G_BIT7) { /* MSB copy */
         DSP ALU DST=((DSP ALU SRC1>>8) | (DSP ALU SRC1G<<
(32-8)));
         DSP_ALU_DST=(long) DSP_ALU_DST >> (cnt-8);
      }
      else {
```

PSHA #-5,A1 NOPX NOPY

 A0=H'123456789A

 実行後:
 X0=H'88888888, Y0=H'00020000,

 A0=H'FE22222222

 PSHA X0,Y0,X0 NOPX NOPY
 ;実行前:
 X0=H'333333333, Y0=H'FFFF0000,

 実行後:
 X0=H'19999999, Y0=H'FFFE0000,

PSHA X0,Y0,A0 NOPX NOPY ;実行前: X0=H'88888888, Y0=H'00020000,

;実行前: A1=H'AAAAAAAAA 実行後: A1=H'FD55555555

無条件実行の場合、DC ビットは CS [2:0]の状態に従って更新。

8.5.18 [if cc] PSHL SHift Logically with condition: DSP 論理シフト命令

条件付き論理シフト

書式	動作概略	命令コード	実行	DC
			ステート	ビット
PSHL Sx,Sy,Dz	もしSy OならばSx< <sy→dz、< td=""><td>111110*******</td><td>1</td><td>更新</td></sy→dz、<>	111110*******	1	更新
	Dz のガードビットと LSW をクリフ	10000001xxyyzzzz		
	ゲ もし Sv < 0 ならば			
	Sx > > Sy →Dz、Dz のガードビ			
	ーのスプレーのタープログログ			
DOT DOUBLEY BY D-	もしDC=1&Sy 0ならば	111110******	1	
DCT PSHL Sx,Sy,Dz	Sx < < Sy→Dz、Dz のガードビット		1	-
	と LSW をクリア	10000010xxyyzzzz		
	もし DC = 1 & Sy < 0 ならば			
	Sx>> Sy →Dz、Dz のガードビ			
	ットと LSW をクリア			
	もし DC = 0 ならば nop			
DCF PSHL Sx,Sv,Dz	もしDC=0&Sy 0ならば	111110******	1	_
DOI 1 OHE OX, GY, DZ	Sx < < Sy→Dz、Dz のガードビット	10000011xxyyzzzz	'	
	と LSW をクリア	IOOOOOTIAAYYZZZZ		
	もし DC = 0 & Sy < 0 ならば			
	Sx >			
	ットと LSW をクリア			
	もしDC=1ならばnop もしImm 0ならば			
PSHL #Imm.Dz	Dz < < Imm→Dz、Dz のガードビッ	111110******	1	更新
	DZ < < IMM→DZ、DZ のカートとッ トと LSW をクリア	00000iiiiiizzzz	•	~
	もし lmm < 0 ならば			
	Dz>> Imm →Dz			

(1) 説明

Sx または Dz オペランドの上位ワードの内容を論理的にシフトし、その結果を Dz オペランドの上位ワードへ格納し、Dz オペランドの下位ワードを 0 でクリアします。Dz オペランドがガードビットを持つレジスタの場合は、ガードビットも 0 でクリアします。シフト量は Sy オペランドまたはイミディエイト値 Imm オペランドで指定します。シフト量が正の値のとき左にシフトします。負の値のとき右にシフトします。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。条件が指定されている場合は、条件が真であっても、DC、N、Z、V、GT ビットは更新されません。

```
<レジスタオペランドによる場合>
  switch (EX2 SX) {
     case 0x0: DSP_ALU_SRC1 = X0;
                 break;
     case 0x1: DSP ALU SRC1 = X1;
                 break;
     case 0x2: DSP_ALU_SRC1 = A0;
                 break;
     case 0x3: DSP_ALU_SRC1 = A1;
                 break;
  }
  switch (EX2_SY) {
     case 0x0: DSP_ALU_SRC2 = Y0 & MASK003F0000;
                break;
     case 0x1: DSP_ALU_SRC2 = Y1 & MASK003F0000;
                break;
     case 0x2: DSP ALU SRC2 = M0 & MASK003F0000;
                 break;
     case 0x3: DSP_ALU_SRC2 = M1 & MASK003F0000;
                 break:
  }
  if((DSP ALU SRC2 HW & MASK0020)==0) { /* Left Shift
0<=cnt<=16 */
     char cnt = (DSP_ALU_SRC2_HW & MASK001F);
      if(cnt > 16) {
        printf("PSHL Sx,Sy,Dz Error! Shift %2X exceed range
Yn",cnt);
        exit();
     DSP_ALU_DST_HW = DSP_ALU_SRC1_HW << cnt--;</pre>
     carry_bit = (((DSP_ALU_SRC1_HW << cnt) & MASK8000) ==</pre>
0x8000);
  }
  else {
                                     /* Right Shift 0<cnt<=16 */
     char cnt = ((~DSP ALU SRC2 HW & MASK000F)+1);
     if(cnt > 16) {
        printf("PSHL Sx,Sy,Dz Error! Shift -%2X exceed range
Yn",cnt);
```

```
exit();
     DSP_ALU_DST_HW = DSP_ALU_SRC1_HW >> cnt--;
     carry_bit = (((DSP_ALU_SRC1_HW >> cnt) & MASK0001) == 0x1);
  }
  if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
     DSP REG WD[ex2 dz no*2] = DSP ALU DST HW;
     DSP REG WD[ex2 dz no*2+1] = 0x0;
                                                 /* clear LSW */
     if (ex2_dz_no==0)
                             AOG = 0x0;
                                                 /* clear Guard bits */
     else if (ex2_dz_no==1) A1G = 0x0;
     negative bit
                              = DSP ALU DST MSB;
     zero_bit = (DSP_ALU_DST_HW==0);
     overflow bit
                              = 0x0;
#include "shift dc bit.c"
  else if (DSP CONDITION MATCH) \{\ /*\ \text{conditional operation and match }*/
     DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
     DSP_REG_WD[ex2_dz_no*2+1] = 0x0;
                                                 /* clear LSW */
     if (ex2 dz no==0)
                         AOG = 0x0;
                                                 /* clear Guard bits */
     else if (ex2_dz_no==1) A1G = 0x0;
  }
}
break;
<イミディエイトオペランドによる場合>
  unsigned short tmp imm;
  DSP_ALU_SRC1=DSP_REG[ex2_dz_no];
  switch (ex2_dz_no) {
     case 0x0: DSP ALU SRC1G = A0G;
                break;
     case 0x1: DSP_ALU_SRC1G = A1G;
                 break;
     default: if (DSP ALU SRC1 MSB) DSP ALU SRC1G = 0xff;
                              else
                                                    DSP ALU SRC1G =
0x0:
```

```
tmp_imm = ((EX2_LW >> 4) & MASK0000003F); /* bit[9:4] */
  if((tmp imm & MASK0020) == 0) { /* Left Shift 0<= cnt <16 */
      char cnt = (tmp imm & MASK001F);
      if(cnt > 16) {
         printf("PSHL Dz,#Imm,Dz Error! #Imm=%6X exceed range
Yn", tmp imm);
        exit();
      DSP_ALU_DST_HW = DSP_ALU_SRC1_HW << cnt--;</pre>
      carry bit = (((DSP ALU SRC1 HW << cnt) & MASK8000) ==</pre>
0x8000);
  }
  else {
                                  /* Right Shift 0< cnt <=16 */
      char cnt = ((~tmp_imm & MASK001F)+1);
      if(cnt > 16) {
         printf("PSHL Dz,#Imm,Dz Error! #Imm=%6X exceed range
¥n",tmp_imm);
        exit();
      DSP ALU DST HW = DSP ALU SRC1 HW >> cnt--;
      carry bit = (((DSP ALU SRC1 HW >> cnt) & MASK0001) == 0x1);
  }
   { /* unconditional operation */
      DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
      DSP REG WD[ex2 dz no*2+1] = 0x0;
                                                  /* clear LSW */
                                                  /* clear Guard bits */
      if (ex2 dz no==0)
                              AOG = 0x0;
      else if (ex2_dz_no==1) A1G = 0x0;
      negative bit
                               = DSP ALU DST MSB;
      zero_bit = (DSP_ALU_DST_HW==0);
      overflow bit
                               = 0x0;
#include "shift dc bit.c"
  }
}
break;
```

PSHL X0,Y0,A0 NOPX NOPY ;実行前: X0=H'22222222, Y0=H'00030000,

A0=H'123456789A

実行後: X0=H'22222222, Y0=H'00030000,

A0=H'0011100000

PSHL X1,Y1,X1 NOPX NOPY ;実行前: X1=H'CCCCCCCC, Y1=H'FFFE0000

実行後: X1=H'33330000, Y1=H'FFFE0000

PSHL #7,A1 NOPX NOPY ; 実行前: A1=H'55555555

実行後: A1=H'AA800000

無条件実行の場合、DC ビットは CS [2:0] の状態に従って更新。

8.5.19 [if cc] PSTS STore System register: DSP システム制御命令 条件付きシステムレジスタからのストア

書式	動作概略	命令コード	実行 ステート	DC ビット
PSTS MACH,Dz	MACH→Dz	111110******	1	-
		110011010000zzzz		
PSTS MACL,Dz	MACL→Dz	111110*******	1	-
		110111010000zzzz		
DCT PSTS MACH,Dz	もし DC = 1 ならば MACH→Dz	111110*******	1	-
	もし0ならば nop.	110011100000zzzz		
DCT PSTS MACL,Dz	もし DC = 1 ならば MACL→Dz	111110*******	1	-
	もし0ならば nop.	110111100000zzzz		
DCF PSTS MACH,Dz	もし DC = 0 ならば MACH→Dz	111110*******	1	-
	もし1ならば nop.	110011110000zzzz		
DCF PSTS MACL,Dz	もし DC = 0 ならば MACL→Dz	111110*******	1	-
	もし1ならば nop.	110111110000zzzz		

(1) 説明

MACH、MACL レジスタの内容を、Dz オペランドへ格納します。DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。 DSR レジスタの DC、N、Z、V、GT ビットはいずれも更新されません。

(2) 注意

PSTS と MOVX、MOVY は並列に指定できますが、実行には2サイクルかかる場合があります。

(3) 動作内容

```
/* MACH -> Dz */
{
  if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
    DSP_REG[ex2_dz_no] = MACH;
  if(ex2_dz_no==0) {
        A0G = DSP_ALU_DSTG & MASK000000FF;
        if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
    }
  else if(ex2_dz_no==1) {
        A1G = DSP_ALU_DSTG & MASK000000FF;
        if(DSP_ALU_DSTG_BIT7) A1G = A1G | MASKFFFFFF00;
    }
}
```

else if (DSP_CONDITION_MATCH) $\{$ /* conditional operation and match */

```
DSP_REG[ex2_dz_no] = MACH;
        if(ex2_dz_no==0) {
               A0G = DSP ALU DSTG & MASK000000FF;
               if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
        }
       else if(ex2 dz no==1) {
               A1G = DSP_ALU_DSTG & MASK000000FF;
               if (DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
        }
  }
}
break;
   /* MACL -> Dz */
  if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
       DSP REG[ex2 dz no] = MACL;
       if(ex2_dz_no==0) {
               AOG = DSP_ALU_DSTG & MASK000000FF;
               if(DSP ALU DSTG BIT7) A0G = A0G | MASKFFFFFF00;
        }
       else if(ex2_dz_no==1) {
               A1G = DSP ALU DSTG & MASK000000FF;
               if(DSP_ALU_DSTG_BIT7) A1G = A1G | MASKFFFFFF00;
        }
   }
  else if(DSP_CONDITION_MATCH) { /* conditional operation and match */  
       DSP REG[ex2 dz no] = MACL;
       if(ex2 dz no==0) {
               AOG = DSP_ALU_DSTG & MASK000000FF;
               if(DSP_ALU_DSTG_BIT7) A0G = A0G | MASKFFFFFF00;
        else if(ex2_dz_no==1) {
               A1G = DSP_ALU_DSTG & MASK000000FF;
               if(DSP_ALU_DSTG_BIT7) A1G = A1G | MASKFFFFFF00;
        }
  }
}
```

break;

(4) 使用例

PSTS MACH, AO NOPX NOPY;実行前: AO=H'123456789A,

MACH=H'88888888

実行後: A0=H'FF88888888,

MACH=H'88888888

8.5.20 [if cc] PSUB SUBtract with Condition : DSP 算術演算命令 유件付き減算

書式	動作概略	命令コード	実行 ステート	DC ビット
PSUB Sx,Sy,Dz	Sx - Sy→Dz	111110*******	1	更新
		10100001xxyyzzzz		
DCT PSUB Sx,Sy,Dz	もし DC = 1 ならば	111110*******	1	-
	Sx - Sy→Dz	10100010xxyyzzzz		
	もし0ならばnop.			
DCF PSUB Sx,Sy,Dz	もし DC = 0 ならば	111110*******	1	-
	Sx - Sy→Dz	10100011xxyyzzzz		
	もし1ならば nop.			

(1) 説明

Sx オペランドの内容から Sy オペランドの内容を減算し、その結果を Dz オペランドへ格納します。 DCT、DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。条件が指定されている場合は、条件が真であっても、DC、N、Z、V、GT ビットは更新されません。

```
{
  switch (EX2_SX) {
     case 0x0:
                 DSP ALU SRC1 = X0;
                  if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                  else
                                      DSP\_ALU\_SRC1G = 0x0;
                  break;
     case 0x1:
                  DSP_ALU_SRC1 = X1;
                  if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
                                      DSP ALU SRC1G = 0x0;
                  else
                  break;
      case 0x2:
                  DSP_ALU_SRC1 = A0;
                  DSP ALU SRC1G = A0G;
                  break;
     case 0x3:
                  DSP ALU SRC1 = A1;
                  DSP ALU SRC1G = A1G;
                  break;
  switch (EX2 SY) {
```

```
case 0x0:
                 DSP_ALU_SRC2 = Y0;
                  break;
      case 0x1:
                 DSP ALU SRC2 = Y1;
                  break;
                 DSP ALU SRC2 = M0;
      case 0x2:
                  break;
                 DSP_ALU_SRC2 = M1;
      case 0x3:
                  break;
  if (DSP_ALU_SRC2_MSB)
                                 DSP_ALU_SRC2G = 0xff;
  else
                                  DSP ALU SRC2G = 0x0;
  DSP ALU DST = DSP ALU SRC1 - DSP ALU SRC2;
  carry_bit =((DSP_ALU_SRC1_MSB | !DSP_ALU_SRC2_MSB) && !DSP_ALU_DST_MSB) |
       (DSP_ALU_SRC1_MSB & !DSP_ALU_SRC2_MSB);
  borrow bit = !carry bit;
  DSP ALU DSTG LSB8 = DSP_ALU_SRC1G_LSB8 - DSP_ALU_SRC2G_LSB8 - borrow_bit;
  overflow_bit= MINUS_OP_G_OV || !(POS_NOT_OV || NEG_NOT_OV);
#include "fixed_pt_overflow_protection.c"
   if(DSP UNCONDITIONAL UPDATE) { /* unconditional operation */
#include "fixed_pt_unconditional_update.c"
#include "fixed_pt_minus_dc_bit.c"
  else if (DSP CONDITION MATCH) { /* conditional operation and match */
      DSP REG[ex2 dz no] = DSP ALU DST;
      if(ex2 dz no==0) {
              AOG = DSP_ALU_DSTG & MASK000000FF;
              if (DSP ALU DSTG BIT7) A0G = A0G | MASKFFFFFF00;
      }
      else if(ex2_dz_no==1) {
              A1G = DSP ALU DSTG & MASK000000FF;
              if (DSP ALU DSTG BIT7) A1G = A1G | MASKFFFFFF00;
      }
  }
}
break;
```

PSUB X0,Y0,A0 NOPX NOPY ;実行前: X0=H'55555555, Y0=H'333333333,

A0=H'123456789A

実行後: X0=H'55555555, Y0=H'33333333,

A0=H'002222222

無条件実行の場合、DC ビットは CS [2:0]の状態に従って更新。

8.5.21 PSUBPMULS: SUBtraction & MULtiply Signedby Signed DSP 算術演算命令

減算と符号付き乗算

書式	動作概略	命令コード	実行 ステート	DC ビット
PSUB Sx,Sy,Du	Sx - Sy→Du	111110*******	1	更新
PMULS Se,Sf,Dg	MSW of Se x MSW of Sf→Dg	0110eeffxxyygguu		

(1) 説明

DSR レジスタの DC ビットは ALU 演算の結果と CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも ALU 演算の結果に従って更新されます。

```
{
   DSP_ALU_DST = DSP_ALU_SRC1 - DSP_ALU_SRC2;
   carry bit=((DSP ALU SRC1 MSB | !DSP ALU SRC2 MSB)&& !DSP ALU DST MSB)|
                 (DSP_ALU_SRC1_MSB & !DSP_ALU_SRC2_MSB);
   borrow_bit = !carry_bit;
   DSP ALU DSTG LSB8=DSP ALU SRC1G LSB8 - DSP ALU SRC2G LSB8 -
borrow_bit;
   overflow bit = MINUS OP G OV | | !(POS NOT OV | | NEG NOT OV);
#include "../d_3operand.d/fixed_pt_overflow_protection.c"
   switch (EX2 DU) {
               case 0x0:
                   X0 = DSP ALU DST;
                   negative_bit = DSP_ALU_DST_MSB;
                   zero bit = (DSP ALU DST==0);
                   break;
               case 0x1:
                   Y0 = DSP ALU DST;
                   negative_bit = DSP_ALU_DST_MSB;
                    zero bit = (DSP ALU DST==0);
                   break;
               case 0x2:
```

```
A0 = DSP_ALU_DST;
                   AOG = DSP_ALU_DSTG & MASK000000FF;
                   if(DSP ALU DSTG BIT7) A0G = A0G | MASKFFFFFF00;
                   negative_bit = DSP_ALU_DSTG_BIT7;
                   zero bit = (DSP ALU DST==0) & (DSP ALU DSTG
LSB8==0);
                   break;
               case 0x3:
                   A1 = DSP ALU DST;
                   A1G = DSP_ALU_DSTG & MASK000000FF;
                   if(DSP_ALU_DSTG_BIT7) A1G = A1G | MASKFFFFFF00;
                   negative_bit = DSP_ALU_DSTG_BIT7;
                   zero bit = (DSP ALU DST==0) & (DSP ALU DSTG
_LSB8==0);
                   break;
   }
#include "../d 3operand.d/fixed pt minus dc bit.c"
}
break;
```

```
PSUB A0,M0,A0 PMULS X0,Y0,M0 NOPX NOPY ; 実行前: X0=H'00020000, Y0=H'FFFE0000, M0=H'333333333, A0=H'0022222222 実行後: X0=H'00020000, Y0=H'FFFE0000, M0=H'FFFFFFF8, A0=H'0055555555
```

8.5.22 PSUBC SUBtract with Carry: DSP 算術演算命令

ボロー付き減算

書式	動作概略	命令コード	実行 ステート	DC ビット
PSUBC Sx,Sy,Dz	Sx - Sy - DC→Dz	111110*******	1	ボロー
		10100000xxyyzzzz		

(1) 説明

Sx オペランドの内容から Sy オペランドの内容と DC ビットを減算し、Dz オペランドへ格納します。

DSR レジスタの DC ビットはボローフラグとして更新されます。DSR レジスタの N、Z、V、GT ビットも更新されます。

(2) 注意

PADDC 命令実行後の DC ビットは、CS ビットに関係なく、ボローフラグとして更新されます。

(3) 動作内容

```
{
 switch (EX2_SX) {
     case 0x0: DSP_ALU_SRC1 = X0;
             if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
             else
                                     DSP\_ALU\_SRC1G = 0x0;
             break;
     case 0x1: DSP_ALU_SRC1 = X1;
             if (DSP_ALU_SRC1_MSB) DSP_ALU_SRC1G = 0xff;
             else
                                     DSP ALU SRC1G = 0x0;
             break;
     case 0x2: DSP ALU SRC1 = A0;
             DSP ALU SRC1G = A0G;
             break;
     case 0x3: DSP_ALU_SRC1 = A1;
             DSP ALU SRC1G = A1G;
             break;
 switch (EX2 SY) {
     case 0x0: DSP ALU SRC2 = Y0;
             break;
     case 0x1: DSP ALU SRC2 = Y1;
             break;
```

```
case 0x2: DSP_ALU_SRC2 = M0;
                break;
        case 0x3: DSP ALU SRC2 = M1;
                break;
    }
    if (DSP_ALU_SRC2_MSB)
                             DSP ALU SRC2G = 0xff;
                    DSP\_ALU\_SRC2G = 0x0;
    else
    DSP ALU DST = DSP ALU SRC1 - DSP ALU SRC2 - DSPDCBIT;
    carry_bit = ((DSP_ALU_SRC1_MSB | !DSP_ALU_SRC2_MSB) && !DSP_ALU
   _DST_MSB)
          | (DSP ALU SRC1 MSB & !DSP ALU SRC2 MSB);
    borrow_bit = !carry_bit;
    DSP_ALU_DSTG_LSB8 = DSP_ALU_SRC1G_LSB8 - DSP_ALU_SRC2G_LSB8 -
  borrow bit;
    overflow_bit= MINUS_OP_G_OV |  ! (POS_NOT_OV | NEG_NOT_OV);
   #include "fixed pt overflow protection.c"
   #include "fixed_pt_unconditional update.c"
   #include "fixed_pt_dc_always_borrow.c"
  break;
(4) 使用例
  CS[2:0]=***: Always Carry or Borrow Mode
  PSUBC X0,Y0,M0 NOPX NOPY ; 実行前: X0=H'33333333, Y0=H'55555555
                                       M0=H'12345678, DC=0
                                実行後: X0=H'33333333, Y0=H'55555555
                                       M0=H'DDDDDDDE, DC=1
  PSUBC X0, Y0, M0 NOPX NOPY;
                                実行前: X0=H'33333333, Y0=H'55555555
                                       M0=H'12345678, DC=1
                                実行後: X0=H'33333333, Y0=H'55555555
                                       M0=H'DDDDDDDD, DC=1
```

8.5.23 [if cc] PXOR logical eXclusive OR: DSP 論理演算命令 条件付き排他的論理和演算

書式	動作概略	命令コード	実行 ステート	DC ビット
PXOR Sx,Sy,Dz	Sx ^ Sy→Dz、Dz のガードビットと	111110*******	1	更新
	LSW クリア	10100101xxyyzzzz		
DCT PXOR Sx,Sy,Dz	もし DC = 1 ならば	111110*******	1	-
	Sx^Sy→Dz、Dz のガードビットと LSW クリア	10100110xxyyzzzz		
	もし0ならば nop.			
DCF PXOR Sx,Sy,Dz	もし DC = 0 ならば	111110******	1	-
	Sx^Sy→Dz、Dz のガードビットと LSW クリア	10100111xxyyzzzz		
	もし1ならば nop.			

(1) 説明

Sx オペランドの上位ワードの内容とSy オペランドの上位ワードの内容との排他的論理和を演算し、その結果を Dz オペランドの上位ワードへ格納し、Dz オペランドの下位ワードを 0 でクリアします。 Dz オペランドがガードビットを持つレジスタの場合は、ガードビットも 0 でクリアします。 DCT、 DCF の条件が指定されている場合は、条件が真のとき命令が実行されます。条件が偽のとき命令は実行されません。

条件が指定されていない場合は DSR レジスタの DC ビットは CS ビットの指定に従って更新されます。 DSR レジスタの N、Z、V、GT ビットも更新されます。条件が指定されている場合は、条件が真であっても、DC、N、Z、V、GT ビットは更新されません。

(2) 注意

デスティネーションレジスタの下位ワードの内容とガードビットの内容は DC ビットの更新には無視されます。

(3) 動作内容

```
switch (EX2_SY) {
       case 0x0: DSP_ALU_SRC2 = Y0;
                   break;
       case 0x1: DSP ALU SRC2 = Y1;
                   break;
       case 0x2: DSP ALU SRC2 = M0;
                   break;
       case 0x3:
                   DSP_ALU_SRC2 = M1;
                    break;
   }
   DSP ALU DST HW = DSP ALU SRC1 HW ^ DSP ALU SRC2 HW;
   if(DSP_UNCONDITIONAL_UPDATE) { /* unconditional operation */
       DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
       DSP\_REG\_WD[ex2\_dz\_no*2+1] = 0x0; /* clear LSW */
       if (ex2_dz_no==0) A0G = 0x0; /* clear Guard bits */
       else if (ex2 dz no==1) A1G = 0x0;
       carry_bit = 0x0;
       negative bit = DSP ALU DST MSB;
       zero_bit = (DSP_ALU_DST_HW==0);
       overflow_bit = 0x0;
#include "logical_dc_bit.c"
   else if(DSP CONDITION MATCH) \{ /* conditional operation and match */
       DSP_REG_WD[ex2_dz_no*2] = DSP_ALU_DST_HW;
       DSP REG WD [ex2 dz no*2+1] = 0x0;
                                          /* clear LSW */
       if (ex2 dz no==0) A0G = 0x0; /* clear Guard bits */
       else if (ex2_dz_no==1) A1G = 0x0;
}
break;
```

(4) 使用例

PXOR X0,Y0,A0 NOPX NOPY ; 実行前: X0=H'33333333, Y0=H'55555555

A0=H'123456789A

実行後: X0=H'33333333, Y0=H'55555555


A0=H'0066660000

無条件実行の場合、DC ビットは CS [2:0]の状態に従って更新。

9. 処理状態

9.1 処理状態

処理状態にはリセット状態、例外処理状態、バス権解放状態、プログラム実行状態、低消費電力状態の5種類があります。各状態間の遷囲を図9.1に示します。



八心切八心足沙西

9.1.1 リセット状態

CPU がリセットされている状態です。SH3(SH7702、SH7708、SH7707)、SH-3E では、 $\overline{\text{RESET}}$ 端子がローレベルに変わるとリセット状態になります。 $\overline{\text{BREQ}}$ 端子がハイレベルのときパワーオンリセット状態になり、 $\overline{\text{BREQ}}$ 端子がローレベルのとき、マニュアルリセット状態になります。SH3(SH7709)、SH3-DSP では、 $\overline{\text{RESETP}}$ 端子がローレベルのときパワーオンリセット状態、 $\overline{\text{RESETM}}$ 端子がローレベルのときマニュアルリセット状態になります。

9.1.2 例外処理状態

リセット、一般例外、割り込みの例外処理要因によって、CPU が処理状態の流れを変えるときの 過渡的な状態です。

リセットの場合は、H'A000 0000 に分岐してユーザが作成した例外処理プログラムの実行を開始します。

一般例外、割り込みの場合は、プログラムカウンタ(PC)を退避プログラムカウンタ(SPC)に、ステータスレジスタ(SR)を退避ステータスレジスタ(SSR)に退避します。ベクタベースアドレスの内容とベクタオフセットの和で求められたユーザ作成の例外サービスルーチンの開始アドレスに分岐して、プログラムの実行を開始します。

9.1.3 プログラム実行状態

CPU が順次プログラムを実行している状態です。

9.1.4 低消費電力状態

CPU の動作が停止し消費電力が低い状態です。スリープ命令で低消費電力状態になります。スリープモード、スタンバイモードの2つのモードおよびモジュールスタンバイ機能があります。詳細は「9.2 低消費電力状態」を参照してください。

9.1.5 バス権解放状態

CPU がバス権を要求したデバイスにバスを解放している状態です。

9.2 低消費電力状態

通常のプログラム実行状態に加えて CPU には低消費電力状態があり、この状態では CPU 動作は停止し消費電力が少なくなります (表 9.1)。低消費電力状態には、スリープモード、スタンバイモードの 2 つのモード、およびモジュールスタンバイ機能があります。

9.2.1 スリープモード

スタンバイコントロールレジスタ(STBCR)のスタンバイビット(STBY)を0にクリアして、SLEEP命令を実行すると、CPU はスリープモードになります。スリープモードでは、CPU の動作は停止しますが、 CPU、キャッシュのレジスタの内容は保持されます。内蔵周辺モジュールは動作を続けます。

スリープモードからの復帰は、リセット、割り込みによって行われ、例外処理状態を経て通常のプログラム実行状態へ遷移します。

9.2.2 スタンバイモード

スタンバイコントロールレジスタ(STBCR)のスタンバイビット(STBY)を1にセットして、SLEEP 命令を実行すると、スタンバイモードになります。スタンバイモードでは、CPU、内蔵周辺モジュール、および発振器の機能が停止します。ただし、CPU、キャッシュのレジスタの内容は保持されます。

スタンバイモードからの復帰は、リセット、割り込みにより行われます。リセットの場合は、発振安定時間経過後、例外処理状態を経て通常のプログラム実行状態へ遷移します。割り込みの場合は、WDTに設定された発振安定時間経過後、例外処理状態を経て通常のプログラム実行状態へ遷移します。

本モードでは、発振器が停止しますから、消費電力は著しく低減されます。

9.2.3 モジュールスタンバイ機能

タイマ(TMU)、リアルタイムクロック(RTC)、シリアルコミュニケーションインタフェース(SCI)には、モジュールスタンバイ機能があります。

スタンバイコントロールレジスタ(STBCR)のモジュールストップビットに1をセットすることで、それぞれ対応したモジュールへのクロック供給を停止させることができます。この機能を使用することで、通常のプログラム実行状態ならびにスリープモード時の消費電力を低減させることができます。

モジュールスタンバイ機能の内蔵周辺モジュールの各外部端子状態は、各モジュールにより異なります。TMUの外部端子は、停止前の状態を保持します。SCIの外部端子はリセット状態になります。

モジュールスタンバイ機能の解除は、MSTP ビットを 0 にクリアするか、またはリセットにより行います。

9.2.4 ハードウェアスタンバイモード

CA 端子をローレベルに設定することにより、ハードウェアスタンバイモードに遷移します。ハードウェアスタンバイモードでは、SLEEP 命令によって遷移するスタンバイモードと同様に、RTC クロックで動作するモジュール以外のすべてのモジュールが停止します。

	₩ • • • • • • • • • • • • • • • • • • •								
モード	移行方法				LSI σ)状態			解除方法
		発振器	CPU	CPU レジスタ	内蔵 メモリ	内蔵周辺 モジュール	端子	外部 メモリ	
スリープ モード	STBCR の STBY ビット を" 0 "にクリアした状態 で、SLEEP 命令を実行	動作	停止	保持	保持	動作	保持	リフレッシュ	1.割り込み 2.リセット
スタンバイ モード	STBCR の STBY ビット を" 1 "にセットした状態 で、SLEEP 命令を実行	停止	停止	保持	保持	停止*	保持	セルフ リフレッシュ	1.割り込み 2.リセット
モジュール スタンバイ 機能	STBCR の MSTP ビット を " 1 " にセット	動作	動作	保持	保持	指定された モジュールが 停止	保持	リフレッシュ	1.MSTP ビットを " 0 " にクリア 2.リセット
ハード ウェア スタンバイ	CA 端子をローレベルに する	停止	停止	保持	保持	停止*	保持	セルフ リフレシュ	パワーオン リセット

表 9.1 低消費電力モード

[【]注】 * それぞれの周辺モジュールによって異なります。詳しくは SH-3、SH-3E の「ハードウェアマニュアル」を参照してください。

10. パイプライン動作

各命令のパイプライン動作を説明します。これは、CPU の命令実行ステート数(システムクロックサイクル数)を算出するための情報です。

10.1 パイプラインの基本構成

10.1.1 5 段パイプライン

パイプラインは、基本的には次の5つのステージから構成されます。

IF: 命令フェッチ プログラムが格納されているメモリから命令を取り込みます。

ID: 命令デコード 取り込んだ命令を解読します。

EX: 命令実行 解読結果に従い、データ演算やアドレス計算を行います。

MA: メモリアクセス メモリアクセスを伴う命令では、メモリのデータアクセスを行います。

メモリアクセスを伴わない命令では、何もせず結果のデータは保持され、

MAを"ma"と小文字で表します。

WB: ライトバック メモリアクセスを伴う命令では、メモリアクセスした結果(データ)を

レジスタに戻します。

メモリアクセスを伴わない命令では、ma ステージで保持したデータをレ

ジスタに戻します。

命令は 5 段のパイプラインで実行されます。命令の各ステージは、命令の実行とともに流れていき、パイプラインを構成します。 ある瞬間を捉えれば、5 つの命令が同時に実行されることになります。 基本的なパイプラインの流れを図 10.1 に示します。1 つのステージが実行される期間をスロットと呼び" \leftrightarrow "で表します。

IF、ID、EX の 3 ステージはすべての命令に存在しますが、命令によっては、MA、WB がない場合もあります。また、MA が 2 回あったり、乗算器をアクセスする (mm) があったり、パイプラインの流れ方も、命令の種類によって変化します。IF と MA との競合などが発生することもあり、競合が発生するとパイプラインの流れ方が変わります。




図 10.1 パイプラインの基本構成

10.1.2 スロットとパイプラインの流れ

1 つのステージが実行される期間をスロットと呼びます。このスロットについて以下に示すルールがあります。

- (1) 命令の各ステージ(IF、ID、EX、MA、WB)は、必ず1スロットで実行されます。1スロット内で2つ以上のステージを実行することはありません。
- (2) 1スロットには別の命令の異なるステージが最大1つずつ設定されます。1スロット内で、別の命令の同じステージが実行されることはありません。

ありえないパイプラインの流れを図 10.2、図 10.3 に示します。

図 10.2 ありえないパイプラインの流れ(1)

```
: スロット
                  MA WB
命令1
      IF ID
              EX
命令2
          ID
              EX
                 MA WB
          IF
命令3
              ID
                  EX MA WB
命令4
              ΙF
                  ID
                     EX
                        MA
                             WB
命令5
              ΙF
                  ID
                    EX MA
                             WB
【注】 1スロット内で別の命令の同じステージが実行されることはありません。
```

図 10.3 ありえないパイプラインの流れ(2)

10.1.3 1スロットの実行にかかるステート数

1 スロットの実行にかかるステート数(システムクロックサイクル数 %は次の条件で算出します。

S=(1スロット内に含まれる各命令のステージのうちの最長ステート数)

すなわち、最も長いステージによって、他の短いステージを持つ命令はストールすることになります。

各ステージの実行ステート数は......

IF: フェッチのためのメモリアクセスクロック数

ID: 常に1ステート EX: 常に1ステート

MA: データアクセスのためのメモリアクセスクロック数

WB:常に1ステート

たとえば、命令 1、命令 2 の IF (命令フェッチのためのメモリアクセス) に 2 サイクル、命令 1 の IF (の) かいるとした場合の IF (の) かいるとした場合の パイプラインの流れを図 10.4 に示します。 "" はストールを表します。

メモリアクセスクロック数については、ハードウェアマニュアルを参照してください。




図 10.4 複数サイクルかかるスロット

10.1.4 命令実行ステート数

各命令の実行ステート数は、EX ステージの実行間隔で数えます。命令1のEX 段実行開始から、次に続く命令2のEX 段開始時点までのステート数が、命令1の実行時間となります。命令実行ステート数の数え方の例を図10.5に示します。

この例のパイプラインの流れの場合、命令 1 と命令 2 の EX ステージの間隔は 2 ステートですから、命令 1 の実行時間は 2 ステートになります。また、命令 2 と命令 3 の EX ステージの間隔は 3 ステートですから、命令 2 の実行時間は 3 ステートになります。もし、プログラムが、命令 3 で終了しているなら、命令 3 の実行時間は、命令 3 の次に仮想的に命令 4 として、MOV Rm,Rn を置いて、命令 3 と命令 4 の EX ステージの間隔から算出します。この例の場合、命令 3 の実行時間は 2 ステートになります。命令 3 での実行時間は合計 2+3+2=7 ステートとなります。

この例では、命令 1 の MA と命令 4 の IF とが競合しています。MA と IF の競合時の動作については、「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」を参照してください。




図 10.5 命令実行ステート数の数え方の例

10.2 競合の発生

競合は、次の7つの場合に発生します。競合が発生すると、そのステージはストールされ、次以降のスロットで実行されます。

- (1) 命令フェッチ(IF)とメモリアクセス(MA)の競合
- (2) メモリロード命令による競合
- (3) SR更新命令による競合
- (4) 乗算器アクセスの競合
- (5) FPUの競合(SH-3Eのみ)
- (6) DSPデータ演算命令とストア命令による競合(SH3-DSPのみ)
- (7) DSPレジスタ間転送とメモリ・ロード/ストア動作の競合(SH3-DSPのみ)

10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合

(1) メモリに配置された命令の位置と、IF の関係

SuperH マイコンはメモリから命令を 32 ビットでアクセスします。SH マイコンの命令はすべて 16 ビット固定長なので、基本的に IF ステージの 1 回のアクセスで 2 命令持ってくることができます。

このとき、IFで1回命令フェッチすると2命令持ってこれますので、次命令のIFでは、メモリから命令をフェッチするバスサイクルは発生しません。さらにその次の命令のIFは命令を2つ分取り込み、またその次の命令のIFではバスサイクルは発生しないことになります。

すなわち、メモリに配置されている命令の内、ロングワード境界から配置されている命令(命令アドレスの下位 2 ビットが 00 の位置: A1=0、A0=0)の IFが、2 命令フェッチを行います。その次の命令の IF はバスサイクルを発生しません。このバスサイクルを発生しない IF を " IF" と小文字で表します。必ず IF は IF ステートです。

一方、分岐などにより、ワード境界から配置されている命令(命令アドレスの下位 2 ビットが 10 の位置: A1 = 1、A0 = 0)からフェッチする場合、その IF のバスサイクルは、その命令 1 個しか取り込むことができません。したがって、その次の命令の IF はバスサイクルを発生することになりますが、その IF からは 2 命令取り込みを行います。以上の動作について、図 10.6 に示します。




図 10.6 メモリに配置された命令の位置と IF の関係

(2) IF と MA の競合時の基本動作

IF ステージと MA ステージはともにメモリをアクセスしにいきますので、同時に動作できません。 IF ステージと MA ステージが同じスロット内でメモリをアクセスしにいこうとすると、IF ステージはストールされ、次のスロットで実行されます。しかし、次のスロットで再び MA ステージと競合した場合、さらにストールされ、その次のスロットで実行されます。IF と MA の競合時の動作を図 10.7に示します。




図 10.7 IF と MA の競合時の動作

図 10.7(a)は MA ステージが連続しない場合に、IF と MA が競合したときの動作です。スロット D で IF と MA が競合しています。この場合、IF ステージはストールされ、次のスロット E で実行されます。スロット E で ma と ma

図 10.7(b)は MA ステージが連続する場合に、IF と MA が競合したときの動作です。スロット D とスロット E に MA があり、スロット D の IF と競合しています。この場合、スロット D の ID と IF はストールされ、スロット E で実行されます。しかし、スロット E で再び IF と MA の競合が発生するため、再び IF ステージはストールされ、次のスロット F で実行されます。

(3) メモリに配置された命令の位置と、IF、MA の競合動作との関係

命令がメモリに配置されている場合、上記(1)で示したように、バスサイクルが発生しない命令フェッチステージ("if"と小文字で表します)が存在します。この if と MA が競合したときは、IF と MA の競合と異なり、if ステージのストールは発生しません。すなわち、if と MA は同時実行可能です。このスロットの実行にかかるステート数は MA によるメモリアクセスサイクル数になります。この様子を図 10.8 に示します。

プログラムとして、なるべく MA と IF が競合しないで、MA と if が競合するように書くと、命令実行速度が向上します。すなわち、IF、ID、EX、MA、(WB)という 4(5) 段のパイプラインを持つ命令は、メモリのロングワード境界(命令アドレスの下位 2 ビットが 00 の位置: A1=0、A0=0)から配置すると、その命令の MA ステージがその後の if と同一スロットになり、ストールが発生しないようになります。




図 10.8 メモリに配置された命令の位置と、IF、MA の競合動作との関係

10.2.2 メモリロード命令による競合

メモリからのロード命令は、メモリへのデータアクセスがパイプラインの MA ステージで行われます。そのロード命令(ロード命令1とします)と、その直後の命令(命令2とします)に着目すると、ロード命令1の MA ステージが終了する前に、命令2の EX ステージが始まることになります。

このとき、ロード命令 1 でメモリロードしたデータを命令 2 が使おうとすると、まだそのデータが 準備できていないので、命令 2 の EX ステージはストールされます。

ただし、命令 2 が MAC @Rm+,@Rn+で、Rm とロード命令 1 のデスティネーションが同じだった場合はストールしません。

ストールが発生したときのパイプラインの様子を図 10.9 に示します。

したがって、ロード命令の直後に、その結果を使う命令を配置するようなプログラムを書くと、実行速度が低下します。ロード命令の結果を使う命令は、ロード命令の2命令以後に置くと速度が低下しません。




図 10.9 メモリロード命令によるパイプラインへの影響

10.2.3 SR 更新命令による競合

ステータスレジスタ(SR)の M、Q、S、および T ビットを書き換える命令(SR 更新命令)は、SR の書き換えをパイプラインの WB ステージで行います。この命令の直後に SR を読み出す命令(命令2)が来ると、まだそのデータが準備できていないので、命令2の EX ステージは SR の書き換えが終了するまでストールされます。ただし、SR の全ビットを書き換える LDC Rm,SR や LDC.L@Rm+,SR や RTE では、競合によるストールは発生しません。また、SR を読み出す命令には、STC SR,Rn と STC.L SR,@-Rn と TRAPA があります。ストールが発生したときのパイプラインの様子を図 10.10 に示します。

このように、SR 更新命令の直後に、SR を読み出す命令を配置するようなプログラムを書くと実行速度が低下します。SR を読み出す命令は、SR 更新命令の3命令以後に置くと速度が低下しません。




図 10.10 SR 更新命令によるパイプラインへの影響

10.2.4 乗算器アクセスによる競合

乗算系命令(積和命令、乗算命令)、積和レジスタ(MACH、MACL)をアクセスする命令は、乗 算器アクセスで競合が発生します。

乗算系命令では、乗算器は最後の MA 終了後スロットに関係なく倍精度(64 ビット)系乗算命令と積和演算命令では3 ステートの間動作し、単精度(32 ビット)系乗算命令では2 ステートの間動作します。

乗算系命令(積和命令、乗算命令)の MA(2 つあるときは最初の MA)がその前の乗算系命令の乗算器アクセス (mm) と競合した場合には、その MA のバスサイクルは mm が終了するまで引き伸ばされ、その引き伸ばされた MA は一つのスロットになります。

積和レジスタ(MACH、MACL)をアクセスする命令の MA は乗算器をアクセスするので、乗算系

命令と同様に、その MA のバスサイクルは前の乗算系命令の mm が終了するまで引き伸ばされ、その引き伸ばされた MA は一つのスロットになります。特に、積和レジスタ (MACH、MACL)を読み出す命令 (STS、STS.L) は mm が終了してから 1 ステート経過するまで引き伸ばされ、その引き伸ばされた MA は一つのスロットになります。

また、MA が 2 つある命令の次命令の ID は 1 スロット分後ろにストールされます。

乗算系命令、積和レジスタアクセス命令は、MA を持っているので、IF との競合も発生します。 乗算器アクセスの競合の例を図 10.11、図 10.12 に示します。ここでは MA と IF の競合は考慮していません。

```
スロット
MAC.L
        IF
            ID EX
                    MA
                        MA mm mm
                                     mm
MAC.L
            IF
                    ID
                                     - A
                        ΕX
                             M-
                                         MA mm
                                                  mm
                                                      mm
次々命令
                    IF
                                      ID
                                          EX
```

図 10.11 乗算器アクセスの競合の例(1)(MAC.L 命令と MAC.L 命令の競合)

```
スロット
MAC.L
        IF
            ID
                                 mm mm
                EX
                     MA
                         MA
                             mm
STS
            IF
                     ID
                         EX
次々命令
                     ΙF
                         ID
                                           EX
```

図 10.12 乗算器アクセスの競合の例(2)(MAC.L 命令と STS 命令の競合)

10.2.5 FPU の競合 (SH-3E のみ)

LDS および STS 命令による CPU と FPU 間のデータ転送に加え、浮動小数点数のロードおよびストアでも CPU パイプラインの MA ステージを使用します。したがって、これらの命令は、IF ステージと競合します。

浮動小数点数算術演算命令、FMOV 命令、または浮動小数点数ロード命令の結果を格納するレジスタが、次に続く命令によってリードされた場合、その命令(次に続く命令)は1スロット期間分実行が遅延します(図 10.13)。

図 10.13 FPU による競合 1

LDS または LDS.L 命令を使用して、FPSCR の値を変更すると次に続く命令 (その命令が浮動小数点数算術演算命令ならば)は、1 スロット期間分実行が遅延します(図 10.14)。

図 10.14 FPU による競合 2

先立つ命令が浮動小数点数算術演算命令のとき、(STS または STS.L 命令を使用して)FPSCR の値をリードすると、1 スロット期間分実行が遅延します(図 10.15)。

図 10.15 FPU による競合 3

FDIV および FSQRT 命令は EI ステージに 13 サイクルを要します。この期間中は、他の浮動小数点命令が E1 ステージに入ることはありません。FDIV および FSQRT 命令が E1 ステージを終了する前に、他の浮動小数点命令が出現した場合、その浮動小数点命令は所定のスロット期間実行を遅延し、FDIV および FSQRT 命令が E2 ステージに移行した後に E1 ステージに入ります (図 10.16)。

図 10.16 FPU による競合 4

ただし、前の FDIV もしくは FSQRT 命令と次の FPU 演算が同一のレジスタを使用して競合が発生する場合には以下のように FDIV および FSQRT 命令が SF 命令実行の次のサイクルで E1 ステージに入ります。

図 10.17 FPU による競合 5

10.2.6 DSP データ演算命令とストア命令の競合(SH3-DSP のみ)

DSP ユニットで DSP 演算を実行し、その結果を次の命令でメモリにストアするとき、メモリロード命令と同じ競合が発生します。このとき、先行する命令の WB/DSP ステージのデータ演算が終了するまで、後続の命令の MA ステージのデータストアは引き延ばされます。ただし、CPU コアでは演算が EX ステージで実行されるのでストールサイクルは発生しません。DSP ユニットのデータ演算命令とストア命令の関係を図 10.18 に示し、CPU コアの関係を図 10.19 に示します。

```
スロット
                                     W/D
                         ID
                             EX
                                  MA
命令1 (PADD X0, Y0, A0) IF
命令2 (MOVX A0, @Ra)
                         IF
                             ID
                                  EX
                                          MA W/D
命令3
                              IF
                                  ID
                                           FΧ
                                               MA W/D
                                           ID
                                               ΕX
命令4
                                                   MA W/D
```

図 10.18 DSP ユニットでの演算命令とストア命令の関係

```
スロット
命令1(ADD Ra, Rb)
                    IF
                         ID
                            EX
                                 MA
                                     W/D
命令2(MOV Rb,@Rc)
                         IF
                                  EX MA W/D
                             ID
                             IF
命令3
                                  ID
                                      EX
                                          MA W/D
命令4
                                      ID
                                          ΕX
                                               MA W/D
```

図 10.19 CPU コアでの演算命令とストア命令の関係

10.2.7 DSP レジスタ間転送とメモリ・ロード / ストア動作の競合 (SH3-DSP のみ)

DSP ユニットには、従来の SuperH マイコンの乗算 / 積和演算命令の実行に使用されるレジスタ (MACH、MACL)と、DSP 演算命令で使用されるレジスタ (A0、A1、M0、M1、X0、X1、Y0、Y1)との間でデータ転送を行うための命令 (STS.L、LDS.L)があります。この命令と並列に MOVX.W でメモリロードを行うと、競合が発生します。また、この命令の直後に MOVX.W、MOVS.W または MOVS.L でメモリストアを行うと、競合が発生します。

この命令は定義上、他の DSP 演算命令と同じ命令コード領域に割り付けれているので、ダブルデータ転送命令(MOVX.W、MOVY.W)と並列に記述することができます。しかし動作のためのハードウェアを MOVX.W と共用しているため、STS.L または LDS.L と MOVX.W (ロード)を並列記述すると、WB/DSP ステージで競合が生じます。この場合、まず STS.L または LDS.L が先に実行され、MOVX.W (ロード)は1スロット分後ろにストールされます。

MOVS.W、MOVS.L も MOVX.W と同じハードウェアを使用しますが、DSP 演算命令と並列に記述できないため、先述の競合はあり得ません。しかしこの命令の直後に MOVX.W、MOVS.W または MOVS.L でストア動作を実行する場合は、SYS.L または LDS.L の WB/DSP ステージとストア動作の MA ステージとに競合が発生します。

スロット	←	←	←		↔ ↔ ↔
LDS.L & MOVX.W (load)	IF	ID	EX	MA WI	B/DSP
次命令		IF	ID	EX	MA WB/DSP
次々命令			IF	ID	EX MA WB/DSP

図 10.20 DSP レジスタ間転送とメモリロード並列動作の競合

スロット	←→	←	*		→ →	↔ ↔
STS.L	IF	ID	EX	MA WE	3/DSP	
MOVX.W (store)		IF	ID	EX	MA	
次々命令			IF	ID	EX	MA WB/DSP

図 10.21 DSP レジスタ間転送直後のメモリストア動作の競合

10.3 プログラミングの指針

10.3.1 競合の種類と命令との対応

競合の種類と命令との対応をまとめると次のようになります。

- (1) 競合が発生しない命令
- (2) メモリアクセス (MA) があり、命令フェッチ (IF) と競合する命令
- (3) SRに対するライトバック(WB)があり、SR更新による競合を起こすことがある命令
- (4) メモリアクセス (MA) があり命令フェッチ (IF) と競合し、その上メモリのライトバック (WB) がありメモリロードの競合を起こすことがある命令
- (5) メモリアクセス (MA) があり命令フェッチ (IF) と競合し、その上SRに対するライトバック (WB) がありSR更新による競合を起こすことがある命令
- (6) メモリアクセス (MA) があり命令フェッチ (IF) と競合し、その上乗算器をアクセス (mm) し乗算器の競合を起こすことがある命令
- (7) メモリアクセス (MA) があり命令フェッチ (IF) と競合し、乗算器をアクセス (mm) し乗 算器の競合を起こすことがあり、その上ライトバック (WB) がありメモリロードの競合を 起こすことがある命令
- (8) MOVX.W、MOVS.WあるいはMOVS.L命令との競合を起こすことがある命令

競合の種類と命令との対応を表 10.1 に示します。

表 10.1 競合の種類と命令との対応

表 10.		貝と命令との	
競合	実行 ステート	ステージ 段数	命令
競合しません	1	5	レジスタ間転送命令
	1	5	レジスタ間算術演算命令(乗算系命令を 除く)
	1	5	レジスタ間論理演算命令
	1	5	シフト命令
	3/1	3	条件分岐命令
	2/1	3	遅延付き条件分岐命令
	2	3	無条件分岐命令
	2	5	無条件分岐命令(PR)
	1	5	システム制御命令
	1	3	NOP 命令
	5	5	LDC 命令 (SR)
	7	7	LDC.L 命令 (SR)
	4	5	RTE 命令
	6	6	TRAP 命令
	4	6	SLEEP 命令
	1	5	DSP 演算命令、MOVX.W(ロード)、 MOVY.W(ロード)命令
● MA は IF と競合します	1	4	メモリストア命令
	1	5	メモリストア命令(プリデクリメント)
	1	4	キャッシュ命令
	3	6	メモリ論理演算命令
	1	4	LDTLB 命令
	1	5	STS.L 命令 (PR)
	1	5	STC.L 命令 (除くバンクレジスタ)
	2	6	STC.L 命令 (バンクレジスタ)
	1	5	MOVS.W(ロード)、 MOVS.L(ロード)命令
• DSP 演算との競合を起こします	1	4	MOVX.W(ストア)、 MOVY.W(ストア)命令
• SR 更新による競合を起こします	1	5	SR 更新レジスタ間算術演算命令(乗算系命令を除く)
	1	5	SR 更新レジスタ間論理演算命令
	1	5	SR 更新シフト命令
	1	5	SR 更新システム制御命令
• MA は IF と競合します	1	5	メモリロード命令
• メモリロードの競合を起こします	1	5	LDS.L 命令 (PR)
	1	5	LDC.L 命令

競合	実行 ステート	ステージ 段数	命令
● MA は IF と競合します	3	7	SR 更新メモリ論理演算命令
• SR 更新による競合を起こします	3	7	TAS 命令
● MA は IF と競合します	2(~5)*	8	積和命令
● 乗算器との競合を起こします	2(~5)*	8	倍精度積和命令
	1 (~3)*	6	乗算命令 (PMULS を除く)
	2(~5)*	8	倍精度乗算命令
	1	4	レジスタ→MAC 転送命令
	1	4	メモリ→MAC 転送命令
	1	5	MAC→メモリ転送命令
MA は IF と競合しますDSP 演算との競合を起こします	1	4	MOVS.W (ストア)、 MOVS.L (ストア)命令
 MA は IF と競合します メモリロードの競合を起こします 乗算器との競合を起こします DSP 演算との競合を起こします 	1	5	MAC/DSP→レジスタ転送命令
• MOVX.W、MOVS.W あるいは MOVS.L 命令との競合を起こします	1	5	PLDS、PSTS 命令

【注】 * 通常実行ステートを示します。()内の値は、前後の命令との競合関係による実行ステートです。

10.3.2 命令実行速度の向上

プログラムを作る場合は、競合ができるだけ発生しないようにすると、命令実行速度が向上します。 競合を発生しないよう次のようにプログラムを作ります。

- (1) メモリアクセス (MA) を持つ命令を、メモリのロングワード境界 (命令アドレスの下位2ビットが00の位置: A1=0、A0=0) から配置します。これにより、MAと命令フェッチ (IF) との競合が発生しないようにします。
- (2) メモリからのロード命令の直後の命令には、ロード命令のデスティネーションレジスタと同じレジスタ使わない命令を配置します。これによりライトバック(WB)によるメモリロードの競合を発生しないようにします。
- (3) SRのM、Q、SおよびTビットを書き換える命令の直後およびその次には、SRを読み出さない 命令を配置します。これにより、SR更新命令による競合を発生しないようにします。
- (4) 乗算器を使う命令が連続しないように配置します(PMULS命令を除く)。これにより乗算器 アクセス(mm)による乗算器の競合が発生しないようになります。
- (5) DSPユニットでのデータ演算直後に演算結果を格納したレジスタの内容を、メモリあるいは CPUコアのレジスタヘデータ転送をしないようにします。何か別の命令を間にはさむことに より、競合が発生しないようになります。
- (6) DSPユニットでのPLDS/PSTS命令直後にMOVX.W、MOVS.WあるいはMOVS.Lによるメモリストアを行わないようにします。また、PLDS/PSTS命令とMOVX.Wによるメモリストア命令をパラレルに記述しないようにします。

10.3.3 ステート数

基本命令は1命令を1ステートで実行するように設計されています。1ステート命令の中には、競合の発生しない命令と競合の発生する命令があります。

競合が発生しなくとも1命令が2ステート以上になる命令もあります。分岐命令などで分岐先アドレスを変更する命令、メモリ論理演算命令やいくつかのシステム制御命令のようにメモリアクセスを2回以上実行する命令、および乗算命令、積和命令のようにメモリアクセスと乗算器アクセスを持つ命令は、2ステート以上になります。

1 命令が 2 ステート以上になる命令にも、競合の発生しない命令と競合の発生する命令があります。 効率の良いプログラムを作るためには、競合を避けて命令実行速度が向上させると同時に、ステート数の少ない命令を使う配慮が必要です。

10.4 各命令のパイプラインの動作

各命令のパイプラインの動作を説明します。これに、前述のルールを併せることで、プログラムのパイプラインの流れ方、および命令実行ステート数を算出することができます。

後述のパイプラインの図において、"命令 A "とあるのが、説明しようとしている命令です。また、命令フェッチステージの IF と if は区別せずに IF と書いてあります。この IF が MA と競合するとストールが発生しますが、そのストールの状況については、特別な場合を除き、後述の図では表していません。スロットがストールすると判断された場合は、「10.2 競合の発生」のルールに基づいてパイプラインの動作を考慮してください。

命令の実行ステート数とステージ段数を以下の様式で表示します。

命令の実行ステート数とステージ段数の表様式

分類	区分	命令	実行 ステート	ステージ 段数	競合
	命令を動作の違いで 区分しています。	対応する命令をニーモ ニックで表示します。		命令のステー ジの段数です。	発生する競合 を示します。

表 10.2 命令のステージ段数と実行ステート数

/\ *T	I = "	1	10.2 命令のステー			
分類	区分		命令	実行	ステージ	競合
				ステート	段数	
データ	レジスタ -	MOV	#imm,Rn	1	5	
転送命令	レジスタ間	MOV	Rm,Rn			
	転送命令	MOVA	@(disp,PC),R0			
		MOVT	Rn			
		SWAP.B	Rm,Rn			
		SWAP.W	Rm,Rn			
		XTRCT	Rm,Rn			
	メモリ	MOV.W	@(disp,PC),Rn	1	5	● この命令の直後に、この命令のデステ
	ロード命令	MOV.L	@(disp,PC),Rn			ィネーションレジスタを使う命令を置
		MOV.B	@Rm,Rn			くと、競合します。
		MOV.W	@Rm,Rn			● MA は IF と競合します。
		MOV.L	@Rm,Rn			
		MOV.B	@Rm+,Rn			
		MOV.W	@Rm+,Rn			
		MOV.L	@Rm+,Rn			
		MOV.B	@(disp,Rm),R0			
		MOV.W	@(disp,Rm),R0			
		MOV.L	@(disp,Rm),Rn			
		MOV.B	@(R0,Rm),Rn			
		MOV.W	@(R0,Rm),Rn			
		MOV.L	@(R0,Rm),Rn			
		MOV.B	@(disp,GBR),R0			
		MOV.W	@(disp,GBR),R0			
		MOV.L	@(disp,GBR),R0			
	メモリ	MOV.B	Rm,@Rn	1	4	● MA は IF と競合します。
	ストア命令	MOV.W	Rm,@Rn	·	·	- William Child Oct 7 %
	X1 2 H2 4	MOV.L	Rm,@Rn			
		MOV.B	R0,@(disp,Rn)			
		MOV.W	R0,@(disp,Rn)			
		MOV.L	Rm,@(disp,Rn)			
		MOV.B				
		MOV.W	Rm,@(R0,Rn)			
		MOV.V	Rm,@(R0,Rn) Rm,@(R0,Rn)			
			. , . ,			
		MOV.B	R0,@(disp,GBR)			
		MOV.W	R0,@(disp,GBR)			
	/=II=:=	MOV.L	R0,@(disp,GBR)			*** II- III
	メモリストア	MOV.B	Rm,@-Rn	1	5	● MA は IF と競合します。
	命令(プリデ	MOV.W	Rm,@-Rn			
	クリメント)	MOV.L	Rm,@-Rn			
	キャッシュ	PREF	@Rn	1/2*1	4	● MAはIFと競合します。
	命令					

分類	区分		命令	実行 ステート	ステージ 段数	競合
笛化:	しぶった田	ADD	Des De			
	レジスタ間 算術演算	ADD ADD	Rm,Rn #imm,Rn	1	5	
	命令	EXTS.B	Rm,Rn			
	ァマ (乗算系命	EXTS.W	Rm,Rn			
	令を除く)	EXTU.B	Rm,Rn			
	マで防へ)	EXTU.W	Rm,Rn			
		NEG	Rm,Rn			
		SUB	Rm,Rn			
	の日本		·	1	Г	- この合への古後もフレけるのやに CD
	SR 更新 L ジス な 問	ADDC ADDV	Rm,Rn	1	5	■ この命令の直後あるいはその次に SR を読み出す命令を置くと競合します。
	レジスタ間		Rm,Rn			を説の山り叩せを且くこ成日しより。
	算術演算 命令	CMP/EQ	#imm,R0			
		CMP/EQ	Rm,Rn			
	(乗算系命	CMP/HS	Rm,Rn			
	令を除く)	CMP/GE	Rm,Rn			
		CMP/HI	Rm,Rn			
		CMP/GT	Rm,Rn			
		CMP/PL	Rn D-			
		CMP/PZ	Rn Dm Dn			
		CMP/STR				
		DIV1	Rm,Rn			
		DIV0S	Rm,Rn			
		DIV0U	D-			
		DT	Rn D D			
		NEGC	Rm,Rn			
		SUBC	Rm,Rn			
	1±10 A A	SUBV	Rm,Rn	o/ => ,2	_	
	積和命令	MAC.W	@Rm+,@Rn+	2(~5)*2	8	乗算器との競合を起こします。MA は IF と競合します。
	倍精度	MAC.L	@Rm+,@Rn+	2(~5) *2	8	● 乗算器との競合を起こします。
	積和命令					● MA は IF と競合します。
	乗算命令	MULS.W	Rm,Rn	1(~3)*2	6	● 乗算器との競合を起こします。
		MULU.W	Rm,Rn			● MA は IF と競合します。
	倍精度	DMULS.L	Rm,Rn	2(~5) *2	8	● 乗算器との競合を起こします。
	乗算命令	DMULU.L	Rm,Rn	` ,		● MA は IF と競合します。
論理	レジスタ間	AND	Rm,Rn	1	5	
演算命令	論理演算	AND	#imm,R0			
	命令	NOT	Rm,Rn			
		OR	Rm,Rn			
		OR	#imm,R0			
		XOR	Rm,Rn			
		XOR	#imm,R0			
	SR 更新	TST	Rm,Rn	1	5	● この命令の直後あるいはその次にSR
	レジスタ間	TST	#imm,R0			を読み出す命令を置くと競合します。
	論理演算					
	命令					

分類	区分		命令	実行 ステート	ステージ 段数	競合
論理 演算命令	メモリ 論理演算 命令	AND.B OR.B XOR.B	#imm,@(R0,GBR) #imm,@(R0,GBR) #imm,@(R0,GBR)	3	6	● MA は IF と競合します。
	SR 更新 メモリ論理 演算命令	TST.B	#imm,@(R0,GBR)	3	7	この命令の直後あるいはその次に SR を読み出す命令を置くと競合します。MA は IF と競合します。
	TAS 命令	TAS.B	@Rn	3/4*3	7	● MAはIFと競合します。
シフト 命令	シフト命令	SHLL2 SHLR2 SHLL8 SHLR8 SHLL16 SHLR16 SHAD SHLD	Rn Rn Rn Rn Rn Rn Rm,Rn	1	5	
	SR 更新 シフト命令	ROTL ROTR ROTCL ROTCR SHAL SHAR SHLL SHLR	Rn Rn Rn Rn Rn Rn Rn	1	5	● この命令の直後あるいはその次に SR を読み出す命令を置くと競合します。
分岐命令	条件分岐 命令	BF BT	lavel lavel	3/1 *4	3	
	遅延付き条 件分岐命令	BF/S BT/S	lavel lavel	2/1 *4	3	
	無条件分岐命令	BRA BRAF JMP RTS	label Rm @Rm	2	3	
	無条件 分岐命令 (PR)	BSR BSRF JSR	lavel Rm @Rm	2	5	
システム制御命令	システム 制御	LDC LDC LDC LDC	Rm,GBR Rm,VBR Rm,SSR Rm,SPC	1/3*5	5	
		LDC LDC LDC	Rm,MOD Rm,RE Rm,RS	3	5	

分類	区分		命令	実行 ステート	ステージ 段数	競合
システム制御命令	システム 制御	LDC	Rm,R0_BANK Rm,R1_BANK Rm,R2_BANK Rm,R3_BANK Rm,R4_BANK Rm,R5_BANK Rm,R6_BANK Rm,R6_BANK	1/3*5	5	
		SETRC SETRC LDRE LDRS	Rm #imm @(disp, PC) @(disp, PC)	3	5	
		LDS STC STC STC STC STC STC STC STC STC ST	Rm,PR SR,Rn GBR,Rn VBR,Rn SSR, Rn SPC,Rn MOD,Rn RE,Rn RS,Rn R0_BANK,Rn R1_BANK,Rn R2_BANK,Rn R3_BANK,Rn R4_BANK,Rn R4_BANK,Rn R5_BANK,Rn R6_BANK,Rn R6_BANK,Rn	1	5	
	SR 更新 システム 制御命令	CLRS CLRT SETS SETT		1	5	● この命令の直後あるいはその次にSR を読み出す命令を置くと競合します。
	LDTLB 命令	LDTLB		1	4	● MA は IF と競合します。
	NOP 命令	NOP		1	3	
	LDC 命令 (SR)	LDC	Rm,SR	5	5	
	LDC.L 命令 (SR)	LDC.L	@Rm+,SR	7	7	
	LDS.L 命令 (PR)	LDS.L	@Rm+,PR	1	5	この命令の直後に、この命令のデスティネーションレジスタを使う命令を置くと、競合します。MAはIFと競合します。

分類	区分		命令	実行 ステート	ステージ 段数	競合
システム制御命令	STS.L 命令 (PR)	STS.L	PR,@-Rn	1	5	● MA は IF と競合します。
	LDC.L 命令	LDC.L LDC.L LDC.L LDC.L	@Rm+,GBR @Rm+,VBR @Rm+,SSR @Rm+,SPC	1/5*6	5	 この命令の直後に、この命令のデスティネーションレジスタを使う命令を置くと、競合します。 MAはIFと競合します。
		LDC.L LDC.L LDC.L	@Rm+,MOD @Rm+,RE @Rm+,RS	5	5	
		LDC.L LDC.L LDC.L LDC.L LDC.L LDC.L LDC.L LDC.L	@ Rm+,R0_BANK @ Rm+,R1_BANK @ Rm+,R2_BANK @ Rm+,R3_BANK @ Rm+,R4_BANK @ Rm+,R5_BANK @ Rm+,R6_BANK @ Rm+,R6_BANK	1/5*	5	
	STC.L 命令 (除くバン クレジスタ)	STC.L STC.L STC.L STC.L STC.L	SR,@-Rn GBR,@-Rn VBR,@-Rn SSR,@-Rn SPC,@-Rn	1/2* ⁷	5	● MA は IF と競合します。
		STC.L STC.L STC.L	MOD,@-Rn RE,@-Rn RS,@-Rn	2	5	
	STC.L 命令 (パンクレ ジスタ)	STC.L STC.L STC.L STC.L STC.L STC.L STC.L STC.L	RO_BANK,@-Rn R1_BANK,@-Rn R2_BANK,@-Rn R3_BANK,@-Rn R4_BANK,@-Rn R5_BANK,@-Rn R6_BANK,@-Rn R7_BANK,@-Rn	2	6	● MA は IF と競合します。
	レジスタ→ MAC/DSP 転送命令	CLRMAC LDS LDS LDS LDS LDS LDS LDS LDS LDS	Rm,MACH Rm,MACL Rm,DSR Rm,A0 Rm,X0 Rm,X1 Rm,Y0 Rm,Y1	1	4	 乗算器との競合を起こします。 MAはIFと競合します。

分類	区分		命令	実行 ステート	ステージ 段数	競合
システム制御命令	メモリ→ MAC/DSP	LDS.L LDS.L	@Rm+,MACH @Rm+,MACL	1	4	乗算器との競合を起こします。MA は IF と競合します。
103 121 1410 4	転送命令	LDS.L	@Rm+,DSR			in the in Charles on y a
	TAZERIO 4	LDS.L	@Rm+,A0			
		LDS.L	@Rm+,X0			
		LDS.L	@Rm+,X1			
		LDS.L	@Rm+,Y0			
		LDS.L	@Rm+,Y1			
	MAC/DSP→	STS	MACH,Rn	1	5	● 乗算器との競合を起こします。
	レジスタ	STS	MACL,Rn	•	· ·	■ この命令の直後に、この命令のデステ
	転送命令	STS	DSR, Rn			ィネーションレジスタを使う命令を置
	TAKE 117 4	STS	A0,Rn			くと、競合します。
		STS	X0,Rn			● MA は IF と競合します。
		STS	X1,Rn			
		STS	Y0,Rn			
		STS	Y1,Rn			
	MAC/DSP→	STS.L	MACH,@-Rn	1	5	乗算器との競合を起こします。
	メモリ	STS.L	MACL,@-Rn	'	3	● MA は IF と競合します。
	転送命令	STS.L	DSR,@-Rn			WIN IS II CIME OS 9 .
	+425417 4	STS.L	A0,@-Rn			
		STS.L	X0,@-Rn			
		STS.L	X1,@-Rn			
		STS.L	Y0,@-Rn			
		STS.L	Y1,@-Rn			
	RTE 命令		11,6 1111	4	E	
		RTE	w.		5	
	TRAP 命令	TRAPA	#imm	6/8*8	6/8*8	
	SLEEP 命令	SLEEP		4	6	
	レジスタ→	CLRMAC		1	4	● 乗算器との競合を起こします。
	DSP	LDS	Rm,MACH			● MA は IF と競合します。
	転送命令	LDS	Rm,MACL			
		LDS	Rm,DSR	1	4	
		LDS	Rm,A0			
		LDS	Rm,X0			
		LDS	Rm,X1			
		LDS	Rm,Y0			
		LDS	Rm,Y1			
	メモリ→	LDS.L	@Rm+,MACH	1	4	• 乗算器との競合を起こします。
	DSP	LDS.L	@Rm+,MACL			● MA は IF と競合します。
	転送命令	DS.L	@Rm+,DSR	1	4	
		DS.L	@Rm+,A0			
		DS.L	@Rm+,X0			
		DS.L	@Rm+,X1			
		DS.L	@Rm+,Y0			
		DS.L	@Rm+,Y1			

分類	区分		命令	実行 ステート	ステージ 段数	競合
システム制御命令	DSP→ レジスタ 転送命令	STS STS STS STS STS STS STS	MACH,Rn MACL,Rn DSR,Rn A0,Rn X0,Rn X1,Rn Y0,Rn Y1,Rn	1	5	 乗算器との競合を起こします。 この命令の直後に、この命令のデスティネーションレジスタを使う命令を置くと、競合します。 MAはIFと競合します。 DSP演算との競合を起こします。
	DSP→ メモリ 転送命令	STS.L STS.L	MACH,@-Rn MACL,@-Rn	1	4	乗算器との競合を起こします。MA は IF と競合します。
	DSP→ メモリ 転送命令	STS.L STS.L STS.L STS.L STS.L STS.L	DSR,@-Rn A0,@-Rn X0,@-Rn X1,@-Rn Y0,@-Rn Y1,@-Rn	1	4	
	RTE 命令	RTE	,	4	5	
	TRAP 命令	TRAPA	#imm	8	9	
	SLEEP 命令	SLEEP		3	3	
DSP データ 転送命令	X メモリ ロード命令		@Ax,Dx @Ax+,Dx @Ax+lx,Dx	1	5	
	X メモリ ストア命令		Da,@Ax Da,@Ax+ Da@Ax+Ix	1	4	● DSP 演算との競合を起こします。
	Y メモリ ロード命令		@Ay,Dy @Ay+,Dy @Ay+lx,Dy	1	5	
	Y メモリ ストア命令		Da,@Ay Da,@Ay+ Da@Ay+Iy	1	4	◆ DSP演算との競合を起こします。
	シングル ロード命令		@ As,Ds @ As+,Ds @ As+ls,Ds @ -As,Ds @ As,Ds @ As+,Ds	1	5	● MA は IF と競合します。

分類	区分		命令	実行 ステート	ステージ 段数	競合
DSP	シングル	MOVS.W	Ds.@-As	1	5	● MA は IF と競合します。
データ	ストア命令	MOVS.W	*			● DSP 演算との競合を起こします。
転送命令			Ds,@As+			
			Ds,@As+Is			
		MOVS.L	Ds,@-As			
		MOVS.L				
		MOVS.L	Ds,@As+			
		MOVS.L	Ds,@As+Is			
DSP	ALU 算術		PADD Sx, Sy,Dz(Du)	1	5	
演算命令	演算命令	DCT	PADD Sx, Sy,Dz			
		DCF	PADD Sx, Sy,Dz			
			PSUB Sx, Sy,Dz(Du)			
		DCT	PSUB Sx, Sy,Dz			
		DCF	PSUB Sx, Sy,Dz			
			PCOPY Sx, Dz			
		DCT	PCOPY Sx, Dz			
		DCF	PCOPY Sx, Dz			
			PCOPY Sy, Dz			
		DCT	PCOPY Sy, Dz			
		DCF	PCOPY Sy, Dz			
			PDMSB Sx,Dz			
		DTC	PDMSB Sx,Dz			
		DCF	PDMSB Sx,Dz			
			PDMSB Sy,Dz			
		DCT	PDMSB Sy,Dz			
		DCF	PDMSB Sy,Dz			
			PINC Sx,Dz			
		DCT	PINC Sx,Dz			
		DCF	PINC Sx,Dz			
			PINC Sy,Dz			
		DCT	PINC Sy,Dz			
		DCF	PINC Sy,Dz			
			PNEG Sx,Dz			
		DCT	PNEG Sx,Dz			
		DCF	PNEG Sx,Dz			
			PNEG Sy,Dz			
		DCT	PNEG Sy,Dz			
		DCF	PNEG Sy,Dz			
			PDEC Sx,Dz			
		DTC	PDEC Sx,Dz			
		DCF	PDEC Sx,Dz			
			PDEC Sy,Dz			
		DTC	PDEC Sy,Dz			
		DCF	PDEC Sy,Dz			
			PCLR Dz			
		DCT	PCLR Dz			
		DCF	PCLR Dz			

分類	区分		命令	実行	ステージ	競合
				ステート	段数	
DSP	ALU 算術		PADDC Sx,Sy,Dz	1	5	
演算命令	演算命令		PSUBC Sx,Sy,Dz			
			PCMP Sx,Sy,			
			PABS Sx,Dz			
			PABS Sy,Dz			
			PRNDSx,Dz			
			PRNDSy,Dz			
	ALU 論理		POR Sx,Sy,Dz	1	5	
	演算命令	DCT	POR Sx,Sy,Dz			
		DCF	POR Sx,Sy,Dz			
			PAND Sx,Sy,Dz			
		DCT	PAND Sx,Sy,Dz			
		DCF	PAND Sx,Sy,Dz			
			PXOR Sx,Sy,Dz			
		DCT	PXOR Sx,Sy,Dz			
		DCF	PXOR Sx,Sy,Dz			
	シフト命令		PSHA Sx,Sy,Dz	1	5	
		DCT	PSHA Sx,Sy,Dz			
		DCF	PSHA Sx,Sy,Dz			
			PSHA #imm,Dz			
			PSHL Sx,Sy,Dz			
		DCT	PSHL Sx,Sy,Dz			
		DCF	PSHL Sx,Sy,Dz			
			PSHL #imm,Dz			
	乗算命令		PMULS Se,Sf,Dg	1	5	
	レジスタ間		PSTS MACH,Dz	1	5	● MOVX.W,MOVS.W,MOVS.L との競合
	転送命令	DTC	PSTS MACH,Dz			します。
		DCF	PSTS MACH,Dz			
			PSTS MACL,Dz			
		DCT	PSTS MACL,Dz			
		DCF	PSTS MACL,Dz			
			PLDS Dz,MACH			
		DCT	PLDS Dz,MACH			
		DCF	PLDS Dz,MACH			
			PLDS Dz,MACL			
		DCT	PLDS Dz,MACL			
		DCF	PLDS Dz,MACL			

- 【注】 *1 SH3-DSP では2ステートになります。
 - *2 通常実行ステートを示します。
 - ()内の値は、後続の命令との競合関係による実行ステート数です。
 - *3 SH3-DSP では 4 ステートになります。
 - *4 分岐しないときは1ステートになります。
 - *5 SH3-DSPでは3ステートになります。
 - *6 SH3-DSP では 5 ステートになります。

 - *8 SH3-DSP では8ステート、8ステージ段数になります。

10.4.1 データ転送命令

(1) レジスタ - レジスタ間転送命令

命令の種類

MOV #imm,Rn

MOV Rm,Rn

MOVA @(disp,PC),R0

MOVT Rn

SWAP.B Rm,Rn

SWAP.W Rm,Rn

XTRCT Rm,Rn

パイプライン

スロット	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\longleftarrow \rightarrow$	\longleftrightarrow	\longleftrightarrow	
命令A	IF	ID	EX	ma	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明

パイプラインは、IF、ID、Ex、ma、WB の 5 段で終了します。ma ステージでは、何もせず転送するデータが保持され、WB ステージでデータをレジスタに書き込みます。

(2) メモリロード命令

命令の種類

MOV.W	@(disp,PC),Rn	MOV.B	@(disp,Rm),R0
MOV.L	@(disp,PC),Rn	MOV.W	@(disp,Rm),R0
MOV.B	@Rm,Rn	MOV.L	@(disp,Rm),Rn
MOV.W	@Rm,Rn	MOV.B	@(R0,Rm),Rn
MOV.L	@Rm,Rn	MOV.W	@(R0,Rm),Rn
MOV.B	@Rm+,Rn	MOV.L	@(R0,Rm),Rn
MOV.W	@Rm+,Rn	MOV.B	@(disp,GBR),R0
MOV.L	@Rm+,Rn	MOV.W	@(disp,GBR),R0
		MOV.L	@(disp,GBR),R0

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$				
命令A	IF	ID	EX	MA	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明


パイプラインは、IF、ID、EX、MA、WB の 5 段です。この命令の直後に、この命令のデスティネーションレジスタを使う命令を置くと、競合が発生します(「10.2.2 メモリロード命令による競合」参照)。また、これらの命令の MA は IF と競合します(「10.2.1 命令フェッチ(IF)とメモリアクセス(MA)の競合」参照)。

(3) メモリストア命令

命令の種類

MOV.B	Rm,@Rn	MOV.B	Rm,@(R0,Rn)
MOV.W	Rm,@Rn	MOV.W	Rm,@(R0,Rn)
MOV.L	Rm,@Rn	MOV.L	Rm,@(R0,Rn)
MOV.B	R0,@(disp,Rn)	MOV.B	R0,@(disp,GBR)
MOV.W	R0,@(disp,Rn)	MOV.W	R0,@(disp,GBR)
MOV.L	Rm,@(disp,Rn)	MOV.L	R0,@(disp,GBR)

パイプライン



動作説明

パイプラインは、IF、ID、EX、MA の 4 段で終了します。レジスタへのデータの戻しがないので WB ステージはありません。これらの命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

(4) メモリストア命令(プリデクリメント)

命令の種類

MOV.B Rm,@-Rn
MOV.W Rm,@-Rn
MOV.L Rm,@-Rn

パイプライン

スロット	$\leftarrow \rightarrow$					
命令A	IF	ID	EX	MA	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明


パイプラインは、IF、ID、EX、MA、WB の 5 段で終了します。WB ステージで、デクリメントした値をレジスタへ書き込みます。これらの命令 MA は IF と競合します(「10.2.1 命令フェッチ(IF)とメモリアクセス (MA)の競合」参照)。

(5) キャッシュ命令

命令の種類

PREF @Rn

パイプライン



動作説明

パイプラインは、IF、ID、EX、MA の 4 段で終了します。レジスタへのデータの戻しがないので WB ステージはありません。この命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

SH3-DSP では、次命令の ID は 1 スロット分後ろにストールされます。

10.4.2 算術演算命令

(1) レジスタ間算術演算命令(乗算系命令を除く)

命令の種類

ADD	Rm,Rn
ADD	#imm,Rn
EXTS.B	Rm,Rn
EXTS.W	Rm,Rn
EXTU.B	Rm,Rn
EXTU.W	Rm,Rn
NEG	Rm,Rn
SUB	Rm,Rn

パイプライン

スロット	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	
命令A	IF	ID	EX	ma	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明

パイプラインは、IF、ID、EX、ma、WBの5段で終了します。ma ステージでは、何もせず演算結 果が保持され、WB ステージで結果をレジスタに書き込みます。

(2) SR 更新レジスタ間算術演算命令(乗算系命令除く)

命令の種類

ADDC	Rm,Rn
ADDV	Rm,Rn
CMP/EQ	#imm,R0
CMP/EQ	Rm,Rn
CMP/HS	Rm,Rn
CMP/GE	Rm,Rn
CMP/HI	Rm,Rn
CMP/GT	Rm,Rn
CMP/PL	Rn
CMP/PZ	Rn
CMP/STR	Rm,Rn
DIV1	Rm,Rn
DIVOS	Rm,Rn
DIVOU	
DT	Rn
NEGC	Rm,Rn
SUBC	Rm,Rn
SUBV	Rm,Rn

パイプライン

スロット	$\leftarrow \rightarrow$					
命令A	IF	ID	EX	ma	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明

パイプラインは、IF、ID、EX、ma、WB の 5 段で終了します。ma ステージでは、何もせず演算結果が保持され、WB ステージで結果をレジスタに書き込みます。この命令の直後、あるいは、その次に SR を読み出す命令を置くと競合が発生します (「10.2.3 SR 更新命令による競合」参照)。

(3) 積和命令

命令の種類

MAC.W

@Rm+,@Rn+

パイプライン

スロット	$\leftarrow \rightarrow$							
命令A	IF	ID	EX	MA	MA	mm	mm	mm
次命令		IF		ID	EX	MA	WB	
次々命令				IF	ID	EX	MA	WB

動作説明

パイプラインは、IF、ID、EX、MA、MA、mm、mm、mmの8段*で終了します。2番目のMAは、メモリ読み込みとともに乗算器のアクセスも行います。mmは乗算器が動作している状態を表しています。mmは最後のMA終了後、スロットに関係なく3ステートの間、動作します。また、MAC.W命令の次命令のIDは1スロット分後ろにストールされます。MAC.W命令の2個のMAも、IFと競合する場合は、「10.2.1 命令フェッチ(IF)とメモリアクセス(MA)の競合」で説明したようにIFステージがストールします。

MAC.W 命令の後ろに乗算器を使わない命令がくる場合は、MAC.W 命令は IF、ID、EX、MA、MA、WB の 6 段パイプライン命令とみなして考えてかまいません。すなわち、この場合は、次命令の ID が 1 スロット分ストールするだけで、あとは、通常のパイプライン動作と同様になります。

しかし、MAC.W 命令の後ろに乗算器を使う命令がくる場合、乗算器の競合が発生しますので、通常の動作と異なってきます(「10.2.4 乗算器アクセスによる競合」参照)。

【注】* SH3-DSPでは、IF、ID、EX、MA、MA、mm、mmの7段


(4) 倍精度積和命令

命令の種類

MAC.L

@Rm+,@Rn+

パイプライン



Rev.5.00 2006.05.26 10-32 RJJ09B0345-0500

パイプラインは、IF、ID、EX、MA、MA、mm、mm、mmの8段*で終了します。2番目のMAは、メモリ読み込みとともに乗算器のアクセスも行います。mmは乗算器が動作している状態を表しています。mmは最後のMA終了後、スロットに関係なく3ステートの間、動作します。また、MAC.L命令の次命令のIDは1スロット分後ろにストールされます。MAC.L命令の2個のMAも、IFと競合する場合は、「10.2.1命令フェッチ(IF)とメモリアクセス(MA)の競合」で説明したようにIFステージがストールします。

MAC.L 命令の後ろに乗算器を使わない命令がくる場合は、MAC.L 命令は IF、ID、EX、MA、MA、WB の 6 段パイプライン命令とみなして考えてかまいません。 すなわち、この場合は、次命令の ID が 1 スロット分ストールするだけで、あとは、通常のパイプライン動作と同様になります。

しかし、MAC.L 命令の後ろに乗算器を使う命令がくる場合、乗算器の競合が発生しますので、通常の動作と異なってきます(「10.2.4 乗算器アクセスによる競合」参照)。

【注】* SH3-DSPでは、IF、ID、EX、MA、MA、mm、mm、mm、mmの9段

(5) 乗算命令

命令の種類

MULS.W Rm,Rn
MULU.W Rm,Rn

パイプライン

スロット	$\leftarrow \rightarrow$							
命令A	IF	ID	EX	MA	mm	mm		
次命令		IF	ID	EX	MA	WB		
次々命令			IF	ID	EX	MA	WB	

動作説明

パイプラインは、IF、ID、EX、MA、mm、mm の 6 段で終了します。MA は、乗算器のアクセスを行います。mm は乗算器が動作している状態を表しています。mm は MA 終了後、スロットに関係なく 2 ステートの間、動作します。MULS.W 命令の MA も、IF と競合する場合は「10.2.1 命令フェッチ(IF)とメモリアクセス(MA)の競合」で説明したように IF ステージがストールします。

MULS.W 命令の後ろに乗算器を使わない命令がくる場合は、MULS.W 命令は IF、ID、EX、MA の 4 段パイプライン命令とみなして考えてかまいません。すなわち、この場合は、通常のパイプライン 動作と同様になります。

しかし、MULS.W 命令の後ろに乗算器を使う命令がくる場合、乗算器の競合が発生しますので、通常の動作と異なってきます(「10.2.4 乗算器アクセスによる競合」参照)。

(6) 倍精度の乗算命令

命令の種類

DMULS.L Rm,Rn
DMULU.L Rm,Rn
MUL.L Rm,Rn

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$					
命令A	IF	ID	EX	MA	MA	mm	mm	mm	
次命令		IF		ID	EX	MA	WB		
次々命令				IF	ID	EX	MA	WB	

動作説明

パイプラインは、IF、ID、EX、MA、MA、mm、mm、mm の 8 段*で終了します。MA は、乗算器のアクセスを行います。mm は乗算器が動作している状態を表しています。mm は MA 終了後、スロットに関係なく 3 ステートの間、動作します。また、DMULS.L 命令の次命令の ID は 1 スロット分後ろにストールされます。DMULS.L 命令の 2 個の MA も、IF と競合する場合は「10.2.1 命令フェッチ(IF)とメモリアクセス(MA)の競合」で説明したように IF ステージがストールします。

DMULS.L 命令の後ろに乗算器を使わない命令がくる場合は、DMULS.L 命令は IF、ID、EX、MA、MA の 5 段パイプライン命令とみなして考えてかまいません。すなわち、この場合は、通常のパイプライン動作と同様になります。

しかし、DMULS.L 命令の後ろに乗算器を使う命令がくる場合、乗算器の競合が発生しますので、 通常の動作と異なってきます(「10.2.4 乗算器アクセスによる競合」参照)。

【注】* SH3-DSPでは、IF、ID、EX、MA、MA、mm、mm、mm、mmの9段

10.4.3 論理演算命令

(1) レジスタ・レジスタ間論理演算命令

命令の種類

AND	Rm,Rn
AND	#imm,R0
NOT	Rm,Rn
OR	Rm,Rn
OR	#imm,R0
XOR	Rm,Rn
XOR	#imm,R0

パイプライン

スロット	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	
命令A	IF	ID	EX	ma	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明


パイプラインは、IF、ID、EX、ma、WB の 5 段で終了します。ma ステージでは、何もせず演算結果が保持され、WB ステージで結果をレジスタに書き込みます。

(2) SR 更新レジスタ間論理演算命令

命令の種類

TST Rm,Rn
TST #imm,R0

パイプライン



.

パイプラインは、IF、ID、EX、ma、WB の 5 段で終了します。ma ステージでは、何もせず演算結果が保持され、WB ステージで結果を SR の T ビットに書き込みます。この命令の直後、あるいは、その次に SR を読み出す命令を置くと競合が発生します(「10.2.3 SR 更新命令による競合」参照)。

(3) メモリ論理演算命令

命令の種類

AND.B #imm,@(R0,GBR)
OR.B #imm,@(R0,GBR)
XOR.B #imm,@(R0,GBR)

パイプライン

スロット	$\leftarrow \rightarrow$							
命令A	IF	ID	EX	MA	EX	MA		
次命令		IF			ID	EX		
次々命令					IF	ID	EX	

動作説明

パイプラインは、IF、ID、EX、MA、EX、MA の 6 段で終了します。次命令の ID は 2 スロット分ストールされます。これらの命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

(4) SR 更新メモリ論理演算命令

命令の種類

TST.B #imm,@(R0,GBR)

パイプライン



Rev.5.00 2006.05.26 10-36 RJJ09B0345-0500


パイプラインは、IF、ID、EX、MA、EX、MA、WBの7段で終了します。WBステージで結果をSRのTビットに書き込みます。TST命令のMAはIFと競合します(「10.2.1 命令フェッチ(IF)とメモリアクセス(MA)の競合」参照)。また、この命令の直後、あるいは、その次にSRを読み出す命令を置くと競合が発生します(「10.2.3 SR更新命令による競合」参照)。

(5) TAS 命令

命令の種類

TAS.B @Rn

パイプライン



動作説明

パイプラインは、IF、ID、EX、MA、MA、MA、WBの7段で終了します。次命令のIDは2スロット分ストールされます。TAS 命令のMAはIFと競合します(「10.2.1 命令フェッチ(IF)とメモリアクセス(MA)の競合」参照)。また、この命令の直後、あるいは、その次にSRを読み出す命令を置くと競合が発生します(「10.2.3 SR更新命令による競合」参照)。

SH3-DSP では次命令の ID は3スロット分ストールされます。

10.4.4 シフト命令

(1) シフト命令

命令の種類

SHLL2	Rn
RnSHLR2	Rn
SHLL8	Rn
SHLR8	Rn
SHLL16	Rn
SHLR16	Rn
SHAD	Rm,Rn
SHLD	Rm,Rn

パイプライン

スロット	\longleftrightarrow	\longleftrightarrow	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow
命令A	IF	ID	EX	ma	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明


パイプラインは、IF、ID、EX、ma、WB の 5 段で終了します。ma ステージでは、何もせずシフト 結果が保持され、WB ステージで結果をレジスタに書き込みます。

(2) SR 更新シフト命令

命令の種類

ROTL	Rn
ROTR	Rn
ROTCL	Rn
ROTCR	Rn
SHAL	Rn
SHAR	Rn
SHLL	Rn
SHLR	Rn

パイプライン



動作説明

パイプラインは、IF、ID、EX、ma、WB の 5 段で終了します。ma ステージでは、何もせず結果が保持され、WB ステージで結果をレジスタに書き込みます。この命令の直後、あるいは、その次に SR を読み出す命令を置くと競合が発生します(「10.2.3 SR 更新命令による競合」参照)。

10.4.5 分岐命令


(1) 条件分岐命令

命令の種類


BF label

パイプライン

(a) 条件が成立したとき



(b) 条件が成立しないとき



動作説明

パイプラインは、IF、ID、EXの3段で終了します。IDステージで条件判断を行います。条件分岐命令は遅延分岐ではありません。

(a) 条件が成立したとき

EXステージで、分岐先アドレスを計算します。条件分岐命令(命令A)の次命令と次々命令は、フェッチしますが捨てられます。分岐先命令は、命令AのEXステージがあるスロットの次のスロットからフェッチを開始します。

(b) 条件が成立しないとき

IDステージで条件が成立しないと判断したら、EXステージでは何もせずに進みます。次命令も続けてフェッチし実行していきます。


(2) 遅延付き条件分岐命令

命令の種類


BF/S label BT/S label

パイプライン

(a) 条件が成立したとき



(b) 条件が成立しないとき



動作説明

パイプラインは、IF、ID、EX の3段で終了します。ID ステージで条件判断を行います。

(a) 条件が成立したとき

EXステージで、分岐先アドレスを計算します。条件分岐命令(命令A)の次命令すなわち遅延スロット命令はフェッチされ実行されますが、次々命令はフェッチされても捨てられます。分岐先命令は、命令AのEXステージがあるスロットの次のスロットからフェッチを開始します。

(b) 条件が成立しないとき


IDステージで条件が成立しないと判断したら、EXステージでは何もせずに進みます。次命令も続けてフェッチし実行していきます。

(3) 無条件分岐命令

命令の種類

BRA label
BRAF Rm
JMP @Rm
RTS

パイプライン



動作説明

パイプラインは、IF、ID、EX の 3 段で終了します。無条件分岐命令は遅延分岐です。


EX ステージで、分岐先アドレスを計算します。無条件分岐命令(命令 A)の次命令すなわち遅延スロット命令は、フェッチされ実行されますが、次々命令はフェッチされても捨てられます。分岐先命令は、命令 Aの EX ステージがあるスロットの次のスロットからフェッチを開始します。

(4) 無条件分岐命令(PR)

命令の種類

BSR label
BSRF Rm
JSR @Rm

パイプライン



動作説明

パイプラインは、IF、ID、EX、ma、WBの5段で終了します。無条件分岐命令は遅延分岐です。 EX ステージで、分岐先アドレスを計算します。ma ステージでは、何もせず戻り先アドレスが保持され、WBステージでPRに書き込みます。無条件分岐命令(命令A)の次命令すなわち遅延スロット命令は、フェッチされ実行されますが、次々命令はフェッチされても捨てられます。分岐先命令は、命令AのEXステージがあるスロットの次のスロットからフェッチを開始します。

10.4.6 システム制御命令

(1) システム制御 ALU 命令

<u></u>	Λ π	、 1壬 米古	
DD,	Żυ.)種類	

LDC	Rm,GBR	STC	SR,Rn	LDRE	@(disp,pc)
LDC	Rm, VBR	STC	GBR,Rn	LDRS	@(disp,pc)
LDC	Rm, SSR	STC	VBR,Rn	SETRC	Rm
LDC	Rm, SPC	STC	SSR,Rn	SETRC	#imm
LDC	Rm,MOD	STC	SPC,Rn		
LDC	Rm, RE	STC	MOD,Rn		
LDC	Rm, RS	STC	RE,Rn		
LDC	Rm,R0_BANK	STC	RS,Rn		
LDC	Rm,R1_BANK	STC	RO_BANK,Rn		
LDC	Rm,R2_BANK	STC	R1_BANK,Rn		
LDC	Rm,R3_BANK	STC	R2_BANK,Rn		
LDC	Rm,R4_BANK	STC	R3_BANK,Rn		
LDC	Rm,R5_BANK	STC	R4_BANK,Rn		
LDC	Rm,R6_BANK	STC	R5_BANK,Rn		
LDC	Rm,R7_BANK	STC	R6_BANK,Rn		
LDS	Rm, PR	STC	R7_BANK,Rn		
		STS	PR,Rn		

パイプライン

スロット	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$	\longleftrightarrow	\longleftrightarrow	
命令A	IF	ID	EX	ma	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明

パイプラインは、IF、ID、EX、ma、WB の 5 段で終了します。EX ステージで、ALU を通してデ ータ演算は完結します。ma ステージでは、何もせず転送するデータが保持され、WB ステージでデ ータをレジスタに書き込みます。

SH3-DSP では、LDC、LDRE、LDRS、SETRC 命令の次命令の ID は 2 スロット分ストールされま す。

(2) SR 更新システム制御命令

命令の種類

CLRS

CLRT

SETS

SETT

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$		
命令A	IF	ID	EX	ma	WB		
次命令		IF	ID	EX			
次々命令			IF	ID	EX		
				IF	ID	EX	

動作説明


パイプラインは、IF、ID、EX、ma、WBの5段で終了します。maステージでは、何もせず転送するデータが保持され、WBステージでデータをレジスタに書き込みます。この命令の直後、あるいは、その次にSRを読み出す命令を置くと競合が発生します(「10.2.3 SR更新命令による競合」参照)。

(3) LDTLB 命令

命令の種類

LDTLB

パイプライン



動作説明


パイプラインは、IF、ID、EX、MA の 4 段で終了します。レジスタへのデータの戻しがないので WB ステージはありません。この命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

(4) NOP 命令

命令の種類

NOP

パイプライン



動作説明


パイプラインは、IF、ID、EX の 3 段で終了します。

(5) LDC 命令(SR)

命令の種類

LDC Rm, SR

パイプライン



動作説明


パイプラインは、IF、ID、EX、EX、EX の 5 段で終了します。最後の EX ステージでデータを SR に書き込みます。 次命令の IF は命令 A の最後の EX があるスロットの次のスロットから開始されます。

(6) LDC.L 命令(SR)

命令の種類

LDC.L @Rm+,SR

パイプライン



動作説明


パイプラインは、IF、ID、EX、MA、EX、EX、EX の 7 段で終了します。最後の EX ステージでデータを SR に書き込みます。 次命令の IF は命令 A の最後の EX があるスロットの次のスロットから開始されます。

(7) LDS.L 命令 (PR)

命令の種類

LDS.L @Rm+,PR

パイプライン



動作説明

パイプラインは、IF、ID、EX、MA、WB の 5 段で終了します。この命令直後に、この命令のデスティネーションレジスタを使う命令を置くと競合が発生します (「10.2.2 メモリロード命令による競合」参照)。また、この命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

(8) STS.L 命令 (PR)

命令の種類

STS.L PR,@-Rn

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$
命令A	IF	ID	EX	MA	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

.....

動作説明

パイプラインは、IF、ID、EX、MA、WB の 5 段で終了します。WB ステージでは、デクリメントした値をレジスタへ書き込みます。この命令の MA は IF と競合します(「10.2.1 命令フェッチ(IF)とメモリアクセス (MA)の競合」参照)。

(9) LDC.L 命令

命令の種類

@Rm+,R0_BANK	LDC.L	@Rm+,GBR	LDC.L
@Rm+,R1_BANK	LDC.L	@Rm+,VBR	LDC.L
@Rm+,R2_BANK	LDC.L	@Rm+,SSR	LDC.L
@Rm+,R3_BANK	LDC.L	@Rm+,SPC	LDC.L
@Rm+,R4_BANK	LDC.L	@Rm+,MOD	LDC.L
@Rm+,R5_BANK	LDC.L	@Rm+,RE	LDC.L
@Rm+,R6_BANK	LDC.L	@Rm+,RS	LDC.L
@Rm+,R7 BANK	LDC.L		

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	
命令A	IF	ID	EX	MA	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明

パイプラインは、IF、ID、EX、MA、WB の 5 段で終了します。この命令直後に、この命令のデスティネーションレジスタを使う命令を置くと競合が発生します (「10.2.2 メモリロード命令による競合」参照)。また、この命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

SH3-DSPでは、次命令のIDは4スロット分ストールされます。

(10) STC.L 命令(除くバンクレジスタ)

命令の種類

STC.L	SR,@-Rn
STC.L	GBR,@-Rn
STC.L	VBR,@-Rn
STC.L	SSR,@-Rn
STC.L	SPC,@-Rn
STC.L	MOD,@-Rn
STC.L	RE,@-Rn
STC.L	RS,@-Rn

パイプライン

スロット	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$	\longleftrightarrow	$\longleftarrow \rightarrow$	
命令A	IF	ID	EX	MA	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明

パイプラインは、IF、ID、EX、MA、WB の 5 段で終了します。WB ステージでは、デクリメントした値をレジスタへ書き込みます。これらの命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

SH3-DSPでは、次命令のIDは1スロット分ストールされます。

(11) STC.L 命令 (バンクレジスタ)

命令の種類

STC.L	R0_BANK,@-Rn
STC.L	R1_BANK,@-Rn
STC.L	R2_BANK,@-Rn
STC.L	R3_BANK,@-Rn
STC.L	R4_BANK,@-Rn
STC.L	R5_BANK,@-Rn
STC.L	R6_BANK,@-Rn
STC.L	R7 BANK,@-Rn

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	\longleftrightarrow	\longleftrightarrow	
命令A	IF	ID	EX	EX	MA	WB	
次命令		IF		ID	EX		
次々命令				IF	ID	EX	

動作説明


パイプラインは、IF、ID、EX、EX、MA、WB の 6 段で終了します。次命令の ID は 1 スロット分ストールされます。これらの命令の MA は IF と競合します (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。

(12) レジスタ→MAC/DSP 転送命令

命令の種類

CLRMAC	
LDS	Rm,MACH
LDS	Rm,MACL
LDS	Rm,DSR
LDS	Rm,A0
LDS	Rm,X0
LDS	Rm,X1
LDS	Rm,Y0
LDS	Rm,Y1

パイプライン



動作説明

パイプラインは、IF、ID、EX、MA の 4 段で終了します。MA は乗算器アクセスのためのステージです。この MA は IF と競合を起こします (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。また、これらの命令の後ろに乗算器を使う命令がくる場合、乗算器の競合が発生します (「10.2.4 乗算器アクセスによる競合」参照)。

(13) メモリ→MAC/DSP 転送命令

命令の種類

LDS.L	@Rm+,MACH	LDS.L	@Rm+,DSR
LDS.L	@Rm+,MACL	LDS.L	@Rm+,A0
		LDS.L	@Rm+,X0
		LDS.L	@Rm+,X1
		LDS.L	@Rm+,Y0
		LDS.L	@Rm+,Y1

パイプライン

スロット	$\leftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	$\longleftarrow \rightarrow$
命令A	IF	ID	EX	MA		
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明

パイプラインは、IF、ID、EX、MA の 4 段で終了します。MA はメモリアクセスと乗算器アクセスのためのステージです。この MA は IF と競合を起こします (「10.2.1 命令フェッチ (IF) とメモリアクセス (MA) の競合」参照)。また、これらの命令の後ろに乗算器を使う命令がくる場合、乗算器の競合が発生します (「10.2.4 乗算器アクセスによる競合」参照)。

(14) MAC/DSP→レジスタ転送命令

命令の種類

STS	MACH,Rn	STS	DSR,Rn
STS	MACL, Rn	STS	A0,Rn
		STS	X0,Rn
		STS	X1,Rn
		STS	Y0,Rn
		STS	Y1,Rn

パイプライン

スロット	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	$\longleftarrow \rightarrow$
命令A	IF	ID	EX	MA	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

.

パイプラインは、IF、ID、EX、MA、WB の 5 段で終了します。MA は乗算器アクセスのためのステージです。この MA は IF と競合を起こします(「10.2.1 命令フェッチ(IF)とメモリアクセス(MA)の競合」参照)。また、これらの命令の直後に、この命令のデスティネーションレジスタを使う命令を置いたり、乗算器を使う命令を置くと競合が発生します(「10.2.2 メモリロード命令による競合」および「10.2.4 乗算器アクセスによる競合」参照)。

(15) MAC/DSP→メモリ転送命令

命令の種類

STS.L	MACH,@-Rn	STS.L	DSR,@-Rn
STS.L	MACL,@-Rn	STS.L	A0,@-Rn
		STS.L	X0,@-Rn
		STS.L	X1,@-Rn
		STS.L	Y0,@-Rn
		STS.L	Y1,@-Rn

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$
命令A	IF	ID	EX	MA	WB	
次命令		IF	ID	EX		
次々命令			IF	ID	EX	

動作説明


パイプラインは、IF、ID、EX、MA、WB の 5 段で終了します。MA は乗算器アクセスのためのステージです。この MA は IF と競合を起こします。(「10.2.1 命令フェッチ(IF)とメモリアクセス (MA)の競合」参照)。また、これらの命令の後ろに乗算器を使う命令がくる場合、乗算器の競合が発生します(「10.2.4 乗算器アクセスによる競合」参照)。

(16) RTE 命令

命令の種類

RTE

パイプライン



動作説明


パイプラインは、IF、ID、EX、EX、EX の 5 段で終了します。RTE は遅延分岐命令です。RTE 命令の次命令すなわち遅延スロット命令はフェッチされ実行されますが、次々命令はフェッチされても捨てられます。分岐先命令の IF は RTE の最後の EX のあるスロットの次のスロットから開始されます。

(17) TRAP 命令

命令の種類

TRAPA #imm

パイプライン



動作説明

パイプラインは、IF、ID、EX、EX、EX、EX の 6 段*で終了します。TRAP 命令は遅延分岐命令ではありません。TRAP 命令の次命令と次々命令はフェッチされますが、実行されずに捨てられます。分岐先命令の IF は TRAP 命令の最後の EX のあるスロットの次のスロットから開始されます。


【注】* SH3-DSPでは、IF、ID、EX、EX、EX、EX、EX、EX の8段

(18) SLEEP 命令

命令の種類

SLEEP

パイプライン



動作説明

パイプラインは、IF、ID、EX、EX、EX、EX の 6 段で終了します。次命令の IF までは発行されます。SLEEP 命令を実行後、スリープモードまたはスタンバイモードに入ります。

10.4.7 例外処理

(1) 割り込み例外処理

命令の種類

割り込み例外処理

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$									
割り込み	IF	ID	EX	EX	EX	EX					
次命令		IF									
分岐先							IF	ID	EX		
								IF	ID		

動作説明

割り込みは命令の ID ステージで受け付けられ、その ID ステージ以降を割り込み例外処理のシーケンスに置き換えます。

パイプラインは、IF、ID、EX、EX、EX、EX の 6 段で終了します。割り込み例外処理は遅延分岐ではありません。割り込み例外処理では、オーバランフェッチ (IF) が起こります。分岐先命令は割り込み例外処理の最後の EX があるスロットの次のスロットから IF を開始します。

割り込み要因には、NMI、IRL、内蔵周辺モジュールによる割り込みがあります。詳細については、 ハードウェアマニュアルを参照してください。

(2) アドレスエラー例外処理

命令の種類

アドレスエラー例外処理

パイプライン



アドレスエラーは命令の ID ステージで受け付けられ、その ID ステージ以降をアドレスエラー例外処理のシーケンスに置き換えます。

パイプラインは、IF、ID、EX、EX、EX、EX の6段で終了します。アドレスエラー例外処理は遅延分岐ではありません。アドレスエラー例外処理では、オーバランフェッチ(IF)が起こります。分岐先命令はアドレスエラー例外処理の最後のEXがあるスロットの次のスロットからIFを開始します。


アドレスエラーの発生要因には、命令フェッチによるものとデータの読み出しあるいは書き込みによるものがあります。 奇数アドレスから命令をフェッチすると命令フェッチのアドレスエラーとなり、ワードデータをワード境界以外からアクセス、ロングワードデータをロングワード境界以外からアクセスするとデータの読み出しあるいは書き込みのアドレスエラーとなります。 詳細については、ハードウェアマニュアルを参照してください。

(3) TLB 関連例外処理

命令の種類

TLB 関連例外処理

パイプライン



動作説明

TLB 関連例外は命令の ID ステージで受け付けられ、その ID ステージ以降を TLB 関連例外処理の シーケンスに置き換えます。

パイプラインは、IF、ID、EX、EX、EX、EX の 6 段で終了します。TLB 関連例外処理は遅延分岐ではありません。 TLB 関連例外処理では、オーバランフェッチ (IF) が起こります。分岐先命令は TLB 関連例外処理の最後の EX があるスロットの次のスロットから IF を開始します。


TLB 関連例外の発生要因には、TLB ミス、TLB インバリッド、TLB イニシャルライト、TLB 保護例外があります。詳細については、ハードウェアマニュアルを参照してください。

(4) 不当命令例外処理

命令の種類

不当命令例外処理

パイプライン



動作説明

不当命令は命令の ID ステージで受け付けられ、その ID ステージ以降を不当命令例外処理のシーケンスに置き換えます。

パイプラインは、IF、ID、EX、EX、EX、EXの6段で終了します。不当命令例外処理は遅延分岐ではありません。不当命令例外処理では、オーバランフェッチ(IF)が起こります。分岐先命令は不当命令例外処理の最後のEXがあるスロットの次のスロットからIFを開始します。

不当命令例外処理要因には、一般不当命令によるものとスロット不当命令によるものがあります。遅延分岐命令直後のスロット(遅延スロットと呼ぶ)以外に配置されている未定義コードをデコードすると一般不当命令例外処理となります。遅延スロットに配置されている未定義コードをデコードする、または遅延スロットにプログラムカウンタを書き換える命令を配置し、それをデコードするか、または、ユーザモードで遅延スロットに特権命令を配置し、それをデコードするとスロット不当命令となります。詳細については、ハードウェアマニュアルを参照してください。

10.4.8 FPU 命令のパイプライン (SH-3E のみ)

スロット	←→		←	←	←→	 ←	←→	-	-
命令A	IF	DF	E1	E2					
次命令		IF	ID	EX					
次々命令			IF	ID	EX				

図 10.22 浮動小数点レジスタ - レジスタ間転送時の FPU パイプライン

図 10.23 浮動小数点ロード時の FPU パイプライン

図 10.24 浮動小数点ストア時の FPU パイプライン

図 10.25 浮動小数点比較時の FPU パイプライン

図 10.26 浮動小数点数算術演算命令 (FDIV と FSQRT を除く) の FPU パイプライン



図 10.27 FDIV および FSQRT 命令の FPU パイプライン

10.4.9 DSP データ転送命令 (SH3-DSP のみ)

(1) Xメモリ/Yメモリロード命令

命令の種類

NOPX

MOVX.W @Ax,Dx
MOVX.W @Ax+,Dx
MOVX.W @Ax+Ix,Dx

パイプライン

スロット	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$
命令A	IF	ID	EX	MA V	NB/DSI	Þ		
次命令		IF	ID	EX	MA \	WB/DSI	Р	
次々命令			IF	ID	EX	MA \	NB/DSI	Р

動作説明

パイプラインは、IF、ID、EX、MA、WB/DSP の 5 段です。このデータ転送は X バスを経由して実行されるため、別命令の IF とは競合しません。

(2) Yメモリロード命令

命令の種類

NOPY

MOVY.W @Ay,Dy
MOVY.W @Ay+,Dy
MOVY.W @Ay+Iy,Dy

パイプライン

スロット	$\leftarrow \rightarrow$							
命令A	IF	ID	EX	MA \	NB/DSI	Р		
次命令		IF	ID	EX	MA \	NB/DSI	Р	
次々命令			IF	ID	EX	MA \	NB/DS	Р


パイプラインは、IF、ID、EX、MA、WB/DSP の 5 段です。このデータ転送は Y バスを経由して実行されるため、別命令の IF とは競合しません。

(3) Xメモリストア命令

命令の種類

MOVX.W	Da, @Ax
MOVX.W	Da, @Ax+
MOVX.W	Da, @Ax+Ix

パイプライン



動作説明


パイプラインは、IF、ID、EX、MA の 4 段です。DSP 演算命令の直後にこの命令で DSP 演算結果をストアしようとすると、競合が発生します (「10.2.6 DSP データ演算命令とストア命令の競合」を参照)。

(4) Yメモリストア命令

命令の種類

MOVY.W Da, @Ay+
MOVY.W Da, @Ay+Iy

パイプライン



パイプラインは、IF、ID、EX、MA の 4 段です。DSP 演算命令の直後にこの命令で DSP 演算結果をストアしようとすると、競合が発生します (「10.2.6 DSP データ演算命令とストア命令の競合」を参照)。

(5) シングルロード命令

命令の種類

MOVS.W	@-As,Ds
MOVS.W	@As,Ds
MOVS.W	@As+, Ds
MOVS.W	@As+Is, Ds
MOVS.L	@-As,Ds
MOVS.L	@As,Ds
MOVS.L	@As+, Ds
MOVS.L	@As+Is, Ds

パイプライン

スロット	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\longleftarrow \rightarrow$
命令A	IF	ID	EX	MA \	NB/DSI	Р		
次命令		IF	ID	EX	MA \	WB/DSI	Р	
次々命令			IF	ID	EX	MA \	NB/DS	Р

動作説明


パイプラインは、IF、ID、EX、MA、WB/DSP の 5 段です。この命令のデスティネーションレジスタを使う命令を置いても、競合は発生しません。

(6) シングルストア命令

命令の種類

MOVS	S.W	Ds,	@-As
MOVS	S.W	Ds,	@As,
MOVS	S.W	Ds,	@As+
MOVS	S.W	Ds,	@As+Is
MOVS	S.L	Ds,	@-As
MOVS	S.L	Ds,	@As,
MOVS	S.L	Ds,	@As+
MOVS	S.L	Ds,	@As+I

パイプライン



動作説明

パイプラインは、IF、ID、EX、MA の 4 段です。DSP 演算命令の直後にこの命令で DSP 演算結果をストアしようとすると、競合が発生します (「10.2.6 DSP データ演算命令とストア命令の競合」を参照)。

10.4.10 DSP 演算命令 (SH3-DSP のみ)

(1) ALU 算術演算命令

命今	_	イエ	뽀포
~~	711	オ曲	不日

ロロ く ひろりまな	R		
	PADD Sx, Sy,Dz(Du)		PNEG Sx,Dz
DCT	PADD Sx, Sy,Dz	DCT	PNEG Sx,Dz
DCF	PADD Sx, Sy,Dz	DCF	PNEG Sx,Dz
	PSUB Sx, Sy,Dz(Du)		PNEG Sy, Dz
DCT	PSUB Sx, Sy,Dz	DCT	PNEG Sy, Dz
DCF	PSUB Sx, Sy,Dz	DCF	PNEG Sy, Dz
	PCOPY Sx,Dz		PDEC Sx,Dz
DCT	PCOPY Sx,Dz	DCT	PDEC Sx,Dz
DCF	PCOPY Sx,Dz	DCF	PDEC Sx,Dz
	PCOPY Sy, Dz		PDEC Sy,Dz
DCT	PCOPY Sy, Dz	DCT	PDEC Sy,Dz
DCF	PCOPY Sy, Dz	DCF	PDEC Sy,Dz
	PDMSB Sx,Dz		PCLR Dz
DCT	PDMSB Sx,Dz	DCT	PCLR Dz
DCF	PDMSB Sx,Dz	DCF	PCLR Dz
	PDMSB Sy,Dz		PADDC Sx,Sy,Dz
DCT	PDMSB Sy,Dz		PSUBC Sx,Sy,Dz
DCF	PDMSB Sy,Dz		PCMP Sx,Sy
	PINC Sx,Dz		PABS Sx,Dz
DCT	PINC Sx,Dz		PABS Sy,Dz
DCF	PINC Sx,Dz		PRND Sx,Dz
	PINC Sy, Dz		PRND Sy,Dz
DCT	PINC Sy, Dz		
DCF	PINC Sy, Dz		

パイプライン

スロット	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$
命令A	IF	ID	EX	MA V	VB/DS	Р		
次命令		IF	ID	EX	MA '	WB/DS	Р	
次々命令			IF	ID	EX	MA \	NB/DSI	P

パイプラインは、IF、ID、EX、MA、WB/DSP の 5 段です。条件付き演算命令では条件が不成立の場合、WB/DSP ステージが無動作(ノー・オペレーション)となりますが、パイプラインは変わりません。

(2) ALU 論理演算命令

命令の種類

	POR Sx,Sy,Dz
DCT	POR Sx,Sy,Dz
DCF	POR Sx,Sy,Dz
	PAND Sx,Sy,Dz
DCT	PAND Sx,Sy,Dz
DCF	PAND Sx,Sy,Dz
	PXOR Sx,Sy,Dz
DCT	PXOR Sx,Sy,Dz
DCF	PXOR Sx,Sy,Dz

パイプライン

スロット	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$	$\longleftarrow \rightarrow$	$\leftarrow \rightarrow$				
命令A	IF	ID	EX	MA V	NB/DS	Р		
次命令		IF	ID	EX	MA \	WB/DSI	>	
次々命令			IF	ID	EX	MA \	WB/DSI	Р

動作説明

パイプラインは、IF、ID、EX、MA、WB/DSP の 5 段です。条件付き演算命令では条件が不成立の場合、WB/DSP ステージが無動作(ノー・オペレーション)となりますが、パイプラインは変わりません。

(3) ALU 論理演算命令

命令の種類

		PSHA	Sx,Sy,Dz
DCT	1	PSHA	Sx,Sy,Dz
DCF	1	PSHA	Sx,Sy,Dz
		PSHA	#Imm,Dz
		PSHL	Sx,Sy,Dz
DCT	1	PSHL	Sx,Sy,Dz
DCF	1	PSHL	Sx,Sy,Dz
		PSHL	#Imm,Dz

パイプライン

スロット	$\leftarrow \rightarrow$	\longleftrightarrow						
命令A	IF	ID	EX	MA \	NB/DSI	Þ		
次命令		IF	ID	EX	MA \	NB/DSI	Р	
次々命令			IF	ID	EX	MA \	NB/DSI	Р

動作説明

パイプラインは、IF、ID、EX、MA、WB/DSP の 5 段です。条件付き演算命令では条件が不成立の場合、WB/DSP ステージが無動作(ノー・オペレーション)となりますが、パイプラインは変わりません。

(4) 符号付き乗算命令

命令の種類

PMULS Se, Sf, Dg

パイプライン

スロット	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$	\longleftrightarrow				
命令A	IF	ID	EX	MA \	NB/DS	Р		
次命令		IF	ID	EX	MA \	WB/DSI	Р	
次々命令			IF	ID	EX	MA \	NB/DSI	Р

動作説明

パイプラインは、IF、ID、EX、MA、WB/DSPの5段です。

(5) レジスタ間転送命令

命令の種類

	PSTS	MACH,Dz
DCT	PSTS	MACH,Dz
DCF	PSTS	MACH,Dz
	PSTS	MACL,Dz
DCT	PSTS	MACL,Dz
DCF	PSTS	MACL,Dz
	PLDS	Dz,MACH
DCT	PLDS	Dz,MACH
DCF	PLDS	Dz,MACH
	PLDS	Dz,MACL
DCT	PLDS	Dz,MACL
DCF	PLDS	Dz,MACL

パイプライン

スロット	$\leftarrow \rightarrow$	\longleftrightarrow	$\leftarrow \rightarrow$	$\leftarrow \rightarrow$				
命令A	IF	ID	EX	MA V	VB/DSF)		
次命令		IF	ID	EX	MA V	VB/DSF	>	
次々命令			IF	ID	EX	MA V	VB/DSI	>
• • • • •								

動作説明

パイプラインは、IF、ID、EX、MA、WB/DSP の 5 段です。条件付き演算命令では条件が不成立の場合、WB/DSP ステージが無動作(ノー・オペレーション)となりますが、パイプラインは変わりません。この命令と並列に MOVX.W、MOVS.W または MOVS.L でメモリロードを行うと、競合が発生します。また、この命令の直後に MOVX.W、MOVS.W または MOVS.L でメモリストアを行うと、競合が発生します。(「10.2.7 DSP レジスタ間転送とメモリ・ロード / ストア動作の競合」を参照)。

付 録

A. 命令コード

A.1 アドレッシングモード別命令セット

表 A.1 アドレッシングモード別命令セット

アドレッシングモード	区分	יין ניין ו	命令の例	種類
オペランドなし		NOP		11 (11)
レジスタ直接	デスティネーションオペランドのみ	MOVT	Rn	23 (18)
	ソースとデスティネーションオペラ ンド	ADD	Rm,Rn	44 (36)
	コントロールレジスタまたはシステ ムレジスタへの転送	LDC	Rm,SR	19 (16)
	コントロールレジスタまたはシステ ムレジスタからの転送	STS	MACH,Rn	19 (16)
レジスタ間接	デスティネーションオペランドのみ	JMP	@Rn	4(4)
	レジスタ直接とのデータ転送	MOV.L	Rm,@Rn	8(6)
ポストインクリメント	積和演算	MAC.W	@Rm+,@Rn+	2(2)
レジスタ間接	レジスタ直接からのデータ転送	MOV.L	@Rm+,Rn	4(3)
	コントロールレジスタまたはシステ ムレジスタへのロード	LDC.L	@Rm+,SR	18 (16)
プリデクリメント	レジスタ直接からのデータ転送	MOV.L	Rm,@-Rn	4(3)
レジスタ間接	コントロールレジスタまたはシステ ムレジスタからのストア	STC.L	SR,@-Rn	18 (16)
ディスプレースメント 付きレジスタ間接	レジスタ直接とのデータ転送	MOV.L	Rm,@(disp,Rn)	6(6)
インデックス付き レジスタ間接	レジスタ直接とのデータ転送	MOV.L	Rm,@(R0,Rn)	8(6)
ディスプレースメント 付き GBR 間接	レジスタ直接とのデータ転送	MOV.L	R0,@(disp,GBR)	6(6)
インデックス付き GBR 間接	イミディエイトデータの転送	AND.B	#imm,@(R0,GBR)	4(4)
ディスプレースメント 付き PC 相対	レジスタ直接へのデータ転送	MOV.L	@(disp,PC),Rn	3(3)
Rn を用いた PC 相対	分岐命令	BRAF	Rn	2(2)
PC 相対	分岐命令	BRA	label	6(6)
イミディエイト	レジスタヘロード	FLDI0	FRn	2(0)
	レジスタ直接との算術論理演算	ADD	#imm,Rn	7(7)
	例外処理ベクタの指定	TRAPA	#imm	1(1)
				計 219 (188)

【注】 ()の外の数字は SH-3E の、()内の数字は SH-3 の命令数を示します。

(1) オペランドなし

表 A.2 オペランドなし

命令	動作	命令コード	実行 ステート	Tビット
CLRS	0→S	0000000001001000	1	
CLRT	0→T	000000000001000	1	0
CLRMAC	0→MACH,MACL	0000000000101000	1	
DIV0U	0→M/Q/T	000000000011001	1	0
LDTLB	PTEH/PTEL→TLB	000000000111000	1	
NOP	無操作	000000000001001	1	
RTE	遅延分岐、SSR/SPC→SR/PC	0000000000101011	4	
RTS	遅延分岐、PR→PC	000000000001011	2	
SETS	1→S	000000001011000	1	
SETT	1→T	000000000011000	1	1
SLEEP	スリープ	000000000011011	4	

(2) レジスタ直接

表 A.3 デスティネーションオペランドのみ

	命令	動作	命令コード	実行 ステート	Tビット
CMP/PL	Rn	Rn>0 とき 1→T	0100nnnn00010101	<u> </u>	比較結果
CMP/PZ	Rn	Rn 0とき 1→T	0100nnnn00010001	1	比較結果
DT	Rn	Rn-1→Rn, Rn が 0 のとき 1→T Rn が 0 以外のとき 0→T	0100nnnn00010000	1	比較結果
FABS	FRn*	abs(FRn)→FRn	1111nnnn01011101	1	
FLOAT	FPUL, FRn*	(float)FPUL→FRn	1111nnnn00101101	1	
FNEG	FRn*	-1.0 x FRn→FRn	1111nnnn01001101	1	
FSQRT	FRn*	sqrt(FRn)→FRn	1111nnnn01101101	13	
FTRC	FRm, FPUL*	(long)FRm→FPUL	1111mmmm00111101	1	
MOVT	Rn	T→Rn	0000nnnn00101001	1	
ROTL	Rn	T←Rn←MSB	0100nnnn00000100	1	MSB
ROTR	Rn	LSB→Rn→T	0100nnnn00000101	1	LSB
ROTCL	Rn	T←Rn←T	0100nnnn00100100	1	MSB
ROTCR	Rn	T→Rn→T	0100nnnn00100101	1	LSB
SHAL	Rn	T←Rn←0	0100nnnn00100000	1	MSB
SHAR	Rn	MSB→Rn→T	0100nnnn00100001	1	LSB
SHLL	Rn	T←Rn←0	0100nnnn00000000	1	MSB
SHLR	Rn	0→Rn→T	0100nnnn00000001	1	LSB
SHLL2	Rn	$Rn << 2 \rightarrow Rn$	0100nnnn00001000	1	
SHLR2	Rn	$Rn>>2 \rightarrow Rn$	0100nnnn00001001	1	
SHLL8	Rn	$Rn << 8 \rightarrow Rn$	0100nnnn00011000	1	
SHLR8	Rn	$Rn>>8 \rightarrow Rn$	0100nnnn00011001	1	
SHLL16	Rn	Rn<<16 → Rn	0100nnnn00101000	1	
SHLR16	Rn	Rn>>16 → Rn	0100nnnn00101001	1	

[【]注】 * 浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

表 Δ 4 ソーフとデフティネーションオペランド

表 A.4ソースとデスティネーションオペラン命令動作命令コー	ド 実行 Tビット
	ステート
ADD Rm,Rn Rn+Rm→Rn 0011nnnnmmm	m1100 1
ADDC Rm,Rn Rn+Rm+T→Rn, キャリ→T 0011nnnnmmm	m1110 1 キャリ
ADDV Rm,Rn Rn+Rm→Rn, オーパフロー→T 0011nnnnmmmr	m1111 1 オーバ フロー
$ \begin{array}{ c c c c c c c c c c c c c c c c c c c$	m1001 1
CMP/EQ Rm,Rn Rn=Rm のとき 1→T 0011nnnnmmmm	m0000 1 比較結果
CMP/HS Rm,Rn 無符号でRn Rm のとき 1→T 0011nnnnmmmm	m0010 1 比較結果
CMP/GE Rm,Rn 有符号で Rn Rm のとき 1→T 0011nnnnmmmm	m0011 1 比較結果
CMP/HI Rm,Rn 無符号で Rn>Rm のとき 1→T 0011nnnnmmm	m0110 1 比較結果
CMP/GT Rm,Rn 有符号で Rn>Rm のとき 1→T 0011nnnnmmm	m0111 1 比較結果
CMP/STR Rm,Rn いずれかのバイトが等しいとき 0010nnnnmmmr 1→T	m1100 1 比較結果
DIV1 Rm,Rn 1ステップ除算 (Rn÷Rm) 0011nnnnmmmm	m0100 1 計算結果
DIVOS Rm,Rn Rn \emptyset MSB \rightarrow Q, Rm \emptyset MSB \rightarrow 0010nnnnmmmr M, M $^{\wedge}$ Q \rightarrow T	m0111 1 計算結果
DMULS.L Rm,Rn 符号付きで Rn×Rm→ 0011nnnnmmmr MACH, MACL	m1101 2(~5)* ²
DMULU.L Rm,Rn 符号なしで Rn×Rm→ 0011nnnnmmmr MACH, MACL	m0101 2(~5)* ²
EXTS.B Rm,Rn Rm をバイトから符号拡張→Rn 0110nnnnmmmr	m1110 1
EXTS.W Rm,Rn Rm をワードから符号拡張→Rn 0110nnnnmmmr	m1111 1
EXTU.B Rm,Rn Rm をバイトからゼロ拡張→Rn 0110nnnnmmmr	m1100 1
EXTU.W Rm,Rn Rm をワードからゼロ拡張→Rn 0110nnnnmmmr	m1101 1
FADD FRm,FRn*¹ FRm + FRn→FRn 1111nnnnmmm	m0000 1
FCMP/EQ FRm,FRn* ¹ FRn = FRm, $1\rightarrow T$ 1111nnnnmmm	m0100 1 比較結果
FCMP/GT FRm,FRn*¹ FRn > FRm, 1→T 1111nnnnmmm	m0101 1 比較結果
FDIV FRm,FRn*¹ FRn / FRm→FRm 1111nnnnmmm	m0011 13
FMAC FR0,Frm $(FR0 \times FRm) + FRn \rightarrow FRn$ 1111nnnnmmmr FRn* ¹	m1110 1
FMOV FRm,FRn*¹ FRm→FRn 1111nnnnmmm	m1100 1
FMUL FRm,FRn*¹ FRn x FRm→FRn 1111nnnnmmm	m0010 1
FSUB FRm,FRn*¹ FRn - FRm→FRn 1111nnnnmmm	m0001 1
MOV Rm,Rn Rm→Rn 0110nnnnmmm	
MUL.L Rm,Rn Rn x Rm→MAC 0000nnnnmmm	m0111 2(~5)* ²
MULS.W Rm,Rn 符号付きで Rn×Rm→MAC 0010nnnnmmmr	m1111 1(~3) *2
MULU.W Rm,Rn 符号なしで Rn×Rm→MAC 0010nnnnmmmr	m1110 1(~3) * ²
NEG Rm,Rn 0-Rm→Rn 0110nnnnmmmr	m1011 1
NEGC Rm,Rn 0-Rm-T→Rn, ボロー→T 0110nnnnmmm	m1010 1 ボロー
NOT Rm,Rn ~Rm → Rn 0110nnnnmmm	m0111 1
OR Rm,Rn Rn Rm → Rn 0010nnnnmmm	m1011 1
SHAD Rm,Rn Rn 0のとき、Rn< <rm→rn 0100nnnnmmmr<="" td=""><td>m1100 1</td></rm→rn>	m1100 1
Rn<0 のとき、Rn>>Rm→(MSB→)Rn	

Rev.5.00 2006.05.26 付録-4 RJJ09B0345-0500

命令		動作	命令コード	実行	Tビット
				ステート	
SHLD	Rm,Rn	Rn 0のとき、Rn< <rm→rn< td=""><td>0100nnnnmmmm1101</td><td>1</td><td></td></rm→rn<>	0100nnnnmmmm1101	1	
		Rn<0 のとき、Rn>>Rm→(0→)Rn			
SUB	Rm,Rn	Rn-Rm→Rn	0011nnnnmmmm1000	1	
SUBC	Rm,Rn	Rn-Rm-T→Rn, ボロー→T	0011nnnnmmmm1010	1	ボロー
SUBV	Rm,Rn	Rn-Rm→Rn, アンダフロー→T	0011nnnnmmmm1011	1	アンダ
					フロー
SWAP.B	Rm,Rn	Rm→下位 2 バイトの上下バイト交 換→Rn	0110nnnnmmmm1000	1	
SWAP.W	Rm,Rn	Rm→上下ワード交換→Rn	0110nnnnmmmm1001	1	
TST	Rm,Rn	Rn & Rm, 結果が 0 のとき	0010nnnnmmmm1000	1	テスト結果
		1→T			
XOR	Rm,Rn	$Rn \wedge Rm \rightarrow Rn$	0010nnnnmmmm1010	1	
XTRCT	Rm,Rn	Rm:Rn の中央 32 ビット→Rn	0010nnnnmmmm1101	1	

^{*2} 通常最小実行ステートを示します。前後の命令との競合関係により実行ステート数は変わります。

表 A.5 コントロールレジスタまたはシステムレジスタへの転送

	命令	動作	命令コード	実行ステート	Tビット
FLDS	FRm, FPUL*1	FRm→FPUL	1111mmmm00011101	1	
LDC	Rm,SR	Rm→SR	0100mmmm00001110	5	LSB
LDC	Rm,GBR	Rm→GBR	0100mmmm00011110	1/3*2	
LDC	Rm,VBR	Rm→VBR	0100mmmm00101110	1/3*2	
LDC	Rm,SSR	Rm→SSR	0100mmmm00111110	1/3*2	
LDC	Rm,SPC	Rm→SPC	0100mmmm01001110	1/3*2	
LDC	Rm,MOD*3	Rm→MOD	0100mmmm01011110	3	
LDC	Rm,RE*3	Rm→RE	0100mmmm01111110	3	
LDC	Rm,RS*3	Rm→RS	0100mmmm01101110	3	
LDC	Rm,R0_BANK	Rm→R0_BANK	0100mmmm10001110	1/3*2	
LDC	Rm,R1_BANK	Rm→R1_BANK	0100mmmm10011110	1/3*2	
LDC	Rm,R2_BANK	Rm→R2_BANK	0100mmmm10101110	1/3*2	
LDC	Rm,R3_BANK	Rm→R3_BANK	0100mmmm10111110	1/3*2	
LDC	Rm,R4_BANK	Rm→R4_BANK	0100mmmm11001110	1/3*2	
LDC	Rm,R5_BANK	Rm→R5_BANK	0100mmmm11011110	1/3*2	
LDC	Rm,R6_BANK	Rm→R6_BANK	0100mmmm11101110	1/3*2	
LDC	Rm,R7_BANK	Rm→R7_BANK	0100mmmm11111110	1/3*2	
LDS	Rm, FPSCR*1	Rm→FPSCR	0100mmmm01101010	1	
LDS	Rm, FPUL*1	Rm→FPUL	0100mmmm01011010	1	
LDS	Rm,MACH	Rm→MACH	0100mmmm00001010	1	
LDS	Rm,MACL	Rm→MACL	0100mmmm00011010	1	
LDS	Rm,PR	Rm→PR	0100mmmm00101010	1	
LDS	Rm,DSR*3	Rm→DSR	0100mmmm01101010	1	
LDS	Rm,A0*3	Rm→A0	0100mmmm01111010	1	
LDS	Rm,X0*3	Rm→X0	0100mmmm10001010	1	
LDS	Rm,X1*3	Rm→X1	0100mmmm10011010	1	
LDS	Rm,Y0*3	Rm→Y0	0100mmmm10101010	1	
LDS	Rm,Y1*3	Rm→Y1	0100mmmm10111010	1	
SETRC	Rm*³	Rm の下位 12 ビット →RC(SR のビット 27~ 16)、繰り返し制御フラグ →RF1、RF0	0100mmmm00010100	3	

[【]注】 *1浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

^{*2} SH3-DSP では 3 ステートになります。

^{*3} DSP 機能をサポートするための CPU 命令です。これらの命令は SH3-DSP でのみ使用可能です。

表 A.6 コントロールレジスタまたはシステムレジスタからの転送

	命令	動作	命令コード	実行 ステート	Tビット
FSTS	FPUL, FRn*1	FPUL→FRn	1111nnnn01011010	1	
STC	SR,Rn	SR→Rn	0000nnnn00000010	1	
STC	GBR,Rn	GBR→Rn	0000nnnn00010010	1	
STC	VBR,Rn	VBR→Rn	0000nnnn00100010	1	
STC	SSR, Rn	SSR→Rn	0000nnnn00110010	1	
STC	SPC,Rn	SPC→Rn	0000nnnn01000010	1	
STC	MOD,Rn*2	MOD→Rn	0000nnnn01010010	1	
STC	RE,Rn* ²	RE→Rn	0000nnnn01110010	1	
STC	RS,Rn* ²	RS→Rn	0000nnnn01100010	1	
STC	R0_BANK,Rn	R0_BANK→Rn	0000nnnn10000010	1	
STC	R1_BANK,Rn	R1_BANK→Rn	0000nnnn10010010	1	
STC	R2_BANK,Rn	R2_BANK→Rn	0000nnnn10100010	1	
STC	R3_BANK,Rn	R3_BANK→Rn	0000nnnn10110010	1	
STC	R4_BANK,Rn	R4_BANK→Rn	0000nnnn11000010	1	
STC	R5_BANK,Rn	R5_BANK→Rn	0000nnnn11010010	1	
STC	R6_BANK,Rn	R6_BANK→Rn	0000nnnn11100010	1	
STC	R7_BANK,Rn	R7_BANK→Rn	0000nnnn11110010	1	
STS	FPSCR, Rn*1	FPSCR→Rn	1111nnnn01101010	1	
STS	FPUL, Rn*1	FPUL→Rn	1111nnnn01011010	1	
STS	MACH,Rn	MACH→Rn	0000nnnn01011010	1	
STS	MACL,Rn	MACL→Rn	0000nnnn00011010	1	
STS	PR,Rn	PR→Rn	0000nnnn00101010	1	
STS	DSR,Rn* ²	DSR→Rn	0000nnnn01101010	1	
STS	A0,Rn* ²	A0→Rn	0000nnnn01111010	1	
STS	X0,Rn* ²	X0→Rn	0000nnnn10001010	1	
STS	X1,Rn* ²	X1→Rn	0000nnnn10011010	1	
STS	Y0,Rn* ²	Y0→Rn	0000nnnn10101010	1	
STS	Y1,Rn* ²	Y1→Rn	0000nnnn10111010	1	

 [【]注】 *1
 浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

^{*2} DSP 機能をサポートするための CPU 命令です。これらの命令は SH3-DSP でのみ使用可能です。

(3) レジスタ間接

表 A.7 ソースオペランドのみ

命令		動作	命令コード	実行 ステート	Tビット
JMP	@Rm	遅延分岐、Rm→PC	0100mmmm00101011	2	
JSR	@Rm	遅延分岐、PC→Rm, Rm→PC	0100mmmm00001011	2	
PREF	@Rm	(Rn)→キャシュ	0000mmmm10000011	1/2*	

【注】 * SH3-DSP では2 ステートになります。

表 A.8 デスティネーションオペランドのみ

命	命令 動作		命令コード	実行 ステート	Tビット
TAS.B	@Rn	(Rn)が 0 のとき 1→T, 1→MSB of (Rn)	0100nnnn00011011	3/4*	テスト結果

【注】 * SH3-DSP では4ステートになります。

表 A.9 レジスタ直接とのデータ転送

	命令	動作	命令コード	実行 ステート	Tビット
				∀) − 1.	
FMOV.S	FRm, @Rn*	FRm→(FRn)	1111nnnnmmmm1010	1	
FMOV.S	@Rm, FRn*	(Rm)→FRn	1111nnnnmmmm1000	1	
MOV.B	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0000	1	
MOV.W	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0001	1	
MOV.L	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0010	1	
MOV.B	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0000	1	
MOV.W	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0001	1	
MOV.L	@Rm,Rn	(Rm)→Rn	0110nnnnmmmm0010	1	

【注】 *浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

(4) ポストインクリメントレジスタ間接

表 A.10 積和演算

	命令	動作	命令コード	実行 ステート	Tビット
MAC.L	@Rm+,@Rn+	符号付きで (Rn)× (Rm)+MAC→MAC,Rn+4→Rn, Rm+4→Rm	0000nnnnmmm1111	2(~5)*	
MAC.W	@Rm+,@Rn+	符号付きで (Rn)× (Rm)+MAC→MAC,Rn+2→Rn, Rm+2→Rn	0100nnnnmmm1111	2(~5)*	

【注】 * 通常最小実行ステートを示します。前後の命令との競合関係により実行ステート数は変わります。

表 A.11 レジスタ直接からのデータ転送

Rimit Pyry Edge 500 y fac							
命令		動作	命令コード	実行	Tビット		
				ステート			
FMOV.S	@Rm+,FRn*	(Rm)→FRn, Rm + 4→Rm	1111nnnnmmmm1001	1			
MOV.B	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+1→Rm	0110nnnnmmmm0100	1			
MOV.W	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+2→Rm	0110nnnnmmmm0101	1			
MOV.L	@Rm+,Rn	(Rm)→Rn, Rm+4→Rm	0110nnnnmmmm0110	1			

表 A.12 コントロールレジスタまたはシステムレジスタへのロード

	命令	動作	命令コード	実行	Tビット
				ステート	
LDC.L	@Rm+,SR	(Rm)→SR, Rm+4→Rm	0100mmmm00000111	7	LSB
LDC.L	@Rm+,GBR	(Rm)→GBR, Rm+4→Rm	0100mmmm00010111	1/5*2	
LDC.L	@Rm+,VBR	(Rm)→VBR, Rm+4→Rm	0100mmmm00100111	1/5*2	
LDC.L	@Rm+,SSR	(Rm)→SSR,Rm+4→Rm	0100mmmm00110111	1/5*2	
LDC.L	@Rm+,SPC	(Rm)→SPC,Rm+4→Rm	0100mmmm01000111	1/5*2	
LDC.L	@Rm+,MOD*3	(Rm)→MOD,Rm+4→Rm	0100mmmm01010111	5	
LDC.L	@Rm+,RE*3	(Rm)→RE,Rm+4→Rm	0100mmmm01110111	5	
LDC.L	@Rm+,RS*3	(Rm)→RS,Rm+4→Rm	0100mmmm01100111	5	
LDC.L	@Rm+,R0_BANK	(Rm)→R0_BANK,Rm+4→Rm	0100mmmm10000111	1/5*2	
LDC.L	@Rm+,R1_BANK	(Rm)→R1_BANK,Rm+4→Rm	0100mmmm10010111	1/5*2	
LDC.L	@Rm+,R2_BANK	(Rm)→R2_BANK,Rm+4→Rm	0100mmmm10100111	1/5*2	
LDC.L	@Rm+,R3_BANK	(Rm)→R3_BANK, Rm+4→Rm	0100mmmm10110111	1/5*2	
LDC.L	@Rm+,R4_BANK	(Rm)→R4_BANK, Rm+4→Rm	0100mmmm11000111	1/5*2	
LDC.L	@Rm+,R5_BANK	(Rm)→R5_BANK, Rm+4→Rm	0100mmmm11010111	1/5*2	
LDC.L	@Rm+,R6_BANK	(Rm)→R6_BANK, Rm+4→Rm	0100mmmm11100111	1/5*2	
LDC.L	@Rm+,R7_BANK	(Rm)→R7_BANK, Rm+4→Rm	0100mmmm11110111	1/5*2	
LDS.L	@Rm+, FPSCR*1	(Rm)→FPSCR, Rm+4→Rm	0100mmmm01100110	1	
LDS.L	@Rm+, FPUL*1	(Rm)→FPUL, Rm+4→Rm	0100mmmm01010110	1	
LDS.L	@Rm+,MACH	(Rm)→MACH, @Rm+4→Rm	0100mmmm00000110	1	
LDS.L	@Rm+,MACL	(Rm)→MACL, @Rm+4→Rm	0100mmmm00010110	1	
LDS.L	@Rm+,PR	(Rm)→PR, @Rm+4→Rm	0100mmmm00100110	1	
LDS.L	@Rm+,DSR*3	(Rm)→DSR, Rm+4→Rm	0100mmmm01100110	1	_
LDS.L	@Rm+,A0* ³	(Rm)→A0, Rm+4→Rm	0100mmmm01110110	1	
LDS.L	@Rm+,X0* ³	(Rm)→X0, Rm+4→Rm	0100mmmm10000110	1	
LDS.L	@Rm+,X1* ³	(Rm)→X1, Rm+4→Rm	0100mmmm10010110	1	
LDS.L	@Rm+,Y0*3	(Rm)→Y0, Rm+4→Rm	0100mmmm10100110	1	
LDS.L	@Rm+,Y1*3	(Rm)→Y1, Rm+4→Rm	0100mmmm10110110	1	

[【]注】 *1浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

^{*2} SH3-DSP では 5 ステートになります。

^{*3} DSP機能をサポートするための CPU 命令です。これらの命令は SH3-DSP でのみ使用可能です。

(5) プリデクリメントレジスタ間接

表 A.13 レジスタ直接からのデータ転送

Killio VVVV EIXI DOV VAIC								
	命令	動作	命令コード	実行	Tビット			
				ステート				
FMOV.S	FRm,@-Rn*1	Rn-4→Rn, FRm→(Rn)	1111nnnnmmmm1011	1				
MOV.B	Rm,@-Rn	Rn-1→Rn, Rm→(Rn)	0010nnnnmmmm0100	1				
MOV.W	Rm,@-Rn	Rn-2→Rn, Rm→(Rn)	0010nnnnmmmm0101	1				
MOV.L	Rm,@-Rn	Rn-4→Rn, Rm→(Rn)	0010nnnnmmmm0110	1				

表 A.14 コントロールレジスタまたはシステムレジスタからのストア

	命令	動作	命令コード	実行 ステート	Tビット
STC.L	SR,@-Rn	Rn-4→Rn, SR→(Rn)	0100nnnn00000011	1/2*2	
STC.L	GBR,@-Rn	Rn-4→Rn, GBR→(Rn)	0100nnnn00010011	1/2*2	
STC.L	VBR,@-Rn	Rn-4→Rn, VBR→(Rn)	0100nnnn00100011	1/2*2	
STC.L	SSR,@-Rn	Rn-4→Rn, SSR→(Rn)	0100nnnn00110011	1/2*2	
STC.L	SPC,@-Rn	Rn-4→Rn, SPC→(Rn)	0100nnnn01000011	1/2*2	
STC.L	MOD,@-Rn*3	Rn - 4→Rn、MOD→(Rn)	0100nnnn01010011	2	
STC.L	RE,@-Rn*3	Rn - 4→Rn、RE→(Rn)	0100nnnn01110011	2	
STC.L	RS,@-Rn*3	Rn - 4→Rn、RS→(Rn)	0100nnnn01100011	2	
STC.L	R0_BANK,@-Rn	Rn-4→Rn, R0_BANK→(Rn)	0100nnnn10000011	2	
STC.L	R1_BANK,@-Rn	Rn-4→Rn, R1_BANK→(Rn)	0100nnnn10010011	2	
STC.L	R2_BANK,@-Rn	Rn-4→Rn, R2_BANK→(Rn)	0100nnnn10100011	2	
STC.L	R3_BANK,@-Rn	Rn-4→Rn, R3_BANK→(Rn)	0100nnnn10110011	2	
STC.L	R4_BANK,@-Rn	Rn-4→Rn, R4_BANK→(Rn)	0100nnnn11000011	2	
STC.L	R5_BANK,@-Rn	Rn-4→Rn, R5_BANK→(Rn)	0100nnnn11010011	2	
STC.L	R6_BANK,@-Rn	Rn-4→Rn, R6_BANK→(Rn)	0100nnnn11100011	2	
STC.L	R7_BANK,@-Rn	Rn-4→Rn, R7_BANK→(Rn)	0100nnnn11110011	2	
STS.L	FPSCR,@-Rn*1	Rn-4→Rn, FPSCR→(Rn)	0100nnnn01100010	1	
STS.L	FPUL,@-Rn*1	Rn-4→Rn, FPUL→(Rn)	0100nnnn01010010	1	
STS.L	MACH,@-Rn	Rn-4→Rn, MACH→(Rn)	0100nnnn00000010	1	
STS.L	MACL,@-Rn	Rn-4→Rn, MACL→(Rn)	0100nnnn00010010	1	
STS.L	PR,@-Rn	Rn-4→Rn, PR→(Rn)	0100nnnn00100010	1	
STS.L	DSR,@-Rn*3	Rn - 4→Rn, DSR→(Rn)	0100nnnn01100010	1	
STS.L	A0,@-Rn* ³	Rn - 4→Rn, A0→(Rn)	0100nnnn01110010	1	
STS.L	X0,@-Rn* ³	Rn - 4→Rn, X0→(Rn)	0100nnnn10000010	1	
STS.L	X1,@-Rn* ³	Rn - 4→Rn, X1→(Rn)	0100nnnn10010010	1	
STS.L	Y0,@-Rn* ³	Rn - 4→Rn, Y0→(Rn)	0100nnnn10100010	1	
STS.L	Y1,@-Rn* ³	Rn - 4→Rn, Y1→(Rn)	0100nnnn10110010	1	

[【]注】 *1浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

^{*2} SH3-DSP では2 ステートになります。

^{*3} DSP 機能をサポートするための CPU 命令です。これらの命令は SH3-DSP でのみ使用可能です。

(6) ディスプレースメント付きレジスタ間接

表 A.15 ディスプレースメント付きレジスタ間接

	命令	動作	命令コード	実行	Tビット
				ステート	
MOV.B	R0,@(disp,Rn)	R0→(disp+Rn)	10000000nnnndddd	1	
MOV.W	R0,@(disp,Rn)	R0→(disp+Rn)	10000001nnnndddd	1	
MOV.L	Rm,@(disp,Rn)	Rm→(disp+Rn)	0001nnnnmmmmdddd	1	
MOV.B	@(disp,Rm),R0	(disp+Rm)→符号拡張→R0	10000100mmmmdddd	1	
MOV.W	@(disp,Rm),R0	(disp+Rm)→符号拡張→R0	10000101mmmmdddd	1	
MOV.L	@(disp,Rm),Rn	(disp+Rm)→Rn	0101nnnnmmmmdddd	1	

(7) インデックス付きレジスタ間接

表 A.16 インデックス付きレジスタ間接

命令		動作	命令コード	実行	Tビット
				ステート	
MOV.B	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0100	1	
MOV.W	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0101	1	
MOV.L	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0110	1	
FMOV.S	FRm,@(R0,Rn)*	FRm→(R0+Rn)	1111nnnnmmmm0111	1	
MOV.B	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmm1100	1	
MOV.W	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmm1101	1	
MOV.L	@(R0,Rm),Rn	(R0+Rm)→Rn	0000nnnnmmm1110	1	
FMOV.S	@(R0,FRm) ,FRm*	(R0+Rn) →FRn	1111nnnnmmmm0110	1	

 [【]注】*
 浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

(8) ディスプレースメント付き GBR 間接

表 A.17 ディスプレースメント付き GBR 間接

	命令	動作	命令コード	実行	Tビット
				ステート	
MOV.B	R0,@(disp,GBR)	R0→(disp+GBR)	11000000dddddddd	1	
MOV.W	R0,@(disp,GBR)	R0→(disp x 2+GBR)	11000001dddddddd	1	
MOV.L	R0,@(disp,GBR)	R0→(disp × 4+GBR)	11000010dddddddd	1	
MOV.B	@(disp,GBR),R0	(disp+GBR)→符号拡張→R0	11000100dddddddd	1	
MOV.W	@(disp,GBR),R0	(disp×2+GBR)→符号拡張→R0	11000101dddddddd	1	
MOV.L	@(disp,GBR),R0	(disp x 4+GBR)→R0	11000110dddddddd	1	

(9) インデックス付き GBR 間接

表 A.18 インデックス付き GBR 間接

命令		動作	命令コード	実行	Tビット
				ステート	
AND.B	#imm,@(R0,GBR)	(R0+GBR) & imm→(R0+GBR)	11001101iiiiiii	3	
OR.B	#imm,@(R0,GBR)	(R0+GBR) imm→(R0+GBR)	1100111111111111	3	
TST.B	#imm,@(R0,GBR)	(R0+GBR)&imm,結果が 0 のとき	11001100iiiiiiii	3	テスト
		1→T			結果
XOR.B	#imm,@(R0,GBR)	(R0+GBR) ^ imm→(R0+GBR)	11001110iiiiiiii	3	

(10) ディスプレースメント付き PC 相対

表 A.19 ディスプレースメント付き PC 相対

	命令	動作	命令コード	実行 ステート	Tビット
MOV.W	@(disp,PC),Rn	(disp×2+PC)→符号拡張→Rn	1001nnnnddddddd	1	
MOV.L	@(disp,PC),Rn	(disp x 4+PC)→Rn	1101nnnndddddddd	1	
MOVA	@(disp,PC),R0	disp x 4+PC→R0	11000111dddddddd	1	
LDRS	@(disp,pc)*	disp x 2+PC→RS	10001100dddddddd	3	
LDRE	@(disp,pc) *	disp x 2+PC→RE	10001110dddddddd	3	

【注】* SH3-DSP の命令

(11) PC 相対

表 A.20 Rn を用いた PC 相対

	命令	動作	命令コード	実行 ステート	Tビット
BRAF	Rm	遅延分岐、Rm+PC→PC	0000mmmm00100011	2	
BSRF	Rm	遅延分岐、PC→PR, Rm+PC→PC	0000mmmm0000011	2	

表 A.21 PC 相対

	农/IET TO IDA							
	命令	動作	命令コード	実行	Tビット			
				ステート				
BF	label	T=0 のとき disp×2+PC→PC,	10001011dddddddd	3/1*				
		T=1 のとき nop						
BF/S	label	遅延分岐、T=0のとき disp×2+PC→PC,	10001111dddddddd	2/1*				
		T=1 のとき nop						
вт	label	T=1 のとき disp×2+PC→PC,	10001001dddddddd	3/1*				
		T=0 のとき nop						
BT/S	label	遅延分岐、T=1 のとき disp×2+PC→PC,	10001101dddddddd	2/1*				
		T=0 のとき nop						
BRA	label	遅延分岐、disp×2+PC→PC	1010dddddddddddd	2				
BSR	label	遅延分岐、PC→PR, disp×2+PC→PC	1011dddddddddddd	2				

【注】* 分岐しないときは1ステートになります。

(12) イミディエイト

表 A.22 レジスタへのロード

	命令	動作	命令コード	実行	Tビット		
				ステート			
FLDI0	FRn*	0.0→FRn	1111nnnn10001101	1			
FLDI1	FRn*	1.0→FRn	1111nnnn10011101	1			

【注】*浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

表 A.23 イミディエイトとのレジスタ直接算術論理演算

命令		命令 動作		実行	Tビット
				ステート	
ADD	#imm,Rn	Rn+#imm→Rn	0111nnnniiiiiiii	1	
AND	#imm,R0	R0 & imm \rightarrow R0	11001001iiiiiii	1	
CMP/EQ	#imm,R0	R0=imm のとき 1→T	10001000iiiiiii	1	比較結果
MOV	#imm,Rn	#imm→符号拡張→Rn	1110nnnniiiiiiii	1	
OR	#imm,R0	R0 imm \rightarrow R0	11001011iiiiiii	1	
TST	#imm,R0	R0 & imm, 結果が 0 のとき 1→T	11001000iiiiiiii	1	テスト 結果
XOR	#imm,R0	$R0 \land imm \rightarrow R0$	11001010iiiiiii	1	

表 A.24 例外処理ベクタの指定

_		表7621 例722 177	** 1470		
	命令	動作	命令コード	実行 ステート	Tビット
	TRAPA #imm	imm→TRA, PC→SPC, SR→SSR, 1→SR.MD/BL/RB, 0x160→ EXPEVT, VBR + H'00000100→PC	11000011iiiiiii	6/8*	

【注】 * SH3-DSP では8ステートになります。

表 A.25 コントロールレジスタへのロード

É	令	動作	命令コード	実行 ステート	Tビット
SETRC	#imm*	imm→RC(SR[23:16]),zeros→SR[27:24]	10000010iiiiiii	3	

【注】* SH3-DSP の命令

A.2 命令形式別命令セット

表 A.25~表 A.55 に命令の命令コードと実行ステートを、命令形式別に示します。

表 A.25 命令形式別命令セット

命令形式	夜 A.25 叩 マ形 区分	八別叩文	命令の例			
				SH-3	SH-3E	SH3- DSP
0 形式		NOP		11	11	11
n 形式	レジスタ直接	MOVT	Rn	18	18	18
	レジスタ直接(コントロールレジスタまたは システムレジスタとのストア)	STS	MACH,Rn	16	18	25
	レジスタ間接	TAS	@Rn	1	1	1
	プリデクリメントレジスタ間接	STC.L	SR,@-Rn	16	18	25
	浮動小数点命令	FABS	FRn	-	7	-
m 形式	レジスタ直接(コントロールレジスタまたは システムレジスタとのロード)	LDC	Rm,SR	16	18	26
	Rm を用いた PC 相対	BRAF	Rm	2	2	2
	レジスタ間接	JMP	@Rm	2	2	2
	ポストインクリメントレジスタ間接	LDC.L	@Rm+,SR	16	18	25
	浮動小数点命令	FLDS	FRm,FPUL	-	2	-
nm 形式	レジスタ直接	ADD	Rm,Rn	36	36	36
	レジスタ間接	MOV.L	Rm,@Rn	6	6	6
	ポストインクリメントレジスタ間接(積和演算)	MAC.W	@Rm+,@Rn+	2	2	2
	ポストインクリメントレジスタ間接	MOV.L	@Rm+,Rn	3	3	3
	プリデクリメントレジスタ間接	MOV.L	Rm,@-Rn	3	3	3
	インデックス付きレジスタ間接	MOV.L	Rm,@(R0,Rn)	6	6	6
	浮動小数点命令	FADD	FRm,FRn	-	14	-
md 形式	ディスプレースメント付きレジスタ間接	MOV.B	@(disp,Rm),R0	2	2	2
nd4 形式	ディスプレースメント付きレジスタ間接	MOV.B	R0,@(disp,Rn)	2	2	2
nmd 形式	ディスプレースメント付きレジスタ間接	MOV.L	Rm,@(disp,Rn)	2	2	2
d 形式	ディスプレースメント付き GBR 間接	MOV.L	R0,@(disp,GBR)	6	6	6
	ディスプレースメント付き PC 相対	MOVA	@(disp,PC),R0	1	1	3
	PC 相対	BF	label	4	4	4
d12 形式	PC 相対	BRA	label	2	2	2
nd8 形式	ディスプレースメント付き PC 相対	MOV.L	@(disp,PC),Rn	2	2	2
i形式	インデックス付き GBR 間接	AND.B	#imm,@(R0,GBR)	4	4	4
	イミディエイト(レジスタ直接との算術論理 演算)	AND	#imm,R0	5	5	5
	イミディエイト (例外処理ベクタの指定)	TRAPA	#imm	1	1	1
	コントロールレジスタへのロード	SETRC	#imm	-	-	1
ni 形式	イミディエイト(レジスタ直接との算術演算 とデータ転送)	ADD	#imm,Rn	2	2	2
			計	187	218	227

(1) 0 形式

表 A.26 0 形式

命令	動作	命令コード	実行	Tビット
			ステート	
CLRS	0→S	0000000001001000	1	
CLRT	0→T	000000000001000	1	0
CLRMAC	0→MACH,MACL	000000000101000	1	
DIV0U	0→M/Q/T	000000000011001	1	0
LDTLB	PTEH/PTEL→TLB	000000000111000	1	
NOP	無操作	000000000001001	1	
RTE	遅延分岐、SSR→SR, SPC→PC	000000000101011	4	
RTS	遅延分岐、PR→PC	000000000001011	2	
SETS	1→S	0000000001011000	1	
SETT	1→T	000000000011000	1	1
SLEEP	スリープ	000000000011011	4*	

【注】 * スリープ状態に遷移するまでのステート数です。

(2) n 形式

表 A.27 レジスタ直接

命令		動作	命令コード	実行 ステート	Tビット
CMP/PL	Rn	Rn>0 とき 1→T	0100nnnn00010101	1	比較結果
CMP/PZ	Rn	Rn 0とき 1→T	0100nnnn00010001	1	比較結果
DT	Rn	Rn-1→Rn, Rn が 0 のとき 1→T Rn が 0 以外のとき 0→T	0100nnnn00010000	1	比較結果
MOVT	Rn	T→Rn	0000nnnn00101001	1	
ROTL	Rn	T←Rn←MSB	0100nnnn00000100	1	MSB
ROTR	Rn	LSB→Rn→T	0100nnnn00000101	1	LSB
ROTCL	Rn	T←Rn←T	0100nnnn00100100	1	MSB
ROTCR	Rn	T→Rn→T	0100nnnn00100101	1	LSB
SHAL	Rn	T←Rn←0	0100nnnn00100000	1	MSB
SHAR	Rn	MSB→Rn→T	0100nnnn00100001	1	LSB
SHLL	Rn	T←Rn←0	0100nnnn00000000	1	MSB
SHLR	Rn	0→Rn→T	0100nnnn00000001	1	LSB
SHLL2	Rn	$Rn << 2 \rightarrow Rn$	0100nnnn00001000	1	
SHLR2	Rn	Rn>>2 → Rn	0100nnnn00001001	1	
SHLL8	Rn	$Rn << 8 \rightarrow Rn$	0100nnnn00011000	1	
SHLR8	Rn	$Rn>>8 \rightarrow Rn$	0100nnnn00011001	1	
SHLL16	Rn	Rn<<16 → Rn	0100nnnn00101000	1	
SHLR16	Rn	Rn>>16 → Rn	0100nnnn00101001	1	

表 A.28 レジスタ直接 (コントロールレジスタまたはシステムレジスタとのストア)

	命令	動作	命令コード	実行 ステート	Tビット
STC	SR,Rn	SR→Rn	0000nnnn00000010	1	
STC	GBR,Rn	GBR→Rn	0000nnnn00010010	1	
STC	VBR,Rn	VBR→Rn	0000nnnn00100010	1	
STC	SSR, Rn	SSR→Rn	0000nnnn00110010	1	
STC	SPC,Rn	SPC→Rn	0000nnnn01000010	1	
STC	MOD,Rn* ²	MOD→Rn	0000nnnn01010010	1	
STC	RE,Rn* ²	RE→Rn	0000nnnn01110010	1	
STC	RS,Rn* ²	RS→Rn	0000nnnn01100010	1	
STC	R0_BANK,Rn	R0_BANK→Rn	0000nnnn10000010	1	
STC	R1_BANK,Rn	R1_BANK→Rn	0000nnnn10010010	1	
STC	R2_BANK,Rn	R2_BANK→Rn	0000nnnn10100010	1	
STC	R3_BANK,Rn	R3_BANK→Rn	0000nnnn10110010	1	
STC	R4_BANK,Rn	R4_BANK→Rn	0000nnnn11000010	1	
STC	R5_BANK,Rn	R5_BANK→Rn	0000nnnn11010010	1	
STC	R6_BANK,Rn	R6_BANK→Rn	0000nnnn11100010	1	
STC	R7_BANK,Rn	R7_BANK→Rn	0000nnnn11110010	1	
STS	FPSCR,Rn *1	FPSCR→Rn	0000nnnn01101010	1	
STS	FPUL,Rn *1	FPUL→Rn	0000nnnn01011010	1	
STS	MACH,Rn	MACH→Rn	0000nnnn00001010	1	
STS	MACL,Rn	MACL→Rn	0000nnnn00011010	1	
STS	PR,Rn	PR→Rn	0000nnnn00101010	1	
STS	DSR,Rn* ²	DSR→Rn	0000nnnn01101010	1	
STS	A0,Rn* ²	A0→Rn	0000nnnn01111010	1	
STS	X0,Rn* ²	X0→Rn	0000nnnn10001010	1	
STS	X1,Rn* ²	X1→Rn	0000nnnn10011010	1	
STS	Y0,Rn* ²	Y0→Rn	0000nnnn10101010	1	
STS	Y1,Rn* ²	Y1→Rn	0000nnnn10111010	1	

【注】 *1 SH-3E の命令

*2 SH3-DSP の命令

表 A.29 レジスタ間接

命令		動作	命令コード	実行	Tビット	
				ステート		
TAS.B	@Rn	(Rn)が 0 のとき 1→T, 1→MSB of (Rn)	0100nnnn00011011	3/4*	テスト結果	

【注】 * SH3-DSP では4ステートになります。

表 A.30 プリデクリメントレジスタ間接

	命令	教 A.30 プリテクリスプト 動作	命令コード	実行	Tビット
				ステート	
STC.L	SR,@-Rn	Rn-4→Rn, SR→(Rn)	0100nnnn00000011	1/2*2	
STC.L	GBR,@-Rn	Rn-4→Rn, GBR→(Rn)	0100nnnn00010011	1/2*2	
STC.L	VBR,@-Rn	Rn-4→Rn, VBR→(Rn)	0100nnnn00100011	1/2*2	
STC.L	SSR,@-Rn	Rn-4→Rn, SSR→(Rn)	0100nnnn00110011	1/2*2	
STC.L	SPC,@-Rn	Rn-4→Rn, SPC→(Rn)	0100nnnn01000011	1/2*2	
STC.L	MOD,@-Rn*3	Rn - 4→Rn、MOD→(Rn)	0100nnnn01010011	2	
STC.L	RE,@-Rn*3	Rn - 4→Rn、RE→(Rn)	0100nnnn01110011	2	
STC.L	RS,@-Rn* ³	Rn - 4→Rn、RS→(Rn)	0100nnnn01100011	2	
STC.L	R0_BANK,@-Rn	Rn-4→Rn, R0_BANK→(Rn)	0100nnnn10000011	2	
STC.L	R1_BANK,@-Rn	Rn-4→Rn, R1_BANK→(Rn)	0100nnnn10010011	2	
STC.L	R2_BANK,@-Rn	Rn-4→Rn, R2_BANK→(Rn)	0100nnnn10100011	2	
STC.L	R3_BANK,@-Rn	Rn-4→Rn, R3_BANK→(Rn)	0100nnnn10110011	2	
STC.L	R4_BANK,@-Rn	Rn-4→Rn, R4_BANK→(Rn)	0100nnnn11000011	2	
STC.L	R5_BANK,@-Rn	Rn-4→Rn, R5_BANK→(Rn)	0100nnnn11010011	2	
STC.L	R6_BANK,@-Rn	Rn-4→Rn, R6_BANK→(Rn)	0100nnnn11100011	2	
STC.L	R7_BANK,@-Rn	Rn-4→Rn, R7_BANK→(Rn)	0100nnnn11110011	2	
STS.L	FPSCR,@-Rn*1	Rn-4→Rn, FPSCR→@ Rn	0100nnnn01100010	1	
STS.L	FPUL,@-Rn*1	Rn-4→Rn, FPUL→@Rn	0100nnnn01010010	1	
STS.L	MACH,@-Rn	Rn-4→Rn, MACH→(Rn)	0100nnnn00000010	1	
STS.L	MACL,@-Rn	Rn-4→Rn, MACL→(Rn)	0100nnnn00010010	1	
STS.L	PR,@-Rn	Rn-4→Rn, PR→(Rn)	0100nnnn00100010	1	
STS.L	DSR,@-Rn*3	Rn - 4→Rn, DSR→(Rn)	0100nnnn01100010	1	
STS.L	A0,@-Rn* ³	Rn - 4→Rn, A0→(Rn)	0100nnnn01110010	1	
STS.L	X0,@-Rn* ³	Rn - 4→Rn, X0→(Rn)	0100nnnn10000010	1	
STS.L	X1,@-Rn* ³	Rn - 4→Rn, X1→(Rn)	0100nnnn10010010	1	
STS.L	Y0,@-Rn* ³	Rn - 4→Rn, Y0→(Rn)	0100nnnn10100010	1	
STS.L	Y1,@-Rn* ³	Rn - 4→Rn, Y1→(Rn)	0100nnnn10110010	1	

【注】 *1 SH-3E の命令

*2 SH3-DSP では 2 ステートになります。

*3 SH3-DSP の命令

表 A.31 浮動小数点命令 (SH-3E のみ)

		- 衣 A.31 / 子動小奴点叩マ(こ	· · · · · · · · · · · · · · · · · · ·		
	命令	動作	命令コード	実行	Tビット
				ステート	
FABS	FRn	FRn →FRn	1111nnnn01011101	1	
FLDI0	FRn	H'00000000→FRn	1111nnnn10001101	1	
FLDI1	FRn	H'3F800000→FRn	1111nnnn10011101	1	
FLOAT	FPUL,FRn	(float)FPUL→FRn	1111nnnn00101101	1	
FNEG	FRn	—FRn→FRn	1111nnnn01001101	1	
FSQRT	FRn	FRn→FRn	1111nnnn01101101	13	
FSTS	FPUL,FRn	FPUL→FRn	1111nnnn00001101	1	

(3) m 形式

表 A.32 レジスタ直接 (コントロールレジスタまたはシステムレジスタへのロード)

	命令	動作	命令コード	実行 ステート	Tビット
LDC	Rm,SR	Rm→SR	0100mmmm00001110	5	LSB
LDC	Rm,GBR	Rm→GBR	0100mmmm00011110	1/3*2	
LDC	Rm,VBR	Rm→VBR	0100mmmm00101110	1/3*2	
LDC	Rm,SSR	Rm→SSR	0100mmmm00111110	1/3*2	
LDC	Rm,SPC	Rm→SPC	0100mmmm01001110	1/3*2	
LDC	Rm,MOD*3	Rm→MOD	0100mmmm01011110	3	
LDC	Rm,RE*3	Rm→RE	0100mmmm01111110	3	
LDC	Rm,RS*3	Rm→RS	0100mmmm01101110	3	
LDC	Rm,R0_BANK	Rm→R0_BANK	0100mmmm10001110	1/3*2	
LDC	Rm,R1_BANK	Rm→R1_BANK	0100mmmm10011110	1/3*2	
LDC	Rm,R2_BANK	Rm→R2_BANK	0100mmmm10101110	1/3*2	
LDC	Rm,R3_BANK	Rm→R3_BANK	0100mmmm10111110	1/3*2	
LDC	Rm,R4_BANK	Rm→R4_BANK	0100mmmm11001110	1/3*2	
LDC	Rm,R5_BANK	Rm→R5_BANK	0100mmmm11011110	1/3*2	
LDC	Rm,R6_BANK	Rm→R6_BANK	0100mmmm11101110	1/3*2	
LDC	Rm,R7_BANK	Rm→R7_BANK	0100mmmm11111110	1/3*2	
LDS	Rm,FPSCR*1	Rm→FPSCR	0100mmmm01101010	1	
LDS	Rm,FPUL*1	Rm→FPUL	0100mmmm01011010	1	
LDS	Rm,MACH	Rm→MACH	0100mmmm00001010	1	
LDS	Rm,MACL	Rm→MACL	0100mmmm00011010	1	
LDS	Rm,PR	Rm→PR	0100mmmm00101010	1	
LDS	Rm,DSR*3	Rm→DSR	0100mmmm01101010	1	
LDS	Rm,A0*3	Rm→A0	0100mmmm01111010	1	
LDS	Rm,X0*3	Rm→X0	0100mmmm10001010	1	
LDS	Rm,X1*3	Rm→X1	0100mmmm10011010	1	
LDS	Rm,Y0*3	Rm→Y0	0100mmmm10101010	1	
LDS	Rm,Y1*3	Rm→Y1	0100mmmm10111010	1	
SETRC	Rm* ³	Rm の下位 12 ビット→RC(SR のビット 27~16)、繰り返し制 御フラグ→RF1、RF0	0100mmmm00010100	3	

【注】 *1 SH-3E の命令

*2 SH3-DSP では 3 ステートになります。

*3 SH3-DSP の命令

表 A.33 Rm を用いた PC 相対

	命令	動作	命令コード	実行 ステート	Tビット
BRAF	Rm	遅延分岐、Rm+PC→PC	0000mmmm00100011	2	
BSRF	Rm	遅延分岐、PC→PR, Rm+PC→PC	0000mmmm00000011	2	

表 A.34 レジスタ間接

	命令	動作	命令コード	実行	Tビット
				ステート	
JMP	@Rm	遅延分岐、Rm→PC	0100mmmm00101011	2	
JSR	@Rm	遅延分岐、PC→PR, Rm→PC	0100mmmm00001011	2	

表 A.35 ポストインクリメントレジスタ間接

	命令	動作	命令コード	実行	Tビット
				ステート	
LDC.L	@Rm+,SR	(Rm)→SR, Rm+4→Rm	0100mmmm00000111	7	LSB
LDC.L	@Rm+,GBR	(Rm)→GBR, Rm+4→Rm	0100mmmm00010111	1/5*2	
LDC.L	@Rm+,VBR	(Rm)→VBR, Rm+4→Rm	0100mmmm00100111	1/5*2	
LDC.L	@Rm+,SSR	(Rm)→SSR,Rm+4→Rm	0100mmmm00110111	1/5*2	
LDC.L	@Rm+,SPC	(Rm)→SPC,Rm+4→Rm	0100mmmm01000111	1/5*2	
LDC.L	@Rm+,MOD*3	$(Rm)\rightarrow MOD,Rm+4\rightarrow Rm$	0100mmmm01010111	5	
LDC.L	@Rm+,RE*3	(Rm)→RE,Rm+4→Rm	0100mmmm01110111	5	
LDC.L	@Rm+,RS*3	(Rm)→RS,Rm+4→Rm	0100mmmm01100111	5	
LDC.L	@Rm+,R0_BANK	$(Rm)\rightarrow R0_BANK,Rm+4\rightarrow Rm$	0100mmmm10000111	1/5*2	
LDC.L	@Rm+,R1_BANK	$(Rm)\rightarrow R1_BANK,Rm+4\rightarrow Rm$	0100mmmm10010111	1/5*2	
LDC.L	@Rm+,R2_BANK	$(Rm)\rightarrow R2_BANK,Rm+4\rightarrow Rm$	0100mmmm10100111	1/5*2	
LDC.L	@Rm+,R3_BANK	(Rm)→R3_BANK, Rm+4→Rm	0100mmmm10110111	1/5*2	
LDC.L	@Rm+,R4_BANK	(Rm)→R4_BANK, Rm+4→Rm	0100mmmm11000111	1/5*2	
LDC.L	@Rm+,R5_BANK	(Rm)→R5_BANK, Rm+4→Rm	0100mmmm11010111	1/5*2	
LDC.L	@Rm+,R6_BANK	(Rm)→R6_BANK, Rm+4→Rm	0100mmmm11100111	1/5*2	
LDC.L	@Rm+,R7_BANK	(Rm)→R7_BANK, Rm+4→Rm	0100mmmm11110111	1/5*2	
LDS.L	@Rm+,FPSCR*1	@Rm→FPSCR,Rm+4→Rm	0100nnnn01100110	1	
LDS.L	@Rm+,FPUL*1	@Rm→FPUL,Rm+4→Rm	0100nnnn01010110	1	
LDS.L	@Rm+,MACH	(Rm)→MACH, Rm+4→Rm	0100mmmm00000110	1	
LDS.L	@Rm+,MACL	(Rm)→MACL, Rm+4→Rm	0100mmmm00010110	1	
LDS.L	@Rm+,PR	(Rm)→PR, Rm+4→Rm	0100mmmm00100110	1	
LDS.L	@Rm+,DSR*3	(Rm)→DSR, Rm+4→Rm	0100mmmm01100110	1	
LDS.L	@Rm+,A0*3	(Rm)→A0, Rm+4→Rm	0100mmmm01110110	1	
LDS.L	@Rm+,X0*3	(Rm)→X0, Rm+4→Rm	0100mmmm10000110	1	
LDS.L	@Rm+,X1*3	(Rm)→X1, Rm+4→Rm	0100mmmm10010110	1	
LDS.L	@Rm+,Y0*3	(Rm)→Y0, Rm+4→Rm	0100mmmm10100110	1	
LDS.L	@Rm+,Y1*3	(Rm)→Y1, Rm+4→Rm	0100mmmm10110110	1	_

【注】 *1 SH-3E の命令

*2 SH3-DSP では 5 ステートになります。

*3 SH3-DSP の命令

表 A.36 浮動小数点命令 (SH-3E のみ)

	命令	動作	命令コード	実行 ステート	Tビット
FLDS	FRm,FPUL	FRm→FPUL	1111nnnn00011101	1	
FTRC	FRm,FPUL	(long)FRm→FPUL	1111nnnn00111101	1	

(4) nm 形式

表 A.37 レジスタ直接

命		動作	命令コード	実行	Tビット
				ステート	
ADD	Rm,Rn	Rn+Rm→Rn	0011nnnnmmmm1100	1	
ADDC	Rm,Rn	Rn+Rm+T→Rn, キャリ→T	0011nnnnmmmm1110	1	キャリ
ADDV	Rm,Rn	Rn+Rm→Rn, オーバフロー→T	0011nnnnmmmm1111	1	オーバ フロー
AND	Rm,Rn	$Rn \& Rm \rightarrow Rn$	0010nnnnmmmm1001	1	
CMP/EQ	Rm,Rn	Rn=Rm のとき 1→T	0011nnnnmmmm0000	1	比較結果
CMP/HS	Rm,Rn	無符号で Rn Rm のとき 1→T	0011nnnnmmmm0010	1	比較結果
CMP/GE	Rm,Rn	有符号で Rn Rm のとき 1→T	0011nnnnmmmm0011	1	比較結果
CMP/HI	Rm,Rn	無符号で Rn>Rm のとき 1→T	0011nnnnmmmm0110	1	比較結果
CMP/GT	Rm,Rn	有符号で Rn>Rm のとき 1→T	0011nnnnmmmm0111	1	比較結果
CMP/STR	Rm,Rn	いずれかのバイトが等しいとき 1→T	0010nnnnmmm1100	1	比較結果
DIV1	Rm,Rn	1 ステップ除算 (Rn÷Rm)	0011nnnnmmmm0100	1	計算結果
DIV0S	Rm,Rn	$Rn \mathcal{O} MSB \rightarrow Q$, $Rm \mathcal{O} MSB \rightarrow M$, $M^Q \rightarrow T$	0010nnnnmmmm0111	1	計算結果
DMULS.L	Rm,Rn	符号付きで Rn×Rm→MACH,MACL	0011nnnnmmmm1101	2(~5)*	
DMULU.L	Rm,Rn	符号なしで Rn×Rm→MACH,MACL	0011nnnnmmmm0101	2(~5)*	
EXTS.B	Rm,Rn	Rm をバイトから符号拡張→Rn	0110nnnnmmmm1110	1	
EXTS.W	Rm,Rn	Rm をワードから符号拡張→Rn	0110nnnnmmmm1111	1	
EXTU.B	Rm,Rn	Rm をバイトからゼロ拡張→Rn	0110nnnnmmmm1100	1	
EXTU.W	Rm,Rn	Rm をワードからゼロ拡張→Rn	0110nnnnmmmm1101	1	
MOV	Rm,Rn	Rm→Rn	0110nnnnmmmm0011	1	
MUL.L	Rm,Rn	$Rn \times Rm \rightarrow MAC$	0000nnnnmmmm0111	2(~5)*	
MULS	Rm,Rn	符号付きで Rn×Rm→MAC	0010nnnnmmmm1111	1(~3)*	
MULU	Rm,Rn	符号なしで Rn×Rm→MAC	0010nnnnmmmm1110	1(~3)*	
NEG	Rm,Rn	0-Rm→Rn	0110nnnnmmmm1011	1	
NEGC	Rm,Rn	0-Rm-T→Rn, ボロー→T	0110nnnnmmmm1010	1	ボロー
NOT	Rm,Rn	$\sim \text{Rm} \rightarrow \text{Rn}$	0110nnnnmmmm0111	1	
OR	Rm,Rn	$Rn \mid Rm \rightarrow Rn$	0010nnnnmmmm1011	1	
SHAD	Rm, Rn	Rm 0のとき、Rn< <rm→rn Rm<0のとき、Rn>>Rm→[MSB→Rn]</rm→rn 	0100nnnnmmmm1100	1	
SHLD	Rm, Rn	Rm 0のとき、Rn< <rm→rn Rm<0のとき、Rn>>Rm→[0→Rn]</rm→rn 	0100nnnnmmmm1101	1	
SUB	Rm,Rn	Rn-Rm→Rn	0011nnnnmmmm1000	1	
SUBC	Rm,Rn	Rn-Rm-T→Rn, ボロー→T	0011nnnnmmmm1010	1	ボロー
SUBV	Rm,Rn	Rn-Rm→Rn, アンダフロー→T	0011nnnnmmmm1011	1	アンダ フロー
SWAP.B	Rm,Rn	Rm→下位 2 バイトの上下バイト 交換→Rn	0110nnnnmmmm1000	1	
SWAP.W	Rm,Rn	Rm→上下ワード交換→Rn	0110nnnnmmmm1001	1	
TST	Rm,Rn	Rn & Rm, 結果が 0 のとき 1→T	0010nnnnmmmm1000	1	テスト 結果

नि	令	動作	命令コード	実行 ステート	Tビット
XOR	Rm,Rn	$Rn \wedge Rm \rightarrow Rn$	0010nnnnmmmm1010	1	
XTRCT	Rm,Rn	Rm:Rn の中央 32 ビット→Rn	0010nnnnmmmm1101	1	

【注】 * 通常最小実行ステートを示します。前後の命令との競合関係により実行ステート数は変わります。

表 A.38 レジスタ間接

	長,100 アンバン国政						
	命令	動作	命令コード	実行	Tビット		
				ステート			
MOV.B	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0000	1			
MOV.W	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0001	1			
MOV.L	Rm,@Rn	Rm→(Rn)	0010nnnnmmmm0010	1			
MOV.B	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0000	1			
MOV.W	@Rm,Rn	(Rm)→符号拡張→Rn	0110nnnnmmmm0001	1			
MOV.L	@Rm,Rn	(Rm)→Rn	0110nnnnmmmm0010	1			

表 A.39 ポストインクリメントレジスタ間接 (積和演算)

	命令	動作	命令コード	実行 ステート	Tビット
MAC.L	@Rm+,@Rn+	符号付きで (Rn)× (Rm)+MAC→MAC, Rn+4→Rn, Rm+4→Rm	0000nnnnmmm1111	2(~5)*	
MAC.W	@Rm+,@Rn+	符号付きで (Rn) × (Rm)+MAC→MAC, Rn+2→Rn, Rm+2→Rm	0100nnnnmmm1111	2(~5)*	

【注】 * 通常最小実行ステートを示します。前後の命令との競合関係により実行ステート数は変わります。

表 A.40 ポストインクリメントレジスタ間接

	K::::e 3::(1 + 2 + 2 + 2 + 2 + 2 + 2 + 2 + 2 + 2 +							
	命令	動作	命令コード	実行	Tビット			
				ステート				
MOV.B	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+1→Rm	0110nnnnmmmm0100	1				
MOV.W	@Rm+,Rn	(Rm)→符号拡張→Rn, Rm+2→Rm	0110nnnnmmmm0101	1				
MOV.L	@Rm+,Rn	(Rm)→Rn, Rm+ 4→Rm	0110nnnnmmmm0110	1				

表 A.41 プリデクリメントレジスタ間接

	命令	動作	命令コード	実行	Tビット
				ステート	
MOV.B	Rm,@-Rn	Rn-1→Rn, Rm→(Rn)	0010nnnnmmmm0100	1	
MOV.W	Rm,@-Rn	Rn-2→Rn, Rm→(Rn)	0010nnnnmmmm0101	1	
MOV.L	Rm,@-Rn	Rn-4→Rn, Rm→(Rn)	0010nnnnmmmm0110	1	

表 A.42 インデックス付きレジスタ間接

	X::::= 12777713C7771713X						
	命令	動作	命令コード	実行	Tビット		
				ステート			
MOV.B	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0100	1			
MOV.W	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0101	1			
MOV.L	Rm,@(R0,Rn)	Rm→(R0+Rn)	0000nnnnmmmm0110	1			
MOV.B	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1100	1			
MOV.W	@(R0,Rm),Rn	(R0+Rm)→符号拡張→Rn	0000nnnnmmmm1101	1			
MOV.L	@(R0,Rm),Rn	(R0+Rm)→Rn	0000nnnnmmmm1110	1			

表 A.43 浮動小数点 (SH-3E のみ)

	命令	動作	命令コード	実行	Tビット
				ステート	
FADD	FRm,FRn	FRn+FRm→FRn	1111nnnnmmmm0000	1	
FCMP/EQ	FRm,FRn	(FRn=FRm)? 1:0→T	1111nnnnmmmm0100	1	比較結果
FCMP/GT	FRm,FRn	(FRn>FRm)? 1:0→T	1111nnnnmmmm0101	1	比較結果
FDIV	FRm,FRn	FRn/FRm→FRn	1111nnnnmmmm0011	13	
FMAC	FR0,FRm,FRn	FR0 × FRm+FRn→FRn	1111nnnnmmmm1110	1	
FMOV	FRm,FRn	FRm→FRn	1111nnnnmmmm1100	1	
FMOV.S	@(R0,Rm),FRn	(R0+Rm) →FRn	1111nnnnmmmm0110	1	
FMOV.S	@Rm+,FRn	(Rm)→FRn,Rm+4→Rm	1111nnnnmmmm1001	1	
FMOV.S	@Rm,FRn	(Rm)→FRn	1111nnnnmmmm1000	1	
FMOV.S	FRm,@(R0,Rn)	(FRm)→(R0+Rn)	1111nnnnmmmm0111	1	
FMOV.S	FRm,@-Rn	Rn-4→Rn, FRm→(Rn)	1111nnnnmmmm1011	1	
FMOV.S	FRm,@Rn	FRm→(Rn)	1111nnnnmmmm1010	1	
FMUL	FRm,FRn	FRn×FRm→FRn	1111nnnnmmmm0010	1	
FSUB	FRm,FRn	FRn-FRm→FRn	1111nnnnmmmm0001	1	

(5) md 形式

表 A.44 md 形式

	Z7111 1110 772V							
命令		動作	命令コード	実行	Tビット			
				ステート				
MOV.B	@(disp,Rm),R0	(disp+Rm)→符号拡張→R0	10000100mmmmdddd	1				
MOV.W	@(disp,Rm),R0	(disp×2+Rm)→符号拡張→R0	10000101mmmmdddd	1				

(6) nd4 形式

表 A.45 nd4 形式

	命令	動作	命令コード	実行 ステート	Tビット
MOV.B	R0,@(disp,Rn)	R0→(disp+Rn)	10000000nnnndddd	1	
MOV.W	R0,@(disp,Rn)	R0→(disp × 2+Rn)	10000001nnnndddd	1	

(7) nmd 形式

表 A.46 nmd 形式

	命令	動作	命令コード	実行 ステート	Tビット
MOV.L	Rm,@(disp,Rn)	Rm→(disp × 4+Rn)	0001nnnnmmmmdddd	1	
MOV.L	@(disp,Rm),Rn	(disp × 4+Rm)→Rn	0101nnnnmmmmdddd	1	

(8) d 形式

表 A.47 ディスプレースメント付き GBR 間接

	衣 A.47 ブイスフレースプラト in e GDR 间接							
命令		動作	命令コード	実行	Tビット			
				ステート				
MOV.B	R0,@(disp,GBR)	R0→(disp+GBR)	11000000dddddddd	1				
MOV.W	R0,@(disp,GBR)	R0→(disp x 2+GBR)	11000001dddddddd	1				
MOV.L	R0,@(disp,GBR)	R0→(disp × 4+GBR)	11000010dddddddd	1				
MOV.B	@(disp,GBR),R0	(disp+GBR)→符号拡張→R0	11000100dddddddd	1				
MOV.W	@(disp,GBR),R0	(disp×2+GBR)→符号拡張→R0	11000101dddddddd	1				
MOV.L	@(disp,GBR),R0	(disp x 4+GBR)→R0	11000110dddddddd	1				

表 A.48 ディスプレースメント付き PC 相対

printe printe printe printe in inches							
命令		動作	命令コード	実行	Tビット		
				ステート			
MOVA	@(disp,PC),R0	disp x 4+PC→R0	11000111dddddddd	1			
LDRS	@(disp,pc)*	disp x 2+PC→RS	10001100dddddddd	3			
LDRE	@ (disp,pc) *	disp x 2+PC→RE	10001110dddddddd	3			

【注】* SH3-DSPの命令

表 A.49 PC 相対

	投 / にする 「 O (口/)						
命令		動作	命令コード	実行	Tビット		
				ステート			
BF	label	T=0 のとき disp×2+PC→PC, T=1 のとき nop	10001011dddddddd	3/1*			
BF/S	label	遅延分岐、T=0 のとき disp×2+PC→PC, T=1 のとき nop	10001111dddddddd	2/1*			
вт	label	T=1 のとき disp×2+PC→PC, T=0 のとき nop	10001001dddddddd	3/1*			
BT/S	label	遅延分岐、T=1 のとき disp×2+PC→PC, T=0 のとき nop	10001101dddddddd	2/1*			

【注】* 分岐しないときは1ステートになります。

(9) d12 形式

表 A.50 d12 形式

fi	令	動作	命令コード	実行 ステート	Tビット
BRA	label	遅延分岐、disp×2+PC→PC	1010ddddddddddd	2	
BSR	label	遅延分岐、PC→PR, disp×2+PC→PC	1011dddddddddddd	2	

(10) nd8 形式

表 A.51 nd8 形式

	\$4. mo 1 11mo 115 E4					
	命令	動作	命令コード	実行	Tビット	
				ステート		
MOV.W	@(disp,PC),Rn	(disp×2+PC)→符号拡張→Rn	1001nnnndddddddd	1		
MOV.L	@(disp,PC),Rn	(disp × 4+PC)→Rn	1101nnnndddddddd	1		

(11) i 形式

表 A.52 インデックス付き GBR 間接

	命令	動作	命令コード	実行	Т
				ステート	ビット
AND.B	#imm,@(R0,GBR)	(R0+GBR) & imm→(R0+GBR)	11001101iiiiiii	3	
OR.B	#imm,@(R0,GBR)	(R0+GBR) imm→(R0+GBR)	1100111111111111	3	
TST.B	#imm,@(R0,GBR)	(R0+GBR)&imm,結果が 0 のとき 1→T	11001100iiiiiii	3	テスト 結果
XOR.B	#imm,@(R0,GBR)	(R0+GBR) ^ imm→(R0+GBR)	11001110iiiiiiii	3	

表 A.53 イミディエイト (レジスタ直接との算術論理演算)

	Kines 1451-11 (FFX) Eige of filling (Aff)					
命令		動作	命令コード	実行	Tビット	
				ステート		
AND	#imm,R0	R0 & imm→R0	11001001iiiiiii	1		
CMP/EQ	#imm,R0	R0=imm のとき 1→T	10001000iiiiiiii	1	比較結果	
OR	#imm,R0	R0 imm→R0	11001011iiiiiii	1		
TST	#imm,R0	R0 & imm,結果が 0 のとき 1→T	11001000iiiiiii	1	テスト	
					結果	
XOR	#imm,R0	R0 ^ imm→R0	11001010iiiiiiii	1		

表 A.54 イミディエイト (例外処理ベクタの指定)

命令	動作	命令コード	実行ステート	Tビット
TRAPA #imm	imm→TRA, PC→SPC, SR→SSR, 1→SR.MD/BL/RB, 0x160→EXPEVT, VBR + H'00000100→PC	11000011iiiiiiii	6/8*	

【注】 * SH3-DSP では8ステートになります。

表 A.55 コントロールレジスタへのロード (SH3-DSP のみ)

		7	1 (0.10 00. 070)		
命令		動作	命令コード	実行	Tビット
				ステート	
SETRC	#imm	imm→RC(SR[23:16]),zeros→SR[27:24]	10000010iiiiiii	3	

(12) ni 形式

表 A.56 ni 形式

命令		動作	命令コード	実行 ステート	Tビット
ADD	#imm,Rn	Rn+imm→Rn	0111nnnniiiiiiii	1	
MOV	#imm,Rn	imm→符号拡張→Rn	1110nnnniiiiiiii	1	

A.3 オペレーションコードマップ

表 A.57 オペレーションコードマップ

	۵۸-	- I*			12 / 1.07		<u> </u>	<u></u>	F.:: 0010	F	0044 4444
			Fx: 0000	Fx: 0001		Fx: 0010		Fx: 0011 ~ 1111			
MSB			LSB		MD: 00		MD: 01		MD: 10		MD: 11
0000	Rn	Fx	0000								
0000	Rn	Fx	0001								
0000	Rn	00MD	0010		SR,Rn	STC	GBR,Rn	STC	VBR,Rn	STC	SSR,Rn
0000	Rn	01MD	0010	STC	SPC,Rn	STC	MOD,Rn* ²	STC	RS,Rn* ²	STC	RE,Rn* ²
0000	Rn	10MD	0010	STC	R0_BANK,Rn	STC	R1_BANK,Rn	STC	R2_BANK,Rn	STC	R3_BANK,Rn
0000	Rn	11MD	0010	STC	R4_BANK,Rn	STC	R5_BANK,Rn	STC	R6_BANK,Rn	STC	R7_BANK,Rn
0000	Rm	00MD	0011	BSRF	Rm			BRAF	Rm		
0000	Rm	10MD	0011	PREF	@Rm						
0000	Rn	Rm	01MD	MOV.B	Rm,@(R0,Rn)	MOV.W	Rm,@(R0,Rn)	MOV.L	Rm,@(R0,Rn)	MUL.L	Rm,Rn
0000	0000	00MD	1000	CLRT		SETT		CLRMAC		LDTLB	
0000	0000	01MD	1000	CLRS		SETS					
0000	0000	Fx	1001	NOP		DIV0U					
0000	0000	Fx	1010								
0000	0000	Fx	1011	RTS		SLEEP		RTE			
0000	Rn	Fx	1000								
0000	Rn	Fx	1001					MOVT	Rn		
0000	Rn	00MD	1010	STS	MACH,Rn	STS	MACL,Rn	STS	PR,Rn		
0000	Rn	01MD	1010			STS	FPUL,Rn*1	STS	FPSCR,Rn*1	STS	A0,Rn* ²
								STS	DSR,Rn* ²		
0000	Rn	10MD	1010	STS	X0,Rn* ²	STS	X1,Rn* ²	STS	Y0,Rn* ²	STS	Y1,Rn* ²
0000	Rn	Fx	1011								
0000	Rn	RM	11MD	MOV.B	@(R0,Rm), Rn	MOV.W	@(R0,Rm), Rn	MOV.L	@(R0,Rm), Rn	MAC.L	@Rm+,@Rn+
0001	Rn	Rm	disp	MOV.L	Rm,@(disp:4,Rn)	I		1		1	
0010	Rn	Rm		MOV.B	Rm,@Rn	MOV.W	Rm,@Rn	MOV.L	Rm,@Rn		
0010	Rn	Rm		MOV.B	Rm,@-Rn	MOV.W	Rm,@-Rn	MOV.L	Rm,@-Rn	DIV0S	Rm,Rn
0010	Rn	Rm	10MD		Rm,Rn	AND	Rm,Rn	XOR	Rm,Rn	OR	Rm,Rn
0010	Rn	Rm		CMP/STR		XTRCT	Rm,Rn	MULU.W	Rm,Rn	MULS.W	
0011	Rn	Rm		CMP/EQ	Rm,Rn			CMP/HS	Rm,Rn	CMP/GE	
0011	Rn	Rm	01MD		Rm,Rn	DMULU.L	Rm Rn	CMP/HI	Rm,Rn	CMP/GT	
0011	Rn	Rm	10MD		Rm,Rn	J.W.OLO.L	,	SUBC	Rm,Rn	SUBV	Rm,Rn
0011	Rn	Rm	11MD		Rm,Rn	DMULU.L	Rm Rn	ADDC	Rm,Rn	ADDV	Rm,Rn
0100	Rn	Fx		SHLL	Rn	DT DWOLU.L	Rn	SHAL	Rn	YDD A	1 un,Ful
0100					Rn	CMP/PZ			Rn		
	Rn	Fx		SHLR			Rn NACL @ Dr	SHAR			
0100	Rn	00MD		STS.L	MACH,@-Rn	STS.L	MACL,@-Rn	STS.L	PR,@-Rn		
0100	Rn	01MD	0010			CTC !	EDIII @ D*1	STS.L	DSR,@-Rn* ²	CTC !	40 @ D= *2
04		401:-	00:-	070:	V0.0 D :2	STS.L	FPUL,@-Rn*1	STS.L	FPSCR,@-Rn*1	STS.L	A0,@-Rn* ²
0100	Rn	10MD		STS.L	X0,@-Rn* ²	STS.L	X1,@-Rn* ²	STS.L	Y0,@-Rn* ²	STS.L	Y1,@-Rn* ²
0100	Rn	00MD		STC.L	SR,@-Rn	STC.L	GBR,@-Rn	STC.L	VBR,@-Rn	STC.L	SSR,@-Rn
0100	Rn	01MD	0011	STC.L	SPC,@-Rn	STC.L	MOD,@-Rn* ²	STC.L	RS,@-Rn* ²	STC.L	RE,@-Rn* ²

	命令コード		Fx: 0000		Fx: 0001		Fx: 0010		Fx: 0011 ~ 1111		
MSB			LSB		MD: 00		MD: 01	MD: 10		MD: 11	
0100	Rn	10MD	0011	STC.L	R0_BANK,@-Rn	STC.L	R1_BANK,@-Rn	STC.L	R2_BANK,@-Rn	STC.L	R3_BANK,@-Rn
0100	Rn	11MD	0011	STC.L	R4_BANK,@-Rn	STC.L	R5_BANK,@-Rn	STC.L	R6_BANK,@-Rn	STC.L	R7_BANK,@-Rn
0100	Rm/ Rn	Fx	0100	ROTL	Rn	SETRC	Rm	ROTCL	Rn		
0100	Rn	Fx	0101	ROTR	Rn	CMP/PL	Rn	ROTCR	Rn		
0100	Rm	00MD	0110	LDS.L	@Rm+,MACH	LDS.L	@Rm+,MACL	LDS.L	@Rm+,PR		
0100	Rm	01MD	0110		*			LDS.L	@Rm+,DSR*2		
						LDS.L	@Rm+,FPUL*1	LDS.L	@Rm+,FPSCR*1	LDS.L	@Rm+,A0* ²
0100	Rm	10MD	0110	LDS.L	@Rm+,X0* ²	LDS.L	@Rm+,X1* ²	LDS.L	@Rm+,Y0*2	LDS.L	@Rm+,Y1*2
0100	Rm	00MD	0111	LDC.L	@Rm+,SR	LDC.L	@Rm+,GBR	LDC.L	@Rm+,VBR	LDC.L	@Rm+,SSR
0100	Rm	01MD	0111	LDC.L	@Rm+,SPC	LDC.L	@Rm+,MOD*2	LDC.L	@Rm+,RS* ²	LDC.L	@Rm+,RE*2
0100	Rm	10MD	0111	LDC.L	@Rm+,R0_BANK	LDC.L	@Rm+,R1_BANK	LDC.L	@Rm+,R2_BANK	LDC.L	@Rm+,R3_BANK
0100	Rm	11MD	0111	LDC.L	@Rm+,R4_BANK	LDC.L	@Rm+,R5_BANK	LDC.L	@Rm+,R6_BANK	LDC.L	@Rm+,R7_BANK
0100	Rn	Fx	1000	SHLL2	Rn	SHLL8	Rn	SHLL16	Rn		
0100	Rn	Fx	1001	SHLR2	Rn	SHLR8	Rn	SHLR16	Rn		
0100	Rm	00MD	1010	LDS	Rm,MACH	LDS	Rm,MACL	LDS	Rm,PR		
0100	Rm	01MD	1010					LDS	Rm,DSR*2		
						LDS	Rm,FPUL*1	LDS	Rm,FPSCR*1	LDS	Rm,A0* ²
0100	Rm	10MD	1010	LDS	Rm,X0* ²	LDS	Rm,X1* ²	LDS	Rm,Y0* ²	LDS	Rm,Y1*2
0100	Rm	Fx	1011	JSR	@Rm	TAS.B	@Rn	JMP	@Rm		
0100	Rn	Rm	1100	SHAD	Rm,Rn						
0100	Rn	Rm	1101	SHLD	Rm,Rn						
0100	Rm	00MD	1110	LDC	Rm,SR	LDC	Rm,GBR	LDC	Rm,VBR	LDC	Rm,SSR
0100	Rm	01MD	1110	LDC	Rm,SPC	LDC	Rm,MOD* ²	LDC	Rm,RS*2	LDC	Rm,RE*2
0100	Rm	10MD	1110	LDC	Rm,R0_BANK	LDC	Rm,R1_BANK	LDC	Rm,R2_BANK	LDC	Rm,R3_BANK
0100	Rm	11MD	1110	LDC	Rm,R4_BANK	LDC	Rm,R5_BANK	LDC	Rm,R6_BANK	LDC	Rm,R7_BANK
0100	Rn	Rm	1111	MAC.W	@Rm+,@Rn+						
0101	Rn	Rm	disp	MOV.L	@(disp:4,Rm),Rn						
0110	Rn	Rm	00MD	MOV.B	@Rm,Rn	MOV.W	@Rm,Rn	MOV.L	@Rm,Rn	MOV	Rm,Rn
0110	Rn	Rm	01MD	MOV.B	@Rm+,Rn	MOV.W	@Rm+,Rn	MOV.L	@Rm+,Rn	NOT	Rm,Rn
0110	Rn	Rm	10MD	SWAP.B	@Rm,Rn	SWAP.W	@Rm,Rn	NEGC	Rm,Rn	NEG	Rm,Rn
0110	Rn	Rm	11MD	EXTU.B	Rm,Rn	EXTU.W	Rm,Rn	EXTS.B	Rm,Rn	EXTS.W	Rm,Rn
0111	Rn	im	m	ADD	#imm:8,Rn						
1000	00MD	Rn	disp	MOV.B		MOV.W		SETRC	#imm* ²		
		im	m	R0,@(dis	p:4,Rn)	R0,@(dis	p:4,Rn)				
1000	01MD	Rm	disp	MOV.B		MOV.W					
				@ (disp:4,	,Rm),R0	@(disp:4	,Rm),R0				
1000	10MD	imm/	disp	CMP/EQ	#imm:8,R0	ВТ	disp:8			BF	label:8
1000	11MD	imm/	disp	LDRS	@(disp,PC) *2	BT/S	disp:8	LDRE	@(disp,PC) *2	BF/S	label:8
1001	Rn	dis	sp	MOV.W	@(disp:8,PC),Rn						
1010	1010 disp BRA label:12			label:12							
1011		disp		BSR	label:12						

命令コード				Fx: 0000		Fx: 0001		Fx: 0010		Fx: 0011 ~ 1111	
MSB			LSB	SB MD: 00			MD: 01 MD: 10		MD: 11		
1100	00MD	imm	/disp	MOV.B		MOV.W		MOV.L		TRAPA	#imm:8
				R0,@(dis	p:8,GBR)	R0,@(dis	p:8,GBR)	R0,@(dis	sp:8,GBR)		
1100	01MD	di	sp	MOV.B		MOV.W		MOV.L		MOVA	
				@ (disp:8,	GBR),R0	@(disp:8,	GBR),R0	@ (disp:8	,GBR),R0	@(disp:	3,PC),R0
1100	10MD	im	ım	TST	#imm:8,R0	AND	#imm:8,R0	XOR	#imm:8,R0	OR	#imm:8,R0
1100	11MD	im	ım	TST.B		AND.B		XOR.B		OR.B	
				#imm:8,@	(R0,GBR)	#imm:8,@	(R0,GBR)	#imm:8,@	@(R0,GBR)	#imm:8,	@(R0,GBR)
1101	Rn	di	sp	MOV.L	@(disp:8,PC),Rn						
1110	Rn	im	ım	MOV	#imm:8,Rn						
1111	Rn	Rm	00MD	FADD	FRm,FRn*1	FSUB	FRm,FRn*1	FMUL	FRm,FRn*1	FDIV	FRm,FRn*1
1111	Rn	Rm	01MD	FCMP/EQ	FRm,FRn*1	FCMP/GT	FRm,FRn*1	FMOV.S	@(R0,Rm),FRm*1	FMOV.S	FRm,@(R0,Rn)*1
1111	Rn	Rm	10MD	FMOV.S	@Rm,FRn*1	FMOV.S	@Rm+,FRn*1	FMOV.S	FRm,@Rn*1	FMOV.S	FRm,@-Rn*1
1111	Rn	Rm	1100	FMOV	FRm,FRn*1						
1111	Rn	00MD	1101	FSTS	FPUL,FRn*1	FLDS	FRn,FPUL*1	FLOAT	FPUL,FRn*1	FTRC	FRn,FPUL*1
1111	Rn	01MD	1101	FNEG	FRn* ¹	FABS	FRn* ¹	FSQRT	FRn* ¹		
1111	Rn	10MD	1101	FLDI0	FRn* ¹	FLDI1	FRn*1				
1111	Rn	Rm	1110	FMAC	FR0,FRm,FRn*1						
	命令	コード		I	Fx: 0000		Fx: 0001 Fx: 0010		Fx: 0010	Fx:	0011 ~ 1111
MSB			LSB		MD: 00	MD: 01 MD: 10		MD: 10		MD: 11	
1111	00**	****		(MOVX.W	/, MOVY.W, DSP ダ	ブルデータ	転送命令)(SH3-D5	SP)			
1111	01**	****		(MOVS.W	(MOVS.W, MOVS.L, DSP シングルデータ転送命令) (SH3-DSP)						
1111	10**	****			(DSP 並行処理命令、A フィールド:MOVX.W, MOVY.W, DSP ダブルデータ転送命令、B フィールド:PSHL ~ PLDS、 DSP 演算命令)(SH3-DSP)						
1111	11**	****									

[【]注】 *1浮動小数点数演算命令または FPU に関連する CPU 命令です。これらの命令は SH-3E でのみ使用可能です。

^{*2} DSP 機能をサポートするための CPU 命令です。これらの命令は SH3-DSP でのみ使用可能です。

表 A.58 DSP 演算命令オペレーションコードマップ (B フィールド)

余令コード			表 A	1.58	DSP 演算命令オペ	レーションコードマ	ツノ(Bフィール)	<u>'</u>)		
DOOD O Imm Double Description De		命令コード				cc: 01	cc: 10	cc: 11		
0000	MSB			LSB	cc: 00	(Un-condi-tional)	(DCT)	(DCF)		
0001 0 Imm zzzz PSHA #Imm, Dz 0001 1***** ***** ***** 0100 eeff xxyy gguu PMULS Se, Sf, Dg 0110 eeff xxyy gguu PMULS Se, Sf, Dg 0111 eeff xxyy gguu PADD Sx, Sy, Du PMULS Se, Sf, Dg 1100 00cc xxyy zzzzz PCMP Sx, Sy D 1000 01cc xxyy zzzzz PABS Sx, Dz [if cc] PDEC Sx, Dz 1000 01cc xxyy zzzzz PABS Sx, Dz [if cc] PDEC Sx, Dz 1001 00cc xxyy zzzzz [if cc] PDEC Sx, Dz 1001 10cc xxyy zzzzz [if cc] PADS Sx, Sy, Dz 1001 10cc xxyy zzzzz [if cc] PNEG Sx, Sy, Dz 1001 10cc xxyy zzzzz [if cc] PDEG Sx, Sy, Dz 1010 10cc xxyy zzzzz [if cc] PDEG Sx, Sy, Dz 1010 11cc xxyy zzzzz [if c	0000	0 lmm zzzz PSHL #lmm, Dz								
1	0000	1***	****	****						
O110	0001	0	lmm	ZZZZ	PSHA #Imm, Dz					
Display	0001	1***	****	****						
O101	001*	****	****	****						
Ottolong	0100	eeff	xxyy	gguu	PMULS Se, Sf, Dg					
O111 eeff xxyy gguu PADD Sx, Sy, Du PMULS Se, Sf, Dg	0101	****	****	****						
1000 00cc xxyy zzzz	0110	eeff	xxyy	gguu	PSUB Sx, Sy, Du F	PMULS Se, Sf, Dg				
1000 01cc xxyy zzzz PCMP Sx, Sy	0111	eeff	xxyy	gguu	PADD Sx, Sy, Du	PMULS Se, Sf, Dg				
1000 10cc xxyy zzzz PABS SX, Dz [if cc] PDEC Sx, Dz 1000 11cc xxyy zzzz [if cc] PCLR Dz 1001 00cc xxyy zzzz [if cc] PSHA Sx, Sy, Dz 1001 01cc xxyy zzzz [if cc] PAND Sx, Sy, Dz 1001 10cc xxyy zzzz [if cc] PINC Sx, Dz 1001 11cc xxyy zzzz [if cc] PDMSB Sx, Dz 1001 10cc xxyy zzzz [if cc] PDMSB Sx, Dz 1010 00cc xxyy zzzz [if cc] PSUB Sx, Sy, Dz 1010 01cc xxyy zzzz PABS Sy, Dz [if cc] PXOR Sx, Sy, Dz 1010 10cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PDEC Sy, Dz 1011 01cc xxyy zzzz [if cc] PADD Sx, Sy, Dz 1011 01cc xxyy zzzz [if cc] PADD Sx, Sy, Dz 1011 10cc xxyy zzzz [if cc] PINC Sy, Dz 1011 10cc xxyy zzzz [if cc] PINC Sy, Dz 1011 10cc xxyy zzzz [if cc] PINC Sy, Dz 1000 00cc xxyy zzzz [if cc] PNEG Sx, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1001 10cc xxyy zzzz [if cc] PSTS MACH, Dz 1001 10cc xxyy zzzz [if cc] PSTS MACL, Dz 1001 10cc xxyy zzzz [if cc] PSTS MACL, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1001 10cc xxyy zzzz [if cc] PNEG Sy, Dz 10cc xxyy zzzz [if cc] PNEG Sy, Dz 10cc xxyy zzzz xxy	1000	00cc	xxyy	ZZZZ		[if cc] PSHL Sx, Sy, I	Dz			
1000 11cc xxyy zzzz [if cc] PCLR Dz 1001 00cc xxyy zzzz [if cc] PSHA Sx, Sy, Dz 1001 01cc xxyy zzzz [if cc] PAND Sx, Sy, Dz 1001 10cc xxyy zzzz [if cc] PINC Sx, Dz 1001 11cc xxyy zzzz [if cc] PINC Sx, Dz 1010 00cc xxyy zzzz 2zzz [if cc] PSUB Sx, Sy, Dz 1010 01cc xxyy zzzz 2zzz [if cc] PSUB Sx, Sy, Dz 1010 01cc xxyy zzzz 2zzz [if cc] PADD Sx, Sy, Dz 1010 10cc xxyy zzzz 2zzz [if cc] PDEC Sy, Dz 1010 11cc xxyy zzzz 2zzz [if cc] PADD Sx, Sy, Dz 1011 00cc xxyy zzzz 2zzz [if cc] PADD Sx, Sy, Dz 1011 10cc xxyy zzzz [if cc] POR Sx, Sy, Dz 1011 10cc xxyy zzzz [if cc] POR Sx, Sy, Dz 1011 11cc xxyy zzzz [if cc] PDEG Sx, Dz 1010 11cc xxyy zzzz [if cc] PDEG Sx, Dz 1010 11cc xxyy zzzz [if cc] PDEG Sx, Dz 1010 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 11cc xxyy zzzz [if cc] PDEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111 1111 111	1000	01cc	xxyy	ZZZZ	PCMP Sx, Sy					
1001 00cc xxyy zzzz [if cc] PSHA Sx, Sy, Dz 1001 01cc xxyy zzzz [if cc] PAND Sx, Sy, Dz 1001 10cc xxyy zzzz PRND Sx, Dz [if cc] PINC Sx, Dz 1001 11cc xxyy zzzz PSUBC Sx, Sy, Dz [if cc] PDMSB Sx, Dz 1010 00cc xxyy zzzz Zzzz Zzzz Zzzzz Zzzzz Zzzzzz Zzzzzzzzz	1000	10cc	ххуу	ZZZZ	PABS Sx, Dz	[if cc] PDEC Sx, Dz				
1001 01cc xxyy zzzz [if cc] PAND Sx, Sy, Dz 1001 10cc xxyy zzzz PRND Sx, Dz [if cc] PINC Sx, Dz 1001 11cc xxyy zzzz PSUBC Sx, Sy, Dz [if cc] PSUB Sx, Sy, Dz 1010 01cc xxyy zzzz PSUBC Sx, Sy, Dz [if cc] PSUB Sx, Sy, Dz 1010 10cc xxyy zzzz PABS Sy, Dz [if cc] PDEC Sy, Dz 1010 11cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PDEC Sy, Dz 1011 00cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PADD Sx, Sy, Dz 1011 10cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz [if cc] PINC Sy, Dz 1010 10cc xxyy zzzz [if cc] PINC Sy, Dz 1000 0*** ***** ***** ***** *****	1000	11cc	ххуу	ZZZZ		[if cc] PCLR Dz				
1001 10cc xxyy zzzz PRND Sx, Dz [if cc] PINC Sx, Dz 1001 11cc xxyy zzzz FSUBC Sx, Sy, Dz [if cc] PSUB Sx, Sy, Dz 1010 01cc xxyy zzzz PABS Sy, Dz [if cc] PSUB Sx, Sy, Dz 1010 10cc xxyy zzzz PABS Sy, Dz [if cc] PDEC Sy, Dz 1010 11cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PADD Sx, Sy, Dz 1011 00cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PADD Sx, Sy, Dz 1011 10cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1010 0*** **** ****	1001	00cc	xxyy	ZZZZ		[if cc] PSHA Sx, Sy,	Dz			
1001 11cc xxyy zzzz Eif cc] PDMSB Sx, Dz 1010 00cc xxyy zzzz PSUBC Sx, Sy, Dz Eif cc] PSUB Sx, Sy, Dz 1010 01cc xxyy zzzz PABS Sy, Dz Eif cc] PYOR Sx, Sy, Dz 1010 11cc xxyy zzzz PABS Sy, Dz Eif cc] PDEC Sy, Dz 1011 00cc xxyy zzzz PADDC Sx, Sy, Dz Eif cc] PADD Sx, Sy, Dz 1011 01cc xxyy zzzz PRND Sy, Dz Eif cc] POR Sx, Sy, Dz 1011 10cc xxyy zzzz PRND Sy, Dz Eif cc] PINC Sy, Dz 1011 11cc xxyy zzzz Eif cc] PDMSB Sy, Dz 1100 0*** ***** ***** Eif cc] PNEG Sx, Dz 1100 11cc xxyy zzzz Eif cc] PNEG Sx, Dz 1101 10cc xxyy zzzz Eif cc] PSTS MACH, Dz 1101 11cc xxyy zzzz Eif cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz Eif cc] PSTS MACL, Dz 1110 0*** ***** ***** Eif cc] PNEG Sy, Dz 1110 11cc xxyy zzzz Eif cc] PNEG Sy, Dz 1110 11cc xxyy zzzz Eif cc] PNEG Sy, Dz 1110 11cc xxyy zzzz Eif cc] PNEG Sy, Dz 1110 11cc xxyy zzzz Eif cc] PNEG Sy, Dz 1110 11cc xxyy zzzz Eif cc] PNEG Sy, Dz 1110 11cc xxyy zzzz Eif cc] PLDS Dz, MACH 1111 0*** ***** ***** Eif cc] PCOPY Sy, Dz Eif cc] PCOPY Sy,	1001	01cc	xxyy	ZZZZ		[if cc] PAND Sx, Sy,	Dz			
1010 00cc xxyy zzzz PSUBC Sx, Sy, Dz [if cc] PSUB Sx, Sy, Dz 1010 01cc xxyy zzzz PABS Sy, Dz [if cc] PXOR Sx, Sy, Dz 1010 11cc xxyy zzzz PADC Sx, Sy, Dz [if cc] PDEC Sy, Dz 1011 00cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PADD Sx, Sy, Dz 1011 01cc xxyy zzzz [if cc] POR Sx, Sy, Dz 1011 10cc xxyy zzzz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz [if cc] PINC Sy, Dz 1001 11cc xxyy zzzz [if cc] PNEG Sx, Dz 1100 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** **** ****	1001	10cc	xxyy	ZZZZ	PRND Sx, Dz [if cc] PINC Sx, Dz					
1010 01cc xxyy zzzz	1001	11cc	ххуу	ZZZZ		[if cc] PDMSB Sx, Dz				
1010 10cc xxyy zzzz PABS Sy, Dz [if cc] PDEC Sy, Dz 1010 11cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PADD Sx, Sy, Dz 1011 01cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1011 10cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz [if cc] PINEG Sx, Dz 1100 0*** **** **** **** [if cc] PNEG Sx, Dz 1100 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** **** **** **** **** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1010	00cc	ххуу	ZZZZ	PSUBC Sx, Sy, Dz	[if cc] PSUB Sx, Sy,	Dz			
1010 11cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PADD Sx, Sy, Dz 1011 01cc xxyy zzzz [if cc] POR Sx, Sy, Dz 1011 10cc xxyy zzzz PRND Sy, Dz 1011 11cc xxyy zzzz [if cc] PDMSB Sy, Dz 1100 0*** ***** ***** 1100 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1100 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** ***** ***** **** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1010	01cc	xxyy	ZZZZ		[if cc] PXOR Sx, Sy,	Dz			
1011 00cc xxyy zzzz PADDC Sx, Sy, Dz [if cc] PADD Sx, Sy, Dz 1011 01cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz [if cc] PINC Sy, Dz 1100 0*** **** **** **** 1100 10cc xxyy zzzz 1100 11cc xxyy zzzz 1101 0*** **** **** 1101 0*** **** **** 1101 10cc xxyy zzzz 1101 11cc xxyy zzzz 1101 11cc xxyy zzzz 1110 0*** **** **** 1110 0*** **** **** 1110 10cc xxyy zzzz 1110 0*** **** **** 1111 0*** **** **** 1111 0*** **** **** 1111 0*** **** **** 1111 0*** **** **** 1111 0*** ***** **** 1111 </td <td>1010</td> <td>10cc</td> <td>ххуу</td> <td>ZZZZ</td> <td>PABS Sy, Dz</td> <td>[if cc] PDEC Sy, Dz</td> <td></td> <td></td>	1010	10cc	ххуу	ZZZZ	PABS Sy, Dz	[if cc] PDEC Sy, Dz				
1011 01cc xxyy zzzz [if cc] POR Sx, Sy, Dz 1011 10cc xxyy zzzz PRND Sy, Dz 1011 11cc xxyy zzzz [if cc] PDMSB Sy, Dz 1100 0*** ***** ***** 1100 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** ***** ***** 1110 0*** ***** **** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1010	11cc	ххуу	ZZZZ						
1011 10cc xxyy zzzz PRND Sy, Dz [if cc] PINC Sy, Dz 1011 11cc xxyy zzzz [if cc] PDMSB Sy, Dz 1100 0*** **** **** **** 1100 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1101 0*** **** **** **** 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** **** **** **** [if cc] PNEG Sy, Dz 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1111 0*** **** **** **** 1111 0*** **** **** **** 1111 0cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1011	00cc	xxyy	ZZZZ	PADDC Sx, Sy, Dz	[if cc] PADD Sx, Sy,	Dz			
1011 11cc xxyy zzzz [if cc] PDMSB Sy, Dz 1100 00cc xxyy zzzz [if cc] PNEG Sx, Dz 1100 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 0*** ***** ***** 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** ***** ***** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** ***** **** 1111 0cc xxyy zzzz [if cc] PCOPY Sy, Dz	1011	01cc	ххуу	ZZZZ		[if cc] POR Sx, Sy, D	Z			
1100 0*** ***** ***** 1100 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1100 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** ***** **** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1011	10cc	ххуу	ZZZZ	PRND Sy, Dz	[if cc] PINC Sy, Dz				
1100 10cc xxyy zzzz [if cc] PNEG Sx, Dz 1100 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 0*** **** **** **** 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** **** **** **** [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** **** **** **** 1111 0cc xxyy zzzz [if cc] PCOPY Sy, Dz	1011	11cc	ххуу	ZZZZ		[if cc] PDMSB Sy, Dz	2			
1100 11cc xxyy zzzz [if cc] PSTS MACH, Dz 1101 0*** **** **** **** 1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** **** **** **** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1100	0***	****	****						
1101 0*** ***** ***** 1101 10cc xxyy zzzz 1101 11cc xxyy zzzz 1110 0*** ***** **** 1110 10cc xxyy zzzz 1110 11cc xxyy zzzz 1110 11cc xxyy zzzz 1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1100	10cc	ххуу	ZZZZ		[if cc] PNEG Sx, Dz				
1101 10cc xxyy zzzz [if cc] PCOPY Sx, Dz 1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** **** **** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1100	11cc	ххуу	ZZZZ		[if cc] PSTS MACH, I	Dz			
1101 11cc xxyy zzzz [if cc] PSTS MACL, Dz 1110 0*** ***** ***** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** ***** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1101	0***	****	****						
1110 0*** **** **** 1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1101	10cc	ххуу	ZZZZ		[if cc] PCOPY Sx, Dz	<u></u>			
1110 10cc xxyy zzzz [if cc] PNEG Sy, Dz 1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1101	11cc	xxyy	ZZZZ		[if cc] PSTS MACL, [Oz			
1110 11cc xxyy zzzz [if cc] PLDS Dz, MACH 1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1110	0***	****	****						
1111 0*** **** **** 1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1110	10cc	ххуу	ZZZZ		[if cc] PNEG Sy, Dz				
1111 10cc xxyy zzzz [if cc] PCOPY Sy, Dz	1110	11cc	ххуу	ZZZZ		[if cc] PLDS Dz, MAC	CH			
	1111	0***	****	****						
1111 11cc xxyy zzzz [if cc] PLDS Dz, MACL	1111	10cc	ххуу	ZZZZ		[if cc] PCOPY Sy, Dz	2			
	1111	11cc	xxyy	ZZZZ		[if cc] PLDS Dz, MAC	DL			

B. パイプライン動作と競合

SH-3、SH-3E、SH3-DSP の基本命令は1ステート(1システムクロックサイクル)で実行されるようになっています。命令の実行に2ステート以上必要なときとは、たとえば、分岐命令により分岐先アドレスが変わったとき、もしくはMAとIFの間の競合により実行ステート数が増えたときなどです。表B.1 に競合のタイプと命令による実行ステート数とステージ数の一覧を示します。また、競合のない命令、さらに競合がなくとも2ステート以上の必要とする命令もあわせて表示します。

命令の競合は次のように起こります。

- (1) レジスタ間のオペレーションや転送が1ステート、競合なしで実行されます。
- (2) 競合はおこりませんが、命令はさらに2ステート以上要求します。
- (3) 実行サイクル数 (ステート数) が増えるにつれ、競合が起こります。競合の組み合わせとしては、次のようなものがあります。
 - MAがIFと競合。
 - MAがIFと競合。また、MAはメモリのロードとも同様に競合する場合があります。
 - MAがIFと競合。また、MAは乗算器とも同様に競合する場合があります。
 - MAがIFと競合。また、MAはメモリのロードとも同様に競合する場合があり、さらに、 乗算器とも競合する場合があります。

表 B.1 競合の種類と命令との対応

1.0	表 B.1 競音の種類と命令との対心									
競合	実行 ステート	ステージ 段数	命令							
なし	1	3	レジスタ間転送命令							
, d			レジスタ間演算(乗算系命令を除く)							
			レジスタ間論理演算命令							
			シフト命令、動的シフト命令							
			システム制御 ALU 命令							
	2	3	無条件分岐							
	2/1	3	遅延付き条件分岐命令							
	3/1	3	条件分岐							
	4	3	SLEEP 命令							
	4	5	RTE 命令							
	5	5	LDC 命令(SR)、レジスタ→SR							
	6/8*2	6/8*2	TRAP 命令							
• MA は IF と競合します	1	4	メモリストア命令							
			STS.L 命令 (PR)							
			キャッシュ命令							
	1/2*2		STC.L 命令(除くバンクレジスタ)							
	2	5	STC.L 命令(バンクレジスタ)							
	3	6	メモリ論理演算							
	3/4*2		TAS 命令							
	7	7	LDC.L 命令 (SR)、メモリ→SR							
• MA は IF と競合します	1	5	メモリロード命令							
メモリロードの競合を起こします			LDS.L 命令 (PR)							
	1/5*2		LDC.L 命令							
• MA は IF と競合します	1	4	レジスタ→MAC 転送命令							
● 乗算器との競合を起こします			メモリ→MAC 転送命令							
			MAC→メモリ転送命令							
	1(~3)*1	6	乗算命令(PMULS を除く)							
	2(~5)*1	7	積和命令							
	2(~5)*1	9	倍精度積和命令							
	2(~5)*1	9	倍精度乗算命令							
● MA は IF と競合します	1	5	MAC/DSP→レジスタ転送命令							
• 乗算器との競合を起こします										
メモリロードの競合を起こします										
• DSP 演算との競合を起こします										

【注】 *1 通常実行ステートを示します。()内の値は、前後の命令との競合関係による実行ステートです。

^{*2} SH3-DSP では右側の数字のステート数、ステージ段数になります。

ルネサス32ビットRISCマイクロコンピュータ ソフトウェアマニュアル SH-3、SH-3E、SH3-DSP

発行年月日 1996年3月 第1版

2006年5月26日 Rev.5.00

発 行 株式会社ルネサス テクノロジ 営業統括部

〒100-0004 東京都千代田区大手町 2-6-2

編 集 株式会社ルネサスソリューションズ

グローバルストラテジックコミュニケーション本部

カスタマサポート部

株式会社 ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

RENESAS

営業お問合せ窓口 株式会社ルネサス販売

http://www.renesas.com

本			社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
京	浜	支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	東京	支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
東	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	わ き	支	店	〒970-8026	いわき市平小太郎町4-9 (平小太郎ビル)	(0246) 22-3222
茨	城	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	澙	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部	支	社	₹460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330
関	西	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
広	島	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
鳥	取	支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com

SH-3、SH-3E、SH3-DSP ソフトウェアマニュアル

