カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



改訂一覧は表紙をクリックして直接ご覧になれます。 改訂一覧は改訂箇所をまとめたものであり、詳細については、 必ず本文の内容をご確認ください。

H8S/2258 グループ、H8S/2239 グループ、 H8S/2238 グループ、H8S/2237 グループ、 H8S/2227 グループ

ハードウェアマニュアル ルネサス16 ビットシングルチップマイクロコンピュータ H8Sファミリ/H8S/2200 シリーズ

H8S/2258	HD64F2258	H8S/2236R	HD6432236R
	HD6432258		HD6432236RW
	HD6432258W	H8S/2237	HD6472237
H8S/2256	HD6432256		HD6432237
	HD6432256W	H8S/2235	HD6432235
H8S/2239	HD64F2239	H8S/2233	HD6432233
	HD6432239	H8S/2227	HD64F2227
	HD6432239W		HD6432227
H8S/2238B	HD64F2238B	H8S/2225	HD6432225
	HD6432238B	H8S/2224	HD6432224
	HD6432238BW	H8S/2223	HD6432223
H8S/2238R	HD64F2238R		
	HD6432238R		
	HD6432238RW		
H8S/2236B	HD6432236B		
	HD6432236BW		

本資料ご利用に際しての留意事項。

- 1. 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
- 3. 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他 軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」 その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 4. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
- 5. 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに 起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
- 6. 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他 応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム 全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に 対する責任は負いません。
- 7. 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
- 8. 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1)生命維持装置。
 - 2)人体に埋め込み使用するもの。
 - 3)治療行為(患部切り出し、薬剤投与等)を行うもの。
 - 4)その他、直接人命に影響を与えるもの。
- 9. 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件 およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品 をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
- 10. 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が 発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作 が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において 冗長設計、延焼対策設計、誤動作防止設計などの安全設計(含むハードウェアおよびソフトウェ ア)およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システム としての安全検証をお願いいたします。
- 11.本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
- 12.本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
- 13.本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業 窓口までご照会ください。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項 については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優 先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は,製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる 一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。 プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。 リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてくだ

5. 製品間の相違について

さい。

【注意】型名の異なる製品に変更する場合は、事前に問題ないことをご確認下さい。

同じグループのマイコンでも型名が違うと、内部メモリ、レイアウトパターンの相違などにより、特性が異なる場合があります。型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

本書の構成

本書は、以下の構成で制作しています。

- 1. 製品ご使用上の注意事項
- 2. 本書の構成
- 3. はじめに
- 4. 本版で改訂された箇所

改訂来歴は、前版の記載内容について訂正された主な箇所についてまとめたものです。改訂内容のすべてについて記載したものではありませんので、詳細については、本書の本文上でご確認ください。

- 5. 目次
- 6. 概要
- 7. 各機能モジュールの説明
 - ・CPU およびシステム制御系
 - ・内蔵周辺モジュール

各モジュールの機能説明の構成は、モジュールごとに異なりますが、一般的には、 特長、 入出力端子、 レジスタの説明、 動作説明、 使用上の注意事項、 などの節で構成されています。

本 LSI を用いた応用システムを設計する際、注意事項を十分確認のうえ設計してください。 各章の本文中には説明に対する注意事項と、各章の最後には使用上の注意事項があります。 必ずお読みください(使用上の注意事項は必要により記載されます)。

- 8. レジスター覧
- 9. 電気的特性
- 10. 付録
 - 製品型名、外形寸法など
- 11. 索引

はじめに

H8S/2238 グループ、H8S/2239 グループ、H8S/2238 グループ、H8S/2237 グループ、H8S/2227 グループは、内部 32 ビット構成の H8S/2000 CPU を核にして、システム構成に必要な周辺機能を集積した高性能マイクロコンピュータです。

内蔵 ROM は、単一電源フラッシュメモリ ($F-ZTAT^{TM*}$)、マスク ROM 版があり、仕様流動性の高い応用機器、量産初期から本格的量産の各状況に応じた、迅速かつ柔軟な対応が可能です。各製品の内蔵周辺機能を以下に示します。

【注】 * F-ZTAT は (株) ルネサス テクノロジの商標です。

• 内蔵周辺機能一覧

グループ名	H8S/2258	H8S/2239	H8S/2238	H8S/2237	H8S/2227
	グループ	グループ	グループ	グループ	グループ
製品名	H8S/2258	H8S/2239	H8S/2238B	H8S/2237	H8S/2227
	H8S/2256		H8S/2238R	H8S/2235	H8S/2225
			H8S/2236B	H8S/2233	H8S/2224
			H8S/2236R		H8S/2223
バスコントローラ (BSC)	(16 ビット)	(16 ビット)	(16 ビット)	(16ビット)	(16ビット)
データトランスファコントローラ					
(DTC)					
DMA コントローラ (DMAC)					
PC ブレークコントローラ (PBC)	×2	×2	×2	×2	×2
16 ビットタイマパルスユニット	× 6	×6	×6	×6	×3
(TPU)					
8 ビットタイマ (TMR)	× 4	× 4	× 4	x 2	×2
ウォッチドッグタイマ (WDT)	×2	×2	×2	x 2	×2
シリアルコミュニケーション	× 4	× 4	× 4	× 4	×3
インタフェース (SCI)					
I ² C バスインタフェース(IIC)	×2(オプション)	×2(オプション)	×2(オプション)		
D/A 変換器	×2	×2	×2	×2	
A/D 変換器 アナログ入力	×8	×8	×8	×8	×8
IEBus™*コントローラ(IEB)	×1				

【注】 * IEBus (Inter Equipment Bus) は NEC エレクトロニクスの商標です。

対象者 このマニュアルは、H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループ、H8S/2237 グループ、H8S/2237 グループを用いた応用システムを設計するユーザを対象としています。 このマニュアルを使用される読者には、電気回路、論理回路、およびマイクロコンピュータに関する 基本的な知識を必要とします。

目的 このマニュアルは、H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループ、H8S/2237 グループ、H8S/2237 グループのハードウェア機能と電気的特性をユーザに理解していただくことを目的にしています。なお、実行命令の詳細については、「H8S/2600 シリーズ、H8S/2000 シリーズ ソフトウェアマニュアル」に記載していますのであわせてご覧ください。

読み方

機能全体を理解しようとするとき

目次に従って読んでください。

本書は、大きく分類すると、CPU、システム制御機能、周辺機能、電気的特性の順に構成されています。

• CPU機能の詳細を理解したいとき

別冊の「H8S/2600シリーズ、H8S/2000シリーズ ソフトウェアマニュアル」を参照してください。

• レジスタ名が分かっていて、詳細機能を知りたいとき

本書の後ろに「索引」があります。索引からページ番号を検索してください。

「第26章 レジスター覧」にアドレス、ビット内容、初期化についてまとめています。

凡例 レジスタ表記 : 16 ビットタイマパルスユニット、シリアルコミュニケーションインタフェースなど、

同一または類似した機能が複数チャネルに存在する場合に次の表記を使用します。

XXX_N (XXX は基本レジスタ名称、N はチャネル番号)

ビット表記順 : 左側が上位ビット、右側が下位ビット

数字の表記 : 2 進数は B'xxxx、16 進数は H'xxxx、10 進数は xxxx

信号の表記:ローアクティブの信号にはオーババーを付けます。xxxx

関連資料一覧 ウェブサイトに最新資料を掲載しています。入手された資料が最新版であるかを確認してください。

(http://japan. renesas.com /)

H8S/2258グループ、H8S/2239グループ、H8S/2238グループ、H8S/2237グループ、H8S/2227グループに関するユーザーズマニュアル

資料名	資料番号
H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループ、H8S/2237 グループ、	本マニュアル
H8S/2227 グループ ハードウェアマニュアル	
H8S/2600 シリーズ、H8S/2000 シリーズ ソフトウェアマニュアル	RJJ09B0143

開発ツール関連ユーザーズマニュアル

資料名	資料番号
H8S、H8/300 シリーズ C/C++コンパイラ、アセンブラ、最適化リンケージエディタ コンパイラパッケージ Ver.6.01 ユーザーズマニュアル	RJJ10J2552
High-performance Embedded Workshop ユーザーズマニュアル	RJJ10J2550

• アプリケーションノート

資料名	資料番号
H8S、H8/300 シリーズ C/C++コンパイラパッケージアプリケーションノート	RJJ05B0558
F-ZTAT マイコンテクニカル Q&A	ADJ - 502 - 055

本版で改訂された箇所

修正項目	ページ		修正		
1.3.2 動作モード別ピン配	1-20 ~	表を修正			
置一覧	1-23	ピン番号		端子名	
表 1.1 H8S/2258 グループの			- F4 €- F5	モード6	モード7 フラッシュ メモリライタ
動作モード別ピン配置一覧		FP-100B			モード*
	1-23	注を追加			
	1-25	【注】* NC は開放とし	してください。		
表 1.2 H8S/2239 グループの	1-24	表を修正			
動作モード別ピン配置一覧		ピン番号		端子名	
		TFP-100B TBP-112A * TFP-100BV TBP-112AV *	モード4 モード	5 E-F6	モード7 フラッシュ メモリ
		TFP-100G			ライタモード
		TFP-100GV FP-100B			
		FP-100BV			
	1-25 ~	表を修正			
	1-28	ピン番号		端子名	
		TFP-100B TBP-112A *1 TFP-100BV TBP-112AV *1	モード4 モード	5 モード6	モード7 フラッシュ メモリ
		TFP-100G TFP-100GV			ライタモード* ²
		FP-100B			
		FP-100BV			
	1-28	注を修正			
		【注】*1 HD64F2239	9のみです。		
		*2 NC は開放 d	としてください。		
表 1.3 H8S/2238 グループの	1-30 ~	表を修正			
動作モード別ピン配置一覧	1-33	ピン番号 TFP-100B FP-100A * ¹ BF	P-112 *2	端子名	100 = 107
		TFP-100BV FP-100AV*1 BP-	-112V *²	モード5 モー	ード6 モード7 フラッシュ メモリ
			P-112A* ² P-112AV* ²		ライタ モード* ⁴
		FP-100B FP-100BV			
		l			
	1-33	注を追加			
		【注】 *4 NC は開放る	としてください。		
表1.4 H8S/2237 グループの	1-34 ~	表を修正			
動作モード別ピン配置一覧	1-37	ピン番号 TFP-100B FP-100A =	モード4 モード	端子名 5 モード6	€-ド7 PROM
		TFP-100BV FP-100AV		2-10	±-1/ PROM ±-1/*
		TFP-100G TFP-100GV			
		FP-100B			
		L			.1

修正項目	ページ	修正箇所				
1.3.2 動作モード別ピン配	1-37	注を追加				
置一覧		【注】* NC は開放としてください。				
表 1.4 H8S/2237 グループの						
動作モード別ピン配置一覧						
表 1.5 H8S/2227 グループの	1-39 ~	表を修正				
動作モード別ピン配置一覧	1-41	ピン番号 端子名 TFP-100B FP-100Ae² モード4 モード5 モード6 モード7 フラッシュ				
		TFP-100B FP-100Av² E− F4 E− F5 E− F6 E− F7 79 y ≥ x = y = y = y = y = y = y = y = y = y =				
	1-41	注を追加				
		【注】*3 NC は開放としてください。				
2.3 アドレス空間	2-8	図を修正				
図 2.5 アドレス空間		H00000000				
		16Mバイト				
		プログラム領域				
		INDEFFERE				
		HOOFFFFFF L				
		本LSIでは使用				
		できません。				
		HFFFFFFF				
2.6 命令セット	2-17	表を修正				
表 2.1 命令の分類		分類 命 令 サイズ 種類				
		データ転送命令 MOV B/W/L 5				
		POP ⁴ , PUSH ⁴ W/L LDM ⁴ , STM ⁵ L				
		MOVFPE*3, MOVTPE*3 B				
		注を追加				
		【注】 *5 STM / LDM 命令を使用する場合はレジスタ ER0 ~ ER6 を使用してください。				
	2-19	表を修正				
		なるに止				
		LDM ^{#2} L @SP+→Rn (レジスタ群)				
		スタックから複数の汎用レジスタヘデータを復帰します。				
		STM № L Rn (レジスタ群) →@-SP				
		複数の汎用レジスタの内容をスタックに退避します。				
		注を修正				
		【注】 *1 サイズはオペランドサイズを示します。				
		B:バイト				
		W : ワード				
		L:ロングワード				
		*2 STM / LDM 命令を使用する場合は ER0 ~ ER6 を使用してください。				

修正項目	ページ	修正箇所		
5.6.5 IRQ 割り込み	5-25	項目を追加		
5.6.6 NMI 割り込み使用上				
の注意				
6.3.4 低消費電力モード遷	6-5	説明を修正		
移時の動作		• SLEEP 命令により高速 モードからサブアクティブへ遷移する場合 (図 6.2		
		(B))		
7.6.4 ウェイト制御	7-26	説明を修正		
(2)端子ウェイトの挿入		BCRL の WAITE ビットを 1 にセットすると、WAIT 端子によるウェイト入力が有		
		効になります。この状態で、外部アドレス空間をアクセスすると、まず、WCRH、WCRLの設定に従ってプログラムウェイトが挿入されます。・・・・		
70 77 15 11 15 75 11	7-31			
7.8 アイドルサイクル	7-31	図を修正		
(3) チップセレクト(CS) 信号とリード(RD)信号の関		CS (1177A) CS (1177B) CS (1177B)		
信与Cリード(ND)信与の例 係		8 (1978) 8 (
図 7.23 チップセレクト				
(CS)とリード(RD)の関		CS(エリアB)とFDのオーバラップ 期間が発生する可能性あり		
係		(a) アイドルサイクル挿入なし (b) アイドルサイクル挿入あり		
		(ICIS1=0) (ICIS1=1 初期値)		
9.2.5 DTC 転送カウントレ ジスタ A (CRA)	9-4、 9-5	説明を修正		
JAJA (ONA)	9-3	リピートモードおよびブロック転送モードでは、上位 8 ビットの CRAH と下位 8 ビットの CRAL に分割されます。リピートモードでは CRAH は転送回数を保持し、		
		CRAL は8ビットの転送カウンタ(1~256)として機能します。また、ブロック転		
		送モードでは、CRAH はブロックサイズを保持し、CRAL は 8 ビットのブロックサ		
		イズカウンタ(1~256)として機能します。CRAL は、1 回のデータ転送を行うた		
		びにデクリメント (-1) され、カウンタ値が H'00 になると、CRAH の内容が転送		
		されます。この動作を繰り返します。		
10.4.2 ポート 7 データレジ	10-17	表を修正		
スタ(P7DR)		ピット ピット名 初期値 RW 説 明 7 P77DR 0 R/W 汎用 出力ポートとして使用する端子の出力データを格納します。		
		6 P76DR 0 RW		
		5 P75DR 0 R/W		
		3 P73DR 0 RW		
		2 P72DR 0 R/W 1 P71DR 0 R/W		
		0 P70DR 0 R/W		
10.6.2 ポート A データレジ	10-22	表を修正		
スタ (PADR)		ビット ビット名 初期値 RW 説 明		
		7~4 — 不定 — リザーブピット リードすると不定値が読み出されます。		
		3 PA3DR 0 R/W 汎用 出力ポートとして使用する端子の出力データを格納します。 2 PA2DR 0 R/W		
		1 PA1DR 0 R/W		
		0 PAODR 0 R/W		

修正項目	ページ	修正箇所				
10.10.2 ポートEデータレ	10-38	表を修正	表を修正			
ジスタ (PEDR)		ビット	ビット名	初期値	R/W	説明
		7	PE7DR	0	R/W	汎用 出力ポートとして使用する端子の出力データを格納します。
		6	PE6DR	0	R/W	
		5	PE5DR	0	R/W	
		4	PE4DR	0	R/W	
		3	PE3DR	0	R/W	
		2	PE2DR PE1DR	0	R/W R/W	
		0	PE0DR	0	R/W	
10.11.2 ポートFデータレ	10-41	表を修訂				
ジスタ (PFDR)	10-41	ビット	ビット名	初期値	R/W	説明
		7	PF7DR	0	R/W	汎用 出力ポートとして使用する端子の出力データを格納します。
		6	PF6DR	0	R/W	
		5	PF5DR	0	R/W	
		4	PF4DR	0	R/W	
		3	PF3DR	0	R/W	
		2	PF2DR	0	R/W	
		1 0	PF1DR PF0DR	0	R/W R/W	
				0	R/VV	
10.12.2 ポートGデータレ	10-45	表を修正				
ジスタ (PGDR)		ビット	ビット名	初期値	R/W	説明
		7~5	-	不定	_	リザーブビット
		4	PG4DR	0	R/W	リードすると不定値が読み出されます。
		3	PG3DR	0	R/W	
		2	PG2DR	0	R/W	
		1	PG1DR	0	R/W	
		0	PG0DR	0	R/W	
10.13 未使用端子の処理	10-47	項目を追加				
11.3.1 タイマコントロール	11-9	表を修]	Ξ			
レジスタ (TCR)		ビット	ビット名	初期値	R/W	説 明
		4	CKEG1	0	R/W	クロックエッジ1、0
		3	CKEG0	0	R/W	入力クロックのエッジを選択します。内部クロックを両エッジでカウントすると、入力クロックの周期が1/2になります(例: φ/4の両エ
						ッジ=∅/2の立ち上がりエッジ)。チャネル1、2、4*、5*で位相計数
						モードを使用する場合は、本設定は無視され、位相計数モードの設定 が優先されます。内部クロックのエッジ選択は、入力クロックが
						もしくはそれより遅い場合に有効です。入力クロックにφ/1、あるい
						は他のチャネルのオーバフロー/アンダフローを選択した場合は本
		ι	J	.L	1	設定は無視され、¢の立ち下がりエッジでカウントされます。
13.3.1 タイマカウンタ	13-3	説明を修	逐正			
(TCNT)		TCNT I	は、リード	/ライ	一可能	な 8 ビットのアップカウンタです。TCNT は、タイ
		マコントロール / ステータスレジスタ (TCSR) の TME ビットが 0 のとき、H'00				
		マコンドロール/スナーテスレシステ(TOSR)の TME こッドが Uのこさ、ROO に初期化されます。				
		タイマ動作中に TCNT を H'00 にする場合には直接 TCNT に H'00 をライトしてく				
		ださい。「13.6.7 TME ピットによる TCNT 初期化時の注意」も参照してください。				
		V Io				

修正項目	ページ	修正箇所		
13.6.3 PSS、CKS2~CKS0 ビットの書き換え	13-14	説明を修正 WDT の動作中に TCSR の PSS、CKS2~CKS0 ビットを書き換えると、カウントアップが正しく行われない場合があります。 PSS、CKS2~CKS0 ビットを書き換えるときは、必ず WDT を停止させてから (TME ビットを 0 にクリアしてから) 行		
40.07 TMF 12.11 1= 1-7	40.44	ってください。		
13.6.7 TME ビットによる TCNT 初期化時の注意	13-14	項目を追加		
15.3.8 スマートカードモードレジスタ (SCMR)	15-19	だット ビット 初期値 R/W 説 明 3 SDIR 0 R/W スマートカードデータトランスファディレクションシリアルノバラレル変換の方向を選択します。 0 : LSBファーストで送受信 1: MSBファーストで送受信 送受信フォーマットが8ビットデータの場合のみ有効です。調歩同期式モードアビットデータの場合を除き、シリアル通信のモードによらず、LSBファーストグMSBファーストの選択が可能です。7ビットデータの場合は0に設定しLSBファーストで使用してください。		
16.3.6 I ² C バスコントロー	16-11	表を修正		
ルレジスタ(ICCR)		ピット ピット名 初期値 R/W 説明 7 ICE 0 R/W I ² C バスインタフェースイネーブル このピットを1にセットすると I ² C バスインタフェースモジュールは送受信可能となり、SCL、SDA 端子と接続されてバスを駆動できる状態になります。また、ICMR、ICDR がアクセス可能となります。また、ICMR、ICDR がアクセス可能となります。このビットがクリアされた状態では、SCL/SDA は出力禁止(SCL/SDA への入力は有効)となります。SAR、SARXがアクセス可能となります。		
16.4.4 マスタ受信動作 (1) ウェイトを利用した受信動作 図 16.10 マスタ受信モード (複数パイト数受信)のフローチャート例(WAIT=1)	16-26	マスタ受信モード		

修正項目	ページ	修正箇所
16.4.6 スレーブ送信動作 図 16.17 スレーブ送信モー ドフローチャート例	16-35	図を修正 ACKE=0 (ICCR) をライト (ACKB=0クリア) TRS=0 (ICCR) を設定 [8] スレーブ受信モードに設定 [9] ダミーリード (SCLラインを開放) ICCRのIRICフラグをリード [10] 停止条件待ち
		ICCRのIRIC フラグをリード
	16-36	説明を修正
		1. スレーブ受信モードの初期設定を行い、自分のアドレス受信を待ちます。
		スレーブ受信モードの初期設定時、ICCR の ACKE ビットに 1 をライトしてください。スレーブ送信モードに遷移後、アクノリッジビットの受信を有効にするために必要になります。
		・・・・ 4. マスタデバイスは転送フレームの 9 クロック目に SDA を Low レベルにし、アクノリッジを返します。このアクノリッジは ICSR の ACKE ビットが 1 のとき、ACKB ビットに格納されるので転送動作が正常に行われたかどうか確認することができます。・・・
	16-37	説明を修正 10. SCL が High レベルのとき SDA が Low レベルから High レベルに変化して停止条件を検出すると、ICCR の BBSY フラグが 0 にクリアされ、ICSR の STOP フラグが 1 にセットされます。同時に IRIC フラグが 1 にセットされます。IRIC フラグがセットされているときは、IRIC フラグを 0 にクリアします。 再度スレーブ送信動作を行う場合は、初期設定から実施してください。
 17.2 入出力端子	17-3	表を修正
		端子名 記号 入出力 機能 アナログ入力端子0 ANO [®] 入力 アナログ入力端子1 AN1 [®] 入力 アナログ入力端子2 AN2 入力 アナログ入力端子3 AN3 入力 注を追加
		【注】* H8S/2239 グループ、H8S/2227 グループ、H8S/2238R、H8S/2236R の
17.8.4 アナログ電源端子ほかの設定範囲 AVcc、AVss と Vcc、Vssの関係	17-15	ANO、AN1 は Vcc = AVcc 時のみ使用可能です。 説明を修正 AVcc、AVss と Vcc、Vss との関係は AVss = Vss とし、さらに、A/D 変換器を使用 しないときも AVcc、AVss 端子をオープンにしないでください。また、H8S/2239 グループ、H8S/2227 グループ、H8S/2238R、H8S/2236R のアナログ入力端子 ANO、 AN1 は Vcc = AVcc 時のみ使用可能となります。

修正項目	ページ	修正箇所
27.3.2 DC 特性	27-24	表を修正
表 27.14 DC 特性 (1)		項目
	27-36	条件を修正
表 27.23 A/D 変換特性	2, 66	条件 A(F-ZTAT 版、マスク ROM 版): V _{CC} = 2.7~3.6V*、AV _{CC} = 2.7~3.6V*、V _{ref} = 2.7V~AV _{CC} 、V _{SS} = AV _{SS} = 0V、f = 2~16.0MHz、T _a = -20~+75 (通常仕様品)条件 B(マスク ROM 版): V _{CC} = 2.2~3.6V*、AV _{CC} = 2.2~3.6V*、V _{ref} = 2.2V~AV _{CC} 、V _{SS} = AV _{SS} = 0V、φ = 2~6.25MHz、Ta = -20~+75 (通常仕様品)、T _a = -40~+85 (広温度範囲仕様品) 条件 C (F-ZTAT 版、マスク ROM 版): V _{CC} = 3.0~3.6V*、AV _{CC} = 3.0~3.6V*、V _{ref} = 3.0V~AV _{CC} 、V _{SS} = AV _{SS} = 0V、φ = 10.0~20.0MHz、T _a = -20~+75 (通常仕様品)、T _a = -40~+85 (広温度範囲仕様品) 注を追加
27.5.2 DC 特性	27-56	表を修正
表 27.39 DC 特性 (1)		項目 記号 min byp max 単位 測定条件 A力High PES. STBY. NMI, FWE. MD2~MD0 EXTAL、ボート1、3、 7、A~G ボート4率、9 Vcc×0.8 AVcc+0.3 V AVcc+0.3 V Vcc×0.8 AVcc+0.3 V AVcc+0.3 AVcc+0.3 V AVcc+0.3 AVcc+0.3 V AVcc+0.3 AV
27.5.4 A/D 変換特性	27-67	条件を修正
表 27.47 A/D 変換特性		条件 A(F-ZTAT 版、マスク ROM 版): V _{CC} = 2.7~3.6V*、AV _{CC} = 2.7~3.6V*、V _{ref} = 2.7V~AV _{CC} 、V _{SS} = AV _{SS} = 0V、f = 2~13.5MHz、T _a = -20~+75 (通常仕様品)、T _a = -40~+85 (広温度範囲仕様品) 条件 B(F-ZTAT 版): V _{CC} = 2.2~3.6V*、AV _{CC} = 2.2~3.6V*、V _{ref} = 2.2V~AV _{CC} 、V _{SS} = AV _{SS} = 0V、φ = 2~6.25MHz、T _a = -20~+75 (通常仕様品) 条件 C(マスク ROM 版): V _{CC} = 2.2~3.6V*、AV _{CC} = 2.2~3.6V*、V _{ref} = 2.2V~AV _{CC} 、V _{SS} = AV _{SS} = 0V、φ = 2~6.25MHz、T _a = -20~+75 (通常仕様品)、T _a = -40~+85 (広温度範囲仕様品) 注を追加

修正項目	ページ	修正箇所					
27.6.2 DC 特性	27-71	表を修正					
表 27.51 DC 特性 (1)		入力High レベル電圧	項目 RES、STE MD2~MD EXTAL、オ 7、A~G ポート4 ⁸⁶	0、FWE 比→ ト1、3、	記号 min Vcc×0.9 Vcc×0.8 Vcc×0.8	_ Vcc+0.3 V	,
		注を追加					
		【注】*5 V _{CC} < AV _{CC} のとき、P40、P41 の max は V _{CC} + 0.3V になります。					
	27-81	条件を修正				op max la vee	3.01 [2.4.7.6.7.6
表 27.57 A/D 変換特性					OM#6 > . \/	- 2 7 - 2 6\/*	۸\/ - 2.7 - 2.6\/*
表 27.57 A/D 変換特性						_	$AV_{CC} = 2.7 \sim 3.6V^*$
		$V_{ref} = 2.7V \sim AV_{CC}, V_{SS} = AV_{SS} = 0V, \phi = 2 \sim 13.5MHz, T_a = -20 \sim +75$ (通常					- 20~+/5 (週吊仕様
		品)、T _a =	- 40 ~ +	85 (広温)	度範囲仕様品	3)	
		条件 (ζ マス	スク ROI	M版):Vcc=	2.2 ~ 3.6V*、	AV _{CC} = 2.2 ~ 3.6\	/*, V _{ref} = 2.2V ~ AVCC,
		V _{SS} = AV _{SS}	= 0V、 φ	= 2 ~ 6.25N	1Hz、T _a = - 2	0~+75 (通常	仕様品)、T _a = - 40~
		+85 (広	温度範囲	1仕様品)			
		注を追加					
					=+ = = 4	+	
		【注】* A	ANO, AN	N1 II V _{CC} = A	AV _{CC} 時のみ(使用可能です。	
B. 型名一覧	付録-7	表を修正					
表 B.3 H8S/2238 グループ			製品分類	Į	製品型名	マーク型名	パッケージ (コード)
型名一覧		H8S/2238B	マスク ROM版	5V品	HD6432238B	HD6432238B(***)TE	100ピンTQFP (TFP-100B)
			ROMAX			HD6432238B(***)TF	100ピンTQFP (TFP-100G)
						HD6432238B(***)F HD6432238B(***)FA	100ピンQFP (FP-100A) 100ピンQFP (FP-100B)
				I ² Cバスインタ	HD6432238BW	HD6432238BW(***)TE	100ピンTQFP (TFP-100B)
				フェース		HD6432238BW(***)TF	100ピンTQFP (TFP-100G)
				内蔵品		HD6432238BW(***)F	100ピンQFP (FP-100A)
				(5V品)		HD6432238BW(***)FA	100ピンQFP (FP-100B)
		H8S/2238R	マスク ROM版	3.0V品	HD6432238R	HD6432238R(***)TE	100ピンTQFP (TFP-100B)
				2.2V品		HD6432238R(***)TF HD6432238R(***)FA	100ピンTQFP (TFP-100G) 100ピンQFP (FP-100B)
				ピCバスインタ	HD6432238RW	HD6432238RW(***)TE	100ピンTQFP (TFP-100B)
				フェース		HD6432238RW(***)TF	100ピンTQFP (TFP-100G)
				内蔵品 (3V品)		HD6432238RW(***)FA	100ピンQFP (FP-100B)
					1	L	
	付録-8	表を修正					
			製品分类	Ą	製品型名	マーク型名	パッケージ (コード)
		H8S/2236B	マスク	5V品	HD6432236B	HD6432236B(***)TE	100ピンTQFP (TFP-100B)
			ROM版			HD6432236B(***)F	100ピンTQFP (TFP-100G) 100ピンQFP (FP-100A)
						HD6432236B(***)FA	100ピンQFP (FP-100A)
				rc バスインタ	HD6432236BW	HD6432236BW(***)TE	100ピンTQFP (TFP-100B)
				フェース		HD6432236BW(***)TF	100ピンTQFP (TFP-100G)
				内蔵品 (5V品)		HD6432236BW(***)F	100ピンQFP (FP-100A)
		1100,0000			LIDO 4000000	HD6432236BW(***)FA	100ピンQFP (FP-100B)
		H8S/2236R	マスク ROM版	3.0V品、 2.2V品	HD6432236R	HD6432236R(***)TE HD6432236R(***)TF	100ピンTQFP (TFP-100B) 100ピンTQFP (TFP-100G)
				~. E V HH		HD6432236R(***)FA	100ピンQFP (FP-100B)
				rcバスインタ	HD6432236RW	HD6432236RW(***)TE	100ピンTQFP (TFP-100B)
				フェース		HD6432236RW(***)TF	100ピンTQFP (TFP-100G)
				内蔵品 (3V品)		HD6432236RW(***)FA	100ピンQFP (FP-100B)
			l .	(O * HH/			

修正項目	ページ	修正箇所
C. 外形寸法図	付録-10	図を差し替え
図 C.1 外形寸法図		
(TFP-100B)		
図 C.2 外形寸法図	付録-11	
(TFP-100G)		
図 C.3 外形寸法図	付録-12	
(FP-100A)		
図 C.4 外形寸法図	付録-13	
(FP-100B)		
図 C.5 外形寸法図(BP-112)	付録-14	
図 C.6 外形寸法図	付録-15	
(TBP-112A、TBP-112AV)		

目次

1.	慨要	1-1
1.1	特長	1-1
1.2	内部ブロック図	1-4
1.3	端子説明	1-9
1.3	.1 ピン配置図	1-9
1.3	.2 動作モード別ピン配置一覧	1-20
1.3	.3 端子機能	1-42
2. (CPU	2-1
2.1	特長	2-1
2.1	.1 H8S/2600 CPU と H8S/2000 CPU との相違点	2-2
2.1	.2 H8/300 CPU との相違点	2-3
2.1	.3 H8/300H CPU との相違点	2-3
2.2	CPU動作モード	2-4
2.2	.1 ノーマルモード	2-4
2.2	.2 アドバンストモード	2-6
2.3	アドレス空間	2-8
2.4	レジスタの構成	2-9
2.4	.1 汎用レジスタ	2-10
2.4	.2 プログラムカウンタ (PC)	2-11
2.4	.3 エクステンドレジスタ (EXR)	2-11
2.4	.4 コンディションコードレジスタ(CCR)	2-12
2.4	.5 CPU 内部レジスタの初期値	2-13
2.5	データ形式	2-14
2.5	.1 汎用レジスタのデータ形式	2-14
2.5	2 メモリ上でのデータ形式	2-16
2.6	命令セット	2-17
2.6	.1 命令の機能別一覧	2-18
2.6	.2 命令の基本フォーマット	2-28
2.7	アドレッシングモードと実効アドレスの計算方法	2-29
2.7		
2.7	.2 レジスタ間接 @ERn	2-29
2.7	.3 ディスプレースメント付きレジスタ間接 @ (d:16,ERn) / @ (d:32,ERn)	2-29
2.7		

2.7.5	絶対アドレス @aa:8/@aa:16/@aa:24/@aa:32	2-30
2.7.6	イミディエイト #xx:8/#xx:16/#xx:32	2-31
2.7.7	プログラムカウンタ相対 @ (d:8, PC) / @ (d:16, PC)	2-31
2.7.8	メモリ間接 @@aa:8	2-31
2.7.9	実効アドレスの計算方法	2-32
2.8	処理状態	2-35
2.9	使用上の注意事項	2-37
2.9.1	TAS 命令	2-37
2.9.2	STM/LDM 命令	2-37
2.9.3	ビット操作命令使用上の注意事項	2-37
2.9.4	ライト専用ビットを含むレジスタのアクセス方法	2-39
3. MC	CU 動作モード	3-1
3.1	動作モードの選択	3-1
3.2	レジスタの説明	3-2
3.2.1	モードコントロールレジスタ (MDCR)	3-2
3.2.2	システムコントロールレジスタ(SYSCR)	
3.3	各動作モードの説明	
3.3.1	モード 4	3-4
3.3.2	モード 5	3-4
3.3.3	モード 6	3-4
3.3.4	モード7	3-5
3.3.5	端子機能	3-5
3.4	各動作モードのアドレスマップ	3-6
4. 例络	外処理	4-1
4.1	例外処理の種類と優先度	4-1
4.2	例外処理要因とベクタテーブル	4-2
4.3	リセット	4-3
4.3.1	リセットの種類	4-3
4.3.2	リセット例外処理	4-3
4.3.3	リセット直後の割り込み	4-4
4.3.4	リセット解除後の内蔵周辺機能	4-5
4.4	トレース例外処理	4-5
4.5	割り込み例外処理	4-5
4.6	トラップ命令例外処理	4-6
4.7	例外処理後のスタックの状態	4-7
4.8	使用上の注意事項	4-7

5. 割	り込みコントローラ	5-1
5.1	特長	5-1
5.2	入出力端子	5-2
5.3	レジスタの説明	5-3
5.3.1	インタラプトプライオリティレジスタ A~L、O(IPRA~IPRL、IPRO)	5-4
5.3.2	P. IRQ イネーブルレジスタ(IER)	5-5
5.3.3	IRQ センスコントロールレジスタ H、L(ISCRH、ISCRL)	5-5
5.3.4	IRQ ステータスレジスタ(ISR)	5-7
5.4	割り込み要因	5-7
5.4.1	外部割り込み	5-7
5.4.2	2 内部割り込み	5-8
5.4.3	3 割り込み例外処理ベクタテーブル	5-9
5.5	割り込み動作	5-12
5.5.1	割り込み制御モードと割り込み動作	5-12
5.5.2	2 割り込み制御モード 0	5-16
5.5.3	3 割り込み制御モード 2	5-18
5.5.4	割り込み例外処理シーケンス	5-19
5.5.5	5 割り込み応答時間	5-21
5.5.6	5 割り込みによる DTC、DMAC の起動	5-21
5.6	使用上の注意事項	5-24
5.6.1	割り込みの発生とディスエーブルとの競合	5-24
5.6.2	別り込みを禁止している命令	5-25
5.6.3	8 割り込み禁止期間	5-25
5.6.4	EEPMOV 命令実行中の割り込み	5-25
5.6.5	iRQ 割り込み	5-25
5.6.6	5 NMI 割り込み使用上の注意	5-25
6. P	C ブレークコントローラ(PBC)	6-1
6.1	特長	6-1
6.2	レジスタの説明	6-2
6.2.1	ブレークアドレスレジスタ A (BARA)	6-2
6.2.2	プレークアドレスレジスタ B (BARB)	6-2
6.2.3	プレークコントロールレジスタ A (BCRA)	6-3
6.2.4	ブレークコントロールレジスタ B (BCRB)	6-3
6.3	動作説明	6-4
6.3.1	命令フェッチによる PC ブレーク割り込み動作	6-4
6.3.2	アータアクセスによる PC ブレーク割り込み動作	6-4
6.3.3	3 データ連続転送時の PC ブレーク動作	6-5
6.3.4	低消費電力モード遷移時の動作	6-5
6.3.5	6 命令実行が1ステート遅れる場合	6-6

6.4	使用上の注意事項	6-6
6.4.1	モジュールストップモードの設定	6-6
6.4.2	PC ブレーク割り込み	6-6
6.4.3	CMFA、CMFB	6-6
6.4.4	DTC、DMAC がバスマスタのときに発生した PC ブレーク割り込み	6-6
6.4.5	BSR、JSR、JMP、TRAPA、RTE、RTS の次のアドレスの命令フェッチに PC ブレークを 設定した場合	67
C 1 C	tdc U に場合	
6.4.6 6.4.7	LDC、ANDC、ORC、AORC mマによりT こットを設定した場合 Bcc 命令の次のアドレスの命令フェッチに PC ブレークを設定した場合	
6.4.8	Bcc 命令の分岐先のアドレスの命令フェッチに PC ブレークを設定した場合	
00		,
7. バン	スコントローラ	7-1
7.1	特長	7-1
7.2	入出力端子	7-3
7.3	レジスタの説明	7-3
7.3.1	バス幅コントロールレジスタ(ABWCR)	7-4
7.3.2	アクセスステートコントロールレジスタ(ASTCR)	7-4
7.3.3	ウェイトコントロールレジスタ H、L(WCRH、WCRL)	7-5
7.3.4	バスコントロールレジスタ H (BCRH)	7-7
7.3.5	バスコントロールレジスタ L (BCRL)	7-8
7.3.6	端子機能コントロールレジスタ(PFCR)	7-9
7.4	バス制御	7-10
7.4.1	エリア分割	7-10
7.4.2	バス仕様	7-11
7.4.3	各エリアのバスインタフェース	7-12
7.4.4	チップセレクト信号	7-12
7.5	基本動作タイミング	7-13
7.5.1	内蔵メモリ(ROM、RAM)アクセスタイミング	7-13
7.5.2	内蔵周辺モジュールアクセスタイミング	7-14
7.5.3	外部アドレス空間アクセスタイミング	7-15
7.6	基本バスインタフェース	7-15
7.6.1	データサイズとデータアライメント	7-15
7.6.2	有効ストローブ	7-17
7.6.3	基本タイミング	7-18
7.6.4	ウェイト制御	7-26
7.7	バーストROMインタフェース	
7.7.1	基本タイミング	
7.7.2	ウェイト制御	
7.8	アイドルサイクル	
7.9	バス解放	
7.9.1	バス権解放の使用上の注意事項	
	· · · · · · · · · · · · · · · · · · ·	

7.10	バスアービトレーション	7-34
7.10.1	動作説明	7-34
7.10.2	バス権移行タイミング	7-34
7.10.3	外部バス権解放使用上の注意事項	7-35
7.11	リセットとバスコントローラ	7-35
8. DM/	A コントローラ (DMAC)	8-1
8.1	特長	8-1
8.2	入出力端子	8-3
8.3	レジスタの説明	8-3
8.3.1	メモリアドレスレジスタ (MARA、MARB)	8-5
8.3.2	I/O アドレスレジスタ(IOARA、IOARB)	8-5
8.3.3	転送カウントレジスタ(ETCRA、ETCRB)	8-6
8.3.4	DMA コントロールレジスタ (DMACRA、 DMACRB)	8-6
8.3.5	DMA バンドコントロールレジスタ H、L (DMABCRH、DMABCRL)	8-12
8.3.6	DMA ライトイネーブルレジスタ (DMAWER)	8-20
8.3.7	DMA ターミナルコントロールレジスタ(DMATCR)	8-22
8.4	起動要因	8-23
8.4.1	内部割り込み要求による起動	8-23
8.4.2	外部リクエストによる起動	8-24
8.4.3	オートリクエストによる起動	8-24
8.5	動作説明	8-25
8.5.1	転送モード	8-25
8.5.2	シーケンシャルモード	8-26
8.5.3	アイドルモード	8-29
8.5.4	リピートモード	8-31
8.5.5	シングルアドレスモード	8-34
8.5.6	ノーマルモード	8-38
8.5.7	プロック転送モード	8-41
8.5.8	基本バスサイクル	8-46
8.5.9	DMA 転送(デュアルアドレスモード)のバスサイクル	8-46
8.5.10	DMA 転送(シングルアドレスモード)のバスサイクル	8-54
8.5.11	複数チャネルの動作	8-58
8.5.12	DMAC と外部バス権要求、DTC の関係	8-59
8.5.13	DMAC と NMI 割り込み	8-59
8.5.14	DMAC の強制終了	8-60
8.5.15	フルアドレスモードの解除	8-60
8.6	割り込み要因	8-61
8.7	使用上の注意事項	8-61

9. デー	-タトランスファコントローラ(DTC)	9-1
9.1	特長	9-1
9.2	レジスタの説明	
9.2.1	DTC モードレジスタ A(MRA)	9-3
9.2.2	DTC モードレジスタ B (MRB)	9-4
9.2.3	DTC ソースアドレスレジスタ (SAR)	9-4
9.2.4	DTC デスティネーションアドレスレジスタ (DAR)	
9.2.5	DTC 転送カウントレジスタ A(CRA)	
9.2.6	DTC 転送カウントレジスタ B(CRB)	9-5
9.2.7	DTC イネーブルレジスタ A~G、I (DTCERA~DTCERG、DTCERI)	9-5
9.2.8	DTC ベクタレジスタ (DTVECR)	9-6
9.3	起動要因	9-6
9.4	レジスタ情報の配置とDTCベクタテーブル	9-8
9.5	動作説明	9-11
9.5.1	ノーマルモード	9-12
9.5.2	リピートモード	9-13
9.5.3	ブロック転送モード	9-14
9.5.4	チェイン転送	9-15
9.5.5	割り込み要因	9-16
9.5.6	動作タイミング	9-16
9.5.7	DTC 実行ステート数	9-17
9.6	DTC使用手順	9-18
9.6.1	割り込みによる起動	9-18
9.6.2	ソフトウェアによる起動	9-19
9.7	DTC使用例	9-19
9.7.1	ノーマルモード	9-19
9.7.2	ソフトウェア起動	9-20
9.8	使用上の注意事項	9-20
9.8.1	モジュールストップモードの設定	9-20
9.8.2	内蔵 RAM	9-20
9.8.3	DTCE ビットの設定	9-21
10. I/O	ポート	10-1
10.1	ポート1	
10.1.1	ポート 1 データディレクションレジスタ(PIDDR)	
10.1.2	ポート 1 データレジスタ (PIDR)	
10.1.3	ポート 1 レジスタ (PORT1)	
10.1.4	端子機能	
10.2	ポート3	
10.2.1		

10.2.2	ポート 3 データレジスタ (P3DR)	10-11
10.2.3	ポート 3 レジスタ (PORT3)	10-11
10.2.4	ポート 3 オープンドレインコントロールレジスタ (P3ODR)	10-12
10.2.5	端子機能	10-12
10.3	ポート4	10-16
10.3.1	ポート 4 レジスタ (PORT4)	10-16
10.3.2	端子機能	10-16
10.4	ポート7	10-17
10.4.1	ポート 7 データディレクションレジスタ(P7DDR)	10-17
10.4.2	ポート 7 データレジスタ(P7DR)	10-17
10.4.3	ポート 7 レジスタ (PORT7)	10-18
10.4.4	端子機能	10-18
10.5	ポート9	10-20
10.5.1	ポート 9 レジスタ (PORT9)	10-21
10.5.2	端子機能	10-21
10.6	ポートA	10-21
10.6.1	ポート A データディレクションレジスタ(PADDR)	10-21
10.6.2	ポート A データレジスタ(PADR)	10-22
10.6.3	ポート A レジスタ (PORTA)	10-22
10.6.4	ポート A プルアップ MOS コントロールレジスタ(PAPCR)	10-22
10.6.5	ポート A オープンドレインコントロールレジスタ(PAODR)	10-23
10.6.6	端子機能	10-23
10.6.7	ポート A 入力プルアップ MOS の状態	10-25
10.7	ポートB	10-25
10.7.1	ポート B データディレクションレジスタ(PBDDR)	10-25
10.7.2	ポート B データレジスタ (PBDR)	10-26
10.7.3	ポート B レジスタ (PORTB)	10-26
10.7.4	ポート B プルアップ MOS コントロールレジスタ(PBPCR)	10-27
10.7.5	端子機能	10-27
10.7.6	ポート B 入力プルアップ MOS の状態	10-31
10.8	ポートC	
10.8.1	ポート C データディレクションレジスタ(PCDDR)	
10.8.2	ポート C データレジスタ (PCDR)	10-32
10.8.3	ポートCレジスタ(PORTC)	10-33
10.8.4	ポート C プルアップ MOS コントロールレジスタ(PCPCR)	10-33
10.8.5	端子機能	
10.8.6	ポート C 入力プルアップ MOS の状態	10-34
10.9	ポートD	
10.9.1	ポート D データディレクションレジスタ(PDDDR)	10-35
10.9.2	ポート D データレジスタ(PDDR)	
10.9.3	ポート D レジスタ (PORTD)	10-36

10.9.4	ポート D プルアップ MOS コントロールレジスタ(PDPCR)	10-36
10.9.5	端子機能	10-36
10.9.6	ポート D 入力プルアップ MOS の状態	10-37
10.10	ポートE	10-38
10.10.	Ⅰ ポートEデータディレクションレジスタ(PEDDR)	10-38
10.10.	2 ポートEデータレジスタ(PEDR)	10-38
10.10.	3 ポートEレジスタ (PORTE)	10-39
10.10.	4 ポートEプルアップ MOS コントロールレジスタ(PEPCR)	10-39
10.10.	5 端子機能	10-39
10.10.	5 ポートE入力プルアップ MOS の状態	10-40
10.11	ポートF	10-41
10.11.	1 ポートFデータディレクションレジスタ(PFDDR)	10-41
10.11.	2 ポート F データレジスタ(PFDR)	10-41
10.11.	3 ポートFレジスタ (PORTF)	10-42
10.11.4	4 端子機能	10-42
10.12	ポートG	10-44
10.12.	ı ポート G データディレクションレジスタ(PGDDR)	10-44
10.12.	2 ポート G データレジスタ(PGDR)	10-45
10.12.	3 ポート G レジスタ (PORTG)	10-45
10.12.	4 端子機能	10-45
10.13	未使用端子の処理	10-47
11. 16	ビットタイマパルスユニット(TPU)	11-1
11.1	特長	11-1
11.2	入出力端子	11-6
11.3	レジスタの説明	11-7
11.3.1	タイマコントロールレジスタ(TCR)	11-9
11.3.2	タイマモードレジスタ(TMDR)	11-14
11.3.3	タイマ I/O コントロールレジスタ (TIOR)	11-15
11.3.4	タイマインタラプトイネーブルレジスタ(TIER)	11-32
11.3.5	タイマステータスレジスタ (TSR)	11-33
11.3.6	タイマカウンタ (TCNT)	11-35
11.3.7	タイマジェネラルレジスタ (TGR)	11-36
11.3.8	タイマスタートレジスタ (TSTR)	11-36
11.3.9	タイマシンクロレジスタ(TSYR)	11-37
11.4	動作説明	11-38
11.4.1	基本動作	11-38
11.4.2	同期動作	11 44
	□ 知	11-44
11.4.3	回 期型ITF	

11.4.5	PWM モード	11-52
11.4.6	位相計数モード	11-57
11.5	割り込み要因	11-62
11.6	DTCの起動	11-64
11.7	DMACの起動 (H8S/2239グループのみ)	11-64
11.8	A/D変換器の起動	11-65
11.9	動作タイミング	11-65
11.9.1	入出力タイミング	11-65
11.9.2	割り込み信号タイミング	11-69
11.10	使用上の注意事項	11-73
11.10.	1 モジュールストップモードの設定	11-73
11.10.	2 入力クロックの制限事項	11-73
11.10.	3 周期設定上の注意事項	11-74
11.10.	4 TCNT のライトとクリアの競合	11-74
11.10.	5 TCNT のライトとカウントアップの競合	11-75
11.10.	5 TGR のライトとコンペアマッチの競合	11-76
11.10.	7 バッファレジスタのライトとコンペアマッチの競合	11-77
11.10.	B TGR のリードとインプットキャプチャの競合	11-77
11.10.) TGR のライトとインプットキャプチャの競合	11-78
11.10.	10 バッファレジスタのライトとインプットキャプチャの競合	11-79
11.10.	11 オーバフロー / アンダフローとカウンタクリアの競合	11-80
11.10.	12 TCNT のライトとオーバフロー / アンダフローの競合	11-81
11.10.	13 入出力端子の兼用	11-81
11.10.	14 モジュールストップ時の割り込み	11-81
12. 8 E	゚ットタイマ(TMR)	12-1
12.1	特長	12-1
12.2	入出力端子	12-3
12.3	レジスタの説明	12-3
12.3.1	タイマカウンタ (TCNT)	12-4
12.3.2	タイムコンスタントレジスタ(TCORA)	12-4
12.3.3	タイムコンスタントレジスタ B(TCORB)	12-4
12.3.4	タイマコントロールレジスタ (TCR)	12-4
12.3.5	タイマコントロール / ステータスレジスタ (TCSR)	12-6
12.4	動作説明	12-9
12.4.1	パルス出力	12-9
12.5	動作タイミング	12-10
12.5.1	TCNT のカウントタイミング	12-10
12.5.2	コンペアマッチ時の CMFA、CMFB フラグのセットタイミング	12-11

12.5.3	コンペアマッチ時のタイマ出力タイミング	12-11
12.5.4	コンペアマッチによるカウンタクリアタイミング	12-12
12.5.5	TCNT の外部リセットタイミング	12-12
12.5.6	オーバフローフラグ(OVF)のセットタイミング	12-13
12.6	カスケード接続時の動作	12-14
12.6.1	16 ビットカウントモード	12-14
12.6.2	コンペアマッチカウントモード	12-14
12.7	割り込み要因	12-15
12.7.1	割り込み要因と DTC 起動	12-15
12.7.2	A/D 変換器の起動	12-15
12.8	使用上の注意事項	12-16
12.8.1	TCNT のライトとカウンタクリアの競合	12-16
12.8.2	TCNT のライトとカウントアップの競合	12-16
12.8.3	TCOR のライトとコンペアマッチの競合	12-17
12.8.4	コンペアマッチ A、B の競合	12-17
12.8.5	内部クロックの切り替えと TCNT の動作	12-18
12.8.6	モジュールストップ時の割り込み	12-19
12.8.7	カスケード接続時のモード設定	12-19
13. ウォ	ッチドッグタイマ(WDT)	13-1
13.1	特長	13-1
13.2	入出力端子	13-3
13.3	レジスタの説明	13-3
13.3.1	タイマカウンタ (TCNT)	13-3
13.3.2	タイマコントロール / ステータスレジスタ (TCSR)	13-3
13.3.3	リセットコントロール / ステータスレジスタ(RSTCSR)(WDT_0 のみ)	13-7
13.4	動作説明	13-8
13.4.1	ウォッチドッグタイマモード	13-8
13.4.2	インターバルタイマモード	13-9
13.4.3	オーバフローフラグ(OVF)のセットタイミング	13-10
13.4.4	ウォッチドッグタイマオーバフローフラグ(WOVF)のセットタイミング	13-11
13.5	割り込み要因	13-11
13.6	使用上の注意事項	13-12
13.6.1	レジスタアクセス時の注意事項	13-12
13.6.2	タイマカウンタ (TCNT) のライトとカウントアップの競合	13-13
13.6.3	PSS、CKS2~CKS0 ビットの書き換え	13-14
13.6.4	ウォッチドッグタイマモードとインターバルタイマモードの切り替え	13-14
13.6.5	ウォッチドッグタイマモードでの内部リセット	13-14
13.6.6	インターバルタイマモードでの OVF フラグのクリア	13-14
13.6.7	TME ビットによる TCNT 初期化時の注意	13-14

14. IEB	us™コントローラ(IEB)(H8S/2258 グループ)	14-1
14.1	特長	14-1
14.1.1	IEBus 通信プロトコル	14-3
14.1.2	伝送プロトコル	14-5
14.1.3	伝送データ(データフィールドの内容)	14-11
14.1.4	ビットフォーマット	14-14
14.2	入出力端子	14-14
14.3	レジスタの説明	14-15
14.3.1	IEBus コントロールレジスタ (IECTR)	14-16
14.3.2	IEBus コマンドレジスタ(IECMR)	14-18
14.3.3	IEBus マスタコントロールレジスタ(IEMCR)	14-19
14.3.4	IEBus 自局アドレスレジスタ 1(IEAR1)	14-21
14.3.5	IEBus 自局アドレスレジスタ 2 (IEAR2)	14-21
14.3.6	IEBus スレープアドレス設定レジスタ 1 (IESA1)	14-22
14.3.7	IEBus スレープアドレス設定レジスタ 2 (IESA2)	14-22
14.3.8	IEBus 送信電文長レジスタ (IETBFL)	14-23
14.3.9	IEBus 送信バッファレジスタ(IETBR)	14-23
14.3.10) IEBus 受信マスタアドレスレジスタ 1(IEMA1)	14-24
14.3.11	I IEBus 受信マスタアドレスレジスタ 2(IEMA2)	14-25
14.3.12	2 IEBus 受信コントロールフィールドレジスタ(IERCTL)	14-25
14.3.13	3 IEBus 受信電文長レジスタ(IERBFL)	14-26
14.3.14	4 IEBus 受信バッファレジスタ(IERBR)	14-26
14.3.15	5 IEBus ロックアドレスレジスタ 1(IELA1)	14-27
14.3.16	6 IEBus ロックアドレスレジスタ 2(IELA2)	14-28
14.3.17	7 IEBus ゼネラルフラグレジスタ(IEFLG)	14-29
14.3.18	3 IEBus 送信 / 暴走ステータスレジスタ(IETSR)	14-31
14.3.19	ョ IEBus 送信 / 暴走割り込み許可レジスタ(IEIET)	14-33
14.3.20) IEBus 送信エラーフラグレジスタ(IETEF)	14-34
14.3.21	I IEBus 受信ステータスレジスタ(IERSR)	14-36
14.3.22	2 IEBus 受信割り込み許可レジスタ(IEIER)	14-37
14.3.23	3 IEBus 受信エラーフラグレジスタ(IEREF)	14-38
14.4	動作説明	14-39
14.4.1	マスタ送信動作	14-39
14.4.2	スレープ受信動作	14-42
14.4.3	マスタ受信動作	14-45
14.4.4	スレーブ送信動作	14-48
14.5	割り込み要因	14-51
14.6	使用上の注意事項	14-52
14.6.1	モジュールストップモードの設定	14-52
14.6.2	TxRDY フラグとアンダランエラーについて	

14.6.3	RxRDY フラグとオーバランエラーについて	14-53
14.6.4	IETEF のエラーフラグについて	14-53
14.6.5	IEREF のエラーフラグについて	14-54
14.6.6	スレープ送信時の注意事項	14-55
14.6.7	DTC 設定時の注意事項	14-55
14.6.8	送信時のエラー処理	14-55
14.6.9	低消費電力モードの動作	14-56
14.6.10	中速モードにおける注意事項	14-56
14.6.11	レジスタアクセスにおける注意事項	14-56
15. シリア	ルコミュニケーションインタフェース(SCI)	15-1
15.1 特	長	15-1
15.2 λ	出力端子	15-5
15.3 L	ジスタの説明	15-5
15.3.1	レシープシフトレジスタ (RSR)	15-6
15.3.2	レシープデータレジスタ(RDR)	15-6
15.3.3	トランスミットデータレジスタ(TDR)	15-6
15.3.4	トランスミットシフトレジスタ (TSR)	15-6
15.3.5	シリアルモードレジスタ (SMR)	15-7
15.3.6	シリアルコントロールレジスタ (SCR)	15-10
15.3.7	シリアルステータスレジスタ (SSR)	15-14
15.3.8	スマートカードモードレジスタ (SCMR)	15-19
15.3.9	ビットレートレジスタ (BRR)	15-20
15.3.10	シリアル拡張モードレジスタ_0 (SEMR_0)	15-27
15.4 調	歩同期式モードの動作	15-31
15.4.1	送受信フォーマット	15-31
15.4.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	
15.4.3	クロック	15-34
15.4.4	SCI の初期化(調歩同期式)	15-35
15.4.5	シリアルデータ送信(調歩同期式)	15-36
15.4.6	シリアルデータ受信(調歩同期式)	15-38
15.5 ₹	'ルチプロセッサ通信機能	15-42
15.5.1	マルチプロセッサシリアルデータ送信	15-43
15.5.2	マルチプロセッサシリアルデータ受信	15-44
15.6 ク	ロック同期式モードの動作	15-47
15.6.1	クロック	15-47
15.6.2	SCI の初期化	
15.6.3	シリアルデータ送信(クロック同期式)	15-49
15.6.4	シリアルデータ受信(クロック同期式)	15-51
15.6.5	シリアルデータ送受信同時動作(クロック同期式)	15-53

15.7	スマートカードインタフェースの動作説明	15-55
15.7.1	接続例	15-55
15.7.2	データフォーマット(ブロック転送モード時を除く)	15-55
15.7.3	プロック転送モード	15-57
15.7.4	受信データサンプリングタイミングと受信マージン	15-57
15.7.5	初期設定	15-58
15.7.6	シリアルデータ送信(ブロック転送モードを除く)	15-59
15.7.7	シリアルデータ受信(ブロック転送モードを除く)	15-62
15.7.8	クロック出力制御	15-64
15.8	SCIセレクト機能(H8S/2239グループのみ)	15-66
15.9	割り込み要因	15-68
15.9.1	通常のシリアルコミュニケーションインタフェースモードにおける割り込み	15-68
15.9.2	スマートカードインタフェースモードにおける割り込み	15-69
15.10	使用上の注意事項	15-70
15.10.	1 モジュールストップモードの設定	15-70
15.10.2	2 プレークの検出と処理について(調歩同期式モードのみ)	15-70
15.10.3	3 マーク状態とブレークの送出(調歩同期式モードのみ)	15-70
15.10.4	4 受信エラーフラグと送信動作について(クロック同期式モードのみ)	15-70
15.10.	5 DMAC または DTC 使用上の制約事項	15-70
15.10.0	6 モード遷移時の動作について	15-71
15.10.	7 SCK 端子からポート端子へ切り替えるときの注意事項	15-75
15.10.8	8 レジスタアドレスの割り当てと選択	15-76
16. I ² C	バスインタフェース(IIC)(オプション)	16-1
16.1	特長	16-1
16.2	入出力端子	16-4
16.3	レジスタの説明	16-5
16.3.1	I ² C バスデータレジスタ (ICDR)	16-5
16.3.2	スレープアドレスレジスタ(SAR)	16-7
16.3.3	第 2 スレープアドレスレジスタ (SARX)	16-7
16.3.4	I ² C バスモードレジスタ (ICMR)	16-8
16.3.5	シリアルコントロールレジスタ X (SCRX)	16-10
16.3.6	I ² C バスコントロールレジスタ(ICCR)	16-11
16.3.7	I ² C バスステータスレジスタ (ICSR)	16-15
16.3.8	DDC スイッチレジスタ (DDCSWR)	16-18
16.4	動作説明	16-19
16.4.1	I ² C バスデータフォーマット	16-19
16.4.2	初期設定	16-21
16.4.3	マスタ送信動作	16-22
16.4.4	マスタ受信動作	16-25

16.4.5	スレープ受信動作	16-30
16.4.6	スレープ送信動作	16-35
16.4.7	IRIC セットタイミングと SCL 制御	16-38
16.4.8	DTC による動作	16-39
16.4.9	ノイズ除去回路	16-40
16.4.10) 内部状態の初期化	16-41
16.5	割り込み要因	16-42
16.6	使用上の注意事項	16-43
16.6.1	モジュールストップモードの設定	16-53
17. A/D	变换器	17-1
17.1	特長	17-1
17.2	入出力端子	17-3
17.3	レジスタの説明	17-4
17.3.1	A/D データレジスタ A ~ D (ADDRA ~ ADDRD)	17-4
17.3.2	A/D コントロール / ステータスレジスタ (ADCSR)	17-5
17.3.3	A/D コントロールレジスタ (ADCR)	17-6
17.4	バスマスタとのインタフェース	17-6
17.5	動作説明	17-7
17.5.1	シングルモード	17-8
17.5.2	スキャンモード	17-9
17.5.3	入力サンプリングと A/D 変換時間	17-10
17.5.4	外部トリガ入力タイミング	17-11
17.6	割り込み要因	17-12
17.7	A/D変換精度の定義	17-12
17.8	使用上の注意事項	17-14
17.8.1	モジュールストップモードの設定	17-14
17.8.2	許容信号源インピーダンスについて	17-14
17.8.3	絶対精度への影響	17-14
17.8.4	アナログ電源端子ほかの設定範囲	17-15
17.8.5	ボード設計上の注意事項	17-15
17.8.6	ノイズ対策上の注意事項	17-16
18. D/A	变换器	18-1
18.1	特長	18-1
18.2	入出力端子	18-2
18.3	レジスタの説明	18-2
18.3.1	D/A データレジスタ 0、1 (DADR0、DADR1)	18-2
18.3.2	D/A コントロールレジスタ (DACR)	18-3
18.4	動作説明	18-4

18.5	使用上の注意事項	18-5
18.5.1	低消費電力モード時のアナログ電源電流	18-5
18.5.2	モジュールストップモードの設定	18-5
19. RAN	Λ	19-1
20. フラ	ッシュメモリ(F-ZTAT 版)	20-1
20.1	特長	20-1
20.2	モード遷移図	20-3
20.3	プロック構成	20-6
20.4	入出力端子	20-10
20.5	レジスタの説明	20-10
20.5.1	フラッシュメモリコントロールレジスタ 1 (FLMCR1)	20-11
20.5.2	フラッシュメモリコントロールレジスタ 2 (FLMCR2)	20-12
20.5.3	消去プロック指定レジスタ 1 (EBR1)	20-13
20.5.4	消去プロック指定レジスタ 2 (EBR2)	20-14
20.5.5	RAM エミュレーションレジスタ(RAMER)	20-16
20.5.6	フラッシュメモリパワーコントロールレジスタ (FLPWCR)	20-17
20.5.7	シリアルコントロールレジスタ X (SCRX)	20-17
20.6	オンボードプログラミングモード	20-18
20.6.1	ブートモード	20-18
20.6.2	ユーザプログラムモード	20-21
20.7	RAMによるフラッシュメモリのエミュレーション	20-22
20.8	フラッシュメモリの書き込み / 消去	20-24
20.8.1	プログラム / プログラムベリファイ	
20.8.2	イレース / イレースベリファイ	20-26
20.9	書き込み / 消去プロテクト	20-28
20.9.1	ハードウェアプロテクト	20-28
20.9.2	ソフトウェアプロテクト	20-28
20.9.3	エラープロテクト	20-28
20.10	フラッシュメモリの書き込み / 消去時の割り込み	20-29
20.11	ライタモード	20-29
20.12	フラッシュメモリの低消費電力動作	20-31
20.13	フラッシュメモリの書き込み / 消去時の注意事項	
20.14	F-ZTATマイコンのマスクROM化時の注意事項	20-36
21. マス	ク ROM	21-1
21.1	特長	21 1
41.1	17 K	

22.	PRO	MC	22-1
22.	1	PROMモードの設定	22-1
22.	2	ソケットアダプタの端子対応とメモリマップ	22-1
22.	3	プログラミング	22-5
2	2.3.1	書き込み / ベリファイ	22-5
2	2.3.2	書き込み時の注意事項	22-8
2	2.3.3	書き込み後の信頼性	22-9
23.	クロ	ック発振器	23-1
23.	1	レジスタの説明	23-2
2:	3.1.1	システムクロックコントロールレジスタ(SCKCR)	23-2
2:	3.1.2	ローパワーコントロールレジスタ(LPWRCR)	23-3
23.	2	システムクロック発振器	23-5
2:	3.2.1	水晶発振子を接続する方法	23-5
2:	3.2.2	外部クロックを入力する方法	23-6
2	3.2.3	外部クロック切り替え時の注意事項	23-12
23.	3	デューティ補正回路	23-13
23.	4	中速クロック分周器	23-13
23.	5	バスマスタクロック選択回路	23-13
23.	6	IEBusを使用する場合のシステムクロック	23-13
23.	7	サブクロック発振器	23-13
2	3.7.1	32.768kHz 水晶発振子を接続する方法	23-13
2:	3.7.2	サブクロックを使用しない場合の端子処理	23-14
23.	8	サブクロック波形成形回路	23-14
23.	9	使用上の注意事項	23-15
2	3.9.1	発振子に関する注意事項	23-15
2:	3.9.2	ボード設計上の注意事項	23-15
24.	低消		24-1
24.	1	レジスタの説明	24-5
2	4.1.1	スタンバイコントロールレジスタ (SBYCR)	24-6
2	4.1.2	モジュールストップコントロールレジスタ A~C(MSTPCRA~MSTPCRC)	24-7
24.	2	中速モード	24-8
24.	3	スリープモード	24-9
2	4.3.1	スリープモードへの遷移	24-9
2	4.3.2	スリープモードの解除	24-9
24.	4	ソフトウェアスタンバイモード	24-10
2	4.4.1	ソフトウェアスタンバイモードへの遷移	24-10
2	4.4.2	ソフトウェアスタンバイモードの解除	24-10
2	4.4.3	ソフトウェアスタンバイモード解除後の発振安定時間の設定	24-11

24.4.4	4 ソフトウェアスタンバイモードの応用例	24-12
24.5	ハードウェアスタンバイモード	24-13
24.5.	1 ハードウェアスタンバイモードへの遷移	24-13
24.5.	2 ハードウェアスタンバイモードの解除	24-13
24.5.	 ハードウェアスタンバイモードのタイミング 	24-13
24.6	モジュールストップモード	24-14
24.7	ウォッチモード	24-14
24.7.	1 ウォッチモードへの遷移	24-14
24.7.	2 ウォッチモードの解除	24-14
24.8	サブスリープモード	24-15
24.8.	1 サブスリープモードへの遷移	24-15
24.8.2	2 サブスリープモードの解除	24-15
24.9	サブアクティブモード	24-16
24.9.	1 サブアクティブモードへの遷移	24-16
24.9.2	2 サブアクティブモードの解除	24-16
24.10	直接遷移	24-17
24.10	1.1 高速モードからサプアクティブモードへの直接遷移	24-17
24.10	.2 サブアクティブモードから高速モードへの直接遷移	24-17
24.11	φクロック出力禁止機能	24-18
24.12	使用上の注意事項	24-18
24.12	.1 I/O ポートの状態	24-18
24.12	.2 発振安定待機中の消費電流	24-18
24.12	.3 DTC、DMAC のモジュールストップ	24-18
24.12	.4 内蔵周辺モジュールの割り込み	24-19
24.12	.5 MSTPCR のライト	24-19
24.12	サブアクティブモード / ウォッチモード遷移と DMAC、DTC のモジュールストップ	24-19
25. 電	源回路	25-1
25.1	概要	25-1
25.2	H8S/2258グループ、H8S/2238B、H8S/2236B(内部電源降圧回路内蔵)の電源接続	25-1
25.3	H8S/2239グループ、H8S/2238R、H8S/2236R、H8S/2237グループ、H8S/2227グループ	
	(内部電源降圧回路なし)の電源接続	25-2
25.4	バイパスコンデンサについての注意	25-2
26. レ	ジスター覧	26-1
26.1	レジスタアドレス一覧(アドレス順)	26-2
26.2	レジスタビット一覧	26-11
26.3	各動作モードにおけるレジスタの状態	

27.	電気	[的特性	27-1
27.	1	電源電圧と動作周波数範囲	27-1
27.	2	H8S/2258グループの電気的特性	27-6
2	7.2.1	絶対最大定格	27-6
2	7.2.2	DC 特性	27-7
2	7.2.3	AC 特性	27-14
2	7.2.4	A/D 変換特性	27-20
2	7.2.5	D/A 変換特性	27-20
2	7.2.6	フラッシュメモリ特性	27-21
27.	3	H8S/2239グループの電気的特性	27-23
2	7.3.1	絶対最大定格	27-23
2	7.3.2	DC 特性	27-23
2	7.3.3	AC 特性	27-30
2	7.3.4	A/D 変換特性	27-36
2	7.3.5	D/A 変換特性	27-37
2	7.3.6	フラッシュメモリ特性	27-37
27.	4	H8S/2238B、H8S/2236Bの電気的特性	27-40
2	7.4.1	絶対最大定格	27-40
2	7.4.2	DC 特性	27-41
2	7.4.3	AC 特性	27-46
2	7.4.4	A/D 変換特性	27-52
2	7.4.5	D/A 変換特性	27-52
2	7.4.6	フラッシュメモリ特性	27-53
27.	5	H8S/2238R、H8S/2236Rの電気的特性	27-55
2	7.5.1	絶対最大定格	27-55
2	7.5.2	DC 特性	27-55
2	7.5.3	AC 特性	27-62
2	7.5.4	A/D 変換特性	27-67
2	7.5.5	D/A 変換特性	27-67
2	7.5.6	フラッシュメモリ特性	27-68
27.	6	H8S/2237グループ、H8S/2227グループの電気的特性	27-70
2	7.6.1	絶対最大定格	27-70
2	7.6.2	DC 特性	27-70
2	7.6.3	AC 特性	27-76
2	7.6.4	A/D 変換特性	27-81
2	7.6.5	D/A 变換特性	27-81
2	7.6.6	フラッシュメモリ特性	27-82
27.	7	動作タイミング	
2	7.7.1	クロックタイミング	27-84
2	7.7.2	制御信号タイミング	27-85

	バスタイミング	
27.7.4	内蔵周辺モジュールタイミング	27-93
27.8	使用上の注意事項	27-97
付録		付録-1
	各端子状態におけるI/Oポートの状態	付録-1
	型名一覧	
C.	外形寸法図	付録-10
索引		索引-1

図目次

1.	概要	1	-1
	図 1.1	H8S/2258 グループの内部ブロック図1	-4
	図 1.2	H8S/2239 グループの内部ブロック図1	-5
	図 1.3	H8S/2238 グループの内部ブロック図1	-6
	図 1.4	H8S/2237 グループの内部ブロック図1	-7
	図 1.5	H8S/2227 グループの内部ブロック図1	-8
	図 1.6	H8S/2258 グループのピン配置図 (TFP-100B、TFP-100BV、FP-100BV:上面図)1	-9
	図 1.7	H8S/2258 グループのピン配置図 (FP-100A、FP-100AV:上面図)1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1	10
	図 1.8	H8S/2239 グループのピン配置図 (TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100BV:上面図)1-1	11
	図 1.9	H8S/2239 グループのピン配置図 (TBP-112A、TBP-112AV:上面図、HD64F2239 のみ)1-1	12
	፟ 1.10	H8S/2238 グループのピン配置図 (TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100BV:上面図)1-1	13
	図 1.11	H8S/2238 グループのピン配置図 (FP-100A、FP-100AV:上面図 H8S/2238B、H8S/2236B のみ)1-1	14
	図 1.12	H8S/2238 グループのピン配置図 (BP-112、BP-112V、TBP-112A、TBP-112AV:上面図 HD64F2238R のみ)1-1	15
	図 1.13	H8S/2237 グループのピン配置図 (TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100BV:上面図)1-1	16
	図 1.14	H8S/2237 グループのピン配置図 (FP-100A、FP-100AV:上面図)1-1	17
	図 1.15	H8S/2227 グループのピン配置図	
		(TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100B、FP-100BV:上面図)1-1	
	図 1.16	H8S/2227 グループのピン配置図 (FP-100A、FP-100AV:上面図、HD6432227 のみ)1-1	19
2.	CPU		
	図 2.1	例外処理ベクタテーブル (ノーマルモード)2	-5
	図 2.2	ノーマルモードのスタック構造2	
	図 2.3	例外処理ベクタテーブル (アドバンストモード)2	-6
	図 2.4	アドバンストモードのスタック構造2	-7
	図 2.5	アドレス空間	-8
	図 2.6	CPU 内部レジスタ構成	-9
	図 2.7	汎用レジスタの使用方法2-1	
	図 2.8	スタックの状態2-1	
	図 2.9	汎用レジスタのデータ形式(1)2-1	
	図 2.9	汎用レジスタのデータ形式 (2)2-1	
	図 2.10	メモリ上でのデータ形式2-1	16

	図 2.11	命令フォーマットの例	2-28
	図 2.12	メモリ間接による分岐アドレスの指定	2-32
	図 2.13	状態遷移図	2-36
	図 2.14	ライト専用ビットを含むレジスタのアクセス方法のフローチャート例	2-39
3.	MCU 重	助作モード	3-1
	図 3.1	H8S/2258 のアドレスマップ	3-6
	図 3.2	H8S/2256 のアドレスマップ	3-7
	図 3.3	H8S/2239 のアドレスマップ	3-8
	図 3.4	H8S/2238B、H8S/2238R のアドレスマップ	3-9
	図 3.5	H8S/2236B、H8S/2236R のアドレスマップ	3-10
	図 3.6	H8S/2237、H8S/2227 のアドレスマップ	3-11
	図 3.7	H8S/2235、H8S/2225 のアドレスマップ	3-12
	図 3.8	H8S/2224 のアドレスマップ	3-13
	図 3.9	H8S/2233、H8S/2223 のアドレスマップ	3-14
4.	例外処	理	4-1
	図 4.1	リセットシーケンス(モード4)	4-4
	図 4.2	例外処理終了後のスタックの状態(アドバンストモード)	4-7
	図 4.3	SP を奇数に設定したときの動作	4-8
5.	割り込	みコントローラ	5-1
	図 5.1	割り込みコントローラのブロック図	5-2
	図 5.2	IRQn 割り込みのプロック図	5-8
	図 5.3	IRQnF のセットタイミング	5-8
	図 5.4	割り込み制御動作のブロック図	5-13
	図 5.5	割り込み制御モード 0 の割り込み受け付けまでのフロー	5-17
	図 5.6	割り込み制御モード 2 の割り込み受け付けまでのフロー	5-19
	図 5.7	割り込み例外処理	5-20
	図 5.8	DTC、DMAC と割り込み制御	5-22
	図 5.9	割り込みの発生とディスエーブルの競合	5-24
6.	PC ブリ	レークコントローラ (PBC)	6-1
	図 6.1	PC ブレークコントローラのブロック図	6-2
	図 6.2	低消費電力モード遷移時の動作	
7.	バスコ	ントローラ	7-1
	図 7.1	バスコントローラのブロック図	7-2
	図 7.2	エリア分割の様子	
	図 7.3	CSn 信号出力タイミング (n=0~7)	

図 7.4	内蔵メモリアクセスサイクル	7-13
図 7.5	内蔵メモリアクセス時の端子状態	7-14
図 7.6	内蔵周辺モジュールアクセスサイクル	7-14
図 7.7	内蔵周辺モジュールアクセス時の端子状態	7-15
図 7.8	アクセスサイズとデータアライメント制御(8 ビットアクセス空間)	7-16
図 7.9	アクセスサイズとデータアライメント制御(16 ビットアクセス空間)	7-16
図 7.10	8 ビット 2 ステートアクセス空間のバスタイミング	7-18
図 7.11	8 ビット 3 ステートアクセス空間のバスタイミング	7-19
図 7.12	16 ビット 2 ステートアクセス空間のバスタイミング(1)(偶数アドレスバイトアクセス	く)7-20
図 7.13	16 ビット 2 ステートアクセス空間のバスタイミング (2) (奇数アドレスバイトアクセス	ス)7-21
図 7.14	16 ビット 2 ステートアクセス空間のバスタイミング(3)(ワードアクセス)	7-22
図 7.15	16 ビット 3 ステートアクセス空間のバスタイミング(1)(偶数アドレスバイトアクセス	く)7-23
図 7.16	16 ビット 3 ステートアクセス空間のバスタイミング (2) (奇数アドレスバイトアクセス	ス)7-24
図 7.17	16 ビット 3 ステートアクセス空間のバスタイミング(3)(ワードアクセス)	7-25
図 7.18	ウェイトステート挿入タイミング例	7-26
図 7.19	バースト ROM アクセスタイミング例(AST0 = BRSTS1 = 1 の場合)	7-27
図 7.20	バースト ROM アクセスタイミング例 (AST0 = BRSTS1 = 0 の場合)	7-28
図 7.21	アイドルサイクル動作例(1)	7-29
図 7.22	アイドルサイクル動作例 (2)	7-30
図 7.23	チップセレクト (CS) とリード (\overline{RD) の関係	7-31
図 7.24	バス権解放状態遷移タイミング	7-33
8. DMA	コントローラ(DMAC)	8-1
図 8.1	DMAC のブロック図	8-2
図 8.2	DTC によるレジスタ再設定領域(チャネル 0A)	8-21
図 8.3	シーケンシャルモードの動作	8-27
図 8.4	シーケンシャルモードの設定手順例	8-28
図 8.5	アイドルモードの動作	8-29
図 8.6	アイドルモードの設定手順例	8-30
図 8.7	リピートモードの動作	8-32
図 8.8	リピートモードの設定手順例	8-33
図 8.9	シングルアドレスモード時のデータバス	8-34
図 8.10	シングルアドレスモード(シーケンシャルモード指定)の動作	8-36
図 8.11	シングルアドレスモード (シーケンシャルモード指定) の設定手順例	8-37
図 8.12	ノーマルモードの動作	8-39
図 8.13	ノーマルモードの設定手順例	8-40
図 8.14	ブロック転送モードの動作(BLKDIR = 0)	8-42
図 8.15	ブロック転送モードの動作(BLKDIR = 1)	8-43
図 8.16	ブロック転送モードの動作フロー	8-44
図 8.17	プロック転送モードの設定手順例	8-45
図 8.18	DMA 転送バスタイミング例	8-46

図 8.19	ショートアドレスモード転送例	8-46
図 8.20	フルアドレスモード (サイクルスチール) 転送例	8-47
図 8.21	フルアドレスモード (バーストモード) 転送例	8-48
図 8.22	フルアドレスモード(プロック転送モード)転送例	8-49
図 8.23	DREQ 端子立ち下がりエッジ起動のノーマルモード転送例	8-50
図 8.24		8-51
図 8.25	DREQ 端子 Low レベル起動のノーマルモード転送例	8-52
図 8.26	DREQ 端子 Low レベル起動のブロック転送モード転送例	8-53
図 8.27	シングルアドレスモード(バイトリード)転送例	8-54
図 8.28	シングルアドレスモード(ワードリード)転送例	8-54
図 8.29	シングルアドレスモード(バイトライト)転送例	8-55
図 8.30	シングルアドレスモード(ワードライト)転送例	8-55
図 8.31		8-56
図 8.32	DREQ 端子 Low レベル起動のシングルアドレスモード転送例	8-57
図 8.33	複数チャネル転送例	8-58
図 8.34	NMI 割り込みにより中断したチャネルの転送継続手順例	8-59
図 8.35	DMAC の強制終了手順例	8-60
図 8.36	フルアドレスモード解除手順例	8-60
図 8.37	転送終了/転送中断割り込みのプロック図	8-61
図 8.38	DMAC のレジスタの更新タイミング	8-62
図 8.39	DMAC レジスタの更新と CPU リードの競合	8-62
9. データ	7トランスファコントローラ(DTC)	9-1
図 9.1	DTC のブロック図	9-2
図 9.2	DTC 起動要因制御プロック図	9-7
図 9.3	アドレス空間上での DTC レジスタ情報の配置	9-8
図 9.4	DTC ベクタアドレスとレジスタ情報との対応	9-9
図 9.5	DTC 動作フローチャート	9-11
図 9.6	ノーマルモードのメモリマップ	9-12
図 9.7	リピートモードのメモリマップ	9-13
図 9.8	ブロック転送モードのメモリマップ	9-14
図 9.9	チェイン転送の動作	9-15
図 9.10	DTC の動作タイミング(ノーマルモード、リピートモードの例)	9-16
図 9.11	DTC の動作タイミング(ブロック転送モード、ブロックサイズ = 2 の例)	9-17
図 9.12	DTC の動作タイミング(チェイン転送の例)	9-17
10. I/O ポ	- F	10-1
図 10.1	オープンドレイン出力形式の違い	10-12

11. 16ビッ	・トタイマパルスユニット(TPU)	11-1
図 11.1	TPU のブロック図	
	(H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループ、H8S/2237 グループ)	11-4
図 11.2	TPU のブロック図(H8S/2227 グループ)	11-5
図 11.3	カウンタ動作設定手順例	11-38
図 11.4	フリーランニングカウンタの動作	11-39
図 11.5	周期カウンタの動作	11-40
図 11.6	コンペアマッチによる波形出力動作例	11-40
図 11.7	0 出力 / 1 出力の動作例	11-41
図 11.8	トグル出力の動作例	11-41
図 11.9	インプットキャプチャ動作の設定例	11-42
図 11.10	インプットキャプチャ動作例	11-43
図 11.11	同期動作の設定手順例	11-44
図 11.12	同期動作の動作例	11-45
図 11.13	コンペアマッチバッファ動作	11-46
図 11.14	インプットキャプチャバッファ動作	11-47
図 11.15	バッファ動作の設定手順例	11-47
図 11.16	バッファ動作例(1)	11-48
図 11.17	バッファ動作例 (2)	11-49
図 11.18	カスケード接続動作設定手順	11-50
図 11.19	カスケード接続動作例 (1)	11-51
図 11.20	カスケード接続動作例 (2)	11-51
図 11.21	PWM モードの設定手順例	11-54
図 11.22	PWM モードの動作例 (1)	11-54
図 11.23	PWM モードの動作例 (2)	11-55
図 11.24	PWM モードの動作例 (3)	11-56
図 11.25	位相計数モードの設定手順例	11-57
図 11.26	位相計数モード1の動作例	11-58
図 11.27	位相計数モード2の動作例	11-59
図 11.28	位相計数モード3の動作例	11-60
図 11.29	位相計数モード 4 の動作例	
図 11.30	位相計数モードの応用例	
図 11.31	内部クロック動作時のカウントタイミング	
図 11.32	外部クロック動作時のカウントタイミング	11-65
図 11.33	アウトプットコンペア出力タイミング	
図 11.34	インプットキャプチャ入力信号タイミング	11-66
図 11.35	カウンタクリアタイミング(コンペアマッチ)	
図 11.36	カウンタクリアタイミング(インプットキャプチャ)	11-67
図 11.37	バッファ動作タイミング(コンペアマッチ)	
図 11.38	バッファ動作タイミング(インプットキャプチャ)	11-68
₩ 11 30	TCI 割川込 みタイミング(コンペアフッチ)	11.60

図 11.40	TGI 割り込みタイミング(インプットキャプチャ)	11-70
図 11.41	TCIV 割り込みのセットタイミング	11-70
図 11.42	TCIU 割り込みのセットタイミング	11-71
図 11.43	CPU によるステータスフラグのクリアタイミング	11-71
図 11.44	DTC/DMAC の起動によるステータスフラグのクリアタイミング	11-72
図 11.45	位相計数モード時の位相差、オーバラップ、およびパルス幅	11-73
図 11.46	TCNT のライトとクリアの競合	11-74
図 11.47	TCNT のライトとカウントアップの競合	11-75
図 11.48	TGR のライトとコンペアマッチの競合	11-76
図 11.49	バッファレジスタのライトとコンペアマッチの競合	11-77
図 11.50	TGR のリードとインプットキャプチャの競合	11-77
図 11.51	TGR のライトとインプットキャプチャの競合	11-78
図 11.52	バッファレジスタのライトとインプットキャプチャの競合	11-79
図 11.53	オーバフローとカウンタクリアの競合	11-80
図 11.54	TCNT のライトとオーバフローの競合	11-81
12. 8ビッ	トタイマ (TMR)	12-1
図 12.1	8 ビットタイマのブロック図	12-2
図 12.2	パルス出力例	12-9
図 12.3	内部クロック動作時のカウントタイミング	12-10
図 12.4	外部クロック動作時のカウントタイミング	12-10
図 12.5	コンペアマッチ時の CMF フラグのセットタイミング	12-11
図 12.6	コンペアマッチ A 信号によるトグル出力のタイマ出力タイミング	12-11
図 12.7	コンペアマッチによるカウンタクリアタイミング	12-12
図 12.8	外部リセット入力によるクリアタイミング	12-12
図 12.9	OVF フラグのセットタイミング	12-13
図 12.10	TCNT のライトとクリアの競合	12-16
図 12.11	TCNT のライトとカウントアップの競合	12-16
図 12.12	TCOR のライトとコンペアマッチの競合	12-17
13. ウォッ	チドッグタイマ (WDT)	13-1
図 13.1	WDT_0 のブロック図(1)	13-2
図 13.1	WDT_1 のブロック図 (2)	13-2
図 13.2	ウォッチドッグタイマモード時の動作	13-9
図 13.3	インターバルタイマモード時の動作	13-9
図 13.4	OVF のセットタイミング	13-10
図 13.5	WOVF のセットタイミング	13-11
図 13.6	TCNT、TCSR へのライト	13-12
図 13.7	RSTCSR へのライト	13-13
図 13.8	TCNT のライトとカウントアップの競合	13-13

14. IEBus	[™] コントローラ(IEB)(H8S/2258 グループ)	14-1
図 14.1	IEB のブロック図	14-2
図 14.2	伝送信号フォーマット	14-5
図 14.3	スレープステータス(SSR)のビット構成	14-12
図 14.4	ロックアドレスの構成	14-13
図 14.5	IEBus のビットフォーマット(概念)	14-14
図 14.6	送信時の伝送信号フォーマットと各レジスタの関係	14-24
図 14.7	受信時の伝送信号フォーマットと各レジスタの関係	14-27
図 14.8	マスタ送信動作タイミング図	14-42
図 14.9	スレーブ受信動作タイミング図	14-44
図 14.10	同報受信動作でエラーが発生した場合 (DEE = 1)	14-45
図 14.11	マスタ受信動作タイミング図	14-48
図 14.12	スレーブ送信動作タイミング図	14-50
図 14.13	送信割り込み要因の関係	14-51
図 14.14	受信割り込み要因の関係	14-51
☒ 14.15	送信時のエラー処理	14-56
15. シリア	ルコミュニケーションインタフェース(SCI)	15-1
図 15.1	SCI のブロック図	15-3
図 15.2	H8S/2239 グループの SCI_0 のブロック図	15-4
図 15.3	平均転送レートが選択されたときのベースクロック例(1)	15-29
図 15.4	平均転送レートが選択されたときのベースクロック例(2)	15-30
図 15.5	調歩同式通信のデータフォーマット	
	(8 ビットデータ / パリティあり / 2 ストップビットの例)	15-31
図 15.6	調歩同期式モードの受信データサンプリングタイミング	15-33
図 15.7	出力クロックと送信データの位相関係(調歩同期式モード)	15-34
図 15.8	SCI の初期化フローチャートの例	15-35
図 15.9	調歩同期式モードの送信時の動作例	
	(8 ビットデータ / パリティあり / 1 ストップビットの例)	
図 15.10	シリアル送信のフローチャートの例	
図 15.11	SCI の受信時の動作例(8 ビットデータ / パリティあり / 1 ストップビットの例)	15-38
図 15.12	シリアル受信データフローチャートの例(1)	
図 15.12	シリアル受信データフローチャートの例 (2)	15-41
図 15.13	マルチプロセッサフォーマットを使用した通信例	
	(受信局 A へのデータ H'AA の送信の例)	
図 15.14	マルチプロセッサシリアル送信のフローチャートの例	15-43
図 15.15	SCIの受信時の動作例	
_	(8ビットデータ/マルチプロセッサビットあり/1ストップビットの例)	
図 15.16	マルチプロセッサシリアル受信のフローチャートの例(1)	
図 15.16	マルチプロセッサシリアル受信のフローチャートの例(2)	
図 15.17	クロック同期式通信のデータフォーマット(LSB ファーストの場合)	15-47

	図 15.18	SCI の初期化フローチャートの例	15-48
	図 15.19	クロック同期式モードの送信時の動作例	15-49
	図 15.20	シリアル送信のフローチャートの例	15-50
	図 15.21	SCI の受信時の動作例	15-51
	図 15.22	シリアルデータ受信フローチャートの例	15-52
	図 15.23	シリアル送受信同時動作のフローチャートの例	15-54
	図 15.24	スマートカードインタフェース端子接続概要	15-55
	図 15.25	通常のスマートカードインタフェースのデータフォーマット	15-56
	図 15.26	ダイレクトコンベンション (SDIR = SINV = O/\overline{E} = 0)	15-56
	図 15.27	インパースコンベンション (SDIR = SINV = O/\overline{E} = 1)	15-56
	図 15.28	スマートカードインタフェースモード時の受信データサンプリングタイミング	
		(372 倍のクロック使用時)	
	図 15.29	SCI 送信モードの場合の再転送動作	
	図 15.30	送信動作時の TEND フラグ発生タイミング	
	図 15.31	送信処理フローの例	
	図 15.32	SCI 受信モードの場合の再転送動作	
	図 15.33	受信フローの例	
	図 15.34	クロック出力固定タイミング	15-64
	図 15.35	クロック停止・再起動手順	
	図 15.36	SCI セレクト機能による通信例	
	図 15.37	SCI セレクト機能の動作概要	15-67
	図 15.38	DMAC、DTC によるクロック同期式送信時の例	15-71
	図 15.39	送信時のモード遷移フローチャートの例	
	図 15.40	内部クロック、調歩同期送信の場合のポート端子状態	15-72
	図 15.41	内部クロック、クロック同期送信の場合のポート端子状態	
	図 15.42	受信時のモード遷移フローチャートの例	
	図 15.43	SCK 端子からポート端子へ切り替えるときの動作	
	図 15.44	SCK 端子からポート端子へ切り替えるときの動作(Low 出力の回避例)	15-76
	.2		
16	5. FC ハス	インタフェース(IIC)(オプション)	
	図 16.1	I ² C バスインタフェースのブロック図	16-3
	図 16.2	I ² C バスインタフェース接続例 (本 LSI がマスタの場合)	
	図 16.3	I ² C バスデータフォーマット (I ² C バスフォーマット)	16-19
	図 16.4	I^2C バスデータフォーマット (シリアルフォーマット)	
	図 16.5	I ² C バスタイミング	16-20
	図 16.6	IIC の初期化フローチャートの例	
	図 16.7	マスタ送信モードフローチャート例	
	図 16.8	マスタ送信モード動作タイミング例 (MLS=WAIT=0のとき)	
	図 16.9	マスタ送信モード停止条件発行動作タイミング例($MLS=WAIT=0$ のとき)	16-25
	図 16.10	マスタ受信モード(複数バイト数受信)のフローチャート例(WAIT=1)	16-26
	図 16.11	マスタ受信モード (1 バイトのみ受信)のフローチャート例 (WAIT=1)	16-27

図 16.12	マスタ受信モード動作タイミング例(MLS=ACKB = 0、WAIT=1 のとき)	16-29
図 16.13	マスタ受信モード停止条件発行動作タイミング例 (MLS=ACKB=0、WAIT=1のとき)	16-30
図 16.14	スレープ受信モードフローチャート例	16-31
図 16.15	スレープ受信モード動作タイミング例 1(MLS = ACKB = 0 のとき)	16-33
図 16.16	スレープ受信モード動作タイミング例 2 (MLS = ACKB = 0 のとき)	16-34
図 16.17	スレーブ送信モードフローチャート例	16-35
図 16.18	スレーブ送信モード動作タイミング例(MLS = 0 のとき)	16-37
図 16.19	IRIC セットタイミングと SCL 制御	16-38
図 16.20	ノイズ除去回路のブロック図	16-40
図 16.21	マスタ受信データの読み出しにおける注意	16-46
図 16.22	再送のための開始条件命令発行フローチャートおよびタイミング	16-47
図 16.23	停止条件発行タイミング	16-48
図 16.24	WAIT=1 状態での IRIC フラグクリアタイミング	16-48
図 16.25	スレーブ送信モードでの ICDR リード、ICCR アクセスタイミング	16-49
図 16.26	スレーブモードでの TRS ビット設定タイミング	16-50
図 16.27	アービトレーションロスト時の動作模式図	16-51
図 16.28	ウェイト動作時の IRIC フラグクリアタイミング	16-52
47 A/D 亦	換器	17 1
図 17.1	A/D 変換器のブロック図	
図 17.2	ADDR のアクセス動作(H'AA40 リード時)	
図 17.3	A/D 変換器の動作例(シングルモード チャネル 1 選択時)	
図 17.4	A/D 変換器の動作例(スキャンモード ANO ~ AN2 の 3 チャネル選択時)	
図 17.5	A/D 変換タイミング	
図 17.6 一	外部トリガ入力タイミング	
図 17.7	A/D 変換精度の定義	
図 17.8 一	A/D 変換精度の定義	
図 17.9	アナログ入力回路の例	
図 17.10	アナログ入力保護回路の例	
図 17.11	アナログ入力端子等価回路	17-17
18. D/A 変	換器	18-1
図 18.1	D/A 変換器のブロック図	18-1
図 18.2	D/A 変換器の動作例	18-4
	・シュメモリ(F-ZTAT 版)	
図 20.1	フラッシュメモリのプロック図	
図 20.2	フラッシュメモリに関する状態遷移	
図 20.3	ブートモード (例)	
図 20.4	ユーザプログラムモード(例)	
図 20.5	384K バイトのフラッシュメモリのブロック構成	20-7

図 20.6	256K バイトのフラッシュメモリのブロック構成	20-8
図 20.7	128K バイトのフラッシュメモリのブロック構成	20-9
図 20.8	ユーザモードにおける書き込み/消去例	20-21
図 20.9	RAM によるエミュレーションフロー	20-22
図 20.10	RAM のオーバラップ例	20-23
図 20.11	プログラム / プログラムベリファイフロー	20-25
図 20.12	イレース / イレースベリファイフロー	20-27
図 20.13	ソケットアダプタの端子対応図	20-30
図 20.14	電源投入/切断タイミング(プートモード)	
図 20.15	電源投入 / 切断タイミング(ユーザプログラムモード)	20-34
図 20.16	モード遷移タイミング(例:ブートモード ユーザモード↔ユーザプログラムモー	・ド)20-35
21. マスク	ROM	21-1
図 21.1	マスク ROM のブロック図(384K バイトの場合)	21-2
22. PROM		22-1
図 22.1	HD6472237 ソケットアダプタの端子対応図 (FP-100B、TFP-100B、TFP-100G)	22-2
図 22.2	HD6472237 ソケットアダプタの端子対応図 (FP-100A)	22-3
図 22.3	PROM モード時のメモリマップ	22-4
図 22.4	高速プログラミングフローチャート	22-6
図 22.5	PROM 書き込み / ベリファイタイミング	22-8
図 22.6	PROM 推奨スクリーニングフロー	22-9
23. クロッ	ク発振器	23-1
図 23.1	クロック発振器のブロック図	23-1
図 23.2	水晶発振子の接続例	23-5
図 23.3	水晶発振子の等価回路	23-5
図 23.4	外部クロックの接続例	23-6
図 23.5	外部クロック入力タイミング	23-11
図 23.6	外部クロック切り替え回路例	23-12
図 23.7	外部クロック切り替えタイミング例	23-12
図 23.8	32.768KHz 水晶発振子の接続例	23-13
図 23.9	32.768KHz 水晶発振子の等価回路	23-14
図 23.10	サブクロックを使用しない場合の端子処理	23-14
図 23.11	発振回路部のボード設計に関する注意事項	23-15
24. 低消費	電力状態	24-1
図 24.1	モード遷移図	24-4
図 24.2	中速モードの遷移・解除タイミング	24-8
図 24.3	ソフトウェアスタンバイモードの応用例	24-12

	図 24.4	ハードウェアスタンバイモードのタイミング	24-13
25	. 電源回過	路	25-1
	図 25.1	H8S/2258 グループ、H8S/2238B、H8S/2236B(内部電源降圧回路内蔵)の電源接続図	25-1
	図 25.2	H8S/2239 グループ、H8S/2238R、H8S/2236R、H8S/2237 グループ、H8S/2227 グループ (内部電源降圧回路なし)の電源接続図	
27	. 電気的	恃性	27-1
	図 27.1	電源電圧と動作範囲(H8S/2258 グループ)	27-1
	図 27.2	電源電圧と動作範囲(H8S/2239 グループ)	27-2
	図 27.3	電源電圧と動作範囲 (H8S/2238B、H8S/2236B)	27-3
	図 27.4	電源電圧と動作範囲 (H8S/2238R、H8S/2236R)	27-4
	図 27.5	電源電圧と動作範囲 (H8S/2237 グループ、H8S/2227 グループ)	27-5
	図 27.6	出力負荷回路	27-14
	図 27.7	I ² C バスインタフェース入出力タイミング【オプション】	27-19
	図 27.8	出力負荷回路	27-30
	図 27.9	出力負荷回路	27-46
	図 27.10	システムクロックタイミング	27-84
	図 27.11	発振安定時間タイミング	27-84
	図 27.12	リセット入力タイミング	27-85
	図 27.13	割り込み入力タイミング	27-85
	図 27.14	基本バスタイミング / 2 ステートアクセス	27-86
	図 27.15	基本バスタイミング / 3 ステートアクセス	27-87
	図 27.16	基本バスタイミング / 3 ステートアクセス 1 ウェイト	27-88
	図 27.17	バースト ROM アクセスタイミング / 2 ステートアクセス	27-89
	図 27.18	バースト ROM アクセスタイミング / 1 ステートアクセス	27-90
	図 27.19	外部バス権解放タイミング	27-90
	図 27.20	DMAC シングルアドレス転送タイミング / 2 ステートアクセス	27-91
	図 27.21	DMAC シングルアドレス転送タイミング / 3 ステートアクセス	27-92
	図 27.22	DMAC TEND 出力タイミング	27-93
	図 27.23	DMAC DREQ 入力タイミング	27-93
	図 27.24	I/O ポート入出力タイミング	27-93
	図 27.25	TPU 入出力タイミング	27-94
	図 27.26	TPU クロック入力タイミング	27-94
	図 27.27	8 ビットタイマ出力タイミング	27-94
	図 27.28	8 ビットタイマクロック入力タイミング	27-95
	図 27.29	8 ビットタイマリセット入力タイミング	27-95
	図 27.30	WDT_1 出力タイミング	27-95
	図 27.31	SCK クロック入力タイミング	27-95
	図 27.32	SCI 入出力タイミング / クロック同期式モード	27-96
	図 27.33	A/D 変換器外部トリガ入力タイミング	27-96

図 27.34	I ² C バスインタフェース入出力タイミング【オプション】	27-96
付録		付録-1
図 C.1	外形寸法図(TFP-100B)	付録-10
図 C.2	外形寸法図(TFP-100G)	付録-11
図 C.3	外形寸法図(FP-100A)	付録-12
図 C.4	外形寸法図(FP-100B)	付録-13
図 C.5	外形寸法図(BP-112)	付録-14
図 C.6	外形寸法図 (TBP-112A、 TBP-112AV)	付録-15

表目次

1.	概要.		1-1
	表 1.1	H8S/2258 グループの動作モード別ピン配置一覧	1-20
	表 1.2	H8S/2239 グループの動作モード別ピン配置一覧	1-24
	表 1.3	H8S/2238 グループの動作モード別ピン配置一覧	1-29
	表 1.4	H8S/2237 グループの動作モード別ピン配置一覧	1-34
	表 1.5	H8S/2227 グループの動作モード別ピン配置一覧	1-38
	表 1.6	H8S/2258 グループ端子機能	1-42
	表 1.7	H8S/2239 グループ、H8S/2238 グループ端子機能	1-48
	表 1.8	H8S/2237 グループ、H8S/2227 グループ端子機能	1-55
2.	CPU.		2-1
	表 2.1	命令の分類	2-17
	表 2.2	オペレーションの記号	2-18
	表 2.3	データ転送命令	2-19
	表 2.4	算術演算命令	2-20
	表 2.5	論理演算命令	2-22
	表 2.6	シフト命令	2-22
	表 2.7	ビット操作命令	2-23
	表 2.8	分岐命令	2-25
	表 2.9	システム制御命令	2-26
	表 2.10	プロック転送命令	2-27
	表 2.11	アドレッシングモード一覧表	2-29
	表 2.12	絶対アドレスのアクセス範囲	2-30
	表 2.13	実行アドレスの計算方法	2-33
3.	MCU	動作モード	3-1
	表 3.1	MCU 動作モードの選択	3-1
	表 3.2	各動作モードにおける端子機能	3-5
4.	例外如		4-1
	表 4.1	例外処理の種類と優先度	4-1
	表 4.2	例外処理ベクタテーブル	4-2
	表 4.3	リセットの種類	4-3
	表 4.4	トレース例外処理後の CCR、EXR の状態	4-5

	表 4.5	トラップ命令例外処理後の CCR、EXR の状態	4-6
5.	割り込	∆ みコントローラ	5-1
	表 5.1	端子構成	5-2
	表 5.2	割り込み要因とベクタアドレスおよび割り込み優先順位一覧	
	表 5.3	割り込み制御モード	5-13
	表 5.4	割り込み制御モードと選択される割り込み(1)	5-14
	表 5.5	割り込み制御モードと選択される割り込み(2)	5-14
	表 5.6	割り込み制御モードと動作および制御信号機能	5-15
	表 5.7	割り込み応答時間	5-21
	表 5.8	割り込み例外処理の実行状態のステート数	5-21
	表 5.9	割り込み要因の選択とクリア制御	5-23
7.	バスコ	1ントローラ	7-1
	表 7.1	端子構成	7-3
	表 7.2	各エリアのバス仕様(基本バスインタフェース)	7-11
	表 7.3	使用するデータバスと有効ストローブ	7-17
	表 7.4	アイドルサイクルでの端子状態	7-31
	表 7.5	バス権解放状態での端子状態	7-32
8.	DMA	コントローラ (DMAC)	8-1
	表 8.1	端子構成	8-3
	表 8.2	ショートアドレスモードとフルアドレスモード (チャネル 0)	8-4
	表 8.3	DMAC の起動要因	8-23
	表 8.4	DMAC の転送モード	8-25
	表 8.5	シーケンシャルモード時のレジスタ機能	8-26
	表 8.6	アイドルモード時のレジスタ機能	8-29
	表 8.7	リピートモード時のレジスタ機能	8-31
	表 8.8	シングルアドレスモード時レジスタの機能	8-35
	表 8.9	ノーマルモード時のレジスタ機能	8-38
	表 8.10	ブロック転送モード時のレジスタの機能	8-41
	表 8.11	DMAC のチャネル間優先順位	8-58
	表 8.12	割り込み要因と優先度	8-61
9.	データ	ヲトランスファコントローラ(DTC)	9-1
	表 9.1	起動要因と DTCER のクリア	9-7
	表 9.2	割り込み要因と DTC ベクタアドレスおよび対応する DTCE	9-9
	表 9.3	ノーマルモードのレジスタ機能	9-12
	表 9.4	リピートモードのレジスタ機能	9-13
	表 9.5	ブロック転送モードのレジスタ機能	9-14

表 9.6	DTC の実行状態	9-17
表 9.7	実行状態に必要なステート数	9-18
10. I/O ポー	- -	10-1
表 10.1	ポートの機能一覧	10-2
表 10.2	ポート A 入力プルアップ MOS の状態	10-25
表 10.3	ポート B 入力プルアップ MOS の状態	10-31
表 10.4	ポート C 入力プルアップ MOS の状態	10-34
表 10.5	ポート D 入力プルアップ MOS の状態	10-37
表 10.6	ポート E 入力プルアップ MOS の状態	10-40
表 10.7	未使用の入力端子の処理例	10-47
11. 16ビッ	ットタイマパルスユニット(TPU)	11-1
表 11.1	TPU の機能一覧	11-2
表 11.2	端子構成	11-6
表 11.3	CCLR2~CCLR0(チャネル0、3)	11-10
表 11.4	CCLR2~CCLR0(チャネル1、2、4、5)	11-10
表 11.5	TPSC2~TPSC0 (チャネル 0)	11-11
表 11.6	TPSC2~TPSC0 (チャネル1)	11-11
表 11.7	TPSC2~TPSC0 (チャネル2)	11-12
表 11.8	TPSC2~TPSC0 (チャネル3)	11-12
表 11.9	TPSC2~TPSC0 (チャネル4)	11-13
表 11.10	TPSC2~TPSC0 (チャネル5)	11-13
表 11.11	MD3 ~ MD0	11-15
表 11.12	TIORH_0	11-16
表 11.13	TIORL_0	11-17
表 11.14	TIOR_1	11-18
表 11.15	TIOR_2	11-19
表 11.16	TIORH_3	11-20
表 11.17	TIORL_3	11-21
表 11.18	TIOR_4	11-22
表 11.19	TIOR_5	11-23
表 11.20	TIORH_0	11-24
表 11.21	TIORL_0	11-25
表 11.22	TIOR_1	11-26
表 11.23	TIOR_2	11-27
表 11.24	TIORH_3	11-28
表 11.25	TIORL_3	11-29
表 11.26	TIOR_4	11-30
表 11.27	TIOR_5	11-31
表 11.28	レジスタの組み合わせ	11-46

表 11.29	カスケード接続組み合わせ	11-50
表 11.30	各 PWM 出力のレジスタと出力端子	11-53
表 11.31	位相計数モードクロック入力端子	11-57
表 11.32	位相計数モード 1 のアップ / ダウンカウント条件	11-58
表 11.33	位相計数モード2のアップ / ダウンカウント条件	11-59
表 11.34	位相計数モード 3 のアップ / ダウンカウント条件	11-60
表 11.35	位相計数モード 4 のアップ / ダウンカウント条件	11-61
表 11.36	TPU 割り込み一覧	11-63
12. 8ビッ	トタイマ(TMR)	12-1
表 12.1	端子構成	12-3
表 12.2	8 ビットタイマの割り込み要因	12-15
表 12.3	タイマ出力の優先順位	12-17
表 12.4	内部クロックの切り替えと TCNT の動作	12-18
13. ウォッ:	チドッグタイマ (WDT)	13-1
表 13.1	端子構成	13-3
表 13.2	WDT の割り込み要因	13-11
14. IEBus ^{TI}	[™] コントローラ(IEB)(H8S/2258 グループ)	14-1
表 14.1	3 種類のモード	14-3
表 14.2	各通信モードにおける伝送速度、最大伝送バイト数	14-4
表 14.3	電文長ビットの内容	14-7
表 14.4	コントロールビットの内容	14-11
表 14.5	ロックされたスレープユニットに対するコントロールフィールド	14-11
表 14.6	端子構成	14-14
15. シリア.	ルコミュニケーションインタフェース(SCI)	15-1
表 15.1	端子構成	15-5
表 15.2	BRR の設定値 N とビットレート B の関係	15-20
表 15.3	ビットレートに対する BRR の設定例(調歩同期式モード)	15-21
表 15.4	各動作周波数における最大ビットレート(調歩同期式モード)	15-24
表 15.5	外部クロック入力時の最大ビットレート(調歩同期式モード)	15-24
表 15.6	ビットレートに対する BRR の設定例(クロック同期式モード)	15-25
表 15.7	外部クロック入力時の最大ビットレート(クロック同期式モード)	15-26
表 15.8	ビットレートに対する BRR の設定例	
	(スマートカードインタフェースモードで n = 0、S = 372 のとき)	15-26
表 15.9	各動作周波数における最大ビットレート	
± 15 10	(スマートカードインタフェースモードで S = 372 のとき)	
表 15.10	シリアル送信 / 受信フォーマット (調歩同期式モード)	
表 15.11	SSR のステータスフラグの状態と受信データの処理	15-39

表 15.12	シリアルコミュニケーションインタフェースモードの割り込み要因	15-68
表 15.13	スマートカードインタフェースモードの割り込み要因	15-69
16. I ² C バ	スインタフェース(IIC)(オプション)	16-1
表 16.1	端子構成	16-4
表 16.2	転送フォーマット	
表 16.3	転送レート	16-9
表 16.4	フラグと転送状態の関係	16-14
表 16.5	DTC による動作例	16-39
表 16.6	IIC 割り込み要因	16-42
表 16.7	I ² C バスタイミング (SCL、SDA 出力)	16-43
表 16.8	SCL 立ち上がり時間(t _{Sr})の許容範囲	16-44
表 16.9	I ² C バスタイミング (t _{Sr} /t _{Sr} 影響最大の場合)	16-45
17. A/D 変	換器	17-1
表 17.1	端子構成	17-3
表 17.2	アナログ入力チャネルと ADDR の対応	
表 17.3	A/D 変換時間(シングルモード)	17-11
表 17.4	A/D 変換時間(スキャンモード)	
表 17.5	A/D 変換器の割り込み要因	17-12
表 17.6	アナログ端子の規格	17-16
18. D/A 変	換器	18-1
表 18.1	端子構成	18-2
表 18.2	D/A 変換の制御	
20. フラッ	·シュメモリ(F-ZTAT 版)	20-1
表 20.1	ブートモードとユーザプログラムモードの相違点	20-3
表 20.2	端子構成	
表 20.3	オンボードプログラミングモード設定方法	
表 20.4	プートモードの動作	20-20
表 20.5		
表 20.6	フラッシュメモリの動作状態	
表 20.7	F-ZTAT 版に存在してマスク ROM 版に存在しないレジスタ	20-36
21. マスク	ROM	21-1
22. PROM	1	22-1
表 22.1	PROM モードの設定方法	22-1
表 22.2	ソケットアダプタ	22-4

表 22.3	PROM モード時のモード選択	22-5
表 22.4	DC 特性	22-7
表 22.5	AC 特性	22-7
23. クロッ	ク発振器	23-1
表 23.1	ダンピング抵抗値	23-5
表 23.2	水晶発振子の特性	23-6
表 23.3	外部クロック入力条件(1)(H8S/2258 グループ)	23-7
表 23.3	外部クロック入力条件(2)(H8S/2238B、H8S/2236B)	23-7
表 23.3	外部クロック入力条件(3)(H8S/2238R、H8S/2236R)	23-8
表 23.3	外部クロック入力条件(4)(H8S/2237 グループ、H8S/2227 グループ)	23-8
表 23.3	外部クロック入力条件(5)(H8S/2239 グループ)	23-9
表 23.4	外部クロック入力条件(デューティ補正回路未使用)(1)(H8S/2258 グループ)	23-9
表 23.4	外部クロック入力条件(デューティ補正回路未使用)(2)(H8S/2238B、H8S/2236B).	23-10
表 23.4	外部クロック入力条件(デューティ補正回路未使用)(3)(H8S/2238R、H8S/2236R).	23-10
表 23.4	外部クロック入力条件(デューティ補正回路未使用)(4)	
	(H8S/2237 グループ、H8S/2227 グループ)	23-11
表 23.4	外部クロック入力条件(デューティ補正回路未使用)(5)(H8S/2239 グループ)	23-11
24. 低消費	電力状態	24-1
表 24.1	各モードでの本 LSI の内部状態	24-2
表 24.2	低消費電力モード遷移条件	24-5
表 24.3	発振安定時間の設定	24-11
表 24.4	各処理状態における ₍ 端子の状態	24-18
27. 電気的	特性	27-1
表 27.1	絶対最大定格	27-6
表 27.2	DC 特性 (1)	
表 27.2	DC 特性 (2)	
表 27.2	DC 特性 (3)	
表 27.3	出力許容電流	
表 27.4	バス駆動特性	
表 27.5	クロックタイミング	
表 27.6	制御信号タイミング	
表 27.7	バスタイミング	
表 27.8	内蔵周辺タイミング	
表 27.9	I ² C バスタイミング	
表 27.10	A/D 变换特性	
表 27.11	D/A 变换特性	
表 27.12	フラッシュメモリ特性	
表 27.13	絶対最大定格	27-23

表 27.14	DC 特性 (1)	27-24
表 27.14	DC 特性 (2)	27-25
表 27.14	DC 特性(3)	27-27
表 27.15	出力許容電流	27-29
表 27.16	バス駆動特性	27-29
表 27.17	クロックタイミング	27-30
表 27.18	制御信号タイミング	27-31
表 27.19	バスタイミング	27-32
表 27.20	DMAC タイミング	27-33
表 27.21	内蔵周辺タイミング	27-34
表 27.22	I ² C バスタイミング	27-35
表 27.23	A/D 変換特性	27-36
表 27.24	D/A 变换特性	27-37
表 27.25	フラッシュメモリ特性	27-37
表 27.26	絶対最大定格	27-40
表 27.27	DC 特性 (1)	27-41
表 27.27	DC 特性 (2)	27-43
表 27.27	DC 特性(3)	27-44
表 27.28	出力許容電流	27-45
表 27.29	バス駆動特性	27-46
表 27.30	クロックタイミング	27-47
表 27.31	制御信号タイミング	27-48
表 27.32	バスタイミング	27-49
表 27.33	内蔵周辺タイミング	27-50
表 27.34	I ² C バスタイミング	27-51
表 27.35	A/D 変換特性(F-ZTAT 版、マスク ROM 版)	27-52
表 27.36	D/A 変換特性(F-ZTAT 版、マスク ROM 版)	27-52
表 27.37	フラッシュメモリ特性	27-53
表 27.38	絶対最大定格	27-55
表 27.39	DC 特性 (1)	27-56
表 27.39	DC 特性 (2)	27-57
表 27.39	DC 特性 (3)	27-59
表 27.40	出力許容電流	27-60
表 27.41	バス駆動特性	27-61
表 27.42	クロックタイミング	27-62
表 27.43	制御信号タイミング	27-63
表 27.44	バスタイミング	27-64
表 27.45	内蔵周辺タイミング	27-65
表 27.46	I ² C バスタイミング	27-66
表 27.47	A/D 变換特性	27-67
表 27.48	D/A 变換特性	27-67

表 27.49	フラッシュメモリ特性	27-68
表 27.50	絶対最大定格	27-70
表 27.51	DC 特性 (1)	27-71
表 27.51	DC 特性 (2)	27-72
表 27.51	DC 特性 (3)	27-73
表 27.51	DC 特性 (4)	27-74
表 27.52	出力許容電流	27-75
表 27.53	クロックタイミング	27-76
表 27.54	制御信号タイミング	27-77
表 27.55	バスタイミング	27-78
表 27.56	内蔵周辺タイミング	27-80
表 27.57	A/D 变换特性	27-81
表 27.58	D/A 变换特性	27-81
表 27.59	フラッシュメモリ特性	27-82
付録		付録-1
表 B.1	H8S/2258 グループ型名一覧	付録-5
表 B.2	H8S/2239 グループ型名一覧	付録-6
表 B.3	H8S/2238 グループ型名一覧	付録-7
表 B.4	H8S/2237 グループ、H8S/2227 グループ型名一覧	付録-9

1. 概要

1.1 特長

• 16ビット高速H8S/2000CPU

H8/300CPU、H8/300HCPUとオブジェクトレベルで上位互換

汎用レジスタ:16ビット×16本

基本命令:65種類

• 豊富な周辺機能

PCブレークコントローラ

DMAコントローラ (DMAC)

H8S/2239グループのみサポートします。

データトランスファコントローラ (DTC)

16ビットタイマパルスユニット(TPU)

H8S/2258グループ、H8S/2239グループ、H8S/2238グループ、H8S/2237グループ:6チャネル

H8S/2227グループ:3チャネル

8ビットタイマ (TMR)

H8S/2258グループ、H8S/2239グループ、H8S/2238グループ:4チャネル

H8S/2237グループ、H8S/2227グループ:2チャネル

ウォッチドッグタイマ(WDT)

シリアルコミュニケーションインタフェース (SCI)

H8S/2258グループ、H8S/2239グループ、H8S/2238グループ、H8S/2237グループ:4チャネル(SCI_0~SCI_3)

H8S/2227グループ: 3チャネル(SCI_0、SCI_1、SCI_3)

I²Cバスインタフェース(IIC)

H8S/2258グループ、H8S/2239グループ、H8S/2238グループにオプションです。

10ビットA/D変換器

8ビットD/A変換器

H8S/2227グループにはありません。

IEBusコントローラ (IEB)

H8S/2258グループ:1チャネル

• 内蔵メモリ

ROM	型名	ROM	RAM	備考
フラッシュメモリ版	HD64F2258	256K バイト	16K バイト	
	HD64F2239	384K バイト	32K バイト	
	HD64F2238B	256K バイト	16K バイト	
	HD64F2238R	256K バイト	16K バイト	
	HD64F2227	128K バイト	16K バイト	
PROM 版	HD6472237	128K バイト	16K バイト	
マスク ROM 版	HD6432258	256K バイト	16K バイト	
	HD6432258W	256K バイト	16K バイト	
	HD6432256	128K バイト	8K バイト	
	HD6432256W	128K バイト	8K バイト	
	HD6432239	384K バイト	32K バイト	
	HD6432239W	384K バイト	32K バイト	
	HD6432238B	256K バイト	16K バイト	
	HD6432238BW	256K バイト	16K バイト	
	HD6432238R	256K バイト	16K バイト	
	HD6432238RW	256K バイト	16K バイト	
	HD6432236B	128K バイト	8K バイト	
	HD6432236BW	128K バイト	8K バイト	
	HD6432236R	128K バイト	8K バイト	
	HD6432236RW	128K バイト	8K バイト	
	HD6432237	128K バイト	16K バイト	
	HD6432235	128K バイト	4K バイト	
	HD6432233	64K バイト	4K バイト	
	HD6432227	128K バイト	16K バイト	
	HD6432225	128K バイト	4K バイト	
	HD6432224	96K バイト	4K バイト	
	HD6432223	64K バイト	4K バイト	

• 汎用入出力ポート

入出力ポート:72本

入力ポート:10本

• 各種低消費電力モードをサポート

• 小型パッケージ

パッケージ	コード*6	ボディサイズ	ピンピッチ
TQFP-100	TFP-100B、TFP-100BV	14.0 × 14.0mm	0.5mm
TQFP-100* ¹	TFP-100G、TFP-100GV	12.0 × 12.0mm	0.4mm
QFP-100* ²	FP-100A、FP-100AV	14.0 × 20.0mm	0.65mm
QFP-100* ³	FP-100B、FP-100BV	14.0 × 14.0mm	0.5mm
LFBGA-112*4	BP-112、BP-112V	10.0 × 10.0mm	0.8mm
TFBGA-112*5	TBP-112A、TBP-112AV	10.0 × 10.0mm	0.8mm

【注】 *1 H8S/2258 グループは除きます。

- *2 H8S/2258 グループ、H8S/2238B、H8S/2236B、H8S/2237 グループ、HD6432227 のみです。
- *3 HD64F2227 は除きます。
- *4 HD64F2238R のみです。
- *5 HD64F2238R、HD64F2239のみです。
- *6 パッケージコードの末尾がVのパッケージは、鉛フリー対応品です。

1.2 内部ブロック図

内部ブロック図を図 1.1~図 1.5 に示します。




図 1.1 H8S/2258 グループの内部ブロック図




図 1.2 H8S/2239 グループの内部ブロック図




図 1.3 H8S/2238 グループの内部ブロック図




図 1.4 H8S/2237 グループの内部ブロック図




図 1.5 H8S/2227 グループの内部ブロック図

1.3 端子説明

1.3.1 ピン配置図

(1) H8S/2258 グループピン配置図

H8S/2258 グループのピン配置図を図 1.6、図 1.7 に示します。




図 1.6 H8S/2258 グループのピン配置図 (TFP-100B、TFP-100BV、FP-100B、FP-100BV:上面図)




図 1.7 H8S/2258 グループのピン配置図 (FP-100A、FP-100AV:上面図)

(2) H8S/2239 グループピン配置図

H8S/2239 グループのピン配置図を図 1.8、図 1.9 に示します。




図 1.8 H8S/2239 グループのピン配置図

(TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100B、FP-100BV:上面図)

	А	В	С	D	E	F	G	Н	J	К	L
11	NC (Reserve)	PF1/BACK/ BUZZ	PF4/HWR	PF7/∳	EXTAL	XTAL	STBY	OSC1	MD0	P40/AN0	NC (Reserve)
10	P30/TxD0	NC (Reserve)	PF2/WAIT	PF5/RD	FWE	VSS	vcc	OSC2	AVCC	P41/AN1	P42/AN2
9	P33/TxD1/ SCL1	P32/SCK0/ SDA1/IRQ4	PF0/BREQ/ IRQ2	PF3/LWR/ ADTRG/ IRQ3	MD2	VCC	NMI	MD1	NC (Reserve)	P43/AN3	P45/AN5
8	P36	P35/SCK1/ SCL0/IRQ5	P34/RxD1/ SDA0	P31/RxD0	PF6/AS	VSS	RES	Vref	P44/AN4	P46/AN6	P96/DA0
7	P75/TMO3/ SCK3	P74/TMO2/ MRES	P76/RxD3	P77/TxD3	TBP-112A TBP-112AV (上面図)			P47/AN7	P97/DA1	AVSS	AVSS
6	P72/TMO0/ TEND0/ CS6	P71/ TMRI23/ TMCI23/ DREQ1/ CS5	P73/TMO1/ TEND1/ CS7	P70/ TMRI01/ TMCI01/ DREQ0/ CS4				P17/ TIOCB2/ TCLKD	P14/ TIOCA1/ IRQ0	P16/ TIOCA2/ IRQ1	P15/ TIOCB1/ TCLKC
5	PG0/IRQ6	PG1/CS3/ IRQ7	PG2/CS2	PG4/CS0				P10/ TIOCA0/ DACK0/A20	P11/ TIOCB0/ DACK1/A21	P13/ TIOCD0/ TCLKB/A23	P12/ TIOCC0/ TCLKA/A22
4	PG3/CS1	PE0/D0	PE2/D2	PE7/D7	PD5/D13	VSS	PC5/A5	PB6/A14/ TIOCA5	PA1/A17/ TxD2	PA2/A18 /RxD2	PA3/A19/ SCK2
3	PE1/D1	PE3/D3	NC (Reserve)	PD2/D10	PD6/D14	cvcc	PC3/A3	PB0/A8/ TIOCA3	PB3/A11/ TIOCD3	PB7/A15/ TIOCB5	PA0/A16
2	PE4/D4	PE5/D5	PD0/D8	PD3/D11	cvcc	VSS	PC2/A2	PC6/A6	PB1/A9/ TIOCB3	PB4/A12/ TIOCA4	PB5/A13/ TIOCB4
1	NC (Reserve)	PE6/D6	PD1/D9	PD4/D12	PD7/D15	PC0/A0	PC1/A1	PC4/A4	PC7/A7	PB2/A10/ TIOCC3	NC (Reserve)
INDEX											

図 1.9 H8S/2239 グループのピン配置図 (TBP-112A、TBP-112AV:上面図、HD64F2239 のみ)

(3) H8S/2238 グループピン配置図

H8S/2238 グループのピン配置図を図 1.10~図 1.12 に示します。




図 1.10 H8S/2238 グループのピン配置図

(TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100B、FP-100BV:上面図)




図 1.11 H8S/2238 グループのピン配置図 (FP-100A、FP-100AV:上面図 H8S/2238B、H8S/2236B のみ)

	А	В	С	D	E	F	G	Н	J	К	L
11	NC (Reserve)	PF1/BACK/ BUZZ	PF4/HWR	PF7/∳	EXTAL	XTAL	STBY	OSC1	MD0	P40/AN0	NC (Reserve)
10	P30/TxD0	NC (Reserve)	PF2/WAIT	PF5/RD	FWE	VSS	vcc	OSC2	AVCC	P41/AN1	P42/AN2
9	P33/TxD1/ SCL1	P32/SCK0/ SDA1/IRQ4	PF0/BREQ/ IRQ2	PF3/LWR/ ADTRG/ IRQ3	MD2	VCC	NMI	MD1	NC (Reserve)	P43/AN3	P45/AN5
8	P36	P35/SCK1/ SCL0/IRQ5	P34/RxD1/ SDA0	P31/RxD0	PF6/AS	VSS	RES	Vref	P44/AN4	P46/AN6	P96/DA0
7	P75/TMO3/ SCK3	P74/TMO2/ MRES	P76/RxD3	P77/TxD3	BP-112			P47/AN7	P97/DA1	AVSS	AVSS
6	P72/TMO0 /CS6	P71/ TMRI23/ TMCI23/ CS5	P73/TMO1 /CS7	P70/ TMRI01/ TMCI01/ CS4	Т	BP-112V TBP-112 <i>A</i> BP-112A	4	P17/ TIOCB2/ TCLKD	P14/ TIOCA1/ IRQ0	P16/ TIOCA2/ IRQ1	P15/ TIOCB1/ TCLKC
5	PG0/IRQ6	PG1/CS3/ IRQ7	PG2/CS2	PG4/CS0		(上面図)		P10/ TIOCA0 /A20	P11/ TIOCB0/ A21	P13/ TIOCD0/ TCLKB/A23	P12/ TIOCC0/ TCLKA/A22
4	PG3/CS1	PE0/D0	PE2/D2	PE7/D7	PD5/D13	VSS	PC5/A5	PB6/A14/ TIOCA5	PA1/A17/ TxD2	PA2/A18 /RxD2	PA3/A19/ SCK2
3	PE1/D1	PE3/D3	NC (Reserve)	PD2/D10	PD6/D14	CVCC	PC3/A3	PB0/A8/ TIOCA3	PB3/A11/ TIOCD3	PB7/A15/ TIOCB5	PA0/A16
2	PE4/D4	PE5/D5	PD0/D8	PD3/D11	cvcc	VSS	PC2/A2	PC6/A6	PB1/A9/ TIOCB3	PB4/A12/ TIOCA4	PB5/A13/ TIOCB4
1	NC (Reserve)	PE6/D6	PD1/D9	PD4/D12	PD7/D15	PC0/A0	PC1/A1	PC4/A4	PC7/A7	PB2/A10/ TIOCC3	NC (Reserve)
INDEX											

図 1.12 H8S/2238 グループのピン配置図 (BP-112、BP-112V、TBP-112A、TBP-112AV: 上面図 HD64F2238R のみ)

(4) H8S/2237 グループピン配置図

H8S/2237 グループのピン配置図を図 1.13、図 1.14 に示します。




図 1.13 H8S/2237 グループのピン配置図

(TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100B、FP-100BV:上面図)




図 1.14 H8S/2237 グループのピン配置図 (FP-100A、FP-100AV:上面図)

(5) H8S/2227 グループピン配置図

H8S/2227 グループのピン配置図を図 1.15、図 1.16 に示します。




図 1.15 H8S/2227 グループのピン配置図

(TFP-100B、TFP-100BV、TFP-100G、TFP-100GV、FP-100B*、FP-100BV*:上面図)




図 1.16 H8S/2227 グループのピン配置図 (FP-100A、FP-100AV:上面図、HD6432227 のみ)

1.3.2 動作モード別ピン配置一覧

動作モード別ピン配置一覧を表 1.1~表 1.5 に示します。

表 1.1 H8S/2258 グループの動作モード別ピン配置一覧

ピン	 番号			端子名		
TFP-100B FP-100B	FP-100A	モード4	モード5	モード 6	モード 7	フラッシュ メモリライタ モード*
1	4	PE5/D5	PE5/D5	PE5/D5	PE5	ŌĒ
2	5	PE6/D6	PE6/D6	PE6/D6	PE6	WE
3	6	PE7/D7	PE7/D7	PE7/D7	PE7	CE
4	7	D8	D8	D8	PD0	D0
5	8	D9	D9	D9	PD1	D1
6	9	D10	D10	D10	PD2	D2
7	10	D11	D11	D11	PD3	D3
8	11	D12	D12	D12	PD4	D4
9	12	D13	D13	D13	PD5	D5
10	13	D14	D14	D14	PD6	D6
11	14	D15	D15	D15	PD7	D7
12	15	CVCC	CVCC	CVCC	CVCC	VCC
13	16	A0	A0	PC0/A0	PC0	A0
14	17	VSS	VSS	VSS	VSS	VSS
15	18	A1	A1	PC1/A1	PC1	A1
16	19	A2	A2	PC2/A2	PC2	A2
17	20	A3	A3	PC3/A3	PC3	A3
18	21	A4	A4	PC4/A4	PC4	A4
19	22	A5	A5	PC5/A5	PC5	A5
20	23	A6	A6	PC6/A6	PC6	A6
21	24	A7	A7	PC7/A7	PC7	A7
22	25	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/TIOCA3	A8
23	26	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/TIOCB3	A9
24	27	PB2/A10/ TIOCC3	PB2/A10/ TIOCC3	PB2/A10/ TIOCC3	PB2/TIOCC3	A10
25	28	PB3/A11/ TIOCD3	PB3/A11/ TIOCD3	PB3/A11/ TIOCD3	PB3/TIOCD3	A11

ピン	番号			端子名		
TFP-100B FP-100B	FP-100A	モード4	モード5	モード 6	モード 7	フラッシュ メモリライタ モード*
26	29	PB4/A12/ TIOCA4	PB4/A12/ TIOCA4	PB4/A12/ TIOCA4	PB4/TIOCA4	A12
27	30	PB5/A13/ TIOCB4	PB5/A13/ TIOCB4	PB5/A13/ TIOCB4	PB5/TIOCB4	A13
28	31	PB6/A14/ TIOCA5	PB6/A14/ TIOCA5	PB6/A14/ TIOCA5	PB6/TIOCA5	A14
29	32	PB7/A15/ TIOCB5	PB7/A15/ TIOCB5	PB7/A15/ TIOCB5	PB7/TIOCB5	A15
30	33	PA0/A16	PA0/A16	PA0/A16	PA0	A16
31	34	PA1/A17/TxD2	PA1/A17/TxD2	PA1/A17/TxD2	PA1/TxD2	A17
32	35	PA2/A18/RxD2	PA2/A18/RxD2	PA2/A18/RxD2	PA2/RxD2	A18
33	36	PA3/A19/SCK2	PA3/A19/SCK2	PA3/A19/SCK2	PA3 /SCK2	NC
34	37	P10/TIOCA0/A20	P10/TIOCA0/A20	P10/TIOCA0/A20	P10/TIOCA0	NC
35	38	P11/TIOCB0/A21	P11/TIOCB0/A21	P11/TIOCB0/A21	P11/TIOCB0	NC
36	39	P12/TIOCC0/ TCLKA/A22	P12/TIOCC0/ TCLKA/A22	P12/TIOCC0/ TCLKA/A22	P12/TIOCC0/ TCLKA	NC
37	40	P13/TIOCD0/ TCLKB/A23	P13/TIOCD0/ TCLKB/A23	P13/TIOCD0/ TCLKB/A23	P13/TIOCD0/ TCLKB	NC
38	41	P14/TIOCA1/ IRQ0	P14/TIOCA1/ IRQ0	P14/TIOCA1/ IRQ0	P14/TIOCA1/ IRQ0	VSS
39	42	P15/TIOCB1/ TCLKC	P15/TIOCB1/ TCLKC	P15/TIOCB1/ TCLKC	P15/TIOCB1/ TCLKC	NC
40	43	P16/TIOCA2/ IRQ1	P16/TIOCA2/ IRQ1	P16/TIOCA2/ IRQ1	P16/TIOCA2/ IRQ1	VSS
41	44	P17/TIOCB2/ TCLKD	P17/TIOCB2/ TCLKD	P17/TIOCB2/ TCLKD	P17/TIOCB2/ TCLKD	NC
42	45	AVSS	AVSS	AVSS	AVSS	VSS
43	46	P97/DA1	P97/DA1	P97/DA1	P97/DA1	NC
44	47	P96/DA0	P96/DA0	P96/DA0	P96/DA0	NC
45	48	P47/AN7	P47/AN7	P47/AN7	P47/AN7	NC
46	49	P46/AN6	P46/AN6	P46/AN6	P46/AN6	NC
47	50	P45/AN5	P45/AN5	P45/AN5	P45/AN5	NC
48	51	P44/AN4	P44/AN4	P44/AN4	P44/AN4	NC
49	52	P43/AN3	P43/AN3	P43/AN3	P43/AN3	NC

ピン	 番号					
TFP-100B FP-100B	FP-100A	モード4	モード5	モード6	モード7	フラッシュ メモリライタ モード*
50	53	P42/AN2	P42/AN2	P42/AN2	P42/AN2	NC
51	54	P41/AN1	P41/AN1	P41/AN1	P41/AN1	NC
52	55	P40/AN0	P40/AN0	P40/AN0	P40/AN0	NC
53	56	Vref	Vref	Vref	Vref	VCC
54	57	AVCC	AVCC	AVCC	AVCC	VCC
55	58	MD0	MD0	MD0	MD0	VSS
56	59	MD1	MD1	MD1	MD1	VSS
57	60	OSC2	OSC2	OSC2	OSC2	NC
58	61	OSC1	OSC1	OSC1	OSC1	VSS
59	62	RES	RES	RES	RES	RES
60	63	NMI	NMI	NMI	NMI	VCC
61	64	STBY	STBY	STBY	STBY	VCC
62	65	VCC	VCC	VCC	VCC	VCC
63	66	XTAL	XTAL	XTAL	XTAL	XTAL
64	67	VSS	VSS	VSS	VSS	VSS
65	68	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL
66	69	FWE	FWE	FWE	FWE	FWE
67	70	MD2	MD2	MD2	MD2	VSS
68	71	PF7/φ	PF7/φ	PF7/φ	PF7/φ	NC
69	72	ĀS	ĀS	ĀS	PF6	NC
70	73	RD	RD	RD	PF5	NC
71	74	HWR	HWR	HWR	PF4	NC
72	75	PF3/LWR/ ADTRG/IRQ3	PF3/LWR/ ADTRG/IRQ3	PF3/LWR/ ADTRG/IRQ3	PF3/ADTRG/ IRQ3	NC
73	76	PF2/WAIT	PF2/WAIT	PF2/WAIT	PF2	NC
74	77	PF1/BACK/BUZZ	PF1/BACK/BUZZ	PF1/BACK/BUZZ	PF1/BUZZ	NC
75	78	PF0/BREQ/IRQ2	PF0/BREQ/IRQ2	PF0/BREQ/IRQ2	PF0/IRQ2	VCC
76	79	P30/TxD0	P30/TxD0	P30/TxD0	P30/TxD0	NC
77	80	P31/RxD1	P31/RxD1	P31/RxD1	P31/RxD1	NC
78	81	P32/SCK0/SDA1/ IRQ4	P32/SCK0/SDA1/Ī RQ4	P32/SCK0/SDA1/ IRQ4	P32/SCK0/SDA1/Ī RQ4	NC
79	82	P33/TxD1/SCL1	P33/TxD1/SCL1	P33/TxD1/SCL1	P33/TxD1/SCL1	NC
80	83	P34/RxD1/SDA0	P34/RxD1/SDA0	P34/RxD1/SDA0	P34/RxD1/SDA0	NC

ピン	番号			端子名		
TFP-100B FP-100B	FP-100A	モード4	モード5	モード6	モード7	フラッシュ メモリライタ モード*
81	84	P35/SCK1/SCL0/ IRQ5	P35/SCK1/SCL0/Ī RQ5	P35/SCK1/SCL0/ IRQ5	P35/SCK1/SCL0/Ī RQ5	NC
82	85	P36	P36	P36	P36	NC
83	86	P77/TxD3	P77/TxD3	P77/TxD3	P77/TxD3	NC
84	87	P76/RxD3	P76/RxD3	P76/RxD3	P76/RxD3	NC
85	88	P75/TMO3/SCK3	P75/TMO3/SCK3	P75/TMO3/SCK3	P75/TMO3/SCK3	NC
86	89	P74/TMO2/ MRES	P74/TMO2/ MRES	P74/TMO2/ MRES	P74/TMO2/ MRES	NC
87	90	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1	NC
88	91	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0	NC
89	92	P71/TMRI23/ TMCI23/CS5	P71/TMRI23/ TMCI23/ CS5	P71/TMRI23/ TMCI23/ CS5	P71/TMRI23/ TMCI23	NC
90	93	P70/TMRI01/ TMCI01/ CS4	P70/TMRI01/ TMCI01/ CS4	P70/TMRI01/ TMCI01/CS4	P70/TMRI01/ TMCI01	NC
91	94	PG0/IRQ6	PG0/IRQ6	PG0/ĪRQ6	PG0/IRQ6	NC
92	95	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/IRQ7	NC
93	96	PG2/Tx/CS2	PG2/Tx/CS2	PG2/Tx/CS2	PG2/Tx	NC
94	97	PG3/Rx/CS1	PG3/Rx/CS1	PG3/Rx/CS1	PG3/Rx	NC
95	98	PG4/CS0	PG4/CS0	PG4/CS0	PG4	NC
96	99	PE0/D0	PE0/D0	PE0/D0	PE0	NC
97	100	PE1/D1	PE1/D1	PE1/D1	PE1	NC
98	1	PE2/D2	PE2/D2	PE2/D2	PE2	NC
99	2	PE3/D3	PE3/D3	PE3/D3	PE3	VCC
100	3	PE4/D4	PE4/D4	PE4/D4	PE4	VSS

【注】 * NC は開放としてください。

表 1.2 H8S/2239 グループの動作モード別ピン配置一覧

ピン	番号			端子名		
TFP-100B TFP-100BV TFP-100G TFP-100GV FP-100B FP-100BV	TBP-112A* ¹ TBP-112AV* ¹	モード4	モード5	モード 6	モード 7	フラッシュ メモリ ライタモード
1	B2	PE5/D5	PE5/D5	PE5/D5	PE5	ŌĒ
2	B1	PE6/D6	PE6/D6	PE6/D6	PE6	WE
3	D4	PE7/D7	PE7/D7	PE7/D7	PE7	CE
4	C2	D8	D8	D8	PD0	D0
5	C1	D9	D9	D9	PD1	D1
6	D3	D10	D10	D10	PD2	D2
7	D2	D11	D11	D11	PD3	D3
8	D1	D12	D12	D12	PD4	D4
9	E4	D13	D13	D13	PD5	D5
10	E3	D14	D14	D14	PD6	D6
11	E1	D15	D15	D15	PD7	D7
12	E2、F3	CVCC	CVCC	CVCC	CVCC	VCC
13	F1	A0	A0	PC0/A0	PC0	A0
14	F2、F4	VSS	VSS	VSS	VSS	VSS
15	G1	A1	A1	PC1/A1	PC1	A1
16	G2	A2	A2	PC2/A2	PC2	A2
17	G3	A3	A3	PC3/A3	PC3	A3
18	H1	A4	A4	PC4/A4	PC4	A4
19	G4	A5	A5	PC5/A5	PC5	A5
20	H2	A6	A6	PC6/A6	PC6	A6
21	J1	A7	A7	PC7/A7	PC7	A7
22	НЗ	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/TIOCA3	A8
23	J2	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/TIOCB3	A9
24	K1	PB2/A10/ TIOCC3	PB2/A10/ TIOCC3	PB2/A10/ TIOCC3	PB2/TIOCC3	A10
25	J3	PB3/A11/ TIOCD3	PB3/A11/ TIOCD3	PB3/A11/ TIOCD3	PB3/TIOCD3	A11

ピン	*番号			端子名		
TFP-100B TFP-100BV TFP-100G TFP-100GV FP-100B FP-100BV	TBP-112A* ¹ TBP-112AV* ¹	モ− ۴ 4	モード5	モード 6	モード 7	フラッシュ メモリ ライタモード* ²
26	K2	PB4/A12/ TIOCA4	PB4/A12/ TIOCA4	PB4/A12/ TIOCA4	PB4/TIOCA4	A12
27	L2	PB5/A13/ TIOCB4	PB5/A13/ TIOCB4	PB5/A13/ TIOCB4	PB5/TIOCB4	A13
28	H4	PB6/A14/ TIOCA5	PB6/A14/ TIOCA5	PB6/A14/ TIOCA5	PB6/TIOCA5	A14
29	К3	PB7/A15/ TIOCB5	PB7/A15/ TIOCB5	PB7/A15/ TIOCB5	PB7/TIOCB5	A15
30	L3	PA0/A16	PA0/A16	PA0/A16	PA0	A16
31	J4	PA1/A17/TxD2	PA1/A17/TxD2	PA1/A17/TxD2	PA1/TxD2	A17
32	K4	PA2/A18/RxD2	PA2/A18/RxD2	PA2/A18/RxD2	PA2/RxD2	A18
33	L4	PA3/A19/SCK2	PA3/A19/SCK2	PA3/A19/SCK2	PA3/SCK2	NC
34	H5	P10/TIOCA0/ DACKO/A20	P10/TIOCA0/ DACK0/A20	P10/TIOCA0/ DACK0/A20	P10/TIOCA0/ DACKO	NC
35	J5	P11/TIOCB0/ DACK1/A21	P11/TIOCB0/ DACK1/A21	P11/TIOCB0/ DACK1/A21	P11/TIOCB0/ DACK1	NC
36	L5	P12/TIOCC0/ TCLKA/A22	P12/TIOCC0/ TCLKA/A22	P12/TIOCC0/ TCLKA/A22	P12/TIOCC0/ TCLKA	NC
37	K5	P13/TIOCD0/ TCLKB/A23	P13/TIOCD0/ TCLKB/A23	P13/TIOCD0/ TCLKB/A23	P13/TIOCD0/ TCLKB	NC
38	J6	P14/TIOCA1/ IRQ0	P14/TIOCA1/ IRQ0	P14/TIOCA1/ IRQ0	P14/TIOCA1/ IRQ0	VSS
39	L6	P15/TIOCB1/ TCLKC	P15/TIOCB1/ TCLKC	P15/TIOCB1/ TCLKC	P15/TIOCB1/ TCLKC	NC
40	K6	P16/TIOCA2/ IRQ1	P16/TIOCA2/ IRQ1	P16/TIOCA2/ IRQ1	P16/TIOCA2/ IRQ1	VSS
41	H6	P17/TIOCB2/ TCLKD	P17/TIOCB2/ TCLKD	P17/TIOCB2/ TCLKD	P17/TIOCB2/ TCLKD	NC
42	K7、L7	AVSS	AVSS	AVSS	AVSS	VSS
43	J7	P97/DA1	P97/DA1	P97/DA1	P97/DA1	NC
44	L8	P96/DA0	P96/DA0	P96/DA0	P96/DA0	NC
45	H7	P47/AN7	P47/AN7	P47/AN7	P47/AN7	NC

ピン	番号			端子名		
TFP-100B TFP-100BV TFP-100G TFP-100GV	TBP-112A* ¹ TBP-112AV* ¹	モード4	モード 5	モード 6	モード 7	フラッシュ メモリ ライタモード* ²
FP-100B FP-100BV						
46	K8	P46/AN6	P46/AN6	P46/AN6	P46/AN6	NC
47	L9	P45/AN5	P45/AN5	P45/AN5	P45/AN5	NC
48	J8	P44/AN4	P44/AN4	P44/AN4	P44/AN4	NC
49	K9	P43/AN3	P43/AN3	P43/AN3	P43/AN3	NC
50	L10	P42/AN2	P42/AN2	P42/AN2	P42/AN2	NC
51	K10	P41/AN1	P41/AN1	P41/AN1	P41/AN1	NC
52	K11	P40/AN0	P40/AN0	P40/AN0	P40/AN0	NC
53	H8	Vref	Vref	Vref	Vref	VCC
54	J10	AVCC	AVCC	AVCC	AVCC	VCC
55	J11	MD0	MD0	MD0	MD0	VSS
56	H9	MD1	MD1	MD1	MD1	VSS
57	H10	OSC2	OSC2	OSC2	OSC2	NC
58	H11	OSC1	OSC1	OSC1	OSC1	VSS
59	G8	RES	RES	RES	RES	RES
60	G9	NMI	NMI	NMI	NMI	VCC
61	G11	STBY	STBY	STBY	STBY	VCC
62	F9、G10	VCC	VCC	VCC	VCC	VCC
63	F11	XTAL	XTAL	XTAL	XTAL	XTAL
64	F8、F10	VSS	VSS	VSS	VSS	VSS
65	E11	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL
66	E10	FWE	FWE	FWE	FWE	FWE
67	E9	MD2	MD2	MD2	MD2	VSS
68	D11	PF7/φ	PF7/φ	PF7/φ	PF7/φ	NC
69	E8	ĀS	ĀS	ĀS	PF6	NC
70	D10	RD	RD	RD	PF5	NC
71	C11	HWR	HWR	HWR	PF4	NC
72	D9	PF3/LWR/ ADTRG/IRQ3	PF3/LWR/ ADTRG/IRQ3	PF3/LWR/ ADTRG/IRQ3	PF3/ADTRG/ IRQ3	NC

ピン	'番号			端子名		
TFP-100B TFP-100BV TFP-100G TFP-100BV	TBP-112A* ¹ TBP-112AV* ¹	モ− ۴ 4	モ− ⊧ 5	モ− ⊧ 6	モード7	フラッシュ メモリ ライタモード* ²
FP-100BV	C10	PF2/WAIT	PF2/WAIT	PF2/WAIT	PF2	NC
74	B11	PF1/BACK/ BUZZ	PF1/BACK/ BUZZ	PF1/BACK/ BUZZ	PF1/BUZZ	NC
75	C9	PF0/BREQ/ IRQ2	PF0/BREQ/ IRQ2	PF0/BREQ/ IRQ2	PF0/IRQ2	vcc
76	A10	P30/TxD0	P30/TxD0	P30/TxD0	P30/TxD0	NC
77	D8	P31/RxD0	P31/RxD0	P31/RxD0	P31/RxD0	NC
78	В9	P32/SCK0/ SDA1/IRQ4	P32/SCK0/ SDA1/IRQ4	P32/SCK0/ SDA1/IRQ4	P32/SCK0/ SDA1/IRQ4	NC
79	A9	P33/TxD1/SCL1	P33/TxD1/SCL1	P33/TxD1/SCL1	P33/TxD1/SCL1	NC
80	C8	P34/RxD1/ SDA0	P34/RxD1/ SDA0	P34/RxD1/ SDA0	P34/RxD1/ SDA0	NC
81	B8	P35/SCK1/ SCL0/ĪRQ5	P35/SCK1/ SCL0/ĪRQ5	P35/SCK1/ SCL0/ĪRQ5	P35/SCK1/ SCL0/ĪRQ5	NC
82	A8	P36	P36	P36	P36	NC
83	D7	P77/TxD3	P77/TxD3	P77/TxD3	P77/TxD3	NC
84	C7	P76/RxD3	P76/RxD3	P76/RxD3	P76/RxD3	NC
85	A7	P75/TMO3/ SCK3	P75/TMO3/ SCK3	P75/TMO3/ SCK3	P75/TMO3/ SCK3	NC
86	В7	P74/TMO2/ MRES	P74/TMO2/ MRES	P74/TMO2/ MRES	P74/TMO2/ MRES	NC
87	C6	P73/TMO1/ TEND1/CS7	P73/TMO1/ TEND1/CS7	P73/TMO1/ TEND1/CS7	P73/TMO1/ TEND1	NC
88	A6	P72/TMO0 / TEND0/CS6	P72/TMO0/ TEND0/CS6	P72/TMO0/ TEND0/CS6	P72/TMO0/ TEND0	NC
89	B6	P71/TMRI23/ TMCI23/DREQ1/ CS5	P71/TMRI23/ TMCI23/DREQ1/ CS5	P71/TMRI23/ TMCI23/DREQ1/ CS5	P71/TMRI23/ TMCI23/DREQ1	NC
90	D6	P70/TMRI01/ TMCI01/DREQ0/ CS4	P70/TMRI01/ TMCI01/DREQ0/ CS4	P70/TMRI01/ TMCI01/DREQ0/ CS4	P70/TMRI01/ TMCI01/DREQ0	NC

ピン	番号			端子名		
TFP-100B	TBP-112A*1	モード4	モード 5	モード 6	モード 7	フラッシュ
TFP-100BV	TBP-112AV* ¹					メモリ
TFP-100G						ライタモード* ²
TFP-100GV						
FP-100B						
FP-100BV						
91	A5	PG0/IRQ6	PG0/IRQ6	PG0/IRQ6	PG0/IRQ6	NC
92	B5	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/IRQ7	NC
93	C5	PG2/CS2	PG2/CS2	PG2/CS2	PG2	NC
94	A4	PG3/CS1	PG3/CS1	PG3/CS1	PG3	NC
95	D5	PG4/CS0	PG4/CS0	PG4/CS0	PG4	NC
96	B4	PE0/D0	PE0/D0	PE0/D0	PE0	NC
97	А3	PE1/D1	PE1/D1	PE1/D1	PE1	NC
98	C4	PE2/D2	PE2/D2	PE2/D2	PE2	NC
99	B3	PE3/D3	PE3/D3	PE3/D3	PE3	VCC
100	A2	PE4/D4	PE4/D4	PE4/D4	PE4	VSS

[【]注】 *1 HD64F2239 のみです。

^{*2} NC は開放としてください。

表 1.3 H8S/2238 グループの動作モード別ピン配置一覧

	ピン番号				端子名		
TFP-100B	FP-100A* ¹	BP-112* ²	モード4	モード 5	モード 6	モード 7	フラッシュ
TFP-100BV	FP-100AV* ¹	BP-112V* ²					メモリ
TFP-100G		TBP-112A* ²					ライタ
TFP-100GV		TBP-112AV* ²					モード
FP-100B							
FP-100BV							
1	4	B2	PE5/D5	PE5/D5	PE5/D5	PE5	ŌĒ
2	5	B1	PE6/D6	PE6/D6	PE6/D6	PE6	WE
3	6	D4	PE7/D7	PE7/D7	PE7/D7	PE7	CE
4	7	C2	D8	D8	D8	PD0	D0
5	8	C1	D9	D9	D9	PD1	D1
6	9	D3	D10	D10	D10	PD2	D2
7	10	D2	D11	D11	D11	PD3	D3
8	11	D1	D12	D12	D12	PD4	D4
9	12	E4	D13	D13	D13	PD5	D5
10	13	E3	D14	D14	D14	PD6	D6
11	14	E1	D15	D15	D15	PD7	D7
12	15	E2、F3	CVCC	CVCC	CVCC	CVCC	VCC
13	16	F1	A0	A0	PC0/A0	PC0	A0
14	17	F2、F4	VSS	VSS	VSS	VSS	VSS
15	18	G1	A1	A1	PC1/A1	PC1	A1
16	19	G2	A2	A2	PC2/A2	PC2	A2
17	20	G3	A3	А3	PC3/A3	PC3	A3
18	21	H1	A4	A4	PC4/A4	PC4	A4
19	22	G4	A5	A5	PC5/A5	PC5	A5
20	23	H2	A6	A6	PC6/A6	PC6	A6
21	24	J1	A7	A7	PC7/A7	PC7	A7
22	25	НЗ	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/TIOCA3	A8
23	26	J2	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/TIOCB3	A9
24	27	K1	PB2/A10/	PB2/A10/	PB2/A10/	PB2/TIOCC3	A10
			TIOCC3	TIOCC3	TIOCC3		
25	28	J3	PB3/A11/ TIOCD3	PB3/A11/ TIOCD3	PB3/A11/ TIOCD3	PB3/TIOCD3	A11
26	29	K2	PB4/A12/	PB4/A12/	PB4/A12/	PB4/TIOCA4	A12
			TIOCA4	TIOCA4	TIOCA4		

	 ピン番号				端子名		
TFP-100B	FP-100A* ¹	BP-112* ²	モード4	モード 5	モード 6	モード 7	フラッシュ
	FP-100AV* ¹	BP-112V* ²					メモリ
TFP-100G		TBP-112A* ²					ライタ
TFP-100GV		TBP-112AV* ²					モード * ⁴
FP-100B							
FP-100BV							
27	30	L2	PB5/A13/	PB5/A13/	PB5/A13/	PB5/TIOCB4	A13
			TIOCB4	TIOCB4	TIOCB4		
28	31	H4	PB6/A14/	PB6/A14/	PB6/A14/	PB6/TIOCA5	A14
			TIOCA5	TIOCA5	TIOCA5		
29	32	K3	PB7/A15/	PB7/A15/	PB7/A15/	PB7/TIOCB5	A15
			TIOCB5	TIOCB5	TIOCB5		
30	33	L3	PA0/A16	PA0/A16	PA0/A16	PA0	A16
31	34	J4	PA1/A17/TxD2	PA1/A17/TxD2	PA1/A17/TxD2	PA1/TxD2	A17
32	35	K4	PA2/A18/RxD2	PA2/A18/RxD2	PA2/A18/RxD2	PA2/RxD2	A18
33	36	L4	PA3/A19/SCK2	PA3/A19/SCK2	PA3/A19/SCK2	PA3/SCK2	NC
34	37	H5	P10/TIOCA0/	P10/TIOCA0/	P10/TIOCA0/	P10/TIOCA0	NC
			A20	A20	A20		
35	38	J5	P11/TIOCB0/	P11/TIOCB0/	P11/TIOCB0/	P11/TIOCB0	NC
			A21	A21	A21		
36	39	L5	P12/TIOCC0/	P12/TIOCC0/	P12/TIOCC0/	P12/TIOCC0/	NC
			TCLKA/A22	TCLKA/A22	TCLKA/A22	TCLKA	
37	40	K5	P13/TIOCD0/	P13/TIOCD0/	P13/TIOCD0/	P13/TIOCD0/	NC
			TCLKB/A23	TCLKB/A23	TCLKB/A23	TCLKB	
38	41	J6	P14/TIOCA1/	P14/TIOCA1/	P14/TIOCA1/	P14/TIOCA1/	VSS
			ĪRQ0	ĪRQ0	ĪRQ0	ĪRQ0	
39	42	L6	P15/TIOCB1/	P15/TIOCB1/	P15/TIOCB1/	P15/TIOCB1/	NC
			TCLKC	TCLKC	TCLKC	TCLKC	
40	43	K6	P16/TIOCA2/	P16/TIOCA2/	P16/TIOCA2/	P16/TIOCA2/	VSS
			ĪRQ1	ĪRQ1	ĪRQ1	ĪRQ1	
41	44	H6	P17/TIOCB2/	P17/TIOCB2/	P17/TIOCB2/	P17/TIOCB2/	NC
			TCLKD	TCLKD	TCLKD	TCLKD	
42	45	K7、L7	AVSS	AVSS	AVSS	AVSS	VSS
43	46	J7	P97/DA1	P97/DA1	P97/DA1	P97/DA1	NC
44	47	L8	P96/DA0	P96/DA0	P96/DA0	P96/DA0	NC
45	48	H7	P47/AN7	P47/AN7	P47/AN7	P47/AN7	NC
46	49	K8	P46/AN6	P46/AN6	P46/AN6	P46/AN6	NC
47	50	L9	P45/AN5	P45/AN5	P45/AN5	P45/AN5	NC

	ピン番号				端子名		
TFP-100B	FP-100A*1	BP-112* ²	モード4	モード 5	モード 6	モード7	フラッシュ
TFP-100BV	FP-100AV* ¹	BP-112V* ²					メモリ
TFP-100G		TBP-112A* ²					ライタ
TFP-100GV		TBP-112AV* ²					モード*4
FP-100B							
FP-100BV							
48	51	J8	P44/AN4	P44/AN4	P44/AN4	P44/AN4	NC
49	52	K9	P43/AN3	P43/AN3	P43/AN3	P43/AN3	NC
50	53	L10	P42/AN2	P42/AN2	P42/AN2	P42/AN2	NC
51	54	K10	P41/AN1	P41/AN1	P41/AN1	P41/AN1	NC
52	55	K11	P40/AN0	P40/AN0	P40/AN0	P40/AN0	NC
53	56	H8	Vref	Vref	Vref	Vref	VCC
54	57	J10	AVCC	AVCC	AVCC	AVCC	VCC
55	58	J11	MD0	MD0	MD0	MD0	VSS
56	59	H9	MD1	MD1	MD1	MD1	VSS
57	60	H10	OSC2	OSC2	OSC2	OSC2	NC
58	61	H11	OSC1	OSC1	OSC1	OSC1	VSS
59	62	G8	RES	RES	RES	RES	RES
60	63	G9	NMI	NMI	NMI	NMI	VCC
61	64	G11	STBY	STBY	STBY	STBY	VCC
62	65	F9、G10	VCC	VCC	VCC	VCC	VCC
63	66	F11	XTAL	XTAL	XTAL	XTAL	XTAL
64	67	F8、F10	VSS	VSS	VSS	VSS	VSS
65	68	E11	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL
66	69	E10	FWE	FWE	FWE	FWE	FWE
67	70	E9	MD2	MD2	MD2	MD2	VSS
68	71	D11	PF7/φ	PF7/φ	PF7/φ	PF7/φ	NC
69	72	E8	ĀS	ĀS	ĀS	PF6	NC
70	73	D10	RD	RD	RD	PF5	NC
71	74	C11	HWR	HWR	HWR	PF4	NC
72	75	D9	PF3/LWR/	PF3/LWR/	PF3/LWR/	PF3/ADTRG/	NC*3
			ADTRG/IRQ3	ADTRG/IRQ3	ADTRG/IRQ3	ĪRQ3	
73	76	C10	PF2/WAIT	PF2/WAIT	PF2/WAIT	PF2	NC
74	77	B11	PF1/BACK/	PF1/BACK/	PF1/BACK/	PF1/BUZZ	NC
			BUZZ	BUZZ	BUZZ		

	ピン番号				端子名		
TFP-100B TFP-100BV TFP-100GV FP-100B FP-100BV	FP-100A* ¹ FP-100AV* ¹	BP-112* ² BP-112V* ² TBP-112A* ² TBP-112AV* ²	モード4	モード5	モード6	モード7	フラッシュ メモリ ライタ モード* ⁴
75	78	C9	PF0/BREQ/ IRQ2	PF0/BREQ/ IRQ2	PF0/BREQ/ IRQ2	PF0/IRQ2	VCC
76	79	A10	P30/TxD0	P30/TxD0	P30/TxD0	P30/TxD0	NC
77	80	D8	P31/RxD0	P31/RxD0	P31/RxD0	P31/RxD0	NC
78	81	В9	P32/SCK0/ SDA1/IRQ4	P32/SCK0/ SDA1/ĪRQ4	P32/SCK0/ SDA1/IRQ4	P32/SCK0/ SDA1/IRQ4	NC
79	82	А9	P33/TxD1/SCL1	P33/TxD1/SCL1	P33/TxD1/SCL1	P33/TxD1/ SCL1	NC
80	83	C8	P34/RxD1/ SDA0	P34/RxD1/ SDA0	P34/RxD1/ SDA0	P34/RxD1/ SDA0	NC
81	84	B8	P35/SCK1/ SCL0/ĪRQ5	P35/SCK1/ SCL0/IRQ5	P35/SCK1/ SCL0/IRQ5	P35/SCK1/ SCL0/IRQ5	NC
82	85	A8	P36	P36	P36	P36	NC
83	86	D7	P77/TxD3	P77/TxD3	P77/TxD3	P77/TxD3	NC
84	87	C7	P76/RxD3	P76/RxD3	P76/RxD3	P76/RxD3	NC
85	88	A7	P75/TMO3/ SCK3	P75/TMO3/ SCK3	P75/TMO3/ SCK3	P75/TMO3/ SCK3	NC
86	89	В7	P74/TMO2/ MRES	P74/TMO2/ MRES	P74/TMO2/ MRES	P74/TMO2/ MRES	NC
87	90	C6	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1	NC
88	91	A6	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0	NC
89	92	В6	P71/TMRI23/ TMCI23/ CS5	P71/TMRI23/ TMCI23/ CS5	P71/TMRI23/ TMCI23/ CS5	P71/TMRI23/ TMCI23	NC
90	93	D6	P70/TMRI01/ TMCI01/CS4	P70/TMRI01/ TMCI01/CS4	P70/TMRI01/ TMCI01/CS4	P70/TMRI01/ TMCI01	NC
91	94	A5	PG0/IRQ6	PG0/IRQ6	PG0/IRQ6	PG0/IRQ6	NC
92	95	B5	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/IRQ7	NC
93	96	C5	PG2/CS2	PG2/CS2	PG2/CS2	PG2	NC
94	97	A4	PG3/CS1	PG3/CS1	PG3/CS1	PG3	NC
95	98	D5	PG4/CS0	PG4/CS0	PG4/CS0	PG4	NC
96	99	B4	PE0/D0	PE0/D0	PE0/D0	PE0	NC

	ピン番号				端子名			
TFP-100B	FP-100A* ¹	BP-112* ²	モード 4	モード 5	モード 6	モード 7	フラッシュ	
TFP-100BV	FP-100AV* ¹	BP-112V* ²					メモリ	
TFP-100G		TBP-112A* ²					ライタ	
TFP-100GV		TBP-112AV* ²					モード*4	
FP-100B								
FP-100BV								
97	100	А3	PE1/D1	PE1/D1	PE1/D1	PE1	NC	
98	1	C4	PE2/D2	PE2/D2	PE2/D2	PE2	NC	
99	2	В3	PE3/D3	PE3/D3	PE3/D3	PE3	VCC	
100	3	A2	PE4/D4	PE4/D4	PE4/D4	PE4	VSS	

- 【注】 *1 H8S/2238B、H8S/2236B のみです。
 - *2 HD64F2238R のみです。
 - *3 H8S/2238B、H8S/2236B では Vcc。
 - *4 NC は開放としてください。

表 1.4 H8S/2237 グループの動作モード別ピン配置一覧

ピン	 番号					
TFP-100B	FP-100A	モード4	モード5	モード 6	モード 7	PROM
TFP-100BV	FP-100AV					モード*
TFP-100G						
TFP-100GV						
FP-100B						
FP-100BV						
1	4	PE5/D5	PE5/D5	PE5/D5	PE5	NC
2	5	PE6/D6	PE6/D6	PE6/D6	PE6	NC
3	6	PE7/D7	PE7/D7	PE7/D7	PE7	NC
4	7	D8	D8	D8	PD0	D0
5	8	D9	D9	D9	PD1	D1
6	9	D10	D10	D10	PD2	D2
7	10	D11	D11	D11	PD3	D3
8	11	D12	D12	D12	PD4	D4
9	12	D13	D13	D13	PD5	D5
10	13	D14	D14	D14	PD6	D6
11	14	D15	D15	D15	PD7	D7
12	15	VCC	VCC	VCC	VCC	VCC
13	16	A0	A0	PC0/A0	PC0	A0
14	17	VSS	VSS	VSS	VSS	VSS
15	18	A1	A1	PC1/A1	PC1	A1
16	19	A2	A2	PC2/A2	PC2	A2
17	20	A3	A3	PC3/A3	PC3	А3
18	21	A4	A4	PC4/A4	PC4	A4
19	22	A5	A5	PC5/A5	PC5	A5
20	23	A6	A6	PC6/A6	PC6	A6
21	24	A7	A7	PC7/A7	PC7	A7
22	25	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/A8/TIOCA3	PB0/TIOCA3	A8
23	26	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/A9/TIOCB3	PB1/TIOCB3	ŌĒ
24	27	PB2/A10/TIOCC3	PB2/A10/TIOCC3	PB2/A10/TIOCC3	PB2/TIOCC3	A10
25	28	PB3/A11/TIOCD3	PB3/A11/TIOCD3	PB3/A11/TIOCD3	PB3/TIOCD3	A11
26	29	PB4/A12/TIOCA4	PB4/A12/TIOCA4	PB4/A12/TIOCA4	PB4/TIOCA4	A12
27	30	PB5/A13/TIOCB4	PB5/A13/TIOCB4	PB5/A13/TIOCB4	PB5/TIOCB4	A13
28	31	PB6/A14/TIOCA5	PB6/A14/TIOCA5	PB6/A14/TIOCA5	PB6/TIOCA5	A14
29	32	PB7/A15/TIOCB5	PB7/A15/TIOCB5	PB7/A15/TIOCB5	PB7/TIOCB5	A15
30	33	PA0/A16	PA0/A16	PA0/A16	PA0	A16

ピン	番号					
TFP-100B	FP-100A	モード4	モード 5	モード 6	モード7	PROM
TFP-100BV	FP-100AV					モード*
TFP-100G						
TFP-100GV						
FP-100B						
FP-100BV						
31	34	PA1/A17/TxD2	PA1/A17/TxD2	PA1/A17/TxD2	PA1/TxD2	VCC
32	35	PA2/A18/RxD2	PA2/A18/RxD2	PA2/A18/RxD2	PA2/RxD2	VCC
33	36	PA3/A19/SCK2	PA3/A19/SCK2	PA3/A19/SCK2	PA3/SCK2	NC
34	37	P10/TIOCA0/A20	P10/TIOCA0/A20	P10/TIOCA0/A20	P10/TIOCA0	NC
35	38	P11/TIOCB0/A21	P11/TIOCB0/A21	P11/TIOCB0/A21	P11/TIOCB0	NC
36	39	P12/TIOCC0/	P12/TIOCC0/	P12/TIOCC0/	P12/TIOCC0/	NC
		TCLKA/A22	TCLKA/A22	TCLKA/A22	TCLKA	
37	40	P13/TIOCD0/	P13/TIOCD0/	P13/TIOCD0/	P13/TIOCD0/	NC
		TCLKB/A23	TCLKB/A23	TCLKB/A23	TCLKB	
38	41	P14/TIOCA1/IRQ0	P14/TIOCA1/IRQ0	P14/TIOCA1/IRQ0	P14/TIOCA1/IRQ0	NC
39	42	P15/TIOCB1/	P15/TIOCB1/	P15/TIOCB1/	P15/TIOCB1/	NC
		TCLKC	TCLKC	TCLKC	TCLKC	
40	43	P16/TIOCA2/IRQ1	P16/TIOCA2/IRQ1	P16/TIOCA2/IRQ1	P16/TIOCA2/IRQ1	NC
41	44	P17/TIOCB2/	P17/TIOCB2/	P17/TIOCB2/	P17/TIOCB2/	NC
		TCLKD	TCLKD	TCLKD	TCLKD	
42	45	AVSS	AVSS	AVSS	AVSS	VSS
43	46	P97/DA1	P97/DA1	P97/DA1	P97/DA1	NC
44	47	P96/DA0	P96/DA0	P96/DA0	P96/DA0	NC
45	48	P47/AN7	P47/AN7	P47/AN7	P47/AN7	NC
46	49	P46/AN6	P46/AN6	P46/AN6	P46/AN6	NC
47	50	P45/AN5	P45/AN5	P45/AN5	P45/AN5	NC
48	51	P44/AN4	P44/AN4	P44/AN4	P44/AN4	NC
49	52	P43/AN3	P43/AN3	P43/AN3	P43/AN3	NC
50	53	P42/AN2	P42/AN2	P42/AN2	P42/AN2	NC
51	54	P41/AN1	P41/AN1	P41/AN1	P41/AN1	NC
52	55	P40/AN0	P40/AN0	P40/AN0	P40/AN0	NC
53	56	Vref	Vref	Vref	Vref	VCC
54	57	AVCC	AVCC	AVCC	AVCC	VCC
55	58	MD0	MD0	MD0	MD0	VSS
56	59	MD1	MD1	MD1	MD1	VSS
57	60	OSC2	OSC2	OSC2	OSC2	NC
58	61	OSC1	OSC1	OSC1	OSC1	NC

ピン	番号					
TFP-100B	FP-100A	モード 4	モード 5	モード 6	モード 7	PROM
TFP-100BV	FP-100AV					モード*
TFP-100G						
TFP-100GV						
FP-100B						
FP-100BV						
59	62	RES	RES	RES	RES	VPP
60	63	NMI	NMI	NMI	NMI	A9
61	64	STBY	STBY	STBY	STBY	VSS
62	65	VCC	VCC	vcc	VCC	VCC
63	66	XTAL	XTAL	XTAL	XTAL	NC
64	67	VSS	VSS	VSS	VSS	VSS
65	68	EXTAL	EXTAL	EXTAL	EXTAL	NC
66	69	FWE	FWE	FWE	FWE	NC
67	70	MD2	MD2	MD2	MD2	VSS
68	71	PF7/φ	PF7/φ	PF7/φ	PF7/φ	NC
69	72	ĀS	ĀS	ĀS	PF6	NC
70	73	RD	RD	RD	PF5	NC
71	74	HWR	HWR	HWR	PF4	NC
72	75	PF3/LWR/ADTRG/	PF3/LWR/ADTRG/	PF3/LWR/ADTRG/	PF3/ADTRG/IRQ3	NC
		ĪRQ3	ĪRQ3	ĪRQ3		
73	76	PF2/WAIT	PF2/WAIT	PF2/WAIT	PF2	CE
74	77	PF1/BACK/BUZZ	PF1/BACK/BUZZ	PF1/BACK/BUZZ	PF1/BUZZ	PGM
75	78	PF0/BREQ/IRQ2	PF0/BREQ/IRQ2	PF0/BREQ/IRQ2	PF0/IRQ2	NC
76	79	P30/TxD0	P30/TxD0	P30/TxD0	P30/TxD0	NC
77	80	P31/RxD0	P31/RxD0	P31/RxD0	P31/RxD0	NC
78	81	P32/SCK0/IRQ4	P32/SCK0/IRQ4	P32/SCK0/IRQ4	P32/SCK0/IRQ4	NC
79	82	P33/TxD1	P33/TxD1	P33/TxD1	P33/TxD1	NC
80	83	P34/RxD1	P34/RxD1	P34/RxD1	P34/RxD1	NC
81	84	P35/SCK1/IRQ5	P35/SCK1/IRQ5	P35/SCK1/IRQ5	P35/SCK1/IRQ5	NC
82	85	P36	P36	P36	P36	NC
83	86	P77/TxD3	P77/TxD3	P77/TxD3	P77/TxD3	NC
84	87	P76/RxD3	P76/RxD3	P76/RxD3	P76/RxD3	NC
85	88	P75/SCK3	P75/SCK3	P75/SCK3	P75/SCK3	NC
86	89	P74/MRES	P74/MRES	P74/MRES	P74/MRES	NC
87	90	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1	NC
88	91	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0	NC

ピン	番号			端子名		
TFP-100B	FP-100A	モード 4	モード 5	モード 6	モード 7	PROM
TFP-100BV	FP-100AV					モード*
TFP-100G						
TFP-100GV						
FP-100B						
FP-100BV						
89	92	P71/CS5	P71/CS5	P71/CS5	P71	NC
90	93	P70/TMRI01/	P70/TMRI01/	P70/TMRI01/	P70/TMRI01/	NC
		TMCI01/CS4	TMCI01/CS4	TMCI01/CS4	TMCI01	
91	94	PG0/IRQ6	PG0/IRQ6	PG0/IRQ6	PG0/IRQ6	NC
92	95	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/IRQ7	NC
93	96	PG2/CS2	PG2/CS2	PG2/CS2	PG2	NC
94	97	PG3/CS1	PG3/CS1	PG3/CS1	PG3	NC
95	98	PG4/CS0	PG4/CS0	PG4/CS0	PG4	NC
96	99	PE0/D0	PE0/D0	PE0/D0	PE0	NC
97	100	PE1/D1	PE1/D1	PE1/D1	PE1	NC
98	1	PE2/D2	PE2/D2	PE2/D2	PE2	NC
99	2	PE3/D3	PE3/D3	PE3/D3	PE3	NC
100	3	PE4/D4	PE4/D4	PE4/D4	PE4	NC

【注】 * NC は開放としてください。

表 1.5 H8S/2227 グループの動作モード別ピン配置一覧

ピン	番号			端子名		
TFP-100B	FP-100A* ²	モード 4	モード 5	モード 6	モード 7	フラッシュ
TFP-100BV	FP-100AV* ²					メモリ
TFP-100G						ライタ
TFP-100GV						モード
FP-100B* ¹						
FP-100BV* ¹						
1	4	PE5/D5	PE5/D5	PE5/D5	PE5	ŌĒ
2	5	PE6/D6	PE6/D6	PE6/D6	PE6	WE
3	6	PE7/D7	PE7/D7	PE7/D7	PE7	CE
4	7	D8	D8	D8	PD0	D0
5	8	D9	D9	D9	PD1	D1
6	9	D10	D10	D10	PD2	D2
7	10	D11	D11	D11	PD3	D3
8	11	D12	D12	D12	PD4	D4
9	12	D13	D13	D13	PD5	D5
10	13	D14	D14	D14	PD6	D6
11	14	D15	D15	D15	PD7	D7
12	15	VCC	VCC	VCC	VCC	VCC
13	16	A0	A0	PC0/A0	PC0	A0
14	17	VSS	VSS	VSS	VSS	VSS
15	18	A1	A1	PC1/A1	PC1	A1
16	19	A2	A2	PC2/A2	PC2	A2
17	20	А3	A3	PC3/A3	PC3	A3
18	21	A4	A4	PC4/A4	PC4	A4
19	22	A5	A5	PC5/A5	PC5	A5
20	23	A6	A6	PC6/A6	PC6	A6
21	24	A7	A7	PC7/A7	PC7	A7
22	25	PB0/A8	PB0/A8	PB0/A8	PB0	A8
23	26	PB1/A9	PB1/A9	PB1/A9	PB1	A9
24	27	PB2/A10	PB2/A10	PB2/A10	PB2	A10
25	28	PB3/A11	PB3/A11	PB3/A11	PB3	A11
26	29	PB4/A12	PB4/A12	PB4/A12	PB4	A12
27	30	PB5/A13	PB5/A13	PB5/A13	PB5	A13
28	31	PB6/A14	PB6/A14	PB6/A14	PB6	A14
29	32	PB7/A15	PB7/A15	PB7/A15	PB7	A15
30	33	PA0/A16	PA0/A16	PA0/A16	PA0	A16

ピン番号				端子名		
TFP-100B	FP-100A* ²	モード4	モード 5	モード 6	モード 7	フラッシュ
	FP-100AV* ²					メモリ
TFP-100G						ライタ
TFP-100GV						€-ド* ³
FP-100B* ¹						
FP-100BV* ¹						
31	34	PA1/A17	PA1/A17	PA1/A17	PA1	A17
32	35	PA2/A18	PA2/A18	PA2/A18	PA2	A18
33	36	PA3/A19	PA3/A19	PA3/A19	PA3	NC
34	37	P10/TIOCA0/A20	P10/TIOCA0/A20	P10/TIOCA0/A20	P10/TIOCA0	NC
35	38	P11/TIOCB0/A21	P11/TIOCB0/A21	P11/TIOCB0/A21	P11/TIOCB0	NC
36	39	P12/TIOCC0/	P12/TIOCC0/	P12/TIOCC0/	P12/TIOCC0/	NC
		TCLKA/A22	TCLKA/A22	TCLKA/A22	TCLKA	
37	40	P13/TIOCD0/	P13/TIOCD0/	P13/TIOCD0/	P13/TIOCD0/	NC
		TCLKB/A23	TCLKB/A23	TCLKB/A23	TCLKB	
38	41	P14/TIOCA1/IRQ0	P14/TIOCA1/IRQ0	P14/TIOCA1/IRQ0	P14/TIOCA1/IRQ0	VSS
39	42	P15/TIOCB1/	P15/TIOCB1/	P15/TIOCB1/	P15/TIOCB1/	NC
		TCLKC	TCLKC	TCLKC	TCLKC	
40	43	P16/TIOCA2/IRQ1	P16/TIOCA2/IRQ1	P16/TIOCA2/IRQ1	P16/TIOCA2/IRQ1	VSS
41	44	P17/TIOCB2/	P17/TIOCB2/	P17/TIOCB2/	P17/TIOCB2/	NC
		TCLKD	TCLKD	TCLKD	TCLKD	
42	45	AVSS	AVSS	AVSS	AVSS	VSS
43	46	P97	P97	P97	P97	NC
44	47	P96	P96	P96	P96	NC
45	48	P47/AN7	P47/AN7	P47/AN7	P47/AN7	NC
46	49	P46/AN6	P46/AN6	P46/AN6	P46/AN6	NC
47	50	P45/AN5	P45/AN5	P45/AN5	P45/AN5	NC
48	51	P44/AN4	P44/AN4	P44/AN4	P44/AN4	NC
49	52	P43/AN3	P43/AN3	P43/AN3	P43/AN3	NC
50	53	P42/AN2	P42/AN2	P42/AN2	P42/AN2	NC
51	54	P41/AN1	P41/AN1	P41/AN1	P41/AN1	NC
52	55	P40/AN0	P40/AN0	P40/AN0	P40/AN0	NC
53	56	Vref	Vref	Vref	Vref	VCC
54	57	AVCC	AVCC	AVCC	AVCC	VCC
55	58	MD0	MD0	MD0	MD0	VSS
56	59	MD1	MD1	MD1	MD1	VSS
57	60	OSC2	OSC2	OSC2	OSC2	NC
58	61	OSC1	OSC1	OSC1	OSC1	VSS

ピン	番号					
TFP-100B	FP-100A*2	モード 4	モード 5	モード 6	モード 7	フラッシュ
TFP-100BV	FP-100AV* ²					メモリ
TFP-100G						ライタ
TFP-100GV						モード* ³
FP-100B* ¹						
FP-100BV* ¹						
59	62	RES	RES	RES	RES	RES
60	63	NMI	NMI	NMI	NMI	VCC
61	64	STBY	STBY	STBY	STBY	VCC
62	65	VCC	VCC	VCC	VCC	VCC
63	66	XTAL	XTAL	XTAL	XTAL	XTAL
64	67	VSS	VSS	VSS	VSS	VSS
65	68	EXTAL	EXTAL	EXTAL	EXTAL	EXTAL
66	69	FWE	FWE	FWE	FWE	FWE
67	70	MD2	MD2	MD2	MD2	VSS
68	71	PF7/φ	PF7/φ	PF7/φ	PF7/φ	NC
69	72	ĀS	ĀS	ĀS	PF6	NC
70	73	RD	RD	RD	PF5	NC
71	74	HWR	HWR	HWR	PF4	NC
72	75	PF3/LWR/ADTRG/ IRQ3	PF3/LWR/ADTRG/ IRQ3	PF3/LWR/ADTRG/ IRQ3	PF3/ADTRG/IRQ3	VCC
73	76	PF2/WAIT	PF2/WAIT	PF2/WAIT	PF2	NC
74	77	PF1/BACK/BUZZ	PF1/BACK/BUZZ	PF1/BACK/BUZZ	PF1/BUZZ	NC
75	78	PF0/BREQ/IRQ2	PF0/BREQ/IRQ2	PF0/BREQ/IRQ2	PF0/IRQ2	VCC
76	79	P30/TxD0	P30/TxD0	P30/TxD0	P30/TxD0	NC
77	80	P31/RxD0	P31/RxD0	P31/RxD0	P31/RxD0	NC
78	81	P32/SCK0/IRQ4	P32/SCK0/IRQ4	P32/SCK0/IRQ4	P32/SCK0/IRQ4	NC
79	82	P33/TxD1	P33/TxD1	P33/TxD1	P33/TxD1	NC
80	83	P34/RxD1	P34/RxD1	P34/RxD1	P34/RxD1	NC
81	84	P35/SCK1/IRQ5	P35/SCK1/IRQ5	P35/SCK1/IRQ5	P35/SCK1/IRQ5	NC
82	85	P36	P36	P36	P36	NC
83	86	P77/TxD3	P77/TxD3	P77/TxD3	P77/TxD3	NC
84	87	P76/RxD3	P76/RxD3	P76/RxD3	P76/RxD3	NC
85	88	P75/SCK3	P75/SCK3	P75/SCK3	P75/SCK3	NC
86	89	P74/MRES	P74/MRES	P74/MRES	P74/MRES	NC
87	90	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1/CS7	P73/TMO1	NC
88	91	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0/CS6	P72/TMO0	NC
89	92	P71/CS5	P71/CS5	P71/CS5	P71	NC

ピン	番号			端子名		
TFP-100B TFP-100GV TFP-100GV FP-100B* ¹ FP-100BV* ¹	FP-100A* ² FP-100AV* ²	モード4	モード5	モード 6	モード 7	フラッシュ メモリ ライタ モード* ³
90	93	P70/TMRI01/ TMCI01/ CS4	P70/TMRI01/ TMCI01/CS4	P70/TMRI01/ TMCI01/ CS4	P70/TMRI01/ TMCI01	NC
91	94	PG0/ĪRQ6	PG0/IRQ6	PG0/IRQ6	PG0/IRQ6	NC
92	95	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/CS3/IRQ7	PG1/IRQ7	NC
93	96	PG2/CS2	PG2/CS2	PG2/CS2	PG2	NC
94	97	PG3/CS1	PG3/CS1	PG3/CS1	PG3	NC
95	98	PG4/CS0	PG4/CS0	PG4/CS0	PG4	NC
96	99	PE0/D0	PE0/D0	PE0/D0	PE0	NC
97	100	PE1/D1	PE1/D1	PE1/D1	PE1	NC
98	1	PE2/D2	PE2/D2	PE2/D2	PE2	NC
99	2	PE3/D3	PE3/D3	PE3/D3	PE3	VCC
100	3	PE4/D4	PE4/D4	PE4/D4	PE4	VSS

- 【注】 *1 マスク ROM 版のみです。
 - *2 HD6432227のみです。
 - *3 NC は開放としてください。

1.3.3 端子機能

H8S/2258 グループの各端子の機能を表 1.6 に、H8S/2239 グループ、H8S/2238 グループの各端子の機能を表 1.7 に、H8S/2237 グループ、H8S/2227 グループの各端子の機能を表 1.8 に示します。

表 1.6 H8S/2258 グループ端子機能

分類	記号	ピン	番号	入出力	機能
		TFP-100B TFP-100BV FP-100B FP-100BV	FP-100A FP-100AV		
電源	VCC	62	65	入力	電源に接続します。V _{CC} 端子は、全端子をシステム の電源に接続してください。
	cvcc	12	15	入力	安定化容量 0.1 μF をグランドの間に接続してください。 CV _{CC} 4.3V の絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。 5V の外部電源をこの端子に接続しないでください。 接続例については「第 25 章 電源回路」を参照してください。
	VSS	14 64	17 67	入力	電源(0V)に接続します。VSS端子は、全端子をシステムの電源(0V)に接続してください。
クロック	XTAL	63	66	入力	水晶発振子を接続します。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第23章 クロック発振器」を参照してください。
	EXTAL	65	68	入力	水晶発振子を接続します。また、EXTAL 端子は外部 クロックを入力することもできます。水晶発振子を 接続する場合、および外部クロック入力の場合の接 続例については、「第23章 クロック発振器」を 参照してください。
	OSC1	58	61	入力	32.768kHzの水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第23章 クロック発振器」を参照してください。
	OSC2	57	60	入力	32.768kHz の水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第23章 クロック発振器」を参照してください。
	ф	68	71	出力	外部デバイスにシステムクロックを供給します。

分類	記号	ピン番号		入出力	機能
		TFP-100B	FP-100A		
		TFP-100BV	FP-100AV		
		FP-100B			
		FP-100BV			
動作モード	MD2	67	70	入力	動作モードを設定します。これらの端子は動作中に
コントロール	MD1	56	59		は変化させないでください。
	MD0	55	58		モード端子(MD2~MD0)は、モード切り替え以外
					は、パワーオフまでプルダウンまたはプルアップし
					てレベルを必ず固定してください。
システム制御	RES*	59	62	入力	リセット端子です。この端子がLowレベルになると、
	MDEO	00	00	\ +	パワーオンリセット状態となります。
	MRES	86	89	入力	この端子が Low レベルになると、マニュアルリセット状態となります。
	STBY*	61	64	入力	この端子が Low レベルになると、 ハードウェアスタ
					ンバイモードに遷移します。
	BREQ	75	78	入力	本 LSI に対し、外部パスマスタがパス権を要求します。
	BACK	74	77	出力	バス権を外部バスマスタに解放したことを示しま
					す。
	FWE	66	69	入力	フラッシュメモリの書き換えを禁止/許可します。
割り込み	NMI*	60	63	入力	ノンマスカブル割り込み要求端子です。
					未使用の場合は High レベルに固定してください。
	ĪRQ7	92	95	入力	マスク可能な割り込みを要求します。
	ĪRQ6	91	94		
	ĪRQ5	81	84		
	ĪRQ4	78	81		
	ĪRQ3	72	75		
	ĪRQ2	75	78		
	ĪRQ1	40	43		
	ĪRQ0	38	41		
アドレスバス	A23 ~ A0	37 ~ 15、	40 ~ 18、	出力	アドレスを出力します。
		13	16		
データバス	D15 ~ D0	100 ~ 96、	100 ~ 99、	入出力	双方向データバスです。
		11 ~ 1	14 ~ 1		

分類	記号	ピン	番号	入出力	機能
		TFP-100B	FP-100A		
		TFP-100BV	FP-100AV		
		FP-100B			
		FP-100BV			
バス制御	CS7	87	90	出力	エリア 7~0 の選択信号です。
	CS6	88	91		
	CS5	89	92		
	CS4	90	93		
	CS3	92	95		
	CS2	93	96		
	CS1	94	97		
	CS0	95	98		
	ĀS	69	72	出力	この端子が Low レベルのとき、アドレスバス上のアドレス出力が有効であることを示します。
	RD	70	73	出力	この端子が Low レベルのとき、外部アドレス空間の リード状態であることを示します。
	HWR	71	74	出力	外部空間をライトし、データバスの上位側(D15~ D8)が有効であることを示すストローブ信号です。
	LWR	72	75	出力	外部空間をライトし、データバスの下位側 D7~D0) が有効であることを示すストローブ信号です。
	WAIT	73	76	入力	外部3ステートアドレス空間をアクセスするとき に、パスサイクルにウェイトステートの挿入を要求 します。
16 ビットタイマ	TCLKD	41	44	入力	外部クロックを入力します。
パルスユニット	TCLKC	39	42		
(TPU)	TCLKB	37	40		
	TCLKA	36	39		
	TIOCA0	34	37	入出力	TGRA_0~TGRD_0 のインプットキャプチャ入力/
	TIOCB0	35	38		アウトプットコンペア出力 / PWM 出力端子です。
	TIOCC0	36	39		
	TIOCD0	37	40		
	TIOCA1	38	41	入出力	TGRA_1、TGRB_1 のインプットキャプチャ入力/
	TIOCB1	39	42		アウトプットコンペア出力 / PWM 出力端子です。
	TIOCA2	40	43	入出力	TGRA_2、TGRB_2 のインプットキャプチャ入力 /
	TIOCB2	41	44		アウトプットコンペア出力 / PWM 出力端子です。

分類	記号	ピン番号		入出力	機能
		TFP-100B TFP-100BV FP-100B FP-100BV	FP-100A FP-100AV		
16 ビットタイマ パルスユニット (TPU)	TIOCA3 TIOCB3 TIOCC3 TIOCD3 TIOCA4 TIOCB4 TIOCA5 TIOCB5	22 23 24 25 26 27 28 29	25 26 27 28 29 30 31 32	入出力	TGRA_3~TGRD_3のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。 TGRA_4、TGRB_4のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。 TGRA_5、TGRB_5のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子です。
8 ビットタイマ	TMO3 ~ TMO0	88 ~ 85	91 ~ 88	出力	コンペアマッチ出力端子です。
(TMR)	TMCI23 TMCI01	89 90	92 93	入力	カウンタに入力する外部クロックの入力端子です。
	TMRI23 TMRI01	89 90	92 93	入力	カウンタリセット入力端子です。
ウォッチドッグ タイマ(WDT)	BUZZ	74	77	出力	ウォッチドッグタイマで分周されたパルスの出力端 子です。
シリアルコミュ ニケーションイ ンタフェース (SCI)/スマー トカード	TxD3 TxD2 TxD1 TxD0	83 31 79 76	86 34 82 79	出力	データ出力端子です。
インタフェース	RxD3 RxD2 RxD1 RxD0	84 32 80 77	87 35 83 80	入力	データ入力端子です。
	SCK3 SCK2 SCK1 SCK0	85 33 81 78	88 36 84 81	入出力	クロック入出力端子です。 SCK1 は NMOS プッシュプル出力です。
¹ ² C バスインタ フェース (IIC) 【オブション】	SCL1 SCL0	79 81	82 84	入出力	I ² C クロック入出力端子です。 バス駆動機能を持っています。SCL0 の出力形式は NMOS オープンドレインです。
	SDA1 SDA0	78 80	81 83	入出力	I ² C のデータ入出力端子です。 バス駆動機能を持っています。SDA0 の出力形式は NMOS オープンドレインです。

分類	記号	ピン番号		入出力	機能
		TFP-100B TFP-100BV FP-100B FP-100BV	FP-100A FP-100AV		
IEBus コント	Tx	93	96	出力	IEB の送信データ出力端子です。
ローラ (IEB)	Rx	94	97	入力	IEB の受信データ入力端子です。
A/D 変換器	AN7 ~ AN0	52 ~ 45	55 ~ 48	入力	A/D 変換器のアナログ入力端子です。
	ADTRG	72	75	入力	A/D 変換開始のための外部トリガ入力端子です。
D/A 変換器	DA1	43	46	出力	D/A 変換器のアナログ出力端子です。
	DA0	44	47		
A/D 変換器、	AVCC	54	57	入力	A/D 変換器および D/A 変換器の電源端子です。
D/A 変換器					A/D 変換器および D/A 変換器を使用しない場合はシ
					ステム電源(+5V)に接続してください。
	AVSS	42	45	入力	A/D 変換器および D/A 変換器のグランド端子です。
					システムの電源(OV)に接続してください。
	Vref	53	56	入力	A/D 変換器および D/A 変換器の基準電圧入力端子です。
					A/D 変換器および D/A 変換器を使用しない場合はシステムの電源 (+ 5V) に接続してください。
l/O ポート	P17 ~ P10	41 ~ 34	44 ~ 37	入出力	8 ビットの入出力端子です。
	P36 ~ P30	82 ~ 76	85 ~ 79	入出力	7 ビットの入出力端子です。
					P34、P35 は NMOS プッシュプル出力です。
	P47 ~ P40	52 ~ 45	55 ~ 48	入力	8 ビットの入力端子です。
	P77 ~ P70	90 ~ 83	93 ~ 86	入出力	8 ビットの入出力端子です。
	P97	43	46	入力	2 ビットの入力端子です。
	P96	44	47		
	PA3 ~ PA0	33 ~ 30	36 ~ 33	入出力	4 ビットの入出力端子です。
	PB7 ~ PB0	29 ~ 22	32 ~ 25	入出力	8 ビットの入出力端子です。
	PC7~PC0	21 ~ 15、 13	24 ~ 18、 16	入出力	8 ビットの入出力端子です。
	PD7 ~ PD0	11 ~ 4	14~7	入出力	 8 ビットの入出力端子です。

分類	記号	ピン番号		入出力	機能
		TFP-100B	FP-100A		
		TFP-100BV	FP-100AV		
		FP-100B			
		FP-100BV			
I/O ポート	PE7 ~ PE0	100 ~ 96、	100 ~ 99、	入出力	8 ビットの入出力端子です。
		3~1	6~1、		
	PF7 ~ PF0	75 ~ 68	78 ~ 71	入出力	8 ビットの入出力端子です。
	PG4 ~ PG0	95 ~ 91	98 ~ 94	入出力	5 ビットの入出力端子です。

【注】 * 誤動作の原因になる可能性がありますのでノイズ対策を行ってください。

表 1.7 H8S/2239 グループ、H8S/2238 グループ端子機能

分類	記号		ピン番号		入出力	機能
		TFP-100B TFP-100BV TFP-100GV FP-100B FP-100BV	FP-100A* ³ FP-100AV* ³	BP-112* ¹ BP-112V* ¹ TBP-112A* ⁴ TBP-112AV* ⁴		
電源	VCC	62	65	F9、G10	入力	電源に接続します。VCC 端子は、全端子をシステムの電源に接続してください。
	cvcc	12	15	E2、F3	入力	外部電源 5V 系 (H8S/2238B を使用)の場合は、安定化容量 0.1 μF をグランドの間に接続してください。CVcc4.3V の絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。5V の外部電源をこの端子に接続しないでください。 外部電源 3V 系 (H8S/2239、H8S/2238R、H8S/2236R を使用)の場合は、システムの電源に接続してください。接続例については「第25章電源回路」を参照してください。
	VSS	14 64	17 67	F3、F2 F10、F8	入力	電源(0V)に接続します。VSS 端子は、全端子をシステムの電源(0V)に接続してください。
クロック	XTAL	63	66	F11	入力	水晶発振子を接続します。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第23章 クロック発振器」を参照してください。
	EXTAL	65	68	E11	入力	水晶発振子を接続します。また、EXTAL端子は外部クロックを入力することもできます。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第23章 クロック発振器」を参照してください。
	OSC1	58	61	H11	入力	32.768kHz の水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第23章クロック発振器」を参照してください。

分類	記号		ピン番号		入出力	機能
		TFP-100B	FP-100A*3	BP-112* ¹		
		TFP-100BV	FP-100AV* ³	BP-112V* ¹		
		TFP-100G		TBP-112A* ⁴		
		TFP-100GV		TBP-112AV* ⁴		
		FP-100B				
		FP-100BV				
クロック	OSC2	57	60	H10	入力	32.768kHz の水晶発振子を接続します。水晶発振
						子を接続する場合の接続例については「第23章
						クロック発振器」を参照してください。
	ф	68	71	D11	出力	外部デバイスにシステムクロックを供給します。
動作	MD2	67	70	E9	入力	動作モードを設定します。これらの端子は動作中
モード	MD1	56	59	H9		には変化させないでください。
コント	MD0	55	58	J11		モード端子(MD2~MD0)は、モード切り替え以
ロール						外は、パワーオフまでプルダウンまたはプルアッ
	5					プしてレベルを必ず固定してください。
システム	RES*⁵	59	62	G8	入力	リセット端子です。この端子が Low レベルになる
制御						と、パワーオンリセット状態となります。
	MRES	86	89	B7	入力	この端子が Low レベルになると、マニュアルリセ
	5					ット状態となります。
	STBY*5	61	64	G11	入力	この端子が Low レベルになると、ハードウェアスタンバイモードに遷移します。
	DDEO	75	70	00	\ +	
	BREQ	75	78	C9	入力	本 LSI に対し、外部バスマスタがバス権を要求します。
	BACK	74	77	B11	ш+	· ·
	BACK	74	11	БП	出力	バス権を外部バスマスタに解放したことを示しま
	FWE	66	69	E10	入力	プ・ フラッシュメモリの書き換えを禁止/許可しま
	I VVL	00	09	LIU	7(7)	す。
割り込み	NMI* ⁵	60	63	G9	入力	
						未使用の場合は High レベルに固定してください。
	ĪRQ7	92	95	B5	入力	マスク可能な割り込みを要求します。
	IRQ6	91	94	A5		
	ĪRQ5	81	84	B8		
	ĪRQ4	78	81	B9		
	ĪRQ3	72	75	D9		
	IRQ2	75	78	C9		
	IRQ1	40	43	K6		
	IRQ0	38	41	J6		
	IHQU	30	41	συ		

分類	記号		ピン番号		入出力	機能
		TFP-100B	FP-100A*3	BP-112* ¹		
		TFP-100BV	FP-100AV*3	BP-112V* ¹		
		TFP-100G		TBP-112A* ⁴		
		TFP-100GV		TBP-112AV* ⁴		
		FP-100B				
		FP-100BV				
アドレス	A23 ~	37 ~ 15、	40 ~ 18、	L5、L4、L3、	出力	アドレスを出力します。
バス	A0	13	16	L2、K5、K4、		
				K3、K2、K1、		
				J5、J4、J3、		
				J2、J1、H5、		
				H4、H3、H2、		
				H1、G4、G3、		
				G2、G1、F1		
データ	D15~	100 ~ 96、	100 ~ 99、	E4、E3、E1、	入出力	双方向データバスです。
バス	D0	11 ~ 1	14 ~ 1	D4, D3, D2,		
				D1、C4、C2、		
				C1、B4、B3、		
				B2、B1、A3、		
				A2		
バス制御	CS7	87	90	C6	出力	エリア 7~0 の選択信号です。
	CS6	88	91	A6		
	CS5	89	92	B6		
	CS4	90	93	D6		
	CS3	92	95	B5		
	CS2	93	96	C5		
	CS1	94	97	A4		
	CS0	95	98	D5		
	ĀS	69	72	E8	出力	この端子が Low レベルのとき、アドレスバス上の アドレス出力が有効であることを示します。
	RD	70	73	D10	出力	この端子が Low レベルのとき、外部アドレス空間のリード状態であることを示します。
	HWR	71	74	C11	出力	外部空間をライトし、データバスの上位側(D15~D8)が有効であることを示すストローブ信号です。
	LWR	72	75	D9	出力	外部空間をライトし、データバスの下位側(D7~D0)が有効であることを示すストローブ信号です。

分類	記号		ピン番号		入出力	機能
		TFP-100B	FP-100A*3	BP-112* ¹		
		TFP-100BV	FP-100AV* ³	BP-112V* ¹		
		TFP-100G		TBP-112A* ⁴		
		TFP-100GV		TBP-112AV* ⁴		
		FP-100B				
		FP-100BV				
バス制御	WAIT	73	76	C10	入力	外部 3 ステートアドレス空間をアクセスするとき
						に、バスサイクルにウェイトステートの挿入を要
						求します。
DMA	DREQ1	89		B6	入力	DMAC の起動を要求します。
コント ローラ	DREQ0	90		D6		(H8S/2239 グループのみサポートします。)
(DMAC)*2	TEND1	87		C6	出力	DMAC のデータ転送終了を示します。
	TEND0	88		A6		(H8S/2239 グループのみサポートします。)
	DACK1	35		J5	出力	DMAC のシングルアドレス転送アクノリッジ端子
	DACK0	34		H5		です。
						(H8S/2239 グループのみサポートします。)
16 ビット	TCLKD	41	44	H6	入力	外部クロックを入力します。
タイマ	TCLKC	39	42	L6		
パルス ユニット	TCLKB	37	40	K5		
(TPU)	TCLKA	36	39	L5		
	TIOCA0	34	37	H5	入出力	TGRA_0~TGRD_0 のインプットキャプチャ入力
	TIOCB0	35	38	J5		/ アウトプットコンペア出力 / PWM 出力端子で
	TIOCC0	36	39	L5		す 。
	TIOCD0	37	40	K5		
	TIOCA1	38	41	J6	入出力	TGRA_1、TGRB_1 のインプットキャプチャ入力
	TIOCB1	39	42	L6		/ アウトプットコンペア出力 / PWM 出力端子です。
	TIOCA2	40	43	K6	入出力	´゚ TGRA_2、TGRB_2 のインプットキャプチャ入力
	TIOCB2	41	44	H6		/ アウトプットコンペア出力 / PWM 出力端子です。
	TIOCA3	22	25	H3	入出力	TGRA_3~TGRD_3 のインプットキャプチャ入力
	TIOCB3	23	26	J2		/ アウトプットコンペア出力 / PWM 出力端子で
	TIOCC3	24	27	K1		す 。
	TIOCD3	25	28	J3		

分類	記号		ピン番号		入出力	機能
		TFP-100B	FP-100A*3	BP-112* ¹		
		TFP-100BV	FP-100AV* ³	BP-112V* ¹		
		TFP-100G		TBP-112A* ⁴		
		TFP-100GV		TBP-112AV* ⁴		
		FP-100B				
		FP-100BV				
16 ビット	TIOCA4	26	29	K2	入出力	TGRA_4、TGRB_4 のインプットキャプチャ入力
タイマ	TIOCB4	27	30	L2		/ アウトプットコンペア出力 / PWM 出力端子で
パルス						す。
ユニット	TIOCA5	28	31	H4	入出力	TGRA_5、TGRB_5 のインプットキャプチャ入力
(TPU)	TIOCB5	29	32	K3		/ アウトプットコンペア出力 / PWM 出力端子で す。
8 ビット	TMO3	88 ~ 85	91 ~ 88	C6、B7、A7、	出力	コンペアマッチ出力端子です。
タイマ	~			A6		
(TMR)	TMO0					
	TMCI23	89	92	B6	入力	カウンタに入力する外部クロックの入力端子で
	TMCI01	90	93	D6		す 。
	TMRI23	89	92	B6	入力	カウンタリセット入力端子です。
	TMRI01	90	93	D6		
ウォッチ	BUZZ	74	77	B11	出力	ウォッチドッグタイマで分周されたパルスの出力
ドッグタ						端子です。
イマ						
(WDT)						
シリアル	TxD3	83	86	D7	出力	データ出力端子です。
コミュニ	TxD2	31	34	J4		
ケーショ	TxD1	79	82	A9		
ンインタ	TxD0	76	79	A10		
フェース (SCI)/	RxD3	84	87	C7	入力	データ入力端子です。
スマート	RxD2	32	35	K4		
カード	RxD1	80	83	C8		
インタ	RxD0	77	80	D8		
フェース	.0.00		30	20		
	SCK3	85	88	A7	入出力	クロック入出力端子です。
	SCK2	33	36	L4		SCK1 は NMOS プッシュプル出力です。
	SCK1	81	84	B8		
	SCK0	78	81	B9		
	20.10	· •	٥.			

分類	記号		ピン番号		入出力	機能
		TFP-100B	FP-100A* ³	BP-112* ¹		
		TFP-100BV	FP-100AV* ³	BP-112V* ¹		
		TFP-100G		TBP-112A* ⁴		
		TFP-100GV		TBP-112AV* ⁴		
		FP-100B				
		FP-100BV				
l²C バス	SCL1	79	82	A9	入出力	I ² C クロック入出力端子です。
インタ	SCL0	81	84	B8		バス駆動機能を持っています。SCL0 の出力形式
フェース						は NMOS オープンドレインです。
(IIC)	SDA1	78	81	B9	入出力	I ² C のデータ入出力端子です。
【オプショ	SDA0	80	83	C8		バス駆動機能を持っています。SDA0 の出力形式
ン]						は NMOS オープンドレインです。
A/D	AN7 ~	52 ~ 45	55 ~ 48	L10、L9、K11、	入力	A/D 変換器のアナログ入力端子です。
変換器	AN0			K10, K9, K8,		
				J8、H7		
	ADTRG	72	75	D9	入力	A/D 変換開始のための外部トリガ入力端子です。
D/A	DA1	43	46	J7	出力	D/A 変換器のアナログ出力端子です。
変換器	DA0	44	47	L8		
A/D	AVCC	54	57	J10	入力	A/D 変換器および D/A 変換器の電源端子です。
変換器、						A/D 変換器および D/A 変換器を使用しない場合は
D/A						システム電源(+3V)に接続してください。
変換器						
	AVSS	42	45	K7、L7	入力	A/D 変換器および D/A 変換器のグランド端子で
						ं क
						システムの電源(OV)に接続してください。
	Vref	53	56	H8	入力	A/D 変換器および D/A 変換器の基準電圧入力端子
						です。
						A/D 変換器および D/A 変換器を使用しない場合は
						システムの電源 (+ 3V) に接続してください。
l/Oポート	P17~	41 ~ 34	44 ~ 37	L6、L5、K6、	入出力	8 ビットの入出力端子です。
	P10			K5、J6、J5、 H6、H5		
	Dae	00.76	05 70		λш+	フレットのと出力地ファナ
	P36 ~ P30	82 ~ 76	85 ~ 79	D8, C8, B9, B8, A10,	入出力	7 ビットの入出力端子です。
	1 30			A9、A8		P34、P35 は NMOS プッシュプル出力です。
	P47 ~	52 ~ 45	55 ~ 48	L10, L9, K11,	λħ	8 ビットの入力端子です。
	P40	02 40	70	K10, K9, K8,	,(),	
	-			J8、H7		
		I .		•		

分類	記号		ピン番号		入出力	機能
		TFP-100B TFP-100BV TFP-100G TFP-100GV FP-100B FP-100BV	FP-100A* ³	BP-112* ¹ BP-112V* ¹ TBP-112A* ⁴ TBP-112AV* ⁴		
l/Oポート	P77 ~ P70	90 ~ 83	93 ~ 86	D7, D6, C7, C6, B7, B6, A7, A6	入出力	8 ビットの入出力端子です。
	P97 P96	43 44	46 47	J7 L8	入力	2 ビットの入力端子です。
	PA3 ~ PA0	33 ~ 30	36 ~ 33	L4、L3、K4、 J4	入出力	4 ビットの入出力端子です。
	PB7 ~ PB0	29 ~ 22	32 ~ 25	L2, K3, K2, K1, J3, J2, H4, H3	入出力	8 ビットの入出力端子です。
	PC7~ PC0	21 ~ 15、 13	24 ~ 18、 16	J1、H2、H1、 G4、G3、G2、 G1、F1	入出力	8 ビットの入出力端子です。
	PD7 ~ PD0	11 ~ 4	14~7	E4, E3, E1, D3, D2, D1, C2, C1	入出力	8 ビットの入出力端子です。
	PE7 ~ PE0	100 ~ 96、 3 ~ 1	100 ~ 99、 6 ~ 1、	D4, C4, B4, B3, B2, B1, A3, A2	入出力	8 ビットの入出力端子です。
	PF7 ~ PF0	75 ~ 68	78 ~ 71	E8、D11、 D10、D9、 C11、C10、 C9、B11	入出力	8 ビットの入出力端子です。
	PG4 ~ PG0	95 ~ 91	98 ~ 94	D5, C5, B5, A5, A4	入出力	5 ビットの入出力端子です。

- 【注】 *1 HD64F2238R のみです。
 - *2 H8S/2239 グループのみです。
 - *3 H8S/2238B、H8S/2236B のみです。
 - *4 HD64F2238R、HD64F2239 のみです。
 - *5 誤動作の原因になる可能性がありますのでノイズ対策を行ってください。

表 1.8 H8S/2237 グループ、H8S/2227 グループ端子機能

分類	記号	ピン	番号	入出力	機能
		TFP-100B TFP-100BV TFP-100G TFP-100GV FP-100B* ¹ FP-100BV* ¹	FP-100A* ² FP-100AV* ²		
電源	VCC	12 62	15 65	入力	電源に接続します。VCC 端子は、全端子をシステムの電源に接続してください。
	VSS	14 64	17 67	入力	電源(OV)に接続します。VSS 端子は、全端子をシステムの電源(OV)に接続してください。
クロック	XTAL	63	66	入力	水晶発振子を接続します。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第23章 クロック発振器」を参照してください。
	EXTAL	65	68	入力	水晶発振子を接続します。また、EXTAL 端子は外部クロックを入力することもできます。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第23章 クロック発振器」を参照してください。
	OSC1	58	61	入力	32.768kHzの水晶発振子を接続します。水晶発振子を接続する場合の接続例については「第23章 クロック発振器」を参照してください。
	OSC2	57	60	入力	32.768kHzの水晶発振子を接続します。水晶発振子を接続 する場合の接続例については「第23章 クロック発振器」 を参照してください。
	ф	68	71	出力	外部デバイスにシステムクロックを供給します。
動作モード コントロール	MD2 MD1 MD0	67 56 55	70 59 58	入力	動作モードを設定します。これらの端子は動作中には変化させないでください。 モード端子(MD2~MD0)は、モード切り替え以外は、パワーオフまでプルダウンまたはプルアップしてレベルを必ず固定してください。
システム制御	RES*3	59	62	入力	リセット端子です。この端子が Low レベルになると、パ ワーオンリセット状態となります。
	MRES	86	89	入力	この端子が Low レベルになると、マニュアルリセット状態となります。
	STBY*3	61	64	入力	この端子が Low レベルになると、ハードウェアスタンバ イモードに遷移します。
	BREQ	75	78	入力	本 LSI に対し、外部バスマスタがバス権を要求します。
	BACK	74	77	出力	バス権を外部バスマスタに解放したことを示します。
	FWE	66	69	入力	フラッシュメモリの書き換えを禁止 / 許可します。

分類	記号	ピン	番号	入出力	機能
		TFP-100B	FP-100A*2		
		TFP-100BV	FP-100AV* ²		
		TFP-100G			
		TFP-100GV			
		FP-100B* ¹			
	_	FP-100BV* ¹			
割り込み	NMI* ³	60	63	入力	ノンマスカブル割り込み要求端子です。
					未使用の場合は High レベルに固定してください。
	ĪRQ7	92	95	入力	マスク可能な割り込みを要求します。
	ĪRQ6	91	94		
	ĪRQ5	81	84		
	ĪRQ4	78	81		
	IRQ3	72	75		
	ĪRQ2	75	78		
	ĪRQ1	40	43		
	ĪRQ0	38	41		
アドレスバス	A23 ~ A0	37 ~ 15、	40 ~ 18、	出力	アドレスを出力します。
		13	16		
データバス	D15 ~ D0	100 ~ 96、	100、99、	入出力	双方向データバスです。
		11 ~ 1	14 ~ 1		
バス制御	CS7	87	90	出力	エリア 7~0 の選択信号です。
	CS6	88	91		
	CS5	89	92		
	CS4	90	93		
	CS3	92	95		
	CS2	93	96		
	CS1	94	97		
	CS0	95	98		
	ĀS	69	72	出力	この端子が Low レベルのとき、アドレスバス上のアドレス出力が有効であることを示します。
	RD	70	73	出力	この端子が Low レベルのとき、外部アドレス空間のリー
	710	7.0		ш//	ド状態であることを示します。
	HWR	71	74	出力	外部空間をライトし、データバスの上位側(D15~D8)が 有効であることを示すストローブ信号です。
	LWR	72	75	出力	外部空間をライトし、データバスの下位側(D7~D0)が 有効であることを示すストローブ信号です。

分類	記号	ピン	番号	入出力	機能
		TFP-100B	FP-100A*2		
		TFP-100BV	FP-100AV* ²		
		TFP-100G			
		TFP-100GV			
		FP-100B* ¹			
		FP-100BV* ¹			
バス制御	WAIT	73	76	入力	外部3ステートアドレス空間をアクセスするときに、バス
40181.77.4	TOLKO	44	44	\ +	サイクルにウェイトステートの挿入を要求します。
16 ビットタイマパルスユニ	TCLKD	41	44	入力	外部クロックを入力します。
ット	TCLKC	39	42		
(TPU)	TCLKB	37	40		
	TCLKA	36	39		
	TIOCA0	34	37	入出力	TGRA_0~TGRD_0のインプットキャプチャ入力 / アウ
	TIOCB0	35	38		トプットコンペア出力 / PWM 出力端子です。
	TIOCC0	36	39		
	TIOCD0	37	40		
	TIOCA1	38	41	入出力	TGRA_1、TGRB_1 のインプットキャプチャ入力 / アウト
	TIOCB1	39	42		プットコンペア出力 / PWM 出力端子です。
	TIOCA2	40	43	入出力	TGRA_2、TGRB_2 のインプットキャプチャ入力 / アウト
	TIOCB2	41	44		プットコンペア出力 / PWM 出力端子です。
	TIOCA3	22	25	入出力	TGRA_3~TGRD_3のインプットキャプチャ入力 / アウ
	TIOCB3	23	26		トプットコンペア出力 / PWM 出力端子です。
	TIOCC3	24	27		(H8S/2227 グループにはありません。)
	TIOCD3	25	28		
	TIOCA4	26	29	入出力	TGRA_4、TGRB_4 のインプットキャプチャ入力 / アウト
	TIOCB4	27	30		プットコンペア出力 / PWM 出力端子です。
					(H8S/2227 グループにはありません。)
	TIOCA5	28	31	入出力	TGRA_5、TGRB_5 のインプットキャプチャ人力 / アウト
	TIOCB5	29	32		プットコンペア出力 / PWM 出力端子です。
					(H8S/2227 グループにはありません。)
8 ビット	TMO1	87	90	出力	コンペアマッチ出力端子です。
タイマ	TMO0	88	91		
(TMR)	TMCI01	90	93	入力	カウンタに入力する外部クロックの入力端子です。
	TMRI01	90	93	入力	カウンタリセット入力端子です。
ウォッチドッ	BUZZ	74	77	出力	ウォッチドッグタイマで分周されたパルスの出力端子で
グタイマ					す。
(WDT)					

分類	記号	ピン	番号	入出力	機能
		TFP-100B	FP-100A* ²		
		TFP-100BV	FP-100AV* ²		
		TFP-100G			
		TFP-100GV			
		FP-100B* ¹			
		FP-100BV* ¹			
シリアルコミ	TxD3	83	86	出力	データ出力端子です。
ュニケーショ	TxD2	31	34		(TxD2 は H8S/2227 グループにはありません。)
ンインタフェ	TxD1	79	82		
ース(SCI)/ スマートカー	TxD0	76	79		
ドインタフェ	RxD3	84	87	入力	データ入力端子です。
ース	RxD2	32	35		(RxD2 は H8S/2227 グループにはありません。)
	RxD1	80	83		
	RxD0	77	80		
	SCK3	85	88	入出力	クロック入出力端子です。
	SCK2	33	36		(SCK2 は H8S/2227 グループにはありません。)
	SCK1	81	84		
	SCK0	78	81		
A/D 変換器	AN7 ~	52 ~ 45	55 ~ 48	入力	A/D 変換器のアナログ入力端子です。
	AN0				
	ADTRG	72	75	入力	A/D 変換開始のための外部トリガ入力端子です。
D/A 変換器	DA1	43	46	出力	D/A 変換器のアナログ出力端子です。
	DA0	44	47		(H8S/2227 グループにはありません。)
A/D 変換器、	AVCC	54	57	入力	A/D 変換器および D/A 変換器の電源端子です。
D/A 変換器					A/D変換器およびD/A変換器を使用しない場合はシステム
					の電源に接続してください。
	AVSS	42	45	入力	A/D 変換器および D/A 変換器のグランド端子です。
					システムの電源(OV)に接続してください。
	Vref	53	56	入力	A/D 変換器および D/A 変換器の基準電圧入力端子です。
					A/D 変換器および D/A 変換器を使用しない場合はシステム
					の電源に接続してください。

分類	記号	ピン	番号	入出力	機能
		TFP-100B TFP-100BV TFP-100G TFP-100GV FP-100B* ¹ FP-100BV* ¹	FP-100A* ² FP-100AV* ²		
I/O ポート	P17~ P10	41 ~ 34	44 ~ 37	入出力	8 ビットの入出力端子です。
	P36 ~ P30	82 ~ 76	85 ~ 79	入出力	7 ビットの入出力端子です。
	P47 ~ P40	52 ~ 45	55 ~ 48	入力	8 ビットの入力端子です。
	P77 ~ P70	90 ~ 83	93 ~ 86	入出力	8 ビットの入出力端子です。
	P97 P96	43 44	46 47	入力	2 ビットの入力端子です。
	PA3 ~ PA0	33 ~ 30	36 ~ 33	入出力	4 ビットの入出力端子です。
	PB7 ~ PB0	29 ~ 22	32 ~ 25	入出力	8 ビットの入出力端子です。
	PC7 ~ PC0	21 ~ 15、 13	24~18\ 16	入出力	8 ビットの入出力端子です。
	PD7 ~ PD0	11 ~ 4	14~7	入出力	8 ビットの入出力端子です。
	PE7 ~ PE0	100 ~ 96、 3 ~ 1	100、99、 6~1	入出力	8 ビットの入出力端子です。
	PF7 ~ PF0	75 ~ 68	78 ~ 71	入出力	8 ピットの入出力端子です。
	PG4 ~ PG0	95 ~ 91	98 ~ 94	入出力	5 ビットの入出力端子です。

[【]注】 *1 H8S/2227 グループでは、マスク ROM 版のみです。

^{*2} H8S/2227 グループでは、HD6432227 のみです。

^{*3} 誤動作の原因になる可能性がありますのでノイズ対策を行ってください。

2. CPU

H8S/2000 CPU は、H8/300 CPU および H8/300H CPU と上位互換のアーキテクチャを持つ内部 32 ビット構成の高速 CPU です。H8S/2000 CPU には 16 ビットの汎用レジスタが 16 本あり、16M バイトのリニアなアドレス空間を扱うことができるリアルタイム制御に最適な CPU です。この章は H8S/2000 CPU について説明しています。製品によって使用できるモードやアドレス空間が異なりますので、製品ごとの詳細は「第3章 MCU 動作モード」を参照してください。

2.1 特長

H8/300 CPUおよびH8/300H CPUと上位互換
 H8/300およびH8/300H CPUオブジェクトプログラムを実行可能

汎用レジスタ:16ビット×16本8ビット×16本、32ビット×8本としても使用可能

基本命令:65種類

8/16/32ビット演算命令

乗除算命令

強力なビット操作命令

• アドレッシングモード:8種類

レジスタ直接 (Rn)

レジスタ間接(@ERn)

ディスプレースメント付きレジスタ間接 (@(d:16,ERn)/@(d:32,ERn))

ポストインクリメント / プリデクリメントレジスタ間接 (@ERn+/@-ERn)

絶対アドレス (@aa:8/@aa:16/@aa:24/@aa:32)

イミディエイト (#xx:8/#xx:16/#xx:32)

プログラムカウンタ相対 (@(d:8,PC)/@(d:16,PC))

メモリ間接 (@@aa:8)

• アドレス空間:16Mバイト

プログラム: 16Mバイト

データ:16Mバイト

• 高速動作

頻出命令をすべて1~2ステートで実行

8/16/32ビットレジスタ間加減算:1ステート

8×8ビットレジスタ間乗算:12ステート

16÷8ビットレジスタ間除算:12ステート

16×16ビットレジスタ間乗算:20ステート

32÷16ビットレジスタ間除算:20ステート

• CPU動作モード: 2種類

ノーマルモード / アドバンストモード

【注】 本LSIではノーマルモードは使用できません。

• 低消費電力状態

SLEEP命令により低消費電力状態に遷移

CPU動作クロックを選択可能

2.1.1 H8S/2600 CPU と H8S/2000 CPU との相違点

H8S/2600 CPU および H8S/2000 CPU の相違点は以下のとおりです。

• レジスタ構成

MACレジスタは、H8S/2600 CPUのみサポートしています。

• 基本命令

MAC、CLRMAC、LDMAC、STMACの4命令は、H8S/2600 CPUのみサポートしています。

• MULXU、MULXS命令の実行ステート数

命令	ニーモニック	実行ステート		
		H8S/2600	H8S/2000	
MULXU	MULXU.B Rs, Rd	3	12	
	MULXU.W Rs, ERd	4	20	
MULXS	MULXS.B Rs, Rd	4	13	
	MULXS.W Rs, ERd	5	21	

そのほか、製品によってアドレス空間や CCR、EXR の機能、低消費電力状態などが異なる場合があります。

2.1.2 H8/300 CPU との相違点

H8S/2000 CPU は、H8/300 CPU に対して、次の点が追加、拡張されています。

- 汎用レジスタ、コントロールレジスタを拡張 16ビット×8本の拡張レジスタおよび8ビット×1本、32ビット×2本のコントロールレジスタを追加
- アドレス空間を拡張
 ノーマルモードのとき、H8/300 CPUと同一の64Kバイトのアドレス空間を使用可能
 アドバンストモードのとき、最大16Mバイトのアドレス空間を使用可能
- アドレッシングモードを強化 16Mバイトのアドレス空間を有効に使用可能
- 命令強化

ビット操作命令のアドレッシングモードを強化 符号付き乗除算命令などを追加 2ビットシフト命令を追加 複数レジスタの退避/復帰命令を追加

高速化基本的な命令を2倍に高速化

テストアンドセット命令を追加

2.1.3 H8/300H CPU との相違点

H8S/2000 CPU は、H8/300H CPU に対して、次の点が追加、拡張されています。

- コントロールレジスタを拡張8ビット×1本のコントロールレジスタを追加
- 命令強化

ビット操作命令のアドレッシングモードを強化 2ビットシフト命令を追加 複数レジスタの退避 / 復帰命令を追加 テストアンドセット命令を追加

高速化

基本的な命令を2倍に高速化

2.2 CPU 動作モード

H8S/2000 CPU には、ノーマルモードとアドバンストモードの 2 つの動作モードがあります。サポートするアドレス空間は、ノーマルモードでは最大 64K バイト、アドバンストモードでは 16M バイトです。動作モードはモード端子によって決まります。

2.2.1 ノーマルモード

ノーマルモードでは例外処理ベクタ、スタックの構造は H8/300 CPU と同一です。

アドレス空間

最大64Kバイトの空間をリニアにアクセス可能です。

• 拡張レジスタ(En)

拡張レジスタ $(E0 \sim E7)$ は、16ビットレジスタとして、または32ビットレジスタの上位16ビットとして使用できます。

拡張レジスタEnは、対応する汎用レジスタRnをアドレスレジスタとして使用している場合でも、16ビットレジスタとして任意の値を設定することができます(ただし、プリデクリメントレジスタ間接(@-Rn)、ポストインクリメントレジスタ間接(@Rn+)により汎用レジスタRnが参照された場合、キャリー / ボローが発生すると、対応する拡張レジスタEnの内容に伝播しますので注意してください)。

命令セット

命令およびアドレッシングモードはすべて使用できます。実効アドレス(EA)の下位16ビットのみが有効となります。

• 例外処理ベクタテーブルおよびメモリ間接の分岐アドレス

ノーマルモードでは、H'0000から始まる先頭領域に例外処理ベクタテーブル領域が割り当てられており、16 ビットの分岐先アドレスを格納します。ノーマルモードの例外処理ベクタテーブルの構造を図2.1に示します。例外処理ベクタテーブルは「第4章 例外処理」を参照してください。

メモリ間接(@@aa:8)は、JMPおよびJSR命令で使用されます。命令コードに含まれる8ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

ノーマルモードでは、オペランドは16ビット(ワード)となり、この16ビットが分岐先アドレスとなります。なお、分岐先アドレスを格納できるのは、H'0000~H'00FFの領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

• スタック構造

ノーマルモード時のサブルーチン分岐時のPCのスタック構造と、例外処理時のPCとCCR、EXRのスタックの構造を図2.2に示します。EXRは割り込み制御モード0ではスタックされません。割り込み制御モードの詳細は「第4章 例外処理」を参照してください。

【注】 本LSIではノーマルモードは使用できません。




図 2.1 例外処理ベクタテーブル (ノーマルモード)




図 2.2 ノーマルモードのスタック構造

2.2.2 アドバンストモード

• アドレス空間

最大16Mバイトの空間をリニアにアクセス可能です。

• 拡張レジスタ(En)

拡張レジスタ $(E0 \sim E7)$ は、16ビットレジスタとして、または32ビットレジスタある11はアドレスレジスタの上位16ビットとして使用できます。

• 命令セット

命令およびアドレッシングモードはすべて使用できます。

• 例外処理ベクタテーブル、メモリ間接の分岐アドレス

アドバンストモードでは、H'00000000から始まる先頭領域に32ビット単位で例外処理ベクタテーブル領域が割り当てられており、上位8ビットは無視され24ビットの分岐先アドレスを格納します(図2.3参照)。例外処理ベクタテーブルは「第4章 例外処理」を参照してください。




図 2.3 例外処理ベクタテーブル (アドバンストモード)

メモリ間接(@@aa:8)は、JMPおよびJSR命令で使用されます。命令コードに含まれる8ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

アドバンストモードでは、オペランドは32ビット(ロングワード)となり、この32ビットが分岐先アドレスとなります。このうち、上位8ビットはリザーブ領域となっておりH'00とみなされます。なお、分岐先アドレスを格納できるのは、H'00000000~H'000000FFの領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

• スタック構造

アドバンストモード時のサブルーチン分岐時のPCのスタック構造と、例外処理時のPCとCCR、EXRのスタックの構造を図2.4に示します。EXRは割り込み制御モードのではスタックされません。割り込み制御モードの詳細は「第4章 例外処理」を参照してください。




図 2.4 アドバンストモードのスタック構造

2.3 アドレス空間

H8S/2000 CPU のメモリマップを図 2.5 に示します。H8S/2000 CPU は、ノーマルモードのとき最大 64K バイト、アドバンストモードのとき最大 16M バイト(アーキテクチャ上は 4G バイト)のアドレス空間をリニアに使用することができます。実際に使用できるモードやアドレス空間は製品ごとに異なります。詳細は「第3章 MCU 動作モード」を参照してください。




図 2.5 アドレス空間

2.4 レジスタの構成

H8S/2000 CPU の内部レジスタの構成を図 2.6 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。コントロールレジスタには、24 ビットのプログラムカウンタ(PC)、8 ビットのエクステンドレジスタ(EXR)、8 ビットのコンディションコードレジスタ(CCR)があります。




図 2.6 CPU 内部レジスタ構成

2.4.1 汎用レジスタ

H8S/2000 CPU は、32 ビット長の汎用レジスタを 8 本持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタまたはデータレジスタとして使用することができます。データレジスタとしては 32 ビット、16 ビットまたは 8 ビットレジスタとして使用できます。汎用レジスタの使用方法を図 2.7 に示します。

アドレスレジスタまたは 32 ビットレジスタとして使用する場合は一括して汎用レジスタ $ER(ER0 \sim ER7)$ として指定します。

16 ビットレジスタとして使用する場合は汎用レジスタ ER を分割して汎用レジスタ $E(E0 \sim E7)$ 、汎用レジスタ $R(R0 \sim R7)$ として指定します。これらは同等の機能を持っており、16 ビットレジスタを最大 16 本まで使用することができます。なお、汎用レジスタ $E(E0 \sim E7)$ を特に拡張レジスタとよぶ場合があります。

8 ビットレジスタとして使用する場合は汎用レジスタ R を分割して汎用レジスタ RH (R0H ~ R7H)、汎用レジスタ RL (R0L ~ R7L) として指定します。これらは同等の機能を持っており、8 ビットレジスタを最大 16 本まで使用することができます。

各レジスタは独立に使用方法を選択できます。

汎用レジスタ ER7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図 2.8 に示します。




図 2.7 汎用レジスタの使用方法




図 2.8 スタックの状態

2.4.2 プログラムカウンタ (PC)

24 ビットのカウンタで、CPU が次に実行する命令のアドレスを指します。CPU の命令は、すべて 2 バイト (ワード) を単位としているため、最下位ビットは無効です (命令コードのリード時は最下位ビットは 0 とみなされます)。

2.4.3 エクステンドレジスタ (EXR)

EXR は 8 ビットのレジスタで LDC、STC、ANDC、ORC、XORC 命令で操作することができます。このうち STC を除く命令を実行した場合、実行終了後 3 ステートの間 NMI を含むすべての割り込みがマスクされます。

ビット	ビット名	初期値	R/W	説 明
7	Т	0	R/W	トレースピット
				このビットが1にセットされているときは1命令実行するごとにトレース例外 処理を開始します。0にクリアされているときは命令を順次実行します。
6~3		すべて1		リザーブビット
				リードすると常に 1 がリードされます。
2~0	12	1	R/W	割り込み要求マスクレベル(0~7)を指定します。詳細は「第5章 割り込み
	I1	1	R/W	コントローラ」を参照してください。
	10	1	R/W	

2.4.4 コンディションコードレジスタ (CCR)

8 ビットのレジスタで、CPU の内部状態を示しています。割り込みマスクビット (I) とハーフキャリ (H)、ネガティブ (N)、ゼロ (Z)、オーバフロー (V)、キャリ (C) の各フラグを含む 8 ビットで構成されています。 CCR は、LDC、STC、ANDC、ORC、XORC 命令で操作することができます。また、N、Z、V、C の各フラグは、条件分岐命令 (Bcc) で使用されます。

ビット	ビット名	初期値	R/W	説 明
7	I	1	R/W	割り込みマスクビット
				本ビットが1にセットされると、割り込みがマスクされます。ただし、NMIはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに1にセットされます。詳細は「第5章 割り込みコントローラ」を参照してください。
6	UI	不定	R/W	ユーザビット / 割り込みマスクビット
				ソフトウェア(LDC、STC、ANDC、ORC、XORC 命令)でリード/ライトできます。本 LSI では、割り込みマスクビットとしては使用できません。
5	Н	不定	R/W	ハーフキャリフラグ
				ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。また、ADD.W、SUB.W、CMP.W、NEG.W 命令の実行により、ビット 11 にキャリまたはボローが生じたとき、もしくは ADD.L、SUB.L、CMP.L、NEG.L 命令の実行により、ビット 27 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。
4	U	不定	R/W	ユーザビット ソフトウェア(LDC、STC、ANDC、ORC、XORC 命令)でリード / ライトで きます。
3	N	不定	R/W	ネガティブフラグ データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納しま す。
2	Z	不定	R/W	ゼロフラグ データがゼロのとき 1 にセットされ、ゼロ以外のとき 0 にクリアされます。
1	V	不定	R/W	オーバフローフラグ 算術演算命令の実行により、オーバフローが生じたとき 1 にセットされます。 それ以外のとき 0 にクリアされます。

ビット	ビット名	初期値	R/W	説 明
0	С	不定	R/W	キャリフラグ
				演算の実行により、キャリが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。キャリには次の種類があります。
				加算結果のキャリ
				● 減算結果のボロー
				• シフト / ローテートのキャリ
				また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令 で使用されます。

2.4.5 CPU 内部レジスタの初期値

CPU 内部レジスタのうち、PC はリセット例外処理によってベクタアドレスからスタートアドレスをロードすることにより初期化されます。また EXR の T ビットは 0 にクリアされ、EXR、CCR の I ビットは 1 にセットされますが、汎用レジスタと CCR の他のビットは初期化されません。SP (ER7) の初期値も不定です。したがって、リセット直後に、MOV.L 命令を使用して SP の初期化を行ってください。

2.5 データ形式

H8S/2000 CPU は、1 ビット、4 ビット BCD、8 ビット (バイト)、16 ビット (ワード)、および 32 ビット (ロングワード) のデータを扱うことができます。

1 ビットデータはビット操作命令で扱われ、オペランドデータ (バイト) の第 n ビット (n = 0,1,2,......,7) という形式でアクセスできます。

なお、DAA および DAS の 10 進補正命令では、バイトデータは 2 桁の 4 ビット BCD データとなります。

2.5.1 汎用レジスタのデータ形式

汎用レジスタのデータ形式を図 2.9 に示します。




図 2.9 汎用レジスタのデータ形式 (1)




図 2.9 汎用レジスタのデータ形式 (2)

2.5.2 メモリ上でのデータ形式

メモリ上でのデータ形式を図 2.10 に示します。

H8S/2000 CPU は、メモリ上のワードデータ/ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ/ロングワードデータをアクセスした場合、アドレスの最下位ビットは0とみなされ、1番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。

なお、SP(ER7)をアドレスレジスタとしてスタック領域をアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。




図 2.10 メモリ上でのデータ形式

2.6 命令セット

H8S/2000 CPU の命令は合計 65 種類あり、各命令の持つ機能によって表 2.1 に示すように分類されます。

表 2.1 命令の分類

分 類	命令	サイズ	種類
データ転送命令	MOV	B/W/L	5
	POP* ¹ , PUSH* ¹	W/L	
	LDM* ⁵ , STM* ⁵	L	
	MOVFPE* ³ , MOVTPE* ³	В	
算術演算命令	ADD, SUB, CMP, NEG	B/W/L	19
	ADDX, SUBX, DAA, DAS	В	
	INC, DEC	B/W/L	
	ADDS, SUBS	L	
	MULXU, DIVXU, MULXS, DIVXS	B/W	
	EXTU, EXTS	W/L	
	TAS* ⁴	В	
論理演算命令	AND, OR, XOR, NOT	B/W/L	4
シフト命令	SHAL, SHAR, SHLL, SHLR, ROTL, ROTR, ROTXL, ROTXR	B/W/L	8
ビット操作命令	BSET, BCLR, BNOT, BTST, BLD, BILD, BST, BIST, BAND, BIAND,	В	14
	BOR, BIOR, BXOR, BIXOR		
分岐命令	Bcc* ² , JMP, BSR, JSR, RTS	-	5
システム制御命令	TRAPA, RTE, SLEEP, LDC, STC, ANDC, ORC, XORC, NOP	-	9
ブロック転送命令	EEPMOV	-	1

合計 65 種類

【記号説明】

B : バイトサイズ W : ワードサイズ

L : ロングワードサイズ

- 【注】 *1 POP.W Rn、PUSH.W Rn は、それぞれ MOV.W @SP+,Rn、MOV.W Rn,@-SP と同一です。 また、POP.L ERn、PUSH.L ERn は、それぞれ MOV.L @SP+,ERn、MOV.L ERn,@-SP と同一です。
 - *2 Bcc は条件分岐命令の総称です。
 - *3 本 LSI では使用できません。
 - *4 TAS 命令を使用する場合は、レジスタ ER0、ER1、ER4、ER5 を使用してください。
 - *5 STM / LDM 命令を使用する場合はレジスタ ER0~ER6 を使用してください。

2.6.1 命令の機能別一覧

各命令の機能について表 2.3~表 2.10 に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

表 2.2 オペレーションの記号

記号	説 明
Rd	汎用レジスタ(デスティネーション側)*
Rs	汎用レジスタ (ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ (32 ビットレジスタ)
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
EXR	エクステンドレジスタ
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバフロー) フラグ
С	CCR の C (キャリ) フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
	論理積
	論理和
\oplus	排他的論理和
	転送
~	反転論理(論理的補数)
:8 / :16 / :24 / :32	8/16/24/32 ビット長

[【]注】 * 汎用レジスタは、8 ビット(R0H~R7H、R0L~R7L)、16 ビット(R0~R7、E0~E7)、または 32 ビットレジスタ(ER0~ER7) です。

表 2.3 データ転送命令

命令	サイズ* ¹	機能
MOV	B/W/L	(EAs) Rd, Rs (EAd)
		汎用レジスタと汎用レジスタ、または汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。
MOVFPE	В	本 LSI では使用できません。
MOVTPE	В	本 LSI では使用できません。
POP	W/L	@SP+ Rn
		スタックから汎用レジスタヘデータを復帰します。
		POP.W RnはMOV.W @SP+, Rnと、また、 POP.L ERnはMOV.L @SP+, ERnと同一
		です。
PUSH	W/L	Rn @-SP
		汎用レジスタの内容をスタックに退避します。
		PUSH.W RnはMOV.W Rn, @-SPと同一です。
		PUSH.L ERnはMOV.L ERn,@-SPと同一です。
LDM* ²	L	@SP+ Rn(レジスタ群)
		スタックから複数の汎用レジスタヘデータを復帰します。
STM* ²	L	Rn(レジスタ群) @-SP
		複数の汎用レジスタの内容をスタックに退避します。

【注】 *1 サイズはオペランドサイズを示します。

В :バイト

W : ワード

L :ロングワード

*2 STM / LDM 命令を使用する場合は ER0~ER6 を使用してください。

表 2.4 算術演算命令

命令	サイズ* ¹	機能
ADD	B/W/L	Rd±Rs Rd、Rd±#IMM Rd
SUB		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います。(バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。SUBX命令または ADD 命令を使用してください。)
ADDX	В	Rd±Rs±C Rd、Rd±#IMM±C Rd
SUBX		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリー付き の加減算を行います。
INC	B/W/L	Rd±1 Rd、Rd±2 Rd
DEC		汎用レジスタに1または2を加減算します(バイトサイズで1の加減算のみ可能です)。
ADDS	L	Rd±1 Rd、Rd±2 Rd、Rd±4 Rd
SUBS		32 ビットレジスタに 1、2、または 4 を加減算します。
DAA	В	Rd(10 進補正) Rd
DAS		汎用レジスタ上の加減算結果を CCR を参照して 4 ビット BCD データに補正します。
MULXU	B/W	Rd×Rs Rd
		汎用レジスタと汎用レジスタ間の符号なし乗算を行います。
		8 ビット×8 ビット 16 ビット、16 ビット×16 ビット 32 ビットの乗算が可能です。
MULXS	B/W	Rd×Rs Rd
		汎用レジスタと汎用レジスタ間の符号付き乗算を行います。
		8 ビット×8 ビット 16 ビット、16 ビット×16 ビット 32 ビットの乗算が可能です。
DIVXU	B/W	Rd÷Rs Rd
		汎用レジスタと汎用レジスタ間の符号なし除算を行います。
		16 ビット÷8 ビット 商8 ビット余り8 ビット、
		32 ビット÷16 ビット 商16 ビット余り16 ビットの除算が可能です。

命令	サイズ* ¹	機能
DIVXS	B/W	Rd÷Rs Rd
		汎用レジスタと汎用レジスタ間の符号付き除算を行います。
		16 ビット÷8 ビット 商8 ビット余り8 ビット、
		32 ビット÷16 ビット 商16 ビット余り16 ビットの除算が可能です。
CMP	B/W/L	Rd - Rs、Rd - #IMM
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、そ
		の結果を CCR に反映します。
NEG	B/W/L	0 - Rd Rd
		汎用レジスタの内容の 2 の補数(算術的補数)をとります。
EXTU	W/L	Rd(ゼロ拡張) Rd
		16 ビットレジスタの下位 8 ビットをワードサイズにゼロ拡張します。または、32 ビットレジス
		タの下位 16 ビットをロングワードサイズにゼロ拡張します。
EXTS	W/L	Rd(符号拡張) Rd
		16 ビットレジスタの下位 8 ビットをワードサイズに符号拡張します。または、32 ビットレジス
		タの下位 16 ビットをロングワードサイズに符号拡張します。
TAS*2	В	@ERd - 0、1 (<ピット 7>of @ERd)
		メモリの内容をテストしたあと、最上位ビット(ビット7)を 1にセットします。

【注】 *1 サイズはオペランドサイズを示します。

В :バイト

W : ワード

L :ロングワード

*2 TAS 命令を使用する場合は、レジスタ ER0、ER1、ER4、ER5 を使用してください。

表 2.5 論理演算命令

命令	サイズ*	機能
AND	B/W/L	Rd Rs Rd、Rd #IMM Rd
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
OR	B/W/L	Rd Rs Rd、Rd #IMM Rd
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理和をとりま
		す。
XOR	B/W/L	Rd⊕Rs Rd、Rd⊕#IMM Rd
		汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の排他的論理和を
		とります。
NOT	B/W/L	~Rd Rd
		汎用レジスタの内容の 1 の補数(論理的補数)をとります。

【注】* サイズはオペランドサイズを示します。

B : バイト W : ワード

L :ロングワード

表 2.6 シフト命令

命令	サイズ*	機能
SHAL	B/W/L	Rd(シフト処理) Rd
SHAR		汎用レジスタの内容を算術的にシフトします。
		1 ビットまたは 2 ビットのシフトが可能です。
SHLL	B/W/L	Rd(シフト処理) Rd
SHLR		汎用レジスタの内容を論理的にシフトします。
		1 ビットまたは 2 ビットのシフトが可能です。
ROTL	B/W/L	Rd(ローテート処理) Rd
ROTR		汎用レジスタの内容をローテートします。
		1 ビットまたは 2 ビットのローテートが可能です。
ROTXL	B/W/L	Rd(ローテート処理) Rd
ROTXR		汎用レジスタの内容をキャリフラグを含めてローテートします。
		1 ビットまたは 2 ビットのローテートが可能です。

【注】* サイズはオペランドサイズを示します。

B :バイト

W : ワード

L :ロングワード

表 2.7 ビット操作命令

命令	サイズ*	機能
BSET	В	1 (<ビット番号>of <ead>)</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 1 にセットします。
		ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定
		します。
BCLR	В	0 (<ビット番号>of <ead>)</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを 0 にクリアします。
		ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定
		します。
BNOT	В	~(<ビット番号>of <ead>) (<ビット番号>of<ead>)</ead></ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転します。
		ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定
		されます。
BTST	В	~(<ビット番号>of <ead>) Z</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットをテストし、ゼロフラグに反映
		します。
		ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定 されます。
BAND	В	C (<ビット番号>of <ead>) C</ead>
DAIND	Б	(ペニット留号201 <ead3) c<="" td=""></ead3)>
		が、
		N. MANCELL SOUTH IN THE SECOND
BIAND	В	C 〔~(<ビット番号>of <ead>)〕 C</ead>
DIAND		ハー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
		論理積をとり、結果をキャリフラグに格納します。
		ビット番号は、3ビットのイミディエイトデータで指定されます。
BOR	В	C (<ビット番号>of <ead>) C</ead>
		 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理和をと
		り、結果をキャリフラグに格納します。
BIOR	В	C 〔~(<ビット番号>of <ead>)〕 C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論
		理和をとり、結果をキャリフラグに格納します。
		ビット番号は、3 ビットのイミディエイトデータで指定されます。

命令	サイズ*	機能
BXOR	В	C⊕(<ビット番号>of <ead>) C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの排他的論理
		和をとり、結果をキャリフラグに格納します。
BIXOR	В	C⊕〔~(<ビット番号>of <ead>)〕 C</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。
		ビット番号は、3 ビットのイミディエイトデータで指定されます。
BLD	В	(<ビット番号>of <ead>) C</ead>
		汎用レジスタまたはメモリのオペランドの指定された1ピットをキャリフラグに転送します。
BILD	В	~(<ビット番号>of <ead>) C</ead>
		汎用レジスタまたはメモリのオペランドの指定された1ピットを反転し、キャリフラグに転送
		します。
		ビット番号は、3 ビットのイミディエイトデータで指定されます。
BST	В	C (<ビット番号>of <ead>)</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、キャリフラグの内容を転送
		します。
BIST	В	~C (<ビット番号>of <ead>)</ead>
		汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、キャリフラグを反転して転
		送します。
		ビット番号は、3 ビットのイミディエイトデータで指定されます。

【注】* サイズはオペランドサイズを示します。

B:バイト

表 2.8 分岐命令

命令	サイズ		機 能	
Всс	-	指定した条件が成立して ます。	いるとき、指定されたアドレスへ分岐	します。分岐条件を下表に示し
		ニーモニック	説明	分岐条件
		BRA(BT)	Always(True)	Always
		BRN(BF)	Never(False)	Never
		ВНІ	Hlgh	C Z=0
		BLS	Low or Same	C Z=1
		BCC(BHS)	Carry Clear(High or Same)	C=0
		BCS(BLO)	Carry Set(LOw)	C=1
		BNE	Not Equal	Z=0
		BEQ	EQual	Z=1
		BVC	oVerflow Clear	V=0
		BVS	oVerflow Set	V=1
		BPL	PLus	N=0
		ВМІ	MInus	N=1
		BGE	Greater or Equal	N⊕V=0
		BLT	Less Than	N⊕V=1
		BGT	Greater Than	Z (N⊕V)=0
		BLE	Less or Equal	Z (N⊕V)=1
JMP	-	指定されたアドレスへ無	条件に分岐します。	
BSR	-	指定されたアドレスヘサ	ブルーチン分岐します。	
JSR	-	指定されたアドレスヘサ	ブルーチン分岐します。	
RTS	-	サブルーチンから復帰し	ます。	

表 2.9 システム制御命令

命令	サイズ*	機能
TRAPA	-	命令トラップ例外処理を行います。
RTE	-	例外処理ルーチンから復帰します。
SLEEP	-	低消費電力状態に遷移します。
LDC	B/W	(EAs) CCR、(EAs) EXR
		汎用レジスタまたはメモリの内容を CCR、EXR に転送します。また、イミディエイトデータ を CCR、EXR に転送します。CCR、EXR は 8 ピットですが、メモリと CCR、EXR 間の転送 はワードサイズで行われ、上位 8 ピットが有効になります。
STC	B/W	CCR (EAd), EXR (EAd)
		CCR、EXR の内容を汎用レジスタまたはメモリに転送します。CCR、EXR は 8 ビットですが、CCR、EXR とメモリ間の転送はワードサイズで行われ、上位 8 ビットが有効になります。
ANDC	В	CCR #IMM CCR, EXR #IMM EXR
		CCR、EXR とイミディエイトデータの論理積をとります。
ORC	В	CCR #IMM CCR, EXR #IMM EXR
		CCR、EXR とイミディエイトデータの論理和をとります。
XORC	В	CCR⊕#IMM CCR、EXR⊕#IMM EXR
		CCR、EXR とイミディエイトデータの排他的論理和をとります。
NOP	-	PC+2 PC
		PC のインクリメントだけを行います。

【注】* サイズはオペランドサイズを示します。

B : バイト W : ワード

表 2.10 ブロック転送命令

	r	<u></u>
命令	サイズ	機能
EEPMOV.B	-	if R4L 0 then
		Repeat @ER5+ @ER6+
		R4L - 1 R4L
		Until R4L = 0
		else next;
EEPMOV.W	-	if R4 0 then
		Repeat @ER5+ @ER6+
		R4 - 1 R4
		Until R4 = 0
		else next;
		プロック転送命令です。ER5 で示されるアドレスから始まり、R4L または R4 で指定される
		バイト数のデータを、ER6 で示されるアドレスのロケーションへ転送します。転送終了後、
		次の命令を実行します。

2.6.2 命令の基本フォーマット

H8S/2000 CPU の命令は、2 バイト (ワード) を単位にしています。各命令はオペレーションフィールド (op)、レジスタフィールド (r)、EA 拡張部 (EA)、およびコンディションフィールド (cc) から構成されています。 図 2.11 に命令フォーマットの例を示します。

オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の先頭4ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

• レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき3ビット、データレジスタのとき3ビットまたは4ビットです。2つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

● EA拡張部

イミディエイトデータ、絶対アドレス、またはディスプレースメントを指定します。8ビット、16ビット、または32ビットです。

コンディションフィールド

Bcc命令の分岐条件を指定します。



図 2.11 命令フォーマットの例

2.7 アドレッシングモードと実効アドレスの計算方法

H8S/2000 CPU は表 2.11 に示すように、8 種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードが異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレスが使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接(BSET、BCLR、BNOT、BTSTの各命令)、およびイミディエイト(3ビット)が独立して使用できます。

No.	アドレッシングモード	記号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレースメント付きレジスタ間接	@(d:16,ERn) / @(d:32,ERn)
4	ポストインクリメントレジスタ間接	@ERn+
	プリデクリメントレジスタ間接	@-ERn
5	絶対アドレス	@aa:8 / @aa:16 / @aa:24 / @aa:32
6	イミディエイト	#xx:8 / #xx:16 / #xx:32
7	プログラムカウンタ相対	@(d:8,PC) / @(d:16,PC)
8	メモリ間接	@@aa:8

表 2.11 アドレッシングモード一覧表

2.7.1 レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ (8 ビット、16 ビット、または 32 ビット) がオペランドとなります。8 ビットレジスタとしては ROH~R7H、ROL~R7L を指定可能です。16 ビットレジスタとしては RO~R7、EO~E7 を指定可能です。32 ビットレジスタとしては ERO~ER7 を指定可能です。

2.7.2 レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容をアドレスとしてメモリ上のオペランドを指定します。プログラム領域としては、下位 24 ビットが有効になり、上位 8 ビットはすべて 0 (H'00) とみなされます。

2.7.3 ディスプレースメント付きレジスタ間接 @(d:16,ERn)/@(d:32,ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容に、命令コード中に含まれる 16 ビットディスプレースメント、または 32 ビットディスプレースメントを加算した内容をアドレスとして、メモリ上のオペランドを指定します。加算に際して、16 ビットディスプレースメントは符号拡張されます。

2.7.4 ポストインクリメントレジスタ間接 @ERn+/プリデクリメントレジスタ間接 @-ERn

(1) ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容をアドレスとしてメモリ上のオペランドを指定します。その後、アドレスレジスタの内容に 1、2、または 4 が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは 1、ワードサイズでは 2、ロングワードサイズでは 4 がそれぞれ加算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

(2) プリデクリメントレジスタ間接 @-ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容から、1、2、または4を減算した内容をアドレスとしてメモリ上のオペランドを指定します。その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数になるようにしてください。

2.7.5 絶対アドレス @aa:8 / @aa:16 / @aa:24 / @aa:32

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。絶対アドレスは8ビット(@aa:8) 16 ビット(@aa:16)、24 ビット(@aa:24)、または32 ビット(@aa:32)です。絶対アドレスのアクセス範囲を表2.12 に示します。

データ領域としては、8 ビット(@aa:8)、16 ビット(@aa:16)、または 32 ビット(@aa:32)を使用します。8 ビット絶対アドレスの場合、上位 24 ビットはすべて 1 (H'FFFF) となります。16 ビット絶対アドレスの場合、上位 16 ビットは符号拡張されます。32 ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

プログラム領域としては 24 ビット (@aa:24) を使用します。上位 8 ビットはすべて 0 (H'00) となります。

絶対フ	プドレス	ノーマルモード*	アドバンストモード	
データ領域	8 ビット (@aa:8)	H'FF00 ~ H'FFFF	H'FFFF00 ~ H'FFFFFF	
	16 ビット (@aa:16)	H'0000 ~ H'FFFF	H'000000 ~ H'007FFF,	
			H'FF8000 ~ H'FFFFFF	
	32 ビット (@aa:32)		H'000000 ~ H'FFFFF	
プログラム領域	24 ビット (@aa:24)			

表 2.12 絶対アドレスのアクセス範囲

【注】 * 本 LSI では使用しません。

2.7.6 イミディエイト #xx:8 / #xx:16 / #xx:32

命令コード中に含まれる 8 ビット (#xx:8)、16 ビット (#xx:16)、または 32 ビット (#xx:32)のデータを直接 オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC 命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための 3 ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、TRAPA 命令では、ベクタアドレスを指定するための 2 ビットのイミディエイトデータが命令コードの中に含まれます。

2.7.7 プログラムカウンタ相対 @(d:8, PC)/@(d:16, PC)

Bcc、BSR 命令で使用されます。PC の内容で指定される 24 ビットのアドレスに、命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して 24 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 24 ビットに符号拡張されます。 加算結果は下位 24 ビットが有効になり、上位 8 ビットはすべて 0 (H'00) とみなされます。 また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して - 126~+ 128 バイト(-63~+64 ワード)または - 32766~+32768 バイト(-16383~+16384 ワード)です。このとき、加算結果が偶数となるようにしてください。

2.7.8 メモリ間接 @@aa:8

JMP、JSR 命令で使用されます。命令コード中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。8 ビット絶対アドレスの上位のビットはすべて 0 となりますので、分岐アドレスを格納できるのは $0\sim255$ (ノーマルモード*のとき $H'00000\sim H'000FF$ 、アドバンストモードのとき $H'000000\sim H'000FF$) 番地です。

ノーマルモードの場合は、メモリ上のオペランドはワードサイズで指定し、16 ビットの分岐アドレスを生成します。また、アドバンストモードの場合は、メモリ上のオペランドはロングワードサイズで指定します。このうち先頭の 1 バイトはすべて 0(H'00)とみなされます。ただし、分岐アドレスを格納可能なアドレスの先頭領域は、例外処理ベクタ領域と共通になっていますので注意してください。詳細は「第4章 例外処理」を参照してください。

ワードサイズ、ロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは0とみなされ、1番地前から始まるデータまたは命令コードをアクセスします(「2.5.2 メモリ上でのデータ形式」を参照してください)。

【注】 * 本LSIでは使用しません。




図 2.12 メモリ間接による分岐アドレスの指定

2.7.9 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス (EA: Effective Address) の計算法を表 2.13 に示します。 ノーマルモードの場合、実効アドレスの上位 8 ビットは無視され、16 ビットのアドレスとなります。





表 2.13 実行アドレスの計算方法



【注】 * 本LSIでは使用できません。

2.8 処理状態

H8S/2000 CPU の処理状態には、リセット状態、例外処理状態、プログラム実行状態、バス権解放状態、および低消費電力状態の 5 種類があります。処理状態間の状態遷移図を図 2.13 に示します。

• リセット状態

CPU および内蔵周辺モジュールがすべて初期化され、停止している状態です。リセット端子がLowレベルになると、実行中の処理はすべて中止され、CPUはリセット状態になります。リセット状態ではすべての割り込みが禁止されます。リセット端子をLowレベルからHighレベルにすると、リセット例外処理を開始します。リセットの詳細は「第4章 例外処理」を参照してください。ウォッチドッグタイマを内蔵する製品では、ウォッチドッグタイマのオーバフローによってリセットすることもできます。

• 例外処理状態

例外処理状態は、リセット、トレース、割り込み、またはトラップ命令の例外処理要因によってCPUが通常の処理状態の流れを変え、例外処理ベクタテーブルからスタートアドレス(ベクタ)を取り出してそのスタートアドレスに分岐する過渡的な状態です。詳細は「第4章 例外処理」を参照してください。

• プログラム実行状態

CPUがプログラムを順次実行している状態です。


• バス権解放状態

DMAコントローラ (DMAC)*やデータトランスファコントローラ (DTC)を内蔵している製品で、CPU以外のバスマスタからのバス権要求に対してバス権を解放した状態です。バス権解放状態ではCPUは動作を停止します。

• 低消費電力状態

CPUが動作を停止し、消費電力を低下させた状態です。SLEEP命令の実行、またはハードウェアスタンバイモードへの遷移でCPUはプログラム停止状態になります。詳細は「第24章 低消費電力状態」を参照してください。

【注】 * H8S/2239 グループのみです。



リセット状態に遷移します。ハードウェアスタンバイモード、パワーオンリセット状態を除く すべての状態において、MRES端子がLowレベルになるとマニュアルリセット状態に遷移します。 また、ウォッチドッグタイマのオーバフローによっても、リセット状態に遷移させることができます。

- *2 すべての状態においてSTBY端子がLowレベルになると、ハードウェアスタンバイモードに 遷移します。
- *3 このほかに、ウォッチモード、サブアクティブモード、サブスリープモードなどがあります。 詳細は「第24章 低消費電力状態」を参照してください。

図 2.13 状態遷移図

2.9 使用上の注意事項

2.9.1 TAS 命令

TAS 命令を使用する場合は、レジスタ ERO、ER1、ER4、ER5 を使用してください。

なお、ルネサス テクノロジ製 H8S、H8/300 シリーズ C/C++コンパイラでは、TAS 命令は生成されません。ユーザ定義の組み込み関数として TAS 命令を使用する場合は、レジスタ ER0、ER1、ER4、ER5 を使用するようにお願いいたします。

2.9.2 STM/LDM 命令

STM/LDM 命令において、ER7 レジスタはスタックポインタであるため、退避(STM) / 復帰(LDM)できるレジスタとしては、使用できません。

一命令で退避 (STM) / 復帰 (LDM) できるレジスタ数は 2 本、3 本、4 本です。

そのとき使用可能なレジスタリストは、以下のとおりです。

2本: ER0 ER1、ER2 ER3、ER4 ER5

3本: ER0 ER2、ER4 ER6

4本:ER0 ER3

また、ルネサス テクノロジ製 H8S、H8/300 シリーズ C/C++コンパイラでは、ER7 を含む STM/LDM 命令は生成されません。

2.9.3 ビット操作命令使用トの注意事項

ライト専用ビットを含むレジスタに対してビット操作命令を使用すると、本来操作すべきビットが正しく操作されないことや、ビット操作に無関係のビットが変化することがあります。

ライト専用ビットを含むレジスタをリードすると固定値や不定値をリードします。したがって、リードした値を演算に使用するビット操作命令(BNOT、BTST、BAND、BIAND、BOR、BIOR、BXOR、BIXOR、BLD、BILD)は正しいビット操作がされません。

また、演算したあとにリードしたデータに対してライトを伴うビット操作命令(BSET、BCLR、BNOT、BST、BIST)はビット操作に無関係のビットが変化することがありますので、ライト専用ビットを含むレジスタに対してビット操作命令を行う場合は注意が必要です。

BSET、BCLR、BNOT、BST、BIST の各命令は、

- 1. バイト単位でデータをリード
- 2. リードしたデータを命令に従いビット操作
- 3. 再びバイト単位でデータをライト

の順番で動作を行います。

● 例 ポート1のP1DDRのビット4のみをクリアするのにBCLR命令を実行した場合

PIDDR は、8 ビットのライト専用ビットで構成されたレジスタで、ポート 1 の各端子の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。

ここで、BCLR 命令で PI4 を入力ポートに指定する例を示します。現時点では、PI7 ~ PI4 は出力端子に、PI3 ~ PI0 は入力端子に設定されているとします。この時点で、PIDDR の値は HF0 です。

	P17	P16	P15	P14	P13	P12	P11	P10
入出力	出力	出力	出力	出力	入力	入力	入力	入力
P1DDR	1	1	1	1	0	0	0	0

P14 を出力端子から入力端子に切り替えるには、P1DDR のビット 4 の値を"1"から"0" (HF0 H'E0) に変えなければなりません。ここで BCLR 命令を使って P1DDR のビット 4 をクリアするとします。

BCLR #4, @P1DDR

しかし、ライト専用レジスタである PIDDR に対して上記のようにビット操作命令を行うと以下のような不具合が発生する場合があります。

PIDDR に対して、最初にバイト単位でデータをリードしますが、このとき、リードされる値は不定値です。不定値は、レジスタ上では"0"または"1"となりますが、どちらの値がリードされるかわかりません。PIDDR はすべてライト専用ビットなので、どのビットでも不定値をリードします。ここでは、本来の PIDDR の値は H'F0 ですが、ビット 3 が"1"となる H'F8 がリードされたとします。

	P17	P16	P15	P14	P13	P12	P11	P10
入出力	出力	出力	出力	出力	入力	入力	入力	入力
P1DDR	1	1	1	1	0	0	0	0
リード値	1	1	1	1	1	0	0	0

ビット操作は、このリードされた値に対して行われます。この例では HF8 に対してビット 4 をクリアします。

	P17	P16	P15	P14	P13	P12	P11	P10
入出力	出力	出力	出力	出力	入力	入力	入力	入力
P1DDR	1	1	1	1	0	0	0	0
ビット操作後	1	1	1	0	1	0	0	0

	P17	P16	P15	P14	P13	P12	P11	P10
入出力	出力	出力	出力	入力	出力	入力	入力	入力
P1DDR	1	1	1	0	1	0	0	0
ライト値	1	1	1	0	1	0	0	0

ビット操作を行ったあと、そのデータを PIDDR にライトして BCLR 命令を終了します。

本来は PIDDR の値を H'E0 に書き変えるはずでしたが、実際は H'E8 がライトされ、入力端子であるはずの PI3 が出力端子に変化してしまいます。ここではリードしたときに PI3 が"1"の場合について説明しましたが、PI7 ~ PI0 をリードした場合にはリード値は不定ですので、ビット操作命令終了後には"0"が"1"に変化したり、"1"が"0"に変化したりしますので注意してください。このような事態を避けるために、ライト専用ビットを含むレジスタの値を変更する場合は、「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

また、内部 I/O レジスタのフラグを"0"にクリアするために、BCLR 命令を使用することができます。この場合、割り込み処理ルーチンなどで当該フラグが"1"にセットされていることが明らかであれば、事前に当該フラグをリードする必要はありません。

2.9.4 ライト専用ビットを含むレジスタのアクセス方法

ライト専用ビットを含むレジスタからのデータ転送命令、またはライト専用ビットを含むレジスタに対してビット操作命令を行うと不定値をリードします。不定値をリードしないために、以下のような方法を用いてライト専用ビットを含むレジスタにアクセスしてください。

ライト専用ビットを含むレジスタにライトする際は、内蔵 RAM などのメモリ上にワークエリアを設け、そこに一度データをライトしてから、そのメモリに対してアクセスを行い、そのメモリのデータをライト専用ビットを含むレジスタにライトするようにしてください。




図 2.14 ライト専用ビットを含むレジスタのアクセス方法のフローチャート例

● 例 ポート1のP1DDRのビット4のみをクリアする場合

PIDDR は、8 ビットのライト専用ビットで構成されたレジスタで、ポート 1 の各端子の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。

ここで、BCLR 命令で P14 を入力ポートに指定する例を示します。まず P1DDR にライトする初期値 HF0 をあらかじめメモリ上のワークエリア (RAM0) にライトしておきます。

MOV.B #H'F0, R0L

MOV.B ROL, @RAM0

MOV.B R0L, @P1DDR

	P17	P16	P15	P14	P13	P12	P11	P10
入出力	出力	出力	出力	出力	入力	入力	入力	入力
P1DDR	1	1	1	1	0	0	0	0
RAM0	1	1	1	1	0	0	0	0

P14 を出力端子から入力端子に切り替えるには、P1DDR のビット 4 の値を"1"から"0" (HF0 H'E0) に変えなければなりません。ここで BCLR 命令を RAM0 に対して行います。

BCLR #4, @RAM0

	P17	P16	P15	P14	P13	P12	P11	P10
入出力	出力	出力	出力	出力	入力	入力	入力	入力
P1DDR	1	1	1	1	0	0	0	0
RAM0	1	1	1	0	0	0	0	0

RAM0 はリード / ライト可能なので、ビット操作命令を行うと、RAM0 のビット 4 のみがクリアされます。この RAM0 の値を PIDDR にライトします。

MOV.B @RAM0, R0L

MOV.B R0L, @P1DDR

入出力 出力 出力 人力 日		P17	P16	P15	P14	P13	P12	P11	P10
P1DDR 1 1 1 0 0 0 0 0	入出力	出力	出力	出力	入力	入力	入力	入力	入力
	P1DDR	1	1	1	0	0	0	0	0

RAM0	1	1	1	0	0	0	0	0

この手順でライト専用ビットを含むレジスタのアクセスを行えば、命令の種類に依存せずにプログラムを作る ことができます。

3. MCU 動作モード

3.1 動作モードの選択

本 LSI は、4 種類の動作モード(モード 7~4)があります。各動作モードによって端子の機能が切り替わります。動作モードはモード端子(MD2~MD0)の設定で決まります。モード 6~4 は、外部メモリおよび周辺デバイスをアクセスできる外部拡張モードです。外部拡張モードでは、プログラム実行開始後にバスコントローラにより、エリアごとに 8 ビットまたは 16 ビットアドレス空間にできます。また、Nずれかの 1 つのエリアを16 ビットアドレス空間にすると 16 ビットバスモードとなり、すべてのエリアを 8 ビットアクセス空間にすると、8 ビットバスモードとなります。

モード7は、外部アドレス空間を使用できません。また、モード端子は動作中に変化させないでください。

MCU	MD2	MD1	MD0	CPU	内容	内蔵	外部データバス	
動作モード				動作モード		ROM	初期値	最大値
4	1	0	0	アドバンストモード	内蔵 ROM 無効拡張モード	無効	16 ビット	16 ビット
5	1	0	1	アドバンストモード	内蔵 ROM 無効拡張モード	無効	8 ビット	16 ビット
6	1	1	0	アドバンストモード	内蔵 ROM 有効拡張モード	有効	8 ビット	16 ビット
7	1	1	1	アドバンストモード	シングルチップモード	有効	-	-

表 3.1 MCU 動作モードの選択

3.2 レジスタの説明

動作モードに関連するレジスタには以下のものがあります。

- モードコントロールレジスタ (MDCR)
- システムコントロールレジスタ(SYSCR)

3.2.1 モードコントロールレジスタ (MDCR)

MDCR は本 LSI の現在の動作モードをモニタするのに用います。

ビット	ビット名	初期値	R/W	説 明
7		1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
6~3		すべて 0		リザーブビット
				リードすると常に0が読み出されます。ライトは無効です。
2	MDS2	*	R	モードセレクト 2~0
1	MDS1	*	R	モード端子(MD2~MD0)の入力レベルを反映した値(現在の動作モード)を
0	MDS0	*	R	示しています。MDS2~MDS0 ビットは MD2~MD0 端子にそれぞれ対応しま
				す。これらのビットはリード専用でライトは無効です。MDCR をリードすると、
				モード端子(MD2~MD0)の入力レベルがこれらのビットにラッチされます。
				このラッチはパワーオンリセットでは解除されますが、マニュアルリセットで
				は保持されます。

【注】 * MD2~MD0 端子の設定により決定されます。

3.2.2 システムコントロールレジスタ (SYSCR)

SYSCR は割り込み制御モードの選択、NMIの検出エッジの選択、MRES 端子入力の許可 / 禁止の選択、内蔵RAM の有効 / 無効の選択を行います。

ビット	ビット名	初期値	R/W	説 明
7		0	R/W	リザーブビット
				ライトするときは0をライトしてください。
6		0		リザーブビット
				リードすると常に0が読み出されます。ライトは無効です。
5	INTM1	0	R/W	割り込みコントローラの割り込み制御モードを選択します。割り込み制御モー
4	INTM0	0	R/W	ドについては「5.5.1 割り込み制御モードと割り込み動作」を参照してくださ
				₹ I°
				00:割り込み制御モード 0(I ビットで、割り込みを制御します)
				01:設定禁止
				10:割り込み制御モード 2(I2~I0 ピットと IPR で、割り込みを制御します)
				11: 設定禁止
3	NMIEG	0	R/W	NMI エッジセレクト
				NMI 端子の入力エッジ選択を行います。
				0:NMI 入力の立ち下がりエッジで割り込み要求を発生
				1:NMI 入力の立ち上がりエッジで割り込み要求を発生
2	MRESE	0	R/W	マニュアルリセット選択ビット
				MRES 端子の入力許可/禁止を選択します。
				0:マニュアルリセットを禁止
				1:マニュアルリセットを許可
				MRES 入力端子として使用できます。
1		0		リザーブビット
				リードすると常に0が読み出されます。ライトは無効です。
0	RAME	1	R/W	RAMイネーブル
				内蔵 RAM の有効または無効を選択します。RAME ビットはリセットを解除し
				たとき初期化されます。
				0:内蔵 RAM 無効
				1:内蔵 RAM 有効

3.3 各動作モードの説明

3.3.1 モード4

CPU はアドバンストモードでアドレス空間は 16M バイトです。内蔵 ROM は無効です。

 $P13 \sim P10$ 端子、ポート A、B、C がアドレスバス、ポート D、E がデータバス、ポート F の一部がバス制御信号となります。リセット直後、 $P13 \sim P11$ 端子は入力ポートに、P10 端子、ポート A、B はアドレス($A20 \sim A8$)出力になります。PFCR の $AE3 \sim AE0$ ビットにより、対応する DDR の値に関係なくアドレス($A23 \sim A21$)出力の許可 / 禁止を設定できます。 $P13 \sim P10$ 端子、ポート A、B でアドレス出力を禁止した端子は、対応する DDRを 1 にセットするとポート出力になります。ポート C は常にアドレス($A7 \sim A0$)出力です。

リセット直後は 16 ビットバスモードとなり、すべてのエリアは 16 ビットアクセス空間となります。ただし、バスコントローラにより、すべてのエリアを 8 ビットアクセス空間に設定した場合は、8 ビットバスモードとなります。

3.3.2 モード5

CPU はアドバンストモードでアドレス空間は 16M バイトです。内蔵 ROM は無効です。

 $P13 \sim P10$ 端子、ポート A、B、C がアドレスバス、ポート D、E がデータバス、ポート F の一部がバス制御信号となります。リセット直後、 $P13 \sim P11$ 端子は入力ポートに、P10 端子、ポート A、B はアドレス($A20 \sim A8$)出力になります。PFCR の $AE3 \sim AE0$ ビットにより、対応する DDR の値に関係なくアドレス($A23 \sim A21$)出力の許可 / 禁止を設定できます。 $P13 \sim P10$ 端子、ポート A、B でアドレス出力を禁止した端子は、対応する DDRを 1 にセットするとポート出力になります。ポート C は常にアドレス($A7 \sim A0$)出力です。

リセット直後は8ビットバスモードとなり、すべてのエリアは8ビットアクセス空間となります。ただし、バスコントローラにより、いずれかのエリアを16ビットアクセス空間に設定した場合は、16ビットバスモードとなりポートEがデータバスとなります。

3.3.3 モード6

CPU はアドバンストモードでアドレス空間は 16M バイトです。内蔵 ROM は有効です。リセット直後、 $P13 \sim P10$ 端子、ポート A、B、C は入力ポートになります。PFCR の $AE3 \sim AE0$ ビットにより、対応する DDR の値に関係なくアドレス($A23 \sim A8$)出力の許可 / 禁止を設定できます。 $P13 \sim P10$ 端子、ポート A、B でアドレス出力を禁止した端子は、対応する DDR を 1 にセットするとポート出力になります。

ポート C では対応する DDR を 1 にセットするとアドレス $(A7 \sim A0)$ は出力になります。

ポートD、Eがデータバス、ポートFの一部がバス制御信号となります。

リセット直後は 8 ビットバスモードとなり、すべてのエリアは 8 ビットアクセス空間となります。ただし、バスコントローラにより、いずれかのエリアを 16 ビットアクセス空間に設定した場合は、16 ビットバスモードとなりポート E がデータバスとなります。

3.3.4 モード7

CPU はアドバンストモードでアドレス空間は 16M バイトです。内蔵 ROM は有効であり、外部アドレス空間は使用できません。

すべての I/O ポートを入出力ポートとして使用できます。

3.3.5 端子機能

モード4~7における端子機能の一覧を表3.2に示します。

ポート モード4 モード5 モード6 モード7 ポート 1 P11 ~ P13 P*/A P*/A P*/A Р P10 P / A* P*/A Р P / A* ポートA PA3~PA0 P / A* P*/A Р P / A* ポートB P / A* P / A* P*/A Р ポートC P*/A Α Α Ρ ポートD D D Р D P*/D ポートE P / D* P* / D Р ポートF PF7 P / C* P/C* P/C* P*/C PF6 ~ PF4 С С С Р PF3 P / C* P*/C P*/C Ρ

P*/C

P*/C

Р

P*/C

表 3.2 各動作モードにおける端子機能

【記号説明】

P:入出力ポート

A : アドレスバス出力D : データバス入出力

C:制御信号・クロック入出力

PF2 ~ PF0

* : リセット直後

3.4 各動作モードのアドレスマップ

各製品のアドレスマップを図3.1~図3.9に示します。




図 3.1 H8S/2258 のアドレスマップ




図 3.2 H8S/2256 のアドレスマップ




図 3.3 H8S/2239 のアドレスマップ




図 3.4 H8S/2238B、H8S/2238R のアドレスマップ




図 3.5 H8S/2236B、H8S/2236R のアドレスマップ




図 3.6 H8S/2237、H8S/2227 のアドレスマップ




図 3.7 H8S/2235、H8S/2225 のアドレスマップ




図 3.8 H8S/2224 のアドレスマップ




図 3.9 H8S/2233、H8S/2223 のアドレスマップ

4. 例外処理

4.1 例外処理の種類と優先度

例外処理には、表 4.1 に示すように、リセット、トレース、トラップ命令、および割り込みによるものがあります。これらの例外処理には表 4.1 に示すように優先順位が設けられており、複数の例外処理が同時に発生した場合は、この優先度に従って受け付けられ処理されます。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

SYSCR の INTM1、INTM0 ビットで設定される割り込み制御モードによって、例外処理要因やスタックの構造、CPU の動作が異なります。

優先度	例外処理の種類	例外処理開始タイミング
画	リセット	RES 端子、MRES 端子の Low レベルから High レベルへの遷移時、または、ウォッチドッグタイマのオーバフローにより開始します。RES 端子が Low レベルのときパワーオンリセット状態になります。MRES 端子が Low レベルのときマニュアルリセット状態になります。
	トレース	トレース(T)ビットが1の状態で、命令または例外処理の実行終了時に開始します。トレースは割り込み制御モード2でのみ有効です。トレース例外処理は、RTE 命令の実行終了後には実行しません。
	割り込み	割り込み要求が発生すると、命令または例外処理の実行終了時に開始します。ANDC、ORC、XORC、LDC 命令の実行終了時点、またはリセット例外処理の終了時点では割り込みの検出を行いません。
低	トラップ命令 (TRAPA)	トラップ(TRAPA)命令の実行により開始します。トラップ命令例外処理は、ブログラム 実行状態で常に受け付けられます。

表 4.1 例外処理の種類と優先度

4.2 例外処理要因とベクタテーブル

例外処理要因には、それぞれ異なるベクタアドレスが割り当てられています。例外処理要因とベクタアドレス との対応を表 4.2 に示します。

表 4.2 例外処理ベクタテーブル

例外処理要因	ベクタ番号	ベクタアドレス* ¹		
		アドバンストモード		
パワーオンリセット	0	H'0000 ~ H'0003		
マニュアルリセット	1	H'0004 ~ H'0007		
システムリザーブ	2	H'0008 ~ H'000B		
	3	H'000C ~ H'000F		
	4	H'0010 ~ H'0013		
トレース	5	H'0014 ~ H'0017		
直接遷移*3	6	H'0018 ~ H'001B		
外部割り込み(NMI)	7	H'001C ~ H'001F		
トラップ命令(4 要因)	8	H'0020 ~ H'0023		
	9	H'0024 ~ H'0027		
	10	H'0028 ~ H'002B		
	11	H'002C ~ H'002F		
システムリザーブ	12	H'0030 ~ H'0033		
	13	H'0034 ~ H'0037		
	14	H'0038 ~ H'003B		
	15	H'003C ~ H'003F		
外部割り込み IRQ0	16	H'0040 ~ H'0043		
外部割り込み IRQ1	17	H'0044 ~ H'0047		
外部割り込み IRQ2	18	H'0048 ~ H'004B		
外部割り込み IRQ3	19	H'004C ~ H'004F		
外部割り込み IRQ4	20	H'0050 ~ H'0053		
外部割り込み IRQ5	21	H'0054 ~ H'0057		
外部割り込み IRQ6	22	H'0058 ~ H'005B		
外部割り込み IRQ7	23	H'005C ~ H'005F		
内部割り込み* ²	24	H'0060 ~ H'0063		
		I		
	123	H'01EC ~ H'01EF		

[【]注】 *1 アドレスの下位 16 ビットを示しています。

^{*2} 内部割り込みのベクタテーブルは、「5.4.3 割り込み例外処理ベクタテーブル」を参照してください。

^{*3} 直接遷移については、「24.10 直接遷移」を参照してください。

4.3 リセット

リセットは、最も優先順位の高い例外処理です。

RES 端子、MRES 端子が Low レベルになると、実行中の処理はすべて打ち切られ、本 LSI はリセット状態になります。リセットによって、CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化されます。リセット直後は割り込み制御モード 0 になっています。

RES 端子、MRES 端子が Low レベルから High レベルになるとリセット例外処理が開始されます。

またウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は「第 13 章 ウォッチドッグタイマ (WDT) 」を参照してください。

4.3.1 リセットの種類

リセットには、パワーオンリセットとマニュアルリセットの2種類があります。

表 4.3 にリセットの種類を示します。電源投入時には、パワーオンリセットとしてください。

パワーオンリセット、マニュアルリセットのどちらでも CPU の内部状態は初期化されます。また、パワーオンリセットでは、内蔵周辺モジュールのレジスタがすべて初期化されるのに対し、マニュアルリセットでは、バスコントローラ、I/O ポートを除いた内蔵周辺モジュールのレジスタが初期化されます。バスコントローラ、I/O ポートの状態は保持されます。

マニュアルリセット時、内蔵周辺モジュールが初期化されるため、内蔵周辺モジュールの入出力端子として使用しているポートは、DDR と DR で制御される入出力ポートに切り替わります。

種類	リセットへの遷移条件		内部状態		
	MRES	RES	CPU	内蔵周辺モジュール	
パワーオンリセット	*	Low	初期化	初期化	
マニュアルリセット	Low	High	初期化	バスコントローラ、I/O ポート以外初期化	

表 4.3 リセットの種類

【記号説明】*: Don't care

ウォッチドッグタイマによるリセットにも、パワーオンリセット、マニュアルリセットの 2 種類があります。 なお、 $\overline{\text{MRES}}$ 端子を使用する場合は、SYSCR の MRESE ビットで、 $\overline{\text{MRES}}$ 端子を入力許可(MRESE=1)に設定してください。

4.3.2 リセット例外処理

RES 端子、MRES 端子が Low レベルになると本 LSI はリセット状態になります。

本 LSI を確実にリセットするために、電源投入時は最低 20 ms の間、 $\overline{\text{RES}}$ 端子を Low レベルに保持してください。また、動作中は $\overline{\text{RES}}$ 端子か $\overline{\text{MRES}}$ 端子を最低 20 ステートの間、Low レベルにしてください。

RES 端子か MRES 端子が一定期間 Low レベルの後 High レベルになると、リセット例外処理が開始され、本 LSI は次のように動作します。

- 1. CPUの内部状態と内蔵周辺モジュールの各レジスタが初期化され、EXRのTビットは0にクリアされ、EXR、CCRのIビットが1にセットされます。
- 2. リセット例外処理ベクタアドレスをリードしてPCに転送したあと、PCで示されるアドレスからプログラムの実行を開始します。

リセットシーケンスの例を図 4.1 に示します。




図 4.1 リセットシーケンス (モード4)

4.3.3 リセット直後の割り込み

リセット直後、スタックポインタ(SP)を初期化する前に割り込みを受け付けると、PC と CCR の退避が正常に行われないため、プログラムの暴走につながります。これを防ぐため、リセット例外処理が実行された直後は、NMI を含めたすべての割り込み要求が禁止されます。すなわち、リセット直後はプログラムの先頭 1 命令が必ず実行されますので、プログラム先頭命令は SP を初期化する命令としてください (例: MOV.L #xx, SP)。

4.3.4 リセット解除後の内蔵周辺機能

リセット解除後、MSTPCRA は H'3F、MSTPCRB、MSTPCRC は H'FF に初期化され、DMAC*と DTC を除くすべてのモジュールがモジュールストップモードになっています。

そのため、各内蔵周辺モジュールのレジスタは、リード/ライトできません。モジュールストップモードを解除することにより、レジスタのリード/ライトが可能となります。

【注】 * H8S/2239 グループのみです。

4.4 トレース例外処理

トレースは、割り込み制御モード2で有効です。割り込み制御モード0では、Tビットの状態にかかわらず、トレースモードにはなりません。割り込み制御モードについては、「第5章 割り込みコントローラ」を参照してください。

EXR の T ビットが 1 にセットされていると、トレースモードになります。トレースモードが設定されていると、 1 命令の実行を終了するたびにトレース例外処理を開始します。 トレース例外処理実行後、EXR の T ビットが 0 にクリアされ、トレースモードが解除されます。 割り込みマスクの影響を受けません。 表 4.4 にトレース命令例 外処理実行後の CCR、EXR の状態を示します。 トレース例外処理ルーチンでも割り込みを受け付けます。

スタックに退避された T ビットは 1 を保持しており、RTE 命令を実行して、トレース例外処理ルーチンから復帰したあとは、再び、トレースモードになります。RTE 命令実行後は、トレース例外処理を行いません。

割り込み制御モード	C	CR	EXR		
	I	UI	12 ~ 10	Т	
0	トレース例外処理は使用できません。				
2	1	-	-	0	

表 4.4 トレース例外処理後の CCR、EXR の状態

【記号説明】

1 : 1 にセットされます。0 : 0 にクリアされます。

- : 実行前の値が保持されます。

4.5 割り込み例外処理

割り込みは、割り込みコントローラによって制御されます。割り込み制御には、2 つの割り込み制御モードがあり、NMI 以外の割り込みに 8 レベルの優先順位 / マスクレベルを設定して、多重割り込みの制御を行うことができます。

割り込みについての詳細は「第5章 割り込みコントローラ」を参照してください。

割り込み例外処理は、次のように動作します。

- 1. プログラムカウンタ(PC)とコンディションコードレジスタ(CCR)、エクステンドレジスタ(EXR)をスタックに退避します。
- 2. 割り込みマスクビットを更新します。Tビットを0にクリアします。
- 3. 割り込み要因に対応するベクタアドレスを生成し、ベクタテーブルからスタートアドレスをPCにロードして その番地からプログラムの実行を開始します。

4.6 トラップ命令例外処理

トラップ命令例外処理は、TRAPA 命令を実行すると例外処理を開始します。トラップ命令例外処理はプログラム実行状態で常に実行可能です。

トラップ命令例外処理は、次のように動作します。

- 1. プログラムカウンタ(PC)とコンディションコードレジスタ(CCR)、エクステンドレジスタ(EXR)をスタックに退避します。
- 2. 割り込みマスクビットを更新します。Tビットを0にクリアします。
- 3. 割り込み要因に対応するベクタアドレスを生成し、ベクタテーブルからスタートアドレスをPCにロードして その番地からプログラムの実行を開始します。

TRAPA 命令は、命令コード中で指定した 0~3 のベクタ番号に対応するベクタテーブルからスタートアドレスを取り出します。

表 4.5 に、トラップ命令例外処理実行後の CCR、EXR の状態を示します。

表 4.5 トラップ命令例外処理後の CCR、EXR の状態

割り込み制御モード	CO	CR	EXR		
	I	UI	12 ~ 10	Т	
0	1	-	-	-	
2	1	-	-	0	

【記号説明】

1 :1にセットされます。

0 :0にクリアされます。

- : 実行前の値が保持されます。

4.7 例外処理後のスタックの状態

トラップ命令例外処理および割り込み例外処理後のスタックの状態を図 4.2 に示します。




図 4.2 例外処理終了後のスタックの状態(アドバンストモード)

4.8 使用上の注意事項

本 LSI では、ワードデータまたはロングワードデータをアクセスする場合は、アドレスの最下位ビットは 0 と みなされます。スタック領域に対するアクセスは、常にワードサイズまたはロングワードサイズで行い、スタックポインタ (SP: ER7) の内容は奇数にしないでください。

すなわち、レジスタの退避は、

PUSH.W Rn (MOV.W Rn, @-SP)

PUSH.L ERn (MOV.L ERn, @-SP)

また、レジスタの復帰は、

POP.W Rn (MOV.W @SP+, Rn)

POP.L ERn (MOV.L @SP+, ERn)

を使用してください。

SP を奇数に設定すると、誤動作の原因となります。SP を奇数に設定した場合の動作例を図 4.3 に示します。




図 4.3 SP を奇数に設定したときの動作

5. 割り込みコントローラ

5.1 特長

本 LSI は割り込みコントローラにより、割り込みの制御を行います。割り込みコントローラには、次の特長があります。

- 2種類の割り込み制御モード
 - システムコントロールレジスタ(SYSCR)のINTM1、INTM0ビットにより、2種類の割り込み制御モードを 設定できます。
- IPRにより、優先順位を設定可能

割り込み優先順位を設定するインタラプトプライオリティレジスタ(IPR)を備えており、NMI以外の割り込みは、モジュールごとに8レベルの優先順位を設定できます。

NMIは、最優先のレベル8の割り込み要求として、割り込み処理中も受け付けられます(ネスティングされます)。opcode = H'57F3実行時、12ステート中も受け付けられます。

• 独立したベクタアドレス

すべての割り込み要因には独立のベクタアドレスが割り当てられており、割り込み処理ルーチンで要因を判別する必要がありません。

• 9本の外部割り込み端子

NMIは最優先の割り込みで常に受け付けられます。NMIは立ち上がりエッジまたは立ち下がりエッジを選択できます。

IRQ7~IRQ0は立ち下がりエッジ、立ち上がりエッジ、両エッジ、レベルセンスのいずれかをそれぞれ独立に選択できます。

• DTC、DMAC*の制御

割り込みによるDTC、DMAC*の起動の制御を行います。

【注】 * H8S/2239 グループのみです。

CPU INTM1, INTM0 SYSCR NMIEG NMI入力 NMI入力部 割り込み要求 IRQ入力部 IRQ入力 I ISR ベクタ番号 ISCR **IER** 優先順位 判定 CCR 12~10 内部割り込み要因 . EXR SWDTEND~ TEI3 **IPR** 割り込みコントローラ 【記号説明】 ISCR : IRQセンスコントロールレジスタ IER : IRQイネーブルレジスタ : IRQステータスレジスタ ISR : インタラプトプライオリティレジスタ SYSCR: システムコントロールレジスタ

割り込みコントローラのブロック図を図5.1に示します。

図 5.1 割り込みコントローラのブロック図

5.2 入出力端子

割り込みコントローラの端子構成を表 5.1 に示します。

名 称 入出力 機 能 NMI 入力 ノンマスカブル外部割り込み。立ち上がりエッジまたは立ち下がりエッジ を選択可能。 ĪRQ7 入力 マスク可能な外部割り込み。立ち下がりエッジ、立ち上がりエッジ、両エ ッジ、レベルセンスのいずれかを選択可能。 **IRQ6** 入力 ĪRQ5 入力 ĪRQ4 入力 ĪRQ3 入力 IRQ2 入力 ĪRQ1 入力 ĪRQ0 入力

表 5.1 端子構成

Rev.6.00 2010.03.18 5-2 RJJ09B0171-0600

5.3 レジスタの説明

割り込みコントローラには以下のレジスタがあります。システムコントロールレジスタについては「3.2.2 システムコントロールレジスタ(SYSCR)」を参照してください。

- システムコントロールレジスタ (SYSCR)
- IRQセンスコントロールレジスタH (ISCRH)
- IRQセンスコントロールレジスタL(ISCRL)
- IRQイネーブルレジスタ (IER)
- IRQステータスレジスタ (ISR)
- インタラプトプライオリティレジスタA(IPRA)
- インタラプトプライオリティレジスタB(IPRB)
- インタラプトプライオリティレジスタC(IPRC)
- インタラプトプライオリティレジスタD(IPRD)
- インタラプトプライオリティレジスタE(IPRE)
- インタラプトプライオリティレジスタF(IPRF)
- インタラプトプライオリティレジスタG(IPRG)
- インタラプトプライオリティレジスタH(IPRH)
- インタラプトプライオリティレジスタI (IPRI)
- インタラプトプライオリティレジスタJ(IPRJ)
- インタラプトプライオリティレジスタK(IPRK)
- インタラプトプライオリティレジスタL(IPRL)
- インタラプトプライオリティレジスタO(IPRO)

5.3.1 インタラプトプライオリティレジスタ A~L、O(IPRA~IPRL、IPRO)

IPR は 8 ビットのリード / ライト可能な 13 本のレジスタで、NMI を除く各割り込み要因の優先順位(レベル 7 ~ 0)を設定します。各割り込み要因と IPR の対応を表 5.2 に示します。

ビット $6\sim4$ 、ビット $2\sim0$ の各 3 ビットに $H'0\sim H'7$ の範囲の値をセットすることによって、対応する割り込み要求の優先順位が決まります。

ビット	ビット名	初期値	R/W	説 明
7		0		リザーブビット
				リードすると常に0が読み出されます。ライトは無効です。
6	IPR6	1	R/W	対応する割り込み要因の優先順位を設定します。
5	IPR5	1	R/W	000:優先レベル0(最低)
4	IPR4	1	R/W	001:優先レベル 1
				010:優先レベル 2
				011:優先レベル 3
				100:優先レベル 4
				101:優先レベル 5
				110:優先レベル 6
				111:優先レベル7(最高)
3		0		リザーブビット
				リードすると常に0が読み出されます。ライトは無効です。
2	IPR2	1	R/W	対応する割り込み要因の優先順位を設定します。
1	IPR1	1	R/W	000:優先レベル 0 (最低)
0	IPR0	1	R/W	001:優先レベル 1
				010:優先レベル 2
				011:優先レベル 3
				100:優先レベル 4
				101:優先レベル 5
				110:優先レベル 6
				111:優先レベル7(最高)

5.3.2 IRQ イネーブルレジスタ (IER)

IER は、IRQn (n=7~0) 割り込み要求の許可または禁止を制御します。

ビット	ビット名	初期値	R/W	説 明
7	IRQ7E	0	R/W	IRQ7 イネーブル
				このビットが 1 のとき IRQ7 割り込み要求がイネーブルになります。
6	IRQ6E	0	R/W	IRQ6 イネーブル
				このビットが 1 のとき IRQ6 割り込み要求がイネーブルになります。
5	IRQ5E	0	R/W	IRQ5 イネーブル
				このビットが 1 のとき IRQ5 割り込み要求がイネーブルになります。
4	IRQ4E	0	R/W	IRQ4 イネーブル
				このビットが 1 のとき IRQ4 割り込み要求がイネーブルになります。
3	IRQ3E	0	R/W	IRQ3 イネーブル
				このビットが 1 のとき IRQ3 割り込み要求がイネーブルになります。
2	IRQ2E	0	R/W	IRQ2 イネーブル
				このビットが 1 のとき IRQ2 割り込み要求がイネーブルになります。
1	IRQ1E	0	R/W	IRQ1 イネーブル
				このビットが 1 のとき IRQ1 割り込み要求がイネーブルになります。
0	IRQ0E	0	R/W	IRQ0 イネーブル
				このビットが 1 のとき IRQ0 割り込み要求がイネーブルになります。

ISCR は、 \overline{IRQn} ($n=7\sim0$) 端子の入力の立ち下がりエッジ、立ち上がりエッジ、両エッジ、レベルセンスのいずれかを選択します。

ビット	ビット名	初期値	R/W	説 明
15	IRQ7SCB	0	R/W	IRQ7 センスコントロール B
14	IRQ7SCA	0	R/W	IRQ7 センスコントロール A
				00:Ī RQ7 入力の Low レベルで割り込み要求を発生
				01:IRQ7 入力の立ち下がりエッジで割り込み要求を発生
				10:I RQ7 入力の立ち上がりエッジで割り込み要求を発生
				11:IRQ7 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生
13	IRQ6SCB	0	R/W	IRQ6 センスコントロール B
12	IRQ6SCA	0	R/W	IRQ6 センスコントロール A
				00:I RQ6 入力の Low レベルで割り込み要求を発生
				01:I RQ6 入力の立ち下がりエッジで割り込み要求を発生
				10:IRQ6 入力の立ち上がりエッジで割り込み要求を発生
				11:ĪRQ6 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生

ビット	ビット名	初期値	R/W	説 明
11	IRQ5SCB	0	R/W	IRQ5 センスコントロール B
10	IRQ5SCA	0	R/W	IRQ5 センスコントロール A
				00:ĪRQ5 入力の Low レベルで割り込み要求を発生
				01:IRQ5 人力の立ち下がりエッジで割り込み要求を発生
				10:ĪRQ5 入力の立ち上がりエッジで割り込み要求を発生
				11:IRQ5 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生
9	IRQ4SCB	0	R/W	IRQ4 センスコントロール B
8	IRQ4SCA	0	R/W	IRQ4 センスコントロール A
				00:IRQ4 入力の Low レベルで割り込み要求を発生
				01:IRQ4 入力の立ち下がりエッジで割り込み要求を発生
				10:IRQ4 入力の立ち上がりエッジで割り込み要求を発生
				11:IRQ4 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生
7	IRQ3SCB	0	R/W	IRQ3 センスコントロール B
6	IRQ3SCA	0	R/W	IRQ3 センスコントロール A
				00:ĪRQ3 入力の Low レベルで割り込み要求を発生
				01:IRQ3 人力の立ち下がりエッジで割り込み要求を発生
				10:ĪRQ3 入力の立ち上がりエッジで割り込み要求を発生
				11: IRQ3 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生
5	IRQ2SCB	0	R/W	IRQ2 センスコントロール B
4	IRQ2SCA	0	R/W	IRQ2 センスコントロール A
				00:IRQ2 入力の Low レベルで割り込み要求を発生
				01: IRQ2 入力の立ち下がりエッジで割り込み要求を発生
				10:IRQ2 入力の立ち上がりエッジで割り込み要求を発生
				11:IRQ2 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生
3	IRQ1SCB	0	R/W	IRQ1 センスコントロール B
2	IRQ1SCA	0	R/W	IRQ1 センスコントロール A
				00:IRQ1 入力の Low レベルで割り込み要求を発生
				01:IRQ1 入力の立ち下がりエッジで割り込み要求を発生
				10:IRQ1 入力の立ち上がりエッジで割り込み要求を発生
				11:IRQ1 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生
1	IRQ0SCB	0	R/W	IRQ0 センスコントロール B
0	IRQ0SCA	0	R/W	IRQ0 センスコントロール A
				00 : ĪRQ0 入力の Low レベルで割り込み要求を発生
				01:IRQ0 入力の立ち下がりエッジで割り込み要求を発生
				10: IRQ0 入力の立ち上がりエッジで割り込み要求を発生
				11:IRQ0 入力の立ち下がり、立ち上がりの両エッジで割り込み要求を発生

5.3.4 IRQ ステータスレジスタ (ISR)

ISR は、IRQn (n=7~0) 割り込み要求のステータス表示を行います。

ビット	ビット名	初期値	R/W	説 明
7	IRQ7F	0	R/(W)*	IRQ7~IRQ0 フラグ
6	IRQ6F	0	R/(W)*	IRQ7~IRQ0 割り込み要求のステータスの表示を行います。
5	IRQ5F	0	R/(W)*	[セット条件]
4	IRQ4F	0	R/(W)*	• ISCRH、L で選択した割り込み要因が発生したとき
3	IRQ3F	0	R/(W)*	[クリア条件]
2	IRQ2F	0	R/(W)*	● 1 の状態をリードしたあと、0 をライトしたとき
1	IRQ1F	0	R/(W)*	• Low レベル検出の状態かつ IRQn 入力が High レベルの状態で、割り込み例
0	IRQ0F	0	R/(W)*	外処理を実行したとき
				● 立ち下がりエッジ、立ち上がりエッジ、両エッジ検出設定時の状態で IRQn
				割り込み例外処理を実行したとき
				● IRQn 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0
				のとき

【注】 * フラグをクリアするための0ライトのみ可能です。

5.4 割り込み要因

5.4.1 外部割り込み

外部割り込みには、NMI、IRQ7 ~ IRQ0 の 9 要因があります。各外部割り込みは、ソフトウェアスタンバイモードからの復帰に使用できます。

(1) NMI 割り込み

NMI は最優先の割り込みで、割り込み制御モードや、CPU の割り込みマスクビットの状態にかかわらず常に受け付けられます。NMI 端子の立ち上がりエッジまたは立ち下がりエッジのいずれかで割り込みを要求するか、SYSCR の NMIEG ビットで選択できます。

(2) IRQn 割り込み (n=7~0)

IRQn 割り込みは IRQn 端子の入力信号により要求されます。 IRQn 割り込みには次の特長があります。

- IRQn端子のLowレベル、立ち下がりエッジ、立ち上がりエッジ、および両エッジのいずれかで割り込みを要求するか、ISCRで選択できます。
- IROn割り込み要求を許可するか禁止するかを、IERで選択できます。
- IPRにより割り込みプライオリティレベルを設定できます。
- IRQn割り込み要求のステータスは、ISRに表示されます。ISRのフラグはソフトウェアで0にクリアすることができます。

IRQn 割り込みのブロック図を図 5.2 に示します。




図 5.2 IRQn 割り込みのブロック図

IROnFのセットタイミングを図5.3に示します。




図 5.3 IRQnF のセットタイミング

IRQn 割り込みの検出は、当該の端子が入力に設定されているか、出力に設定されているかに依存しません。したがって、外部割り込み入力端子として使用する場合には、対応する DDR を 0 にクリアしてそのほかの機能の入出力端子としては使用しないでください。また、割り込み要求フラグ IRQnF は、IER の設定にかかわらずセット条件を満たしたときにセットされますので、必要なフラグのみ参照してください。

5.4.2 内部割り込み

内蔵周辺モジュールからの内部割り込み要因には以下の特長があります。

- 各内蔵周辺モジュールには、割り込み要求のステータスを表示するフラグとこれらの割り込みイネーブルビットがあり、独立にマスクすることができます。イネーブルビットが1のとき割り込み要求が割り込みコントローラに送られます。
- IPRによって割り込みプライオリティレベルを設定できます。
- TPU、SCIなどの割り込み要求によりDMAC*またはDTCを起動することができます。

割り込み要求によりDMAC*またはDTCを起動する場合は、割り込み制御モードや、CPUの割り込みマスクビットの影響を受けません。

【注】 * H8S/2239 グループのみです。

5.4.3 割り込み例外処理ベクタテーブル

表 5.2 に割り込み例外処理要因とベクタアドレスおよび割り込み優先順位の一覧を示します。デフォルトの優 先順位はベクタ番号の小さいものほど高くなっています。

モジュール間の優先順位は、IPR により設定することができます。2 つ以上のモジュールを同一の優先順位に設定した場合、また、モジュール内の優先順位は、表 5.2 のとおり固定です。

表 5.2 割り込み要因とベクタアドレスおよび割り込み優先順位一覧

割り込み要因	名 称	ベクタ	ベクタアドレス* ¹	IPR*2	優先
発生元		番号	アドバンストモード		順位
外部端子	NMI	7	H'001C		高
•	IRQ0	16	H'0040	IPRA6 ~ IPRA4	A
•	IRQ1	17	H'0044	IPRA2 ~ IPRA0	1
•	IRQ2	18	H'0048	IPRB6 ~ IPRB4	
•	IRQ3	19	H'004C		
•	IRQ4	20	H'0050	IPRB2 ~ IPRB0	
•	IRQ5	21	H'0054		
•	IRQ6	22	H'0058	IPRC6 ~ IPRC4	
•	IRQ7	23	H'005C		
DTC	SWDTEND	24	H'0060	IPRC2 ~ IPRC0	1
	(ソフトウェア起動データ転送終了)				
ウォッチドッグ	WOVI0 (インターバルタイマ 0)	25	H'0064	IPRD6 ~ IPRD4	
タイマ 0					
PC ブレーク	PC ブレーク	27	H'006C	IPRE6 ~ IPRE4	
A/D	ADI(A/D 变換終了)	28	H'0070	IPRE2 ~ IPRE0	
ウォッチドッグ	WOVI1(インターバルタイマ 1)	29	H'0074		
タイマ 1					
-	リザーブ 	30	H'0078		
		31	H'007C		
TPU チャネル 0	TGI0A(TGR0A インプットキャプチャ/ コンペアマッチ)	32	H'0080	IPRF6 ~ IPRF4	
·	TGIOB (TGROB インプットキャプチャ / コンペアマッチ)	33	H'0084		
·	TGIOC (TGROC インプットキャプチャ/コンペアマッチ)	34	H'0088		
	TGIOD(TGROD インプットキャプチャ / コンベアマッチ)	35	H'008C		
•	TCIOV (オーバフロー0)	36	H'0090		
-	リザーブ	37	H'0094		
		38	H'0098		
		39	H'009C		低

割り込み要因	名 称	ベクタ	ベクタアドレス*1	IPR*2	優先
発生元		番号	アドバンストモード		順位
TPU チャネル 1	TGI1A(TGR1A インプットキャプチャ / コンペアマッチ)	40	H'00A0	IPRF2 ~ IPRF0	高
	TGI1B (TGR1B インプットキャプチャ / コンペアマッチ)	41	H'00A4		
	TCl1V (オーバフロー1)	42	H'00A8		
	TCl1U (アンダフロー1)	43	H'00AC		
TPU チャネル 2	TGI2A(TGR2A インプットキャブチャ / コンペアマッチ)	44	H'00B0	IPRG6 ~ IPRG4	
	TGI2B (TGR2B インプットキャプチャ / コンペアマッチ)	45	H'00B4		
	TCI2V(オーバフロー2)	46	H'00B8		
	TCI2U(アンダフロー2)	47	H'00BC		
TPU チャネル 3* ³	TGI3A(TGR3A インプットキャプチャ / コンベアマッチ)	48	H'00C0	IPRG2 ~ IPRG0	
	TGI3B(TGR3B インプットキャプチャ / コンペアマッチ)	49	H'00C4		
	TGI3C (TGR3C インプットキャプチャ / コンペアマッチ)	50	H'00C8		
	TGI3D (TGR3D インプットキャプチャ / コンペアマッチ)	51	H'00CC		
	TCl3V (オーバフロー3)	52	H'00D0		
-	リザーブ	53	H'00D4		
		54	H'00D8		
		55	H'00DC		
TPU チャネル 4* ³	TGI4A(TGR4A インプットキャブチャ/ コンベアマッチ)	56	H'00E0	IPRH6 ~ IPRH4	
	TGI4B (TGR4B インプットキャプチャ / コンペアマッチ)	57	H'00E4		
	TCI4V(オーバフロー4)	58	H'00E8		
	TCI4U (アンダフロー4)	59	H'00EC		
TPU チャネル 5* ³	TGI5A(TGR5A インプットキャプチャ / コンペアマッチ)	60	H'00F0	IPRH2 ~ IPRH0	
	TGI5B(TGR5B インプットキャプチャ / コンペアマッチ)	61	H'00F4		
	TCI5V (オーバフロー5)	62	H'00F8		
	TCI5U(アンダフロー5)	63	H'00FC		低

割り込み要因	名 称	ベクタ	ベクタアドレス*1	IPR*2	優先
発生元		番号	アドバンストモード		順位
8 ビットタイマ	CMIA0(コンペアマッチ A0)	64	H'0100	IPRI6 ~ IPRI4	高
チャネル 0	CMIB0(コンペアマッチ B0)	65	H'0104		▲
	OVI0 (オーバフロー0)	66	H'0108		
-	リザーブ	67	H'010C		
8 ビットタイマ	CMIA1(コンペアマッチ A1)	68	H'0110	IPRI2 ~ IPRI0]
チャネル 1	CMIB1(コンペアマッチ B1)	69	H'0114		
	OVI1 (オーバフロー1)	70	H'0118		
-	リザーブ	71	H'011C		
DMAC*5	DEND0A (チャネル 0 / チャネル 0A 転送終了)	72	H'0120	IPRJ6 ~ IPRJ4	
	DEND0B (チャネル 0B 転送終了)	73	H'0124		
	DEND1A (チャネル 1 / チャネル 1A 転送終了)	74	H'0128		
	DEND1B (チャネル 1B 転送終了)	75	H'012C		
SCI	ERIO (受信エラー0)	80	H'0140	IPRJ2 ~ IPRJ0	
チャネル 0	RXI0 (受信完了 0)	81	H'0144		
	TXIO(送信データエンプティ 0)	82	H'0148		
	TEI0 (送信終了 0)	83	H'014C		
SCI	ERI1 (受信エラー1)	84	H'0150	IPRK6 ~ IPRK4	
チャネル 1	RXI1(受信完了 1)	85	H'0154		
	TXI1(送信データエンプティ 1)	86	H'0158		
	TEI1 (送信終了 1)	87	H'015C		
SCI	ERI2 (受信エラー2)	88	H'0160	IPRK2 ~ IPRK0	
チャネル 2* ³	RXI2 (受信完了 2)	89	H'0164		
	TXI2(送信データエンプティ 2)	90	H'0168		
	TEI2 (送信終了 2)	91	H'016C		
8 ビットタイマ	CMIA2(コンペアマッチ A2)	92	H'0170	IPRL6 ~ IPRL4]
チャネル 2* ⁴	CMIB2(コンペアマッチ B2)	93	H'0174		
	OVI2 (オーバフロー2)	94	H'0178		
-	リザーブ	95	H'017C		
8 ビットタイマ	CMIA3 (コンペアマッチ A3)	96	H'0180		
チャネル 3* ⁴	CMIB3(コンペアマッチ B3)	97	H'0184		
	OVI3 (オーバフロー3)	98	H'0188		
-	リザーブ	99	H'018C		低

割り込み要因	名 称	ベクタ	ベクタアドレス*1	IPR*2	優先
発生元		番号	アドバンストモード		順位
IIC チャネル 0* ⁴	IICI0(1 バイト送信 / 受信完了)	100	H'0190	IPRL2 ~ IPRL0	高
【オプション】	リザーブ	101	H'0194		A
IIC チャネル 1* ⁴	IICI1 (1 バイト送信 / 受信完了)	102	H'0198	IPRL2 ~ IPRL0	
【オプション】	リザーブ	103	H'019C		
IEB* ⁶	IERSI (受信ステータス)	104	H'01A0	IPRM6 ~ IPRM4	
	IERxI (RxRDY)	105	H'01A4		
	IETxI (TxRDY)	106	H'01A8		
	IETSI (送信ステータス)	107	H'01AC		
SCI	ERI3 (受信エラー3)	120	H'01E0	IPRO6 ~ IPRO4	
チャネル 3	RXI3 (受信完了 3)	121	H'01E4		
	TXI3(送信データエンプティ 3)	122	H'01E8		
	TEI3(送信終了3)	123	H'01EC		低

- 【注】 *1 先頭アドレスの下位 16 ビットを示しています。
 - *2 対応する割り込みのない IPR6~IPR4 ピット、IPR2~IPR0 ピットはリザーブピットとなります。リードすると常に 0 が読み出されます。ライトは無効です。
 - *3 H8S/2227 グループにはありません。
 - *4 H8S/2237 グループ、H8S/2227 グループにはありません。
 - *5 H8S/2239 グループのみです。
 - *6 H8S/2258 グループのみです。

5.5 割り込み動作

5.5.1 割り込み制御モードと割り込み動作

本 LSI の割り込みの動作は、割り込み制御モードによって異なります。

NMI 割り込みはリセット状態、ハードウェアスタンバイ状態を除き常に受け付けられます。IRQ 割り込みおよび内蔵周辺モジュールの割り込みは、それぞれの割り込みに対応したイネーブルビットがあります。このイネーブルビットを 0 にクリアすると、その割り込み要求は禁止されます。イネーブルビットを 1 にセットした割り込み要因が、割り込みコントローラで制御されます。

表 5.3 に割り込み制御モードを示します。

SYSCR の INTM1、INTM0 ビットによる割り込み制御モードの設定、IPR による割り込み優先順位の設定、および、CPU の CCR の I ビット、EXR の I2 ~ I0 ビットによるマスク状態に基づいて、割り込みコントローラは割り込みを制御します。

割り込み制御	SYSCR		優先順位設	割り込み	説 明
モード	INTM1	INTM0	定レジスタ	マスクビット	
0	0	0		I	Iビットにより、割り込みマスク制御を行います。
		1			設定禁止
2	1	0	IPR	12 ~ 10	12~ 0 ビットにより、8 レベルの割り込みマスク制御を行います。 IPR により、8 レベルの優先順位の設定ができます。
		1			設定禁止

表 5.3 割り込み制御モード

図 5.4 に優先順位判定回路のブロック図を示します。




図 5.4 割り込み制御動作のブロック図

(1) 割り込み受け付け制御

割り込み制御モード0のとき、CCRのIビットにより割り込み受け付け制御を行います。

表 5.4 に、割り込み制御モードと選択可能な割り込みについて示します。

表 5.4 割り込み制御モードと選択される割り込み(1)

割り込み制御モード	割り込みマスクビット	選択される割り込み
	I	
0	0	すべての割り込み
	1	NMI 割り込み
2	*	すべての割り込み

【記号説明】*: Don't care

(2) 8 レベル制御

割り込み制御モード2のとき、割り込み受け付け制御において、選択された割り込みに対して割り込みプライオリティレベル(IPR)に従った8レベルのマスクレベル判定を行います。

IPR で設定したプライオリティレベルが、マスクレベルよりも大きく、かつ最もプライオリティレベルの高い割り込み要因を選択します。

表 5.5 割り込み制御モードと選択される割り込み (2)

割り込み制御モード	選択される割り込み
0	すべての割り込み
2	プライオリティレベルがマスクレベルより大きい(IPR > I2 ~ I0), かつプライオリティレベル(IPR) が最大の割り込み

(3) デフォルト優先順位判定

8 レベル制御において選択された割り込みについて優先順位を判定し、ベクタ番号を生成します。

IPR に対して同じ値を設定した場合には、複数の割り込み要因の受け付けが許可されることになるため、あらかじめデフォルトで設定した優先順位に従って最も優先順位の高い割り込み要因のみを選択しベクタ番号を生成します。

受け付けられた割り込み要因よりも低い優先順位を持った割り込み要因は保留されます。

表 5.6 に割り込み制御モードと動作および制御信号機能を示します。

表 5.6 割り込み制御モードと動作および制御信号機能

割り込み制御	設定		割り込み受け付け制御		8 レベル制御		御	デフォルト優先順位	Т
モード	INTM1	INTM0		1		12 ~ 10	IPR	判定	(トレース)
0	0	0		IM	×	-	- * ²		-
2	1	0	×	- * ¹		IM	PR		Т

【記号説明】

:割り込み動作制御を行います。

× :動作しません(割り込みはすべて許可)。

IM:割り込みマスクビットとして使用。

PR :優先順位を設定。

:使用しません。

【注】 *1 割り込み受け付け時に1にセットされます。

*2 初期設定値を保持してください。

5.5.2 割り込み制御モード 0

IRQ 割り込み、および内蔵周辺モジュールの割り込みは CPU の CCR の I ビットによって許可または禁止を設定できます。 I ビットが 0 にクリアされているときは許可状態、 1 にセットされているときは禁止状態です。

この場合の割り込み受け付けの動作フローチャートを図5.5に示します。

- 1. 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して、割り込み要求が送られます。
- 2. Iビットを参照します。Iビットが0にクリアされているときは、割り込み要求が受け付けられます。Iビットが1にセットされているときは、NMI割り込みのみ受け付けられ、その他の割り込み要求は保留されます。
- 3. 割り込みコントローラに対して割り込み要求が送られ、優先順位に従って最高位の割り込みが選択され、その他は保留となります。
- 4. 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了したあと、割り込み例外処理を起動します。
- 5. 割り込み例外処理によって、PCとCCRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- 6. 次にCCRのIビットが1にセットされます。これにより、NMIを除く割り込みはマスクされます。
- 7. 受け付けた割り込みに対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。




図 5.5 割り込み制御モード 0 の割り込み受け付けまでのフロー

5.5.3 割り込み制御モード2

IRQ 割り込み、および内蔵周辺モジュールの割り込みは、CPU の EXR の割り込みマスクレベル($12 \sim 10$ ビット) と IPR との比較によって 8 レベルのマスクレベルを実現できます。

このときの割り込み受け付けの動作フローチャートを図5.6に示します。

- 1. 対応する割り込みイネーブルビットが1にセットされている状態で割り込み要因が発生したとき、割り込みコントローラに対して、割り込み要求が送られます。
- 2. 割り込みコントローラに対して割り込み要求が送られると、IPRに設定された割り込みプライオリティレベルに従って最も優先順位の高い割り込みが選択され、それより低位の優先順位の割り込み要求は保留となります。このとき、同一優先順位の割り込み要求が同時に複数個発生したときは、表5.2に示す優先度に従って、優先順位の最も高い割り込み要求が選択されます。
- 3. その後、選択された割り込み要求の優先順位とEXRの割り込みマスクレベルとが比較されます。ここで、そのときに設定されていたマスクレベル以下の要求は保留され、割り込みマスクレベルより優先順位の高い割り込み要求だけが受け付けられます。
- 4. 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了したあと、割り込み例外処理を起動します。
- 5. 割り込み例外処理によって、PC、CCRおよびEXRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- 6. EXRのTビットが0にクリアされます。割り込みマスクレベルは受け付けた割り込みのプライオリティレベルに書き換えられます。
 - 受け付けた割り込みがNMIのとき、割り込みマスクレベルはH7に設定されます。
- 7. 受け付けた割り込みに対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行が開始されます。




図 5.6 割り込み制御モード 2 の割り込み受け付けまでのフロー

5.5.4 割り込み例外処理シーケンス

図 5.7 に、割り込み例外処理シーケンスを示します。アドバンストモードで割り込み制御モード 0 とし、プログラム領域およびスタック領域を内蔵メモリとした場合の例です。




図 5.7 割り込み例外処理

5.5.5 割り込み応答時間

本 LSI では、内蔵メモリに対する高速ワードアクセスを可能にしており、プログラム領域を内蔵 ROM、スタック領域を内蔵 RAM に設けることにより、処理速度の向上を図ることができます。

割り込み要求が発生してから、割り込み例外処理ルーチンの先頭命令が実行されるまでの割り込み応答時間を表 5.7 に示します。表 5.7 の実行状態の記号については表 5.8 を参照してください。

No	実行状態	ノーマル	モード*5	アドバンストモード		
		INTM1 = 0	INTM1 = 1	INTM1 = 0	INTM1 = 1	
1	割り込み優先順位判定* ¹	3				
2	実行中の命令が終了するまでの 待ちステート数* ²	(1~19) +2·S ₁				
3	PC、CCR、および EXR のスタック	2 · S _K	3 · S _K	2 · S _K	3 · S _K	
4	ベクタフェッチ	S_{l} $2 \cdot S_{l}$			Sı	
5	命令フェッチ* ³	2 · S ₁				
6	内部処理*4	2				
	合計(内蔵メモリ使用時)	11 ~ 31	12 ~ 32	12 ~ 32	13 ~ 33	

表 5.7 割り込み応答時間

- 【注】 *1 内部割り込みの場合2ステートとなります。
 - *2 MULXS、DIVXS 命令について示しています。
 - *3 割り込み受け付け後のプリフェッチおよび割り込み処理ルーチンのプリフェッチです。
 - *4 割り込み受け付け後の内部処理およびベクタフェッチ後の内部処理です。
 - *5 本 LSI では使用できません。

表 5.8 割り込み例外処理の実行状態のステート数

記号	アクセス対象					
	内部メモリ	か部デバイス				
		8 ビットバス 16 ビットバス			・トバス	
		2 ステート	3 ステート	2 ステート	3 ステート	
		アクセス	アクセス	アクセス	アクセス	
命令フェッチ S _I	1	4	6 + 2m	2	3 + m	
分岐アドレスリード S」						
スタック操作 S _K						

【記号説明】

m : 外部デバイスアクセス時のウェイトステート数

5.5.6 割り込みによる DTC、DMAC*の起動

割り込みにより、DTC、DMAC*を起動することができます。この場合、以下の選択を行うことができます。

1. CPUに対する割り込み要求

- 2. DTCに対する起動要求
- 3. DMACに対する起動要求*
- 4. 1.~3.の複数の選択

なお、DTC、DMAC*を起動できる割り込み要求については、「第8章 DMA コントローラ(DMAC)」および「第9章 データトランスファコントローラ(DTC)」を参照してください。

図 5.8 に、DTC、DMAC*と割り込みコントローラのブロック図を示します。

【注】 * DMAC は H8S/2239 グループのみサポートしています。




図 5.8 DTC、DMAC*と割り込み制御

(1) 割り込み要因の選択

DMAC*は、各チャネルに直接、起動要因が入力されます。DMAC*の各チャネルの起動要因は DMACR の DTF3 ~ DTF0 ビットにより選択します。選択した起動要因を DMAC*が管理するかを、DMABCR の DTA ビットによって選択することができます。DTA ビットを 1 にセットすると、その DMAC*の起動要因になった割り込み要因は、DTC の起動要因および CPU の割り込み要因にはなりません。

DMAC*に管理されている割り込み以外の割り込み要因は、DTCのDTCERA~DTCERFのDTCEビットにより、DTC 起動要求や、CPU 割り込み要求を選択します。

DTC の MRB の DISEL ビットの指定により、DTC のデータ転送後、DTCE ビットを 0 にクリアして、CPU に割り込みを要求することができます。

なお、DTC が所定回数のデータ転送を行い、転送カウンタが 0 になった場合には、DTC のデータ転送後、DTCE もビットを 0 にクリアして、CPU に割り込みを要求します。

【注】 * DMAC は H8S/2239 グループのみサポートしています。

(2) 優先順位判定

DTC の起動要因はデフォルトの優先順位に従って選択されます。マスクレベルやプライオリティレベルなどの影響を受けません。それぞれの優先順位は、「9.4 レジスタ情報の配置と DTC ベクタテーブル」を参照してください。

DMAC*は、各チャネルに直接起動要因が入力されます。

【注】 * DMAC は H8S/2239 グループのみサポートしています。

(3) 動作順序

同一の割り込みを、DTC の起動要因と CPU の割り込み要因に選択した場合、DTC のデータ転送が行われ、その後、CPU の割り込み例外処理が行われます。

同一の割り込みを、DMAC*の起動要因と、DTC の起動要因または CPU の割り込み要因に選択した場合、これらは独立に動作を行います。それぞれの動作状態およびバス権の優先順位に従います。

表 5.6 に、DMAC*の DMABCR の DTA ビット、DTC の DTCERA ~ DTCERF の DTCE ビット、および DTC の MRB の DISEL ビットの設定による割り込み要因の選択と割り込み要因クリア制御を示します。

【注】 * DMAC は H8S/2239 グループのみサポートしています。

設定内容 割り込み要因選択・クリア制御 DMAC*1 DTC DMAC*1 DTA DTCE DISEL DTC CPU 0 0 × 1 0 1 1

表 5.9 割り込み要因の選択とクリア制御

【記号説明】

: 当該割り込みを使用します。割り込み要因のクリアを行います。

(CPU は割り込み処理ルーチンで、要因フラグをクリアしてください。)

: 当該割り込みを使用します。割り込み要因をクリアしません。

× : 当該割り込みは使用できません。

* : Don't care

【注】 *1 DMAC は H8S/2239 グループのみサポートしています。

(4) 使用上の注意

SCI および A/D 変換器の割り込み要因は、DMAC*または DTC が所定のレジスタをリード / ライトしたときにクリアされ、DTA ビット、DTCE ビット、DISEL ビットには依存しません。

【注】 * DMAC は H8S/2239 グループのみサポートしています。

5.6 使用上の注意事項

5.6.1 割り込みの発生とディスエーブルとの競合

割り込みイネーブルビットを 0 にクリアして割り込み要求を禁止する場合、割り込みの禁止はその命令実行終 了後に有効になります。

すなわち、BCLR 命令、MOV 命令などで割り込みイネーブルビットを 0 にクリアする場合、命令実行中にその割り込みが発生すると、命令実行終了時点では当該割り込み許可状態にあるため、命令実行終了後にその割り込み例外処理を実行します。ただし、その割り込みより優先順位の高い割り込み要求がある場合には優先順位の高い割り込み例外処理を実行し、その割り込みは無視されます。

割り込み要因フラグを 0 にクリアする場合も同様です。

8 ビットタイマの TCR の CMIEA ビットを 0 にクリアする場合の例を図 5.9 に示します。

なお、割り込みをマスクした状態でイネーブルビットまたは割り込み要因フラグを 0 にクリアすれば、上記の 競合は発生しません。




図 5.9 割り込みの発生とディスエーブルの競合

5.6.2 割り込みを禁止している命令

割り込みを禁止している命令には、LDC、ANDC、ORC、XORC 命令があります。これらの命令実行終了後は、NMI 割り込みを含めて割り込みが禁止され、必ず次の命令を実行します。

これらの命令によりIビットを設定した場合、命令実行終了の2ステート後に新しい値が有効になります。

5.6.3 割り込み禁止期間

割り込みコントローラには割り込み受け付けを禁止している期間があります。

CPU が LDC、ANDC、ORC、XORC 命令によってマスクレベルを更新したあとの 3 ステート期間は、割り込みコントローラは割り込みの受け付けを禁止します。

5.6.4 EEPMOV 命令実行中の割り込み

EEPMOV.B 命令と EEPMOV.W 命令では、割り込み動作が異なります。

EEPMOV.B 命令のときは、転送中に NMI を含めた割り込み要求があっても転送終了まで割り込みを受け付けません。

EEPMOV.W 命令のときは、転送中に割り込み要求があった場合、転送サイクルの切れ目で割り込み例外処理が開始されます。このときスタックされる PC の値は次命令のアドレスとなります。

このため、EEPMOV.W 命令実行中に割り込みが発生する場合には、以下のプログラムとしてください。

L1: EEPMOV.W

MOV.W R4,R4

BNE L1

5.6.5 IRQ 割り込み

クロック動作時、IRQ はクロック同期で入力を受け付けます。

ソフトウェアスタンバイモード、ウォッチモード、サブアクティブモード、サブスリープモード時は非同期で 入力を受け付けます。

入力条件については「第27章 電気的特性」の「制御信号タイミング」を参照してください。

5.6.6 NMI 割り込み使用上の注意

NMI 割り込みは、電気的特性で規定された条件下で正常に動作している場合に、本 LSI に内蔵している割り込みコントローラ、CPU の連携で実行される例外処理です。ソフトウェアの不具合や、LSI 端子への異常入力などで正常動作を行っていない場合(暴走状態)は、NMI 割り込みを含めすべての動作は保証されません。本ケースにおいては、外部リセットを投入することで、再び、LSI を正常のプログラム実行状態に遷移させることが可能です。

6. PC ブレークコントローラ (PBC)

PC ブレークコントローラ (PBC) は、プログラムデバックを容易にする機能を提供します。この機能を使用することにより、セルフモニタデバッガを容易に作成でき、インサーキットエミュレータを使用しなくても LSI単体で手軽にプログラムをデバッグできます。PC ブレークコントローラのブロック図を図 6.1 に示します。

6.1 特長

• チャネル数:2チャネル(チャネルA、B)

• ブレークアドレス:24ビット

部分的にマスク可能

• コンペア条件:4種類

命令フェッチ

データリード

データライト

データリード / ライト

• 対象バスマスタ

CPU、CPU / DTCのいずれか選択可能

- ブレーク条件成立後、下記タイミングでPCブレーク例外処理を実行 設定したアドレスでフェッチした命令の実行直前(命令フェッチ) 設定したアドレスのデータをアクセスする命令の実行直後(データアクセス)
- モジュールストップモードの設定可能




図 6.1 PC ブレークコントローラのブロック図

6.2 レジスタの説明

PC ブレークコントローラには以下のレジスタがあります。

- ブレークアドレスレジスタA(BARA)
- ブレークアドレスレジスタB(BARB)
- ブレークコントロールレジスタA(BCRA)
- ブレークコントロールレジスタB (BCRB)

6.2.1 ブレークアドレスレジスタ A (BARA)

BARA は、32 ビットのリード / ライト可能なレジスタで、チャネル A のブレークアドレスを指定します。

ビット	ビット名	初期値	R/W	説明	
31 ~ 24		不定		リザーブビット	
				リード値は不定で、ライトは無効です。	
23~0	BAA23 ~ BAA0	すべて 0	R/W ブレークアドレス 23~0		
				チャネル A の PC ブレークのアドレスを設定します。	

6.2.2 ブレークアドレスレジスタB(BARB)

チャネル B のブレークアドレスレジスタです。ビット構成は BARA と同様です。

6.2.3 ブレークコントロールレジスタ A(BCRA)

BCRA はチャネル A の PC ブレークを制御します。

ビット	ビット名	初期値	R/W	説 明
7	CMFA	0	R/(W)* ¹	コンディションマッチフラグ A
				[セット条件]
				● チャネル A に設定したブレーク条件が成立したとき
				[クリア条件]
				● 1 の状態をリード* ² 後、0 をライトしたとき
6	CDA	0	R/W	CPU サイクル / DTC サイクルセレクト A
				チャネル A のブレーク条件のバスマスタを選択します。
				0 : CPU
				1:CPU または DTC、DMAC* ³
5	BAMRA2	0	R/W	ブレークアドレスマスクレジスタ A2 ~ A0
4	BAMRA1	0	R/W	BARA に設定されているブレークアドレスの有効ビットを指定します。
3	BAMRA0	0	R/W	000:BAA23~0(全ビット有効)
				001:BAA23~1(下位 1 ビットをマスク)
				010:BAA23~2(下位 2 ビットをマスク)
				011:BAA23~3(下位3ピットをマスク)
				100:BAA23~4(下位 4 ビットをマスク)
				101:BAA23~8(下位 8 ピットをマスク)
				110:BAA23~12(下位 12 ビットをマスク)
				111:BAA23~16(下位 16 ビットをマスク)
2	CSELA1	0	R/W	プレーク条件選択
1	CSELA0	0	R/W	チャネル A のブレーク条件を選択します。
				00: 命令フェッチ
				01 : データリードサイクル
				10 : データライトサイクル
				11 : データリード / ライトサイクル
0	BIEA	0	R/W	プレーク割り込みイネーブル
				1 のときチャネル A の PC ブレーク割り込み要求がイネーブルになります。

- 【注】 *1 フラグをクリアするための0ライトのみ可能です。
 - *2 PC ブレーク割り込みを禁止して、CMFA をポーリングした場合、CMFA=1 の状態を 2 回以上リードしてください。
 - *3 H8S/2239 グループのみです。

6.2.4 ブレークコントロールレジスタB(BCRB)

チャネルBのブレークコントロールレジスタです。ビット構成はBCRAと同様です。

6.3 動作説明

チャネル A を例にブレーク条件の初期設定から PC ブレーク割り込み例外処理までの動作の流れを「6.3.1 命令フェッチによる PC ブレーク割り込み動作」、「6.3.2 データアクセスによる PC ブレーク割り込み動作」に示します。

6.3.1 命令フェッチによる PC ブレーク割り込み動作

1. ブレークアドレスをBARAに設定します。

命令フェッチによるPCブレークでは、命令の第1バイトが存在するアドレスにブレークアドレスを設定してください。

2. ブレーク条件をBCRAに設定します。

命令フェッチによるPCブレークではバスマスタはCPUに限定されるため、ビット6 (CDA)には0を設定してCPUを選択してください。ビット $5 \sim 3$ (BAMRA2 ~ 0)にマスクするアドレスのビットを設定します。ビット2、1 (CSELA1、0)には00を設定して命令フェッチをブレーク条件とします。ビット0 (BIEA)には1を設定してブレーク割り込みをイネーブルにします。

- 3. 設定したアドレスの命令をフェッチすると、フェッチした命令を実行する直前でPCブレーク割り込み要求が発生し、コンディションマッチフラグ(CMFA)がセットされます。
- 4. 割り込みコントローラで優先順位判定後、PCブレーク割り込み例外処理を開始します。

6.3.2 データアクセスによる PC ブレーク割り込み動作

1. ブレークアドレスをBARAに設定します。

データアクセスによるPCブレークでは、ブレークアドレスを対象のROMまたはRAM、I/Oあるいは外部アドレス空間のアドレスに設定してください。データアクセスにはスタック動作や分岐アドレスのリードも含まれます。

2. ブレーク条件をBCRAに設定します。

ビット6(CDA)でバスマスタを選択してください。ビット5~3(BAMRA2~0)にマスクするアドレスのビットを設定します。ビット2、1(CSELA1、0)に01、10、または11を設定してデータアクセスのブレーク条件を設定します。ビット0(BIEA)には1を設定してブレーク割り込みをイネーブルにします。

- 3. 設定したアドレスのデータをアクセスした命令の実行後、PCブレーク割り込み要求が発生し、コンディションマッチフラグ(CMFA)がセットされます。
- 4. 割り込みコントローラで優先順位判定後、PCブレーク割り込み例外処理を開始します。

6.3.3 データ連続転送時の PC ブレーク動作

- EEPMOV.B命令の転送アドレスにPCブレーク割り込みが発生した場合
 すべてのデータの転送が終了しEEPMOV.B命令が終了したあと、PCブレーク例外処理を実行します。
- DTCの転送アドレスにブレーク割り込みが発生した場合
 DTCが指定された回数のデータ転送を終了したあと、あるいはDISELビットがIにセットされたデータを転送終了したあと、PCブレーク例外処理を実行します。

6.3.4 低消費電力モード遷移時の動作

SLEEP 命令の次のアドレスの命令フェッチに PC ブレーク割り込みを設定した場合、以下のように動作します。

SLEEP命令により高速(中速)モードからスリープモードへ、サブアクティブモードからサブスリープモードへ遷移する場合

SLEEP命令実行後、スリープモード、サブスリープモードに遷移せず、PCブレーク例外処理を実行します。PCブレーク例外処理実行後、SLEEP命令の次のアドレスの命令を実行します(図6.2(A))。

- SLEEP命令により高速モードからサブアクティブへ遷移する場合(図6.2(B))
- SLEEP命令によりサブアクティブから高速 (中速)モードへ遷移する場合 (図6.2(C))
- SLEEP命令によりソフトウェアスタンバイモード、ウォッチモードへ遷移する場合 SLEEP命令実行後、各モードに遷移し、PCブレーク例外処理は実行しません。ただし、CMFA、CMFBはセットされます(図6.2(D))。




図 6.2 低消費電力モード遷移時の動作

6.3.5 命令実行が1ステート遅れる場合

ブレーク割り込みイネーブルビットがセットされている期間、通常の動作と比較して以下の命令の実行が 1 ステート遅れます。

- 内蔵ROM/RAM内に存在する1ワード分岐命令 (Bcc d:8、BSR、JSR、JMP、TRAPA、RTE、RTS)
- 命令フェッチによるブレーク割り込みを設定した場合で、ブレークアドレスが内蔵ROM/RAM空間にあって、同一アドレスをデータアクセスする命令
- 命令フェッチによるブレーク割り込みが発生する場合で、設定した命令より1つ前に実行される命令が以下のアドレッシングモードを持ち、そのアドレスが内蔵ROM/RAM空間にある場合

(@ERn,@(d:16,ERn),@(d:32,ERn),@-ERn/ERn+,@aa:8,@aa:24,@aa:32,@(d:8,PC),@(d:16,:PC),@@aa:8)

 命令フェッチによるブレーク割り込みが発生する場合で、設定した命令より1つ前に実行される命令が NOP、SLEEPであるか、あるいは#xx,Rnをアドレッシングモードとして持ち、かつその命令が内蔵ROM/RAM 空間に存在する場合

6.4 使用上の注意事項

6.4.1 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、PBC の動作禁止 / 許可を設定することが可能です。初期値では、PBC の動作は停止します。モジュールストップモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第24章 低消費電力状態」を参照してください。

6.4.2 PC ブレーク割り込み

PC ブレーク割り込みは、チャネル A とチャネル B の兼用です。割り込み処理の中でどちらのチャネルからの要求かを判定してください。

6.4.3 CMFA, CMFB

CMFA、CMFB は自動的にクリアされませんので、CMFA = 1 または CMFB = 1 の状態で、CMFA または CMFB をリード後、0をライトしてください。1 にセットしたままの状態では、割り込み処理後、再度割り込み要求が発生します。

6.4.4 DTC、DMAC*がバスマスタのときに発生した PC ブレーク割り込み

DTC、DMAC*がバスマスタのときに発生した PC ブレーク割り込みはバス権が CPU に移行したあと、受け付けられます。

【注】 * H8S/2239 グループのみです。

6.4.5 BSR、JSR、JMP、TRAPA、RTE、RTS の次のアドレスの命令フェッチに PC ブレークを設定した場合

BSR、JSR、JMP、TRAPA、RTE、RTSの次のアドレスの命令はフェッチされても実行しないため、次のアドレスの命令フェッチで PC ブレーク割り込みは発生しません。

6.4.6 LDC、ANDC、ORC、XORC 命令により I ビットを設定した場合

LDC、ANDC、ORC、XORC 命令により I ビットを設定した場合、実行命令終了の 2 ステート後に PC ブレーク割り込みが有効になります。また、これらの命令の次命令に PC ブレーク割り込みを設定した場合、LDC、ANDC、ORC、XOR は、3 ステート期間、NMI 割り込みを含めて割り込みが禁止されるため、必ず次の命令を実行します。詳細は「第 5 章 割り込みコントローラ」を参照してください。

6.4.7 Bcc 命令の次のアドレスの命令フェッチに PC ブレークを設定した場合

分岐条件により次のアドレスの命令を実行するときは PC ブレーク割り込みを発生しますが、次のアドレスの命令を実行しないときは PC ブレーク割り込みを発生しません。

6.4.8 Bcc 命令の分岐先のアドレスの命令フェッチに PC ブレークを設定した場合

分岐条件により分岐先の命令を実行するときは PC ブレーク割り込みを発生しますが、分岐先の命令を実行しないときは PC ブレーク割り込みを発生しません。

7. バスコントローラ

本 LSI はバスコントローラ(BSC)を内蔵しており、外部アドレス空間を 8 つのエリアに分割して管理します。また、バスコントローラはバス権調停機能を持っており、内部バスマスタである CPU、DMA コントローラ (DMAC*) およびデータトランスファコントローラ (DTC) の動作を制御します。

【注】 * H8S/2239 グループのみです。

7.1 特長

- 外部アドレス空間をエリア単位で管理 外部アドレス空間を2Mバイト単位の8エリアに分割して管理 エリアごとにバス仕様を設定可能 バーストROMインタフェースを設定可能
- 基本バスインタフェース
 エリア7~0に対してチップセレクト(CS7~CSO)を出力可能
 エリアごとに、8ビットアクセス空間 / 16ビットアクセス空間を選択可能
 エリアごとに、2ステートアクセス空間 / 3ステートアクセス空間を選択可能
 エリアごとに、プログラムウェイトステートを挿入可能
- バーストROMインタフェース
 エリア0に対してバーストROMインタフェースを設定可能
 バーストアクセスの1または2ステートを選択可能
- アイドルサイクル挿入異なるエリア間の外部リードサイクル時、アイドルサイクルを挿入可能外部リードサイクルの直後の外部ライトサイクル時、アイドルサイクルを挿入可能
- バス権調停機能(バスアービトレーション)バスアービタを内蔵し、CPU、DMAC*およびDTCのバス権を調停
- その他外部バス権解放機能
- 【注】 * H8S/2239 グループのみです。

バスコントローラのブロック図を図 7.1 に示します。




図 7.1 バスコントローラのブロック図

7.2 入出力端子

表 7.1 にバスコントローラの端子構成を示します。

表 7.1 端子構成

名称	記号	入出力	機能
アドレスストローブ	ĀS	出力	アドレスバス上のアドレス出力が有効であることを示すス トローブ信号。
リード	RD	出力	外部アドレス空間をリードしていることを示すストローブ 信号。
ハイライト	HWR	出力	外部アドレス空間をライトし、データバスの上位側(D15~ D8)が有効であることを示すストローブ信号。
ローライト	LWR	出力	外部アドレス空間をライトし、データバスの下位側(D7~ D0)が有効であることを示すストローブ信号。
チップセレクト7~0	CS7 ~ CS0	出力	エリア 7~0 が選択されていることを示すストローブ信号。
ウェイト	WAIT	入力	外部 3 ステートアクセス空間をアクセスするときのウェイト要求信号。
バス権要求	BREQ	入力	バス権を外部に解放する要求信号。
バス権要求アクノリッジ	BACK	出力	バス権を解放したことを示すアクノリッジ信号。

7.3 レジスタの説明

以下にバスコントローラのレジスタ構成を示します。

- バス幅コントロールレジスタ (ABWCR)
- アクセスステートコントロールレジスタ (ASTCR)
- ウェイトコントロールレジスタH(WCRH)
- ウェイトコントロールレジスタL(WCRL)
- バスコントロールレジスタH(BCRH)
- バスコントロールレジスタL(BCRL)
- 端子機能コントロールレジスタ (PFCR)

7.3.1 バス幅コントロールレジスタ (ABWCR)

ABWCR は各エリアを 8 ビットアクセス空間または 16 ビットアクセス空間のいずれかに設定します。 ABWCR は、外部メモリ空間のデータバス幅を設定します。内蔵メモリおよび内部 I/O レジスタのバス幅は ABWCR の設定値にかかわらず固定です。

ビット	ビット名	初期値	R/W	説 明
7	ABW7	1 / 0*	R/W	エリア 7~0 バス幅コントロール
6	ABW6	1 / 0*	R/W	対応するエリアを 8 ビットアクセス空間とするか、16 ビットアクセス空間と
5	ABW5	1 / 0*	R/W	するかを選択します。
4	ABW4	1 / 0*	R/W	0:エリア n を 16 ビットアクセス空間に設定
3	ABW3	1/0*	R/W	1 : エリア n を 8 ビットアクセス空間に設定
2	ABW2	1 / 0*	R/W	【注】 n=7~0
1	ABW1	1 / 0*	R/W	
0	ABW0	1/0*	R/W	

【注】 * モード5~7では1、モード4では0となります。

7.3.2 $P \neq 0$ $P \neq 0$

ASTCR は各エリアを 2 ステートアクセス空間または 3 ステートアクセス空間のいずれかに設定します。 ASTCR は、外部メモリ空間のアクセスステート数を設定します。内蔵メモリおよび内部 I/O レジスタに対する アクセスステート数は ASTCR の設定値にかかわらず固定です。

ビット	ビット名	初期値	R/W	説 明
7	AST7	1	R/W	エリア 7~0 アクセスステートコントロール
6	AST6	1	R/W	対応するエリアを 2 ステートアクセス空間にするか、3 ステートアクセス空間
5	AST5	1	R/W	とするかを選択します。
4	AST4	1	R/W	同時に、ウェイトステートの挿入を許可または禁止します。
3	AST3	1	R/W	0 : エリア n を 2 ステートアクセス空間に設定
2	AST2	1	R/W	エリア n のアクセスにウェイトステートの挿入を禁止
1	AST1	1	R/W	1 : エリア n を 3 ステートアクセス空間に設定
0	AST0	1	R/W	エリア n のアクセスにウェイトステートの挿入を許可
				【注】 n=7~0

7.3.3 ウェイトコントロールレジスタ H、L (WCRH、WCRL)

WCRH、WCRL は、各エリアのプログラムウェイトステート数を選択します。 内蔵メモリおよび内部 I/O レジスタに対しては、プログラムウェイトは挿入されません。

WCRH

ビット	ビット名	初期値	R/W	説 明
7	W71	1	R/W	エリア 7 ウェイトコントロール 1、0
6	W70	1	R/W	ASTCR の AST7 = 1 のとき、エリア 7 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入
5	W61	1	R/W	エリア 6 ウェイトコントロール 1、0
4	W60	1	R/W	ASTCR の AST6 = 1 のときでエリア 6 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入
3	W51	1	R/W	エリア 5 ウェイトコントロール 1、0
2	W50	1	R/W	ASTCR の AST5 = 1 のとき、エリア 5 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入
1	W41	1	R/W	エリア 4 ウェイトコントロール 1、0
0	W40	1	R/W	ASTCR の AST4=1 のとき、エリア 4 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入

WCRL

ビット	ビット名	初期値	R/W	説 明
7	W31	1	R/W	エリア3ウェイトコントロール1、0
6	W30	1	R/W	ASTCR の AST3 = 1 のとき、エリア 3 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入
5	W21	1	R/W	エリア 2 ウェイトコントロール 1、0
4	W20	1	R/W	ASTCR の AST2 = 1 のとき、エリア 2 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入
3	W11	1	R/W	エリア 1 ウェイトコントロール 1、0
2	W10	1	R/W	ASTCR の AST1 = 1 のとき、エリア 1 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入
1	W01	1	R/W	エリア 0 ウェイトコントロール 1、0
0	W00	1	R/W	ASTCR の AST0 = 1 のとき、エリア 0 をアクセスするときの、プログラムウ
				ェイトステート数を選択します。
				00:プログラムウェイトを挿入しない
				01:プログラムウェイトを 1 ステート挿入
				10:プログラムウェイトを 2 ステート挿入
				11:プログラムウェイトを 3 ステート挿入

7.3.4 バスコントロールレジスタ H (BCRH)

BCRH はアイドルサイクル挿入の許可または禁止、エリア 0 のメモリインタフェースの選択を行います。

ビット	ビット名	初期値	R/W	説 明
7	ICIS1	1	R/W	アイドルサイクル挿入 1
				異なるエリアの外部リードサイクルが連続する場合、バスサイクルの間にアイドルサイクルを1ステート挿入するか、挿入しないかを選択します。
				0:異なるエリアの外部リードサイクルが連続したとき、アイドルサイクル を挿入しない
				1:異なるエリアの外部リードサイクルが連続したとき、アイドルサイクル を挿入する
6	ICIS0	1	R/W	アイドルサイクル挿入 0
				外部リードサイクルと外部ライトサイクルが連続する場合、バスサイクルの間 にアイドルサイクルを1ステート挿入するか、挿入しないかを選択します。
				0:外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサ イクルを挿入しない
				1:外部リードサイクルと外部ライトサイクルが連続したとき、アイドルサ イクルを挿入する
5	BRSTRM	0	R/W	バースト ROM イネーブル
				エリア 0 をバースト ROM インタフェースとするかを選択します。
				0:エリア 0 は基本バスインタフェース
				1:エリア 0 はバースト ROM インタフェース
4	BRSTS1	1	R/W	バーストサイクルセレクト 1
				バースト ROM インタフェースのバーストサイクル数を選択します。
				0 : パーストサイクルは 1 ステート
				1: パーストサイクルは 2 ステート
3	BRSTS0	0	R/W	バーストサイクルセレクト 0
				バーストROMインタフェースのバーストアクセス可能なワード数を選択しま
				す。
				0: バーストアクセスは最大 4 ワード
				1: バーストアクセスは最大 8 ワード
2~0	-	すべて 0	R/W	リザーブビット
				ライトするときは0をライトしてください。

BCRL は外部バス解放状態のプロトコルの選択、 \overline{WAIT} 端子入力の許可または禁止の選択を行います。

ビット	ビット名	初期値	R/W	説 明
7	BRLE	0	R/W	バスリリースイネーブル
				外部バス権の解放を許可または禁止します。
				0:外部バス権の解放を禁止。BREQ、BACK は入出力ポートとして使用可
				1:外部バス権の解放を許可
6	-	0	R/W	リザーブビット
				ライトするときは0をライトしてください。
5	-	0	-	リザーブビット
				リードすると常に 0 が読み出されます。ライトは無効です。
4	-	0	R/W	リザーブビット
				ライトするときは0をライトしてください。
3	-	1	R/W	リザーブビット
				ライトするときは 1 をライトしてください。
2、1	-	すべて 0	R/W	リザーブビット
				ライトするときは0をライトしてください。
0	WAITE	0	R/W	WAIT 端子イネーブル
				WAIT 端子によるウェイト入力の許可または禁止を選択します。
				0:WAIT 端子によるウェイト入力を禁止。WAIT 端子は入出力ポートとして
				使用可
				1:WAIT 端子によるウェイト入力を許可

7.3.6 端子機能コントロールレジスタ (PFCR)

PFCR は外部拡張モード時のアドレス出力制御を行います。

ビット	ビット名	初期値	R/W	説 明
7、6	-	すべて 0	R/W	リザーブビット
				ライトするときは0をライトしてください。
5	BUZZE	0	R/W	BUZZ 出力イネーブル
				PF1 端子の BUZZ 出力許可 / 禁止します。PSS、CKS2~CKS0 ビットにより
				選択された WDT_1 の入力クロックを BUZZ 信号として出力します。
				0:PF1 入出力端子として機能
				1:BUZZ 出力端子として機能
4	-	0	R/W	リザーブビット
				ライトするときは0をライトしてください。
3	AE3	1 / 0*	R/W	アドレス出力イネーブル 3~0
2	AE2	1 / 0*	R/W	ROM なし拡張モードと ROM ありモード時のアドレス出力 A23~A8 の許可 /
1	AE1	0	R/W	禁止を選択します。アドレス出力を許可した端子は、対応する DDR に関係な
0	AE0	1 / 0*	R/W	くアドレスが出力されます。アドレス出力を禁止した端子は、対応する DDR
				を1にセットするとポート出力となります。
				0000: A23~A8 出力を禁止
				0001: A8 出力を許可。 A23~A9 出力を禁止
				0010: A9、A8 出力を許可。A23~A10 出力を禁止
				0011:A10~A8 出力を許可。A23~A11 出力を禁止
				0100:A11~A8 出力を許可。A23~A12 出力を禁止
				0101:A12~A8 出力を許可。A23~A13 出力を禁止
				0110:A13~A8 出力を許可。A23~A14 出力を禁止
				0111:A14~A8 出力を許可。A23~A15 出力を禁止
				1000:A15~A8 出力を許可。A23~A16 出力を禁止
				1001:A16~A8 出力を許可。A23~A17 出力を禁止
				1010:A17~A8 出力を許可。A23~A18 出力を禁止
				1011:A18~A8 出力を許可。A23~A19 出力を禁止
				1100:A19~A8 出力を許可。A23~A20 出力を禁止
				1101:A20~A8 出力を許可。A23~A21 出力を禁止
				1110:A21~A8 出力を許可。A23、A22 出力を禁止
				1111:A23~A8 出力を許可

【注】 * モード 5、4 では 1、モード 7、6 では 0 となります。

7.4 バス制御

7.4.1 エリア分割

バスコントローラは、アドバンストモードのとき、16M バイトのアドレス空間を 2M バイト単位で、エリア $7 \sim 0$ の 8 つのエリアに分割し、エリア単位で外部アドレス空間のバス制御を行います。また、ノーマルモード*では、エリア 0 の一部の、64K バイトのアドレス空間を制御します。図 7.2 にメモリマップの概要を示します。各エリアごとに、チップセレクト信号 $(\overline{CS7} \sim \overline{CS0})$ を出力することができます。

【注】 * 本LSIでは使用できません。




図 7.2 エリア分割の様子

7.4.2 バス仕様

外部アドレス空間のバス仕様は、(1)バス幅、(2)アクセスステート数、(3)プログラムウェイトステート数、の3つの要素で構成されます。なお、内蔵メモリ、内部 I/O レジスタのバス幅、アクセスステート数は固定で、バスコントローラの影響を受けません。

バス幅

バス幅は ABWCR により、8 ビットまたは 16 ビットを選択します。8 ビットバスを選択したエリアが 8 ビットアクセス空間、16 ビットバスを選択したエリアが 16 ビットアクセス空間です。

すべてのエリアを 8 ビットアクセス空間に設定すると 8 ビットバスモードに、いずれかのエリアを 16 ビットアクセス空間に設定すると 16 ビットバスモードになります。なお、バースト ROM インタフェースを設定すると、常に 16 ビットバスモードとなります。

● アクセスステート数

アクセスステート数は、ASTCR により、2 ステートまたは3 ステートを選択します。2 ステートアクセスを選択したエリアが2 ステートアクセス空間、3 ステートアクセスを選択したエリアが3 ステートアクセス空間です。なお、バースト ROM インタフェースでは、ASTCR によらず、アクセスステート数が決まる場合があります。2 ステートアクセス空間に設定すると、ウェイトの挿入が禁止されます。

プログラムウェイトステート数

ASTCR によって 3 ステートアクセス空間に設定したとき、WCRH、WCRL により、自動的に挿入するプログラムウェイトステート数を選択します。プログラムウェイトは $0 \sim 3$ ステートを選択可能です。

ABWCR	ASTCR	WCRH,	WCRL	バス仕様 (基本バスインタフェース)			
ABWn	ASTn	Wn1	Wn0	バス幅	アクセスステート数	プログラムウェイト ステート数	
0	0			16	2	0	
	1	0	0		3	0	
			1			1	
		1	0			2	
			1			3	
1	0			8	2	0	
	1	0	0		3	0	
			1			1	
		1	0			2	
			1			3	

表 7.2 各エリアのバス仕様 (基本バスインタフェース)

7.4.3 各エリアのバスインタフェース

各エリアの初期状態は、基本バスインタフェースかつ3ステートアクセス空間になっています。バス幅の初期 状態は動作モードで選択します。ここで説明しているバス仕様に関しては、基本的なことについてのみ記載して いますので、必ず「7.6 基本バスインタフェース」、「7.7 パースト ROM インタフェース」の各メモリインタ フェースの項目を確認してください。

• エリア0

エリア 0 は内蔵 ROM を含んでおり、ROM 無効拡張モードでは、エリア 0 のすべての空間が外部アドレス空間となります。ROM 有効拡張モードでは、内蔵 ROM を除いた空間が外部アドレス空間となります。

エリア 0 の外部アドレス空間をアクセスするとき、CSO 信号を出力することができます。

エリア 0 は、基本バスインタフェースまたはバースト ROM インタフェースを選択することができます。

エリア6~1

エリア $6\sim1$ は、外部拡張モードのとき、エリア $6\sim1$ のすべての空間が外部アドレス空間となります。エリア $6\sim1$ の外部アドレス空間をアクセスするとき、それぞれ、 $\overline{\text{CS6}}\sim\overline{\text{CS1}}$ 端子信号を出力することができます。エリア $1\sim6$ は、基本バスインタフェースのみを使用することができます。

• エリア7

エリア 7 は内蔵 RAM、および内部 I/O レジスタを含んでおり、外部拡張モードのとき、内蔵 RAM、および内部 I/O レジスタ空間を除いた空間が外部アドレス空間となります。なお、内蔵 RAM はシステムコントロールレジスタ (SYSCR)の RAME ビットを 1 にセットしたとき有効で、RAME ビットを 0 にクリアすると、内蔵 RAM は無効になり、対応するアドレスは外部アドレス空間になります。エリア 7 の外部アドレス空間をアクセスするとき、 $\overline{\text{CS7}}$ 信号を出力することができます。エリア 7 は、基本バスインタフェースのみを使用することができます。

7.4.4 チップセレクト信号

本 LSI は、エリア $0 \sim 7$ に対して、それぞれチップセレクト信号 $(\overline{CS7} \sim \overline{CS0})$ を出力することができ、当該エリアの外部アドレス空間をアクセスしたとき、Low レベルを出力します。図 7.3 に \overline{CSn} $(n=7\sim0)$ 信号出力タイミング例を示します。 \overline{CSn} 信号出力の許可または禁止は各 \overline{CSn} 端子に対応するポートのデータディレクションレジスタ (DDR) を設定することにより行います。

ROM 無効拡張モードでは、 \overline{CSO} 端子は、パワーオンリセット後に出力状態になっています。 \overline{CSO} ~ \overline{CSO} 端子はパワーオンリセット後に入力状態になっていますので、 \overline{CSO} ~ \overline{CSO} 信号を出力する場合には対応する DDR を 1 にセットしてください。

ROM 有効拡張モードでは、 $\overline{\text{CS7}} \sim \overline{\text{CS0}}$ 端子はすべて、パワーオンリセット後に入力状態になっていますので、 $\overline{\text{CS7}} \sim \overline{\text{CS0}}$ 信号を出力する場合には対応する DDR を 1 にセットしてください。詳細は「第 10 章 1/0 ポート」を参照してください。




図 7.3 CSn 信号出力タイミング (n=0~7)

7.5 基本動作タイミング

本 CPU は、システムクロック (ф) を基準に動作しています。 фの立ち上がりから次の立ち上がりまでの 1 単位をステートと呼びます。メモリサイクルまたはバスサイクルは、1、2、または 3 ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。

7.5.1 内蔵メモリ(ROM、RAM)アクセスタイミング

内蔵メモリのアクセスは I ステートアクセスを行います。このとき、データバス幅は 16 ビットで、バイトおよびワードサイズアクセスが可能です。内蔵メモリアクセスサイクルを図 7.4 に、端子状態を図 7.5 に示します。




図 7.4 内蔵メモリアクセスサイクル




図 7.5 内蔵メモリアクセス時の端子状態

7.5.2 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは 2 ステートで行われます。このとき、データバス幅は 8 ビットまたは 16 ビットで内部 1/O レジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図 7.6、端子状態を図 7.7 に示します。




図 7.6 内蔵周辺モジュールアクセスサイクル




図 7.7 内蔵周辺モジュールアクセス時の端子状態

7.5.3 外部アドレス空間アクセスタイミング

外部アドレス空間のアクセスを行うときのデータバス幅は、8 ビットまたは 16 ビット、バスサイクルは 2 ステートまたは 3 ステートです。3 ステートアクセスではウェイトステートを挿入することができます。詳細は「7.6.3 基本タイミング」を参照してください。

7.6 基本バスインタフェース

基本バスインタフェースは、ROM、SRAM などの直結が可能です。

7.6.1 データサイズとデータアライメント

CPU およびそのほかの内部バスマスタのデータサイズには、バイト、ワード、ロングワードがあります。バスコントローラは、データアライメント機能を持っており、外部アドレス空間をアクセスするとき、上位側データバス (D15~D8)を使用するか、下位側データバス (D7~D0)を使用するかを、アクセスするエリアのバス仕様(8 ビットアクセス空間か 16 ビットアクセス空間)とデータサイズによって制御します。

(1) 8 ビットアクセス空間

図 7.8 に 8 ビットアクセス空間のデータアライメント制御を示します。8 ビットアクセス空間では、常に上位側データバス (D15~D8)を使ってアクセスを行います。1 回にアクセスできるデータ量は 1 バイトで、ワードアクセスでは 2 回、ロングワードアクセスは 4 回のバイトアクセスを実行します。

		上位側データバス 下位側データバス _L D15 D8 _L D7 D0 _J
バイトサイズ バイトサイズ	・偶数アドレス ・奇数アドレス	
ワードサイズ	「バスサイクル1回目 「バスサイクル2回目	
ロングワード サイズ	「バスサイクル1回目 バスサイクル2回目 バスサイクル3回目 バスサイクル4回目	

図 7.8 アクセスサイズとデータアライメント制御(8 ビットアクセス空間)

(2) 16 ビットアクセス空間

図 7.9 に 16 ビットアクセス空間のデータアライメント制御を示します。16 ビットアクセス空間では、上位側データバス (D15~D8) および下位側データバス (D7~D0) を使ってアクセスを行います。1 回にアクセスできるデータ量は1 バイトまたは1 ワードで、ロングワードアクセスは、ワードアクセスを2 回実行します。

バイトアクセスのとき、上位側データバスを使用するか、下位側データバスを使用するかは、アドレスの偶数 / 奇数で決まります。偶数アドレスに対するバイトアクセスは上位側データバスを使用し、奇数アドレスに対するバイトアクセスは下位側データバスを使用します。




図 7.9 アクセスサイズとデータアライメント制御 (16 ビットアクセス空間)

7.6.2 有効ストローブ

表 7.3 にアクセス空間と、使用するデータバスおよび有効なストロープを示します。

リード時には、データバスの上位側、下位側の区別なく、RD 信号が有効です。

ライト時には、データバスの上位側に対して HWR 信号が、下位側に対して LWR 信号が有効です。

表 7.3 使用するデータバスと有効ストローブ

エリア	アクセス	リード/	アドレス	有効な	データバス上位	データバス下位
	サイズ	ライト		ストローブ	(D15~D8)	(D7~D0)
8ビット	バイト	リード	-	RD	有効	無効
アクセス空間		ライト	-	HWR	有効	Hi-Z
16 ビット	バイト	リード	偶数	RD	有効	無効
アクセス空間			奇数	RD	無効	有効
		ライト	偶数	HWR	有効	Hi-Z
			奇数	LWR	Hi-Z	有効
	ワード	リード	-	RD	有効	有効
		ライト	=	HWR, LWR	有効	有効

【注】 Hi-Z : ハイインピーダンス状態です。

無効:入力状態であり、入力値は無視されます。

7.6.3 基本タイミング

(1) 8ビット2ステートアクセス空間

図 7.10 に 8 ビット 2 ステートアクセス空間のバスタイミングを示します。 8 ビットアクセス空間をアクセスするとき、データバスは上位側 ($D15 \sim D8$) を使用します。

ウェイトステートを挿入することはできません。




図 7.10 8 ビット 2 ステートアクセス空間のバスタイミング

(2) 8ビット3ステートアクセス空間

図 7.11 に 8 ビット 3 ステートアクセス空間のバスタイミングを示します。8 ビットアクセス空間をアクセスするとき、データバスは上位側 ($D15\sim D8$) を使用します。

ウェイトステートを挿入することができます。




図 7.11 8 ビット 3 ステートアクセス空間のバスタイミング

(3) 16 ビット 2 ステートアクセス空間

図 7.12~図 7.14 に 16 ビット 2 ステートアクセス空間のバスタイミングを示します。16 ビットアクセス空間をアクセスするとき、偶数アドレスに対してはデータバスは上位側 (D15~D8)を使用し、奇数アドレスに対してはデータバスは下位側 (D7~D0)を使用します。

ウェイトステートを挿入することはできません。




図 7.12 16 ビット 2 ステートアクセス空間のバスタイミング (1) (偶数アドレスバイトアクセス)




図 7.13 16 ビット 2 ステートアクセス空間のバスタイミング (2) (奇数アドレスバイトアクセス)




図 7.14 16 ビット 2 ステートアクセス空間のバスタイミング (3) (ワードアクセス)

(4) 16 ビット 3 ステートアクセス空間

図 7.15~図 7.17 に 16 ビット 3 ステートアクセス空間のバスタイミングを示します。16 ビットアクセス空間をアクセスするとき、偶数アドレスに対してはデータバスは上位側 (D15~D8)を使用し、奇数アドレスに対してはデータバスは下位側 (D7~D0) を使用します。

ウェイトステートを挿入することができます。




図 7.15 16 ビット 3 ステートアクセス空間のバスタイミング (1) (偶数アドレスバイトアクセス)




図 7.16 16 ビット 3 ステートアクセス空間のバスタイミング (2) (奇数アドレスバイトアクセス)




図 7.17 16 ビット 3 ステートアクセス空間のバスタイミング (3) (ワードアクセス)

7.6.4 ウェイト制御

本 LSI は、外部アドレス空間をアクセスするときウェイトステート (Tw)を挿入してバスサイクルを引き延ばすことができます。

(1) プログラムウェイトの挿入

WCRH、WCRLの設定により、3 ステートアクセス空間に対して、エリア単位で 0~3 ステートのウェイトステートを自動的に T2 ステートと T3 ステートの間に挿入することができます。

(2) 端子ウェイトの挿入

BCRLの WAITE ビットを 1 にセットすると、 \overline{WAIT} 端子によるウェイト入力が有効になります。この状態で、外部アドレス空間をアクセスすると、まず、WCRH、WCRL の設定に従ってプログラムウェイトが挿入されます。 続いて T_2 または T_W の最後のステートの ϕ の立ち下がりのタイミングで、 \overline{WAIT} 端子が Low レベルであると、 T_W が挿入されます。 \overline{WAIT} 端子が Low レベルに保持されると、 \overline{WAIT} 端子が High レベルになるまで T_W が挿入されます。

図 7.18 にウェイトステート挿入のタイミング例を示します。




図 7.18 ウェイトステート挿入タイミング例

7.7 バースト ROM インタフェース

本 LSI は、エリア 0 の外部アドレス空間をバースト ROM 空間に設定し、バースト ROM インタフェースを行うことができます。バースト ROM 空間インタフェースでは、16 ビット構成のバーストアクセス可能な ROM を高速にアクセスすることができます。

BCRHの BRSTRM ビットにより、エリア 0 をバースト ROM 空間に設定します。CPU の命令フェッチに限り最大 4 ワード / 8 ワードの連続バーストアクセスを行うことができます。バーストアクセスは 1 ステートまたは 2 ステートを選択できます。

【注】 動作周波数 16MHz~20MHz の範囲では使用できません。

7.7.1 基本タイミング

バースト ROM インタフェースのイニシャルサイクル(フルアクセス)のアクセスステート数は ASTCR の ASTO ビットの設定に従います。また、ASTO ビットを 1 にセットした場合は、ウェイトステートを挿入することもできます。バーストサイクルは、BCRH の BRSTS1 ビットの設定により、1 ステートまたは 2 ステートの選択が可能です。ウェイトステートは挿入できません。エリア 0 をバースト ROM 空間に設定した場合、ABWCR の ABWO ビットの設定によらずエリア 0 は、16 ビットアクセス空間となります。

また、BCRHのBRSTS0ビットを0にクリアすると最大4ワードのバーストアクセスを行います。BRSTS0ビットを1にセットすると最大8ワードのバーストアクセスを行います。

バースト ROM 空間の基本アクセスタイミングを図 7.19、図 7.20 に示します。

図7.19は、ASTOビット、BRSTS1ビットをいずれも1に設定した場合の例です。

図 7.20 は、ASTO ビット、BRSTS1 ビットをいずれも 0 に設定した場合の例です。




図 7.19 バースト ROM アクセスタイミング例 (AST0 = BRSTS1 = 1 の場合)




図 7.20 バースト ROM アクセスタイミング例 (AST0 = BRSTS1 = 0 の場合)

7.7.2 ウェイト制御

バースト ROM インタフェースのイニシャルサイク $\mathcal M$ フルアクセス)には、基本バスインタフェースと同様に、 (1) プログラムウェイトの挿入、 (2) WAIT 端子による端子ウェイトの挿入、 が可能です。「7.6.4 ウェイト制御」を参照してください。

バーストサイクルにはウェイトステートを挿入することはできません。

7.8 アイドルサイクル

本 LSI は外部アドレス空間をアクセスするとき、(1)異なるエリア間でリードアクセスが連続して発生したとき、(2)リードサイクルの直後にライトサイクルが発生したとき、の2つの場合に、バスサイクルとバスサイクルの間にアイドルサイクル(T1)を1ステート挿入することができます。アイドルサイクルを挿入することにより、たとえば出力フローティング時間の大きい ROM などと、高速メモリ、I/O インタフェースなどとのデータ衝突を防ぐことができます。

(1) 異なるエリア間での連続リード

BCRH の ICIS1 ビットを 1 にセットした状態で、異なるエリア間の連続リードが発生すると、2 回目のリードサイクルの先頭に、アイドルサイクルが挿入されます。

図 7.21 に動作例を示します。バスサイクル A は、出力フローティング時間の大きい ROM からのリードサイクル、バスサイクル B は SRAM からのリードサイクルで、それぞれ異なるエリアに配置した場合の例です。 (a) はアイドルサイクルを挿入しない場合で、バスサイクル B で、ROM からのリードデータと SRAM からのリードデータの衝突が発生しています。これに対し (b) ではアイドルサイクルを挿入し、データの衝突を回避しています。




図 7.21 アイドルサイクル動作例 (1)

(2) リード後のライト

BCRHのICISOビットを1にセットした状態で、外部リード後に外部ライトが発生すると、ライトサイクルの 先頭にアイドルサイクルが挿入されます。

図 7.22 に動作例を示します。バスサイクル A は、出力フローティング時間の大きい ROM からのリードサイクル、バスサイクル B は CPU のライトサイクルの場合の例です。 (a) はアイドルサイクルを挿入しない場合で、バスサイクル B で、ROM からのリードデータと CPU のライトデータの衝突が発生しています。これに対し (b) ではアイドルサイクルを挿入し、データの衝突を回避しています。




図 7.22 アイドルサイクル動作例 (2)

(3) チップセレクト (CS) 信号とリード (RD) 信号の関係

システムの負荷条件によっては、 $\overline{\text{CS}}$ 信号よりも $\overline{\text{RD}}$ 信号の方が遅れる場合があります。図 7.23 に例を示します。このような場合、(a)のアイドルサイクルを挿入しない設定では、バスサイクル Aの $\overline{\text{RD}}$ 信号とバスサイクル Bの $\overline{\text{CS}}$ 信号間でオーバラップ期間が発生する可能性があります。

これに対し、 (b) のようにアイドルサイクルを挿入する設定にすれば、 \overline{RD} 信号と \overline{CS} 信号のオーバラップ期間を回避することができます。なお、リセット解除後の初期状態は、 (b) のアイドルサイクルを挿入する設定となっています。




図 7.23 チップセレクト (\overline{CS}) とリード (\overline{RD}) の関係

アイドルサイクルでの端子状態を表 7.4 に示します。

端子名	端子の状態
A23 ~ A0	直後のバスサイクルの内容
D15 ~ D0	ハイインピーダンス
CSn	High レベル
ĀS	High レベル
RD	High レベル
HWR	High レベル
LWR	High レベル

表 7.4 アイドルサイクルでの端子状態

7.9 バス解放

本 LSI は外部からのバス権要求により、外部バスを解放することができます。外部バス権解放状態では、外部アクセスが発生しないかぎり、内部バスマスタは動作を継続します。

外部拡張モードで、BCRL の BRLE ビットを 1 にセットすると、外部にバス権を解放することができます。 \overline{BREQ} 端子を Low レベルとすることにより、本 LSI に外部バス権を要求します。 \overline{BREQ} 端子をサンプリングすると、所定のタイミングで、 \overline{BACK} 端子を Low レベルとし、アドレスバス、データバス、バス制御信号をハイインピーダンスとして、外部バス権解放状態になります。

外部バス権解放状態で、内部バスマスタは内部バスを使用したアクセスを行うことができます。内部バスマスタが外部アクセスをしようとすると、いったんバスサイクルの起動を保留し、外部バスマスタからのバス権要求が取り下げられるのを待ちます。

BREQ 端子を High レベルとすると、所定のタイミングで BACK 端子を High レベルとし、外部バス権解放状態を終了します。

外部バス権解放要求と外部アクセスをが同時に発生したときの優先順位:

(高)外部バス権 > 内部バスマスタの外部アクセス(低)

外部バス権解放状態での端子状態を表 7.5 に示します。

端子名 端子の状態 A23 ~ A0 ハイインピーダンス D15 ~ D0 ハイインピーダンス CSn ハイインピーダンス $\overline{\mathsf{AS}}$ ハイインピーダンス $\overline{\mathsf{RD}}$ ハイインピーダンス HWR ハイインピーダンス **LWR** ハイインピーダンス

表 7.5 バス権解放状態での端子状態






図 7.24 バス権解放状態遷移タイミング

7.9.1 バス権解放の使用上の注意事項

MSTPCR を H'FFFFFF に設定し、かつスリープモードに遷移した状態では外部バス権解放機能は停止します。 スリープモードで外部バス権解放機能を使用する場合は、MSTPCR には H'FFFFFF を設定しないでください。

7.10 バスアービトレーション

本 LSI はバスマスタの動作を調停 (バスアービトレーション) するバスアービタを内蔵しています。

バスマスタは、CPU、DMAC*およびDTCの3つがあり、バス権を占有した状態でリード/ライト動作を行います。各バスマスタはバス権要求信号によりバス権を要求します。バスアービタは所定のタイミングで優先順位を判定し、バス権要求アクノリッジ信号によりバスの使用を許可します。バスマスタはバス権を獲得して動作します。

【注】 * H8S/2239 グループのみです。

7.10.1 動作説明

バスアービタは、バスマスタのバス権要求信号を検出して、バス権が要求されていれば、そのバスマスタにバス権要求アクノリッジ信号を与えます。複数のバスマスタからバス権要求があれば、最も優先順位の高いものにバス権要求アクノリッジ信号を与えます。バス権要求アクノリッジ信号を受け取ったバスマスタは、以後この信号が取り消されるまでバスを占有します。

バスマスタの優先順位:

(高) DMAC* > DTC > CPU(低)

なお、内部バスマスタの内部バスアクセスと外部バス権解放は並行して実行することができます。

外部バス権解放要求、および内部バスマスタの外部アクセスが同時に発生したときの優先順位:

(高)外部バス権解放 > 内部バスマスタの外部アクセス(低)

【注】 * H8S/2239 グループのみです。

7.10.2 バス権移行タイミング

バス権を獲得して動作しているバスマスタよりも優先順位の高いバスマスタからのバス権要求があったときで も、すぐにバス権が移行するとはかぎりません。各バスマスタにはバス権を譲ることができるタイミングがあり ます。

(1) CPU

CPU は最も優先順位が低いバスマスタで、DMAC*および DTC からのバス権要求があると、バスアービタはバス権をバス権の要求のあったバスマスタに移行します。バス権が移行するタイミングは次のとおりです。

- 1. バスサイクルの切れ目で、バス権を移行します。ただし、ロングワードサイズのアクセスなど、バスサイクルを分割して実行する場合などには、分割されたバスサイクルの切れ目では、バス権は移行しません。
- 2. CPUがスリープモードの場合、直ちにバス権を移行します。

【注】 * H8S/2239 グループのみです。

(2) DTC

DTC は起動要求が発生するとバスアービタに対してバス権を要求します。

DTC がバス権を解放できるのは、ベクタのリード後、レジスタ情報のリード(3ステート)後、1回のデータ転送後、レジスタ情報のライト(3ステート)後です。レジスタ情報のリード(3ステート)中、1回のデータ転送中、レジスタ情報のライト(3ステート)中にはバスを解放しません。

(3) DMAC (H8S/2239 グループのみ)

DMAC は起動要求が発生するとバスアービタに対してバス権を要求します。

DMAC はショートアドレスモード、ノーマルモードの外部リクエスト、またはサイクルスチールモードの場合、1回の転送終了後にバス権を解放します。

ブロック転送モードの場合は1ブロック転送後、バーストモードの場合は転送終了後にバス権を解放します。

7.10.3 外部バス権解放使用上の注意事項

外部バス権解放は、外部バスサイクルが終了した時点で行うことができます。

CS 信号は外部バスサイクルの最後まで Low レベルを出力します。

したがって、外部バス権解放を行う場合、CS 信号の Low レベルからハイインピーダンス状態へと遷移する場合があります。

7.11 リセットとバスコントローラ

パワーオンリセットでは、バスコントローラを含めて、本 LSI はその時点でリセット状態になります。実行中のバスサイクルは途中で打ち切られます。

マニュアルリセットでは、バスコントローラのレジスタや内部状態は保持されます。実行中の外部バスサイクルは終了するまで実行されます。このとき、WAIT 入力は無視され、ライトデータは保証されません。

また DMAC*は、マニュアルリセットで初期化されますので、 \overline{DACK} 、 \overline{TEND} 出力は禁止され、DDR と DR で制御される I/O ポートになります。

【注】 * H8S/2239 グループのみです。

8. DMA コントローラ (DMAC)

H8S/2239 グループは、DMA コントローラ (DMAC) を内蔵しています。DMAC は最大 4 チャネルのデータ転送を行うことができます。

【注】 DMAC は H8S/2239 グループのみサポートしています。H8S/2258 グループ、H8S/2238 グループ、H8S/2237 グループ、H8S/2227 グループにはありません。

8.1 特長

- ショートアドレスモードとフルアドレスモードを選択可能
- (1) ショートアドレスモード

最大4チャネルを使用可能

デュアルアドレスモード / シングルアドレスモードの選択が可能

デュアルアドレスモードでは転送元、転送先アドレスの一方を24ビット、他方を16ビットで指定

シングルアドレスモードでは転送元、転送先アドレスの一方だけを24ビットで指定

シングルアドレスモードでは1バスサイクルでの転送が可能

デュアルアドレスモード、シングルアドレスモードに対し、シーケンシャルモード / アイドルモード / リピートモードの選択が可能

(2) フルアドレスモード

最大2チャネルを使用可能

転送元、転送先アドレスを24ビットで指定

ノーマルモード / ブロック転送モードの選択が可能

- 16Mバイトのアドレス空間を直接指定可能
- 転送単位をバイト/ワードに設定可能
- 起動要因は、内部割り込み、外部リクエスト、オートリクエスト (転送モードに依存)

16ビットタイマパルスユニット (TPU)のコンペアマッチ / インプットキャプチャ割り込み×6

シリアルコミュニケーションインタフェース(SCI_0、SCI_1)の送信データエンプティ割り込み、受信データフル割り込み

A/D変換器の変換終了割り込み

外部リクエスト

オートリクエスト

• モジュールストップモードの設定可能

DMAC のブロック図を図 8.1 に示します。




図 8.1 DMAC のブロック図

8.2 入出力端子

DMACの端子構成を表 8.1 に示します。

表 8.1 端子構成

チャネル	名称	略称	入出力	機能
0	DMA リクエスト 0	DREQ0	入力	チャネル 0 の外部リクエスト
	DMA 転送アクノレッジ 0	DACK0	出力	チャネル 0 のシングルアドレス転送アクノレッジ
	DMA 転送終了 0	TEND0	出力	チャネル 0 の転送終了
1	DMA リクエスト1	DREQ1	入力	チャネル 1 の外部リクエスト
	DMA 転送アクノレッジ 1	DACK1	出力	チャネル 1 のシングルアドレス転送アクノレッジ
	DMA 転送終了 1	TEND1	出力	チャネル 1 の転送終了

8.3 レジスタの説明

DMAC には以下のレジスタがあります。

- メモリアドレスレジスタ_OAH (MAR_OAH)
- メモリアドレスレジスタ_OAL (MAR_OAL)
- I/Oアドレスレジスタ_0A (IOAR_0A)
- 転送カウントレジスタ_OA(ETCR_OA)
- メモリアドレスレジスタ_0BH (MAR_0BH)
- メモリアドレスレジスタ_OBL (MAR_OBL)
- I/Oアドレスレジスタ_0B(IOAR_0B)
- 転送カウントレジスタ_OB (ETCR_OB)
- メモリアドレスレジスタ_1AH (MAR_1AH)
- メモリアドレスレジスタ_1AL (MAR_1AL)
- I/Oアドレスレジスタ_1A (IOAR_1A)
- 転送カウントレジスタ_1A (ETCR_1A)
- メモリアドレスレジスタ_1BH (MAR_1BH)
- メモリアドレスレジスタ_1BL (MAR_1BL)
- I/Oアドレスレジスタ_1B (IOAR_1B)
- 転送カウントレジスタ_1B (ETCR_1B)
- DMAコントロールレジスタ_0A (DMACR_0A)
- DMAコントロールレジスタ_0B (DMACR_0B)
- DMAコントロールレジスタ_1A (DMACR_1A)
- DMAコントロールレジスタ_1B (DMACR_1B)

- DMAバンドコントロールレジスタH(DMABCRH)
- DMAバンドコントロールレジスタL (DMABCRL)
- DMAライトイネーブルレジスタ (DMAWER)
- DMAターミナルコントロールレジスタ (DMATCR)

MAR、IOAR、ETCR、DMACR、DMABCR は、転送モード(ショートアドレスモード、フルアドレスモード)により機能が異なります。転送モードは、DMABCRH の FAEI、FAE0 ビットにより選択できます。表 8.2 にチャネル 0 のショートアドレスモードとフルアドレスモードのレジスタ構成を示します。

FAE0 説 0 ショートアドレスモードを指定(チャネルA、Bは独立して動作) MAR_0AL ➡ 転送元/転送先アドレスを指定 MAR 0AH チ ャ IOAR 0A — 転送先/転送元アドレスを指定 ネ ル ETCR_0A ─ 転送回数を指定 0 Α DMACR_0A - 転送サイズ、モード、起動要因などを指定 ← 転送元/転送先アドレスを指定 MAR 0BH MAR 0BL チ ヤ IOAR 0B - 転送先/転送元アドレスを指定 ネ ル ETCR_0B ─ 転送回数を指定 0 В DMACR_OB ━ 転送サイズ、モード、起動要因などを指定 フルアドレスモードを指定 (チャネルA、Bは組み合わせて動作) MAR 0AH MAR 0AL ◄─ 転送元アドレスを指定 MAR_0BL ➡─ 転送先アドレスを指定 MAR_0BH チ → 未使用 IOAR_0A ャ ➡ 未使用 IOAR_0B ネ ル ETCR 0A 転送回数を指定 0 ETCR 0B 転送回数を指定(ブロック転送モード時のみ使用) DMACR 0A DMACR 0B ← 転送サイズ、モード、起動要因などを指定

表 8.2 ショートアドレスモードとフルアドレスモード (チャネル 0)

8.3.1 メモリアドレスレジスタ (MARA、MARB)

MAR は、ソースアドレス(転送元アドレス)、デスティネーションアドレス(転送先アドレス)を指定する 32 ビットのリード / ライト可能なレジスタです。 MAR は 2 本の 16 ビットレジスタ MARH、MARL から構成されています。 MARH の上位 8 ビットはリザーブビットで、リードすると常に 0 が読み出されます。 ライトは無効です。

MAR は、チャネル 0 に MAR_0A (チャネル 0A)、MAR_0B (チャネル 0B)、チャネル 1 に MAR_1A (チャネル 1A)、MAR_1B (チャネル 1B) の 4 本があります。

MAR は、リセットまたはスタンバイモード時に初期化されません。

(1) ショートアドレスモード

ショートアドレスモードでは、MARA、MARB はそれぞれ独立して動作します。DMACR の DTDIR ビットにより、ソースアドレスレジスタとして機能するか、デスティネーションアドレスレジスタとして機能するかを選択できます。

MAR は 1 回のバイト転送またはワード転送のたびにインクリメント / デクリメントされ、MAR によって指定するアドレスを自動的に更新します。

(2) フルアドレスモード

フルアドレスモードでは、MARA はソースアドレスレジスタとして機能し、MARB はデスティネーションアドレスレジスタとして機能します。

MAR は 1 回のバイト転送またはワード転送のたびにインクリメント / デクリメントされ、ソースまたはデスティネーションのメモリアドレスを自動的に更新します。

8.3.2 I/O アドレスレジスタ (IOARA、IOARB)

IOAR はソースアドレス(転送元アドレス)またはデスティネーションアドレス(転送先アドレス)の下位 16 ビットを指定する 16 ビットのリード / ライト可能なレジスタです。転送アドレスの上位 8 ビットは、HTFF の値が自動的に設定されます。

IOAR は、チャネル 0 に IOAR_0A (チャネル 0A)、IOAR_0B (チャネル 0B)、チャネル 1 に IOAR_1A (チャネル 1A)、IOAR_1B (チャネル 1B) の 4 本があります。

IOAR は、DMACR の DTDIR ビットにより、ソースアドレスレジスタとして機能するか、デスティネーションアドレスレジスタとして機能するかを選択できます。

IOAR はデータ転送でインクリメント / デクリメントされず、IOAR によって指定するアドレスは固定となります。

IOAR はリセットまたはスタンバイモード時に初期化されません。

IOAR はショートアドレスモードで使用し、フルアドレスモードでは使用しません。

8.3.3 転送カウントレジスタ (ETCRA、ETCRB)

ETCR は転送回数を設定する 16 ビットのリード / ライト可能なレジスタです。ETCR は、チャネル 0 に ETCR_0A (チャネル 0A)、ETCR_0B (チャネル 0B)、チャネル 1 に ETCR_1A (チャネル 1A)、ETCR_1B (チャネル 1B) の 4 本があります。

ETCR は、リセットまたはスタンバイモード時に初期化されません。

(1) ショートアドレスモード

ETCR は、シーケンシャルモードおよびアイドルモードと、リピートモードでは設定が異なります。

シーケンシャルモードおよびアイドルモードでは、ETCR は 16 ビットの転送カウンタとして機能します。1 回のデータ転送を行うたびに1 ずつデクリメントされ、H'0000 になると DMABCRL の DTE ビットをクリアし、転送を終了します。

リピートモードでは、ETCR は 8 ビットの転送カウンタ(ETCRL)と、転送回数保持レジスタ(ETCRH)として機能します。1 回のデータ転送を行うたびに ETCRL は 1 ずつデクリメントされ、カウンタ値が H'00 になると ETCRH の値をロードします。このとき MAR はデータ転送を開始したときの値に自動的に戻ります。DMABCRLの DTE ビットはクリアされません。DTE ビットをクリアするまで、繰り返しデータ転送が行えます。

(2) フルアドレスモード

ETCR は、ノーマルモードとブロック転送モードでは機能が異なります。

ノーマルモードでは、ETCRA は 16 ビットの転送カウンタとして機能します。1 回のデータ転送を行うたびに 1 ずつデクリメントされ、カウンタ値が H'0000 になると転送を終了します。ETCRB はノーマルモードでは使用しません。

ブロック転送モードでは、ETCRA は 8 ビットのブロックサイズカウンタ(ETCRAL)と、ブロックサイズ保持レジスタ(ETCRAH)として機能します。ETCRAL は 1 バイトまたは 1 ワードのデータ転送を行うたびに 1 ずつデクリメントされ、カウンタ値が H'00 になると ETCRAH の値がロードされます。ETCRAL、ETCRAH にブロックサイズを設定することにより、任意のバイト数またはワード数で構成されたブロックを繰り返し転送することができます。

ETCRB は、ブロック転送モードでは 16 ビットのブロック転送カウンタとして機能します。1 回のブロック転送を行うたびに 1 ずつデクリメントされ、H'0000 になると転送を終了します。

8.3.4 DMA コントロールレジスタ (DMACRA、DMACRB)

DMACR は DMAC の各チャネルの動作を制御します。DMACR は、チャネル 0 に DMACR $_{-}$ 0A(チャネル 0A)、DMACR $_{-}$ 0B(チャネル 0B)、チャネル $_{1}$ 1 に DMACR $_{-}$ 1A(チャネル $_{1}$ A)、DMACR $_{-}$ 1B(チャネル $_{1}$ B)の $_{4}$ 本があります。DMACR は、ショートアドレスモードではチャネル $_{4}$ 、チャネル $_{5}$ はそれぞれ独立して動作し、フルアドレスモードではチャネル $_{6}$ 、転送モードにより一部のビット機能が異なります。

(1) ショートアドレスモード

• DMACR_0A、DMACR_0B、DMACR_1A、DMACR_1B

ビット	ビット名	初期値	R/W	説 明
7	DTSZ	0	R/W	データトランスファサイズ
				1回に転送されるデータサイズを選択します。
				0: バイトサイズ転送
				1:ワードサイズ転送
6	DTID	0	R/W	データトランスインクリメント / デクリメント
				シーケンシャルモードまたはリピートモードの場合、データ転送ごとの MAR のインク
				リメント / デクリメントを選択します。アイドルモードの場合、MAR はインクリメン
				ト/デクリメントされません。
				0:データ転送後 MAR をインクリメント
				• DTSZ=0のとき、MARを+1
				• DTSZ=1のとき、MARを+2
				1:データ転送後 MAR をデクリメント
				● DTSZ=0のとき、MAR を - 1
				• DTSZ=1のとき、MARを-2
5	RPE	0	R/W	リピートイネーブル
				DMABCR の DTIE ビットと組み合わせて、シーケンシャルモード、アイドルモード、
				リピートモードのどのモードで転送するかを選択します。
				DTIE = 0 のとき (転送終了割り込みなし)
				0:シーケンシャルモードで転送
				1:リピートモードで転送
				DTIE=1 のとき(転送終了割り込みあり)
				0:シーケンシャルモードで転送
				1: アイドルモードで転送
4	DTDIR	0	R/W	データトランスファディレクション
				DMABCR の SAE ビットと組み合わせて、データ転送の方向(ソース側、デスティネー
				ション側)を指定します。デュアルアドレスモードとシングルアドレスモードでは機能
				が異なります。
				SAE = 0 のとき
				0:MAR をソースアドレス、IOAR をデスティネーションアドレスとして転送
				1: IOAR をソースアドレス、MAR をデスティネーションアドレスとして転送
				SAE = 1 のとき
				0:MAR をソースアドレス、DACK 端子をライトストローブとして転送
				1: DACK 端子をリードストローブ、MAR をデスティネーションアドレスとして転送

ビット	ビット名	初期値	R/W	説 明
3	DTF3	0	R/W	データトランスファファクタ3~0
2	DTF2	0	R/W	データ転送の起動要因を選択します。 チャネル A とチャネル B では一部起動要因が異
1	DTF1	0	R/W	なります。
0	DTF0	0	R/W	チャネル A
				0000:設定禁止
				0001:A/D 変換器の変換終了割り込みで起動
				0010:設定禁止
				0011:設定禁止
				0100:SCI チャネル 0 の送信データエンプティ割り込みで起動
				0101:SCI チャネル 0 の受信データフル割り込みで起動
				0110:SCI チャネル 1 の送信データエンプティ割り込みで起動
				0111:SCI チャネル 1 の受信データフル割り込みで起動
				1000:TPU チャネル 0 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1001:TPU チャネル 1 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1010:TPU チャネル 2 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1011:TPU チャネル 3 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1100:TPU チャネル 4 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1101:TPU チャネル 5 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1110:設定禁止
				1111:設定禁止
				チャネル B の場合
				0000:設定禁止
				0001:A/D 変換器の変換終了割り込みで起動
				0010:DREQ 端子の立ち下がりエッジで起動(転送許可後の最初の転送は Low レベルで検出します)
				0011:DREQ 端子の Low レベル入力で起動
				0100:SCI チャネル 0 の送信データエンプティ割り込みで起動
				0101:SCI チャネル 0 の受信データフル割り込みで起動
				0110:SCI チャネル 1 の送信データエンプティ割り込みで起動
				0111:SCI チャネル 1 の受信データフル割り込みで起動
				1000:TPU チャネル 0 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1001:TPU チャネル 1 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1010:TPU チャネル 2 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1011:TPU チャネル 3 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1100:TPU チャネル 4 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1101:TPU チャネル 5 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1110:設定禁止
				1111:設定禁止
				複数のチャネル間で同一の起動要因を選択することが可能です。この場合、チャネル間
				の優先順位に従い、優先度の高いチャネルから起動されます。チャネル間の優先順位に
				ついては「8.5.11 複数チャネルの動作」を参照してください。

(2) フルアドレスモード

DMACR_0A、DMACR_1A

ビット	ビット名	初期値	R/W	説 明
15	DTSZ	0	R/W	データトランスファサイズ
				1回に転送されるデータサイズを選択します。
				0 : バイトサイズ転送
				1 : ワードサイズ転送
14	SAID	0	R/W	ソースアドレスインクリメント / デクリメント
13	SAIDE	0	R/W	ソースアドレスインクリメント / デクリメントイネーブル
				データ転送時、ソースアドレスレジスタ MARA をインクリメントするか、デクリメントするか、または固定とするかを指定します。
				00:固定
				01:データ転送後、MARA をインクリメント
				● DTSZ=0のとき、MARAを+1
				• DTSZ=1のとき、MARAを+2
				10:固定
				11:データ転送後、MARA をデクリメント
				● DTSZ=0のとき、MARAを-1
				● DTSZ=1のとき、MARAを-2
12	BLKDIR	0	R/W	プロックディレクション
11	BLKE	0	R/W	プロックイネーブル
				ノーマルモードで転送するか、プロック転送モードで転送するかを BLKE ビット
				で指定します。またブロック転送モードを指定する場合には、ソース側、デステ
				ーィネーション側のどちらをブロックエリアとするかを BLKDIR ピットで指定しま す。
				」 ^{ゝ。} X0:ノーマルモードで転送
				へ0・ノーマルモードで#AES 01:ブロック転送モードで転送(ブロックエリアはデスティネーション側)
				01. ブロック報送モードで転送(ブロックエリアはソース側) 11: ブロック転送モードで転送(ブロックエリアはソース側)
10 ~ 8	_	すべて 0	R/W	リザーブビット
10 - 3	-	9.100	IX/VV	リード / ライト可能ですが、0 をライトしてください。
<u> </u>				クード/フェト 引起しずが、Uをフェドひして/CCVI ₀

【記号説明】 X: Don't care

• DMACR_0B、DMACR_1B

ビット	ビット名	初期値	R/W	説明
7		0	R/W	リザーブビット
				リード/ライト可能ですが、0 をライトしてください。
6	DAID	0	R/W	デスティネーションアドレスインクリメント / デクリメント
5	DAIDE	0	R/W	デスティネーションアドレスインクリメント / デクリメントイネーブル
				データ転送時、デスティネーションアドレスレジスタ MARB をインクリメントす
				るか、デクリメントするか、または固定とするかを指定します。
				00:固定
				01:データ転送後、MARB をインクリメント
				● DTSZ=0のとき、MARBを+1
				● DTSZ=1のとき、MARBを+2
				10:固定
				11:データ転送後、MARB をデクリメント
				● DTSZ=0のとき、MARBを-1
				• DTSZ=1のとき、MARBを-2
4	-	0	R/W	リザーブビット
				リード/ライト可能ですが、0 をライトしてください。

ビット	ビット名	初期値	R/W	説明
3	DTF3	0	R/W	データトランスファファクタ3~0
2	DTF2	0	R/W	データ転送の起動要因を選択します。 ノーマルモードとブロック転送モードでは指定
1	DTF1	0	R/W	できる起動要因が異なります。
0	DTF0	0	R/W	ノーマルモード
				0000:設定禁止
				0001:設定禁止
				0010: DREQ 端子の立ち下がりエッジ入力で起動(転送許可後の最初の転送は、Low レベルで検出します)
				0011:DREQ 端子の Low レベル入力で起動
				010X:設定禁止
				0110:オートリクエスト(サイクルスチール)
				0111:オートリクエスト(バースト)
				1XXX:設定禁止
				プロック転送モード
				0000:設定禁止
				0001:A/D 変換器の変換終了割り込みで起動
				0010:DREQ 端子の立ち下がりエッジ入力で起動(転送許可後の最初の転送は、 Low レベルで検出します)
				0011 : DREQ 端子の Low レベルで起動
				0100:SCI チャネル 0 の送信データエンプティ割り込みで起動
				0101:SCI チャネル 0 の受信データフル割り込みで起動
				0110:SCI チャネル 1 の送信データエンプティ割り込みで起動
				0111:SCI チャネル 1 の受信データフル割り込みで起動
				1000:TPU チャネル 0 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1001:TPU チャネル 1 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1010:TPU チャネル 2 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1011:TPU チャネル 3 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1100:TPU チャネル 4 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1101:TPU チャネル 5 のコンペアマッチ / インプットキャプチャ A 割り込みで起動
				1110:設定禁止
				1111:設定禁止
				複数のチャネル間で同一の起動要因を選択することが可能です。この場合、チャネル
				間の優先順位に従い、優先度の高いチャネルから起動されます。チャネル間の優先順
				位については「8.5.11 複数チャネルの動作」を参照してください。

【記号説明】 X: Don't care

8.3.5 DMA バンドコントロールレジスタ H、L (DMABCRH、 DMABCRL)

DMABCR は DMAC の各チャネルの動作を制御します。DMABCR は、転送モードにより一部ビットの機能が異なります。

(1) ショートアドレスモード

• DMABCRH

ビット	ビット名	初期値	R/W	説明
15	FAE1	0	R/W	フルアドレスイネーブル 1
				チャネル 1 をショートアドレスモード / フルアドレスモードのどちらで使用する かを指定します。ショートアドレスモードでは、チャネル 1A、1B はそれぞれ独立 したチャネルとして使用できます。
				0:ショートアドレスモード
				1: フルアドレスモード
14	FAE0	0	R/W	フルアドレスイネーブル 0
				チャネル 0 をショートアドレスモード / フルアドレスモードのどちらで使用する かを指定します。ショートアドレスモードでは、チャネル 0A、0B はそれぞれ独立 したチャネルとして使用できます。
				0:ショートアドレスモード
				1: フルアドレスモード
13	SAE1	0	R/W	シングルアドレスイネーブル 1
				チャネル 1B をデュアルアドレスモードまたはシングルアドレスモードのどちらで 転送するかを指定します。 フルアドレスモードでは、本ビットは無効になります。 0: デュアルアドレスモード
				1:シングルアドレスモード
12	SAE0	0	R/W	シングルアドレスイネーブル 0
				チャネル 0B をデュアルアドレスモードまたはシングルアドレスモードのどちらで 転送するかを指定します。 フルアドレスモードでは、本ピットは無効になります。
				0: デュアルアドレスモード
				1:シングルアドレスモード

ビット	ビット名	初期値	R/W	説 明
11	DTA1B	0	R/W	データトランスファアクノレッジ 1B
10	DTA1A	0	R/W	データトランスファアクノレッジ 1A
9	DTA0B	0	R/W	データトランスファアクノレッジ 0B
8	DTA0A	0	R/W	データトランスファアクノレッジ 0A
				DMACR の DTF3~0 ビットによって選択されている内部割り込み要因の DMA 転送時のクリアを許可または禁止するビットです。
				DTE = 1 のとき DTA = 1 にすると、内部割り込み要因は DMA 転送により自動的に クリアされます。 DTE = 1、DTA = 1 の状態では、内部割り込みは CPU および DTC に割り込みを要求しません。
				DTE = 1 のとき DTA = 0 にすると、内部割り込み要因は転送時にはクリアされず、 並行して CPU または DTCに割り込みを要求することができます。この場合、CPU または DTC 転送で割り込み要因をクリアしてください。
				DTE = 0 のとき DTA ピットの設定に関係なく、内部割り込み要因は CPU または DTC に割り込みを要求します。
				0:選択されている内部割り込み要因の DMA 転送時のクリアを禁止
				1:選択されている内部割り込み要因の DMA 転送時のクリアを許可

DMABCRL

ビット	ビット名	初期値	R/W	説明
7	DTE1B	0	R/W	データトランスファイネーブル 1B
6	DTE1A	0	R/W	データトランスファイネーブル 1A
5	DTE0B	0	R/W	データトランスファイネーブル 0B
4	DTE0A	0	R/W	データトランスファイネーブル 0A
				DTIE=1 のとき DTE=0 になると、DMAC は転送終了とみなし、CPU または DTCに対し転送終了割り込みを要求します。
				DTE = 1 はデータ転送許可状態であり、DMACR の DTF3 ~ 0 ビットによって選択されている起動要因の要求待ち状態になります。起動要因による要求が発生すると、DMA 転送が実行されます。
				0:データ転送を禁止
				1:データ転送を許可
				[クリア条件]
				• 初期化されたとき
				• リピートモードを除いた転送モードで、指定した回数の転送を終了したとき
				• 強制的に転送を中断するなどの理由により、DTE ビットに 0 をライトしたとき
				[セット条件]
				● DTE = 0 をリード後、DTE = 1 をライトしたとき

ビット	ビット名	初期値	R/W	説 明
3	DTIE1B	0	R/W	データトランスファエンドインタラプトイネーブル 1B
2	DTIE1A	0	R/W	データトランスファエンドインタラプトイネーブル 1A
1	DTIE0B	0	R/W	データトランスファエンドインタラプトイネーブル 0B
0	DTIE0A	0	R/W	データトランスファエンドインタラプトイネーブル OA
				転送終了時の CPU または DTC に対する割り込みを許可または禁止するビットです。 DTE = 0 のときに DTIE = 1 にすると、 DMAC は転送終了とみなし、 CPU または DTC に対し転送終了割り込みを要求します。
				転送終了割り込みを解除するには、割り込み処理ルーチンにて DTIE ビットを 0 にクリアする方法と、転送カウンタ、アドレスレジスタを再設定後に DTE ビットを 1 にセットして転送継続の処理を行う方法があります。 0: 転送終了割り込みを禁止 1: 転送終了割り込みを許可

(2) フルアドレスモード

DMABCRH

ビット	ビット名	初期値	R/W	説明
15	FAE1	0	R/W	フルアドレスイネーブル 1
				チャネル 1 をショートアドレスモードまたはフルアドレスモードのどちらで使用するかを指定するビットです。フルアドレスモードでは、チャネル 1A、1B を組み合わせてチャネル 1 として使用できます。
				0:ショートアドレスモード
				1: フルアドレスモード
14	FAE0	0	R/W	フルアドレスイネーブル 0
				チャネル 0 をショートアドレスモードまたはフルアドレスモードのどちらで使用するかを指定するビットです。 フルアドレスモードでは、チャネル 0A、0B を組み合わせてチャネル 0 として使用できます。
				0:ショートアドレスモード
				1:フルアドレスモード
13、12		すべて0	R/W	リザーブビット
				リード / ライト可能ですが、0 をライトしてください。
11	DTA1	0	R/W	データトランスファアクノレッジ1
				チャネル 1 の DMACR の DTF3~0 ビットによって選択されている内部割り込み 要因の DMA 転送時のクリアを許可または禁止するビットです。
				DTE1=1 のとき DTA1=1 にすると、内部割り込み要因は DMA 転送により自動的にクリアされます。DTE1=1、DTA1=1 の状態では内部割り込みは CPU および DTC に割り込みを要求しません。
				DTE1=1 のとき DTA1=0 にすると、内部割り込み要因は転送時にはクリアされず、並行して CPU または DTC に割り込みを要求することができます。この場合、CPU または DTC 転送で割り込み要因をクリアしてください。
				DTE1=0 のとき、DTA1 ビットの設定に関係なく、内部割り込みは CPU または DTC に割り込みを要求します。
				DTME1 ビットの状態は、前述の動作に影響を与えません。
				0:選択されている内部割り込み要因の DMA 転送時のクリアを禁止
				1:選択されている内部割り込み要因の DMA 転送時のクリアを許可

ビット	ビット名	初期値	R/W	説明
10		0	R/W	リザーブビット
				リード/ライト可能ですが、0をライトしてください。
9	DTA0	0	R/W	データトランスファアクノレッジ 0
				チャネル 0 の DMACR の DTF3~0 ビットによって選択されている内部割り込み 要因の DMA 転送時のクリアを許可または禁止するビットです。
				DTE0 = 1 のとき DTA0 = 1 にすると、内部割り込み要因は DMA 転送により自動的にクリアされます。DTE0 = 1、DTA0 = 1 の状態では内部割り込みは CPU および DTC に割り込みを要求しません。
				DTE0 = 1 のとき DTA0 = 0 にすると、内部割り込み要因は転送時にはクリアされず、並行して CPU または DTC に割り込みを要求することができます。この場合、CPU または DTC 転送で割り込み要因をクリアしてください。
				DTE0=0 のとき、DTA0 ビットの設定に関係なく、内部割り込みは CPU または DTC に割り込みを要求します。
				DTME0 ビットの状態は、前述の動作に影響を与えません。
				0:選択されている内部割り込み要因の DMA 転送時のクリアを禁止
				1:選択されている内部割り込み要因の DMA 転送時のクリアを許可
8		0	R/W	リザーブビット
				リード/ライト可能ですが、0 をライトしてください。

DMABCRL

ビット	ビット名	初期値	R/W	説明	
7	DTME1	0	R/W	データトランスファマスタイネーブル 1	
				DTE1 ビットとともにチャネル 1 のデータ転送を許可または禁止するビットです DTME1 ビットと DTE1 ビットをいずれも 1 にセットすると、チャネル 1 は転送可状態となります。	
				NMI 割り込みが発生したとき、チャネル 1 がパーストモード転送中のときは DTME1 ピットが 0 にクリアされ、転送を中断して CPU にパス権を移します。その後、DTME1 ピットを 1 にセットすると、中断された転送が再開されます。ただし、プロック転送モードでは、NMI 割り込みにより DTME1 ピットがクリアされることはなく、転送を中断することはありません。 0: データ転送を禁止 1: データ転送を禁止 1: データ転送を禁印 [クリア条件] ・初期化されたとき ・パーストモードで NMI が入力されたとき ・ DTME1 ピットに 0 をライトしたとき [セット条件]	
				● DTME1 ビット=0 をリード後、DTME1 ビットに 1 をライトしたとき	

ビット	ビット名	初期値	R/W	説明			
6	DTE1	0	R/W	データトランスファイネーブル 1			
				チャネル1のDMACRのDTF3~0ビットによって選択されている起動要因のD 転送を許可または禁止するビットです。			
				DTE1=0のときはデータ転送禁止状態であり、起動要因は無視されます。このき、起動要因が内部割り込みである場合には、CPU または DTC に割り込みが引きれます。また、DTIE1=1のとき DTE1=0になると、DMAC は転送終了とあし、CPUに対し転送終了割り込みを要求します。			
				DTE1=1かつDTME1=1のときはデータ転送許可状態であり、起動要因の要求待ち状態になります。起動要因による要求が発生すると、転送が実行されます。 0:データ転送を禁止			
				1:データ転送を許可			
				[クリア条件]			
				• 初期化されたとき			
				• 指定した回数の転送を終了したとき			
				• 強制的に転送を中断するなどの理由により、DTE1 ビットに 0 をライトしたと			
				[セット条件]			
				● DTE1 = 0 をリード後、DTE1 ビットに 1 をライトしたとき			
5	DTME0	0	R/W	データトランスファマスタイネーブル 0			
				DTE0 ビットとともにチャネル 0 のデータ転送を許可または禁止するビットです。 DTME0 ビットと DTE0 ビットをいずれも 1 にセットすると、チャネル 0 は転送許可状態となります。			
				NMI 割り込みが発生したとき、チャネル 0 がパーストモード転送中のときは DTME0 ピットが 0 にクリアされ、転送を中断して CPU にパス権を移します。その後、DTME0 ピットを 1 にセットすると、中断された転送が再開されます。ただし、ブロック転送モードでは、NMI 割り込みにより DTME0 ピットがクリアされることはなく、転送を中断することはありません。			
				0:データ転送を禁止			
				1: データ転送を許可			
				[クリア条件]			
				・初期化されたとき			
				• バーストモードで NMI が入力されたとき			
				• DTME0 ビットに 0 をライトしたとき			
				「セット条件」			
]				● DTME0 ビット = 0 をリード後、DTME0 ビットに 1 をライトしたとき			

ビット	ビット名	初期値	R/W	説明			
4	DTE0	0	R/W	データトランスファイネーブル 0			
				チャネル0のDMACRのDTF3~0ビットによって選択されている起動要因のDM 転送を許可または禁止するビットです。			
				DTE0=0のときはデータ転送禁止状態であり、起動要因は無視されます。このとき、起動要因が内部割り込みである場合には、CPUまたは DTC に割り込みが要求されます。また、DTIE0=1のとき DTE0=0になると、DMAC は転送終了とみなし、CPUに対し転送終了割り込みを要求します。			
				DTE0 = 1 かつ DTME0 = 1 のときはデータ転送許可状態であり、起動要因の要求待ち状態になります。起動要因による要求が発生すると、転送が実行されます。			
				0:データ転送を禁止			
				1:データ転送を許可			
				[クリア条件]			
				• 初期化されたとき			
				• 指定した回数の転送を終了したとき			
				● 強制的に転送を中断するなどの理由により、DTE0 ビットに 0 をライトしたとき			
				[セット条件]			
				● DTE0 = 0 をリード後、DTE0 ビットに 1 をライトしたとき			
3	DTIE1B	0	R/W	データトランスファインタラプトイネーブル 1B			
				チャネル 1 の転送中断時の CPU または DTC に対する割り込みを許可または禁止するビットです。 DTIE1B=1 のとき DTME1=0 になると、 DMAC は転送中断とみなし、 CPU または DTC に対し転送中断割り込みを要求します。			
				転送中断割り込みを解除するには、割り込み処理ルーチンにて DTIE1B ビットを 0 にクリアする方法と、DTME1 ビットを 1 にセットして転送継続の処理を行う方法があります。			
				0:データ転送を禁止			
				1:データ転送を許可			
2	DTIE1A	0	R/W	データトランスファエンドインタラプトイネーブル 1A			
				チャネル 1 の転送終了時の CPU または DTC に対する割り込みを許可または禁止するビットです。 DTIE1A = 1 のとき DTE1 = 0 になると、 DMAC は転送終了とみなし、 CPU または DTC に対し転送終了割り込みを要求します。 転送終了割り込みを解除するには、割り込み処理ルーチンにて DTIE1A ビットを 0 にクリアする方法と、転送カウンタ、アドレスレジスタを再設定後に DTE1 ビットを 1 は 1 に カース・メンドル			
				トを1にセットして転送継続の処理を行う方法があります。			
				0:データ転送を禁止			
				1:データ転送を許可			

ビット	ビット名	初期値	R/W	説 明	
1	DTIE0B	0	R/W	データトランスファインタラプトイネーブル 0B	
				チャネル 0 の転送中断時の CPU または DTC に対する割り込みを許可または禁止するビットです。DTIE0B = 1 のとき DTME0 = 0 になると、DMAC は転送中断とみなし、CPU または DTC に対し転送中断割り込みを要求します。	
				転送中断割り込みを解除するには、割り込み処理ルーチンにて DTIE0B ビットを 0 にクリアする方法と、DTME0 ビットを 1 にセットして転送継続の処理を行う方法があります。	
				0:データ転送を禁止	
				1:データ転送を許可	
0	DTIE0A	0	R/W	データトランスファエンドインタラプトイネーブル 0A	
				チャネル 0 の転送終了時の CPU または DTC に対する割り込みを許可または禁止するビットです。 DTIE0A = 1 のとき DTE0 = 0 になると、 DMAC は転送終了とみなし、CPU または DTC に対し転送終了割り込みを要求します。	
				転送終了割り込みを解除するには、割り込み処理ルーチンにて DTIE0A ビットを 0 にクリアする方法と、転送カウンタ、アドレスレジスタを再設定後に DTE0 ビットを 1 にセットして転送継続の処理を行う方法があります。	
				0:データ転送を禁止	
				1:データ転送を許可	

DMAC は、転送終了割り込みによって DTC を起動し、転送終了したチャネルを DTC のチェイン転送を利用して書き換え、再起動させることができます。 DMAWER は、目的とするチャネル以外のレジスタを不用意に書き換えることができないように、 DTC に対し特定チャネルの DMACR および DMATCR、 DMABCR の特定ビットの変更を制限します。 DMAWER による制限は、 DTC に対し有効です。

ビット	ビット名	初期値	R/W	説明			
7~4		すべて 0		リザーブビット			
				リードすると常に0が読み出されます。ライトは無効です。			
3	WE1B	0	R/W	ライトイネーブル 1B			
				DMACR1B のすべてのビットと、DMABCR のビット 11、7、3、DMATCR のビ			
				ット5へのライトを許可または禁止するビットです。			
				0: ライト禁止			
				1: ライト許可			
2	WE1A	0	R/W	ライトイネーブル 1A			
				DMACR1A のすべてのビットと、DMABCR のビット 10、6、2 へのライトを許可			
				または禁止するビットです。			
				0:ライト禁止			
				1: ライト許可			
1	WE0B	0	R/W	ライトイネーブル 0B			
				DMACR0B のすべてのビットと、DMABCR のビット 9、5、1、DMATCR のビッ			
				ト4へのライトを許可または禁止するビットです。			
				0:ライト禁止			
				1: ライト許可			
0	WE0A	0	R/W	ライトイネーブル 0A			
				DMACR0A のすべてのビットと、DMABCR のビット 8、4、0 へのライトを許可			
				または禁止するビットです。			
				0:ライト禁止			
				1:ライト許可			

図 8.2 にチャネル 0A の転送終了割り込み要求により DTC を起動し、チャネル 0A を再起動するための転送領域を示します。1 回目の DTC 転送でアドレスレジスタ、カウントレジスタの領域を再設定し、続いて 2 回目の DTC チェイン転送でコントロールレジスタの領域を再設定します。コントロールレジスタの領域を再設定する際には、他のチャネルの内容を変更できないように DMAWER のビットを設定してマスクしてください。




図 8.2 DTC によるレジスタ再設定領域 (チャネル 0A)

DMAWER の設定にかかわらず、DTC による DMABCR のビット 15~12(FAE、SAE)へのライトは無効です。 これらのビットの変更は CPU による処理で行ってください。

DTC による DMABCR のビット 7~4(DTE)へのライトは、0 をリードせずに 1 をライトすることができます。 フルアドレスモードに設定されているチャネルの再起動は、再起動するチャネルのライトイネーブル A、ライトイネーブル B ともに 1 をライトしてください。

MAR、IOAR、ETCR は、DMAWER の設定に関係なく常にライト可能です。これらのレジスタの変更は、変更 するチャネルが停止している状態で行ってください。

DMATCR は、DMAC の転送終了端子の出力の許可または禁止を制御します。ビットの設定によりポートを自動的に出力に設定し、転送終了信号を出力することができます。TEND 端子は、ショートアドレスモードではチャネル B のみに割り当てられています。転送終了信号は、転送要因によらず、転送カウンタが 0 になった転送サイクルを示しています。例外として、ブロック転送モードの場合は、ブロックカウンタが 0 になった転送サイクルを示しています。

ビット	ビット名	初期値	R/W	説 明	
7、6	-	すべて 0	-	リザーブビット	
				リードすると常に0が読み出されます。ライトは無効です。	
5	TEE1	0	R/W	転送終了端子イネーブル 1	
				転送終了端子1(TEND1)の出力を許可または禁止するビットです。	
				0: TEND1 端子出力を禁止	
				1:TEND1 端子出力を許可	
4	TEE0	0	R/W	転送終了端子イネーブル 0	
				転送終了端子 0(TENDO)の出力を許可または禁止するビットです。	
				0:TENDO 端子出力を禁止	
				1:TEND0 端子出力を許可	
3~0	-	すべて 0	-	リザーブビット	
				リードすると常に0が読み出されます。ライトは無効です。	

8.4 起動要因

DMAC は内部割り込み要求または外部リクエスト、オートリクエストにより起動します。表 8.3 に DMAC の起動要因を示します。指定できる要因は、転送モードによって異なります。

	起動要因	ショートア	ショートアドレスモード		ノスモード
		チャネル	チャネル	ノーマル	ブロック
		0A、1A	0B、1B	モード	転送モード
内部	ADI			×	
割り込み	TXI0			×	
	RXI0			×	
	TXI1			×	
	RXI1			×	
	TGI0A			×	
	TGI1A			×	
	TGI2A			×	
	TGI3A			×	
	TGI4A			×	
	TGI5A			×	
外部	DREQ 端子の立ち下がりエッジ入力	×			
リクエスト	DREQ 端子の Low レベル入力	×			
オートリクコ	にスト	×	×		×

表 8.3 DMAC の起動要因

【記号説明】 : 指定可能 ×:指定不可

8.4.1 内部割り込み要求による起動

DMACの起動要因として選択された割り込み要求は、CPU、DTC に対しても同時に割り込み要求を発生させることができます。詳細は「第5章 割り込みコントローラ」を参照してください。

内部割り込み要求による起動要因では、DMAC は割り込みコントローラとは独立して割り込み要求を受け付けます。このため、割り込みコントローラの優先順位の設定の影響を受けません。

CPU の割り込み要因、または DTC の起動要因としない割り込み要求により DMAC を起動する場合(DTA = 1) 割り込み要求フラグは DMA 転送により自動的にクリアされます。ただし、ADI、TXI、RXI 割り込みは、DMA 転送で所定のレジスタをアクセスしないと、割り込み要求フラグはクリアされません。複数のチャネルで同一の割り込み要求を起動要因とした場合、最も優先順位の高いチャネルが起動された時点で割り込み要求フラグがクリアされます。その他のチャネルの転送要求は DMAC 内部で保持され優先順位に従って起動されます。

転送終了後の DTE = 0 の状態では、DTA ビットの設定に関係なく、選択された起動要因は DMAC に割り込みを要求しません。この場合、当該割り込みは CPU または DTC に割り込みを要求します。

CPU の割り込み要因または、DTC の起動要因と重なっている場合(DTA=0)、割り込み要求フラグはDMAC

によりクリアされません。

8.4.2 外部リクエストによる起動

DMAC の起動要因として外部リクエスト(DREQ 端子)を指定する場合は、該当ポートをあらかじめ入力に設定してください。外部リクエストにはレベルセンスとエッジセンスがあります。

ショートアドレスモード、フルアドレスモードのノーマルモード時の外部リクエスト動作は次のようになります。

エッジセンスを選択した場合、DREQ 端子の High レベルから Low レベルの変化を検出するたびに、1 バイトまたは 1 ワードのデータ転送を行います。データ転送を完了する前に次のエッジが入力された場合は、次のデータ転送を行わないことがあります。

レベルセンスを選択した場合、 \overline{DREQ} 端子が \overline{High} レベルに保持されているときは、転送要求待ち状態となります。また、 \overline{DREQ} 端子が \overline{Low} レベルに保持されているときは、1 バイトまたは 1 ワードの転送を行うたびにバスを解放しつつ、連続して転送を継続します。転送の途中で \overline{DREQ} 端子が \overline{High} レベルになると、転送を中断し転送要求待ち状態になります。

8.4.3 オートリクエストによる起動

オートリクエストはレジスタ設定のみで起動され、転送終了まで転送を継続します。オートリクエストでは、 サイクルスチールモードとバーストモードが選択できます。

サイクルスチールモードでは、DMAC は1パイトまたは1ワードの転送を行うたびにバスを他のバスマスタに解放します。通常、DMA サイクルと CPU サイクルが交互に繰り返されます。バーストモードでは、転送終了までバスを占有し連続して転送を行います。

8.5 動作説明

8.5.1 転送モード

DMAC の転送モードを表 8.4 に示します。

表 8.4 DMAC の転送モード

	転送モード	転送要因	備考
ショートアドレスモード	デュアルアドレスモード • 1回の転送要求で1パイトまたは1ワードの転送を実行 • 転送先/転送元アドレスを指定し、2パスサイクルで転送 (1)シーケンシャルモード • メモリアドレスを1または2増減 • 転送回数は1~65536 (2)アイドルモード • メモリアドレスは固定 • 転送回数は1~65536 (3)リピートモード • メモリアドレスを1または2増減 • 転送回数は1~256)転送後、初期状態を回復して動作を継続	 TPU チャネル 0~5 のコンペアマッチ / インブットキャブチャ A 割り込み SCI の送信データエンプティ割り込み SCI の受信データフル割り込み A/D 変換器の変換終了割り込み 外部リクエスト 	 最大 4 チャネルを独立に動作 可能 外部リクエストはチャネル B のみ可能 シングルアドレスモードは チャネル B のみ可能
	 シングルアドレスモード 1回の転送要求で1パイトまたは1ワードの転送を実行 I/O を指定するアドレスの代わりにDACK端子を用いて1バスサイクルで転送 シーケンシャルモード、アイドルモード、リピートモードの各モードを指定可能 	● 外部リクエスト	

	転送モード	転送要因	備考
フル アドレスモード	ノーマルモード (1)オートリクエスト ・ 転送要求を内部保持 ・ 指定回数(1~65536)を継続して 転送 ・ パースト/サイクルスチール転送 を選択可能	• オートリクエスト	チャネル A、B を組み合わせて、 最大 2 チャネル動作可能
	(2)外部リクエスト • 1 回の転送要求で 1 バイト または 1 ワードの転送を実行 • 転送回数は 1~65536	• 外部リクエスト	
	ブロック転送モード • 1 回の転送要求で指定した 1 ブロックサイズの転送を実行 • 転送回数は 1 ~ 65536 • ソースまたはデスティネーション のいずれかをブロックエリアに 指定可能 • ブロックサイズは 1 ~ 256 バイト またはワード	 TPU チャネル 0~5のコンペアマッチ / インブットキャプチャ A 割り込み SCI の送信データエンプティ割り込み SCI の受信データフル割り込み A/D 変換器の変換終了割り込み 外部リクエスト 	

8.5.2 シーケンシャルモード

シーケンシャルモードは、DMACR の RPE ビットを 0 に設定することで指定できます。シーケンシャルモードでは、1 回の転送要求に対して 1 バイトまたは 1 ワードのデータ転送を行い、転送後に MAR を更新します。これをETCRで設定した回数だけ実行します。アドレスの一方は MAR、他方は IOAR で指定します。転送方向は DMACRの DTDIR ビットにより指定できます。表 8.5 にシーケンシャルモード時のレジスタの機能を示します。

機能 動作 対象レジスタ 初期設定値 DTDIR = 1 DTDIR = 0 23 ソースアドレス デスティネーション 転送先または転送元 1回の転送ごとに MAR レジスタ アドレスレジスタ の先頭アドレス インクリメント/ デクリメント 23 15 デスティネーション ソースアドレス 転送元または転送先 固定 H'FF **IOAR** アドレスレジスタ レジスタ の先頭アドレス 転送カウンタ 転送回数 1回の転送ごとに ETCR デクリメント H'0000 になると 転送終了

表 8.5 シーケンシャルモード時のレジスタ機能

MAR には転送元または転送先の先頭アドレスを 24 ビットで指定します。MAR は 1 回のバイトまたはワードデータ転送を行うたびに 1 または 2 をインクリメント / デクリメントします。IOAR にもう一方のアドレスの下位 16 ビットを指定します。IOAR の上位 8 ビットは HFF となります。

図 8.3 にシーケンシャルモードの動作を示します。




図 8.3 シーケンシャルモードの動作

転送回数は ETCR によって 16 ビットで指定します。ETCR は 1 回のデータ転送を行うたびに 1 だけデクリメントされ、H'0000 になったときに DMABCR の DTE ビットをクリアしてデータ転送を終了します。このとき、DTIE ビットが 1 にセットされていると、CPU または DTC に割り込みを要求します。なお、転送回数の最大値は ETCR に H'0000 を設定したときで 65536 となります。

転送要求(起動要因)には、A/D 変換器の変換終了割り込み、外部リクエスト、SCI の送信データエンプティ / 受信データフル割り込み、および TPU チャネル $0 \sim 5$ のコンペアマッチ / インプットキャプチャ A 割り込みがあります。外部リクエストは、チャネル B のみ設定できます。

図 8.4 にシーケンシャルモードの設定手順例を示します。




図 8.4 シーケンシャルモードの設定手順例

8.5.3 アイドルモード

アイドルモードは、DMACR の RPE ビットと DMABCRL の DTIE ビットを 1 に設定することで指定できます。 アイドルモードでは、1 回の転送要求に対して 1 バイトまたは 1 ワードのデータ転送を行います。これを ETCR で設定した回数だけ実行します。アドレスの一方は MAR、他方は IOAR で指定します。転送方向は DMACR の DTDIR ビットにより指定できます。表 8.6 にアイドルモード時のレジスタの機能を示します。

対象レジスタ	機	能	初期設定値	動作
	DTDIR = 0	DTDIR = 1		
23 0 : MAR :	ソースアドレス レジスタ	デスティネーション アドレスレジスタ	転送先または転送元 の先頭アドレス	固定
23 15 0 H'FF IOAR	デスティネーション アドレスレジスタ	ソースアドレス レジスタ	転送元または転送先 の先頭アドレス	固定
15 0 ETCR	転送カウンタ		転送回数	1 回の転送ごとに デクリメント H'0000 になると 転送終了

表 8.6 アイドルモード時のレジスタ機能

MAR には転送元または転送先の先頭アドレスを 24 ビットで指定します。MAR はデータ転送でインクリメント / デクリメントされません。IOAR にもう一方のアドレスの下位 16 ビットを指定します。IOAR の上位 8 ビットは H'FF となります。図 8.5 にアイドルモードの動作を示します。




図 8.5 アイドルモードの動作

転送回数は ETCR によって 16 ビットで指定します。ETCR は 1 回のデータ転送を行うたびに 1 だけデクリメントされ、H'0000 になったときに DMABCR の DTE ビットをクリアしてデータ転送を終了します。このとき、DTIE ビットが 1 にセットされていると、CPU または DTC に割り込みを要求します。なお、転送回数の最大値は ETCR に H'0000 を設定したときで 65536 となります。

転送要求(起動要因)には、A/D 変換器の変換終了割り込み、外部リクエスト、SCI の送信データエンプティ/ 受信データフル割り込み、および TPU チャネル $0\sim5$ のコンペアマッチ / インプットキャプチャ A 割り込みがあります。外部リクエストは、チャネル B のみ設定できます。

図 8.6 にアイドルモードの設定手順例を示します。




図 8.6 アイドルモードの設定手順例

8.5.4 リピートモード

リピートモードは、DMACR の RPE ビットを 1 に、DMABCRL の DTIE ビットを 0 に設定することで指定できます。リピートモードでは、1 回の転送要求に対して 1 バイトまたは 1 ワードのデータ転送を行い、転送後に MAR を更新します。これを ETCRL で設定した回数だけ実行します。設定回数の転送を終了すると、自動的に MAR、ETCRL は設定値に戻り、動作を継続します。アドレスの一方は MAR、他方は IOAR で指定します。転送方向は DMACR の DTDIR ビットにより指定できます。表 8.7 にリピートモード時のレジスタの機能を示します。

対象レジスタ	機能		初期設定値	動作
	DTDIR = 0	DTDIR = 1		
23 0 : MAR :	ソースアドレス レジスタ	デスティネー ションアドレス レジスタ	転送先または転送元 の先頭アドレス	1 回の転送ごとにインク リメント / デクリメント H'0000 になると初期設定 値に回復
23 15 0 H'FF IOAR	デスティネーシ ョンアドレスレ ジスタ	ソースアドレス レジスタ	転送元または転送先 の先頭アドレス	固定
7 0 ETCRH	転送回数保持		転送回数	固定
7 ♥ 0 ETCRL	転送カウンタ		転送回数	1回の転送ごとにデクリ メント H'00 になると ETCRH の 値をロード

表 8.7 リピートモード時のレジスタ機能

リピートモードでは、ETCRLを転送カウンタ、ETCRHを転送回数保持レジスタとして使用します。ETCRLは1回のデータ転送を行うたびに1だけデクリメントされ、H'00になるとETCRHの値がロードされます。このとき、MARはDMACRのDTSZ、DTIDビットの値に応じて設定値を回復します。MARの回復の動作は次のようになります。

MAR = MAR $-(-1)^{DTID} \cdot 2^{DTSZ} \cdot ETCRH$

ETCRH と ETCRL は同じ値に設定してください。

リピートモードでは、DMABCRLのDTE ビットがクリアされるまで動作を継続します。したがって、データ転送を終了するにはDTE ビットを0にクリアしてください。CPU またはDTCに対して転送終了割り込みは要求しません。DTE ビットをクリア後、DTE ビットを再びセットすると、DTE ビットをクリアした時点で終了した転送の続きから再開することができます。

図 8.7 にリピートモードの動作を示します。




図 8.7 リピートモードの動作

転送要求(起動要因)には、A/D 変換器の変換終了割り込み、外部リクエスト、SCI の送信データエンプティ/ 受信データフル割り込み、および TPU チャネル $0\sim5$ のコンペアマッチ / インプットキャプチャ A 割り込みがあります。外部リクエストは、チャネル B のみ設定できます。

図 8.8 にリピートモードの設定手順例を示します。




図 8.8 リピートモードの設定手順例

8.5.5 シングルアドレスモード

DMAC は、リードサイクル、ライトサイクルが別のバスサイクルとなるデュアルアドレスモードと、リードサイクル、ライトサイクルが平行して実行されるシングルアドレスモードがあります。

デュアルアドレスモードは、ソースアドレスとデスティネーションアドレスを独立に指定して転送を行います。 シングルアドレスモードは、転送元または転送先のいずれか一方がアドレスによって指定される外部空間と、 アドレスにかかわらず DACK ストローブにより選択する外部デバイスとの転送を行います。図 8.9 にシングルア ドレスモード時のデータバスを示します。




図 8.9 シングルアドレスモード時のデータバス

シングルアドレスモードのリードで使用する場合、外部メモリから外部デバイスへの転送となり、DACK 端子は外部デバイスに対するライトストローブとして機能します。シングルアドレスモードのライトで使用する場合、外部デバイスから外部メモリへの転送となり、DACK 端子は外部デバイスに対するリードストローブとして機能します。外部デバイスに対する方向制御はありませんので、上記のいずれか単方向で使用してください。

シングルアドレスモード時のバスサイクルは、外部メモリエリアに対するバスコントローラの設定に従います。 外部デバイス側には、アドレスストローブと同期して DACK が出力されます。バスサイクルの詳細は「8.5.10 DMA 転送 (シングルアドレスモード) のバスサイクル」を参照してください。

シングルアドレスモード時の転送アドレスは、内部空間を指定しないでください。

シングルアドレスモードは、チャネル B のみ設定できます。シングルアドレスモードは、ショートアドレスモードにおいて DMABCRH の SAE ビットを 1 に設定することで指定できます。

アドレスの一方は MAR で指定し、他方は自動的にデータ転送アクノレッジ端子(DACK)に設定されます。転送方向は DMACR の DTDIR ビットにより指定できます。表 8.8 にシングルアドレスモード時のレジスタの機能を示します。

対象レジスタ	機	能	初期設定値	動作
	DTDIR = 0	DTDIR = 1		
23 0 E MAR :	ソースアドレス レジスタ	デスティネーション アドレスレジスタ	転送先または転送元 の先頭アドレス	「8.5.2 シーケン シャルモード」、 「8.5.3 アイドル モード」、「8.5.4 リピートモード」を 参照
DACK 端子	ライトストローブ	リードストローブ	(DMABCRH の SAE ピットによる 自動設定、IOAR は 無効)	外部デバイスに対す るストローブ
15 0 ETCR	転送カウンタ		転送回数	「8.5.2 シーケン シャルモード」、 「8.5.3 アイドル モード」、「8.5.4 リピートモード」を 参照

表 8.8 シングルアドレスモード時レジスタの機能

MAR には転送元または転送先の先頭アドレスを 24 ビットで指定します。IOAR は無効となり、代わりに外部デバイスに対するストローブ (\overline{DACK}) を出力します。

図 8.10 にシングルアドレスモード (シーケンシャルモード指定)の動作を示します。




図 8.10 シングルアドレスモード (シーケンシャルモード指定)の動作





図 8.11 シングルアドレスモード (シーケンシャルモード指定)の設定手順例

8.5.6 ノーマルモード

ノーマルモードは、チャネル A、B を組み合わせてデータ転送を行います。ノーマルモードは、DMABCRH の FAE ビットを 1 に、DMACRA の BLKE ビットを 0 に設定することで指定できます。ノーマルモードでは、1 回の 転送要求に対して 1 バイトまたは 1 ワードのデータ転送を行い、転送後に MAR を更新します。これを ETCRA で 設定した回数だけ実行します。転送方向は、転送元を MARA で指定し、転送先を MARB で指定します。表 8.9 にノーマルモード時のレジスタの機能を示します。

対象レジスタ	機能	初期設定値	動作
23 0 MARA ;	ソースアドレスレジスタ	転送元の先頭アドレス	1 回の転送ごとにインクリメント / デクリメント、または固定
23 0 MARB ;	デスティネーション アドレスレジスタ	転送先の先頭アドレス	1 回の転送ごとにインクリメント / デクリメント、または固定
15 0 ETCRA	転送カウンタ	転送回数	1 回の転送ごとにデクリメント H'0000 になると転送終了

表 8.9 ノーマルモード時のレジスタ機能

転送元および転送先の先頭アドレスを MARA、MARB にそれぞれ 24 ビットで指定します。MAR は 1 回のデータ転送を行うたびに、1 または 2 インクリメント / デクリメントするか、または固定にすることができます。インクリメント / デクリメント / 固定の選択は、MARA、MARB 別々に設定可能です。

転送回数は ETCRA により 16 ビットで指定します。転送を行うたびに 1 だけデクリメントされ、H'0000 になったときに DMABCRL の DTE ビットをクリアしてデータ転送を終了します。このとき、DMABCRL の DTIE ビットが 1 にセットされていると、CPU または DTC に割り込みを要求します。なお、転送回数の最大値は ETCRA に H'0000 を設定したときで 65536 となります。




図 8.12 にノーマルモードの動作を示します。

図 8.12 ノーマルモードの動作

転送要求(起動要因)には、外部リクエストとオートリクエストがあります。オートリクエストはレジスタの設定のみで起動され、設定された回数のデータ転送を自動的に行います。オートリクエストではサイクルスチールモードとバーストモードを選択できます。サイクルスチールモードでは、1回のデータ転送を行うたびに他のバスマスタにバスを解放します。バーストモードでは、転送終了までバスを占有し続けます。

図 8.13 にノーマルモードの設定手順例を示します。




図 8.13 ノーマルモードの設定手順例

8.5.7 ブロック転送モード

ブロック転送モードは、チャネル A、B を組み合わせてデータ転送を行います。ブロック転送モードは、DMABCRH の FAE ビットを 1 に、DMACRA の BLKE ビットを 1 にセットすることで指定できます。ブロック転送モードでは、1 回の転送要求に対して指定されたブロックサイズのデータ転送を行います。これを ETCRB で設定した回数だけ実行します。転送方向は、転送元を MARA で指定し、転送先を MARB で指定します。転送元または転送先のどちらをブロックエリア(複数パイト / ワードで構成されたエリア)とするかを選択できます。表8.10 にブロック転送モード時のレジスタの機能を示します。

対象レジスタ	機能	初期設定値	動 作
23 0 MARA ;	ソースアドレスレジスタ	転送元先頭アドレス	1 回の転送ごとにインクリメント / デクリメント、または固定
23 0 MARB :	デスティネーション アドレスレジスタ	転送先先頭アドレス	1 回の転送ごとにインクリメント / デクリメント、または固定
7 0 ETCRAH	ブロックサイズ保持	ブロックサイズ	固定
7 ▼ 0 ETCRAL	ブロックサイズカウンタ	プロックサイズ	1 回の転送ごとにデクリメント H'00 になると ETCRAH の値をコピー
15 0 ETÇRB	ブロック転送カウンタ	プロック転送回数	1 ブロック転送ごとにデクリメント H'0000 になると転送終了

表 8.10 ブロック転送モード時のレジスタの機能

転送元および転送先の先頭アドレスを MARA、MARB にそれぞれ 24 ビットで指定します。MAR は 1 回のデータ転送を行うたびに 1 または 2 インクリメント / デクリメントするか、または固定にすることができます。インクリメント / デクリメント / 固定の選択は MARA、MARB 別々に設定可能です。MARA、MARB のどちらをプロックとするかは、DMACRA の BLKDIR ビットで指定します。

転送回数は、1 ブロックの大きさを M (M = 1 ~ 256) とし、N (N = 1 ~ 65536) 回の転送を行うとき、ETCRAH、ETCRAL の両方に M を、ETCRB に N を設定します。

図 8.14 に MARB をブロックエリアにした場合のブロック転送モードの動作を示します。




図 8.14 ブロック転送モードの動作 (BLKDIR = 0)




図 8.15 に MARA をブロックエリアにした場合のブロック転送モードの動作を示します。

図 8.15 ブロック転送モードの動作 (BLKDIR = 1)

ETCRAL は 1 回のデータ転送を行うたびに 1 だけデクリメントされます。1 回の転送要求に対して、ETCRAL が H'00 になるまでバースト転送が行われます。ETCRAL が H'00 になると ETCRAH の値がロードされます。このとき、DMACRA の BLKDIR ビットでブロックに指定された MAR は、DMACR の DTSZ および SAID/DAID、SAIDE/DAIDE ビットに応じて設定値を回復します。

ETCRB は 1 回のブロック転送のたびに 1 だけデクリメントされ、H'0000 になったときに DMABCRL の DTE ビットをクリアして転送を終了します。このとき、DMABCRL の DTIE ビットが 1 にセットされていると、CPU または DTC に対して割り込みを要求します。図 8.16 にブロック転送モードの動作フローを示します。




図 8.16 ブロック転送モードの動作フロー

転送要求(起動要因)には、A/D 変換器の変換終了割り込み、外部リクエスト、SCI の送信データエンプティ/受信データフル割り込み、および TPU チャネル $0\sim5$ のコンペアマッチ / インプットキャプチャ A 割り込みがあります。図 8.17 にブロック転送モードの設定手順例を示します。



図 8.17 ブロック転送モードの設定手順例

8.5.8 基本バスサイクル

図 8.18 に DMAC の基本的なバスサイクルのタイミング例を示します。図 8.18 はワードサイズで 16 ビット 2 ステートアクセス空間から 8 ビット 3 ステートアクセス空間へ転送する場合の例です。CPU から DMAC にバス権が移ると、ソースアドレスのリード、デスティネーションアドレスのライトを行います。このリード / ライト動作の間に、他のバス権要求などによってバスを解放することはありません。DMA サイクルは CPU サイクルと同様に、バスコントローラの設定に従います。なお、内蔵メモリ、内部 I/O レジスタへのアクセス時のアドレスは、外部アドレスバスに出力されません。




図 8.18 DMA 転送バスタイミング例

8.5.9 DMA 転送 (デュアルアドレスモード) のバスサイクル

(1) ショートアドレスモード

図 8.19 に TEND 出力を許可して、外部 8 ビット 2 ステートアクセス空間から内部 I/O 空間へ、バイトサイズでショートアドレスモード転送(シーケンシャル / アイドル / リピートモード)を行った場合の転送例を示します。




図 8.19 ショートアドレスモード転送例

1回の転送要求に対して1バイトまたは1ワードのデータ転送を行い、転送後にいったんバスを解放します。バス解放期間中はCPUまたはDTCによるバスサイクルが1回以上入ります。

転送終了サイクル(転送カウンタが 0 となったサイクル)では、DMA ライトサイクルのあとに DMA デッドサイクルが 1 ステート入ります。

リピートモードの場合、TEND 出力を許可すると、転送終了サイクルで TEND 出力が Low レベルになります。

(2) フルアドレスモード(サイクルスチールモード)

図 8.20 に $\overline{\text{TEND}}$ 出力を許可して、外部 16 ビット 2 ステートアクセス空間から外部 16 ビット 2 ステートアクセス空間へ、ワードサイズでフルアドレスモード転送(サイクルスチールモード)を行った場合の転送例を示します。




図 8.20 フルアドレスモード (サイクルスチール) 転送例

1回の転送要求に対して1バイトまたは1ワードのデータ転送を行い、転送後にいったんバスを解放します。バス解放期間中はCPU または DTC によるバスサイクルが1回入ります。

転送終了サイクル(転送カウンタが 0 となったサイクル)では、DMA ライトサイクルのあとに DMA デッドサイクルが 1 ステート入ります。

(3) フルアドレスモード (バーストモード)

図 8.21 に $\overline{\text{TEND}}$ 出力を許可して、外部 16 ビット 2 ステートアクセス空間から外部 16 ビット 2 ステートアクセス空間へ、ワードサイズでフルアドレスモード転送 (バーストモード) を行った場合の転送例を示します。




図 8.21 フルアドレスモード (バーストモード) 転送例

バーストモードでは、1 バイトまたは 1 ワードのデータ転送が終了するまで継続して実行します。

転送終了サイクル(転送カウンタが 0 となったサイクル)では、DMA ライトサイクルのあとに DMA デッドサイクルが 1 ステート入ります。

バースト転送が始まると、他の優先順位の高いチャネルの割り込み要求が発生しても、バースト転送が終了するまで待たされます。

バースト転送に設定されたチャネルが転送許可状態のときに NMI が発生すると、DMABCRL の DTME ビットがクリアされ、転送禁止状態になります。すでにバースト転送が DMAC 内部で起動されている場合は、転送中の1 バイトまたは1 ワードのデータ転送を完了した時点でバスを解放し、バースト転送を中断します。すでにバースト転送の最終転送サイクルが DMAC 内部で起動されている場合は、DTME ビットがクリアされてもそのまま転送終了まで実行します。

(4) フルアドレスモード (ブロック転送モード)

図 8.22 に TEND 出力を許可して、内部 16 ビット 1 ステートアクセス空間から外部 16 ビット 2 ステートアクセス空間へ、ワードサイズでフルアドレスモード転送(プロック転送モード)を行った場合の転送例を示します。




図 8.22 フルアドレスモード (ブロック転送モード) 転送例

1回の転送要求に対して1ブロック分のデータ転送を行い、転送後にいったんバスを解放します。バス解放期間中はCPUまたはDTCによるバスサイクルが1回以上入ります。

各ブロックの転送終了サイクル(転送カウンタが 0 となったサイクル)では、DMA ライトサイクルのあとに DMA デッドサイクルが 1 ステート入ります。データ転送中に NMI が発生しても、1 ブロック分のデータ転送終了までブロック転送の動作に影響を与えません。

(5) DREQ 端子立ち下がりエッジ起動タイミング

 \overline{DREQ} 端子を選択するチャネルの DMABCRH の DTA ビットを 1 にセットしてください。

図 8.23 に DREQ 端子立ち下がりエッジ起動のノーマルモード転送例を示します。




図 8.23 DREQ 端子立ち下がりエッジ起動のノーマルモード転送例

DREQ 端子のサンプリングは、転送許可状態にするための DMABCR ライトサイクル終了後の次の ϕ の立ち上がりを起点に毎サイクル行われます。

DREQ 端子による受け付けが可能な状態で、DREQ 端子の Low レベルがサンプリングされると、DMAC 内部で要求が保持されます。次に、DMAC 内部で起動がかかると要求はクリアされ、エッジ検出のための DREQ 端子の High レベルのサンプリングが開始されます。DMA ライトサイクル終了までに DREQ 端子の High レベルのサンプリングが済んでいれば、ライトサイクル終了後に受け付け再開となり、再び DREQ 端子の Low レベルをサンプリングして、転送終了までこの動作を繰り返します。




図 8.24 に DREQ 端子立ち下がりエッジ起動のブロック転送モード転送例を示します。

図 8.24 DREQ 端子立ち下がりエッジ起動のブロック転送モード転送例

DREQ 端子のサンプリングは、転送許可状態にするための DMABCR ライトサイクル終了後の次の ϕ の立ち上がりを起点に毎サイクル行われます。

DREQ 端子による受け付けが可能な状態で、DREQ 端子の Low レベルがサンプリングされると、DMAC 内部で要求が保持されます。次に、DMAC 内部で起動がかかると要求はクリアされ、エッジ検出のための DREQ 端子の High レベルのサンプリングが開始されます。DMA デッドサイクル終了までに DREQ 端子の High レベルのサンプリングが済んでいれば、DMA デッドサイクル終了後に受け付け再開となり、再び DREQ 端子の Low レベルをサンプリングして、転送終了までこの動作を繰り返します。

(6) DREQ 端子 Low レベル起動タイミング(ノーマルモード)

DREQ 端子を選択するチャネルの DMABCRH の DTA ビットを 1 にセットしてください。

図 8.25 に DREQ 端子 Low レベル起動のノーマルモード転送例を示します。




図 8.25 DREQ 端子 Low レベル起動のノーマルモード転送例

DREQ 端子のサンプリングは、転送許可状態にするための DMABCR ライトサイクル終了後の次の∳の立ち上がりを起点に毎サイクル行われます。

DREQ 端子による受け付けが可能な状態で、DREQ 端子の Low レベルがサンプリングされると、DMAC 内部で要求が保持されます。次に、DMAC 内部で起動がかかると要求はクリアされます。ライトサイクル終了後に受け付け再開となり、再び DREQ 端子の Low レベルをサンプリングして、転送終了までこの動作を繰り返します。




図 8.26 に DREQ 端子 Low レベル起動のブロック転送モード転送例を示します。

図 8.26 DREQ 端子 Low レベル起動のブロック転送モード転送例

DREQ 端子による受け付けが可能な状態で、DREQ 端子の Low レベルがサンプリングされると、DMAC 内部で要求が保持されます。次に、DMAC 内部で起動がかかると要求はクリアされます。DMA デッドサイクル終了後に受け付け再開となり、再び DREQ 端子の Low レベルをサンプリングして、転送終了までこの動作を繰り返します。

8.5.10 DMA 転送 (シングルアドレスモード) のバスサイクル

(1) シングルアドレスモード(リード)

図 8.27 に TEND 出力を許可して、外部 8 ビット 2 ステートアクセス空間から外部デバイスへ、バイトサイズでシングルアドレスモード転送 (リード)を行った場合の転送例を示します。




図 8.27 シングルアドレスモード (バイトリード) 転送例

図 8.28 に TEND 出力を許可して、外部 8 ビット 2 ステートアクセス空間から外部デバイスへ、ワードサイズでシングルアドレスモード転送 (リード)を行った場合の転送例を示します。




図 8.28 シングルアドレスモード (ワードリード) 転送例

1回の転送要求に対して1バイトまたは1ワードのデータ転送を行い、転送後にいったんバスを解放します。バス解放期間中はCPU または DTC によるバスサイクルが1回以上入ります。

転送終了サイクル(転送カウンタが 0 となったサイクル)では、DMA ライトサイクルのあとに DMA デッドサイクルが 1 ステート入ります。

(2) シングルアドレスモード(ライト)

図 8.29 に $\overline{\text{TEND}}$ 出力を許可して、外部デバイスから外部 8 ビット 2 ステートアクセス空間へ、バイトサイズでシングルアドレスモード転送 (ライト) を行った場合の転送例を示します。




図 8.29 シングルアドレスモード (バイトライト) 転送例

図 8.30 に TEND 出力を許可して、外部デバイスから外部 8 ビット 2 ステートアクセス空間へ、ワードサイズでシングルアドレスモード転送 (ライト)を行った場合の転送例を示します。




図 8.30 シングルアドレスモード (ワードライト) 転送例

1回の転送要求に対して1バイトまたは1ワードの転送を行い、転送後にいったんバスを解放します。バス解放期間中はCPUまたはDTCによるバスサイクルが1回以上入ります。

転送終了サイクル(転送カウンタが 0 となったサイクル)では、DMA ライトサイクルのあとに DMA デッドサイクルが 1 ステート入ります。

(3) DREQ 端子立ち下がりエッジ起動タイミング

DREQ 端子を選択するチャネルの DMABCRH の DTA ビットを 1 にセットしてください。 図 8.31 に DREQ 端子立ち下がりエッジ起動のシングルアドレスモード転送例を示します。




図 8.31 DREQ 端子立ち下がりエッジ起動のシングルアドレスモード転送例

DREQ 端子のサンプリングは、転送許可状態にするための DMABCR ライトサイクル終了直後の\(o の立ち上がりを起点に毎サイクル行われます。

DREQ 端子による受け付けが可能な状態で、DREQ 端子の Low レベルがサンプリングされると、DMAC 内部で要求が保持されます。次に、DMAC 内部で起動がかかると要求はクリアされ、エッジ検出のための DREQ 端子の High レベルのサンプリングが開始されます。DMA シングルサイクル終了までに DREQ 端子の High レベルのサンプリングが済んでいれば、シングルサイクル終了後に受け付け再開となり、再び DREQ 端子の Low レベルをサンプリングして、転送終了までこの動作を繰り返します。

(4) DREQ 端子 Low レベル起動タイミング

DREQ 端子を選択するチャネルの DMABCRH の DTA ビットを 1 にセットしてください。 図 8.32 に DREQ 端子 Low レベル起動のシングルアドレスモード転送例を示します。




図 8.32 DREQ 端子 Low レベル起動のシングルアドレスモード転送例

DREQ 端子のサンプリングは、転送許可状態にするための DMABCR ライトサイクル終了直後の\pho立ち上がりを起点に毎サイクル行われます。

DREQ 端子による受け付けが可能な状態で、DREQ 端子の Low レベルがサンプリングされると、DMAC 内部で要求が保持されます。次に、DMAC 内部で起動がかかると要求はクリアされます。シングルサイクル終了後に受け付け再開となり、再び DREQ 端子の Low レベルをサンプリングして、転送終了までこの動作を繰り返します。

8.5.11 複数チャネルの動作

DMAC のチャネル間優先順位はチャネル 0> チャネル 1、また、チャネル A> チャネル B の順になっています。 表 8.11 に DMAC のチャネル間優先順位を示します。

ショートアドレスモード	フルアドレスモード	優先順位
チャネル OA	チャネル 0	高
チャネル 0B		A
チャネル 1A	チャネル 1	
チャネル 1B		低

表 8.11 DMAC のチャネル間優先順位

複数のチャネルに対して同時に転送要求が発生した場合、または転送中に他のチャネルの転送要求が発生した場合は、DMAC はバスを解放した時点で転送要求の発生しているチャネルの中から表 8.11 の優先順位に従って、最も優先度の高いチャネルを選択して転送します。バースト転送中およびブロック転送で1ブロック転送中は、転送終了までチャネルを切り替えて転送することはありません。図 8.33 にチャネル 0A、0B、1 の転送要求が同時に発生した場合の転送例を示します。




図 8.33 複数チャネル転送例

8.5.12 DMAC と外部バス権要求、DTC の関係

DMA サイクルのリードとライトの間は不可分割となっています。このため、DMA サイクルの外部リードと外部ライト間に外部バス解放サイクル、DTC サイクルは発生しません。

バースト転送またはブロック転送のように、リードサイクルとライトサイクルが連続する場合には、ライトサイクルのあとに、外部バス解放状態が挿入されることがあります。DTC は、DMAC より優先度が低いため、DMAC がバスを解放するまで DTC は動作しません。

DMA サイクルのリードまたはライトが、内蔵メモリアクセスまたは内部 I/O レジスタアクセスの場合には、これらの DMA サイクル、または外部バス解放が同時に行われる場合があります。

8.5.13 DMAC と NMI 割り込み

NMI 割り込みが発生すると、フルアドレスモードのバーストモード転送が中断されます。その他のモードでは、NMI 割り込みは DMAC の動作に影響を与えません。

フルアドレスモードでは、DMABCRLの DTE ビットと DTME ビットがいずれも 1 にセットされているとき、そのチャネルが転送許可状態となります。バーストモード設定では、NMI 割り込みが発生すると DTME ビットがクリアされます。

バーストモード転送中に DTME ビットがクリアされると、DMAC は転送中の 1 バイトまたは 1 ワードのデータ 転送を終了した時点で転送を中断してバスを解放し、CPU にバス権を移します。

転送を中断したチャネルを再開するには、DTME ビットを再び 1 にセットしてください。図 8.34 にバーストモード転送に設定されたチャネルが NMI 割り込みにより転送を中断したとき、転送を継続する手順を示します。




図 8.34 NMI 割り込みにより中断したチャネルの転送継続手順例

8.5.14 DMAC の強制終了

動作中のチャネルの DMABCRL の DTE ビットを 0 にクリアすると、転送中の 1 バイトまたは 1 ワードのデータ転送を終了した時点で DMAC は停止します。このあと、DTE ビットを 1 にセットすると DMAC は動作を再開します。フルアドレスモードの場合は DMABCRL の DTME ビットについても同様です。図 8.35 に DMAC をソフトウェアで強制終了させる場合の手順を示します。




図 8.35 DMAC の強制終了手順例

8.5.15 フルアドレスモードの解除

図 8.36 にフルアドレスモードに設定したチャネルを解除し、初期化する手順を示します。解除後に再設定する場合には、各転送モードの設定手順に従ってください。




図 8.36 フルアドレスモード解除手順例

8.6 割り込み要因

DMAC が発生する割り込み要因は転送終了、転送中断です。表 8.12 に割り込み要因と優先度を示します。

割り込み	割り込み要因					
名称	ショートアドレスモード	フルアドレスモード	優先順位			
DEND0A	チャネル 0A の転送終了による割り込み	チャネル 0 の転送終了による割り込み	高			
DEND0B	チャネル 0B の転送終了による割り込み	チャネル 0 の転送中断割り込み	A			
DEND1A	チャネル 1A の転送終了による割り込み	チャネル 1 の転送終了による割り込み				
DEND1B	チャネル 1B の転送終了による割り込み	チャネル 1 の転送中断割り込み	低			

表 8.12 割り込み要因と優先度

各割り込み要因は、DMABCRL の対応するチャネルの DMABCRL の DTIE ビットにより、許可または禁止が設定されており、それぞれ独立に割り込みコントローラに送られます。チャネル間の転送終了割り込みの優先順位は、割り込みコントローラによって決められており、表 8.12 に示すようになっています。

図 8.37 に転送終了/転送中断割り込みのブロック図を示します。DMABCRLの DTE = 0 の状態で DTIE ビットを 1 に設定すると、常に割り込みが発生します。




図 8.37 転送終了/転送中断割り込みのブロック図

フルアドレスモードでは、転送中断割り込みは DTIE = 1 のときに DTME ビットが 0 にクリアされると発生します。ショートアドレスモード、フルアドレスモードともに設定の途中で割り込みが発生する条件となる組み合わせが起こらないように、DMABCR を設定してください。

8.7 使用上の注意事項

(1) 動作中の DMAC のレジスタアクセス

DMAC の強制終了を除き、動作中(転送待ち状態を含む)のチャネルの設定は変更しないでください。動作中にチャネルの設定を変更する場合は、必ず転送禁止状態で行ってください。また、DMA 転送による DMAC のレジスタへのライトは行わないでください。

動作中(転送待ち状態を含む)のDMACのレジスタリードに関しては次のようになります。

• DMA制御は、バスサイクルより1サイクル早く起動し、アドレス値を出力します。このため、MARはDMA 転送前のバスサイクルに更新されます。図8.38にデュアルアドレス転送モードにおけるDMACのレジスタの 更新タイミング例を示します。




図 8.38 DMAC のレジスタの更新タイミング

DMACのレジスタリード直後にDMACの転送サイクルが起こると、図8.39のようにDMACのレジスタがリードされます。




図 8.39 DMAC レジスタの更新と CPU リードの競合

(2) モジュールストップ

MSTPCRA の MSTPA7 ビットを 1 にセットすると、DMAC のクロックが停止し、DMAC はモジュールストップ 状態となります。ただし、DMAC のいずれかのチャネルが許可状態になっている場合は、MSTPA7 ビットを 1 に セットできません。DMAC の動作が停止している状態で設定してください。

DMAC のクロックが停止すると、DMAC のレジスタに対するアクセスができなくなります。以下の DMAC のレジスタの設定は、モジュールストップ状態でも有効ですので、必要に応じてモジュールストップに先立って無効にしてください。

- 転送終了/中断割り込み(DTE=0かつDTIE=1)
- TEND端子イネーブル (TEE = 1)
- DACK端子イネーブル (FAE = 0かつSAE = 1)

(3) 中速モード

DTA ビットが 0 にクリアされている場合、DMAC の転送要因に指定された内部割り込み信号は、エッジ検出されています。

中速モードでは、DMAC は中速クロックで動作し、内蔵周辺モジュールは高速クロックで動作します。このため、CPU、DTC、または、DMAC の他のチャネルにより当該割り込み要因がクリアされ、次の割り込みが発生する期間が DMAC のクロック(バスマスタクロック)に対し1ステート未満だった場合に、エッジ検出できずに無視されることがあります。

また、中速モードでは、DREQ 端子のサンプリングは中速クロックの立ち上がりになります。

(4) DREQ 端子立ち下がりエッジ起動

DREQ 端子の立ち下がりエッジの検出は、DMAC の内部動作に同期して行い次のようになります。

- 1. 起動要求待ち状態: DREO端子のLowレベルの検出を待ち、2. に遷移します。
- 2. 転送待ち状態: DMACのデータ転送が可能になるのを待ち、3. に遷移します。
- 3. 起動要求禁止状態: DREQ端子のHighレベルの検出を待ち、1. に遷移します。

DMAC の転送許可後は、1. に遷移します。このため、転送許可後の最初の起動は Low レベル検出で行われます。

(5) 起動要因の受け付け

起動要因の受け付け開始時は、 DREQ 端子の立ち下がりエッジセンス / Low レベルセンスともに Low レベルを検出しています。 同様に内部割り込みの場合は、割り込み要求を検出しています。 したがって、転送許可状態にするための DMABCRL へのライト以前に発生している内部割り込み、または DREQ 端子の Low レベル出力は、要求を受け付けます。

DMAC の起動時には、必要に応じて前回の転送終了時などの内部割り込み、または DREQ 端子の Low レベルが残らないようにしてください。

(6) 転送終了後の内部割り込み

転送終了または強制終了により、DMABCRLのDTE ビットが0にクリアされると、DMABCRHのDTA=1の場合でも選択されている内部割り込みはCPUまたはDTCに割り込みを要求します。

なお、強制終了時にすでに DMAC 内部で起動がかかっている場合にはデータ転送は実行されますが、DTA = 1 の場合でも選択されている内部割り込みに対するフラグクリアを行いません。

転送終了または強制終了後の内部割り込み要求は、必要に応じた処理を CPU で行ってください。

(7) チャネルの再設定

複数のチャネルが転送許可状態で複数のチャネルの再起動を操作する場合には、転送終了割り込みが排他的に 処理されるのを利用し、DMABCR の制御ビット操作を排他的に行ってください。

特に、DMABCR のリードとライトの間に多重割り込みが発生し、新たな割り込み処理中に DMABCR の操作を行うと、もとの処理ルーチンで DMABCR をライトするデータが異なってしまい、ライトにより多重割り込みでの操作結果を無効にしてしまうことがありますので注意してください。多重割り込みで DMABCR の操作が重ならないようにし、かつビット操作命令を用いてリードからライトまでが分割されないようにしてください。

なお、DTE および DTME ビットは、DMAC によりクリアするとき、および 0 をライトするときは DTE/DTME = 0 の状態をいったんリードしないと、CPU で 1 をライトできません。

9. データトランスファコントローラ (DTC)

本 LSI は、データトランスファコントローラ (DTC) を内蔵しています。DTC は、割り込みまたはソフトウェアによって起動され、データ転送を行うことができます。

図 9.1 に DTC のブロック図を示します。 DTC のレジスタ情報は内蔵 RAM に配置されます。 DTC を使用するときは必ず SYSCR の RAME ビットを 1 にセットしてください。 DTC と内蔵 RAM (1K バイト) 間は 32 ビットバスで接続されていますので、 DTC のレジスタ情報のリード / ライトを 32 ビット 1 ステートで実行できます。

9.1 特長

- 任意チャネル数の転送可能
- 転送モード:3種類 ノーマルモード、リピートモード、ブロック転送モード
- 1つの起動要因で複数データの連続転送が可能(チェイン転送)
- 16Mバイトのアドレス空間を直接指定可能
- ソフトウェアによる起動が可能
- 転送単位をバイト/ワードに設定可能
- DTCを起動した割り込みをCPUに要求可能
- モジュールストップモードの設定可能




図 9.1 DTC のブロック図

9.2 レジスタの説明

DTC には以下のレジスタがあります。

- DTCモードレジスタA (MRA)
- DTCモードレジスタB (MRB)
- DTCソースアドレスレジスタ(SAR)
- DTCデスティネーションアドレスレジスタ (DAR)
- DTC転送カウントレジスタA(CRA)
- DTC転送カウントレジスタB(CRB)

以上の6本のレジスタはCPUから直接アクセスすることはできません。DTC 起動要因が発生すると内蔵RAM上に配置された任意の組のレジスタ情報から該当するレジスタ情報をこれらのレジスタに転送してDTC 転送を行い、転送が終了するとこれらのレジスタの内容がRAMに戻されます。

- DTCイネーブルレジスタA~G、I(DTCERA~DTCERG、DTCERI)
- DTCベクタレジスタ (DTVECR)

9.2.1 DTC モードレジスタ A (MRA)

MRA は、DTC の動作モードの選択を行います。

ビット	ビット名	初期値	R/W	説 明
7	SM1	不定		ソースアドレスモード 1、0
6	SM0	不定		データ転送後の SAR の動作を指定します。
				0X:SAR は固定
				10:転送後 SAR をインクリメント(Sz=0 のとき + 1、Sz=1 のとき + 2)
				11:転送後 SAR をデクリメント(Sz = 0 のとき - 1、Sz = 1 のとき - 2)
5	DM1	不定		デスティネーションアドレスモード 1、0
4	DM0	不定		データ転送後の DAR の動作を指定します。
				0X:DAR は固定
				10:転送後 DAR をインクリメント(Sz = 0 のとき + 1、Sz = 1 のとき + 2)
				11:転送後 DAR をデクリメント(Sz = 0 のとき - 1、Sz = 1 のとき - 2)
3	MD1	不定		DTC = - F 1, 0
2	MD0	不定		DTC の転送モードを指定します。
				00: ノーマルモード
				01:リピートモード
				10:プロック転送モード
				11:設定禁止
1	DTS	不定		DTC 転送モードセレクト
				リピートモードまたはブロック転送モードのとき、ソース側とデスティネーシ
				ョン側のどちらをリピート領域またはブロック領域とするかを指定します。
				0:デスティネーション側がリピート領域またはブロック領域
				1:ソース側がリピート領域またはプロック領域
0	Sz	不定		DTC データトランスファサイズ
				転送データのサイズを指定します。
				0 : バイトサイズ転送
				1:ワードサイズ転送

【記号説明】X: Don't care

9.2.2 DTC モードレジスタB (MRB)

MRB は、DTC モードの選択を行います。

ビット	ビット名	初期値	R/W	説 明
7	CHNE	不定		DTC チェイン転送イネーブル チェイン転送を指定するビットです。チェイン転送の詳細は「9.5.4 チェイン 転送」を参照してください。
				CHNE = 1 に設定したデータ転送では、指定した転送回数の終了の判定や起動要因フラグのクリアや DTCER のクリアは行いません。 0:DTC データ転送終了(起動待ち状態)
				0. DIC データ転送終了(起動付られ感) 1: DTC チェイン転送(新しいレジスタ情報をリードして、データ転送を行う)
6	DISEL	不定		DTC インタラプトセレクト 1 回のデータ転送後に CPU への割り込み要求の禁止または許可を指定するビットです。 0:指定されたデータ転送を終了したときだけ CPU に対して割り込み要求を発生します (DTC は、起動要因となった割り込み要求フラグを 0 にクリア) 1:DTC データ転送のたびに CPU に対して割り込み要求を発生します (DTC は、起動要因となった割り込み要求フラグを 0 にクリアしない)
5~0		不定		リザーブビット DTCの動作に影響を与えません。ライトするときは0をライトしてください。

9.2.3 DTC ソースアドレスレジスタ (SAR)

SAR は 24 ビットのレジスタで、DTC の転送するデータの転送元アドレスを指定します。ワードサイズの場合は偶数アドレスを指定してください。

9.2.4 DTC \vec{r} \vec{x} \vec{r} \vec{r}

DAR は 24 ビットのレジスタで、DTC の転送するデータの転送先アドレスを指定します。ワードサイズの場合は偶数アドレスを指定してください。

9.2.5 DTC 転送カウントレジスタ A (CRA)

CRA は 16 ビットのレジスタで、DTC のデータ転送の転送回数を指定します。

ノーマルモードでは、一括して 16 ビットの転送カウンタ $(1 \sim 65536)$ として機能します。1 回のデータ転送を行うたびにデクリメント (-1) され、カウンタ値が H'0000 になると転送を終了します。

リピートモードおよびブロック転送モードでは、上位 8 ビットの CRAH と下位 8 ビットの CRAL に分割されます。 リピートモードでは CRAH は転送回数を保持し、CRAL は 8 ビットの転送カウンタ($1\sim256$)として機能します。 また、ブロック転送モードでは、CRAH はブロックサイズを保持し、CRAL は 8 ビットのブロックサイズカウンタ

(1~256) として機能します。CRAL は、1 回のデータ転送を行うたびにデクリメント(-1) され、カウンタ値が H'00 になると、CRAH の内容が転送されます。この動作を繰り返します。

9.2.6 DTC 転送カウントレジスタ B (CRB)

CRB は 16 ビットのレジスタで、ブロック転送モードのとき、DTC のブロックデータ転送の転送回数を指定します。16 ビットの転送カウンタ($1\sim65536$)として機能し、1 回のデータ転送を行うたびに、デクリメント(-1)され、カウンタ値が H^{10000} になると転送を終了します。

9.2.7 DTC イネーブルレジスタ A~G、I (DTCERA~DTCERG、DTCERI)

DTCER は、DTC を起動する割り込み要因を選択するためのレジスタで、DTCERA ~ DTCERG、DTCERI があります。各割り込み要因と DTCE ビットの対応、およびそのとき割り込みコントローラが発生するベクタ番号については表 9.2 を参照してください。DTCE ビットの設定は、BSET、BCLR などビット操作命令を使用してください。ただし複数の起動要因を一度に設定するときには、初期設定に限り、割り込みをマスクして対象となるレジスタをダミーリードしたあとライトすることができます。

ビット	ビット名	初期値	R/W	説 明
7	DTCEn7	0	R/W	DTC 起動イネーブル
6	DTCEn6	0	R/W	0:割り込み DTC 起動を禁止します。
5	DTCEn5	0	R/W	1:対応する割り込み要因が DTC 起動要因として選択されます。
4	DTCEn4	0	R/W	[クリア条件]
3	DTCEn3	0	R/W	● MRB の DISEL ビットが 1 でデータ転送を終了したとき
2	DTCEn2	0	R/W	• 指定した回数の転送が終了したとき
1	DTCEn1	0	R/W	[保持条件]
0	DTCEn0	0	R/W	● DISEL ビットが 0 で、指定した回数の転送が終了していないとき

(n=A~G、1)

9.2.8 DTC ベクタレジスタ (DTVECR)

DTVECR は、ソフトウェアによる DTC 起動の許可または禁止の設定およびソフトウェア起動割り込み用ベクタ番号を設定します。

ビット	ビット名	初期値	R/W	説 明
7	SWDTE	0	R/W	DTC ソフトウェア起動イネーブル
				DTC ソフトウェア起動の許可または禁止を設定するビットです。
				0 : DTC ソフトウェア起動禁止
				1 : DTC ソフトウェア起動許可
				[クリア条件]
				• DISEL ビットが 0 で、指定した回数の転送が終了しないとき
				● CPU に対し、ソフトウェア起動データ転送終了割り込み要求(SWDTEND)
				が発生したあと、0 をライトしたとき
				[保持条件]
				● DISEL ビットが 1 でデータ転送を終了したとき
				● 指定した回数の転送が終了したとき
				• ソフトウェア起動によるデータ転送中
6	DTVEC6	0	R/W	DTC ソフトウェア起動ベクタ 6~0
5	DTVEC5	0	R/W	ソフトウェアによる DTC 起動ベクタ番号を設定します。
4	DTVEC4	0	R/W	ベクタアドレスは、H'0400 + ベクタ番号 × 2 となります。たとえば、DTVEC6
3	DTVEC3	0	R/W	~DTVEC0=H'10 のとき、ベクタアドレスは H'0420 となります。
2	DTVEC2	0	R/W	SWDTE = 0 のときライト可能です。
1	DTVEC1	0	R/W	
0	DTVEC0	0	R/W	

9.3 起動要因

DTC は割り込み要求またはソフトウェアによる DTVECR へのライト動作により起動します。起動する割り込み要因は DTCER で選択します。1回のデータ転送(チェイン転送の場合、連続した最後の転送)終了時に、起動要因となった割り込みフラグまたは DTCER の対応するビットをクリアします。表 9.1 に起動要因と DTCER のクリアを示します。たとえば RXIO の場合、起動要因フラグは、SCI_O の RDRF フラグになります。DTC の起動要因は多数あるため、最終バイト(またはワード)の転送に対しては起動要因となったフラグをクリアしません。各割り込み処理にて必要な処理をしてください。

起動要因	DISEL ビットが 0 で、指定した	DISEL ビットが1のとき、または
	回数の転送が終了していないとき	指定した回数の転送が終了したとき
ソフトウェア起動	• SWDTE ビットは 0 にクリア	● SWDTE ビットは 1 を保持
		● CPU に割り込みを要求
割り込み起動	• DTCER の対応するビットは 1 を保持	• DTCER の対応するビットは 0 にクリア
	• 起動要因フラグは 0 にクリア	• 起動要因フラグは1を保持
		• 起動要因となった割り込みを CPU に要求

表 9.1 起動要因と DTCER のクリア

割り込みで DTC を起動する場合は CPU のマスクレベルおよび割り込みコントローラに設定されたプライオリティレベルの影響を受けません。複数の起動要因が同時に発生した場合には、割り込み要因のデフォルトの優先順位に従って DTC が起動します。DTC 起動要因制御プロック図を図 9.2 に示します。割り込みコントローラの詳細は、「第5章 割り込みコントローラ」を参照してください。




図 9.2 DTC 起動要因制御ブロック図

9.4 レジスタ情報の配置と DTC ベクタテーブル

レジスタ情報は、内蔵 RAM 上のアドレス HFFEBC0~HFFEFBF に配置してください。レジスタ情報はこの範囲の任意のアドレスに配置することができますが、アドレスは 4 の倍数の番地としてください。図 9.3 に、アドレス空間上でのレジスタ情報の配置方法を示します。レジスタ情報の先頭アドレスから、MRA、SAR、MRB、DAR、CRA、CRB の順に配置してください。チェイン転送の場合は、図 9.3 のように連続した領域にレジスタ情報を配置してください。また、各レジスタ情報の先頭アドレスを DTC ベクタテーブルの起動要因に対応する番地に格納してください。図 9.4 に DTC ベクタアドレスとレジスタ情報との対応を示します。 DTC は起動要因別にベクタテーブルからレジスタ情報の先頭アドレスをリードし、この先頭アドレスからレジスタ情報をリードします。

ソフトウェアで起動する場合のベクタアドレスは $H'0400+(DTVECR~[6:0] \times 2)$ となります。たとえば、DTVECRが H'10 のとき、ベクタアドレスは H'0420 となります。

ベクタアドレスの構造は、ノーマルモード*とアドバンストモードとで同一で、2 バイト単位となっています。 先頭アドレスの下位 2 バイトを設定してください。

【注】 * 本LSIでは使用できません。




図 9.3 アドレス空間上での DTC レジスタ情報の配置




図 9.4 DTC ベクタアドレスとレジスタ情報との対応

表 9.2 割り込み要因と DTC ベクタアドレスおよび対応する DTCE

起動要因発生元	起動要因	ベクタ	DTC	DTCE*1	優先
		番号	ベクタアドレス		順位
ソフトウェア	DTVECR へのライト	DTVECR	H'0400 +	=	高
			ベクタ番号×2		」 ♠ │
外部端子	IRQ0	16	H'0420	DTCEA7	
	IRQ1	17	H'0422	DTCEA6	
	IRQ2	18	H'0424	DTCEA5	
	IRQ3	19	H'0426	DTCEA4	
	IRQ4	20	H'0428	DTCEA3	
	IRQ5	21	H'042A	DTCEA2	
	IRQ6	22	H'042C	DTCEA1	
	IRQ7	23	H'042E	DTCEA0	
A/D 变換器	ADI (A/D 变換終了)	28	H'0438	DTCEB6	
TPU チャネル 0	TGI0A	32	H'0440	DTCEB5	
	TGI0B	33	H'0442	DTCEB4	
	TGI0C	34	H'0444	DTCEB3	
	TGI0D	35	H'0446	DTCEB2	
TPU チャネル 1	TGI1A	40	H'0450	DTCEB1	
	TGI1B	41	H'0452	DTCEB0	
TPU チャネル 2	TGI2A	44	H'0458	DTCEC7	
	TGI2B	45	H'045A	DTCEC6	
TPU チャネル 3* ⁴	TGI3A	48	H'0460	DTCEC5	
	TGI3B	49	H'0462	DTCEC4	
	TGI3C	50	H'0464	DTCEC3	
	TGI3D	51	H'0466	DTCEC2	低

起動要因発生元	起動要因	ベクタ	DTC	DTCE*1	優先
		番号	ベクタアドレス		順位
TPU チャネル 4* ⁴	TGI4A	56	H'0470	DTCEC1	高
	TGI4B	57	H'0472	DTCEC0	♠
TPU チャネル 5* ⁴	TGI5A	60	H'0478	DTCED5	
	TGI5B	61	H'047A	DTCED4	
8 ビットタイマ	CMIA0	64	H'0480	DTCED3	
チャネル 0	CMIB0	65	H'0482	DTCED2	
8 ビットタイマ	CMIA1	68	H'0488	DTCED1	
チャネル 1	CMIB1	69	H'048A	DTCED0	
DMAC*2	DEND0A	72	H'0490	DTCEE7	
	DEND0A	73	H'0492	DTCEE6	
	DEND1A	74	H'0494	DTCEE5	
	DEND1A	75	H'0496	DTCEE4	
SCI チャネル 0	RXI0	81	H'04A2	DTCEE3	
	TXI0	82	H'04A4	DTCEE2	
SCI チャネル 1	RXI1	85	H'04AA	DTCEE1	
	TXI1	86	H'04AC	DTCEE0	
SCI チャネル 2* ⁴	RXI2	89	H'04B2	DTCEF7	
	TXI2	90	H'04B4	DTCEF6	
8 ビットタイマ	CMIA2	92	H'04B8	DTCEF5	
チャネル 2* ³	CMIB2	93	H'04BA	DTCEF4	
8 ビットタイマ	CMIA3	96	H'04C0	DTCEF3	
チャネル 3* ³	CMIB3	97	H'04C2	DTCEF2	
IIC チャネル 0【オプション】* ³	IICI0	100	H'04C8	DTCEF1	
IIC チャネル 1【オプション】* ³	IICI1	102	H'04CC	DTCEF0	
IEB*5	IERxI (RxRDY)	105	H'04D2	DTCEG6	
	IETxI (TxRDY)	106	H'04D4	DTCEG5	
SCI チャネル 3	RXI3	121	H'04F2	DTCEI7	
	TXI3	122	H'04F4	DTCEI6	低

【注】 *1 対応する割り込みのない DTCE ビットはリザーブビットとなります。0 をライトしてください。

^{*2} H8S/2239 グループのみです。

^{*3} H8S/2237 グループ、H8S/2227 グループにはありません。

^{*4} H8S/2227 グループにはありません。

^{*5} H8S/2258 グループのみです。

9.5 動作説明

DTC はレジスタ情報を内蔵 RAM に格納します。DTC が起動すると、内蔵 RAM からレジスタ情報をリードしてデータ転送を行い、データ転送後のレジスタ情報を内蔵 RAM に戻します。レジスタ情報を内蔵 RAM に格納することで、任意のチャネル数のデータ転送を行うことができます。転送モードにはノーマルモード、リピートモード、ブロック転送モードがあります。また、MRB の CHNE ビットを 1 にセットしておくことにより、1 つの起動要因で複数の転送を行うことができます(チェイン転送)。

転送元アドレスは 24 ビット長の SAR、転送先アドレスは 24 ビット長の DAR で指定します。SAR、DAR は転送後、レジスタ情報に従って独立にインクリメント、デクリメントされるか固定されます。

図 9.5 に DTC の動作フローチャートを示します。




図 9.5 DTC 動作フローチャート

9.5.1 ノーマルモード

1回の動作で、1バイトまたは1ワードの転送を行います。転送回数は $1 \sim 65536$ です。指定回数の転送が終了すると、CPU へ割り込み要求を発生することができます。表 9.3 にノーマルモードにおけるレジスタ機能を、図 9.6 にノーマルモードのメモリマップを示します。

名 称	略称	機能
DTC ソースアドレスレジスタ	SAR	転送元アドレス
DTC デスティネーションアドレスレジスタ	DAR	転送先アドレス
DTC 転送カウントレジスタ A	CRA	転送カウント
DTC 転送カウントレジスタ B	CRB	使用しません

表 9.3 ノーマルモードのレジスタ機能




図 9.6 ノーマルモードのメモリマップ

9.5.2 リピートモード

1回の動作で、1 バイトまたは1 ワードの転送を行います。転送回数は $1\sim256$ で、指定回数の転送が終了すると、転送カウンタおよびリピートエリアに指定された方のアドレスレジスタの初期状態が回復し、転送を繰り返します。リピートモードでは、転送カウンタが H'00 にならないので、DISEL = 0 の場合は CPU への割り込み要求は発生しません。表 9.4 にリピートモードにおけるレジスタ機能を、図 9.7 にリピートモードのメモリマップを示します。

名 称	略称	機能
DTC ソースアドレスレジスタ	SAR	転送元アドレス
DTC デスティネーションアドレスレジスタ	DAR	転送先アドレス
DTC 転送カウントレジスタ AH	CRAH	転送回数保持
DTC 転送カウントレジスタ AL	CRAL	転送カウンタ
DTC 転送カウントレジスタ B	CRB	使用しません

表 9.4 リピートモードのレジスタ機能




図 9.7 リピートモードのメモリマップ

9.5.3 ブロック転送モード

1回の動作で、1ブロックの転送を行います。転送元、転送先のいずれか一方をブロックエリアに指定します。 ブロックサイズは1~256で、1ブロックの転送が終了すると、ブロックサイズカウンタとブロックエリアに指 定した方のアドレスレジスタの初期状態が復帰します。他方のアドレスレジスタは、レジスタ情報に従い連続 してインクリメント、デクリメントするか固定されます。転送回数は1~65536です。指定回数のブロック転送 が終了すると、CPUへ割り込み要求を発生させることができます。表9.5 にブロック転送モードにおけるレジ スタ機能を、図9.8 にブロック転送モードのメモリマップを示します。

名 称	略称	機能
DTC ソースアドレスレジスタ	SAR	転送元アドレス
DTC デスティネーションアドレスレジスタ	DAR	転送先アドレス
DTC 転送カウントレジスタ AH	CRAH	ブロックサイズ保持
DTC 転送カウントレジスタ AL	CRAL	ブロックサイズカウンタ
DTC 転送カウントレジスタ B	CRB	転送カウンタ

表 9.5 ブロック転送モードのレジスタ機能




図 9.8 ブロック転送モードのメモリマップ

9.5.4 チェイン転送

MRB の CHNE ビットを 1 にセットしておくことにより、1 つの起動要因で複数のデータ転送を連続して行うことができます。SAR、DAR、CRA、CRB および MRA、MRB は各々独立に設定できます。

図 9.9 にチェイン転送の動作の概要を示します。 DTC は起動すると起動要因に対応した DTC ベクタアドレスからレジスタ情報の先頭アドレスをリードし、この先頭アドレスから最初のレジスタ情報をリードします。 データ転送終了後このレジスタの CHNE ビットをテストし、1 であれば連続して配置された次のレジスタ情報をリードして転送を行います。この動作を CHNE ビットが 0 のレジスタ情報のデータ転送が終了するまで続けます。

CHNE = 1 の転送では指定した転送回数の終了による CPU への割り込み要求や、DISEL = 1 による CPU への割り込み要求は発生しません。また、CHNE = 1 の転送は起動要因となった割り込み要因フラグに影響を与えません。




図 9.9 チェイン転送の動作

9.5.5 割り込み要因

DTC が指定された回数のデータ転送を終了したとき、および DISEL ビットが 1 にセットされたデータ転送を終了したとき、CPU に対して割り込みを要求します。割り込み起動の場合、起動要因に設定した割り込みが発生します。これらの CPU に対する割り込みは CPU のマスクレベルや割り込みコントローラのプライオリティレベルの制御を受けます。

ソフトウェアによる起動の場合、ソフトウェア起動データ転送終了割り込み(SWDTEND)を発生します。 DISEL ビットが 1 の状態で、1 回のデータ転送を終了した場合、または指定した回数のデータ転送を終了した場合、データ転送終了後に、SWDTE ビットが 1 に保持され、SWDTEND 割り込みを発生します。割り込み処理 ルーチンで SWDTE ビットを 0 にクリアしてください。

ソフトウェアで DTC を起動する場合、SWDTE ビットを 1 にセットしても、データ転送待ち、およびデータ 転送中は、SWDTEND 割り込みは発生しません。

9.5.6 動作タイミング

図 9.10~図 9.12 に DTC の動作タイミングを示します。




図 9.10 DTC の動作タイミング (ノーマルモード、リピートモードの例)




図 9.11 DTC の動作タイミング(ブロック転送モード、ブロックサイズ=2の例)




図 9.12 DTC の動作タイミング (チェイン転送の例)

9.5.7 DTC 実行ステート数

表 9.6 に、DTC の 1 回のデータ転送の実行状態を示します。また、表 9.7 に、実行状態に必要なステート数を示します。

		レジスタ情報			
モード	ベクタリード	リード/ライト	データリード	データライト	内部動作
	1	J	K	L	М
ノーマル	1	6	1	1	3
リピート	1	6	1	1	3
ブロック転送	1	6	N	N	3

表 9.6 DTC の実行状態

【記号説明】N:ブロックサイズ (CRAH、CRAL の初期設定値)

	アクセス対象	内蔵 RAM	内蔵 ROM		3 I/O スタ		外部デ	バイス	
バス幅		32	16	8	16		8	1	6
アク	セスステート	1	1	2	2	2	3	2	3
	ベクタリードSı	-	1	-	-	4	6 + 2m	2	3 + m
実	レジスタ情報SJ リード / ライト	1	-	-	-	-	-	-	-
行	バイトデータリードSĸ	1	1	2	2	2	3 + m	2	3 + m
状	ワードデータリードSĸ	1	1	4	2	4	6 + 2m	2	3 + m
態	バイトデータライトSL	1	1	2	2	2	3+m	2	3 + m
	ワードデータライトSL	1	1	4	2	4	6 + 2m	2	3 + m
	内部動作SM				1				

表 9.7 実行状態に必要なステート数

【記号説明】m:外部デバイスアクセス時のウェイトステート数

実行ステート数は次の計算式で計算されます。なお、 は1つの起動要因で転送する回数分 (CHNE ビットを 1 にセットした数 +1) の和を示します。

実行ステート数 = $I \cdot S_I + (J \cdot S_J + K \cdot S_K + L \cdot S_L) + M \cdot S_M$

たとえば、DTC ベクタアドレスを内蔵 ROM に配置し、ノーマルモードで、内蔵 ROM 内部 I/O レジスタの データ転送を行った場合、DTC の動作に必要な時間は 13 ステートです。起動からデータライト終了までの時間 は 10 ステートです。

9.6 DTC 使用手順

9.6.1 割り込みによる起動

DTC の割り込み起動による使用手順を以下に示します。

- 1. MRA、MRB、SAR、DAR、CRA、CRBのレジスタ情報を内蔵RAM上に設定します。
- 2. レジスタ情報の先頭アドレスを、DTCベクタアドレスに設定します。
- 3. DTCERの対応するビットを1にセットします。
- 4. 起動要因となる割り込み要因のイネーブルビットを1にセットします。 要因となる割り込みが発生すると、DTCが起動されます。
- 5. 1回のデータ転送終了後、または、指定した回数のデータ転送終了後、DTCEビットが0にクリアされ、CPU に割り込みが要求されます。引き続きDTCによるデータ転送を行う場合には、DTCEビットを1にセットしてください。

9.6.2 ソフトウェアによる起動

DTC のソフトウェア起動による使用手順を以下に示します。

- 1. MRA、MRB、SAR、DAR、CRA、CRBのレジスタ情報を内蔵RAM上に設定します。
- 2. レジスタ情報の先頭アドレスを、DTCベクタアドレスに設定します。
- 3. SWDTE = 0を確認します。
- 4. SWDTEに1を、DTVECRにベクタ番号をライトします。
- 5. DTVECRにライトしたベクタ番号を確認します。
- 6. 1回のデータ転送終了後、DISELビットが0で、CPUに割り込みを要求しない場合、SWDTEビットが0にクリアされます。引き続きDTCによるデータ転送を行う場合には、SWDTEを1にセットしてください。DISELビットが1の場合、または指定した回数のデータ転送終了後、SWDTEビットは1に保持され、CPUに割り込みが要求されます。

9.7 DTC 使用例

9.7.1 ノーマルモード

DTC の使用例として、SCI による 128 バイトのデータ受信を行う例を示します。

- 1. MRAはソースアドレス固定(SM1 = SM0 = 0)、デスティネーションアドレスインクリメント(DM1 = 1、DM0 = 0)、ノーマルモード(MD1 = MD0 = 0)、バイトサイズ(Sz = 0)を設定します。DTSビットは任意の値とすることができます。MRBは1回の割り込みで1回のデータ転送(CHNE = 0、DISEL = 0)を行います。SARはSCIのRDRのアドレス、DARはデータを格納するRAMの先頭アドレス、CRAは128(H'0080)を設定します。CRBは任意の値とすることができます。
- 2. レジスタ情報の先頭アドレスを、DTCベクタアドレスに設定します。
- 3. DTCERの対応するビットを1にセットします。
- 4. SCIを所定の受信モードに設定します。SCRのRIEビットを1にセットし、受信完了(RXI)割り込みを許可します。また、SCIの受信動作中に受信エラーが発生すると、以後の受信が行われませんので、CPUが受信エラー割り込みを受け付けられるようにしてください。
- 5. SCIの1バイトのデータ受信が完了するごとに、SSRのRDRFフラグが1にセットされ、RXI割り込みが発生し、DTCが起動されます。DTCによって、受信データがRDRからRAMへ転送され、DARのインクリメント、CRAのデクリメントを行います。RDRFフラグは自動的に0にクリアされます。
- 6. 128回のデータ転送終了後、CRAが0になると、RDRFフラグは1のまま保持され、DTCEが0にクリアされ、CPUにRXI割り込みが要求されます。割り込み処理ルーチンで終了処理を行ってください。

9.7.2 ソフトウェア起動

DTC の使用例として、ソフトウェア起動による 1 ブロック 128 バイトのデータ転送を行う例を示します。転送元アドレスは H'1000、転送先アドレスは H'2000 です。ベクタ番号は H'60、したがって、ベクタアドレスは H'04C0 です。

- 1. MRAはソースアドレスインクリメント(SM1=1、SM0=0)、デスティネーションアドレスインクリメント(DM1=1、DM0=0)、ブロック転送モード(MD1=1、MD0=0)、バイトサイズ(Sz=0)を設定します。DTSビットは任意の値とすることができます。MRBは1回の割り込みで1回のブロック転送(CHNE=0)を行います。SARは転送元アドレスでH'1000、DARは転送先アドレスでH'2000、CRAは128(H'8080)を設定します。CRBは1(H'0001)をセットします。
- 2. レジスタ情報の先頭アドレスを、DTCベクタアドレス (H'04C0) に設定します。
- 3. DTVECRのSWDTE = 0を確認します。現在、DTCがソフトウェア起動による転送を行っていないことの確認です。
- 4. SWDTE=1と共に、ベクタ番号H'60を、DTVECRにライトします。ライトデータはH'E0です。
- 5. 再度、DTVECRを読み、ベクタ番号H'60が設定されていることを確認します。設定されていないときは、ライトが失敗したことを表します。[3]と[4]の間に割り込みが入り、ここで他のソフトウェアによって起動された場合が、これに相当します。起動したい場合、[3]に戻ってください。
- 6. ライトが成功すると、DTCが起動され、128バイト1ブロックの転送を行います。
- 7. 転送後、SWDTEND割り込みが起動します。割り込み処理ルーチンでSWDTEビットの0クリアなど、終了処理を行ってください。

9.8 使用上の注意事項

9.8.1 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、DTC の動作禁止 / 許可を設定することが可能です。初期値では、DTC の動作許可状態です。モジュールストップモードを設定することにより、レジスタのアクセスが禁止されます。ただし、DTC が起動中にはモジュールストップモードに設定できません。詳細は、「第 24 章 低消費電力状態」を参照してください。

9.8.2 内蔵 RAM

MRA、MRB、SAR、DAR、CRA、CRB の各レジスタは、内蔵 RAM に配置します。 DTC を使用する場合には SYSCR の RAME ビットをクリアしないでください。

9.8.3 DTCE ビットの設定

DTCE ビットの設定は、必ず BSET、BCLR などビット操作命令を使ってリード/ライトしてください。ただし、初期設定に限り、複数の起動要因を一度に設定するときには、割り込みを禁止して、当該レジスタのダミーリードを行ってからライトすることができます。

10. I/O ポート

ポートの機能一覧を表 10.1 に示します。各ポートは周辺モジュールの入出力端子や割り込み入力と端子を兼用しています。入出力ポートは入出力を制御するデータディレクションレジスタ(DDR)、出力データを格納するデータレジスタ(DR)と端子の状態をリードするポートレジスタ(PORT)から構成されています。入力専用ポートには DR、DDR はありません。

ポート A~E には、入力プルアップ MOS が内蔵されており、プルアップ MOS コントロールレジスタ (PCR) で入力プルアップ MOS のオン / オフを制御できます。

ポート 3、ポート A にはオープンドレインコントロールレジスタ (ODR) が内蔵されており、出力バッファの PMOS のオン / オフを選択できます。

すべてのポートは1個のTTL負荷と30pFの容量負荷を駆動することができます。

ポート3のP35、P34の出力形式は、NMOSプッシュプル出力となっています。*

IRQ 端子は、シュミットトリガ入力です。

【注】 * H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループのみです。

表 10.1 ポートの機能一覧

ポート	概要	モード4	モード5	モード6	モード 7	入出力形態他
名						
ポート 1	TPU _2、TPU	P17/TIOCB2/TCI	_KD		P17/TIOCB2/TCLKD	シュミットトリガ入力
	_1、TPU _0 入出	P16/TIOCA2/IRQ1			P16/TIOCA2/IRQ1	(IRQ0、IRQ1)
	力端子、割り込み 入力端子、アドレ	P15/TIOCB1/TCI	_KC		P15/TIOCB1/TCLKC	
	スカニュースの スカニース出力端子、	P14/TIOCA1/IRC	00		P14/TIOCA1/IRQ0	
	DMAC 出力端子	P13/TIOCD0/TCI	LKB/A23		P13/TIOCD0/TCLKB	
	と兼用汎用入出	P12/TIOCC0/TCI	_KA/A22		P12/TIOCC0/TCLKA	
	力ポート	P11/TIOCB0/DAG	CK1*3/A21		P11/TIOCB0/DACK1*3	
		P10/TIOCA0/ DACK0 *3/A20			P10/TIOCA0/DACK0*3	
ポート3	IIC バスインタフ	P36				オープンドレイン出力可
	ェース* ¹ 入出力	P35/SCK1/SCL0	* ¹ /IRQ5			能、シュミットトリガ入力
	端子、SCI_1、	P34/RxD1/SDA0	*1			(IRQ4, IRQ5),
	SCI_0 入出力端 子、割り込み入力	P33/TxD1/SCL1* ¹			NMOS プッシュプル出力* ¹ (P35、P34、SCK1)	
	端子と兼用汎用	P32/SCK0/SDA1* ¹ /IRQ4			(F35, F34, 30K1)	
	入出力ポート	P31/RxD0				
		P30/TxD0				
ポート4	A/D 変換器アナロ	P47/AN7				
	グ入力端子と兼	P46/AN6				
	用汎用入力ポー	P45/AN5				
	۲	P44/AN4				
		P43/AN3				
		P42/AN2				
		P41/AN1				
		P40/AN0				
ポート7	SCI_3 入出力端	P77/TxD3				
	子、TMR_3* ¹ 、	P76/RxD3				
	TMR_2*1,	P75/TMO3*1/SCI	< 3			
	TMR_1、TMR_0 入出力端子、	P74/TMO2*1/MR	ES			
	DMAC 入出力端	P73/TMO1/TEND	01* ³ /CS7		P73/TMO1/TEND1*3	
	子と兼用汎用入	P72/TMO0/TEND	00*3/CS6		P72/TMO0/TEND0*3	
	出力ポート	P71/TMRI23* ¹ /Ti	MCI23* ¹ /DRI	EQ1*3/CS5	P71/TMRI23* ¹ /	
					TMCI23*1/DREQ1*3	
		P70/TMRI01/TM0	CI01/DREQ	*3/CS4	P70/TMRI01/TMCI01/	
					DREQ0*3	

ポート 名	概要	モード4	モード5	モード 6	モード7	入出力形態他
ポート9	D/A 変換器* ² アナ	P97/DA1* ²				
水ード 9	D/A 复換品・アフログ出力端子と	P96/DA0* ²				
	兼用汎用入力ポ	P96/DA0*				
	- F					
ポートA	SCI_2* ² 入出力端	PA3/A19/SCK2*	2		PA3/SCK2* ²	入力プルアッ
	子、アドレス出力	PA2/A18/RxD2* ²	2		PA2/RxD2* ²	プ MOS 内蔵、
	端子と兼用汎用	PA1/A17/TxD2* ²			PA1/TxD2* ²	オープンドレ
	入出力ポート	PA0/A16			PA0	イン出力可能
ポートB	TPU _5*2、TPU	PB7/A15/TIOCB	5* ²		PB7/TIOCB5* ²	入力プルアッ
	_4*2、TPU _3*2	PB6/A14/TIOCA	5* ²		PB6/TIOCA5*2	プ MOS 内蔵
	入出力端子、アド	PB5/A13/TIOCB	4* ²		PB5/TIOCB4* ²	
	レス出力端子と 兼用汎用入出力	PB4/A12/TIOCA	4* ²		PB4/TIOCA4*2	
	ポート	PB3/A11/TIOCD	3* ²		PB3/TIOCD3*2	
	3. 1	PB2/A10/TIOCC	3* ²		PB2/TIOCC3*2	
		PB1/A9/TIOCB3	*2		PB1/TIOCB3* ²	
		PB0/A8/TIOCA3	*2		PB0/TIOCA3* ²	
ポートC	アドレス出力端	A7		PC7/A7	PC7	入力プルアッ
	子と兼用汎用入	A6		PC6/A6	PC6	プ MOS 内蔵
	出力ポート	A5		PC5/A5	PC5	
		A4		PC4/A4	PC4	
		А3		PC3/A3	PC3	
		A2		PC2/A2	PC2	
		A1		PC1/A1	PC1	
		A0		PC0/A0	PC0	
ポートD	データ入出力端	D15			PD7	入力プルアッ
	子と兼用汎用入	D14			PD6	プ MOS 内蔵
	出力ポート	D13			PD5	
		D12			PD4	
		D11			PD3	
		D10			PD2	
		D9			PD1	
		D8			PD0	

ポート	概要	モード4	モード5	モード6	モード 7	入出力形態他
名						
ポートE	データ入出力端	PE7/D7			PE7	入力プルアッ
	子と兼用汎用入	PE6/D6			PE6	プ MOS 内蔵
	出力ポート	PE5/D5			PE5	
		PE4/D4			PE4	
		PE3/D3			PE3	
		PE2/D2			PE2	
		PE1/D1			PE1	
		PE0/D0			PE0	
ポートF	割り込み入力端	PF7/φ			PF7/φ	シュミット
	子、バス制御入出	ĀS			PF6	トリガ入力
	力端子、A/D 変換	RD			PF5	(IRQ2、IRQ3)
	器入力端子、WDT 出力端子と兼用	HWR			PF4	
	汎用入出力ポー	PF3/LWR/ADTR	G/IRQ3		PF3/ADTRG/IRQ3	
	۲	PF2/WAIT			PF2	
		PF1/BACK/BUZZ	7		PF1/BUZZ	
		PF0/BREQ/IRQ2			PF0/IRQ2	
ポートG	割り込み入力端	PG4/CS0			PG4	シュミット
	子と兼用汎用入	PG3/Rx/CS1*4			PG3/Rx	トリガ入力
	出力ポート	PG2/Tx/CS2*4			PG2/Tx	(IRQ6、IRQ7)
		PG1/CS3/IRQ7			PG1/ĪRQ7	
		PG0/IRQ6			PG0/IRQ6	

- 【注】 *1 H8S/2237 グループ、H8S/2227 グループにこれらの端子はありません。
 - *2 H8S/2227 グループにこれらの端子はありません。
 - *3 H8S/2239 グループのみサポートしています。
 - *4 H8S/2258 グループのみサポートしています。

10.1 ポート1

ポート 1 は 8 ビットの兼用入出力ポートです。ポート 1 には以下のレジスタがあります。

- ポート1データディレクションレジスタ (P1DDR)
- ポート1データレジスタ (P1DR)
- ポート1レジスタ (PORT1)

10.1.1 ポート 1 データディレクションレジスタ (P1DDR)

PIDDR はポート 1 の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4

- フィト等用「ツトなるりレンスタのドクレスカ法」を参照してください	ライト専用ビッ	トを含むレジスタのアクセス方法」	を参昭してください.
------------------------------------	---------	------------------	------------

ビット	ビット名	初期値	R/W	説 明
7	P17DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットする
6	P16DDR	0	W	と対応する端子は出力ポートとなり、0 にクリアすると入力ポートになります。
5	P15DDR	0	W	
4	P14DDR	0	W	
3	P13DDR	0	W	
2	P12DDR	0	W	
1	P11DDR	0	W	
0	P10DDR	0	W	

10.1.2 ポート1データレジスタ(P1DR)

P1DR はポート 1 の出力データを格納します。

ビット	ビット名	初期値	R/W	説 明
7	P17DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
6	P16DR	0	R/W	
5	P15DR	0	R/W	
4	P14DR	0	R/W	
3	P13DR	0	R/W	
2	P12DR	0	R/W	
1	P11DR	0	R/W	
0	P10DR	0	R/W	

10.1.3 ポート1レジスタ(PORT1)

PORT1 はポート1の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	P17	*	R	このレジスタをリードすると、P1DDR がセットされているビットは P1DR の
6	P16	*	R	値がリードされます。P1DDR がクリアされているビットは端子の状態がリード
5	P15	*	R	されます。
4	P14	*	R	
3	P13	*	R	
2	P12	*	R	
1	P11	*	R	
0	P10	*	R	

【注】 * P17~P10 端子の状態により決定されます。

10.1.4 端子機能

ポート 1 は、TPU (TPU_0、TPU_1、TPU_2)の入出力端子、DMAC*出力端子、割り込み入力端子、アドレス出力端子と兼用になっています。レジスタの設定値と端子機能の関係は以下のとおりです。

【注】 * H8S/2239 グループのみサポートしています。

• P17/TIOCB2/TCLKD

TPU チャネル 2 の設定、TCR_0、TCR_5 の TPSC2 ~ TPSC0 ビットおよび P17DDR ビットの組み合わせにより、次のように切り替わります。

TPU チャネル 2 の設定* ¹	出力設定 入力設定または初期値			
P17DDR	=	0	1	
端子機能	TIOCB2 出力端子	P17 入力端子	P17 出力端子	
		TIOCB2 入力端子* ²		
		TCLKD 入力端子* ³		

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 2 のタイマの動作モードが通常動作または位相計数モードでTIOR_2 の IOB3 = 1 のとき、TIOCB2 入 力端子となります。
 - *3 TCR_0、TCR_5 のいずれかの設定が TPSC2 ~ TPSC0 = 111 のとき、TCLKD 入力端子となります。また、チャネル 2、4 を位相計数モードに設定すると、TCLKD 入力端子となります。

• P16/TIOCA2/IRQ1

TPU チャネル 2 の設定、および P16DDR ビットの組み合わせにより、次のように切り替わります。

TPU チャネル 2 の設定* ¹	出力設定	入力設定または初期値				
P16DDR	-	0	1			
端子機能	TIOCA2 出力端子	P16 入力端子	P16 出力端子			
		TIOCA2 入力端子* ²				
		IRQ1 入力端子* ³				

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 2 のタイマの動作モードが通常動作または位相計数モードで TIOR_2 の IOA3 = 1 の場合に TIOCA2 入力端子となります。
 - *3 外部割り込み端子として使用する場合は、他の機能として使用しないでください。

• P15/TIOCB1/TCLKC

TPU チャネル 1 の設定、TCR_0、TCR_2、TCR_4、TCR_5 の TPSC2 ~ TPSC0 ビット、および P15DDR ビット の組み合わせにより、次のように切り替わります。

TPU チャネル 1 の設定* ¹	出力設定	入力設定または初期値			
P15DDR	-	0	1		
端子機能	TIOCB1 出力端子	P15 入力端子	P15 出力端子		
		TIOCB1 入力端子* ²			
		TCLKC 入力端子* ³			

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 1 のタイマの動作モードが通常動作または位相計数モードで TIOR_1 の IOB3 ~ IOB0 = 10xx のとき、TIOCB1 入力端子となります。
 - *3 TCR_0、TCR_2 のいずれかの設定が TPSC2 ~ TPSC0 = 110 または TCR_4、TCR_5 のいずれかの設定が TPSC2 ~ TPSC0 = 101 のとき、TCLKC 入力端子となります。また、チャネル 2、4 を位相計数モードに設定すると、TCLKC 入力端子となります。

• P14/TIOCA1/IRQ0

TPU チャネル 1 の設定、および P14DDR ビットの組み合わせにより、次のように切り替わります。

TPU チャネル 1 の設定* ¹	出力設定	入力設定または初期値			
P14DDR	-	0	1		
端子機能	TIOCA1 出力端子	P14 入力端子	P14 出力端子		
		TIOCA1 入力端子*²			
		IRQ0 入力端子*3			

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 1 のタイマの動作モードが通常動作または位相計数モードで TIOR_1 の IOA3 ~ IOA0 = 10xx のとき、TIOCA1 入力端子となります。
 - *3 外部割り込み端子として使用する場合は、他の機能として使用しないでください。

P13/TIOCD0/TCLKB/A23

動作モードと TPU チャネル 0 の設定、TCR_0 ~ TCR_2 の TPSC2 ~ TPSC0 ビット、PFCR の AE3 ~ AE0 ビット、および P13DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4	~ 6		モード 7			
AE3~AE0	B'1111	B'1	111 以外		-			
TPU チャネル 0 の設定* ¹	-	出力設定 入力設定または初期値			出力設定	入力設定また	たは初期値	
P13DDR	=	=	0	1	-	0	1	
端子機能	A23 出力端子	TIOCD0 出力端子	P13 入力端子	P13 出力端子	TIOCD0 出力端子	P13 入力端子	P13 出力端子	
		TIOCD0 入力端子* ²			TIOCD0 λ	、力端子*2		
		TCLK	B 入力端子* ³		TC	LKB 入力端子	*3	

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 0 のタイマの動作モードが通常動作で TIORL_0 の IOD3 ~ IOD0 = 10xx のとき、TIOCD0 入力端子となります。
 - *3 TCR_0 ~ TCR_2 のいずれかの設定が TPSC2 ~ TPSC0 = 101 のとき、TCLKB 入力端子となります。また、チャネル 1、5 を位相計数モードに設定すると、TCLKB 入力端子となります。

• P12/TIOCC0/TCLKA/A22

動作モードと TPU チャネル 0 の設定、TCR_0 ~ TCR_5 の TPSC2 ~ TPSC0 ビット、PFCR の AE3 ~ AE0 ビット、および P12DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード・	4~6	モード7			
AE3 ~ AE0	B'1111	В	'1111 以外		-		
TPU チャネル 0 の設定* ¹	-	出力設定 入力設定または初期値			出力設定	入力設定ま	たは初期値
P12DDR	-	-	0	1	-	0	1
端子機能	A22 出力端子	TIOCC0 出力端子	P12 入力端子	P12 出力端子	TIOCC0 出力端子	P12 入力端子	P12 出力端子
		TIOCC0 入力端子* ²			TIOCC0 λ	、力端子* ²	
		TCL	KA 入力端子*	3	TCLKA 入力端子* ³		

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 0 のタイマの動作モードが通常動作で TIORL_0 の IOC3 ~ IOC0 = 10xx のとき、TIOCC0 入力端子となります。
 - *3 TCR_0~TCR_5 のいずれかの設定が TPSC2~TPSC0 = 100 の場合に TCLKA 入力端子となります。また、チャネル 1、5 を位相計数モードに設定すると、TCLKA 入力端子となります。

P11/TIOCB0/DACK1/A21

動作モードとTPUチャネル0の設定、PFCRのAE3~AE0ビット、DMABCRHのSAE1ビット*³、およびP11DDRビットの組み合わせにより、次のように切り替わります。

動作モード		:	モード4~6		モード7			
AE3~AE0	B'111x		B'111x	以外		-		
SAE1*3	-	0			1	-		
TPU チャネル 0 の設定* ¹	-	出力設定	出力設定 入力設定または初期値			出力設定	入力設定ま	たは初期値
P11DDR	-	-	0	1	-	-	0	1
端子機能	A21	TIOCB0	P11	P11	DACK1*3	TIOCB0	P11	P11
	出力端子	出力端子	入力端子	出力端子	出力端子	出力端子	入力端子	出力端子
			TIO	CB0 入力端 ⁻	子* ²		TIOCB0 入	力端子*2

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 0 のタイマの動作モードが通常動作で TIORH_0 の IOB3 ~ IOB0 = 10xx のとき、TIOCB0 入力端子となります。
 - *3 H8S/2239 グループのみです。

• P10/TIOCA0/DACK0/A20

動作モードとTPUチャネル0の設定、PFCRのAE3~AE0ビット、DMABCRHのSAE0ビット*³、およびP10DDRビットの組み合わせにより、次のように切り替わります。

動作モード		モード 4~6 モード 7						
AE3 ~ AE0	B'1101	(B'	1101 または	B'111x) կ	以外	-		
	または							
	B'111x							
SAE0*3	-		0			-		
TPU チャネル 0 の設定* ¹	-	出力設定	入力設定ま#	とは初期値	-	出力設定	入力設定ま	たは初期値
P10DDR	-	-	0	1	-	-	0	1
端子機能	A20	TIOCA0	P10	P10	DACK0*3	TIOCA0	P10	P10
	出力端子	出力端子	入力端子	出力端子	出力端子	出力端子	入力端子	出力端子
			TIO	CA0 入力端-	子* ²		TIOCA0 λ	.力端子* ²

- 【注】 *1 TPUチャネルの設定は「第 11 章 16 ビットタイマパルスユニット(TPU)」を参照してください。
 - *2 TPU チャネル 0 のタイマの動作モードが通常動作で TIORH_0 の IOA3 ~ IOA0 = 10xx のとき、TIOCA0 入力端子となります。
 - *3 H8S/2239 グループのみです。

10.2 ポート3

ポート 3 は 7 ビットの兼用入出力ポートです。 P34、 P35、 SCK1 は NMOS プッシュプル出力となります。 * ポート 3 には以下のレジスタがあります。

- ポート3データディレクションレジスタ (P3DDR)
- ポート3データレジスタ(P3DR)
- ポート3レジスタ (PORT3)
- ポート3オープンドレインコントロールレジスタ (P3ODR)

【注】 * H8S/2237 グループ、H8S/2227 グループは CMOS 出力です。

10.2.1 ポート 3 データディレクションレジスタ (P3DDR)

P3DDR は、ポート3の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7		不定		リザーブビット
				リードすると不定値が読み出されます。
6	P36DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを1にセット
5	P35DDR	0	W	すると対応する端子は出力ポートとなり、0 にクリアすると入力ポートに
4	P34DDR	0	W	なります。
3	P33DDR	0	W	
2	P32DDR	0	W	
1	P31DDR	0	W	
0	P30DDR	0	W	

10.2.2 ポート 3 データレジスタ (P3DR)

P3DR は、ポート3の出力データを格納します。

ビット	ビット名	初期値	R/W	説 明
7		不定		リザーブビット
				リードすると不定値が読み出されます。
6	P36DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
5	P35DR	0	R/W	
4	P34DR	0	R/W	
3	P33DR	0	R/W	
2	P32DR	0	R/W	
1	P31DR	0	R/W	
0	P30DR	0	R/W	

10.2.3 ポート 3 レジスタ (PORT3)

PORT3は、ポート3の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説明
7		不定		リザーブビット
				リードすると不定値が読み出されます。
6	P36	*	R	このレジスタをリードすると、P3DDR がセットされているビットは、P3DR
5	P35	*	R	の値がリードされます。P3DDR がクリアされているビットは端子の状態が
4	P34	*	R	リードされます。
3	P33	*	R	
2	P32	*	R	
1	P31	*	R	
0	P30	*	R	

【注】 * P36~P30 端子の状態により決定されます。

10.2.4 ポート 3 オープンドレインコントロールレジスタ (P3ODR)

P3ODR は、ポート3の PMOS のオン/オフを制御します。

ビット	ビット名	初期値	R/W	説 明
7		不定		リザーブビット
				リードすると不定値が読み出されます。
6	P36ODR	0	R/W	P36、P33~P30 は、このビットを 1 にセットすると対応する端子は NMOS
5	P35ODR	0	R/W	オープンドレイン出力となり、0 にクリアすると CMOS 出力になります。
4	P34ODR	0	R/W	P35、P34 は、このビットを 1 にセットすると対応する端子は NMOS オー
3	P33ODR	0	R/W	プンドレイン出力となり、0 にクリアすると NMOS プッシュプル出力にな
2	P32ODR	0	R/W	ります。*
1	P31ODR	0	R/W	
0	P30ODR	0	R/W	

【注】 * H8S/2237 グループ、H8S/2227 グループでは、0 にクリアすると CMOS 出力になります。

10.2.5 端子機能

ポート 3 は、SCI 入出力端子、I²C バスインタフェース*入出力端子、割り込み入力端子と兼用になっています。 図 10.1 に示すように、P35、P34、SCK1、SCL0、SDA0 のタイプのオープンドレイン出力形式の場合、本 LSI の電源がダウンした場合でも、バスラインに影響を与えることはありません。システムで、本 LSI に電源が供給されない状態があるバスラインを使用する場合は(a)のオープンドレイン出力を使用してください。

【注】 * H8S/2237 グループ、H8S/2227 グループには I²C バスインタフェースはありません。




図 10.1 オープンドレイン出力形式の違い

P34、P35、SCK1 の NMOS プッシュプル出力*は High 出力を設定しても負荷にかかわらず Vcc レベルは出力されません。Vcc レベルを出力するにはプルアップ抵抗を外付けする必要があります。

- 【注】 1. プルアップ抵抗を外付けした場合、信号の立ち下がり、立ち上がり時間が長くなりますのでご注意ください。信号の立ち下がり、立ち上がり時間が長い信号を入力する場合、シュミットトリガ回路などノイズ除去機能がある入力回路を使用してください。
 - 2. 高速で動作させる場合にはレベルシフタを入れるなど外付け回路で対策してください。
 - 3. 出力特性に関しては表 27.2、表 27.14、表 27.27、表 27.39 の出力 High レベル電圧 P34、P35 を参照してください。 プルアップ抵抗値に関しては表 27.3、表 27.15、表 27.28、表 27.40 の出力許容電流を満足する値にしてください。
 - * H8S/2227 グループ、H8S/2237 グループにはありません。

H8S/2227 グループ、H8S/2237 グループは IIC バス機能を持たず、P34、P35 端子の出力は CMOS 出力(各端子の P34ODR、P35ODR = 0 のとき)です。H8S/2633 エバチップ、H8S/2238 エバチップを搭載したエミュレータをご使用の場合、本端子は NMOS プッシュプル出力ですので、H8S/2227 グループ、H8S/2237 グループとは端子の出力特性が異なります。P34、P35 端子に関して CMOS 出力を必要とする場合、エミュレータの P34、P35 端子は適切な抵抗によりプルアップしてください。

• P36

P36DDRビットの組み合わせにより、次のように切り替わります。

P36DDR	0	1
端子機能	P36 入力端子	P36 出力端子*

【注】 * P36ODR = 1 のとき、NMOS オープンドレイン出力になります。

• P35/SCK1/SCL0/IRQ5

 IIC_0 の $ICCR_0$ の ICCE ビット $*^3$ 、 SCI_1 の SMR_1 の C/\overline{A} ビット、 SCR_1 の CKE1、CKE0 ビット、および P35DDR ビットの組み合わせにより、次のように切り替わります。SCL0 入出力端子として使用するときは、 C/\overline{A} ビット、 CKE1、CKE0 ビットは必ず 0 にクリアしてください。なお、SCL0 の出力形式は、NMOS オープンドレイン出力となり、直接バス駆動が可能です。また、P35 出力端子、SCK1 出力端子に設定したときの出力形式は NMOS プッシュプル出力 $*^4$ となります。

ICE*3	0 1						
CKE1		0			1	0	
C/A		0		1	-	0	
CKE0	()	1	-	-	0	
P35DDR	0	1	-	-	-	-	
端子機能	P35 入力端子	P35 出力端子* ¹	SCK1 出力端子* ¹	SCK1 出力端子* ¹	SCK1 入力端子	SCL0* ³ 入出力端子	
		IRQ5 人力端子* ²					

- 【注】 *1 P35ODR = 1 のとき NMOS オープンドレイン出力になり、P35ODR = 0 のとき NMOS プッシュプル出力*⁴ となります。
 - *2 外部割り込み端子として使用する場合は、他の機能として使用しないでください。
 - *3 H8S/2237 グループ、H8S/2227 グループにはありません。
 - *4 H8S/2237 グループ、H8S/2227 グループでは CMOS 出力となります。

• P34/RxD1/SDA0

 IIC_0 の $ICCR_0$ の ICE ビット *2 、 SCI_0 の SCR_0 の RE ビット、および P34DDR ビットの組み合わせにより、次のように切り替わります。P34 出力端子に設定したときの出力形式は RMOS プッシュプル出力 *3 となります。また、RDAO の出力形式は、RMOS オープンドレイン出力となり、直接バス駆動が可能です。

ICE*2		0					
RE	0		1	-			
P34DDR	0	1		-			
端子機能	P34 入力端子	P34 出力端子* ¹	RxD1 入力端子	SDA0 入出力端子* ²			

- 【注】 *1 P34ODR = 1 のとき NMOS オープンドレイン出力になり、P34ODR = 0 のとき NMOS プッシュブル出力*³となります。
 - *2 H8S/2237 グループ、H8S/2227 グループにはありません。
 - *3 H8S/2237 グループ、H8S/2227 グループでは CMOS 出力となります。

• P33/TxD1/SCL1

 IIC_1 の $ICCR_1$ の ICE ビット $*^2$ 、 SCI_1 の SCR_1 の TE ビット、および P33DDR ビットの組み合わせにより、次のように切り替わります。SCL1 の出力形式は、NMOS オープンドレイン出力となり、直接バス駆動が可能です。

ICE*2		1		
TE	0		1	-
P33DDR	0	1		-
端子機能	P33 入力端子	P33 出力端子* ¹	TxD1 出力端子* ¹	SCL1 入出力端子* ²

- 【注】 *1 P33ODR = 1 のとき、NMOS オープンドレイン出力になります。
 - *2 H8S/2237 グループ、H8S/2227 グループにはありません。

P32/SCK0/SDA1/IRQ4

 IIC_1 の $ICCR_1$ の ICCE ビット $*^3$ 、 SCI_0 の SMR_0 の C/\overline{A} ビット、 SCR_0 の CKE1、CKE0 ビット、および P32DDR ビットの組み合わせにより、次のように切り替わります。SDA1 入出力端子として使用するときは、 C/\overline{A} ビット、CKE0 ビット、CKE1 ビットは必ず 0 にクリアしてください。なお、SDA1 の出力形式は、NMOS オープンドレイン出力となり、直接バス駆動が可能です。

ICE*3		1				
CKE1		()		1	0
C/Ā		0		1	-	0
CKE0	()	1	-	-	0
P32DDR	0	1	-	-	-	-
端子機能	P32	P32	SCK0	SCK0	SCK0	SDA1*3
	入力端子	出力端子* ¹	出力端子* ¹ 出力端子* ¹		入力端子	入出力端子
			ĪRQ4 入	力端子* ²		

- 【注】 *1 P32ODR = 1 のとき、NMOS オープンドレイン出力になります。
 - *2 外部割り込み端子として使用する場合は、他の機能として使用しないでください。
 - *3 H8S/2237 グループ、H8S/2227 グループにはありません。

• P31/RxD0

SCI_0 の SCR_0 の RE ビット、および P31DDR ビットの組み合わせにより、次のように切り替わります。

RE	0		1
P31DDR	0	1	-
端子機能	P31 入力端子	P31 出力端子*	RxD0 入力端子

【注】 * P31ODR = 1 のとき、NMOS オープンドレイン出力になります。

• P30/TxD0

SCI 0 の SCR 0 の TE ビット、および P30DDR ビットの組み合わせにより、次のように切り替わります。

TE	0		1
P30DDR	0	1	-
端子機能	P30 入力端子	P30 出力端子*	TxD0 出力端子*

【注】 * P30ODR = 1 のとき、NMOS オープンドレイン出力になります。

10.3 ポート4

ポート4は8ビットの兼用入力ポートです。ポート4には以下のレジスタがあります。

● ポート4レジスタ (PORT4)

10.3.1 ポート 4 レジスタ (PORT4)

PORT4は、ポート4の端子の状態を反映します。

ビット	ビット名	初期値	R/W	説 明
7	P47	*	R	このレジスタをリードすると、常に端子の状態が読み出されます。
6	P46	*	R	
5	P45	*	R	
4	P44	*	R	
3	P43	*	R	
2	P42	*	R	
1	P41	*	R	
0	P40	*	R	

【注】 * P47~P40 端子の状態により決定されます。

10.3.2 端子機能

ポート 4 は、A/D 変換器のアナログ入力端子 (AN7 ~ AN0) と兼用になっています。

10.4 ポート7

ポート 7 は 8 ビットの兼用入出力ポートです。ポート 7 には以下のレジスタがあります。

- ポート7データディレクションレジスタ (P7DDR)
- ポート7データレジスタ (P7DR)
- ポート7レジスタ (PORT7)

10.4.1 ポート 7 データディレクションレジスタ (P7DDR)

P7DDR は、ポート 7 の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	P77DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを1にセット
6	P76DDR	0	W	すると対応する端子は出力ポートとなり、0 にクリアすると入力ポートに
5	P75DDR	0	W	なります。
4	P74DDR	0	W	
3	P73DDR	0	W	
2	P72DDR	0	W	
1	P71DDR	0	W	
0	P70DDR	0	W	

10.4.2 ポート 7 データレジスタ (P7DR)

P7DR は、ポート7の出力データを格納します。

ビット	ビット名	初期値	R/W	説 明
7	P77DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
6	P76DR	0	R/W	
5	P75DR	0	R/W	
4	P74DR	0	R/W	
3	P73DR	0	R/W	
2	P72DR	0	R/W	
1	P71DR	0	R/W	
0	P70DR	0	R/W	

10.4.3 ポート 7 レジスタ (PORT7)

PORT7は、ポート7の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説明
7	P77	*	R	このレジスタをリードすると、P7DDR がセットされているビットは、P7DR
6	P76	*	R	の値がリードされます。P7DDR がクリアされているビットは端子の状態が
5	P75	*	R	リードされます。
4	P74	*	R	
3	P73	*	R	
2	P72	*	R	
1	P71	*	R	
0	P70	*	R	

【注】 * P77~P70 端子の状態により決定されます。

10.4.4 端子機能

ポート 7 は、TMR(TMR_0 、 TMR_1 、 TMR_2^{*1} 、 TMR_3^{*1})入出力端子、バス制御出力端子、SCI 入出力端子、 $DMAC^{*2}$ 入出力端子と兼用になっています。レジスタの設定値と端子の関係は以下のとおりです。

【注】 *1 H8S/2237 グループ、H8S/2227 グループにはありません。

*2 H8S/2239 グループのみサポートします。

• P77/TxD3

SCI_3 の SCR_3 の TE ビットと P77DDR ビットの組み合わせにより、次のように切り替わります。

TE	(1	
P77DDR	0	-	
端子機能	P77 入力端子	P77 出力端子	TxD3 出力端子

• P76/RxD3

SCI_3 の SCR_3 の RE ビットと P76DDR ビットの組み合わせにより、次のように切り替わります。

RE	(1	
P76DDR	0	-	
端子機能	P76 入力端子	P76 出力端子	RxD3 入力端子

P75/TMO3/SCK3

TMR_3*の TCSR_3 の OS3 ~ OS0 ビット、SCI_3 の SCR_3 の CKE1、CKE0 ビット、SMR_3 の C/A、および P75DDR ビットの組み合わせにより、次のように切り替わります。

OS3 ~ OS0*			いずれかが 1				
CKE1		0 1					
C/Ā		0 1				-	
CKE0	()	1	-	=	-	
P75DDR	0 1		-	-	-	-	
端子機能	P75 入力端子	P75 出力端子	SCK3 出力端子	SCK3 出力端子	SCK3 入力端子	TMO3*出力端子	

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

• P74/TMO2/MRES

TMR_2*の TCSR_2 の OS3 ~ OS0 ビット、SYSCR の MRESE ビット、および P74DDR ビットの組み合わせにより、次のように切り替わります。

MRESE		1		
OS3 ~ OS0*	すべ	てが 0	いずれかが 1	-
P74DDR	0 1		-	0
端子機能	P74 入力端子 P74 出力端子		TMO2*出力端子	MRES 入力端子

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

• P73/TMO1/TEND1/CS7

動作モードと DMAC*の DMATCR の TEE1 ビット、TMR_1 の TCSR_1 の OS3 ~ OS0 ビット、および P73DDR ビットの組み合わせにより次のように切り替わります。

動作モード		€−	ド4~6		モード7			
TEE1*	0			1	0			1
OS3 ~ OS0	すべ	てが 0	いずれかが 1	-	すべてが 0		いずれかが 1	-
P73DDR	0	1	-	-	0	1	-	-
端子機能	P73 入力端子	CS7 出力端子	TMO1 出力端子	TEND1* 出力端子	P73 入力端子	P73 出力端子	TMO1 出力端子	TEND1* 出力端子

【注】 * H8S/2239 グループのみサポートしています。

• P72/TMO0/TEND0/CS6

動作モードと DMAC*の DMATCR の TEE0 ビット、TMR_0 の TCSR_0 の OS3 ~ OS0 ビット、および P72DDR ビットの組み合わせにより次のように切り替わります。

動作モード		€−	ド4~6		モード 7			
TEE0*	0			1	0			1
OS3 ~ OS0	すべ	てが 0	いずれかが 1	-	すべてが 0		いずれかが 1	
P72DDR	0	1	-	-	0	1	-	-
端子機能	P72 入力端子	CS6 出力端子	TMO0 出力端子	TEND0* 出力端子	P72 入力端子	P72 出力端子	TMO0 出力端子	TENDO* 出力端子

【注】 * H8S/2239 グループのみサポートしています。

• P71/TMRI23/TMCI23/DREQ1/CS5

動作モードと P71DDR ビットの組み合わせにより次のように切り替わります。

動作モード	モード	4~6	モード 7		
P71DDR	0	1	0	1	
端子機能	P71 入力端子	CS5 出力端子	P71 入力端子	P71 出力端子	
	TMRI23* ¹ 、TMCI23* ¹ 、 DREQ1* ² 入力端子	-	TMRI23* ¹ 、TMCI23* ¹ 、DREQ1* ² 入力端子		

【注】 *1 H8S/2237 グループ、H8S/2227 グループにはありません。

*2 H8S/2239 グループのみサポートしています。

• P70/TMRI01/TMCI01/DREQ0/CS4

動作モードと P70DDR ビットの組み合わせにより次のように切り替わります。

動作モード	モード	4~6	モード 7		
P70DDR	0	1	0	1	
端子機能	P70 入力端子	CS4 出力端子	P70 入力端子	P70 出力端子	
	TMRI01、TMCI01、 DREQ0*入力端子	-	TMRI01、TMCI01、D	REQ0*入力端子	

【注】 * H8S/2239 グループのみサポートしています。

10.5 ポート9

ポート9は2ビットの兼用入力ポートです。ポート9には以下のレジスタがあります。

● ポート9レジスタ (PORT9)

10.5.1 ポート 9 レジスタ (PORT9)

PORT9は、ポート9の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	P97	*	R	このレジスタをリードすると、常に端子の状態が読み出されます。
6	P96	*	R	
5~0			R	リザーブビット
				リードすると不定値が読み出されます。

【注】 * P97、P96 端子の状態により決定されます。

10.5.2 端子機能

ポート9は、D/A 変換器*のアナログ出力(DA1、DA0)と兼用になっています。

【注】 * H8S/2227 グループにはありません。

10.6 ポートA

ポート A は 4 ビットの兼用入出力ポートです。ポート A には以下のレジスタがあります。

- ポートAデータディレクションレジスタ (PADDR)
- ポートAデータレジスタ (PADR)
- ポートAレジスタ (PORTA)
- ポートAプルアップMOSコントロールレジスタ(PAPCR)
- ポートAオープンドレインコントロールレジスタ (PAODR)

10.6.1 ポート A データディレクションレジスタ (PADDR)

PADDR は、ポート A の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説明		
7 ~ 4		不定		リザーブビット		
				リードすると不定値が読み出されます。		
3	PA3DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセット		
2	PA2DDR	0	W	すると対応する端子は出力ポートとなり、0 にクリアすると入力ポートに		
1	PA1DDR	0	W	なります。		
0	PA0DDR	0	W			

10.6.2 ポート A データレジスタ (PADR)

PADR は、ポート A の出力データを格納します。

ビット	ビット名	初期値	R/W	説 明		
7 ~ 4		不定		リザーブビット		
				リードすると不定値が読み出されます。		
3	PA3DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。		
2	PA2DR	0	R/W			
1	PA1DR	0	R/W			
0	PA0DR	0	R/W			

10.6.3 ポート A レジスタ (PORTA)

PORTA は、ポート A の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説明			
7 ~ 4		不定		リザーブビット			
				リードすると不定値が読み出されます。			
3	PA3	*	R	このレジスタをリードすると、PADDR がセットされているビットは、PADR			
2	PA2	*	R	の値がリードされます。PADDR がクリアされているビットは端子の状態が			
1	PA1	*	R	リードされます。			
0	PA0	*	R				

【注】 * PA3~PA0端子の状態により決定されます。

PAPCR は、ポート A の入力プルアップ MOS のオン / オフを制御します。

ビット	ビット名	初期値	R/W	説 明			
7 ~ 4		不定		リザーブビット			
				リードすると不定値が読み出されます。			
3	PA3PCR	0	R/W	端子が入力状態のとき、このレジスタの1にセットされたビットに対応			
2	PA2PCR	0	R/W	する端子の入力プルアップ MOS がオンします。			
1	PA1PCR	0	R/W				
0	PA0PCR	0	R/W				

10.6.5 ポート A オープンドレインコントロールレジスタ (PAODR)

PAODR は、ポート A の端子の出力形態を選択します。

ビット	ビット名	初期値	R/W	説 明			
7~4		不定		リザーブビット			
				リードすると不定値が読み出されます。			
3	PA3ODR	0	R/W	このビットを 1 にセットすると対応する端子は NMOS オープンドレイン			
2	PA2ODR	0	R/W	出力となり、0 にクリアすると CMOS 出力になります。			
1	PA10DR	0	R/W				
0	PA0ODR	0	R/W				

10.6.6 端子機能

ポートAは、アドレス出力端子、SCI_2*入出力端子と兼用になっています。レジスタの設定値と端子の関係は以下のとおりです。

【注】 * H8S/2227 グループにはありません。

• PA3/A19/SCK2

動作モードと PFCR の AE3 ~ AE0 ビット、SCI_2*2の SMR_2 の C/A、SCR_2 の CKE1、CKE0 ビット、および PA3DDR ビットにより次のように切り替わります。

動作モード	モード 4~6									
AE3 ~ AE0	B'11xx		B'11xx 以外							
CKE1	-		0 1							
C/Ā*2	-		0		1	-				
CKE0	-		0	1	-	-				
PA3DDR	-	0 1		-	-	-				
端子機能	A19 出力端子	PA3 入力端子	PA3 出力端子* ¹	SCK2* ² 出力端子* ¹	SCK2* ² 出力端子* ¹	SCK2* ² 入力端子				

動作モード	モード7									
AE3 ~ AE0		-								
CKE1		0 1								
C/Ā*²		0		1	-					
CKE0		0	1	-	-					
PA3DDR	0 1		-	-	-					
端子機能	PA3 入力端子	PA3 出力端子* ¹	SCK2* ² 出力端子* ¹	SCK2* ² 出力端子* ¹	SCK2* ² 入力端子					

【注】 *1 PAODR の PA3ODR = 1 のとき、NMOS オープンドレイン出力になります。

*2 H8S/2227 グループにはありません。

PA2/A18/RxD2

動作モードと PFCR の AE3 ~ AE0 ビット、SCI_2*2の SCR_2の RE ビット、および PA2DDR ビットにより次のように切り替わります。

動作モード		モード		モード7			
AE3 ~ AE0	B'1011 または B'11xx	(B'1011	または B'11xx)	以外		-	
RE* ²	-	0		1	0		1
PA2DDR	-	0	1	-	0	1	-
端子機能	A18 出力端子	PA2 入力端子	PA2 出力端子* ¹	RxD2* ² 入力端子	PA2 入力端子	PA2 出力端子* ¹	RxD2* ² 入力端子

- 【注】 *1 PAODR の PA2ODR = 1 のとき、NMOS オープンドレイン出力になります。
 - *2 H8S/2227 グループにはありません。

• PA1/A17/TxD2

動作モードと PFCR の AE3 ~ AE0 ビット、SCI_2*2の SCR_2の TE ビット、および PA1DDR ビットにより次のように切り替わります。

動作モード		モードム		モード7			
AE3~AE0	B'101x またはB'11xx	(B'101x	または B'11xx)	以外		-	
TE* ²	-	0	1	1	0		1
PA1DDR	-	0	1	-	0	1	-
端子機能	A17 出力端子	PA1 入力端子	PA1 出力端子* ¹	TxD2* ² 出力端子* ¹	PA1 入力端子	PA1 出力端子* ¹	TxD2* ² 出力端子* ¹

- 【注】 *1 PAODR の PA1ODR = 1 のとき、NMOS オープンドレイン出力になります。
 - *2 H8S/2227 グループにはありません。

PA0/A16

動作モードと PFCR の AE3 ~ AE0 ビット、および PA0DDR ビットにより次のように切り替わります。

動作モード	ŧ-	モード 7			
AE3~AE0	(B'0xxx またはB'1000) 以外	B'0xxx また	:はB'1000		-
PA0DDR	-	0	1	0	1
端子機能	A16 出力端子	PA0 入力端子	PA0 出力端子*	PA0 入力端子	PA0 出力端子*

【注】 * PAODR の PAOODR = 1 のとき、NMOS オープンドレイン出力になります。

10.6.7 ポート A 入力プルアップ MOS の状態

ポート A は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。入力プルアップ MOS は、ビット単位でオン / オフを指定できます。入力プルアップ MOS の状態を表 10.2 に示します。

表 10.2 ポート A 入力プルアップ MOS の状態

端子	パワーオン リセット	ハードウェア スタンバイ モード	マニュアル リセット	ソフトウェア スタンバイ モード	その他の動作時	
アドレス出力、ポート出力、 SCI 出力	OFF		OFF			
ポート入力、SCI入力				ON/OFF		

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON/OFF: PADDR=0 かつ PAPCR=1 のときオン状態、その他のときはオフ状態です。

10.7 ポートB

ポートBは8ビットの兼用入出力ポートです。ポートBには以下のレジスタがあります。

- ポートBデータディレクションレジスタ (PBDDR)
- ポートBデータレジスタ (PBDR)
- ポートBレジスタ (PORTB)
- ポートBプルアップMOSコントロールレジスタ (PBPCR)

10.7.1 ポート B データディレクションレジスタ (PBDDR)

PBDDR はポート B の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説明
7	PB7DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを1にセットす
6	PB6DDR	0	W	ると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになり
5	PB5DDR	0	W	ます。
4	PB4DDR	0	W	
3	PB3DDR	0	W	
2	PB2DDR	0	W	
1	PB1DDR	0	W	
0	PB0DDR	0	W	

10.7.2 ポート B データレジスタ (PBDR)

PBDR はポート B の出力データを格納します。

ビット	ビット名	初期値	R/W	説 明
7	PB7DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
6	PB6DR	0	R/W	
5	PB5DR	0	R/W	
4	PB4DR	0	R/W	
3	PB3DR	0	R/W	
2	PB2DR	0	R/W	
1	PB1DR	0	R/W	
0	PB0DR	0	R/W	

10.7.3 ポートBレジスタ(PORTB)

PORTB はポート B の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	PB7	*	R	このレジスタをリードすると、PBDDR がセットされているビットは PBDR の
6	PB6	*	R	値がリードされます。PBDDR がクリアされているビットは端子の状態がリー
5	PB5	*	R	ドされます。
4	PB4	*	R	
3	PB3	*	R	
2	PB2	*	R	
1	PB1	*	R	
0	PB0	*	R	

【注】 * PB7~PB0 端子の状態により決定されます。

10.7.4 ポート B プルアップ MOS コントロールレジスタ (PBPCR)

PBPCR はポート B の入力プルアップ MOS のオン / オフを制御します。

ビット	ビット名	初期値	R/W	説 明
7	PB7PCR	0	R/W	端子が入力状態のとき、このレジスタの1にセットされたビットに対応する
6	PB6PCR	0	R/W	端子の入力プルアップ MOS がオンします。
5	PB5PCR	0	R/W	
4	PB4PCR	0	R/W	
3	PB3PCR	0	R/W	
2	PB2PCR	0	R/W	
1	PB1PCR	0	R/W	
0	PB0PCR	0	R/W	

10.7.5 端子機能

ポートBの各端子は、TPU(TPU_3*、TPU_4*、TPU_5*)入出力端子、アドレス出力端子と兼用となっています。 レジスタの設定値と端子機能の関係は以下のとおりです。

【注】 * H8S/2227 グループにはありません。

• PB7/A15/TIOCB5

動作モードと TPU チャネル $5*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB7DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4		モード7				
AE3~AE0	B'1xxx	В	'1xxx 以外		-			
TPU チャネル 5 の設定* ¹ * ³		出力設定	入力設定ま	たは初期値	出力設定	入力設定または初期値		
PB7DDR	-	-	0	0 1		0	1	
端子機能	A15	TIOCB5*3	PB7	PB7	TIOCB5*3	PB7	PB7	
	出力端子	出力端子	入力端子 出力端子		出力端子	入力端子	出力端子	
		TIOCB5* ³ 入力端子* ²				TIOCB5*3	\力端子* ²	

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 5 のタイマの動作モードが通常動作または位相計数モードでTIOR_5 の IOB3 = 1 のとき、TIOCB5 入 力端子となります。
 - *3 H8S/2227 グループにはありません。

• PB6/A14/TIOCA5

動作モードと TPU チャネル $5*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB6DDR ビットの組み合わせにより、次のように切り替わります。

動作モード	モード 4~6				モード7			
AE3~AE0	B'0111 またはB'1xxx	(B'0111 または B'1xxx) 以外			-			
TPU チャネル 5 の設定* ¹ * ³	-	出力設定	入力設定ま	たは初期値	出力設定	入力設定または初期値		
PB6DDR	-	-	0	1	-	0	1	
端子機能	A14	TIOCA5*3	PB6	PB6	TIOCA5*3	PB6	PB6	
	出力端子	出力端子	入力端子	入力端子 出力端子		入力端子	出力端子	
			TIOCA5* ³ 入力端子* ²			TIOCA5* ³ 入力端子* ²		

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット(TPU)」を参照してください。
 - *2 TPU チャネル 5 のタイマの動作モードが通常動作または位相計数モードでTIOR_5 の IOA3 = 1 のとき、TIOCA5 入力端子となります。
 - *3 H8S/2227 グループにはありません。

• PB5/A13/TIOCB4

動作モードと TPU チャネル $4*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB5DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4	~ 6	~ 6			モード 7		
AE3~AE0	B'011x	(B'011x またはB'1xxx) 以外			-				
	または B'1xxx								
TPU チャネル 4 の設定* ¹ * ³	-	出力設定	入力設定ま	たは初期値	出力設定	入力設定または初期値			
PB5DDR	•	=	0	1	ı	0	1		
端子機能	A13	TIOCB4*3	PB5	PB5	TIOCB4*3	PB5	PB5		
	出力端子	出力端子	入力端子 出力端子		出力端子	入力端子	出力端子		
		TIOCB4* ³ 入力端子* ²				TIOCB4* ³ 入力端子* ²			

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 4 のタイマの動作モードが通常動作または位相計数モードでTIOR_4 の IOB3 ~ IOB0 = 10xx のとき、TIOCB4 入力端子となります。
 - *3 H8S/2227 グループにはありません。

PB4/A12/TIOCA4

動作モードと TPU チャネル $4*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB4DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4	モード7				
AE3 ~ AE0	(B'0100 または	B'0100 または B'00xx			-		
	B'00xx) 以外						
TPU チャネル 4 の設定* ¹ * ³	-	出力設定	入力設定ま	たは初期値	出力設定	入力設定または初期値	
PB4DDR	=		0	1	-	0	1
端子機能	A12	TIOCA4*3	PB4	PB4	TIOCA4*3	PB4	PB4
	出力端子	出力端子	入力端子 出力端子		出力端子	入力端子	出力端子
			TIOCA4*3	入力端子* ²		TIOCA4* ³ 入力端子* ²	

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 4 のタイマの動作モードが通常動作または位相計数モードでTIOR_4 の IOA3 ~ IOA0 = 10xx のとき、TIOCA4 入力端子となります。
 - *3 H8S/2227 グループにはありません。

• PB3/A11/TIOCD3

動作モードと TPU チャネル $3*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB3DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4	~ 6		モード7			
AE3~AE0	B'00xx 以外		B'00xx		-			
TPU チャネル 3 の設定* ¹ * ³	=	出力設定	入力設定ま	たは初期値	出力設定	入力設定または初期値		
PB3DDR	=	-	0	0 1		0	1	
端子機能	A11	TIOCD3*3	PB3	PB3	TIOCD3*3	PB3	PB3	
	出力端子	出力端子	入力端子 出力端子		出力端子	入力端子	出力端子	
		TIOCD3* ³ 入力端子* ²				TIOCD3* ³ 入力端子* ²		

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット(TPU)」を参照してください。
 - *2 TPU チャネル 3 のタイマの動作モードが通常動作でTIORL_3 の IOD3 ~ IOD0 = 10xx のとき、TIOCD3 入力端子となります。
 - *3 H8S/2227 グループにはありません。

• PB2/A10/TIOCC3

動作モードと TPU チャネル $3*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB2DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4~(モード7			
AE3~AE0	(B'0010 または B'000x) 以外	B'0010 または B'000x			-		
TPU チャネル 3 の設定* ¹ * ³	-	出力設定	入力設定また	は初期値	出力設定	入力設定または初期値	
PB2DDR	=	-	0	1	-	0	1
端子機能	A10	TIOCC3*3	PB2	PB2	TIOCC3*3	PB2	PB2
	出力端子	出力端子	入力端子 出力端子		出力端子	入力端子	出力端子
		TIOCC3* ³ 入力端子* ²			TIOCC3* ³ 入力端子* ²		

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット (TPU)」を参照してください。
 - *2 TPU チャネル 3 のタイマの動作モードが通常動作でTIORL_3 の IOC3 ~ IOC0 = 10xx のとき、TIOCC3 入力端子となります。
 - *3 H8S/2227 グループにはありません。

• PB1/A9/TIOCB3

動作モードと TPU チャネル $3*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB1DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4~		モード7				
AE3~AE0	B'000x 以外		B'000x		-			
TPU チャネル 3 の設定* ¹ * ³	=	出力設定	入力設定また	は初期値	出力設定	入力設定または初期値		
PB1DDR	=	-	0 1		-	0	1	
端子機能	A9	TIOCB3*3	PB1	PB1	TIOCB3*3	PB1	PB1	
	出力端子	出力端子	入力端子	出力端子	出力端子	入力端子	出力端子	
		TIOCB3* ³ 入力端子* ²				TIOCB3* ³ 入力端子* ²		

- 【注】 *1 TPU チャネルの設定は「第 11 章 16 ビットタイマパルスユニット(TPU)」を参照してください。
 - *2 TPU チャネル 3 のタイマの動作モードが通常動作でTIORH_3 の IOB3 ~ IOB0 = 10xx のとき TIOCB3 入力端子となります。
 - *3 H8S/2227 グループにはありません。

• PB0/A8/TIOCA3

動作モードと TPU チャネル $3*^3$ の設定、PFCR の AE3 ~ AE0 ビット、および PB0DDR ビットの組み合わせにより、次のように切り替わります。

動作モード		モード4		モード7				
AE3~AE0	B'0000 以外		B'0000		-			
TPU チャネル 3 の設定* ¹ * ³	-	出力設定	入力設定ま	たは初期値	出力設定	入力設定または初期値		
PB0DDR	-	-	0	0 1		0	1	
端子機能	A8	TIOCA3*3	PB0	PB0	TIOCA3*3	PB0	PB0	
	出力端子	出力端子	入力端子	出力端子	出力端子	入力端子	出力端子	
		TIOCA3* ³ 入力端子* ²				TIOCA3* ³ 入力端子* ²		

- 【注】 *1 TPUチャネルの設定は「第11章 16 ビットタイマパルスユニット(TPU)」を参照してください。
 - *2 TPU チャネル 3 のタイマの動作モードが通常動作でTIORH_3 の IOA3 ~ IOA0 = 10xx のとき、TIOCA3 入力端子となります。
 - *3 H8S/2227 グループにはありません。

10.7.6 ポート B 入力プルアップ MOS の状態

ポート B は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。入力プルアップ MOS は、ビット単位でオン / オフを指定できます。入力プルアップ MOS の状態を表 10.3 に示します。

端子 パワーオン ハードウェア マニュアル ソフトウェア その他の 動作時 リセット スタンバイ リセット スタンバイ モード モード アドレス出力、ポート出力、 OFF OFF TPU 出力

表 10.3 ポート B 入力プルアップ MOS の状態

【記号説明】

ポート入力、TPU 入力

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON/OFF: PBDDR=0かつ PBPCR=1のときオン状態、その他のときはオフ状態です。

ON/OFF

10.8 ポートC

ポート C は 8 ビットの兼用入出力ポートです。ポート C には以下のレジスタがあります。

- ポートCデータディレクションレジスタ (PCDDR)
- ポートCデータレジスタ(PCDR)
- ポートCレジスタ(PORTC)
- ポートCプルアップMOSコントロールレジスタ (PCPCR)

10.8.1 ポート C データディレクションレジスタ (PCDDR)

PCDDR はポート C の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	PC7DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットす
6	PC6DDR	0	W	ると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになり
5	PC5DDR	0	W	ます。
4	PC4DDR	0	W	
3	PC3DDR	0	W	
2	PC2DDR	0	W	
1	PC1DDR	0	W	
0	PC0DDR	0	W	

10.8.2 ポート C データレジスタ (PCDR)

PCDR はポート C の出力データを格納します。

ビット	ビット名	初期値	R/W	説 明
7	PC7DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
6	PC6DR	0	R/W	
5	PC5DR	0	R/W	
4	PC4DR	0	R/W	
3	PC3DR	0	R/W	
2	PC2DR	0	R/W	
1	PC1DR	0	R/W	
0	PC0DR	0	R/W	

10.8.3 ポートCレジスタ(PORTC)

PORTC はポート C の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	PC7	*	R	このレジスタをリードすると、PCDDR がセットされているビットは PCDR の
6	PC6	*	R	値がリードされます。PCDDR がクリアされているビットは端子の状態がリー
5	PC5	*	R	ドされます。
4	PC4	*	R	
3	PC3	*	R	
2	PC2	*	R	
1	PC1	*	R	
0	PC0	*	R	

【注】 * PC7~PC0端子の状態により決定されます。

10.8.4 ポート C プルアップ MOS コントロールレジスタ (PCPCR)

PCPCR はポート C の入力プルアップ MOS のオン / オフを制御します。

ビット	ビット名	初期値	R/W	説 明
7	PC7PCR	0	R/W	端子が入力状態のとき、このレジスタの1にセットされたビットに対応する
6	PC6PCR	0	R/W	端子の入力プルアップ MOS がオンします。
5	PC5PCR	0	R/W	
4	PC4PCR	0	R/W	
3	PC3PCR	0	R/W	
2	PC2PCR	0	R/W	
1	PC1PCR	0	R/W	
0	PC0PCR	0	R/W	

10.8.5 端子機能

ポート C の各端子は、アドレス出力端子と兼用となっています。レジスタの設定値と端子機能の関係は以下のとおりです。

• PC7/A7、PC6/A6、PC5/A5、PC4/A4、PC3/A3、PC2/A2、PC1/A1、PC0/A0動作モードと PCnDDR ビットにより次のように切り替わります。

動作モード	モード 4、5	ŧ	- F 6	モー	₹ 7
PCnDDR	-	0	1	0	1
端子機能	アドレス出力端子	PCn 入力端子	アドレス出力端子	PCn 入力端子	PCn 出力端子

【注】 n=7~0

10.8.6 ポート C 入力プルアップ MOS の状態

ポート C は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。入力プルアップ MOS は、モード 6、モード 7 のときに使用でき、ビット単位でオン / オフを指定できます。入力プルアップ MOS の状態を表 10.4 に示します。

表 10.4 ポート C 入力プルアップ MOS の状態

端子	パワーオン リセット	ハードウェア スタンバイ モード	マニュアル リセット	ソフトウェア スタンバイ モード	その他の動作時	
アドレス出力 (モード 4、5)、 ポート出力 (モード 6、7)	O	FF	OFF			
ポート入力(モード6、7)	,		ON/OFF			

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON/OFF: PCDDR=0 かつ PCPCR=1 のときオン状態、その他のときはオフ状態です。

10.9 ポートD

ポート D は 8 ビットの兼用入出力ポートです。ポート D には以下のレジスタがあります。

- ポートDデータディレクションレジスタ (PDDDR)
- ポートDデータレジスタ(PDDR)
- ポートDレジスタ(PORTD)
- ポートDプルアップMOSコントロールレジスタ (PDPCR)

10.9.1 ポート D データディレクションレジスタ (PDDDR)

PDDDR はポート D の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	PD7DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを1にセットす
6	PD6DDR	0	W	ると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになり
5	PD5DDR	0	W	ます。
4	PD4DDR	0	W	
3	PD3DDR	0	W	
2	PD2DDR	0	W	
1	PD1DDR	0	W	
0	PD0DDR	0	W	

10.9.2 ポート D データレジスタ (PDDR)

PDDR はポート D の出力データを格納します。

ビット	ビット名	初期値	R/W	説 明
7	PD7DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
6	PD6DR	0	R/W	
5	PD5DR	0	R/W	
4	PD4DR	0	R/W	
3	PD3DR	0	R/W	
2	PD2DR	0	R/W	
1	PD1DR	0	R/W	
0	PD0DR	0	R/W	

10.9.3 ポートロレジスタ (PORTD)

PORTD はポート D の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	PD7	*	R	このレジスタをリードすると、PDDDR がセットされているビットは PDDR の
6	PD6	*	R	値がリードされます。PDDDR がクリアされているビットは端子の状態がリー
5	PD5	*	R	ドされます。
4	PD4	*	R	
3	PD3	*	R	
2	PD2	*	R	
1	PD1	*	R	
0	PD0	*	R	

【注】 * PD7~PD0 端子の状態により決定されます。

PDPCR はポート D の入力プルアップ MOS のオン / オフを制御します。

ビット	ビット名	初期値	R/W	説 明
7	PD7PCR	0	R/W	端子が入力状態のとき、このレジスタの1にセットされたビットに対応する
6	PD6PCR	0	R/W	端子の入力プルアップ MOS がオンします。
5	PD5PCR	0	R/W	
4	PD4PCR	0	R/W	
3	PD3PCR	0	R/W	
2	PD2PCR	0	R/W	
1	PD1PCR	0	R/W	
0	PD0PCR	0	R/W	

10.9.5 端子機能

ポート D の各端子は、データ入出力端子と兼用となっています。レジスタの設定値と端子機能の関係は以下のとおりです。

PD7/D15, PD6/D14, PD5/D13, PD4/ D12, PD3/ D11, PD2/ D10, PD1/D9, PD0/D8,

動作モードと PDnDDR ビットにより次のように切り替わります。

動作モード	モード 4~6	モード 7		
PDnDDR	-	0	1	
端子機能	データ入出力端子	PDn 入力端子	PDn 出力端子	

【注】 n=7~0

10.9.6 ポート D 入力プルアップ MOS の状態

ポート D は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。入力プルアップ MOS は、モード 7 のときに使用でき、ビット単位でオン / オフを指定できます。入力プルアップ MOS の状態を表 10.5 に示します。

表 10.5 ポート D 入力プルアップ MOS の状態

端子	パワーオン	ハードウェア	マニュアル	ソフトウェア	その他の
	リセット	スタンバイ	リセット	スタンバイ	動作時
		モード		モード	
データ入出力(モード4~6)、	OFF		OFF		
ポート出力 (モード7)					
ポート入力 (モード7)			ON/OFF		

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON/OFF: PDDDR=0 かつ PDPCR=1 のときオン状態、その他のときはオフ状態です。

10.10 ポートE

ポート E は 8 ビットの兼用入出力ポートです。ポート E には以下のレジスタがあります。

- ポートEデータディレクションレジスタ (PEDDR)
- ポートEデータレジスタ (PEDR)
- ポートEレジスタ (PORTE)
- ポートEプルアップMOSコントロールレジスタ (PEPCR)

PEDDR は、ポート E の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	PE7DDR	0	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットす
6	PE6DDR	0	W	ると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになり
5	PE5DDR	0	W	ます。
4	PE4DDR	0	W	
3	PE3DDR	0	W	
2	PE2DDR	0	W	
1	PE1DDR	0	W	
0	PE0DDR	0	W	

10.10.2 ポート E データレジスタ (PEDR)

PEDR は、ポートEの出力データを格納します。

ビット	ビット名	初期値	R/W	説明
7	PE7DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
6	PE6DR	0	R/W	
5	PE5DR	0	R/W	
4	PE4DR	0	R/W	
3	PE3DR	0	R/W	
2	PE2DR	0	R/W	
1	PE1DR	0	R/W	
0	PE0DR	0	R/W	

10.10.3 ポートEレジスタ(PORTE)

PORTE は、ポートEの端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	PE7	*	R	このレジスタをリードすると、PEDDR がセットされているビットは、PEDR
6	PE6	*	R	の値がリードされます。PEDDR がクリアされているビットは端子の状態が
5	PE5	*	R	リードされます。
4	PE4	*	R	
3	PE3	*	R	
2	PE2	*	R	
1	PE1	*	R	
0	PE0	*	R	

【注】 * PE7~PE0 端子の状態により決定されます。

PEPCR は、ポートEの入力プルアップ MOS のオン / オフを制御します。

ビット	ビット名	初期値	R/W	説 明
7	PE7PCR	0	R/W	端子が入力状態のとき、このレジスタの1にセットされたビットに対応す
6	PE6PCR	0	R/W	る端子の入力プルアップ MOS がオンします。
5	PE5PCR	0	R/W	
4	PE4PCR	0	R/W	
3	PE3PCR	0	R/W	
2	PE2PCR	0	R/W	
1	PE1PCR	0	R/W	
0	PE0PCR	0	R/W	

10.10.5 端子機能

ポートEはデータ入出力端子と兼用になっています。レジスタの設定値と端子の関係は以下のとおりです。

• PE7/D7、PE6/D6、PE5/D5、PE4/D4、PE3/D3、PE2/D2、PE1/D1、PE0/D0 動作モードとバスモードと PEnDDR ビットにより次のように切り替わります。

動作モード		モード4~6	モー	F 7	
バスモード	8 ビット/	バスモード	16 ビットバスモード	-	
PEnDDR	0 1		-	0	1
端子機能	PEn 入力端子 PEn 出力端子		データ入出力端子	PEn 入力端子	PEn 出力端子

【注】 n=7~0

10.10.6 ポート E 入力プルアップ MOS の状態

ポート E は、プログラムで制御可能な入力プルアップ MOS を内蔵しています。入力プルアップ MOS は、モード $4\sim6$ で 8 ビットバスモードのとき、またはモード 7 のときに使用でき、ビット単位でオン / オフを指定できます。入力プルアップ MOS の状態を表 10.6 に示します。

表 10.6 ポート E 入力プルアップ MOS の状態

端子	パワーオン リセット	ハードウェア スタンバイ モード	マニュアル リセット	ソフトウェア スタンバイ モード	その他の動作時
データ入出力(モード 4~6 の 16 ビットバス)、 ポート出力(モード 4~6 の 8 ビット バス、モード 7)	OF	F		OFF	
ポート入力(モード 4~6 の 8 ビット バス、モード 7)				ON/OFF	

【記号説明】

OFF : 入力プルアップ MOS は、常に OFF 状態です。

ON/OFF: PEDDR=0かつ PEPCR=1のときオン状態、その他のときはオフ状態です。

10.11 ポートF

ポートFは8ビットの兼用入出力ポートです。ポートFには以下のレジスタがあります。

- ポートFデータディレクションレジスタ (PFDDR)
- ポートFデータレジスタ (PFDR)
- ポートFレジスタ (PORTF)

10.11.1 ポート F データディレクションレジスタ (PFDDR)

PFDDR は、ポートFの入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	PF7DDR	0/1*	W	汎用入出力ポートの機能が選択されているとき、このビットを 1 にセットす
6	PF6DDR	0	W	ると対応する端子は出力ポートとなり、0 にクリアすると入力ポートになり
5	PF5DDR	0	W	ます。
4	PF4DDR	0	W	
3	PF3DDR	0	W	
2	PF2DDR	0	W	
1	PF1DDR	0	W	
0	PF0DDR	0	W	

【注】 * モード4~6のときは、1になります。モード7のときは、0になります。

10.11.2 ポート F データレジスタ (PFDR)

PFDR は、ポートFの出力データを格納します。

ビット	ビット名	初期値	R/W	説明
7	PF7DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
6	PF6DR	0	R/W	
5	PF5DR	0	R/W	
4	PF4DR	0	R/W	
3	PF3DR	0	R/W	
2	PF2DR	0	R/W	
1	PF1DR	0	R/W	
0	PF0DR	0	R/W	

10.11.3 ポートFレジスタ(PORTF)

PORTF は、ポート F の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説明
7	PF7	*	R	このレジスタをリードすると、PFDDR がセットされているビットは、PFDR
6	PF6	*	R	の値がリードされます。PFDDR がクリアされているビットは端子の状態が
5	PF5	*	R	リードされます。
4	PF4	*	R	
3	PF3	*	R	
2	PF2	*	R	
1	PF1	*	R	
0	PF0	*	R	

【注】 * PF7~PF0端子の状態により決定されます。

10.11.4 端子機能

ポート F は、バス制御信号入出力端子、割り込み入力端子、システムクロック出力端子、A/D トリガ入力端子、BUZZ 出力端子と兼用になっています。レジスタの設定値と端子の関係は以下のとおりです。

• PF7/φ

PF7DDR ビットにより次のように切り替わります。

PF7DDR	0	1
端子機能	PF7 入力端子	φ出力端子

PF6/AS

動作モードと PF6DDR ビットにより次のように切り替わります。

動作モード	モード 4~6	モード7		
PF6DDR	-	0	1	
端子機能	AS 出力端子	PF6 入力端子	PF6 出力端子	

• PF5/RD

動作モードと PF5DDR ビットにより次のように切り替わります。

動作モード	モード4~6	モード7		
PF5DDR	-	0	1	
端子機能	RD 出力端子	PF5 入力端子	PF5 出力端子	

PF4/HWR

動作モードと PF4DDR ビットにより次のように切り替わります。

動作モード	モード 4~6	モード7		
PF4DDR	-	0	1	
端子機能	HWR 出力端子	PF4 入力端子	PF4 出力端子	

PF3/LWR/ADTRG/IRQ3

動作モード、バスモード、および PF3DDR ビットにより次のように切り替わります。

動作モード		モード 4~6	モード 7			
バスモード	16 ビットバスモード	8 ビット/	バスモード	-		
PF3DDR	-	0 1		0	1	
	LWR 出力端子	PF3 入力端子	PF3 入力端子 PF3 出力端子		PF3 出力端子	
端子機能		ADTRG 入力端子*1				
			IRQ3 入力]端子* ²		

【注】 *1 TRGS0=TRGS1=1 のとき ADTRG 入力となります。

*2 外部割り込み端子として使用する場合は、他の機能として使用しないでください。

PF2/WAIT

動作モード、WAITE ビット、および PF2DDR ビットにより次のように切り替わります。

動作モード		モード4~6	モー	ド7	
WAITE	0		1	-	
PF2DDR	0 1		-	0	1
端子機能	PF2 入力端子	PF2 出力端子	WAIT 入力端子	PF2 入力端子	PF2 出力端子

PF1/BACK/BUZZ

動作モード、BRLE ビット、PFCR の BUZZ ビット、および PFIDDR ビットにより次のように切り替わります。

動作モード		モート	² 4 ~ 6	モード 7			
BRLE	0			1	-		
BUZZE	0		1	-	0 1		1
PF1DDR	0	1	-	-	0	1	-
端子機能	PF1	PF1	BUZZ	BACK	PF1	PF1	BUZZ
	入力端子	出力端子	出力端子	出力端子	入力端子	出力端子	出力端子

• PF0/BREQ/IRQ2

動作モード、BRLE ビット、および PFODDR ビットにより次のように切り替わります。

動作モード		モード4~6	モード 7				
BRLE	0		1	-			
PF0DDR	0 1		-	0	1		
端子機能	PF0 入力端子 PF0 出力端子		BREQ 入力端子	PF0 入力端子	PF0 出力端子		
	IRQ2 入力端子*						

【注】 * 外部割り込み端子として使用する場合は、他の機能として使用しないでください。

10.12 ポートG

ポート G は 5 ビットの兼用入出力ポートです。ポート G には以下のレジスタがあります。

- ポートGデータディレクションレジスタ (PGDDR)
- ポートGデータレジスタ (PGDR)
- ポートGレジスタ(PORTG)

10.12.1 ポート G データディレクションレジスタ (PGDDR)

PGDDR は、ポート G の入出力をビットごとに指定します。リードは無効です。リードすると不定値が読み出されます。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。詳細は「2.9.4ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7~5		不定		リザーブビット
				リードすると不定値が読み出されます。
4	PG4DDR	0/1*	W	汎用入出力ポートの機能が選択されているとき、このビットを1にセット
3	PG3DDR	0	W	すると対応する端子は出力ポートとなり、0 にクリアすると入力ポートに
2	PG2DDR	0	W	なります。
1	PG1DDR	0	W	
0	PG0DDR	0	W	

【注】 * モード4、5のときは、1になります。モード6、7のときは、0になります。

10.12.2 ポート G データレジスタ (PGDR)

PGDR は、ポート G の出力データを格納します。

ビット	ビット名	初期値	R/W	説明
7~5		不定		リザーブビット
				リードすると不定値が読み出されます。
4	PG4DR	0	R/W	汎用出力ポートとして使用する端子の出力データを格納します。
3	PG3DR	0	R/W	
2	PG2DR	0	R/W	
1	PG1DR	0	R/W	
0	PG0DR	0	R/W	

10.12.3 ポートGレジスタ(PORTG)

PORTG は、ポート G の端子の状態を反映します。ライトは無効です。

ビット	ビット名	初期値	R/W	説明
7~5		不定		リザーブビット
				リードすると不定値が読み出されます。
4	PG4	*	R	このレジスタをリードすると、PGDDR がセットされているビットは、
3	PG3	*	R	PGDR の値がリードされます。PGDDR がクリアされているビットは端子の
2	PG2	*	R	状態がリードされます。
1	PG1	*	R	
0	PG0	*	R	

【注】 * PG4~PG0 端子の状態により決定されます。

10.12.4 端子機能

ポート G は、IEB*の入出力端子、バス制御信号入出力端子、割り込み入力端子と兼用になっています。レジスタの設定値と端子の関係は以下のとおりです。

【注】 * H8S/2258 グループのみサポートします。

• PG4/CS0

動作モードと PG4DDR ビットにより次のように切り替わります。

動作モード	モート	÷ 4~6	モード 7		
PG4DDR	0 1		0	1	
端子機能	PG4 入力端子	CS0 出力端子	PG4 入力端子	PG4 出力端子	

• PG3/Rx/CS1

IEB*の IECTR の IEE ビット、動作モード、および PG3DDR ビットにより次のように切り替わります。

IEE*		1			
動作モード	モート	÷ 4 ~ 6	€-	_	
PG3DDR	0	1	0	1	_
端子機能	PG3 入力端子	CS1 出力端子	PG3 入力端子	PG3 出力端子	Rx 入力端子*

【注】 * H8S/2258 グループのみサポートします。

• PG2/Tx/CS2

IEB*の IECTR の IEE ビット、動作モード、および PG2DDR ビットにより次のように切り替わります。

IEE*		1			
動作モード	モート	° 4 ~ 6	モー	_	
PG2DDR	0	1	0	1	_
端子機能	PG2 入力端子	CS2 出力端子	PG2 入力端子	PG2 出力端子	Tx 出力端子*

【注】 * H8S/2258 グループのみサポートします。

• PG1/CS3/IRQ7

動作モードと PGIDDR ビットにより次のように切り替わります。

動作モード	モート	4~6	モード 7			
PG1DDR	0 1		0	1		
端子機能	PG1 入力端子 CS3 出力端子		PG1 入力端子	PG1 出力端子		
	IRQ7 入力端子*					

【注】 * 外部割り込み端子として使用する場合は、他の機能として使用しないでください。

• PG0/IRQ6

PGODDR ビットにより次のように切り替わります。

PG0DDR	0	1				
端子機能	PG0 入力端子	PG0 出力端子				
	IRQ6 入力端子*					

【注】 * 外部割り込み端子として使用する場合は、他の機能として使用しないでください。

10.13 未使用端子の処理

未使用の入力端子は High または Low レベルに固定してください。

CMOS 製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。未使用の入力端子の処理例を表 10.7 に示します。

NC 端子は開放としてください。

表 10.7 未使用の入力端子の処理例

端子名	端子処理例
ポート1	端子ごとに抵抗を介して V _{CC} に接続(プルアップ)または抵抗を介して V _{SS} に接続(プルダウン)
ポート3	
ポート4	端子ごとに抵抗を介して AV_CC に接続(プルアップ)または抵抗を介して AV_SS に接続(プルダウン)
ポート7	端子ごとに抵抗を介して V _{CC} に接続(プルアップ)または抵抗を介して V _{SS} に接続(プルダウン)
ポート9	端子ごとに抵抗を介して AV_{CC} に接続(プルアップ)または抵抗を介して AV_{SS} に接続(プルダウン)
ポートA	端子ごとに抵抗を介して Vcc に接続(プルアップ)または抵抗を介して Vss に接続(プルダウン)
ポートB	
ポートC	
ポートD	
ポートE	
ポートF	
ポートG	

11. 16 ビットタイマパルスユニット (TPU)

本 LSI は、3 チャネルまたは 6 チャネルの 16 ビットタイマにより構成される 16 ビットタイマパルスユニット (TPU)を内蔵しています。 16 ビットタイマパルスユニットの機能一覧を表 11.1 に、ブロック図を図 11.1 に示します。

11.1 特長

チャネル数

H8S/2258グループ、H8S/2239グループ、H8S/2238グループ、H8S/2237グループ:6チャネル(チャネル0、1、2、3、4、5)

H8S/2227グループ:3チャネル(チャネル0、1、2)

• パルス入出力が可能

H8S/2258グループ、H8S/2239グループ、H8S/2238グループ、H8S/2237グループ:最大16本 H8S/2227グループ:最大8本

- 各チャネルごとに8種類のカウンタ入力クロックを選択可能
- 各チャネルとも次の動作を設定可能:コンペアマッチによる波形出力、インプットキャプチャ機能、カウンタクリア動作、複数のタイマカウンタ(TCNT)への同時書き込み、コンペアマッチ/インプットキャプチャによる同時クリア、カウンタの同期動作による各レジスタの同期入出力、同期動作と組み合わせることによる最大15相のPWM出力
- チャネル0、3*はバッファ動作を設定可能
- チャネル1、2、4*、5*は各々独立に位相計数モードを設定可能
- カスケード接続動作*
- 内部16ビットバスによる高速アクセス
- 26種類の割り込み要因
- レジスタデータの自動転送が可能
- A/D変換器の変換スタートトリガを生成可能
- モジュールストップモードの設定可能

【注】 * H8S/2227 グループにはありません。

表 11.1 TPU の機能一覧

項	目	チャネル 0	チャネル 1	チャネル 2	チャネル 3* ¹	チャネル 4* ¹	チャネル 5* ¹
カウントクロック		φ/1	φ/1	φ/1	φ/1	φ/1	φ/1
		φ/4	φ/4	φ/4	φ/4	φ/4	φ/4
		φ/16	φ/16	φ/16	φ/16	ф/16	φ/16
		φ/64	φ/64	ф/64	φ/64	ф/64	φ/64
		TCLKA	φ/256	ф/1024	φ/256	ф/1024	φ/256
		TCLKB	TCLKA	TCLKA	φ/1024	TCLKA	TCLKA
		TCLKC	TCLKB	TCLKB	ф/4096	TCLKC	TCLKC
		TCLKD		TCLKC	TCLKA		TCLKD
ジェネラルレ	, ジスタ	TGRA_0	TGRA_1	TGRA_2	TGRA_3	TGRA_4	TGRA_5
(TGR)		TGRB_0	TGRB_1	TGRB_2	TGRB_3	TGRB_4	TGRB_5
ジェネラルレ	/ジスタ /	TGRC_0	-	-	TGRC_3	-	-
バッファレシ	ブ スタ	TGRD_0			TGRD_3		
入出力端子		TIOCA0	TIOCA1	TIOCA2	TIOCA3	TIOCA4	TIOCA5
		TIOCB0	TIOCB1	TIOCB2	TIOCB3	TIOCB4	TIOCB5
					TIOCC3		
		TIOCD0			TIOCD3		
カウンタクリ	ア	TGR の	TGR の	TGR の	TGR の	TGR の	TGR の
機能		コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ
		または	または	または	または	または	または
		インプット	インプット	インプット	インプット	インプット	インプット
		キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ
コンペア	0 出力						
マッチ	1 出力						
出力	トグル						
	出力						
インプットキ	ヤプチャ						
機能							
同期動作							
PWM モード							
位相計数モード		-			-		
バッファ動作			-	-		-	-
DTC の起動		TGR の	TGR の	TGR の	TGR の	TGR の	TGR の
		コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ
		または	または	または	または	または	または
		インプット	インプット	インプット	インプット	インプット	インプット
		キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ

項目	チャネル 0	チャネル 1	チャネル 2	チャネル 3* ¹	チャネル 4* ¹	チャネル 5* ¹
DMAC の起動* ²	TGRA_0 の	TGRA_1 の	TGRA_2 の	TGRA_3 の	TGRA_4 の	TGRA_5 の
	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ
	または	または	または	または	または	または
	インプット	インプット	インプット	インプット	インプット	インプット
	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ
A/D 変換開始トリガ	TGRA_0 の	TGRA_1 の	TGRA_2 の	TGRA_3 の	TGRA_4 の	TGRA_5 の
	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ	コンペアマッチ
	または	または	または	または	または	または
	インプット	インプット	インプット	インプット	インプット	インプット
	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ	キャプチャ
割り込み要因	5 要因	4 要因	4 要因	5 要因	4 要因	4 要因
	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ
	/インプット	/インプット	/インプット	/インプット	/インプット	/インプット
	キャプチャ0A	キャプチャ1A	キャプチャ2A	キャプチャ3A	キャプチャ 4A	キャプチャ5A
	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ	・コンペアマッチ
	/インプット	/インプット	/インプット	/インプット	/インプット	/インプット
	キャプチャ0B	キャプチャ1B	キャプチャ2B	キャプチャ3B	キャプチャ4B	キャプチャ5B
	・コンペアマッチ			・コンペアマッチ		
	/インプット			/インプット		
	キャプチャ0C			キャプチャ3C		
	・コンペアマッチ			・コンペアマッチ		
	/インプット			/インプット		
	キャプチャ0D			キャプチャ3D		
	・オーバフロー	・オーバフロー	・オーバフロー	・オーバフロー	・オーバフロー	・オーバフロー
		・アンダフロー	・アンダフロー		・アンダフロー	・アンダフロー

【記号説明】

: 可能

- : 不可

【注】 *1 H8S/2227 グループにはありません。

*2 H8S/2239 グループにのみサポートします。




図 11.1 TPU のブロック図

(H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループ、H8S/2237 グループ)




図 11.2 TPU のブロック図 (H8S/2227 グループ)

11.2 入出力端子

表 11.2 端子構成

チャネル	名称	入出力	機能
共通	TCLKA	入力	外部クロック A 入力端子(チャネル 1、5*の位相計数モード A 相入力)
	TCLKB	入力	外部クロック B 入力端子(チャネル 1、5*の位相計数モード B 相入力)
	TCLKC	入力	外部クロック C 入力端子(チャネル 2、4*の位相計数モード A 相入力)
	TCLKD	入力	外部クロック D 入力端子 (チャネル 2、4*の位相計数モード B 相入力)
0	TIOCA0	入出力	TGRA_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCB0	入出力	TGRB_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCC0	入出力	TGRC_0 のインプットキャプチャ入力 / アウトプットコンベア出力 / PWM 出力端子
	TIOCD0	入出力	TGRD_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
1	TIOCA1	入出力	TGRA_1 のインプットキャプチャ入力 / アウトブットコンペア出力 / PWM 出力端子
	TIOCB1	入出力	TGRB_1 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
2	TIOCA2	入出力	TGRA_2 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCB2	入出力	TGRB_2 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
3*	TIOCA3	入出力	TGRA_3 のインプットキャプチャ入力 / アウトブットコンペア出力 / PWM 出力端子
	TIOCB3	入出力	TGRB_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCC3	入出力	TGRC_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCD3	入出力	TGRD_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
4*	TIOCA4	入出力	TGRA_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCB4	入出力	TGRB_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
5*	TIOCA5	入出力	TGRA_5 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOCB5	入出力	TGRB_5 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子

【注】 * H8S/2227 グループにはありません。

11.3 レジスタの説明

TPU には各チャネルに以下のレジスタがあります。

- タイマコントロールレジスタ 0(TCR 0)
- タイマモードレジスタ 0(TMDR 0)
- タイマI/OコントロールレジスタH_0 (TIORH_0)
- タイマI/OコントロールレジスタL_0 (TIORL_0)
- タイマインタラプトイネーブルレジスタ_0(TIER_0)
- タイマステータスレジスタ_0(TSR_0)
- タイマカウンタ_0 (TCNT_0)
- タイマジェネラルレジスタA 0(TGRA 0)
- タイマジェネラルレジスタB_0(TGRB_0)
- タイマジェネラルレジスタC_0 (TGRC_0)
- タイマジェネラルレジスタD_0 (TGRD_0)
- タイマコントロールレジスタ_1(TCR_1)
- タイマモードレジスタ_1 (TMDR_1)
- タイマI/Oコントロールレジスタ_1 (TIOR_1)
- タイマインタラプトイネーブルレジスタ_1 (TIER_1)
- タイマステータスレジスタ_1 (TSR_1)
- タイマカウンタ_1 (TCNT_1)
- タイマジェネラルレジスタA_1 (TGRA _1)
- タイマジェネラルレジスタB_1 (TGRB _1)
- タイマコントロールレジスタ_2(TCR_2)
- タイマモードレジスタ_2(TMDR_2)
- タイマI/Oコントロールレジスタ 2(TIOR 2)
- タイマインタラプトイネーブルレジスタ 2(TIER 2)
- タイマステータスレジスタ_2(TSR_2)
- タイマカウンタ 2(TCNT 2)
- タイマジェネラルレジスタA_2(TGRA_2)
- タイマジェネラルレジスタB_2(TGRB_2)
- タイマコントロールレジスタ_3(TCR_3)*
- タイマモードレジスタ_3(TMDR_3)*

- タイマI/OコントロールレジスタH_3(TIORH_3)*
- タイマI/OコントロールレジスタL_3 (TIORL_3) *
- タイマインタラプトイネーブルレジスタ_3(TIER_3)*
- タイマステータスレジスタ_3(TSR_3)*
- タイマカウンタ_3(TCNT_3)*
- タイマジェネラルレジスタA_3(TGRA_3)*
- タイマジェネラルレジスタB_3(TGRB_3)*
- タイマジェネラルレジスタC_3(TGRC_3)*
- タイマジェネラルレジスタD_3(TGRD_3)*
- タイマコントロールレジスタ_4(TCR_4)*
- タイマモードレジスタ_4 (TMDR_4)*
- タイマI/Oコントロールレジスタ_4 (TIOR_4) *
- タイマインタラプトイネーブルレジスタ_4(TIER_4)*
- タイマステータスレジスタ_4(TSR_4)*
- タイマカウンタ_4(TCNT_4)*
- タイマジェネラルレジスタA_4(TGRA_4)*
- タイマジェネラルレジスタB_4(TGRB_4)*
- タイマコントロールレジスタ_5(TCR_5)*
- タイマモードレジスタ_5 (TMDR_5)*
- タイマI/Oコントロールレジスタ_5 (TIOR_5) *
- タイマインタラプトイネーブルレジスタ_5(TIER_5)*
- タイマステータスレジスタ_5 (TSR_5)*
- タイマカウンタ_5(TCNT_5)*
- タイマジェネラルレジスタA_5 (TGRA_5)*
- タイマジェネラルレジスタB_5 (TGRB_5)*

共通レジスタ

- タイマスタートレジスタ (TSTR)
- タイマシンクロレジスタ (TSYR)
- 【注】 * H8S/2227 グループにはありません。

11.3.1 タイマコントロールレジスタ (TCR)

TCR は各チャネルの TCNT を制御します。H8S/2227 グループの TPU には、チャネル $0 \sim 2$ に各 1 本、計 3 本、それ以外のグループの TPU には、チャネル $0 \sim 5$ に各 1 本、計 6 本の TCR があります。 TCR の設定は、TCNT の動作が停止した状態で行ってください。

ビット	ビット名	初期值	R/W	説明
7	CCLR2	0	R/W	カウンタクリア 2~0
6	CCLR1	0	R/W	TCNT のカウンタクリア要因を選択します。詳細は表 11.3、表 11.4
5	CCLR0	0	R/W	を参照してください。
4	CKEG1	0	R/W	クロックエッジ 1、0
3	CKEG0	0	R/W	入力クロックのエッジを選択します。内部クロックを両エッジでカウントすると、入力クロックの周期が 1/2 になります (例: ♠/4 の両エッジ=♠/2 の立ち上がりエッジ)。チャネル 1、2、4*、5*で位相計数モードを使用する場合は、本設定は無視され、位相計数モードの設定が優先されます。内部クロックのエッジ選択は、入力クロックが♠/4もしくはそれより遅い場合に有効です。入力クロックに♠/1、あるいは他のチャネルのオーバフロー/アンダフローを選択した場合は本設定は無視され、♠の立ち下がりエッジでカウントされます。 ○○:立ち上がりエッジでカウント ○1:立ち下がりエッジでカウント 1X:両エッジでカウント 【記号説明】X:Don't care
2	TPSC2	0	R/W	タイマプリスケーラ 2~0
1	TPSC1	0	R/W	TCNT のカウンタクロックを選択します。各チャネル独立にクロック
0	TPSC0	0	R/W	ソースを選択することができます。詳細は表 11.5~表 11.10 を参照してください。

【注】 * H8S/2227 グループにはありません。

チャネ	ビット7	ビット6	ビット5	説 明
ル	CCLR2	CCLR1	CCLR0	
0、3*3	0	0	0	TCNT のクリア禁止
	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRBのコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア* ¹
	1	0	0	TCNT のクリア禁止
	1	0	1	TGRC のコンペアマッチ / インプットキャプチャで TCNT クリア*2
	1	1	0	TGRD のコンペアマッチ / インプットキャプチャで TCNT クリア* ²
	1	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリ

表 11.3 CCLR2~CCLR0(チャネル 0、3)

- 【注】 *1 同期動作の設定は、TSYR の SYNC ビットを 1 にセットすることにより行います。
 - *2 TGRC または TGRD をバッファレジスタとして使用している場合は、バッファレジスタの設定が優先され、コンペアマッチ / インプットキャプチャが発生しないため、TCNT はクリアされません。

アで TCNT をクリア*1

*3 H8S/2227 グループにはありません。

表 11.4 CCLR2~CCLR0(チャネル 1、2、4、5)

チャネル	ビット7	ビット6	ビット5	説 明
	リザーブ* ²	CCLR1	CCLR0	
1、2、	0	0	0	TCNT のクリア禁止
4* ³ 、5* ³	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア/同期動作をしている他のチャネルのカウンタ クリアで TCNT をクリア* ¹

- 【注】 *1 同期動作の設定は、TSYR の SYNC ビットを 1 にセットすることにより行います。
 - *2 チャネル1、2、4、5ではビット7はリザーブです。リードすると常に0がリードされます。ライトは無効です。
 - *3 H8S/2227 グループにはありません。

表 11.5 TPSC2~TPSC0(チャネル0)

チャネル	ビット2	ビット1	ビット0	説 明
	TPSC2	TPSC1	TPSC0	
0	0	0	0	内部クロック:φ/1 でカウント
	0	0	1	内部クロック:φ/4 でカウント
	0	1	0	内部クロック:φ/16 でカウント
	0	1	1	内部クロック:φ/64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	外部クロック:TCLKC 端子入力でカウント
	1	1	1	外部クロック:TCLKD 端子入力でカウント

表 11.6 TPSC2~TPSC0(チャネル1)

チャネル	ビット2	ビット1	ビット0	説 明
	TPSC2	TPSC1	TPSC0	
1	0	0	0	内部クロック:φ/1 でカウント
	0	0	1	内部クロック:φ/4 でカウント
	0	1	0	内部クロック:φ/16 でカウント
	0	1	1	内部クロック:φ/64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	内部クロック:φ/256 でカウント
	1	1	1	TCNT2 のオーバフロー / アンダフローでカウント (H8S/2227 グループでは設定禁止)

【注】 チャネル 1 が位相計数モード時、この設定は無効になります。

表 11.7 TPSC2~TPSC0 (チャネル2)

チャネル	ビット2	ビット1	ビット0	説明
	TPSC2	TPSC1	TPSC0	
2	0	0	0	内部クロック:ø/1 でカウント
	0	0	1	内部クロック:φ/4 でカウント
	0	1	0	内部クロック:φ/16 でカウント
	0	1	1	内部クロック:
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKB 端子入力でカウント
	1	1	0	外部クロック:TCLKC 端子入力でカウント
	1	1	1	内部クロック:﴿0/1024 でカウント

【注】 チャネル2が位相計数モード時、この設定は無効になります。

表 11.8 TPSC2~TPSC0(チャネル3)

チャネル	ビット2	ビット1	ビット0	説明
	TPSC2	TPSC1	TPSC0	
3*	0	0	0	内部クロック:
	0	0	1	内部クロック:
	0	1	0	内部クロック:ø/16 でカウント
	0	1	1	内部クロック:φ/64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	内部クロック:﴿/1024 でカウント
	1	1	0	内部クロック:
	1	1	1	内部クロック:∮/4096 でカウント

【注】 * H8S/2227 グループにはありません。

表 11.9	TPSC2~TPSC0(チャネル4)
--------	--------------------

チャネル	ビット2	ビット1	ビット0	説明
	TPSC2	TPSC1	TPSC0	
4*	0	0	0	内部クロック:
	0	0	1	内部クロック:
	0	1	0	内部クロック:
	0	1	1	内部クロック:ø/64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKC 端子入力でカウント
	1	1	0	内部クロック:
	1	1	1	TCNT5 のオーバフロー / アンダフローでカウント

- 【注】 チャネル4が位相計数モード時、この設定は無効になります。
 - * H8S/2227 グループにはありません。

表 11.10 TPSC2~TPSC0 (チャネル5)

チャネル	ビット2	ビット1	ビット0	説明
	TPSC2	TPSC1	TPSC0	
5*	0	0	0	内部クロック:ø/1 でカウント
	0	0	1	内部クロック:φ/4 でカウント
	0	1	0	内部クロック:∮/16 でカウント
	0	1	1	内部クロック:ø/64 でカウント
	1	0	0	外部クロック:TCLKA 端子入力でカウント
	1	0	1	外部クロック:TCLKC 端子入力でカウント
	1	1	0	内部クロック:
	1	1	1	外部クロック:TCLKD 端子入力でカウント

- 【注】 チャネル5が位相計数モード時、この設定は無効になります。
 - * H8S/2227 グループにはありません。

11.3.2 タイマモードレジスタ (TMDR)

TMDR は、各チャネルの動作モードの設定を行います。H8S/2227 グループの TPU には、チャネル $0\sim2$ に各 1 本、計 3 本、それ以外のグループの TPU には、チャネル $0\sim5$ に各 1 本、計 6 本の TMDR があります。TMDR の設定は、TCNT の動作が停止した状態で行ってください。

ビット	ビット名	初期値	R/W	説 明
7、6		すべて1		リザーブ
				リードすると常に1が読み出されます。ライトは無効です。
5	BFB	0	R/W	バッファ動作 B
				TGRB を通常動作させるか、TGRB と TGRD を組み合わせてバッファ動作させるかを設定します。TGRD をパッファレジスタとして使用した場合は、TGRD のインプットキャプチャ / アウトプットコンペアは発生しません。
				TGRD を持たないチャネル 1、2、4*、5*ではこのビットはリザーブビットに
				なります。リードすると常に 0 が読み出されます。ライトは無効です。
				0:TGRB は通常動作
				1 : TGRB と TGRD はバッファ動作
4	BFA	0	R/W	バッファ動作 A
				TGRA を通常動作させるか、TGRA と TGRC を組み合わせてバッファ動作させるかを設定します。TGRC をバッファレジスタとして使用した場合は、TGRC のインプットキャプチャ / アウトプットコンペアは発生しません。
				TGRC を持たないチャネル 1、2、4*、5*ではこのビットはリザーブビットになります。リードすると常に 0 が読み出されます。ライトは無効です。
				0:TGRA は通常動作
				1 : TGRA と TGRC はバッファ動作
3	MD3	0	R/W	モード3~0
2	MD2	0		MD3~MD0 はタイマの動作モードを設定します。
1	MD1	0		MD3 はリザーブビットです。ライト時には常に 0 としてください。
0	MD0	0		詳細は表 11.11 を参照してください。

【注】 * H8S/2227 グループにはありません。

ビット3	ビット2	ビット1	ビット0	説 明
MD3* ¹	MD2* ²	MD1	MD0	
0	0	0	0	通常動作
0	0	0	1	リザーブ
0	0	1	0	PWM モード 1
0	0	1	1	PWM モード 2
0	1	0	0	位相計数モード 1
0	1	0	1	位相計数モード 2
0	1	1	0	位相計数モード 3
0	1	1	1	位相計数モード 4
1	*	*	*	

表 11.11 MD3~MD0

【注】 *1 MD3 はリザーブビットです。ライト時には常に 0 としてください。

*2 チャネル 0、3 では、位相計数モードの設定はできません。MD2 には常に 0 をライトしてください。

11.3.3 タイマ I/O コントロールレジスタ (TIOR)

TIOR は TGR を制御します。H8S/2227 グループの TPU には、チャネル 0 に 2 本、チャネル 1、2 に各 1 本、計 4 本、それ以外のグループの TPU には、チャネル 0、3 に各 2 本、チャネル 1、2、4、5 に各 1 本、計 8 本の TIOR があります。TIOR は TMDR の設定により影響を受けますので注意してください。

TIOR で指定した初期出力はカウンタが停止した状態 (TSTR の CST ビットを 0 にクリアした)で有効になります。また、PWM モード 2 の場合にはカウンタが 0 にクリアされた時点での出力を指定します。

TGRC、あるいは TGRD をバッファ動作に設定した場合は、本設定は無効となり、バッファレジスタとして動作します。

•	TIORH 0	TIOR 1	TIOR 2	TIORH 3*	TIOR 4*	TIOR 5*

ビット	ビット名	初期値	R/W	説 明
7	IOB3	0	R/W	I/O コントロ−ル B3 ~ B0
6	IOB2	0	R/W	TGRB の機能を設定します。詳細は表 11.12、表 11.14、表 11.15、表 11.16、
5	IOB1	0	R/W	表 11.18、表 11.19 を参照してください。
4	IOB0	0	R/W	
3	IOA3	0	R/W	I/O コントロール A3~A0
2	IOA2	0	R/W	TGRA の機能を設定します。詳細は表 11.20、表 11.22、表 11.23、表 11.24、
1	IOA1	0	R/W	表 11.26、表 11.27 を参照してください。
0	IOA0	0	R/W	

【注】 * H8S/2227 グループにはありません。

• TIORL_0, TIORL_3*

ビット	ビット名	初期値	R/W	説 明
7	IOD3	0	R/W	//○ コントロール D3~D0
6	IOD2	0	R/W	TGRD の機能を設定します。詳細は表 11.13、表 11.17 を参照してください。
5	IOD1	0	R/W	
4	IOD0	0	R/W	
3	IOC3	0	R/W	//O コントロ−ル C3~C0
2	IOC2	0	R/W	TGRC の機能を設定します。詳細は表 11.21、表 11.25 を参照してください。
1	IOC1	0	R/W	
0	IOC0	0	R/W	

【注】 * H8S/2227 グループにはありません。

表 11.12 TIORH_0

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_0 の機能	TIOCB0 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB0 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCB0 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCB0 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元はチャネル 1 / カウントクロック
					TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ* ¹ * ²

【記号説明】*: Don't care

- 【注】 *1 TCR_1 の TPSC2 ~ TPSC0 ビットを B'000 とし、TCNT_1 のカウントクロックに∳/1 を使用した場合は、本設定は 無効となり、インプットキャプチャは発生しません。
 - *2 H8S/2227 グループはできません。

表 11.13 TIORL_0

ビット7	ビット6	ビット5	ビット4		説明
IOD3	IOD2	IOD1	IOD0	TGRD_0 の機能	TIOCD0 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ* ²	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCD0 端子
				レジスタ* ²	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCD0 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCD0 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元はチャネル 1 / カウントクロック
					TCNT_1 のカウントアップ / カウントダウンでイン
					プットキャプチャ* ¹ * ³

- 【注】 *1 TCR_1 の TPSC2 ~ TPSC0 ピットを B'000 とし、TCNT_1 のカウントクロックに∳/1 を使用した場合は、本設定は無効となり、インプットキャプチャは発生しません。
 - *2 TMDR_0 の BFB ビットを 1 にセットして TGRD_0 をパッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。
 - *3 H8S/2227 グループはできません。

表 11.14 TIOR_1

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_1 の機能	TIOCB1 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB1 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCB1 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCB1 端子
					両エッジでインプットキャプチャ
1	1	*	*		TGRC_0 コンペアマッチ / インプットキャプチャ
					TGRC_0のコンペアマッチ / インプットキャプチャ
					の発生でインプットキャプチャ* ¹

【注】 *1 H8S/2227 グループはできません。

表 11.15 TIOR_2

ビット7	ビット6	ビット5	ビット4	説明		
IOB3	IOB2	IOB1	IOB0	TGRB_2 の機能	TIOCB2 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ	初期出力は0出力	
					コンペアマッチで 0 出力	
0	0	1	0		初期出力は0出力	
					コンペアマッチで 1 出力	
0	0	1	1		初期出力は0出力	
					コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力は1出力	
					コンペアマッチで 0 出力	
0	1	1	0		初期出力は1出力	
					コンペアマッチで 1 出力	
0	1	1	1		初期出力は1出力	
					コンペアマッチでトグル出力	
1	*	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB2 端子	
				レジスタ	立ち上がりエッジでインプットキャプチャ	
1	*	0	1		キャプチャ入力元は TIOCB2 端子	
					立ち下がりエッジでインプットキャプチャ	
1	*	1	*		キャプチャ入力元は TIOCB2 端子	
					両エッジでインプットキャプチャ	

表 11.16 TIORH_3

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_3* ² の機能	TIOCB3* ² 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB3 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCB3 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCB3 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元はチャネル 4 / カウントクロック
					TCNT_4 のカウントアップ / カウントダウンでイン
					プットキャプチャ* ¹

【注】 *1 TCR_4 の TPSC2 ~ TPSC0 ビットを B'000 とし、TCNT_4 のカウントクロックに∳/1 を使用した場合は、本設定は 無効となり、インプットキャプチャは発生しません。

*2 H8S/2227 グループにはありません。

表 11.17 TIORL_3

ビット7	ビット6	ビット5	ビット4	説明		
IOD3	IOD2	IOD1	IOD0	TGRD_3* ³ の機能	TIOCD3* ³ 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ* ²	初期出力は0出力	
					コンペアマッチで 0 出力	
0	0	1	0		初期出力は0出力	
					コンペアマッチで 1 出力	
0	0	1	1		初期出力は0出力	
					コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力は1出力	
					コンペアマッチで 0 出力	
0	1	1	0		初期出力は1出力	
					コンペアマッチで 1 出力	
0	1	1	1		初期出力は1出力	
					コンペアマッチでトグル出力	
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCD3 端子	
				レジスタ* ²	立ち上がりエッジでインプットキャプチャ	
1	0	0	1		キャプチャ入力元は TIOCD3 端子	
					立ち下がりエッジでインプットキャプチャ	
1	0	1	*		キャプチャ入力元は TIOCD3 端子	
					両エッジでインプットキャプチャ	
1	1	*	*		キャプチャ入力元はチャネル 4 / カウントクロック	
					TCNT_4 のカウントアップ / カウントダウンでイン プットキャプチャ* ¹	

- 【注】 *1 TCR_4 の TPSC2 ~ TPSC0 ビットを B'000 とし、TCNT_4 のカウントクロックに∳/1 を使用した場合は、本設定は 無効となり、インプットキャプチャは発生しません。
 - *2 TMDR_3 の BFB ビットを 1 にセットして TGRD_3 をパッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。
 - *3 H8S/2227 グループにはありません。

表 11.18 TIOR_4

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_4* ¹ の機能	TIOCB4* ¹ 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB4 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCB4 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCB4 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元は TGRC_3 コンペアマッチ / イ
					ンプットキャプチャ
					TGRC_3のコンペアマッチ / インプットキャプチャ の発生でインプットキャプチャ

【注】 *1 H8S/2227 グループにはありません。

表 11.19 TIOR_5

ビット7	ビット6	ビット5	ビット4		説明
IOB3	IOB2	IOB1	IOB0	TGRB_5* ¹ の機能	TIOCB5* ¹ 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	*	0	0	インプットキャプチャ	キャプチャ入力元は TIOCB5 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	*	0	1		キャプチャ入力元は TIOCB5 端子
					立ち下がりエッジでインプットキャプチャ
1	*	1	*		キャプチャ入力元は TIOCB5 端子
					両エッジでインプットキャプチャ

【注】 *1 H8S/2227 グループにはありません。

表 11.20 TIORH_0

ビット3	ビット2	ビット1	ビット0	説明		
IOA3	IOA2	IOA1	IOA0	TGRA_0 の機能	TIOCA0 端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ	初期出力は0出力	
					コンペアマッチで 0 出力	
0	0	1	0		初期出力は0出力	
					コンペアマッチで 1 出力	
0	0	1	1		初期出力は0出力	
					コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力は1出力	
					コンペアマッチで 0 出力	
0	1	1	0		初期出力は1出力	
					コンペアマッチで 1 出力	
0	1	1	1		初期出力は1出力	
					コンペアマッチでトグル出力	
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA0 端子	
				レジスタ	立ち上がりエッジでインプットキャプチャ	
1	0	0	1		キャプチャ入力元は TIOCA0 端子	
					立ち下がりエッジでインプットキャプチャ	
1	0	1	*		キャプチャ入力元は TIOCA0 端子	
					両エッジでインプットキャプチャ	
1	1	*	*		キャプチャ入力元はチャネル 1 / カウントクロック	
					TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ* ¹	

【注】 *1 H8S/2227 グループはできません。

表 11.21 TIORL_0

ビット3	ビット2	ビット1	ビット0		説明
IOC3	IOC2	IOC1	IOC0	TGRC_0 の機能	TIOCC0 の端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ* ¹	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCC0 端子
				レジスタ* ¹	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCC0 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCC0 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元はチャネル 1 / カウントクロック
					TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ* ²

【注】 *1 TMDR_0 の BFA ビットを 1 にセットして TGRC_0 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

*2 H8S/2227 グループはできません。

表 11.22 TIOR_1

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_1 の機能	TIOCA1 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA1 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCA1 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCA1 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元は TGRA_0 コンペアマッチ / イ
					ンプットキャプチャ
					チャネル 0 / TGRA_0 のコンペアマッチ / インプッ
					トキャプチャの発生でインプットキャプチャ* ¹

【注】 *1 H8S/2227 グループはできません。

表 11.23 TIOR_2

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_2 の機能	TIOCA2 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	*	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA2 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	*	0	1		キャプチャ入力元は TIOCA2 端子
					立ち下がりエッジでインプットキャプチャ
1	*	1	*		キャプチャ入力元は TIOCA2 端子
					両エッジでインプットキャプチャ

表 11.24 TIORH_3

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_3* ¹ の機能	TIOCA3* ¹ 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA3 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCA3 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCA3 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元はチャネル 4 / カウントクロック
					TCNT_4 のカウントアップ / カウントダウンでイン
					プットキャプチャ

【注】 *1 H8S/2227 グループにはありません。

表 11.25 TIORL_3

ビット3	ビット2	ビット1	ビット0		説明
IOC3	IOC2	IOC1	IOC0	TGRC_3* ² の端子	TIOCC3* ² 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ* ¹	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCC3 端子
				レジスタ* ¹	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCC3 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCC3 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元はチャネル 4 / カウントクロック
					TCNT_4 のカウントアップ / カウントダウンでイン プットキャプチャ

【注】 *1 TMDR_3 の BFA ビットを 1 にセットして TGRC_3 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

*2 H8S/2227 グループにはありません。

表 11.26 TIOR_4

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_4* ¹ の機能	TIOCA4* ¹ 端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力は0出力 コンペアマッチで0出力
0	0	1	0		初期出力は 0 出力 コンペアマッチで 1 出力
0	0	1	1		初期出力は 0 出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA4 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		キャプチャ入力元は TIOCA4 端子
					立ち下がりエッジでインプットキャプチャ
1	0	1	*		キャプチャ入力元は TIOCA4 端子
					両エッジでインプットキャプチャ
1	1	*	*		キャプチャ入力元は TGRA_3 コンペアマッチ / インプットキャプチャ
					TGRA_3 のコンペアマッチ / インブットキャプチャ の発生でインプットキャプチャ

【注】 *1 H8S/2227 グループにはありません。

表 11.27 TIOR_5

ビット3	ビット2	ビット1	ビット0		説明
IOA3	IOA2	IOA1	IOA0	TGRA_5* ¹ の機能	TIOCA5* ¹ 端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力は0出力
					コンペアマッチで 0 出力
0	0	1	0		初期出力は0出力
					コンペアマッチで 1 出力
0	0	1	1		初期出力は0出力
					コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力は1出力
					コンペアマッチで 0 出力
0	1	1	0		初期出力は1出力
					コンペアマッチで 1 出力
0	1	1	1		初期出力は1出力
					コンペアマッチでトグル出力
1	*	0	0	インプットキャプチャ	キャプチャ入力元は TIOCA5 端子
				レジスタ	立ち上がりエッジでインプットキャプチャ
1	*	0	1		キャプチャ入力元は TIOCA5 端子
					立ち下がりエッジでインプットキャプチャ
1	*	1	*		キャプチャ入力元は TIOCA5 端子
					両エッジでインプットキャプチャ

【注】 *1 H8S/2227 グループにはありません。

11.3.4 タイマインタラプトイネーブルレジスタ (TIER)

TIER は、各チャネルの割り込み要求の許可、禁止を制御します。H8S/2227 グループの TPU には、チャネル $0 \sim 2$ に各 1 本、計 3 本、それ以外のグループの TPU には、チャネル $0 \sim 5$ に各 1 本、計 6 本の TIER があります。

ビット	ビット名	初期値	R/W	説 明
7	TTGE	0	R/W	A/D 変換開始要求イネーブル
				TGRA のインプットキャプチャ/コンペアマッチによる A/D 変換器開始要求の発生を許可または禁止します。
				0:A/D 変換開始要求の発生を禁止
				1:A/D 変換開始要求の発生を許可
6		1		リザーブビット
				リードすると1がリードされます。ライトは無効です。
5	TCIEU	0	R/W	アンダフローインタラプトイネーブル
				チャネル 1、2、4*、5*で TSR の TCFU フラグが 1 にセットされたとき、TCFU フラグによる割り込み要求(TCIU)を許可または禁止します。
				チャネル 0、3*ではリザーブビットです。
				リードすると常に0がリードされます。ライトは無効です。
				0:TCFU による割り込み要求(TCIU)を禁止
				1:TCFU による割り込み要求(TCIU)を許可
4	TCIEV	0	R/W	オーバフローインタラプトイネーブル
				TSR の TCFV フラグが 1 にセットされたとき、TCFV フラグによる割り込み
				要求(TCIV)を許可または禁止します。
				0:TCFV による割り込み要求(TCIV)を禁止
				1:TCFV による割り込み要求(TCIV)を許可
3	TGIED	0	R/W	TGR インタラプトイネーブル D
				チャネル 0、3*で TSR の TGFD ビットが 1 にセットされたとき、TGFD ビッ
				トによる割り込み要求 (TGID) を許可または禁止します。チャネル 1、2、4*、
				5*ではリザーブビットです。リードすると常に 0 がリードされます。ライトは無効です。
				0:TGFD ビットによる割り込み要求(TGID)を禁止
				1:TGFD ビットによる割り込み要求(TGID)を許可
2	TGIEC	0	R/W	TGR インタラブトイネーブル C
				チャネル 0、3*で TSR の TGFC ビットが 1 にセットされたとき、TGFC ビッ
				トによる割り込み要求(TGIC)を許可または禁止します。
				チャネル 1、2、4*、5*ではリザーブビットです。リードすると常に 0 がリー
				ドされます。ライトは無効です。
				0:TGFC ビットによる割り込み要求(TGIC)を禁止
				1:TGFC ビットによる割り込み要求(TGIC)を許可

ビット	ビット名	初期値	R/W	説 明
1	TGIEB	0	R/W	TGR インタラプトイネーブル B
				TSR の TGFB ビットが 1 にセットされたとき、TGFB ビットによる割り込み要求(TGIB)を許可または禁止します。
				0 : TGFB ビットによる割り込み要求(TGIB)を禁止
				1:TGFB ビットによる割り込み要求(TGIB)を許可
0	TGIEA	0	R/W	TGR インタラプトイネーブル A
				TSR の TGFA ビットが 1 にセットされたとき、TGFA ビットによる割り込み
				要求(TGIA)を許可または禁止します。
				0:TGFA ビットによる割り込み要求(TGIA)を禁止
				1:TGFA ビットによる割り込み要求(TGIA)を許可

【注】 * H8S/2227 グループにはありません。

11.3.5 タイマステータスレジスタ (TSR)

TSR は、各チャネルのステータスの表示を行います。H8S/2227 グループの TPU には、チャネル $0 \sim 2$ に各 1 本、計 3 本、それ以外のグループの TPU には、チャネル $0 \sim 5$ に各 1 本、計 6 本の TSR があります。

ビット	ビット名	初期値	R/W	説 明
7	TCFD	1	R	カウント方向フラグ
				チャネル 1、2、 $4*^3$ 、 $5*^3$ の TCNT のカウント方向を示すステータスフラグです。
				チャネル 0 、 $3*³$ ではリザーブビットです。リードすると常に 1 がリードされます。ライトは無効です。
				0:TCNT はダウンカウント
				1 : TCNT はアップカウント
6		1		リザーブビット
				リードすると常に 1 がリードされます。ライトは無効です
5	TCFU	0	R/(W)*1	アンダフローフラグ
				チャネル 1、2、4* ³ 、5* ³ が位相計数モードのとき、TCNT のアンダフローの 発生を示すステータスフラグです。
				チャネル 0、3* ³ ではリザーブビットです。リードすると常に 0 がリードされます。ライトは無効です。
				[セット条件]
				● TCNT の値がアンダフロー(H'0000 H'FFFF)したとき
				[クリア条件]
				● TCFU = 1 の状態で TCFU をリード後、TCFU に 0 をライトしたとき

ビット	ビット名	初期値	R/W	說 明
4	TCFV	0	R/(W)*1	オーバフローフラグ(TCFV)
				TCNT のオーバフローの発生を示すステータスフラグです。
				[セット条件]
				● TCNT の値がオーバフローしたとき(H'FFFF H'0000)
				[クリア条件]
				● TCFV = 1 の状態で TCFV をリード後、TCFV に 0 をライトしたとき
3	TGFD	0	R/(W)*1	インプットキャプチャ / アウトプットコンペアフラグ D
				チャネル 0、3* ³ の TGRD のインプットキャプチャまたはコンペアマッチの発生 を示すステータスフラグです。
				チャネル 1、2、4* ³ 、5* ³ ではリザーブビットです。リードすると常に 0 がリード されます。ライトは無効です。
				[セット条件]
				• TGRD がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRD になったとき
				TGRD がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRD に転送されたとき
				[クリア条件]
				• TGID 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 で、 かつ転送カウンタが 0 でないとき
				● TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき
2	TGFC	0	R/(W)*1	インプットキャプチャ / アウトプットコンペアフラグ C
				チャネル 0、3* ³ の TGRC のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。
				チャネル 1、2、 $4*^3$ 、 $5*^3$ ではリザーブビットです。リードすると常に 0 がリードされます。 ライトは無効です。
				[セット条件]
				● TGRC がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRC になったとき
				• TGRC がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRC に転送されたとき
				[クリア条件]
				• TGIC 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 で、 かつ転送カウンタが 0 でないとき
				● TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき

ビット	ビット名	初期値	R/W	説 明
1	TGFB	0	R/(W)*1	インブットキャプチャ / アウトプットコンペアフラグ B
				TGRB のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。
				[セット条件]
				● TGRB がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき
				● TGRB がインプットキャプチャとして機能している場合、インプットキャプ チャ信号により TCNT の値が TGRB に転送されたとき
				[クリア条件]
				● TGIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 で、 かつ転送カウンタが 0 でないとき
				● TGFB = 1 の状態で TGFB をリード後、TGFB に 0 をライトしたとき
0	TGFA	0	R/(W)*1	インブットキャプチャ / アウトプットコンペアフラグ A
				TGRA のインプットキャプチャまたはコンペアマッチの発生を示すステータスフ
				ラグです。
				[セット条件]
				● TGRA がアウトプットコンベアレジスタとして機能している場合、TCNT = TGRA になったとき
				● TGRA がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRA に転送されたとき
				[クリア条件]
				● TGIA 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 で、 かつ転送カウンタが 0 でないとき
				● TGIA 割り込みにより DMAC が起動され、 DMAC の DMABCR の DTE ビットが 1 のとき* ²
				● TGFA = 1 の状態で TGFA をリード後、TGFA に 0 をライトしたとき

- 【注】 *1 フラグをクリアするための0ライトのみ可能です。
 - *2 H8S/2239 グループのみです。
 - *3 H8S/2227 グループにはありません。

11.3.6 タイマカウンタ (TCNT)

TCNT は 16 ビットのリード / ライト可能なカウンタです。H8S/2227 グループの TPU には、チャネル $0 \sim 2$ に各 1 本、計 3 本、それ以外のグループの TPU には、チャネル $0 \sim 5$ に各 1 本、計 6 本の TCNT があります。

TCNT は、リセットまたはハードウェアスタンバイモード時に H'0000 に初期化されます。

TCNT の 8 ビット単位でのアクセスは禁止です。 常に 16 ビット単位でアクセスしてください。

11.3.7 タイマジェネラルレジスタ (TGR)

TGR は 16 ビットのリード / ライト可能なアウトプットコンペア / インプットキャプチャ兼用のレジスタです。 H8S/2227 グループの TPU には、チャネル 0 に 2 本、チャネル 1、2 に各 1 本、計 4 本、それ以外のグループの TPU には、チャネル 0、3 に各 2 本、チャネル 1、2、4、5 に各 1 本、計 8 本の TGR があります。チャネル 0、3 の TGRC と TGRD は、バッファレジスタとして動作設定することができます。 TGR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。 TGR とバッファレジスタの組み合わせは、 TGRA - TGRC、 TGRB - TGRD になります。

11.3.8 タイマスタートレジスタ (TSTR)

TSTR は、H8S/2227 グループではチャネル $0\sim2$ 、それ以外のグループではチャネル $0\sim5$ の TCNT の動作 / 停止を選択します。 TMDR へ動作モードを設定する場合や TCR へ TCNT のカウントクロックを設定する場合は、 TCNT のカウンタ動作を停止してから行ってください。

ビット	ビット名	初期值	R/W	説 明
7、6		すべて0		リザーブビット
				ライト時は必ず0としてください。
5	CST5*	0	R/W	カウンタスタート 5~0
4	CST4*	0	R/W	TCNT の動作または停止を選択します。
3	CST3*	0	R/W	TIOC 端子を出力状態で動作中に、CST ビットに 0 をライトするとカウンタは
2	CST2	0	R/W	停止しますが、TIOC 端子のアウトプットコンペア出力レベルは保持されます。
1	CST1	0	R/W	CST ビットが 0 の状態で TIOR へのライトを行うと、設定した初期出力値に端
0	CST0	0	R/W	子の出力レベルが更新されます。
				0:TCNT_5~TCNT_0 のカウント動作は停止
				1 : TCNT_5 ~ TCNT_0 はカウント動作

【注】 * H8S/2227 グループではリザーブビットです。ライト時は必ず 0 としてください。

11.3.9 タイマシンクロレジスタ (TSYR)

TSYR は、H8S/2227 グループではチャネル $0 \sim 2$ 、それ以外のグループではチャネル $0 \sim 5$ の TCNT の独立動作または同期動作を選択します。対応するビットを 1 にセットしたチャネルが同期動作を行います。

ビット	ビット名	初期値	R/W	説 明
7、6		すべて0	R/W	リザーブビット
				ライト時は必ず0としてください。
5	SYNC5*	0	R/W	タイマ同期 5~0
4	SYNC4*	0	R/W	他のチャネルとの独立動作または同期動作を選択します。
3	SYNC3*	0	R/W	同期動作を選択すると、複数の TCNT の同期プリセットや、他チャネルのカウ
2	SYNC2	0	R/W	ンタクリアによる同期クリアが可能となります。
1	SYNC1	0	R/W	同期動作の設定には、最低2チャネルの SYNC ビットを1にセットする必要
0	SYNC0	0	R/W	があります。同期クリアの設定には、SYNC ビットのほかに TCR の CCLR2 ~CCLR0 ビットで、TCNT のクリア要因を設定する必要があります。
				0 : TCNT_5 ~ TCNT_0 は独立動作(TCNT のプリセット / クリアは他チャ ネルと無関係)
				1:TCNT_5~TCNT_0 は同期動作(TCNT の同期プリセット / 同期クリア が可能)

【注】 * H8S/2227 グループではリザーブビットです。ライト時は必ず 0 としてください。

11.4 動作説明

11.4.1 基本動作

各チャネルには、TCNT と TGR があります。TCNT は、アップカウント動作を行い、フリーランニング動作、 周期カウント動作、または外部イベントカウント動作が可能です。

TGR は、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

(1) カウンタの動作

H8S/2227 グループでは TSTR の CST2 ~ CST0 ビット、それ以外のグループでは TSTR の CST5 ~ CST0 ビットを1 にセットすると、対応するチャネルの TCNT はカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a) カウント動作の設定手順例

カウント動作の設定手順例を図 11.3 に示します。




図 11.3 カウンタ動作設定手順例

(b) フリーランニングカウント動作と周期カウント動作

TPU の TCNT は、リセット直後はすべてフリーランニングカウンタの設定となっており、TSTR の対応するビットを 1 にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。TCNT がオーバフロー (H'FFFF H'0000) すると、TSR の TCFV ビットが 1 にセットされます。このとき、対応する TIER の TCIEV ビットが 1 ならば、TPU は割り込みを要求します。TCNT はオーバフロー後、H'0000 からアップカウント動作を継続します。

フリーランニングカウンタの動作を図 11.4 に示します。




図 11.4 フリーランニングカウンタの動作

TCNT のクリア要因にコンペアマッチを選択したときは、対応するチャネルの TCNT は周期カウント動作を行います。周期設定用の TGR をアウトプットコンペアレジスタに設定し、TCR の CCLR2~CCLR0 ビットによりコンペアマッチによるカウンタクリアを選択します。設定後、TSTR の対応するビットを 1 にセットすると、周期カウンタとしてアップカウント動作を開始します。カウント値が TGR の値と一致すると、TSR の TGF ビットが 1 にセットされ、TCNT は H'0000 にクリアされます。

このとき対応する TIER の TGIE ビットが 1 ならば、TPU は割り込みを要求します。TCNT はコンペアマッチ後、H0000 からアップカウント動作を継続します。

周期カウンタの動作を図11.5に示します。




図 11.5 周期カウンタの動作

(2) コンペアマッチによる波形出力機能

TPU は、コンペアマッチにより対応する出力端子から0出力/1出力/トグル出力を行うことができます。

(a) コンペアマッチによる波形出力動作の設定手順例 コンペアマッチによる波形出力動作の設定手順例を図 11.6 に示します。




図 11.6 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

0出力/1出力例を図11.7に示します。

TCNT をフリーランニングカウント動作とし、コンペアマッチ A により 1 出力、コンペアマッチ B により 0 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 11.7 0 出力 / 1 出力の動作例

トグル出力の例を図 11.8 に示します。

TCNT を周期カウント動作(コンペアマッチ B によりカウンタクリア)に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 11.8 トグル出力の動作例

(3) インプットキャプチャ機能

TIOC 端子の入力エッジを検出して TCNT の値を TGR に転送することができます。

検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。また、チャネル 0、1、3*、4*は別のチャネルのカウンタ入力クロックやコンペアマッチ信号をインプットキャプチャの要因とすることもできます。

- 【注】 チャネル 0、3 で別のチャネルのカウンタ入力クロックをインブットキャプチャ入力とする場合は、インプットキャプチャ入力とするカウンタ入力クロックに∮/1 を選択しないでください。∮/1 を選択した場合は、インプットキャプチャは発生しません。
 - * H8S/2227 グループにはありません。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 11.9 に示します。




図 11.9 インプットキャプチャ動作の設定例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 11.10 に示します。

TIOCA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、また TIOCB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT は TGRB のインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 11.10 インプットキャプチャ動作例

11.4.2 同期動作

同期動作は、複数の TCNT の値を同時に書き換えることができます (同期プリセット)。また、TCR の設定により複数の TCNT を同時にクリアすることができます (同期クリア)。

同期動作により、1 つのタイムベースに対して TGR を増加することができます。

H8S/2227 グループのチャネル0~2、それ以外のグループのチャネル0~5 はすべて同期動作の設定が可能です。

(1) 同期動作の設定手順例

同期動作の設定手順例を図 11.11 に示します。




図 11.11 同期動作の設定手順例

(2) 同期動作の例

同期動作の例を図 11.12 に示します。

チャネル $0 \sim 2$ を同期動作かつ PWM モード 1 に設定し、チャネル 0 のカウンタクリア要因を TGRB_0 のコンペアマッチ、またチャネル 1、2 のカウンタクリア要因を同期クリアに設定した場合の例です。

3 相の PWM 波形を TIOCA2、TIOCA1、TIOCA0 端子から出力します。このとき、チャネル 0~2 の TCNT は同期プリセット、TGRB_0 のコンペアマッチによる同期クリアを行い、TGRB_0 に設定したデータが PWM 周期となります。

PWM モードについては、「11.4.5 PWM モード」を参照してください。




図 11.12 同期動作の動作例

11.4.3 バッファ動作

バッファ動作は、チャネル0、3 が持つ機能です。TGRC と TGRD をバッファレジスタとして使用することができます。

バッファ動作は、TGR をインプットキャプチャレジスタに設定した場合と、コンペアマッチレジスタに設定した場合のそれぞれで動作内容が異なります。

表 11.28 にバッファ動作時のレジスタの組み合わせを示します。

チャネル	タイマジェネラルレジスタ	バッファレジスタ
0	TGRA_0	TGRC_0
	TGRB_0	TGRD_0
3*	TGRA_3	TGRC_3
	TGRB_3	TGRD_3

表 11.28 レジスタの組み合わせ

【注】 * H8S/2227 グループにはありません。

• TGR がアウトプットコンペアレジスタの場合

コンペアマッチが発生すると、対応するチャネルのバッファレジスタの値がタイマジェネラルレジスタに転送されます。

この動作を図 11.13 に示します。




図 11.13 コンペアマッチバッファ動作

●TGR がインプットキャプチャレジスタの場合

インプットキャプチャが発生すると、TCNTの値を TGR に転送すると同時に、それまで格納されていた TGR の値をバッファレジスタに転送します。

この動作を図 11.14 に示します。




図 11.14 インプットキャプチャバッファ動作

(1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 11.15 に示します。




図 11.15 バッファ動作の設定手順例

(2) バッファ動作例

(a) TGR がアウトプットコンペアレジスタの場合

チャネル 0 を PWM モード 1 に設定し、TGRA と TGRC をバッファ動作に設定した場合の動作例を図 11.16 に示します。 TCNT はコンペアマッチ B によりクリア、出力はコンペアマッチ A で 1 出力、コンペアマッチ B で 0 出力に設定した例です。

バッファ動作が設定されているため、コンペアマッチ A が発生すると出力を変化させると同時に、バッファレジスタ TGRC の値がタイマジェネラルレジスタ TGRA に転送されます。この動作は、コンペアマッチ A が発生するたびに繰り返されます。

PWM モードについては、「11.4.5 PWM モード」を参照してください。




図 11.16 バッファ動作例(1)

(b) TGR がインプットキャプチャレジスタの場合

TGRA をインプットキャプチャレジスタに設定し、TGRA と TGRC をバッファ動作に設定したときの動作例を図 11.17 に示します。

TCNT は TGRA のインプットキャプチャでカウンタクリア、TIOCA 端子のインプットキャプチャ入力エッジは立ち上がりエッジ / 立ち下がりエッジの両エッジが選択されています。

バッファ動作が設定されているため、インプットキャプチャ A により TCNT の値が TGRA に格納されると同時に、それまで TGRA に格納されていた値が TGRC に転送されます。




図 11.17 バッファ動作例(2)

11.4.4 カスケード接続動作

カスケード接続動作*は、2 チャネルの 16 ビットカウンタを接続して 32 ビットカウンタとして動作させる機能です。

この機能は、チャネル 1(チャネル 4)のカウンタクロックを TCR の TPSC2 ~ TPSC0 ビットで TCNT_2(TCNT_5) のオーバフロー / アンダフローでカウントに設定することにより動作します。

アンダフローが発生するのは、下位 16 ビットの TCNT が位相計数モードのときのみです。

表 11.29 にカスケード接続の組み合わせを示します。

- 【注】 チャネル 1、4 を位相計数モードに設定した場合は、カウンタクロックの設定は無効となり、独立して位相計数モードで動作します。
 - * H8S/2227 グループにこの機能はありません。

組み合わせ	上位 16 ビット	下位 16 ビット	
チャネル 1 とチャネル 2	TCNT_1	TCNT_2	
チャネル 4 とチャネル 5	TCNT_4	TCNT_5	

表 11.29 カスケード接続組み合わせ

(1)カスケード接続動作の設定手順例

カスケード接続動作の設定手順例を図 11.18 に示します。




図 11.18 カスケード接続動作設定手順

(2) カスケード接続動作例

TCNT_1 は TCNT_2 のオーバフロー / アンダフローでカウント、TGRA_1 と TGRA_2 をインプットキャプチャレジスタに設定し、TIOC 端子の立ち上がりエッジを選択したときの動作を図 11.19 に示します。

TIOCA1 端子と TIOCA2 端子に立ち上がりエッジを同時に入力することにより、TGRA_1 に上位 16 ビット、TGRA_2 に下位 16 ビットの 32 ビットデータが転送されます。




図 11.19 カスケード接続動作例(1)

TCNT_1 は TCNT_2 のオーバフロー / アンダフローでカウント、チャネル 2 を位相計数モードに設定したときの動作を図 11.20 に示します。

TCNT_1 は、TCNT_2 のオーバフローでアップカウント、TCNT_2 のアンダフローでダウンカウントされます。




図 11.20 カスケード接続動作例(2)

11.4.5 PWM モード

PWM モードは出力端子よりそれぞれ PWM 波形を出力するモードです。各 TGR のコンペアマッチによる出力レベルは 0 出力 / 1 出力 / トグル出力の中から選択可能です。

各 TGR の設定により、デューティ 0~100%の PWM 波形が出力できます。

TGR のコンペアマッチをカウンタクリア要因とすることにより、そのレジスタに周期を設定することができます。全チャネル独立に PWM モードに設定できます。同期動作も可能です。

PWM モードは次に示す 2 種類あります。

(a) PWM モード1

TGRA と TGRB、TGRC と TGRD をペアで使用して、TIOCA、TIOCC 端子から PWM 出力を生成します。TIOCA、TIOCC 端子からコンペアマッチ A、C によって TIOR の IOA3 ~ IOA0、IOC3 ~ IOC0 ビットで指定した出力を、また、コンペアマッチ B、D によって TIOR の IOB3 ~ IOB0、IOD3 ~ IOD0 ビットで指定した出力を行います。初期出力値は TGRA、TGRC に設定した値になります。ペアで使用する TGR の設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 1 では、最大 8 相の PWM 出力が可能です。

(b) PWMモード2

TGR の 1 本を周期レジスタ、他の TGR をデューティレジスタに使用して PWM 出力を生成します。コンペアマッチによって、TIOR で指定した出力を行います。また、同期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値は TIOR で設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード2では、同期動作と併用することにより最大15相のPWM出力が可能です。

PWM 出力端子とレジスタの対応を表 11.30 に示します。

表 11.30 各 PWM 出力のレジスタと出力端子

チャネル	レジスタ	出力	端子	
		PWM モード 1	PWM モード 2	
0	TGRA_0	TIOCA0	TIOCA0	
	TGRB_0		TIOCB0	
	TGRC_0	TIOCC0	TIOCC0	
	TGRD_0		TIOCD0	
1	TGRA_1	TIOCA1	TIOCA1	
	TGRB_1		TIOCB1	
2	TGRA_2	TIOCA2	TIOCA2	
	TGRB_2		TIOCB2	
3*	TGRA_3	TIOCA3	TIOCA3	
	TGRB_3		TIOCB3	
	TGRC_3	TIOCC3	TIOCC3	
	TGRD_3		TIOCD3	
4*	TGRA_4	TIOCA4	TIOCA4	
	TGRB_4		TIOCB4	
5*	TGRA_5	TIOCA5	TIOCA5	
	TGRB_5		TIOCB5	

[【]注】 PWM モード 2 のとき、周期を設定した TGR の PWM 出力はできません。

^{*} H8S/2227 グループにはありません。

(1) PWM モードの設定手順例

PWM モードの設定手順例を図 11.21 に示します。




図 11.21 PWM モードの設定手順例

(2) PWM モードの動作例

PWM モード 1 の動作例を図 11.22 に示します。

この図は、TCNT のクリア要因を TGRA のコンペアマッチとし、TGRA の初期出力値と出力値を 0、TGRB の出力値を 1に設定した場合の例です。

この場合、TGRA に設定した値が周期となり、TGRB に設定した値がデューティになります。




図 11.22 PWM モードの動作例 (1)

PWM モード 2 の動作例を図 11.23 に示します。

この図は、チャネル 0 と 1 を同期動作させ、TCNT のクリア要因を $TGRB_1$ のコンペアマッチとし、他の TGR ($TGRA_0 \sim TGRD_0$ 、 $TGRA_1$)の初期出力値を 0、出力値を 1 に設定して 5 相の PWM 波形を出力させた場合の例です。

この場合、TGRB_1 に設定した値が周期となり、他のTGR に設定した値がデューティになります。




図 11.23 PWM モードの動作例 (2)

PWM モードで、デューティ 0%、デューティ 100%の PWM 波形を出力する例を図 11.24 に示します。




図 11.24 PWM モードの動作例 (3)

11.4.6 位相計数モード

位相計数モードは、H8S/2227 グループではチャネル 1、2、それ以外のグループではチャネル 1、2、4、5 の設定により、2 本の外部クロック入力の位相差を検出し、TCNT をアップ / ダウンカウントします。

位相計数モードに設定すると、TCR の TPSC2~TPSC0 ビット、CKEG1、CKEG0 ビットの設定にかかわらずカウンタ入力クロックは外部クロックを選択し、TCNT はアップ / ダウンカウンタとして動作します。ただし、TCRの CCLR1、CCLR0 ビット、TIOR、TIER、TGR の機能は有効ですので、インプットキャプチャ / コンペアマッチ機能や割り込み機能は使用することができます。

2相エンコーダパルスの入力として使用できます。

TCNT がアップカウント時、オーバフローが発生すると TSR の TCFV フラグがセットされます。また、ダウンカウント時にアンダフローが発生すると、TCFU フラグがセットされます。

TSR の TCFD ビットはカウント方向フラグです。TCFD フラグをリードすることにより、TCNT がアップカウントしているかダウンカウントしているかを確認することができます。

表 11.31 に外部クロック端子とチャネルの対応を示します。

チャネル	外部クロック端子			
	A 相	B相		
チャネル 1 または 5*を位相計数モードとするとき	TCLKA	TCLKB		
チャネル 2 または 4*を位相計数モードとするとき	TCLKC	TCLKD		

表 11.31 位相計数モードクロック入力端子

【注】 * H8S/2227 グループにはありません。

(1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図 11.25 に示します。



図 11.25 位相計数モードの設定手順例

(2) 位相計数モードの動作例

位相計数モードでは、2 本の外部クロックの位相差で TCNT がアップ / ダウンカウントします。また、カウント条件により 4 つのモードがあります。

(a) 位相計数モード1

位相計数モード 1 の動作例を図 11.26 に、TCNT のアップ / ダウンカウント条件を表 11.32 に示します。




図 11.26 位相計数モード 1 の動作例

TCLKA (チャネル 1、5*) TCLKB (チャネル 1、5*) 動作内容 TCLKC (チャネル 2、4*) TCLKD (チャネル 2、4*) High レベル アップカウント Low レベル 7 Low レベル High レベル High レベル ダウンカウント 7 Low レベル High レベル Low レベル

表 11.32 位相計数モード 1 のアップ / ダウンカウント条件

【記号説明】

【注】 * H8S/2227 グループにはありません。

(b) 位相計数モード2

位相計数モード 2 の動作例を図 11.27 に、TCNT のアップ / ダウンカウント条件を表 11.33 に示します。




図 11.27 位相計数モード 2 の動作例

TCLKA (チャネル 1、5*) TCLKB (チャネル 1、5*) 動作内容 TCLKC (チャネル 2、4*) TCLKD (チャネル 2、4*) High レベル **F** Don't care Low レベル Don't care Low レベル Don't care High レベル アップカウント High レベル Don't care * Low レベル Don't care Γ High レベル Don't care Low レベル ダウンカウント

表 11.33 位相計数モード 2 のアップ / ダウンカウント条件

【記号説明】

【注】 * H8S/2227 グループにはありません。

(c) 位相計数モード3

位相計数モード 3 の動作例を図 11.28 に、TCNT のアップ / ダウンカウント条件を表 11.34 に示します。




図 11.28 位相計数モード3の動作例

TCLKA (チャネル 1、5*) TCLKB (チャネル 1、5*) 動作内容 TCLKC (チャネル 2、4*) TCLKD (チャネル 2、4*) High レベル \mathbf{L} Don't care Low レベル Don't care V. Low レベル Don't care High レベル アップカウント High レベル ダウンカウント ٧ Low レベル Γ Don't care High レベル Don't care Low レベル Don't care

表 11.34 位相計数モード 3 のアップ / ダウンカウント条件

【記号説明】

↓ : 立ち上がりエッジ ▼ :立ち下がりエッジ

t

【注】 * H8S/2227 グループにはありません。

(d) 位相計数モード 4

位相計数モード 4 の動作例を図 11.29 に、TCNT のアップ / ダウンカウント条件を表 11.35 に示します。




図 11.29 位相計数モード 4 の動作例

TCLKA (チャネル 1、5*) TCLKB (チャネル 1、5*) 動作内容 TCLKC (チャネル 2、4*) TCLKD (チャネル 2、4*) High レベル アップカウント Low レベル Low レベル Don't care High レベル High レベル ダウンカウント Low レベル High レベル Don't care Low レベル

表 11.35 位相計数モード 4 のアップ / ダウンカウント条件

【記号説明】

【注】 * H8S/2227 グループにはありません。

(3) 位相計数モード応用例

チャネル 1 を位相計数モードに設定し、チャネル 0 と連携してサーボモータの 2 相エンコーダパルスを入力して位置または速度を検出する例を図 11.30 に示します。

チャネル 1 は位相計数モード 1 に設定し、TCLKA と TCLKB にエンコーダパルスの A 相、B 相を入力します。 チャネル 0 は TCNT を TGRC_0 のコンペアマッチでカウンタクリアとして動作させ、TGRA_0 と TGRC_0 はコ ンペアマッチ機能で使用して、速度制御周期と位置制御周期を設定します。TGRB_0 はインプットキャプチャ機能で使用し、TGRB_0 と TGRD_0 をバッファ動作させます。TGRB_0 のインプットキャプチャ要因は、チャネル 1 のカウンタ入力クロックとし、2 相エンコーダの 4 逓倍パルスのパルス幅を検出します。

チャネル 1 の $TGRA_1$ と $TGRB_1$ は、インプットキャプチャ機能に設定し、インプットキャプチャ要因はチャネル 0 の $TGRA_0$ と $TGRC_0$ のコンペアマッチを選択し、それぞれの制御周期時のアップ / ダウンカウンタの値を格納します。

これにより、正確な位置/速度検出を行うことができます。




図 11.30 位相計数モードの応用例

11.5 割り込み要因

TPU の割り込み要因には、TGR のインプットキャプチャ/コンペアマッチ、TCNT のオーバフロー、アンダフローの 3 種類があります。各割り込み要因は、それぞれ専用のステータスフラグと、許可/禁止ビットを持っているため、割り込み要求信号の発生を独立に許可または禁止することができます。

割り込み要因が発生すると、TSRの対応するステータスフラグが1にセットされます。このとき TIERの対応する許可/禁止ビットが1にセットされていれば、割り込みを要求します。ステータスフラグを0にクリアする

ことで割り込み要求は解除されます。

チャネル間の優先順位は、割り込みコントローラにより変更可能です。チャネル内の優先順位は固定です。詳細は「第5章 割り込みコントローラ」を参照してください。

表 11.36 に TPU の割り込み要因の一覧を示します。

表 11.36 TPU 割り込み一覧

チャネル	名称	割り込み要因	割り込み フラグ	DTC の起動	DMAC* ¹ の起動
0	TGI0A	TGRA_0 のインプットキャプチャ / コンペアマッチ	TGFA_0	可	可
	TGI0B	TGRB_0 のインプットキャプチャ / コンペアマッチ	TGFB_0	可	不可
	TGI0C	TGRC_0 のインプットキャプチャ / コンペアマッチ	TGFC_0	可	不可
	TGI0D	TGRD_0 のインプットキャプチャ / コンペアマッチ	TGFD_0	可	不可
	TCI0V	TCNT_0 のオーバフロー	TCFV_0	不可	不可
1	TGI1A	TGRA_1 のインプットキャプチャ / コンペアマッチ	TGFA_1	可	可
	TGI1B	TGRB_1 のインプットキャプチャ / コンペアマッチ	TGFB_1	可	不可
	TCI1V	TCNT_1 のオーバフロー	TCFV_1	不可	不可
	TCI1U	TCNT_1 のアンダフロー	TCFU_1	不可	不可
2	TGI2A	TGRA_2 のインプットキャプチャ / コンペアマッチ	TGFA_2	可	可
	TGI2B	TGRB_2 のインプットキャプチャ / コンペアマッチ	TGFB_2	可	不可
	TCI2V	TCNT_2のオーバフロー	TCFV_2	不可	不可
	TCI2U	TCNT_2 のアンダフロー	TCFU_2	不可	不可
3* ²	TGI3A	TGRA_3 のインプットキャプチャ / コンペアマッチ	TGFA_3	可	可
	TGI3B	TGRB_3 のインプットキャプチャ / コンペアマッチ	TGFB_3	可	不可
	TGI3C	TGRC_3 のインプットキャプチャ / コンペアマッチ	TGFC_3	可	不可
	TGI3D	TGRD_3 のインプットキャプチャ / コンペアマッチ	TGFD_3	可	不可
	TCI3V	TCNT_3 のオーバフロー	TCFV_3	不可	不可
4*2	TGI4A	TGRA_4 のインプットキャプチャ / コンペアマッチ	TGFA_4	可	可
	TGI4B	TGRB_4 のインプットキャプチャ / コンペアマッチ	TGFB_4	可	不可
	TCI4V	TCNT_4のオーバフロー	TCFV_4	不可	不可
	TCI4U	TCNT_4 のアンダフロー	TCFU_4	不可	不可
5* ²	TGI5A	TGRA_5 のインプットキャプチャ / コンペアマッチ	TGFA_5	可	可
	TGI5B	TGRB_5 のインプットキャプチャ / コンペアマッチ	TGFB_5	可	不可
	TCI5V	TCNT_5 のオーバフロー	TCFV_5	不可	不可
	TCI5U	TCNT_5 のアンダフロー	TCFU_5	不可	不可

[【]注】 リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能です。

^{*1} H8S/2239 グループのみサポートします。

^{*2} H8S/2227 グループにはありません。

(1) インプットキャプチャ/コンペアマッチ割り込み

各チャネルの TGR のインプットキャプチャ/コンペアマッチの発生により、TSR の TGF フラグが 1 にセットされたとき、TIER の TGIE ビットが 1 にセットされていれば、割り込みを要求します。TGF フラグを 0 にクリアすることで割り込み要求は解除されます。H8S/2227 グループの TPU には、チャネル 0 に

(2) オーバフロー割り込み

各チャネルの TCNT のオーバフローの発生により、TSR の TCFV フラグが 1 にセットされたとき、TIER の TCIEV ビットが 1 にセットされていれば、割り込みを要求します。TCFV フラグを 0 にクリアすることで割り込み要求は解除されます。H8S/2227 グループの TPU には、チャネル $0 \sim 2$ に各 1 本、計 3 本、それ以外のグループの TPU には、チャネル $0 \sim 5$ に各 1 本、計 6 本のオーバフロー割り込みがあります。

(3) アンダフロー割り込み

各チャネルの TCNT のアンダフローの発生により、TSR の TCFU フラグが 1 にセットされたとき、TIER の TCIEU ビットが 1 にセットされていれば、割り込みを要求します。 TCFU フラグを 0 にクリアすることで割り込み要求は解除されます。 H8S/2227 グループの TPU には、チャネル 1、2 に各 1 本、計 2 本、それ以外のグループの TPU には、チャネル 1、2 に各 1 本、計 2 本、それ以外のグループの TPU には、チャネル 1、2 に各 1 本、計 2 本、それ以外のグループの TPU には、チャネル 1 1 な、1 な、1 な、1 なのアンダフロー割り込みがあります。

11.6 DTC の起動

各チャネルの TGR のインプットキャプチャ / コンペアマッチ割り込みによって、DTC を起動することができます。詳細は「第9章 データトランスファコントローラ (DTC)」を参照してください。

H8S/2227 グループの TPU では、チャネル 0 が 4 本、チャネル 1、2 が各 2 本、計 8 本、それ以外のグループの TPU では、チャネル 0、3 が各 4 本、チャネル 1、2、4、5 が各 2 本、計 16 本のインプットキャプチャ / コンペア マッチ割り込みを DTC の起動要因とすることができます。

11.7 DMAC の起動 (H8S/2239 グループのみ)

各チャネルの TGRA のインプットキャプチャ / コンペアマッチ割り込みによって、DMAC を起動することができます。詳細は「第8章 DMA コントローラ(DMAC)」を参照してください。

TPU では、各チャネルに 1 本、計 6 本の TGRA のインプットキャプチャ / コンペアマッチ割り込みを DMAC の起動要因とすることができます。

11.8 A/D 変換器の起動

各チャネルの TGRA のインプットキャプチャ / コンペアマッチによって、A/D 変換器を起動することができます。

各チャネルの TGRA のインプットキャプチャ / コンペアマッチの発生により、TSR の TGFA フラグが 1 にセットされたとき、TIER の TTGE ビットが 1 にセットされていれば、A/D 変換器に対して A/D 変換の開始を要求します。このとき A/D 変換器側で、TPU の変換開始トリガが選択されていれば、A/D 変換が開始されます。

TPU では、各チャネル 1 本、計 6 本の TGRA のインプットキャプチャ / コンペアマッチ割り込みを A/D 変換器の変換開始要因とすることができます。

11.9 動作タイミング

11.9.1 入出力タイミング

(1) TCNT のカウントタイミング

内部クロック動作の場合の TCNT のカウントタイミングを図 11.31 に示します。また、外部クロック動作の場合の TCNT のカウントタイミングを図 11.32 に示します。




図 11.31 内部クロック動作時のカウントタイミング




図 11.32 外部クロック動作時のカウントタイミング

(2) アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT と TGR が一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)で発生します。コンペアマッチ信号が発生したとき、TIOR で設定した出力値がアウトプットコンペア出力端子(TIOC 端子)に出力されます。TCNT と TGR が一致したあと、TCNT 入力クロックが発生するまで、コンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミングを図 11.33 に示します。




図 11.33 アウトプットコンペア出力タイミング

(3) インプットキャプチャ信号タイミング

インプットキャプチャのタイミングを図 11.34 に示します。




図 11.34 インプットキャプチャ入力信号タイミング

(4) コンペアマッチ / インプットキャプチャによるカウンタクリアタイミング コンペアマッチの発生によるカウンタクリアを指定した場合のタイミングを図 11.35 に示します。 インプットキャプチャの発生によるカウンタクリアを指定した場合のタイミングを図 11.36 に示します。




図 11.35 カウンタクリアタイミング(コンペアマッチ)




図 11.36 カウンタクリアタイミング (インプットキャプチャ)

(5) バッファ動作タイミング

バッファ動作の場合のタイミングを図 11.37、図 11.38 に示します。




図 11.37 バッファ動作タイミング(コンペアマッチ)




図 11.38 バッファ動作タイミング (インプットキャプチャ)

11.9.2 割り込み信号タイミング

(1) コンペアマッチ時の TGF フラグのセットタイミング

コンペアマッチの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 11.39 に示します。




図 11.39 TGI 割り込みタイミング (コンペアマッチ)

(2) インプットキャプチャ時の TGF フラグのセットタイミング

インプットキャプチャの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 11.40 に示します。




図 11.40 TGI 割り込みタイミング (インプットキャプチャ)

(3) TCFV フラグ / TCFU フラグのセットタイミング

オーバフローの発生による TSR の TCFV フラグのセットタイミングと、TCIV 割り込み要求信号のタイミングを図 11.41 に示します。

アンダフローの発生による TSR の TCFU フラグのセットタイミングと、TCIU 割り込み要求信号のタイミングを図 11.42 に示します。




図 11.41 TCIV 割り込みのセットタイミング




図 11.42 TCIU 割り込みのセットタイミング

(4) ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードしたあと、0 をライトするとクリアされます。DTC または DMAC*を起動する場合は、自動的にクリアすることもできます。 CPU によるステータスフラグのクリアタイミングを図 11.43 に、DTC または DMAC*によるステータスフラグのクリアのタイミングを図 11.44 に示します。

【注】 * H8S/2239 グループのみです。




図 11.43 CPU によるステータスフラグのクリアタイミング




図 11.44 DTC/DMAC*の起動によるステータスフラグのクリアタイミング

【注】 * H8S/2239 グループのみです。

11.10 使用上の注意事項

11.10.1 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、TPU の動作禁止 / 許可を設定することが可能です。初期値では、TPU の動作は停止します。モジュールストップモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 24 章 低消費電力状態」を参照してください。

11.10.2 入力クロックの制限事項

入力クロックのパルス幅は、単エッジの場合は 1.5 ステート以上、両エッジの場合は 2.5 ステート以上が必要です。これ以下のパルス幅では正しく動作しませんのでご注意ください。

位相計数モードの場合は、2本の入力クロックの位相差およびオーバラップはそれぞれ 1.5 ステート以上、パルス幅は 2.5 ステート以上必要です。位相計数モードの入力クロックの条件を図 11.45 に示します。




図 11.45 位相計数モード時の位相差、オーバラップ、およびパルス幅

11.10.3 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT は TGR の値と一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)でクリアされます。このため、実際のカウンタの周波数は次の式のようになります。

$$f = \frac{\phi}{(N+1)}$$

f : カウンタ周波数ф : 動作周波数N : TGR の設定値

11.10.4 TCNT のライトとクリアの競合

TCNT のライトサイクル中の T_2 ステートでカウンタクリア信号が発生すると、TCNT へのライトは行われずに TCNT のクリアが優先されます。このタイミングを図 11.46 に示します。




図 11.46 TCNT のライトとクリアの競合

11.10.5 TCNT のライトとカウントアップの競合

TCNT のライトサイクル中の T_2 ステートでカウントアップが発生してもカウントアップされず、TCNT へのライトが優先されます。このタイミングを図 11.47 に示します。




図 11.47 TCNT のライトとカウントアップの競合

11.10.6 TGR のライトとコンペアマッチの競合

TGR のライトサイクル中の T_2 ステートでコンペアマッチが発生しても TGR のライトが優先され、コンペアマッチ信号は禁止されます。前回と同じ値をライトした場合でもコンペアマッチは発生しません。このタイミングを図 11.48 に示します。




図 11.48 TGR のライトとコンペアマッチの競合

11.10.7 バッファレジスタのライトとコンペアマッチの競合

TGR のライトサイクル中の T_2 ステートでコンペアマッチが発生すると、バッファ動作によって TGR に転送されるデータはライトデータとなります。このタイミングを図 11.49 に示します。




図 11.49 バッファレジスタのライトとコンペアマッチの競合

11.10.8 TGR のリードとインプットキャプチャの競合

TGR のリードサイクル中の T_1 ステートでインプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送後のデータとなります。 このタイミングを図 11.50 に示します。




図 11.50 TGR のリードとインプットキャプチャの競合

11.10.9 TGR のライトとインプットキャプチャの競合

TGR のライトサイクル中の T_2 ステートでインプットキャプチャ信号が発生すると、TGR へのライトは行われず、インプットキャプチャが優先されます。このタイミングを図 11.51 に示します。




図 11.51 TGR のライトとインプットキャプチャの競合

11.10.10 バッファレジスタのライトとインプットキャプチャの競合

バッファレジスタのライトサイクル中の T_2 ステートでインプットキャプチャ信号が発生すると、バッファレジスタへのライトは行われず、バッファ動作が優先されます。このタイミングを図 11.52 に示します。




図 11.52 バッファレジスタのライトとインプットキャプチャの競合

11.10.11 オーバフロー / アンダフローとカウンタクリアの競合

オーバフロー / アンダフローとカウンタクリアが同時に発生すると、TSR の TCFV/TCFU フラグはセットされず、TCNT のクリアが優先されます。

TGR のコンペアマッチをクリア要因とし、TGR に H'FFFF を設定した場合の動作タイミングを図 11.53 に示します。




図 11.53 オーバフローとカウンタクリアの競合

11.10.12 TCNT のライトとオーバフロー / アンダフローの競合

TCNT のライトサイクル中の T_2 ステートでカウントアップ / カウントダウンが発生し、オーバフロー / アンダフローが発生しても TCNT へのライトが優先され、TSR の TCFV/TCFU フラグはセットされません。

TCNT のライトとオーバフロー競合時の動作タイミングを図 11.54 に示します。




図 11.54 TCNT のライトとオーバフローの競合

11.10.13 入出力端子の兼用

本 LSI では、TCLKA 入力と TIOCC0 入出力、TCLKB 入力と TIOCD0 入出力、TCLKC 入力と TIOCB1 入出力、TCLKD 入力と TIOCB2 入出力の端子がそれぞれ兼用になっています。外部クロックを入力する場合には、兼用されている端子からコンペアマッチ出力を行わないでください。

11.10.14 モジュールストップ時の割り込み

割り込みが要求された状態でモジュールストップモードにすると、CPU の割り込み要因、DMAC*または DTC の起動要因のクリアができません。事前に割り込みをディスエーブルしてからモジュールストップモードとしてください。

【注】 * H8S/2239 グループのみです。

12. 8 ビットタイマ (TMR)

H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループは、8 ビットのカウンタをベースにした 4 チャネルの 8 ビットタイマ (TMR_0、TMR_1、TMR_2、TMR_3) を内蔵しています。

H8S/2237 グループ、H8S/2227 グループは、8 ビットのカウンタをベースにした 2 チャネルの 8 ビットタイマ (TMR_0、TMR_1) を内蔵しています。

8 ビットタイマは外部のイベントのカウントが可能なほか、2 本のレジスタとのコンペアマッチ信号により、カウンタのリセット、割り込み要求、任意のデューティ比のパルス出力など、多機能タイマとして種々の応用が可能です。

12.1 特長

- 4種類のクロックを選択可能
 - 3種類の内部クロック(♠/8、♠/64、♠/8192)と外部クロックのうちから選択可能
- カウンタのクリア指定が可能
 - コンペアマッチA、コンペアマッチB、または外部リセット信号のうちから選択可能
- 2つのコンペアマッチ信号の組み合わせでタイマ出力を制御
 - 独立に動作可能な2つのコンペアマッチ信号の組み合わせによって、任意のデューティのパルス出力やPWM 出力など種々の応用が可能
- 2チャネルのカスケード接続が可能

(TMR_0、TMR_1のカスケード接続)

TMR_0を上位、TMR_1を下位とする16ビットタイマとして動作可能(16ビットカウントモード)

TMR_1はTMR_0のコンペアマッチをカウント可能(コンペアマッチカウントモード)

(TMR_2、TMR_3のカスケード接続)*

TMR_2を上位、TMR_3を下位とする16ビットタイマとして動作可能(16ビットカウントモード)

TMR 3はTMR 2のコンペアマッチをカウント可能(コンペアマッチカウントモード)

- 各チャネル3種類の割り込み要因
 - コンペアマッチ×2要因、オーバフロー×1要因があり、それぞれ独立に要求可能
- A/D変換器の変換スタートトリガを生成可能
 - A/D変換器の交換開始トリガとしてチャネル0のコンペアマッチA信号を使用可能
- モジュールストップモードの設定可能

初期値では8ビットタイマの動作は停止、モジュールストップモードの解除によりレジスタのアクセスが可能

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

8 ビットタイマ (TMR_0、TMR_1) のブロック図を図 12.1 に示します。




図 12.1 8 ビットタイマのブロック図

12.2 入出力端子

8 ビットタイマの端子構成を表 12.1 に示します。

チャネル 入出力 名 称 略称 櫟 能 タイマ出力端子 TMO0 出力 コンペアマッチ出力 タイマ出力端子 TMO₁ 出力 コンペアマッチ出力 タイマクロック入力端子 TMCI01 カウンタ外部クロック入力 0、1 入力 共通 タイマリセット入力端子 TMRI01 入力 カウンタ外部リセット入力 2 タイマ出力端子 TMO2* 出力 コンペアマッチ出力 3 タイマ出力端子 TMO3* 出力 コンペアマッチ出力 2、3 タイマクロック入力端子 TMCI23* 入力 カウンタ外部クロック入力 共通 タイマリセット入力端子 TMRI23* 入力 カウンタ外部リセット入力

表 12.1 端子構成

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

12.3 レジスタの説明

8 ビットタイマには以下のレジスタがあります。モジュールストップコントロールレジスタについては「24.1.2 モジュールストップコントロールレジスタ A ~ C (MSTPCRA ~ MSTPCRC) 」を参照してください。

- タイマカウンタ_0 (TCNT_0)
- タイムコンスタントレジスタA_0(TCORA_0)
- タイムコンスタントレジスタB_0 (TCORB_0)
- タイマコントロールレジスタ_0(TCR_0)
- タイマコントロール/ステータスレジスタ_0(TCSR_0)
- タイマカウンタ_1 (TCNT_1)
- タイムコンスタントレジスタA_1 (TCORA_1)
- タイムコンスタントレジスタB_1(TCORB_1)
- タイマコントロールレジスタ_1 (TCR_1)
- タイマコントロール/ステータスレジスタ_1(TCSR_1)
- タイマカウンタ_2(TCNT_2)*
- タイムコンスタントレジスタA_2(TCORA_2)*
- タイムコンスタントレジスタB_2(TCORB_2)*
- タイマコントロールレジスタ_2(TCR_2)*
- タイマコントロール/ステータスレジスタ_2(TCSR_2)*

- タイマカウンタ_3(TCNT_3)*
- タイムコンスタントレジスタA_3(TCORA_3)*
- タイムコンスタントレジスタB_3 (TCORB_3) *
- タイマコントロールレジスタ_3(TCR_3)*
- タイマコントロール / ステータスレジスタ_3 (TCSR_3) *

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

12.3.1 タイマカウンタ (TCNT)

TCNT は 8 ビットのアップカウンタです。TCNT_0、TCNT_1 (または TCNT_2、TCNT_3)*を 16 ビットレジスタとしてワードアクセスすることも可能です。クロックは、TCR の CKS2~CKS0 ビットにより選択します。TCNTは、外部リセット入力信号またはコンペアマッチ A 信号、コンペアマッチ B 信号によりクリアすることができます。いずれの信号でクリアするかは、TCR の CCLR1、CCLR0 ビットにより選択します。また、TCNT がオーバフロー (H'FF H'00) すると、TCSR の OVF が 1 にセットされます。TCNT の初期値は H'00 です。

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

12.3.2 タイムコンスタントレジスタ (TCORA)

TCORA は 8 ビットのリード / ライト可能なレジスタです。TCORA_0、TCORA_1(または TCORA_2、TCORA_3)*を 16 ビットレジスタとしてワードアクセスすることも可能です。TCORA の値は TCNT と常に比較され、一致すると TCSR の CMFA が 1 にセットされます。ただし、TCORA へのライトサイクルの T_2 ステートでの比較は禁止されています。また、この一致信号(コンペアマッチ A)と TCSR の OS1、OS0 ビットの設定により、TMO 端子からのタイマ出力を制御することができます。TCORA の初期値は HFFです。

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

12.3.3 タイムコンスタントレジスタ B (TCORB)

TCORB は 8 ビットのリード / ライト可能なレジスタです。TCORB_0、TCORB_1 (または TCORB_2、TCORB_3)*を 16 ビットレジスタとしてワードアクセスすることも可能です。TCORB の値は TCNT と常に比較され、一致すると TCSR の CMFB が 1 にセットされます。ただし、TCORB へのライトサイクルの T_2 ステートでの比較は禁止されています。また、この一致信号 (コンペアマッチ B) と TCSR の OS3、OS2 ビットの設定により、TMO 端子からのタイマ出力を制御することができます。TCORB の初期値は HFFです。

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

12.3.4 タイマコントロールレジスタ (TCR)

TCR は TCNT の入力クロックの選択、TCNT のクリア条件指定、各割り込み要求の制御を行います。

ビット	ビット名	初期値	R/W	説 明
7	CMIEB	0	R/W	コンペアマッチインタラプトイネーブル B
				TCSR の CMFB が 1 にセットされたとき、CMFB による割り込み要求(CMIB) の許可または禁止を選択します。
				0:CMFB による割り込み要求(CMIB)を禁止
				1:CMFB による割り込み要求(CMIB)を許可
6	CMIEA	0	R/W	コンペアマッチインタラプトイネーブル A
				TCSR の CMFA が 1 にセットされたとき、CMFA による割り込み要求(CMIA) の許可または禁止を選択します。
				0:CMFA による割り込み要求(CMIA)を禁止
				1:CMFA による割り込み要求(CMIA)を許可
5	OVIE	0	R/W	タイマオーバフローインタラプトイネーブル
				TCSR の OVF が 1 にセットされたとき、OVF による割り込み要求(OVI)の 許可または禁止を選択します。
				0:OVFによる割り込み要求 (OVI) を禁止
				1:OVF による割り込み要求(OVI)を許可
4	CCLR1	0	R/W	カウンタクリア 1、0
3	CCLR0	0	R/W	TCNT のクリア条件を指定します。
				00:クリアを禁止
				01:コンペアマッチ A によりクリア
				10: コンペアマッチ B によりクリア
				11:外部リセット入力の立ち上がりエッジによりクリア
2	CKS2	0	R/W	クロックセレクト 2~0
1	CKS1	0	R/W	内部クロックは、システムロック (ф) を分周した 3 種類のクロックから選択
0	CKS0	0	R/W	できます。外部クロックのとき、クロック入力は立ち上がり、立ち下がり、または立ち上がり/立ち下がり両エッジのカウントの3種類から選択できます。
				000: クロック入力を禁止
				001:内部クロック:φ / 8 立ち下がリエッジでカウント
				010:内部クロック:φ / 64 立ち下がりエッジでカウント
				011:内部クロック:φ / 8192 立ち下がりエッジでカウント
				100:チャネル 0 の場合: TCNT1 のオーパフロー信号でカウント* ¹
				チャネル 1 の場合: TCNT0 のコンペアマッチ A でカウント*1
				チャネル 2* ² の場合:TCNT3 のオーバフロー信号でカウント* ¹ チャネル 3* ² の場合:TCNT2 のコンペアマッチ A でカウント* ¹
				101:外部クロック:立ち上がりエッジでカウント
				110:外部クロック:立ち下がりエッジでカウント
				111:外部クロック:立ち上がり/立ち下がり両エッジでカウント
<u> </u>]		・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・

[【]注】 *1 チャネル 0 (チャネル 2) のクロック入力を TCNT1 (TCNT3) のオーバフロー信号とし、チャネル 1 (チャネル 3) のクロック入力を TCNT0 (TCNT2) のコンペアマッチ信号とすると、カウントアップクロックが発生しません。この設定は行わないでください。

^{*2} H8S/2237 グループ、H8S/2227 グループにはありません。

12.3.5 タイマコントロール / ステータスレジスタ (TCSR)

TCSR はステータスフラグの表示およびコンペアマッチによる出力制御を行います。

• TCSR_0

ビット	ビット名	初期値	R/W	説 明
7	CMFB	0	R/(W)*	コンペアマッチフラグ B
				[セット条件]
				● TCNT の値と TCORB の値が一致したとき
				[クリア条件]
				● CMFB = 1 の状態で CMFB をリードしたあと、CMFB に 0 をライトしたとき
				● CMIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0
				で、かつ転送カウンタが 0 でないとき
6	CMFA	0	R/(W)*	コンベアマッチフラグ A
				[セット条件]
				● TCNT の値と TCORA の値が一致したとき
				[クリア条件]
				● CMFA = 1 の状態で CMFA をリードしたあと、CMFA に 0 をライトしたとき
				● CMIA 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0
				で、かつ転送カウンタが0でないとき
5	OVF	0	R/(W)*	タイマオーバフローフラグ
				[セット条件]
				● TCNT の値が H'FF から H'00 にオーバフローしたとき
				[クリア条件]
				● OVF=1 の状態で OVF をリードしたあと、OVF に 0 をライトしたとき
4	ADTE	0	R/W	A/D トリガイネーブル
				コンペアマッチ A による A/D 変換開始要求の許可または禁止を選択します。
				0:コンペアマッチ A による A/D 変換開始要求を禁止
				1:コンペアマッチ A による A/D 変換開始要求を許可
3	OS3	0	R/W	アウトプットセレクト 3、2
2	OS2	0	R/W	TCORB と TCNT のコンペアマッチ B による TMO 端子の出力方法を選択しま
				す。
				00:変化しない
				01:0 出力
				10:1 出力
				11:反転出力(トグル出力)

ビット	ビット名	初期値	R/W	説 明
1	OS1	0	R/W	アウトプットセレクト 1、0
0	OS0	0	R/W	TCORA と TCNT のコンペアマッチ A による TMO 端子の出力方法を選択しま
				す。
				00:変化しない
				01:0 出力
				10:1 出力
				11: 反転出力 (トグル出力)

【注】 * フラグをクリアするための0ライトのみ可能です。

• TCSR 1, TCSR 3*1

ビット	SR_1、TCS ビット名	初期値	R/W	説 明
7	CMFB	0	R/(W)* ²	コンペアマッチフラグ B
				[セット条件]
				• TCNT の値と TCORB の値が一致したとき
				[クリア条件]
				● CMFB = 1 の状態で CMFB をリードしたあと、CMFB に 0 をライトしたとき
				● CMIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0
				で、かつ転送カウンタが 0 でないとき
6	CMFA	0	R/(W)*2	コンペアマッチフラグ A
				[セット条件]
				● TCNT の値と TCORA の値が一致したとき
				[クリア条件]
				● CMFA = 1 の状態で CMFA をリードしたあと、CMFA に 0 をライトしたとき
				● CMIA 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0
				で、かつ転送カウンタが 0 でないとき
5	OVF	0	R/(W)* ²	タイマオーバフローフラグ
				[セット条件]
				● TCNT の値が H'FF から H'00 にオーバフローしたとき
				[クリア条件]
				● OVF=1 の状態で OVF をリードしたあと、OVF に 0 をライトしたとき
4		1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
3	OS3	0	R/W	アウトプットセレクト 3、2
2	OS2	0	R/W	TCORB と TCNT のコンペアマッチ B による TMO 端子の出力方法を選択しま
				ं
				00:変化しない
				01:0 出力
				10:1 出力
				11:反転出力(トグル出力)

ビット	ビット名	初期値	R/W	説 明
1	OS1	0	R/W	アウトプットセレクト 1、0
0	OS0	0	R/W	TCORA と TCNT のコンペアマッチ A による TMO 端子の出力方法を選択しま
				す。
				00:変化しない
				01:0 出力
				10:1 出力
				11: 反転出力 (トグル出力)

- 【注】 *1 H8S/2237 グループ、H8S/2227 グループにはありません。
 - *2 フラグをクリアするための0ライトのみ可能です。

• TCSR_2*1

ビット	ビット名	初期値	R/W	説 明
7	CMFB	0	R/(W)* ²	コンペアマッチフラグ B
				[セット条件]
				• TCNT の値と TCORB の値が一致したとき
				[クリア条件]
				● CMFB = 1 の状態で CMFB をリードしたあと、CMFB に 0 をライトしたとき
				CMIB 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 で、かつ転送カウンタが 0 でないとき
6	CMFA	0	R/(W)*2	コンペアマッチフラグ A
				[セット条件]
				• TCNT の値と TCORA の値が一致したとき
				[クリア条件]
				● CMFA = 1 の状態で CMFA をリードしたあと、CMFA に 0 をライトしたとき
				CMIA 割り込みにより DTC が起動され、DTC の MRB の DISEL ビットが 0 で、かつ転送カウンタが 0 でないとき
5	OVF	0	R/(W)*2	タイマオーバフローフラグ
				[セット条件]
				● TCNT の値が H'FF から H'00 にオーバフローしたとき
				[クリア条件]
				● OVF=1 の状態で OVF をリードしたあと、OVF に 0 をライトしたとき
4		0	R/W	リザーブビット
				リード / ライト可能です。ライトするときは 0 をライトしてください。

ビット	ビット名	初期値	R/W	説 明
3	OS3	0	R/W	アウトプットセレクト 3、2
2	OS2	0	R/W	TCORB と TCNT のコンペアマッチ B による TMO 端子の出力方法を選択します。
				00:変化しない
				01:0 出力
				10:1 出力
				11:反転出力 (トグル出力)
1	OS1	0	R/W	アウトプットセレクト 1、0
0	OS0	0	R/W	TCORA と TCNT のコンペアマッチ A による TMO 端子の出力方法を選択します。
				00:変化しない
				01:0 出力
				10:1 出力
				11:反転出力(トグル出力)

- 【注】 *1 H8S/2237 グループ、H8S/2227 グループにはありません。
 - *2 フラグをクリアするための0ライトのみ可能です。

12.4 動作説明

12.4.1 パルス出力

任意のデューティパルスを出力させる例を図 12.2 に示します。

- 1. TCORAのコンペアマッチによりTCNTがクリアされるようにTCRのCCLR1ビットを0にクリア、CCLR0ビットを1にセットします。
- 2. TCORAのコンペアマッチにより1出力、TCORBのコンペアマッチにより0出力になるようにTCSRのOS3 ~ OS0ビットをB'0110に設定します。
- 以上の設定により周期が TCORA、パルス幅が TCORB の波形をソフトウェアの介在なしに出力できます。




図 12.2 パルス出力例

12.5 動作タイミング

12.5.1 TCNT のカウントタイミング

内部クロック動作の場合の TCNT のカウントタイミングを図 12.3 に示します。また、外部クロック動作の場合の TCNT のカウントタイミングを図 12.4 に示します。なお外部クロックのパルス幅は、単エッジの場合は 1.5 ステート以上、両エッジの場合は 2.5 ステート以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。




図 12.3 内部クロック動作時のカウントタイミング




図 12.4 外部クロック動作時のカウントタイミング

12.5.2 コンペアマッチ時の CMFA、CMFB フラグのセットタイミング

TCSR の CMFA、CMFB フラグは、TCOR と TCNT の値が一致したとき出力されるコンペアマッチ信号により I にセットされます。コンペアマッチ信号は、一致した最後のステート(TCNT が一致したカウント値を更新するタイミング)で発生します。したがって、TCNT と TCOR の値が一致したあと、TCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。CMF フラグのセットタイミングを図 12.5 に示します。




図 12.5 コンペアマッチ時の CMF フラグのセットタイミング

12.5.3 コンペアマッチ時のタイマ出力タイミング

コンペアマッチ信号が発生したとき、TCSRのOS3~OS0ビットで設定される出力値がタイマ出力端子に出力されます。コンペアマッチA信号によるトグル出力の場合のタイマ出力タイミングを図12.6に示します。




図 12.6 コンペアマッチ A 信号によるトグル出力のタイマ出力タイミング

12.5.4 コンペアマッチによるカウンタクリアタイミング

TCNT は、TCR の CCLR1、CCLR0 ビットの選択によりコンペアマッチ A またはコンペアマッチ B でクリアされます。コンペアマッチによるカウンタクリアタイミングを図 12.7 に示します。




図 12.7 コンペアマッチによるカウンタクリアタイミング

12.5.5 TCNT の外部リセットタイミング

TCNT は、TCR の CCLR1、CCLR0 ビットの選択により外部リセット入力の立ち上がりエッジでクリアされます。 クリアまでのパルス幅は 1.5 ステート以上必要となります。外部リセット入力によるクリアタイミングを図 12.8 に示します。




図 12.8 外部リセット入力によるクリアタイミング

12.5.6 オーバフローフラグ (OVF) のセットタイミング

TCSR の OVF は、TCNT がオーバフロー(HFF H'00)したとき出力されるオーバフロー信号により 1 にセットされます。OVF フラグのセットタイミングを図 12.9 に示します。




図 12.9 OVF フラグのセットタイミング

12.6 カスケード接続時の動作

TCR_0、TCR_1 (TCR_2、TCR_3) *のいずれか一方の CKS2 ~ CKS0 ビットを B'100 に設定すると、2 チャネルの 8 ビットタイマはカスケード接続されます。この場合、1 本の 16 ビットタイマとして使用する 16 ビットタイマとして使用する 16 ビットタイマモードか、またはチャネル 0 (チャネル 2) *の 8 ビットタイマのコンペアマッチをチャネル 1 (チャネル 3) *のタイマでカウントするコンペアマッチカウントモードにすることができます。チャネル 1 をカスケード接続する場合で以下説明します。

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

12.6.1 16 ビットカウントモード

TCR_0 の CKS2 ~ CKS0 ビットが B'100 のとき、タイマはチャネル 0 を上位 8 ビット、チャネル 1 を下位 8 ビットとする 1 チャネルの 16 ビットタイマとして動作します。

(1) コンペアマッチフラグのセット

- TCSR_0のCMFフラグは、16ビットのコンペアマッチが発生したとき1にセットされます。
- TCSR 1のCMFフラグは、下位8ビットのコンペアマッチが発生したとき1にセットされます。

(2) カウンタクリア指定

- TCR_0のCCLR1、CCLR0ビットでコンペアマッチによるカウンタクリアを設定した場合、16ビットのコンペアマッチが発生したとき16ビットカウンタ(TCNT_0、TCNT_1の両方)がクリアされます。また、TMR101 端子によるカウンタクリアを設定した場合も、16ビットカウンタ(TCNT_0、TCNT_1の両方)がクリアされます。
- TCR_1のCCLR1、CCLR0ビットの設定は無効になります。下位8ビットのみのカウンタクリアはできません。

(3) 端子出力

- TCSR 0のOS3~OS0ビットによるTMO0端子の出力制御は16ビットのコンペアマッチ条件に従います。
- TCSR 1のOS3~OS0ビットによるTMO1端子の出力制御は下位8ビットのコンペアマッチ条件に従います。

12.6.2 コンペアマッチカウントモード

TCR_1 の CKS2 ~ CKS0 ビットが B'100 のとき、TCNT_1 はチャネル 0 のコンペアマッチ A をカウントします。チャネル 0、1 の制御はそれぞれ独立に行われます。CMF フラグのセット、割り込みの発生、TMO 端子の出力、カウンタクリアなどは各チャネルの設定に従います。

12.7 割り込み要因

12.7.1 割り込み要因と DTC 起動

8 ビットタイマの割り込み要因は、CMIA、CMIB、OVI の 3 種類があります。表 12.2 に各割り込み要因と優先順位を示します。各割り込み要因は、TCR の各割り込みイネーブルビットにより許可または禁止が設定され、それぞれ独立に割り込みコントローラに送られます。また、CMIA、CMIB 割り込みにより DTC を起動できます。

名称	割り込み要因	割り込みフラグ	DTC の起動	優先順位
CMIA0	TCORA_0 のコンペアマッチ	CMFA	可	高,
CMIB0	TCORB_0 のコンペアマッチ	CMFB	可	↑
OVI0	TCNT_0 のオーバフロー	OVF	不可	低
CMIA1	TCORA_1 のコンペアマッチ	CMFA	可	高
CMIB1	TCORB_1 のコンペアマッチ	CMFB	可	↑
OVI1	TCNT_1 のオーバフロー	OVF	不可	低
CMIA2*	TCORA_2 のコンペアマッチ	CMFA	可	高
CMIB2*	TCORB_2 のコンペアマッチ	CMFB	可	↑
OVI2*	TCNT_2 のオーバフロー	OVF	不可	低
CMIA3*	TCORA_3 のコンペアマッチ	CMFA	可	高
CMIB3*	TCORB_3 のコンペアマッチ	CMFB	可	↑
OVI3*	TCNT_3 のオーバフロー	OVF	不可	低

表 12.2 8 ビットタイマの割り込み要因

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

12.7.2 A/D 変換器の起動

チャネル 0 のコンペアマッチ A のみ、A/D 変換器を起動することができます。チャネル 0 のコンペアマッチ A の発生により、TCSR_0 の CMFA フラグが 1 にセットされたとき、ADTE ビットが 1 にセットされていれば、A/D 変換器に対して A/D 変換の開始を要求します。このとき A/D 変換器側で、8 ビットタイマの変換開始トリガが選択されていれば、A/D 変換が開始されます。

12.8 使用上の注意事項

12.8.1 TCNT のライトとカウンタクリアの競合

図 12.10 のように TCNT のライトサイクル中の T_2 ステートでカウンタクリアが発生すると、カウンタへのライトは行われずクリアが優先されます。




図 12.10 TCNT のライトとクリアの競合

12.8.2 TCNT のライトとカウントアップの競合

図 12.11 のように TCNT のライトサイクル中の T_2 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。




図 12.11 TCNT のライトとカウントアップの競合

12.8.3 TCOR のライトとコンペアマッチの競合

図 12.12 のように TCOR のライトサイクル中の T_2 ステートでコンペアマッチが発生しても、TCOR のライトが優先されコンペアマッチ信号は禁止されます。




図 12.12 TCOR のライトとコンペアマッチの競合

12.8.4 コンペアマッチ A、B の競合

コンペアマッチ A、コンペアマッチ B が同時に発生すると、コンペアマッチ A に対して設定されている出力状態と、コンペアマッチ B に対して設定されている出力状態のうち、表 12.3 に示すタイマ出力の優先順位に従って動作します。

出力設定	優先順位
トグル出力	高
1 出力	A
0 出力	
変化しない	低

表 12.3 タイマ出力の優先順位

12.8.5 内部クロックの切り替えと TCNT の動作

内部クロックを切り替えるタイミングによっては、TCNT がカウントアップされてしまう場合があります。内部クロックの切り替えタイミング (CKS1、CKS0 ビットの書き換え)と TCNT 動作の関係を表 12.4 に示します。内部クロックから TCNT クロックを生成する場合、内部クロックの立ち下がりエッジで検出しています。そのため表 12.4 の No.3 のように、High Low レベルになるようなクロックの切り替えを行うと、切り替えタイミングを立ち下がりエッジとみなして TCNT クロックが発生し、TCNT がカウントアップされてしまいます。

また、内部クロックと外部クロックを切り替えるときも、TCNTがカウントアップされることがあります。





表 12.4 内部クロックの切り替えと TCNT の動作



- 【注】 *1 Low レベル 停止、および停止 Low レベルの場合を含みます。
 - *2 停止 High レベルの場合を含みます。
 - *3 High レベル 停止を含みます。
 - *4 切り替えのタイミングを立ち下がりエッジとみなすために発生し、TCNT はカウントアップされてしまいます。

12.8.6 モジュールストップ時の割り込み

割り込みが要求された状態でモジュールストップすると、CPU の割り込み要因、または DTC の起動要因のクリアができません。事前に割り込みをディスエーブルにするなどしてから、モジュールストップモードとしてください。

12.8.7 カスケード接続時のモード設定

16 ビットカウントモードとコンペアマッチカウントモードを同時に設定した場合、 $TCNT_0$ 、 $TCNT_1$ ($TCNT_2$ 、 $TCNT_3$)*の入力クロックが発生しなくなるためカウントが停止して動作しません。この設定は行わないでください。

【注】 * H8S/2237 グループ、H8S/2227 グループにはありません。

13. ウォッチドッグタイマ (WDT)

ウォッチドッグタイマ(WDT)は8ビットのタイマで、2チャネルを内蔵しています。システムの暴走などによりカウンタの値が書き換えられずにオーバフローすると本LSI内部をリセットするかまたは内部NMI割り込みを発生させることができます。

ウォッチドッグタイマとして使用しない場合は、インターバルタイマとして使用することもできます。インターバルタイマとして使用する場合は、カウンタがオーバフローするごとにインターバルタイマ割り込みを発生します。WDTのブロック図を図 13.1 に示します。

13.1 特長

- WDT_0は8種類、WDT_1は16種類のカウンタ入力クロックを選択可能
- ウォッチドッグタイマモードとインターバルタイマモードを切り替え可能

ウォッチドッグタイマモード

- 内部リセットは、パワーオンリセットまたはマニュアルリセットを選択可能、WDT_0ではカウンタがオーバフローすると、本LSI内部をリセットするかしないかを選択可能
- WDT_1ではカウンタがオーバフローすると、本LSI内部をパワーオンリセットするかまたは内部NMI割り込みを発生するかを選択可能

インターバルタイマモード

- カウンタがオーバフローすると、インターバルタイマ割り込み(WOVI)を発生
- 選択したクロックをBUZZ出力端子から出力可能(WDT_1)




図 13.1 WDT 0 のブロック図(1)




図 13.1 WDT_1 のブロック図(2)

13.2 入出力端子

WDT の端子を表 13.1 に示します。

表 13.1 端子構成

名 称	記号	入出力	機能	
ブザー出力	BUZZ	出力	WDT_1 で選択したクロック出力	

13.3 レジスタの説明

WDTには、以下のレジスタがあります。TCSR、TCNTは容易に書き換えられないように、ライト方法が一般のレジスタと異なっています。詳細は、「13.6.1 レジスタアクセス時の注意事項」を参照してください。システムコントロールレジスタについては「3.2.2 システムコントロールレジスタ(SYSCR)」を参照してください。端子機能コントロールレジスタ(PFCR)」を参照してください。

- タイマカウンタ (TCNT)
- タイマコントロール / ステータスレジスタ (TCSR)
- リセットコントロール / ステータスレジスタ (RSTCSR)

13.3.1 タイマカウンタ(TCNT)

TCNT は、リード / ライト可能な 8 ビットのアップカウンタです。TCNT は、タイマコントロール / ステータスレジスタ(TCSR)の TME ビットが 0 のとき、H'00 に初期化されます。

タイマ動作中に TCNT を H'00 にする場合には直接 TCNT に H'00 をライトしてください。「13.6.7 TME ビットによる TCNT 初期化時の注意」も参照してください。

13.3.2 タイマコントロール / ステータスレジスタ (TCSR)

TCSR は、TCNT に入力するクロック、モードの選択などを行います。

• TCSR_0

ビット	ー ビット名	初期値	R/W	説 明
7	OVF	0	R/(W)*1	オーバフローフラグ
				TCNT がオーバフローしたことを示します。フラグをクリアするための 0 ライトのみ可能です。
				[セット条件]
				• TCNT がオーバフロー(H'FF H'00)したとき
				ただし、ウォッチドッグタイマモードで、内部リセット要求を選択した場合
				は、セット後、内部リセットにより自動的にクリアされます。
				[クリア条件]
				● OVF=1 の状態で、TCSR をリード* ² 後、OVF に 0 をライトしたとき
6	WT/ IT	0	R/W	タイマモードセレクト
				ウォッチドッグタイマとして使用するか、インターバルタイマとして使用する かを選択します。
				0:インターバルタイマモード(CPU へのインターバルタイマ割り込み (WOVI)を要求)
				1:ウォッチドッグタイマモード(内部リセット選択可能)
5	TME	0	R/W	タイマイネーブル
				このビットを 1 にセットすると TCNT がカウントを開始します。 クリアすると
				TCNT はカウント動作を停止し、H'00 に初期化されます。
4、3		すべて1		リザーブビット
				リードすると常に1が読み出されます。ライトは無効です。
2	CKS2	0	R/W	クロックセレクト2~0
1	CKS1	0	R/W	TCNT に入力するクロックを選択します。()内は∳ = 10MHz のときのオー
0	CKS0	0	R/W	バフロー周期 ^{&3} を表します。
				000:クロックφ/2(周期 51.2μs)
				001:クロックφ / 64(周期 1.6ms)
				010:クロックφ / 128(周期 3.2ms)
				011:クロックφ / 512(周期 13.2ms)
				100:クロックφ / 2048(周期 52.4ms)
				101:クロックφ / 8192(周期 209.8ms)
				110:クロックφ / 32768(周期 838.8ms)
				111:クロックφ / 131072(周期 3.36s)

- 【注】 *1 フラグをクリアするための0ライトのみ可能です。
 - *2 インターバルタイマ割り込みを禁止して、OVFをポーリングした場合、OVF=1の状態を2回以上リードしてください。
 - *3 オーバフロー周期は、TCNT が H'00 からカウントアップを開始し、オーバフローするまでの時間です。

• TCSR_1

ビット	ー ビット名	初期値	R/W	説 明
7	OVF	0	R/(W)*1	オーバフローフラグ
				TCNT がオーバフローしたことを示します。フラグをクリアするための 0 ライ
				トのみ可能です。
				[セット条件]
				• TCNT がオーバフロー(H'FF H'00)したとき
				ただし、ウォッチドッグタイマモードで、内部リセット要求を選択した場合
				は、セット後、内部リセットにより自動的にクリアされます。
				[クリア条件]
				• TME ビットに 0 をライトしたとき
				OVF=1 の状態で、TCSR をリード* ² 後、OVF に 0 をライトしたとき
6	WT/ĪT	0	R/W	タイマモードセレクト
				ウォッチドッグタイマとして使用するか、インターバルタイマとして使用する
				かを選択します。
				0 : インターバルタイマモード (CPU ヘインターバルタイマ割り込み
				(WOVI)を要求)
				1: ウォッチドッグタイマモード(CPU ヘパワーオンリセットまたは NMI
	TME	0	DAM	割り込み要求)
5	TME	0	R/W	タイマイネーブル
				このビットを1にセットすると TCNT がカウントを開始します。クリアすると TCNT はカウント動作を停止し、H'00 に初期化されます。
4	PSS	0	R/W	プリスケーラセレクト
4	P33	U	R/VV	
				WDT_1のTCNTの入力クロックソースを選択します。
				0: TCNT は∳ベースのプリスケーラ(PSM)の分周クロックをカウント
		_		1: TCNT は \$\psi \subseteq SUB ベースのプリスケーラ (PSS) の分周クロックをカウント
3	RST/NMI	0	R/W	リセットまたは NMI(RST/NMI)
				ウォッチドッグタイマモードで TCNT オーバフロー時にパワーオンリセット
				とNMI割り込み要求のいずれかを選択します。
				0:NMI割I)込みを要求
				1:リセットを要求

ビット	ビット名	初期値	R/W	説明	
2	CKS2	0	R/W	クロックセレクト2~0	
1	CKS1	0	R/W	TCNT に入力するクロックを選択します。()内はφ = 10MHz のときのオー	
0	CKS0	0	R/W	バフロー周期 ^{×3} を表します。	
				PSS=0 のとき	
				000:クロックφ / 2(周期 51.2μs)	
				001:クロックφ / 64(周期 1.6ms)	
				010:クロックφ / 128(周期 3.2ms)	
				011:クロックφ / 512(周期 13.2ms)	
				100:クロックφ / 2048(周期 52.4ms)	
				101:クロックφ / 8192(周期 209.8ms)	
				110:クロックφ / 32768(周期 838.8ms)	
				111:クロックφ / 131072(周期 3.36s)	
				PSS=1 のとき	
				000:クロックφSUB / 2(周期 15.6ms)	
				001:クロック∮SUB / 4(周期 31.3ms)	
				010:クロック∮SUB / 8(周期 62.5ms)	
				011:クロック∳SUB / 16(周期 125ms)	
				100:クロック∳SUB / 32(周期 250ms)	
				101:クロック∳SUB / 64(周期 500ms)	
				110:クロック∳SUB / 128(周期 1s)	
				111:クロックφSUB / 256(周期 2s)	

- 【注】 *1 フラグをクリアするための0ライトのみ可能です。
 - *2 インターバルタイマ割り込みを禁止して、OVFをポーリングした場合、OVF=1の状態を2回以上リードしてください。
 - *3 オーバフロー周期は、TCNT が H'00 からカウントアップを開始し、オーバフローするまでの時間です。

13.3.3 リセットコントロール / ステータスレジスタ (RSTCSR) (WDT_0 のみ)

RSTCSR は、TCNT のオーバフローによる内部リセット信号の発生を制御し、内部リセット信号の種類を選択します。RSTCSR は、 $\overline{\text{RES}}$ 端子からのリセット信号で初期化されます。WDT のオーバフローによる内部リセット信号では初期化されません。

ビット	ビット名	初期値	R/W	説 明	
7	WOVF	0	R/(W)*	ウォッチドッグタイマオーバフローフラグ	
				ウォッチドッグタイマモードで、TCNT がオーパフローするとセットされ す。インターバルタイマモードではセットされません。フラグをクリアす めの 0 ライトのみ可能です。	
				[セット条件]	
				● ウォッチドッグタイマモードで TCNT がオーパフロー(H'FF H'00)した とき	
				[クリア条件]	
				● 1 の状態をリードしたあと、0 をライトしたとき	
6	RSTE	0	R/W	リセットイネーブル	
				ウォッチドッグタイマモードで TCNT のオーバフローにより LSI 内部をリセットするかどうかを選択します。	
				0:TCNTがオーバフローしても、内部はリセットされません。	
				(本 LSI 内部はリセットされませんが、WDT_0 内の TCNT、TCSR は リセットされます。)	
				1:TCNT がオーバフローすると内部がリセットされます。	
5	RSTS	0	R/W	リセットセレクト	
				ウォッチドッグタイマモードで TCNT がオーバフローして発生する、内部リセットの種類を選択します。	
				0:パワーオンリセット	
				1:マニュアルリセット	
4~0		すべて1		リザーブビット	
				リードすると常に 1 が読み出されます。ライトは無効です。	

【注】 * フラグをクリアするための0ライトのみ可能です。

13.4 動作説明

13.4.1 ウォッチドッグタイマモード

ウォッチドッグタイマモードとして使用するときは、TCSR の WT/\overline{TT} ビット = 1 に、TME ビット = 1 に設定してください。

TCNT がオーバフローする前に必ず TCNT の値を書き換えて(通常は H'00 をライトする)、オーバフローを発生させないようにプログラムしてください。このようにすると、システムが正常に動作している間は、TCNT のオーバフローは発生しません。

ウォッチドッグタイマとして動作しているとき、システムの暴走などにより TCNT の値が書き換えられずオーバフローすると、WDT_0 では RSTCSR の RSTE ビットを 1 にセットした場合、LSI 内部をリセットする信号が 518 システムクロックの間出力されます。

WDT_1 では、TCSR の RST/ $\overline{\text{NMI}}$ ビットを 1 にセットしておくと、TCNT がオーバフローしたときに、本 LSI の内部をリセットする信号が 516 システムクロックの間出力されます。また、RST/ $\overline{\text{NMI}}$ ビットを 0 にクリアしておくと、TCNT がオーバフローしたときに、NMI 割り込み要求を発生(クロックソースを ϕ SUB(PSS=1)とした場合、515 または 516 システムクロック)します。

ウォッチドッグタイマからの内部リセット要求と RES 端子からのリセット入力は、同一ベクタで処理されます。ウォッチドッグタイマからの内部リセット要求と RES 端子からのリセット入力が同時に発生したときは、RES 端子からのリセット入力が優先され、RSTCSR の WOVF ビットは 0 にクリアされます。

ウォッチドッグタイマからの NMI 割り込み要求と NMI 端子からの割り込み要求は、同一ベクタで処理されます。 ウォッチドッグタイマからの NMI 割り込み要求と NMI 端子からの割り込み要求を同時に扱うことは避けてください。




図 13.2 ウォッチドッグタイマモード時の動作

13.4.2 インターバルタイマモード

インターバルタイマモードとして使用するときは、TCSR の WT/\overline{IT} ビットを 0 に、TME ビットを 1 に設定してください。

インターバルタイマとして動作しているときは、TCNT がオーバフローするごとにインターバルタイマ割り込み(WOVI)が発生します(NMI 割り込みは発生しません)。したがって、一定時間ごとに、割り込みを発生させることができます。




図 13.3 インターバルタイマモード時の動作

13.4.3 オーバフローフラグ (OVF) のセットタイミング

インターバルタイマモードで TCNT がオーバフローすると、TCSR の OVF ビットが 1 にセットされ、同時にインターバルタイマ割り込み(WOVI)が要求されます。このタイミングを図 13.4 に示します。

WDT_1 ではウォッチドッグモードで NMI 要求を選択した場合、TCNT がオーバフローすると TCSR の OVF ビットが 1 にセットされ、同時に NMI 割り込みが要求されます。




図 13.4 OVF のセットタイミング

13.4.4 ウォッチドッグタイマオーバフローフラグ (WOVF) のセットタイミング

WDT_0 の場合、ウォッチドッグタイマモードで TCNT がオーバフローすると、RSTCSR の WOVF ビットが 1 にセットされます。また、RSTCSR の RSTE ビットが 1 にセットしてあると、TCNT がオーバフローしたとき、本 LSI 全体に対して内部リセット信号を発生します (WOVI 割り込みは発生しません)。これらのタイミングを 図 13.5 に示します。




図 13.5 WOVF のセットタイミング

13.5 割り込み要因

インターバルタイマモード時、オーバフローによりインターバルタイマ割り込み(WOVI)を発生します。インターバルタイマ割り込みは、TCSRのOVFフラグが1にセットされると常に要求されます。割り込み処理ルーチンで必ずOVFを0にクリアしてください。

ウォッチドッグタイマモードで NMI 割り込み要求を選択時は、オーバフローにより NMI 割り込み要求を発生します。

名称	割り込み要因	割り込みフラグ
WOVI	TCNT のオーバフロー(インターバルタイマモード)	OVF
NMI	TCNT のオーバフロー(ウォッチドッグタイマモード)	OVF

表 13.2 WDT の割り込み要因

13.6 使用上の注意事項

13.6.1 レジスタアクセス時の注意事項

TCNT、TCSR、RSTCSR は、容易に書き換えられないように、ライト方法が一般のレジスタと異なっています。次の方法で、リード / ライトを行ってください。

(1) TCNT、TCSR へのライト

TCNT、TCSR ヘライトするときは、必ずワード転送命令を使用してください。バイト転送命令では、ライトできません。これを図 13.6 に示します。

ライト時は、TCNT と TCSR が同一アドレスに割り当てられています。このため、TCNT ヘライトするときは上位バイトを H'5A にし、下位バイトをライトデータにして転送してください。TCSR ヘライトするときは上位 バイトを H'A5 にし、下位バイトをライトデータにして転送してください。このように転送すると、下位バイトのデータが TCNT または TCSR ヘライトされます。




図 13.6 TCNT、TCSR へのライト

(2) RSTCSR へのライト

RSTCSR ヘライトするときは、ワード転送を行ってください。バイト転送命令では、ライトできません。これを図 13.7 に示します。

WOVF ビットへ 0 をライトする場合と、RSTE ビットと RSTS ビットにライトする場合では、ライトの方法が異なります。

WOVF ビット 0 をライトするときは、上位バイトを H'A5 にし、下位バイトを H'00 にして転送してください。このようにすると、WOVF ビットが 0 にクリアされます。このとき、RSTE、RSTS ビットは影響を受けません。RSTE、RSTS ビットにライトするときは、上位バイトを H'5A にし、下位バイトをライトデータにして転送してください。このようにすると、下位バイトのビット 6 と 5 の値が RSTE ビットと RSTS ビットにそれぞれライトされます。このとき、WOVF ビットは影響を受けません。




図 13.7 RSTCSR へのライト

(3) TCNT、TCSR、RSTCSR からのリード

リードは、一般のレジスタと同様の方法で行うことができます。 TCSR はアドレス HFF74 に、TCNT はアドレス HFF75 に、RSTCSR はアドレス HFF77 にそれぞれ割り当てられています。

13.6.2 タイマカウンタ (TCNT) のライトとカウントアップの競合

TCNT のライトサイクル中の T_2 ステートでカウントアップが発生しても、カウントアップされずに TCNT へのカウンタライトが優先されます。これを図 13.8 に示します。




図 13.8 TCNT のライトとカウントアップの競合

13.6.3 PSS、CKS2~CKS0 ビットの書き換え

WDT の動作中に TCSR の PSS、CKS2 ~ CKS0 ビットを書き換えると、カウントアップが正しく行われない場合があります。 PSS、CKS2 ~ CKS0 ビットを書き換えるときは、必ず WDT を停止させてから (TME ビットを 0 にクリアしてから) 行ってください。

13.6.4 ウォッチドッグタイマモードとインターバルタイマモードの切り替え

WDT の動作中にウォッチドッグタイマモードとインターバルタイマモードを切り替えると、正しい動作が行われない場合があります。タイマモードの切り替えは、必ず WDT を停止させてから (TME ビットを 0 にクリアしてから) 行ってください。

13.6.5 ウォッチドッグタイマモードでの内部リセット

ウォッチドッグタイマモード時に RSTE ビットを 0 にしておくと、TCNT がオーバフローしても本 LSI 内部をリセットしませんが、WDT_0 の TCNT_0、TCSR_0 はリセットされます。

オーバフローが発生してから 132 ステートの期間は、TCNT、TCSR、RSTCR へのライトはできません。また、この期間は WOVF フラグのリードも認識されません。そのため、WOVF フラグのクリアは、オーバフローが発生してから 132 ステート待ったあと、WOVF フラグに 0 をライトしてください。

13.6.6 インターバルタイマモードでの OVF フラグのクリア

インターバルタイマモード時に、OVF フラグのセットと OVF フラグのリードが競合した場合、OVF = 1 の状態をリードしたにもかかわらず、OVF に 0 をライトしてもフラグがクリアされないことがあります。インターバルタイマ割り込みを禁止して、OVF フラグをポーリングする場合など、OVF フラグのセットとリードが競合する可能性がある場合は、フラグをクリアする際に、少なくとも OVF = 1 の状態を 2 回以上リードしてから OVF に 0 をライトしてください。

13.6.7 TME ビットによる TCNT 初期化時の注意

TCNT の入力クロックに ϕ SUB(サブクロック)の分周クロックを選択(TCSR の PSS = 1 にセット)し、カウンタ(TCNT)が動作中に高速 / 中速モードで TCSR の TME = 0 にクリアしてカウンタ(TCNT)の初期化を行った後、再度 TME = 1 にセットして TCNT を動作させたとき、TCNT が初期化されない場合があります。この場合 TCNT の初期化は以下のいずれかの方法で実施してください。

- 1. TCNTにH'00をライトしてください。
- 2. サブアクティブモードでTMEビットを"0"にしてください。

14. IEBus[™]コントローラ(IEB)(H8S/2258 グループ)

本 LSI は、1 チャネルの IEBus[™] コントローラ (IEB) を内蔵しています。IEBus[™] (Inter Equipment Bus[™]) *¹ は、装置間のデータ転送を目的とした小規模のディジタルデータ転送システムです。

本 LSI は IEBus ドライバ / レシーバを内蔵していないため、専用のドライバ / レシーバ*²を外付けする必要があります。

図 14.1 に IEB のブロック図を示します。

- 【注】 *1 IEBus (Inter Equipment Bus) は NEC エレクトロニクスの商標です。
 - *2 バスインタフェース用ドライバ / レシーバ IC: HA12187FP を推奨します。

14.1 特長

• IEBusのプロトコル制御 (レイア2) に対応

半二重非同期通信

マルチマスタ方式

同報通信機能

伝送速度の異なる3種類のモードが選択可能

- データトランスファコントローラ(DTC)による転送が可能
 送信バッファ/受信バッファは各々1バイト
 モード2の最大伝送バイト数である128バイトまで連続送受信が可能
- 動作周波数

12MHz、12.58MHz(IEBは外部クロックを1/2に分周して使用)

【注】 モード 0、1 使用時 ± 1.5%、モード 2 使用時 ± 0.5%

- IEBusドライバ/レシーバ(レイア1)外付けにより、耐ノイズ性が向上
- モジュールストップモードの設定可能




図 14.1 IEB のブロック図

14.1.1 IEBus 通信プロトコル

IEBus の概要は、以下のとおりです。

• 通信方式: 半2重非同期通信

マルチマスタ方式

IEBusに接続しているすべてのユニットがほかのユニットへデータの伝送が実現できます。

• 同報通信機能(1ユニット対複数ユニットの通信)

グループ同報通信:グループユニットに対しての同報通信

一斉同報通信 : すべてのユニットに対しての同報通信

• 伝送速度の異なる3種類のモードが選択可能

	17.1 3 住意の し 1										
モード	φ = 12MHz	φ = 12.58MHz	最大伝送バイト数 (バイト / フレーム)								
0	約 3.9kbps	約 4.1kbps	16								
1	約 17kbps	約 18kbps	32								
2	約 26kbps	約 27kbps	128								

表 14.1 3 種類のモード

アクセス制御: CSMA/CD (Carrier Sense Multiple Access with Collision Detection)
 バス占有の優先順位は、次のとおりです。

- 1. 同報通信(1ユニット対複数ユニットの通信)が通常通信(1ユニット対1ユニットの通信)より優先
- 2. マスタアドレスの小さい方が優先
- 通信規模

ユニット数:最大50

ケーブル長:最長150m(ツイストペアケーブルを使用した場合)

【注】 実際のシステムにおける通信規模は、外付けの IEBus ドライバ / レシーバの特性や使用するケーブルの特性により異なります。

(1) バス占有権の決定(アービトレーション)

IEBus に接続された装置は他の装置を制御するときに、バスを占有するための動作を行います。この動作を、アービトレーションと呼びます。アービトレーションでは、複数のユニットが同時に送信を開始した場合に、それらの中から1つのユニットに対し、バスを占有する許可を与える処理が行われます。

アービトレーションにより 1 装置のみがバス占有権を得るため、次のようなバス占有の優先条件が決められています。

(a) 通信の種類による優先

同報通信(1ユニット対複数ユニットの通信)が通常通信(1ユニット対1ユニットの通信)より優先されます。

(b) マスタアドレスによる優先

通信種類が同じ場合には、マスタアドレスの最も小さいものが優先されます。

- 例:マスタアドレスは 12 ビットで構成され、H'000 のユニットが最上位の優先順位を持ち、H'FFF のユニットが最下位の優先順位を持ちます。
- 【注】 アービトレーションに負けた場合、自動的に再送信モードに入ることができます (再送信回数は、IEMCR の RN2 ~ RN0 ビットで 0 ~ 7 回に設定可能です)。

(2) 通信モード

IEBus には、伝送速度の異なる3種の通信モードが用意されています。各通信モードにおける伝送速度および1 通信フレームの中の最大伝送バイト数を、表14.2に示します。

通信モード	最大伝送バイト数	実効伝送過	度* ¹ (kbps)
	(バイト/フレーム)	φ = 12MHz* ²	φ = 12.58MHz* ²
0	16	約 3.9	約 4.1
1	32	約 17	約 18
2	128	約 26	約 27

表 14.2 各通信モードにおける伝送速度、最大伝送バイト数

【注】 IEBus に接続した各装置は、通信を行う前にあらかじめ通信モードを選択しておきます。また、マスタユニットとその通信相手局(スレープユニット)の通信モードが同一でないと、通信は、正しく行われません。

 ϕ = 12MHz の装置と ϕ = 12.58MHz の装置間では通信モードが同一でも通信は正しく行われません。必ず同じ発振周波数で通信を行ってください。

- *1 最大伝送バイト数を伝送したときの実効伝送速度
- *2 本 LSI を使用したときの発振周波数

(3) 通信アドレス

IEBus では、各装置に 12 ビットの固有な通信アドレスが割り当てられます。通信アドレスは、次のように構成されます。

上位4ビット:グループ番号(各装置の所属するグループを識別する番号)

下位8ビット:ユニット番号(グループ内の各装置を識別する番号)

(4) 同報通信

通常の送信では、マスタユニットとその通信相手局となるスレーブユニットはともに1ユニットで、1対1の送信または受信が行われます。それに対し、同報通信ではスレーブユニットが複数存在し、マスタユニットは複数のスレーブユニットに対して送信を行います。スレーブユニットは複数存在するため、通信中スレーブユニットからは、アクノリッジは返されません。

また、同報通信を行うか通常の通信を行うかは、同報ビットによって決まります。(同報ビットについては、「14.1.2(1)(b)同報ビット」を参照してください)。

同報通信には、次の2種類があります。

(a) グループ同報通信

通信アドレスの上位4ビットのグループ番号が等しいグループ内の装置に対して同報通信を行います。

(b) 一斉同報通信

グループ番号の値にかかわらずすべての装置に対して同報通信を行います。

グループ同報と一斉同報の識別は、スレーブアドレスの値で行われます(スレーブアドレスについては、「14.1.2 (3) スレーブアドレスフィールド」を参照してください)。

14.1.2 伝送プロトコル

IEBus の伝送信号フォーマットを図 14.2 に示します。

通信データは、通信フレームとよぶ一連の信号として伝送されます。1 通信フレームで伝送可能なデータ数および伝送速度は、通信モードによって異なります。

																	۲Ψ	121111	124	1) /
フィールド名	^:	ヘッダ マスタアドレスフィールド			ダ マスタアドレスレーブアドレス コントロール 電文 スフィールド フィールド フィールド フィー						アドレス コントロール 電文長 データフィールド ルド フィールド フィールド 1 1 4 1 1 8 1 1 8 1 1 8 1							*		
ビット数	1	1	12	1	12	1	1	4	1	1	8	1	1	8	1	1		8	1	1
	スタート ビット	同報ピット	マスタ アドレス	Р	スレーブ アドレス	Р	А	コントロールビット	Р	Α	電文長ビット	Р	Α	データ ビット	Р	А		データ ビット	Р	Α
伝送時間																				
モード0					約73	330)μs								約	159	0 >	Nμs		
モード1		約2090μs 約410×Nμs																		
モード2		約1590μs 約300×Nμs																		

P: パリティビット (1ビット) A: アクノリッジビット (1ビット) A = 0のとき: ACK A = 1のとき: NAK N: データパイト数

【注】同報通信時には、アクノリッジビットの値は無視されます。

図 14.2 伝送信号フォーマット

(1) ヘッダ

ヘッダは、スタートビットおよび同報ビットで構成されています。

(a) スタートビット

スタートビットはデータ伝送の始まりをほかのユニットに知らせるための信号です。

データ伝送を開始しようとするユニットは、決められた時間ロウレベルの信号(スタートビット)を出力し、 同報ビットの出力へ移行します。

スタートビットを出力しようとしたとき、すでにほかのユニットがスタートビットを出力している場合には、

(h= 12MHz時)

スタートビットを出力しないでそのユニットのスタートビット出力終了を待ち、その終了タイミングに同期して 同報ビット出力へ移行します。

送信を始めたユニット以外は、このスタートビットを検出し受信状態へ移行します。

(b) 同報ビット

同報ビットは、同報通信、または通常の通信の識別を行うビットです。

同報ビットが0の場合には同報通信、1の場合には通常の通信を表します。また同報通信には、グループ同報と 一斉同報があり、これらの識別はスレープアドレスの値によって行われます(スレープアドレスについては、 「14.1.2(3)スレープアドレスフィールド」を参照してください)。

同報通信の場合には通信相手局となるスレーブユニットが複数存在するため、(2)以降各フィールドでのアクノリッジビットは返されません。

2 つ以上のユニットが同じタイミングで通信フレームの送出を開始した場合には、同報通信が通常の通信より優先し、アービトレーションに勝ち残ります。

(2) マスタアドレスフィールド

マスタアドレスフィールドは、自分のユニットアドレス(マスタアドレス)をほかのユニットに送信するため のフィールドです。マスタアドレスフィールドはマスタアドレスビットとパリティビットで構成されています。 マスタアドレスは 12 ビットで構成されており MSB より出力されます。

2つ以上のユニットが、同じタイミングで同じ値の同報ビットの送信を開始した場合、アービトレーションの判定は、マスタアドレスフィールドへ持ち越されます。

マスタアドレスフィールドでは、1 ビット送信するたびに自分が出力しているデータとバス上のデータとの比較を行います。比較の結果、自分の出力しているマスタアドレスとバス上のデータが異なった場合、アービトレーションに負けたと判断し、送信を中止し受信状態へ移行します。

IEBus はワイヤード AND で構成されているため、アービトレーションに参加しているユニット(アービトレーションマスタ)の中で、最小のマスタアドレスを持つユニットがアービトレーションに勝ち残ります。

最終的に 12 ビットのマスタアドレス出力後、1 つのユニットのみがマスタユニットとして送信状態で残ります。 次に、このマスタユニットはパリティビット*を出力し、ほかのユニットに対してマスタアドレスを確定させ、 スレープアドレスフィールド出力へ移行します。

【注】 * パリティは偶数パリティを使用しており、マスタアドレスビット中の1のビットの数が奇数のとき、パリティビットが1となります。

(3) スレーブアドレスフィールド

スレープアドレスフィールドは、通信を行いたいユニット(スレープユニット)のアドレス(スレープアドレス)を送信するためのフィールドです。スレープアドレスフィールドはスレープアドレスビット、パリティビットおよびアクノリッジビットで構成されています。

スレープアドレスは 12 ビットで構成され MSB から出力されます。12 ビットのスレープアドレス送信後、スレープアドレスが間違って受信されることを避けるため、パリティビットを出力します。次に、スレープユニットがバス上に存在することを確認するために、マスタユニットはスレープユニットからのアクノリッジ信号の検出

Rev.6.00 2010.03.18 14-6 RJJ09B0171-0600 を行います。アクノリッジ信号を検出した場合、コントロールフィールド出力へ移行します。ただし、同報通信時には、アクノリッジビットを検出せずに、コントロールフィールド出力へ移行します。

スレーブユニットは、スレーブアドレスが一致し、マスタアドレスとスレーブアドレスの両方のパリティが偶数であることを検出した場合、アクノリッジ信号を出力します。スレーブユニットはパリティが奇数の場合、マスタアドレスまたはスレーブアドレスが正しく受信されなかったと判断し、アクノリッジ信号を出力しません。このとき、マスタユニットは、待機(モニタ)状態になり通信が終了します。

また、同報通信の場合は、スレーブアドレスは次のようにグループ同報か、一斉同報かの識別に使用されます。 スレープアドレスが H'FFF のとき:一斉同報通信

スレーブアドレスが H'FFF 以外のとき:グループ同報通信

【注】 グループ同報通信時のグループ番号は、スレーブアドレスの上位4ビットの値になります。

(4) コントロールフィールド

コントロールフィールドは、次のデータフィールドの種類や方向を送信するためのフィールドです。コントロールフィールドはコントロールビット、パリティビットおよびアクノリッジビットで構成されています。

コントロールビットは 4 ビットで構成され MSB から出力されます。

コントロールビットに続いて、パリティビットが出力されます。パリティが偶数でかつ、マスタユニットの要求機能をスレーブが実行可能な場合は、スレーブユニットはアクノリッジ信号を出力し、次の電文長フィールドへ移行します。ただし、パリティが偶数でもスレーブユニットがマスタユニットの要求を実行できない場合や、パリティが奇数の場合は、スレーブユニットはアクノリッジ信号を出力せず、待機(モニタ)状態に戻ります。マスタユニットはアクノリッジ信号を確認後、次の電文長フィールドへ移行します。

アクノリッジ信号の確認ができない場合は、マスタユニットは待機状態になり、通信が終了します。ただし同 報通信の場合には、マスタユニットはアクノリッジ信号を確認せずに、次の電文長フィールドへ移行します。

コントロールビットの内容については表14.4を参照してください。

(5) 電文長フィールド

電文長フィールドは、通信データのバイト数を指定するためのフィールドです。電文長フィールドは、電文長 ビットと、パリティビットおよびアクノリッジビットで構成されます。

電文長ビットは8ビットで構成され、MSBから出力されます。通信データのバイト数を表14.3に示します。

電文長ビット (16 進)	送信データ・バイト数
H'01	1 バイト
H'02	2 バイト
	•
	•
H'FF	255 バイト
H'00	256 バイト

表 14.3 電文長ビットの内容

【注】 通信モードにより、1フレームの最大伝送パイト数以上を設定すると、複数フレームでの通信となります。その際、2回目以降は、電文長ビットは残りの通信データのパイト数となります。本 LSI では、2回目以降は、電文長ビットは残りの通信データのパイト数をプログラムにより設定する必要があります。ハードウェアで自動的に設定されません。

このフィールドの動作は、マスタ送信時(コントロールビットのビット3が1)とマスタ受信時(コントロールビットのビット3が0)で異なります。

(a) マスタ送信時

電文長ビットおよびパリティビットは、マスタユニットが出力します。スレーブユニットは、パリティが偶数であることを検出した場合、アクノリッジ信号を出力し、次のデータフィールドへ移行します。ただし、同報通信時では、スレーブユニットはアクノリッジ信号を出力しません。

また、スレーブユニットは、パリティが奇数の場合、電文長ビットが正しく受信されなかったと判断し、アクノリッジ信号を出力せず、待機(モニタ)状態に戻ります。このとき、マスタユニットも待機状態に戻り、通信が終了します。

(b) マスタ受信時

電文長ビットおよびパリティビットは、スレーブユニットが出力します。マスタユニットはパリティが偶数であることを検出した場合、アクノリッジ信号を出力します。

マスタユニットは、パリティが奇数の場合、電文長ビットが正しく受信されなかったと判断し、アクノリッジ信号を出力せず、待機状態に戻ります。このとき、スレーブユニットも待機状態に戻り、通信が終了します。

(6) データフィールド

データフィールドは、スレーブユニットに対しデータを送受信するためのフィールドです。マスタユニットは、データフィールドを使用してスレーブユニットにデータを送信したり、スレーブユニットからデータを受信したりします。データフィールドはデータビット、パリティビット、およびアクノリッジビットで構成されています。データユニットは8ビットで構成されMSBから出力されます。

データビットに続きパリティビットとアクノリッジビットが、それぞれマスタユニットおよびスレーブユニットより出力されます。

同報通信は、マスタユニットの送信動作のみに行われます。また、このときアクノリッジ信号は無視されます。 マスタ送信時とマスタ受信時の動作は次のようになります。

(a) マスタ送信時

マスタユニットからスレーブユニットへ書き込みを行う場合、マスタユニットは、スレーブユニットに対して データビット、パリティビットを送信します。スレーブユニットはデータビット、パリティビットを受信し、パ リティが偶数で、かつ受信バッファが空いていれば、アクノリッジ信号を出力します。パリティが奇数、または 受信バッファが空いていない場合には、スレーブユニットは対応するデータの受け付けを拒否し、アクノリッジ 信号出力を行いません。

スレーブユニットからアクノリッジ信号が出力されなかった場合、マスタユニットは再び同じデータを送信します。この動作はスレーブユニットからのアクノリッジ信号を検出するか、データ最大伝送バイト数を超えるまで続けられます。

パリティが偶数で、スレーブユニットからアクノリッジ信号が出力された場合は、データに続きがあり、かつ 最大伝送バイト数を超えていなければ、マスタユニットは次のデータを送信します。

また、同報通信の場合では、スレーブユニットからはアクノリッジ信号は出力されず、マスタユニットはデータを1バイトごとに転送します。

(b) マスタ受信時

マスタユニットがスレーブユニットから読み込みを行う場合、マスタユニットはすべての読み込みビットに対応する同期信号を出力します。

スレーブユニットは、データ、パリティビットの内容をマスタユニットからの同期信号に応じてバス上に出力 します。

マスタユニットは、スレーブユニットの出力したデータパリティビットを読み込み、パリティを確認します。 パリティが奇数の場合、または受信バッファが空いていない場合は、マスタユニットはそのデータ受け付けを 拒否し、アクノリッジ信号を出力しません。1通信フレームで送信可能な最大伝送バイト数以内であれば、マスタ ユニットは同じデータの読み込み動作を繰り返します。また、パリティが偶数で、かつ受信パッファが空いていれば、マスタユニットはデータを受け付け、アクノリッジ信号を返します。1フレームで送信可能な最大バイト数 以内であればマスタユニットは次のデータを読み込みます。

(7) パリティビット

パリティビットは、伝送データに誤りがないことを確認するために使用されます。

パリティビットは、マスタアドレスビット、スレーブアドレスビット、コントロールビット、電文長ビット、 データビットの各データに対して付加されます。

パリティは、偶数パリティです。データの中の1のビット数が奇数の場合は、パリティビットは1となります。データ中の1の数が偶数の場合は、パリティビットは0となります。

(8) アクノリッジビット

通常通信(1ユニット対1ユニット間の通信)においては、データを正しく受け付けたかを確認するために、次の箇所にアクノリッジビットが付加されます。

- スレーブアドレスフィールドの最後
- コントロールフィールドの最後
- 電文長フィールドの最後
- データフィールドの最後

アクノリッジビットの定義は次のとおりです。

- 0:伝送データを認識したことを表します(ACK)
- 1:伝送データを認識しなかったことを表します(NAK)

ただし、同報通信の場合には、アクノリッジビットの内容は無視されます。

(a) スレーブアドレスフィールドの最後のアクノリッジビット

スレープアドレスフィールドの最後のアクノリッジビットは、次の場合、NAK となり、伝送は中止されます。

- マスタアドレスビットまたはスレーブアドレスビットのパリティが正しくない場合
- タイミングエラー(ビットフォーマットにエラー)が発生した場合
- スレーブユニットが存在しなかった場合
- (b) コントロールフィールドの最後のアクノリッジビット

コントロールフィールドの最後のアクノリッジビットは、次の場合、NAK となり、伝送は中止されます。

- コントロールビットのパリティが正しくない場合
- スレーブ受信バッファ*が空でないのに、コントロールビットのビット3が1(書き込み動作)の場合
- スレーブ送信バッファ*が空なのに、コントロールビットがデータの読み込み(H'3、H'7)の場合
- ロックを設定されているのに、ロックを設定したユニット以外からコントロールビットのH'3、H'6、H'7、H'A、H'B、HE、HFを要求した場合
- ロックを設定されていないのに、コントロールビットがロックアドレスの読み込み(H'4、H'5)の場合
- タイミングエラーが発生した場合
- 未定義のコントロールビットの場合
- 【注】 * 14.1.3(1)スレープステータス(SSR)の読み込み(コントロールビット: H'0、H'6)を参照してください。
- (c) 電文長フィールドの最後のアクノリッジビット

電文長フィールドの最後のアクノリッジビットは、次の場合、NAK となり、伝送は中止されます。

- 電文長ビットのパリティが正しくない場合
- タイミングエラーが発生した場合
- (d) データフィールドの最後のアクノリッジビット

データフィールドの最後のアクノリッジビットは、次の場合、NAK となり、伝送は中止されます。

- データビットのパリティが正しくない場合*
- タイミングエラーが前回のアクノリッジビット伝送以降で発生した場合
- 受信バッファがフルの状態になり、それ以上のデータを受け付けることができない場合*
- 【注】 * この場合、送信側では1フレームで伝送可能な最大伝送バイト数以内であれば、最大伝送バイト数に達するまでその データフィールドの送信を再実行します。

14.1.3 伝送データ(データフィールドの内容)

データフィールドの内容は、コントロールビットで示されるデータになります。

能*² ビット 3*1 設定値 ビット2 ビット1 ビット0 H'0 スレーブステータス (SSR) の読み込み H'1 未定義、使用禁止 H'2 0 1 未定義、使用禁止 H'3 0 0 データ読み込みとロック 1 H'4 ロックアドレスの読み込み(下位8ビット) 0 ロックアドレスの読み込み(上位4ビット) スレーブステータス (SSR) の読み込みとロック解除 H'6 0 1 1 H'7 0 データ読み込み H'8 0 0 未定義、使用禁止 H'9 0 未定義、使用禁止 コマンド書き込みとロック H'A 0 0 H'B データ書き込みとロック 1 0 1 未定義、使用禁止 H'C 0 0 H'D 未定義、使用禁止 1 1 0 1 H'E コマンド書き込み 1 1 1 0 H'F データ書き込み

表 14.4 コントロールビットの内容

【注】 *1 ビット 3 (MSB) の値により、以後の電文長フィールドの電文長ビットおよびデータフィールドのデータの転送方向が変わります。

ビット 3 が 1 の場合:マスタユニットからスレーブユニットへ転送 ビット 3 が 0 の場合:スレーブユニットからマスタユニットへ転送

*2 H'3、H'6、H'A、H'B はロックの設定、および解除を指定するコントロールビットです。 H'1、H'2、H'8、H'9、H'C、H'D の未定義値が送信された場合はアクノリッジを返しません。

マスタユニットによりロックを設定されたユニットは、ロックを要求したマスタユニット以外から受信したコントロールビットが表 14.5 以外の場合、受け付けを拒否し、アクノリッジビットを出力しません。

設定値	ビット3	ビット2	ビット1	ビット0	機能
H'0	0	0	0	0	スレープステータスの読み込み
H'4	0	1	0	0	ロックアドレスの読み込み(下位 8 ビット)
H'5	0	1	0	1	ロックアドレスの読み込み(上位 4 ビット)

表 14.5 ロックされたスレーブユニットに対するコントロールフィールド

MSB

(1) スレーブステータス (SSR) の読み込み (コントロールビット: H'0、H'6)

マスタユニットは、スレープステータスの読み込み (H'0、H'6)を行うことにより、スレープユニットが、アクノリッジビット (ACK)を返送しなかった理由を知ることができます。スレープステータスは、スレープステータスが最後に行った通信結果に対して決定されます。すべてのスレープユニットは、スレープステータスの情報を提供できます。スレープステータスについて、図 14.3 に示します。

LSB

ビット	値		意	味				
ビット7	00	モード0	ユニ	ットがサフ	ポートして	いる		
ビット6	01	モード1	最高	位のモート	ドを表しま	す*1		
	10	モード2						
	11	将来の拡張用						
ビット5	0	0固定						
ビット4 *2	0	スレーブ送信停止						
	1	スレーブ送信	動作可]能				
ビット3	0	0固定						
ビット2	0	ユニットがロ	ック∜	態でない				
	1	ユニットがロ	ックサ	態である				
ビット1 *3	0	スレーブ受信バッファが空						
	1	スレーブ受信バッファが空でない						
ビット0 *4	0	スレーブ送信バッファが空						
	1	スレーブ送信	バッフ	アが空で	ない			

ビット7 ビット6 ビット5 ビット4 ビット3 ビット2 ビット1 ビット0

- 【注】 *1 本LSIはモード2までサポート可能なので、ビット7、6は10に固定されています。
 - *2 ビット4の値は、IEBus自局アドレスレジスタ1 (IEAR1) のSTEビットにより選択することができます。
 - *3 スレーブ受信バッファとは、データ書き込み処理時(コントロールビット: H'8、H'A、 H'B、H'E、H'F)にアクセスされるバッファのことです。 本LSIでは、IEBus受信バッファレジスタ(IERBR)に該当し、ビット2はIEBus受信ステー タスレジスタ(IERSR)のRxRDYビットの値となります。
 - *4 スレーブ送信バッファとは、データ読み込み処理時(コントロールビット: H'3、H'7)に アクセスされるバッファのことです。 本LSIでは、IEBusゼネラルフラグレジスタ(IEFLG)のSRQ = 1のときのIEBus送信 バッファレジスタ(IETBR)に該当し、ビット1はIEBus送信/暴走ステータスレジスタ (IETSR)のTxRDYビットを反転させた値となります。

図 14.3 スレーブステータス (SSR) のビット構成

(2) データコマンド転送 (コントロールビット: 読み込み (H'3、H'7)、書き込み (H'A、H'B、H'E、H'F)) データ読み込み (H'3、H'7) の場合、スレーブユニットのデータバッファにあるデータが、マスタユニットに読み込まれます。データ書き込み (H'B、H'F) またはコマンド書き込み (H'A、H'E) の場合、スレーブユニットが受信したデータはそのスレーブユニットの動作規定に従って処理されます。

- 【注】 1. データとコマンドの選択は、ユーザがシステムに応じて自由に決めることができます。
 - 2. H'3、H'A、H'B は通信条件、状態によりロックが設定されることがあります。
- (3) ロックアドレスの読み込み (コントロールビット: H'4、H'5)

ロックアドレスの読み込み処理時(H'4、H'5)には、ロック命令を発行したマスタユニットのアドレス(12 ビット)が、次に示すように 1 バイト単位に構成されて、読み出されます。




図 14.4 ロックアドレスの構成

(4) ロックの設定、解除(コントロールビット:設定(H'3、H'A、H'B)、解除(H'6)

ロック機能は、メッセージを複数の通信フレームにわたって転送する場合に使用します。ロックを設定された ユニットは、ロックをかけたユニット以外からは受信しません。

ロックの設定および解除を、次に示します。

(a) ロックの設定

ロックを指定したコントロールビット(H'3、H'A、H'B)で、電文長フィールドのアクノリッジビット0の送受信終了後、電文長ビットにて指定されたバイト数分のデータの送受信を完了せずに通信フレームを終了した場合に、スレーブユニットはマスタユニットにより、ロックを設定されます。また、このとき、スレーブステータスを表すバイト中のロックに関するビット(ビット2)が1にセットされます。

ロックが設定されるのは、フレーム最大伝送バイト数を超えたときのみで、他のエラー終了ではセットされません。

(b) ロックの解除

ロックを指定したコントロールビット(H'3、H'A、H'B)または、ロックの解除を指定したコントロールビット(H'6)で、1通信フレーム内に、電文長ビットで指定したバイト数分のデータの送受信完了後、スレーブユニットは、マスタユニットによりロックを解除されます。また、このとき、スレーブステータスを表すバイト中のロックに関するビット(ビット2)が0にリセットされます。

なお、同報通信時にはロックの設定および解除は行われません。

- 【注】 ロックの解除を指定されたユニット自身で解除するには、次の3種類の方法があります。
 - ・ハードウェアリセットをかける
 - ・モジュールストップモードに入れる
 - ・IEBus コマンドレジスタ(IECMR)でロック状態解除コマンドを発行する なお、ロック状態の有無は IEFLG の LCK ビットで確認できます。

14.1.4 ビットフォーマット

IEBus の通信フレームを構成するビットのフォーマット(概念)を図 14.5 に示します。




図 14.5 IEBus のビットフォーマット(概念)

以下、正論理の場合のビットフォーマットの各期間を説明します。

準備期間 :最初のロジック 1 期間 (High レベル)

同期期間 :次のロジック 0 期間 (Low レベル)

データ期間:ビットの値を表す期間(ロジック1: High レベル、ロジック0: Low レベル)

停止期間 : 最後のロジック 1 期間 (High レベル)

負論理の場合、正論理から反転したレベルになります。

同期期間とデータ期間の長さは、ほぼ等しくなっています。

IEBus は、1 ビットごとに同期がとられています。また、ビット全体の時間と、そのビット内に割り当てられている期間の時間に関する仕様は、伝送ビットの種類、マスタユニットかスレーブユニットかの違いにより異なります。

14.2 入出力端子

IEB の入出力端子を表 14.6 に示します。

 名
 称
 記号
 入出力
 機
 能

 IEBus 送信データ端子
 TX
 出力
 送信データ出力端子

 IEBus 受信データ端子
 RX
 入力
 受信データ入力端子

表 14.6 端子構成

14.3 レジスタの説明

IEB には以下のレジスタがあります。モジュールストップコントロールレジスタについては「24.1.2 モジュールストップコントロールレジスタ A ~ C (MSTPCRA ~ MSTPCRC)」を参照してください。

- IEBusコントロールレジスタ (IECTR)
- IEBusコマンドレジスタ (IECMR)
- IEBusマスタコントロールレジスタ (IEMCR)
- IEBus自局アドレスレジスタ1 (IEAR1)
- IEBus自局アドレスレジスタ2 (IEAR2)
- IEBusスレーブアドレス設定レジスタ1(IESA1)
- IEBusスレーブアドレス設定レジスタ2(IESA2)
- IEBus送信電文長レジスタ (IETBFL)
- IEBus送信バッファレジスタ (IETBR)
- IEBus受信マスタアドレスレジスタ1 (IEMA1)
- IEBus受信マスタアドレスレジスタ2(IEMA2)
- IEBus受信コントロールフィールドレジスタ (IERCTL)
- IEBus受信電文長レジスタ (IERBFL)
- IEBus受信バッファレジスタ (IERBR)
- IEBusロックアドレスレジスタ1 (IELA1)
- IEBusロックアドレスレジスタ2(IELA2)
- IEBusゼネラルフラグレジスタ (IEFLG)
- IEBus送信/暴走ステータスレジスタ(IETSR)
- IEBus送信 / 暴走割り込み許可レジスタ (IEIET)
- IEBus送信エラーフラグレジスタ (IETEF)
- IEBus受信ステータスレジスタ (IERSR)
- IEBus受信割り込み許可レジスタ (IEIER)
- IEBus受信エラーフラグレジスタ (IEREF)

14.3.1 IEBus コントロールレジスタ (IECTR)

IECTR は、IEB の動作の制御 (IEBus 端子 / ポートの切り替え、入出力レベルの反転、受信動作許可) を設定します。

ビット	ビット名	初期値	R/W	説 明
7	IEE	0	R/W	IEB 端子用端子の切り替え
				IEB 用の端子とポートとの端子切り替えをします。
				0:PG3/Rx/CS1、PG2/Tx/CS2 端子は、PG3/CS1、PG2/CS2 端子として動作
				1:PG3/Rx/CS1、PG2/Tx/CS2 端子は、Tx、Rx 端子として動作
6	IOL	0	R/W	入出力レベル(I/O レベル:IOL)
				Rx、Tx 端子の入出力端子のレベル(正論理、負論理)を選択します。
				0:端子の入出力は負論理
				(ロジック1が Low レベル、ロジック0が High レベル)
				1:端子の入出力は正論理
				(ロジック1が High レベル、ロジック0が Low レベル)
5	DEE	0	R/W	同報受信エラー割り込みイネーブル
				同報受信では、マスタとスレーブ間でアクノリッジの転送を行わないため、スレーブが受信可能状態にあるかどうか、マスタでは判定できません。本ビットを1にセットすると、同報受信のコントロールフィールドの受信時に、受信バッファが受信可能状態にない場合(RE ビットが1にセットされていない状態か、RxRDY フラグがセットされている状態)、受信エラー割り込みが発生します(IEBus 受信エラーフラグには対応するビットがありませんので、注意してください)。その際、IEMA1、IEMA2 レジスタにマスタアドレスが格納されます。IERCTL は格納されません。本ビットが0のときは、同報受信でコントロールフィールドの受信時に、受信バ
				ッファが受信可能状態にない場合、受信エラー割り込みは発生せず受信を中止して待機状態に入ります。マスタアドレスは保存されません。
				0:コントロールフィールドまでの同報受信エラーを発生させない
				1:コントロールフィールドまでの同報受信エラーを発生させる
4	CKS	0	R/W	入力クロック選択
				本 LSI では常に 0 を設定してください。IEB で使用するクロックの選択を行いま
	D.E.		D.444	す。
3	RE	0	R/W	レシーブイネーブル IEBの受信の許可/禁止を設定します。本ビットの設定は、フレーム受信前の初期設定で行ってください。コントロールフィールドの受信前に行った変更は有効ですが、コントロールフィールド受信後の変更は無効となり、変更前の値が有効になります。
				0: 受信動作を禁止 1: 受信動作を許可

ビット	ビット名	初期値	R/W	説 明
2	LUEE	0	R/W	最終バイトアンダランイネーブル
				データ送信時、データフィールドの最終パイトの転送でのアンダランを発生させ るかどうかを設定します。
				アンダランエラーは、TxRDY フラグがセットされた状態(送信バッファレジスタ(IETBR)が空)で、IEBが IETBRからデータを取り出す動作を行ったときに発生します。DTCを使用した送信では、最終パイトの転送後、DTCはTxRDYフラグをクリアしないため、CPUでTxRDYフラグをクリアしなかった場合、最終パイトの送信時にアンダランエラーが発生します。DTCを使用する場合は、本ピットを0にして、最終パイト送信時に発生するアンダランエラーをマスクしてください。DTCを使用しない場合は、本ピットを1に設定して最終パイト送信時のアンダランエラーを発生させてください。
				0: 最終バイト送信時に、アンダランエラーを発生しない(DTC 使用時) 1: 最終バイト送信時に、アンダランエラーを発生(DTC 未使用時)
1、0	-	すべて 0	-	リザーブビット
				リードすると0が読み出されます。ライトは無効です。

14.3.2 IEBus コマンドレジスタ (IECMR)

IECMR は、IEB の通信の制御を行うためのコマンドを発行するレジスタです。本レジスタはライト専用レジスタのため、ビット操作命令でライトしないでください。「2.9.4 ライト専用ビットを含むレジスタのアクセス方法」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7~3	-	すべて 0	-	リザーブビット
				リード値は不定です。ビット操作命令を使用すると誤動作を起こすので、ビット 操作命令は使用しないでください。ライトは無効です。
2	CMD2	0	W	コマンドビット
1	CMD1	0	W	IEB の通信制御を行うためのコマンドを発行します。本コマンド発行後、IEFLG
0	CMD0	0	W	の CMX ビットがセットされている間はコマンド実行中です。 CMX が 0 になって、動作状態に移行します。リード値は不定です。ビット操作命令を使用すると誤動作を起こすので、ビット操作命令は使用しないでください。

- 【注】 *1 スレーブ通信状態では、実行しないでください。スレーブ通信が終了した時点、あるいは、マスタ通信状態で、実行してください。スレーブ通信状態でこのコマンドを発行しても、無視されます。
 - *2 マスタ通信中(MRQ=1)のときのみ、本コマンドは有効です。それ以外では、コマンドを発行しても無視されます。マスタ通信中に本コマンドを発行すると、通信コントローラは直ちに待機状態に入ります。同時に、発行されていたマスタ送信要求は終了します。(MRQ=0)
 - *3 スレーブ送信(SRQ=1)のときのみ、本コマンドは有効です。それ以外では、コマンドを発行しても無視されます。スレーブ送信中に本コマンドを発行すると、スレーブ送信を行う前では、SRQ=0となるため、マスタからの送信要求に対応しなくなります。スレーブ送信を行っている状態でコマンドを発行すると、送信動作を中止し、待機状態になります。(SRQ=0)

14.3.3 IEBus マスタコントロールレジスタ (IEMCR)

IEMCR は、マスタ通信を行うときの通信条件(同報通信/通常通信の選択、アービトレーション負けのとき再送の回数、コントロールビットの値)を設定します。本レジスタはスレーブ通信の場合は、設定する必要はありません。

ビット	ビット名	初期値	R/W	説 明
7	SS	1	R/W	同報 / 通常通信の選択
				マスタ通信時の、同報/通常通信の選択を行います。
				0:マスタ通信時、同報通信
				1:マスタ通信時、通常通信
6	RN2	0	R/W	再送回数
5	RN1	0	R/W	マスタ通信中にアービトレーションに負けた場合に、自動的に再送信を行う回数
4	RNO	0	R/W	を設定します。設定回数分、アービトレーションに負けた場合、IETSR の TXE フラグと IETEF の AL ビットがセットされ、送信エラー終了となります。再送している間でアービトレーションに勝った場合、マスタアドレス送信後、再送回数は自動的に初期設定値に復帰します。 000:0回 001:1回 010:2回 011:3回 100:4回 101:5回
				111:7回

ビット	ビット名	初期値	R/W	説明
3	CTL3*1	0	R/W	コントロールビット
2	CTL2	0	R/W	マスタ送信時の、コントロールフィールドのコントロールビットの設定を行いま
1	CTL1	0	R/W	す。
0	CTL0	0	R/W	0000:スレーブステータスの読み込み
				0001:未定義、使用禁止
				0010:未定義、使用禁止
				0011:データ読み込みとロック* ²
				0100:ロックアドレスの読み込み(下位 8 ビット)
				0101:ロックアドレスの読み込み(上位 4 ビット)
				0110:スレープステータスの読み込みとロック解除* ²
				0111:データ読み込み
				1000:未定義、使用禁止
				1001:未定義、使用禁止
				1010:コマンド書き込みとロック* ²
				1011:データ書き込みとロック* ²
				1100:未定義、使用禁止
				1101:未定義、使用禁止
				1110:コマンド書き込み
				1111:データ書き込み

【注】 *1 CTL3 の値により、以後の電文長フィールドの電文長ビットおよびデータフィールドのデータ転送方向が変わります。

CTL3 が 1 の場合:マスタユニットからスレーブユニットへの転送 CTL3 が 0 の場合:スレーブユニットからマスタユニットへの転送

*2 ロックの設定、および解除を指定するコントロールビットです。

14.3.4 IEBus 自局アドレスレジスタ 1 (IEAR1)

IEARI は、自局アドレスの下位 4 ビットと、通信モードを設定します。自局アドレスは、マスタ通信時には、マスタアドレスフィールドの値となります。スレーブ通信時には、受信したスレーブアドレスフィールドとの比較を行います。

ビット	ビット名	初期值	R/W	説 明
7	IAR3	0	R/W	IEBus 自局アドレス下位 4 ビット
6	IAR2	0	R/W	自局アドレスの下位 4 ビットを設定します。
5	IAR1	0	R/W	
4	IAR0	0	R/W	
3	IMD1	0	R/W	IEBus 通信モード
2	IMD0	0	R/W	IEBus 通信モードの選択を行います。
				00:通信モード 0
				01:通信モード1
				10:通信モード2
				11: 設定禁止
1	-	0	-	リザーブビット
				リードすると0が読み出されます。ライトは無効です。
0	STE	0	R/W	スレーブ送信設定
				スレーブステータスレジスタのビット 4 の値を設定します。本ビットを 1 に設定すると、マスタユニットに対して、スレーブステータスレジスタの送信により、スレーブ送信可能状態である、という情報を与えます。本ビットはスレーブステータスレジスタの値を設定するだけで、スレーブ送信の動作には直接影響しません。 0: スレーブステータスのビット 4 は 0 (スレーブ送信停止状態)
				1:スレーブステータスのビット4は1(スレーブ送信可能状態)

14.3.5 IEBus 自局アドレスレジスタ 2 (IEAR2)

IEAR2 は、自局アドレスの上位 8 ビットを設定します。本レジスタは、マスタ通信時には、マスタアドレスフィールドの値となります。スレーブ通信時には、受信したスレープアドレスフィールドとの比較を行います。

ビット	ビット名	初期値	R/W	説 明
7	IAR11	0	R/W	IEBus 自局アドレス上位 8 ビット
6	IAR10	0	R/W	自局アドレスの上位 8 ビットを設定します。
5	IAR9	0	R/W	
4	IAR8	0	R/W	
3	IAR7	0	R/W	
2	IAR6	0	R/W	
1	IAR5	0	R/W	
0	IAR4	0	R/W	

14.3.6 IEBus スレーブアドレス設定レジスタ 1 (IESA1)

IESA1 は、通信相手のスレーブユニットのアドレスの下位 4 ビットを設定します。本レジスタは、スレーブ通信の場合、設定する必要はありません。

ビット	ビット名	初期値	R/W	説 明
7	ISA3	0	R/W	IEBus スレーブアドレス下位 4 ビット
6	ISA2	0	R/W	通信相手のスレープユニットのアドレスの下位 4 ビットを設定します。
5	ISA1	0	R/W	
4	ISA0	0	R/W	
3~0	-	すべて 0	-	リザーブビット
				リードすると 0 が読み出されます。ライトは無効です。

14.3.7 IEBus スレーブアドレス設定レジスタ 2 (IESA2)

IESA2 は、通信相手のスレーブユニットのアドレスの上位 8 ビット設定します。本レジスタは、スレーブ通信の場合、設定する必要はありません。

ビット	ビット名	初期値	R/W	説 明
7	ISA11	0	R/W	IEBus スレープアドレス上位 8 ビット
6	ISA10	0	R/W	通信相手のスレーブユニットのアドレスの上位 8 ピットを設定します。
5	ISA9	0	R/W	
4	ISA8	0	R/W	
3	ISA7	0	R/W	
2	ISA6	0	R/W	
1	ISA5	0	R/W	
0	ISA4	0	R/W	

14.3.8 IEBus 送信電文長レジスタ (IETBFL)

IETBFL は、マスタ送信、スレーブ送信を行う際の電文長を設定します。

ビット	ビット名	初期値	R/W	説 明
7	TBFL7	0	R/W	送信電文長ビット
6	TBFL6	0	R/W	マスタ送信、スレーブ送信する際の電文長の値を設定します。
5	TBFL5	0	R/W	通信モードにより、IETBFL に1フレームの最大伝送パイト数以上を設定すると、
4	TBFL4	0	R/W	複数フレームでの通信になります。その際、2回目以降は残りの通信データのバ
3	TBFL3	0	R/W	イト数が電文長の値となりますが、IETBFLの値は、最初に設定した状態のまま
2	TBFL2	0	R/W	です。2回目以降のフレームでは残りの通信データのパイト数を再度設定してく ださい。
1	TBFL1	0	R/W	1000
0	TBFL0	0	R/W	

14.3.9 IEBus 送信バッファレジスタ (IETBR)

IETBR は、マスタ送信時、およびスレーブ送信時に送信するデータを書き込む 1 バイトのバッファです。 IETBR は、IETSR の TxRDY ビットが 1 のとき、空になっています。TxRDY の値をチェックして IETBR に送信

データを設定します。
IETBR には、マスタ送信時、スレーブ送信時、共にデータフィールドで送信する値を書き込みます。

IEBus データ送信時の伝送信号フォーマットと各レジスタの関係を図 14.6 に示します。

ビット	ビット名	初期値	R/W	説 明
7	TBR7	0	R/W	送信するデータを書き込む 1 バイトのバッファです。
6	TBR6	0	R/W	
5	TBR5	0	R/W	
4	TBR4	0	R/W	
3	TBR3	0	R/W	
2	TBR2	0	R/W	
1	TBR1	0	R/W	
0	TBR 0	0	R/W	




図 14.6 送信時の伝送信号フォーマットと各レジスタの関係

14.3.10 IEBus 受信マスタアドレスレジスタ 1 (IEMA1)

IEMAI は、スレーブ / 同報受信時の通信相手のマスタユニットのアドレスの下位 4 ビットが読み出されます。本レジスタは、スレーブ / 同報受信が開始すると有効になります (IERSR の RxS ビットがセットされた時点で、内容が書き換えられます)。

IECTR の DEE ビットで同報受信エラー割り込みが選択されると、コントロールフィールド受信時に、受信バッファが受信可能状態にない場合、受信エラー割り込みが発生し、IEMA1 にマスタアドレス下位 4 ビットが格納されます。本レジスタへのライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	IMA3	0	R	IEBus 受信マスタアドレス下位 4 ビット
6	IMA2	0	R	スレープ / 同報受信時の通信相手のマスタユニットのアドレスの下位 4 ビット
5	IMA1	0	R	が読み出されます。
4	IMA0	0	R	
3~0	-	すべて 0	R	リザーブビット
				リードすると 0 が読み出されます。

14.3.11 IEBus 受信マスタアドレスレジスタ 2 (IEMA2)

IEMA2 は、スレーブ / 同報受信時の通信相手のマスタユニットのアドレスの上位 8 ビットが読み出されます。本レジスタは、スレーブ / 同報受信が開始すると有効になります (IERSR の RxS ビットがセットされた時点で、内容が書き換えられます)。

IECTR の DEE ビットで同報受信エラー割り込みが選択されると、コントロールフィールド受信時に、受信バッファが受信可能状態にない場合、受信エラー割り込みが発生し、IEMA2 にマスタアドレス上位 8 ビットが格納されます。本レジスタへのライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	IMA11	0	R	IEBus 受信マスタアドレス上位 8 ビット
6	IMA10	0	R	スレープ / 同報受信時の通信相手のマスタユニットのアドレスの上位 8 ビット
5	IMA9	0	R	が読み出されます。
4	IMA8	0	R	
3	IMA7	0	R	
2	IMA6	0	R	
1	IMA5	0	R	
0	IMA4	0	R	

14.3.12 IEBus 受信コントロールフィールドレジスタ (IERCTL)

IERCTL は、スレーブ/同報受信時のコントロールフィールドの値が読み出されます。本レジスタは、スレーブ/同報受信が開始すると有効になります(IERSR の RxS ビットがセットされた時点で、内容が書き換えられます)。 本レジスタへのライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7 ~ 4	-	すべて 0	R	リザーブビット
				リードすると 0 が読み出されます。
3	RCTL3	0	R	IEBus 受信コントロールフィールド
2	RCTL2	0	R	スレーブ / 同報受信時のコントロールフィールドの値が読み出されます。
1	RCTL1	0	R	
0	RCTL0	0	R	

14.3.13 IEBus 受信電文長レジスタ (IERBFL)

IERBFL は、スレーブ / 同報受信時の電文長フィールドが読み出されます。本レジスタは、スレーブ / 同報受信が開始すると有効になります (IERSR の RxS ビットがセットされた時点で、内容が書き換えられます)。 本レジスタへのライトは無効です。

ビット	ビット名	初期值	R/W	説 明
7	RBFL7	0	R	IEBus 受信電文長
6	RBFL6	0	R	スレープ / 同報受信時の電文長フィールドの内容が読み出されます。
5	RBFL5	0	R	
4	RBFL4	0	R	
3	RBFL3	0	R	
2	RBFL2	0	R	
1	RBFL1	0	R	
0	RBFL0	0	R	

14.3.14 IEBus 受信バッファレジスタ (IERBR)

IERBR は、マスタ受信時、およびスレープ受信時に受信したデータを格納する1バイトのリード専用のバッファです。

IERBR は、IERSR の RxRDY ビットが 1 のときに、読み出すことができます。IERBR で読み出すデータはマスタ受信、スレープ受信共に、データフィールドの値になります。本レジスタへのライトは無効です。

IEBus データ受信時の伝送信号フォーマットと各レジスタの関係を図 14.7 に示します。

ビット	ビット名	初期值	R/W	説 明
7	RBR7	0	R	受信したデータを格納する 1 バイトのリード専用のバッファです。
6	RBR6	0	R	
5	RBR5	0	R	
4	RBR4	0	R	
3	RBR3	0	R	
2	RBR2	0	R	
1	RBR1	0	R	
0	RBR 0	0	R	




図 14.7 受信時の伝送信号フォーマットと各レジスタの関係

14.3.15 IEBus ロックアドレスレジスタ 1 (IELA1)

IELA1 は、ロックが設定されたときのロックアドレスの下位 8 ビットを設定します。IEFLG の LCK ビットがセットされているときのみ、データは有効です。

本レジスタへのライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	ILA7	0	R	IEBus ロックアドレス下位 8 ビット
6	ILA6	0	R	ロックを設定したマスタユニットのアドレス下位 8 ビットを格納します。
5	ILA5	0	R	
4	ILA4	0	R	
3	ILA3	0	R	
2	ILA2	0	R	
1	ILA1	0	R	
0	ILA0	0	R	

14.3.16 IEBus ロックアドレスレジスタ 2 (IELA2)

IELA2 は、8 ビットのリード専用のレジスタで、ロックが設定されたときのロックアドレスの上位 4 ビットを設定します。IEFLG の LCK ビットがセットされているときのみ、データは有効です。

本レジスタへのライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7 ~ 4	-	すべて 0	R	リザーブビット
				リードすると 0 が読み出されます。
3	ILA11	0	R	IEBus ロックアドレス上位 4 ビット
2	ILA10	0	R	ロックを設定したマスタユニットのアドレス上位 4 ピットを格納します。
1	ILA9	0	R	
0	ILA8	0	R	

14.3.17 IEBus ゼネラルフラグレジスタ (IEFLG)

IEFLG は、IEB のコマンドの実行状態の表示、ロック状態の表示、スレープアドレスの一致、同報受信の検出を行います。本レジスタへのライトは無効です。

ビット	ビット名	初期値	R/W	説 明
7	CMX	0	R	コマンド実行状態
				コマンドの実行状態を示します。
				1:コマンド実行中
				[セット条件]
				MRQ、SRQ、SRE のいずれかがセットされた条件で、マスタ通信要求コマンドが発行されたとき
				0:コマンドの実行は終了
				[クリア条件]
				・ コマンドが実行終了したとき
6	MRQ	0	R	マスタ通信要求
Ü	WII COC			マスタユニットとして、通信要求期間中が期間中でないかを示します。
				1:マスタユニットとしての通信要求期間中
				「セット条件1
				● マスタ通信要求コマンドを発行し、CMX ビットが 0 になったとき
				0:マスタユニットとしての通信要求期間中ではない
				[クリア条件]
				• マスタ通信が終了したとき
5	SRQ	0	R	スレーブ送信要求
	5.14			スレーブユニットとして、送信要求期間中か期間中でないかを示します。
				1:スレーブユニットとして送信要求期間中
				「セット条件]
				・ スレーブ送信要求コマンドを発行し、CMX ビットが 0 になったとき
				0:スレーブユニットとして送信要求期間中ではない
				「クリア条件]
				- スレーブ送信が終了したとき
4	SRE	0	R	スレーブ受信状態
·	OKL			スレーブ/同報受信の実行状態を示します。
				1: スレープ / 同報受信中
				[セット条件]
				● IECTR の RE ビットが 1 の状態で、スレーブ / 同報受信を開始したとき
				0:スレーブ/同報受信中ではない
				「クリア条件 1
				スレーブ / 同報受信が終了したとき
				・ハレーン・門状又には「「ここここ

ビット	ビット名	初期値	R/W	説 明
3	LCK	0	R	ロック状態表示
				マスタユニットからロック要求を受けて、ロックが設定された場合、セットさ
				れます。IELA1、IELA2の値は本ビットがセットされているとき、有効です。
				1:ロック状態
				[セット条件]
				• マスタからロック設定のコントロールビットを受信し、電文長で指定された
				データを受信しなかったとき(LCK がセットされるのはフレーム最大伝送バ
				イト数を超えたときのみで、他のエラー終了ではセットされません)。
				0:ロックは解除
				[クリア条件]
				• ロック解除条件が成立するか、ロック解除コマンドを発行したとき
2	-	0	R	リザーブビット
				リードすると 0 が読み出されます。
1	RSS	0	R	受信同報ビット
				受信した同報ビットの値を示します。スレーブ/同報受信開始時有効になりま
				す(IERSR の RxS ビットがセットされた時点で内容が書き換えられます)。
				スレープ / 同報受信開始時までは、前回値を保持します。
0	GG	0	R	一斉同報受信認識
				同報受信時、スレープアドレスが H'FFF を認識したとき、セットされます。受
				信同報ビットと同様に、スレーブ/同報受信開始時有効になります(IERSRの
				RXS ビットがセットされた時点で、内容が書き換えられます)。
				スレーブ/同報受信開始時までは、前回値を保持します。スレーブ通常受信の 場合は、0 になります。
				「セット条件1
				● 同報受信時、スレープアドレスフィールドで H'FFF を認識した
				「クリア条件]
				● スレーブ受信であった
				同報受信時、スレープアドレスフィールドで H'FFF を認識しなかった

14.3.18 IEBus 送信 / 暴走ステータスレジスタ (IETSR)

IETSR は、送信データレディ、送信開始、送信正常終了、送信途中終了、暴走検出等の状態を検出します。 各々の要因は、IEBus 送信 / 暴走割り込み許可レジスタ (IEIET) に対応したビットを持っており、割り込みの禁止 / 許可を設定することができます。

ビット	ビット名	初期値	R/W	説 明
7	TxRDY	1	R/W	送信データレディ
				IETBR が空の状態で、IETBR に次のデータを書き込めることを示します。本フラグは、DTC でのデータ転送時には自動クリアされます*が、CPU でデータ転送する際は、プログラムでクリアする必要があります。1 リードのあとの 0 書き込みで、クリアすることができます。
				[セット条件]
				• リセット直後
				• IETBR にデータライトが可能なとき、すなわち IEB が、IETBR から送信シフトレジスタにデータを読み出したとき
				 [クリア条件]
				● TxRDY=1 の状態をリードしたあと、0 をライトしたとき
				● TxRDY 要求により、DTC で TBR ヘデータをライトしたとき
				【注】* DTC による最終バイトの転送では、クリアされません。
6~4	-	すべて 0	-	リザーブビット
				リードすると0が読み出されます。ライトは無効です。
3	IRA	0	R/W	IEBus 暴走状態
				IEBus 制御用の内蔵マイクロプログラムが暴走状態にあることを検出します。 本フラグは IEBus 送信、受信のどちらかが暴走しているときにセットされます (送信専用のフラグではなく、受信側の暴走でもセットされます)。
				[セット条件]
				• 内蔵マイクロプログラムが暴走しているとき
				[クリア条件]
				● IRA = 1 の状態をリードしたあと、0 をライトしたとき
2	TxS	0	R/W	送信開始検出
				IEB が、送信開始したことを示します。
				[セット条件]
				マスタ送信:アービトレーションに勝ち残って、マスタアドレスフィールドまで送信終了したとき
				◆ スレーブ送信:マスタユニットから、H'3(0011)、H'7(0111)のコントロールビ
				ットを受信して、データ送信を要求されたとき
				[クリア条件]
				● TxS = 1 の状態をリードしたあと、0 をライトしたとき

ビット	ビット名	初期値	R/W	説 明
1	TxF	0	R/W	送信正常終了 送信動作が、電文長ビットで指定されたデータ長分行われ、正常に終了したことを検出します。 [セット条件] ・電文長ビットで指定した送信データバイト数分の送信を終了したとき [クリア条件] ・TXF=1の状態をリードしたあと、0をライトしたとき
0	TxE	0	R/W	送信取り一終了 送信動作が、電文長ピットで指定されたデータ長分行われず、途中で通信を終了したことを検出します。このときの要因については、IETEFの内容によりチェックします。 TXE フラグは、IETEFの要因が発生したタイミングでセットされます。IETEFのフラグの論理 OR ではありませんので、IETEFの要因がセットされた状態でもクリアできます。マスタ受信動作時、マスタ通信要求コマンド発行後、マスタ受信開始までの間に発生したエラー(アービトレーション負け、タイミングエラー、NAK 受信)は、送信エラーとして検出されます。 [セット条件] ・電文長ピットで指定した送信データバイト数分の送信を完了せず、送信を終了したとき [クリア条件]

14.3.19 IEBus 送信 / 暴走割り込み許可レジスタ (IEIET)

IEIET は、IETSR の送信データレディ、送信開始、送信正常終了、送信途中終了、暴走検出等の各々の要因について、割り込みの禁止 / 許可を設定することができます。

ビット	ビット名	初期値	R/W	説 明
7	TxRDYE	0	R/W	送信データレディ割り込み許可
				送信データレディ割り込みの禁止/許可を設定します。
				0:送信データレディ(TxRDY)割り込みを禁止
				1:送信データレディ(TxRDY)割り込みを許可
6~4	-	すべて 0	-	リザーブビット
				リードすると 0 が読み出されます。ライトは無効です。
3	IRAE	0	R/W	IEBus 暴走状態割り込み許可
				IEBus 暴走状態割り込みの禁止/許可を設定します。
				0:IEBus 暴走状態割り込み(IRA)を禁止
				1:IEBus 暴走状態割り込み(IRA)許可
2	TxSE	0	R/W	送信開始割り込み許可
				送信開始(TxS)割り込みの禁止/許可を設定します。
				0:送信開始(TxS)割り込みを禁止
				1:送信開始(TxS)割り込みを許可
1	TxFE	0	R/W	送信正常終了割り込み許可
				送信正常終了(TxF)割り込みの禁止/許可を設定します。
				0:送信正常終了(TxF)割り込みを禁止
				1:送信正常終了(TxF)割り込みを許可
0	TxEE	0	R/W	送信エラー終了割り込み許可
				送信エラー終了(TxE)割り込みの禁止/許可を設定します。
				0:送信エラー終了(TxE)割り込みを禁止
				1:送信エラー終了(TxE)割り込みを許可

14.3.20 IEBus 送信エラーフラグレジスタ (IETEF)

IETEF は、IETSR で TxE 要因で割り込みが発生したときの要因のチェックを行います。アービトレーション負け、アンダランエラー、タイミングエラー、フレーム最大伝送バイト数オーバ、NAK 受信を検出することができます。

ビット	ビット名	初期値	R/W	説 明
7~5	-	すべて 0	-	リザーブビット
				リードすると0が読み出されます。ライトは無効です。
4	AL	0	R/W	アービトレーション負け
				IEB は、マスタ通信時にアービトレーションに負けた場合、IEMCR の RN2~0で設定された回数だけ、再度スタートピットから送信を行います。設定回数すべて、アービトレーションに負けた場合は、本ピットと TXE フラグをセットし待機状態になります。設定回数の再送時にアービトレーションに勝った場合、本ピットは1にセットされません。本ピットがセットされるのは、アービトレーションに負けて、通信が待機状態になったときです。
				「セット条件」
				● データ送信中に、アービトレーション負けが発生し送信が終了したことを示す
				[クリア条件]
	ш		DAA	
3	UE	0	R/W	アンダランエラー データ送信時にアンダランエラーが発生したことを示します。IEB は、TxRDY がセットされた状態で、IETBR からデータを取り出そうとしたとき、アンダラン が発生したと判断し、TxE フラグをセットし、待機状態に入ります。したがって、 IETBR にデータを書き込んでも、TxRDY がクリアされていなかった場合、アン ダランエラーが発生し、送信を中止します。CPU を使ったデータ転送では必ず TxRDY フラグをクリアしてください。 [セット条件] TxRDY がセットされた状態で、IEB が IETBR から送信シフトレジスタヘデータを転送しようとしたとき [クリア条件] UE=1の状態をリードしたあと、0 をライトしたとき
2	TTME	0	R/W	タイミングエラー データ送信中、IEBus プロトコルで規定したタイミングでデータの転送が行われ なかったとき、本ピットがセットされます。IEB は、TxE フラグをセットして待 機状態になります。 [セット条件] ・データ送信中に、タイミングエラーが発生したことを示す [クリア条件] ・TTME = 1 の状態をリードしたあと、0 をライトしたとき

ビット	ビット名	初期値	R/W	説 明
1	RO	0	R/W	送信フレーム最大伝送バイト数オーバー
				データ送信時に受信ユニットから NAK を受信し、再送したため、通信モードで 定義される最大バイト長まで送信を行ったか、あるいは、電文長の値が、最大伝 送バイト数より大きい値であったため、送信が終了しなかったことを示します。 IEB は、TXE フラグをセットして待機状態となります。
				[セット条件]
				• 通信モードで定義される最大バイト数まで送信したが、送信が終了しなかった ことを示す
				[クリア条件]
				● RO = 1 の状態をリードしたあと、0 をライトしたとき
0	ACK	0	R/W	アクノリッジビット
				データフィールドのアクノリッジビットで受信したデータを示します。
				1. データフィールド以外のアクノリッジビット
				NAK を受信すると、送信を中止し待機状態に入ります。本ピット、および TxEフラグは 1 にセットされます。
				2. データフィールドでのアクノリッジビット
				データフィールド送信時に、受信ユニットから、NAKを受信すると、受信ユニットから ACK を受信するまで、通信モードで定義される最大パイト数まで再送を行います。このとき、再送中に受信ユニットから、ACK を受信した場合には、本ピットは設定されず、そのまま送信を行います。
				ACK を受信することができずに、通信を終了した場合に、本ビットは 1 にセットされます。
				【注】本フラグは同報通信では、無効です。
				[セット条件]
				● アクノリッジビットで1(NAK)で検出したことを示す
				[クリア条件]
				● ACK = 1 の状態をリードしたあと、0 をライトしたとき

14.3.21 IEBus 受信ステータスレジスタ (IERSR)

IERSR は、受信データレディ、受信開始、送受信正常終了、受信途中終了等の状態を検出します。各々の要因は、IEIER に対応したビットを持っており、割り込みの禁止 / 許可を設定することができます。

ビット	ビット名	初期値	R/W	説 明
7	RxRDY	0	R/W	受信データレディ
				受信したデータが IERBR に格納され、受信データが読み出せることを示します。本フラグは、DTC でのデータ転送時には自動クリアされます*が、CPU でデータ転送する際は、プログラムでクリアする必要があります。
				- データ受信が正常終了し、IERBR に受信データが転送されたとき
				[クリア条件]
				● RxRDY = 1 の状態をリードしたあと、0 をライトしたとき
				● RxRDY 要求により DTC で IERBR のデータをリードしたとき
				【注】* DTC による最終バイトの転送では、クリアされません。
6~3	-	すべて 0	-	リザーブビット
				リードすると 0 が読み出されます。ライトは無効です。
2	RxS	0	R/W	受信開始検出(レシープスタート)
				IEB が受信開始したことを示します。
				[セット条件]
				マスタ受信:アービトレーションに勝ち残って、コントロールフィールドまで送信を行った後、スレーブから電文長フィールドを正しく受信したとき
				• スレーブ受信:マスタユニットから、電文長フィールドまで正しく受信した とき
				 [クリア条件]
				● RxS = 1 の状態をリードしたあと、0 をライトしたとき
1	RxF	0	R/W	受信正常終了
				受信動作が、電文長ビットで指定されたデータ長分行われ、正常に終了したことを示します。
				[セット条件]
				• 電文長ビットで指定した受信データバイト数分の受信を終了したとき
				[クリア条件]
				● RxF = 1 の状態をリードしたあと、0 をライトしたとき

ビット	ビット名	初期値	R/W	説 明
<u>ビット</u> 0	ビット名 RxE	初期値	R/W R/W	説 明 受信エラー終了 受信開始後(RxS ビットがセットされたあと)、データフィールドの受信が、 電文長ビットで指定されたデータ長分行われず、途中で通信を終了したことを 検出します。このときの要因については、IEREFの内容によりチェックします。 RxE フラグは、IEREFの要因が発生したタイミングでセットされます。IEREFのフラグの論理 OR ではありませんので、IEREFの要因がセットされた状態で もクリアすることができます。
				 電文長ビットで指定した受信データバイト数分の受信を完了せず、受信を終了したとき 「クリア条件] RXE = 1 の状態をリードしたあと、0 をライトしたとき

14.3.22 IEBus 受信割り込み許可レジスタ (IEIER)

IEIER は、IERSR の受信データレディ、受信開始、送受信正常終了、受信途中終了等の各々の要因について、割り込みの禁止 / 許可を設定することができます。

ビット	ビット名	初期値	R/W	説 明
7	RxRDYE	0	R/W	受信データレディ割り込み許可
				受信データレディ割り込みの禁止/許可を設定します。
				0:受信データレディ(RxRDY)割り込みを禁止
				1:受信データレディ(RxRDY)割り込みを許可
6~3	=	すべて0	-	リザーブビット
				リードすると 0 が読み出されます。ライトは無効です。
2	RxSE	0	R/W	受信開始検出割り込み許可
				受信開始(RxS)割り込みの禁止/許可を設定します。
				0:受信開始(RxS)割り込みを禁止
				1:受信開始(RxS)割り込みを許可
1	RxFE	0	R/W	受信正常終了割り込み許可
				受信正常終了(RxF)割り込みの禁止/許可を設定します。
				0:受信正常終了(RxF)割り込みを禁止
				1:受信正常終了(RxF)割り込みを許可
0	RxEE	0	R/W	受信エラー終了割り込み許可
				受信エラー終了(RxE)割り込みの禁止/許可を設定します。
				0:受信エラー終了(RxE)割り込みを禁止
				1:受信エラー終了(RxE)割り込みを許可

14.3.23 IEBus 受信エラーフラグレジスタ (IEREF)

IEREF は、IERSR で RxE 要因で割り込みが発生したときの要因のチェックを行います。オーバランエラー、タイミングエラー、フレーム最大伝送バイト数オーバー、パリティエラーを検出することができます。

これらのフラグは、受信開始フラグ(RxS)がセットされて初めて有効になります。受信開始フラグがセットされるまでの間に発生した場合、通信を中止して待機状態に入ります。このとき、これらのビットはセットされず、RxE フラグもセットされません。

ビット	ビット名	初期値	R/W	説 明
7~4	-	すべて 0	-	リザーブビット
				リードすると 0 が読み出されます。ライトは無効です。
3	OVE	0	R/W	オーバラン制御フラグ
				データ受信中のオーバラン制御に使用するフラグです。
				IEB は、RxRDY フラグがクリアされていない状態、すなわち受信データが読み出されていない状態で次バイトのデータを受信し、さらにパリティビットの受信を開始した時点で、OVE フラグ、および RxE フラグをセットします。アクノリッジビット送信時までに OVE ビットがセットされたままだと、IEB はオーバランエラーが発生したと判断し、通信相手に NAK を返送します。このあと、通信相手はフレーム最大伝送バイト数に達するまで、再送を行いますが、OVE フラグがセットされたままだと、IEB はオーバランエラーが解消されていないものと判断し、NAK を送信し続けます。
				OVE フラグがクリアされると、IEB はオーバランエラーが解消されたものと判断し、ACK を送信し次のデータを取り込みます。
				同報受信の場合、アクノリッジビット送信時に、OVE ビットがセットされていると、直ちに待機状態に入ります。
				[セット条件]
				RxRDY フラグがクリアされていない状態で、次バイトのデータを受信し、そのデータのパリティビットの受信を開始したとき
				[クリア条件]
				● OVE = 1 の状態をリードしたあと、0 をライトしたとき
2	RTME	0	R/W	タイミングエラー
				データ受信中、IEBus プロトコルで規定したタイミングで正しくデータを受信できなかった場合、本ビットがセットされます。IEB は、RxE フラグをセットして待機状態になります。
				[セット条件]
				• データ受信中に、タイミングエラーが発生したことを示す
				[クリア条件]
				● RTME = 1 の状態をリードしたあと、0 をライトしたとき

ビット	ビット名	初期値	R/W	説明
1	DLE	0	R/W	受信フレーム最大伝送パイト数オーパ データ受信時に、パリティエラーかオーパランエラーが発生し、再送による受信を行ったため、通信モードで定義される最大パイト長内で、受信が終了しなかったか、電文長の値が、最大伝送パイト数より大きい値であったため、受信が終了しなかったことを示します。IEBは、RXEフラグをセットして待機状態となります。 [セット条件] ・通信モードで定義される最大パイト数内で、受信が終了しなかったことを示します。 [クリア条件] ・DLE=1の状態をリードしたあと、0をライトしたとき
0	PE	0	R/W	パリティエラーデータフィールド受信中に、パリティエラーが発生したことを示します。データフィールド受信前にパリティエラーが発生した場合、IEB は直ちに待機状態になります。PE はセットされません。アータフィールド受信中パリティエラーが発生し、フレーム最大伝送バイト数に達するまで受信を行っていない場合、PE はまだセットされません。パリティエラーが発生すると、IEB はアクノリッジビットで通信相手に NAK を返送します。このとき、通信相手はフレーム最大伝送バイト数に達するまで、再送を行いますが、再受信中に、パリティエラーが解消され、正常に受信が行われると、PE はセットされません。電文長で設定されたバイト数だけ受信を行わずに受信を中止し待機状態になったときに、パリティエラーが解消されていなかった場合、PE はセットされます。同報受信の場合、データフィールド受信中にパリティエラーが発生すると、IEB は PE ビットをセットし、ただちに待機状態になります。 [セット条件] ・フレーム最大伝送バイト数に達するまで受信を行い、最終受信バイトのデータフィールドのパリティビットが偶数パリティでなかったとき[クリア条件]

14.4 動作説明

14.4.1 マスタ送信動作

スレープ受信後に、DTC を使用してマスタ送信をする例を示します。

- (1) IEB の初期設定
- (a) IEBus コントロールレジスタ (IECTR) の設定

IEBus 端子イネーブル、端子の正論理 / 負論理の選択、IEB へ供給するクロックの選択をします。 DTC で転送しますので、LUEE=0 にします。

- (b) IEBus 自局アドレスレジスタ 1、2 (IEAR1、IEAR2)の設定 マスタアドレスの設定をします。同時に、IEAR1 で通信モードを設定します。
- (c) IEBus スレープアドレスレジスタ 1、2 (IESA1、IESA2)の設定 送信相手のスレープアドレスの設定をします。
- (d) IEBus マスタコントロールレジスタ (IEMCR) の設定 同報 / 通常通信の選択、アービトレーション負けのときの再送回数、およびコントロールビットの設定をします。
- (e) IEBus 送信電文長レジスタ (IETBFL) の設定 電文長ビットの設定をします。
- (f) IEBus 送信/暴走割り込み許可レジスタ(IEIET)の設定 TXRDY割り込み(IETXI)、TXS割り込み、TXF割り込み、TXE割り込み(IETSI)の割り込みを許可します。 上記設定は、どのレジスタから設定しても問題ありません。(設定順序により、動作が異なることはありません。)

(2) DTC の初期設定

- 1. DTC転送要求で発生するベクタアドレス (H'000004D4)に、DTC転送のためのレジスタ情報を格納したRAM の先頭アドレスを設定しておきます。
- 2. 上記RAMの先頭アドレスから以下の設定をします。
- 転送元アドレス (SAR): データフィールドで送信するデータを格納したRAMの先頭アドレス
- 転送先アドレス (DAR): IEBus送信バッファレジスタ (IETBR) のアドレス (HTFFF808)
- 転送カウント (CRA): IETBFLと同じ値
- 3. DTCイネーブルレジスタG (DTCERG) のDTCEG5をセットして、TxRDY割り込み (IETxI) を許可します。 TxRDYはリセット後もデータが保持されていますので、IETxIが許可された時点でDTC転送が実行され、最初のデータフィールドのデータがIETBRに書き込まれます。 DTCはTxRDYをネゲートし1バイト目のDTC転送が終了します。
- (3) マスタ送信動作のフロー

図 14.8 にマスタ送信動作のフローを示します。以下の説明中の(数字)は図中の番号と対応しています。

- 1. IEB、DTCの初期設定が終了したあとで、IECMRレジスタでマスタ通信要求コマンドを発行します。スレープ受信中は、IEFLGの中のコマンド実行中ステータス(CMX)が立ち、マスタ通信要求は発行されません。
- 2. スレープ受信が終了するとCMXがクリアされ、マスタ送信要求コマンドが実行され、MRQがセットされます。
- 3. アービトレーションに勝ち、マスタアドレスが送信された時点で、IETSRレジスタの送信開始フラグ(TxS)がセットされます。このときCPUに対し、送信ステータス割り込み(IETSI)が要求されます。割り込みルー

チンでTxSをクリアします。

- 4. コントロールフィールド、電文長フィールドを送信し、各々のフィールドでACKを受信すると、IEBはIETBR からデータフィールドの送信データを取り込みます。これにより、TxRDYがセットされます。IETxIによる DTC転送要求が発生し、2バイト目のデータが送信バッファに書き込まれます。
- 5. 以降、同様にしてデータフィールドの転送、送信を繰り返します。
- 6. 最終バイトで送信するデータを書き込んだ時点で、DTCは設定されたバイト数の転送を終了します。このとき、DTCはTxRDYのフラグをクリアしませんが、DTCイネーブルレジスタG(DTCERG)のDTCEG5をクリアしますので、これ以降DTCへの転送要求は発生しません。
- 7. DTCの転送が終了した時点で、CPUに対してTxRDY割り込み(IETxI)が発生します。この割り込みルーチンでTxRDYフラグをクリアできますが、最終パイト送信後、再度TxRDY割り込みが発生しますのでTxRDYフラグはクリアしないでおきます。(IECTRのLUEEが1にセットされていると、アンダランエラーが発生し、送信を終了しますのでLUEEは0で使用してください)ただし、これ以降、常にTxRDY割り込みが発生することになりますので、TxRDY割り込みは禁止にします。
- 8. 最終データ転送終了後、正常終了(TxF)割り込み(IETSI)が発生します。ここで、CPUはTxFフラグをクリアし正常終了割り込みを終了します。MRQは0にクリアされます。
- 【注】 送信ステータス割り込み(IETSI)は、送信開始(TxS)・正常終了(TxF)割り込み以外にエラー終了(TxE)割り込みも許可にしてください。エラー終了割り込みが禁止の場合、エラーが発生して送信が終了しても割り込みが発生しません。




図 14.8 マスタ送信動作タイミング図

14.4.2 スレーブ受信動作

同報受信後に、DTC を使用してスレープ受信をする例を示します。

- (1) IEB の初期設定
- (a) IEBus コントロールレジスタ (IECTR) の設定

IEBus 端子イネーブル、端子の正論理 / 負論理の選択、IEB へ供給するクロックの選択をします。受信をしますので、RE = 1 にします。LUEE の設定は必要ありません。

(b) IEBus 自局アドレスレジスタ 1、2 (IEAR1、IEAR2) の設定

自局アドレスを設定します。同時に、IEARI で通信モードを設定します。通信フレーム中のスレープアドレスとの比較を行い、一致していればフレームを受信します。

(c) IEBus 受信割り込み許可レジスタ (IEIER)の設定

RxRDY 割り込み(IERxI)、RxS 割り込み、RxF 割り込み、RxE 割り込み(IERSI)の割り込みを許可します。 上記設定は、どのレジスタから設定しても問題ありません。(設定順序により、動作が異なることはありませ **ん。)**

(2) DTC の初期設定

- 1. DTC転送要求で発生するベクタアドレス (H'000004D2) に、DTC転送のためのレジスタ情報を格納したRAM の先頭アドレスを設定しておきます。
- 2. 上記RAMの先頭アドレスから以下の設定をします。
- 転送元アドレス (SAR): IEBus受信バッファレジスタ (IERBR) のアドレス (H'FFF80D)
- 転送先アドレス(DAR):データフィールドで受信するデータを格納するRAMの先頭アドレス
- 転送カウント(CRA):転送モードにおけるフレーム最大伝送バイト数
- 3. DTCイネーブルレジスタG(DTCERG)のDTCEG6をセットして、RxRDY割り込み(IERxI)を許可します。 上記設定は、フレームの受信前に行っているため、受信するデータの長さは分かりません。そのため、フレーム最大伝送バイト数を DTC の転送カウントに設定しています。

DTC の設定を受信開始後に行う場合、受信開始 (RxS)割り込みルーチンで行います。このとき、転送カウンタは IEBus 受信電文長レジスタ (IERBFL)と同じ値にしてください。

(3) スレーブ受信動作のフロー

図 14.9 にスレーブ受信動作のフローを示します。以下の説明中の(数字)は図中の番号と対応しています。ここでは、DTC の設定をフレーム受信開始時に行う例で説明します。

- 1. 同報受信が終了したあと、スレーブ受信を行います。IEFLGの受信同報ビット(RSS)は受信開始フラグ(RxS)がセットされるまで、前のフレームの情報を保持(1のまま)します。RSSがヘッダ受信のタイミングで変化すると、同報受信終了割り込み処理をヘッダ受信までの間に行わなければなりません。このため、RSSは受信開始時に値が変わる仕様になっています。
- 2. 電文長フィールドまで正しく受信すると、受信開始(RxS)割り込み(受信ステータス割り込み(IERSI))が発生します。SREは1にセットされます。ここで、(2)のDTCの初期設定を行います。設定後、RxSフラグをクリアします。
- 3. 最初のデータを受信すると、RxRDYがセットされます。IERxIによるDTC転送要求が発生し、DTCはIEBus 受信バッファレジスタ (IERBR) からデータを取り込んで、RxRDYフラグをクリアします。
- 4. 以降、同様にしてデータフィールドの受信、転送を繰り返します。
- 5. 最終データ受信時に、受信データをRAMに転送した時点で、DTCは設定されたバイト数の転送を終了します。 このとき、DTCはRxRDYのフラグをクリアしませんが、DTCイネーブルレジスタG(DTCEG)をクリアしま すので、これ以降DTCへの転送要求は発生しません。
- 6. DTCの転送が終了した時点で、CPUに対してRxRDY割り込み(IERxI)が発生します。この割り込みルーチンでRxRDYフラグをクリアします。
- 7. 最終データ受信時に、正常終了(RxF)割り込み(IERSI)が発生します。ここで、CPUはRxFフラグをクリアし正常終了割り込みを終了します。SREは0にクリアされます。

- 【注】 1. 受信ステータス割り込み(IERSI)は、送信開始(RxS)・正常終了(RxF)割り込み以外にエラー終了(RxE)割り込みも許可にしてください。エラー終了割り込みが禁止の場合、エラーが発生して送信が終了しても割り込みが発生しません。
 - 2. 上記 6.の割り込みは、DTC 転送が終了したあとですので、実際は 7.のあとに発生します。




図 14.9 スレーブ受信動作タイミング図

(4) 同報受信動作でエラーが発生した場合(DEE = 1)

DEE ビットを設定して、スレープ受信後の同報受信で、コントロールフィールド受信までに受信準備ができずに(RxRDY をクリアしなかった場合)、受信エラーが発生する例を示します。

【注】 コントロールフィールド受信までに、RE ビットをセットしなかった場合も同様です。




図 14.10 同報受信動作でエラーが発生した場合(DEE = 1)

14.4.3 マスタ受信動作

スレーブ受信後に、DTC を使用してマスタ受信をする例を示します。

- (1) IEB の初期設定
- (a) IEBus コントロールレジスタ (IECTR) の設定

IEBus 端子イネーブル、端子の正論理 / 負論理の選択、IEB へ供給するクロックの選択をします。受信をしますので、RE=1 にします。LUEE の設定は必要ありません。

(b) IEBus 自局アドレスレジスタ 1、2 (IEAR1、IEAR2) の設定

自局アドレスを設定します。同時に、IEARI で通信モードを設定します。通信フレーム中のスレープアドレスとの比較を行い、一致していればフレームを受信します。

(c) IEBus スレープアドレスレジスタ 1、2 (IESA1、IESA2)の設定 送信相手のスレープアドレスを設定します。

(d) IEBus マスタコントロールレジスタ (IEMCR) の設定

同報 / 通常通信の選択、アービトレーション負けのときの再送回数、およびコントロールビットの設定をします。

(e) IEBus 受信割り込み許可レジスタ (IEIER) の設定

RxRDY 割り込み(IERxI)、RxS 割り込み、RxF 割り込み、RxE 割り込み(IERSI)の割り込みを許可します。 上記設定は、どのレジスタから設定しても問題ありません(設定順序により、動作が異なることはありません)。

(2) DTC の初期設定

- 1. DTC転送要求で発生するベクタアドレス (H'000004D2) に、DTC転送のためのレジスタ情報を格納したRAM の先頭アドレスを設定しておきます。
- 2. 上記RAMの先頭アドレスから以下の設定をします。
- 転送元アドレス(SAR): IEBus受信バッファレジスタ(IERBR)のアドレス(H'FFF80D)
- 転送先アドレス(DAR):データフィールドで受信するデータを格納するRAMの先頭アドレス
- 転送カウント (CRA): 転送モードにおけるフレーム最大伝送バイト数
- 3. DTCイネーブルレジスタG(DTCERG)のDTCEG6をセットして、RxRDY割り込み(IERxI)を許可します。 上記設定は、フレームの受信前に行っているため、受信するデータの長さは分かりません。そのため、フレーム最大伝送バイト数を DTC の転送カウントに設定しています。

DTC の設定を受信開始後行う場合、受信開始 (RxS) 割り込みルーチンで行います。このとき、転送カウンタは IEBus 受信電文長レジスタ (IERBFL) と同じ値にしてください。

(3) マスタ受信動作のフロー

図 14.11 にマスタ受信動作のフローを示します。以下の説明中の(数字)は図中の番号と対応しています。ここでは、DTC の設定をフレーム受信開始時に行う例で説明します。

- 1. IEBの初期設定が終了したあとで、IECMRレジスタでマスタ通信要求コマンドを発行します。スレープ受信中は、IEFLGの中のコマンド実行中ステータス(CMX)が立ち、マスタ通信要求は発行されません。
- 2. スレープ受信が終了するとCMXがクリアされ、マスタ送信要求コマンドが実行され、MRQがセットされます。
- 3. アービトレーションに勝つと、マスタアドレス、スレーブアドレス、コントロールフィールドを送信します。 コントロールフィールド送信までの間に発生したエラーは、送信エラーとして処理され、TxEフラグがセットされ、IETEFにエラ - 内容が反映されます。
- 4. スレーブから電文長フィールドを受信します。このとき、パリティエラーがなく正しく受信できた場合、受信開始(RxS)フラグがセットされます。パリティエラーが発生した場合、受信エラーとして処理されます。 受信開始(RxS)割り込み(受信ステータス割り込み(IERSI))が発生し、ここで、(2)のDTCの初期設定を行います。設定後、RxSフラグをクリアします。

- 5. 最初のデータを受信すると、RxRDYがセットされます。IERxIによるDTC転送要求が発生し、DTCはIEBus 受信バッファレジスタ(IERBR)からデータを取り込んで、RxRDYフラグをクリアします。
- 6. 以降、同様にしてデータフィールドの受信、転送を繰り返します。
- 7. 最終データ受信時に、受信データをRAMに転送した時点で、DTCは設定されたバイト数の転送を終了します。このとき、DTCはRxRDYのフラグをクリアしませんが、DTCイネーブルレジスタG(DTCEG)をクリアしますので、これ以降DTCへの転送要求は発生しません。
- 8. DTCの転送が終了した時点で、CPUに対してRxRDY割り込み(IERxI)が発生します。この割り込みルーチンでRxRDYフラグをクリアします。
- 9. 最終データ受信時に、正常終了(RxF)割り込み(IERSI)が発生します。ここで、CPUはRxFフラグをクリアし正常終了割り込みを終了します。MRQは0にクリアされます。
- 【注】 1 受信ステータス割り込み(IERSI)は、送信開始(RxS)・正常終了(RxF)割り込み以外にエラー終了(RxE)割り込みも許可にしてください。エラー終了割り込みが禁止の場合、エラーが発生して送信が終了しても割り込みが発生しません。
 - 2 上記 8.の割り込みは、DTC 転送が終了したあとですので、実際は 9.のあとに発生します。




図 14.11 マスタ受信動作タイミング図

14.4.4 スレーブ送信動作

スレープ受信後に、DTC を使用してスレーブ送信をする例を示します。

- (1) IEB の初期設定
- (a) IEBus コントロールレジスタ (IECTR) の設定

IEBus 端子イネーブル、端子の正論理 / 負論理の選択、IEB へ供給するクロックの選択をします。DTC で転送をしますので、LUEE = 0 にします。

(b) IEBus 自局アドレスレジスタ 1、2 (IEAR1、IEAR2) の設定

自局アドレスを設定します。同時に、IEARIで通信モードを設定します。通信フレーム中のスレープアドレスとの比較を行い、一致していればフレームを受信します。

- (c) IEBus 送信電文長レジスタ (IETBFL) の設定 電文長ビットを設定します。
- (d) IEBus 送信/暴走割り込み許可レジスタ(IEIET)の設定

 TxRDY割り込み(IETxI)、TxS割り込み、TxF割り込み、TxE割り込み(IETSI)の割り込みを許可します。

 上記設定は、どのレジスタから設定しても問題ありません(設定順序により、動作が異なることはありません)。

(2) DTC の初期設定

- 1. DTC転送要求で発生するベクタアドレス (H'000004D4)に、DTC転送のためのレジスタ情報を格納したRAM の先頭アドレスを設定しておきます。
- 2. 上記RAMの先頭アドレスから以下の設定をします。
- 転送元アドレス(SAR):データフィールドで送信するデータを格納したRAMの先頭アドレス
- 転送先アドレス(DAR): IEBus受信バッファレジスタ(IETBR)のアドレス(HFFF808)
- 転送カウント(CRA):IETBFLと同じ値
- 3. DTCイネーブルレジスタG (DTCERG) のDTCEG5をセットして、TxRDY割り込み (IETxI) を許可します。 TxRDYはリセット後、ずっとセットされていますので、IETxIが許可された時点でDTC転送が実行され、最初のデータフィールドのデータがIETBRに書き込まれます。 DTCはTxRDYをネゲートし、1バイト目のDTC 転送が終了します。

(3) スレーブ送信動作のフロー

図 14.12 にスレーブ送信動作のフローを示します。以下の説明中の(数字)は図中の番号と対応しています。

- 1. IEB、DTCの初期設定が終了したあとで、IECMRレジスタでスレーブ送信要求コマンドを発行します。スレーブ受信中は、IEFLGの中のコマンド実行中ステータス(CMX)が立ち、スレーブ送信要求は発行されません。
- 2. スレープ受信が終了するとCMXがクリアされ、スレープ送信要求コマンドが実行され、SRQがセットされます。
- コントロールフィールドまで正しく受信し、コントロールビットの内容が、H'3かH'7であった場合、送信開始(TxS)フラグをセットします。TxS割り込みルーチンでTxSフラグをクリアします。
- 4. このあと、スレーブは電文長フィールドを送信し、ACKを受信すると、IEBusはIETBRからデータフィールドの送信データを取り込みます。これにより、TxRDYがセットされます。IETxIによるDTC転送要求が発生し、2バイト目のデータが送信バッファに書き込まれます。
- 5. 以降、同様にしてデータフィールドの転送、送信を繰り返します。
- 6. 最終バイトで送信するデータを書き込んだ時点で、DTCは設定されたバイト数の転送を終了します。このとき、DTCはTxRDYのフラグをクリアしませんが、DTCイネーブルレジスタG(DTCERG)のDTCEG5をクリアしますので、これ以降DTCへの転送要求は発生しません。

- 7. DTCの転送が終了した時点で、CPUに対してTxRDY割り込み(IETxI)が発生します。この割り込みルーチンでTxRDYフラグをクリアできますが、最終バイト送信後、再度TxRDY割り込みが発生しますのでTxRDYフラグはクリアしないでおきます(IECTRのLUEEが1にセットされていると、アンダランエラーが発生し、送信を終了しますのでLUEEは0で使用してください)。ただし、これ以降、常にTxRDY割り込みが発生することになりますので、TxRDY割り込みは禁止にします。
- 8. 最終データ転送終了後、正常終了(RxF)割り込み(IETSI)が発生します。ここで、CPUはTxFフラグをクリアし正常終了割り込みを終了します。SRQは0にクリアされます。
- 【注】 1 送信ステータス割り込み(IETSI)は、送信開始(TxS)・正常終了(TxF)割り込み以外にエラー終了(TxE)割り込みも許可にしてください。エラー終了割り込みが禁止の場合、エラーが発生して送信が終了しても割り込みが発生しません。
 - 2 スレーブ送信で、マスタからのコントロールビットが H'0 か H'4 か H'5 か H'6 の場合は IEB は自動的に処理を行いますので、TxS、TxF フラグはセットされません。




図 14.12 スレーブ送信動作タイミング図

14.5 割り込み要因

送信、受信それぞれの割り込み要因の関係を図14.13、図14.14に示します。




図 14.13 送信割り込み要因の関係




図 14.14 受信割り込み要因の関係

14.6 使用上の注意事項

14.6.1 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、IEB の動作禁止/許可を設定することが可能です。初期値では、IEB の動作は停止します。モジュールストップモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第24章 低消費電力状態」を参照してください。

14.6.2 TxRDY フラグとアンダランエラーについて

- TxRDYフラグはIETBRが空であることを示すフラグです。DTCによるIETBRへの書き込みで、TxRDYフラグはクリアされますが、CPUによるIETBRへの書き込みではクリアされません。プログラムでクリアする必要があります。
- 2. CPUによるIETBRの書き込みがフレーム送信に対し遅れて間に合わなかった場合、あるいは、DTCの転送語数が、電文長ビットで指定された長さより短かった場合、アンダランエラーが発生します。
- 3. IEBは、TxRDYフラグがセットされた状態で、IETBRからデータを取り出して送信シフトレジスタへデータを転送しようとすると、アンダランエラーが発生したものと判断します。この際、IETSRのTxEビットをセットして、待機状態に入ります。同時にIETEFのUEビットがセットされます。
- 4. 受信側では、途中で通信が中断された形になりますので、タイミングエラーとなります。
- 5. DTCを使用した転送では、最終パイトのデータをIETBRに転送したあと、IETSRのTxRDYフラグはクリアされず、DTCの割り込みによるCPUの割り込みが発生します。
 このCPUの割り込み処理の中で、TxRDYフラグをクリアしなかった場合、最終データをIETBRから取り出して送信シフトレジスタへデータを転送しようとすると、アンダランエラーが発生してしまいます。このとき
 LUEEビットが0にクリア(初期値)されている場合は、上記のようなアンダランエラーが発生することなく、最終データフィールドまで正常に送信されます(LUEEビットが1にセットされているときは、アンダランエ
- 6. 上記5. のようにDTCを使用しても、DTCの転送語数が電文長ビットで指定された長さより短かった場合には、LUEEビットは無効になります(LUEEビットが有効になるのは、電文長ビットで指定された分の送信を行った場合だけです)。この場合、アンダランエラーが発生し、DTCの転送語数より1バイト少ない転送を行ったあと、送信エラー終了となります。

ラーとなります)。

14.6.3 RxRDY フラグとオーバランエラーについて

- RxRDYフラグはIERBRに受信データがあることを示すフラグです。DTCによるIERBRからの読み出して、 RxRDYフラグはクリアされますが、CPUによるIERBRからの読み出しではクリアされません。プログラムで クリアする必要があります。
- 2. CPUによるIERBRからの読み出しがフレーム受信に対し遅れて間に合わなかった場合、あるいは、DTCの転送語数が、受信電文長ビットで指定された長さより短かった場合、オーバランエラーが発生します。
- 3. IEBは、RxRDYフラグがセットされた状態で、データを受信し、パリティビットを受信開始したタイミングで、OVEビットをセットします。アクノリッジビット送信タイミングで、このOVEビットがセットされていると、IEBはオーバランエラーが発生したものと認識して、NAKを返信します。同時に受信シフトレジスタのデータは廃棄します。
- 4. 送信側では、NAKを受信したので、ACKを受信するまで再送を続けます。
- 5. OVEがセットされたときのRxE割り込みによる割り込みルーチンで、単にOVEフラグをクリアしただけで、IERBRから受信データの転送を行っていないプログラムの場合、IEBはオーバランエラーは解消したものと判断し、外部に対しACKを送信します。この場合、送信側では問題なく通信を終了させますが、受信側では受信データがIERBRから転送が行われることなく、受信を継続します。したがって、OVEによる割り込みでは、IERBRから受信データを取り出し、RxRDYフラグをクリアして、次バイトから受信できる状態にDTCを設定したあと、OVEフラグをクリアしてください。
- 6. 上記5. はDTCの転送語数を常にIERBFLの値にしておけば、発生することはありません。

14.6.4 IETEF のエラーフラグについて

(1) AL フラグ

アービトレーション負けが発生し、IEMCRで設定した回数分再送してもアービトレーション負けであった場合にセットされます。再送している間にアービトレーションに勝った場合にはセットされません。ALフラグがセットされると、TxEフラグをセットして待機状態になります。

(2) UE フラグ

UEフラグがセットされると、TxEフラグをセットして待機状態になります。詳細は、「14.6.2 TxRDYフラグとアンダランエラーについて」を参照してください。

(3) TTME フラグ

データ送信中にタイミングエラーが発生した場合、TTMEフラグをセットし、TxEフラグをセットして待機状態になります。

(4) RO フラグ

データフィールド送信中に、受信側からNAKを受信し、再送を行った結果、プロトコルで規定する最大伝送バイト数まで送信し、電文長で指定されたバイト数だけ送信しなかった場合、あるいは、電文長の値が、最大伝送バイト数より大きい値であった場合、ROフラグがセットされます。プロトコルで規定する最大伝送バイト数を指定し(たとえばモード1では32バイトを電文長で指定)、正しく送信した場合にはROはセットされません。ROフラグがセットされると、TxEフラグをセットして待機状態になります。

(5) ACK フラグ

- 電文長フィールド送信までの間に、アクノリッジビットでNAKを受信した場合には、ACKフラグをセットし、TxEフラグをセットして待機状態になります。
- データフィールドのアクノリッジビットでNAKを受信した場合には、プロトコルで規定する最大伝送バイト数までデータを自動的に再送します。この再送の間でアクノリッジビットでACKを受信し、以降データを正しく送信した場合、ACKはセットされません。最大伝送バイト数まで送信を行った結果、最後のデータ送信でもNAK受信であった場合、ACKフラグをセットして待機状態になります。
- 【注】 データフィールド送信中に、受信側から NAK を受信し、再送を行った結果、プロトコルで規定する最大伝送バイト数まで送信を行ったが、電文長で指定されたバイト数だけ送信しなかった場合でも、最終バイト送信のアクノリッジビット 受信で ACK を受信するケースがあります。この場合、RO フラグはセットされますが、ACK フラグはセットされません。

14.6.5 IEREF のエラーフラグについて

(1) OVE フラグ

OVE フラグがセットされると、RxE フラグはセットされますが、オーバランエラーが解消され、OVE フラグがクリアされると、IEBus 受信動作を継続します。詳細は、「14.6.3 RxRDY フラグとオーバランエラーについて」を参照してください。

(2) RTME フラグ

受信開始後(RxS がセットされたあと)、データ受信中にタイミングエラーが発生した場合、RTME フラグをセットし、RxE フラグをセットして待機状態になります。受信開始前では、本フラグはセットされず、受信フレーム破棄されます。

(3) DLE フラグ

データフィールド受信中に、パリティエラーかオーバランエラーにより、NAK を送信し、再送を行った結果、プロトコルで規定する最大伝送バイト数まで受信して、電文長で指定されたバイト数だけ受信しなかった場合、あるいは、電文長の値が最大伝送バイト数より大きい値であった場合、DLE フラグがセットされます。電文長でプロトコルで規定する最大伝送バイト数を指定し、正しく受信した場合には DLE はセットされません。DLE フラグがセットされると、RxE フラグをセットして待機状態になります。

(4) PE フラグ

受信開始後(RxS がセットされたあと)、パリティエラーが発生した場合、NAK を送信し再受信を行います。 プロトコルで規定する最大伝送バイト数まで受信して、パリティエラーが解消されなかった場合、PE がセットされ、RxE フラグをセットして待機状態になります。この再受信の間でパリティエラーが解消され、以降正しくデータを受信した場合には PE はセットされません。

- 【注】 1. データフィールド受信中に、オーバランエラーかパリティエラーが発生したため再送を行った結果、プロトコルで 規定する最大伝送バイト数まで受信して電文長で指定されたバイト数だけ受信しなかった場合でも、最終バイト受 信でパリティエラーもオーバランエラーも発生しない場合もあります。この場合、DLE フラグはセットされます が、OVE、PE フラグはセットされません。
 - 2. IEREF のフラグは、すべて受信開始後、セットされます。つまり、RxE フラグは必ず RxS ビットがセットされた あとで、有効になりセットされます。受信開始前のエラーが発生した場合は、フレームは破棄され、割り込みも発生しません。

14.6.6 スレーブ送信時の注意事項

スレーブステータス、ロックアドレスの上位およびロックアドレスの下位をスレーブが送信する際、マスタ受信側でパリティエラーか、オーバランエラーが発生し、データが受信できないため、NAKが返された場合、スレーブで動作する場合には再送動作を行うことができません。

この場合、マスタ側ではエラーが発生したフレームは捨ててください。再度、マスタ受信で上記動作を要求し、 エラーのないフレームを受信するようにしてください。

14.6.7 DTC 設定時の注意事項

送信データの DTC 転送時は DTCERG のビット 5 を、受信データの DTC 転送時は DTCERG のビット 6 を、それぞれビット操作命令 (BSET、BCLR 等)で設定し、DTCERG のその他のビット (ビット 7 およびビット $4\sim0$) は 1 を書き込まないでください。

14.6.8 送信時のエラー処理

図 14.15 にタイミングエラー発生時の動作を示します。

データ送信時にタイミングエラー等が発生した場合(1)、すでに DTC により、次の送信データが送信バッファに転送され、DTC の起動要因である TxRDY フラグがクリアされている場合があります。(2)

この状態で、再送信を行うと、データフィールドの1バイト目のデータとして、送信用バッファに残っている データ(前回のフレームのデータ)を送信します。(3)

この動作を回避するため、マスタ送信時には、データフィールドの 1 バイト目のデータは、DTC を使用せずソフトウェア処理により送信用バッファに書き込んでください。2 バイト目以降のデータは DTC により転送します。この際、DTC の SAR (転送元アドレス)、CRA (転送元カウンタ) は以下のように設定します。

- 2バイト目のデータを格納している内蔵メモリのアドレス SAR
- 電文長で指定したデータバイト数 1 CRA




図 14.15 送信時のエラー処理

14.6.9 低消費電力モードの動作

IEB は、モジュールストップ、ウォッチ、ソフトウェアスタンバイ、ハードウェアスタンバイの低消費電力モードでは動作を停止し、内部はリセットされます。

IEB をリセットする場合は、モジュールストップモードに設定してください。IEB を使用して、消費電力を下げたい場合は、スリープモードを使用してください。

14.6.10 中速モードにおける注意事項

中速モードにおいては IEB のレジスタに対してリード / ライトを行わないでください。

14.6.11 レジスタアクセスにおける注意事項

IEB のレジスタはすべてバイトアクセスのみ可能です。ワードおよびロングワードアクセスは行わないでください。

15. シリアルコミュニケーションインタフェース (SCI)

本 LSI は、各々独立したシリアルコミュニケーションインタフェース(SCI: Serial Communication Interface)を備えています。SCI は、調歩同期式とクロック同期式の 2 方式のシリアル通信が可能です。調歩同期方式では Universal Asynchronous Receiver/Transmitter (UART) や、Asynchronous Communication Interface Adapter (ACIA) などの標準の調歩同期式通信用 LSI とのシリアル通信ができます。また、調歩同期式モードでは複数のプロセッサ間のシリアル通信機能(マルチプロセッサ通信機能)を備えています。このほか、SCI は調歩同期式モードの拡張機能として、ISO/IEC 7816-3(Identification Card)に準拠したスマートカード(IC カード)インタフェースをサポートしています。

15.1 特長

• 内蔵チャネル数

H8S/2238グループ、H8S/2239グループ、H8S/2238グループ、H8S/2237グループ:4チャネル(チャネル0、1、2、3)

H8S/2227グループ: 3チャネル(チャネル0、1、3)

- シリアルデータ通信フォーマットを調歩同期式またはクロック同期式に設定可能
- 全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。また、送信部と受信部は共にダブルバッファ構造になっていますので、連続送受信が可能です。

- 内蔵ボーレートジェネレータで任意のビットレートを選択可能送受信クロックソースとして外部クロックの選択も可能です(スマートカードインタフェースを除く)。
- LSBファースト/MSBファースト選択可能(調歩同期式7ビットデータを除く)
- 割り込み要因:4種類

送信終了、送信データエンプティ、受信データフル、受信エラーの割り込み要因があります。また、送信データエンプティ、受信データフル割り込み要因によりDTCまたはDMAC(H8S/2239グループのみ)を起動することができます。

• モジュールストップモードの設定可能

調歩同期式モード

- データ長: 7ビット / 8ビット選択可能
- ストップビット長:1ビット/2ビット選択可能

- パリティ:偶数パリティ/奇数パリティ/パリティなしから選択可能
- 受信エラーの検出:パリティエラー、オーバランエラー、フレーミングエラー
- ブレークの検出:フレーミングエラー発生時RxD端子のレベルを直接リードすることでブレークを検出可能
- 平均転送レートジェネレータ(SCI_0): 16MHz動作時に720kbps/460.784kbps/115.192kbpsの選択が可能 (H8S/2239グループのみ)
- TPUからの転送レートクロック入力が可能(SCI_0)(H8S/2239グループのみ)
- マルチプロセッサ間通信が可能

クロック同期式モード

- データ長:8ビット
- 受信エラーの検出:オーバランエラー
- SCIセレクト機能(SCI_0): IRQ7 = 1のとき、TxD0 = Hi-Z、SCK0 = High固定入力の選択が可能 (H8S/2239グループのみ)

スマートカードインタフェース

- 受信時パリティエラーを検出するとエラーシグナルを自動送出
- 送信時エラーシグナルを受信するとデータを自動再送信
- ダイレクトコンベンション / インバースコンベンションの両方をサポート

図 15.1 に SCI (H8S/2239 グループの SCI_0 を除く) のブロック図を示します。図 15.2 に H8S/2239 グループの SCI_0 のブロック図を示します。




図 15.1 SCI のブロック図




図 15.2 H8S/2239 グループの SCI_0 のブロック図

15.2 入出力端子

SCI には、表 15.1 の入出力端子があります。

端子名*¹ チャネル 入出力 櫟 能 0 SCK0 入出力 チャネル 0 のクロック入出力端子 RxD0 入力 チャネル 0 の受信データ入力端子 TxD0 出力 チャネル 0 の送信データ出力端子 SCK1 入出力 チャネル1のクロック入出力端子 RxD1 入力 チャネル1の受信データ入力端子 TxD1 出力 チャネル1の送信データ出力端子 2*² SCK2 入出力 チャネル2のクロック入出力端子 入力 チャネル2の受信データ入力端子 RxD2 出力 チャネル2の送信データ出力端子 TxD2 3 SCK3 入出力 チャネル3のクロック入出力端子 RxD3 入力 チャネル3の受信データ入力端子 出力 チャネル3の送信データ出力端子 TxD3

表 15.1 端子構成

15.3 レジスタの説明

SCIにはチャネルごとに以下のレジスタがあります。また、シリアルモードレジスタ(SMR)、シリアルステータスレジスタ(SSR)、シリアルコントロールレジスタ(SCR)は通常のシリアルコミュニケーションインタフェースモードとスマートカードインタフェースモードで一部のビットの機能が異なるため、別々に記載してあります。

- レシーブシフトレジスタ(RSR)
- レシーブデータレジスタ(RDR)
- トランスミットデータレジスタ(TDR)
- トランスミットシフトレジスタ (TSR)
- シリアルモードレジスタ(SMR)
- シリアルコントロールレジスタ(SCR)
- シリアルステータスレジスタ(SSR)
- スマートカードモードレジスタ(SCMR)
- ビットレートレジスタ(BRR)
- シリアル拡張モードレジスタ0 (SEMRO) *

[【]注】 *1 本文中ではチャネルを省略し、それぞれ SCK、RxD、TxD と略称します。

^{*2} H8S/2227 グループにはありません。

【注】 * H8S/2239 グループのみ、チャネル 0 にあります。

15.3.1 レシーブシフトレジスタ(RSR)

RSR は RxD 端子から入力されたシリアルデータをパラレル変換するための受信用シフトレジスタです。1 フレーム分のデータを受信すると、データは自動的に RDR へ転送されます。CPU から直接アクセスすることはできません。

15.3.2 レシーブデータレジスタ(RDR)

RDR は受信データを格納するための 8 ビットのレジスタです。1 フレーム分のデータを受信すると RSR から受信データがこのレジスタへ転送され、RSR は次のデータを受信可能となります。RSR と RDR はダブルバッファ構造になっているため連続受信動作が可能です。RDR のリードは SSR の RDRF が 1 にセットされていることを確認して 1 回だけ行ってください。 RDR は CPU からライトできません。

RDR はリセット、スタンバイモード、ウォッチモード、サブアクティブモード、サブスリープモード、またはモジュールストップモード時に H'00 に初期化されます。

15.3.3 トランスミットデータレジスタ (TDR)

TDR は送信データを格納するための 8 ビットのレジスタです。TSR の空きを検出すると TDR にライトされた 送信データは TSR に転送されて送信を開始します。TDR と TSR はダブルバッファ構造になっているため連続送 信動作が可能です。1 フレーム分のデータを送信したとき TDR に次の送信データがライトされていれば TSR へ 転送して送信を継続します。TDR は CPU から常にリード / ライト可能ですが、シリアル送信を確実に行うため TDR への送信データのライトは必ず SSR の TDRE が 1 にセットされていることを確認して 1 回だけ行ってくだ さい。

TDR は、リセット、スタンバイモード、ウォッチモード、サプアクティブモード、サブスリープモード、またはモジュールストップモード時に HTF に初期化されます。

15.3.4 トランスミットシフトレジスタ (TSR)

TSR はシリアルデータを送信するためのシフトレジスタです。TDR にライトされた送信データは自動的に TSR に転送され、TxD 端子に送出することでシリアルデータの送信を行います。CPU からは直接アクセスする ことはできません。

15.3.5 シリアルモードレジスタ (SMR)

SMR は通信フォーマットと内蔵ボーレートジェネレータのクロックソースを選択するためのレジスタです。 SMR は通常モードとスマートカードインタフェースモードで一部のビットの機能が異なります。

• 通常のシリアルコミュニケーションインタフェースモード(SCMR の SMIF = 0 のとき)

ビット	ビット名	初期値	R/W	ジャンチンエースモード (SCIVIK O) SIVIF - 0 のとさ) 説 明
7	C/A	0	R/W	コミュニケーションモード
				0:調歩同期式モードで動作します。
				1:クロック同期式モードで動作します。
6	CHR	0	R/W	キャラクタレングス (調歩同期式モードのみ有効)
				0: データ長8ビットで送受信します。
				1:データ長 7 ビットで送受信します。LSB ファースト固定となり、
				送信では TDR の MSB (ビット 7) は送信されません。
				クロック同期式モードではデータ長は8ビット固定です。
5	PE	0	R/W	パリティイネーブル (調歩同期式モードのみ有効)
				このビットが1のとき、送信時はパリティビットを付加し、受信時は
				パリティチェックを行います。マルチプロセッサフォーマットではこのビット
				の設定にかかわらずパリティビットの付加、チェックは行いません。
4	O/Ē	0	R/W	パリティモード (調歩同期式モードで PE = 1 のときのみ有効)
				0:偶数パリティで送受信します。
				送信時には、パリティビットと送信キャラクタを合わせて、その中の 1
				の数の合計が偶数になるようにパリティビットを付加して送信します。
				受信時には、パリティビットと受信キャラクタを合わせて、その中の 1 の数の合計が偶数であるかどうかをチェックします。
				1:奇数パリティで送受信します。
				・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・
				の数の合計が奇数になるようにパリティビットを付加して送信します。
				受信時には、パリティビットと受信キャラクタを合わせて、その中の1
				の数の合計が奇数であるかどうかをチェックします。
3	STOP	0	R/W	ストップビットレングス (調歩同期式モードのみ有効)
				送信時のストップビットの長さを選択します。
				0:1ストップビット
				1:2ストップビット
				受信時はこのビットの設定にかかわらずストップビットの 1 ビット目のみ
				チェックし、2 ビット目が 0 の場合は次の送信フレームのスタートビットと
				みなします。
2	MP	0	R/W	マルチプロセッサモード(調歩同期式モードのみ有効)
				このビットが1のときマルチプロセッサ通信機能がイネーブルになります。
				マルチプロセッサモードでは PE、O/E ビットの設定は無効です。
				詳細は「15.5 マルチプロセッサ通信機能」を参照してください。

ビット	ビット名	初期値	R/W	説 明
1	CKS1	0	R/W	クロックセレクト 1、0
0	CKS0	0	R/W	内蔵ボーレートジェネレータのクロックソースを選択します。
				00: фクロック (n=0)
				01: φ/4クロック (n=1)
				10: φ/16 クロック (n=2)
				11: φ/64 クロック (n=3)
				このビットの設定値とボーレートの関係については、「15.3.9 ビットレート
				レジスタ(BRR)」を参照してください。n は設定値の 10 進表示で、
				「15.3.9 ビットレートレジスタ(BRR)」中の n の値を表します。

• スマートカードインタフェース (SCMR の SMIF=1 のとき)

ビット	ビット名	初期値	R/W	説 明
7	GM	0	R/W	GSM モード
				このビットを1にセットすると GSM モードで動作します。GSM モードでは
				TEND のセットタイミングが先頭から 11.0etu に前倒しされ、クロック出力制
				御機能が追加されます。詳細は「15.7.8 クロック出力制御」を参照してくだ
				さい。
				0:通常のスマートカードインタフェースモードの動作
				• TEND フラグが開始ビットの先頭から 12.5etu(ブロック転送モード時
				は 11.5etu)のタイミングで発生
				クロック出力の ON/OFF 制御のみ
				1 : GSM モードのスマートカードインタフェースモードの動作
				• TEND フラグが開始ビットの先頭から 11.0etu のタイミングで発生
				• クロック出力の ON/OFF 制御のほか、High/Low 固定制御可能(SCR
				で設定)
6	BLK	0	R/W	このビットを1にセットするとブロック転送モードで動作します。ブロック転
				送モードについての詳細は「15.7.3 プロック転送モード」を参照してください。
				0:通常のスマートカードインタフェースモードの動作
				• エラーシグナルの送出、検出、データの自動再送信を行う
				• TXI 割り込みが TEND フラグにより発生する
				• TEND フラグの設定タイミングが、送信開始から 12.5etu 後 (GSM モ
				ードでは11.0etu 後)
				1:ブロック転送モードでの動作
				• エラーシグナルの送出、検出、データの自動再送信を行わない
				● TXI 割り込みが TDRE フラグにより発生する
				● TEND フラグの設定タイミングが、送信開始から 11.5etu 後(GSM モ
				ードでは11.0etu後)

ビット	ビット名	初期値	R/W	説 明
5	PE	0	R/W	パリティイネーブル(調歩同期式モードのみ有効)
				このビットが1のとき、送信時はパリティビットを付加し、受信時はパリティ
				チェックを行います。スマートカードインタフェースではこのビットは1に
				セットして使用してください。
4	O/E	0	R/W	パリティモード (調歩同期式モードで PE = 1 のときのみ有効)
				0:偶数パリティで送受信します。
				1:奇数パリティで送受信します。
				スマートカードインタフェースにおけるこのビットの使用方法については
				「15.7.2 データフォーマット(ブロック転送モード時を除く)」を参照して
				ください。
3	BCP1	0	R/W	基本クロックパルス 1、0
2	BCP0	0	R/W	スマートカードインタフェースモードにおいて 1 ビット転送期間中の基本クロ
				ック数を選択します。
				00:32 クロック(S=32)
				01:64 クロック (S=64)
				10:372クロック(S=372)
				11:256 クロック (S=256)
				詳細は、「15.7.4 受信データサンプリングタイミングと受信マージン」を参
				照してください。Sは「15.3.9 ビットレートレジスタ(BRR)」中のSの値
				を表します。
1	CKS1	0	R/W	クロックセレクト 1、0
0	CKS0	0	R/W	内蔵ボーレートジェネレータのクロックソースを選択します。
				00: φクロック (n=0)
				01 : φ/4クロック (n=1)
				10: φ/16 クロック (n=2)
				11 : φ / 64 クロック (n=3)
				このビットの設定値とボーレートの関係については、「15.3.9 ビットレート
				レジスタ(BRR)」を参照してください。n は設定値の 10 進表示で、
				「15.3.9 ビットレートレジスタ(BRR)」中のnの値を表します。

【注】 etu(Elementary Time Unit): 1 ビットの転送期間

15.3.6 シリアルコントロールレジスタ(SCR)

SCR は以下の送受信制御と割り込み制御、送受信クロックソースの選択を行うためのレジスタです。各割り込み要求については「15.9 割り込み要因」を参照してください。SCR は通常モードとスマートカードインタフェースモードで一部のビットの機能が異なります。

• 通常のシリアルコミュニケーションインタフェースモード(SCMR の SMIF=0 のとき)

ビット	ビット名	初期値	R/W	説 明
7	TIE	0	R/W	トランスミットインタラプトイネーブル
				このビットを 1 にセットすると、TXI 割り込み要求がイネーブルになります。
				TXI 割り込み要求の解除は、SSR の TDRE フラグから 1 をリードしたあと、0
				にクリアするか、または TIE ビットを 0 にクリアすることで行うことができま
				ं
6	RIE	0	R/W	レシーブインタラプトイネーブル
				このビットを 1 にセットすると、RXI および ERI 割り込み要求がイネーブルになります。
				RXI、および ERI 割り込み要求の解除は、SSR の RDRF、FER、PER、ORER
				の各フラグから 1 をリードしたあと、0 にクリアするか、または RIE ビットを
				0 にクリアすることで行うことができます。
5	TE	0	R/W	トランスミットイネーブル
				このビットを 1 にセットすると、送信動作が可能になります。この状態で、TDRに送信データをライトして、SSR の TDRE フラグを 0 にクリアするとシリア
				ル送信を開始します。なお、1 にセットする前に必ず SMR の設定を行い、送信フォーマットを決定してください。
				このビットを 0 にクリアすると、送信動作が禁止され、SSR の TDRE フラグは 1 に固定されます。
4	RE	0	R/W	レシーブイネーブル
				このビットを1にセットすると、受信動作が可能になります。この状態で、調
				歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同
				期クロック入力をそれぞれ検出すると、シリアル受信を開始します。なお、1に
				セットする前に必ず SMR の設定を行い、受信フォーマットを決定してください。
				このビットを0にクリアすると、受信動作が禁止されます。0にクリアしても、
				RDRF、FER、PER、ORER の各フラグは影響を受けず、状態を保持します。

ビット	ビット名	初期値	R/W	説 明
3	MPIE	0	R/W	マルチプロセッサインタラプトイネーブル(調歩同期式モードで SMR の MP = 1 のとき有効)
				このビットを1にセットすると、マルチプロセッサビットが0の受信データは 読み飛ばし、SSRのRDRF、FER、ORERの各ステータスフラグのセットを 禁止します。マルチプロセッサビットが1のデータを受信すると、このビット は自動的にクリアされ通常の受信動作に戻ります。詳細は「15.5 マルチプロ セッサ通信機能」を参照してください。
				MPB=0 を含む受信データを受信しているときは、RSR から RDR への受信データの転送、および受信エラーの検出と SSR の RDRF、FER、ORER の各フラグのセットは行いません。MPB=1 を含む受信データを受信すると、SSR の MPB ピットを 1 にセットし、MPIE ピットを自動的に 0 にクリアし、RXI、ERI割り込み要求の発生(SCR の TIE、RIE ピットが 1 にセットされている場合)と FER、ORER フラグのセットが許可されます。
2	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				このビットを 1 セットすると TEI 割り込み要求がイネーブルになります。
				TEIの解除は、SSR の TDRE フラグから 1 をリードしたあと、0 にクリアして TEND フラグを 0 にクリアするか、TEIE ビットを 0 にクリアすることで行う ことができます。
1	CKE1	0	R/W	クロックイネーブル 1、0
0	CKE0	0	R/W	クロックソースおよび SCK 端子の機能を選択します。
				調歩同期式の場合
				00:内蔵ボーレートジェネレータ
				(SCK 端子は入出力ポートとして使用できます)
				01:内蔵ボーレートジェネレータ (SCK 端子からビットレートと同じ周波数のクロックを出力します)
				1X:外部クロック (SCK端子からピットレートの16倍の周波数のクロックを入力してくだ さい)
				クロック同期式の場合
				0X:内部クロック(SCK 端子はクロック出力端子となります)
				1X:外部クロック(SCK 端子はクロック入力端子となります)

【記号説明】X: Don't care

• スマートカードインタフェース (SCMR の SMIF=1 のとき)

ビット	ビット名	初期値	R/W	ISMR の SMIF=1 のとき) 説 明
7	TIE	0	R/W	トランスミットインタラプトイネーブル
				このビットを1にセットすると、TXI 割り込み要求を許可します。
				TXI 割り込み要求の解除は、SSR の TDRE フラグから 1 をリードしたあと、0
				にクリアするか、または TIE ビットを 0 にクリアすることで行うことができま
				す。
6	RIE	0	R/W	レシーブインタラプトイネーブル
				このビットを1にセットすると、RXIおよびERI割り込み要求を許可します。
				RXI、および ERI 割り込み要求の解除は、SSR の RDRF、FER、PER、ORER
				の各フラグから 1 をリードしたあと、0 にクリアするか、または RIE ビットを
				0 にクリアすることで行うことができます。
5	TE	0	R/W	トランスミットイネーブル
				このビットを 1 にセットすると、送信動作が可能になります。この状態で、TDR
				に送信データをライトして、SSR の TDRE フラグを 0 にクリアするとシリア
				ル送信を開始します。なお、1 にセットする前に必ず SMR の設定を行い、送 信フォーマットを決定してください。
				このビットを0にクリアすると、送信動作が禁止され、SSRのTDREフラグ
				は1に固定されます。
4	RE	0	R/W	レシーブイネーブル
				このビットを1にセットすると、受信動作が可能になります。この状態で、調
				歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同
				期クロック入力をそれぞれ検出すると、シリアル受信を開始します。なお、1
				にセットする前に必ず SMR の設定を行い、受信フォーマットを決定してくだ
				さい。
				このビットを 0 にクリアすると、受信動作が禁止されます。 0 にクリアしても、
<u> </u>		_		RDRF、FER、PER、ORER の各フラグは影響を受けず、状態を保持します。
3	MPIE	0	R/W	マルチプロセッサインタラプトイネーブル(調歩同期式モードで SMR の MP
				= 1 のとき有効)
				スマートカートイプタフェースではこのEットにはUをライトして使用してく ださい。
				MPB=0 を含む受信データを受信しているときは、RSR から RDR への受信デ
				ータの転送、および受信エラーの検出と SSR の RDRF、FER、ORER の各フ
				ラグのセットは行いません。MPB=1 を含む受信データを受信すると、SSR の
				MPB ビットを1にセットし、MPIE ビットを自動的に0にクリアし、RXI、ERI 割り込み要求の発生(SCR の TIE、RIE ビットが1にセットされている場合)
				割り込み要求の完全(SCRのTIE、RIE ビットが1にセットされている場合) とFER、ORER フラグのセットが許可されます。
				CIEN SILENDO POR DING TO STATE OF THE STATE

ビット	ビット名	初期値	R/W	説 明
2	TEIE	0	R/W	トランスミットエンドインタラプトイネーブル
				スマートカードインタフェースではこのビットには0をライトして使用してく ださい。
				TEIの解除は、SSR の TDRE フラグから 1 をリードしたあと、0 にクリアして TEND フラグを 0 にクリアするか、TEIE ビットを 0 にクリアすることで行う ことができます。
1	CKE1	0	R/W	クロックイネーブル 1、0
0	CKE0	0	R/W	SCK 端子からのクロック出力を制御します。GSM モードではクロックの出力をダイナミックに切り替えることができます。詳細は「15.7.8 クロック出力制御」を参照してください。 SMR の GM=0 の場合 00:出力ディスエーブル(SCK 端子は入出力ポートとして使用可) 01:クロック出力 1X:リザーブ
				SMR の GM=1 の場合 00: Low 出力固定 01: クロック出力 10: High 出力固定 11: クロック出力

【記号説明】X: Don't care

15.3.7 シリアルステータスレジスタ (SSR)

SSR は SCI のステータスフラグと送受信マルチプロセッサビットで構成されます。TDRE、RDRF、ORER、PER、FER はクリアのみ可能です。 SSR は通常モードとスマートカードインタフェースモードで一部のビットの機能が異なります。

• 通常のシリアルコミュニケーションインタフェースモード(SCMR の SMIF=0 のとき)

ビット	ビット名	初期値	R/W	説 明
7	TDRE	1	R/(W)*1	トランスミットデータレジスタエンプティ
				TDR 内の送信データの有無を表示します。
				[セット条件]
				● SCR の TE が 0 のとき
				● TDR から TSR にデータが転送されたとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				● TXI 割り込み要求により DMAC* ² または DTC* ³ で TDR へ送信データを転送
				したとき
6	RDRF	0	R/(W)*1	レシーブデータレジスタフル
				RDR 内の受信データの有無を表示します。
				[セット条件]
				● 受信が正常終了し、RSR から RDR へ受信データが転送されたとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				• RXI 割り込みにより DMAC* ² または DTC* ³ で RDR からデータを転送したと き
				SCR の RE をクリアしても RDR および RDRF は影響を受けず状態を保持します。
				^{ァ。} RDRF フラグが 1 にセットされたまま次のデータを受信完了するとオーバラン
				エラーを発生し、受信データが失われますので注意してください。
5	ORER	0	R/(W)*1	オーバランエラー
				受信時にオーバランエラーが発生して異常終了したことを表示します。
				[セット条件]
				● RDRF=1 の状態で次のデータを受信したとき
				RDR ではオーバランエラーが発生する前の受信データを保持し、あとから受信
				したデータが失われます。さらに、ORER=1 にセットされた状態で、以降のシ
				リアル受信を続けることはできません。なお、クロック同期式モードでは、シ
				リアル送信も続けることができません。
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				SCR の RE をクリアしても、ORER は影響を受けず以前の状態を保持します。

ビット	ビット名	初期値	R/W	説明
4	FER	0	R/(W)*1	フレーミングエラー
				調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したこ
				とを表示します。
				[セット条件]
				• ストップビットが 0 のとき
				2ストップビットモードのときは、1 ビット目のストップビットが 1 であるか
				とうかのみを判定し、2 ビット目のストップビットはチェックしません。なお、
				フレーミングエラーが発生したときの受信データは RDR に転送されますが、
				RDRF フラグはセットされません。さらに、FER=1 にセットされた状態で、以
				は、シリアル送信も続けることができません。
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				SCR の RE をクリアしても、FER は影響を受けず以前の状態を保持します。
3	PER	0	R/(W)* ¹	パリティエラー
			,	・・・・・・・・ 調歩同期式モードで、パリティを付加した受信時にパリティエラーが発生して
				異常終了したことを表示します。
				[セット条件]
				• 受信中にパリティエラーを検出したとき
				パリティエラーが発生したときの受信データは RDR に転送されますが、RDRF
				フラグはセットされません。さらに、PER=1 にセットされた状態で、以降の
				シリアル受信を続けることはできません。なお、クロック同期式モードでは、
				シリアル送信も続けることができません。
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				SCR の RE をクリアしても、PER は影響を受けず以前の状態を保持します。
2	TEND	1	R	トランスミットエンド
				送信を終了したことを表示します。
				[セット条件]
				• SCR のTE が0のとき
				送信キャラクタの最後尾ビットの送信時、TDRE が 1 のとき はい こと は は は は は
				「クリア条件」
				 TDRE = 1 の状態をリードしたあと、TDRE フラグに 0 をライトしたとき TXI 割り込み要求により DMAC*² または DTC*³ で TDR へ送信データを転送
				● TXI 割り込み要泳により DMAC** または DTC***で TDR へ送信ナータを転送 したとき
1	MPB	0	R	マルチプロセッサビット
				受信フレーム中のマルチプロセッサビットの値が格納されます。 SCR の RE が
				0 のときは変化しません。
0	MPBT	0	R/W	マルチプロセッサビットトランスファ
				送信フレームに付加するマルチプロセッサビットの値を設定します。

【注】 *1 フラグをクリアするための0ライトのみ可能です。

- *2 H8S/2239 グループのみです。
- *3 DTC によりクリアされるのは DISEL = 0 で、かつ転送カウンタが 0 でない場合です。

• スマートカードインタフェース(SCMR の SMIF=1 のとき)

ビット	ビット名	初期値	R/W	説 明
7	TDRE	1	R/(W)*1	トランスミットデータレジスタエンプティ
				TDR 内の送信データの有無を表示します。
				[セット条件]
				• SCR の TE が 0 のとき
				• TDR から TSR にデータが転送されたとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				• TXI 割り込み要求により DMAC* ² または DTC* ³ で TDR へ送信データを転送 したとき
6	RDRF	0	R/(W) *1	レシープデータレジスタフル
				RDR 内の受信データの有無を表示します。
				[セット条件]
				● 受信が正常終了し、RSR から RDR へ受信データが転送されたとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				● RXI 割り込みにより DTC*³で RDR からデータを転送したとき
				SCR の RE をクリアしても RDRF は影響を受けず状態を保持します。
				RDRF フラグが 1 にセットされたまま次のデータを受信完了するとオーバラン
				エラーを発生し、受信データが失われますので注意してください。
5	ORER	0	R/(W)* ¹	オーバランエラー
				受信時にオーバランエラーが発生して異常終了したことを表示します。
				[セット条件]
				● RDRF=1 の状態で次のデータを受信したとき
				RDR ではオーバランエラーが発生する前の受信データを保持し、あとから受信
				したデータが失われます。さらに、ORER=1 にセットされた状態で、以降のシーリアル受信を続けることはできません。なお、クロック同期式モードでは、シー
				リアル支信を続けることはできません。なお、クロック同期式モートでは、シーリアル送信も続けることができません。
				「クリア条件1
				● 1 の状態をリードしたあと、0 をライトしたとき
				SCR の RE をクリアしても、ORER は影響を受けず以前の状態を保持します。

ビット	ビット名	初期値	R/W	説 明
4	ERS	0	R/(W)*1	エラーシグナルステータス
				送信時に受信側から送り返されるエラーシグナルのステータスを表示します。
				[セット条件]
				• エラーシグナル Low をサンプリングしたとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				SCR の TE をクリアしても ERS は影響を受けず状態を保持します。
3	PER	0	R/(W)*1	パリティエラー
				調歩同期式モードで、パリティを付加した受信時にパリティエラーが発生して
				異常終了したことを表示します。
				[セット条件]
				• 受信中にパリティエラーを検出したとき
				パリティエラーが発生したときの受信データは RDR に転送されますが、RDRF
				フラグはセットされません。さらに、PER=1 にセットされた状態で、以降の
				シリアル受信を続けることはできません。なお、クロック同期式モードでは、
				シリアル送信も続けることができません。
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				SCR の RE をクリアしても、PER は影響を受けず以前の状態を保持します。
2	TEND	1	R	トランスミットエンド
				受信側からのエラーシグナルの応答がなく、次の送信データを TDR に転送可
				能になったときセットされます。
				[セット条件]
				• SCR の TE=0 かつ ERS=0 のとき
				● 1 バイトのデータを送信して一定期間後、ERS=0 かつ TDRE=1 のとき
				セットされるタイミングはレジスタの設定により以下のように異なります。
				GM=0、BLK=0 のとき、送信開始から 12.5etu 後
				GM=0、BLK=1 のとき、送信開始から 11.5etu 後
				GM=1、BLK=0 のとき、送信開始から 11.0etu 後
				GM=1、BLK=1 のとき、送信開始から 11.0etu 後
				[クリア条件]
				● TDRE = 1 の状態をリードしたあと、TDRE フラグに 0 をライトしたとき
				● TXI 割り込み要求により DMAC* ² または DTC* ³ で TDR へ送信データを転送
				したとき
1	MPB	0	R	マルチプロセッサビット
				スマートカードインタフェースでは使用しません。
0	MPBT	0	R/W	マルチプロセッサビットトランスファ
				スマートカードインタフェースではこのビットには0をライトして使用してく
				ださい。

15. シリアルコミュニケーションインタフェース (SCI)

- 【注】 *1 フラグをクリアするための0ライトのみ可能です。
 - *2 H8S/2239 グループのみです。
 - *3 DTC によりクリアされるのは DISEL = 0 で、かつ転送カウンタが 0 でない場合です。

SCMR はスマートカードインタフェースおよび通信フォーマットを選択するためのレジスタです。

ビット	ビット名	初期値	R/W	説明
7~4		すべて1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
3	SDIR	0	R/W	スマートカードデータトランスファディレクション
				シリアル / パラレル変換の方向を選択します。
				0 : LSB ファーストで送受信
				1:MSB ファーストで送受信
				送受信フォーマットが8ビットデータの場合のみ有効です。調歩同期式モード
				7 ビットデータの場合を除き、シリアル通信のモードによらず、LSB ファース
				ト / MSB ファーストの選択が可能です。7 ビットデータの場合は 0 に設定し
				LSB ファーストで使用してください。
2	SINV	0	R/W	スマートカードデータインバート
				送受信データのロジックレベルを反転します。SINV ビットは、パリティビッ
				トのロジックレベルには影響しません。パリティビットを反転させる場合は
				SMRのO/E ビットを反転してください。
				0:TDR の内容をそのまま送信、受信データをそのまま RDR に格納
				1:TDR の内容を反転して送信、受信データを反転して RDR に格納
1		1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。
0	SMIF	0	R/W	スマートカードインタフェースモードセレクト
				スマートカードインタフェースモードで動作させるとき 1 をセットします。
				0:通常の調歩同期式またはクロック同期式モード
				1:スマートカードインタフェースモード

15.3.9 ビットレートレジスタ (BRR)

BRR はビットレートを調整するための 8 ビットのレジスタです。SCI はチャネルごとにボーレートジェネレータが独立しているため、異なるビットレートを設定できます。通常の調歩同期式モード、クロック同期式モード、スマートカードインタフェースモードにおける BRR の設定値 N とビットレート B の関係を表 15.2 に示します。BRR の初期値は HFF で、CPU から常にリード / ライト可能です。

通信モード	ABCSビット*	ビットレート	誤差
	0	$B = \frac{\phi \times 10^6}{64 \times 2^{2n-1} \times (N+1)}$	誤差 (%) = { $\frac{\phi \times 10^6}{\text{B} \times 64 \times 2^{2n-1} \times (N+1)}}$ -1} × 100
調歩同期式	1	$B = \frac{\phi \times 10^6}{32 \times 2^{2n-1} \times (N+1)}$	誤差 (%) = { $\frac{\phi \times 10^6}{\text{B} \times 32 \times 2^{2\text{n-1}} \times (\text{N+1})} -1}$ × 100
クロック同期式	_	$B = \frac{\phi \times 10^{6}}{8 \times 2^{2n-1} \times (N+1)}$	_
スマートカードインタフェース	_	$B = \frac{\phi \times 10^{6}}{\text{S} \times 2^{2n+1} \times (N+1)}$	誤差 (%) = { $\frac{\phi \times 10^6}{\text{B} \times \text{S} \times 2^{2n+1} \times (N+1)}}$ -1} × 100

表 15.2 BRR の設定値 N とビットレート B の関係

【記号説明】

B : ビットレート(bps)

N : ボーレートジェネレータの BRR の設定値 (0 N 255)

φ : 動作周波数 (MHz)

nとS:下表のとおりSMRの設定値によって決まります。

【注】 * ABCS ビットが1のときのビットレートはH8S/2239 グループの SCI_0 のみ有効です。

SMR σ)設定値	クロック	n
CKS1	CKS0	ソース	
0	0	ф	0
0	1	φ/4	1
1	0	φ/16	2
1	1	φ/64	3

SMR σ)設定値	S
BCP1	BCP0	
0	0	32
0	1	64
1	0	372
1	1	256

通常の調歩同期式モードにおける BRR の値Nの設定例を表 15.3 に、各動作周波数における設定可能な最大ビットレートを表 15.4 に示します。また、クロック同期式モードにおける BRR の値Nの設定例を表 15.6 に、スマートカードインタフェースにおける BRR の値Nの設定例を表 15.8 に示します。スマートカードインタフェースでは 1 ビット転送期間の基本クロック数 S を選択できます。詳細は「15.7.4 受信データサンプリングタ

イミングと受信マージン」を参照してください。また、表 15.5、表 15.7 に外部クロック入力時の最大ビットレートを示します。

調歩同期モードで SCI_0 の SEMR0 の ABCS ビットを 1 にセットしたときは、最大ビットレートは表 15.4、表 15.5 の 2 倍になります(H8S/2239 グループのみ有効)。

表 15.3 ビットレートに対する BRR の設定例 (調歩同期式モード)

ビットレート*1						動作周波数	ζφ (N	1Hz)					
(bps)		2	2*3	2.097152* ³				2.4576* ³			3* ³		
	n	N	誤差(%)	n	Ζ	誤差(%)	n	Z	誤差(%)	n	Z	誤差(%)	
110	1	141	0.03	1	148	- 0.04	1	174	- 0.26	1	212	0.03	
150	1	103	0.16	1	108	0.21	1	127	0.00	1	155	0.16	
300	0	207	0.16	0	217	0.21	0	255	0.00	1	77	0.16	
600	0	103	0.16	0	108	0.21	0	127	0.00	0	155	0.16	
1200	0	51	0.16	0	54	- 0.70	0	63	0.00	0	77	0.16	
2400	0	25	0.16	0	26	1.14	0	31	0.00	0	38	0.16	
4800	0	12	0.16	0	13	- 2.48	0	15	0.00	0	19	- 2.34	
9600	-	-	-	0	6	- 2.48	0	7	0.00	0	9	- 2.34	
19200	-	-	-	-	-	-	0	3	0.00	0	4	- 2.34	
31250	0	1	0.00	-	-	-	-	-	-	0	2	0.00	
38400	ı	-	-	ı	-	-	0	1	0.00	ı	-	-	

ビットレート*1						動作周波数	ζφ (N	lΗz)				
(bps)		3.68	364* ³	4* ³			4.9152* ³			5* ³		
	n	n N 誤差(%)		n	N	誤差(%)	n	N	誤差(%)	n	N	誤差(%)
110	2	64	0.70	2	70	0.03	2	86	0.31	2	88	- 0.25
150	1	191	0.00	1	207	0.16	1	255	0.00	2	64	0.16
300	1	95	0.00	1	103	0.16	1	127	0.00	1	129	0.16
600	0	191	0.00	0	207	0.16	0	255	0.00	1	64	0.16
1200	0	95	0.00	0	103	0.16	0	127	0.00	0	129	0.16
2400	0	47	0.00	0	51	0.16	0	63	0.00	0	64	0.16
4800	0	23	0.00	0	25	0.16	0	31	0.00	0	32	- 1.36
9600	0	11	0.00	0	12	0.16	0	15	0.00	0	15	1.73
19200	0	5	0.00	1	1	1	0	7	0.00	0	7	1.73
31250	-	-	-	0	3	0.00	0	4	- 1.70	0	4	0.00
38400	0	2	0.00	-	-	-	0	3	0.00	0	3	1.73

ビットレート*1						動作周波数	ζφ (N	1Hz)				
(bps)		6)* ³	6.144* ³			7.3728* ³			8* ³		
	n N 誤差(%)		n	Ν	誤差(%)	n	N	誤差(%)	n	Ν	誤差(%)	
110	2	106	- 0.44	2	108	0.08	2	130	- 0.07	2	141	0.03
150	2	77	0.16	2	79	0.00	2	95	0.00	2	103	0.16
300	1	155	0.16	1	159	0.00	1	191	0.00	1	207	0.16
600	1	77	0.16	1	79	0.00	1	95	0.00	1	103	0.16
1200	0	155	0.16	0	159	0.00	0	191	0.00	0	207	0.16
2400	0	77	0.16	0	79	0.00	0	95	0.00	0	103	0.16
4800	0	38	0.16	0	39	0.00	0	47	0.00	0	51	0.16
9600	0	19	- 2.34	0	19	0.00	0	23	0.00	0	25	0.16
19200	0	9	- 2.34	0	9	0.00	0	11	0.00	0	12	0.16
31250	0	5	0.00	0	5	2.40	-	-	-	0	7	0.00
38400	0	4	- 2.34	0	4	0.00	0	5	0.00	-	-	-

ビットレート*1						動作周波数	ζφ (N	1Hz)				
(bps)		9.83	304* ³	10					12	12.288		
	n	n N 誤差(%)		n	N	誤差(%)	n	N	誤差(%)	n	N	誤差(%)
110	2	174	- 0.26	2	177	- 0.25	2	212	0.03	2	217	0.08
150	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	31	0.00	0	32	- 1.36	0	38	0.16	0	39	0.00
19200	0	15	0.00	0	15	1.73	0	19	- 2.34	0	19	0.00
31250	0	9	- 1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	0	7	0.00	0	7	1.73	0	9	- 2.34	0	9	0.00

ビットレート*1						動作周波数	ф (М	Hz)					
(bps)		1	4* ²		14.7456* ²			16* ²			17.2032* ²		
	n	n N 誤差(%)		n	Ν	誤差(%)	n	N	誤差(%)	n	N	誤差(%)	
110	2	248	- 0.17	3	64	0.70	3	70	0.03	3	75	0.48	
150	2	181	0.16	2	191	0.00	2	207	0.16	2	223	0.00	
300	2	90	0.16	2	95	0.00	2	103	0.16	2	111	0.00	
600	1	181	0.16	1	191	0.00	1	207	0.16	1	223	0.00	
1200	1	90	0.16	1	95	0.00	1	103	0.16	1	111	0.00	
2400	0	181	0.16	0	191	0.00	0	207	0.16	0	223	0.00	
4800	0	90	0.16	0	95	0.00	0	103	0.16	0	111	0.00	
9600	0	45	- 0.93	0	47	0.00	0	51	0.16	0	55	0.00	
19200	0	22	- 0.93	0	23	0.00	0	25	0.16	0	27	0.00	
31250	0	13	0.00	0	14	- 1.70	0	15	0.00	0	16	1.20	
38400	-	-	-	0	11	0.00	0	12	0.16	0	13	0.00	

ビットレート*1				重	加作周波	g数φ(MHz)				
(bps)			18* ²		19	9.6608* ²	20* ²			
	n	N	誤差(%)	n	N	誤差(%)	n	N	誤差(%)	
110	3	79	- 0.12	3	86	0.31	3	88	- 0.25	
150	2	233	0.16	2	255	0.00	3	64	0.16	
300	2	116	0.16	2	127	0.00	2	129	0.16	
600	1	233	0.16	1	255	0.00	2	64	0.16	
1200	1	116	0.16	1	127	0.00	1	129	0.16	
2400	0	233	0.16	0	255	0.00	1	64	0.16	
4800	0	116	0.16	0	127	0.00	0	129	0.16	
9600	0	58	- 0.69	0	63	0.00	0	64	0.16	
19200	0	28	1.02	0	31	0.00	0	32	- 1.36	
31250	0	17	0.00	0	19	- 1.70	0	19	0.00	
38400	0	14	- 2.34	0	15	0.00	0	15	1.73	

[【]注】 *1 H8S/2239 グループでは、SEMR0 の ABCS = 0 のときの例です。ABCS = 1 に設定したときは、ビットレートが 2 倍になります。

^{*2} H8S/2239 グループのみです。

^{*3} H8S/2258 グループは動作範囲外です。

表 15.4 各動作周波数における最大ビットレート (調歩同期式モード)

φ (MHz)	最大ビットレート	n	N	φ (MHz)	最大ビットレート	n	N
	(kbps)				(kbps)		
2* ²	62.5	0	0	9.8304*2	307.2	0	0
2.097152* ²	65.536	0	0	10	312.5	0	0
2.4576* ²	76.8	0	0	12	375.0	0	0
3* ²	93.75	0	0	12.288	384.0	0	0
3.6864* ²	115.2	0	0	14*1	437.5	0	0
4*2	125.0	0	0	14.7456* ¹	460.8	0	0
4.9152* ²	153.6	0	0	16* ¹	500.0	0	0
5* ²	156.25	0	0	17.2032* ¹	537.6	0	0
6* ²	187.5	0	0	18* ¹	562.5	0	0
6.144*2	192.0	0	0	19.6608* ¹	614.4	0	0
7.3728*2	230.4	0	0	20*1	625.0	0	0
8* ²	250.0	0	0				

[【]注】 *1 H8S/2239 グループのみです。

表 15.5 外部クロック入力時の最大ビットレート (調歩同期式モード)

φ (MHz)	外部入力クロック (MHz)	最大ビットレート (kbps)	φ (MHz)	外部入力クロック (MHz)	最大ビットレート (kbps)
2*2	0.5000	31.25	9.8304* ²	2.4576	153.6
2.097152* ²	0.5243	32.768	10	2.5000	156.25
2.4576* ²	0.6144	38.4	12	3.0000	187.5
3* ²	0.7500	46.875	12.288	3.0720	192.0
3.6864* ²	0.9216	57.6	14*1	3.5000	218.75
4* ²	1.0000	62.5	14.7456* ¹	3.6864	230.4
4.9152* ²	1.2288	76.8	16* ¹	4.0000	250.0
5* ²	1.2500	78.125	17.2032* ¹	4.3008	268.8
6* ²	1.5000	93.75	18* ¹	4.5000	281.3
6.144* ²	1.5360	96.0	19.6608* ¹	4.9152	307.2
7.3728* ²	1.8432	115.2	20* ¹	5.0000	312.5
8* ²	2.0000	125.0		•	•

[【]注】 *1 H8S/2239 グループのみです。

^{*2} H8S/2258 グループは動作範囲外です。

^{*2} H8S/2258 グループは動作範囲外です。

表 15.6 ビットレートに対する BRR の設定例 (クロック同期式モード)

ビット						動	作周波数	ζφ (MHz	<u>z)</u>					
レート	2	*2	4	*2	6	*2	8	*2	1	0	16	6* ¹	20)* ¹
(bps)	n	N	n	N	n	N	N	N	n	N	n	N	n	N
110	3	70	-	-										
250	2	124	2	249			3	124	-	-	3	249		
500	1	249	2	124			2	249	-	-	3	124	-	-
1k	1	124	1	249			2	124	-	-	2	249	-	-
2.5k	0	199	1	99	1	149	1	199	1	249	2	99	2	124
5k	0	99	0	199	1	74	1	99	1	124	1	199	1	249
10k	0	49	0	99	0	149	0	199	0	249	1	99	1	124
25k	0	19	0	39	0	59	0	79	0	99	0	159	0	199
50k	0	9	0	19	0	29	0	39	0	49	0	79	0	99
100k	0	4	0	9	0	14	0	19	0	24	0	39	0	49
250k	0	1	0	3	0	5	0	7	0	9	0	15	0	19
500k	0	0*	0	1	0	2	0	3	0	4	0	7	0	9
1M			0	0*			0	1			0	3	0	4
2.5M									0	0*			0	1
5M													0	0*

【記号説明】

空欄 :設定できません。

- : 設定可能ですが誤差がでます。

: 連続送信/連続受信はできません。【注】 *1 H8S/2239 グループのみです。

*2 H8S/2258 グループは動作範囲外です。

表 15.7 外部クロック入力時の最大ビットレート (クロック同期式モード)

φ (MHz)	外部入力クロック(MHz)	最大ビットレート (Mbps)
2* ²	0.3333	0.333
4*2	0.6667	0.667
6* ²	1.0000	1.000
8* ²	1.3333	1.333
10	1.6667	1.667
12	2.0000	2.000
14* ¹	2.3333	2.333
16* ¹	2.6667	2.667
18* ¹	3.0000	3.000
20* ¹	3.3333	3.333

【注】 *1 H8S/2239 グループのみです。

*2 H8S/2258 グループは動作範囲外です。

表 15.8 ビットレートに対する BRR の設定例 (スマートカードインタフェースモードで n = 0、S = 372 のとき)

ビットレート		動作周波数φ(MHz)										
(bps)	5.00* ²			7.00*2	7.1424* ²		10.00		10.7136		13.00	
	N	誤差(%)	N	誤差(%)	N	誤差(%)	N	誤差(%)	N	誤差(%)	N	誤差(%)
6720	0	0.01	1	30.00	1	28.57	1	0.01	1	7.14	2	13.33
9600	0	30.00	0	1.99	0	0.00	1	30.00	1	25.00	1	8.99

ビットレート	動作周波数ø(MHz)								
(bps)	14.2848* ¹		16.00* ¹			18.00* ¹	20.00* ¹		
	N	誤差(%)	N	誤差(%)	N	誤差(%)	N	誤差(%)	
6720	2	4.76	2	6.67	3	9.99	3	0.01	
9600	1	0.00	1	12.01	2	15.99	2	6.66	

[【]注】 *1 H8S/2239 グループのみです。

*2 H8S/2258 グループは動作範囲外です。

表 15.9 各動作周波数における最大ビットレート (スマートカードインタフェースモードで S=372 のとき)

φ (MHz)	最大ビットレート (bps)	n	N
5.00* ²	6720	0	0
7.00* ²	9409	0	0
7.1424* ²	9600	0	0
10.00	13441	0	0
10.7136	14400	0	0
13.00	17473	0	0
14.2848* ¹	19200	0	0
16.00* ¹	21505	0	0
18.00* ¹	24194	0	0
20.00* ¹	26882	0	0

[【]注】 *1 H8S/2239 グループのみです。

15.3.10 シリアル拡張モードレジスタ_0 (SEMR_0)

SEMR_0 は、SCI_0 の機能を拡張する 8 ビットのレジスタです。調歩同期式モード時の基本クロック設定、クロックソースの選択、転送レートの自動設定ができます。

【注】 H8S/2239 グループのみサポートします。

ビット	ビット名	初期値	R/W	説 明
7	SSE	0	R/W	SCI_0 セレクトイネーブル
				クロック同期式モードで外部クロック入力時における SCI_0 セレクト機能の 選択ができます。SCI_0 セレクト機能を有効にした場合、PG1/IRQ7 端子に 1 入力されると TxD0 出力が Hi-Z 状態になり、SCK0 入力が本 LSI 内部で High 固定となり、SCI_0 のデータ送受信が停止します。SSE の設定は、クロック同 期式モード (SMR の C/Ā=1) で外部クロック入力 (SCR の CKE=1) のとき 有効です。 0: SCI_0 セレクト機能が無効 1: SCI_0 セレクト機能が有効 PG1/IRQ7 端子=1 入力時は、TxD0 出力が Hi-Z 状態になり、SCK0 クロック X入力が High 固定入力になります。
6~4	-	不定	-	リザーブビット
				ライトすると常に0が読み出されます。ライトは無効です。

^{*2} H8S/2258 グループは動作範囲外です。

ビット	ビット名	初期値	R/W	説 明
3	ABCS	0	R/W	調歩同期式基本クロックセレクト
				調歩同期式モードにおける1ビット期間の基本クロックを選択します。
				ABCS の設定は、調歩同期式モード (SHR の C/Ā ビット = 0)のとき有効です。
				0:転送レートの 16 倍の周波数の基本クロックで動作
				1:転送レートの8倍の周波数の基本クロックで動作
2	ACS2	0	R/W	調歩同期クロックソースセレクト
1	ACS1	0	R/W	平均転送レートを選択したときは、ABCS の設定に関係なく基本クロックが自
0	ACS0	0	R/W	動設定されます。また、平均転送レートは、10.667MHz と 16MHz の動作周波
				数に対応しています。それ以外には対応していません。
				ACS2~ACS0 の設定は、調歩同期式モード (SMR レジスタの C/A ビット=0)
				で外部クロック(SCR の CKE = 0)のとき有効です。
				000:外部クロック入力
				001:φ = 10.667MHz 専用の平均転送レート 115.152kbps を選択
				(転送レートの 16 倍の周波数の基本クロックで動作)
				010:∮ = 10.667MHz 専用の平均転送レート 460.606kbps を選択
				(転送レートの8倍の周波数の基本クロックで動作)
				011:リザーブ
				100:TPU クロック入力(TIOCA1 と TIOCA2 の論理積)
				101:φ=16MHz 専用の平均転送レート 115.196kbps を選択(転送レートの
				16 倍の周波数の基本クロックで動作)
				110:φ = 16MHz 専用の平均転送レート 460.784kbps を選択(転送レートの
				16 倍の周波数の基本クロックで動作)
				111:φ = 16MHz 専用の平均転送レート 720kbps を選択(転送レートの
				16 倍の周波数の基本クロックで動作)

図 15.3、図 15.4 は、平均転送レートが選択されたときの内部基本クロックの例を示します。




図 15.3 平均転送レートが選択されたときのベースクロック例 (1)




図 15.4 平均転送レートが選択されたときのベースクロック例 (2)

15.4 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なフォーマットを図 15.5 に示します。1 フレームは、スタートビット(Low レベル)から始まり送受信データ、パリティビット、ストップビット(High レベル)の順で構成されます。調 歩同期式シリアル通信では、通信回線は通常マーク状態(High レベル)に保たれています。SCI は通信回線を監視し、スペース(Low レベル)を検出するとスタートビットとみなしてシリアル通信を開始します。SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信および受信中にデータのリード/ライトができ、連続送受信が可能です。調歩同期式モードでは、SCI は受信時にスタートビットの立ち下がりエッジで同期化を行います。また SCI は、データを 1 ビット期間の 16 倍の周波数のクロックの 8 番目でサンプリングしますので、各ビットの中央で通信データが取り込まれます。

SEMR_0 の ABCS ビット = 1 のとき、SCI_0 はデータを 1 ビット期間の 8 倍の周波数クロックの 4 番目でサンプリングします (H8S/2239 グループのみ有効)。




図 15.5 調歩同式通信のデータフォーマット(8 ビットデータ/パリティあり/2 ストップビットの例)

15.4.1 送受信フォーマット

調歩同期式モードで設定できる送受信フォーマットを、表 15.10 に示します。フォーマットは 12 種類あり、SMR の選定により選択できます。マルチプロセッサビットについては「15.5 マルチプロセッサ通信機能」を参照してください。

シリアル送信/受信フォーマットとフレーム長 SMRの設定 CHR PΕ MP STOP 2 3 4 5 6 7 8 9 10 11 12 1 STOP 0 0 0 0 S 8ビットデータ STOP STOP 0 0 0 1 S 8ビットデータ P STOP 0 1 0 0 S 8ビットデータ P STOP STOP 0 1 0 1 S 8ビットデータ STOP 1 0 0 0 S 7ビットデータ STOP STOP 0 S 7ビットデータ 1 0 1 STOP 1 1 0 0 S 7ビットデータ STOP STOP 0 S 7ビットデータ 1 1 1 MPB STOP S 8ビットデータ 0 1 0 S 8ビットデータ MPB STOP STOP 0 1 1 MPB STOP S 7ビットデータ 1 1 0

表 15.10 シリアル送信 / 受信フォーマット (調歩同期式モード)

【記号説明】

1

: スタートビット STOP : ストップビット : パリティビット

: マルチプロセッサビット MPB

1

S

1

7ビットデータ

MPB STOP STOP

15.4.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI はビットレートの 16 倍の周波数の基本クロックで動作します。受信時はスタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、図 15.6 に示すように受信データを基本クロックの 8 番目の立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = | \ (0.5 - \frac{1}{2N}) \ - \ (L - 0.5) \ F - \ \frac{\mid D - 0.5 \mid}{N} \ (1 + F) \ \mid \times 100 \quad \ \ [\%] \qquad \cdots \vec{\pm} \ (1)$$

M: 受信マージン(%)

N: クロックに対するビットレートの比(N=16、ただし、H8S/2239 グループの SEMR0 の ABCS=1 のとき N=8)

D: クロックのデューティ (D=0~1.0)

L:フレーム長(L=9~12)

F: クロック周波数の偏差の絶対値

式 (1) で、F(クロック周波数の偏差の絶対値)=0、D(クロックのデューティ)=0.5、N(クロックに対するビットレートの比)=16 とすると、

 $M = \{0.5 - 1/(2 \times 16)\} \times 100$ [%] = 46.875%

となります。ただし、この値はあくまでも計算上の値ですので、システム設計の際には $20 \sim 30\%$ の余裕を持たせてください。

【注】 H8S/2239 グループの SEMR0 の ABCS ビット = 1 以外の例です。ABCS = 1 のときは、ビットレートの 8 倍の周波数が基本クロックとなり、受信データは基本クロックの 4 番目の立ち上がりエッジでサンプリングします。




図 15.6 調歩同期式モードの受信データサンプリングタイミング

15.4.3 クロック

SCI の送受信クロックは、SMR の C/\overline{A} ビットと SCR の CKE1、CKE0 ビットの設定により、内蔵ボーレートジェネレータの生成する内部クロックまたは SCK 端子から入力される外部クロックのいずれかを選択できます。外部クロックを使用する場合は、SCK 端子にビットレートの 16 倍の周波数のクロックを入力してください。

内部クロックで動作させるときは CKE1 = 0、CKE0 = 1 に設定すると SCK 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、送信時の位相は図 15.7 に示すように送信データの中央でクロックが立ち上がります。




図 15.7 出力クロックと送信データの位相関係(調歩同期式モード)

15.4.4 SCI の初期化(調歩同期式)

データの送受信前に、SCR の TE、RE ビットをクリアした後、図 15.8 のフローチャートの例に従って初期化してください。動作モードの変更、通信フォーマットの変更などの場合も必ず、TE ビットおよび RE ビットを 0 にクリアしてから変更を行ってください。TE を 0 にクリアすると、TDRE は 1 にセットされますが、RE を 0 にクリアしても、RDRF、PER、FER、ORER の各フラグ、および RDR は初期化されませんので注意してください。調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。




図 15.8 SCI の初期化フローチャートの例

15.4.5 シリアルデータ送信(調歩同期式)

図 15.9 に調歩同期式モードの送信時の動作例を示します。データ送信時 SCI は以下のように動作します。

- SCIはSSRのTDREを監視し、クリアされるとTDRにデータが書き込まれたと認識してTDRからTSRにデータを転送します。
- 2. TDRからTSRにデータを転送すると、TDREを1にセットして送信を開始します。このとき、SCRのTIEが1にセットされているとTXI割り込み要求を発生します。このTXI割り込みルーチンで、前に転送したデータの送信が終了するまでにTDRに次の送信データを書き込むことで連続送信が可能です。
- 3. TxD端子からスタートビット、送信データ、パリティビットまたはマルチプロセッサビット(フォーマットによってはない場合もあります)、ストップビットの順に送り出します。
- 4. ストップビットを送り出すタイミングでTDREをチェックします。
- 5. TDREが0であると次の送信データをTDRからTSRにデータを転送し、ストップビット送出後、次のフレームの送信を開始します。
- 6. TDREが1であるとSSRのTENDに1をセットし、ストップビット送出後、1を出力してマーク状態になります。このときSCRのTEIEが1にセットされているとTEIを発生します。





図 15.9 調歩同期式モードの送信時の動作例(8 ビットデータ/パリティあり/1 ストップビットの例)






図 15.10 シリアル送信のフローチャートの例

15.4.6 シリアルデータ受信(調歩同期式)

図 15.11 に調歩同期式モードの送信時の動作例を示します。データ受信時 SCI は以下のように動作します。

- 1. 通信回線を監視し、スタートビットを検出すると内部を同期化して受信データをRSRに取り込み、パリティビットとストップビットをチェックします。
- 2. オーバランエラーが発生したとき(SSRのRDRFが1にセットされたまま次のデータを受信完了したとき)はSSRのORERをセットします。このときSCRのRIEが1にセットされているとERI割り込み要求を発生します。受信データはRDRに転送しません。RDRFは1にセットされた状態を保持します。
- 3. パリティエラーを検出した場合はSSRのPERをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされているとERI割り込み要求を発生します。
- 4. フレーミングエラー (ストップビットが0のとき)を検出した場合はSSRのFERをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされているとERI割り込み要求を発生します。
- 5. 正常に受信したときはSSR のRDRFをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされているとRXI割り込み要求を発生します。このRXI割り込み処理ルーチンでRDRに転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。




図 15.11 SCI の受信時の動作例(8 ビットデータ / パリティあり / 1 ストップビットの例)

受信エラーを検出した場合の SSR の各ステータスフラグの状態と受信データの処理を表 15.11 に示します。 受信エラーを検出すると、RDRF はデータを受信する前の状態を保ちます。受信エラーフラグがセットされた 状態では以後の受信動作ができません。したがって、受信を継続する前に必ず ORER、FER、PER、および RDRF を 0 にクリアしてください。図 15.12 にデータ受信のためのフローチャートの例を示します。

表 15.11 SSR のステータスフラグの状態と受信データの処理

SSR のステータスフラグ				受信データ	受信エラーの状態
RDRF*	ORER	FER	PER		
1	1	0	0	消失	オーバランエラー
0	0	1	0	RDR ヘ転送	フレーミングエラー
0	0	0	1	RDR へ転送	パリティエラー
1	1	1	0	消失	オーバランエラー + フレーミングエラー
1	1	0	1	消失	オーバランエラー + パリティエラー
0	0	1	1	RDR へ転送	フレーミングエラー + パリティエラー
1	1	1	1	消失	オーバランエラー + フレーミングエラー + パリティエラー

【注】 * RDRF は、データ受信前の状態を保持します。




図 15.12 シリアル受信データフローチャートの例(1)




図 15.12 シリアル受信データフローチャートの例 (2)

15.5 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では受信局に各々固有の ID コードを割り付けます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと指定された受信局に対するデータ送信サイクルで構成されます。ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。マルチプロセッサビットが 1 のとき ID 送信サイクル、0 のときデータ送信サイクルとなります。図 15.13 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット 1 を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット 0 を付加した通信データを送信します。 受信局は、マルチプロセッサビットが 1 の通信データを受信すると自局の ID と比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は再びマルチプロセッサビットが 1 の通信データを受信するまで通信データを読み飛ばします。

SCI はこの機能をサポートするため、SCR に MPIE ビットが設けてあります。 MPIE を 1 にセットすると、マルチプロセッサビットが 1 のデータを受け取るまで RSR から RDR への受信データの転送、および受信エラーの検出と SSR の RDR、FER、ORER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 の受信キャラクタを受け取ると、SSR の MPBR が 1 にセットされると共に MPIE が自動的にクリアされて通常の受信動作に戻ります。 このとき SCR の RIE がセットされていると RXI 割り込みを発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。それ以外は通常の調 歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも通常の調歩同期式モードと同 ーです。





図 15.13 マルチプロセッサフォーマットを使用した通信例 (受信局 A へのデータ H'AA の送信の例)

15.5.1 マルチプロセッサシリアルデータ送信

図 15.14 にマルチプロセッサデータ処理のフローチャートの例を示します。ID 送信サイクルでは SSR の MPBT を 1 にセットして送信してください。データ送信サイクルでは SSR の MPBT を 0 にクリアして送信してくださ い。その他の動作は調歩同期式モードの動作と同じです。



- TxD端子は自動的に送信データ出力端子にな
- TEビットを1にセットしたあと、1フレーム分 の1を出力して送信可能状態になります。
- [2] SCIの状態を確認して、送信データをライト: SSRをリードして、TDREフラグが1であるこ とを確認したあと、TDRに送信データをライ トします。また、SSRのMPBTビットを0また は1に設定します。最後にTDREフラグを0に クリアしてください。
- [3] シリアル送信の継続手順:
 - シリアル送信を続けるときには、必ずTDREフ ラグの1をリードしてライト可能であることを 確認したあとにTDRにデータをライトし、続 いてTDREフラグを0にクリアしてください。 ただし、送信データエンプティ割り込み (TXI) 要求でDMAC*¹またはDTC*²を起動しTDRにデー タをライトする場合にはTDREフラグのチェッ ク、およびクリアは自動的に行われます。
- [4] シリアル送信の終了時にブレークを出力: シリアル送信時にブレークを出力するときには、 ポートのDRを0にクリアし、DDRを1にセット したあとにSCRのTEビットを0にクリアします。
- 【注】*1 H8S/2239グループのみです。
 - *2 DTCによるTDREフラグのクリアが自動 的に行われるのは、DTCのDISEL=0で、 かつ転送カウンタが0でない場合のみです。 したがって、DISEL=1の場合または DISEL=0で、かつ転送カウンタ=0の場 合は、TDREフラグのクリアをCPUで行っ てください。

図 15.14 マルチプロセッサシリアル送信のフローチャートの例

15.5.2 マルチプロセッサシリアルデータ受信

図 15.16 にマルチプロセッサデータ受信のフローチャートの例を示します。SCR の MPIE を 1 にセットするとマルチプロセッサビットが 1 の通信データを受信するまで通信データを読み飛ばします。マルチプロセッサビットが 1 の通信データを受信すると受信データを RDR に転送します。このとき RXI 割り込み要求を発生します。その他の動作は調歩同期式モードの動作と同じです。図 15.15 に受信時の動作例を示します。




図 15.15 SCI の受信時の動作例(8 ビットデータ/マルチプロセッサビットあり/1 ストップビットの例)




図 15.16 マルチプロセッサシリアル受信のフローチャートの例 (1)




図 15.16 マルチプロセッサシリアル受信のフローチャートの例 (2)

15.6 クロック同期式モードの動作

クロック同期式通信の通信データのフォーマットを図 15.17 に示します。クロック同期式モードではクロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成されます。SCI はデータ送信時は同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は同期クロックの立ち上がりに同期してデータを取り込みます。8 ビット出力後の通信回線は最終ビット出力状態を保ちます。クロック同期式モードでは、パリティビットやマルチプロセッサビットの付加はできません。SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信を行うことができます。送信部/受信部はともにダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。




図 15.17 クロック同期式通信のデータフォーマット(LSB ファーストの場合)

15.6.1 クロック

SCR の CKE1、CKE0 の設定により、内蔵ボーレートジェネレータが生成する内部クロックまたは SCK 端子から入力される外部同期クロックを選択できます。内部クロックで動作させるとき、SCK 端子から同期クロックが出力されます。同期クロックは 1 キャラクタの送受信で 8 パルス出力され、送信および受信を行わないときは High レベルに固定されます。

15.6.2 SCI の初期化

データの送受信前に、SCR の TE、RE ビットをクリアしたあと、図 15.18 のフローチャートの例に従って初期化してください。動作モードの変更、通信フォーマットの変更などの場合も必ず、TE ビットおよび RE ビットを 0 にクリアしてから変更を行ってください。TE を 0 にクリアすると、TDRE は 1 にセットされますが、RE を 0 にクリアしても、RDRF、PER、FER、ORER の各フラグ、および RDR は初期化されませんので注意してください。




図 15.18 SCI の初期化フローチャートの例

15.6.3 シリアルデータ送信(クロック同期式)

図 15.19 にクロック同期式モードの送信時の動作例を示します。データ送信時 SCI は以下のように動作します。

- SCIはSSRのTDREを監視し、クリアされるとTDRにデータが書き込まれたと認識してTDRからTSRにデータを転送します。
- 2. TDRからTSRにデータを転送すると、TDREを1にセットして送信を開始します。このとき、SCRのTIEが1にセットされているとTXI割り込み要求を発生します。このTXI割り込みルーチンで、前に転送したデータの送信が終了するまでにTDRに次の送信データを書き込むことで連続送信が可能です。
- 3. クロック出力モードに設定したときには出力クロックに同期して、外部クロックに設定したときには入力クロックに同期して、TxD端子から8ビットのデータを出力します。
- 4. 最終ビットを送り出すタイミングでTDREをチェックします。
- 5. TDREが0であると次の送信データをTDRからTSRにデータを転送し、次のフレームの送信を開始します。
- 6. TDREが1であるとSSRのTENDに1をセットし、最終ビット出力状態を保持します。このときSCRのTEIEが1にセットされているとTEIを発生します。SCK端子はHighレベルに固定されます。

図 15.20 にデータ送信のフローチャートの例を示します。受信エラーフラグ (ORER、FER、PER) が 1 にセットされた状態では TDRE をクリアしても送信を開始しません。送信開始の前に、必ず受信エラーフラグを 0 にクリアしておいてください。また、受信エラーフラグは RE ビットをクリアしただけではクリアされませんので注意してください。




図 15.19 クロック同期式モードの送信時の動作例




図 15.20 シリアル送信のフローチャートの例

15.6.4 シリアルデータ受信(クロック同期式)

図 15.21 にクロック同期式モードの受信時の動作例を示します。データ受信時 SCI は以下のように動作します。

- 1. SCIは同期クロックの入力または、出力に同期して内部を初期化して受信を開始し、受信データをRSRに取り込みます。
- 2. オーバランエラーが発生したとき(SSRのRDRFが1にセットされたまま次のデータを受信完了したとき) はSSRのORERをセットします。このときSCRのRIEが1にセットされているとERI割り込み要求を発生しま す。受信データはRDRに転送しません。RDRFは1にセットされた状態を保持します。
- 3. 正常に受信したときはSSR のRDRFをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされているとRXI割り込み要求を発生します。このRXI割り込み処理ルーチンでRDRに転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。




図 15.21 SCI の受信時の動作例

受信エラーフラグがセットされた状態では以後の送受信動作ができません。したがって、受信を継続する前に必ず ORER、FER、PER、および RDRF を 0 にクリアしてください。図 15.22 にデータ受信のためのフローチャートの例を示します。

内部クロックを選択し、受信のみの動作のときは、オーバランエラーが発生するか、RE ビットを 0 にクリア するまで同期クロックが出力されます。1 フレーム単位の受信動作を行いたいときは、送受信同時動作による 1 フレームだけのダミー送信も同時に行ってください。




図 15.22 シリアルデータ受信フローチャートの例

15.6.5 シリアルデータ送受信同時動作(クロック同期式)

図 15.23 にデータ送受信同時動作のフローチャートの例を示します。データ送受信同時動作は SCI の初期化後、以下の手順に従って行ってください。送信から同時送受信へ切り替えるときには、SCI が送信終了状態であること、TDRE および TEND が 1 にセットされていることを確認したあと、TE を 0 にクリアしてから TE および RE を 1 命令で同時に 1 にセットしてください。受信から同時送受信へ切り替えるときには、SCI が受信完了状態であることを確認し、RE を 0 にクリアしてから RDRF およびエラーフラグ (ORER、FER、PER) が 0 にクリアされていることを確認したあと、TE および RE を 1 命令で同時に 1 にセットしてください。




図 15.23 シリアル送受信同時動作のフローチャートの例

15.7 スマートカードインタフェースの動作説明

SCI はシリアルコミュニケーションインタフェースの拡張機能として、ISO/IEC 7816-3 (Identification Card)に 準拠した IC カード (スマートカード)とのインタフェースをサポートしています。スマートカードインタフェースモードへの切り替えはレジスタにより行います。

15.7.1 接続例

図 15.24 にスマートカードとの接続例を示します。IC カードとは 1 本のデータ伝送線で送受信が行われるので、TxD 端子と RxD 端子とを結線し、データ伝送線は抵抗で電源 Vcc 側にプルアップしてください。IC カードを接続しない状態で RE = TE = 1 に設定すると、閉じた送信 / 受信が可能となり自己診断をすることができます。 SCI で生成するクロックを IC カードに供給する場合は、SCK 端子出力を IC カードの CLK 端子に入力してください。IC カードで、内部クロックを使用する場合は接続不要です。 リセット信号の出力には本 LSI の出力ポートを使用できます。端子としては、これ以外に通常、電源とグランドの接続が必要です。




図 15.24 スマートカードインタフェース端子接続概要

15.7.2 データフォーマット(ブロック転送モード時を除く)

図 15.25 にスマートカードインタフェースモードでの送受信フォーマットを示します。

- 調歩同期式で、1フレームは8ビットデータとパリティビットで構成されます。
- 送信時は、パリティビットの終了から次のフレーム開始まで2etu (Elementary Time Unit:1ビットの転送期間)以上のガードタイムを置きます。
- 受信時はパリティエラーを検出した場合、スタートビットから10.5etu経過後、エラーシグナルLowを1etu期間出力します。
- 送信時はエラーシグナルをサンプリングすると、2etu以上経過後、自動的に同じデータを再送信します。




図 15.25 通常のスマートカードインタフェースのデータフォーマット

ダイレクトコンベンションタイプとインバースコンベンションタイプの 2 種類の IC カードとの送受信は以下のように行ってください。




図 15.26 ダイレクトコンベンション (SDIR = SINV = $O/\overline{E} = 0$)

ダイレクトコンベンションタイプは上記開始キャラクタの例のように、論理 1 レベルを状態 Z に、論理 0 レベルを状態 A に対応付け、LSB ファーストで送受信します。上記の開始キャラクタではデータは H'3B となります。ダイレクトコンベンションタイプでは SCMR の SDIR ビット、SINV ビットをともに 0 にセットしてください。また、スマートカードの規程により偶数パリティとなるよう SMR の O/E ビットには 0 をセットしてください。




図 15.27 インバースコンベンション (SDIR = SINV = O/E=1)

インバースコンベンションタイプは、論理 1 レベルを状態 A に、論理 0 レベルを状態 Z に対応付け、MSB ファーストで送受信します。上記の開始キャラクタではデータは H'3F となります。インバースコンベンションタイプでは SCMR の SDIR ビット、SINV ビットをともに 1 にセットしてください。パリティビットはスマートカードの規程により偶数パリティで論理 0 となり、状態 Z が対応します。本 LSI では、SINV ビットはデータビット $D7 \sim D0$ のみ反転させます。このため、送受信とも SMR の O/E ビットに 1 を設定してパリティビットを反転させてください。

15.7.3 ブロック転送モード

ブロック転送モードは、通常のスマートカードインタフェースと比較して以下の点が異なります。

- 受信時はパリティチェックは行いますが、エラーを検出してもエラーシグナルは出力しません。SSRのPER はセットされますので、次のフレームのパリティビットを受信する前にクリアしてください。
- 送信時のパリティビットの終了から次のフレーム開始までのガードタイムは最小1etu以上です。
- 送信時は再送信を行わないため、TENDフラグは送信開始から11.5etu後にセットされます。
- ERSフラグは通常のスマートカードインタフェースと同じで、エラーシグナルのステータスを示しますが、エラーシグナルの送受信を行わないため常に0となります。

15.7.4 受信データサンプリングタイミングと受信マージン

スマートカードインタフェースで使用できる送受信クロックは内蔵ボーレートジェネレータの生成した内部クロックのみです。スマートカードインタフェースモードでは、SCI は BCPI、BCPO の設定によりビットレートの32 倍、64 倍、372 倍、256 倍(通常の調歩同期式モードでは16 倍に固定されています)の周波数の基本クロックで動作します。受信時はスタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、図15.28 に示すように受信データを基本クロックのそれぞれ16、32、186、128 番目の立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。このときの受信マージンは次の式で表すことができます。

M=
$$|(0.5 - \frac{1}{2N}) - (L - 0.5)F - \frac{|D - 0.5|}{N}(1+F)| \times 100\%$$

M: 受信マージン(%)

N: クロックに対するビットレートの比(N=32、64、372、256)

D: クロックデューティ (D=0~1.0)

L:フレーム長(L=10)

F: クロック周波数の偏差の絶対値

上の式で、F=0、D=0.5、N=372 とすると、受信マージンは次のようになります。

 $M = (0.5 - 1/2 \times 372) \times 100\%$

= 49.866%




図 15.28 スマートカードインタフェースモード時の受信データサンプリングタイミング(372 倍のクロック使用時)

15.7.5 初期設定

データの送受信の前に、以下の手順で SCI を初期化してください。送信モードから受信モードへの切り替え、 受信モードから送信モードへの切り替えにおいても初期化が必要です。

- 1. SCRのTE、REビットを0にクリアします。
- 2. SSRのエラーフラグERS、PER、ORERを0にクリアしてください。
- 3. SMRのGM、BLK、O/E、BCP1、BCP0、CKS1、CKS0ビットを設定してください。このとき、PEビットは1 に設定してください。
- 4. SCMRのSMIF、SDIR、SINVビットを設定してください。
 SMIFビットを1にセットすると、TxD端子およびRxD端子は共にポートからSCIの端子に切り替わり、ハイインピーダンス状態となります。
- 5. ビットレートに対応する値をBRRに設定します。
- 6. SCRのCKE1、CKE0ビットを設定してください。このとき、TIE、RIE、TE、RE、MPIE、TEIEビットは、0に設定してください。

CKE0ビットを1にセットした場合は、SCK端子からクロックを出力します。

7. 少なくとも、1ビット期間待ってから、SCRのTIE、RIE、TE、REビットを設定してください。自己診断以外はTEビットとREビットを同時にセットしないでください。

受信モードから送信モードに切り替える場合、受信動作が完了していることを確認したあと、初期化から開始し、RE=0、TE=1に設定してください。受信動作の完了は、RDRFフラグ、あるいは PER、ORER フラグで確認できます。送信モードから受信モードに切り替える場合、送信動作が完了していることを確認したあと、初期化から開始し、TE=0、RE=1に設定してください。送信動作の完了は TEND フラグで確認できます。

15.7.6 シリアルデータ送信(ブロック転送モードを除く)

スマートカードモードにおけるデータ送信ではエラーシグナルのサンプリングと再送信処理があるため、通常のシリアルコミュニケーションインタフェースとは動作が異なります(ブロック転送モードを除く)。送信時の再転送動作を図 15.29 に示します。

- 1. 1フレーム分の送信を完了したあと、受信側からのエラーシグナルをサンプリングするとSSRのERSビットが1にセットされます。このとき、SCRのRIEビットがセットされているとERI割り込み要求を発生します。 次のパリティビットのサンプリングまでにERSをクリアしてください。
- 2. エラーシグナルを受信したフレームでは、SSRのTENDはセットされません。TDRからTSRに再度データが 転送され、自動的に再送信を行います。
- 3. 受信側からエラーシグナルが返ってこない場合は、SSRのERSビットはセットされません。再転送を含む1フレームの送信が完了したと判断して、SSRのTENDがセットされます。このときSCRのTIEがセットされていれば、TXI割り込み要求を発生します。送信データをTDRに書き込むことにより次のデータが送信されます。

送信処理フローの例を図 15.31 に示します。これら一連の処理は TXI 割り込み要因によって DTC を起動することで、自動的に行うことができます。送信動作では、SSR の TEND フラグが 1 にセットされると同時に TDRE フラグもセットされ、SCR の TIE をセットしておくと TXI 割り込み要求を発生します。あらかじめ DTC の起動要因に TXI 要求を設定しておけば、TXI 要求により DTC が起動されて送信データの転送を行います。このとき、DTC の DISEL = 0 で、かつ転送カウンタが 0 でない場合は、TDRE および TEND フラグは、DTC によるデータ転送時に自動的に 0 にクリアされます。なお、DTC の DISEL が 1 の場合、または DISEL = 0 でも転送カウンタが 0 の場合は、DTC により転送データは TDR にライトされますがフラグはクリアされませんので、CPU にてフラグクリアの処理を行ってください。また、エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間 TEND は 0 のまま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、ERS フラグは自動的にはクリアされませんので、RIE ビットを 1 にセットしておき、エラー発生時に ERI 割り込み要求を発生させ、ERSをクリアしてください。

なお、DTC を使って送受信を行う場合は、必ず先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。DTC の設定方法は「第9章 データトランスファコントローラ(DTC)」を参照してください。




図 15.29 SCI 送信モードの場合の再転送動作

なお、SMR の GM ビットの設定により、TEND フラグのセットタイミングが異なります。図 15.30 に TEND フラグ発生タイミングを示します。




図 15.30 送信動作時の TEND フラグ発生タイミング




図 15.31 送信処理フローの例

15.7.7 シリアルデータ受信(ブロック転送モードを除く)

スマートカードインタフェースモードにおけるデータ受信は、通常のシリアルコミュニケーションインタフェースモードと同様の処理手順になります。受信モードの場合の再転送動作を図 15.32 に示します。

- 1. 受信データにパリティエラーを検出するとSSRのPERビットが1にセットされます。このとき、SCRのRIE がセットされているとERI割り込み要求を発生します。次のパリティビットのサンプリングタイミングまでにPERビットをクリアしてください。
- 2. パリティエラーを検出したフレームではSSRのRDRFビットはセットされません。
- 3. パリティエラーが検出されない場合は、SSRのPERビットはセットされません。正常に受信を完了したと判断して、SSRのRDRFが1にセットされます。このときSCRのRIEビットがセットされていれば、RXI割り込み要求を発生します。

受信フローの例を図 15.33 に示します。これら一連の処理は RXI 割り込み要因によって DTC を起動することで、自動的に行うことができます。受信動作では、RIE ビットを 1 にセットしておくと RDRF フラグが 1 にセットされると RXI 要求を発生します。あらかじめ DTC の起動要因に RXI 要求を設定しておけば、RXI 要求により DTC が起動されて受信データの転送を行います。このとき、DTC の DISEL = 0 で、かつ転送カウンタが 0 でない場合は、RDRF フラグは自動的にクリアされます。なお、DTC の DISEL が 1 の場合、または DISEL = 0 でも転送カウンタが 0 の場合は、DTC により受信データの転送は行われますがフラグのクリアは行われません。 CPU にてフラグクリア処理を行ってください。また、受信時にエラーが発生し ORER、PER フラグのいずれかが 1 にセットされると、送受信エラー割り込み(ERI)要求を発生しますのでエラーフラグをクリアしてください。エラーが発生した場合は DTC は起動されず、受信データはスキップされるため DTC に設定したバイト数だけ受信データを転送します。なお、受信時にパリティエラーが発生し PER が 1 にセットされた場合でも、受信したデータは RDR に転送されるのでこのデータをリードすることは可能です。

【注】 ブロック転送モードの場合は「15.4 調歩同期式モードの動作」を参照してください。




図 15.32 SCI 受信モードの場合の再転送動作




図 15.33 受信フローの例

15.7.8 クロック出力制御

SMR の GM ビットが 1 にセットされているとき、SCR の CKE1、CKE0 ビットによってクロック出力を固定 することができます。このときクロックパルスの最小幅を指定の幅とすることができます。

図 15.34 にクロック出力の固定タイミングを示します。GM = 1、CKE1 = 0 とし、CKE0 ビットを制御した場合の例です。




図 15.34 クロック出力固定タイミング

電源投入時およびソフトウェアスタンバイモードへの遷移またはソフトウェアスタンバイモードからの復帰の際は、クロックのデューティを確保するため、以下の手順で処理してください。

● 電源投入時

電源投入時からクロックデューティを確保するため、下記の切り替え手順で処理をしてください。

- 1. 初期状態は、ポート入力でありハイインピーダンスです。電位を固定するには、プルアップ抵抗 / プルダウン抵抗を使用してください。
- 2. SCRのCKE1ビットでSCK端子を指定の出力に固定してください。
- 3. SMRとSCMRをセットし、スマートカードモードの動作に切り替えてください。
- 4. SCRのCKE0ビットを1に設定して、クロック出力を開始させてください。
- スマートカードインタフェースモードからソフトウェアスタンバイモードに遷移するとき
- 1. SCK端子に対応するデータレジスタ(DR)とデータディレクションレジスタ(DDR)をソフトウェアスタンバイモード時の出力固定状態の値に設定してください。
- 2. SCRのTEビットとREビットに0をライトし、送信/受信動作を停止させてください。 同時に、CKE1ビットをソフトウェアスタンバイ時の出力固定状態の値に設定してください。
- 3. SCRのCKE0ビットに0をライトし、クロックを停止させてください。
- 4. シリアルクロックの1クロック周期の間、待ってください。 この間に、デューティを守って、指定のレベルでクロック出力は固定されます。
- 5. ソフトウェアスタンバイ状態に遷移させてください。

- ソフトウェアスタンバイモードからスマートカードインタフェースモードに戻すとき
- 1. ソフトウェアスタンバイ状態を解除してください。
- 2. SCRのCKEOビットに1をライトし、クロックを出力させてください。正常なデューティにて信号発生を開始します。




図 15.35 クロック停止・再起動手順

15.8 SCI セレクト機能(H8S/2239 グループのみ)

SCI_0 には、SCI セレクト機能があり、マスタ LSI と複数のスレーブ LSI (本 LSI)間の 1 対 1 クロック同期式 通信が可能です。図 15.36 に SCI セレクト機能による通信例、図 15.37 に動作概要を示します。

マスタ LSI は、SEL_A 信号を Low、SEL_B 信号を High 出力することでスレーブ LSI_A との 1 対 1 通信が可能となります。このときスレープ LSI_B の TxD0_B 端子は Hi-Z 状態、内部 SCK0_B 信号は High 固定となり通信動作が停止します。マスタ LSI が SEL_A 信号を High、SEL_B 信号を Low にすることでスレープ LSI_B との 1 対 1 通信が可能となります。*

スレーブ LSI は、 $\overline{IRQ7}$ の Low 入力割り込みによって選択されたことを検出し、送受信データ処理をすばやく実行できます。

【注】 * マスタ LSI のセレクト信号($\overline{SEL_A}$ 、 $\overline{SEL_B}$ など)の切り替えは、送信データの最終ビット出力後のシリアルクロック(M_SCK) = High 期間中に行ってください。また、セレクト信号は 1 つだけ Low 出力としてください。




図 15.36 SCI セレクト機能による通信例




図 15.37 SCI セレクト機能の動作概要

15.9 割り込み要因

15.9.1 通常のシリアルコミュニケーションインタフェースモードにおける割り込み

表 15.12 に通常のシリアルコミュニケーションインタフェースモードにおける割り込み要因を示します。各割り込み要因には異なる割り込みベクタが割り当てられており、SCR のイネーブルビットにより独立にイネーブルにすることができます。

SSR の TDRE フラグが 1 にセットされると、TXI 割り込み要求が発生します。また、SSR の TEND フラグが 1 にセットされると、TEI 割り込み要求が発生します。TXI 割り込み要求により DTC を起動してデータ転送を行うことができます。TDRE フラグは DMAC* 1 または DTC* 2 によるデータ転送時に自動的に 0 にクリアされます。

SSR の RDRF フラグが 1 にセットされると RXI 割り込み要求が発生します。 SSR の ORER、PER、FER フラグのいずれかが 1 にセットされると、ERI 割り込み要求が発生します。 RXI 割り込み要求で DMAC* 1 または DTC* 2 を起動してデータ転送を行うことができます。 RDRF フラグは DMAC* 1 または DTC* 2 によるデータ転送時に自動的に 0 にクリアされます。

TEI 割り込みは TEIE ビットが 1 にセットされた状態で TEND フラグが 1 にセットされたとき要求されます。 TEI 割り込みと TXI 割り込みが同時に要求されている状態では TXI 割り込みが先に受け付けられ、 TXI 割り込み ルーチンで TDRE フラグと TEND フラグを同時にクリアする場合は TEI 割り込みルーチンへ分岐できなくなりますので注意してください。

【注】 *1 H8S/2239 グループのみです。

*2 フラグクリアが実行されるのは DTC の DISEL = 0 で、かつ転送カウンタが 0 でない場合です。

チャネル	名称	割り込み要因	割り込みフラグ	DTC の起動	DMAC* ² の起動	優先順位* ¹
0	ERI0	受信エラー	ORER、FER、PER	不可	不可	高
	RXI0	受信データフル	RDRF	可	可	↑
	TXI0	送信データエンプティ	TDRE	可	可	
	TEI0	送信終了	TEND	不可	不可	
1	ERI1	受信エラー	ORER、FER、PER	不可	不可	
	RXI1	受信データフル	RDRF	可	可	
	TXI1	送信データエンプティ	TDRE	可	可	
	TEI1	送信終了	TEND	不可	不可	
2*3	ERI2	受信エラー	ORER、FER、PER	不可	不可	
	RXI2	受信データフル	RDRF	可	不可	
	TXI2	送信データエンプティ	TDRE	可	不可	
	TEI2	送信終了	TEND	不可	不可	
3	ERI3	受信エラー	ORER、FER、PER	不可	不可	
	RXI3	受信データフル	RDRF	可	不可	
	TXI3	送信データエンプティ	TDRE	可	不可	
	TEI3	送信終了	TEND	不可	不可	低

表 15.12 シリアルコミュニケーションインタフェースモードの割り込み要因

- 【注】 *1 リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能です。
 - *2 H8S/2239 グループのみです。
 - *3 H8S/2227 グループにはありません。

15.9.2 スマートカードインタフェースモードにおける割り込み

スマートカードインタフェースモードでは、表 15.13 の割り込み要因があります。送信終了割り込み (TEI)要求は使用できません。

【注】 プロック転送モードの場合は、「15.9.1 通常のシリアルコミュニケーションインタフェースモードにおける割り込み」を参照してください。

チャネル	名称	割り込み要因	割り込みフラグ	DTC の起動	DMAC* ² の起動	優先順位* ¹
0	ERI0	受信エラー、 エラーシグナル検出	ORER, PER, ERS	不可	不可	□▲
	RXI0	受信データフル	RDRF	可	可	
	TXI0	送信データエンプティ	TEND	可	可	
1	ERI1	受信エラー、 エラーシグナル検出	ORER, PER, ERS	不可	不可	
	RXI1	受信データフル	RDRF	可	可	
	TXI1	送信データエンプティ	TEND	可	可	
2* ³	ERI2	受信エラー、 エラーシグナル検出	ORER, PER, ERS	不可	不可	
	RXI2	受信データフル	RDRF	可	不可	
	TXI2	送信データエンプティ	TEND	可	不可	
3	ER3	受信エラー、 エラーシグナル検出	ORER, PER, ERS	不可	不可	
	RXI3	受信データフル	RDRF	可	不可	
	TXI3	送信データエンプティ	TEND	可	不可	低

表 15.13 スマートカードインタフェースモードの割り込み要因

- 【注】 *1 リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能で す
 - *2 H8S/2239 グループのみです。
 - *3 H8S/2227 グループにはありません。

15.10 使用上の注意事項

15.10.1 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、SCIの動作禁止/許可を設定することが可能です。初期値では、SCIの動作は停止します。モジュールストップモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第24章 低消費電力状態」を参照してください。

15.10.2 ブレークの検出と処理について(調歩同期式モードのみ)

フレーミングエラー(FER)検出時に、RxD 端子の値を直接リードすることでプレークを検出できます。ブレークではRxD 端子からの入力がすべて 0 になりますので、FER フラグがセットされ、また PER フラグもセットされる可能性があります。SCI は、ブレークを受信したあとも受信動作を続けます。したがって、FER フラグを 0 にクリアしても再び FER が 1 にセットされますので注意してください。

15.10.3 マーク状態とブレークの送出(調歩同期式モードのみ)

TE が 0 のとき、TxD 端子は DDR で入出力方向とレベルが決まる I/O ポートになります。これを利用して TxD 端子をマーク状態にしたりデータ送信時にブレークの送出をすることができます。 TE を 1 にセットするまで、通信回線をマーク状態(1 の状態)にするためには、DDR = 1、DR = 1 を設定します。このとき、TE が 0 にクリアされていますので、TxD 端子は I/O ポートとなっており 1 が出力されます。一方、データ送信時にブレークを送出したいときは、DDR = 1、DR = 0 に設定したあと TE を 0 にクリアします。TE を 0 にクリアすると現在の送信状態とは無関係に送信部は初期化され、TxD 端子は I/O ポートになり、TxD 端子から 0 が出力されます。

15.10.4 受信エラーフラグと送信動作について(クロック同期式モードのみ)

受信エラーフラグ (ORER、PER、FER) が 1 にセットされた状態では、TDRE を 0 にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを 0 にクリアしておいてください。また、RE を 0 にクリアしても受信エラーフラグは 0 にクリアできませんので注意してください。

15.10.5 DMAC*または DTC 使用上の制約事項

- 1. 同期クロックに外部クロックソースを使用する場合、DMAC*またはDTCによるTDRの更新後、φクロックで5クロック以上経過したあとに、送信クロックを入力してください。TDRの更新後4クロック以内に送信クロックを入力すると、誤動作することがあります(図15.38)。
- 2. DMAC*またはDTCにより、RDRのリードを行うときは必ず起動要因を当該SCIの受信データフル割り込み (RXI)に設定してください。
- 3. データ転送時DTCによりフラグが自動的にクリアされるのは、DTCのDISELが0で、かつ転送カウンタが0でない場合のみです。したがって、DTCのDISEL=1の場合、またはDISEL=0で、かつ転送カウンタが0の

場合はCPUにてフラグ処理を行ってください。特に送信時はCPUにてTDREフラグをクリアしないと正しく送信されませんのでご注意ください。

【注】 * H8S/2239 グループのみです。




図 15.38 DMAC*、DTC によるクロック同期式送信時の例

【注】 * H8S/2239 グループのみです。

15.10.6 モード遷移時の動作について

(a) 送信

モジュールストップモード、ソフトウェアスタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード遷移時には、動作を停止(TE=TIE=TEIE=0)してから行ってください。TSR、TDR、および SSR はリセットされます。モジュールストップモード、ソフトウェアスタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード期間中の出力端子の状態は、ポートの設定に依存し、解除後 High 出力となります。もし送信中に遷移したときは、その送信中のデータは不確定なものになります。解除後に送信モードを変えないで送信する場合は、TE=1に戻し、SSR リード TDR ライト TDRE クリアで送信開始できます。解除後に送信モードを変えて送信する場合は、初期設定から行ってください。図 15.39に送信時のモード遷移フローチャートの例を示します。なお、ポート端子状態を図 15.40、図 15.41に示します。また、DTC 転送による送信から、モジュールストップモード、ソフトウェアスタンバイモード、ウォッチモード、サブアクティブモードまたはサブスリープモードに遷移時には、動作を停止(TE=TIE=TEIE=0)してから行ってください。解除後 DTC による送信をする場合は TE=1、TIE=1 に設定すれば TXI フラグが立ち、DTC による送信が始まります。




図 15.39 送信時のモード遷移フローチャートの例




図 15.40 内部クロック、調歩同期送信の場合のポート端子状態




図 15.41 内部クロック、クロック同期送信の場合のポート端子状態

(b) 受信

モジュールストップモード、ソフトウェアスタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード遷移時には、受信動作を停止 (RE=0) してから行ってください。RSR、RDR、および SSR はリセットされます。停止しないで遷移すると受信中の受信データは無効になります。

モード解除後、受信モードを変えないで受信する場合は、RE=1に設定してから受信を開始してください。なお、受信モードを変えて受信する場合は、初期設定から行ってください。

図 15.42 に受信時のモード遷移フローチャートの例を示します。




図 15.42 受信時のモード遷移フローチャートの例

15.10.7 SCK 端子からポート端子へ切り替えるときの注意事項

(a) 動作現象

DDR = 1、DR = 1 に設定し、クロック同期 SCI クロック出力を使用し、送信終了状態で SCK 端子をポートに切り替え時に、半サイクルの Low 出力後、ポート出力になります。

DDR = 1、DR = 1、C/A = 1、CKE1 = 0、CKE0 = 0、TE = 1の状態より、以下の設定でポートに切り替え時に半サイクルのLow出力が発生します。

- 1. シリアルデータ送信終了
- 2. TEビット=0
- 3. C/Āビット=0 ... ポート出力に切り替え
- 4. Low出力発生




図 15.43 SCK 端子からポート端子へ切り替えるときの動作

(b) 使用上の注意事項

SCK 端子をポートに切り替える際に発生する Low 出力を回避する場合、下記の手順で行ってください。

この手順は、SCK端子を一度入力状態にするため、あらかじめSCK / ポート端子を外部回路でプルアップしてください。

DDR = 1、DR = 1、C/A = 1、CKE1 = 0、CKE0 = 0、TE = 1の状態より以下の1~5の順で設定してください。

- 1. シリアルデータ送信終了
- 2. TEビット=0
- 3. CKE1ビット=1
- 4. C/Aビット=0 ... ポート出力に切り替え
- 5. CKE1ビット=0




図 15.44 SCK 端子からポート端子へ切り替えるときの動作(Low 出力の回避例)

15.10.8 レジスタアドレスの割り当てと選択

シリアルコミュニケーションインタフェースの一部のレジスタは、他のレジスタと同じアドレスに割り当てられています。それぞれのレジスタの選択はシリアルコントロールレジスタ(SCRX)の IICE ビットで行います。レジスタアドレスの詳細は「26.1 レジスタアドレス一覧(アドレス順)」を参照してください。

16. I^2C バスインタフェース (IIC) (オプション)

r²C バスインタフェースはオプションです。オプション機能を仕様する場合には次の点にご注意ください。

1. マスクROM版では、オプション機能を使用する製品型名にはWが付加されます。

例: HD6432239WTEなど

H8S/2258 グループ、H8S/2239 グループ、H8S/2238 グループは、2 チャネルの I²C バスインタフェースを内蔵 しています。

 I^2 C バスインタフェースは、フィリップス社が提唱する I^2 C バス(Inter IC Bus)インタフェース方式に準拠しており、サブセット機能を備えています。 I^2 C バスを制御するレジスタの構成が一部フィリップス社と異なります

I²C バスインタフェースを用いたデータ転送は、各チャネルで、データライン (SDA) 1 本、クロックライン (SCL) 1 本で構成され、コネクタやプリント基板の面積などを経済的に使用できます。

- 【注】 1. H8S/2237 グループ、H8S/2227 グループには I²C バスインタフェースはありません。
 - 2. 電源電圧範囲 2.2~2.7V では I²C バスインタフェースは使用できません。

16.1 特長

I²Cバスフォーマットまたはクロック同期式シリアルフォーマットに設定可能
 I²Cバスフォーマット:アドレッシングフォーマットでアクノリッジビットあり、マスタ、スレーブ動作クロック同期式シリアルフォーマット:ノンアドレッシングフォーマットでアクノリッジビットなし、マスタ動作専用

I²C バスフォーマット

- スレーブアドレスを2通り設定可能
- マスタモードでは開始条件、停止条件を自動生成
- 受信時、アクノリッジの出力レベルを選択可能
- 送信時、アクノリッジビットを自動ロード
- マスタモード時のウェイト機能

アクノリッジを除くデータ転送後、SCLをLowレベルにしてウェイト状態にすることが可能。ウェイト状態は、割り込みフラグをクリアすることで解除。

• スレーブモード時のウェイト機能

アクノリッジを除くデータ転送後、SCLをLowレベルにしてウェイト要求を発生することが可能。ウェイト要求は、次の転送が可能になった時点で解除。

• 割り込み要因

データ転送終了時(送信モードに遷移したとき、およびマスタ競合負けのあとのアドレス受信を含む) アドレス一致時(スレープ受信モードでスレープアドレスが一致したとき、またはゼネラルコールアドレスを受信したとき)

開始条件検出時(マスタモード時)

停止条件検出時(スレーブモード時)

- マスタモード時、16種類の内部クロック選択可能
- バスを直接駆動可能

P35/SCL0、P34/SDA0の2端子は、バス駆動機能選択時NMOSオープンドレイン出力

P33/SCL1、P32/SDA1の2端子は、バス駆動機能選択時はNMOSのみで出力

 I^2C バスインタフェースのブロック図を図 16.1 に示します。入出力端子の外部回路接続例を、図 16.2 に示します。チャネル 0 の入出力端子は、NMOS オープンドレインであり、本 LSI の電源(V_{CC})電圧を超える電圧印加が可能です。印加電圧の上限は、電源(V_{CC})電圧範囲+0.3V としてください。チャネル 1 の入出力端子は NMOS のみにより駆動されるため、見かけ上 NMOS オープンドレインと同様の動作をします。 しかし、入出力端子に印加可能な電圧は、本 LSI の電源(V_{CC})電圧に依存します。




図 16.1 I²C バスインタフェースのブロック図




図 16.2 I²C バスインタフェース接続例 (本 LSI がマスタの場合)

16.2 入出力端子

I²C バスインタフェースで使用する端子を表 16.1 に示します。

記号* 入出力 シリアルクロック端子 SCL0 入出力 IIC_0 シリアルクロック入出力端子 シリアルデータ端子 SDA0 入出力 IIC_0 シリアルデータの入出力端子 シリアルクロック端子 SCL1 入出力 IIC_1 シリアルクロック入出力端子 シリアルデータ端子 SDA1 入出力 IIC_1 シリアルデータの入出力端子

表 16.1 端子構成

【注】 * 本文中ではチャネルを省略し、それぞれ SCL、SDA と略称します。

16.3 レジスタの説明

IIC には以下のレジスタがあります。ICDR と SARX、ICMR と SAR は同じアドレスに割り付けられており、ICCR の ICE ビットによりアクセスできるレジスタが変わります。ICE = 0 のとき SAR と SARX、ICE = 1 のとき ICMR と ICDR がアクセスできます。モジュールストップコントロールレジスタについては「24.1.2 モジュールストップコントロールレジスタ A ~ C (MSTPCRA ~ MSTPCRC) 」を参照してください。

- I²Cバスデータレジスタ_0 (ICDR_0)*
- スレーブアドレスレジスタ_0(SAR_0)*
- 第2スレープアドレスレジスタ_0 (SARX_0)*
- I²Cバスモードレジスタ_0 (ICMR_0)*
- I²Cバスコントロールレジスタ_0 (ICCR_0) *
- I²Cバスステータスレジスタ_0 (ICSR_0) *
- I²Cバスデータレジスタ_1 (ICDR_1) *
- スレーブアドレスレジスタ_1(SAR_1)*
- 第2スレーブアドレスレジスタ_1 (SARX_1)*
- I^2C \vec{I} $\vec{$
- I²Cバスコントロールレジスタ_1 (ICCR_1) *
- DDCスイッチレジスタ(DDCSWR)
- シリアルコントロールレジスタX(SCRX)
- 【注】 * I²C バスインタフェースの一部のレジスタは、他のレジスタと同じアドレスに割り当てられています。それぞれのレジスタの選択は、シリアルコントロールレジスタ X (SCRX)のIICE ビットで行います。

16.3.1 I^2C バスデータレジスタ (ICDR)

ICDR は、8 ビットのリード / ライト可能なレジスタで、送信時は送信用データレジスタとして、受信時は受信用データレジスタとして機能します。ICDR は内部でシフトレジスタ(ICDRS)、受信パッファ(ICDRR)、送信パッファ(ICDRT)に分かれています。3 本のレジスタ間のデータ転送はバス状態の変化に関連付けられて自動的に行われ、TDRE や RDRF などの内部フラグの状態に影響を与えます。TDRE は 1 のとき送信パッファが空の状態で CPU から次の送信データをライト可能であることを示します。RDRF は 1 のとき受信パッファに有効な受信データが格納されていることを示します。

シフトレジスタで1フレームのデータを送受信後、送信モードでは送信バッファに次の送信データがあると (TDRE フラグが0の場合)自動的にシフトレジスタへ転送されます。シフトレジスタで1フレームのデータを 送受信後、受信モードでは受信バッファに以前のデータがない場合(RDRF フラグが0の場合)、自動的にシフトレジスタから受信バッファにデータが転送されます。

1 フレームのアクノリッジを除いたビット数が 8 ビットに満たない場合、送受信データの格納される位置が異なります。送信データは、MLS=0 のとき MSB 側に、MLS=1 のとき LSB 側に詰めて書き込んでください。受信データは、MLS=0 のとき LSB 側に、MLS=0 のとき MSB 側に詰めて格納されます。

ICDR は ICCR の ICE ビットを 1 に設定したときのみアクセス可能です。ICDR の初期値は不定です。

内部フラグ TDRE、RDRF は次のような条件でセット / クリアされます。TDRE、RDRF は割り込みフラグの 状態に影響を与えます。

ビット	ビット名	初期値	R/W	説 明
	TDRE			トランスミットデータレジスタエンプティ
				[セット条件]
				• 送信モードのとき、I ² C バスフォーマット、シリアルフォーマットのマスタモードで開始条件を発行後、バスラインの状態から開始条件成立を検出したとき
				送信バッファからシフトレジスタにデータが転送されたとき
				• 開始条件検出後、受信モードから送信モードに切り替えたとき
				[クリア条件]
				● 送信モードで ICDR (送信バッファ) に送信データをライトしたとき
				• I ² C バスフォーマットまたはシリアルフォーマットで停止条件を発行後、バスラインの状態から停止条件成立を検出したとき
				● I ² C バスフォーマットで停止条件を検出したとき
				• 受信モードのとき
	RDRF			レシープデータレジスタフル
				[セット条件]
				シフトレジスタから受信バッファにデータが転送されたとき
				[クリア条件]
				● 受信モードで ICDR(受信バッファ)の受信データをリードしたとき

16.3.2 スレーブアドレスレジスタ(SAR)

SAR はスレープアドレスと転送フォーマットを設定します。ICCR の ICE ビットが 0 にクリアされているときのみアクセス可能です。

ビット	ビット名	初期値	R/W	説 明
7	SVA6	0	R/W	スレープアドレス6~0
6	SVA5	0	R/W	スレープアドレスを設定します。
5	SVA4	0	R/W	
4	SVA3	0	R/W	
3	SVA2	0	R/W	
2	SVA1	0	R/W	
1	SVA0	0	R/W	
0	FS	0	R/W	SARX の FSX との組み合わせで転送フォーマットを選択します。表 16.2 を参
				照してください。

16.3.3 第2スレーブアドレスレジスタ (SARX)

SARX は第 2 スレープアドレスと転送フォーマットを設定します。ICCR の ICE ビットが 0 にクリアされているときのみアクセス可能です。

ビット	ビット名	初期値	R/W	説 明
7	SVAX6	0	R/W	第2スレーブアドレス6~0
6	SVAX5	0	R/W	第2スレープアドレスを設定します。
5	SVAX4	0	R/W	
4	SVAX3	0	R/W	
3	SVAX2	0	R/W	
2	SVAX1	0	R/W	
1	SVAX0	0	R/W	
0	FSX	1	R/W	SAR の FS との組み合わせで転送フォーマットを選択します。表 16.2 を参照
				してください。

表 16.2 転送フォーマット

SAR	SARX	転送フォーマット
FS	FSX	
0	0	ぱC バスフォーマットで SAR と SARX をスレーブアドレスとして使用
0	1	I ² C バスフォーマットで SAR のみスレーブアドレスとして使用
1	0	I ² C バスフォーマットで SARX のみスレーブアドレスとして使用
1	1	クロック同期式シリアルフォーマット(SAR と SARX は無効となります)

16.3.4 I^2C バスモードレジスタ (ICMR)

ICMR は転送フォーマットと転送レートを設定します。ICCRのICEビットが1のときだけアクセスできます。

ビット	ビット名	初期値	R/W	説 明		
7	MLS	0	R/W	MSB ファースト / LSB ファースト選択		
				0: MSB ファースト		
				1: LSB ファースト		
				ぱC バスフォーマットで使用するときは 0 に設定してください。		
6	WAIT	0	R/W	ウェイト挿入ビット		
				I ² C バスフォーマットでマスタモードのときのみ有効		
				WAIT=1のとき、データの最終ビットのクロックが立ち下がったあと、ICCR		
				の IRIC フラグが 1 にセットされウェイト状態(SCL = Low レベル)となりま		
				す。ICCR の IRIC フラグを 0 にクリアすることでウェイト状態を解除しアクノ リッジの転送を行います。		
				WAIT=0のときはウェイトは挿入されず、データとアクノリッジを連続して転		
				送します。		
				ICCR の IRIC フラグは、WAIT の設定にかかわらず、アクノリッジの転送が完		
				了した時点で1にセットされます。		
5	CKS2	0	R/W	転送クロック選択 2~0		
4	CKS1	0	R/W	マスタモードのときのみ有効		
3	CKS0	0	R/W	SCRX レジスタの IICX1、IICX0 との組み合わせで転送レートを選択します。表		
				16.3を参照してください。		
2	BC2	0	R/W	ビットカウンタ2~0		
1	BC1	0	R/W	次に転送するデータのビット数を指定します。I ² Cバスフォーマットでは、デ		
0	BC0	0	R/W	ータにアクノリッジ 1 ビットが加算されて転送されます。設定は転送フレーム 関でにアクノザント、また、000 NM の原本部ウオス組合は、COL が Low 場節		
				間で行ってください。また、000以外の値を設定する場合は、SCLがLow状態で行ってください。これらのビットはアクノリッジを含むデータ転送終了後、		
				自動的に 000 に戻ります。		
				ぱC バスフォーマット クロック同期式シリアルフォーマット		
				000:9ビット 000:8ビット		
				001:2ビット 001:1ビット		
				010:3ピット 010:2ピット		
				011:4 ピット 011:3 ピット		
				100:5 ピット 100:4 ピット		
				101:6ビット 101:5ビット		
				110:7ピット 110:6ピット		
				111:8ピット 111:7ピット		

表 16.3 転送レート

SCRX	ICMR			クロック	転送レート				
ビット 5、6	ビット5	ビット4	ビット3						
IICX	CKS2	CKS1	CKS0		φ=5MHz* ³	φ=8MHz* ³	φ=10MHz	φ=16MHz* ²	φ=20MHz* ²
0	0	0	0	ф/28	179kHz	286kHz	357kHz	571kHz* ¹	714kHz* ¹
0	0	0	1	ф/40	125kHz	200kHz	250kHz	400kHz	500kHz* ¹
0	0	1	0	ф/48	104kHz	167kHz	208kHz	333kHz	417kHz* ¹
0	0	1	1	ф/64	78.1kHz	125kHz	156kHz	250kHz	313kHz
0	1	0	0	ф/80	62.5kHz	100kHz	125kHz	200kHz	250kHz
0	1	0	1	ф/100	50.0kHz	80.0kHz	100kHz	160kHz	200kHz
0	1	1	0	ф/112	44.6kHz	71.4kHz	89.3kHz	143kHz	179kHz
0	1	1	1	ф/128	39.1kHz	62.5kHz	78.1kHz	125kHz	156kHz
1	0	0	0	ф/56	89.3kHz	143kHz	179kHz	286kHz	357kHz
1	0	0	1	ф/80	62.5kHz	100kHz	125kHz	200kHz	250kHz
1	0	1	0	ф/96	52.1kHz	83.3kHz	104kHz	167kHz	208kHz
1	0	1	1	ф/128	39.1kHz	62.5kHz	78.1kHz	125kHz	156kHz
1	1	0	0	ф/160	31.3kHz	50.0kHz	62.5kHz	100kHz	125kHz
1	1	0	1	ф/200	25.0kHz	40.0kHz	50.0kHz	80.0kHz	100kHz
1	1	1	0	ф/224	22.3kHz	35.7kHz	44.6kHz	71.4kHz	89.3kHz
1	1	1	1	ф/256	19.5kHz	31.3kHz	39.1kHz	62.5kHz	78.1kHz

[【]注】 *1 ぱC バスインタフェース仕様(通常モード:最大 100kHz、高速モード:最大 400kHz)の範囲外となります。

^{*2} H8S/2239 グループのみです。

^{*3} H8S/2258 グループは動作範囲外です。

16.3.5 シリアルコントロールレジスタX(SCRX)

SCRX は、IIC の動作モードの制御を行います。

ビット	ビット名	初期値	R/W	説 明
7		0	R/W	リザーブビット
				初期値を変更しないでください。
6	IICX1	0	R/W	ぱC トランスファレートセレクト 1、0
5	IICX0	0	R/W	IICの動作を制御するビットです。I ² C バスモードレジスタ (ICMR)の CKS2 ~ CKSO と組み合わせて、マスタモードでの転送レートを選択します。転送レートについては表 16.3 を参照してください。
				IICX1 は IIC_1 を、IICX0 は IIC_0 を制御します。
4	IICE	0	R/W	I ² C マスタイネーブル IIC のデータレジスタと制御レジスタ(ICCR、ICSR、ICDR/SARX、ICMR/SAR) の CPU アクセスを制御します。
				0:データレジスタと制御レジスタの CPU アクセスを禁止
				1:データレジスタと制御レジスタの CPU アクセスを許可
3	FLSHE	0	R/W	ビット3の詳細は、「20.5.7 シリアルコントロールレジスタX(SCRX)」 を参照してください。
2~0		すべて 0	R/W	リザーブビット
				初期値を変更しないでください。

16.3.6 I^2C バスコントロールレジスタ (ICCR)

ICCR は I^2 C バスインタフェースの制御ビットと割り込み要求フラグで構成されています。

ビット	ビット名	初期値	R/W	説明
7	ICE	0	R/W	l²C バスインタフェースイネーブル
				このビットを1にセットすると I²C バスインタフェースモジュールは送受信可
				能となり、SCL、SDA 端子と接続されてバスを駆動できる状態になります。
				また、ICMR、ICDR がアクセス可能となります。
				このビットがクリアされた状態では、SCL/SDA は出力禁止(SCL/SDA への入
				力は有効)となります。SAR、SARX がアクセス可能となります。
6	IEIC	0	R/W	I ² C バスインタフェース割り込みイネーブル
				このビットが1のとき IRIC による割り込み要求がイネーブルになります。
5	MST	0	R/W	マスタ / スレーブ選択
4	TRS	0	R/W	送受信選択
				00:スレーブ受信モード
				01:スレーブ送信モード
				10:マスタ受信モード
				11:マスタ送信モード
				I ² C バスフォーマットのマスタモードでバス競合負けをするとこれらのビット
				は共にハードウェアによってクリアされます。スレーブ受信モードでは、開始
				条件直後の第1フレームの R/W ビットによりハードウェアによって自動的に
				受信モードまたは送信モードに設定されます。これらハードウェアによってセ
				ットまたはクリアされたビットは一度読み出すことによって再設定が可能に
				なります。転送中の TRS ビットの変更はアクノリッジを含めたフレーム転送
				完了まで保留され、転送完了後に切り替わります。

ビット	ビット名	初期値	R/W	説明
3	ビット名 ACKE	初期値 O	R/W R/W	説 明 アクノリッジピット判定選択 1: 受信したアクノリッジピットが1のとき転送を中断します。 0: 受信したアクノリッジピットを無視して連続的に転送を行います。受信したアクノリッジピットは ACKB ピットに反映されず、常時0となります。 本 LSI では転送を連続的に行うために、DTC を利用することができます。DTCは、2つある割り込みフラグ(IRICとIRTR)のうち、IRTRフラグが1にセットされた場合に起動します。ACKE ピットが0の場合、アクノリッジピットの内容にかかわらずデータ送信完了時にTDRE、IRIC、IRTRフラグがセットされます。ACKE ピットが1の場合、アクノリッジピットが1でデータ送信が完了すると TDRE、IRIC、IRTRフラグがセットされ、アクノリッジピットが1でデータ送信が完了すると IRIC フラグだけがセットされます。 DTC が起動されると、所定のデータ転送を実行したあと、TDRE、IRIC、IRTRフラグを0にクリアします。そのため、データを連続的に転送している間は割り込みが発生しませんが、ACKE ピットが1の場合にアクノリッジピットが1でデータ送信が完了すると、DTC は起動されず、許可されていれば割り込みが発生します。 アクノリッジピットは、受信デバイスによって、受信したデータの処理完了な
2	BBSY	0	R/W	どの意味を持たせる場合と、まったく意味を持たせず1固定の場合があります。 バスビジー スレーブモードではBBSY フラグをリードすることにより、「Cパスが占有されているか解放されているかを確認できます。BBSY フラグは、SCL = High レベルの状態で SDA が High レベルから Low レベルに変化すると開始条件が発行されたと認識し、1にセットされます。SCL = High レベルの状態で SDA が Low レベルから High レベルに変化すると停止条件が発行されたと認識し、0 にクリアされます。スレーブモード時の BBSY フラグのライトは無効です。マスタモードでは開始条件、停止条件の発行に使用します。開始条件を発行する場合、BBSY に 1、SCP に 0をライトします。開始条件の再送信も同様です。停止条件の発行は BBSY に 0、SCP に 0をライトすることで行います。開始条件/停止条件の発行には、MOV命令を用いてください。開始条件の発行に先立って、「Cパスインタフェースをマスタ送信モードに設定する必要があります。

ビット	ビット名	初期値	R/W	説 明					
1	IRIC	0	R/W	I ² C バスインタフェース割り込み要求フラグ					
				表 16.4 をあわせて参照してください。					
				「 ² C パスインタフェース割り込み要求フラグ表 16.4 をあわせて参照してください。 [セット条件] 「 ² C パスフォーマットでマスタモードのとき ・開始条件を発行後、パスラインの状態から開始条件を検出したとき(第1レーム送信のため TDRE フラグが1にセットされたとき) ・WAIT=1で、データとアクノリッジの間にウェイトを挿入したとき ・データ転送終了時(TDRE または RDRF フラグが1にセットされたとき) ・パス競合負けのあと、スレーブアドレスを受信したとき ・ACKE ピットが1で、アクノリッジピットとして1を受信したとき(ACK ピットが1にセットされたとき) 「 ² C パスフォーマットでスレーブモードのとき ・スレーブアドレス(SVA、SVAX)が一致したとき(AAS、AASX フラグがにセットされたとき)、およびその後の再送開始条件または停止条件検出でのデータ転送終了時(TDRE または RDRF フラグが1にセットされたとき)、およびその後の再送開始件または停止条件検出までのデータ転送終了時(TDRE または RDRF フラが1にセットされたとき) ・ACKE ピットが1で、アクノリッジピットとして1を受信したとき(ACKB ピットが1で、アクノリッジピットとして1を受信したとき(ACKB ピットが1にセットされたとき) ・停止条件を検出したとき(STOP または ESTP フラグが1にセットされたとき) ・データ転送終了時(TDRE または RDRF フラグが1にセットされたとき) ・プリアルフォーマットで開始条件を検出したとき 上記のほか、TDRE、RDRF 内部フラグが1にセットされる条件が発生したき					
				I ² C バスフォーマットでマスタモードのとき					
				• 開始条件を発行後、バスラインの状態から開始条件を検出したとき(第1フレーム送信のため TDRE フラグが1にセットされたとき)					
				● WAIT=1 で、データとアクノリッジの間にウェイトを挿入したとき					
				● データ転送終了時(TDRE または RDRF フラグが 1 にセットされたとき)					
				• バス競合負けのあと、スレーブアドレスを受信したとき					
				● ACKE ビットが1で、アクノリッジビットとして1を受信したとき(ACKB					
				ビットが1にセットされたとき)					
				I ² C バスフォーマットでスレーブモードのとき					
				● スレーブアドレス (SVA、SVAX) が一致したとき (AAS、AASX フラグが 1 にセットされたとき)、およびその後の再送開始条件または停止条件検出までのデータ転送終了時(TDRE または RDRF フラグが 1 にセットされたとき)					
				 ゼネラルコールアドレス(RW ビットも含めた1フレームが H'00)を検出したとき(ADZ フラグが1にセットされたとき)、およびその後の再送開始条件または停止条件検出までのデータ転送終了時(TDRE または RDRF フラグが1にセットされたとき) 					
				● ACKE ビットが1で、アクノリッジビットとして1を受信したとき					
				(ACKB ビットが 1 にセットされたとき)					
				● 停止条件を検出したとき(STOP または ESTP フラグが 1 にセットされたとき)					
				クロック同期式シリアルフォーマットのとき					
				● データ転送終了時(TDRE または RDRF フラグが 1 にセットされたとき)					
				• シリアルフォーマットで開始条件を検出したとき					
				上記のほか、TDRE、RDRF内部フラグが1にセットされる条件が発生したとき					
				[クリア条件]					
				● 1 の状態をリードしたあと、0 をライトしたとき					
				• DTC で ICDR をリード / ライトしたとき					
				(TDRE または RDRF フラグが 0 にクリアされたとき)					
				(クリア条件とならない場合もあるため詳細は「16.4.8 DTC による動作」					
				を参照)					
0	SCP	1	W	開始条件/停止条件発行禁止ビット					
				SCP ビットはマスタモードでの開始条件 / 停止条件の発行を制御します。					
				開始条件を発行する場合、BBSY に 1、SCP に 0 をライトします。開始条件の					
				再送信時も同様に行います。停止条件の発行はBBSYに 0、SCPに 0をライト					
				することで行います。本ビットは、リードすると常に1が読み出されます。ラ イトしてもデータは格納されません。					
				コークともケークは作品できた。					

 I^2C バスフォーマットで IRIC = 1 となり割り込みが発生した場合には、IRIC = 1 となった要因を調べるために、他のフラグを調べる必要があります。各要因には、それぞれ対応するフラグがありますが、データ転送終了時に関しては注意が必要です。

内部フラグである TDRE または RDRF フラグがセットされたとき、リード可能な IRTR フラグがセットされる場合とされない場合があります。 DTC 起動要求フラグである IRTR フラグがデータ転送終了時にセットされないのは、 I^2 C バスフォーマットでスレーブモードの場合に、スレーブアドレス (SVA) またはゼネラルコールアドレスが一致したあとの再送開始条件または停止条件検出までの期間です。

IRIC フラグ、IRTR フラグがセットされているときでも、内部フラグである TDRE または RDRF フラグがセットされていない場合があります。 DTC を利用した連続的な転送の場合、設定した回数の転送終了時には、IRIC フラグおよび IRTR フラグはクリアされません。一方、設定した回数の ICDR のリード / ライトは完了しているため TDRE または RDRF フラグはクリアされています。

各フラグと転送状態の関係を表 16.4 に示します。

MST	TRS	BBSY	ESTP	STOP	IRTR	AASX	AL	AAS	ADZ	ACKB	状 態
1/0	1/0	0	0	0	0	0	0	0	0	0	アイドル状態
											(フラグクリア要)
1	1	0	0	0	0	0	0	0	0	0	開始条件発行
1	1	1	0	0	1	0	0	0	0	0	開始条件成立
1	1/0	1	0	0	0	0	0	0	0	0/1	マスタモードウェイト
1	1/0	1	0	0	1	0	0	0	0	0/1	マスタモード送受信終了
0	0	1	0	0	0	1/0	1	1/0	1/0	0	アービトレーションロスト
0	0	1	0	0	0	0	0	1	0	0	スレーブモード第 1 フレー
											ムで SAR に一致
0	0	1	0	0	0	0	0	1	1	0	ゼネラルコールアドレスに 一致
0	0	1	0	0	0	1	0	0	0	0	SARX に一致
0	1/0	1	0	0	0	0	0	0	0	0/1	スレーブモード送受信終了
											(SARX 一致後以外)
0	1/0	1	0	0	1	1	0	0	0	0	スレーブモード送受信終了
0	1	1	0	0	0	1	0	0	0	1	(SARX一致後)
0	1/0	0	1/0	1/0	0	0	0	0	0	0/1	停止条件検出

表 16.4 フラグと転送状態の関係

16.3.7 I^2C バスステータスレジスタ (ICSR)

ICSR はステータスフラグで構成されます。

ビット	ビット名	初期値	R/W	説明
7	ESTP	0	R/(W)*	エラー停止条件検出フラグ
				I ² C バスフォーマットでスレーブモードのとき有効
				[セット条件]
				• フレームの転送の途中で停止条件を検出したとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				• IRIC フラグが 0 にクリアされたとき
6	STOP	0	R/(W)*	正常停止条件検出フラグ
				I ² C バスフォーマットでスレーブモードのとき有効
				[セット条件]
				• フレームの転送の完了後に停止条件を検出したとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				• IRIC フラグが 0 にクリアされたとき
5	IRTR	0	R/(W)*	I ² C バスインタフェース連続送受信割り込み要求フラグ
				[セット条件]
				I ² C バスフォーマットでスレーブモードのとき
				● AASX = 1 の状態で TDRE または RDRF フラグが 1 にセットされたとき
				I ² C バスフォーマットでスレープモードのとき以外
				• TDRE または RDRF フラグが 1 にセットされたとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				● ICE = 1 の状態で IRIC フラグが 0 にクリアされたとき
4	AASX	0	R/(W)*	第2スレープアドレス認識フラグ
				[セット条件]
				● スレープ受信モード、FSX=0で第2スレープアドレスを検出したとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				• 開始条件を検出したとき
				• マスタモードのとき

ビット	ビット名	初期値	R/W	説 明
3	AL	0	R/(W)*	アービトレーションロストフラグ
				マスタモード時にバス競合負けをしたことを示します。
				[セット条件]
				● SCL の立ち上がりで内部 SDA と SDA 端子が不一致のとき
				• SCL の立ち下がりで内部 SCL が High レベルのとき
				[クリア条件]
				● 1 の状態をリードしたあと、0 をライトしたとき
				● ICDR をライト(送信時)またはリード(受信時)したとき
2	AAS	0	R/(W)*	スレープアドレス認識フラグ
				[セット条件]
				• スレーブ受信モードかつFS = 0 でスレーブアドレスまたはゼネラルコールア
				ドレス(R/W ビットも含めた1フレームが H'00)を検出したとき
				[クリア条件]
				• ICDR にデータをライト(送信時)、または ICDR のデータをリード(受信時) したとき
				● 1 の状態をリードしたあと、0 をライトしたとき
				• マスタモードのとき
1	ADZ	0	R/(W)*	ゼネラルコールアドレス認識フラグ
				I ² C バスフォーマットのスレーブ受信モードで、開始条件直後の第 1 フレーム
				でゼネラルコールアドレス(H'00)を検出したことを示します。
				[セット条件]
				● スレーブ受信モードかつ、(FSX = 0 または FS = 0)でゼネラルコールアドレス(R/W ビットも含めた 1 フレームが H'00)を検出したとき
				[クリア条件]
				• ICDR にデータをライト(送信時)、または ICDR のデータをリード(受信時) したとき
				● 1 の状態をリードしたあと、0 をライトしたとき
				• マスタモードのとき
				│ │ FS=1 かつ FSX=0 でゼネラルコールアドレスを検出した場合、ADZ フラグは 1 │
				にセットされますが、ゼネラルコールアドレスは認識されません (AAS フラグ
				は1にセットされません)。

ビット	ビット名	初期値	R/W	説 明
0	ACKB	0	R/W	アクノリッジビット
				アクノリッジデータを格納するビットです。
				送信モード
				[セット条件]
				● 送信モードかつ ACKE = 1 でアクノリッジビットとして 1 を受信したとき
				[クリア条件]
				● 送信モードかつ ACKE = 1 でアクノリッジビットとして 0 を受信したとき
				• ACKE ビットに 0 をライトしたとき
				受信モード
				0:データを受信したあと、アクノリッジデータとして0を送出します。
				1:データを受信したあと、アクノリッジデータとして1を送出します。
				本ビットをリードすると、送信時(TRS = 1 のとき)にはロードした値(受信
				デバイスから返ってきた値)が読み出され、受信時 (TRS = 0 のとき)には設定した値が読み出されます。
				また、本ビットをライトすると TRS の値にかかわらず受信時に送信するアク
				ノリッジデータの設定値を書き換えます。ICSR レジスタのフラグをビット操
				作命令によって書き換えた場合は、ACKB ビットのリード値でアクノリッジデ
				ータの設定値を書き換えますので、再度アクノリッジデータを設定し直してく ださい。
				マスタモードで送信動作を終了して停止条件を発行する場合、もしくはスレー
				プモードで送信動作を終了してマスタデバイスが停止条件を発行できるよう
				に SDA を開放する場合は、その前に ACKE ビットに 0 をライトして ACKB フ
				ラグを O にクリアしてください。

【注】 * フラグをクリアするための0ライトのみ可能です。

16.3.8 DDC スイッチレジスタ (DDCSWR)

DDCSWR は I²C バスインタフェースの内部ラッチクリアの制御を行います。

ビット	ビット名	初期値	R/W	説 明
7 ~ 4		すべて 0	R/(W)*	リザーブビット
				0をライトしてください。
3	CLR3	1	W	I ² C バスインタフェースクリア 3∼0
2	CLR2	1	W	CLR3~CLR0 ビットの設定により、I ² C バスインタフェースの内部ラッチ回路
1	CLR1	1	W	へのクリア信号が発生し、内部状態を初期化します。なお、CLR3~CLR0 への
0	CLR0	1	W	ライトデータは保持されません。I ² C バスインタフェースをクリアする場合は 必ず MOV 命令を使用してください。BCLR 命令などのビット操作命令は使用
				しないでください。
				00××:設定禁止
				0100:設定禁止
				0101:IIC_0 内部ラッチクリア
				0110:IIC_1 内部ラッチクリア
				0111:IIC_0、IIC_1 内部ラッチクリア
				1×××:設定無効

【記号説明】x: Don't care

【注】 * 0ライトのみ可能です。

16.4 動作説明

 I^2 C バスインタフェースには、 I^2 C バスフォーマットとクロック同期式シリアルフォーマットがあります。

16.4.1 $I^{2}C$ バスデータフォーマット

 I^2 C バスフォーマットは、アドレッシングフォーマットでアクノリッジビットが付加されます。アドレッシングフォーマットは開始条件に続く第 I フレームは必ず 8 ビット構成となります。 I^2 C バスフォーマットを図 16.3 に示します。クロック同期式シリアルフォーマットは、ノンアドレッシングフォーマットでアクノリッジビットはありません。これを図 16.4 に示します。 I^2 C バスタイミングを図 16.5 に示します。




図 16.3 I^2C バスデータフォーマット (I^2C バスフォーマット)




図 16.4 I²C バスデータフォーマット (シリアルフォーマット)




図 16.5 I²C バスタイミング

【記号説明】

S:開始条件。マスタデバイスが SCL = High レベルの状態で SDA を High レベルから Low レベルに変化させます。

SLA : スレーブアドレス

R/W : 送受信の方向を示します。1 のときスレーブデバイスからマスタデバイスへ、0 のときマスタデバイスからスレー

ブデバイスヘデータを送信します。

A : アクノリッジ。受信デバイスが SDA を Low レベルにします。

DATA : 送受信データ

P: 停止条件。マスタデバイスが SCL = High レベルの状態で SDA を Low レベルから High レベルに変化させます。

16.4.2 初期設定

データ送信/受信を開始するとき、以下の手順に従い IIC を初期化してください。




図 16.6 IIC の初期化フローチャートの例

【注】 ICMR レジスタの書き換えは、必ず送受信動作の終了後に行ってください。 送受信動作の途中で ICMR レジスタに対しライト動作を行うと、ビットカウンタ BC2~BC0 の値が不正に書き換えられ、 正常に動作しなくなる恐れがあります。

16.4.3 マスタ送信動作

I²C バスフォーマットによるマスタ送信モードでは、マスタデバイスが送信クロック、送信データを出力し、 スレーブデバイスがアクノリッジを返します。

図 16.7 にマスタ送信モードのフローチャート例を示します。




図 16.7 マスタ送信モードフローチャート例

以下に ICDR (ICDRT) のライト動作に同期して、データを逐次的に送信する送信手順と動作を示します。

- 1. 「16.4.2 初期設定」に従い初期設定を行います。
- 2. ICCRのBBSYフラグをリードし、バスがフリー状態であることを確認します。
- 3. ICCRのMST、TRSビットをそれぞれ1にセットしてマスタ送信モードに設定します。
- 4. ICCRにBBSY=1かつSCP=0をライトします。これにより、SCLがHighレベルのときSDAをHighレベルからLowレベルに変化させ、開始条件を生成します。
- 5. 開始条件の生成に伴いIRIC、IRTRフラグが1にセットされます。このとき、ICCRのIEICビットが1にセットされているとCPUに対して割り込み要求を発生します。
- 6. 開始条件を検出後、ICDRにデータ (スレーブアドレス $+R/\overline{W}$) をライトします。

 I^2 Cバスフォーマット(SARのFSビットまたはSARXのFSXビットが0のとき)では、開始条件に続く第1フレームデータは7ビットのスレープアドレスと送信 / 受信の方向 (R/\overline{W}) を示します。

次に転送終了を判断するためIRICフラグを0にクリアします。

ここでICDRのライトとIRICフラグのクリアは連続的に行い、他の割り込み処理が入らないようにしてください。もしIRICフラグのクリアまでに1バイト分の転送時間が経過した場合には転送終了を判定することができなくなります。

マスタデバイスは図16.8で示すタイミングで送信クロックとICDRにライトされたデータを順次送出します。選択された(スレープアドレスが一致した)スレーブデバイスは、送信クロックの9クロック目にSDAをLowレベルにし、アクノリッジを返します。

7. 1フレームのデータ送信が終了し、送信クロックの9クロック目の立ち上がりでIRICフラグが1にセットされます。

SCLは1フレーム転送終了後、次の送信データをライトするまで内部クロックに同期して自動的にLowレベルに固定されます。

8. ICSRのACKBビットをリードしてACKB=0であることを確認します。

スレープデバイスがアクノリッジを返さずACKB=1となっている場合は、12.の送信終了処理を行い、再度送信動作をやり直してください。

9. ICDRに送信データをライトします。

次に転送終了を判断するためIRICフラグを0にクリアします。

ここで6.同様にICDRのライトとIRICフラグのクリアは連続的に行ってください。

次フレームの送信は内部クロックに同期して行われます。

10.1フレームのデータ送信が終了し、送信クロックの9クロック目の立ち上がりでIRICフラグが1にセットされます。

SCLは1フレーム転送終了後、次の送信データをライトするまで内部クロックに同期して自動的にLowレベルに固定されます。

11. ICSRのACKBビットをリードします。

スレーブデバイスがアクノリッジを返しACKB=0となっていることを確認します。引き続きデータを送信する場合には、9.に戻り次の送信動作に移ります。スレーブデバイスがアクノリッジを返さずACKB=1となっている場合は、12.の送信終了処理を行います。

12. IRICフラグを0にクリアします。

ICCRのACKEビットに0をライトし、受信したACKBビットの内容を0にクリアします。

ICCRにBBSY=0かつSCP=0をライトします。これにより、SCLがHighレベルのときSDAをLowレベルからHighレベルに変化させ、停止条件を生成します。




図 16.8 マスタ送信モード動作タイミング例 (MLS=WAIT=0のとき)




図 16.9 マスタ送信モード停止条件発行動作タイミング例 (MLS = WAIT = 0 のとき)

16.4.4 マスタ受信動作

I²C バスフォーマットによるマスタ受信モードでは、マスタデバイスが受信クロックを出力し、データを受信し、アクノリッジを返します。スレーブデバイスはデータを送信します。

マスタデバイスは、マスタ送信モードにて開始条件発行後の第一フレームでスレーブアドレス + R/\overline{W} (0: U ード) のデータを送信し、スレーブデバイスを選択したあと、受信動作に切り替えます。

(1) ウェイトを利用した受信動作

図 16.10、図 16.11 にマスタ受信モードのフローチャート例(WAIT=1)を示します。




図 16.10 マスタ受信モード(複数バイト数受信)のフローチャート例(WAIT=1)




図 16.11 マスタ受信モード (1 バイトのみ受信)のフローチャート例 (WAIT=1)

以下にウェイト動作(WAIT ビット)を利用し、ICDR(ICDRR)のリード動作に同期してデータを逐次的に 受信する受信手順と動作を示します。

下記手順は複数バイト受信動作について説明しています。1 バイトのみ受信の場合は一部手順が省略されていますので、図 16.11 のフローチャートに従って動作を行ってください。

ICCRのTRSビットを0にクリアし、送信モードから受信モードに切り替えます。
 ICSRのACKBビットを0にクリアします。(アクノリッジデータの設定)
 IRICフラグを0にクリアし、そのあとにICMRのWAITビットを1にセットします。

- 2. ICDRをリード(ダミーリード)すると受信を開始し、内部クロックに同期して受信クロックを出力し、データを受信します。
- 3. IRICフラグが以下の2条件で1にセットされます。このとき、ICCRのIEICビットが1にセットされていると CPUに対して割り込み要求を発生します。
 - (1)1フレームの受信クロックの8クロック目の立ち下がりでセットされます。
 SCLはIRICフラグがクリアされるまで内部クロックに同期して自動的にLowレベルに固定されます。
 - (2) 1フレームの受信クロックの9クロック目の立ち上がりでセットされます。
 IRTRフラグが1にセットされ、1フレームのデータ受信が終了したことを示します。マスタデバイス
 は引き続き次の受信データの受信クロックを出力します。
- 4. ICSRのIRTRフラグをリードします。
 - IRTRフラグが0の場合は6.のIRICフラグクリアでウェイト解除を行います。
 IRTRフラグが1で、次に受信するデータが最後の受信データの場合は、7.の終了処理を行ってください。
- 5. IRTRフラグが1の場合は、ICDRの受信データをリードします。
- 6. IRICフラグを0にクリアします。ここで5.のICDRのリードとIRICフラグのクリアは連続的に行い、他の割り 込み処理が入らないようにしてください。ウェイト動作時はBC2~0カウンタの値が2以上のときにIRICフ ラグのクリアを行ってください。BC2~0カウンタの値が1または0のときにIRICフラグのクリアを行うと、 転送終了を判定することができなくなります。3.(1)の場合、マスタデバイスは受信クロックの9クロッ ク目を出力するとともに、SDAをLowレベルにし、アクノリッジを返します。
 - 3.から6.を繰り返し行うことにより、データを受信することができます。
- 7. ICSRのACKBビットを1にセットし、最後の受信用アクノリッジデータを設定します。
- 8. IRICフラグが1にセットされてから少なくとも1クロック分の待ち時間をとり、次の受信データの1クロック目が立ち上がるのを待ちます。
- 9. ICCRのTRSビットを1にセットし、受信モードから送信モードに切り替えます。ここで設定したTRSビットの値は次の9クロック目の立ち上がりエッジが入力されてから有効になります。
- 10. ICDRの受信データをリードします。
- 11. IRICフラグを0にクリアします。ここで6.と同様にICDRのリードとIRICフラグのクリアは連続的に行い、他の割り込み処理が入らないようにしてください。ウェイト動作時はBC2~0カウンタの値が2以上のときにIRICフラグのクリアを行ってください。
- 12. IRICフラグが以下の2条件で1にセットされます。
 - (1)1フレームの受信クロックの8クロック目の立ち下がりでセットされます。 SCLはIRICフラグがクリアされるまで内部クロックに同期して自動的にLowレベルに固定されます。

(2)1フレームの受信クロックの9クロック目の立ち上がりでセットされます。

IRTRフラグが1にセットされ、1フレームのデータ受信が終了したことを示します。マスタデバイスは引き続き次の受信データの受信クロックを出力します。

13. ICSRのIRTRフラグをリードします。

IRTRフラグが0の場合は14.のIRICフラグクリアでウェイト解除を行います。
IRTRフラグが1で受信動作が完了している場合は、15.の停止条件発行処理を行ってください。

14. IRTRフラグが0の場合は、IRICフラグを0にクリアし、ウェイトを解除します。

受信動作の完了を検出するため12.のIRICフラグリードに戻ります。

15. ICMRのWAITビットを0にクリアし、ウェイトモードを解除します。

その後、IRICフラグを0にクリアします。

IRICフラグのクリアはWAIT=0の状態で行ってください。

(IRICフラグを0にクリアしたあとにWAITビットを0にクリアし、停止条件発行命令を実行した場合、停止条件が正常に出力されない場合があります。)

- 16. ICDRにある最終受信データをリードします。
- 17. ICCRにBBSY=0かつSCP=0をライトします。これにより、SCLがHighレベルのときSDAをLowレベルから Highレベルに変化させ、停止条件を生成します。




図 16.12 マスタ受信モード動作タイミング例 (MLS=ACKB = 0、WAIT=1 のとき)




図 16.13 マスタ受信モード停止条件発行動作タイミング例 (MLS=ACKB = 0、WAIT=1 のとき)

16.4.5 スレーブ受信動作

スレーブ受信モードでは、マスタデバイスが送信クロック、送信データを出力し、スレーブデバイスがアクノリッジを返します。スレーブデバイスは、マスタが発行する開始条件後の第1フレームのスレーブアドレスと自分のアドレスを比較し、一致したときにマスタデバイスに指定されたスレーブデバイスとして動作します。図 16.14 にスレーブ受信モード時のフローチャート例を示します。




図 16.14 スレーブ受信モードフローチャート例

以下にスレーブ受信モードの受信手順と動作を示します。

- 1. ICCRのICEビットを1にセットします。また、ICMRのMLSビットおよびICCRのMST、TRSビットを動作モードにあわせて設定します。
- 2. マスタデバイスの出力した開始条件を検出すると、ICCRのBBSYフラグが1にセットされます。
- 3. 開始条件後の第1フレームでスレーブアドレスが一致したとき、マスタデバイスに指定されたスレーブデバイスとして動作します。8ビット目のデータ $\left(\mathbb{R}/\overline{\mathbb{W}}\right)$ が0のとき \mathbb{I} CCRの \mathbb{I} RSビットは0のまま変化せず、スレーブ受信動作を行います。
- 4. 受信フレームの9クロック目でスレーブデバイスはSDAをLowレベルにし、アクノリッジを返します。同時にICCRのIRICフラグが1にセットされます。このとき、ICCRのIEICビットが1にセットされていると、CPUに対し割り込み要求を発生します。このとき、RDRF内部フラグが0にクリアされていると、RDRF内部フラグを1にセットして引き続き受信動作を行います。RDRF内部フラグが1にセットされていると、スレーブデバイスは受信クロックの立ち下がりからICDRにデータをリードするまでSCLをLowレベルにします。
- 5. ICDRをリードし、ICCRのIRICフラグを0にクリアします。このときRDRFフラグが0にクリアされます。ここでICDRのリードとIRICフラグのクリアは連続的に行い、他の割り込み処理が入らないようにしてください。もしIRICフラグのクリアまでに1バイト分の転送時間が経過した場合には転送終了を判定することができなくなります。

4.から 5.を繰り返し行うことにより、受信動作を継続できます。SCL が High レベルのとき、SDA が Low レベルから High レベルに変化し停止条件を検出すると、ICCR の BBSY フラグが 0 にクリアされます。




図 16.15 スレープ受信モード動作タイミング例 1 (MLS = ACKB = 0 のとき)




図 16.16 スレーブ受信モード動作タイミング例 2 (MLS = ACKB = 0 のとき)

16.4.6 スレーブ送信動作

スレーブ送信動作は、スレーブ受信モードで開始条件検出後の第1フレーム(アドレス受信フレーム)にてマスタが送信したアドレスと自分のアドレスが一致し、かつ8ビット目のデータ(R/\overline{W})が1(リード)のときに ICCR の TRS ビットが自動的に1にセットされ、スレーブ送信モードになります。

図 16.17 にスレーブ送信モードのフローチャート例を示します。




図 16.17 スレーブ送信モードフローチャート例

スレーブ送信モードでは、スレーブデバイスが送信データを出力し、マスタデバイスが受信クロックを出力 し、アクノリッジを返します。以下にスレーブ送信モードの送信手順と動作を示します。

- 1. スレーブ受信モードの初期設定を行い、自分のアドレス受信を待ちます。
 スレーブ受信モードの初期設定時、ICCRのACKEビットに1をライトしてください。スレーブ送信モード
 に遷移後、アクノリッジビットの受信を有効にするために必要になります。
- 2. 開始条件を検出後の第1フレームでスレープアドレスが一致したとき、9クロック目でスレープデバイスは SDAをLowレベルにし、アクノリッジを返します。また、8ビット目のデータ(R/W)が1のときTRSビットが1にセットされ、自動的にスレーブ送信モードになります。9クロックの立ち上がりのタイミングでIRIC フラグが1にセットされます。このとき、IEICビットが1にセットされているとCPUに対し割り込み要求を 発生します。このとき、TDRE内部フラグは1にセットされています。スレープデバイスは送信クロックの9 クロック目の立ち下がりからICDRにデータをライトするまでSCLをLowレベルにしマスタデバイスが次の 転送クロックを出力できないようにします。
- 3. IRICフラグを0にクリア後、ICDRに送信データをライトします。このときTDRE内部フラグは0にクリアされます。ライトされたデータはICDRSに転送され、TDRE内部フラグとIRICフラグが再び1にセットされます。スレープデバイスはマスタデバイスが出力するクロックに従い、ICDRSに転送されたデータを順次送出します。

送信完了を検知するためにIRICフラグを0にクリアします。ICDRレジスタライトからIRICフラグクリアまでは連続的に行い、この間に割り込み処理を含む他の処理が入らないようにしてください。もし、IRICフラグのクリアまでに1パイト分の転送時間が経過した場合には、転送終了を判定することができなくなります。

- 4. マスタデバイスは転送フレームの9クロック目にSDAをLowレベルにし、アクノリッジを返します。このアクノリッジはICSRのACKEビットが1のとき、ACKBビットに格納されるので転送動作が正常に行われたかどうか確認することができます。1フレームのデータ送信が終了し、送信クロックの9クロック目の立ち上がりでIRICフラグが1にセットされます。TDRE内部フラグが0のときは、ICDRにライトされたデータはICDRSに転送され送信を開始し、TDRE内部フラグとIRICフラグが再び1にセットされます。TDRE内部フラグが1にセットされていると、送信クロックの9クロック目の立ち下がりからICDRにデータライトするまでSCLをLowレベルにします。
- 5. 送信を続ける場合は、次に送信するデータをICDRにライトします。このときTDRE内部フラグは0にクリアされます。送信完了を検知するためにIRICフラグを0にクリアします。ICDRライトからIRICフラグクリアまでは連続的に行い、この間に割り込み処理を含む他の処理が入らないようにしてください。
 - 4.から5.を繰り返し行うことにより、送信動作を継続できます。
- 6. IRICフラグを0にクリアします。

- 7. 送信を終了する場合は、ICCRのACKEビットを0にクリアし、ACKBビットに格納されているアクノリッジビットの値を0にクリアします。
- 8. 次のアドレス受信動作のため、TRSビットを0にクリアし、スレーブ受信モードに設定します。
- 9. スレーブ側でSCLを開放するためにICDRをダミーリードします。
- 10. SCLがHighレベルのときSDAがLowレベルからHighレベルに変化して停止条件を検出すると、ICCRのBBSY フラグが0にクリアされ、ICSRのSTOPフラグが1にセットされます。同時にIRICフラグが1にセットされます。IRICフラグがセットされているときは、IRICフラグを0にクリアします。

再度スレーブ送信動作を行う場合は、初期設定から実施してください。




図 16.18 スレーブ送信モード動作タイミング例 (MLS=0のとき)

16.4.7 IRIC セットタイミングと SCL 制御

割り込み要求フラグ (IRIC) セットタイミングは ICMR の WAIT ビット、SAR の FS ビットおよび SARX の FSX ビットの組み合わせにより異なります。また SCL は、TDRE や RDRF 内部フラグが 1 にセットされている と、1 フレーム転送終了後内部クロックに同期して自動的に Low レベルに固定します。図 16.19 に IRIC セットタイミングと SCL 制御を示します。




図 16.19 IRIC セットタイミングと SCL 制御

16.4.8 DTC による動作

 ${
m I}^2{
m C}$ バスフォーマットでは、スレーブアドレスと ${
m R}/{
m W}$ ビットによるスレーブデバイスおよび転送方向の選択や、アクノリッジビットによる受信の確認および最終フレームの表示などが行われるため、DTC によるデータの連続転送は、割り込みによる CPU 処理と組み合わせて行う必要があります。

表 16.5 は、DTC を利用した処理の例を示します。スレーブモードでも転送データ数がわかっていると仮定しています。

	Σ.	0.0 2.0 1200 銀川	, ,	
項目	マスタ送信モード	マスタ受信モード	スレープ送信モード	スレープ受信モード
スレーブアドレス+	DTC で送信	CPU で送信	CPU で受信	CPU で受信
R/W ビット送信 / 受信	(ICDR ライト)	(ICDR ライト)	(ICDRリード)	(ICDRリード)
ダミーデータリード	_	CPU で処理	_	_
		(ICDRリード)		
本体データ送信/受信	DTC で送信	DTC で受信	DTC で送信	DTC で受信
	(ICDR ライト)	(ICDRリード)	(ICDR ライト)	(ICDRリード)
ダミーデータ (H'FF)	_	_	DTC で処理	_
ライト			(ICDR ライト)	
最終フレーム処理	不要	CPU で受信	不要	CPU で受信
		(ICDRリード)		(ICDRリード)
最終フレーム処理後の	1回目:	不要	ダミーデータ	不要
転送要求処理	CPU でクリア		(H'FF)送出中に終了	
	2回目:		条件を検出して自動的	
	CPU で終了条件発生		にクリア	
DTC 転送データ	送信:実データ数+1	受信:実データ数	送信:実データ数+1	受信:実データ数
フレーム数設定	(+1は、スレーブアド		(+1は、ダミーデータ	
	レス + R/W ビット分)		(H'FF)分)	

表 16.5 DTC による動作例

16.4.9 ノイズ除去回路

SCL 端子および SDA 端子の状態はノイズ除去回路を経由して内部に取り込まれます。図 16.20 にノイズ除去回路のブロック図を示します。

ノイズ除去回路は2段直列に接続されたラッチ回路と一致検出回路で構成されます。SCL 端子入力信号(またはSDA 端子入力信号)がシステムクロックでサンプリングされ、2つのラッチ出力が一致したときはじめて後段へそのレベルを伝えます。一致しない場合は前の値を保持します。




図 16.20 ノイズ除去回路のブロック図

16.4.10 内部状態の初期化

本 IIC は、通信動作中のデッドロック発生時に、強制的に IIC 内部状態を初期化させる機能を持っています。 初期化は、(1) DDCSWR レジスタの CLR3 ~ CLR0 ビットの設定、または(2) ICE ビットのクリアにより実 行されます。CLR3 ~ CLR0 ビット設定の詳細は、「16.3.8 DDC スイッチレジスタ(DDCSWR)」を参照して ください。

(1) 初期化の範囲

本機能により初期化されるのは、次の範囲となります。

- TDRE、RDRF内部フラグ
- 送信/受信シーケンサ、内部動作クロックのカウンタ
- SCL、SDA端子出力状態を保持するための内部ラッチ(ウェイト、クロック、データ出力など)なお、以下の内容は初期化されません。
- レジスタ自体の値 (ICDR、SAR、SARX、ICMR、ICCR、ICSR、DDCSWR、STCR)
- ICMR、ICCR、ICSR、DDCSWR各レジスタのフラグのセット / クリアのためのレジスタリード情報保持用内部ラッチ
- ICMRレジスタのビットカウンタ(BC2~BC0)の値
- 発生した割り込み要因(割り込みコントローラに転送された割り込み要因)

(2) 初期化における注意事項

- 割り込みフラグ、割り込み要因はクリアされませんので、必要に応じてフラグをクリアする処置が必要です。
- その他のレジスタフラグも基本的にクリアされませんので、必要に応じてフラグをクリアする処置が必要です。
- DDCSWRレジスタにより初期化を行う場合、CLR3~CLR0ビットのライトデータは保持されません。IICク リアを行う場合は、必ずMOV命令を使用し、CLR3~CLR0ビットを同時に書き込んでください。BCLRな どのビット操作命令は使用しないでください。

また、再度クリアが必要な場合は、同様にすべてのビットとも設定を行い、同時に書き込みする必要があります。

送受信中にフラグのクリア設定を行うと、その時点でIICモジュールは送受信を中止しSCL、SDA端子を解放します。再度送受信を開始する際には、システムとして正しく通信できるよう、必要に応じてレジスタの初期化などを行ってください。

なお、本モジュールクリア機能により直接 BBSY ビットの値を書き換えませんが、SCL、SDA 端子の状態、解放するタイミングにより、停止条件の端子波形が生成され、結果的に BBSY ビットをクリアする場合があります。また、他のビット、フラグも同様に、状態の切り替わりに伴い影響が発生する場合があります。

これらによる問題を回避するため、IIC の状態を初期化するときは、以下の手順に従ってください。

- (1) CLR3~CLR0 ビットの設定、または ICE ビットによる内部状態の初期化実行
- (2) BBSY ビットを 0 にクリアするための、停止条件発行命令実行(BBSY = 0 かつ SCP = 0 ライト)、および転送レートの 2 クロック分の期間ウェイト
- (3) CLR3~CLR0 ビットの設定、または ICE ビットによる内部状態の初期化の再実行
- (4) IIC の各レジスタの初期化(再設定)

16.5 割り込み要因

IIC の割り込み要因は、IICI があります。表 16.6 に各割り込み要因と優先順位を示します。各割り込み要因は、ICCR 割り込みイネーブルビットにより許可または禁止が設定され、それぞれ独立に割り込みコントローラに送られます。

表 16.6 IIC 割り込み要因

チャネル	名称	イネーブルビット	割り込み要因	割り込みフラグ	優先順位
0	IICI0	IEIC	I ² C バスインタフェース割り込み要求	IRIC	高▲
1	IICI1	IEIC	I ² C バスインタフェース割り込み要求	IRIC	低低

16.6 使用上の注意事項

い場合がありますのでご注意ください。

- 1. マスタモードで、開始条件生成のための命令を発行した際に、実際に開始条件がPCバスに出力される前に停止条件生成のための命令を発行すると、開始条件も停止条件も正常に出力されなくなります。 開始条件に引き続いて停止条件を出力する必要がある場合は、開始条件生成のための命令を発行後、各PC バス出力端子のPORTレジスタをリードし、SCL、SDAが共に、Lowレベルになっていることを確認してください。ICEビットに1が設定された状態でも、端子に対応したI/OポートレジスタのDDRレジスタがクリアされていれば、PORTレジスタのリードで端子状態をモニタすることができます。その後、停止条件生成のための命令を発行してください。BBSY=0となったタイミングでは、まだSCLがLowレベルになっていな
- 次の転送の開始条件は以下の2条件となっています。ICDRをアクセスする場合は注意してください。

 (a) ICE = 1、TRS = 1の状態でICDRにデータをライトしたとき(ICDRT ICDRSの自動転送を含む)
 (b) ICE = 1、TRS = 0の状態でICDRをリードしたとき(ICDRS ICDRRの自動転送を含む)
- 3. SCL、SDA出力は、内部クロックに同期して表16.7に示すタイミングで出力されます。実際のバス上でのタイミングは、さらにバスの負荷容量、直列抵抗、および並列抵抗によって決まる信号の立ち上がリノ立ち下がり時間の影響を受けます。

項目	記号	出力タイミング	単位	備考
SCL 出力サイクル時間	tsclo	28tcyc ~ 256tcyc	ns	図 27.34
SCL 出力 High パルス幅	tsclho	0.5tscLo	ns	
SCL 出力 Low パルス幅	tscllo	0.5tscLo	ns	
SDA 出力バスフリー時間	tвиго	0.5tsclo-1tcyc	ns ns ns	
開始条件出力ホールド時間	tstaho	0.5tsclo-1tcyc		
再送開始条件出力セットアップ時間	tstaso	1tscLo		
停止条件出力セットアップ時間	tstoso	0.5tsclo + 2tcyc	ns	
データ出力セットアップ時間 (マスタ時)	tsdaso	1tscllo-3tcyc	ns	
データ出力セットアップ時間 (スレーブ時) * ¹		1tscll-3tcyc	ns	
データ出力セットアップ時間 (スレーブ時)* ²		1tscll-(6tcycまたは12tcyc)* ³	ns	
データ出力ホールド時間	tsdaho	3tcyc	ns	

表 16.7 I²C バスタイミング (SCL、SDA 出力)

- 【注】 *1 H8S/2258 グループ以外です。
 - *2 H8S/2258 グループのみです。
 - *3 IICX が 0 のとき 6tcyc、1 のとき 12tcyc となります。
- 4. SCL、SDA入力は内部クロックに同期してサンプリングされます。そのため、ACタイミングは、表27.22 (H8S/2239グループ)、表27.34 (H8S/2238B、H8S/2236B)のようにシステムクロックの周期teyに依存します。システムクロック周波数が5MHzに満たないと、I²CバスインタフェースのACタイミング仕様を満

足しなくなりますので注意してください。

5. SCLの立ち上がり時間tsrはI²Cバスインタフェースの仕様で1000ns (高速モード時は300ns)以内と定められています。本I²Cバスインタフェースは、マスタモード時SCLをモニタし、ビットごとに同期をとりながら通信を行います。そのためSCLの立ち上がり時間tsr (LowレベルからVirtまで変化する時間)が、I²Cバスインタフェースの入力クロックで決まる時間を超えた場合、SCLのHigh期間が延ばされます。SCLの立ち上がり時間は、SCLラインのプルアップ抵抗、負荷容量で決定されますので、設定した転送レートで動作させるためには、表16.8に示す時間以下になるようにプルアップ抵抗、負荷容量を設定してください。

IICX	tcyc 表示	時間表示 [ns]									
			I ² C バス 仕様 (max)	φ= 5MHz* ²	φ= 8MHz* ²	φ= 10MHz	φ= 16MHz* ¹	φ= 20MHz* ¹			
0	7.5tcyc	標準モード	1000		937	750	468	375			
		高速モード	300								
1	17.5tcyc	標準モード	1000					875			
		高速モード	300								

表 16.8 SCL 立ち上がり時間 (t_{Sr}) の許容範囲

- 【注】 *1 H8S/2239 グループのみです。
 - *2 H8S/2258 グループでは動作範囲外です。
- 6. SCL、SDAの立ち上がり、立ち下がり時間は、I²Cバスインタフェースの仕様で1000nsおよび300ns以内と定められています。一方、本I²CバスインタフェースのSCL、SDA出力タイミングは、表16.7に示すようにteyeによって規定されますが、立ち上がり、立ち下がり時間の影響で最大の転送レートではI²Cバスインタフェースの仕様を満足しない場合があります。表16.9は出力タイミングを各動作周波数で計算し、ワーストケースの立ち上がり、立ち下がり時間の影響を加えたものです。表の値はIICX、CKS2~CKS0の設定値により変わります。周波数により最大転送レートを実現できない場合もありますので、実際の設定条件に合わせ、I²Cバスインタフェースの仕様を満足するか検討してください。

tbuFoはどの周波数でもI²Cバスインタフェースの仕様を満足しません。これに対しては、

- プログラムで停止条件発行から開始条件の発行まで必要なインターバル (1µs程度)を確保する
- 入力タイミングがこの出力タイミングを許容するスレーブデバイスを選択する など検討してください。また、高速モード時のtscllo、標準モード時のtstasoでは、tsr/tsrをワーストケースと

して計算した場合にI²Cバスインタフェースの仕様を満足しません。これに対しては、

- プルアップ抵抗、容量負荷により立ち上がり、立ち下がり時間を調整する
- 転送レートを下げて仕様を満足するよう調整する
- 入力タイミングがこの出力タイミングを許容するスレーブデバイスを選択する など検討してください。

項目	tcyc 表示		時間表示 (最大転送レート時) [ns]							
			tsr/tsf	I ² C バス	ф=	ф=	ф=	ф=	ф=	
			影響	仕様	5MHz* ⁷	8MHz* ⁷	10MHz	16MHz*3	20MHz*3	
			(max)	(min)						
tsclho	0.5tsclo	標準モード	-1000	4000	4000	4000	4000	4000	4000	
	(-tsr)	高速モード	-300	600	950	950	950	950	950	
tscllo	0.5tsclo	標準モード	-250	4700	4750	4750	4750	4750	4750	
	(-tsf)	高速モード	-250	1300	1000* ¹					
tвuғo	0.5tsclo-1t	標準モード	-1000	4700	3800* ¹	3875* ¹	3900* ¹	3938* ¹	3950* ¹	
	сус									
	(-tsr)	高速モード	-300	1300	750* ¹	825* ¹	850* ¹	888* ¹	900* ¹	
tstaho	0.5tsclo-1t	標準モード	-250	4000	4550	4625	4650	4688	4700	
	сус									
	(-tsf)	高速モード	-250	600	800	875	900	938	950	
tstaso	1tscLo	標準モード	-1000	4700	9000	9000	9000	9000	9000	
	(-tsr)	高速モード	-300	600	2200	2200	2200	2200	2200	
tstoso	0.5tsclo+	標準モード	-1000	4000	4400	4250	4200	4125	4100	
	2tcyc									
	(-tsr)	高速モード	-300	600	1350	1200	1150	1075	1050	
tsdaso	1tscllo*2-	標準モード	-1000	250	3100	3325	3400	3513	3550	
マスタ時	3tcyc (-tSr)	高速モード	-300	100	400	625	700	813	850	
tsdaso	1tscll*2-	標準モード	-1000	250	3100	3325	3400	3513	3550	
スレーブ時	3tcyc	高速モード	-300	100	400	625	700	813	850	
*4	(-tsr)									
tsdaso	1tscll*2-	標準モード	-1000	250	_	_	2500	_	_	
スレーブ時	12tcyc* ⁶	高速モード	-300	100	_	_	-200* ¹	_	_	
*5	(-tsr)									
tsdaho	3tcyc	標準モード	0	0	600	375	300	188	150	
		高速モード	0	0	600	375	300	188	150	

表 16.9 I²C バスタイミング (t_{Sr}/t_{Sf} 影響最大の場合)

(1) 開始 / 停止条件発行のインターバルを確保する (2) プルアップ抵抗・容量負荷により、立ち上がり、立ち下がり時間を調整する (3) 転送レートを下げて調整する (4) 入力タイミングを許容するスレープデバイスを選択する

なお、上記表の値は、IICX ビット、 $CKS2 \sim CKS0$ ビットの設定値により変わります。周波数により最大転送レートを実現できない場合もありますので、実際の設定条件に合わせ、 I^2C バスインタフェースの仕様を満足するか検討してください。

- *2 「²C バス仕様値 (標準モード: 4700ns min、高速モード: 1300ns min) で計算しています。
- *3 H8S/2239 グループのみです。

[【]注】 *1 I²C バスインタフェースの仕様を満足するために、次の対策を行ってください。

- *4 H8S/2258 グループ以外です。
- *5 H8S/2258 グループのみです。
- *6 IICX ビットが 1 のときです。IICX ビットを 0 に設定すると、6t_{cyc} となります。
- *7 H8S/2258 グループでは動作範囲外です。

7. マスタ受信終了時におけるICDRリードの注意事項

マスタ受信モードでの受信動作完了後、受信をやめる場合は、ICCRのTRSビットを1にセットし、ICCRのBBSY = 0かつSCP = 0をライトします。これにより、SCL端子がHighレベルのとき、SDA端子をLowレベルからHighレベルに変化させて停止条件を生成します。このあとで受信データはICDRをリードすることにより読み出すことができますが、バッファにデータが残っている場合はICDRSの受信データがICDRに転送されないため第2バイト目のデータを読み出すことができなくなります。第2バイト目のデータを読み出す必要があるときは、マスタ受信モードの状態(TRSビットが0の状態)で停止条件の発行を行ってください。受信データの読み出しは、必ずICCRのBBSYビットが0になり、停止条件が生成され、バスが開放されていることを確認したあと、TRSが0の状態でICDRをリードしてください。このとき、停止条件発行のための命令実行(ICCRのBBSY = 0かつSCP = 0をライト)から実際に停止条件が生成されるまでの期間に受信データ(ICDRのデータ)を読み出すと、次のマスタ送信時に正しくクロックが出力されなくなる場合がありますので注意が必要です。

なお、マスタ送受信完了後のMSTビットのクリアなど、送受信の動作モード、設定変更のためのIIC制御ビットの書き換えについては、必ず図16.21の(a)期間中(ICCRレジスタのBBSYビットの0クリア確認)に行ってください。




図 16.21 マスタ受信データの読み出しにおける注意

8. 再送開始条件発行時の注意事項

再送開始条件発行と次バイト転送命令の実行タイミングにより、再送開始条件生成や再送開始条件生成後のデータ送信が正常に動作しない場合があります。そのため、再送開始条件を発行し、開始条件が生成したあとでICDRに送信データをライトしてください。再送のための開始条件発行のタイミングと、それに連続してICDRにデータを書き込むタイミングおよびフローチャートを図16.22に示します。




図 16.22 再送のための開始条件命令発行フローチャートおよびタイミング

9. I²Cバスインタフェース停止条件命令発行時の注意事項

バス負荷容量が大きいため、SCLの9クロック目の立ち上がり時間が規定を超えてしまう場合や、SCLをLowにしてウェイトをかけるタイプのスレーブデバイスがある場合は、下記のように9クロック目の立ち上がり後にSCLをリードして、Lowを判定してから停止条件命令を発行してください。




図 16.23 停止条件発行タイミング

10. ウェイト機能使用時のIRICフラグクリアの注意事項

 I^2 Cバスインタフェースのマスタモードでウェイト機能を使用しているときに、SCLの立ち上がり時間が規定を超えてしまう場合や、SCLをLowにしてウェイトをかけるタイプのスレーブデバイスがある場合は、下記のようにSCLをリードして、SCLがLowに立ち下がったことを判定してからIRICフラグのクリアをしてください。

SCLがHigh期間を引き延ばしている最中にWAIT=1の状態でIRICフラグを0にクリアすると、SCLが立ち下がる前にSDAの値が変化し、開始条件や停止条件が誤って発生してしまうことがあります。




図 16.24 WAIT=1 状態での IRIC フラグクリアタイミング

11. スレーブ送信モードでのICDRリードとICCRアクセスの注意事項

I²Cバスインタフェースのスレーブモード送信動作では、図16.25の網かけ部の期間中に、ICDRのリードまたはICCRのリード / ライト動作を行わないようにしてください。

通常9クロック立ち上がりエッジに同期して発生する割り込み処理では、割り込み処理に移行するまでに問題の期間は経過しているため、ICDRレジスタリードまたは、ICCRレジスタリード/ライト動作を行っても問題ありません。

この割り込み処理を確実にするために、下記のいずれかの条件で使用願います。

- 次のスレーブアドレス受信動作が開始される前に、それまでに受信したICDRのリード動作、およびICCRのリード/ライト動作を完了させるようにしてください。
- ICMRのBC2~BC0ビットカウンタをモニタし、BC2~BC0=000(8クロック目または9クロック目)の場合は、2転送クロック期間以上の待ち時間を設けて、問題となる期間を避けてICDRのリード、またはICCRのリード/ライト動作を行ってください。




図 16.25 スレーブ送信モードでの ICDR リード、ICCR アクセスタイミング

12. スレーブモードでのTRSビット設定の注意事項

『Cバスインタフェースのスレーブモードでは、9クロック目の立ち上がりエッジ検出または、停止条件検出時から次にSCL端子に立ち上がりエッジを検出するまで(図16.26(a)の期間)は、ICCRのTRSビットに設定された値は、直ちに有効となります。

しかし、上記以外の期間(図16.26(b)の期間)に設定されたTRSビットの値は、次に9クロック目の立ち上がりエッジが検出されるか停止条件が検出されるまで設定値が保留されるため、すぐには有効になりません。

そのため、停止条件が入らない再送開始条件入力に続くアドレス受信動作時は、内部的なTRSビットの実

効値は1 (送信モード)のままとなり、9クロック目のアドレス受信完了に伴うアクノリッジビット送信が行われません。

スレーブモードのアドレス受信を行う場合は、図16.26(a)の期間中に、TRSビットを0クリアしてください。

スレーブモード時のウェイト機能によるSCL端子のLow固定解除については、TRSビット0クリア後ICDRのダミーリードにより行います。




図 16.26 スレーブモードでの TRS ビット設定タイミング

13. 送信モードでのICDRリードと受信モードでのICDRライトの注意事項

送信モード(TRS=1)でのICDRリード動作または、受信モード(TRS=0)でのICDRライト動作を行った場合、条件によっては送受信動作終了後のSCL端子のLow固定が行われず、正規のICDRのアクセス動作以前にクロックがSCLバスラインに出力される場合があります。

ICDRをアクセスするときは、受信モードに設定したあとにリード動作を行うか、または送信モードに設定したあとにライト動作を行うようにしてください。

14. スレーブモードでのACKEビットとTRSビットの注意事項

I²Cバスインタフェースにおいて、送信モード(TRS=1)でアクノリッジビットとして1を受信(ACKB=1) したあとに、その状態のままスレーブモードでアドレスを受信すると、アドレス不一致のときも9クロッ ク目の立ち上がりで、割り込み動作が発生することがあります。

また、スレーブモードで送信モード(TRS=1)の状態でマスタデバイスから開始条件およびアドレスが送信された場合、ICDREフラグセットおよびアクノリッジビットとして1を受信(ACKB=1)することでIRICフラグがセットされ、アドレス不一致のときも割り込み要因が発生することがあります。

I²Cバスインタフェースモジュールでスレーブモード動作を行う際は、下記処置を行ってください。

- 一連の送信動作の終了時、最終送信データに対するアクノリッジビットとして1を受信した場合には、ICCR のACKEビットをいったん0にクリアすることで、ACKBビットを0に初期化してください。
- スレーブモードで次の開始条件が入力される前に受信モード (TRS=0) にセットしてください。 スレーブ送信モードから確実にスレーブ受信モードに切り替えるために、図16.17に従って送信を終了してください。
- 15. マスタモードでのアービトレーションロスト発生時の注意事項

I²Cバスインタフェースではマスタモードでアービトレーションロストにより、スレーブ受信モードに自動 遷移した場合、アービトレーションロストが発生した送受信フレームのデータをアドレスとして認識する 仕様となっています。

そのため、マスタモード第1フレーム送信動作でアービトレーションロストが発生せず、第2フレーム目以降でアービトレーションロストが発生すると、本来アドレスではない送受信データをアドレス値として SAR、SARXの設定値と比較を行います。このとき、受信データがSAR、SARXの値と一致した場合、I²C バスインタフェースに対し、アドレスコールがあったものとして動作してしまいます。(図16.27参照)マルチマスタ環境でバス権の競合が起こり得る状況にあって、マスタモードで動作させている場合は、1フレームごとの送受信動作完了時にICSRのALビットの確認を行ってください。

第2フレーム以降でアービトレーションロストの発生が確認された場合は、異常動作として回避処置を行ってください。




図 16.27 アービトレーションロスト時の動作模式図

本来のI²Cバスプロトコルでは禁止されている動作ですが、スレーブモードで送受信を行っている最中に誤ってMSTビットを1にセットしてマスタモードに設定した場合も、同様の現象が発生する可能性があります。

マルチマスタ動作でバス権の競合が予想される場合、ICCRのMSTビットに1をセットするときは、以下の

手順で行ってください。

- (1) MSTビットのセット直前にICCRのBBSYフラグが0であり、バスがフリー状態であることを確認する
- (2) MSTビットに1を設定する
- (3) MSTビットの設定中にバスがビジー状態にならなかったことを確認する意味で、MSTビットのセット直後にも、ICCRのBBSYフラグが0であることを確認する

16. マスタモードでのウェイト動作時の注意事項

ウェイト機能を使用したマスタモード動作において割り込みフラグIRICビットを7クロック目の立ち下がりから、8クロック目の立ち下がりの間の期間に1から0にクリアした場合、8クロック目の立ち下がり後にウェイトが入らず、9クロック目のクロックパルスが連続的に出力されることがあります。

ウェイト動作を使用する際はIRICフラグのクリアに関し、以下の点に注意してください。

9クロック目の立ち上がり時にIRICフラグが1にセットされた後、7クロック目が立ち上がる前(BC2~BC0カウンタの値が2以上のとき)にIRICフラグをクリアしてください。

もし、割り込み処理等でIRICフラグクリアが遅れてBCカウンタの値が1または0になった場合は、BC2~BC0カウンタが0になった後、SCL端子がLになったことを確認してからIRICフラグをクリアしてください。(図 16.28参照)




図 16.28 ウェイト動作時の IRIC フラグクリアタイミング

17. モジュールストップモード時の割り込み

割り込み要求された状態でモジュールストップするとCPUの割り込み要因、またはDTCの起動要因のクリアができません。事前に割り込みディスエーブルにするなどしてから、モジュールストップモードとしてください。

16.6.1 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、IIC の動作停止 / 許可を設定することが可能です。初期値では IIC の動作は停止します。モジュールストップモードを解除することより、レジスタのアクセスが可能になります。詳細は、「第 24 章 低消費電力状態」を参照してください。

17. A/D 变换器

本 LSI は、逐次比較方式の 10 ビットの A/D 変換器を内蔵しており、最大 8 チャネルのアナログ入力を選択することができます。 A/D 変換器のブロック図を図 17.1 に示します。

17.1 特長

• 分解能:10ビット

• 入力チャネル:8チャネル

● 変換時間:1チャネル当たり9.6μs (13.5MHz動作時)

• 動作モード:2種類

シングルモード:1チャネルのA/D変換

スキャンモード:1~4チャネルの連続A/D変換

データレジスタ:4本

A/D変換結果は各チャネルに対応した16ビットデータレジスタに保持

- サンプル&ホールド機能付き
- A/D変換開始方法:3種類

ソフトウェア

タイマ(TPUまたは8ビットタイマ)の変換開始トリガ

外部トリガ信号

• 割り込み要因

A/D変換終了割り込み要求 (ADI)を発生

- モジュールストップモードの設定可能
- アナログ変換電圧範囲の設定可能

リファレンス電圧端子(Vref)をアナログ基準電圧としてアナログ変換電圧範囲を設定




図 17.1 A/D 変換器のブロック図

17.2 入出力端子

A/D 変換器で使用する端子を表 17.1 に示します。アナログ入力端子 ($AN0 \sim AN7$) は 4 チャネル × 2 グループに分割されています。アナログ入力端子 $0 \sim 3$ ($AN0 \sim AN3$) がグループ 0、アナログ入力端子 $4 \sim 7$ ($AN4 \sim AN7$) がグループ 1 になっています。AVCC、AVSS 端子は、A/D 変換器内部のアナログ部の電源です。Vref は、A/D 変換基準電圧端子です。

端子名	記号	入出力	機能
アナログ電源端子	AVcc	入力	アナログ部の電源端子
アナロググランド端子	AVss	入力	アナログ部のグランドおよび基準電圧
リファレンス電圧端子	Vref	入力	A/D 変換の基準電圧
アナログ入力端子 0	AN0*	入力	グループ 0 のアナログ入力端子
アナログ入力端子 1	AN1*	入力	
アナログ入力端子 2	AN2	入力	
アナログ入力端子3	AN3	入力	
アナログ入力端子 4	AN4	入力	グループ 1 のアナログ入力端子
アナログ入力端子 5	AN5	入力	
アナログ入力端子 6	AN6	入力	
アナログ入力端子7	AN7	入力	
A/D 外部トリガ入力端子	ADTRG	入力	A/D 変換開始のための外部トリガ入力端子

表 17.1 端子構成

[【]注】 * H8S/2239 グループ、H8S/2227 グループ、H8S/2238R、H8S/2236R の ANO、AN1 は Vcc = AVcc 時のみ使用可能です。

17.3 レジスタの説明

A/D 変換器には以下のレジスタがあります。モジュールストップコントロールレジスタについては「24.1.2 モジュールストップコントロールレジスタ A ~ C(MSTPCRA ~ MSTPCRC)」を参照してください。

- A/DデータレジスタA (ADDRA)
- A/DデータレジスタB (ADDRB)
- A/DデータレジスタC(ADDRC)
- A/DデータレジスタD (ADDRD)
- A/Dコントロール / ステータスレジスタ (ADCSR)
- A/Dコントロールレジスタ (ADCR)

17.3.1 A/D データレジスタ A ~ D (ADDRA ~ ADDRD)

ADDR は、A/D 変換された結果を格納するための 16 ビットのリード専用レジスタで、ADDRA ~ ADDRD の 4 本があります。各アナログ入力チャネルの変換結果が格納される ADDR は表 17.2 のとおりです。

10 ビットの変換データは ADDR のビット $15\sim6$ に格納されます。下位 6 ビットはリードすると常に 0 がリードされます。

CPU 間のデータバスは 8 ビット幅です。上位バイトは CPU から直接リードできますが、下位バイトは上位バイトリード時にテンポラリレジスタに転送されたデータがリードされます。 このため ADDR をリードする場合は、ワードアクセスするか上位バイトのみリードしてください。

アナログ	入力チャネル	変換結果が格納される A/D データレジスタ
グループ 0 (CH2=0)	グループ 1 (CH2=1)	
AN0	AN4	ADDRA
AN1	AN5	ADDRB
AN2	AN6	ADDRC
AN3	AN7	ADDRD

表 17.2 アナログ入力チャネルと ADDR の対応

17.3.2 A/D コントロール / ステータスレジスタ (ADCSR)

ADCSR は A/D 変換動作を制御します。

ビット	ビット名	初期値	R/W	説明	
7	ADF	0	R/(W)*	A/D エンドフラグ	
				A/D 変換の終了を示すステータスフラグです。	
				[セット条件]	
				• シングルモードで A/D 変換が終了したとき	
				• スキャンモードで選択されたすべてのチャネルの A/D 変換が終了したとき	
				[クリア条件]	
				● 1 の状態をリードしたあと、0 をライトしたとき	
				┃ ● ADI 割り込みによりデータトランスファコントローラ(DTC)が起動され、	
				DTC の DISEL が 0 で、かつ転送カウンタが 0 でないとき	
6	ADIE	0	R/W	A/D インタラプトイネーブル	
				1 にセットすると ADF による ADI 割り込みがイネーブルになります。	
5	ADST	0	R/W	A/D スタート	
				0 にクリアすると A/D 変換を中止し、待機状態になります。1 にセットすると	
				A/D 変換を開始します。シングルモードでは選択したチャネルの A/D 変換が終	
				了すると自動的にクリアされます。スキャンモードではソフトウェア、リセッ ト、ソフトウェアスタンバイモード、ハードウェアスタンバイモードまたはモ	
				ジュールストップモードによってクリアされるまで選択されたチャネルを順次	
				連続変換します。	
				ソフトウェア、タイマの変換開始トリガ、または外部トリガ入力端子(ADTRG)	
				によって 1 にセットすることができます。	
4	SCAN	0	R/W	スキャンモード	
				A/D 変換の動作モードを選択します。	
				SCAN ビットの設定は A/D 変換停止中 (ADST=0) に行ってください。	
				0:シングルモード	
			D 44/	1: スキャンモード	
3		0	R/W	リザーブピット	
				リードすると0が読み出されます。ライトするときは0をライトしてください。	
2	CH2	0	R/W	チャネルセレクト 2~0 アナログ入力チャネルを選択します。	
1	CH1	0	R/W	SCAN=0のとき SCAN=1のとき	
0	CH0	0	R/W	000 : ANO 000 : ANO	
				001 : AN1 001 : AN0, AN1	
				010 : AN2	
				011 : AN3	
				100 : AN4 100 : AN4	
				101 : AN5 101 : AN4、AN5	
				110 : AN6	
				111 : AN7	

【注】 * フラグをクリアするための0ライトのみ可能です。

17.3.3 A/D コントロールレジスタ (ADCR)

ADCR は外部トリガによる A/D 変換開始をイネーブルにします。

ビット	ビット名	初期値	R/W	説 明
7	TRGS1	0	R/W	タイマトリガセレクト 1、0
6	TRGS0	0	R/W	トリガ信号による A/D 変換開始をイネーブルにします。ビットの設定は A/D 変換停止時 (ADST=0)に行ってください。
				00:ソフトウェアによる A/D 変換の開始
				01:TPU からの変換トリガによる A/D 変換の開始
				10:8 ビットタイマの変換開始トリガによる A/D 変換開始
				11:ADTRG による A/D 変換の開始
5、4		すべて1		リザーブビット
				リードすると常に1が読み出されます。ライトは無効です。
3	CKS1	0	R/W	クロックセレクト 1、0
2	CKS0	0	R/W	A/D 変換時間の設定を行います。A/D 変換時間の切り替えは、A/D 変換停止時(ADST=0)に行ってください。A/D 変換時間は表 27.10(H8S/2258 グループ)、表 27.23 (H8S/2239 グループ)、表 27.35 (H8S/2238B、H8S/2236B)、表 27.47 (H8S/2238R、H8S/2236R)、表 27.57 (H8S/2237 グループ、H8S/2227 グループ)に示す範囲に設定してください。 00:530 ステート(max)
				00:350 ステート (max)
				10:134 ステート (max)
				11:68 ステート (max)
1, 0		すべて1		リザーブビット
1, 0		9.101		リードすると常に1が読み出されます。ライトは無効です。

17.4 バスマスタとのインタフェース

ADDRA~ADDRD は 16 ビットレジスタで、バスマスタとの間のデータバスは 8 ビット幅です。そのためバスマスタからのアクセスは、上位バイトは直接行われますが、下位バイトは 8 ビットのテンポラリレジスタ(TEMP)を介して行います。

ADDR からのデータのリードは次のように行われます。上位バイトのリードで上位バイトの値は CPU へ、下位バイトの値は TEMP へ転送されます。次に下位バイトのリードで TEMP の内容が CPU へ転送されます。

ADDR をリードする場合は、必ず上位バイト、下位バイトの順で行ってください。また、上位バイトのみのリードは可能ですが、下位バイトのみのリードでは内容は保証されませんので注意してください。

図 17.2 に、ADDR のアクセス時のデータの流れを示します。




図 17.2 ADDR のアクセス動作 (H'AA40 リード時)

17.5 動作説明

A/D 変換器は逐次比較方式で分解機能は 10 ビットです。動作モードにはシングルモードとスキャンモードがあります。動作モードやアナログ入力チャネルの切り替えは、誤動作を避けるため ADCSR の ADST ビットが 0 の状態で行ってください。動作モードやアナログ入力チャネルの変更と ADST ビットのセットは同時に行うことができます。

17.5.1 シングルモード

シングルモードは、指定された1チャネルのアナログ入力を以下のように1回 A/D 変換します。

- 1. ソフトウェア、タイマの変換開始トリガ、または外部トリガ入力によってADCSRのADSTビットが1にセットされると、選択されたチャネルのA/D変換を開始します。
- 2. A/D変換が終了すると、A/D変換結果がそのチャネルに対応するA/Dデータレジスタに転送されます。
- 3. A/D変換終了後、ADCSRのADFビットが1にセットされます。このとき、ADIEビットが1にセットされていると、ADI割り込み要求を発生します。
- 4. ADSTビットはA/D変換中は1を保持し、変換が終了すると自動的にクリアされてA/D変換器は待機状態になります。A/D変換中にADSTビットを0にクリアすると変換を中止し、A/D変換器は待機状態になります。




図 17.3 A/D 変換器の動作例 (シングルモード チャネル 1 選択時)

17.5.2 スキャンモード

スキャンモードは指定された最大 4 チャネルのアナログ入力を以下のように順次連続して A/D 変換します。

- 1. ソフトウェア、タイマの変換開始トリガ、または外部トリガ入力によってADCSRのADSTビットが1にセットされると、グループの第1チャネル(CH2=0のときAN0、CH2=1のときAN4)からA/D変換を開始します。
- 2. それぞれのチャネルのA/D変換が終了するとA/D変換結果は順次そのチャネルに対応するA/Dレジスタに転送されます。
- 3. 選択されたすべてのチャネルのA/D変換が終了するとADCSRのADFビットが1にセットされます。このとき ADIEビットが1にセットされていると、ADI割り込み要求を発生します。A/D変換器は再びグループの第一チャネルからA/D変換を開始します。
- 4. ADSTビットは自動的にクリアされず、1にセットされている間は2.~3.を繰り返します。ADSTビットを0 にクリアするとA/D変換を中止し、A/D変換器は待機状態になります。




図 17.4 A/D 変換器の動作例 (スキャンモード ANO ~ AN2 の 3 チャネル選択時)

17.5.3 入力サンプリングと A/D 変換時間

A/D 変換器には、サンプル & ホールド回路が内蔵されています。 A/D 変換器は、ADCSR の ADST ビットが I にセットされてから A/D 変換開始遅延時間 (t_D) 時間経過後、入力のサンプリングを行い、その後変換を開始します。 A/D 変換のタイミングを図 17.5 に示します。また、A/D 変換時間を表 17.3 に示します。

A/D 変換時間(t_{CONV})は、図 17.5 に示すように、 t_D と入力サンプリング時間(t_{SPL})を含めた時間となります。ここで t_D は、ADCSR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 17.3 に示す範囲で変化します。

スキャンモードの変換時間は、表 17.3 に示す値が 1 回目の変換時間となります。2 回目以降の変換時間は表 17.4 に示す値となります。




図 17.5 A/D 変換タイミング

項目	記号	CKS			S1 = 0			CKS1 = 1					
		(CKS0 =	0	(CKS0 =	1	(CKS0 = (0	(CKS0 =	1
		min	typ	max	min	typ	max	min	typ	max	min	typ	max
A/D 変換開始遅延時間	to	18	-	33	10	-	17	6	-	9	4	-	5
入力サンプリング時間	tspl	-	127	-	-	63	-	-	31	-	-	15	-
A/D 変換時間	tconv	515	-	530	259	-	266	131	-	134	67	-	68

表 17.3 A/D 変換時間 (シングルモード)

【注】 表中の数値の単位はステートです。

表 17.4 A/D 変換時間(スキャンモード	ード)	ンモー	Fャン	スキ	/D 変換時間	A/D	表 17.4
-------------------------	-----	-----	-----	----	---------	-----	--------

CKS1	CKS0	変換時間(ステート)
0	0	512 (固定)
	1	256 (固定)
1	0	128 (固定)
	1	64 (固定)

17.5.4 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADCR の TRGS1、TRGS0 ビットがそれぞれ1にセットされているとき、ADTRG 端子から入力されます。 ADTRG の立ち下がりエッジで、ADCSR の ADST ビットが1にセットされ、A/D 変換が開始されます。その他の動作は、シングルモード/スキャンモードによらず、ソフトウェアによって ADST ビットを1にセットした場合と同じです。このタイミングを図 17.6に示します。




図 17.6 外部トリガ入力タイミング

17.6 割り込み要因

A/D 変換器は、A/D 変換が終了すると、A/D 変換終了割り込み(ADI)を発生します。ADI 割り込み要求は、A/D 変換終了後 ADCSR の ADF が 1 にセットされ、このとき ADIE ビットが 1 にセットされるとイネーブルになります。ADI 割り込みで DMAC*および DTC の起動ができます。ADI 割り込みで変換されたデータのリードを DMAC*または DTC で行うと、連続変換がソフトウェアの負担なく実現できます。

表 17.5 A/D 変換器の割り込み要因

名称	割り込み要因	割り込みフラグ	DTC の起動	DMAC*の起動
ADI	A/D 変換終了	ADF	可	可

【注】 * H8S/2239 グループのみです。

17.7 A/D 変換精度の定義

本 LSI の A/D 変換精度の定義は以下のとおりです。

• 分解能

A/D変換器のデジタル出力コード数。

• 量子化誤差

A/D変換器が本質的に有する偏差であり、1/2 LSBで与えられる(図17.7)。

オフセット誤差

デジタル出力が最小電圧値B'0000000000 (H'000)からB'0000000001 (H'001)に変化するときのアナログ入力電圧値の理想A/D変換特性からの偏差(図17.8)。

フルスケール誤差

デジタル出力がB'111111110 (H'3FE)からB'1111111111 (H'3FF)に変化するときのアナログ入力電圧値の理想A/D変換特性からの偏差(図17.8)。

• 非直線性誤差

ゼロ電圧からフルスケール電圧までの間の理想A/D変換特性からの誤差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含まない(図17.8)。

• 絶対精度

デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線誤差を含む。




図 17.7 A/D 変換精度の定義




図 17.8 A/D 変換精度の定義

17.8 使用上の注意事項

17.8.1 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、A/D変換器の動作禁止 / 許可を設定することが可能です。 初期値では、A/D変換器の動作は停止します。モジュールストップモードを解除することにより、レジスタの アクセスが可能になります。詳細は、「第 24 章 低消費電力状態」を参照してください。

17.8.2 許容信号源インピーダンスについて

本 LSI のアナログ入力は、信号源インピーダンスが $5k\Omega$ 以下の入力信号に対し、変換精度が保証される設計となっております。これは A/D 変換器のサンプル 8 ホールド回路の入力容量をサンプリング時間内に充電するための規格で、センサの出力インピーダンスが $5k\Omega$ を超える場合充電不足が生じて、A/D 変換精度が保証できなくなります。シングルモードで変換を行うときに外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の $10k\Omega$ だけになりますので、信号源インピーダンスは不問となります。ただし、ローパスフィルタとなりますので、微分係数の大きなアナログ信号(たとえば $5mV/\mu s$ 以上)には追従できないことがあります(図 17.9)。高速のアナログ信号を変換する場合や、スキャンモードで変換を行う場合には、低インピーダンスのバッファを入れてください。

17.8.3 絶対精度への影響

容量を付加することにより、GND とのカップリングを受けることになりますので、GND にノイズがあると絶対精度が悪化する可能性がありますので、必ず AVss などの電気的に安定な GND に接続してください。

またフィルタ回路が実装基板上でデジタル信号と交渉したり、アンテナとならないように注意してください。




図 17.9 アナログ入力回路の例

17.8.4 アナログ電源端子ほかの設定範囲

以下に示す電圧の設定範囲を超えてLSIを使用した場合、LSIの信頼性に悪影響を及ぼすことがあります。

- アナログ入力電圧の設定範囲

 A/D変換中、アナログ入力端子ANnに印加する電圧はAVss ANn AVccの範囲としてください。
- AVcc、AVssとVcc、Vssの関係

AVcc、AVssとVcc、Vssとの関係はAVss = Vssとし、さらに、A/D変換器を使用しないときもAVcc、AVss端子をオープンにしないでください。また、H8S/2239グループ、H8S/2227グループ、H8S/2238R、H8S/2236Rのアナログ入力端子ANO、AN1はVcc = AVcc時のみ使用可能となります。

Vrefの設定範囲
 Vref端子によるリファレンス電圧の設定範囲はVref AVccにしてください。

17.8.5 ボード設計上の注意事項

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してください。また、デジタル回路の信号線とアナログ回路の信号配線を交差させたり、近接させないでください。誘導によりアナログ回路が誤動作し、A/D 変換値に悪影響を及ぼします。アナログ入力端子($AN0\sim AN7$)、アナログ電源電圧(AV_{CC})は、アナロググランド(AV_{SS})で、デジタル回路と分離してください。さらに、アナロググランド(AV_{SS})は、ボード上の安定したグランド(V_{SS})に一点接続してください。

17.8.6 ノイズ対策上の注意事項

過大なサージなど異常電圧によるアナログ入力端子(AN0~AN7)の破壊を防ぐために、図 17.10 に示すよう に AVcc-AVss 間に保護回路を接続してください。AVcc に接続するバイパスコンデンサ、AN0~AN7 に接続する フィルタ用のコンデンサは、必ず AVss に接続してください。

なお、フィルタ用のコンデンサを接続すると、AN0~AN7の入力電流が平均化されるため、誤差を生じるこ とがあります。また、スキャンモードなどで A/D 変換を頻繁に行う場合、A/D 変換器内部のサンプル&ホール ド回路の容量に充放電される電流が入力インピーダンス (Rin) を経由して入力される電流を上回ると、アナロ グ入力端子の電圧に誤差を生じます。したがって、回路定数は十分ご検討のうえ決定してください。




図 17.10 アナログ入力保護回路の例

項目 min max 単位 アナログ入力容量 20 рF 許容信号源インピーダンス

5

kΩ

表 17.6 アナログ端子の規格




図 17.11 アナログ入力端子等価回路

18. D/A 变换器

18.1 特長

• 分解能:8ビット

• 出力チャネル:2チャネル

• 変換時間:最大10μs (負荷容量20pF時)

• 出力電圧: 0V~ Vref

• モジュールストップモードの設定可能

【注】 H8S/2227 グループは D/A 変換器を内蔵していません。




図 18.1 D/A 変換器のブロック図

18.2 入出力端子

D/A 変換器で使用する入出力端子を表 18.1 に示します。

名 称 記号 入出力 機 能 アナログ電源端子 AV_{CC} 入力 アナログ部の電源 アナロググランド端子 入力 アナログ部のグランドおよび基準電圧 AV_SS アナログ出力端子 0 DA0 出力 チャネル 0 のアナログ出力 アナログ出力端子 1 DA1 出力 チャネル 1 のアナログ出力 リファレンス電圧端子 Vref 入力 アナログ部の基準電圧

表 18.1 端子構成

18.3 レジスタの説明

D/A 変換器には以下のレジスタがあります。なお、モジュールストップコントロールレジスタについては「24.1.2 モジュールストップコントロールレジスタ A ~ C(MSTPCRA ~ MSTPCRC)」を参照してください。

- D/Aデータレジスタ0 (DADR0)
- D/Aデータレジスタ1 (DADR1)
- D/Aコントロールレジスタ (DACR)

18.3.1 D/A データレジスタ 0、1 (DADR0、DADR1)

D/A データレジスタは、D/A 変換を行うデータを格納するための 8 ビットのリード / ライト可能なレジスタです。アナログ出力を許可すると、D/A データレジスタの値が変換され、アナログ出力端子に出力されます。

18.3.2 D/A コントロールレジスタ (DACR)

DACR は D/A 変換器の動作を制御します。

ビット	ビット名	初期値	R/W	説 明
7	DAOE1	0	R/W	D/A アウトプットイネーブル 1
				D/A 変換とアナログ出力を制御します。
				0:アナログ出力 DA1 を禁止
				1:チャネル1の D/A 変換を許可。アナログ出力 DA1 を許可
6	DAOE0	0	R/W	D/A アウトプットイネーブル 0
				D/A 変換とアナログ出力を制御します。
				0:アナログ出力 DA0 を禁止
				1:チャネル 0 の D/A 変換を許可。アナログ出力 DA0 を許可
5	DAE	0	R/W	D/A イネーブル
				DAOE0、DAOE1 ピットとの組み合わせで、D/A 変換を制御します。DAE ピットが 0 にクリアされているとチャネル 0、1 の D/A 変換は独立に制御されます。DAE ピットが 1 にセットされているとチャネル 0、1 の D/A 変換は一括して制御されます。変換結果の出力は、DAOE0、DAOE1 ピットにより制御されます。詳細は表 18.2 を参照してください。
4~0		すべて1		リザーブビット
				リードすると常に 1 が読み出されます。ライトは無効です。

表 18.2 D/A 変換の制御

ビット5	ビット7	ビット6	説明
DAE	DAOE1	DAOE0	
0	0	0	D/A 変換を禁止
		1	チャネル 0 の D/A 変換を許可
	1	0	チャネル 1 の D/A 変換を許可
		1	チャネル 0、1 の D/A 変換を許可
1	0	0	D/A 変換を禁止
		1	チャネル 0、1 の D/A 変換を許可
	1	0	
		1	

18.4 動作説明

2 チャネルの D/A 変換器は、それぞれ独立して変換を行うことができます。

DACR の DAOE ビットを1にセットすると、D/A 変換が許可され変換結果が出力されます。

チャネル0のD/A 変換を行う場合の動作例を以下に示します。このときの動作タイミングを図18.2に示します。

- 1. DADR0に変換データをライトします。
- 2. DACRのDAOE0ビットを1にセットすると、D/A変換が開始されます。toconv時間経過後、変換結果がアナログ出力端子DAOより出力されます。DADROを書き換えるかDAOE0ビットを0にクリアするまで、この変換結果が出力され続けます。出力値は以下の式で表されます。

- 3. DADR0を書き換えると、直ちに変換が開始されます。toconv時間経過後、変換結果が出力されます。
- 4. DAOE0ビットを0にクリアすると、アナログ出力を禁止します。




図 18.2 D/A 変換器の動作例

18.5 使用上の注意事項

18.5.1 低消費電力モード時のアナログ電源電流

D/A 変換を許可した状況で本 LSI がソフトウェアスタンバイモード、ウォッチモード、サブアクティブモード、サブスリープモード、またはモジュールストップモードの低消費電力モードになると、デジタル値は保持されますが、アナログ出力値は規定の D/A 絶対精度を満足できません*。また、アナログ電源電流は D/A 変換中と同等になります。これらの低消費電力モードでアナログ電源電流を低減する必要がある場合は、各モードへ遷移する前に DAOE0、DAOE1、DAE ビットをすべて 0 にクリアして D/A 出力を禁止にしてください。

【注】 * H8S/2258 グループ、H8S/2238B、H8S/2236B は規定の D/A 絶対精度を満足します。

18.5.2 モジュールストップモードの設定

モジュールストップコントロールレジスタにより、D/A 変換器の動作禁止 / 許可を設定することが可能です。 初期値では、D/A 変換器の動作は停止します。モジュールストップモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 24 章 低消費電力状態」を参照してください。

19. RAM

H8S/2239 は 32K バイト、H8S/2258、H8S/2238B、H8S/2238R、H8S/2237、H8S/2227 は 16K バイト、H8S/2256、H8S/2236B、H8S/2236R は 8K バイト、H8S/2235、H8S/2233、H8S/2225、H8S/2224、H8S/2223 は 4K バイトの高速 スタティック RAM を内蔵しています。RAM は、CPU と 16 ピット幅のデータバスで接続されており、バイトデータ、ワードデータにかかわらず、1 ステートでアクセスできます。

20. フラッシュメモリ (F-ZTAT 版)

フラッシュメモリ版に内蔵されているフラッシュメモリの特長は以下のとおりです。フラッシュメモリのブロック図を図 20.1 に示します。

20.1 特長

容量

H8S/2239: 384Kバイト H8S/2258: 256Kバイト H8S/2238B: 256Kバイト H8S/2238R: 256Kバイト H8S/22387: 128Kバイト

• 書き込み/消去方式

書き込みは128パイト単位の同時書き込み方式です。消去はブロック単位で行います。フラッシュメモリは、H8S/2239の場合64Kパイト×5プロック、32Kパイト×1プロック、4Kパイト×8プロックで、H8S/2258、H8S/2238B、およびH8S/2238Rの場合64Kパイト×3プロック、32Kパイト×1プロック、4Kパイト×8プロックで、H8S/2227の場合32Kパイト×2プロック、28Kパイト×1プロック、16Kパイト×1プロック、8Kパイト×2プロック、1Kバイト×4プロックで構成されています。全面消去を行う場合も1プロックずつ消去してください。

• 書き換え回数

100回まで書き換え可能です。

• オンボードプログラミングモード:2種類

ブートモード

ユーザプログラムモード

内蔵ブートプログラムを起動して全面消去、書き込みを行うブートモードにより、オンボードでの書き込み / 消去ができます。このほか、通常のユーザプログラムモードでもオンボードで任意のブロックを消去し、書き換えることが可能です。

ビットレート自動合わせ込み

プートモードでデータ転送時、ホストの転送ビットレートと本LSIのビットレートを自動的に合わせ込みます。

• 書き込み/消去プロテクト

ハードウェアプロテクト、ソフトウェアプロテクト、エラープロテクトの3種類でフラッシュメモリの書き 込み/消去に対するプロテクトを設定できます。

ライタモード

オンボードプログラミングのほかにPROMライタを用いて書き込み / 消去を行うライタモードがあります。

• RAMによるフラッシュメモリのエミュレーション機能

フラッシュメモリとRAMの一部を重ね合わせることで、フラッシュメモリの書き換えをリアルタイムにエミュレートすることができます。




図 20.1 フラッシュメモリのブロック図

20.2 モード遷移図

リセット状態でモード端子と FWE 端子を設定しリセットスタートすると、本 LSI は図 20.2 に示すような動作モードへ遷移します。ユーザモードではフラッシュメモリの読み出しはできますが、フラッシュメモリの書き込み / 消去はできません。フラッシュメモリへの書き込み / 消去を行えるモードとしてブートモード、ユーザプログラムモード、ライタモードがあります。

表 20.1 にブートモードとユーザプログラムモードの相違点を示します。図 20.3 にブートモードを、図 20.4 にユーザプログラムモードを示します。




図 20.2 フラッシュメモリに関する状態遷移


	ブートモード	ユーザプログラムモード
全面消去		
ブロック分割消去	×	
書き換え制御プログラム*	プログラム / プログラムベリファイ	プログラム / プログラムベリファイ
		イレース/イレースベリファイ
		エミュレーション

表 20.1 ブートモードとユーザプログラムモードの相違点

【注】* 推奨するアルゴリズムに沿って、ユーザ側で用意してください。


1. 初期状態

フラッシュメモリには、旧バージョンのプログラム あるいはデータが書かれたままです。書き込み制御 プログラムおよび新アプリケーションプログラムは ユーザがあらかじめホストに用意してください。




3. フラッシュメモリの初期化

ブートプログラムエリア(RAM内)にある消去プログラムを実行し、フラッシュメモリを初期化(H'FF)します。ブートモード時は、ブロックに関係なくフラッシュメモリを全面消去します。



2. 書き込み制御プログラムの転送

ブートモードに遷移すると本LSI内のブートプログラム (すでにLSIに内蔵されている)が起動し、ホストにある 書き込み制御ブログラムをRAMにSCI通信で転送します。 また、フラッシュメモリの消去に必要なブートプログ ラムは、RAMのブートプログラムエリアに自動的に転 送されます。



4. 新アプリケーションプログラムの書き込み ホストよりRAMに転送した書き込み制御プログラムを 実行して、ホストにある新アプリケーションプログラ ムをフラッシュメモリに書き込みます。





図 20.3 ブートモード(例)


1. 初期状態

(1) ユーザプログラムモードに遷移したことを確認するFWE判定プログラム、(2) フラッシュメモリから内蔵RAMに書き込み/消去制御プログラムを転送するプログラムをあらかじめフラッシュメモリにユーザが書き込んでおいてください。(3) 書き込み/消去制御プログラムはホストまたはフラッシュメモリに用意してください。




3. フラッシュメモリの初期化

RAM上の書き込み/消去プログラムを実行し、フラッシュメモリを初期化(H'FF)します。消去は、ブロック単位で行えます。バイト単位の消去はできません。



2. 書き込み/消去制御プログラムの転送

ユーザプログラムモードに遷移すると、ユーザソフトはこれを認識してフラッシュメモリ内の転送プログラムを実行して、書き込み/消去制御プログラムをRAMに転送します。



4. アプリケーションプログラムの書き込み

次にホストにある新アプリケーションプログラムを消去 したフラッシュメモリのブロックに書き込みます。消去 されていないブロックに対する書き込みは行わないでく ださい。




図 20.4 ユーザプログラムモード(例)

20.3 ブロック構成

図 20.5 に 384K バイト、図 20.6 に 256K バイト、図 20.7 に 128K バイトのフラッシュメモリのブロック構成を示します。太線枠は消去ブロックを表します。細線枠は書き込みの単位を表し、枠内の数値はアドレスを示します。384K バイトのフラッシュメモリは 4K バイト(8 ブロック)、32K バイト(1 ブロック)、64K バイト(5 ブロック)に、256K バイトのフラッシュメモリは 4K バイト(8 ブロック)、32K バイト(1 ブロック)、64K バイト(1 ブロック)、64K バイト(1 ブロック)に、128K バイトのフラッシュメモリは 1K バイト(4 ブロック)、16K バイト(1 ブロック)、28K バイト(1 ブロック)、8K バイト(2 ブロック)、32K バイト(2 ブロック)に分割されていて、消去はこの単位で行います。書き込みは下位アドレスが H'00 または H'80 で始まる 128 バイト単位で行います。

EB0	H'000000	H'000001	H'000002	←書き込み単位 128バイト→	H'0000
消去単位4Kバイト s	ţ				1
			: :		H'000
EB1	H'001000	H'001001	H'001002	←書き込み単位 128バイト→	H'001
消去単位4Kバイト a	ţ	! !	<u> </u>		+
					H'001
EB2	H'002000	H'002001	H'002002	←書き込み単位 128バイト→	H'002
消去単位4Kバイト s	ţ	i			i
					H'002
EB3	H'003000	H'003001	H'003002	←書き込み単位 128バイト→	H'003
消去単位4Kバイト a	ţ	!			
					H'003I
EB4	H'004000	H'004001	H'004002	←書き込み単位 128バイト→	H'0040
消去単位4Kバイト 2	Ę				-
					H'004F
EB5	H'005000	H'005001	H'005002	←書き込み単位 128バイト→	H'0050
消去単位4Kバイト a	ţ				
					H'005
EB6	H'006000	H'006001	H'006002	←書き込み単位 128バイト→	H'0060
消去単位4Kバイト s	ţ				-
		! !			H'006F
EB7	H'007000	H'007001	H'007002	←書き込み単位 128バイト→	H'0070
消去単位4Kバイト =	Ę				i
					H'007F
EB8	H'008000	H'008001	H'008002	←書き込み単位 128バイト→	H'0080
消去単位32Kバイト2	Ł	i !	i i		i
		! ! !			H'00FF
EB9	H'010000	H'010001	H'010002	←書き込み単位 128バイト→	H'0100
消去単位64Kバイト2	₹				
		İ	<u> </u>		H'01FF
EB10	H'020000	H'020001	H'020002	←書き込み単位 128バイト→	H'0200
消去単位64Kバイトコ	₹				-
			<u> </u>		H'02FI
EB11	H'030000	H'030001	H'030002	←書き込み単位 128バイト→	H'0300
消去単位64Kバイトラ	¥	! !			- !
5040		1			H'03F
EB12		H'040001	H'040002	←書き込み単位 128バイト→	H'0400
消去単位64Kバイト2	<u> </u>	!			-
		!	! !		H'04FF
EB13	H'050000	H'050001	H'050002	←書き込み単位 128バイト→	H'0500
消去単位64Kバイト2	٣	!	! !		- !
	1	:	1		H'05FF

図 20.5 384K バイトのフラッシュメモリのブロック構成

EB0	H'0000000	H'000001	H'000002	←書き込み単位 128バイト→	H'0000
消去単位4Kバイト 🤌	\$				
,					H'000F
EB1	H'001000	H'001001	H'001002	←書き込み単位 128バイト→	H'0010
消去単位4Kバイト	\$				- 1
1					H'001F
EB2	H'002000	H'002001	H'002002	←書き込み単位 128バイト→	H'0020
消去単位4Kバイト ź	₹ :				-
,					H'002F
EB3	H'003000	H'003001	H'003002	←書き込み単位 128バイト→	H'0030
消去単位4Kバイト 2	₩ :				-
					H'003F
EB4	H'004000	H'004001	H'004002	←書き込み単位 128バイト→	H'0040
消去単位4Kバイト 2	₩ :				-
1			! ! !		H'004F
EB5	H'005000	H'005001	H'005002	←書き込み単位 128バイト→	H'0050
消去単位4Kバイト ź	\$				-
1					H'005F
EB6		H'006001	H'006002	←書き込み単位 128バイト→	H'0060
消去単位4Kバイト 🦼	₹				
1					H'006F
EB7		H'007001	H'007002	←書き込み単位 128バイト→	H'0070
消去単位4Kバイト 2	<u></u>				-
1					H'007F
EB8	H'008000	H'008001	H'008002	←書き込み単位 128バイト→	H'0080
消去単位32Kバイト2	₹				- 1
1					H'00FF
EB9		H'010001	H'010002	←書き込み単位 128バイト→	H'0100
消去単位64Kバイト:	<u> </u>				
<u> </u>					H'01FF
EB10	H'020000	H'020001	H'020002	←書き込み単位 128バイト→	H'0200
消去単位64Kバイト:	ř				<u> </u>
!					H'02FF
EB11	H'030000	H'030001	H'030002	←書き込み単位 128バイト→	H'0300
消去単位64Kバイト2	¥				
,	1		i i		H'03FF

図 20.6 256K バイトのフラッシュメモリのブロック構成

EB0	H'000000	H'000001	H'000002	←書き込み単位 128バイト→	H'00007F
消去単位1Kバイト 🦂	= !		!		,
	H'000380	H'000381	H'000382		H'0003FF
EB1	H'000400	H'000401	H'000402	←書き込み単位 128バイト→	H'00047F
消去単位1Kバイト 🦂	<u> </u>		1		
	H'000780	H'000781	H'000782		H'0007FF
EB2	H'000800	H'000801	H'000802	←書き込み単位 128バイト→	H'00087F
消去単位1Kバイト 🦂	<u> </u>		1		:
	H'000B80	H'000B81	H'000B82		H'000BFF
EB3	H'000C00	H'000C01	H'000C02	←書き込み単位 128バイト→	H'000C7F
消去単位1Kバイト 🤊	<u> </u>		 		
	H'000F80	H'000F81	H'000F82		H'000FFF
EB4	H'001000	H'001001	H'001002	←書き込み単位 128バイト→	H'00107F
消去単位28Kバイト	<u> </u>		1		
	H'007F80	H'007F81	H'007F82		H'007FFF
EB5	H'008000 ¦	H'008001	H'008002	←書き込み単位 128バイト→	H'00807F
消去単位16Kバイト令	=		1 1 1		:
	H'00BF80	H'00BF81	H'00BF82		H'00BFFF
EB6	H'00C000	H'00C001	H'00C002	←書き込み単位 128バイト→	H'00C07F
消去単位8Kバイト 🥎	<u> </u>		 		
	H'00DF80	H'00DF81	H'00DF82		H'00DFFF
EB7	H'00E000	H'00E001	H'00E002	←書き込み単位 128バイト→	H'00E07F
消去単位8Kバイト 🥎	<u> </u>		!		;
	H'00FF80	H'00FF81	H'00FF82		H'00FFFF
EB8	H'010000	H'010001	H'010002	←書き込み単位 128バイト→	H'01007F
消去単位32Kバイトペ	<u> </u>		!		;
	H'017F80	H'017F81	H'017F82		H'017FFF
EB9	H'018000	H'018001	H'018002	←書き込み単位 128バイト→	H'01807F
消去単位32Kバイト令	=		1		:
	H'01FF80	H'01FF81	H'01FF82		H'01FFFF

図 20.7 128K バイトのフラッシュメモリのブロック構成

20.4 入出力端子

フラッシュメモリは表 20.2 に示す端子により制御されます。

表 20.2 端子構成

端子名	入出力	機能					
RES	入力	リセット					
FWE	入力	フラッシュの書き込み / 消去をハードウェアプロテクト					
MD2	入力	動作モードを設定					
MD1	入力	動作モードを設定					
MD0	入力	動作モードを設定					
PF0	入力	ライタモードの動作モードを設定					
P16	入力	ライタモードの動作モードを設定					
P14	入力	ライタモードの動作モードを設定					
TxD*	出力	シリアル送信データ出力					
RxD*	入力	シリアル受信データ入力					

【注】 * H8S/2258、H8S/2238B、および H8S/2238R は SCI_2(TxD2、RxD2)を使用、H8S/2227 は SCI_0(TxD0、RxD0) を使用。

20.5 レジスタの説明

フラッシュメモリには以下のレジスタがあります。

- フラッシュメモリコントロールレジスタ1 (FLMCR1)
- フラッシュメモリコントロールレジスタ2(FLMCR2)
- 消去ブロック指定レジスタ1(EBR1)
- 消去ブロック指定レジスタ2(EBR2)
- RAMエミュレーションレジスタ (RAMER)
- フラッシュメモリパワーコントロールレジスタ (FLPWCR)
- シリアルコントロールレジスタX(SCRX)

マスク ROM 版には上記レジスタは存在しませんので、リードすると不定値が読み出されます。ライトは無効です。

20.5.1 フラッシュメモリコントロールレジスタ1(FLMCR1)

FLMCR1 はフラッシュメモリをプログラムモード、プログラムベリファイモード、イレースモード、イレースベリファイモードに遷移させます。具体的な設定方法については「20.8 フラッシュメモリの書き込み / 消去」を参照してください。

ビット	ビット名	初期値	R/W	説 明
7	FWE		R	フラッシュライトイネーブル
				FWE 端子の入力レベルが反映されます。FWE 端子が Low レベルのとき 0、High レベルのとき 1 となります。 0 のときハードウェアプロテクト状態になります。
6	SWE1	0	R/W	ソフトウェアライトイネーブル
				このビットが1のときフラッシュメモリの書き込み / 消去が可能となります。 0のときこのレジスタの5~0ビットと EBR1、EBR2 の各ビットはセットできません。
				[セット条件]
				• FWE=1 のとき
5	ESU1	0	R/W	イレースセットアップ
				1 にセットするとイレースセットアップ状態となり、クリアするとセットアップ状態を解除します。E1 ビットを 1 にセットする前にセットしてください。
				[セット条件]
				● FWE=1、SWE=1 のとき
4	PSU1	0	R/W	プログラムセットアップ
				1 にセットするとプログラムセットセットアップ状態となり、クリアするとセットアップ状態を解除します。P1 ビットを 1 にセットする前にセットしてください。
				[セット条件]
				• FWE=1、SWE1=1 のとき
3	EV1	0	R/W	イレースベリファイ
				1 にセットするとイレースベリファイモードへ遷移し、クリアするとイレースベリファイモードを解除します。
				[セット条件]
				• FWE=1、SWE1=1 のとき
2	PV1	0	R/W	プログラムベリファイ
				1 にセットするとプログラムベリファイモードへ遷移し、クリアするとプログ
				ラムベリファイモードを解除します。
				[セット条件]
				• FWE=1、SWE1=1 のとき

ビット	ビット名	初期値	R/W	説 明
1	E1	0	R/W	イレース
				SWE1 = 1、ESU1 = 1 の状態でこのピットを 1 にセットするとイレースモードへ遷移し、クリアするとイレースモードを解除します。
				[セット条件]
				● FWE=1、SWE1=1、ESU1=1 のとき
0	P1	0	R/W	プログラム
				SWE1 = 1、PSU1 = 1 の状態でこのビットを 1 にセットするとプログラムモードへ遷移し、クリアするとプログラムモードを解除します。
				[セット条件]
				• FWE=1、SWE1=1、PSU1=1 のとき

20.5.2 フラッシュメモリコントロールレジスタ 2 (FLMCR2)

FLMCR2 はフラッシュメモリの書き込み / 消去の状態を表示します。FLMCR2 は読み出し専用レジスタです。書き込みはしないでください。

ビット	ビット名	初期値	R/W	説 明
7	FLER	0	R	このビットはフラッシュメモリへの書き込み/消去中にエラーを検出し、エラープロテクト状態となったときセットされます。
				詳細は「20.9.3 エラープロテクト」を参照してください。
6~0		すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。

20.5.3 消去ブロック指定レジスタ1(EBR1)

フラッシュメモリの消去プロックを指定するレジスタです。FLMCR1 の SWE1 ビットが0 のときは EBR1 は H'00 に初期化されます。このレジスタは EBR2 と合わせて2 ビット以上同時に1 に設定しないでください。設定すると EBR1 と EBR2 は0 にオートクリアされます。

• 384K バイト、256K バイトフラッシュメモリの場合

ビット	ビット名	初期值	R/W	説明
7	EB7	0	R/W	このビットが1のとき EB7(H'007000~H'007FFF)の 4K バイトが消去対象 となります。
6	EB6	0	R/W	このビットが1のとき EB6(H'006000~H'006FFF)の 4K バイトが消去対象 となります。
5	EB5	0	R/W	このビットが 1 のとき EB5(H'005000~H'005FFF)の 4K バイトが消去対象 となります。
4	EB4	0	R/W	このビットが1のとき EB4(H'004000~H'004FFF)の 4K バイトが消去対象 となります。
3	EB3	0	R/W	このビットが1のとき EB3(H'003000~H'003FFF)の 4K バイトが消去対象 となります。
2	EB2	0	R/W	このビットが 1 のとき EB2(H'002000~H'002FFF)の 4K バイトが消去対象 となります。
1	EB1	0	R/W	このビットが 1 のとき EB1(H'001000~H'001FFF)の 4K バイトが消去対象 となります。
0	EB0	0	R/W	このビットが1のとき EB0(H'000000~H'000FFF)の 4K バイトが消去対象 となります。

• 128K バイトフラッシュメモリの場合

ビット	ビット名	初期値	R/W	説 明
7	EB7	0	R/W	このビットが 1 のとき EB7(H'00E000~H'00FFFF)の 8K バイトが消去対象 となります。
6	EB6	0	R/W	このビットが1のとき EB6(H'00C000~H'00DFFF)の 8K パイトが消去対象 となります。
5	EB5	0	R/W	このビットが 1 のとき EB5 (H'008000 ~ H'00BFFF) の 16K バイトが消去対象 となります。
4	EB4	0	R/W	このビットが 1 のとき EB4(H'001000~H'007FFF)の 28K バイトが消去対象 となります。
3	EB3	0	R/W	このビットが 1 のとき EB3(H'000C00~H'000FFF)の 1K バイトが消去対象 となります。
2	EB2	0	R/W	このビットが 1 のとき EB2(H'000800~H'000BFF)の 1K バイトが消去対象 となります。
1	EB1	0	R/W	このビットが 1 のとき EB1(H'000400~H'0007FF)の 1K バイトが消去対象 となります。
0	EB0	0	R/W	このビットが 1 のとき EB0(H'000000~H'0003FF)の 1K バイトが消去対象 となります。

20.5.4 消去ブロック指定レジスタ 2 (EBR2)

フラッシュメモリの消去ブロックを指定するレジスタです。FLMCR1 の SWE1 ビットが 0 のときは EBR2 は H'00 に初期化されます。このレジスタは EBR1 と合わせて 2 ビット以上同時に 1 に設定しないでください。設定すると EBR1 と EBR2 は 0 にオートクリアされます。

• 384K バイトフラッシュメモリの場合

			2	
ビット	ビット名	初期値	R/W	説明
7、6		すべて0	R/W	リザーブビット
				ライトするときは、必ず0をライトしてください。
5	EB13	0	R/W	このビットが 1 のとき EB13(H'050000~H'05FFFF)の 64K パイトが消去対 象となります。
4	EB12	0	R/W	このビットが 1 のとき EB12(H'040000~H'04FFFF)の 64K バイトが消去対 象となります。
3	EB11	0	R/W	このビットが 1 のとき EB11(H'030000~H'03FFFF)の 64K パイトが消去対 象となります。
2	EB10	0	R/W	このビットが 1 のとき EB10(H'020000~H'02FFFF)の 64K バイトが消去対 象となります。
1	EB9	0	R/W	このビットが 1 のとき EB 9 (H'010000 ~ H'01FFFF)の 64K パイトが消去対象 となります。
0	EB8	0	R/W	このビットが 1 のとき EB 8 (H'008000 ~ H'00FFFF)の 32K パイトが消去対象 となります。

• 256K バイトフラッシュメモリの場合

ビット	ビット名	初期値	R/W	説 明
7~4	-	すべて 0	R/(W)	リザーブビット
				初期値を変更しないでください。
3	EB11	0	R/W	このビットが 1 のとき EB11(H'030000~H'03FFFF)の 64K バイトが消去対 象となります。
2	EB10	0	R/W	このビットが 1 のとき EB10(H'020000~H'02FFFF)の 64K パイトが消去対 象となります。
1	EB9	0	R/W	このビットが 1 のとき EB9(H'010000~H'01FFFF)の 64K バイトが消去対象 となります。
0	EB8	0	R/W	このビットが 1 のとき EB8(H'008000~H'00FFFF)の 32K パイトが消去対象 となります。

• 128K バイトフラッシュメモリの場合

* 120	אל אוויאלו	<i></i>	· L 7 072%	
ビット	ビット名	初期値	R/W	説 明
7~2	-	すべて 0	R/(W)	リザーブビット
				初期値を変更しないでください。
1	EB9	0	R/W	このビットが 1 のとき EB9 (H'018000 ~ H'01FFFF) の 32K バイトが消去対象 となります。
0	EB8	0	R/W	このビットが 1 のとき EB8(H'010000~H'017FFF)の 32K バイトが消去対象 となります。

20.5.5 RAM エミュレーションレジスタ (RAMER)

フラッシュメモリのリアルタイムな書き換えをエミュレートするときに、RAMの一部と重ね合わせるフラッシュメモリのエリアを設定するレジスタです。RAMERの設定は、ユーザモード、ユーザプログラミングモードで行ってください。エミュレーション機能を確実に動作させるために、本レジスタの書き換え直後にRAMエミュレーションの対象ROMをアクセスしないでください。直後にアクセスした場合には正常なアクセスは保証されません。

ビット	ビット名	初期値	R/W	説明				
7~5		すべて 0	R	リザーブビット				
				読み出すと常に0が読み出されます。				
4		0	R/W	リザーブビット				
				書き込み時は必ず0としてください。				
3	RAMS	0	R/W	RAM セレクト				
				RAM によるフラッシュメモリのエミュレーシ	ョン選択ビットです。このビッ			
				トが1のとき、RAMの一部がフラッシュメモ				
				シュメモリは全ブロック書き込み / 消去プロラ	シュメモリは全プロック書き込み / 消去プロテクト状態となります。			
2	RAM2	0	R/W	フラッシュメモリエリア選択				
1	RAM1	0	R/W	RAMS が 1 のとき、RAM の領域とオーバラッ	プさせるフラッシュメモリのエ			
0	RAM0	0	R/W	リアを選択します。 これらのエリアは 384K バ	,			
				モリの場合 4K バイトの、128K バイトフラッき 去ブロックに対応しています。	シュメモリの場合 1K バイトの消			
					40014 III 41 == > 4 = II			
				384K バイト、256K バイトフラッシュメモリ				
				000 : H'000000 ~ H'000FFF(EB0)	H'000000 ~ H'0003FF(EB0)			
				001 : H'001000 ~ H'001FFF(EB1)	H'000400 ~ H'0007FF(EB1)			
				010: H'002000~H'002FFF(EB2)	H'000800 ~ H'000BFF(EB2)			
				011 : H'003000 ~ H'003FFF(EB3)				
				100 : H'004000 ~ H'004FFF(EB4)	設定禁止			
				101 : H'005000 ~ H'005FFF(EB5)	設定禁止			
				110 : H'006000 ~ H'006FFF(EB6)	設定禁止			
				111 : H'007000 ~ H'007FFF(EB7)	設定禁止			

20.5.6 フラッシュメモリパワーコントロールレジスタ (FLPWCR)

本 LSI がサブアクティブモードに遷移する際に、フラッシュメモリの低消費電力モードへの遷移の許可 / 禁止を設定するレジスタです。

ビット	ビット名	初期値	R/W	説 明
7	PDWND	0	R/W	パワーダウンディスエーブル
				サブアクティブモードに遷移する際に、フラッシュメモリの低消費電力モード への遷移の許可 / 禁止を設定するビットです。
				0:フラッシュメモリの低消費電力モードへの遷移を許可
				1:フラッシュメモリの低消費電力モードへの遷移を禁止
6~0	-	すべて 0	R	リザーブビット
				読み出すと常に0が読み出されます。

SCRX は、レジスタアクセスの制御を行います。

ビット	ビット名	初期値	R/W	説 明
7	-	0	R/W	リザーブビット
				0をライトしてください。
6	IICX1	0	R/W	I ² C トランスファセレクト 1、0
5	IICX0	0	R/W	詳細は「16.3.5 シリアルコントロールレジスタ X(SCRX)」を参照してください。
4	IICE	0	R/W	I ² C マスタイネーブル
				詳細は「16.3.5 シリアルコントロールレジスタ X(SCRX)」を参照してください。
3	FLSHE	0	R/W	フラッシュメモリコントロールレジスタイネーブル
				フラッシュメモリの制御レジスタ (FLMCR1、FLMCR2、EBR1、EBR2)の CPU アクセスを制御します。FLSHE ピットを 1 にセットすると、フラッシュメモリ制御レジスタをリード / ライトすることができます。0 にクリアすると フラッシュメモリの制御レジスタは非選択となります。このとき、フラッシュメモリ制御レジスタの内容は保持されています。
				0:アドレス H'FFFFA8~H'FFFFAC のエリアはフラッシュ制御レジスタを 非選択
				1:アドレス H'FFFFA8~H'FFFFAC のエリアはフラッシュ制御レジスタを 選択
2~0	-	すべて0	R/W	リザーブビット
				ライトするときは0をライトしてください。

20.6 オンボードプログラミングモード

オンボードプログラミングモードに設定すると、内蔵フラッシュメモリへの書き込み、消去、ベリファイを行うことができます。本モードには2種類の動作モード(ブートモード、ユーザプログラムモード)があります。各モードの設定方法は、表20.3を参照してください。また、フラッシュメモリに関する各モードへの状態遷移図は、図20.2を参照してください。

モード	設定	FWE	MD2	MD1	MD0
ブートモード	拡張モード	1	0	1	0
	シングルチップモード	1	0	1	1
ユーザプログラムモード	拡張モード	1	1	1	0
	シングルチップモード	1	1	1	1

表 20.3 オンボードプログラミングモード設定方法

20.6.1 ブートモード

ブートモードにおけるリセット解除から書き込み制御プログラムに分岐するまでの動作を表 20.4 に示します。

1. ブートモードではフラッシュメモリへの書き込み制御プログラムをホスト側に準備しておく必要があります。書き込み制御プログラムは「20.8 フラッシュメモリの書き込み/消去」に沿ったものを用意してください。

ブートモードは、フラッシュメモリに書き込まれているデータがある場合(全データが1でないとき)、フラッシュメモリの全ブロックを消去します。ブートモードはオンボード状態での初期の書き込み、あるいはユーザプログラムモードで起動するプログラムに従って消去し、ユーザプログラムモードが実行できなくなった場合の強制復帰などに使用してください。

- 2. SCIは調歩同期式モードに設定され、送受信フォーマットは「8ビットデータ、1ストップビット、パリティなし」です。
- 3. ブートプログラムが起動すると、ホストから連続送信される調歩同期式シリアル通信データH'00のLow期間を測定してビットレートを計算し、SCIのビットレートをホストのビットレートに合わせ込みます。リセット解除はRxD端子がHighの状態で行ってください。必要に応じてRxD端子およびTxD端子は、ボード上でプルアップしてください。リセット解除からLow期間を測定できるまで約100ステートかかります。
- 4. ビットレートの合わせ込みが終了すると調整終了の合図としてH'00を1バイト送信しますので、ホストは調整終了の合図を正常に受信したらH'55を1バイト送信してください。正常に受信できなかった場合はリセットによりプートモードを再起動してください。ホスト側のビットレートと本LSIのシステムクロック周波数の組み合わせによっては許容範囲内にビットレートを合わせ込めない場合が生じます。このため、ホストの転送ビットレートと本LSIのシステムクロック周波数を表20.5の範囲としてください。

- 5. ブートモードでは内蔵RAMの一部をブートプログラムで使用します。ホスト側から送信される書き込み制御プログラムを格納できるエリアはHTFFC000~HTFFDFFF番地です。プログラムの実行が書き込み制御プログラムへ移行するまでブートプログラムエリアは使用できません。
- 6. 書き込み制御プログラムに分岐するときSCIは送受信動作を終了(SCRのRE=0、TE=0)しますが、BRR には合わせ込んだビットレートの値は保持されるので、引き続き書き込み制御プログラムでホストとの間の書き込みデータやベリファイデータの送受信に使用できます。TxD端子はHighレベル出力状態となっています。書き込み制御プログラムへ分岐直後のCPUの汎用レジスタは不定です。特にスタックポインタはサブルーチンコールなどで暗黙的に使用されるため、書き込み制御プログラムの冒頭で初期化してください。
- 7. ブートモードはリセットにより解除されます。リセット端子をLowレベルにして最低20ステート経過後、FWE端子とMD端子を設定してリセットを解除*してください。WDTのオーバフローリセットが発生した場合もブートモードは解除されます。
- 8. フラッシュメモリへの書き込み中、あるいは消去中に割り込みを使用することはできません。
- 【注】 * FWE 端子とモード端子の入力はリセット解除時、モードプログラミングセットアップ時間(t_{MDS} = 200ns)を満足する必要があります。

表 20.4 ブートモードの動作

	H8S/2258	H8S/2238B、H8S/2238R、H8S/2227	H8S/2239
19200bps	10 ~ 13.5MHz	8 ~ 13.5MHz	8 ~ 20MHz
9600bps		4 ~ 13.5MHz	4 ~ 20MHz
4800bps		2 ~ 13.5MHz	2 ~ 20MHz
20.6.2 ユーザプロ	コグラムモード		
		当去プログラムに分岐することで任意 基板上の FWE 制御手段、オンボー I	
給手段、分岐のための条件	設定をユーザ側で用意す	「る必要があります。また、必要に応	ぶじてフラッシュメモリ
の一部に書き込み/消去フ	プログラムを書き込んでお	3くか、書き込み/消去プログラムを	:外部から供給するため
のプログラムを書き込んで	ぎおく必要があります。書	書き込み/消去中はフラッシュメモリ	を読み出せないため、
ブートモードと同様書き込	込み / 消去プログラムは内	d蔵 RAM に転送して実行してくださ	い。図 20.8 にユーザモ

表 20.5 ビットレート自動合わせ込みが可能なシステムクロック周波数

本 LSI のシステムクロック周波数範囲

ホストのビットレート

ードでの書き込み/消去手順の例を示します。書き込み/消去プログラムは「20.8 フラッシュメモリの書き 込み/消去」に沿ったものを用意してください。




図 20.8 ユーザモードにおける書き込み / 消去例

20.7 RAM によるフラッシュメモリのエミュレーション

フラッシュメモリに対する書き換えデータを内蔵 RAM でリアルタイムにエミュレートできるよう、RAM エミュレーションレジスタ (RAMER) によりフラッシュメモリの一部のブロックに RAM をオーバラップさせて使用することができます。エミュレーション可能なモードはユーザモードおよびユーザプログラムモードです。図 20.9 フラッシュメモリのリアルタイムな書き換えをエミュレートする例を示します。

- 1. RAMERを設定してリアルタイムな書き換えを必要とするエリアにRAMをオーバラップさせます。
- 2. オーバラップさせたRAMを使ってエミュレートします。
- 3. 書き換えデータ確定後、RAMSビットをクリアしてRAMのオーバラップを解除します。
- 4. オーバラップさせたRAMに書き込まれたデータをフラッシュメモリ空間に書き込みます。




図 20.9 RAM によるエミュレーションフロー

フラッシュメモリのブロックをオーバラップさせる例を図 20.10 に示します。

- 1. オーバラップさせるRAMのエリアは384Kバイトフラッシュメモリおよび256Kバイトフラッシュメモリの 場合H'FFD000~H'FFDFFFの4Kバイトに、128Kバイトフラッシュメモリの場合H'FFD000~H'FFD3FFの1Kバイトに固定されています。
- 2. オーバラップできるフラッシュメモリのエリアは4KバイトのEB0~EB7のうちの1ブロックで、RAMERにより選択できます。
- 3. オーバラップさせたRAMのエリアはフラッシュメモリ内のアドレスと元のRAMのアドレスの両方からアクセスできます。
- 4. RAMERのRAMSビットが1にセットされている間、フラッシュメモリは全プロック書き込み / 消去プロテクト状態となり(エミュレーションプロテクト)、FLMCR1のP1ビットまたはE1ビットをセットしてもプログラムモード、イレースモードへは遷移しません。
- 5. RAMエリアは消去アルゴリズムに沿ったプログラムを実行しても消去されません。
- 6. ブロックEB0はベクタテーブルを含みます。RAMエミュレーションする場合、オーバラップRAMにはベクタテーブルが必要となります。




図 20.10 RAM のオーバラップ例

20.8 フラッシュメモリの書き込み/消去

オンボードでのフラッシュメモリの書き込み / 消去は CPU を用いてソフトウェアで行う方式を採用しています。フラッシュメモリは FLMCR1 の設定によってプログラムモード、プログラムベリファイモード、イレースモード、イレースベリファイモードに遷移します。ブートモードでの書き込み制御プログラム、ユーザモードでの書き込み / 消去プログラムではこれらのモードを組み合わせて書き込み / 消去を行います。 フラッシュメモリへの書き込みは「20.8.1 プログラム / プログラムベリファイ」に沿って、また、フラッシュメモリの消去は「20.8.2 イレース / イレースベリファイ」に沿って行ってください。

20.8.1 プログラム / プログラムベリファイ

フラッシュメモリへの書き込みは、図 20.11 に示すプログラム / プログラムベリファイフローに従ってください。このフローに沿って書き込み動作を行えば、デバイスへの電圧ストレスやデータの信頼性を損なうことなく書き込みを行うことができます。

- 1. 書き込みは消去された状態で行い、すでに書き込まれたアドレスへの再書き込みは行わないでください。
- 2. 1回の書き込みは128バイト単位です。128バイトに満たないデータを書き込む場合もフラッシュメモリに 128バイトのデータを転送する必要があります。書き込む必要のないアドレスのデータはHTFFにして書き込んでください。
- 3. RAM上に書き込みデータエリア128バイト、再書き込みデータエリア128バイト、追加書き込みデータエリア128バイトの領域を確保してください。再書き込みデータの演算、追加書き込みデータの演算は図20.11 に従ってください。
- 4. 再書き込みデータエリアあるいは追加書き込みデータエリアからフラッシュメモリへはバイト単位で128 バイト連続転送してください。プログラムアドレスと128バイトのデータがフラッシュメモリ内にラッチされます。 転送先のフラッシュメモリの先頭アドレスは下位8ビットをH'00またはH'80としてください。
- 5. P1ビットがセットされている時間が書き込み時間となります。書き込み時間は図20.11に従ってください。
- 6. ウォッチドックタイマの設定はプログラムの暴走などによる過剰書き込みを避けるためのものです。オーバフロー周期は ($t_{spsu}+t_{sp200}+t_{cp}+t_{cpsu}$) μs より大きくしてください。
- ベリファイアドレスへのダミーライトは、下位1ビットがB'0のアドレスにH'FFを1バイト書き込んでください。ベリファイデータはダミーライトを行った番地からワードで読み出せます。
- 8. 同一ビットに対するプログラム / プログラムベリファイシーケンスの繰り返しは、(N)回を超えないようにしてください。




図 20.11 プログラム / プログラムベリファイフロー

20.8.2 イレース / イレースベリファイ

消去は図 20.12 のイレース / イレースベリファイフローチャートに従って行ってください。

- 1. 消去の前にプレライト(消去するメモリの全データをすべて0にする)を行う必要はありません。
- 2. 消去はブロック単位で行います。消去ブロック指定レジスタ1、2(EBRI、EBR2)により消去するブロックを1ブロックだけ選択しててください。複数のブロックを消去する場合も1ブロックずつ順次消去してください。
- 3. E1ビットが設定されている時間が消去時間となります。
- 4. ウォッチドックタイマの設定はプログラムの暴走などによる過剰書き込みを避けるためのものです。オーパフロー周期は($t_{sesu}+t_{se}+t_{ce}+t_{cesu}$)msより大きくしてください。
- 5. ベリファイアドレスへのダミーライトは、下位1ビットがB'0のアドレスにH'FFを 1 バイト書き込んでください。ベリファイデータはダミーライトを行った番地からワードで読み出せます。
- 6. 読み出したデータが未消去の場合は再度イレースモードに設定し、同様にイレース / イレースベリファイシーケンスを繰り返します。ただし、この繰り返し回数が(N)回を超えないようにしてください。




図 20.12 イレース / イレースベリファイフロー

20.9 書き込み/消去プロテクト

フラッシュメモリに対する書き込み / 消去プロテクト状態にはハードウェアプロテクトによるもの、ソフトウェアプロテクトによるものとエラープロテクトによるものの 3 種類あります。

20.9.1 ハードウェアプロテクト

ハードウェアプロテクトは、リセットまたはスタンバイモードへの状態遷移によりフラッシュメモリに対する書き込み / 消去が強制的に禁止、中断された状態をいいます。フラッシュメモリコントロールレジスタ 1 (FLMCR1)、フラッシュメモリコントロールレジスタ 2 (FLMCR2)、プロック指定レジスタ 1 (EBR1)、プロック指定レジスタ 2 (EBR2)が初期化されます。RES 端子によるリセットでは、電源投入後発振が安定するまで RES 端子を Low レベルに保持しないとリセット状態になりません。また、動作中のリセットは AC 特性に規定した RES パルス幅の間 RES 端子を Low レベルに保持してください。

20.9.2 ソフトウェアプロテクト

ソフトウェアで FLMCR1 の SWE1 ビットをクリアすることで全ブロック書き込み / 消去プロテクト状態になります。この状態で FLMCR1 の P1 ビットまたは E1 ビットをセットしてもプログラムモードまたはイレースモードへは遷移しません。また、ブロック指定レジスタ 1 (EBR1)、ブロック指定レジスタ 2 (EBR2) の設定により、ブロックごとに消去プロテクトが可能です。EBR1、EBR2 を H'00 に設定すると全ブロックが消去プロテクト状態になります。 RAMER の RAMS ビットをセットすることで全ブロックの書き込み / 消去プロテクト状態になります。

20.9.3 エラープロテクト

エラープロテクトはフラッシュメモリへの書き込み / 消去中に CPU の暴走や書き込み / 消去アルゴリズムに沿っていない動作を検出し、強制的に書き込み / 消去動作を中断した状態です。書き込み / 消去動作を中断することで過剰書き込みや過剰消去によるフラッシュメモリへのダメージを防止します。

フラッシュメモリへの書き込み / 消去中に以下のエラーを検出すると、FLMCR2 の FLER ビットが 1 にセットされ、エラープロテクト状態となります。

- 書き込み / 消去中のフラッシュメモリ読み出し(ベクタリードおよび命令フェッチを含む)
- 書き込み/消去中のリセットを除く例外処理開始
- 書き込み/消去中のSLEEP命令実行
- 書き込み/消去中にCPUがDMAC*もしくはDTCにバス権を開放

このとき、FLMCR1、FLMCR2、EBR1、EBR2の内容は保持されますが、エラーを検出した時点でプログラムモードまたはイレースモードは強制的に中断されます。P1 ビット、E1 ビットをセットしてもプログラムモードやイレースモードへは遷移しません。ただし、PV1 ビット、EV1 ビットは保持され、ベリファイモードへの遷移は可能です。エラープロテクト状態は、リセットまたハードウェアスタンバイによってのみ解除できます。

【注】 * H8S/2239 グループのみです。

20.10 フラッシュメモリの書き込み/消去時の割り込み

フラッシュメモリへの書き込み、消去中(FLMCR1 の P1 ビットまたは E1 ビットがセット)、またはプートプログラム実行中 $*^1$ は書き込み、消去動作を最優先とするため、NMI 入力を含むすべての割り込みを禁止してください。

- 1. 書き込み、消去中に割り込みが発生すると、正常な書き込み/消去アルゴリズムに沿った動作が保証できなくなる。
- 2. 書き込み/消去中の割り込み例外処理では正常なベクタリードができず*2、CPUが暴走してしまう。
- 3. ブートプログラム実行中に割り込みが発生すると正常なブートモードのシーケンスが実行できなくなる。
- 【注】 *1 書き込み制御プログラムによる書き込みが完了するまでは、CPU 内部と外部で割り込み要求を禁止する必要があります。
 - *2 以下の2つの理由によってベクタリードが正常に行われません。
 - ・書き込み、消去中(FLMCR1 の P1 ビットまたは E1 ビットがセット) にフラッシュメモリのリードを行っても正しい値を読み出すことはできません(値は不定)。
 - ・割り込みベクタテーブルに値がまだ書き込まれていない場合、割り込み例外処理が正しく実行されません。

20.11 ライタモード

ライタモードでは、ソケットアダプタを介して単体のフラッシュメモリと同様に PROM ライタで書き込み / 消去を行うことができます。 PROM ライタはルネサス 512K バイト、256K バイト、128K バイトフラッシュメモリ内蔵マイコンデバイスタイプをサポートしているライタを使用してください。 12MHz の入力クロックが必要です。

図 20.13 にソケットアダプタの端子対応図を示します。

	本LSI			ソケットアダプタ	HN27C4096	HG(40ピン)
P-100B* ³ 、TFP-100B、 TFP-100G* ⁴	ピン番号 FP-100A* ¹	BP-112A* ² 、 TBP-112A* ⁵	端子名	(40ピン変換)	ピン番号	端子名
13	16	F1	A0		21	A0
15	18	G1	A1		22	A1
16	19	G2	A2		23	A2
17	20	G3	A3		24	A3
18	21	H1	A4		25	A4
19	22	G4	A5		26	A5
20	23	H2	A6		27	A6
21	24	J1	A7		28	A7
22	25	H3	A8		29	A8
23	26	J2	A9		31	A9
24	27	K1	A10		32	A10
25	28	J3	A10		33	A11
26	29	K2				A12
27	30	L2	A12		34	
28	31	H4	A13 A14			A13 A14
					36	
29	32	K3	A15		37	A15
30	33	L3	A16		38	A16
31	34	J4	A17		39	A17
32	35	K4	A18		10	A18
4	7	C2	D0		19	1/00
5	8	C1	D1		18	I/O1
6	9	D3	D2		17	1/02
7	10	D2	D3		16	1/03
8	11	D1	D4	1	15	1/04
9	12	E4	D5		14	I/O5
10	13	E3	D6		13	1/06
11	14	E1	D7		12	1/07
3	6	D4	CE		2	CE
1	4	B2	ŌĒ		20	ŌĒ
2	5	B1	WE		3	WE
66	69	E10	FWE		4	FWE
99、75、72* ¹ 、	78、75、65、	E2、F3、H8、J10、			40、1	V _{CC}
62、61、60、	64、57、54、	G9、G11、F9、G10、	V _{cc}	+ + + + + + + + + + + + + + + + + + + +	30、11	V _{SS}
54、53、12	15、2	C9、B3			7、6、5	NC
100、67、64、58、	70、67、61、59、	E2、F4、J6、K6、K7、			8	A20
56、55、42、40、	58、45、43、41、	L7、J11、H9、H11、	V _{SS}	+ +	9	A19
38、14	17、3	F8、F10、E9、A2			【記号説明】	
59	62	G8	RES		FWE :	フラッシュラ イネーブル
63	66	F11	XTAL	& E 回 · ·	I/O7~0 :	データ入出ナ
65	68	E11	EXTAL	発振回路	A18~0 : CE :	アドレス入力 チップイネー
上記以外	上記以外	上記以外	NC (OPEN)		CE OE WE	チップイネー 出力イネーフ ライトイネー

*2 H8S/2238Rのみです。

図 20.13 ソケットアダプタの端子対応図

^{*3} H8S/2227にはありません。

^{*4} H8S/2258にはありません。

^{*5} H8S/2238R、H8S/2239のみです。

20.12 フラッシュメモリの低消費電力動作

ユーザモードではフラッシュメモリは次のいずれかの状態になります。

• 通常動作状態

高速でフラッシュメモリの読み出しが可能です。

• 低消費電力状態

電源回路の一部を停止して、LSIがサブクロック動作時にフラッシュメモリのリードのみ可能です。

スタンバイ状態

フラッシュメモリのすべての回路が停止します。

表 20.6 に本 LSI の動作モードとフラッシュメモリの状態の関係を示します。フラッシュメモリが低消費電力動作状態またはスタンバイ状態から通常動作状態へ復帰するときは、停止した電源回路の安定化時間が必要となります。外部クロックを使用する場合も含めて、通常動作モードへ復帰するときの待機時間が $100\mu s$ 以上になるよう SBYCR の STS2 ~ STS0 を設定してください。

本 LSI の動作モード	フラッシュメモリの状態
アクティブモード	通常動作状態
スリープモード	通常動作状態
ウォッチモード	スタンバイ状態
スタンバイモード	
サブアクティブモード	PDWND=0 のとき:低消費電力状態(リードのみ)
サブスリープモード	PDWND=1 のとき:通常動作状態(リードのみ)

表 20.6 フラッシュメモリの動作状態

20.13 フラッシュメモリの書き込み/消去時の注意事項

オンボードプログラミングモード、RAM エミュレーション機能およびライタモード使用時の注意事項を示します。

(1) 規定された電圧タイミングで書き込み/消去を行ってください

定格以上の電圧を印加した場合、製品の永久破壊に至ることがあります。

PROM ライタは、ルネサス テクノロジフラッシュメモリ内蔵マイコンデバイスタイプ (FZTAT512V3A、FZTAT256V3A、FZTAT128V3A)をサポートしているものを使用してください。ライタの設定を HN27C4096 にセットしないでください。また、規定したソケットアダプタ以外は使用しないでください。誤って使用した場合、破壊に至ることがあります。

(2) 電源投入 / 切断時の注意事項(図 20.14~図 20.16 参照)

FWE 端子への High レベル印加は VCC 確定後に行ってください。また、VCC を切断する前に FWE 端子を Low レベルにしてください。 VCC 電源の印加 / 切断時は FWE 端子を Low レベルに固定し、フラッシュメモリをハードウェアプロテクト状態にしてください。この電源投入および解除タイミングは、停電などによる電源の切

断、再投入時にも満足するようにしてください。

(3) FWE の印加 / 解除の注意事項(図 20.14~図 20.16 参照)

FWE の印加はマイコン動作が確定した状態で行ってください。マイコンが動作確定状態を満足しない場合は、FWE 端子を Low レベルに固定し、プロテクト状態としてください。FWE の印加 / 解除では、フラッシュメモリへの誤書き込み、誤消去を防止するため、以下に示すような注意が必要です。

- VCC電圧が定格電圧の範囲で安定している状態でFWEを印加してください。
- ブートモードでは、FWEの印加/解除はリセット中に行ってください。
- ユーザプログラムモードでは、リセットの状態にかかわらず、FWE=Highレベル / Lowレベルの切り替えが可能です。また、フラッシュメモリ上でプログラム実行中でも、FWE入力の切り替えが可能です。
- プログラムが暴走していない状態でFWEを印加してください。
- FWEの解除はFLMCR1のSWE1、ESU1、PSU1、EV1、PV1、PI、E1ビットをクリアした状態で行ってください。FWEの印加/解除時に、誤ってSWE1、ESU1、PSU1、EV1、PV1、P1、E1ビットをセットしないでください。
- (4) FWE 端子に常時 High レベルを印加しないでください

FWE 端子に High レベルを印加するのは、フラッシュメモリに書き込み、消去を行うときのみとしてください。このため、FWE 端子に常時 High レベルを印加するようなシステム構成は避けてください。また、High レベル印加中においても、過剰書き込み、過剰消去にならないように、ウォッチドッグタイマを起動し、プログラムの暴走などに対応できるようにしてください。

(5) フラッシュメモリへの書き込み、消去は推奨するアルゴリズムに従って行ってください 推奨アルゴリズムでは、デバイスへの電圧ストレスあるいはプログラムデータの信頼性を損なうことなく書

き込み、消去を行うことができます。また、FLMCR1 の PI ビット、E1 ビットをセットするときは、プログラ ムの暴走などに備えてあらかじめウォッチドッグタイマを設定してください。

(6) SWE1 ビットのセット / クリアは、フラッシュメモリ上のプログラム実行中に行わないでください フラッシュメモリ上のプログラム実行とデータの読み出しは、SWE1 ビットをクリアしたあと 100μs 以上待ってから行ってください。

SWE1 ビットをセットするとフラッシュメモリのデータを書き換えできますが、ベリファイ(プログラム / イレース中のベリファイ)以外の目的で、フラッシュメモリをアクセスしないでください。また、プログラム / イレース / ベリファイ中に SWE1 ビットのクリアを行わないでください。FWE 端子に High レベルを入力した状態で、RAM によるエミュレーション機能を使用する場合も同様に、フラッシュメモリ上のプログラム実行とデータ読み出しは、SWE1 ビットをクリアしたあとに行ってください。

ただし、フラッシュメモリ空間とオーバラップした RAM エリアについては、SWE1 ビットのセット / クリアにかかわらずリード / ライト可能です。

(7) フラッシュメモリの書き込み中または消去中に割り込みを使用しないでください

FWE 印加状態では書き込み / 消去動作を再優先とするため、NMI を含むすべての割り込み要求を禁止してください。

- (8) 追加書き込みは行わないでください。書き換えは消去後に行ってください オンボードプログラミングでは 128 バイトの書き込み単位プロックへの書き込みは、1 回のみとしてください。 ライタモードでも 128 バイトの書き込み単位プロックへの書き込みは 1 回のみとしてください。 書き込みはこの書き込み単位プロックがすべて消去された状態で行ってください。
- (9) 書き込み前に、必ず、正しく PROM ライタに装着されていることを確認してください PROM ライタのソケット、ソケットアダプタ、および製品のインデックスが一致していないと過剰電流が流れ、製品が破壊することがあります。
- (10)書き込み中はソケットアダプタや製品に手を触れないでください 接触不良などにより、書き込み不良になることがあります。
- (11)電源投入時は、リセット状態にしてください 発振安定期間中に 100μs 以上はリセットを入れてください。
- (12)動作中にリセットを入れる場合は、SWE1のLow期間で入れてください SWE1ビットクリア後 100 μs 以上待ってからリセットを入れてください。




図 20.14 電源投入 / 切断タイミング (ブートモード)




図 20.15 電源投入 / 切断タイミング (ユーザプログラムモード)




図 20.16 モード遷移タイミング(例:ブートモード ユーザモード↔ユーザプログラムモード)

20.14 F-ZTAT マイコンのマスク ROM 化時の注意事項

マスク版には、F-ZTAT 版に存在するフラッシュメモリのコントロール用内部レジスタが存在しません。表 20.7 に F-ZTAT 版に存在して、マスク版に存在しないレジスタを示します。表 20.7 に示したレジスタをリードした場合、マスク版では、不定値が読み出されます。このため、F-ZTAT 版で開発したアプリケーションソフトをマスク ROM 版に変更する場合、表 20.7 に示したレジスタの影響がないようアプリケーションソフトを変更してください。

表 20.7 F-ZTAT 版に存在してマスク ROM 版に存在しないレジスタ

レジスタ名称	略称	アドレス
フラッシュメモリコントロールレジスタ 1	FLMCR1	H'FFA8
フラッシュメモリコントロールレジスタ 2	FLMCR2	H'FFA9
消去プロック指定レジスタ 1	EBR1	H'FFAA
消去ブロック指定レジスタ 2	EBR2	H'FFAB
RAM エミュレーションレジスタ	RAMER	H'FEDB
フラッシュメモリパワーコントロールレジスタ	FLPWCR	H'FFAC
シリアルコントロールレジスタX(ビット3のみ)	SCRX	H'FDB4

21. マスク ROM

マスク ROM の特長は以下のとおりです。

21.1 特長

容量

製品区分		ROM 容量	ROM アドレス (モード 6、7)
H8S/2258 グループ	HD6432258	256K バイト	H'000000 ~ H'03FFFF
	HD6432256	128K バイト	H'000000 ~ H'01FFFF
	HD6432258W	256K バイト	H'000000 ~ H'03FFFF
	HD6432256W	128K バイト	H'000000 ~ H'01FFFF
H8S/2239 グループ	HD6432239	384K バイト	H'000000 ~ H'05FFFF
	HD6432239W	384K バイト	H'000000 ~ H'05FFFF
H8S/2238 グループ	HD6432238B	256K バイト	H'000000 ~ H'03FFFF
	HD6432236B	128K バイト	H'000000 ~ H'01FFFF
	HD6432238R	256K バイト	H'000000 ~ H'03FFFF
	HD6432236R	128K バイト	H'000000 ~ H'01FFFF
	HD6432238BW	256K バイト	H'000000 ~ H'03FFFF
	HD6432236BW	128K バイト	H'000000 ~ H'01FFFF
	HD6432238RW	256K バイト	H'000000 ~ H'03FFFF
	HD6432236RW	128K バイト	H'000000 ~ H'01FFFF
H8S/2237 グループ	HD6432237	128K バイト	H'000000 ~ H'01FFFF
	HD6432235	128K バイト	H'000000 ~ H'01FFFF
	HD6432233	64K バイト	H'000000 ~ H'00FFFF
H8S/2227 グループ	HD6432227	128K バイト	H'000000 ~ H'01FFFF
	HD6432225	128K バイト	H'000000 ~ H'01FFFF
	HD6432224	96K バイト	H'000000 ~ H'017FFF
	HD6432223	64K バイト	H'000000 ~ H'00FFFF

バスマスタと16ビット幅のデータバスで接続 バイトデータ/ワードデータを1ステースでアクセス可能 図 21.1 にマスク ROM のブロック図を示します。




図 21.1 マスク ROM のブロック図 (384K バイトの場合)

22. PROM

PROM 版は、PROM モードに設定することにより、PROM ライタを用いて自由にプログラムの書き込みができます。

22.1 PROM モードの設定

PROM 版(HD6472237)の場合、PROM モードを設定すると、本 LSI はマイクロコンピュータとしての機能が停止し、内蔵 PROM のプログラムを行うことができます。この PROM のプログラムは、EPROM HN27C101($V_{PP} = 12.5V$)と同様の仕様で行うことができます。100 ピンから 32 ピンへのピン配置変換ソケットを用いることにより、市販の PROM ライタで簡単に書き込みができます。

ただし、ページプログラミング方式はサポートしていませんので、PROM ライタを選択する場合には注意してください。

PROM モードの設定方法を表 22.1 に示します。

端子名 設定
MD2、MD1、MD0端子 Low レベル
STBY端子 High レベル

表 22.1 PROM モードの設定方法

22.2 ソケットアダプタの端子対応とメモリマップ

PROM ライタによるプログラムは、100 ピンから 32 ピンへのソケットアダプタを用いて行います。ソケットアダプタの端子対応図を図 22.1 に、ソケットアダプタの型名を表 22.2 に示します。

また、PROM モード時のメモリマップを図 22.2 に示します。

FP-100B、TFP-1	00B、TFP-100G)		EP	ROMソケット
ピン番号	端子機能]	端子機能	HN27C101(DIP-32) ピン番号
59	RES		VPP	1
4	PD0		EO0	13
5	PD1		E01	14
6	PD2	1	E02	15
7	PD3	1	E03	17
8	PD4	1	E04	18
9	PD5		EO5	19
10	PD6		EO6	20
11	PD7		E07	21
13	PC0		EA0	12
15	PC1	ऻ	EA1	11
16	PC2	1	EA2	10
17	PC3		EA3	9
18	PC4		EA4	8
19	PC5		EA5	7
20	PC6	1	EA6	6
21	PC7	Ī	EA7	5
22	PB0		EA8	27
60	NMI	Ī	EA9	26
24	PB2	Ī	EA10	23
25	PB3	Ī	EA11	25
26	PB4	Ī	EA12	4
27	PB5	1	EA13	28
28	PB6	1	EA14	29
29	PB7	1	EA15	3
30	PA0	—	EA16	2
73	PF2	├ ──	CE	22
23	PB1	1	ŌĒ	24
74	PF1	├	PGM	31
62、12	VCC	}		
54	AVCC	1	V _{CC}	32
53	Vref	1		
31	PA1	} ,	V _{SS}	16
32	PA2	$\vdash \vdash \mid$		
64、14	VSS	1 →	【記号説明】	
42	AVSS	\vdash		
61	STBY	1 →		: プログラム電源(12.5 : データ入出力
55	MD0	}		アドレス入力
56	MD1]	ŌE :	出カイネーブル
67	MD2	$\vdash \vdash$		チップイネーブル
		_	PGM :	プログラム

図 22.1 HD6472237 ソケットアダプタの端子対応図 (FP-100B、TFP-100B、TFP-100G)

(FP-	100A)		EP	ROMソケット
ピン番号	端子機能	7	端子機能	HN27C101 (DIP-32) ピン番号
62	RES	¬——	VPP	1
7	PD0	T	EO0	13
8	PD1		E01	14
9	PD2		EO2	15
10	PD3	T	EO3	17
11	PD4		E04	18
12	PD5		EO5	19
13	PD6	T	E06	20
14	PD7	T	E07	21
16	PC0	T	EA0	12
18	PC1		EA1	11
19	PC2		EA2	10
20	PC3		EA3	9
21	PC4	T	EA4	8
22	PC5		EA5	7
23	PC6		EA6	6
24	PC7		EA7	5
25	PB0		EA8	27
63	NMI		EA9	26
27	PB2		EA10	23
28	PB3		EA11	25
29	PB4		EA12	4
30	PB5		EA13	28
31	PB6		EA14	29
32	PB7		EA15	3
33	PA0		EA16	2
76	PF2		CE	22
26	PB1		ŌĒ	24
77	PF1		PGM	31
65、15	VCC			32
57	AVCC	_	V _{CC}	32
56	Vref	_		40
34	PA1		V _{SS}	16
35	PA2			
67、17	VSS	_	【記号説明】	
45	AVSS	_	VPP :	プログラム電源(12.
64	STBY	_		データ入出力
58	MD0	_	EA16~EA0 :	アドレス入力
59	MD1	_		出力イネーブル
70	MD2		<u>CE</u> : PGM :	チップイネーブル

図 22.2 HD6472237 ソケットアダプタの端子対応図(FP-100A)

表 22.2 ソケットアダプタ

製品名	パッケージ	ソケットアダプタ型名		
		ミナトエレクトロニクス (株)製	データ・アイ・オー・ ジャパン (株) 製	
H8S/2237	100 ピン TQFP (TFP-100B)	ME2237ESNS1H	H7223BT100D3201	
	100 ピン TQFP (TFP-100G)	ME2237ESMS1H	H7223GT100D3201	
	100 ピン QFP (FP-100A)	ME2237ESFS1H	H7223AQ100D3201	
	100ピンQFP(FP-100B)	ME2237ESHS1H	H7223BQ100D3201	




図 22.3 PROM モード時のメモリマップ

22.3 プログラミング

PROM 版の PROM モード時の書き込み、ベリファイなどのモード選択は、表 22.3 に示すような設定で行います。

モード	ピン									
	CE OE		PGM	VPP	VCC	EO7 ~ EO0	EA16 ~ EA0			
書き込み	L	Н	L	V_{PP}	V _{CC}	データ入力	アドレス入力			
ベリファイ	L	L	Н	V_{PP}	V _{CC}	データ出力	アドレス入力			
プログラミング禁止	L	L	L	V_{PP}	V _{cc}	ハイインピーダンス	アドレス入力			
	L	Н	Н							
	Н	L	L							
	Н	Н	Н							

表 22.3 PROM モード時のモード選択

【記号説明】

L : Low レベル H : High レベル V_{PP} : V_{PP} レベル V_{CC} : V_{CC} レベル

なお、書き込み、読み出し、ベリファイは、標準 EPROM の HN27C101 と同じ仕様になっています。

ただし、ページプログラミング方式はサポートしていませんので、ページプログラミングモードは設定しないでください。ページプログラミングモードのみをサポートしている PROM ライタは使用できません。PROM ライタを選択する場合には、1 バイト単位の高速プログラミングモードをサポートしていることを確認してください。また、アドレスは必ず H'00000~H'1FFFF に設定してください。

22.3.1 書き込み / ベリファイ

書き込み / ベリファイは、効率のよい高速プログラミング方式で行うことができます。この方式はデバイスへの電圧ストレスを与えることなく、また、書き込みデータの信頼性を損なうことなく、高速な書き込みを行うことができます。未使用のアドレスのデータは HTFF です。高速プログラミングの基本的なフローを図 22.4 に示します。また、プログラミング時の電気的特性を表 22.4、表 22.5 に、タイミングを図 22.5 に示します。

図 22.4 高速プログラミングフローチャート

表 22.4 DC 特性

(条件: $V_{CC} = 6.0V \pm 0.25V$ 、 $V_{PP} = 12.5V \pm 0.3V$ 、 $V_{SS} = 0V$ 、 $T_a = 25 \pm 5$)

	項目	記号	min	typ	max	単位	測定条件
入力 High	力 High EO7~EO0、EA16~EA0		2.4		V _{CC} + 0.3	V	
レベル電圧	OE, CE, PGM						
入力 Low レベル電圧	EO7~EO0, EA16~EA0 OE, CE, PGM	V _{IL}	- 0.3		0.8	V	
出力 High レベル電圧	EO7~EO0	V _{OH}	2.4			V	I _{OH} = - 200μA
出力 Low レベル電圧	EO7 ~ EO0	V _{OL}			0.45	V	I _{OL} = 1.6mA
入力	EO7~EO0、EA16~EA0				2	μА	V _{in} =
リーク電流	OE, CE, PGM						5.25V/0.5V
V _{CC} 電流	V _{CC} 電流				40	mA	
V _{PP} 電流		I _{PP}			40	mA	

表 22.5 AC 特性

(条件: $V_{CC} = 6.0V \pm 0.25V$ 、 $V_{PP} = 12.5V \pm 0.3V$ 、 $T_a = 25 \pm 5$)

		,				
項目	記号	min	typ	max	単位	測定条件
アドレスセットアップ時間	t _{AS}	2			μS	図 22.5* ¹
OE セットアップ時間	t _{OES}	2			μS	
データセットアップ時間	t _{DS}	2			μS	
アドレスホールド時間	t _{AH}	0			μS	
データホールド時間	t _{DH}	2			μS	
データ出力ディスエーブル時間	t _{DF} *2			130	ns	
V _{PP} セットアップ時間	t _{VPS}	2			μS	
プログラムパルス幅	t _{PW}	0.19	0.20	0.21	ms	
オーバプログラム時の PGM パルス幅	topw*3	0.19		5.25	ms	
V _{cc} セットアップ時間	t _{VCS}	2			μS	
CE セットアップ時間	t _{CES}	2			μS	
データ出力遅延時間	t _{OE}	0		150	ns	

【注】 *1 入力パルスレベル: 0.8~2.2V

入力立ち上がり/立ち下がり時間 20ns

タイミング参照レベル 入力:1.0V、2.0V

出力: 0.8V、2.0V

- *2 t_{DF} は出力が開放状態に達し、出力レベルを参照できなくなった場合で定義します。
- *3 topw はフローチャートに記載した値で定義されます。




図 22.5 PROM 書き込み / ベリファイタイミング

22.3.2 書き込み時の注意事項

1. 書き込みは規定された電圧、タイミングで行ってください。

PROMモード時のプログラム電圧 (V_{PP}) は12.5Vです。

定格以上の電圧を加えると、製品の永久破壊に至りますので注意してください。特にPROMライタのオーバシュートなどには十分注意してください。

PROMライタのHN27C101のルネサス仕様に設定すると、VPPは12.5Vになります。

- 2. PROMライタのソケット、ソケットアダプタ、およびMCUそれぞれのインデックスが一致していないと、 過剰電流によってMCUが破壊されることがあります。書き込み前に正しくPROMライタに装着されている ことを確認してください。
- 3. 書き込み中はソケットアダプタおよびMCUには触れないようにしてください。接触不良により書き込み不良となる場合があります。
- 4. ページプログラミングモードはサポートしていません。PROMライタのプログラミングモードの設定には 注意してください。

5. PROMの容量は128Kバイトです。アドレスは必ずH'00000~H'IFFFFに設定してください。プログラミング 時には、未使用のアドレス領域のデータはH'FFとしてください。

22.3.3 書き込み後の信頼性

PROM への書き込み後、データ保持特性を向上させるために、150 の高温放置を行うと大変有効です。高温放置は、スクリーニングの 1 つであり、PROM メモリセルの初期のデータ保持不良を短時間で除くことができます。

図 22.6 に推奨するスクリーニングフローを示します。




図 22.6 PROM 推奨スクリーニングフロー

同じPROM ライタでプログラミング中に、書き込み不良が連続して発生した場合には書き込みを中止し、PROM ライタ、ソケットアダプタなどに異常がないか確認してください。

なお、書き込みあるいは高温放置後のプログラム確認において異常がありましたら、当社技術担当にご連絡ください。

23. クロック発振器

本 LSI は、クロック発振器を内蔵しており、システムクロック(ф)、バスマスタクロック、内部クロックを生成します。クロック発振器は、システムクロック発振器、デューティ補正回路、クロック選択回路、中速クロック分周器、バスマスタクロック選択回路、サブクロック発振器、波形成形回路で構成されます。クロック発振器のブロック図を図 23.1 に示します。




図 23.1 クロック発振器のブロック図

周波数の変更は、ローパワーコントロールレジスタ(LPWRCR)とシステムクロックコントロールレジスタ(SCKCR)の設定によりソフトウェアで行います。

23.1 レジスタの説明

クロック発振器には以下のレジスタがあります。

- システムクロックコントロールレジスタ (SCKCR)
- ローパワーコントロールレジスタ (LPWRCR)

23.1.1 システムクロックコントロールレジスタ (SCKCR)

SCKCR は、中速モードの制御を行います。

ビット	ビット名	初期値	R/W	説 明
7	PSTOP	0	R/W	φクロック出力禁止
				φ出力を制御します。
				• 高速モード、中速モード、サブアクティブモード、スリープモード、サブス リープモード
				0: ∮出力
				1 : High レベル固定
				• ソフトウェアスタンバイモード、ウォッチモード、直接遷移
				0 : High レベル固定
				1 : High レベル固定
				• ハードウェアスタンバイモード
				0: ハイインピーダンス
				1: ハイインピーダンス
6		0	R/W	リザーブビット
				リード/ライト可能ですが、ライト時には0をライトしてください。
5、4		すべて 0		リザーブビット
				リードすると常に0が読み出されます。ライトは無効です。
3		0	R/W	リザーブビット
				リード/ライト可能ですが、ライト時には0をライトしてください。
2	SCK2	0	R/W	システムクロックセレクト2~0
1	SCK1	0	R/W	バスマスタクロックを選択します。
0	SCK0	0	R/W	000:高速モード
				001:中速クロック∮ / 2
				010:中速クロック∳ / 4
				011:中速クロック∳/8
				100:中速クロック∳ / 16
				101:中速クロックф / 32
				11×:設定禁止

【記号説明】×: Don't care

23.1.2 ローパワーコントロールレジスタ (LPWRCR)

LPWRCR は低消費モードの制御、ノイズ除去サンプリング周波数の選択、サブクロック発振器の制御、周波数逓倍率の設定を行います。

ビット	ビット名	初期値	R/W	説明
7	DTON	0	R/W	ダイレクトトランスファオンフラグ 0:高速モードあるいは中速モードで SLEEP 命令を実行したとき、スリープモード、ソフトウェアスタンバイモード、またはウォッチモード*に遷移サブアクティブモードで SLEEP 命令を実行したとき、サブスリープモードまたはウォッチモードに遷移 1:高速モード、あるいは中速モードで SLEEP 命令実行したとき、サブアクティブモード*に直接遷移、あるいはスリープモード、ソフトウェアスタンバイモードに遷移サブアクティブモードで SLEEP 命令を実行したとき、高速モードに直接遷移、またはサブスリープモードに遷移
6	LSON	0	R/W	ロースピードオンフラグ 0:高速モードあるいは中速モードで SLEEP 命令を実行したとき、スリーブモード、ソフトウェアスタンバイモード、またはウォッチモード*に遷移サブアクティブモードで SLEEP 命令を実行したとき、ウォッチモード*に遷移、または高速モードに直接遷移ウォッチモード解除後に高速モードに遷移 1:高速モードで SLEEP 命令を実行したとき、ウォッチモード、またはサブアクティブモードに遷移サブアクティブモードに遷移ウォッチモードに遷移ウォッチモードに遷移ウォッチモードに遷移ウォッチモード解除後にサブアクティブモードに遷移
5	NESEL	0	R/W	ノイズ除去サンプリング周波数選択 サプクロック発振器より生成されたサプクロック(φSUB)を、システムクロック発振器より生成されたクロック(φ)により、サンプリングする周波数を決定します。 φ=5MHz 以上のときは、0をセットしてください。φ=2.1MHz 以下のときは、1をセットしてください。φ=2.1MHz ~ 5MHz のときは、任意の値を設定可能です。 0: φの 32 分周クロックでサンプリング 1: φの 4 分周クロックでサンプリング
4	SUBSTP	0	R/W	サブクロック発振器制御 サブクロック発振器の動作、停止を制御します。サブクロックを使用しないと きは、1をセットしてください。 0:サブクロック発振器を動作 1:サブクロック発振器を停止

ビット	ビット名	初期値	R/W	説 明
3	RFCUT	0	R/W	内蔵帰還抵抗制御
				外部クロック入力時にシステムクロック発振器の内蔵帰還抵抗とデューティ 補正回路を使用するか、使用しないかの選択をします。水晶発振子を使用する ときは、アクセスしないでください。
				外部クロック入力状態で本ビットを設定後、いったんソフトウェアスタンバイモード、ウォッチモード、またはサブアクティブモードに遷移してください。 ソフトウェアスタンバイモード、ウォッチモード、またはサブアクティブモードに遷移したときに、発振器内蔵帰還抵抗とデューティ補正回路を使用するか、使用しないかを切り替えます。
				0:システムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用する
				1:システムクロック発振器の内蔵帰還抵抗とデューティ補正回路を使用し ない。
2		0	R/W	リザーブビット
				リード/ライト可能ですが、ライト時には0をライトしてください。
1	STC1	0	R/W	周波数逓倍率設定
0	STC0	0	R/W	エバリューエーションチップに内蔵する PLL 回路の周波数逓倍率を設定します。指定した周波数逓倍率は、ソフトウェアスタンバイモード、ウォッチモード、サブアクティブモードに遷移後、有効となります。 本 LSI では必ず 11 の設定で使用してください。リセット後の値は STC1=STC0=0 となりますので、リセット後は必ず STC1=STC0=1 の設定を行ってください。
				00:×1 01:×2(設定禁止)
				10: ×4(設定禁止)
				11: PLL はバイパス

【注】 * ウォッチモード、サブアクティブモードへの遷移時は、必ず高速モードに設定してください。

23.2 システムクロック発振器

システムクロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する方法があります。

23.2.1 水晶発振子を接続する方法

水晶発振子を接続する場合の接続例を図 23.2 に示します。ダンピング抵抗 Ra は、表 23.1 に示すものを使用してください。また、水晶発振子は、AT カット並列共振形を使用してください。




図 23.2 水晶発振子の接続例

表 23.1 ダンピング抵抗値

周波数(MHz)	2*1	4* ¹	6* ¹	8* ¹	10	12	16* ²	20* ²
$Rd\left(\Omega ight)$	1k	500	300	200	100	0	0	0

【注】 *1 H8S/2258 グループでは動作範囲外です。

*2 H8S/2239 グループのみです。

水晶発振子の等価回路を図23.3に示します。水晶発振子は表23.2に示す特性のものを使用してください。




図 23.3 水晶発振子の等価回路

K 20.2 (Nih)tik i 0/10 II										
周波数(MHz)	2* ¹	4*1	6* ¹	8* ¹	10	12	16* ²	20* ²		
R _s max (Ω)	500	120	100	80	60	60	50	40		
C ₀ max (pF)		7								

表 23.2 水晶発振子の特性

- 【注】 *1 H8S/2258 グループでは動作範囲外です。
 - *2 H8S/2239 グループのみです。

23.2.2 外部クロックを入力する方法

外部クロック入力の接続例を図 23.4 に示します。XTAL 端子をオープン状態にする場合、寄生容量は 10pF 以下にしてください。XTAL 端子に逆相クロックを入力する場合、スタンバイモード、サブアクティブモード、サブスリープモード、およびウォッチモード時は外部クロックを High レベルにしてください。




図 23.4 外部クロックの接続例

外部クロックの入力条件を表 23.3 に示します。デューティ補正回路を使用しない場合の外部クロック入力条件を表 23.4 に示します。

表 23.3 外部クロック入力条件(1)(H8S/2258 グループ)

項目	記号	Vcc = 4.0 ~ 5.5V		単位	測定条件
		min	max		
外部クロック入力パルス幅 Low レベル	texL	30	-	ns	図 23.5
外部クロック入力パルス幅 High レベル	texh	30	-	ns	
外部クロック立ち上がり時間	tEXr	-	7	ns	
外部クロック立ち下がり時間	texf	-	7	ns	
クロックパルス幅 Low レベル	tcL	0.4	0.6	tcyc	図 27.10
クロックパルス幅 High レベル	tсн	0.4	0.6	tcyc	

表 23.3 外部クロック入力条件(2)(H8S/2238B、H8S/2236B)

項目	記号	F-ZTAT 版		マスク	ROM 版	単位	測定条件	
		Vcc = 3.0 ~ 5.5V Vcc = 2.7 ~ 5.5V						
		min	max	min	max			
外部クロック入力パルス幅 Low レベル	texL	30	-	30	-	ns	図 23.5	
外部クロック入力パルス幅 High レベル	texH	30	-	30	-	ns		
外部クロック立ち上がり時間	t EXr	-	7	-	7	ns		
外部クロック立ち下がり時間	t EXf	-	7	-	7	ns		
クロックパルス幅 Low レベル	tcL	0.4	0.6	0.4	0.6	tcyc	φ 5MHz	図 27.10
		80	-	80	-	ns	φ < 5MHz	
クロックパルス幅 High レベル	tсн	0.4	0.6	0.4	0.6	tcyc	φ 5MHz	
		80	-	80	-	ns	φ < 5MHz	

項目	記号	F-ZTAT 版			F-ZTAT 版 マスク ROM 版		測定	条件
		Vcc = 2.7	7 ~ 3.6V	Vcc = 2.	2 ~ 3.6V			
		min	max	min	max			
外部クロック入力パルス幅 Low レベル	texL	30	-	65	-	ns	図 23.5	
外部クロック入力パルス幅 High レベル	texh	30	-	65	-	ns		
外部クロック立ち上がり時間	tEXr	-	7	-	15	ns		
外部クロック立ち下がり時間	t EXf	-	7	-	15	ns		
クロックパルス幅 Low レベル	tcL	0.4	0.6	0.35	0.65	tcyc	φ 5MHz	図 27.10
		80	-	70	-	ns	φ < 5MHz	
クロックパルス幅 High レベル	tсн	0.4	0.6	0.35	0.65	tcyc	φ 5MHz	
		80	-	70	-	ns	φ < 5MHz	

表 23.3 外部クロック入力条件(4)(H8S/2237 グループ、H8S/2227 グループ)

項目	記号	記号 F-ZTAT 版 マスク ROM 版 Vcc = 2.7~3.6\		マスク ROM 版 版		ZTAT 版		単位	測定	条件
				Vcc = 2.2	Vcc = 2.2 ~ 3.6V		7 ~ 3.6V			
		min	max	min	max	min	max			
外部クロック入力パルス幅 Low レベル	texl	30	-	65	-	40	-	ns	図 23.5	
外部クロック入力パルス幅 High レベル	texh	30	1	65	-	40	-	ns		
外部クロック立ち上がり時間	tEXr	-	7	-	15	1	10	ns		
外部クロック立ち下がり時間	texf	-	7	-	15	-	10	ns		
クロックパルス幅 Low レベル	tcL	0.4	0.6	0.35	0.65	0.4	0.6	tcyc	φ 5MHz	図 27.10
		80	-	70	-	80	-	ns	φ< 5MHz	
クロックパルス幅 High レベル	tсн	0.4	0.6	0.35	0.65	0.4	0.6	tcyc	φ 5MHz	
		80	-	70	-	80	-	ns	φ < 5MHz	

表 23.3 外部クロック入力条件(5)(H8S/2239 グループ)

項目	記号		AT 版 ROM 版	F-ZTA マスク R		マスク	ROM 版	単位	測定	条件
		Vcc = 3.	0 ~ 3.6V	Vcc = 2.7	~ 3.6V	Vcc = 2.	2 ~ 3.6V			
		min	max	min	max	min	max			
外部クロック入力パルス幅	texL	20	-	25	-	65	-	ns	図 23.5	
Low レベル										
外部クロック入力パルス幅	texh	20	-	25	-	65	-	ns		
High レベル										
外部クロック立ち上がり時間	tEXr	-	5	-	6.25	-	15	ns		
外部クロック立ち下がり時間	tEXf	-	5	-	6.25	-	15	ns		
クロックパルス幅 Low レベル	tcL	0.4	0.6	0.4	0.6	0.35	0.65	tcyc	ф	図 27.10
									5MHz	
		-	-	80	-	70	-	ns	φ <	
									5MHz	
クロックパルス幅 High レベル	tсн	0.4	0.6	0.4	0.6	0.35	0.65	tcyc	ф	
									5MHz	
		-	-	80	-	70	-	ns	φ <	
									5MHz	

表 23.4 外部クロック入力条件 (デューティ補正回路未使用) (1) (H8S/2258 グループ)

項目	記号	Vcc = 4.	0 ~ 5.5V	単位	測定条件
		min	max		
外部クロック入力パルス幅 Low レベル	texL	37	-	ns	図 23.5
外部クロック入力パルス幅 High レベル	texh	37	-	ns	
外部クロック立ち上がり時間	tEXr	-	7	ns	
外部クロック立ち下がり時間	texf	-	7	ns	

【注】 デューティ補正回路を使用しない場合、入力波形に応じて最高動作周波数は低下します。

(例:texl=texh=37ns、texr=texf=7nsの場合、クロックサイクル=88ns、したがって最高動作周波数=11.3MHz)

表 23.4 外部クロック入力条件 (デューティ補正回路未使用) (2) (H8S/2238B、H8S/2236B)

項目	記号	F-ZTA	F-ZTAT 版		ROM 版	単位	測定条件
		Vcc = 3.0	~ 5.5V	Vcc = 2.	7 ~ 3.5V		
		min	max	min	max		
外部クロック入力パルス幅	texL	37	-	37	-	ns	図 23.5
Low レベル							
外部クロック入力パルス幅	texh	37	-	37	-	ns	
High レベル							
外部クロック立ち上がり時間	tEXr	-	7	-	7	ns	
外部クロック立ち下がり時間	texf	-	7	-	7	ns	

【注】 デューティ補正回路を使用しない場合、入力波形に応じて最高動作周波数は低下します。

(例: texL = texH = 37ns、texr = texf = 7ns の場合、クロックサイクル = 88ns、したがって最高動作周波数 = 11.3MHz)

表 23.4 外部クロック入力条件(デューティ補正回路未使用)(3)(H8S/2238R、H8S/2236R)

項目	記号	F-ZTA	F-ZTAT 版		AT 版 ROM 版	単位	測定条件
		Vcc = 2.7	Vcc = 2.7 ~ 3.6V		Vcc = 2.2 ~ 3.6V		
		min	max	min	max		
外部クロック入力パルス幅 Low レベル	texL	37	-	80	-	ns	図 23.5
外部クロック入力パルス幅 High レベル	texh	37	-	80	-	ns	
外部クロック立ち上がり時間	tEXr	-	7	-	15	ns	
外部クロック立ち下がり時間	texf	-	7	-	15	ns	

【注】 デューティ補正回路を使用しない場合、入力波形に応じて最高動作周波数は低下します。

(例: texL = texH = 37ns、texr = texf = 7ns の場合、クロックサイクル = 88ns、したがって最高動作周波数 = 11.3MHz)

表 23.4	外部クロック入力条件(デューティ補正回路未使用)	(4)
	(H8S/2237 グループ、H8S/2227 グループ)	

項目	記号	F-ZTAT 版 マスク ROM 版		マスク ROM 版		ZTAT 版		単位	測定条件
		Vcc = 2.	7 ~ 3.6V	Vcc = 2.	2 ~ 3.6V	Vcc = 2.	7 ~ 3.6V		
		min	max	min	max	min	max		
外部クロック入力パルス幅 Low レベル	texL	37	-	80	-	50	-	ns	図 23.5
外部クロック入力パルス幅 High レベル	texH	37	1	80	-	50	ı	ns	
外部クロック立ち上がり時間	tEXr		7	-	15	1	10	ns	
外部クロック立ち下がり時間	t EXf	-	7	-	15	-	10	ns	

【注】 デューティ補正回路を使用しない場合、入力波形に応じて最高動作同波数は低下します。

(例: texL = texH = 37ns、texr = texf = 7ns の場合、クロックサイクル = 88ns、したがって最高動作周波数 = 11.3MHz)

表 23.4 外部クロック入力条件(デューティ補正回路未使用)(5)(H8S/2239 グループ)

項目	記号	F-ZTAT 版 マスク ROM 版		F-ZTAT 版 マスク ROM 版		マスク ROM 版		単位	測定条件
			0 ~ 3.6V		7 ~ 3.6V	Vcc = 2.	2 ~ 3.6V		
		min	max	min	max	min	max		
外部クロック入力パルス幅 Low レベル	texL	25	-	31.25	-	80	-	ns	図 23.5
外部クロック入力パルス幅 High レベル	texh	25	-	31.25	-	80	-	ns	
外部クロック立ち上がり時間	tEXr	-	5	-	6.25	1	15	ns	
外部クロック立ち下がり時間	texf	-	5	-	6.25	-	15	ns	

【注】 デューティ補正回路を使用しない場合、入力波形に応じて最高動作同波数は低下します。

(例:texL=texH=25ns、texr=texr=5nsの場合、クロックサイクル=60ns、したがって最高動作周波数=16.6MHz)




図 23.5 外部クロック入力タイミング

23.2.3 外部クロック切り替え時の注意事項

2種類以上の外部クロック(例:10MHzと2MHz)をシステムクロックとして使用し、入力クロックを切り替える場合は、ソフトウェアスタンバイモードで行ってください。

外部クロック切り替え回路例を図23.6に、外部クロック切り替えタイミング図を図23.7に示します。




図 23.6 外部クロック切り替え回路例




図 23.7 外部クロック切り替えタイミング例

23.3 デューティ補正回路

デューティ補正回路は発振周波数 5MHz 以上の場合有効になり、システムクロック発振器の出力するクロックのデューティを補正し、システムクロック (φ) を生成します。

23.4 中速クロック分周器

23.5 バスマスタクロック選択回路

バスマスタクロック選択回路は、バスマスタに供給するクロックを SCKCR の SCK2 ~ SCK0 ビットによりシステムクロック(ϕ)、または中速クロック(ϕ /2、 ϕ /4、 ϕ /8、 ϕ /16、 ϕ /32)から選択します。

23.6 IEBus を使用する場合のシステムクロック

IEBus を使用する場合は、システムクロックは 12MHz、12.58MHz のいずれかを設定してください。 IEBus を使用しない場合は、 $10MHz \sim 13.5MHz$ の任意のシステムクロックを使用することができます。

【注】 IEBus は、H8S/2258 グループのみサポートしています。

23.7 サブクロック発振器

23.7.1 32.768kHz 水晶発振子を接続する方法

サブクロック分周器へクロックを供給するには図 23.8 に示すように 32.768kHz の水晶発振子を接続します。図 23.9 に 32.768kHz 水晶発振子の等価回路を示します。




図 23.8 32.768KHz 水晶発振子の接続例




図 23.9 32.768KHz 水晶発振子の等価回路

23.7.2 サブクロックを使用しない場合の端子処理

サブクロックを必要としない場合には、図 23.10 に示すように OSC1 端子を Vss に接続し、OSC2 端子をオープンとして、LPWRCR の SUBSTP ビットを必ず 1 に設定してください。設定しない場合には、低消費電力モードへの遷移が正常に行われないことがあります。なお、H8S/2237、H8S/2227 グループは OSC1 端子を Vcc に接続しても問題ありません。




図 23.10 サブクロックを使用しない場合の端子処理

23.8 サブクロック波形成形回路

OSC1 端子から入力されたサブクロックのノイズ除去のため、 ϕ クロックの分周クロックでサンプリングします。サンプリング周波数は、LPWRCR の NESEL ビットで設定します。詳細は「23.1.2 ローパワーコントロールレジスタ(LPWRCR)」を参照してください。

サブアクティブモード、サブスリープモード、およびウォッチモードではサンプリングされません。

23.9 使用上の注意事項

23.9.1 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので本章で案内する発振子の接続例を参考に、ユーザ側での十分な評価を実施してご使用願います。発振子の回路定格は発振子、実装回路の浮遊容量などにより異なるため、発振子メーカーと十分ご相談のうえ決定してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

23.9.2 ボード設計上の注意事項

水晶発振子を使用する場合は、発振子および負荷容量はできるだけ EXTAL、XTAL、OSC1、OSC2 端子の近くに配置してください。配線は極力短かくしてください。図 23.11 に示すように発振回路の近くには信号線を通過させないでください。誘導により正しい発振ができなくなることがあります。




図 23.11 発振回路部のボード設計に関する注意事項

24. 低消費電力状態

本 LSI には、通常のプログラム実行状態のほかに、CPU や発振器の動作を停止し、消費電力を低くする低消費電力状態があります。CPU、内蔵周辺機能などを個別に制御して、低消費電力化を実現できます。

本 LSI の動作状態には、高速モードのほか、

- 中速モード
- サブアクティブモード
- スリープモード
- サブスリープモード
- ウォッチモード
- モジュールストップモード
- ソフトウェアスタンバイモード
- ハードウェアスタンバイモード

の低消費電力状態があります。

スリープモード、サブスリープモードは CPU の状態、中速モードは CPU とバスマスタの状態、サブアクティブモードは CPU とバスマスタ、内蔵周辺機能の状態、モジュールストップモードは内蔵周辺機能 (CPU 以外のバスマスタも含む) の状態です。

リセット後は、高速モードになっています。

表 24.1 に、各動作状態へ遷移する条件と CPU や周辺機能などの状態、および各モードの解除方法を示します。表 24.2 に、低消費電力モードの遷移条件を、図 24.1 にモード遷移図を示します。

横	能	高速	中速	スリープ	モジュー	ウォッチ	サブ	サブ	ソフト	ハード
					ル		アクティブ	スリープ	ウェア	ウェア
					ストップ				スタンバイ	スタンバイ
システムク	ロ ック	動作	動作	動作	動作	停止	停止	停止	停止	停止
発振器										
サブクロッ	ク	動作/	動作/	動作/	動作/	動作	動作	動作	動作/	停止
発振器		停止	停止	停止	停止				停止	
CPU	命令	動作	中速	停止	動作	停止	サブ	停止	停止	停止
動作	レジスタ		動作	保持		保持	クロック	保持	保持	不定
							動作			
RAM		動作	動作	動作	動作	保持	動作	保持	保持	保持
				(DTC)						
I/O		動作	動作	動作	動作	保持	動作	動作	保持	ハイインピ
	ı									ーダンス
外部	NMI	動作	動作	動作	動作	動作	動作	動作	動作	停止
割り込み	IRQn									
周辺機能	PBC	動作	中速	動作	動作/停止	停止	サブ	停止	停止	停止
			動作		(保持)	(保持)	クロック	(保持)	(保持)	(リセット)
							動作			
	DTC	動作	中速	動作	動作/停止	停止	停止	停止	停止	停止
	DMAC*1		動作		(保持)	(保持)	(保持)	(保持)	(保持)	(リセット)
	WDT_1	動作	動作	動作	動作	サブ	サブ	サブ	停止	停止
						クロック	クロック	クロック	(保持)	(リセット)
						動作	動作	動作		
	WDT_0	動作	動作	動作	動作	停止	サブ	サブ	停止	停止
						(保持)	クロック	クロック	(保持)	(リセット)
							動作	動作		
	TMR	動作	動作	動作	動作/停止	停止	サブ	サブ	停止	停止
					(保持)	(保持)	クロック	クロック	(保持)	(リセット)
							動作	動作		
	TPU	動作	動作	動作	動作/停止	停止	停止	停止	停止	停止
	SCI				(保持)	(保持)	(保持)	(保持)	(保持)	(リセット)
	I ² C* ²			1						
	D/A*3*5									
	A/D	動作	動作	動作	動作/停止	停止	停止	停止	停止	停止
	IEB* ⁴			1	(リセット)	(リセット)	(リセット)	(リセット)	(リセット)	(リセット)

表 24.1 各モードでの本 LSI の内部状態

【注】 停止(保持)は、内部レジスタ値保持。内部状態は動作中断。

停止(リセット)は、内部レジスタ値および内部状態を初期化。

モジュールストップモード時は、停止設定をしたモジュールのみ停止 (リセットまたは保持) 。

- *1 H8S/2239 グループのみです。
- *2 $H8S/2237 \, \text{\'ol} \, \text{J} \text{\'ol} \, \text{J} + \text{H8S}/2227 \, \text{\'ol} \, \text{J} \text{\rol} \, \text{L} \,$

- *3 H8S/2227 グループには D/A はありません。
- *4 H8S/2258 グループのみです。
- *5 D/A は停止(保持)の場合、アナログ出力値は規定の D/A 絶対精度を満足できません。ただし、H8S/2258 グループ、H8S/2238B、H8S/2236B は規定の D/A 絶対精度を満足します。




図 24.1 モード遷移図

遷移前の状態		遷移時の制	御ビット状態		SLEEP 命令による	割り込みによる
	SSBY	PSS	LSON	DTON	遷移後の状態	復帰後の状態
高速 / 中速	0	*	0	*	スリープ	高速 / 中速
	0	*	1	*		
	1	0	0	*	ソフトウェアスタンバイ	高速 / 中速
	1	0	1	*		
	1	1	0	0	ウォッチ	高速
	1	1	1	0	ウォッチ	サブアクティブ
	1	1	0	1		
	1	1	1	1	サブアクティブ	
サブアクティブ	0	0	*	*		
	0	1	0	*		
	0	1	1	*	サブスリープ	サブアクティブ
	1	0	*	*		
	1	1	0	0	ウォッチ	高速
	1	1	1	0	ウォッチ	サブアクティブ
	1	1	0	1	高速	
	1	1	1	1		_

表 24.2 低消費電力モード遷移条件

【記号説明】 :設定しないでください

* : Don't care

24.1 レジスタの説明

消費電力モードに関連するレジスタには以下のものがあります。システムクロックコントロールレジスタ (SCKCR)については「23.1.1 システムクロックコントロールレジスタ (SCKCR)」を参照してください。また、ローパワーコントロールレジスタ (LPWRCR)については「23.1.2 ローパワーコントロールレジスタ (LPWRCR)」を参照してください。タイマコントロール/ステータスレジスタ (TCSR_1)については「13.3.2 タイマコントロール/ステータスレジスタ (TCSR)」を参照してください。

- スタンバイコントロールレジスタ (SBYCR)
- モジュールストップコントロールレジスタA (MSTPCRA)
- モジュールストップコントロールレジスタB (MSTPCRB)
- モジュールストップコントロールレジスタC (MSTPCRC)
- ローパワーコントロールレジスタ (LPWRCR)
- システムクロックコントロールレジスタ(SCKCR)
- タイマコントロール / ステータスレジスタ (TCSR_1)

24.1.1 スタンバイコントロールレジスタ (SBYCR)

SBYCR は低消費電力モードの制御を行います。

ビット	ビット名	初期値	R/W	説 明
7	SSBY	0	R/W	ソフトウェアスタンバイ
				SLEEP 命令実行後の遷移先を指定します。
				0:高速モード、中速モードで SLEEP 命令実行後、スリープモードに遷移
				サブアクティブモードで SLEEP 命令実行後、サブスリープモードに遷移
				1 : 高速モード、中速モードで SLEEP 命令実行後、ソフトウェアスタンバイ
				モード、サブアクティブモード、あるいはウォッチモードに遷移
				サブアクティブモードで SLEEP 命令実行後、ウォッチモード、あるいは
				高速モードに遷移
				なお、外部割り込みによってソフトウェアスタンバイモードが解除され、通常 動作に遷移したときは1にセットされたまま値が変わりません。クリアする場
				合は0をライトしてください。
6	STS2	0	R/W	スタンバイタイマセレクト2~0
5	STS1	0	R/W	 外部割り込みによってソフトウェアスタンバイモード、ウォッチモード、サブ
4	STS0	0	R/W	アクティブモードを解除する場合に、クロックが安定するまで MCU が待機す
				る時間を選択します。水晶発振の場合、表 24.3、表 27.5、表 27.17、表 27.30、
				表 27.42、表 27.53 を参照し、動作周波数に応じて待機時間が t _{OSC2} ms (発振安
				定時間)以上となるように選択してください。外部クロックの場合、任意の選
				択が可能です。
				000:待機時間 = 8192 ステート
				001:待機時間 = 16384ステート
				010:待機時間 = 32768ステート
				011:待機時間 = 65536ステート
				100:待機時間 = 131072ステート
				101:待機時間 = 262144ステート
				110: リザーブ
				111:待機時間 = 16ステート*
3	OPE	1	R/W	出力ポートイネーブル
				ソフトウェアスタンバイモード、ウォッチモード、および直接遷移時にアドレ
				スパス、バス制御信号(CS7~CS0、AS、RD、HWR、LWR)の出力を保持す
				るか、ハイインピーダンスにするかを指定します。
				0:ハイインピーダンス
				1:出力状態を保持
2~0		すべて 0		リザーブピット
				リードすると常に0が読み出されます。ライトは無効です。

【注】 * F-ZTAT 版では、16 ステートは使用できません。8192 ステート以上を使用してください。

24.1.2 モジュールストップコントロールレジスタA~C(MSTPCRA~MSTPCRC)

MSTPCR は、モジュールストップモードの制御を行います。1 のとき対応するモジュールはモジュールストップモードになり、クリアするとモジュールストップモードは解除されます。

• MSTPCRA

ビット	ビット名	初期値	R/W	対象モジュール
7	MSTPA7	0	R/W	DMA コントローラ (DMAC) *²
6	MSTPA6	0	R/W	データトランスファコントローラ (DTC)
5	MSTPA5	1	R/W	16 ビットタイマパルスユニット(TPU)
4	MSTPA4	1	R/W	8 ビットタイマ (TMR_0、 TMR_1)
3	MSTPA3*1	1	R/W	
2	MSTPA2*1	1	R/W	
1	MSTPA1	1	R/W	A/D 变換器
0	MSTPA0	1	R/W	8 ビットタイマ (TMR_2*³、TMR_3*³)

MSTPCRB

ビット	ビット名	初期値	R/W	対象モジュール
7	MSTPB7	1	R/W	シリアルコミュニケーションインタフェース 0 (SCI_0)
6	MSTPB6	1	R/W	シリアルコミュニケーションインタフェース 1 (SCI_1)
5	MSTPB5	1	R/W	シリアルコミュニケーションインタフェース 2 (SCI_2) * ⁴
4	MSTPB4	1	R/W	l ² C バスインタフェース 0 (IIC_0) (オプション)* ³
3	MSTPB3	1	R/W	l ² C バスインタフェース 1 (IIC_1) (オプション)* ³
2	MSTPB2*1	1	R/W	
1	MSTPB1*1	1	R/W	
0	MSTPB0*1	1	R/W	

• MSTPCRC

ビット	ビット名	初期値	R/W	対象モジュール
7	MSTPC7	1	R/W	シリアルコミュニケーションインタフェース 3 (SCI_3)
6	MSTPC6*1	1	R/W	
5	MSTPC5	1	R/W	D/A 变換器* ⁴
4	MSTPC4	1	R/W	PC ブレークコントローラ (PBC)
3	MSTPC3	1	R/W	IEBus コントローラ (IEB) * ⁵
2	MSTPC2*1	1	R/W	
1	MSTPC1*1	1	R/W	
0	MSTPC0*1	1	R/W	

【注】 *1 MSTPA3、MSTPA2、MSTPB5、MSTPB0、MSTPC6、MSTPC2~MSTPC0 はリード/ライト可、初期値は1です。ライト時は常に1としてください。

- *2 H8S/2239 グループのみです。
- *3 H8S/2237 グループ、H8S/2227 グループにはありません。
- *4 H8S/2227 グループにはありません。
- *5 H8S/2258 グループのみです。

24.2 中速モード

SCKCR の SCK2~SCK0 ビットを 1 にセットすると、そのバスサイクルの終了時点で中速モードになります。中速モードでは、CPU は SCK2~SCK0 ビットで指定した動作クロック(ϕ /2、 ϕ /4、 ϕ /8、 ϕ /16、 ϕ /32)で動作します。CPU 以外のバスマスタ(DMAC*、DTC)も中速モードで動作します。

バスマスタ以外の内蔵周辺機能は常に高速クロック (ф) で動作します。

中速モードの解除は、SCK2~SCK0 ビットをいずれも 0 にクリアすることによって行われ、そのバスサイクルの終了時点で高速モードに遷移し、中速モードは解除されます。

SBYCR の SSBY ビットと LPWRCR の LSON ビットを 0 にクリアした状態で SLEEP 命令を実行すると、スリープモードに遷移します。スリープモードが割り込みによって解除されると中速モードに復帰します。

また、SSBY ビットを 1 にセット、LSON ビットと $TCSR_1$ (WDT_1)の PSS ビットを 0 にクリアした状態で SLEEP 命令を実行すると、ソフトウェアスタンバイモードに遷移します。ソフトウェアスタンバイモードが外 部割り込みによって解除されると中速モードに復帰します。

RES 端子、MRES 端子を Low レベルにするとリセット状態に遷移し、中速モードは解除されます。ウォッチドッグタイマのオーバフローによるリセットによっても同様です。

STBY 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。

中速モードへの遷移、解除のタイミングを図 24.2 に示します。

【注】 * H8S/2239 グループのみです。




図 24.2 中速モードの遷移・解除タイミング

24.3 スリープモード

24.3.1 スリープモードへの遷移

SBYCR の SSBY ビット=0、LPWRCR の LSON ビット=0 の状態で SLEEP 命令を実行すると、CPU はスリープモードになります。スリープモード時、CPU の動作は停止しますが、CPU の内部レジスタの内容は保持されます。CPU 以外の周辺機能は停止しません。

24.3.2 スリープモードの解除

スリープモードの解除は、すべての割り込み、 \overline{RES} 端子、 \overline{MRES} 端子、または \overline{STBY} 端子によって行われます。

• 割り込みによる解除

割り込みが発生すると、スリープモードは解除され、割り込み例外処理を開始します。割り込みが禁止されている場合、また、NMI以外の割り込みがCPUでマスクされている場合には、スリープモードは解除されません。

• RES端子、MRES端子による解除

RES端子、MRES端子をLowレベルにすると、リセット状態になります。規定のリセット入力期間後、RES端子、MRES端子をHighレベルにすると、CPUはリセット例外処理を開始します。

• STBY端子による解除

STBY端子をLowレベルにすると、ハードウェアスタンバイモードに遷移します。

24.4 ソフトウェアスタンバイモード

24.4.1 ソフトウェアスタンバイモードへの遷移

SBYCR の SSBY ビットを 1 にセット、LPWRCR の LSON ビットと TCSR_1 (WDT_1)の PSS を 0 クリアした 状態で SLEEP 命令を実行すると、ソフトウェアスタンバイモードになります。このモードでは、CPU、内蔵周 辺機能、およびシステムクロック発振器の機能が停止します。ただし、CPU の内部レジスタの内容と内蔵 RAM のデータ、SCI および A/D 変換器を除く内蔵周辺機能と、I/O ポートの状態は保持されます。本モードでは、発振器が停止するため、消費電力は著しく低減されます。

24.4.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部割り込み (NMI 端子、 $\overline{\text{IRQ7}} \sim \overline{\text{IRQ0}}$)、 $\overline{\text{RES}}$ 端子、 $\overline{\text{MRES}}$ 端子、または $\overline{\text{STBY}}$ 端子によって行われます。

• 割り込みによる解除

NMI、IRQ7~IRQ0割り込み要求信号が入力されると、クロックが発振を開始し、SBYCRのSTS2~STS0ビットによって設定された時間が経過したあと、安定したクロックが本LSI全体に供給されて、ソフトウェアスタンバイモードは解除され、割り込み例外処理を開始します。

IRQ7~IRQ0割り込みでソフトウェアスタンバイモードを解除する場合には、対応するイネーブルビット/端子機能切り替えビットを1にセットし、かつIRQ7~IRQ0割り込みより高い優先順位の割り込みが発生しないようにしてください、なお、CPU側でマスクした場合、またはDTCの起動要因に設定した場合には、ソフトウェアスタンバイモードは解除できません。

• RES端子、MRES端子による解除

RES端子、MRES端子をLowレベルにすると、クロックの発振が開始されます。クロックの発振開始と同時に、本LSI全体にクロックが供給されます。このときRES端子、MRES端子は必ずクロックの発振が安定するまでLowレベルに保持してください。RES端子、MRES端子をHighレベルにすると、CPUはリセット例外処理を開始します。

STBY端子による解除

STBY端子をLowレベルにすると、ハードウェアスタンバイモードに遷移します。

24.4.3 ソフトウェアスタンバイモード解除後の発振安定時間の設定

SBYCR の STS2~STS0 ビットの設定は、以下のようにしてください。

• 水晶発振の場合

待機時間が t_{OSC2ms} (発振安定時間)以上となるようにSTS2~STS0ビットを設定してください。表24.3に、動作周波数とSTS2~STS0ビットの設定に対する待機時間を示します。

• 外部クロックの場合

任意の値を設定可能です。通常の場合は最小時間の使用を推奨します。

【注】 F-ZTAT 版では待機時間 16 ステートは使用できません。8192 ステート以上を使用してください。

STS2	STS1	STS0	待機時間	20MHz*1	16MHz*1	13MHz	10MHz	8MHz* ²	6MHz*2	4MHz* ²	2MHz* ²	単位
0	0	0	8192 ステート	0.41	0.51	0.6	0.8	1.0	1.4	2.0	4.1	ms
		1	16384 ステート	0.82	1.0	1.3	1.6	2.0	2.7	4.1	8.2	
	1	0	32768 ステート	1.6	2.0	2.5	3.3	4.1	5.5	8.2	16.4	
		1	65536 ステート	3.3	4.1	5.0	6.6	8.2	10.9	16.4	32.8	
1	0	0	131072 ステート	6.6	8.2	10.1	13.1	16.4	21.8	32.8	65.5	
		1	262144 ステート	13.1	16.4	20.2	26.2	32.8	43.7	65.5	131.1	
	1	0	リザーブ	-	-	ı		-		ı		-
		1	16 ステート	0.8	1.0	1.2	1.6	2.0	2.7	4.0	8.0	μS

表 24.3 発振安定時間の設定

: 推奨設定時間

【注】 *1 H8S/2239 グループのみです。

*2 H8S/2258 グループは動作範囲外です。

24.4.4 ソフトウェアスタンバイモードの応用例

NMI 端子の立ち下がりエッジでソフトウェアスタンバイモードに遷移し、NMI 端子の立ち上がりエッジでソフトウェアスタンバイモードの解除を行う例を図 24.3 に示します。

この例では、SYSCR の NMIEG ビットが 0 にクリアされている(立ち下がりエッジ指定)状態で、NMI 割り込みを受け付けたあと、NMIEG ビットを 1 にセット(立ち上がりエッジ指定)、SSBY ビットを 1 にセットしたあと、SLEEP 命令を実行してソフトウェアスタンバイモードに遷移しています。

その後、NMI 端子の立ち上がりエッジでソフトウェアスタンバイモードが解除されます。




図 24.3 ソフトウェアスタンバイモードの応用例

24.5 ハードウェアスタンバイモード

24.5.1 ハードウェアスタンバイモードへの遷移

STBY 端子を Low レベルにすると、どの状態からでもハードウェアスタンバイモードになります。

ハードウェアスタンバイモードでは、すべての機能がリセット状態になり動作が停止するため、消費電力は著しく低減します。このとき、規定の電圧が与えられている限り、内蔵 RAM のデータは保持されます。I/O ポートはハイインピーダンス状態になります。

ハードウェアスタンバイモード中には、モード端子(MD2~MD0)の状態を変化させないでください。

24.5.2 ハードウェアスタンバイモードの解除

ハードウェアスタンバイモードの解除は、 \overline{STBY} 端子と \overline{RES} 端子によって行われます。 \overline{RES} 端子を Low レベルにした状態で、 \overline{STBY} 端子を High レベルにすると、リセット状態になり、クロックは発振を開始します。このとき、 \overline{RES} 端子は必ずクロックの発振が安定するまで(水晶発振の場合、発振安定時間 t_{OSCI} 以上)Low レベルを保持してください。その後、 \overline{RES} 端子を High レベルにすると、リセット例外処理状態を経てプログラム実行状態へ遷移します。

24.5.3 ハードウェアスタンバイモードのタイミング

ハードウェアスタンバイモードのタイミング例を図 24.4 に示します。

RES 端子を Low レベルにしたあと、 \overline{STBY} 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。解除は、 \overline{STBY} 端子を High レベルにし、クロックの発振安定時間経過後、 \overline{RES} 端子を Low レベルから High レベルにすることにより行われます。




図 24.4 ハードウェアスタンバイモードのタイミング

24.6 モジュールストップモード

モジュールストップモードは内蔵周辺機能のモジュール単位で設定することができます。

MSTPCR の対応する MSTP ビットを 1 にセットすると、バスサイクルの終了時点でモジュールは動作を停止してモジュールストップモードへ遷移します。このとき CPU は独立して動作を継続します。

対応する MSTP ビットを 0 にクリアすることによって、モジュールストップモードは解除され、バスサイクルの終了時点でモジュールは動作を再開します。モジュールストップモードでは、SCI および A/D 変換器を除くモジュールの内部状態が保持されています。

リセット解除後は、DMAC*、DTC を除くすべてのモジュールがモジュールストップモードになっています。 モジュールストップモードに設定されたモジュールのレジスタは、リード / ライトできません。

また、全モジュールストップ(MSTPCR=H'FFFFFFF)の状態でスリープモードに遷移すると、バスコントローラと I/O ポートも動作を停止しますので、さらに消費電流を低減することができます。

【注】 * H8S/2239 グループのみです。

24.7 ウォッチモード

24.7.1 ウォッチモードへの遷移

高速あるいはサブアクティブモードにおいて、SBYCR の SSBY ビット = 1、LPWRCR の DTON ビット = 0、TCSR_1(WDT_1)の PSS ビット = 1 の状態で SLEEP 命令を実行すると、CPU はウォッチモードに遷移します。

ウォッチモード時、CPU は動作を停止します。また、WDT_1 以外の周辺機能およびシステムクロック発振器も動作を停止します。CPU の内部レジスタの内容と内蔵 RAM のデータ、および内蔵周辺機能 (SCI および A/D 変換器を除く)と I/O ポートの状態は保持されます。ウォッチモードに遷移する場合は、SCKCR の SCK2 ~ SCK0 の各ビットを必ず 0 にしてください。

24.7.2 ウォッチモードの解除

ウォッチモードの解除は、割り込み(WOVI_1 割り込み、NMI 端子、 $\overline{\text{IRQ7}} \sim \overline{\text{IRQ0}}$) $\overline{\text{RES}}$ 端子、 $\overline{\text{MRES}}$ 端子、または $\overline{\text{STBY}}$ 端子によって行われます。

• 割り込みによる解除

割り込みが発生するとウォッチモードは解除され、LPWRCRのLSONビット=0のときは高速モードあるいは中速モードに、LSONビット=1のときはサブアクティブモードに遷移します。高速モードに遷移するときは、SBYCRのSTS2~STS0により設定された時間が経過したあと、安定したクロックがLSI全体に供給され、割り込み例外処理を開始します。なお、IRQ7~IRQ0割り込みについては対応するイネーブルビット/端子機能切り替えビットが0にクリアされている場合、内蔵周辺機能による割り込みについては割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合、またはCPUでマスクされている場合には、ウォッチモードは解除されません。

ウォッチモードから高速モードに遷移するときの発振安定時間の設定は、「24.4.3 ソフトウェアスタン バイモード解除後の発振安定時間の設定」を参照してください。 • RES端子、MRES端子による解除

RES端子、MRES端子による解除については、「24.4.2 ソフトウェアスタンバイモードの解除」を参照してください。

STBY端子による解除

STBY端子をLowレベルにすると、ハードウェアスタンバイモードに遷移します。

24.8 サブスリープモード

24.8.1 サブスリープモードへの遷移

サブアクティブモードにおいて、SBYCR の SSBY ビット = 0、LPWRCR の LSON ビット = 1、TCSR_1(WDT_1) の PSS ビット = 1 の状態で SLEEP 命令を実行すると、CPU はサブスリープモードに遷移します。

サブスリープモード時、CPU は動作を停止します。また、 $TMR_0 \sim TMR_3$ 、 WDT_0 、 WDT_1 以外の周辺機能およびシステムクロック発振器は動作を停止します。CPU の内部レジスタの内容 RAM のデータ、および内蔵周辺機能(SCI および A/D 変換器を除く)と I/O ポートの状態は保持されます。

24.8.2 サブスリープモードの解除

サブスリープモードの解除は、割り込み(内蔵周辺機能からの割り込み、NMI 端子、 $\overline{IRQ7} \sim \overline{IRQ0}$)、 \overline{RES} 端子、または \overline{STBY} 端子によって行われます。

• 割り込みによる解除

割り込みが発生すると、サブスリープモードは解除され、割り込み例外処理を開始します。

なお、 $\overline{\text{IRQ7}} \sim \overline{\text{IRQ0}}$ 割り込みについては、対応するイネーブルビット/端子機能切り替えビットが0にクリアされている場合、内蔵周辺機能からの割り込みについては、割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合、またはCPUでマスクされている場合には、サブスリープモードは解除されません。

• RES端子、MRES端子による解除

RES端子、MRES端子による解除については、「24.4.2 ソフトウェアスタンバイモードの解除」を参照してください。

• STBY端子による解除

STBY端子、MRES端子をLowレベルにすると、ハードウェアスタンバイモードに遷移します。

24.9 サブアクティブモード

24.9.1 サブアクティブモードへの遷移

高速モードにおいて、SBYCR の SSBY ビット = 1、LPWRCR の DTON ビット = 1、LSON ビット = 1、TCSR_1 (WDT_1) の PSS ビット = 1 の状態で SLEEP 命令を実行すると、CPU はサブアクティブモードに遷移します。また、ウォッチモードで割り込みが発生したとき、LPWRCR の LSON ビット = 1 の状態であれば、サブアクティブモードに遷移します。また、サブスリープモードで割り込みが発生したとき、サブアクティブモードに遷移します。

サブアクティブモード時、CPU はサブクロックにより、低速動作で順次プログラムを実行します。サブアクティブモードでは、PBC、TMR_0~TMR_3、WDT_0、WDT_1 以外の周辺機能およびシステムクロック発振器は動作を停止します。

なお、サブアクティブモードで動作させる場合は、SCKCR の $SCK2 \sim SCK0$ の各ビットを必ず 0 としてください。

24.9.2 サブアクティブモードの解除

サブアクティブモードの解除は、SLEEP 命令、RES 端子、MRES 端子または STBY 端子によって行われます。

• SLEEP命令による解除

SBYCRのSSBYビット=1、LPWRCRのDTONビット=0、TCSR_1(WDT_1)のPSSビット=1の状態でSLEEP命令を実行すると、ウォッチモードに遷移します。また、SBYCRのSSBYビット=0、LPWRCRのLSONビット=1、TCSR(WDT_1)のPSSビット=1の状態でSLEEP命令を実行するとサブスリープモードに遷移します。また、SBYCRのSSBYビット=1、LPWRCRのDTONビット=1、LSONビット=0、TCSR_1(WDT_1)のPSSビット=1の状態でSLEEP命令を実行すると、高速モード(SCK2~SCK0がすべて0)に直接遷移します。

• RES端子、MRES端子による解除

RES端子、MRES端子による解除については、「24.4.2 ソフトウェアスタンバイモードの解除」を参照してください。

STBY端子による解除

STBY端子をLowレベルにすると、ハードウェアスタンバイモードに遷移します。

24.10 直接遷移

CPU がプログラムを実行している動作モードには高速モード、中速モード、サブアクティブモードの3つのモードがあります。高速モードとサブアクティブモードの間で、プログラムを停止することなく遷移することを直接遷移とよびます。直接遷移はLPWRCRのDTONを1にセットし、SLEEP命令を実行することにより可能です。遷移後は直接遷移割り込み例外処理を開始します。

24.10.1 高速モードからサブアクティブモードへの直接遷移

高速モードで SBYCR の SSBY ビット = 1、LPWRCR の LSON ビット = 1、DTON ビット = 1、TSCR_1(WDT_1) の PSS ビット = 1 にセットした状態で SLEEP 命令を実行するとサブアクティブモードに遷移します。

24.10.2 サブアクティブモードから高速モードへの直接遷移

サプアクティブモードで SBYCR の SSBY ビット = 1、LPWRCR の LSON ビット = 0、DTON ビット = 1、TSCR_1 (WDT_1)の PSS ビット = 1 の状態で SLEEP 命令を実行すると、SBYCR の STS2 ~ STS0 により設定された時間 を経過したあと、直接高速モードに遷移します。

24.11 φクロック出力禁止機能

SCKCR の P STOP ビット、対応するポートの DDR により、 ϕ クロックの出力を制御することができます。 PSTOP ビットを 1 にセットすると、バスサイクルの終了時点で ϕ クロックは停止し、 ϕ 出力は High レベルになります。 PSTOP を 0 にクリアした状態では、 ϕ クロック出力は許可されます。 また、対応するポートの DDR を 0 にクリアすると、 ϕ クロック出力は禁止され、入力ポートになります。 表 24.4 に各処理状態における ϕ 端子の状態を示します。

DDR	0	1	1						
PSTOP	-	0 1							
ハードウェアスタンバイモード		ハイインピーダンス							
ソフトウェアスタンパイモード、 ウォッチモード、 直接遷移	ハイインピーダンス	High 固定							
スリープモード、 サブスリープモード	ハイインピーダンス	φ出力	High 固定						
高速モード、 中速モード、 サブアクティブモード	ハイインピーダンス	φ出力	High 固定						

表 24.4 各処理状態におけるф端子の状態

24.12 使用上の注意事項

24.12.1 1/0 ポートの状態

ソフトウェアスタンバイモードおよびウォッチモードでは、I/O ポートの状態が保持されます。したがって、High レベルを出力している場合、出力電流分の消費電流は低減されません。

24.12.2 発振安定待機中の消費電流

発振安定待機中は消費電流が増加します。

24.12.3 DTC、DMAC*のモジュールストップ

DTC、DMAC*の動作状態によっては、MSTPA6 ビット、MSTPA7 ビットは 1 にセットされない場合があります。DTC、DMAC*のモジュールストップモードの設定は、起動されない状態で行ってください。

詳細は「第8章 DMA コントローラ(DMAC)」および「第9章 データトランスファコントローラ(DTC)」を参照してください。

【注】 * H8S/2239 グループのみです。

24.12.4 内蔵周辺モジュールの割り込み

• モジュールストップモード

モジュールストップモードでは、当該割り込みの動作ができません。したがって、割り込みが要求された状態でモジュールストップとすると、CPU の割り込み要因または $DMAC^{*1}$ 、DTC の起動要因のクリアができません。

事前に各モジュールの割り込みをディスエーブルにしたあと、モジュールストップモードとしてください。

サブアクティブモード/ウォッチモード

サプアクティブモードで動作停止する内蔵周辺モジュール ($DMAC^{*1}$ 、DTC、TPU、 IIC^{*2}) は、当該割り込みをサプアクティブモードでクリアできません。したがって、割り込みが要求された状態でサブアクティブモードに遷移すると、CPU の割り込み要因のクリアができません。

事前に各モジュールの割り込みをディスエーブルにしたあと、SLEEP命令を実行しサブアクティブモード/ウォッチモードに遷移してください。

【注】 *1 H8S/2239 グループのみです。

*2 H8S/2237 グループ、H8S/2227 グループにはありません。

24.12.5 MSTPCR のライト

MSTPCR は CPU のみでライトしてください。

24.12.6 サブアクティブモード / ウォッチモード遷移と DMAC*、DTC のモジュール ストップ

サブアクティブモード、ウォッチモードに遷移する場合は、DMAC*、DTC をモジュールストップ(MSTPA6 ビットおよび MSTPA7 ビットに 1 ライト)設定し、MSTPA6 ビットおよび MSTPA7 ビットの 1 リード確認後、モード遷移してください。サブアクティブモードからアクティブモードに遷移後、モジュールストップ解除してください。

なお、サブアクティブモード中に DMAC*起動要因もしくは DTC 起動要因が発生した場合、アクティブモードに遷移後モジュールストップ解除時に DMAC*もしくは DTC が起動されます。

【注】 * H8S/2239 グループのみです。

25. 電源回路

25.1 概要

m H8S/2258~グループ、m H8S/2238B、および m H8S/2236B には内部電源降圧回路が内蔵されています。この回路を使用することにより、外部 $m V_{CC}$ 端子に接続された電源電圧に依存することなく、内部電源電圧を約 m 3.0V 一定にすることができます。このため、外部電源を m 3.0V 以上で使用した場合に消費される電流値は、約 m 3.0V で使用した場合とほぼ同一の低電流に抑えることができます。外部電源が m 3.0V 以下の場合、内部電圧は外部電圧とほぼ同一となります。

H8S/2239 グループ、H8S/2238R、H8S/2236R、H8S/2237 グループ、H8S/2227 グループは内部電源降圧回路を内蔵していません。Vcc端子と CVcc端子に外部電源を接続してください。

25.2 H8S/2258 グループ、H8S/2238B、H8S/2236B(内部電源降圧回路 内蔵)の電源接続

図 25.1 に示すように、 V_{CC} 端子に外部電源を接続し、 CV_{CC} と V_{SS} 間に約 $0.1\mu F$ の容量を接続してください。この外部回路を付加するだけで内部降圧回路が有効になります。 CV_{CC} 端子に絶対最大定格値 4.3V を超える電源を印加した場合、LSI の永久破壊となることがありますので、 CV_{CC} 端子には電源を接続しないでください。

- 【注】 1. 外部回路のインタフェースは V_{CC} に接続されている外部電源電圧と V_{SS} に接続されている GND 電位が基準となります。たとえば、ポートの入出力レベルは"H"が V_{CC} レベル基準、"L"が V_{SS} レベル基準となります。
 - 2. A/D 変換器、D/A 変換器のアナログ電源は内部降圧の影響は受けません。




図 25.1 H8S/2258 グループ、H8S/2238B、H8S/2236B(内部電源降圧回路内蔵)の電源接続図

25.3 H8S/2239 グループ、H8S/2238R、H8S/2236R、H8S/2237 グループ、H8S/2227 グループ (内部電源降圧回路なし)の電源接続

H8S/2239 グループ、H8S/2238R、H8S/2236R、H8S/2237 グループ、H8S/2227 グループは内部電源降圧回路を内蔵していません。図 25.2 に示すように、 V_{CC} 端子と CV_{CC} 端子に外部電源を接続してください。直接外部電源が内部電源に入力されます。

【注】 使用可能な電源電圧は 2.2~3.6V (F-ZTAT 版は 2.7~3.6V) です。この範囲外 (2.2V 未満、3.6V 以上) の電源を入力した場合の動作は保証されません。




図 25.2 H8S/2239 グループ、H8S/2238R、H8S/2236R、H8S/2237 グループ、H8S/2227 グループ (内部電源降圧回路なし)の電源接続図

25.4 バイパスコンデンサについての注意

できるだけ V_{SS} と V_{CC} のペアごとに $0.01\sim0.1$ (μF) の積層セラミックコンデンサをパスコンとして入れてください。

パスコンはできるだけ LSI の電源端子の近くに実装してください。

容量値だけでなく、周波数特性はLSIの動作周波数に合った特性を持つものを使用してください。

26. レジスター覧

アドレス一覧では、内蔵レジスタのアドレス、ビット構成および動作モード別の状態に関する情報をまとめて います。表記方法は下記のとおりです。

- 1. レジスタアドレス一覧(アドレス順)
- 割り付けアドレスの小さいレジスタから順に記載します。
- モジュール名称による分類をしています。
- アクセスサイズを表示しています。
- 2. レジスタビット一覧
- 「レジスタアドレス一覧(アドレス順)」の順序で、ビット構成を記載しています。
- リザーブビットは、ビット名称部に「 」で表記しています。
- ビット名称部が空白のものは、そのレジスタ全体がカウンタやデータに割り付けられていることを示します。
- 3. 各動作モード別レジスタの状態
- 「レジスタアドレス一覧(アドレス順)」の順序で、レジスタの状態を記載しています。
- 基本的な動作モードにおけるレジスタの状態を示しており、内蔵モジュール固有のリセットなどがある場合は、内蔵モジュールの章を参照してください。

26.1 レジスタアドレス一覧(アドレス順)

データバス幅は、ビット数を示します。

アクセスステート数は、指定の基準クロックのステート数を示します。

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
DTC モードレジスタ A	MRA	8	H'EBC0 -	DTC	16/32* ²	2
DTC モードレジスタ B	MRB	8	- H'EFBF	DTC	16/32* ²	2
DTC ソースアドレスレジスタ	SAR	24	=	DTC	16/32* ²	2
DTC デスティネーションアドレスレジスタ	DAR	24	_	DTC	16/32* ²	2
DTC 転送カウントレジスタ A	CRA	16	_	DTC	16/32* ²	2
DTC 転送カウントレジスタ B	CRB	16	_	DTC	16/32* ²	2
IEBus コントロールレジスタ	IECTR	8	H'F800 -	IEB	8	2
IEBus コマンドレジスタ	IECMR	8	H'F816	IEB	8	2
IEBus マスタコントロールレジスタ	IEMCR	8	_	IEB	8	2
IEBus 自局アドレスレジスタ 1	IEAR1	8	=	IEB	8	2
IEBus 自局アドレスレジスタ 2	IEAR2	8	=	IEB	8	2
IEBus スレープアドレス設定レジスタ 1	IESA1	8	=	IEB	8	2
IEBus スレープアドレス設定レジスタ 2	IESA2	8	=	IEB	8	2
IEBus 送信電文長レジスタ	IETBFL	8	=	IEB	8	2
IEBus 送信バッファレジスタ	IETBR	8	=	IEB	8	2
IEBus 受信マスタアドレスレジスタ 1	IEMA1	8	=	IEB	8	2
IEBus 受信マスタアドレスレジスタ 2	IEMA2	8	=	IEB	8	2
IEBus 受信コントロールフィールドレジスタ	IERCTL	8	=	IEB	8	2
IEBus 受信電文長レジスタ	IERBFL	8	_	IEB	8	2
IEBus バッファレジスタ	IERBR	8	_	IEB	8	2
IEBus ロックアドレスレジスタ 1	IELA1	8	=	IEB	8	2
IEBus ロックアドレスレジスタ 2	IELA2	8	_	IEB	8	2
IEBus ゼネラルフラグレジスタ	IEFLG	8	_	IEB	8	2
IEBus 送信 / 暴走ステータスレジスタ	IETSR	8		IEB	8	2
IEBus 送信 / 暴走割り込み許可レジスタ	IEIET	8	_	IEB	8	2
IEBus 送信エラーフラグレジスタ	IETEF	8	_	IEB	8	2
IEBus 受信ステータスレジスタ	IERSR	8	_	IEB	8	2
IEBus 受信割り込み許可レジスタ	IEIER	8	_	IEB	8	2
IEBus 受信エラーフラグレジスタ	IEREF	8		IEB	8	2

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
D/A データレジスタ_0	DADR_0	8	H'FDAC		8	2
D/A データレジスタ_1	DADR_1	8	H'FDAD	D/A 変換器	8	2
D/A コントロールレジスタ	DACR	8	H'FDAE	D/A 変換器	8	2
シリアルコントロールレジスタ X	SCRX	8	H'FDB4	IIC、FLASH	8	2
DDC スイッチレジスタ	DDCSWR	8	H'FDB5	IIC	8	2
タイマコントロールレジスタ_2	TCR_2	8	H'FDC0	TMR_2	8	2
タイマコントロールレジスタ_3	TCR_3	8	H'FDC1	TMR_3	8	2
タイマコントロール / ステータスレジスタ_2	TCSR_2	8	H'FDC2	TMR_2	8	2
タイマコントロール / ステータスレジスタ_3	TCSR_3	8	H'FDC3	TMR_3	8	2
タイムコンスタントレジスタ A_2	TCORA_2	8	H'FDC4	TMR_2	8/16	2
タイムコンスタントレジスタ A_3	TCORA_3	8	H'FDC5	TMR_3	8/16	2
タイムコンスタントレジスタ B_2	TCORB_2	8	H'FDC6	TMR_2	8/16	2
タイムコンスタントレジスタ B_3	TCORB_3	8	H'FDC7	TMR_3	8/16	2
タイマカウンタ_2	TCNT_2	8	H'FDC8	TMR_2	8/16	2
タイマカウンタ_3	TCNT_3	8	H'FDC9	TMR_3	8/16	2
シリアルモードレジスタ_3	SMR_3	8	H'FDD0	SCI_3	8	2
ビットレートレジスタ_3	BRR_3	8	H'FDD1	SCI_3	8	2
シリアルコントロールレジスタ_3	SCR_3	8	H'FDD2	SCI_3	8	2
トランスミットデータレジスタ_3	TDR_3	8	H'FDD3	SCI_3	8	2
シリアルステータスレジスタ_3	SSR_3	8	H'FDD4	SCI_3	8	2
レシーブデータレジスタ_3	RDR_3	8	H'FDD5	SCI_3	8	2
スマートカードモードレジスタ_3	SCMR_3	8	H'FDD6	SCI_3	8	2
スタンバイコントロールレジスタ	SBYCR	8	H'FDE4	SYSTEM	8	2
システムコントロールレジスタ	SYSCR	8	H'FDE5	SYSTEM	8	2
システムクロックコントロールレジスタ	SCKCR	8	H'FDE6	SYSTEM	8	2
モードコントロールレジスタ	MDCR	8	H'FDE7	SYSTEM	8	2
モジュールストップコントロールレジスタ A	MSTPCRA	8	H'FDE8	SYSTEM	8	2
モジュールストップコントロールレジスタB	MSTPCRB	8	H'FDE9	SYSTEM	8	2
モジュールストップコントロールレジスタC	MSTPCRC	8	H'FDEA	SYSTEM	8	2
端子機能コントロールレジスタ	PFCR	8	H'FDEB	BSC	8	2
ローパワーコントロールレジスタ	LPWRCR	8	H'FDEC	SYSTEM	8	2
シリアル拡張モードレジスタ_0	SEMR_0	8	H'FDF8	SCI_0	8	2
ブレークアドレスレジスタ A	BARA	32	H'FE00	PBC	8/16	2
ブレークアドレスレジスタ B	BARB	32	H'FE04	PBC	8/16	2

レジスタ名称	 略称	ビット数	アドレス*1	モジュール	データ	アクセス
	- 413			"	バス幅	ステート数
プレークコントロールレジスタA	BCRA	8	H'FE08	PBC	8/16	2
ブレークコントロールレジスタB	BCRB	8	H'FE09	PBC	8/16	2
IRQ センスコントロールレジスタH	ISCRH	8	H'FE12	INT	8	2
IRQ センスコントロールレジスタ L	ISCRL	8	H'FE13	INT	8	2
IRQ イネーブルレジスタ	IER	8	H'FE14	INT	8	2
IRQ ステータスレジスタ	ISR	8	H'FE15	INT	8	2
DTC イネーブルレジスタ A	DTCERA	8	H'FE16	DTC	8	2
DTC イネーブルレジスタ B	DTCERB	8	H'FE17	DTC	8	2
DTC イネーブルレジスタ C	DTCERC	8	H'FE18	DTC	8	2
DTC イネーブルレジスタ D	DTCERD	8	H'FE19	DTC	8	2
DTC イネーブルレジスタ E	DTCERE	8	H'FE1A	DTC	8	2
DTC イネーブルレジスタ F	DTCERF	8	H'FE1B	DTC	8	2
DTC イネーブルレジスタ I	DTCERI	8	H'FE1E	DTC	8	2
DTC ベクタレジスタ	DTVECR	8	H'FE1F	DTC	8	2
ポート 1 データディレクションレジスタ	P1DDR	8	H'FE30	PORT	8	2
ポート 3 データディレクションレジスタ	P3DDR	8	H'FE32	PORT	8	2
ポート 7 データディレクションレジスタ	P7DDR	8	H'FE36	PORT	8	2
ポート A データディレクションレジスタ	PADDR	8	H'FE39	PORT	8	2
ポート B データディレクションレジスタ	PBDDR	8	H'FE3A	PORT	8	2
ポート C データディレクションレジスタ	PCDDR	8	H'FE3B	PORT	8	2
ポートDデータディレクションレジスタ	PDDDR	8	H'FE3C	PORT	8	2
ポートE データディレクションレジスタ	PEDDR	8	H'FE3D	PORT	8	2
ポートFデータディレクションレジスタ	PFDDR	8	H'FE3E	PORT	8	2
ポート G データディレクションレジスタ	PGDDR	8	H'FE3F	PORT	8	2
ポート A プルアップ MOS コントロールレジスタ	PAPCR	8	H'FE40	PORT	8	2
ポート B プルアップ MOS コントロールレジスタ	PBPCR	8	H'FE41	PORT	8	2
ポート C プルアップ MOS コントロールレジスタ	PCPCR	8	H'FE42	PORT	8	2
ポート D プルアップ MOS コントロールレジスタ	PDPCR	8	H'FE43	PORT	8	2
ポートE ブルアップ MOS コントロールレジスタ	PEPCR	8	H'FE44	PORT	8	2
ポート 3 オープンドレインコントロールレジスタ	P3ODR	8	H'FE46	PORT	8	2
ポート A オープンドレインコントロールレジスタ	PAODR	8	H'FE47	PORT	8	2
タイマコントロールレジスタ_3	TCR_3	8	H'FE80	TPU_3	8	2
タイマモードレジスタ_3	TMDR_3	8	H'FE81	TPU_3	8	2
タイマ I/O コントロールレジスタ H_3	TIORH_3	8	H'FE82	TPU_3	8	2

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
タイマ I/O コントロールレジスタ L_3	TIORL_3	8	H'FE83	TPU_3	8	2
タイマインタラプトイネーブルレジスタ_3	TIER_3	8	H'FE84	TPU_3	8	2
タイマステータスレジスタ_3	TSR_3	8	H'FE85	TPU_3	8	2
タイマカウンタ_3	TCNT_3	16	H'FE86	TPU_3	16	2
タイマジェネラルレジスタ A_3	TGRA_3	16	H'FE88	TPU_3	16	2
タイマジェネラルレジスタ B_3	TGRB_3	16	H'FE8A	TPU_3	16	2
タイマジェネラルレジスタ C_3	TGRC_3	16	H'FE8C	TPU_3	16	2
タイマジェネラルレジスタ D_3	TGRD_3	16	H'FE8E	TPU_3	16	2
タイマコントロールレジスタ_4	TCR_4	8	H'FE90	TPU_4	8	2
タイマモードレジスタ_4	TMDR_4	8	H'FE91	TPU_4	8	2
タイマ I/O コントロールレジスタ_4	TIOR_4	8	H'FE92	TPU_4	8	2
タイマインタラプトイネーブルレジスタ_4	TIER_4	8	H'FE94	TPU_4	8	2
タイマステータスレジスタ_4	TSR_4	8	H'FE95	TPU_4	8	2
タイマカウンタ_4	TCNT_4	16	H'FE96	TPU_4	16	2
タイマジェネラルレジスタ A_4	TGRA_4	16	H'FE98	TPU_4	16	2
タイマジェネラルレジスタ B_4	TGRB_4	16	H'FE9A	TPU_4	16	2
タイマコントロールレジスタ_5	TCR_5	8	H'FEA0	TPU_5	8	2
タイマモードレジスタ_5	TMDR_5	8	H'FEA1	TPU_5	8	2
タイマ I/O コントロールレジスタ_5	TIOR_5	8	H'FEA2	TPU_5	8	2
タイマインタラプトイネーブルレジスタ_5	TIER_5	8	H'FEA4	TPU_5	8	2
タイマステータスレジスタ_5	TSR_5	8	H'FEA5	TPU_5	8	2
タイマカウンタ_5	TCNT_5	16	H'FEA6	TPU_5	16	2
タイマジェネラルレジスタ A_5	TGRA_5	16	H'FEA8	TPU_5	16	2
タイマジェネラルレジスタ B_5	TGRB_5	16	H'FEAA	TPU_5	16	2
タイマスタートレジスタ	TSTR	8	H'FEB0	TPU	8	2
タイマシンクロレジスタ	TSYR	8	H'FEB1	TPU	8	2
インタラプトプライオリティレジスタ A	IPRA	8	H'FEC0	INT	8	2
インタラプトプライオリティレジスタ B	IPRB	8	H'FEC1	INT	8	2
インタラプトプライオリティレジスタ C	IPRC	8	H'FEC2	INT	8	2
インタラプトプライオリティレジスタ D	IPRD	8	H'FEC3	INT	8	2
インタラプトプライオリティレジスタ E	IPRE	8	H'FEC4	INT	8	2
インタラプトプライオリティレジスタ F	IPRF	8	H'FEC5	INT	8	2
インタラプトプライオリティレジスタ G	IPRG	8	H'FEC6	INT	8	2
インタラプトプライオリティレジスタ H	IPRH	8	H'FEC7	INT	8	2

-						
レジスタ名称	略称	ビット数	アドレス*¹	モジュール	データ	アクセス
					バス幅	ステート数
インタラプトプライオリティレジスタ I 	IPRI	8	H'FEC8	INT	8	2
インタラプトプライオリティレジスタ J 	IPRJ	8	H'FEC9	INT	8	2
インタラプトプライオリティレジスタ K 	IPRK	8	H'FECA	INT	8	2
インタラプトプライオリティレジスタ L	IPRL	8	H'FECB	INT	8	2
インタラプトプライオリティレジスタ Ο	IPRO	8	H'FECE	INT	8	2
バス幅コントロールレジスタ	ABWCR	8	H'FED0	BSC	8	2
アクセスステートコントロールレジスタ	ASTCR	8	H'FED1	BSC	8	2
ウェイトコントロールレジスタH	WCRH	8	H'FED2	BSC	8	2
ウェイトコントロールレジスタL	WCRL	8	H'FED3	BSC	8	2
バスコントロールレジスタ H	BCRH	8	H'FED4	BSC	8	2
バスコントロールレジスタ L	BCRL	8	H'FED5	BSC	8	2
RAM エミュレーションレジスタ	RAMER	8	H'FEDB	FLASH	8	2
メモリアドレスレジスタ_OAH	MAR_0AH	16	H'FEE0	DMAC	16	2
メモリアドレスレジスタ_OAL	MAR_0AL	16	H'FEE2	DMAC	16	2
I/O アドレスレジスタ_0A	IOAR_0A	16	H'FEE4	DMAC	16	2
転送カウントレジスタ_0A	ETCR_0A	16	H'FEE6	DMAC	16	2
メモリアドレスレジスタ_0BH	MAR_0BH	16	H'FEE8	DMAC	16	2
メモリアドレスレジスタ_OBL	MAR_0BL	16	H'FEEA	DMAC	16	2
I/O アドレスレジスタ_0B	IOAR_0B	16	H'FEEC	DMAC	16	2
転送カウントレジスタ_0B	ETCR_0B	16	H'FEEE	DMAC	16	2
メモリアドレスレジスタ_1AH	MAR_1AH	16	H'FEF0	DMAC	16	2
メモリアドレスレジスタ_1AL	MAR_1AL	16	H'FEF2	DMAC	16	2
I/O アドレスレジスタ_1A	IOAR_1A	16	H'FEF4	DMAC	16	2
転送カウントレジスタ_1A	ETCR_1A	16	H'FEF6	DMAC	16	2
メモリアドレスレジスタ_1BH	MAR_1BH	16	H'FEF8	DMAC	16	2
メモリアドレスレジスタ_1BL	MAR_1BL	16	H'FEFA	DMAC	16	2
I/O アドレスレジスタ_1B	IOAR_1B	16	H'FEFC	DMAC	16	2
転送カウントレジスタ_1B	ETCR_1B	16	H'FEFE	DMAC	16	2
ポート 1 データレジスタ	P1DR	8	H'FF00	PORT	8	2
ポート3データレジスタ	P3DR	8	H'FF02	PORT	8	2
ポート7データレジスタ	P7DR	8	H'FF06	PORT	8	2
ポート A データレジスタ	PADR	8	H'FF09	PORT	8	2
ポート B データレジスタ	PBDR	8	H'FF0A	PORT	8	2
ポート C データレジスタ	PCDR	8	H'FF0B	PORT	8	2
-						

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ バス幅	アクセス ステート数
ポートDデータレジスタ	PDDR	8	H'FF0C	PORT	8	2
ポートEデータレジスタ	PEDR	8	H'FF0D	PORT	8	2
ポートFデータレジスタ	PFDR	8	H'FF0E	PORT	8	2
ポート G データレジスタ	PGDR	8	H'FF0F	PORT	8	2
タイマコントロールレジスタ_0	TCR_0	8	H'FF10	TPU_0	8	2
タイマモードレジスタ_0	TMDR_0	8	H'FF11	TPU_0	8	2
タイマ I/O コントロールレジスタ H_0	TIORH_0	8	H'FF12	TPU_0	8	2
タイマ I/O コントロールレジスタ L_0	TIORL_0	8	H'FF13	TPU_0	8	2
タイマインタラプトイネーブルレジスタ_0	TIER_0	8	H'FF14	TPU_0	8	2
タイマステータスレジスタ_0	TSR_0	8	H'FF15	TPU_0	8	2
タイマカウンタ_0	TCNT_0	16	H'FF16	TPU_0	16	2
タイマジェネラルレジスタ A_0	TGRA_0	16	H'FF18	TPU_0	16	2
タイマジェネラルレジスタ B_0	TGRB_0	16	H'FF1A	TPU_0	16	2
タイマジェネラルレジスタ C_0	TGRC_0	16	H'FF1C	TPU_0	16	2
タイマジェネラルレジスタ D_0	TGRD_0	16	H'FF1E	TPU_0	16	2
タイマコントロールレジスタ_1	TCR_1	8	H'FF20	TPU_1	8	2
タイマモードレジスタ_1	TMDR_1	8	H'FF21	TPU_1	8	2
タイマ I/O コントロールレジスタ_1	TIOR_1	8	H'FF22	TPU_1	8	2
タイマインタラプトイネーブルレジスタ_1	TIER_1	8	H'FF24	TPU_1	8	2
タイマステータスレジスタ_1	TSR_1	8	H'FF25	TPU_1	8	2
タイマカウンタ_1	TCNT_1	16	H'FF26	TPU_1	16	2
タイマジェネラルレジスタ A_1	TGRA_1	16	H'FF28	TPU_1	16	2
タイマジェネラルレジスタ B_1	TGRB_1	16	H'FF2A	TPU_1	16	2
タイマコントロールレジスタ_2	TCR_2	8	H'FF30	TPU_2	8	2
タイマモードレジスタ_2	TMDR_2	8	H'FF31	TPU_2	8	2
タイマ I/O コントロールレジスタ_2	TIOR_2	8	H'FF32	TPU_2	8	2
タイマインタラプトイネーブルレジスタ_2	TIER_2	8	H'FF34	TPU_2	8	2
タイマステータスレジスタ_2	TSR_2	8	H'FF35	TPU_2	8	2
タイマカウンタ_2	TCNT_2	16	H'FF36	TPU_2	16	2
タイマジェネラルレジスタ A_2	TGRA_2	16	H'FF38	TPU_2	16	2
タイマジェネラルレジスタ B_2	TGRB_2	16	H'FF3A	TPU_2	16	2
DMA ライトイネーブルレジスタ	DMAWER	8	H'FF60	DMAC	8	2
DMA ターミナルコントロールレジスタ	DMATCR	8	H'FF61	DMAC	8	2

 レジスタ名称	略称	ビット数	アドレス* ¹	モジュール	データ	アクセス
					バス幅	ステート数
DMA コントロールレジスタ_0B	DMACR_0B	8	H'FF63	DMAC	16	2
DMA コントロールレジスタ_1A	DMACR_1A	8	H'FF64	DMAC	16	2
DMA コントロールレジスタ_1B	DMACR_1B	8	H'FF65	DMAC	16	2
DMA バンドコントロールレジスタ H	DMABCRH	8	H'FF66	DMAC	16	2
DMA バンドコントロールレジスタ L	DMABCRL	8	H'FF67	DMAC	16	2
タイマコントロールレジスタ_0	TCR_0	8	H'FF68	TMR_0	8	2
タイマコントロールレジスタ_1	TCR_1	8	H'FF69	TMR_1	8	2
タイマコントロール / ステータスレジスタ_0	TCSR_0	8	H'FF6A	TMR_0	8	2
タイマコントロール / ステータスレジスタ_1	TCSR_1	8	H'FF6B	TMR_1	8	2
タイマコンスタントレジスタ A_0	TCORA_0	8	H'FF6C	TMR_0	8/16	2
タイマコンスタントレジスタ A_1	TCORA_1	8	H'FF6D	TMR_1	8/16	2
タイマコンスタントレジスタ B_0	TCORB_0	8	H'FF6E	TMR_0	8/16	2
タイマコンスタントレジスタ B_1	TCORB_1	8	H'FF6F	TMR_1	8/16	2
タイマカウンタ_0	TCNT_0	8	H'FF70	TMR_0	8/16	2
タイマカウンタ_1	TCNT_1	8	H'FF71	TMR_1	8/16	2
タイマコントロール / ステータスレジスタ_0	TCSR_0	8	H'FF74	WDT_0	16	2
タイマカウンタ_0	TCNT_0	8	H'FF74	WDT_0	16	2
			(ライト時)			
タイマカウンタ_0	TCNT_0	8	H'FF75 (リード時)	WDT_0	16	2
	RSTCSR	8	H'FF76	WDT 0	16	2
			(ライト時)	_		
リセットコントロール / ステータスレジスタ	RSTCSR	8	H'FF77	WDT_0	16	2
			(リード時)			
シリアルモードレジスタ_0	SMR_0	8	H'FF78* ³	SCI_0	8	2
Ι ² C バスコントロールレジスタ_0	ICCR_0	8	H'FF78* ³	IIC_0	8	2
ビットレートレジスタ_0	BRR_0	8	H'FF79* ³	SCI_0	8	2
l²C バスステータスレジスタ_0	ICSR_0	8	H'FF79* ³	IIC_0	8	2
シリアルコントロールレジスタ_0	SCR_0	8	H'FF7A	SCI_0	8	2
トランスミットデータレジスタ_0	TDR_0	8	H'FF7B	SCI_0	8	2
シリアルステータスレジスタ_0	SSR_0	8	H'FF7C	SCI_0	8	2
レシーブデータレジスタ_0	RDR_0	8	H'FF7D	SCI_0	8	2
スマートカードモードレジスタ_0	SCMR_0	8	H'FF7E*3	SCI_0	8	2
l²C バスデータレジスタ_0	ICDR_0	8	H'FF7E*3	IIC_0	8	2
第 2 スレープアドレスレジスタ_0	SARX_0	8	H'FF7E*3	IIC_0	8	2

 レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ	アクセス
					バス幅	ステート数
² C バスモードレジスタ_0	ICMR_0	8	H'FF7F	IIC_0	8	2
スレープアドレスレジスタ_0	SAR_0	8	H'FF7F	IIC_0	8	2
シリアルモードレジスタ_1	SMR_1	8	H'FF80* ³	SCI_1	8	2
I ² C バスコントロールレジスタ_1	ICCR_1	8	H'FF80* ³	IIC_1	8	2
ビットレートレジスタ_1	BRR_1	8	H'FF81* ³	SCI_1	8	2
I ² C バスステータスレジスタ_1	ICSR_1	8	H'FF81* ³	IIC_1	8	2
シリアルコントロールレジスタ_1	SCR_1	8	H'FF82	SCI_1	8	2
トランスミットデータレジスタ_1	TDR_1	8	H'FF83	SCI_1	8	2
シリアルステータスレジスタ_1	SSR_1	8	H'FF84	SCI_1	8	2
レシーブデータレジスタ_1	RDR_1	8	H'FF85	SCI_1	8	2
スマートカードモードレジスタ_1	SCMR_1	8	H'FF86* ³	SCI_1	8	2
l²C バスデータレジスタ_1	ICDR_1	8	H'FF86*3	IIC_1	8	2
第 2 スレーブアドレスレジスタ_1	SARX_1	8	H'FF86*3	IIC_1	8	2
I ² C バスモードレジスタ_1	ICMR_1	8	H'FF87	IIC_1	8	2
スレープアドレスレジスタ_1	SAR_1	8	H'FF87	IIC_1	8	2
シリアルモードレジスタ_2	SMR_2	8	H'FF88	SCI_2	8	2
ビットレートレジスタ_2	BRR_2	8	H'FF89	SCI_2	8	2
シリアルコントロールレジスタ_1	SCR_2	8	H'FF8A	SCI_2	8	2
トランスミットデータレジスタ_1	TDR_2	8	H'FF8B	SCI_2	8	2
シリアルステータスレジスタ_1	SSR_2	8	H'FF8C	SCI_2	8	2
レシーブデータレジスタ_1	RDR_2	8	H'FF8D	SCI_2	8	2
スマートカードモードレジスタ_1	SCMR_2	8	H'FF8E	SCI_2	8	2
A/D データレジスタ AH	ADDRAH	8	H'FF90	A/D	8	2
A/D データレジスタ AL	ADDRAL	8	H'FF91	A/D	8	2
A/D データレジスタ BH	ADDRBH	8	H'FF92	A/D	8	2
A/D データレジスタ BL	ADDRBL	8	H'FF93	A/D	8	2
A/D データレジスタ CH	ADDRCH	8	H'FF94	A/D	8	2
A/D データレジスタ CL	ADDRCL	8	H'FF95	A/D	8	2
A/D データレジスタ DH	ADDRDH	8	H'FF96	A/D	8	2
A/D データレジスタ DL	ADDRDL	8	H'FF97	A/D	8	2
A/D コントロール / ステータスレジスタ	ADCSR	8	H'FF98	A/D	8	2
A/D コントロールレジスタ	ADCR	8	H'FF99	A/D	8	2
タイマコントロール / ステータスレジスタ_1	TCSR_1	8	H'FFA2	WDT_1	16	2

レジスタ名称	略称	ビット数	アドレス*1	モジュール	データ	アクセス
					バス幅	ステート数
タイマカウンタ_1	TCNT_1	8	H'FFA2	WDT_1	16	2
			(ライト時)			
タイマカウンタ_1	TCNT_1	8	H'FFA3	WDT_1	16	2
			(リード時)			
フラッシュメモリコントロールレジスタ 1	FLMCR1	8	H'FFA8	FLASH	8	2
フラッシュメモリコントロールレジスタ 2	FLMCR2	8	H'FFA9	FLASH	8	2
消去ブロック指定レジスタ 1	EBR1	8	H'FFAA	FLASH	8	2
消去ブロック指定レジスタ 2	EBR2	8	H'FFAB	FLASH	8	2
フラッシュメモリパワーコントロールレジスタ	FLPWCR	8	H'FFAC	FLASH	8	2
ポート 1 レジスタ	PORT1	8	H'FFB0	PORT	8	2
ポート 3 レジスタ	PORT3	8	H'FFB2	PORT	8	2
ポート 4 レジスタ	PORT4	8	H'FFB3	PORT	8	2
ポート7レジスタ	PORT7	8	H'FFB6	PORT	8	2
ポート 9 レジスタ	PORT9	8	H'FFB8	PORT	8	2
ポートAレジスタ	PORTA	8	H'FFB9	PORT	8	2
ポート B レジスタ	PORTB	8	H'FFBA	PORT	8	2
ポート C レジスタ	PORTC	8	H'FFBB	PORT	8	2
ポート D レジスタ	PORTD	8	H'FFBC	PORT	8	2
ポートEレジスタ	PORTE	8	H'FFBD	PORT	8	2
ポートFレジスタ	PORTF	8	H'FFBE	PORT	8	2
ポートG レジスタ	PORTG	8	H'FFBF	PORT	8	2

- 【注】 *1 アドレスの下位 16 ビットを示しています。
 - *2 内蔵 RAM 上に配置されています。 DTC がレジスタ情報としてアクセスするとき 32 ビットバス、その他のとき 16 ビットバスです。
 - *3 SCI_0、SCI_1 の一部のレジスタと IIC_0、IIC_1 の一部のレジスタは同じアドレスに割り当てられています。それ ぞれのレジスタの選択はシリアルコントロールレジスタ X (SCRX) の IICE ビットで行います。

26.2 レジスタビット一覧

内蔵周辺モジュールのレジスタのアドレスとビット名を以下に示します。 16 ビットレジスタは、8 ビットずつ 2 段で表しています。

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
MRA	SM1	SM0	DM1	DM0	MD1	MD0	DTS	Sz	DTC
SAR	Bit 23	Bit 22	Bit 21	Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	_
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
MRB	CHNE	DISEL							_
DAR	Bit 23	Bit 22	Bit 21	Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	_
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
CRA	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
CRB	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
IECTR	IEE	IOL	DEE	СК	RE	LUEE			IEB
IECMR						CMD2	CMD1	CMD0	_
IEMCR	SS	RN2	RN1	RN0	CTL3	CTL2	CTL1	CTL0	_
IEAR1	IAR3	IAR2	IAR1	IAR0	IMD1	IMD0		STE	_
IEAR2	IAR11	IAR10	IAR9	IAR8	IAR7	IAR6	IAR5	IAR4	_
IESA1	ISA3	ISA2	ISA1	ISA0					_
IESA2	ISA11	ISA10	ISA9	ISA8	ISA7	ISA6	ISA5	ISA4	_
IETBFL	TBFL7	TBFL6	TBFL5	TBFL4	TBFL3	TBFL2	TBFL1	TBFL0	_
IETBR	TBR7	TBR6	TBR5	TBR4	TBR3	TBR2	TBR1	TBR0	_
IEMA1	IMA3	IMA2	IMA1	IMA0					_
IEMA2	IMA11	IMA10	IMA9	IMA8	IMA7	IMA6	IMA5	IMA4	_
IERCTL					RCTL3	RCTL2	RCTL1	RCTL0	_
IERBFL	RBFL7	RBFL6	RBFL5	RBFL4	RBFL3	RBFL2	RBFL1	RBFL0	_
IERBR	RBR7	RBR6	RBR5	RBR4	RBR3	RBR2	RBR1	RBR0	_
IELA1	ILA7	ILA6	ILA5	ILA4	ILA3	ILA2	ILA1	ILA0	_
IELA2					ILA11	ILA10	ILA9	ILA8	_
IEFLG	CMX	MRQ	SRQ	SRE	LCK		RSS	GG	=

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
IETSR	TxRDY				IRA	TxS	TxF	TxE	IEB
IEIET	TxRDYE				IRAE	TxSE	TxFE	RxEE	=
IETEF				AL	UE	TTME	RO	ACK	=
IERSR	RxRDY					RxS	RxF	RxE	=
IEIER	RxRDYE					RxSE	RxFE	RxEE	=
IEREF					OVE	RTME	DLE	PE	_
DADR_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	D/A 変換器
DADR_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
DACR	DAOE1	DAOE0	DAE						_
SCRX		IICX1	IICX0	IICE	FLSHE				IIC, FLASH
DDCSWR					CLR3	CLR2	CLR1	CLR0	IIC
TCR_2	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	TMR_2
TCR_3	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	TMR_3
TCSR_2	CMFB	CMFA	OVF		OS3	OS2	OS1	OS0	TMR_2
TCSR_3	CMFB	CMFA	OVF		OS3	OS2	OS1	OS0	TMR_3
TCORA_2	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_2
TCORA_3	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_3
TCORB_2	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_2
TCORB_3	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_3
TCNT_2	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_2
TCNT_3	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_3
SMR_3*1	C/Ā	CHR	PE	O/Ē	STOP	MP	CKS1	CKS0	SCI_3
	(GM)	(BLK)	(PE)	(O/E)	(BCP1)	(BCP0)	(CKS1)	(CKS0)	=
BRR_3	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SCR_3	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	_
TDR_3	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
SSR_3*1	TDRE (TDRE)	RDRF (RDRF)	ORER (ORER)	FER (ERS)	PER (PER)	TEND (TEND)	MPB (MPB)	MPBT (MPBT)	
DDD 3	Bit 7			Bit 4				Bit 0	=
RDR_3 SCMR_3	DIL I	Bit 6	Bit 5	DIL 4	Bit 3	Bit 2 SINV	Bit 1	SMIF	-
	CCBV	2722	QTQ1	9790	SDIR	Ollav		Olvili-	QVQTEM4
SBYCR	SSBY	STS2	STS1	STS0	OPE	MDESE		DAME	SYSTEM
SYSCR	DOTOS		INTM1	INTM0	NMIEG	MRESE	001/1	RAME	=
SCKCR	PSTOP					SCK2 MDS2	SCK1 MDS1	SCK0 MDS0	_

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
MSTPCRA	MSTPA7	MSTPA6	MSTPA5	MSTPA4	MSTPA3	MSTPA2	MSTPA1	MSTPA0	SYSTEM
MSTPCRB	MSTPB7	MSTPB6	MSTPB5	MSTPB4	MSTPB3	MSTPB2	MSTPB1	MSTPB0	-
MSTPCRC	MSTPC7	MSTPC6	MSTPC5	MSTPC4	MSTPC3	MSTPC2	MSTPC1	MSTPC0	-
PFCR			BUZZE		AE3	AE2	AE1	AE0	BSC
LPWRCR	DTON	LSON	NESEL	SUBSTP	RFCUT		STC1	STC0	SYSTEM
SEMR_0	SSE				ABCS	ACS2	ACS1	ACS0	SCI_0
BARA									PBC
	BAA23	BAA22	BAA21	BAA20	BAA19	BAA18	BAA17	BAA16	-
	BAA15	BAA14	BAA13	BAA12	BAA11	BAA10	BAA9	BAA8	- '
	BAA7	BAA6	BAA5	BAA4	BAA3	BAA2	BAA1	BAA0	-
BARB									-
	BAB23	BAB22	BAB21	BAB20	BAB19	BAB18	BAB17	BAB16	-
	BAB15	BAB14	BAB13	BAB12	BAB11	BAB10	BAB9	BAB8	-
	BAB7	BAB6	BAB5	BAB4	BAB3	BAB2	BAB1	BAB0	-
BCRA	CMFA	CDA	BAMRA2	BAMRA1	BAMRA0	CSELA1	CSELA0	BIEA	-
BCRB	CMFB	CDB	BAMRB2	BAMRB1	BAMRB0	CSELB1	CSELB0	BIEB	-
ISCRH	IRQ7SCB	IRQ7SCA	IRQ6SCB	IRQ6SCA	IRQ5SCB	IRQ5SCA	IRQ4SCB	IRQ4SCA	INT
ISCRL	IRQ3SCB	IRQ3SCA	IRQ2SCB	IRQ2SCA	IRQ1SCB	IRQ1SCA	IRQ0SCB	IRQ0SCA	='
IER	IRQ7E	IRQ6E	IRQ5E	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E	- '
ISR	IRQ7F	IRQ6F	IRQ5F	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	-
DTCERA	DTCEA7	DTCEA6	DTCEA5	DTCEA4	DTCEA3	DTCEA2	DTCEA1	DTCEA0	DTC
DTCERB		DTCEB6	DTCEB5	DTCEB4	DTCEB3	DTCEB2	DTCEB1	DTCEB0	-
DTCERC	DTCEC7	DTCEC6	DTCEC5	DTCEC4	DTCEC3	DTCEC2	DTCEC1	DTCEC0	- '
DTCERD			DTCED5	DTCED4	DTCED3	DTCED2	DTCED1	DTCED0	<u>-</u> '
DTCERE	DTCEE7	DTCEE6	DTCEE5	DTCEE4	DTCEE3	DTCEE2	DTCEE1	DTCEE0	-
DTCERF	DTCEF7	DTCEF6	DTCEF5	DTCEF4	DTCEF3	DTCEF2	DTCEF1	DTCEF0	-
DTCERI	DTCEI7	DTCEI6							-
DTVECR	SWDTE	DTVEC6	DTVEC5	DTVEC4	DTVEC3	DTVEC2	DTVEC1	DTVEC0	-
P1DDR	P17DDR	P16DDR	P15DDR	P14DDR	P13DDR	P12DDR	P11DDR	P10DDR	PORT
P3DDR		P36DDR	P35DDR	P34DDR	P33DDR	P32DDR	P31DDR	P30DDR	-
P7DDR	P77DDR	P76DDR	P75DDR	P74DDR	P73DDR	P72DDR	P71DDR	P70DDR	-
PADDR					PA3DDR	PA2DDR	PA1DDR	PA0DDR	-
									-
PBDDR	PB7DDR	PB6DDR	PB5DDR	PB4DDR	PB3DDR	PB2DDR	PB1DDR	PB0DDR	

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
PDDDR	PD7DDR	PD6DDR	PD5DDR	PD4DDR	PD3DDR	PD2DDR	PD1DDR	PD0DDR	PORT
PEDDR	PE7DDR	PE6DDR	PE5DDR	PE4DDR	PE3DDR	PE2DDR	PE1DDR	PE0DDR	=
PFDDR	PF7DDR	PF6DDR	PF5DDR	PF4DDR	PF3DDR	PF2DDR	PF1DDR	PF0DDR	_
PGDDR				PG4DDR	PG3DDR	PG2DDR	PG1DDR	PG0DDR	=
PAPCR					PA3PCR	PA2PCR	PA1PCR	PA0PCR	=
PBPCR	PB7PCR	PB6PCR	PB5PCR	PB4PCR	PB3PCR	PB2PCR	PB1PCR	PB0PCR	_
PCPCR	PC7PCR	PC6PCR	PC5PCR	PC4PCR	PC3PCR	PC2PCR	PC1PCR	PC0PCR	=
PDPCR	PD7PCR	PD6PCR	PD5PCR	PD4PCR	PD3PCR	PD2PCR	PD1PCR	PD0PCR	=
PEPCR	PE7PCR	PE6PCR	PE5PCR	PE4PCR	PE3PCR	PE2PCR	PE1PCR	PE0PCR	=
P3ODR		P36ODR	P35ODR	P34ODR	P33ODR	P32ODR	P31ODR	P30ODR	=
PAODR					PA3ODR	PA2ODR	PA1ODR	PA0ODR	-
TCR_3	CCLR2	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_3
TMDR_3			BFB	BFA	MD3	MD2	MD1	MD0	=
TIORH_3	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	=
TIORL_3	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0	_
TIER_3	TTGE			TCIEV	TGIED	TGIEC	TGIEB	TGIEA	=
TSR_3				TCFV	TGFD	TGFC	TGFB	TGFA	_
TCNT_3	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TGRA_3	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TGRB_3	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TGRC_3	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TGRD_3	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	
TCR_4		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_4
TMDR_4					MD3	MD2	MD1	MD0	_
TIOR_4	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	_
TIER_4	TTGE		TCIEU	TCIEV			TGIEB	TGIEA	=
TSR_4	TCFD		TCFU	TCFV			TGFB	TGFA	_
TCNT_4	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TGRA_4	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	TPU_4
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-
TGRB_4	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TCR_5		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_5
TMDR_5					MD3	MD2	MD1	MD0	_
TIOR_5	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	_
TIER_5	TTGE		TCIEU	TCIEV			TGIEB	TGIEA	_
TSR_5	TCFD		TCFU	TCFV			TGFB	TGFA	_
TCNT_5	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TGRA_5	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TGRB_5	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TSTR			CST5	CST4	CST3	CST2	CST1	CST0	TPU
TSYR			SYNC5	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0	
IPRA		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	INT
IPRB		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRC		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRD		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRE		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRF		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRG		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRH		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRI		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRJ		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRK		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRL		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	_
IPRO		IPR6	IPR5	IPR4		IPR2	IPR1	IPR0	
ABWCR	ABW7	ABW6	ABW5	ABW4	ABW3	ABW2	ABW1	ABW0	BSC
ASTCR	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	-
	W71	W70	W61	W60	W51	W50	W41	W40	=
WCRH	VV / I	VV / O	*****	******	*****		••••		

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
BCRH	ICIS1	ICIS0	BRSTRM	BRSTS1	BRSTS0				BSC
BCRL	BRLE							WAITE	_
RAMER					RAMS	RAM2	RAM1	RAM0	FLASH
MAR_0A									DMAC
	Bit 23	Bit 22	Bit 21	Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	_
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
IOAR_0A	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
ETCR_0A	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
MAR_0B									_
	Bit 23	Bit 22	Bit 21	Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	_
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
IOAR_0B	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
ETCR_0B	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
MAR_1A									_
	Bit 23	Bit 22	Bit 21	Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	_
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
IOAR_1A	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-
ETCR_1A	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	-
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-
MAR_1B									-
	Bit 23	Bit 22	Bit 21	Bit 20	Bit 19	Bit 18	Bit 17	Bit 16	-
	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	-
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-
IOAR_1B	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-
ETCR_1B	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	-
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
P1DR	P17DR	P16DR	P15DR	P14DR	P13DR	P12DR	P11DR	P10DR	PORT
P3DR		P36DR	P35DR	P34DR	P33DR	P32DR	P31DR	P30DR	=
P7DR	P77DR	P76DR	P75DR	P74DR	P73DR	P72DR	P71DR	P70DR	=
PADR					PA3DR	PA2DR	PA1DR	PA0DR	=
PBDR	PB7DR	PB6DR	PB5DR	PB4DR	PB3DR	PB2DR	PB1DR	PB0DR	=
PCDR	PC7DR	PC6DR	PC5DR	PC4DR	PC3DR	PC2DR	PC1DR	PC0DR	=
PDDR	PD7DR	PD6DR	PD5DR	PD4DR	PD3DR	PD2DR	PD1DR	PD0DR	=
PEDR	PE7DR	PE6DR	PE5DR	PE4DR	PE3DR	PE2DR	PE1DR	PE0DR	=
PFDR	PF7DR	PF6DR	PF5DR	PF4DR	PF3DR	PF2DR	PF1DR	PF0DR	=
PGDR				PG4DR	PG3DR	PG2DR	PG1DR	PG0DR	=
TCR_0	CCLR2	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_0
TMDR_0			BFB	BFA	MD3	MD2	MD1	MD0	_
TIORH_0	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	=
TIORL_0	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0	_
TIER_0	TTGE			TCIEV	TGIED	TGIEC	TGIEB	TGIEA	_
TSR_0				TCFV	TGFD	TGFC	TGFB	TGFA	_
TCNT_0	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
TGRA_0	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
TGRB_0	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
TGRC_0	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	_
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
TGRD_0	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
TCR_1		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_1
TMDR_1					MD3	MD2	MD1	MD0	_
TIOR_1	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	-
TIER_1	TTGE		TCIEU	TCIEV			TGIEB	TGIEA	_
TSR_1	TCFD		TCFU	TCFV			TGFB	TGFA	_
TCNT_1	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	-
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-
TGRA_1	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	-

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TGRB_1	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	TPU_1
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
TCR_2		CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	TPU_2
TMDR_2					MD3	MD2	MD1	MD0	=
TIOR_2	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	_
TIER_2	TTGE		TCIEU	TCIEV			TGIEB	TGIEA	=
TSR_2	TCFD		TCFU	TCFV			TGFB	TGFA	=
TCNT_2	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
TGRA_2	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
TGRB_2	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	=
	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	=
DMAWER					WE1B	WE1A	WE0B	WE0A	DMAC
DMATCR			TEE1	TEE0					=
DMACR_0A*2	DTSZ	DTID	RPE	DTDIR	DTF3	DTF2	DTF1	DTF0	=
DMACR_0A*3	DTSZ	SAID	SAIDE	BLKDIR	BLKE				=
DMACR_0B*2	DTSZ	DTID	RPE	DTDIR	DTF3	DTF2	DTF1	DTF0	=
DMACR_0B*3		DAID	DAIDE		DTF3	DTF2	DTF1	DTF0	=
DMACR_1A*2	DTSZ	DTID	RPE	DTDIR	DTF3	DTF2	DTF1	DTF0	=
DMACR_1A*3	DTSZ	SAID	SAIDE	BLKDIR	BLKE				=
DMACR_1B*2	DTSZ	DTID	RPE	DTDIR	DTF3	DTF2	DTF1	DTF0	=
DMACR_1B*3		DAID	DAIDE		DTF3	DTF2	DTF1	DTF0	_
DMABCRH*2	FAE1	FAE0	SAE1	SAE0	DTA1B	DTA1A	DTA0B	DTA0A	=
DMABCRH*3	FAE1	FAE0			DTA1		DTA0		=
DMABCRL*2	DTE1B	DTE1A	DTE0B	DTE0A	DTIE1B	DTIE1A	DTIE0B	DTIE0A	_
DMABCRL*3	DTME1	DTE1	DTME0	DTE0	DTIE1B	DTIE1A	DTIE0B	DTIE0A	_
TCR_0	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	TMR_0
TCR_1	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	TMR_1
TCSR_0	CMFB	CMFA	OVF	ADTE	OS3	OS2	OS1	OS0	TMR_0
TCSR_1	CMFB	CMFA	OVF		OS3	OS2	OS1	OS0	TMR_1
TCORA_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_0
TCORA_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_1
TCORB_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_0

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TCORB_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_1
TCNT_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_0
TCNT_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	TMR_1
TCSR_0	OVF	WT / ĪT	TME			CKS2	CKS1	CKS0	WDT_0
TCNT_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
RSTCSR	WOVF	RSTE	RSTS						_
SMR_0*1	C/Ā	CHR	PE	O/Ē	STOP	MP	CKS1	CKS0	SCI_0
	(GM)	(BLK)	(PE)	(O/\overline{E})	(BCP1)	(BCP0)	(CKS1)	(CKS0)	
ICCR_0	ICE	IEIC	MST	TRS	ACKE	BBSY	IRIC	SCP	IIC_0
BRR_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	SCI_0
ICSR_0	ESTP	STOP	IRTR	AASX	AL	AAS	ADZ	ACKB	IIC_0
SCR_0	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	SCI_0
TDR_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SSR_0*1	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	_
	(TDRE)	(RDRF)	(ORER)	(ERS)	(PER)	(TEND)	(MPB)	(MPBT)	_
RDR_0	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SCMR_0					SDIR	SINV		SMIF	_
ICDR_0	ICDR7	ICDR6	ICDR5	ICDR4	ICDR3	ICDR2	ICDR1	ICDR0	IIC_0
SARX_0	SVAX6	SVAX5	SVAX4	SVAX3	SVAX2	SVAX1	SVAX0	FSX	_
ICMR_0	MLS	WAIT	CKS2	CKS1	CKS0	BC2	BC1	BC0	_
SAR_0	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS	_
SMR_1*1	C/Ā	CHR	PE	O/Ē	STOP	MP	CKS1	CKS0	SCI_1
	(GM)	(BLK)	(PE)	(O/\overline{E})	(BCP1)	(BCP0)	(CKS1)	(CKS0)	
ICCR_1	ICE	IEIC	MST	TRS	ACKE	BBSY	IRIC	SCP	IIC_1
BRR_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	SCI_1
ICSR_1	ESTP	STOP	IRTR	AASX	AL	AAS	ADZ	ACKB	IIC_1
SCR_1	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	SCI_1
TDR_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SSR_1*1	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	_
	(TDRE)	(RDRF)	(ORER)	(ERS)	(PER)	(TEND)	(MPB)	(MPBT)	=
RDR_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SCMR_1					SDIR	SINV		SMIF	
ICDR_1	ICDR7	ICDR6	ICDR5	ICDR4	ICDR3	ICDR2	ICDR1	ICDR0	IIC_1
SARX_1	SVAX6	SVAX5	SVAX4	SVAX3	SVAX2	SVAX1	SVAX0	FSX	_
ICMR_1	MLS	WAIT	CKS2	CKS1	CKS0	BC2	BC1	BC0	=

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
SAR_1	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS	IIC_1
SMR_2*1	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI_2
	(GM)	(BLK)	(PE)	(O/\overline{E})	(BCP1)	(BCP0)	(CKS1)	(CKS0)	_
BRR_2	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SCR_2	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	_
TDR_2	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SSR_2*1	TDRE (TDRE)	RDRF (RDRF)	ORER (ORER)	FER (ERS)	PER (PER)	TEND (TEND)	MPB (MPB)	MPBT (MPBT)	
RDR_2	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
SCMR_2					SDIR	SINV		SMIF	_
ADDRAH	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D 変換器
ADDRAL	AD1	AD0							_
ADDRBH	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	_
ADDRBL	AD1	AD0							_
ADDRCH	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	_
ADDRCL	AD1	AD0							_
ADDRDH	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	_
ADDRDL	AD1	AD0							_
ADCSR	ADF	ADIE	ADST	SCAN		CH2	CH1	CH0	_
ADCR	TRGS1	TRGS0			CKS1	CKS0			_
TCSR_1	OVF	WT / ĪT	TME	PSS	RST / NMI	CKS2	CKS1	CKS0	WDT_1
TCNT_1	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	_
FLMCR1	FWE	SWE1	ESU1	PSU1	EV1	PV1	E1	P1	FLASH
FLMCR2	FLER								_
EBR1	EB7	EB6	EB5	EB4	EB3	EB2	EB1	EB0	_
EBR2			EB13	EB12	EB11	EB10	EB9	EB8	_
FLPWCR	PDWND								_
PORT1	P17	P16	P15	P14	P13	P12	P11	P10	PORT
PORT3		P36	P35	P34	P33	P32	P31	P30	_
PORT4	P47	P46	P45	P44	P43	P42	P41	P40	_
PORT7	P77	P76	P75	P74	P73	P72	P71	P70	=
PORT9	P97	P96							=
PORTA					PA3	PA2	PA1	PA0	=
PORTB	PB7	PB6	PB5	PB4	PB3	PB2	PB1	PB0	=

レジスタ 略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
PORTC	PC7	PC6	PC5	PC4	PC3	PC2	PC1	PC0	PORT
PORTD	PD7	PD6	PD5	PD4	PD3	PD2	PD1	PD0	
PORTE	PE7	PE6	PE5	PE4	PE3	PE2	PE1	PE0	
PORTF	PF7	PF6	PF5	PF4	PF3	PF2	PF1	PF0	_
PORTG				PG4	PG3	PG2	PG1	PG0	-

- 【注】 *1 通常モードとスマートカードインタフェースモードで一部ビット名が異なります。
 - (): スマートカードインタフェースモード時のビット名を示します。
 - *2 ショートアドレスモード
 - *3 フルアドレスモード

26.3 各動作モードにおけるレジスタの状態

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリーブ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリーブ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
MRA	初期化	初期化									初期化	DTC
SAR	初期化	初期化									初期化	='
MRB	初期化	初期化									初期化	-
DAR	初期化	初期化									初期化	-
CRA	初期化	初期化									初期化	-
CRB	初期化	初期化									初期化	_'
IECTR	初期化	初期化									初期化	IEB
IECMR	初期化	初期化									初期化	-
IEMCR	初期化	初期化									初期化	-
IEAR1	初期化	初期化									初期化	=·
IEAR2	初期化	初期化									初期化	='
IESA1	初期化	初期化									初期化	
IESA2	初期化	初期化									初期化	="
IETBFL	初期化	初期化									初期化	="
IETBR	初期化	初期化									初期化	="
IEMA1	初期化	初期化									初期化	="
IEMA2	初期化	初期化									初期化	="
IERCTL	初期化	初期化									初期化	="
IERBFL	初期化	初期化									初期化	-
IERBR	初期化	初期化									初期化	="
IELA1	初期化	初期化									初期化	_
IELA2	初期化	初期化									初期化	_
IEFLG	初期化	初期化									初期化	_
IETSR	初期化	初期化									初期化	= -
IEIET	初期化	初期化									初期化	_
IETEF	初期化	初期化									初期化	_
IERSR	初期化	初期化									初期化	-
IEIER	初期化	初期化									初期化	=
IEREF	初期化	初期化									初期化	-

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリーブ	ソフト ウェア スタンパイ	ハード ウェア スタンバイ	モジュール
DADR_0	初期化	初期化									初期化	D/A
DADR_1	初期化	初期化									初期化	_
DACR	初期化	初期化									初期化	_
SCRX	初期化	初期化									初期化	IIC
DDCSWR	初期化	初期化									初期化	
TCR_2	初期化	初期化									初期化	TMR_2
TCR_3	初期化	初期化									初期化	TMR_3
TCSR_2	初期化	初期化									初期化	TMR_2
TCSR_3	初期化	初期化									初期化	TMR_3
TCORA_2	初期化	初期化									初期化	TMR_2
TCORA_3	初期化	初期化									初期化	TMR_3
TCORB_2	初期化	初期化									初期化	TMR_2
TCORB_3	初期化	初期化									初期化	TMR_3
TCNT_2	初期化	初期化									初期化	TMR_2
TCNT_3	初期化	初期化									初期化	TMR_3
SMR_3	初期化	初期化									初期化	SCI_3
BRR_3	初期化	初期化									初期化	-
SCR_3	初期化	初期化									初期化	-
TDR_3	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
SSR_3	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
RDR_3	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
SCMR_3	初期化	初期化									初期化	-
SBYCR	初期化	初期化									初期化	SYSTEM
SYSCR	初期化										初期化	_
SCKCR	初期化	初期化									初期化	-
MDCR	初期化										初期化	-
MSTPCRA	初期化	初期化									初期化	-
MSTPCRB	初期化	初期化									初期化	-
MSTPCRC	初期化	初期化									初期化	-
PFCR	初期化										初期化	BSC
LPWRCR	初期化										初期化	SYSTEM
SEMR_0	初期化	初期化									初期化	SCI_0

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリーブ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンパイ	ハード ウェア スタンバイ	モジュール
BARA	初期化	初期化									初期化	PBC
BARB	初期化	初期化									初期化	•
BCRA	初期化	初期化									初期化	•
BCRB	初期化	初期化									初期化	•
ISCRH	初期化	初期化									初期化	INT
ISCRL	初期化	初期化									初期化	•
IER	初期化	初期化									初期化	•
ISR	初期化	初期化									初期化	•
DTCERA	初期化	初期化									初期化	DTC
DTCERB	初期化	初期化									初期化	•
DTCERC	初期化	初期化									初期化	•
DTCERD	初期化	初期化									初期化	•
DTCERE	初期化	初期化									初期化	•
DTCERF	初期化	初期化									初期化	•
DTCERI	初期化	初期化									初期化	•
DTVECR	初期化	初期化									初期化	•
P1DDR	初期化										初期化	PORT
P3DDR	初期化										初期化	•
P7DDR	初期化										初期化	•
PADDR	初期化										初期化	•
PBDDR	初期化										初期化	•
PCDDR	初期化										初期化	•
PDDDR	初期化										初期化	•
PEDDR	初期化										初期化	•
PFDDR	初期化										初期化	•
PGDDR	初期化										初期化	•
PAPCR	初期化										初期化	•
PBPCR	初期化										初期化	•
PCPCR	初期化										初期化	
PDPCR	初期化										初期化	•
PEPCR	初期化										初期化	•
P3ODR	初期化										初期化	•
PAODR	初期化										初期化	•

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンパイ	モジュー川
TCR_3	初期化	初期化									初期化	TPU_3
TMDR_3	初期化	初期化									初期化	•
TIORH_3	初期化	初期化									初期化	•
TIORL_3	初期化	初期化									初期化	•
TIER_3	初期化	初期化									初期化	•
TSR_3	初期化	初期化									初期化	•
TCNT_3	初期化	初期化									初期化	•
TGRA_3	初期化	初期化									初期化	•
TGRB_3	初期化	初期化									初期化	•
TGRC_3	初期化	初期化									初期化	
TGRD_3	初期化	初期化									初期化	-
TCR_4	初期化	初期化									初期化	TPU_4
TMDR_4	初期化	初期化									初期化	•
TIOR_4	初期化	初期化									初期化	•
TIER_4	初期化	初期化									初期化	•
TSR_4	初期化	初期化									初期化	•
TCNT_4	初期化	初期化									初期化	•
TGRA_4	初期化	初期化									初期化	•
TGRB_4	初期化	初期化									初期化	•
TCR_5	初期化	初期化									初期化	TPU_5
TMDR_5	初期化	初期化									初期化	•
TIOR_5	初期化	初期化									初期化	•
TIER_5	初期化	初期化									初期化	•
TSR_5	初期化	初期化									初期化	•
TCNT_5	初期化	初期化									初期化	•
TGRA_5	初期化	初期化									初期化	•
TGRB_5	初期化	初期化									初期化	•
TSTR	初期化	初期化									初期化	TPU
TSYR	初期化	初期化									初期化	
IPRA	初期化	初期化									初期化	INT
IPRB	初期化	初期化									初期化	•
IPRC	初期化	初期化									初期化	•
IPRD	初期化	初期化									初期化	•

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリーブ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
IPRE	初期化	初期化									初期化	INT
IPRF	初期化	初期化									初期化	
IPRG	初期化	初期化									初期化	-
IPRH	初期化	初期化									初期化	-
IPRI	初期化	初期化									初期化	
IPRJ	初期化	初期化									初期化	
IPRK	初期化	初期化									初期化	
IPRL	初期化	初期化									初期化	
IPRO	初期化	初期化									初期化	
ABWCR	初期化										初期化	BSC
ASTCR	初期化										初期化	
WCRH	初期化										初期化	
WCRL	初期化										初期化	
BCRH	初期化										初期化	
BCRL	初期化										初期化	
RAMER	初期化										初期化	FLASH
MAR_0A												DMAC
IOAR_0A												_
ETCR_0A												
MAR_0B												
IOAR_0B												
ETCR_0B												
MAR_1A												
IOAR_1A												•
ETCR_1A												•
MAR_1B												
IOAR_1B												
ETCR_1B												·
P1DR	初期化										初期化	PORT
P3DR	初期化										初期化	
P7DR	初期化										初期化	•
PADR	初期化										初期化	•
PBDR	初期化										初期化	•

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリーブ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリープ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
PCDR	初期化										初期化	PORT
PDDR	初期化										初期化	•
PEDR	初期化										初期化	-
PFDR	初期化										初期化	-
PGDR	初期化										初期化	-
TCR_0	初期化	初期化									初期化	TPU_0
TMDR_0	初期化	初期化									初期化	-
TIORH_0	初期化	初期化									初期化	-
TIORL_0	初期化	初期化									初期化	-
TIER_0	初期化	初期化									初期化	-
TSR_0	初期化	初期化									初期化	-
TCNT_0	初期化	初期化									初期化	-
TGRA_0	初期化	初期化									初期化	-
TGRB_0	初期化	初期化									初期化	-
TGRC_0	初期化	初期化									初期化	-
TGRD_0	初期化	初期化									初期化	<u>-</u> '
TCR_1	初期化	初期化									初期化	TPU_1
TMDR_1	初期化	初期化									初期化	-
TIOR_1	初期化	初期化									初期化	-
TIER_1	初期化	初期化									初期化	-
TSR_1	初期化	初期化									初期化	-
TCNT_1	初期化	初期化									初期化	-
TGRA_1	初期化	初期化									初期化	-
TGRB_1	初期化	初期化									初期化	-
TCR_2	初期化	初期化									初期化	TPU_2
TMDR_2	初期化	初期化									初期化	-
TIOR_2	初期化	初期化									初期化	-
TIER_2	初期化	初期化									初期化	-
TSR_2	初期化	初期化									初期化	-
TCNT_2	初期化	初期化									初期化	-
TGRA_2	初期化	初期化									初期化	-
TGRB_2	初期化	初期化									初期化	<u>-</u> 1

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリーブ	ソフト ウェア スタンバイ	ハード ウェア スタンバイ	モジュール
DMAWER	初期化	初期化									初期化	DMAC
DMATCR	初期化	初期化									初期化	-
DMACR_0A	初期化	初期化									初期化	-
DMACR_0B	初期化	初期化									初期化	-
DMACR_1A	初期化	初期化									初期化	-
DMACR_1B	初期化	初期化									初期化	-
DMABCRH	初期化	初期化									初期化	•
DMABCRL	初期化	初期化									初期化	•
TCR_0	初期化	初期化									初期化	TMR_0
TCR_1	初期化	初期化									初期化	TMR_1
TCSR_0	初期化	初期化									初期化	TMR_0
TCSR_1	初期化	初期化									初期化	TMR_1
TCORA_0	初期化	初期化									初期化	TMR_0
TCORA_1	初期化	初期化									初期化	TMR_1
TCORB_0	初期化	初期化									初期化	TMR_0
TCORB_1	初期化	初期化									初期化	TMR_1
TCNT_0	初期化	初期化									初期化	TMR_0
TCNT_1	初期化	初期化									初期化	TMR_1
TCSR_0	初期化	初期化									初期化	WDT_0
TCNT_0	初期化	初期化									初期化	-
RSTCSR	初期化	初期化									初期化	-
SMR_0	初期化	初期化									初期化	SCI_0
ICCR_0	初期化	初期化									初期化	IIC_0
BRR_0	初期化	初期化									初期化	SCI_0
ICSR_0	初期化	初期化									初期化	IIC_0
SCR_0	初期化	初期化									初期化	SCI_0
TDR_0	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
SSR_0	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
RDR_0	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
SCMR_0	初期化	初期化				92/010	2770110	P29910	5,7010	22,0110	初期化	-
ICDR_0	初期化	初期化									初期化	IIC_0
SARX_0	初期化	初期化									初期化	-
ICMR_0	初期化	初期化									初期化	-
SAR_0	初期化	初期化									初期化	-

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリーブ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリーブ	ソフト ウェア	ハード ウェア	モジュー川
OMP. 4	*THE //	÷π+0/I/								スタンバイ	スタンバイ	201.4
SMR_1	初期化	初期化									初期化	SCI_1
BRR_1	初期化初期化	初期化初期化									初期化 初期化	SCI_1
ICSR_1	初期化	初期化									初期化	IIC_1
SCR_1	初期化	初期化									初期化	SCI_1
TDR_1	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	- 301_1
SSR_1	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
RDR_1	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	<u>-</u>
SCMR_1	初期化	初期化				טומ#נקר	771 599 175	יו מאנער	- טו מאנעי	טו מאנער	初期化	-
ICDR_1	初期化	初期化									初期化	IIC_1
SARX_1	初期化	初期化									初期化	
ICMR_1	初期化	初期化									初期化	-
SAR_1	初期化	初期化									初期化	-
SMR_2	初期化	初期化									初期化	SCI_2
BRR_2	初期化	初期化									初期化	
SCR_2	初期化	初期化									初期化	-
TDR_2	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
SSR_2	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
RDR_2	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
SCMR_2	初期化	初期化									初期化	-
ADDRAH	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	A/D
ADDRAL	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
ADDRBH	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
ADDRBL	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	=
ADDRCH	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
ADDRCL	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
ADDRDH	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
ADDRDL	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
ADCSR	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
ADCR	初期化	初期化				初期化	初期化	初期化	初期化	初期化	初期化	-
TCSR_1	初期化	初期化									初期化	WDT_1
TCNT_1	初期化	初期化									初期化	-

レジスタ略称	リセット	マニュアル リセット	高速	中速	スリープ	モジュール ストップ	ウォッチ	サブ アクティブ	サブ スリーブ	ソフト ウェア	ハード ウェア	モジュール
										スタンバイ	スタンバイ	
FLMCR1	初期化									初期化	初期化	FLASH
FLMCR2	初期化									初期化	初期化	
EBR1	初期化									初期化	初期化	
EBR2	初期化									初期化	初期化	
FLPWCR	初期化									初期化	初期化	
PORT1	初期化										初期化	PORT
PORT3	初期化										初期化	
PORT4	初期化										初期化	
PORT7	初期化										初期化	
PORT9	初期化										初期化	
PORTA	初期化										初期化	
PORTB	初期化										初期化	
PORTC	初期化										初期化	
PORTD	初期化										初期化	
PORTE	初期化										初期化	
PORTF	初期化										初期化	-
PORTG	初期化										初期化	•

【注】 - は初期化されません。

27. 電気的特性

27.1 電源電圧と動作周波数範囲

H8S/2258 グループの電源電圧と動作範囲(網かけ部)を図 27.1 に、H8S/2239 グループの電源電圧と動作範囲 (網かけ部)を図 27.2 に、H8S/2238B、H8S/2236B の電源電圧と動作範囲(網かけ部)を図 27.3 に、H8S/2238R、H8S/2236R の電源電圧と動作範囲(網かけ部)を図 27.4 に、H8S/2237 グループ、H8S/2227 グループの電源電圧と動作範囲(網かけ部)を図 27.5 に示します。




図 27.1 電源電圧と動作範囲 (H8S/2258 グループ)




図 27.2 電源電圧と動作範囲 (H8S/2239 グループ)




図 27.3 電源電圧と動作範囲 (H8S/2238B、H8S/2236B)




図 27.4 電源電圧と動作範囲 (H8S/2238R、H8S/2236R)




図 27.5 電源電圧と動作範囲 (H8S/2237 グループ、H8S/2227 グループ)

27.2 H8S/2258 グループの電気的特性

27.2.1 絶対最大定格

表 27.1 に絶対最大定格を示します。

表 27.1 絶対最大定格

項目	記号	定格值	単位
電源電圧	V _{cc}	- 0.3 ~ +7.0	V
	CV _{cc}	- 0.3 ~ +4.3	V
入力電圧(ポート4、9以外)	V _{in}	- 0.3 ~ V _{CC} +0.3	V
入力電圧 (ポート 4、9)	V _{in}	- 0.3 ~ AV _{CC} +0.3	V
リファレンス電源電圧	V_{ref}	- 0.3 ~ AV _{CC} +0.3	V
アナログ電源電圧	AV _{CC}	- 0.3 ~ +7.0	V
アナログ入力電圧	V _{AN}	- 0.3 ~ AV _{CC} +0.3	V
動作温度	T _{opr}	通常仕様品:- 20~+75*	
		広温度範囲仕様品:- 40~+85*	
保存温度	T _{stg}	- 55 ~ +125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

【注】 * フラッシュメモリの書き込み/消去時の動作温度範囲は、Ta=-20~+75 です。

27.2.2 DC 特性

表 27.2 に DC 特性を、表 27.3 に出力許容電流を、表 27.4 にバス駆動特性を示します。

表 27.2 DC 特性(1)

条件: V_{CC} = 4.0 ~ 5.5V、 AV_{CC} = 4.0 ~ 5.5V、 V_{ref} = 4.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 V_{a} = -20 ~ +75 (通常仕様品)、 $T_a = -40 ~ +85 \quad \text{(広温度範囲仕様品)} *^1$

	項目	記号	min.	typ.	max.	単位	測定条件
シュミット	ĪRQ0 ~ ĪRQ7	VT -	V _{CC} × 0.2			V	
トリガ入力		VT ⁺			V _{CC} × 0.8	V	
電圧		VT ⁺ - VT ⁻	V _{CC} × 0.05			٧	
入力 High レベル電圧	RES, STBY, NMI, MD2~MD0, FWE	V_{IH}	V _{CC} × 0.9		V _{CC} +0.3	٧	
	EXTAL ポート 1、3、7、A~G		V _{CC} × 0.8		V _{CC} +0.3	V	
	ポート 4、9		V _{CC} × 0.8		AV _{CC} +0.3	V	
入力 Low レベル電圧	RES, STBY, MD2 ~ MD0, FWE	V_{IL}	- 0.3		V _{CC} × 0.1	V	
	NMI、EXTAL、 ポート1、3、4、7、9、A ~G		- 0.3		V _{CC} × 0.2	V	
出力 High	P34、P35 を除く	V _{OH}	V _{CC} - 0.5			V	Ι _{ΟΗ} = - 200μΑ
レベル電圧	全出力端子*3		V _{CC} - 1.0			V	I _{OH} = - 1mA
	P34、P35* ²		V _{CC} - 2.7			V	Ι _{ΟΗ} = - 100μΑ
出力 Low	全出力端子*3	V _{OL}			0.4	V	I _{OL} = 0.4mA
レベル電圧					0.4	>	I _{OL} = 0.8mA
入力リーク	RES	I _{in}			1.0	μΑ	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
電流	STBY, NMI, MD2 ~ MD0, FWE				1.0	μА	
	ポート 4、9				1.0	μА	$V_{in} = 0.5 \sim AV_{CC} - 0.5V$
スリーステー トリーク電流 (オフ状態)	ポート 1、3、7、A~G	I _{TSI}			1.0	μА	V _{in} = 0.5 ~ V _{CC} - 0.5V
入力プルアッ プ MOS 電流	ポートA~E	- I _P	10		300	μА	V _{in} = 0V

【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref、AVSS 端子を開放しないでください。 A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref 端子は V_{CC} に接続するなどの方法で、4.0~5.5V の電圧を印加してください。このとき、V_{ref} AV_{CC} としてください。

27. 電気的特性

- *2 P35/SCK1/SCL0、P34/SDA0 は NMOS プッシュプル出力です。
 SCL0、SDA0 (ICE = 1) から High レベル出力するためにはプルアップ抵抗を外付けする必要があります。
 P35/SCK1、P34 (ICE = 0) の High レベルは NMOS で駆動されます。
- *3 IICS = 0 および ICE = 0 の場合です。バス駆動機能を選択した場合の SCL1、SCL0、SDA1、SDA0 の Low レベル 出力は表 27.4 で定めます。

表 27.2 DC 特性(2)

条件:F-ZTAT 版: V_{CC} = 4.0 ~ 5.5V、 AV_{CC} = 4.0 ~ 5.5V、 V_{ref} = 4.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 T_a = -20 ~ +75 (通常仕樣品) T_a = -40 ~ +85 (広温度範囲仕樣品) $*^1$

	項目	記号	min.	typ.	max.	単位	測定条件
入力容量	RES	C _{in}			30	pF	V _{in} = 0V、 f = 1MHz、
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の 全入力端子				15	pF	
消費電流*2	通常動作時	lcc* ⁴		28 V _{CC} = 5.0V	40 V _{CC} = 5.5V	mA	f = 13.5MHz
	スリープ時			22 V _{CC} = 5.0V	30 V _{CC} = 5.5V	mA	f = 13.5MHz
	全モジュール ストップ時			14		mA	f = 13.5MHz、 V _{CC} = 5.0V(参考値)
	中速モード (þ/32) 時			17		mA	f = 13.5MHz、 V _{CC} = 5.0V(参考値)
	サブアクティブ モード時			90	180	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 5.0V
	サブスリープ モード時			70	140	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 5.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 5.0V
	スタンバイ時* ³			1.5	10	μΑ	T _a 50 、 32.768kHz 未使用時
					50		50 <t<sub>a、 32.768kHz 未使用時</t<sub>
アナログ	A/D、D/A 変換中	Al _{CC}		0.4	1.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μΑ	
リファレンス	A/D、D/A 変換中	Alcc		2.1	3.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタンバ	イ電圧	V_{RAM}	2.0			V	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref、AVSS 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref 端子は V_{CC} に接続するなどの方法で、4.0~5.5V の電圧を印加してください。このとき、V_{ref} AV_{CC} としてください。
 - *2 消費電流値は、V_{IH} min = V_{CC}- 0.5V、V_{IL} max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに 内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 4.0 V_{CC} のとき、 V_{IH} min = V_{CC} × 0.9、 V_{IL} max = 0.3 V_{CC} とした場合の値です。

*4 Icc は下記の式に従って Vcc と f に依存します。

 I_{CC} max. = 2.0 (mA) +0.7 (mA/V) \times V_{CC}+1.4 (mA/MHz) \times f +0.20 (mA/ (MHz \cdot V)) \times V_{CC} \times f (通常動作時) I_{CC} max. = 1.5 (mA) +0.6 (mA/V) \times V_{CC}+1.1 (mA/MHz) \times f +0.15 (mA/ (MHz \cdot V)) \times V_{CC} \times f (スリープ時)

表 27.2 DC 特性(3)

条件: マスク ROM 版: V_{CC} = 4.0~5.5V、 AV_{CC} = 4.0~5.5V、 V_{ref} = 4.0V~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 $T_a = -20 \sim +75 \quad (通常仕様品) \ \, T_a = -40 \sim +85 \quad (広温度範囲仕様品) \ \, ^{*1}$

	項目	記号	min.	typ.	max.	単位	測定条件
入力容量	RES	C_{in}			30	pF	$V_{in} = 0V_{s}$ $f = 1MHz_{s}$
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の				15	pF	
	全入力端子						
消費電流*2	通常動作時	Icc*4		25	40	mA	f = 13.5MHz
				$V_{CC} = 5.0V$	V _{CC} = 5.5V		
	スリープ時			20	30	mA	f = 13.5MHz
				$V_{CC} = 5.0V$	V _{CC} = 5.5V		
	全モジュール			13		mA	f = 13.5MHz、
	ストップ時						V _{CC} = 5.0V(参考値)
	中速モード			15		mA	f = 13.5MHz、
	(φ/32) 時						V _{CC} = 5.0V(参考値)
	サブアクティブ			70	180	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 5.0V
	サブスリープ			50	100	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 5.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子
							使用時、V _{CC} = 5.0V
	スタンバイ時* ³			1.0	10	μА	T _a 50 、
							32.768kHz 未使用時
					50		50 < T _a 、
							32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.4	1.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
リファレンス	A/D、D/A 変換中	Alcc		2.1	3.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタンパ	イ電圧	V_{RAM}	2.0			V	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref、AVSS 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref 端子は V_{CC} に接続するなどの方法で、4.0~5.5V の電圧を印加してください。このとき、V_{ref} AV_{CC} としてください。
 - *2 消費電流値は、 V_{IH} min = V_{CC} 0.5V、 V_{IL} max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに 内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 4.0 V_{CC} > V_{IH} min = V_{CC} × 0.9、 V_{IL} max = 0.3 V_{CC} とした場合の値です。

*4 Icc は下記の式に従って Vcc と f に依存します。

 I_{CC} max. = 2.0 (mA) + 0.7 (mA/V) × V_{CC} +1.4 (mA/MHz) × f + 0.20 (mA/ (MHz・V)) × V_{CC} × f (通常動作時) I_{CC} max. = 1.5 (mA) + 0.6 (mA/V) × V_{CC} +1.1 (mA/MHz) × f + 0.15 (mA/ (MHz・V)) × V_{CC} × f (スリープ時)

表 27.3 出力許容電流

条件: V_{CC} = 4.0 ~ 5.5V、 AV_{CC} = 4.0 ~ 5.5V、 V_{ref} = 4.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 T_a = -20 ~ +75 (通常仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)

	項目		記号	min.	typ.	max.	単位
出力 Low レベル許容電流 (1 端子あたり)	SCL1、SCL0、 SDA1、SDA0	V _{CC} = 4.0 ~ 5.5V	l _{OL}			10	mA
	上記以外の全 出力端子					1.0	
出力 Low レベル許容電流 (総和)	全出力端子の総和*	V _{CC} = 4.0 ~ 5.5V	I _{OL}			60	mA
出力 High レベル許容電流 (1 端子あたり)	全出力端子	V _{CC} = 4.0 ~ 5.5V	- I _{ОН}			1.0	mA
出力 High レベル許容電流(総和)	全出力端子の総和	V _{CC} = 4.0 ~ 5.5V	- I _{ОН}			30	mA

【注】 LSIの信頼性を確保するため、出力電流値は表 27.3 の値を超えないようにしてください。

表 27.4 バス駆動特性

条件: V_{CC} = 4.0 ~ 5.5V、AV_{CC} = 4.0 ~ 5.5V、V_{ref} = 4.0V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20 ~ +75 (通常仕様品)、T_a = -40 ~ +85 (広温度範囲仕様品)*¹、対象端子: SCL1、SCL0、SDA1、SDA0

項目	記号	min	typ	max	単位	測定条件
シュミット	VT -	$V_{CC} \times 0.3$			V	V _{CC} =4.0V ~ 5.5V
トリガ入力電圧	VT ⁺			V _{CC} × 0.7		V _{CC} =4.0V ~ 5.5V
	VT ⁺ - VT ⁻	0.4				V _{CC} =4.0V ~ 5.5V
入力 High レベル電圧	V_{IH}	V _{CC} × 0.7		V _{CC} + 0.5	٧	V _{CC} =4.0V ~ 5.5V
入力 Low レベル電圧	V _{IL}	- 0.5		V _{CC} × 0.3	V	V _{CC} =4.0V ~ 5.5V
出力 Low	V _{OL}			0.5	V	I _{OL} = 8mA
レベル電圧				0.4		I _{OL} = 3mA
入力容量	C _{in}			20	pF	$V_{in} = 0V$, $f = 1MHz$, $T_a = 25$
スリーステートリー ク電流 (オフ状態)	I _{TSI}			1.0	μА	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
SCL、SDA 出力 立ち下がり時間	t _{Of}	20 + 0.1Cb		250	ns	V _{CC} =4.0V ~ 5.5V

【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref、AVSS 端子を開放しないでください。 A/D 変換器、D/A 変換器を使用しない場合でも、AVCC、Vref 端子は V_{CC} に接続するなどの方法で、4.0~5.5V の電圧を印加してください。このとき、V_{ref} AV_{CC} としてください。

27.2.3 AC 特性

図 27.6 に AC 測定条件を示します。




図 27.6 出力負荷回路

(1) クロックタイミング

表 27.5 にクロックタイミングを示します。

表 27.5 クロックタイミング

条件 A: V_{CC} = 4.0 ~ 5.5V、AV_{CC} = 4.0 ~ 5.5V、V_{ref} = 4.0 V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、10 ~ 13.5MHz、 $T_a = -20 ~ +75 ~ (通常仕様品) , T_a = -40 ~ +85 ~ (広温度範囲仕様品)$

		<u> </u>		-	
項目	記号	条件	‡ А	単位	測定
		min.	max.		条件
クロックサイクル時間	t _{cyc}	74	100	ns	図 27.10
クロックハイレベルパルス幅	t _{CH}	25		ns	
クロックローレベルパルス幅	t _{CL}	25		ns	
クロック立ち上がり時間	t _{Cr}		10	ns	
クロック立ち下がり時間	t _{Cf}		10	ns	
リセット発振安定時間 (水晶)	t _{OSC1}	20		ms	図 27.11
ソフトウェアスタンバイ発振安定時間 (水晶)	t _{OSC2}	8		ms	
外部クロック出力安定遅延時間	t _{DEXT}	500		μS	図 27.11
32kHz クロック発振安定時間	t _{OSC3}		2	s	
サブクロック発振器発振周波数	f _{SUB}	32.	768	kHz	
サブクロック(ф _{SUB})サイクル時間	f _{SUB}	30).5	μS	

(2) 制御信号タイミング

表 27.6 に制御信号タイミングを示します。

表 27.6 制御信号タイミング

条件 A: V_{CC} = 4.0 ~ 5.5V、AV_{CC} = 4.0 ~ 5.5V、V_{ref} = 4.0 V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、10 ~ 13.5MHz、 $T_a = -20 ~ +75 ~ (通常仕様品) , T_a = -40 ~ +85 ~ (広温度範囲仕様品)$

	· · - ·	· · · · · · · · · · · · · · · · · · ·			,
項目	記号	条件	‡ A	単位	測定
		min.	max.		条件
RES セットアップ時間	t _{RESS}	250		ns	図 27.12
RES パルス幅	t _{RESW}	20		t _{cyc}	
MRES セットアップ時間	t _{MRESS}	250		ns	
MRES パルス幅	t _{MRESW}	20		t _{cyc}	
NMI セットアップ時間	t _{NMIS}	250		ns	図 27.13
NMI ホールド時間	t _{NMIH}	10		ns	
NMI パルス幅(ソフトウェアスタンバイモードからの復帰時)	t _{NMIW}	200		ns	
IRQ セットアップ時間	t _{IRQS}	250		ns	
IRQ ホールド時間	t _{IRQH}	10		ns	
IRQ パルス幅(ソフトウェアスタンバイモードからの復帰時)	t _{IRQW}	200		ns	

(3) バスタイミング

表 27.7 にバスタイミングを示します。

表 27.7 バスタイミング

条件 A: V_{CC} = 4.0 ~ 5.5 V、 AV_{CC} = 4.0 ~ 5.5 V、 V_{ref} = 4.0 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、 ϕ = 10 ~ 13.5 MHz、 T_a = -20 ~ +75 (通常仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)

項目	記号	条任	华 A	単位	測定条件
		min.	max.		
アドレス遅延時間	t _{AD}		50	ns	図 27.14~図 27.18
アドレスセットアップ時間	t _{AS}	0.5 × t _{cyc} - 30		ns	
アドレスホールド時間	t _{AH}	0.5 × t _{cyc} - 15		ns	
CS 遅延時間	t _{CSD}		50	ns	
AS 遅延時間	t _{ASD}		50	ns	
RD 遅延時間 1	t _{RSD1}		50	ns	
RD 遅延時間 2	t _{RSD2}		50	ns	
リードデータセットアップ時間	t _{RDS}	30		ns	
リードデータホールド時間	t _{RDH}	0		ns	
リードデータアクセス時間 1	t _{ACC1}		1.0 × t _{cyc} - 65	ns	
リードデータアクセス時間 2	t _{ACC2}		1.5 × t _{cyc} - 65	ns	
リードデータアクセス時間 3	t _{ACC3}		2.0 × t _{cyc} - 65	ns	
リードデータアクセス時間 4	t _{ACC4}		2.5 × t _{cyc} - 65	ns	
リードデータアクセス時間 5	t _{ACC5}		3.0 × t _{cyc} - 65	ns	
WR 遅延時間 1	t _{WRD1}		50	ns	
WR 遅延時間 2	t _{WRD2}		50	ns	
WR パルス幅 1	t _{WSW1}	1.0 × t _{cyc} - 30		ns	
WR パルス幅 2	t _{wsw2}	1.5 × t _{cyc} - 30		ns	
ライトデータ遅延時間	t _{WDD}		70	ns	
ライトデータセットアップ時間	t _{WDS}	0.5t _{cyc} - 37		ns	
ライトデータホールド時間	t _{WDH}	0.5t _{cyc} - 15		ns	
WAIT セットアップ時間	t _{WTS}	50		ns	図 27.16
WAIT ホールド時間	t _{WTH}	10		ns]
BREQ セットアップ時間	t _{BRQS}	50		ns	図 27.19
BACK 遅延時間	t _{BACD}		50	ns]
バスフローティング時間	t _{BZD}		80	ns]

(4) 内蔵周辺モジュールタイミング

表 27.8 に内蔵周辺タイミングを示します。

表 27.8 内蔵周辺タイミング

条件 A: V_{CC} = 4.0 ~ 5.5V、AV_{CC} = 4.0 ~ 5.5V、V_{ref} = 4.0 V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、10 ~ 13.5MHz、 $T_a = -20 ~ +75 ~ (通常仕様品) , T_a = -40 ~ +85 ~ (広温度範囲仕様品)$

	項目		記号	条件	牛 A	単位	測定
				min.	max.		条件
I/O	出力データ遅延時間		t _{PWD}		100	ns	図 27.24
ポート	入力データセットアップ時間		t _{PRS}	50			
	入力データホールド	持間	t _{PRH}	50			
TPU	タイマ出力遅延時間		t _{TOCD}		100	ns	図 27.25
	タイマ入力セットアッ	プ時間	t _{TICS}	40			
	タイマクロック入力t	zットアップ時間	t _{TCKS}	40		ns	図 27.26
	タイマクロック	単エッジ指定	t _{TCKWH}	1.5		t _{cyc}	
	パルス幅	ス幅 両エッジ指定		2.5			
TMR	タイマ出力遅延時間		t _{TMOD}		100	ns	図 27.27
	タイマリセット入力t	zットアップ時間	t _{TMRS}	50		ns	図 27.29
	タイマクロック入力t	zットアップ時間	t _{TMCS}	50		ns	図 27.28
	タイマクロック	単エッジ指定	t _{TMCWH}	1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TMCWL}	2.5			
WDT1	BUZZ 出力遅延時間		t _{BUZD}		100	ns	図 27.30
SCI	入力クロック	調歩同期	t _{Scyc}	4		t _{cyc}	図 27.31
	サイクル	クロック同期		6			
	入力クロックパルス帕		t _{SCKW}	0.4	0.6	t _{Scyc}	
	入力クロック立ち上が	でい時間	t _{SCKr}		1.5	t _{cyc}	
	入力クロック立ち下が	でい時間	t _{SCKf}		1.5		
	送信データ遅延時間 受信データセットアップ時間(クロック同期)		t _{TXD}		100	ns	図 27.32
			t _{RXS}	75		ns	
	受信データホールド時間 (クロック同期)		t _{RXH}	75		ns	
A/D 変換器	トリガ入力セットアッ	プ時間	t _{TRGS}	40		ns	図 27.33

表 27.9 I²C バスタイミング

条件: V_{CC} = 4.0 ~ 5.5V、 V_{SS} = 0V、 ϕ = 5MHz ~ 最大動作周波数、 T_a = -20 ~ +75

項目	記号		規格値		単位	測定条件
		min	typ	max		
SCL 入力サイクル時間	t _{SCL}	12			t _{cyc}	図 27.7
SCL 入力 High パルス幅	t _{SCLH}	3			t _{cyc}	
SCL 入力 Low パルス幅	t _{SCLL}	5			t _{cyc}	
SCL、SDA 入力立ち上がり時間	t _{Sr}			7.5* ¹	t _{cyc}	
SCL、SDA 入力立ち下がり時間	t _{Sf}			300	ns	
SCL、SDA 入力スパイクパルス除去時間	t _{SP}			1	t _{cyc}	
SDA 入力バスフリー時間	t _{BUF}	5			t _{cyc}	
開始条件入力ホールド時間	t _{STAH}	3			t _{cyc}	
再送開始条件入力セットアップ時間	t _{STAS}	3			t _{cyc}	
停止条件入力セットアップ時間	t _{stos}	3			t _{cyc}	
データ入力セットアップ時間	t _{SDAS}	0.5			t _{cyc}	
データ入力ホールド時間	t _{SDAH}	0			ns	
SCL、SDA の容量性負荷	C _b			400	pF	

【注】 *1 ぱC モジュールで使用するクロックの選択により、7.5 t_{cyc} 、17.5 t_{cyc} とすることが可能です。詳細は「16.6 使用上の注意事項」を参照してください。




図 27.7 I²C バスインタフェース入出力タイミング【オプション】

27.2.4 A/D 変換特性

表 27.10 に A/D 変換特性を示します。

表 27.10 A/D 変換特性

条件 A: V_{CC} = 4.0 ~ 5.5V、AV_{CC} = 4.0 ~ 5.5V、V_{ref} = 4.0V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 10 ~ 13.5MHz、 T_a = -20 ~ +75 (通常仕様品)、T_a = -40 ~ +85 (広温度範囲仕様品)

			*						
項目		条件 A							
	min.	typ.	max.						
分解能	10	10	10	ビット					
変換時間	9.6			μs					
アナログ入力容量			20	pF					
許容信号源インピーダンス			5	kΩ					
非直線性誤差			± 6.0	LSB					
オフセット誤差			± 4.0	LSB					
フルスケール誤差			± 4.0	LSB					
量子化誤差			± 0.5	LSB					
絶対精度			± 8.0	LSB					

27.2.5 D/A 变換特性

表 27.11 に D/A 変換特性を示します。

表 27.11 D/A 変換特性

条件 A: V_{CC} = 4.0 ~ 5.5 V、 AV_{CC} = 4.0 ~ 5.5 V、 V_{ref} = 4.0 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、 ϕ = 10 ~ 13.5 MHz、 T_a = -20 ~ +75 (通常仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)

項目		条件 A						
	min.	typ.	max.					
分解能	8	8	8	ビット				
変換時間			10	μs	負荷容量 20pF			
絶対精度		±2.0	±3.0	LSB	負荷抵抗 2MΩ			
			± 2.0	LSB	負荷抵抗 4MΩ			

27.2.6 フラッシュメモリ特性

表 27.12 フラッシュメモリ特性

条件: V_{CC} = 4.0 ~ 5.5V、 AV_{CC} = 4.0 ~ 5.5V、 V_{ref} = 4.0 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 T_a = -20 ~ +75 (書き込み / 消去時の動作温度範囲)

			·a	(
	項目	記号	min.	typ.	max.	単位	涯	則定	条件
書き込み時間	号* ¹ * ² * ⁴	t _P		40	200	ms/128 バイト			
消去時間* ¹ *	t _E		20	1000	ms/ ブロック				
書き換え回数	牧	NWEC	100* ⁶	10000*7		0			
データ保持の	寺間* ⁸	t _{DRP}	10			年			
書き込み時	SWE1 ビットセット後のウェイト時間* ¹	tsswe	1	1		μS			
	PSU1 ビットセット後のウェイト時間* ¹	tspsu	50	50		μS			
	P1 ビットセット後のウェイト時間* ¹ * ⁴	tsp10	8	10	12	μS			
		tsp30	28	30	32	μs	1	n	6
		tsp200	198	200	202	μs	7	n	1000
	P1 ビットクリア後のウェイト時間* ¹	tcp	5	5		μS			
	PSU1 ビットクリア後のウェイト時間* ¹	tcpsu	5	5		μS			
	PV1 ビットセット後のウェイト時間* ¹	tspv	4	4		μs			
	H'FF ダミーライト後のウェイト時間* ¹	tspvr	2	2		μS			
	PV1 ビットクリア後のウェイト時間* ¹	tcpv	2	2		μS			
	SWE1 ビットクリア後のウェイト時間	tcswe	100	100		μS			
	最大書き込み回数* ¹ * ⁴	N1			6* ⁴	回			
		N2			994* ⁴				
消去時	SWE1 ビットセット後のウェイト時間* ¹	tsswe	1	1		μS			
	ESU1 ビットセット後のウェイト時間* ¹	tsesu	100	100		μS			
	E1 ビットセット後のウェイト時間* ¹ * ⁵	tse	10	10	100	ms			
	E1 ビットクリア後のウェイト時間* ¹	tce	10	10		μS			
	ESU1 ビットクリア後のウェイト時間* ¹	tcesu	10	10		μS			
	EV1 ビットセット後のウェイト時間* ¹	tsev	20	20		μS			
	H'FF ダミーライト後のウェイト時間* ¹	tsevr	2	2		μS			
	EV1 ビットクリア後のウェイト時間* ¹	tcev	4	4		μS			
	SWE1 ビットクリア後のウェイト時間	tcswe	100	100		μS			
	最大消去回数* ¹ * ⁵	N			100	回			
	•								

- 【注】 *1 各時間の設定は、書き込み/消去のアルゴリズムに従い、行ってください。
 - *2 128 バイト当たりの書き込み時間 (フラッシュメモリコントロールレジスタ 1 (FLMCR1) の P1 ビットをセットしているトータル期間を示します。書き込みベリファイ時間は含まれません。)

- *3 1 プロックを消去する時間 (FLMCR1 の E1 ビットをセットしている期間を示します。消去ベリファイ時間は含まれません。)
- *4 書き込み時間の最大値

($t_P(max)$ = P1 ビットセット後のウェイト時間(tsp) x 最大書き込み回数(N)

 $(tsp30 + tsp10) \times 6 + (tsp200) \times 994$

*5 消去時間の最大値 ($t_E(max)$) に対して、E1 ビットセット後のウエイト時間 (z) と最大消去回数 (N) は以下の関係にあります。

t_E(max) = E1 ビットセット後のウェイト時間 (tse) x 最大消去回数 (N)

- *6 書き換え後のすべての特性を保証する min 回数です。 (保証は 1~ min 値の範囲です)
- *7 25 のときの参考値。(通常この値まで書き換えは機能するという目安です)
- *8 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。

27.3 H8S/2239 グループの電気的特性

27.3.1 絶対最大定格

表 27.13 に絶対最大定格を示します。

表 27.13 絶対最大定格

項目	記号	定格值	単位
電源電圧	V _{cc}	- 0.3 ~ +4.3	V
	CV _{CC}	- 0.3 ~ +4.3	V
入力電圧(ポート4、9以外)	V _{in}	- 0.3 ~ V _{CC} +0.3	V
入力電圧(ポート4、9)	V_{in}	- 0.3 ~ AV _{CC} +0.3	V
リファレンス電源電圧	V_{ref}	- 0.3 ~ AV _{CC} +0.3	V
アナログ電源電圧	AV _{CC}	- 0.3 ~ +4.3	V
アナログ入力電圧	V_{AN}	- 0.3 ~ AV _{CC} +0.3	V
動作温度	T _{opr}	通常仕様品:- 20~+75*	
		広温度範囲仕様品:-40~+85*	
保存温度	T_{stg}	- 55 ~ +125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

【注】 * フラッシュメモリの書き込み/消去時の動作温度範囲は、Ta=-20~+50 (通常仕様品)です。

27.3.2 DC 特性

表 27.14 に DC 特性を、表 27.15 に出力許容電流を、表 27.16 にバス駆動特性を示します。

表 27.14 DC 特性(1)

条件 A(F-ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

Ta = - 20~+75 (通常仕様品)*1

条件 B (マスク ROM 版) : V_{CC} = 2.2 ~ 3.6V、AV_{CC} = 2.2 ~ 3.6V、V_{ref} = 2.2V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、

T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)*¹

条件 C(F-ZTAT 版、マスク ROM 版): V_{CC} = 3.0~3.6V、AV_{CC} = 3.0~3.6V、V_{ref} = 3.0V~AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20 ~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

	項目	記号	min	typ	max	単位	測定条件
シュミット	IRQ0~IRQ7	VT -	V _{CC} × 0.2			V	
トリガ入力		VT ⁺			V _{CC} × 0.8	V	
電圧		VT+-VT-	V _{CC} × 0.05			V	
入力 High レベル電圧	RES, STBY, NMI, FWE MD2 ~ MD0	V _{IH}	V _{CC} × 0.9		V _{CC} +0.3	V	
	EXTAL、ポート 1、3、 7、A~G		V _{CC} × 0.8		V _{CC} +0.3	V	
	ポート 4*5、9		V _{CC} × 0.8		AV _{CC} +0.3* ⁵	V	
入力 Low レベル電圧	RES、STBY、FWE MD2~MD0	V _{IL}	- 0.3		V _{CC} × 0.1	V	
	NMI、EXTAL、ポート 1、 3、4、7、9、A~G		- 0.3		V _{CC} × 0.2	V	
出力 High	P34、P35 を除く	V _{OH}	V _{CC} - 0.5			V	I _{OH} = - 200μA
レベル電圧	全出力端子*4		V _{CC} - 1.0			V	I _{OH} = - 1mA* ²
	P34、P35* ³		V _{CC} - 2.0			V	I _{OH} = - 100μA(参考値)
出力 Low	全出力端子*4	V _{OL}			0.4	V	I _{OL} = 0.4mA
レベル電圧					0.4	V	I _{OL} = 0.8mA* ²
入力リーク	RES	I _{in}			1.0	μΑ	V _{in} = 0.2 ~ V _{CC} - 0.2V
電流	STBY, NMI, FWE, MD2~MD0				1.0	μА	
	ポート 4、9				1.0	μА	V _{in} = 0.2 ~ AV _{CC} - 0.2V
スリーステー トリーク電流 (オフ状態)	ポート 1、3、7、A~G	I _{TSI}			1.0	μА	V _{in} = 0.2 ~ V _{CC} - 0.2V
入力プルアッ プ MOS 電流	ポートA~E	- I _P	10		300	μА	V _{in} = 0V

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は V_{CC} に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、V_{ref} AV_{CC}としてください。
 - *2 Vcc=2.7 ~ 3.6V
 - *3 P35/SCK1、P34 は NMOS プッシュブル出力です。High レベル出力するためにはプルアップ抵抗を外付けする必要があります。
 - *4 ICE = 0 の場合です。バス駆動機能を選択した場合の Low レベル出力は表 27.16 で定めます。
 - *5 V_{CC} < AV_{CC} のとき、P40、P41 の max は V_{CC} + 0.3V になります。

Rev.6.00 2010.03.18 27-24

RJJ09B0171-0600

表 27.14 DC 特性(2)

条件 A(F-ZTAT 版): V_{CC} = 2.7 ~ 3.6 V、 AV_{CC} = 2.7 ~ 3.6 V、 V_{ref} = 2.7 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、

T_a = - 20~+75 (通常仕様品)*¹

条件 C(F-ZTAT 版): V_{CC} = 3.0 ~ 3.6V、 AV_{CC} = 3.0 ~ 3.6V、 V_{ref} = 3.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V 、

T_a=-20~+75 (通常仕様品)、T_a=-40~+85 (広温度範囲仕様品)

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C _{in}			30	pF	V _{in} = 0V、 f = 1MHz、
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	Icc*4		29 V _{CC} = 3.0V	55 V _{CC} = 3.6V	mA	f = 20.0MHz
				25 V _{CC} = 3.0V	42 V _{CC} = 3.6V	mA	f = 16.0MHz
	スリープ時			19 V _{CC} = 3.0V	43 V _{CC} = 3.6V	mA	f = 20.0MHz
				17 V _{CC} = 3.0V	32 V _{CC} = 3.6V	mA	f = 16.0MHz
	全モジュール ストップ時			16		mA	f = 20.0MHz、 V _{CC} = 3.0V (参考値)
				15		mA	f = 16.0MHz、 V _{CC} = 3.0V(参考値)
	中速モード (ϕ /32) 時			15		mA	f = 20.0MHz、 V _{CC} = 3.0V(参考値)
				13		mA	f = 16.0MHz、 V _{CC} = 3.0V(参考値)
	サブアクティブ モード時			70	180	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	サブスリープ モード時			50	130	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	スタンバイ時* ³			1.0 V _{CC} = 3.0V	10 V _{CC} = 3.6V	μА	T _a 50 、 32.768kHz 未使用時
					50 V _{CC} = 3.6V		50 < T _a 、 32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.5	1.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	

	項目	記号	min	typ	max	単位	測定条件
リファレンス	A/D、D/A 変換中	Alcc		1.3	2.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタン/	でイ電圧	V_{RAM}	2.0			V	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は Vcc に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、Vref AVcc としてください。
 - *2 消費電流値は、 V_{IH} min = V_{CC} 0.2V、 V_{IL} max = 0.2V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 2.7 V_{OC} のとき、 V_{IH} min = V_{CC} -0.2、 V_{IL} max = 0.2 V_{CC} とした場合の値です。
 - *4 Icc は下記の式に従って Vcc と f に依存します。

I_{CC} max = 1.0 (mA) + 0.74 (mA/(MHz × V)) × V_{CC} × f (通常動作時)

 I_{CC} max = 1.0 (mA) + 0.58 (mA/(MHz×V)) × V_{CC} ×f(スリープ時)

表 27.14 DC 特性(3)

条件 B(マスク ROM 版): V_{CC} = 2.2 ~ 3.6V、 AV_{CC} = 2.2 ~ 3.6V、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、

T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)*¹

条件 C(マスク ROM 版): V_{CC} = 3.0 ~ 3.6V、 AV_{CC} = 3.0 ~ 3.6V、 V_{ref} = 3.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C _{in}			30	pF	V _{in} = 0V、 f = 1MHz、
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	I _{CC} * ⁴		29	55	mA	f = 20.0MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				25	42	mA	f = 16.0MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				10	18	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	スリープ時			19	43	mA	f = 20.0MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				17	32	mA	f = 16.0MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				7.5	14	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	全モジュール			16		mA	f = 20.0MHz、
	ストップ時						V _{CC} = 3.0V (参考値)
				15		mA	f = 16.0MHz、
							V _{CC} = 3.0V (参考値)
	中速モード			15		mA	f = 20.0MHz、
	(φ/32) 時						V _{CC} = 3.0V(参考値)
				13		mA	f = 16.0MHz、
							V _{CC} = 3.0V(参考値)
	サブアクティブ			45	180	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	サブスリープ			30	100	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子
							使用時、V _{CC} = 3.0V

	項目	記号	min	typ	max	単位	測定条件
消費電流*2	スタンバイ時* ³	Icc*4		0.5	10	μА	T _a 50 、
				V _{CC} = 3.0V	V _{CC} = 3.6V		32.768kHz 未使用時
					50		50 < T _a 、
					V _{CC} = 3.6V		32.768kHz 未使用時
アナログ	A/D、D/A 変換中	AI_{CC}		0.5	1.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μΑ	
リファレンス	A/D、D/A 変換中	Alcc		1.3	2.5	mA	
電源電流	A/D、D/A 変換待機時		_	0.01	5.0	μА	
RAM スタン/	でイ電圧	V_{RAM}	2.0			V	

- 【注】 *1 <u>A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。</u>A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は V_{CC} に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、V_{ref} AV_{CC} としてください。
 - *2 消費電流値は、 V_{IH} min = V_{CC} 0.2V、 V_{IL} max = 0.2V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 2.2V のとき、 V_{IH} min = V_{CC} 0.2、 V_{IL} max = 0.2V とした場合の値です。
 - *4 Icc は下記の式に従って Vcc と f に依存します。

I_{CC} max = 1.0 (mA) + 0.74 (mA/ (MHz × V)) × V_{CC} × f (通常動作時)

 I_{CC} max = 1.0 (mA) + 0.58 (mA/ (MHz \times V)) \times V_{CC} \times f (スリープ時)

表 27.15 出力許容電流

条件 A(F-ZTAT 版): V_{CC} = 2.7 ~ 3.6 V、 AV_{CC} = 2.7 ~ 3.6 V、 V_{ref} = 2.7 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V V_{CC} = 2.7 ~ 3.6 V V_{ref} = 2.7 V ~ V_{CC} V_{SS} = V_{SS} = 0 V_{CC} V_{SS} = V_{CC} V_{CC} V_{CS} = V_{CC} V_{CC} V_{CS} = V_{CC} V_{CS} = V_{CC} V_{CC} V_{CC} V_{CC} V_{CS} = V_{CC} V_{CC}

条件 B(マスク ROM 版): V_{CC} = 2.2 ~ 3.6V、 AV_{CC} = 2.2 ~ 3.6V、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV_{SS}
T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

条件 C(F-ZTAT 版、マスク ROM 版):Vcc = 3.0~3.6V、AVcc = 3.0~3.6V、V_{ref} = 3.0V~AVcc、V_{SS} = AV_{SS} = 0V、

T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

	項 目		記号	min	typ	max	単位
出力(1 端子当たり)Low レベル許容電流	SCL1、SCL0、 SDA1、SDA0	V _{CC} = 2.7 ~ 3.6V	l _{OL}	-	-	10	mA
	上記以外の出力端子	V _{CC} = 2.2 ~ 3.6V	I _{OL}	-	-	0.5	
		V _{CC} = 2.7 ~ 3.6V		-	-	1.0	
出力 Low レベル許容電流	全出力端子の総和	V _{CC} = 2.2 ~ 3.6V	ΣI_{OL}	-	-	30	mA
(総和)		V _{CC} = 2.7 ~ 3.6V		-	-	60	
出力 High レベル許容電流	全出力端子	V _{CC} = 2.2 ~ 3.6V	- I _{ОН}	-	-	0.5	mA
(1端子当たり)		V _{CC} = 2.7 ~ 3.6V		-	-	1.0	
出力 High レベル許容電流	全出力端子の総和	V _{CC} = 2.2 ~ 3.6V	Σ - I _{OH}	-	-	15	mA
(総和)		V _{CC} = 2.7 ~ 3.6V		-	-	30	

【注】 LSI の信頼性を確保するため、出力電流値は表 27.15 の値を超えないようにしてください。

表 27.16 バス駆動特性

条件: V_{CC} = 2.7 ~ 3.6V、AV_{CC} = 2.7 ~ 3.6V、V_{ref} = 2.7V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20 ~ +75 (通常仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)*、対象端子: SCL1、SCL0、SDA1、SDA0

項目	記号	min	typ	max	単位	測定条件
シュミットトリガ入力電圧	VT -	V _{CC} × 0.3	-	-	V	V _{CC} = 2.7 ~ 3.6V
	VT ⁺	-	-	V _{CC} × 0.7		V _{CC} = 2.7 ~ 3.6V
	VT ⁺ -VT	V _{CC} × 0.05	-	-		V _{CC} = 2.7 ~ 3.6V
入力 High レベル電圧	V _{IH}	V _{CC} × 0.7	-	V _{CC} +0.5	V	V _{CC} = 2.7 ~ 3.6V
入力 Low レベル電圧	V _{IL}	- 0.5	-	V _{CC} × 0.3	V	V _{CC} = 2.7 ~ 3.6V
出力 Low レベル電圧	V _{OL}	-	-	0.5	V	$I_{OL} = 6mA$, $V_{CC} = 3.0 \sim 3.6V$
		-	-	0.4		I _{OL} = 3mA
入力容量	C _{in}	-	-	20	pF	$V_{in} = 0V$, $f = 1MHz$, $T_a = 25$
スリーステートリーク電流 (オフ状態)	I _{STI}	-	-	1.0	μА	V _{in} = 0.5 ~ V _{CC} - 0.5
SCL、SDA 出力 立ち下がり時間	t _{of}	20+0.1Cb	-	250	ns	V _{CC} = 2.7 ~ 3.6V

【注】 * <u>A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。</u>
A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は Vcc に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、V_{ref} AV_{CC}としてください。

27.3.3 AC 特性

図 27.8 に AC 測定条件を示します。




図 27.8 出力負荷回路

(1) クロックタイミング

表 27.17 にクロックタイミングを示します。

表 27.17 クロックタイミング

条件 A(F-ZTAT 版、マスク ROM 版) : V_{CC} = 2.7~3.6V、AV_{CC} = 2.7~3.6V、V_{ref} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、 2~16.0MHz、T_a = -20~+75 (通常仕様品)

条件 B(マスク ROM 版): V_{CC} = 2.2~3.6V、AV_{CC} = 2.2~3.6V、V_{ref} = 2.2V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、2~6.25MHz、 T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

条件 C(F-ZTAT 版、マスク ROM 版): V_{CC} = 3.0 ~ 3.6V、 AV_{CC} = 3.0 ~ 3.6V、 V_{ref} = 3.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、 $10.0 \sim 20.0 MHz$ 、 T_a = -20 ~ +75 (通常仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)

項目	記号	条件 A		条件 B			条件 C			単位	測定条件	
		min	typ	max	min	typ	max	min	typ	max		
クロックサイクル時間	t _{cyc}	62.5		500	160		500	50		100	ns	図 27.10
クロックハイレベルパルス幅	t _{CH}	20			50			17			ns	
クロックローレベルパルス幅	t _{CL}	20			50			17			ns	
クロック立ち上がり時間	t _{Cr}			10			25			10	ns	
クロック立ち下がり時間	t _{Cf}			10			25			10	ns	
リセット発振安定時間(水晶)	t _{OSC1}	20			40			20			ms	図 27.11
ソフトウェアスタンバイ発振	t _{OSC2}	8			16			8			ms	
安定時間(水晶)												

項目	記号	条件 A			条件 B			条件 C			単位	測定条件
		min	typ	max	min	typ	max	min	typ	max		
外部クロック出力安定遅延時間	t _{DEXT}	500			1000			500			μS	図 27.11
サブクロック発振安定時間	t _{OSC3}			2			4			2	S	
サブクロック発振器発振周波数	f _{SUB}		32.768			32.768			32.768		kHz	
サブクロック(φ _{SUB}) サイクル時間	t _{SUB}		30.5			30.5			30.5		μS	

(2) 制御信号タイミング

表 27.18 に制御信号タイミングを示します。

表 27.18 制御信号タイミング

条件 A(F-ZTAT 版、マスク ROM 版) : V_{CC} = 2.7~3.6V、 AV_{CC} = 2.7~3.6V、 V_{ref} = 2.7V~ AV_{CC} 、 V_{SS} = AV_{SS} = AV

条件 B(マスク ROM 版): V_{CC} = 2.2 ~ 3.6 V_{CC} = 2.2 ~ 3.6 V_{CC} + 2.2 V_{CC} ~ A V_{CC} ~ A V_{CC} V_{SS} = A V_{SS} = 0 V_{CS} + 32.768 V_{CC} + 32.768 V_{CC} ~ 6.25 V_{CC} (通常仕様品)、 V_{CC} + 85 (広温度範囲仕様品)

条件 C(F-ZTAT 版、マスク ROM 版): $V_{CC} = 3.0 \sim 3.6 V$ 、 $AV_{CC} = 3.0 \sim 3.6 V$ 、 $V_{ref} = 3.0 V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0 V$ 、 $\phi = 32.768 kHz$ 、 $10.0 \sim 20.0 MHz$ 、 $T_a = -20 \sim +75 \qquad (通常仕様品)$ 、 $T_a = -40 \sim +85 \qquad (広温度範囲仕様品)$

項目	記号	条件 A	л, С	条件 B		単位	測定条件
		min	max	min	max		
RES セットアップ時間	t _{RESS}	250		350		ns	図 27.12
RES パルス幅	t _{RESW}	20		20		t _{cyc}	
MRES セットアップ時間	t _{MRESS}	250		350		ns	
MRES パルス幅	t _{MRESW}	20		20		t _{cyc}	
NMI セットアップ時間	t _{NMIS}	250		350		ns	図 27.13
NMI ホールド時間	t _{NMIH}	10		10		ns	
NMI パルス幅 (ソフトウェアスタンバイ モードからの復帰時)	t _{NMIW}	200		300		ns	
ĪRQ セットアップ時間	t _{IRQS}	250		350		ns	
ĪRQ ホールド時間	t _{IRQH}	10		10		ns	
IRQ パルス幅 (ソフトウェアスタンバイ モードからの復帰時)	t _{IRQW}	200		300		ns	

(3) バスタイミング

表 27.19 にバスタイミングを示します。

表 27.19 バスタイミング

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 2 ~ 16.0MHz、 T_a = - 20 ~ +75 (通常仕様品)

項目	記号	条件 A		条件	В	条件	C	単位	測定条件
		min	max	min	max	min	max		
アドレス遅延時間	t _{AD}		40		90		35	ns	図 27.14~
アドレスセットアップ時間	t _{AS}	0.5 × t _{cyc} -42		0.5 × t _{cyc} -60		0.5 × t _{cyc} -35		ns	図 27.18
アドレスホールド時間	t _{AH}	0.5 × t _{cyc} -10		0.5 × t _{cyc} -30		0.5 × t _{cyc} -5		ns	
CS 遅延時間	t _{CSD}		40		90		35	ns	
AS 遅延時間	t _{ASD}		40		90		25	ns	
RD 遅延時間 1	t _{RSD1}		40		90		25	ns	
RD 遅延時間 2	t _{RSD2}		40		90		25	ns	
リードデータセットアップ 時間	t _{RDS}	30		50		15		ns	
リードデータホールド時間	t _{RDH}	0		0		0		ns	
リードデータアクセス時間1	t _{ACC1}		1.0 × t _{cyc} -55		1.0 × t _{cyc} -90			ns	
リードデータアクセス時間2	t _{ACC2}		1.5 × t _{cyc} -50		1.5 × t _{cyc} -90		1.5 × t _{cyc} -40	ns	
リードデータアクセス時間3	t _{ACC3}		2.0 × t _{cyc} -55		2.0 × t _{cyc} -90		2.0 x t _{cyc} -50	ns	
リードデータアクセス時間4	t _{ACC4}		2.5 × t _{cyc} -50		2.5 × t _{cyc} -90		2.5 x t _{cyc} -40	ns	
リードデータアクセス時間5	t _{ACC5}		3.0 × t _{cyc} -55		3.0 × t _{cyc} -90		3.0 × t _{cyc} -50	ns	
WR 遅延時間 1	t _{WRD1}		40		90		25	ns	
WR 遅延時間 2	t _{WRD2}		40		90		25	ns	
WR パルス幅 1	t _{WSW}	1.0 × t _{cyc} -20		1.0 × t _{cyc} -60		1.0 × t _{cyc} -20		ns	
WR パルス幅 2	t _{WSW}	1.5 × t _{cyc} -20		1.5 × t _{cyc} -60		1.5 × t _{cyc} -20		ns	
ライトデータ遅延時間	t _{WDD}		60		100		40	ns	
ライトデータセットアップ 時間	t _{WDS}	0.5 × t _{cyc} -57		0.5 × t _{cyc} -80		0.5 × t _{cyc} -65		ns	
ライトデータホールド時間	t _{WDH}	0.5 × t _{cyc} -27		0.5 × t _{cyc} -60		0.5 × t _{cyc} -20		ns	
WAIT セットアップ時間	t _{WTS}	40		90		25		ns	図 27.16
WAIT ホールド時間	t _{WTH}	10		10		10		ns	

項目	記号	条件 A		条件	条件 B		C	単位	測定条件
		min	max	min	max	min	max		
BREQ セットアップ時間	t _{BRQS}	40		90		25		ns	図 27.19
BACK 遅延時間	t _{BACD}		40		90		40	ns	
バスフローティング時間	t _{BZD}		60		160		50	ns	

(4) DMAC タイミング

表 27.20 に DMAC タイミングを示します。

表 27.20 DMAC タイミング

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 2 ~ 16.0MHz、 T_a = - 20 ~ +75 (通常仕様品)

条件 B(マスク ROM 版): V_{CC} = 2.2~3.6V、 AV_{CC} = 2.2~3.6V、 V_{ref} = 2.2V~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 2~6.25MHz、 T_a = - 20~+75 (通常仕様品)、 T_a = - 40~+85 (広温度範囲仕様品)

条件 C(F-ZTAT 版、マスク ROM 版): V_{CC} = 3.0 ~ 3.6V、 AV_{CC} = 3.0 ~ 3.6V、 V_{ref} = 3.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 10.0 ~ 20.0MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

項目	記号	条件 A		条件	条件 B		- C	単位	測定条件
		min	max	min	max	min	max		
DREQ セットアップ時間	t _{DRQS}	40		60		30		ns	図 27.23
DREQ ホールド時間	t _{DRQH}	10		20		10		ns	
TEND 遅延時間	t _{TED}		30		50		30	ns	図 27.22
DACK 遅延時間 1	t _{DACD1}		30		50		30	ns	図 27.20
DACK 遅延時間 2	t _{DACD2}		30		50		30	ns	図 27.21

(5) 内蔵周辺モジュールタイミング

表 27.21 に内蔵周辺タイミングを、表 27.22 に I²C バスタイミングを示します。

表 27.21 内蔵周辺タイミング

条件 A(F-ZTAT 版、マスク ROM 版) : V_{CC} = 2.7~3.6V、 AV_{CC} = 2.7~3.6V、 V_{ref} = 2.7V~ AV_{CC} 、 V_{SS} = AV_{SS} = AV

条件 B(マスク ROM 版): V_{CC} = 2.2~3.6V、AV_{CC} = 2.2~3.6V、V_{ref} = 2.2V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、2~6.25MHz、 T_a = - 20~+75 (通常仕様品)、 T_a = - 40~+85 (広温度範囲仕様品)

条件 C(F-ZTAT 版、マスク ROM 版): V_{CC} = 3.0 ~ 3.6 V、 AV_{CC} = 3.0 ~ 3.6 V、 V_{ref} = 3.0 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、 ϕ = 32.768kHz、 $10.0 \sim 20.0 \text{MHz} \quad T_a = -20 \sim +75 \quad \text{(通常仕様品)} \quad T_a = -40 \sim +85 \quad \text{(広温度範囲仕様 品)}$

	項目		記号	条件	‡ А	条件	B	条件	‡ C	単位	測定条件
				min	max	min	max	min	max		
I/O ポート*	出力データ遅延時	間	t _{PWD}		70		150		50	ns	図 27.24
	入力データセット	アップ時間	t _{PRS}	50		80		30			
	入力データセット	入力データセットアップ時間		50		80		30			
TPU	タイマ出力遅延時	間	t _{TOCD}		70		150		50	ns	図 27.25
	タイマ入力セット	アップ時間	t _{TICS}	40		60		30			
	タイマクロック入	.力セットアップ時間	t _{TCKS}	40		60		30		ns	図 27.26
	タイマクロック	単エッジ指定	t _{TCKWH}	1.5		1.5		1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TCKWL}	2.5		2.5		2.5			
TMR	タイマ出力遅延時	間	t _{TMOD}		70		150		50	ns	図 27.27
	タイマリセット入	力セットアップ時間	t _{TMRS}	50		80		30		ns	図 27.29
	タイマクロック入	力セットアップ時間	t _{TMCS}	50		80		30		ns	図 27.28
	タイマクロック	単エッジ指定	t _{TMCWH}	1.5		1.5		1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TMCWL}	2.5		2.5		2.5			
WDT_1	BUZZ 出力遅延時	間	t _{BUZD}		70		150		50	ns	図 27.30
SCI*	入力クロック	調歩同期	t _{Scyc}	4		4		4		t _{cyc}	図 27.31
	サイクル	クロック同期		6		6		6			
	入力クロックパル	ス幅	t _{SCKW}	0.4	0.6	0.4	0.6	0.4	0.6	t _{Scyc}	
	入力クロック立ち	上がり時間	t _{SCKr}		1.5		1.5		1.5	t _{cyc}	
	入力クロック立ち	下がり時間	t _{SCKf}		1.5		1.5		1.5		
	送信データ遅延時	間	t _{TXD}		75		150		50	ns	図 27.32
		受信データセットアップ時間		75		150		50		ns	
		(クロック同期)		75		450					-
	受信データホール (クロック同期)		t _{RXH}	75		150		50		ns	
A/D 変換器	トリガ入力セット	アップ時間	t _{TRGS}	40		60		30		ns	図 27.33

【注】 * P35/SCK1、P34 の High レベルは NMOS で駆動されます。High レベルを出力するためには、プルアップ抵抗を外付ける必要があります。

表 27.22 I²C バスタイミング

条件: V_{CC} = 2.7 ~ 3.6V、 V_{SS} = 0V、 ϕ = 5MHz ~ 最大動作周波数、 T_a = - 20 ~ +75

項目	記号	min	typ	max	単位	測定条件
SCL 入力サイクル時間	t _{SCL}	12t _{cyc}			ns	図 27.34
SCL 入力 High パルス幅	t _{SCLH}	3t _{cyc}			ns	
SCL 入力 Low パルス幅	t _{SCLL}	5t _{cyc}			ns	
SCL、SDA 入力立ち上がり時間	t _{Sr}			7.5t _{cyc} *	ns	
SCL、SDA 入力立ち下がり時間	t _{Sf}			300	ns	
SCL、SDA 入力スパイクパルス除去時間	t _{SP}			1t _{cyc}	ns	
SDA 入力バスフリー時間	t _{BUF}	5t _{cyc}			ns	
開始条件入力ホールド時間	t _{STAH}	3t _{cyc}			ns	
再送開始条件入力セットアップ時間	t _{STAS}	3t _{cyc}			ns	
停止条件入力セットアップ時間	t _{STOS}	3t _{cyc}			ns	
データ入力セットアップ時間	t _{SDAS}	0.5t _{cyc}			ns	
データ入力ホールド時間	t _{SDAH}	0			ns	
SCL、SDA の容量性負荷	C _b			400	pF	

【注】 * I²C モジュールで使用するクロックの選択により、7.5t_{cyc}、17.5t_{cyc}とすることが可能です。詳細は「16.6 使用上の注意事項」を参照してください。

27.3.4 A/D 変換特性

表 27.23 に A/D 変換特性を示します。

表 27.23 A/D 変換特性

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 ~ 3.6V*、 AV_{CC} = 2.7 ~ 3.6V*、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 ϕ = 2 ~ 16.0MHz、 T_a = - 20 ~ +75 (通常仕様品)

条件 B(マスク ROM 版): V_{CC} = 2.2 ~ 3.6V*、 AV_{CC} = 2.2 ~ 3.6V*、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 2 ~ 6.25MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

				ı			単位	
項目		条件 A、C		条件 B				
	min	typ	max	min	typ	max		
分解能	10	10	10	10	10	10	ビット	
変換時間	8.1			20.9			μ\$	
アナログ入力容量			20			20	pF	
許容信号源インピーダンス			5			5	kΩ	
非直線性誤差			± 6.0			± 6.0	LSB	
オフセット誤差			± 4.0			± 4.0	LSB	
フルスケール誤差			± 4.0			± 4.0	LSB	
量子化誤差			± 0.5			± 0.5	LSB	
絶対精度			± 8.0			± 8.0	LSB	

【注】 * ANO、AN1 は V_{CC} = AV_{CC} 時のみ使用可能です。

27.3.5 D/A 变換特性

表 27.24 に D/A 変換特性を示します。

表 27.24 D/A 变換特性

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 ϕ = 2 ~ 16.0MHz、 T_a = - 20 ~ +75 (通常仕様品)

条件 B(マスク ROM 版): $V_{CC}=2.2\sim3.6V$ 、 $AV_{CC}=2.2\sim3.6V$ 、 $V_{ref}=2.2V\sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、 $\phi=2\sim6.25$ MHz、 $T_a=-20\sim+75$ (通常仕様品)、 $T_a=-40\sim+85$ (広温度範囲仕様品)

条件 C(F-ZTAT 版、マスク ROM 版): V_{CC} = 3.0 ~ 3.6V、 AV_{CC} = 3.0 ~ 3.6V、 V_{ref} = 3.0V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 10.0 ~ 20.0MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

項目		条件 A、C	;		条件 B		単位	測定条件
	min	typ	max	min	typ	max		
分解能	8	8	8	8	8	8	ビット	
変換時間			10			10	μS	負荷容量 20pF
絶対精度*		± 2.0	± 3.0		± 3.0	± 4.0	LSB	負荷抵抗 2MΩ
			± 2.0			± 3.0	LSB	負荷抵抗 4MΩ

【注】 * モジュールストップモード、ソフトウェアスタンパイモード、ウォッチモード、サブアクティブモード、およびサブスリープモード時は除きます。

27.3.6 フラッシュメモリ特性

表 27.25 にフラッシュメモリ特性を示します。

表 27.25 フラッシュメモリ特性

条件: $V_{CC} = 2.7 \sim 3.6 \text{V}$ 、 $AV_{CC} = 2.7 \sim 3.6 \text{V}$ 、 $V_{ref} = 2.7 \text{V} \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0 \text{V}$ 、

V_{CC} = 3.0~3.6V(書き込み/消去時の動作電圧範囲)

Ta = - 20~+50 (書き込み/消去時の動作温度範囲;通常仕様品、広温度範囲仕様品)

	項目	記号	min	typ	max	単位	測定条件
書き込み時間		t _P	-	10	200	ms/128 バイト	
消去時間*1*3	_* 5	t _E	-	100	1200	ms/ブロック	
書き換え回数	Ż	N _{WEC}	100* ⁶	10000* ⁷	-	回数	
データ保持時	指 間* ⁸	t _{DRP}	10	-	-	年	
書き込み時	SWE1 ビットセット後の ウェイト時間* ¹	t _{sswe}	1	1	-	μs	
	PSU1 ビットセット後の ウェイト時間* ¹	t _{spsu}	50	50	-	μs	
	P1 ビットセット後の	t _{sp10}	8	10	12	μs	
	ウェイト時間* ¹ * ⁴	t _{sp30}	28	30	32	μS	1 n 6
		t _{sp200}	198	200	202	μs	7 n 1000

	項目	記号	min	typ	max	単位	測定条件
書き込み時	P1 ビットクリア後の ウェイト時間* ¹	t _{cp}	5	5	-	με	
	PSU1 ビットクリア後の ウェイト時間* ¹	t _{cpsu}	5	5	-	μs	
	PV1 ビットセット後の ウェイト時間* ¹	t _{spv}	4	4	-	μs	
	H'FF ダミーライト後の ウェイト時間* ¹	t _{spvr}	2	2	-	μs	
	PV1 ビットクリア後の ウェイト時間* ¹	t _{cpv}	2	2	-	μs	
	SWE1 ビットクリア後の ウェイト時間	t _{cswe}	100	100	-	μs	
	最大書き込み回数* ¹ * ⁴	N1	-	-	6* ⁴	回	
		N2	-	-	994*4		
消去時	SWE1 ビットセット後の ウェイト時間* ¹	t _{sswe}	1	1	-	μs	
	ESU1 ビットセット後の ウェイト時間* ¹	t _{sesu}	100	100	-	μs	
	E1 ビットセット後の ウェイト時間* ¹ * ⁵	t _{se}	10	10	100	ms	
	E1 ビットクリア後の ウェイト時間* ¹	t _{ce}	10	10	-	μs	
	ESU1 ビットクリア後の ウェイト時間* ¹	t _{cesu}	10	10	-	μs	
	EV1 ビットセット後の ウェイト時間* ¹	t _{sev}	20	20	-	μs	
	H'FF ダミーライト後の ウェイト時間* ¹	t _{sevr}	2	2	-	μs	
	EV1 ビットクリア後の ウェイト時間* ¹	t _{cev}	4	4	-	μs	
	SWE1 ビットクリア後の ウェイト時間	t _{cswe}	100	100	-	μs	
	最大消去回数* ¹ * ⁵	N	-	-	100	回	

- 【注】 *1 各時間の設定は、書き込み/消去のアルゴリズムに従い、行ってください。
 - *2 128 パイト当たりの書き込み時間 (フラッシュメモリコントロールレジスタ 1 (FLMCR1) の P1 ビットをセット しているトータル期間を示します。書き込みベリファイ時間は含まれません)
 - *3 1 ブロックを消去する時間 (FLMCR1 の E1 ビットをセットしている期間を示します。消去ベリファイ時間は含まれません)
 - *4 書き込み時間の最大値

 $(t_p(max)=P1$ ビットセット後のウェイト時間 (t_{sp}) ×最大書き込み回数 (N)) $(t_{sp30}+t_{sp10})$ × $6+(t_{sp200})$ × 994

- *5 消去時間の最大値(t_e (max))に対して、E1 ビットセット後のウエイト時間 (t_{se}) と最大消去回数 (N) は以下の関係にあります。
 - t_E (max) = E1 ビットセット後のウェイト時間 (t_{se}) ×最大消去回数 (N)
- *6 書き換え後のすべての特性を保証する min 回数です。 (保証は 1~ min 値の範囲です)
- *7 25 のときの参考値。 (通常この値まで書き換えは機能するという目安です)
- *8 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。

27.4 H8S/2238B、H8S/2236B の電気的特性

27.4.1 絶対最大定格

表 27.26 に絶対最大定格を示します。

表 27.26 絶対最大定格

項目	記号	定格值	単位
電源電圧	V _{cc}	- 0.3 ~ +7.0	V
	CV _{CC}	- 0.3 ~ +4.3	V
入力電圧(ポート4、9以外)	V _{in}	- 0.3 ~ V _{CC} +0.3	V
入力電圧 (ポート 4、9)	V _{in}	- 0.3 ~ AV _{CC} +0.3	V
リファレンス電源電圧	V_{ref}	- 0.3 ~ AV _{CC} +0.3	V
アナログ電源電圧	AV _{CC}	- 0.3 ~ +7.0	V
アナログ入力電圧	V _{AN}	- 0.3 ~ AV _{CC} +0.3	V
動作温度	T _{opr}	通常仕様品:- 20~+75*	
		広温度範囲仕様品:-40~+85*	
保存温度	T _{stg}	- 55 ~ +125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

【注】* フラッシュメモリの書き込み/消去時の動作温度範囲は、Ta=-20~+75 です。

27.4.2 DC 特性

表 27.27 に DC 特性を、表 27.28 に出力許容電流を、表 27.29 にバス駆動特性を示します。

表 27.27 DC 特性 (1)

条件 A(F-ZTAT 版): V_{CC} = 3.0 ~ 5.5V、 AV_{CC} = 3.6 ~ 5.5V、 V_{ref} = 3.6V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 V_a = - 20 ~ +75 (通常仕様品)、 V_a = - 40 ~ +85 (広温度範囲仕様品)*

条件 B (マスク ROM 版) : V_{CC} = 2.7 ~ 5.5 V、 AV_{CC} = 3.6 ~ 5.5 V、 V_{ref} = 3.6 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 V_a = -20 ~ +75 (通常 仕様品)、 V_a = -40 ~ +85 (広温度範囲仕様品) *1

	項目	記号	min	typ	max	単位	測定条件
シュミット	ĪRQ7 ~ ĪRQ0	VT ·	V _{CC} × 0.2			V	
トリガ入力		VT*			V _{CC} × 0.8	V	
電圧		VT ⁺ -	V _{CC} × 0.05			V	V _{CC} = 4.0 ~ 5.5V
		VT ·	V _{CC} × 0.04			V	V _{CC} = 2.7 ~ 4.0V
入力 High	RES, STBY, NMI,	V_{IH}	V _{CC} × 0.9		V _{CC} +0.3	V	
レベル電圧	MD2~MD0、FWE						
	EXTAL		V _{CC} × 0.8		V _{CC} +0.3	V	
	ポート 1、3、7、A~G						
	ポート 4、9		V _{CC} × 0.8		AV _{CC} +0.	V	
					3		
入力 Low	RES, STBY,	V_{IL}	- 0.3		V _{CC} × 0.1	V	
レベル電圧	MD2~MD0、FWE						
	NMI、EXTAL		- 0.3		V _{CC} × 0.2	V	
	ポート 1、3、4、7、9、A~G						
出力 High	P34、P35 を除く	V _{OH}	V _{CC} - 0.5			V	I _{OH} = - 200μA
レベル電圧	全出力端子*3		V _{CC} - 1.0			V	I _{OH} = - 1mA
	P34、P35* ²		V _{CC} - 2.7			V	I _{OH} = - 100μA、
							V _{CC} = 4.5 ~ 5.5V
出力 Low	全出力端子*3	V _{OL}			0.4	V	I _{OL} = 0.4mA
レベル電圧							
					0.4	V	I _{OL} = 0.8mA
入力リーク	RES	I _{in}			1.0	μА	V _{in} = 0.5 ~ V _{CC} -
電流	STBY, NMI,				1.0	μА	0.5V
	MD2 ~ MD0、FWE						
	ポート 4、9				1.0	μА	V _{in} = 0.5 ~ AV _{CC} -
							0.5V

	項目	記号	min	typ	max	単位	測定条件
スリーステー トリーク電流 (オフ状態)	ポート 1、3、7、A~G	I _{TSI}			1.0	μА	V _{in} = 0.5 ~ V _{CC} - 0.5 V
入力プルアッ プ MOS 電流	ポートA~E	- I _P	10		300	μА	V _{in} = 0V

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AV_{CC、} Vref、AV_{SS}端子を開放しないでください。 A/D 変換器、D/A 変換器を使用しない場合でも、AV_{CC、} Vref 端子は V_{CC} に接続するなどの方法で、2.0~5.5V の電圧を印加してください。このとき、V_{ref} AV_{CC} としてください。
 - *2 P35/SCK1/SCL0、P34/SDA0 は NMOS プッシュプル出力です。
 SCL0、SDA0 (ICE = 1) から High レベル出力するためにはプルアップ抵抗を外付けする必要があります。
 P35/SCK1、P34 (ICE = 0) の High レベルは NMOS で駆動されます。High レベルを出力するためには、プルアップ抵抗を外付けする必要があります。
 - *3 IICE = 0 および ICE = 0 の場合です。バス駆動機能を選択した場合の Low レベル出力は表 27.29 で定めます。

表 27.27 DC 特性(2)

条件 A(F-ZTAT 版): $V_{CC} = 3.0 \sim 5.5 V$ 、 $AV_{CC} = 3.6 \sim 5.5 V$ 、 $V_{ref} = 3.6 V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0 V$ 、 $T_a = -20 \sim +75$ (通常仕様品)、 $T_a = -40 \sim +85$ (広温度範囲仕様品)*¹

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C_{in}			30	pF	$V_{in} = 0V$, $f = 1MHz$,
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	I _{CC} * ⁴		23	40	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 5.5V		
	スリープ時			18	30	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 5.5V		
	全モジュール			13		mA	f = 13.5MHz、
	ストップ時						V _{CC} =3.0V (参考値)
	中速モード			13		mA	f = 13.5MHz、
	(∮/32) 時						V _{CC} = 3.0V(参考値)
	サブアクティブ			80	180	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	サブスリープ			60	130	μΑ	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	スタンバイ時* ³			1.0	10	μА	T _a 50 、
				V _{CC} = 3.0V	V _{CC} = 5.5V		32.768kHz 未使用時
					50		50 < T _a 、
					V _{CC} = 5.5V		32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.3	1.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
リファレンス	A/D、D/A 変換中	Alcc		1.3	3.5	mA	
電源電流	A/D、D/A 变換待機時			0.01	5.0	μА	
RAM スタン/	でイ電圧	V_{RA}	2.0			V	
		М					

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AV_{CC、}Vref、AV_{SS}端子を開放しないでください。 A/D 変換器、D/A 変換器を使用しない場合でも、AV_{CC、}Vref 端子は V_{CC} に接続するなどの方法で、2.0~5.5V の電圧を印加してください。このとき、V_{ref} AV_{CC}としてください。
 - *2 消費電流値は、 V_{IH} min = V_{CC} 0.5V、 V_{IL} max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 3.0 V_{CC} > 3.0 V_{CC} × 0.9 V_{IL} max = 0.3 V_{CC} × 0.9 V_{CC} × 0.9 V_{IL} max = 0.3 V_{CC} × 0.9 V_{CC} × 0.9

*4 lcc は下記の式に従って Vcc と f に依存します。

 I_{CC} max = 2.0 (mA) +0.7 (mA/V) × V_{CC} + 1.4 (mA/MHz) × f+0.20 (mA/ (MHz × V)) × V_{CC} × f(通常動作時) I_{CC} max = 1.5 (mA) +0.6 (mA/V) × V_{CC} + 1.1 (mA/MHz) × f+0.15 (mA/ (MHz × V)) × V_{CC} × f(スリープ時)

表 27.27 DC 特性(3)

条件 B(マスク ROM 版): V_{CC} = 2.7 ~ 5.5 V、 AV_{CC} = 3.6 ~ 5.5 V、 V_{ref} = 3.6 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 V_{a} = -20 ~ +75 (通常 仕様品)、 V_{a} = -40 ~ +85 (広温度範囲仕様品)*

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C _{in}			30	pF	V _{in} = 0V、 f = 1MHz、
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	Icc*4		22	40	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 5.5V		
	スリープ時			16	30	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 5.5V		
	全モジュール			13		mA	f = 13.5MHz、
	ストップ時						V _{CC} = 3.0V(参考値)
	中速モード			13		mA	f = 13.5MHz、
	(φ/32) 時						V _{CC} = 3.0V (参考値)
	サブアクティブ			60	180	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	サブスリープ			35	100	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子
							使用時、V _{CC} = 3.0V
	スタンバイ時* ³			0.5	10	μА	T _a 50 、
				V _{CC} = 3.0V	V _{CC} = 5.5V		32.768kHz 未使用時
					50		50 < T _a 、
					V _{CC} = 5.5V		32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.3	1.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
リファレンス	A/D、D/A 変換中	Alcc		1.3	3.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタンハ	(イ電圧	V_{RAM}	2.0			V	

【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AV_{CC}、Vref、AV_{SS}端子を開放しないでください。 A/D 変換器、D/A 変換器を使用しない場合でも、AV_{CC}、Vref 端子は V_{CC} に接続するなどの方法で、2.0~5.5V の電圧を印加してください。このとき、V_{ref} AV_{CC}としてください。

- *2 消費電流値は、V_{IH} min = V_{CC}- 0.5V、V_{IL} max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに 内蔵プルアップ MOS をオフ状態にした場合の値です。
- *3 V_{RAM} V_{CC} < 2.7 V_{CC} のとき、 V_{IH} min = V_{CC} × 0.9、 V_{IL} max = 0.3 V_{CC} とした場合の値です。
- *4 I_{CC} は下記の式に従って V_{CC} と f に依存します。
 I_{CC} max = 2.0 (mA) + 0.7 (mA/V) × V_{CC} + 1.4 (mA/MHz) × f + 0.20 (mA/(MHz × V)) × V_{CC} × f (通常動作時)
 I_{CC} max = 1.5 (mA) + 0.6 (mA/V) × V_{CC} + 1.1 (mA/MHz) × f + 0.15 (mA/(MHz × V)) × V_{CC} × f (スリープ時)

表 27.28 出力許容電流

条件 A(F-ZTAT 版): V_{CC} = 3.0~5.5V、AV_{CC} = 3.6~5.5V、V_{ref} = 3.6V~AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20~+75 (通常仕様 品)、T_a = -40~+85 (広温度範囲仕様品)*¹

条件 B(マスク ROM 版): V_{CC} = 2.7 ~ 5.5V、AV_{CC} = 3.6 ~ 5.5V、V_{ref} = 3.6V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20 ~ +75 (通常 仕様品)、T_a = -40 ~ +85 (広温度範囲仕様品)*¹

項	項目		min	typ	max	単位
出力(1 端子当たり)Low	SCL1、SCL0、SDA1、SDA0	I _{OL}			10	mA
レベル許容電流	上記以外の出力端子				1.0	
出力 Low レベル許容電流	全出力端子の総和	I _{OL}			60	mA
(総和)						
出力 High レベル許容電流	全出力端子	- I _{ОН}			1.0	mA
(1 端子当たり)						
出力 High レベル許容電流	全出力端子の総和	- I _{ОН}			30	mA
(総和)						

【注】 LSI の信頼性を確保するため、出力電流値は表 27.28 の値を超えないようにしてください。

表 27.29 バス駆動特性

条件 A(F-ZTAT 版): V_{CC} = 3.0 ~ 5.5V、AV_{CC} = 3.6 ~ 5.5V、V_{ref} = 3.6V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20 ~ +75 (通常仕様 品)、T_a = -40 ~ +85 (広温度範囲仕様品)*

条件 B(マスク ROM 版): V_{CC} = 2.7 ~ 5.5V、 AV_{CC} = 3.6 ~ 5.5V、 V_{ref} = 3.6V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 T_a = -20 ~ +75 (通常 仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)*

対象端子: SCL1~0、SDA1~0

項目	記号	min	typ	max	単位	測定条件
シュミット	VT ·	V _{CC} × 0.3			V	V _{CC} =2.7 ~ 5.5V
トリガ入力電圧	VT*			V _{CC} × 0.7		V _{CC} =2.7 ~ 5.5V
	VT+ -VT-	0.4				V _{CC} =4.0 ~ 5.5V
		V _{CC} × 0.05				V _{CC} =2.7 ~ 4.0V
入力 High レベル電圧	V _{IH}	V _{CC} × 0.7		V _{CC} + 0.5	V	V _{CC} =2.7 ~ 5.5V
入力 Low レベル電圧	V _{IL}	- 0.5		V _{CC} × 0.3	V	V _{CC} =2.7 ~ 5.5V
出力 Low レベル電圧	V _{OL}			0.5	V	I _{OL} = 8mA
						V _{CC} =4.0 ~ 5.5V
				0.4		I _{OL} = 3mA
入力容量	C _{in}			20	pF	$V_{in} = 0V$, $f = 1MHz$, $T_a = 25$
スリーステートリーク電流	I _{TSI}			1.0	μА	V _{in} = 0.5 ~ V _{CC} - 0.5V
(オフ状態)						
SCL、SDA 出力立ち下がり時間	t _{Of}	20 + 0.1Cb		250	ns	V _{CC} =2.7 ~ 5.5V

【注】 * A/D 変換器、D/A 変換器を使用しない場合でも、 AV_{CC} 、Vref、 AV_{SS} 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、 AV_{CC} 、Vref 端子は V_{CC} に接続するなどの方法で、2.0~5.5V の電圧を印加してください。このとき、 V_{ref} AV_{CC} としてください。

27.4.3 AC 特性

図 27.9 に AC 測定条件を示します。




図 27.9 出力負荷回路

(1) クロックタイミング

表 27.30 にクロックタイミングを示します。

表 27.30 クロックタイミング

条件 A(F-ZTAT 版): V_{CC} = 3.0 ~ 5.5V、 AV_{CC} = 3.6 ~ 5.5V、 V_{rel} = 3.6V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 ϕ = 32.768kHz 、 2 ~ 13.5MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

項目	記号	条件 A、B		単位	測定	
		min	typ	max		条件
クロックサイクル時間	t _{cyc}	74		500	ns	図 27.10
クロックハイレベルパルス幅	t _{CH}	25			ns	
クロックローレベルパルス幅	t _{CL}	25			ns	
クロック立ち上がり時間	t _{Cr}			10	ns	
クロック立ち下がり時間	t _{Cf}			10	ns	
リセット発振安定時間 (水晶)	t _{OSC1}	20			ms	図 27.11
ソフトウェアスタンバイ発振安定時間(水晶)	t _{OSC2}	8			ms	
外部クロック出力安定遅延時間	t _{DEXT}	500			μ\$	図 27.11
サブクロック発振安定時間	t _{OSC3}			2	S	
サプクロック発振器発振周波数	f _{SUB}		32.768		kHz	
サブクロック(φ _{SUB})サイクル時間	t _{SUB}		30.5		μ\$	

(2) 制御信号タイミング

表 27.31 に制御信号タイミングを示します。

表 27.31 制御信号タイミング

条件 A(F-ZTAT 版):V_{CC} = 3.0~5.5V、AV_{CC} = 3.6~5.5V、V_{ref} = 3.6V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz 、 2 ~ 13.5MHz、T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

条件 B(マスク ROM 版): V_{CC} = 2.7 ~ 5.5V、 AV_{CC} = 3.6 ~ 5.5V、 V_{ref} = 3.6V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、2 ~ 13.5MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

項目	記号	条件	A、B	単位	測定
		min	max		条件
RES セットアップ時間	t _{RESS}	250		ns	図 27.12
RES パルス幅	t _{RESW}	20		t _{cyc}	
MRES セットアップ時間	t _{MRESS}	250		ns	
MRES パルス幅	t _{MRESW}	20		t _{cyc}	
NMI セットアップ時間	t _{NMIS}	250		ns	図 27.13
NMI ホールド時間	t _{NMIH}	10		ns	
NMI パルス幅(ソフトウェアスタンバイモードからの復帰時)	t _{NMIW}	200		ns	
ĪRQ セットアップ時間	t _{IRQS}	250		ns	
ĪRQ ホールド時間	t _{IRQH}	10		ns	
IRQ パルス幅(ソフトウェアスタンバイモードからの復帰時)	t_{IRQW}	200		ns	

(3) バスタイミング

表 27.32 にバスタイミングを示します。

表 27.32 バスタイミング

条件 B(マスク ROM 版): V_{CC} = 2.7 ~ 5.5V、 AV_{CC} = 3.6 ~ 5.5V、 V_{ref} = 3.6V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 ϕ = 2 ~ 13.5MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

項目	記号	条件 A、B		単位	測定条件
		min	max		
アドレス遅延時間	t _{AD}		50	ns	図 27.14~
アドレスセットアップ時間	t _{AS}	$0.5 \times t_{cyc}$ - 30		ns	図 27.18
アドレスホールド時間	t _{AH}	0.5 × t _{cyc} - 15		ns	
CS 遅延時間	t _{CSD}		50	ns	
AS 遅延時間	t _{ASD}		50	ns	
RD 遅延時間 1	t _{RSD1}		50	ns	
RD 遅延時間 2	t _{RSD2}		50	ns	
リードデータセットアップ時間	t _{RDS}	30		ns	
リードデータホールド時間	t _{RDH}	0		ns	
リードデータアクセス時間 1	t _{ACC1}		1.0 × t _{cyc} - 65	ns	
リードデータアクセス時間 2	t _{ACC2}		1.5 × t _{cyc} - 65	ns	
リードデータアクセス時間 3	t _{ACC3}		2.0 × t _{cyc} - 65	ns	
リードデータアクセス時間 4	t _{ACC4}		2.5 × t _{cyc} - 65	ns	
リードデータアクセス時間 5	t _{ACC5}		3.0 × t _{cyc} - 65	ns	
WR 遅延時間 1	t _{WRD1}		50	ns	
WR 遅延時間 2	t _{WRD2}		50	ns	
WR パルス幅 1	t _{WSW1}	1.0 × t _{cyc} - 30		ns	
WR パルス幅 2	t _{WSW2}	1.5 × t _{cyc} - 30		ns	
ライトデータ遅延時間	t _{WDD}		70	ns	
ライトデータセットアップ時間	t _{WDS}	0.5 × t _{cyc} - 37		ns	
ライトデータホールド時間	t _{WDH}	0.5 × t _{cyc} - 15		ns	
WAIT セットアップ時間	t _{WTS}	50		ns	図 27.16
WAIT ホールド時間	t _{WTH}	10		ns	
BREQ セットアップ時間	t _{BRQS}	50		ns	図 27.19
BACK 遅延時間	t _{BACD}		50	ns	
バスフローティング時間	t _{BZD}		80	ns	

(4) 内蔵周辺モジュールタイミング

表 27.33 に内蔵周辺タイミングを、表 27.34 に I²C バスタイミングを示します。

表 27.33 内蔵周辺タイミング

条件 A(F-ZTAT 版): V_{CC} = 3.0 ~ 5.5V、 AV_{CC} = 3.6 ~ 5.5V、 V_{ref} = 3.6V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 ϕ = 32.768V + 31.5V + 32.768V + 33.5V + 34.5V + 35.5V + 35.5V + 36.5V + 3

条件 B(マスク ROM 版):V_{CC} = 2.7~5.5V、AV_{CC} = 3.6~5.5V、V_{ref} = 3.6V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、2~13.5MHz、T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

	項目		記号	条件	A、B	単位	測定条件
				min	max		
I/O ポート*	出力データ遅延時間		t _{PWD}		100	ns	図 27.24
	入力データセットアップ	け時間	t _{PRS}	50			
	入力データホールド時間	入力データホールド時間		50			
TPU	タイマ出力遅延時間		t _{TOCD}		100	ns	図 27.25
	タイマ入力セットアップ	[†] 時間	t _{TICS}	40			
	タイマクロック入力セッ	タイマクロック入力セットアップ時間		40		ns	図 27.26
	タイマクロック	単エッジ指定	t _{TCKWH}	1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TCKWL}	2.5			
TMR	タイマ出力遅延時間		t _{TMOD}		100	ns	図 27.27
	タイマリセット入力セッ	トアップ時間	t _{TMRS}	50		ns	図 27.29
	タイマクロック入力セッ	トアップ時間	t _{TMCS}	50		ns	図 27.28
	タイマクロック	単エッジ指定	t _{TMCWH}	1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TMCWL}	2.5			
WDT1	BUZZ 出力遅延時間		t _{BUZD}		100	ns	図 27.30
SCI*	入力クロック	調歩同期	t _{Scyc}	4		t _{cyc}	図 27.31
	サイクル	クロック同期		6			
	入力クロックパルス幅		t _{SCKW}	0.4	0.6	t _{Scyc}	
	入力クロック立ち上がり) 時間	t _{SCKr}		1.5	t _{cyc}	
	入力クロック立ち下がじ) 時間	t _{SCKf}		1.5		
	送信データ遅延時間		t _{TXD}		100	ns	図 27.32
	受信データセットアップ時間		t _{RXS}	75		ns	
	(クロック同期)						
	受信データホールド時間 (クロック同期)	1	t _{RXH}	75		ns	
A/D 変換器	トリガ入力セットアップ	[†] 時間	t _{TRGS}	40		ns	図 27.33

【注】 * P35/SCK1、P34 の High レベルは、NMOS で駆動されます。V_{CC} = 4.5V 以下で High レベルを出力するためには、 プルアップ抵抗を外付けする必要があります。

表 27.34 I²C バスタイミング

条件 A(F-ZTAT 版): V_{CC} = 3.0 ~ 5.5V、 V_{SS} = 0V、 ϕ = 5MHz ~ 最大動作周波数、 T_a = - 20 ~ +75 条件 B(マスク ROM 版): V_{CC} = 2.7 ~ 5.5V、 V_{SS} = 0V、 ϕ = 5MHz ~ 最大動作周波数、 T_a = -20 ~ +75

項目	記号		条件 A、B			測定条件
		min	typ	max		
SCL 入力サイクル時間	t _{SCL}	12t _{cyc}			ns	図 27.34
SCL 入力 High パルス幅	t _{SCLH}	3t _{cyc}			ns	
SCL 入力 Low パルス幅	t _{SCLL}	5t _{cyc}			ns	
SCL、SDA 入力立ち上がり時間	t _{Sr}			7.5t _{cyc} *	ns	
SCL、SDA 入力立ち下がり時間	t _{Sf}			300	ns	
SCL、SDA 入力	t _{SP}			1t _{cyc}	ns	
スパイクパルス除去時間						
SDA 入力バスフリー時間	t _{BUF}	5t _{cyc}			ns	
開始条件入力ホールド時間	t _{STAH}	3t _{cyc}			ns	
再送開始条件入力セットアップ時間	t _{STAS}	3t _{cyc}			ns	
停止条件入力セットアップ時間	t _{STOS}	3t _{cyc}			ns	
データ入力セットアップ時間	t _{SDAS}	0.5t _{cyc}	_		ns	
データ入力ホールド時間	t _{SDAH}	0			ns	
SCL、SDA の容量性負荷	Сь			400	pF	

【注】 * 「²C モジュールで使用するクロックの選択により、7.5t_{cyc}、17.5t_{cyc}とすることが可能です。詳細は「16.6 使用上の注意事項」を参照してください。

27.4.4 A/D 変換特性

表 27.35 に A/D 変換特性 (F-ZTAT 版、マスク ROM 版)を示します。

表 27.35 A/D 変換特性 (F-ZTAT 版、マスク ROM 版)

条件: $V_{CC} = 3.0 \sim 5.5 \text{V}$ 、 $AV_{CC} = 3.6 \sim 5.5 \text{V}$ 、 $V_{ref} = 3.6 \text{V} \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0 \text{V}$ 、 $\phi = 2 \text{MHz} \sim 13.5 \text{MHz}$ 、 $T_a = -20 \sim +75$ (通常任様品)、 $T_a = -40 \sim +85$ (広温度範囲仕様品)

項目		条件	単位	
	min	typ	max	
分解能	10	10	10	ビット
变換時間	9.6			μs
アナログ入力容量			20	pF
許容信号源			5	kΩ
インピーダンス				
非直線性誤差			± 6.0	LSB
オフセット誤差			± 4.0	LSB
フルスケール誤差			± 4.0	LSB
量子化誤差			± 0.5	LSB
絶対精度			± 8.0	LSB

27.4.5 D/A 变換特性

表 27.36 に D/A 変換特性を示します。

表 27.36 D/A 変換特性 (F-ZTAT 版、マスク ROM 版)

条件: V_{CC} = 3.0 ~ 5.5V、 AV_{CC} = 3.6 ~ 5.5V、 V_{ref} = 3.6V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 2MHz ~ 13.5MHz、 T_a = -20 ~ +75 (通常 仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)

項目	条件		単位	測定条件	
	min	typ	max		
分解能	8	8	8	ビット	
変換時間			10	μs	負荷容量 20pF
絶対精度		± 2.0	± 3.0	LSB	負荷抵抗 2MΩ
			± 2.0	LSB	負荷抵抗 4MΩ

27.4.6 フラッシュメモリ特性

表 27.37 にフラッシュメモリ特性を示します。

表 27.37 フラッシュメモリ特性

条件: V_{CC} = 3.0~5.5V、AV_{CC} = 3.0~5.5V、V_{ref} = 3.0V~AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20~+75 (書き込み/消去時の動作温度範囲; 通常仕様品) T_a = -20~+75 (書き込み/消去時の動作温度範囲; 広温度範囲仕様品)

	項目	記号	min	typ	max	単位	測定条件
書き込み	時間* ¹ * ² * ⁴	t _P	-	10	200	ms/128 バイト	
消去時間	*1*3*5	t _E	-	100	1200	ms/ブロック	
書き換え	回数	N _{WEC}	100* ⁶	10000* ⁷	-	回数	
データ保	持時間*8	t _{DRP}	10	-	-	年	
書き	SWE1 ビットセット後のウェイト時間* ¹	t _{sswe}	1	1	-	μS	
込み時	PSU1 ビットセット後のウェイト時間* ¹	t _{spsu}	50	50	-	μS	
	P1 ビットセット後の	t _{sp10}	8	10	12	μ\$	
	ウェイト時間* ¹ * ⁴	t _{sp30}	28	30	32	μ\$	1 n 6
		t _{sp200}	198	200	202	μS	7 n 1000
	P1 ビットクリア後のウェイト時間* ¹	t _{cp}	5	5	-	μ\$	
	PSU1 ビットクリア後のウェイト時間* ¹	t _{cpsu}	5	5	-	μ\$	
	PV1 ビットセット後のウェイト時間* ¹	t _{spv}	4	4	-	μS	
	H'FF ダミーライト後のウェイト時間* ¹	t _{spvr}	2	2	-	μS	
	PV1 ビットクリア後のウェイト時間* ¹	t _{cpv}	2	2	-	μS	
	SWE1 ビットクリア後のウェイト時間	t _{cswe}	100	100	-	μS	
	最大書き込み回数* ¹ * ⁴	N1	-	-	6* ⁴		
		N2	-	-	994* ⁴		
消去時	SWE1 ビットセット後のウェイト時間* ¹	t _{sswe}	1	1	-	μS	
	ESU1 ビットセット後のウェイト時間* ¹	t _{sesu}	100	100	-	μS	
	E1 ビットセット後のウェイト時間* ¹ * ⁵	t _{se}	10	10	100	ms	
	E1 ビットクリア後のウェイト時間* ¹	t _{ce}	10	10	-	μs	
	ESU1 ビットクリア後のウェイト時間* ¹	t _{cesu}	10	10	-	μS	
	EV1 ビットセット後のウェイト時間* ¹	t _{sev}	20	20	-	μS	
	H'FF ダミーライト後のウェイト時間* ¹	t _{sevr}	2	2	-	μS	
	EV1 ビットクリア後のウェイト時間* ¹	t _{cev}	4	4	-	μS	
	SWE1 ビットクリア後のウェイト時間	t _{cswe}	100	100	-	μS	
	最大消去回数* ¹ * ⁵	N	-	-	100		

[【]注】 *1 各時間の設定は、書き込み/消去のアルゴリズムに従い、行ってください。

^{*2 128} バイト当たりの書き込み時間(フラッシュメモリコントロールレジスタ 1 (FLMCR1)の P1 ビットをセットしているトータル期間を示します。書き込みベリファイ時間は含まれません)

- *3 1 プロックを消去する時間 (FLMCR1 の E1 ビットをセットしている期間を示します。消去ベリファイ時間は含まれません)
- *4 書き込み時間の最大値

 $(t_p (max) = P1 ビットセット後のウェイト時間 <math>(t_{sp}) \times$ 最大書き込み回数 (N) $(t_{sp30} + t_{sp10}) \times 6 + (t_{sp200}) \times 994$

*5 消去時間の最大値 ($t_E(max)$) に対して、E1 ビットセット後のウェイト時間 (t_{se}) と最大消去回数 (N) は以下の関係にあります。

 $t_{E}\left(\left.\mathsf{max}\right.\right)$ = E1 ビットセット後のウェイト時間 (t_{se}) \mathbf{x} 最大消去回数 (N)

- *6 書き換え後のすべての特性を保証する min 回数です。 (保証は 1~ min 値の範囲です)
- *7 25 のときの参考値。(通常この値まで書き換えは機能するという目安です)
- *8 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。

27.5 H8S/2238R、H8S/2236R の電気的特性

27.5.1 絶対最大定格

表 27.38 に絶対最大定格を示します。

表 27.38 絶対最大定格

項目	記号	定格值	単位
電源電圧	V _{cc}	- 0.3 ~ +4.3	V
	CV _{cc}	- 0.3 ~ +4.3	V
入力電圧(ポート4、9以外)	V _{in}	- 0.3 ~ V _{CC} +0.3	V
入力電圧(ポート4、9)	V _{in}	- 0.3 ~ AV _{CC} +0.3	V
リファレンス電源電圧	V_{ref}	- 0.3 ~ AV _{CC} +0.3	V
アナログ電源電圧	AV _{CC}	- 0.3 ~ +4.3	V
アナログ入力電圧	V_{AN}	- 0.3 ~ AV _{CC} +0.3	V
動作温度	T _{opr}	通常仕様品:- 20~+75* ¹	
		広温度範囲仕様品:- 40~+85* ²	
保存温度	T_{stg}	- 55 ~ +125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

- 【注】 *1 フラッシュメモリの書き込み / 消去時の動作温度範囲は、読み出し時動作電圧が Vcc=2.7 ~ 3.6 V の場合、Ta = -20 ~ +75 、読み出し時動作電圧が Vcc=2.2 ~ 3.6 V の場合、Ta = -20 ~ +50 です。
 - *2 フラッシュメモリの書き込み / 消去時の動作温度範囲は、 T_a = -40 \sim +80 です。

27.5.2 DC 特性

表 27.39 に DC 特性を、表 27.40 に出力許容電流を、表 27.41 にバス駆動特性を示します。

表 27.39 DC 特性 (1)

条件 A(F-ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = $0V_{SS}$

T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)*¹

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、

T_a = - 20~+75 (通常仕様品)

	項目	記号	min	typ	max	単位	測定条件
シュミット	IRQ0 ~ IRQ7	VT ·	V _{CC} × 0.2			V	
トリガ入力		VT ⁺			V _{CC} × 0.8	٧	
電圧		VT ⁺ -VT ⁻	V _{CC} × 0.05			٧	
入力 High レベル電圧	RES, STBY, NMI, FWE, MD2~MD0	V _{IH}	V _{CC} × 0.9		V _{CC} +0.3	V	
	EXTAL、ポート 1、3、 7、A~G		V _{CC} × 0.8		V _{CC} +0.3	V	
	ポート 4*5、9		V _{CC} × 0.8		AV _{CC} +0.3* ⁵	V	
入力 Low レベル電圧	RES、STBY、FWE、 MD2~MD0	V _{IL}	- 0.3		V _{CC} × 0.1	٧	
	NMI、EXTAL、ポート 1、 3、4、7、9、A~G		- 0.3		V _{CC} × 0.2	٧	
出力 High	P34、P35 を除く	V _{OH}	V _{CC} - 0.5			V	I _{OH} = - 200μA
レベル電圧	全出力端子*4		V _{CC} - 1.0			V	I _{OH} = - 1mA* ²
	P34、P35* ³		V _{CC} - 2.0			V	I _{OH} = - 100μA、(参考 値)
出力 Low	全出力端子*4	V _{OL}			0.4	V	I _{OL} = 0.4mA
レベル電圧					0.4	V	I _{OL} = 0.8mA* ²
入力リーク	RES	I _{in}			1.0	μΑ	V _{in} = 0.2 ~ V _{CC} - 0.2V
電流	STBY, NMI, FWE, MD2~MD0				1.0	μА	
	ポート 4、9				1.0	μΑ	V _{in} = 0.2 ~ AV _{CC} - 0.2V
スリーステー トリーク電流 (オフ状態)	ポート 1、3、7、A~G	I _{TSI}			1.0	μА	V _{in} = 0.2 ~ V _{CC} - 0.2V
入力プルアッ プ MOS 電流	ポートA~E	- I _P	10		300	μА	V _{in} = 0V

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は V_{CC} に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、V_{ref} AV_{CC}としてください。
 - *2 Vcc=2.7 ~ 3.6V
 - *3 P35/SCK1、P34 は NMOS プッシュブル出力です。High レベル出力するためにはプルアップ抵抗を外付けする必要があります。
 - *4 ICE = 0 の場合です。バス駆動機能を選択した場合の Low レベル出力は表 27.41 で定めます。
 - *5 V_{CC} < AV_{CC} のとき、P40、P41 の max は V_{CC} + 0.3V になります。

Rev.6.00 2010.03.18 27-56

RJJ09B0171-0600

表 27.39 DC 特性(2)

条件 A(F-ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)*¹

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6 V、 AV_{CC} = 2.2 ~ 3.6 V、 V_{ref} = 2.2 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV_{SS}

T_a = - 20~+75 (通常仕様品)

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C_{in}			30	pF	$V_{in} = 0V$, $f = 1MHz$,
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	Icc*4		20	37	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				10	18	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.0V		
	スリープ時			15	29	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				7.5	14	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.0V		
	全モジュール			15		mA	f = 13.5MHz、
	ストップ時						V _{CC} = 3.0V (参考値)
	中速モード			13		mA	f = 13.5MHz、
	(∮/32) 時						V _{CC} = 3.0V(参考値)
	サブアクティブ			70	180	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	サブスリープ			50	130	μΑ	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子
							使用時、V _{CC} = 3.0V
	スタンバイ時* ³			1.0	10	μΑ	T _a 50 、
				V _{CC} = 3.0V	V _{CC} = 3.6V		32.768kHz 未使用時
					50		50 < T _a 、
					V _{CC} = 3.6V		32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.5	1.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
リファレンス	A/D、D/A 変換中	Alcc		1.3	2.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタン/	(イ電圧	V_{RAM}	2.0			V	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は Vcc に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、Vref AVcc としてください。
 - *2 消費電流値は、 V_{IH} min = V_{CC} 0.2V、 V_{IL} max = 0.2V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 2.2 V_{OC} のとき、 V_{IH} min = V_{CC} -0.2、 V_{IL} max = 0.2 V_{CC} とした場合の値です。
 - *4 I_{CC} は下記の式に従って V_{CC} と f に依存します。

I_{CC} max = 1.0 (mA) +0.74 (mA/ (MHz × V)) × V_{CC} × f (通常動作時)

 I_{CC} max = 1.0 (mA) +0.58 (mA/(MHz×V)) × V_{CC} × f (スリープ時)

表 27.39 DC 特性(3)

条件 C(マスク ROM 版): V_{CC} = 2.2 ~ 3.6 V、 AV_{CC} = 2.2 ~ 3.6 V、 V_{ref} = 2.2 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV 、

T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)*¹

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C _{in}			30	pF	V _{in} = 0V、 f = 1MHz、
	NMI				30	pF	T _a = 25
	P32 ~ P35				20	pF	
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	Icc*4		20	37	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				10	18	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	スリープ時			15	29	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				7.5	14	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	全モジュール			15		mA	f = 13.5MHz、
	ストップ時						V _{CC} = 3.0V(参考値)
	中速モード			13		mA	f = 13.5MHz、
	(∮/32) 時						V _{CC} = 3.0V (参考値)
	サブアクティブ			45	180	μΑ	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	サブスリープ			30	100	μΑ	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	ウォッチモード時			8	40	μΑ	32.768kHz 水晶発振子
							使用時、V _{CC} = 3.0V
	スタンバイ時* ³			0.5	10	μΑ	T _a 50 、
				V _{CC} = 3.0V	V _{CC} = 3.6V		32.768kHz 未使用時
					50		50 < T _a 、
					V _{CC} = 3.6V		32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.5	1.5	mA	
電源電流	A/D、D/A 变換待機時			0.01	5.0	μΑ	
リファレンス	A/D、D/A 変換中	Alcc		1.3	2.5	mA	
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタン/	(イ電圧	V_{RAM}	2.0			V	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は Vcc に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、Vref AVcc としてください。
 - *2 消費電流値は、V_{IH} min = V_{CC}- 0.2V、V_{IL} max = 0.2V の条件下で、すべての出力端子を無負荷状態にして、さらに 内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 2.2V のとき、 V_{IH} min = V_{CC} 0.2、 V_{IL} max = 0.2V とした場合の値です。

*4 Icc は下記の式に従って Vcc と f に依存します。

I_{CC} max = 1.0 (mA) +0.74 (mA/ (MHz x V)) x V_{CC} x f (通常動作時)
I_{CC} max = 1.0 (mA) +0.58 (mA/ (MHz x V)) x V_{CC} x f (スリープ時)

表 27.40 出力許容電流

条件 A(F-ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV_{CC}

T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6V、 AV_{CC} = 2.2 ~ 3.6V、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

T_a = - 20~+75 (通常仕様品)

条件 C(マスク ROM 版): V_{CC} = 2.2 ~ 3.6 V、 AV_{CC} = 2.2 ~ 3.6 V、 V_{ref} = 2.2 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、 V_{a} = -20 ~ +75 (通常仕様品)、 V_{a} = -40 ~ +85 (広温度範囲仕様品)

	項目	記号	min	typ	max	単位	
出力(1 端子当たり)Low レベル許容電流	SCL1、SCL0、 SDA1、SDA0	V _{CC} = 2.7 ~ 3.6V	l _{OL}	-	-	10	mA
	上記以外の出力端子	V _{CC} = 2.2 ~ 3.6V	I _{OL}	-	-	0.5	
		V _{CC} = 2.7 ~ 3.6V		-	-	1.0	
出力 Low レベル許容電流	全出力端子の総和	V _{CC} = 2.2 ~ 3.6V	ΣI_{OL}	-	-	30	mA
(総和)		V _{CC} = 2.7 ~ 3.6V		1	1	60	
出力 High レベル許容電流	全出力端子	V _{CC} = 2.2 ~ 3.6V	- I _{OH}	1	1	0.5	mA
(1 端子当たり)		V _{CC} = 2.7 ~ 3.6V		-	-	1.0	
出力 High レベル許容電流	全出力端子の総和	V _{CC} = 2.2 ~ 3.6V	Σ - I _{OH}	1	1	15	mA
(総和)		V _{CC} = 2.7 ~ 3.6V		-	-	30	

【注】 LSIの信頼性を確保するため、出力電流値は表 27.40 の値を超えないようにしてください。

表 27.41 バス駆動特性

条件: V_{CC} = 2.7 ~ 3.6V、AV_{CC} = 2.7 ~ 3.6V、V_{ref} = 2.7V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、T_a = -20 ~ +75 (通常仕様品)、T_a = -40 ~ +85 (広温度範囲仕様品)*、対象端子: SCL1 ~ 0、SDA1 ~ 0

項目	記号	min	typ	max	単位	測定条件
シュミットトリガ入力電圧	VT ·	V _{CC} × 0.3	-	-	V	V _{CC} = 2.7 ~ 3.6V
	VT ⁺	-	-	V _{CC} × 0.7		V _{CC} = 2.7 ~ 3.6V
	VT ⁺ -VT ⁻	V _{CC} × 0.05	1	-		V _{CC} = 2.7 ~ 3.6V
入力 High レベル電圧	V _{IH}	V _{CC} × 0.7	-	V _{CC} +0.5	V	V _{CC} = 2.7 ~ 3.6V
入力 Low レベル電圧	V _{IL}	- 0.5	-	V _{CC} × 0.3	V	V _{CC} = 2.7 ~ 3.6V
出力 Low レベル電圧	V _{OL}	-		0.5	V	$I_{OL} = 6mA$, $V_{CC} = 3.0 \sim 3.6V$
		-	-	0.4		I _{OL} = 3mA
入力容量	C _{in}	-	-	20	pF	$V_{IN} = 0V$, $f = 1MHz$, $T_a = 25$
スリーステートリーク電流 (オフ状態)	I _{TSI}	-	-	1.0	μΑ	V _{IN} = 0.5 ~ V _{CC} - 0.5V
SCL、SDA 出力 立ち下がり時間	t _{of}	20+0.1Cb	-	250	ns	V _{CC} = 2.7 ~ 3.6V

【注】 * A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。
 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は Vcc に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、Vref AVccとしてください。

27.5.3 AC 特性

AC 測定条件を図 27.8 に示します。

(1) クロックタイミング

表 27.42 にクロックタイミングを示します。

表 27.42 クロックタイミング

条件 A(F-ZTAT 版、マスク ROM 版) : V_{CC} = 2.7~3.6V、AV_{CC} = 2.7~3.6V、V_{ret} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、 $2 \sim 13.5 \text{MHz} \text{ . T}_a = -20 \sim +75 \text{ (通常仕様品) . T}_a = -40 \sim +85 \text{ (広温度範囲仕様品) }$

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6V、AV_{CC} = 2.2 ~ 3.6V、V_{ref} = 2.2V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、2 ~ 6.25MHz、 T_a = -20 ~ +75 (通常仕様品)

条件 (マスク ROM 版): V_{CC} = 2.2 ~ 3.6V、 AV_{CC} = 2.2 ~ 3.6V、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、2 ~ 6.25MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

項目	記号		条件 A			条件 B、C		単位	測定条件
		min	typ	max	min	typ	max		
クロックサイクル時間	t _{cyc}	74		500	160		500	ns	図 27.10
クロックハイレベルパルス幅	t _{CH}	25			50			ns	
クロックローレベルパルス幅	t _{CL}	25			50			ns	
クロック立ち上がり時間	t _{Cr}			10			25	ns	
クロック立ち下がり時間	t _{Cf}			10			25	ns	
リセット発振安定時間 (水晶)	t _{OSC1}	20			40			ms	図 27.11
ソフトウェアスタンバイ発振安定 時間(水晶)	t _{OSC2}	8			16			ms	
外部クロック出力安定遅延時間	t _{DEXT}	500			1000			μS	図 27.11
サブクロック発振安定時間	t _{OSC3}			2			4	s	
サブクロック発振器発振周波数	f _{SUB}		32.768			32.768		kHz	
サブクロック(φ _{SUB})サイクル時間	t _{SUB}		30.5			30.5		μS	

(2) 制御信号タイミング

表 27.43 に制御信号タイミングを示します。

表 27.43 制御信号タイミング

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7~3.6V、AV_{CC} = 2.7~3.6V、V_{ref} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、 $2 \sim 13.5 \text{MHz}, \quad T_a = -20 \sim +75 \quad (通常仕様品), \quad T_a = -40 \sim +85 \quad (広温度範囲仕様品)$

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6V、AV_{CC} = 2.2 ~ 3.6V、V_{ref} = 2.2V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、2 ~ 6.25MHz、 T_a = -20 ~ +75 (通常仕様品)

項目	記号	条件 A		条件 E	3、C	単位	測定条件
		min	max	min	max		
RES セットアップ時間	t _{RESS}	250		350		ns	図 27.12
RES パルス幅	t _{RESW}	20		20		t _{cyc}	
MRES セットアップ時間	t _{MRESS}	250		350		ns	
MRES パルス幅	t _{MRESW}	20		20		t _{cyc}	
NMI セットアップ時間	t _{NMIS}	250		350		ns	図 27.13
NMI ホールド時間	t _{NMIH}	10		10		ns	
NMI パルス幅 (ソフトウェアスタンバイ モードからの復帰時)	t _{NMIW}	200		300		ns	
ĪRQ セットアップ時間	t _{IRQS}	250		350		ns	
IRQ ホールド時間	t _{IRQH}	10		10		ns	
IRQ パルス幅 (ソフトウェアスタンバイ モードからの復帰時)	t _{IRQW}	200		300		ns	

(3) バスタイミング

表 27.44 にバスタイミングを示します。

表 27.44 バスタイミング

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = $AV_$

条件 C(マスク ROM 版): V_{CC} = 2.2~3.6V、AV_{CC} = 2.2~3.6V、V_{ref} = 2.2V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 2~6.25MHz、 T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

項目	記号	条件	# A	条件 E	3、C	単	測定条件
		min	max	min	max	位	
アドレス遅延時間	t _{AD}		50		90	ns	図27.14~
アドレスセットアップ時間	t _{AS}	0.5 × t _{cyc} -30		0.5 × t _{cyc} -60		ns	図 27.18
アドレスホールド時間	t _{AH}	0.5 × t _{cyc} -15		0.5 × t _{cyc} -30		ns	
CS 遅延時間	t _{CSD}		50		90	ns	
AS 遅延時間	t _{ASD}		50		90	ns	
RD 遅延時間 1	t _{RSD1}		50		90	ns	
RD 遅延時間 2	t _{RSD2}		50		90	ns	
リードデータセットアップ時間	t _{RDS}	30		50		ns	
リードデータホールド時間	t _{RDH}	0		0		ns	
リードデータアクセス時間 1	t _{ACC1}		1.0 × t _{cyc} -65		1.0 × t _{cyc} -90	ns	
リードデータアクセス時間 2	t _{ACC2}		1.5 × t _{cyc} -65		1.5 × t _{cyc} -90	ns	
リードデータアクセス時間 3	t _{ACC3}		2.0 × t _{cyc} -65		$2.0 \times t_{cyc}$ -90	ns	
リードデータアクセス時間 4	t _{ACC4}		2.5 × t _{cyc} -65		2.5 × t _{cyc} -90	ns	
リードデータアクセス時間 5	t _{ACC5}		$3.0 \times t_{cyc}$ -65		$3.0 \times t_{cyc}$ -90	ns	
WR 遅延時間 1	t _{WRD1}		50		90	ns	
WR 遅延時間 2	t _{WRD2}		50		90	ns	
WR パルス幅 1	t _{WSW1}	$1.0 \times t_{cyc}$ -30		$1.0 \times t_{cyc}$ -60		ns	
WR パルス幅 2	t _{WSW2}	$1.5 \times t_{cyc}$ -30		1.5 × t _{cyc} -60		ns	
ライトデータ遅延時間	t _{WDD}		70		100	ns	
ライトデータセットアップ時間	t _{WDS}	$0.5 \times t_{cyc}$ -37		$0.5 \times t_{cyc}$ -80		ns	
ライトデータホールド時間	t _{WDH}	0.5 × t _{cyc} -15		$0.5 \times t_{cyc}$ -60		ns	
WAIT セットアップ時間	t _{WTS}	50		90		ns	図 27.16
WAIT ホールド時間	t _{WTH}	10		10		ns	
BREQ セットアップ時間	t _{BRQS}	50		90		ns	図 27.19
BACK 遅延時間	t _{BACD}		50		90	ns	
バスフローティング時間	t _{BZD}		80		160	ns	

(4) 内蔵周辺モジュールタイミング

表 27.45 に内蔵周辺タイミングを、表 27.46 に I²C バスタイミングを示します。

表 27.45 内蔵周辺タイミング

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 ~ 3.6V、AV_{CC} = 2.7 ~ 3.6V、V_{ref} = 2.7V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、 $2 \sim 13.5 \text{MHz}, \quad T_a = -20 \sim +75 \quad (通常仕様品), \quad T_a = -40 \sim +85 \quad (広温度範囲仕様品)$

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6V、AV_{CC} = 2.2 ~ 3.6V、V_{ref} = 2.2V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768kHz、2 ~ 6.25MHz、 T_a = -20 ~ +75 (通常仕様品)

条件 Q マスク ROM 版): V_{CC} = 2.2~3.6V、AV_{CC} = 2.2~3.6V、V_{ref} = 2.2V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、2~6.25MHz、T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

	項目		記号	条件	" ‡ А	条件 🛭	3、C	単位	測定条件
	T.,,,,,,			min	max	min	max		
I/O ポート*	出力データ遅延時間		t _{PWD}		100		150	ns	図 27.24
	入力データセットアッ	プ時間	t _{PRS}	50		80			
	入力データセットアッ	プ時間	t _{PRH}	50		80			
TPU	タイマ出力遅延時間		t _{TOCD}		100		150	ns	図 27.25
	タイマ入力セットアッ	プ時間	t _{TICS}	40		60			
	タイマクロック入力1	zットアップ時間	t _{TCKS}	40		60		ns	図 27.26
	タイマクロック	単エッジ指定	t _{TCKWH}	1.5		1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TCKWL}	2.5		2.5			
TMR	タイマ出力遅延時間		t _{TMOD}		100		150	ns	図 27.27
	タイマリセット入力1	zットアップ時間	t _{TMRS}	50		80		ns	図 27.29
	タイマクロック入力1	zットアップ時間	t _{TMCS}	50		80		ns	図 27.28
	タイマクロック	単エッジ指定	t _{TMCWH}	1.5		1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TMCWL}	2.5		2.5			
WDT_1	BUZZ 出力遅延時間		t _{BUZD}		100		150	ns	図 27.30
SCI*	入力クロック	調步同期	t _{Scyc}	4		4		t _{cyc}	図 27.31
	サイクル	クロック同期		6		6			
	入力クロックパルス		t _{SCKW}	0.4	0.6	0.4	0.6	t _{Scyc}	
	入力クロック立ち上が	がり時間	t _{SCKr}		1.5		1.5	t _{cyc}	
	入力クロック立ち下が	がり時間	t _{SCKf}		1.5		1.5		
	送信データ遅延時間		t _{TXD}		100		150	ns	図 27.32
	受信データセットアップ時間		t _{RXS}	75		150		ns	
	(クロック同期)								
	受信データホールド	t _{RXH}	75		150		ns		
	(クロック同期)								
A/D 変換器	トリガ入力セットアッ	プ時間	t _{TRGS}	40		60		ns	図 27.33

【注】 * P35/SCK1、P34 の High レベルは NMOS で駆動されます。High レベルを出力するためには、プルアップ抵抗を外付けする必要があります。

表 27.46 I²C バスタイミング

条件: V_{CC} = 2.7 ~ 3.6V、 V_{SS} = 0V、 ϕ = 5MHz ~ 最大動作周波数、 T_a = - 20 ~ +75

項目	記号	min	typ	max	単位	測定条件
SCL 入力サイクル時間	t _{SCL}	12t _{cyc}			ns	図 27.34
SCL 入力 High パルス幅	t _{SCLH}	3t _{cyc}			ns	
SCL 入力 Low パルス幅	t _{SCLL}	5t _{cyc}			ns	
SCL、SDA 入力立ち上がり時間	t _{Sr}			7.5t _{cyc} *	ns	
SCL、SDA 入力立ち下がり時間	t _{Sf}			300	ns	
SCL、SDA 入力スパイクパルス除去時間	t _{SP}			1t _{cyc}	ns	
SDA 入力バスフリー時間	t _{BUF}	5t _{cyc}			ns	
開始条件入力ホールド時間	t _{STAH}	3t _{cyc}			ns	
再送開始条件入力セットアップ時間	t _{STAS}	3t _{cyc}			ns	
停止条件入力セットアップ時間	t _{STOS}	3t _{cyc}			ns	
データ入力セットアップ時間	t _{SDAS}	0.5t _{cyc}			ns	
データ入力ホールド時間	t _{SDAH}	0			ns	
SCL、SDA の容量性負荷	C _b			400	pF	

[【]注】 * I²C モジュールで使用するクロックの選択により、7.5t_{cyc}、17.5t_{cyc}とすることが可能です。詳細は「16.6 使用上の注意事項」を参照してください。

27.5.4 A/D 変換特性

表 27.47 に A/D 変換特性を示します。

表 27.47 A/D 変換特性

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7~3.6V*、AV_{CC} = 2.7~3.6V*、V_{ref} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 2~13.5MHz、 T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6V*、 AV_{CC} = 2.2 ~ 3.6V*、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 2 ~ 6.25MHz、 T_a = -20 ~ +75 (通常仕様品)

条件 C(マスク ROM 版): V_{CC} = 2.2 ~ 3.6V*、AV_{CC} = 2.2 ~ 3.6V*、V_{ref} = 2.2V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 2 ~ 6.25MHz、 T_a = -20 ~ +75 (通常仕様品)、T_a = -40 ~ +85 (広温度範囲仕様品)

項目		条件 A				単位	
	min	typ	max	min	typ	max	
分解能	10	10	10	10	10	10	ビット
变換時間	9.6			20.9			μs
アナログ入力容量			20			20	pF
許容信号源インピーダンス			5			5	kΩ
非直線性誤差			± 6.0			± 6.0	LSB
オフセット誤差			± 4.0			± 4.0	LSB
フルスケール誤差			± 4.0			± 4.0	LSB
量子化誤差			± 0.5			± 0.5	LSB
絶対精度			± 8.0			± 8.0	LSB

【注】 * ANO、AN1 は V_{CC} = AV_{CC} 時のみ使用可能です。

27.5.5 D/A 変換特性

表 27.48 に D/A 変換特性を示します。

表 27.48 D/A 变換特性

条件 A(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 ~ 3.6V、AV_{CC} = 2.7 ~ 3.6V、V_{ref} = 2.7V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 2 ~ 13.5MHz、 T_a = - 20 ~ +75 (通常仕様品)、T_a = - 40 ~ +85 (広温度範囲仕様品)

条件 B(F-ZTAT 版): V_{CC} = 2.2 ~ 3.6V、 AV_{CC} = 2.2 ~ 3.6V、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 ϕ = 2 ~ 6.25MHz、 T_a = -20 ~ +75 (通常仕様品)

条件 C(マスク ROM 版): V_{CC} = 2.2~3.6V、 AV_{CC} = 2.2~3.6V、 V_{ref} = 2.2V~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、 ϕ = 2~6.25MHz、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = - 40 ~ +85 (広温度範囲仕様品)

項目	条件 A			条件 B、C			測定条件	
	min	typ	max	min	typ	max		
分解能	8	8	8	8	8	8	ビット	
変換時間			10			10	μs	負荷容量 20pF
絶対精度*		± 2.0	± 3.0		± 3.0	± 4.0	LSB	負荷抵抗 2MΩ
			± 2.0			± 3.0	LSB	負荷抵抗 4MΩ

Rev.6.00 2010.03.18 27-67 RJJ09B0171-0600 【注】 * モジュールストップモード、ソフトウェアスタンパイモード、ウォッチモード、サブアクティブモード、およびサブスリープモード時は除きます。

27.5.6 フラッシュメモリ特性

表 27.49 にフラッシュメモリ特性を示します。

表 27.49 フラッシュメモリ特性

条件 A: V_{CC} = 2.7 ~ 3.6 V、 AV_{CC} = 2.7 ~ 3.6 V、 V_{ref} = 2.7 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、

V_{CC} = 3.0~3.6V(書き込み/消去時の動作電圧範囲)、

 T_a = - 20 ~ +75 (書き込み / 消去時の動作温度範囲;通常仕様品)、 T_a = - 40 ~ +85 (書き込み / 消去時の動作温度範囲; 広温度範囲仕様品)

条件 B: V_{CC} = 2.2 ~ 3.6 V、 AV_{CC} = 2.2 ~ 3.6 V、 V_{ref} = 2.2 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、

V_{CC} = 3.0~3.6V(書き込み/消去時の動作電圧範囲)、

T_a = -20~+50 (書き込み/消去時の動作温度範囲;通常仕様品)

項目		記号	min	typ	max	単位	測定条件
書き込み時間* ¹ * ² * ⁴		t _P	-	10	200	ms/128 バイト	
消去時間* ¹ * ³ * ⁵		t _E	-	100	1200	ms/ブロック	
書き換え回数		N _{WEC}	100* ⁶	10000* ⁷	-	回数	
データ保持時間* ⁸		t _{DRP}	10	-	-	年	
書き込み時	SWE1 ビットセット後の ウェイト時間* ¹	t _{sswe}	1	1	-	μs	
	PSU1 ビットセット後の ウェイト時間* ¹	t _{spsu}	50	50	-	μs	
	P1 ビットセット後の	t _{sp10}	8	10	12	μs	
	ウェイト時間* ¹ * ⁴	t _{sp30}	28	30	32	μs	1 n 6
		t _{sp200}	198	200	202	μS	7 n 1000
	P1 ビットクリア後の ウェイト時間* ¹	t _{cp}	5	5	-	μs	
	PSU1 ビットクリア後の ウェイト時間* ¹	t _{cpsu}	5	5	-	μs	
	PV1 ビットセット後の ウェイト時間* ¹	t _{spv}	4	4	-	μs	
	H'FF ダミーライト後の ウェイト時間* ¹	t _{spvr}	2	2	-	μs	
	PV1 ビットクリア後の ウェイト時間* ¹	t _{cpv}	2	2	-	μs	
	SWE1 ビットクリア後の ウェイト時間	t _{cswe}	100	100	-	μs	
	最大書き込み回数* ¹ * ⁴	N1	-	-	6* ⁴	0	
		N2	-	-	994*4		

	項目	記号	min	typ	max	単位	測定条件
消去時	SWE1 ビットセット後の ウェイト時間* ¹	t _{sswe}	1	1	-	μs	
	ESU1 ビットセット後の ウェイト時間* ¹	t _{sesu}	100	100	-	μs	
	E1 ビットセット後の ウェイト時間* ¹ * ⁵	t _{se}	10	10	100	ms	
	E1 ビットクリア後の ウェイト時間* ¹	t _{ce}	10	10	-	μ\$	
	ESU1 ビットクリア後の ウェイト時間* ¹	t _{cesu}	10	10	-	μs	
	EV1 ビットセット後の ウェイト時間* ¹	t _{sev}	20	20	-	μs	
	H'FF ダミーライト後の ウェイト時間* ¹	t _{sevr}	2	2	-	μs	
	EV1 ビットクリア後の ウェイト時間* ¹	t _{cev}	4	4	-	μs	
	SWE1 ビットクリア後の ウェイト時間	t _{cswe}	100	100	-	μs	
	最大消去回数* ¹ * ⁵	N	-	-	100	回	

- 【注】 *1 各時間の設定は、書き込み/消去のアルゴリズムに従い、行ってください。
 - *2 128 バイト当たりの書き込み時間 (フラッシュメモリコントロールレジスタ 1 (FLMCR1) の P1 ビットをセットしているトータル期間を示します。書き込みペリファイ時間は含まれません)
 - *3 1 ブロックを消去する時間 (FLMCR1 の E1 ビットをセットしている期間を示します。消去ベリファイ時間は含まれません)
 - *4 書き込み時間の最大値
 - (t_p (max) = P1 ビットセット後のウェイト時間(t_{sp}) ×最大書き込み回数(N))(t_{sp30} + t_{sp10})×6+(t_{sp200})×994
 - *5 消去時間の最大値 (t_E (max)) に対して、E1 ビットセット後のウエイト時間 (t_{se}) と最大消去回数 (N) は以下の関係にあります。
 - t_E (max) = E1 ビットセット後のウェイト時間 (t_{se}) ×最大消去回数 (N)
 - *6 書き換え後のすべての特性を保証する min 回数です。 (保証は 1~ min 値の範囲です)
 - *7 25 のときの参考値。 (通常この値まで書き換えは機能するという目安です)
 - *8 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。

27.6 H8S/2237 グループ、H8S/2227 グループの電気的特性

27.6.1 絶対最大定格

表 27.50 に絶対最大定格を示します。

表 27.50 絶対最大定格

項目	記号	定格值	単位
電源電圧	V _{CC}	- 0.3 ~ +4.3	V
プログラム電圧*	V _{PP}	- 0.3 ~ +13.5	V
入力電圧(ポート4、9以外)	V _{in}	- 0.3 ~ V _{CC} +0.3	V
入力電圧(ポート4、9)	V _{in}	- 0.3 ~ AV _{CC} +0.3	V
リファレンス電源電圧	V _{ref}	- 0.3 ~ AV _{CC} +0.3	V
アナログ電源電圧	AV _{CC}	- 0.3 ~ +4.3	V
アナログ入力電圧	V _{AN}	- 0.3 ~ AV _{CC} +0.3	V
動作温度	T _{opr}	通常仕様品:- 20~+75	
		広温度範囲仕様品:-40~+85	
保存温度	T _{stg}	- 55 ~ +125	

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

【注】 フラッシュメモリの書き込み / 消去時の動作温度範囲

Ta = - 20~+75 (通常仕様品)

T_a = -40~+85 (広温度範囲仕様品)

* HD6472237 に適用します。

27.6.2 DC 特性

表 27.51 に DC 特性を、表 27.52 に出力許容電流を示します。

表 27.51 DC 特性(1)

条件(ZTAT 版、F-ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS}
T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)*¹

条件(マスク ROM 版): V_{CC} = 2.2 ~ 3.6V、AV_{CC} = 2.2 ~ 3.6V、V_{ref} = 2.2V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、

T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)*¹

	項目	記号	min	typ	max	単位	測定条件
シュミット	IRQ0~IRQ7	VT ·	V _{CC} × 0.2			V	
トリガ入力		VT ⁺			V _{CC} × 0.8	V	
電圧		VT ⁺ -VT ⁻	V _{CC} × 0.07			٧	ZTAT 版、マスク ROM 版
		VT ⁺ -VT ⁻	V _{CC} × 0.05			٧	F-ZTAT 版
入力 High	RES, STBY, NMI,	V _{IH}	V _{CC} × 0.9		V _{CC} +0.3	٧	
レベル電圧	MD2~MD0、FWE						
	EXTAL、ポート 1、3、		V _{CC} × 0.8		V _{CC} +0.3	V	
	7、A~G						
	ポート 4*5、9		V _{CC} × 0.8		AV _{CC} +0.3* ⁵	V	
入力 Low	RES, STBY, FWE,	V _{IL}	- 0.3		V _{CC} × 0.1	٧	
レベル電圧	MD2 ~ MD0						
	NMI、EXTAL、ポート 1、		- 0.3		V _{CC} × 0.2	٧	
	3、4、7、9、A~G						
出力 High	全出力端子	V_{OH}	V _{CC} - 0.5			V	Ι _{ΟΗ} = - 200μΑ
レベル電圧			V _{CC} - 1.0			V	I _{OH} = - 1mA* ²
出力 Low	全出力端子	V _{OL}			0.4	٧	I _{OL} = 0.4mA
レベル電圧					0.4	٧	$I_{OL} = 0.8 \text{mA}^{*2}$
入力リーク	RES	I _{in}			1.0	μΑ	$V_{in} = 0.5 \sim V_{CC} - 0.5 V^{*3}$
電流	STBY, NMI, FWE				1.0	μΑ	$V_{in} = 0.2 \sim V_{CC} - 0.2V^{*4}$
	MD2 ~ MD0						
	ポート 4、9				1.0	μА	$V_{in} = 0.5 \sim AV_{CC} - 0.5V^{*3}$
							$V_{in} = 0.2 \sim AV_{CC} - 0.2V^{*4}$
スリーステー	ポート 1、3、7、A~G	I _{TSI}			1.0	μА	$V_{in} = 0.5 \sim V_{CC} - 0.5 V^{*3}$
トリーク電流							$V_{in} = 0.2 \sim V_{CC} - 0.2V^{*4}$
(オフ状態)							
入力プルアッ	ポートA~E	- I _P	10		300	μΑ	V _{in} = 0V
プ MOS 電流							

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は V_{CC} に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、V_{ref} AV_{CC}としてください。
 - *2 Vcc=2.7 ~ 3.6V
 - *3 ZTAT 版、マスク ROM 版
 - *4 F-ZTAT 版
 - *5 V_{CC} < AV_{CC} のとき、P40、P41 の max は V_{CC} + 0.3V になります。

表 27.51 DC 特性(2)

条件(F-ZTAT 版): V_{CC} = 2.7 ~ 3.6V、AV_{CC} = 2.7 ~ 3.6V、V_{ref} = 2.7V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、

T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)*¹

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C_{in}			30	pF	V _{in} = 0V、 f = 1MHz、
	NMI				30	pF	T _a = 25
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	Icc*4		20	37	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	スリープ時			15	29	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	全モジュール			15		mA	f = 13.5MHz、
	ストップ時						V _{CC} = 3.0V(参考値)
	中速モード			11		mA	f = 13.5MHz、
	(∮/32)時						V _{CC} = 3.0V(参考値)
	サブアクティブ			60	160	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	サブスリープ			35	90	μА	32.768kHz 水晶発振子
	モード時	-					使用時、V _{CC} = 3.0V
	ウォッチモード時 			8	40	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	スタンバイ時* ³			1.0	10	μА	T _a 50 、
				V _{CC} = 3.0V	V _{CC} = 3.6V		32.768kHz 未使用時
					50		50 < T _a 、
					V _{CC} = 3.6V		32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.8	1.5	mA	AV _{CC} = 3.0V
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
リファレンス	A/D、D/A 変換中	Alcc		1.3	2.5	mA	V _{ref} = 3.0V
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタン/	でイ電圧	V_{RAM}	2.0			V	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は V_{CC} に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、V_{ref} AV_{CC}としてください。
 - *2 消費電流値は、V_{IH} min = V_{CC}- 0.2V、V_{IL} max = 0.2V の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 2.7 V のとき、 V_{IH} min = V_{CC} × 0.9、 V_{IL} max = 0.3 V とした場合の値です。
 - *4 Icc は下記の式に従って Vcc と f に依存します。

I_{CC} max = 1.0 (mA) +0.74 (mA/ (MHz × V)) × V_{CC} × f (通常動作時)

 I_{CC} max = 1.0 (mA) +0.58 (mA/(MHz×V)) × V_{CC} × f (スリープ時)

表 27.51 DC 特性(3)

条件(ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)*¹

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C_{in}			80	pF	V _{in} = 0V、 f = 1MHz、
	NMI				50	pF	T _a = 25
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	Icc*4		16 V _{CC} = 3.0V	28 V _{CC} = 3.6V	mA	f = 10MHz
	スリープ時			12 V _{CC} = 3.0V	22 V _{CC} = 3.6V	mA	f = 10MHz
	全モジュール ストップ時			12		mA	f = 10MHz、 V _{CC} = 3.0V(参考値)
	中速モード (_ф /32) 時			8.5		mA	f = 10MHz、 V _{CC} = 3.0V(参考値)
	サブアクティブ モード時			80	120	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	サブスリープ モード時			60	90	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	ウォッチモード時			8	12	μА	32.768kHz 水晶発振子 使用時、V _{CC} = 3.0V
	スタンバイ時* ³			0.01	5.0	μА	T _a 50 、 32.768kHz 未使用時
			_		20.0		50 < T _a 、 32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.2	1.0	mA	AV _{CC} = 3.0V
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
リファレンス	A/D、D/A 変換中	Al _{CC}		1.3	2.5	mA	V _{ref} = 3.0V
電源電流	A/D、D/A 变換待機時			0.01	5.0	μΑ	
RAM スタン/	でイ電圧	V_{RAM}	2.0			٧	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は Vcc に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、Vref AVcc としてください。
 - *2 消費電流値は、V_{IH} min = V_{CC}- 0.5V、V_{IL} max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに 内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 2.7V のとき、 V_{IH} min = V_{CC} × 0.9、 V_{IL} max = 0.3V とした場合の値です。
 - *4 Icc は下記の式に従って Vcc と f に依存します。

I_{CC} max = 1.0 (mA) +0.74 (mA/ (MHz × V)) × V_{CC} × f (通常動作時)

 I_{CC} max = 1.0 (mA) +0.58 (mA/ (MHz \times V)) \times V_{CC} \times f (スリープ時)

表 27.51 DC 特性(4)

条件(マスク ROM 版): V_{CC} = 2.2 ~ 3.6 V、 AV_{CC} = 2.2 ~ 3.6 V、 V_{ref} = 2.2 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、

T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)*¹

	項目	記号	min	typ	max	単位	測定条件
入力容量	RES	C_{in}			80	pF	$V_{in} = 0V$, $f = 1MHz$,
	NMI				50	pF	T _a = 25
	上記以外の全入力端子				15	pF	
消費電流*2	通常動作時	I _{CC} * ⁴		20	37	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				10	18	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	スリープ時			15	29	mA	f = 13.5MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
				7.5	14	mA	f = 6.25MHz
				V _{CC} = 3.0V	V _{CC} = 3.6V		
	全モジュール			15		mA	f = 13.5MHz、
	ストップ時						V _{CC} = 3.0V (参考値)
	中速モード			11		mA	f = 13.5MHz、
	(φ/32) 時						V _{CC} =3.0V (参考値)
	サブアクティブ			60	160	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	サブスリープ			35	90	μА	32.768kHz 水晶発振子
	モード時						使用時、V _{CC} = 3.0V
	ウォッチモード時			8	40	μА	32.768kHz 水晶発振子
							使用時、V _{CC} = 3.0V
	スタンバイ時* ³			0.01	10	μА	T _a 50 、
				V _{CC} = 3.0V	V _{CC} = 3.6V		32.768kHz 未使用時
					50		50 < T _a ,
					V _{CC} = 3.6V		32.768kHz 未使用時
アナログ	A/D、D/A 変換中	Alcc		0.8	1.5	mA	AV _{CC} = 3.0V
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
リファレンス	A/D、D/A 変換中	Alcc		1.3	2.5	mA	V _{ref} = 3.0V
電源電流	A/D、D/A 変換待機時			0.01	5.0	μА	
RAM スタン/	(イ電圧	V_{RAM}	2.0			V	

- 【注】 *1 A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref、AVss 端子を開放しないでください。A/D 変換器、D/A 変換器を使用しない場合でも、AVcc、Vref 端子は V_{CC} に接続するなどの方法で、2.0~3.6V の電圧を印加してください。このとき、V_{ref} AV_{CC} としてください。
 - *2 消費電流値は、V_{IH} min = V_{CC}- 0.5V、V_{IL} max = 0.5V の条件下で、すべての出力端子を無負荷状態にして、さらに 内蔵プルアップ MOS をオフ状態にした場合の値です。
 - *3 V_{RAM} V_{CC} < 2.2V のとき、 V_{IH} min = V_{CC} x 0.9、 V_{IL} max = 0.3V とした場合の値です。

*4 I_{CC} は下記の式に従って V_{CC} と f に依存します。

I_{CC} max = 1.0 (mA) +0.74 (mA/ (MHz x V)) x V_{CC} x f (通常動作時)
I_{CC} max = 1.0 (mA) +0.58 (mA/ (MHz x V)) x V_{CC} x f (スリープ時)

表 27.52 出力許容電流

条件(ZTAT 版、F-ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 V_{a} = -20 ~ +75 (通常仕様品)、 V_{a} = -40 ~ +85 (広温度範囲仕様品)

条件(マスク ROM 版): V_{CC} = 2.2 ~ 3.6V、 AV_{CC} = 2.2 ~ 3.6V、 V_{ref} = 2.2V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、 T_a = - 20 ~ +75 (通常仕様品)、 T_a = -40 ~ +85 (広温度範囲仕様品)

	項目		記号	min	typ	max	単位
出力 Low レベル許容電流	全出力端子	V _{CC} = 2.2 ~ 3.6V	l _{OL}	-	-	0.5	mA
(1 端子当たり)		V _{CC} = 2.7 ~ 3.6V		-	-	1.0	
出力 Low レベル許容電流	全出力端子の総和	V _{CC} = 2.2 ~ 3.6V	ΣI_{OL}	-	-	30	mA
(総和)		V _{CC} = 2.7 ~ 3.6V		-	-	60	
出力 High レベル許容電流	全出力端子	V _{CC} = 2.2 ~ 3.6V	- I _{OH}	-	-	0.5	mA
(1 端子当たり)		V _{CC} = 2.7 ~ 3.6V		-	-	1.0	
出力 High レベル許容電流	全出力端子の総和	V _{CC} = 2.2 ~ 3.6V	Σ - I _{OH}	-	-	15	mA
(総和)		V _{CC} = 2.7 ~ 3.6V		-	-	30	

【注】 LSI の信頼性を確保するため、出力電流値は表 27.52 の値を超えないようにしてください。

27.6.3 AC 特性

AC 測定条件を図 27.9 に示します。

(1) クロックタイミング

表 27.53 にクロックタイミングを示します。

表 27.53 クロックタイミング

条件 A(ZTAT 版): $V_{CC}=2.7\sim3.6V$ 、 $AV_{CC}=2.7\sim3.6V$ 、 $V_{ref}=2.7V\sim AV_{CC}$ 、 $V_{SS}=AV_{SS}=0V$ 、 $\phi=32.768$ kHz、 $2\sim10$ MHz、 $T_a=-20\sim+75$ (通常仕様品)、 $T_a=-40\sim+85$ (広温度範囲仕様品)

条件 B(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7~3.6V、AV_{CC} = 2.7~3.6V、V_{ref} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、 2~13.5MHz、 T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

条件 (マスク ROM 版): V_{CC} = 2.2 \sim 3.6V、 AV_{CC} = 2.2 \sim 3.6V、 V_{ref} = 2.2V \sim AV_{CC} , V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、2 \sim 6.25MHz、 T_a = - 20 \sim +75 (通常仕様品)、 T_a = - 40 \sim +85 (広温度範囲仕様品)

項目	記号	条件	‡ А	条件	B,	条件	- C	単位	測定条件
		min	max	min	max	min	max		
クロックサイクル時間	t _{cyc}	100	500	74	500	160	500	ns	図 27.10
クロックハイレベルパルス幅	t _{CH}	35		25		50		ns	
クロックローレベルパルス幅	t _{CL}	35		25		50		ns	
クロック立ち上がり時間	t _{Cr}		15		10		25	ns	
クロック立ち下がり時間	t _{Cf}		15		10		25	ns	
リセット発振安定時間 (水晶)	t _{OSC1}	20		20		40		ms	図 27.11
ソフトウェアスタンバイ発振安定 時間(水晶)	t _{OSC2}	8		8		16		ms	
外部クロック出力安定遅延時間	t _{DEXT}	500		500		1000		μS	図 27.11
サブクロック発振安定時間	t _{OSC3}		2		2		3	s	
サブクロック発振器発振周波数	f _{SUB}	32.	768	32.768		32.768		kHz	
サブクロック(φ _{SUB})サイクル時間	t _{SUB}	30).5	30).5	30.5		μS	

(2) 制御信号タイミング

表 27.54 に制御信号タイミングを示します。

表 27.54 制御信号タイミング

条件 A(ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

φ = 32.768kHz、2~10MHz、T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

条件 B(F-ZTAT 版、マスク ROM 版) : V_{CC} = 2.7~3.6V、AV_{CC} = 2.7~3.6V、V_{ref} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 32.768KHz、 2~13.5MHz、T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

条件 (マスク ROM 版): $V_{CC} = 2.2 \sim 3.6$ $V_{CC} = 2.2 \sim 3.6$ $V_{CC} = 2.2 \sim 3.6$ $V_{CC} = 2.2 \sim 4$ $V_{CC} = 2.2$

項目	記号	条件	Α	条件	В	条件	С	単位	測定条件
		min	max	min	max	min	max		
RES セットアップ時間	t _{RESS}	250		250		350		ns	図 27.12
RES パルス幅	t _{RESW}	20		20		20		t _{cyc}	
MRES セットアップ時間	t _{MRESS}	250		250		350		ns	
MRES パルス幅	t _{MRESW}	20		20		20		t _{cyc}	
NMI セットアップ時間	t _{NMIS}	250		250		350		ns	図 27.13
NMI ホールド時間	t _{NMIH}	10		10		10		ns	
NMI パルス幅 (ソフトウェアス タンパイモードからの復帰時)	t _{NMIW}	200		200		300		ns	
IRQ セットアップ時間	t _{IRQS}	250		250		350		ns	
IRQ ホールド時間	t _{IRQH}	10		10		10		ns	
IRQ パルス幅 (ソフトウェアス タンバイモードからの復帰時)	t _{IRQW}	200		200		300		ns	

(3) バスタイミング

表 27.55 にバスタイミングを示します。

表 27.55 バスタイミング

条件 A(ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

φ = 2 ~ 10MHz、T_a = - 20 ~ +75 (通常仕様品)、T_a = - 40 ~ +85 (広温度範囲仕様品)

条件 B(F-ZTAT 版、マスク ROM 版):V_{CC} = 2.7~3.6V、AV_{CC} = 2.7~3.6V、V_{ref} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 2~13.5MHz、 T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

項目	記号	条件	= A	条件	B	条件	C	単	測定
		min	max	min	max	min	max	位	条件
アドレス遅延時間	t _{AD}		60		50		90	ns	図 27.14
アドレス セットアップ時間	t _{AS}	$0.5 \times t_{cyc}$ -40		0.5 × t _{cyc} -30		0.5 × t _{cyc} -60		ns	~ 図 27.18
アドレス ホールド時間	t _{AH}	0.5 × t _{cyc} -20		0.5 × t _{cyc} -15		0.5 × t _{cyc} -30		ns	
CS 遅延時間	t _{CSD}		60		50		90	ns	
AS 遅延時間	t _{ASD}		60		50		90	ns	
RD 遅延時間 1	t _{RSD1}		60		50		90	ns	
RD 遅延時間 2	t _{RSD2}		60		50		90	ns	
リードデータ セットアップ時間	t _{RDS}	30		30		50		ns	
リードデータ ホールド時間	t _{RDH}	0		0		0		ns	
リードデータ アクセス時間 1	t _{ACC1}		1.0 × t _{cyc} -65		1.0 × t _{cyc} -65		1.0 × t _{cyc} -90	ns	
リードデータ アクセス時間 2	t _{ACC2}		1.5 × t _{cyc} -65		1.5 × t _{cyc} -65		1.5 × t _{cyc} -90	ns	
リードデータ アクセス時間 3	t _{ACC3}		2.0 × t _{cyc} -65		2.0 × t _{cyc} -65		2.0 × t _{cyc} -90	ns	
リードデータ アクセス時間 4	t _{ACC4}		2.5 × t _{cyc} -65		2.5 × t _{cyc} -65		2.5 × t _{cyc} -90	ns	
リードデータ アクセス時間 5	t _{ACC5}		3.0 × t _{cyc} -65		3.0 × t _{cyc} -65		3.0 × t _{cyc} -90	ns	
WR 遅延時間 1	t _{WRD1}		60		50		90	ns	
WR 遅延時間 2	t _{WRD2}		60		50		90	ns	
WR パルス幅 1	t _{WSW1}	1.0 × t _{cyc} -40		1.0 × t _{cyc} -30		1.0 × t _{cyc} -60		ns	
WR パルス幅 2	t _{WSW2}	1.5 × t _{cyc} -40		1.5 × t _{cyc} -30		1.5 × t _{cyc} -60		ns	

項目	記号	条件	= A	条件	В	条件	- C	単	測定
		min	max	min	max	min	max	位	条件
ライトデータ 遅延時間	t _{WDD}		80		70		100	ns	図 27.14 ~
ライトデータ セットアップ時間	t _{WDS}	0.5 × t _{cyc} -50		0.5 × t _{cyc} -37		0.5 × t _{cyc} -80		ns	図 27.18
ライトデータ ホールド時間	t _{WDH}	0.5 × t _{cyc} -30		0.5 × t _{cyc} -15		0.5 × t _{cyc} -60		ns	
WAIT セットアップ時間	t _{WTS}	60		50		90		ns	図 27.16
WAIT ホールド時間	t _{WTH}	10		10		10		ns	
BREQ セットアップ時間	t _{BRQS}	60		50		90		ns	図 27.19
BACK 遅延時間	t _{BACD}		60		50		90	ns	
バスフローティング 時間	t _{BZD}		100		80		160	ns	

(4) 内蔵周辺モジュールタイミング

表 27.56 に内蔵周辺タイミングを示します。

表 27.56 内蔵周辺タイミング

条件 A(ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0V、

φ = 32.768kHz、2~10MHz、T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

条件 B(F-ZTAT 版、マスク ROM 版) : V_{CC} = 2.7~3.6V、AV_{CC} = 2.7~3.6V、V_{ref} = 2.7V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、 $2 \sim 13.5 \text{MHz} \quad \text{T}_a = -20 \sim +75 \quad \text{(通常仕様品)} \quad \text{T}_a = -40 \sim +85 \quad \text{(広温度範囲仕様品)}$

条件 Q マスク ROM 版): V_{CC} = 2.2~3.6V、AV_{CC} = 2.2~3.6V、V_{ref} = 2.2V~AV_{CC}、V_{SS} = AV_{SS} = 0V、 ϕ = 32.768kHz、2~6.25MHz、 T_a = - 20~+75 (通常仕様品)、T_a = - 40~+85 (広温度範囲仕様品)

	項目		記号	条件	‡ A	条件	⊧B	条件	C	単	測定
				min	max	min	max	min	max	位	条件
I/O	出力データ遅延時間		t _{PWD}		100		100		150	ns	図 27.24
ポート	入力データセット	アップ時間	t _{PRS}	50		50		80			
	入力データセット	アップ時間	t _{PRH}	50		50		80			
TPU	タイマ出力遅延時間	5	t _{TOCD}		100		100		150	ns	図 27.25
	タイマ入力セット	アップ時間	t _{TICS}	50		40		60			
	タイマクロック入る 時間	カセットアップ	t _{TCKS}	50		40		60		ns	図 27.26
	タイマクロック	単エッジ指定	t _{TCKWH}	1.5		1.5		1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TCKWL}	2.5		2.5		2.5			
TMR	タイマ出力遅延時間	5	t _{TMOD}		100		100		150	ns	図 27.27
	タイマリセット人 時間	ロセットアップ	t _{TMRS}	50		50		80		ns	図 27.29
	タイマクロック人を時間	タイマクロック入力セットアップ 時間		50		50		80		ns	図 27.28
	タイマクロック	単エッジ指定	t _{TMCWH}	1.5		1.5		1.5		t _{cyc}	
	パルス幅	両エッジ指定	t _{TMCWL}	2.5		2.5		2.5			
WDT_1	BUZZ 出力遅延時間	1	t _{BUZD}		100		100		150	ns	図 27.30
SCI	入力クロック	調歩同期	t _{Scyc}	4		4		4		t _{cyc}	図 27.31
	サイクル	クロック同期		6		6		6			
	入力クロックパルス	ス幅	t _{SCKW}	0.4	0.6	0.4	0.6	0.4	0.6	t _{Scyc}	
	入力クロック立ち。	上がり時間	t _{SCKr}		1.5		1.5		1.5	$t_{\rm cyc}$	
	入力クロック立ち	下がり時間	t _{SCKf}		1.5		1.5		1.5		
	送信データ遅延時間		t _{TXD}		100		100		150	ns	図 27.32
	受信データセット?	アップ時間	t _{RXS}	100		75		150		ns	
	受信データホール (クロック同期)	· 時間	t _{RXH}	100		75		150		ns	
A/D 変換器	トリガ入力セットフ	アップ時間	t _{TRGS}	50		40		60		ns	図 27.33

27.6.4 A/D 变換特性

表 27.57 に A/D 変換特性を示します。

表 27.57 A/D 変換特性

条件 A(ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、

φ=2~10MHz、T_a=-20~+75 (通常仕様品)、T_a=-40~+85 (広温度範囲仕様品)

条件 B(F-ZTAT 版、マスク ROM 版): V_{CC} = 2.7 \sim 3.6 V^* 、 AV_{CC} = 2.7 \sim 3.6 V^* 、 V_{ref} = 2.7 V \sim 4 V_{CC} 、 V_{SS} = 4 V_{SS} = 0 V、 ϕ = 2 \sim 13.5 MHz、 V_{CC} + V_{CC

Ta = - 20~+75 (通常仕様品)、Ta = - 40~+85 (広温度範囲仕様品)

条件 C(マスク ROM 版): V_{CC} = 2.2 ~ 3.6V*、AV_{CC} = 2.2 ~ 3.6V*、V_{ref} = 2.2V ~ AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 2 ~ 6.25MHz、 T_a = -20 ~ +75 (通常仕様品)、T_a = -40 ~ +85 (広温度範囲仕様品)

項目		条件 A			条件 B			条件 C		単位
	min	typ	max	min	typ	max	min	typ	max	
分解能	10	10	10	10	10	10	10	10	10	ビット
変換時間	13.1			9.6			20.9			μs
アナログ入力容量			20			20			20	pF
許容信号源インピーダンス			5			5			5	kΩ
非直線性誤差			± 6.0			± 6.0			± 6.0	LSB
オフセット誤差			± 4.0			± 4.0			± 4.0	LSB
フルスケール誤差			± 4.0			± 4.0			± 4.0	LSB
量子化誤差			± 0.5			± 0.5			± 0.5	LSB
絶対精度			± 8.0			± 8.0			± 8.0	LSB

【注】 * ANO、AN1 は V_{CC} = AV_{CC} 時のみ使用可能です。

27.6.5 D/A 变換特性

表 27.58 に D/A 変換特性を示します。

表 27.58 D/A 变换特性

条件 A(ZTAT 版): V_{CC} = 2.7 ~ 3.6V、 AV_{CC} = 2.7 ~ 3.6V、 V_{ref} = 2.7V ~ AV_{CC} 、 V_{SS} = AV_{SS} = OV、

φ=2~10MHz、T_a=-20~+75 (通常仕様品)、T_a=-40~+85 (広温度範囲仕様品)

条件 C(マスク ROM 版): V_{CC} = 2.2~3.6V、AV_{CC} = 2.2~3.6V、V_{ref} = 2.2V~AV_{CC}、V_{SS} = AV_{SS} = 0V、φ = 2~6.25MHz、

T_a = -20~+75 (通常仕様品)、T_a = -40~+85 (広温度範囲仕様品)

項目	条件 A		条件 B		条件 C			単位	測定条件		
	min	typ	max	min	typ	max	min	typ	max		
分解能	8	8	8	8	8	8	8	8	8	ビット	
変換時間			10			10			10	μS	負荷容量 20pF
絶対精度*		± 2.0	± 3.0		± 2.0	± 3.0		± 3.0	± 4.0	LSB	負荷抵抗 2MΩ
			± 2.0			± 2.0			± 3.0	LSB	負荷抵抗 4MΩ

Rev.6.00 2010.03.18 27-81 RJJ09B0171-0600 【注】 * モジュールストップモード、ソフトウェアスタンバイモード、ウォッチモード、サブアクティブモード、およびサ ブスリープモード時は除きます。

27.6.6 フラッシュメモリ特性

表 27.59 にフラッシュメモリ特性を示します。

表 27.59 フラッシュメモリ特性

条件: V_{CC} = 2.7 ~ 3.6 V、 AV_{CC} = 2.7 ~ 3.6 V、 V_{ref} = 2.7 V ~ AV_{CC} 、 V_{SS} = AV_{SS} = 0 V、

V_{CC} = 3.0~3.6V(書き込み/消去時の動作電圧範囲)

Ta = - 20~+50 (書き込み/消去時の動作温度範囲;通常仕様品)

	項目	記号	min	typ	max	単位	測定条件
書き込み時間	*1*2*4	t _P	-	10	200	ms/128 バイト	
消去時間*1*3	_* 5	t _E	-	100	1200	ms/ブロック	
書き換え回数	Ż	N _{WEC}	100* ⁶	10000* ⁷	-	回数	
データ保持時	特間*⁸	t _{DRP}	10	-	-	年	
書き込み時	SWE1 ビットセット後の ウェイト時間* ¹	t _{sswe}	1	1	-	μs	
	PSU1 ビットセット後の ウェイト時間* ¹	t _{spsu}	50	50	-	μѕ	
	P1 ビットセット後の	t _{sp10}	8	10	12	μ\$	
	ウェイト時間* ¹ * ⁴	t _{sp30}	28	30	32	μ\$	1 n 6
		t _{sp200}	198	200	202	μS	7 n 1000
	P1 ビットクリア後の ウェイト時間* ¹	t _{cp}	5	5	-	μs	
	PSU1 ビットクリア後の ウェイト時間* ¹	t _{cpsu}	5	5	-	μѕ	
	PV1 ビットセット後の ウェイト時間* ¹	t _{spv}	4	4	-	μѕ	
	H'FF ダミーライト後の ウェイト時間* ¹	t _{spvr}	2	2	-	μs	
	PV1 ビットクリア後の ウェイト時間* ¹	t _{cpv}	2	2	-	μs	
	SWE1 ビットクリア後の ウェイト時間	t _{cswe}	100	100	-	μs	
	最大書き込み回数* ¹ * ⁴	N1	-	=	6* ⁴	回	
		N2	-	-	994* ⁴		

	項目	記号	min	typ	max	単位	測定条件
消去時	SWE1 ビットセット後の ウェイト時間* ¹	t _{sswe}	1	1	-	μs	
	ESU1 ビットセット後の ウェイト時間* ¹	t _{sesu}	100	100	-	μs	
	E1 ビットセット後の ウェイト時間* ¹ * ⁵	t _{se}	10	10	100	ms	
	E1 ビットクリア後の ウェイト時間* ¹	t _{ce}	10	10	-	μ\$	
	ESU1 ビットクリア後の ウェイト時間* ¹	t _{cesu}	10	10	-	μs	
	EV1 ビットセット後の ウェイト時間* ¹	t _{sev}	20	20	-	μs	
	H'FF ダミーライト後の ウェイト時間* ¹	t _{sevr}	2	2	-	μs	
	EV1 ビットクリア後の ウェイト時間* ¹	t _{cev}	4	4	-	μs	
	SWE1 ビットクリア後の ウェイト時間	t _{cswe}	100	100	-	μs	
	最大消去回数* ¹ * ⁵	N	-	-	100	回	

- 【注】 *1 各時間の設定は、書き込み/消去のアルゴリズムに従い、行ってください。
 - *2 128 バイト当たりの書き込み時間 (フラッシュメモリコントロールレジスタ 1 (FLMCR1) の P1 ビットをセットしているトータル期間を示します。書き込みペリファイ時間は含まれません)
 - *3 1 ブロックを消去する時間 (FLMCR1 の E1 ビットをセットしている期間を示します。消去ベリファイ時間は含まれません)
 - *4 書き込み時間の最大値

(t_p (max) = P1 ビットセット後のウェイト時間(t_{sp}) ×最大書き込み回数(N))(t_{sp30} + t_{sp10})×6+(t_{sp200})×994

*5 消去時間の最大値 (t_E (max)) に対して、E1 ビットセット後のウエイト時間 (t_{se}) と最大消去回数 (N) は以下の関係にあります。

 $t_E(max) = E1 ビットセット後のウェイト時間(t_{se}) x 最大消去回数(N)$

- *6 書き換え後のすべての特性を保証する min 回数です。 (保証は 1~ min 値の範囲です)
- *7 25 のときの参考値。(通常この値まで書き換えは機能するという目安です)
- *8 書き換えが min 値を含む仕様範囲内で行われたときのデータ保持特性です。

27.7 動作タイミング

27.7.1 クロックタイミング

クロックタイミングを以下に示します。




図 27.10 システムクロックタイミング




図 27.11 発振安定時間タイミング

27.7.2 制御信号タイミング

制御信号タイミングを以下に示します。




図 27.12 リセット入力タイミング




図 27.13 割り込み入力タイミング

27.7.3 バスタイミング

図 27.14~図 27.19 にバスタイミングを示します。




図 27.14 基本バスタイミング / 2 ステートアクセス




図 27.15 基本バスタイミング / 3 ステートアクセス




図 27.16 基本バスタイミング / 3 ステートアクセス 1 ウェイト




図 27.17 バースト ROM アクセスタイミング / 2 ステートアクセス




図 27.18 バースト ROM アクセスタイミング / 1 ステートアクセス




図 27.19 外部バス権解放タイミング




図 27.20 DMAC シングルアドレス転送タイミング / 2 ステートアクセス




図 27.21 DMAC シングルアドレス転送タイミング / 3 ステートアクセス




図 27.22 DMAC TEND 出力タイミング




図 27.23 DMAC DREQ 入力タイミング

27.7.4 内蔵周辺モジュールタイミング

図 27.24~図 27.34 に内蔵周辺モジュールタイミングを示します。




図 27.24 I/O ポート入出力タイミング




図 27.25 TPU 入出力タイミング




図 27.26 TPU クロック入力タイミング




図 27.27 8 ビットタイマ出力タイミング




図 27.28 8 ビットタイマクロック入力タイミング




図 27.29 8 ビットタイマリセット入力タイミング




図 27.30 WDT_1 出力タイミング




図 27.31 SCK クロック入力タイミング




図 27.32 SCI 入出力タイミング / クロック同期式モード




図 27.33 A/D 変換器外部トリガ入力タイミング




図 27.34 I²C バスインタフェース入出力タイミング【オプション】

27.8 使用上の注意事項

F-ZTAT 版とマスク ROM 版は、本マニュアルに記載の電気的特性を満足していますが、製造プロセスの相異、内蔵 ROM の相異、レイアウトパターンの相異などにより、電気的特性の実力値や動作マージン、ノイズマージンなどは異なる場合があります。

F-ZTAT 版を使用してのシステムの評価試験を行う場合には、マスク ROM 版への切り替え時にマスク ROM 版 についても同等の評価試験を行ってください。

付録

A. 各端子状態における I/O ポートの状態

ポート名	MCU	パワーオン	マニュアル	ハードウェア	ソフトウェア	バス権	プログラム
端子名	動作	リセット	リセット	スタンバイ	スタンバイ	解放状態	実行状態、
	モード			モード	モード、		スリープモード、
					ウォッチモード		サブスリープ
							モード
P17 ~ P14	4 ~ 7	Т	keep	Т	keep	keep	入出力ポート
P13/TIOCD0/	7	Т	keep	Т	keep	keep	入出力ポート
TCLKB/A23							
P12/ TIOCC0/							
TCLKA/A22							
P11/TIOCB0/A21							
AEn ビットでア	4~6	Т	keep	Т	[OPE = 0]	Т	アドレス出力
ドレス出力選択					Т		
					[OPE = 1]		
					keep		
ポート選択	4~6	Т	keep	Т	keep	keep	入出力ポート
P10/TIOCA0/	7	Т	keep	Т	keep	keep	入出力ポート
DACKO*3/A20							
AEn ビットでア	4、5	L	keep	Т	[OPE = 0]	Т	アドレス出力
ドレス出力選択					Т		
					[OPE = 1]		
	6	Т			keep		
ポート選択	4~6	T* ¹	keep	Т	keep	keep	入出力ポート
ポート3	4 ~ 7	Т	keep	Т	keep	keep	入出力ポート
ポート 4	4~7	Т	Т	Т	Т	Т	入力ポート
P77 ~ P74	4 ~ 7	Т	keep	Т	keep	keep	入出力ポート
P73/TMO1/TEND1*3/CS7	7	Т	keep	Т	keep	keep	入出力ポート
P72/TMO0/TEND0*3/CS6	4~6	Т	keep	Т	[DDR · OPE = 0]	Т	[DDR = 0]
P71/TMRI23*2/TMCI23*2/	,				Т		入力ポート
DREQ1*3/CS5					[DDR • OPE = 1]		[DDR = 1]
P70/TMRI01/					Н		<u>CS7</u> ~ <u>CS4</u>
TMCI01/DREQ0*3/CS4							

	ポー	卜名	MCU	パワーオン	マニュアル	ハードウェア	ソフトウェア	バス権	プログラム
	端子	名	動作	リセット	リセット	スタンバイ	スタンバイ	解放状態	実行状態、
			モード			モード	モード、		スリープモード、
							ウォッチモード		サブスリープ
									モード
P9	7/DA1* ⁴		4~7	Т	Т	Т	[DAOEn = 1]	keep	入力ポート
P9	6/DA0* ⁴						keep		
							[DAOEn = 0]		
							Т		
ポー	- F A		7	T	keep	Т	keep	keep	入出力ポート
	AEn E	ニットでア	4、5	L	keep	Т	[OPE = 0]	Т	アドレス出力
	ドレス	.出力選択					Т		
							[OPE = 1]		
			6	Т			keep		
	ポート	選択	4~6	T* ¹	keep	Т	keep	keep	入出力ポート
ポー	- ト B		7	Т	keep	Т	keep	keep	入出力ポート
	AEn E	ごットでア	4、5	L	keep	Т	[OPE = 0]	Т	アドレス出力
	ドレス	.出力選択					Т		
							[OPE = 1]		
			6	Т			keep		
	ポート	選択	4~6	T* ¹	keep	Т	keep	keep	入出力ポート
ポ-	- F C		4、5	L	keep	Т	[OPE = 0]	Т	アドレス出力
							Т		
							[OPE = 1]		
							keep		
			6	Т	keep	Т	[DDR • OPE = 0]	Т	[DDR = 0]
							Т		入力ポート
							[DDR • OPE = 1]		[DDR = 1]
							keep		アドレス出力
			7	Т	keep	Т	keep	keep	入出力ポート
ポ・	- F D		4~6	Т	Т	Т	Т	Т	データバス
			7	Т	keep	Т	keep	keep	入出力ポート
ポ・	- F E	8ビッ	4~6	Т	keep	Т	keep	keep	入出力ポート
		トバス							
		16 ビッ	4~6	Т	Т	Т	Т	Т	データバス
		トバス	7	Т	keep	Т	keep	keep	入出力ポート

	ポート名	MCU	パワーオン	マニュアル	ハードウェア	ソフトウェア	バス権	プログラム
	端子名	動作	リセット	リセット	スタンバイ	スタンバイ	解放状態	実行状態、
		モード			モード	モード、		スリープモード、
						ウォッチモード		サブスリープ
								モード
PF	-7/φ	4~6	クロック	[DDR = 0]	Т	[DDR = 0]	[DDR = 0]	[DDR = 0]
			出力	入力ポート		入力ポート	入力ポート	入力ポート
				[DDR = 1]		[DDR = 1]	[DDR = 1]	[DDR = 1]
				クロック出力		н	クロック出力	クロック出力
		7	Т	keep	Т	[DDR = 0]	[DDR = 0]	[DDR = 0]
						入力ポート	入力ポート	入力ポート
						[DDR = 1]	[DDR = 1]	[DDR = 1]
						н	クロック出力	クロック出力
PF	F6/AS	4~6	Н	Н	Т	[OPE = 0]	Т	AS, RD, HWR
PF	5/RD					Т		
PF	4/HWR					[OPE = 1]		
						Н		
		7	Т	keep	Т	keep	keep	入出力ポート
PF	3/LWR/ADTRG/	7	Т	keep	Т	keep	keep	入出力ポート
ĪR	Q3							
	8 ビットバス	4~6	(モード 4)	keep	Т	keep	keep	入出力ポート
			Н					
	16 ビットバス	4~6	(モード 5、	Н	Т	[OPE = 0]	Т	LWR
			6)			Т		
			Т			[OPE = 1]		
						Н		
PF	-2/WAIT	4~6	Т	keep	Т	[WAITE = 0]	[WAITE = 0]	[WAITE = 0]
						keep	keep	入出力ポート
						[WAITE = 1]	[WAITE = 1]	[WAITE = 1]
						Т	Т	WAIT
		7	Т	keep	Т	keep	keep	入出力ポート
PF	1/BACK/BUZZ	4~6	Т	keep	Т	[BRLE = 0]	L	[BRLE = 0]
						keep		入出力ポート
l						[BRLE = 1]		[BRLE = 1]
						н		BACK
L		7	Т	keep	Т	keep	keep	入出力ポート
PF	F0/BREQ/IRQ2	4~6	Т	keep	Т	[BRLE = 0]	Т	[BRLE = 0]
						keep		入出力ポート
						[BRLE = 1]		[BRLE = 1]
						Т		BREQ
		7	Т	keep	Т	keep	keep	入出力ポート
-			•			•	•	•

ポート名	MCU	パワーオン	マニュアル	ハードウェア	ソフトウェア	バス権	プログラム
端子名	動作	リセット	リセット	スタンバイ	スタンバイ	解放状態	実行状態、
	モード			モード	モード、		スリープモード、
					ウォッチモード		サブスリープ
							モード
PG4/CS0	4、5	Н	keep	Т	[DDR • OPE = 0]	Т	[DDR = 0]
					Т		入力ポート
					[DDR • OPE = 1]		[DDR = 1]
					н		CS0
							(スリープモー
							ド、サブスリープ
	6	Т					モード時H)
	7	Т	keep	Т	keep	keep	入出力ポート
PG3/ CS1	4~6	Т	keep	Т	[DDR • OPE = 0]	Т	[DDR = 0]
PG2/CS2					Т		入力ポート
PG1/CS3/IRQ7					[DDR • OPE = 1]		[DDR = 1]
					н		CS1 ~ CS3
	7	Т	keep	Т	keep	keep	入出力ポート
PG0/ĪRQ6	4~7	Т	keep	Т	keep	keep	入出力ポート

【記号説明】

H : High レベル L : Low レベル

T : ハイインピーダンス

keep : 入力ポートはハイインピーダンス、出力ポートは保持

DDR : データディレクションレジスタ

OPE : 出力ポートイネーブル WAITE: ウェイト入力イネーブル BRLE: バスリリースイネーブル

【注】 *1 モード 4、5 では L (アドレス入力)

*2 H8S/2237 グループ、H8S/2227 グループにはありません。

*3 H8S/2239 グループのみです。

*4 H8S/2227 グループにはありません。

B. 型名一覧

表 B.1 H8S/2258 グループ型名一覧

	製品分類		製品型名	マーク型名	パッケージ
H8S/2258	フラッシュ	標準品	HD64F2258	HD64F2258TE13	100 ピン TQFP (TFP-100B)
	メモリ版			HD64F2258F13	100ピンQFP (FP-100A)
				HD64F2258FA13	100 ピン QFP (FP-100B)
	マスク	標準品	HD6432258	HD6432258(***)TE	100 ピン TQFP (TFP-100B)
	ROM 版			HD6432258(***)F	100ピンQFP (FP-100A)
				HD6432258(***)FA	100 ピン QFP (FP-100B)
			HD6432256	HD6432256(***)TE	100 ピン TQFP (TFP-100B)
				HD6432256(***)F	100ピンQFP (FP-100A)
				HD6432256(***)FA	100ピンQFP (FP-100B)
		I ² C バスイン	HD6432258W	HD6432258W(***)TE	100 ピン TQFP (TFP-100B)
		タフェース		HD6432258W(***)F	100ピンQFP (FP-100A)
		内蔵品		HD6432258W(***)FA	100 ピン QFP (FP-100B)
			HD6432256W	HD6432256W(***)TE	100 ピン TQFP (TFP-100B)
				HD6432256W(***)F	100ピンQFP (FP-100A)
				HD6432256W(***)FA	100ピンQFP (FP-100B)

【記号説明】 (***)は ROM コードです。

【注】 F-ZTAT 版標準品には I²C パスインタフェースを標準で内蔵しています。 各製品の状況につきましては、当社営業担当者に確認してください。

表 B.2 H8S/2239 グループ型名一覧

	製品分類		製品型名	マーク型名	パッケージ
H8S/2239	フラッシュ	標準品	HD64F2239	HD64F2239TE20	100 ピン TQFP (TFP-100B)
	メモリ版			HD64F2239TF20	100ピンTQFP (TFP-100G)
				HD64F2239FA20	100 ピン QFP (FP-100B)
				HD64F2239BQ20	112 ピン TFBGA (TBP-112A)
				HD64F2239TE16	100 ピン TQFP (TFP-100B)
				HD64F2239TF16	100 ピン TQFP (TFP-100G)
				HD64F2239FA16	100 ピン QFP (FP-100B)
				HD64F2239BQ16	112 ピン TFBGA (TBP-112A)
	マスク	標準品	HD6432239	HD6432239(***)TE	100 ピン TQFP (TFP-100B)
	ROM 版			HD6432239(***)TF	100 ピン TQFP (TFP-100G)
				HD6432239(***)FA	100ピンQFP (FP-100B)
		I²C バスイン	HD6432239W	HD6432239W(***)TE	100 ピン TQFP (TFP-100B)
		タフェース		HD6432239W(***)TF	100 ピン TQFP (TFP-100G)
		内蔵品		HD6432239W(***)FA	100 ピン QFP (FP-100B)

【記号説明】 (***)は ROM コードです。

【注】 F-ZTAT 版標準品には I²C バスインタフェースを標準で内蔵しています。 各製品の状況につきましては、当社営業担当者に確認してください。

表 B.3 H8S/2238 グループ型名一覧

製品分類			製品型名	マーク型名	パッケージ (コード)
H8S/2238B	H8S/2238B フラッシュ 5V		HD64F2238B	HD64F2238BTE13	100 ピン TQFP (TFP-100B)
	メモリ版			HD64F2238BTF13	100 ピン TQFP (TFP-100G)
				HD64F2238BF13	100 ピン QFP (FP-100A)
				HD64F2238BFA13	100 ピン QFP (FP-100B)
	マスク	5V 品	HD6432238B	HD6432238B(***)TE	100 ピン TQFP (TFP-100B)
	ROM 版			HD6432238B(***)TF	100 ピン TQFP (TFP-100G)
				HD6432238B(***)F	100ピンQFP (FP-100A)
				HD6432238B(***)FA	100 ピン QFP (FP-100B)
		ℓ ² C バスインタ	HD6432238BW	HD6432238BW(***)TE	100 ピン TQFP (TFP-100B)
		フェース		HD6432238BW(***)TF	100 ピン TQFP (TFP-100G)
		内蔵品		HD6432238BW(***)F	100 ピン QFP (FP-100A)
		(5V品)		HD6432238BW(***)FA	100ピンQFP(FP-100B)
H8S/2238R	フラッシュ	3V 品	HD64F2238R	HD64F2238RTE13	100 ピン TQFP (TFP-100B)
	メモリ版			HD64F2238RTF13	100 ピン TQFP (TFP-100G)
				HD64F2238RFA13	100 ピン QFP (FP-100B)
				HD64F2238RBQ13	112 ピン TFBGA (TBP-112A)
				HD64F2238RBR13	112 ピン LFBGA (BP-112)
		2.2V 品	HD64F2238R	HD64F2238RTE6	100 ピン TQFP (TFP-100B)
				HD64F2238RTF6	100 ピン TQFP (TFP-100G)
				HD64F2238RFA6	100 ピン QFP (FP-100B)
				HD64F2238RBQ6	112 ピン TFBGA (TBP-112A)
				HD64F2238RBR6	112 ピン LFBGA (BP-112)
	マスク	3.0V 品	HD6432238R	HD6432238R(***)TE	100 ピン TQFP (TFP-100B)
	ROM 版	2.2V 品		HD6432238R(***)TF	100 ピン TQFP (TFP-100G)
				HD6432238R(***)FA	100 ピン QFP (FP-100B)
		I ² C バスインタ	HD6432238RW	HD6432238RW(***)TE	100 ピン TQFP (TFP-100B)
		フェース		HD6432238RW(***)TF	100ピンTQFP (TFP-100G)
		内蔵品 (3V品)		HD6432238RW(***)FA	100 ピン QFP (FP-100B)

製品分類			製品型名	マーク型名	パッケージ (コード)
H8S/2236B	マスク	5V 品	HD6432236B	HD6432236B(***)TE	100 ピン TQFP (TFP-100B)
	ROM 版			HD6432236B(***)TF	100 ピン TQFP (TFP-100G)
				HD6432236B(***)F	100 ピン QFP (FP-100A)
				HD6432236B(***)FA	100ピンQFP(FP-100B)
	I ² C バスイ フェース		HD6432236BW	HD6432236BW(***)TE	100 ピン TQFP (TFP-100B)
				HD6432236BW(***)TF	100 ピン TQFP (TFP-100G)
		内蔵品 (5V品)		HD6432236BW(***)F	100 ピン QFP (FP-100A)
				HD6432236BW(***)FA	100 ピン QFP (FP-100B)
H8S/2236R	マスク	3.0V 品、	HD6432236R	HD6432236R(***)TE	100 ピン TQFP (TFP-100B)
	ROM 版	2.2V 品 I ² C バスインタ フェース		HD6432236R(***)TF	100 ピン TQFP (TFP-100G)
				HD6432236R(***)FA	100 ピン QFP (FP-100B)
			HD6432236RW	HD6432236RW(***)TE	100 ピン TQFP (TFP-100B)
				HD6432236RW(***)TF	100 ピン TQFP (TFP-100G)
		内蔵品		HD6432236RW(***)FA	100ピンQFP(FP-100B)
		(3V品)			

【記号説明】 (***)は ROM コードです。

【注】 各製品の状況につきましては、当社営業担当者に確認してください。

表 B.4 H8S/2237 グループ、H8S/2227 グループ型名一覧

製品分類		製品型名	マーク型名	パッケージ (コード)
H8S/2237	S/2237 PROM 版		HD6472237TE10	100 ピン TQFP (TFP-100B)
			HD6472237TF10	100 ピン TQFP (TFP-100G)
			HD6472237F10	100ピンQFP(FP-100A)
			HD6472237FA10	100ピンQFP(FP-100B)
	マスク ROM 版	HD6432237	HD6432237(***)TE	100 ピン TQFP (TFP-100B)
			HD6432237(***)TF	100 ピン TQFP (TFP-100G)
			HD6432237(***)F	100ピンQFP(FP-100A)
			HD6432237(***)FA	100ピンQFP(FP-100B)
H8S/2235	マスク ROM 版	HD6432235	HD6432235(***)TE	100 ピン TQFP (TFP-100B)
			HD6432235(***)TF	100 ピン TQFP (TFP-100G)
			HD6432235(***)F	100ピンQFP(FP-100A)
			HD6432235(***)FA	100 ピン QFP (FP-100B)
H8S/2233	マスク ROM 版	HD6432233	HD6432233(***)TE	100 ピン TQFP (TFP-100B)
			HD6432233(***)TF	100 ピン TQFP (TFP-100G)
			HD6432233(***)F	100ピンQFP(FP-100A)
			HD6432233(***)FA	100 ピン QFP (FP-100B)
H8S/2227	フラッシュメモリ版	HD64F2227	HD64F2227TE13	100 ピン TQFP (TFP-100B)
			HD64F2227TF13	100 ピン TQFP (TFP-100G)
	マスク ROM 版	HD6432227	HD6432227(***)TE	100 ピン TQFP (TFP-100B)
			HD6432227(***)TF	100 ピン TQFP (TFP-100G)
			HD6432227(***)F	100 ピン QFP (FP-100A)
			HD6432227(***)FA	100 ピン QFP (FP-100B)
H8S/2225*	マスク ROM 版	HD6432225	HD6432225(***)TE	100 ピン TQFP (TFP-100B)
			HD6432225(***)TF	100 ピン TQFP (TFP-100G)
			HD6432225(***)FA	100 ピン QFP (FP-100B)
H8S/2224*	マスク ROM 版	HD6432224	HD6432224(***)TE	100 ピン TQFP (TFP-100B)
			HD6432224(***)TF	100 ピン TQFP (TFP-100G)
			HD6432224(***)FA	100 ピン QFP (FP-100B)
H8S/2223*	マスク ROM 版	HD6432223	HD6432223(***)TE	100 ピン TQFP (TFP-100B)
			HD6432223(***)TF	100 ピン TQFP (TFP-100G)
			HD6432223(***)FA	100 ピン QFP (FP-100B)

【記号説明】 (***)は ROM コードです。

【注】 * HD6432225、HD6432224、HD6432223 には、100 ピン QFP(FP-100A)はありません。100 ピン QFP(FP-100A) をご使用の場合は、HD6432235(***)F、HD6432233(***)F、HD6432227(***)F をご使用ください。

C. 外形寸法図




図 C.1 外形寸法図 (TFP-100B)




図 C.2 外形寸法図 (TFP-100G)




図 C.3 外形寸法図 (FP-100A)




図 C.4 外形寸法図 (FP-100B)




図 C.5 外形寸法図 (BP-112)




図 C.6 外形寸法図 (TBP-112A、TBP-112AV)

索引

16 ビットアクセス空間	7-16	DMATCR	8-22, 26-7, 26-18, 26-28
16 ビットカウントモード	12-14	DMAWER	8-20, 26-7, 26-18, 26-28
16 ビットタイマパルスユニッ	ット11-1	DMA コントローラ (DM	MAC) 8-1
8 ビットアクセス空間	7-15	DTCER	26-4, 26-13, 26-24
8 ビットタイマ	12-1	DTC ベクタテーブル	9-8
A/D 変換器	17-1	DTVECR	9-6, 26-4, 26-13, 26-24
A/D 変換時間	17-10	EA 拡張部	2-28
ABWCR	7-4, 26-6, 26-15, 26-26	EBR1	20-13, 26-10, 26-20, 26-30
ADCR	17-6, 26-9, 26-20, 26-29	EBR2	20-14, 26-10, 26-20, 26-30
ADCSR	17-5, 26-9, 26-20, 26-29	ERI	15-68
ADDR	17-4, 26-9, 26-20, 26-29	ETCR	8-6, 26-6, 26-16, 26-26
ADI	17-12	FLMCR1	20-11, 26-10, 26-20, 26-30
ASTCR	7-4, 26-6, 26-15, 26-26	FLMCR2	20-12, 26-10, 26-20, 26-30
BARA	6-2, 26-3, 26-13, 26-24	FLPWCR	20-17, 26-10, 26-20, 26-30
BARB	6-2, 26-3, 26-13, 26-24	I ² C バスインタフェース	16-1
Bcc	2-25	I ² C バスフォーマット	16-19
BCRA	6-3, 26-4, 26-13, 26-24	ICCR	26-8, 26-19, 26-28
BCRB	6-3, 26-4, 26-13, 26-24	ICDR	16-5, 26-8, 26-19, 26-28
BCRH	7-7, 26-6, 26-16, 26-26	ICMR	16-8, 26-9, 26-19, 26-28
BCRL	26-6, 26-16, 26-26	ICSR	16-15, 26-8, 26-19, 26-28
BRR	15-20, 26-8, 26-19, 26-28	IER	5-5, 26-4, 26-13, 26-24
CMIA	12-15	IOAR	8-5, 26-6, 26-16, 26-26
CMIB	12-15	IPR	5-4, 26-5, 26-15, 26-25
CPU	2-1	ISCR	5-5, 26-4, 26-13, 26-24
CRA	9-4, 26-2, 26-11, 26-22	ISR	5-7, 26-4, 26-13, 26-24
CRB	9-5, 26-2, 26-11, 26-22	LPWRCR	23-3, 26-3, 26-13, 26-23
D/A 変換器	18-1	MAR	8-5, 26-6, 26-16, 26-26
DACR	18-3, 26-3, 26-12, 26-23	MDCR	
DADR	18-2, 26-3, 26-12, 26-23	MRA	9-3, 26-2, 26-11, 26-22
DAR	9-4, 26-2, 26-11, 26-22	MRB	9-4, 26-2, 26-11, 26-22
DDCSWR	16-18, 26-3, 26-12, 26-23	MSTPCR	24-7, 26-3, 26-13, 26-23
DEND0A	8-61	NMI 割り込み	5-7
DEND0B	8-61	OVI	12-15
DEND1A	8-61	P1DDR	10-4, 26-4, 26-13, 26-24
DEND1B	8-61	P1DR	10-5, 26-6, 26-17, 26-26
DMABCR	8-12, 26-8, 26-18, 26-28	P3DDR	10-10, 26-4, 26-13, 26-24
DMACR	8-6, 26-7, 26-18, 26-28	P3DR	10-11, 26-6, 26-17, 26-26

P3ODR10-12, 26-4, 26-14, 26-24	RSTCSR13-7, 26-8, 26-19, 26-28
P7DDR10-17, 26-4, 26-13, 26-24	RXI
P7DR10-17, 26-6, 26-17, 26-26	SAR9-4, 26-2, 26-9, 26-11, 26-19, 26-22, 26-28
PADDR	SARX
PADR10-22, 26-6, 26-17, 26-26	SBYCR
PAODR 10-23, 26-4, 26-14, 26-24	SCKCR23-2, 26-3, 26-12, 26-23
PAPCR10-22, 26-4, 26-14, 26-24	SCMR 15-19, 26-8, 26-19, 26-28
PBDDR10-25, 26-4, 26-13, 26-24	SCR15-10, 26-8, 26-19, 26-28
PBDR10-26, 26-6, 26-17, 26-26	SCRX16-10, 26-3, 26-12, 26-23
PBPCR10-27, 26-4, 26-14, 26-24	SEMR_015-27, 26-3, 26-13, 26-23
PCDDR10-32, 26-4, 26-13, 26-24	SMR15-7, 26-8, 26-19, 26-28
PCDR10-32, 26-6, 26-17, 26-27	SSR 15-14, 26-8, 26-19, 26-28
PCPCR10-33, 26-4, 26-14, 26-24	SWDTEND 9-16
PC プレークコントローラ6-1	SYSCR3-3, 26-3, 26-12, 26-23
PDDDR10-35, 26-4, 26-14, 26-24	TCI0V11-63
PDDR10-35, 26-7, 26-17, 26-27	TCI1U11-63
PDPCR10-36, 26-4, 26-14, 26-24	TCI1V11-63
PEDDR10-38, 26-4, 26-14, 26-24	TCI2U11-63
PEDR10-38, 26-7, 26-17, 26-27	TCI2V11-63
PEPCR10-39, 26-4, 26-14, 26-24	TCI3V11-63
PFCR7-9, 26-3, 26-13, 26-23	TCI4U11-63
PFDDR10-41, 26-4, 26-14, 26-24	TCI4V11-63
PFDR10-41, 26-7, 26-17, 26-27	TCI5U11-63
PGDDR10-44, 26-4, 26-14, 26-24	TCI5V11-63
PGDR10-45, 26-7, 26-17, 26-27	TCNT11-35, 13-3, 26-7, 26-8,
PORT110-5, 26-10, 26-20, 26-30	
PORT310-11, 26-10, 26-20, 26-30	TCNT のカウントタイミング12-10
PORT410-16, 26-10, 26-20, 26-30	TCORA12-4, 26-8, 26-18, 26-28
PORT710-18, 26-10, 26-20, 26-30	TCORB 12-4, 26-8, 26-18, 26-28
PORT910-21, 26-10, 26-20, 26-30	TCR11-9, 12-4, 26-7, 26-8, 26-17, 26-18, 26-27, 26-28
PORTA10-22, 26-10, 26-20, 26-30	TCSR12-6, 13-3, 26-8, 26-18, 26-28
PORTB10-26, 26-10, 26-20, 26-30	TDR 15-6, 26-8, 26-19, 26-28
PORTC10-33, 26-10, 26-21, 26-30	TEI
PORTD10-36, 26-10, 26-21, 26-30	TGI0A
PORTE10-39, 26-10, 26-21, 26-30	TGI0B
PORTF10-42, 26-10, 26-21, 26-30	TGI0C11-63
PORTG10-45, 26-10, 26-21, 26-30	TGI0D
PROM22-1	TGI1A
RAM19-1	TGI1B11-63
RAMER20-16, 26-6, 26-16, 26-26	TGI2A11-63
RDR15-6, 26-8, 26-19, 26-28	TGI2B11-63
ROM20-1	TGI3A11-63
RSR15-6	TGI3B11-63

TGI3C	11-63	クロック発振器	23-1
TGI3D	11-63	コンディションコードレジスタ	2-12
TGI4A	11-63	コンディションフィールド	2-28
TGI4B	11-63	コンペアマッチカウントモード	12-14
TGI5A	11-63	コンペアマッチによる波形出力	11-40
TGI5B	11-63	サイクルスチールモード	8-47
TGR	11-36, 26-7, 26-17, 26-27	サプアクティブモード	24-16
TIER	11-32, 26-7, 26-17, 26-27	サブスリープモード	24-15, 24-16
TIOR	11-15, 26-7, 26-17, 26-27	シーケンシャルモード	8-26
TMDR	11-14, 26-7, 26-17, 26-27	システム制御命令	2-26
TSR	11-33, 26-7, 26-17, 26-27	シフト命令	2-22
TSTR	11-36, 26-5, 26-15, 26-25	シリアルコミュニケーションインタフェー	ス15-1
TSYR	11-37, 26-5, 26-15, 26-25	シリアルフォーマット	16-19
TXI	15-68	シングルアドレスモード	8-34, 8-54
WCRH	7-5, 26-6, 26-15, 26-26	シングルモード	17-8
WCRL	7-5, 26-6, 26-15, 26-26	スキャンモード	17-9
WOVI	13-11	スタックの状態	4-7
アイドルサイクル	7-29	スタックポインタ(SP)	2-10
アイドルモード	8-29	スタック構造	2-4, 2-7
アドバンストモード	2-6	スマートカード	15-1
アドレスマップ	3-6	スマートカードインタフェース	15-55
アドレス空間	2-8	スリープモード	24-9
アドレッシングモード	2-29	ソフトウェアスタンバイモード	24-10
アナログ入力チャネル	17-4	ソフトウェアによる起動	9-19
イミディエイト	2-31	ソフトウェアプロテクト	20-28
イレース / イレースベリファ	イ20-26	ソフトウェア起動	9-20
インターバルタイマモード.	13-9	ソフトウェア起動割り込み用ベクタ番号	9-6
インプットキャプチャ機能.	11-42	チェイン転送	9-15
ウェイト制御	7-26	ディスプレースメント付きレジスタ間接	2-29
ウォッチドッグタイマ	13-1	データディレクションレジスタ	10-1
ウォッチドッグタイマモート	÷13-8	データトランスファコントローラ	9-1
ウォッチモード	24-14, 24-15, 24-16	データレジスタ	10-1
エクステンドレジスタ	2-11	データ転送命令	2-19
エミュレーション	20-22	デュアルアドレスモード	8-46
エラープロテクト	20-28	トグル出力	11-40
オートリクエストによる起動	肋8-24	トラップ命令例外処理	4-6
オーバフロー	13-9	トレース例外処理	4-5
オーバランエラー	15-38	ノイズ除去回路	16-40
オープンドレインコントロー	-ルレジスタ10-1	ノーマルモード	8-38, 9-12
オペレーションフィールド.	2-28	バースト ROM インタフェース	7-27
オンボードプログラミング .	20-18	バーストモード	8-48
	12-14	ハードウェアスタンバイモード	24-13
クロック同期式モード	15-47	ハードウェアプロテクト	20-28

バスアービトレーション	7-34
バスコントローラ	7-1
バスサイクル	7-13
バス制御	7-10
パリティエラー	15-38
パルス出力	12-9
ビットレート	15-20
ビット操作命令	2-23
ブートモード	20-18
フラッシュメモリ	20-1
フリーランニングカウント動作	11-39
プリデクリメントレジスタ間接	2-30
ブレーク	15-70
ブレークアドレス	6-4
ブレーク条件	6-4
フレーミングエラー	15-38
プログラム / プログラムベリファイ	20-24
プログラムカウンタ	2-11
プログラムカウンタ相対	2-31
ブロック転送モード	8-41, 9-14
ブロック転送命令	2-27
ポートレジスタ	10-1
ポストインクリメントレジスタ間接	2-30
マーク状態	15-70
マスク ROM	21-1
マルチプロセッサ通信機能	15-42
メモリサイクル	7-13
メモリ間接	2-31
モジュールストップモード	24-14
ユーザプログラムモード	20-21
ライタモード	20-29
リセット	4-3
リセット例外処理	4-3
リピートモード	8-31, 9-13
レジスタアドレス一覧(アドレス順)	26-2
レジスタの構成	2-9
レジスタビット一覧	26-11
レジスタフィールド	2-28
しょごフィカー 原ケ	20.4

レジスタ間接	2-29
レジスタ情報	9-8
レジスタ直接	2-29
外部トリガ	17-11
外部リクエストによる起動	8-24
各動作モードにおけるレジスタの状態	26-22
割り込みコントローラ	5-1
割り込みマスクビット	2-12
割り込み制御モード	5-12
割り込み例外処理	4-5
割り込み例外処理シーケンス	5-19
割り込み例外処理ベクタテーブル	5-9
基本バスインタフェース	7-15
算術演算命令	2-20
実効アドレス	2-32
周期カウント動作	11-39
書き込み / 消去プロテクト	20-28
消去プロック	20-6
絶対アドレス	2-30
端子機能	1-42
中速モード	24-8
調歩同期式モード	15-31
直接遷移	24-17
低消費電力状態	24-1
転送モード	8-25
動作モードの選択	3-1
動作モード別ピン配置一覧	1-20
内部バスマスタ	
内部プロック図	
入力プルアップ MOS	
汎用レジスタ	
複数チャネルの動作	
分岐命令	
命令セット	
有効ストローブ	
例外処理	
/// ~ 例外処理ベクタテーブル	
論理演算命令	

ルネサス16ビットシングルチップマイクロコンピュータ ハードウェアマニュアル H8S/2258グループ、H8S/2239グループ、H8S/2238グループ、 H8S/2237グループ、H8S/2227グループ

発行年月 2002 年 8 月 第 1 版 2010 年 3 月 18 日 Rev.6.00

発 行 株式会社ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町 2-6-2

編 集 株式会社ルネサスソリューションズ グローバルストラテジックコミュニケーション本部 カスタマサポート部

株式会社ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

営業お問合せ窓口 株式会社ルネサス販売



http://www.renesas.com

本				社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
西	東	京	支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル)	(042) 524-8701
東	北		支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア)	(022) 221-1351
い	わ	き	支	店	〒970-8026	いわき市平字田町120 (ラトブ)	(0246) 22-3222
茨	城		支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田)	(029) 271-9411
新	澙		支	店	〒950-0087	新潟市中央区東大通1-4-2 (新潟三井物産ビル)	(025) 241-4361
松	本		支	社	〒390-0815	松本市深志1-2-11 (昭和ビル)	(0263) 33-6622
中	部		支	社	〒460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330
関	西		支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸		支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル)	(076) 233-5980
広	島		支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング)	(082) 244-2570
九	州		支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (博多プレステージ)	(092) 481-7695
					※営業お問合せ窓口	1の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームへ	ージをご覧ください。

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com

H8S/2258 グループ、H8S/2239 グループ、 H8S/2238 グループ、H8S/2237 グループ、 H8S/2227 グループ ハードウェアマニュアル

