

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



ユーザーズ・マニュアル

μPD78F8004H, 78F8005H, 78F8006H

**LINトランシーバ&電源内蔵
8ビット・シングルチップ・マイクロコントローラ**

μPD78F8004H

μPD78F8005H

μPD78F8006H

資料番号 U17461JJ3V0UD00 (第3版)

発行年月 September 2006 NS CP(K)

© NEC Electronics Corporation 2006

(メモ)

目 次 要 約

第1章 概 説	... 11
第2章 端子機能	... 20
第3章 マイクロコントローラ機能	... 34
第4章 電源回路	... 39
第5章 LIN トランシーバ回路	... 41
第6章 フラッシュ・メモリ	... 46
第7章 電気的特性(A) 水準品	... 52
第8章 外 形 図	... 71
第9章 アプリケーション例	... 72
付録A 開発ツール	... 73
付録B 改版履歴	... 79

CMOSデバイスの一般的注意事項

入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力がノイズなどに起因して， V_{IL} (MAX.) から V_{IH} (MIN.) までの領域にとどまるような場合は，誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん， V_{IL} (MAX.) から V_{IH} (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については，CMOSデバイスの入力に何も接続しない状態で動作させるのではなく，プルアップかプルダウンによって入力レベルを固定してください。また，未使用の入出力端子が出力となる可能性（タイミングは規定しません）を考慮すると，個別に抵抗を介して V_{DD} またはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については，その内容を守ってください。

静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じことがあります。運搬や保存の際には，当社が出荷梱包に使用している導電性のトレイやマガジン・ケース，または導電性の緩衝材，金属ケースなどを利用し，組み立て工程にはアースを施してください。プラスチック板上に放置したり，端子を触ったりしないでください。

また，MOSデバイスを実装したボードについても同様の扱いをしてください。

初期化以前の状態

電源投入時，MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定，レジスタ内容などは保証しておりません。ただし，リセット動作やモード設定で定義している項目については，これらの動作のうちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は，まずリセット動作を実行してください。

電源投入切断順序

内部動作および外部インターフェースで異なる電源を使用するデバイスの場合，原則として内部電源を投入した後に外部電源を投入してください。切断の際には，原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により，内部素子に過電圧が印加され，誤動作を引き起こしたり，異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については，その内容を守ってください。

電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に，入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により，誤動作を引き起こしたり，異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については，その内容を守ってください。

MS-DOS , Windows および Windows NT は , 米国 Microsoft Corporation の米国およびその他の国における登録商標または商標です。

PC/AT は , 米国 IBM 社の商標です。

HP9000 シリーズ 700, HP-UX は , 米国 Hewlett-Packard 社の商標です。

SPARCstation は , 米国 SPARC International, Inc. の商標です。

Solaris, SunOS は , 米国 SUN Microsystems 社の商標です。

TRON は , The Realtime Operating system Nucleus の略称です。

ITRON は , Industrial TRON の略称です。

- 本資料に記載されている内容は2006年9月現在のもので , 今後 , 予告なく変更することがあります。量産設計の際には最新の個別データ・シート等をご参照ください。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は , 本資料の誤りに関し , 一切その責を負いません。
- 当社は , 本資料に記載された当社製品の使用に関連し発生した第三者の特許権 , 著作権その他の知的財産権の侵害等に関し , 一切その責を負いません。当社は , 本資料に基づき当社または第三者の特許権 , 著作権その他の知的財産権を何ら許諾するものではありません。
- 本資料に記載された回路 , ソフトウェアおよびこれらに関する情報は , 半導体製品の動作例 , 応用例を説明するものです。お客様の機器の設計において , 回路 , ソフトウェアおよびこれらに関する情報を使用する場合には , お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し , 当社は , 一切その責を負いません。
- 当社は , 当社製品の品質 , 信頼性の向上に努めておりますが , 当社製品の不具合が完全に発生しないことを保証するものではありません。当社製品の不具合により生じた生命 , 身体および財産に対する損害の危険を最小限度にするために , 冗長設計 , 延焼対策設計 , 誤動作防止設計等安全設計を行ってください。
- 当社は , 当社製品の品質水準を「標準水準」 , 「特別水準」およびお客様に品質保証プログラムを指定していただく「特定水準」に分類しております。また , 各品質水準は , 以下に示す用途に製品が使われることを意図しておりますので , 当社製品の品質水準をご確認ください。

標準水準 : コンピュータ , OA機器 , 通信機器 , 計測機器 , AV機器 , 家電 , 工作機械 , パーソナル機器 , 産業用ロボット

特別水準 : 輸送機器 (自動車 , 電車 , 船舶等) , 交通用信号機器 , 防災・防犯装置 , 各種安全装置 , 生命維持を目的として設計されていない医療機器

特定水準 : 航空機器 , 航空宇宙機器 , 海底中継機器 , 原子力制御システム , 生命維持のための医療機器 , 生命維持のための装置またはシステム等

当社製品のデータ・シート , データ・ブック等の資料で特に品質水準の表示がない場合は , 標準水準製品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には , 事前に当社販売窓口までお問い合わせください。

(注)

- (1) 本事項において使用されている「当社」とは , NECエレクトロニクス株式会社およびNECエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいう。
- (2) 本事項において使用されている「当社製品」とは , (1)において定義された当社の開発 , 製造製品をいう。

はじめに

対象者 このマニュアルは、 μ PD78F8004H, 78F8005H, 78F8006H の機能を理解し、その応用システムや応用プログラムを設計、開発するユーザのエンジニアを対象としています。

目的 このマニュアルは、次の構成に示す機能をユーザに理解していただくことを目的としています。

構成 μ PD78F8004H, 78F8005H, 78F8006H のマニュアルは、このマニュアルと 78K0/KC1+ユーザーズ・マニュアルおよび命令編（78K0 マイクロコントローラ共通）の 3 冊に分かれています。

μ PD78F8004H, 78F8005H, 78F8006H ユーザーズ・マニュアル	78K0/KC1+ ユーザーズ・マニュアル	78K0 シリーズ ユーザーズ・マニュアル 命令編
端子機能	端子機能	CPU 機能
内部ブロック機能	内部ブロック機能	命令セット
内蔵周辺機能	割り込み	命令の説明
電気的特性	その他の内蔵周辺機能	
	電気的特性	

読み方 このマニュアルを読むにあたっては、電気、論理回路、マイクロコンピュータの一般知識を必要とします。

一通りの機能を理解しようとするとき

目次に従って読んでください。本文欄外の 印は、本版で改訂された主な箇所を示しています。
この" "を PDF 上でコピーして「検索する文字列」に指定することによって、改版箇所を容易に検索できます。

マイクロコントローラ部の機能詳細を知りたいとき

別冊の 78K0/KC1+ ユーザーズ・マニュアル (U16961J) を参照してください。

78K0/KC1+製品名	78K0/KC1+製品名に対応する製品名
μ PD78F0112H	μ PD78F8004H
μ PD78F0113H	μ PD78F8005H
μ PD78F0114H	μ PD78F8006H

78K0 マイクロコントローラの命令機能の詳細を知りたいとき

別冊の 78K0 シリーズ ユーザーズ・マニュアル 命令編 (U12326J) を参照してください。

凡　　例 データ表記の重み：左が上位桁，右が下位桁

アクティブ・ロウの表記：× × ×（端子，信号名称に上線）

注：本文中につけた注の説明

注意：気をつけて読んでいただきたい内容

備考：本文の補足説明

数の表記：2進数...× × × × または × × × × B

10進数...× × × ×

16進数...× × × × H

μ PD78F8004H, 78F8005H, 78F8006H と μ PD788004, 788005, 788006, 78F8006 の違い

項目	製品名 μ PD78F8004H, 78F8005H, 78F8006H	μ PD788004, 788005, 788006, 78F8006
マスク ROM 製品	なし	あり
フ ラ ッ シ ュ・メモリ 製品	電源	単電源
	セルフ・プログラミング機能	あり
RC 発振 (3~4 MHz)	あり	なし
パワーオン・クリア (POC) 機能	2.1 ± 0.1 V	3.5 ± 0.2 V
最小命令実行時間	0.125μ s (16 MHz 動作時)	0.2μ s (10 MHz 動作時)
REG 出力電圧	$5 V \pm 2\%$ ($I_{CM} = 100$ mA)	$5 V \pm 5\%$ ($I_{CM} = 100$ mA)
LIN0 ドミナント・レベル出力電圧	0.3 V ($V_{SUP} = 7.3$ V, $I_{lino} = 15$ mA)	0.2 V ($V_{SUP} = 7.3$ V, $I_{lino} = 15$ mA) 0.4 V ($V_{SUP} = 18$ V, $I_{lino} = 36$ mA)
その他	電源回路、LIN トランシーバ回路の EMS 改善	-

関連資料

関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

デバイスの関連資料

資料名	資料番号	
	和文	英文
μ PD78F8004H, 78F8005H, 78F8006H ユーザーズ・マニュアル	このマニュアル	U17461E
78K0/KC1+ ユーザーズ・マニュアル	U16961J	U16961E
78K0 シリーズ ユーザーズ・マニュアル 命令編	U12326J	U12326E

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには、必ず最新の資料をご使用ください。

開発ツール（ソフトウェア）の資料（ユーザーズ・マニュアル）

資料名	資料番号	
	和文	英文
RA78K0 Ver.3.80 アセンブラー・パッケージ	操作編	U17199J
	言語編	U17198J
	構造化アセンブリ言語編	U17197J
CC78K0 Ver.3.70 C コンバイラ	操作編	U17201J
	言語編	U17200J
ID78K0-QB Ver.2.81 統合ディバッガ	操作編	U16996J
PM plus Ver.5.20		U16934J
		U16934E

開発ツール（ハードウェア）の資料（ユーザーズ・マニュアル）

資料名	資料番号	
	和文	英文
QB-78K0KX1H インサーキット・エミュレータ	U17081J	U17081E

フラッシュ・メモリ書き込み用の資料

資料名	資料番号	
	和文	英文
PG-FP4 フラッシュ・メモリ・プログラマ ユーザーズ・マニュアル	U15260J	U15260E

その他の資料

資料名	資料番号	
	和文	英文
SEMICONDUCTOR SELECTION GUIDE -Products and Packages-	X13769X	
半導体デバイス 実装マニュアル	注	
NEC 半導体デバイスの品質水準	C11531J	C11531E
NEC 半導体デバイスの信頼性品質管理	C10983J	C10983E
静電気放電（ESD）破壊対策ガイド	C11892J	C11892E
半導体 品質 / 信頼性ハンドブック	C12769J	C12769E
マイクロコンピュータ関連製品ガイド 社外メーカー編	U11416J	-

注 「半導体デバイス実装マニュアル」のホーム・ページ参照

和文 : <http://www.necel.com/pkg/ja/jisssou/index.html>

英文 : <http://www.necel.com/pkg/en/mount/index.html>

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには、必ず最新の資料をご使用ください。

目 次

第1章 概 説 ... 11

- 1.1 特 徴 ... 11
- 1.2 応用分野 ... 12
- 1.3 オーダ情報 ... 12
- 1.4 品質水準 ... 12
- 1.5 端子接続図 (Top View) ... 13
- 1.6 ブロック図 ... 15
 - 1.6.1 マイクロコントローラ部ブロック図 ... 16
 - 1.6.2 電源&LINトランシーバ部ブロック図 ... 17
- 1.7 機能概要 ... 18

第2章 端子機能 ... 20

- 2.1 端子機能一覧 ... 20
- 2.2 端子機能の説明 ... 23
 - 2.2.1 P00, P01 (Port 0) ... 23
 - 2.2.2 P10-P17 (Port 1) ... 23
 - 2.2.3 P20-P26 (Port 2) ... 25
 - 2.2.4 P30-P33 (Port 3) ... 25
 - 2.2.5 P60-P63 (Port6) ... 25
 - 2.2.6 P70-P73 (Port7) ... 26
 - 2.2.7 P120 (Port 12) ... 26
 - 2.2.8 P130 (Port 13) ... 26
 - 2.2.9 AVREF ... 26
 - 2.2.10 AVss ... 26
 - 2.2.11 RESET ... 27
 - 2.2.12 X1, X2 ... 27
 - 2.2.13 CL1, CL2 ... 27
 - 2.2.14 XT1, XT2 ... 27
 - 2.2.15 V_{DD}, EV_{DD} ... 27
 - 2.2.16 V_{ss}, EV_{ss} ... 27
 - 2.2.17 FLMD0, FLMD1 ... 27
 - 2.2.18 LINI ... 27
 - 2.2.19 LINO ... 27
 - 2.2.20 MSLP ... 28
 - 2.2.21 UMODE ... 28
- 2.3 端子の入出力回路と未使用端子の処理 ... 29

第3章 マイクロコントローラ機能 ... 34

- 3.1 ポート機能 ... 34
 - 3.1.1 機能詳細説明 ... 36
- 3.2 A/Dコンバータ ... 36

3. 2. 1 機能詳細説明 ... 37
3. 3 ポート機能 , A/Dコンバータ以外の機能説明 ... 38

第4章 電源回路 ... 39

4. 1 電源機能 ... 39
4. 2 過電流保護機能 ... 39
4. 3 電源回路構成例 ... 40

第5章 LINトランシーバ回路 ... 41

5. 1 LINトランシーバ機能 ... 41
5. 2 LINトランシーバの構成 ... 41
5. 3 動作モード (UMODE = Low) ... 42
5. 4 保護機能 ... 45
5. 4. 1 過電流制限回路 ... 45
5. 4. 2 過熱保護回路 ... 45
5. 4. 3 保護回路動作 ... 45

第6章 フラッシュ・メモリ ... 46

6. 1 メモリ・サイズ切り替えレジスタ ... 47
6. 2 フラッシュ・ライタによる書き込み方法 ... 48

第7章 電気的特性 (A) 水準品 ... 52

7. 1 絶対最大定格 ... 52
7. 2 電源部特性 ... 54
7. 3 マイクロコントローラ部特性 ... 55
7. 4 LINトランシーバ部特性 ... 69

第8章 外形図 ... 71

第9章 アプリケーション例 ... 72

付録A 開発ツール ... 73

A. 1 ソフトウェア・パッケージ ... 75
A. 2 言語処理用ソフトウェア ... 75
A. 3 制御ソフトウェア ... 76
A. 4 フラッシュ・メモリ書き込み用ツール ... 76
A. 5 ディバグ用ツール(ハードウェア) ... 77
A. 5. 1 インサーキット・エミュレータ QB-78K0KX1Hを使用する場合 ... 77
A. 6 ディバグ用ツール(ソフトウェア) ... 78

付録B 改版履歴 ... 79

B. 1 本版で改訂された主な箇所 ... 79

第1章 概 説

μ PD78F8004H, 78F8005H, 78F8006Hは、LINトランシーバ、電源および各種ドライバを内蔵したアナログ・チップと8ビット・マイクロコントローラ・チップを1パッケージにしたMCP（Multi Chip Package）です。
8ビット・マイクロコントローラ部は、78K0/KC1+を搭載しています。

1.1 特 徴

ROM, RAM容量

品名	項目 (ROM)	プログラム・メモリ (ROM)	データ・メモリ (内部高速RAM)
μ PD78F8004H	フラッシュ・メモリ	16 Kバイト	512バイト ^注
μ PD78F8005H		24 Kバイト	1 Kバイト
μ PD78F8006H		32 Kバイト	

注 メモリ・サイズ切り替えレジスタ(IMS)により、内部フラッシュ・メモリ、内部高速RAM容量の変更可能。

単電源のフラッシュ・メモリ内蔵

セルフ・プログラミング内蔵（ブート・スワップ機能あり）

パワーオン・クリア(POC)回路、低電圧検出(LVI)回路内蔵

内蔵発振器によるCPUディフォールト・スタートにより、ショート・スタート・アップが可能

内蔵発振器によるクロック・モニタ機能内蔵

ウォッチドッグ・タイマ（低速内蔵発振クロックで動作可能）内蔵

I/Oポート：31本（N-chオープン・ドレーン：4本）

タイマ：7チャネル

シリアル・インターフェース：2チャネル

・UART（LIN（Local Interconnect Network）-bus対応）：1チャネル

・CSI/UART^注：1チャネル

10ビット分解能A/Dコンバータ：7チャネル

電源回路内蔵（パワー・トランジスタは外付け）

出力電圧：5 V ± 2%

過電流保護回路内蔵

注 端子を兼用しているため、どちらかを選択して使用します。

LINトランシーバ

LIN Specification Rev.2.0準拠

ウエイクアップ機能内蔵

スリープ機能内蔵により低消費電力を実現

スレーブ・アプリケーション用プルアップ抵抗内蔵

LINドライバ過電流制限回路内蔵

LINドライバ過熱保護回路内蔵

パッケージ： 52ピン・プラスチックLQFP (10×10)

動作周囲温度： $T_A = -40 \sim +85$

1.2 応用分野

自動車電装

ボディ電装系のシステム制御

- ・パワー・ウインドウ
- ・キーレス・エントリ受信
- ・イモビライザ
- ・ミラー・コントロールなど

1.3 オーダ情報

オーダ名称	パッケージ	内部ROM
μ PD78F8004HGB(A)-GAG-AX	52ピン・プラスチックLQFP (10×10 mm)	フラッシュ・メモリ
μ PD78F8005HGB(A)-GAG-AX	"	"
μ PD78F8006HGB(A)-GAG-AX	"	"


1.4 品質水準

オーダ名称	パッケージ	品質水準
μ PD78F8004HGB(A)-GAG-AX	52ピン・プラスチックLQFP (10×10 mm)	特別(高信頼度電子機器用)
μ PD78F8005HGB(A)-GAG-AX	"	"
μ PD78F8006HGB(A)-GAG-AX	"	"

品質水準とその応用分野の詳細については当社発行の資料「NEC 半導体デバイスの品質水準」(資料番号 C11531J)をご覧ください。

1.5 端子接続図 (Top View)

52ピン・プラスチックLQFP (10×10)



注意1. AVREF, EVDD端子は, VDDに接続してください。


2. AVSS, EVSS端子は, VSSに接続してください。
3. VSSとGND端子は同電位としてください。
4. VCMとVDD端子は同電位としてください。

備考 [] 内は, 外部RC発振の場合の端子名です。

端子名称


ANIO-ANI6	:Analog Input	<u>RESET</u>	:Reset
AVREF	:Analog Reference Voltage	RxD0, RxD6	:Receive Data
AVss	:Analog Ground	<u>SCK10</u>	:Serial Clock Input/Output
CL1, CL2	:RC Oscillator	SI10	:Serial Data Input
EV _{DD}	:Power Supply for Port	SO10	:Serial Data Output
EVss	:Ground for Port	SUP	:Power Supply
FLMD0, FLMD1	:Flash Programming mode	TI000, TI010,	
GND	:Ground	TI50, TI51	:Timer Input
INTP0-INTP5	:External Interrupt Input	TO00, TO50, TO51,	
KR0-KR3	:Key Return	TOH0, TOH1	:Timer Output
LINI	:LIN bus data Input	TxD0, TxD6	:Transmit Data
LINO	:LIN bus data Output	UMODE	:Uart/LIN Mode Select Port
MSLP	:Mode Select Port	VBASE	:Base Control
OCD	:Over Current Detect	VCM	:Vcc Controller
P00, P01	:Port 0	V _{DD}	:Power Supply for Micro
P10-P17	:Port 1	V _{SS}	:Ground
P120	:Port 12	X1, X2	:Crystal Oscillator (X1 Input Clock)
P130	:Port 13		(High-Speed System Clock)
P20-P26	:Port 2	XT1, XT2	:Crystal Oscillator
P30-P33	:Port 3		(Subsystem Clock)
P60-P63	:Port 6		
P70-P73	:Port 7		

1.6 ブロック図



- 注意**
- μPD78F8004H, 78F8005H, 78F8006HのA/D入力は、7チャネル(ANI0-ANI6)です。78K0/KC1+製品のA/Dチャネル(8チャネル)数とは、異なります。
 - μPD78F8004H, 78F8005H, 78F8006Hは、マイクロコントローラとアナログ(電源回路, LINトランシーバ)の2チップを1パッケージに搭載したMCP(Multi Chip Package)です。
 - P13/TxD6とP14/RxD6端子は、パッケージ内部でLINトランシーバ回路と接続されています。


1.6.1 マイクロコントローラ部ブロック図



注意 μ PD78F8004H, 78F8005H, 78F8006HのA/D入力は、7チャネル(ANI0-ANI6)です。 78K0/KC1+製品のA/Dチャネル(8チャネル)数とは、異なります。

備考 [] 内は、外部RC発振の場合の端子名です。

1. 6. 2 電源&LINトランシーバ部ブロック図



1.7 機能概要

(1/2)

項目		μ PD78F8004H	μ PD78F8005H	μ PD78F8006H			
内部 メモリ	ROM	16 Kバイト	24 Kバイト	32 Kバイト			
	高速RAM	512バイト ^{注1}	1 Kバイト				
メモリ空間		64 Kバイト					
高速システム・クロック (発振周波数)		<ul style="list-style-type: none"> ・セラミック / 水晶 / 外部クロック発振 2 ~ 16 MHz : $V_{DD} = 4.0 \sim 5.1 V$, 2 ~ 10 MHz : $V_{DD} = 3.5 \sim 5.1 V$, 2 ~ 8.38 MHz : $V_{DD} = 3.0 \sim 5.1 V$, 2 ~ 5 MHz : $V_{DD} = 2.5 \sim 5.1 V$ ・外部RC / 外部クロック発振 (2 ~ 3 MHz : $V_{DD} = 2.7 \sim 5.1 V$) 					
内蔵発振クロック (発振周波数)		内蔵発振 (240 kHz [TYP.]) : $V_{DD} = 2.0 \sim 5.1 V$					
サブシステム・クロック (発振周波数)		水晶 / 外部クロック発振 (32.768 kHz : $V_{DD} = 2.0 \sim 5.1 V$)					
汎用レジスタ		8ビット × 32レジスタ (8ビット × 8レジスタ × 4バンク)					
最小命令実行時間	0.125 μ s / 0.25 μ s / 0.5 μ s / 1.0 μ s / 2.0 μ s (高速システム・クロック : $f_{XP} = 16$ MHz動作時)						
	8.3 μ s / 16.6 μ s / 33.2 μ s / 66.4 μ s / 132.8 μ s [TYP.] (内蔵発振クロック : $f_R = 240$ kHz (TYP.) 動作時)						
	122 μ s (サブシステム・クロック : $f_{XT} = 32.768$ kHz動作時)						
命令セット		<ul style="list-style-type: none"> ・16ビット演算 ・乗除算 (8ビット × 8ビット, 16ビット ÷ 8ビット) ・ビット操作 (セット, リセット, テスト, ブール演算) ・BCD補正など 					
I/Oポート		<p>合計 : 31本</p> <p>CMOS入出力 : 19本</p> <p>CMOS入力 : 7本</p> <p>CMOS出力 : 1本</p> <p>N-chオープン・ドレーン入出力 : 4本</p>					
タイマ		<ul style="list-style-type: none"> ・16ビット・タイマ / イベント・カウンタ : 1チャネル ・8ビット・タイマ / イベント・カウンタ : 2チャネル ・8ビット・タイマ : 2チャネル ・時計用タイマ : 1チャネル ・ウォッチドッグ・タイマ : 1チャネル 					
タイマ出力		5本 (PWM出力 : 3本)					
A/Dコンバータ		10ビット分解能 × 7チャネル					
シリアル・インターフェース		<ul style="list-style-type: none"> ・LIN-bus対応UART : 1チャネル ・3線式シリアルI/O/UART^{注2} : 1チャネル 					
ベクタ割り込み 要因	内部	15					
	外部	7					
リセット		<ul style="list-style-type: none"> ・RESET端子によるリセット ・ウォッチドッグ・タイマによる内部リセット ・クロック・モニタによる内部リセット ・パワーオン・クリアによる内部リセット ・低電圧検出回路による内部リセット 					

注1. メモリ・サイズ切り替えレジスタ (IMS) により、内部フラッシュ・メモリ、内部高速RAM容量の変更可能。

2. 端子を兼用しているため、どちらかを選択して使用します。

(2 / 2)

項 目	μ PD78F8004H	μ PD78F8005H	μ PD78F8006H
LINトランシーバ	<ul style="list-style-type: none"> • LIN Specification Rev.2.0準拠 • ウエイクアップ機能内蔵 • スリープ機能内蔵 • スレーブ・アプリケーション用プルアップ抵抗内蔵 • LINドライバ過電流保護回路内蔵 • LINドライバ過熱保護回路内蔵 		
電源	<ul style="list-style-type: none"> • 出力電圧 : 5 V ± 2% • 過電流保護回路内蔵 		
動作周囲温度	$T_A = -40 \sim +85$		
パッケージ	52ピン・プラスチックLQFP (10 × 10)		

次にタイマの概要を示します。

		16ビット・タイマ/イベント・カウンタ00	8ビット・タイマ/イベント・カウンタ50, 51		8ビット・タイマH0, H1		時計用タイマ	ウォッチドッグ・タイマ
		TM00	TM50	TM51	TMH0	TMH1		
動作モード	インターバル・タイマ	1チャネル	1チャネル	1チャネル	1チャネル	1チャネル	1チャネル ^注	-
	外部イベント・カウンタ	1チャネル	1チャネル	1チャネル	-	-	-	-
	ウォッチドッグ・タイマ	-	-	-	-	-	-	1チャネル
機能	タイマ出力	1出力	1出力	1出力	1出力	1出力	-	-
	PPG出力	1出力	-	-	-	-	-	-
	PWM出力	-	1出力	1出力	1出力	1出力	-	-
	パルス幅測定	2入力	-	-	-	-	-	-
	方形波出力	1出力	1出力	1出力	1出力	1出力	-	-
	割り込み要因	2	1	1	1	1	1	-

注 時計用タイマは時計用タイマとインターバル・タイマの機能を同時に使用可能です。

備考 TM51とTMH1を組み合わせることで、キャリア・ジェネレータ・モードとして使用できます。

第2章 端子機能

2.1 端子機能一覧

端子の入出力バッファ電源には、AV_{REF}, EV_{DD}, V_{DD}の3系統があります。それぞれの電源と端子の関係を次に示します。

表2-1 各端子の入出力バッファ電源

電源	対応する端子
AV _{REF}	P20-P26
EV _{DD}	P20-P26以外のポート端子
V _{DD}	ポート端子以外の端子

(1) ポート機能

端子名称	入出力	機能	リセット時	兼用端子
P00	入出力	ポート0。 2ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	TI000
P01				TI010/TO00
P10	入出力	ポート1。 8ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	SCK10/TxD0
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50/FLMD1
P20-P26	入力	ポート2。7ビット入力専用ポート。	入力	AN10-AN16
P30-P32	入出力	ポート3。 4ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	INTP1-INTP3
P33				INTP4/TI51/TO51
P60-P63	入出力	ポート6。 4ビット入出力ポート (N-chオープン・ドレーン)。 1ビット単位で入力 / 出力の指定可能。	入力	-
P70-P73	入出力	ポート7。4ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	KR0-KR3
P120	入出力	ポート12。1ビット入出力ポート。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	INTP0
P130	出力	ポート13。1ビット出力専用ポート。	出力	-

(2) ポート以外の機能(1/2)

端子名称	入出力	機能	リセット時	兼用端子
INTP0	入力	有効エッジ(立ち上がり,立ち下がり,立ち上がりおよび立ち下がりの両エッジ)指定可能な外部割り込み要求入力	入力	P120
INTP1-INTP3				P30-P32
INTP4				P33/TI51/ TO51
INTP5				P16/TOH1
SI10	入力	シリアル・インターフェースのシリアル・データ入力	入力	P11/RxD0
SO10	出力	シリアル・インターフェースのシリアル・データ出力	入力	P12
SCK10	入出力	シリアル・インターフェースのクロック入力/出力	入力	P10/TxD0
RxD0	入力	アシンクロナス・シリアル・インターフェース用シリアル・データ入力	入力	P11/SI10
RxD6				P14
TxD0	出力	アシンクロナス・シリアル・インターフェース用シリアル・データ出力	入力	P10/SCK10
TxD6				P13
TI000	入力	16ビット・タイマ/イベント・カウンタ00への外部カウント ・クロック入力 16ビット・タイマ/イベント・カウンタ00のキャプチャ ・レジスタ(CR000, CR010)へのキャプチャ・トリガ入力	入力	P00
TI010		16ビット・タイマ/イベント・カウンタ00のキャプチャ ・レジスタ(CR000)へのキャプチャ・トリガ入力		P01/TO00
TO00	出力	16ビット・タイマ/イベント・カウンタ00出力	入力	P01/TI010
TI50	入力	8ビット・タイマ/イベント・カウンタ50への外部カウント ・クロック入力	入力	P17/TO50/ FLMD1
TI51		8ビット・タイマ/イベント・カウンタ51への外部カウント ・クロック入力		P33/TO51/ INTP4
TO50	出力	8ビット・タイマ/イベント・カウンタ50出力	入力	P17/TO50/ FLMD1
TO51		8ビット・タイマ/イベント・カウンタ51出力		P33/TI51/ INTP4
TOH0		8ビット・タイマH0出力		P15
TOH1		8ビット・タイマH1出力		P16/INTP5
AN10-ANI6	入力	A/Dコンバータのアナログ入力	入力	P20-P26
AVREF	入力	A/Dコンバータの基準電圧入力	-	-
AVss	-	A/Dコンバータのグランド電位。V _{ss} と同電位にしてください。	-	-
KR0-KR3	入力	キー割り込み入力	入力	P70-P73
RESET	入力	システム・リセット入力	-	-
X1 [CL1]	入力	X1入力クロック発振用クリスタル接続	-	-
X2 [CL2]	-		-	-
XT1	入力	サブシステム・クロック発振用クリスタル接続	-	-
XT2	-		-	-

備考 [] 内は、外部RC発振の場合の端子名です。

(2) ポート以外の機能 (2/2)

端子名称	入出力	機能	リセット時	兼用端子
V _{DD}	-	マイクロコントローラ部正電源(ポート部を除く)	-	-
EV _{DD}	-	マイクロコントローラ部ポート部の正電源	-	-
V _{SS}	-	マイクロコントローラ部ポート部のグランド電位(ポート部を除く)	-	-
EV _{SS}	-	マイクロコントローラ部ポート部のグランド電位	-	-
FLMD0	-	フラッシュ・メモリ・プログラミング・モード設定。	-	-
FLMD1			入力	P17/TI50/ TO50
LINI	入力	LINバス接続端子 ^注	-	-
LINO	出力	LINドライバ端子 ^注	-	-
VBASE	出力	電源用外付けトランジスタのベース電流コントロール端子	-	-
OCD	入力	電源過電流モニタ端子	-	-
VCM	-	電源電圧モニタおよび電源端子	-	-
MSLP	入力	スリープ・モード選択端子	-	-
UMODE	入力	LINトランシーバ機能の使用 / 未使用選択端子。 Low : LINトランシーバ動作 High : LINトランシーバ動作停止	-	-
SUP	-	供給電源接続端子	-	-
GND	-	LINトランシーバ部グランド電位	-	-

注 LINIとLINO端子間には負電圧保護用に外付けダイオードが必要です。

注意 V_{SS}とGND端子は、同電位としてください。

2.2 端子機能の説明

2.2.1 P00, P01 (Port 0)

2ビットの入出力ポートです。入出力ポートのほかにタイマの入出力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

2ビットの入出力ポートとして機能します。ポート・モード・レジスタ0 (PM0) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ0 (PU0) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

タイマの入出力として機能します。

(a) TI000

16ビット・タイマ/イベント・カウンタ00への外部カウント・クロック入力端子および16ビット・タイマ/イベント・カウンタ00のキャプチャ・レジスタ (CR000, CR010) へのキャプチャ・トリガ信号入力端子です。

(b) TI010

16ビット・タイマ/イベント・カウンタ00のキャプチャ・レジスタ (CR000) へのキャプチャ・トリガ信号入力端子です。

(c) TO00

16ビット・タイマ/イベント・カウンタ00のタイマ出力端子です。

2.2.2 P10-P17 (Port 1)

8ビットの入出力ポートです。入出力ポートのほかに、外部割り込み要求入力、シリアル・インターフェースのデータ入出力、クロック入出力、タイマの入出力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

8ビットの入出力ポートとして機能します。ポート・モード・レジスタ1 (PM1) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ1 (PU1) の設定により、内蔵プルアップ抵抗を使用できます。

ただし、P13, P14については、UMODE端子の設定が合わせて必要です。

(a) P13

LINトランシーバ機能を使用可能状態 (UMODE = Low) に設定した場合、マイクロコントローラからのLIN BUS送信信号がそのまま出力されます。

LINトランシーバ機能を未使用状態 (UMODE = High) に設定した場合、P13の入出力端子となります。

(b) P14

LINトランシーバ機能を使用可能状態 (UMODE = Low) に設定した場合、LINトランシーバからのLIN BUS受信信号がそのまま出力されます。

LINトランシーバ機能を未使用状態 (UMODE = High) に設定した場合、P14の入出力端子となります。

(2) コントロール・モード

外部割り込み要求入力、シリアル・インターフェースのデータ入出力、クロック入出力、タイマの入出力として機能します。

(a) SI10, SO10

シリアル・インターフェースのシリアル・データの入出力端子です。

(b) $\overline{\text{SCK}10}$

シリアル・インターフェースのシリアル・クロックの入出力端子です。

(c) RxD0, TxD0

シンクロナス・シリアル・インターフェースのシリアル・データの入出力端子です。

(d) TI50

8ビット・タイマ/イベント・カウンタ50への外部カウント・クロック入力端子です。

(e) TO50, TOH0, TOH1

タイマ出力端子です。

(f) INTP5

有効エッジ（立ち上がり、立ち下がり、立ち上がりおよび立ち下がりの両エッジ）指定可能な外部割り込み要求入力端子です。

(g) TxD6

LINトランシーバ機能を使用可能状態 (UMODE = Low) に設定した場合、マイクロコントローラからのLIN BUS送信信号がそのまま出力されます。

LINトランシーバ機能を未使用状態 (UMODE = High) に設定した場合、シンクロナス・シリアル・インターフェースのシリアル・データの出力端子となります。

(h) RxD6

LINトランシーバ機能を使用可能状態 (UMODE = Low) に設定した場合、LINトランシーバからのLIN BUS受信信号がそのまま出力されます。

LINトランシーバ機能を未使用状態 (UMODE = High) に設定した場合、シンクロナス・シリアル・インターフェースのシリアル・データの入力端子となります。

(i) FLMD1

フラッシュ・メモリ・プログラミング・モード引き込み用端子です。

2.2.3 P20-P26 (Port 2)

7ビットの入力専用ポートです。入力ポートのほかにA/Dコンバータのアナログ入力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

7ビットの入力専用ポートとして機能します。

(2) コントロール・モード

A/Dコンバータのアナログ入力端子 (ANI0-ANI6) として機能します。

2.2.4 P30-P33 (Port 3)

4ビットの入出力ポートです。入出力ポートのほかに外部割り込み要求入力, タイマの入出力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

4ビットの入出力ポートとして機能します。ポート・モード・レジスタ3 (PM3) の設定により, 1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ3 (PU3) の設定により, 内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

外部割り込み要求入力, タイマの入出力として機能します。

(a) INTP1-INTP4

有効エッジ (立ち上がり, 立ち下がり, 立ち上がりおよび立ち下がりの両エッジ) 指定可能な外部割り込み要求入力端子です。

(b) TI51

8ビット・タイマ/イベント・カウンタ51への外部カウント・クロック入力端子です。

(c) TO51

タイマ出力端子です。

2.2.5 P60-P63 (Port6)

4ビットの入出力ポートとして機能します。ポート・モード・レジスタ6 (PM6) の設定により, 1ビット単位で入力ポートまたは出力ポートに指定できます。

P60-P63はN-chオープン・ドレーンになっています。

2.2.6 P70-P73 (Port7)

4ビットの入出力ポートです。入出力ポートのほかにキー割り込み入力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

4ビットの入出力ポートとして機能します。ポート・モード・レジスタ7 (PM7) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ7 (PU7) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

キー割り込み入力端子として機能します。

2.2.7 P120 (Port 12)

1ビットの入出力ポートです。入出力ポートのほかに外部割り込み要求入力機能があります。

次のような動作モードを指定できます。

(1) ポート・モード

1ビットの入出力ポートとして機能します。ポート・モード・レジスタ12 (PM12) の設定により、入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ12 (PU12) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

有効エッジ（立ち上がり、立ち下がり、立ち上がりおよび立ち下がりの両エッジ）指定可能な外部割り込み要求入力 (INTP0) として機能します。

2.2.8 P130 (Port 13)

1ビットの出力専用ポートです。

2.2.9 AVREF

A/Dコンバータの基準電圧入力端子です。

A/Dコンバータを使用しない場合は、EV_{DD}またはV_{DD}に直接接続してください。^注

注 ポート2をデジタル・ポートとして使用する場合は、EV_{DD}に直接接続してください。

2.2.10 AVss

A/Dコンバータのグランド電位端子です。A/Dコンバータを使用しないときでも、常にEV_{SS}端子またはV_{SS}端子と同電位で使用してください。

2. 2. 11 RESET

ロウ・レベル・アクティブのシステム・リセット入力端子です。

2. 2. 12 X1, X2

高速システム・クロック用発振子接続端子です。

外部クロックを供給するときは、X1に入力し、X2にその反転信号を入力してください。

2. 2. 13 CL1, CL2

高速システム・クロック用抵抗（R）、コンデンサ（C）接続端子です。

外部クロックを供給するときは、CL1に入力し、CL2にその反転信号を入力してください。

2. 2. 14 XT1, XT2

サブシステム・クロック発振用クリスタル振動子接続端子です。

外部クロックを供給するときは、XT1に入力し、XT2にその反転信号を入力してください。

2. 2. 15 V_{DD}, EV_{DD}

V_{DD}は、ポート部以外の正電源供給端子です。

EV_{DD}は、ポート部の正電源供給端子です。

2. 2. 16 V_{ss}, EV_{ss}

V_{ss}は、ポート部以外のグランド電位端子です。

EV_{ss}は、ポート部のグランド電位端子です。

2. 2. 17 FLMD0, FLMD1

フラッシュ・メモリ・プログラミング・モード引き込み用端子です。

通常動作モード時には、FLMD0をEV_{ss}またはV_{ss}に接続してください（FLMD1はdon't care）。

フラッシュ・メモリ・プログラミング・モード時には、フラッシュ・ライタと必ず接続してください。

2. 2. 18 LINI

LIN BUSデータ入力端子です。

スレーブ・システム用にIC内部でダイオードおよび30 kΩ (TYP.)の抵抗でプルアップされています。このICをマスターとして使用する場合は、外部でダイオードおよび1 kΩの抵抗でプルアップしてください。

LINIとLINO端子間には、負電圧保護用に外部にダイオードが必要です。

2. 2. 19 LINO

LIN BUSデータ出力端子です。

TxD6がHighレベル出力のとき、LIN ドライバはOFF (LIN BUS : レセシブ状態) します。

TxD6がLowレベル出力のとき、LIN ドライバON (LIN BUS : ドミナント状態) します。

LINIとLINO端子間には、負電圧保護用に外部にダイオードが必要です。

2. 2. 20 MSLP

モード移行命令を受ける端子です。

Normal Modeにおいて、MSLP = LowとなったときLINトランシーバは、Sleep Modeへ移行します。

Sleep Modeにおいて、MSLP = HighとなったときLINトランシーバは、Normal Modeへ移行します。

また、この端子は内部でプルダウンされています。

2. 2. 21 UMODE

LINトランシーバ機能の使用 / 未使用を選択するモード端子です。この端子は、IC内部でプルダウンされています。

UMODE	LINトランシーバ回路状態	P13/TxD6端子状態	P14/RxD6端子状態
Low	Active	出力 ^注 (TxL: プルアップ入力)	出力 ^注 (RxL: 出力)
High	Non Active (Driver OFF)	入出力	入出力

注 LINトランシーバ機能を使用状態に設定する場合、P13/TxD6およびP14/RxD6端子はオープンにしてください。

ポート・モード・レジスタ1 (PM1) の設定により、PM13に0を、PM14に1を設定し、P13/TxD6を出力にP14/RxD6を入力に設定してください。

2.3 端子の入出力回路と未使用端子の処理

各端子の入出力タイプと、未使用端子の処理を表2-2に示します。

また、各タイプの入出力回路の構成は、図2-1を参照してください。

表2-2 各端子の入出力回路タイプ(1/2)

端子名	入出力回路タイプ	入出力	未使用時の推奨接続方法		
P00/TI000	8-A	入出力	入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。		
P01/TI010/TO00					
P10/SCK10/TxD0					
P11/SI10/RxD0					
P12/SO10	5-A				
P13/TxD6 ^{注1}					
P14/RxD6 ^{注1}	8-A		入力時：EV _{DD} またはEV _{SS} に接続してください。		
P15/TOH0	5-A				
P16/TOH1/INTP5	8-A				
P17/TI50/TO50/FLMD1					
P20/AN10-P26/AN16	9-C	入力	EV _{DD} またはEV _{SS} に接続してください。		
P30/INTP1-P32/INTP3	8-A	入出力	入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。		
P33/TI51/TO51/INTP4					
P60, P61	13-R		入力時：EV _{SS} に接続してください。 出力時：ポートの出力ラッチに0を設定して、ロウ・レベル出力でオープンにしてください		
P62, P63	13-W				
P70/KR0-P73/KR3	8-A				
P120/INTP0					
P130	3-C	出力	オープンにしてください。		
RESET	2	入力	EV _{DD} またはV _{DD} に直接接続してください。		
XT1	16	入力	EV _{SS} またはV _{SS} に直接接続してください。 ^{注2}		
XT2		-	オープンにしてください。		
AV _{REF}	-	-	EV _{DD} またはV _{DD} に直接接続してください。 ^{注3}		
AV _{SS}	-	-	EV _{SS} またはV _{SS} に直接接続してください。		
FLMD0	-	-	EV _{SS} またはV _{SS} に直接接続してください。		

注1. LINトランシーバ機能兼用端子です。LINトランシーバ機能端子として使用する場合、オープンにしてください。マイクロコントローラの機能端子として使用する場合、UMODE端子には外部プルアップが必要です。

2. リセット解除後にプロセッサ・クロック・コントロール・レジスタ(PCC)のビット6(FRC)を1に設定する必要があります。

3. ポート2をデジタル・ポートとして使用する場合は、EV_{DD}と同電位にしてください。

表2-2 各端子の入出力回路タイプ(2/2)

端子名	入出力回路タイプ	入出力	未使用時の推奨接続方法
LINI	LIN-1	入力	オーブンにしてください。
LINO	LIN-2	出力	オーブンにしてください。
VBASE	LIN-3	出力	-
OCD	LIN-4	入力	SUPに直接接続してください。
VCM	LIN-5	-	-
MSLP	LIN-6	入力	オーブンにしてください。
UMODE	LIN-7	入力	LINトランシーバ使用時：オーブンにしてください。 LINトランシーバ未使用時： V_{DD} に直接接続してください。

注意 LINIとLINO端子間には負電圧保護用に外付けダイオードが必要です。

図2-1 端子の入出力回路一覧 (1/3)




図2-1 端子の入出力回路一覧 (2/3)





図2-1 端子の入出力回路一覧 (3/3)



第3章 マイクロコントローラ機能

8ビット・マイクロコントローラ部は、78K0/KC1+相当の機能を搭載しています。

マイクロコントローラ機能における μ PD78F8004H, 78F8005H, 78F8006Hと78K0/KC1+の違いは次のとおりです。

項目	μ PD78F8004H, 78F8005H, 78F8006H	78K0/KC1+
A/Dコンバータ	10ビット分解能 × 7チャネル	10ビット分解能 × 8チャネル
I/Oポート	31本	32本

A/Dコンバータのチャネル数およびポートの本数以外は、78K0/KC1+と同機能です。

μ PD78F8004H, 78F8005H, 78F8006Hには、P27/ANI7がありません。

3.1 ポート機能

μ PD78F8004H, 78F8005H, 78F8006Hは、図3-1に示すポートを備えており、多様な制御を行うことができます。各ポートの機能は表3-1のとおりです。

また、デジタル入出力ポートとしての機能以外に、各種兼用機能を備えています。兼用機能については、第2章端子機能を参照してください。

ポート機能における μ PD78F8004H, 78F8005H, 78F8006Hと78K0/KC1+の違いは次のとおりです。

項目	μ PD78F8004H, 78F8005H, 78F8006H	78K0/KC1+
ポート2	P20-P26 (7本)	P20-P27 (8本)
I/Oポート	31本	32本

図3-1 ポートの種類




表3-1 ポートの機能 (1/2)

端子名称	入出力	機能	リセット時	兼用端子
P00	入出力	ポート0。 2ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	TI000
P01				TI010/TO00
P10	入出力	ポート1。 8ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	SCK10/TxD0
P11	SI10/RxD0			
P12	SO10			
P13	TxD6			
P14	RxD6			
P15	TOH0			
P16	TOH1/INTP5			
P17	TI50/TO50			
P20-P26	入力	ポート2。 7ビット入力専用ポート。	入力	ANI0-ANI6

注意 ポート2を入力ポートとして使用する場合、ビット7 (P27) は不定となります。

表3-1 ポートの機能(2/2)

端子名称	入出力	機能	リセット時	兼用端子
P30-P32	入出力	ポート3。 4ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	INTP1-INTP3
P33				INTP4/TI51/ TO51
P60-P63	入出力	ポート6。 4ビット入出力ポート(N-chオープン・ドレーン)。 1ビット単位で入力／出力の指定可能。	入力	-
P70-P73	入出力	ポート7。 4ビット入出力ポート。 1ビット単位で入力／出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	KR0-KR3
P120	入出力	ポート12。 1ビット入出力ポート。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	INTP0
P130	出力	ポート13 1ビット出力専用ポート。	出力	-

3.1.1 機能詳細説明

次の説明については、78K0/KC1+ ユーザーズ・マニュアル(U16961J)を参照してください。

- ・ポートの構成
- ・ポート機能を制御するレジスタ
- ・ポート機能の動作

3.2 A/Dコンバータ

A/Dコンバータは、アナログ入力をデジタル値に変換する10ビット分解能のコンバータで、最大7チャネル(AN10-AN16)のアナログ入力を制御できる構成になっています。

A/Dコンバータには、次のような機能があります。

(1) 10ビット分解能A/D変換

アナログ入力をAN10-AN16から1チャネル選択し、10ビット分解能のA/D変換動作を繰り返します。

A/D変換を1回終了するたびに、割り込み要求(INTAD)を発生します。

(2) パワーフェイル検出機能

バッテリ電圧低下を検出するための機能です。A/D変換結果(ADCRレジスタ値)とパワーフェイル比較しきい値レジスタ(PFT)の値との大小比較を行い、比較条件に合致した場合のみINTADを発生します。

(3) 78K0/KC1+製品との違い

A/Dコンバータ機能における μ PD78F8004H, 78F8005H, 78F8006Hと78K0/KC1+の違いは次のとおりです。

項目	μ PD78F8004H, 78F8005H, 78F8006H	78K0/KC1+																																																																								
A/D チャネル数	ANIO-ANI6(7本)	ANIO-ANI7 (8本)																																																																								
アナログ入力チャネル指定レジスタ(ADS)の指定	<table border="1"> <thead> <tr> <th>ADS2</th><th>ADS1</th><th>ADS0</th><th>アナログ入力チャネルの指定</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>ANIO</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>ANI1</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>ANI2</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>ANI3</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>ANI4</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>ANI5</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>ANI6</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>設定禁止</td></tr> </tbody> </table>	ADS2	ADS1	ADS0	アナログ入力チャネルの指定	0	0	0	ANIO	0	0	1	ANI1	0	1	0	ANI2	0	1	1	ANI3	1	0	0	ANI4	1	0	1	ANI5	1	1	0	ANI6	1	1	1	設定禁止	<table border="1"> <thead> <tr> <th>ADS2</th><th>ADS1</th><th>ADS0</th><th>アナログ入力チャネルの指定</th></tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>ANIO</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>ANI1</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>ANI2</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>ANI3</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>ANI4</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>ANI5</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>ANI6</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>ANI7</td></tr> </tbody> </table>	ADS2	ADS1	ADS0	アナログ入力チャネルの指定	0	0	0	ANIO	0	0	1	ANI1	0	1	0	ANI2	0	1	1	ANI3	1	0	0	ANI4	1	0	1	ANI5	1	1	0	ANI6	1	1	1	ANI7
ADS2	ADS1	ADS0	アナログ入力チャネルの指定																																																																							
0	0	0	ANIO																																																																							
0	0	1	ANI1																																																																							
0	1	0	ANI2																																																																							
0	1	1	ANI3																																																																							
1	0	0	ANI4																																																																							
1	0	1	ANI5																																																																							
1	1	0	ANI6																																																																							
1	1	1	設定禁止																																																																							
ADS2	ADS1	ADS0	アナログ入力チャネルの指定																																																																							
0	0	0	ANIO																																																																							
0	0	1	ANI1																																																																							
0	1	0	ANI2																																																																							
0	1	1	ANI3																																																																							
1	0	0	ANI4																																																																							
1	0	1	ANI5																																																																							
1	1	0	ANI6																																																																							
1	1	1	ANI7																																																																							

3.2.1 機能詳細説明

次の説明については、78K0/KC1+ ユーザーズ・マニュアル(U16961J)を参照してください。

- ・A/Dコンバータの機能
- ・A/Dコンバータの構成
- ・A/Dコンバータを制御するレジスタ
- ・A/Dコンバータの動作
- ・A/Dコンバータの基本動作
- ・入力電圧と変換結果
- ・A/Dコンバータの動作モード
- ・A/Dコンバータ特性表の読み方
- ・A/Dコンバータの注意事項

3.3 ポート機能 , A/Dコンバータ以外の機能説明

次の説明については、78K0/KC1+ ユーザーズ・マニュアル(U16961J)を参照してください。

- ・CPUアーキテクチャ
- ・クロック発生回路
- ・16ビット・タイマ/イベント・カウンタ00
- ・8ビット・タイマ/イベント・カウンタ50, 51
- ・8ビット・タイマH0, H1
- ・時計用タイマ
- ・ウォッチドッグ・タイマ
- ・シリアル・インターフェースUART0
- ・シリアル・インターフェースUART6
- ・シリアル・インターフェースCSI10
- ・割り込み機能
- ・スタンバイ機能
- ・リセット機能
- ・クロック・モニタ
- ・パワーオン・クリア機能
- ・低電圧検出回路
- ・オプション・バイト
- ・命令セットの概要
- ・ウエイトに関する注意事項

備考 上記機能説明の参照において、78K0/KC1+ ユーザーズ・マニュアル(U16961J)の記載内容とは
製品名のみが異なります。

78K0/KC1+製品名	78K0/KC1+製品名に対応する製品名
μ PD78F0112H	μ PD78F8004H
μ PD78F0113H	μ PD78F8005H
μ PD78F0114H	μ PD78F8006H

第4章 電源回路

4.1 電源機能

電源回路は、12 V系のバッテリ供給電圧（6 ~ 18 V）から外付けのPNPトランジスタを介して5 V (TYP.)電圧を生成する安定化電源回路です。外付けPNPトランジスタのコレクタ端子電圧 (V_{CCout}) は、VCM端子と V_{DD} 端子に接続してください。

また、外付けPNPトランジスタを保護するための過電流保護回路を内蔵しています。

4.2 過電流保護機能


負荷ショートなどの要因により電源ラインに過電流が発生した場合、電流制限を行い外付けトランジスタを保護する回路です。

過電流検出は、SUP端子とOCD端子間に接続された抵抗にかかる両端電位差によって検出されます。また、外付けの抵抗値はユーザ・システムに応じて調整可能です。

この機能を使用しない場合、OCD端子は抵抗を介さずSUP端子に直接接続してください。

- 電流制限値 = 過電流判定電圧 (V_{SUPlim}) / R_{OCD}
- 過電流判定電圧 (V_{SUPlim}) = $V_{SUP} - V_{OCD} = 150 \text{ mV (MIN.)}$

4.3 電源回路構成例



- 備考1.** 電源用外付けTrは、VBASE, VCM, SUP端子近傍に配置し、ベース，コレクタ，エミッタ配線を極力短くしてください。
2. SUP-GND端子間のセラミック・コンデンサは、SUP端子近傍に配置し配線を極力短くしてください。

第5章 LINトランシーバ回路

5.1 LINトランシーバ機能

LINトランシーバ仕様は、LIN consortium Specification package Rev.2.0に準拠しています。

保護機能として、過電流制限回路および過熱保護回路を内蔵しています。


また、LINトランシーバには、次の2種類のモードがあります。

- Sleep mode
- Normal mode

5.2 LINトランシーバの構成

LINトランシーバは、次のハードウェアで構成されています。

図5-1 LINトランシーバのブロック図



5.3 動作モード (UMODE = Low)

LINトランシーバには、次の2種類のモードがあります。

図5-2 動作モード状態遷移図



- Sleep mode

MSLP = Lowとなった場合、Sleep modeとなります。

Sleep modeでのLINドライバ出力は、Tx端子の入力状態に関係なくOFF(Recessive)状態となります。

消費電流を低減させるためには、マイクロコントローラの動作モードをHALTもしくはSTOPモードに設定してください。

- Normal mode

MSLP = Highとなった場合、Normal modeとなります。

Normal modeでは、Txの入力データをLIN BUSに出力することができます。

注意1. LINトランシーバ機能を使用する際は、UMODE端子をオープンにしてください。

(UMODE端子は、IC内部でプルダウンされています。)


2. LINトランシーバ機能を使用しない場合は、UMODE端子をV_{DD}に直接接続しハイ・レベルに設定してください。

UMODE端子をハイ・レベルに設定した場合、LINトランシーバ回路のプルアップ抵抗:R_Txは、未接続状態になります。

3. MSLP端子は、IC内部でプルダウンされています。

図5-3 Normal Mode タイミング・チャート

(a) Normal mode 送信動作 (TxD6→LINO)



(b) Normal mode 受信動作 (LINI→RxD6)






図5-4 Sleep Mode タイミング・チャート

(a) Sleep mode 送信動作 (TxD6→LINO)



(b) Sleep mode 受信動作 (LINI→RxD6)



5.4 保護機能

5.4.1 過電流制限回路

過電流制限回路は、負荷短絡時の過電流による破壊を防止するための保護回路です。

負荷短絡などの要因により、LIN Driverに過電流検出値以上の電流が流れると、LIN Driverのゲート電圧を抑制することにより出力電流を制限します。

5.4.2 過熱保護回路

過熱による破壊を防止するための保護回路です。

LIN Driverの温度をモニタリングし、過熱検出温度以上の温度を検出すると強制的にLIN Driverをオフします。

LIN Driverを強制的にオフさせたあと、温度が低下すると自己復帰します。

5.4.3 保護回路動作

LINトランシーバの各モードにおける、保護回路動作状態を表5-1に示します。

表5-1 保護回路動作状態遷移表

Trigger		電源保護 (UMODE = High/Low)	LIN Driver保護 (UMODE = Low)	
			過電流状態 $V_{SUP} - V_{OCD} > 150$ (MIN.)	過電流状態 $I_{bus_lim} > 40$ mA (MIN.)
状 態	Sleep Mode	電源電流制限 : $0.15 \text{ V}/R_{ocd}[\text{A}]$	-	-
	Normal Mode	電源電流制限 : $0.15 \text{ V}/R_{ocd}[\text{A}]$	LIN Driver 電流制限 : 40 mA (MIN.)	LIN Driver OFF

第6章 フラッシュ・メモリ

μ PD78F8004H, 78F8005H, 78F8006Hは、 μ PD788004A, 788005A, 788006Aの内蔵マスクROMを、基板に実装した状態でプログラムの書き込み、消去、再書き込み可能なフラッシュ・メモリに置き換えた製品です。フラッシュ・メモリ製品とマスクROM製品の違いを表6-1に示します。

表6-1 フラッシュ・メモリ製品とマスクROM製品の違い

項目	μ PD78F8004H, 78F8005H, 78F8006H	μ PD788004A, 788005A, 788006A
内部ROM構造	フラッシュ・メモリ(単電源)	マスクROM
内部ROM容量	μ PD78F8004H : 16 Kバイト <small>注</small> μ PD78F8005H : 24 Kバイト <small>注</small> μ PD78F8006H : 32 Kバイト <small>注</small>	μ PD788004A : 16 Kバイト μ PD788005A : 24 Kバイト μ PD788006A : 32 Kバイト
内部高速RAM容量	μ PD78F8004H : 512バイト <small>注</small> μ PD78F8005H : 1024バイト <small>注</small> μ PD78F8006H : 1024バイト <small>注</small>	μ PD788004A : 512バイト μ PD788005A : 1024バイト μ PD788006A : 1024バイト
30ピン	FLMD0端子	IC端子
44ピン	P17/TI50/TO50/FLMD1端子	P17/TI50/TO50端子
RC発振	あり	なし
パワーオン・クリア(POC) 機能	検出電圧 : $V_{POC} = 2.1 \pm 0.1$ V	検出電圧 : $V_{POC} = 3.5 \pm 0.2$ V
セルフ・プログラミング機能	あり	-
電気的特性	それぞれのユーザーズ・マニュアルの電気的特性の章を参照してください。	

注 メモリ・サイズ切り替えレジスタ(IMS)により、マスクROM製品と同一の容量に設定できます。

注意 フラッシュ・メモリ製品とマスクROM製品では、ノイズ耐量やノイズ輻射が異なります。試作から量産の過程でフラッシュ・メモリ製品からマスクROM製品への置き換えを検討される場合は、マスクROM製品のCS製品(ES製品ではなく)で十分に評価してください。

6.1 メモリ・サイズ切り替えレジスタ

メモリ・サイズ切り替えレジスタ(IMS)により、内部メモリ容量を選択できます。

IMSは、8ビット・メモリ操作命令で設定します。

RESET入力により、CFHになります。

注意 IMSの初期値は設定禁止(CFH)です。必ず初期設定で製品ごとに表6-2に示す値を設定してください。

また、フラッシュ・メモリ製品をマスクROM製品のプログラム評価用として使用する場合も、同様に表6-2に示す値を設定してください。

図6-1 メモリ・サイズ切り替えレジスタ(IMS)のフォーマット

アドレス：FFF0H リセット時：CFH R/W

略号	7	6	5	4	3	2	1	0
IMS	RAM2	RAM1	RAM0	0	ROM3	ROM2	ROM1	ROM0

RAM2	RAM1	RAM0	内部高速RAM容量の選択
0	1	0	512バイト
1	1	0	1024バイト
上記以外		設定禁止	

ROM3	ROM2	ROM1	ROM0	内部高速ROM容量の選択
0	1	0	0	16 Kバイト
0	1	1	0	24 Kバイト
1	0	0	0	32 Kバイト
上記以外			設定禁止	

マスクROM製品と同一のメモリ・マップにするIMSの設定値を表6-2に示します。

表6-2 メモリ・サイズ切り替えレジスタの設定値

フラッシュ・メモリ製品	対象のマスクROM製品	IMSの設定値
μ PD78F8004H	μ PD788004A	44H
μ PD78F8005H	μ PD788005A	C6H
μ PD78F8006H	μ PD788006A	C8H

6.2 フラッシュ・ライタによる書き込み方法

専用フラッシュ・ライタにより、オンボードまたはオフボードで書き込みができます。

(1) オンボード・プログラミング

ターゲット・システム上にμPD78F8004H, 78F8005H, 78F8006Hを実装後、フラッシュ・メモリの内容を書き換えます。ターゲット・システム上には、専用フラッシュ・ライタを接続するためのコネクタなどを実装しておいてください。

(2) オフボード・プログラミング

ターゲット・システム上にμPD78F8004H, 78F8005H, 78F8006Hを実装する前に専用プログラム・アダプタ(FAシリーズ)などでフラッシュ・メモリに書き込みます。

備考 FAシリーズは、(株)内藤電誠町田製作所の製品です。

表6-3 μPD78F8004H, 78F8005H, 78F8006Hと専用フラッシュ・ライタの配線表

専用フラッシュ・ライタ接続端子			CSI10使用時		CSI10 + HS使用時		UART6使用時	
信号名	入出力	端子機能	端子名	ピン番号	端子名	ピン番号	端子名	ピン番号
SI/RxD	入力	受信信号	SO10/P12	15	SO10/P12	15	TxD6/P13	16
SO/TxD	出力	送信信号	SI10/RxD0/P11	14	SI10/RxD0/P11	14	RxD6/P14	17
SCK	出力	転送クロック	SCK10/TxD0/P10	1	SCK10/TxD0/P10	1	必要なし	必要なし
CLK	出力	78K0/KC1+へのクロック	X1 [CL1]	33	X1 [CL1]	33	X1 [CL1]	33
			X2 [CL2] ^注	34	X2 [CL2] ^注	34	X2 [CL2] ^注	34
/RESET	出力	リセット信号	RESET	35	RESET	35	RESET	35
FLMD0	出力	モード信号	FLMD0	30	FLMD0	30	FLMD0	30
FLMD1	出力	モード信号	FLMD1/TI50/TO50/P17	44	FLMD1/TI50/TO50/P17	44	FLMD1/TI50/TO50/P17	44
H/S	入力	ハンドシェーク信号	必要なし	必要なし	HS/P15/TOH0	52	必要なし	必要なし
V _{DD}	入出力	V _{DD} 電圧生成 / 電圧監視	V _{DD}	31	V _{DD}	31	V _{DD}	31
			A _{VREF}	28	A _{VREF}	28	A _{VREF}	28
GND	-	グランド	V _{SS}	32	V _{SS}	32	V _{SS}	32
			A _{VSS}	29	A _{VSS}	29	A _{VSS}	29

注 フラッシュ・ライタのクロック・アウトを使用する際は、ライタのCLKとX1を接続し、X2にはその反転信号を接続してください。

フラッシュ書き込み用アダプタ使用時の推奨接続例を示します。

図6-2 3線式シリアルI/O方式(CS10)でのフラッシュ書き込み用アダプタ配線例




図6-3 3線式シリアルI/O方式(CSI10+HS)でのフラッシュ書き込み用アダプタ配線例





図6-3 UART(UART6)方式でのフラッシュ書き込み用アダプタ配線例



次の説明については、78K0/KC1+ ユーザーズ・マニュアル (U16961J) を参照してください。

- ・プログラミング環境
- ・通信方式
- ・オンボード上の端子処理
- ・プログラミング方法
- ・セルフ書き込みによるフラッシュ・メモリ・プログラミング
- ・ブート・スワップ機能

第7章 電気的特性 (A) 水準品

7.1 絶対最大定格

絶対最大定格 ($T_A = 25^\circ C$) (1/2)

項目	略号	条件	定格	単位
電源電圧	V_{SUP1}	SUP, 400 ms	- 0.3 ~ + 40	V
	V_{SUP2}	SUP, 2 min	- 0.3 ~ + 28	V
	V_{SUP3}	SUP	- 0.3 ~ + 20	V
	V_{CM}	V_{CM}	- 0.3 ~ + 6.5	V
	V_{DD}	V_{DD}	- 0.3 ~ + 6.5 ^{注1}	V
	EV_{DD}	EV_{DD}	- 0.3 ~ + 6.5 ^{注2}	V
	AV_{REF}	AV_{REF}	- 0.3 ~ $V_{DD} + 0.3$ ^{注3}	V
グランド端子間電圧	GND	$ GND - V_{SS} $, $ GND - AV_{SS} $, $ GND - EV_{SS} $, $ V_{SS} - AV_{SS} $, $ V_{SS} - EV_{SS} $, $ EV_{SS} - AV_{SS} $	0 ~ + 0.3	V
入力電圧	V_{I1}	P00, P01, P10-P17, P20-P26, P30-P33, P60, P61, P70-P73, P120, P130, X1, X2, XT1, XT2, RESET, MSLP, UMODE	- 0.3 ~ $V_{DD} + 0.3$ ^{注3}	V
	V_{I2}	P62, P63 N-ch オープン・ドレーン時	- 0.3 ~ + 13	V
	V_{I3}	OCD, 400 ms	- 0.3 ~ + 40	V
	V_{I4}	OCD, 2 min	- 0.3 ~ + 28	V
	V_{I5}	OCD	- 0.3 ~ + 20	V
	$V_{IHlini1}$	LINI, 400 ms	- 0.3 ~ + 40	V
	$V_{IHlini2}$	LINI, 2 min	- 0.3 ~ + 28	V
	$V_{IHlini3}$	LINI	- 0.3 ~ + 20	V
	V_{ILini}	LINI, 7 V V_{SUP} 18 V, 1 s	$V_{SUP} - 40$ ^{注4}	V
	V_{o1}	P00, P01, P10-P17, P30-P33, P60-P63, P70-P73, P120, P130	- 0.3 ~ $V_{DD} + 0.3$ ^{注3}	V
出力電圧	V_{olin1}	LINO, 400 ms	- 0.3 ~ + 40	V
	V_{olin2}	LINO, 2 min	- 0.3 ~ + 28	V
	V_{olin3}	LINO	- 0.3 ~ + 20	V

注1. ただし、 $|V_{CM} - V_{DD}| < 0.3$ Vであること。

2. ただし、 $|V_{CM} - EV_{DD}| < 0.3$ Vであること。

3. ただし、6.5 V以下であること。

4. LINO端子への負電圧印加防止のため逆流防止ダイオードが必要です。

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。

つまり絶対最大定格とは、製品に物理的な損傷を与えるかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

絶対最大定格 ($T_A = 25^\circ C$) (2/2)

項目	略号	条件	定格	単位
アナログ入力電圧	V_{AN}	P20-P26	$A V_{SS} - 0.3 \sim A V_{REF} + 0.3$ ^注 かつ - 0.3 ~ $V_{DD} + 0.3$ ^注	V
ハイ・レベル出力電流	I_{OH}	1端子	- 10	mA
		端子合計 P00, P01, P10-P16, P70-P73	- 30	mA
		P17, P30-P33, P120, P130	- 30	mA
ロウ・レベル出力電流	I_{OL1}	1端子 P00, P01, P10-P17, P30-P33, P70-P73, P120, P130	+ 20	mA
		P60-P63	+ 30	mA
		端子合計 P00, P01, P10-P16, P70-P73	+ 35	mA
		P17, P30-P33, P60-P63, P120, P130	+ 35	mA
		I_{OL2} LINO	+ 200	mA
VBASE電流	I_{BASE}	VBASE	- 10 ~ + 10	mA
動作温度	T_A	通常動作時	- 40 ~ + 85	
		フラッシュ・メモリ・プログラミング・ モード時	- 10 ~ + 85	
保存温度	T_{stg}		- 40 ~ + 125	

注 ただし、6.5 V以下であること。

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。

つまり絶対最大定格とは、製品に物理的な損傷を与えない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

7.2 電源部特性

DC特性 ($T_A = -40 \sim +85^\circ C$, $V_{SUP} = 6 V \sim 18 V$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
消費電流 ^{注1}	I _{bat1}	$I_{bat1} = I_{SUP} + I_{CM} + I_{DD}$, LIN: Sleep Mode Micro: STOPモード, (内蔵発振器= ON)			100	μA
	I _{bat2}	$I_{bat2} = I_{SUP} + I_{CM} + I_{DD}$, LIN: Sleep Mode Micro: STOPモード, (内蔵発振器= OFF)			80	μA
	I _{bat3}	$T_A = +25^\circ C$, $V_{SUP} = 14 V$ $I_{bat3} = I_{SUP} + I_{CM} + I_{DD}$, LIN: Sleep Mode Micro: STOPモード, (内蔵発振器= OFF)			(50)	μA
	I _{bat4}	$I_{bat5} = I_{SUP} + I_{CM} + I_{DD}$ ^{注2} LIN: Normal Mode (Driver: OFF) Micro: 水晶/セラミック発振動作, A/D動作時 $f_{XP} = 16 MHz$			32	mA
	I _{bat5}	$I_{bat5} = I_{SUP} + I_{CM} + I_{DD}$ ^{注2} LIN: Normal Mode (Driver: OFF) Micro: 水晶/セラミック発振動作, A/D動作時 $f_{XP} = 10 MHz$			24	mA
	I _{bat6}	$I_{bat6} = I_{SUP} + I_{CM}$ LIN: Sleep Mode			50	μA
	I _{bat7}	$I_{bat7} = I_{SUP} + I_{CM}$ LIN: Normal Mode (Driver: OFF)			5	mA
REG出力電圧 ^{注3}	V _{CCout}	$V_{CCout} = V_{CM}$, $I_{CM} = 100 mA$	4.9	5	5.1	V
電源過電流判定電圧 ^{注3}	V _{SUPlim}		150		300	mV
負荷安定度 ^{注3}	REGL	10 mA $\leq I_{CM} \leq 150 mA$, $V_{SUP} = 14 V$	-50		+50	mV
入力安定度 ^{注3}	REGIN1	$I_C = 100 mA$, $T_A = 25^\circ C$	-70		+70	mV
	REGIN2	$I_C = 100 mA$, $T_A = 85^\circ C$	-80		+80	mV
V _{BASE} 電流 ^{注4}	I _{BASE}	$V_{BASE} = V_{SUP} - 0.6 V$, $V_{SUP} = 7 V$	(480)			μA

注1. V_{SUP} , V_{CM} , V_{DD} 内部電源に流れるトータル電流です。周辺動作電流を含みます(ただし、ポートのプルアップ抵抗に流れる電流は含みません)。

2. I_{DD} は周辺動作電流を含みます。

PCC = 00Hに設定したとき。

$A V_{REF}$ 端子に流れる電流を含みます。

3. 外付けトランジスタは、2SB1261-Kを使用 [h_{FE} (MAX.) = 400]。

4. V_{BASE}電流とはV_{BASE}端子の電流能力を規定したもので、外付けトランジスタのBASE端子にMIN.値以上の電流を流すことができます。

備考 ()で示した数値は設計保証値であり、出荷テストは行いません。

7.3 マイクロコントローラ部特性

高速システム・クロック (水晶 / セラミック) 発振回路特性

($T_A = -40 \sim +85^\circ C$, 2.5 V, $V_{CM} = V_{DD} = EV_{DD}$, 5.1 V, 2.5 V, AV_{REF} , $V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
セラミック発振子		発振周波数 (f_{XP}) ^注	4.0 V V_{DD} 5.1 V	2.0		16	MHz
			3.5 V $V_{DD} < 4.0 V$	2.0		10	
			3.0 V $V_{DD} < 3.5 V$	2.0		8.38	
			2.5 V $V_{DD} < 3.0 V$	2.0		5.0	
水晶振動子		発振周波数 (f_{XP}) ^注	4.0 V V_{DD} 5.1 V	2.0		16	MHz
			3.5 V $V_{DD} < 4.0 V$	2.0		10	
			3.0 V $V_{DD} < 3.5 V$	2.0		8.38	
			2.5 V $V_{DD} < 3.0 V$	2.0		5.0	
外部クロック		X1入力周波数 (f_{XP}) ^注	4.0 V V_{DD} 5.1 V	2.0		16	MHz
			3.5 V $V_{DD} < 4.0 V$	2.0		10	
			3.0 V $V_{DD} < 3.5 V$	2.0		8.38	
			2.5 V $V_{DD} < 3.0 V$	2.0		5.0	
		X1入力ハイ , ロウ・レベル幅 (t_{xPH}, t_{xPL})	4.0 V V_{DD} 5.1 V	38		250	ns
			3.5 V $V_{DD} < 4.0 V$	46		250	
			3.0 V $V_{DD} < 3.5 V$	56		250	
			2.5 V $V_{DD} < 3.0 V$	96		250	

注 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。


注意1. 水晶 / セラミック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。
- ・変化する大電流が流れる線に接近させない。
- ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
- ・大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。

2. リセット解除後は、内蔵発振器によりCPUが起動されるため、水晶 / セラミック発振クロックの発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。また使用する発振子で発振安定時間を十分に評価してから、OSTCレジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

高速システム・クロック(外部RC)発振回路特性

(TA = -40 ~ +85 , 2.7 V V_{CM} = V_{DD} = EV_{DD} 5.1 V, 2.7 V AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
RC発振子		発振周波数 (f _{XP})		3.0		4.0	MHz

注 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。

注意 RC発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。
- ・変化する大電流が流れる線に接近させない。
- ・発振回路のコンデンサの接地点は、常にV_{SS}と同電位になるようにする。
- ・大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。

外部RC発振周波数特性 (TA = -40 ~ +85)



項目	条件		MIN.	TYP.	MAX.	単位
発振周波数 (f _{XP})	R = 6.8 kΩ, C = 22 pF ターゲット : 3 MHz	2.7 V V _{DD} 5.1 V	2.5	3.0	3.5	MHz
	R = 4.7 kΩ, C = 22 pF ターゲット : 4 MHz	2.7 V V _{DD} 5.1 V	3.5	4.0	4.7	MHz

注意 上記のいずれかの値でRとCを設定してください。

内蔵発振回路特性(TA = -40 ~ +85 , 2.5 V V_{CM} = V_{DD} = EV_{DD} 5.1 V, 2.5 V AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V)

発振子	項目	条件	MIN.	TYP.	MAX.	単位
内蔵発振回路	発振周波数 (f _R)		120	240	480	kHz

サブシステム・クロック発振回路特性(TA = -40 ~ +85 , 2.5 V V_{CM} = V_{DD} = EV_{DD} 5.1 V, 2.5 V AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
水晶振動子		発振周波数 (f _{XT}) ^注		32	32.768	35	kHz
外部クロック		XT1入力周波数 (f _{XT}) ^注		32		38.5	kHz
		XT1入力ハイ, ロウ・レベル幅 (t _{XTH} , t _{XTL})		12		15.6	μs

注 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。

注意1. サブシステム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線に接近させない。
 - ・発振回路のコンデンサの接地点は、常にV_{SS}と同電位になるようにする。
 - ・大電流が流れるグランド・パターンに接地しない。
 - ・発振回路から信号を取り出さない。
2. サブシステム・クロック発振回路は、低消費電力にするために増幅度の低い回路になっており、ノイズによる誤動作がX1発振回路よりも起こりやすくなっています。したがって、サブシステム・クロックを使用する場合は、配線方法について特にご注意ください。

備考 発振子の選択および発振回路定数についてはお客様において発振評価していただくか、発振子メーカーに評価を依頼してください。

DC特性(1/3)

(TA = -40 ~ +85, 2.0 V V_{CM} = V_{DD} = EV_{DD} 5.1 V^{注1}, 2.0 V AV_{REF} V_{DD}^{注1}, V_{SS} = EV_{SS} = AV_{SS} = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル 出力電流	I _{OH}	1端子	4.0 V V _{DD} 5.1 V			-5 mA
		P00, P01, P10-P16, P70-P73 合計	4.0 V V _{DD} 5.1 V			-25 mA
		P17, P30-P33, P120, P130 合計	4.0 V V _{DD} 5.1 V			-25 mA
		全端子合計	2.5 V V _{DD} < 4.0 V			-10 mA
ロウ・レベル 出力電流	I _{OL}	P00, P01, P10-P17, P30-P33, P70-P73, P120, P130 1端子	4.0 V V _{DD} 5.1 V			10 mA
		P60-P63 1端子	4.0 V V _{DD} 5.1 V			15 mA
		P00, P01, P10-P16, P70-P73 合計	4.0 V V _{DD} 5.1 V			30 mA
		P17, P30-P33, P60-P63, P120, P130 合計	4.0 V V _{DD} 5.1 V			30 mA
		全端子合計	2.5 V V _{DD} < 4.0 V			10 mA
ハイ・レベル 入力電圧	V _{IH1}	P12, P13, P15	2.7 V V _{DD} 5.1 V	0.7 V _{DD}		V _{DD}
			2.5 V V _{DD} < 2.7 V	0.8 V _{DD}		V _{DD}
	V _{IH2}	P00, P01, P10, P11, P14, P16, P17, P30-P33, P70-P73, P120, RESET	2.7 V V _{DD} 5.1 V	0.8 V _{DD}		V _{DD}
			2.5 V V _{DD} < 2.7 V	0.85 V _{DD}		V _{DD}
	V _{IH3}	P20-P26 ^{注2}	2.7 V V _{DD} 5.1 V	0.7AV _{REF}		AV _{REF}
			2.5 V V _{DD} < 2.7 V	0.8 V _{REF}		AV _{REF}
	V _{IH4}	P60, P61	2.7 V V _{DD} 5.1 V	0.7V _{DD}		V _{DD}
			2.5 V V _{DD} < 2.7 V	0.8V _{DD}		V _{DD}
	V _{IH5}	P62, P63	2.7 V V _{DD} 5.1 V	0.7V _{DD}		12 V
			2.5 V V _{DD} < 2.7 V	0.8V _{DD}		12 V
	V _{IH6}	X1, X2, XT1, XT2	2.7 V V _{DD} 5.1 V	V _{DD} - 0.5		V _{DD}
			2.5 V V _{DD} < 2.7 V	V _{DD} - 0.2		V _{DD}
ロウ・レベル 入力電圧	V _{IL1}	P12, P13, P15	2.7 V V _{DD} 5.1 V	0		0.3V _{DD}
			2.5 V V _{DD} < 2.7 V	0		0.2V _{DD}
	V _{IL2}	P00, P01, P10, P11, P14, P16, P17, P30-P33, P70-P73, P120, RESET	2.7 V V _{DD} 5.1 V	0		0.2V _{DD}
			2.5 V V _{DD} < 2.7 V	0		0.15V _{DD}
	V _{IL3}	P20-P26 ^{注2}	2.7 V V _{DD} 5.1 V	0		0.3AV _{REF}
			2.5 V V _{DD} < 2.7 V	0		0.2AV _{REF}
	V _{IL4}	P60, P61	2.7 V V _{DD} 5.1 V	0		0.3V _{DD}
			2.5 V V _{DD} < 2.7 V	0		0.2V _{DD}
	V _{IL5}	P62, P63	2.7 V V _{DD} 5.1 V	0		0.3V _{DD}
			2.5 V V _{DD} < 2.7 V	0		0.2V _{DD}
	V _{IL6}	X1, X2, XT1, XT2	2.7 V V _{DD} 5.1 V	0		0.4 V
			2.5 V V _{DD} < 2.7 V	0		0.2 V

注1. 高速システム・クロック使用時 : 2.5 V V_{DD} 5.1 V, 2.5 V AV_{REF} V_{DD}2. ディジタル入力ポートとして使用する場合は, AV_{REF} = V_{DD}にしてください。

備考 特に指定のないかぎり, 兼用端子の特性はポート端子の特性と同じです。

DC特性 (2/3)

(TA = -40 ~ +85, 2.0 V V_{CM} = V_{DD} = EV_{DD} 5.1 V^{注1}, 2.0 V AV_{REF} V_{DD}^{注1}, V_{SS} = EV_{SS} = AV_{SS} = 0 V)

項目	略号	条件			MIN.	TYP.	MAX.	単位
ハイ・レベル 出力電圧	V _{OH}	P00, P01, P10-P16, P70- P73 合計 I _{OH} = - 25 mA	4.0 V V _{DD} 5.1 V, I _{OH} = - 5 mA	V _{DD} - 1.0				V
		P17, P30-P33, P120, P130 合計 I _{OH} = - 25 mA	4.0 V V _{DD} 5.1 V, I _{OH} = - 5 mA	V _{DD} - 1.0				V
		I _{OH} = - 100 μA	2.5 V V _{DD} < 4.0 V	V _{DD} - 0.5				V
ロウ・レベル 出力電圧	V _{OL1}	P00, P01, P10-P16, P70-P73 合計 I _{OL} = 30 mA	4.0 V V _{DD} 5.1 V, I _{OL} = 10 mA			1.3		V
		P17, P30-P33, P60-P63, P120, P130 合計 I _{OL} = 30 mA	4.0 V V _{DD} 5.1 V, I _{OL} = 10 mA			1.3		V
		I _{OL} = 400 μA	2.5 V V _{DD} < 4.0 V			0.4		V
			2.0 V V _{DD} < 2.7 V			0.5		V
	V _{OL2}	P60-P63	4.0 V V _{DD} 5.1 V, I _{OL} = 15 mA			2.0		V
ハイ・レベル 入力リーコ電流	I _{LH1}	V _I = V _{DD}	P00, P01, P10-P17, P30-P33, P60, P61, P70-P73, P120, RESET			3		μA
		V _I = AV _{REF}	P20-P26			3		μA
	I _{LH2}	V _I = V _{DD}	X1, X2 ^{注2} , XT1, XT2 ^{注2}			20		μA
	I _{LH3}	V _I = 12 V	P62, P63			3		μA
ロウ・レベル 入力リーコ電流	I _{LIL1}	V _I = 0 V	P00, P01, P10-P17, P20-P27, P30- P33, P60, P61, P70-P73, P120, RESET			- 3		μA
	I _{LIL2}		X1, X2 ^{注2} , XT1, XT2 ^{注2}			- 20		μA
	I _{LIL3}		P62, P63			- 3 ^{注3}		μA
ハイ・レベル 出力リーコ電流	I _{LOH}	V _O = V _{DD}				3		μA
ロウ・レベル 出力リーコ電流	I _{LOL}	V _O = 0 V				- 3		μA
ブルアップ 抵抗値	R _L	V _I = 0 V		10	30	100		k
FLMD0電源電圧	Flmd	通常動作時		0		0.2 V _{DD}		V

注1. 高速システム・クロック使用時 : 2.5 V V_{DD} 5.1 V, 2.5 V AV_{REF} V_{DD}

2. X2にX1の反転入力レベルを, XT2にXT1の反転入力レベルを印加している場合。

3. ポート6を入力モードに設定している場合にポート6に対して読み出し命令を実行したときの1サイクル・タイム間のみ, ロウ・レベル入力リーコ電流が - 45 μA (MAX.) 流れます。これ以外では - 3 μA (MAX.) です。

備考 特に指定のないかぎり, 兼用端子の特性はポート端子の特性と同じです。

DC特性 (3/3)

(TA = -40 ~ +85 , 2.0 V V_{CM} = V_{DD} = E_{VDD} 5.1 V^{注1}, 2.0 V AV_{REF} V_{DD}^{注1}, V_{SS} = E_{VSS} = AV_{SS} = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
電源電流 ^{注2}	I _{DD1}	水晶 / セラミック発振 動作モード ^{注3, 7}	f _{XP} = 16 MHz, V _{DD} = 5.0 V ± 2 % ^{注4}	A/Dコンバータ停止時		12.5	24.5 mA
				A/Dコンバータ動作時 ^{注5}		13.5	26.5 mA
			f _{XP} = 10 MHz, V _{DD} = 5.0 V ± 2 % ^{注4}	A/Dコンバータ停止時		8.2	16.5 mA
				A/Dコンバータ動作時 ^{注5}		9.2	18.5 mA
			f _{XP} = 5 MHz, V _{DD} = 3.0 V ± 10 % ^{注4}	A/Dコンバータ停止時		2.4	5.3 mA
	I _{DD2}	水晶 / セラミック発振 HALTモード ^{注7}		A/Dコンバータ動作時 ^{注5}		3.0	6.5 mA
			f _{XP} = 16 MHz, V _{DD} = 5.0 V ± 2 %	周辺機能停止時		2.5	6.0 mA
				周辺機能動作時		11	mA
			f _{XP} = 10 MHz, V _{DD} = 5.0 V ± 2 %	周辺機能停止時		2.0	4.5 mA
				周辺機能動作時		8.0	mA
I _{DD3}	RC発振動作 モード ^{注8}	f _{XP} = 4 MHz, V _{DD} = 5.0 V ± 2 %		A/Dコンバータ停止時		7.0	13.5 mA
				A/Dコンバータ動作時 ^{注5}		8.0	15.5 mA
			f _{XP} = 4 MHz, V _{DD} = 3.0 V ± 10 %	A/Dコンバータ停止時		4.6	9.0 mA
				A/Dコンバータ動作時 ^{注5}		5.2	10.2 mA
	RC発振HALT モード ^{注8}	f _{XP} = 4 MHz, V _{DD} = 5.0 V ± 2 %		周辺機能停止時		4.0	8.0 mA
				周辺機能動作時		9.5	mA
			f _{XP} = 4 MHz, V _{DD} = 3.0 V ± 10 %	周辺機能停止時		3.0	6.5 mA
				周辺機能動作時		7.5	mA
I _{DD5}	内蔵発振 動作モード ^{注6}	V _{DD} = 5.0 V ± 2 %				0.8	3.2 mA
			V _{DD} = 3.0 V ± 10 %			0.4	1.6 mA
I _{DD6}	内蔵発振 HALTモード ^{注6}	V _{DD} = 5.0 V ± 2 %				0.4	1.6 mA
			V _{DD} = 3.0 V ± 10 %			0.25	1.0 mA
I _{DD7}	32.768 KHz水晶発振 動作モード ^{注6, 9}	V _{DD} = 5.0 V ± 2 %				50	100 μA
			V _{DD} = 3.0 V ± 10 %			30	60 μA
I _{DD8}	32.768 KHz水晶発振 HALTモード ^{注6, 9}	V _{DD} = 5.0 V ± 2 %				20	40 μA
			V _{DD} = 3.0 V ± 10 %			10	20 μA
I _{DD9}	STOPモード	V _{DD} = 5.0 V ± 2 %	内蔵発振器 : OFF			3.5	35.5 μA
			内蔵発振器 : ON			17.5	63.5 μA
		V _{DD} = 3.0 V ± 10 %	内蔵発振器 : OFF			3.5	15.5 μA
			内蔵発振器 : ON			11	30.5 μA

注1. 高速システム・クロック使用時 : 2.5 V V_{DD} 5.1 V, 2.5 V AV_{REF} V_{DD}

2. 内部電源 (V_{DD}) に流れるトータル電流です。周辺動作電流を含みます (ただし, ポートのプルアップ抵抗に流れる電流は含みません)。
3. I_{DD1}は周辺動作電流を含みます。
4. PCC = 00Hに設定したとき。
5. AV_{REF}端子に流れる電流を含みます。
6. 高速システム・クロック発振回路を停止させたとき。
7. オプション・バイトで水晶 / セラミック発振に設定したとき。
8. オプション・バイトで外部RC発振に設定したとき。
9. 内蔵発振回路を停止させたとき。

AC特性

(1) 基本動作

($T_A = -40 \sim +85^\circ C$, $2.0 V \leq V_{CM} = V_{DD} = EV_{DD} \leq 5.1 V^{注1}$, $2.0 V \leq AV_{REF} = V_{DD}^{注1}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

項目	略号	条件		MIN.	TYP.	MAX.	単位	
命令サイクル (最小命令実行時間)	T _{CY}	メイン・ システム・ クロック動 作	4.0 V $\leq V_{DD} \leq 5.1 V$	0.125		16	μs	
			3.5 V $\leq V_{DD} < 4.0 V$	0.2		16	μs	
			3.0 V $\leq V_{DD} < 3.5 V$	0.238		16	μs	
			2.5 V $\leq V_{DD} < 3.0 V$	0.4		16	μs	
		外部RC発振クロック		0.426		12.8	μs	
		内蔵発振クロック			4.17	8.33	33.3	μs
		サブシステム・クロック動作			114	122	125	μs
		TI000, TI010 入力ハイ・レベル幅, ロウ・レベル幅			$2/f_{sam} + 0.1^{注2}$			μs
		2.7 V $\leq V_{DD} < 4.0 V$			$2/f_{sam} + 0.2^{注2}$			μs
		2.5 V $\leq V_{DD} < 2.7 V$			$2/f_{sam} + 0.5^{注2}$			μs
TI50, TI51入力周波数	f _{TI5}	4.0 V $\leq V_{DD} \leq 5.1 V$				10	MHz	
		2.7 V $\leq V_{DD} < 4.0 V$				5	MHz	
		2.5 V $\leq V_{DD} < 2.7 V$				2.5	MHz	
TI50, TI51入力ハイ・レベル幅, ロウ・レベル幅	t _{TIH5} , t _{TIL5}	4.0 V $\leq V_{DD} \leq 5.1 V$			50		ns	
		2.7 V $\leq V_{DD} < 4.0 V$			100		ns	
		2.5 V $\leq V_{DD} < 2.7 V$			200		ns	
割り込み入力ハイ・レベル幅, ロウ・レベル幅	t _{INTH} , t _{INTL}	2.7 V $\leq V_{DD} \leq 5.1 V$			1		μs	
		2.5 V $\leq V_{DD} < 2.7 V$			2		μs	
キー・リターン入力 ロウ・レベル幅	t _{KR}	4.0 V $\leq V_{DD} \leq 5.1 V$			50		ns	
		2.7 V $\leq V_{DD} < 4.0 V$			100		ns	
		2.5 V $\leq V_{DD} < 2.7 V$			200		ns	
RESETロウ・レベル幅	t _{RSR}	2.7 V $\leq V_{DD} \leq 5.1 V$			10		μs	
		2.5 V $\leq V_{DD} < 2.7 V$			20		μs	

注1. 高速システム・クロック使用時 : 2.5 V $\leq V_{DD} \leq 5.1 V$, 2.5 V $\leq AV_{REF} = V_{DD}$

2. プリスケーラ・モード・レジスタ00 (PRM00) のビット0, 1 (PRM000, PRM001) により, $f_{sam} = f_{PRS}$, $f_{PRS}/4$, $f_{PRS}/256$ の選択が可能です。ただし, カウント・クロックとしてTI000有効エッジを選択した場合は, $f_{sam} = f_{XP}$ となります。

(2) シリアル・インターフェース

(TA = -40 ~ +85 , 2.5 V V_{CM} = V_{DD} = EV_{DD} 5.1 V, 2.5 V AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V)

(a) UARTモード (UART6, 専用ポート・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート					312.5	kbps

(b) UARTモード (UART0, 専用ポート・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート					312.5	kbps

(c) 3線式シリアルI/Oモード (マスター・モード, SCK10...内部クロック出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK10サイクル・タイム	t _{KCY1}	4.0 V V _{DD} 5.1 V	200			ns
		3.3 V V _{DD} < 4.0 V	240			ns
		2.7 V V _{DD} < 3.3 V	400			ns
		2.5 V V _{DD} < 2.7 V	800			ns
SCK10ハイ, ロウ・レベル幅	t _{Kh1} , t _{KL1}	2.7 V V _{DD} 5.1 V	t _{KCY1} /2 - 10			ns
		2.5 V V _{DD} < 2.7 V	t _{KCY1} /2 - 50			ns
SI10セットアップ時間 (対SCK10)	t _{SIK1}	2.7 V V _{DD} 5.1 V	30			ns
		2.5 V V _{DD} < 2.7 V	70			ns
SI10ホールド時間 (対SCK10)	t _{KSI1}	2.7 V V _{DD} 5.1 V	30			ns
		2.5 V V _{DD} < 2.7 V	70			ns
SCK10 SO10出力遅延時間	t _{KSO1}	C = 100 pF ^注	2.7 V V _{DD} 5.1 V		30	ns
			2.5 V V _{DD} 2.7 V		120	ns

注 Cは, SCK10, SO10出力ラインの負荷容量です。

(d) 3線式シリアルI/Oモード (スレーブ・モード, SCK10...外部クロック入力)



項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK10サイクル・タイム	t _{KCY2}	2.7 V V _{DD} 5.1 V	400			ns
		2.5 V V _{DD} < 2.7 V	800			ns
SCK10ハイ, ロウ・レベル幅	t _{Kh2} , t _{KL2}		t _{KCY2} /2			ns
						ns
SI10セットアップ時間 (対SCK10)	t _{SIK2}		80			ns
SI10ホールド時間 (対SCK10)	t _{KSI2}		50			ns
SCK10 SO10出力遅延時間	t _{KSO2}	C = 100 pF ^注			120	ns

注 Cは, SO10出力ラインの負荷容量です。



ACタイミング測定点（外部メイン・システム・クロック，外部サブシステム・クロックを除く）




クロック・タイミング




TIタイミング




割り込み要求入力タイミング



RESET入力タイミング**シリアル転送タイミング**

3線式シリアルI/Oモード：

備考 $m = 1, 2$

A/Dコンバータ特性

(TA = -40 ~ +85 , 2.5 V V_{CM} = V_{DD} = EV_{DD} 5.1 V, 2.5 V AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能	R _{ES}		10	10	10	bit
総合誤差 ^{注1, 2}	A _{INL}	4.0 V AV _{REF} 5.1 V		±0.2	±0.4	%FSR
		2.7 V AV _{REF} < 4.0 V		±0.3	±0.6	%FSR
		2.3 V AV _{REF} < 2.7 V		±0.6	±1.2	%FSR
変換時間	t _{CONV}	4.0 V AV _{REF} 5.1 V	14		100	μs
		2.7 V AV _{REF} < 4.0 V	17		100	μs
		2.3 V AV _{REF} < 2.7 V	48		100	μs
ゼロスケール誤差 ^{注1, 2}	E _{ZS}	4.0 V AV _{REF} 5.1 V			±0.4	%FSR
		2.7 V AV _{REF} < 4.0 V			±0.6	%FSR
		2.3 V AV _{REF} < 2.7 V			±1.2	%FSR
フルスケール誤差 ^{注1, 2}	E _{FS}	4.0 V AV _{REF} 5.1 V			±0.4	%FSR
		2.7 V AV _{REF} < 4.0 V			±0.6	%FSR
		2.3 V AV _{REF} < 2.7 V			±1.2	%FSR
積分直線性誤差 ^{注1}	I _{LE}	4.0 V AV _{REF} 5.1 V			±2.5	LSB
		2.7 V AV _{REF} < 4.0 V			±4.5	LSB
		2.3 V AV _{REF} < 2.7 V			±8.5	LSB
微分直線性誤差 ^{注1}	D _{LE}	4.0 V AV _{REF} 5.1 V			±1.5	LSB
		2.7 V AV _{REF} < 4.0 V			±2.0	LSB
		2.3 V AV _{REF} < 2.7 V			±3.5	LSB
アナログ入力電圧	V _{AIN}		AV _{SS}		AV _{REF}	V

注1. 量子化誤差 (±1/2 LSB) を含みません。

2. フルスケール値に対する比率 (%FSR) で表します。


POC回路特性 ($T_A = -40 \sim +85^\circ\text{C}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{POC}		2.0	2.1	2.2	V
電源立ち上げ時間	t_{PTH}	$V_{DD} : 0 \text{ V} \sim 2.0 \text{ V}$	0.0015			ms
応答ディレイ時間1 ^{注1}	t_{PTHD}	電源立ち上げ時、検出電圧 (MAX.) に達したあと			3.0	ms
応答ディレイ時間2 ^{注2}	t_{PD}	V_{DD} 降下時			1.0	ms
最小パルス幅	t_{PW}		0.2			ms

注1. 検出電圧を検出してから、リセットを解除するまでの時間です。

2. 検出電圧を検出してから、内部リセットを出力するまでの時間です。

POC回路タイミング



LVI回路特性 ($T_A = -40 \sim +85^\circ\text{C}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{LVI0}		4.1	4.3	4.5	V
	V_{LVI1}		3.9	4.1	4.3	V
	V_{LVI2}		3.7	3.9	4.1	V
	V_{LVI3}		3.5	3.7	3.9	V
	V_{LVI4}		3.3	3.5	3.7	V
	V_{LVI5}		3.15	3.3	3.45	V
	V_{LVI6}		2.95	3.1	3.25	V
	V_{LVI7}		2.7	2.85	3.0	V
	V_{LVI8}		2.5	2.6	2.7	V
	V_{LVI9}		2.25	2.35	2.45	V
応答時間 ^{注1}	t_{LD}			0.2	2.0	ms
最小パルス幅	t_{LW}		0.2			ms
動作安定待ち時間 ^{注2}	t_{LWAIT1}			0.1	0.2	ms


注1. 検出電圧を検出して割り込みまたは内部リセットを出力するまでの時間です。

2. LVIONに1を設定してから、動作が安定するまでの時間です。

備考1. $V_{LVI0} > V_{LVI1} > V_{LVI2} > V_{LVI3} > V_{LVI4} > V_{LVI5} > V_{LVI6} > V_{LVI7} > V_{LVI8} > V_{LVI9}$

2. $V_{POC} < V_{LViM}$ ($m = 0-9$)

LVI回路タイミング



フラッシュ・メモリ・プログラミング特性(TA = +10 ~ +60 , 2.7 V V_{CM} = V_{DD} = EV_{DD} 5.5 V, 2.7 V AV_{REF} V_{DD}, V_{SS} = 0 V)**基本特性**

項目	略号	条件	MIN.	TYP.	MAX.	単位
V _{DD} 電源電流	I _{DD}	f _{XP} = 16 MHz, V _{DD} = 5.1 V時			30.5	mA
単位消去時間 ^{注1}	T _{erass}			10		ms
消去時間 ^{注2}	チップ単位	T _{eraca}		0.01	2.55	s
	セクタ単位	T _{erasa}		0.01	2.55	s
書き込み時間	T _{wrwa}		50	500		μs
1チップあたりの書き換え回数 ^{注3}	C _{erwr}	消去1回 + 消去後の書き込み1回 = 書き換え回数1回とする ^{注4}			100	回

注1. 1回の消去試行に要する時間です。

2. 単位消去時間を繰り返し(最大255回), 消去が完了するまでの総時間です。ただし, 消去前のプリライトおよび消去ペリファイ時間(ライトバック時間)は, 含まれません。
3. ブロックごとの書き換え回数です。
4. ブロック(2 Kバイト)に1ワード単位で512回に分けて書き込みを行った後にブロック消去を行った場合, 書き換え回数は1回となります。なお, 消去をせずに同一番地に上書きすることは禁止です。

7.4 LINトランシーバ部特性

DC特性 ($T_A = -40 \sim +85^\circ\text{C}$, $V_{\text{SUP}} = 7\text{V}$, $V_{\text{BUS}} = 18\text{V}$, $V_{\text{CM}} = V_{\text{DD}} = EV_{\text{DD}} = 5.1\text{V}$)

項目	略号	条件	MIN	TYP	MAX	単位
LIN Bus ドミナント・リーケ電流	$I_{\text{BUS_PAS_dom}}$	$V_{\text{TXD}} = V_{\text{CM}}$, $V_{\text{BUS}} = 0\text{V}$, $V_{\text{SUP}} = 12\text{V}$	-1			mA
LIN Bus レセシブ・リーケ電流	$I_{\text{BUS_PAS_rec}}$	$V_{\text{TXD}} = V_{\text{CM}}$, $8\text{V} < V_{\text{SUP}} < 18\text{V}$, $8\text{V} < V_{\text{BUS}} < 18\text{V}$, $V_{\text{BUS}} = V_{\text{SUP}}$			20	μA
LIN Bus 電流1	$I_{\text{BUS_NO_GND}}$	$GND_{\text{Device}} = V_{\text{SUP}}$, $0\text{V} < V_{\text{BUS}} < 18\text{V}$, $V_{\text{SUP}} = 12\text{V}$	(-1)		(1)	mA
LIN Bus 電流2	I_{BUS}	$V_{\text{SUP_Device}} = GND$, $0\text{V} < V_{\text{BUS}} < 18\text{V}$		(1)	(10)	μA
受信ドミナント・レベル・入力電圧	V_{BUSdom}	$7\text{V} \leq V_{\text{SUP}} \leq 18\text{V}$			$0.4 V_{\text{SUP}}$	V
受信レセシブ・レベル・入力電圧	V_{BUSrec}	$7\text{V} \leq V_{\text{SUP}} \leq 18\text{V}$	$0.6 V_{\text{SUP}}$			V
受信センターレベル・スレッシュホールド	$V_{\text{BUS_CNT}}$	$7\text{V} \leq V_{\text{SUP}} \leq 18\text{V}$, $(V_{\text{th_dom}} + V_{\text{th_rec}})/2$	$0.475 V_{\text{SUP}}$	$0.5 V_{\text{SUP}}$	$0.525 V_{\text{SUP}}$	V
受信ヒステリシス	V_{HYS}	$7\text{V} \leq V_{\text{SUP}} \leq 18\text{V}$			$0.175 V_{\text{SUP}}$	V
LINOドミナント・レベル出力電圧1	$V_{\text{BUSdom_DRV_LoSUP}}$	$V_{\text{SUP}} = 7.3\text{V}$, $I_{\text{ino}} = 15\text{mA}$			0.3	V
LINOドミナント・レベル出力電圧2	$V_{\text{BUSdom_DRV_HiSUP}}$	$V_{\text{SUP}} = 18\text{V}$, $I_{\text{ino}} = 36\text{mA}$			0.4	V
LINシリアル・ダイオード・ドロップ電圧	V_{SerDiode}	$V_{\text{TXD}} = V_{\text{CM}}$, $I_{\text{ino}} = 10\text{ }\mu\text{A}$	(0.4)	(0.7)	(1.0)	V
LINプルアップ抵抗	R_{slave}		(20)	(30)	(60)	k
MSLPハイ・レベル入力電圧	V_{slph}			3.5		V
MSLPロウ・レベル入力電圧	V_{slpl}				1.5	V
MSLPプルダウン抵抗	R_{mslp}			50		k
UMODEハイ・レベル入力電圧	V_{umh}			$0.7 V_{\text{CM}}$		V
UMODEロウ・レベル入力電圧	V_{uml}				$0.3 V_{\text{CM}}$	V
UMODEプルダウン抵抗	R_{umode}			0.5		M
LIN過電流制限値	$I_{\text{bus_lim}}$	Driver ON	40		200	mA
LIN過熱検出温度	LIN_{th}		(150)			

注意 LINIとLINO端子間には、負電圧保護用に外付けダイオードが必要です。


備考 ()で示した数値は設計保証値であり、出荷テストは行いません。

AC特性 ($T_A = -40 \sim +85^\circ C$, $V_{SUP} = 7V, 18V, 4.9V$, $V_{CM} = V_{DD} = EV_{DD} = 5.1V$)

項目	略号	条件	MIN	TYP	MAX	単位
Duty_Cycle1	D1	$TH_{Rec(max)} = 0.744 \times V_{SUP}$, $TH_{Dom(max)} = 0.581 \times V_{SUP}$, $V_{SUP} = 7.0V \sim 18V$; $t_{Bit} = 50\ \mu s$, $D1 = t_{bus_rec(min)} / (2 \times t_{Bit})$ $C_{BUS} = 1\ nF, R_{BUS} = 1\ k\Omega$	0.396			-
Duty_Cycle2	D2	$TH_{Rec(min)} = 0.422 \times V_{SUP}$, $TH_{Dom(min)} = 0.284 \times V_{SUP}$, $V_{SUP} = 7.6V \sim 18V$; $t_{Bit} = 50\ \mu s$, $D2 = t_{bus_rec(max)} / (2 \times t_{Bit})$ $C_{BUS} = 1\ nF, R_{BUS} = 1\ k\Omega$			0.581	-
Duty_Cycle3	D3	$TH_{Rec(max)} = 0.778 \times V_{SUP}$, $TH_{Dom(max)} = 0.616 \times V_{SUP}$, $V_{SUP} = 7.0V \sim 18V$; $t_{Bit} = 96\ \mu s$, $D3 = t_{bus_rec(min)} / (2 \times t_{Bit})$ $C_{BUS} = 1\ nF, R_{BUS} = 1\ k\Omega$	0.417			-
Duty_Cycle4	D4	$TH_{Rec(min)} = 0.389 \times V_{SUP}$, $TH_{Dom(min)} = 0.251 \times V_{SUP}$, $V_{SUP} = 7.6V \sim 18V$; $t_{Bit} = 96\ \mu s$, $D4 = t_{bus_rec(max)} / (2 \times t_{Bit})$ $C_{BUS} = 1\ nF, R_{BUS} = 1\ k\Omega$			0.590	-
伝達遅延時間	tr_{x_pd}	$tr_{x_pdf}(1), tr_{x_pdf}(2), tr_{x_pdr}(1), tr_{x_pdr}(2)$			6	μs
立ち上がり・立ち下がり 伝達遅延時間差	tr_{x_sym}	$tr_{x_sym} = tr_{x_pdf}(1) - tr_{x_pdr}(1)$, $tr_{x_sym} = tr_{x_pdf}(2) - tr_{x_pdr}(2)$,	- 2		+ 2	μs


Definition of Bus Timing Parameters

Timing diagram:




第8章 外形図

52-PIN PLASTIC LQFP (10x10)



detail of lead end



(UNIT:mm)

ITEM	DIMENSIONS
D	10.00±0.20
E	10.00±0.20
HD	12.00±0.20
HE	12.00±0.20
A	1.60 MAX.
A1	0.10±0.05
A2	1.40±0.05
A3	0.25
b	0.30 ^{+0.08} _{-0.04}
c	0.125 ^{+0.075} _{-0.025}
L	0.50
Lp	0.60±0.15
L1	1.00±0.20
θ	3° ^{+5°} _{-3°}
[e]	0.65
x	0.13
y	0.10
ZD	1.10
ZE	1.10

P52GB-65-GAG


NOTE

Each lead centerline is located within 0.13mm of its true position at maximum material condition.

© NEC Electronics Corporation 2005


第9章 アプリケーション例

図9-1 回路例



- 備考1.** Tr1は、VBASE, VCM, SUP端子近傍に配置し、ベース、コレクタ、エミッタ配線を極力短くしてください。
 2. C1は、SUP端子近傍に配置し、SUP端子までの配線を極力短くしてください。

図9-2 ステート・チャート例



付録A 開発ツール

μ PD78F8004H, 78F8005H, 78F8006Hを使用するシステム開発のために次のような開発ツールを用意しています。

図A - 1に開発ツール構成を示します。

●PC98-NXシリーズへの対応について

特に断りのないかぎり、IBM PC/ATTM互換機でサポートされている製品については、PC98-NXシリーズでも使用できます。PC98-NXシリーズを使用する場合は、IBM PC/AT互換機の説明を参照してください。

●Windows[®]について


特に断りのないかぎり、「Windows」は次のOSを示しています。

- Windows 98
- Windows NT[®]
- Windows 2000
- Windows XP

注意 開発ツールについては、当社販売員にお問い合わせください。

図A-1 開発ツール構成

- ・インサーキット・エミュレータ QB-78K0KX1Hを使用する場合



- 注1. Cライブラリ・ソース・ファイルは、ソフトウェア・パッケージには含まれていません。
2. プロジェクト・マネージャ PM+は、アセンブラー・パッケージに入っています。
また、Windows以外ではPM+は使用しません。
3. インサーキット・エミュレータ QB-78K0KX1Hは、統合ディバッガ ID78K0-QB、フラッシュ・メモリ・プログラマ PG-FPL、電源ユニットとUSBインターフェース・ケーブルを添付しています。それ以外の製品はオプションです。

A. 1 ソフトウェア・パッケージ

SP78K0	78K/0マイクロコントローラ共通の開発ツール(ソフトウェア)を1つのパッケージにした製品です。
ソフトウェア・パッケージ	オーダ名称 : $\mu S \times \times \times SP78K0$

備考 オーダ名称の $\times \times \times$ は、使用するホスト・マシン、OSにより異なります。

$\mu S \times \times \times SP78K0$

$\times \times \times$	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ、 IBM PC/AT互換機	日本語Windows 英語Windows	CD-ROM
BB17			

A. 2 言語処理用ソフトウェア

RA78K0 アセンブラ・パッケージ	二モニックで書かれたプログラムをマイコンの実行可能なオブジェクト・コードに変換するプログラムです。 このほかに、シンボル・テーブルの生成、分岐命令の最適化処理などを自動的に行う機能を備えています。 別売のデバイス・ファイル (DF788006) と組み合わせて使用します。 <PC環境で使用する場合の注意> アセンブラ・パッケージはDOSベースのアプリケーションですが、Windows上でプロジェクト・マネージャ (アセンブラ・パッケージに含まれています) を使用することにより、Windows環境でも使用できます。 オーダ名称 : $\mu S \times \times \times RA78K0$
CC78K0 Cコンパイラ・パッケージ	C言語で書かれたプログラムをマイコンの実行可能なオブジェクト・コードに変換するプログラムです。 別売のアセンブラ・パッケージおよびデバイス・ファイルと組み合わせて使用します。 <PC環境で使用する場合の注意> Cコンパイラ・パッケージはDOSベースのアプリケーションですが、Windows上でプロジェクト・マネージャ (アセンブラ・パッケージに含まれています) を使用することにより、Windows環境でも使用できます。 オーダ名称 : $\mu S \times \times \times CC78K0$
DF788006 ^{注1} デバイス・ファイル	デバイス固有の情報が入ったファイルです。 別売の各ツール (RA78K0, CC78K0, ID78K0-QB) と組み合わせて使用します。対応OS、ホスト・マシンは組み合わされる各ツールに依存します。 オーダ名称 : $\mu S \times \times \times DF788006$
CC78K0-L ^{注2} Cライブラリ・ソース・ファイル	Cコンパイラ・パッケージに含まれているオブジェクト・ライブラリを構成する関数のソース・ファイルです。 Cコンパイラ・パッケージに含まれているオブジェクト・ライブラリをお客様の仕様にあわせて変更する場合に必要です。 ソース・ファイルのため、動作環境はOSに依存しません。 オーダ名称 : $\mu S \times \times \times CC78K0-L$

注1. DF788006は、RA78K0, CC78K0, ID78K0-QBのすべての製品に共通に使用できます。

2. CC78K0-Lは、ソフトウェア・パッケージ (SP78K0) には含まれていません。

備考 オーダー名称の××××は、使用するホスト・マシン、OSにより異なります。

μS××××RA78K0

μS××××CC78K0

μS××××CC78K0-L

×××	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ、 IBM PC/AT互換機	日本語Windows 英語Windows	CD-ROM
BB17			
3P17	HP9000シリーズ700 TM	HP-UX TM (Rel.10.10)	
3K17	SPARCstation TM	SunOS TM (Rel.4.1.4) , Solaris TM (Rel.2.5.1)	

μS××××DF788006

×××	ホスト・マシン	OS	供給媒体
AB13	PC-9800シリーズ、 IBM PC/AT互換機	日本語Windows	3.5インチ2HD FD
BB13		英語Windows	

A. 3 制御ソフトウェア

PM+ プロジェクト・マネージャ	Windows環境で効率よくユーザ・プログラム開発できるように作られた制御ソフトウェアです。プロジェクト・マネージャ上から、エディタの起動、ビルド、ディバッガの起動など、ユーザ・プログラム開発の一連の作業を行うことができます。 <注意> プロジェクト・マネージャはアセンブラー・パッケージ (RA78K0) の中に入っています。 Windows以外の環境では使用できません。
---------------------	--

A. 4 フラッシュ・メモリ書き込み用ツール

FlashPro4 (型番 FL-PR4, PG-FP4) フラッシュ・ライタ	フラッシュ・メモリ内蔵マイコン専用のフラッシュ・ライタです。
PG-FPL フラッシュ・メモリ・プログラマ	フラッシュ・メモリ内蔵マイコン専用のフラッシュ・メモリ・プログラマです。 インサーキット・エミュレータ QB-78K0KX1Hの付属品です。
FA-52GB-8ET-A フラッシュ・メモリ書き込み用アダプタ	フラッシュ・メモリ書き込み用アダプタです。FlashPro4に接続して使用します。

備考 FL-PR4, FA-52GB-8ET-Aは、株式会社内藤電誠町田製作所の製品です。

問い合わせ先：株式会社内藤電誠町田製作所 (TEL (042) 750-4172)

A. 5 ディバグ用ツール(ハードウェア)

A. 5. 1 インサーキット・エミュレータ QB-78K0KX1Hを使用する場合

QB-78K0KX1H ^注 インサーキット・エミュレータ	78K0/Kx1+を使用する応用システムを開発する際に、ハードウェア、ソフトウェアをディバグするためのインサーキット・エミュレータです。統合ディバッガ (ID78K0-QB) に対応しています。電源ユニット、およびエミュレーション・プローブと組み合わせて使用します。ホスト・マシンとの接続は、USBを使用します。
QB-144-CA-01 チェック・ピン・アダプタ	オシロスコープなどで波形観測を行う際に使用するアダプタです。
QB-80-EP-01T エミュレーション・プローブ	インサーキット・エミュレータとターゲット・システムを接続するためのフレキシブル・タイプのプローブです。
QB-788006-EA-01T エクスチェンジ・アダプタ	インサーキット・エミュレータからターゲット・コネクタへピン変換を行うアダプタです。 アダプタには、LINトランシーバと電源機能が搭載されています。
QB-52GB-YS-01T, スペース・アダプタ	ターゲット・システムとインサーキット・エミュレータ間の高さを必要に応じて調節するアダプタです。 QB-52GB-YS-01T : 52ピン・プラスチックLQFP
QB-52GB-YQ-01T, YQコネクタ	ターゲット・コネクタとエクスチェンジ・アダプタを接続するコネクタです。 QB-52GB-YQ-01T : 52ピン・プラスチックLQFP
QB-52GB-HQ-01T, マウント・アダプタ	対象デバイスをソケット実装するためのアダプタです。 QB-52GB-HQ-01T : 52ピン・プラスチックLQFP
QB-52GB-NQ-01T, ターゲット・コネクタ	ターゲット・システムへ実装するためのコネクタです。 QB-52GB-NQ-01T : 52ピン・プラスチックLQFP

注 QB-78K0KX1Hは、電源ユニット、USBインターフェース・ケーブル、フラッシュ・メモリ・プログラマ PG-FPL を添付しています。また、コントロール・ソフトウェアとして、統合ディバッガ ID78K0-QBを添付しています。

備考 オーダー名称と梱包内容は、次のように異なります。

QB-78K0KX1H-ZZZ : インサーキット・エミュレータのみ

A. 6 ディバグ用ツール(ソフトウェア)

ID78K0-QB ^注 統合ディバッガ	78K0/Kx1+用のインサーキット・エミュレータに対応したディバッガです。ID78K0-QBは、Windowsベースのソフトウェアです。 C言語対応のディバグ機能を強化しており、ソース・プログラムや逆アセンブル表示、メモリ表示をトレース結果に連動させるウインドウ統合機能を使用することにより、トレース結果をソース・プログラムと対応させて表示することもできます。 別売のデバイス・ファイルと組み合わせて使用します。
	オーダ名称： μ S××××ID78K0-QB

注 開発中

備考 オーダ名称の××××は、使用するホスト・マシン、OSにより異なります。

μ S××××ID78K0-QB

××××	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ、 IBM PC/AT互換機	日本語Windows 英語Windows	CD-ROM
BB17			

付録B 改版履歴

B. 1 本版で改訂された主な箇所

箇 所	内 容
p.54	7.2 電源部特性のDC特性 ・電源電流 I_{bat3} LINの条件を修正 ・入力安定度を修正 , REGIN2を追加
p.60	7.3 マイクロコントローラ部特性のDC特性 (3/3) 電源電流 ・水晶 / セラミック発振動作モードの $f_{XP} = 5$ MHz時の V_{DD} を修正 ・RC発振HALTモードの V_{DD} を修正
p.61	AC特性 (1) 基本動作 ・キー・リターン入力ロウ・レベル幅 V_{DD} の条件を修正
p.65	A/Dコンバータ特性 総合誤差 , 変換時間 , ゼロスケール誤差 , フルスケール誤差 , 積分直線性誤差 , 微分直線性誤差の AV_{REF} の条件を修正
p.68	フラッシュ・メモリ・プログラミング特性の T_A を修正
p.74	図A - 1 開発ツール構成の注3を修正
p.79	付録B 改版履歴を追加

【発 行】

NECエレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部1753

電話（代表）：044(435)5111

————お問い合わせ先————

【ホームページ】

NECエレクトロニクスの情報がインターネットでご覧になれます。

URL(アドレス) <http://www.necel.co.jp/>

【営業関係、技術関係お問い合わせ先】

半導体ホットライン

(電話：午前 9:00～12:00、午後 1:00～5:00)

電 話 : 044-435-9494

E-mail : info@necel.com

【資料請求先】

NECエレクトロニクスのホームページよりダウンロードいただくか、NECエレクトロニクスの販売特約店へお申し付けください。