カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



ユーザーズ・マニュアル



V851™

32/16**ビット・シングルチップ・マイクロコンピュータ** ハードウエア編

μPD703000 μPD703001 μPD70P3000





目次要約

第1章 イントロダクション … 1

第2章 端子機能 … 11

第3章 CPU機能 ... 27

第4章 バス制御機能 … 51

第5章 割り込み/例外処理機能 … 69

第6章 クロック発生機能 … 97

第7章 タイマ/カウンタ機能(リアルタイム・パルス・ユ

ニット) ... 115

第8章 シリアル・インタフェース機能 ... 147

第9章 ポート機能 ... 177

第10章 リセット機能 ... 209

第11章 PROMモード ... 213

付録A レジスタ索引 ... 221

付録 B 命令セット一覧 ... 225

付録 C 総合索引 ... 233



- CMOS**デバイスの一般的注意事**項

静電気対策 (MOS全般)

注意 MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレーやマガジン・ケース,または導電性の緩衝材,金属ケースなどを利用し,組み立て工程にはアースを施してください。プラスチック板上に放置したり,端子を触ったりしないでください。

また,MOSデバイスを実装したボードについても同様の扱いをしてください。

未使用入力の処理 (CMOS特有)

注意 CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性(タイミングは規定しません)を考慮すると、個別に抵抗を介してVppまたはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については,その内容を守ってください。

初期化以前の状態 (MOS全般)

注意 電源投入時, MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため,初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定,レジスタ内容などは保証しておりません。ただし,リセット動作やモード設定で定義している項目については,これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は,まずリセット動作を実行してください。

V851, V850ファミリは日本電気株式会社の商標です。

Windowsは米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

UNIXはX/Openカンパニーリミテッドがライセンスしている米国ならびに他の国における登録商標です。



本製品のうち,外国為替および外国貿易管理法の規定により規制貨物等(または役務)に該当するものについては,日本国外に輸出する際に,同法に基づき日本国政府の輸出許可が必要です。

ユーザ判定品: µPD703000GC-xx-xxx-7EA

μ PD70P3000GC-xx-7EA

非該当品 : μ PD703001GC-xx-7EA

- 本資料の内容は予告なく変更することがありますので,最新のものであることをご確認の上ご使用ください。
- 文書による当社の承諾なしに本資料の転載複製を禁じます。
- 本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して,当社は当社もしくは第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に 起因する第三者所有の権利にかかわる問題が発生した場合,当社はその責を負うものではありませんの でご了承ください。
- 本資料に記載された回路,ソフトウエア,及びこれらに付随する情報は,半導体製品の動作例,応用例を説明するためのものです。従って,これら回路・ソフトウエア・情報をお客様の機器に使用される場合には,お客様の責任において機器設計をしてください。これらの使用に起因するお客様もしくは第三者の損害に対して,当社は一切その責を負いません。
- 当社は品質,信頼性の向上に努めていますが,半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として,人身事故,火災事故,社会的な損害等を生じさせない冗長設計,延焼対策設計,誤動作防止設計等安全設計に十分ご注意願います。
- 当社は,当社製品の品質水準を「標準水準」,「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また,各品質水準は以下に示す用途に製品が使われることを意図しておりますので,当社製品の品質水準をご確認の上ご使用願います。

標準水準:コンピュータ,OA機器,通信機器,計測機器,AV機器,家電,工作機械,パーソナル機器,産業用ロボット

特別水準:輸送機器(自動車,列車,船舶等),交通用信号機器,防災/防犯装置,各種安全装置, 生命維持を直接の目的としない医療機器

特定水準: 航空機器, 航空宇宙機器, 海底中継機器, 原子力制御システム, 生命維持のための医療機器, 生命維持のための装置またはシステム等

当社製品のデータ・シート/データ・ブック等の資料で,特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は,必ず事前に当社販売窓口までご相談頂きますようお願い致します。



本版で改訂された主な箇所(1/2)

箇 所	内 容
	·
p. 4	1.5 μPD70P3000とμPD703000 の違い 追加 1.7.1 内部プロック図 ポートの記載修正, Vpp, Vss, CVpp, CVss
p. 8	, the state of the
	端子追加
p. 9	1.7.2 (2)パス・コントロール・ユニット(BCU)説明修正
p. 15	2.2 端子状態 CLKOUT 追加
p. 18	2.3.1 (4)(b)(iv)TXD 説明追加
p. 20	2.3.1 (8)(b)(ii) UBEN 説明追加
p. 23	2.3.1 (13)注意 追加
p. 25	2.4 各端子の入出力回路タイプと未使用時の処理 説明追加
p. 31	図3 - 3 プログラム・ステータス・ワード (PSW) EPフラグの意
	味 説明追加
p. 41	3.4.5 (3)周辺I/O領域 注意文 説明修正
p. 42	図3-7 外部メモリ領域 (64 K, 245 K, 1 M バイト拡張時)注 を追加
p. 43	図3 - 8 外部メモリ領域 (4 M バイト拡張時)注 を追加
p. 44	図3-9 外部メモリ領域(フル拡張時)注を追加
p. 47	3.4.7 アドレス空間の推奨使用方法 説明追加
p. 48	図3 -10 推奨メモリ・マップ 外部メモリ対応の点線 修正
p. 52	4.3.2 パス幅 追加
p. 58	4.7.1 機能概要 説明追加
p. 66	4.8 (7)パス・ホールド・タイミング 図修正
p. 67	4.9 バスの優先順位 説明追加
p. 67	4 .10. 1 プログラム空間(1) 説明追加
p. 67	4.10.2 データ空間 説明追加
p. 75	5 . 2 . 4 NMI 端子のノイズ除去 追加
p. 78	図5-5 マスカブル割り込みの処理形態 修正
p. 85	表5-2 割り込み制御レジスタのアドレスとピット 追加
p. 87	5.3.8 マスカブル割り込みステータス・フラグ IDビットの意味
	説明追加
p. 95	図5-13 割り込み要求受け付け時のパイプライン動作(概略)修正
p. 99	6.4 PLL ロックアップ 説明追加
p. 102	6.5.2 (1)パワー・セーブ・コントロール・レジスタ(PSC)
	CESEL ピット の意味 説明修正
p. 111	6.6 (1)内蔵タイム・ベース・カウンタで時間を確保する場合
	(NMI 端子入力) 図を修正
	1

本文欄外の 印は,本版で改訂された主な箇所を示しています。



本版で改訂された主な箇所(2/2)

置 所 	内容	
p. 112	6.6 (2)信号レベル幅で時間を確保する場合(RESET端子入	
	カ)図を修正 タイム・ベース・カウンタ (TBC) 説明追加	
p. 128	7.4.3 オーパフロー 説明修正	
p. 138	図7 - 14 パルス幅測定のタイミング(タイマ1) 式の値修正	
p. 140	7.6 (3)(a)タイマ1の使用方法 説明修正	
p. 140	図7 - 17 PWM出力のタイミング (TM1) 備考 式の値修正	
p. 142	図7-19 コンペア値を書き換える割り込み要求処理ルーチン(タイ	
	マ1)内容修正	
p. 143	図7 - 20 周期測定のタイミング (TM1)式の値修正	
p. 164	8.3.3 (1)クロック同期式シリアル・インタフェース・モー	
	ド・レジスタ 0 (CSIMO) CRXEOビットの意味 説明追加	
p. 166	8.3.4 (1)転送フォーマット 図を修正	
p. 168	図8-6 3線式シリアルI/Oモードのタイミング(送信)図を修正	
p. 169	図8 - 7 3線式シリアルI/Oモードのタイミング(受信)図を修正	
p. 171	図8-8 3線式シリアルI/Oモードのタイミング(送受信)図を修正	
p. 170	8.3.7 (1) 送受信動作を起動する 説明修正	
p. 180	9.2 (2)各ポート端子のリセット時の機能とポート/コントロー	
	ル・モードを設定するレジスタ 追加	
p. 186	9.3.3 ポート2 P20ビットの説明追加	
p. 211	表10 - 2 各レジスタのリセット後の初期値 ポート出力ラッチを入	
	出力ラッチに修正	
p. 214	11.2 (2)出力ディスエーブル・モード 説明追加	
p. 216	11.3 ページ・プログラム・モード・タイミング VPP. VDDの記述修	
	正	
p. 219	11. 4 PROM 読み出し手順(1) の説明修正	
p. 225	付録B 凡例(2)コードに使われる略号 追加	
p. 230	付録B インストラクション・セット SATSUBIのコード修正	
p. 233	付録 C 総合索引 追加	

本文欄外の 印は,本版で改訂された主な箇所を示しています。

巻末にアンケート・コーナを設けております。このドキュメントに対するご意見を お気軽にお寄せください。



(メ モ)



はじめに

- **対象者** このマニュアルは, V851 (μPD703000,703001,70P3000)の機能を理解し, それを用いた応用システムを設計するユーザを対象とします。
- **的** このマニュアルは,次の構成に示すV851の持つハードウエア機能をユーザに理解していただくことを目的としています。
- 構 成 V851のユーザーズ・マニュアルは,ハードウエア編(このマニュアル)とアーキテクチャ編 (V850ファミリTM ユーザーズ・マニュアル アーキテクチャ編)の2冊に分かれています。

ハードウエア編

・端子機能

·CPU機能

・内蔵周辺機能

· PROMモード

アーキテクチャ編

・データ・タイプ

・レジスタ・セット

・命令形式と命令セット

・割り込みと例外

・パイプラインの動作

読み方 このマニュアルの読者には、電気、論理回路、およびマイクロコンピュータに関する一般的知識を必要とします。

レジスタ名が分かっていて,レジスタの詳細を確認するとき **付録A レジスタ索引**を利用してください。

機能名などが分かっていて,その詳細を確認するとき 付録C 総合索引を利用してください。

命令機能の詳細を理解しようとするとき

別冊のV850ファミリ ユーザーズ・マニュアル アーキテクチャ編を参照してください。

V851の電気的特性を知りたいとき

別冊のデータ・シートを参照してください。

一通りV851の機能を理解しようとするとき 目次に従ってお読みください。

なおこのマニュアルでは,ワン・タイムPROM製品に関する部分を,PROMと表記しています。



凡 例 データ表記の重み : 左が上位桁, 右が下位桁

アクティブ・ロウの表記 : $\overline{\times \times \times}$ (端子,信号名称に上線)

メモリ・マップのアドレス:上部-上位,下部-下位

注:本文中につけた注の説明

注意: 気をつけて読んでいただきたい内容

備考: 本文の補足説明

数の表記 : 2進数...××××または××××B

10進数...××××

16進数...××××H

2 のべき数を示す接頭語 : K (キロ) 2 10 = 1024

M (メガ) 2²⁰ = 1024²

G(ギガ) $2^{30} = 1024^3$

関連資料 関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

デバイスに関する資料

資 料 名	資料番号
V850ファミリ™ ユーザーズ・マニュアル アーキテクチャ編	U10243J
V850ファミリ インストラクション活用表	U10229J
μ PD703000, 703001 データ・シート	U10987J
μ PD70P3000 データ・シート	U10988J
V851 ユーザーズ・マニュアル ハードウエア編	このマニュアル



開発ツールに関する資料 (ユーザーズ・マニュアル)

製 品 名		資料番号
IE-703002-MC(インサーキット・エミュレータ)		U11595J
CA850(Cコンパイラ・パッケージ)	操作編 UNIX™ベース	U11013J
	操作編 Windows™ベース	U11068J
	C言語編	U11010J
	アセンブリ言語編	U10543J
プロジェクト・マネージャ編 Windowsベース		U11991J
RX850 (リアルタイムOS)	基礎編	U11037J
	テクニカル編	
	ニュークリアス・インストレーション編	U11038J
	ディバッガ編 Windowsベース	U11158J
AZ850(システム・パフォーマンス・アナライザ)操作編		U11181J
ID850 (Cソース・ディバッガ)	操作編 UNIXベース	U12209J
	インストレーション編 UNIXベース	U12210J
	操作編 Windowsベース	U11196J



(メ モ)



目 次

第1章	イントロダクション 1
1.2 1.3 1.4 1.5	概 説 … 1 特 徴 … 2 応用分野 … 3 オーダ情報 … 4 μPD70P3000とμPD703000の違い … 4 端子接続図(Top View) … 5 1.6.1 通常動作モード … 5 1.6.2 PROMプログラミング・モード … 7 機能プロック構成 … 8 1.7.1 内部ブロック図 … 8 1.7.2 内部ユニット … 9
第2章	端子機能 11
2.1	端子機能一覧 11 2.1.1 通常動作モード 11 2.1.2 PROMプログラミング・モード(µPD70P3000のみ) 14
2.2	端子状態 15
	端子機能の説明 16
	2.3.1 通常動作モード 16
2.4	2.3.2 PROMプログラミング・モード(µPD70P3000のみ) 24
	各端子の入出力回路タイプと未使用時の処理 25
2.5	端子の入出力回路 26
第3章	CPU 機能 27
3.1	特 徵 27
3.2	CPU レジスタ・セット 28
	3.2.1 プログラム・レジスタ・セット 29
2 2	3.2.2 システム・レジスタ・セット 30 動作モード 32
3.3	3.3.1 動作モード 32
	3.3.2 動作モード指定 33
3.4	アドレス空間 34
	3.4.1 CPUアドレス空間 34
	3.4.2 イメージ 35
	3.4.3 CPUアドレス空間のラップ・アラウンド 36
	3.4.4 メモリ・マップ 37
	3.4.5 領 域 38
	3.4.6 外部拡張モード 45



	3.4.8 周辺I/Oレジスタ 49
第4章	バス制御機能 51
4.1	特 徵 51
4.2	バス制御端子 51
4.3	バス・アクセス 52
	4.3.1 アクセス・クロック数 52
	4.3.2 バス幅 52
	メモリ・ブロック機能 54
4.5	ウエイト機能 55
	4.5.1 プログラマブル・ウエイト機能 55
	4.5.2 外部ウエイト機能 56
	4.5.3 プログラマブル・ウエイトと外部ウエイトの関係 56
	アイドル・ステート挿入機能 57
4.7	バス・ホールド機能 58
	4.7.1 機能概要 58
	4.7.2 バス・ホールド手順 58
4.0	4.7.3 パワー・セーブ・モード時の動作 59
	パス・タイミング 60
	バスの優先順位 67
4 .10	境界動作条件 67
	4.10.1 プログラム空間 67
1 11	4.10.2 データ空間 67 内蔵周辺 I/O インタフェース 68
4.11	<u> 内閣(同辺)/() イフラフェース 00</u>
第5章	割り込み / 例外処理機能 69
	割り込み/例外処理機能 69
5.1	割り込み/例外処理機能 69 特 徴 69
5.1	割り込み / 例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71
5.1	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72
5.1	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74
5.1	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75
5.1	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTM0) 75
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTMO) 75 マスカブル割り込み 76
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTM0) 75 マスカブル割り込み 76 5.3.1 ブロック図 77
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTMO) 75 マスカブル割り込み 76 5.3.1 ブロック図 77 5.3.2 動 作 77
5.1 5.2	割り込み/例外処理機能 … 69 特 徴 … 69 ノンマスカブル割り込み … 71 5.2.1 受け付け動作 … 72 5.2.2 復帰動作 … 74 5.2.3 NPフラグ … 75 5.2.4 NMI端子のノイズ除去 … 75 5.2.5 外部割り込みモード・レジスタの(IMTMO) … 75 マスカブル割り込み … 76 5.3.1 ブロック図 … 77 5.3.2 動 作 … 77 5.3.3 復 帰 … 79
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTMO) 75 マスカブル割り込み 76 5.3.1 ブロック図 77 5.3.2 動 作 77
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTM0) 75 マスカブル割り込み 76 5.3.1 ブロック図 77 5.3.2 動 作 77 5.3.2 動 作 77 5.3.3 復 帰 79 5.3.4 マスカブル割り込みの優先順位 80 5.3.5 割り込み制御レジスタ(××ICn) 84
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTMO) 75 マスカブル割り込み 76 5.3.1 ブロック図 77 5.3.2 動 作 77 5.3.3 復 帰 79 5.3.4 マスカブル割り込みの優先順位 80
5.1 5.2	割り込み/例外処理機能 69 特 徴 69 ノンマスカブル割り込み 71 5.2.1 受け付け動作 72 5.2.2 復帰動作 74 5.2.3 NPフラグ 75 5.2.4 NMI端子のノイズ除去 75 5.2.5 外部割り込みモード・レジスタ0(IMTMO) 75 マスカブル割り込み 76 5.3.1 ブロック図 77 5.3.2 動 作 77 5.3.3 復 帰 79 5.3.4 マスカブル割り込みの優先順位 80 5.3.5 割り込み制御レジスタ(××ICn) 84 5.3.6 外部割り込みモード・レジスタ1,2(INTM1,INTM2) 86
5.1 5.2	割り込み / 例外処理機能 … 69 特
5.1 5.2	割り込み / 例外処理機能 … 69 特

3.4.7 アドレス空間の推奨使用方法 ... 47

		5.4.3 EPフラグ 90
5	. 5	例外トラップ 90
		5.5.1 不正命令コード 90
		5.5.2 動作 91
_	_	5.5.3 復 帰 92
5	. 6	優先順位制御 93
		5.6.1 割り込みと例外の優先順位 93
_	_	5.6.2 多重割り込み 93
		応答時間 95
5	. 8	割り込みが受け付けられない期間 96
筆61	音	クロック発生機能 97
750-	_	
6	. 1	特 徵 97
6	. 2	構 成 97
6	. 3	入力クロック選択 98
		6.3.1 ダイレクト・モード 98
		6.3.2 PLLモード 98
6	. 4	PLL ロックアップ 99
6	. 5	パワー・セーブ制御 100
		6.5.1 概 要 100
		6.5.2 制御レジスタ 102
		6.5.3 HALTE-F 105
		6.5.4 IDLEモード 107
		6.5.5 ソフトウエアSTOPモード 109
6	. 6	発振安定時間の確保 111
6	. 7	クロック出力制御 113
タフラ	=	タイマ / カウンタ機能(リアルタイム・パルス・ユニット) 115
<i></i>	7	
7	. 1	特 徵 115
	. 2	
		7.2.1 タイマ1 118
		7.2.2 タイマ4 120
7	. 3	制御レジスタ 121
7	. 4	タイマ1動作 127
		7.4.1 カウント動作 127
		7.4.2 カウント・クロック選択 127
		7.4.3 オーバフロー 128
		7.4.4 TCLR1入力によるタイマのクリア/スタート 129
		7.4.5 キャプチャ動作 130
		7.4.6 コンペア動作 132
7	. 5	タイマ4動作 134
		7.5.1 カウント動作 134
		7.5.2 入力クロック選択 134
		7.5.3 オーバフロー 134
		7.5.4 コンペア動作 135
	6	応用例 137



/ . /		 143	

第8章 シリアル・インタフェース機能 ... 147

4 4 5

8.1 特 徵 ... 147

ファ 決会事項

- 8.2 アシンクロナス・シリアル・インタフェース (UART) ... 148
 - 8.2.1 特 徵 ... 148
 - 8.2.2 アシンクロナス・シリアル・インタフェースの構成 ... 149
 - 8.2.3 モード・レジスタおよびコントロール・レジスタ ... 151
 - 8.2.4 割り込み要求 ... 157
 - 8.2.5 動作… 158
- **8.3 クロック同期式シリアル・インタフェース (CSI)** ... 162
 - 8.3.1 特 徵 ... 162
 - 8.3.2 構 成 ... 163
 - 8.3.3 モード・レジスタおよびコントロール・レジスタ ... 164
 - 8.3.4 基本動作 ... 166
 - 8.3.5 3 線式シリアルI/Oモードで送信する ... 168
 - 8.3.6 3 線式シリアルI/Oモードで受信する ... 169
 - 8.3.7 3線式シリアルI/Oモードで送受信する ... 170
 - 8.3.8 システム構成例 ... 171
- 8.4 ボー・レート・ジェネレータ (BRG) ... 172
 - 8.4.1 構成と機能 ... 172
 - 8.4.2 ボー・レート・ジェネレータ・レジスタ0 (BRG0) ... 176
 - 8.4.3 ボー・レート・ジェネレータ・プリスケーラ・モード・レジスタ 0 (BPRM0) ... 176

第9章 ポート機能 ... 177

- 9.1 特 徵 ... 177
- 9.2 ポートの基本構成 ... 178
- 9.3 各ポートの端子機能 ... 181
 - 9.3.1 ポート0 ... 181
 - 9.3.2 ポート1 ... 185
 - 9.3.3 ポート2 ... 186
 - 9.3.4 ポート3 ... 190
 - 9.3.5 ポート4 ... 196
 - 9.3.6 ポート5 ... 198
 - 9.3.7 ポート6 ... 200
 - 9.3.8 ポート9 ... 201
 - 9.3.9 ポート10 ... 204

9.4 ノイズ除去回路 ... 207

第10章 リセット機能 ... 209

- 10.1 特 徵 ... 209
- 10.2 端子機能 ... 209



10. 3	イニシャライズ	210
--------------	---------	-----

第11章 PROMモード ... 213

- 11.**1** PROM**E-** | ... 213
- 11.2 動作モード ... 213
- 11.3 PROM書き込み手順 ... 215
- 11.**4** PROM**読み出し手順** ... 219
- 11.5 ワン・タイムPROM製品のスクリーニングについて ... 219
- 11.6 **外部クロック使用時のSTOPモード解除に関する注意事項** ... 220

付録A レジスタ索引 ... 221

付録 B 命令セット一覧 ... 225

付録 C 総合索引 ... 233

- **C.1** 50**音で始まる語句の索引** ... 233
- C. 2 アルファベットで始まる語句の索引 ... 237



図の目次 (1/3)

図番号	タイトル , ページ
3 - 1	プログラム・カウンタ(PC) 29
3 - 2	割り込み要因レジスタ(ECR) 30
3 - 3	プログラム・ステータス・ワード(PSW) 31
3 - 4	CPUアドレス空間 34
3 - 5	アドレス空間上のイメージ 35
3 - 6	割り込み / 例外テーブル 39
3 - 7	外部メモリ領域(64 K,256 K, 1 Mバイト拡張時) 42
3 - 8	外部メモリ領域(4Mバイト拡張時) 43
3 - 9	外部メモリ領域 (フル拡張時) 44
3 - 10	推奨メモリ・マップ 48
4 - 1	ウエイト挿入例 56
5 - 1	ノンマスカブル割り込みの処理形態 72
5 - 2	ノンマスカブル割り込み要求の受け付け動作 73
5 - 3	RETI命令の処理形態 74
5 - 4	マスカブル割り込みブロック図 77
5 - 5	マスカブル割り込みの処理形態 78
5 - 6	RETI命令の処理形態 79
5 - 7	割り込み処理中にほかの割り込み要求が発生した場合の処理例 81
5 - 8	同時発生した割り込み要求の処理例 83
5 - 9	ソフトウエア例外の処理形態 88
5 - 10	RETI命令の処理形態 89
5 - 11	例外トラップの処理形態 91
5 - 12	RETI命令の処理形態 92
5 - 13	割り込み要求受け付け時のパイプライン動作(概略) 95
6 - 1	プロック構成図 113
7 - 1	タイマ1の基本動作 127
7 - 2	オーバフロー後の動作(ECLR1=0, OST=1の場合) 128
7 - 3	TCLR1入力によるタイマのクリア / スタート動作 (ECLR1=1 , OST=0の場合) 129
7 - 4	TCLR1入力によるクリア / スタートとオーバフロー動作の関係 (ECLR1=1 , OST=1の場合) 129
7 -	TM4+にプイに動作用(下ていごお完け) 400



図の目次 (2/3)

図番号	タイトル , ページ
7 - 6	TM1キャプチャ動作例 131
7 - 7	コンペア動作例 132
7 - 8	TM1コンペア動作例(セット/リセット出力モード) 133
7 - 9	タイマ4の基本動作 134
7 - 10	CM4が1-FFFFHまでの動作 135
7 - 11	CM4に0をセットした場合 136
7 - 12	インターバル・タイマ動作のタイミング(タイマ4) 137
7 - 13	インターバル・タイマ動作の設定手順(タイマ 4) 137
7 - 14	パルス幅測定のタイミング(タイマ 1) 138
7 - 15	パルス幅測定の設定手順(タイマ 1) 139
7 - 16	パルス幅を算出する割り込み要求処理ルーチン(タイマ1) 139
7 - 17	PWM出力のタイミング(TM1) 140
7 - 18	PWM出力の設定手順(タイマ 1) 141
7 - 19	コンペア値を書き換える割り込み要求処理ルーチン(タイマ1) 142
7 - 20	周期測定のタイミング(TM1) 143
7 - 21	周期測定の設定手順(タイマ1) 144
7 - 22	周期を算出する割り込み要求処理ルーチン(タイマ1) 144
8 - 1	アシンクロナス・シリアル・インタフェースのプロック図 150
8 - 2	アシンクロナス・シリアル・インタフェースの送受信データのフォーマット 158
8 - 3	アシンクロナス・シリアル・インタフェース送信完了割り込みタイミング 159
8 - 4	アシンクロナス・シリアル・インタフェース受信完了割り込みタイミング 161
8 - 5	受信エラー・タイミング 161
8 - 6	3 線式シリアルI/Oモードのタイミング(送信) 168
8 - 7	3 線式シリアルI/Oモードのタイミング(受信) 169
8 - 8	3 線式シリアルI/Oモードのタイミング(送受信) 171
8 - 9	CSIのシステム構成例 171
8 - 10	ブロック構成図 172
9 - 1	P00,P01(ポート0)のブロック図 182
9 - 2	P02-P07 (ポート 0) のブロック図 182
9 - 3	P10-P17(ポート1)のブロック図 185
9 - 4	P20 (ポート 2) のブロック図 187
9 - 5	P21-P24 (ポート 2) のブロック図 187



図の目次(3/3)

図番号	タイトル , ページ
9 - 6	P25 (ポート 2) のブロック図 188
9 - 7	P26, P27(ポート2)のブロック図 188
9 - 8	P30,P33(ポート3)のブロック図 191
9 - 9	P31 (ポート3)のブロック図 192
9 - 10	P32(ポート3)のブロック図 192
9 - 11	P34(ポート3)のブロック図 193
9 - 12	P35 (ポート3)のブロック図 193
9 - 13	P36,P37(ポート3)のブロック図 194
9 - 14	P40-P47 (ポート4)のブロック図 196
9 - 15	P50-P57 (ポート 5) のブロック図 198
9 - 16	P60-P67 (ポート6)のブロック図 200
9 - 17	P90-P97 (ポート9)のブロック図 202
9 - 18	P100, P103(ポート10)のブロック図 204
9 - 19	P101 (ポート10)のブロック図 205
9 - 20	P102(ポート10)のブロック図 205
9 - 21	ノイズ除去タイミング例 207
11 - 1	PROMの読み出しタイミング 219



表の目次

表番号	タイトル , ページ
1 - 1	μPD70P3000とμPD703000の違い 4
3 - 1	プログラム・レジスター覧 29
3 - 2	システム・レジスタ番号 30
4 - 1	バス優先順位 67
5 - 1	割り込み一覧 70
5 - 2	割り込み制御レジスタのアドレスとビット 85
6 - 1	パワー・セーブ制御によるクロック・ジェネレータの動作 101
6 - 2	HALTモード時の動作状態 105
6 - 3	IDLEモード時の動作状態 107
6 - 4	ソフトウエアSTOPモード時の動作状態 109
6 - 5	カウント時間例 112
7 - 1	RPUの構成一覧 116
7 - 2	16ビット・キャプチャ・レジスタへのキャプチャ・トリガ信号(TM1) 130
7 - 3	16ビット・コンペア・レジスタからの割り込み要求信号(TM1) 132
8 - 1	発生する割り込みとディフォールト優先順位 157
8 - 2	BRG設定データ 174
10 - 1	リセット期間中の各端子の動作状態 209
10 - 2	各レジスタのリセット後の初期値 211



(メモ)



第1章 イントロダクション

V851は, NECのリアルタイム制御向けシングルチップ・マイクロコンピュータV850ファミリの第1弾です。 この章では,このV851の概要を簡単に述べます。

1.1 概 説

V851は,リアルタイム制御向け高性能32ビット・シングルチップ・マイクロコンピュータV850ファミリの CPUコアを使用し,ROM/RAM,および,リアルタイム・パルス・ユニット,シリアル・インタフェースなど の周辺機能を内蔵した32/16ビット・シングルチップ・マイクロコンピュータです。

V851は,高いリアルタイム応答性と1クロック・ピッチの基本命令に加え,ディジタル・サーボ制御の応用に最適な命令として,ハードウエア乗算器による乗算命令,飽和演算命令,ビット操作命令などを持っています。また,リアルタイム制御システムとして,エンジン制御,ABS(Antilock Braking System)制御などの各種自動車電装機器,PPC(Plain Paper Copier),プリンタ,ファクシミリをはじめとするOA機器,NC(Numerical Control)工作機,各種コントローラなどのFA機器などへの応用が,きわめて高いコスト・パフォーマンスで実現できます。



1.2 特 徵

命令数 74

最小命令実行時間 30 ns (33 MHz動作時)

汎用レジスタ 32ビット×32本

命令セット 符号付き乗算(16ビット×16ビット 32ビット):1-2クロック

飽和演算命令(オーバフロー/アンダフロー検出機能付き)

32ビット・シフト命令: 1クロック

ビット操作命令

ロング/ショート形式を持つロード/ストア命令

メモリ空間 16 Mバイト・リニア (プログラム / データ共用)

メモリを 1 Mバイト / ブロックに分割して , 2 ブロックごとにウエイト制御

プログラマブル・ウエイト機能 アイドル・ステート挿入機能

外部バス・インタフェース

16ビット・データ・バス (アドレス/データ・マルチプレクス)

バス・ホールド機能 外部ウエイト機能

内蔵メモリ ROM/PROM : 32 Kバイト

RAM : 1Kバイト

割り込み / 例外

ノンマスカブル 1要因

マスカブル 14要因(8レベルの優先順位を指定可能)

不正命令コード例外

I/Oライン 入力ポート: 1

入出力ポート : 67



リアルタイム・パルス・ユニット

16ビット・タイマ / イベント・カウンタ: 1 ch

16ビット・タイマ:1本

16ビット・キャプチャ/コンペア・レジスタ:4本

16ビット・インターバル・タイマ: 1 ch

シリアル・インタフェース

アシンクロナス・シリアル・インタフェース(UART): 1 ch クロック同期式シリアル・インタフェース(CSI): 1 ch

専用ボー・レート・ジェネレータ

クロック・ジェネレータ

PLLクロック・シンセサイザによる逓倍機能

パワー・セーブ機能

HALT/IDLE/STOPモード クロック出力停止機能

CMOS構造

1.3 応用分野

サーボ・モータを使用したシステムの制御用 (PPC,プリンタ,NC工作機など) その他高速応答が必要な制御用 (エンジン制御など)



1.4 オーダ情報

オーダ名称	パッケージ	最大動作周波数 (MHz)内蔵 ROM		
μ PD703000GC-25-xxx-7EA	100ピン・プラスチックQFP(ファインピッチ)(14 mm)	25	マスクROM
μ PD703000GC-33-xxx-7EA	II .		33	<i>II</i>
μ PD703001GC-25-7EA	II .		25	なし
μ PD703001GC-33-7EA	ıı .		33	<i>II</i>
μ PD70P3000GC-25-7EA	n .		25	ワン・タイムPROM
μ PD70P3000GC-33-7EA	п		33	<i>II</i>

備考 xxxはROMコード番号です。

1.5 μ PD70P3000と μ PD703000**の違い**

 μ PD70P3000は, μ PD703000の内部マスクROMをPROMに置き換えた製品です。したがって,これら 2 品種の機能は,ROMの仕様による差(たとえば,書き込み,ベリファイなど)を除いてすべて共通となります。 両者の違いを表 1 - 1 に示します。

品名 項目 μ PD703000 μ PD70P3000 内部プログラム・メモリ ワン・タイムPROM マスクROM (一度だけ書き込み可) (電気的書き込み) PROMプログラミング端子 なし MODE0. MODE1の設定 ・通常動作モード時 ・通常動作モード時 MODE0, 1 = LHMODE0, 1 = LH ・PROMプログラミング・モード時 ・ROMレス・モード時 MODE0, 1 = HH MODE0, 1 = LL電気的特性 消費電流などが異なります。 内蔵ROM空き領域 内蔵ROMにプログラミングした際の空き領域は,それぞれ同じ命令コードにしてください。

表1-1 µPD70P3000とµPD703000の違い

注意 1. PROM製品とマスクROM製品では,ノイズ耐量やノイズ輻射が異なります。試作から量産の過程で PROM製品からマスクROM製品への置き換えを検討される場合は,マスクROM製品のCS品(ES品でなく)で十分な評価を行ってください。

回路の規模やマスク・レイアウトが異なるため、ノイズ耐量、ノイズ輻射などが異なります。

2. MODE0, MODE1端子は, VDDまたはVssに直接接続してください。

備考 L:ロウ・レベル H:ハイ・レベル


その他



1.6 端子接続図 (Top View)

1.6.1 通常動作モード

- μ PD703000GC-xx-xxx-7EA
- μ PD703001GC-xx-7EA
- μ PD70P3000GC-xx-7EA



注意 ()内は通常動作モードでは使用しない端子の処理です。

G: Vssに直接接続してください。 V: Vppに直接接続してください。

備考 xxは最大動作周波数です。

xxxはROMコード番号です。



P00-P07 : Port0 A16-A23 : Address Bus

P30-P37 : Port3 R/\overline{W} : Read/Write Status

P40-P47 : Port4 DSTB : Data Strobe
P50-P57 : Port5 ASTB : Address Strobe

P60-P67 : Port6 ST0,ST1 : Status

TCLR1 : Timer Clear CKSEL : Clock Select

TI1 : Timer Input WAIT : Wait

INTP00-INTP03, MODE0, MODE1 : Mode

INTP10-INTP13 : Interrupt Request From Peripherals RESET : Reset

NMI : Non-maskable Interrupt Request X1,X2 : Crystal

SO : Serial Output : Clock Generator Power Supply

SI : Serial Input CVss : Clock Generator Ground

SCK : Serial Clock VDD : Power Supply


RXD : Receive Data IC0,IC1 : Internally Connected

AD0-AD15 : Address/Data Bus



1.6.2 PROMプログラミング・モード

• μ PD70P3000GC-xx-7EA



注意 ()内はPROMプログラミング・モードでは使用しない端子の処理です。

L:個別に抵抗を介してVssに接続してください。

G: Vssに直接接続してください。 V: Vddに直接接続してください。 Open: 何も接続しないでください。

A0-A16 : Address Bus MODE0,MODE1 : Programming Mode Set

D0-D7 : Data Bus VDD : Power Supply

CE : Chip Enable Vss : Ground


OE : Output Enable VPP : Programming Power Supply

PGM : Programming Mode



1.7 機能ブロック構成

1.7.1 内部プロック図



注 PROMプログラミング・モード時



1.7.2 内部ユニット

(1) CPU

アドレス計算,算術論理演算,データ転送などのほとんどの命令処理を5段パイプライン制御により1クロックで実行します。

乗算器 (16ビット×16ビット 32ビット), バレル・シフタ (32ビット) などの専用ハードウエアを内蔵し,複雑な命令処理の高速化を図っています。

CPUで得られた物理アドレスに基づいて必要な外部バス・サイクルを起動します。外部メモリ領域から命令フェッチするときに、CPUからのバス・サイクル起動の要求がない場合は、プリフェッチ・アドレスを生成し、命令コードのプリフェッチを行います。プリフェッチされた命令コードは内部の命令キューに取り込まれます。

(3) ROM/PROM

00000000H番地からマッピングされる32 KバイトのROMまたはPROMであり, MODE0, MODE1端子によりアクセス禁止/許可の指定, PROM版ではプログラミング・モードの指定が可能です。このROM/PROMは,命令フェッチ時にCPUから1クロックでアクセスされます。

(4) RAM

FFFFE000H番地からマッピングされる1 KバイトのRAMです。このRAMは,データ・アクセス時にCPUから1クロックでアクセスすることができます。

(5)割り込みコントローラ (INTC)

内蔵周辺ハードウエアおよび、外部からのハードウエア割り込み要求(NMI、INTP00-INTP03、INTP10-INTP13)を処理します。これらの割り込み要求は、8レベルの割り込み優先順位を指定することができ、割り込み要因に対し多重処理制御を行うことができます。

(6) クロック・ジェネレータ (CG)

X1, X2端子に接続された発振子の5倍(内蔵PLL使用時)または,1/2倍(内蔵PLL未使用時)の周波数をCPUの動作クロックとして供給します。また,発振子を接続する代わりに外部クロックを入力することもできます。

(7) リアルタイム・パルス・ユニット (RPU)

16ビットのタイマ / イベント・カウンタと,16ビットのインターバル・タイマを内蔵し,パルス間隔や周波数の計測,プログラマブルなパルスの出力が可能になっています。



(8) シリアル・インタフェース (SIO)

V851には,シリアル・インタフェースとして,アシンクロナス・シリアル・インタフェース(UART)とクロック同期式シリアル・インタフェース(CSI)を各1チャネル備えています。

UARTは, TXD, RXD端子によりデータ転送を行います。

CSIは, SO, SI, SCK端子によりデータ転送を行います。

シリアル・クロック・ソースはボー・レート・ジェネレータ出力とシステム・クロックから選択できます。

(9)ポート

ポート 0 から10の合計68本の入出力ポート (うち 1 本は入力専用ポート)を備え,ポート端子とコントロール端子の機能を選択して使用することができます。

ポート	入出力		機能
ポート0	8 ビット入出力	汎用ポート	タイマ入出力,外部割り込み
ポート1			-
ポート2			外部割り込み
ポート3			シリアル・インタフェース
ポート4			外部アドレス / データ・バス
ポート5			
ポート6			外部アドレス・バス
ポート9			外部バス・インタフェース制御信号入出力
ポート10	4 ビット入出力		



第2章 端子機能

V851の端子の名称と機能を以下に示します。これらの端子は,機能別にポート端子と,それ以外の端子に分けることができます。

2.1 端子機能一覧

2.1.1 通常動作モード

(1)ポート端子

(1/2**)**

端子名称	入出力	機能	兼用端子
P00	入出力	ポート0	TO10
P01		8 ビット入出力ポート	TO11
P02		1 ビット単位で入 / 出力の指定が可能	TCLR1
P03]		TI1
P04			INTP10
P05]		INTP11
P06			INTP12
P07	1		INTP13
P10-P17	入出力	ポート1	
		8 ビット入出力ポート	-
		1 ビット単位で入 / 出力の指定が可能	
P20	入力	ポート 2	NMI
P21	入出力	P20は入力専用ポート	INTP00
P22		有効エッジが入力されるとNMI入力として動作します。また,P2レジスタの	INTP01
P23		ビット 0 でNMI入力の状態を示します。	INTP02
P24		P21-P27は 7 ビット入出力ポート	INTP03
P25-P27		1 ビット単位で入 / 出力の指定が可能	-
P30	入出力	ポート3	so
P31		8 ビット入出力ポート	SI
P32]	1 ビット単位で入 / 出力の指定が可能	SCK
P33	1		TXD
P34			RXD
P35-P37			-



(2/2)

			(2/2)
端子名称	入出力	機能	兼用端子
P40-P47	入出力	ポート4	AD0-AD7
		8 ビット入出力ポート	
		1 ビット単位で入 / 出力の指定が可能	
P50-P57	入出力	ポート 5	AD8-AD15
		8 ビット入出力ポート	
		1 ビット単位で入 / 出力の指定が可能	
P60-P67	入出力	ポート6	A16-A23
		8 ビット入出力ポート	
		1 ビット単位で入 / 出力の指定が可能	
P90	入出力	ポート9	LBEN
P91		8 ビット入出力ポート	ÜBEN
P92		1 ビット単位で入 / 出力の指定が可能	R/W
P93			DSTB
P94			ASTB
P95			ST0
P96	_		ST1
P97			-
P100	入出力	ポート10	HLDAK
P101	1	4 ビット入出力ポート	HLDRQ
P102		1 ビット単位で入 / 出力の指定が可能	-
P103			-



(2)ポート以外の端子

(1/2)

端子名称	入出力	機能	兼用端子
TO10	出力	タイマ 1 のパルス信号出力	P00
TO11			P01
TCLR1	入力	タイマ 1 の外部クリア信号入力	P02
TI1		タイマ 1 の外部カウント・クロック入力	P03
INTP10	入力	外部マスカブル割り込み要求入力兼	P04
INTP11		タイマ 1 の外部キャプチャ・トリガ入力	P05
INTP12			P06
INTP13			P07
NMI	入力	ノンマスカブル割り込み要求入力	P20
INTP00	入力	外部マスカブル割り込み要求入力	P21
INTP01			P22
INTP02			P23
INTP03			P24
SO	出力	CSI のシリアル送信データ出力	P30
SI	入力	CSI のシリアル受信データ入力	P31
SCK	入出力	CSI のシリアル・クロック入出力	P32
TXD	出力	UARTのシリアル送信データ出力	P33
RXD	入力	UARTのシリアル受信データ入力	P34
AD0-AD7	入出力	外部にメモリを拡張する場合の16ビット・マルチプレクスト・アドレス / デー	P40-P47
AD8-AD15		タ・バス	P50-P57
A16-A23	出力	外部にメモリを拡張する場合の上位アドレス・バス	P60-P67
LBEN	出力	外部データ・バスの下位バイト・イネーブル信号出力	P90
UBEN		外部データ・バスの上位バイト・イネーブル信号出力	P91
R/W		外部リード / ライト・ステータス出力	P92
DSTB		外部データ・ストローブ信号出力	P93
ASTB		外部アドレス・ストローブ信号出力	P94
ST0		外部バス・サイクル・ステータス出力	P95
ST1			P96
HLDAK	出力	バス・ホールド・アクノリッジ出力	P100
HLDRQ	入力	バス・ホールド要求入力	P101
CLKOUT	出力	システム・クロック出力	-
CKSEL	入力	クロック・ジェネレータの動作モードを指定する入力	-
WAIT	入力	バス・サイクルにウエイトを挿入する制御信号入力	-
MODE0, MODE1	入力	動作モード指定	-
RESET	入力	システム・リセット入力	-



(2/2)

端子名称	入出力	機能	兼用端子
X1	入力	システム・クロック用発振子接続。外部からクロックを供給する場合はX1に入力	-
X2	-	します。	-
CV _{DD}	-	内蔵クロック・ジェネレータ用正電源供給	-
CVss	-	内蔵クロック・ジェネレータ用グランド電位	-
V _{DD}	-	正電源供給	-
Vss	-	グランド電位	-
IC0, IC1	-	内部接続	-

2.1.2 PROMプログラミング・モード (μ PD70P3000 ϕ)

V851のPROMモード時の制御およびタイミングは , μ PD27C1001Aとコンパチブルであり , 各端子の機能は次のとおりになります。

端子名称	PROMモード時機能	μ PD27C1001Aの対応端子
P60-P67	アドレス下位(A0-A7)入力	A0-A7
P50, P20, P51-P57	アドレス上位(A8-A16)入力	A8, A9, A10-A16
P40-P47	データ入出力	D0-D7
P25		CE
P26	OE (アウトプット・イネーブル) 入力	ŌĒ
P27	PGM(プログラム)入力	PGM
VPP	プログラム書き込み用電源	VPP
MODE0,MODE1	動作モード指定	-



2.2 端子状態

動作モードによる各端子の動作状態は以下のとおりです。

動作状態	II da ar k	STOP	IDLE	バス・	アイドル・	HALT
端子	リセット	モード	モード	ホールド	ステート	モード
AD0-AD15	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z
A16-A23	Hi-Z	Hi-Z	Hi-Z	Hi-Z	保持 ^{注 1}	保持
LBEN, UBEN	Hi-Z	Hi-Z	Hi-Z	Hi-Z	保持 ^{注1}	保持
R/W	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Н	Н
DSTB	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Н	Н
ASTB	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Н	Н
ST0,ST1	Hi-Z	Hi-Z	Hi-Z	Hi-Z	アイドル状態	アイドル状態
HLDRQ	-	-	-	動作	動作	動作
HLDAK	Hi-Z	Hi-Z	Hi-Z	L	動作	動作
WAIT	-	-	-	-	-	-
CLKOUT	動作	L	L	動作 ^{注 2}	動作 ^{注 2}	動作 ^{注 2}

Hi-Z : ハイ・インピーダンス

保持 : 直前の外部バス・サイクルでの状態を保持

L : ロウ・レベル出力H : ハイ・レベル出力- : 入力非サンプリング

注1.バス・ホールド終了直後は不定

2.クロック出力インヒビット・モード時はL



2.3 端子機能の説明

2.3.1 通常動作モード

(1) P00-P07 (Port 0) ... 3ステート入出力

ポート0および各種コントロール信号として働く8ビット入出力ポートです。

P00-P07は入出力ポートとして機能するほか,リアルタイム・パルス・ユニット(RPU)の入出力および外部割り込み要求入力として動作します。動作モードは1ビットごとにポート/コントロールの選択が可能で,ポート・モード・コントロール・レジスタ0(PMC0)で指定します。

(a)ポート・モード

P00-P07はポート・モード・レジスタ 0 (PM0)により,ビット単位に入力または出力ポートの 設定ができます。

(b) コントロール・モード

P00-P07はPMC0レジスタにより,ビット単位でポート/コントロール・モードの設定ができます。

- (i) TO10,TO11 (Timer Output)...出力 タイマ 1 のパルス信号を出力します。
- (ii) TCLR1 (Timer Clear)...入力タイマ1の外部クリア信号入力端子です。
- (iii) TI1 (Timer Input) ... 入力タイマ 1 の外部カウンタ・クロック入力端子です。
- (iv) INTP10-INTP13 (Interrupt Request From Peripherals) ...入力 タイマ 1 の外部割り込み要求入力端子です。

(2) P10-P17 (Port 1) ... 3ステート入出力

ポート1は,1ビット単位で入力または出力を設定できる8ビットの入出力ポートです。入力/出力モードの設定は,ポート・モード・レジスタ1(PM1)で行います。

なお,ポート1は兼用端子はなく,ポート・モードに固定です。

(3) P20-P27 (Port 2) ... 3ステート入出力

ポート 2 は , 入力専用端子であるP20を除き , 1 ビット単位で入力または出力を設定できる入出力ポートです。ポートとして機能するほか , 外部割り込み入力として使用できます。



動作モードは1ビットごとにポート/コントロールの選択が可能で,ポート・モード・コントロール・レジスタ2(PMC2)で指定します。

なお, P25-P27は兼用端子がなく,ポート・モードに固定です。

(a)ポート・モード

P21-P27はポート・モード・レジスタ2 (PM2)により,ビット単位で入力または出力を設定できます。P20は入力専用ポートで,有効エッジが入力されるとNMI入力として動作します。

(b) コントロール・モード

ポート・モード・コントロール・レジスタ 2 (PMC2) によって,ビット単位でポート/コントロール・モードの設定ができます。

- (i) NMI (Non-Maskable Interrupt Request) ...入力 ノンマスカブル割り込み要求入力です。
- (ii) INTP00-INTP03 (Interrupt Request From Peripherals) …入力外部マスカブル割り込み要求入力です。

(4) P30-P37 (Port 3) ... 3ステート入力

ポート 3 および各種コントロール信号として働く 8 ビット入出力ポートです。 P30-P37は入出力ポートとして機能するほか, コントロール・モードではシリアル・インタフェース (UART, CSI) の入出力として動作します。

なお, P35-P37は兼用端子がなくポート・モードに固定です。

(a)ポート・モード

P30-P37はポート・モード・レジスタ3 (PM3)により,ビット単位に入力または出力ポートに 設定できます。

(b) コントロール・モード

P30-P37はPMC3レジスタにより,ビット単位でポート/コントロール・モードに設定できます。

- (i) SO (Serial Output)…出力CSIのシリアル送信データを出力します。
- (ii) SI (Serial Input)...入力CSIのシリアル受信データを入力します。



(iii) SCK (Serial Clock) ... 3ステート入出力CSIのシリアル・クロック入出力端子です。

(iv) TXD (Transmit Data)...出力

UARTのシリアル送信データを出力します。

送信禁止時:ハイ・インピーダンス

送信許可時:ハイ・レベル

(v) RXD (Receive Data)...入力

UARTのシリアル受信データを入力します。

(5) P40-P47 (Port 4) ... 3ステート入出力

ポート4および外部拡張メモリのアドレス / データ・バスとして働く8ビット入出力ポートです。 P40-P47は入出力ポートとして機能するほか,コントロール・モード(外部拡張モード)ではメモリを外部に拡張する場合の,時分割アドレス / データ・バス(AD0-AD7)として動作できます。

動作モードは1ビット単位でポート/コントロールの選択が可能で,モード指定端子(MODE0, MODE1)とメモリ拡張モード・レジスタ(MM)で指定します。

(a)ポート・モード

P40-P47はポート・モード・レジスタ4 (PM4)により,ビット単位に入力または出力ポートに 設定できます。

(b) コントロール・モード (外部拡張モード)

P40-P47はMODE0,MODE1端子とMMレジスタにより, AD0-AD7に指定できます。

(i) AD0-AD7 (Address/Data0-7) ... 3 ステート入出力

外部アクセス時のアドレス / データのマルチプレクスト・バスです。アドレス・タイミング (T1ステート)では,24ビット・アドレスのA0-A7出力端子となり,データ・タイミング (T2,TW,T3)では16ビット・データの下位 8 ビット・データ入出力バス端子となります。 出力は,バス・サイクルの各ステートのクロックの立ち上がりに同期して変化します。アイドル・ステート(TI)ではハイ・インピーダンスになります。

(6) P50-P57 (Port 5) ... 3 ステート入出力

ポート5および外部拡張メモリのアドレス / データ・バスとして働く8ビット入出力ポートです。 P50-P57は入出力ポートとして機能するほか,コントロール・モード(外部拡張モード)では,メモリを外部に拡張する場合の時分割アドレス / データ・バス(AD8-AD15)として動作できます。

動作モードは1ビット単位でポート/コントロールの選択が可能で,モード指定端子(MODE0, MODE1)とメモリ拡張モード・レジスタ(MM)で指定します。



(a)ポート・モード

P50-P57はポート・モード・レジスタ 5 (PM5)により,ビット単位に入力または出力ポートに設定できます。

(b) コントロール・モード(外部拡張モード)

P50-P57はMODE0,MODE1端子とMMレジスタにより, AD8-AD15として使用できます。

(i) AD8-AD15 (Address/Data8-15) ... 3 ステート入出力

外部アクセス時のアドレス / データのマルチプレクスト・バスです。アドレス・タイミング (T1ステート)では,24ビット・アドレスのA8-A15出力端子となり,データ・タイミング (T2, TW, T3)では16ビット・データの上位 8 ビット・データ入出力バス端子となります。 出力は,バス・サイクルの各ステートのクロックの立ち上がりに同期して変化します。アイドル・ステート(TI)ではハイ・インピーダンスになります。

(7) P60-P67 (Port 6) ... 3ステート入出力

ポート6および外部拡張メモリのアドレスとして働く8ビット入出力ポートです。

P60-P67は入出力ポートとして機能するほか,コントロール・モード(外部拡張モード)では,メモリを外部に拡張する場合のアドレス・バス(A16-A23)として動作します。2ビット単位でポート/コントロールの選択が可能で,モード指定端子(MODE0,MODE1)と,メモリ拡張モード・レジスタ(MM)によって指定します。

(a)ポート・モード

P60-P67はポート・モード・レジスタ 6 (PM6)により,ビット単位に入力または出力ポートに設定できます。

(b) コントロール・モード(外部拡張モード)

P60-P67はMODE0, MODE1端子とMMレジスタにより, A16-A23として使用できます。

(i) A16-A23 (Address16-23)...出力

外部アクセス時のアドレス・バスで,24ビット・アドレスの上位8ビット・アドレス出力端子です。

出力は,T1ステートのクロックの立ち上がりに同期して変化します。アイドル・ステート(TI)では直前のバス・サイクルのアドレスを保持しています。

(8) P90-P97 (Port 9) ... 3ステート入出力

ポート9および各種コントロール信号として働く8ビット入出力ポートです。P90-P96は入出力ポートとして機能するほか,コントロール・モード(外部拡張モード)ではメモリを外部に拡張する場合の制御信号出力として動作します。



動作モードは5/2/1ビット単位でポート/コントロールの選択が可能で,モード指定端子(MODE0, MODE1)とメモリ拡張モード・レジスタ(MM)で指定します。

なお, P97は兼用端子がなくポート・モードに固定です。

(a)ポート・モード

P90-P97はポート・モード・レジスタ 9 (PM9)により,ビット単位に入力または出力ポートに設定できます。

(b) コントロール・モード (外部拡張モード)

P90-P96はMODE0, MODE1端子とMMレジスタにより,メモリを外部に拡張する場合の制御信号出力として動作します。

(i) LBEN (Lower Byte Enable)...出力

外部16ビット・データ・バスの下位バイト・イネーブル信号出力端子です。 出力は,バス・サイクルのT1ステートのクロックの立ち上がりに同期して変化します。ア イドル・ステート(TI)では直前のバス・サイクルの状態を保持しています。

(ii) UBEN (Upper Byte Enable)...出力

外部16ビット・データ・バスの上位バイト・イネーブル信号出力端子です。奇数アドレスへのバイト・アクセス時はアクティブ(ロウ・レベル)になります。偶数アドレスへのバイト・アクセス時はインアクティブ(ハイ・レベル)になります。

出力は,バス・サイクルのT1ステートのクロックの立ち上がりに同期して変化します。アイドル・ステート(TI)では直前のバス・サイクルの状態を保持しています。

アクセ	UBEN	LBEN	A0	
ワード・アクセス	0	0	0	
ハーフワード・アク	0	0	0	
バイト・アクセス	バイト・アクセス 偶数アドレス		0	0
	奇数アドレス		1	1

(iii) R/W (Read/Write Status) ...出力

外部アクセス時のバス・サイクルが, リード・サイクルかライト・サイクルかを示すステータス信号出力です。 リード・サイクルではハイ・レベル, ライト・サイクルではロウ・レベルになります。

出力は,バス・サイクルのT1ステートのクロックの立ち上がりに同期して変化します。アイドル・ステート(TI)ではハイ・レベルになります。



(iv) DSTB (Data Strobe)...出力

外部データ・バスのアクセス・ストローブ信号出力端子です。

出力は,バス・サイクルのT2,TWステートの期間中アクティブ(ロウ・レベル)になります。アイドル・ステート(TI)ではインアクティブ(ハイ・レベル)になります。

(v) ASTB (Address Strobe)...出力

外部アドレス・バスのラッチ・ストローブ信号出力端子です。

出力は,バス・サイクルのT1ステートのクロックの立ち下がりに同期してアクティブ(ロウ・レベル)になり,T3ステートのクロックの立ち下がりに同期してインアクティブ(ハイ・レベル)になります。アイドル・ステート(TI)ではハイ・レベルになります。

(vi) ST0,ST1 (Status0,1)...出力

外部アクセス時のバス・サイクルの実行形態を示すステータス信号出力です。出力は,バス・サイクルのT1,TIステートのクロックの立ち上がりに同期して変化します。

ST1	ST0	バス・サイクル・ステータス
0	0	アイドル・サイクル
0	1	命令フェッチ (分岐)
1	0	オペランド・データ・アクセス
1	1	命令フェッチ(連続)

システム・リセット直後,割り込み処理起動時の分岐サイクルでも "命令フェッチ(分岐)"の状態を示します。

ROMレス・モード時の設定にかかわらず、システム・リセット直後は端子がポート・モードになり、ステータスは出力されません。

(9) P100-P103 (Port 10) ... 3ステート入出力

ポート10は、1 ビット単位で入力または出力を設定できる4 ビット入出力ポートです。ポートとしての機能のほかに、コントロール・モードでは外部バス・マスタ、ASICなどを外部に拡張する場合の制御信号入出力として動作します。

ポート10に8ビット・アクセスした場合の上位4ビットは,ライト時は無視され,リード時は不定データとなります。

なお, P102, P103は兼用端子がなくポート・モードに固定です。

(a)ポート・モード

P100-P103はポート・モード・レジスタ (PM10)により,ビット単位で入力または出力ポートに指定できます。



(b) コントロール・モード

P100, P101はポート・モード・コントロール・レジスタ10 (PMC10) の設定によりバス・ホールド制御信号の入力または出力として動作します。

(i) HLDAK (Hold Acknowledge)...出力

V851がバス・ホールド要求を受けて,アドレス・バス,データ・バス,制御バスをハイ・インピーダンス状態にしたことを示すアクノリッジ信号出力端子です。

この信号がアクティブの間,アドレス・バス,データ・バス,制御バスはハイ・インピーダンス状態になります。

(ii) HLDRQ (Hold Request)...入力

外部デバイスがV851に対し、アドレス・バス、データ・バス、制御バスの解放を要求する 入力端子です。この端子は、CLKOUTに対して非同期入力が可能です。この端子がアクティブ になると、V851は、実行中のバス・サイクルがあればその終了後に、なければすぐにアドレ ス・バス、データ・バス、制御バスをハイ・インピーダンス状態にし、HLDAKをアクティブ にしてバスを解放します。

(10) CLKOUT (Clock Output)...出力

システム・クロック出力端子です。リセット期間中でもCLKOUT端子からの出力は行われます。PSC レジスタにより,クロック出力インヒビット・モードに設定することで出力をロウ・レベル固定にできます。

(11) CKSEL (Clock Select)...入力

クロック発生回路の動作モードを指定する入力端子です。入力レベルは動作中に変化しないよう固定 してください。

CKSEL	動作モード	
0	PLLモード	
1	ダイレクト・モード	

(12) WAIT (Wait) ...入力

バス・サイクルにデータ・ウエイトを挿入する制御信号入力端子で,CLKOUTに対する非同期入力が可能です。バス・サイクルのT2,TWステートのクロックの立ち下がりでサンプリングします。サンプリング・タイミングにおける設定/保持時間を満たさないときはウエイト挿入が行われないことがあります。



(13) MODE0, MODE1 (Mode0,1)...入力

V851の動作モードを指定する入力端子です。動作モードは、シングルチップ・モード、ROMレス・モード、PROMプログラミング・モードがあります。入力レベルは、動作中に変化しないよう固定してください。

MODE1	MODE0	動作モード		
0	0	$ROM \cup Z \cdot \Xi - F$		
0	1	RFU (予約)		
1	0	シングルチップ・モード		
1	1	PROMモード VPP=5V : リード・モード		
		V _{PP} =12.5 V : プログラミング・モード		

注意 μ PD703001を**ご使用の場合には,必ず**ROM ν ス・モードを指定してください。 ROM ν ス・モード以外の動作モードを指定した場合,動作は保証できません。

(14) RESET (Reset)...入力

RESET入力は非同期入力であり、動作クロックと無関係に一定のロウ・レベル幅を持つ信号が入力されると、すべての動作に優先してシステム・リセットがかかります。

通常のイニシャライズ / スタートのほかに , パワー・セーブ・モード (HALT , IDLE , STOP) の解除にも使用されます。

(15) X1,X2 (Crystal) ...入力 (X1のみ)

システム・クロック発生用の発振子接続端子です。

外部クロックを入力することも可能です。外部クロックを入力する場合はX1端子に接続し,X2端子はオープンにしてください。

(16) CVDD (Power Supply for Clock Generator)

内蔵クロック・ジェネレータ用の正電源供給端子です。

(17) CVss (Ground for Clock Generator)

内蔵クロック・ジェネレータ用のグランド端子です。

(18) VDD (Power Supply)

正電源供給端子です。すべてのVDD端子を正電源に接続してください。

(19) Vss (Ground)

グランド端子です。すべてのVss端子をグランドに接続してください。

(20) IC0 (Internally Connected)

内部で接続されています。Vssに接続してください。



(21) IC1 (Internally Connected)

内部で接続されています。VDDに接続してください。

2.3.2 PROMプログラミング・モード (μPD70P3000のみ)

(1) A0-A16...入力

アドレス・バスです。内蔵PROMのアドレス(0000H-7FFFH)を選択します。

(2) D0-D7...入出力

データ・バスです。このバスを介して,内蔵PROMのプログラムを書き込み/読み出します。

(3) PGM...入力

プログラム・パルス入力端子です。 $V_{PP}=12.5\ V,\ \overline{CE}=0\ ,\ \overline{OE}=1$ のときにこの信号をアクティブにすると , D_{0} -D7上のプログラムをA0-A16で選択されている内蔵PROMセル内へ書き込めます。

(4) CE...入力

チップ・イネーブル信号入力端子です。この信号がアクティブのとき,プログラムの書き込み/読み出しが可能となります。

(5) OE...入力

アウトプット・イネーブル信号入力端子です。内蔵PROMへのリード・ストローブ信号を入力します。 $\overline{\text{CE}}=0$ のときにこの信号をアクティブにすると,A0-A16で選択されている内蔵PROMセル内のプログラム(1 バイト)をD0-D7上に読み出せます。

(6) VPP...入力

プログラム・パルス入力端子です。 $V_{PP}=12.5\ V,\ \overline{CE}=0$, $\overline{OE}=1$ のときにこの信号をアクティブにすると, D_{D} Dのプログラムを A_{D} A16で選択されて A_{D} A16で

(7) VDD

正電源供給端子です。

(8) Vss

GND電位端子です。




2.4 各端子の入出力回路タイプと未使用時の処理

抵抗を介してVDDまたはVssに接続する場合,1-10kの抵抗を接続することをお勧めします。

端 子	入出力回路タイプ	推奨接続方法
P00/TO10,P01/TO11	5	入力状態:個別に抵抗を介してVpoまたはVssに接続
P02/TCLR1,P03/TI1,	8	出力状態:オープン
P04/INTP10-P07/INTP13		
P10-P17	5	
P20/NMI	2	Vssに直接接続
P21/INTP00-P24/INTP03	8	入力状態:個別に抵抗を介してVppまたはVssに接続
P25	5	出力状態:オープン
P26,P27	8	
P30/SO	5	
P31/SI,P32/SCK	8	
P33/TXD,P34/RXD,P35	5	
P36,P37	8	1
P40/AD0-P47/AD7	5	
P50/AD8-P57/AD15		
P60/A16-P67/A23		
P90/LBEN		
P91/UBEN		
P92/R/W		
P93/DSTB		
P94/ASTB		
P95/ST0,P96/ST1		
P97		
P100/HLDAK		
P101/HLDRQ		
P102		
P103		
CLKOUT	3	オープン
CKSEL	2	-
WAIT	1	VDDに直接接続
MODE0,MODE1	2	-
RESET		
IC0	-	Vssに直接接続
IC1	-	VdDに直接接続
CV _{DD}	-	VdDに直接接続
CVss	-	Vssに直接接続



2.5 端子の入出力回路





第3章 CPU機能

V851のCPUは, RISCアーキテクチャをベースとし, 5 段パイプラインの制御によりほとんどの命令を 1 クロックで実行します。

3.1 特 徵

最小インストラクション・サイクル 30 ns (内部33 MHz動作時)

アドレス空間:16 Mバイト・リニア

汎用レジスタ 32ビット×32本

内部32ビット・アーキテクチャ

5段パイプライン制御

乗除算命令

飽和演算命令

32ビット・シフト命令: 1クロック

ロング / ショート・フォーマット

内蔵メモリ

- ・ROM/PROM 32 Kバイト
- ・RAM 1Kバイト

ビット操作命令4種

- ・セット
- ・クリア
- ・ノット
- ・テスト



3.2 CPUレジスタ・セット

V851のレジスタは,汎用のプログラム・レジスタ・セットと,専用のシステム・レジスタ・セットの2種類に分類できます。すべてのレジスタは,32ビット幅となっています。

詳細はV850ファミリ ユーザーズ・マニュアル アーキテクチャ編を参照してください。

プログラム・レジスタ・セット

r0 Zero Register r1 Reserved for Address Generation Interrupt Stack Pointer Stack Pointer (SP) r3 r4 Global Pointer (GP) r5 Text Pointer (TP) r6 r7 r8 r9 r10 r11 r12 r13 r14 r15 r16 r17 r18 r19 r20 r21 r22 r23 r24 r25 r26 r27 r28 r29 r30 Element Pointer (EP) r31 Link Pointer (LP)

31 0 PC Program Counter

システム・レジスタ・セット

31		U	
EIPC	Exception/Interrupt PC		
EIPSW	EIPSW Exception/Interrupt PSW		
31		0	
FEPC	Fatal Error PC		
FEPSW	Fatal Error PSW		
31		0	
ECR	Exception Cause Register		
31		0	
PSW	Program Status Word		



3.2.1 プログラム・レジスタ・セット

プログラム・レジスタには、汎用レジスタとプログラム・カウンタがあります。

(1)汎用レジスタ

汎用レジスタとして,r0-r31の32本が用意されています。これらのレジスタは,どれでもデータ変数 またはアドレス変数として利用できます。

ただし,r0とr30は命令により暗黙的に使用しますので,これらのレジスタを使用する際には注意が必要です。また,r1-r5,r31は,アセンブラとCコンパイラが暗黙的に使用しますので,これらのレジスタを使用する際にはレジスタの内容を破壊しないように退避してから使用し,使用後に元に戻す必要があります。

名 称	用途	動作
r0	ゼロ・レジスタ	常に0を保持
r1	アセンブラ予約レジスタ	32ビット・イミーディエト作成用のワーキング・レジスタとして使用
r2	割り込みスタック・ポインタ	割り込みハンドラのスタック・ポインタとして使用
r3	スタック・ポインタ	関数コール時のスタック・フレーム生成時に使用
r4	グローバル・ポインタ	データ領域のグローバル変数をアクセスするとき使用
r5	テキスト・ポインタ	テキスト領域 ^注 の先頭を指すレジスタとして使用
r6-r29	-	アドレス / データ変数用レジスタ
r30	エレメント・ポインタ	メモリをアクセスするときのベース・ポインタとして使用
r31	リンク・ポインタ	コンパイラが関数コールをするときに使用
PC	プログラム・カウンタ	プログラム実行中の命令アドレスを保持


表3-1 プログラム・レジスタ一覧

(2)プログラム・カウンタ

プログラム実行中の命令アドレスを保持しています。下位の24ビットが有効でビット31-24は0に固定されています。ビット23からビット24へのキャリーがあっても無視します。

また,ビット0は0に固定されており,奇数番地への分岐はできません。

図3-1 プログラム・カウンタ (PC)



注 プログラム・コードを配置する領域



3.2.2 システム・レジスタ・セット


システム・レジスタは, CPUの状態制御, 割り込み情報保持などを行います。

表3-2 システム・レジスタ番号

番号	システム・レジスタ名称	用途	動作
0	EIPC	割り込み時状態退避	例外または割り込みが発生した場合に,PCとPSWを退避する
		レジスタ	レジスタです。このレジスタは , 1組しかないため多重割り込
1	EIPSW		みを許す場合は,プログラムでこのレジスタを退避する必要が
			あります。EIPCの上位 8 ビット,EIPSWの上位24ビットは 0
			固定です。
2	FEPC	NMI時状態退避レジスタ	NMIが発生した場合に,PCとPSWを退避するレジスタです。
			FEPCの上位 8 ビット,FEPSWの上位24ビットは 0 固定で
3	FEPSW		₫.
4	ECR	割り込み要因レジスタ	例外,マスカブル割り込み,NMIが発生した場合に,その要因
			を保持するレジスタです。このレジスタは,上位16ビットを
			" FECC " と呼び,NMIの例外コードがセットされます。下位
			16ビットは"EICC"と呼び,例外/割り込みの例外コードが
			セットされます(図3-2参照)。
5	PSW	プログラム・ステータ	プログラム・ステータス・ワードは,プログラムの状態(命令
		ス・ワード	実行結果) やCPUの状態を示すフラグの集合です(図3-3参
			照)。
6-31	予約		

これらのシステム・レジスタへのリード / ライトは , システム・レジスタ・ロード / ストア命令 (LDSR , STSR命令) で示すシステム・レジスタ番号を指定することで行います。

図3 - 2 割り込み要因レジスタ (ECR)



ビット位置	ビット名	意味
31-16	FECC	Fatal Error Cause Code
		NMIの例外コード(表5 - 1 割り込み一覧 を参照)
15-0	EICC	Exception/Interrupt Cause Code
		例外 / 割り込みの例外コード(表5 - 1 割り込み一覧 を参照)



図3-3 プログラム・ステータス・ワード (PSW)

	31 8	76543210	
PSW	RFU	NP EP ID SAT CY OV S Z	リセット時 00000020H

ビット位置	フラグ	意味
31-8	RFU	予約フィールドです(0に固定されています)。
7	NP	NMI Pending
		NMI処理中であることを示します。NMIが受け付けられるとセットされ,多重割り込みを禁
		止します。
6	EP	Exception Pending
		例外処理中であることを示します。例外の発生でセットされます。なお , このビットがセッ
		トされても割り込み要求は受け付けます。
5	ID	Interrupt Disable
		外部からの割り込み要求の受け付けの禁止を示します。
4	SAT	Saturated Math
		飽和演算命令の演算結果がオーバフローした場合にセットされます(オーバフローしなかっ
		た場合,演算前の値が保持されます)。
3	CY	Carry
		演算結果に、キャリーまたはボローが発生した場合にセットされます(発生しなかった場合
		リセットされます)。
2	OV	Overflow
		演算中にオーバフローが発生した場合にセットされます(発生しなかった場合,リセットさ
		れます)。
1	S	Sign
		演算の結果が負であった場合にセットされます。
		正であった場合,リセットされます。
0	Z	Zero
		演算の結果がゼロであった場合に、セットされます(ゼロでなかった場合、リセットされま
		す)。



3.3 動作モード

3.3.1 動作モード

V851は以下の動作モードを備えます。各モードの指定はMODE0, MODE1端子により行います。

(1)シングルチップ・モード

システム・リセット解除後,バス・インタフェース関連の各端子はポート・モードになり,内蔵ROM/PROMのリセット・エントリ・アドレスに分岐し,命令処理を開始します。命令によりメモリ拡張モード・レジスタ(MM; 3.4.6(1)を参照)を設定することにより,外部メモリ領域に外部デバイスを接続できる外部拡張モードになります。

$(2) ROM V A \cdot E - F$

システム・リセット解除後,バス・インタフェース関連の各端子はコントロール・モードになり,外部デバイス(メモリ)のリセット・エントリ・アドレスに分岐し,命令処理を開始します。内蔵ROM/PROMへの命令フェッチ,データ・アクセスは不可になります。

(3) PROMプログラミング・モード

このモードは,PROM版のみ備えます。端子機能が μ PD27C1001A対応に置き換わり,PROMプログラマによる内蔵PROMへのプログラム動作が可能になります。

(4) PROMU-F.E-F

このモードは,PROM版のみ備えます。端子機能が µ PD27C1001A対応に置き換わり,PROMプログラマにより内蔵PROMからデータを読み出すことができます。



3.3.2 動作モード指定

MODE0, MODE1端子の状態により, V851の動作モードを指定します。本端子の指定は応用システムにおいて固定とし,動作中に変更しないでください。

動作中に変更した場合の動作は保証しません。

(1)通常モード時

MODE1	MODE0	動作モード
0	0	ROMレス・モード
0	1	RFU (予約)
1	0	シングルチップ・モード
1	1	RFU (予約)

(2) PROMモード時

	端子状態						
VPP	MODE1	MODE0	・ 動作モード				
5 V	0	0	RFU (予約)				
	0	1					
	1	0					
	1	1	PROMモード(リード・モード)				
12.5 V	1	1	PROMモード (プログラミング・モード)				



3.4 アドレス空間

3.4.1 CPUアドレス空間

V851のCPUは32ビット・アーキテクチャであり,オペランド・アドレシング(データ・アクセス)においては,最大4Gバイトのリニア・アドレス空間(データ空間)をサポートしています。また,命令アドレスのアドレシングにおいては,最大16 Mバイトのリニア・アドレス空間(プログラム空間)をサポートしています。

図3 - 4 にCPUアドレス空間を示します。

CPUアドレス空間

データ領域
(4Gパイト・リニア)

01000000H

00FFFFFFH

00000000H

図3 - 4 CPUアドレス空間



3.4.2 イメージ

4 GバイトのCPUアドレス空間には,16 Mバイトの物理アドレス空間が256個のイメージとして見えます。つまり,CPUアドレスのビット31-ビット24がどのような値でも,同じ16 Mバイトの物理アドレス空間をアクセスします。図3-5 にアドレス空間上のイメージを示します。

これは,32ビットのCPUアドレスは上位8ビットを無視し,24ビットの物理アドレスとしてアクセスするため,物理アドレスの××000000H番地が,CPUアドレスの00000000H番地のほかに01000000H番地,02000000H番地,...,FE000000H番地,FF000000H番地に見えます。

CPUアドレス空間 FFFFFFFH イメージ FF000000H FEFFFFFH イメージ 物理アドレス空間 FE000000H $x \times F F F F F F H$ 周辺I/O FDFFFFFH 内蔵RAM イメージ 外部メモリ 02000000H 内蔵ROM/PROM 01FFFFFFH $\times \times 000000H$ イメージ 01000000H 00FFFFFFH イメージ 0000000H

図3-5 アドレス空間上のイメージ




3.4.3 CPUアドレス空間のラップ・アラウンド

(1)プログラム空間

PC(プログラム・カウンタ)は,32ビットのうち上位8ビットが"0"に固定であり,下位24ビットのみ有効です。分岐アドレス計算などでビット23からビット24に対するキャリーまたはボローがあっても上位8ビットはこれを無視します。

したがって、プログラム空間の下限である00000000H番地と、上限の00FFFFFH番地は連続したアドレスとなります。このようにメモリ空間の下限と上限が連続したアドレスになることをラップ・アラウンドといいます。


注意 00FFF000H-00FFFFFHの4K**バイトの領域は**,周辺I/O領域のため命令フェッチすることができません。したがって,分岐アドレス計算の結果がこの領域にかかるような操作はしないようにしてください。



(2)データ空間

オペランド・アドレス計算で32ビットを越える演算結果は無視します。

したがって、データ空間の下限である00000000H番地と、上限のFFFFFFH番地は連続したアドレスになり、この境界でラップ・アラウンドします。





3.4.4 メモリ・マップ

V851では,以下のように各領域を予約しています。各モードの指定はMODE0, MODE1端子で行います (3.3 動作モード参照)。


5	ソングルチップ・モート	• 3	ンングルチップ・モー (外部拡張モード)	-	ROMレス・モード	
x x F F F F F F H x x F F F 0 0 0 H	周辺I/O領域		周辺I/O領域		周辺I/O領域	4 Kバイト
x x F F E F F F H	内蔵RAM領域		内蔵RAM領域		内蔵RAM領域	4 Kバイト
x x 1 0 0 0 0 0 H	(アクセス不可)		外部メモリ領域		外部メモリ領域	16 Mバイト
x x 0 F F F F F H	内蔵ROM/PROM領域		内蔵ROM/PROM領域			1 Mパイト



3.4.5 領 域

(1)内蔵ROM/PROM領域

内蔵ROM/PROM領域は000000H-0FFFFFH番地の1Mバイトが予約されています。V851では,物理 内蔵ROM/PROMとして000000H-007FFFH番地の32 Kバイトを実装しており,残りの領域 (008000H-0FFFFFH)には,000000H-007FFFHのイメージが見えます。





割り込み/例外テーブル

V851は,割り込み/例外に対応した飛び先アドレスを固定化することにより,割り込み応答性を 高速化しています。

この,飛び先アドレスの集合を割り込み/例外テーブルと呼び,内蔵ROM/PROM領域に置かれて います。割り込み / 例外要求が受け付けられると, 飛び先アドレスにジャンプし, そのメモリに書か れているプログラムを実行します。図3-6に,割り込み/例外名と,対応するアドレスを示しま す。

図3-6 割り込み/例外テーブル


	内蔵ROM/PROM領域
0 0 0 0 0 1 5 0 H	INTP03
0 0 0 0 0 1 4 0 H	INTP02
0 0 0 0 0 1 3 0 H	INTP01
0 0 0 0 0 1 2 0 H	INTP00
0 0 0 0 0 1 1 0 H	INTST0
0 0 0 0 0 1 0 0 H	INTSR0
0 0 0 0 0 0 F 0 H	INTSER0
0 0 0 0 0 0 E 0 H	INTCSI0
0 0 0 0 0 0 D 0 H	INTCM4
0 0 0 0 0 0 C 0 H	INTP13/INTCC13
0 0 0 0 0 0 B 0 H	INTP12/INTCC12
0 0 0 0 0 0 A 0 H	INTP11/INTCC11
0 0 0 0 0 0 9 0 H	INTP10/INTCC10
0 0 0 0 0 0 8 0 H	INTOV1
0 0 0 0 0 0 6 0 H	ILGOP
0 0 0 0 0 0 5 0 H	TRAP1n (n=0-FH)
0 0 0 0 0 0 4 0 H	TRAP0n (n=0-FH)
0 0 0 0 0 0 1 0 H	NMI
0 0 0 0 0 0 0 0 H	RESET
	16バイト

ROMレス・モード時は,内蔵ROM/PROM領域が外部メモリ領域になります。リセット後に正しく動 作させるために , リセット・ルーチンの飛び先アドレスを外部メモリの 0 番地に用意してください。 39



(2)内蔵RAM**領域**


内蔵RAM領域は,FFE000H-FFEFFFH番地の4Kバイトが予約されています。V851では,物理内蔵RAMとしてFFE000H-FFE3FFH番地の1Kバイトを実装しており,残りの領域(FFE400H-FFEFFFH)には,FFE000H-FFE3FFHのイメージが見えます。





(3)周辺I/O領域

周辺I/O領域は,FFF000H-FFFFFFH番地の4Kバイトが予約されています。V851では,物理周辺I/OとしてFFF000H-FFF3FFH番地の1Kバイトに割り当てており,残りの領域(FFF400H-FFFFFFH)には,FFF000H-FFF3FFHのイメージが見えます。



周辺I/O領域には,内蔵周辺ハードウエアの動作モード指定,状態モニタリングなどの機能を割り付けた周辺I/Oレジスタがマッピングされています。これらの領域からはプログラム・フェッチを行うことができません。

- 注意 1. アドレスの最下位ビットはデコードしていません。したがって, 奇数アドレス (2n+1番地) のレジスタにバイト・アクセスした場合は, ハードウエア上, 偶数アドレス (2n) のレジスタへのアクセスが行われます。
 - 2. V851ではワード・アクセス可能なレジスタは存在しませんが, レジスタにワード・アクセスを行うと, ハードウエア的には強制的に1回のハーフワード・アクセスに置き換わってアクセスが行われます。
 - 3. パイト・アクセス可能なレジスタに対して,ハーフワード・アクセスした場合はリード時は上位8ビットが不定となり,ライト時は下位8ビット・データがレジスタに書き込まれます。
 - 4. レジスタとして定義されていないアドレスは,将来の拡張用に予約されており,アクセスした場合の動作は不定であり,保証しません。



(4)外部メモリ領域

V851は,シングルチップ・モード時に最大××100000H-××FFDFFFH,ROMレス・モード時で最大××000000H-××FFDFFFHの領域を外部メモリ領域として使用できます。

外部メモリ領域は,外部拡張モードを指定すると,64 K,256 K,1 M,4 M,16 Mバイトの物理外部メモリを割り当てることができます。フル拡張(16 Mバイト)のとき以外は,物理外部メモリと同じイメージが,図3-7から図3-9で示すとおり,外部メモリ領域上に連続して見えます。

ただし、内蔵RAM領域、周辺I/O領域およびシングルチップ・モード時の内蔵ROM/PROM領域の各領域に対しては、外部メモリのアクセス対象になりません。





図3-7 外部メモリ領域(64 K, 256K, 1 Mパイト拡張時)

注 ROMレス・モード時は,物理外部メモリのイメージが連続して見えます。



図3-8 外部メモリ領域(4Mバイト拡張時)



注 ROMレス・モード時は,物理外部メモリのイメージが連続して見えます。



図3-9 外部メモリ領域(フル拡張時)

x x F F F F F F H	周辺I/O
	内蔵RAM
XX100000H	外部メモリ
	内蔵ROM/PROM ^注
X X 0 0 0 0 0 0 H	

注 ROMレス・モード時は,物理外部メモリのイメージが連続して見えます。



3.4.6 外部拡張モード

V851は、ポート4からポート10の各端子を用いて外部メモリ空間に外部デバイスを接続することができます。外部デバイスを接続するためにはMODE0、MODE1端子とメモリ拡張モード・レジスタ(MM)を用いて、ポート端子を外部拡張モードに設定する必要があります。MODE0, MODE1端子はV851の動作モードを指定する端子で、MODE0=0、MODE1=1のときROMレス・モード、MODE0=0、MODE1=1のときシングルチップ・モードになります。

ROMレス・モードに指定した場合,リセット時はポート4からポート6の各端子とP90-P94端子がコントロール・モードになり,外部デバイスの使用が可能になります。

シングルチップ・モードに指定した場合,リセット時の各ポート/コントロール・モード兼用端子はポート・モードになり,外部デバイスは使用できません。外部デバイスを使用する場合(外部拡張モード)は,プログラムによりMMレジスタを設定してください。また,バス・ホールド機能を使用する場合は,PMC10レジスタをコントロール・モードに設定してください。



(1)メモリ拡張モード・レジスタ (MM)

ポート4からポート9の各端子のモード設定を行います。外部拡張モードでは、最大16Mバイトの外部メモリ領域に外部デバイスを接続できます。ただし、内蔵RAM領域、周辺I/O領域およびシングルチップ・モード時の内蔵ROM/PROM領域の各領域に対しては外部デバイスを接続して使用することはできません(物理的に接続しても、アクセス対象にはなりません)。

MMレジスタは8/1ビット単位でリード/ライト可能です。ただし,ビット4は1に固定です。

	7	6	5	4	3	2	1	0		
MM	0	0	0	1	ММЗ	MM2	MM1	ММО	アドレス FFFFF04CH	リセット時 17H(ROMレス・モード時)
										10H(シングルチップ・モード時)

ビット位置	ビット名				 意		味			
3	ММЗ	Memory I	Memory Expansion Mode							
		ポート 9 のP95 , P96の動作モードを指定します。								
		MN	13	動作モ	- F	P95	P96			
		0	ポ	- ト・モ	Eード	ポー	٢			
			外	部拡張も	E-ド	ST0	ST1			
2-0	MM2-MM0	Memory I	Evnancia	n Modo						
2-0	IVIIVIZ-IVIIVIO				90-P94) の!	動作モート	・を指定します	⊢ 。		
					アドレス				ポート9	
		MM2	MM1	MM0	空間	ポート4	- 小一ト5	ポート6	(P90-P94)	
		0	0 0 0 -				ポート・モード			
							T	٦		
		0	1	1	64 Kバイ	AD0-AD	7 AD8-AD15		UBEN,	
			0	0	ト拡張 256 Kバ	-		A16.	R/W,	
					イト拡張			A17	$\frac{1000}{\text{DSTB}}$	
		1	0	1	1 M バイ	-		A18,	ASTB	
					ト拡張			A19		
		1	1	0	4 M バイ			A20,		
					ト拡張			A21		
		1	1	1	16 Mバイ			A22	,	
					ト拡張			A23		
		その他 RFU (予約)								

備考 各ポート端子の動作の詳細については 2.3 端子機能の説明を参照してください。



3.4.7 アドレス空間の推奨使用方法

V851のアーキテクチャでは,データ空間のオペランド・データ・アクセスを行うときに,必ずポインタとなるレジスタをアドレス生成用に確保する必要があります。このポインタ用レジスタに入れたアドレスの±32 Kバイトには命令から直接オペランド・データ・アクセスが行えます。しかし,ポインタ用レジスタとして使う汎用レジスタには限りがあるため,ポインタ値を変更する際のアドレス計算による性能ダウンを極力抑えるようにすることで,変数用の汎用レジスタを最大限に確保し,かつプログラム・サイズを抑えることができます(ポインタ・アドレスを生成する命令が不要なため)。

V851のメモリ・マップに関連して,ポインタ運用の効率化を目的として,以下の使用方法を推奨します。

(1)プログラム空間

PC(プログラム・カウンタ)は,32ビットのうち上位8ビットは"0"に固定であり,下位24ビットのみ有効となります。したがって,プログラム空間に関しては無条件に000000000H番地から連続した16 Mバイト空間がそのままメモリ・マップに対応します。

(2) データ空間

データ空間のラップ・アラウンドを利用したリソースの効率的な運用を行うため,4GバイトのCPUアドレス空間の00000000H-007FFFFFH番地およびFF800000H-FFFFFFH番地のそれぞれ連続した8Mバイトをデータ空間として使用します。V851では,4GバイトのCPUアドレス空間に16Mバイトの物理アドレス空間が256個のイメージとして見えるため,この24ビット・アドレスの最上位ビット(ビット23)を32ビット長まで符号拡張したアドレスとして割り当てています。

ラップ・アラウンドを利用した応用例

LD/ST disp16 [R] 命令でR=r0 (ゼロ・レジスタ)とした場合,符号拡張したdisp16により,00000000H番地 \pm 32 Kバイトの範囲がアドレシング可能です。外部メモリを図の24 Kバイトの範囲にマッピングすれば,内蔵ハードウエアのすべてを含むすべてのリソースについて1つのポインタでアドレス指定可能です。

ゼロ・レジスタ (r0) はハードウエアでゼロ固定のレジスタであり,ポインタ専用に費やすレジスタは実質不要となります。







図3-10 推奨メモリ・マップ



注 プログラム領域として使用できません。

備考 は,推奨使用領域です。



3.4.8 周辺I/Oレジスタ

アドレス	機能レジスタ名称		R/W	操作	リセット時			
アトレス	機能レンスタ石小	略号	R/VV	1ビット	8ビット	16ビット	リリビッド時	
FFFFF000H	ポート0	P0						
FFFFF002H	ポート1	P1						
F F F F F 0 0 4 H	ポート 2	P2						
FFFFF006H	ポート3	P3						
FFFFF008H	ポート4	P4					不定	
FFFFF00AH	ポート5	P5						
FFFFF00CH	ポート6	P6						
FFFFF012H	ポート9	P9						
FFFFF014H	ポート10	P10						
FFFFF020H	ポート0モード・レジスタ	PM0						
FFFFF022H	ポート 1 モード・レジスタ	PM1						
FFFFF024H	ポート2モード・レジスタ	PM2						
FFFFF026H	ポート3モード・レジスタ	PM3						
FFFFF028H	ポート4モード・レジスタ	PM4					FFH	
FFFFF02AH	ポート5モード・レジスタ	PM5						
FFFFF02CH	ポート6モード・レジスタ	PM6	R/W					
FFFFF032H	ポート9モード・レジスタ	PM9						
FFFFF034H	ポート10モード・レジスタ	PM10						
FFFFF040H	ポート0モード・コントロール・レジスタ	PMC0					00H	
FFFFF044H	ポート 2 モード・コントロール・レジスタ	PMC2					01H	
FFFFF046H	ポート3モード・コントロール・レジスタ	PMC3					00H	
FFFFF04CH	メモリ拡張モード・レジスタ	MM					10H/17H	
FFFFF054H	ポート10モード・コントロール・レジスタ	PMC10					00H	
FFFFF060H	データ・ウエイト・コントロール・レジスタ	DWC					FFFFH	
FFFFF062H	バス・サイクル・コントロール・レジスタ	всс					AAAAH	
FFFFF070H	パワー・セーブ・コントロール・レジスタ	PSC					00H	
FFFFF078H	システム・ステータス・レジスタ	SYS					0000000×B	
FFFFF084H	ボー・レート・ジェネレータ・レジスタ 0	BRG0					不定	
FFFFF086H	ボー・レート・ジェネレータ・プリスケーラ・モード・レジスタ0	BPRM0					0011	
FFFFF088H	クロック同期式シリアル・インタフェース・モード・レジスタ 0	CSIM0					00H	
FFFFF08AH	シリアルI/O シフト・レジスタ 0	SIO0	1				不定	
FFFFF0C0H	アシンクロナス・シリアル・インタフェース・モード・レジスタ00	ASIM00					80H	
FFFFF0C2H	アシンクロナス・シリアル・インタフェース・モード・レジスタ01	ASIM01	1				0011	
FFFFF0C4H	アシンクロナス・シリアル・インタフェース・ステータス・レジスタ0	ASIS0					00H	
FFFFF0C8H	受信バッファ 0 (9ビット)	RXB0	R				7÷	
FFFFF0CAH	受信バッファ0L (下位 8 ビット)	RXB0L	1				不定	



7111 7	MAN I NO FOTE	me 🗆	D 444	操作可能ビット			Ln± Ln±	
アドレス	機能レジスタ名称	略号	R/W	1ビット	8ビット	16ビット	リセット時	
FFFFF0CCH	送信シフト・レジスタ0(9ビット)	TXS0	W				不宁	
FFFFF0CEH	送信シフト・レジスタ0L(下位 8 ビット)	TXS0L	VV				不定	
FFFFF100H	割り込み制御レジスタ	OVIC1						
FFFFF102H	割り込み制御レジスタ	P1IC0						
FFFFF104H	割り込み制御レジスタ	P1IC1						
FFFFF106H	割り込み制御レジスタ	P1IC2						
FFFFF108H	割り込み制御レジスタ	P1IC3						
FFFFF10AH	割り込み制御レジスタ	CMIC4						
FFFFF10CH	割り込み制御レジスタ	CSIC0	DAA				4711	
FFFFF10EH	割り込み制御レジスタ	SEIC0	R/W				47H	
FFFFF110H	割り込み制御レジスタ	SRIC0						
FFFFF112H	割り込み制御レジスタ	STIC0					-	
FFFFF114H	割り込み制御レジスタ	P0IC0						
FFFFF116H	割り込み制御レジスタ	P0IC1						
FFFFF118H	割り込み制御レジスタ	P0IC2						
FFFFF11AH	割り込み制御レジスタ	P0IC3						
FFFFF166H	インサービス・プライオリティ・レジスタ	ISPR	R				00H	
FFFFF170H	コマンド・レジスタ	PRCMD	W				不定	
FFFFF180H	外部割り込みモード・レジスタ 0	INTM0						
FFFFF182H	外部割り込みモード・レジスタ 1	INTM1					- 00H	
FFFFF184H	外部割り込みモード・レジスタ 2	INTM2						
FFFFF230H	タイマ・オーバフロー・ステータス・レジスタ	TOVS	R/W					
FFFFF240H	タイマ・ユニット・モード・レジスタ 1	TUM1					0000H	
FFFFF242H	タイマ・コントロール・レジスタ 1	TMC1					00H	
FFFFF244H	タイマ出力コントロール・レジスタ 1	TOC1					0011	
FFFFF250H	タイマ 1	TM1	R				0000H	
FFFFF252H	キャプチャ / コンペア・レジスタ10	CC10						
FFFFF254H	キャプチャ / コンペア・レジスタ11	CC11					- 不定	
FFFFF256H	キャプチャ / コンペア・レジスタ12	CC12	R/W					
FFFFF258H	キャプチャ / コンペア・レジスタ13	CC13						
FFFFF342H	タイマ・コントロール・レジスタ 4	TMC4					00H	
FFFFF350H	タイマ 4	TM4	R				0000H	
FFFFF352H	コンペア・レジスタ 4	CM4	R/W				不定	



第4章 バス制御機能

V851は,外部にROM,RAM等のメモリやI/O等を接続できる外部バス・インタフェース機能を内蔵しています。

4.1 特 徵

16ビット・データ・バス

ポートとの兼用端子で,外部デバイスとの接続が可能

ウエイト機能

- ・2ブロックごとに最大3ステートのプログラマブル・ウエイト機能
- ・WAIT端子による外部ウエイト機能

アイドル・ステート挿入機能

バス使用権調停機能

バス・ホールド機能

4.2 バス制御端子

外部デバイスの接続は,次の端子を使用します。

外部バス・インタフェース機能使用時	対応するポート
アドレス / データ・バス(AD0-AD7)	ポート4 (P40-P47)
アドレス / データ・バス(AD8-AD15)	ポート5 (P50-P57)
アドレス・バス (A16-A23)	ポート6 (P60-P67)
リード / ライト制御(LBEN,UBEN,R/W,DSTB)	ポート9 (P90-P93)
アドレス・ストローブ(ASTB)	ポート9 (P94)
外部ウエイト制御(WAIT)	WAIT
バス・サイクル・ステータス(ST0,ST1)	ポート9 (P95-P96)
バス・ホールド制御(HLDRQ,HLDAK)	ポート10 (P100-P101)

各端子のバス・インタフェース機能は,メモリ拡張モード・レジスタ (MM) の指定により有効になります。また,MODE0,MODE1端子の設定により,ROMレス・モードの場合は無条件に有効になります。外部バス・インタフェースの動作モード指定に関する詳細は,3.4.6 (1)メモリ拡張モード・レジスタ (MM)を参照してください。



4.3 バス・アクセス

4.3.1 アクセス・クロック数

各リソースに対するアクセスに要する基本クロック数は次のとおりです。

バス・サイクル形態	リソース (バス幅)						
	内蔵ROM	内蔵RAM	周辺I/O	外部メモリ			
	(32ビット)	(32ビット)	(16ビット)	(16ビット)			
命令フェッチ	1	3	不可	3 + n			
オペランド・データ・アクセス	3	1	3 + n	3 + n			

備考1.単位はクロック/アクセスです。


2.n:ウエイト挿入数


4.3.2 バス幅

V851が周辺I/Oアクセス,外部メモリ・アクセスを行う場合には,8,16,32ビット・アクセスがあります。次にそれぞれのアクセス時の動作を示します。

(1) バイト・アクセス(8ピット)


バイト・アクセスには,偶数番地へのアクセスと奇数番地へのアクセスの2つの方法があります。





(2) ハーフワード・アクセス (16ビット)


データ・バスは16ビット固定なので,外部メモリへのハーフワード・アクセスでは,データをそのままやりとりします。





(3)ワード・アクセス(32ビット)


外部メモリへのワード・アクセスでは,下位ハーフワード,上位ハーフワードの順でアクセスします。





4.4 メモリ・ブロック機能

16 Mバイトのメモリ空間は 1 Mバイト単位のメモリ・ブロックに分割され, 2 ブロック単位にプログラマブル・ウエイト機能,バス・サイクル動作モードを独立に制御することができます。





4.5 ウエイト機能

4.5.1 プログラマブル・ウエイト機能

低速メモリ,I/Oに対するインタフェースを容易に実現させることを目的とし,2ブロックごとに,起動されるバス・サイクルに対し,最大3ステートのデータ・ウエイトを挿入可能です。

ウエイト数は , データ・ウエイト・コントロール・レジスタ (DWC) の設定によりプログラマブルに指定可能です。

システム・リセット直後は,全ブロックに対して3データ・ウエイトの挿入状態になります。

(1) データ・ウエイト・コントロール・レジスタ (DWC)

16ビット単位でリード/ライト可能です。

DWC DW71 DW70 DW61 DW60 DW51 DW50 DW41 DW40 DW31 DW30 DW21 DW20 DW11 DW10 DW01 DW00 アドレス リセット時

ビット位置	ビット名				意味
15-0	DWn1	Da	ta Wait		
	DWn0	挿	入するウエィ	′トのステー	・ト数を指定します。
	(n=0-7)				
			DWn1	DWn0	挿入ウエイト・ステート数
			0	0	0
			0	1	1
			1	0	2
			1	1	3
			r	า	ウエイト挿入されるブロック
			()	ブロック 0 / 1
			1	I	プロック 2 / 3
			2	2	プロック4/5
			3	3	プロック6/7
			4		ブロック8/9
			5		ブロック10 / 11
			6	5	ブロック12 / 13
			7	7	プロック14 / 15

- 注意 1 . ブロック 0 は , シングルチップ・モード時は内蔵ROM/PROM領域に予約されており , DWCの設定にかかわらずプログラマブル・ウエイトの対象外で , 常にノー・ウエイト・アクセスを行います。
 - 2. ブロック15において,内蔵RAM領域は,プログラマブル・ウエイトの対象外で,常にノー・ウエイト・アクセスを行います。また,周辺I/O領域は,プログラマブル・ウエイトの対象外で,各周辺機能からのウエイト制御のみ行われます。



4.5.2 外部ウエイト機能

極端に遅いデバイスや,I/O,非同期システムに接続する場合など,外部デバイスに同期をとる目的で,外部ウエイト端子(WAIT)によりバス・サイクルに任意のウエイト・ステートを挿入することができます。

外部ウエイトの挿入はデータ・ウエイトのみ行われます。ただし,内蔵ROM/PROM,内蔵RAM,周辺I/Oの各領域へのアクセスに対しては,プログラマブル・ウエイトと同様に,外部ウエイトによる制御はできません。

WAIT入力は、CLKOUTに対する非同期入力が可能で、バス・サイクルのT2,TWステートのクロックの立ち下がりでサンプリングします。サンプル・タイミングにおける設定/保持時間を満たさないときは、次のステートでウエイトを挿入するか、挿入しないかのどちらかになります。

4.5.3 プログラマブル・ウエイトと外部ウエイトの関係

ウエイト・サイクルは,プログラマブル・ウエイトの設定値によるウエイト・サイクルと,WAIT端子制御によるウエイト・サイクルの論理和として挿入され,どちらか多い方のウエイト・サイクル数だけ挿入されます。



たとえば,プログラマブル・ウエイトが 2 ウエイト, \overline{WAIT} 端子が次のようなタイミングのとき,バス・サイクルは,3 ウエイトになります。




図4-1 ウエイト挿入例

備考: サンプル・タイミング



4.6 アイドル・ステート挿入機能

低速メモリに対するインタフェースを容易に実現させることを目的とし、2 ブロックごとに、リード・アクセス時のメモリのデータ出力フロート遅延時間 (toF)を確保するために、起動されるバス・サイクルに対し、T3ステート後に 1 ステートのアイドル・ステート (TI)を挿入可能です。連続する次のバス・サイクルは、1アイドル・ステート後から開始します。

アイドル・ステート挿入の指定は,バス・サイクル・コントロール・レジスタ (BCC) の設定によりプログラマブルに指定可能です。

システム・リセット直後は,全プロックに対してアイドル・ステートの挿入状態になります。

(1) パス・サイクル・コントロール・レジスタ (BCC)

16ビット単位でリード/ライト可能です。

14 13 12 11 10 9 8 7 アドレス リセット時 BC61 BC31 o BC11 BC01 0 BCC BC71 0 O BC51 0 BC41 0 0 BC21 0 FFFFF062H AAAAH

ビット位置	ビット名		意	味
15, 13, 11,	BCn1	Bus Cycle		
9, 7, 5, 3, 1	(n=0-7)	アイドル・ステートの挿 <i>)</i>	を指定します。	
		0:挿入しない		
		1:挿入する		
		n	アイドル・	ステートの挿入されるブロック
		0	ブロック0/1	
		1	ブロック2/3	
		2	ブロック4/5	
		3	ブロック6/7	
		4	ブロック8/9	
		5	ブロック10 / 11	
		6	ブロック12 / 13	
		7	ブロック14 / 15	

- 注意 1 . シングルチップ・モード時は , ブロック 0 が内蔵ROM/PROM領域に予約されているため , ブロック 0 に対してアイドル・ステートの挿入は指定できません。
 - 2. ブロック15における,内蔵RAM領域,周辺I/O領域は,アイドル・ステート挿入の対象外になります。
 - 3. ビット0,2,4,6,8,10,12,14には必ず0を設定してください。1を指定した場合の動作は保証しません。



4.7 パス・ホールド機能

4.7.1 機能概要

ポート10のP100, P101がコントロール・モードに指定されていれば , $\overline{\text{HLDRQ}}$, $\overline{\text{HLDAK}}$ 端子機能が有効になります。

ほかのバス・マスタからのバス獲得要求としてHLDRQ端子がアクティブ(ロウ・レベル)になったことを受け付けると、外部アドレス / データ・バス、各種ストローブ端子をハイ・インピーダンス状態にし、解放します(バス・ホールド状態)。HLDRQ端子がインアクティブ(ハイ・レベル)になりバス獲得要求が解除されれば、再びこれらの端子の駆動を開始します。

バス・ホールド期間中は,外部メモリ・アクセスがあるまでV851の内部動作を継続します。


バス・ホールド状態は, HLDAK端子がアクティブ(ロウ・レベル)になったことにより知ることができます。


マルチプロセッサ構成,DMAコントローラ接続時など,バス・マスタが複数存在するようなシステムを構成することができます。

なお,ワード・アクセス時の1回目と2回目の間には,バス・ホールド要求は受け付けません。また, ビット操作命令のリード・モディファイ・ライト・アクセスにおけるリード・アクセスとライト・アクセス の間にも,バス・ホールド要求は受け付けません。

4.7.2 パス・ホールド手順

バス・ホールド状態遷移の手順を以下に示します。







4.7.3 パワー・セーブ・モード時の動作


STOPモード期間中およびIDLEモード期間中は、システム・クロックが停止するため、HLDRQ端子がアクティブになっても受け付けられずバス・ホールド状態にはなりません。

HALTモードでは, $\overline{\text{HLDRQ}}$ 端子がアクティブになると,ただちに $\overline{\text{HLDAK}}$ 端子がアクティブになり,バス・ホールド状態になります。同様に, $\overline{\text{HLDRQ}}$ 端子がインアクティブになると, $\overline{\text{HLDAK}}$ 端子がインアクティブになり,バス・ホールド状態は解除され,再びHALTモードに戻ります。



4.8 バス・タイミング


(1)メモリ・リード(0ウエイト)



- **備考1** . 印はプログラマブル・ウエイトに 0 が設定されているときのサンプリング・タイミングです。
 - 2.破線はハイ・インピーダンスを示します。




(2)メモリ・リード(1ウエイト)



- **備考1** . 印はプログラマブル・ウエイトに0が設定されているときのサンプリング・タイミングです。
 - 2.破線はハイ・インピーダンスを示します。



(3)メモリ・リード(0ウエイト,アイドル・ステート)




備考1 . 印はプログラマブル・ウエイトに 0 が設定されているときのサンプリング・タイミングです。

2.破線はハイ・インピーダンスを示します。



(4)メモリ・リード(1ウエイト,アイドル・ステート)




備考1 . 印はプログラマブル・ウエイトに0が設定されているときのサンプリング・タイミングです。

2.破線はハイ・インピーダンスを示します。




(5)メモリ・ライト(0ウエイト)



- 注 AD0-AD7は奇数アドレス・バイト・データにアクセスしたとき無効データを出力します。 AD8-AD15は偶数アドレス・バイト・データにアクセスしたとき無効データを出力します。
- **備考1** . 印はプログラマブル・ウエイトに 0 が設定されているときのサンプリング・タイミングです。
 - 2.破線はハイ・インピーダンスを示します。




(6)メモリ・ライト(1ウエイト)



- 注 AD0-AD7は奇数アドレス・バイト・データにアクセスしたとき無効データを出力します。 AD8-AD15は偶数アドレス・バイト・データにアクセスしたとき無効データを出力します。
- **備考1**. 印はプログラマブル・ウエイトに0が設定されているときのサンプリング・タイミングです。
 - 2.破線はハイ・インピーダンスを示します。



(7) パス・ホールド・タイミング



備考1. 印はサンプリング・タイミングです。

2.破線はハイ・インピーダンスを示します。

注意 ライト・サイクル後にバス・ホールド状態に遷移した場合, HLDAK信号がハイ・レベルからロウ・レベルに変化する直前に, R/W端子から一瞬ハイ・レベルが出力されることがあります。



4.9 バスの優先順位

外部バス・サイクルには,バス・ホールド,オペランド・データ・アクセス,命令フェッチ(分岐),命令フェッチ(連続)の4つがあります。優先順位はバス・ホールドが最も高く,オペランド・データ・アクセス,命令フェッチ(分岐),命令フェッチ(連続)の順で低くなります。

リード・モディファイ・ライト・アクセスのリード・アクセスとライト・アクセスの間には,命令フェッチが挿入されることがあります。

なお、ワード・アクセスの下位ハーフワード・アクセスと上位ハーフワード・アクセスの間には、命令フェッチとバス・ホールドは挿入されません。

外部バス・サイクル	優先順位
バス・ホールド	1
オペランド・データ・アクセス	2
命令フェッチ (分岐)	3
命令フェッチ (連続)	4

表4-1 パス優先順位

4.10 境界動作条件

4.10.1 プログラム空間

- (1)周辺I/O領域への分岐または内蔵RAM領域から周辺I/O領域への連続フェッチは行わないでください。 分岐や連続フェッチを行った場合,NOP命令コードのフェッチを継続し,外部メモリからのフェッチ などは行いません。
- (2)内蔵RAM領域の上限に分岐命令がある場合の,周辺I/O領域にまたがるプリフェッチ動作(無効フェッチ)は発生しません。

4.10.2 データ空間

ハーフワード(16ビット) / ワード(32ビット)長のデータ・アクセスは , それぞれハーフワード境界 (アドレスの最下位ビットが " 0 ") / ワード境界 (アドレスの下位 2 ビットが " 0 ") にアラインされた アドレスに対してのみ行います。

したがって、メモリまたはメモリ・ブロックの境界をまたぐようなアクセスは発生しません。

また,外部メモリへのワード・アクセスでは,下位ハーフワード,上位ハーフワードの順でアクセスします。

詳細はV850 **ユーザーズ・マニュアル アーキテクチャ編の3.3 データ・アラインメント**を参照してください。



4.11 内蔵周辺I/Oインタフェース

内蔵周辺I/Oへのアクセスは外部バスに出力しません。したがって,命令フェッチ・アクセス時に,並行して内蔵周辺I/Oアクセスを行うことができます。

内蔵周辺I/Oアクセスは,基本的に3クロック・アクセスです。ただし,次のタイマ/カウンタ機能のレジスタへのアクセス時は,3または4クロック・アクセスになります。

周辺I/Oレジスタ	アクセス
TM1	リード
TM4	
CC10	リード / ライト
CC11	
CC12	
CC13	
CM4	ライト



第5章 割り込み/例外処理機能

V851は,割り込み処理用に専用の割り込みコントローラ (INTC)を内蔵し,合計15要因の割り込み要求を処理できる強力な割り込み機能を実現しています。

なお,割り込みをプログラムの実行とは独立して発生する事象とし,例外をプログラムの実行に依存して発生する事象とします。一般に,例外は割り込みより優先的に処理されます。

V851では、内蔵している周辺ハードウエアおよび外部からの各種割り込み要求を処理できます。さらに、TRAP命令による例外処理の起動(ソフトウエア例外)や、例外事象の発生(不正命令コードのフェッチ)による例外処理の起動(例外トラップ)が可能です。

5.1 特 徵

割り込み

- ・ノンマスカブル割り込み 1要因
- ・マスカブル割り込み 14要因
- ・8レベルのプログラマブル優先順位制御
- ・優先順位に従った割り込み多重処理制御
- ・個々のマスカブル割り込み要求に対するマスク指定
- ・外部割り込み要求のノイズ除去とエッジ検出および有効エッジ指定

例外

- ・ソフトウエア例外 32要因
- ・例外トラップ 1要因(不正命令コード例外)

これらの割り込み/例外要因を表5-1に示します。



表5-1 割り込み一覧

種類分類		割り込み / 例外要因					例外	ハンドラ・	復帰PC	
1年 大只	刀無	名 称	制御レジスタ	発生要因	発生ユニット	プライオリティ	コード	アドレス	ischipt O	
リセット	割り込み	RESET	-	リセット入力	-	-	0000H	00000000H	不 定	
ノンマスカブル	割り込み	NMI	-	NMI入力	-	-	0010H	00000010H	nextPC	
ソフトウエア例外	例外	TRAP0n ^注	-	TRAP命令	-	-	004n ^注 H	0000040H	nextPC	
	例外	TRAP1n ^注	-	TRAP命令	-	-	005n ^注 H	0000050H	nextPC	
例外トラップ	例外	ILGOP	-	不正命令コード	-	-	0060H	00000060H	nextPC	
マスカブル	割り込み	INTOV1	OVIC1	タイマ 1 オーバフロー	RPU	0	0080H	00000080H	nextPC	
	割り込み	INTP10/INTCC10	P1IC0	INTP10端子/CC10一致	端子/RPU	1	0090H	00000090H	nextPC	
	割り込み	INTP11/INTCC11	P1IC1	INTP11端子/CC11一致	端子/RPU	2	00A0H	000000A0H	nextPC	
	割り込み	INTP12/INTCC12	P1IC2	INTP12端子/CC12一致	端子/RPU	3	00B0H	000000B0H	nextPC	
	割り込み	INTP13/INTCC13	P1IC3	INTP13端子/CC13一致	端子/RPU	4	00C0H	000000C0H	nextPC	
	割り込み	INTCM4	CMIC4	CM4一致	RPU	5	00D0H	000000D0H	nextPC	
	割り込み	INTCSI0	CSIC0	CSI0送受信完了	SIO	6	00E0H	000000E0H	nextPC	
	割り込み	INTSER0	SEIC0	UART0受信エラー	SIO	7	00F0H	00000F0H	nextPC	
	割り込み	INTSR0	SRIC0	UART0受信完了	SIO	8	0100H	00000100H	nextPC	
	割り込み	INTST0	STIC0	UART0送信完了	SIO	9	0110H	00000110H	nextPC	
	割り込み	INTP00	P0IC0	INTP00端子	端子	10	0120H	00000120H	nextPC	
	割り込み	INTP01	P0IC1	INTP01端子	端子	11	0130H	00000130H	nextPC	
	割り込み	INTP02	P0IC2	INTP02端子	端子	12	0140H	00000140H	nextPC	
	割り込み	INTP03	P0IC3	INTP03端子	端子	13	0150H	00000150H	nextPC	

注 nは0-FHの値

備考1.ディフォールト・プライオリティ: 複数の同一優先順位レベルのマスカブル割り込み要求が同時に発生している場合に優先される順位です。 0 が最高優先順位です。

復帰PC : 割り込み / 例外処理起動時にEIPCまたはFEPCにセーブされるPC値のことです。ただし, DIVH(除算)命令実行中に割り込みを受け付けたときセーブされる復帰PC値は,カレントの命令(DIVH)のPC値となります。

2. 不正命令コード例外時の不正命令の実行アドレスは, (復帰PC-4)で求められます。



5.2 ノンマスカブル割り込み

ノンマスカブル割り込み要求は,割り込み禁止(DI)状態であっても無条件に受け付けられます。また,割り込み優先順位の対象にならず,すべての割り込みに対して最優先の割り込み要求です。

ノンマスカブル割り込み要求はNMI端子によって行います。NMI端子入力に外部割り込みモード・レジスタ 0 (INTMO)のビット 0 (ESNO)で指定した有効エッジが検出されたとき,割り込みは発生します。

ノンマスカブル割り込みのサービス・プログラムを実行している(PSW. NP=1)場合は、ノンマスカブル割り込み要求は、保留されます。保留されたノンマスカブル割り込みは、現在実行中のノンマスカブル割り込みサービス・プログラムの終了後(RETI命令実行後)または、LDSR命令によりPSW.NP=0にすると受け付けられます。ただし、ノンマスカブル割り込みサービス・プログラム実行中に、ノンマスカブル割り込み要求が2回以上発生しても、PSW.NP=0後に受け付けられるノンマスカブル割り込みは1回だけになります。



5.2.1 受け付け動作

NMI入力によりノンマスカブル割り込みが発生した場合, CPUは次の処理を行い, ハンドラ・ルーチンへ制御を移します。

- (1)復帰PCをFEPCに退避します。
- (2)現在のPSWをFEPSWへ退避します。
- (3) ECRの上位ハーフワード (FECC) に例外コード0010Hを書き込みます。
- (4) PSWのNP, IDビットをセットし, EPビットをクリアします。
- (5) PCにノンマスカブル割り込みに対するハンドラ・アドレス(00000010H)をセットし,制御を移します。

ノンマスカブル割り込みの処理形態を図5-1に示します。





図5-1 ノンマスカブル割り込みの処理形態




図5-2 ノンマスカブル割り込み要求の受け付け動作

(a) NMIサービス・プログラム実行中に新たなNMI要求が発生した場合



(b) NMIサービス・プログラム実行中に新たに2回のNMI要求が発生した場合





5.2.2 復帰動作

ノンマスカブル割り込み処理からの復帰は, RETI命令により行います。

RETI**命令の動作**

RETI命令の実行により, CPUは次の処理を行い復帰PCのアドレスへ制御を移します。

- (1) PSWのEPビットが 0 かつPSWのNPビットが 1 なので, FEPC, FEPSWから復帰PC, PSWを取り出します。
- (2)取り出した復帰PC, PSWのアドレスに制御を移します。

RETI命令の処理形態を図5-3に示します。

PSW.EP

O

PSW.NP

1

PC EIPC
PSW EIPSW

PC FEPC
PSW FEPSW

図5-3 RETI命令の処理形態

注意 ノンマスカブル割り込み処理中にLDSR命令によりPSW.EPビット, PSW.NPビットを変更した場合には, RETI命令による復帰時にPCとPSWを正常にリストアするために, RETI命令の直前で, LDSR命令を使用してPSW.EP = 0, PSW.NP = 1にしておく必要があります。


備考 CPUは実線のフローで処理します。

元の処理に復帰



5.2.3 NPフラグ

NPフラグは, ノンマスカブル割り込み(NMI)処理中であることを示すステータス・フラグです。
NMI割り込みが受け付けられるとセットされ, すべての割り込み要求をマスクして多重割り込みを禁止します。



ビット位置	ビット名	意味
7	NP	NMI Pending
		NMI割り込み処理中であることを示します。
		0:NMI割り込み処理中でない。
		1:NMI割り込み処理中。

5.2.4 NMI端子のノイズ除去

NMI端子のノイズは,アナログ・ディレイによって除去します。

ディレイ時間は60-220 nsです。この時間未満で変化する信号入力は,内部で受け付けられません。

なお, NMI端子はソフトウエアSTOPモードの解除に使用します。

ソフトウエアSTOPモードでは,内部システム・クロックは停止しているため,システム・クロックを使用したノイズ除去を行っていません。

5.2.5 **外部割り込みモード・レジスタ0 (INTMO)**

INTMOは、ノンマスカブル割り込み(NMI)の有効エッジを指定するレジスタです。ESN0ビットによって、NMIの有効エッジを、立ち上がりエッジ、立ち下がりエッジのいずれかに指定できます。8/1ビット単位でリード / ライト可能です。

	7	6	5	4	3	2	1	0		
INTM0	0	0	0	0	0	0	0	ESN0	アドレス FFFFF180H	リセット時 00H

ビット位置	ビット名	意味					
0	ESN0	Edge Select NMI					
		NMI端子の有効エッジを指定します。					
		0:立ち下がリエッジ					
		1:立ち上がりエッジ					



5.3 マスカブル割り込み

マスカブル割り込み要求は、割り込み制御レジスタにより、割り込み受け付けをマスクできる割り込み要求で、V851には14種類の割り込み要因があります。

複数のマスカブル割り込み要求が同時に発生した場合は,ディフォールト優先順位によりその優先順位が決定します。また,ディフォールト優先順位とは別に,割り込み制御レジスタによって,8レベルの割り込み優先順位を設定できます(プログラマブル優先順位制御)。

割り込み要求が受け付けられると割り込み禁止(DI)状態になり,以後のマスカブル割り込み要求の受け付けを禁止します。

割り込み処理ルーチン内でEI命令を実行すると割り込み許可(EI)状態となり,受け付け中の割り込み要求の優先順位レベル(割り込み制御レジスタで指定)よりも高い優先順位の割り込み要求の受け付けを許可します。同一レベル同士のネスティングはできません。

ただし, 多重割り込みを行う場合, 次の処理が必要です。


EI命令を実行する前にEIPC, EIPSWをメモリか汎用レジスタに退避

RETI命令を実行する前にDI命令を実行し,続いて で退避させた値をEIPC、EIPSWに復帰



5.3.1 プロック図

図5-4 マスカブル割り込みブロック図



備考 ××: 各周辺ユニット識別名称(OV, P1, CM, CS, SE, SR, ST, P0)

n : 周辺ユニット番号(0-4)


5.3.2 動 作


INT入力によりマスカブル割り込みが発生した場合, CPUは次の処理を行い, ハンドラ・ルーチンへ制御を移します。

- (1)復帰PCをEIPCに退避します。
- (2)現在のPSWをEIPSWへ退避します。
- (3) ECRの下位ハーフワード(EICC)に例外コードを書き込みます。
- (4) PSWのIDビットをセットし, EPビットをクリアします。
- (5) PCに各割り込みに対するハンドラ・アドレスをセットし,制御を移します。

マスカブル割り込みの処理形態を図5-5に示します。







割り込みコントローラでマスクされているINT入力と,ほかの割り込み処理中(PSW. NP=1またはPSW. ID=1)に発生したINT入力は,割り込みコントローラの内部で保留されます。この場合マスクを解除するか,またはRETI命令,LDSR命令を使用して,PSW. NP=0かつPSW. ID=0にすると,保留していたINT入力により新たなマスカブル割り込み処理が開始されます。



5.3.3 復 帰

マスカブル割り込み処理からの復帰は, RETI命令により行います。


RETI命令の動作

RETI命令の実行により, CPUは次の処理を行い復帰PCのアドレスへ制御を移します。

- (1) PSWのEPビットが0かつPSWのNPビットが0なので,EIPC, EIPSWから復帰PC, PSWを取り出します。
- (2)取り出した復帰PC, PSWのアドレスに制御を移します。

RETI命令の処理形態を図5-6に示します。

図5-6 RETI命令の処理形態



- 注意 マスカブル割り込み処理中にLDSR命令によりPSW. EPビット, PSW.NPビットを変更した場合には, RETI命令による復帰時にPCとPSWを正常にリストアするために, RETI命令の直前で LDSR命令を使用してPSW. EP = 0, PSW.NP = 0に戻しておく必要があります。
- 備考 CPUは実線のフローで処理します。



5.3.4 マスカブル割り込みの優先順位


V851は,割り込み処理中にさらに別の割り込みを受け付ける多重割り込みの処理を行います。多重割り込みは,優先順位によって制御できます。

優先順位制御には、ディフォールト優先順位による制御と、優先順位指定ビット(××PRn)によるプログラム優先順位制御があります。ディフォールト優先順位による優先順位制御は、複数の割り込みが同時に発生している場合、各割り込み要求にあらかじめ割り付けてある優先順位(ディフォールト優先順位)に従って割り込み処理を行います(表5 - 1 割り込み一覧参照)。プログラマブル優先順位制御は、各割り込み要求を優先順位指定フラグの設定によって8レベルに分けます。

なお,割り込みを受け付けるとPSWのIDフラグが自動的にセット(1)されますので,多重割り込みを使用する場合は,割り込み処理プログラム中でEI命令を実行するなどしてIDフラグをクリア(0)し,割り込み許可状態にしてください。



図5-7 割り込み処理中にほかの割り込み要求が発生した場合の処理例(1/2)



- 備考1.図中のa-uは,割り込み要求を区別するためにつけた仮の名称です。
 - 2.図中のディフォールト優先順位の高い/低いは,2つの割り込み要求間の相対的な優先順位の 高さを示します。

注意 多重割り込みを行うときはEIPC、EIPSWを退避する必要があります。



図5-7 割り込み処理中にほかの割り込み要求が発生した場合の処理例(2/2)







図5-8 同時発生した割り込み要求の処理例



- ・割り込み要求は,優先順位レベル の高い順なので,b,cから受け 付けられる
- ・b , c は同一優先順位レベルなので,ディフォールト優先順位の高いりから受け付けられる



5.3.5 割り込み制御レジスタ(××ICn)

割り込み要求(マスカブル割り込み)ごとに割り当てられ,各割り込みに対する制御条件を設定します。 8/1ビット単位でリード/ライト可能です。

7 6 5 4 3 2 1 0

××ICn ××IFn ××MKn 0 0 0 ××PRn2 ××PRn1 ××PRn0 FFFFF100H- 47H FFFFF11AH

ビット位置	ビット名				意	味
7	××IFn	Interrupt Request Flag				
		割り込み要求フラグです。				
		0:割り込み要求なし				
		1:割り込み要求あり				
		××IFnフラグは,割り込み要求が受け付けられるとハードウエアにより自動的にリセット				
		されます。				
6	××MKn	Mask Flag				
		割り込みマスク・フラグです。				
		0:割り込み処理を許可				
		1:割り込み処理を禁止(保留)				
2-0	x x PRn2-x x PRn0	Priority				
	各割り込みごとに8レベルの優先順位を指定します。					を指定します。
		××P	Rn2	x x PRn1	××PRn0	割り込み優先順位指定ビット
		0		0	0	レベル 0 (最高位)を指定
		0		0	1	レベル 1 を指定
		0		1	0	レベル 2 を指定
		0		1	1	レベル3を指定
		1		0	0	レベル4を指定
		1		0	1	レベル 5 を指定
		1		1	0	レベル 6 を指定
		1		1	1	レベル7(最低位)を指定

備考 ××: 各周辺ユニット識別名称(OV, P1, CM, CS, SE, SR, ST, P0)

n : 周辺ユニット番号(0-4)



各割り込み制御レジスタのアドレスとビットは次のようになります。

表5-2 割り込み制御レジスタのアドレスとビット

アドレス	レジスタ	ピット									
		7	6	5	4	3	2	1	0		
FFFFF100H	OVIC1	OVIF1	OVMK1	0	0	0	OVPR12	OVPR11	OVPR10		
FFFFF102H	P1IC0	P1IF0	P1MK0	0	0	0	P1PR02	P1PR01	P1PR00		
FFFFF104H	P1IC1	P1IF1	P1MK1	0	0	0	P1PR12	P1PR11	P1PR10		
FFFFF106H	P1IC2	P1IF2	P1MK2	0	0	0	P1PR22	P1PR21	P1PR20		
FFFFF108H	P1IC3	P1IF3	P1MK3	0	0	0	P1PR32	P1PR31	P1PR30		
FFFFF10AH	CMIC4	CMIF4	CMMK4	0	0	0	CMPR42	CMPR41	CMPR40		
FFFFF10CH	CSIC0	CSIF0	CSMK0	0	0	0	CSPR02	CSPR01	CSPR00		
FFFFF10EH	SEIC0	SEIF0	SEMK0	0	0	0	SEPR02	SEPR01	SEPR00		
FFFFF110H	SRIC0	SRIF0	SRMK0	0	0	0	SRPR02	SRPR01	SRPR00		
FFFFF112H	STIC0	STIF0	STMK0	0	0	0	STPR02	STPR01	STPR00		
FFFFF114H	P0IC0	P0IF0	P0MK0	0	0	0	P0PR02	P0PR01	P0PR00		
FFFFF116H	P0IC1	P0IF1	P0MK1	0	0	0	P0PR12	P0PR11	P0PR10		
FFFFF118H	P0IC2	P0IF2	P0MK2	0	0	0	P0PR22	P0PR21	P0PR20		
FFFFF11AH	P0IC3	P0IF3	P0MK3	0	0	0	P0PR32	P0PR31	P0PR30		




5.3.6 **外部割り込みモード・レジスタ1,2 (INTM1, INTM2)**


外部端子による外部割り込み要求INTP00-INTP03, INTP10-INTP13の有効エッジを指定するレジスタです。INTM1はINTP00-INTP03を , INTM2はINTP10-INTP13をそれぞれ制御します。

有効エッジは,立ち上がりエッジ,立ち下がりエッジ,立ち上がり,立ち下がり両エッジのいずれかを,端子ごと独立に指定できます。

各レジスタとも8/1ビット単位でリード/ライト可能です。



ビット位置	ビット名				意味							
7, 5, 3, 1	ES0n1	Ed	ge Select									
6, 4, 2, 0	ES0n0	INT	INTP0n端子の有効エッジを指定します。									
	(n=3-0)		ES0n1	ES0n0	動作							
			0	0	立ち下がりエッジ							
			0	1	立ち上がりエッジ							
			1	0	RFU (予約)							
			1	1	立ち上がり,立ち下がり両エッジ							



ビット位置	ビット名				意味							
7, 5, 3, 1	ES1n1	Ed	ge Select									
6, 4, 2, 0	ES1n0	INT	NTP1n端子の有効エッジを指定します。									
	(n=3-0)		ES1n1	ES1n0	動作							
			0	0	立ち下がりエッジ							
			0	1	立ち上がりエッジ							
			1	0	RFU (予約)							
			1	1	立ち上がり,立ち下がり両エッジ							
		'				_						



5.3.7 インサービス・プライオリティ・レジスタ (ISPR)

受け付け中のマスカブル割り込みの優先順位レベルを保持します。割り込み要求が受け付けられると、その割り込み要求の優先順位レベルに対応するビットがセット(1)され、サービス中保持されます。

RETI命令の実行の際,ISPRレジスタ内でセット(1)されているビットのうち,最も優先順位の高い割り込み要求に対応するビットがハードウエアにより自動的にリセット(0)されます。ただし,ノンマスカブルの割り込み処理や例外処理からの復帰の場合はリセット(0)されません。

8/1ビット単位でリードのみ可能です。


	7	6	5	4	3	2	1	0		
ISPR	ISPR7	ISPR6	ISPR5	ISPR4	ISPR3	ISPR2	ISPR1	ISPR0	アドレス FFFFF166H	リセット時 00H

ビット位置	ビット名	意味
7-0	ISPR7-ISPR0	In-Service Priority Flag
		受け付け中の割り込みの優先順位を示します。
		0 : 優先順位 n の割り込み要求を受け付けていない
		1:優先順位 n の割り込み要求を受け付け中

備考 n:0-7(優先順位のレベル)

5.3.8 マスカブル割り込みステータス・フラグ

マスカブル割り込みの動作状態を制御し、割り込み要求受け付けの許可/禁止制御情報を記憶します。 割り込み禁止フラグ(ID)があり、PSWに割り付けられています。



ビット位置	ビット名	意味
5	ID	Interrupt Disable
		マスカブル割り込み処理の許可 / 禁止を示します。
		0 : マスカブル割り込みの受け付け許可
		1:マスカブル割り込みの受け付け禁止(保留)
		DI命令でセット(1),EI命令でリセット(0)されます。また,RETI命令およびPSWへ
		のLDSR命令により値が書き換えられます。
		ノンマスカブル割り込みおよび例外は,このフラグの状態に関係なく受け付けられます。
		また,マスカブル割り込みを受け付けると,IDフラグはハードウエアで自動的にセット
		(1)されます。
		受け付け禁止期間中(ID = 1)に発生した割り込みは,××ICnレジスタの××IFnビットが
		セット(1)され,IDフラグがリセット(0)されると受け付けられます。



5.4 ソフトウエア例外

ソフトウエア例外は, CPUのTRAP命令の実行により発生する例外で, 常に受け付けが可能です。

TRAP命令フォーマット: TRAP vector (ただし, vectorは0-1FHの値)

5.4.1 動 作

ソフトウエア例外が発生した場合, CPUは次の処理を行い, ハンドラ・ルーチンへ制御を移します。

- (1)復帰PCをEIPCに退避します。
- (2)現在のPSWをEIPSWへ退避します。
- (3) ECR(割り込み要因)の下位16ビット(EICC)に例外コードを書き込みます。
- (4) PSWのEP, IDビットをセットします。
- (5)PCにソフトウエア例外に対するハンドラ・アドレス(00000040Hまたは00000050H)をセットし、 制御を移します。

ソフトウエア例外の処理形態を図5-9に示します。

TRAP命令

EIPC 復帰PC
EIPSW PSW
ECR.EICC 例外コード
PSW.EP 1
PSW.ID 1
PC ハンドラ・アドレス

図5-9 ソフトウエア例外の処理形態

ハンドラ・アドレスは, TRAP命令のオペランド (vector) によって決まります。vectorが0-0FHの場合は 00000040Hとなり, 10H-1FHの場合は00000050Hとなります。



5.4.2 復 帰

ソフトウエア例外処理からの復帰は, RETI命令により行います。

RETI**命令の動作**

RETI命令の実行により, CPUは次の処理を行い復帰PCのアドレスへ制御を移します。

- (1) PSWのEPビットは1なので, EIPC, EIPSWから復帰PC, PSWを取り出します。
- (2)取り出した復帰PC, PSWのアドレスに制御を移します。

RETI命令の処理形態を図5-10に示します。

PSW.EP

O

PSW.NP

1

PC EIPC
PSW EIPSW

元の処理に復帰

図5-10 RETI命令の処理形態


注意 ソフトウエア例外処理中にLDSR命令によりPSW.EPビット, PSW.NPビットを変更した場合には, RETI命令による復帰時にPCとPSWを正常にリストアするために, RETI命令の直前でLDSR命令を使用してPSW.EP=1に戻しておく必要があります。

備考 CPUは実線のフローで処理します。



5.4.3 EPフラグ

EPフラグは例外処理中であることを示すステータス・フラグです。例外の発生でセットされます。



ビット位置	ビット名	意味
6	EP	Exception Pending
		例外処理中であることを示します。
		0:例外処理中ではありません。
		1:例外処理中です。

5.5 例外トラップ

例外トラップは,命令の不正実行が発生した場合に要求される割り込みです。V851では,不正命令コード例外(ILGOP:ILleGal OPcode trap)が例外トラップに当たります。

不正命令コード例外:次に実行しようとする命令のサブオペコードが不正命令コードの場合発生

5.5.1 不正命令コード

不正命令コードは,32ビット長命令形式であり,ビット5-10が111111Bであり,かつビット23-26が0011B-1111Bになる任意の命令コードとして定義します。

15	13	3 12	11	10					5	4				0	31				27	26		23	22	21	20				16
×	× ×	×	×	1	1	1	1	1	1	×	×	×	×	×	×	×	×	×	×	0	1 ≀ 1		×	×	×	×	×	×	×

×:任意




5.5.2 動 作

例外トラップが発生した場合, CPUは次の処理を行い, ハンドラ・ルーチンへ制御を移します。

- (1)復帰PCをEIPCに退避します。
- (2)現在のPSWをEIPSWへ退避します。
- (3) ECRの下位16ビット(EICC)に例外コード(0060H)を書き込みます。
- (4) PSWのEP, IDビットをセットします。
- (5) PCに例外トラップに対するハンドラ・アドレス(00000060H)をセットし,制御を移します。

例外トラップの処理形態を図5-11に示します。

図5-11 例外トラップの処理形態





5.5.3 復 帰

例外トラップからの復帰は, RETI命令により行います。


RETI**命令の動作**

RETI命令の実行により, CPUは次の処理を行い復帰PCのアドレスへ制御を移します。

- (1) PSWのEPビットが1なので, EIPC, EIPSWから復帰PC, PSWを取り出します。
- (2)取り出した復帰PC, PSWのアドレスに制御を移します。

RETI命令の処理形態を図5-12に示します。

図5-12 RETI命令の処理形態



- 注意 例外トラップ処理中にLDSR命令によりPSW.EPビット, PSW.NPビットを変更した場合には, RETI命令による復帰時にPCとPSWを正常にリストアするために, RETI命令の直前でLDSR命令を使用してPSW.EP=1に戻しておく必要があります。
- 備考 CPUは実線のフローで処理します。



5.6 優先順位制御

5.6.1 割り込みと例外の優先順位

	RESET	NMI	INT	TRAP	ILGOP
RESET		*	*	*	*
NMI	×				
INT	×				
TRAP	×				
ILGOP	×				

RESET : リセット

NMI : ノンマスカブル割り込み

INT :マスカブル割り込み

TRAP : ソフトウエア例外

ILGOP : 不正命令コード例外

* : 左部の項目は上部の項目を無視する

× : 左部の項目は上部の項目に無視される

: 上部の項目は左部の項目より優先順位が高い

: 左部の項目は上部の項目より優先順位が高い

5.6.2 多重割り込み

多重割り込み処理制御は,現在処理中の割り込みより優先順位レベルの高い割り込み要求があった場合, 現在処理中の割り込みを中断して,優先順位の高い割り込み要求を受け付け処理を行う機能です。

現在処理中の割り込みの優先順位レベル以下の割り込み要求であった場合は,その割り込み要求は保留されます。

割り込みの多重処理制御は、割り込み許可状態(ID=0)のときに行われます。したがって、割り込み処理ルーチンでも割り込み許可状態(ID=0)にする必要があります。

マスカブル割り込みまたは例外のサービス・プログラム中に,マスカブル割り込みの許可または例外を発生させる場合はEIPC, EIPSWを退避する必要があります。

次のような手順で行います。



(1)サービス・プログラム中にマスカブル割り込みを受け付ける場合

マスカブル割り込みまたは例外のサービス・プログラム

...

- ・EIPCをメモリまたはレジスタへ退避
- ・EIPSWをメモリまたはレジスタへ退避
- ・EI命令(割り込み受け付け許可)

...

...

...

・DI命令(割り込み受け付け禁止)

- ・退避していた値をEIPSWに復帰
- ・退避していた値をEIPCに復帰
- ・RETI命令

INTP入力などの割り込み受け付け

(2)サービス・プログラム中に例外を発生させる場合

マスカブル割り込みまたは例外のサービス・プログラム

•••

・EIPCをメモリまたはレジスタへ退避

・EIPSWをメモリまたはレジスタへ退避

...

・TRAP命令

・不正命令コード

...

- ・退避していた値をEIPSWに復帰
- ・退避していた値をEIPCに復帰
- ・RETI命令

TRAP命令などの例外受け付け 不正命令コード例外受け付け

多重割り込み処理制御のための優先順位は,各マスカブル割り込み要求ごとに0-7まで(0が最優先)の8レベルが,ソフトウエアにより任意に設定可能です。優先順位レベルの設定は,マスカブル割り込み要求ごとに用意されている割り込み要求制御レジスタ(××ICn)の××PRn0-××PRn2ビットで行います。リセット時には,××MKnビットにより割り込み要求はマスクされ,××PRn0-××PRn2ビットにより優先順位はレベル7に設定されます。



マスカブル割り込みの優先順位

(高) レベル0>レベル1>レベル2>レベル3>レベル4>レベル5>レベル6>レベル7 (低)

多重処理制御により中断された割り込み処理は,優先順位レベルの高い割り込み処理が終了し,RETI命令が実行されたあと,再開します。


保留された割り込み要求は,実行中の割り込み処理が終了したあと,RETI命令の実行後に受け付けられます。

注意 ノンマスカブル割り込み処理ルーチン内 (RETI命令を実行するまでの期間)では,マスカブル割り込みを受け付けず,保留します。

5.7 応答時間

割り込み要求発生から割り込み処理が起動されるまでの割り込み応答時間は次のとおりです。

図5-13 割り込み要求受け付け時のパイプライン動作(概略)



INT1-INT4:割り込み受け付け処理 IFx:無効となる命令フェッチ IDx:無効となる命令デコード

割り込み	応答時間 (システ.	ム・クロック)	条件
	内部割り込み	外部割り込み	ж гт
最小	11	13	以下の場合は除きます。
			・IDLE/STOPモード時
最大			・外部バス・アクセス時
取入	18	20	・割り込み要求非サンプル命令が連続しているとき
			・割り込み制御レジスタへのアクセス時



5.8 割り込みが受け付けられない期間

割り込み受け付けは、命令の実行中に行います。ただし、割り込み要求非サンプル命令とその次の命令の間では、割り込みを受け付けません。

割り込み要求非サンプル命令

- ・EI命令
- ・DI命令
- ·LDSR reg2, 0x5命令(対PSW)



第6章 クロック発生機能

クロック・ジェネレータは, CPUをはじめとする内蔵の各ハードウエア・ユニットに供給される内部システム・クロック を発生,制御します。

6.1 特 徵

PLL (Phase locked loop) シンセサイザによる逓倍機能

クロック・ソース

・発振子接続による発振: $f_{xx} = \frac{1}{5}x$ (PLLモード)

・外部クロック: $f_{xx} = \frac{1}{5}x$ (PLLモード)

・外部クロック: $f_{xx}=2 \times (ダイレクト・モード)$

パワー・セーブ・モード


・HALTモード

・IDLEモード

・ソフトウエアSTOPモード

クロック出力インヒビット機能

6.2 構成



fvco: VCO発振周波数 (=10 · fxx)

:内部システム・クロック周波数 (=1/2・fvco: PLLモード時)

" (=1/2・fxx:ダイレクト・モード時)

OSC: (Oscillator):発振回路(PLLモードのみ対応)

PFC: (Phase Frequency Comparator):位相周波数比較器

SCF: (Switched Capacitor Filter): スイッチド・キャパシタ・フィルタ

VCO: (Voltage Controlled Oscillator): 電圧制御発振回路



6.3 入力クロック選択

クロック・ジェネレータは,クロック発振回路とPLLシンセサイザから構成されており,たとえば,5 MHz のクリスタル振動子またはセラミック発振子をX1,X2端子に接続することにより,25 MHzのシステム・クロックを生成することができます。

また,発振回路には外部クロックを直接入力することもできます。この場合,X1端子のみにクロック信号を入力し,X2端子はオープンにしてください。

クロック・ジェネレータは基本動作モードとして,PLLモードとダイレクト・モードの2種類を備えます。 動作モードの選択は,CKSEL端子で行います。

CKSEL	動作モード
0	PLLモード
1	ダイレクト・モード

注意 CKSEL端子は入力レベルを固定して使用してください。 動作中に切り替えると誤動作する可能性があります。

6.3.1 ダイレクト・モード

ダイレクト・モードでは、システム・クロックの2倍の周波数の外部クロックを入力します。OSCおよびPLLシンセサイザが動作しないため、一層のパワー・セービングが可能です。おもに、V851を比較的低周波数で動作させる応用に使用します。ノイズによる影響を最小限にするためには、外部クロックの周波数fxxを32 MHz(システム・クロック =16 MHz)程度以下にて使用することを推奨します。

6.3.2 PLL**モード**

PLLモードでは,外部発振子を接続または外部クロックを入力することにより,これをPLLシンセサイザにより逓倍し,システム・クロック()を生成します。

3-5 MHz程度の外部発振子,外部クロックに基づき,最大33 MHzまでの周波数を得られるため,低ノイズ,低消費電力のシステムを実現可能です。外部発振子または外部クロックの周波数fxxに対して,5倍の周波数(5×fxx)のシステム・クロック()が生成されます。

PLLモードでは、外部発振子や外部クロック・ソースからのクロック供給が停止した場合に、VCOの自走周波数に基づく内部システム・クロック()は動作を継続します。この場合、の周波数は、約1MHz(ターゲット)になります。

PLLモード時の使用クロック例

システム・クロック周波数()	外部発振子 / 外部クロック周波数 (fxx)
32.768 MHz	6.5536 MHz
25.000 MHz	5.0000 MHz
20.000 MHz	4.0000 MHz
16.384 MHz	3.2768 MHz



6.4 PLL**ロックアップ**

電源投入直後,およびソフトウエアSTOPモード解除直後から所定の周波数でフェーズ・ロックし,安定するまでの時間がロックアップ時間(周波数安定時間)です。この安定するまでの状態をアンロック状態と呼び,安定した状態をロック状態と呼びます。

システム・ステータス・フラグには、PLLの周波数の安定状態を反映するUNLOCKフラグと、プロテクション・エラーの発生を示すPRERRフラグがあります(PRERRフラグの詳細は6.5.2 (2)コマンド・レジスタ(PRCMD)参照)。

8/1ビット単位でリード/ライト可能です。

	/	6	5	4	3	2	1	0		
SYS	0	0	0	PRERR	0	0	0	UNLOCK	アドレス FFFFF078H	リセット時 0000000×B

ビット位置	ビット名	意味
0	UNLOCK	Unlock Status Flag
		読み出し専用フラグで,PLLのアンロック状態を示します。
		ロックアップ状態を維持しているかぎり"0"を保持し,システム・リセットによっても初
		期化されません。
		0:ロック中であることを示します。
		1:ロックしていない(アンロック)状態を示します。

備考 PRERRフラグの説明は6.5.2(2)コマンド・レジスタ(PRCMD)を参照してください。

クロック停止,電源カットなど,いったんアンロック状態を発生させる要因が働いた場合に,リアルタイム処理など,ソフトウエアの実行速度に依存する制御の処理においては,動作開始直後にソフトウエアで必ずUNLOCKフラグを判定し,クロックの安定するのを待ってから所望の処理を開始してください。

一方,オンチップの各種ハードウエアの設定やレジスタ・データ,メモリ・データの初期化等の静的処理は UNLOCKフラグがリセットされるのを待たずに実行可能です。

発振子を使用した場合の発振安定時間(発振子が発振し,入力波形が安定するまでの時間)とPLLロックアップ時間(周波数が安定するまでの時間)の関係は次のようになります。

発振安定時間 < PLLロックアップ時間



6.5 パワー・セーブ制御

6.5.1 概 要

V851のパワー・セーブ機能には,以下のものがあります。

(1) HALTE-F

クロック・ジェネレータ(発振回路およびPLLシンセサイザ)は動作を継続しますが、CPUの動作クロックが停止するモードです。その他の内蔵周辺機能へのクロック供給は継続され、動作を継続します。通常動作モードとの組み合わせによる間欠動作により、システムのトータルの消費電力を低下させることができます。

専用命令(HALT命令)によりHALTモードに移行します。

(2) IDLE T-F

クロック・ジェネレータ(発振回路およびPLLシンセサイザ)は動作を継続したままで,内部システム・クロックの供給を停止させることにより,システム全体を停止させるモードです。

IDLEモードからの解除時に,発振回路の発振安定時間などを確保する必要がないため,高速に通常動作に移行することができます。

ソフトウエアによるレジスタ設定によりIDLEモードに移行します。

IDLEモードは,クロックの安定時間と消費電流に関して,STOPとHALTモードの中間に位置するモードで,低消費電流モードを利用し,かつ解除時のクロックの安定時間を削除したい用途に利用します。

(3) YフトウエアSTOPモード

クロック・ジェネレータ(発振回路およびPLLシンセサイザ)を停止させ、システム全体が停止する モードです。リーク電流のみの超低消費電力状態になります。

(a)PLLモード時

ソフトウエアによるレジスタ設定により、ソフトウエアSTOPモードに移行します。発振回路が 停止すると同時にPLLシンセサイザのクロック出力が停止します。ソフトウエアSTOPモードの解 除後は、システム・クロックが安定するまでの間、発振回路の発振安定時間を確保する必要があり ます。また、プログラムによってはPLLのロックアップ時間が必要な場合があります。ただし、外 部クロックによる動作時は、発振回路の発振安定時間を確保する必要はありません。

(b) ダイレクト・モード時

クロック停止をさせる場合は,X1端子をロウ・レベルで停止させてください。 また,ダイレクト・モード時は,ロックアップ時間を確保する必要はありません。



(4) クロック出力インヒピット

CLKOUT端子からのシステム・クロック出力を禁止します。

通常, HALT, IDLE, ソフトウエアSTOPの各モードにおけるクロック・ジェネレータの動作を表 6-1に示します。

各モードを組み合わせて,用途により切り替えて使用することにより,効果的な低消費電力システムを実現することができます。

発振回路 PLL 周辺I/Oへの CPUへの クロック・ソース スタンバイ・モード クロック供給 (OSC) シンセサイザ クロック供給 PLLモード 通常 発振子による発振 HALT IDLE STOP × × × 通常 外部クロック HALT IDLE STOP ダイレクト・ 通常 モード HALT

×

×


IDLE

STOP

表6-1 パワー・セーブ制御によるクロック・ジェネレータの動作

: 動作 ×:停止

状態遷移図



×

×

×



6.5.2 制御レジスタ

(1)パワー・セーブ・コントロール・レジスタ(PSC)

パワー・セーブ・モードを制御する8ビット・レジスタで,プログラムの暴走などによって,誤って容易に書き換えられないように,特定の命令シーケンスの組み合わせによってのみ書き込み可能にしています。

8/1ビット単位でリード/ライト可能です。

7 6 5 4 3 2 1 0
PSC DCLK1 DCLK0 TBCS CESEL 0 IDLE STP 0 アドレス リセット時 FFFFF070H 00H

ビット位置	ビット名	意味										
7, 6	DCLKn	Disable CLKOUT										
	(n=1, 0)	CLKOUT端子の動作モードの指定を行います。										
		DCLK1 DCLK0 E-F										
		0 0 通常出力モード										
		0 1 RFU(予約)										
		1 0 RFU(予約)										
		1 1 クロック出力インヒビット・モード										
5	TBCS	Time Base Count Select										
		タイム・ベース・カウンタのクロックを選択します。										
		0 : fxx/2 ⁸										
		1 : fxx/2 ⁹										
		詳細は 6.6 発振安定時間の確保のタイム・ベース・カウンタ (TBC) に示します。										
4	CESEL	Crystal/External Select										
		X1, X2端子の機能を指定します。										
		0 :X1, X2端子に発振子を接続										
		1:X1端子に外部クロックを接続										
		CESEL = 1 の場合,発振回路のフィードバック・ループを切断し,STOPモード時の電流										
		リークを防ぎます。また,STOPモード解除後のタイム・ベース・カウンタ(TBC)による										
		発振安定時間のカウントを行いません。										
2	IDLE	IDLE Mode										
		IDLEモードを指定します。										
		" 1 " を書き込むとIDLE状態に入ります。 										
		IDLEモードが解除されると自動的にリセット"0"されます。										
1	STP	STOP Mode										
		ソフトウエアSTOPモードを指定します。										
		" 1 " を書き込むとSTOP状態に入ります。										
		STOPモードが解除されると自動的にリセット"0"されます。										



PSCレジスタへのデータ設定は以下のシーケンスで行います。

割り込み禁止にする(PSWのNPビットを1に設定)。

コマンド・レジスタ (PRCMD) に任意の8ビット・データを書き込む。

PSCレジスタに設定データを書き込む(次の命令で行います)。

- ・ストア命令 (ST/SST命令)
- ・ビット操作命令(SET1/CLR1/NOT1命令)

割り込み禁止を解除する(PSWのNPビットを0にもどす)。

NOP命令を挿入する(2または5命令)。

なお, PSCレジスタを読み出す場合は, 特別なシーケンスは必要ありません。

注意1.PRCMD発行()と、その直後のPSCレジスタ書き込み()の間で割り込みを受け付けた場合、PSCレジスタへの書き込みは行われず、プロテクション・エラー(SYSレジスタのPRERRビットが"1")が発生することがあります。このため、PSWのNPビットを1に設定し()、INT/NMIの受け付けを禁止してください。

PSCレジスタの設定にビット操作命令を使用した場合も同様です。

また,STOP/IDLEモード解除後のルーチンが正しく実行されるように,ダミー命令として,NOP命令を挿入()してください。NPビットを0に戻す()命令の実行により,PSWのIDビットの値が変化しないときは,NOP命令を2つ,変化するときは5つ挿入してください。

以下に記述例を示します。

[記述例]

LDSR rX,5 ; NP**ビット**=1

ST.B rO,PRCMD[rO];PRCMDへの書き込み

ST.B rD,PSC [r0] ; PSC レジスタ設定

LDSR rY,5 ; NP**ビット**=0

NOP ; ダミー命令 (2または5命令)

NOP

(next instruction) ; STOP/IDLEモード解除後の実行ルーチン

:

rX:PSWに書き込む値 rY:PSWに書き戻す値 rD:PSCにセットする値

なお, PSW**の値を保存する場合, NPビットをセットする前の**PSW**の値を**rY**レジスタ**に転送しておく必要があります。

2.ソフトウエアSTOPモード,IDLEモードに設定するためのPSCレジスタに対するストア命令後の命令(割り込み禁止解除,NOP命令)は,各パワー・セーブ・モードに入る前に実行されます。



リセット時

不定

(2) コマンド・レジスタ (PRCMD)

コマンド・レジスタ(PRCMD)は、プログラムの暴走などにより応用システムが不用意に停止しないように、PSCレジスタへの書き込み動作に対してプロテクションを施すために使用するものです。

PRCMDレジスタに対して書き込み動作をしたあとの最初のPSCレジスタへの書き込みのみ有効になります。

このように,定められたシーケンスによってのみレジスタ値が書き換えられますので,不正な書き込み動作は排除されます。

8 ビット単位でライトのみ可能です (リード時は不定データの読み出しとなります)。

7 6 0 3 2 アドレス **PRCMD** REG7 REG6 REG5 REG4 REG3 REG2 REG1 REG0 FFFFF170H

ビット位置	ビット名	意味
7-0	REG7-REG0	Registration Code
		レジストレーション・コード (任意の8ビット・データ)

不正なストア動作の発生は、システム・ステータス・レジスタ(SYS)のPRERRフラグにより チェックできます。

5 4 0 2 アドレス リセット時 SYS 0 0 0 **PRERR** 0 0 0 UNLOCK FFFFF078H 00000000 x B

ビット位置	ビット名	意味
4	PRERR	Protection Error Flag
		PSCレジスタへの書き込みが正しいシーケンスで行われず,プロテクション・エラーが発生
		したことを示します。
		0 : プロテクション・エラーは発生していないことを示します。
		1:プロテクション・エラーの発生を示します。

備考 UNLOCKフラグの説明は6.4 PLLロックアップを参照してください。

PRERRフラグの動作条件

セット条件: 最も最近の周辺I/Oに対するストア命令動作がPRCMDレジスタへの書き込み動

(PRERR = "1") 作でない状態で、PSCレジスタへの書き込み動作を行ったとき

PRCMDレジスタへの書き込み動作後の最初のストア命令動作が, PSCレジス

タ以外の周辺I/Oレジスタに対するものであるとき

リセット条件: SYSレジスタのPRERRフラグに"0"を書き込んだとき

(PRERR = "0") システム・リセット時



6.5.3 HALT E-F

(1)設定および動作状態

クロック・ジェネレータ(発振回路およびPLLシンセサイザ)は動作を継続しますが、CPUの動作クロックが停止するモードです。その他の内蔵周辺機能へのクロック供給は継続され、動作を継続します。CPUの空き時間にHALTモードに設定することにより、システムのトータルの消費電力を低下させることができます。

HALT命令によりHALTモードに移行します。

HALTモードでは、プログラムの実行は停止しますが、その直前のすべてのレジスタ、内蔵RAMの内容は保持されます。また、CPUの命令処理に依存しないオンチップの周辺機能は動作を継続します。 HALTモード時の各ハードウエアの状態は表6 - 2 のようになります。

	200								
ŧ	幾能		動作状態						
クロック・	ジェネレータ	動作							
内部シスラ	テム・クロック	動作							
CPU		停止							
1/0ライン		保持							
周辺機能		動作							
内部データ	7	CPUのレジ	ブスタ,ステータス,データ,内蔵RAM						
		の内容など	, 内部のデータはすべてHALTモード設						
		定前の状態を保持							
外部拡張	AD0-AD15	ハイ・インピーダンス ^注							
モード時	A16-A23	保持 ^注	HLDAK=0のときはハイ・インピーダ						
	LBEN, UBEN		ンス						
	R/W	ハイ・レベ							
	DSTB	ル出力 ^注							
	ASTB								
	ST0, ST1	ロウ・レベ	ル出力 ^注						
	HLDAK	動作							
CLKOUT		クロック出力							
		(クロック出力インヒビットでないとき)							

表 6 - 2 HALTモード時の動作状態

注 HALT命令実行後も,内部の命令プリフェッチ・キューがフルになるまでの間は,命令フェッチ動作を継続します。フルになったあと,表の状態で停止します。



(2) HALTモードの解除

HALTモードは, ノンマスカブル割り込み要求, マスクされていないマスカブル割り込み要求, およびRESET端子入力により解除されます。

(a)割り込み要求による解除

NMI要求,マスクされていないマスカブル割り込み要求により,優先順位とは無関係に解除されます。ただし,割り込み処理ルーチン内でHALTモードに設定した場合は次のように動作が異なります。

- (i)現在処理中の割り込み要求よりも優先順位の低い割り込み要求が発生するとHALTモードの解除のみ行い,この割り込みは受け付けません。割り込み要求そのものは保持します。
- (ii)現在処理中の割り込み要求よりも優先順位が高い割り込み要求(NMI要求を含む)が発生すると、HALTモードの解除とともにこの割り込み要求を受け付けます。

割り込み要求によるHALTモード解除後の動作

解除ソース	EI状態	DI状態
NMI要求	ハンドラ・アドレスに	分岐
マスカブル割り込み要求	ハンドラ・アドレス	次の命令を実行
	に分岐または次の命	
	令を実行	

(b) RESET端子入力による解除

通常のリセット動作と同じです。



6.5.4 IDLE **モード**

(1)設定および動作状態

クロック・ジェネレータ(発振回路およびPLLシンセサイザ)は動作を継続したままで、内部システム・クロックの供給が停止し、システム全体が停止するモードです。

本モードからの解除時に,発振回路の発振安定時間やPLLのロックアップ時間を確保する必要がないため,高速に通常動作に移行することができます。

ストア命令 (ST/SST命令) またはビット操作命令 (SET1/CLR1/NOT1命令) によるPSCレジスタ設 定でIDLEモードに移行します。

IDLEモードでは、プログラムの実行は停止しますが、その直前のすべてのレジスタ、内蔵RAMの内容は保持されます。オンチップの周辺機能も動作を停止します。外部バス・ホールド要求(HLDRQ)は受け付けません。

IDLEモード時の各ハードウエアの状態は表6 - 3のようになります。

表 6 - 3 IDLE モード時の動作状態

r.	幾能	動作状態								
クロック・	ジェネレータ	動作								
内部シスラ	-ム・クロック	停止								
CPU		停止								
1/0ライン		保持								
周辺機能		停止								
内部データ	7	CPUのレジスタ,ステータス,データ,内蔵RAM								
		の内容など,内部のデータはすべてIDLEモード設								
		定前の状態を保持								
外部拡張	AD0-AD15	ハイ・インピーダンス								
モード時	A16-A23									
	LBEN, UBEN									
	R/W									
	DSTB									
	ASTB									
	ST0, ST1									
	HLDAK									
CLKOUT		ロウ・レベル出力								



(2) IDLEモードの解除

IDLEモードは, NMI端子入力, RESET端子入力により解除されます。

(a) NMI端子入力による解除

IDLEモードの解除とともにNMI要求として受け付けます。

ただし、NMI処理ルーチン内でIDLEモードに設定した場合は、IDLEモードの解除のみ行い、この割り込みは受け付けません。割り込み要求そのものは保持します。

NMI端子入力によるIDLEモード解除時に起動される割り込み処理は,緊急時などの通常のNMI割り込み処理と同等に扱われます(NMI割り込みのハンドラ・アドレスが一意のため)。したがって,プログラムで両者を区別する必要がある場合は,ソフトウエア・ステータスをあらかじめ用意しておき,ストア命令 / ビット操作命令によるIDLEフラグ設定の前に,ステータスを設定しておく必要があります。NMIの割り込み処理でこのステータスをチェックすることで,通常のNMIとの区別が可能です。

(b) RESET端子入力による解除

通常のリセット動作と同じです。



6.5.5 ソフトウエアSTOPモード

(1)設定および動作状態

クロック・ジェネレータ(発振回路およびPLLシンセサイザ)を停止させるモードです。システム全体を停止させ、デバイスのリーク電流のみの超低消費電力を実現します。

ストア命令(ST/SST命令)またはビット操作命令(SET1/CLR1/NOT1命令)によるPSCレジスタ設定でソフトウエアSTOPモードに移行します。

PLLモード(CKSEL端子 = " 0 ") で , かつ発振子接続モード(CESELビット = " 0 ") の場合で , ソフトウエアSTOPモード解除後には , 発振回路の発振安定時間を確保する必要があります。

ソフトウエアSTOPモードでは、プログラムの実行は停止しますが、その直前のすべてのレジスタ、 内蔵RAMの内容は保持されます。オンチップの周辺機能も動作を停止します。

ソフトウエアSTOPモード時の各ハードウエアの状態は表6-4のようになります。

機能 動作状態 クロック・ジェネレータ 停止 内部システム・クロック 停止 CPU 停止 I/Oライン^注 保持 周辺機能^注 停止 内部データ CPUのレジスタ,ステータス,データ,内蔵RAM の内容など,内部のデータはすべてソフトウエア STOPモード設定前の状態を保持 AD0-AD15 ハイ・インピーダンス 外部拡張 モード時 A16-A23 LBEN. UBEN R/W DSTB **ASTB** ST0, ST1 HLDAK CLKOUT ロウ・レベル出力

表6-4 ソフトウエアSTOPモード時の動作状態

注 VDDの値が動作可能範囲内にある場合。

ただし,動作可能最低電圧より下がった場合でも,データ保持電圧 VDDDRを維持すれば,内蔵RAMの内容だけは保持されます。



(2) ソフトウエアSTOPモードの解除

STOPモードは, NMI端子入力, RESET端子入力により解除されます。

また,発振回路が使用されている状態(PLLモード(CKSEL端子 = "0")かつ発振子接続モード (CESELビット = "0"))におけるSTOPモード解除時には,発振回路の発振安定時間を確保する必要があります。

(a) NMI端子入力による解除

STOPモードの解除とともにNMI要求として受け付けます。

ただし、NMI処理ルーチン内でSTOPモードに設定した場合は、STOPモードの解除のみ行い、この割り込みは受け付けません。割り込み要求そのものは保持します。

注意 X1端子に外部クロックを入力して使用しているときは、NMI入力による解除を行う100 μ s以上前に、外部クロックを供給してください。

STOPモード解除時のNMI割り込み処理について

NMI端子入力によるSTOPモード解除時に起動される割り込み処理は,緊急時などの通常のNMI割り込み処理と同等に扱われます(NMI割り込みのハンドラ・アドレスが一意のため)。したがって,プログラムで両者を区別する必要がある場合は,ソフトウエア・ステータスをあらかじめ用意しておき,ストア命令 / ビット操作命令によるSTOPフラグ設定の前に,ステータス設定しておく必要があります。NMIの割り込み処理でこのステータスをチェックすることで,通常のNMIとの区別が可能です。

(b) RESET端子入力による解除

通常のリセット動作と同じです。

注意 X1端子に外部クロックを入力して使用しているときは,クロックを供給し \overline{RESET} 端子 のロウ・レベル幅を $100~\mu$ s以上確保してください。



6.6 発振安定時間の確保


STOPモード解除後の停止状態の発振回路が安定するまでの時間確保指定には2通りの方法があります。

(1)内蔵タイム・ベース・カウンタで時間を確保する場合(NMI端子入力)

NMI端子に有効エッジが入力されると、STOPモードが解除されます。端子へのインアクティブ・エッジ入力でタイム・ベース・カウンタ(TBC)がカウントを開始し、そのカウント時間で、発振回路からのクロック出力が安定するまでの時間を確保します。

発振安定時間 ~(NMI 入力の有効エッジ検出後のアクティブ・レベル幅) + (TBC のカウント時間)

所定時間後,システム・クロック出力が開始し,NMI割り込みのハンドラ・アドレスに分岐します。



NMI端子は,通常はインアクティブ・レベル (たとえば有効エッジを " 立ち下がり " と指定したときはハイ・レベル) にしておいてください。

なお、NMIのエッジ入力タイミングからCPUで割り込みを受け付けるまでの期間にSTOPモードに設定する動作を行った場合、STOPモードはすぐに解除されます。ダイレクト・モード(CKSEL="1")または外部クロック接続モード(CESEL=1)の場合、ただちにプログラム実行を開始します。一方、PLLモード(CKSEL="0")かつ発振子接続モード(CESEL=0)の場合は、NMI端子のインアクティブ・エッジ入力からタイム・ベース・カウンタによる発振安定時間確保後、プログラム実行を開始します。




(2)信号レベル幅で時間を確保する場合(RESET端子入力)

RESET端子への立ち下がりエッジ入力により, STOPモードが解除されます。

端子へ入力される信号のロウ・レベル幅で,発振回路からのクロック出力が安定するまでの時間を確保します。

RESET端子への立ち上がりエッジ入力後,内部システム・クロックの供給が開始し,システム・リセット時のハンドラ・アドレスに分岐します。



タイム・ベース・カウンタ (TBC)

タイム・ベース・カウンタ(TBC)は,ソフトウエアSTOPモード解除時の発振回路の発振安定時間の確保に使用します。

- ・外部クロック接続時(PSCレジスタのCESELビット = 1)
 TBCによる発振安定時間のカウントは行わず,STOPモード解除後すぐにプログラム実行を開始します。
- ・発振子接続時(PSCレジスタのCESELビット = 0)
 STOPモード解除後,TBCで発振安定時間をカウントし,カウント終了後にプログラム実行を開始します。

PSCレジスタのTBCSビットによりTBCのカウント・クロックを選択し,以下のカウント時間を設定可能です。

カウント時間 $f_{xx} = 3.2768 \text{ MHz}$ **TBCS** カウント・クロック $f_{xx} = 4.0000 \text{ MHz}$ $f_{xx} = 5.0000 \text{ MHz}$ fxx = 6.5536 MHz= 16.384 MHz = 20.000 MHz= 25.000 MHz= 32.768 MHz $fxx/2^8$ 20.0 ms 16.3 ms 13.1 ms 10.0 ms $fxx/2^9$ 40.0 ms 32.7 ms 26.2 ms 20.0 ms

表 6 - 5 カウント時間例

fxx:外部発振子周波数

: 内部システム・クロック周波数



図 6 - 1 プロック構成図



6.7 クロック出力制御

PSCレジスタのDCLK0、DCLK1ビットで、CLKOUT端子の動作モードを選択できます。


HALT/IDLE/STOPの各モードと組み合わせることにより,より効果的なパワー・セービングが可能です(書き込み方は6.5.2 制御レジスタを参照してください)。

クロック出力インヒビット・モード

CLKOUT端子からのクロック出力を禁止します。

シングルチップ・モードのシステム,あるいは外部拡張デバイスに対する命令フェッチやデータ・アクセスを非同期型アクセスで行うシステムに最適です。

CLKOUTの動作が完全に停止するため , 一層の低消費電力化およびCLKOUT端子からの輻射ノイズ抑止が可能です。





[メ モ]



第7章 タイマ/カウンタ機能 (リアルタイム・パルス・ユニット)

7.1 特 徵

パルス間隔や周波数の計測および,プログラマブルなパルスの出力

- ・16ビット計測可能
- ・多彩な形状のパルスを発生可能(インターバル・パルス,ワンショット・パルス)

タイマ1

- ・16ビット・タイマ / イベント・カウンタ
- ・カウント・クロックのソース: 2種(システム・クロックの分周を選択,外部パルス入力)
- ・キャプチャ/コンペア共用レジスタ:4本
- ・カウント・クリア端子: TCLR1
- ・割り込みソース:5種
- ・外部パルス出力:2本

タイマ4

- ・16ビット・インターバル・タイマ
- ・カウント・クロックは、システム・クロックの分周から選択
- ・コンペア・レジスタ:1本
- ・割り込みソース:1種



7.2 基本構成

以下に基本構成を示します。

表 7 - 1 RPU の構成一覧


タイマ	カウント・	レジスタ	リード/ライト	発生する割り	キャプチャ・	タイマ出力	その他の機能	
914	クロック	DDAG	0-F/31F	込み信号	トリガ	SR		
タイマ 1	/2	TM1	リード	INTOV1	-	-	外部クリア	
	/ 4 / 8	CC10	リード/ライト	INTCC10	INTP10	TO10 (S)	-	
	/16	CC11	リード/ライト	INTCC11	INTP11	TO10 (R)	-	
	/32 /64	CC12	リード/ライト	INTCC12	INTP12	TO11 (S)	-	
	TI1端子入力	CC13	リード/ライト	INTCC13	INTP13	TO11 (R)	-	
タイマ4	/32 /64 /128	TM4	リード	-	-	-	-	
	/256	CM4	リード / ライト	INTCM4	-	-	-	

備考:システム・クロック

SR : セット / リセット




(1) タイマ1 (16ピット・タイマ/イベント・カウンタ)



- 注1.内部カウント・クロック
 - 2.外部カウント・クロック
 - 3.リセット優先

備考 はシステム・クロック

(2)タイマ4(16ピット・インターバル・タイマ)



注 内部カウント・クロック

備考 はシステム・クロック



7.2.1 タイマ1

(1) **971** (TM1)

TM1は,16ビットのフリー・ランニング・タイマまたは外部信号のイベント・カウンタとして機能します。おもに,周期計測,または周波数計測のほか,パルス出力としても利用できます。

TM1は16ビット単位でリードのみ可能です。

	15												Ü	_		
TM1															アドレス FFFFF250H	リセット時 0000H

TM1は内部カウント・クロックまたは外部カウント・クロックのカウント・アップ動作を行います。 タイマのスタートおよびストップは,タイマ・コントロール・レジスタ1 (TMC1)のCE1ビットで制御します。

カウント・クロックの内部/外部の選択はTMC1レジスタによって行います。

(a)外部カウント・クロックを選択

TM1は,イベント・カウンタとして動作します。タイマ・ユニット・モード・レジスタ1 (TUM1)によって有効エッジを指定し,TI1端子入力によりTM1をカウント・アップします。

(b)内部カウント・クロックを選択

TM1は,フリー・ランニング・タイマとして動作します。カウント・クロックは,プリスケーラによる分周を,TMC1レジスタにより, /2, /4, /8, /16, /32, /64から選択できます。

タイマがオーバフローすると,オーバフロー割り込みを発生することができます。また,TUM1レジスタの指定により,オーバフロー後タイマを停止することができます。

また、外部入力TCLR1によってタイマをクリアし、スタートすることができます。このとき、プリスケーラも同時にクリアされるので、TCLR1入力より最初のタイマ・カウント・アップまでの時間は、プリスケーラの分周比に応じて一定となります。動作の設定はTUM1レジスタで行います。


RESET入力により,TM1の全ビットはクリア(0)されます。

注意 タイマ動作中はカウント・クロックを変更できません。



(2) キャプチャ/コンペア・レジスタ10-13 (CC10-CC13)

キャプチャ/コンペア・レジスタは,16ビット・レジスタでTM1に接続されています。タイマ・ユニット・モード・レジスタ1 (TUM1)の指定により,キャプチャ・レジスタまたはコンペア・レジスタとして使用できます。16ビット単位でリード/ライト可能です。



(a) キャプチャ・レジスタに設定

キャプチャ・レジスタに設定した場合は、対応する外部割り込みINTP10-INTP13の有効エッジをキャプチャ・トリガとして検出します。タイマ1はキャプチャ・トリガに同期して、カウント値をラッチします(キャプチャ動作)。キャプチャ動作は、カウント・クロックとは非同期に行われます。ラッチした値は、次にキャプチャ動作が行われるまでキャプチャ・レジスタに保持されます。

キャプチャ・レジスタへのキャプチャ(ラッチ)・タイミングと,命令によるレジスタへの書き込み動作が競合した場合は,後者が優先され,キャプチャ動作は無視されます。

また,外部割り込みの有効エッジ指定(立ち上がり,立ち下がり,両エッジ)は,外部割り込みモード・レジスタ(INTM2)により選択することができます。

キャプチャ・レジスタに指定したときは、INTP10-INTP13の有効エッジ検出で割り込みを発生します。このとき、コンペア・レジスタの一致信号であるINTCCnによって割り込みを発生させることはできません。

(b) コンペア・レジスタに設定

コンペア・レジスタに設定した場合は,タイマのカウント・クロックごとにタイマとレジスタ値の比較動作を行い,一致による割り込みを発生します。

コンペア・レジスタはセット/リセット出力機能を備えています。一致信号発生に同期して,対 応するタイマ出力をセットまたはリセットします。

割り込みソースは選択したレジスタの機能で異なります。

コンペア・レジスタに指定した場合,TUM1レジスタの指定により,一致信号であるINTCCnか,または,INTPnの有効エッジ検出のいずれかを選択して割り込み信号とすることができます。

なお、INTPnを選択した場合は、外部割り込み(INTPn)の受け付けと、コンペア・レジスタのセット/リセット出力機能によるタイマ出力を並行して行えます。



7.2.2 タイマ4

(1)**9/74**(TM4)

TM4は,16ビット・タイマです。おもに,ソフトウエアのためのインターバル・タイマとして利用できます。

TM4は,16ビット単位でリードのみ可能です。

	15								0		
TM4										アドレス	リセット時
I IVI 4										FFFFF350H	0000H

TM4のスタートおよびストップは,タイマ・コントロール・レジスタ4 (TMC4)のCE4ビットによって制御します。

カウント・クロックは , プリスケーラによる分周を , TMC4レジスタにより /32 , /64 , /128 , /256から選択できます。

 $\overline{\text{RESET}}$ 入力により, TM4の全ビットはクリア(0) されます。

- 注意1.コンペア一致が発生したあと,タイマは次のカウント・クロックでクリアされるため,分周比が大きいときは,一致割り込み発生直後にタイマの値を読み出しても,タイマの値が0でない場合があります。
 - 2. タイマ動作中はカウント・クロックを変更できません。

(2) コンペア・レジスタ4 (CM4)

CM4は16ビット・レジスタであり, TM4に接続されています。16ビット単位でリード/ライト可能です。



TM4のカウント・クロックごとにTM4とCM4の比較を行い,一致による割り込み(INTCM4)を発生します。この一致に同期してTM4をクリアします。



7.3 制御レジスタ

(1) タイマ・ユニット・モード・レジスタ1 (TUM1)

TUM1レジスタはタイマ 1 の動作を制御するレジスタで,キャプチャ/コンペア・レジスタの動作モードを指定します。

16ビット単位でリード/ライト可能です。

TUM1 0 0 OST ECLR1 TES11 TES10 CES11 CES10 CMS13 CMS12 CMS11 CMS10 IMS13 IMS12 IMS11 IMS10

アドレス リセット時 FFFFF240H 0000H

ビット位置	ビット名		意味				
13	OST	Overflo	w Stop				
		タイマのオーバフロー後の動作を指定します。このフラグが有効なのはTM1のみです。					
		0 :	タイマの	カーバフロ	ー後,タイマはカウント・アップを続けます。		
		1:	タイマの	カーバフロ	ー後,タイマは0000Hを保持し停止状態となります。		
			このとき	・, TMC1レ	ジスタのCE1ビットは , " 1 " のままです。		
			次の動作	Fによりカウ	ント・アップを再開します。		
			ECLR	1="0"の	とき:CE1ビットへの" 1 "ライト動作		
			ECLR	1="1"の	とき:タイマ・クリア端子(TCLR1)へのトリガ入力		
12	ECLR1	External Input Timer Clear					
		TM1の	外部クリ	Jア入力 (To	CLR1)によるタイマのクリアを許可します。		
		0:	外部入力	こによるクリ	アはしません。		
		1:	外部入力	こによりTM1	をクリアします。		
			クリア後	き, カウント	・アップを開始します。		
11,10	TES11,TES10	TI1 Ed	ge Seled	ct			
		外部ク	ロックノ	、力(TI1)(D有効エッジを指定します。		
		Т	ES11	TES10	有効エッジ		
			0	0	立ち下がりエッジ		
			0	1	立ち上がりエッジ		
			1	0	RFU (予約)		
			1	1	立ち上がり,立ち下がり両エッジ		



ビット位置	ビット名			意味				
9, 8	CES11, CES10	TCLR1 Edge Select						
		外部クリア入力(TCLR1)の有効エッジを指定します。						
		CES11	CES11 CES10 有効エッジ					
		0	0	立ち下がりエッジ				
		0	1	立ち上がりエッジ				
		1	0	RFU (予約)				
		1	1	立ち上がり,立ち下がり両エッジ				
7-4	CMS10-CMS13	Capture/Comp	are Mode S	elect				
		キャプチャ/コ	ンペア・レ	ジスタ(CC10-CC13)の動作モードを選択します。				
		0:キャプョ	0:キャプチャ・レジスタとして動作します。ただしキャプチャ・レジスタ指定時のキャ					
		プチャ重	プチャ動作は , TMC1レジスタのCE1= " 1 " 時のみ行います。					
		1:コンペア・レジスタとして動作します。						
3-0	IMS10-IMS13	Interrupt Mode Select						
		割り込みソースとして,INTPnかINTCCnかを選択します(n=10-13)。						
		0:コンペプ	ア・レジスタ	7の一致信号INTCCnを割り込み信号にします。				
		1:外部から	らの入力信号	BINTPnを割り込み信号にします。				



(2) タイマ・コントロール・レジスタ1 (TMC1)

TMC1はTM1の動作を制御します。

8/1ビット単位でリード/ライト可能です。

7 5 4 3 2 1 0 アドレス リセット時 TMC1 CE1 0 0 ETI PRS11 PRS10 PRM11 0 FFFFF242H 00H

ビット位置	ビット名				 意	味	
7	CE1	Cou	ınt Enable				
		タイ	′マの動作を	制御します	•		
		0 : タイマは " 0000H " 状態で停止し,動作しません。					
		1:タイマはカウント動作を行います。ただし , TUM1.ECLR1= " 1 " のときは , TCLR1					
		入力があるまでタイマはカウント・アップを開始しません。					
		TUM1.ECLR1= " 0 " のとき , CE1= " 1 " によるタイマのカウント・スタートは , CE1					
		ビッ	トへの" 1	" ライト動	作がスタート・トリ	リガとなります。したがって , TUM1.ECLR1=	
		" 1	"の状態で	CE1をセッ	トしたあと,TUM1	.ECLR1="0"としても,タイマはスタート	
		しま	きせん。				
4	ETI	External TI1 Input					
		カウント・クロックの外部と内部の切り替えを指定します。					
		0: 系(内部)を指定します。					
		1 : TI1 (外部) を指定します。					
3 , 2	PRS11,PRS10	Pres	scaler Cloc	k Select			
		内剖	『カウント・	クロックを	選択します(m	は中間クロック)。	
			PRS11	PRS10		カウント・クロック	
			0	0	m		
			0	1	m/4		
			1	0	m/8		
			1	1	m/16		
						-	
1	PRM11	Prescaler Clock Mode					
		カウ	ント・クロ	ックの中間	クロック mを選	択します(はシステム・クロック)。	
		0	: /2				
		1	: /4				

注意 タイマ動作中にカウント・クロックを変更しないでください。



(3) タイマ・コントロール・レジスタ4 (TMC4)

TMC4はTM4の動作を制御します。

8/1ビット単位でリード/ライト可能です。

 7
 6
 5
 4
 3
 2
 1
 0

 TMC4
 CE4
 0
 0
 0
 0
 PRS40
 PRM41
 PRM40
 アドレス リセット時 FFFFF342H
 00H

ビット位置	ビット名	意味						
7	CE4	Count Enable	Count Enable					
		タイマの動作を	を制御します	۲.				
		0:タイマに	は" 0000H "	状態で停止し,動作しません。				
		1:タイマに	はカウント重	か作を行います。				
2	PRS40	Prescaler Cloc	k Select					
		内部カウント	・クロックを	E選択します(mは中間クロック)。				
		0 : m/16						
		1 : m/32						
1 , 0	PRM41, PRM40	Prescaler Clock Mode						
		カウント・クロ	コックの中間	引クロック mを選択します(はシステム・クロック)。				
		PRM41	PRM40	m				
		0	0	/2				
		0	1	/4				
		1	0	/8				
		1	1	RFU(予約)				

注意 タイマ動作中にカウント・クロックを変更しないでください。



(4) タイマ出力コントロール・レジスタ1 (TOC1)

TOC1レジスタはTO10,TO11端子からのタイマ出力を制御します。 8/1ビット単位でリード / ライト可能です。

	7	6	5	4	3	2	1	0		
TOC1	ENTO11	ALV11	ENTO10	ALV10	0	0	0	0	アドレス FFFFF244H	リセット時 00H

ビット位置	ビット名	意味				
7 , 5	ENTO11, ENTO10	Enable TO x x pin				
		対応する各タイマ出力(TO10, TO11)の許可を行います。				
		0 : タイマ出力は禁止状態です。対応するTO10, TO11端子からはALVビットの逆相のレ				
		ベル(インアクティブ・レベル)が出力します。対応するコンペア・レジスタから一				
		致信号が発生してもTO10, TO11端子のレベルは変化しません。				
		1:タイマ出力機能は許可状態です。対応するコンペア・レジスタから一致信号が発生す				
		るとタイマ出力が変化します。タイマ出力を許可してから最初に一致信号が発生する				
		までは , ALVビットの逆相のレベル (インアクティブ・レベル) が出力されます。				
6 , 4	ALV11, ALV10	Active Level TO x x pin				
		タイマ出力のアクティブ・レベルを指定します。				
		0:アクティブ・レベルはロウ・レベル				
		1:アクティブ・レベルはハイ・レベル				

備考 TO10,TO11出力のF/Fはリセット優先です。

注意 TO10,TO11出力は外部割り込み信号 (INTP1n) では変化しません。TO10,TO11を使用するときは,キャ プチャ/コンペア・レジスタをコンペア・レジスタ (CMS1n=1) に指定してください。

(5) 外部割り込みモード・レジスタ2 (INTM2)

TM1のCCn (n = 10-13) をキャプチャ・レジスタとして使用する場合,外部割り込みINTPnの有効 エッジをキャプチャ・トリガとして検出します。この有効エッジはINTM2レジスタで指定します(詳細は,5.3.6 外部割り込みモード・レジスタ1,2(INTM1,INTM2)参照)。



(6) タイマ・オーバフロー・ステータス・レジスタ (TOVS)

TM1,TM4からのオーバフロー・フラグを割り当てています。

8/1ビット単位でリード / ライト可能です。

TOVSレジスタをソフトウエアでテスト&リセットすることで,オーバフロー発生をポーリングすることができます。

TOVS

7	6	5	4	3	2	1	0	
0	0	0	OVF4	0	0	OVF1	0	

アドレス リセット時 FFFFF230H 00H

ビット位置	ビット名	意味
4 , 1	OVFn	Overflow Flag
		TMn(n=1, 4)オーバフロー・フラグ。
		0:TMnのオーバフロー発生なし
		1:TMnのオーバフローが発生
		注意 TM1からはオーバフローに同期して,割り込みコントローラに対し,割り込み要
		求信号INTOV1が発生しますが,割り込みの動作と,TOVSとはまったく独立し
		ており,TM1からのオーパフロー・フラグ(OVF1)に対しても,ほかのオーバ
		フロー・フラグ同様ソフトウエア操作することが可能です。
		このとき,INTOV1に対応する割り込みコントローラ内の割り込み要求フラグ
		(OVF1)には影響を与えません。
		CPUからのアクセス期間中はTOVSレジスタへの転送は行われません。 したがって , TOVS
		レジスタの読み出し中にオーバフローが発生しても,フラグの値は変化せず,次の読み出し
		時に反映されます。



7.4 タイマ1動作

7.4.1 カウント動作

タイマ 1 は , 16ビットのフリー・ランニング・タイマまたは , 外部信号のイベント・カウンタとして機能 します。動作の設定は , タイマ・コントロール・レジスタ 1 (TMC1)で指定します。

フリー・ランニング・タイマとして動作する場合,CC10-CC13レジスタとTM1のカウント値が一致すると,割り込み信号を発生させるとともに,タイマ出力TO××をセット/リセットすることができます。また,外部トリガとしての外部割り込み要求入力端子から検出された有効エッジに同期して,TM1のカウント値をCC10-CC13レジスタに保持するキャプチャ動作を行います。キャプチャの値は,次のキャプチャ・トリガが発生するまで保持されます。

カウント・クロック TM1 0000HX0001H 0002H 0003H (FBFEH)(FBFFH) H0000 0001H 0002H 0003H カウント・スタート カウント禁止 カウント・スタート CE1 1 CE1 0 CE1 1

図7-1 タイマ1の基本動作

7.4.2 カウント・クロック選択

タイマ 1 に入力されるカウント・クロックには内部と外部があり, TMC1レジスタのETIビットによって指定されます。

注意 タイマの動作中にカウント・クロックを変更しないでください。

(1)内部カウント・クロック(ETIビット=0)

TMC1レジスタのPRM11と, PRS11,PRS10ビットの設定によって /2 , /4 , /8 , /16 , /32 , /64の6通りから内部カウント・クロックを選択します。

PRS11	PRS10	PRM11	カウント・クロック
0	0	0	/2
0	0	1	/4
0	1	0	/8
0	1	1	/16
1	0	0	/16
1	0	1	/32
1	1	0	/32
1	1	1	/64



(2)外部カウント・クロック(ETIビット=1)

TI1端子に入力される信号をカウントします。このとき,タイマ1はイベント・カウンタとして動作することもできます。

TI1の有効エッジはTUM1レジスタのTES11,TES10ビットによって指定します。

TES11	TES10	有効エッジ
0	0	立ち下がりエッジ
0	1	立ち上がりエッジ
1	0	RFU (予約)
1	1	立ち上がり,立ち下がり両エッジ


7.4.3 オーパフロー

TM1レジスタがカウント・クロックをFFFFHまでカウントした結果オーバフローすると, TOVSレジスタのOVF1ビットにフラグをセットし,オーバフロー割り込み(INTOV)を発生します。

また, TUM1レジスタのOSTビットを"1"に指定することで, オーバフロー後, タイマを停止させることができます。オーバフローによりタイマが停止した場合, ソフトウエアでCE1に1をセットするまでカウント動作を再開しません。

カウント動作中にCE1に1をセットしても動作に影響はありません。

図7-2 オーパフロー後の動作(ECLR1=0,OST=1の場合)





7.4.4 TCLR1入力によるタイマのクリア/スタート

タイマ1は,通常TMC1レジスタのCE1ビットに1をセットするとカウント動作を開始しますが,外部入力TCLR1によって,TM1をクリアし,カウント動作を開始することができます。

ECLR1=1,OST=0に設定し、CE1に1をセットしたあと、TCLR1に有効エッジを入力すると、カウント動作を開始します。また、動作中にTCLR1に有効エッジが入力されると、TM1は値をクリアし、カウント動作を再開します(**図7-3**参照)。

ECLR1=1, OST=1に設定し, CE1を0から1にセットしたあと, TCLR1に有効エッジを入力すると, カウント動作を開始します。TM1がオーバフローすると, カウント動作はいったん停止し, TCLR1に有効エッジが入力されるまでカウント動作は再開しません。カウント動作中にTCLR1の有効エッジが検出されると, TM1はクリアされカウント動作を続けます。(**図7-4**参照)。なお, オーバフロー後にCE1に1をセットしても, カウント動作は再開しません。

図7 - 3 TCLR1入力によるタイマのクリア/スタート動作(ECLR1 = 1, OST = 0の場合)





図7 - 4 TCLR1入力によるクリア/スタートとオーバフロー動作の関係(ECLR1 = 1, OST = 1の場合)





7.4.5 キャプチャ動作

外部トリガに同期して、TM1のカウント値をカウント・クロックとは非同期にキャプチャ・レジスタに取り込み保持するキャプチャ動作を行います。外部トリガとして、外部割り込み要求入力端子INTPn(n=10-13)から検出された有効エッジを用います(キャプチャ・トリガ)。そのキャプチャ・トリガ信号に同期して、カウント中のTM1のカウント値をキャプチャ・レジスタに取り込み保持します。キャプチャ・レジスタの値は、次のキャプチャ・トリガが発生するまで保持されます。

また,INTPn入力信号により割り込み信号INTCCnを発生します。

キャプチャ・レジスタ	キャプチャ・トリガ信号
CC10	INTP10
CC11	INTP11
CC12	INTP12
CC13	INTD12

表7-2 16ビット・キャプチャ・レジスタへのキャプチャ・トリガ信号 (TM1)

備考 CC10-CC13はキャプチャ/コンペア・レジスタです。どちらのレジスタとして使用するかは,タイマ・ユニット・モード・レジスタ1 (TUM1)で指定します。

キャプチャ・トリガの有効エッジは,外部割り込みモード・レジスタ (INTM1)により設定します。 立ち上がり,立ち下がりの両エッジをキャプチャ・トリガとした場合は,外部からの入力パルス幅を測定できます。また,片側エッジをキャプチャ・トリガとした場合は,入力パルスの周期を測定できます。





図7-5 TM1キャプチャ動作例(両エッジ指定時)

備考 Dn (n=0, 1, 2, ...): TM1のカウント値

CE1がクリア(0) されているとき,割り込み信号が入力されてもキャプチャ動作は行われません。



図7-6 TM1**キャプチャ動作例**



備考 ×:0-3



7.4.6 コンペア動作

コンペア・レジスタに設定した値とTM1のカウント値を比較するコンペア動作を行います。


あらかじめ設定したコンペア・レジスタの値に,TM1のカウント値が一致すると,出力制御回路に一致信号を送ります(**図7 - 7**参照)。一致信号によりタイマ出力端子(TO10, TO11)を変化させ,同時に割り込み要求信号を発生します。

コンペア・レジスタ	割り込み要求信号
CC10	INTCC10
CC11	INTCC11
CC12	INTCC12
CC13	INTCC13

備考 CC10-CC13はキャプチャ/コンペア・レジスタです。どちらのレジスタとして使用するかは タイマ・ユニット・モード・レジスタ1 (TUM1)で指定します。

図7-7 コンペア動作例

タイマ1



備考 一致はカウント・アップ直後に検出され,一致検出信号を発生します。




TM1は2本のタイマ出力端子(TO10, TO11)を持っています。

TM1のカウント値とCC10の値を比較し、一致するとTO10端子の出力レベルをセットします。またTM1のカウント値とCC11の値を比較し、一致するとTO10端子の出力レベルをリセットします。

同様に,TM1のカウント値とCC12の値を比較し,一致するとTO11端子の出力レベルをセットします。また,TM1のカウント値とCC13の値を比較し,一致するとTO11端子の出力レベルをリセットします。

TO10,TO11端子の出力レベルは,TOC1レジスタによって指定できます。







7.5 タイマ4動作

7.5.1 カウント動作

タイマ 4 は , 16ビットのインターバル・タイマとして機能します。動作の設定は , タイマ・コントロール・レジスタ 4 (TMC4)で指定します。

タイマ4のカウント動作は,TMC4レジスタのPRS40,PRM41,PRM40ビットで指定される内部カウント・クロック(/32- /256)をカウント・アップします。

カウントの結果,TM4の値がCM4と一致すると,TM4をクリアします。同時に一致割り込み(INTCM4)を発生します。

カウント・クロック

TM4 0000H 0001H 0002H 0003H (FBFEH FBFFH 0000H 0001H 0002H 0003H カウント・スタート カウント・スタート CE4 1 CE4 1 CE4 1

図7-9 タイマ4の基本動作

7.5.2 入力クロック選択

TMC4レジスタのPRS40,PRM40,PRM41ビットの設定によって /32 , /64 , /128 , /256の4通りから内部カウント・クロックを選択します。

注意	タイ	′マの動作中にカウン	 - • •	クロック	を変更し	しないで	ください。
----	----	------------	------------	------	------	------	-------

PRS40	PRM40	PRM41	カウント・クロック
0	0	0	/32
0	0	1	/64
0	1	0	/128
0	1	1	RFU(予約)
1	0	0	/64
1	0	1	/128
1	1	0	/256
1	1	1	RFU(予約)

7.5.3 オーパフロー

内部カウント・クロックをカウントした結果TM4がオーバフローすると,TOVSレジスタのOVF4ビットにフラグをセットします。



7.5.4 コンペア動作

タイマ 4 では , コンペア・レジスタ (CM4) に設定した値とTM4のカウント値を比較するコンペア動作を 行います。

コンペア動作で一致を検出すると割り込み(INTCM4)を発生します。割り込み発生により,次のカウント・タイミングでTM4は0にクリアされます(**図7**-10参照)。この機能により,タイマ4をインターバル・タイマとして使用します。

CM4には 0 を設定することもできます。この場合はオーバフローしてTM4が 0 になるとともに一致を検出 UINTCM4が発生します。次のカウント・タイミングでTM4の値をクリア(0)しますが,この一致で,INTCM4は発生しません(**図7** - 11参照)。





図7-10 CM4が1-FFFFHまでの動作

備考 インターバル時間=(n+1)×カウント・クロック周期 n=1-65535(FFFFH)



図7-11 CM4に0をセットした場合



備考 インターバル時間=(FFFFH+2)×カウント・クロック周期




7.6 応用例

(1) インターバル・タイマとしての動作(タイマ4)

タイマ4をコンペア・レジスタCM4にあらかじめ設定したカウント時間をインターバルとして繰り返し割り込み要求を発生するインターバル・タイマとして使用します。図7 - 12にタイミングを示します。図7 - 13にその設定手順を示します。


図7-12 インターバル・タイマ動作のタイミング例(タイマ4)



備考 n:CM4レジスタの値

t:インターバル時間=(n+1)×カウント・クロック周期

図7-13 インターバル・タイマ動作の設定手順(タイマ4)





(2)パルス幅測定としての動作(タイマ1)

パルス幅測定には,タイマ1を使用します。

ここでは,INTP12端子に入力される外部パルスのハイ・レベルまたはロウ・レベルの幅を測定します。

図7 - 14に示すように,INTP12端子入力の有効エッジ(立ち上がり,立ち下がりの両エッジに指定)に同期して,カウント中のタイマ1(TM1)の値をキャプチャ/コンペア・レジスタ(CC12)に取り込み保持します。

パルス幅は,n回目の有効エッジ検出によりCC12レジスタに取り込み保持されたTM1のカウント値 (Dn) と (n-1) 回目の有効エッジ検出によるカウント値 (Dn-1) との差を求め,この値と,カウント・クロックとの積から計算します。

このときの設定手順を図7-15に示します。

<u>FFFFH</u> D3 D1 TM1 カウント値 D0 キャプチャ キャプチャ キャプチャ キャプチャ 外部パルス入力 (INTP12) D0 キャプチャ/コンペア・レジスタ(CC12) D1 D2 D3 t1 t2

図7-14 パルス幅測定のタイミング(タイマ1)

t3= (D3 - D2) ×カウント・クロック周期

t1=(D1-D0)×カウント・クロック周期

t2={(10000H - D1) + D2}×カウント・クロック周期

備考 Dn: TM1のカウント値(n=0,1,2,...)



図7-15 パルス幅測定の設定手順(タイマ1)





図7-16 パルス幅を算出する割り込み要求処理ルーチン(タイマ1)



注意 (n-1) 回目のキャプチャからn 回目のキャプチャまでの間に2 回以上オーパフローが起きたら、パルス幅の測定はできません。



(3) PWM出力としての動作(タイマ1)

タイマ 1 とタイマ出力機能を組み合わせてタイマ出力端子 (TO10, TO11) に任意の矩形波を出力することができます。

(a) タイマ1の使用方法

このPWM出力では,2つのキャプチャ/コンペア・レジスタCC10,CC11を使用します。 これにより,16ビット精度のPWM信号をTO10端子から出力することができます。図7-17に タイミングを示します。

16ビット・タイマとして使用した場合,図7-17に示すように,キャプチャ/コンペア・レジスタ(CC10)に設定する値でPWM出力の立ち上がリタイミングを決定し,キャプチャ/コンペア・レジスタ(CC11)に設定する値で,立ち下がリのタイミングを決定します。

このときの設定手順を図7-18に示します。




図7-17 PWM出力のタイミング (TM1)

備考 D××:コンペア・レジスタの設定値

t1 = { (10000H - D00) + D01} ×カウント・クロック周期

t2={(10000H - D10) + D11} × カウント・クロック周期



図7-18 PWM出力の設定手順(タイマ1)







図7-19 コンペア値を書き換える割り込み要求処理ルーチン(タイマ1)





(4)周期測定としての動作(タイマ1)

タイマ1はINTPn端子(n=10-13)に入力される外部パルスの周期を測定できます。

ここでは,タイマ1とキャプチャ/コンペア・レジスタCC10を組み合わせて,INTP10端子に入力される外部パルスの周期を16ビット精度で測定します。

INTP10入力信号の有効エッジをINTM2レジスタにより,立ち上がりエッジに指定します。

周期は,n回目の立ち上がりエッジによりCC10レジスタに取り込み保持したTM1のカウント値 (Dn) と,(n-1)回目の立ち上がりエッジにより取り込んだカウント値 (Dn-1)との差を求め,この値とカウント・クロックとの積から計算します。

このときの設定手順を図7-21に示します。




図7-20 **周期測定のタイミング (TM1)**

備考 Dn: TM1のカウント値(n=0, 1, 2, ...)



図7-21 周期測定の設定手順(タイマ1)





図7-22 周期を算出する割り込み要求処理ルーチン(タイマ1)







7.7 注意事項

コンペア・レジスタによる一致検出は,常にタイマのカウント・アップ直後のタイミングで行われます。以下の場合,一致は発生しません。


(1) コンペア・レジスタの書き換え時 (TM1, TM4)



(2) 外部クリア時 (TM1)




(3) タイマ・クリア時 (TM4)





フリー・ランニングでタイマを動作させるときには,タイマのオーバフローでタイマの値は,0 になります。





第8章 シリアル・インタフェース機能

8.1 特 徵

V851は,シリアル・インタフェース機能として,計2チャネルの送受信チャネルを備えます。 インタフェース形態としては次の2種類があり,それぞれ1チャネルずつ備えます。この2つは独立に動作します。

- (1) アシンクロナス・シリアル・インタフェース (UART)
- (2) クロック同期式シリアル・インタフェース (CSI)

UARTは,スタート・ビットに続く1バイトのシリアル・データを送受信する方式をとり,全二重通信ができます。

CSIは,シリアル・クロック(\overline{SCK})とシリアル入力(SI),シリアル出力(SO)の3本の信号線によるデータ転送を行います(3線式シリアルI/O)。



8.2 アシンクロナス・シリアル・インタフェース (UART)

8.2.1 特 徵

転送速度 150 bps - 76800 bps (= 33 MHz動作時)

全二重通信

2端子構成 TXD 送信データの出力端子

RXD 受信データの入力端子

受信エラー検出機能

- ・パリティ・エラー
- ・フレーミング・エラー
- ・オーバラン・エラー

割り込みソース3種

- ・受信エラー割り込み (INTSER0)
- ・受信完了割り込み(INTSR0)
- ・送信完了割り込み(INTST0)

送受信データのキャラクタ長はASIM00,01レジスタで指定

キャラクタ長:7,8ビット

9ビット(拡張ビット付加時)

パリティ機能:奇数,偶数,0,なし

送信ストップ・ビット: 1,2ビット

ボー・レート・ジェネレータ内蔵



8.2.2 アシンクロナス・シリアル・インタフェースの構成

アシンクロナス・シリアル・インタフェース・モード・レジスタ (ASIM), アシンクロナス・シリアル・インタフェース・ステータス・レジスタ (ASIS)によって, アシンクロナス・シリアル・インタフェースを制御します。受信データは受信バッファ (RXB)に保持され,送信データは送信シフト・レジスタ (TXS)に書き込みます。

アシンクロナス・シリアル・インタフェースは,図8-1のように構成されます。

(1) アシンクロナス・シリアル・インタフェース・モード・レジスタ (ASIM00, ASIM01)

ASIM00, ASIM01レジスタは, アシンクロナス・シリアル・インタフェースの動作を指定する 8 ビット・レジスタです。

(2) アシンクロナス・シリアル・インタフェース・ステータス・レジスタ (ASISO)

ASISOレジスタは、受信エラー発生時のエラー内容を示すフラグおよび送信ステータス・フラグの集合レジスタです。受信エラーの各フラグは受信エラー発生時にセット(1)され、受信バッファ(RXB0,RXB0L)からデータを読み出すか、新たに次のデータを受信することによってリセット(0)されます(次のデータにエラーがあれば、そのエラー・フラグがセットされます)。

送信ステータス・フラグは送信開始タイミングにセット(1)され,送信が終了するとリセット(0)されます。

(3)受信制御パリティ・チェック

ASIM00, ASIM01レジスタに設定された内容に従って,受信動作を制御します。また,受信動作時にパリティ・エラーなどのエラー・チェックも行い,エラーが検出された場合は,エラー内容に応じた値をASIS0レジスタにセットします。

(4) 受信シフト・レジスタ

RXD端子に入力されたシリアル・データをパラレル・データに変換するシフト・レジスタです。 1 バイト分データを受信すると,受信データを受信バッファへ転送します。

受信シフト・レジスタはCPUから直接操作することはできません。

(5)受信バッファ (RXB0, RXB0L)

RXB0は,受信データを保持する9ビットのバッファ・レジスタで,7,8ビット/キャラクタの受信では上位ビットには0が格納されます。

このレジスタへの16ビット・アクセス時はRXB0を,下位8ビット・アクセス時はRXB0Lを指定します。

受信許可状態中は,受信データは1フレーム分のシフト・イン処理終了に同期して受信シフト・レジスタから受信バッファに転送されます。

また,受信バッファへの転送により,受信完了割り込み要求(INTSRO)が発生します。



(6)送信シフト・レジスタ (TXSO, TXSOL)

TXS0は,9ビットの送信処理用シフト・レジスタで,このレジスタへのデータ書き込みにより,送信動作が開始されます。

TXSOのデータを含む1フレームの送出終了に同期して送信完了割り込み要求(INTSTO)を発生します。

このレジスタへの16ビット・アクセスはTXS0を,下位8ビット・アクセス時はTXS0Lを指定します。


(7)送信制御パリティ付加

ASIM00,ASIM01レジスタに設定された内容に従って,TXS0レジスタに書き込まれたデータにスタート・ビット,パリティ・ビット,ストップ・ビットを付加するなどして,送信動作の制御を行います。

(8)セレクタ

シリアル・クロックのソースを選択します。

図8-1 アシンクロナス・シリアル・インタフェースのプロック図





8.2.3 モード・レジスタおよびコントロール・レジスタ

(1) アシンクロナス・シリアル・インタフェース・モード・レジスタ00,01 (ASIM00, ASIM01)

UARTの転送モードを指定します。

8/1ビット単位でリード/ライト可能です。

	/	ь	5	4	3	2	1	0		
ASIM00	1	RXE0	PS01	PS00	CL0	SL0	0	SCLS0	アドレス FFFFF0C0H	リセット時 80H

ビット位置	ビット名	意味
6	RXE0	Receive Enable
		受信許可状態/禁止状態を指定します。
		0 : 受信禁止状態
		1 : 受信許可状態
		受信禁止時は,受信シフト・レジスタはスタート・ビットの検出を行いません。シフト・イ
		ン処理,受信バッファへの転送処理は行わず,受信バッファの内容は保持されます。
		受信許可状態中は,スタート・ビットの検出に同期して受信シフト動作を開始し,1フレー
		ム分の受信を終了すると受信シフト・レジスタの内容を受信バッファに転送します。
		また,受信バッファへの転送に同期して,受信完了割り込み(INTSRO)を発生します。



ビット位置	ビット名				意 味					
5 , 4	PS01,PS00	Par	Parity Select							
		パリ	・ ノティ・ビッ	ノトを指定し	vます。					
			PS01	PS00	動作					
			0	 パリティなし,拡張ビット動作						
			0 0 パリティなし,拡張ビット動作 0 1 0パリティ指定							
					 送信側 パリティ・ビットを 0 にして送信					
					 受信側 受信時にパリティ・エラーを発生しない					
			1	0	奇数パリティ指定					
			1	1	偶数パリティ指定					
		'		ı						
		• 作	禺数パリティ	ſ						
		iż	送信データ中	口の値が" 1	"のビットの数が奇数個の場合にパリティ・ビットを" 1 "にし					
		đ	ます。値が "	1 "のビッ	トの数が偶数個の場合にはパリティ・ビットを"0"にします。					
		-	これにより ,	送信データ	とパリティ・ビットの中に含まれる値が" 1 "のビット数が偶数					
		16	固になるよう	う制御します	「。受信時には ,受信データとパリティ・ビットの中に含まれる値					
		t	が 1 "のビ	ット数を力力	ウントし ,奇数個であった場合にパリティ・エラーを発生します					
		• ਵ	奇数パリティ	ſ						
		信	男数パリティ	とは逆に ,	送信データとパリティ・ビットの中に含まれる値が" 1 "のビッ					
			トを奇数個に							
		3	受信時には,	同様に受信	データとパリティ・ビットの中に含まれる値が " 1 " のビットの					
		娄	対偶数個で	であった場合	rにパリティ・エラーを発生します。					
			0 パリティ	.v						
					7によらずパリティ・ビットを" 0 "にします。					
					ビットの検査を行いません。したがって,パリティ・ビットか。 ・					
		'	"0"でも"	1″でもハ	『リティ・エラーを発生しません。					
		, ,	パリティなし							
					ビットを付加しません。					
					「マットをい加しよせん。 「ットがないものとして受信を行います。パリティ・ビットがない					
					で発生しません。					
					で元王しよとれ。 Dビットにより,拡張ビット動作を指定できます。					
3	CLO		aracter Leng		CONTRACTOR STATE CONTRA					
			`		を指定します。					
) 0 : 7ビット							
			3 . , こ , . 1 : 8 ビット							



ビット位置	ビット名	意味									
2	SL0	Stop Bit Length									
		ストップ・ビットを指定します。									
		0:1ビット									
		1:2ビット									
0	SCLS0	Serial Clock Source									
		シリアル・クロックを指定します。									
		0:BRG0,BPRM0で指定									
		1: /2									
		・SCLS0=1の場合									
		シリアル・クロック・ソースに , /2(システム・クロック)が選択されます。非同期モードで									
		は,×16のサンプリング・レートを使用しているので ボー・レートは次式で表されます。									
		ボー・レート= $\frac{/2}{16}$ bps									
		上記の式に基づき、代表的クロックを使用した場合のボー・レートの値を以下に示します。									
		33 MHz 25 MHz 20 MHz 16 MHz 12.5 MHz 10 MHz 8 MHz 5 MHz									
		ボー・レート 1031 K 781 K 625 K 500 K 390 K 312 K 250 K 156 K									
		・SCLS0=0の場合									
		シリアル・クロック・ソースとして,ボー・レート・ジェネレータ出力が選択されます。									
		ボー・レート・ジェネレータの詳細に関しては,8.4 ボー・レート・ジェネレータ									
		(BRG)を参照してください。									

注意 UARTが送受信中に,このレジスタの0-6ビットを変更した場合のUARTの動作は保証しません。

0 3 2 1 アドレス リセット時 ASIM01 0 0 0 0 0 0 0 EBS0 FFFFF0C2H 00H

ビット位置	ビット名	意味
0	EBS0	Extended Bit Select
		パリティなし動作指定(PS01,PS00=00)時の送受信データの拡張ビット動作を指定しま
		す。
		0:拡張ビット動作禁止
		1:拡張ビット動作許可
		拡張ビット指定時は、8ビットの送受信データの上位に1データ・ビットが付加され、9
		ビット・データによる通信が可能になります。
		拡張ビット動作は, ASIM00レジスタでパリティなし動作を指定した場合にのみ有効になり
		ます。 0 パリティ , 奇数/偶数パリティ動作を指定した場合は , EBS0ビットの指定は無効に
		なり,拡張ビットの付加動作は行われません。



(2) アシンクロナス・シリアル・インタフェース・ステータス・レジスタ0 (ASISO)

UARTの受信終了時のエラー・ステータスを示す3ビットのエラー・フラグおよび,送信ステータス・フラグから構成されるレジスタです。

受信エラーを示すステータス・フラグは,常に最も新しく発生したエラーの状態を示します。すなわち,受信データの読み出し前に複数回の同一エラーが発生した場合,最後に発生したエラーの状態のみ保持しています。

受信エラーが発生した場合は,ASISOレジスタを読み出したあと,受信バッファRXBOまたはRXBOLを読み出し,エラー・フラグをクリアしてください。

8/1ビット単位でリードのみ可能です。

ASIS0

7	6	5	4	3	2	1	0
SOT0	0	0	0	0	PE0	FE0	OVE0

アドレス FFFFF0C4H リセット時 00H

ビット位置	ビット名	意味
7	SOT0	Status Of Transmission
		送信動作状態を示すステータス・フラグです。
		セット(1):送信開始タイミング(TXSレジスタへの書き込み)
		クリア(0):送信終了タイミング(INTST0発生)
		シリアル・データ転送を開始しようとする際に,送信シフト・レジスタへの書き込みが可能
		か否かを判別するための手段として使用します。
2	PE0	Parity Error
		パリティ・エラーを示すステータス・フラグです。
		セット(1):送信パリティと受信パリティが一致しないとき
		クリア(0):受信バッファからのデータ読み出し処理
1	FE0	Framing Error
		フレーミング・エラーを示すステータス・フラグです。
		セット(1):ストップ・ビットが検出されないとき
		クリア(0):受信バッファからのデータ読み出し処理
0	OVE0	Overrun Error
		オーバラン・エラーを示すステータス・フラグです。
		セット(1):受信バッファから受信データを引き取る前に,UARTが次の受信処理を完
		了したとき
		クリア(0):受信バッファからの受信データ読み出し処理
		なお,1フレームの受信ごとに受信シフト・レジスタの内容が受信バッファに転送される構
		成のため、オーバラン・エラーが発生したときには、受信バッファに次の受信データが上書
		きされ,1回前の受信データは棄却されます。



(3)受信パッファ0, OL (RXB0, RXB0L)

RXB0は,受信データを保持する9ビットのバッファ・レジスタで,7,8ビット/キャラクタの受信では上位ビットには0が格納されます。

このレジスタへの16ビット・アクセス時はRXB0を,下位8ビット・アクセス時はRXB0Lを指定します。

受信許可状態中は,受信データは1フレーム分のシフト・イン処理終了に同期して受信シフト・レジスタから受信バッファに転送されます。

また,受信バッファへの転送により,受信完了割り込み要求(INTSRO)が発生します。

受信禁止状態中は,1フレーム分のシフト・イン処理が終了しても受信バッファへの転送処理は行われず,受信バッファの内容は保持されます。

また,受信完了割り込み要求も発生しません。

RXB0は16ビット・リード・アクセスのみ許可 , RXB0Lは 8/1 ビット・リード・アクセスのみ許可になります。

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
RXB0	0	0	0	0	0	0	0	RXEB0	RXB07	RXB06	RXB05	RXB04	RXB03	RXB02	RXB01	RXB00	アドレス FFFFF0C8H	リセット時 不定
									7	6	5	4	3	2	1	0		
							RXB	0L	RXB07	RXB06	RXB05	RXB04	RXB03	RXB02	RXB01	RXB00	アドレス FFFFF0CAH	リセット時 不定

ビット位置	ビット名	意味
8	RXEB0	Receive Extended Buffer
		9 ビット/キャラクタ受信時の拡張ビットです。
		7 , 8 ビット/キャラクタの受信では 0 が読めます。
7 - 0	RXB0n	Receive Buffer
	(n=7-0)	受信データを格納しています。
		RXB07は,7 ビット/キャラクタの受信では 0 が読めます。



(4)送信シフト・レジスタ0, OL (TXS0, TXSOL)

TXS0は,9ビットの送信処理用シフト・レジスタで,このレジスタへのデータ書き込みにより,送信動作が開始されます。

TXS0のデータを含む1フレームの送出終了に同期して送信完了割り込み要求(INTST0)を発生します。

このレジスタへの16ビット・アクセスはTXS0を,下位8ビット・アクセス時はTXS0Lを指定します。 TXS0は,16ビット・ライト・アクセスのみ許可,またTXS0Lは,8ビット・ライト・アクセスのみ 許可になります。

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
TXS0	0	0	0	0	0	0	0	TXED0	TXS07	TXS06	TXS05	TXS04	TXS03	TXS02	TXS01	TXS00	アドレス FFFFF0CCH	リセット時 不定
									7	6	5	4	3	2	1	0		
							TXS	0L	TXS07	TXS06	TXS05	TXS04	TXS03	TXS02	TXS01	TXS00	アドレス FFFFF0CEH	リセット時 不定

ビット位置	ビット名	意味				
8	TXED0 Transmit Extended Data					
		9 ビット/キャラクタ送信時の拡張ビットです。				
7 - 0	TXS0n	Transmit Shifter				
	(n=7-0)	送信データを書き込みます。				

注意 V851のUARTは送信バッファを持たないため,送信完了(バッファへの転送完了)による割り込み要求ではなく,1フレーム分のデータの送出完了に同期した割り込み要求が発生します。



8.2.4 割り込み要求

UARTからは次の3種類の割り込み要求を発生します。

- ・受信エラー割り込み
- ・受信完了割り込み
- ・送信完了割り込み

これら3種類の割り込み要求のディフォールト優先順位は受信エラー割り込みが最も高く,受信完了割り込み,送信完了割り込みの順に低くなります。

表8-1 発生する割り込みとディフォールト優先順位

割り込み	優先順位					
受信エラー	1					
受信完了	2					
送信完了	3					

(1)受信エラー割り込み (INTSERO)

受信許可状態中で, ASIS0レジスタで説明した3種類の受信エラーの論理和で受信エラー割り込みを発生します。

受信禁止状態中は,受信エラー割り込みは発生しません。

(2) 受信完了割り込み (INTSR0)

受信許可状態中で,受信シフト・レジスタにデータがシフト・インされ受信バッファに転送されると 受信完了割り込みを発生します。

本受信完了割り込み要求は,受信エラーが起こった場合にも発生しますが,受信エラー割り込みの方が処理の優先順位が高くなっています。

受信禁止状態中は,受信完了割り込みは発生しません。

(3) 送信完了割り込み (INTSTO)

V851のUARTは送信バッファを持たないため,送信シフト・レジスタから7ビット/8ビット/9ビットのキャラクタを含む1フレーム分の送信データがシフト・アウトされると送信完了割り込みを発生します。

送信完了割り込みは,送信データの最終ビットを送信開始時に出力されます。



8.2.5 動 作


(1) データ・フォーマット

全二重シリアル・データの送受信を行います。

送受信データのフォーマットは図8 - 2に示すとおり, スタート・ビット, キャラクタ・ビット, パリティ・ビット, ストップ・ビットで1データ・フレームを構成します。

1 データ・フレーム内のキャラクタ・ビット長の指定,パリティ選択,ストップ・ビット長の指定は,アシンクロナス・シリアル・インタフェース・モード・レジスタ(ASIM00,ASM01)によって行います。

図8-2 アシンクロナス・シリアル・インタフェースの送受信データのフォーマット



- ・スタート・ビット......1 ビット
- ・キャラクタ・ビット......7ビット/8ビット/9ビット(拡張ビット時)
- ・ストップ・ビット.......1 ビット/2 ビット

(2)送 信

送信シフト・レジスタ(TXS0またはTXS0L)にデータを書き込むと送信が起動されます。送信完了割り込み(INTST0)処理ルーチンで次のデータをTXS0またはTXS0Lレジスタに書き込みます。

(a)送信許可状態

V851のUARTは,常に送信許可状態です。また,送信許可信号の入力端子を持たないので,相手側が受信可能状態かどうか確認する必要がある場合には汎用入力ポートを用います。

(b)送信動作の起動

送信シフト・レジスタ (TXS0,TXS0L) にデータを書き込むことにより送信動作は起動します。 送信データはスタート・ビットからLSB先頭で転送されます。スタート・ビット,パリティ/拡張 ビット,ストップ・ビットは自動的に付加されます。



(c)送信割り込み要求


1フレーム分のデータの送出が完了すると送信完了割り込み要求(INTSTO)を発生させます。 次に送信するデータをTXSOまたはTXSOLレジスタに書き込まなければ,送信動作は中断されます。

1つの送信が終了したあと、ただちに次の送信データをTXS0またはTXS0Lレジスタに書き込まなければ通信レートが低下します。


- 注意 1. 通常は送信シフト・レジスタ (TXSOまたはTXSOL) が空になった場合に送信完了割り込み (INTSTO) が発生します。しかし、RESET入力により、送信シフト・レジスタ (TXSO またはTXSOL) が空になっても、送信完了割り込み (INTSTO) は発生しません。
 - 2.INTSTOが発生するまでの送信動作中は,TXSOまたはTXSOLレジスタへ書き込んでも書き 込みデータは無効となります。

図8-3 アシンクロナス・シリアル・インタフェース送信完了割り込みタイミング

(a) ストップ・ビット長:1



(b)ストップ・ビット長:2





(3)受信

受信許可にするとRXD端子のサンプリングを開始し、スタート・ビットを検出するとデータの受信を開始します。1フレームのデータ受信が終了するごとに受信完了割り込み(INTSR0)が発生します。通常、この割り込み処理で受信バッファ(RXB0,RXB0L)からメモリに受信データを転送します。

(a) 受信許可状態

受信動作はASIM00レジスタRXE0ビットをセット(1)することにより許可状態となります。

RXE0=1:受信許可状態 RXE0=0:受信禁止状態

なお, 受信禁止状態では受信ハードウエアは初期状態で待機します。

このとき,受信完了割り込み/受信エラー割り込みは発生せず,受信バッファの内容は保持されます。

(b) 受信動作の起動

受信動作はスタート・ビットの検出により起動されます。

ASIMOOレジスタで指定したシリアル・クロックでRXD端子をサンプリングします。RXD端子の立ち下がりエッジを検出してから8シリアル・クロック後,再びRXD端子をサンプルします。このときロウ・レベルを確認するとスタート・ビットと認識して受信処理動作に移り,以降16シリアル・クロック単位にRXD端子入力をサンプリングします。

RXD端子の立ち下がりエッジを検出してから8シリアル・クロック後のサンプリングでハイ・レベルを確認した場合,この立ち下がりエッジをスタート・ビットとは認めません。サンプル・タイミング発生用のシリアル・クロック・カウンタは初期化されて動作を停止し,次の立ち下がりエッジ入力を待ちます。


(c) 受信完了割り込み要求

RXE0=1のとき,1フレーム分のデータの受信が完了すると,シフト・レジスタ内の受信データをRXB0に転送し,受信完了割り込み要求(INTSRO)を発生します。

また,エラーが発生した場合でも,受信バッファ(RXB0,RXB0L)にエラーの発生した受信データを転送し,受信完了割り込み(INTSR0),受信エラー割り込み(INTSER0)を同時に発生します。



図8-4 アシンクロナス・シリアル・インタフェース受信完了割り込みタイミング



(d) 受信エラー・フラグ

受信動作に同期して,パリティ・エラー,フレーミング・エラー,オーバラン・エラーの3種類のエラー・フラグが影響を受けます。


以上の3つの各エラー・フラグの論理和で,受信エラー割り込み要求が発生します。

受信エラー割り込み(INTSERO)内でASISOレジスタの内容を読み出すことによって、どのエラーが受信時に発生したかを検出することができます。

ASIS0レジスタの内容は,受信バッファ(RXB0,RXB0L)を読み出すか,次のデータを受信することによってリセット(0)されます(次の受信データにエラーがあれば,そのエラー・フラグがセットされます)。

受信エラー	要 因
パリティ・エラー	送信時のパリティ指定と受信データのパリティが一致しない
フレーミング・エラー	ストップ・ビットが検出されない
オーバラン・エラー	受信バッファからデータを読み出す前に次のデータ受信完了

図8-5 受信エラー・タイミング





8.3 クロック同期式シリアル・インタフェース (CSI)

8.3.1 特 徵

高速転送 最大8.25 Mbps (/4 使用時 , = 33 MHz動作時)

半二重通信

キャラクタ長:8ビット

データのMSB先頭/LSB先頭を切り替え可能

外部シリアル・クロック入力/内部シリアル・クロック出力選択

3 線式 SO : シリアル・データ出力

SI : シリアル・データ入力

SCK : シリアル・クロック入出力

割り込みソース1種

・割り込み要求信号(INTCSIO)

クロック同期式シリアル・インタフェース・モード・レジスタ(CSIMO)によってクロック同期式シリアル・インタフェースを制御します。送受信データはSIOOレジスタに読み出し/書き込みができます。

(1)クロック同期式シリアル・インタフェース・モード・レジスタ (CSIMO)

CSIMOレジスタは,クロック同期式シリアル・インタフェースの動作を指定する8ビット・レジスタです。

(2)シフト・レジスタ(SIO0)

シフト・レジスタ (SIOO) は , シリアル・データ パラレル・データの変換を行う 8 ビット・レジスタです。SIOOは送信および受信の両方に使用されます。

データは、MSB側またはLSB側からシフト・イン(受信)またはシフト・アウト(送信)されます。 SIOOに対する読み出し/書き込みにより、実際の送受信動作が制御されます。

(3)シリアル・クロック・セレクタ

使用するシリアル・クロックを選択します。

(4)シリアル・クロック制御回路

シリアル・クロックのシフト・レジスタへの供給の制御を行います。また,内部クロック使用時には SCK端子へ出力するクロックの制御も行います。




(5)シリアル・クロック・カウンタ

送信/受信動作時に出力する,または入力されるシリアル・クロックをカウントし,8ビット・データの送受信が行われたことを調べます。

(6)割り込み信号発生制御回路

シリアル・クロック・カウンタでシリアル・クロックを8発カウントしたときに,割り込み要求を発生するかしないかを制御します。

8.3.2 構成





8.3.3 モード・レジスタおよびコントロール・レジスタ

(1) クロック同期式シリアル・インタフェース・モード・レジスタ 0 (CSIMO)

CSIの基本動作モードを指定します。

8/1ビット単位でリード/ライト可能です(ただし,ビット5はリードのみ可能です)。

7 6 5 2 1 0 アドレス リセット時 CSIM0 CTXE0 CRXE0 CSOT0 0 0 MOD0 CLS01 CLS00 FFFFF088H 00H

ビット位置	ビット名	意味
7	CTXE0	CSI Transmit Enable
		送信許可状態/禁止状態を指定します。
		0:送信禁止状態
		1:送信許可状態
		CTXE0="0"のときには,SO,SI端子の出力バッファはともにハイ・インピーダンスにな
		ります。
6	CRXE0	CSI Receive Enable
		受信許可状態/禁止状態を指定します。
		0 : 受信禁止状態
		1 : 受信許可状態
		送信許可(CTXE0=1)かつ受信禁止のときに、シリアル・クロックが入力された場合に
		は,シフト・レジスタには,"0"が入力されます。
		受信中に受信禁止(CRXE0=0)にした場合,SIO0レジスタの内容は不定になります。
5	CSOT0	CSI Status Of Transmission
		転送動作中であることを示します。
		セット(1):送信開始タイミング(SIO0レジスタへの書き込み)
		クリア(0):送信終了タイミング(INTCSI発生)
		送信許可状態(CTXE0=1)にして,シリアル・データ転送を開始しようとする際に,シリ
		アルI/Oシフト・レジスタ(SIO0)への書き込みが可能か否かを判別するための手段として
		使用します。
2	MOD0	Mode
		先頭ビットの指定を行います。
		0 : MSB先頭
		1:LSB先頭



E	ジット位置	ビット名				意	味						
	1 , 0	CLS01,CLS00	Clo	ock Source									
			シリ	リアル・クロックを指定します。									
				CLS01 CLS00 シリアル・クロックの指定 SCK端子									
				0	0	外部クロック		入力					
				0	1	内部クロック	BPRM0レジスタで指定 ^{注1}	出力					
				1	0		/ 4 注 2	出力					
				1	1		/ 2 注 2	出力					
			注	E1.BPRM0レジスタへの設定については8.4 ボー・レート・ジェネレータ(BRG)									
				を参照し	てください	١ _°							
			:	2. /4,	/2は,分	周信号です(=	=システム・クロック)。						

(2)シリアルI/Oシフト・レジスタ0(SIO0)

8 ビットのシリアル・データを 8 ビットのパラレル・データに , 8 ビットのパラレル・データを 8 ビットのシリアル・データに変換するレジスタです。SIOOレジスタに対するリード / ライトによって 実際の送受信動作が制御されます。

CTXE0="1"またはCRXE0="1"のときにシフト動作を行います。

8/1ビット単位でリード / ライト可能です。

	/	6	5	4	3	2	1	0	_	
SIO0	SIO07	SIO06	SIO05	SIO04	SIO03	SIO02	SIO01	SIO00	アドレス FFFFF08AH	リセット時 不定

ビット位置	ビット名	意味
7 - 0	SIO0n	Serial I/O
	(n=7-0)	データは,MSBまたはLSB側からシフト・イン(受信)またはシフト・アウト(送信)しま
		す。



8.3.4 基本動作


(1)転送フォーマット

V851のCSIでは,1本のクロック・ラインと2本のデータ・ラインの3線でインタフェースします。 シリアル転送は,SIO0レジスタに対する転送データの書き込み命令を実行することによりスタート します。

送信の場合にはSCKの立ち下がりに同期してSO端子からデータが出力されます。

受信の場合にはSCKの立ち上がりに同期してSI端子の入力データをラッチします。シリアル・クロック・カウンタのオーバフロー(8カウント目の立ち上がり)でSCKは停止し,次のデータの送信または受信動作が起動されるまでSCKはハイ・レベルを保持します。同時に,割り込み要求信号(INTCSIO)を発生します。

注意 シフト・レジスタに送信データをライトしておいてCTXE=0 1にしてもシリアル転送は行いません。





(2)送受信許可

V851のCSIは, 8 ビット・シフト・レジスタを 1 つしか持たず, バッファも持っていないため, 基本的に送信および受信は同時に行います。

(a)送受信許可条件

CTXE0=1の場合に,送信が許可になります。

CRXE0=1の場合に,受信が許可になります。

CTXE0=CRXE0=1の場合に,送受信が許可になります。

(i) CTXE0によるSIO0出力の禁止

(ii) CRXEOによるSIOO入力の禁止

CTXE0=0の場合には,シリアル出力はハイ・インピーダンスになります。 CTXE0=1の場合には,シフト・レジスタのデータが出力されます。

CRXE0=0の場合には,シフト・レジスタ入力は"0"になります。

CRXE0=1の場合には,シリアル入力がシフト・レジスタに入力されます。

(iii)送信データのチェックを行う場合

送信データを自分自身で受信し、バスの競合が発生していないかチェックするためには CTXE0=CRXE0=1にします。

(b) 送受信動作の起動

送受信動作の起動(スタート)はシフト・レジスタ(SIOO)に対するリード/ライトによります。送信・受信のスタート制御は送信許可ビット(CTXEO),受信許可ビット(CRXEO)を下記のように設定することにより行います。

CTXE0	CRXE0	スタート条件
0	0	スタートしない
0	1	シフト・レジスタ読み出し
1	0	シフト・レジスタ書き込み
1	1	シフト・レジスタ書き込み
0	0 1	CRXE0ビット書き換え

CTXE0が"0"のときにシフト・レジスタをリード / ライトし,その後"1"にしても転送はスタートしません。

また, CTXE0が "0"のときにCRXE0ビットを "0" "1"にすると,シリアル・クロックが発生し,受信動作を開始します。



8.3.5 3線式シリアル/〇モードで送信する

クロック同期式シリアル・インタフェース・モード・レジスタ (CSIMO) により送信許可に設定したあと, SIOOレジスタに書き込みを行うと, 送信動作が起動します。

(1)送信動作を起動する

送信動作の起動は,クロック同期式シリアル・インタフェース・モード・レジスタ(CSIMO)のCTXE0ビットをセットして(CRXE0ビットには"0"をセット),シフト・レジスタ(SIOO)へ送信データを書き込むことで行います。

なお,CTXE0ビットがリセット(0)されているときは,SO端子は出力ハイ・インピーダンスとなります。


(2)シリアル・クロックに同期してデータを送信する


(a)シリアル・クロックとして内部クロックを選択した場合

送信が起動されると、シリアル・クロックをSCK端子から出力し、同時にシリアル・クロックの立ち下がりに同期してSIO0からデータをSO端子へ順次出力します。

(b)シリアル・クロックとして外部クロックを選択した場合

送信が起動されると,送信起動後にSCK端子へ入力されたシリアル・クロックの立ち下がりに同期してSIO0からデータをSO端子へ順次出力します。送信が起動されていないときに,シリアル・クロックをSCK端子へ入力してもシフト動作は行われず,SO端子の出力レベルは変化しません。







8.3.6 3線式シリアル/〇モードで受信する

クロック同期式シリアル・インタフェース・モード・レジスタ (CSIM)により,受信禁止から受信許可に状態を変える,または受信許可状態でSIO0レジスタを読み出すと受信動作は起動されます。

(1)受信動作を起動する

受信動作の起動には,次の2つの方法があります。

CSIM0レジスタのCRXE0ビットを受信禁止状態 " 0 " から受信許可状態 " 1 " へ変化させた 場合

CSIM0レジスタのCRXE0ビットが受信許可状態" 1 "のときにシフト・レジスタ (SIO0)から受信データを読み出した場合

CSIM0レジスタのCRXE0ビットをセット(1)した状態で,再び"1"を書き込んでも受信動作は 起動されません。なお, CRXE0=0のときは,シフト・レジスタ入力は"0"になります。

(2)シリアル・クロックに同期してデータを受信する


(a)シリアル・クロックとして内部クロックを選択した場合

受信が起動されると、シリアル・クロックをSCK端子から出力し、同時にシリアル・クロックの立ち上がりに同期してSI端子のデータをSIOOへ順次取り込みます。

(b)シリアル・クロックとして外部クロックを選択した場合

受信が起動されると、受信起動後にSCK端子へ入力されたシリアル・クロックの立ち上がりに同期してSI端子のデータをSIOOへ順次取り込みます。受信が起動されていないときに、シリアル・クロックをSCK端子へ入力してもシフト動作は行いません。







8.3.7 3線式シリアルI/Oモードで送受信する

クロック同期式シリアル・インタフェース・モード・レジスタ (CSIMO) により,送信と受信をともに許可状態にすると,送信動作と受信動作を同時に行うことができます。

(1)送受信動作を起動する

クロック同期式シリアル・インタフェース・モード・レジスタ (CSIMO)のCTXE0ビットとCRXE0ビットが両方ともセット(1)されているときは、送信動作と受信動作を同時に行うことができます(送受信動作)。

送受信動作の起動は、CSIMOレジスタのCTXEO、CRXEOビットがともに"1"(送受信許可状態) のとき、シフト・レジスタ(SIOO)に送信データを書き込むことで行います。

CSIMOレジスタのCRXE0ビットが"1"の状態で,再び"1"を書き込んでも送受信動作は起動されません。

(2)シリアル・クロックに同期してデータを送信する

(a)シリアル・クロックとして内部クロックを選択した場合

送受信が起動されると、シリアル・クロックをSCK端子から出力し、同時にシリアル・クロックの立ち下がりに同期してSIOOからデータをSO端子へ順次出力します。また、シリアル・クロックの立ち上がりに同期してSI端子のデータをSIOOへ順次取り込みます。

(b)シリアル・クロックとして外部クロックを選択した場合

送受信が起動されると,送受信起動後にSCK端子へ入力されたシリアル・クロックの立ち下がりに同期してSIOOからSO端子へデータが順次出力します。シリアル・クロックの立ち上がりに同期してSI端子のデータをSIOOへ順次取り込みます。送受信が起動されていないときに,シリアル・クロックをSCK端子へ入力してもシフト動作は行わず,SO端子の出力レベルは変化しません。






図8-8 3線式シリアルI/Oモードのタイミング(送受信)

8.3.8 システム構成例

シリアル・クロック(SCK)と、シリアル入力(SI)、シリアル出力(SO)の3本の信号線によって、8ビット長のデータ転送を行います。従来のクロック同期式シリアル・インタフェースを内蔵する周辺I/Oや表示コントローラなどを接続する場合に有効です。

複数のデバイスと接続する場合は、ハンドシェーク用のラインが必要です。

通信先頭ビットがMSBまたはLSBに選択できるので,さまざまなデバイスと通信することができます。

図8-9 CSIのシステム構成例

マスタCPU スレープCPU

SCK
SO
SI
Port (Interrupt)
Port
ハンドシェーク・ライン

スレープCPU

Interrupt (Port)

(3線式シリアルI/O) **→** 3線式シリアルI/O)



8.4 ボー・レート・ジェネレータ (BRG)

8.4.1 構成と機能

シリアル・インタフェースでは,シリアル・クロックを,ボー・レート・ジェネレータ出力または 系(システム・クロック)から選択したものをボー・レートとして用いることができます。

シリアル・クロック・ソースは, UARTの場合はASIM00レジスタのSCLS0ビット, CSIの場合はCSIM0レジスタのCLS00,CLS01ビットで指定します。

ボー・レート・ジェネレータ出力を指定した場合は,クロック・ソースとしてボー・レート・ジェネレータが選択されます。

1 チャネル当たりの送受信のシリアル・クロックは 1 つで共用されるため,送受信のボー・レートは同一となります。




図8-10 ブロック構成図



(1)専用ボー・レート・ジェネレータ (BRG)

専用ボー・レート・ジェネレータBRGは、おのおの、送受信のシフト・クロックを発生する専用の 8 ビット・タイマ(TMBRG0)+ コンペア・レジスタ(BRG0) とプリスケーラから構成されます。

(a) 入力クロック

BRGへは,システム・クロック が入力されます。

(b) BRGへの設定値

(i) UART

UARTにて専用ボー・レート・ジェネレータを指定した場合, × 16のサンプリング・レートを使用しているので,実際のボー・レートは次式で表されます。

ボー・レート=
$$\frac{1}{2 \times m \times 2^n \times 16 \times 2}$$
 [bps]

=システム・クロック周波数 [Hz]

m=タイマ・カウント値 (1 m 256^注):BRG0で設定 n=プリスケーラ設定値 (n=0,1,2,3,4):BPRM0で設定

注 m=256の設定は,BRGレジスタへの0ライトで行います。

(ii) CSI

CSIにて専用ボー・レート・ジェネレータを指定した場合,実際のボー・レートは次式で表されます。

$$\vec{\pi} - \cdot \vec{\nu} - \vec{r} = \frac{1}{2 \times m \times 2^{n} \times 2} [bps]$$

=システム・クロック周波数 [Hz]

m=9イマ・カウント値(1 m 256 $^{\pm}$):BRG0で設定 $n=\mathcal{I}$ リスケーラ設定値(n=0,1,2,3,4):BPRM0で設定

注 m=256の設定は,BRGレジスタへの0ライトで行います。

代表的クロックを使用したときのボー・レート・ジェネレータの設定値を次に示します。



表 8 - 2 BRG設定データ

ボー・レ	[bps]		= 33 MH	Hz	= 25 MHz = 16 MHz			Нz	=	= 12.5 M	Hz		
UART	CSI	BPR	BRG0	誤差	BPR	BRG0	誤差	BPR	BRG0	誤差	BPR	BRG0	誤差
110	1760	-	-	-	4	222	0.02 %	4	142	0.03 %	3	222	0.02 %
150	2400	4	215	0.07 %	4	163	0.15 %	3	208	0.16 %	3	163	0.15 %
300	4800	3	215	0.07 %	3	163	0.15 %	2	208	0.16 %	2	163	0.15 %
600	9600	2	215	0.07 %	2	163	0.15 %	1	208	0.16 %	1	163	0.15 %
1200	19200	1	215	0.07 %	1	163	0.15 %	0	208	0.16 %	0	163	0.15 %
2400	38400	0	215	0.07 %	0	163	0.15 %	0	104	0.16 %	0	81	0.47 %
4800	76800	0	107	0.39 %	0	81	0.47 %	0	52	0.16 %	0	41	0.76 %
9600	153600	0	54	0.54 %	0	41	0.76 %	0	26	0.16 %	0	20	1.73 %
10400	166400	0	50	0.84 %	0	38	1.16 %	0	24	0.16 %	0	19	1.16 %
19200	307200	0	27	0.54 %	0	20	1.73 %	0	13	0.16 %	0	10	1.73 %
38400	614400	0	13	3.29 %	0	10	1.73 %	0	7	6.99 % ^注	0	5	1.73 %
76800	1228800	0	7	4.09 %	0	5	1.73 %	-	-	-	0	3	15.2 % ^注
153600	2457600	0	3	11.9 % ^注	0	2	27.2 % ^注	-	-	-	-	-	-

ボー・レ	[bps]		= 20 MF	Нz	=	= 14.746 MHz = 12.288 MHz			=	= 9.830 MHz			
UART	CSI	BPR	BRG0	誤差	BPR	BRG0	誤差	BPR	BRG0	誤差	BPR	BRG0	誤差
110	1760	4	178	0.25 %	4	131	0.07 %	3	218	0.08 %	3	175	0.26 %
150	2400	4	130	0.16 %	3	192	0.0 %	3	160	0.0 %	3	128	0.0 %
300	4800	3	130	0.16 %	2	192	0.0 %	2	160	0.0 %	2	128	0.0 %
600	9600	2	130	0.16 %	1	192	0.0 %	1	160	0.0 %	1	128	0.0 %
1200	19200	1	130	0.16 %	0	192	0.0 %	0	160	0.0 %	0	128	0.0 %
2400	38400	0	130	0.16 %	0	96	0.0 %	0	80	0.0 %	0	64	0.0 %
4800	76800	0	65	0.16 %	0	48	0.0 %	0	40	0.0 %	0	32	0.0 %
9600	153600	0	33	1.36 %	0	24	0.0 %	0	20	0.0 %	0	16	0.0 %
10400	166400	0	30	0.16 %	0	22	0.7 %	0	18	2.6 %	0	15	1.5 %
19200	307200	0	16	1.73 %	0	12	0.0 %	0	10	0.0 %	0	8	0.0 %
38400	614400	0	8	1.73 %	0	6	0.0 %	0	5	0.0 %	0	4	0.0 %
76800	1228800	0	4	1.73 %	0	3	0.0 %	0	3	16.7 % ^注	0	2	0.0 %
153600	2457600	0	2	1.73 %	0	2	25.0 % ^注	-	-	-	0	1	0.0 %

注 誤差が大きく使用不可



(c)ボー・レート・ジェネレータの誤差について

ボー・レート・ジェネレータの誤差は次のように表されます。

(2)ボー・レート・ジェネレータの誤差許容範囲

許容範囲は,1フレームのビット数に依存します。

16ビットでのボー・レート誤差: \pm 5%, サンプル・タイミング: \pm 4.5%を基本的な許容限度とします。

ただし,実用上の許容限度は,送信側,受信側がともに誤差を含んでいる場合を想定して,ボー・レート誤差: ± 2.3 %です。



8.4.2 ボー・レート・ジェネレータ・レジスタ0 (BRG0)

専用ボー・レート・ジェネレータにおけるタイマ・カウント値を設定する8ビットのコンペア・レジスタです。

8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
BRG0	BRG07	BRG06	BRG05	BRG04	BRG03	BRG02	BRG01	BRG00	アドレス FFFFF084H	リセット時 不定

注意 BRG0レジスタへの書き込み動作により、内部タイマ (TMBRG0)がクリアされます。したがって、送受信動作中にソフトウエアでBRG0レジスタを書き換えないでください。

8.4.3 ボー・レート・ジェネレータ・プリスケーラ・モード・レジスタ 0 (BPRM0)

専用ボー・レート・ジェネレータのタイマ・カウント動作制御とカウント・クロックの選択を行います。 8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
BPRM0	BRCE0	0	0	0	0	BPR02	BPR01	BPR00	アドレス FFFFF086H	リセット時 00H

ビット位置	ビット名				———— 意	味						
7	BRCE0	Ва	ud Rate Ger	nerator Cour	nt Enable							
		BR	BRGのカウント動作を制御します。									
			0 : クリアされたままカウント動作を停止します。									
			1:カウント動作を許可します。									
2 - 0	BPR02-BPR00	Ва	Baud Rate Generator Prescaler									
		TM	TMBRGへ入力するカウント・クロックを指定します。									
			BPR02	BPR01	BPR00	カウント・クロック						
			0	0	0	/2 (n=0)						
			0	0	1	/4 (n = 1)						
			0	1	0	/8 (n = 2)						
			0 1 1 /16 (n = 3)									
			1	×	×	/32 (n = 4)						
			n : プリス	ケーラ設定	<u> </u>	ンステム・クロック						

注意 送受信動作中にカウント・クロックを変更しないでください。



第9章 ポート機能

9.1 特 徵


V851のポートには以下のような特徴があります。

本数 入力専用ポート 1本 入出力ポート 67本 ほかの周辺機能の入出力端子と兼用 ビット単位で入力/出力指定可能 ノイズ除去 エッジ検出



9.2 ポートの基本構成

V851は,ポート0-10の合計68本の入力/出力ポート(うち1本は入力専用ポート)を内蔵しています。V851のポート構成を以下に示します。





(1) 各ポートの機能

V851のポートには以下に示すような種類があります

いずれのポートも8/1ビット単位の操作が可能であり,多様な制御を行うことができます。また,ポートとしての機能のほかに,コントロール・モードとして内蔵ハードウエアの入出力端子としての機能を持っています。

ポート名	ポート機能	コントロール・モード時の機能	備考
ポート 0	8 ビット ^注	リアルタイム・パルス・ユニット(RPU)入出力	1 ビット単位でポート / コント
	入出力ポート	外部割り込み要求入力	ロール・モードに指定可能
ポート1	(1ビット単位で	-	ポート・モードに固定
ポート2	入力/出力を指	外部割り込み要求入力	1 ビット単位でポート / コント
ポート3	定可能)	シリアル・インタフェース(UART, CSI) 入出力	ロール・モードに指定可能
ポート4		メモリ拡張時のアドレス / データ・バス(AD0-AD7)	8 ビット単位でポート / コント
ポート 5		メモリ拡張時のアドレス / データ・バス(AD8-AD15)	ロール・モードに指定可能
ポート6		メモリ拡張時のアドレス・バス(A16-A23)	2 ビット単位でポート / コント
			ロール・モードに指定可能
ポート 9		メモリ拡張時の制御信号出力	5/2/1ビット単位でポート/コ
			ントロール・モードに指定可能
ポート10	4ビット	システム拡張時の制御信号入出力	1 ビット単位でポート / コント
	入出力ポート		ロール・モードに指定可能
	(1ビット単位で		
	入力/出力を指		
	定可能)		

注 ポート2は7ビット入出力ポート。

注意 コントロール・モード時に出力,または入出力端子として動作するポートをコントロール・モードに切り替える場合は,必ず次の手順で設定を行ってください。

コントロール・モードで出力される信号のインアクティブ・レベルを , ポートn (Pn) の該当するビットに設定 (n = 0, 3-6, 9, 10)。

ポートnモード・コントロール・レジスタ (PMCn)により,コントロール・モードに切り替え。

上記 を行わない場合,ポート・モードからコントロール・モードに切り替える際に,ポートn (Pn) の内容が,一瞬出力されることがあります。



(2) 各ポート端子のリセット時の機能とポート/コントロール・モードを設定するレジスタ


ポート名	端子名	リセット時の機能	(()内は入出力)	モードを設定する	
		シングルチップ・モード時	レジスタ		
ポート 0	P00/TO10	P00(入力)	PMC0		
	P01/TO11	P01 (")			
	P02/TCLR1	P02 (")			
	P03/TI1	P03 (")			
	P04/INTP10	P04 (")			
	P05/INTP11	P05 (")			
	P06/INTP12	P06 (")			
	P07/INTP13	P07 (")			
ポート1	P10-P17	P10-P17 (すべて入力)		-	
ポート2	P20/NMI	NMI (入力)		-	
	P21/INTP00	P21 (")		PMC2	
	P22/INTP01	P22 (")			
	P23/INTP02	P23 (")			
	P24/INTP03	P24 (")			
	P25-P27	P25 (")			
ポート3	P30/SO	P30(入力)	PMC3		
	P31/SI	P31 (")			
	P32/SCK	P32 (")			
	P33/TXD	P33 (")			
	P34/RXD	P34 (")			
	P35-P37	P35 (")			
ポート4	P40/AD0-P47/AD7	P40-P47 (すべて入力)	AD0-AD7	MM	
ポート 5	P50/AD8-P57/AD15	P50-P57 (すべて入力)	AD8-AD15	MM	
ポート6	P60/A16-P67/A23	P60-P67 (すべて入力)	A16-A23	MM	
ポート 9	P90/LBEN	P90(入力)	LBEN	MM	
	P91/UBEN	P91 (")	ÜBEN		
	P92/R/W	P92 (")	R/W		
	P93/DSTB	P93 (")	DSTB		
	P94/ASTB	P94 (")	ASTB		
	P95/ST0	P95 (")			
	P96/ST1	P96 (")			
	P97	P97 (")	-		
ポート10	P100/HLDAK	P100(入力)	PMC10		
	P101/HLDRQ	P101 (")			
	P102	P102 (")			
	P103	P103 (")			



9.3 各ポートの端子機能

9.3.1 ポート0

ポート0は,1ビット単位で入出力を指定できる8ビット入出力ポートです。



ビット位置	ビット名	意味
7-0	P0n	Port 0
	(n=7-0)	入出力ポート

ポートとしての機能のほかに、コントロール・モードではリアルタイム・パルス・ユニット(RPU)の 入出力および外部割り込み要求入力として動作可能です。


コントロール・モード時の動作

ポート		コントロール・モード	備考				
ポート0	P00	TO10	リアルタイム・パルス・ユニット(RPU)出力				
	P01	TO11					
	P02	TCLR1	リアルタイム・パルス・ユニット (RPU) 入力				
	P03	TI1					
	P04-P07	INTP10-INTP13	外部割り込み入力				




(1)ハードウエア構成

図9-1 P00, P01 (ポート0) のブロック図



備考 n=0, 1

図9-2 P02-P07 (ポート0)のブロック図



備考 n=2-7



(2)入出力モード/コントロール・モードの設定

ポート 0 の入出力モードの設定は , ポート・モード・レジスタ 0 (PM0) で行います。また , コントロール・モードの設定は , ポート・モード・コントロール・レジスタ 0 (PMC0) で行います。

ポート0モード・レジスタ (PM0)

8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
PM0	PM07	PM06	PM05	PM04	PM03	PM02	PM01	PM00	アドレス FFFFF020H	リセット時 FFH

ビット位置	ビット名	意味					
7-0	PM00-PM07	Port Mode					
		P00-P07端子の入力 / 出力のモード指定を行います。					
		0:出力モード(出力バッファ・オン)					
		1:入力モード(出力バッファ・オフ)					



ポート0モード・コントロール・レジスタ(PMC0)

8/1ビット単位でリード / ライト可能です。


7 6 5 4 3 2 1 0
PMC07 PMC06 PMC05 PMC04 PMC03 PMC02 PMC01 PMC00 アドレス リセット時 FFFFF040H 00H

ビット位置	ビット名	意味
7-4	PMC07-PMC04	Port Mode Control
		P0n端子の動作モードを示します。
		0:入出力ポート・モード
		1 : 外部割り込み要求入力(INTP13-INTP10)
3	PMC03	Port Mode Control
		P03端子の動作モードを示します。
		0:入出力ポート・モード
		1 : TI1入力モード
2	PMC02	Port Mode Control
		P02端子の動作モードを示します。
		0:入出力ポート・モード
		1:TCLR1入力モード
1	PMC01	Port Mode Control
		P01端子の動作モードを示します。
		0:入出力ポート・モード
		1:TO11出力モード
0	PMC00	Port Mode Control
		P00端子の動作モードを示します。
		0:入出力ポート・モード
		1:TO10出力モード



9.3.2 ポート1

ポート1は,1ビット単位で入出力を指定できる8ビット入出力ポートです。




ビット位置	ビット名	意味
7-0	P1n	Port 1
	(n=7-0)	入出力ポート

なお,ポート1は兼用端子がなくポート・モードに固定です。

ポート		コントロール・モード	備考
ポート1	P10-P17	-	ポート・モードに固定

(1)ハードウエア構成

図9-3 P10-P17 (ポート1)のブロック図



備考 n=0-7



(2)入出力モードの設定

ポート 1 の入力 / 出力モードの設定は,ポート・モード・レジスタ 1 (PM1)で行います。

ポート1モード・レジスタ (PM1)

8/1ビット単位でリード / ライト可能です。

	7	6	5	4	3	2	1	0		
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	アドレス FFFFF022H	リセット時 FFH

ビット位置	ビット名	意味					
7-0	PM1n	Port Mode					
	(n=7-0)	nm端子の入力/出力モードを指定します。					
		0:出力モード(出力バッファ・オン)					
		1:入力モード(出力バッファ・オフ)					

9.3.3 ポート2

ポート2は,1ビット単位で入出力を指定できる8ビット入出力ポートです。ただし,P20はエッジが入力されると常にNMIとして動作します。

	7	6	5	4	3	2	1	0		
P2	P27	P26	P25	P24	P23	P22	P21	P20	アドレス FFFFF004H	リセット時 不定

ビット位置	ビット名	意味
7-1	P2n	Port 2
	(n=7-1)	入出力ポート
0	P20	NMI入力モードに固定

ポートとしての機能のほかに,コントロール・モードでは外部割り込み要求入力として動作可能です。 なお,P25-P27は兼用端子がなくポート・モードに固定です。

コントロール・モード時の動作

ポ-	-	コントロール・モード	備考
ポート2	P20	NMI	ノンマスカブル割り込み要求入力
	P21-24	INTP00-INTP03	外部割り込み要求入力
	P25-P27	-	ポート・モードに固定



(1)ハードウエア構成

図9-4 P20 (ポート2)のブロック図





図9-5 P21-P24 (ポート2)のブロック図



備考 n=1-4



図9-6 P25 (ポート2)のブロック図





図9-7 P26, P27 (ポート2)のプロック図



備考 n=6,7



(2)入出力モード/コントロール・モードの設定

ポート 2 の入力 / 出力モードの設定は , ポート・モード・レジスタ 2 (PM2) で行います。また , コントロール・モードの設定は , ポート・モード・コントロール・レジスタ 2 (PMC2) で行います。 なお , P20はNMI入力モードに固定です。

ポート2モード・レジスタ (PM2)

8/1ビット単位でリード / ライト可能です。ただし,ビット 0 はハードウエアで" 1 "に固定になっており, " 0 "を書き込んでも無視されます。

	7	6	5	4	3	2	1	0		
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	1	アドレス FFFFF024H	リセット時 FFH

ビット位置	ビット名	意味
7-1	PM2n	Port Mode
	(n=7-1)	P2n端子の入力/出力モードを指定します。
		0:出力モード(出力バッファ・オン)
		1:入力モード(出力バッファ・オフ)



ポート2モード・コントロール・レジスタ (PMC2)

8/1ビット単位でリード / ライト可能です。ただし , ビット 0 はハードウエアで " 1 "に固定になっており , " 0 "を書き込んでも無視されます。

	7	6	5	4	3	2	1	0		
PMC2	0	0	0	PMC24	PMC23	PMC22	PMC21	1	アドレス FFFFF044H	リセット時 01H

ビット位置	ビット名	意味						
4	PMC24	Port Mode Control						
		P24端子の動作モードを指定します。						
		0 : 入出力ポート・モード						
		1:INTP03入力モード						
3	PMC23	Port Mode Control						
		P23端子の動作モードを指定します。						
		0:入出力ポート・モード						
		1:INTP02入力モード						
2	PMC22	Port Mode Control						
		P22端子の動作モードを指定します。						
		0:入出力ポート・モード						
		1:INTP01入力モード						
1	PMC21	Port Mode Control						
		P21端子の動作モードを指定します。						
		0:入出力ポート・モード						
		1:INTP00入力モード						

9.3.4 ポート3

ポート3は、1ビット単位で入出力を指定できる8ビット入出力ポートです。

	7	6	5	4	3	2	1	0	_	
P3	P37	P36	P35	P34	P33	P32	P31	P30	アドレス FFFFF006H	リセット時 不定

ビット位置	ビット名	意味
7-0	P3n	Port 3
	(n=7-0)	入出力ポート

ポートとしての機能のほかに , コントロール・モードではシリアル・インタフェース (UART, CSI) の入 出力として動作可能です。

なお, P35-P37は兼用端子がなくポート・モードに固定です。




コントロール・モード時の動作

ポ-	- -	コントロール・モード	備考
ポート3	P30	so	シリアル・インタフェース(UART, CSI) 用入出
	P31	SI	カ
	P32	SCK	
	P33	TXD	
	P34	RXD	
	P35-P37	-	ポート・モードに固定

(1)ハードウエア構成

図9-8 P30,P33 (ポート3)のブロック図



備考 n=0, 3



図9-9 P31 (ポート3)のブロック図




図9-10 P32(ポート3)のブロック図






図9-11 P34(ポート3)のブロック図




図9-12 P35 (ポート3)のブロック図







図9-13 P36, P37(ポート3)のプロック図




備考 n=6,7

(2) 入出力モード/コントロール・モードの設定

ポート3の入力 / 出力モードの設定は , ポート・モード・レジスタ3 (PM3) で行います。また , コントロール・モードの設定は , ポート・モード・コントロール・レジスタ3 (PMC3) で行います。

ポート3モード・レジスタ (PM3)

8/1ビット単位でリード/ライト可能です。



ビット位置	ビット名	意味
7-0	PM3n	Port Mode
	(n=7-0)	P3n端子の入力/出力モードを指定します。
		0:出力モード(出力バッファ・オン)
		1:入力モード(出力バッファ・オフ)



ポート3モード・コントロール・レジスタ (PMC3)

8/1ビット単位でリード / ライト可能です。


	7	6	5	4	3	2	1	0		
PMC3	0	0	0	PMC34	PMC33	PMC32	PMC31	PMC30	アドレス FFFFF046H	リセット時 00H

ビット位置	ビット名	意味
4	PMC34	Port Mode Control
		P34端子の動作モードを指定します。
		0:入出力ポート・モード
		1:RXD入力モード
3	PMC33	Port Mode Control
		P33端子の動作モードを指定します。
		0:入出力ポート・モード
		1 : TXD出力モード
2	PMC32	Port Mode Control
		P32端子の動作モードを指定します。
		0:入出力ポート・モード
		1: SCK入出力モード
1	PMC31	Port Mode Control
		P31端子の動作モードを指定します。
		0:入出力ポート・モード
		1 : SI入力モード
0	PMC30	Port Mode Control
		P30端子の動作モードを指定します。
		0:入出力ポート・モード
		1 : SO出力モード



9.3.5 ポート4

ポート4は、1ビット単位で入出力を指定できる8ビット入出力ポートです。



ビット位置	ビット名	意味
7-0	P4n	Port 4
	(n=7-0)	入出力ポート


ポートとしての機能のほかに,コントロール・モード(外部拡張モード)ではメモリを外部に拡張する場合のアドレス/データ・バスとして動作可能です。

コントロール・モード時の動作

ポ-	-	コントロール・モード	備考
ポート4	P40-P47	AD0-AD7	メモリ拡張時のアドレス / データ・バス

(1) ハードウエア構成

図9-14 P40-P47 (ポート4)のブロック図



備考 n=0-7



(2)入出力モード/コントロール・モードの設定

ポート4の入力 / 出力モードの設定は , ポート・モード・レジスタ4 (PM4) で行います。また , コントロール・モード (外部拡張モード)の設定は , モード指定端子MODE0, MODE1とメモリ拡張モード・レジスタ (MM: 3.4.6 (1) 参照)で行います。

ポート4モード・レジスタ (PM4)

8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
PM4	PM47	PM46	PM45	PM44	PM43	PM42	PM41	PM40	アドレス FFFFF028H	リセット時 FFH

ビット位置	ビット名	意味
7-0	PM4n	Port Mode
	(n=7-0)	P4n端子の入力/出力モードを指定します。
		0:出力モード(出力バッファ・オン)
		1:入力モード(出力バッファ・オフ)

ポート4の動作モード

MM V	ジスタの	ビット	動作モード								
MM2	MM1	MM0	P40	P40 P41 P42 P43 P44 P45 P46 P47							
0	0	0				ポ-	- ト				
0	1	1									
1	0	0			アド	レスノラ	データ・	バス			
1	0	1				(AD0-	-AD7)				
1	1	0									
1	1	1									
	その他		RFU (予約)								

MODE0, MODE1端子による動作モード切り替えの詳細については, **3.3.2 動作モード指定**を参照してください。

MODE0, MODE1=00 (ROMレス・モード) 時は,システム・リセットにより,MM0-MM2=111,すなわち外部拡張モード状態に初期化されますが,その後,プログラムによりMM0-MM2にデータ設定することで,ポート・モードに変更可能です。この場合,MM0-MM2=000に設定すると,以降の命令フェッチができなくなるので注意が必要です。



9.3.6 ポート5

ポート5は、1ビット単位で入出力を指定できる8ビット入出力ポートです。

	7	6	5	4	3	2	1	0		
P5	P57	P56	P55	P54	P53	P52	P51	P50	アドレス FFFFF00AH	リセット時 不定

ビット位置	ビット名	意味
7-0	P5n	Port 5
	(n=7-0)	入出力ポート


ポートとしての機能のほかに,コントロール・モード(外部拡張モード)ではメモリを外部に拡張する場合のアドレス/データ・バスとして動作可能です。

コントロール・モード時の動作

ポ-	-	コントロール・モード	備考
ポート5	P50-P57	AD8-AD15	メモリ拡張時のアドレス / データ・バス

(1) ハードウエア構成

図9-15 P50-P57 (ポート5)のブロック図



備考 n=0-7



(2)入出力モード/コントロール・モードの設定

ポート 5 の入力 / 出力モードの設定は , ポート・モード・レジスタ 5 (PM5) で行います。また , コントロール・モード (外部拡張モード)の設定は , モード指定端子MODE0, MODE1とメモリ拡張モード・レジスタ (MM: 3.4.6 (1) 参照)で行います。

ポート5モード・レジスタ (PM5)

8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
PM5	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	アドレス FFFFF02AH	リセット時 FFH

ビット位置	ビット名	意味
7-0	PM5n	Port Mode
	(n=7-0)	P5n端子の入力/出力モードを指定します。
		0:出力モード(出力バッファ・オン)
		1:入力モード(出力バッファ・オフ)


ポート5の動作モード

MM V	ジスタの	ビット				動作刊	E-ド			
MM2	MM1	MMO	P50 P51 P52 P53 P54 P55 P56 P57							
0	0	0	ポート							
0	1	1								
1	0	0			アド	レス/ラ	データ・	バス		
1	0	1				(AD8-	AD15)			
1	1	0								
1	1	1								
	その他		RFU (予約)						·	



9.3.7 ポート6

ポート6は、1ビット単位で入出力を指定できる8ビット入出力ポートです。



۲	ごット位置	ビット名	意味
	7-0	P6n	Port 6
		(n=7-0)	入出力ポート


ポートとしての機能のほかに,コントロール・モード(外部拡張モード)ではメモリを外部に拡張する場合のアドレス・バスとして動作可能です。

コントロール・モード時の動作

ポ	-	コントロール・モード	備考
ポート6	P60-P67	A16-A23	メモリ拡張時のアドレス・バス

(1) ハードウエア構成

図9-16 P60-P67 (ポート6)のブロック図



備考 n=0-7



(2)入出力モード/コントロール・モードの設定

ポート 6 の入力 / 出力モードの設定は , ポート・モード・レジスタ 6 (PM6) で行います。また , コントロール・モード (外部拡張モード)の設定は , モード指定端子MODE0, MODE1とメモリ拡張モード・レジスタ (MM: 3.4.6 (1) 参照) で行います。

ポート6モード・レジスタ (PM6)

8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
PM6	PM67	PM66	PM65	PM64	PM63	PM62	PM61	PM60	アドレス FFFFF02CH	リセット時 FFH

ビット位置	ビット名	意味
7-0	PM6n	Port Mode
	(n=7-0)	P6n端子の入力/出力モードを指定します。
		0:出力モード(出力バッファ・オン)
		1:入力モード(出力バッファ・オフ)

ポート6の動作モード

MM V	ジスタの	ビット				動作	E-ド			
MM2	MM1	MM0	P60	P61	P62	P63	P64	P65	P66	P67
0	0	0				ポ-	- ト			
0	1	1								
1	0	0								
1	0	1	A40	A 4 7						
1	1	0	A16	A17	A18	A19	-			
1	1	1					A20	A21	A22	A23
	その他					RFU (予約)			

9.3.8 ポート9

ポート9は,1ビット単位で入出力を指定できる8ビット入出力ポートです。

	7	6	5	4	3	2	1	0		
P9	P97	P96	P95	P94	P93	P92	P91	P90	アドレス FFFFF012H	リセット時 不定

ビット位置	ビット名	意味
7-0	P9n	Port 9
	(n=7-0)	入出力ポート




ポートとしての機能のほかに,コントロール・モード(外部拡張モード)ではメモリを外部に拡張する場合の制御信号出力として動作可能です。

コントロール・モード時の動作

ポ-	- ト	コントロール・モード	備考
ポート9	P90	LBEN	メモリ拡張時の制御信号出力
	P91	UBEN	
	P92	R/W	
	P93	DSTB	
	P94	ASTB	
	P95	ST0	
	P96	ST1	
	P97	-	ポート・モードに固定

(1)ハードウエア構成

図9-17 P90-P97 (ポート9)のブロック図



備考 n=0-7



(2)入出力モード/コントロール・モードの設定

ポート9の入力 / 出力モードの設定は、ポート・モード・レジスタ9 (PM9) で行います。また、コントロール・モード (外部拡張モード)の設定は、モード指定端子MODE0, MODE1とメモリ拡張モード・レジスタ (MM: 3.4.6 (1) 参照)で行います。

ポート9モード・レジスタ (PM9)

8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
РМ9	PM97	PM96	PM95	PM94	PM93	PM92	PM91	PM90	アドレス FFFFF032H	リセット時 FFH

ビット位置	ビット名	意味
7-0	PM9n	Port Mode
	(n=7-0)	P9n端子の入力/出力モードを指定します。
		0:出力モード(出力バッファ・オン)
		1:入力モード(出力バッファ・オフ)

ポート9の動作モード

P90-P94

MM V	MMレジスタのビット			動作モード					
MM2	MM1	MM0	P90	P91	P92	P93	P94		
0	0	0	ポート						
0	1	1	LBEN	UBEN	R/W	DSTB	ASTB		
1	0	0							
1	0	1							
1	1	0							
1	1	1							
	その他			RF	U (予約])			

P95, P96

MM3	動作モード	P95	P96		
0	ポート・モード	ポート			
1	外部拡張モード	ST0	ST1		



9.3.9 ポート10

ポート10は、1ビット単位で入出力を指定できる4ビット入出力ポートです。

	7	6	5	4	3	2	1	0	_	
P10	-	-	-	-	P103	P102	P101	P100	アドレス FFFFF014H	リセット時 不定

ビット位置	ビット名	意味
3-0	P10n	Port 10
	(n=3-0)	入出力ポート

ポート10に8ビット・アクセスした場合の上位4ビットは,ライト時は無視され,リード時は不定データとなります。


ポートとしての機能のほかに,コントロール・モードでは外部バス・マスタ,ASICなどを外部に拡張する場合の制御信号入出力として動作可能です。

コントロール・モード時の動作

ポート		コントロール・モード	備考
ポート10	P100	HLDAK	バス・ホールド制御信号入出力
	P101	HLDRQ	
	P102, P103	-	ポート・モードに固定

(1)ハードウエア構成

図9-18 P100, P103 (ポート10) のプロック図



注 RFUは不定値

備考 n=0,3



図9-19 P101 (ポート10)のブロック図





図9-20 P102 (ポート10)のプロック図





(2)入出力モード/コントロール・モードの設定

ポート10の入力 / 出力モードの設定は , ポート・モード・レジスタ10 (PM10) で行います。また , コントロール・モードの設定は , ポート・モード・コントロール・レジスタ10 (PMC10) で行います。

ポート10モード・レジスタ (PM10)

8/1ビット単位でリード/ライト可能です。

	7	6	5	4	3	2	1	0		
PM10	1	1	1	1	PM103	PM102	PM101	PM100	アドレス FFFFF034H	リセット時 FFH

ビット位置	ビット名	意味
3-0	PM10n	Port Mode
	(n=3-0)	P10n端子の入力/出力モードを指定します。
		0:出力モード(出力バッファ・オン)
		1:入力モード(出力バッファ・オフ)

ポート10モード・コントロール・レジスタ (PMC10)

8/1ビット単位でリード / ライト可能です。

	7	6	5	4	3	2	1	0		
PMC10	0	0	0	0	0	0	PMC101	PMC100	アドレス FFFFF054H	リセット時 00H

ビット位置	ビット名	意味
1	PMC101	Port Mode Control
		P101端子の動作モードを指定します。
		0:入出力ポート・モード
		1:HLDRQ入力モード
0	PMC100	Port Mode Control
		P100端子の動作モードを指定します。
		0:入出力ポート・モード
		1:HLDAK出力モード




9.4 ノイズ除去回路

コントロール・モードにおいて有効エッジ入力で動作する端子には,以下のノイズ除去時間確保のためのタイミング制御回路が付加されています。これらの除去時間未満で変化する信号入力は,内部で受け付けられません。

端子	ノイズ除去時間
P20/NMI ^注	アナログ・ディレイ(60 ns-220 ns)
P02/TCLR1	2-3システム・クロック
P03/TI1	
P04/INTP10	
P05/INTP11	
P06/INTP12	
P07/INTP13	
P21/INTP00	
P22/INTP01	
P23/INTP02	
P24/INTP03	

注 P20/NMI端子はSTOPモードの解除に使用します。 STOPモードではシステム・クロックは停止している ため,クロック制御のタイミング回路を採用しませ ん。

図9-21 ノイズ除去タイミング例





(メ モ)



第10章 リセット機能

RESET端子にロウ・レベルが入力されるとシステム・リセットがかかり,オンチップの各ハードウエアは初期状態にイニシャライズされます。

RESET端子がロウ・レベルからハイ・レベルになると,リセット状態が解除され,CPUはプログラムの実行を開始します。各種レジスタの内容は,プログラムの中で必要に応じてイニシャライズしてください。

10.1 特 徵

リセット端子にアナログ・ディレイ(60 ns-220 ns)によるノイズ除去回路を内蔵

10.2 端子機能

システム・リセット期間中は,ほとんどの端子出力(CLKOUT, RESET, X2, VDD, Vss, CVDD, CVss端子を除く全端子)がハイ・インピーダンスになります。

したがって,たとえば外部にメモリを接続している場合は,ポート4,5,6,9の各端子にプルアップ (またはプルダウン)抵抗を付ける必要があります。ない場合,これらの端子がハイ・インピーダンスになる とメモリを破壊する可能性があります。

同様に,内蔵の周辺I/O機能の信号出力,出力ポートにおいても,影響がないよう,端子の処理を行ってください。

また,リセット期間中でもCLKOUT端子からのクロック出力は行われます。


表10-1にリセット期間中の各端子の動作状態を示します。

表10-1 リセット期間中の各端子の動作状態

端子	動作状態
AD0-AD15	Hi-Z
A16-A23	
LBEN, UBEN	
R/W	
DSTB	
ASTB	
ST0, ST1	
HLDRQ	-
HLDAK	Hi-Z
WAIT	-
CLKOUT	クロック出力



(1)リセット信号の受け付け




リセット受付 リセット解除

注 内部システム・リセット信号は、RESET端子によるリセット解除タイミング後、最小4システム・クロック期間、アクティブ状態を継続します。

(2)パワーオン時のリセット

パワーオン(電源投入)時のリセット動作では、RESET端子のロウ・レベル幅により、電源の立ち上がりからリセット受け付けまで10 ms以上の発振安定時間を確保する必要があります。



10.3 イニシャライズ

各レジスタのリセット後の初期値を表10-2に示します。

各レジスタの内容はプログラム中で必要に応じてイニシャライズしてください。特に次に示すレジスタはシステム設定に関するレジスタなので必要に応じて設定してください。

パワー・セーブ・コントロール・レジスタ(PSC)…X1,X2端子機能,CLKOUT端子動作など データ・ウエイト・コントロール・レジスタ(DWC)…データ・ウエイト数



表10-2 各レジスタのリセット後の初期値 (1/2)

	レジスタ	リセット後の初期値
rO		0 0 0 0 0 0 0 H
r1-r31		不定
PC		0 0 0 0 0 0 0 H
PSW		0 0 0 0 0 0 2 0 H
EIPC		不定
EIPSW		不定
FEPC		不定
FEPSW		不定
ECR		0 0 0 0 0 0 0 H
内蔵RAM		不定
ポート	入出力ラッチ(P0-P6, P9, P10)	不定
	モード・レジス <i>タ</i> (PM0-6, PM9, PM10)	FFH
	モード・コントロール・レジスタ(PMC0, PMC3, PMC10)	00H
	(PMC2)	01H
	メモリ拡張モード・レジス <i>タ</i> (MM)	10H or 17H
クロック・ジェネレータ	システム・ステータス・レジス <i>タ</i> (SYS)	0 0 0 0 0 0 0 × B
リアルタイム・パルス・	タイマ・ユニット・モード・レジス <i>タ</i> (TUM1)	0000H
ユニット	タイマ・コントロール・レジス <i>タ</i> (TMC1, TMC4)	00H
	タイマ出力コントロール・レジスタ1(TOC1)	00H
	タイマ(TM1, TM4)	0000H
	キャプチャ・コンペア・レジス <i>タ</i> (CC10-CC13)	不定
	コンペア・レジスタ4(CM4)	不定
	タイマ・オーバフロー・ステータス・レジスタ(TOVS)	00H
シリアル・インタフェース	アシンクロナス・シリアル・インタフェース・モード・レジスタ00(ASIM00)	80H
	アシンクロナス・シリアル・インタフェース・モード・レジスタ01(ASIM01)	00H
	アシンクロナス・シリアル・インタフェース・ステータス・レジスタ((ASIS0)	00H
	受信バッファ(RXB0, RXB0L)	不定
	送信シフト・レジスタ(TXS0, TXS0L)	不定
	クロック同期式シリアル・インタフェース・モード・レジスタ((CSIMo)	00H
	シリアルI/Oシフト・レジスタ(SIO0)	不定
	ボー・レート・ジェネレータ・レジスタ((BRG0)	不定
	ボー・レート・ジェネレータ・プリスケーラ・モード・レジスタα BPRM0)	00H
割り込み / 例外処理機能	割り込み制御レジス <i>タ</i> (x xICn)	47H
	インサービス・プライオリティ・レジス <i>タ</i> (ISPR)	00H
	外部割り込みモード・レジスタ(INTM0, INTM1, INTM2)	00H



表10-2 各レジスタのリセット後の初期値 (2/2)

	リセット後の初期値	
メモリ管理機能	メモリ管理機能 データ・ウエイト・コントロール・レジスタ (DWC)	
	バス・サイクル・コントロール・レジスタ(BCC)	ААААН
パワー・セーブ制御 コマンド・レジスタ(PRCMD)		不定
	パワー・セーブ・コントロール・レジスタ (PSC)	00H

備考 ×:不定

注意 上記の表における"不定"とは、パワーオン・リセット時の不定、またはRESET 入力とデータ書き込みタイミングが同期したときのデータ破壊による不定を意味し、これ以外のRESET ではデータは直前の状態に保持されます。



第11章 PROMモード

V851のPROM版は,32 Kバイトのワン・タイムPROMを内蔵しています。内蔵ROMへの命令フェッチは,マスクROM版と同様に1クロックでアクセス可能です。

11. 1 PROM**E-**

MODE0, MODE1端子の設定によりPROMモードに遷移します。

使用しない端子は1.5.2 PROMプログラミング・モードの指示に従って処理してください。

V _{PP}	MODE1	MODE0	動作モード
5.0V	1	1	PROMモード (リード・モード)
12.5V	1	1	PROMモード(プログラミング・モード)

Vpp:プログラム電圧

11.2 動作モード

PROMモード時の各動作モードの指定条件を以下に示します。

動作モード 端子		P25/CE	P26/OE	P27/PGM	V _{PP}	V _{DD}	P47/D7-P40/D0
Ϋ́	リード	L	L	Н	+ 5.0 V	+ 5.0 V	データ出力
ド ・ 手	出力ディスエーブル	L	Н	×			Hi-Z ^注
	スタンバイ	Н	×	×			
プ	ページ・データ・ラッチ	Н	L	Н	+ 12.5 V	+ 6.5 V	データ入力
ロ グ	ページ・プログラム	Н	Н	L			Hi-Z
ログラミング	バイト・プログラム	L	Н	L			データ入力
グ	プログラム・ベリファイ	L	L	Н			データ出力
ŧ	プログラム・インヒビット	×	L	L			Hi-Z ^注
۲			Н	Н			

VPP: プログラム電圧 (12.5 V)

× :任意

注 この場合,アドレス入力は無効であり,1/0入力可能です。

(1)リード・モード

CE=L, OE=Lに設定することにより,読み出しモードになります。



(2)出力ディスエーブル・モード

 $\overline{\text{CE}}$ =L, $\overline{\text{OE}}$ =Hにすることにより,データ出力がハイ・インピーダンスになり出力ディスエーブル・モードになります。したがって,データ・バスに複数の μ PD70P3000を接続した場合, $\overline{\text{OE}}$ 端子を制御することで任意の 1 個のデバイスよりデータを読み出すことができます。

(3) スタンパイ・モード

CE=Hにすることによりスタンバイ・モードになります。
このモードでは,OEの状態に関係なくデータ出力がハイ・インピーダンスになります。

(4)ページ・データ・ラッチ・モード

ページ書き込みモードの初期に $\overline{\text{CE}}$ =H, $\overline{\text{OE}}$ =L, $\overline{\text{PGM}}$ =Hにすることにより , ページ・データ・ラッチ・モードになります。

このモードでは,1ページ4バイトのデータが内部のアドレス/データ・ラッチ回路にラッチされます。

(5)ページ書き込みモード

ページ・データ・ラッチ・モードにより 1 ページ 4 バイトのアドレスとデータをラッチ後,CE=H, $\overline{\text{OE}}$ =Hの状態でPGM端子に0.1 msのプログラム・パルス(アクティブ・ロウ)を印加することによりページ書き込みが実行されます。その後, $\overline{\text{CE}}$ =Lにすることにより,プログラム・ベリファイを行えます。

1回のプログラム・パルスでプログラムされない場合にはX回(X 10)の書き込みとベリファイを繰り返し実行します。

(6) バイト書き込みモード

 $\overline{\text{CE}}$ =L, $\overline{\text{OE}}$ =Hの状態でPGM端子に0.1 msのプログラム・パルス(アクティブ・ロウ)を印加することによりバイト書き込みが実行されます。その後, $\overline{\text{OE}}$ =Lにすることにより,プログラム・ベリファイが行えます。

1回のプログラム・パルスでプログラムされない場合にはX回(X=10)の書き込みとベリファイを繰り返し実行します。

(7)プログラム・ベリファイ・モード

 $\overline{\text{CE}}$ =L, $\overline{\text{PGM}}$ =H, $\overline{\text{OE}}$ =Lにすることにより,プログラム・ベリファイ・モードになります。書き込みを行ったのち,正しく書き込まれたかどうかこのモードで確認してください。

(8)プログラム・インヒビット・モード


プログラム・インヒビット・モードは,複数の µ PD70P3000のOE端子,Vpp端子,D0-D7端子がパラレルに接続されている状態でその中の 1 個のデバイスに書き込みを行う場合に使用します。

書き込みを行う場合に,上記ページ書き込みモードあるいはバイト書き込みモードを使用します。このとき,PGM端子をハイ・レベルにしたデバイスには書き込みが行われません。




11.3 PROM**書き込み手順**

ページ・プログラム・モード・フロー・チャート






ページ・プログラム・モード・タイミング






バイト・プログラム・モード・フロー・チャート





パイト・プログラム・モード・タイミング





11.4 PROM**読み出し手順**

PROMの内容を外部データ・バス(D0-D7)に読み出すときの手順は,次のとおりです。

- (1) MODE0=L, MODE1=Lに固定する。未使用端子は 1.5.2 PROMプログラミング・モードの指示に 従って処理する。
- (2) VDD, VPP端子に+5 Vを供給する。
- (3) 読み出すデータのアドレスをAO-A16端子に入力する。
- (4) $y-F\cdot E-F(\overline{CE}=L, \overline{OE}=L)$
- (5)データがD0-D7端子に出力される。

上述の (2)-(5) のタイミングを図11-1に示します。

図11 - 1 PROMの読み出しタイミング

11.5 ワン・タイムPROM製品のスクリーニングについて

ワン・タイムPROM製品(μ PD70P3000GC-7EA)は,その構造上,当社にて完全な試験をして出荷することはできません。必要なデータを書き込んだあと,下記の条件で高温保管後,PROMのベリファイを行うスクリーニングを実施することを推奨します。

保管温度	保管時間
125	24時間



11.6 外部クロック使用時のSTOPモード解除に関する注意事項

外部クロック使用時,外部システムがクロック供給を制御します。したがって,STOPモードを解除 (RESETかNMI入力で解除)する場合,PROM安定時間を確保するために,RESETかNMI信号を入力する 100 μs以上前にクロック供給を再開してください。



付録A レジスタ索引

(1/3)

夕 秒	7 - 11 -	ページ
		151
		153
		154
		57
ボー・レート・ジェネレータ・プリスケーラ・モード・レジスタ 0 	BRG	176
ボー・レート・ジェネレータ・レジスタ 0	BRG	176
キャプチャ / コンペア・レジスタ10	RPU	119
キャプチャ / コンペア・レジスタ11	RPU	119
キャプチャ / コンペア・レジスタ12	RPU	119
キャプチャ / コンペア・レジスタ13	RPU	119
コンペア・レジスタ 4	RPU	120
割り込み制御レジスタ	INTC	85
割り込み制御レジスタ	INTC	85
クロック同期式シリアル・インタフェース・モード・レジスタ 0	CSI	164
データ・ウエイト・コントロール・レジスタ	BCU	55
割り込み要因レジスタ	CPU	30
割り込み時状態退避レジスタ	CPU	30
割り込み時状態退避レジスタ	CPU	30
NMI時状態退避レジスタ	CPU	30
NMI時状態退避レジスタ	CPU	30
外部割り込みモード・レジスタ 0	INTC	75
外部割り込みモード・レジスタ 1	INTC	86
外部割り込みモード・レジスタ 2	INTC	86
インサービス・プライオリティ・レジスタ	INTC	87
メモリ拡張モード・レジスタ	ポート	46
割り込み制御レジスタ	INTC	85
ポートロ	ポート	181
ポート1	ポート	185
ポート2	ポート	186
		190
		196
		198
ポート6	ポート	200
	キャプチャ/コンペア・レジスタ10 キャプチャ/コンペア・レジスタ12 キャプチャ/コンペア・レジスタ12 キャプチャ/コンペア・レジスタ4 割り込み制御レジスタ 割り込み制御レジスタ クロック同期式シリアル・インタフェース・モード・レジスタ 0 データ・ウエイト・コントロール・レジスタ 割り込み要因レジスタ 割り込み時状態退避レジスタ 割り込み時状態退避レジスタ NMI時状態退避レジスタ NMI時状態退避レジスタ 外部割り込みモード・レジスタ 1 外部割り込みモード・レジスタ 2 インサービス・プライオリティ・レジスタ メモリ拡張モード・レジスタ 割り込み制御レジスタ ボート 0 ボート 1 ボート 2 ボート 3 ボート 4 ボート 5	アシンクロナス・シリアル・インタフェース・モード・レジスタ00 UART アシンクロナス・シリアル・インタフェース・モード・レジスタ01 UART アシンクロナス・シリアル・インタフェース・ステータス・レジスタ0 UART バス・サイクル・コントロール・レジスタ BCU ボー・レート・ジェネレータ・プリスケーラ・モード・レジスタ0 BRG ボー・レート・ジェネレータ・レジスタ10 RPU キャブチャ / コンペア・レジスタ11 RPU キャブチャ / コンペア・レジスタ11 RPU コンペア・レジスタ12 RPU コンペア・レジスタ4 RPU 副り込み制御レジスタ INTC 例の込み制御レジスタ INTC グロック同期式シリアル・インタフェース・モード・レジスタ0 CSI データ・ウェイト・コントロール・レジスタ BCU 割り込み時状態退避レジスタ CPU 割り込み時状態退避レジスタ CPU 別り込み時状態退避レジスタ CPU NMI時状態退避レジスタ CPU NMI時状態退避レジスタ CPU 外部割り込みモード・レジスタ1 INTC 外部割り込みモード・レジスタ1 INTC 外部割り込みモード・レジスタ1 INTC インサービス・ブライオリティ・レジスタ ボート 割り込み制御レジスタ ボート ボート0 ボート ボート1 ボート



(2/3)

略号	名 称	ユニット	ページ
P9	ポート9	ポート	201
P10	ポート10	ポート	204
P0IC0	割り込み制御レジスタ	INTC	85
P0IC1	割り込み制御レジスタ	INTC	85
P0IC2	割り込み制御レジスタ	INTC	85
P0IC3	割り込み制御レジスタ	INTC	85
P1IC0	割り込み制御レジスタ	INTC	85
P1IC1	割り込み制御レジスタ	INTC	85
P1IC2	割り込み制御レジスタ	INTC	85
P1IC3	割り込み制御レジスタ	INTC	85
PM0	ポート0モード・レジスタ	ポート	183
PM1	ポート 1 モード・レジスタ	ポート	186
PM2	ポート2モード・レジスタ	ポート	189
PM3	ポート3モード・レジスタ	ポート	194
PM4	ポート 4 モード・レジスタ	ポート	197
PM5	ポート5モード・レジスタ	ポート	199
PM6	ポート6モード・レジスタ	ポート	201
PM9	ポート9モード・レジスタ	ポート	203
PM10	ポート10モード・レジスタ	ポート	206
PMC0	ポート0モード・コントロール・レジスタ	ポート	184
PMC2	ポート 2 モード・コントロール・レジスタ	ポート	190
PMC3	ポート3モード・コントロール・レジスタ	ポート	195
PMC10	ポート10モード・コントロール・レジスタ	ポート	206
PRCMD	コマンド・レジスタ	CG	104
PSC	パワー・セーブ・コントロール・レジスタ	CG	102
PSW	プログラム・ステータス・ワード	CPU	30, 31, 75, 87, 90
RXB0	受信バッファ 0	UART	155
RXB0L	受信バッファ0L	UART	155
SEIC0	割り込み制御レジスタ	INTC	85
SIO0	シリアルI/Oシフト・レジスタ 0	CSI	165
SRIC0	割り込み制御レジスタ	INTC	85
STIC0	割り込み制御レジスタ	INTC	85
SYS	システム・ステータス・レジスタ	CG	99, 104
TM1	タイマ 1	RPU	118
TM4	タイマ 4	RPU	120
TMC1	タイマ・コントロール・レジスタ 1	RPU	123
TMC4	タイマ・コントロール・レジスタ 4	RPU	124



(3/3)

略	号	名 称	ユニット	ページ
TOC1		タイマ出力コントロール・レジスタ 1	RPU	125
TOVS		タイマ・オーバフロー・ステータス・レジスタ	RPU	126
TUM1		タイマ・ユニット・モード・レジスタ 1	RPU	121
TXS0		送信シフト・レジスタ 0	UART	156
TXS0L		送信シフト・レジスタ0L	UART	156



(メ モ)



付録B 命令セット一覧

凡 例

(1)オペランド記述に使われる略号

略号	説明	
reg1	汎用レジスタ(r0-r31):ソース・レジスタとして使用する。	
reg2	汎用レジスタ(r0-r31): おもにデスティネーション・レジスタとして使用する。	
imm ×	×ビット・イミーディエト	
disp x	×ビット・ディスプレースメント	
regID	システム・レジスタ番号	
bit#3	ごット・ナンバ指定用 3 ビット・データ	
ер	エレメント・ポインタ (r30)	
cccc	条件コードを示す4ビット・データ	
vector	トラップ・ベクタ(00H-1FH)を指定する 5 ビット・データ	

(2)コードに使われる略号

略号	説明
R	reg1またはregIDを指定するコードの1ビット分データ
r	reg2を指定するコードの 1 ビット分データ
d	ディスプレースメントの 1 ビット分データ
i	イミーディエトの1ビット分データ
cccc	条件コードを示す4ビット・データ
bbb	ビット・ナンバ指定 3 ビット・データ

(3) オペレーションに使われる略号 (1/2)

略号	説 明
	代入
GR []	汎用レジスタ
SR []	システム・レジスタ
zero-extend (n)	nをワード長までゼロ拡張する。
sign-extend (n)	nをワード長まで符号拡張する。
load-memory (a,b)	アドレスaから , サイズbのデータを読み出す。
store-memory (a,b,c)	アドレスaにデータbをサイズcで書き込む。
load-memory-bit (a,b)	アドレスaのビットbを読み出す。
store-memory-bit (a,b,c)	アドレスaのビットbにcを書き込む。
saturated (n)	nの飽和処理を行う(nは2の補数)。
	nが計算の結果,
	n 7FFFFFFHとなった場合,7FFFFFFHとする。
	n 80000000Hとなった場合,8000000Hとする。
result	結果をフラグに反映する。
Byte	バイト(8ビット)



(3)オペレーションに使われる略号(2/2)

略号	説明
Halfword	ハーフワード(16ビット)
Word	ワード (32ビット)
+	加算
-	減算
П	ビット連結
×	乗算
÷	除算
AND	論理積
OR	論理和
XOR	排他的論理和
NOT	論理否定
logically shift left by	論理左シフト
logically shift right by	論理右シフト
arithmetically shift right by	算術右シフト

(4)実行クロックに使われる略号

略号	説 明
i : issue	命令実行直後にほかの命令を実行する場合
r : repeat	命令実行直後に同一命令を実行する場合
I : latency	命令実行結果を直後の命令で引用する場合

(5)フラグの動作に使われる略号

識別子	説明
(ブランク)	変化なし
0	0 にクリア
×	結果に従ってセットまたはクリアされる。
R	以前に退避した値がリストアされる。



条件コード

条件名	条件コード	友 / -	÷X 00
(cond)	(cccc)	条件式	説明
V	0 0 0 0	OV=1	Overflow
NV	1 0 0 0	OV=0	No overflow
C/L	0 0 0 1	CY=1	Carry
			Lower (Less than)
NC/NL	1 0 0 1	CY=0	No carry
			No lower (Greater than or equal)
Z/E	0 0 1 0	Z=1	Zero
			Equal
NZ/NE	1 0 1 0	Z=0	Not zero
			Not equal
NH	0 0 1 1	(CY OR Z) =1	Not higher (Less than or equal)
Н	1 0 1 1	(CY OR Z) =0	Higher (Greater than)
N	0 1 0 0	S=1	Negative
Р	1 1 0 0	S=0	Positive
Т	0 1 0 1	-	Always (無条件)
SA	1 1 0 1	SAT=1	Saturated
LT	0 1 1 0	(S XOR OV) =1	Less than signed
GE	1 1 1 0	(S XOR OV) =0	Greater than or equal signed
LE	0 1 1 1	((SXOR OV) OR Z) =1	Less than or equal signed
GT	1111	((SXOROV) ORZ) =0	Greater than signed



インストラクション・セット (アルファベット順) (1/4)

	± .0 = > . 10		オペレーション		実行クロック			フラグ				
ニモニック	オペランド	コード			i	r	ı	CY	OV	S	Z	SAT
ADD	reg1,reg2 rrrrr0011110RRRRR GR [reg2] GR [reg2] + GR [reg1] imm5,reg2 rrrrr010010iiiii GR [reg2] GR [reg2] + sign-extend (imm5)			1	1	1	×	×	×	×		
			(imm5)	1	1	1	×	×	×	×		
ADDI	imm16,reg1,reg2	rrrrr110000RRRRR	GR [reg2] GR [reg1] + sign-extend (imm16)		1	1	1	×	×	×	×	
		11111111111111111										
AND	reg1,reg2	rrrrr001010RRRRR	GR [reg2] GR [reg2] AND GR [reg	1]	1	1	1		0	×	×	
ANDI	imm16,reg1,reg2	rrrrr110110RRRRR			1	1	1		0	0	×	
		1111111111111111										
Bcond	disp9	ddddd1011dddcccc	if conditions are satisfied	条件成立時	3	3	3					
		注1	then PC PC + sign-extend (disp9)	条件不成立時	1	1	1					
CLR1	bit#3,disp16 [reg1]	10bbb111110RRRRR	adr GR [reg1] + sign-extend (disp16)	4	4	4				×	
		ddddddddddddd	Zフラグ Not (Load-memory-bit (adr,bit#3))									
			Store-memory-bit (adr,bit#3,0)									
CMP	reg1,reg2	rrrrr001111RRRRR	result GR [reg2] - GR [reg1]		1	1	1	×	×	×	×	
	imm5,reg2	rrrrr010011iiiii	result GR [reg2] - sign-extend (imm5	5)	1	1	1	×	×	×	×	
DI		0000011111100000	PSW.ID 1		1	1	1					
		0000000101100000	(マスカブル割り込みの禁止)									
DIVH	reg1,reg2	rrrrr000010RRRRR	GR[reg2] GR[reg2]÷ GR[reg1 j ^{注 2} (符号付き除算)		36	36	36		×	×	×	
EI		1000011111100000	PSW.ID 0		1	1	1					
		0000000101100000	(マスカブル割り込みの許可)									
HALT		0000011111100000	停止する		1	1	1					
		0000000100100000										
JARL disp22,reg2		rrrrr11110dddddd	GR [reg2] PC + 4		3	3	3					
		ddddddddddddd0	PC PC + sign-extend (disp22)									
		注3										
JMP	[reg1]	00000000011RRRRR	PC GR [reg1]		3	3	3					
JR	disp22	0000011110dddddd	PC PC + sign-extend (disp22)		3	3	3					
		ddddddddddddd0										
		注3										
LD.B	disp16 [reg1] ,reg2	rrrrr111000RRRRR	adr GR [reg1] + sign-extend (disp16))	1	1	2					
		ddddddddddddd	GR [reg2] sign-extend (Load-memor	y(adr,Byte))								
LD.H	disp16 [reg1] ,reg2	reg1],reg2 rrrr111001RRRRR adr GR[reg1]+sign-extend(disp16)		1	1	2						
		ddddddddddddd0	GR [reg2] sign-extend (Lo	oad-memory								
		注4	(adr, Halfword)									
LD.W	disp16 [reg1] ,reg2	rrrr111001RRRRR			1	1	2					
		ddddddddddddd1	adr GR [reg1] + sign-extend (disp16))								
		注4	GR [reg2] Load-memory (adr,Word)									

- 注1. dddddddd はdisp9の上位8ビットです。
 - 2.下位ハーフワード・データのみ有効
 - 3. dddddddddddddddddddddddisp22の上位21ビットです。
 - **4**. dddddddddddddddddltdisp16の上位15ビットです。



インストラクション・セット (アルファベット順) (2/4)

	İ				1							
ニモニック	オペランド	オペランド コード オペレーション		/	実行	フロ	ック		_ :	フラク	7	
					i	r	I	CY	OV	S	Z	SAT
LDSR	reg2,regID	rrrrr111111RRRRR	SR [regID] GR [reg2]	regID=EIPC,FEPC	1	1	3					
		000000000100000		regID=EIPSW,FEPSW			1					
		注1		regID=PSW			1	×	×	×	×	×
MOV	reg1,reg2	rrrrr000000RRRRR	GR [reg2] GR [reg1]		1	1	1					
	imm5,reg2	rrrrr010000iiiii	GR [reg2] sign-extend (imm5)		1	1	1					
MOVEA	imm16,reg1,reg2	rrrrr110001RRRRR	GR [reg2] GR [reg1] + sign-ex	tend (imm16)	1	1	1					
		iiiiiiiiiiiiiiii										
MOVHI	imm16,reg1,reg2	rrrrr110010RRRRR	GR [reg2] GR [reg1] + (imm1	16 0 ¹⁶)	1	1	1					
		iiiiiiiiiiiiiiii										
MULH	reg1,reg2	rrrrr000111RRRRR	GR [reg2] GR [reg2] ^{注2} ×GR	[reg1] ^{注2}	1	1	2					
				(符号付き乗算)								
	imm5,reg2	rrrrr010111iiii	GR [reg2] GR [reg2] ^{注2} ×sign	n-extend (imm5)	1	1	2					
			(符号付き乗算)									
MULHI	imm16,reg1,reg2	rrrr110111RRRRR	GR [reg2] GR [reg1] ^{注2} ×imm	116	1	1	2					
		11111111111111111		(符号付き乗算)								
NOP		0000000000000000	何もせず最低 1 クロック費やします			1	1					
NOT	reg1,reg2	rrrrr000001RRRRR	GR [reg2] NOT (GR [reg1])			1	1		0	×	×	
NOT1 bit#3,disp16 [reg1] 01bbb111110RRRRR adr GR [adr GR [reg1] + sign-extend (dis	sp16)	4	4	4				×		
		ddddddddddddd	Zフラグ Not (Load-memory-bit (a	adr,bit#3))								
			Store-memory-bit (adr,bit#3,Zフラグ)									
OR	reg1,reg2	rrrrr001000RRRRR	GR [reg2] GR [reg2] OR GR [reg1]	1	1	1		0	×	×	
ORI	imm16,reg1,reg2	rrrr110100RRRRR	GR [reg2] GR [reg1] OR zero-	extend (imm16)	1	1	1		0	×	×	
		iiiiiiiiiiiiiiii										
RETI		0000011111100000	if PSW.EP=1		4	4	4	R	R	R	R	R
		0000000101000000	then PC EIPC									
			PSW EIPSW									
			else if PSW.NP=1									
			then PC FEPC									
			PSW FEPSW									
			else PC EIPC									
			PSW EIPSW									
SAR	reg1,reg2	rrrrr111111RRRRR	GR [reg2] GR [reg2] arithmetic	cally shift right	1	1	1	×	0	×	×	
		0000000010100000		by GR [reg1]								
	imm5,reg2	rrrrr010101iiiii	GR [reg2] GR [reg2] arithmetic	cally shift right	1	1	1	×	0	×	×	
	1	1	1		1 /				1			1

注1.この命令では, ニモニックの記述の都合上, ソース・レジスタをreg2としていますが, オペコード上はreg1のフィールドを使用しています。したがって, ニモニック記述とオペコードにおいてレジスタ指定の意味付けがほかの命令と異なります。

rrrr=regID指定 RRRR=reg2指定

.

2.下位ハーフワード・データのみ有効



インストラクション・セット (アルファベット順) (3/4)

ニモニック	+ ~ = > . 1*		オペレーション	実行	実行クロック						
_T_97	オペランド	オペランド コード オペレーション				ı	CY	OV	S	Z	SAT
SATADD	reg1,reg2	rrrrr000110RRRRR	GR[reg2] saturated(GR[reg2]+ GR[reg1])		1	1	×	×	×	×	×
	imm5,reg2	rrrrr010001iiiii	GR[reg2] saturated(GR[reg2]+ sign-extend(imm5)) 1		1	1	×	×	×	×	×
SATSUB	reg1,reg2	rrrrr000101RRRRR	GR[reg2] saturated(GR[reg2] - GR[reg1])	1	1	1	×	×	×	×	×
SATSUBI	imm16,reg1,reg2	rrrrr110011RRRRR	GR[reg2] saturated(GR[reg1] - sign-extend(imm16))	1	1	1	×	×	×	×	×
		11111111111111111									
SATSUBR	reg1,reg2	rrrrr000100RRRRR	GR[reg2] saturated(GR[reg1] - GR[reg2]))	1	1	1	×	×	×	×	×
SETF	cccc,reg2	rrrrr11111110cccc	if conditions are satisfied	1	1	1					
		00000000000000000	then GR[reg2] 00000001H								
			else GR[reg2] 00000000H								
SET1	bit#3,disp16 [reg1]	00bbb111110RRRRR	adr GR[reg1]+ sign-extend(disp16)	4	4	4				×	
		dddddddddddddd	Zフラグ Not(Load-memory-bit(adr,bit#3))								
			Store-memory-bit(adr,bit#3,1)								
SHL	reg1,reg2	rrrrr111111RRRRR	GR[reg2] GR[reg2] logically shift left by GR[reg1]	1	1	1	×	0	×	×	
		0000000011000000									
	imm5,reg2	rrrrr010110iiiii	GR[reg2] GR[reg2] logically shift left by	1	1	1	×	0	×	×	
			zero-extend(imm5)								
SHR	reg1,reg2	rrrrr111111RRRRR	GR[reg2] GR[reg2] logically shift right by GR[reg1]	1	1	1	×	0	×	×	
		000000010000000									
	imm5,reg2	rrrrr010100iiiii	GR[reg2] GR[reg2] logically shift right by	1	1	1	×	0	×	×	
			zero-extend(imm5)								
SLD.B	disp7 [ep] ,reg2	rrrrr0110ddddddd	adr ep + zero-extend(disp7)		1	2					
			GR[reg2] sign-extend(Load-memory(adr,Byte))								
SLD.H	disp8 [ep] ,reg2	rrrrr1000ddddddd	adr ep + zero-extend(disp8)	1	1	2					
		注1	GR[reg2] sign-extend(Load-memory(adr, Halfword))								
SLD.W	disp8 [ep] ,reg2	rrrrr1010dddddd0	adr ep + zero-extend(disp8)	1	1	2					
		注2	GR[reg2] Load-memory(adr,Word)								
SST.B	reg2,disp7 [ep]	rrrrr0111ddddddd	adr ep + zero-extend(disp7)	1	1	1					
			Store-memory(adr,GR[reg2]Byte)								
SST.H	reg2,disp8 [ep]	rrrrr1001ddddddd	adr ep + zero-extend(disp8)	1	1	1					
		注1	Store-memory(adr,GR[reg2].Halfword)								
SST.W	reg2,disp8 [ep]	rrrrr1010dddddd1	adr ep + zero-extend(disp8)	1	1	1					
		注2	Store-memory(adr,GR[reg2].Word)								
ST.B	reg2,disp16 [reg1]	rrrrr111010RRRRR	adr GR[reg1]+ sign-extend(disp16)	1	1	1					
		ddddddddddddd	Store-memory(adr,GR[reg2]Byte)								

- 注1. ddddddd はdisp8の上位7ビットです。
 - 2. dddddd はdisp8の上位 6 ビットです。



インストラクション・セット (アルファベット順) (4/4)

ニモニック	オペランド	コード	オペレーション	実行クロック		ック	フラグ			Ť	
	3/\/	3.700		i	r	ı	CY	OV	S	Z	SAT
ST.H	reg2,disp16 [reg1]	rrrrr111011RRRRR	adr GR [reg1] + sign-extend (disp16)		1	1					
		ddddddddddddd0	Store-memory (adr,GR [reg2] ,Halfword)								
		注									
ST.W	reg2,disp16 [reg1]	rrrrr111011RRRRR	adr GR [reg1] + sign-extend (disp16)	1	1	1					
		ddddddddddddd1	Store-memory (adr,GR [reg2] ,Word)								
		注									
STSR	regID,reg2	rrrrr1111111RRRRR	GR [reg2] SR [regID]	1	1	1					
		0000000001000000									
SUB	reg1,reg2	rrrr001101RRRRR	GR [reg2] GR [reg2] - GR [reg1]	1	1	1	×	×	×	×	
SUBR	reg1,reg2	rrrr001100RRRRR	GR [reg2] GR [reg1] - GR [reg2]	1	1	1	×	×	×	×	
TRAP	vector	00000111111iiii	EIPC PC+4(復帰PC)	4	4	4					
		0000000100000000	EIPSW PSW								
			ECR.EICC 割り込みコード								
			PSW.EP 1								
			PSW.ID 1								
			PC 00000040H (vectorが00H-0FHのとき)								
			00000050H (vectorが10H-1FHのとき)								
TST	reg1,reg2	rrrrr001011RRRRR	result GR [reg2] AND GR [reg1]		1	1		0	×	×	
TST1	bit#3,disp16 [reg1]	11bbb111110RRRRR	adr GR [reg1] + sign-extend (disp16)		3	3				×	
		ddddddddddddd	Zフラグ Not (Load-memory-bit (adr,bit#3))								
XOR	reg1,reg2	rrrr001001RRRRR	GR [reg2] GR [reg2] XOR GR [reg1]	1	1	1		0	×	×	
XORI	imm16,reg1,reg2	rrrr110101RRRRR	GR [reg2] GR [reg1] XOR zero-extend (imm16)	1	1	1		0	×	×	
		1111111111111111									

注 dddddddddddddddddisp16の上位15ビットです。



(メ モ)



付録C総合索引

C.1 50音で始まる語句の索引

【あ行】 外部割り込みモード・レジスタ 0 ... 75 外部割り込みモード・レジスタ1 ... 86 アイドル・ステート挿入機能 ... 57 外部割り込みモード・レジスタ 2 ... 86,125 アクセス・クロック数 ... 52 カウント・クロック選択(タイマ1) ... 127 アシンクロナス・シリアル・インタフェース ... カウント動作(タイマ1) ... 127 カウント動作(タイマ4) ... 134 アシンクロナス・シリアル・インタフェース・ス 機能ブロック構成 ... 8 テータス・レジスタ 0 ... 154 基本動作(シリアル・インタフェース機能) ... アシンクロナス・シリアル・インタフェース・ モード・レジスタ00,01 ... 151 キャプチャ/コンペア・レジスタ10-13 ... 119 アセンブラ予約レジスタ ... 29 キャプチャ動作 ... 130 アドレス空間 ... 34,35,47 境界動作条件 ... 67 イニシャライズ ... 210 グローバル・ポインタ ... 29 インサービス・プライオリティ・レジスタ ... クロック・ジェネレータ ... 9 クロック出力インヒビット ... 101,113 87 クロック出力制御 ... 113 インターバル・タイマ ... 137 ウエイト機能 ... 55 クロック同期式シリアル・インタフェース・モー ウエイト挿入例 ... 56 ド・レジスタ0 ... 164 エレメント・ポインタ ... 29 クロック同期式シリアル・インタフェース ... 応答時間 ... 95 162 応用分野 ... 3 クロック発生機能 ... 97 オーダ情報 ... 4 コマンド・レジスタ ... 104 オーバフロー(タイマ1) ... 128 コンペア・レジスタ4 ... 120 オーバフロー(タイマ4) ... 134 コンペア動作(タイマ1) ... 132

コンペア動作(タイマ4) ... 135

【さ行】

【か行】

外部ウエイト機能 ... 56 外部カウント・クロック ... 128 システム・レジスタ・セット ... 30 外部拡張モード ... 45 周期測定 ... 143 外部メモリ領域 ... 42 周辺I/O領域 ... 41



周辺I/Oレジスタ ... 49

出力ディスエーブル・モード ... 214

受信エラー割り込み ... 157

受信完了割り込み ... 157

受信バッファ0,0L ... 155

状態遷移図 ... 101

シリアル・インタフェース ... 10,147

シリアルI/Oシフト・レジスタ 0 ... 165

シングルチップ・モード ... 32

スタック・ポインタ ... 29

スタンバイ・モード ... 214

制御レジスタ ... 102

ゼロ・レジスタ ... 29

送信完了割り込み ... 157

送信シフト・レジスタ0,0L ... 156

ソフトウエアSTOPモード ... 100,109

ソフトウエア例外 ... 88

【た行】

タイマ・オーバフロー・ステータス・レジスタ

... 126

タイマ・コントロール・レジスタ1 ... 123

タイマ・コントロール・レジスタ4 ... 124

タイマ・ユニット・モード・レジスタ1 ...

121

タイマ/カウンタ機能 ... 115

タイマ1 ... 118

タイマ 1 動作 ... 127

タイマ4 ... 120

タイマ4動作 ... 134

タイマ出力コントロール・レジスタ 1 ... 125

タイム・ベース・カウンタ ... 111

ダイレクト・モード ... 98

多重割り込み ... 93

端子機能 ... 11,16

端子状態 ... 15

端子接続図 ... 5

端子の入出力回路 ... 26

注意事項(タイマ/カウンタ機能) ... 145

通常動作モード ... 5,11,16

データ・ウエイト・コントロール・レジスタ ...

55

データ空間 ... 36,47,67

テキスト・ポインタ ... 29

動作モード(CPU機能) ... 32,33

動作モード (PROMモード機能) ... 33

【な行】

内蔵RAM領域 ... 40

内蔵ROM / PROM領域 ... 38

内蔵周辺I/Oインタフェース ... 68

内部カウント・クロック ... 127

内部ブロック図 ... 8

内部ユニット ... 9

入力クロック選択(クロック・ジェネレータ)

... 98

入力クロック選択(タイマ4) ... 134

ノイズ除去回路 ... 207

【は行】

バイト書き込みモード ... 214

バス・コントロール・ユニット ... 9

バス・サイクル・コントロール・レジスタ ...

57

バス・タイミング ... 60

バス・ホールド ... 58,66

バスの優先順位 ... 67

バス制御機能 ... 51

バス制御端子 ... 51

発振安定時間の確保 ... 111

パルス幅測定 ... 138



パワー・セーブ・コントロール・レジスタ ... ポート 3 モード・レジスタ ... 194 ポート4 ... 196 ポート4モード・レジスタ ... 197 パワー・セーブ・モード時の動作 ... 59 パワー・セーブ制御 ... 100 ポート5 ... 198 汎用レジスタ ... 29 ポート5モード・レジスタ ... 199 不正命令コード ... 90 ポート6 ... 200 プログラマブル・ウエイト機能 ... 55 ポート6モード・レジスタ ... 201 プログラム・インヒビット・モード ... 214 ポート9 ... 201 プログラム・カウンタ ... 29 ポート9モード・レジスタ ... 203 プログラム・ステータス・ワード ... 31 プログラム・ベリファイ・モード ... 214 【ま行】 プログラム・レジスタ・セット ... 29 プログラム空間 ... 36,47,67 マスカブル割り込み ... 76,80 ページ書き込みモード ... 214 マスカブル割り込みステータス・フラグ ... 87 ページ・データ・ラッチ・モード ... 214 未使用端子の処理 ... 25 ボー・レート・ジェネレータ・プリスケーラ・ メモリ・ブロック機能 ... 54 メモリ・マップ ... 37,48 モード・レジスタ0 ... 176 メモリ・ライト ... 64 ボー・レート・ジェネレータ・レジスタ 0 ... メモリ・リード ... 60 ボー・レート・ジェレネータ ... 172 メモリ拡張モード・レジスタ ... 46 ポート ... 10,177 ポート0 ... 181 【や行】 ポート0モード・コントロール・レジスタ ... 優先順位制御 ... 93 ポート0モード・レジスタ ... 183 ポート1 ... 185 【ら行】 ポート10 ... 204 ポート10モード・コントロール・レジスタ ... ラップ・アラウンド ... 36,47 リアルタイム・パルス・ユニット ... 8,115 ポート10モード・レジスタ ... 206 リード・モード ... 213 ポート1モード・レジスタ ... 186 リセット機能 ... 209 リンク・ポインタ ... 29 ポート2 ... 186 ポート2モード・コントロール・レジスタ ... 例外処理機能 ... 69 例外テーブル ... 39 ポート2モード・レジスタ ... 189 例外トラップ ... 90 ポート3 ... 190 レジスタのリセット後の初期値 ... 211 ポート3モード・コントロール・レジスタ ... 195



【わ行】

割り込み一覧 ... 70

割り込みが受け付けられないタイミング ... 96

割り込みコントローラ ... 9

割り込み時状態退避レジスタ ... 30

割り込み処理機能 ... 69

割り込みスタック・ポインタ ... 29

割り込み制御レジスタ ... 84

割り込みテーブル ... 39

割り込みと例外の優先順位 ... 93

割り込み要因レジスタ ... 30

割り込み要求 ... 157

ワン・タイムPROM製品のスクリーニングについ

て ... 219



C.2 アルファベットで始まる語句の索引

[A]	CM4 120
	CMIC4 85
A0-A16 24	CMIF4 85
A16-A23 19	CMMK4 85
AD0-AD7 18	CMPR40-CMPR42 85
AD8-AD15 18	CMS10-CMS13 122
ALV10, ALV11 125	CPU 9
ASIM00, ASIM01 151	CPUアドレス空間 34
ASIS0 154	CPUレジスタ・セット 28
ASTB 21	CPU機能 27
	CRXE0 164
[B]	CSI 162
	CSIC0 85
BCC 57	CSIF0 85
BCn1 (n = 0-7) 57	CSIM0 164
BCU 9	CSIのシステム構成例 171
BPRM0 176	CSMK0 85
BPR00-BPR02 176	CSOT0 164
BRCE0 176	CSPR00-CSPR02 85
BRG 8,172	CTXE0 164
BRG0 176	CV _{DD} 23
BRG設定データ 174	CVss 23
	CY 31
[C]	
	[D]
CC10-CC13 119	
CE 24	D0-D7 24
CE1 123	DCLK0, DCLK1 102
CE4 124	DSTB 21
CES10, CES11 122	DWC 55
CESEL 102	DWn0-DWn1 (n = 0-7) 55
CG 9	
CKSEL 22	[E]
CL0 152	
CLKOUT 22	EBS0 153



INTM0 ... 75 ECLR1 ... 121 ECR ... 30 INTM1 ... 86 EICC ... 30 INTM2 ... 86, 125 EIPC ... 30 INTOV1 ... 70 EIPSW ... 30 INTP00-INTP03 ... 17, 70 ENTO10, ENTO11 ... 125 INTP10-INTP13 ... 16 EP ... 31, 90 INTPn/IINTCCn (n = 10-13) ... 70 ES0n0, ES0n1 (n = 0-3) ... 86 INTSER0 ... 70 INTSR0 ... 70 ES1n0, ES1n1 (n = 0-3) ... 86 ESN0 ... 75 INTST0 ... 70 ETI ... 123 ISPR ... 87 ISPR0-ISPR7 ... 87 [F] FE0 ... 154 FECC ... 30 LBEN ... 20 FEPC ... 30 [M]FEPSW ... 30 [H]MM ... 46 MM0-MM3 ... 46 HALTモード ... 100, 105 MOD0 ... 164 HLDAK ... 22 MODE0, MODE1 ... 23 HLDRQ ... 22 [N] [I] NMI ... 17, 70 NMI時状態退避レジスタ ... 30 IC0 ... 23 IC1 ... 24 NP ... 31, 75 ID ... 31, 87 [0] IDLE ... 102 IDLEモード ... 100, 107 OE ... 24 ILGOP ... 70 IMS10-IMS13 ... 122 OST ... 121 INTC ... 9 OV ... 31 INTCM4 ... 70 OVIC1 ... 85 INTCSI0 ... 70 OVE0 ... 154



OVF1, OVF4 126	P30, P33のブロック図 191
OVIF1 85	P30-P37 17, 190
OVMK1 85	P31のブロック図 192
OVPR10-OVPR12 85	P32のブロック図 192
	P34のブロック図 193
[P]	P35のブロック図 193
	P36, P37のブロック図 194
P0 181	P4 196
P00, P01のプロック図 182	P40-P47 18, 196
P00-P07 16, 181	P40-P47のブロック図 196
P02-P07のブロック図 182	P5 198
POICO-POIC3 85	P50-P57 18, 198
P0IF0-P0IF3 85	P50-P57のブロック図 198
P0MK0-P0MK3 85	P6 200
P0PR00-P0PR02 85	P60-P67 19, 200
P0PR10-P0PR12 85	P60-P67のブロック図 200
P0PR20-P0PR22 85	P9 201
P0PR30-P0PR32 85	P90-P97 19, 201
P1 185	P90-P97のブロック図 202
P10 204	PC 29
P10-P17 16, 185	PE0 154
P10-P17のブロック図 185	PGM 24
P100, P103のブロック図 204	PLLモード 98
P100-P103 21, 204	PLLロックアップ 99
P101のブロック図 205	PM0 183
P102のブロック図 205	PM00-PM07 183
P1IC0-P1IC3 85	PM1 186
P1IF0-P1IF3 85	PM10(レジスタ) 206
P1MK0-P1MK3 85	PM10-PM17 (ビット) 186
P1PRn0-P1PRn2 (n = 0-3) 85	PM100-PM103 206
P2 186	PM2 189
P20-P27 16, 186	PM21-PM27 189
P20のブロック図 187	PM3 194
P21-P24のブロック図 187	PM30-PM37 194
	1 11.00 1 11.01
P25のブロック図 188	PM4 197
P25のブロック図 188 P26, P27のブロック図 188	



PM50-PM57 ... 199 RESET ... 70 RESET ... 23 PM6 ... 201 PM60-PM67 ... 201 RETI命令の動作 ... 74, 79, 89, 92 PM9 ... 203 ROM ... 9 PM90-PM97 ... 203 ROMレス・モード ... 32 PMC0 ... 184 RPU ... 9, 115 PMC00-PMC07 ... 184 RXB0, RXB0L ... 155 PMC10 ... 206 RXB00-RXB07 ... 155 RXD ... 18 PMC100, PM101 ... 206 PMC2 ... 190 RXE0 ... 151 PMC21-PMC24 ... 190 RXEB0 ... 155 PMC3 ... 195 [S] PMC30-PMC34 ... 195 PRCMD ... 104 PRERR ... 104 S ... 31 PRM11 ... 123 SAT ... 31 SCK ... 18 PRM40, PRM41 ... 124 PROM ... 9 SCLS0 ... 153 PROMプログラミング・モード ... 7, 14, 24, SEIC0 ... 85 SEIF0 ... 85 32 PROMモード ... 217 SEMK0 ... 85 PROMリード・モード ... 32 SEPR00-SEPR02 ... 85 PROM書き込み手順 ... 215 SI ... 17 PROM読み出し手順 ... 219 SIO ... 10 PRS10, PRS11 ... 123 SIO0 ... 165 PRS40 ... 124 SIO00-SIO07 ... 165 PS01, PS00 ... 152 SL0 ... 153 SO ... 17 PSC ... 102 PSW ... 31, 75, 87, 90 SOT0 ... 154 PWM出力 ... 140 SRIC0 ... 85 SRIF0 ... 85 [R] SRMK0 ... 85 SRPR00-SRPR02 ... 85 R/W ... 20 ST0, ST1 ... 21 r0-r31 ... 29 STIC0 ... 85 RAM ... 9 STIF0 ... 85 STMK0 ... 85 REG0-REG7 ... 104



Vpp ... 24

【T】 Vss ... 24, 25

TBC ... 112 [W]
TBCS ... 102
TCLR1 ... 16 WAIT ... 22

TCLR1入力によるタイマのクリア / スタート ...

TES10, TES11 ... 121

TI1 ... 16 X1, X2 ... 23

TM1 ... 118

TM1キャプチャ動作例 ... 130 【 Z 】 TM1コンペア動作例 ... 133

TM4 ... 120 Z ... 31

TMC1 ... 123

TO10, TO11 ... 16
TOC1 ... 125 100ピン・プラスチックQFP ... 4

TOVS ... 126 3 線式シリアルI/Oモードのタイミング ... 168,

[X]

【その他】

TRAP0n, TRAP1n (n = 0-F) ... 70 169, 171

TUM1 ... 121

[U]

TXS0, TXS0L ... 156
TXS00-TXS07 ... 156

TXD ... 18
TXED0 ... 156

TMC4 ... 124

129

UART ... 148

UNLOCK ... 99

<u>UBEN</u> ... 20



- お問い合わせ先

【技術的なお問い合わせ先】

電 話 FAX NEC半導体テクニカルホットライン

: 044-435-9494 : 044-435-9608 : s-info@saed.tmg.nec.co.jp (電話:午前9:00~12:00,午後1:00~5:00) E-mail

【営業関係お問い合わせ先】

第一販売事業部	第二販売事業部	第三販売事業部
東京 (03)3798-6106,6107,	東 京 (03)3798-6110, 6111,	東京 (03)3798-6151, 6155, 6586,
6108	6112	1622, 1623, 6156
名古屋 (052)222-2375		水 戸 (029)226-1702
, ,	立 川 (042)526-5981, 6167	広島 (082)242-5504
大 阪 (06)6945-3178, 3200,	松 本 (0263)35-1662	高 崎 (027)326-1303
3208, 3212	14 + (0200)00 1002	,
4h 4 (022)267 8740	静 岡 (054)254-4794	鳥 取 (0857)27-5313
仙 台 (022)267-8740	A 35 ()	太 田 (0276)46-4014
郡 山 (024)923-5591	金 沢 (076)232-7303	名古屋 (052)222-2170, 2190
千 葉 (043)238-8116	松 山 (089)945-4149	福 岡 (092)261-2806

【資料の請求先】

上記営業関係お問い合わせ先またはNEC特約店へお申しつけください。

【インターネット電子デバイス・ニュース】

NECエレクトロンデバイスの情報がインターネットでご覧になれます。 URL(アドレス) http://www.ic.nec.co.jp/



アンケート記入のお願い

お手数ですが,このドキュメントに対するご意見をお寄せください。今後のドキュメント作成の 参考にさせていただきます。

[ドキュメント名] <u>V851 ユーザーズ・マ</u>	ニュアル			0) (0) 10 4 14	, the old > >
[お名前など] (さしつかえのない範囲で 御社名(学校名,その他) ご住所 お電話番号 お仕事の内容 お名前		(U10935JJ	3V2UMJ1	(第3版))))
頂 目 全体の構成 説明内容 用語解説 調べやすさ デザイン,字の大きさなど その他() ())	大変良い	良い	普通	悪い	大変悪い
2.わかりやすい所(第 章,第 章,第 理由[3.わかりにくい所(第 章,第 章,第)
理由 4 . ご意見 , ご要望					
5 . このドキュメントをお届けしたのは					

ご協力ありがとうございました。

NEC販売員,特約店販売員,その他(

下記あてにFAXで送信いただくか,最寄りの販売員にコピーをお渡しください。

日本電気 (株) NECエレクトロンデバイス 半導体テクニカルホットライン

FAX: (044) 435-9608

)