

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日  
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

お客様各位

---

## 資料中の「日立製作所」、「日立XX」等名称の株式会社ルネサス テクノロジへの変更について

---

2003年4月1日を以って三菱電機株式会社及び株式会社日立製作所のマイコン、ロジック、アナログ、ディスクリート半導体、及びDRAMを除くメモリ(フラッシュメモリ・SRAM等)を含む半導体事業は株式会社ルネサス テクノロジに承継されました。従いまして、本資料中には「日立製作所」、「株式会社日立製作所」、「日立半導体」、「日立XX」といった表記が残っておりますが、これらの表記は全て「株式会社ルネサス テクノロジ」に変更されておりますのでご理解の程お願い致します。尚、会社商標・ロゴ・コーポレートステートメント以外の内容については一切変更しておりませんので資料としての内容更新ではありません。

ルネサステクノロジ ホームページ (<http://www.renesas.com>)

2003年4月1日  
株式会社ルネサス テクノロジ  
カスタマサポート部

## ご注意

### 安全設計に関するお願い

- 弊社は品質、信頼性の向上に努めていますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

### 本資料ご利用に際しての留意事項

- 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
- 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。
- 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
- 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
- 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

改訂一覧は表紙をクリックして直接ご覧になれます。

改訂一覧は改訂箇所をまとめたものであり、  
詳細については必ず本文の内容をご確認ください。

# H8/300 シリーズ

プログラミングマニュアル  
ルネサスシングルチップマイクロコンピュータ

## ご注意

1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当するものを輸出する場合、または国外に持ち出す場合は日本国政府の許可が必要です。
2. 本書に記載された情報の使用に際して、弊社もしくは第三者の特許権、著作権、商標権、その他の知的所有権等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した事により第三者の知的所有権等の権利に関わる問題が生じた場合、弊社はその責を負いませんので予めご了承ください。
3. 製品及び製品仕様は予告無く変更する場合がありますので、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格または仕様書をお求めになりご確認ください。
4. 弊社は品質・信頼性の向上に努めておりますが、宇宙、航空、原子力、燃焼制御、運輸、交通、各種安全装置、ライフサポート関連の医療機器等のように、特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は、事前に弊社営業担当迄ご相談をお願い致します。
5. 設計に際しては、特に最大定格、動作電源電圧範囲、放熱特性、実装条件及びその他諸条件につきましては、弊社保証範囲内でご使用いただきますようお願い致します。  
保証値を越えてご使用された場合の故障及び事故につきましては、弊社はその責を負いません。  
また保証値内のご使用であっても半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊社製品の動作が原因でご使用機器が人身事故、火災事故、その他の拡大損害を生じないようにフェールセーフ等のシステム上の対策を講じて頂きますようお願い致します。
6. 本製品は耐放射線設計をしておりません。
7. 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。
8. 本書をはじめ弊社半導体についてのお問い合わせ、ご相談は弊社営業担当迄お願い致します。

---

## はじめに

---

H 8／300 シリーズは、日立オリジナルアーキテクチャを採用した H 8／300 CPU をコアとしています。H 8／300 CPU は、8 ビット × 16 本（または 16 ビット × 8 本）の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットおよび、制御機器などの組込み用に最適なビット操作命令を備えています。このため、H 8／300 シリーズの応用プログラムの作成は容易に行うことができます。また、H 8／300 シリーズは、H 8／300 H シリーズのオブジェクトレベルで下位互換であり、容易に H 8／300 H シリーズへ移行できます。ニーモニックは H シリーズ共通です。

本マニュアルは、H 8／300 の命令の詳細について記載しており、H 8／300 シリーズ共通に使用することができます。また、アセンブラーについては、別にまとめた「H 8／300 シリーズクロスアセンブラユーザーズマニュアル」が用意されていますので、あわせてご活用ください。

なお、ハードウェアの詳細については、各製品別のハードウェアマニュアルをご覧ください。



本版で改訂または追加された主な箇所

ページ	見出し	内容
86	P O P	オペランド形式の修正
87	P U S H	オペランド形式の修正
96	S H L L	コンディションコードの修正
101	S U B (W)	コンディションコードの修正
107	命令セット一覧	MOV.W #xx:16, Rdのオペレーションの修正
116	命令実行ステート数	表の修正
119	命令の実行状態（サイクル数）	表の修正
120	命令の実行状態（サイクル数）	表の修正



---

## 目 次

---

---

### 第 1 章 C P U

---

1.1	概要	1
1.1.1	特長	1
1.1.2	データ構成	1
1.1.3	アドレス空間	3
1.1.4	レジスタ構成	4
1.2	各レジスタの説明	5
1.2.1	汎用レジスタ	5
1.2.2	コントロールレジスタ	5
1.2.3	C P U 内部レジスタの初期値	6
1.3	命令	7
1.3.1	命令の分類	7
1.3.2	命令の機能別一覧	8
1.3.3	命令の基本フォーマット	18
1.3.4	アドレッシングモードと実効アドレスの計算方法	24

---

### 第 2 章 各命令の説明

---

2.1	表と記号の説明	30
2.1.1	アセンブラフォーマット	31
2.1.2	オペレーション	32
2.1.3	コンディションコード	33
2.1.4	インストラクションフォーマット	33
2.1.5	レジスタの指定方法	34
2.1.6	ビット操作命令におけるビットデータのアクセス方法	35
2.1.7	実行ステート数とその補正	36
2.2	各命令の説明	36
2.2.1(1)	A D D (B) (ADD binary)	37
2.2.1(2)	A D D (W) (ADD binary)	38
2.2.2	A D D S (ADD with Sign extention)	39
2.2.3	A D D X (ADD with eXtend carry)	40
2.2.4	A N D (AND logical)	41
2.2.5	A N D C (AND Control register)	42
2.2.6	B A N D (Bit AND)	43
2.2.7	B c c (Branch conditionary)	44
2.2.8	B C L R (Bit CLeaR)	46
2.2.9	B I A N D (Bit Invert AND)	47

2.2.10	B I L D (Bit Invert LoaD) .....	48
2.2.11	B I O R (Bit Invert inclusive OR) .....	49
2.2.12	B I S T (Bit Invert STore) .....	50
2.2.13	B I X O R (Bit Invert eXclusive OR) .....	51
2.2.14	B L D (Bit LoaD) .....	52
2.2.15	B N O T (Bit NOT) .....	53
2.2.16	B O R (Bit inclusive OR) .....	54
2.2.17	B S E T (Bit SET) .....	55
2.2.18	B S R (Branch to SubRoutine) .....	56
2.2.19	B S T (Bit STore) .....	57
2.2.20	B T S T (Bit TeST) .....	58
2.2.21	B X O R (Bit eXclusive OR) .....	59
2.2.22(1)	C M P (B) (CoMPare) .....	60
2.2.22(2)	C M P (W) (CoMPare) .....	61
2.2.23	D A A (Decimal Adjust Add) .....	62
2.2.24	D A S (Decimal Adjust Subtract) .....	63
2.2.25	D E C (DECrement) .....	64
2.2.26	D I V X U (DIVide eXtend as Unsigned) .....	65
2.2.27	E E P M O V (MOVE data to EEPROM) .....	67
2.2.28	I N C (INCrement) .....	68
2.2.29	J M P (JuMP) .....	69
2.2.30	J S R (Jump to SubRoutine) .....	70
2.2.31	L D C (LoaD to Control register) .....	71
2.2.32(1)	M O V (B) (MOVE data) .....	72
2.2.32(2)	M O V (W) (MOVE data) .....	73
2.2.32(3)	M O V (B) (MOVE data) .....	74
2.2.32(4)	M O V (W) (MOVE data) .....	75
2.2.32(5)	M O V (B) (MOVE data) .....	76
2.2.32(6)	M O V (W) (MOVE data) .....	77
2.2.33	M O V F P E (MOVE From Peripheral with E clock) .....	78
2.2.34	M O V T P E (MOVE To Peripheral with E clock) .....	79
2.2.35	M U L X U (MULTiply eXtend as Unsigned) .....	80
2.2.36	N E G (NEGate) .....	81
2.2.37	N O P (No OPeration) .....	82
2.2.38	N O T (NOT=logical complement) .....	83
2.2.39	O R (inclusive OR logical) .....	84
2.2.40	O R C (inclusive OR Control register) .....	85
2.2.41	P O P (POP data) .....	86

2.2.42	P U S H (PUSH data) .....	87
2.2.43	R O T L (ROTaTe Left) .....	88
2.2.44	R O T R (ROTaTe Right) .....	89
2.2.45	R O T X L (ROTaTe with eXtend carry Left) .....	90
2.2.46	R O T X R (ROTaTe with eXtend carry Right) .....	91
2.2.47	R T E (ReTurn from Exception) .....	92
2.2.48	R T S (ReTurn from Subroutine) .....	93
2.2.49	S H A L (SHift Arithmetic Left) .....	94
2.2.50	S H A R (SHift Arithmetic Right) .....	95
2.2.51	S H L L (SHift Logical Left) .....	96
2.2.52	S H L R (SHift Logical Right) .....	97
2.2.53	S L E E P (SLEEP) .....	98
2.2.54	S T C (STore from Control register) .....	99
2.2.55(1)	S U B (B) (SUBtract binary) .....	100
2.2.55(2)	S U B (W) (SUBtract binary) .....	101
2.2.56	S U B S (SUBtract with Sign extention) .....	102
2.2.57	S U B X (SUBtract with eXtend carry) .....	103
2.2.58	X O R (eXclusive OR logical) .....	104
2.2.59	X O R C (eXclusive OR Control register) .....	105
2.3	オペレーションコードマップ .....	106
2.4	命令セット一覧表 .....	107
2.5	命令実行ステート数 .....	116

---

### 第3章 処理状態

---

3.1	プログラム実行状態 .....	123
3.2	例外処理状態 .....	123
3.2.1	例外処理の種類と優先度 .....	123
3.2.2	例外処理要因とベクターテーブル .....	123
3.2.3	例外処理の動作 .....	124
3.3	リセット状態 .....	125
3.4	低消費電力状態 .....	125
3.4.1	スリープモード .....	125
3.4.2	ソフトウェアスタンバイモード .....	125
3.4.3	ハードウェアスタンバイモード .....	125

---

### 第4章 基本動作タイミング

---

4.1	内蔵メモリ (R A M、R O M) .....	126
4.2	内蔵周辺モジュール／外部デバイス .....	127
4.3	E クロックインターフェース .....	129

---

## 図目次

---

### 〈第1章〉 C P U

図 1.1	汎用レジスタのデータ構成	2
図 1.2	メモリ上でのデータ構成	3
図 1.3	C P U 内部レジスタ構成	4
図 1.4	スタックの状態	5
図 1.5	データ転送命令の命令フォーマット	18
図 1.6	算術演算命令・論理演算命令・シフト命令の命令フォーマット	19
図 1.7	ビット操作命令の命令フォーマット	20
図 1.8	分岐命令の命令フォーマット	22
図 1.9	システム制御命令の命令フォーマット	23
図 1.10	ブロック転送命令／E E P R O M 書込み専用命令の命令フォーマット	23

### 〈第3章〉 処理状態

図 3.1	処理状態の分類	122
図 3.2	状態遷移図	122
図 3.3	例外処理要因の分類	123
図 3.4	割込み例外処理終了後のスタック状態	124

### 〈第4章〉 基本動作タイミング

図 4.1	内蔵メモリアクセスサイクル	126
図 4.2	内蔵周辺モジュールアクセスサイクル	127
図 4.3 (a)	外部デバイスアクセスタイミング（リード時）	127
図 4.3 (b)	外部デバイスアクセスタイミング（ライト時）	128
図 4.4	拡張モード時 E クロック同期転送命令実行サイクル（最大同期）	130
図 4.5	拡張モード時 E クロック同期転送命令実行サイクル（最小同期）	131

---

## 表目次

---

### 〈第1章〉 C P U

表 1.1 命令の分類	7
表 1.2 命令の機能別一覧	8
表 1.3 アドレッシングモード一覧表	24
表 1.4 実効アドレスの計算方法	27

### 〈第2章〉 各命令の説明

表 2.1 オペレーションコードマップ	106
表 2.2 命令セット一覧	107
表 2.3 実行状態（サイクル）に要するステート数	116
表 2.4 命令の実行状態（サイクル数）	117

### 〈第3章〉 処理状態

表 3.1 例外処理の種類と優先度	123
-------------------	-----



# 1. C P U

## 1.1 概要

H 8 / 300 シリーズの C P U は、日立オリジナルアーキテクチャを採用した H 8 / 300 C P U です。H 8 / 300 C P U は、8 ビット × 16 本（または 16 ビット × 8 本）の汎用レジスタ、ならびに高速動作を指向した簡潔で最適化された命令セットを備えた高速 C P U です。

### 1.1.1 特長

H 8 / 300 C P U には、次の特長があります。

#### ■ 汎用レジスタ方式

8 ビット × 16 本（16 ビット × 8 本としても使用可能）

#### ■ 57 種類の基本命令

- 乗除算命令

- 強力なビット操作命令

#### ■ 8 種類のアドレッシングモード

- レジスタ直接（R n）

- レジスタ間接（@ R n）

- ディスプレースメント付レジスタ間接（@ (d:16, R n)）

- ポストインクリメント／プリデクリメントレジスタ間接（@ R n + / @ - R n）

- 絶対アドレス（@aa:8 / @aa:16）

- イミディエイト（#xx:8 / #xx:16）

- プログラムカウンタ相対（@ (d:8, PC)）

- メモリ間接（@ @aa:8）

#### ■ 64 k バイトのアドレス空間

#### ■ 高速動作

- 頻出命令をすべて 2 ~ 4 ステートで実行

- 最高動作周波数：10MHz

8 / 16 ビットレジスタ間加減算  $0.2 \mu s$

8 × 8 ビット乗算  $1.4 \mu s$

16 ÷ 8 ビット除算  $1.4 \mu s$

#### ■ 低消費電力動作

- S L E E P 命令により低消費電力状態に遷移

### 1.1.2 データ構成

H 8 / 300 C P U は、1 ビット、4 ビット B C D 、8 ビット（バイト）、および 16 ビット（ワード）のデータを扱うことができます。


1ビットデータはビット操作命令で扱われ、オペランドデータ（バイト）の第nビット（n = 0、1、2、……7）という形式でアクセスされます。

バイトデータは、ADD S、SUB S以外の演算命令で扱われます。また、ワードデータは、MOV.W、ADD.W、SUB.W、CMP.W、ADD S、SUB S、MUL X U（8×8ビット）、DIV X U（16÷8ビット）命令で扱われます。

なお、DAAおよびDASの10進補正命令では、バイトデータは2桁の4ビットBCDデータとなります。

#### (1) 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図1.1に示します。



#### 〈記号説明〉

R n H : 汎用レジスタ上位

R n L : 汎用レジスタ下位


MSB : 最上位ビット

LSB : 最下位ビット

図1.1 汎用レジスタのデータ構成

## (2) メモリ上でのデータ構成

メモリ上でのデータ構成を図1.2に示します。H8/300CPUは、メモリ上のワードデータをアクセスすることができます(MOV,W命令)が、偶数番地から始まるワードデータに限定されます。奇数番地から始まるワードデータをアクセスした場合、アドレスの最下位ビットは“0”とみなされ、1番地前から始まるワードデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。



### 〈記号説明〉

CCR: コンディションコードレジスタ

【注】\* リターン時には無視されます。

図1.2 メモリ上でのデータ構成

なお、R7をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズでアクセスしてください。また、CCRは、ワードデータとして上位8ビット、下位8ビットに同じ値が格納され、リターン時には下位8ビットは無視されます。

### 1.1.3 アドレス空間

H8/300CPUがサポートするアドレス空間は、プログラムコードとデータ領域合計で最大64kバイトです。メモリマップは、H8/300シリーズの各LSI、および各LSIの動作モードによって異なります。詳細は、当該LSIのハードウェアマニュアルを参照してください。

### 1.1.4 レジスタ構成

H8/300 CPUの内部レジスタ構成を図1.3に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの2つに分類することができます。

#### 汎用レジスタ (Rn)

7	0	7	0
R0H		R0L	
R1H		R1L	
R2H		R2L	
R3H		R3L	
R4H		R4L	
R5H		R5L	
R6H		R6L	
R7H	(SP)	R7L	

#### コントロールレジスタ (CR)

15	0																	
PC																		
C CR	<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>7</td><td>6</td><td>5</td><td>4</td><td>3</td><td>2</td><td>1</td><td>0</td> </tr> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> </table>	7	6	5	4	3	2	1	0	I	U	H	U	N	Z	V	C	
7	6	5	4	3	2	1	0											
I	U	H	U	N	Z	V	C											

#### (記号説明)

SP : スタックポインタ

PC : プログラムカウンタ

CCR : コンディションコードレジスタ

I : 割込みマスクビット

U : ユーザビット

H : ハーフキャリフラグ

N : ネガティブフラグ

Z : ゼロフラグ

V : オーバフローフラグ

C : キャリフラグ

図1.3 CPU内部レジスタ構成

## 1.2 各レジスタの説明

### 1.2.1 汎用レジスタ

汎用レジスタは、すべて同じ機能をもっており、データレジスタ、アドレスレジスタの区別なく使用できます。

データレジスタとして使用する場合は、8ビットレジスタとして上位（R0H～R7H）と下位（R0L～R7L）を別々に使用することも、また16ビットレジスタ（R0～R7）として使用することもできます。

アドレスレジスタとして使用する場合は、16ビットレジスタ（R0～R7）として使用します。

レジスタR7には、汎用レジスタとしての機能に加えて、スタックポインタ（SP）としての機能が割り当てられており、例外処理やサブルーチンコールなどで暗黙的に使用されます。このとき、SPは常にスタック領域の先頭を指しています。スタックの状態を図1.4に示します。




図1.4 スタックの状態

### 1.2.2 コントロールレジスタ

コントロールレジスタには、16ビットのプログラムカウンタ（PC）と8ビットのコンディションコードレジスタ（CCR）があります。

#### (1) プログラムカウンタ (PC)

16ビットのカウンタで、CPUが次に実行する命令のアドレスを示しています。CPUの命令は、すべて16ビット（ワード）を単位としているため、最下位ビットは無効です（命令コードのリード時には最下位ビットは“0”とみなされます）。

#### (2) コンディションコードレジスタ (CCR)

8ビットのレジスタで、CPUの内部状態を示しています。割込みマスクビット（I）とハーフキャリ（H）、ネガティブ（N）、ゼロ（Z）、オーバフロー（V）、キャリ（C）の各フラグを含む8ビットで構成されています。

#### ビット7：割込みマスクビット（I）

本ビットが“1”にセットされると、割込みがマスクされます。ただし、NMIはIビットに関係なく常に受付けられます。例外処理の実行が開始されたときに“1”にセットされます。

#### ビット6：ユーザビット（U）

ソフトウェア（LDC、STC、ANDC、ORC、XORC命令）でリード／ライトできます。

#### ビット5：ハーフキャリフラグ（H）

ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B命令の実行により、ビット3にキャリまたはボローが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。

DAAおよびDAS命令実行時に、暗黙的に使用されます。

ADD.W、SUB.W、CMP.W命令ではビット11にキャリまたはボローが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。

#### ビット4：ユーザビット（U）

ソフトウェア（LDC、STC、ANDC、ORC、XORC命令）でリード／ライトできます。

#### ビット3：ネガティブフラグ（N）

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

#### ビット2：ゼロフラグ（Z）

データがゼロのとき“1”にセットされ、ゼロ以外のとき“0”にクリアされます。

#### ビット1：オーバフローフラグ（V）

算術演算命令の実行により、オーバフローが生じたとき“1”にセットされます。それ以外のとき“0”にクリアされます。

#### ビット0：キャリフラグ（C）

演算の実行により、キャリが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c) シフト／ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。

各命令ごとのフラグの変化については、2.2.1以降の各命令の説明を参照してください。

CCRは、LDC、STC、ANDC、ORC、XORC命令で操作することができます。また、N、Z、V、Cの各フラグは、条件分岐命令（Bcc）で使用されます。

### 1.2.3 CPU内部レジスタの初期値

リセット例外処理によって、CPU内部レジスタのうち、PCはベクタからロードすることにより初期化され、CCRのIビットは“1”にセットされますが、汎用レジスタおよびCCRの他のビットは初期化されません。レジスタR7(SP)の初期値も不定です。したがって、リセット直後に、R7の初期化を行ってください。

## 1.3 命令

H8/300 CPUの命令には、次の特長があります。

- 汎用レジスターアーキテクチャを採用
- 高速動作を指向した簡潔で最適化された57種類の基本命令
- 命令長は2バイトまたは4バイト
- 高速で実行可能な乗除算命令と強力なビット操作命令を用意
- 8種類のアドレッシングモード

### 1.3.1 命令の分類

H8/300 CPUの命令は合計57種類あり、各命令のもつ機能によって、表1.1に示すように分類されます。各命令についての詳細は2.2.1以降を参照してください。

表1.1 命令の分類

機能	命令	種類
データ転送命令	MOV, MOVFPE, MOVTPE, POP <sup>*1</sup> , PUSH <sup>*1</sup>	3
算術演算命令	ADD, SUB, ADDX, SUBX, INC, DEC, ADDS, SUBS, DAA, DAS, MULXU, DIVXU, CMP, NEG	14
論理演算命令	AND, OR, XOR, NOT	4
シフト命令	SHAL, SHAR, SHLL, SHLR, ROTL, ROTR, ROTXL, ROTXR	8
ビット操作命令	BSET, BCLR, BNNOT, BTST, BAND, BIAND, BOR, BIOR, BXOR, BIXOR, BLD, BILD, BST, BIST	14
分岐命令	BCC <sup>*2</sup> , JMP, BSR, JSR, RTS	5
システム制御命令	RTE, SLEEP, LDC, STC, ANDC, ORC, XORC, NOP	8
ロック転送命令/ EEPROM書き込み専用命令	EEPMOV	1

合計57種類

【注】<sup>\*1</sup> POP Rn, PUSH RnはそれぞれMOV.W @SP+, Rn, MOV.W Rn, @-SPと同一です。

<sup>\*2</sup> BCCは条件分岐命令の総称です。

### 1.3.2 命令の機能別一覧

表 1.2 に命令の機能別一覧を示します。また、下表に表 1.2 で使用される記号の意味を示します。

《オペレーションの記号》

R d	汎用レジスタ（デスティネーション側）	S P	スタックポインタ
		#IMM	イミディエイトデータ
R s	汎用レジスタ（ソース側）	disp	ディスプレースメント
R n	汎用レジスタ	+	加算
(E A d)	デスティネーションオペランド	-	減算
(E A s)	ソースオペランド	×	乗算
CCR	コンディションコードレジスタ	÷	除算
N	CCRのN（ネガティブ）フラグ	∧	論理積
Z	CCRのZ（ゼロ）フラグ	∨	論理和
V	CCRのV（オーバフロー）フラグ	⊕	排他的論理和
		→	転送
C	CCRのC（キャリ）フラグ	~	反転論理（論理的補数）
P C	プログラムカウンタ	:3/:8/:16	3/8/16ビット長

表 1.2 命令の機能別一覧(1)

分類	命 令	サ イ ズ*	機 能
デ オ ダ タ 転 送 命 令	MOV	B / W	(E A s) → R d, R s → (E A d)  汎用レジスタと汎用レジスタまたは汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。  ワードデータはR n、@R n、@(d:16, R n)、@aa:16、#xx:16、@-R n、@R n+の各アドレッシングモードで扱います。@aa:8はバイトデータのみです。  ただし、@-R 7、@R 7+を使用する場合は必ずワードサイズを指定してください。

【注】 \* サイズはオペランドサイズを示します。  
B : バイト  
W : ワード

表 1.2 命令の機能別一覧(2)

分類	命 令	サ イ ズ*	機 能
デ タ 転 送 命 令	M O V F P E	B	(E A s) ——> R d 外部メモリの内容 (@aa:16で指定) をEクロックに同期したタイミングで汎用レジスタに転送します。
	M O V T P E	B	R s ——> (E A d) 汎用レジスタの内容をEクロックに同期したタイミングで外部メモリ (@aa:16で指定) に転送します。
	P O P	W	@S P + ——> R n スタックから汎用レジスタへデータを復帰します。 本命令はM O V . W @S P +, R n と同一です。
	P U S H	W	R n ——> @-S P 汎用レジスタの内容をスタックに退避します。 本命令はM O V . W R n, @-S P と同一です。
算 術 演 算 命 令	A D D S U B	B / W	R d ± R s ——> R d, R d ± #I M M ——> R d 汎用レジスタ間の加減算、または汎用レジスタとイミディエイトデータの加算を行います。汎用レジスタとイミディエイトデータの減算はできません。(S U B X 命令またはA D D 命令を使用してください。) ワードデータは、汎用レジスタ間の加減算のみで扱います。
	A D D X S U B X	B	R d ± R s ± C ——> R d, R d ± #I M M ± C ——> R d 汎用レジスタ間のキャリ付の加減算、または汎用レジスタとイミディエイトデータのキャリ付の加減算を行います。
	I N C D E C	B	R d ± 1 ——> R d 汎用レジスタに1を加減算します。
	A D D S S U B S	W	R d ± 1 ——> R d, R d ± 2 ——> R d 汎用レジスタに1または2を加減算します。
	D A A D A S	B	R d (10進補正) ——> R d 汎用レジスタ上の加減算結果をC C R を参照して4ビットB C D データに補正します。
	M U L X U	B	R d × R s ——> R d 汎用レジスタ間の符号なし乗算を行います。8ビット×8ビット→16ビットの演算が可能です。
	D I V X U	B	R d ÷ R s ——> R d 汎用レジスタ間の符号なし除算を行います。16ビット÷8ビット→商8ビット 余り8ビットの演算が可能です。

【注】 \* サイズはオペランドサイズを示します。

B : バイト

W : ワード

表 1.2 命令の機能別一覧(3)

分類	命 令	サ イ * B / W	機 能
算術演算命令	C M P	B / W	R d - R s, R d - #IMM 汎用レジスタ間の比較、または汎用レジスタとイミディエイトデータの比較を行い、その結果を C C R に反映します。 ワードデータは、汎用レジスタ間の比較のみで扱います。
	N E G	B	0 - R d → R d 汎用レジスタの内容の 2 の補数（算術的補数）をとります。
論理演算命令	A N D	B	R d ∧ R s → R d, R d ∧ #IMM → R d 汎用レジスタ間の論理積、または汎用レジスタとイミディエイトデータの論理積をとります。
	O R	B	R d ∨ R s → R d, R d ∨ #IMM → R d 汎用レジスタ間の論理和、または汎用レジスタとイミディエイトデータの論理和をとります。
	X O R	B	R d ⊕ R s → R d, R d ⊕ #IMM → R d 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータの排他的論理和をとります。
	N O T	B	~R d → R d 汎用レジスタの内容の 1 の補数（論理的補数）をとります。
シフト命令	S H A L	B	R d (シフト処理) → R d
	S H A R		汎用レジスタの内容を算術的にシフトします。
	S H L L	B	R d (シフト処理) → R d
	S H L R		汎用レジスタの内容を論理的にシフトします。
	R O T L	B	R d (ローテート処理) → R d
	R O T R		汎用レジスタの内容をローテートします。
ビット操作命令	R O T X L	B	R d (ローテート処理) → R d
	R O T X R		汎用レジスタの内容をキャリフラグを含めてローテートします。
ビット操作命令	B S E T	B	1 → (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを “1” にセットします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定されます。
	B C L R	B	0 → (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを “0” にクリアします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定されます。

【注】 \* サイズはオペランドサイズを示します。

B : バイト  
W : ワード

表 1.2 命令の機能別一覧(4)

分類	命 令	サ イ ズ*	機 能
ビ ッ ト 操 作 命 令	B N O T	B	$\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ $\longrightarrow (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
	B T S T	B	$\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ $\longrightarrow Z$ 汎用レジスタまたはメモリのオペランドの指定された1ビットをテストし、ゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
	B A N D	B	$C \wedge (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ $\longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。
	B I A N D	B	$C \wedge [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)]$ $\longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。  ビット番号は、3ビットのイミディエイトデータで指定されます。
	B O R	B	$C \vee (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ $\longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。
	B I O R	B	$C \vee [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)]$ $\longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。  ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】 \* サイズはオペラントサイズを示します。  
B : バイト

表 1.2 命令の機能別一覧(5)

分類	命 令	サ イ ズ*	機 能
ビ ツ ト 操 作 命 令	B X O R	B	C $\oplus$ (<ビット番号> of <E A d>) ——> C 汎用レジスタまたはメモリのオペラントの指定された1ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。
	B I X O R	B	C $\oplus$ [~ (<ビット番号> of <E A d>)] ——> C 汎用レジスタまたはメモリのオペラントの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。
			ビット番号は、3ビットのイミディエイトデータで指定されます。
	B L D	B	(<ビット番号> of <E A d>) ——> C 汎用レジスタまたはメモリのオペラントの指定された1ビットをキャリフラグに転送します。
	B I L D	B	~(<ビット番号> of <E A d>) ——> C 汎用レジスタまたはメモリのオペラントの指定された1ビットを反転し、キャリフラグに転送します。
			ビット番号は、3ビットのイミディエイトデータで指定されます。
命 令	B S T	B	C ——> (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペラントの指定された1ビットに、キャリフラグの内容を転送します。
	B I S T	B	~C ——> (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペラントの指定された1ビットに、反転されたキャリフラグの内容を転送します。
			ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】 \* サイズはオペラントサイズを示します。  
B : バイト

表 1.2 命令の機能別一覧(6)

分類	命 令	サ イ ズ*	機 能																																																			
分 岐 命 令	B C C	—	<p>指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を下表に示します。</p> <table border="1"> <thead> <tr> <th>ニーモニック</th> <th>説 明</th> <th>分岐条件</th> </tr> </thead> <tbody> <tr> <td>BRA (BT)</td> <td>Always (True)</td> <td>Always</td> </tr> <tr> <td>BRN (BF)</td> <td>Never (False)</td> <td>Never</td> </tr> <tr> <td>BHI</td> <td>High</td> <td><math>C \vee Z = 0</math></td> </tr> <tr> <td>BLS</td> <td>Low or Same</td> <td><math>C \vee Z = 1</math></td> </tr> <tr> <td>BCC (BHS)</td> <td>Carry Clear (High or Same)</td> <td><math>C = 0</math></td> </tr> <tr> <td>BCS (BLO)</td> <td>Carry Set (Low)</td> <td><math>C = 1</math></td> </tr> <tr> <td>BNE</td> <td>Not Equal</td> <td><math>Z = 0</math></td> </tr> <tr> <td>BEQ</td> <td>Equal</td> <td><math>Z = 1</math></td> </tr> <tr> <td>BVC</td> <td>oVerflow Clear</td> <td><math>V = 0</math></td> </tr> <tr> <td>BVS</td> <td>oVerflow Set</td> <td><math>V = 1</math></td> </tr> <tr> <td>BPL</td> <td>PPlus</td> <td><math>N = 0</math></td> </tr> <tr> <td>BMI</td> <td>Minus</td> <td><math>N = 1</math></td> </tr> <tr> <td>BGE</td> <td>Greater or Equal</td> <td><math>N \oplus V = 0</math></td> </tr> <tr> <td>BLT</td> <td>Less Than</td> <td><math>N \oplus V = 1</math></td> </tr> <tr> <td>BGT</td> <td>Greater Than</td> <td><math>Z \vee (N \oplus V) = 0</math></td> </tr> <tr> <td>BLE</td> <td>Less or Equal</td> <td><math>Z \vee (N \oplus V) = 1</math></td> </tr> </tbody> </table>	ニーモニック	説 明	分岐条件	BRA (BT)	Always (True)	Always	BRN (BF)	Never (False)	Never	BHI	High	$C \vee Z = 0$	BLS	Low or Same	$C \vee Z = 1$	BCC (BHS)	Carry Clear (High or Same)	$C = 0$	BCS (BLO)	Carry Set (Low)	$C = 1$	BNE	Not Equal	$Z = 0$	BEQ	Equal	$Z = 1$	BVC	oVerflow Clear	$V = 0$	BVS	oVerflow Set	$V = 1$	BPL	PPlus	$N = 0$	BMI	Minus	$N = 1$	BGE	Greater or Equal	$N \oplus V = 0$	BLT	Less Than	$N \oplus V = 1$	BGT	Greater Than	$Z \vee (N \oplus V) = 0$	BLE	Less or Equal	$Z \vee (N \oplus V) = 1$
ニーモニック	説 明	分岐条件																																																				
BRA (BT)	Always (True)	Always																																																				
BRN (BF)	Never (False)	Never																																																				
BHI	High	$C \vee Z = 0$																																																				
BLS	Low or Same	$C \vee Z = 1$																																																				
BCC (BHS)	Carry Clear (High or Same)	$C = 0$																																																				
BCS (BLO)	Carry Set (Low)	$C = 1$																																																				
BNE	Not Equal	$Z = 0$																																																				
BEQ	Equal	$Z = 1$																																																				
BVC	oVerflow Clear	$V = 0$																																																				
BVS	oVerflow Set	$V = 1$																																																				
BPL	PPlus	$N = 0$																																																				
BMI	Minus	$N = 1$																																																				
BGE	Greater or Equal	$N \oplus V = 0$																																																				
BLT	Less Than	$N \oplus V = 1$																																																				
BGT	Greater Than	$Z \vee (N \oplus V) = 0$																																																				
BLE	Less or Equal	$Z \vee (N \oplus V) = 1$																																																				
J M P	—	指定されたアドレスへ無条件に分岐します。																																																				
B S R	—	指定されたアドレスへサブルーチン分岐します。																																																				
J S R	—	指定されたアドレスへサブルーチン分岐します。																																																				
R T S	—	サブルーチンから復帰します。																																																				
シ ス テ ム 制 御 命 令	R T E	—	例外処理ルーチンから復帰します。																																																			
	S L E E P	—	低消費電力状態に遷移します。																																																			
	L D C	B	$R_s \longrightarrow CCR, \#IMM \longrightarrow CCR$ 汎用レジスタの内容、またはイミディエイトデータをCCRに転送します。																																																			
	S T C	B	$CCR \longrightarrow R_d$ CCRの内容を汎用レジスタに転送します。																																																			
	A N D C	B	$CCR \wedge \#IMM \longrightarrow CCR$ CCRとイミディエイトデータの論理積をとります。																																																			
	O R C	B	$CCR \vee \#IMM \longrightarrow CCR$ CCRとイミディエイトデータの論理和をとります。																																																			
	X O R C	B	$CCR \oplus \#IMM \longrightarrow CCR$ CCRとイミディエイトデータの排他的論理和をとります。																																																			

【注】 \* サイズはオペランドサイズを示します。  
 B : バイト

表 1.2 命令の機能別一覧(7)

分類	命 令	サ イ ズ	機 能
シ制 ス御 テ命 ム令	N O P	—	P C + 2 → P C P C のインクリメントだけを行います。
ブ ロ ッ ク 転 送 命 令 ／ E E P R O M 書 込 み 専 用 命 令	E E P M O V	—	<pre> if R 4 L ≠ 0 then     Repeat @ R 5 + → @ R 6 +, R 4 L - 1 → R 4 L     Until R 4 L = 0 else next; </pre> <p>ブロック転送命令です。R 5 で示されるアドレスから始まり、R 4 L で指定されるバイト数のデータを、R 6 で示されるアドレスから始まるロケーションへ転送します。転送終了後、次の命令を実行します。</p> <p>H 8 / 300 シリーズの大容量 EEPROM を内蔵した L S I では EEPROM 書込み専用命令として機能します。詳細は当該 L S I のハードウェアマニュアルを参照してください。</p>

## 【ビット操作命令使用上の注意】

B S E T、B C L R、B N O T、B S T、B I S T の各命令は、バイト単位でデータをリードし、ビット操作後に再びバイト単位でデータをライトします。

したがって、ライト専用ビットを含むレジスタ、またはポートに対してこれらの命令を使用する場合には注意が必要です。

動作順序		動 作 内 容
1	リード	指定したアドレスのデータ（バイト単位）をリードします。
2	ビット操作	リードしたデータの指定された 1 ビットを操作します。
3	ライト	指定したアドレスに、操作したデータ（バイト単位）をライトします。

(例1) ポート4のDDRにBCLR命令を実行した例を示します。ポート4にはプルアップMOSが内蔵されているものとします。

P4<sub>7</sub>、P4<sub>6</sub>は入力端子に設定され、それぞれ“Lowレベル”、“Highレベル”が入力されているとし、P4<sub>5</sub>～P4<sub>0</sub>は出力端子に設定され、それぞれ“Lowレベル”出力状態とします。

ここで、BCLR命令で、P4<sub>0</sub>を入力ポートにする例を示します。

#### 【A；BCLR命令を実行前】

	P4 <sub>7</sub>	P4 <sub>6</sub>	P4 <sub>5</sub>	P4 <sub>4</sub>	P4 <sub>3</sub>	P4 <sub>2</sub>	P4 <sub>1</sub>	P4 <sub>0</sub>
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
DDR	0	0	1	1	1	1	1	1
DR	1	0	0	0	0	0	0	0
プルアップMOS	ON	OFF						

#### 【B；BCLR命令を実行】

BCLR #0, @P4 DDR

DDRに対してBCLR命令を実行します。

#### 【C；BCLR命令を実行後】

	P4 <sub>7</sub>	P4 <sub>6</sub>	P4 <sub>5</sub>	P4 <sub>4</sub>	P4 <sub>3</sub>	P4 <sub>2</sub>	P4 <sub>1</sub>	P4 <sub>0</sub>
入出力	出力	入力						
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
DDR	1	1	1	1	1	1	1	0
DR	1	0	0	0	0	0	0	0
プルアップMOS	OFF							

#### 【D；BCLR命令の動作説明】

BCLR命令を実行するとCPUは、最初にP4 DDRをリードします。

P4 DDRはライト専用レジスタですので、CPUはH'FFをリードします。

したがってこの例では、DDRはH'3Fですが、CPUがリードしたデータはH'FFとなります。

次に、CPUはリードしたデータのビット0を“0”にクリアして、データをH'FEに変更します。

最後に、このデータ(H'FE)をDDRに書き込んでBCLR命令を終了します。

その結果、P4<sub>0</sub>はDDRが“0”になり、入力ポートになります。

しかし、入力ポートであったビット7、6のDDRが1になって出力ポートに変化してしまいます。

(例2) ポート4にBSET命令を実行した例を示します。

P<sub>4<sub>7</sub></sub>、P<sub>4<sub>6</sub></sub>は入力端子に設定され、それぞれ“Lowレベル”、“Highレベル”が入力されているとし、P<sub>4<sub>5</sub></sub>～P<sub>4<sub>0</sub></sub>は出力端子に設定され、それぞれ“Lowレベル”出力状態とします。

ここで、BSET命令で、P<sub>4<sub>0</sub></sub>に“Highレベル”出力を行う例を示します。

#### 【A；BSET命令を実行前】

	P <sub>4<sub>7</sub></sub>	P <sub>4<sub>6</sub></sub>	P <sub>4<sub>5</sub></sub>	P <sub>4<sub>4</sub></sub>	P <sub>4<sub>3</sub></sub>	P <sub>4<sub>2</sub></sub>	P <sub>4<sub>1</sub></sub>	P <sub>4<sub>0</sub></sub>
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
DDR	0	0	1	1	1	1	1	1
DR	1	0	0	0	0	0	0	0
プルアップMOS	ON	OFF						

#### 【B；BSET命令を実行】

BSET #0, @PORT4

ポート4に対してBSET命令を実行します。

#### 【C；BSET命令を実行後】

	P <sub>4<sub>7</sub></sub>	P <sub>4<sub>6</sub></sub>	P <sub>4<sub>5</sub></sub>	P <sub>4<sub>4</sub></sub>	P <sub>4<sub>3</sub></sub>	P <sub>4<sub>2</sub></sub>	P <sub>4<sub>1</sub></sub>	P <sub>4<sub>0</sub></sub>
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
DDR	0	0	1	1	1	1	1	1
DR	0	1	0	0	0	0	0	1
プルアップMOS	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF

#### 【D；BSET命令の動作説明】

BSET命令を実行するとCPUは、最初にポート4をリードします。

P<sub>4<sub>7</sub></sub>、P<sub>4<sub>6</sub></sub>は入力端子であるので、CPUは端子の状態（“Lowレベル”、“Highレベル”入力）をリードします。

P<sub>4<sub>5</sub></sub>～P<sub>4<sub>0</sub></sub>は出力端子であるので、CPUはDRの値をリードします。

したがってこの例では、DRはH'80ですが、CPUがリードしたデータはH'40となります。

次に、CPUはリードしたデータのビット0を“1”にセットして、データをH'41に変更します。

最後に、この値（H'41）をDRに書き込んでBSET命令を終了します。

その結果、P<sub>4<sub>0</sub></sub>はDRが“1”になり、“Highレベル”出力になります。

しかし、ビット7、6のDRが変化し、内蔵プルアップMOSのON／OFF状態が変化してしまいます。

(例2)についての対策例を以下に示します。

ポート4のDRと同じデータをメモリ上のワークエリアに格納し、ワークエリア上のデータに対しビット操作を行った後、このデータをポート4のDRにライトしてください。

【A ; BSET命令を実行前】

MOV.B #80, R0L
MOV.B R0L, @RAM0
MOV.B R0L, @PORT4

DRに書き込む値(H'80)をあらかじめメモリ上のワークエリア(RAM0)とDRにライトします。

	P4 <sub>7</sub>	P4 <sub>6</sub>	P4 <sub>5</sub>	P4 <sub>4</sub>	P4 <sub>3</sub>	P4 <sub>2</sub>	P4 <sub>1</sub>	P4 <sub>0</sub>
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
DDR	0	0	1	1	1	1	1	1
DR	1	0	0	0	0	0	0	0
プルアップMOS	ON	OFF						
RAM0	1	0	0	0	0	0	0	0

【B ; BSET命令を実行】

BSET #0, @RAM0
----------------

DRのワークエリア(RAM0)に対してBSET命令を実行します。

【C ; BSET命令を実行後】

MOV.B @RAM0, R0L
MOV.B R0L, @PORT4

ワークエリア(RAM0)の値をDRにライトします。


	P4 <sub>7</sub>	P4 <sub>6</sub>	P4 <sub>5</sub>	P4 <sub>4</sub>	P4 <sub>3</sub>	P4 <sub>2</sub>	P4 <sub>1</sub>	P4 <sub>0</sub>
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
DDR	0	0	1	1	1	1	1	1
DR	1	0	0	0	0	0	0	1
プルアップMOS	ON	OFF						
RAM0	1	0	0	0	0	0	0	1

なお、ポートの仕様の詳細については各製品のハードウェアマニュアルを参照して下さい。

### 1.3.3 命令の基本フォーマット

#### (1) データ転送命令の命令フォーマット

データ転送命令の命令フォーマットを図1.5に示します。




#### 〈記号説明〉

- op : オペレーションフィールド
- rm, rn : レジスタフィールド
- disp : ディスプレースメント
- abs : 絶対アドレス
- IMM : イミディエイトデータ

図1.5 データ転送命令の命令フォーマット

(2) 算術演算命令・論理演算命令・シフト命令の命令フォーマット

算術演算命令、論理演算命令、およびシフト命令の命令フォーマットを図1.6に示します。



〈記号説明〉

op : オペレーションフィールド

rm, rn : レジスタフィールド

IMM : イミディエイトデータ

図1.6 算術演算命令・論理演算命令・シフト命令の命令フォーマット

### (3) ビット操作命令のフォーマット

ビット操作命令のフォーマットを図 1.7 に示します。

15	8 7		0
		IMM	rn
op			
BSET, BCLR, BNOT, BTST			
オペランド : レジスタ直接 (Rn)			
ビット番号 : イミディエイト (#xx:3)			
15	8 7		0
		rm	rn
op			
オペランド : レジスタ直接 (Rm)			
ビット番号 : レジスタ直接 (Rm)			
15	8 7		0
		rn	0 0 0 0
op			
オペランド : レジスタ間接 (@Rn)			
ビット番号 : イミディエイト (#xx:3)			
15	8 7		0
		rn	0 0 0 0
op			
オペランド : レジスタ直接 (Rm)			
ビット番号 : レジスタ直接 (Rm)			
15	8 7		0
		abs	
op			
オペランド : 絶対アドレス (@aa:8)			
ビット番号 : イミディエイト (#xx:3)			
15	8 7		0
		abs	
op			
オペランド : 絶対アドレス (@aa:8)			
ビット番号 : レジスタ直接 (Rm)			
15	8 7		0
		IMM	rn
op			
BAND, BOR, BXOR, BLD, BST			
オペランド : レジスタ直接 (Rn)			
ビット番号 : イミディエイト (#xx:3)			
15	8 7		0
		rn	0 0 0 0
op			
オペランド : レジスタ間接 (@Rn)			
ビット番号 : イミディエイト (#xx:3)			
15	8 7		0
		abs	
op			
オペランド : 絶対アドレス (@aa:8)			
ビット番号 : イミディエイト (#xx:3)			

#### 〈記号説明〉

op : オペレーションフィールド

rm, rn : レジスタフィールド

abs : 絶対アドレス

IMM : イミディエイトデータ

図 1.7 ビット操作命令の命令フォーマット(1)

15	8 7		0	BAND, BIOR, BIXOR, BILD, BIST
	op	IMM	Rn	オペランド : レジスタ直接 (Rn) ビット番号 : イミディエイト (#xx:3)
15	8 7		0	
	op	Rn	0 0 0 0	オペランド : レジスタ間接 (@Rn) ビット番号 : イミディエイト (#xx:3)
15	8 7		0	
	op	abs		オペランド : 絶対アドレス (@aa:8)
	op	IMM	0 0 0 0	ビット番号 : イミディエイト (#xx:3)

〈記号説明〉

op : オペレーションフィールド

r<sub>m</sub>、r<sub>n</sub> : レジスタフィールド


abs : 絶対アドレス

IMM : イミディエイトデータ

図 1.7 ビット操作命令の命令フォーマット(2)

#### (4) 分岐命令の命令フォーマット

分岐命令の命令フォーマットを図 1.8 に示します。




#### 〈記号説明〉

- op : オペレーションフィールド
- cc : コンディションフィールド
- rm : レジスタフィールド
- disp : ディスプレースメント
- abs : 絶対アドレス

図 1.8 分岐命令の命令フォーマット

### (5) システム制御命令の命令フォーマット

システム制御命令の命令フォーマットを図 1.9 に示します。



（記号説明）

op : オペレーションフィールド


rn : レジスタフィールド

IMM : イミディエイトデータ

図 1.9 システム制御命令の命令フォーマット

### (6) ブロック転送命令／EEPROM書き込み専用命令の命令フォーマット

ブロック転送命令／EEPROM書き込み専用命令の命令フォーマットを図 1.10 に示します。



（記号説明）

op : オペレーションフィールド

図 1.10 ブロック転送命令／EEPROM書き込み専用命令の命令フォーマット

### 1.3.4 アドレッシングモードと実効アドレスの計算方法

#### (1) アドレッシングモード

H8/300CPUは、表1.3に示すように、8種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では①レジスタ直接および⑥イミディエイト（ADD, B, ADDX, SUBX, CMP, B, AND, OR, XORの各命令）が使用されます。

転送命令では、⑦プログラムカウンタ相対と⑧メモリ間接を除くすべてのアドレッシングモードが使用可能です。

また、ビット操作命令では、オペランドの指定に①レジスタ直接、②レジスタ間接および⑤絶対アドレス（8ビット）が使用可能です。さらに、オペランド中のビット番号を指定するために①レジスタ直接（BSET, BCLR, BN0T, BTSTの各命令）および⑥イミディエイト（3ビット）が独立して使用可能です。

表1.3 アドレッシングモード一覧表

No.	アドレッシングモード	記号
①	レジスタ直接	Rn
②	レジスタ間接	@Rn
③	ディスプレースメント付レジスタ間接	@(d:16, Rn)
④	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接	@Rn+ @-Rn
⑤	絶対アドレス	@aa:8 / @aa:16
⑥	イミディエイト	#xx:8 / #xx:16
⑦	プログラムカウンタ相対	@(d:8, PC)
⑧	メモリ間接	@@aa:8

#### ① レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ（8ビットまたは16ビット）がオペランドとなります。

16ビットレジスタを使用する命令は、MOV.W, ADD.W, SUB.W, CMP.W, ADDS, SUBS, MULXU（8ビット×8ビット）、DIVXU（16ビット÷8ビット）の各命令です。

#### ② レジスタ間接 @Rn

命令コードのレジスタフィールドで指定されるレジスタ（16ビット）の内容をアドレスとしてメモリ上のオペランドを指定します。

#### ③ ディスプレースメント付レジスタ間接 @(d:16, Rn)

命令コードのレジスタフィールドで指定されるレジスタ（16ビット）の内容に、命令コードの第2ワード（第3、第4バイト）の16ビットディスプレースメントを加算した内容をアドレスとして、メモリ上のオペランドを指定します。

本アドレッシングモードは、MOV命令のみで使用されます。特に、MOV.W命令では、加算結果が偶数となるようにしてください。

④ ポストインクリメントレジスタ間接 @Rn+ / プリデクリメントレジスタ間接 @-Rn

- ポストインクリメントレジスタ間接 @Rn+

MOV (Load from) 命令で使用されます。

命令コードのレジスタフィールドで指定されるレジスタ（16ビット）の内容をアドレスとして、メモリ上のオペランドを指定します。その後、レジスタの内容に1または2が加算され、加算結果がレジスタに格納されます。MOV.B命令では1、MOV.W命令では2がそれぞれ加算されます。MOV.W命令では、レジスタの内容が偶数となるようにしてください。

- プリデクリメントレジスタ間接 @-Rn

MOV (Store to) 命令で使用されます。

命令コードのレジスタフィールドで指定されるレジスタ（16ビット）の内容から1または2を減算した内容をアドレスとして、メモリ上のオペランドを指定します。その後、減算結果がレジスタに格納されます。MOV.B命令では1、MOV.W命令では2がそれぞれ減算されます。MOV.W命令では、レジスタの内容が偶数となるようにしてください。

⑤ 絶対アドレス @aa:8 / @aa:16

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。

このとき、絶対アドレスは8ビット (@aa:8) または16ビット (@aa:16) で、8ビット絶対アドレスはMOV.B、ビット操作命令で、16ビット絶対アドレスはMOV.B、MOV.W、JMP、JSRの各命令で使用されます。

8ビット絶対アドレスの場合、上位8ビットはすべて“1”(H'FF)となります。したがって、アクセス範囲は65280～65535 (H'FF00～H'FFFF) 番地です。

⑥ イミディエイト #xx:8 / #xx:16

命令コードの第2バイト (#xx:8) または第3、第4バイト (#xx:16) を直接オペランドとして使用します。#xx:16は、MOV.W命令のみで使用されます。

なお、ADD.SおよびSUB.S命令では、イミディエイトデータ（1または2）が命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが、命令コードの第2または第4バイトに含まれる場合があります。

⑦ プログラムカウンタ相対 @(d:8, PC)

BCC、BSRの各命令で使用されます。PCの内容に、命令コードの第2バイトの8ビットディスプレースメントを加算して、分岐アドレスを生成します。加算に際して、ディスプレースメントは16ビットに符号拡張され、また加算されるPCの内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して-126～+128バイト (-63～+64ワード) です。このとき、加算結果が偶数となるようにしてください。

⑧ メモリ間接 @@aa:8

JMPおよびJSR命令で使用されます。

命令コードの第2バイトに含まれる8ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。この場合、8ビット絶対アドレスの上位8ビットはすべて“0”(H'00)とされますので、分岐アドレスを格納できるのは0～255 (H'0000～H'00FF) 番地です。

ただし、この内の先頭領域は例外処理ベクタ領域と共に通っていますから注意してください。  
詳細は、当該 L S I のハードウェアマニュアルを参照してください。

分岐アドレスまたはMOV,W命令のオペランドアドレスとして奇数アドレスを指定した場合、最下位ビットは0とみなされ、1番地前から始まるワードデータをアクセスします（「1.1.2(2)メモリ上でのデータ構成」を参照してください）。

## (2) 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス (EA : Effective Address) の計算法を表1.4に示します。

表 1.4 実効アドレスの計算方法(1)

No	アドレスシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
①	レジスタ直接 R n 15 8 7 4 3 0 op reg regn		3 0 3 0 regn reg
②	レジスタ間接 @R n 15 7 6 4 3 0 op reg		0 reg の内容 (16ビット) 15 reg regn
③	ディスプレースメント付レジスタ間接 @ (d:16, R n) 15 7 6 4 3 0 op reg disp		0 reg の内容 (16ビット) 15 reg regn
④	ポインタリミットレジスタ間接／カティカリミットレジスタ間接 ・ポインタリミットレジスタ間接 @ R n + 15 7 6 4 3 0 op reg		0 reg の内容 (16ビット) 15 reg regn
	・カティカリミットレジスタ間接 @ - R n 15 7 6 4 3 0 op reg		0 reg の内容 (16ビット) 15 reg regn

オペランドサイズがバイトのとき 1、ワードのとき 2 が加減算されます。

表 1.4 実効アドレスの計算方法(2)

No.	アドレスシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
⑤	絶対アドレス @aaa:8 15 8 7 0 op      abs	15 8 7 0 H'FF	
	@aa:16 15 0 op      abs	15 0 	
⑥	イミディエイト #xx:8 15 8 7 0 op      IMM	15 8 7 0 op      IMM	オペランドはイミディエイトデータの1または2バイトデータです。
⑦	プログラムカウンタ相対 @ (d:8, PC) 15 8 7 0 op      disp	15 0 PC の内容 符号拡張    disp	15 0 

表 1.4 実効アドレスの計算方法(3)

No	アドレッシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
⑧	メモリ間接@ @aa:8		H'00

## &lt;記号説明&gt;

reg、regm、regn：汎用レジスタ

op：オペレーショントラブルド

disp：ディスプレースメント

abs：絶対アドレス

IMM：イミディエイトデータ

## 2. 各命令の説明

### 2.1 表と記号の説明

本書の 2.2.1 以降の各命令を説明する表の見方について説明します。なお、同一の命令についての説明でも、複数ページにわたっているものがありますから注意してください。

#### ① ニーモニック（フルネーム）

命令のニーモニックとフルネームを示します。

#### ② 分類

命令の機能を示します。

#### ③ オペレーション

命令の操作を簡潔に示します（2.1.2 を参照）。

#### ④ アセンブラフォーマット

命令のアセンブラフォーマットを示します（2.1.1 を参照）。

#### ⑤ オペランドサイズ

使用できるオペランドのサイズを示します。

#### ⑥ コンディションコード

命令実行後のコンディションコードレジスタ（CCR）の各ビットの変化を示します（2.1.3 を参照）。

#### ⑦ 説明

命令の動作について詳細に説明します。

#### ⑧ オペランド形式と実行ステート数


命令のアドレッシングモード、インストラクションフォーマット、ならびに実行ステート数を示します。

#### ⑨ 注意事項

命令を実行するうえでの注意事項などを示します。

① ニーモニック(フルネーム)	② 分類
③ オペレーション	⑥ コンディションコード
④ アセンブラフォーマット	
⑤ オペランドサイズ	
⑦ 説明	
⑧ オペランド形式と実行ステート数	
⑨ 注意事項	

## 2.1.1 アセンブラフォーマット



オペランドサイズは、バイト (B) またはワード (W) があります。命令によって、使用できるオペランドサイズは制限されています。

<EA>は、複数のアドレッシングモードが使用できることを示します。H8/300CPUがサポートするアドレッシングモードは、次の8種類です。実効アドレスの計算方法については「1.3.4 アドレッシングモードと実効アドレスの計算方法」を参照してください。

記号	アドレッシングモード
Rn	レジスタ直接
@Rn	レジスタ間接
@(d:16, Rn)	ディスプレースメント付レジスタ間接
@Rn+、@-Rn	ポストインクリメント/プリデクリメントレジスタ間接
@aa:8/16	絶対アドレス (8/16ビット)
#xx:8/16	イミディエイト (8/16ビット)
@(d:8, PC)	プログラムカウンタ相対
@@aa:8	メモリ間接

## 2.1.2 オペレーション

オペレーションの欄で使用されている記号と動作記号を以下に示します。

記号	内 容
R d	デスティネーション側の汎用レジスタ*
R s	ソース側の汎用レジスタ*
R n	汎用レジスタ*
(E A d)	デスティネーションオペランド
(E A s)	ソースオペランド
P C	プログラムカウンタ
S P	スタックポインタ
C C R	コンディションコードレジスタ
N	CCRのN(ネガティブ)フラグ
Z	CCRのZ(ゼロ)フラグ
V	CCRのV(オーバフロー)フラグ
C	CCRのC(キャリ)フラグ
disp	ディスペレスメント
→	左辺のオペランドから右辺のオペランドへの転送 または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
∧	両辺のオペランドの論理積
∨	両辺のオペランドの論理和
⊕	両辺のオペランドの排他的論理和
~	反転論理(論理的補数)
( )< >	オペランドの実効アドレスの内容

【注】\* 汎用レジスタは、8ビット(R 0 H / R 0 L ~ R 7 H / R 7 L)または16ビット(R 0 ~ R 7)です。

### 2.1.3 コンディションコード

コンディションコードの欄で使用されている記号を以下に示します。

記号	内容
↓	実行結果にしたがって変化することを表わします。
*	不確定であることを表わします（値を保証しません）。
0	常に“0”にクリアされることを表わします。
-	実行結果に影響を受けないことを表わします。

### 2.1.4 インストラクションフォーマット

インストラクションフォーマットの欄で使用されている記号を以下に示します。

記号	内容
IMM	イミディエイトデータ（3、8または16ビット）
abs	絶対アドレス（8または16ビット）
disp	ディスペレースメント（8または16ビット）
rs, rd, rn	レジスタ番号（3または4ビット。rsはオペランドの形式のRs、@Rsなどに対応、rdはRd、@Rdなどに対応、rnはRnに対応）

## 2.1.5 レジスタの指定方法

### (1) アドレスレジスタの指定

`rs`、`rd`は、アドレスレジスタとして使用するとき (`@R n`, `@(d:16, R n)`, `@R n +`, `@-R n`) は16ビットレジスタであり、3ビットで指定されます。

### (2) データレジスタの指定

`rs`、`rd`、`rn`は、データレジスタとして使用するとき (`R n`)、サイズがワードのときは16ビットレジスタであり、3ビットで指定されます。

サイズがバイトのときは8ビットレジスタであり、4ビットで指定されます。このとき`rs`、`rd`、`rn`の下位3ビットがレジスタ番号を示し、上位1ビットが“1”的とき下位(L)が指定され、“0”的とき上位(H)が指定されます。この対応を以下に示します。

16ビットレジスタ

r	R n
0 0 0	R 0
0 0 1	R 1
...	...
1 1 1	R 7

8ビットレジスタ


r	R n
0 0 0 0	R 0 H
0 0 0 1	R 1 H
...	...
0 1 1 1	R 7 H
1 0 0 0	R 0 L
1 0 0 1	R 1 L
...	...
1 1 1 1	R 7 L

## 2.1.6 ビット操作命令におけるビットデータのアクセス方法

ビットデータは、レジスタまたはメモリ上のオペランドデータ（バイト）の第nビット（ $n = 0, 1, 2, \dots, 7$ ）という形でアクセスされます。このとき、ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容（下位3ビットのみ有効）によって指定されます。


(例1) R 2 H のビット 3 を 1 にセットする場合

B S E T R 1 L, R 2 H



(例2) H' F F 0 2 番地のビット 5 を ビットアキュムレータに転送する場合

B L D #5, @H' F F 0 2



なお、オペランドサイズおよびアドレス形式はレジスタまたはメモリ上のオペランドデータについて示しています。

### 2.1.7 実行ステート数とその補正

実行ステート数の欄に記載されている数値は、命令またはオペランドデータが内蔵メモリに存在する場合の値です。

命令またはオペランドデータが内蔵メモリ以外に存在する場合には、内蔵周辺モジュールや外部デバイスをアクセスするごとに、実行ステート数が増加します。詳細は「[2.5 命令実行ステート数](#)」を参照してください。

## 2.2 各命令の説明

2.2.1 以降に各命令について説明します。

## 2.2.1(1) ADD (B)

ADD (ADD binary)		2進加算																												
<p>〈 オペレーション 〉</p> <p><math>R_d + (EA_s) \rightarrow R_d</math></p>		<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table>	I	H	N	Z	V	C	-	-	↑	-	↑	↑	↑	↑	↑													
I	H	N	Z	V	C																									
-	-	↑	-	↑	↑	↑	↑	↑																						
<p>〈 アセンブラフォーマット 〉</p> <p>ADD.B &lt;EA_s&gt;, Rd</p>		<p>I : 実行前の値が保持されます。</p> <p>H : ビット3にキャリが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>N : 実行結果が負のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>V : オーバフローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>C : ビット7にキャリが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p>																												
<p>〈 オペランドサイズ 〉</p> <p>バイト</p>																														
<p>〈 説明 〉</p> <p>汎用レジスタ Rd の内容(デスティネーションオペランド)とソースオペランドを加算し、結果を汎用レジスタ Rd に格納します。</p>																														
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>ADD.B</td> <td>#xx:8, Rd</td> <td>8</td> <td>rd</td> <td>IMM</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>ADD.B</td> <td>Rs, Rd</td> <td>0</td> <td>8</td> <td>rs</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>			アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	ADD.B	#xx:8, Rd	8	rd	IMM		2	レジスタ直接	ADD.B	Rs, Rd	0	8	rs	rd	2
アドレッシングモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数																			
			第1バイト	第2バイト	第3バイト	第4バイト																								
イミディエイト	ADD.B	#xx:8, Rd	8	rd	IMM		2																							
レジスタ直接	ADD.B	Rs, Rd	0	8	rs	rd	2																							
<p>〈 注意事項 〉</p>																														

## 2.2.1(2) ADD (W)

ADD (ADD binary)			2進加算																				
<p>〈 オペレーション 〉</p> <p><math>R_d + R_s \rightarrow R_d</math></p>			<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td> </tr> </table>	I	H	N	Z	V	C	-	-	↑	-	↑	↑								
I	H	N	Z	V	C																		
-	-	↑	-	↑	↑																		
<p>〈 アセンブラフォーマット 〉</p> <p>ADD.W R<sub>s</sub>, R<sub>d</sub></p>			<p>I : 実行前の値が保持されます。</p> <p>H : ビット11にキャリが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>Z : 実行結果が0（ゼロ）のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>V : オーバフローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>C : ビット15にキャリが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p>																				
<p>〈 オペランドサイズ 〉</p> <p>ワード</p>																							
<p>〈 説明 〉</p> <p>汎用レジスタ R<sub>d</sub> の内容（デスティネーションオペランド）と汎用レジスタ R<sub>s</sub> の内容（ソースオペランド）を加算し、結果を汎用レジスタ R<sub>d</sub> に格納します。</p>																							
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>ADD.W</td><td>R<sub>s</sub>, R<sub>d</sub></td><td>0</td><td>9</td><td>0 rs 0 rd</td><td></td><td>2</td></tr> </tbody> </table>				アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ADD.W	R <sub>s</sub> , R <sub>d</sub>	0	9	0 rs 0 rd		2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	ADD.W	R <sub>s</sub> , R <sub>d</sub>	0	9	0 rs 0 rd		2																
<p>〈 注意事項 〉</p>																							

## 2.2.2 ADDS

ADDS (ADD with Sign extention)			アドレスデータ 2進加算															
⟨ オペレーション ⟩			⟨ コンディションコード ⟩															
R d + 1 → R d R d + 2 → R d			I H N Z V C															
			<table border="1" style="width: 100%;"><tr><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr></table>								—	—	—	—	—	—	—	—
—	—	—	—	—	—	—	—											
⟨ アセンブラフォーマット ⟩			I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。															
⟨ オペランドサイズ ⟩			ワード															
⟨ 説明 ⟩																		
汎用レジスタ R d (デスティネーションオペランド) にイミディエイトデータの 1 または 2 を加算します。 ADD 命令と異なり、コンディションコードは実行前の値が保持されます。																		
⟨ オペランド形式 と 実行ステート数 ⟩																		
アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット															
			第1 バイト	第2 バイト	第3 バイト	第4 バイト												
レジスタ直接	ADDS	#1, Rd	0 B	0 0 rd														
レジスタ直接	ADDS	#2, Rd	0 B	8 0 rd														
⟨ 注意事項 ⟩																		
本命令では、バイトサイズのデータは扱えません。																		

### 2.2.3 ADDX

ADDX (ADD with eXtend carry)				キャリ付加算			
《 オペレーション 》				《 コンディションコード 》			
$R_d + (EA_s) + C \rightarrow R_d$				I	H N Z V C		
				- - ↑ - ↓ ↑ ↑ ↑ ↑			
《 アセンブラフォーマット 》				I : 実行前の値が保持されます。			
ADDX <EA_s>, Rd				H : ビット3にキャリが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。			
				N : 実行結果が負のとき“1”にセットされ、それ以外のときは“0”にクリアされます。			
				Z : 実行結果が0(ゼロ)のとき実行前の値が保持され、それ以外のときは“0”にクリアされます。			
《 オペランドサイズ 》				V : オーバフローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。			
バイト				C : ビット7にキャリが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。			
《 説明 》							
汎用レジスタRdの内容(デスティネーションオペランド)とソースオペランドとキャリフラグの値を加算し、結果を汎用レジスタRdに格納します。							
《 オペランド形式 と 実行ステート数 》							
アドレスингモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数
			第1バイト	第2バイト	第3バイト	第4バイト	
イミディエイト	ADDX	#xx:8, Rd	9	rd	IMM		2
レジスタ直接	ADDX	Rs, Rd	0	E	rs	rd	2
《 注意事項 》							

## 2.2.4 AND

AND (AND logical)		論理積																												
〈 オペレーション 〉	〈 コンディションコード 〉																													
$Rd \wedge (EA_s) \rightarrow Rd$	I H N Z V C — — — — ↑ ↑ 0 —																													
〈 アセンブラフォーマット 〉	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : 常に “0” にクリアされます。 C : 実行前の値が保持されます。																													
〈 オペランドサイズ 〉																														
バイト																														
〈 説明 〉	<p>汎用レジスタ <math>Rd</math> の内容 (デスティネーションオペランド) とソースオペランドの論理積をとり、結果を汎用レジスタ <math>Rd</math> に格納します。</p>																													
〈 オペランド形式 と 実行ステート数 〉	<table border="1"> <thead> <tr> <th rowspan="2">アドレスモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1 バイト</th> <th>第2 バイト</th> <th>第3 バイト</th> <th>第4 バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>AND</td> <td>#xx:8, Rd</td> <td>E</td> <td>rd</td> <td>IMM</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>AND</td> <td>Rs, Rd</td> <td>1</td> <td>6</td> <td>rs</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>		アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1 バイト	第2 バイト	第3 バイト	第4 バイト	イミディエイト	AND	#xx:8, Rd	E	rd	IMM		2	レジスタ直接	AND	Rs, Rd	1	6	rs	rd	2
アドレスモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行 ステート 数																			
			第1 バイト	第2 バイト	第3 バイト	第4 バイト																								
イミディエイト	AND	#xx:8, Rd	E	rd	IMM		2																							
レジスタ直接	AND	Rs, Rd	1	6	rs	rd	2																							
〈 注意事項 〉																														

## 2.2.5 ANDC

ANDC (AND Control register)			CCRとの論理積																					
<p>《 オペレーション 》</p> <p>CCR ∧ # IMM → CCR</p>			<p>《 コンディションコード 》</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table>		I	H	N	Z	V	C	↓	↓	↓	↓	↓	↓								
I	H	N	Z	V	C																			
↓	↓	↓	↓	↓	↓																			
<p>《 アセンブラフォーマット 》</p> <p>ANDC #xx:8, CCR</p>			<p>I : 実行結果の対応するビットの値が格納されます。</p> <p>H : 実行結果の対応するビットの値が格納されます。</p> <p>N : 実行結果の対応するビットの値が格納されます。</p> <p>Z : 実行結果の対応するビットの値が格納されます。</p> <p>V : 実行結果の対応するビットの値が格納されます。</p> <p>C : 実行結果の対応するビットの値が格納されます。</p>																					
<p>《 オペランドサイズ 》</p> <p>バイト</p>																								
<p>《 説明 》</p> <p>CCRの内容とイミディエイトデータの論理積をとり、結果をCCRに格納します。ビット6およびビット4に対しても、他のビットと同様に操作することができます。</p> <p>なお、本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。</p>																								
<p>《 オペランド形式 と 実行ステート数 》</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>ANDC</td><td>#xx:8, CCR</td><td>0</td><td>6</td><td>IMM</td><td></td><td>2</td></tr> </tbody> </table>					アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	ANDC	#xx:8, CCR	0	6	IMM		2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット					実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																		
イミディエイト	ANDC	#xx:8, CCR	0	6	IMM		2																	
<p>《 注意事項 》</p>																								

## 2.2.6 BAND

BAND (Bit AND)		ビット論理積																																							
<p>《オペレーション》</p> <p><math>C \wedge (&lt;\text{ビット番号}&gt; \text{ of } &lt;\text{EAd}&gt;) \rightarrow C</math></p>		<p>《コンディションコード》</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td>↑</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td></td> </tr> </table>	I	H	N	Z	V	C		↑	-	-	-	-	-	-	-																								
I	H	N	Z	V	C		↑																																		
-	-	-	-	-	-	-																																			
<p>《アセンブラフォーマット》</p> <p>BAND #xx:3, &lt;EAd&gt;</p>		<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行前の値が保持されます。</p> <p>Z : 実行前の値が保持されます。</p> <p>V : 実行前の値が保持されます。</p> <p>C : 実行結果が格納されます。</p>																																							
<p>《オペランドサイズ》</p> <p>バイト</p>																																									
<p>《説明》</p> <p>デスティネーションオペランドの指定された1ビットとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。</p> <p>ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。</p>																																									
<p>《オペランド形式と実行ステート数》</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BAND</td> <td>#xx:3, Rd</td> <td>7</td> <td>6</td> <td>0 IMM</td> <td>rd</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BAND</td> <td>#xx:3, @Rd</td> <td>7</td> <td>C</td> <td>0 rd</td> <td>0</td> <td>7 6 0 IMM 0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BAND</td> <td>#xx:3, @aa:8</td> <td>7</td> <td>E</td> <td>abs</td> <td></td> <td>7 6 0 IMM 0</td> <td>6</td> </tr> </tbody> </table>			アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	BAND	#xx:3, Rd	7	6	0 IMM	rd		2	レジスタ間接	BAND	#xx:3, @Rd	7	C	0 rd	0	7 6 0 IMM 0	6	絶対アドレス	BAND	#xx:3, @aa:8	7	E	abs		7 6 0 IMM 0	6
アドレッシングモード*	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数																														
			第1バイト	第2バイト	第3バイト	第4バイト																																			
レジスタ直接	BAND	#xx:3, Rd	7	6	0 IMM	rd		2																																	
レジスタ間接	BAND	#xx:3, @Rd	7	C	0 rd	0	7 6 0 IMM 0	6																																	
絶対アドレス	BAND	#xx:3, @aa:8	7	E	abs		7 6 0 IMM 0	6																																	
<p>【注】・アドレッシングモードはデスティネーションオペランドの指定 &lt; EAd &gt; です。</p>																																									
<p>《注意事項》</p> <p style="text-align: center;">#xx:3で指定</p> <p style="text-align: center;">ビット番号 7 0</p> <p style="text-align: center;"><math>C \square \wedge \square \rightarrow \square C</math></p> <p>&lt; EAd &gt; → レジスタまたはメモリ上のバイトデータ</p>																																									

## 2.2.7 Bcc

Bcc (Branch conditionary)		条件付分岐																																																																																					
<p>《 オペレーション 》</p> <p>If condition is true, then PC + d:8 → PC else next;</p>		<p>《 コンディションコード 》</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table>	I	H	N	Z	V	C	—	—	—	—	—	—																																																																									
I	H	N	Z	V	C																																																																																		
—	—	—	—	—	—																																																																																		
<p>《 アセンブラフォーマット 》</p> <p>Bcc d:8</p>		<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行前の値が保持されます。</p> <p>Z : 実行前の値が保持されます。</p> <p>V : 実行前の値が保持されます。</p> <p>C : 実行前の値が保持されます。</p>																																																																																					
<p>《 オペランドサイズ 》</p> <p>—</p>																																																																																							
<p>《 説明 》</p> <p>c c (コンディションフィールド) で指定された条件が成立していると、PCにディスプレースメントを加えたアドレスに分岐し、条件が不成立の場合は、次の命令を実行します。</p> <p>ディスプレースメントは、符号付8ビットデータで、アドレス計算に用いられるPCの値は、本命令の直後の命令の先頭アドレスです。したがって、分岐できる範囲は、本命令に対して -126 ~ +128 バイトです。</p> <p>使用できる条件を以下に示します。</p>																																																																																							
<p>《 ニーモニック と コンディションフィールド 》</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>ニーモニック</th> <th>説明</th> <th>c c</th> <th>条件</th> <th>符号条件コードの対応</th> </tr> </thead> <tbody> <tr> <td>BRA (BT)</td> <td>Always (True)</td> <td>0 0 0 0</td> <td>Always</td> <td></td> </tr> <tr> <td>BRN (BF)</td> <td>Never (False)</td> <td>0 0 0 1</td> <td>Never</td> <td></td> </tr> <tr> <td>BHI</td> <td>High</td> <td>0 0 1 0</td> <td>C ∨ Z = 0</td> <td>X &gt; Y 符号なし</td> </tr> <tr> <td>BLS</td> <td>Low or Same</td> <td>0 0 1 1</td> <td>C ∨ Z = 1</td> <td>X ≤ Y 符号なし</td> </tr> <tr> <td>BCC(BHS)</td> <td>Carry Clear (High or Same)</td> <td>0 1 0 0</td> <td>C = 0</td> <td>X ≥ Y 符号なし</td> </tr> <tr> <td>BCS(BLO)</td> <td>Carry Set (Low)</td> <td>0 1 0 1</td> <td>C = 1</td> <td>X &lt; Y 符号なし</td> </tr> <tr> <td>BNE</td> <td>Not Equal</td> <td>0 1 1 0</td> <td>Z = 0</td> <td>X ≠ Y 符号なし・あり</td> </tr> <tr> <td>BEQ</td> <td>Equal</td> <td>0 1 1 1</td> <td>Z = 1</td> <td>X = Y 符号なし・あり</td> </tr> <tr> <td>BVC</td> <td>oVerflow Clear</td> <td>1 0 0 0</td> <td>V = 0</td> <td></td> </tr> <tr> <td>BVS</td> <td>oVerflow Set</td> <td>1 0 0 1</td> <td>V = 1</td> <td></td> </tr> <tr> <td>BPL</td> <td>Plus</td> <td>1 0 1 0</td> <td>N = 0</td> <td></td> </tr> <tr> <td>BMI</td> <td>Minus</td> <td>1 0 1 1</td> <td>N = 1</td> <td></td> </tr> <tr> <td>BGE</td> <td>Greater or Equal</td> <td>1 1 0 0</td> <td>N ⊕ V = 0</td> <td>X ≥ Y 符号あり</td> </tr> <tr> <td>BLT</td> <td>Less Than</td> <td>1 1 0 1</td> <td>N ⊕ V = 1</td> <td>X &lt; Y 符号あり</td> </tr> <tr> <td>BGT</td> <td>Greater Than</td> <td>1 1 1 0</td> <td>Z ∨ (N ⊕ V) = 0</td> <td>X &gt; Y 符号あり</td> </tr> <tr> <td>BLE</td> <td>Less or Equal</td> <td>1 1 1 1</td> <td>Z ∨ (N ⊕ V) = 1</td> <td>X ≤ Y 符号あり</td> </tr> </tbody> </table>			ニーモニック	説明	c c	条件	符号条件コードの対応	BRA (BT)	Always (True)	0 0 0 0	Always		BRN (BF)	Never (False)	0 0 0 1	Never		BHI	High	0 0 1 0	C ∨ Z = 0	X > Y 符号なし	BLS	Low or Same	0 0 1 1	C ∨ Z = 1	X ≤ Y 符号なし	BCC(BHS)	Carry Clear (High or Same)	0 1 0 0	C = 0	X ≥ Y 符号なし	BCS(BLO)	Carry Set (Low)	0 1 0 1	C = 1	X < Y 符号なし	BNE	Not Equal	0 1 1 0	Z = 0	X ≠ Y 符号なし・あり	BEQ	Equal	0 1 1 1	Z = 1	X = Y 符号なし・あり	BVC	oVerflow Clear	1 0 0 0	V = 0		BVS	oVerflow Set	1 0 0 1	V = 1		BPL	Plus	1 0 1 0	N = 0		BMI	Minus	1 0 1 1	N = 1		BGE	Greater or Equal	1 1 0 0	N ⊕ V = 0	X ≥ Y 符号あり	BLT	Less Than	1 1 0 1	N ⊕ V = 1	X < Y 符号あり	BGT	Greater Than	1 1 1 0	Z ∨ (N ⊕ V) = 0	X > Y 符号あり	BLE	Less or Equal	1 1 1 1	Z ∨ (N ⊕ V) = 1	X ≤ Y 符号あり
ニーモニック	説明	c c	条件	符号条件コードの対応																																																																																			
BRA (BT)	Always (True)	0 0 0 0	Always																																																																																				
BRN (BF)	Never (False)	0 0 0 1	Never																																																																																				
BHI	High	0 0 1 0	C ∨ Z = 0	X > Y 符号なし																																																																																			
BLS	Low or Same	0 0 1 1	C ∨ Z = 1	X ≤ Y 符号なし																																																																																			
BCC(BHS)	Carry Clear (High or Same)	0 1 0 0	C = 0	X ≥ Y 符号なし																																																																																			
BCS(BLO)	Carry Set (Low)	0 1 0 1	C = 1	X < Y 符号なし																																																																																			
BNE	Not Equal	0 1 1 0	Z = 0	X ≠ Y 符号なし・あり																																																																																			
BEQ	Equal	0 1 1 1	Z = 1	X = Y 符号なし・あり																																																																																			
BVC	oVerflow Clear	1 0 0 0	V = 0																																																																																				
BVS	oVerflow Set	1 0 0 1	V = 1																																																																																				
BPL	Plus	1 0 1 0	N = 0																																																																																				
BMI	Minus	1 0 1 1	N = 1																																																																																				
BGE	Greater or Equal	1 1 0 0	N ⊕ V = 0	X ≥ Y 符号あり																																																																																			
BLT	Less Than	1 1 0 1	N ⊕ V = 1	X < Y 符号あり																																																																																			
BGT	Greater Than	1 1 1 0	Z ∨ (N ⊕ V) = 0	X > Y 符号あり																																																																																			
BLE	Less or Equal	1 1 1 1	Z ∨ (N ⊕ V) = 1	X ≤ Y 符号あり																																																																																			

## Bcc (Branch conditionary)

条件付分岐


《オペランド形式と実行ステート数》

アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数
			第1バイト	第2バイト	第3バイト	第4バイト	
プログラムカウント相対	BRA (BT)	d:8	4	0	disp		4
プログラムカウント相対	BRN (BF)	d:8	4	1	disp		4
プログラムカウント相対	BHI	d:8	4	2	disp		4
プログラムカウント相対	BLS	d:8	4	3	disp		4
プログラムカウント相対	BCC(BHS)	d:8	4	4	disp		4
プログラムカウント相対	BCS(BLO)	d:8	4	5	disp		4
プログラムカウント相対	BNE	d:8	4	6	disp		4
プログラムカウント相対	BEQ	d:8	4	7	disp		4
プログラムカウント相対	BVC	d:8	4	8	disp		4
プログラムカウント相対	BVS	d:8	4	9	disp		4
プログラムカウント相対	BPL	d:8	4	A	disp		4
プログラムカウント相対	BMI	d:8	4	B	disp		4
プログラムカウント相対	BGE	d:8	4	C	disp		4
プログラムカウント相対	BLT	d:8	4	D	disp		4
プログラムカウント相対	BGT	d:8	4	E	disp		4
プログラムカウント相対	BLE	d:8	4	F	disp		4

《注意事項》

- 1) 分岐先アドレスは、必ず偶数になるようにしてください。
- 2) BRA、BRN、BCC、BCS の機械語は、それぞれ BT、BF、BHS、BLO と同一です。  
また、BRN (BF) の実行ステート数は NOP 命令 2 個と同等です。

## 2.2.8 BCLR

BCLR (Bit CLeaR)							ビットクリア
〈オペレーション〉				〈コンディションコード〉			
$0 \rightarrow (\text{<ビット番号>} \text{ of } \text{<EAd>})$				I	H	N	Z V C
				-	-	-	-
〈アセンブラフォーマット〉				I : 実行前の値が保持されます。			
BCLR #xx:3, <EAd> BCLR Rn, <EAd>				H : 実行前の値が保持されます。			
				N : 実行前の値が保持されます。			
				Z : 実行前の値が保持されます。			
〈オペランドサイズ〉				V : 実行前の値が保持されます。			
バイト				C : 実行前の値が保持されます。			
〈説明〉							
デスティネーションオペランドの指定された1ビットを“0”にクリアします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません（コンディションコードは変化しません）。							
〈オペランド形式と実行ステート数〉							
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	BCLR	#xx:3, Rd	7 2 0 IMM rd				2
レジスタ間接	BCLR	#xx:3, @Rd	7 D 0 rd 0	7 2 0 IMM 0			8
絶対アドレス	BCLR	#xx:3, @aa:8	7 F abs	7 2 0 IMM 0			8
レジスタ直接	BCLR	Rn, Rd	6 2 rn rd				2
レジスタ間接	BCLR	Rn, @Rd	7 D 0 rd 0	6 2 rn 0			8
絶対アドレス	BCLR	Rn, @aa:8	7 F abs	6 2 rn 0			8
【注】* アドレッシングモードはデスティネーションオペランドの指定<EAd>です。							
〈注意事項〉							
<p style="text-align: center;">\$xx:3またはRnで指定 ビット番号 7 0 &lt;EAd&gt; → レジスタまたはメモリ上のバイトデータ</p> 							

## 2.2.9 BI AND

BI AND (Bit Invert AND)				ビット論理積															
〈オペレーション〉		〈コンディションコード〉																	
$C \wedge [\sim(<\text{ビット番号}> \text{ of } <\text{EAd}>) \rightarrow C]$		<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td> </tr> </table>				I	H	N	Z	V	C		-	-	-	-	-	-	↑
I	H	N	Z	V	C														
-	-	-	-	-	-	↑													
BI AND #xx:3, <EAd>		<p>I : 実行前の値が保持されます。  H : 実行前の値が保持されます。  N : 実行前の値が保持されます。  Z : 実行前の値が保持されます。  V : 実行前の値が保持されます。  C : 実行結果が格納されます。</p>																	
〈オペランドサイズ〉																			
バイト																			
〈説明〉																			
<p>デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの論理積を取り、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。</p>																			
〈オペランド形式と実行ステート数〉																			
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数												
			第1バイト	第2バイト	第3バイト	第4バイト													
レジスタ直接	BIAND	#xx:3, Rd	7	6	1 IMM	rd													
レジスタ間接	BIAND	#xx:3, @Rd	7	C	0 rd	0	7	6	1 IMM	0	6								
絶対アドレス	BIAND	#xx:3, @aa:8	7	E	abs		7	6	1 IMM	0	6								
【注】・アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。																			
〈注意事項〉																			

## 2.2.10 BILD

BILD (Bit Invert LoD)		ビット転送
《 オペレーション 》		《 コンディションコード 》
$\sim (<\text{ビット番号}> \text{ of } <\text{EAd}>) \rightarrow C$		I H N Z V C — — — — — — — ↑
《 アセンブラフォーマット 》		I : 実行前の値が保持されます。
BILD #xx:3, <EAd>		H : 実行前の値が保持されます。
《 オペランドサイズ 》		N : 実行前の値が保持されます。
バイト		Z : 実行前の値が保持されます。
		V : 実行前の値が保持されます。
		C : 指定ビットの内容が反転されて格納されます。

### 《 説明 》


デスティネーションオペランドの指定された1ビットを反転し、これをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。

### 《 オペランド形式 と 実行ステート数 》

アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	BILD	#xx:3, Rd	7	7	1 IMM	rd	
レジスタ間接	BILD	#xx:3, @Rd	7	C	0 rd	0	7
絶対アドレス	BILD	#xx:3, @aa:8	7	E	abs	7	7
					1 IMM	0	6

【注】 \* アドレッシングモードはデスティネーションオペランドの指定 < EAd > です。

### 《 注意事項 》



## 2.2.11 BIOR

BIOR (Bit Invert inclusive OR)				ビット論理和									
〈 オペレーション 〉				〈 コンディションコード 〉									
$C \vee [\sim(<\text{ビット番号}> \text{ of } <\text{E A d}>) \rightarrow C]$				I H N Z V C									
				<table border="1" style="width: 100%; text-align: center;"> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td> </tr> </table>		-	-	-	-	-	-	-	↑
-	-	-	-	-	-	-	↑						
〈 アセンブラフォーマット 〉				I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。									
BIOR #xx:3, < E A d >													
〈 オペランドサイズ 〉													
バイト													
〈 説明 〉													
デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。													
〈 オペランド形式 と 実行ステート数 〉													
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数						
			第1 バイト	第2 バイト	第3 バイト	第4 バイト							
レジスタ直接	BIOR	#xx:3, Rd	7	4	1 IMM	rd							
レジスタ間接	BIOR	#xx:3, @Rd	7	C	0 rd	0	7 4 1 IMM 0 6						
絶対アドレス	BIOR	#xx:3, @aa:8	7	E	abs	7 4 1 IMM 0	6						
【注】 * アドレッシングモードはデスティネーションオペランドの指定 < E A d > です。													
〈 注意事項 〉													

## 2.2.12 B I S T

B I S T (Bit Invert STore)		ビット転送
《 オペレーション 》		《 コンディションコード 》
$\sim C \rightarrow (\text{ビット番号} < \text{E A d} >)$		I H N Z V C — — — — — — — —
《 アセンブラフォーマット 》		I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。
B I S T #xx:3, < E A d >		
《 オペランドサイズ 》		
バイト		

### 《 説明 》


デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、デスティネーションオペランドの指定されない他のビットの内容は変化しません。

### 《 オペランド形式 と 実行ステート数 》

アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	BIST	#xx:3, Rd	6	7	1 IMM	rd	
レジスタ間接	BIST	#xx:3, @Rd	7	D	0 rd	0	6 7 1 IMM 0
絶対アドレス	BIST	#xx:3, @aa:8	7	F	abs	6 7 1 IMM 0	8

【注】 \* アドレッシングモードはデスティネーションオペランドの指定 < E A d > です。

### 《 注意事項 》




## 2.2.13 B I X O R

B I X O R (Bit Invert eXclusive OR)				ビット排他的論理和			
《 オペレーション 》				《 コンディションコード 》			
$C \oplus [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>) ] \rightarrow C$				I	H N Z V C		
				-	- - - - - - - - ↑		
《 アセンブラフォーマット 》				I : 実行前の値が保持されます。			
B I X O R #xx:3, < E A d >				H : 実行前の値が保持されます。			
《 オペランドサイズ 》				N : 実行前の値が保持されます。			
バイト				Z : 実行前の値が保持されます。			
				V : 実行前の値が保持されます。			
				C : 実行結果が格納されます。			
《 説明 》							
デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。							
《 オペランド形式 と 実行ステート数 》							
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	BIXOR	#xx:3, Rd	7	5	1 IMM	rd	
レジスタ間接	BIXOR	#xx:3, @Rd	7	C	0 rd	0	7 5 1 IMM 0
絶対アドレス	BIXOR	#xx:3, @aa:8	7	E	abs	7 5 1 IMM 0	6

【注】 \* アドレッシングモードはデスティネーションオペランドの指定 < E A d > です。

### 《 注意事項 》



## 2.2.14 BLD

BLD (Bit Load)		ビット転送								
《 オペレーション 》 (<ビット番号> of <E A d>) → C		《 コンディションコード 》 I H N Z V C <table border="1"><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td></tr></table>	-	-	-	-	-	-	-	↑
-	-	-	-	-	-	-	↑			
《 アセンブラフォーマット 》 BLD #xx:3, <E A d>		I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。								
《 オペランドサイズ 》 バイト		C : 指定ビットの内容が格納されます。								
《 説明 》 デスティネーションオペランドの指定された1ビットをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。										
《 オペランド形式 と 実行ステート数 》										
アレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数			
			第1バイト	第2バイト	第3バイト	第4バイト				
レジスタ直接	BLD	#xx:3, Rd	7	7	0 IMM	rd		2		
レジスタ間接	BLD	#xx:3, @Rd	7	C	0 rd	0	7 7 0 IMM 0	6		
絶対アドレス	BLD	#xx:3, @aa:8	7	E	abs	7	7 0 IMM 0	6		
【注】・アレッシングモードはデスティネーションオペランドの指定 < E A d > です。										
《 注意事項 》										
< E A d > → レジスタまたはメモリ上のバイトデータ										

## 2.2.15 B NOT

B NOT (Bit NOT)				ビット反転																																																																		
<p>〈 オペレーション 〉</p> <p>~ (&lt;ビット番号&gt; of &lt;E Ad&gt;) → (&lt;ビット番号&gt; of &lt;E Ad&gt;)</p>				〈 コンディションコード 〉																																																																		
<p>〈 アセンブラフォーマット 〉</p> <p>B NOT #xx:3, &lt;E Ad&gt; B NOT Rn, &lt;E Ad&gt;</p>				I H N Z V C — — — — — — — —																																																																		
<p>〈 オペランドサイズ 〉</p> <p>バイト</p>				I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。																																																																		
<p>〈 説明 〉</p> <p>デスティネーションオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません（コンディションコードは変化しません）。</p>																																																																						
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1 バイト</th> <th>第2 バイト</th> <th>第3 バイト</th> <th>第4 バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BNOT</td> <td>#xx:3, Rd</td> <td>7</td> <td>1</td> <td>0 IMM</td> <td>rd</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BNOT</td> <td>#xx:3, @Rd</td> <td>7</td> <td>D</td> <td>0 rd</td> <td>0</td> <td>7 1 0 IMM 0</td> <td>8</td> </tr> <tr> <td>絶対アドレス</td> <td>BNOT</td> <td>#xx:3, @aa:8</td> <td>7</td> <td>F</td> <td>abs</td> <td></td> <td>7 1 0 IMM 0</td> <td>8</td> </tr> <tr> <td>レジスタ直接</td> <td>BNOT</td> <td>Rn, Rd</td> <td>6</td> <td>1</td> <td>rn</td> <td>rd</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BNOT</td> <td>Rn, @Rd</td> <td>7</td> <td>D</td> <td>0 rd</td> <td>0</td> <td>6 1 rn 0</td> <td>8</td> </tr> <tr> <td>絶対アドレス</td> <td>BNOT</td> <td>Rn, @aa:8</td> <td>7</td> <td>F</td> <td>abs</td> <td></td> <td>6 1 rn 0</td> <td>8</td> </tr> </tbody> </table>				アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1 バイト	第2 バイト	第3 バイト	第4 バイト	レジスタ直接	BNOT	#xx:3, Rd	7	1	0 IMM	rd		2	レジスタ間接	BNOT	#xx:3, @Rd	7	D	0 rd	0	7 1 0 IMM 0	8	絶対アドレス	BNOT	#xx:3, @aa:8	7	F	abs		7 1 0 IMM 0	8	レジスタ直接	BNOT	Rn, Rd	6	1	rn	rd		2	レジスタ間接	BNOT	Rn, @Rd	7	D	0 rd	0	6 1 rn 0	8	絶対アドレス	BNOT	Rn, @aa:8	7	F	abs		6 1 rn 0	8	
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数																																																															
			第1 バイト	第2 バイト	第3 バイト	第4 バイト																																																																
レジスタ直接	BNOT	#xx:3, Rd	7	1	0 IMM	rd		2																																																														
レジスタ間接	BNOT	#xx:3, @Rd	7	D	0 rd	0	7 1 0 IMM 0	8																																																														
絶対アドレス	BNOT	#xx:3, @aa:8	7	F	abs		7 1 0 IMM 0	8																																																														
レジスタ直接	BNOT	Rn, Rd	6	1	rn	rd		2																																																														
レジスタ間接	BNOT	Rn, @Rd	7	D	0 rd	0	6 1 rn 0	8																																																														
絶対アドレス	BNOT	Rn, @aa:8	7	F	abs		6 1 rn 0	8																																																														
<p>【注】・アドレッシングモードはデスティネーションオペランドの指定 &lt; E Ad &gt; です。</p>																																																																						
<p>〈 注意事項 〉</p> <p>\$xx:3またはRnで指定</p> <p>ビット番号 7 &lt; E Ad &gt; → レジスタまたはメモリ上のバイトデータ</p>																																																																						

2.2.16 B O R

B O R (Bit inclusive OR)	ビット論理和								
《 オペレーション 》	《 コンディションコード 》								
$C \vee (<\text{ビット番号}> \text{ of } <\text{E A d}>) \rightarrow C$	I H N Z V C								
	<table border="1"> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td> </tr> </table>	-	-	-	-	-	-	-	↑
-	-	-	-	-	-	-	↑		
《 アセンブラフォーマット 》									
B O R #x x : 3 , < E A d >	<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行前の値が保持されます。</p> <p>Z : 実行前の値が保持されます。</p> <p>V : 実行前の値が保持されます。</p> <p>C : 実行結果が格納されます。</p>								
《 オペランドサイズ 》									
バイト									

### 《 說 明 》


デスティネーションオペランドの指定された1ビットとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。

## 〈 オペランド形式 と 實行ステート 〉

アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	
			第1バイト		第2バイト		第3バイト		第4バイト			
レジスタ直接	BOR	#xx:3, Rd	7	4	0	IMM	rd				2	
レジスタ間接	BOR	#xx:3, @Rd	7	C	0	rd	0	7	4	0	IMM	0
絶対アドレス	BOR	#xx:3, @aa:8	7	E	abs		7	4	0	IMM	0	

【達】 一シネマスティックモングループは、アーティストの指定をEADで示す。

## 《 注意事項 》



2.2.17 BSET

B S E T (Bit SET)	ビットセット
〈 オペレーション 〉	〈 コンディションコード 〉
$1 \rightarrow (<\text{ビット番号}> \text{ of } <\text{E A d}>)$	I H N Z V C - - - - - - - -
〈 アセンブラフォーマット 〉	
B S E T # x x : 3, < E A d > B S E T R n, < E A d >	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。
〈 オペランドサイズ 〉	
バイト	

### 《 說 明 》

デスティネーションオペランドの指定された1ビットを“1”にセットします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容の下位3ビットで指定されます。


指定されたコードは変化しません。

### 〈 オペランド形式 と 実行ステート数 〉

アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行 スロット 数		
			第1バイト		第2バイト		第3バイト		第4バイト				
レジスタ直接	BSET	#xx:3, Rd	7	0	0	IMM	rd				2		
レジスタ間接	BSET	#xx:3, @Rd	7	D	0	rd	0	7	0	0	IMM	0	8
絶対アドレス	BSET	#xx:3, @aa:8	7	F	abs		7	0	0	IMM	0	8	
レジスタ直接	BSET	Rn, Rd	6	0	rn	rd						2	
レジスタ間接	BSET	Rn, @Rd	7	D	0	rd	0	6	0	rn	0	8	
絶対アドレス	BSET	Rn, @aa:8	7	F	abs		6	0	rn	0		8	

【達】・アドレッシングモードはデスマネージャーによるラバペラ指揮の下で、EA Adです。

### 《 注意事項 》



## 2.2.18 B S R

B S R (Branch to SubRoutine)	サブルーチン分岐												
<p>〈 オペレーション 〉</p> <p>PC → @ - SP</p> <p>PC + d:8 → PC</p>	<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table>	I	H	N	Z	V	C	-	-	-	-	-	-
I	H	N	Z	V	C								
-	-	-	-	-	-								
<p>〈 アセンブラフォーマット 〉</p> <p>BSR d:8</p>	<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行前の値が保持されます。</p> <p>Z : 実行前の値が保持されます。</p> <p>V : 実行前の値が保持されます。</p> <p>C : 実行前の値が保持されます。</p>												
<p>〈 オペランドサイズ 〉</p> <p>—</p>													

### 〈 説明 〉

指定されたアドレスにサブルーチン分岐します。

PCの内容をリストアドレスとしてスタックに退避し、PCにディスプレースメントを加えたアドレスに分岐します。スタックに退避されるPCの内容は、本命令の直後の命令の先頭アドレスとなっています。また、ディスプレースメントは符号付8ビットデータで、分岐できる範囲は本命令に対して-126～+128バイトです。

### 〈 オペランド形式と実行ステート数 〉

アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数
			第1バイト	第2バイト	第3バイト	第4バイト	
カグラムカウタ相対	BSR	d:8	5	5	disp		6

### 〈 注意事項 〉

分岐先アドレスは、必ず偶数になるようにしてください。

## 2.2.19 BST

BST (Bit Store)	ビット転送																																				
《 オペレーション 》 C → (<ビット番号> of <E A d>)	《 コンディションコード 》 I H N Z V C <table border="1"><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td></tr></table>	-	-	-	-	-	-	-	-																												
-	-	-	-	-	-	-	-																														
《 アセンブラフォーマット 》 B S T #xx:3, <E A d>	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。																																				
《 オペランドサイズ 》 バイト																																					
《 説明 》																																					
デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。																																					
《 オペランド形式 と 実行ステート数 》																																					
<table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BST</td> <td>#xx:3, Rd</td> <td>6</td> <td>7</td> <td>0 IMM rd</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BST</td> <td>#xx:3, @Rd</td> <td>7</td> <td>D</td> <td>0 rd 0</td> <td>6 7 0 IMM 0</td> <td>8</td> </tr> <tr> <td>絶対アドレス</td> <td>BST</td> <td>#xx:3, @aa:8</td> <td>7</td> <td>F</td> <td>abs</td> <td>6 7 0 IMM 0</td> <td>8</td> </tr> </tbody> </table>		アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	BST	#xx:3, Rd	6	7	0 IMM rd		2	レジスタ間接	BST	#xx:3, @Rd	7	D	0 rd 0	6 7 0 IMM 0	8	絶対アドレス	BST	#xx:3, @aa:8	7	F	abs	6 7 0 IMM 0	8
アドレッシングモード*	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数																											
		第1バイト	第2バイト	第3バイト		第4バイト																															
レジスタ直接	BST	#xx:3, Rd	6	7	0 IMM rd		2																														
レジスタ間接	BST	#xx:3, @Rd	7	D	0 rd 0	6 7 0 IMM 0	8																														
絶対アドレス	BST	#xx:3, @aa:8	7	F	abs	6 7 0 IMM 0	8																														
【注】 * アドレッシングモードはデスティネーションオペランドの指定 < E A d > です。																																					
《 注意事項 》																																					
<p style="text-align: center;">#xx:3で指定</p> <p style="text-align: center;">ビット番号 7      0</p> <p style="text-align: center;">&lt; E A d &gt; → レジスタまたはメモリ上のバイトデータ</p> <p style="text-align: center;">C</p>																																					

## 2.2.20 BTST

BTST (Bit Test)		ビットテスト								
《 オペレーション 》 ~ (<ビット番号> of <EAd>) → Z	《 コンディションコード 》 I H N Z V C <table border="1"><tr><td>~</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>-</td><td>-</td></tr></table>	~	-	-	-	-	↑	-	-	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 指定したビットが 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。
~	-	-	-	-	↑	-	-			
《 アセンブラフォーマット 》 BTST #xx:3, <EAd> BTST Rn, <EAd>										
《 オペランドサイズ 》 バイト										

### 《 説明 》


デスティネーションオペランドの指定された 1 ビットの状態を調べて、その結果をゼロフラグに反映します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容の下位 3 ビットで指定されます。デスティネーションの内容は変化しません。

### 《 オペランド形式 と 実行ステート数 》

アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	BTST	#xx:3, Rd	7	3	0 IMM	rd	
レジスタ間接	BTST	#xx:3, @Rd	7	C	0 rd	0	7 3 0 IMM 0
絶対アドレス	BTST	#xx:3, @aa:8	7	E	abs	7 3 0 IMM 0	6
レジスタ直接	BTST	Rn, Rd	6	3	rn	rd	
レジスタ間接	BTST	Rn, @Rd	7	C	0 rd	0	6 3 rn 0
絶対アドレス	BTST	Rn, @aa:8	7	E	abs	6 3 rn 0	6

【注】・アドレッシングモードはデスティネーションオペランドの指定 <EAd> です。

### 《 注意事項 》



## 2.2.21 BXOR

B X O R (Bit eXclusive OR)	ビット排他的論理和
《オペレーション》 $C \oplus (\text{<ビット番号>} \text{ of } \text{ <EAd>}) \rightarrow C$	《コンディションコード》 I H N Z V C - - - - - - - ↓
《アセンブラフォーマット》 BXOR #xx:3, <EAd>	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。
《オペランドサイズ》 バイト	

《説明》
デスティネーションオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。

《オペランド形式と実行ステート数》							
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	BXOR	#xx:3, Rd	7 5 0 IMM rd				2
レジスタ間接	BXOR	#xx:3, @Rd	7 C 0 rd 0	7 5 0 IMM 0			6
絶対アドレス	BXOR	#xx:3, @aa:8	7 E abs	7 5 0 IMM 0			6

【注】\* アドレッシングモードはデスティネーションオペランドの指定 <EAd> です。

《注意事項》	<p>\$xx:3で指定 ビット番号 7 0 &lt;EAd&gt; → レジスタまたはメモリ上のバイトデータ C [ ] ⊕ [ ] → [ ] C</p>
--------	---

## 2.2.22(1) CMP (B)

CMP (CoMPare)		比較																												
<p>〈 オペレーション 〉</p> <p>Rd - (EAs), CCRセット</p>		<p>〈 コンディションコード 〉</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td></tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td></tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td></tr> </table>	I	H	N	Z	V	C	-	-	↑	-	↑	↑	↓	↓	↓	↓	↓	↓										
I	H	N	Z	V	C																									
-	-	↑	-	↑	↑																									
↓	↓	↓	↓	↓	↓																									
<p>〈 アセンブラフォーマット 〉</p> <p>CMP.B &lt;EAs&gt;, Rd</p>		<p>I : 実行前の値が保持されます。</p> <p>H : ビット3にボローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>N : 実行結果が負のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>V : オーバフローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>C : ビット7にボローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p>																												
<p>〈 オペランドサイズ 〉</p> <p>バイト</p>																														
<p>〈 説明 〉</p> <p>汎用レジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってCCRの各ビットをセットまたはクリアします。デスティネーションの内容は変化しません。</p>																														
<p>〈 オペランド形式と実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドressingモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>CMP.B</td><td>#xx:8, Rd</td><td>A</td><td>rd</td><td>IMM</td><td></td><td>2</td></tr> <tr> <td>レジスタ直接</td><td>CMP.B</td><td>Rs, Rd</td><td>1</td><td>C</td><td>rs</td><td>rd</td><td>2</td></tr> </tbody> </table>		アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	CMP.B	#xx:8, Rd	A	rd	IMM		2	レジスタ直接	CMP.B	Rs, Rd	1	C	rs	rd	2	
アドressingモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数																				
		第1バイト	第2バイト	第3バイト		第4バイト																								
イミディエイト	CMP.B	#xx:8, Rd	A	rd	IMM		2																							
レジスタ直接	CMP.B	Rs, Rd	1	C	rs	rd	2																							
<p>〈 注意事項 〉</p>																														

## 2.2.22(2) CMP (W)

C M P (CoMPare)		比較																				
<p>〈 オペレーション 〉</p> <p>R d - R s, C C R セット</p>		<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table>	I	H	N	Z	V	C	-	-	↑	-	↑	↑	↑	↑	↑					
I	H	N	Z	V	C																	
-	-	↑	-	↑	↑	↑	↑	↑														
<p>〈 アセンブラフォーマット 〉</p> <p>C M P, W R s, R d</p>		<p>I : 実行前の値が保持されます。</p> <p>H : ビット11にボローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>Z : 実行結果が0（ゼロ）のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>V : オーバフローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>C : ビット15にボローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p>																				
<p>〈 オペランドサイズ 〉</p> <p>ワード</p>																						
<p>〈 説明 〉</p> <p>汎用レジスタ R d の内容（デスティネーションオペランド）から汎用レジスタ R s の内容（ソースオペランド）を減算し、その結果にしたがって C C R の各ビットをセットまたはクリアします。デスティネーションの内容は変化しません。</p>																						
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行 ステート 数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>CMP, W</td><td>Rs, Rd</td><td>1</td><td>D 0 rs 0 rd</td><td></td><td></td><td>2</td></tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	CMP, W	Rs, Rd	1	D 0 rs 0 rd			2	
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行 ステート 数												
		第1バイト	第2バイト	第3バイト		第4バイト																
レジスタ直接	CMP, W	Rs, Rd	1	D 0 rs 0 rd			2															
<p>〈 注意事項 〉</p>																						

## 2.2.23 D A A

D A A (Decimal Adjust Add)				10進補正																																																													
《 オペレーション 》				《 コンディションコード 》																																																													
R d (10進補正) → R d				I H N Z V C																																																													
				<table border="1" style="width: 100%; text-align: center;"> <tr> <td>—</td><td>—</td><td>*</td><td>—</td><td>↑</td><td>↑</td><td>*</td><td>↑</td> </tr> </table>		—	—	*	—	↑	↑	*	↑																																																				
—	—	*	—	↑	↑	*	↑																																																										
《 アセンブラフォーマット 》				I : 実行前の値が保持されます。																																																													
D A A R d				H : 値を保証しません。																																																													
				N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。																																																													
《 オペランドサイズ 》				Z : 実行結果が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。																																																													
バイト				V : 値を保証しません。																																																													
				C : ビット 7 にキャリが発生したとき “1” にセットされ、それ以外のときは実行前の値が保証されます。																																																													
《 説明 》																																																																	
ADD, ADDX 命令で、4 ビット BCD データを加算した結果が汎用レジスタの内容 (デステイネーションオペランド) およびキャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって汎用レジスタの内容を補正 (00, 06, 60, 66 を加算) します。																																																																	
<table border="1" style="width: 100%; border-collapse: collapse; text-align: center;"> <thead> <tr> <th>補正前の C フラグ</th><th>補正前の 上位 4 ビット</th><th>補正前の H フラグ</th><th>補正前の 下位 4 ビット</th><th>加算される数 (16進数)</th><th>補正後の C フラグ</th></tr> </thead> <tbody> <tr><td>0</td><td>0 ~ 9</td><td>0</td><td>0 ~ 9</td><td>00</td><td>0</td></tr> <tr><td>0</td><td>0 ~ 8</td><td>0</td><td>A ~ F</td><td>06</td><td>0</td></tr> <tr><td>0</td><td>0 ~ 9</td><td>1</td><td>0 ~ 3</td><td>06</td><td>0</td></tr> <tr><td>0</td><td>A ~ F</td><td>0</td><td>0 ~ 9</td><td>60</td><td>1</td></tr> <tr><td>0</td><td>9 ~ F</td><td>0</td><td>A ~ F</td><td>66</td><td>1</td></tr> <tr><td>0</td><td>A ~ F</td><td>1</td><td>0 ~ 3</td><td>66</td><td>1</td></tr> <tr><td>1</td><td>0 ~ 2</td><td>0</td><td>0 ~ 9</td><td>60</td><td>1</td></tr> <tr><td>1</td><td>0 ~ 2</td><td>0</td><td>A ~ F</td><td>66</td><td>1</td></tr> <tr><td>1</td><td>0 ~ 3</td><td>1</td><td>0 ~ 3</td><td>66</td><td>1</td></tr> </tbody> </table>						補正前の C フラグ	補正前の 上位 4 ビット	補正前の H フラグ	補正前の 下位 4 ビット	加算される数 (16進数)	補正後の C フラグ	0	0 ~ 9	0	0 ~ 9	00	0	0	0 ~ 8	0	A ~ F	06	0	0	0 ~ 9	1	0 ~ 3	06	0	0	A ~ F	0	0 ~ 9	60	1	0	9 ~ F	0	A ~ F	66	1	0	A ~ F	1	0 ~ 3	66	1	1	0 ~ 2	0	0 ~ 9	60	1	1	0 ~ 2	0	A ~ F	66	1	1	0 ~ 3	1	0 ~ 3	66	1
補正前の C フラグ	補正前の 上位 4 ビット	補正前の H フラグ	補正前の 下位 4 ビット	加算される数 (16進数)	補正後の C フラグ																																																												
0	0 ~ 9	0	0 ~ 9	00	0																																																												
0	0 ~ 8	0	A ~ F	06	0																																																												
0	0 ~ 9	1	0 ~ 3	06	0																																																												
0	A ~ F	0	0 ~ 9	60	1																																																												
0	9 ~ F	0	A ~ F	66	1																																																												
0	A ~ F	1	0 ~ 3	66	1																																																												
1	0 ~ 2	0	0 ~ 9	60	1																																																												
1	0 ~ 2	0	A ~ F	66	1																																																												
1	0 ~ 3	1	0 ~ 3	66	1																																																												
《 オペランド形式 と 実行ステート数 》																																																																	
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステー ト数																																																										
			第 1 バイト	第 2 バイト	第 3 バイト	第 4 バイト																																																											
レジスタ直接	DAA	Rd	0 F	0 rd			2																																																										
《 注意事項 》																																																																	
上記以外の場合について本命令を実行したときの結果 (汎用レジスタの内容、および C, V, Z, N, H の各フラグ) は保証しません。																																																																	

## 2.2.24 D A S

D A S (Decimal Adjust Subtract)						10進補正								
《 オペレーション 》						《 コンディションコード 》								
R d (10進補正) → R d						I H N Z V C								
						<table border="1"><tr><td>-</td><td>-</td><td>*</td><td>-</td><td>↑</td><td>↑</td><td>*</td><td>-</td></tr></table>	-	-	*	-	↑	↑	*	-
-	-	*	-	↑	↑	*	-							
《 アセンブラフォーマット 》						I : 実行前の値が保持されます。								
D A S R d						H : 値を保証しません。								
《 オペランドサイズ 》						N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。								
バイト						Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。								
						V : 値を保証しません。								
						C : 実行前の値が保持されます。								
《 説明 》														
SUB.B、SUBXおよびNEG命令で、4ビットBCDデータを減算した結果が汎用レジスタ(デスティネーションオペランド)およびキャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって汎用レジスタの内容を補正(00、FA、A0、9Aを加算)します。														
補正前のCフラグ	補正前の上位4ビット	補正前のHフラグ	補正前の下位4ビット	加算される数(16進数)	補正後のCフラグ									
0	0 ~ 9	0	0 ~ 9	00	0									
0	0 ~ 8	1	6 ~ F	FA	0									
1	7 ~ F	0	0 ~ 9	A0	1									
1	6 ~ F	1	6 ~ F	9A	1									
《 オペランド形式と実行ステート数 》														
アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット											
			第1バイト	第2バイト	第3バイト	第4バイト								
レジスタ直接	DAS	Rd	1	F	0	rd	2							
《 注意事項 》														
上記以外の場合について本命令を実行したときの結果(汎用レジスタの内容、およびC、V、Z、N、Hの各フラグ)は保証しません。														

## 2.2.25 DEC

DEC (DECrement)				デクリメント						
〈 オペレーション 〉				〈 コンディションコード 〉						
$R_d - 1 \rightarrow R_d$				I	H	N	Z	V	C	
				-	-	-	-	↑	↑	↑
〈 アセンブラフォーマット 〉				I : 実行前の値が保持されます。						
DEC R <sub>d</sub>				H : 実行前の値が保持されます。						
				N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。						
				Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。						
〈 オペランドサイズ 〉				V : オーバフローが発生したとき (実行前の R <sub>d</sub> の内容が H'80 のとき) "1" にセットされ、それ以外のときは "0" にクリアされます。						
バイト				C : 実行前の値が保持されます。						
〈 説明 〉										
汎用レジスタ R <sub>d</sub> の内容 (デスティネーションオペランド) から "1" を減算し、結果を汎用レジスタ R <sub>d</sub> に格納します。										
〈 オペランド形式 と 実行ステート数 〉										
アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数			
			第1バイト	第2バイト	第3バイト	第4バイト				
レジスタ直接	DEC	R <sub>d</sub>	1	A	0	r <sub>d</sub>	2			
〈 注意事項 〉										


## 2.2.26 DIVXU

D I V X U (DIVide eXtend as Unsigned)		除算
《 オペレーション 》	《 コンディションコード 》	
$R_d \div R_s \rightarrow R_d$	I H N Z V C — — — — ↑ ↑ — —	
《 アセンブラフォーマット 》	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 除数が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 Z : 除数が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。	
《 オペランドサイズ 》		
バイト		

### 《 説明 》

汎用レジスタ  $R_d$  の内容（デスティネーションオペランド）を汎用レジスタ  $R_s$  の内容（ソースオペランド）で除算し、結果を汎用レジスタ  $R_d$  に格納します。 $R_d$  は16ビットレジスタとして、 $R_s$  は8ビットレジスタとして指定してください。

演算は、「16ビット ÷ 8ビット → 商 8ビット 余り 8ビット」として行われます。商は  $R_d$  の下位レジスタ ( $R_d.L$ ) に、余りは上位レジスタ ( $R_d.H$ ) に格納されます。



なお、ゼロ除算またはオーバフローが発生した場合の結果は保証しません。また、オーバフローについては、次ページの《DIVXU命令とオーバフロー》を参照してください。

### 《 オペランド形式 と 実行ステート数 》

アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	
			第1 バイト	第2 バイト	第3 バイト	第4 バイト		
レジスタ直接	DIVXU	$Rs, Rd$	5	1	rs	0	rd	14

## D I V X U (DIVide eXtend as Unsigned)

除算

&lt; DIVXU命令とオーバフロー&gt;

DIVXU命令は、「16ビット÷8ビット→商8ビット 余り8ビット」という機能仕様になっているため、オーバフローを生じる場合があります。

たとえば、「H'FFFF÷H'01→商H'FFFF 余りH'00」となり、商8ビットを超えてしまいます。このような場合は、以下のプログラムによって、オーバフローの発生を防ぐことができます。

DIVXU R0L, R1を行なう場合：

```


MOV.B #H'00, R2H
CMP.B R0L, R1H
BCC L1
DIVXU R0L, R1 (*1)
MOV.B R1L, R2L
BRA L2

L1 MOV.B R1H, R2L (*2)
DIVXU R0L, R2
MOV.B R2H, R1H (*3)
DIVXU R0L, R1
MOV.B R2L, R2H
MOV.B R1L, R2L

L2 RTS (*4)

```

この結果、商（16ビット）はR2に、余り（8ビット）はR1Hに格納されています。



&lt;注意事項&gt;

## 2.2.27 EEPMOV

EEPMOV (MOVE data to EEPROM)	ブロック転送												
<p>〈 オペレーション 〉</p> <pre>if R4L ≠ 0 then     Repeat @R5 + → @R6 +         R4L - 1 → R4L     Until R4L = 0 else next;</pre>	<p>〈 コンディションコード 〉</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table>	I	H	N	Z	V	C	—	—	—	—	—	—
I	H	N	Z	V	C								
—	—	—	—	—	—								
<p>〈 アセンブラフォーマット 〉</p> <pre>EEPMOV</pre>	<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行前の値が保持されます。</p> <p>Z : 実行前の値が保持されます。</p> <p>V : 実行前の値が保持されます。</p> <p>C : 実行前の値が保持されます。</p>												
<p>〈 オペランドサイズ 〉</p> <pre>—</pre>													

### 〈 説明 〉

ブロック転送命令です。R5で示されるメモリ上のデータをR6で示されるメモリへ転送し、R5, R6の値をインクリメント、R4Lの値をデクリメントします。R4Lの内容が0となるまで上記動作を繰り返します。その後、次の命令を実行します。データ転送中は割込みの検出を行いません。

本命令の実行終了時には、R4Lは0を、またR5、R6はそれぞれ（最終アドレス+1）の内容を保持しています。

H8/300シリーズの大容量EEPROMを内蔵したLSIではEEPROM書き込み専用命令として機能します。詳細は当該LSIのハードウェアマニュアルを参照してください。

### 〈 オペランド形式 と 実行ステート数 〉

アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数*
			第1バイト	第2バイト	第3バイト	第4バイト	
—	EEPMOV		7	B	5	C	5 9 8 F 9+4n

\* : R4Lの初期設定値がnの場合です。このとき転送データはnバイトですが、データアクセスは2(n+1)回行われ、このデータアクセスに必要なステート数は4(n+1)です。  
(n = 0, 1, 2 … 255)

### 〈 注意事項 〉

本命令ではまず、R5、R6で示されるメモリのリードを行い、その後、データのブロック転送を行います。

## 2.2.28 INC

INC (INCrement)		インクリメント																				
〈 オペレーション 〉	R d + 1 → R d	〈 コンディションコード 〉 I H N Z V C — — — — ↑ ↑ ↑ —																				
〈 アセンブラフォーマット 〉	INC R d	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : オーバフローが発生 (実行前の R d の内容が H'7F) したとき “1” にセットされ、それ以外のときは “0” にクリアされます。																				
〈 オペランドサイズ 〉	バイト	C : 実行前の値が保持されます。																				
〈 説明 〉		汎用レジスタ R d の内容 (デスティネーションオペランド) に “1” を加算し、結果を汎用レジスタ R d に格納します。																				
〈 オペランド形式 と 実行ステート数 〉		<table border="1"> <thead> <tr> <th rowspan="2">アドレスモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>INC</td> <td>Rd</td> <td>0 A</td> <td>0 rd</td> <td></td> <td></td> <td>2</td> </tr> </tbody> </table>	アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	INC	Rd	0 A	0 rd			2
アドレスモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数											
			第1バイト	第2バイト	第3バイト	第4バイト																
レジスタ直接	INC	Rd	0 A	0 rd			2															
〈 注意事項 〉																						

## 2.2.29 JMP

J M P (JuMP)			無条件ジャンプ																											
〈 オペレーション 〉			〈 コンディションコード 〉																											
実効アドレス→P C			<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td><td></td><td></td></tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td></tr> </table>								I	H	N	Z	V	C					-	-	-	-	-	-	-	-	-	-
I	H	N	Z	V	C																									
-	-	-	-	-	-	-	-	-	-																					
〈 アセンブラフォーマット 〉			<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行前の値が保持されます。</p> <p>Z : 実行前の値が保持されます。</p> <p>V : 実行前の値が保持されます。</p> <p>C : 実行前の値が保持されます。</p>																											
J M P < E A >																														
〈 オペランドサイズ 〉																														
—																														
〈 説明 〉																														
指定された実効アドレスに無条件分岐します。																														
〈 オペランド形式 と 実行ステート数 〉																														
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット								実行 ステート 数																			
			第1 バイト	第2 バイト	第3 バイト	第4 バイト																								
レジスタ間接	JMP	@Rn	5	9	0 rn	0				4																				
絶対アドレス	JMP	@aa:16	5	A	0	0			abs	6																				
メモリ間接	JMP	@@aa:8	5	B		abs				8																				
〈 注意事項 〉																														
分岐先アドレスは必ず偶数になるようにしてください。																														

## 2.2.30 JSR

JSR (Jump to SubRoutine)			サブルーチンジャンプ																							
《 オペレーション 》			《 コンディションコード 》																							
PC → @ - SP 実効アドレス → PC			<table border="1" style="width: 100%; text-align: center;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table>								I	H	N	Z	V	C			-	-	-	-	-	-	-	-
I	H	N	Z	V	C																					
-	-	-	-	-	-	-	-																			
《 アセンブラフォーマット 》			<p>I : 実行前の値が保持されます。      H : 実行前の値が保持されます。      N : 実行前の値が保持されます。      Z : 実行前の値が保持されます。      V : 実行前の値が保持されます。      C : 実行前の値が保持されます。</p>																							
JSR <EA>																										
《 オペランドサイズ 》																										
-																										
《 説明 》																										
PCの内容をリストアードアドレスとしてスタックに退避し、指定された実効アドレスに分岐します。退避されるPCの値は、本命令の直後の命令の先頭アドレスになります。																										
《 オペランド形式 と 実行ステート数 》																										
アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット																							
			第1バイト	第2バイト	第3バイト	第4バイト	実行 ステート 数																			
レジスタ間接	JSR	@Rn	5 D	0 rn 0						6																
絶対アドレス	JSR	@aa:16	5 E	0 0			abs			8																
メモリ間接	JSR	@@aa:8	5 F	abs						8																
《 注意事項 》																										
分岐先アドレスは必ず偶数になるようにしてください。																										

## 2.2.31 LDC

LDC (Load to Control register)			CCR転送																												
<p>《 オペレーション 》            (EAs) → CCR</p>			<p>《 コンディションコード 》</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table>	I	H	N	Z	V	C	↓	↓	↓	↓	↓	↓																
I	H	N	Z	V	C																										
↓	↓	↓	↓	↓	↓																										
<p>《 アセンブラフォーマット 》            LDC &lt;EAs&gt;, CCR</p>			<p>I : ソースオペランドの対応するビットの値が格納されます。</p> <p>H : ソースオペランドの対応するビットの値が格納されます。</p> <p>N : ソースオペランドの対応するビットの値が格納されます。</p> <p>Z : ソースオペランドの対応するビットの値が格納されます。</p> <p>V : ソースオペランドの対応するビットの値が格納されます。</p> <p>C : ソースオペランドの対応するビットの値が格納されます。</p>																												
<p>《 オペランドサイズ 》            バイト</p>																															
<p>《 説明 》</p> <p>ソースオペランドをCCRに転送します。ビット6およびビット4に対しても、他のビットと同様に操作することができます。</p> <p>なお、本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。</p>																															
<p>《 オペランド形式 と 実行ステート数 》</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>LDC</td><td>#xx:8, CCR</td><td>0</td><td>7</td><td>IMM</td><td></td><td>2</td></tr> <tr> <td>レジスタ直接</td><td>LDC</td><td>Rs, CCR</td><td>0</td><td>3</td><td>0</td><td>rs</td><td>2</td></tr> </tbody> </table>			アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	LDC	#xx:8, CCR	0	7	IMM		2	レジスタ直接	LDC	Rs, CCR	0	3	0	rs	2	
アドレッシングモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数																				
			第1バイト	第2バイト	第3バイト	第4バイト																									
イミディエイト	LDC	#xx:8, CCR	0	7	IMM		2																								
レジスタ直接	LDC	Rs, CCR	0	3	0	rs	2																								
<p>《 注意事項 》</p>																															

## 2.2.32(1) MOV (B)

MOV (MOVE data)		転送																				
〈 オペレーション 〉	Rs → Rd	〈 コンディションコード 〉 I H N Z V C — — — — ↑ ↑ 0 —																				
〈 アセンブラフォーマット 〉	MOV.B Rs, Rd	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 転送データが負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 Z : 転送データが 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : 常に “0” にクリアされます。 C : 実行前の値が保持されます。																				
〈 オペランドサイズ 〉	バイト																					
〈 説明 〉		汎用レジスタ Rs の内容を汎用レジスタ Rd へ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。																				
〈 オペランド形式 と 実行ステート数 〉		<table border="1"> <thead> <tr> <th rowspan="2">アドressingモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>MOV.B</td> <td>Rs, Rd</td> <td>0</td> <td>C</td> <td>rs</td> <td>rd</td> <td></td> </tr> </tbody> </table>	アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	MOV.B	Rs, Rd	0	C	rs	rd	
アドressingモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数											
			第1バイト	第2バイト	第3バイト	第4バイト																
レジスタ直接	MOV.B	Rs, Rd	0	C	rs	rd																
〈 注意事項 〉																						

## 2. 2.32(2) M O V (W)

M O V (MOVE data)		転送																				
〈 オペレーション 〉 R s → R d	〈 コンディションコード 〉 <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td></tr><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑ 0 -</td></tr></table>	I	H	N	Z	V	C	-	-	-	-	↑	↑ 0 -									
I	H	N	Z	V	C																	
-	-	-	-	↑	↑ 0 -																	
〈 アセンブラフォーマット 〉 MOV.W Rs, Rd	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、それ以外にときは "0" にクリアされます。 Z : 転送データが 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。																					
〈 オペランドサイズ 〉 ワード																						
〈 説明 〉	汎用レジスタ R s の内容を汎用レジスタ R d へ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。																					
〈 オペランド形式 と 実行ステート数 〉	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1 バイト</th> <th>第2 バイト</th> <th>第3 バイト</th> <th>第4 バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>MOV.W</td> <td>Rs, Rd</td> <td>0</td> <td>D</td> <td>0 rs 0 rd</td> <td></td> <td>2</td> </tr> </tbody> </table>		アドレスングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1 バイト	第2 バイト	第3 バイト	第4 バイト	レジスタ直接	MOV.W	Rs, Rd	0	D	0 rs 0 rd		2
アドレスングモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行 ステート 数											
			第1 バイト	第2 バイト	第3 バイト	第4 バイト																
レジスタ直接	MOV.W	Rs, Rd	0	D	0 rs 0 rd		2															
〈 注意事項 〉																						

## 2.2.32(3) M O V (B)

M O V (MOVE data)								転送
《 オペレーション 》								《 コンディションコード 》
(E A s) → R d								I H N Z V C — — — — ↑ ↑ 0 —
《 アセンブラフォーマット 》								I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 転送データが負のとき “1” にセットされ、それ以外にときは “0” にクリアされます。 Z : 転送データが 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : 常に “0” にクリアされます。 C : 実行前の値が保持されます。
《 オペランドサイズ 》								バイト
《 説明 》								
ソースオペランドの内容を汎用レジスタ R d へ転送します。このとき転送するデータを検査し、その結果を CCR に反映します。								
《 オペランド形式 と 実行ステート数 》								
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット					
			第1 バイト	第2 バイト	第3 バイト	第4 バイト	実行 ステート 数	
イミディエイト	MOV.B	#xx:8, Rd	F	rd	IMM			2
レジスタ間接	MOV.B	@Rs, Rd	6	8	0 rs	rd		4
ディスペレーメント付 レジスタ間接	MOV.B	@(d:16, Rs), Rd	6	E	0 rs	rd	disp	6
ホストインクリメント レジスタ間接	MOV.B	@Rs+, Rd	6	C	0 rs	rd		6
絶対アドレス	MOV.B	@aa:8, Rd	2	rd	abs			4
絶対アドレス	MOV.B	@aa:16, Rd	6	A	0 rd	abs		6
《 注意事項 》								
「MOV.B @R7+, Rd」は、R7 の内容が奇数値となるので使用しないでください。詳細は、「3.2.3 例外処理の動作」またはハードウェアマニュアルを参照してください。								

## 2.2.32(4) M O V (W)

M O V (MOVE data)		転送															
<p>《 オペレーション 》</p> <p>(E A s) → R d</p>		<p>《 コンディションコード 》</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td> </tr> </table>	I	H	N	Z	V	C		-	-	-	-	↑	↑	0	-
I	H	N	Z	V	C												
-	-	-	-	↑	↑	0	-										
<p>《 アセンブラフォーマット 》</p> <p>M O V . W &lt; E A s &gt;, R d</p>		<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 転送データが負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 転送データが 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : 常に "0" にクリアされます。</p> <p>C : 実行前の値が保持されます。</p>															
<p>《 オペランドサイズ 》</p> <p>ワード</p>																	
<p>《 説明 》</p> <p>ソースオペランドの内容を汎用レジスタ R d へ転送します。このとき転送するデータを検査し、その結果を C C R に反映します。</p>																	

《 オペランド形式 と 実行ステート数 》									
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット					実行ステート数	
			第1 バイト	第2 バイト	第3 バイト	第4 バイト			
イミディエイト	MOV.W	#xx:16, Rd	7	9	0	0	rd	IMM	4
レジスタ間接	MOV.W	@Rs, Rd	6	9	0	rs	0	rd	4
ディスペレーメント付 レジスタ間接	MOV.W	@(d:16, Rs), Rd	6	F	0	rs	0	rd	6
ポストインクリメント レジスタ間接	MOV.W	@Rs+, Rd	6	D	0	rs	0	rd	6
絶対アドレス	MOV.W	@aa:16, Rd	6	B	0	0	rd	abs	6

《 注意事項 》	
1)	アドレス < E A s > は必ず偶数になるようにしてください。
2)	「 M O V . W @ R 7 + , R d 」 の機械語は P O P . W R d と同一です。

## 2.2.32(5) MOV (B)

MOV (MOVE data)		転送								
《 オペレーション 》 Rs → (EAd)	《 コンディションコード 》 I H N Z V C <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td></tr></table>	-	-	-	-	↑	↑	0	-	
-	-	-	-	↑	↑	0	-			
《 アセンブラフォーマット 》 MOV, B Rs, <EAd>	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 転送データが 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。									
《 オペランドサイズ 》 バイト										
《 説明 》										
汎用レジスタ Rs の内容 (ソースオペランド) をデスティネーションのロケーションへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。										
《 オペランド形式 と 実行ステート数 》										
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数			
			第1バイト	第2バイト	第3バイト	第4バイト				
レジスタ間接	MOV, B	Rs, @Rd	6	8	1 rd rs		4			
ディスペレーメント付 レジスタ間接	MOV, B	Rs, @ (d:16, Rd)	6	E	1 rd rs	disp	6			
リテラルメント レジスタ間接	MOV, B	Rs, @-Rd	6	C	1 rd rs		6			
絶対アドレス	MOV, B	Rs, @aa:8	3	rs	abs		4			
絶対アドレス	MOV, B	Rs, @aa:16	6	A	8 rs	abs	6			
《 注意事項 》										
1) 「MOV, B Rs, @-R7」は、R7の内容が奇数値となるため使用しないでください。 詳細は、「3.2.3 例外処理の動作」またはハードウェアマニュアルを参照してください。 2) MOV, B RnL, @-Rn または MOV, B RnH, @-Rn を実行すると (実行前の Rn の内容 - 1) の下位 RnL または上位 RnH が転送されます。										

## 2.2.32(6) MOV (W)

MOV (MOVE data)		転送								
《 オペレーション 》 Rs → (E A d)	《 コンディションコード 》 I H N Z V C <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td></tr></table>	-	-	-	-	↑	↑	0	-	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 転送データが 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。
-	-	-	-	↑	↑	0	-			
《 アセンブラフォーマット 》 MOV.W Rs, < E A d >										
《 オペランドサイズ 》 ワード										

### 《 説明 》

汎用レジスタ Rs の内容 (ソースオペランド) をデスティネーションのロケーションへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。

《 オペランド形式 と 実行ステート数 》									
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数
			第1 バイト	第2 バイト	第3 バイト	第4 バイト	第5 バイト	第6 バイト	
レジスタ間接	MOV.W	Rs, @Rd	6	9	1	rd	0	rs	4
ディスペレメント付 レジスタ間接	MOV.W	Rs, @ (d:16, Rd)	6	F	1	rd	0	rs	disp
リザーブド レジスタ間接	MOV.W	Rs, @_Rd	6	D	1	rd	0	rs	6
絶対アドレス	MOV.W	Rs, @aa:16	6	B	8	0	rs	abs	6

### 《 注意事項 》

- アドレス < E A d > は必ず偶数になるようにしてください。
- 「MOV.W Rs, @\_R7」の機械語は PUSH.W Rs と同一です。
- MOV.W Rn, @\_Rn を実行すると (実行前の Rn の内容 - 2) が転送されます。

## 2.2.33 MOVFPE

MOVFPE (MOVE From Peripheral with E clock)		E同期データ転送																				
<p>〈オペレーション〉</p> <p>(E A s) → Rd E同期</p>		<p>〈コンディションコード〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td> </tr> </table>	I	H	N	Z	V	C			—	—	—	—	↑	↑	0	—				
I	H	N	Z	V	C																	
—	—	—	—	↑	↑	0	—															
<p>〈アセンブラフォーマット〉</p> <p>MOVFPE @aa:16, Rd</p>		<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 転送データが負のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>Z : 転送データが0(ゼロ)のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>V : 常に“0”にクリアされます。</p> <p>C : 実行前の値が保持されます。</p>																				
<p>〈オペランドサイズ〉</p> <p>バイト</p>																						
<p>〈説明〉</p> <p>16ビット絶対アドレスで指定されるメモリの内容を、Eクロックに同期したタイミングで汎用レジスタRdに転送します。このとき転送するデータを検査し、結果をCCRに反映します。</p> <p>【注】 Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。</p>																						
<p>〈オペランド形式と実行ステート数〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行 ステート 数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>絶対アドレス</td><td>MOVFPE</td><td>@aa:16, Rd</td><td>6</td><td>A</td><td>4</td><td>rd</td><td>abs</td></tr> </tbody> </table>			アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	絶対アドレス	MOVFPE	@aa:16, Rd	6	A	4	rd	abs
アドレッシングモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行 ステート 数											
			第1バイト	第2バイト	第3バイト	第4バイト																
絶対アドレス	MOVFPE	@aa:16, Rd	6	A	4	rd	abs															
<p>* : 本命令の実行ステート数は、最小で13ステートです。</p>																						
<p>〈注意事項〉</p> <ol style="list-style-type: none"> <li>1) 本命令では、上記以外のアドレッシングモードおよびワードサイズのデータは扱えません。</li> <li>2) 本命令のデータ転送には、9~16ステートを必要とします。ただし、一定ではありません。詳細は、「第4章 基本動作タイミング」を参照してください。</li> </ol>																						

## 2.2.34 MOVTPE

MOVTPE (MOVE To Peripheral with E clock)				E同期データ転送										
⟨ オペレーション ⟩				⟨ コンディションコード ⟩										
Rs → (EA d) E同期				I H N Z V C										
				<table border="1"><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td></tr></table>		-	-	-	-	↑	↑	0	-	
-	-	-	-	↑	↑	0	-							
⟨ アセンブラフォーマット ⟩				I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 転送データが負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 Z : 転送データが 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : 常に “0” にクリアされます。 C : 実行前の値が保持されます。										
MOVTPE Rs, @aa:16														
⟨ オペランドサイズ ⟩														
バイト														
⟨ 説明 ⟩														
汎用レジスタ Rs の内容 (ソースオペランド) を、Eクロックに同期したタイミングで、16ビット絶対アドレスで指定されるデスティネーションのロケーションに転送します。このとき転送するデータを検査し、結果をCCRに反映します。														
【注】 Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。														
⟨ オペランド形式 と 実行ステート数 ⟩														
アドレッシングモード		ニーモニック		オペランド形式		インストラクションフォーマット				実行 ステート 数				
絶対アドレス		MOVTPE		Rs, @aa:16		第1バイト	第2バイト	第3バイト	第4バイト					
						6	A	C	rs	abs	*			
* : 本命令の実行ステート数は、最小で13ステートです。														
⟨ 注意事項 ⟩														
1) 本命令では、上記以外のアドレッシングモードおよびワードサイズのデータは扱えません。 2) 本命令のデータ転送には、9～16ステートを必要とします。ただし、一定ではありません。詳細は、「第4章 基本動作タイミング」を参照してください。														


## 2.2.35 MULXU

MULXU (MULTiply eXtend as Unsigned)		乗算
〈 オペレーション 〉	〈 コンディションコード 〉	
$Rd \times Rs \rightarrow Rd$	I H N Z V C — — — — — — — —	
〈 アセンブラフォーマット 〉	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。	
MULXU Rs, Rd		
〈 オペランドサイズ 〉		
バイト		

### 〈 説明 〉

汎用レジスタ Rd の内容（デスティネーションオペランド）と汎用レジスタ Rs の内容（ソースオペランド）を乗算し、結果を汎用レジスタ Rd に格納します。Rd は16ビットレジスタ（上位8ビットは無視されます）として、Rs は8ビットレジスタとして指定してください。このとき、Rs は Rd の上位または下位レジスタを指定することも可能です。

演算は、8ビット × 8ビット → 16ビットで行われます。



### 〈 オペランド形式 と 実行ステート数 〉

アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	
			第1バイト	第2バイト	第3バイト	第4バイト		
レジスタ直接	MULXU	Rs, Rd	5	0	rs	0	rd	14

### 〈 注意事項 〉

## 2.2.36 NEG

NEG (NEGate)				2進符号反転																					
<p>〈 オペレーション 〉</p> <p><math>0 - R_d \rightarrow R_d</math></p>				<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td></tr> </table>		I	H	N	Z	V	C	-	-	↑	-	↑	↑								
I	H	N	Z	V	C																				
-	-	↑	-	↑	↑																				
<p>〈 アセンブラフォーマット 〉</p> <p>NEG R d</p>				<p>I : 実行前の値が保持されます。</p> <p>H : ビット3にボローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>N : 実行結果が負のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>V : オーバフローが発生した(実行前のR dの内容がH'80)とき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>C : ビット7にボローが発生した(実行前のR dの内容がH'00以外)とき“1”にセットされ、それ以外のときは“0”にクリアされます。</p>																					
<p>〈 オペランドサイズ 〉</p> <p>バイト</p>																									
<p>〈 説明 〉</p> <p>汎用レジスタ R d の内容(デスティネーションオペランド)の2の補数をとり(H'00から減算し)、結果を汎用レジスタ R d に格納します。ただし、実行前の R d の内容が H'80 の場合の結果は H'80 となります。</p>																									
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1 バイト</th> <th>第2 バイト</th> <th>第3 バイト</th> <th>第4 バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>NEG</td> <td>Rd</td> <td>1</td> <td>7</td> <td>8</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>						アドレスングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1 バイト	第2 バイト	第3 バイト	第4 バイト	レジスタ直接	NEG	Rd	1	7	8	rd	2
アドレスングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行 ステート 数																
			第1 バイト	第2 バイト	第3 バイト	第4 バイト																			
レジスタ直接	NEG	Rd	1	7	8	rd	2																		
<p>〈 注意事項 〉</p>																									

## 2.2.37 NOP

NOP (No OPeration)				無操作		
⟨ オペレーション ⟩				⟨ コンディションコード ⟩		
PC + 2 → PC				I H N Z V C — — — — — — — —		
⟨ アセンブラフォーマット ⟩				I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。		
NOP						
⟨ オペランドサイズ ⟩				—		
⟨ 説明 ⟩						
PCのインクリメントのみを行い、次の命令に実行が移ります。CPUの内部状態には影響を与えません。						
⟨ オペランド形式 と 実行ステート数 ⟩						
アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット			実行ステート数
			第1バイト	第2バイト	第3バイト	
—	NOP		0 0	0 0		2
⟨ 注意事項 ⟩						

## 2.2.38 NOT

NOT (NOT=logical complement)				論理反転																					
<p>〈 オペレーション 〉</p> <p><math>\sim R_d \rightarrow R_d</math></p>				<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td> </tr> </table>		I	H	N	Z	V	C		—	—	—	—	↑	↑	0						
I	H	N	Z	V	C																				
—	—	—	—	↑	↑	0																			
<p>〈 アセンブラフォーマット 〉</p> <p>NOT R d</p>				<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p>																					
<p>〈 オペランドサイズ 〉</p> <p>バイト</p>				<p>N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>Z : 実行結果が 0 (ゼロ) のとき (実行前の R d の内容が H'FF のとき) “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>V : 常に “0” にクリアされます。</p> <p>C : 実行前の値が保持されます。</p>																					
<p>〈 説明 〉</p> <p>汎用レジスタ R d の内容 (デスティネーションオペランド) の 1 の補数をとり、結果を汎用レジスタ R d に格納します。</p>																									
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1 バイト</th><th>第2 バイト</th><th>第3 バイト</th><th>第4 バイト</th></tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>NOT</td><td>Rd</td><td>1</td><td>7</td><td>0</td><td>rd</td><td>2</td></tr> </tbody> </table>						アドレスングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1 バイト	第2 バイト	第3 バイト	第4 バイト	レジスタ直接	NOT	Rd	1	7	0	rd	2
アドレスングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1 バイト	第2 バイト	第3 バイト	第4 バイト																			
レジスタ直接	NOT	Rd	1	7	0	rd	2																		
<p>〈 注意事項 〉</p>																									

## 2.2.39 OR

OR (inclusive OR logical)							論理和
〈 オペレーション 〉				〈 コンディションコード 〉			
$Rd \vee (EA_s) \rightarrow Rd$				I	H	N	Z V C
				-	-	-	- ↑ ↑ 0 -
〈 アセンブラフォーマット 〉							
OR <EA_s>, Rd				I : 実行前の値が保持されます。	H : 実行前の値が保持されます。	N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。	Z : 実行結果が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。
〈 オペランドサイズ 〉				V : 常に “0” にクリアされます。	C : 実行前の値が保持されます。		
バイト							
〈 説明 〉							
汎用レジスタ Rd の内容 (デスティネーションオペランド) と、ソースオペランドの論理和をとり、結果を汎用レジスタ Rd に格納します。							
〈 オペランド形式 と 実行ステート数 〉							
アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数
			第1バイト	第2バイト	第3バイト	第4バイト	
イミディエイト	OR	#xx:8, Rd	C	rd	IMM		2
レジスタ直接	OR	Rs, Rd	1	4	rs	rd	2
〈 注意事項 〉							

## 2.2.40 ORC

ORC (inclusive OR Control register)	CCRとの論理和																				
<p>《 オペレーション 》</p> <p>CCR V # IMM → CCR</p>	<p>《 コンディションコード 》</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table>	I	H	N	Z	V	C	↓	↓	↓	↓	↓	↓								
I	H	N	Z	V	C																
↓	↓	↓	↓	↓	↓																
<p>《 アセンブラフォーマット 》</p> <p>ORC # xx : 8 CCR</p>	<p>I : 実行結果の対応するビットの値が格納されます。</p> <p>H : 実行結果の対応するビットの値が格納されます。</p> <p>N : 実行結果の対応するビットの値が格納されます。</p> <p>Z : 実行結果の対応するビットの値が格納されます。</p> <p>V : 実行結果の対応するビットの値が格納されます。</p> <p>C : 実行結果の対応するビットの値が格納されます。</p>																				
<p>《 オペランドサイズ 》</p> <p>バイト</p>																					
<p>《 説明 》</p> <p>CCRの内容とイミディエイトデータの論理和をとり、結果をCCRに格納します。ビット6およびビット4に対しても、他のビットと同様に操作することができます。本命令の実行終了時点では、N M Iを含めてすべての割込みは受け付けられません。</p>																					
<p>《 オペランド形式 と 実行ステート数 》</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>ORC</td> <td>#xx:8, CCR</td> <td>0</td> <td>4</td> <td>IMM</td> <td></td> <td>2</td> </tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	ORC	#xx:8, CCR	0	4	IMM		2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行 ステート 数											
		第1バイト	第2バイト	第3バイト		第4バイト															
イミディエイト	ORC	#xx:8, CCR	0	4	IMM		2														
<p>《 注意事項 》</p>																					

## 2.2.41 POP

POP (POP data)	スタックよりデータ復帰																				
<p>〈 オペレーション 〉</p> <p>@ S P + → R n</p>	<p>〈 コンディションコード 〉</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td> </tr> </table>	I	H	N	Z	V	C			—	—	—	—	↑	↑	0	—				
I	H	N	Z	V	C																
—	—	—	—	↑	↑	0	—														
<p>〈 アセンブラフォーマット 〉</p> <p>POP R n</p>	<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 転送データが負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>Z : 転送データが 0 のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>V : 常に “0” にクリアされます。</p> <p>C : 実行前の値が保持されます。</p>																				
<p>〈 オペランドサイズ 〉</p> <p>ワード</p>																					
〈 説明 〉	<p>スタックから汎用レジスター R n へデータを復帰します。このとき復帰するデータを検査し、その結果を C C R に反映します。</p>																				
〈 オペランド形式 と 実行ステート数 〉	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスингモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>—</td> <td>POP</td> <td>R n</td> <td>6</td> <td>D</td> <td>7 0</td> <td>r n</td> <td>6</td> </tr> </tbody> </table>	アドレスингモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	—	POP	R n	6	D	7 0	r n	6
アドレスингモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
—	POP	R n	6	D	7 0	r n	6														
〈 注意事項 〉	<p>本命令は、MOV.W @ S P +, R n と同一です。</p>																				

## 2.2.42 PUSH

PUSH (PUSH data)	スタックヘデータ退避																				
<p>〈 オペレーション 〉</p> <p>R n → @ - S P</p>	<p>〈 コンディションコード 〉</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td> </tr> </table>	I	H	N	Z	V	C			-	-	-	-	↑	↑	0	-				
I	H	N	Z	V	C																
-	-	-	-	↑	↑	0	-														
<p>〈 アセンブラフォーマット 〉</p> <p>PUSH R n</p>	<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 転送データが負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>Z : 転送データが 0 のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>V : 常に “0” にクリアされます。</p> <p>C : 実行前の値が保持されます。</p>																				
<p>〈 オペランドサイズ 〉</p> <p>ワード</p>																					
<p>〈 説明 〉</p> <p>汎用レジスタ R n の内容をスタックに退避します。このとき退避するデータを検査し、その結果を CCR に反映します。</p>																					
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1 バイト</th> <th>第2 バイト</th> <th>第3 バイト</th> <th>第4 バイト</th> </tr> </thead> <tbody> <tr> <td>—</td> <td>PUSH</td> <td>R n</td> <td>6</td> <td>D</td> <td>F</td> <td>0 rn</td> <td></td> </tr> </tbody> </table>	アドレスングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数	第1 バイト	第2 バイト	第3 バイト	第4 バイト	—	PUSH	R n	6	D	F	0 rn		
アドレスングモード				ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数											
	第1 バイト	第2 バイト	第3 バイト			第4 バイト															
—	PUSH	R n	6	D	F	0 rn															
<p>〈 注意事項 〉</p> <p>本命令は、MOV.W R n, @ - S P と同一です。</p>																					

## 2.2.43 ROTL

ROTL (ROTate Left)		ローテート					
《 オペレーション 》		《 コンディションコード 》					
R d (左ローテート) → R d		I H N Z V C — — — — ↑ ↑ 0 ↑					
《 アセンブラフォーマット 》		I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット 7 の値が格納されます。					
《 オペランドサイズ 》		バイト					
《 説明 》							
汎用レジスタ R d の内容 (デスティネーションオペランド) のビット群を、左方向に 1 ビットローテート (回転) します。ローテートしてシフトアウトしたビットは、ビット 0 に戻り、かつキャリフラグに反映されます。							
《 オペランド形式 と 実行ステート数 》							
アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	ROTL	Rd	1	2	8	rd	2
《 注意事項 》							

## 2.2.44 ROTR

ROTR (ROTate Right)		ローテート												
《 オペレーション 》		《 コンディションコード 》												
$R_d \text{ (右ローテート)} \rightarrow R_d$		<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑ 0 ↑</td> </tr> </table>	I	H	N	Z	V	C	-	-	-	-	↑	↑ 0 ↑
I	H	N	Z	V	C									
-	-	-	-	↑	↑ 0 ↑									
《 アセンブラフォーマット 》		<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : 常に "0" にクリアされます。</p> <p>C : 実行前のビット 0 の値が格納されます。</p>												
《 オペランドサイズ 》														
バイト														
《 説明 》														
<p>汎用レジスタ <math>R_d</math> の内容 (デスティネーションオペランド) のビット群を、右方向に 1 ビットローテート (回転) します。ローテートしてシフトアウトしたビットは、ビット 7 に戻り、かつキャリフラグに反映されます。</p>														
《 オペランド形式 と 実行ステート数 》														
アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数							
第 1 バイト	第 2 バイト	第 3 バイト	第 4 バイト											
レジスタ直接	ROTR	$R_d$	1	3	8	$r_d$	2							
《 注意事項 》														

## 2.2.45 ROTXL


ROTXL (ROTate with eXtend carry Left)				キャリ付ローテート			
《 オペレーション 》				《 コンディションコード 》			
$R_d$ (キャリ付左ローテート) $\rightarrow R_d$				I	H N Z V C		
				- - - -	↑ ↑ 0 ↑		
《 アセンブラフォーマット 》				I : 実行前の値が保持されます。			
ROTXL Rd				H : 実行前の値が保持されます。			
				N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。			
				Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。			
《 オペランドサイズ 》				V : 常に "0" にクリアされます。			
バイト				C : 実行前のビット 7 の値が格納されます。			
《 説明 》							
汎用レジスタ $R_d$ の内容 (デスティネーションオペランド) のビット群を、キャリフラグを含めて左方向に 1 ビットローテート (回転) します。ビット 0 にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。							
《 オペランド形式 と 実行ステート数 》							
アドレスングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	ROTXL	Rd	1	2	0	rd	2
《 注意事項 》							

## 2.2.46 ROTXR

ROTXR (ROTRate with eXtend carry Right)	キャリ付ローテート												
<p>《 オペレーション 》</p> <p><math>R_d</math> (キャリ付右ローテート) <math>\rightarrow R_d</math></p>	<p>《 コンディションコード 》</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑ 0 ↑</td> </tr> </table>	I	H	N	Z	V	C	-	-	-	-	↑	↑ 0 ↑
I	H	N	Z	V	C								
-	-	-	-	↑	↑ 0 ↑								
<p>《 アセンブラフォーマット 》</p> <p>ROTXR Rd</p>	<p>I : 実行前の値が保持されます。</p> <p>H : 実行前の値が保持されます。</p> <p>N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>Z : 実行結果が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>V : 常に “0” にクリアされます。</p> <p>C : 実行前のビット 0 の値が格納されます。</p>												
<p>《 オペランドサイズ 》</p> <p>バイト</p>													

### 《 説明 》

汎用レジスタ  $R_d$  の内容 (デスティネーションオペランド) のビット群を、キャリフラグを含めて右方向に 1 ビットローテート (回転) します。ビット 7 にはキャリフラグの値が入り、ローテートしてソフトアウトしたビットはキャリフラグに格納されます。




### 《 オペランド形式 と 実行ステート数 》

アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	ROTXR	Rd	1	3	0	rd	2

### 《 注意事項 》

## 2.2.47 RTE

RTE (ReTurn from Exception)			例外処理からのリターン																											
< オペレーション > @SP + → CCR @SP + → PC			< コンディションコード > 																											
< アセンブラフォーマット > RTE			I : スタックの内容の対応するビットの値が格納されます。 H : スタックの内容の対応するビットの値が格納されます。 N : スタックの内容の対応するビットの値が格納されます。 Z : スタックの内容の対応するビットの値が格納されます。 V : スタックの内容の対応するビットの値が格納されます。 C : スタックの内容の対応するビットの値が格納されます。																											
< オペランドサイズ > —																														
< 説明 > <p>例外処理から復帰します。スタックからCCRとPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のCCRおよびPCの内容は失われます。</p> <p>なお、CCRはバイトサイズですが、スタックからの復帰はワードサイズ（下位8ビットは無視）で行われます。したがって、本命令によってSPの内容は+4されます。</p>																														
< オペランド形式 と 実行ステート数 >			<table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>—</td> <td>RTE</td> <td></td> <td>5</td> <td>6</td> <td>7</td> <td>0</td> <td>10</td> </tr> </tbody> </table>								アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	—	RTE		5	6	7	0	10
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																							
			第1バイト	第2バイト	第3バイト	第4バイト																								
—	RTE		5	6	7	0	10																							
< 注意事項 >																														

## 2.2.48 RTS

RTS (ReTurn from Subroutine)			サブルーチンリターン															
〈 オペレーション 〉			〈 コンディションコード 〉															
@SP +→ PC			I H N Z V C															
			<table border="1" style="width: 100%;"><tr><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td></tr></table>								—	—	—	—	—	—	—	—
—	—	—	—	—	—	—	—											
〈 アセンブラフォーマット 〉			I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。															
RTS																		
〈 オペランドサイズ 〉																		
—																		
〈 説明 〉																		
サブルーチンから復帰します。スタックからPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のPCの内容は失われます。																		
〈 オペランド形式 と 実行ステート数 〉																		
アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット															
			第1 バイト	第2 バイト	第3 バイト	第4 バイト	実行 ステート 数											
—	RTS	—	5	4	7	0	—	—	—	8								
〈 注意事項 〉																		

## 2.2.49 SHAL


SHAL (Shift Arithmetic Left)				算術シフト			
〈 オペレーション 〉				〈 コンディションコード 〉			
R d (左算術シフト) → R d				I H N Z V C — — — — ↓ ↓ ↑ ↑			
〈 アセンブラフォーマット 〉				I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : オーバフローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。 C : 実行前のビット 7 の値が格納されます。			
〈 オペランドサイズ 〉				バイト			
〈 説明 〉				汎用レジスタ R d の内容 (デスティネーションオペランド) のビット群を、左方向へ算術的に 1 ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット 0 には 0 (ゼロ) が格納されます。			
〈 オペランド形式 と 実行ステート数 〉				<p>The diagram illustrates the shift operation. A horizontal line represents the 32-bit register. An arrow points from the right side of the register towards the left, indicating the direction of the shift. The bit at position 0, labeled <math>b_0</math>, is shown being moved to the leftmost position, labeled MSB (Most Significant Bit). The original bit at position 7, labeled <math>b_7</math>, is now at the far right position, labeled LSB (Least Significant Bit). An arrow also points to this new bit <math>b_7</math>. Below the register, the label 'C' is positioned under the first bit, indicating it is set to 1.</p>			
アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット				
レジスタ直接	SHAL	Rd	第1バイト	第2バイト	第3バイト	第4バイト	実行ステート数
			1	0	8	rd	2
〈 注意事項 〉				本命令と SHL L 命令とでは、オーバフローフラグの動作が異なります。			

## 2.2.50 SHAR

SHAR (Shift Arithmetic Right)		算術シフト
〈 オペレーション 〉		〈 コンディションコード 〉
$R_d$ (右算術シフト) $\rightarrow R_d$		I H N Z V C — — — — ↑ ↑ 0 ↑
〈 アセンブラフォーマット 〉		I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット 0 の値が格納されます。
〈 オペランドサイズ 〉		バイト

### 〈 説明 〉

汎用レジスタ  $R_d$  の内容 (デスティネーションオペランド) のビット群を、右方向へ算術的に 1 ビットシフトします。シフトアウトしたビットは C フラグに格納され、ビット 7 にはシフト処理前のビット 7 がセットされます。ビット 7 は変化しないので、符号変化は起りません。



### 〈 オペランド形式 と 実行ステート数 〉

アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	SHAR	Rd	1	1	8	rd	2

### 〈 注意事項 〉

## 2.2.51 S H L L


S H L L (Shift Logical Left)				論理シフト			
《 オペレーション 》				《 コンディションコード 》			
$R_d \text{ (左論理シフト)} \rightarrow R_d$				I H N Z V C - - - - ↑ ↑ 0 ↑			
《 アセンブラフォーマット 》				I : 実行前の値が保持されます。 H : 実行前の値が保持されます。			
SHLL Rd				N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。			
《 オペランドサイズ 》				V : 常に "0" にクリアされます。 C : 実行前のビット 7 の値が格納されます。			
バイト							
《 説明 》							
汎用レジスタ $R_d$ の内容 (デスティネーションオペランド) のビット群を、左方向へ 1 ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット 0 には 0 (ゼロ) が格納されます。							
《 オペランド形式 と 実行ステート数 》							
アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット			実行ステート数	
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	SHLL	Rd	1 0	0 rd			2
《 注意事項 》					本命令と S H A L 命令とでは、オーバフローフラグの動作が異なります。		

## 2.2.52 SHLR

SHLR (Shift Logical Right)		論理シフト								
《オペレーション》 Rd (右論理シフト) → Rd	《コンディションコード》 I H N Z V C <table border="1"><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>0</td><td>↑</td><td>0</td><td>↑</td></tr></table>	-	-	-	-	0	↑	0	↑	I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 常に "0" にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット 0 の値が格納されます。
-	-	-	-	0	↑	0	↑			
《アセンブラフォーマット》 SHLR Rd										
《オペランドサイズ》 バイト										

### 《説明》

汎用レジスタ Rd の内容 (デスティネーションオペランド) のビット群を、右方向へ 1 ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット 7 には 0 (ゼロ) が格納されます。



### 《オペランド形式と実行ステート数》

アドレスモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	SHLR	Rd	1	1	0	rd	2

### 《注意事項》

## 2.2.53 SLEEP

SLEEP (SLEEP)				低消費電力状態命令					
〈 オペレーション 〉 プログラム実行状態→低消費電力状態				〈 コンディションコード 〉					
				I	H	N	Z	V	C
				-	-	-	-	-	-
〈 アセンブラフォーマット 〉 SLEEP				I : 実行前の値が保持されます。					
				H : 実行前の値が保持されます。					
				N : 実行前の値が保持されます。					
				Z : 実行前の値が保持されます。					
〈 オペランドサイズ 〉 —				V : 実行前の値が保持されます。					
				C : 実行前の値が保持されます。					
〈 説明 〉									
SLEEP命令を実行すると、CPUは低消費電力状態になります。低消費電力状態では、CPUの内部状態は保持され、命令の実行を停止し、例外処理要求の発生を待ち続けます。例外処理要求が発生すると、低消費電力状態は解除され、CPUは例外処理を開始します。このときNMI以外の割込み要求では、CPU側で割込みがマスクされている（I = 1）場合、低消費電力状態は解除されません。									
〈 オペランド形式 と 実行ステート数 〉									
アレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステー ト 数		
			第1バイト	第2バイト	第3バイト	第4バイト			
—	SLEEP	—	0	1	8	0	2		
〈 注意事項 〉									
低消費電力状態については、当該LSIのハードウェアマニュアルを参照してください。									

## 2.2.54 STC

S T C (STore from Control register)			CCR 転送				
《 オペレーション 》			《 コンディションコード 》				
CCR → R d			I H N Z V C — — — — — — — —				
《 アセンブラフォーマット 》			I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。				
S T C CCR, R d							
《 オペランドサイズ 》							
バイト							
《 説明 》							
CCR の内容を汎用レジスタ R d に転送します。ビット 6 およびビット 4 についても他のビットと同様に扱うことができます。							
《 オペランド形式 と 実行ステート数 》							
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行 ステート 数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	STC	CCR, Rd	0	2	0	rd	2
《 注意事項 》							

## 2. 2.55(1) S U B (B)

S U B (SUBtract binary)				2進減算																					
<p>〈 オペレーション 〉</p> <p><math>R_d - R_s \rightarrow R_d</math></p>				<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td> </tr> </table>		I	H	N	Z	V	C	-	-	↑	-	↑	↑								
I	H	N	Z	V	C																				
-	-	↑	-	↑	↑																				
<p>〈 アセンブラフォーマット 〉</p> <p>S U B, B R s, R d</p>				<p>I : 実行前の値が保持されます。</p> <p>H : ビット3にボローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>N : 実行結果が負のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>Z : 実行結果が0（ゼロ）のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>V : オーバフローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>C : ビット7にボローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p>																					
<p>〈 オペランドサイズ 〉</p> <p>バイト</p>																									
<p>〈 説明 〉</p> <p>汎用レジスタ <math>R_d</math> の内容（デスティネーションオペランド）から汎用レジスタ <math>R_s</math> の内容（ソースオペランド）を減算し、結果を <math>R_d</math> に格納します。</p>																									
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドressingモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>S U B, B</td><td>R s, R d</td><td>1</td><td>8</td><td>r s</td><td>r d</td><td>2</td></tr> </tbody> </table>						アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	S U B, B	R s, R d	1	8	r s	r d	2
アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	S U B, B	R s, R d	1	8	r s	r d	2																		
<p>〈 注意事項 〉</p> <p>本命令は汎用レジスタ間の減算のみ可能ですが、汎用レジスタの内容とイミディエイトデータの減算はSUBX,B命令を使用することにより実現できます。この場合、「SUBX,B #xx:8,Rd」を実行する前に、Zフラグを“1”にセットし、Cフラグを“0”にクリアしてください。また、イミディエイト値#IMM≠0の場合、次のプログラム例も使用できます。</p> <p>(1) ORC #H'05,CCR SUBX #(IMM-1),Rd</p> <p>(2) ADD # (0-IMM),Rd XORC #H'01,CCR</p>																									

## 2.2.55(2) SUB (W)

SUB (SUBtract binary)				2進減算																					
<p>〈 オペレーション 〉</p> <p><math>R_d - R_s \rightarrow R_d</math></p>				<p>〈 コンディションコード 〉</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td> </tr> </table>		I	H	N	Z	V	C	-	-	↑	-	↑	↑								
I	H	N	Z	V	C																				
-	-	↑	-	↑	↑																				
<p>〈 アセンブラフォーマット 〉</p> <p>SUB.W Rs, Rd</p>				<p>I : 実行前の値が保持されます。</p> <p>H : ビット11にボローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>Z : 実行結果が0（ゼロ）のとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>V : オーバフローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p> <p>C : ビット15にボローが発生したとき “1” にセットされ、それ以外のときは “0” にクリアされます。</p>																					
<p>〈 オペランドサイズ 〉</p> <p>ワード</p>																									
<p>〈 説明 〉</p> <p>汎用レジスタ Rd の内容（デスティネーションオペランド）から汎用レジスタ Rs の内容（ソースオペランド）を減算し、結果を Rd に格納します。</p>																									
<p>〈 オペランド形式 と 実行ステート数 〉</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスингモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SUB.W</td> <td>Rs, Rd</td> <td>1</td> <td>9</td> <td>0 rs 0 rd</td> <td></td> <td>2</td> </tr> </tbody> </table>						アドレスингモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SUB.W	Rs, Rd	1	9	0 rs 0 rd		2
アドレスингモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	SUB.W	Rs, Rd	1	9	0 rs 0 rd		2																		
<p>〈 注意事項 〉</p>																									

## 2.2.56 SUBS

SUBS (SUBtract with Sign extention)			アドレスデータ 2進減算															
《 オペレーション 》			《 コンディションコード 》															
Rd - 1 → Rd Rd - 2 → Rd			I H N Z V C															
			<table border="1"><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td></tr></table>								-	-	-	-	-	-	-	-
-	-	-	-	-	-	-	-											
《 アセンブラフォーマット 》			I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。															
SUBS #1, Rd SUBS #2, Rd																		
《 オペランドサイズ 》																		
ワード																		
《 説明 》																		
汎用レジスタ Rd の内容 (デスティネーションオペランド) からイミディエイトの 1 または 2 を減算します。 SUB 命令と異なり、コンディションコードは実行前の値が保持されます。																		
《 オペランド形式 と 実行ステート数 》																		
アドressingモード	ニーモック	オペランド形式	インストラクションフォーマット				実行ステート数											
			第1 バイト	第2 バイト	第3 バイト	第4 バイト												
レジスタ直接	SUBS	#1, Rd	1 B	0 0 rd			2											
レジスタ直接	SUBS	#2, Rd	1 B	8 0 rd			2											
《 注意事項 》																		
本命令では、バイトサイズのデータは扱えません。																		

## 2.2.57 SUBX

SUBX (SUBtract with eXtend carry)				キャリ付減算												
《 オペレーション 》		《 コンディションコード 》														
$R_d - (EAs) - C \rightarrow R_d$		<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td> </tr> </table>			I	H	N	Z	V	C	-	-	↑	-	↑	↑
I	H	N	Z	V	C											
-	-	↑	-	↑	↑											
《 アセンブラフォーマット 》		<p>I : 実行前の値が保持されます。</p> <p>H : ビット3にボローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>N : 実行結果が負のとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき実行前の値が保持されます。それ以外のときは“0”にクリアされます。</p> <p>V : オーバフローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p> <p>C : ビット7にボローが発生したとき“1”にセットされ、それ以外のときは“0”にクリアされます。</p>														
《 オペランドサイズ 》		<p>バイト</p>														
《 説明 》		<p>汎用レジスタ <math>R_d</math> の内容(デスティネーションオペランド)からソースオペランドとキャリフラグの値を減算し、結果を <math>R_d</math> に格納します。</p>														
《 オペランド形式 と 実行ステート数 》																
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット			実行ステート数										
			第1バイト	第2バイト	第3バイト		第4バイト									
イミディエイト	SUBX	#xx:8, Rd	B	rd	IMM		2									
レジスタ直接	SUBX	Rs, Rd	1	E	rs	rd	2									
《 注意事項 》																

## 2.2.58 XOR

XOR (eXclusive OR logical)		排他的論理和
〈 オペレーション 〉		〈 コンディションコード 〉
$Rd \oplus (EA_s) \rightarrow Rd$		I H N Z V C — — — — ↑ ↑ 0 —
〈 アセンブラフォーマット 〉		I : 実行前の値が保持されます。 H : 実行前の値が保持されます。 N : 実行結果が負のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 Z : 実行結果が 0 (ゼロ) のとき “1” にセットされ、それ以外のときは “0” にクリアされます。 V : 常に “0” にクリアされます。 C : 実行前の値が保持されます。
〈 オペランドサイズ 〉		バイト

### 〈 説明 〉

汎用レジスタ  $Rd$  の内容 (デスティネーションオペランド) とソースオペランドの排他的論理和を取り、結果を  $Rd$  に格納します。

インストラクションフォーマット						実行ステート数	
アドレッシングモード	ニーモニック	オペランド形式	第1バイト	第2バイト	第3バイト	第4バイト	
イミディエイト	XOR	#xx:8, Rd	D	rd	IMM		2
レジスタ直接	XOR	Rs, Rd	1	5	rs	rd	2


### 〈 注意事項 〉

## 2.2.59 XORC

XORC (eXclusive OR Control register)			CCRとの排他的論理和																											
《 オペレーション 》			《 コンディションコード 》																											
CCR $\oplus$ # IMM → CCR			<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>H</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td><td></td><td></td></tr> <tr> <td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td></tr> </table>								I	H	N	Z	V	C					↑	↑	↑	↑	↑	↑	↑	↑	↑	↑
I	H	N	Z	V	C																									
↑	↑	↑	↑	↑	↑	↑	↑	↑	↑																					
《 アセンブラフォーマット 》			<p>I : 実行結果の対応するビットの値が格納されます。</p> <p>H : 実行結果の対応するビットの値が格納されます。</p> <p>N : 実行結果の対応するビットの値が格納されます。</p> <p>Z : 実行結果の対応するビットの値が格納されます。</p> <p>V : 実行結果の対応するビットの値が格納されます。</p> <p>C : 実行結果の対応するビットの値が格納されます。</p>																											
《 オペランドサイズ 》																														
バイト																														
《 説明 》																														
CCRの内容とイミディエイトデータとの排他的論理和をとり、結果をCCRに格納します。ビット6およびビット4に対しても、他のビットと同様に操作することができます。本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。																														
《 オペランド形式 と 実行ステート数 》																														
アドressingモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																							
			第1バイト	第2バイト	第3バイト	第4バイト																								
イミディエイト	XORC	#xx:8, CCR	0	5	IMM					2																				
《 注意事項 》																														

## 2.3 オペレーションコードマップ

表 2.1 にオペレーションコードマップを示します。表 2.1 では、命令コードの第 1 バイト（第 1 ワードのビット 15～8）についてのみ示しています。



第 2 バイトの最上位ビット（命令コードの第 1 ワードのビット 7）が 0 の場合を示します。

第 2 バイトの最上位ビット（命令コードの第 1 ワードのビット 7）が 1 の場合を示します。

表 2.1 オペレーションコードマップ

HI	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F	
0	NOP	SLEEP	STC	LDC	ORC	XORC	ANDC	LDC	ADD	INC	ADDS	MOV	ADDX	DAA			
1	SHL	SHR	SHL	SHR	ROTX	ROTR	ROTX	ROTR	AND	NOT	NEG	SUB	DEC	SUBS	CMP	SUBX	DAS
2																	
3																	
4	BRA	BRN	BHI	BLS	BCC	BCS	BNE	BEQ	BVC	BVS	BPL	BMI	BGE	BLT	BGT	BLE	
5	MULXU	DIVXU			RTS	BSR	RTE				JMP					JSR	
6	BSET	BNOT	BCLR	BTST							BST	BST					
7					BOR	BXOR	BAND	BLD	BLOR	BLXOR	BLAND	BLID	MOV	EEPMOV		ビット操作命令	
8													ADD				
9													ADDX				
A													CMP				
B													SUBX				
C													OR				
D													XOR				
E													AND				
F													MOV				

【注】・MOVPEおよびMOVTP6の命令コードの第 1 バイト、および第 2 バイトの最高位ビット（第 1 ワードのビット 15～7）は、MOV 命令と共通です。  
PUSH, POP 命令の機械語は MOV 命令と同一です。詳細は、「2.2 各命令の説明」を参照してください。

## 2.4 命令セット一覧表

表2.2 命令セット一覧(1)

モード	オペレンド	アドレッシングモード/命令長(バイト)				オペレーション	コンディションコード											
		#xx:8/16	Rn	@Rn	@(d:16, Rn)		@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@@aa	-	I	H	N	Z	V	C	
MOV	B #xx:8, Rd	B	2									-	†	†	0	-	2	
	MOV, B Rs, Rd	B	2									RS8→Rd8	-	-	†	0	-	2
	MOV, B @Rs, Rd	B		2								RS16→Rd8	-	-	†	0	-	4
	MOV, B @(d:16, Rs), Rd	B		4								(d:16, Rs16)→Rd8	-	-	†	0	-	6
	MOV, B @Rs+, Rd	B			2							Rs16→Rd8	-	-	†	0	-	6
												Rs16+1→Rs16			†	0	-	6
	MOV, B @aa:8, Rd	B				2						@aa:8→Rd8	-	-	†	0	-	4
	MOV, B @aa:16, Rd	B				4						@aa:16→Rd8	-	-	†	0	-	6
	MOV, B Rs, @Rd	B		2								Rs8→@Rd16	-	-	†	0	-	4
	MOV, B Rs, @(d:16, Rd)	B		4								Rs8→@(d:16, Rd16)	-	-	†	0	-	6
	MOV, B Rs, @-Rd	B			2							Rd16-1→Rd16	-	-	†	0	-	6
	MOV, B Rs, @aa:8	B				2						Rs8→@Rd16			†	0	-	6
	MOV, B Rs, @aa:16	B			4							@aa:8→Rd8	-	-	†	0	-	4
	MOV, W #xx:16, Rd	W	4									Rs8→@aa:16	-	-	†	0	-	6
	MOV, W Rs, Rd	W		2								#xx:16→Rd16	-	-	†	0	-	4
	MOV, W @Rs, Rd	W		2								Rs16→Rd16	-	-	†	0	-	2
	MOV, W @Rs+, Rd	W		4								@Rs16→Rd16	-	-	†	0	-	4
	MOV, W @aa:16, Rd	W			2							Rs16+2→Rs16			†	0	-	6
	MOV, W Rs, @Rd	W		2								@aa:16→Rd16	-	-	†	0	-	6
	MOV, W Rs, @(d:16, Rd)	W		4								Rs16→@Rd16	-	-	†	0	-	6
	MOV, W Rs, @aa:16	W			4							Rs16→@(d:16, Rd16)	-	-	†	0	-	6

表2.2 命令セット一覧(2)

ニーモニック	サイズ	アドレスシングモード／命令長(バイト)				オペレーション				コンディショナルコード								
		#xx:8/16	Rn	@Rn	@(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@@aa	-	Rd16-2→Rd16	-	H	N	Z	V	C	
MOV	MOV.W Rs, @-Rd	W				2					Rs16→@Rd16	-	-	†	†	0	-	6
	MOV.W Rs, @aa:16	W				4					Rs16→@aa:16	-	-	†	†	0	-	6
POP	POP Rd	W				2					@SP→Rd16	-	-	†	†	0	-	6
PUSH	PUSH Rs	W				2					SP+2→SP	-	-	†	†	0	-	6
MOVFP	MOVFP @aa:16, Rd	B				4					SP-2→SP	-	-	†	†	0	-	6
MOVTP	MOVTP @aa:16	B				4					RS16→@SP	-	-	†	†	0	-	5
ADD	ADD.B #xx:8, Rd	B	2			2					@aa:16→Rd (E同期)	-	-	†	†	0	-	5
	ADD.B Rs, Rd	B	2			2					Rs→@aa:16 (E同期)	-	-	†	†	0	-	5
ADDX	ADDX.B #xx:8, Rd	B	2			2					Rd8+#xx:8→Rd8	-	-	†	†	1	†	2
ADDS	ADDS.W #1, Rd	W	2			2					Rd8-Rs8→Rd8	-	-	†	†	1	†	2
	ADDS.W #2, Rd	W	2			2					Rd16+Rs16→Rd16	-	-	①	†	1	†	2
	INC.B Rd	B	2			2					Rd8+Rs16→Rd16	-	-	†	†	1	†	2
DAA	DAA.B Rd	B	2			2					Rd8+#xx:8+C→Rd8	-	-	†	†	②	†	2
SUB	SUB.B Rs, Rd	B	2			2					Rd8+Rs8+C→Rd8	-	-	†	†	②	†	2
SUBX	SUBX.B #xx:8, Rd	B	2			2					Rd16+1→Rd16	-	-	-	-	-	-	2
	SUBX.B Rs, Rd	B	2			2					Rd16+2→Rd16	-	-	-	-	-	-	2
											Rd8+1→Rd8	-	-	†	†	-	-	2
											Rd8 10進補正→Rd8	-	*	†	†	* ③	2	
											Rd8-Rs8→Rd8	-	†	†	†	†	†	2
											Rd16-Rs16→Rd16	-	①	†	†	†	†	2
											Rd8-#xx:8-C→Rd8	-	†	†	②	†	†	2
											Rd8-Rs8-C→Rd8	-	†	†	②	†	†	2

表2.2 命令セツト一覧(3)

モード		アドレスシングモード / 命令長 (バイト)		オペレーション		コンディションコード		実行ステータス*	
サ	イ	#xx:8/16	Rn	@Rn	@(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@aa -
SUBS	W #1, Rd	W	2						Rd16-1→Rd16
	SUBS, W #2, Rd	W	2						Rd16-2→Rd16
DEC	DEC, B Rd	B	2						Rd8-1→Rd8
DAS	DAS, B Rd	B	2						Rd8 10進補正→Rd8
NEG	NEG, B Rd	B	2						0-Rd→Rd
CMP	CMP, B #xx:8, Rd	B	2						Rd8-#xx:8
	CMP, B Rs, Rd	B	2						Rd8-Rs8
	CMP, W Rs, Rd	W	2						Rd16-Rs16
MULXU	MULXU, B Rs, Rd	B	2						Rd8×Rs8→Rd16
	DIVXU	01VXU, B Rs, Rd	B	2					Rd16÷Rs8→Rd16
AND	AND, B #xx:8, Rd	B	2						(RdH:余り, RdL:商)
	AND, B Rs, Rd	B	2						Rd8∧Rs8→Rd8
OR	OR, B #xx:8, Rd	B	2						Rd8∨#xx:8→Rd8
	OR, B Rs, Rd	B	2						Rd8∨Rs8→Rd8
XOR	XOR, B #xx:8, Rd	B	2						Rd8⊕#xx:8→Rd8
	XOR, B Rs, Rd	B	2						Rd8⊕Rs8→Rd8
NOT	NOT, B Rd	B	2						RD→Rd
SHAL	SHAL, B Rd	B	2						- - - - -

表2.2 命令セット一覧(4)

一一モード		アドレスシングモード／命令長(バイト)										コマンディションコード									
サブ	#xx:8/16	Rn	@Rn	@(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@@aa	-	オペレーション					I	H	N	Z	V	C	実行ステップ数*
SHAR	SHAR, B Rd	B	2						-		-	-	↑	↑	0	↑	0	↑	2		
SHLL	SHLL, B Rd	B	2						-		-	-	↑	↑	0	↑	0	↑	2		
SHLR	SHLR, B Rd	B	2						-		-	-	↑	↑	0	↑	0	↑	2		
ROTXL	ROTXL, B Rd	B	2						-		-	-	↑	↑	0	↑	0	↑	2		
ROTYR	ROTYR, B Rd	B	2						-		-	-	↑	↑	0	↑	0	↑	2		
ROTLL	ROTLL, B Rd	B	2						-		-	-	↑	↑	0	↑	0	↑	2		
ROTR	ROTR, B Rd	B	2						-		-	-	↑	↑	0	↑	0	↑	2		
BSET	BSET #xx:3, Rd	B	2						-		-	-	-	-	-	-	-	-	2		
BSET	BSET #xx:3, @Rd	B	4						-		-	-	-	-	-	-	-	-	8		

表 2.2 命令セット一覧(5)

モード	オペレーティングモード/命令長(バイト)	コマンド								実行 アドレス 数*
		#xx:8/16	Rn	@Rn	#(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@@aa	
BSET #xx:3, @aa:8	B						4		(#xx:3 of @aa:8)→1	-
BSET Rn, Rd	B	2							(Rn8 of Rd8)→1	-
BSET Rn, @Rd	B		4						(Rn8 of @Rd16)→1	-
BSET Rn, @aa:8	B					4			(Rn8 of @aa:8)→1	-
BCLR #xx:3, Rd	B	2							(#xx:3 of Rd8)→0	-
BCLR #xx:3, @Rd	B		4						(#xx:3 of @Rd16)→0	-
BCLR #xx:3, @aa:8	B					4			(#xx:3 of @aa:8)→0	-
BCLR Rn, Rd	B	2							(Rn8 of Rd8)→0	-
BCLR Rn, @Rd	B		4						(Rn8 of @Rd16)→0	-
BCLR Rn, @aa:8	B					4			(Rn8 of @aa:8)→0	-
BNOT #xx:3, Rd	B	2							(#xx:3 of Rd8)→(#xx:3 of Rd8)	-
BNOT #xx:3, @Rd	B	4							(#xx:3 of @Rd16)	-
BNOT #xx:3, @aa:8	B					4			(#xx:3 of @aa:8)	-
BNOT Rn, Rd	B	2							(#xx:3 of @Rd16)→(#xx:3 of @Rd16)	-
BNOT Rn, @Rd	B		4						(#xx:3 of @aa:8)	-
BNOT Rn, @aa:8	B					4			(Rn8 of Rd8)→(Rn8 of Rd8)	-
BNOT Rn, Rd	B	2							(Rn8 of @Rd16)→(Rn8 of @Rd16)	-
BNOT Rn, @aa:8	B		4						(Rn8 of @aa:8)→(Rn8 of @aa:8)	-
BTST #xx:3, Rd	B		2				4		(#xx:3 of Rd8)→2	-
BTST #xx:3, @Rd	B			4					(#xx:3 of @Rd16)→2	-
BTST #xx:3, @aa:8	B					4			(#xx:3 of @aa:8)→2	-
BTST Rn, Rd	B		2						(Rn8 of Rd8)→2	-

表 2.2 命令セット一覧(6)

一一モニック	サズ	アドレッシングモード／命令長(バイト)						オペレーション						コンディショナルコード						
		#xx:8/16	Rn	@Rn	@(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@@aa	-	(Rn8 of @Rd16)→Z	-	-	H	N	Z	V	C	実行ステップ数*	
BST	BST Rn, @Rd	B	4								(Rn8 of @Rd16)→Z	-	-	-	-	-	-	-	6	
	BST Rn, @aa:8	B					4				(Rn8 of @aa:8)→Z	-	-	-	-	-	-	-	6	
BLD	BLD #xx:3, Rd	B	2								(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	2	
	BLD #xx:3, @Rd	B	4								(#xx:3 of @Rd16)→C	-	-	-	-	-	-	-	6	
	BLD #xx:3, @aa:8	B									(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	6	
BILD	BILD #xx:3, Rd	B	2					4			(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	2	
	BILD #xx:3, @Rd	B	4								(#xx:3 of @Rd16)→C	-	-	-	-	-	-	-	2	
	BILD #xx:3, @aa:8	B									(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	6	
BST	BST #xx:3, Rd	B	2						4		C→(#xx:3 of Rd8)	-	-	-	-	-	-	-	2	
	BST #xx:3, @Rd	B	4								C→(#xx:3 of @Rd16)	-	-	-	-	-	-	-	6	
	BST #xx:3, @aa:8	B									C→(#xx:3 of @aa:8)	-	-	-	-	-	-	-	6	
BIST	BIST #xx:3, Rd	B	2							4		C→(#xx:3 of Rd8)	-	-	-	-	-	-	-	2
	BIST #xx:3, @Rd	B	4								C→(#xx:3 of @Rd16)	-	-	-	-	-	-	-	6	
	BIST #xx:3, @aa:8	B									C→(#xx:3 of @aa:8)	-	-	-	-	-	-	-	6	
BAND	BAND #xx:3, Rd	B	2							4		CΛ(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	2
	BAND #xx:3, @Rd	B	4								CΛ(#xx:3 of @Rd16)→C	-	-	-	-	-	-	-	6	
	BAND #xx:3, @aa:8	B									CΛ(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	6	
BIAND	BIAND #xx:3, Rd	B	2							4		CΛ(#xx:3 of @Rd16)→C	-	-	-	-	-	-	-	6
	BIAND #xx:3, @Rd	B	4								CΛ(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	6	
	BIAND #xx:3, @aa:8	B									CΛ(#xx:3 of @Rd16)→C	-	-	-	-	-	-	-	6	
BOR	BOR #xx:3, Rd	B	2							4		CΛ(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	2
	BOR #xx:3, @Rd	B	4								CΛ(#xx:3 of @Rd16)→C	-	-	-	-	-	-	-	6	
	BOR #xx:3, @aa:8	B									CΛ(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	6	

表2.2 命令セット一覧(7)

二-モニック	サ イ ズ	アドレッシングモード／命令長(バイト)				オペレーション	コンディションコード				実行 スルト 数*					
		#xx:8/16	Rn	@d:16, Rn	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@aa	-	I	H	N	Z	V	C	
B1OR	B1OR #xx:3, Rd	B	2							CV (#xx:3 of Rd8) → C	-	-	-	-	-	2
	B1OR #xx:3, @Rd	B	4							CV (#xx:3 of @Rd16) → C	-	-	-	-	-	1
	B1OR #xx:3, @aa:8	B								CV (#xx:3 of @aa:8) → C	-	-	-	-	-	6
BXOR	BXOR #xx:3, Rd	B	2							C⊕(#xx:3 of Rd8) → C	-	-	-	-	-	2
	BXOR #xx:3, @Rd	B	4							C⊕(#xx:3 of @Rd16) → C	-	-	-	-	-	6
	BXOR #xx:3, @aa:8	B								C⊕(#xx:3 of @aa:8) → C	-	-	-	-	-	6
BIXOR	BIXOR #xx:3, Rd	B	2							C⊕(#xx:3 of Rd8) → C	-	-	-	-	-	2
	BIXOR #xx:3, @Rd	B	4							C⊕(#xx:3 of @Rd16) → C	-	-	-	-	-	6
	BIXOR #xx:3, @aa:8	B								C⊕(#xx:3 of @aa:8) → C	-	-	-	-	-	6
Bcc	BRA d:8 (BT d:8)	-								PC→PC+d:8	-	-	-	-	-	4
	BRN d:8 (BF d:8)	-								PC→PC-2	-	-	-	-	-	4
	BHI d:8	-								if condition CVZ=0	-	-	-	-	-	4
	BLS d:8	-								is true then CVZ=1	-	-	-	-	-	4
	BCC d:8 (BHS d:8)	-								PC→PC+d:8	C=0	-	-	-	-	4
	BCS d:8 (BLO d:8)	-								else next;	C=1	-	-	-	-	4
	BNE d:8	-								Z=0	-	-	-	-	-	4
	BEQ d:8	-								Z=1	-	-	-	-	-	4
	BVC d:8	-								V=0	-	-	-	-	-	4
	BVS d:8	-								V=1	-	-	-	-	-	4
	BPL d:8	-								N=0	-	-	-	-	-	4
	BMI d:8	-								N=1	-	-	-	-	-	4
	BGE d:8	-								N⊕V=0	-	-	-	-	-	4
	BLT d:8	-								N⊕V=1	-	-	-	-	-	4
	BGT d:8	-								Z∨(N⊕V)=0	-	-	-	-	-	4
	BLE d:8	-								Z∨(N⊕V)=1	-	-	-	-	-	4

表2.2 命令セット一覧(8)

二モード	サイズ	アドレスингモード/命令長(バイト)						オペレーション						コンディションコード				実行 ブースト 数*			
		#xx:8/16	Rn	@Rn	#(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@aa	-	PC→Rn16	-	-	-	-	I	H	N	Z	V	C
JMP	JMP @Rn	-		2							PC→Rn16	-	-	-	-	-	-	-	-	-	4
	JMP @aa:16	-				4					PC→aa:16	-	-	-	-	-	-	-	-	-	6
	JMP @aa:8	-							2		PC→@aa:8	-	-	-	-	-	-	-	-	-	8
BSR	BSR d:8	-					2			SP-2→SP	-	-	-	-	-	-	-	-	-	-	6
										PC→@SP	-	-	-	-	-	-	-	-	-	-	
										PC→PC+d:8	-	-	-	-	-	-	-	-	-	-	
JSR	JSR @Rn	-	2							SP-2→SP	-	-	-	-	-	-	-	-	-	-	6
										PC→@SP	-	-	-	-	-	-	-	-	-	-	
										PC→Rn16	-	-	-	-	-	-	-	-	-	-	
	JSR @aa:16	-				4				SP-2→SP	-	-	-	-	-	-	-	-	-	-	8
										PC→@SP	-	-	-	-	-	-	-	-	-	-	
										PC→aa:16	-	-	-	-	-	-	-	-	-	-	
	JSR @aa:8	-							2	SP-2→SP	-	-	-	-	-	-	-	-	-	-	8
										PC→@SP	-	-	-	-	-	-	-	-	-	-	
										PC→@aa:8	-	-	-	-	-	-	-	-	-	-	
RTS	RTS	-								2	PC→@SP	-	-	-	-	-	-	-	-	-	8
										SP-2→SP	-	-	-	-	-	-	-	-	-	-	
RTE	RTE	-								2	CCR→@SP	†	†	†	†	†	†	†	†	†	10
										SP+2→SP	-	-	-	-	-	-	-	-	-	-	
										PC→@SP	-	-	-	-	-	-	-	-	-	-	
										SP-2→SP	-	-	-	-	-	-	-	-	-	-	

表2.2 命令セット一覧(9)

モード	サイン	アドレスシングモード/命令長(ハイト)				オペレーション	コンディションコード								
		#xx:8/16	Rn	@Rn	@(d:16, Rn)	@ Rn/@Rn+	@aa:8/16	@(d:8, PC)	@aa -	I	H	N	Z	V	C
SLEEP	SLEEP	-							2 低消費電力状態に遷移	-	-	-	-	-	実行ステート数*
LDC	LDC #xx:8, CCR	B	2						#xx:8→CCR	↑	↑	↑	↑	↑	2
	LDC Rs, CCR	B	2						Rs8→CCR	↑	↑	↑	↑	↑	2
STC	STC CCR, Rd	B	2						CCR→Rd8	-	-	-	-	-	2
ANDC	ANDC #xx:8, CCR	B	2						CCR ∧ #xx:8→CCR	↑	↑	↑	↑	↑	2
ORC	ORC #xx:8, CCR	B	2						CCR ∨ #xx:8→CCR	↑	↑	↑	↑	↑	2
XORC	XORC #xx:8, CCR	B	2						CCR ⊕ #xx:8→CCR	↑	↑	↑	↑	↑	2
NOP	NOP	-							2 PC←PC+2	-	-	-	-	-	2
EPPMOV	EPPMOV	-							4 if R4L ≠ 0 Repeat @R5→@R6 R5+1→R5 R6+1→R6 R4L-1→R4L Until R4L=0 else next;	-	-	-	-	-	④

【注】 \* : 実行ステート数は、オペコードおよびオペラントが内蔵メモリに存在する場合の値です。それ以外の場合は、「2.5 命令実行ステート数」を参照してください。

- ①: ビット11から桁上がりが発生したとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ②: 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき“0”にクリアされます。
- ③: 演算結果に桁上がりが発生したとき“1”にセットされ、それ以外のとき“0”となります。
- ④: 実行ステート数は、R4Lの設定値が0のとき4ループは一定であります。
- ⑤: Eクロック同期転送命令の実行ステート数は一定であります。
- ⑥: 除数が負のとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ⑦: 除数がゼロのとき“1”にセットされ、それ以外のとき“0”にクリアされます。

## 2.5 命令実行ステート数

H8/300CPUの各命令についての実行状態と実行ステート数の計算方法を示します。表2.4に命令の実行状態として、命令実行中に行われる命令フェッチ、データリード/ライト等のサイクル数を示し、表2.3に各々のサイクルに必要なステート数を示します。命令の実行ステート数は次の計算式で計算されます。

$$\text{実行ステート数} = I \cdot S_I + J \cdot S_J + K \cdot S_K + L \cdot S_L + M \cdot S_M + N \cdot S_N$$

### ■ 実行ステート数計算例

(例) モード1、スタック領域を外部空間に設定、外部デバイスアクセス時1ウェイト挿入とした場合

1. BSET #0, @FFC7

表2.4より

$$I = L = 2, \quad J = K = M = N = 0$$

表2.3より

$$S_I = 8, \quad S_L = 3$$

$$\text{実行ステート数} = 2 \times 8 + 2 \times 3 = 22$$

2. JSR @@30

表2.4より

$$I = 2, \quad J = K = 1, \quad L = M = N = 0$$

表2.3より

$$S_I = S_J = S_K = 8$$

$$\text{実行ステート数} = 2 \times 8 + 1 \times 8 + 1 \times 8 = 32$$

表2.3 実行状態(サイクル)に要するステート数

実行状態 (サイクル)	アクセス対象		
	内蔵メモリ	内蔵周辺モジュール	外部デバイス
命令フェッチ S <sub>I</sub>	2	6	6 + 2m
分岐アドレスリード S <sub>J</sub>			
スタック操作 S <sub>K</sub>		3	3 + m*
バイトデータアクセス S <sub>L</sub>		6	6 + 2m
ワードデータアクセス S <sub>M</sub>		1	
内部動作 S <sub>N</sub>			

<記号説明> m : 外部デバイスアクセス時のウェイットステート数

【注】\* MOVFPE, MOVTPE では 9 ~ 16となります(「4.3 Eクロックインタフェース」を参照してください)。

表 2.4 命令の実行状態（サイクル数）(1)

命令	ニーモニック	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W Rs, Rd	1					
ADDS	ADDS.W #1/2, Rd	1					
ADDX	ADDX.B #xx:8, Rd	1					
	ADDX.B Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @Rd	2			1		
	BAND #xx:3, @aa:8	2			1		
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
BCLR	BCLR #xx:3, Rd	1					
	BCLR #xx:3, @Rd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1					
	BCLR Rn, @Rd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @Rd	2			1		
	BIAND #xx:3, @aa:8	2			1		

表 2.4 命令の実行状態（サイクル数）(2)

命 令	ニーモニック	命令フック	分岐アドレス リード	スタック操作	パイデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @Rd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:3, Rd	1					
	BIOR #xx:3, @Rd	2			1		
	BIOR #xx:3, @aa:8	2			1		
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @Rd	2			2		
	BIST #xx:3, @aa:8	2			2		
BIXOR	BIXOR #xx:3, Rd	1					
	BIXOR #xx:3, @Rd	2			1		
	BIXOR #xx:3, @aa:8	2			1		
BLD	BLD #xx:3, Rd	1					
	BLD #xx:3, @Rd	2			1		
	BLD #xx:3, @aa:8	2			1		
BNOT	BNOT #xx:3, Rd	1					
	BNOT #xx:3, @Rd	2			2		
	BNOT #xx:3, @aa:8	2			2		
	BNOT Rn, Rd	1					
	BNOT Rn, @Rd	2			2		
	BNOT Rn, @aa:8	2			2		
BOR	BOR #xx:3, Rd	1					
	BOR #xx:3, @Rd	2			1		
	BOR #xx:3, @aa:8	2			1		
BSET	BSET #xx:3, Rd	1					
	BSET #xx:3, @Rd	2			2		
	BSET #xx:3, @aa:8	2			2		
	BSET Rn, Rd	1					
	BSET Rn, @Rd	2			2		
	BSET Rn, @aa:8	2			2		
BSR	BSR d:8	2		1			
BST	BST #xx:3, Rd	1					
	BST #xx:3, @Rd	2			2		
	BST #xx:3, @aa:8	2			2		

表 2.4 命令の実行状態（サイクル数）(3)

命 令	ニーモニック	命令フェッチ	分岐アドレス リード	スタッカ 操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
BTST	BTST #xx:3, Rd	1					
	BTST #xx:3, @Rd	2			1		
	BTST #xx:3, @aa:8	2			1		
	BTST Rn, Rd	1					
	BTST Rn, @Rd	2			1		
	BTST Rn, @aa:8	2			1		
BXOR	BXOR #xx:3, Rd	1					
	BXOR #xx:3, @Rd	2			1		
	BXOR #xx:3, @aa:8	2			1		
CMP	CMP, B #xx:8, Rd	1					
	CMP, B Rs, Rd	1					
	CMP, W Rs, Rd	1					
DAA	DAA, B Rd	1					
DAS	DAS, B Rd	1					
DEC	DEC, B Rd	1					
DIVXU	DIVXU, B Rs, Rd	1					12
EPPMOV	EPPMOV	2			2 n + 2 * <sup>1</sup>		1
INC	INC, B Rd	1					
JMP	JMP @Rn	2					
	JMP @aa:16	2					2
	JMP @@aa:8	2	1				2
JSR	JSR @Rn	2		1			
	JSR @aa:16	2		1			2
	JSR @@aa:8	2	1	1			
LDC	LDC #xx:8, CCR	1					
	LDC Rs, CCR	1					
MOV	MOV, B #xx:8, Rd	1					
	MOV, B Rs, Rd	1					
	MOV, B @Rs, Rd	1					
	MOV, B @(d:16, Rs), Rd	2					
	MOV, B @Rs+, Rd	1					
	MOV, B @aa:8, Rd	1					
	MOV, B @aa:16, Rd	2					
	MOV, B Rs, @Rd	1					
	MOV, B Rs, @(d:16, Rd)	2					
	MOV, B Rs, @-Rd	1					2

表 2.4 命令の実行状態（サイクル数）(4)

命 令	ニーモニック	命令フェッチ	分岐アドレス リード	スタック操作	パイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	
MOV	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1				1	
	MOV.W @Rs, Rd	1				1	
	MOV.W @(d:16, Rs), Rd	2				1	
	MOV.W @Rs+, Rd	1				1	2
	MOV.W @aa:16, Rd	2				1	
	MOV.W Rs, @Rd	1				1	
	MOV.W Rs, @(d:16, Rd)	2				1	
	MOV.W Rs, @..Rd	1				1	2
	MOV.W Rs, @aa:16	2				1	
MOVFPB	MOVFPB @aa:16, Rd	2			1 * <sup>2</sup>		
MOVTPE	MOVTPE Rs, @aa:16	2			1 * <sup>2</sup>		
MULXU	MULXU.B Rs, Rd	1					12
NEG	NEG.B Rd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
OR	OR.B #xx:8, Rd	1					
	OR.B Rs, Rd	1					
ORC	ORC #xx:8, CCR	1					
ROTL	ROTL.B Rd	1					
ROTR	ROTR.B Rd	1					
ROTXL	ROTXL.B Rd	1					
ROTXR	ROTXR.B Rd	1					
RTE	RTE	2		2			2
RTS	RTS	2		1			2
SHAL	SHAL.B Rd	1					
SHAR	SHAR.B Rd	1					
SHLL	SHLL.B Rd	1					
SHLR	SHLR.B Rd	1					
SLEEP	SLEEP	1					
STC	STC CCR, Rd	1					
SUB	SUB.B Rs, Rd	1					
	SUB.W Rs, Rd	1					
SUBS	SUBS.W #1/2, Rd	1					

表 2.4 命令の実行状態（サイクル数）(5)

命 令	ニーモニック	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
SUBX	SUBX, B #xx:8, Rd	1					
	SUBX, B Rs, Rd	1					
XOR	XOR, B #xx:8, Rd	1					
	XOR, B Rs, Rd	1					
XORC	XORC #xx:8, CCR	1					

【注】<sup>\*1</sup> nはR 4 Lの設定値です。ソース側、デスティネーション側のアクセスが、それぞれ (n + 1) 回行われます。

<sup>\*2</sup> データアクセスに必要なステート数は、9～16です。

### 3. 処理状態

CPUの処理状態には、プログラム実行状態、例外処理状態、低消費電力状態の3種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。処理状態の分類を図3.1に、各状態間の遷移を図3.2に示します。ただし、詳細は当該LSIのハードウェアマニュアルを参照してください。





図3.1 処理状態の分類



- 【注】1. ハードウェアスタンバイモードを除くすべての状態においてRES端子が“Low”レベルになるとリセット状態に遷移します。  
 2. すべての状態においてSTBY端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。

図3.2 状態遷移図

### 3.1 プログラム実行状態

CPUがプログラムを順次実行している状態です。

### 3.2 例外処理状態

リセット、割込みの例外処理要因によって起動され、CPUが通常の処理状態の流れを変え、例外処理ベクターテーブルからスタートアドレスを取り出し、その番地に分岐する過渡的な状態です。割込み例外処理では、SP(R7)を参照して、PCおよびCCRの退避を行います。

#### 3.2.1 例外処理の種類と優先度

例外処理には、リセットと割込みがあります。表3.1に、例外処理の種類と優先度を示します。

表3.1 例外処理の種類と優先度

優先度 ↑ ↓	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
高	リセット	クロック同期	RES端子が"Low"レベルから"High"レベルに変化すると、ただちに例外処理を開始します。
低	割込み	命令の実行終了時*	割込み要求が発生すると、命令の実行終了時または例外処理の終了時に例外処理を開始します。

【注】\* ANDC、ORC、XORC、LDC命令の実行終了時点またはリセット例外処理の終了時点では、割込み要因の検出を行いません。

#### 3.2.2 例外処理要因とベクターテーブル

例外処理要因は、図3.3に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は当該LSIのハードウェアマニュアルを参照してください。





図3.3 例外処理要因の分類

### 3.2.3 例外処理の動作

リセット例外処理は、最も優先度の高い例外処理です。RES端子を“Low”レベルにしてリセット状態にした後、RES端子を“High”レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPUは、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中および終了後は、NMIを含めたすべての割込みが禁止されます。

割込み例外処理が起動されると、CPUはSP (R7) を参照してPCとCCRをスタックに退避します。その後、CCRのIビットを“1”にセットし、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。例外処理終了後のスタックの状態を図3.4に示します。



#### <記号説明>

PC<sub>H</sub> : プログラムカウンタ (PC) の上位 8 ビット

PC<sub>L</sub> : プログラムカウンタ (PC) の下位 8 ビット

CCR : コンディションコードレジスタ

SP : スタックポインタ

【注】 \* リターン時には無視されます。

1. PCはリターン後に実行する最初の命令のアドレスです。
2. レジスタの退避／復帰は必ずワードサイズで、偶数アドレスから行ってください。

図3.4 割込み例外処理終了後のスタック状態

### 3.3 リセット状態

RES端子が“Low”レベルになると、実行中の処理はすべて中止され、C P Uはリセット状態になります。リセットによってC C RのIビットが“1”にセットされます。リセット状態ではN M Iを含めたすべての割込みが禁止されます。

外部からRES端子を“Low”レベルから“High”レベルにすると、リセット例外処理が開始されます。

### 3.4 低消費電力状態

低消費電力状態はC P Uの動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードの3つのモードがあります。詳細は当該L S Iのハードウェアマニュアルを参照してください。

#### 3.4.1 スリープモード

スリープモードは、S L E E P命令を実行することによって遷移するモードです。C P Uの動作は、S L E E P命令実行直後で停止します。C P Uの内部レジスタの内容は保持されます。

#### 3.4.2 ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、S S B Y（ソフトウェアスタンバイ）ビットを“1”にセット後、S L E E P命令を実行することによって遷移するモードです。

C P Uおよびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り、C P Uの内部レジスタの内容および内蔵R A Mの内容は保持されます。またI/Oポートの状態も保持されます。

#### 3.4.3 ハードウェアスタンバイモード

ハードウェアスタンバイモードは、S T B Y端子を“Low”レベルにすることによって遷移するモードです。ソフトウェアスタンバイモードと同様に、C P Uおよびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り内蔵R A Mの内容は保持されます。

## 4. 基本動作タイミング

CPUは、システムクロック ( $\phi$ ) をタイムベースに動作しており、システムクロックの立上がりから次の立上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2または3ステートで構成され、内蔵メモリ、内蔵周辺モジュール、外部デバイスによってそれぞれ異なるアクセスを行います。

### 4.1 内蔵メモリ (RAM、ROM)

内蔵メモリのアクセスは、高速処理を行うために2ステートアクセスを行います。このとき、データバス幅は16ビットで、バイトおよびワードサイズアクセスが可能です。内蔵メモリアクセスサイクルを図4.1に示します。




図4.1 内蔵メモリアクセスサイクル

## 4.2 内蔵周辺モジュール／外部デバイス

内蔵周辺モジュールおよび外部デバイスのアクセスは、3ステートで行われます。このとき、データバス幅は8ビットで、ワードデータおよび命令コードは、1バイトずつ2回に分けてアクセスされます。内蔵周辺モジュールアクセスサイクルを図4.2に、外部デバイスマセスタイミングを図4.3に示します。




図4.2 内蔵周辺モジュールアクセスサイクル




図4.3(a) 外部デバイスマセスタイミング（リード時）




図 4.3 (b) 外部デバイスアクセスタイミング (ライト時)

#### 4.3 Eクロックインターフェース

H8/300シリーズの中でEクロック出力端子を備えたLSIは、外部拡張モード時、Eクロック同期転送命令(MOVFPE, MOVTPE)を使用でき、Eクロック入力を必要とする周辺LSIとインターフェースをとることができます。Eクロックはシステムクロック( $\phi$ )を1/8に分周したもので、外部拡張モード時、出力することができます。

CPUがEクロック同期転送命令を実行すると、アドレスバス、AS, I/Oの各端子は通常アクセスと同様に出力されますが、データバスおよびRD, WRの各端子はEクロックの立下がりを検出した後、アクティブとなります。このタイミングを図4.4、図4.5に示します。Eクロック同期転送命令の実行サイクルは9～16ステートで、一定にはなりません。

またEクロック同期転送命令の実行サイクル中はWAIT端子によるウェイトステート(Tw)の挿入はできません。

詳細は当該LSIのハードウェアマニュアルを参照してください。




図4.4 拡張モード時Eクロック同期転送命令実行サイクル（最大同期）




図 4.5 拡張モード時 E クロック同期転送命令実行サイクル（最小同期）



H8/300シリーズ プログラミングマニュアル

発行年月 平成元年7月 第1版

平成5年3月 第3版

発 行 株式会社 日立製作所

半導体事業本部統括営業本部

編 集 株式会社 超Lメディア

技術ドキュメントグループ

© 株式会社 日立製作所 1989

H8/300 シリーズ  
プログラミングマニュアル



ルネサス エレクトロニクス株式会社  
神奈川県川崎市中原区下沼部1753 ☎211-8668

ADJ-602-026B