

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

ユーザース・マニュアル

V850ES/FE2

32ビット・シングルチップ・マイクロコンピュータ

ハードウェア編

μPD703230(A)

μPD703230(A1)

μPD703230(A2)

μPD703231(A)

μPD703231(A1)

μPD703231(A2)

μPD70F3231(A)

μPD70F3231(A1)

μPD70F3231(A2)

(メモ)

目次要約

第1章	イントロダクション	...	19
第2章	端子機能	...	30
第3章	CPU機能	...	45
第4章	ポート機能	...	85
第5章	クロック発生機能	...	136
第6章	16ビット・タイマ/イベント・カウンタP	...	149
第7章	16ビット・タイマ/イベント・カウンタQ	...	203
第8章	16ビット・インターバル・タイマM	...	261
第9章	時計タイマ機能	...	267
第10章	ウォッチドッグ・タイマ2機能	...	276
第11章	A/Dコンバータ	...	283
第12章	アシンクロナス・シリアル・インタフェースA (UARTA)	...	317
第13章	3線式シリアル・インタフェース (CSIB)	...	350
第14章	CANコントローラ	...	385
第15章	割り込み/例外処理機能	...	538
第16章	キー割り込み機能	...	576
第17章	スタンバイ機能	...	578
第18章	リセット機能	...	601
第19章	クロック・モニタ	...	609
第20章	パワーオン・クリア回路	...	614
第21章	低電圧検出回路	...	616
第22章	レギュレータ	...	624
第23章	フラッシュ・メモリ	...	626
第24章	オプション機能	...	647
第25章	オンチップ・ディバグ機能	...	651
第26章	電気的特性	...	664
第27章	外形図	...	733
付録A	開発ツール	...	734
付録B	レジスタ索引	...	744
付録C	命令セット一覧	...	752
付録D	改版履歴	...	765

入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力にノイズなどに起因して、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介して V_{DD} または GND に接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

初期化以前の状態

電源投入時、MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

電源投入切断順序

内部動作および外部インタフェースで異なる電源を使用するデバイスの場合、原則として内部電源を投入した後に外部電源を投入してください。切断の際には、原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により、内部素子に過電圧が印加され、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。

IECUBEは、NECエレクトロニクス株式会社の登録商標です。

Windows, Windows XP, およびWindows NTは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

PC/ATは、米国IBM社の商標です。

SPARCstationは、米国SPARC International, Inc.の商標です。

Solaris, SunOSは、米国サン・マイクロシステムズ社の商標です。

- 本資料に記載されている内容は2006年1月現在のもので、今後、予告なく変更することがあります。量産設計の際には最新の個別データ・シート等をご参照ください。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は、本資料の誤りに関し、一切その責を負いません。
- 当社は、本資料に記載された当社製品の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、一切その責を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責を負いません。
- 当社は、当社製品の品質、信頼性の向上に努めておりますが、当社製品の不具合が完全に発生しないことを保証するものではありません。当社製品の不具合により生じた生命、身体および財産に対する損害の危険を最小限度にするために、冗長設計、延焼対策設計、誤動作防止設計等安全設計を行ってください。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定していただく「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、電車、船舶等）、交通信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には、事前に当社販売窓口までお問い合わせください。

(注)

(1) 本事項において使用されている「当社」とは、NECエレクトロニクス株式会社およびNECエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいう。

(2) 本事項において使用されている「当社製品」とは、(1)において定義された当社の開発、製造製品をいう。

M8E 02.11

はじめに

- 対象者** このマニュアルは、V850ES/FE2の機能を理解し、それを用いた応用システムを設計するユーザを対象とします。
- 目的** このマニュアルは、次の構成に示すハードウェア機能をユーザに理解していただくことを目的としています。
- 構成** V850ES/FE2のユーザズ・マニュアルは、ハードウェア編（このマニュアル）と、アーキテクチャ編（V850ES ユーザズ・マニュアル アーキテクチャ編）の2冊に分かれています。

ハードウェア編

- ・端子機能
- ・CPU機能
- ・内蔵周辺機能
- ・フラッシュ・メモリ・プログラミング

アーキテクチャ編

- ・データ・タイプ
- ・レジスタ・セット
- ・命令形式と命令セット
- ・割り込みと例外
- ・パイプラインの動作

- 読み方** このマニュアルの読者には、電気、論理回路、およびマイクロコンピュータに関する一般知識を必要とします。

命令機能の詳細を理解しようとするとき

別冊のV850ES ユーザズ・マニュアル アーキテクチャ編を参照してください。

レジスタ・フォーマットの見方

ビット番号を で囲んでいるものは、そのビット名称がデバイス・ファイルで予約語に定義されているものです。

品名表記について

このマニュアルでは、(A)、(A1)、および(A2)を省略して記載しております。(A)、(A1)、および(A2)製品間の違いは品質水準と電気的特性のみです。

製品の端子機能および内蔵周辺機能については、品名を次のように読み替えてください。

- ・ μ PD703230 μ PD703230(A), μ PD703230(A1), μ PD703230(A2)
- ・ μ PD703231 μ PD703231(A), μ PD703231(A1), μ PD703231(A2)
- ・ μ PD70F3231 μ PD70F3231(A), μ PD70F3231(A1), μ PD70F3231(A2)

一通りV850ES/FE2の機能を理解しようとするとき

目次に従ってお読みください。本文欄外の 印は、本版で改訂された主な箇所を示しています。

注意 このマニュアル中の使用例は、一般電子機器用の(A)品質水準用に作成してあります。(A1)品質水準、および(A2)品質水準を要求する用途にこのマニュアル中の使用例を使用する場合は、実際に使用する各部分および回路について、その品質水準についてご検討のうえご使用ください。

- 凡 例**
- データ表記の重み：左が上位桁，右が下位桁
 - アクティブ・ロウの表記： \overline{xxx} （端子，信号名称に上線）
 - メモリ・マップのアドレス：上部 - 上位，下部 - 下位
 - 注：本文中に付けた注の説明
 - 注意：気を付けて読んでいただきたい内容
 - 備考：本文の補足説明
 - 数の表記：2進数 ... xxxxまたはxxxxB
 - 10進数 ... xxxx
 - 16進数 ... xxxxH
 - 2のべき数を示す接頭語（アドレス空間，メモリ容量）：
 - K（キロ）： 2^{10} ... 1024
 - M（メガ）： 2^{20} ... 1024²
 - G（ギガ）： 2^{30} ... 1024³

関連資料 関連資料は暫定版の場合がありますが，この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

V850ES/FE2と同シリーズ製品（V850ES/FF2, V850ES/FG2,およびV850ES/FJ2に関する資料）

資料名	資料番号
V850ES ユーザーズ・マニュアル アーキテクチャ編	U15943J
V850ES/FJ2 ユーザーズ・マニュアル ハードウェア編	U16480J
V850ES/FE2 ユーザーズ・マニュアル ハードウェア編	このマニュアル
V850ES/FF2 ユーザーズ・マニュアル ハードウェア編	U17216J
V850ES/FG2 ユーザーズ・マニュアル ハードウェア編	U17215J

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには，必ず最新の資料をご使用ください。

★

開発ツールに関する資料 (ユーザーズ・マニュアル)

資料名	資料番号	
IE-V850ES-G1 (インサーキット・エミュレータ)	U16313J	
IE-703239-G1-EM1 (インサーキット・エミュレータ・オプション・ボード)	注	
CA850 Ver.3.00 Cコンパイラ・パッケージ	操作編	U17293J
	C言語編	U17291J
	アセンブリ言語編	U17292J
	リンク・ディレクティブ編	U17294J
PM+ Ver.6.00 プロジェクト・マネージャ	U17178J	
ID850 Ver.3.00 統合ディバッガ	操作編	U17358J
ID850QB Ver.2.80 統合ディバッガ	操作編	U16973J
RX850 Ver.3.13以上 リアルタイムOS	基礎編	U13430J
	インストレーション編	U13410J
	テクニカル編	U13431J
RX850 Pro Ver.3.15 リアルタイムOS	基礎編	U13773J
	インストレーション編	U13774J
	テクニカル編	U13772J
RD850 Ver.3.01 タスク・ディバッガ	U13737J	
RD850 Pro Ver.3.01 タスク・ディバッガ	U13916J	
AZ850 Ver.3.2 システム・パフォーマンス・アナライザ	U14410J	
PG-FP4 フラッシュ・メモリ・プログラマ	U15260J	
IE-V850E1-CD-NW (N-wire)	U16647J	
QB-V850ESFx2 (IE-CUBE®)	注	
SM plus Ver1.0 システム・シミュレータ	U16906J	

注 当社販売員にお問い合わせください。

その他の資料

資料名	資料番号
半導体総合セレクション・ガイド - 製品・パッケージ情報 -	X13769X
半導体デバイス 実装マニュアル	注
NEC半導体デバイスの品質水準	C11531J
NEC半導体デバイスの信頼性品質管理	C10983J
静電気放電 (ESD) 破壊対策ガイド	C11892J
半導体 品質 / 信頼性ハンドブック	C12769J
マイクロコンピュータ関連製品ガイド 社外メーカ編	U11416J

注 「半導体デバイス実装マニュアル」のホーム・ページ参照
[http:// www.necel.com/pkg/ja/jissou/index.html](http://www.necel.com/pkg/ja/jissou/index.html)

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには、必ず最新の資料をご使用ください。

目 次

第1章	イントロダクション	... 19
1.1	概 説	... 19
1.2	V850ES/FE2, V850ES/FF2, V850ES/FG2, V850ES/FJ2の製品展開	... 20
1.3	特 徴	... 21
1.4	オーダ情報	... 24
1.5	応用分野	... 24
1.6	端子接続図 (Top View)	... 25
1.7	機能ブロック構成	... 27
1.7.1	内部ブロック図	... 27
1.7.2	内部ユニット	... 28
第2章	端子機能	... 30
2.1	端子機能一覧	... 30
2.2	端子機能の説明	... 34
2.3	端子の入出力回路タイプと未使用時の処理	... 41
2.4	端子の入出力回路	... 43
2.5	注意事項	... 44
第3章	CPU機能	... 45
3.1	特 徴	... 45
3.2	CPUレジスタ・セット	... 46
3.2.1	プログラム・レジスタ・セット	... 47
3.2.2	システム・レジスタ・セット	... 48
3.3	動作モード	... 54
3.3.1	動作モード指定	... 54
3.4	アドレス空間	... 55
3.4.1	CPUアドレス空間	... 55
3.4.2	イメージ	... 56
3.4.3	CPUアドレス空間のラップ・アラウンド	... 57
3.4.4	メモリ・マップ	... 58
3.4.5	領 域	... 60
3.4.6	アドレス空間の推奨使用方法	... 64
3.4.7	周辺I/Oレジスタ	... 67
3.4.8	プログラマブル周辺I/Oレジスタ	... 75
3.4.9	特定レジスタ	... 76
3.4.10	注意事項	... 80
第4章	ポート機能	... 85
4.1	特 徴	... 85
4.2	ポートの基本構成	... 85
4.3	ポートの構成	... 86
4.4	ポートの機能	... 90
4.4.1	ポート機能の動作	... 90
4.4.2	ポート端子設定上の注意事項	... 91

4.4.3	ポート0	...	92
4.4.4	ポート3	...	99
4.4.5	ポート4	...	105
4.4.6	ポート5	...	108
4.4.7	ポート7	...	115
4.4.8	ポート9	...	117
4.4.9	ポートCM	...	125
4.4.10	ポートDL	...	127
4.4.11	オンチップ・デバッグ用機能の兼用ポート端子	...	129
4.4.12	ポート端子を兼用端子として使用する場合のレジスタ設定	...	130
4.5	注意事項	...	135
4.5.1	ポート端子設定上の注意事項	...	135

第5章 クロック発生機能 ... 136

5.1	概要	...	136
5.2	構成	...	137
5.3	制御レジスタ	...	139
5.4	動作	...	143
5.4.1	各クロックの動作	...	143
5.4.2	クロック出力機能	...	144
5.5	PLL機能	...	145
5.5.1	概要	...	145
5.5.2	制御レジスタ	...	145
5.5.3	使用方法	...	148

第6章 16ビット・タイマ/イベント・カウンタP ... 149

6.1	特徴	...	149
6.2	機能概要	...	149
6.3	構成	...	150
6.4	制御レジスタ	...	155
6.5	動作	...	164
6.5.1	随時書き込みとリロード	...	164
6.5.2	インターバル・タイマ・モード (TPnMD2-TPnMD0 = 000)	...	169
6.5.3	外部イベント・カウント・モード (TPnMD2-TPnMD0 = 001)	...	172
6.5.4	外部トリガ・パルス出力モード (TPnMD2-TPnMD0 = 010)	...	176
6.5.5	ワンショット・パルス・モード (TPnMD2-TPnMD0 = 011)	...	179
6.5.6	PWMモード (TPnMD2-TPnMD0 = 100)	...	182
6.5.7	フリー・ランニング・モード (TPnMD2-TPnMD0 = 101)	...	188
6.5.8	パルス幅測定モード (TPnMD2-TPnMD0 = 110)	...	193
6.6	タイマ同期動作機能	...	195
6.7	セレクト機能	...	199
6.8	使用上の注意	...	201

第7章 16ビット・タイマ/イベント・カウンタQ ... 203

7.1	特徴	...	203
7.2	機能概要	...	203
7.3	構成	...	204
7.4	制御レジスタ	...	211
7.5	動作	...	220

7.5.1	随時書き込みとリロード	...	220
7.5.2	インターバル・タイマ・モード (TQ0MD2-TQ0MD0 = 000)	...	225
7.5.3	外部イベント・カウント・モード (TQ0MD2-TQ0MD0 = 001)	...	228
7.5.4	外部トリガ・パルス出力モード (TQ0MD2-TQ0MD0 = 010)	...	232
7.5.5	ワンショット・パルス・モード (TQ0MD2-TQ0MD0 = 011)	...	235
7.5.6	PWMモード (TQ0MD2-TQ0MD0 = 100)	...	238
7.5.7	フリー・ランニング・モード (TQ0MD2-TQ0MD0 = 101)	...	244
7.5.8	パルス幅測定モード (TQ0MD2-TQ0MD0 = 110)	...	251
7.5.9	三角波PWMモード (TQ0MD2-TQ0MD0 = 111)	...	253
7.6	タイマ同期動作機能	...	255
7.7	使用上の注意	...	259
第8章	16ビット・インターバル・タイマM	...	261
8.1	特徴	...	261
8.2	構成	...	262
8.3	制御レジスタ	...	263
8.4	動作	...	265
8.4.1	インターバル・タイマ・モード	...	265
8.4.2	注意事項	...	265
第9章	時計タイマ機能	...	267
9.1	機能	...	267
9.2	構成	...	269
9.3	制御レジスタ	...	270
9.4	動作	...	272
9.4.1	時計タイマとしての動作	...	272
9.4.2	インターバル・タイマとしての動作	...	272
9.4.3	注意事項	...	273
9.5	プリスケアラ3	...	274
9.5.1	制御レジスタ	...	274
9.5.2	時計タイマのカウント・クロックの生成	...	275
第10章	ウォッチドッグ・タイマ2機能	...	276
10.1	機能	...	276
10.2	構成	...	277
10.3	制御レジスタ	...	278
10.4	動作	...	282
第11章	A/Dコンバータ	...	283
11.1	機能	...	283
11.2	構成	...	285
11.3	制御レジスタ	...	287
11.4	動作	...	295
11.4.1	基本動作	...	295
11.4.2	トリガ・モード	...	297
11.4.3	動作モード	...	298
11.4.4	パワー・フェイル比較モード	...	304
11.5	注意事項	...	309

11.6	A/Dコンバータ特性表の読み方	...	313
------	-----------------	-----	-----

第12章 アシクロナス・シリアル・インタフェースA (UARTA) ... 317

12.1	特 徴	...	318
12.2	構 成	...	319
12.3	制御レジスタ	...	322
12.4	割り込み要求信号	...	330
12.5	動 作	...	331
12.5.1	データ・フォーマット	...	331
12.5.2	SBF送信 / 受信フォーマット	...	333
12.5.3	SBF送信	...	335
12.5.4	SBF受信	...	336
12.5.5	UART送信	...	337
12.5.6	連続送信の手順説明	...	338
12.5.7	UART受信	...	340
12.5.8	受信エラー	...	341
12.5.9	パリティの種類と動作	...	342
12.5.10	受信データのノイズ・フィルタ	...	343
12.6	専用ボー・レート・ジェネレータ	...	344
12.7	使用上の注意	...	349

第13章 3線式シリアル・インタフェース (CSIB) ... 350

13.1	特 徴	...	350
13.2	構 成	...	351
13.3	制御レジスタ	...	353
13.4	転送データ長変更機能	...	358
13.5	割り込み要求信号	...	359
13.6	動 作	...	360
13.6.1	シングル転送モード (マスタ・モード, 送受信モード)	...	360
13.6.2	シングル転送モード (マスタ・モード, 送信モード)	...	361
13.6.3	シングル転送モード (マスタ・モード, 受信モード)	...	362
13.6.4	シングル転送モード (スレーブ・モード, 送受信モード)	...	363
13.6.5	シングル転送モード (スレーブ・モード, 送信モード)	...	364
13.6.6	シングル転送モード (スレーブ・モード, 受信モード)	...	365
13.6.7	連続モード (マスタ・モード, 送受信モード)	...	366
13.6.8	連続モード (マスタ・モード, 送信モード)	...	367
13.6.9	連続モード (マスタ・モード, 受信モード)	...	368
13.6.10	連続受信モード (エラー時)	...	369
13.6.11	連続モード (スレーブ・モード, 送受信モード)	...	370
13.6.12	連続モード (スレーブ・モード, 送信モード)	...	371
13.6.13	連続モード (スレーブ・モード, 受信モード)	...	372
13.6.14	クロック・タイミング	...	373
13.6.15	動作禁止時の出力端子状態	...	375
13.7	動作フロー	...	376
13.8	プリスケアラ3	...	382
13.8.1	プリスケアラ3の制御レジスタ	...	382
13.8.2	カウント・クロックの生成	...	383
13.9	注意事項	...	384

第14章	CANコントローラ	...	385
14.1	概要	...	385
14.1.1	特徴	...	385
14.1.2	機能概要	...	386
14.1.3	構成	...	387
14.2	CANプロトコル	...	389
14.2.1	フレーム・フォーマット	...	390
14.2.2	フレーム・タイプ	...	390
14.2.3	データ・フレーム/リモート・フレーム	...	391
14.2.4	エラー・フレーム	...	399
14.2.5	オーバーロード・フレーム	...	400
14.3	機能	...	401
14.3.1	バス・プライオリティの決定	...	401
14.3.2	ビット・スタッフ	...	401
14.3.3	マルチマスタ	...	401
14.3.4	マルチキャスト	...	402
14.3.5	CANスリープ・モード/CANストップ・モード機能	...	402
14.3.6	エラー制御機能	...	402
14.3.7	ポーレート制御機能	...	408
14.4	ターゲット・システムとの接続	...	413
14.5	CANコントローラの内部レジスタ	...	414
14.5.1	CANコントローラの構成	...	414
14.5.2	レジスタ・アクセス・タイプ	...	415
14.5.3	レジスタのビット構成	...	432
14.6	ビットのセット/クリア機能	...	436
14.7	制御レジスタ	...	438
14.8	CANコントローラの初期化处理	...	473
14.8.1	CANモジュールの初期化	...	473
14.8.2	メッセージ・バッファの初期化	...	473
14.8.3	メッセージ・バッファの再定義	...	474
14.8.4	動作モードへの移行	...	476
14.8.5	CANモジュールのエラー・カウンタC0ERCのリセット	...	477
14.9	メッセージ受信	...	478
14.9.1	メッセージ受信	...	478
14.9.2	受信データの読み出し	...	479
14.9.3	受信履歴・リスト機能	...	480
14.9.4	マスク機能	...	482
14.9.5	マルチ・バッファ受信ブロック機能	...	483
14.9.6	リモート・フレーム受信	...	485
14.10	メッセージ送信	...	486
14.10.1	メッセージ送信	...	486
14.10.2	送信履歴・リスト機能	...	488
14.10.3	自動ブロック送信機能 (ABT : Automatic Block Transmission)	...	490
14.10.4	送信中断処理	...	491
14.10.5	リモート・フレーム送信	...	492
14.11	パワー・セーブ・モード	...	493
14.11.1	CANスリープ・モード	...	493
14.11.2	CANストップ・モード	...	495
14.11.3	パワー・セーブ・モード使用例	...	496

- 14.12 割り込み機能 ... 497
- 14.13 診断機能と特殊動作モード ... 498
 - 14.13.1 受信オンリー・モード ... 498
 - 14.13.2 シングル・ショット・モード ... 499
 - 14.13.3 セルフ・テスト・モード ... 500
 - 14.13.4 各動作モードにおける送受信動作 ... 501
- 14.14 タイム・スタンプ機能 ... 502
 - 14.14.1 タイム・スタンプ機能 ... 502
- 14.15 ボー・レート設定について ... 504
 - 14.15.1 ビット・レート設定条件 ... 504
 - 14.15.2 代表的なボー・レート設定例 ... 508
- 14.16 CANコントローラの動作 ... 512

第15章 割り込み / 例外処理機能 ... 538

- 15.1 特 徴 ... 538
- 15.2 ノンマスカブル割り込み ... 541
 - 15.2.1 ノンマスカブル割り込み要求信号 ... 541
 - 15.2.2 動 作 ... 544
 - 15.2.3 復 帰 ... 545
 - 15.2.4 NPフラグ ... 547
 - 15.2.5 NMI端子のノイズ除去 ... 547
 - 15.2.6 NMI端子のエッジ検出機能 ... 547
- 15.3 マスカブル割り込み ... 549
 - 15.3.1 動 作 ... 549
 - 15.3.2 復 帰 ... 551
 - 15.3.3 マスカブル割り込みの優先順位 ... 552
 - 15.3.4 割り込み制御レジスタ (xxICn) ... 556
 - 15.3.5 割り込みマスク・レジスタ0-2 (IMR0-IMR2) ... 558
 - 15.3.6 インサースビス・プライオリティ・レジスタ (ISPR) ... 559
 - 15.3.7 IDフラグ ... 560
 - 15.3.8 ウォッチドッグ・タイマ・モード・レジスタ2 (WDTM2) ... 560
 - 15.3.9 INTP0-INTP7端子のノイズ除去 ... 560
 - 15.3.10 INTP0-INTP7端子のエッジ検出機能 ... 561
- 15.4 ソフトウェア例外 ... 567
 - 15.4.1 動 作 ... 567
 - 15.4.2 復 帰 ... 568
 - 15.4.3 EPフラグ ... 569
- 15.5 例外トラップ ... 570
 - 15.5.1 不正命令コード ... 570
 - 15.5.2 ディバグ・トラップ ... 572
- 15.6 CPUの割り込み応答時間 ... 574
- 15.7 CPUが割り込みを受け付けない期間 ... 575

第16章 キー割り込み機能 ... 576

- 16.1 機 能 ... 576
- 16.2 制御レジスタ ... 577
- 16.3 注意事項 ... 577

第17章	スタンバイ機能	...	578
17.1	概要	...	578
17.2	動作	...	583
17.3	HALTモード	...	584
17.3.1	設定および動作状態	...	584
17.3.2	HALTモードの解除	...	584
17.4	IDLE1モード	...	586
17.4.1	設定および動作状態	...	586
17.4.2	IDLE1モードの解除	...	586
17.5	IDLE2モード	...	588
17.5.1	設定および動作状態	...	588
17.5.2	IDLE2モードの解除	...	588
17.5.3	IDLE2モード解除時のセットアップ時間の確保	...	590
17.6	ソフトウェアSTOPモード	...	591
17.6.1	設定および動作状態	...	591
17.6.2	ソフトウェアSTOPモードの解除	...	591
17.6.3	ソフトウェアSTOPモード解除時の発振安定時間の確保	...	593
17.7	サブクロック動作モード	...	594
17.7.1	設定および動作状態	...	594
17.7.2	サブクロック動作モードの解除	...	594
17.8	サブIDLEモード	...	596
17.8.1	設定および動作状態	...	596
17.8.2	サブIDLEモードの解除	...	597
17.9	制御レジスタ	...	599
第18章	リセット機能	...	601
18.1	概要	...	601
18.2	リセット要因を確認するレジスタ	...	602
18.3	動作	...	603
18.3.1	RESET端子によるリセット動作	...	603
18.3.2	WDT2RES信号によるリセット動作	...	605
18.3.3	パワーオン・クリアによるリセット動作 (パワーオン・クリア機能搭載製品のみ)	...	606
18.3.4	低電圧検出によるリセット動作	...	606
18.3.5	クロック・モニタによるリセット動作	...	606
18.4	リセット解除後の動作	...	607
第19章	クロック・モニタ	...	609
19.1	クロック・モニタの機能	...	609
19.2	クロック・モニタの構成	...	609
19.3	クロック・モニタを制御するレジスタ	...	610
19.4	クロック・モニタの動作	...	611
第20章	パワーオン・クリア回路	...	614
20.1	パワーオン・クリア回路の機能	...	614
20.2	パワーオン・クリア回路の構成	...	615
20.3	パワーオン・クリア回路の動作	...	615

第21章	低電圧検出回路	...	616
21.1	低電圧検出回路の機能	...	616
21.2	低電圧検出回路の構成	...	616
21.3	低電圧検出回路を制御するレジスタ	...	617
21.4	低電圧検出回路の動作	...	620
21.4.1	内部リセット信号として使用する場合	...	620
21.4.2	割り込みとして使用する場合	...	622
21.5	RAM保持電圧検出動作	...	623
第22章	レギュレータ	...	624
22.1	概要	...	624
22.2	動作	...	625
第23章	フラッシュ・メモリ	...	626
23.1	特徴	...	626
23.1.1	消去単位	...	627
23.2	機能概要	...	627
23.3	フラッシュ・ライターによる書き込み方法	...	629
23.4	プログラミング環境	...	629
23.5	通信方式	...	630
23.6	端子処理	...	635
23.6.1	FLMD0端子	...	635
23.6.2	FLMD1端子	...	636
23.6.3	シリアル・インタフェース端子	...	636
23.6.4	RESET端子	...	638
23.6.5	ポート端子 (NMIを含む)	...	638
23.6.6	その他の信号端子	...	638
23.6.7	電源	...	638
23.7	プログラミング方法	...	639
23.7.1	フラッシュ・メモリ制御	...	639
23.7.2	通信方式の選択	...	640
23.7.3	通信コマンド	...	641
23.8	セルフ・プログラミングによる書き換え	...	642
23.8.1	概要	...	642
23.8.2	特徴	...	643
23.8.3	標準セルフ・プログラミング・フロー	...	644
23.8.4	フラッシュ関数一覧	...	645
23.8.5	端子処理	...	645
23.8.6	使用する内部資源	...	646
第24章	オプション機能	...	647
24.1	フラッシュ・マスク・オプション	...	647
24.2	マスク・オプション (マスクROM製品)	...	649
第25章	オンチップ・ディバグ機能 (オンチップ・ディバグ・ユニット) (フラッシュ・メモリ内蔵製品のみ)	...	651
25.1	機能概要	...	651
25.1.1	オンチップ・ディバグ・ユニットの種類	...	651

- 25. 1. 2 ディバグ機能 ... 651
- 25. 1. 3 インタフェース信号 ... 653
- 25. 1. 4 セキュリティ機能 ... 655
- 25. 2 制御レジスタ ... 657
- 25. 3 N-Wire型エミュレータとの接続 ... 659
 - 25. 3. 1 KELコネクタ ... 659
- 25. 4 オンチップ・ディバグ時の制限事項および注意事項 ... 663

第26章 電気的特性 ... 664

- 26. 1 (A)製品についての電気的特性 ... 664
 - 26. 1. 1 絶対最大定格 ... 664
 - 26. 1. 2 容量 ... 668
 - 26. 1. 3 動作条件 ... 668
 - 26. 1. 4 発振回路特性 ... 669
 - 26. 1. 5 PLL特性 ... 671
 - 26. 1. 6 内蔵発振器特性 ... 671
 - 26. 1. 7 電圧レギュレータ特性 ... 671
 - 26. 1. 8 DC特性 ... 672
 - 26. 1. 9 データ保持特性 ... 676
 - 26. 1. 10 AC特性 ... 677
- 26. 2 (A1)製品についての電気的特性 ... 687
 - 26. 2. 1 絶対最大定格 ... 687
 - 26. 2. 2 容量 ... 691
 - 26. 2. 3 動作条件 ... 691
 - 26. 2. 4 発振回路特性 ... 692
 - 26. 2. 5 PLL特性 ... 694
 - 26. 2. 6 内蔵発振器特性 ... 694
 - 26. 2. 7 電圧レギュレータ特性 ... 694
 - 26. 2. 8 DC特性 ... 695
 - 26. 2. 9 データ保持特性 ... 699
 - 26. 2. 10 AC特性 ... 700
- 26. 3 (A2)製品についての電気的特性 ... 710
 - 26. 3. 1 絶対最大定格 ... 710
 - 26. 3. 2 容量 ... 714
 - 26. 3. 3 動作条件 ... 714
 - 26. 3. 4 発振回路特性 ... 715
 - 26. 3. 5 PLL特性 ... 717
 - 26. 3. 6 内蔵発振器特性 ... 717
 - 26. 3. 7 電圧レギュレータ特性 ... 717
 - 26. 3. 8 DC特性 ... 718
 - 26. 3. 9 データ保持特性 ... 722
 - 26. 3. 10 AC特性 ... 723

第27章 外形図 ... 733

付録A 開発ツール ... 734

- A. 1 ソフトウェア・パッケージ ... 737
- A. 2 言語処理用ソフトウェア ... 737
- A. 3 制御ソフトウェア ... 737

- A. 4 ディバグ用ツール (ハードウエア) ... 738
 - A. 4. 1 インサーキット・エミュレータ IE-V850ES-G1を使用する場合 ... 738
 - A. 4. 2 IECUBE QB-V850ESFX2を使用する場合 ... 740
- A. 5 ディバグ用ツール (ソフトウエア) ... 742
- A. 6 組み込み用ソフトウエア ... 743
- A. 7 フラッシュ・メモリ書き込み用ツール ... 743

付録B レジスタ索引 ... 744

付録C 命令セット一覧 ... 752

- C. 1 凡 例 ... 752
- C. 2 インストラクション・セット (アルファベット順) ... 755
- C. 3 使用上の注意 ... 761

付録D 改版履歴 ... 765

- D. 1 本版で改訂された主な箇所 ... 765

第1章 イントロダクション

V850ES/FE2は、NECのリアルタイム制御向けシングルチップ・マイクロコンピュータV850シリーズの製品シリーズです。

1.1 概 説


V850ES/FE2は、V850ES CPUコアを使用し、ROM/RAM、タイマ/カウンタ、シリアル・インタフェース、A/Dコンバータなどの周辺機能を内蔵した32ビット・シングルチップ・マイクロコンピュータです。V850ES/FE2では、車輦内LANとして、CAN (Controller Area Network) を内蔵しています。

V850ES/FE2は、高いリアルタイム応答性と1クロック・ピッチの基本命令に加え、デジタル・サーボ制御の応用に最適な命令として、ハードウェア乗算器による乗算命令、飽和演算命令、ビット操作命令などを持っています。また、リアルタイム制御システム用として、自動車電装分野などへの応用がきわめて高いコスト・パフォーマンスで実現できます。

V850ES/FE2に対して、I/O、タイマ/カウンタ、シリアル・インタフェース、バス制御機能などの機能を拡張した、V850ES/FJ2、V850ES/FG2、V850ES/FF2を用意しています。

備考 バス制御機能はV850ES/FJ2のみ。DMAコントローラ (DMAC) はV850ES/FJ2、V850ES/FG2のみ。

★ 1.2 V850ES/FE2, V850ES/FF2, V850ES/FG2, V850ES/FJ2の製品展開



1.3 特 徴

命令数 83

最小命令実行時間 50 ns (メイン・クロック (f_{xx}) = 20 MHz動作時)

汎用レジスタ 32ビット×32本

パワーオン・クリア機能

低電圧検出機能

内蔵メモリ RAM : 4/6 Kバイト (表1 - 1参照)

フラッシュ・メモリ : 128 Kバイト (表1 - 1参照)

マスクROM : 64/128 Kバイト (表1 - 1参照)

割り込み / 例外

ノンマスカブル割り込み (表1 - 1参照)

マスカブル割り込み (表1 - 1参照)

ソフトウェア例外: 2要因

例外トラップ : 1要因

I/Oライン 入出力ポート : 51

タイマ / カウンタ

16ビット・インターバル・タイマM (TMM) : 1ch

16ビット・タイマ / イベント・カウンタP (TMP) : 4ch

16ビット・タイマ / イベント・カウンタQ (TMQ) : 1ch

時計用タイマ : 1ch

ウォッチドッグ・タイマ2 : 1ch

シリアル・インタフェース (SIO)

アシンクロナス・シリアル・インタフェースA (UARTA) (表1 - 1参照)

3線式可変長シリアル・インタフェースB (CSIB) (表1 - 1参照)

CANコントローラ : 1ch

A/Dコンバータ 10ビット分解能 : 10ch

クロック・ジェネレータ メイン・クロック / サブクロック動作

CPUクロック7段階 (f_{xx}, f_{xx}/2, f_{xx}/4, f_{xx}/8, f_{xx}/16, f_{xx}/32, f_{XT})

クロック・スルー・モード / PLLモード選択可

内蔵発振器 : 200 kHz (TYP.)

パワー・セーブ機能 HALT/IDLE1/IDLE2 / ソフトウェアSTOP / サブクロック / サブIDLEモード

パッケージ 64ピン・プラスチックLQFP (ファインピッチ) (10×10)

表1 - 1に各製品の機能概要について示します。

★ 表1 - 1 V850ES/FE2, V850ES/FF2, V850ES/FG2, V850ES/FJ2の機能概要 (1/2)

シリーズ名		V850ES/FE2			V850ES/FF2			
製品名		μPD703230	μPD703231	μPD70F3231	μPD703232	μPD70F3232	μPD703233	μPD70F3233
内蔵メモリ	フラッシュ (バイト)	-	-	128K	-	128K	-	256K
	ROM (バイト)	64K	128K	-	128K	-	256K	-
	RAM (バイト)	4K	6K	6K	6K	12K	12K	12K
DMA		なし						
動作クロック	メイン (内部)	Max. 20 MHz						
	内蔵発振器	Typ. 200 kHz						
	サブ クロック	RCまたは クリスタル						
I/Oポート		51			67			
A/Dコンバータ		10ビット x 10ch			10ビット x 12ch			
タイマ	TMQ	1ch						
	TMP	4ch						
	TMM	1ch						
	WDT2	1ch						
	時計	1ch						
シリアル・ インタ フェース	CSI	2ch						
	UART	2ch						
	CAN	1ch						
割り込み	外部	8ch						
	内部	35ch						
	NMI	1ch						
その他	キー・リターン 入力	8ch						
	クロック・モニ タ機能	あり						
	POC/LVI機能	あり						
	クロック出力 機能	あり						
	PCL出力機能	あり						
	オンチップ・ デバッグ機能	なし	あり	なし	あり	なし	あり	あり
外部メモリ・インタフェース		なし						
動作電圧		3.5 ~ 5.5 V						
パッケージ		64ピンLQFP			80ピンTQFP			

★

表1 - 1 V850ES/FE2, V850ES/FF2, V850ES/FG2, V850ES/FJ2の機能概要 (2/2)

シリーズ名		V850ES/FG2					V850ES/FJ2		
製品名		μPD703234	μPD70F3234	μPD703235	μPD70F3235	μPD70F3236	μPD70F3237	μPD70F3238	μPD70F3239
内蔵メモリ	フラッシュ (バイト)	-	128K	-	256K	384K	256K	376K	512K
	ROM (バイト)	128K	-	256K	-	-	-	-	-
	RAM (バイト)	6K	6K	12K	12K	16K	12K	20K	20K
DMA		あり							
動作クロック	メイン (内部)	Max. 20 MHz							
	内蔵発振器	Typ. 200 kHz							
	サブ クロック	RCまたは クリスタル							
I/Oポート		84					128		
A/Dコンバータ		10ビット x 16ch					10ビット x 24ch		
タイマ	TMQ	2ch					3ch		
	TMP	4ch							
	TMM	1ch							
	WDT2	1ch							
	時計	1ch							
シリアル・ インタ フェース	CSI	2ch					3ch		
	UART	3ch					3ch	4ch	
	CAN	2ch					2ch	4ch	
割り込み	外部	11ch					15ch		
	内部	50ch					57ch	67ch	
	NMI	1ch							
その他	キー・リターン 入力	8ch							
	クロック・モニ タ機能	あり							
	POC/LVI機能	あり							
	クロック出力 機能	あり							
	PCL出力機能	あり							
	オンチップ・ デバッグ機能	なし	あり	なし	あり				
外部メモリ・インタフェース		なし					あり		
動作電圧		3.5 ~ 5.5 V							
パッケージ		100ピンLQFP					144ピンLQFP		

★ 1.4 オーダ情報

オーダ名称	パッケージ	内蔵メモリ	CAN バッファ数	品質水準	備考	
μ PD703230GB(A)-xxx-8EU	64ピン・プラス チックLQFP (ファインピッチ) (10×10)	64Kバイト (マスクROM)	32バッファ / ch	特別水準 ^注	-	
μ PD703230GB(A)-xxx-8EU-A						
μ PD703230GB(A1)-xxx-8EU						
μ PD703230GB(A1)-xxx-8EU-A						
μ PD703230GB(A2)-xxx-8EU						
μ PD703230GB(A2)-xxx-8EU-A						
μ PD703231GB(A)-xxx-8EU		128Kバイト (マスクROM)			128Kバイト (フラッシュ・メモリ)	-
μ PD703231GB(A)-xxx-8EU-A						
μ PD703231GB(A1)-xxx-8EU						
μ PD703231GB(A1)-xxx-8EU-A						
μ PD703231GB(A2)-xxx-8EU						
μ PD703231GB(A2)-xxx-8EU-A						
μ PD70F3231M1GB(A)-8EU		128Kバイト (フラッシュ・メモリ)				-
μ PD70F3231M1GB(A)-8EU-A						
μ PD70F3231M1GB(A1)-8EU						
μ PD70F3231M1GB(A1)-8EU-A						
μ PD70F3231M1GB(A2)-8EU						
μ PD70F3231M1GB(A2)-8EU-A						
μ PD70F3231M2GB(A)-8EU						-
μ PD70F3231M2GB(A)-8EU-A						
μ PD70F3231M2GB(A1)-8EU						
μ PD70F3231M2GB(A1)-8EU-A						
μ PD70F3231M2GB(A2)-8EU						
μ PD70F3231M2GB(A2)-8EU-A						

注 各品質水準の動作周囲温度は次のとおりです。

(A) : - 40 ~ +85 , (A1) : - 40 ~ +110 , (A2) : - 40 ~ +125

備考1. xxxはROMコード番号です。

2. オーダ名称末尾「-A」の製品は、鉛フリー製品です。


品質水準とその応用分野の詳細については当社発行の資料「NEC 半導体デバイスの品質水準」(資料番号 C11531J)をご覧ください。

1.5 応用分野

自動車電装分野 (CANコントローラ内蔵汎用品)

1.6 端子接続図 (Top View)

64ピン・プラスチックLQFP (ファインピッチ) (10×10)




端子名称

ADTRG:	A/D trigger input	PCL:	Programmable clock output
ANI0 to ANI9:	Analog input	PCM0 to PCM1:	Port CM
ASCKA0:	Asynchronous serial clock	PDL0 to PDL7:	Port DL
AVREF0:	Analog reference voltage	REGC:	Regulator control
AVSS:	Analog V _{ss}	$\overline{\text{RESET}}$:	Reset
CLKOUT:	Clock output	RXDA0, RXDA1:	Receive data
CRXD0:	CAN receive data	$\overline{\text{SCKB0}}, \overline{\text{SCKB1}}$:	Serial clock
CTXD0:	CAN transmit data	SIB0, SIB1:	Serial input
DCK:	Debug clock	SOB0, SOB1:	Serial output
DDI:	Debug data input	TIP00, TIP01,	Timer input
DDO:	Debug data output	TIP10, TIP11,	
DMS:	Debug mode select	TIP20, TIP21,	
$\overline{\text{DRST}}$:	Debug reset	TIP30, TIP31,	
EVDD:	Power supply for port	TIQ00 to TIQ03:	
EVSS:	Ground for port	TOP00, TOP01,	Timer output
FLMD0, FLMD1:	Flash programming mode	TOP10, TOP11,	
INTP0 to INTP7:	Interrupt request from peripherals	TOP20, TOP21,	
KR0 to KR7:	Key return	TOP30, TOP31,	
NMI:	Non-maskable interrupt request	TOQ01 to TOQ03:	
P00 to P06:	Port 0	TXDA0, TXDA1:	Transmit data
P30 to P35:	Port 3	V _{DD} :	Power supply
P40 to P42:	Port 4	V _{SS} :	Ground
P50 to P55:	Port 5	X1, X2:	Crystal for main clock
P70 to P79:	Port 7	XT1, XT2:	Crystal for subclock
P90, P91			
P96 to P99			
P913 to P915:	Port 9		

1.7 機能ブロック構成

1.7.1 内部ブロック図



★ 注 POC搭載製品のみ

1.7.2 内部ユニット

(1) CPU

アドレス計算，算術論理演算，データ転送などのほとんどの命令処理を，5段パイプライン制御により1クロックで実行できます。

乗算器（16ビット×16ビット 32ビット），バレル・シフタ（32ビット）などの専用ハードウェアを内蔵し，複雑な命令処理の高速化を図っています。

(2) ROM

00000000H-0000FFFFH/00000000H-0001FFFFH番地にマッピングされる64/128 Kバイトのフラッシュ/マスク・メモリです。命令フェッチ時にCPUから1クロックでアクセスできます。

(3) RAM

03FFE000H-03FFEFFFH/03FFD800H-03FFEFFFH番地にマッピングされる4/6 KバイトのRAMです。データ・アクセス時にCPUから1クロックでアクセスできます。

(4) 割り込みコントローラ (INTC)

内蔵周辺ハードウェア，および外部からのハードウェア割り込み要求（NMI, INTPO-INTP7）を処理します。これらの割り込み要求は，8レベルの割り込み優先順位を指定でき，割り込み要因に対し多重処理制御ができます。

(5) クロック・ジェネレータ (CG)

メイン・クロック (f_{xx})用とサブクロック (f_{xt})用の2種類の発振回路を内蔵しています。7種類 (f_{xx} , $f_{xx}/2$, $f_{xx}/4$, $f_{xx}/8$, $f_{xx}/16$, $f_{xx}/32$, f_{xt}) のクロックを生成し，そのうちの1つをCPUの動作クロック (f_{CPU})として供給します。

(6) 内蔵発振器

内蔵発振器を内蔵しています。発振周波数は200 kHz (TYP.)です。ウォッチドッグ・タイマ2とタイマMへクロック供給します。

(7) タイマ/カウンタ

16ビットのタイマ/イベント・カウンタP (TMP)，16ビットのタイマ/イベント・カウンタQ (TMQ)，16ビットのインターバル・タイマM (TMM)を内蔵しています (表1-1参照)。

(8) 時計用タイマ

サブクロックまたはプリスケアラ3からの f_{BRG} から時計カウント用の基準時間をカウントします。メイン・クロックによるインターバル・タイマとしても同時に使用できます。

(9) ウォッチドッグ・タイマ2

プログラムの暴走，システム異常などを検出するためのウォッチドッグ・タイマを内蔵しています。

ソース・クロックとして内蔵発振器，またはメイン・クロックを選択できます。

オーバフローでノンマスクابل割り込み要求信号 (INTWDT2)，またはシステム・リセット信号 (WDT2RES)を発生します。

(10) シリアル・インタフェース (SIO)

V850ES/FE2には、シリアル・インタフェースとしてアシンクロナス・シリアル・インタフェースA (UARTA)、3線式可変長シリアル・インタフェースB (CSIB)を内蔵しており、最大4チャンネルを同時に使用できます。

UARTAは、TXDAn, RXDAn端子によりデータ転送を行います ($n = 0, 1$)。

CSIBは、SOBm, SIBm, $\overline{\text{SCKBm}}$ 端子によりデータ転送を行います ($m = 0, 1$)。

UARTAは専用ポー・レート・ジェネレータを内蔵しています。

(11) CANコントローラ

CANコントローラは、ユニット間のデータ転送を行うことを目的とした小規模のデジタル・データ伝送システムです。

(12) A/Dコンバータ

10本のアナログ入力端子を持つ高速、高分解能の10ビットA/Dコンバータです。逐次変換方式で変換します。

(13) キー割り込み機能

8チャンネルのキー入力端子に立ち下がりエッジを入力することによって、キー割り込み要求信号 (INTKR)を発生させることができます。

(14) オンチップ・ディバグ機能

JTAG (Joint Test Action Group) の通信仕様を利用して、N-Wire型インサーキット・エミュレータを介したオンチップ・ディバグ機能を内蔵しています。通常ポート機能とオンチップ・ディバグ機能の切り替えは、制御端子の入力レベルとオンチップ・ディバグ・モード設定レジスタ (OCDM) の2つで行います。

備考 フラッシュ・メモリ内蔵品のみ

(15) ポート

汎用ポートとしての機能と制御端子の機能があります。詳しくは第4章 ポート機能を参照してください。

第 2 章 端子機能

V850ES/FE2 の端子名称と機能を次に示します。

2.1 端子機能一覧

端子の入出力バッファ電源には、AV_{REF0}、EV_{DD} の 2 系統があります。それぞれの電源と端子の関係を次に示します。

表 2-1 各端子の入出力バッファ電源 (V850ES/FE2)

電 源	対応する端子
AV _{REF0}	ポート 7
EV _{DD}	ポート 0, ポート 3, ポート 4, ポート 5, ポート 9, ポート CM, ポート DL, RESET

(1) ポート端子

表 2-2 端子一覧 (ポート端子) (1/2)

端子名称	入出力	機 能	兼用端子
P00	入出力	ポート 0 7 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	TIP31/TOP31
P01			TIP30/TOP30
P02			NMI
P03			INTP0/ADTRG
P04			INTP1
P05			INTP2/ $\overline{\text{DRST}}$
P06			INTP3
P30	入出力	ポート 3 6 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	TXDA0
P31			RXDA0/INTP7
P32			ASCKA0/TIP00/TOP00/TOP01
P33			TIP01/TOP01/CTXD0
P34			TIP10/TOP10/CRXD0
P35			TIP11/TOP11
P40	入出力	ポート 4 3 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	SIB0
P41			SOB0
P42			SCKB0

表 2-2 端子一覧(ポート端子)(2/2)

端子名称	入出力	機能	兼用端子
P50	入出力	ポート 5 6 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	KR0/TIQ01/TOQ01
P51			KR1/TIQ02/TOQ02
P52			KR2/TIQ03/TOQ03/DDI
P53			KR3/TIQ00/TOQ00/DDO
P54			KR4/DCK
P55			KR5/DMS
P70-P79	入出力	ポート 7 10 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	ANI0-ANI9
P90	入出力	ポート 9 9 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	KR6/TXDA1
P91			KR7/RXDA1
P96			TIP21/TOP21
P97			SIB1/TIP20/TOP20
P98			SOB1
P99			SCKB1
P913			INTP4/PCL
P914			INTP5
P915			INTP6
PCM0	入出力	ポート CM 2 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	-
PCM1			CLKOUT
PDL0-PDL4	入出力	ポート DL 8 ビット入出力ポート 1 ビット単位で入力 / 出力の指定が可能	-
PDL5			FLMD1
PDL6, PDL7			-

(2) ポート以外の端子

表 2-3 端子一覧(ポート以外の端子)(1/3)

端子名称	入出力	機能	兼用端子
NMI ^注	入力	外部割り込み入力 (ノンマスクブル, アナログ・ノイズ除去)	P02
INTP0	入力	部割り込み要求入力 (マスクブル, アナログ・ノイズ除去)	P03/ADTRG
INTP1			P04
INTP2			P05/DRST
INTP3			P06
INTP4			P913/PCL
INTP5			P914
INTP6			P915
INTP7			P31/RXDA0

★ 注 NMI 端子は P02 端子と兼用しており、リセット後は P02 端子として機能します。NMI を有効にする場合は、PMC0.PMC02 ビットをセット(1)してください。また、NMI 端子の初期設定は"エッジ検出し"になっています。INTF0, INTR0 レジスタで NMI 端子の有効エッジを選択してください。

表 2-3 端子一覧(ポート以外の端子)(2/3)

端子名称	入出力	機能	兼用端子
TIP00	入力	外部イベント/クロック入力(TMP00)	P32/ASCKA0/TOP00/TOP01
TIP01		外部イベント/クロック入力(TMP01)	P33/TOP01/CTXD0
TIP10		外部イベント/クロック入力(TMP10)	P34/TOP10/CRXD0
TIP11		外部イベント/クロック入力(TMP11)	P35/TOP11
TIP20		外部イベント/クロック入力(TMP20)	P97/SIB1/TOP20
TIP21		外部イベント/クロック入力(TMP21)	P96/TOP21
TIP30		外部イベント/クロック入力(TMP30)	P01/TOP30
TIP31		外部イベント/クロック入力(TMP31)	P00/TOP31
TOP00	出力	タイマ出力(TMP00)	P32/ASCKA0/TIP00/TOP01
TOP01		タイマ出力(TMP01)	P32/ASCKA0/TIP00/TOP00 P33/TIP01/CTXD0
TOP10		タイマ出力(TMP10)	P34/TIP10/CRXD0
TOP11		タイマ出力(TMP11)	P35/TIP11
TOP20		タイマ出力(TMP20)	P97/SIB1/TIP20
TOP21		タイマ出力(TMP21)	P96/TIP21
TOP30		タイマ出力(TMP30)	P01/TIP30
TOP31		タイマ出力(TMP31)	P00/TIP31
TIQ00	入力	外部イベント/クロック入力(TMQ00)	P53/KR3/TOQ00/DDO
TIQ01		外部イベント/クロック入力(TMQ01)	P50/KR0/TOQ01
TIQ02		外部イベント/クロック入力(TMQ02)	P51/KR1/TOQ02
TIQ03		外部イベント/クロック入力(TMQ03)	P52/KR2/TOQ03/DDI
TOQ00	出力	タイマ出力(TMQ00)	P53/KR3/TOQ00/DDO
TOQ01		タイマ出力(TMQ01)	P50/KR0/TOQ01
TOQ02		タイマ出力(TMQ02)	P51/KR1/TOQ02
TOQ03		タイマ出力(TMQ03)	P52/KR2/TOQ03/DDI
SIB0	入力	シリアル受信データ入力(CSIB0)	P40
SIB1		シリアル受信データ入力(CSIB1)	P97/TIP20/TOP20
SOB0	出力	シリアル送信データ入力(CSIB0)	P41
SOB1		シリアル送信データ入力(CSIB1)	P98
SCKB0	入出力	シリアル・クロック入出力(CSIB0)	P42
SCKB1		シリアル・クロック入出力(CSIB1)	P99
RXDA0	入力	シリアル受信データ入力(UARTA0)	P31/INTP7
RXDA1		シリアル受信データ入力(UARTA1)	P91/KR7
TXDA0	出力	シリアル送信データ出力(UARTA0)	P30
TXDA1		シリアル送信データ出力(UARTA1)	P90/KR6
ASCKA0	入力	UARTA0のポーレート・クロック入力	P32/TIP00/TOP00/TOP01
CRXD0	入力	CAN受信データ入力(CAN0)	P34/TIP10/TOP10
CTXD0	出力	CAN送信データ出力(CAN0)	P33/TIP01/TOP01
ANI0-ANI9	入力	A/Dコンバータ用アナログ電圧入力	P70-P79

表 2-3 端子一覧 (ポート以外の端子) (3/3)

端子名称	入出力	機能	兼用端子
AV _{REF0}	入力	A/D コンバータ用基準電圧入力, 兼ポート 7 用正電源供給端子	-
AV _{SS}	-	A/D コンバータ用グランド電位 (V _{SS} と同電位)	-
ADTRG	入力	A/D コンバータ外部トリガ入力	P03/INTP0
KR0	入力	キー割り込み入力	P50/TIQ01/TOQ01
KR1			P51/TIQ02/TOQ02
KR2			P52/TIQ03/TOQ03/DDI
KR3			P53/TIQ00/TOQ00/DDO
KR4			P54/DCK
KR5			P55/DMS
KR6			P90/TXDA1
KR7			P91/RXDA1
DMS	入力	ディバグ・モード・セレクト	P55/KR5
DDI	入力	ディバグ・データ入力	P52/KR2/TIQ03/TOQ03
DDO	出力	ディバグ・データ出力	P53/KR3/TIQ00/TOQ00
DCK	入力	ディバグ・クロック入力	P54/KR4
DRST	入力	ディバグ・リセット入力	P05/INTP2
FLMD0	入力	フラッシュ・プログラミング・モード引き込み用端子	-
FLMD1			PDL5
CLKOUT	出力	内部システム・クロック出力	PCM1
PCL	出力	クロック出力 (X1 入力クロックとサブシステム・クロックのタイミング出力)	P913/INTP4
REGC	-	レギュレータ出力安定容量接続	-
RESET	入力	システム・リセット入力	-
X1	入力	メイン・クロック用発振子接続	-
X2	-		-
XT1	入力	サブクロック用発振子接続	-
XT2	-		-
V _{DD}	-	内部用正電源供給端子	-
V _{SS}	-	内部用グランド電位	-
EV _{DD}	-	外部用正電源供給端子 (V _{DD} と同電位)	-
EV _{SS}	-	外部用グランド電位 (V _{SS} と同電位)	-

2.2 端子機能の説明

(1) P00-P06 (ポート0) ... 3ステート入出力

ポート0は、1ビット単位で入力または出力を設定できる7ビットの入出力ポートです。

P00-P06は入出力ポートとして機能するほか、NMI入力、外部割り込み要求信号入力、タイマ/カウンタの入出力、A/Dコンバータの外部トリガ、ディバグ・リセット入力として動作します。1ビットごとにポート/コントロール・モードを選択でき、INTR0レジスタとINTF0レジスタで端子の有効エッジを指定します。

P00-P06はプルアップ抵抗オプション・レジスタ0(PU0)により、内蔵プルアップ抵抗を使用できます。

(a) ポート・モード

P00-P06はポート・モード・レジスタ0(PM0)により、ビット単位に入力または出力を設定できません。

(b) コントロール・モード

(i) NMI (Non-maskable interrupt request) ... 入力

ノンマスクابل割り込み要求信号入力端子です。

(ii) INTP0-INTP3 (Interrupt request from peripherals) ... 入力

外部割り込み要求信号入力端子です。

(iii) TIP30, TIP31 (Timer input) ... 入力

タイマP3(TMP3)用の入力端子です。

(iv) TOP30, TOP31 (Timer output) ... 出力

タイマP3(TMP3)用の出力端子です。

(v) ADTRG (A/D trigger input) ... 入力

A/Dコンバータの外部トリガ入力端子です。A/Dコンバータ・モード・レジスタ0(ADA0M0)で制御します。

(vi) $\overline{\text{DRST}}$ (Debug reset) ... 入力

ディバグ・リセット入力端子です。内蔵するオンチップ・ディバグ用回路を非同期に初期化する負論理の信号です。ロウ・レベルにするとオンチップ・ディバグ用回路をリセット/無効にします。ディバグ機能を使用しない場合は、ロウ・レベルにしてください。

詳細は、第25章 オンチップ・ディバグ機能を参照してください。

(2) P30-P35 (ポート3) ... 3 ステート入出力

ポート3は、1ビット単位で入力または出力を設定できる6ビットの入出力ポートです。

P30-P36は入出力ポートとして機能するほか、外部割り込み要求信号入力、シリアル・インタフェースの入出力、タイマ/カウンタの入出力、CANのデータ入出力として動作します。1ビットごとにポート/コントロール・モードを選択でき、INTR3レジスタとINTF3レジスタで端子の有効エッジを指定します。

P30-P36はプルアップ抵抗オプション・レジスタ3(PU3)により、内蔵プルアップ抵抗を使用できます。

(a) ポート・モード

P30-P36はポート・モード・レジスタ3(PM3)により、ビット単位に入力または出力を設定できません。

(b) コントロール・モード**(i) RXDA0 (Receive data) ... 入力**

UARTA0のシリアル受信データ入力端子です。

(ii) TXDA0 (Transmit data) ... 出力

UARTA0のシリアル送信データ出力端子です。

(iii) ASCKA0 (Asynchronous serial clock) ... 入力

UARTA0のシリアル・ボー・レート・クロック入力端子です。

(iv) INTP7 (Interrupt request from peripherals) ... 入力

外部割り込み要求信号入力端子です。

(v) TIP00, TIP01, TIP10, TIP11 (Timer input) ... 入力

タイマP0, P1(TMP0, TMP1)用の入力端子です。

(vi) TOP00, TOP01, TOP10, TOP11 (Timer output) ... 出力

タイマP0, P1(TMP0, TMP1)用の出力端子です。

(vii) CRXD0 (CAN receive data) ... 入力

CAN0の受信データ入力端子です。

(viii) CTXD0 (CAN transmit data) ... 出力

CAN0の送信データ出力端子です。

(3) P40-P42 (ポート4) ... 3 ステート入出力

ポート4は、1ビット単位で入力または出力を設定できる3ビットの入出力ポートです。

P40-P42は入出力ポートとして機能するほか、シリアル・インタフェースの入出力として動作します。1ビットごとにポート/コントロール・モードを選択できます。

P40-P42はプルアップ抵抗オプション・レジスタ4(PU4)により、内蔵プルアップ抵抗を使用できます。

(a) ポート・モード

P40-P42はポート・モード・レジスタ4(PM4)により、ビット単位に入力または出力を設定できません。

(b) コントロール・モード**(i) SIB0 (Serial input) ... 入力**

CSIB0のシリアル受信データ入力端子です。

(ii) SOB0 (Serial output) ... 出力

CSIB0のシリアル送信データ出力端子です。

(iii) SCKB0 (Serial clock) ... 3 ステート入出力

CSIB0のシリアル・クロック入出力端子です。

(4) P50-P55 (Port 5) ... 3 ステート入出力

ポート5は、1ビット単位で入力または出力を設定できる6ビットの入出力ポートです。

P50-P55は入出力ポートとして機能するほか、タイマ/カウンタの入出力、デバッグ機能入出力、キー割り込み入力機能として動作します。1ビットごとにポート/コントロール・モードを選択できます。

P50-P55はプルアップ抵抗オプション・レジスタ5(PU5)により、内蔵プルアップ抵抗を使用できます。

(a) ポート・モード

P50-P55はポート・モード・レジスタ5(PM5)により、ビット単位に入力または出力を設定できません。

(b) コントロール・モード**(i) KR0-KR5 (Key return) ... 入力**

キー割り込み入力端子です。入力ポート・モード時にキー・リターン・モード・レジスタ(KRM)で動作を指定します。

(ii) TIQ00, TIQ01, TIQ02, TIQ03 (Timer input) ... 入力

タイマQ0(TMQ0)用の入力端子です。

(iii) TOQ00, TOQ01, TOQ02, TOQ03 (Timer output) ... 出力

タイマ Q0 (TMQ0) 用の出力端子です。

(iv) DDI (Debug data input) ... 入力

オンチップ・デバッグ用回路のデバッグ・データ入力端子です。

詳細は、第25章 オンチップ・デバッグ機能を参照してください。

(v) DDO (Debug data output) ... 出力

オンチップ・デバッグ用回路のデバッグ・データ出力端子です。

詳細は、第25章 オンチップ・デバッグ機能を参照してください。

(vi) DCK (Debug clock input) ... 入力

オンチップ・デバッグ用回路のデバッグ・クロック入力端子です。

詳細は、第25章 オンチップ・デバッグ機能を参照してください。

(vii) DMS (Debug mode select) ... 入力

オンチップ・デバッグ用回路のデバッグ・モード・セレクト端子です。

詳細は、第25章 オンチップ・デバッグ機能を参照してください。

(5) P70-P79 (ポート7) ... 3 ステート入出力

ポート7は、1ビット単位で入力または出力を設定できる10ビットの入出力ポートです。

P70-P79は入出力ポートとして機能するほか、コントロール・モードではA/Dコンバータのアナログ入力として動作します。ただし、アナログ入力端子として使用する場合には、入力に設定してください。このときにポートをリードしないでください。

(a) ポート・モード

★

P70-P79はポート・モード・レジスタ7L, 7H (PM7L, PM7H)により、ビット単位に入力または出力を設定できます。

(b) コントロール・モード

P70-P79はANI0-ANI9端子と兼用になっています。

(i) ANI0-ANI9 (Analog input 0 - 9) ... 入力

A/Dコンバータへのアナログ入力端子です。

(6) P90, P91, P96-P99, P913-P915 (ポート9) ... 3ステート入出力

ポート9は、1ビット単位で入力または出力を設定できる9ビットの入出力ポートです。

P90, P91, P96-P99, P913-P915は入出力ポートとして機能するほか、シリアル・インタフェースの入出力、タイマ/カウンタの入出力、クロック出力、外部割り込み要求信号入力、キー割り込み入力機能として動作します。1ビットごとにポート/コントロール・モードを選択でき、P913-P915はINTR9HレジスタとINTF9Hレジスタで端子の有効エッジを指定します。

P90, P91, P96-P99, P913-P915はプルアップ抵抗オプション・レジスタ9(PU9)により、内蔵プルアップ抵抗を使用できます。

(a) ポート・モード

P90, P91, P96-P99, P13-P915はポート9モード・レジスタ(PM9)により、ビット単位に入力または出力を設定できます。

(b) コントロール・モード**(i) SIB1 (Serial input) ... 入力**

CSIB1のシリアル受信データ入力端子です。

(ii) SOB1 (Serial output) ... 出力

CSIB1のシリアル送信データ出力端子です。

(iii) SCKB1 (Serial clock) ... 3ステート入出力

CSIB1のシリアル・クロック入出力端子です。

(iv) RXDA1 (Receive data) ... 入力

UARTA1のシリアル受信データ入力端子です。

(v) TXDA1 (Transmit data) ... 出力

UARTA1のシリアル送信データ出力端子です。

(vi) TIP20, TIP21 (Timer input) ... 入力

タイマP2(TMP2)用の入力端子です。

(vii) TOP20, TOP21 (Timer output) ... 出力

タイマP2(TMP2)用の出力端子です。

(viii) PCL (Clock output) ... 出力

クロックを出力します。

(ix) INTP4-INTP6 (Interrupt request from peripherals) ... 入力

外部割り込み要求信号入力端子です。

(x) KR6, KR7 (Key return) ... 入力

キー割り込み入力端子です。入力ポート・モード時にキー・リターン・モード・レジスタ(KRM)で動作を指定します。

(7) PCM0, PCM1 (ポート CM) ... 3 ステート入出力

ポート CM は、1 ビット単位で入力または出力を設定できる 2 ビットの入出力ポートです。

(a) ポート・モード

PCM0, PCM1 はポート・モード・レジスタ CM (PMCM) により、ビット単位に入力または出力を設定できます。

(b) コントロール・モード**(i) CLKOUT (Clock output) ... 出力**

内部で生成したバス・クロックを出力します。

(8) PDL0-PDL7 (ポート DL) ... 3 ステート入出力

ポート DL は、1 ビット単位で入力または出力を設定できる 8 ビットの入出力ポートです。

また、フラッシュ・メモリ・プログラミング時 (FLMD0 にハイ・レベルを入力) に PDL5 は FLMD1 端子として動作します。このとき必ず FLMD1 端子にはロウ・レベルを入力してください。

(a) ポート・モード

PDL0-PDL7 はポート・モード・レジスタ DL (PMDL) により、ビット単位に入力または出力を設定できます。

(9) $\overline{\text{RESET}}$ (Reset) ... 入力

$\overline{\text{RESET}}$ 入力は非同期入力で、動作クロックと無関係に一定のロウ・レベル幅を持つ信号が入力されると、すべての動作に優先してシステム・リセットがかかります。

通常のイニシャライズ/スタートのほかに、スタンバイ・モード (HALT, IDLE, STOP) の解除にも使用します。

(10) X1, X2 (Crystal for main clock)

システム・クロック発生用の発振子接続端子です。

(11) XT1, XT2 (Crystal for subclock)

サブクロック発生用の発振子接続端子です。

(12) AV_{SS} (Ground for analog)

A/D コンバータおよび兼用ポート用のグラウンド端子です。

(13) AV_{REF0} (Analog reference voltage) ... 入力

A/D コンバータおよび兼用ポート用のアナログ正電源供給端子です。

A/D コンバータ用の基準電圧供給端子を兼用しています。

(14) EV_{DD} (Power supply for port)

入出力ポートおよび兼用機能端子用の正電源供給端子です。

(15) EV_{SS} (Ground for port)

入出力ポートおよび兼用機能端子用のグラウンド端子です。

(16) V_{DD} (Power supply)

正電源供給端子です。すべての V_{DD} 端子を正電源に接続してください。

(17) V_{SS} (Ground)

グラウンド端子です。すべての V_{SS} 端子をグラウンドに接続してください。

(18) FLMD0 (Flash programming mode) ... 入力

フラッシュ・メモリ・プログラミング・モード用の信号入力端子です。

通常動作モード時は、V_{SS} に接続してください。

(19) REGC (Regulator control) ... 入力

レギュレータ用のコンデンサ端子です。

2.3 端子の入出力回路タイプと未使用時の処理

(1/2)

端子	入出力回路タイプ	推奨接続方法
P00/TIP31/TOP31	5-W	入力時：個別に抵抗を介して，EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P01/TIP30/TOP30		
P02/NMI		
P03/INTP0/ADTRG		
P04/INTP1		
P05/INTP2/ $\overline{\text{DRST}}$	5-AF	入力時：個別に抵抗を介して，EV _{SS} に接続してください。 出力時：オープンにしてください。
P06/INTP3	5-W	入力時：個別に抵抗を介して，EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P30/TXDA0	5-A	入力時：個別に抵抗を介して，EV _{DD} またはEV _{SS} に接続してください。
P31/RXDA0/INTP7	5-W	出力時：オープンにしてください。
P32/ASCKA0/TIP00/TOP00/TOP01		
P33/TIP01/TOP01/CTXD0		
P34/TIP10/TOP10/CRXD0		
P35/TIP11/TOP11		
P40/SIB0		
P41/SOB0	5-A	出力時：オープンにしてください。
P42/SCKB0	5-W	
P50/KR0/TIQ01/TOQ01	5-W	入力時：個別に抵抗を介して，EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P51/KR1/TIQ02/TOQ02		
P52/KR2/TIQ03/TOQ03/DDI		
P53/KR3/TIQ00/TOQ00/DDO		
P54/KR4/DCK		
P55/KR5/DMS		
P70/ANI0-P79/ANI9	11-G	入力時：個別に抵抗を介して，AV _{REF0} またはAV _{SS} に接続してください。
P90/KR6/TXDA1	5-W	入力時：個別に抵抗を介して，EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P91/KR7/RXDA1		
P96/TIP21/TOP21		
P97/SIB1/TIP20/TOP20		
P98/SOB1	5-A	
P99/SCKB1	5-W	
P913/INTP4/PCL		
P914/INTP5		
P915/INTP6		

端子	入出力回路 タイプ	推奨接続方法
PCM0	5	入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
PCM1/CLKOUT		
PDL0-PDL4	5	入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
PDL5/FLMD0		
PDL6, PDL7		
AV _{REF0}	-	V _{DD} に直接接続してください。
AV _{SS}	-	-
IC/FLMD0 [※]	-	V _{SS} に直接接続してください。
REGC	-	-
RESET	2	-
X1	-	-
X2	-	-
XT1	16	抵抗を介して、V _{SS} に接続してください。
XT2	16	オープンにしてください。
V _{DD}	-	-
V _{SS}	-	-
EV _{DD}	-	-
EV _{SS}	-	-

注 セルフ・プログラミング中にRESET端子にノイズ除去幅を超えるノイズが入力された場合、FLMD0端子に容量を接続していると容量のチャージ抜けのタイミングによっては、フラッシュ・オンボード・モードに入ってしまうため、FLMD0端子に容量を接続しないでください。

2.4 端子の入出力回路

図 2 - 1 端子の入出力回路タイプ (1/2)





図 2 - 1 端子の入出力回路タイプ (2/2)



★ 2.5 注意事項

フラッシュ ROM 製品において、P53/KR3/TIQ00/TOQ00/DDO 端子は、電源投入時にはリセット中でも一時的に不定レベルを出力する可能性があります。

第3章 CPU機能

V850ES/FE2のCPUは、RISCアーキテクチャをベースとして、5段パイプラインの制御によりほとんどの命令を1クロックで実行します。

3.1 特 徴

最小命令実行時間：50 ns（20 MHz動作時）

メモリ空間 プログラム空間：64 Mバイト・リニア

 データ空間 ：4 Gバイト・リニア

汎用レジスタ：32ビット×32本

内部32ビット・アーキテクチャ

5段パイプライン制御

乗除算命令

飽和演算命令

32ビット・シフト命令：1クロック

ロング/ショート形式を持つロード/ストア命令

ビット操作命令4種

- ・ SET1
- ・ CLR1
- ・ NOT1
- ・ TST1

3.2 CPUレジスタ・セット

V850ES/FE2のレジスタは、汎用のプログラム・レジスタ・セットと、専用のシステム・レジスタ・セットの2種類に分類できます。すべてのレジスタは32ビット幅となっています。

詳細はV850ES **ユーザーズ・マニュアル アーキテクチャ編**を参照してください。

(1) プログラム・レジスタ・セット		(2) システム・レジスタ・セット	
31	0	31	0
r0	(ゼロ・レジスタ)	EIPC	(割り込み時状態回避レジスタ)
r1	(アセンブラ予約レジスタ)	EIPSW	(割り込み時状態回避レジスタ)
r2			
r3	(スタック・ポインタ (SP))	FEPC	(NMI時状態回避レジスタ)
r4	(グローバル・ポインタ (GP))	FEPSW	(NMI時状態回避レジスタ)
r5	(テキスト・ポインタ (TP))		
r6		ECR	(割り込み要因レジスタ)
r7			
r8		PSW	(プログラム・ステータス・ワード)
r9			
r10		CTPC	(CALLT実行時状態回避レジスタ)
r11		CTPSW	(CALLT実行時状態回避レジスタ)
r12			
r13		DBPC	(例外/ディバグ・トラップ時状態回避レジスタ)
r14		DBPSW	(例外/ディバグ・トラップ時状態回避レジスタ)
r15			
r16		CTBP	(CALLTベース・ポインタ)
r17			
r18			
r19			
r20			
r21			
r22			
r23			
r24			
r25			
r26			
r27			
r28			
r29			
r30	(エレメント・ポインタ (EP))		
r31	(リンク・ポインタ (LP))		
31	0		
PC	(プログラム・カウンタ)		

3.2.1 プログラム・レジスタ・セット

プログラム・レジスタには、汎用レジスタとプログラム・カウンタがあります。

(1) 汎用レジスタ (r0-r31)

汎用レジスタとして、r0-r31の32本が用意されています。これらのレジスタは、どれでもデータ変数またはアドレス変数として利用できます。

ただし、r0とr30は命令により暗黙的に使用しますので、これらのレジスタを使用する際には注意が必要です。r0は常に0を保持しているレジスタで、0を使用する演算やオフセット0のアドレッシングで使用されます。r30はSLD命令とSST命令により、メモリをアクセスするときのベース・ポインタとして使用されます。また、r1、r3-r5、r31は、アセンブラとCコンパイラが暗黙的に使用しますので、これらのレジスタを使用する際にはレジスタの内容を破壊しないように退避してから使用し、使用後に元に戻す必要があります。r2は、リアルタイムOSが使用する場合があります。使用するリアルタイムOSがr2を使用していない場合は、変数用レジスタとしてr2を使用できます。

表3 - 1 プログラム・レジスタ一覧


名称	用途	動作
r0	ゼロ・レジスタ	常に0を保持
r1	アセンブラ予約レジスタ	32ビット・イミディエト作成用のワーキング・レジスタとして使用
r2	アドレス/データ変数用レジスタ (使用するリアルタイムOSがr2を使用していない場合)	
r3	スタック・ポインタ	関数コール時のスタック・フレーム生成時に使用
r4	グローバル・ポインタ	データ領域のグローバル変数をアクセスするときに使用
r5	テキスト・ポインタ	テキスト領域 (プログラム・コードを配置する領域) の先頭を指すレジスタとして使用
r6-r29	アドレス/データ変数用レジスタ	
r30	エレメント・ポインタ	メモリをアクセスするときのベース・ポインタとして使用
r31	リンク・ポインタ	コンパイラが関数コールをするときに使用
PC	プログラム・カウンタ	プログラム実行中の命令アドレスを保持

備考 アセンブラやCコンパイラで使用されるr1、r3-r5、r31の詳細な説明は、CA850 (Cコンパイラ・パッケージ) ユーザーズ・マニュアル アセンブリ言語編を参照してください。

(2) プログラム・カウンタ (PC)

プログラム実行中の命令アドレスを保持します。下位26ビットが有効で、ビット31-26は0に固定されます。ビット25からビット26へのキャリーがあっても無視します。

また、ビット0は0に固定されており、奇数番地への分岐はできません。



3.2.2 システム・レジスタ・セット

システム・レジスタは、CPUの状態制御、割り込み情報保持などを行います。

システム・レジスタへのリード/ライトは、システム・レジスタ・ロード/ストア命令 (LDSR, STSR命令) により、次に示すシステム・レジスタ番号を設定することで行います。

表3-2 システム・レジスタ番号

レジスタ番号	システム・レジスタ名称	オペランド指定の可否	
		LDSR命令	STSR命令
0	割り込み時状態退避レジスタ (EIPC) ^{注1}		
1	割り込み時状態退避レジスタ (EIPSW) ^{注1}		
2	NMI時状態退避レジスタ (FEPC)		
3	NMI時状態退避レジスタ (FEPSW)		
4	割り込み要因レジスタ (ECR)	x	
5	プログラム・ステータス・ワード (PSW)		
6-15	将来の機能拡張のための予約番号 (アクセスした場合の動作は保証しません)	x	x
16	CALLT実行時状態退避レジスタ (CTPC)		
17	CALLT実行時状態退避レジスタ (CTPSW)		
18	例外/ディバグ・トラップ時状態退避レジスタ (DBPC)	^{注2}	
19	例外/ディバグ・トラップ時状態退避レジスタ (DBPSW)	^{注2}	
20	CALLTベース・ポインタ (CTBP)		
21-31	将来の機能拡張のための予約番号 (アクセスした場合の動作は保証しません)	x	x

注1. このレジスタは1組しかないため、多重割り込みを許す場合はプログラムでこのレジスタを退避する必要があります。

2. DBTRAP命令または不正命令を実行してからDBRET命令を実行するまでの期間のみアクセス可能です。

注意 LDSR命令によりEIPCかFEPC、またはCTPCのビット0をセット(1)しても、割り込み処理後のRETI命令で復帰するときにビット0は無視されます(PCのビット0を0固定してあるため)。EIPC、FEPC、CTPCに値を設定する場合は、偶数値(ビット0=0)を設定してください。

備考 : アクセス可能

x : アクセス禁止

(1) 割り込み時状態退避レジスタ (EIPC, EIPSW)

割り込み時状態退避レジスタには、EIPCとEIPSWがあります。


ソフトウェア例外やマスカブル割り込みが発生した場合、プログラム・カウンタ (PC) の内容がEIPCに、プログラム・ステータス・ワード (PSW) の内容がEIPSWに退避されます (ノンマスカブル割り込み (NMI) 発生時には、NMI時状態退避レジスタ (FEPC, FEPSW) に退避されます)。

EIPCには、一部の命令 (15. 7 CPUが割り込みを受け付けない期間参照) を除き、ソフトウェア例外やマスカブル割り込みが発生したときに実行していた命令の次の命令のアドレスが退避されます。

EIPSWには、現在のPSWの内容が退避されます。

割り込み時状態退避レジスタは1組しかないので、多重割り込みを行う場合はプログラムによってこれらのレジスタの内容を退避する必要があります。

なお、EIPCのビット31-26とEIPSWのビット31-8は、将来の機能拡張のために予約されています (0に固定)。RETI命令により、EIPCの値はPCへ、EIPSWの値はPSWへ復帰します。



(2) NMI時状態退避レジスタ (FEPC, FEPSW)


NMI時状態退避レジスタには、FEPCとFEPSWがあります。

ノンマスクابل割り込み (NMI) が発生した場合、プログラム・カウンタ (PC) の内容がFEPCに、プログラム・ステータス・ワード (PSW) の内容がFEPSW に退避されます。

FEPCには、一部の命令を除き、NMIが発生したときに実行していた命令の次の命令のアドレスが退避されます。


FEPSWには、現在のPSWの内容が退避されます。

なお、FEPCのビット31-26とFEPSWのビット31-8は、将来の機能拡張のために予約されています (0に固定)。



(3) 割り込み要因レジスタ (ECR)

割り込み要因レジスタ (ECR) は、例外や割り込みが発生した場合に、その要因を保持するレジスタです。ECRが保持する値は、割り込み要因ごとにコード化された例外コードです。なお、このレジスタは読み出し専用のため、LDSR命令を使ってこのレジスタにデータを書き込むことはできません。



(4) プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワード (PSW) は、プログラムの状態 (命令実行の結果) やCPUの状態を示すフラグの集合です。

LDSR命令を使用してこのレジスタの各ビットの内容を変更した場合は、LDSR命令実行終了直後から変更内容が有効となります。ただし、IDフラグをセット“1”する場合、LDSR命令実行中から割り込み要求の受け付けを禁止します。

なお、ビット31-8は、将来の機能拡張のために予約されています (0に固定)。

(1/2)

PSW	<div style="display: flex; justify-content: space-between; align-items: center;"> 31 8 7 6 5 4 3 2 1 0 </div> <div style="border: 1px solid black; padding: 5px; display: flex; justify-content: space-between; align-items: center;"> RFU <table border="1" style="border-collapse: collapse; text-align: center;"> <tr> <td style="width: 15px;">NP</td> <td style="width: 15px;">EP</td> <td style="width: 15px;">ID</td> <td style="width: 15px;">SAT</td> <td style="width: 15px;">CY</td> <td style="width: 15px;">OV</td> <td style="width: 15px;">S</td> <td style="width: 15px;">Z</td> </tr> </table> </div>	NP	EP	ID	SAT	CY	OV	S	Z	初期値 00000020H
NP	EP	ID	SAT	CY	OV	S	Z			
ビット位置	フラグ名	意 味								
31-8	RFU	予約フィールドです。“0”に固定されています。								
7	NP	ノンマスカブル割り込み (NMI) 処理中であることを示します。NMI要求が受け付けられるとセット“1”され、多重割り込みを禁止します。 0: NMI処理中でない。 1: NMI処理中である。								
6	EP	例外処理中であることを示します。例外の発生でセット“1”されます。なお、このビットがセットされても割り込み要求は受け付けます。 0: 例外処理中でない。 1: 例外処理中である。								
5	ID	マスカブル割り込み要求を受け付ける状態かどうかを示します。 0: 割り込み可 1: 割り込み不可								
4	SAT ^注	飽和演算命令の演算結果がオーバーフローし、演算結果が飽和していることを示します。累積フラグのため、飽和演算命令で演算結果が飽和するとセット“1”され、以降の命令の演算結果が飽和しなくてもクリア“0”されません。クリア“0”する場合は、LDSR命令により行います。なお、算術演算命令の実行では、セット“1”もクリア“0”も行いません。 0: 飽和していない。 1: 飽和している。								
3	CY	演算結果にキャリー、またはボローがあったかどうかを示します。 0: キャリー、またはボローは発生していない。 1: キャリー、またはボローが発生した。								
2	OV ^注	演算中にオーバーフローが発生したかどうかを示します。 0: オーバーフローは発生していない。 1: オーバーフローが発生した。								
1	S ^注	演算の結果が負かどうかを示します。 0: 演算の結果は、正または0であった。 1: 演算の結果は負であった。								
0	Z	演算の結果が0かどうかを示します。 0: 演算の結果は0でなかった。 1: 演算の結果は0であった。								
備考 注の説明は次ページに記載しています。										

注 飽和演算時の OV フラグと S フラグの内容で飽和処理した演算結果が決まります。また、飽和演算時に OV フラグがセット “ 1 ” 場合だけ、SAT フラグはセット “ 1 ” されます。

演算結果の状態	フラグの状態			飽和処理をした演算結果
	SAT	OV	S	
正の最大値を越えた	1	1	0	7FFFFFFFH
負の最大値を越えた	1	1	1	80000000H
正 (最大値を越えない)	演算前の値を	0	0	演算結果そのもの
負 (最大値を越えない)	保持		1	

(5) CALLT実行時状態退避レジスタ (CTPC, CTPSW)


CALLT実行時状態退避レジスタには、CTPCとCTPSWがあります。

CALLT命令が実行されると、プログラム・カウンタ (PC) の内容がCTPCに、プログラム・ステータス・ワード (PSW) の内容がCTPSWに退避されます。

CTPCに退避される内容は、CALLT命令の次の命令のアドレスです。

CTPSWには、現在のPSWの内容が退避されます。

なお、CTPCのビット31-26とCTPSWのビット31-8は、将来の機能拡張のために予約されています (“ 0 ” に固定)。



(6) 例外 / デバッグ・トラップ時状態退避レジスタ (DBPC, DBPSW)

例外 / デバッグ・トラップ時状態退避レジスタとして、DBPCとDBPSWがあります。


例外トラップ,またはデバッグ・トラップが発生すると,プログラム・カウンタ(PC)の内容がDBPC に,プログラム・ステータス・ワード (PSW) の内容がDBPSWに退避されます。

DBPCに退避される内容は,例外トラップ,またはデバッグ・トラップが発生したときに実行していた命令の次の命令のアドレスです。

DBPSWには,現在のPSWの内容が退避されます。

このレジスタへのリード/ライトはDBTRAP命令または不正命令を実行してからDBRET命令を実行するまでの期間だけ可能です。


なお, DBPCのビット31-26とDBPSWのビット31-8は,将来の機能拡張のために予約されています (“0” に固定)。DBRET命令によりDBPCの値はPCへ, DBPSWの値はPSWに復帰します。



(7) CALLTベース・ポインタ (CTBP)

CALLTベース・ポインタ (CTBP) は,テーブル・アドレスの指定,ターゲット・アドレスの生成に使用されます (ビット0は “0” に固定)。

なお, ビット31-26は,将来の機能拡張のために予約されています (“0” に固定)。



3.3 動作モード

V850ES/FE2は次に示す動作モードを備えます。

★ 3.3.1 動作モード指定

FLMD0, FLMD1端子の状態により動作モードを指定します。

通常モード時はリセット解除時にFLMD0端子がロウ・レベル入力となるようにしてください。

フラッシュ・メモリ・プログラミング・モード時のFLMD0端子へのハイ・レベル入力は、フラッシュ・ライター接続時はフラッシュ・ライターから行いますが、セルフ・プログラミング時は外部回路で行ってください。

FLMD0	FLMD1	動作モード
0	x	通常動作モード
1	0	フラッシュ・メモリ・プログラミング・モード
1	1	設定禁止

- ★ **注意** マスクROM製品は通常動作モードのみです。IC端子を直接V_{SS}端子に接続してください。

備考 x : 任意

(1) 通常動作モード

システム・リセット解除後、内蔵ROMのリセット・エントリ・アドレスに分岐し、命令処理を開始します。

(2) フラッシュ・メモリ・プログラミング・モード

このモードを指定すると、フラッシュ・ライターによる内蔵フラッシュ・メモリへのプログラム動作が可能になります。

★ (3) オンチップ・ディバグ・モード

JTAG (Joint Test Action Group) の通信仕様を利用して、N-wire型エミュレータを介したオンチップ・ディバグが可能になります。詳細は第25章 オンチップ・ディバグ機能を参照してください。


3.4 アドレス空間

3.4.1 CPUアドレス空間

V850ES/FE2のCPUは、32ビット・アーキテクチャであり、オペランド・アドレッシング（データ・アクセス）においては、最大4 Gバイトのリニア・アドレス空間（データ空間）をサポートしています。また、命令アドレスのアドレッシングにおいては、最大64 Mバイトのリニア・アドレス空間（プログラム空間）をサポートしています。ただし、プログラム/データ空間ともに使用禁止領域があります。詳細は図3 - 2を参照してください。

図3 - 1にCPUアドレス空間を示します。

図3 - 1 CPUアドレス空間




3.4.2 イメージ

命令アドレスのアドレッシングにおいては、最大で16 Mバイトのリニア・アドレス空間（プログラム空間）のうち最大16 Mバイトの外部メモリ領域および内蔵ROM領域と、内蔵RAM領域をサポートしています。オペランド・アドレッシング（データ・アクセス）においては、最大4 Gバイトのリニア・アドレス空間（データ空間）をサポートしています。ただし、4 Gバイトのアドレス空間には64 Mバイトの物理アドレス空間が64個のイメージとして見えます。つまり、ビット31-ビット26がどのような値でも、同じ64 Mバイトの物理アドレス空間をアクセスします。

★

図3 - 2 アドレス空間上のイメージ




3.4.3 CPUアドレス空間のラップ・アラウンド

(1) プログラム空間

PC (プログラム・カウンタ) は32ビットのうち上位6ビットが0固定で、下位26ビットだけ有効です。分岐アドレス計算などでビット25からビット26に対するキャリーまたはボローがあっても上位6ビットはこれを無視します。

したがって、プログラム空間の下限である00000000H番地と、上限の03FFFFFFH番地は連続したアドレスとなります。このようにメモリ空間の下限と上限が連続したアドレスになることをラップ・アラウンドといいます。


注意 03FFF000H-03FFFFFFHの4 Kバイトの領域は、内蔵周辺I/O領域のため、命令フェッチすることができません。したがって、分岐アドレス計算の結果がこの領域にかかるような操作はしないようにしてください。



(2) データ空間

オペランド・アドレス計算で32ビットを越える演算結果は無視します。

したがって、データ空間の下限である00000000H番地と、上限のFFFFFFFH番地は連続したアドレスになり、この境界でラップ・アラウンドします。



3.4.4 メモリ・マップ

V850ES/FE2では、図3 - 3に示すように各領域を予約しています。

図3 - 3 データ・メモリ・マップ (物理アドレス)





図3-4 プログラム・メモリ・マップ



詳細は、3.4.5(2)内蔵RAM領域を参照してください。

3.4.5 領域

(1) 内蔵ROM / 内蔵フラッシュ・メモリ領域

内蔵ROM / 内蔵フラッシュ・メモリ領域は、最大1 Mバイトが予約されています。


(a) 内蔵ROM (64 Kバイト)

次の製品には00000000Hから0000FFFFH番地に64 Kバイト実装しています。

00010000Hから000FFFFFH番地はアクセス禁止領域です。

・ μ PD703230

図3 - 5 内蔵ROM領域




(b) 内蔵ROM / 内蔵フラッシュ・メモリ (128 Kバイト)

次の製品には00000000Hから0001FFFFH番地に128 Kバイト実装しています。
00020000Hから000FFFFFH番地はアクセス禁止領域です。

・ μ PD703231, 70F3231

図3 - 6 内蔵ROM / 内蔵フラッシュ・メモリ (128 Kバイト)



(2) 内蔵RAM領域


内蔵RAM領域は、最大60 Kバイトが予約されています。

(a) 内蔵RAM領域 (4 Kバイト)

次の製品には03FFE000Hから03FFEFFFH番地に4 Kバイト実装しています。
03FF0000Hから03FFDFFFH番地はアクセス禁止領域です。

・μ PD703230

図3 - 7 内蔵RAM領域 (4 Kバイト)




(b) 内蔵RAM (6 Kバイト)

次の製品には03FFD800Hから03FFEFFFH番地に6 Kバイト実装しています。
03FF0000Hから03FFD7FFH番地はアクセス禁止領域です。

・μ PD703231, 70F3231

図3 - 8 内蔵RAM領域 (6 Kバイト)



(3) 内蔵周辺I/O領域

内蔵周辺I/O領域として03FFF000H-03FFFFFFH番地の4 Kバイトを予約しています。

図3 - 9 内蔵周辺I/O領域




内蔵周辺I/O領域には、内蔵周辺I/Oの動作モード指定、状態モニタリングなどの機能を割り付けた周辺I/Oレジスタがマッピングされています。これらの領域からはプログラム・フェッチを行うことができません。

- 注意1. レジスタにワード・アクセスを行うと、アドレスの下位2ビットを無視したワード領域に対し下位、上位の順番でハーフワード・アクセスを2回行います。
2. バイト・アクセス可能なレジスタにハーフワード・アクセスした場合、リード時は上位8ビットが不定になり、ライト時は下位8ビット・データがレジスタに書き込まれます。
3. レジスタとして定義されていないアドレスは、将来の拡張用に予約されており、アクセスした場合の動作は不定であり、保証しません。

★ **(4) プログラマブル周辺I/O領域**

プログラマブル周辺I/O領域として03FEC000H-03FEEFFFH番地の12 Kバイトを予約しています。

図3 - 10 プログラマブル周辺I/O領域



注意 プログラマブル周辺I/O領域は、4 Gバイトのアドレス空間に256 Mバイトごとのイメージとして見えます。

3.4.6 アドレス空間の推奨使用方法

V850ES/FE2のアーキテクチャでは、データ空間のオペランド・データ・アクセスを行うときに必ずポインタとなるレジスタをアドレス生成用に確保する必要があります。このポインタ用レジスタに入れたアドレスの±32 Kバイトには、命令から直接オペランド・データ・アクセスが行えます。しかし、ポインタ用レジスタとして使う汎用レジスタには限りがあるため、ポインタ値を変更する際のアドレス計算による性能ダウンを極力抑えるようにすることで、変数用の汎用レジスタを最大限に確保し、かつプログラム・サイズを抑えることができます。

(1) プログラム空間

PC(プログラム・カウンタ)は、32ビットのうち上位6ビットは0に固定であり、下位26ビットだけ有効となります。したがって、プログラム空間に関しては無条件に00000000H番地から連続した64 Mバイト空間がそのままメモリ・マップに対応します。

内蔵RAM領域をプログラム空間として使用する場合は、次の番地に対してアクセスしてください。

- ★ **注意** 内蔵RAM領域の上限に分岐命令がある場合、内蔵周辺I/O領域にまたがるプリフェッチ動作(無効フェッチ)は発生しません。

RAMサイズ	アクセス番地
4 Kバイト	03FFE000H-03FFEFFFH
6 Kバイト	03FFD800H-03FFEFFFH

(2) データ空間

V850ES/FE2では、4 GバイトのCPUアドレス空間に64 Mバイトの物理アドレス空間が64個のイメージとして見えるため、この26ビット・アドレスの最上位ビット(ビット25)を32ビット長まで符号拡張したアドレスとして割り当てています。

(a) ラップ・アラウンドを利用した応用例

LD/ST disp16[R]命令でR = r0(ゼロ・レジスタ)とした場合、符号拡張したdisp16により、00000000H番地 ± 32 Kバイトの範囲がアドレッシング可能です。内蔵ハードウェアのすべてのリソースについて1つのポインタでアドレス指定可能です。

ゼロ・レジスタ(r0)はハードウェアでゼロ固定のレジスタであり、ポインタ専用に費やすレジスタは実質不要となります。

例：μPD70F3231の場合





図3 - 11 推奨メモリ・マップ



★ 3.4.7 周辺I/Oレジスタ

(1/8)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
FFFFFF04H	ポートDLL	PDLL	R/W				不定
FFFFFF00CH	ポートCM	PCM					不定
FFFFFF024H	ポート・モード・レジスタDLL	PMDLL					FFH
FFFFFF02CH	ポート・モード・レジスタCM	PMCM					FFH
FFFFFF04CH	ポート・モード・コントロール・レジスタCM	PMCCM					00H
FFFFFF064H	周辺I/O領域セレクト制御レジスタ	BPC					0000H
FFFFFF06EH	システム・ウエイト・コントロール・レジスタ	VSWC					77H
FFFFFF100H	割り込みマスク・レジスタ0	IMR0					FFFFH
FFFFFF100H	割り込みマスク・レジスタ0L	IMR0L					FFH
FFFFFF101H	割り込みマスク・レジスタ0H	IMR0H					FFH
FFFFFF102H	割り込みマスク・レジスタ1	IMR1					FFFFH
FFFFFF102H	割り込みマスク・レジスタ1L	IMR1L					FFH
FFFFFF103H	割り込みマスク・レジスタ1H	IMR1H					FFH
FFFFFF104H	割り込みマスク・レジスタ2	IMR2					FFFFH
FFFFFF104H	割り込みマスク・レジスタ2L	IMR2L					FFH
FFFFFF105H	割り込みマスク・レジスタ2H	IMR2H					FFH
FFFFFF110H	割り込み制御レジスタ	LVIIC					47H
FFFFFF112H	割り込み制御レジスタ	PIC0					47H
FFFFFF114H	割り込み制御レジスタ	PIC1					47H
FFFFFF116H	割り込み制御レジスタ	PIC2					47H
FFFFFF118H	割り込み制御レジスタ	PIC3					47H
FFFFFF11AH	割り込み制御レジスタ	PIC4					47H
FFFFFF11CH	割り込み制御レジスタ	PIC5					47H
FFFFFF11EH	割り込み制御レジスタ	PIC6					47H
FFFFFF120H	割り込み制御レジスタ	PIC7					47H
FFFFFF122H	割り込み制御レジスタ	TQ0OVIC					47H
FFFFFF124H	割り込み制御レジスタ	TQ0CCIC0					47H
FFFFFF126H	割り込み制御レジスタ	TQ0CCIC1					47H
FFFFFF128H	割り込み制御レジスタ	TQ0CCIC2					47H
FFFFFF12AH	割り込み制御レジスタ	TQ0CCIC3					47H
FFFFFF12CH	割り込み制御レジスタ	TP0OVIC					47H
FFFFFF12EH	割り込み制御レジスタ	TP0CCIC0					47H
FFFFFF130H	割り込み制御レジスタ	TP0CCIC1				47H	
FFFFFF132H	割り込み制御レジスタ	TP1OVIC				47H	
FFFFFF134H	割り込み制御レジスタ	TP1CCIC0				47H	

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値	
				1	8	16		
FFFFFF136H	割り込み制御レジスタ	TP1CCIC1	R/W				47H	
FFFFFF138H	割り込み制御レジスタ	TP2OVIC					47H	
FFFFFF13AH	割り込み制御レジスタ	TP2CCIC0					47H	
FFFFFF13CH	割り込み制御レジスタ	TP2CCIC1					47H	
FFFFFF13EH	割り込み制御レジスタ	TP3OVIC					47H	
FFFFFF140H	割り込み制御レジスタ	TP3CCIC0					47H	
FFFFFF142H	割り込み制御レジスタ	TP3CCIC1					47H	
FFFFFF144H	割り込み制御レジスタ	TM0EQIC0					47H	
FFFFFF146H	割り込み制御レジスタ	CB0RIC					47H	
FFFFFF148H	割り込み制御レジスタ	CB0TIC					47H	
FFFFFF14AH	割り込み制御レジスタ	CB1RIC					47H	
FFFFFF14CH	割り込み制御レジスタ	CB1TIC					47H	
FFFFFF14EH	割り込み制御レジスタ	UA0RIC					47H	
FFFFFF150H	割り込み制御レジスタ	UA0TIC					47H	
FFFFFF152H	割り込み制御レジスタ	UA1RIC					47H	
FFFFFF154H	割り込み制御レジスタ	UA1TIC					47H	
FFFFFF156H	割り込み制御レジスタ	ADIC					47H	
FFFFFF158H	割り込み制御レジスタ	C0ERRIC					47H	
FFFFFF15AH	割り込み制御レジスタ	C0WUPIC					47H	
FFFFFF15CH	割り込み制御レジスタ	C0RECIC					47H	
FFFFFF15EH	割り込み制御レジスタ	C0TRXIC					47H	
FFFFFF160H	割り込み制御レジスタ	KRIC					47H	
FFFFFF162H	割り込み制御レジスタ	WTIIC					47H	
FFFFFF164H	割り込み制御レジスタ	WTIC					47H	
FFFFFF1FAH	インサース・プライオリティ・レジスタ	ISPR		R				00H
FFFFFF1FCH	コマンド・レジスタ	PRCMD		W				不定
FFFFFF1FEH	パワー・セーブ・コントロール・レジスタ	PSC	R/W				00H	
FFFFFF200H	A/Dコンバータ・モード・レジスタ0	ADA0M0					00H	
FFFFFF201H	A/Dコンバータ・モード・レジスタ1	ADA0M1					00H	
FFFFFF202H	A/Dコンバータ・チャンネル指定レジスタ0	ADA0S					00H	
FFFFFF203H	A/Dコンバータ・モード・レジスタ2	ADA0M2					00H	
FFFFFF204H	パワー・フェイル比較モード・レジスタ	ADA0PFM					00H	
FFFFFF205H	パワー・フェイル比較しきい値レジスタ	ADA0PFT					00H	
FFFFFF210H	A/D変換結果レジスタ0	ADA0CR0		R				0000H
FFFFFF211H	A/D変換結果レジスタ0H	ADA0CR0H					00H	
FFFFFF212H	A/D変換結果レジスタ1	ADA0CR1					0000H	
FFFFFF213H	A/D変換結果レジスタ1H	ADA0CR1H					00H	

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値	
				1	8	16		
FFFFFF214H	A/D変換結果レジスタ2	ADA0CR2	R				0000H	
FFFFFF215H	A/D変換結果レジスタ2H	ADA0CR2H					00H	
FFFFFF216H	A/D変換結果レジスタ3	ADA0CR3					0000H	
FFFFFF217H	A/D変換結果レジスタ3H	ADA0CR3H					00H	
FFFFFF218H	A/D変換結果レジスタ4	ADA0CR4					0000H	
FFFFFF219H	A/D変換結果レジスタ4H	ADA0CR4H					00H	
FFFFFF21AH	A/D変換結果レジスタ5	ADA0CR5					0000H	
FFFFFF21BH	A/D変換結果レジスタ5H	ADA0CR5H					00H	
FFFFFF21CH	A/D変換結果レジスタ6	ADA0CR6					0000H	
FFFFFF21DH	A/D変換結果レジスタ6H	ADA0CR6H					00H	
FFFFFF21EH	A/D変換結果レジスタ7	ADA0CR7					0000H	
FFFFFF21FH	A/D変換結果レジスタ7H	ADA0CR7H					00H	
FFFFFF220H	A/D変換結果レジスタ8	ADA0CR8					0000H	
FFFFFF221H	A/D変換結果レジスタ8H	ADA0CR8H					00H	
FFFFFF222H	A/D変換結果レジスタ9	ADA0CR9					0000H	
FFFFFF223H	A/D変換結果レジスタ9H	ADA0CR9H					00H	
FFFFFF300H	キー・リターン・モード・レジスタ	KRM		R/W				00H
FFFFFF308H	セクタ動作制御レジスタ0	SELCNT0						00H
FFFFFF318H	ノイズ除去制御レジスタ	NFC						00H
FFFFFF400H	ポート0	P0						不定
FFFFFF406H	ポート3L	P3L					不定	
FFFFFF408H	ポート4	P4					不定	
FFFFFF40AH	ポート5	P5					不定	
FFFFFF40EH	ポート7L	P7L					不定	
FFFFFF40FH	ポート7H	P7H					不定	
FFFFFF412H	ポート9	P9					不定	
FFFFFF412H	ポート9L	P9L					不定	
FFFFFF413H	ポート9H	P9H					不定	
FFFFFF420H	ポート・モード・レジスタ0	PM0					FFH	
FFFFFF426H	ポート・モード・レジスタ3L	PM3L					FFH	
FFFFFF428H	ポート・モード・レジスタ4	PM4					FFH	
FFFFFF42AH	ポート・モード・レジスタ5	PM5					FFH	
FFFFFF42EH	ポート・モード・レジスタ7L	PM7L					FFH	
FFFFFF42FH	ポート・モード・レジスタ7H	PM7H					FFH	
FFFFFF432H	ポート・モード・レジスタ9	PM9					FFFFH	
FFFFFF432H	ポート・モード・レジスタ9L	PM9L					FFH	
FFFFFF433H	ポート・モード・レジスタ9H	PM9H				FFH		

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
FFFFFF440H	ポート・モード・コントロール・レジスタ0	PMC0	R/W				00H
FFFFFF446H	ポート・モード・コントロール・レジスタ3L	PMC3L					00H
FFFFFF448H	ポート・モード・コントロール・レジスタ4	PMC4					00H
FFFFFF44AH	ポート・モード・コントロール・レジスタ5	PMC5					00H
FFFFFF452H	ポート・モード・コントロール・レジスタ9	PMC9					0000H
FFFFFF452H	ポート・モード・コントロール・レジスタ9L	PMC9L					00H
FFFFFF453H	ポート・モード・コントロール・レジスタ9H	PMC9H					00H
FFFFFF460H	ポート・ファンクション・コントロール・レジスタ0	PFC0					00H
FFFFFF466H	ポート・ファンクション・コントロール・レジスタ3L	PFC3L					00H
FFFFFF46AH	ポート・ファンクション・コントロール・レジスタ5	PFC5					00H
FFFFFF472H	ポート・ファンクション・コントロール・レジスタ9	PFC9					0000H
FFFFFF472H	ポート・ファンクション・コントロール・レジスタ9L	PFC9L					00H
FFFFFF473H	ポート・ファンクション・コントロール・レジスタ9H	PFC9H					00H
FFFFFF540H	TMQ0制御レジスタ0	TQ0CTL0					00H
FFFFFF541H	TMQ0制御レジスタ1	TQ0CTL1					00H
FFFFFF542H	TMQ0 I/O制御レジスタ0	TQ0IOC0					00H
FFFFFF543H	TMQ0 I/O制御レジスタ1	TQ0IOC1					00H
FFFFFF544H	TMQ0 I/O制御レジスタ2	TQ0IOC2					00H
FFFFFF545H	TMQ0オプション・レジスタ	TQ0OPT0					00H
FFFFFF546H	TMQ0キャプチャ/コンペア・レジスタ0	TQ0CCR0					0000H
FFFFFF548H	TMQ0キャプチャ/コンペア・レジスタ1	TQ0CCR1					0000H
FFFFFF54AH	TMQ0キャプチャ/コンペア・レジスタ2	TQ0CCR2				0000H	
FFFFFF54CH	TMQ0キャプチャ/コンペア・レジスタ3	TQ0CCR3				0000H	
FFFFFF54EH	TMQ0カウンタ・リード・パッファ・レジスタ	TQ0CNT	R			0000H	
FFFFFF590H	TMP0制御レジスタ0	TP0CTL0	R/W				00H
FFFFFF591H	TMP0制御レジスタ1	TP0CTL1					00H
FFFFFF592H	TMP0 I/O制御レジスタ0	TP0IOC0					00H
FFFFFF593H	TMP0 I/O制御レジスタ1	TP0IOC1					00H
FFFFFF594H	TMP0 I/O制御レジスタ2	TP0IOC2					00H
FFFFFF595H	TMP0オプション・レジスタ	TP0OPT0					00H
FFFFFF596H	TMP0キャプチャ/コンペア・レジスタ0	TP0CCR0					0000H
FFFFFF598H	TMP0キャプチャ/コンペア・レジスタ1	TP0CCR1					0000H
FFFFFF59AH	TMP0カウンタ・リード・パッファ・レジスタ	TP0CNT		R			0000H
FFFFFF5A0H	TMP1制御レジスタ0	TP1CTL0	R/W				00H
FFFFFF5A1H	TMP1制御レジスタ1	TP1CTL1					00H
FFFFFF5A2H	TMP1 I/O制御レジスタ0	TP1IOC0					00H

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値	
				1	8	16		
FFFFF5A3H	TMP1 I/O制御レジスタ1	TP1IOC1	R/W				00H	
FFFFF5A4H	TMP1 I/O制御レジスタ2	TP1IOC2					00H	
FFFFF5A5H	TMP1オプション・レジスタ	TP1OPT0					00H	
FFFFF5A6H	TMP1キャプチャ/コンペア・レジスタ0	TP1CCR0					0000H	
FFFFF5A8H	TMP1キャプチャ/コンペア・レジスタ1	TP1CCR1					0000H	
FFFFF5AAH	TMP1カウンタ・リード・バッファ・レジスタ	TP1CNT	R				0000H	
FFFFF5B0H	TMP2制御レジスタ0	TP2CTL0	R/W				00H	
FFFFF5B1H	TMP2制御レジスタ1	TP2CTL1					00H	
FFFFF5B2H	TMP2 I/O制御レジスタ0	TP2IOC0					00H	
FFFFF5B3H	TMP2 I/O制御レジスタ1	TP2IOC1					00H	
FFFFF5B4H	TMP2 I/O制御レジスタ2	TP2IOC2					00H	
FFFFF5B5H	TMP2オプション・レジスタ	TP2OPT0					00H	
FFFFF5B6H	TMP2キャプチャ/コンペア・レジスタ0	TP2CCR0					0000H	
FFFFF5B8H	TMP2キャプチャ/コンペア・レジスタ1	TP2CCR1					0000H	
FFFFF5BAH	TMP2カウンタ・リード・バッファ・レジスタ	TP2CNT		R				0000H
FFFFF5C0H	TMP3制御レジスタ0	TP3CTL0		R/W				00H
FFFFF5C1H	TMP3制御レジスタ1	TP3CTL1					00H	
FFFFF5C2H	TMP3 I/O制御レジスタ0	TP3IOC0					00H	
FFFFF5C3H	TMP3 I/O制御レジスタ1	TP3IOC1					00H	
FFFFF5C4H	TMP3 I/O制御レジスタ2	TP3IOC2					00H	
FFFFF5C5H	TMP3オプション・レジスタ	TP3OPT0					00H	
FFFFF5C6H	TMP3キャプチャ/コンペア・レジスタ0	TP3CCR0					0000H	
FFFFF5C8H	TMP3キャプチャ/コンペア・レジスタ1	TP3CCR1					0000H	
FFFFF5CAH	TMP3カウンタ・リード・バッファ・レジスタ	TP3CNT	R					0000H
FFFFF680H	時計タイマ動作モード・レジスタ	WTM	R/W					00H
FFFFF690H	TMM0制御レジスタ0	TM0CTL0					00H	
FFFFF694H	TMM0コンペア・レジスタ0	TM0CMP0					0000H	
FFFFF6C0H	発振安定時間選択レジスタ	OSTS					06H	
FFFFF6C1H	PLLロック・アップ時間指定レジスタ	PLLS					03H	
★ FFFF6D0H	ウォッチドッグ・タイマ・モード・レジスタ2	WDTM2					67H	
FFFFF6D1H	ウォッチドッグ・タイマ・イネーブル・レジスタ	WDTE					9AH	
FFFFF706H	ポート・ファンクション・コントロール拡張レジスタ3L	PFCE3L					00H	
FFFFF70AH	ポート・ファンクション・コントロール拡張レジスタ5	PFCE5					00H	
FFFFF712H	ポート・ファンクション・コントロール拡張レジスタ9	PFCE9					0000H	
FFFFF712H	ポート・ファンクション・コントロール拡張レジスタ9L	PFCE9L					00H	
FFFFF713H	ポート・ファンクション・コントロール拡張レジスタ9H	PFCE9H					00H	

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値	
				1	8	16		
FFFFFF802H	システム・ステータス・レジスタ	SYS	R/W				00H	
FFFFFF80CH	内蔵発振モード・レジスタ	RCM					00H	
FFFFFF820H	パワー・セーブ・モード・レジスタ	PSMR					00H	
FFFFFF824H	ロック・レジスタ	LOCKR	R				00H	
FFFFFF828H	プロセッサ・クロック・コントロール・レジスタ	PCC	R/W				03H	
FFFFFF82CH	PLLコントロール・レジスタ	PLLCTL					01H	
FFFFFF82EH	CPU動作クロック・ステータス・レジスタ	CCLS	R				00H	
FFFFFF82FH	プログラマブル・クロック・モード・レジスタ	PCLM	R/W				00H	
FFFFFF870H	クロック・モニタ・モード・レジスタ	CLM					00H	
FFFFFF888H	リセット要因フラグ・レジスタ	RESF					00H	
FFFFFF890H	低電圧検出レジスタ	LVIM					00H	
FFFFFF891H	低電圧検出レベル選択レジスタ	LVIS					00H	
FFFFFF892H	内蔵RAMデータ・ステータス・レジスタ	RAMS					01H	
FFFFFF8B0H	プリスケラ・モード・レジスタ0	PRSM0					00H	
FFFFFF8B1H	プリスケラ・コンペア・レジスタ0	PRSCM0					00H	
FFFFFF9FCH	オンチップ・デバッグ・モード・レジスタ	OCDM					01H	
FFFFFF9FEH	周辺エミュレーション・レジスタ1	PEMU1					00H	
FFFFFFA00H	UARTA0制御レジスタ0	UA0CTL0					10H	
FFFFFFA01H	UARTA0制御レジスタ1	UA0CTL1					00H	
FFFFFFA02H	UARTA0制御レジスタ2	UA0CTL2					FFH	
FFFFFFA03H	UARTA0オプション制御レジスタ0	UA0OPT0					14H	
FFFFFFA04H	UARTA0状態レジスタ	UA0STR					00H	
FFFFFFA06H	UARTA0受信データ・レジスタ	UA0RX		R				FFH
FFFFFFA07H	UARTA0送信データ・レジスタ	UA0TX		R/W				FFH
FFFFFFA10H	UARTA1制御レジスタ0	UA1CTL0						10H
FFFFFFA11H	UARTA1制御レジスタ1	UA1CTL1						00H
FFFFFFA12H	UARTA1制御レジスタ2	UA1CTL2						FFH
FFFFFFA13H	UARTA1オプション制御レジスタ0	UA1OPT0						14H
FFFFFFA14H	UARTA1状態レジスタ	UA1STR						00H
FFFFFFA16H	UARTA1受信データ・レジスタ	UA1RX			R			
FFFFFFA17H	UARTA1送信データ・レジスタ	UA1TX		R/W				FFH
FFFFFFB00H	TIP00ノイズ除去回路制御レジスタ	P00NFC					00H	
FFFFFFB04H	TIP01ノイズ除去回路制御レジスタ	P01NFC					00H	
FFFFFFB08H	TIP10ノイズ除去回路制御レジスタ	P10NFC				00H		

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
FFFFFFB0CH	TIP11 ノイズ除去回路制御レジスタ	P11NFC	R/W				00H
FFFFFFB10H	TIP20 ノイズ除去回路制御レジスタ	P20NFC					00H
FFFFFFB14H	TIP21 ノイズ除去回路制御レジスタ	P21NFC					00H
FFFFFFB18H	TIP30 ノイズ除去回路制御レジスタ	P30NFC					00H
FFFFFFB1CH	TIP31 ノイズ除去回路制御レジスタ	P31NFC					00H
FFFFFFB50H	TIQ00 ノイズ除去回路制御レジスタ	Q00NFC					00H
FFFFFFB54H	TIQ01 ノイズ除去回路制御レジスタ	Q01NFC					00H
FFFFFFB58H	TIQ02 ノイズ除去回路制御レジスタ	Q02NFC					00H
FFFFFFB5CH	TIQ03 ノイズ除去回路制御レジスタ	Q03NFC					00H
FFFFFFC00H	外部割り込み立ち下がりエッジ指定レジスタ0	INTF0					00H
FFFFFFC06H	外部割り込み立ち下がりエッジ指定レジスタ3L	INTF3L					00H
FFFFFFC13H	外部割り込み立ち下がりエッジ指定レジスタ9H	INTF9H					00H
FFFFFFC20H	外部割り込み立ち上がりエッジ指定レジスタ0	INTR0					00H
FFFFFFC26H	外部割り込み立ち上がりエッジ指定レジスタ3L	INTR3L					00H
FFFFFFC33H	外部割り込み立ち上がりエッジ指定レジスタ9H	INTR9H					00H
FFFFFFC40H	ブルアップ抵抗オプション・レジスタ0	PU0					00H
FFFFFFC46H	ブルアップ抵抗オプション・レジスタ3L	PU3L					00H
FFFFFFC48H	ブルアップ抵抗オプション・レジスタ4	PU4					00H
FFFFFFC4AH	ブルアップ抵抗オプション・レジスタ5	PU5					00H
FFFFFFC52H	ブルアップ抵抗オプション・レジスタ9	PU9					0000H
FFFFFFC52H	ブルアップ抵抗オプション・レジスタ9L	PU9L				00H	
FFFFFFC53H	ブルアップ抵抗オプション・レジスタ9H	PU9H				00H	
FFFFFFD00H	CSIB0制御レジスタ0	CB0CTL0				01H	
FFFFFFD01H	CSIB0制御レジスタ1	CB0CTL1				00H	
FFFFFFD02H	CSIB0制御レジスタ2	CB0CTL2				00H	
FFFFFFD03H	CSIB0状態レジスタ	CB0STR				00H	
FFFFFFD04H	CSIB0受信データ・レジスタ	CB0RX	R				0000H
FFFFFFD04H	CSIB0受信データ・レジスタL	CB0RXL					00H
FFFFFFD06H	CSIB0送信データ・レジスタ	CB0TX	R/W				0000H
FFFFFFD06H	CSIB0送信データ・レジスタL	CB0TXL					00H
FFFFFFD10H	CSIB1制御レジスタ0	CB1CTL0				01H	
FFFFFFD11H	CSIB1制御レジスタ1	CB1CTL1				00H	
FFFFFFD12H	CSIB1制御レジスタ2	CB1CTL2				00H	

注意 OCDMレジスタの詳細については、第25章 オンチップ・ディバグ機能を参照してください。

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
FFFFFD13H	CSIB1状態レジスタ	CB1STR	R/W				00H
FFFFFD14H	CSIB1受信データ・レジスタ	CB1RX	R				0000H
FFFFFD14H	CSIB1受信データ・レジスタL	CB1RXL					00H
FFFFFD16H	CSIB1送信データ・レジスタ	CB1TX	R/W				0000H
FFFFFD16H	CSIB1送信データ・レジスタL	CB1TXL					00H

3.4.8 プログラマブル周辺I/Oレジスタ

プログラマブル周辺I/Oレジスタ領域の選択には周辺I/O領域セレクト制御レジスタ（BPC）を使用します。

プログラマブル周辺I/Oレジスタ領域の03FEC000Hから03FEEFFFHにCANコントローラ用の周辺I/Oレジスタが割り付けられています。詳細につきましては、**第15章 CANコントローラ**を参照してください。

(1) 周辺I/O領域セレクト制御レジスタ（BPC）

16ビット単位でリード/ライト可能です。

リセット時には、0000Hになります。

リセット時：0000H R/W アドレス：FFFFFF064H

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
BPC	PA15	0	PA13	PA12	PA11	PA10	PA9	PA8	PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0

PA15	プログラマブル周辺I/O領域の使用許可 / 禁止
0	プログラマブル周辺I/O領域の使用を禁止
1	プログラマブル周辺I/O領域の使用を許可

PA13-PA0	プログラマブル周辺I/O領域の再開アドレスを設定します（A27-A14に対応）。
----------	--

注意 PA15ビット = 1にする場合は、必ずBPCレジスタに8FFBHを設定してください。

PA15ビット = 0にする場合は、必ずBPCレジスタに0000Hを設定してください。

3.4.9 特定レジスタ

特定レジスタは、プログラムの暴走などにより不正なデータが書き込まれないよう保護されているレジスタです。V850ES/FE2には次の7個の特定レジスタがあります。

- ・パワー・セーブ・コントロール・レジスタ (PSC)
- ・プロセッサ・クロック・コントロール・レジスタ (PCC)
- ・クロック・モニタ・モード・レジスタ (CLM)
- ・リセット要因フラグ・レジスタ (RESF)
- ・低電圧検出レジスタ (LVIM)
- ・内蔵RAMデータ・ステータス・レジスタ (RAMS)
- ・オンチップ・デバッグ・モード・レジスタ (OCDM)

また、プログラムの暴走により応用システムが不用意に停止しないように、特定レジスタへの書き込み動作に対するプロテクション・レジスタとして、コマンド・レジスタ (PRCMD) があり、特定レジスタへのライト・アクセスは特定のシーケンスで行われ、不正なストア動作はシステム・ステータス・レジスタ (SYS) に報告されます (ノイズや瞬時の電圧降下等でオプション・データ (アドレス: 007AH) の読み出し動作が不正となった場合にも、システム・ステータス・レジスタ (SYS) に報告されます)。

(1) 特定レジスタへのデータ設定

特定レジスタへのデータ設定は次のシーケンスで行います。

任意の汎用レジスタに特定レジスタへ設定するためのデータを用意する。

コマンド・レジスタ (PRCMD) に で用意したデータを書き込む。

特定レジスタに設定データを書き込む (次の命令で行う)。

- ・ストア命令 (ST/SST命令)
- ・ビット操作命令 (SET1/CLR1/NOT1命令)
- NOP命令を挿入する (5命令)。

[記述例] PSCレジスタの場合 (スタンバイ・モードの設定)

```
ST.B r11, PSMR [ r0 ] ;PSMRレジスタ設定 (IDLE1, IDLE2, ソフトウェアSTOPモードの設定)
MOV 0x02, r10
ST.B r10, PRCMD [ r0 ] ;PRCMDレジスタ書き込み
ST.B r10, PSC [ r0 ] ;PSCレジスタ設定
NOP ;ダミー命令
NOP ;ダミー命令
NOP ;ダミー命令
NOP ;ダミー命令
NOP ;ダミー命令
```

(next instruction)

なお、特定レジスタを読み出す場合は、特別なシーケンスは必要ありません。

- 注意1.** コマンド・レジスタに対するストア命令では、割り込みを受け付けません。これはプログラムで上記 `ST.B` を連続したストア命令で行うことを前提としているためです。 `ST.B` の間にほかの命令が置かれていると、その命令で割り込みを受け付けた際、上記シーケンスが成立しなくなる場合があります、誤動作の要因となります。
2. PRCMDレジスタへ書き込むデータはダミーですが、特定レジスタへの設定 (例 `ST.B r10, PRCMD [r0]`) で使用する汎用レジスタと同じレジスタをPRCMDレジスタ書き込み (例 `ST.B r10, PRCMD [r0]`) でも使用してください。アドレッシングに汎用レジスタを使用する場合も同様です。
 3. IDLE1, IDLE2, ソフトウェアSTOPモード, サブIDLEモードに移行する場合 (PSCレジスタのSTPビット = 1) には、直後にNOP命令を5命令以上挿入する必要があります。

(2) コマンド・レジスタ (PRCMD)

コマンド・レジスタ (PRCMD) は、プログラムの暴走などにより、応用システムが不用意に停止しないように、システムに重大な影響を与える可能性があるレジスタへの書き込み動作に対してプロテクションを施すために使用する8ビット・レジスタです。あらかじめ、PRCMDレジスタに対して書き込み動作を行ったあとの最初の特定レジスタへの書き込みのみ有効となります。これにより定められたシーケンスによってのみ、レジスタの値が書き換えられ、不正な書き込み動作ができなくなります。

8ビット単位でライトのみ可能です (リードした場合、不定データを読み出します)。

リセット時は不定になります。

リセット時：不定 W アドレス：FFFFFF1FCH

	7	6	5	4	3	2	1	0
PRCMD	REG7	REG6	REG5	REG4	REG3	REG2	REG1	REG0

(3) システム・ステータス・レジスタ (SYS)

システム全体の動作状態を示すステータス・フラグが割り付けられています。

8/1ビット単位でリード/ライト可能です。

リセット時は00Hになります。

リセット時：00H								R/W	アドレス：FFFFFF802H								
	7	6	5	4	3	2	1	①									
SYS	0	0	0	0	0	0	0	0	PRERR								
									PRERR	プロテクション・エラーの検出							
									0	プロテクション・エラーは発生していない							
									1	プロテクション・エラーが発生している							

PRERRフラグの動作条件を次に示します。

(a) セット条件 (PRERRフラグ = 1)

- (i) PRCMDレジスタへの書き込み動作を行わず、特定レジスタへの書き込み動作を行ったとき (3.4.9(1) **特定レジスタへのデータ設定**で示す を行わずに を行なったとき)。
- (ii) PRCMDレジスタへの書き込み動作後、特定レジスタ以外の内蔵周辺I/Oレジスタに書き込み動作 (ビット操作命令を含む) を行なったとき (3.4.9(1) **特定レジスタへのデータ**で示す が特定レジスタでなかったとき)。

備考 特定レジスタは、PRCMDレジスタへの書き込み動作と特定レジスタへの書き込み動作の間に、内蔵周辺I/Oレジスタの読み出し動作 (ビット操作命令を除く) など内蔵RAMへのアクセスを行っても、PRERRフラグはセットされず、特定レジスタに設定データを書き込むことができます。

(b) クリア条件 (PRERRフラグ = 0)

- (i) SYSレジスタのPRERRフラグに0を書き込んだとき。
- (ii) システム・リセットしたとき。

- 注意1.** PRCMDレジスタへの書き込み動作直後に、特定レジスタではないSYSレジスタのPRERRビットに“0”を書き込んだ場合、PRERRビットは“0”になります (ライト優先)。
- 2.** PRCMDレジスタへの書き込み動作直後に、特定レジスタではないPRCMDレジスタへの書き込み動作を行った場合、PRERRビットは“1”になります。

3.4.10 注意事項

★ (1) 最初に設定するレジスタ

V850ES/FE2を使用する際には、必ず最初に次のレジスタを設定してください。

- ・システム・ウエイト・コントロール・レジスタ (VSWC)
- ・オンチップ・ディバグ・モード・レジスタ (OCDM)
- ・ウォッチドッグ・タイマ・モード・レジスタ2 (WDTM2)

OCDMレジスタを設定したあとに、VSWCレジスタ、WDTM2レジスタを設定し、その後必要に応じてその他の各レジスタを設定してください。

(a) システム・ウエイト・コントロール・レジスタ (VSWC)

VSWCレジスタは、内蔵周辺I/Oレジスタに対するバス・アクセスのウエイトを制御するレジスタです。

内蔵周辺I/Oレジスタへのアクセスは3クロック（ノー・ウエイト時）ですが、V850ES/FE2では動作周波数によりウエイトが必要です。使用する動作周波数に応じて、VSWCレジスタには次に示す値を設定してください。

8ビット単位でリード/ライト可能です（アドレス：FFFFFF06EH，初期値：77H）。

動作周波数 (f _{CLK})	VSWCの設定値	ウエイト数
32 kHz f _{CLK} < 16.6 MHz	00H	0
16.6 MHz f _{CLK} 20 MHz	01H	1

備考 次に示すレジスタへのアクセスにおいて、ハードウェアによるレジスタの変化タイミングとCPUからのレジスタ・アクセス・タイミングが重なった場合、レジスタ・アクセスへのウエイト動作が発生します。このため、通常より内蔵周辺I/Oレジスタへのアクセスに時間がかかる場合があります。

周辺機能	対象レジスタ名称
タイマP (n = 0-3)	TPnCCR0, TPnCCR1, TPnCNT
タイマQ	TQ0CCR0, TQ0CCR1, TQ0CCR2, TQ0CCR3, TQ0CNT
ウォッチドッグ・タイマ2	WDTM2
A/Dコンバータ (n = 0-9)	ADA0M0, ADA0CRn, ADA0CRnH
CANコントローラ	各制御レジスタ, 各メッセージ・バッファ・レジスタ

(b) オンチップ・ディバグ・モード・レジスタ (OCDM)

通常動作モードとオンチップ・ディバグ・モードを切り替えるレジスタです。OCDMレジスタは特定レジスタです(3.4.9 特定レジスタ参照)。プログラムの暴走などにより誤って設定内容を書き換えられないように、特定の手順だけの書き込みが可能です。

OCDM0ビットが“1”状態であつ $\overline{\text{DRST}}$ 端子の入力がハイ・レベルの場合、オンチップ・ディバグ・モードとなります。

端子リセット後、OCDM0ビットの初期値は“1”なので、オンチップ・ディバグ機能を使用しない場合はOCDM0ビットを“0”にクリアする必要があり、それまでの間、 $\overline{\text{DRST}}$ 端子をロウ・レベルに保つ必要があります(図3-12参照)。

POCリセット後、OCDM0ビットの初期値は“0”で、通常動作モードになります。したがって、オンチップ・ディバグをする際には端子リセットによってOCDM0ビットの値を“1”にする必要があります。

また、オンチップ・ディバグ中にPOCリセットが発生した際には、エミュレータとの通信は中断してしまいます。したがって、POCによるリセットのエミュレーションは行うことができません(図3-13参照)。

8/1ビット単位でリード/ライト可能です。

- ★ **注意** オンチップ・ディバグ機能は、フラッシュ・メモリ内蔵品のみを搭載しています。マスクROM内蔵品には搭載していません。ただし、マスクROM内蔵品にもOCDMレジスタが存在し、P05/INTP2端子に内蔵されているブルダウン抵抗の制御を行うため、マスクROM内蔵品でもOCDMレジスタの設定を行ってください。

リセット時：01H^{注1} R/W アドレス：FFFFF9FCH

	7	6	5	4	3	2	1	0
OCDM	0	0	0	0	0	0	0	OCDM0

OCDM0	オンチップ・ディバグ機能の兼用端子指定 ^{注2}
0	ポート/周辺機能端子として使用
1	オンチップ・ディバグ用端子として使用

- 注 1. $\overline{\text{RESET}}$ 端子 (外部リセット) 入力時：OCDM0 = 1
 パワーオン・クリアによるリセット時：OCDM0 = 0
 内部要因リセット (パワーオン・クリア以外) 発生時：OCDMレジスタはリセット発生前の値を保持します。

2. P05/INTP2/ $\overline{\text{DRST}}$
 P52/KR2/TIQ03/TOQ03/DDI
 P53/KR3/TIQ00/TOQ00/DDO
 P54/KR4/DCK
 P55/KR5/DMS

図3 - 12 通常動作モードへの移行タイミング・チャート





図3 - 13 オンチップ・ディバグ・モードへの移行タイミング・チャート



★ (c) ウォッチドッグ・タイマ・モード・レジスタ2 (WDTM2)

WDTM2レジスタはリセット解除後に自動的にリセット・モードでスタートします。動作を確定するために、WDTM2レジスタへ書き込みを行ってください。

詳細は第10章 ウォッチドッグ・タイマ2機能を参照してください。

★ (2) 特定の内蔵周辺I/Oレジスタへのアクセスについて

この製品は、内部に2種類のシステム・バスを持っています。

1つはCPU用バスで、もう1つは低速周辺ハードウェアとのインタフェースを行う周辺用バスです。

CPU用バスのクロックと周辺用バスのクロックは非同期の関係となるため、CPUと周辺ハードウェアとのアクセス間に競合が発生した場合は、予期しない不正データの受け渡しが行われる可能性があります。したがって、競合の恐れがある周辺ハードウェアへのアクセス時は、CPUは正しいデータの受け渡しが行われるよう、アクセス・サイクル数が変わります。その結果、CPUは次の命令処理に移行せず、CPU処理としてウェイト状態となるため、このウェイトが発生した場合、命令の実行クロック数が次に示すウェイト・クロック数分長くなります。

リアルタイム性が要求される処理を行う場合は、この内容に注意してください。

特定の内蔵周辺I/Oレジスタへのアクセス時に、VSWCレジスタで設定したウェイト以外に、さらにウェイトを要する場合があります。

その際のアクセス条件と、挿入されるウェイト数（CPUクロック数）の算出方法を次に示します。

(1/2)

周辺機能	レジスタ名称	アクセス	k
16ビット・タイマ/イベント・カウンタP (TMP) (n = 0-3)	TPnCNT	リード	1
	TPnCCR0, TPnCCR1	ライト	0-2
		リード	1
16ビット・タイマ/イベント・カウンタQ (TMQ)	TQ0CNT	リード	1
	TQ0CCR0-TQ0CCR3	ライト	0-2
		リード	1
ウォッチドッグ・タイマ2 (WDT2)	WDTM2	ライト (WDT2動作時)	3
A/Dコンバータ	ADA0M0	リード	1-2
	ADA0CR0-ADA0CR9	リード	1-2
	ADA0CR0H-ADA0CR9H	リード	1-2

周辺機能	レジスタ名称	アクセス	k
CANコントローラ	C0GMCTRL, C0GMCS, C0GMABT, C0GMABTD, C0MASKaL, C0MASKaH, C0CTRL, C0LEC, C0INFO, C0ERC, C0IE, C0INTS, C0BRP, C0BTR, C0TS	リード/ライト	1 2
	C0RGPT, C0TGPT	ライト	1 2
		リード	2
	C0LIPT, C0LOPT	リード	2
	C0MDATA01m, C0MDATA0m, C0MDATA1m, C0MDATA23m, C0MDATA2m, C0MDATA3m, C0MDATA45m, C0MDATA4m, C0MDATA5m, C0MDATA67m, C0MDATA6m, C0MDATA7m, C0MDLCm, C0MCONFm, C0MIDLm, C0MIDHm, C0MCTRLm	リード/ライト	1 2

アクセスに必要なクロック数 = $3 + i + j + (2 + j) \times k$

注意 次に示す状態において、上記レジスタへのアクセスは禁止です。ウエイトが発生した場合、解除する方法はリセットだけです。

- CPUがサブクロックで動作し、かつメイン・クロック発振を停止している場合
- CPUが内蔵発振器で動作している場合

備考 i : VSWCレジスタの上位4ビットの値 (0)

j : VSWCレジスタの下位4ビットの値 (0, 1)

第 4 章 ポート機能

4.1 特 徴

入出力ポート：51 本

ほかの周辺機能の入出力端子と兼用

1 ビット単位で入力 / 出力指定可能

4.2 ポートの基本構成

V850ES/FE2 は、ポート 0, 3-5, 7, 9, CM, DL の合計 51 本の入力 / 出力ポートを内蔵しています。ポートの構成を次に示します。

図 4 - 1 ポート構成




表 4 - 1 各端子の入出力バッファ電源

電 源	対応する端子
AV _{REF0}	ポート 7
EV _{DD}	ポート 0, ポート 3, ポート 4, ポート 5, ポート 9, ポート CM, ポート DL, RESET

★ 4.3 ポートの構成

表 4-2 ポートの構成

項目	構成
制御レジスタ	ポート・モード・レジスタ (PMn: n = 0, 3, 4, 5, 7L, 7H, 9, CM, DL)
	ポート・モード・コントロール・レジスタ (PMCn: n = 0, 3, 4, 5, 9, CM, DL)
	ポート・ファンクション・コントロール・レジスタ (PFCn: n = 0, 3L, 5, 9)
	ポート・ファンクション・コントロール拡張レジスタ (PFCEn: n = 3L, 5, 9)
	プルアップ抵抗オプション・レジスタ (PUn: n = 0, 3, 4, 5, 9)
ポート	51本

(1) ポートnレジスタ (Pn)

外部とのデータ入出力は、Pnレジスタへの書き込み、および読み出しによって行います。Pnレジスタは、出力データを保持するポート・ラッチ、および端子の状態を読み込む回路で構成されています。

Pnレジスタの各ビットは、それぞれポートnの端子1本ずつに対応しており、1ビット単位でリード/ライト可能です。

リセット時：00H (出力ラッチ) R/W								
	7	6	5	7	3	2	1	0
Pn	Pn7	Pn6	Pn5	Pn4	Pn3	Pn2	Pn1	Pn0
	Pnm	出力データの制御 (出力モード時)						
	0	0を出力						
	1	1を出力						

PMCnレジスタの設定によらず、Pnレジスタへの書き込みや読み出しは次のようになります。

表 4-3 Pnレジスタへの書き込み/読み出しについて


PMn レジスタへの設定	Pn レジスタへの書き込み	Pn レジスタの読み出し
出力モード (PMnm = 0)	出力ラッチに対して書き込みます ^注 。 ポート・モード (PMCn = 0) の場合、出力ラッチの内容が端子から出力されます。	出力ラッチの値を読み出します。
入力モード (PMnm = 1)	出力ラッチに対して書き込みます。 端子の状態には影響ありません ^注 。	端子状態を読み出します。

注 出力ラッチに書き込まれた値は、再度出力ラッチに値を書き込まれるまで保持されます。

(2) ポートnモード・レジスタ (PMn)

ポートの入力モード/出力モードを指定します。


PMnレジスタの各ビットは、それぞれポートnの端子1本ずつに対応しており、1ビット単位で指定可能です。



(3) ポートnモード・コントロール・レジスタ (PMcn)

ポート・モード/兼用機能を指定します。

PMcnレジスタの各ビットは、それぞれポートnの端子1本ずつに対応しており、1ビット単位で指定可能です。



(4) ポートnファンクション・コントロール・レジスタ (PFCn)

1本の端子に兼用機能が2つ以上存在する場合に、使用する兼用機能を指定するレジスタです。

PFCnレジスタの各ビットは、それぞれポートnの端子1本ずつに対応しており、1ビット単位で指定可能です。

リセット時：00H R/W								
	7	6	5	4	3	2	1	0
PFCn	PFCn7	PFCn6	PFCn5	PFCn4	PFCn3	PFCn2	PFCn1	PFCn0
	兼用機能の指定							
	0	兼用機能1						
	1	兼用機能2						

(5) ポートnファンクション・コントロール拡張レジスタ (PFCEn)

1本の端子に兼用機能が3つ以上存在する場合に、使用する兼用機能を指定するレジスタです。

PFCEnレジスタの各ビットは、それぞれポートnの端子1本ずつに対応しており、1ビット単位で指定可能です。

リセット時：00H R/W								
	7	6	5	4	3	2	1	0
PFCEn	PFCEn7	PFCEn6	PFCEn5	PFCEn4	PFCEn3	PFCEn2	PFCEn1	PFCEn0
	7	6	5	4	3	2	1	0
PFCn	PFCn7	PFCn6	PFCn5	PFCn4	PFCn3	PFCn2	PFCn1	PFCn0
	PFCEnm	PFCnm	兼用機能の指定					
	0	0	兼用機能1					
	0	1	兼用機能2					
	1	0	兼用機能3					
	1	1	兼用機能4					

(6) プルアップ抵抗オプション・レジスタ (PUn)

内蔵プルアップ抵抗の機能を指定するレジスタです。

PUnレジスタの各ビットは、それぞれポートnの端子1本ずつに対応しており、1ビット単位で指定可能です。

リセット時：00H R/W

	7	6	5	4	3	2	1	0
PUn	PUn7	PUn6	PUn5	PUn4	PUn3	PUn2	PUn1	PUn0

PUn ^注	内蔵プルアップ抵抗接続制御
0	接続しない
1	接続する

注 ポート・モード時 (PMCnmビット = 0)、PUnレジスタのPUnmビットは、PMnレジスタのPMnmビット = 0(出力モード時)のときのみ有効です。PMnmビット = 1(入力モード時)のときは、PUnレジスタの設定値は無効です。

4.4 ポートの機能

★ 4.4.1 ポート機能の動作

ポートの動作は、次に示すように入出力モードの設定によって異なります。

(1) 入出力ポートへの書き込み

(a) 出力モードの場合

転送命令により、出力ラッチに値を書き込みます。また、出力ラッチの内容が端子より出力されます。一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

(b) 入力モードの場合

転送命令により、出力ラッチに値を書き込みます。しかし、出力バッファがオフしていますので、端子の状態は変化しません。

一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

注意 1ビット・メモリ操作命令の場合、操作対象は1ビットですが、ポートを8ビット単位でアクセスします。したがって、入力/出力が混在しているポートでは、操作対象のビット以外でも入力に指定されている端子の出力ラッチの内容が不定になります。

(2) 入出力ポートからの読み出し

(a) 出力モードの場合

転送命令により、出力ラッチの内容が読み出せます。出力ラッチの内容は変化しません。

(b) 入力モードの場合

転送命令により、端子の状態が読み出せます。出力ラッチの内容は変化しません。

(3) 入出力ポートでの演算

(a) 出力モードの場合

出力ラッチの内容と演算を行い、結果を出力ラッチに書き込みます。また、出力ラッチの内容が端子より出力されます。

一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

(b) 入力モードの場合

出力ラッチの内容が不定になります。しかし、出力バッファがオフしていますので、端子の状態は変化しません。

注意 1ビット・メモリ操作命令の場合、操作対象は1ビットですが、ポートを8ビット単位でアクセスします。したがって、入力/出力が混在しているポートでは、操作対象のビット以外でも入力に指定されている端子の出力ラッチの内容が不定になります。

4.4.2 ポート端子設定上の注意事項

(1) ポートのレジスタ設定は、次の順で行ってください。

ポート・ファンクション・コントロール・レジスタ n (PFCn), ポート・ファンクション・コントロール拡張レジスタ n (PFCEn) を設定

ポート・モード・コントロール・レジスタ n (PMCn) を設定

外部割り込み立ち上がりエッジ指定レジスタ n (INTFn), 外部割り込み立ち上がりエッジ指定レジスタ n (INTRn) を設定

PMCn レジスタを先に設定したあとに、PFCn, PFCEn レジスタを設定すると、PFCn, PFCEn レジスタ設定中に意図しない周辺機能端子に設定されてしまう可能性があります。

(2) PUn レジスタの PUnm ビット (内蔵プルアップ抵抗の接続) は、入力モード (PMn レジスタの PMnm ビット = 1) 時のみ有効になります。出力モード (PMn レジスタの PMnm ビット = 0) 時は、ハードウェアにより、内蔵プルアップ抵抗が切断されます。

(3) 端子レベルのリード、ポート・ラッチのリードは、ポート・モード・レジスタ (PMn) により制御されます。兼用機能を使用している場合も同様です。

(4) 入力バッファのシュミット (SHMT) はポート・モード時にリードした場合、SHMT として動作しません。

4.4.3 ポート0

ポート0は1ビット単位で入出力を制御できる7ビットのポート（P00-P06）です。

(1) ポート0の機能

1ビット単位でポートの入力/出力データの指定が可能

ポート・レジスタ0（P0）で指定

1ビット単位でポートの入力/出力の指定が可能

ポート・モード・レジスタ0（PM0）で指定

1ビット単位でポート・モード/コントロール・モード（兼用機能）の指定が可能

ポート・モード・コントロール・レジスタ0（PMC0）で指定

1ビット単位でコントロール・モード1/コントロール・モード2の指定が可能

ポート・ファンクション・コントロール・レジスタ0（PFC0）で指定

1ビット単位で内蔵プルアップ抵抗の接続指定が可能

プルアップ抵抗オプション・レジスタ0（PU0）で指定

1ビット単位で外部割り込み（兼用機能）の有効エッジの指定が可能

外部割り込み立ち下がりエッジ指定レジスタ0（INTF0）、外部割り込み立ち上がりエッジ指定レジスタ0（INTR0）で指定

ポート0は、次に示す端子と兼用しています。

表 4-4 ポート0の兼用端子

端子名	兼用端子名	入出力	備考
ポート0	P00	TIP31/TOP31	-
	P01	TIP30/TOP30	
	P02	NMI ^{注1}	
	P03	INTP0/ADTRG	
	P04	INTP1	
	P05	INTP2/DRST ^{注2}	
	P06	INTP3	

- ★ 注 1. NMI 端子は P02 端子と兼用しており、リセット後は P02 端子として機能します。NMI を有効にする場合は、PMC0.PMC02 ビットをセット (1) してください。また NMI 端子の初期設定は"エッジ検出し"になっています。INTF0, INTR0 レジスタで NMI 端子の有効エッジを選択してください。
2. P05 端子はオンチップ・ディバグ用の端子と兼用です。外部リセット後、P05/INTP2/DRST端子はオンチップ・ディバグ用端子(DRST)に初期化されます。P05 端子をオンチップ・ディバグ用端子として使用せず、ポートとして使用する場合は、次の処置が必要です。

OCDM レジスタ (特定レジスタ) の OCDM0 ビットをクリア (0) します。

の処置を終えるまで P05/INTP2/DRST端子をロウ・レベル固定にしておきます。

なお、オンチップ・ディバグを使用しない場合、上記処置を行う前にDRST端子にハイ・レベルを入力すると、誤動作 (CPU デッド・ロック) の原因となるため、P05 端子の取り扱いには十分注意してください。

P05/INTP2/DRST端子にハイ・レベルを入力しない (ロウ・レベルに固定する) 場合は、OCDM レジスタの OCDM0 ビットを操作する必要はありません。

P05/INTP2/DRST端子は、プルダウン抵抗 (30 kΩ (TYP.)) をバッファに内蔵しているため、外部からロウ・レベル固定に処置する必要はありません。OCDM0 ビットをクリア (0) することにより、プルダウン抵抗は切断されます。

マスク ROM 製品はオンチップ・ディバグ・モードに対応していませんが、P05/INTP2 端子はフラッシュ・メモリ内蔵品と同様の処置を行ってください。

詳細は、第 25 章 **オンチップ・ディバグ機能**を参照してください。

- ★ 注意 P00-P06 端子は兼用機能の入出力時にはヒステリシス特性を持ちますが、ポート・モード時にはヒステリシス特性を持ちません。

(2) レジスタ

(a) ポート・レジスタ0 (P0)

ポート・レジスタ0 (P0) は、端子レベルのリード、出力レベルのライトを制御する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時：不定	R/W	アドレス：FFFFFF400H						
	7	6	5	4	3	2	1	0
P0	0	P06	P05	P04	P03	P02	P01	P00
P0n	出力データの制御 (出力モード時) (n = 0-6)							
0	0を出力							
1	1を出力							

(b) ポート・モード・レジスタ0 (PM0)

入力モード/出力モードを指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時：FFH	R/W	アドレス：FFFFFF420H						
	7	6	5	4	3	2	1	0
PM0	1	PM06	PM05	PM04	PM03	PM02	PM01	PM00
PM0n	入出力モードの制御 (n = 0-6)							
0	出力モード							
1	入力モード							

(c) ポート・モード・コントロール・レジスタ 0 (PMC0)

ポート・モード/コントロール・モードを指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセット時 : 00H R/W アドレス : FFFFF440H

	7	6	5	4	3	2	1	0
PMC0	0	PMC06	PMC05	PMC04	PMC03	PMC02	PMC01	PMC00

PMC06	P06 端子の動作モードの指定	
0	入出力ポート	
1	INTP3 入力	

PMC05	P05 端子の動作モードの指定	
0	入出力ポート	
1	INTP2/ $\overline{\text{DRST}}$ 入力	

PMC04	P04 端子の動作モードの指定	
0	入出力ポート	
1	INTP1 入力	

PMC03	P03 端子の動作モードの指定	
0	入出力ポート	
1	INTP0/ADTRG 入力	

PMC02	P02 端子の動作モードの指定	
0	入出力ポート	
1	NMI 入力	

PMC01	P01 端子の動作モードの指定	
0	入出力ポート	
1	TIP30/TOP30 入出力	

PMC00	P00 端子の動作モードの指定	
0	入出力ポート	
1	TIP31/TOP31 入出力	

注意 P05/INTP2/ $\overline{\text{DRST}}$ 端子は、OCDM レジスタの OCDM0 ビット = 1 のときは、PMC05 ビットの値に関係なく $\overline{\text{DRST}}$ 端子となります。

(d) ポート・ファンクション・コントロール・レジスタ0 (PFC0)

コントロール・モード1/コントロール・モード2を指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時 : 00H	R/W	アドレス : FFFFF460H								
			7	6	5	4	3	2	1	0
PFC0			0	0	0	0	PFC03	0	PFC01	PFC00
			PFC03 P03端子のコントロール・モード時の動作モードの指定							
			0 INTP0 入力							
			1 ADTRG 入力							
			PFC01 P01端子のコントロール・モード時の動作モードの指定							
			0 TIP30 入力							
			1 TOP30 出力							
			PFC00 P00端子のコントロール・モード時の動作モードの指定							
			0 TIP31 入力							
			1 TOP31 出力							

(e) プルアップ抵抗オプション・レジスタ0 (PU0)

内蔵プルアップ抵抗の接続を指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時 : 00H	R/W	アドレス : FFFFFC40H								
			7	6	5	4	3	2	1	0
PU0			0	PU06	PU05	PU04	PU03	PU02	PU01	PU00
			PU0n 内蔵プルアップ抵抗接続制御 (n = 0-6)							
			0 接続しない							
			1 接続する							

(f) 外部割り込み立ち下がりエッジ指定レジスタ 0 (INTF0)

外部割り込み端子の立ち下がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

- 注意 1. 外部割り込み機能(兼用機能)からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF0n ビット = INTR0n ビット = 0 に設定したあとにポート・モードに設定してください。
2. 外部割り込み入力には、アナログ・ディレイによるノイズ除去回路を内蔵します。
3. INTP3 に内蔵するノイズ・フィルタ(アナログ・ディレイ/デジタル・ディレイ)の設定方法については、第 15 章 割り込み/例外処理機能を参照してください。

リセット時 : 00H	R/W	アドレス : FFFFFFFC00H						
	7	6	5	4	3	2	1	0
INTF0	0	INTF06	INTF05	INTF04	INTF03	INTF02	0	0

備考 有効エッジの指定については表 4-5 を参照してください。

(g) 外部割り込み立ち上がりエッジ指定レジスタ 0 (INTR0)

外部割り込み端子の立ち上がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

- 注意 1. 外部割り込み機能(兼用機能)からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF0n ビット = INTR0n ビット = 0 に設定したあとにポート・モードに設定してください。
2. 外部割り込み入力には、アナログ・ディレイによるノイズ除去回路を内蔵します。
3. INTP3 に内蔵するノイズ・フィルタ(アナログ・ディレイ/デジタル・ディレイ)の設定方法については、第 15 章 割り込み/例外処理機能を参照してください。

リセット時 : 00H	R/W	アドレス : FFFFFFFC20H						
	7	6	5	4	3	2	1	0
INTR0	0	INTR06	INTR05	INTR04	INTR03	INTR02	0	0

備考 有効エッジの指定については表 4-5 を参照してください。

表 4 - 5 有効エッジの指定

INTF0n ビット	INTR0n ビット	有効エッジの指定 (n = 2-6)
0	0	エッジ検出なし
0	1	立ち上がりエッジ
1	0	立ち下がりエッジ
1	1	両エッジ

備考 n = 2 : NMI 端子の制御
n = 3 : INTP0 端子の制御
n = 4 : INTP1 端子の制御
n = 5 : INTP2 端子の制御
n = 6 : INTP3 端子の制御

4.4.4 ポート3

ポート3は1ビット単位で入出力を制御できる6ビットのポート（P30-P35）です。

(1) ポート3の機能

1ビット単位でポートの入力/出力データの指定が可能

ポート・レジスタ3L（P3L）で指定

1ビット単位でポートの入力/出力の指定が可能

ポート・モード・レジスタ3L（PM3L）で指定

1ビット単位でポート・モード/コントロール・モード（兼用機能）の指定が可能

ポート・モード・コントロール・レジスタ3L（PMC3L）で指定

1ビット単位でコントロール・モードの指定が可能

ポート・ファンクション・コントロール・レジスタ3L（PFC3L）、ポート・ファンクション・コントロール拡張レジスタ3L（PFCE3L）で指定

1ビット単位で内蔵プルアップ抵抗の接続指定が可能

プルアップ抵抗オプション・レジスタ3L（PU3L）で指定

1ビット単位で外部割り込み（兼用機能）の有効エッジの指定が可能

外部割り込み立ち下がりエッジ指定レジスタ3L（INTF3L）、外部割り込み立ち上がりエッジ指定レジスタ3L（INTR3L）で指定

ポート3は、次に示す端子と兼用しています。

表4-6 ポート3の兼用端子

端子名		兼用端子名	入出力	備考
ポート3	P30	TXDA0	入出力	-
	P31	RXDA0/INTP7		
	P32	ASCKA0/TIP00/TOP00/TOP01		
	P33	TIP01/TOP01/CTXD0		
	P34	TIP10/TOP10/CRXD0		
	P35	TIP11/TOP11		

★ **注意** P31-P35端子は兼用機能の入出力時にはヒステリシス特性を持ちますが、ポート・モード時にはヒステリシス特性を持ちません。

(2) レジスタ

(a) ポート・レジスタ 3L (P3L)

ポート・レジスタ 3L (P3L) は、端子レベルのリード、出力レベルのライトを制御する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

リセット時：不定	R/W	アドレス：FFFFFF406H								
			7	6	5	4	3	2	1	0
P3L			0	0	P35	P34	P33	P32	P31	P30
	P3n	出力データの制御 (出力モード時) (n = 0-5)								
	0	0 を出力								
	1	1 を出力								

(b) ポート・モード・レジスタ 3L (PM3L)

入力モード/出力モードを指定する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

リセット時：FFH	R/W	アドレス：FFFFFF426H								
			7	6	5	4	3	2	1	0
PM3L			1	1	PM35	PM34	PM33	PM32	PM31	PM30
	PM3n	入出力モードの制御 (n = 0-5)								
	0	出力モード								
	1	入力モード								

(c) ポート・モード・コントロール・レジスタ 3L (PMC3L)

ポート・モード/コントロール・モードを指定する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

リセット時 : 00H R/W アドレス : FFFFF446H

	7	6	5	4	3	2	1	0
PMC3L	0	0	PMC35	PMC34	PMC33	PMC32	PMC31	PMC30

PMC35	P35 端子の動作モードの指定	
0	入出力ポート	
1	TIP11/TOP11 入出力	

PMC34	P34 端子の動作モードの指定	
0	入出力ポート	
1	TIP10/TOP10/CRXD0 入出力	

PMC33	P33 端子の動作モードの指定	
0	入出力ポート	
1	TIP01/TOP01/CTXD0 入出力	

PMC32	P32 端子の動作モードの指定	
0	入出力ポート	
1	ASCKA0/TIP00/TOP00/TOP01 入出力	

PMC31	P31 端子の動作モードの指定	
0	入出力ポート	
1	RXDA0/INTP7 入力 ^注	

PMC30	P30 端子の動作モードの指定	
0	入出力ポート	
1	TXDA0 出力	

注 INTP7 端子と RXDA0 端子は兼用となっています。RXDA0 端子として使用する場合は兼用している INTP7 のエッジ検出を無効にしてください (INTF3 レジスタの INTF31 ビット = 0, INTR3 レジスタの INTR31 ビット = 0 に設定)。また INTP7 端子として使用する場合は UARTA0 を受信動作停止としてください (UA0CTL0 レジスタの UA0RXE ビット = 0)。

PFCE32	PFC32	P32 端子のコントロール・モードの指定
0	0	ASCKA0 入力
0	1	TOP01 出力
1	0	TIP00 入力
1	1	TOP00 出力

(g) プルアップ抵抗オプション・レジスタ 3L (PU3L)

内蔵プルアップ抵抗の接続を指定する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

リセット時 : 00H	R/W	アドレス : FFFFC46H								
			7	6	5	4	3	2	1	0
PU3L			0	0	PU35	PU34	PU33	PU32	PU31	PU30
			PU3n	内蔵プルアップ抵抗接続制御 (n = 0-5)						
			0	接続しない						
			1	接続する						

(h) 外部割り込み立ち下がりエッジ指定レジスタ 3L (INTF3L)

外部割り込み端子の立ち下がりエッジ検出を指定する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

- 注意 1. 外部割り込み機能(兼用機能)からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF3n ビット = INTR3n ビット = 0 に設定したあとにポート・モードに設定してください。
2. 外部割り込み入力には、アナログ・ディレイによるノイズ除去回路を内蔵します。

リセット時 : 00H	R/W	アドレス : FFFFC06H								
			7	6	5	4	3	2	1	0
INTF3L			0	0	0	0	0	0	INTF31	0
備考	有効エッジの指定については表 4 - 7 を参照してください。									

(i) 外部割り込み立ち上がりエッジ指定レジスタ 3L (INTR3L)

外部割り込み端子の立ち上がりエッジ検出を指定する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

- 注意 1. 外部割り込み機能(兼用機能)からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF3n ビット = INTR3n ビット = 0 に設定したあとにポート・モードに設定してください。
2. 外部割り込み入力には、アナログ・ディレイによるノイズ除去回路を内蔵します。

リセット時 : 00H R/W アドレス : FFFFC26H

	7	6	5	4	3	2	1	0
INTR3L	0	0	0	0	0	0	INTR31	0

備考 有効エッジの指定については表 4-7 を参照してください。

表 4-7 有効エッジの指定

INTF3n ビット	INTR3n ビット	有効エッジの指定 (n = 1)
0	0	エッジ検出なし
0	1	立ち上がりエッジ
1	0	立ち下がりエッジ
1	1	両エッジ

備考 n = 1 : INTP7 端子の制御

4.4.5 ポート4

ポート4は1ビット単位で入出力を制御できる3ビットのポート(P40-P42)です。

(1) ポート4の機能

1ビット単位でポートの入力/出力データの指定が可能

ポート・レジスタ4(P4)で指定

1ビット単位でポートの入力/出力の指定が可能

ポート・モード・レジスタ4(PM4)で指定

1ビット単位でポート・モード/コントロール・モード(兼用機能)の指定が可能

ポート・モード・コントロール・レジスタ4(PMC4)で指定

1ビット単位で内蔵プルアップ抵抗の接続指定が可能

プルアップ抵抗オプション・レジスタ4(PU4)で指定

ポート4は、次に示す端子と兼用しています。

表4-8 ポート4の兼用端子

端子名	兼用端子名	入出力	備考
ポート4	P40	SIB0	-
	P41	SOB0	
	P42	SCKB0	

★ **注意** P40-P42端子は兼用機能の入出力時にはヒステリシス特性を持ちますが、ポート・モード時にはヒステリシス特性を持ちません。

(2) レジスタ

(a) ポート・レジスタ4 (P4)

ポート・レジスタ4 (P4) は、端子レベルのリード、出力レベルのライトを制御する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時：不定	R/W	アドレス：FFFFFF408H								
			7	6	5	4	3	2	1	0
P4			0	0	0	0	0	P42	P41	P40
	P4n	出力データの制御 (出力モード時) (n = 0-2)								
	0	0を出力								
	1	1を出力								

(b) ポート・モード・レジスタ4 (PM4)

入力モード/出力モードを指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時：FFH	R/W	アドレス：FFFFFF428H								
			7	6	5	4	3	2	1	0
PM4			1	1	1	1	1	PM42	PM41	PM40
	PM4n	入出力モードの制御 (n = 0-2)								
	0	出力モード								
	1	入力モード								

(c) ポート・モード・コントロール・レジスタ4 (PMC4)

ポート・モード/コントロール・モードを指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時: 00H	R/W	アドレス: FFFFF448H						
	7	6	5	4	3	2	1	0
PMC4	0	0	0	0	0	PMC42	PMC41	PMC40
PMC42	P42 端子の動作モードの指定							
0	入出力ポート							
1	SCKB0入出力							
PMC41	P41 端子の動作モードの指定							
0	入出力ポート							
1	SOB0 出力							
PMC40	P40 端子の動作モードの指定							
0	入出力ポート							
1	SIB0 入力							

(d) プルアップ抵抗オプション・レジスタ4 (PU4)

内蔵プルアップ抵抗の接続を指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時: 00H	R/W	アドレス: FFFFC48H						
	7	6	5	4	3	2	1	0
PU4	0	0	0	0	0	PU42	PU41	PU40
PU4n	内蔵プルアップ抵抗接続制御 (n = 0-2)							
0	接続しない							
1	接続する							

4.4.6 ポート5

ポート5は1ビット単位で入出力を制御できる6ビットのポート(P50-P55)です。

(1) ポート5の機能

1ビット単位でポートの入力/出力データの指定が可能

ポート・レジスタ5(P5)で指定

1ビット単位でポートの入力/出力の指定が可能

ポート・モード・レジスタ5(PM5)で指定

1ビット単位でポート・モード/コントロール・モード(兼用機能)の指定が可能

ポート・モード・コントロール・レジスタ5(PMC5)で指定

1ビット単位でコントロール・モードの指定が可能

ポート・ファンクション・コントロール・レジスタ5(PFC5), ポート・ファンクション・コントロール拡張レジスタ5(PFCE5)で指定

1ビット単位で内蔵プルアップ抵抗の接続指定が可能

プルアップ抵抗オプション・レジスタ5(PU5)で指定

ポート5は、次に示す端子と兼用しています。

表 4-9 ポート5の兼用端子

端子名		兼用端子名	入出力	備考
ポート5	P50	KR0/TIQ01/TOQ01	入出力	-
	P51	KR1/TIQ02/TOQ02		
	P52	KR2/TIQ03/TOQ03/DDI ^注		
	P53	KR3/TIQ00/TOQ00/DDO ^注		
	P54	KR4/DCK ^注		
	P55	KR5/DMS ^注		

注 DDI, DDO, DCK, DMS 端子はオンチップ・デバッグ用の端子です。外部リセット後、DDI, DDO, DCK, DMS 端子をオンチップ・デバッグ用端子として使用せず、ポートとして使用する場合は、次の処置が必要です。

OCDM レジスタ（特定レジスタ）の OCDM0 ビットをクリア（0）します。

の処置を終えるまで P05/INTP2/DRST 端子をロウ・レベル固定にしておきます。

なお、オンチップ・デバッグを使用しない場合、上記処置を行う前に DRST 端子にハイ・レベルを入力すると、誤動作（CPU デッドロック）の原因となるため、P05 端子の取り扱いには十分注意してください。

P05/INTP2/DRST 端子にハイ・レベルを入力しない（ロウ・レベルに固定する）場合は、OCDM レジスタの OCDM0 ビットを操作する必要はありません。

P05/INTP2/DRST 端子は、プルダウン抵抗（30 kΩ（TYP.））をバッファに内蔵しているため、外部からロウ・レベル固定に処置する必要はありません。OCDM0 ビットをクリア（0）することにより、プルダウン抵抗は切断されます。

マスク ROM 製品はオンチップ・デバッグ・モードに対応していませんが、P05/INTP2 端子はフラッシュ・メモリ内蔵品と同様の処置を行ってください。

詳細は、第 25 章 オンチップ・デバッグ機能を参照してください。

- ★ **注意** P50-P55 端子は兼用機能の入出力時にはヒステリシス特性を持ちますが、ポート・モード時にはヒステリシス特性を持ちません。

(2) レジスタ

(a) ポート・レジスタ5 (P5)

ポート・レジスタ5 (P5) は、端子レベルのリード、出力レベルのライトを制御する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時：不定	R/W	アドレス：FFFFFF40AH								
			7	6	5	4	3	2	1	0
P5			0	0	P55	P54	P53	P52	P51	P50
	P5n	出力データの制御 (出力モード時) (n = 0-5)								
	0	0を出力								
	1	1を出力								

(b) ポート・モード・レジスタ5 (PM5)

入力モード/出力モードを指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時：FFH	R/W	アドレス：FFFFFF42AH								
			7	6	5	4	3	2	1	0
PM5			1	1	PM55	PM54	PM53	PM52	PM51	PM50
	PM5n	入出力モードの制御 (n = 0-5)								
	0	出力モード								
	1	入力モード								

(c) ポート・モード・コントロール・レジスタ 5 (PMC5)

ポート・モード/コントロール・モードを指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

注意 PFC5 レジスタの PFC5n ビットおよび PFCE5 レジスタの PFCE5n ビットが初期値(0)の状態では、PMC5 レジスタによりコントロール・モードにした場合、不定出力となります。そのため、コントロール・モードに設定するには、まず PFC5 レジスタの PFC5n ビットおよび PFCE5 レジスタの PFCE5n ビットを設定したあと、PMC5n ビットを 1 にしてください。

リセット時：00H R/W アドレス：FFFFFF44AH

	7	6	5	4	3	2	1	0
PMC5	0	0	PMC55	PMC54	PMC53	PMC52	PMC51	PMC50

PMC55	P55 端子の動作モードの指定
0	入出力ポート
1	KR5 入力

PMC54	P54 端子の動作モードの指定
0	入出力ポート
1	KR4 入力

PMC53	P53 端子の動作モードの指定
0	入出力ポート
1	KR3/TIQ00/TOQ00 入出力

PMC52	P52 端子の動作モードの指定
0	入出力ポート
1	KR2/TIQ03/TOQ03 入出力

PMC51	P51 端子の動作モードの指定
0	入出力ポート
1	KR1/TIQ02/TOQ02 入出力

PMC50	P50 端子の動作モードの指定
0	入出力ポート
1	KR0/TIQ01/TOQ01 入出力

(d) ポート・ファンクション・コントロール・レジスタ 5 (PFC5)

コントロール・モード 1/コントロール・モード 2/コントロール・モード 3/コントロール・モード 4
を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセット時 : 00H R/W アドレス : FFFFF46AH

	7	6	5	4	3	2	1	0
PFC5	0	0	PFC55	PFC54	PFC53	PFC52	PFC51	PFC50

備考 コントロール・モードの指定については (f) P5 端子のコントロール・モードの設定を参照してください。

(e) ポート・ファンクション・コントロール拡張レジスタ 5 (PFCE5)

コントロール・モード 1/コントロール・モード 2/コントロール・モード 3/コントロール・モード 4
を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセット時 : 00H R/W アドレス : FFFFF70AH

	7	6	5	4	3	2	1	0
PFCE5	0	0	0	0	PFCE53	PFCE52	PFCE51	PFCE50

備考 コントロール・モードの指定については (f) P5 端子のコントロール・モードの設定を参照してください。

(f) P5 端子のコントロール・モードの設定

注意 PFC5 レジスタの PFC5n ビットおよび PFCE5 レジスタの PFCE5n ビットが初期値(0)の状態
で、PMC5 レジスタによりコントロール・モードにした場合、不定出力となります。
そのため、コントロール・モードに設定するには、まず PFC5 レジスタの PFC5n ビットお
よび PFCE5 レジスタの PFCE5n ビットを設定したあと、PMC5n ビットを 1 にしてくださ
い。

PFC55	P55 端子のコントロール・モードの指定
0	設定禁止
1	KR5 入力

PFC54	P54 端子のコントロール・モードの指定
0	設定禁止
1	KR4 入力

PFCE53	PFC53	P53 端子のコントロール・モードの指定
0	0	設定禁止
0	1	TIQ00/KR3 ^注 入力
1	0	TOQ00 出力
1	1	設定禁止

PFCE52	PFC52	P52 端子のコントロール・モードの指定
0	0	設定禁止
0	1	TIQ03/KR2 ^注 入力
1	0	TOQ03 出力
1	1	設定禁止

PFCE51	PFC51	P51 端子のコントロール・モードの指定
0	0	設定禁止
0	1	TIQ02/KR1 ^注 入力
1	0	TOQ02 出力
1	1	設定禁止

PFCE50	PFC50	P50 端子のコントロール・モードの指定
0	0	設定禁止
0	1	TIQ01/KR0 ^注 入力
1	0	TOQ01 出力
1	1	設定禁止

注 KRn 端子と TIQ0m 端子は兼用となっています。端子を TIQ0m 端子として使用する場合は兼用している KRn 端子のキー・リターン検出を無効にしてください (KRM レジスタの KRMn ビットに 0 を設定)。また KRn 端子として使用する場合は兼用している TIQ0m 端子のエッジ検出を無効にしてください (n = 0-3, m = 0-3)。

端子名称	TIQ0m 端子として使用する場合	KRn 端子として使用する場合
KR0/TIQ01	KRM レジスタの KRM0 ビット = 0	TQ0IOC1 レジスタの TQ0TIG2, TQ0TIG3 ビット = 0
KR1/TIQ02	KRM レジスタの KRM1 ビット = 0	TQ0IOC1 レジスタの TQ0TIG4, TQ0TIG5 ビット = 0
KR2/TIQ03	KRM レジスタの KRM2 ビット = 0	TQ0IOC1 レジスタの TQ0TIG6, TQ0TIG7 ビット = 0
KR3/TIQ00	KRM レジスタの KRM3 ビット = 0	TQ0IOC1 レジスタの TQ0TIG0, TQ0TIG1 ビット = 0 TQ0IOC2 レジスタの TQ0EES0, TQ0EES1 ビット = 0 TQ0IOC2 レジスタの TQ0ETS0, TQ0ETS1 ビット = 0

(g) プルアップ抵抗オプション・レジスタ5 (PU5)

内蔵プルアップ抵抗の接続を指定する8ビットのレジスタです。8/1ビット単位でリード/ライト可能です。

リセット時 : 00H	R/W	アドレス : FFFFC4AH								
			7	6	5	4	3	2	1	0
PU5			0	0	PU55	PU54	PU53	PU52	PU51	PU50
	PU5n	内蔵プルアップ抵抗接続制御 (n = 0-5)								
	0	接続しない								
	1	接続する								

4.4.7 ポート7

ポート7は1ビット単位で入出力を制御できる10ビットのポート(P70-P79)です。

★ (1) ポート7の機能

- 1ビット単位でポートの入力/出力データの指定が可能
- ポート・レジスタ7L, 7H (P7L, P7H) で指定
- 1ビット単位でポートの入力/出力の指定が可能
- ポート・モード・レジスタ7L, 7H (PM7L, PM7H) で指定

ポート7は、次に示す端子と兼用しています。

表 4 - 10 ポート7の兼用端子

端子名		兼用端子名	入出力	備 考
ポート7	P70	ANI0	入出力	-
	P71	ANI1		
	P72	ANI2		
	P73	ANI3		
	P74	ANI4		
	P77	ANI5		
	P76	ANI6		
	P77	ANI7		
	P78	ANI8		
	P79	ANI9		

(2) レジスタ

(a) ポート・レジスタ 7H, ポート・レジスタ 7L (P7H, P7L)

ポート・レジスタ 7H, ポート・レジスタ 7L (P7H, P7L) は, 端子レベルのリード, 出力レベルのライトを制御する各 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

16 ビット・アクセスはできません。

リセット時 : 不定	R/W	アドレス : FFFFF40FH, FFFFF40EH						
	7	6	5	4	3	2	1	0
P7H	0	0	0	0	0	0	P79	P78
	7	6	5	4	3	2	1	0
P7L	P77	P76	P75	P74	P73	P72	P71	P70
P7n	出力データの制御 (出力モード時) (n = 0-9)							
0	0 を出力							
1	1 を出力							

注意 A/D 変換中に P7H, P7L レジスタをリードしないでください。

(b) ポート・モード・レジスタ 7H, 7L (PM7H, PM7L)

入力モード/出力モードを指定する各 8 ビットのレジスタです。PM7H, PM7L レジスタは, 8/1 ビット単位でリード/ライト可能です。

16 ビット・アクセスはできません。

リセット時 : FFH	R/W	アドレス : FFFFF42FH, FFFFF42EH						
	7	6	5	4	3	2	1	0
PM7H	1	1	1	1	1	1	PM79	PM78
	7	6	5	4	3	2	1	0
PM7L	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70
PM7n	入出力モードの制御 (n = 0-9)							
0	出力モード							
1	入力モード							

注意 P7n を兼用機能 (ANIn) として使用する場合は, PM7n = 1 に設定してください。

4.4.8 ポート9

ポート9は1ビット単位で入出力を制御できる9ビットのポート（P90, P91, P96-P99, P913-P915）です。

(1) ポート9の機能

1ビット単位でポートの入力/出力データの指定が可能

ポート・レジスタ9（P9）で指定

1ビット単位でポートの入力/出力の指定が可能

ポート・モード・レジスタ9（PM9）で指定

1ビット単位でポート・モード/コントロール・モード（兼用機能）の指定が可能

ポート・モード・コントロール・レジスタ9（PMC9）で指定

1ビット単位でコントロール・モードの指定が可能

ポート・ファンクション・コントロール・レジスタ9（PFC9）、ポート・ファンクション・コントロール拡張レジスタ9（PFCE9）で指定

1ビット単位で内蔵プルアップ抵抗の接続指定が可能

プルアップ抵抗オプション・レジスタ9（PU9）で指定

1ビット単位で外部割り込み（兼用機能）の有効エッジの指定が可能

外部割り込み立ち下がりエッジ指定レジスタ9H（INTF9H）、外部割り込み立ち上がりエッジ指定レジスタ9H（INTR9H）で指定

ポート9は、次に示す端子と兼用しています。

表 4 - 11 ポート9の兼用端子

端子名	兼用端子名	入出力	備考
ポート9	P90	KR6/TXDA1	-
	P91	KR7/RXDA1	
	P96	TIP21/TOP21	
	P97	SIB1/TIP20/TOP20	
	P98	SOB1	
	P99	SCKB1	
	P913	INTP4/PCL	
	P914	INTP5	
	P915	INTP6	

★ 注意 P90, P91, P96, P97, P99, P913-P915端子は兼用端子の入出力時にはヒステリシス特性を持ちますが、ポート・モード時にはヒステリシス特性を持ちません。

(2) レジスタ

(a) ポート・レジスタ9 (P9)

ポート・レジスタ9 (P9) は、端子レベルのリード、出力レベルのライトを制御する 16 ビットのレジスタです。16 ビット単位でリード/ライト可能です。

ただし、P9 レジスタの上位 8 ビットを P9H レジスタ、下位 8 ビットを P9L レジスタとして使用する場合は、8/1 ビット単位でリード/ライト可能です。

リセット時：不定		R/W	アドレス：FFFFFF412H, FFFFFFF413H							
			15	14	13	12	11	10	9	8
P9 (P9H ^注)			P915	P914	P913	0	0	0	P99	P98
			7	6	5	4	3	2	1	0
(P9L)			P97	P96	0	0	0	0	P91	P90
	P9n	出力データの制御 (出力モード時) (n = 0, 1, 6-9, 13-15)								
	0	0 を出力								
	1	1 を出力								

注 P9 レジスタのビット 8-15 を 8/1 ビット単位でリード/ライトする場合は、P9H レジスタのビット 0-7 として指定してください。

(b) ポート・モード・レジスタ9 (PM9)

入力モード/出力モードを指定する 16 ビットのレジスタです。16 ビット単位でリード/ライト可能です。

ただし、PM9 レジスタの上位 8 ビットを PM9H レジスタ、下位 8 ビットを PM9L レジスタとして使用する場合は、8/1 ビット単位でリード/ライト可能です。

リセット時：FFFFH		R/W	アドレス：FFFFFF432H, FFFFFFF433H							
			15	14	13	12	11	10	9	8
PM9 (PM9H ^注)			PM915	PM914	PM913	1	1	1	PM99	PM98
			7	6	5	4	3	2	1	0
(PM9L)			PM97	PM96	1	1	1	1	PM91	PM90
	PM9n	入出力モードの制御 (n = 0, 1, 6-9, 13-15)								
	0	出力モード								
	1	入力モード								

注 PM9 レジスタのビット 8-15 を 8/1 ビット単位でリード/ライトする場合は、PM9H レジスタのビット 0-7 として指定してください。

(c) ポート・モード・コントロール・レジスタ 9 (PMC9)

ポート・モード/コントロール・モードを指定する 16 ビットのレジスタです。16 ビット単位でリード/ライト可能です。

ただし、PMC9 レジスタの上位 8 ビットを PMC9H レジスタ、下位 8 ビットを PMC9L レジスタとして使用する場合は、8/1 ビット単位でリード/ライト可能です。

注意 PFC9 レジスタの PFC9n ビットおよび PFCE9 レジスタの PFCE9n ビットが初期値(0)の状態では、PMC9 レジスタによりコントロール・モードにした場合、不定出力となります。そのため、コントロール・モードに設定するには、まず PFC9 レジスタの PFC9n ビットおよび PFCE9 レジスタの PFCE9n ビットを設定したあと、PMC9n ビットを 1 にしてください。

(1/2)

リセット時 : 0000H R/W アドレス : FFFFF452H, FFFFF453H

	15	14	13	12	11	10	9	8
PMC9 (PMC9H ^注)	PMC915	PMC914	PMC913	0	0	0	PMC99	PMC98
	7	6	5	4	3	2	1	0
(PMC9L)	PMC97	PMC96	0	0	0	0	PMC91	PMC90

PMC915	P915 端子の動作モードの指定
0	入出力ポート
1	INTP6 入力

PMC914	P914 端子の動作モードの指定
0	入出力ポート
1	INTP5 入力

注 PMC9 レジスタのビット 8-15 を 8/1 ビット単位でリード/ライトする場合は、PMC9H レジスタのビット 0-7 として指定してください。

PMC913	P913 端子の動作モードの指定
0	入出力ポート
1	INTP4/PCL 入出力

PMC99	P99 端子の動作モードの指定
0	入出力ポート
1	SCKB1入出力

PMC98	P98 端子の動作モードの指定
0	入出力ポート
1	SOB1 出力

PMC97	P97 端子の動作モードの指定
0	入出力ポート
1	SIB1/TIP20/TOP20 入出力

PMC96	P96 端子の動作モードの指定
0	入出力ポート
1	TIP21/TOP21 入出力

PMC91	P91 端子の動作モードの指定
0	入出力ポート
1	KR7/RXDA1 入力

PMC90	P90 端子の動作モードの指定
0	入出力ポート
1	KR6/TXDA1 入出力

(d) ポート・ファンクション・コントロール・レジスタ9 (PFC9)

コントロール・モード 1/コントロール・モード 2/コントロール・モード 3/コントロール・モード 4を指定する 16 ビットのレジスタです。16 ビット単位でリード/ライト可能です。

ただし、PFC9 レジスタの上位 8 ビットを PFC9H レジスタ、下位 8 ビットを PFC9L レジスタとして使用する場合は、8/1 ビット単位でリード/ライト可能です。

リセット時 : 0000H R/W アドレス : FFFFF472H, FFFFF473H

	15	14	13	12	11	10	9	8
PFC9 (PFC9H ^注)	PFC915	PFC914	PFC913	0	0	0	PFC99	PFC98
	7	6	5	4	3	2	1	0
(PFC9L)	PFC97	PFC96	0	0	0	0	PFC91	PFC90

注 PFC9 レジスタのビット 8-15 を 8/1 ビット単位でリード/ライトする場合は、PFC9H レジスタのビット 0-7 として指定してください。

備考 コントロール・モードの指定については (f) P9 端子のコントロール・モードの設定を参照してください。

(e) ポート・ファンクション・コントロール拡張レジスタ9 (PFCE9)

コントロール・モード 1/コントロール・モード 2/コントロール・モード 3/コントロール・モード 4を指定する 16 ビットのレジスタです。16 ビット単位でリード/ライト可能です。

ただし、PFC9 レジスタの上位 8 ビットを PFC9H レジスタ、下位 8 ビットを PFC9L レジスタとして使用する場合は、8/1 ビット単位でリード/ライト可能です。

リセット時 : 0000H R/W アドレス : FFFFF712H, FFFFF713H

	15	14	13	12	11	10	9	8
PFCE9 (PFCE9H ^注)	0	0	PFCE913	0	0	0	0	0
	7	6	5	4	3	2	1	0
(PFCE9L)	PFCE97	PFCE96	0	0	0	0	PFCE91	PFCE90

注 PFCE9 レジスタのビット 8-15 を 8/1 ビット単位でリード/ライトする場合は、PFCE9H レジスタのビット 0-7 として指定してください。

備考 コントロール・モードの指定については (f) P9 端子のコントロール・モードの設定を参照してください。

(f) P9 端子のコントロール・モードの設定

注意 PFC9 レジスタの PFC9n ビットおよび PFCE9 レジスタの PFCE9n ビットが初期値(0)の状態では、PMC9 レジスタによりコントロール・モードにした場合、不定出力となります。そのため、コントロール・モードに設定するには、まず PFC9 レジスタの PFC9n ビットおよび PFCE9 レジスタの PFCE9n ビットを設定したあと、PMC9n ビットを 1 にしてください。

PFC915	P915 端子のコントロール・モードの指定	
0	設定禁止	
1	INTP6 入力	

PFC914	P914 端子のコントロール・モードの指定	
0	設定禁止	
1	INTP5 入力	

PFCE913	PFC913	P913 端子のコントロール・モードの指定
0	0	設定禁止
0	1	INTP4 入力
1	0	PCL 出力
1	1	設定禁止

PFC99	P99 端子のコントロール・モードの指定	
0	設定禁止	
1	SCKB1 入出力	

PFC98	P98 端子のコントロール・モードの指定	
0	設定禁止	
1	SOB1 出力	

PFCE97	PFC97	P97 端子のコントロール・モードの指定
0	0	設定禁止
0	1	SIB1 入力
1	0	TIP20 入力
1	1	TOP20 出力

PFCE96	PFC96	P96 端子のコントロール・モードの指定
0	0	設定禁止
0	1	設定禁止
1	0	TIP21 入力
1	1	TOP21 出力

PFCE91	PFC91	P91 端子のコントロール・モードの指定
0	0	設定禁止
0	1	KR7 入力
1	0	KR7 / RXDA1 入力 ^注
1	1	設定禁止

★

注 KR7 端子と RXDA1 端子は兼用となっています。

端子を RXDA1 端子として使用する場合は、KR7 端子のキー・リターン検出を無効にしてください (KRM レジスタの KRM7 ビットに"0"を設定)。また、KR7 端子として使用する場合は、PFC91 ビット = 1, PFCE91 ビット = 0 に設定することを推奨します。

PFCE90	PFC90	P90 端子のコントロール・モードの指定
0	0	設定禁止
0	1	KR6 入力
1	0	TXDA1 出力
1	1	設定禁止

(g) プルアップ抵抗オプション・レジスタ 9 (PU9)

内蔵プルアップ抵抗の接続を指定する 16 ビットのレジスタです。16 ビット単位でリード/ライト可能です。

ただし、PU9 レジスタの上位 8 ビットを PU9H レジスタ、下位 8 ビットを PU9L レジスタとして使用する場合は、8/1 ビット単位でリード/ライト可能です。

リセット時 : 0000H R/W アドレス : FFFFC52H, FFFFC53H

	15	14	13	12	11	10	9	8
PU9 (PU9H ^注)	PU915	PU914	PU913	0	0	0	PU99	PU98
	7	6	5	4	3	2	1	0
(PU9L)	PU97	PU96	0	0	0	0	PU91	PU90

PU9n	内蔵プルアップ抵抗接続制御 (n = 0, 1, 6-9, 13-15)
0	接続しない
1	接続する

注 PU9 レジスタのビット 8-15 を 8/1 ビット単位でリード/ライトする場合は、PU9H レジスタのビット 0-7 として指定してください。

(h) 外部割り込み立ち下がりエッジ指定レジスタ 9H (INTF9H)

外部割り込み端子の立ち下がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

- 注意 1. 外部割り込み機能(兼用機能)からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF9n ビット = INTR9n ビット = 0 に設定したあとにポート・モードに設定してください。
2. 外部割り込み入力には、アナログ・ディレイによるノイズ除去回路を内蔵します。

リセット時 : 00H R/W アドレス : FFFF13H

	7	6	5	4	3	2	1	0
INTF9H	INTF915	INTF914	INTF913	0	0	0	0	0

備考 有効エッジの指定については表 4 - 12 を参照してください。

(i) 外部割り込み立ち上がりエッジ指定レジスタ 9H (INTR9H)

外部割り込み端子の立ち上がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

- 注意 1. 外部割り込み機能(兼用機能)からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF9n ビット = INTR9n ビット = 0 に設定したあとにポート・モードに設定してください。
2. 外部割り込み入力には、アナログ・ディレイによるノイズ除去回路を内蔵します。

リセット時 : 00H R/W アドレス : FFFF33H

	7	6	5	4	3	2	1	0
INTR9H	INTR915	INTR914	INTR913	0	0	0	0	0

備考 有効エッジの指定については表 4 - 12 を参照してください。

表 4 - 12 有効エッジの指定

INTF9n ビット	INTR9n ビット	有効エッジの指定 (n = 13-15)
0	0	エッジ検出なし
0	1	立ち上がりエッジ
1	0	立ち下がりエッジ
1	1	両エッジ

- 備考 n = 13 : INTP4 端子の制御
n = 14 : INTP5 端子の制御
n = 15 : INTP6 端子の制御

4.4.9 ポート CM

ポート CM は 1 ビット単位で入出力を制御できる 2 ビットのポート (PCM0, PCM1) です。

(1) ポート CM の機能

1 ビット単位でポートの入力 / 出力データの指定が可能

ポート・レジスタ CM (PCM) で指定

1 ビット単位でポートの入力 / 出力の指定が可能

ポート・モード・レジスタ CM (PMCM) で指定

1 ビット単位でポート・モード / コントロール・モード (兼用機能) の指定が可能

ポート・モード・コントロール・レジスタ CM (PMCCM) で指定

ポート CM は、次に示す端子と兼用しています。

表 4 - 13 ポートCMの兼用端子

端子名		兼用端子名	入出力	備 考
ポート CM	PCM0	-	入出力	-
	PCM1	CLKOUT		

(2) レジスタ

(a) ポート・レジスタ CM (PCM)

ポート・レジスタ CM (PCM) は、端子レベルのリード、出力レベルのライトを制御する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセット時：不定	R/W	アドレス：FFFFFF00CH						
	7	6	5	4	3	2	1	0
PCM	0	0	0	0	0	0	PCM1	PCM0
PCMn	出力データの制御 (出力モード時)(n = 0, 1)							
0	0 を出力							
1	1 を出力							

(b) ポート・モード・レジスタ CM (PMCM)

入力モード/出力モードを指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセット時：FFH	R/W	アドレス：FFFFFF02CH						
	7	6	5	4	3	2	1	0
PMCM	1	1	1	1	1	1	PMCM1	PMCM0
PMCMn	入出力モードの制御 (n = 0, 1)							
0	出力モード							
1	入力モード							

(c) ポート・モード・コントロール・レジスタ CM (PMCCM)

ポート・モード/コントロール・モードを指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセット時：00H	R/W	アドレス：FFFFFF04CH						
	7	6	5	4	3	2	1	0
PMCCM	0	0	0	0	0	0	PMCCM1	0
PMCCM1	PCM1 端子の動作モードの指定							
0	入出力ポート							
1	CLKOUT 出力							

★ 4.4.10 ポート DL

ポート DL は 1 ビット単位で入出力を制御できる 8 ビットのポート (PDL0-PDL7) です。

(1) ポート DL の機能

1 ビット単位でポートの入力 / 出力データの指定が可能

ポート・レジスタ DLL (PDLL) で指定

1 ビット単位でポートの入力 / 出力の指定が可能

ポート・モード・レジスタ DLL (PMDLL) で指定

ポート DL は、次に示す端子と兼用しています。

表 4 - 14 ポートDLの兼用端子

端子名		兼用端子名	入出力	備 考
ポート DL	PDL0	-	入出力	-
	PDL1	-		
	PDL2	-		
	PDL3	-		
	PDL4	-		
	PDL5	FLMD1 ^注		
	PDL6	-		
	PDL7	-		

注 FLMD1 端子は、フラッシュ・プログラミング・モード時に設定する端子のため、ポート制御用レジスタで操作する必要はありません。詳細は第 23 章 フラッシュ・メモリを参照してください。

(2) レジスタ

(a) ポート・レジスタ DLL (PDLL)

ポート・レジスタ DLL (PDLL) は、端子レベルのリード、出力レベルのライトを制御する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

リセット時：不定	R/W	アドレス：FFFFFF04H						
	7	6	5	4	3	2	1	0
PDLL	PDL7	PDL6	PDL5	PDL4	PDL3	PDL2	PDL1	PDL0
PDLn	出力データの制御 (出力モード時) (n = 0-7)							
0	0 を出力							
1	1 を出力							

(b) ポート・モード・レジスタ DLL (PMDLL)

入力モード/出力モードを指定する 8 ビットのレジスタです。8 ビット単位でリード/ライト可能です。

リセット時：FFFFH	R/W	アドレス：FFFFFF024H						
	7	6	5	4	3	2	1	0
PMDLL	PMDL7	PMDL6	PMDL5	PMDL4	PMDL3	PMDL2	PMDL1	PMDL0
PMDLn	入出力モードの制御 (n = 0-7)							
0	出力モード							
1	入力モード							

4.4.11 オンチップ・ディバグ用機能の兼用ポート端子

表 4 - 15 に示す端子の兼用機能にオンチップ・ディバグ用の端子があります。外部リセット後、これらの端子はオンチップ・ディバグ用端子 (DRST, DDI, DDO, DCK, DMS) に初期化されます。

表 4 - 15 オンチップ・ディバグ用端子

端子名	兼用端子
P05	INTP2/DRST
P52	KR2/TIQ03/TOQ03/DDI
P53	KR3/TIQ00/TOQ00/DDO
P54	KR4/DCK
P55	KR5/DMS

外部リセット後、これらの端子をオンチップ・ディバグ用として使用せず、ポートとして使用する場合は、次の処置が必要です。

OCDM レジスタ (特定レジスタ) の OCDM0 ビットをクリア (0) します。

の処置を終えるまで P05/INTP2/DRST 端子をロウ・レベル固定にしておきます。

なお、オンチップ・ディバグを使用しない場合、上記処置を行う前に DRST 端子にハイ・レベルを入力すると、誤動作 (CPU デッド・ロック) の原因となるため、P05 端子の取り扱いには十分注意してください。

★ マスク ROM 製品はオンチップ・ディバグ・モードに対応していませんが、P05/INTP2 端子はフラッシュ・メモリ内蔵品と同様の処置を行ってください。

P05/INTP2/DRST 端子にハイ・レベルを入力しない (ロウ・レベルに固定する) 場合は、OCDM レジスタの OCDM0 ビットを操作する必要はありません。

P05/INTP2/DRST 端子は、プルダウン抵抗 (30 kΩ (TYP.)) をバッファに内蔵しているため、外部からロウ・レベル固定に処置する必要はありません。OCDM0 ビットをクリア (0) することにより、プルダウン抵抗は切断されます。

詳細は、第 25 章 オンチップ・ディバグ機能を参照してください。

4.4.12 ポート端子を兼用端子として使用する場合のレジスタ設定

表 4 - 16 ポート端子を兼用端子として使用する場合のレジスタ設定 (1/5)

端子名称	兼用端子		PMn レジスタ	PMCn レジスタ	PFCm レジスタ	PFCEm レジスタ	その他のビット (レジスタ)
	名称	入出力					
P00	TIP31	入力	設定不要	PMC00 = 1	PFC00 = 0	-	
	TOP31	出力	設定不要	PMC00 = 1	PFC00 = 1	-	
P01	TIP30	入力	設定不要	PMC01 = 1	PFC01 = 0	-	
	TOP30	出力	設定不要	PMC01 = 1	PFC01 = 1	-	
P02	NMI	入力	設定不要	PMC02 = 1	-	-	
P03	INTP0	入力	設定不要	PMC03 = 1	PFC03 = 0	-	INTx03 (INTx0)
	ADTRG	出力	設定不要	PMC03 = 1	PFC03 = 1	-	
P04	INTP1	入力	設定不要	PMC04 = 1	-	-	INTx04 (INTx0)
P05 ^注	INTP2	入力	設定不要	PMC05 = 1	-	-	INTx05 (INTx0)
	DRST	入力	設定不要	設定不要	-	-	OCDM0 (OCDM) = 1
P06	INTP3	入力	設定不要	PMC06 = 1	-	-	INTx06 (INTx0)

注 外部リセット後，P05/INTP2/DRST端子はオンチップ・ディバグ用端子（DRST）に初期化されます
P05/INTP2/DRST端子をオンチップ・ディバグ用端子として使用しない場合の処置については，第25章 オン
チップ・ディバグ機能を参照してください。

備考 1. 兼用端子として使用する場合，ポート・レジスタ（Pn）は設定不要です。

2. INTxn = INTFn, INTRn

表 4 - 16 ポート端子を兼用端子として使用する場合のレジスタ設定 (2/5)

端子名称	兼用端子		PMn レジスタ	PMCn レジスタ	PFCm レジスタ	PFCEm レジスタ	その他のビット (レジスタ)
	名称	入出力					
P30	TXDA0	出力	設定不要	PMC30 = 1	-	-	
P31	RXDA0	入力	設定不要	PMC31 = 1	-	-	注
	INTP7	入力	設定不要	PMC31 = 1	-	-	注, INTx31 (INTx3)
P32	ASCKA0	入力	設定不要	PMC32 = 1	PFC32 = 0	PFCE32 = 0	
	TOP01	出力	設定不要	PMC32 = 1	PFC32 = 1	PFCE32 = 0	
	TIP00	入力	設定不要	PMC32 = 1	PFC32 = 0	PFCE32 = 1	
	TOP00	出力	設定不要	PMC32 = 1	PFC32 = 1	PFCE32 = 1	
P33	TIP01	入力	設定不要	PMC33 = 1	PFC33 = 0	PFCE33 = 0	
	TOP01	出力	設定不要	PMC33 = 1	PFC33 = 1	PFCE33 = 0	
	CTXD0	出力	設定不要	PMC33 = 1	PFC33 = 0	PFCE33 = 1	
P34	TIP10	入力	設定不要	PMC34 = 1	PFC34 = 0	PFCE34 = 0	
	TOP10	出力	設定不要	PMC34 = 1	PFC34 = 1	PFCE34 = 0	
	CRXD0	入力	設定不要	PMC34 = 1	PFC34 = 0	PFCE34 = 1	
P35	TIP11	入力	設定不要	PMC35 = 1	PFC35 = 0	-	
	TOP11	出力	設定不要	PMC35 = 1	PFC35 = 1	-	
P40	SIB0	入力	設定不要	PMC40 = 1	-	-	
P41	SOB0	出力	設定不要	PMC41 = 1	-	-	
P42	SCKB0	入出力	設定不要	PMC42 = 1	-	-	

注 INTP7 端子と RXDA0 端子は兼用となっています。RXDA0 端子として使用する場合は兼用している INTP7 のエッジ検出を無効にしてください (INTF3 レジスタの INTF31 ビット = 0, INTR3 レジスタの INTR31 ビット = 0 に設定)。また INTP7 端子として使用する場合は UARTA0 を受信動作停止としてください (UA0CTL0 レジスタの UA0RXE ビット = 0)。

備考 1. 兼用端子として使用する場合、ポート・レジスタ (Pn) は設定不要です。

2. INTxn = INTFn, INTRn

表 4 - 16 ポート端子を兼用端子として使用する場合のレジスタ設定 (3/5)

端子名称	兼用端子		PMn レジスタ	PMCn レジスタ	PFCm レジスタ	PFCEm レジスタ	その他のビット (レジスタ)
	名称	入出力					
P50	KR0	入力	設定不要	PMC50 = 1	PFC50 = 1	PFCE50 = 0	注 1
	TIQ01	入力	設定不要	PMC50 = 1	PFC50 = 1	PFCE50 = 0	注 1
	TOQ01	出力	設定不要	PMC50 = 1	PFC50 = 0	PFCE50 = 1	
P51	KR1	入力	設定不要	PMC51 = 1	PFC51 = 1	PFCE51 = 0	注 1
	TIQ02	入力	設定不要	PMC51 = 1	PFC51 = 1	PFCE51 = 0	注 1
	TOQ02	出力	設定不要	PMC51 = 1	PFC51 = 0	PFCE51 = 1	
P52	KR2	入力	設定不要	PMC52 = 1	PFC52 = 1	PFCE52 = 0	注 1
	TIQ03	入力	設定不要	PMC52 = 1	PFC52 = 1	PFCE52 = 0	注 1
	TOQ03	出力	設定不要	PMC52 = 1	PFC52 = 0	PFCE52 = 1	
	DDI 注2	入力	設定不要	設定不要	設定不要	設定不要	OCDM0 (OCDM) = 1
P53	KR3	入力	設定不要	PMC53 = 1	PFC53 = 1	PFCE53 = 0	注 1
	TIQ00	入力	設定不要	PMC53 = 1	PFC53 = 1	PFCE53 = 0	注 1
	TOQ00	出力	設定不要	PMC53 = 1	PFC53 = 0	PFCE53 = 1	
	DDO 注2	出力	設定不要	設定不要	設定不要	設定不要	OCDM0 (OCDM) = 1
P54	KR4	入力	設定不要	PMC54 = 1	PFC54 = 1	-	
	DCK 注2	出力	設定不要	設定不要	設定不要	-	OCDM0 (OCDM) = 1
P55	KR5	入力	設定不要	PMC55 = 1	PFC55 = 1	-	
	DMS 注2	出力	設定不要	設定不要	設定不要	-	OCDM0 (OCDM) = 1

注 1. KRn 端子と TIQ0m 端子は兼用となっています。端子を使用する場合は兼用している KRn 端子のキー・リターン検出を無効にしてください (KRM レジスタの KRMn ビットに 0 を設定)。また KRn 端子として使用する場合は兼用している TIQ0m 端子のエッジ検出を無効にしてください (n = 0-3, m = 0-3)。

端子名称	TIQ0m 端子として使用する場合	KRn 端子として使用する場合
KR0/TIQ01	KRM レジスタの KRM0 ビット = 0	TQ0IOC1 レジスタの TQ0TIG2, TQ0TIG3 ビット = 0
KR1/TIQ02	KRM レジスタの KRM1 ビット = 0	TQ0IOC1 レジスタの TQ0TIG4, TQ0TIG5 ビット = 0
KR2/TIQ03	KRM レジスタの KRM2 ビット = 0	TQ0IOC1 レジスタの TQ0TIG6, TQ0TIG7 ビット = 0
KR3/TIQ00	KRM レジスタの KRM3 ビット = 0	TQ0IOC1 レジスタの TQ0TIG0, TQ0TIG1 ビット = 0 TQ0IOC2 レジスタの TQ0EES0, TQ0EES1 ビット = 0 TQ0IOC2 レジスタの TQ0ETS0, TQ0ETS1 ビット = 0

2. DDI, DDO, DCK, DMS 端子はオンチップ・デバッグ用の端子です。外部リセット後, DDI, DDO, DCK, DMS 端子をオンチップ・デバッグ用端子として使用しない場合の処置については, 第 25 章 オンチップ・デバッグ機能を参照してください。

注意 PFC5 レジスタの PFC5n ビットおよび PFCE5 レジスタの PFCE5n ビットが初期値 (0) の状態で, PMC5 レジスタによりコントロール・モードにした場合, 不定出力となります。

そのため, コントロール・モードに設定するには, まず PFC5 レジスタの PFC5n ビットおよび PFCE5 レジスタの PFCE5n ビットを設定したあと, PMC5n ビットを 1 にしてください。

備考 1. 兼用端子として使用する場合, ポート・レジスタ (Pn) は設定不要です。

2. INTxn = INTFn, INTRn

表 4 - 16 ポート端子を兼用端子として使用する場合のレジスタ設定 (4/5)

端子名称	兼用端子		PMn レジスタ	PMCn レジスタ	PFCm レジスタ	PFCEm レジスタ	その他のビット (レジスタ)
	名称	入出力					
P70	ANI0	入力	PM70 = 1 注	-	-	-	
P71	ANI1	入力	PM71 = 1 注	-	-	-	
P72	ANI2	入力	PM72 = 1 注	-	-	-	
P73	ANI3	入力	PM73 = 1 注	-	-	-	
P74	ANI4	入力	PM74 = 1 注	-	-	-	
P75	ANI5	入力	PM75 = 1 注	-	-	-	
P76	ANI6	入力	PM76 = 1 注	-	-	-	
P77	ANI7	入力	PM77 = 1 注	-	-	-	
P78	ANI8	入力	PM78 = 1 注	-	-	-	
P79	ANI9	入力	PM79 = 1 注	-	-	-	

注 P7n を兼用機能 (ANIn) として使用する場合は、PM7n = 1 に設定してください。

備考 1. 兼用端子として使用する場合、ポート・レジスタ (Pn) は設定不要です。

2. INTxn = INTFn, INTRn

表 4 - 16 ポート端子を兼用端子として使用する場合のレジスタ設定 (5/5)

端子名称	兼用端子		PMn レジスタ	PMCn レジスタ	PFCm レジスタ	PFCEm レジスタ	その他のビット (レジスタ)
	名称	入出力					
P90	KR6	入力	設定不要	PMC90 = 1	PFC90 = 1	PFCE90 = 0	
	TXDA1	出力	設定不要	PMC90 = 1	PFC90 = 0	PFCE90 = 1	
P91	KR7 ^{注1}	入力	設定不要	PMC91 = 1	PFC91 = 1	PFCE91 = 0	
					PFC91 = 0	PFCE91 = 1	
P96	RXDA1	入力	設定不要	PMC91 = 1	PFC91 = 0	PFCE91 = 1	
	TIP21	入力	設定不要	PMC96 = 1	PFC96 = 0	PFCE96 = 1	
P97	TOP21	出力	設定不要	PMC96 = 1	PFC96 = 1	PFCE96 = 1	
	SIB1	入力	設定不要	PMC97 = 1	PFC97 = 1	PFCE97 = 0	
P97	TIP20	入力	設定不要	PMC97 = 1	PFC97 = 0	PFCE97 = 1	
	TOP20	出力	設定不要	PMC97 = 1	PFC97 = 1	PFCE97 = 1	
P98	SOB1	出力	設定不要	PMC98 = 1	PFC98 = 1	-	
P99	SCKB1	入出力	設定不要	PMC99 = 1	PFC99 = 1	-	
P913	INTP4	入力	設定不要	PMC913 = 1	PFC913 = 1	PFCE913 = 0	INTx913 (INTx9H)
	PCL	出力	設定不要	PMC913 = 1	PFC913 = 0	PFCE913 = 1	
P914	INTP5	入力	設定不要	PMC914 = 1	PFC914 = 1	-	INTx914 (INTx9H)
P915	INTP6	入力	設定不要	PMC915 = 1	PFC915 = 1	-	INTx915 (INTx9H)
PCM1	CLKOUT	出力	設定不要	PMCCM1 = 1	-	-	
PDL5	FLMD1	入力	設定不要	設定不要	-	-	注2

★ 注 1. KR7 端子と RXDA1 端子は兼用となっています。

端子を RXDA1 端子として使用する場合は、KR7 端子のキー・リターン検出を無効にしてください (KRM レジスタの KRM7 ビットに "0" を設定)、また、KR7 端子として使用する場合は、PFC91 ビット = 1、PFCE91 ビット = 0 に設定することを推奨します。

2. FLMD1 端子は、フラッシュ・プログラミング・モード時に設定する端子のため、ポート制御用レジスタで操作する必要はありません。詳細は第 23 章 フラッシュ・メモリを参照してください。

注意 PFC9 レジスタの PFC9n ビットおよび PFCE9 レジスタの PFCE9n ビットが初期値 (0) の状態で、PMC9 レジスタによりコントロール・モードにした場合、不定出力となります。

そのため、コントロール・モードに設定するには、まず PFC9 レジスタの PFC9n ビットおよび PFCE9 レジスタの PFCE9n ビットを設定したあと、PMC9n ビットを 1 にしてください。

備考 1. 兼用端子として使用する場合、ポート・レジスタ (Pn) の設定は不要です。

2. INTxn = INTFn, INTRn

★ 4.5 注意事項

4.5.1 ポート端子設定上の注意事項

(1) V850ES/FE2では、1本の端子に汎用ポートと複数の周辺機能の入出力端子が兼用されています。汎用ポート（ポート・モード）と、周辺機能の入出力端子（兼用機能モード）との切り替えは、PMCnレジスタで設定します。このレジスタの設定順序に関して、次の点に注意してください。

(a) ポート・モードから兼用機能モードへ切り替える場合の注意事項

ポート・モードから兼用機能モードへ切り替える場合は、次の順序で行ってください。

PFCn, PFCEnレジスタを設定	: 兼用端子機能選択
PMCnレジスタの該当ビットに1を設定	: 兼用機能モードへ切り替え

PMCnレジスタを先に設定すると、その瞬間、またそのあとのPFn, PFCn, PFCEnレジスタの設定に伴う端子状態の変化によっては、意図しない動作に陥る可能性があるため注意してください。

注意 ポート・モード/兼用機能モードに関係なく、Pnレジスタのリード/ライトは次のようになります。

- ・ Pnレジスタのリード : ポート出力ラッチの値 (PMn.PMnmビット = 0時)、または端子状態 (PMn.PMnmビット = 1時) の読み出し
- ・ Pnレジスタへのライト : ポート出力ラッチへの書き込み

(b) 兼用機能モード（入力）に関する注意事項

兼用機能ブロックへの入力信号は、PMCnレジスタの設定値と端子レベルのAND出力のため、PMCn.PMCnmビット = 0のときはロウ・レベルとなります。そのため、ポート設定と兼用機能動作許可のタイミングによっては、意図しない動作に陥る可能性があります。したがって、PMCnレジスタによるポート・モードと兼用機能モードの切り替えは、次に示す順序で実行してください。

- ・ ポート・モードから兼用機能モード（入力）へ切り替える場合
PMCnレジスタで端子を兼用機能モードにしてから、兼用機能の動作を許可してください。
- ・ 兼用機能モード（入力）からポート・モードへ切り替える場合
兼用機能の動作を停止してから、端子をポート・モードへ切り替えてください。

(2) ポート・モードにおいてPFn.PFnmビットは、出力モード (PMn.PMnmビット = 0) 時のみ有効となります。入力モード (PMnmビット = 1) のとき、PFnmビットの値はバッファに反映されません。

第5章 クロック発生機能

5.1 概 要

クロック発生機能の概要を次に示します。

メイン・クロック発振回路

・クロック・スルー・モード時

$f_x = 4 \sim 5 \text{ MHz}$ ($f_{xx} = 4 \sim 5 \text{ MHz}$)

・PLLモード時

$f_x = 4 \sim 5 \text{ MHz}$ ($f_{xx} = 16 \sim 20 \text{ MHz}$)

サブクロック発振回路 (サブ発振子)

・32.768 kHz

・20 kHz (RC R = 390 k Ω , C = 47 pF)

PLL (Phase Locked Loop) による逡倍機能 (4逡倍)

・クロック・スルー・モード/PLLモード選択可

★ 内蔵発振器

・ $f_R = 200 \text{ kHz}$ (TYP.)

内部システム・クロックの生成

・7段階 (f_{xx} , $f_{xx}/2$, $f_{xx}/4$, $f_{xx}/8$, $f_{xx}/16$, $f_{xx}/32$, f_{XT})

周辺クロックの生成

クロック出力機能

プログラマブル・クロック出力 (PCL) 機能

★ **備考** f_x : メイン・クロック発振周波数


f_{xx} : メイン・クロック周波数

f_R : 内蔵発振器クロック周波数

5.2 構成

★

図5-1 クロック発生回路



(1) メイン・クロック発振回路

次の周波数 (f_x) を発振します。

- ・クロック・スルー・モード時
 $f_x = 4 \sim 5 \text{ MHz}$ (内部 $f_{xx} = 4 \sim 5 \text{ MHz}$)
- ・PLLモード時
 $f_x = 4 \sim 5 \text{ MHz}$ (内部 $f_{xx} = 16 \sim 20 \text{ MHz}$)

(2) サブクロック発振回路

32.768 kHzまたは20 kHzの周波数 (f_{XT}) を発振します。

(3) メイン・クロック発振回路停止制御

メイン・クロック発振回路の発振を停止する制御信号を生成します。

ソフトウェアSTOPモード時,あるいはPCCレジスタのMCKビット = 1(PCCレジスタのCLSビット = 1のときのみ有効)のとき,メイン・クロック発振回路の発振を停止します。

(4) 内蔵発振器

200 kHz (TYP.) の周波数 (f_R) を発振します。

(5) プリスケーラ1

内蔵周辺機能に供給するクロック ($f_{xx-fxx/1024}$) を生成します。

クロック供給の対象となるブロックを次に示します。

TMP0-TMP3, TMQ0, TMM0, CSIB0, CSIB1, UARTA0, UARTA1, ADC, WDT2

(6) プリスケーラ2

CPUクロック (f_{CPU}) , メイン・クロック (f_{xx}) を分周する回路です。

内部システム・クロック (f_{CLK}) を生成するセレクトに、プリスケーラ2で生成したクロック ($f_{xx-fxx/32}$) を供給します。

なお、 f_{CLK} は、INTC, ROM, RAMブロックに供給するクロックで、CLKOUT端子から出力できます。

(7) プリスケーラ3

メイン・クロック発振回路で生成するクロック (f_x) を所定の周波数(32.768 kHz)まで分周する回路で、時計用タイマ・ブロックに供給します。

詳細は、**第9章 時計タイマ機能**を参照してください。

(8) プリスケーラ4

内蔵周辺機能に供給するクロック ($f_x-f_x/1024$) を生成します。

クロック供給の対象となるブロックは、WDT2のみです。

(9) PLL

メイン・クロック発振回路で生成するクロック (f_x) を4逓倍します。

PLLコントロール・レジスタ(PLLCTL)のSELPLLビットにより f_x をそのまま出力するクロック・スルー・モードと、逓倍クロックを出力するPLLモードを選択します。

また、PLLCTLレジスタのPLLONビットによりPLLを動作、停止します。

5.3 制御レジスタ

(1) プロセッサ・クロック・コントロール・レジスタ (PCC)

PCCレジスタは特定レジスタです。特定のシーケンスにより書き込みができます (3.4.9 特定レジスタ参照)。

8/1ビット単位でリード/ライト可能です。

リセットにより03Hになります。

(1/2)

リセット時 : 03H R/W アドレス : FFFFF828H

	7	6	5	4	3	2	1	0
PCC	FRC	MCK	MFRC	CLS ^注	CK3	CK2	CK1	CK0

FRC	サブクロックの内蔵帰還抵抗の選択
0	使用する
1	使用しない

MCK	メイン・クロック発振回路の制御
0	発振許可
1	発振停止
<ul style="list-style-type: none"> ・CPUクロックがメイン・クロックで動作中にMCKビットを1に設定しても、メイン・クロックの動作は停止しません。CPUクロックをサブクロックに変更した後、停止します。 ・メイン・クロックを停止させ、サブクロックで動作している場合に、再度メイン・クロックに切り替えるときは、MCKビットを“0”に設定し、プログラム中で発振安定時間を確保したあとに切り替えてください。 	

MFRC	メイン・クロックの内蔵帰還抵抗の選択
0	使用する
1	使用しない

CLS	CPUクロック (f _{CPU}) の状態
0	メイン・クロック動作
1	サブクロック動作

注 CLSビットはリードのみです。

CK3	CK2	CK1	CK0	クロックの選択 (f _{CLK} /f _{CPU})
0	0	0	0	f _{xx}
0	0	0	1	f _{xx} /2
0	0	1	0	f _{xx} /4
0	0	1	1	f _{xx} /8
0	1	0	0	f _{xx} /16
0	1	0	1	f _{xx} /32
0	1	1	X	設定禁止
1	X	X	X	f _{xT}

- 注意1. CLKOUTを出力している間は、CPUクロック (CK3-CK0ビット) を変更しないでください。
2. CK3ビットを操作 (0 1または1 0) する際は、ビット操作命令で設定してください。8ビット操作命令で行う場合は、CK2-CK0ビットの設定値を変更しないでください。

備考 X : 任意

(a) メイン・クロック動作 サブクロック動作の設定例

CK3ビット 1 : ビット操作命令で設定してください。CK2-CK0ビットは変更しないでください。

- ★ サブクロック動作 : CK3ビットを設定したあと、サブクロック動作するまでに次に示す時間が最大かかります。

1/サブクロック周波数 (f_{xT})

したがって、CLSビットをリードしてサブクロック動作に切り替わったかどうかを確認してください。

MCKビット 1 : メイン・クロックを停止するときのみ、MCKビットを1に設定します。

- ★ 注意1. メイン・クロックを停止する場合は、PLLを停止してください。
2. 次の条件を満たしていない場合は、条件を満たすようにCK2-CK0ビットを変更後、サブクロック動作モードに移行してください。

CK2-CK0による設定クロック (f_{xx} ~ f_{xx}/32) > サブクロック (f_{xT}) × 4

(b) サブクロック動作 メイン・クロック動作の設定例

MCKビット 0 :メイン・クロック発振開始
 プログラムによりウエイトを挿入して、メイン・クロックの発振安定時間が経過するまで待ちます。

CK3ビット 0 :ビット操作命令で設定してください。CK2-CK0ビットは変更しないでください。

★

メイン・クロック動作 :CK3ビットを設定したあと、CK2-CK0ビットで指定されるメイン・クロック動作するまでに次に示す時間が最大かかります。

最大：(1/サブクロック周波数)

したがって、CLSビットをリードしてメイン・クロック動作に切り替わったかどうかを確認してください。

(2) CPU動作クロック・ステータス・レジスタ (CCLS)

CCLSレジスタは、CPU動作クロックの状態を示すレジスタです。

8/1ビット単位でリードのみ可能です。

リセットにより00Hになります。

リセット時：00H R アドレス：FFFFF82EH

	7	6	5	4	3	2	1	0
CCLS	0	0	0	0	0	0	0	CCLS F

CCLS F	CPU動作クロックの状態
0	メイン・クロック (fx) またはサブクロック (fxr) で動作
1	内蔵発振器 (fr) で動作

注意 リセットおよびSTOPモード解除後発振安定時間カウンタ終了前にWDT2のオーバーフローが発生した場合、fx (メイン・クロック) の発振異常と判断し、内蔵発振クロックでCPUを動作させます。

(3) 内蔵発振モード・レジスタ (RCM)

RCMレジスタは、内蔵発振器の動作モードの設定を行う8ビット・レジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時：00H R/W アドレス：FFFFFF80CH

	7	6	5	4	3	2	1	0
RCM	0	0	0	0	0	0	0	RSTOP

RSTOP	内蔵発振器の発振 / 停止
0	内蔵発振器発振
1	内蔵発振器停止

注意1. オプション機能で「内蔵発振器：停止可能」を設定した場合のみ、RCMレジスタのRSTOPビット = 1にすることで、内蔵発振器を停止できます。

2. RSTOPビットがセット(1)されている場合でも、CCLSFビットがセット(1)されると(発振安定時間中にWDTオーバーフローが発生)、内蔵発振器は発振されます。このときRSTOPビットはセット(1)されたままです。

★

(4) 発振安定時間選択レジスタ (OSTS)

リセット時またはSTOPモードを解除してから発振が安定するまでの発振安定時間を選択するレジスタです。

10.3(1) 発振安定時間選択レジスタ (OSTS) を参照してください。

5.4 動作

5.4.1 各クロックの動作

各クロックの動作状態を次の表に示します。

表 5 - 1 各クロックの動作状態

	PCCレジスタ								
	CLSビット = 0, MCKビット = 0					CLSビット = 1, MCKビット = 0		CLSビット = 1, MCKビット = 1	
★ メイン・クロック発振回路 (f _x)	x				x			x	x
★ メイン・システム・クロック (f _{xx})	x	x		x	x		x	x	x
サブクロック発振回路 (f _{XT})									
CPUクロック (f _{CPU})	x	x	x	x	x		x		x
内部システム・クロック (f _{CLK})	x	x		x	x		x		x
周辺クロック (f _{xx-fxx/1024})	x	x		x	x		x	x	x
★ PLLクロック (f _{PLL})	x	注1		注2	x			x	x
WTクロック (メイン)	x	x			x			x	x
WTクロック (サブ)									
WDT2クロック (内蔵発振器)	x								
WDT2クロック (メイン)	x	x			x			x	x

注 1. 発振安定時間の1/2の時間を経過してから動作を開始し、ロックアップ時間を経て安定したクロックを供給。

2. IDLE1モード時は動作可能。IDLE2モード時は停止。

備考 CLSビット : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット4

MCKビット : PCCレジスタのビット6

: 動作可能

x : 停止

: RESET端子入力

: 発振安定時間カウント中

: HALTモード

: IDLE1, IDLE2モード

: ソフトウェアSTOPモード

: サブクロック動作モード

: サブIDLEモード

5.4.2 クロック出力機能

クロック出力機能は、内部システム・クロック (f_{CLK}) をCLKOUT端子から出力します。

内部システム・クロック (f_{CLK}) は、プロセッサ・クロック・コントロール・レジスタ (PCC) のCK3-CK0ビットで選択します。

CLKOUT端子は、PCM1端子と兼用しており、ポートCMの制御レジスタを操作することにより、クロック出力端子として機能します。

CLKOUT端子の状態は、表 5 - 1の内部システム・クロックと同じ状態になり、(動作可能)のときにクロックを出力することが可能です。また、 \times (停止)のときにはロウ・レベルを出力します。ただし、 \overline{RESET} 端子入力後の動作状態では、兼用端子 (PCM1: 入力モード) となるので、端子の状態はHi-Zになります。

5.5 PLL機能

5.5.1 概要

CPUおよび周辺マクロの動作クロックを発振周波数の4通倍出力と、クロック・スルー・モードを切り替えるものです。

PLL機能使用時 : 入力クロック = 4~5 MHz (出力16~20 MHz)

クロック・スルー・モード : 入力クロック = 4~5 MHz (出力4~5 MHz)

5.5.2 制御レジスタ

(1) PLLコントロール・レジスタ (PLLCTL)

PLLを制御する8ビット・レジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより01Hになります。

リセット時 : 01H R/W アドレス : FFFFF82CH

	7	6	5	4	3	2	1	0		
PLLCTL	0	0	0	0	0	0	SELPLL	PLLON		
SELPLL	CPU動作クロックの選択									
	0	クロック・スルー・モード								
	1	PLLモード								
PLLON	PLL動作 / 停止制御									
	0	PLL停止								
	1	PLL動作 (PLLを動作開始後、周波数が安定するまで所定のロック・アップ時間が必要)								

- 注意1.** SELPLLビット = 1の設定は、PLLクロック周波数が安定した状態のときのみ可能です。安定していないとき(アンロック中)にSELPLLビットをライトすると“0”がライトされます。
- 2.** PLLONビット = 0に設定すると、自動的にSELPLLビット = 0(クロック・スルー・モード)になります。

(2) ロック・レジスタ (LOCKR)

電源投入後、またはソフトウェアSTOPモード解除直後から所定の周波数でフェーズ・ロックし、安定するまでの時間がロックアップ時間（周波数安定時間）です。この安定するまでの時間をロックアップ状態と呼び、安定した状態をロック状態と呼びます。

ロック・レジスタ (LOCKR) には、PLL周波数の安定状態を反映するLOCKビットがあります。

8/1ビット単位でリードのみ可能です。

リセットにより00Hになります。

リセット時：00H R アドレス：FFFFFF824H

	7	6	5	4	3	2	1	0
LOCKR	0	0	0	0	0	0	0	LOCK

LOCK	PLLのロック状態の確認
0	ロック状態
1	アンロック（ロックしていない）状態

注意 LOCKレジスタはPLLのロック状態をリアルタイムに反映するものではありません。セット/リセット条件は次のとおりです。

【セット条件】

- ・ IDLE2，システム・リセット時^注
- ・ ソフトウェアSTOPモード時
- ・ PLL停止を設定した時（PLLCTLレジスタのPLLONビットに“0”を設定）
- ・ CPUをサブクロック動作としメイン・クロックを停止したとき（PCCレジスタのCK3ビットに“1”を設定し、同レジスタのMCKビットを“1”に設定）

注 リセットで01Hになり、リセット解除後の発振安定時間経過後に00Hになります。

【リセット条件】

- ・ リセット解除後の発振安定用タイマのオーバフロー（OSTSレジスタの初期値の時間）
- ・ PLL動作状態でソフトウェアSTOPモードを設定した場合の、ソフトウェアSTOPモード解除後の発振安定用タイマのオーバフロー（OSTSレジスタで時間設定）
- ・ PLLCTLレジスタのPLLONビットを0 1に設定したときの、PLLロックアップ時間タイマのオーバフロー（PLLSレジスタで時間設定）
- ・ PLL動作状態でIDLE2モードを設定した場合の、IDLE2モード解除時に挿入されるセットアップ時間解除後（OSTSレジスタで時間設定）

(3) PLLロックアップ時間指定レジスタ (PLLS)

PLLSレジスタは、PLLCTLレジスタのPLLONビットを0 1に設定したときの、PLLロックアップ時間を選択する8ビット・レジスタです。

8ビット単位でリード/ライト可能です。

リセットにより03Hになります。

リセット時：03H R/W アドレス：FFFFFF6C1H

	7	6	5	4	3	2	1	0
PLLS	0	0	0	0	0	0	PLLS1	PLLS0

PLLS1	PLLS0	PLLロックアップ時間の選択
0	0	設定禁止
0	1	設定禁止
1	0	$2^{12}/f_x$
1	1	$2^{13}/f_x$ (初期値)

注意 ロックアップ時間は、800 μ s以上になるように設定してください。

(4) プログラマブル・クロック・モード・レジスタ (PCLM)

PCLMは、PCL出力を制御する8ビット・レジスタです。

1/8ビット単位でリード/ライト可能です。

リセット時：00H R/W アドレス：FFFFFF82FH

	7	6	5	4	3	2	1	0
PCLM	0	0	0	PCLC	0	0	PCK1	PCK0

PCLC	PCL出力の動作選択
0	PCL出力禁止 (PCLはロウ・レベル固定)
1	PCL出力許可

注意 ポート関連制御レジスタ (PM, PMC, PFC, PFCEなど) を設定後、PCLC = 1としてください。

PCK1	PCK0	PLL出力クロックの選択
0	0	$f_{xx}/2$
0	1	$f_{xx}/4$
1	0	$f_{xx}/8$
1	1	$f_{xx}/16$

注意 PLL動作中のみPCK1 = 1としてください。また、PLLを停止させる前には、PCK1 = 0としてください。

5.5.3 使用方法

★ (1) PLLを使用する場合

- ・リセット解除後は、PLLは動作 (PLLONビット = 1) していますが、初期設定はクロック・スルー・モード (SELPLLビット = 0) のため、PLLモード (SELPLLビット = 1) に変更してください。
- ・PLLを停止状態から動作させる場合は、PLLONビット : 0 1として、LOCKビット = 0 (ロック状態) となってからSELPLLビット = 1としてください。
- ・PLLを停止させる場合は、最初にクロック・スルー・モード (SELPLLビット = 0) にして、8クロック以上後にPLLを停止 (PLLONビット = 0) してください。
- ・PLL動作のままIDLE2もしくはソフトウェアSTOPモードへ移行する場合は次の条件となるようにOSTSレジスタを設定してください。
 - ・ソフトウェアSTOPモード : 発振安定時間 > PLLロックアップ時間 (800 μ s (min))
 - ・IDLE2モード : セットアップ時間 > PLLロックアップ時間 (800 μ s (min))PLLロックアップ時間は、PLLロックアップ時間指定レジスタ (PLLS) で設定される時間です。

(2) PLLを使用しない場合

- ・リセット解除後は、クロック・スルー・モード (SELPLLビット = 0) ですが、PLLは動作 (PLLONビット = 1) しているので、PLLを停止 (PLLONビット = 0) してください。

第 6 章 16 ビット・タイマ/イベント・カウンタ P

V850ES/FE2 は、16 ビット・タイマ/イベント・カウンタ P (TMP0-TMP3) を搭載しています。

6.1 特 徴

タイマ P (TMP) はさまざまな使い方ができる 16 ビット・タイマ/イベント・カウンタです。TMP は、次のような動作を行うことができます。

- ・ PWM 出力
- ・ インターバル・タイマ
- ・ 外部イベント・カウンタ (クロック停止時動作不可)
- ・ ワンショット・パルス出力
- ・ パルス幅測定機能
- ・ タイマ同期動作機能
- ・ フリー・ランニング機能
- ・ 外部トリガ・パルス出力機能

6.2 機能概要

- ・ キャプチャ・トリガ入力信号 ×2
- ・ 外部トリガ入力信号 ×1
- ・ クロック選択 ×8
- ・ 外部イベント・カウント入力 ×1
- ・ リーダブル・カウンタ ×1
- ・ キャプチャ/コンペア・リロード・レジスタ ×2
- ・ キャプチャ/コンペア一致割り込み ×2
- ・ タイマ出力 (TOPn0, TOPn1) ×2

備考 n = 0-3

6.3 構成

TMP は、次のハードウェアで構成されています。

表 6 - 1 TMP0-TMP3 の構成

項目	構成
タイマ・レジスタ	16ビット・カウンタ
レジスタ	TMPn キャプチャ/コンペア・レジスタ 0, 1 (TPnCCR0, TPnCCR1) TMPn カウンタ・リード・バッファ・レジスタ (TPnCNT) CCR0 バッファ・レジスタ, CCR1 バッファ・レジスタ
タイマ入力	2本 (TIPn0 ^注 , TIPn1)
タイマ出力	2本 (TOPn0, TOPn1)
制御レジスタ	TMPn 制御レジスタ 0, 1 (TPnCTL0, TPnCTL1) TMPn I/O 制御レジスタ 0-2 (TPnIOC0-TPnIOC2) TMPn オプション・レジスタ 0 (TPnOPT0) セレクト動作制御レジスタ 0 (SELCNT0) TIPnm 端子ノイズ除去制御レジスタ (PnmNFC)

注 TIPn0 には、キャプチャ・トリガ入力信号、外部トリガ入力信号、外部イベント・カウンタ入力信号が兼用になっています。


備考 n = 0-3, m = 0, 1

TMP の端子は、ポート端子と兼用になっています。兼用機能の設定方法については、第4章 ポート機能のレジスタ説明を参照してください。

表 6 - 2 TMP 端子一覧

端子名	兼用端子	入出力	機能
TIP00	P32/ASCKA0/TOP00/TOP01	入力	外部イベント/クロック入力 (TMP0)
TIP01	P33/TOP01/CTXD0		
TIP10	P34/TOP10/CRXD0		外部イベント/クロック入力 (TMP1)
TIP11	P35/TOP11		
TIP20	P97/SIB1/TOP20		外部イベント/クロック入力 (TMP2)
TIP21	P96/TOP21		
TIP30	P01/TOP30		外部イベント/クロック入力 (TMP3)
TIP31	P00/TOP31		
TOP00	P32/ASCKA0/TIP00/TOP01	出力	タイマ出力 (TMP0)
TOP01	P32/ASCKA0/TIP00/TOP00		
	P33/TIP01/CTXD0		
TOP10	P34/TIP10/CRXD0		タイマ出力 (TMP1)
TOP11	P35/TIP11		
TOP20	P97/SIB1/TIP20		タイマ出力 (TMP2)
TOP21	P96/TIP21		
TOP30	P01/TIP30		タイマ出力 (TMP3)
TOP31	P00/TIP31		

図 6-1 タイマPのブロック図



注 1. TMP0, TMP2

2. TMP1, TMP3 (メイン・クロック停止時は, サブクロックによるカウント動作はできません)

3. CAN0 ブロックの TSOUT 信号 (TMP0)

RXDA0 端子 (TMP1)

6.7(1) セレクタ動作制御レジスタ 0 (SELCNT0) を参照してください。

4. TMM ブロックの INTTM0EQ0 割り込み, または CAN1 ブロックの TSOUT 信号 (TMP0)

RXDA1 端子 (TMP1)


6.7(1) セレクタ動作制御レジスタ 0 (SELCNT0) を参照してください。

備考 n = 0-3

(1) TMPn キャプチャ/コンペア・レジスタ 0 (TPnCCR0)

TPnCCR0 レジスタはキャプチャ機能とコンペア機能を兼用させた 16 ビットのレジスタです。

- ★ フリー・ランニング・モードの場合のみ TPnOPT0 レジスタの TPnCCS0 ビットの設定によりキャプチャ・レジスタまたはコンペア・レジスタに設定できます。
パルス幅測定モード時はキャプチャ・レジスタ専用として機能します。
フリー・ランニング・モードとパルス幅測定モード以外のモードではすべてコンペア・レジスタ専用として機能します。
初期状態では、TPnCCR0 レジスタはコンペア・レジスタとなります。
16 ビット単位でリード/ライト可能です。
リセットにより 0000H になります。



- ★ **注意** サブクロック動作時、かつメイン・クロック停止時の TPnCCR0 レジスタへのアクセスは禁止です。
詳細は、3. 4. 10 (2) 特定の内蔵周辺 I/O レジスタへのアクセスについてを参照してください。

- ・コンペア・レジスタとして使用する場合
TPnCE = 1 時の TPnCCR0 の書き換えは可能です。
- ・キャプチャ・レジスタとして使用する場合
キャプチャ・トリガ (TIPn0) 入力のエッジ検出によりカウンタ値を TPnCCR0 に格納します。

- ★ 各動作モードと、対応するキャプチャ/コンペア・レジスタの機能、およびコンペア・レジスタの書き込み方法は次のとおりです。

表6-3 各動作モードとキャプチャ/コンペア・レジスタの機能およびコンペア・レジスタの書き込み方法

動作モード	キャプチャ/コンペア・レジスタ	コンペア・レジスタ書き込み方法
インターバル・タイマ	コンペア・レジスタ	随時書き込み
外部イベント・カウンタ	コンペア・レジスタ	随時書き込み
外部トリガ・パルス出力	コンペア・レジスタ	一斉書き込み
ワンショット・パルス出力	コンペア・レジスタ	随時書き込み
PWM 出力	コンペア・レジスタ	一斉書き込み
フリー・ランニング・タイマ	キャプチャ/コンペア・レジスタ	随時書き込み
パルス幅測定	キャプチャ・レジスタ	-

(2) TMPn キャプチャ/コンペア・レジスタ 1 (TPnCCR1)

TPnCCR1 レジスタはキャプチャ機能とコンペア機能を兼用させた 16 ビットのレジスタです。

★ フリー・ランニング・モードの場合のみ TPnOPT0 レジスタの TPnCCS1 ビットの設定によりキャプチャ・レジスタまたはコンペア・レジスタに設定できます。

パルス幅測定モード時はキャプチャ・レジスタ専用として機能します。

フリー・ランニング・モードとパルス幅測定モード以外のモードではすべてコンペア・レジスタ専用として機能します。

初期状態では、TPnCCR1 レジスタはリロード・レジスタとなります。

16 ビット単位でリード/ライト可能です。

リセットにより 0000H になります。



★ 注意 サブクロック動作時、かつメイン・クロック停止時の TPnCCR1 レジスタへのアクセスは禁止です。
詳細は、3.4.10 (2) 特定の内蔵周辺 I/O レジスタへのアクセスについてを参照してください。

・コンペア・レジスタとして使用する場合

TPnCE = 1 時の TPnCCR1 の書き換えは可能です。

・キャプチャ・レジスタとして使用する場合

キャプチャ・トリガ (TIPn1) 入力のエッジ検出によりカウンタ値を TPnCCR1 に格納します。

★ 各動作モードと、対応するキャプチャ/コンペア・レジスタの機能、およびコンペア・レジスタの書き込み方法は次のとおりです。

表6-4 各動作モードとキャプチャ/コンペア・レジスタの機能およびコンペア・レジスタの書き込み方法

動作モード	キャプチャ/コンペア・レジスタ	コンペア・レジスタ書き込み方法
インターバル・タイマ	コンペア・レジスタ	随時書き込み
外部イベント・カウンタ	コンペア・レジスタ	随時書き込み
外部トリガ・パルス出力	コンペア・レジスタ	一斉書き込み
ワンショット・パルス出力	コンペア・レジスタ	随時書き込み
PWM 出力	コンペア・レジスタ	一斉書き込み
フリー・ランニング・タイマ	キャプチャ/コンペア・レジスタ	随時書き込み
パルス幅測定	キャプチャ・レジスタ	-

(3) TMPn カウンタ・リード・バッファ・レジスタ (TPnCNT)


TPnCNT レジスタは 16 ビット・カウンタの値をリードできるリード・バッファ・レジスタです。

16 ビット単位でリードのみ可能です。

リセットにより FFFFH になります。

TPnCE = 0 のとき、ハードウェアの状態は FFFFH ですが、このレジスタをリードすると 0000H がリードされます。

★ TPnCE = 1 のとき、このレジスタをリードすると 16 ビット・カウンタのカウンタ値をリードできます。



★ **注意** サブクロック動作時、かつメイン・クロック停止時の TPnCNT レジスタへのアクセスは禁止です。
詳細は、3.4.10 (2) 特定の内蔵周辺 I/O レジスタへのアクセスについてを参照してください。

★ (4) CCR0 バッファ・レジスタ

16 ビット・カウンタのカウンタ値を比較する 16 ビットのコンペア・レジスタです。

TPnCCR0 レジスタをコンペア・レジスタとして使用するとき、TPnCCR0 レジスタにライトした値が CCR0 バッファ・レジスタに転送され、16 ビット・カウンタのカウンタ値と CCR0 バッファ・レジスタの値が一致すると、コンペア一致割り込み要求信号 (INTTPnCC0) を発生します。

CCR0 バッファ・レジスタは、直接リード/ライトできません。

リセットにより TPnCCR0 レジスタが 0000H になるため、CCR0 バッファ・レジスタも 0000H になります。

★ (5) CCR1 バッファ・レジスタ

16 ビット・カウンタのカウンタ値を比較する 16 ビットのコンペア・レジスタです。

TPnCCR1 レジスタをコンペア・レジスタとして使用するとき、TPnCCR1 レジスタにライトした値が CCR1 バッファ・レジスタに転送され、16 ビット・カウンタのカウンタ値と CCR1 バッファ・レジスタの値が一致すると、コンペア一致割り込み要求信号 (INTTPnCC1) を発生します。

CCR1 バッファ・レジスタは、直接リード/ライトできません。

リセットにより TPnCCR1 レジスタが 0000H になるため、CCR1 バッファ・レジスタも 0000H になります。

6.4 制御レジスタ

(1) TMPn 制御レジスタ 0 (TPnCTL0)

TPnCTL0 レジスタはタイマ P の動作を制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより初期値 00H になります。

- ★ TPnCTL0 レジスタは動作中 (TPnCE = 1) 書き換え禁止です。ただし, TPnCE ビットのみ常時書き換え可能です。

(1/2)

リセット時 : 00H R/W アドレス : TP0CTL0: FFFFF590H, TP1CTL0: FFFFF5A0H, TP2CTL0: FFFFF5B0H, TP3CTL0: FFFFF5C0H									
	7	6	5	4	3	2	1	0	
TPnCTL0 (n = 0-3)	TPnCE	0	0	0	0	TPnCKS2	TPnCKS1	TPnCKS0	
	TPnCE	タイマ Pn の動作の制御							
	0	内部動作クロック動作禁止 (TMPn を非同期にリセット)							
	1	内部動作クロック動作許可							
<p>TPnCE ビットにより,内部動作クロックの制御と TMPn の非同期リセットを行います。TPnCE ビットを“0”にすると, TMPn の内部動作クロックは停止 (ロウ・レベル固定) し, TMPn を非同期にリセットします。</p> <p>TPnCE ビットを“1”にすると, TPnCE ビットを“1”にしたタイミングから入力クロックの 2 クロック以内に内部動作クロックが許可されカウント・アップします。</p>									
	TPnCKS2	TPnCKS1	TPnCKS0	内部カウント・クロックの選択					
				n = 0, 2		n = 1, 3			
	0	0	0	f _{xx}					
	0	0	1	f _{xx} /2					
	0	1	0	f _{xx} /4					
	0	1	1	f _{xx} /8					
	1	0	0	f _{xx} /16					
	1	0	1	f _{xx} /32					
	1	1	0	f _{xx} /64					
	1	1	1	f _{xx} /128			f _{XT}		
<p>注意 TPnCKS2-TPnCKS0 ビットは, TPnCE = 0 とき設定してください。 TPnCE ビットを“0”から“1”に設定するとき, 同時に TPnCKS2-TPnCKS0 ビットを設定することは可能です。 メイン・クロック停止時は, サブクロックによるカウント動作はできません。</p>									
<p>備考 f_{xx}: メイン・システム・クロック周波数 f_{XT}: XT1 入力クロック周波数</p>									

分解能，最大カウント数

内部カウント・ クロック	分解能 [μ s]		最大カウント時間 [ms]	
	$f_{xx} = 16$ MHz	$f_{xx} = 20$ MHz	$f_{xx} = 16$ MHz	$f_{xx} = 20$ MHz
f_{xx}	0.0625	0.050	4.10	3.28
$f_{xx}/2$	0.125	0.100	8.19	6.55
$f_{xx}/4$	0.250	0.200	16.38	13.11
$f_{xx}/8$	0.500	0.400	32.77	26.21
$f_{xx}/16$	1.000	0.800	65.54	52.43
$f_{xx}/32$	2.000	1.600	131.11	104.86
$f_{xx}/64$	4.000	3.200	262.14	209.72
$f_{xx}/128$	8.000	6.400	524.29	419.43

内部カウント・ クロック	分解能 [μ s]	最大カウント時間 [ms]
	$f_{XT} = 32.768$ kHz	$f_{XT} = 32.768$ kHz
f_{XT}	30.52	2000.00

(2) TMPn 制御レジスタ 1 (TPnCTL1)

TPnCTL1 制御レジスタはタイマ P の動作を制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより初期値 00H になります。

(1/2)

リセット時：00H R/W アドレス：TP0CTL1: FFFFF591H, TP1CTL1: FFFFF5A1H,
TP2CTL1: FFFFF5B1H, TP3CTL1: FFFFF5C1H

	7	6	5	4	3	2	1	0
TPnCTL1 (n = 0-3)	TPnSYE	TPnEST	TPnEEE	0	0	TPnMD2	TPnMD1	TPnMD0

TPnSYE	同調動作モード許可制御	
0	独立動作モード (アシンクロナス動作モード)	
1	同調動作モード (スレーブ動作の指定) マスタとなるタイマに同期して動作させることができます。	
	マスタ・タイマ	スレーブ・タイマ
	TMP0	TMP1
	TMP2	TMP3
		TMQ0
	同調動作モードについては、6.6 タイマ同期動作機能を参照してください。	
	注意 TP0SYE, TP2SYE ビットには必ず、0 を設定してください。	

TPnEST	ソフトウェア・トリガ制御
0	非動作
1	ワンショット・パルス・モード時：ワンショット・パルス・ソフトウェア・トリガ 外部トリガ・パルス出力モード時：パルス出力ソフトウェア・トリガ
TPnEST ビットはワンショット・パルス・モード時/外部トリガ・パルス出力モード時にソフトウェア・トリガとして機能します (それ以外のモード時に制御しても無効です)。TPnCE = 1 のときに TPnEST = 1 にすることでソフトウェア・トリガとして機能します。したがって、必ず TPnCE = 1 のときに TPnEST = 1 に設定してください。	
外部トリガは、TIPn0 端子を使用します。TPnEST ビットのリード値は常に "0" です。	

TPnEEE	カウント・クロックの選択
0	内部クロック (TPnCKS2-TPnCKS0 ビットで選択したクロック) を使用
1	外部イベント・カウント入力 (TIPn0 入力のエッジ) を使用
TPnEEE = 1 (外部イベント・カウント入力：TIPn0) のときの有効エッジの指定は TPnEES1, TPnEES0 ビットで設定します。	

TPnMD2	TPnMD1	TPnMD0	タイマ・モードの選択
0	0	0	インターバル・タイマ・モード
0	0	1	外部イベント・カウント・モード
0	1	0	外部トリガ・パルス出力モード
0	1	1	ワンショット・パルス・モード
1	0	0	PWM モード
1	0	1	フリー・ランニング・モード
1	1	0	パルス幅測定モード
1	1	1	設定禁止

- ★ 注意 1. TPnEEE, TPnMD2-TPnMD0 ビットは, TPnCE = 0 のとき設定してください (TPnCE = 1 のときの同値書き込みは可能)。TPnCE = 1 のとき書き換えた場合の動作の保証はできません。誤って書き換えた場合は, TPnCE = 0 に設定してから再設定してください。
- ★ 2. 外部イベント・カウント・モードのときは, TPnEEE ビットの値にかかわらず外部イベント・カウント入力を選択されます。
3. ビット 3, 4 には必ず “0” を設定してください。

(3) TMPn タイマ専用 I/O 制御レジスタ 0 (TPnIOC0)

TPnIOC0 レジスタは、タイマ出力 (TOPn0, TOPn1) を制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時 : 00H R/W アドレス : TP0IOC0: FFFFF592H, TP1IOC0: FFFFF5A2H,
 TP2IOC0: FFFFF5B2H, TP3IOC0: FFFFF5C2H

	7	6	5	4	3	2	1	0
TPnIOC0 (n = 0-3)	0	0	0	0	TPnOL1	TPnOE1	TPnOL0	TPnOE0

TPnOLm	TOPnm 出力レベルの設定 (m = 0, 1)
0	通常出力
1	反転出力

TPnOEm	TOPnm 出力の設定 (m = 0, 1)
0	タイマ出力禁止 (TOPnm 端子から TPnOLm = 0 のときロウ・レベルが出力 TPnOLm = 1 のときハイ・レベルが出力)
1	タイマ出力許可 (TOPnm 端子からパルスを出力)

- 注意 1. TPnOL1, TPnOE1, TPnOL0, TPnOE0 ビットは、TPnCE = 0 のときに書き換えてください (TPnCE = 1 のときの同値書き込みは可能)。誤って書き換えた場合は、TPnCE = 0 に設定してから再設定してください。
2. タイマ出力を許可する場合は、必ず、TPnIOC1 レジスタの対応する兼用端子の TPnIS3-TPnIS0 を「エッジ検出ししない」に設定し、キャプチャ動作を無効にしてください。そのあと、対応する兼用ポートの設定を出力モードにしてください。
3. TPnCE ビット = 0, TPnOEm ビット = 0 の状態において、TPnOLm ビットを操作した場合でも、TOPnm 端子の出力レベルは変化します。

★

(4) TMPn タイマ専用 I/O 制御レジスタ 1 (TPnIOC1)

TPnIOC1 レジスタは、外部入力信号 (TIPn0, TIPn1) に対する有効エッジを制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時 : 00H R/W アドレス : TP0IOC1: FFFFF593H, TP1IOC1: FFFFF5A3H,
TP2IOC1: FFFFF5B3H, TP3IOC1: FFFFF5C3H

	7	6	5	4	3	2	1	0
TPnIOC1 (n = 0-3)	0	0	0	0	TPnIS3	TPnIS2	TPnIS1	TPnIS0

TPnIS3	TPnIS2	キャプチャ入力 (TIPn1) の有効エッジの設定
0	0	エッジ検出なし (キャプチャ動作無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

TPnIS1	TPnIS0	キャプチャ入力 (TIPn0) の有効エッジの設定
0	0	エッジ検出なし (キャプチャ動作無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

- 注意 1. TPnIS3-TPnIS0 ビットは、TPnCE = 0 のときに書き換えてください (TPnCE = 1 のときの同値書き込みは可能)。誤って書き換えた場合は、TPnCE = 0 に設定してから再設定してください。
2. TPnIS3-TPnIS0 ビットは、フリー・ランニング・モードと、パルス幅測定モードのときのみ有効です。それ以外のモードではキャプチャ動作は行われません。
3. キャプチャ入力として使用する場合は、必ず、TPnIOC0 レジスタの対応する兼用端子の TPnOE1-TPnOE0 を「タイマ出力禁止」に設定し、キャプチャ入力の有効エッジ設定してください。そのあと、対応する兼用ポートの設定を入力モードにしてください。
4. 外部イベント・カウント・モードで使用 (TPnCTL1 の TPnEEE ビット = 1) する場合、TIPn0 キャプチャ入力をエッジ検出なし (TPnIS1, TPnIS0 ビット = 00) に設定してください。

★

(5) TMPn タイマ専用 I/O 制御レジスタ 2 (TPnIOC2)

TPnIOC2 レジスタは、外部イベント・カウント入力信号 (TIPn0)、外部トリガ入力信号 (TIPn0) に対する有効エッジを制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時 : 00H R/W アドレス : TP0IOC2: FFFFF594H, TP1IOC2: FFFFF5A4H,
TP2IOC2: FFFFF5B4H, TP3IOC2: FFFFF5C4H

	7	6	5	4	3	2	1	0
TPnIOC2 (n = 0-3)	0	0	0	0	TPnEES1	TPnEES0	TPnETS1	TPnETS0

TPnEES1	TPnEES0	外部イベント・カウント入力 (TIP00) の有効エッジの設定
0	0	エッジ検出なし (外部イベント・カウント無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

TPnETS1	TPnETS0	外部トリガ入力 (TIP00) の有効エッジの設定
0	0	エッジ検出なし (外部トリガ無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

- ★
- 注意 1. TPnEES1, TPnEES0, TPnETS1, TPnETS0 ビットは、TPnCE = 0 のときに書き換えてください (TPnCE = 1 のときの同値書き込みは可能)。誤って書き換えた場合は、TPnCE = 0 に設定してから再設定してください。
2. TPnEES1, TPnEES0 ビットは、TPnEEE = 1、または、外部イベント・カウント・モード (TIPnCTL1 レジスタの TPnMD2-TPnMD0 = 001) に設定したときのみ有効です。
3. TPnETS1, TPnETS0 ビットは、外部トリガ・パルス出力モード (TPnCTL レジスタの TPnMD2-0 = 010)、ワンショット・パルス出力モード (TPnCTL1 レジスタの TPnMD2-TPnMD0 = 011) に設定したときのみ有効です。

(6) TMPn タイマ・オプション・レジスタ0 (TPnOPT0)

TPnOPT0 レジスタは、キャプチャ/コンペア動作の設定、オーバフローの検出をする8ビット・レジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時：00H R/W アドレス：TP0OPT0: FFFFF595H, TP1OPT0: FFFFF5A5H,
TP2OPT0: FFFFF5B5H, TP3OPT0: FFFFF5C5H

	7	6	5	4	3	2	1	0
TPnOPT0 (n = 0-3)	0	0	TPnCCS1	TPnCCS0	0	0	0	TPnOVF

TPnCCSm	TPnCCRm レジスタのキャプチャ/コンペア選択 (m = 0, 1)
0	コンペア・レジスタ選択
1	キャプチャ・レジスタ選択
TPnCCSm ビットの設定はフリー・ランニング・モードのときのみ有効になります。	

TPnOVF	タイマPのオーバフロー検出
セット(1)	オーバフロー発生
リセット(0)	TPnOVF ビットの0書き込みまたはTPnCE = 0

- ・TPnOVF ビットはフリー・ランニング・モードおよびパルス幅測定モード時に16ビット・カウンタの値がFFFFHから0000Hにオーバフローするときセットされます。
- ・TPnOVF ビットがセット(1)されると同時に割り込み要求信号(INTTPnOV)が発生します。フリー・ランニング・モードおよびパルス幅測定モード以外では、INTTPnOV 信号は発生しません。
- ・TPnOVF = 1のときにTPnOVF ビットおよびTPnOPT0 レジスタをリードしてもTPnOVF ビットはクリアされません。
- ・TPnOVF ビットは、R/W 可能ですがCPUからTPnOVF ビットに“1”を書き込むことはできません。1をライトしてもタイマPの動作に影響はありません。

注意 TPnCCS1, TPnCCS0 ビットは、TPnCE = 0のときに書き換えてください (TPnCE = 1のときの同値書き込みは可能)。誤って書き換えた場合は、TPnCE = 0に設定してから再設定してください。

(7) TIPnm 端子ノイズ除去制御レジスタ n (PnmNFC)

PnmNFC レジスタは、タイマP入力端子のデジタル・ノイズ・フィルタ除去を設定する8ビット・レジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時：00H R/W アドレス：P00NFC：FFFFFFB00H (TIP00 端子)
 P01NFC：FFFFFFB04H (TIP01 端子)
 P10NFC：FFFFFFB08H (TIP10 端子)
 P11NFC：FFFFFFB0CH (TIP11 端子)
 P20NFC：FFFFFFB10H (TIP20 端子)
 P21NFC：FFFFFFB14H (TIP21 端子)
 P30NFC：FFFFFFB18H (TIP30 端子)
 P31NFC：FFFFFFB1CH (TIP31 端子)

	7	6	5	4	3	2	1	0
PnmNFC	0	NFSTS	0	0	0	NFC2	NFC1	NFC0

NFSTS	デジタル・ノイズ・フィルタのサンプリング回数の設定
0	3回
1	2回

NFC2	NFC1	NFC0	サンプリング・クロック	
			n = 0, 2	n = 1, 3
0	0	0	f _{xx}	
0	0	1	f _{xx} /2	
0	1	0	f _{xx} /4	
0	1	1	f _{xx} /16	f _{xx} /8
1	0	0	f _{xx} /32	
1	0	1	f _{xx} /64	f _{XT}
上記以外			設定禁止	

- 注意** 1. ビット 3-5, 7 には必ず 0 を設定してください。
 2. PnmNFC レジスタの設定を行う前に、タイマ入力端子(TIPnm)に入力された信号は、デジタル・ノイズ除去され、出力されます。
 そのため、PnmNFC レジスタでサンプリング・クロック (NFC2-NFC0)、サンプリング回数 (NFSTS) を設定したあと、初期化時間 = (サンプリング・クロック) × (サンプリング回数) が経過してから、タイマの動作を許可してください。

- 備考** 1. 確実に除去されるノイズ幅は、(サンプリング・クロック) × (サンプリング回数 - 1) になります。また、このノイズ幅以下のノイズであっても、サンプリング・クロックに同期したノイズが入力された場合には、誤カウントが発生する可能性があります。
 2. n : タイマ・チャネル数 (0-3)
 m : 入力端子数 (0, 1)

6.5 動作

タイマPには次のような動作があります。

動作	TPnEST (ソフトウェア・トリガ・ビット)	TIPn0 (外部トリガ入力)	キャプチャ/コンペア 書き込み	コンペア書き込み
インターバル・タイマ・モード	無効	無効	コンペア専用	随時書き込み
外部イベント・カウント・モード ^{注1}	無効	無効	コンペア専用	随時書き込み
外部トリガ・パルス出力モード ^{注2}	有効	有効	コンペア専用	リロード
ワンショット・パルス出力モード ^{注2}	有効	有効	コンペア専用	随時書き込み
PWMモード	無効	無効	コンペア専用	リロード
フリー・ランニング・モード	無効	無効	キャプチャ/コンペア 切り換え可	随時書き込み
パルス幅測定モード ^{注2}	無効	無効	キャプチャ専用	対象外

- 注 1. 外部イベント・カウント機能を使用する場合、TIPn0 キャプチャ入力のエッジ検出を、エッジを検出しない (TPnIOC1 レジスタの TPnIS1, TPnIS0 ビットを “00”) に設定してください。
2. 外部トリガ・パルス出力モード、ワンショット・パルス・モード、パルス幅測定モードを使用する場合、カウント・クロックを選択 (TPnCTL1 レジスタの TPnEEE ビット = 0 に設定) してください。

備考 n = 0-3

6.5.1 随時書き込みとリロード

タイマPではタイマ動作中 (TPnCE = 1) のときの TPnCCR0, TPnCCR1 レジスタの書き換えを許可していますがモードによって書き込み方法 (随時書き込み, リロード) が異なります。

(1) 随時書き込み

タイマ動作中に TPnCCRm レジスタの書き込みを行ったとき CCRm バッファ・レジスタに随時転送され、16ビット・カウンタの比較値となります。

備考 n = 0-3,
m = 0, 1

図 6-2 随時書き込みの基本動作フロー・チャート





図 6-3 随時書き込みのタイミング図



(2) リロード

★ タイマ動作中に TPnCCR0, TPnCCR1 レジスタの書き込みを行ったとき、書き込んだ値は特定の状態になるまで保留された後、CCRm バッファ・レジスタに転送され、16 ビット・カウンタの比較値となります。TPnCCR0 レジスタおよび TPnCCR1 レジスタは TPnCE = 1 時書き換えが可能です。

TPnCCR0 レジスタおよび TPnCCR1 レジスタを書き換えた場合の設定値が 16 ビット・カウンタの比較値となる (CCRm バッファ・レジスタにリロードされる) には 16 ビット・カウンタの値と TPnCCR0 レジスタの値が一致する前に TPnCCR0 を書き換え、次に TPnCCR1 レジスタを書き込む必要があります。そのあと TPnCCR0 レジスタの一致タイミングで TPnCCR0 レジスタと TPnCCR1 レジスタの値はリロードされま

す。TPnCCR1 レジスタの書き込みで次のリロード・タイミングを有効とするか無効とするか制御します。したがって TPnCCR0 レジスタの値だけ書き換えたい場合でも、TPnCCR1 レジスタを同値書き込みしてください。

図 6-4 リロードの基本動作フロー・チャート





図 6 - 5 リロードのタイミング図



6.5.2 インターバル・タイマ・モード (TPnMD2-TPnMD0 = 000)

★ インターバル・タイマ・モードではTPnCCR0レジスタの設定値と16ビット・カウンタの値の一致で割り込み要求信号 (INTTPnCC0) を発生し16ビット・カウンタをクリアします。TPnCCRm レジスタはTPnCE = 1 のときに書き換えを許可しており、TPnCCRm レジスタに値を設定すると随時書き込みにより CCRm バッファ・レジスタに転送され、16ビット・カウンタ値との比較対象値となります。

TPnCCR1レジスタを使用しての16ビット・カウンタのクリア動作は行いません。

ただし、TPnCCR1レジスタ設定値はCCR1バッファ・レジスタに転送され、16ビット・カウンタと比較されることで、割り込み要求 (INTTPnCC1) が発生します。

また、TPnOEm ビットを1に設定することにより、TOPnm 端子出力も可能です。

TPnCCR1レジスタを使用しない場合はTPnCCR1レジスタの設定値はFFFFHを設定することを推奨します。

- ★ **備考** 1. タイマ動作中 (TPnCE = 1) のときの TPnCCR0, TPnCCR1 の書き換え動作については、6.5.1(1) **随時書き込み** を参照してください。
 2. n = 0-3, m = 0,1

図 6-6 インターバル・タイマ・モード時の基本動作フロー・チャート




図 6-7 インターバル・タイマ・モード時の基本動作タイミング (1/2)





図 6-7 インターバル・タイマ・モード時の基本動作タイミング (2/2)



6.5.3 外部イベント・カウント・モード (TPnMD2-TPnMD0 = 001)

外部イベント・カウント・モードでは外部イベント・カウント入力 (TIPn0 端子入力) をカウント・アップ信号として動作させます。TPnCTL0 レジスタの TPnEEE ビットの設定にかかわらず外部イベント・カウント・モードに設定すると外部イベント・カウント入力 (TIPn0 端子入力) によりカウント・アップを行います。

外部イベント・カウント・モードでは TPnCCR0 レジスタの設定値と 16 ビット・カウンタ値の一致で一致割り込み要求 (INTTPnCC0) を発生し 16 ビット・カウンタの値をクリアします。

- ★ TPnCCRm レジスタに値を設定すると随時書き込みにより、CCRm バッファ・レジスタに転送され、16 ビット・カウンタ値との比較対象値となります。

TPnCCR1 レジスタを使用しての 16 ビット・カウンタのクリア動作は行いません。

ただし、TPnCCR1 レジスタ設定値は CCR1 バッファ・レジスタに転送され、16 ビット・カウンタと比較されることで、割り込み要求 (INTTPnCC1) が発生します。

また、TPnOE1 ビットを 1 に設定することにより、TOPn1 端子出力も可能です。

TPnCCR0 レジスタは TPnCE = 1 のときに書き換えを許可しています。TPnCCR1 レジスタを使用しない場合は TPnCCR1 の設定値は FFFFH を設定することを推奨します。

- ★ **注意** 外部イベント・カウント・モードでの TOPn0 端子出力は使用できません。
外部イベント・カウント・モードでの TOPn 端子出力を使用する場合は、インターバル・タイマ・モード (TPnMD2- TPnMD0 = 000) で TPnEEE = 1 に設定し使用してください。

- ★ **備考** 1. タイマ動作中 (TPnCE = 1) のときの TPnCCR0, TPnCCR1 の書き換え動作については、6.5.1(1) 随時書き込みを参照してください。
2. n = 0-3

図 6-8 外部イベント・カウント・モード時の基本動作フロー・チャート




図 6-9 外部イベント・カウント・モード時の基本動作タイミング (1/2)





図 6-9 外部イベント・カウント・モード時の基本動作タイミング (2/2)



6.5.4 外部トリガ・パルス出力モード (TPnMD2-TPnMD0 = 010)

- ★ 外部トリガ・パルス出力モードでは TPnCE = 1 にすると、16 ビット・カウンタは FFFFH を保持したまま、外部トリガ入力 (TIPn0 端子入力、もしくは TPnEST ビットのセット) 待ちとなります。トリガを入力するとカウント・アップを開始します。

TOPn1 出力制御について、デューティ用の設定レジスタはリロード・レジスタ (TPnCCR1) とし、周期用の設定レジスタはコンペア・レジスタ (TPnCCR0) とします。

ソフトウェア・トリガを使用する場合、TOPn0 端子からは TPnCCR0 での設定を半周期とするパルスが出力できます。

TPnCCR0 レジスタおよび TPnCCR1 レジスタは TPnCE = 1 の時も書き換えが可能です。

タイマ P を停止するには TPnCE = 0 にしてください。外部トリガ・パルス出力モード中に複数回、外部トリガ (TIPn0 端子入力、もしくは TPnEST ビットのセット) が入力されると検出したタイミングで 16 ビット・カウンタはクリアされカウント・アップを再開すると同時に TOPn0, TOPn1 端子は初期化されます。


- ★ **注意 1.** 外部トリガ・パルス出力モード時のカウント・クロックは内部クロック (TPnCTL1 レジスタの TPnEEE = 0) を選択してください。
- ★ **2.** 外部トリガ・パルス出力モード時は TPnCCR0 レジスタおよび TPnCCR1 レジスタはコンペア・レジスタとして機能が固定されるため、キャプチャ機能は使用できません。

備考 1. タイマ動作中の TPnCCR0, TPnCCR1 の書き換え時のリロード動作については 6.5.1 (2) リロードを参照してください。

- 2. n = 0-3, m = 0, 1

★

図 6 - 10 外部トリガ・パルス出力モード時の基本動作フロー・チャート




★

- 注 1. タイマ動作中 (TPnCE = 1) は TPnCTL1 レジスタの TPnEST ビットのみ書き換え可能です。
 2. 16ビット・カウンタと CCR1 バッファ・レジスタとの一致では 16ビット・カウンタはクリアされません。

備考 n = 0-3

図 6 - 11 外部トリガ・パルス出力モード時の基本動作タイミング



6.5.5 ワンショット・パルス・モード (TPnMD2-TPnMD0 = 011)

ワンショット・パルス・モードではTPnCE = 1にすると、16ビット・カウンタはFFFFHを保持したままTPnESTビットのセット(1)もしくはTIPn0端子エッジ検出のトリガ待ちとなります。トリガを入力すると16ビット・カウンタがカウント・アップを開始し、16ビット・カウンタの値とTPnCCR1レジスタから転送されたCCR1バッファ・レジスタの値が一致するとTOPn1がハイ・レベルとなり16ビット・カウンタの値とTPnCCR0レジスタから転送されたCCR0バッファ・レジスタの値が一致するとTOPn1はロウ・レベルとなり16ビット・カウンタは0000Hにクリアされ停止します。16ビット・カウンタ動作中に2回以上のトリガを入力しても無視されます。

- ★ 2回目のトリガは必ず16ビット・カウンタが0000Hに停止しているタイミングに入力してください。TPnCCRmレジスタはTPnCE = 1のときに書き換えを許可しており、TPnCCRmレジスタに値を設定すると随時書き込みによりCCRmバッファ・レジスタに転送され、16ビット・カウンタ値との比較対象値となります。


ワンショット・パルスの波形はTOPn1端子から出力します。TOPn0端子からは、タイマ・カウンタがカウントを行っている期間、アクティブ・レベルを出力します。アクティブ・レベルはTPnOL0ビットによって設定します。

注意 1. ワンショット・パルス・モード時、カウント・クロックは内部クロック (TPnCTL1 レジスタのTPnEEE = 0) を選択してください。

- ★ 2. ワンショット・パルス・モード時はTPnCCR0, TPnCCR1 レジスタはコンペア・レジスタとして機能が固定されるので、キャプチャ・レジスタとしての機能は使用できません。
- ★ 3. ワンショット・パルス・モードにおいて、TPnCCR1 の設定値がTPnCCR0 の設定値より大きい場合、ワンショット・パルスは出力しません。


- ★ **備考** 1. タイマ動作中 (TPnCE = 1) のTPnCCR0, TPnCCR1 の書き換え時の随時書き込み動作は、6.5.1 (1) **随時書き込み**を参照してください。
- 2. n = 0-3

図 6 - 12 ワンショット・パルス・モード時の基本動作フロー・チャート



- ★ 注 1. タイマ動作中 (TPnCE = 1) は TPnCTL1 レジスタの TPnEST ビットのみ書き換え可能です。
 - 2. 16ビット・カウンタと CCR1 バッファ・レジスタとの一致では 16ビット・カウンタはクリアされません。
- 注意 16ビット・カウンタがカウント・アップ動作中にトリガ入力がかけても 16ビット・カウンタはクリアされず, トリガ入力は無視されます。
- 備考 n = 0-3

図 6 - 13 ワンショット・パルス・モード時の基本動作タイミング



6.5.6 PWM モード (TPnMD2-TPnMD0 = 100)

PWM モードではデューティ用の設定レジスタは TMPn キャプチャ/コンペア・レジスタ 1 (TPnCCR1) とし、周期用の設定レジスタは TMPn キャプチャ/コンペア・レジスタ 0 (TPnCCR0) となります。

この2つのレジスタを設定し、タイマを動作させることでデューティ可変型の PWM を出力します。

TPnCCR0 レジスタおよび TPnCCR1 レジスタは TPnCE = 1 時書き換えを許可しています。

タイマ P を停止するには TPnCE = 0 にしてください。

★ PWM の波形出力は TOPn1 端子から出力します。TOPn0 端子は PWM 周期を半周期とするパルスを出力します。

★ **注意** PWM モード時は TPnCCR0, TPnCCR1 レジスタはコンペア・レジスタとして機能が固定されるため、キャプチャ・レジスタとしての機能は使用できません。

備考 1. タイマ動作中 (TPnCE1) の TPnCCR0, TPnCCR1 の書き換え時のリロード動作は、6.5.1 (2) リロードを参照してください。

2. n = 0-3

(1) PWM モード動作フロー

図 6 - 14 PWM モードの基本動作フロー・チャート (1/2)





図 6 - 14 PWM モードの基本動作フロー・チャート (2/2)



(2) PWM モード動作タイミング

★ (a) 動作中のパルス幅の変更

動作中に PWM 波形を変更するには、最後に TPnCCR1 レジスタにライトしてください。

TPnCCR1 レジスタにライト後、再度 TPnCCR0 レジスタの書き換えを行う場合には、INTTPnCC1 信号を検出後に書き換えてください。

図 6 - 15 PWM モード時の基本動作タイミング (1/2)






図 6 - 15 PWM モード時の基本動作タイミング (2/2)



★ (b) PWM 波形の 0 % / 100 % 出力


0 % 波形を出力するためには、TPnCCR1レジスタに対して0000Hを設定します。ただし、TPnCCR0レジスタの設定値がFFFFHの場合には、INTTPnCC1信号が定期的が発生します。

図 6 - 16 PWM 波形の 0 % 出力



100 % 波形を出力するためには、TPnCCR1レジスタに対して (TPnCCR0レジスタの設定値 + 1) の値を設定してください。TPnCCR0レジスタの設定値がFFFFHの場合には、100 % 出力はできません。

図 6 - 17 PWM 波形の 100 % 出力



6.5.7 フリー・ランニング・モード (TPnMD2-TPnMD0 = 101)

- ★ フリー・ランニング・モードは、16ビット・カウンタをフリー・ランニングさせ TPnCCS1, TPnCCS0 ビットの設定によりコンペア・レジスタまたはキャプチャ・レジスタの選択ができます。

フリー・ランニング・モード時のみ、TPnOPT0 レジスタの TPnCCS1, TPnCCS0 ビットの設定が有効となります。

- ★ **注意** フリー・ランニング・モード時はコンペア・レジスタ一致によるカウンタ・クリア動作は行いません。

TPnCCS1	動作
0	TPnCCR1 レジスタをコンペアとして使用
1	TPnCCR1 レジスタをキャプチャとして使用

TPnCCS0	動作
0	TPnCCR0 レジスタをコンペアとして使用
1	TPnCCR0 レジスタをキャプチャとして使用

- ・ TPnCCR1 レジスタをコンペア・レジスタとして使用した場合

フリー・ランニング・モードで 16 ビット・カウンタと CCR1 バッファ・レジスタの一致で割り込みが発生します。

- ★ TPnCCR1 レジスタは TPnCE = 1 のときに書き換えを許可しており、TPnCCR1 レジスタに値を設定すると随時書き込みにより CCR1 バッファ・レジスタに転送され、16 ビット・カウンタ値との比較対象値となります。

タイマ出力 (TOPn1) を許可した場合、TOPn1 出力は 16 ビット・カウンタと CCR1 バッファ・レジスタの一致でトグル出力します。

- ・ TPnCCR1 レジスタをキャプチャ・レジスタとして使用した場合

TIPn1 端子のエッジ検出により 16 ビット・カウンタの値を TPnCCR1 レジスタに格納します。

- ・ TPnCCR0 レジスタをコンペア・レジスタとして使用した場合

フリー・ランニング・モードで 16 ビット・カウンタと CCR0 バッファ・レジスタの一致で割り込みが発生します。

- ★ TPnCCR0 レジスタは TPnCE = 1 のときに書き換えを許可しており、TPnCCR0 レジスタに値を設定すると随時書き込みにより CCR0 バッファ・レジスタに転送され、16 ビット・カウンタ値との比較対象値となります。

タイマ出力 (TOPn0) を許可した場合、TOPn0 出力は 16 ビット・カウンタと CCR0 バッファ・レジスタの一致でトグル出力します。


- ・ TPnCCR0 レジスタをキャプチャ・レジスタとして使用した場合

TIPn0 端子のエッジ検出により 16 ビット・カウンタの値を TPnCCR0 レジスタに格納します。

- ★ **注意** TPnCTL1 レジスタの TPnEEE ビット = 1 にし、カウント・クロックを外部イベント・カウント入力としたとき、TPnCCR0 レジスタはキャプチャ・レジスタとして使用できません。

- ★ **備考** TPnCCR0, TPnCCR1 レジスタをコンペア・レジスタとして使用した場合、タイマ動作中 (TPnCE = 1) の書き換え動作は、6.5.1 (1) 随時書き込みを参照してください。

図 6 - 18 フリー・ランニング・モードの基本動作フロー・チャート




(1) TPnCCS1 = 0, TPnCCS0 = 0 に設定した場合 (コンペア機能の説明)

TPnCE = 1 にすると, 16 ビット・カウンタは 0000H から FFFFH までカウントし TPnCE = 0 にするまでフリー・ランニングでカウント・アップを続けます。このモードで TPnCCR0, TPnCCR1 レジスタに値を書き込むと CCR0 バッファ・レジスタ, CCR1 バッファ・レジスタに転送されます(随時書き込み)。このモードにおいて, ワンショット・パルス・トリガが入力されてもワンショット・パルスは発生しません。また TPnOEm = 1 にすると 16 ビット・カウンタの値と CCRm バッファ・レジスタの設定値の一致で TOPnm がトグル出力します。

備考 n = 0-3, m = 0, 1

図 6 - 19 フリー・ランニング・モード時の基本動作タイミング (TPnCCS1 = 0, TPnCCS0 = 0)




(2) TPnCCS1 = 1, TPnCCS0 = 1 に設定した場合 (キャプチャ機能の説明)

TPnCE = 1 にすると, 16 ビット・カウンタは 0000H から FFFFH までカウントし TPnCE = 0 にするまでフリー・ランニングでカウント・アップを続けます。その間キャプチャ・トリガによりキャプチャしキャプチャした値を TPnCCR0, TPnCCR1 レジスタに書き込みます。

オーバーフロー (FFFFH) 近辺のキャプチャについてはオーバーフロー・フラグ (TPnOVF) で判断します。ただしオーバーフローが 2 回発生する (フリー・ランニングが 2 周期以上) ようなキャプチャ・トリガの間隔だと TPnOVF フラグでは判断できません。


図 6-20 フリー・ランニング・モード時の基本動作タイミング (TPnCCS1 = 1, TPnCCS0 = 1)



(3) TPnCCS1 = 0, TPnCCS0 = 1 に設定した場合

TPnCE = 1 にすると、16ビット・カウンタは0000HからFFFFHまでカウントしTPnCE = 0にするまでフリー・ランニングでカウント・アップを続けます。TPnCCR1レジスタをコンペア・レジスタとして使用します。インターバル機能として16ビット・カウンタの値とTPnCCR1レジスタの設定値との一致で割り込み信号を出力します。TPnOE1 = 1 に設定すると16ビット・カウンタの値とTPnCCR1レジスタの設定値の一致でTOPn1はトグル出力します。

図6-21 フリー・ランニング・モード時の基本動作タイミング (TPnCCS1 = 0, TPnCCS0 = 1)



(4) オーバフロー・フラグについて

フリー・ランニング・モードにおいてカウンタがFFFFHから0000Hにオーバーフローするとオーバーフロー・フラグ (TPnOVF) が“1”にセットされ、オーバーフロー割り込み (INTTPnOV) が発生します。

オーバーフロー割り込み (INTTPnOV) 発生後は必ずオーバーフロー・フラグ (TPnOVF) に“1”がセットされているのを確認してください。

オーバーフロー・フラグについては、“0”を書き込むことによりクリアされます。

6.5.8 パルス幅測定モード (TPnMD2-TPnMD0 = 110)

パルス幅測定モードではフリー・ランニング・カウントを行い、TIPn0 端子の立ち上がり/立ち下がり両エッジ検出により 16 ビット・カウンタの値をキャプチャ・レジスタ 0 (TPnCCR0) に格納し、16 ビット・カウンタを 0000H にクリアします。これにより外部入力パルス幅を測定できます。

- ★ ただし、16 ビット・カウンタのオーバフローを越えるような長いパルス幅を測定する場合は、オーバフロー・フラグで判断してください。オーバフローが 2 回以上生じるパルスの測定はオーバフロー割り込みを使用するなどして回数をカウントしてください。また TIPn1 端子のエッジ検出でもキャプチャ・レジスタ 1 (TPnCCR1) に 16 ビット・カウンタの値を格納し 16 ビット・カウンタをクリアします。

注意 パルス幅測定モード時は、カウント・クロックは内部クロック (TPnCTL1 レジスタの TPnEEE = 0) を選択してください。

図 6-22 パルス幅測定モードの基本動作フロー・チャート





図 6-23 パルス幅測定モードの基本動作タイミング



6.6 タイマ同期動作機能

タイマPおよびタイマQには、タイマ同期動作機能（同調動作モード）があります。同期させることのできるタイマを表6-5に示します。

表6-5 タイマの同調動作モード

マスタ・タイマ	スレーブ・タイマ	
TMP0	TMP1	-
TMP2	TMP3	TMQ0

注意1. 同調動作モードの許可/禁止は、TPnCTL1レジスタのTPnSYEビットおよびTQ0CTL1レジスタのTQ0SYEビットで設定します。TMP2ではTMP3とTMQ0のどちらか一方または両方をスレーブとして設定できます。

2. 同調動作モードの設定は、次の順で行ってください。

スレーブ・タイマのTPmCTL1レジスタのTPmSYEビットおよびTQ0CTL1レジスタのTQ0SYEビットをセットし同調動作を許可します。

スレーブ・タイマのTPmCTL1レジスタのTPmMD2-TPmMD0ビットおよびTQ0CTL1レジスタのTQ0MD2-TQ0MD0ビットをフリー・ランニング・モードに設定します。

マスタ・タイマのTPnCTL1レジスタのTPnMD2-TPnMD0ビットによりタイマ・モードを設定します。

このとき、マスタ・タイマのTPnCTL1レジスタのTPnSYEビットはセットしないでください。

マスタ・タイマおよびスレーブ・タイマのコンペア・レジスタの値を設定します。

スレーブ・タイマのTPmCTL0レジスタのTPmCEビットおよびTQ0CTL0レジスタのTQ0CEビットをセットし、内部動作クロック動作を許可します。

マスタ・タイマのTPnCTL0レジスタのTPnCEビットをセットし、内部動作クロック動作を許可します。

備考 m = 1, 3, n = 0, 2

同調動作モード時に使用できるタイマ・モードを表6-6, 6-7に示します（○：設定可能，×：設定不可）

表6-6 同調動作モード時のタイマ・モード

マスタ・タイマ	フリー・ランニング・モード	PWMモード	三角波PWMモード
TMP0			×
TMP2			×

表6-7 タイマ出力機能一覧(1/2)

同調チャンネル	タイマ	端子	フリー・ランニング・モード		PWMモード		三角波PWMモード	
			同調OFF	同調ON	同調OFF	同調ON	同調OFF	同調ON
Ch0	TMP0 (マスタ)	TOP00	PPG	←	トグル	←	N/A	←
		TOP01	PPG	←	PWM	←	N/A	←
	TMP1 (スレーブ)	TOP10	PPG	←	トグル	PWM	N/A	←
		TOP11	PPG	←	PWM	←	N/A	←

表 6-7 タイマ出力機能一覧 (2/2)

同調 チャンネル	タイマ	端子	フリー・ランニング・ モード		PWM モード		三角波 PWM モード	
			同調 OFF	同調 ON	同調 OFF	同調 ON	同調 OFF	同調 ON
Ch1	TMP2 (マスタ)	TOP20	PPG	←	トグル	←	N/A	←
		TOP21	PPG	←	PWM	←	N/A	←
	TMP3 (スレーブ)	TOP30	PPG	←	トグル	PWM	N/A	←
		TOP31	PPG	←	PWM	←	N/A	←
	TMQ0 (スレーブ)	TOQ00	PPG	←	トグル	PWM	トグル	N/A
		TOQ01-TOQ03	PPG	←	PWM	←	三角波 PWM	N/A

備考 マスタ・タイマのコンペア・レジスタからスレーブ・タイマのコンペア・レジスタへの送信タイミングは、次のとおりです。

PPG : CPU 書き込みのタイミング

トグル, PWM, 三角波 PWM: タイマ・カウンタとコンペア・レジスタが TOPn0 や TOQ00 (n = 0-3) と一致したタイミング

図 6 - 24 同調動作イメージ (TMP2, TMP3, TMQ0)





図 6 - 25 同調 PWM 機能の基本動作タイミング (TMP2, TMP3, TMQ0)



★6.7 セレクタ機能

V850ES/FE2ではTMPのキャプチャ・トリガ入力を、ポートの兼用端子と周辺I/O(TMP, UARTA, CANコントローラ)信号とで選択が可能です。

この機能を利用して、次のことが可能です。

- ・TMP0のTIP00, TIP01入力信号を、ポートのタイマ兼用端子(TIP00, TIP01端子)とCANコントローラのTSOUT信号とで選択。
CAN0のTSOUT信号を選択すると、CANコントローラのタイム・スタンプ機能として使用
- ・TMP1のTIP10, TIP11入力信号を、ポートのタイマ兼用端子(TIP10, TIP11端子)とUARTAの受信兼用端子(RXDA0, RXDA1)とで選択。
UARTA0, UARTA1のRXDA0, RXDA1信号を選択すると、UARTAのLIN受信転送レートのボー・レート誤差算出として使用

- 注意1.** セレクタ機能を使用する場合は、接続されるTMP, TMQをキャプチャ・トリガ入力に設定してください。
- 2.** セレクタ機能を設定する場合は、接続される周辺I/O(TMP, TMQ, UARTA, CANコントローラ)を動作禁止にしてから設定してください。

セレクタ機能によるキャプチャ入力の設定は次のレジスタで設定します。

(1) セレクタ動作制御レジスタ0 (SELCNT0)

SELCNT0 レジスタは、TMPn のキャプチャ・トリガを選択する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時：00H R/W アドレス：FFFFFF308H

	7	6	5	4	3	2	1	0
SELCNT0	0	0	0	ISEL04	ISEL03	ISEL02	0	ISEL00

ISEL04	TIP11 入力信号選択 (TMP1)
0	TIP11 端子入力
1	RXDA1 端子入力

ISEL03	TIP10 入力信号選択 (TMP1)
0	TIP10 端子入力
1	RXDA0 端子入力

ISEL02 ^注	TIP01 入力信号選択 (TMP0)
0	TIP01 端子入力
1	TMM0 の INTTM0EQ0 割り込み

ISEL00	TIP00 入力信号選択 (TMP0)
0	TIP00 端子入力
1	CAN0 の TSOUT 信号


注 INTTM0EQ0 割り込み信号を TIP01 入力信号に使用する場合は、次の範囲内で使用してください。
TMM 動作クロック周期 TMP 動作クロック周期 × 4

- 注意 1. ISEL 00, ISEL02-ISEL04 の各ビットを“1”に設定する場合は、対応する機能端子をキャプチャ入力に設定してください。
2. ISEL00 ビットを設定する場合は TMP0 および CAN0 を動作禁止にしてから設定してください。
ISEL02 ビットを設定する場合は TMP0 および TMM0 を動作禁止にしてから設定してください。
ISEL03 ビットを設定する場合は TMP1 および UARTA0 を動作禁止にしてから設定してください。
ISEL04 ビットを設定する場合は TMP1 および UARTA1 を動作禁止にしてから設定してください。

6.8 使用上の注意

(1) キャプチャ動作


キャプチャ動作を使用し、かつカウント・クロックとして遅いクロックを選択した場合、TPnCE ビットをセット(1)し、カウント・クロックが動作開始するまでに、キャプチャ・トリガが入力されると、TPnCCR0、TPnCCR1 レジスタに 0000H ではなく FFFFH がキャプチャされる場合があります。



★ (2) インターバル・タイマ・モード時のコンペア・レジスタの書き換え

TPnCCR0 レジスタの設定値を小さい値に変更する場合には、一度カウント動作を停止させ、その後、設定値を変更してください。

カウント動作中に TPnCCR0 レジスタの値を小さい値に書き換えると、16ビット・カウンタがオーバーフローする場合がありますので注意してください。



カウント値が D_2 よりも大きく D_1 よりも小さい状態において、TPnCCR0 レジスタを D_1 から D_2 に書き換えると、書き換えたタイミングで CCR0 バッファ・レジスタに転送されるため、16ビット・カウンタとのコンペア値が D_2 となります。

しかし、カウント値はすでに D_2 を越えているために FFFFH までカウントを行い、オーバーフロー後、0000H から再度カウント・アップを行います。そして、 D_2 との一致で INTTPnCC0 信号を発生します。

したがって、本来期待している外部イベント・カウント数である「 (D_1+1) 回」または「 (D_2+1) 回」の有効エッジ数で INTTPnCC0 信号は発生せずに、「 $(10000H + D_2 + 1)$ 回」の有効エッジ数で INTTPnCC0 信号が発生する場合があります。

第7章 16ビット・タイマ/イベント・カウンタQ

V850ES/FE2は、16ビット・タイマ/イベント・カウンタQ (TMQ0) を搭載しています。

7.1 特徴

タイマQ (TMQ) はさまざまな使い方ができる16ビット・タイマ/イベント・カウンタです。
TMQは、次のような動作を行うことができます。

- ・PWM出力
- ・インターバル・タイマ
- ・外部イベント・カウント (クロック停止時動作不可)
- ・ワンショット・パルス出力
- ・パルス幅測定機能
- ・三角波PWM出力
- ・タイマ同期動作機能
- ・外部トリガ・パルス出力機能
- ・フリー・ランニング機能

7.2 機能概要

- ・キャプチャ・トリガ入力信号 ×4
- ・外部トリガ入力信号 ×1
- ・クロック選択 ×8
- ・外部イベント・カウント入力 ×1
- ・リーダブル・カウンタ ×1
- ・キャプチャ/コンペア・リロード・レジスタ ×4
- ・キャプチャ/コンペア一致割り込み ×4
- ・タイマ出力 (TOQ00-TOQ04) ×4

7.3 構成

TMQ は、次のハードウェアで構成されています。

表 7 - 1 TMQ の構成

項目	構成
タイマ・レジスタ	16ビット・カウンタ×1本
レジスタ	TMQ0 キャプチャ/コンペア・レジスタ 0-3 (TQ0CCR0-TQ0CCR3) TMQ0 カウンタ・リード・バッファ・レジスタ (TQ0CNT) CCR0 バッファ・レジスタ-CCR3 バッファ・レジスタ
タイマ入力	4本 (TIQ00 ^注 -TIQ03)
タイマ出力	4本 (TOQ00-TOQ03)
制御レジスタ	TMQ0 タイマ制御レジスタ 0, 1 (TQ0CTL0, TQ0CTL1) TMQ0 タイマ専用 I/O 制御レジスタ 0-2 (TQ0IOC0-TQ0IOC2) TMQ0 タイマ・オプション・レジスタ 0 (TQ0OPT0) TIQ0m 端子ノイズ除去制御レジスタ (Q0mNFC)

注 TIQ00 には、キャプチャ・トリガ入力信号、外部トリガ入力信号、外部イベント・カウント入力信号が兼用になっています。


備考 m = 0-3

TMQ の端子は、ポート端子と兼用になっています。兼用機能の設定方法については、第4章 ポート機能のレジスタ説明を参照してください。

表 7 - 2 TMQ 端子一覧

端子名	兼用端子	入出力	機能
TIQ00	P53/KR3/TOQ00/DDO	入力	外部イベント/クロック入力 (TMQ0)
TIQ01	P50/KR0/TOQ01		
TIQ02	P51/KR1/TOQ02		
TIQ03	P52/KR2/TOQ03/DDI		
TOQ00	P53/KR3/TIQ00/DDO	出力	タイマ出力 (TMQ0)
TOQ01	P50/KR0/TIQ01		
TOQ02	P51/KR1/TIQ02		
TOQ03	P52/KR2/TIQ03/DDI		

図 7-1 タイマQのブロック図



(1) TMQ0 キャプチャ/コンペア・レジスタ 0 (TQ0CCR0)

TQ0CCR0 レジスタはキャプチャ機能とコンペア機能を兼用させた 16 ビットのレジスタです。

- ★ フリー・ランニング・モードの場合のみ TQ0OPT0 レジスタの TQ0CCS0 ビットの設定によりキャプチャ・レジスタ、またはコンペア・レジスタに設定できます。


パルス幅測定モード時はキャプチャ・レジスタ専用として機能します。

フリー・ランニング・モードとパルス幅測定モード以外のモードではすべてコンペア・レジスタ専用として機能します。

初期状態では、TQ0CCR0 レジスタはコンペア・レジスタとなります。

16 ビット単位でリード/ライト可能です。

リセットにより 0000H になります。



- ・コンペア・レジスタとして使用する場合

TQ0CE = 1 時の TQ0CCR0 の書き換えは可能です。

- ★ 各動作モードとキャプチャ/コンペア・レジスタの機能およびコンペア・レジスタの書き込み方法は次のとおりです。

TMQ 動作モード	TQ0CCR0 レジスタの書き込み方法
PWM モード, 外部トリガ・パルス出力モード, 三角波 PWM モード	リロード
フリー・ランニング・モード, 外部イベント・カウント・モード, ワンショット・パルス・モード, インターバル・タイマ・モード	随時書き込み
パルス幅測定モード	キャプチャ専用であるため書き込み不可

- ★

- ・キャプチャ・レジスタとして使用する場合

キャプチャ・トリガ (TIQ00) 入力のエッジ検出によりカウンタ値を TQ0CCR0 に格納します。

- ★ **注意** サブクロック動作時、かつメイン・クロック停止時の TQ0CCR0 レジスタへのアクセスは禁止です。
詳細は、3. 4. 10 (2) **特定の内部周辺 I/O レジスタへのアクセスについて**を参照してください。

(2) TMQ0 キャプチャ/コンペア・レジスタ 1 (TQ0CCR1)


TQ0CCR1 レジスタはキャプチャ機能とコンペア機能を兼用させた 16 ビットのレジスタです。

- ★ フリー・ランニング・モードの場合のみ TQ0OPT0 レジスタの TQ0CCS1 ビットの設定によりキャプチャ・レジスタ, またはコンペア・レジスタに設定できます。

パルス幅測定モード時はキャプチャ・レジスタ専用として機能します。

16 ビット単位でリード/ライト可能です。

リセットにより 0000H になります。



- ・コンペア・レジスタとして使用する場合

TQ0CE = 1 時の TQ0CCR1 の書き換えは可能です。

- ★ 各動作モードとキャプチャ/コンペア・レジスタの機能およびコンペア・レジスタの書き込み方法は次のとおりです。

TMQ 動作モード	TQ0CCR1 レジスタの書き込み方法
PWM モード, 外部トリガ・パルス出力モード, 三角波 PWM モード	リロード
フリー・ランニング・モード, 外部イベント・カウント・モード, ワンショット・パルス・モード, インターバル・タイマ・モード	随時書き込み
パルス幅測定モード	キャプチャ専用であるため書き込み不可

- ・キャプチャ・レジスタとして使用する場合

キャプチャ・トリガ (TIQ01) 入力のエッジ検出によりカウンタ値を TQ0CCR1 に格納します。

- ★ **注意** サブクロック動作時,かつメイン・クロック停止時のTQ0CCR1レジスタへのアクセスは禁止です。
詳細は, 3. 4. 10 (2) **特定の内蔵周辺I/Oレジスタへのアクセスについて**を参照してください。

(3) TMQ0 キャプチャ/コンペア・レジスタ2 (TQ0CCR2)

TQ0CCR2 レジスタはキャプチャ機能とコンペア機能を兼用させた 16 ビットのレジスタです。

- ★ フリー・ランニング・モードの場合のみ TQ0OPT0 レジスタの TQ0CCS2 ビットの設定によりキャプチャ・レジスタ、またはコンペア・レジスタに設定できます。


パルス幅測定モード時はキャプチャ・レジスタ専用として機能します。

フリー・ランニング・モードとパルス幅測定モード以外のモードではすべてコンペア・レジスタ専用として機能します。

初期状態では、TQ0CCR2 レジスタはコンペア・レジスタとなります。

16 ビット単位でリード/ライト可能です。

リセットにより 0000H になります。



- ・コンペア・レジスタとして使用する場合

TQ0CE = 1 時の TQ0CCR2 の書き換えは可能です。

- ★ 各動作モードとキャプチャ/コンペア・レジスタの機能およびコンペア・レジスタの書き込み方法は次のとおりです。

TMQ 動作モード	TQ0CCR2 レジスタの書き込み方法
PWM モード, 外部トリガ・パルス出力モード, 三角波 PWM モード	リロード
フリー・ランニング・モード, 外部イベント・カウント・モード, ワンショット・パルス・モード, インターバル・タイマ・モード	随時書き込み
パルス幅測定モード	キャプチャ専用であるため書き込み不可

- ★

- ・キャプチャ・レジスタとして使用する場合

キャプチャ・トリガ (TIQ02) 入力のエッジ検出によりカウンタ値を TQ0CCR2 に格納します。

- ★ **注意** サブクロック動作時、かつメイン・クロック停止時のTQ0CCR2レジスタへのアクセスは禁止です。
詳細は、3. 4. 10 (2) **特定の内蔵周辺I/Oレジスタへのアクセスについて**を参照してください。

(4) TMQ0 キャプチャ/コンペア・レジスタ3 (TQ0CCR3)

TQ0CCR3 レジスタはキャプチャ機能とコンペア機能を兼用させた 16 ビットのレジスタです。

- ★ フリー・ランニング・モードの場合のみ TQ0OPT0 レジスタの TQ0CCS3 ビットの設定によりキャプチャ・レジスタ、またはコンペア・レジスタに設定できます。


パルス幅測定モード時はキャプチャ・レジスタ専用として機能します。

フリー・ランニング・モードとパルス幅測定モード以外のモードではすべてコンペア・レジスタ専用として機能します。

初期状態では、TQ0CCR3 レジスタはコンペア・レジスタとなります。

16 ビット単位でリード/ライト可能です。

リセットにより 0000H になります。



- ・コンペア・レジスタとして使用する場合

TQ0CE = 1 時の TQ0CCR3 の書き換えは可能です。

- ★ 各動作モードとキャプチャ/コンペア・レジスタの機能およびコンペア・レジスタの書き込み方法は次のとおりです。

TMQ 動作モード	TQ0CCR3 レジスタの書き込み方法
PWM モード, 外部トリガ・パルス出力モード, 三角波 PWM モード	リロード
フリー・ランニング・モード, 外部イベント・カウント・モード, ワンショット・パルス・モード, インターバル・タイマ・モード	随時書き込み
パルス幅測定モード	キャプチャ専用であるため書き込み不可

- ・キャプチャ・レジスタとして使用する場合

キャプチャ・トリガ (TIQ03) 入力のエッジ検出によりカウンタ値を TQ0CCR3 に格納します。

- ★ **注意** サブクロック動作時、かつメイン・クロック停止時のTQ0CCR3レジスタへのアクセスは禁止です。
詳細は、3. 4. 10 (2) **特定の内蔵周辺I/Oレジスタへのアクセスについて**を参照してください。

(5) TMQ0 カウンタ・リード・バッファ・レジスタ (TQ0CNT)


TQ0CNT レジスタは 16 ビット・カウンタの値をリードできるリード・バッファ・レジスタです。

16 ビット単位でリードのみ可能です。

リセットにより FFFFH になります。

- ★ TQ0CE ビット = 0 のとき ,TQ0CNT レジスタは 0000H になります。このときに TQ0CNT レジスタをリードすると , 16 ビット・カウンタの値 (FFFFH) をリードせず , そのまま 0000H をリードします。

TQ0CE = 1 のとき , このレジスタをリードすると 16 ビット・カウンタのカウンタ値がリードできます。



- ★ **注意** サブクロック動作時 ,かつメイン・クロック停止時のTQ0CNTレジスタへのアクセスは禁止です。詳細は , 3. 4. 10 (2) **特定の内蔵周辺I/Oレジスタへのアクセスについて**を参照してください。

7.4 制御レジスタ

(1) TMQ0 タイマ制御レジスタ 0 (TQ0CTL0)

TQ0CTL0 レジスタはタイマ Q の動作を制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより初期値 00H になります。

- ★ TQ0CTL0 レジスタは動作中 (TQ0CE = 1) 書き換え禁止です。ただし、TQ0CE ビットのみ常時書き換えができます。

(1/2)

リセット時：00H R/W アドレス：TQ0CTL0: FFFFF540H

	7	6	5	4	3	2	1	0
TQ0CTL0	TQ0CE	0	0	0	0	TQ0CKS2	TQ0CKS1	TQ0CKS0

TQ0CE	タイマ Q0 の動作の制御
0	内部動作クロック動作禁止 (TMQ0 を非同期にリセット)
1	内部動作クロック動作許可

TQ0CE ビットにより、内部動作クロックの制御と TMQ0 の非同期リセットを行います。TQ0CE ビットを“0”にすると、TMQ0 の内部動作クロックは停止 (ロウ・レベル固定) し、TMQ0 を非同期にリセットします。

TQ0CE ビットを“1”にすると、TQ0CE ビットを“1”にしたタイミングから入力クロックの 2 クロック以内に内部動作クロックが許可されカウント・アップします。

TQ0CKS2	TQ0CKS1	TQ0CKS0	内部カウント・クロックの選択
0	0	0	f _{xx}
0	0	1	f _{xx} /2
0	1	0	f _{xx} /4
0	1	1	f _{xx} /8
1	0	0	f _{xx} /16
1	0	1	f _{xx} /32
1	1	0	f _{xx} /64
1	1	1	f _{xx} /128

注意 1. TQ0CKS2-TQ0CKS0 ビットは、TQ0CE = 0 のとき設定してください。TQ0CE ビットを“0”から“1”に設定するときに同時に TQ0CKS2-TQ0CKS0 ビットを設定することは可能です。

注意 2. ビット 3-6 は必ず“0”に設定してください。

備考 f_{xx}: メイン・システム・クロック周波数

分解能，最大カウント時間

内部カウント・ クロック	分解能 [μ s]		最大カウント時間 [ms]	
	f _{xx} = 16 MHz	f _{xx} = 20 MHz	f _{xx} = 16 MHz	f _{xx} = 20 MHz
f _{xx}	0.0625	0.050	4.10	3.28
f _{xx} /2	0.125	0.100	8.19	6.55
f _{xx} /4	0.250	0.200	16.38	13.11
f _{xx} /8	0.500	0.400	32.77	26.21
f _{xx} /16	1.000	0.800	65.54	52.43
f _{xx} /32	2.000	1.600	131.11	104.86
f _{xx} /64	4.000	3.200	262.14	209.72
f _{xx} /128	8.000	6.400	524.29	419.43

(2) TMQ0 タイマ制御レジスタ 1 (TQ0CTL1)

TQ0CTL1 レジスタはタイマ Q の動作を制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより初期値 00H になります。

(1/2)

リセット時：00H R/W アドレス：TQ0CTL1: FFFFF541H								
	7	6	5	4	3	2	1	0
TQ0CTL1	TQ0SYE	TQ0EST	TQ0EEE	0	0	TQ0MD2	TQ0MD1	TQ0MD0
TQ0SYE	同調動作モード許可制御							
0	独立動作モード (アシンクロナス動作モード)							
1	同調動作モード (スレーブ動作の指定) マスタとなるタイマに同期して動作させることができます。							
	マスタ・タイマ		スレーブ・タイマ					
	TMP2		TMP3	TMQ0				
同調動作モードについては、7.6 タイマ同期動作機能 を参照してください。								
TQ0EST	ソフトウェア・トリガ制御							
0	非動作							
1	ワンショット・パルス・モード時：ワンショット・パルス・ソフトウェア・トリガ 外部トリガ・パルス出力モード時：パルス出力ソフトウェア・トリガ							
TQ0EST ビットはワンショット・パルス・モード時/外部トリガ・パルス出力モード時にソフトウェア・トリガとして機能します (それ以外のモード時に制御しても無効です)。TQ0CE = 1 のときに TQ0EST = 1 にすることでソフトウェア・トリガとして機能します。したがって、必ず TQ0CE = 1 のときに TQ0EST = 1 に設定してください。 外部トリガは、TIQ00 端子を使用します。TQ0EST ビットのリード値は常に "0" です。								
TQ0EEE	カウント・クロックの選択							
0	内部クロック (TQ0CKS2-TQ0CKS0 ビットで選択したクロック) を使用							
1	外部イベント・カウント入力 (TIQ00 入力のエッジ) を使用							
TQ0EEE = 1 (外部イベント・カウント入力：TIQ00) のときの有効エッジの指定は TQ0EES1, TQ0EES0 ビットで設定します。								

TQ0MD2	TQ0MD1	TQ0MD0	タイマ・モードの選択
0	0	0	インターバル・タイマ・モード
0	0	1	外部イベント・カウント・モード
0	1	0	外部トリガ・パルス出力モード
0	1	1	ワンショット・パルス・モード
1	0	0	PWM モード
1	0	1	フリー・ランニング・モード
1	1	0	パルス幅測定モード
1	1	1	三角波 PWM モード

- ★ 注意 1. TQ0SYE, TQ0EEE, TQ0MD2-TQ0MD0 ビットは, TQ0CE = 0 のとき設定してください (TQ0CE = 1 のときの同値書き込みは可能)。TQ0CE = 1 のときに書き換えた場合の動作の保証はできません。誤って書き換えた場合は, TQ0CE = 0 に設定してから再設定してください。
- ★ 2. 外部イベント・カウント・モードのときは TQ0EEE ビットの値にかかわらず外部イベント・カウント入力を選択されます。
- ★ 3. ビット 3, 4 には必ず “0” を設定してください。

(3) TMQ0 I/O 制御レジスタ 0 (TQ0IOC0)

TQ0IOC0 レジスタは、タイマ出力を制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時：00H R/W アドレス：TQ0IOC0: FFFFF542H

	7	6	5	4	3	2	1	0
TQ0IOC0	TQ0OL3	TQ0OE3	TQ0OL2	TQ0OE2	TQ0OL1	TQ0OE1	TQ0OL0	TQ0OE0

TQ0OLm	TOQ0m 出力レベルの設定 (m = 0-3)
0	通常出力
1	反転出力

TQ0OEm	TOQ0m 出力の設定 (m = 0-3)
0	タイマ出力禁止 (TOQ0m 端子から TQ0OLm = 0 のときロウ・レベルが出力 TQ0OLm = 1 のときハイ・レベルが出力)
1	タイマ出力許可 (TOQ0m 端子からパルスを出力)

- 注意 1. TQ0OL1, TQ0OE1, TQ0OL0, TQ0OE0 ビットは、TQ0CE = 0 のときに書き換えてください (TQ0CE = 1 のときの同値書き込みは可能)。誤って書き換えた場合は、TQ0CE = 0 に設定してから再設定してください。
2. タイマ出力を許可する場合は、必ず、TQ0IOC1 レジスタの対応する兼用端子の TQ0IS7-TQ0IS0 を「エッジ検出しない」に設定し、キャプチャ動作を無効にしてください。そのあと、対応する兼用ポートの設定を出力モードにしてください。
3. 端子をコントロール出力モードとしている場合、TQ0CE = 0, TQ0OEm = 0 の状態においても TQ0OLm ビットを操作すると TOQ0m 端子の出力レベルが変化します。

★

(4) TMQ0 I/O 制御レジスタ 1 (TQ0IOC1)

TQ0IOC1 レジスタは、外部入力信号 (TIQ00-TIQ03) に対する有効エッジを制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時：00H R/W アドレス：TQ0IOC1: FFFFF543H

	7	6	5	4	3	2	1	0
TQ0IOC1	TQ0IS7	TQ0IS6	TQ0IS5	TQ0IS4	TQ0IS3	TQ0IS2	TQ0IS1	TQ0IS0

TQ0IS7	TQ0IS6	キャプチャ入力 (TIQ03) の有効エッジの設定
0	0	エッジ検出なし (キャプチャ動作無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

TQ0IS5	TQ0IS4	キャプチャ入力 (TIQ02) の有効エッジの設定
0	0	エッジ検出なし (キャプチャ動作無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

TQ0IS3	TQ0IS2	キャプチャ入力 (TIQ01) の有効エッジの設定
0	0	エッジ検出なし (キャプチャ動作無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

TQ0IS1	TQ0IS0	キャプチャ入力 (TIQ00) の有効エッジの設定
0	0	エッジ検出なし (キャプチャ動作無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

- 注意 1. TQ0IS7-TQ0IS0 ビットは、TQ0CE = 0 のときに書き換えてください (TQ0CE = 1 のときの同値書き込みは可能)。誤って書き換えた場合は、TQ0CE = 0 に設定してから再設定してください。
2. TQ0IS7-TQ0IS0 ビットは、フリー・ランニング・モードと、パルス幅測定モードのときのみ有効です。それ以外のモードではキャプチャ動作は行われません。
3. キャプチャ入力として使用する場合は、必ず TQ0IOC レジスタの対応する兼用端子の TQ0OE3-TQ0OE0 ビットを「タイマ出力禁止」に設定し、キャプチャ入力の有効エッジを設定してください。その後、対応する兼用ポートの設定を入力ポートにしてください。
4. 外部イベント・カウント・モードで使用 (TQ0CTL1 の TQ0EEE ビット = 1) する場合、TIQ00 キャプチャ入力をエッジ検出なし (TQ0IS1, TQ0IS0 ビット = 00) に設定してください。

★
★

(5) TMQ0 I/O 制御レジスタ 2 (TQ0IOC2)

TQ0IOC2 レジスタは、外部イベント・カウント入力信号 (TIQ00)、外部トリガ入力信号 (TIQ00) に対する有効エッジを制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時：00H R/W アドレス：TQ0IOC2: FFFFF544H

	7	6	5	4	3	2	1	0
TQ0IOC2	0	0	0	0	TQ0EES1	TQ0EES0	TQ0ETS1	TQ0ETS0

TQ0EES1	TQ0EES0	外部イベント・カウント入力 (TIQ00) の有効エッジの設定
0	0	エッジ検出なし (外部イベント・カウント無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

TQ0ETS1	TQ0ETS0	外部トリガ入力 (TIQ00) の有効エッジの設定
0	0	エッジ検出なし (外部トリガ無効)
0	1	立ち上がりエッジを検出
1	0	立ち下がりエッジを検出
1	1	両エッジを検出

- 注意 1. TQ0EES1, TQ0EES0, TQ0ETS1, TQ0ETS0 ビットは、TQ0CE = 0 のときに書き換えてください (TQ0CE = 1 のときの同値書き込みは可能)。誤って書き換えた場合は、TQ0CE = 0 に設定してから再設定してください。
2. TQ0EES1, TQ0EES0 ビットは、TQ0EEE = 1、または、外部イベント・カウント・モード (TIQ0CTL1 レジスタの TQ0MD2-TQ0MD0 = 001) に設定したときのみ有効です。
3. TQ0ETS1, TQ0ETS0 ビットは外部トリガ・パルス出力モード (TQ0CTL1 レジスタの TQ0MD2-TQ0MD0 = 010) もしくは、ワンショット・パルス出力モード (TQ0CTL1 レジスタの TQ0MD2-TQ0MD0 = 011) に設定したときのみ有効です。

(6) TMQ0 タイマ・オプション・レジスタ 0 (TQ0OPT0)

TQ0OPT0 レジスタは、キャプチャ/コンペア動作の設定、オーバフローの検出をする 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時：00H R/W アドレス：TQ0OPT0: FFFFF545H

	7	6	5	4	3	2	1	0
TQ0OPT0	TQ0CCS3	TQ0CCS2	TQ0CCS1	TQ0CCS0	0	0	TQ0CUF	TQ0OVF

TQ0CCSm	TQ0CCRm レジスタのキャプチャ/コンペア選択 (m = 0-3)
0	コンペア・レジスタ選択
1	キャプチャ・レジスタ選択
TQ0CCSm ビットの設定はフリー・ランニング・モードのときのみ有効になります。	

TQ0CUF	タイマ Q のダウン・カウント・フラグ
0	TMQ0 がアップ・カウント中
1	TMQ0 がダウン・カウント中
TQ0CUF ビットは三角波 PWM モード時に有効となります。 リード・オンリのため、書き込みした場合は無効となります。	

TQ0OVF	タイマ Q のオーバフロー検出
セット (1)	オーバフロー発生
リセット (0)	TQ2OVF ビットの 0 書き込みまたは TQ0CE = 0
<ul style="list-style-type: none"> ・ TQ0OVF ビットは、フリー・ランニング・モードおよびパルス幅測定モード時に、16 ビット・カウンタの値が FFFFH から 0000H にオーバフローするときセットされます。 ・ TQ0OVF ビットがセット (1) されると同時に割り込み要求信号 (INTTQ0OV) が発生します。フリー・ランニング・モードおよびパルス幅測定モード以外では、INTTQ0OV 信号は発生しません。 ・ TQ0OVF = 1 のときに TQ0OVF ビットおよび TQ0OPT0 レジスタをリードしても TQ0OVF ビットはクリアされません。 ・ TQ0OVF ビットは、リード/ライト可能ですが CPU から TQ0OVF ビットに "1" を書き込むことはできません。1 をライトしてもタイマ Q の動作に影響はありません。 	

- 注意 1. TQ0CCS1, TQ0CCS0 ビットは、TQ0CE = 0 のときに書き換えてください (TQ0CE = 1 のときの同値書き込みは可能)。誤って書き換えた場合は、TQ0CE = 0 に設定してから再設定してください。
2. ビット 2, 3 には必ず "0" を設定してください。

備考 n = 0-3

(7) TIQ0m 端子ノイズ除去制御レジスタ 0 (Q0mNFC)

Q0mNFC レジスタは、タイマ Q 入力端子のデジタル・ノイズ・フィルタ除去を設定する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時：00H R/W アドレス：Q00NFC：FFFFFFB50H (TIQ00 端子)
 Q01NFC：FFFFFFB54H (TIQ01 端子)
 Q02NFC：FFFFFFB58H (TIQ02 端子)
 Q03NFC：FFFFFFB5CH (TIQ03 端子)

	7	6	5	4	3	2	1	0
Q0mNFC	0	NFSTS	0	0	0	NFC2	NFC1	NFC0

NFSTS	デジタル・ノイズ・フィルタのサンプリング回数の設定
0	3 回
1	2 回

NFC2	NFC1	NFC0	サンプリング・クロック
0	0	0	f _{xx}
0	0	1	f _{xx} /2
0	1	0	f _{xx} /4
0	1	1	f _{xx} /16
1	0	0	f _{xx} /32
1	0	1	f _{xx} /64
上記以外			設定禁止

- 注意** 1. ビット 3-5, 7 には必ず“0”を設定してください。
2. Q0mNFC レジスタの設定を行う前に、タイマ入力端子(TIQ0m)に入力された信号は、デジタル・ノイズ除去され、出力されます。
 そのため、Q0mNFC レジスタでサンプリング・クロック (NFC2-NFC0)、サンプリング回数 (NFSTS) を設定したあと、初期化時間 = (サンプリング・クロック) × (サンプリング回数) が経過してから、タイマの動作を許可してください。

- 備考** 1. 確実に除去されるノイズ幅は、(サンプリング・クロック) × (サンプリング回数 - 1) になります。また、このノイズ幅以下のノイズであっても、サンプリング・クロックに同期したノイズが入力された場合には、誤カウントが発生する可能性があります。
2. m：入力端子数 (0-3)

7.5 動作

タイマQには次のような動作があります。

動作	TQ0EST (ソフトウェア・トリガ・ビット)	TIQ00 (外部トリガ入力)	キャプチャ/コンペア 切り換え	コンペア書き込み
インターバル・タイマ・モード	無効	無効	コンペア専用	随時書き込み
外部イベント・カウント・モード ^{注1}	無効	有効	コンペア専用	随時書き込み
外部トリガ・パルス出力モード ^{注2}	有効	有効	コンペア専用	リロード
ワンショット・パルス出力モード ^{注2}	有効	有効	コンペア専用	随時書き込み
PWMモード	無効	無効	コンペア専用	リロード
フリー・ランニング・モード	無効	無効	キャプチャ/コンペア 切り換え可	随時書き込み
パルス幅測定モード ^{注2}	無効	無効	キャプチャ専用	対象外
三角波PWMモード	無効	無効	コンペア専用	リロード

- 注 1. 外部イベント・カウント入力を使用する場合、TIQ00 キャプチャ入力のエッジ検出を、エッジを検出しない (TQ0IOC1 レジスタの TQ0IS1, TQ0IS0 ビットを“00”) に設定してください。
2. 外部トリガ・パルス出力モード、ワンショット・パルス・モード、パルス幅測定モードを使用する場合、カウンタ・クロックは内部クロックを選択 (TQ0CTL1 レジスタの TQ0EEE ビット = 0 に設定) してください。

7.5.1 随時書き込みとリロード

タイマQではタイマ動作中 (TQ0CE = 1) のときの TQ0CCR0-TQ0CCR3 レジスタの書き換えを許可していますがモードによって書き込み方法 (随時書き込み, リロード) が異なります。

(1) 随時書き込み

タイマ動作中に TQ0CCR0-TQ0CCR3 レジスタの書き込みを行ったとき CCR0-CCR3 バッファ・レジスタに随時転送され、16ビット・カウンタの比較値となります。

図 7-2 随時書き込みの基本動作フロー・チャート





図 7-3 随時書き込みのタイミング図



★ (2) リロード

タイマ動作中に TQ0CCRm レジスタの書き込みを行ったとき、書き込んだ値は特定の状態になるまで保留されたあとに転送され CCRm バッファ・レジスタを介して、16 ビット・カウンタの比較値となります。TQ0CCRm レジスタは TQ0CE = 1 のとき、書き換えが可能です。


TQ0CCRm レジスタを書き換えた場合の設定値が 16 ビット・カウンタの比較値となる(CCRm バッファ・レジスタにリロードされる) には 16 ビット・カウンタの値と CCR0 バッファ・レジスタの値が一致する前に TQ0CCR0, TQ0CCR2, TQ0CCR3 レジスタを書き換え、最後に TQ0CCR1 レジスタを書き込む必要があります。

そのあと CCR0 バッファ・レジスタと 16 ビット・カウンタが一致すると、TQ0CCRm レジスタの値は CCRm バッファ・レジスタにリロードされます。

TQ0CCR1 レジスタの書き込みで次のリロード・タイミングを有効とするか無効とするか制御します。

したがって、TQ0CCR0, TQ0CCR2, TQ0CCR3 レジスタのいずれかの値だけ書き換えたい場合でも、TQ0CCR1 レジスタに同値 (すでに設定した TQ0CCR1 レジスタと同じ値) を書き込んでください。


図 7-4 リロードの基本動作フロー・チャート



★ 注意 TQ0CCR1 レジスタへの書き込みにはリロードを許可する動作も含まれます。
したがって、TQ0CCR0, TQ0CCR1, TQ0CCR2 ひとつのみ書き換えたい場合でも、次のリロードを有効にするために TQ0CCR1 レジスタに同値書き込みをする必要があります。また、TQ0CCR1 レジスタの書き換えは、ほかの TQ0CCR レジスタの書き換えよりあとにしてください。

備考 1. PWM モードを例としたフロー・チャート図です。
2. m = 0-3

図 7-5 リロードのタイミング図



7.5.2 インターバル・タイマ・モード (TQ0MD2-TQ0MD0 = 000)

インターバル・タイマ・モードでは TQ0CCR0 レジスタの設定値と 16 ビット・カウンタの値の一致で割り込み要求信号 (INTTQ0CC0) を発生し 16 ビット・カウンタをクリアします。TQ0CCRm レジスタは TQ0CE = 1 のときに書き換えを許可しており, TQ0CCRm レジスタに値を設定すると随時書き込みにより CCRm バッファ・レジスタに転送され, 16 ビット・カウンタ値との比較対象値となります。

TQ0CCRk レジスタを使用しての 16 ビット・カウンタのクリア動作は行いません。

ただし, TQ0CCRk レジスタ設定値は CCRk バッファ・レジスタに転送され, 16 ビット・カウンタと比較されることで, 割り込み要求 (INTTQ0CCk) が発生します。

また, TQ0OEm ビットを 1 に設定することにより, TOQ0m 端子出力も可能です。

TQ0CCRk レジスタを使用しない場合は TQ0CCRk レジスタの設定値は FFFFH を設定してください。

- ★ **備考1.** タイマ動作中 (TQ0CE = 1) のときの TQ0CCR0-TQ0CCR3 の書き換えについては 7.5.1 (1) **随時書き込み**を参照してください。
- 2. m = 0-3, k = 1-3

図 7-6 インターバル・タイマ・モード時の基本動作フロー・チャート




図 7-7 インターバル・タイマ・モード時の基本動作タイミング (1/2)





図 7-7 インターバル・タイマ・モード時の基本動作タイミング (2/2)

(b) D01 = D31, TQ0CCR1 レジスタのみ値を書き換え, TQ0Qm 出力ありの場合
(TQ00Em = 1, TQ00Lm = 0)



- 備考 1. D01 : TQ0CCR0 レジスタの設定値 (0000H-FFFFH)
 D11, D12 : TQ0CCR1 レジスタの設定値 (0000H-FFFFH)
 D21 : TQ0CCR2 レジスタの設定値 (0000H-FFFFH)
 D31 : TQ0CCR3 レジスタの設定値 (0000H-FFFFH)
2. インターバル時間 = (D0 + 1) × (カウント・クロック周期)
3. m = 0-3

7.5.3 外部イベント・カウント・モード (TQ0MD2-TQ0MD0 = 001)

外部イベント・カウント・モードでは外部イベント・カウント入力 (TIQ00 端子入力) をカウント・アップ信号として動作させます。TQ0CTL0 レジスタの TQ0EEE ビットの設定にかかわらず外部イベント・カウント・モードに設定すると外部イベント・カウント入力 (TIQ00 端子入力) によりカウント・アップを行います。

外部イベント・カウント・モードでは TQ0CCR0 レジスタの設定値 (CCR0 バッファ・レジスタの値) と 16 ビット・カウンタ値の一致で一致割り込み要求 (INTTQ0CC0) を発生し 16 ビット・カウンタの値をクリアします。

- ★ TQ0CCRm レジスタに値を設定すると随時書き込みにより, CCRm バッファ・レジスタに転送され, 16 ビット・カウンタ値との比較対象値となります。

TQ0CCRk レジスタを使用しての 16 ビット・カウンタのクリア動作は行いません。

ただし, TQ0CCRk レジスタ設定値は CCRk バッファ・レジスタに転送され, 16 ビット・カウンタと比較されることで, 割り込み要求 (INTTQ0CCk) が発生します。

- ★ また, TQ0OEK ビットを 1 に設定することにより, TOQ0k 端子出力も可能です。TOQ00 端子は使用できません。TQ0CCRk レジスタを使用しない場合は TQ0CCRk の設定値は FFFFH を設定してください。

- ★ **備考** 1. タイマ動作中 (TQ0CE = 1) のときの TQ0CCR0-TQ0CCR3 の書き換えについては 7.5.1 (1) 随時書き込みを参照してください。

2. m = 0-3, k = 1-3

- ★ **注意** 外部イベント・カウント・モード時, TQ0CCR0 レジスタには 0000H を設定しないでください。

図 7-8 外部イベント・カウント・モード時の基本動作フロー・チャート




図 7-9 外部イベント・カウント・モード時の基本動作タイミング (1/2)





図 7-9 外部イベント・カウント・モード時の基本動作タイミング (2/2)

(b) $D_{01} = D_{31}$, TQ0CCR1 レジスタのみ値を書き換え, TOQ0k 出力ありの場合
 (TQ0OE0 = 0, TQ0OE_k = 1, TQ0OL0 = 0, TQ0OL_k = 0)



- 備考 1. D_{01} : TQ0CCR0 レジスタの設定値 (0000H-FFFFH)
 D_{11}, D_{12} : TQ0CCR1 レジスタの設定値 (0000H-FFFFH)
 D_{21} : TQ0CCR2 レジスタの設定値 (0000H-FFFFH)
 D_{31} : TQ0CCR3 レジスタの設定値 (0000H-FFFFH)
2. コンペア一致割り込みは (TQ0CCR_m レジスタに設定した値 + 1) 回検出するごとに発生します。
3. $k = 1-3$

★ 7.5.4 外部トリガ・パルス出力モード (TQ0MD2-TQ0MD0 = 010)

外部トリガ・パルス出力モードでは TQ0CE = 1 にすると、16 ビット・カウンタは FFFFH で停止したまま、外部トリガ入力 (TIQ00 端子入力) 待ちとなります。外部トリガ入力 (TIQ00 端子入力) のエッジを検出するとカウント・アップを開始します。

TOQ0k 出力制御についてデューティ用の設定レジスタはリロード・レジスタ (TQ0CCRk) とし周期用の設定レジスタはコンペア・レジスタ (TQ0CCR0) で行います。

TQ0CCRm レジスタは TQ0CE = 1 時書き換えを許可しています。

タイマ Q を停止するには TQ0CE = 0 にしてください。外部トリガ・パルス出力モード中に複数回、外部トリガ (TIQ00 端子入力) のエッジ検出がされると、エッジ検出したタイミングで 16 ビット・カウンタはクリアされ、カウント・アップを再開すると同時に TOQ00 端子は初期化されます。なお、外部トリガ入力 (TIQ00 端子入力) の代わりにソフトウェア・トリガを使用して、外部トリガ・パルス出力モードと同じ機能 (ソフトウェア・トリガ・パルス・モード) を実現するには、TQ0CTL1 レジスタの TQ0EST ビットを 1 にセットすることにより、ソフトウェア・トリガが発生します。外部トリガ・出力パルスの波形は TOQ0k から出力します。

外部トリガ・パルス出力モード時、TQ0CCRm レジスタはコンペア・レジスタとして機能が固定されるため、キャプチャ機能は使用できません。

注意 外部トリガ・パルス出力モード時、カウント・クロックは内部クロック (TQ0CTL1 レジスタの TQ0EEE = 0) を選択してください。

- ★ **備考** 1. タイマ動作中 (TQ0CE = 1) のときの TQ0CCR0-TQ0CCR3 の書き換えについては 7.5.1 (2) リロードを参照してください。
2. m = 0-3, k = 1-3

図 7-10 外部トリガ・パルス出力モード時の基本動作フロー・チャート





図 7-11 外部トリガ・パルス出力モード時の基本動作タイミング

(TQ0OE0 = 0, TQ0OEK = 1, TQ0OL0 = 0, TQ0OLk = 0)



7.5.5 ワンショット・パルス・モード (TQ0MD2-TQ0MD0 = 011)

ワンショット・パルス・モードではTQ0CE = 1にすると、16ビット・カウンタはFFFFHを保持したままTQ0ESTビットのセット(1)もしくはTIQ00端子エッジ検出のトリガ待ちとなります。トリガを入力すると16ビット・カウンタがカウント・アップを開始し、16ビット・カウンタの値とTQ0CCRkレジスタから転送されたCCRkバッファ・レジスタの値が一致するとTOQ0kがハイ・レベルとなり16ビット・カウンタの値とTQ0CCR0レジスタから転送されたCCR0バッファ・レジスタの値が一致するとTOQ0kはロウ・レベルとなり16ビット・カウンタは0000Hにクリアされ停止します。16ビット・カウンタ動作中に2回以上のトリガを入力しても無視されます。2回目のトリガは必ず16ビット・カウンタが0000Hに停止しているタイミングに入力してください。ワンショット・パルス・モードではTQ0CE = 1時、TQ0CCRmレジスタの書き換えを許可しています。TQ0CCRmレジスタに値を設定すると随時書き込みにより、CCRmバッファ・レジスタに転送され、16ビット・カウンタ値との比較対象値となります。ワンショット・パルスの波形はTOQ0k端子から出力します。TOQ0m端子からは、タイマ・カウンタがカウントを行っている期間アクティブ・レベルを出力します。アクティブ・レベルはTQ0OL0ビットによって設定します。

★

注意 1. ワンショット・パルス・モード時、カウント・クロックは内部クロック (TQ0CTL1 レジスタのTQ0EEE = 0) を選択してください。

★

2. ワンショット・パルス・モード時、TQ0CCRmレジスタはコンペア・レジスタとして機能が固定されるので、キャプチャ・レジスタとしての機能は使用できません。

★

3. ワンショット・パルス・モードにおいてTQ0CCRkの設定値がTQ0CCR0の設定値より大きい場合、ワンショット・パルスは出力しません。

★

備考 1. タイマ動作中 (TQ0CE = 1) のときのTQ0CCR0-TQ0CCR3の書き換えについては7.5.1(1)随時書き込みを参照してください。

2. m = 0-3, k = 1-3

図 7-12 ワンショット・パルス・モード時の基本動作フロー・チャート





図 7-13 ワンショット・パルス・モード時の基本動作タイミング

(TQ0OE0 = 0, TQ0OE_k = 1, TQ0OL0 = 0, TQ0OL_k = 0)



注 16ビット・カウンタは TQ0EST = 1 または外部トリガ入力 (TIQ00 端子) のどちらかが入ると、カウント・アップを開始します。

備考 1. D₀₁ : TQ0CCR0 レジスタの設定値 (0000H-FFFFH)

D₁₁ : TQ0CCR1 レジスタの設定値 (0000H-FFFFH)

D₂₁ : TQ0CCR2 レジスタの設定値 (0000H-FFFFH)

D₃₁, D₃₂ : TQ0CCR3 レジスタの設定値 (0000H-FFFFH)

2. k = 1-3

3. 出力ディレイ時間 = (TQ0CCR_k レジスタの設定値) × カウント・クロック周期

アクティブ・レベル幅 = (TQ0CCR0 レジスタの設定値 - TQ0CCR_k レジスタの設定値 + 1) × カウント・クロック周期

7.5.6 PWM モード (TQ0MD2-TQ0MD0 = 100)

PWM モードではデューティ用の設定レジスタはTMQ0 キャプチャ/コンペア・レジスタk (TQ0CCRk) とし、周期用の設定レジスタはTMQ0 キャプチャ/コンペア・レジスタ0 (TQ0CCR0) となります。

この4つのレジスタを設定し、タイマを動作させることでデューティ可変型のPWMを出力します。

TQ0CCRm レジスタはTQ0CE = 1 時の書き換えを許可しています。

- ★ タイマQを停止するにはTQ0CE = 0 にしてください。PWMの波形出力はTOQ0k 端子から出力します。TOQ00 端子は16ビット・カウンタとTQ0CCR0 レジスタとの一致で、PWM周期を半周期とするパルスを出力します。

- ★ **注意** PWMモード時、TQ0CCRm レジスタはコンペア・レジスタとして機能が固定されるためキャプチャ・レジスタとしての機能は使用できません。

- ★ **備考** 1. タイマ動作中 (TQ0CE = 1) のときのTQ0CCR0-TQ0CCR3 の書き換えについては7.5.1(2) リロードを参照してください。

2. m = 0-3, k = 1-3

(1) PWM モード動作フロー

図 7-14 PWM モード時の基本動作フロー・チャート (1/2)





図 7-14 PWM モード時の基本動作フロー・チャート (2/2)



(2) PWM モード動作タイミング

★ (a) 動作中のパルス幅の変更

動作中に PWM 波形を変更する場合には、最後に TQ0CCR1 レジスタにライトしてください。

TQ0CCR1 レジスタにライト後、再度 TQ0CCRk レジスタの書き換えを行う場合には、INTTQ0CC1 信号を検出後に書き換えてください。

図 7 - 15 PWM モード時の基本動作タイミング (1/2)






図 7-15 PWM モード時の基本動作タイミング (2/2)




★

(b) PWM 波形の 0 % / 100 % 出力

0 % 波形を出力するためには、TQ0CCRk レジスタに対して 0000H を設定します。ただし、TQ0CCR0 レジスタの設定値が FFFFH の場合には、INTTQ0CCk 信号が定期的に発生します。



100 % 波形を出力するためには、TQ0CCRk レジスタに対して (TQ0CCR0 レジスタの設定値 + 1) の値を設定してください。TQ0CCR0 レジスタの設定値が FFFFH の場合には、100 % 出力はできません。



7.5.7 フリー・ランニング・モード (TQ0MD2-TQ0MD0 = 101)

フリー・ランニング・モードは、16ビット・カウンタをフリー・ランニングさせ TQ0OPT0 レジスタの

- ★ TQ0CCS3-TQ0CCS0 ビットの設定によりコンペア・レジスタまたはキャプチャ・レジスタの選択ができます。

フリー・ランニング・モード時のみ、TQ0OPT0 レジスタの TQ0CCS3-TQ0CCS0 ビットの設定が有効となります。

- ★ **注意** フリー・ランニング・モード時はコンペア・レジスタ一致によるカウンタ・クリア動作は行いません。

TQ0CCSm	動作
0	TQ0CCRm レジスタをコンペアとして使用
1	TQ0CCRm レジスタをキャプチャとして使用

- ・ TQ0CCRm レジスタをコンペア・レジスタとして使用した場合

フリー・ランニング・モードで 16 ビット・カウンタと CCRm バッファ・レジスタの一致で割り込みが発生します。

- ★ TQ0CCRm レジスタは TQ0CE = 1 のときに書き換えを許可しており、TQ0CCRm レジスタに値を設定すると随時書き込みにより CCRm バッファ・レジスタに転送され、16 ビット・カウンタ値との比較対象値となります。

タイマ出力 (TOQ0m) を許可した場合、TOQ0m 出力は 16 ビット・カウンタと CCRm バッファ・レジスタの一致でトグル出力します。

- ・ TQ0CCRm レジスタをキャプチャ・レジスタとして使用した場合


TIQ0m 端子のエッジ検出により 16 ビット・カウンタの値を TQ0CCRm レジスタに格納します。

- ★ **注意** TQ0CTL1 レジスタの TQ0EEE ビット = 1 にしカウント・クロックを外部イベント・カウント入力としたとき、TQ0CCR0 レジスタはキャプチャ・レジスタとして使用できません。

- ★ **備考** 1. タイマ動作中 (TQ0CE = 1) のときの TQ0CCR0-TQ0CCR3 の書き換えについては 7.5.1 (1) 随時書き込みを参照してください。

2. m = 0-3

図 7-16 フリー・ランニング・モード時の基本動作フロー・チャート



(1) TQ0CCSm = 0 に設定した場合 (コンペア機能の説明)

TQ0CE = 1 にすると、16 ビット・カウンタは 0000H から FFFFH までカウントし TQ0CE = 0 にするまでフリー・ランニングでカウント・アップを継続します。このモードで TQ0CCRm レジスタに値を書き込むと CCRm バッファ・レジスタに転送されます (随時書き込み)。このモードにおいて、ワンショット・パルス・トリガが入力されてもワンショット・パルスは発生しません。また TQ00Em = 1 にすると 16 ビット・カウンタの値と CCRm バッファ・レジスタの設定値の一致で TQ0Qm がトグル出力します。

(2) TQ0CCSm = 1 に設定した場合 (キャプチャ機能の説明)

TQ0CE = 1 にすると、16 ビット・カウンタは 0000H から FFFFH までカウントし TQ0CE = 0 にするまでフリー・ランニングでカウント・アップを継続します。その間キャプチャ・トリガによりキャプチャしキャプチャした値を TQ0CCRm レジスタに書き込みます。

オーバーフロー (FFFFH) 近辺のキャプチャについてはオーバーフロー・フラグ (TQ0OVF) で判断します。

ただし、オーバーフローが 2 回発生する (フリー・ランニングが 2 周期以上) とキャプチャ・トリガの間隔だと TQ0OVF フラグでは判断できません。

備考 m = 0-3

図 7-17 フリー・ランニング・モード時の基本動作タイミング (1/4)




図 7-17 フリー・ランニング・モード時の基本動作タイミング (2/4)




図 7-17 フリー・ランニング・モード時の基本動作タイミング (3/4)





図 7-17 フリー・ランニング・モード時の基本動作タイミング (4/4)



(3) オーバフロー・フラグについて

フリー・ランニング・モードにおいてカウンタが FFFFH から 0000H にオーバーフローするとオーバーフロー・フラグ (TQ0OVF) が “1” にセットされ、オーバーフロー割り込み (INTTQ0OV) が発生します。オーバーフロー・フラグについては、CPU からの 0 ライトによりクリアされます。

7.5.8 パルス幅測定モード (TQ0MD2-TQ0MD0 = 110)

パルス幅測定モードではフリー・ランニング・カウントを行い、TIQ0mの立ち上がり/立ち下がり両エッジ検出により16ビット・カウンタの値をキャプチャ・レジスタ0 (TQ0CCRm) に格納し、16ビット・カウンタを0000Hにクリアします。これにより外部入力パルス幅を測定できます。

- ★ ただし、16ビット・カウンタのオーバフローを越えるような長いパルス幅を測定する場合は、オーバフロー・フラグで判断してください。オーバフローが2回以上生じるパルスの測定はオーバフロー割り込みを使用するなどして回数をカウントしてください。

注意 パルス幅測定モード時、カウント・クロックは内部クロック (TQ0CTL1レジスタのTQ0EEE = 0) を選択してください。

図 7-18 パルス幅測定モードの基本動作フロー・チャート





図 7 - 19 パルス幅測定モードの基本動作タイミング



7.5.9 三角波 PWM モード (TQ0MD2-TQ0MD0 = 111)

三角波 PWM モードではデューティ用の設定レジスタは TMQ0 キャプチャ/コンペア・レジスタ k (TQ0CCRk) とし周期用の設定レジスタは TMQ0 キャプチャ/コンペア・レジスタ 0 (TQ0CCR0) となります。

この 4 つのレジスタを設定し、タイマを動作させることでデューティおよび周期可変型の三角波 PWM を出力します。

- ★ TQ0CCRm レジスタは TQ0CE = 1 時の書き換えを許可しています。


タイマ Q を停止するには TQ0CE = 0 にしてください。PWM の波形出力は TOQ0k 端子から出力します。TOQ00 端子は 16 ビット・カウンタと TQ0CCR0 レジスタとの一致とアンダーフローのタイミングでトグル出力します。

- ★ **注意** PWM モード時, TQ0CCRm レジスタはコンペア・レジスタとして機能が固定されるためキャプチャ・レジスタとしての機能は使用できません。

- ★ **備考** 1. タイマ動作中 (TQ0CE = 1) のときの TQ0CCR0-TQ0CCR3 の書き換えについては 7.5.1 (2) リロードを参照してください。

2. m = 0-3, k = 1-3

図 7-20 三角波 PWM モードの基本動作タイミング



7.6 タイマ同期動作機能

タイマPおよびタイマQには、タイマ同期動作機能（同調動作モード）があります。同期させることのできるタイマを表7-3に示します。

表7-3 タイマの同調動作モード

マスタ・タイマ	スレーブ・タイマ	
TMP0	TMP1	—
TMP2	TMP3	TMQ0

- ★ 注意1. 同調動作モードの許可/禁止は、TPmCTL1レジスタのTPmSYEビットおよびTQ0CTL1レジスタのTQ0SYEビットで設定します。TMP2ではTMP3とTMQ0のどちらか一方または両方をスレーブとして設定できます。
2. 同調動作モードの設定は、次の順で行ってください。

スレーブ・タイマのTPmCTL1レジスタのTPmSYEビットおよびTQ0CTL1レジスタのTQ0SYEビットをセットし同調動作を許可します。

スレーブ・タイマのTPmCTL1レジスタのTPmMD2-TPmMD0ビットおよびTQ0CTL1レジスタのTQ0MD2-TQ0MD0ビットをフリー・ランニング・モードに設定します。

マスタ・タイマのTPnCTL1レジスタのTPnMD2-TPnMD0ビットによりタイマ・モードを設定します。

このとき、マスタ・タイマのTPnCTL1レジスタのTPnSYEビットはセットしないでください。

マスタ・タイマおよびスレーブ・タイマのコンペア・レジスタの値を設定します。

スレーブ・タイマのTPmCTL0レジスタのTPmCEビットおよびTQ0CTL0レジスタのTQ0CEビットをセットし、内部動作クロック動作を許可します。

マスタ・タイマのTPnCTL0レジスタのTPnCEビットをセットし、内部動作クロック動作を許可します。

同調動作モード時に使用できるタイマ・モードを表7-4、7-5に示します（○：設定可能，×：設定不可）。

表7-4 同調動作モード時のタイマ・モード

マスタ・タイマ	フリー・ランニング・モード	PWMモード	三角波PWMモード
TMP0			×
TMP2			×

表7-5 タイマ出力機能一覧（1/2）

同調チャンネル	タイマ	端子	フリー・ランニング・モード		PWMモード		三角波PWMモード	
			同調OFF	同調ON	同調OFF	同調ON	同調OFF	同調ON
Ch0	TMP0 (マスタ)	TOP00	PPG	←	トグル	←	N/A	←
		TOP01	PPG	←	PWM	←	N/A	←
	TMP1 (スレーブ)	TOP10	PPG	←	トグル	PWM	N/A	←
		TOP11	PPG	←	PWM	←	N/A	←

表 7 - 5 タイマ出力機能一覧 (2/2)

同調 チャンネル	タイマ	端 子	フリー・ランニング・ モード		PWM モード		三角波 PWM モード	
			同調 OFF	同調 ON	同調 OFF	同調 ON	同調 OFF	同調 ON
Ch1	TMP2 (マスタ)	TOP20	PPG	←	トグル	PWM	N/A	←
		TOP21	PPG	←	PWM	←	N/A	←
	TMP3 (スレーブ)	TOP30	PPG	←	トグル	PWM	N/A	←
		TOP31	PPG	←	PWM	←	N/A	←
	TMQ0 (スレーブ)	TOQ00	PPG	←	トグル	PWM	トグル	N/A
		TOQ01-TOQ03	PPG	←	PWM	←	三角波 PWM	N/A

備考 マスタ・タイマのコンペア・レジスタからスレーブ・タイマのコンペア・レジスタへの送信タイミングは、次のとおりです。

PPG : CPU 書き込みのタイミング

トグル, PWM, 三角波 PWM : タイマ・カウンタとコンペア・レジスタが TOPn0 や TOQ00 (n = 0-3) と一致したタイミング

図 7-21 同調動作イメージ (TMP2, TMP3, TMQ0)






図 7 - 22 同調 PWM 機能の基本動作タイミング (TMP2, TMP3, TMQ0)



7.7 使用上の注意

(1) キャプチャ動作


- ★ キャプチャ動作を使用し、かつカウント・クロックとして遅いクロックを選択した場合、TQ0CE ビットをセット(1)し、カウント・クロックが動作開始するまでに、キャプチャ・トリガが入力されると、TQ0CCR0, TQ0CCR1, TQ0CCR2, TQ0CCR3 レジスタに 0000H ではなく FFFFH がキャプチャされる場合があります。



★ (2) インターバル・タイマ・モード時の TQ0CCR0 レジスタの書き換えに関する注意事項

TQ0CCR0 レジスタの設定値を小さい値に変更する場合には、一度カウント動作を停止させ、その後、設定値を変更してください。

カウント動作中に TQ0CCR0 レジスタの値を小さい値に書き換えると、16ビット・カウンタがオーバーフローする場合がありますので注意してください。



カウント値が D_2 よりも大きく D_1 よりも小さい状態において、TQ0CCR0 レジスタを D_1 から D_2 に書き換えると、書き換えたタイミングで CCR0 バッファ・レジスタに転送されるため、16ビット・カウンタとのコンペア値が D_2 となります。

しかし、カウント値はすでに D_2 を越えているために FFFFH までカウントを行い、オーバーフロー後、0000H から再度カウント・アップを行います。そして、 D_2 との一致で INTTQ0CC0 信号を発生します。

したがって、本来期待している外部イベント・カウント数である「 $(D_1 + 1)$ 回」または「 $(D_2 + 1)$ 回」の有効エッジ数で INTTQ0CC0 信号は発生せず、「 $(10000H + D_2 + 1)$ 回」の有効エッジ数で INTTQ0CC0 信号が発生する場合があります。

第 8 章 16 ビット・インターバル・タイマ M

V850ES/FE2 は、16 ビット・インターバル・タイマ M (TMM0) を搭載しています。

8.1 特 徴

タイマ M (TMM) はクリア&スタート・モードのみサポートしています。フリー・ランニング・モードはサポートしていません。フリー・ランニング・モードと同等に使用したい場合は、コンペア・レジスタに FFFFH を設定し 16 ビット・カウンタをスタートさせることで一致割り込みをオーバフロー・タイミングとして機能を実現することが可能です。

- ・インターバル機能
- ・クロック選択×8
- ・シンプル・カウンタ×1
(シンプル・カウンタとはカウンタ・リード・バッファ未使用タイプのカウンタでありタイマ・カウント動作中のカウンタ・リードはできません。)
- ・シンプル・コンペア×1
(シンプル・コンペアとはコンペア・ライト・バッファ未使用タイプでありタイマ・カウント動作中のコンペア・レジスタへのライトはできません。)
- ・コンペア一致割り込み×1


8.2 構成

TMMは、次のハードウェアで構成されています。

表 8-1 TMM の構成

項目	構成
タイマ・レジスタ	16ビット・カウンタ
レジスタ	TMM コンペア・レジスタ 0 (TM0CMP0)
制御レジスタ	TMM0 制御レジスタ (TM0CTL0)

図 8-1 タイマMのブロック図




(1) TMM0 コンペア・レジスタ 0 (TM0CMP0)

TM0CMP0 レジスタは 16 ビットのコンペア・レジスタです。

16 ビット単位でリード/ライト可能です。

リセットにより初期値 0000H になります。

★ **注意** タイマ動作中 (TMOCE = 1) の TM0CMP0 レジスタの書き換えは禁止です。同値書き込みは可能です。



8.3 制御レジスタ

(1) TMM0 制御レジスタ 0 (TM0CTL0)

TM0CTL0 レジスタは TMM のタイマ動作を制御する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

- ★ TM0CTL0 レジスタは動作中 (TM0CE = 1) 書き換え禁止です。
ただし、TM0CE ビットのみ常時書き換えができます。

(1/2)

リセット時：00H R/W アドレス：TM0CTL0: FFFFF690H

	7	6	5	4	3	2	1	0
TM0CTL0	TM0CE	0	0	0	0	TMOCKS2	TMOCKS1	TMOCKS0

TM0CE	タイマ M0 の動作の制御
0	内部動作クロック動作禁止 (TMM0 を非同期にリセット)
1	内部動作クロック動作許可

TM0CE ビットにより、内部動作クロックの制御と TMM0 の非同期リセットを行います。TM0CE ビットを“0”にすると、TMM0 の内部動作クロックは停止 (ロウ・レベル固定) し、TMM0 を非同期にリセットします。

TM0CE ビットを“1”にすると、TM0CE ビットを“1”にしたタイミングから入力クロックの 2 クロック以内に内部動作クロックが許可されカウントアップします。

TMOCKS2	TMOCKS1	TMOCKS0	内部カウント・クロックの選択
0	0	0	f_{xx}
0	0	1	$f_{xx}/2$
0	1	0	$f_{xx}/4$
0	1	1	$f_{xx}/64$
1	0	0	$f_{xx}/512$
1	0	1	INTWT
1	1	0	$f_R/8$
1	1	1	f_{XT}

- ★ **注意** 1. TMOCKS2-TMOCKS0 ビットは TM0CE = 0 のとき設定してください。
TM0CE ビットを 0 から 1 に設定するとき同時に TMOCKS2-TMOCKS0 ビットを設定することができます。
- ★ 2. ビット 3-6 は必ず“0”に設定してください。

備考 f_{xx} : メイン・システム・クロック周波数
 f_R : 内蔵発振クロック周波数
 f_{XT} : サブクロック周波数

分解能，最大カウント数

内部カウント・ クロック	分解能 [μ s]		最大カウント時間 [ms]	
	$f_{xx} = 16$ MHz	$f_{xx} = 20$ MHz	$f_{xx} = 16$ MHz	$f_{xx} = 20$ MHz
f_{xx}	0.0625	0.050	4.10	3.28
$f_{xx}/2$	0.125	0.100	8.19	6.55
$f_{xx}/4$	0.250	0.200	16.38	13.11
$f_{xx}/64$	4.000	3.200	262.14	209.72
$f_{xx}/512$	32.000	25.600	2097.15	1677.72

内部カウント・ クロック	分解能 [μ s]			最大カウント時間 [ms]		
	$f_R = 100$ kHz (Min.)	$f_R = 200$ kHz (Typ.)	$f_R = 400$ kHz (Max.)	$f_R = 100$ kHz (Min.)	$f_R = 200$ kHz (Typ.)	$f_R = 400$ kHz (Max.)
$f_R/8$	80.0	40.0	20.0	5242.88	2621.44	1310.72

内部カウント・ クロック	分解能 [μ s]	最大カウント時間 [ms]
	$f_{XT} = 32.768$ kHz	$f_{XT} = 32.768$ kHz
f_{XT}	30.52	2000.00


8.4 動作

8.4.1 インターバル・タイマ・モード

インターバル・タイマ・モードは16ビット・カウンタとTMM0コンペア・レジスタ0 (TM0CMP0) によりTM0CMP0レジスタの値とカウンタ値が一致すると一致割り込み信号 (INTTM0EQ0) を出力し、かつ同タイミングでカウンタを0000Hにクリアさせ再度カウントアップを開始します。

TM0CMP0レジスタにFFFFHを設定すると、フリー・ランニング・モードと同様の動作を行います。

図 8-2 インターバル・タイマ・モードの動作タイミング




8.4.2 注意事項

(1) クロック生成回路およびクロック・イネーブル・タイミング

TM0CEビット = 0 から 1 に設定し、クロックの2クロック目がタイマ・カウント・アップ信号の最初のパルスとなるため、1クロック分少なくカウントしてしまいます。

図 8-3 カウント動作開始タイミング



★ (2) TMM0 動作中のレジスタ書き換え

TM0CMP0, TM0CTL0 レジスタは TMM0 動作中の書き換えは禁止です。

TM0CE ビット = 1 のときに書き換えた場合、動作を保証できません。誤って書き換えた場合は、TM0CTL0. TM0CE ビットをクリア (0) してから再設定してください。

第9章 時計タイマ機能


9.1 機能

時計タイマには、次のような機能があります。

- ・時計タイマ
- ・インターバル・タイマ

時計タイマとインターバル・タイマは、同時に使用できます。


図9 - 1 時計タイマのブロック図



注 プリスケ-ラ3の詳細は、図9 - 2 プリスケ-ラ3のブロック図を参照してください。

- 備考**
- f_{BRG} : プリスケ-ラ3出力周波数
 - f_x : メイン・クロック発振周波数
 - f_{XT} : サブクロック周波数
 - f_w : 時計タイマ・クロック周波数
 - INTW : 時計タイマ割り込み
 - INTWTI : インターバル・タイマ割り込み

図9-2 プリスケーラ3のブロック図



(1) 時計タイマ

サブクロック ($f_{XT} = 32.768 \text{ kHz}$) を使用して、0.5秒または0.25秒の時間間隔で割り込み要求 (INTWT) を発生させます。

注意 時計タイマのカウント・クロックとして、メイン・クロックからの分周クロックを選択する場合、分周クロック周波数が32.768 kHzとなるよう、使用するメイン・クロック周波数にあわせてPRSM0レジスタおよびPRSCM0レジスタの設定をしてください。

32.768 kHzを生成できない場合は、ソフトウェアにて補正を行い、時計機能を実現してください。

(2) インターバル・タイマ

あらかじめ設定した時間間隔で、割り込み要求 (INTWTI) を発生します。

表9-1 インターバル・タイマのインターバル時間

インターバル時間	$f_w = 32.768 \text{ kHz}$ 動作時
$2^4 \times 1/f_w$	488 μs
$2^5 \times 1/f_w$	977 μs
$2^6 \times 1/f_w$	1.95 ms
$2^7 \times 1/f_w$	3.91 ms
$2^8 \times 1/f_w$	7.81 ms
$2^9 \times 1/f_w$	15.6 ms
$2^{10} \times 1/f_w$	31.2 ms
$2^{11} \times 1/f_w$	62.5 ms

備考 f_w : 時計タイマ・クロック周波数

9.2 構 成

時計タイマは、次のハードウェアで構成されています。

表9 - 2 時計タイマの構成

項 目	構 成
カウンタ	5ビット×1本
プリスケータ	11ビット×1本
制御レジスタ	時計タイマ動作モード・レジスタ (WTM)

9.3 制御レジスタ

時計タイマを制御するレジスタには、時計タイマ動作モード・レジスタ (WTM) があります。時計タイマは、カウント・クロックやインターバル時間を設定したあとに動作させてください。

(1) 時計タイマ動作モード・レジスタ (WTM)

時計タイマのカウント・クロックおよび動作の許可/禁止、プリスケアラのインターバル時間、5ビット・カウンタの動作制御および時計フラグのセット時間を設定するレジスタです。

WTMレジスタは、8/1ビット単位でリード/ライト可能です。

リセットにより00Hになります。

(1/2)

リセット時：00H R/W アドレス：FFFFFF680H

	7	6	5	4	3	2	1	0
WTM	WTM7	WTM6	WTM5	WTM4	WTM3	WTM2	WTM1	WTM0

WTM7	時計タイマのカウント・クロックの選択	
0	f _{XT}	
1	f _{BRG}	

WTM6	WTM5	WTM4	プリスケアラのインターバル時間の選択
0	0	0	2 ⁴ /f _w
0	0	1	2 ⁵ /f _w
0	1	0	2 ⁶ /f _w
0	1	1	2 ⁷ /f _w
1	0	0	2 ⁸ /f _w
1	0	1	2 ⁹ /f _w
1	1	0	2 ¹⁰ /f _w
1	1	1	2 ¹¹ /f _w

備考 f_{XT}：サブクロック周波数

f_{BRG}：プリスケアラ3出力周波数

f_w：時計タイマ・クロック周波数

WTM3	WTM2	時計タイマの割り込み時間の選択
0	0	$2^{14}/f_w$
0	1	$2^{13}/f_w$
1	0	$2^5/f_w$
1	1	$2^4/f_w$

WTM1	5ビット・カウンタの動作制御
0	動作停止後クリア
1	スタート

WTM0	時計用タイマの動作許可
0	動作停止（プリスケラ、5ビット・カウンタともにクリア）
1	動作許可

注意 WTM2-WTM7ビットを書き換える場合は、WTM0、WTM1ビットがともに0の状態で行ってください。

備考 f_w : 時計タイマ・クロック周波数

9.4 動作

9.4.1 時計タイマとしての動作

時計タイマは、一定の時間間隔ごとに割り込み要求を発生します。

サブクロック ($f_{XT} = 32.768 \text{ kHz}$) を使用すると、0.5秒または0.25秒の時間間隔の時計タイマとして動作します。

WTMレジスタのWTM1, WTM0ビットに“11”を設定するとカウント動作がスタートします。WTM0ビットに0を設定すると11ビット・プリスケアラと5ビット・カウンタがクリアされ、カウント動作が停止します。

時計タイマは、WTM1ビットをクリア(0)して5ビット・カウンタをクリアすることにより、時刻合わせができます。このとき最大で15.6 msの誤差が発生することがあります。

また、インターバル・タイマは、WTM0ビットをクリア(0)することによりクリアできます。ただし、5ビット・カウンタも同時にクリアされるため、時計タイマのオーバフロー (INTWT) には、最大で0.5秒の誤差が発生することがあります。

9.4.2 インターバル・タイマとしての動作

あらかじめ設定したカウント値をインターバルとし、繰り返し割り込みを発生するインターバル・タイマとして動作します。

WTMレジスタのWTM4-WTM7ビットにより、インターバル時間を選択できます。

★


表9-3 インターバル・タイマのインターバル時間

WTM7	時計タイマのカウント・クロックの選択
0	f_{XT}
1	f_{BRG}

WTM6	WTM5	WTM4	インターバル時間
0	0	0	$2^4 \times 1/f_w$
0	0	1	$2^5 \times 1/f_w$
0	1	0	$2^6 \times 1/f_w$
0	1	1	$2^7 \times 1/f_w$
1	0	0	$2^8 \times 1/f_w$
1	0	1	$2^9 \times 1/f_w$
1	1	0	$2^{10} \times 1/f_w$
1	1	1	$2^{11} \times 1/f_w$

- 備考 1. f_w : 時計タイマ・クロック周波数
 2. f_{XT} : サブクロック周波数
 3. f_{BRG} : プリスケアラ3出力周波数


図9 - 3 時計タイマ/インターバル・タイマの動作タイミング



9.4.3 注意事項

動作許可 (WTMレジスタのWTM1, WTM0ビット = 1) してから、最初の1回目の時計タイマ割り込み要求信号 (INTWT) が発生するまで以下に示す時間がかかります。

図9 - 4 時計タイマ割り込み要求信号 (INTWT) の発生例 (割り込み周期 = 0.5 sの場合)



9.5 プリスケアラ3

プリスケアラ3には次のような機能があります。

- ・時計タイマのカウント・クロックの生成（ソース・クロック：メイン発振クロック）

9.5.1 制御レジスタ

(1) プリスケアラ・モード・レジスタ0 (PRSM0)

PRSM0レジスタは、時計タイマのカウント・クロックの生成を制御します。

8ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時：00H		R/W	アドレス：FFFFFF8B0H							
			7	6	5	4	3	2	1	0
PRSM0			0	0	0	BGCE0	0	0	BGCS01	BGCS00
BGCE0		プリスケアラ出力								
0		禁止								
1		許可								
BGCS01	BGCS00	プリスケアラ3の入力クロックの選択 (f _{BGCS})								
				f _x = 4 MHzの時			f _x = 5 MHzの時			
0	0	f _x		250 ns			200 ns			
0	1	f _x /2		500 ns			400 ns			
1	0	f _x /4		1 μs			800 ns			
1	1	f _x /8		2 μs			1.6 μs			

注意1. 時計タイマ動作中に、BGCS01, BGCS00ビットの値を変更しないでください。

2. PRSM0レジスタの設定はBGCE0ビットに“1”を設定する前に行ってください。

3. f_{BRG}の周波数が32.768 kHzとなるよう、使用するメイン・クロック周波数にあわせて、PRSM0, PRSCM0レジスタの設定を行ってください。

(2) プリスケアラ・コンペア・レジスタ 0 (PRSCM0)

8ビットのコンペア・レジスタです。
 8ビット単位でリード/ライト可能です。
 リセットにより00Hになります。

リセット時 : 00H R/W アドレス : FFFFF8B1H

7	6	5	4	3	2	1	0
PRSCM07	PRSCM06	PRSCM05	PRSCM04	PRSCM03	PRSCM02	PRSCM01	PRSCM00

注意1. 時計タイマ動作中にPRSCM0レジスタを書き換えないでください。

2. PRSCM0レジスタのBGCE0ビットに“1”を設定する前にPRSCM0レジスタの設定を行ってください。
3. f_{BRG} の周波数が32.768 kHzとなるよう、使用するメイン・クロック周波数にあわせて、PRSCM0, PRSCM0レジスタの設定を行ってください。

9.5.2 時計タイマのカウンタ・クロックの生成

時計タイマに入力するクロック (f_{BRG}) を32.768 kHz相当に補正することが可能です。

また、メイン・クロック (f_x)、プリスケアラ3カウンタ・クロック選択ビットBGCSn設定値 (m)、PRSCM0レジスタ設定値 (N) と出力クロック (f_{BRG}) との関係は次のとおりです。

$$f_{BRG} = \frac{f_x}{2^m \times N \times 2}$$

例 : $f_x = 4.00 \text{ MHz}$, $m = 0$ (BGCS01ビット = BGCS00ビット = 0), $N = 3DH$ の場合

$$f_{BRG} = 32.787 \text{ kHz}$$

備考 f_{BRG} : 時計タイマのカウンタ・クロック

N : PRSCM0レジスタ設定値 (1-FFH)

PRSCM0レジスタ設定値“00H”の場合は、 $N = 256$

m : BGCSnビット設定値 (0-3)

$n = 00, 01$

第10章 ウォッチドッグ・タイマ2機能

10.1 機能

ウォッチドッグ・タイマ2には、次のような機能があります。

- ・デフォルト・スタート・ウォッチドッグ・タイマ^{注1}
 - リセット・モード：ウォッチドッグ・タイマ2のオーバフローによるリセット動作（WDT2RES信号を発生）
 - ノンマスクابل割り込み要求モード：ウォッチドッグ・タイマ2のオーバフローによるNMI動作（INTWDT2信号を発生）^{注2}
- ・ソース・クロックとしてメイン・クロック，内蔵発振器からの入力を選択可能


注1. ウォッチドッグ・タイマ2は，リセット解除後に自動的にリセット・モードでスタートします。ウォッチドッグ・タイマ2を使用しない場合は，この機能によるリセットが発生する前に停止するか，一度ウォッチドッグ・タイマ2をクリアし，次のインターバル時間内で停止してください。

また，デフォルトの設定（リセット・モード，インターバル時間： $f_{R2}/2^{19}$ ）で変更する必要がない場合も，動作を確定するために，1回だけWDTM2レジスタへの書き込みを行ってください。

2. ノンマスクابل割り込み要求信号（INTWDT2）によるノンマスクابل割り込み処理後に，RETI命令による復帰はできません。割り込み処理後，システム・リセットを行ってください。

- ★ **注意** 意図的にオーバフロー信号を発生させたい場合には，WDTM2レジスタに2回だけ書き込むか，WDTEレジスタに“ACH以外”の値を1回だけ書き込んでください。

図10 - 1 ウォッチドッグ・タイマ2のブロック図



10.2 構成

ウォッチドッグ・タイマ2は、次のハードウェアで構成されています。

表10 - 1 ウォッチドッグ・タイマ2の構成

項目	構成
制御レジスタ	発振安定時間選択レジスタ (OSTS) ウォッチドッグ・タイマ・モード・レジスタ2 (WDTM2) ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)

10.3 制御レジスタ

(1) 発振安定時間選択レジスタ (OSTS)

リセット時またはSTOPモードを解除してから発振が安定するまでの発振安定時間を選択するレジスタです。

8ビット単位でリード/ライト可能です。

リセットにより06Hになります。

リセット時 : 06H R/W アドレス : FFFFF6C0H

	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0	発振安定時間 / セットアップ時間の選択 ^注
0	0	0	$2^{10}/f_x$
0	0	1	$2^{11}/f_x$
0	1	0	$2^{12}/f_x$
0	1	1	$2^{13}/f_x$
1	0	0	$2^{14}/f_x$
1	0	1	$2^{15}/f_x$
1	1	0	$2^{16}/f_x$
1	1	1	設定禁止

注 発振安定時間はソフトウェアSTOPモードの解除時に、セットアップ時間はIDLEモード解除時に必要になります。

(2) ウォッチドッグ・タイマ・モード・レジスタ2 (WDTM2)

ウォッチドッグ・タイマ2のオーバフロー時間および動作クロックを設定するレジスタです。

- ★ WDTM2は8ビット単位でリード/ライト可能です。ただし、リードは何回でもできますが、ライトはリセット解除後に1回のみできます。
リセットにより67Hになります。

リセット時：67H R/W アドレス：FFFFFF6D0H

	7	6	5	4	3	2	1	0
WDTM2	0	WDM21	WDM20	WDCS24	WDCS23	WDCS22	WDCS21	WDCS20

WDM21	WDM20	ウォッチドッグ・タイマ2の動作モードの選択
0	0	動作停止
0	1	ノンマスクブル割り込み要求モード (INTWDT2信号を発生)
1	-	リセット・モード (WDT2RES信号を発生)

- 注意 1. WDCS24-WDCS20ビットについては表10 - 2 ウォッチドッグ・タイマ2のクロック選択を参照してください。
2. ウォッチドッグ・タイマ動作中にWDTM2レジスタに2回書き込んだ場合、強制的にオーバフロー信号を発生します。しかし、ウォッチドッグ・タイマを停止させたあとにWDTM2レジスタに2回書き込んだでも、オーバフロー信号は発生しません。
3. ウォッチドッグ・タイマ2の動作を停止する場合は、RCMレジスタのRSTOPビット = 1 に設定 (内蔵発振器の停止) するとともに、WDTM2レジスタに1FHを設定してください。

表10 - 2 ウォッチドッグ・タイマ2のクロック選択

WDCS24	WDCS23	WDCS22	WDCS21	WDCS20	選択クロック	100 kHz (MIN.)	200 kHz (TYP.)	400 kHz (MAX.)
0	0	0	0	0	$2^{12}/f_R$	41.0 ms	20.5 ms	10.2 ms
0	0	0	0	1	$2^{13}/f_R$	81.9 ms	41.0 ms	20.5 ms
0	0	0	1	0	$2^{14}/f_R$	163.8 ms	81.9 ms	41.0 ms
0	0	0	1	1	$2^{15}/f_R$	327.7 ms	163.8 ms	81.9 ms
0	0	1	0	0	$2^{16}/f_R$	655.4 ms	327.7 ms	163.8 ms
0	0	1	0	1	$2^{17}/f_R$	1310.7 ms	655.4 ms	327.7 ms
0	0	1	1	0	$2^{18}/f_R$	2621.4 ms	1310.7 ms	655.4 ms
0	0	1	1	1	$2^{19}/f_R$ (default)	5242.9 ms	2621.47 ms	1310.7 ms
						f _x = 4 MHz時		f _x = 5 MHz時
0	1	0	0	0	$2^{16}/f_x$	16.4 ms		13.1 ms
0	1	0	0	1	$2^{17}/f_x$	32.8 ms		26.2 ms
0	1	0	1	0	$2^{18}/f_x$	65.5 ms		52.4 ms
0	1	0	1	1	$2^{19}/f_x$	131.1 ms		104.9 ms
0	1	1	0	0	$2^{20}/f_x$	262.1 ms		209.7 ms
0	1	1	0	1	$2^{21}/f_x$	524.3 ms		419.4 ms
0	1	1	1	0	$2^{22}/f_x$	1048.6 ms		838.9 ms
0	1	1	1	1	$2^{23}/f_x$	2097.2 ms		1677.7 ms
★ 1	1	1	1	1	Stop			


(3) ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)

WDTEレジスタに“ACH”を書き込むことにより、ウォッチドッグ・タイマ2のカウンタをクリアし、再びカウントを開始します。

8ビット単位でリード/ライト可能です。

リセットにより9AHになります。

リセット時：9AH R/W アドレス：FFFFFF6D1H



- 注意 1. WDTEレジスタに“ACH”以外の値を書き込んだ場合、強制的にオーバフロー信号を発生します。
2. WDTEレジスタに1ビット・メモリ操作命令を実行した場合、強制的にオーバフロー信号を発生します（アセンブラでエラーが出ます）。
3. WDTEレジスタのリード値は，“9AH”（書き込んだ値（“ACH”）とは異なる値）になります。

10.4 動作

ウォッチドッグ・タイマ2は、リセット解除後に自動的にリセット・モードでスタートします。

WDTM2レジスタへの書き込みは、バイト・アクセスのみリセット後に一度だけ可能です。ウォッチドッグ・タイマ2を使用する場合は、動作モードとインターバル時間を8ビット・メモリ操作でWDTM2レジスタに書き込んでください。この操作後、動作停止することはできません。

WDTM2レジスタのWDCS24-WDCS20ビットで、ウォッチドッグ・タイマ2の暴走検出時間間隔を選択できます。WDTEレジスタにACHを書き込むことにより、ウォッチドッグ・タイマ2のカウンタをクリアし、再度カウント動作を開始します。カウント動作を開始したあと、設定した暴走検出時間間隔内にWDTEレジスタにACHを書き込んでください。

WDTEレジスタにACHが書き込まれず、暴走検出時間を越えてしまった場合は、WDTM2レジスタのWDM21、WDM20ビットの設定値により、リセット信号(WDT2RES)またはノンマスカブル割り込み要求信号(INTWDT2)が発生します。

ウォッチドッグ・タイマ2を使用しない場合は、WDTM2レジスタに1FHを書き込んでください。

また、ノンマスカブル割り込み要求モードに設定した場合、ノンマスカブル割り込み処理後にRETI命令による復帰はできません。割り込み処理後にシステム・リセットを行ってください。

注意 WDTM2, WDM21ビット = 1 (リセット・モード) に設定している場合、リセットやスタンバイ解除後の発信安定時間中にWDTオーバフローが発生すると、内部リセットは発生せずにCPUクロックが内蔵発振器に切り替わります。

第11章 A/Dコンバータ

11.1 機能

A/Dコンバータは、アナログ入力をデジタル値に変換するコンバータで、10ビット分解能、10チャンネル：ANI0-ANI9端子の構成になっています。

次にA/Dコンバータの特徴について示します。

10ビット分解能

10チャンネル

逐次比較変換方式

動作電圧： $AV_{REF0} = 4.0 \sim 5.5 \text{ V}$

アナログ入力電圧： $0 \text{ V} \sim AV_{REF0}$

動作モードとして、次の機能があります。

- ・連続セレクト・モード
- ・連続スキャン・モード
- ・ワンショット・スキャン・モード

トリガ・モードとして、次の機能があります。


- ・ソフトウエア・トリガ・モード
- ・外部トリガ・モード（外部1本）
- ・タイマ・トリガ・モード

パワー・フェイル監視機能（変換結果比較機能）

次にブロック図を示します。

★

図11-1 A/Dコンバータのブロック図



11.2 構 成

A/Dコンバータは、次のハードウェアで構成しています。

表11 - 1 A/Dコンバータの構成

項 目	構 成
アナログ入力	10チャンネル (ANI0-ANI9端子)
レジスタ	逐次変換レジスタ (SAR) A/D変換結果レジスタ0-9 (ADA0CR0-ADA0CR9) A/D変換結果レジスタ0H-9H (ADCR0H-ADCR9H) : 上位8ビットだけ読み出し可能
制御レジスタ	A/Dコンバータ・モード・レジスタ0-2 (ADA0M0-ADA0M2) A/Dコンバータ・チャンネル指定レジスタ0 (ADA0S) パワー・フェイル比較しきい値レジスタ (ADA0PFT) パワー・フェイル比較モード・レジスタ (ADA0PFM)

(1) 逐次変換レジスタ (SAR)

★ アナログ入力の電圧値とD/Aコンバータからの出力電圧の値を比較し、その結果を最上位ビット (MSB) から保持するレジスタです。

最下位ビット (LSB) まで保持すると (A/D変換終了) , SARレジスタの内容はADA0CRnレジスタに転送されます。

(2) A/D変換結果レジスタn (ADA0CRn) , A/D変換結果レジスタnH (ADA0CRnH)

ADA0CRnレジスタはA/D変換の結果を格納する16ビットのレジスタです。10本のレジスタで構成されており、A/D変換結果はアナログ入力に対応したADA0CRnレジスタの上位10ビットに格納します (下位6ビットは0に固定) 。

注意 ADA0M0, ADA0Sレジスタに対して書き込み動作を行ったとき、ADA0CRnレジスタの内容は不定になることがあります。変換結果は、変換動作終了後、ADA0M0, ADA0Sレジスタに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。

(3) パワー・フェイル比較しきい値レジスタ (ADA0PFT)

A/D変換結果レジスタnH (ADA0CRnH) と大小比較する場合のしきい値を設定するレジスタです。

ADA0PFTレジスタに設定した8ビット・データとA/D変換結果レジスタの上位8ビット (ADA0CRnH) が比較されます。

(4) サンプル&ホールド回路

サンプル&ホールド回路は、入力回路で選択されたアナログ入力信号をサンプリングし、電圧コンパレータに送ります。また、そのサンプリングしたアナログ入力電圧値をA/D変換中は保持します。

備考 n = 0-9

(5) 電圧コンパレータ

電圧コンパレータは、サンプリングされ保持された電圧値とD/Aコンバータの出力電圧を比較します。

(6) D/Aコンバータ

D/Aコンバータは AV_{REF0} - AV_{SS} 間に接続されており、アナログ入力と比較する電圧を発生します。

(7) ANI0-ANI9端子

A/Dコンバータへの10チャンネルのアナログ入力端子です。A/D変換するアナログ信号を入力します。ADA0Sレジスタでアナログ入力として選択した端子以外は、入力ポートとして使用できます。

- 注意1.** ANI0-ANI9端子入力電圧は規格の範囲内で使用してください。特に AV_{REF0} 以上の電圧が入力されると、そのチャンネルの変換値が不定となり、またほかのチャンネルの変換値にも影響を与えることがあります。
- 2.** アナログ入力 (ANI0-ANI9) 端子は入力ポート (P70-P79) 端子と兼用になっています。ANI0-ANI9のいずれかを選択してA/D変換する場合、変換中にポート7に対する入力命令は実行しないでください。変換分解能が低下することがあります。

(8) AV_{REF0} 端子

A/Dコンバータの基準電圧を入力する端子です。 AV_{REF0} 、 AV_{SS} 間にかかる電圧に基づいて、ANI0-ANI9端子に入力される信号をデジタル信号に変換します。

(9) AV_{SS} 端子

A/Dコンバータのグランド電位端子です。A/Dコンバータを使用しないときでも、常に V_{SS} 端子と同電位で使用してください。

11.3 制御レジスタ

A/Dコンバータは、次に示すレジスタで制御します。

- ・ A/Dコンバータ・モード・レジスタ0, 1, 2 (ADA0M0, ADA0M1, ADA0M2)
- ・ A/Dコンバータ・チャンネル指定レジスタ0 (ADA0S)
- ・ パワー・フェイル比較モード・レジスタ (ADA0PFM)

また、次のレジスタも使用します。

- ・ A/D変換結果レジスタn (ADA0CRn)
- ・ A/D変換結果レジスタnH (ADA0CRnH)
- ・ パワー・フェイル比較しきい値レジスタ (ADA0PFT)

(1) A/Dコンバータ・モード・レジスタ0 (ADA0M0)

動作モードの指定および変換動作の制御を行う8ビットのレジスタです。

8/1ビット単位でリード/ライト可能です。ただし、ビット0はリードのみ可能です。

リセットにより、00Hになります。

リセット時：00H R/W アドレス：FFFFFF200H

	7	6	5	4	3	2	1	0
ADA0M0	ADA0CE	0	ADA0MD1	ADA0MD0	ADA0ETS1	ADA0ETS0	ADA0TMD	ADA0EF

ADA0CE	A/D変換動作の制御	
0	変換動作停止	
1	変換動作許可	

ADA0MD1	ADA0MD0	A/Dコンバータ動作モードを指定
0	0	連続セレクト・モード
0	1	連続スキャン・モード
1	1	ワンショット・スキャン・モード
上記以外		設定禁止

ADA0ETS1	ADA0ETS0	外部トリガ (ADTRG端子) 入力の有効エッジを指定
0	0	エッジ検出なし
0	1	立ち下がりエッジ検出
1	0	立ち上がりエッジ検出
1	1	立ち上がり / 立ち下がり両エッジ検出

ADA0TMD	トリガ・モードを指定
0	ソフトウェア・トリガ・モード
1	外部トリガ・モード / タイマ・トリガ・モード

ADA0EF	A/Dコンバータの状態 (ステータス)
0	A/D変換停止中
1	A/D変換動作中

- 注意 1. ビット0に書き込みを行った場合、書き込みは無視されます。
- 変換動作中 (ADA0CEビット = 1) は、ADA0M1レジスタのADA0FR3-ADA0FR0ビットの変更は禁止です。
 - A/Dコンバータを使用しない場合は、消費電流を小さくするために、ADA0CEビット = 0として動作を停止してください。
 - A/D変換開始直後の最初の入力端子の変換分解能が低下する可能性があります。詳細は11.5(7)AV_{REF0}端子についてを参照してください。
 - サブクロック動作時、かつメイン・クロック停止時のADA0M0レジスタへのアクセスは禁止です。詳細は3.4.10(2) 特定の内蔵周辺I/Oレジスタへのアクセスについてを参照してください。

(2) A/Dコンバータ・モード・レジスタ1 (ADA0M1)

変換時間の指定と制御を行う8ビットのレジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより、00Hになります。

リセット時：00H R/W アドレス：FFFFFF201H

	7	6	5	4	3	2	1	0
ADA0M1	ADA0HS1	ADA0HS0	0	0	ADA0FR3	ADA0FR2	ADA0FR1	ADA0FR0

注意 ビット5, 4には必ず“0”を設定してください。

備考 A/D変換時間の設定例は表11 - 2を参照してください。

表11 - 2 変換モード時の設定例

ADA0HS		ADA0FR3-ADA0FR0				A/D変換時間	f _{xx} = 20 MHz	f _{xx} = 16 MHz	f _{xx} = 4 MHz	A/D安定時間 ^注
1	0	3	2	1	0					
1	x	0	0	0	0	31/f _{xx}	設定禁止	設定禁止	7.75 μs	16/f _{xx}
		0	0	0	1	62/f _{xx}	3.10 μs	3.88 μs	15.50 μs	31/f _{xx}
		0	0	1	0	93/f _{xx}	4.65 μs	5.81 μs	設定禁止	47/f _{xx}
		0	0	1	1	124/f _{xx}	6.20 μs	7.75 μs	設定禁止	50/f _{xx}
		0	1	0	0	155/f _{xx}	7.75 μs	9.69 μs	設定禁止	50/f _{xx}
		0	1	0	1	186/f _{xx}	9.30 μs	11.63 μs	設定禁止	50/f _{xx}
		0	1	1	0	217/f _{xx}	10.85 μs	13.56 μs	設定禁止	50/f _{xx}
		0	1	1	1	248/f _{xx}	12.40 μs	15.50 μs	設定禁止	50/f _{xx}
		1	0	0	0	279/f _{xx}	13.95 μs	設定禁止	設定禁止	50/f _{xx}
		1	0	0	1	310/f _{xx}	15.50 μs	設定禁止	設定禁止	50/f _{xx}
		1	0	1	0	341/f _{xx}	設定禁止	設定禁止	設定禁止	50/f _{xx}
		1	0	1	1	372/f _{xx}	設定禁止	設定禁止	設定禁止	50/f _{xx}
		1	1	0	0	403/f _{xx}	設定禁止	設定禁止	設定禁止	50/f _{xx}
		1	1	0	1	434/f _{xx}	設定禁止	設定禁止	設定禁止	50/f _{xx}
		1	1	1	0	465/f _{xx}	設定禁止	設定禁止	設定禁止	50/f _{xx}
		1	1	1	1	496/f _{xx}	設定禁止	設定禁止	設定禁止	50/f _{xx}

注 A/Dコンバータ安定時間確保のため、ADA0M0レジスタのADA0CEビット：0 1とすると、1回目の変換は上記クロック数を入れたあとに開始されます。

(3) A/Dコンバータ・モード・レジスタ2 (ADA0M2)

ハードウェア・トリガのモードを指定します。

8/1ビット単位でリード/ライト可能です。

リセットにより, 00Hになります。

リセット時 : 00H R/W アドレス : FFFFF203H

	7	6	5	4	3	2	1	0
ADA0M2	0	0	0	0	0	0	ADA0TMD1	ADA0TMD0

ADA0TMD1	ADA0TMD0	ハードウェア・トリガ・モードの指定
0	0	外部トリガ・モード (ADTRG端子の有効エッジ検出時)
0	1	タイマ・トリガ・モード0 (INTTP2CC0割り込み要求発生時)
1	0	タイマ・トリガ・モード1 (INTTP2CC1割り込み要求発生時)
1	1	設定禁止

注意 ビット7-2には必ず“0”を設定してください。

(4) A/Dコンバータ・チャンネル指定レジスタ0 (ADA0S)

A/D変換するアナログ電圧の入力ポートを指定するレジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより, 00Hになります。

リセット時: 00H R/W アドレス: FFFFF202H


	7	6	5	4	3	2	1	0
ADA0S	0	0	0	0	ADA0S3	ADA0S2	ADA0S1	ADA0S0

ADA0S3	ADA0S2	ADA0S1	ADA0S0	セレクト・モード	スキャン・モード
0	0	0	0	ANI0	ANI0
0	0	0	1	ANI1	ANI0, ANI1
0	0	1	0	ANI2	ANI0-ANI2
0	0	1	1	ANI3	ANI0-ANI3
0	1	0	0	ANI4	ANI0-ANI4
0	1	0	1	ANI5	ANI0-ANI5
0	1	1	0	ANI6	ANI0-ANI6
0	1	1	1	ANI7	ANI0-ANI7
1	0	0	0	ANI8	ANI0-ANI8
1	0	0	1	ANI9	ANI0-ANI9
上記以外				設定禁止	

注意 ビット7-4には必ず“0”を設定してください。

(5) A/D変換結果レジスタ_n, nH (ADA0CR_n, ADA0CRnH)

- ★ ADA0CR_nレジスタはA/D変換の結果を格納する16ビットのレジスタです。A/D変換結果はアナログ入力に対応したADA0CR_nレジスタの上位10ビットに格納します（下位6ビットは0に固定）。
ADA0CR_nレジスタは、16ビット単位でリードのみ可能です。また、A/D変換結果の上位8ビットだけ使用する場合、ADA0CRnHレジスタは8ビット単位でリードのみ可能です。
- ★ **注意1.** ADA0M0, ADA0Sレジスタに対して書き込み動作を行ったとき、ADA0CR_nレジスタの内容は不定になることがあります。変換結果は、変換動作終了後、ADA0M0, ADA0Sレジスタに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。
- ★ **2.** サブクロック動作時、かつメイン・クロック停止時のADA0CR_n, ADA0CRnHレジスタへのアクセスは禁止です。詳細は3. 4. 10 (2) 特定の内蔵周辺I/Oレジスタへのアクセスについてを参照してください。



アナログ入力端子 (ANI0-ANI9) に入力されたアナログ入力電圧とA/D変換結果 (A/D変換結果レジスタn (ADA0CRn)) には次式に示す関係があります。

$$ADA0CR = \text{INT} \left(\frac{V_{IN}}{AV_{REF0}} \times 1024 + 0.5 \right)$$

または,

$$\left(ADA0CR - 0.5 \right) \times \frac{AV_{REF0}}{1024} < V_{IN} < \left(ADA0CR + 0.5 \right) \times \frac{AV_{REF0}}{1024}$$

INT () : () 内の値の整数部を返す関数


V_{IN} : アナログ入力電圧

AV_{REF0} : AV_{REF0} 端子電圧

ADA0CR : A/D変換結果レジスタn (ADA0CRn) の値

図11 - 2にアナログ入力電圧とA/D変換結果の関係を示します。

図11 - 2 アナログ入力電圧とA/D変換結果の関係



(6) パワー・フェイル比較モード・レジスタ (ADA0PFM)

ADA0PFMレジスタは、パワー・フェイル比較モードの設定を行う8ビットのレジスタです。
8/1ビット単位でリード/ライト可能です。
リセットにより、00Hになります。

リセット時：00H R/W アドレス：FFFFF204H

	7	6	5	4	3	2	1	0
ADA0PFM	ADA0PFE	ADA0PFC	0	0	0	0	0	0

ADA0PFE	パワー・フェイル比較許可/禁止の選択
0	パワー・フェイル比較禁止
1	パワー・フェイル比較許可

ADA0PFC	パワー・フェイル比較モードの選択
0	ADA0CRn ADA0PFTで割り込み要求信号 (INTAD) を発生
1	ADA0CRn < ADA0PFTで割り込み要求信号 (INTAD) を発生

注意1. セレクト・モードではADA0PFTレジスタに設定した8ビット・データとADA0Sレジスタで指定したADA0CRnHレジスタの値を比較し、結果がADA0PFCビットで設定された条件に一致した場合はADA0CRnレジスタに変換結果を格納しINTAD信号が発生しますが、一致しない場合は割り込みを発生しません。

2. スキャン・モードではADA0PFTレジスタに設定した8ビット・データとADA0CR0Hレジスタを比較し、結果がADA0PFCビットで設定された条件に一致した場合はADA0CR0レジスタに変換結果を格納しINTAD信号を発生させませんが、一致しない場合はINTAD信号を発生させません。また比較結果にかかわらず、比較後はスキャン動作を継続しスキャン終了までADA0CRnレジスタに変換結果は格納されますが、スキャン終了後のINTAD信号は発生しません。

(7) パワー・フェイル比較しきい値レジスタ (ADA0PFT)

- ★ A/D変換結果レジスタnH (ADA0CRnH) と大小比較する場合のしきい値を設定するレジスタです。
ADA0PFTレジスタに設定した8ビット・データとA/D変換結果レジスタの上位8ビット (ADA0CRnH) が比較されます。
ADA0PFTレジスタは8/1ビット単位でリード/ライト可能です。
リセットにより00Hになります。

リセット時：00H R/W アドレス：FFFFF205H

	7	6	5	4	3	2	1	0
ADA0PFT								

11.4 動作

11.4.1 基本動作

A/D変換する動作モード、トリガ・モード、変換時間などをADA0M0, ADA0M1, ADA0M2, ADA0Sレジスタで設定します。ADA0M0レジスタのADA0CEビットをセットすると、ソフトウェア・トリガ・モード時は変換を開始し、外部/タイマ・トリガ・モード時はトリガ待機状態になります。

A/D変換が開始されると選択されたアナログ入力チャンネルに入力されている電圧を、サンプル&ホールド回路でサンプリングします。

一定時間サンプリングを行うとサンプル&ホールド回路はホールド状態となり、入力されたアナログ電圧をA/D変換が終了するまで保持します。

逐次変換レジスタ(SAR)のビット9をセットし、D/Aコンバータの電圧を(1/2)AV_{REF0}にします。

D/Aコンバータの電圧とアナログ入力との電圧差を電圧コンパレータで比較します。もし、アナログ入力(1/2)AV_{REF0}よりも大きければ、SARレジスタのMSBをセットしたままです。また、(1/2)AV_{REF0}よりも小さければMSBをリセットします。

次にSARレジスタのビット8が自動的にセットされ、次の比較に移ります。ここではすでに結果がセットされているビット9の値によって、次に示すようにD/Aコンバータの電圧が選択されます。

・ビット9 = 1 : (3/4)AV_{REF0}

・ビット9 = 0 : (1/4)AV_{REF0}

このD/Aコンバータの電圧とアナログ入力電圧を比較し、その結果でSARレジスタのビット8を次のように操作します。


アナログ入力電圧 D/Aコンバータの電圧 : ビット8 = 1

アナログ入力電圧 D/Aコンバータの電圧 : ビット8 = 0

このような比較をSARレジスタのビット0まで続けます。

10ビットの比較が終了したとき、SARレジスタには有効なデジタルの結果が残り、その値がADA0CRnレジスタに転送され格納されます。同時に、A/D変換終了割り込み要求信号(INTAD)を発生します。

図11-3 A/Dコンバータの基本動作



11.4.2 トリガ・モード

トリガ・モードの設定により、変換動作の開始タイミングの指定を行います。トリガ・モードにはソフトウェア・トリガ・モード、ハードウェア・トリガ・モードがあり、ハードウェア・トリガ・モードでは、タイマ・トリガ・モード0, 1, 外部トリガ・モードの3つがあります。トリガ・モードの設定はADA0M0レジスタのADA0TMDビットで行い、ハードウェア・トリガ・モードの設定はADA0M2レジスタのADA0TMD1, ADA0TMD0ビットで行います。

(1) ソフトウェア・トリガ・モード

ADA0M0レジスタのADA0CEビットを“1”に設定すると、ADA0Sレジスタで指定したアナログ入力（ANI0-ANI9端子）に対し、変換動作を開始します。変換を終了すると、変換結果をADA0CRnレジスタに格納し、同時に、A/D変換終了割り込み要求信号（INTAD）を発生します。

ADA0M0レジスタのADA0MD1, ADA0MD0ビットで設定される動作モードが、連続セレクト/スキャンモードであれば、変換終了後はADA0CEビットを“0”にしないかぎり、次の変換を繰り返し行います。

変換が開始されると、ADA0EFビット = 1（動作中）となります。

変換動作中にADA0M0, ADA0M2, ADA0S, ADA0PFM, ADA0PFTレジスタに書き込みを行った場合、変換は中断され、再度最初から変換を行います。

(2) 外部トリガ・モード

外部トリガ（ADTRG端子）の入力により、ADA0Sレジスタで指定したアナログ入力（ANI0-ANI9端子）に対し、変換動作を開始するモードです。ADA0M0レジスタのADA0ETS1, ADA0ETS0ビットの設定により、外部トリガのエッジ検出（立ち上がり、立ち下がり、立ち上がり/立ち下がりの両エッジ）の指定ができます。ADA0M0レジスタのADA0CEビットをセット（1）設定するとトリガ待機状態となり、外部トリガが入力された後に変換を開始します。

変換を終了すると、変換結果をADA0CRnレジスタに格納し、同時に、A/D変換終了割り込み要求信号（INTAD）を発生し、再びトリガ待機状態になります。

変換が開始されると、ADA0EFビット = 1（動作中）となります。ただし、トリガ待機状態の時はADA0EFビット = 0（停止中）となります。変換動作中に有効なトリガが入力されると、変換は中断され、再度最初から変換を行います。

変換動作中にADA0M0, ADA0M2, ADA0S, ADA0PFM, ADA0PFTレジスタに書き込みを行った場合、変換は中断され、再度トリガ待機状態になります。

(3) タイマ・トリガ・モード

タイマに接続されたキャプチャ/コンペア・レジスタのコンペア一致割り込み要求信号 (INTTP2CC0, INTTP2CC1) により, ADA0Sレジスタで指定したアナログ入力 (ANI0-ANI9端子) に対し, 変換動作を開始するモードです。ADA0M2レジスタのADA0TMD1, ADA0TMD0ビットの設定により, タイマのコンペア一致割り込み要求信号 (INTTP2CC0, INTTP2CC1) のいずれかを指定し, 指定されたコンペア一致割り込み要求信号の立ち上がりエッジで変換を開始します。ADA0M0レジスタのADA0CEビットをセット (1) するとトリガ待機状態となり, タイマのコンペア一致割り込み信号が入力されたあとに変換を開始します。

変換を終了すると, 変換結果をADA0CRnレジスタに格納し, 同時に, A/D変換終了割り込み要求信号 (INTAD) を発生し, 再びトリガ待機状態になります。

変換が開始されると, ADA0EFビット = 1 (動作中) となります。ただし, トリガ待機状態の時はADA0EFビット = 0 (停止中) となります。変換動作中に有効なトリガが入力されると, 変換は中断され, 再度最初から変換を行います。

変換動作中にADA0M0, ADA0M2, ADA0S, ADA0PFM, ADA0PFTレジスタに書き込みを行った場合, 変換は中断され, 再びトリガ待機状態になります。

11.4.3 動作モード

動作モードには, ANI0-ANI9端子を設定するモードとして, 連続セレクト・モード, 連続スキャン・モード, およびワンショット・スキャン・モードの3つがあります。


動作モードはADA0M0レジスタのADA0MD1, ADA0MD0ビットで設定します。

(1) 連続セレクト・モード

ADA0Sレジスタで指定される 1 つのアナログ入力端子の電圧を連続してA/D変換します。

変換結果はアナログ入力端子に対応したADA0CRnレジスタに格納されます。このモードではアナログ入力端子とADA0CRnレジスタは1対1に対応しており, 1回のA/D変換終了ごとにA/D変換終了割り込み要求信号 (INTAD) が発生します。変換終了後はADA0M0レジスタのADA0CEビットを "0" にしないかぎり, 次の変換を繰り返し行います (n = 0-9)。

図11-4 連続セレクト・モード動作タイミング例 (ADA0S = 01H)




(2) 連続スキャン・モード

ANI0端子からADA0Sレジスタで指定したアナログ入力端子まで順に選択し、A/D変換を連続で行います。

A/D変換結果はアナログ入力端子に対応したADA0CRnレジスタに格納されます。ADA0Sレジスタで指定したアナログ入力端子の変換を終了すると、A/D変換終了割り込み要求信号（INTAD）が発生し、ADA0M0レジスタのADA0CEビットを“0”にしないかぎり、再びANI0端子からA/D変換を開始します（n = 0-9）。


図11 - 5 連続スキャン・モード動作タイミング例 (ADA0Sレジスタ = 03H)



(3) ワンショット・スキャン・モード

ANI0端子からADA0Sレジスタで指定したアナログ入力端子まで順に選択し、A/D変換します。A/D変換結果はアナログ入力端子に対応したADA0CRnレジスタに格納されます。ADA0Sレジスタで指定したアナログ入力端子の変換を終了すると、INTAD信号が発生し、A/D変換終了後はA/D変換動作を停止します（n = 0-9）。

図11-6 ワンショット・スキャン・モード動作タイミング例 (ADA0Sレジスタ = 03H)



11.4.4 パワー・フェイル比較モード

ADA0PFM, ADA0PFTレジスタにより, A/D変換終了割り込み要求信号(INTAD)を次のように制御できます。

- ・ ADA0PFEビット = 0の場合, 変換終了ごとにINTAD信号が発生します (通常のA/Dコンバータとして使用)。
- ・ ADA0PFEビット = 1かつADA0PFCビット = 0の場合, 変換終了タイミングでADA0CRnHレジスタと ADA0PFTレジスタの値を比較し, ADA0CR0H = ADA0PFTの場合のみ, INTAD信号が発生します。
- ・ ADA0PFEビット = 1かつADA0PFCビット = 1の場合, 変換終了タイミングでADA0CRnHレジスタと ADA0PFTレジスタの値を比較し, ADA0CR0H < ADA0PFTの場合のみ, INTAD信号が発生します。


備考 n = 0-9

パワー・フェイル比較モードにもANI0-AN9端子を設定するモードとして, 連続セレクト・モード, 連続スキャン・モードの2つがあります。

(1) 連続セレクト・モード

ADA0Sレジスタで指定された1つのアナログ入力端子電圧の変換結果とADA0PFTレジスタの設定値を比較します。パワー・フェイル比較した結果がADA0PFMレジスタのADA0PFCビットで設定された条件に一致した場合, 変換結果をADA0CRnレジスタに格納し, INTAD信号が発生します。一致しない場合, 変換結果をADA0CRnレジスタに格納し, INTAD信号が発生しません。変換終了後はADA0M0レジスタのADA0CEビットを “ 0 ” にしないかぎり, 次の変換を繰り返し行います (n = 0-9)。

図11-7 連続セレクト・モード動作タイミング例 (パワー・フェイル比較時 : ADA0Sレジスタ = 01H)




(2) 連続スキャン・モード

ANI0端子からADA0Sレジスタで指定したアナログ入力端子まで順に選択した変換結果を格納し、チャンネル0のADA0CR0HレジスタとADA0PFTレジスタの設定値を比較します。パワー・フェイル比較した結果がADA0PFMレジスタのADA0PFCビットで設定された条件に一致した場合、変換結果をADA0CR0レジスタに格納し、INTAD信号を発生します。一致しない場合、変換結果をADA0CR0レジスタに格納し、INTAD信号を発生しません。

ADA0CR0レジスタに格納後、ADA0Sレジスタで指定されたアナログ入力端子まで順に変換結果を格納します。変換終了後はADA0M0レジスタのADA0CEビットを“0”にしないかぎり、再びANI0端子から変換を開始します。


図11-8 連続スキャン・モード動作タイミング例 (パワー・フェイル比較時: ADA0Sレジスタ = 03H)



(3) ワンショット・スキャン・モード

ANI0端子からADA0Sレジスタで指定したアナログ入力端子まで順に選択した変換結果を格納し、チャンネル0のADA0CR0HレジスタとADA0PFTレジスタの設定値を比較します。パワー・フェイル比較した結果がADA0PFCビットで設定された条件に一致した場合、変換結果をADA0CR0レジスタに格納し、INTAD信号を発生します。一致しない場合、変換結果をADA0CR0レジスタに格納し、INTAD信号を発生しません。ADA0CR0レジスタに格納後、ADA0Sレジスタで指定されたアナログ入力端子まで順に変換結果を格納します。変換終了後は変換を停止します。ただし、A/D変換動作開始直後、一回目の変換精度が悪化する可能性があります。詳細は、11.5(7) AV_{REF0}端子についてをご覧ください。

図11-9 ワンショット・スキャン・モード動作タイミング例(パワー・フェイル比較時: ADA0Sレジスタ = 03H)



11.5 注意事項

(1) A/Dコンバータ未使用時について

未使用時は、ADA0M0レジスタのADA0CEビット = 0とすることにより消費電力を低減できます。


(2) ANI0-ANI9端子入力範囲について

ANI0-ANI9端子の入力電圧は規格の範囲内で使用してください。ただし、絶対最大定格の範囲内であっても AV_{REF0} 以上、 AV_{SS} 以下の電圧が入力されると、そのチャンネルの変換値が不定となります。また、ほかのチャンネルの変換値にも影響を与えることがあります。

(3) ノイズ対策について

10ビット分解能を保つためには、ANI0-ANI9端子へのノイズに注意する必要があります。アナログ入力源の出力インピーダンスが高いほど影響が大きくなりますので、ノイズを低減するために図11-10のようにコンデンサを外付けすることを推奨します。

図11-10 アナログ入力端子の処理



(4) 兼用入出力について


アナログ入力（ANI0-ANI9）端子はポート端子と兼用になっています。ANI0-ANI9端子のいずれかを選択してA/D変換をする場合、変換中に入力ポートへの読み出し命令、または出力ポートへの書き込み命令を実行しないでください。変換分解能が低下することがあります。

- ★ また、A/D変換中に出力ポートに設定している端子でポートに接続される外部回路の影響で出力電流が変動する場合も、変換分解能が低下することがあります。A/D変換中の端子に隣接する端子へデジタル・パルス印加したりデジタル・パルス出力したりすると、カップリング・ノイズによってA/D変換値が期待どおりに得られないこともあります。したがって、A/D変換中の端子に隣接する端子へのパルス印加またはパルス出力はしないでください。

(5) 割り込み要求フラグ (ADIF) について

ADA0Sレジスタを変更しても、割り込み要求フラグ (ADIF) はクリアされません。したがって、A/D変換中にアナログ入力端子の変更を行った場合、ADA0Sレジスタ書き換え直前に変更前のアナログ入力に対するA/D変換結果および変換終了割り込み要求フラグがセットされる場合があります、ADA0Sレジスタ書き換え直後にADIFフラグを読み出すと、変更後のアナログ入力に対するA/D変換が終了していないにもかかわらずADIFフラグがセットされている場合がありますので注意してください。また、A/D変換を一度停止させて再開する場合は、再開する前にADIFフラグをクリアしてください。


図11 - 11 A/D変換終了割り込み要求発生タイミング



★ (6) 内部等価回路


アナログ入力部の等価回路を次に示します。

図11 - 12 ANIn端子内部等価回路



(7) AV_{REF0}端子について

- (a) AV_{REF0}端子はA/Dコンバータの電源端子を兼用しており、また兼用ポートにも電源を供給しています。したがって、バックアップ電源に切り替えるようなアプリケーションにおいても図11 - 10のように必ずV_{DD}と同じ電位を印加してください。
- (b) AV_{REF0}端子はA/Dコンバータ用の基準電圧端子を兼用しています。したがって、AV_{REF0}端子への供給部のインピーダンス値が高い場合や、電源の電流供給能力が低い場合、変換時に流れる電流（特に変換動作許可ADA0CEビット = 1とした直後）により基準電圧が変動し、変換精度が悪くなるおそれがあります。これを避けるため図11 - 12のようにAV_{REF0}端子とAV_{SS}端子間にコンデンサを接続し変動を抑えるようにすることを推奨します。
- (c) AV_{REF0}端子への供給部に直流抵抗値（ダイオード挿入など）が高いと、A/D変換電流による電圧降下により、変換動作停止時より動作許可時のほうが電圧が低くなる可能性があります。

図11 - 13 AV_{REF0}端子の処理例

(8) ADA0CRnレジスタの読み出しについて

ADA0M0-ADA0M2, ADA0Sレジスタに対して書き込み動作を行ったとき、ADA0CRnレジスタの内容は不定になることがあります。変換結果は、変換動作終了後、ADA0M0-ADA0M2, ADA0Sレジスタに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。

(9) A/D変換結果について

アナログ入力端子および基準電圧入力端子にノイズがのる場合は、ノイズにより不正な変換結果が生じることがあります。この不正な変換結果により、システムに悪影響を与えることを避けるために、ソフトウェア処理が必要です。次にソフトウェア処理の例を示します。

- ・ 複数回のA/D変換結果の平均値をA/D変換結果として使用する。
- ・ 複数回のA/D変換を連続して行い、特異な変換結果が得られた場合、この値を除外した変換結果を使用する。
- ・ システムに異常が発生したと判断されるようなA/D変換結果が得られた場合、ただちに異常処理を行わず、再度異常発生を確認した上で異常処理を行う。

★ (10) スタンバイ・モードについて

A/Dコンバータは、ソフトウェアSTOPモード時に動作が停止するため、変換結果は無効になり消費電力を低減できます。ソフトウェアSTOPモード解除後、再び動作を開始しますが、ソフトウェアSTOPモード解除後のA/D変換結果は無効です。ソフトウェアSTOPモード解除後にA/Dコンバータを使用する場合は、ソフトウェアSTOPモード設定前または解除後にADA0M0.ADA0CEビット = 0に設定してからソフトウェアSTOPモード解除後にADA0CEビット = 1に設定してください。

IDLE1, IDLE2モード, サブクロック動作モードでは動作が保持されるため、消費電力を低減する場合にはADA0M0.ADA0CEビット = 0にしてください。ただし、IDLE1, IDLE2モード期間中は、アナログ入力電圧値が保持できなくなるため、IDLE1, IDLE2モード解除後のA/D変換結果は無効です。また、IDLE1, IDLE2モード設定前のA/D変換結果は有効です。

★ (11) A/D変換のヒステリシス特性について

逐次比較型A/Dコンバータは、内部のサンプル&ホールド用コンデンサにアナログ入力電圧を保持し、そのあとA/D変換を行います。A/D変換が終了したあとも、内部のサンプル&ホールド用コンデンサには、アナログ入力電圧が残っています。このため次のような現象が起きることがあります。

- ・同一チャンネルでA/D変換を実行する場合、以前のA/D変換時よりも高い電圧、または低い電圧に変化していると、変換結果が以前の値に影響されるヒステリシス特性が現れ、同じ電位でも変換結果が異なる。
- ・アナログ入力チャンネルを切り換える場合、1つのA/Dコンバータを用いてA/D変換を行っているため、変換結果が以前のチャンネルの値に影響されるヒステリシス特性が現れ、同じ電位でも変換結果が異なる。

このため、より正確な変換結果を得たい場合は、同一チャンネルで2回連続A/D変換を行い、1回目の変換結果を廃棄してください。

11.6 A/Dコンバータ特性表の読み方

A/Dコンバータに特有な用語について説明します。

(1) 分解能

識別可能な最小アナログ入力電圧、つまり、デジタル出力1ビットあたりのアナログ入力電圧の比率を1LSB (Least Significant Bit) といいます。1LSBのフルスケールに対する比率を%FSR (Full Scale Range) で表します。%FSRとは変換可能なアナログ入力電圧範囲に対する比率を百分率で表したもので分解能に関係なく次のような式になります。

$$\begin{aligned} 1\%FSR &= (\text{変換可能なアナログ入力電圧の最大値} - \text{変換可能なアナログ入力電圧の最小値}) / 100 \\ &= (AV_{REF0} - 0) / 100 \\ &= AV_{REF0} / 100 \end{aligned}$$

分解能10ビットのとき、1LSBは次のようになります。

$$\begin{aligned} 1LSB &= 1/2^{10} = 1/1024 \\ &= 0.098 \%FSR \end{aligned}$$

精度は分解能とは関係なく、総合誤差によって決まります。


(2) 総合誤差

実測値と理論値との差の最大値を指しています。

ゼロスケール誤差、フルスケール誤差、直線性誤差、およびそれらの組み合わせから生じる誤差を総合した誤差を表しています。

なお、特性表の総合誤差には量子化誤差は含まれていません。

図11 - 14 総合誤差




(3) 量子化誤差

アナログ値をデジタル値に変換するとき、必然的に生じる $\pm 1/2\text{LSB}$ の誤差です。A/Dコンバータでは、 $\pm 1/2\text{LSB}$ の範囲にあるアナログ入力電圧は、同じデジタル・コードに変換されるため、量子化誤差を避けることはできません。

なお、特性表の総合誤差には含まれていません。


図11 - 15 量子化誤差



(4) ゼロスケール誤差

デジタル出力が0.....000から0.....001に変化するときの、アナログ入力電圧の実測値と理論値 ($1/2\text{LSB}$) との差を表します。


図11 - 16 ゼロスケール誤差



(5) フルスケール誤差

デジタル出力が1.....110から1.....111に変化するときの、アナログ入力電圧の実測値と理論値（フルスケール - 3/2LSB）との差を表します。


図11 - 17 フルスケール誤差



(6) 微分直線性誤差

理想的にはあるコードを出力する幅は1LSBですが、あるコードを出力する幅の実測値と理想値との差を表します。


図11 - 18 微分直線性誤差



(7) 積分直線性誤差

変換特性が、理想的な直線関係からはずれている程度を指します。ゼロスケール誤差、フルスケール誤差を0としたときの、実測値と理想直線との差の最大値を表します。

図11 - 19 積分直線性誤差




(8) 変換時間

アナログ入力電圧が与えられてから、デジタル出力が得られるまでの時間を表します。特性表の変換時間にはサンプリング時間が含まれています。

(9) サンプリング時間

アナログ電圧をサンプル&ホールド回路に取り込むため、アナログ・スイッチがオンしている時間です。

図11 - 20 サンプリング時間



第 12 章 アシクロナス・シリアル・インタフェース A(UARTA)

V850ES/FE2 は、アシクロナス・シリアル・インタフェース A (UARTA) を搭載しています。

表 12 - 1 に各製品のチャンネル数を示します。

表 12 - 1 アシクロナス・シリアル・インタフェース A のチャンネル数

製品	チャンネル数
μ PD703230	2 チャンネル (UARTA0, UARTA1)
μ PD703231	
μ PD70F3231	

12.1 特 徴

転送速度 300 bps ~ 312.5 kbps (内部システム・クロック 20 MHz, 専用ポー・レート・ジェネレータ使用)

全二重通信 UARTA 受信データ・レジスタ n (UAnRX) 内蔵

UARTA 送信データ・レジスタ n (UAnTX) 内蔵

2 端子構成 TXDAn: 送信データの出力端子

RXDAn: 受信データの入力端子

受信エラー検出機能

- ・パリティ・エラー
- ・フレーミング・エラー
- ・オーバラン・エラー

割り込みソース: 2 種類

- ・受信完了割り込み (INTUAnR) : 受信許可状態において, 3 種類の受信エラーの論理和で割り込みを発生または, シリアル転送完了後, シフト・レジスタから受信バッファ・レジスタ n へ受信データを転送すると発生
- ・送信許可割り込み (INTUAnT) : 送信許可状態において, 送信バッファ・レジスタからシフト・レジスタへ送信データを転送すると発生

キャラクタ長: 7, 8 ビット

パリティ機能: 奇数, 偶数, 0, なし

送信ストップ・ビット: 1, 2 ビット

専用ポー・レート・ジェネレータ内蔵

MSB/LSB ファースト転送選択可能

送受信データの反転動作が可能

LIN (Local Interconnect Network) 通信フォーマットにおける SBF (Sync Break Field) 送信は 13-20 ビットまで選択可能

LIN 通信フォーマットにおける SBF 受信は 11 ビット以上認識可能

SBF 受信フラグあり

備考 n = 0, 1

12.2 構成

UARTA は、次のハードウェアで構成されています。

表 12-2 UARTA0, UARTA1 の構成

項目	構成
レジスタ	UARTAn 受信シフト・レジスタ UARTAn 受信データ・レジスタ (UAnRX) UARTAn 送信シフト・レジスタ UARTAn 送信データ・レジスタ (UAnTX)
受信データ入力	2 本 (RXDAn)
送信データ出力	2 本 (TXDAn)
ポー・レート・クロック ^注 入力	1 本 (ASCKA0)
制御レジスタ	UARTAn 制御レジスタ 0-2 (UAnCTL0-UAnCTL2) UARTAn オプション制御レジスタ 0 (UAnOPT0) UARTAn 状態レジスタ (UAnSTR)

注 ポー・レート・クロックの入力は UARTA0 のみ対応しています。


備考 n = 0, 1

アシクロナス・シリアル・インタフェース A (UARTA) の端子は、ポート端子と兼用になっています。兼用機能の設定方法については、第4章 ポート機能のレジスタ説明を参照してください。

表 12-3 アシクロナス・シリアル・インタフェース A 端子一覧

端子名	兼用端子	入出力	機能
RXDA0	P31/INTP7	入力	シリアル受信データ入力 (UARTA0)
RXDA1	P91/KR7		シリアル受信データ入力 (UARTA1)
TXDA0	P30	出力	シリアル送信データ出力 (UARTA0)
TXDA1	P90/KR6		シリアル送信データ出力 (UARTA1)
ASCKA0	P32/TIP00/TOP00	入力	UARTA0 のポー・レート・クロック入力

図 12-1 アシクロナス・シリアル・インタフェース A のブロック図



(1) UARTAn 制御レジスタ 0 (UAnCTL0)

UAnCTL0 レジスタは、アシクロナス・シリアル・インタフェース A の動作を指定する 8 ビット・レジスタです。

(2) UARTAn 制御レジスタ 1 (UAnCTL1)

UAnCTL1 レジスタは、アシクロナス・シリアル・インタフェース A の入力クロックを選択する 8 ビット・レジスタです。

(3) UARTAn 制御レジスタ 2 (UAnCTL2)

UAnCTL2 レジスタは、アシクロナス・シリアル・インタフェース A のボー・レートを制御する 8 ビット・レジスタです。

(4) UARTAn オプション制御レジスタ 0 (UAnOPT0)

UAnOPT0 レジスタは、アシクロナス・シリアル・インタフェース A のシリアル転送を制御する 8 ビット・レジスタです。

(5) UARTAn 状態レジスタ (UAnSTR)

UAnSTR レジスタは、受信エラー発生時のエラー内容を示すフラグの集合レジスタです。受信エラーの各フラグは受信エラー発生時にセット (1) され、UAnSTR レジスタの読み出しによってリセット (0) されません。

(6) UARTAn 受信シフト・レジスタ

RXDAn 端子に入力されたシリアル・データをパラレル・データに変換するシフト・レジスタです。1 バイト分データを受信し、ストップ・ビットを検出すると、受信データを UAnRX レジスタへ転送します。

このレジスタを直接操作することはできません。

(7) UARTAn 受信データ・レジスタ (UAnRX)

UAnRX レジスタは、受信データを保持する 8 ビットのバッファ・レジスタです。7 キャラクタの受信では上位ビットには 0 が格納されます (LSB ファースト受信時)。

受信許可状態中は、受信データは 1 フレーム分のシフト・イン処理終了に同期して UARTAn 受信シフト・レジスタから UAnRX レジスタに転送されます。

また、UAnRX レジスタへの転送により、受信完了割り込み要求信号 (INTUAnR) が発生します。

(8) UARTAn 送信シフト・レジスタ

送信シフト・レジスタは、UAnTX レジスタから転送されたパラレル・データをシリアル・データに変換するシフト・レジスタです。

UAnTX レジスタから 1 バイト分のデータが転送されると、シフト・レジスタのデータを TXDAn 端子から出力します。

このレジスタは直接操作することはできません。

(9) UARTAn 送信データ・レジスタ (UAnTX)

UAnTX レジスタは、8 ビットの送信データ用バッファです。UAnTX レジスタへ送信データを書き込むことにより、送信動作が開始されます。UAnTX レジスタにデータの書き込みが可能になる (UAnTX レジスタから UARTAn 送信シフト・レジスタに 1 フレーム分のデータが転送される) と、送信許可割り込み要求信号 (INTUAnT) を発生します。

12.3 制御レジスタ

(1) UARTAn 制御レジスタ 0 (UAnCTL0)

UAnCTL0 レジスタは、UARTAn シリアル転送動作を制御する 8 ビットのレジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 10H になります。

(1/2)

リセット時 : 10H R/W アドレス : UA0CTL0: FFFFFFFA00H, UA1CTL0: FFFFFFFA10H								
	7	6	5	4	3	2	1	0
UAnCTL0 (n = 0, 1)	UAnPWR	UAnTXE	UAnRXE	UAnDIR	UAnPS1	UAnPS0	UAnCL	UAnSL
	UAnPWR	UARTAn の動作の制御						
	0	クロック動作禁止 (UARTAn を非同期にリセット)						
	1	クロック動作許可						
	UAnPWR ビットにより、動作クロックの制御と UARTAn の非同期リセットを行います。UAnPWR ビットを “0” にすると、TXDAn 端子の出力はハイ・レベルに固定されます。							
	UAnTXE	送信動作許可						
	0	送信動作停止						
	1	送信動作許可						
★	UAnOPT0 レジスタの UAnTDL ビットが “0” のとき、UAnTXE ビットを “0” にすると、TXDAn 端子の出力をハイ・レベルに固定します。 UAnOPT0 レジスタの UAnTDL ビットが “1” のとき、UAnTXE ビットを “0” にすると、TXDAn 端子の出力をロウ・レベルに固定します UAnTXE ビットは動作クロックにより同期化処理されるため、送信ユニットを初期化する場合は、UAnTXE ビットを “0” から “1” に設定し、2クロック後、送信動作許可状態になります。 UAnPWR ビット = 0 のとき UAnTXE ビットに書き込んだ値は無視されます。							
	UAnRXE	受信動作許可						
	0	受信動作停止						
	1	受信動作許可						
	UAnRXE ビットを “0” にすると、受信動作を停止します。そのため規定のデータが転送されても受信完了割り込みは出力されず、UAnRX レジスタは更新されません。 UAnRXE ビットは動作クロックにより同期化処理されるため、受信ユニットを初期化する場合は、UAnRXE ビットを “0” から “1” に設定したあと 2クロック後、受信動作許可状態になります。 UAnPWR ビット = 0 のとき UAnRXE ビットに書き込んだ値は無視されます。							

UAnDIR	転送方向モード (MSB/LSB) 選択
0	MSB ファースト
1	LSB ファースト

・UAnPWR ビット = 0 ,または UAnTXE ビット = UAnRXE ビット = 0 の場合のみ書き換え可能です。
 ・LIN のフォーマットで送信受信を行う場合は , UA0DIR ビットは “ 1 ” に設定してください。

UAnPS1	UAnPS0	送信時のパリティ選択	受信時のパリティ選択
0	0	パリティを出力しない	パリティなしで受信
0	1	0 パリティを出力	0 パリティとして受信
1	0	奇数パリティを出力	奇数パリティとして判定を行う
1	1	偶数パリティを出力	偶数パリティとして判定を行う

・UAnPWR ビット = 0 ,または UAnTXE ビット = UAnRXE ビット = 0 の場合のみ書き換え可能です。
 ・受信時に「0 パリティとして受信」を選択した場合 , パリティ判定を行いません。
 したがって , UAnSTR レジスタの UAnPE ビットはセットされないため , パリティ・エラーでのエラー割り込みも発生しません。
 ・LIN のフォーマットで送受信を行う場合 , UAnPS1, UAnPS0 ビットは “ 00 ” に設定してください。

UAnCL	送受信データ 1 フレームのデータ・キャラクタ長指定
0	7 ビット
1	8 ビット

・UAnPWR ビット = 0 ,または UAnTXE ビット = UAnRXE ビット = 0 の場合のみ書き換え可能です。
 ・LIN のフォーマットで送信受信を行う場合は , UA0CL ビットは “ 1 ” に設定してください。

UAnSL	送信データのストップ・ビット長指定
0	1 ビット
1	2 ビット

UAnPWR ビット = 0 ,または UAnTXE ビット = UAnRXE ビット = 0 の場合のみ書き換え可能です。

備考 パリティについての詳細は , 12.5.9 パリティの種類と動作を参照してください。

(2) UARTAn 制御レジスタ 1 (UAnCTL1)

UAnCTL1 レジスタは、UARTAn のクロックを選択するための 8 ビットのレジスタです。

8 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

リセット時：00H R/W アドレス：UA0CTL1: FFFFFFFA01H, UA1CTL1: FFFFFFFA11H

	7	6	5	4	3	2	1	0
UAnCTL1 (n = 0, 1)	0	0	0	0	UAnCKS3	UAnCKS2	UAnCKS1	UAnCKS0

UAnCKS3	UAnCKS2	UAnCKS1	UAnCKS0	基本クロック (f _{CLK}) の選択
0	0	0	0	f _{xx}
0	0	0	1	f _{xx} /2
0	0	1	0	f _{xx} /4
0	0	1	1	f _{xx} /8
0	1	0	0	f _{xx} /16
0	1	0	1	f _{xx} /32
0	1	1	0	f _{xx} /64
0	1	1	1	f _{xx} /128
1	0	0	0	f _{xx} /256
1	0	0	1	f _{xx} /512
1	0	1	0	f _{xx} /1024
1	0	1	1	外部クロック [※] (ASCKA0 端子)
上記以外				設定禁止

注 UARTA0 の場合のみ ASCKA0 端子を使用できます。UARTA1 では設定禁止です。

注意 UAnCTL0 レジスタの UAnPWR ビット = 0 の場合のみ書き換え可能です。

(3) UARTAn 制御レジスタ 2 (UAnCTL2)

UAnCTL2 レジスタは、UARTAn のボー・レート (シリアル転送スピード) クロックを選択するための 8 ビットのレジスタです。

8 ビット単位でリード/ライト可能です。

リセットにより FFH になります。

リセット時 : FFH R/W アドレス : UA0CTL2: FFFFFFFA02H, UA1CTL2: FFFFFFFA12H

	7	6	5	4	3	2	1	0	
UAnCTL2	UAnBRS7	UAnBRS6	UAnBRS5	UAnBRS4	UAnBRS3	UAnBRS2	UAnBRS1	UAnBRS0	

(n = 0, 1)

UAnBRS7	UAnBRS6	UAnBRS5	UAnBRS4	UAnBRS3	UAnBRS2	UAnBRS1	UAnBRS0	規定値 (k)	シリアル・クロック
0	0	0	0	0	0	×	×	×	設定禁止
0	0	0	0	0	1	0	0	4	f _{XCLK} /4
0	0	0	0	0	1	0	1	5	f _{XCLK} /5
0	0	0	0	0	1	1	0	6	f _{XCLK} /6
:	:	:	:	:	:	:	:	:	:
1	1	1	1	1	1	0	0	252	f _{XCLK} /252
1	1	1	1	1	1	0	1	253	f _{XCLK} /253
1	1	0	1	1	1	1	0	254	f _{XCLK} /254
1	1	1	1	1	1	1	1	255	f _{XCLK} /255

注意 1. UAnCTL0 レジスタの UAnPWR ビット = 0, または UAnTXE ビット = UAnRXE ビット = 0 の場合のみ書き換え可能です。

2. シリアル・クロックをさらに 1/2 分周したものがボー・レートとなります。

備考 1. f_{XCLK} は、UAnCTL1 レジスタで選択した基本クロックの周波数です。f_{XCLK} の設定例は表 13 - 6 ボー・レート・ジェネレータ設定データを参照してください。

2. ×: 任意

(4) UARTAn オプション制御レジスタ 0 (UAnOPT0)

UAnOPT0 レジスタは、UARTAn のシリアル転送動作を制御する 8 ビットのレジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 14H になります。

(1/2)

リセット時：14H R/W アドレス： UA0OPT0: FFFFFFFA03H, UA1OPT0: FFFFFFFA13H

	7	6	5	4	3	2	1	0
UAnOPT0 (n = 0, 1)	UAnSFR	UAnSRT	UAnSTT	UAnSLS2	UAnSLS1	UAnSLS0	UAnTDL	UAnRDL

UAnSFR	SBF 受信フラグ
0	UAnCTL0 レジスタの UAnPWR ビット = UAnRXE ビット = 0 に設定したとき。または SBF 受信正常終了したとき。
1	SBF 受信中
<ul style="list-style-type: none"> ・ LIN 通信での SBF (Sync Brake Field) を受信していることを判断します。 ・ SBF 受信エラー時に、UAnSFR ビットは “ 1 ” を保持し、そのあと再度 SBF 受信を開始します。 ・ UAnSFR はリードのみ可能です。 	

UAnSRT	SBF 受信トリガ
0	
1	SBF 受信トリガ
<ul style="list-style-type: none"> ・ LIN 通信での SBF の受信トリガ・ビットであり、読み出した場合、常に “ 0 ” が読み出されます。SBF を受信する場合、UAnSRT ビットをセット (1) し SBF 受信可能状態にしてください。 ・ UAnCTL0 レジスタの UAnPWR ビット = UAnRXE ビット = 1 としてから UAnSRT ビットを設定してください。 	

UAnSTT	SBF 送信トリガ
0	
1	SBF 送信トリガ
<ul style="list-style-type: none"> ・ LIN 通信での SBF の送信トリガ・ビットであり、読み出した場合、常に “ 0 ” が読み出されます。 ・ UAnCTL0 レジスタの UAnPWR ビット = UAnTXE ビット = 1 としてから UAnSTT ビットを設定してください。 	

UAnSLS2	UAnSLS1	UAnSLS0	SBF 長選択
1	0	1	13 ビット長で出力 (リセット値)
1	1	0	14 ビット長で出力
1	1	1	15 ビット長で出力
0	0	0	16 ビット長で出力
0	0	1	17 ビット長で出力
0	1	0	18 ビット長で出力
0	1	1	19 ビット長で出力
1	0	0	20 ビット長で出力

UAnCTL0 レジスタの UAnPWR ビット = 0 または UAnCTL0 レジスタの UAnTXE ビット = 0 のとき設定できます。

UAnTDL	送信データ・レベル・制御ビット
0	転送データ通常出力
1	転送データ反転出力

- ・ UAnTDL ビットにより TXDAn 端子の値を反転できます。
- ・ UAnCTL0 レジスタの UAnPWR ビット = 0 または UAnCTL0 レジスタの UAnTXE ビット = 0 のとき設定できます。

UAnRDL	受信データ・レベル・制御ビット
0	転送データ通常入力
1	転送データ反転入力

- ・ UAnRDL ビットにより RXDAn 端子の値を反転できます。
- ・ UAnCTL0 レジスタの UAnPWR ビット = 0 または UAnCTL0 レジスタの UAnRXE ビット = 0 のとき設定できます。

備考 パリティについての詳細は、12.5.9 **パリティの種類と動作**を参照してください。

(5) UARTAn 状態レジスタ (UAnSTR)

UAnSTR レジスタは、UARTAn の転送状態と受信エラー内容を示す 8 ビットのレジスタです。

8/1 ビット単位でリード/ライト可能ですが、UAnTSF ビットはリードのみ可能で、UAnPE、UAnFE、UAnOVE ビットについてはリード/ライト可能ですが、“0”ライトによるクリアのみ可能で、“1”ライトによるセット動作はできません (“1”をライトした場合には、保持状態となります)。

次に初期化条件を示します。

レジスタ/ビット	初期化条件
UAnSTR レジスタ	<ul style="list-style-type: none"> ・ リセット入力 ・ UAnCTL0 レジスタの UAnPWR ビット = 0
UAnTSF ビット	<ul style="list-style-type: none"> ・ UAnCTL0 レジスタの UAnTXE ビット = 0
UAnPE, UAnFE, UAnOVE ビット	<ul style="list-style-type: none"> ・ 0 の書き込み ・ UAnCTL0 レジスタの UAnRXE ビット = 0

リセット時 : 00H R/W アドレス : UA0STR: FFFFA04H, UA1STR: FFFFA14H

	7	6	5	4	3	2	1	0
UAnSTR (n = 0, 1)	UAnTSF	0	0	0	0	UAnPE	UAnFE	UAnOVE

UAnTSF	転送状態フラグ
0	<ul style="list-style-type: none"> UAnCTL0 レジスタの UAnPWR ビット = 0, または UAnCTL0 レジスタの UAnTXE ビット = 0 に設定したとき 転送完了後に, UAnTX に次のデータ転送がなかったとき
1	UAnTX レジスタへの書き込み

連続送信を行っている場合には UAnTSF ビットは常に “1” になっています。
送信ユニットの初期化を行う場合には, UAnTSF ビット = 0 になっていることを確認してから初期化を行ってください。UAnTSF ビット = 1 の状態で初期化を行った場合の送信データは保証できません。

UAnPE	パリティ・エラー・フラグ
0	<ul style="list-style-type: none"> UAnCTL0 レジスタの UAnPWR ビット = 0, または UAnCTL0 レジスタの UAnRXE ビット = 0 に設定したとき “0” をライトしたとき
1	受信時, データのパリティとパリティ・ビットが一致しないとき

・ UAnPE ビットの動作は, UAnCTL0 レジスタの UAnPS1, UAnPS0 ビットの設定により左右されます。
・ UAnPE ビットはリード/ライト可能となっていますが, “0” ライトによるクリアのみ可能で, “1” ライトによるセット動作はできません。“1” をライトした場合, 状態保持となります。

UAnFE	フレーミング・エラー・フラグ
0	<ul style="list-style-type: none"> UAnCTL0 レジスタの UAnPWR ビット = 0, または UAnCTL0 レジスタの UAnRXE ビット = 0 に設定したとき “0” をライトしたとき
1	受信時, ストップ・ビットが検出されないとき

・ 受信データのストップ・ビットは, UAnCTL0 レジスタの UAnSL ビットの値に関わらず, 最初の 1 ビットのみチェックします。
・ UAnFE ビットはリード/ライト可能となっていますが, “0” ライトによるクリアのみ可能で, “1” ライトによるセット動作はできません。“1” をライトした場合, 状態保持となります。

UAnOVE	オーバラン・エラー・フラグ
0	<ul style="list-style-type: none"> UAnCTL0 レジスタの UAnPWR ビット = 0, または UAnCTL0 レジスタの UAnRXE ビット = 0 に設定したとき “0” をライトしたとき
1	UAnRX レジスタに受信データがセットされ, それを読み出す前に次の受信動作が完了したとき

・ オーバラン・エラーが発生したとき, 次の受信データは受信バッファに書き込まれず, データは破棄されます。
・ UAnOVE ビットはリード/ライト可能となっていますが, “0” ライトによるクリアのみ可能で, “1” ライトによるセット動作はできません。“1” をライトした場合, 状態保持となります。

(6) UARTAn 受信データ・レジスタ (UAnRX)

UAnRX レジスタは、受信シフト・レジスタで変換したパラレル・データを格納するための8ビット・バッファ・レジスタです。


1バイト・データの受信完了により受信シフト・レジスタに格納したデータを UAnRX レジスタに転送します。

データ長を7ビットに指定した場合 LSB ファースト受信時、受信データは UAnRX レジスタのビット6-0に転送され、MSB は必ず“0”になります。MSB ファースト受信時受信データは UAnRX レジスタのビット7-1に転送され LSB は必ず“0”になります。

オーバラン・エラー (UAnOVE) が発生した場合は、そのときの受信データは UAnRX レジスタに転送されません。

8ビット単位でリードのみ可能です。

リセット以外に、UAnCTL0 レジスタの UAnPWR ビット = 0 によっても UAnRX レジスタは FFH になります。




(7) UARTAn 送信データ・レジスタ (UAnTX)

UAnTX レジスタは、送信データを設定するための8ビット・レジスタです。

8ビット単位でリード/ライト可能です。

リセット入力により FFH になります。



12.4 割り込み要求信号

UARTAn からは次の 2 種類の割り込み要求信号を発生します。

- ・受信完了割り込み要求信号 (INTUAnR)
- ・送信許可割り込み要求信号 (INTUAnT)

これら 2 種類の割り込み要求信号のデフォルト優先順位は、受信完了割り込み要求信号の方が高く、送信許可割り込み要求信号の方が低くなっています。

表 12 - 4 発生する割り込みとデフォルト優先順位

割り込み	優先順位
受信完了	高
送信許可	低

(1) 受信完了割り込み要求信号 (INTUAnR)

受信許可状態中で、受信シフト・レジスタにデータがシフト・インされ UAnRX レジスタに転送されると受信完了割り込み要求信号が発生します。

- ★ 受信完了割り込み要求信号は、受信エラーが起こった場合にも発生しますので、受信完了割り込み要求信号を受け付け、データを読み出すときに、UAnSTR レジスタも読み出して受信結果がエラーでないか確認してください。

受信禁止状態中は、受信完了割り込み要求信号は発生しません。

(2) 送信許可割り込み要求信号 (INTUAnT)

送信許可状態で、UAnTX レジスタから UARTAn 送信シフト・レジスタへ送信データが転送されると送信許可割り込み要求信号を発生します。

12.5 動作

12.5.1 データ・フォーマット

全二重シリアル・データの送受信を行います。

送受信データのフォーマットは、図 12-2 に示すとおり、スタート・ビット、キャラクタ・ビット、パリティ・ビット、ストップ・ビットで1データ・フレームを構成します。

1データ・フレーム内のキャラクタ・ビット長の指定、パリティ選択、ストップ・ビット長の指定、MSB/LSBファーストの転送指定は、UAnCTL0 レジスタによって行います。

また、UAnOPT0 レジスタの UAnTDL ビットで TXDAn 端子の UART 出力 / 反転出力の制御を行います。

- ・スタート・ビット 1ビット
- ・キャラクタ・ビット ... 7ビット/8ビット
- ・パリティ・ビット 偶数パリティ / 奇数パリティ / 0パリティ / パリティなし
- ・ストップ・ビット 1ビット/2ビット

図 12-2 UARTA の送受信データのフォーマット (1/2)






図 12 - 2 UARTA の送受信データのフォーマット (2/2)

(d) 7 ビット・データ長, LSB ファースト, 奇数パリティ, 2 ストップ・ビット, 転送データ: 36H



(e) 8 ビット・データ長, LSB ファースト, パリティなし, 1 ストップ・ビット, 転送データ: 87H



12.5.2 SBF 送信 / 受信フォーマット

V850ES/FE2 には LIN (Local Interconnect Network) 機能として使用するために、SBF (Synch Break Field) 送信 / 受信制御機能があります。

- ★ **備考** LIN とは、Local Interconnect Network の略称で、車載ネットワークのコストダウンを目的とする低速 (1~20 kbps) のシリアル通信プロトコルです。
- LIN の通信はシングル・マスタ通信で、1 つのマスタに対し最大 15 のスレーブが接続可能です。
- LIN のスレーブは、スイッチ、アクチュエータ、センサなどの制御に使用され、これらが LIN のネットワークを介して LIN のマスタに接続されます。
- LIN のマスタは通常、CAN (Controller Area Network) などのネットワークに接続されます。
- また、LIN バスはシングル・ワイヤ方式で、ISO9141 に準拠したトランシーバを介して各ノードが接続されます。
- LIN のプロトコルでは、マスタはフレームにボー・レート情報をつけて送信し、スレーブはこれを受信してマスタとのボー・レート誤差を補正します。このため、スレーブのボー・レート誤差が $\pm 15\%$ 以下であれば、通信可能です。

図 12-3 LIN の送信操作概略





図 12 - 4 LIN の受信操作概略




12.5.3 SBF 送信

UAnCTL0 レジスタの UAnPWR ビット = UAnTXE ビット = 1 にすると送信許可状態となり、SBF 送信トリガ (UAnOPT0 レジスタの UAnSTT ビット) をセット (1) することにより SBF 送信動作は起動します。

そのあと UAnOPT0 レジスタの UAnSLS2-UAnSLS0 ビットで指定された 13 ビットから 20 ビット分までの幅のロウ・レベルを出力します。SBF 送信開始時には送信許可割り込み要求信号 (INTUAnT) を発生します。SBF 送信を終了したあと、UAnSTT ビットは自動的にクリアされます。そのあと、UART 送信モードに戻ります。

次に送信するデータを UAnTX レジスタに書き込み、あるいは SBF 送信トリガ (UAnSTT ビット) をセットするまで、送信動作は中断します。

図 12 - 5 SBF 送信



12.5.4 SBF 受信

UAnCTL0 レジスタの UAnPWR ビット = 1 にして、次に、UAnCTL0 レジスタの UAnRX ビット = 1 にすることにより、受信待ち状態になります。

SBF 受信トリガ (UAnOPT0 レジスタの UAnSRT ビット) をセット (1) することで、SBF 受信待ち状態になります。


SBF 受信待ち状態は UART の受信待ち状態と同じく RXDAn 端子をモニタし、スタート・ビットの検出を行います。

スタート・ビットを検出したら、受信動作を開始し、設定されたボー・レートにあわせて、内蔵カウンタをカウント・アップします。

ストップ・ビットを受信したら、SBF の幅が 11 ビット長以上の場合、正常処理として、受信完了割り込み要求信号 (INTUAnR) を発生します。UAnOPT0 レジスタの UAnSRF ビットは自動的にクリアされ、SBF 受信を終了します。UAnSTR レジスタの UAnOVE, UAnPE, UAnFE ビットの各エラー検出は抑制され UART 通信のエラー検出処理は行われません。また、UARTAn 受信シフト・レジスタと UAnRX レジスタのデータの転送も行われず、初期値の FFH を保持します。SBF の幅が 10 ビット長以下の場合、エラー処理として、割り込みを出さずに受信を終了し、再び SBF 受信モードに戻ります。その際 UAnSRF ビットはクリアされません。

- ★ 注意 1. データ受信中に、SBF が送信されてきた場合には、フレーミング・エラーとなります。
- ★ 2. SBF 受信トリガ・ビット(UAnSRT), SBF 送信トリガ・ビット(UAnSTT)は、SBF 受信中(UAnSRF = 1) にセット (1) しないでください。

図 12 - 6 SBF 受信



12.5.5 UART 送信

UAnCTL0 レジスタの UAnPWR ビット = 1 とすることにより、TXDAn 端子からハイ・レベルを出力します。


次に、UAnCTL0 レジスタの UAnTXE ビット = 1 にすると送信許可状態となり、UAnTX レジスタに送信データを書き込むことにより送信動作は起動します。スタート・ビット、パリティ・ビット、ストップ・ビットは自動的に付加します。

送信動作の開始により、UAnTX レジスタ内のデータを UARTAn 送信シフト・レジスタへ転送します。

★ UAnTX レジスタのデータを UARTAn 送信シフト・レジスタに転送完了したタイミングで、送信許可割り込み要求信号 (INTUAnT) を発生し、そのあと UARTAn 送信シフト・レジスタは LSB より順次、TXDAn 端子に出力します。INTUAnT 信号が発生することで、UAnTX レジスタに次の転送データの書き込みが可能になります。

次に送信するデータを転送中に UAnTX レジスタに書き込むことにより、連続で送信が可能となります。

図 12 - 7 UART 送信



12.5.6 連続送信の手順説明

UARTAn は UARTAn 送信シフト・レジスタがシフト動作を開始した時点で、次の送信データを UAnTX レジスタへ書き込むことができます。UARTAn 送信シフト・レジスタへの転送タイミングは、送信許可割り込み要求信号 (INTUAnT) で判断できます。INTUAnT 信号により 1 データ・フレーム送信後の割り込み処理時でも絶え間なく送信することが可能となり、効率的な通信レートを実現できます。

連続送信時には、送信データを UAnTX レジスタに書き込み後、UARTAn 送信シフト・レジスタに転送され、送信要求割り込み信号 (INTUAnT) が発生するまで、次の送信データを UAnTX レジスタに書き込まないようにしてください。送信要求割り込み信号発生以前に UAnTX レジスタに値を書き込むと以前に設定した送信データが最新の送信データに上書きされてしまいます。

注意 連続送信実行中(UAnTSF ビットが“1”)は、送信ユニットのレジスタ設定を変更しないでください。設定を変更する場合は、連続送信を停止し UAnTSF ビットが“0”であることを確認してください。UAnTSF ビットが“1”のときに設定を変更した場合の送信データの保証はできません。

★ 連続送信の場合、ストップ・ビットから次のスタート・ビットまでの通信レートが通常より動作クロックの 2 クロック分伸びます。

図 12 - 8 連続転送の処理フロー





図 12 - 9 連続転送動作のタイミング



12.5.7 UART 受信

UAnCTL0 レジスタの UAnPWR ビット = 1 にして、次に UAnCTL0 レジスタの UAnRX ビット = 1 にすることにより、受信待ち状態になります。受信待ち状態では、RXDAn 端子をモニタし、スタート・ビットの検出を行います。


なおスタート・ビットの認識には 2 段階の検出ルーチンを取ります。

- ★ まず RXDAn 端子の立ち下がりを検出するとサンプリングを開始します。スタート・ビットのサンプリングポイントで RXDAn 端子がロウ・レベルであれば、スタート・ビットと認識します。スタート・ビットが認識されたら、受信動作を開始し、設定されたボー・レートにあわせて、シリアル・データを順次、UAnRX 受信シフト・レジスタに格納していきます。

ストップ・ビットを受信したら、受信完了割り込み要求信号 (INTUAnR) を発生すると同時に、UAnRX 受信シフト・レジスタのデータを UAnRX レジスタに書き込みます。ただし、オーバラン・エラー (UAnSTR レジスタの UAnOVE ビット) が発生した場合は、そのときの受信データを UAnRX レジスタに書き込みません。

受信途中で、パリティ・エラー (UAnSTR レジスタの UAnPE ビット)、フレーミング・エラー (UAnSTR レジスタの UAnFE ビット) が発生しても、ストップ・ビットの受信位置までは、受信を継続し、受信完了後に INTUAnR 信号を発生します。

図 12 - 10 UART 受信



注意 1. 受信エラー発生時にも、UAnRX レジスタは必ず読み出してください。UAnRX レジスタを読み出さないと、次のデータ受信にオーバラン・エラーが発生し、いつまでも受信エラーの状態が続くこととなります。

2. 受信時は、常に「ストップ・ビット数 = 1」として動作します。2 ビット目のストップ・ビットは、無視されます。

- ★ 3. 受信終了時は、受信完了割り込み要求信号 (INTUAnR) 発生後 UAnRX レジスタを読み出してから UAnPWR ビット = 0 または UAnRXE ビット = 0 としてください。INTUAnR 信号が発生する前に UAnPWR ビット = 0 または UAnRXE ビット = 0 とした場合、UAnRX レジスタのリード値は保証できません。

4. INTUAnR 信号の発生を待たずに受信終了を行うときは、必ず割り込み制御レジスタ (UAnRIC) の割り込みマスク・フラグ (UAnMK) をセット (1) してから UAnPWR ビット = 0 または UAnRXE ビット = 0 とし、さらに UAnRIC レジスタの割り込み要求フラグ (UAnRIF) をクリア (0) してください。

12.5.8 受信エラー

受信動作時のエラーは、パリティ・エラー、フレーミング・エラー、オーバラン・エラーの3種類があります。データ受信の結果エラー・フラグが UAnSTR レジスタに設定され、受信完了割り込み要求信号 (INTUAnR) を発生します。

受信エラー割り込み処理内で、UAnSTR レジスタの内容を読み出すことによって、いずれのエラーが受信時に発生したかを検出することができます。


受信エラー・フラグは、“0” ライトによりクリアされます。

表 12-5 受信エラーの要因

エラー・フラグ	受信エラー	要 因
UAnPE	パリティ・エラー	受信したパリティ・ビットが設定と一致しない
UAnFE	フレーミング・エラー	ストップ・ビットが検出されない
UAnOVE	オーバラン・エラー	受信バッファからデータを読み出す前に次のデータ受信が完了

★ **注意** 連続受信時に受信エラーが発生した場合には、次の受信が完了する前に UAnSTR レジスタの内容を読み出しエラー処理を実施してください。

★ 図 12-11 受信データの読み出しフロー



注意 INTUAnR 信号が発生したら、必ず UAnSTR レジスタを読み出してエラーの有無を確認してください。

12.5.9 パリティの種類と動作

注意 LIN 機能を使用する場合、UAnCTL0 レジスタの UAnPS1, UAnPS0 ビットを“00”に固定してください。

パリティ・ビットは通信データのビット誤りを検出するためのビットです。通常は送信側と受信側のパリティ・ビットは同一の種類のもを使用します。

偶数パリティと奇数パリティでは1ビット(奇数個)の誤りを検出することができます。0パリティとパリティなしでは誤りを検出することはできません。

(1) 偶数パリティ

(a) 送信時

パリティ・ビットを含めた送信データ中の、値が“1”のビット数を偶数個にするように制御します。パリティ・ビットの値は次のようになります。

- ・送信データ中に値が“1”のビット数が奇数個：1
- ・送信データ中に値が“1”のビット数が偶数個：0

(b) 受信時

パリティ・ビットを含めた受信データ中の、値が“1”のビット数をカウントし、奇数個であった場合にパリティ・エラーを発生します。

(2) 奇数パリティ

(a) 送信時

偶数パリティとは逆に、パリティ・ビットを含めた送信データ中の、値が“1”のビット数を奇数個にするように制御します。パリティ・ビットの値は次のようになります。

- ・送信データ中に、値が“1”のビット数が奇数個：0
- ・送信データ中に、値が“1”のビット数が偶数個：1

(b) 受信時

パリティ・ビットを含めた受信データ中の、値が“1”のビット数をカウントし、偶数個であった場合にパリティ・エラーを発生します。

(3) 0パリティ

送信時には、送信データによらずパリティ・ビットを“0”にします。

受信時にはパリティ・ビットの検査を行いません。したがって、パリティ・ビットが“0”でも“1”でもパリティ・エラーを発生しません。

(4) パリティなし

送信データにパリティ・ビットを付加しません。

受信時にもパリティ・ビットがないものとして受信動作を行います。パリティ・ビットがないため、パリティ・エラーを発生しません。


12.5.10 受信データのノイズ・フィルタ

内部システム・クロック (f_{xx}) で RXDAn 端子をサンプリングします。

サンプリング値が同じ値を 2 回取ると,一致検出器の出力が変化し,入力データとしてサンプリングされます。

また,回路は図 12 - 12 のようになっているので,受信動作の内部での処理は,外部の信号状態より 2 クロック分遅れて動作することになります。

図 12 - 12 ノイズ・フィルタ回路




12.6 専用ポー・レート・ジェネレータ

専用ポー・レート・ジェネレータは、ソース・クロック・セクタ部と8ビットのプログラマブル・カウンタにより構成され、UARTAnにおける送受信時のシリアル・クロックを生成します。シリアル・クロックは、チャンネルごとに専用ポー・レート・ジェネレータ出力を選択できます。

なお、8ビット・カウンタは送信用と受信用が別々に存在します。

(1) ポー・レート・ジェネレータの構成

図 12-13 ポー・レート・ジェネレータの構成



(a) 基本クロック (Clock)

UAnCTL0 レジスタの UAnPWR ビット = 1 のとき、UAnCTL1 レジスタの UAnCKS3-UAnCKS0 ビットで選択したクロックを8ビット・カウンタに供給します。このクロックを基本クロック(Clock)と呼び、その周波数を f_{xCLK} と呼びます。

(b) シリアル・クロックの生成

UAnCTL1 レジスタと UAnCTL2 レジスタの設定により、シリアル・クロックを生成できます ($n = 0, 1$)。UAnCTL1 レジスタの UAnCKS3-UAnCKS0 ビットにより、基本クロックを選択します。UAnCTL2 レジスタの UAnBRS7-UAnBRS0 ビットにより、8ビット・カウンタの分周値を設定できます。

(2) UARTAn 制御レジスタ 1 (UAnCTL1)

UAnCTL1 レジスタは、UARTAn のクロックを選択するためのレジスタです。
 詳細は、12.3 (2) UARTAn 制御レジスタ 1 (UAnCTL1) を参照してください。

(3) UARTAn 制御レジスタ 2 (UAnCTL2)

UAnCTL2 レジスタは、UARTAn のボー・レート (シリアル転送スピード) クロックを選択するためのレジスタです。

詳細は、12.3 (2) UARTAn 制御レジスタ 1 (UAnCTL1) を参照してください。

(4) ボー・レート

ボー・レートは次の式によって求められます。

$$\text{ボー・レート} = \frac{f_{\text{CLK}}}{2 \times k} \text{ [bps]}$$

f_{CLK} = UAnCTL1 レジスタの UAnCKS3-UAnCKS0 ビットで選択した基本クロック (Clock) の周波数
 k = UAnCTL2 レジスタの UAnBRS7-UAnBRS0 ビットで設定した値 ($k = 4, 5, 6, \dots, 255$)

(5) ボー・レートの誤差

ボー・レート誤差は次の式によって求められます。

$$\text{誤差 (\%)} = \left(\frac{\text{実際のボー・レート (誤差のあるボー・レート)}}{\text{目標とするボー・レート (正常なボー・レート)}} - 1 \right) \times 100 \text{ [\%]}$$

- 注意** 1. 送信時のボー・レート誤差は、受信先の許容誤差以内にしてください。
 2. 受信時のボー・レート誤差は、(7) 受信時の許容ボー・レート範囲で示す範囲を満たすようにしてください。

例 基本クロック (Clock) の周波数 = 20 MHz = 20,000,000 Hz
 UAnCTL2 レジスタの UAnBRS7-UAnBRS0 ビットの設定値 = 01000001B ($k = 65$)
 目標ボー・レート = 153600 bps

$$\begin{aligned} \text{ボー・レート} &= 20000000 / (2 \times 65) \\ &= 153846 \text{ [bps]} \end{aligned}$$

$$\begin{aligned} \text{誤差} &= (153846 / 153600 - 1) \times 100 \\ &= 0.160 \text{ [\%]} \end{aligned}$$

(6) ボー・レート設定例

表 12 - 6 ボー・レート・ジェネレータ設定データ

ボー・レート (bps)	f _{xx} = 20 MHz			f _{xx} = 16 MHz			f _{xx} = 10 MHz		
	UAnCTL1	UAnCTL2	ERR (%)	UAnCTL1	UAnCTL2	ERR (%)	UAnCTL1	UAnCTL2	ERR (%)
300	09H	41H	0.16	0AH	1AH	0.16	08H	41H	0.16
600	08H	41H	0.16	0AH	0DH	0.16	07H	41H	0.16
1200	07H	41H	0.16	09H	0DH	0.16	06H	41H	0.16
2400	06H	41H	0.16	08H	0DH	0.16	05H	41H	0.16
4800	05H	41H	0.16	07H	0DH	0.16	04H	41H	0.16
9600	04H	41H	0.16	06H	0DH	0.16	03H	41H	0.16
19200	03H	41H	0.16	05H	0DH	0.16	02H	41H	0.16
★ 31250	01H	A0H	0	01H	80H	0	00H	A0H	0
★ 38400	01H	82H	0.16	00H	D0H	0.16	00H	82H	0.16
76800	01H	41H	0.16	03H	0DH	0.16	00H	41H	0.16
153600	00H	41H	0.16	02H	0DH	0.16	00H	21H	- 1.36
★ 312500	00H	20H	0	00H	1AH	- 1.54	00H	10H	0

備考 f_{xx} : 内部システム・クロック

ERR: ボー・レート誤差 [%]

n = 0, 1

(7) 受信時の許容ボー・レート範囲

受信の際に、送信先のボー・レートのずれがどの程度まで許容できるかを次に示します。

注意 受信時のボー・レート誤差は、次に示す算出式を使用して、必ず許容誤差範囲内になるように設定してください。

図 12 - 14 受信時の許容ボー・レート範囲




図 12 - 14 に示すように、スタート・ビット検出後は UAnCTL2 レジスタで設定したカウンタにより、受信データのラッチ・タイミングが決定されます。このラッチ・タイミングに最終データ(ストップ・ビット)までが間に合えば正常に受信できます。

これを 11 ビット受信に当てはめると理論上、次のようになります。

★

$$FL = (\text{Brate})^{-1}$$

Brate : UARTAn のボー・レート (n = 0, 1)

k : UAnCTL2 の設定値 (n = 0, 1)

FL : 1 ビット・データ長

ラッチ・タイミングのマージン : 2 クロック

$$\text{許容最小転送レート} : FL_{\min} = 11 \cdot FL - \frac{k-2}{2k} \cdot FL = \frac{21k+2}{2k} FL$$

したがって、受信可能な送信先の最大ボー・レートは次のようになります。

$$BR_{\max} = (FL_{\min}/11)^{-1} = \frac{22k}{21k+2} \text{Brate}$$

同様に、許容最大転送レートを求めると、次のようになります。

$$\begin{aligned} \frac{10}{11} \times FL_{\max} &= 11 \times FL - \frac{k+2}{2 \times k} \times FL = \frac{21k-2}{2 \times k} FL \\ FL_{\max} &= \frac{21k-2}{20k} FL \times 11 \end{aligned}$$

したがって、受信可能な送信先の最小ボー・レートは次のようになります。

$$BR_{\min} = (FL_{\max}/11)^{-1} = \frac{20k}{21k+2} \text{Brate}$$

前述の最小 / 最大ボー・レート値の算出式から、UARTn と送信先とのボー・レートの許容誤差を求めると表 12 - 7 のようになります。

表 12 - 7 許容最大/最小ボー・レート誤差


分周比 (k)	許容最大ボー・レート誤差	許容最小ボー・レート誤差
8	+ 3.53 %	- 3.61 %
20	+ 4.26 %	- 4.31 %
50	+ 4.56 %	- 4.58 %
100	+ 4.66 %	- 4.67 %
255	+ 4.72 %	- 4.73 %

- 備考 1. 受信の精度は,1 フレーム・ビット数,入力クロック周波数,分周比 (k) に依存します。入力クロック周波数が高く,分周比 (k) が大きくなるほど精度は高くなります。
2. k : UAnCTL2 の設定値 (n = 0, 1)

(8) 連続送信時の転送レート

連続送信する場合,ストップ・ビットから次のスタート・ビットまでの転送レートが通常より 2 クロック分延びます。ただし,受信側はスタート・ビットの検出により,タイミングの初期化が行われるので転送結果には影響しません。

図 12 - 15 連続送信時の転送レート



1 ビット・データ長 : FL, ストップ・ビット長 : FLstp, 基本クロック周波数 : f_{xCLK} とすると次の式が成り立ちます。

$$FLstp = FL + 2 / f_{xCLK}$$

したがって,連続送信での転送レートは次のようになります。

$$\text{転送レート} = 11 \times FL + 2 / f_{xCLK}$$

★ 12.7 使用上の注意

- (1) オンチップ・ディバグ (OCD) モード下において break コマンドが起動され、かつ UARTA がデータ受信したとき、オーバラン・エラーが発生します。
- (2) UARTAnへの供給クロックが停止する場合 (例: IDLE1, IDLE2, ソフトウェアSTOPモード) は、各レジスタはクロック停止直前の値を保持したまま動作を停止します。TXDAn端子出力も停止直前の値を保持、出力します。ただし、クロック供給の再開後の動作は保証しません。したがって、再開後はUAnCTL0.UAnPWR, UAnRXEn, UAnTXEnビット = 000とし、回路を初期化してください。
- (3) RXDA1端子とKR7端子は同時に使用することはできません。RXDA1端子を使用する場合は、KR7端子を使用しないでください。また、KR7端子を使用する場合は、RXDA1端子を使用しないでください (PFC91ビット = 1, PFCE91ビット = 0に設定することを推奨します)。
- (4) UARTAnの起動は次の順序で行ってください。
 - UAnCTL0.UAnPWR ビット = 1
 - ポートの設定
 - UAnCTL0.UAnTXE ビット = 1, UAnCTL0.UAnRXE ビット = 1
- (5) UARTAnの停止は次の順序で行ってください。
 - UAnCTL0.UAnTXE ビット = 0, UAnCTL0.UAnRXE ビット = 0
 - ポートの設定, UAnCTL0.UAnPWR ビット = 0 (ポートの設定は変更しなくても問題ありません)
- (6) 送信モード中 (UAnCTL0.UAnPWR ビット = 1, かつ UAnCTL0.UAnTXE ビット = 1) に、ソフトウェアで UAnTX レジスタの同値書き込みをしないでください。このレジスタへの書き込みにより送信が開始するためです。同値を連続送信する場合は問題ありません。
- (7) 連続送信の場合、ストップ・ビットから次のスタート・ビットまでの通信レートが、通常より基本クロックの 2 クロック分延びます。ただし、受信側はスタート・ビットの検出でタイミングの初期化を行うため、受信結果には影響しません。

第13章 3線式シリアル・インタフェース (CSIB)

V850ES/FE2 は、3線式シリアル・インタフェース (CSIB) を搭載しています。

13.1 特 徴

- ★ 転送速度 : 8 Mbps ~ 4.9 kbps ($f_{xx} = 20$ MHz , 内部クロック使用時)
5 Mbps ~ 4.9 kbps ($f_{xx} = 20$ MHz , 内部クロック使用時)
- マスタ・モードとスレーブ・モードを選択可能
- 8ビット~16ビット転送, 3線式シリアル・インタフェース
- 割り込み要求信号 (INTCBnT, INTCBnR)
- シリアル・クロックとデータのフェーズ切り替えが可能
- 転送データ長を 8~16ビットに 1ビット単位で選択可能
- 転送データの MSB 先頭/LSB 先頭を切り替え可能
- 3線式 SOBn : シリアル・データ出力
- SIB : シリアル・データ入力
- SCKBn : シリアル・クロック入出力
- 送信モード, 受信モード, 送受信モードを指定可能

備考 n = 0, 1

13.2 構 成

CSIB は、次のハードウェアで構成されています。

表 13 - 1 CSIBn の構成

項 目	構 成
レジスタ	CSIBn 受信データ・レジスタ (CBnRX) CSIBn 送信データ・レジスタ (CBnTX)
受信データ入力	2 本 (SIB0, SIB1)
送信データ出力	2 本 (SOB0, SOB1)
シリアル・クロック 入出力	2 本 (SCKB0, SCKB1)
制御レジスタ	CSIBn 制御レジスタ 0-2 (CBnCTL0-CBnCTL2) CSIBn 状態レジスタ (CBnSTR)

備考 n = 0, 1

3 線式シリアル・インタフェース (CSIB) の端子は、ポート端子と兼用になっています。兼用機能の設定方法については、第 4 章 ポート機能のレジスタ説明を参照してください。

表 13 - 2 3 線式シリアル・インタフェース端子一覧

端子名	兼用端子	入出力	機 能
SIB0	P40	入力	シリアル受信データ入力 (CSIB0)
SIB1	P97/TIP20/TOP20		シリアル受信データ入力 (CSIB1)
SOB0	P41	出力	シリアル送信データ入力 (CSIB0)
SOB1	P98		シリアル送信データ入力 (CSIB1)
SCKB0	P42	入出力	シリアル・クロック入出力 (CSIB0)
SCKB1	P99		シリアル・クロック入出力 (CSIB1)

★ (1) CSIBn 受信データ・レジスタ (CBnRX)

CBnRX レジスタは、受信データを保持する 16 ビットのバッファ・レジスタです。


16 ビット単位でリードのみ可能です。

受信許可状態中は、CBnRX レジスタをリードすることにより、受信動作を開始します。

転送データ長が 8 ビットの場合は、CBnRX レジスタの下位 8 ビットを CBnRXL レジスタとして、8 ビット単位でリードのみ可能です。

リセットにより 0000H になります。

リセット以外に、CBnCTL0 レジスタの CBnPWR ビットをクリア (0) する場合も初期化されます。



★ (2) CSIBn 送信データ・レジスタ (CBnTX)

CBnTX レジスタは、CSIB の転送データを書き込む 16 ビットのバッファ・レジスタです。

16 ビット単位でリード/ライト可能です。


送信許可状態中は、CBnTX レジスタにデータをライトすることにより、送信動作を開始します。

転送データ長が 8 ビットの場合は、CBnTX レジスタの下位 8 ビットを CBnTXL レジスタとして、8 ビット単位でリード/ライト可能です。

リセットにより 0000H になります。



図 13 - 1 3 線式シリアル・インタフェースのブロック図



13.3 制御レジスタ

(1) CSIBn 制御レジスタ 0 (CBnCTL0)

CSIB のシリアル転送動作を制御するレジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 01H になります。

(1/2)

リセット時 : 01H R/W アドレス : CB0CTL0: FFFFFFFD00H, CB1CTL0: FFFFFFFD10H

	7	6	5	4	3	2	1	0
CBnCTL0 (n = 0, 1)	CBnPWR	CBnTXE ^注	CBnRXE ^注	CBnDIR ^注	0	0	CBnTMS ^注	CBnSCE

CBnPWR	CSIB 動作停止 / 許可の指定
0	クロック動作停止 (CSIBn を非同期にリセット)
1	クロック動作許可
CBnPWR ビットは, CSIB の動作クロックの制御と内部回路のリセットを行います。	

CBnTXE ^注	送信動作停止 / 許可の指定
0	送信動作停止
1	送信動作許可
CBnTXE ビット = 0 にすることで, シリアル出力端子 SOBn 端子をロウ・レベルに固定し通信動作を停止します。	

CBnRXE ^注	受信動作許可
0	受信動作停止
1	受信動作許可
CBnRXE ビット = 0 にすることで, 受信動作を停止するために規定のデータを転送されても受信完了割り込みは出力されず, 受信データ CBnRX レジスタは更新されません。	

CBnDIR ^注	転送方向モード (MSB/LSB) の指定
0	MSB ファースト
1	LSB ファースト

★ 注 CBnPWR ビット = 0 の場合のみ書き換えできます。ただし, 同時に CBnPWR ビット = 1 とすることや動作中の同値書き込みが可能です。

★ 注意 送受信を強制中断する場合は (CBnTXE ビット, CBnRXE ビットではなく) CBnPWR ビットをクリア (0) してください。このときクロック出力も停止します。

CBnTMS ^注	転送モードの指定
0	シングル転送モード
1	連続転送モード

CBnTMS ビット = 0 の場合にはシングル転送になるために、連続送信 / 連続受信には対応していません。また、送信のみの場合でも、通信完了時に INTCBnR 信号のみ発生します。

CBnSCE	通信起動禁止 / 許可の指定
0	通信起動禁止
1	通信起動許可

CBnRX レジスタのリードによる通信起動トリガの有効 / 無効を制御するビットです。送信 / 送受信モード時には本ビットの機能は無効となります。CBnSCE ビットは "0" に設定してください。

マスタ・モードにおいては、CBnSCE ビットは転送動作の起動を制御するビットです。シングル転送モードで受信のみ許可 (CBnRXE ビット = 1, CBnTXE ビット = 0) で使用する場合、CBnRX レジスタのリードで受信動作が起動されるため、最終受信データをリードする場合には、CBnSCE ビットをクリア (0) したあとで最終受信データをリードし、次の受信動作の起動を禁止にしてください。

同様に、連続転送モード (CBnTMS ビット = 1) で受信のみ許可で使用する場合には、最終データの受信完了の 1 クロック前までに CBnSCE ビットをクリア (0) することにより、最終データ受信完了後の受信動作の起動を禁止にできます。最終データをリードしたあとで、再度 CBnSCE ビットをセット (1) し CBnRX レジスタをダミー・リードすることで、再び受信許可状態となります。スレーブ受信モード時においては、CBnSCE ビットにより内部動作クロックのイネーブルを兼ねているため、CBnSCE ビット = 1 の状態で使用してください。

注 CBnPWR ビット = 0 の場合のみ書き換えできます。ただし、同時に CBnPWR ビット = 1 とすることは可能です。

注意 ビット 3, 2 には必ず 0 を設定してください。

(2) CSIBn 制御レジスタ 1 (CBnCTL1)

CSIBn の送受信タイミングおよび入力クロックを選択する 8 ビット・レジスタです。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

注意 CBnCTL1 レジスタは、CBnCTL0 レジスタの CBnPWR ビット = 0、または CBnTXE、CBnRXE ビット = 0 の場合のみ書き換えが可能です。

リセット時：00H R/W アドレス：CB0CTL1: FFFFFFFD01H, CB1CTL1: FFFFFFFD11H

	7	6	5	4	3	2	1	0
CBnCTL1 (n = 0, 1)	0	0	0	CBnCKP	CBnDAP	CBnCKS2	CBnCKS1	CBnCKS0

CBnCKP	CBnDAP	SCKBnに対するデータの送受信タイミングの指定
0	0	
0	1	
1	0	
1	1	

CBnCKS2	CBnCKS1	CBnCKS0	入力クロック		モード
			n = 0	n = 1	
0	0	0	$f_{xx}/2$		マスタ・モード
0	0	1	$f_{xx}/4$		マスタ・モード
0	1	0	$f_{xx}/8$		マスタ・モード
0	1	1	$f_{xx}/16$		マスタ・モード
1	0	0	$f_{xx}/32$		マスタ・モード
1	0	1	$f_{xx}/64$		マスタ・モード
1	1	0	f_{BRG} 注	TMP0 (TOP01)	マスタ・モード
1	1	1	外部クロック (SCKBn)		スレーブ・モード

注 f_{BRG} : プリスケアラ 3 の出力クロック周波数
 プリスケアラ 3 についての詳細は、13.8 プリスケアラ 3を参照してください。

(3) CSIBn 制御レジスタ 2 (CBnCTL2)

CSIB のシリアル転送ビット数を制御する 8 ビットのレジスタです。

8 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

注意 CBnCTL2 レジスタは、CBnCTL0 レジスタの CBnPWR ビット = 0、または CB0TXE, CB0RXE ビット = 0 の場合のみ書き換えが可能です。

リセット時 : 00H R/W アドレス : CB0CTL2: FFFFFFFD02H, CB1CTL2: FFFFFFFD12H

7	6	5	4	3	2	1	0
0	0	0	0	CBnCL3	CBnCL2	CBnCL1	CBnCL0

CBnCTL2
(n = 0, 1)

CBnCL3	CBnCL2	CBnCL1	CBnCL0	シリアル・レジスタのビット長
0	0	0	0	8 ビット
0	0	0	1	9 ビット
0	0	1	0	10 ビット
0	0	1	1	11 ビット
0	1	0	0	12 ビット
0	1	0	1	13 ビット
0	1	1	0	14 ビット
0	1	1	1	15 ビット
1	x	x	x	16 ビット

注意 転送ビット数が 8/16 ビットではない場合には、CBnTX, CBnRX レジスタの最下位ビットから詰めてデータを準備して使用してください。

備考 x : 任意

(4) CSIBn 状態レジスタ (CBnSTR)

CSIB の状態を示す 8 ビットのレジスタです。

8/1 ビット単位でリード/ライト可能ですが、CBnTSF フラグはリードのみ可能です。

リセットにより 00H になります。

リセット以外に、CBnCTL0 レジスタの CBnPWR ビットをクリア (0) する場合も初期化されます。

リセット時 : 00H R/W アドレス : CB0STR: FFFFFFFD03H, CB1STR: FFFFFFFD13H

	7	6	5	4	3	2	1	0
CBnSTR	CBnTSF	0	0	0	0	0	0	CBnOVE

(n = 0, 1)

CBnTSF	転送動作状態フラグ
0	通信停止中
1	通信中

送信時には CBnTX レジスタにデータを準備したタイミングでセットされ、受信時には CBnRX レジスタをダミー・リードしたタイミングでセットされます。
最後のクロックのエッジが終了したときクリアされます。

CBnOVE	オーバラン・エラー・フラグ
0	オーバランなし
1	オーバランあり


- ・受信時もしくは受信動作完了後に、受信バッファの値を CPU リードせずに次の受信が完了した場合、オーバラン・エラーとなります。
CBnOVE フラグは、このような場合のオーバラン・エラーの発生状態を示します。
- ・CBnOVE フラグは“0”ライトによりクリアされます。“1”ライトしてもセットされません。
- ・シングル転送モード時も CBnOVE ビットは有効です。そのため、送信のみで使用する場合は、次のように対応してください。
 - ・CBnOVE フラグのチェックを行わない。
 - ・受信データを読み出す必要がない場合でも読み出す

13.4 転送データ長変更機能

CSIB の転送データ長は $CBnCTL2$ レジスタの $CBnCL3$ - $CBnCL0$ ビットによって、8-16 ビットに 1 ビット単位で設定可能です。

転送ビット長を 16 ビット以外に設定した場合、 $CBnTX$, $CBnRX$ レジスタへは、転送先頭ビットが MSB であっても LSB であっても最下位ビットから詰めてデータをセットしてください。使用しない上位ビットにセットするデータは任意ですが、シリアル転送後の受信データは“0”になります。

図 13 - 2 転送データ長の変更



13.5 割り込み要求信号

CSIBn からは次の 2 種類の割り込み要求信号を発生します。

- ・受信完了割り込み要求信号 (INTCBnR)
- ・送信許可割り込み要求信号 (INTCBnT)

これら 2 種類の割り込み要求信号のデフォルト優先順位は、受信完了割り込み要求信号の方が高く、送信許可割り込み要求信号の方が低くなっています。

表 13 - 3 発生する割り込みとデフォルト優先順位

割り込み	優先順位
受信完了	高
送信許可	低

(1) 受信完了割り込み要求信号 (INTCBnR)

受信許可状態中で、CBnRX レジスタに受信データが転送されると受信完了割り込み要求信号が発生します。

- ★ 受信完了割り込み要求信号は、オーバーラン・エラーが起こった場合にも発生しません (連続モードのみ)。

受信完了割り込み要求信号を受け付け、データを読み出すときに、CBnSTR レジスタを読み出して受信結果がエラーでないか確認してください。

また、シングル転送モード時は送信のみにおいても、送信完了のタイミングで、INTCBnR 信号が発生しません。

(2) 送信許可割り込み要求信号 (INTCBnT)

- ★ 連続送信 / 連続送受信モードにおいて、CBnTX レジスタから送信データが転送され、CBnTX への書き込みが可能となった時点で送信許可割り込み要求信号を発生します。


シングル送信 / シングル送受信モードにおいては、INTCBnT 信号は発生しません。

13.6 動作

13.6.1 シングル転送モード (マスタ・モード, 送受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 0, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-3 に示します。


図 13-3 シングル転送タイミング (マスタ・モード, 送受信モード)



★ 13.6.2 シングル転送モード (マスタ・モード, 送信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 0, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-4 に示します。

図 13-4 シングル転送タイミング (マスタ・モード, 送信モード)



- (1) CBnCTL1, CBnCTL2 レジスタを設定し, 転送モードを指定する。
- (2) CBnCTL0 レジスタの CBnDIR ビットによって転送モードを指定すると同時に, CBnCTL0 レジスタの CBnTXE ビットを“1”にして送信許可状態にする。
- (3) CBnCTL0 レジスタの CBnPWR ビット = 1 にして, CSIBn の動作を許可する。
- (4) CBnTX レジスタに, 転送データをライトする (送信開始)。
- (5) 受信完了割り込み要求信号 (INTCBnR) を発生。
- (6) CBnSTR レジスタの CBnTSF ビット = 0 を確認し, CBnPWR ビットを“0”にして CSIBn の動作を停止する (送信終了)。

さらに転送を行いたい場合には, (6) の前に (4) ~ (5) を繰り返す。


注 シングル転送モード時, INTCBnT 信号は発生しません。
通信完了時には INTCBnR 信号が発生します。

備考 (2), (3) の処理は同時に設定可能です。
n = 0, 1

13. 6. 3 シングル転送モード (マスタ・モード, 受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 0, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13 - 5 に示します。


図 13 - 5 シングル転送タイミング (マスタ・モード, 受信モード)



★ 13.6.4 シングル転送モード (スレーブ・モード, 送受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 0, CBnCKS2-CBnCKS0 = 1, 1, 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-6 に示します。


図 13-6 シングル転送タイミング (スレーブ・モード, 送受信モード)



★ 13.6.5 シングル転送モード (スレーブ・モード, 送信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 0, CBnCKS2-CBnCKS0 = 1, 1, 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-7 に示します。

図 13-7 シングル転送タイミング (スレーブ・モード, 送信モード)



- (1) CBnCTL1, CBnCTL2 レジスタを設定し, 転送モードを指定する。
- (2) CBnCTL0 レジスタの CBnDIR ビットによって転送モードを指定すると同時に, CBnCTL0 レジスタの CBnTXE ビットを“1”にして送信許可状態にする。
- (3) CBnCTL0 レジスタの CBnPWR ビット = 1 にして, CSIBn の動作を許可する。
- (4) CBnTX レジスタに, 転送データをライトする (シリアル・クロック入力待ち)。
- (5) 受信完了割り込み要求信号 (INTCBnR) を発生。
- (6) CBnSTR レジスタの CBnTSF ビット = 0 を確認し, CBnPWR ビットを“0”にして CSIBn の動作を停止する (送信終了)。

さらに転送を行いたい場合には, (6) の前に (4) ~ (5) を繰り返す。


注 シングル転送モード時, INTCBnT 信号は発生しません。
通信完了時には INTCBnR 信号が発生します。

備考 (2), (3) の処理は同時に設定可能です。
n = 0, 1

★ 13.6.6 シングル転送モード (スレーブ・モード, 受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 0, CBnCKS2-CBnCKS0 = 1, 1, 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-8 に示します。


図 13-8 シングル転送タイミング (スレーブ・モード, 受信モード)



13. 6. 7 連続モード (マスタ・モード, 送受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), 連続転送モード (CBnCTL0 レジスタの CBnTMS ビット = 1), CBnCTL1 レジスタの CBnCKP ビット = 1, CBnCTL1 レジスタの CBnDAP ビット = 0, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13 - 9 に示します。

図 13 - 9 連続転送タイミング (マスタ・モード, 送受信モード)



- (1) CBnCTL1, CBnCTL2 レジスタを設定し, 転送モードを指定する。
- (2) CBnCTL0 レジスタの CBnDIR ビットによって転送モードを指定すると同時に, CBnCTL0 レジスタの CBnRXE, CBnTXE ビットを “1” にして送受信許可状態にする。
- ★ (3) CBnCTL0 レジスタの CBnPWR ビット = 1 にして, CSIBn の動作を許可する。
- (4) CBnTX レジスタに, 転送データをライトする (送信開始)。
- ★ (5) 送信許可割り込み要求信号 (INTCBnT) を受けて, CBnTX レジスタに次の転送データをライトする。
- ★ (6) 受信完了割り込み要求信号 (INTCBnR) を受けて, CBnRX レジスタをリードする。
- ★ (7) 受信を停止する場合は CBnPWR ビットを “0” にする前に CBnRX レジスタをリードする。
- (8) CBnSTR レジスタの CBnTSF ビット = 0 を確認し, CBnPWR ビットを “0” にして CSIBn の動作を停止する (送受信終了)。


さらに転送を行いたい場合には, (7) の前に (5) ~ (6) を繰り返す。

備考 n = 0, 1

★ 13.6.8 連続モード (マスタ・モード, 送信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), 連続転送モード (CBnCTL0 レジスタの CBnTMS ビット = 1), CBnCTL1 レジスタの CBnCKP ビット = 1, CBnCTL1 レジスタの CBnDAP ビット = 0, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13 - 10 に示します。

図 13 - 10 連続転送タイミング (マスタ・モード, 送信モード)



- (1) CBnCTL1, CBnCTL2 レジスタを設定し, 転送モードを指定する。
- (2) CBnCTL0 レジスタの CBnDIR ビットによって転送モードを指定すると同時に, CBnCTL0 レジスタの CBnRXE, CBnTXE ビットを “1” にして送信許可状態にする。
- (3) CBnCTL0 レジスタの CBnPWR ビット = 1 にして, CSIBn の動作を許可する。
- (4) CBnTX レジスタに, 転送データをライトする (送信開始)。
- (5) 送信許可割り込み要求信号 (INTCBnT) を受けて, CBnTX レジスタに次の転送データをライトする。
- (6) 現送信で連続送信を終了する場合, CBnTX レジスタにライトを行わない (転送完了時にシリアル・クロック出力停止)。
- (7) CBnSTR レジスタの CBnTSF ビット = 0 を確認し, CBnPWR ビットを “0” にして CSIBn の動作を停止する (送信終了)。


さらに転送を行いたい場合には, (6) の前に (5) を繰り返す。

備考 n = 0, 1

13.6.9 連続モード (マスタ・モード, 受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), 連続転送モード (CBnCTL0 レジスタの CBnTMS ビット = 1), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-11 に示します。


図 13-11 連続転送タイミング (マスタ・モード, 受信モード)



13.6.10 連続受信モード (エラー時)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), 連続転送モード (CBnCTL0 レジスタの CBnTMS ビット = 1), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CBnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-12 に示します。

図 13-12 連続転送タイミング (エラー時)




- (1) CBnCTL1, CBnCTL2 レジスタを設定し転送モードを指定する。
- (2) CBnCTL0 レジスタの CBnDIR ビットによって転送モードを指定すると同時に, CBnCTL0 レジスタの CBnRXE ビット = 1 にして受信許可状態にする。
- (3) CBnCTL0 レジスタの CBnPWR ビット = 1 にして, CSIBn の動作を許可する。
- (4) CBnRX レジスタをダミー・リードする (受信開始トリガ)。
- (5) 受信完了割り込み要求信号 (INTCBnR) を発生。
- (6) 次の転送が終了するまでにデータを読み出せなかった場合には, 受信終了時に CBnSTR レジスタの CBnOVE フラグがセットされ受信完了割り込み要求信号 (INTCBnR) が発行される。次の受信データがくる前に CBnRX レジスタをリードする。
- (7) INTCBnR 割り込み処理内にて CBnOVE ビット = 1 を確認したらオーバーラン・エラー処理を行う。
- (8) CBnOVE ビットをクリア (0) する。
- (9) CBnSTR レジスタの CBnTSF ビット = 0 を確認し, CBnPWR ビットを "0" にして CSIBn の動作を停止する (受信終了)。

備考 n = 0, 1

13.6.11 連続モード (スレーブ・モード, 送受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), 連続転送モード (CBnCTL0 レジスタの CBnTMS ビット = 1), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 1, ★ CBnCKS2-CBnCKS0 = 1, 1, 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CSnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13 - 13 に示します。

図 13 - 13 連続転送タイミング (スレーブ・モード, 送受信モード)



- (1) CBnCTL1, CBnCTL2 レジスタを設定し, 転送モードを指定する。
- (2) CBnCTL0 レジスタの CBnDIR ビットによって転送モードを指定すると同時に, CBnCTL0 レジスタの CBnTXE, CBnRXE ビットを“1”にして送受信許可状態にする。
- ★ (3) CBnCTL0 レジスタの CBnPWR ビット = 1 にして, CSIBn の動作を許可する。
- ★ (4) CBnTX レジスタに, 転送データをライトする (シリアル・クロック入力待ち)。
- ★ (5) 送信許可割り込み要求信号 (INTCBnT) を受けて, CBnTX レジスタに転送データをライトする。
- (6) 受信完了割り込み要求信号 (INTCBnR) を発生する。CBnRX レジスタをリードする。
- ★ (7) CBnSTR レジスタの CBnTSF ビット = 0 を確認し, CBnPWR ビットを“0”にして CSIBn の動作を停止する (送受信終了)。


さらに転送を行いたい場合には, (7) の前に (4) ~ (6) を繰り返す。

備考 n = 0, 1

★ 13. 6. 12 連続モード (スレーブ・モード, 送信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), 連続転送モード (CBnCTL0 レジスタの CBnTMS ビット = 1), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 1, CBnCKS2-CBnCKS0 = 1, 1, 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CSnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13 - 14 に示します。


図 13 - 14 連続転送タイミング (スレーブ・モード, 送信モード)



13.6.13 連続モード (スレーブ・モード, 受信モード)

MSB ファースト (CBnCTL0 レジスタの CBnDIR ビット = 0), 連続転送モード (CBnCTL0 レジスタの CBnTMS ビット = 1), CBnCTL1 レジスタの CBnCKP ビット = 0, CBnCTL1 レジスタの CBnDAP ビット = 0, ★ CBnCKS2-CBnCKS0 = 1, 1, 1, 転送データ長 8 ビット (CBnCTL2 レジスタの CSnCL3-CBnCL0 ビット = 0, 0, 0, 0) の場合の転送タイミングを図 13-15 に示します。

図 13-15 連続転送タイミング (スレーブ・モード, 受信モード)



13.6.14 クロック・タイミング

図 13-16 クロック・タイミング (1/2)





図 13 - 16 クロック・タイミング (2/2)



13.6.15 動作禁止時の出力端子状態

(1) SCKBn 端子

CSIBn 動作禁止 (CBnCTL0 レジスタの CBnPWR ビット = 0) のとき, SCKBn 端子出力状態は次のようになります。

CBnCKS2	CBnCKS1	CBnCKS0	CBnCKP	SCKBn 端子出力
1	1	1	x	ハイ・インピーダンス
上記以外			0	ハイ・レベル固定
上記以外			1	ロウ・レベル固定

★ 備考 1. CBnCTL1 レジスタの CBnCKP, CBnCKS2-CBnCKS0 ビットのいずれかを書き換えると SCKBn 端子の出力が変化します。

2. n = 0, 1
3. x : 任意

(2) SOBn 端子

CSIBn 動作禁止 (CBnPWR ビット = 0) のとき, SOBn 端子出力状態は次のようになります。

CBnTXE	CBnDAP	CBnDIR	SOBn 端子出力
0	x	x	ロウ・レベル固定
1	0	x	SOBn ラッチの値 (ロウ・レベル)
1	1	0	CBnTX の値 (MSB)
1	1	1	CBnTX の値 (LSB)


備考 1. CBnCTL0 レジスタの CBnTXE, CBnDIR ビット, CBnCTL1 レジスタの CBnDAP ビットのいずれかを書き換えると SOBn 端子の出力が変化します。

2. n = 0, 1
3. x : 任意

13.7 動作フロー


(1) シングル送信

図 13 - 17 シングル送信フロー



(2) シングル受信

図 13 - 18 シングル受信フロー




注 初期設定において、CBnSCE ビットは“1”にしてください。

★ 注意 スレープ・モードでは、次の転送クロックが CBnRX レジスタのリードより早く入力された場合には、データを正常に受信できません。

備考 n = 0, 1

★ (3) シングル送受信


図 13 - 19 シングル送受信フロー



(4) 連続送信

★


図 13 - 20 連続送信フロー



(5) 連続受信

★

図 13 - 21 連続受信フロー




注 初期設定において、CBnSCE ビットは“1”にしてください。

- 注意 1. マスタ・モードの場合、CBnRX レジスタのダミー・リードにより、クロックは無制限に出力します。停止させる場合には、フロー中の が付いているフローを実行してください。スリープ・モードの場合には、フロー中の が付いているフローを実行することにより、通信待機中のノイズによる誤動作などがなくなります。また、通信を再開する場合には、CBnCTL0.CBnSCE ビットを“1”にし、CBnRX レジスタのダミー・リードをしてから再開してください。
2. スリープ・モードでは、CBnRX レジスタのリードより早く次の転送クロックが入力された場合、データを正常に受信できません。

備考 n = 0, 1

★ (6) 連続送受信

図 13 - 22 連続送受信フロー



注意 スレープ・モードでは、次の転送クロックが CBnTX レジスタへのライトより早く入力された場合には、データを正常に送受信できません。

備考 n = 0, 1

13.8 プリスケアラ 3

プリスケアラ 3 には次のような機能があります。

- ・ 時計タイマおよび CSIB0 のカウント・クロックの生成 (ソース・クロック : メイン発振クロック)

13.8.1 プリスケアラ 3 の制御レジスタ

(1) プリスケアラ・モード・レジスタ 0 (PRSM0)

PRSM0 レジスタは、時計タイマおよび CSIB0 のカウント・クロックの生成を制御します。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

- 注意**
1. 時計タイマ動作中に、BGCS01, BGCS00 ビットの値を変更しないでください。
 2. PRSM0 レジスタの設定は BGCE0 ビットに “1” を設定する前に行ってください。

リセット時 : 00H R/W アドレス : FFFFF8B0H								
	7	6	5	4	3	2	1	0
PRSM0	0	0	0	BGCE0	0	0	BGCS01	BGCS00
	BGCE0		プリスケアラ出力					
	0	禁止						
	1	許可						
	BGCS01	BGCS00	カウント・クロックの選択 (f_{BRG})					
								4 MHz
	0	0	f_x					250 ns
	0	1	$f_x/2$					500 ns
	1	0	$f_x/4$					1 μ s
	1	1	$f_x/8$					2 μ s


(2) プリスケアラ・コンペア・レジスタ 0 (PRSCM0)

8ビットのコンペア・レジスタです。

8ビット単位でリード/ライト可能です。

リセットにより 00H になります。

- 注意** 1. 時計タイマ動作中に PRSCM0 レジスタを書き換えないでください。
 2. PRSCM0 レジスタの BGCE0 ビットに “1” を設定する前に PRSCM0 レジスタの設定を行ってください。

**13.8.2 カウント・クロックの生成**

時計タイマまたは CSIB0 に入力するクロック (f_{BRG}) を 32.768 kHz 相当に補正することが可能です。

また、メイン・クロック (f_x)、カウント・クロック選択ビット BGCS00, BGCS01 設定値 (m)、PRSCM0 レジスタ設定値 (N) と出力クロック (f_{BRG}) との関係は次のとおりです。

$$f_{BRG} = \frac{f_x}{2^m \times N \times 2}$$

例 $f_x = 4.00$ MHz, $m = 0$ (BGCS01 ビット = BGCS00 ビット = 0), $N = 3DH$ の場合

$$f_{BRG} = 32.787 \text{ kHz}$$

- 備考** f_{BRG} : カウント・クロック
 N : PRSCM0 レジスタ設定値 (01H-FFH)
 PRSCM0 レジスタ設定値 “00H” の場合は, $N = 256$
 m : BGCS01, BGCS00 ビット設定値 (00B-11B)

★ 13.9 注意事項

(1) 動作中 (CBnCTL0 レジスタの CBnPWR ビット = 1) の書き換えを禁止しているレジスタに対して、動作中に誤って書き換えを行ってしまった場合は、一度 CBnCTL0 レジスタの CBnPWR ビット = 0 に設定して CSIBn を初期化してください。

動作中の書き換えが禁止されているレジスタを次に示します。

- ・ CBnCTL0 レジスタ : CBnTXE, CBnRXE, CBnDIR, CBnTMS ビット
- ・ CBnCTL1 レジスタ : CBnCKP, CBnDAP, CBnCKS2-CBnCKS0 ビット
- ・ CBnCTL2 レジスタ : CBnCL3-CBnCL0 ビット

(2) シングル転送モード (CBnCTL0 レジスタの CBnTMS ビット = 0) で、CBnCTL1 レジスタの CBnDAP ビット = 1 を設定し、受信完了割り込み INTCBnR を使用して次の送信、受信を起動する場合、受信完了割り込み INTCBnR 発生後、SCKBn の 0.5 クロック分の間は、CBnTX レジスタにライトあるいは、CBnRX レジスタをリードしても 2 回目以降の送信動作および受信動作が行われません。連続して転送を行う場合は、連続転送モードを使用してください。

備考 n = 0, 1

第14章 CANコントローラ

14.1 概要

この製品は、CANプロトコルISO11898に準拠したCAN (Controller Area Network) コントローラを1チャンネル内蔵しています。

14.1.1 特徴

CANプロトコルISO11898準拠、ISO/DIS16845 (CANコンFORMANCE・テスト) 実施

標準フレーム、拡張フレームの送信 / 受信が可能

転送速度 最大1 Mbps (CANクロック入力 8 MHz時)

32メッセージ・バッファ / 1チャンネル

受信 / 送信履歴・リスト機能

自動ブロック送信機能

マルチ・バッファ受信ブロック機能

チャンネルごとに4パターンのマスクを設定可能

14.1.2 機能概要

表14 - 1に機能概要を示します。

表14 - 1 機能概要

機 能	詳 細
プロトコル	CANプロトコル ISO11898 (標準および拡張フレームの送受信)
ボー・レート	最大1 Mbps (CANクロック入力 8 MHz時)
データ・ストレージ	CAN専用RAMにメッセージを格納
メッセージ数	<ul style="list-style-type: none"> ・32メッセージ・バッファ / 1チャンネル ・各メッセージ・バッファは、送信メッセージ・バッファまたは受信メッセージ・バッファとして設定可能
メッセージ受信	<ul style="list-style-type: none"> ・各メッセージ・バッファに固有のIDを設定可能 ・チャンネルごとに4パターンのマスクを設定可能 ・メッセージ・バッファごとに受信完了割り込みの許可 / 禁止が設定可能 ・複数の受信用メッセージ・バッファをFIFO受信のバッファとして使用することが可能 (マルチ・バッファ受信ブロック機能) ・受信履歴・リスト機能
メッセージ送信	<ul style="list-style-type: none"> ・各メッセージ・バッファに固有のIDを設定可能 ・メッセージ・バッファごとに送信完了割り込みの許可 / 禁止が設定可能 ・送信メッセージ・バッファとして指定されたメッセージ・バッファ番号0-7は、自動ブロック転送に使用可能、またメッセージ送信間隔はプログラマブルに変更可能 (自動ブロック送信機能 (以下、ABTと記述)) ・送信履歴・リスト機能
リモート・フレーム処理	送信用メッセージ・バッファによるリモート・フレーム処理
★ タイム・スタンプ機能	<ul style="list-style-type: none"> ・16ビット・タイマとの併用でメッセージ受信に対してタイム・スタンプ機能を設定可能 ・タイム・スタンプ・キャプチャ・トリガの選択が可能 (CANメッセージ・フレーム内のSOFまたはEOF検出に切り替え可能)
診断機能	<ul style="list-style-type: none"> ・リード可能なエラー・カウンタ ・バス接続確認用 “有効プロトコル動作フラグ” ・受信オンリー・モード ・シングル・ショット・モード ・CANプロトコル・エラーの判別 ・セルフ・テスト・モード
★ バスオフ復帰機能	<ul style="list-style-type: none"> ・ソフトウェアにより強制的にバスオフから復帰させることが可能 ・バスオフからの自動復帰不可 (ソフトウェアによる復帰要求が必要)
パワー・セーブ・モード	<ul style="list-style-type: none"> ・CANスリープ・モード (CANバスによりウエイク・アップ可能) ・CANストップ・モード (CANバスによるウエイク・アップ不可)

14.1.3 構成

CANコントローラは、次の4つのブロックから構成されています。

(1) NPBインタフェース

NPB (NEC周辺I/Oバス)とのインタフェースと、CAN内部モジュールとCPUとのインタフェースを行うための機能ブロックです。

(2) MCM (Memory Control Module)

CANモジュール内のCANプロトコル・レイヤとCAN RAMへのアクセスを制御している機能ブロックです。


(3) CANプロトコル・レイヤ

CANのプロトコル・レイヤとその設定を行う機能ブロックです。

(4) CAN RAM

メッセージIDやメッセージ・データなどを格納するCAN専用のメモリ機能ブロックです。

図14 - 1 CANのブロック図




14.2 CANプロトコル

CAN(Controller Area Network)は、車体内リアルタイム通信用(クラスC)高速多重通信プロトコルです。CANはISO11898で規定されています。詳細は、ISO 11898仕様を参照してください。

CANの仕様は、大きく分けて2つのレイヤ(物理レイヤとデータ・リンク・レイヤ)に分類されます。さらに、データ・リンク・レイヤは、ロジカル・リンク・コントロールとミディアム・アクセス・コントロールにより構成されています。各レイヤの構成は、次のようになります。

図14 - 2 各レイヤの構成



14.2.1 フレーム・フォーマット

(1) 標準フォーマット・フレーム

- ・標準フォーマット・フレームでは、アイデンティファイアが11ビットのため、2048種類のメッセージを扱うことができます。

(2) 拡張フォーマット・フレーム

- ・拡張フォーマット・フレームでは、アイデンティファイアが29ビット（11ビット+18ビット）に拡張され、扱えるメッセージ数が 2048×2^{18} 個になります。
- ・アービトラージョン・フィールドのSRR/IDEビットがともに“レセシブ・レベル”（CMOSレベル = 1）の場合、拡張フォーマット・フレームになります。

14.2.2 フレーム・タイプ

CANプロトコルのフレームは、次の4種類に分けられます。

表14 - 2 フレームの種類

フレーム種類	説明
データ・フレーム	データを送信するためのフレーム
リモート・フレーム	データ・フレームを要求するためのフレーム
エラー・フレーム	エラー検知を通知するためのフレーム
オーバーロード・フレーム	次のデータ・フレームまたはリモート・フレームを遅らせるためのフレーム

(1) バスの値

バスの値には、ドミナントとレセシブの2通りがあります。


- ・ドミナント・レベルは論理0で表します。
- ・レセシブ・レベルは論理1で表します。
- ・ドミナント・レベルとレセシブ・レベルが同時送信された場合、バスの値はドミナント・レベルになります。

14.2.3 データ・フレーム/リモート・フレーム

(1) データ・フレーム

データ・フレームは、7つのフィールドにより構成されます。


図14-3 データ・フレーム



(2) リモート・フレーム

リモート・フレームは、6つのフィールドにより構成されます。

図14 - 4 リモート・フレーム




(3) 各フィールドの説明

スタート・オブ・フレーム (SOF)

スタート・オブ・フレームは、データ・フレーム，リモート・フレームの開始を示します。

図14 - 5 スタート・オブ・フレーム (SOF)



- ★ ・バス・アイドル中にドミナント・レベルを検出すると、ハードウェア同期が実行されます(その際、該当するTQがシンク・セグメントになります)。
- ・ハードウェア同期に続くサンプル・ポイントで、ドミナント・レベルがサンプリングされると、そのビットはSOFになります。もし、レセシブ・レベルが検出されたときは、前述のドミナント・パルスはノイズと判断され、プロトコル・レイヤがバス・アイドル状態に戻ります。この場合はエラー・フレームを発生しません。

アービトレーション・フィールド

アービトレーション・フィールドは、プライオリティ、データ・フレーム/リモート・フレーム、フレーム・フォーマットの設定をします。

図14-6 アービトレーション・フィールド (標準フォーマット・モード時)




図14-7 アービトレーション・フィールド (拡張フォーマット・モード時)




表14-3 RTRフレームの設定

フレームの種類	RTRビット
データ・フレーム	0 (D)
リモート・フレーム	1 (R)


表14-4 フレーム・フォーマットの設定 (IDEビット) とアイデンティファイア (ID) のビット数

フレーム・フォーマット	SRRビット	IDEビット	ビット数
標準フォーマット・モード	なし	0 (D)	11ビット
拡張フォーマット・モード	1 (R)	1 (R)	29ビット

コントロール・フィールド

コントロール・フィールドは、データ・フィールドのデータ・バイト数DLCの設定をします(DLC = 0-8)。

図14 - 8 コントロール・フィールド



標準フォーマット・フレームでは、コントロール・フィールドのIDEビットとr1ビットは、同一となります。

表14 - 5 データ長の設定


データ長コード				データのバイト数
DLC3	DLC2	DLC1	DLC0	
0	0	0	0	0バイト
0	0	0	1	1バイト
0	0	1	0	2バイト
0	0	1	1	3バイト
0	1	0	0	4バイト
0	1	0	1	5バイト
0	1	1	0	6バイト
0	1	1	1	7バイト
1	0	0	0	8バイト
上記以外				DLC3-DLC0の値にかかわらず8バイトになります。

注意 リモート・フレームの場合、データ長コード 0000Bであってもデータ・フィールドは発生しません。

データ・フィールド

データ・フィールドは、コントロール・フィールドで設定した個数のデータ群（バイト単位）で、最大8データ設定できます。


図14-9 データ・フィールド



CRCフィールド

CRCフィールドは、送信データの誤りをチェックするための16ビットのフィールドです。

図14-10 CRCフィールド



- ・ 15ビットのCRCシークェンスを生成する多項式 $P(X)$ は、次のようになります。


$$P(X) = X^{15} + X^{14} + X^{10} + X^8 + X^7 + X^4 + X^3 + 1$$

- ・ 送信ノード：スタート・オブ・フレーム、アービトレーション・フィールド、コントロール・フィールド、データ・フィールドのデータ（ビット・スタッフ処理前のデータ）より計算したCRCシークェンスを送信します。
- ・ 受信ノード：受信データのスタッフ・ビットを除いたデータ・ビットから計算したCRCシークェンスとCRCフィールドのCRCシークェンスを比較します。一致しない場合、ノードはエラー・フレームを送信します。

ACKフィールド

ACKフィールドは、正常受信確認のためのフィールドです。

図14 - 11 ACKフィールド




- ・CRCエラーが検出されない場合、受信ノードはACKスロットをドミナント・レベルにします。
- ・送信ノードは、2ビットのレセシブ・レベルを出力します。

エンド・オブ・フレーム (EOF)

エンド・オブ・フレームは、データ・フレーム/リモート・フレームの終了を示します。

図14 - 12 エンド・オブ・フレーム (EOF)



インタフレーム・スペース


データ・フレーム，リモート・フレーム，エラー・フレーム，オーバーロード・フレームから次のフレームの間に挿入されるフレームで，各フレーム間の区切りを示します。

・バスの状態は，エラー・ステータスにより異なります。

(a) エラー・アクティブ状態のノードの場合

3ビットのインタミッションとバス・アイドルより構成


図14 - 13 インタフレーム・スペース (エラー・アクティブ状態のノードの場合)



(b) エラー・パッシブ状態のノードの場合

インタミッション，サスペンド・トランスミッション，バス・アイドルより構成

図14 - 14 インタフレーム・スペース (エラー・パッシブ状態のノードの場合)



通常，インタミッションは3ビットです。しかし，送信ノードがインタミッションの3ビット目でドミナント・レベルを検出した場合，送信を行います。

- ・エラー状態による動作

表14 - 6 エラー状態による動作

エラー状態	動 作
エラー・アクティブ	3ビットのインタミッション後，ただちに送信可能状態になります。
エラー・パッシブ	インタミッションを終えてから，さらに8ビット待つて送信可能状態になります。

14.2.4 エラー・フレーム

エラー・フレームはエラーを検出したノードが出力します。

図14 - 15 エラー・フレーム




表14 - 7 エラー・フレームの各フィールドの定義

名称	ビット数	定義
エラー・フラグ1	6	エラー・アクティブ・ノード: 6ビットのドミナント・レベルを連続出力します。 エラー・パッシブ・ノード : 6ビットのレセシブ・レベルを連続出力します。 パッシブ・エラー・フラグを出力中、ほかのノードがドミナント・レベルを出力した場合、パッシブ・エラー・フラグは、同一レベルを6ビット連続して検出するまで終了しません。
エラー・フラグ2	0~6	エラー・フラグ1を受信したノードが、ビット・スタッフ・エラーを検出して再度出力するエラー・フラグです。
エラー・デリミッタ	8	8ビットのレセシブ・レベルを連続出力します。 8ビット目にドミナント・レベルを検出した場合、次のビットからオーバーロード・フレームを送信します。
エラー発生ビット	-	エラーが検出されたビットです。 エラー・フラグは、エラー発生ビットの次のビットから出力されます。 CRCエラーの場合は、ACKデリミッタに続いて出力されます。
インタフレーム・スペース / オーバロード・フレーム	-	インタフレーム・スペース、またはオーバーロード・フレームが続きます。

14.2.5 オーバロード・フレーム

オーバロード・フレームは、次の条件が発生した場合に送信されます。

- ・受信ノードが受信動作未了のとき[★]
- ・インタミッション中の最初の2ビットにドミナント・レベルを検出したとき
- ・エンド・オブ・フレームの最終ビット（7ビット目）、またはエラー・デリミッタ/オーバロード・デリミッタの最終ビット（8ビット目）にドミナント・レベルを検出したとき

★ 注 CANでは、内部処理が十分に早いいため、オーバロード・フレームを出力することなく、すべての受信フレームを取り込むことができます。

図14 - 16 オーバロード・フレーム




表14 - 8 オーバロード・フレームの各フィールドの定義

No	名称	ビット数	定義
	オーバロード・フラグ	6	6ビットのドミナント・レベルを連続出力します。
	他ノードからのオーバロード・フラグ	0~6	インタフレーム・スペース中にオーバロード・フラグを受信したノードは、オーバロード・フラグを出力します。
	オーバロード・デリミッタ	8	8ビットのレセシブ・レベルを連続出力します。 8ビット目にドミナント・レベルを検出した場合、次のビットからオーバロード・フレームを送信します。
	各フレーム	-	エンド・オブ・フレーム, エラー・デリミッタ, オーバロード・デリミッタに続いて出力します。
	インタフレーム・スペース/ オーバロード・フレーム	-	インタフレーム・スペース, またはオーバロード・フレームが続きます。

14.3 機能

14.3.1 バス・プライオリティの決定

(1) 1個のノードが送信を開始した場合

- ・バス・アイドル中に、先にデータを出力したノードが送信をします。

(2) 複数のノードが送信を開始した場合

- ・アービトレーション・フィールドの第1ビットから、ドミナント・レベルを最も長く連続出力したノードがバス・プライオリティを獲得します(ドミナント・レベルとレセシブ・レベルが同時送信された場合、バスの値はドミナント・レベルになります)。
- ・送信ノードは、自分の出力したアービトレーション・フィールドとバス上のデータ・レベルを比較します。

表14 - 9 バス・プライオリティの決定

レベルの一致	送信を継続します。
レベルの不一致	不一致を検出した次のビットからデータ出力を停止し、受信動作になります。

(3) データ・フレームとリモート・フレームのプライオリティ

- ・データ・フレームとリモート・フレームがバス上で競合した場合、アービトレーション・フィールドの最終ビットであるRTRがドミナント・レベルであるデータ・フレームが優先されます。

注意 拡張フォーマット・フレームのデータ・フレームと標準フォーマット・フレームのリモート・フレームがバス上で競合した場合(双方のID28-ID18が同じ場合)、標準フォーマット・フレームのリモート・フレームが優先されます。

14.3.2 ビット・スタッフ

ビット・スタッフは、パースト・エラーを防ぐために、同一レベルが5ビット連続した場合、1ビットの反転データを付加して、同期をとる仕組みです。

表14 - 10 ビット・スタッフ

送 信	データ・フレーム、リモート・フレームを送信する際に、スタート・オブ・フレーム～CRCフィールド間のデータで同一レベルが5ビット連続した場合、次のビットの前に、前5ビットのレベルを反転した1ビットのレベル・データを挿入します。
受 信	データ・フレーム、リモート・フレームの受信時、スタート・オブ・フレーム～CRCフィールド間のデータで同一レベルが5ビット連続した場合、次の1ビットを削除して受信します。

14.3.3 マルチマスタ

- ★ アイデンティファイアによりバス・プライオリティ(送信権利を獲得するノード)を決定するため、どのノードでもバス・マスタになることができます。

14.3.4 マルチキャスト

送信ノードは1つですが、同一のアイデンティファイアを複数のノードに設定できるため、複数のノードで同時に同一データの受信ができます。

14.3.5 CANスリープ・モード/CANストップ・モード機能

CANスリープ・モード/CANストップ・モード機能により、CANコントローラを待機状態にすることで消費電力を低減できます。

CANスリープ・モードはバスの動作でウエイク・アップしますが、CANストップ・モードはバスの動作でウエイク・アップしません（CPUアクセスにより制御されます）。

14.3.6 エラー制御機能

(1) エラーの種類

表14 - 11 エラーの種類

エラーの種類	エラーの説明		検出する状態	
	検出方法	検出条件	送信 / 受信ノード	フィールド / フレーム
★ ビット・エラー	出力レベルとバス上のレベルとの比較	両レベルの不一致	送信 / 受信ノード	スタート・オブ・フレーム～エンド・オブ・フレーム, エラー・フレーム, オーバロード・フレームでバス上にデータを出力しているビット。
スタッフ・エラー	スタッフ・ビットでの受信データのチェック	同一レベル・データの6ビット連続	受信ノード	スタート・オブ・フレーム～CRCシーケンス
CRCエラー	受信データから生成したCRCと受信したCRCシーケンスとの比較	CRCの不一致	受信ノード	CRCフィールド
フォーム・エラー	固定フォーマットのフィールド / フレームのチェック	固定フォーマット違反の検出	受信ノード	・CRCデリミッタ ・ACKフィールド ・エンド・オブ・フレーム ・エラー・フレーム ・オーバロード・フレーム
ACKエラー	送信ノードによるACKスロットのチェック	ACKスロットでレセシブ・レベルを検出	送信ノード	ACKスロット

(2) エラー・フレームの出力タイミング

表14 - 12 エラー・フレームの出力タイミング

エラーの種類	出力タイミング
ビット・エラー, スタッフ・エラー, フォーム・エラー, ACKエラー	エラーを検出した次のビット・タイミングからエラー・フレームを出力します。
CRCエラー	ACKデリミッタの次のビット・タイミングからエラー・フレームを出力します。

(3) エラー発生時の処置

送信ノードは、エラー・フレーム後にデータ・フレーム、またはリモート・フレームの再送を行います。
(ただし、シングル・ショット・モード時には再送は行いません)。

(4) エラー状態

(a) エラー状態の種類

CANスペックで規定されているエラーの状態には次の3種類があります。

- ・エラー・アクティブ
- ・エラー・パッシブ
- ・バスオフ

これらは、CANエラー・カウンタ・レジスタ (C0ERC) のTEC7-TEC0ビット (送信エラー・カウンタ・ビット) およびREC6-REC0ビット (受信エラー・カウンタ・ビット) の値によって表14 - 13のように分類されます。

現在のエラー状態はCANモジュール情報レジスタ (C0INFO) に表示されています。

各エラー・カウンタ値がエラー・ワーニング・レベル(96)以上になると、C0INFOレジスタのTECS0ビットあるいはRECS0ビットが1にセットされます。この場合、バスに重度の障害があると考えられるため、バス状態をテストする必要があります。各エラー・カウンタ値が128以上になると、エラー・パッシブ状態となり、C0INFOレジスタのTECS1ビットあるいはRECS1ビットがセット(1)されます。

- ・送信エラー・カウンタ値が256以上 (実際には送信エラー・カウンタ値は256以上の値は表示しません) になると、バスオフ状態となり、C0INFOレジスタのBOFFビットがセット(1)されます。
- ・スタート・アップ時、バス上に1個のノードしかアクティブでない場合 (= 自局のみバスに接続されている場合)、データを送信してもACKが返ってこないためエラー・フレームとデータの再送を繰り返しますが、エラー・パッシブ状態に移行したあとの送信エラー・カウンタはインクリメントされず、バスオフには移行しません。

表14 - 13 エラー状態の種類

エラー状態の種類	動作	エラー・カウンタの値	COINFOレジスタの表示	そのエラー状態特有の動作
エラー・アクティブ	送信	0-95	TECS1, TECS0が00	・エラー検知時にアクティブ・エラー・フラグ (6ビットのドミナント・レベルの連続) を出力
	受信	0-95	RECS1, RECS0が00	
	送信	96-127	TECS1, TECS0が01	
	受信	96-127	RECS1, RECS0が01	
エラー・パッシブ	送信	128-255	TECS1, TECS0が11	・エラー検知時にパッシブ・エラー・フラグ (6ビットのレセシブ・レベルの連続) を出力 ・送信と送信の間に、インタミッションに続いて8ビットのレセシブ・レベルを送信 (サスペンド・トランスミッション)
	受信	128以上	RECS1, RECS0が11	
★ バスオフ	送信	256以上 (表示はしない) ^注	BOFFが1, TECS1, TECS0が11	・通信できません。 ただし、フレーム受信時にメッセージは格納しませんが、以下の , , の動作を行います。 TSOUTがトグルします。 RECが +/- します。 VALIDビットがセットされます。 ・初期化モードに遷移し、のちに初期化モード以外のいずれかの動作モードに遷移要求を行ったあと、11ビット連続でレセシブ・レベルが128回発生すると、エラー・カウンタが0にリセットされ、エラー・アクティブ状態に戻ることができます。

注 送信エラー・カウンタ (TEC) の値は、BOFFビットがセットされたときには意味を持ちません。送信エラー・カウンタが248-255の範囲の値のとき、さらに+8のインクリメントを行うようなエラーを検知した際は、カウンタ値はインクリメントされずにバスオフ状態となります。

(b) エラー・カウンタ

★ エラー・カウンタは、エラーが発生した場合にカウント・アップし、送信、受信が正常に行われた場合にカウント・ダウンします。カウント・アップのタイミングは、エラーが検出された直後になります。

表14 - 14 エラー・カウンタ

状 態	送信エラー・カウンタ (TEC7-TEC0ビット)	受信エラー・カウンタ (REC6-REC0ビット)
受信ノードがエラーを検出 (アクティブ・エラー・フラグ, オーバロード・フラグ中のビット・エラーを除く)	変化なし	+1 (REPSビット = 0時)
受信ノードがエラー・フレームのエラー・フラグ出力の次にドミナント・レベルを検出	変化なし	+8 (REPSビット = 0時)
送信ノードがエラー・フラグを送信 [例外として, 次の場合のエラー・カウンタは変化しません] エラー・パッシブ状態で, ACKエラーを検出しパッシブ・エラー・フラグを出力中にドミナント・レベルを未検出 アービトラージ・フィールド中にスタッフ・エラーを検出し, それがスタッフ・ビットとしてレセシブ・レベルを送信したが, ドミナント・レベルを検出	+8	変化なし
アクティブ・エラー・フラグ, オーバロード・フラグ出力中のビット・エラー検出 (エラー・アクティブの送信ノード)	+8	変化なし
アクティブ・エラー・フラグ, オーバロード・フラグ出力中のビット・エラー検出 (エラー・アクティブの受信ノード)	変化なし	+8 (REPSビット = 0時)
各ノードがアクティブ・エラー・フラグ, オーバロード・フラグの最初から14個の連続したドミナント・レベルを検出, およびそれ以降の8個連続のドミナント・レベルを検出 各ノードがパッシブ・エラー・フラグのあと, 8個連続のドミナント・レベルを検出	+8 (送信時)	+8 (受信時, REPSビット = 0時)
送信ノードがエラーなしで, 送信を完了 (エラー・カウンタ = 0の場合は±0)	-1	変化なし
受信ノードがエラーなしで, 受信を完了	変化なし	<ul style="list-style-type: none"> ・ -1 (1 REC6-REC0 127, REPSビット = 0時) ・ ±0 (REC6-REC0 = 0, REPSビット = 0時) ・ 119 ~ 127のいずれかの値をセットする。 (REPSビット = 1時)

(c) インタミッション中のビット・エラーの発生

オーバロード・フレームを発生します。

注意 エラー発生時のエラー制御は、そのエラーが発生する前の送信エラー・カウンタと受信エラー・カウンタの内容によって行います。エラー・カウンタの値はエラー・フラグを出力したあとに加算します。

(5) バスオフ状態からの復帰動作

CANモジュールが、バスオフ状態になった場合、CANバスから切り離された送信端子 (CTXD0) は、常にレセシブ・レベルの出力となります。

バスオフ状態からの復帰は、次に示すバスオフ復帰 (リカバリ) シーケンスにより行います。

CAN初期化モードへの移行要求

CAN動作モードへの移行要求

(a) 通常リカバリ・シーケンスによる復帰動作

(b) リカバリ・シーケンスをスキップする強制復帰動作

(a) 通常リカバリ・シーケンスによるバスオフからの復帰動作

まず、初期化モードへの移行要求を行います (図14 - 17中のタイミング 参照)。この移行要求は直ちに受け付けられ、C0CTRLレジスタのOPMODEビットは000Bとなります。アプリケーション・ソフトウェアにより、バスオフの原因となった故障の解析、CANモジュールおよびメッセージ・バッファの再定義、あるいはGOMビットをクリア (0) することで、CANモジュール自体の動作停止といった処置を行うことが可能です。

次に、初期化モードから任意の動作モードへの移行要求を行います (図14 - 17中のタイミング 参照)。この任意の動作モードへの移行要求を行うことで、バスオフからのリカバリ動作が開始されます。バスオフからのリカバリ条件は、CANプロトコルISO11898に規定されており、11ビットの連続したレセシブ・ビットを128回以上検出することが必要です。このとき、任意の動作モードへの移行要求はバスオフのリカバリ条件が満足するまでは保留され、バスオフのリカバリ条件が満足した時点 (図14 - 17中のタイミング 参照) でCANモジュールは要求された動作モードに移行します。この間、CANモジュールは初期化モードを維持し、任意の動作モードへの移行の完了は、C0CTRLレジスタのOPMODEをリードすることにより確認できます。なお、任意の動作モードへの移行が完了するまでは、OPMODE [2:0] = 000Bがリードされます。

★

バスオフ期間中およびバスオフ・リカバリ・シーケンス中は、C0INFOレジスタのBOFFビットはセット (1) を継続します。バスオフ・リカバリ・シーケンスは、受信エラー・カウンタ (REC [6:0]) により、バス上で検出される11ビットの連続したレセシブ・ビットの回数をカウントしていますので、REC [6:0] をリードすることにより復帰状況を確認することができます。

★


注意1. バスオフ・リカバリ・シーケンス中にもう一度バスオフ・リカバリ・シーケンスを行うために、初期化モードから任意の動作モードへ移行要求をしたとき、受信エラー・カウンタ (REC [6:0]) がクリアされます。したがって、もう一度バス上に11ビットの連続したレセシブ・ビットを128回検出する必要があります。

2. バスオフ・リカバリ・シーケンス中は、REC [6:0] は11ビットの連続したレセシブ・ビットを検出するたびにカウントアップ (+1) します。

バスオフ期間中でもCANモジュールはCANスリープ・モードやCANストップ・モードに移行することができます。バスオフを解除するためには、初期化モードにいったん移行する必要がありますが、CANモジュールがCANスリープ・モードやCANストップ・モードである場合は、直接初期化モードへは移行することができません。この場合は初期化モードへの移行を行わなくても、CANスリープ・モードが解除される際に同時にバスオフ・リカバリ・シーケンスが開始されます。ソフトウェアによるPSMODEのクリアのほかにも、CANバス上のドミナント・エッジ検知によるウエイク・アップによっても、バスオフ・リカバリ・シーケンスは開始されます。

★

図14 - 17 通常リカバリ・シーケンスによるバスオフからの復帰動作



(b) バスオフ・リカバリ・シーケンスをスキップする強制復帰動作

バスオフ・リカバリ・シーケンスをスキップすることで、バスの状態によらずCANモジュールを強制的にバスオフから復帰させることが可能です。手順を以下に示します。

まず、初期化モードへの移行要求を行います。このときの動作および注意事項は、14.3.6(5)(a) **通常リカバリ・シーケンスによるバスオフからの復帰動作**を参照してください。

次に、任意の動作モードへの移行要求を行い、同時にC0CTRLレジスタのCCERCビットをセット(1)します。

これにより、CANプロトコルISO11898で規定されているバスオフのリカバリ・シーケンスがスキップされ、ただちに動作モードへの移行が行われます。この場合、CANバスへの再接続はCANモジュールが連続した11ビットのレセシブ・ビットのモニタ後に行われます。詳細は、**図14 - 55 バスオフからのリカバリ処理 (ABT付き通常動作モード以外の場合)**を参照してください。

注意 この機能は、CANプロトコルISO11898に規定されておりませんので、ご使用の際にはネットワーク・システムへの影響を十分にご確認ください。

(6) 初期化モード中のCANモジュール・エラー・カウンタ・レジスタ (C0ERC) の初期化

プログラム・ディバグや評価のために、CANモジュール・エラー・カウンタ・レジスタ (C0ERC) , およびCANモジュール情報レジスタ (C0INFO) の初期化が必要となる場合には、初期化モード中にC0CTRLレジスタのCCERCビットをセット(1)することで、C0ERC, C0INFOレジスタは初期値に初期化されます。初期化が完了すると、CCERCビットは自動的にクリア(0)されます。

- 注意1. この機能は、初期化モード中でのみ有効です。任意のCAN動作モード中でCCERCビットをセット(1)したとしても、C0ERC, C0INFOレジスタは初期化されません。
2. CCERCビットのセットは、任意のCAN動作モードへの移行要求と同時にすることも可能です。

14.3.7 ボー・レート制御機能


(1) プリスケーラ

CANコントローラは、CANへの供給クロック (f_{CAN}) を分周するプリスケーラを持っています。また、プリスケーラは、CANモジュール・システム・クロック (f_{CANMOD}) を1-256分周したCANプロトコル・レイヤ基本クロック (f_{TQ}) を発生します (14.6 (12) CANモジュール・ビット・レート・プリスケーラ・レジスタ (C0BRP) 参照)。

(2) データ・ビット・タイム (8-25 Time Quanta)


1データ・ビット・タイムは、図14 - 18のように定義されています。図14 - 18で示すようなタイム・セグメント1, タイム・セグメント2, 同期ジャンプ幅 (SJW) といったビット・タイミングのパラメータに置き換えて設定されます。タイム・セグメント1は、CANプロトコル仕様で規定されているプロップ・セグメントとフェーズ・セグメント1の合計に該当します。タイム・セグメント2は、フェーズ・セグメント2に該当します。

図14 - 18 セグメントの設定



参考：CANプロトコル仕様では、データ・ビット・タイムを構成する各セグメントは、図14 - 19のように規定されています。

図14 - 19 CANスペック上でのデータ・ビット・タイムの構成



(3) データ・ビットの同期


- ・受信ノードは、同期信号がないため、バス上のレベル変化で同期をとります。
- ・送信ノードは、送信ノードのビット・タイミングに同期してデータの送信を行います。

(a) ハードウェア同期

受信ノードが、インタフレーム・スペースでスタート・オブ・フレームを検出した場合に行うビット同期です。

- ・バス上の立ち下がりエッジを検出すると、そのTQがシンク・セグメントで、次がプロップ・セグメントとなります。この場合、SJWには無関係に同期をとります。

図14 - 20 バス・アイドル中のドミナント・レベル検出によるハードウェア同期




(b) 再同期

受信中に、バス上のレベル変化を検出した場合（前回のサンプリングがレセシブ・レベル時のみ）、再同期を行います。

- ・エッジの位相誤差は、検出されたエッジとシンク・セグメントの相対位置により与えられます。
 - < 位相誤差の符号 >
 - 0 : エッジがシンク・セグメント内にある場合
 - 正 : エッジがサンプル・ポイントより前にある場合（フェーズ・エラー）
 - 負 : エッジがサンプル・ポイントより後ろにある場合（フェーズ・エラー）
 - 位相誤差が正の場合：フェーズ・セグメント1は指定したSJW分だけ長くなります。
 - 位相誤差が負の場合：フェーズ・セグメント2は指定したSJW分だけ短くなります。
- ・送信ノードと受信ノードのポー・レートの“ずれ”により、受信ノードでのデータのサンプル・ポイントが相対的に移動します。


図14 - 21 再同期



14.4 ターゲット・システムとの接続

CANコントローラ内蔵マイコンは、外部トランシーバを使用してCANバスに接続しなければなりません。

図14 - 22 CANバスへの接続



14.5 CANコントローラの内部レジスタ

14.5.1 CANコントローラの構成

表14 - 15 CANコントローラのレジスタ一覧

項 目	レジスタ名
CANグローバル・レジスタ	CANグローバル制御レジスタ (C0GMCTRL)
	CANグローバル・クロック選択レジスタ (C0GMCS)
	CANグローバル自動ブロック送信制御レジスタ (C0GMABT)
	CANグローバル自動ブロック送信遅延設定レジスタ (C0GMABTD)
CANモジュール・レジスタ	CANモジュール・マスク1レジスタ (C0MASK1L, C0MASK1H)
	CANモジュール・マスク2レジスタ (C0MASK2L, C0MASK2H)
	CANモジュール・マスク3レジスタ (C0MASK3L, C0MASK3H)
	CANモジュール・マスク4レジスタ (C0MASK4L, C0MASK4H)
	CANモジュール制御レジスタ (C0CTRL)
	CANモジュール最終エラー情報レジスタ (C0LEC)
	CANモジュール情報レジスタ (C0INFO)
	CANモジュール・エラー・カウンタ・レジスタ (C0ERC)
	CANモジュール割り込み許可レジスタ (C0IE)
	CANモジュール割り込みステータス・レジスタ (C0INTS)
	CANモジュール・ビット・レート・プリスケラ・レジスタ (C0BRP)
	CANモジュール・ビット・レート・レジスタ (C0BTR)
	CANモジュール最終受信ポインタ・レジスタ (C0LIPT)
	CANモジュール受信履歴・リスト・レジスタ (C0RGPT)
	CANモジュール最終送信ポインタ・レジスタ (C0LOPT)
	CANモジュール送信履歴・リスト・レジスタ (C0TGPT)
	CANモジュール・タイム・スタンプ・レジスタ (C0TS)
	メッセージ・バッファ・レジスタ
CANメッセージ・データ・バイト1レジスタm (C0MDATA1m)	
CANメッセージ・データ・バイト23レジスタm (C0MDATA23m)	
CANメッセージ・データ・バイト2レジスタm (C0MDATA2m)	
CANメッセージ・データ・バイト3レジスタm (C0MDATA3m)	
CANメッセージ・データ・バイト45レジスタm (C0MDATA45m)	
CANメッセージ・データ・バイト4レジスタm (C0MDATA4m)	
CANメッセージ・データ・バイト5レジスタm (C0MDATA5m)	
CANメッセージ・データ・バイト67レジスタm (C0MDATA67m)	
CANメッセージ・データ・バイト6レジスタm (C0MDATA6m)	
CANメッセージ・データ・バイト7レジスタm (C0MDATA7m)	
CANメッセージ・データ長レジスタm (C0MDLCm)	
CANメッセージ・コンフィギュレーション・レジスタm (C0MCONFm)	
CANメッセージIDレジスタm (C0MIDLm, C0MIDHm)	
CANメッセージ制御レジスタm (C0MCTRLm)	

備考1. m = 0-31

- ★ 2. CANグローバル・レジスタは、C0GM<レジスタ機能>によって定義されます。
CANモジュール・レジスタは、C0<レジスタ機能>によって定義されます。
メッセージ・バッファ・レジスタは、C0M<レジスタ機能>によって定義されます。

14.5.2 レジスタ・アクセス・タイプ

CANコントローラ用の周辺I/Oレジスタは03FEC000H～03FEC4EEHに割り付けられています。3.4.8 プロ
 グラム周辺I/Oレジスタを参照してください。

表14 - 16 レジスタ・アクセス・タイプ (1/17)

アドレス	レジスタ名	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC000H	CAN0グローバル制御レジスタ	C0GMCTRL	R/W	-	-	○	0000H
03FEC002H	CAN0グローバル・クロック選択レジスタ	C0GMCS	R/W	-	○	-	0FH
03FEC006H	CAN0グローバル自動ブロック送信制御 レジスタ	C0GMABT	R/W	-	-	○	0000H
03FEC008H	CAN0グローバル自動ブロック送信遅延 設定レジスタ	C0GMABTD	R/W	-	○	-	00H
03FEC040H	CAN0モジュール・マスク1レジスタ	C0MASK1L	R/W	-	-	○	不定
03FEC042H		C0MASK1H					
03FEC044H	CAN0モジュール・マスク2レジスタ	C0MASK2L	R/W	-	-	○	不定
03FEC046H		C0MASK2H					
03FEC048H	CAN0モジュール・マスク3レジスタ	C0MASK3L	R/W	-	-	○	不定
03FEC04AH		C0MASK3H					
03FEC04CH	CAN0モジュール・マスク4レジスタ	C0MASK4L	R/W	-	-	○	不定
03FEC04EH		C0MASK4H					
03FEC050H	CAN0モジュール制御レジスタ	C0CTRL	R/W	-	-	○	0000H
03FEC052H	CAN0モジュール最終エラー情報レジスタ	C0LEC	R/W	-	○	-	00H
03FEC053H	CAN0モジュール情報レジスタ	C0INFO	R	-	○	-	00H
03FEC054H	CAN0モジュール・エラー・カウンタ・ レジスタ	C0ERC	R	-	-	○	0000H
03FEC056H	CAN0モジュール割り込み許可レジスタ	C0IE	R/W	-	-	○	0000H
03FEC058H	CAN0モジュール割り込みステータス・ レジスタ	C0INTS	R/W	-	-	○	0000H
03FEC05AH	CAN0モジュール・ビット・レート・ プリスケアラ・レジスタ	C0BRP	R/W	-	○	-	FFH
03FEC05CH	CAN0モジュール・ビット・レート・ レジスタ	C0BTR	R/W	-	-	○	370FH
03FEC05EH	CAN0モジュール最終受信ポインタ・ レジスタ	C0LIPT	R	-	○	-	不定
03FEC060H	CAN0モジュール受信履歴・リスト・ レジスタ	C0RGPT	R/W	-	-	○	xx02H
03FEC062H	CAN0モジュール最終送信ポインタ・ レジスタ	C0LOPT	R	-	○	-	不定
03FEC064H	CAN0モジュール送信履歴・リスト・ レジスタ	C0TGPT	R/W	-	-	○	xx02H
03FEC066H	CAN0モジュール・タイム・スタンプ・ レジスタ	C0TS	R/W	-	-	○	0000H

表14 - 16 レジスタ・アクセス・タイプ (2/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC100H	CAN0メッセージ・データ・バイト01レジスタ00	C0MDATA0100	R/W				不定
03FEC100H	CAN0メッセージ・データ・バイト0レジスタ00	C0MDATA0000					不定
03FEC101H	CAN0メッセージ・データ・バイト1レジスタ00	C0MDATA1000					不定
03FEC102H	CAN0メッセージ・データ・バイト23レジスタ00	C0MDATA2300					不定
03FEC102H	CAN0メッセージ・データ・バイト2レジスタ00	C0MDATA2000					不定
03FEC103H	CAN0メッセージ・データ・バイト3レジスタ00	C0MDATA3000					不定
03FEC104H	CAN0メッセージ・データ・バイト45レジスタ00	C0MDATA4500					不定
03FEC104H	CAN0メッセージ・データ・バイト4レジスタ00	C0MDATA4000					不定
03FEC105H	CAN0メッセージ・データ・バイト5レジスタ00	C0MDATA5000					不定
03FEC106H	CAN0メッセージ・データ・バイト67レジスタ00	C0MDATA6700					不定
03FEC106H	CAN0メッセージ・データ・バイト6レジスタ00	C0MDATA6000					不定
03FEC107H	CAN0メッセージ・データ・バイト7レジスタ00	C0MDATA7000					不定
03FEC108H	CAN0メッセージ・データ長レジスタ00	C0MDLC00					0000xxxxB
03FEC109H	CAN0メッセージ・コンフィギュレーション・レジスタ00	C0MCONF00					不定
03FEC10AH	CAN0メッセージIDレジスタ00	C0MIDL00					不定
03FEC10CH		C0MIDH00					不定
03FEC10EH	CAN0メッセージ制御レジスタ00	C0MCTRL00					00x00000 000xx000B
03FEC120H	CAN0メッセージ・データ・バイト01レジスタ01	C0MDATA0101					不定
03FEC120H	CAN0メッセージ・データ・バイト0レジスタ01	C0MDATA0001					不定
03FEC121H	CAN0メッセージ・データ・バイト1レジスタ01	C0MDATA1001					不定
03FEC122H	CAN0メッセージ・データ・バイト23レジスタ01	C0MDATA2301					不定
03FEC122H	CAN0メッセージ・データ・バイト2レジスタ01	C0MDATA2001					不定
03FEC123H	CAN0メッセージ・データ・バイト3レジスタ01	C0MDATA3001					不定
03FEC124H	CAN0メッセージ・データ・バイト45レジスタ01	C0MDATA4501					不定
03FEC124H	CAN0メッセージ・データ・バイト4レジスタ01	C0MDATA4001					不定
03FEC125H	CAN0メッセージ・データ・バイト5レジスタ01	C0MDATA5001					不定
03FEC126H	CAN0メッセージ・データ・バイト67レジスタ01	C0MDATA6701					不定
03FEC126H	CAN0メッセージ・データ・バイト6レジスタ01	C0MDATA6001					不定
03FEC127H	CAN0メッセージ・データ・バイト7レジスタ01	C0MDATA7001					不定
03FEC128H	CAN0メッセージ・データ長レジスタ01	C0MDLC01					0000xxxxB
03FEC129H	CAN0メッセージ・コンフィギュレーション・レジスタ01	C0MCONF01					不定
03FEC12AH	CAN0メッセージIDレジスタ01	C0MIDL01					不定
03FEC12CH		C0MIDH01				不定	
03FEC12EH	CAN0メッセージ制御レジスタ01	C0MCTRL01				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (3/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC140H	CAN0メッセージ・データ・バイト01レジスタ02	C0MDATA0102	R/W				不定
03FEC140H	CAN0メッセージ・データ・バイト0レジスタ02	C0MDATA002					不定
03FEC141H	CAN0メッセージ・データ・バイト1レジスタ02	C0MDATA102					不定
03FEC142H	CAN0メッセージ・データ・バイト23レジスタ02	C0MDATA2302				不定	
03FEC142H	CAN0メッセージ・データ・バイト2レジスタ02	C0MDATA202				不定	
03FEC143H	CAN0メッセージ・データ・バイト3レジスタ02	C0MDATA302				不定	
03FEC144H	CAN0メッセージ・データ・バイト45レジスタ02	C0MDATA4502				不定	
03FEC144H	CAN0メッセージ・データ・バイト4レジスタ02	C0MDATA402				不定	
03FEC145H	CAN0メッセージ・データ・バイト5レジスタ02	C0MDATA502				不定	
03FEC146H	CAN0メッセージ・データ・バイト67レジスタ02	C0MDATA6702				不定	
03FEC146H	CAN0メッセージ・データ・バイト6レジスタ02	C0MDATA602				不定	
03FEC147H	CAN0メッセージ・データ・バイト7レジスタ02	C0MDATA702				不定	
03FEC148H	CAN0メッセージ・データ長レジスタ02	C0MDLC02				0000xxxxB	
03FEC149H	CAN0メッセージ・コンフィギュレーション・レジスタ02	C0MCONF02				不定	
03FEC14AH	CAN0メッセージIDレジスタ02	C0MIDL02				不定	
03FEC14CH		C0MIDH02				不定	
03FEC14EH	CAN0メッセージ制御レジスタ02	C0MCTRL02				00x00000 000xx000B	
03FEC160H	CAN0メッセージ・データ・バイト01レジスタ03	C0MDATA0103				不定	
03FEC160H	CAN0メッセージ・データ・バイト0レジスタ03	C0MDATA003				不定	
03FEC161H	CAN0メッセージ・データ・バイト1レジスタ03	C0MDATA103				不定	
03FEC162H	CAN0メッセージ・データ・バイト23レジスタ03	C0MDATA2303				不定	
03FEC162H	CAN0メッセージ・データ・バイト2レジスタ03	C0MDATA203				不定	
03FEC163H	CAN0メッセージ・データ・バイト3レジスタ03	C0MDATA303				不定	
03FEC164H	CAN0メッセージ・データ・バイト45レジスタ03	C0MDATA4503				不定	
03FEC164H	CAN0メッセージ・データ・バイト4レジスタ03	C0MDATA403				不定	
03FEC165H	CAN0メッセージ・データ・バイト5レジスタ03	C0MDATA503				不定	
03FEC166H	CAN0メッセージ・データ・バイト67レジスタ03	C0MDATA6703				不定	
03FEC166H	CAN0メッセージ・データ・バイト6レジスタ03	C0MDATA603				不定	
03FEC167H	CAN0メッセージ・データ・バイト7レジスタ03	C0MDATA703				不定	
03FEC168H	CAN0メッセージ・データ長レジスタ03	C0MDLC03				0000xxxxB	
03FEC169H	CAN0メッセージ・コンフィギュレーション・レジスタ03	C0MCONF03				不定	
03FEC16AH	CAN0メッセージIDレジスタ03	C0MIDL03				不定	
03FEC16CH		C0MIDH03				不定	
03FEC16EH	CAN0メッセージ制御レジスタ03	C0MCTRL03				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (4/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC180H	CAN0メッセージ・データ・バイト01レジスタ04	COMDATA0104	R/W				不定
03FEC180H	CAN0メッセージ・データ・バイト0レジスタ04	COMDATA004					不定
03FEC181H	CAN0メッセージ・データ・バイト1レジスタ04	COMDATA104					不定
03FEC182H	CAN0メッセージ・データ・バイト23レジスタ04	COMDATA2304					不定
03FEC182H	CAN0メッセージ・データ・バイト2レジスタ04	COMDATA204					不定
03FEC183H	CAN0メッセージ・データ・バイト3レジスタ04	COMDATA304					不定
03FEC184H	CAN0メッセージ・データ・バイト45レジスタ04	COMDATA4504					不定
03FEC184H	CAN0メッセージ・データ・バイト4レジスタ04	COMDATA404					不定
03FEC185H	CAN0メッセージ・データ・バイト5レジスタ04	COMDATA504					不定
03FEC186H	CAN0メッセージ・データ・バイト67レジスタ04	COMDATA6704					不定
03FEC186H	CAN0メッセージ・データ・バイト6レジスタ04	COMDATA604					不定
03FEC187H	CAN0メッセージ・データ・バイト7レジスタ04	COMDATA704					不定
03FEC188H	CAN0メッセージ・データ長レジスタ04	COMDLC04					0000xxxxB
03FEC189H	CAN0メッセージ・コンフィギュレーション・レジスタ04	COMCONF04					不定
03FEC18AH	CAN0メッセージIDレジスタ04	COMIDL04					不定
03FEC18CH		COMIDH04					不定
03FEC18EH	CAN0メッセージ制御レジスタ04	COMCTRL04					00x00000 000xx000B
03FEC1A0H	CAN0メッセージ・データ・バイト01レジスタ05	COMDATA0105					不定
03FEC1A0H	CAN0メッセージ・データ・バイト0レジスタ05	COMDATA005					不定
03FEC1A1H	CAN0メッセージ・データ・バイト1レジスタ05	COMDATA105					不定
03FEC1A2H	CAN0メッセージ・データ・バイト23レジスタ05	COMDATA2305					不定
03FEC1A2H	CAN0メッセージ・データ・バイト2レジスタ05	COMDATA205					不定
03FEC1A3H	CAN0メッセージ・データ・バイト3レジスタ05	COMDATA305					不定
03FEC1A4H	CAN0メッセージ・データ・バイト45レジスタ05	COMDATA4505					不定
03FEC1A4H	CAN0メッセージ・データ・バイト4レジスタ05	COMDATA405					不定
03FEC1A5H	CAN0メッセージ・データ・バイト5レジスタ05	COMDATA505					不定
03FEC1A6H	CAN0メッセージ・データ・バイト67レジスタ05	COMDATA6705					不定
03FEC1A6H	CAN0メッセージ・データ・バイト6レジスタ05	COMDATA605					不定
03FEC1A7H	CAN0メッセージ・データ・バイト7レジスタ05	COMDATA705					不定
03FEC1A8H	CAN0メッセージ・データ長レジスタ05	COMDLC05					0000xxxxB
03FEC1A9H	CAN0メッセージ・コンフィギュレーション・レジスタ05	COMCONF05					不定
03FEC1AAH	CAN0メッセージIDレジスタ05	COMIDL05					不定
03FEC1ACH		COMIDH05					不定
03FEC1AEH	CAN0メッセージ制御レジスタ05	COMCTRL05				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (5/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC1C0H	CAN0メッセージ・データ・バイト01レジスタ06	COMDATA0106	R/W				不定
03FEC1C0H	CAN0メッセージ・データ・バイト0レジスタ06	COMDATA006					不定
03FEC1C1H	CAN0メッセージ・データ・バイト1レジスタ06	COMDATA106					不定
03FEC1C2H	CAN0メッセージ・データ・バイト23レジスタ06	COMDATA2306					不定
03FEC1C2H	CAN0メッセージ・データ・バイト2レジスタ06	COMDATA206					不定
03FEC1C3H	CAN0メッセージ・データ・バイト3レジスタ06	COMDATA306					不定
03FEC1C4H	CAN0メッセージ・データ・バイト45レジスタ06	COMDATA4506					不定
03FEC1C4H	CAN0メッセージ・データ・バイト4レジスタ06	COMDATA406					不定
03FEC1C5H	CAN0メッセージ・データ・バイト5レジスタ06	COMDATA506					不定
03FEC1C6H	CAN0メッセージ・データ・バイト67レジスタ06	COMDATA6706					不定
03FEC1C6H	CAN0メッセージ・データ・バイト6レジスタ06	COMDATA606					不定
03FEC1C7H	CAN0メッセージ・データ・バイト7レジスタ06	COMDATA706					不定
03FEC1C8H	CAN0メッセージ・データ長レジスタ06	COMDLC06					0000xxxxB
03FEC1C9H	CAN0メッセージ・コンフィギュレーション・レジスタ06	COMCONF06					不定
03FEC1CAH	CAN0メッセージIDレジスタ06	COMIDL06					不定
03FEC1CCH		COMIDH06					不定
03FEC1CEH	CAN0メッセージ制御レジスタ06	COMCTRL06					00x00000 000xx000B
03FEC1E0H	CAN0メッセージ・データ・バイト01レジスタ07	COMDATA0107					不定
03FEC1E0H	CAN0メッセージ・データ・バイト0レジスタ07	COMDATA007					不定
03FEC1E1H	CAN0メッセージ・データ・バイト1レジスタ07	COMDATA107					不定
03FEC1E2H	CAN0メッセージ・データ・バイト23レジスタ07	COMDATA2307					不定
03FEC1E2H	CAN0メッセージ・データ・バイト2レジスタ07	COMDATA207					不定
03FEC1E3H	CAN0メッセージ・データ・バイト3レジスタ07	COMDATA307					不定
03FEC1E4H	CAN0メッセージ・データ・バイト45レジスタ07	COMDATA4507					不定
03FEC1E4H	CAN0メッセージ・データ・バイト4レジスタ07	COMDATA407					不定
03FEC1E5H	CAN0メッセージ・データ・バイト5レジスタ07	COMDATA507					不定
03FEC1E6H	CAN0メッセージ・データ・バイト67レジスタ07	COMDATA6707					不定
03FEC1E6H	CAN0メッセージ・データ・バイト6レジスタ07	COMDATA607					不定
03FEC1E7H	CAN0メッセージ・データ・バイト7レジスタ07	COMDATA707					不定
03FEC1E8H	CAN0メッセージ・データ長レジスタ07	COMDLC07					0000xxxxB
03FEC1E9H	CAN0メッセージ・コンフィギュレーション・レジスタ07	COMCONF07					不定
03FEC1EAH	CAN0メッセージIDレジスタ07	COMIDL07					不定
03FEC1ECH		COMIDH07					不定
03FEC1EEH	CAN0メッセージ制御レジスタ07	COMCTRL07				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (6/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC200H	CAN0メッセージ・データ・バイト01レジスタ08	C0MDATA0108	R/W				不定
03FEC200H	CAN0メッセージ・データ・バイト0レジスタ08	C0MDATA008					不定
03FEC201H	CAN0メッセージ・データ・バイト1レジスタ08	C0MDATA108					不定
03FEC202H	CAN0メッセージ・データ・バイト23レジスタ08	C0MDATA2308				不定	
03FEC202H	CAN0メッセージ・データ・バイト2レジスタ08	C0MDATA208				不定	
03FEC203H	CAN0メッセージ・データ・バイト3レジスタ08	C0MDATA308				不定	
03FEC204H	CAN0メッセージ・データ・バイト45レジスタ08	C0MDATA4508				不定	
03FEC204H	CAN0メッセージ・データ・バイト4レジスタ08	C0MDATA408				不定	
03FEC205H	CAN0メッセージ・データ・バイト5レジスタ08	C0MDATA508				不定	
03FEC206H	CAN0メッセージ・データ・バイト67レジスタ08	C0MDATA6708				不定	
03FEC206H	CAN0メッセージ・データ・バイト6レジスタ08	C0MDATA608				不定	
03FEC207H	CAN0メッセージ・データ・バイト7レジスタ08	C0MDATA708				不定	
03FEC208H	CAN0メッセージ・データ長レジスタ08	C0MDLC08				0000xxxxB	
03FEC209H	CAN0メッセージ・コンフィギュレーション・レジスタ08	C0MCONF08				不定	
03FEC20AH	CAN0メッセージIDレジスタ08	C0MIDL08				不定	
03FEC20CH		C0MIDH08				不定	
03FEC20EH	CAN0メッセージ制御レジスタ08	C0MCTRL08				00x00000 000xx000B	
03FEC220H	CAN0メッセージ・データ・バイト01レジスタ09	C0MDATA0109				不定	
03FEC220H	CAN0メッセージ・データ・バイト0レジスタ09	C0MDATA009				不定	
03FEC221H	CAN0メッセージ・データ・バイト1レジスタ09	C0MDATA109				不定	
03FEC222H	CAN0メッセージ・データ・バイト23レジスタ09	C0MDATA2309				不定	
03FEC222H	CAN0メッセージ・データ・バイト2レジスタ09	C0MDATA209				不定	
03FEC223H	CAN0メッセージ・データ・バイト3レジスタ09	C0MDATA309				不定	
03FEC224H	CAN0メッセージ・データ・バイト45レジスタ09	C0MDATA4509				不定	
03FEC224H	CAN0メッセージ・データ・バイト4レジスタ09	C0MDATA409				不定	
03FEC225H	CAN0メッセージ・データ・バイト5レジスタ09	C0MDATA509				不定	
03FEC226H	CAN0メッセージ・データ・バイト67レジスタ09	C0MDATA6709				不定	
03FEC226H	CAN0メッセージ・データ・バイト6レジスタ09	C0MDATA609				不定	
03FEC227H	CAN0メッセージ・データ・バイト7レジスタ09	C0MDATA709				不定	
03FEC228H	CAN0メッセージ・データ長レジスタ09	C0MDLC09				0000xxxxB	
03FEC229H	CAN0メッセージ・コンフィギュレーション・レジスタ09	C0MCONF09				不定	
03FEC22AH	CAN0メッセージIDレジスタ09	C0MIDL09				不定	
03FEC22CH		C0MIDH09				不定	
03FEC22EH	CAN0メッセージ制御レジスタ09	C0MCTRL09				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (7/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC240H	CAN0メッセージ・データ・バイト01レジスタ10	C0MDATA0110	R/W				不定
03FEC240H	CAN0メッセージ・データ・バイト0レジスタ10	C0MDATA010					不定
03FEC241H	CAN0メッセージ・データ・バイト1レジスタ10	C0MDATA110					不定
03FEC242H	CAN0メッセージ・データ・バイト23レジスタ10	C0MDATA2310					不定
03FEC242H	CAN0メッセージ・データ・バイト2レジスタ10	C0MDATA210					不定
03FEC243H	CAN0メッセージ・データ・バイト3レジスタ10	C0MDATA310					不定
03FEC244H	CAN0メッセージ・データ・バイト45レジスタ10	C0MDATA4510					不定
03FEC244H	CAN0メッセージ・データ・バイト4レジスタ10	C0MDATA410					不定
03FEC245H	CAN0メッセージ・データ・バイト5レジスタ10	C0MDATA510					不定
03FEC246H	CAN0メッセージ・データ・バイト67レジスタ10	C0MDATA6710					不定
03FEC246H	CAN0メッセージ・データ・バイト6レジスタ10	C0MDATA610					不定
03FEC247H	CAN0メッセージ・データ・バイト7レジスタ10	C0MDATA710					不定
03FEC248H	CAN0メッセージ・データ長レジスタ10	C0MDLC10					0000xxxxB
03FEC249H	CAN0メッセージ・コンフィギュレーション・レジスタ10	C0MCONF10					不定
03FEC24AH	CAN0メッセージIDレジスタ10	C0MIDL10					不定
03FEC24CH		C0MIDH10					不定
03FEC24EH	CAN0メッセージ制御レジスタ10	C0MCTRL10					00x00000 000xx000B
03FEC260H	CAN0メッセージ・データ・バイト01レジスタ11	C0MDATA0111					不定
03FEC260H	CAN0メッセージ・データ・バイト0レジスタ11	C0MDATA011					不定
03FEC261H	CAN0メッセージ・データ・バイト1レジスタ11	C0MDATA111					不定
03FEC262H	CAN0メッセージ・データ・バイト23レジスタ11	C0MDATA2311					不定
03FEC262H	CAN0メッセージ・データ・バイト2レジスタ11	C0MDATA211					不定
03FEC263H	CAN0メッセージ・データ・バイト3レジスタ11	C0MDATA311					不定
03FEC264H	CAN0メッセージ・データ・バイト45レジスタ11	C0MDATA4511					不定
03FEC264H	CAN0メッセージ・データ・バイト4レジスタ11	C0MDATA411					不定
03FEC265H	CAN0メッセージ・データ・バイト5レジスタ11	C0MDATA511					不定
03FEC266H	CAN0メッセージ・データ・バイト67レジスタ11	C0MDATA6711					不定
03FEC266H	CAN0メッセージ・データ・バイト6レジスタ11	C0MDATA611				不定	
03FEC267H	CAN0メッセージ・データ・バイト7レジスタ11	C0MDATA711				不定	
03FEC268H	CAN0メッセージ・データ長レジスタ11	C0MDLC11				0000xxxxB	
03FEC269H	CAN0メッセージ・コンフィギュレーション・レジスタ11	C0MCONF11				不定	
03FEC26AH	CAN0メッセージIDレジスタ11	C0MIDL11				不定	
03FEC26CH		C0MIDH11				不定	
03FEC26EH	CAN0メッセージ制御レジスタ11	C0MCTRL11				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (8/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC280H	CAN0メッセージ・データ・バイト01レジスタ12	C0MDATA0112	R/W				不定
03FEC280H	CAN0メッセージ・データ・バイト0レジスタ12	C0MDATA012					不定
03FEC281H	CAN0メッセージ・データ・バイト1レジスタ12	C0MDATA112					不定
03FEC282H	CAN0メッセージ・データ・バイト23レジスタ12	C0MDATA2312				不定	
03FEC282H	CAN0メッセージ・データ・バイト2レジスタ12	C0MDATA212				不定	
03FEC283H	CAN0メッセージ・データ・バイト3レジスタ12	C0MDATA312				不定	
03FEC284H	CAN0メッセージ・データ・バイト45レジスタ12	C0MDATA4512				不定	
03FEC284H	CAN0メッセージ・データ・バイト4レジスタ12	C0MDATA412				不定	
03FEC285H	CAN0メッセージ・データ・バイト5レジスタ12	C0MDATA512				不定	
03FEC286H	CAN0メッセージ・データ・バイト67レジスタ12	C0MDATA6712				不定	
03FEC286H	CAN0メッセージ・データ・バイト6レジスタ12	C0MDATA612				不定	
03FEC287H	CAN0メッセージ・データ・バイト7レジスタ12	C0MDATA712				不定	
03FEC288H	CAN0メッセージ・データ長レジスタ12	C0MDLC12				0000xxxxB	
03FEC289H	CAN0メッセージ・コンフィギュレーション・レジスタ12	C0MCONF12				不定	
03FEC28AH	CAN0メッセージIDレジスタ12	C0MIDL12				不定	
03FEC28CH		C0MIDH12				不定	
03FEC28EH	CAN0メッセージ制御レジスタ12	C0MCTRL12				00x00000 000xx000B	
03FEC2A0H	CAN0メッセージ・データ・バイト01レジスタ13	C0MDATA0113				不定	
03FEC2A0H	CAN0メッセージ・データ・バイト0レジスタ13	C0MDATA013				不定	
03FEC2A1H	CAN0メッセージ・データ・バイト1レジスタ13	C0MDATA113				不定	
03FEC2A2H	CAN0メッセージ・データ・バイト23レジスタ13	C0MDATA2313				不定	
03FEC2A2H	CAN0メッセージ・データ・バイト2レジスタ13	C0MDATA213				不定	
03FEC2A3H	CAN0メッセージ・データ・バイト3レジスタ13	C0MDATA313				不定	
03FEC2A4H	CAN0メッセージ・データ・バイト45レジスタ13	C0MDATA4513				不定	
03FEC2A4H	CAN0メッセージ・データ・バイト4レジスタ13	C0MDATA413				不定	
03FEC2A5H	CAN0メッセージ・データ・バイト5レジスタ13	C0MDATA513				不定	
03FEC2A6H	CAN0メッセージ・データ・バイト67レジスタ13	C0MDATA6713				不定	
03FEC2A6H	CAN0メッセージ・データ・バイト6レジスタ13	C0MDATA613				不定	
03FEC2A7H	CAN0メッセージ・データ・バイト7レジスタ13	C0MDATA713				不定	
03FEC2A8H	CAN0メッセージ・データ長レジスタ13	C0MDLC13				0000xxxxB	
03FEC2A9H	CAN0メッセージ・コンフィギュレーション・レジスタ13	C0MCONF13				不定	
03FEC2AAH	CAN0メッセージIDレジスタ13	C0MIDL13				不定	
03FEC2ACH		C0MIDH13				不定	
03FEC2AEH	CAN0メッセージ制御レジスタ13	C0MCTRL13				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (9/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC2C0H	CAN0メッセージ・データ・バイト01レジスタ14	C0MDATA0114	R/W				不定
03FEC2C0H	CAN0メッセージ・データ・バイト0レジスタ14	C0MDATA014					不定
03FEC2C1H	CAN0メッセージ・データ・バイト1レジスタ14	C0MDATA114					不定
03FEC2C2H	CAN0メッセージ・データ・バイト23レジスタ14	C0MDATA2314				不定	
03FEC2C2H	CAN0メッセージ・データ・バイト2レジスタ14	C0MDATA214				不定	
03FEC2C3H	CAN0メッセージ・データ・バイト3レジスタ14	C0MDATA314				不定	
03FEC2C4H	CAN0メッセージ・データ・バイト45レジスタ14	C0MDATA4514				不定	
03FEC2C4H	CAN0メッセージ・データ・バイト4レジスタ14	C0MDATA414				不定	
03FEC2C5H	CAN0メッセージ・データ・バイト5レジスタ14	C0MDATA514				不定	
03FEC2C6H	CAN0メッセージ・データ・バイト67レジスタ14	C0MDATA6714				不定	
03FEC2C6H	CAN0メッセージ・データ・バイト6レジスタ14	C0MDATA614				不定	
03FEC2C7H	CAN0メッセージ・データ・バイト7レジスタ14	C0MDATA714				不定	
03FEC2C8H	CAN0メッセージ・データ長レジスタ14	C0MDLC14				0000xxxxB	
03FEC2C9H	CAN0メッセージ・コンフィギュレーション・レジスタ14	C0MCONF14				不定	
03FEC2CAH	CAN0メッセージIDレジスタ14	C0MIDL14				不定	
03FEC2CCH		C0MIDH14				不定	
03FEC2CEH	CAN0メッセージ制御レジスタ14	C0MCTRL14				00x00000 000xx000B	
03FEC2E0H	CAN0メッセージ・データ・バイト01レジスタ15	C0MDATA0115				不定	
03FEC2E0H	CAN0メッセージ・データ・バイト0レジスタ15	C0MDATA015				不定	
03FEC2E1H	CAN0メッセージ・データ・バイト1レジスタ15	C0MDATA115				不定	
03FEC2E2H	CAN0メッセージ・データ・バイト23レジスタ15	C0MDATA2315				不定	
03FEC2E2H	CAN0メッセージ・データ・バイト2レジスタ15	C0MDATA215				不定	
03FEC2E3H	CAN0メッセージ・データ・バイト3レジスタ15	C0MDATA315				不定	
03FEC2E4H	CAN0メッセージ・データ・バイト45レジスタ15	C0MDATA4515				不定	
03FEC2E4H	CAN0メッセージ・データ・バイト4レジスタ15	C0MDATA415				不定	
03FEC2E5H	CAN0メッセージ・データ・バイト5レジスタ15	C0MDATA515				不定	
03FEC2E6H	CAN0メッセージ・データ・バイト67レジスタ15	C0MDATA6715				不定	
03FEC2E6H	CAN0メッセージ・データ・バイト6レジスタ15	C0MDATA615				不定	
03FEC2E7H	CAN0メッセージ・データ・バイト7レジスタ15	C0MDATA715				不定	
03FEC2E8H	CAN0メッセージ・データ長レジスタ15	C0MDLC15				0000xxxx	
03FEC2E9H	CAN0メッセージ・コンフィギュレーション・レジスタ15	C0MCONF15				不定	
03FEC2EAH	CAN0メッセージIDレジスタ15	C0MIDL15				不定	
03FEC2ECH		C0MIDH15				不定	
03FEC2EEH	CAN0メッセージ制御レジスタ15	C0MCTRL15				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (10/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC300H	CAN0メッセージ・データ・バイト01レジスタ16	C0MDATA0116	R/W				不定
03FEC300H	CAN0メッセージ・データ・バイト0レジスタ16	C0MDATA160					不定
03FEC301H	CAN0メッセージ・データ・バイト1レジスタ16	C0MDATA116					不定
03FEC302H	CAN0メッセージ・データ・バイト23レジスタ16	C0MDATA2316				不定	
03FEC302H	CAN0メッセージ・データ・バイト2レジスタ16	C0MDATA216				不定	
03FEC303H	CAN0メッセージ・データ・バイト3レジスタ16	C0MDATA316				不定	
03FEC304H	CAN0メッセージ・データ・バイト45レジスタ16	C0MDATA4516				不定	
03FEC304H	CAN0メッセージ・データ・バイト4レジスタ16	C0MDATA416				不定	
03FEC305H	CAN0メッセージ・データ・バイト5レジスタ16	C0MDATA516				不定	
03FEC306H	CAN0メッセージ・データ・バイト67レジスタ16	C0MDATA6716				不定	
03FEC306H	CAN0メッセージ・データ・バイト6レジスタ16	C0MDATA616				不定	
03FEC307H	CAN0メッセージ・データ・バイト7レジスタ16	C0MDATA716				不定	
03FEC308H	CAN0メッセージ・データ長レジスタ16	C0MDLC16				0000xxxxB	
03FEC309H	CAN0メッセージ・コンフィギュレーション・レジスタ16	C0MCONF16				不定	
03FEC30AH	CAN0メッセージIDレジスタ16	C0MIDL16				不定	
03FEC30CH		C0MIDH16				不定	
03FEC30EH	CAN0メッセージ制御レジスタ16	C0MCTRL16				00x00000 000xx000B	
03FEC320H	CAN0メッセージ・データ・バイト01レジスタ17	C0MDATA0117				不定	
03FEC320H	CAN0メッセージ・データ・バイト0レジスタ17	C0MDATA017				不定	
03FEC321H	CAN0メッセージ・データ・バイト1レジスタ17	C0MDATA117				不定	
03FEC322H	CAN0メッセージ・データ・バイト23レジスタ17	C0MDATA2317				不定	
03FEC322H	CAN0メッセージ・データ・バイト2レジスタ17	C0MDATA217				不定	
03FEC323H	CAN0メッセージ・データ・バイト3レジスタ17	C0MDATA317				不定	
03FEC324H	CAN0メッセージ・データ・バイト45レジスタ17	C0MDATA4517				不定	
03FEC324H	CAN0メッセージ・データ・バイト4レジスタ17	C0MDATA417				不定	
03FEC325H	CAN0メッセージ・データ・バイト5レジスタ17	C0MDATA517				不定	
03FEC326H	CAN0メッセージ・データ・バイト67レジスタ17	C0MDATA6717				不定	
03FEC326H	CAN0メッセージ・データ・バイト6レジスタ17	C0MDATA617				不定	
03FEC327H	CAN0メッセージ・データ・バイト7レジスタ17	C0MDATA717				不定	
03FEC328H	CAN0メッセージ・データ長レジスタ17	C0MDLC17				0000xxxxB	
03FEC329H	CAN0メッセージ・コンフィギュレーション・レジスタ17	C0MCONF17				不定	
03FEC32AH	CAN0メッセージIDレジスタ17	C0MIDL17				不定	
03FEC32CH		C0MIDH17				不定	
03FEC32EH	CAN0メッセージ制御レジスタ17	C0MCTRL17				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (11/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC340H	CAN0メッセージ・データ・バイト01レジスタ18	C0MDATA0118	R/W				不定
03FEC340H	CAN0メッセージ・データ・バイト0レジスタ18	C0MDATA018					不定
03FEC341H	CAN0メッセージ・データ・バイト1レジスタ18	C0MDATA118					不定
03FEC342H	CAN0メッセージ・データ・バイト23レジスタ18	C0MDATA2318				不定	
03FEC342H	CAN0メッセージ・データ・バイト2レジスタ18	C0MDATA218				不定	
03FEC343H	CAN0メッセージ・データ・バイト3レジスタ18	C0MDATA318				不定	
03FEC344H	CAN0メッセージ・データ・バイト45レジスタ18	C0MDATA4518				不定	
03FEC344H	CAN0メッセージ・データ・バイト4レジスタ18	C0MDATA418				不定	
03FEC345H	CAN0メッセージ・データ・バイト5レジスタ18	C0MDATA518				不定	
03FEC346H	CAN0メッセージ・データ・バイト67レジスタ18	C0MDATA6718				不定	
03FEC346H	CAN0メッセージ・データ・バイト6レジスタ18	C0MDATA618				不定	
03FEC347H	CAN0メッセージ・データ・バイト7レジスタ18	C0MDATA718				不定	
03FEC348H	CAN0メッセージ・データ長レジスタ18	C0MDLC18				0000xxxxB	
03FEC349H	CAN0メッセージ・コンフィギュレーション・レジスタ18	C0MCONF18				不定	
03FEC34AH	CAN0メッセージIDレジスタ18	C0MIDL18				不定	
03FEC34CH		C0MIDH18				不定	
03FEC34EH	CAN0メッセージ制御レジスタ18	C0MCTRL18				00x00000 000xx000B	
03FEC360H	CAN0メッセージ・データ・バイト01レジスタ19	C0MDATA0119				不定	
03FEC360H	CAN0メッセージ・データ・バイト0レジスタ19	C0MDATA019				不定	
03FEC361H	CAN0メッセージ・データ・バイト1レジスタ19	C0MDATA119				不定	
03FEC362H	CAN0メッセージ・データ・バイト23レジスタ19	C0MDATA2319				不定	
03FEC362H	CAN0メッセージ・データ・バイト2レジスタ19	C0MDATA219				不定	
03FEC363H	CAN0メッセージ・データ・バイト3レジスタ19	C0MDATA319				不定	
03FEC364H	CAN0メッセージ・データ・バイト45レジスタ19	C0MDATA4519				不定	
03FEC364H	CAN0メッセージ・データ・バイト4レジスタ19	C0MDATA419				不定	
03FEC365H	CAN0メッセージ・データ・バイト5レジスタ19	C0MDATA519				不定	
03FEC366H	CAN0メッセージ・データ・バイト67レジスタ19	C0MDATA6719				不定	
03FEC366H	CAN0メッセージ・データ・バイト6レジスタ19	C0MDATA619				不定	
03FEC367H	CAN0メッセージ・データ・バイト7レジスタ19	C0MDATA719				不定	
03FEC368H	CAN0メッセージ・データ長レジスタ19	C0MDLC19				0000xxxxB	
03FEC369H	CAN0メッセージ・コンフィギュレーション・レジスタ19	C0MCONF19				不定	
03FEC36AH	CAN0メッセージIDレジスタ19	C0MIDL19				不定	
03FEC36CH		C0MIDH19				不定	
03FEC36EH	CAN0メッセージ制御レジスタ19	C0MCTRL19				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (12/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC380H	CAN0メッセージ・データ・バイト01レジスタ20	C0MDATA0120	R/W				不定
03FEC380H	CAN0メッセージ・データ・バイト0レジスタ20	C0MDATA020					不定
03FEC381H	CAN0メッセージ・データ・バイト1レジスタ20	C0MDATA120					不定
03FEC382H	CAN0メッセージ・データ・バイト23レジスタ20	C0MDATA2320				不定	
03FEC382H	CAN0メッセージ・データ・バイト2レジスタ20	C0MDATA220				不定	
03FEC383H	CAN0メッセージ・データ・バイト3レジスタ20	C0MDATA320				不定	
03FEC384H	CAN0メッセージ・データ・バイト45レジスタ20	C0MDATA4520				不定	
03FEC384H	CAN0メッセージ・データ・バイト4レジスタ20	C0MDATA420				不定	
03FEC385H	CAN0メッセージ・データ・バイト5レジスタ20	C0MDATA520				不定	
03FEC386H	CAN0メッセージ・データ・バイト67レジスタ20	C0MDATA6720				不定	
03FEC386H	CAN0メッセージ・データ・バイト6レジスタ20	C0MDATA620				不定	
03FEC387H	CAN0メッセージ・データ・バイト7レジスタ20	C0MDATA720				不定	
03FEC388H	CAN0メッセージ・データ長レジスタ20	C0MDLC20				0000xxxxB	
03FEC389H	CAN0メッセージ・コンフィギュレーション・レジスタ20	C0MCONF20				不定	
03FEC38AH	CAN0メッセージIDレジスタ20	C0MIDL20				不定	
03FEC38CH		C0MIDH20				不定	
03FEC38EH	CAN0メッセージ制御レジスタ20	C0MCTRL20				00x00000 000xx000B	
03FEC3A0H	CAN0メッセージ・データ・バイト01レジスタ21	C0MDATA0121				不定	
03FEC3A0H	CAN0メッセージ・データ・バイト0レジスタ21	C0MDATA021				不定	
03FEC3A1H	CAN0メッセージ・データ・バイト1レジスタ21	C0MDATA121				不定	
03FEC3A2H	CAN0メッセージ・データ・バイト23レジスタ21	C0MDATA2321				不定	
03FEC3A2H	CAN0メッセージ・データ・バイト2レジスタ21	C0MDATA221				不定	
03FEC3A3H	CAN0メッセージ・データ・バイト3レジスタ21	C0MDATA321				不定	
03FEC3A4H	CAN0メッセージ・データ・バイト45レジスタ21	C0MDATA4521				不定	
03FEC3A4H	CAN0メッセージ・データ・バイト4レジスタ21	C0MDATA421				不定	
03FEC3A5H	CAN0メッセージ・データ・バイト5レジスタ21	C0MDATA521				不定	
03FEC3A6H	CAN0メッセージ・データ・バイト67レジスタ21	C0MDATA6721				不定	
03FEC3A6H	CAN0メッセージ・データ・バイト6レジスタ21	C0MDATA621				不定	
03FEC3A7H	CAN0メッセージ・データ・バイト7レジスタ21	C0MDATA721				不定	
03FEC3A8H	CAN0メッセージ・データ長レジスタ21	C0MDLC21				0000xxxxB	
03FEC3A9H	CAN0メッセージ・コンフィギュレーション・レジスタ21	C0MCONF21				不定	
03FEC3AAH	CAN0メッセージIDレジスタ21	C0MIDL21				不定	
03FEC3ACH		C0MIDH21				不定	
03FEC3AEH	CAN0メッセージ制御レジスタ21	C0MCTRL21				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (13/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC3C0H	CAN0メッセージ・データ・バイト01レジスタ22	C0MDATA0122	R/W				不定
03FEC3C0H	CAN0メッセージ・データ・バイト0レジスタ22	C0MDATA022					不定
03FEC3C1H	CAN0メッセージ・データ・バイト1レジスタ22	C0MDATA122					不定
03FEC3C2H	CAN0メッセージ・データ・バイト23レジスタ22	C0MDATA2322					不定
03FEC3C2H	CAN0メッセージ・データ・バイト2レジスタ22	C0MDATA222					不定
03FEC3C3H	CAN0メッセージ・データ・バイト3レジスタ22	C0MDATA322					不定
03FEC3C4H	CAN0メッセージ・データ・バイト45レジスタ22	C0MDATA4522					不定
03FEC3C4H	CAN0メッセージ・データ・バイト4レジスタ22	C0MDATA422					不定
03FEC3C5H	CAN0メッセージ・データ・バイト5レジスタ22	C0MDATA522					不定
03FEC3C6H	CAN0メッセージ・データ・バイト67レジスタ22	C0MDATA6722					不定
03FEC3C6H	CAN0メッセージ・データ・バイト6レジスタ22	C0MDATA622					不定
03FEC3C7H	CAN0メッセージ・データ・バイト7レジスタ22	C0MDATA722					不定
03FEC3C8H	CAN0メッセージ・データ長レジスタ22	C0MDLC22					0000xxxxB
03FEC3C9H	CAN0メッセージ・コンフィギュレーション・レジスタ22	C0MCONF22					不定
03FEC3CAH	CAN0メッセージIDレジスタ22	C0MIDL22					不定
03FEC3CCH		C0MIDH22					不定
03FEC3CEH	CAN0メッセージ制御レジスタ22	C0MCTRL22					00x00000 000xx000B
03FEC3E0H	CAN0メッセージ・データ・バイト01レジスタ23	C0MDATA0123					不定
03FEC3E0H	CAN0メッセージ・データ・バイト0レジスタ23	C0MDATA023					不定
03FEC3E1H	CAN0メッセージ・データ・バイト1レジスタ23	C0MDATA123					不定
03FEC3E2H	CAN0メッセージ・データ・バイト23レジスタ23	C0MDATA2323					不定
03FEC3E2H	CAN0メッセージ・データ・バイト2レジスタ23	C0MDATA223					不定
03FEC3E3H	CAN0メッセージ・データ・バイト3レジスタ23	C0MDATA323					不定
03FEC3E4H	CAN0メッセージ・データ・バイト45レジスタ23	C0MDATA4523					不定
03FEC3E4H	CAN0メッセージ・データ・バイト4レジスタ23	C0MDATA423					不定
03FEC3E5H	CAN0メッセージ・データ・バイト5レジスタ23	C0MDATA523					不定
03FEC3E6H	CAN0メッセージ・データ・バイト67レジスタ23	C0MDATA6723					不定
03FEC3E6H	CAN0メッセージ・データ・バイト6レジスタ23	C0MDATA623					不定
03FEC3E7H	CAN0メッセージ・データ・バイト7レジスタ23	C0MDATA723					不定
03FEC3E8H	CAN0メッセージ・データ長レジスタ23	C0MDLC23					0000xxxxB
03FEC3E9H	CAN0メッセージ・コンフィギュレーション・レジスタ23	C0MCONF23					不定
03FEC3EAH	CAN0メッセージIDレジスタ23	C0MIDL23					不定
03FEC3ECH		C0MIDH23					不定
03FEC3EEH	CAN0メッセージ制御レジスタ23	C0MCTRL23				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (14/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC400H	CAN0メッセージ・データ・バイト01レジスタ24	C0MDATA0124	R/W				不定
03FEC400H	CAN0メッセージ・データ・バイト0レジスタ24	C0MDATA024					不定
03FEC401H	CAN0メッセージ・データ・バイト1レジスタ24	C0MDATA124					不定
03FEC402H	CAN0メッセージ・データ・バイト23レジスタ24	C0MDATA2324					不定
03FEC402H	CAN0メッセージ・データ・バイト2レジスタ24	C0MDATA224					不定
03FEC403H	CAN0メッセージ・データ・バイト3レジスタ24	C0MDATA324					不定
03FEC404H	CAN0メッセージ・データ・バイト45レジスタ24	C0MDATA4524					不定
03FEC404H	CAN0メッセージ・データ・バイト4レジスタ24	C0MDATA424					不定
03FEC405H	CAN0メッセージ・データ・バイト5レジスタ24	C0MDATA524					不定
03FEC406H	CAN0メッセージ・データ・バイト67レジスタ24	C0MDATA6724					不定
03FEC406H	CAN0メッセージ・データ・バイト6レジスタ24	C0MDATA624					不定
03FEC407H	CAN0メッセージ・データ・バイト7レジスタ24	C0MDATA724					不定
03FEC408H	CAN0メッセージ・データ長レジスタ24	C0MDLC24					0000xxxxB
03FEC409H	CAN0メッセージ・コンフィギュレーション・レジスタ24	C0MCONF24					不定
03FEC40AH	CAN0メッセージIDレジスタ24	C0MIDL24					不定
03FEC40CH		C0MIDH24					不定
03FEC40EH	CAN0メッセージ制御レジスタ24	C0MCTRL24					00x00000 000xx000B
03FEC420H	CAN0メッセージ・データ・バイト01レジスタ25	C0MDATA0125					不定
03FEC420H	CAN0メッセージ・データ・バイト0レジスタ25	C0MDATA025					不定
03FEC421H	CAN0メッセージ・データ・バイト1レジスタ25	C0MDATA125					不定
03FEC422H	CAN0メッセージ・データ・バイト23レジスタ25	C0MDATA2325					不定
03FEC422H	CAN0メッセージ・データ・バイト2レジスタ25	C0MDATA225					不定
03FEC423H	CAN0メッセージ・データ・バイト3レジスタ25	C0MDATA325					不定
03FEC424H	CAN0メッセージ・データ・バイト45レジスタ25	C0MDATA4525					不定
03FEC424H	CAN0メッセージ・データ・バイト4レジスタ25	C0MDATA425					不定
03FEC425H	CAN0メッセージ・データ・バイト5レジスタ25	C0MDATA525					不定
03FEC426H	CAN0メッセージ・データ・バイト67レジスタ25	C0MDATA6725					不定
03FEC426H	CAN0メッセージ・データ・バイト6レジスタ25	C0MDATA625					不定
03FEC427H	CAN0メッセージ・データ・バイト7レジスタ25	C0MDATA725					不定
03FEC428H	CAN0メッセージ・データ長レジスタ25	C0MDLC25					0000xxxxB
03FEC429H	CAN0メッセージ・コンフィギュレーション・レジスタ25	C0MCONF25					不定
03FEC42AH	CAN0メッセージIDレジスタ25	C0MIDL25					不定
03FEC42CH		C0MIDH25					不定
03FEC42EH	CAN0メッセージ制御レジスタ25	C0MCTRL25					00x00000 000xx000B

表14 - 16 レジスタ・アクセス・タイプ (15/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC440H	CAN0メッセージ・データ・バイト01レジスタ26	C0MDATA0126	R/W				不定
03FEC440H	CAN0メッセージ・データ・バイト0レジスタ26	C0MDATA026					不定
03FEC441H	CAN0メッセージ・データ・バイト1レジスタ26	C0MDATA126					不定
03FEC442H	CAN0メッセージ・データ・バイト23レジスタ26	C0MDATA2326				不定	
03FEC442H	CAN0メッセージ・データ・バイト2レジスタ26	C0MDATA226				不定	
03FEC443H	CAN0メッセージ・データ・バイト3レジスタ26	C0MDATA326				不定	
03FEC444H	CAN0メッセージ・データ・バイト45レジスタ26	C0MDATA4526				不定	
03FEC444H	CAN0メッセージ・データ・バイト4レジスタ26	C0MDATA426				不定	
03FEC445H	CAN0メッセージ・データ・バイト5レジスタ26	C0MDATA526				不定	
03FEC446H	CAN0メッセージ・データ・バイト67レジスタ26	C0MDATA6726				不定	
03FEC446H	CAN0メッセージ・データ・バイト6レジスタ26	C0MDATA626				不定	
03FEC447H	CAN0メッセージ・データ・バイト7レジスタ26	C0MDATA726				不定	
03FEC448H	CAN0メッセージ・データ長レジスタ26	C0MDLC26				0000xxxxB	
03FEC449H	CAN0メッセージ・コンフィギュレーション・レジスタ26	C0MCONF26				不定	
03FEC44AH	CAN0メッセージIDレジスタ26	C0MIDL26				不定	
03FEC44CH		C0MIDH26				不定	
03FEC44EH	CAN0メッセージ制御レジスタ26	C0MCTRL26				00x00000 000xx000B	
03FEC460H	CAN0メッセージ・データ・バイト01レジスタ27	C0MDATA0127				不定	
03FEC460H	CAN0メッセージ・データ・バイト0レジスタ27	C0MDATA027				不定	
03FEC461H	CAN0メッセージ・データ・バイト1レジスタ27	C0MDATA127				不定	
03FEC462H	CAN0メッセージ・データ・バイト23レジスタ27	C0MDATA2327				不定	
03FEC462H	CAN0メッセージ・データ・バイト2レジスタ27	C0MDATA227				不定	
03FEC463H	CAN0メッセージ・データ・バイト3レジスタ27	C0MDATA327				不定	
03FEC464H	CAN0メッセージ・データ・バイト45レジスタ27	C0MDATA4527				不定	
03FEC464H	CAN0メッセージ・データ・バイト4レジスタ27	C0MDATA427				不定	
03FEC465H	CAN0メッセージ・データ・バイト5レジスタ27	C0MDATA527				不定	
03FEC466H	CAN0メッセージ・データ・バイト67レジスタ27	C0MDATA6727				不定	
03FEC466H	CAN0メッセージ・データ・バイト6レジスタ27	C0MDATA627				不定	
03FEC467H	CAN0メッセージ・データ・バイト7レジスタ27	C0MDATA727				不定	
03FEC468H	CAN0メッセージ・データ長レジスタ27	C0MDLC27				0000xxxxB	
03FEC469H	CAN0メッセージ・コンフィギュレーション・レジスタ27	C0MCONF27				不定	
03FEC46AH	CAN0メッセージIDレジスタ27	C0MIDL27				不定	
03FEC46CH		C0MIDH27				不定	
03FEC46EH	CAN0メッセージ制御レジスタ27	C0MCTRL27				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (16/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC480H	CAN0メッセージ・データ・バイト01レジスタ28	C0MDATA0128	R/W				不定
03FEC480H	CAN0メッセージ・データ・バイト0レジスタ28	C0MDATA028					不定
03FEC481H	CAN0メッセージ・データ・バイト1レジスタ28	C0MDATA128					不定
03FEC482H	CAN0メッセージ・データ・バイト23レジスタ28	C0MDATA2328					不定
03FEC482H	CAN0メッセージ・データ・バイト2レジスタ28	C0MDATA228					不定
03FEC483H	CAN0メッセージ・データ・バイト3レジスタ28	C0MDATA328					不定
03FEC484H	CAN0メッセージ・データ・バイト45レジスタ28	C0MDATA4528					不定
03FEC484H	CAN0メッセージ・データ・バイト4レジスタ28	C0MDATA428					不定
03FEC485H	CAN0メッセージ・データ・バイト5レジスタ28	C0MDATA528					不定
03FEC486H	CAN0メッセージ・データ・バイト67レジスタ28	C0MDATA6728					不定
03FEC486H	CAN0メッセージ・データ・バイト6レジスタ28	C0MDATA628					不定
03FEC487H	CAN0メッセージ・データ・バイト7レジスタ28	C0MDATA728					不定
03FEC488H	CAN0メッセージ・データ長レジスタ28	C0MDLC28					0000xxxxB
03FEC489H	CAN0メッセージ・コンフィギュレーション・レジスタ28	C0MCONF28					不定
03FEC48AH	CAN0メッセージIDレジスタ28	C0MIDL28					不定
03FEC48CH		C0MIDH28					不定
03FEC48EH	CAN0メッセージ制御レジスタ28	C0MCTRL28					00x00000 000xx000B
03FEC4A0H	CAN0メッセージ・データ・バイト01レジスタ29	C0MDATA0129					不定
03FEC4A0H	CAN0メッセージ・データ・バイト0レジスタ29	C0MDATA029					不定
03FEC4A1H	CAN0メッセージ・データ・バイト1レジスタ29	C0MDATA129					不定
03FEC4A2H	CAN0メッセージ・データ・バイト23レジスタ29	C0MDATA2329					不定
03FEC4A2H	CAN0メッセージ・データ・バイト2レジスタ29	C0MDATA229					不定
03FEC4A3H	CAN0メッセージ・データ・バイト3レジスタ29	C0MDATA329					不定
03FEC4A4H	CAN0メッセージ・データ・バイト45レジスタ29	C0MDATA4529					不定
03FEC4A4H	CAN0メッセージ・データ・バイト4レジスタ29	C0MDATA429					不定
03FEC4A5H	CAN0メッセージ・データ・バイト5レジスタ29	C0MDATA529					不定
03FEC4A6H	CAN0メッセージ・データ・バイト67レジスタ29	C0MDATA6729					不定
03FEC4A6H	CAN0メッセージ・データ・バイト6レジスタ29	C0MDATA629					不定
03FEC4A7H	CAN0メッセージ・データ・バイト7レジスタ29	C0MDATA729					不定
03FEC4A8H	CAN0メッセージ・データ長レジスタ29	C0MDLC29					0000xxxxB
03FEC4A9H	CAN0メッセージ・コンフィギュレーション・レジスタ29	C0MCONF29				不定	
03FEC4AAH	CAN0メッセージIDレジスタ29	C0MIDL29				不定	
03FEC4ACH		C0MIDH29				不定	
03FEC4AEH	CAN0メッセージ制御レジスタ29	C0MCTRL29				00x00000 000xx000B	

表14 - 16 レジスタ・アクセス・タイプ (17/17)

アドレス	機能レジスタ名称	略号	R/W	操作可能ビット			初期値
				1	8	16	
03FEC4C0H	CAN0メッセージ・データ・バイト01レジスタ30	C0MDATA0130	R/W				不定
03FEC4C0H	CAN0メッセージ・データ・バイト0レジスタ30	C0MDATA030					不定
03FEC4C1H	CAN0メッセージ・データ・バイト1レジスタ30	C0MDATA130					不定
03FEC4C2H	CAN0メッセージ・データ・バイト23レジスタ30	C0MDATA2330				不定	
03FEC4C2H	CAN0メッセージ・データ・バイト2レジスタ30	C0MDATA230				不定	
03FEC4C3H	CAN0メッセージ・データ・バイト3レジスタ30	C0MDATA330				不定	
03FEC4C4H	CAN0メッセージ・データ・バイト45レジスタ30	C0MDATA4530				不定	
03FEC4C4H	CAN0メッセージ・データ・バイト4レジスタ30	C0MDATA430				不定	
03FEC4C5H	CAN0メッセージ・データ・バイト5レジスタ30	C0MDATA530				不定	
03FEC4C6H	CAN0メッセージ・データ・バイト67レジスタ30	C0MDATA6730				不定	
03FEC4C6H	CAN0メッセージ・データ・バイト6レジスタ30	C0MDATA630				不定	
03FEC4C7H	CAN0メッセージ・データ・バイト7レジスタ30	C0MDATA730				不定	
03FEC4C8H	CAN0メッセージ・データ長レジスタ30	C0MDLC30				0000xxxxB	
03FEC4C9H	CAN0メッセージ・コンフィギュレーション・レジスタ30	C0MCONF30				不定	
03FEC4CAH	CAN0メッセージIDレジスタ30	C0MIDL30				不定	
03FEC4CCH		C0MIDH30				不定	
03FEC4CEH	CAN0メッセージ制御レジスタ30	C0MCTRL30				00x00000 000xx000B	
03FEC4E0H	CAN0メッセージ・データ・バイト01レジスタ31	C0MDATA0131				不定	
03FEC4E0H	CAN0メッセージ・データ・バイト0レジスタ31	C0MDATA031				不定	
03FEC4E1H	CAN0メッセージ・データ・バイト1レジスタ31	C0MDATA131				不定	
03FEC4E2H	CAN0メッセージ・データ・バイト23レジスタ31	C0MDATA2331				不定	
03FEC4E2H	CAN0メッセージ・データ・バイト2レジスタ31	C0MDATA231				不定	
03FEC4E3H	CAN0メッセージ・データ・バイト3レジスタ31	C0MDATA331				不定	
03FEC4E4H	CAN0メッセージ・データ・バイト45レジスタ31	C0MDATA4531				不定	
03FEC4E4H	CAN0メッセージ・データ・バイト4レジスタ31	C0MDATA431				不定	
03FEC4E5H	CAN0メッセージ・データ・バイト5レジスタ31	C0MDATA531				不定	
03FEC4E6H	CAN0メッセージ・データ・バイト67レジスタ31	C0MDATA6731				不定	
03FEC4E6H	CAN0メッセージ・データ・バイト6レジスタ31	C0MDATA631				不定	
03FEC4E7H	CAN0メッセージ・データ・バイト7レジスタ31	C0MDATA731				不定	
03FEC4E8H	CAN0メッセージ・データ長レジスタ31	C0MDLC31				0000xxxx	
03FEC4E9H	CAN0メッセージ・コンフィギュレーション・レジスタ31	C0MCONF31				不定	
03FEC4EAH	CAN0メッセージIDレジスタ31	C0MIDL31				不定	
03FEC4ECH		C0MIDH31				不定	
03FEC4EEH	CAN0メッセージ制御レジスタ31	C0MCTRL31				00x00000 000xx000B	

14.5.3 レジスタのビット構成

表14 - 17 CANグローバル・レジスタのビット構成

アドレス	略号	ビット7/15	ビット6/14	ビット5/13	ビット4/12	ビット3/11	ビット2/10	ビット1/9	ビット0/8
03FExx00H	C0GMCTRL (W)	0	0	0	0	0	0	0	Clear GOM
03FExx01H		0	0	0	0	0	0	Set EFSD	Set GOM
03FExx00H	C0GMCTRL (R)	0	0	0	0	0	0	EFSD	GOM
03FExx01H		MBON	0	0	0	0	0	0	0
03FExx02H	C0GMCS	0	0	0	0	CCP3	CCP2	CCP1	CCP0
03FExx06H	C0GMABT (W)	0	0	0	0	0	0	0	Clear ABTTRG
03FExx07H		0	0	0	0	0	0	Set ABTCLR	Set ABTTRG
03FExx06H	C0GMABT (R)	0	0	0	0	0	0	ABTCLR	ABTTRG
03FExx07H		0	0	0	0	0	0	0	0
03FExx08H	C0GMABTD	0	0	0	0	ABTD3	ABTD2	ABTD1	ABTD0

表14 - 18 CANモジュール・レジスタのビット構成 (1/2)

アドレス	略号	ビット7/15	ビット6/14	ビット5/13	ビット4/12	ビット3/11	ビット2/10	ビット1/9	ビット0/8
03FExx40H	COMASK1L	CM1ID [7:0]							
03FExx41H		CM1ID [15:8]							
03FExx42H	COMASK1H	CM1ID [23:16]							
03FExx43H		0	0	0	CM1ID [28:24]				
03FExx44H	COMASK2L	CM2ID [7:0]							
03FExx45H		CM2ID [15:8]							
03FExx46H	COMASK2H	CM2ID [23:16]							
03FExx47H		0	0	0	CM2ID [28:24]				
03FExx48H	COMASK3L	CM3ID [7:0]							
03FExx49H		CM3ID [15:8]							
03FExx4AH	COMASK3H	CM3ID [23:16]							
03FExx4BH		0	0	0	CM3ID [28:24]				
03FExx4CH	COMASK4L	CM4ID [7:0]							
03FExx4DH		CM4ID [15:8]							
03FExx4EH	COMASK4H	CM4ID [23:16]							
03FExx4FH		0	0	0	CM4ID [28:24]				
03FExx50H	COCTRL (W)	0	Clear AL	Clear VALID	Clear PSMODE1	Clear PSMODE0	Clear OPMODE2	Clear OPMODE1	Clear OPMODE0
03FExx51H		Set CCERC	Set AL	0	Set PSMODE1	Set PSMODE0	Set OPMODE2	Set OPMODE1	Set OPMODE0
03FExx50H	COCTRL (R)	CCERC	AL	VALID	PS MODE1	PS MODE0	OP MODE2	OP MODE1	OP MODE0
03FExx51H		0	0	0	0	0	0	RSTAT	TSTAT
03FExx52H	COLEC (W)	0	0	0	0	0	0	0	0
03FExx52H	COLEC (R)	0	0	0	0	0	LEC2	LEC1	LEC0
03FExx53H	COINFO	0	0	0	BOFF	TECS1	TECS0	RECS1	RECS0
03FExx54H	COERC	TEC [7:0]							
03FExx55H		REPS	REC [6:0]						
03FExx56H	COIE (W)	0	0	Clear CIE5	Clear CIE4	Clear CIE3	Clear CIE2	Clear CIE1	Clear CIE0
03FExx57H		0	0	Set CIE5	Set CIE4	Set CIE3	Set CIE2	Set CIE1	Set CIE0
03FExx56H	COIE (R)	0	0	CIE5	CIE4	CIE3	CIE2	CIE1	CIE0
03FExx57H		0	0	0	0	0	0	0	0
03FExx58H	COINTS (W)	0	0	Clear CINTS5	Clear CINTS4	Clear CINTS3	Clear CINTS2	Clear CINTS1	Clear CINTS0
03FExx59H		0	0	0	0	0	0	0	0
03FExx58H	COINTS (R)	0	0	CINTS5	CINTS4	CINTS3	CINTS2	CINTS1	CINTS0
03FExx59H		0	0	0	0	0	0	0	0

表14 - 18 CANモジュール・レジスタのビット構成 (2/2)

アドレス	略号	ビット7/15	ビット6/14	ビット5/13	ビット4/12	ビット3/11	ビット2/10	ビット1/9	ビット0/8
03FExx5AH	C0BRP	TQPRS[7:0]							
03FExx5CH	C0BTR	0	0	0	0	TSEG1[3:0]			
03FExx5DH		0	0	SJW[1:0]		0	TSEG2[2:0]		
03FExx5EH	C0LIPT	LIPT[7:0]							
03FExx60H	C0RGPT (W)	0	0	0	0	0	0	0	Clear ROVF
03FExx61H		0	0	0	0	0	0	0	0
03FExx60H	C0RGPT (R)	0	0	0	0	0	0	RHPM	ROVF
03FExx61H		RGPT[7:0]							
03FExx62H	C0LOPT	LOPT[7:0]							
03FExx64H	C0TGPT (W)	0	0	0	0	0	0	0	Clear TOVF
03FExx65H		0	0	0	0	0	0	0	0
03FExx64H	C0TGPT (R)	0	0	0	0	0	0	THPM	TOVF
03FExx65H		TGPT[7:0]							
03FExx66H	C0TS (W)	0	0	0	0	0	Clear TSLOCK	Clear TSSEL	Clear TSEN
03FExx67H		0	0	0	0	0	Set TSLOCK	Set TSSEL	Set TSEN
03FExx66H	C0TS (R)	0	0	0	0	0	TSLOCK	TSSEL	TSEN
03FExx67H		0	0	0	0	0	0	0	0
03FExx68H- 03FExxFFH	-	アクセス禁止 (reserved for future use)							

表14 - 19 メッセージ・バッファ・レジスタのビット構成

アドレス	略号	ビット 7/15	ビット 6/14	ビット 5/13	ビット 4/12	ビット 3/11	ビット 2/10	ビット 1/9	ビット 0/8
03FExxx0H	COMDATA01m	メッセージ・データ (バイト0)							
03FExxx1H		メッセージ・データ (バイト1)							
03FExxx0H	COMDATA0m	メッセージ・データ (バイト0)							
03FExxx1H	COMDATA1m	メッセージ・データ (バイト1)							
03FExxx2H	COMDATA23m	メッセージ・データ (バイト2)							
03FExxx3H		メッセージ・データ (バイト3)							
03FExxx2H	COMDATA2m	メッセージ・データ (バイト2)							
03FExxx3H	COMDATA3m	メッセージ・データ (バイト3)							
03FExxx4H	COMDATA45m	メッセージ・データ (バイト4)							
03FExxx5H		メッセージ・データ (バイト5)							
03FExxx4H	COMDATA4m	メッセージ・データ (バイト4)							
03FExxx5H	COMDATA5m	メッセージ・データ (バイト5)							
03FExxx6H	COMDATA67m	メッセージ・データ (バイト6)							
03FExxx7H		メッセージ・データ (バイト7)							
03FExxx6H	COMDATA6m	メッセージ・データ (バイト6)							
03FExxx7H	COMDATA7m	メッセージ・データ (バイト7)							
03FExxx8H	COMDLCm	0				MDLC3	MDLC2	MDLC1	MDLC0
03FExxx9H	COMCONFm	OWS	RTR	MT2	MT1	MT0	0	0	MA0
03FExxxAH	COMIDLm	ID7	ID6	ID5	ID4	ID3	ID2	ID1	ID0
03FExxxBH		ID15	ID14	ID13	ID12	ID11	ID10	ID9	ID8
03FExxxCH	COMIDHm	ID23	ID22	ID21	ID20	ID19	ID18	ID17	ID16
03FExxxDH		IDE	0	0	ID28	ID27	ID26	ID25	ID24
03FExxxEH	COMCTRLm (W)	0	0	0	Clear MOW	Clear IE	Clear DN	Clear TRQ	Clear RDY
03FExxxFH		0	0	0	0	Set IE	0	Set TRQ	Set RDY
03FExxxEH	COMCTRLm (R)	0	0	0	MOW	IE	DN	TRQ	RDY
03FExxxFH		0	0	MUC	0	0	0	0	0
03FExxx0- 03FExxxFH	-	アクセス禁止 (reserved for future)							

備考 m = 0-31

14.6 ビットのセット/クリア機能

CANの制御レジスタには、ビットのセット/クリアがCPUとCANインタフェースの両方で行われるレジスタがあります。次に示すレジスタに直接値を書き込むと誤作動するため、値の直接書き込み（ビット操作、リード・モディファイ・ライト、目標値の直接書き込み）をしないでください。

- ・ CANグローバル制御レジスタ (COGMCTRL)
- ・ CANグローバル自動ブロック送信制御レジスタ (COGMABT)
- ・ CANモジュール制御レジスタ (COCTRL)
- ・ CANモジュール割り込み許可レジスタ (COIE)
- ・ CANモジュール割り込みステータス・レジスタ (COINTS)
- ・ CANモジュール受信履歴・リスト・レジスタ (CORGPT)
- ・ CANモジュール送信履歴・リスト・レジスタ (COTGPT)
- ・ CANモジュール・タイム・スタンプ・レジスタ (COTS)
- ・ CANメッセージ制御レジスタ m (COMCTRL m)

備考 $m = 0-31$

上記レジスタの16ビットは、すべて通常の方法で読むことができます。下位8ビットのビット・セットやビット・クリアは図14 - 23の手順で行ってください。

上記レジスタの下位8ビットのセット/クリアは、上位8ビットと下位8ビットの組み合わせで行います（図14 - 24 **セット/クリア設定後のビット状態参照**）。図14 - 23のように、setビットとclearビットの値により、該当するレジスタのビットをセット/クリア/変化なしと操作できます。

図14 - 23 ビットのセット/クリアの操作例




図14 - 24 セット/クリア設定後のビット状態

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
set 7	set 6	set 5	set 4	set 3	set 2	set 1	set 0	clear 7	clear 6	clear 5	clear 4	clear 3	clear 2	clear 1	clear 0

set n	clear n	ビットのセット/クリア操作後のビットnの状態
0	0	変化なし
0	1	0
1	0	1
1	1	変化なし

備考 n = 0-7

14.7 制御レジスタ

備考 m = 0-31

(1) CANグローバル制御レジスタ (C0GMCTRL)

C0GMCTRLレジスタは、CANモジュールの動作を制御します。

(1/2)

リセット時：0000H R/W アドレス：03FEC000H

(a) リード時

	15	14	13	12	11	10	9	8
C0GMCTRL	MBON	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	EFSD	GOM

(b) ライト時

	15	14	13	12	11	10	9	8
C0GMCTRL	0	0	0	0	0	0	Set EFSD	Set GOM
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	Clear GOM

(a) リード時

MBON	メッセージ・バッファ・レジスタおよび送信・受信履歴・レジスタへのアクセス有効ビット
0	メッセージ・バッファ・レジスタおよび送信・受信履歴・レジスタへのライト・アクセスおよびリード・アクセスは無効
1	メッセージ・バッファ・レジスタおよび送信・受信履歴・レジスタへのライト・アクセスおよびリード・アクセスは有効

注意1. MBONビットがクリア (0) されている間は、ソフトウェアによるメッセージ・バッファ (C0MDATA0m, C0MDATA1m, C0MDATA01m, C0MDATA2m, C0MDATA3m, C0MDATA23m, C0MDATA4m, C0MDATA5m, C0MDATA45m, C0MDATA6m, C0MDATA7m, C0MDATA67m, C0MDLcm, C0MCONFm, C0MIDLm, C0MIDHm, C0MCTRLm) および送信履歴、受信履歴に関連したレジスタ (C0LOPT, C0TGPT, C0LIPT, C0RGPT) へのアクセスは無効です。

- このビットはリード・オンリーです。MBON = 0の状態でも1を書き込みしても、MBONは変化せず、メッセージ・バッファ・レジスタおよび送信履歴、受信履歴に関連したレジスタへのアクセスは無効のままです。

★

備考 CANスリープ・モード / CANストップ・モードに移行した場合、または、GOMビットをクリア (0) した場合に、MBONビットがクリア (0) されます。CANスリープ・モード / CANストップ・モードを解除した場合、またはGOMビットをセット (1) した場合に、MBONビットがセット (1) されます。

EFSD	強制シャット・ダウン有効ビット
0	GOM = 0による強制シャット・ダウンは無効
1	GOM = 0による強制シャット・ダウンは有効

注意 強制シャット・ダウンの要求を行う場合は、EFSDビットをセット(1)した直後に、GOMビットをクリア(0)してください。EFSDビットをセット(1)した直後にGOMビットをクリア(0)しないで、その他のレジスタ・アクセス(C0GMCTRLレジスタのリード含む)の実行をすると、EFSDビットは自動的にクリア(0)され、強制シャット・ダウンの要求は無効になります。

GOM	グローバル操作モード・ビット
0	CANモジュールは動作禁止状態
1	CANモジュールは動作許可状態

★ **注意** GOMビットは、初期化モードのとき、またはEFSDビットをセット(1)した直後にのみクリア(0)可能です。

(b) ライト時

Set EFSD	EFSDビットの設定
0	EFSDビットの変更なし
1	EFSDビットをセット(1)する

Set GOM	Clear GOM	GOMビットの設定
0	1	GOMビットをクリア(0)する
1	0	GOMビットをセット(1)する
上記以外		GOMビットの変更なし

★ **注意** GOMビットの設定とEFSDビットの設定は、常に別々に行ってください。

(2) CANグローバル・クロック選択レジスタ (COGMCS)

COGMCSレジスタは、CANモジュール・システム・クロックを選択します。

リセット時：0FH R/W アドレス：03FEC002H

	7	6	5	4	3	2	1	0
COGMCS	0	0	0	0	CCP3	CCP2	CCP1	CCP0

CCP3	CCP2	CCP1	CCP1	CANモジュール・システム・クロック (f _{CANMOD})
0	0	0	0	f _{CAN/1}
0	0	0	1	f _{CAN/2}
0	0	1	0	f _{CAN/3}
0	0	1	1	f _{CAN/4}
0	1	0	0	f _{CAN/5}
0	1	0	1	f _{CAN/6}
0	1	1	0	f _{CAN/7}
0	1	1	1	f _{CAN/8}
1	0	0	0	f _{CAN/9}
1	0	0	1	f _{CAN/10}
1	0	1	0	f _{CAN/11}
1	0	1	1	f _{CAN/12}
1	1	0	0	f _{CAN/13}
1	1	0	1	f _{CAN/14}
1	1	1	0	f _{CAN/15}
1	1	1	1	f _{CAN/16} (初期値)

備考 f_{CAN} = CANへの供給クロック = f_{xx}

(3) CANグローバル自動ブロック送信制御レジスタ (C0GMABT)

C0GMABTレジスタは、自動ブロック送信 (ABT) 動作を制御します。

(1/2)

リセット時 : 0000H R/W アドレス : 03FEC006H

(a) リード時

	15	14	13	12	11	10	9	8
C0GMABT	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	ABTCLR	ABTTRG

(b) ライト時

	15	14	13	12	11	10	9	8
C0GMABT	0	0	0	0	0	0	Set ABTCLR	Set ABTTRG
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	Clear ABTTRG

★ **注意** ABT付き通常動作モードから初期化モードに移行する前には、C0GMABTレジスタには必ず初期値 (00H) を設定し、設定後はC0GMABTレジスタが0000Hに初期化されたことを確実に確認してください。

(a) リード時

ABTCLR	自動ブロック送信エンジン・クリア・ステータス・ビット
0	自動ブロック送信エンジンのクリア処理を完了
1	自動ブロック送信エンジンのクリア処理中

- 備考1. ABTCLRビットはABTTRGビットがクリア (0) されている状態でセット (1) してください。ABTTRGビットがセット (1) されている状態で、ABTCLRビットをセット (1) した場合の動作保証はしません。
2. ABTCLRビットのセット (1) による自動ブロック送信エンジンのクリアは、クリア要求の処理が完了した時点でABTCLRビットが直ちに自動的にクリア (0) されます。

ABTTRG	自動ブロック送信ステータス・ビット
0	自動ブロック送信の停止中
1	自動ブロック送信の実行中

★ **注意** 初期化モード中にABTTRGビットを設定 (ABTTRG = 1) しないでください。初期化モード中にABTTRGビットを設定した場合、ABT付き通常動作モード移行後の動作は保証しません。TSTATビットがセット (1) されている間は、ABTTRGビットをセット (1) しないでください。ABTTRGビットをセット (1) する前に、TSTAT = 0であることを直接事前に確認してください。

(b) ライト時

Set ABTCLR	自動ブロック送信エンジンのクリア要求ビット
0	自動ブロック送信エンジンはアイドル状態または動作中
1	自動ブロック送信エンジンのクリア要求 自動ブロック送信エンジンのクリア後は、ABTTRGビットのセット(1)による自動ブロック送信はメッセージ・バッファ0から開始されます。

Set ABTTRG	Clear ABTTRG	自動ブロック送信開始ビット
0	1	自動ブロック送信の停止を要求
1	0	自動ブロック送信の開始を要求
上記以外		ABTTRGビットの変更なし

(4) CANグローバル自動ブロック送信遅延設定レジスタ (COGMABTD)

COGMABTDレジスタは、ABT付き通常動作モードにおいて、ABTに割り付けられたメッセージ・バッファの送信間隔を設定します。

リセット時：00H R/W アドレス：03FEC008H

	7	6	5	4	3	2	1	0
COGMABTD	0	0	0	0	ABTD3	ABTD2	ABTD1	ABTD0

ABTD3	ABTD2	ABTD1	ABTD0	自動ブロック送信時のデータ・フレーム間隔(単位はデータ・ビット・タイム; DBT)
0	0	0	0	0 DBT (初期値)
0	0	0	1	2 ⁵ DBT
0	0	1	0	2 ⁶ DBT
0	0	1	1	2 ⁷ DBT
0	1	0	0	2 ⁸ DBT
0	1	0	1	2 ⁹ DBT
0	1	1	0	2 ¹⁰ DBT
0	1	1	1	2 ¹¹ DBT
1	0	0	0	2 ¹² DBT
上記以外				設定禁止

- 注意1. ABTTRGビットがセット(1)されている場合は、COGMABTDレジスタの内容は変更しないでください。
2. 実際にCANバス上に送信されるABTメッセージのタイミングは、他局からの送信状況あるいはABTメッセージ以外のメッセージ(メッセージ・バッファ8~メッセージ・バッファ31)に対する送信要求の設定状況によって変化します。

(5) CANモジュール・マスク制御レジスタ (C0MASKaL, C0MASKaH) (a = 1, 2, 3, 4)

- ★ C0MASKaL/C0MASKaHレジスタは、メッセージのアイデンティファイア (ID) の一部をマスクすることで、マスクされた部分のID比較を無効にし、同一メッセージ・バッファ内の受信可能なメッセージ数を拡張します。

(1/2)

・CANモジュール・マスク1レジスタ (C0MASK1L, C0MASK1H)

リセット時：不定 R/W アドレス：C0MASK1L 03FEC040H, C0MASK1H 03FEC042H

	15	14	13	12	11	10	9	8
C0MASK1L	CMID15	CMID14	CMID13	CMID12	CMID11	CMID10	CMID9	CMID8
	7	6	5	4	3	2	1	0
	CMID7	CMID6	CMID5	CMID4	CMID3	CMID2	CMID1	CMID0
	15	14	13	12	11	10	9	8
C0MASK1H	0	0	0	CMID28	CMID27	CMID26	CMID25	CMID24
	7	6	5	4	3	2	1	0
	CMID23	CMID22	CMID21	CMID20	CMID19	CMID18	CMID17	CMID16


・CANモジュール・マスク2レジスタ (C0MASK2L, C0MASK2H)

リセット時：不定 R/W アドレス：C0MASK2L 03FEC044H, C0MASK2H 03FEC046H

	15	14	13	12	11	10	9	8
C0MASK2L	CMID15	CMID14	CMID13	CMID12	CMID11	CMID10	CMID9	CMID8
	7	6	5	4	3	2	1	0
	CMID7	CMID6	CMID5	CMID4	CMID3	CMID2	CMID1	CMID0
	15	14	13	12	11	10	9	8
C0MASK2H	0	0	0	CMID28	CMID27	CMID26	CMID25	CMID24
	7	6	5	4	3	2	1	0
	CMID23	CMID22	CMID21	CMID20	CMID19	CMID18	CMID17	CMID16


・CANモジュール・マスク3レジスタ (C0MASK3L, C0MASK3H)

リセット時：不定 R/W アドレス：C0MASK3L 03FEC048H, C0MASK3H 03FEC04AH



・CANモジュール・マスク4レジスタ (C0MASK4L, C0MASK4H)

リセット時：不定 R/W アドレス：C0MASK4L 03FEC04CH, C0MASK4H 03FEC04EH



CMID28-CMID0	IDビットのマスク・パターンを設定
0	CMID28-CMID0ビットに設定されたメッセージ・バッファのIDビットと受信メッセージ・フレームのIDビットを比較します。
1	CMID28-CMID0ビットに設定されたメッセージ・バッファのIDビットと受信メッセージ・フレームのIDビットを比較しません(マスクします)。

備考 マスクは常に29ビットのID長で定義されます。マスクが標準IDのメッセージに割り当てられた場合、CMID17-CMID0は無視されます。したがって、受信IDはCMID28-CMID18のみマスクされます。なお、標準および拡張IDはともに同一マスクを使用することができます。

(6) CANモジュール制御レジスタ (COCTRL)

COCTRLレジスタは、CANモジュールの動作モードを制御します。

(1/4)

リセット時：0000H R/W アドレス：03FEC050H

(a) リード時

	15	14	13	12	11	10	9	8
COCTRL	0	0	0	0	0	0	RSTAT	TSTAT
	7	6	5	4	3	2	1	0
	CCERC	AL	VALID	PSMODE	PSMODE	OPMODE	OPMODE	OPMODE
				1	0	2	1	0

(b) ライト時

	15	14	13	12	11	10	9	8
COCTRL	Set CCERC	Set AL	0	Set PSMODE	Set PSMODE	Set OPMODE	Set OPMODE	Set OPMODE
	7	6	5	4	3	2	1	0
	0	Clear AL	Clear VALID	Clear PSMODE	Clear PSMODE	Clear OPMODE	Clear OPMODE	Clear OPMODE
				1	0	2	1	0

(a) リード時

RSTAT	受信ステータス・ビット
0	受信停止状態
1	受信動作状態

備考 -RSTATビットは、次の条件（タイミング）でセット（1）されます。

- ・受信フレームのSOFビット
- ・送信フレーム中のアービトレーション・ロスト発生時

-RSTATビットは、次の条件（タイミング）でクリア（0）されます。

- ・インタフレーム・スペースの2ビット目にレセシブを検出時
- ・インタフレーム・スペースの先頭ビットで初期化モードに遷移したとき

TSTAT	送信ステータス・ビット
0	送信停止状態
1	送信動作状態

備考 -TSTATビットは、次の条件（タイミング）でセット（1）されます。

- ・送信フレームのSOFビット

-TSTATビットは、次の条件（タイミング）でクリア（0）されます。

- ・バスオフ移行時
- ・送信フレーム中のアービトレーション・ロスト発生時
- ・インタフレーム・スペースの2ビット目にレセシブを検出時
- ・インタフレーム・スペースの先頭ビットで初期化モードに遷移したとき

★

CCERC	エラー・カウンタ・クリア・ビット
0	初期化モードにおいて、C0ERCレジスタとC0INFOレジスタのクリア中ではありません。
1	初期化モードにおいて、C0ERCレジスタとC0INFOレジスタがクリア中です。

- ★ 備考 1. CCERCビットは、再初期化やバスオフ強制復帰の際に、C0ERCレジスタとC0INFOレジスタをクリアするために使用します。初期化モードでのみ、セット(1)が可能です。
2. C0ERCおよびC0INFOレジスタがクリアされるとCCERCビットも自動的にクリア(0)されます。
3. 初期化モードから任意の動作モードへの遷移要求と同時にCCERCビットのセット(1)が可能です。
- ★ 4. セルフ・テスト・モードでINITモード移行直後にCCERCビットをセット(1)した場合、受信データが破壊される可能性があります。

AL	アービトレーション・ロスト時の動作設定ビット
0	シングル・ショット・モードにおいて、アービトレーション・ロストが発生した場合、再送信されません。
1	シングル・ショット・モードにおいて、アービトレーション・ロストが発生した場合、再送信されます。

- ★ 備考 ALビットは、シングル・ショット・モードにおいてのみ有効です。

VALID	有効な受信メッセージ・フレーム検出ビット
0	VALIDビットが最後にクリア(0)されてから、有効なメッセージ・フレーム受信がありません。
1	VALIDビットが最後にクリア(0)されてから、有効なメッセージ・フレーム受信があります。

- ★ 備考 1. 有効な受信メッセージ・フレームの検出には、受信メッセージ・バッファへの格納(データ・フレーム)または送信メッセージ・バッファへの格納(リモート・フレーム)の有無に依存しません。
2. 初期化モードから任意の動作モードに移行する前に、VALIDビットをクリア(0)してください。
- ★ 3. CANバスにCANノードが2つのみ接続され、一方のCANノードが通常動作モードでメッセージ・フレームを送信し、もう一方のCANノードが受信オンリー・モードである場合は、受信オンリー・モードではACKが発生しないため、VALIDビットは送信ノードがエラー・パッシブになる前にセット(1)されることはありません。
4. VALIDビットをクリアする際は、Clear VALIDビットをセット(1)したあと、VALIDビットがクリアされることを確認してください。クリアされていない場合は、再度クリア処理を行ってください。

PSMODE1	PSMODE0	パワー・セーブ・モード
0	0	パワー・セーブ・モードは選択されていません。
0	1	CANスリープ・モード
1	0	設定禁止
1	1	CANストップ・モード

注意1. CANストップ・モードへの遷移およびCANストップ・モードからの遷移は、必ずCANスリープ・モードを経由してください。直接の遷移要求は無視されます。

★

2. パワー・セーブ・モードを解除したあと、再度メッセージ・バッファへアクセスする前にCOGMCTRLレジスタのMBONフラグを確認する必要があります。

★

3. CANスリープ・モードへの遷移要求は、ソフトウェアによりキャンセルされるかあるいはCANバスがバス・アイドル状態に遷移するまで保留されます。PSMODEビットを読み出すことでソフトウェアはCANスリープ・モードへの遷移状況を確認することができます。

OPMODE2	OPMODE1	OPMODE0	動作モード
0	0	0	動作モードは選択されていません (CANモジュールは初期化モード状態)。
0	0	1	通常動作モード
0	1	0	自動ブロック送信機能付き通常動作モード (ABT付き通常動作モード)
0	1	1	受信オンリー・モード
1	0	0	シングル・ショット・モード
1	0	1	セルフ・テスト・モード
上記以外			設定禁止

★

注意 初期化モードまたはパワー・セーブ・モードへの移行は、ある程度の時間がかかる可能性があるため、処理を実行する前にレジスタ値を読み込むことにより、モードの移行が成功したかどうかを必ず確認してください。

備考 CANスリープ・モードまたはCANストップ・モード中、OPMODE [2:0]ビットはリード・オンリーです。

(b) ライト時

Set CCERC	CCERCビットの設定
1	CCERCビットをセット (1) する
上記以外	CCERCビットの変更なし

Set AL	Clear AL	ALビットの設定
0	1	ALビットをクリア (0) する
1	0	ALビットをセット (1) する
上記以外		ALビットの変更なし

Clear VALID	VALIDビットの設定
0	VALIDビットの変更なし
1	VALIDビットをクリア (0) する

Set PSMODE0	Clear PSMODE0	PSMODE0ビットの設定
0	1	PSMODE0ビットをクリア(0)する
1	0	PSMODE0ビットをセット(1)する
上記以外		PSMODE0ビットの変更なし

Set PSMODE1	Clear PSMODE1	PSMODE1ビットの設定
0	1	PSMODE1ビットをクリア(0)する
1	0	PSMODE1ビットをセット(1)する
上記以外		PSMODE1ビットの変更なし

Set OPMODE0	Clear OPMODE0	OPMODE0ビットの設定
0	1	OPMODE0ビットをクリア(0)する
1	0	OPMODE0ビットをセット(1)する
上記以外		OPMODE0ビットの変更なし

Set OPMODE1	Clear OPMODE1	OPMODE1ビットの設定
0	1	OPMODE1ビットをクリア(0)する
1	0	OPMODE1ビットをセット(1)する
上記以外		OPMODE1ビットの変更なし

Set OPMODE2	Clear OPMODE2	OPMODE2ビットの設定
0	1	OPMODE2ビットをクリア(0)する
1	0	OPMODE2ビットをセット(1)する
上記以外		OPMODE2ビットの変更なし

(7) CANモジュール最終エラー情報レジスタ (COLEC)

COLECレジスタは、CANプロトコルのエラー情報を示します。

リセット時：00H R/W アドレス：03FEC052H

	7	6	5	4	3	2	1	0
COLEC	0	0	0	0	0	LEC2	LEC1	LEC0

- 備考** 1. COLECレジスタの内容は、任意の動作モードから初期化モードへの移行では、クリアされません。
2. COLECレジスタに対してソフトウェアにより00H以外の値を書き込みしようとした場合、アクセスは無視されます。

LEC2	LEC1	LEC0	最終のCANプロトコル・エラー情報
0	0	0	エラーなし
0	0	1	スタッフ・エラー
0	1	0	フォーム・エラー
0	1	1	ACKエラー
1	0	0	ビット・エラー (CANモジュールは送信メッセージの一部として、レセシブ・ビットの送信をしようとしたが(アービトレーション・フィールドを除く)、CANバス上の値はドミナント・ビットであった場合)
1	0	1	ビット・エラー (CANモジュールは送信メッセージ、ACKビット、エラー・フレームまたはオーバーロード・フレームの一部として、ドミナント・ビットの送信をしようとしたが、CANバス上の値はレセシブ・ビットであった場合)
1	1	0	CRCエラー
1	1	1	未定義

(8) CANモジュール情報レジスタ (C0INFO)

C0INFOレジスタは、CANモジュールのステータスを示します。

リセット時：00H R アドレス：03FEC053H

	7	6	5	4	3	2	1	0
C0INFO	0	0	0	BOFF	TECS1	TECS0	RECS1	RECS0

BOFF	バスオフ状態ビット
0	バスオフ状態ではありません (送信エラー・カウンタ < 255) (送信エラー・カウントが256未満)
1	バスオフ状態 (送信エラー・カウンタ > 255) (送信エラーのカウンタが256以上)


TECS1	TECS0	送信エラー・カウンタ状態ビット
0	0	送信エラー・カウンタはワーニング・レベル未満 (< 96)
0	1	送信エラー・カウンタはワーニング・レベル範囲 (96.....127)
1	0	未定義
1	1	送信エラー・カウンタはエラー・パッシブまたはバスオフ範囲 (> 128)

RECS1	RECS0	受信エラー・カウンタ状態ビット
0	0	受信エラー・カウンタはワーニング・レベル未満 (< 96)
0	1	受信エラー・カウンタはワーニング・レベル範囲 (96.....127)
1	0	未定義
1	1	受信エラー・カウンタはエラー・パッシブ範囲 (> 128)

(9) CANモジュール・エラー・カウンタ・レジスタ (C0ERC)

C0ERCレジスタは、送受信エラー・カウンタのカウンタ値を示します。

リセット時：0000H R アドレス：FFFE054H



REPS	受信エラー・パッシブ・ステータス・ビット
0	受信エラー・カウンタは、エラー・パッシブではない (<128)
1	受信エラー・カウンタは、エラー・パッシブ範囲 (128)

REC6-REC0	受信エラー・カウンタ・ビット
0-127	受信エラー・カウンタ数 受信エラー・カウンタの状態を反映します。カウンタ数はCANプロトコルにより定義されています。

備考 受信エラー・パッシブ状態 (RECS [1:0] = 11B) では、受信エラー・カウンタREC6-REC0は無効です。

TEC7-TEC0	送信エラー・カウンタ・ビット
0-255	送信エラー・カウンタ数 送信エラー・カウンタの状態を反映します。カウンタ数はCANプロトコルにより定義されています。

備考 バスオフ中 (BOFF = 1) では、送信エラー・カウンタTEC7-TEC0は無効です。

(10) CANモジュール割り込み許可レジスタ (C0IE)

C0IEレジスタは、CANモジュールの割り込み許可/禁止を設定します。

(1/2)

リセット時：0000H R/W アドレス：03FEC056H

(a) リード時

	15	14	13	12	11	10	9	8
C0IE	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	CIE5	CIE4	CIE3	CIE2	CIE1	CIE0

(b) ライト時

	15	14	13	12	11	10	9	8
C0IE	0	0	Set CIE5	Set CIE4	Set CIE3	Set CIE2	Set CIE1	Set CIE0
	7	6	5	4	3	2	1	0
	0	0	Clear CIE5	Clear CIE4	Clear CIE3	Clear CIE2	Clear CIE1	Clear CIE0

(a) リード時

CIE5-CIE0	CANモジュール割り込み許可ビット
0	割り込みステータス・レジスタCINTSxに対応する割り込み出力禁止
1	割り込みステータス・レジスタCINTSxに対応する割り込み出力許可

(b) ライト時

Set CIE5	Clear CIE5	CIE5ビットの設定
0	1	CIE5ビットをクリア (0) する
1	0	CIE5ビットをセット (1) する
上記以外		CIE5ビットの変更なし

Set CIE4	Clear CIE4	CIE4ビットの設定
0	1	CIE4ビットをクリア (0) する
1	0	CIE4ビットをセット (1) する
上記以外		CIE4ビットの変更なし

Set CIE3	Clear CIE3	CIE3ビットの設定
0	1	CIE3ビットをクリア (0) する
1	0	CIE3ビットをセット (1) する
上記以外		CIE3ビットの変更なし

Set CIE2	Clear CIE2	CIE2ビットの設定
0	1	CIE2ビットをクリア(0)する
1	0	CIE2ビットをセット(1)する
上記以外		CIE2ビットの変更なし

Set CIE1	Clear CIE1	CIE1ビットの設定
0	1	CIE1ビットをクリア(0)する
1	0	CIE1ビットをセット(1)する
上記以外		CIE1ビットの変更なし

Set CIE0	Clear CIE0	CIE0ビットの設定
0	1	CIE0ビットをクリア(0)する
1	0	CIE0ビットをセット(1)する
上記以外		CIE0ビットの変更なし

(11) CANモジュール割り込みステータス・レジスタ (C0INTS)

C0INTSレジスタは、CANモジュールの割り込みステータスを示します。

リセット時：0000H R/W アドレス：03FEC058H

(a) リード時

	15	14	13	12	11	10	9	8
C0INTS	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	CINTS5	CINTS4	CINTS3	CINTS2	CINTS1	CINTS0

(b) ライト時

	15	14	13	12	11	10	9	8
C0INTS	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	Clear	Clear	Clear	Clear	Clear	Clear
			CINTS5	CINTS4	CINTS3	CINTS2	CINTS1	CINTS0

(a) リード時

CINTS5-CINTS0	CAN割り込みステータス・ビット
0	関連する割り込みソース・イベントの未発生
1	関連する割り込みソース・イベントの発生

割り込みステータス・ビット	関連する割り込みソース・イベント
CINTS5	CANスリープ・モードからのウエイクアップ割り込み [★]
CINTS4	アービトラージ・ロスト割り込み
CINTS3	CANプロトコル・エラー割り込み
CINTS2	CANエラー・ステータス割り込み
CINTS1	メッセージ・バッファmへの有効なメッセージ・フレーム受信完了割り込み
CINTS0	メッセージ・バッファmからのメッセージ・フレームの正常な送信完了割り込み

注 CANバス動作によるCANスリープ・モードからのウエイクアップによってのみ、CINTS5がセット(1)されます。ソフトウェアによるCANスリープ・モードの解除ではCINTS5はセット(1)されません。

(b) ライト時

Clear CINTS5-CINTS0	CINTS5-CINTS0ビットの設定
0	CINTS5-CINTS0ビットの変更なし
1	CINTS5-CINTS0ビットをクリア(0)する

★ 注意 このレジスタのステータス・ビットは自動的にクリアされることはありませんので、割り込み処理内で各ステータスの確認が必要な場合には、ソフトウェアにてクリア(0)を行ってください。

(12) CANモジュール・ビット・レート・プリスケアラ・レジスタ (C0BRP)

C0BRPレジスタは、CANプロトコル・レイヤ基本クロック (f_{TQ}) を選択します。また、通信ポー・レートは、C0BTRレジスタに設定されます。

注意 C0BRPレジスタは、初期化モードのときのみライト・アクセス可能です。





図14 - 25 CANモジュールのクロック



(13) CANモジュール・ビット・レート・レジスタ (C0BTR)

C0BTRレジスタは、通信ボー・レートのデータ・ビット・タイムを制御します。

(1/2)





図14 - 26 データ・ビット・タイム



SJW1	SJW0	同期ジャンプ幅の長さ
0	0	1TQ
0	1	2TQ
1	0	3TQ
1	1	4TQ (初期値)

TSEG22	TSEG21	TSEG20	タイム・セグメント2の長さ
0	0	0	1TQ
0	0	1	2TQ
0	1	0	3TQ
0	1	1	4TQ
1	0	0	5TQ
1	0	1	6TQ
1	1	0	7TQ
1	1	1	8TQ (初期値)

TSEG13	TSEG12	TSEG11	TSEG10	タイム・セグメント1の長さ
0	0	0	0	設定禁止
0	0	0	1	2TQ ^注
0	0	1	0	3TQ ^注
0	0	1	1	4TQ
0	1	0	0	5TQ
0	1	0	1	6TQ
0	1	1	0	7TQ
0	1	1	1	8TQ
1	0	0	0	9TQ
1	0	0	1	10TQ
1	0	1	0	11TQ
1	0	1	1	12TQ
1	1	0	0	13TQ
1	1	0	1	14TQ
1	1	1	0	15TQ
1	1	1	1	16TQ (初期値)


注 C0BRPレジスタ = 00Hの場合は、本設定は使用できません。

備考 $TQ = 1/f_{TQ}$ (f_{TQ} : CANプロトコル・レイヤ基本システム・クロック)

(14) CANモジュール最終受信ポインタ・レジスタ (COLIPT)

COLIPTレジスタは、最後に受信格納したメッセージ・バッファ番号を示します。

リセット時：不定 R アドレス：03FEC05EH



LIPT7-LIPT0	最終受信ポインタ・レジスタ (COLIPT)
0.....31	COLIPTレジスタをリードすると、受信履歴・リストの最終受信ポインタ (LIPT) でインデクスされるエレメントの内容が読み出されます。これによりデータ・フレームまたはリモート・フレームが最後に受信格納されたメッセージ・バッファ番号が得られます。

備考 メッセージ・バッファにデータ・フレームまたはリモート・フレームが一度も受信格納されていない場合は、COLIPTレジスタの読み出し値は不定です。したがって、初期化モードから任意の動作モードに移行後にCORGPTレジスタのRHPMビットがセット(1)されている場合には、COLIPTレジスタの読み出し値は不定となります。

(15) CANモジュール受信履歴・リスト・レジスタ (C0RGPT)

C0RGPTレジスタは、受信履歴・リストを読み出すためのレジスタです。

(1/2)

リセット時：xx02H R/W アドレス：03FEC060H

(a) リード時

	15	14	13	12	11	10	9	8
C0RGPT	RGPT7	RGPT6	RGPT5	RGPT4	RGPT3	RGPT2	RGPT1	RGPT0
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	RHPM	ROVF

(b) ライト時

	15	14	13	12	11	10	9	8
C0RGPT	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	Clear ROVF

(a) リード時

RGPT7-RGPT0	受信履歴・リスト読み出しポインタ
0.....31	C0RGPTレジスタをリードすると、受信履歴・リストの読み出しポインタ (RGPT) でインデクスされるエレメントの内容が読み出されます。これによりデータ・フレームまたはリモート・フレームが受信格納されたメッセージ・バッファ番号が得られます。

RHPM ^注	受信履歴・リストのポインタ一致
0	受信履歴・リストには、少なくとも1つのリードされていないメッセージ・バッファ番号があります。
1	受信履歴・リストには、リードされていないメッセージ・バッファ番号がありません。

注 RHPM = 1のとき、RGPT0-RGPT7のリード値は無効です。

ROVF ^注	受信履歴・リスト・オーバフロー・ビット
0	読み出されていないメッセージ・バッファ番号はすべて保存されます。 新規にデータ・フレームまたはリモート・フレームを受信格納したメッセージ・バッファ番号はすべて受信履歴・リストに記録されます (受信履歴・リストに空きのエレメントが存在します)。
1	ホスト・プロセッサが受信履歴・リスト (RHL) を最後に使用 (たとえば、C0RGPTレジスタの読み込みなど) してから少なくとも23個のエントリが格納されています。 ROVFビットがセットされていると、すべてのメッセージ・バッファ番号はLIPT - 1に格納されるため、最初の22個のエントリは順番に格納されていますが、最後のエントリは新たなメッセージを受信格納するたびに上書きされます。したがって、受信した順番を完全に回復することができません。

注 ROVFビットがセット (1) されている状態で、CnRGPTレジスタによりすべての受信履歴が読み出されている場合、RHPMビットは新たな受信格納があってもクリア (0) されずセット (1) されたままになります。


(b) ライト時

Clear ROVF	ROVFビットの設定
0	ROVFビットの変更なし
1	ROVFビットをクリア(0)する

(16) CANモジュール最終送信ポインタ・レジスタ(C0LOPT)

C0LOPTレジスタは、最後に送信したメッセージ・バッファ番号を示します。

リセット時：不定 R アドレス：03FEC062H



LOPT7-LOPT0	送信履歴・リストの最終送信ポインタ(LOPT)
0.....31	C0LOPTレジスタをリードすると、送信履歴・リストの最終送信ポインタ(LOPT)でインデクスされるエレメントの内容が読み出されます。これによりデータ・フレームまたはリモート・フレームが最後に送信されたメッセージ・バッファ番号が得られます。

備考 メッセージ・バッファからデータ・フレームまたはリモート・フレームが一度も送信されていない場合は、C0LOPTレジスタの読み出し値は不定です。したがって、初期化モードから任意の動作モードに移行後にTHPMビットがセット(1)されている場合には、C0LOPTレジスタの読み出し値は不定となります。

(17) CANモジュール送信履歴・リスト・レジスタ (C0TGPT)

C0TGPTレジスタは、送信履歴・リストを読み出すためのレジスタです。

(1/2)

リセット時：xx02H R/W アドレス：03FEC064H

(a) リード時

	15	14	13	12	11	10	9	8
C0TGPT	TGPT7	TGPT6	TGPT5	TGPT4	TGPT3	TGPT2	TGPT1	TGPT0
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	THPM	TOVF

(b) ライト時

	15	14	13	12	11	10	9	8
C0TGPT	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	Clear TOVF

(a) リード時

TGPT7-TGPT0	送信履歴・リスト読み出しポインタ
0.....31	C0TGPTレジスタをリードすると、送信履歴・リストの読み出しポインタ (TGPT) でインデクスされるエレメントの内容が読み出されます。これにより、データ・フレームまたはリモート・フレームが送信されたメッセージ・バッファ番号が得られます。

THPM ^注	送信履歴・リストのポインタ一致
0	送信履歴・リストには、少なくとも1つのリードされていないメッセージ・バッファ番号があります。
1	送信履歴・リストには、リードされていないメッセージ・バッファ番号がありません。

注 THPM = 1のとき、TGPT0-TGPT7のリード値は無効です。

TOVF ^注	送信履歴・リスト・オーバーフロー・ビット
0	読み出されていないメッセージ・バッファ番号はすべて保存されます。新規にデータ・フレームまたはリモート・フレームを送信完了したメッセージ・バッファ番号はすべて送信履歴・リストに記録されます (送信履歴・リストに空きのエレメントが存在します)。
1	ホスト・プロセッサが送信履歴・リスト (THL) を最後に使用 (たとえば、C0TGPTレジスタの読み込みなど) してから少なくとも7個のエントリが格納されています。TOVFビットがセットされていると、すべてのメッセージ・バッファ番号はLOPT - 1に格納されるため、最初の6個のエントリは順番に格納されていますが、最後のエントリは新たなメッセージの送信が完了するたびに上書きされます。したがって、送信した順番を完全に回復することができません。

★

★

注 TOVFビットがセット (1) されている状態で、CnTGPTレジスタによりすべての送信履歴が読み出されている場合、THPMビットは新たな送信完了があってもクリア (0) されずセット (1) されたままになります。

備考 ABT付き通常動作モードでは、メッセージ・バッファ0-7からの送信は送信履歴・リストには記録されません。

(b) ライト時

Clear TOVF	ROVFビットの設定
0	TOVFビットの変更なし
1	TOVFビットをクリア(0)する

(18) CANモジュール・タイム・スタンプ・レジスタ(COTS)

COTSレジスタは、タイム・スタンプ機能を制御します。

リセット時：0000H R/W アドレス：03FEC066H

(a) リード時

	15	14	13	12	11	10	9	8
COTS	0	0	0	0	0	0	0	0
	7	6	5	4	3	2	1	0
	0	0	0	0	0	TSLOCK	TSSEL	TSEN

(b) ライト時

	15	14	13	12	11	10	9	8
COTS	0	0	0	0	0	Set TSLOCK	Set TSSEL	Set TSEN
	7	6	5	4	3	2	1	0
	0	0	0	0	0	Clear TSLOCK	Clear TSSEL	Clear TSEN

★ **備考** ABT付き通常動作モードの場合は、タイム・スタンプ機能のロック機能を使用することができません。

(a) リード時

TSLOCK	タイム・スタンプのロック機能許可ビット
0	タイム・スタンプのロック機能停止 選択されたタイム・スタンプ・キャプチャ・イベントごとにTSOUT信号がトグルします。
1	タイム・スタンプのロック機能許可 選択されたタイム・スタンプ・キャプチャ・イベントごとにTSOUT信号がトグルします。 ただし、メッセージ・バッファ0にデータ・フレームが正常に格納されたあとは、TSOUT信号の出力がロックされます [※] 。

注 TSENビットは自動的にクリア(0)されます。

TSSEL	タイム・スタンプ・キャプチャ・イベント選択ビット
0	タイム・スタンプ・キャプチャ・イベントはSOFです。
1	タイム・スタンプ・キャプチャ・イベントはEOFの最終ビットです。

TSEN	TSOUT動作設定ビット
0	TSOUTトグル動作禁止
1	TSOUTトグル動作許可

★ 備考 TSOUT信号はCANコントローラからタイマへ出力されます。詳細については第7章 16ビット・タイマ/イベント・カウンタPを参照してください。

(b) ライト時

Set TSLOCK	Clear TSLOCK	TSLOCKビットの設定
0	1	TSLOCKビットをクリア(0)する
1	0	TSLOCKビットをセット(1)する
上記以外		TSLOCKビットの変更なし

Set TSSEL	Clear TSSEL	TSSELビットの設定
0	1	TSSELビットをクリア(0)する
1	0	TSSELビットをセット(1)する
上記以外		TSSELビットの変更なし

Set TSEN	Clear TSEN	TSENビットの設定
0	1	TSENビットをクリア(0)する
1	0	TSENビットをセット(1)する
上記以外		TSENビットの変更なし

(19) CANメッセージ・データ・バイト・レジスタ (C0MDATA x m) (x = 0-7)

C0MDATAxmレジスタは、送受信メッセージのデータを格納します。C0MDATAzmレジスタは、C0MDATAxmレジスタを16ビット単位でアクセス可能なレジスタです。

(1/2)

リセット時：不定 R/W アドレス：表14 - 16を参照してください。

	15	14	13	12	11	10	9	8
C0MDATA01m	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01
	15	14	13	12	11	10	9	8
	7	6	5	4	3	2	1	0
	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01	MDATA01
	7	6	5	4	3	2	1	0

	7	6	5	4	3	2	1	0
C0MDATA0m	MDATA0	MDATA0	MDATA0	MDATA0	MDATA0	MDATA0	MDATA0	MDATA0
	7	6	5	4	3	2	1	0

	7	6	5	4	3	2	1	0
C0MDATA1m	MDATA1	MDATA1	MDATA1	MDATA1	MDATA1	MDATA1	MDATA1	MDATA1
	7	6	5	4	3	2	1	0

	15	14	13	12	11	10	9	8
C0MDATA23m	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23
	15	14	13	12	11	10	9	8
	7	6	5	4	3	2	1	0
	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23	MDATA23
	7	6	5	4	3	2	1	0


	7	6	5	4	3	2	1	0
C0MDATA2m	MDATA2	MDATA2	MDATA2	MDATA2	MDATA2	MDATA2	MDATA2	MDATA2
	7	6	5	4	3	2	1	0

	7	6	5	4	3	2	1	0
C0MDATA3m	MDATA3	MDATA3	MDATA3	MDATA3	MDATA3	MDATA3	MDATA3	MDATA3
	7	6	5	4	3	2	1	0

	15	14	13	12	11	10	9	8
C0MDATA45m	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45
	15	14	13	12	11	10	9	8
	7	6	5	4	3	2	1	0
	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45	MDATA45
	7	6	5	4	3	2	1	0

	7	6	5	4	3	2	1	0
C0MDATA4m	MDATA4	MDATA4	MDATA4	MDATA4	MDATA4	MDATA4	MDATA4	MDATA4
	7	6	5	4	3	2	1	0


	7	6	5	4	3	2	1	0
C0MDATA5m	MDATA5	MDATA5	MDATA5	MDATA5	MDATA5	MDATA5	MDATA5	MDATA5
	7	6	5	4	3	2	1	0



(20) CANメッセージ・データ長レジスタ_m (COMDLC_m)

COMDLC_mレジスタは、メッセージ・バッファのデータ・フィールドのバイト数を設定します。

リセット時：0000xxxxB R/W アドレス：表14 - 16を参照してください。



MDLC3	MDLC2	MDLC1	MDLC0	送受信メッセージのデータ長
0	0	0	0	0バイト
0	0	0	1	1バイト
0	0	1	0	2バイト
0	0	1	1	3バイト
0	1	0	0	4バイト
0	1	0	1	5バイト
0	1	1	0	6バイト
0	1	1	1	7バイト
1	0	0	0	8バイト
1	0	0	1	設定禁止
1	0	1	0	(送信時に設定した場合、データ・フレームの送信では設定したDLC値に関わらず8バイトのデータが送信されます。ただし、実際にCANバスに送信されるDLCはこのレジスタに設定したDLC値になります) [※] 。
1	0	1	1	
1	1	0	0	
1	1	0	1	
1	1	1	0	
1	1	1	1	

注 CANバス上に実際に送信されるデータとDLC値は以下のとおりです。

送信フレーム種類	送信されるデータの長さ	送信されるDLC
データ・フレーム	DLCで指定されたバイト数 (ただしDLC 8の場合は8バイト)	MDLC[3:0]
リモート・フレーム	0バイト	

注意1. ビット7-4には必ず0000Bを設定してください。

★

2. メッセージ受信時には、受信フレームのDLCに対応するバイト数(ただし、8が上限)分のCOMDATA_xに受信データが格納されます。データが格納されなかったCOMDATA_xは不定です。

(21) CANメッセージ・コンフィギュレーション・レジスタm (COMCONFm)

COMCONFmレジスタは、メッセージ・バッファのタイプとマスク設定の指定を行います。

(1/2)

リセット時：不定 R/W アドレス：表14 - 16を参照してください。

	7	6	5	4	3	2	1	0
COMCONFm	OVS	RTR	MT2	MT1	MT0	0	0	MA0

OVS	オーバーライト制御ビット
0	すでに受信しているメッセージ・バッファ*に対して、新しく受信したデータ・フレームは上書きしません。新しく受信したデータ・フレームは破棄されます。
1	すでに受信しているメッセージ・バッファに対して、新しく受信したデータ・フレームを上書きします。

注 “すでに受信しているメッセージ・バッファ”とは、DNビットがセット(1)されている受信メッセージ・バッファを意味します。

備考 リモート・フレームの受信格納に際しては、OVSおよびDNの設定には依存せず、その他の条件が合致(IDが一致、RTR = 0、TRQ = 0)したリモート・フレームは必ず該当するメッセージ・バッファに受信格納(割り込み生成、DNフラグのセット、MDLC [3:0]ビットの更新、および受信履歴・リストへの記録)されます。

RTR	リモート・フレームの要求ビット*
0	データ・フレーム送信
1	リモート・フレーム送信

注 RTRビットは、送信メッセージ・バッファとして定義されたメッセージ・バッファから送信されるメッセージ・フレームの種類を指定します。

有効なリモート・フレームを受信しても、受信した送信メッセージ・バッファのRTRはクリア(0)されたままです。

リモート・フレーム送信のために送信メッセージ・バッファのRTRビットをセット(1)した状態で、CANバスからIDが合致するリモート・フレームを受信した場合でも、そのリモート・フレームの受信格納(割り込み生成、DNフラグのセット、MDLC [3:0]ビットの更新および受信履歴・リストへの記録)は行われません。

MT2	MT1	MT0	メッセージ・バッファ・タイプ設定ビット
0	0	0	送信メッセージ・バッファ
0	0	1	受信メッセージ・バッファ(マスク設定なし)
0	1	0	受信メッセージ・バッファ(マスク1設定)
0	1	1	受信メッセージ・バッファ(マスク2設定)
1	0	0	受信メッセージ・バッファ(マスク3設定)
1	0	1	受信メッセージ・バッファ(マスク4設定)
上記以外			設定禁止

MA0	メッセージ・バッファの割り付けビット
0	メッセージ・バッファを使用しない
1	メッセージ・バッファを使用する

注意 ビット2, 1には、必ず0を書き込んでください。

(22) CANメッセージIDレジスタ_m (C0MIDLm, C0MIDHm)

C0MIDLm, C0MIDHmレジスタは、アイデンティファイア (ID) を設定します。

リセット時：不定 R/W アドレス：表14 - 16を参照してください。

	15	14	13	12	11	10	9	8
C0MIDLm	ID15	ID14	ID13	ID12	ID11	ID10	ID9	ID8
	7	6	5	4	3	2	1	0
	ID7	ID6	ID5	ID4	ID3	ID2	ID1	ID0

	15	14	13	12	11	10	9	8
C0MIDHm	IDE	0	0	ID28	ID27	ID26	ID25	ID24
	7	6	5	4	3	2	1	0
	ID23	ID22	ID21	ID20	ID19	ID18	ID17	ID16

IDE	フォーマット・モード指定ビット
0	標準フォーマット・モード (ID28-ID18 : 11ビット) [※]
1	拡張フォーマット・モード (ID28-ID0 : 29ビット)

注 ID17-ID0ビットは使用されません。

ID28-ID0	メッセージID
ID28-ID18	11ビットの標準ID値 (IDE = 0のとき)
ID28-ID0	29ビットの拡張ID値 (IDE = 1のとき)

注意 1. C0MIDHmレジスタのビット14, 13には、必ず0を書き込んでください。

★

- 必ず、このレジスタに与えられたビット位置に従って登録するID値を並べてください。
標準IDに関してID値はID28からID18のビット位置をシフトしてください。

(23) CANメッセージ制御レジスタm (COMCTRLm)

COMCTRLmレジスタは、メッセージ・バッファの動作を制御します。

(1/3)

リセット時：00x00000 R/W アドレス：表14 - 16を参照してください。
000xx000B

(a) リード時

	15	14	13	12	11	10	9	8	
COMCTRLm	0	0	MUC	0	0	0	0	0	
	7	6	5	4	3	2	1	0	
	0	0	0	MOW	IE	DN	TRQ	RDY	

(b) ライト時

	15	14	13	12	11	10	9	8	
COMCTRLm	0	0	0	0	Set IE	0	Set TRQ	Set RDY	0FH
	7	6	5	4	3	2	1	0	
	0	0	0	Clear MOW	Clear IE	Clear DN	Clear TRQ	Clear RDY	0EH

(a) リード時

MUC ^注	メッセージ・バッファへのデータ更新中ビット
0	CANモジュールによるメッセージ・バッファの更新（受信格納）中ではありません。
1	CANモジュールによるメッセージ・バッファの更新（受信格納）中です。

注 MUCビットは最初の受信格納が行われるまで不定です。

MOW	メッセージ・バッファ・オーバライト・ステータス・ビット
0	メッセージ・バッファは、新しく受信したデータ・フレームによって上書きされていません。
1	メッセージ・バッファは、新しく受信したデータ・フレームによって上書きされています。

備考 DN = 1の送信メッセージ・バッファに対してリモート・フレームを受信格納しても、MOWはセット（1）されません。

IE	メッセージ・バッファ割り込み要求許可ビット
0	受信用メッセージ・バッファのとき：有効なメッセージ受信完了割り込み禁止 送信用メッセージ・バッファのとき：正常なメッセージ送信完了割り込み禁止
1	受信用メッセージ・バッファのとき：有効なメッセージ受信完了割り込み許可 送信用メッセージ・バッファのとき：正常なメッセージ送信完了割り込み許可

DN	メッセージ・バッファ・データ更新ビット
0	メッセージ・バッファにデータ・フレームまたはリモート・フレームが格納されていません。
1	メッセージ・バッファにデータ・フレームまたはリモート・フレームが格納されています。

TRQ	メッセージ・バッファ送信要求ビット
0	メッセージ・バッファ内に保留中または送信中のメッセージ・フレーム送信要求はありません。
1	メッセージ・バッファは、メッセージ・フレームの送信保留中または送信中です。

★ **注意** TRQ ビットと RDY ビットを同時にセット (1) しないでください。TRQ ビットをセット (1) する場合は、事前に RDY ビットを必ずセット (1) してください。

RDY	メッセージ・バッファ準備ビット
0	ソフトウェアによりメッセージ・バッファに書き込みできます。CANモジュールはメッセージ・バッファに書き込みができません。
1	ソフトウェアによるメッセージ・バッファへの書き込みは無視されます (RDYビット, TRQビット, DNビットおよびMOWビットへのライト・アクセスを除く)。CANモジュールはメッセージ・バッファに書き込みが可能です。

★ **注意** 1. メッセージ送信中に、RDY ビットをクリア (0) しないでください。再定義のための RDY ビットのクリアは、送信中断処理に従ってください。

★ 2. RDY ビットのクリア処理を行ってもクリアされていない場合は、もう一度クリア処理を行ってください。

★ 3. 他のメッセージ・バッファ・レジスタに書き込む前に、RDY ビットのステータスを確認することにより、RDY ビットがクリア (0) されたことを確認してください。

(b) ライト時

Clear MOW	MOWビットの設定
0	MOWビットの変更なし
1	MOWビットをクリア (0) する

Set IE	Clear IE	IEビットの設定
0	1	IEビットをクリア (0) する
1	0	IEビットをセット (1) する
上記以外		IEビットの変更なし

★ **注意** IEビットの設定とRDYビットの設定は、常に別々に行ってください。

Clear DN	DNビットの設定
1	DNビットをクリア (0) する
0	DNビットの変更なし

注意 ソフトウェアにより、DNビットをセット (1) しないでください。ビット10には、必ず0を書き込んでください。

Set TRQ	Clear TRQ	TRQビットの設定
0	1	TRQビットをクリアする (0)
1	0	TRQビットをセット (1) する
上記以外		TRQビットの変更なし

Set RDY	Clear RDY	RDYビットの設定
0	1	RDYビットをクリア (0) する
1	0	RDYビットをセット (1) する
上記以外		RDYビットの変更なし

★ **注意** TRQビットの設定とRDYビットの設定は、常に別々に行ってください。

14.8 CANコントローラの初期化処理

14.8.1 CANモジュールの初期化

CANモジュールの動作を許可する前に、ソフトウェアによりC0GMCSレジスタのCCP [3:0] ビットを設定し、CANモジュール・システム・クロックを決める必要があります。CANモジュール・システム・クロックの設定は、CANモジュールの動作が許可されたあとは変更できません。

- ★ CANモジュールは、C0GMCTRLレジスタのGOMビットをセット (1) することで動作を許可します。初期化処理手順については、14.16 CANコントローラの動作を参照してください。

14.8.2 メッセージ・バッファの初期化

CANモジュールの動作を許可したあと、メッセージ・バッファの値が不定のものがあります。初期化モードから任意の動作モードに移行する前に、すべてのメッセージ・バッファに対して初期化をしてください。アプリケーションで使用しないメッセージ・バッファに対しても次の設定を行ってください。

- ・ C0MCTRLmレジスタのRDYビット、TRQビット、DNビットをクリア (0) する。
- ・ C0MCONFmレジスタのMA0ビットをクリア (0) する。

備考 m = 0-31

14. 8. 3 メッセージ・バッファの再定義

メッセージ・バッファの再定義とは、メッセージ受信時または送信中に他の送受信動作に影響を与えることなく、メッセージ・バッファのIDや制御情報を変更することをいいます。

(1) 初期化モード中にメッセージ・バッファの再定義を行う場合

一度、初期化モードに移行し、初期化モード中にメッセージ・バッファのIDや制御情報を変更してください。メッセージ・バッファの変更後、任意の動作モードに移行してください。


(2) 受信中にメッセージ・バッファの再定義を行う場合

図14 - 39にしたがって処理してください。

(3) 送信中にメッセージ・バッファの再定義を行う場合

送信要求がセットされている送信メッセージ・バッファの内容を書き換える場合には、送信中断処理(14. 10. 4(1) 自動ブロック送信機能 (ABT) 付き **通常動作モード以外での送信中断処理**, 14. 10. 4(2) **自動ブロック送信機能 (ABT) 付き通常動作モードでのABT送信以外の送信中断処理参照**)を行い、送信が中断されたこと、あるいは送信が完了したことを確認したあとにメッセージ・バッファの再定義を行ってください。送信メッセージ・バッファの再定義後に送信要求をセットする場合は、次の処理手順にしたがって処理してください。ただし、送信中断処理を伴わない再定義を行った送信メッセージ・バッファに対して送信要求をセットする場合には、1ビット分のウェイトは必要ありません。

図14 - 27 送信メッセージ・バッファの再定義後の送信要求 (TRQ) の設定



注意1. メッセージ受信時には、各受信メッセージ・バッファに設定されたIDおよびマスク設定にもとづいて受信フィルタリングが行われます。図14 - 39の手順に従わなかった場合には、メッセージ・バッファの再定義後の内容と受信結果（受信フィルタリング結果）が矛盾する場合があります。

そのような場合は、メッセージ・バッファの再定義後に該当するメッセージ・バッファの最初の受信格納時に格納されているIDおよびIDEが再定義後の内容であることを確認してください。再定義後のIDおよびIDEが格納されていない場合は、再度メッセージ・バッファの再定義を行ってください。


2. メッセージ送信時には、送信要求がセットされている各送信メッセージ・バッファに設定されたID、IDEおよびRTRビットにもとづいて送信優先順位判定を行い、最高位の優先順位をもつ送信メッセージ・バッファを選択して送信が行われます。図14 - 27の手順に従わなかった場合には、再定義後のIDが最高位のIDではないメッセージが送信される場合があります。

14.8.4 動作モードへの移行

CANモジュールは、次の動作モードに切り替えることができます。

- ・ 通常動作モード
- ・ ABT付き通常動作モード
- ・ 受信オンリー・モード
- ・ シングル・ショット・モード
- ・ セルフ・テスト・モード

図14 - 28 動作モードへの移行



初期化モードから動作モードへの移行は、C0CTRLレジスタのOPMODE [2:0]ビットで設定します。

ある動作モードから別の動作モードに移行するには、一度初期化モードに移行する必要があります。直接、ある動作モードから別の動作モードに移行しないでください。直接、動作モードを移行した場合の動作保証はいたしません。

動作モードから初期化モードへの移行要求は、CANバスがインタフレーム・スペースでないとき（フレーム受信または送信が実行中）は保留され、インタフレーム・スペースの1ビット目に初期化モードへ移行します（OPMODE [2:0]ビットの値が000Bに変化します）。初期化モードへの移行要求のあとは、OPMODE [2:0]ビットが000Bになるまで、OPMODE [2:0]ビットをリードして、初期化モードへ移行したことを確認してください（図14 - 37参照）。

14.8.5 CANモジュールのエラー・カウンタC0ERCのリセット

再初期化やバスオフ強制復帰の際に、CANモジュール・エラー・カウンタC0ERCと、CANモジュール情報レジスタC0INFOをリセットする必要がある場合には、初期化モード中にC0CTRLレジスタのCCERCビットをセット（1）してください。CCERCビットをセット（1）すると、CANモジュール・エラー・カウンタC0ERCとCANモジュール情報レジスタC0INFOは初期値にクリアされます。

14.9 メッセージ受信

14.9.1 メッセージ受信

★ すべての動作モードにおいて、新規受信メッセージを格納するため、一致するバッファを全メッセージ・バッファ領域に対し、検索します。次の条件を満たすすべてのメッセージ・バッファがその検索に含まれます。

- ・メッセージ・バッファとして使用している。
(COMCONFmレジスタのMA0ビットを1Bに設定)
- ・受信用メッセージ・バッファとして設定している。
(COMCONFmレジスタのMT [2:0]ビットを001B, 010B, 011B, 100B, 101Bに設定)
- ・受信準備ができています。
(COMCTRLmレジスタのRDYビットがセット(1)されている)

複数のメッセージ・バッファにメッセージを受信した場合、受信メッセージの格納優先順位は次のようになります。メッセージは、必ず優先順位の高い受信メッセージ・バッファに格納されます。優先順位の低い受信メッセージ・バッファには格納されません。たとえば、マスクされていない受信メッセージ・バッファとマスク1にリンクした受信メッセージ・バッファに同一IDが設定されていた場合、マスクされていない受信メッセージ・バッファがすでにメッセージを受信していたとしても、メッセージを受信していないマスク1にリンクした受信メッセージ・バッファには受信メッセージの格納はしません。つまり2つ以上の優先順位の異なるメッセージ・バッファで格納する条件が整った場合には、必ず優先順位の高いメッセージ・バッファが受信格納対象となり優先順位の低いメッセージ・バッファは受信格納対象とはなりません。これは優先順位の高いメッセージ・バッファが受信格納できない条件(たとえば、OWS = 0により上書き禁止ですでに受信しているDN = 1の場合など)でも同様です。この場合、受信格納候補である優先順位の高いメッセージ・バッファには実際格納されませんが、それだからといって優先順位の低いメッセージ・バッファに格納されることはありません。

優先順位	同一IDを設定した場合の格納条件	
1 (高)	マスクされていないメッセージ・バッファ	DN = 0
		DN = 1かつOWS = 1
2	マスク1とリンクしたメッセージ・バッファ	DN = 0
		DN = 1かつOWS = 1
3	マスク2とリンクしたメッセージ・バッファ	DN = 0
		DN = 1かつOWS = 1
4	マスク3とリンクしたメッセージ・バッファ	DN = 0
		DN = 1かつOWS = 1
5 (低)	マスク4とリンクしたメッセージ・バッファ	DN = 0
		DN = 1かつOWS = 1

備考 m = 0-31

★ 14.9.2 受信データの読み出し


ソフトウェアによりCANメッセージ・バッファから一貫してデータを読み出す必要がある場合には、図14-49～14-51の推奨処理手順で行ってください。

メッセージ受信中、CANモジュールはC0MCTRLmレジスタのDNビットをメッセージ・バッファへのデータの格納処理の始まりと、この格納処理の終わりに2回セット(1)します。この格納処理の間、メッセージ・バッファのC0MCTRLmレジスタのMUCビットはセット(1)されています(図14-29参照)。

データ格納が完了する前には受信履歴・リストへの書き込みが行われます。またこのデータ格納期間(MUC = 1)は、格納対象となっているメッセージ・バッファのC0MCTRLmレジスタのRDYビットはCPUによる書き換えが禁止されています。このデータ格納処理はCPUによるいずれかのメッセージ・バッファへのアクセスにより処理完了が遅れることがあります。

備考 m = 0-31

図14-29 DN, MUCビットのセット期間(標準IDフォーマットの場合)



14.9.3 受信履歴・リスト機能

受信履歴・リスト機能は、データ・フレームまたはリモート・フレームを受信格納するごとに受信履歴・リスト (RHL) へ受信格納したメッセージ・バッファ番号の記録を行います。RHLは、最大23メッセージ分の格納エレメントと、受信履歴・リスト書き込みポインタ (LIPT) に対応するC0LIPTレジスタ、および受信履歴・リスト読み出しポインタ (RGPT) に対応するC0RGPTレジスタで構成されます。

初期化モードから任意の動作モードへの遷移直後、RHLは不定です。

C0LIPTレジスタは、LIPTポインタ - 1で示されるRHLエレメントの内容を保持しますので、C0LIPTレジスタを読み出すことで最後に受信格納したメッセージ・バッファ番号を知ることができます。LIPTポインタは、RHLにおけるメッセージ・バッファ番号の記録先を示す書き込みポインタとして機能します。データ・フレームあるいはリモート・フレームの受信格納が発生すると、対応するメッセージ・バッファ番号がLIPTポインタで示されるRHLエレメントに記録されます。RHLへの記録が完了するごとに、LIPTポインタは自動的にインクリメントされます。このように受信格納を行ったメッセージ・バッファの番号は時系列的に記録されていきます。

RGPTポインタは、記録されたメッセージ・バッファ番号をRHLから読み出す際の読み出しポインタとして機能します。RGPTポインタはCPUがまだ読み出しを行っていない最初のRHLエレメントを示しています。ソフトウェアにより、C0RGPTレジスタを読み出すことにより、受信格納したメッセージ・バッファの番号を読み出すことができます。C0RGPTレジスタからメッセージ・バッファ番号を読み出すごとに、RGPTポインタは自動的にインクリメントされます。

RGPTポインタとLIPTポインタが一致した場合には、C0RGPTレジスタのRHPMビット (受信履歴・リスト・ポインタ一致) がセット (1) されます。RHPMビットがセット (1) されていることで、RHLには読み出していないメッセージ・バッファ番号が残っていないことを知ることができます。また、受信格納に新しくメッセージ・バッファ番号の記録が行われると、LIPTポインタがインクリメントされポインタが一致なくなり、RHPMビットはクリア (0) されます。つまり、RHL内には未読のメッセージ・バッファ番号が存在することになります。

また、インクリメントされたLIPTポインタがRGPTポインタ-1と一致した場合には、C0RGPTレジスタのROVFビット (受信履歴・リスト・オーバーフロー) がセット (1) されます。この状態は、まだ読み出されていないメッセージ・バッファ番号でRHLがフルに記録されている状態を示します。さらに、メッセージの受信格納が新たに発生すると、最後に記録したメッセージ・バッファ番号を常に上書きすることで新しく受信格納したメッセージ・バッファ番号の記録を継続します。その場合、ROVFビットがセット (1) されたあと、RHLに保持しているメッセージ・バッファ番号は完全には時系列にはならなくなります。ただし、受信したメッセージ自体は正しく格納されます。CPU操作による各メッセージ・バッファのDNビットをサーチすることで、受信格納したメッセージ・バッファ番号を特定することができます。


★

★

注意 受信履歴・リストがオーバーフローした状態 (ROVF = 1) でも、未読の履歴がなくなりRHPMビットがセット (1) されるまで受信履歴を読み出すことが可能です。ただし、ROVFビットはソフトウェアによりクリア (0) されるまではセット (1) された状態 (= オーバーフローしている) を継続します。この状態では、ROVFビットがクリア (0) されないかぎり、新たに受信格納が発生して新しい受信履歴が書き込まれた場合でもRHPMビットはクリア (0) されません。したがって、ROVF = 1かつRHPM = 1で受信履歴・リストがオーバーフロー状態である場合には、新しい受信格納が発生してもRHPMビットは未読の受信履歴がない状態を示しますので注意してください。

- ★ 受信履歴・リストは未読の状態では23個以下の受信履歴を保持している場合には受信格納順は保持されますが、ホスト・プロセッサが読み出しを行わない状態で受信格納された場合には、受信格納順は完全には読み出せないことがあります。

★ 図14 - 30 受信履歴・リスト



14.9.4 マスク機能

★ 受信に使用するいくつかのメッセージ・バッファのために、4つのグローバル受信マスクの1つを割り当てるか、またはマスクなしかを選択することができます。

メッセージIDの比較はマスクされたビットにより軽減されるため、1つのバッファの中にいくつかの異なるIDの受信を許容します。

マスク機能が働いているとき、マスクにて“1”と定義されたビットは受信したメッセージのアイデンティファイアとメッセージ・バッファのアイデンティファイアとの比較を行いません。

マスクにて“0”と定義されたビットについては比較を行います。

たとえば、ID27-ID25が“0”、ID24とID22が“1”と設定された標準フォーマットIDを持つすべてのメッセージをメッセージ・バッファ14に格納したい場合、次に示す手順で行ってください。

メッセージ・バッファに格納したいアイデンティファイア

ID28	ID27	ID26	ID25	ID24	ID23	ID22	ID21	ID20	ID19	ID18
x	0	0	0	1	x	1	x	x	x	x

x = don't care

メッセージ・バッファ14に設定したアイデンティファイア (例)

(CANメッセージIDレジスタL14, H14 (COMIDL14, COMIDH14) を使用)

ID28	ID27	ID26	ID25	ID24	ID23	ID22	ID21	ID20	ID19	ID18
x	0	0	0	1	x	1	x	x	x	x
ID17	ID16	ID15	ID14	ID13	ID12	ID11	ID10	ID9	ID8	ID7
x	x	x	x	x	x	x	x	x	x	x
ID6	ID5	ID4	ID3	ID2	ID1	ID0				
x	x	x	x	x	x	x				

ID27-ID25が“0”に設定され、ID24とID22が“1”に設定されているIDをメッセージ・バッファ14に登録 (初期化) します。

備考 メッセージ・バッファ14をマスク1にリンクする (COMCONF14レジスタのMT [2:0] = 010Bに設定) 標準フォーマット・アイデンティファイアとして設定します。

CANモジュール1 (マスク1) のマスク設定 (例)
 (CANモジュール・マスク1レジスタL, H (COMASK1L, COMASK1H) を使用)

CMID28	CMID27	CMID26	CMID25	CMID24	CMID23	CMID22	CMID21	CMID20	CMID19	CMID18
1	0	0	0	0	1	0	1	1	1	1
CMID17	CMID16	CMID15	CMID14	CMID13	CMID12	CMID11	CMID10	CMID9	CMID8	CMID7
1	1	1	1	1	1	1	1	1	1	1
CMID6	CMID5	CMID4	CMID3	CMID2	CMID1	CMID0				
1	1	1	1	1	1	1				

1 : 比較しない (マスクする)

0 : 比較する

CMID27-CMID24およびCMID22のビットは“0”，CMID28, CMID23, CMID21-CMID0のビットは“1”に設定します。

14.9.5 マルチ・バッファ受信ブロック機能

マルチ・バッファ受信ブロック (MBRB) 機能 (以下, MBRBと記述) は, 同じメッセージ・バッファ・タイプを持つ複数のメッセージ・バッファに同じIDを設定することにより, CPUを介さずにデータ・ブロックとして複数のメッセージ・バッファに順に格納する機能です。

たとえば, メッセージ・バッファ10からメッセージ・バッファ19の10個のメッセージ・バッファが同じメッセージ・バッファ・タイプに設定されていて, さらにそれぞれのメッセージ・バッファに同じIDが設定されている場合には, 最初にIDが一致するメッセージを受信した場合, メッセージ・バッファ10に格納します。この時点でメッセージ・バッファ10はDNビットがセットされ, そのメッセージ・バッファに対して上書きが禁止されます。

次に, IDが一致するメッセージを受信した場合, メッセージ・バッファ11に受信格納されます。以降, IDが一致するメッセージを受信するたびにメッセージ・バッファ12, 13, …, 18, 19とメッセージ・バッファの番号順 (昇順) に格納されていきます。このように, 複数のメッセージからなるデータ・ブロックを受信する場合でも, IDが一致した古い受信データを上書きすることなく, 複数のメッセージを受信格納することができます。

また, 各メッセージ・バッファのCOMCTRLmレジスタのIEビットを設定することで, データ・ブロックの受信格納の完了を知ることができます。たとえば, データ・ブロックがk個のメッセージで構成されている場合は, データ・ブロック受信用にk個のメッセージ・バッファを初期化します。メッセージ・バッファ0から(k-2)までは, IEビットをクリア (0) しておき (割り込み無効), メッセージ・バッファk-1では, IEビットをセット (1) します (割り込み有効)。この場合, メッセージ・バッファk-1への受信格納が完了した時点で受信完了割り込みを発生させることで, MBRBがフルになったことを知ることができます。あるいは, メッセージ・バッファ0から(k-3)までは, IEビットをクリア (0) しておきメッセージ・バッファk-2のIEビットをセット (1) しておくことで, MBRBがオーバーフローしそうであることのワーニングとすることができます。

MBRBにおいても, 各メッセージ・バッファの受信データの基本的な格納条件は, 単一のメッセージ・バッファに対する格納条件と同じです。

- 注意1. MBRBは、同一のメッセージ・バッファ・タイプごとに構成することが可能です。したがって、メッセージ・バッファ・タイプが異なるが、IDが一致する他のMBRBのメッセージ・バッファに空きがあった場合でも、そのメッセージ・バッファには格納を行わず、受信メッセージは破棄されます。
- ★ 2. MBRBは、リング構造をもっていません。したがって、MBRBを構成するメッセージ・バッファ番号が一番大きいメッセージ・バッファへ格納した以降のメッセージに対しては、再び一番小さいメッセージ・バッファから順に格納を行いません。
3. MBRBは、受信格納条件に基づく動作であり、機能有効ビット等のMBRB専用の設定はありません。複数のメッセージ・バッファに対し、同一のメッセージ・バッファ・タイプおよびIDを設定することで自動的にMBRBが構成されます。
4. MBRBにおける「IDが一致する」とは「マスク後のIDの一致する」という意味です。各メッセージ・バッファに設定したIDが必ずしも同一でなくても、マスク・レジスタによるマスク後のIDが一致するものは、IDが一致したものとみなされメッセージの格納対象先のバッファとして扱われます。
- ★ 5. 各MBRB間の優先順位は、14.9.1 メッセージ受信で示す優先順位に従います。

備考 m = 0-31

14.9.6 リモート・フレーム受信

リモート・フレームの受信時には、すべての動作モードで、次の条件を満たすすべてのメッセージ・バッファに対し、格納すべきかどうかの検索を行います。

- ・メッセージ・バッファとして使用している。
(COMCONFmレジスタのMA0ビットを1Bに設定)
- ・送信用メッセージ・バッファとして設定している。
(COMCONFmレジスタのMT[2:0]ビットを000Bに設定)
- ・受信準備ができています。
(COMCTRLmレジスタのRDYビットがセット(1)されている)
- ・メッセージ送信に設定されている。
(COMCONFmレジスタのRTRビットがクリア(0)されている)
- ・送信要求が設定されていない。
(COMCTRLmレジスタのTRQビットがクリア(1)されている)

上記の条件を満足し、かつ受信したリモート・フレームとIDが合致するメッセージ・バッファに対しては、次の受信格納動作が行われます。

- ・COMDLCmレジスタのDLC[3:0]は受信したDLC値を格納します。
- ・データ領域COMDATA0m ~ COMDATA7mは更新されません(受信前のデータが保存されます)。
- ・COMCTRLmレジスタのDNビットがセット(1)されます。
- ・C0INTSレジスタのCINTS1ビットがセット(1)されます(受信格納するメッセージ・バッファのCOMCTRLmレジスタのIEビットがセット(1)されている場合)。
- ・受信完了割り込み(INTC0REC)が出力されます(受信格納するメッセージ・バッファのCOMCTRLmレジスタのIEビットがセット(1)されており、かつC0IEレジスタのCIE1ビットがセット(1)されている場合)。
- ・メッセージ・バッファ番号を受信履歴・リストに記録します

注意 リモート・フレームの受信におけるメッセージ・バッファ検索および受信格納に際しては、メッセージ・バッファのCOMCONFmレジスタのOWSビットによるオーバーライト制御の設定およびCOMCTRLmレジスタのDNビットには影響を受けません。OWSビットの設定は無視され、どんな場合でもDNビットがセット(1)されます。

複数の送信メッセージ・バッファが同一IDを持ち、受信したリモート・フレームのIDが合致した場合には、最小のメッセージ・バッファ番号を持つ送信メッセージ・バッファに格納されます。

備考 m = 0-31

14.10 メッセージ送信

14.10.1 メッセージ送信


すべての動作モードで、次の条件を満たすメッセージ・バッファにTRQビットがセット(1)されているとき、送信するメッセージ・バッファの検索を行います。

- ・メッセージ・バッファとして使用している。
(COMCONFmレジスタのMA0ビットを1Bに設定)
- ・送信用メッセージ・バッファとして設定している。
(COMCONFmレジスタのMT [2:0]ビットを000Bに設定)
- ・送信準備ができています。
(COMCTRLmレジスタのRDYビットがセット(1)されている)

CANはマルチ・マスタ方式の通信システムです。このようなシステムでは、メッセージの送信優先順位はメッセージのIDによって決定されます。ソフトウェアによる送信処理を容易にするため、CANモジュールは複数の送信待ちメッセージが存在する場合、有効なメッセージのどれが最高優先順位を持っているのかハードウェアによりIDを検索して自動的に判断します。したがって、ソフトウェアにより優先順位制御を行う必要がありません。

アイデンティファイア (ID) による送信プライオリティ制御を行います。

図14 - 31 メッセージ処理例



送信メッセージの検索は、保留されている送信要求を持つ送信メッセージ・バッファ (TRQビットがあらかじめセット(1)されたメッセージ・バッファ)のうち、最高位の優先度を持つ送信メッセージが送信されます。

また、新しく送信要求が設定された場合は、新しい送信要求を持つ送信メッセージ・バッファと保留されている送信要求を持つ送信メッセージ・バッファを比較します。新しい送信要求が最高位の優先度を持つ場合、低位の優先度を持つ送信メッセージの送信が開始されていなければ、最高位の優先度を持つ送信メッセージが送信されます。ただし、すでに低位の優先度を持つ送信メッセージの送信が開始されている場合には、新しい送信要求はあとで送信されます。この優先度の逆転を解決するために、ソフトウェアにより低優先度のメッセージに対し送信中断要求を実行できます。最高位の優先度は、次のように決定されます。

★

優先順位	条件	説明
1 (高)	IDの先頭11ビットの値 [ID28 : ID18]	IDの先頭11ビットで最小の値を持つメッセージ・フレームが最初に送信されます。11ビット標準IDの値が29ビット拡張IDの先頭11ビットと同一あるいは小さい場合は、11ビット標準IDが29ビット拡張IDを持つメッセージ・フレームよりも高い優先度を持ちます。
2	フレーム・タイプ	11ビット標準IDを持つデータ・フレーム (RTRビットがクリア (0)) は、標準IDを持つリモート・フレームや拡張IDを持つメッセージ・フレームよりも高い優先度を持ちます。
3	IDタイプ	標準IDを持つメッセージ・フレーム (IDEビットがクリア (0)) は、拡張IDを持つメッセージ・フレームよりも高い優先度を持ちます。
4	IDの下位18ビットの値 [ID17:ID0]	IDの先頭11ビットが同じ値を持ち、フレーム・タイプが同じ (RTRビット値が等しい)、拡張IDを持つ2つ以上のメッセージ・フレームが送信保留中の場合、拡張IDの下位18ビットが最小の値を表すメッセージ・フレームが最初に送信されます。
5 (低)	メッセージ・バッファ番号	2つ以上のメッセージ・バッファが同じIDを持つメッセージ・フレームの送信要求がある場合に、最小のメッセージ・バッファ番号を持つメッセージ・バッファからのメッセージが最初に送信されます。

備考1. ABT付き通常動作モードで、自動ブロック送信要求ABTTRGビットをセット(1)した場合、ABTメッセージ・バッファ・グループの1つのメッセージ・バッファのみTRQビットがセット(1)されます。

- ★ ABT付き通常動作モードでは、ABTTRGビットにより開始されるとABT領域(バッファ0~7)に1つのTRQビットがセットされます。このTRQビット以外に、アプリケーションは、ABT領域以外の送信メッセージ・バッファに対し、送信要求ができます。その場合に内部送信検索処理 (TXサーチ) により、検索されたメッセージが次に送信されます。この検索処理は、TRQビットがセットされたすべての送信メッセージ・バッファを検索し、次の送信として最も高い優先順位のアイデンティファイアを含むメッセージ・バッファを選択します。高い優先順位を持つアイデンティファイアが2個またはそれ以上あった場合 (たとえば同一IDなど)、最も小さいメッセージ・バッファ番号に配置されたメッセージが先に送信されます。
- メッセージ・フレームの送信が成功すると、次の動作を行います。

- ・対応する送信メッセージ・バッファのTRQビットが自動的にクリア(0)されます。
- ・COINTSレジスタの送信完了ステータス・ビットCINTS0がセット(1)されます。
(対応する送信メッセージ・バッファの割り込み許可ビット (IE) がセット(1)されている場合)
- ・COIEレジスタのCIE0ビットをセット(1)、かつ対応する送信メッセージ・バッファの割り込み許可ビット (IE) がセット(1)されている場合、INTC0TRXの割り込み要求信号が出力されます。

- ★ 2. 送信メッセージ・バッファの内容を変更する際は、内容を更新する前にこのバッファのRDYフラグをクリアしなければなりません。内部処理の移行中、RDYフラグが一時的にロックされている可能性があるため、変更後はRDYフラグの状態をソフトウェアにより確認する必要があります。
3. m = 0-31

14. 10. 2 送信履歴・リスト機能

送信履歴・リスト機能は、データ・フレームまたはリモート・フレームを送信するごとに送信履歴・リスト (THL) ヘメッセージ・バッファ番号の記録を行います。THLは、最大7メッセージ分の格納エレメントと、送信履歴・リスト書き込みポインタ (LOPT) に対応するC0LOOPTレジスタおよび送信履歴・リスト読み出しポインタ (TGPT) に対応するC0TGPTレジスタで構成されます。

初期化モードから任意の動作モードへの遷移直後、THLは不定です。

C0LOOPTポインタは、LOPTポインタ-1で示されるTHLエレメントの内容を保持しますので、C0LOOPTレジスタを読み出すことで一番最後に送信したメッセージ・バッファ番号を知ることができます。LOPTポインタは、THLにおけるメッセージ・バッファ番号の記録先を示す書き込みポインタとして機能します。データ・フレームあるいはリモート・フレームの送信完了が発生すると、対応するメッセージ・バッファ番号がLOPTポインタで示されるTHLエレメントに記録されます。THLへの記録が完了するごとに、LOPTポインタは自動的にインクリメントされます。このように送信完了を行ったメッセージ・バッファの番号は時系列的に記録されていきます。

TGPTポインタは、記録されたメッセージ・バッファ番号をTHLから読み出す際の読み出しポインタとして機能します。TGPTポインタはCPUがまだ読み出しを行っていない最初のTHLエレメントを示しています。ソフトウェアにより、C0TGPTレジスタを読み出すことにより、送信完了したメッセージ・バッファの番号を読み出すことができます。C0TGPTレジスタからメッセージ・バッファ番号を読み出すごとに、TGPTポインタは自動的にインクリメントされます。


TGPTポインタとLOPTポインタが一致した場合には、C0TGPTレジスタのTHPMビット (送信履歴・リスト・ポインタ一致) がセット (1) されます。THPMビットがセット (1) されていることで、THLには読み出してないメッセージ・バッファ番号が残っていないことを知ることができます。また、送信完了により新しくメッセージ・バッファ番号の記録が行われると、LOPTポインタがインクリメントされポインタが一致なくなり、THPMビットはクリア (0) されます。つまり、THL内には未読のメッセージ・バッファ番号が存在することになります。

また、インクリメントされたLOPTポインタがTGPTポインタ - 1と一致した場合には、C0TGPTレジスタのTOVFビット (送信履歴・リスト・オーバーフロー) がセット (1) されます。この状態は、まだ読み出されていないメッセージ・バッファ番号でTHLがフルに記録されている状態を示します。さらに、メッセージの送信完了が新たに発生すると、最後に記録したメッセージ・バッファ番号を常に上書きすることで新しく送信完了したメッセージ・バッファ番号の記録を継続します。その場合、TOVFビットがセット (1) されたあと、THLに保持しているメッセージ・バッファ番号は完全に時系列にはなくなります。ただし、その場合でもCPUはすべての送信バッファをサーチすることで送信完了したメッセージ・バッファの番号を特定することができます (CPUが送信再設定を行う前に実行)。TOVFに関わらず6つの送信メッセージ・バッファ番号はTHLに保存されます。

- ★ **注意** 送信履歴・リストがオーバーフローした状態 (TOVF = 1) でも、未読の履歴がなくなりTHPMビットがセット (1) されるまで送信履歴を読み出すことが可能です。ただし、TOVFビットはソフトウェアによりクリア (0) されるまではセット (1) された状態 (= オーバーフローしている) を継続します。この状態では、TOVFビットがクリア (0) されないかぎりには新たに送信完了が発生し新しい送信履歴が書き込まれた場合でもTHPMビットはクリア (0) されません。したがって、TOVF = 1かつTHPM = 1で受信履歴・リストがオーバーフロー状態である場合には、新しい送信完了が発生してもTHPMビットは未読の送信履歴がない状態を示しますので注意してください。

★

図14 - 32 送信履歴・リスト



14. 10. 3 自動ブロック送信機能 (ABT : Automatic Block Transmission)

自動ブロック送信機能 (以下, ABTと記述) は, CPUを介さずに複数のデータ・フレームを連続的に送信することができる機能です。ABT用に割り付けられる送信メッセージ・バッファ数は, メッセージ・バッファ0からメッセージ・バッファ7までの8メッセージ固定です。

ABTは, C0CTRLレジスタのOPMODE [2:0]ビットを010Bに設定することで, “自動ブロック送信機能付き通常動作モード” (以下, ABT付き通常動作モードと記述) に選択できます。

ABTの送信要求を発行する前にソフトウェアにより, メッセージ・バッファを定義してください。ABT用のすべてのメッセージ・バッファに対して, MA0ビットをセット(1)し, さらにMT [2:0]ビットに000Bを設定し送信メッセージ・バッファとして定義してください。ABT用メッセージ・バッファで使用されるIDは, すべて

★ のメッセージ・バッファのIDが同一として使用する場合でも, 必ず各メッセージ・バッファにIDを設定してください。また, 複数のIDを使用する場合は, C0MIDLm, C0MIDHmレジスタで各メッセージ・バッファのIDを設定して使用してください。C0MDLCmレジスタおよびC0MDATA0m-C0MDATA7mレジスタは, ABTモードでABTの送信要求の発行前に設定してください。

ABT用のメッセージ・バッファの初期化が終了したあとに, RDYビットをセット(1)してください。ABTでは, TRQビットをソフトウェアにより設定する必要はありません。

ABT用のメッセージ・バッファにデータを準備したあと, 自動ブロック送信は, ABTTRGビットをセット(1)することで開始されます。ABTが開始されると, 最初のメッセージ・バッファ(メッセージ・バッファ0)のTRQビットが自動的にセット(1)され送信が始まります。メッセージ・バッファ0の送信が終了したら, 次のメッセージ・バッファ1のTRQビットが自動的にセットされ, 以降順次送信を行います。

このとき, 連続送信中の送信要求 (TRQ) の自動セットをする間隔にプログラマブルで遅延の挿入ができます。挿入する遅延量はC0GMABTDレジスタで設定を行い, 単位はDBT (データ・ビット・タイム) です。DBTはC0BRPレジスタおよびC0BTRレジスタで設定される時間に依存します。

★ ABTは, ABT送信バッファ内での送信IDの優先順位の検索は行わず, メッセージ・バッファ0から最大メッセージ・バッファ7まで順に送信し, メッセージ・バッファ7からのデータ・フレームの送信が完了すると, ABTTRGビットは自動的にクリア(0)され, ABT送信が完了します。

ABT送信中に, ABT用メッセージ・バッファの中にRDYビットがクリア(0)されたメッセージ・バッファがあると, そのメッセージ・バッファからの送信を行わずにABT送信を停止しABTTRGビットがクリアされます。その後, ソフトウェアによりRDYビットをセット(1)し, ABTTRGビットをセット(1)することでABT送信を停止したメッセージ・バッファからの送信を再開させることができます。停止したメッセージ・バッファから送信を再開させたくない場合は, ABT送信が停止しABTTRGビットがクリア(0)された状態でABTCLRビットをセット(1)することで内部のABT送信エンジンをリセットすることができます。この場合, ABTCLRビットをクリア(0)後, ABTTRGビットをセット(1)するとメッセージ・バッファ0から送信を開始します。

ABT用のすべてのメッセージ・バッファからデータ・フレームが送信されたことを確認するためには割り込みを使用できます。このとき, 最後のメッセージ・バッファ以外のC0MCTRLmレジスタのIEビットをクリア(0)しておく必要があります。

ABT用メッセージ・バッファ以外の送信メッセージ・バッファ(メッセージ・バッファ8~バッファ31)が送信メッセージ・バッファに割り付けられている場合は, 現在送信が保留されているABT用メッセージ・バッファ

★ の送信IDとそれらABT用メッセージ・バッファ以外の送信メッセージ・バッファの間の優先順位判定により, 最終的に送信されるメッセージの優先順位が決定されます。

ABT用メッセージ・バッファからのデータ・フレームの送信は, 送信ヒストリ・リスト (THL) に記録されません。

- ★ 注意1. ABT付き通常動作モードをメッセージ・バッファ0から再開するためには、ABTCLRビットはABTTRGビットがクリア(0)されている状態でセット(1)してください。ABTTRGビットがセット(1)されている状態で、ABTCLRビットをセット(1)した場合には、以降の動作を保証いたしません。
- ★ 2. ABTCLRビットのセット(1)による自動ブロック送信エンジンのクリアは、クリア要求の処理が完了した時点でABTCLRビットがただちに自動的にクリア(0)されることで確認できます。
3. 初期化モード中にはABTTRGビットを設定しないでください。初期化モード中にABTTRGビットを設定した場合、初期化モードからABTモードへの移行後の正常動作は保証いたしません。
4. ABT付き通常動作モードでは、ABT用メッセージ・バッファのTRQビットはソフトウェアでセット(1)しないでください。セットした場合には動作は保証いたしません。
5. COGMABTDレジスタは、ABTモードにおいて順次送信するABT用の各メッセージに対しメッセージ番号順に送信要求をセットする際の、前ABTメッセージの送信完了から、次のABTメッセージのTRQビットのセットまでの期間に挿入される遅延量を設定するものです。実際にCANバス上に送信されるタイミングは、他局からの送信状況あるいはABTメッセージ以外のメッセージ(メッセージ・バッファ8~バッファ31)に対する送信要求の設定状況に依存して変化します。
- ★ 6. ABTメッセージ以外のメッセージに対して送信要求を設定した場合に、かつABT送信による送信要求の自動セットの間隔に遅延が挿入されない場合(COGMABTD = 00H)でも、ABTメッセージ以外のメッセージがABTメッセージとの優先順位の高低によらず送信されることがあります。
- ★ 7. ABTTRG = 1の状態では、RDYビットをクリア(0)しないでください。
- ★ 8. ABT付き通常動作モード時、他ノードからメッセージを受信した場合、COGMABTDレジスタ = 00Hの設定時でも1フレーム分待ってからABTメッセージを送信する場合があります。

備考 m = 0-31

14. 10. 4 送信中断処理

(1) 自動ブロック送信機能 (ABT) 付き通常動作モード以外での送信中断処理

送信要求を中断する必要がある場合には、COMCTRLmレジスタのTRQビットをクリア(0)します。TRQビットはすぐにクリア(0)されますが、送信中断が成功したかどうかは、CANバス上の送信状態を示すCOCTRLレジスタのTSTATビットとCOTGPTレジスタを確認してください(詳細は、図14 - 45の処理を参照してください)。

★ (2) 自動ブロック送信機能 (ABT) 付き通常動作モードでのABT送信以外の送信中断処理

処理送信要求を中断する必要がある場合には、最初にCOGMABTレジスタのABTTRGビットをクリア(0)します。COGMABTレジスタのABTTRGビットがクリア(0)されたことを確認したあとで、COMCTRLmレジスタのTRQビットをクリアします。TRQビットはすぐにクリア(0)されますが、送信中断が成功したかどうかは、CANバス上の送信状態を示すCOCTRLレジスタのTSTATビットとCOTGPTレジスタを確認してください(詳細は、図14 - 47を参照してください)。

(3) 自動ブロック送信機能 (ABT) 付き通常動作モードでの送信中断処理

すでに連続送信が開始されたABTを中断する必要がある場合は、C0GMABTレジスタのABTTRGビットをクリア (0) します。この場合、現在ABTメッセージの送信であれば、送信が完了 (成功、失敗問わず) するまでABTTRG = 1を保持し、送信が完了した時点でABTTRGはクリア (0) されます。これによりABT送信が中断されます。

送信中断前に最後に行った送信が成功した場合、ABT付き通常動作モードでは内部のABTポインタは次に送信されるメッセージ・バッファを指したままになっています。

送信中断の際に送信エラーがあった場合は、内部ABTポインタは最後に送信されたメッセージ・バッファのTRQビットの状態に依存します。ABTTRGビットのクリア (0) 要求をする時点で、TRQビットがセット (1) されている場合には、内部ABTポインタは送信中断前に最後に送信されたメッセージ・バッファを指しています (詳細は、図14 - 46の処理を参照してください)。ABTTRGビットのクリアを要求する時点で、TRQビットがクリア (0) されている場合には、内部ABTポインタは+1インクリメントされ、ABT領域の次のメッセージ・バッファを指します (詳細は、図14 - 47の処理を参照してください)。

注意 ABT送信の中断は必ずABTTRGビット = 0によって行ってください。RDYクリアによる送信中断を要求した場合は、動作を保証いたしません。

ABT中断後にABTTRGをセット (1) することでABT付き通常動作モードが再開する場合、再開後に送信されるABTメッセージ・バッファは次のとおりです。

ABT用メッセージ・ バッファのTRQビットの状態	成功送信完了後に中断	送信エラー後に中断
セット (1)	ABT領域の次のメッセージ・バッファ [※]	ABT領域の同じメッセージ・バッファ
クリア (0)	ABT領域の次のメッセージ・バッファ [※]	ABT領域の次のメッセージ・バッファ [※]

注 ABT領域に、ABT送信が可能な状態のメッセージ・バッファが存在する場合のみ、上記中断後の再開動作が可能です。たとえば、メッセージ・バッファ7のABT送信中に発行された中断要求は、メッセージ・バッファ7の送信が成功完了した場合は、ABTTRGビットがクリア (0) されても、中断ではなくABT送信の完了とみなされます。

また、ABT領域の次のメッセージ・バッファのRDYビットがクリア (0) されている場合などは、内部ABTポインタは保持されますが、ABTTRGビットをセット (1) しても再開動作は行わずにただちにABT送信を終了します。

14. 10. 5 リモート・フレーム送信

リモート・フレームは、送信メッセージ・バッファからのみ送信することができます。COMCONFmレジスタのRTRビットにより、データ・フレーム送信かリモート・フレーム送信かを設定します。RTRビットをセット (1) することにより、リモート・フレーム送信ができます。

備考 m = 0-31

14.11 パワー・セーブ・モード

14.11.1 CANスリープ・モード

CANスリープ・モードにより、CANコントローラを待機状態にすることで消費電力を低減することができます。CANスリープ・モードは、すべての動作モードから移行することができます。CANスリープ・モードが解除されても、CANスリープ・モードに移行前と同じ動作モードを保持します。

CANスリープ・モードでは、送信要求が発行または保留されていてもメッセージを送信しません。

(1) CANスリープ・モードへの移行

COCTRLレジスタのPSMODE [1:0]ビットを01Bに設定することで、CANスリープ・モードの要求を行います。この要求は次の場合に受け付けられます。

(i) CANモジュールがすでに次の動作モードにある場合

- ・ 通常動作モード
- ・ ABT付き通常動作モード
- ・ 受信オンリー・モード
- ・ シングル・ショット・モード
- ・ セルフ・テスト・モード
- ・ 上記のすべての動作モードにおいてCANストップ・モードである

(ii) CANバス状態がバス・アイドルの場合（インタフレーム・スペースの4ビット目がレセプティブである）^注

(iii) 送信要求が保留されていない

★ **注** CANバスがドミナントに固着している場合には、CANスリープ・モードへの移行要求は保留されます。また、CANストップ・モードではCANスリープ・モードへの遷移はCANバスの状態には依存しません。

★ **備考** CANスリープ・モード遷移要求が保留されている状態で受信が終了すると、CANスリープ・モード遷移要求はキャンセルされることなく、受信格納が処理されてから受け付けられCANスリープ・モードに移行します。このとき、CPUが受信割り込み処理を実行する際には、CANスリープ・モード状態になっていることとなります。したがって、CANスリープ・モードを使用する場合には、割り込み処理でMBONフラグをチェックすることにより、メッセージ・バッファおよび受信履歴・レジスタへのアクセス可否を確認する必要があります。

同様に、CANスリープ・モード遷移要求が保留されている状態で送信が終了すると、CANスリープ・モード遷移要求はキャンセルされることなく受け付けられ、CANスリープ・モードに移行します。このとき、CPUが送信割り込み処理を実行する際には、CANスリープ・モード状態になっていることとなります。したがって、CANスリープ・モードを使用する場合には、割り込み処理でMBONフラグをチェックすることにより、メッセージ・バッファおよび送信履歴・レジスタへのアクセス可否を確認する必要があります。

上記の条件の1つでも満たされない場合は、次のように動作します。

- ・初期化モードにおいてCANスリープ・モードの要求が行われた場合、その要求は無視され初期化モードのままになります。
- ・任意の動作モードにおいてCANバス状態がバス・アイドルではない（CANバス状態が送信中または受信時）ときにCANスリープ・モードの要求が行われた場合、CANスリープ・モードへただちに移行しません。その場合、CANスリープ・モードの要求はCANバス状態がバス・アイドル（インタフレーム・スペースの4ビット目がレセシブ）になるまで保留されます。CANスリープ・モードの要求を行ってから実際に移行が完了するまでは、PSMODE [1:0]ビットは00Bの設定のままになっていますが、移行が完了するとPSMODE [1:0] = 01Bになります。
- ・任意の動作モードにおいて、初期化モード遷移要求とCANスリープ・モード要求が同時に発行された場合には、初期化モード遷移要求のみが有効となり、CANモジュールは所定のタイミングで初期化モードに移行します。このときCANスリープ・モード要求は保留されず無視されます。
- ★ ．また、初期化モード遷移要求とCANスリープ・モード要求が同時に発行されなかった場合（つまり最初に発行された一方の要求がまだ受け付けられていない状態で他方の要求が発行された場合）でも初期化モード遷移要求はCANスリープ・モード要求より優先されます。たとえば、CANスリープ・モード要求が保留され実行が保留されている状態で初期化モード遷移要求が発行された場合、初期化モード遷移要求の発行時点でCANスリープ・モード要求は直ちに無効となります。また初期化モード遷移要求が保留されている状態でCANスリープ・モード要求が発行された場合、CANスリープ・モード要求の発行時点で直ちにCANスリープ・モード要求が無効になります。

(2) CANスリープ・モードの状態

CANスリープ・モードへ移行後は、CANモジュールは次の状態となります。

- ・内部動作クロックが停止し、低消費電力状態となります。
- ・CANバスからのウエイク・アップのためにCAN受信端子（CRXD0）の立ち下がりエッジ検出は機能しています。
- ・CPUからのウエイク・アップのためにCANモジュール制御レジスタ（C0CTRL）のPSMODE [1:0]ビットは書き込みができますが、それ以外のCANモジュール・レジスタおよびビットには書き込みできません。
- ・CANモジュール・レジスタからの読み出しは、C0LIPT, C0RGPT, C0LOPT, C0TGPTを除いて可能です。
- ・CANメッセージ・バッファ・レジスタは書き込みと読み出しができません。
- ★ ．CANグローバル制御レジスタ（C0GMCTRL）のMBONビットがクリアされます。
- ・初期化モードへの移行要求は受け付けられません。無視されます。

(3) CANスリープ・モードの解除

CANスリープ・モードは次の動作により解除されます。

- ・C0CTRLレジスタのPSMODE [1:0] ビットに00Bを設定した場合
- ・CAN受信端子（CRXD0）の立ち下がりエッジの検出（レセシブからドミナントへのCANバス変化）

- ★ **注意** この立ち下がりエッジが受信メッセージのSOFであった場合、そのメッセージは受信および格納はされません。CANスリープ・モード中、CANへのクロックが停止されていると、CPUによりCANへのクロックを供給されない限り、CANスリープ・モードは解除されずPSMODE[1:0]ビットは01Bのままとなります。また、それ以降の受信メッセージについても受信されません。

CANスリープ・モードが解除されたあとは、CANスリープ・モードが要求される前の動作モードに戻り、C0CTRLレジスタのPSMODE [1:0]ビットは00Bにリセットされます。CANスリープ・モードが、CANバス変化によって解除された場合、C0IEレジスタのCIEビットに関わらずC0INTSレジスタのCINTS5がセット

- ★ (1) されます。またCANスリープ・モード解除後は、CANモジュールは自動的にCANバス上に連続した11ビットのレセシブを検出することでCANバスへの再参加を行います。また、スリープ・モードを解除したあと、アプリケーションにより再度メッセージ・バッファにアクセスする前にMBON = 1を確認しなければなりません。

CANスリープ・モードのときに初期化モードの要求が行われると、その要求は無視されます。初期化モードに移行させるにはソフトウェアによりCANスリープ・モードをいったん解除してください。

- ★ **注意** CANバスのイベントによるCANスリープ・モードの解除では、スリープ・モード移行直後にCANバスのイベントが発生した場合でもウエイク・アップ割り込みが発生しますので、いつでも発生する可能性があることを意識してください。

14.11.2 CANストップ・モード

CANストップ・モードにより、CANコントローラを待機状態にすることで消費電力を低減することができます。CANストップ・モードは、CANスリープ・モードからのみ移行することができます。CANストップ・モードを解除することによって、CANスリープ・モードに移行します。

- ★ CANストップ・モードは、C0CTRLレジスタのPSMODE [1:0]ビットを01Bに設定することでのみ解除（CANスリープ・モードへの移向）が可能で、CANバスの変化によっては解除されません。送信要求が発行または保留されていてもメッセージを送信しません。

(1) CANストップ・モードへの移行

C0CTRLレジスタのPSMODE [1:0]ビットを11Bに設定することで、CANストップ・モードの要求を行います。CANストップ・モードの要求は、CANモジュールがCANスリープ・モードの場合のみ受け付けられます。CANスリープ・モードでない状態では、CANストップ・モードの移行要求は無視されます。

- 注意** CANストップ・モード移行のためには、CANモジュールがCANスリープ・モードであることが必要です。その確認のためにPSMODE [1:0] = 01Bであることを確認したあとに、CANストップ・モード要求を行ってください。ただし、これらの処理の間にCAN受信端子（CRXD0）のバス変化が発生した場合、CANスリープ・モードが自動的に解除されますので、その場合にはCANストップ・モード要求は受け付けられなくなります。

(2) CANストップ・モードの状態

CANストップ・モードへ移行後は、CANモジュールは次の状態となります。

- ・内部動作クロックが停止し、低消費電力状態となります。
- ・CPUからのウエイク・アップのためにCANモジュール制御レジスタ (C0CTRL) のPSMODE [1:0]ビットは書き込みができますが、それ以外のCANモジュール・レジスタおよびビットには書き込みができません。
- ・CANモジュール・レジスタからの読み出しは、C0LIPT, C0RGPT, C0LOPT, C0TGPTを除いて可能です。
- ・CANメッセージ・バッファ・レジスタは書き込みと読み出しができません。
- ★ CANグローバル制御レジスタ (C0GMCTRL) のMBONビットがクリアされます。
- ・初期化モードへの移行要求は受け付けられません。無視されます。

(3) CANストップ・モードの解除

- CANストップ・モードは、C0CTRLレジスタのPSMODE [1:0]ビットを01Bに設定することによってのみ解除されます。解除後はCANスリープ・モードに移行します。
- ★ CANストップ・モードのときに初期化モードの要求が行われると、その要求は無視されます。初期化モードに移行させるにはソフトウェアによりCANストップ・モードを解除し、さらにCANスリープ・モードを解除してください。CANストップ・モードからCANスリープ・モードを経ずに直接任意の動作モードに移行することはできません。そのような移行要求は無視されます。

14.11.3 パワー・セーブ・モード使用例

アプリケーション・システムにおいて、消費電力を低減するためにCPUをパワー・セーブ・モードに設定することが必要となる場合があります。このとき、CANモジュール固有のパワー・セーブ・モードとCPU固有のパワー・セーブ・モードを連携させることで、パワー・セーブ状態のCPUをCANバスからウエイク・アップさせることが可能です。

- ★ 次に使用例を説明します。

まず、CANモジュールをCANスリープ・モードに移行させます (PSMODE [1:0]ビット = 01B)。次に、CPUをパワー・セーブ・モードに移行させます。この状態で、CAN受信端子 (CRXD0) がレセシブからドミナントへのエッジ変化を検出した場合、CANモジュールのCINTS5ビットがセット (1) され、さらにC0CTRLレジスタのCIE5ビットがセット (1) されている場合には、ウエイク・アップ割り込み (INTC0WUP) が発生します。

CANモジュールは、CANスリープ・モードが自動的に解除 (PSMODE [1:0]ビット = 00B) され、通常動作モードに復帰します。一方、CPUはINTC0WUPを受けて、CPU自身のパワー・セーブ・モードを解除し、通常動作モードに復帰することができます。

CPUのさらなる消費電力の低減を図るために、CANモジュールを含めた内部クロックを停止させることがあります。この場合、上述のように、CANモジュールをCANスリープ・モードに移行させたあとに、CANモジュールに供給されている動作クロックを停止します。その後、CPUはCPUへのクロック供給を停止するパワー・セーブ・モードに移行させます。この状態で、CAN受信端子 (CRXD0) がレセシブからドミナントへのエッジ変化を検出した場合、CANモジュールはクロック供給がない状態でもCINTS5ビットのセット (1) とウエイク・アップ割り込み (INTC0WUP) を発生することが可能です。ただし、それ以外の機能は、CANモジュールへのクロック供給が止まっているため動作せず、CANスリープ・モード状態を維持します。CPUは、INTC0WUPを受けて、CPUのパワー・セーブ・モードを解除し、たとえば発振安定時間経過後に、CANモジュールへのクロックを含めた内部クロックの供給を再開し、所定の命令実行動作を開始します。CANモジュールは、クロック供給が再開されると直ちにCANスリープ・モードを解除し、通常動作モード (PSMODE [1:0]ビット = 00B) に復帰します。

14.12 割り込み機能

CANモジュールには、6つの割り込み要因があります。

これらの割り込み要因の発生は、割り込みステータス・レジスタに格納されます。6つの割り込み要因から、4つの割り込み要求が発生します。複数の割り込み要因が集約されている割り込み要求信号の発生時には、割り込みステータス・レジスタを使用して、割り込み要因の特定ができます。割り込み要因の発生後、ソフトウェアにより対応する割り込みステータス・ビットをクリア(0)する必要があります。

表14 - 20 CANモジュール割り込み要因一覧

No.	割り込みステータス・ビット		割り込み許可ビット		割り込み要求信号	割り込み要因の説明
	ビット名	レジスタ	ビット名	レジスタ		
★ 1	CINTS0 [※]	COINTS	CIE0 [※]	COIE	INTCOTRX	メッセージ・バッファmからのメッセージ・フレームの正常な送信完了割り込み
★ 2	CINTS1 [※]	COINTS	CIE1 [※]	COIE	INTCOREC	メッセージ・バッファmへの有効なメッセージ・フレーム受信完了割り込み
3	CINTS2	COINTS	CIE2	COIE	INTCOERR	CANモジュール・エラー状態割り込み(補足1)
4	CINTS3	COINTS	CIE3	COIE		CANモジュール・プロトコル・エラー割り込み(補足2)
5	CINTS4	COINTS	CIE4	COIE		CANモジュール・アービトレーション・ロスト割り込み
6	CINTS5	COINTS	CIE5	COIE	INTCOWUP	CANスリープ・モードからのウエイク・アップ割り込み(補足3)

注 メッセージ・バッファでは、割り込みを発生させたいメッセージ・バッファのCOMCTRLレジスタのIEビット(メッセージ・バッファ割り込み許可ビット)をセット(1)する必要があります。

- 備考1. 送受信エラー・カウンタがワーニング・レベル, エラー・パッシブおよびバスオフ状態になることが要因で発生する割り込みです。
2. スタッフ・エラー, フォーム・エラー, ACKエラー, ビット・エラー, CRCエラーが要因で発生する割り込みです。
3. CAN受信端子の立ち下がりエッジの検出(レセプシブからドミナントへのCANバス変化)によるCANスリープ・モードからのウエイク・アップが要因で発生する割り込みです。
4. m = 0-31

14.13 診断機能と特殊動作モード


CANモジュールは、CANバス診断機能および特殊なCAN通信方法の動作をサポートするための受信オンリー・モード、シングル・ショット・モード、セルフ・テスト・モードを利用できます。

14.13.1 受信オンリー・モード

受信オンリー・モードは、CANバスに影響を与えずに受信メッセージをモニタするモードで、CANバス分析ノード用に使用できます。

たとえば、自動ポーレート検出に利用できます。“有効な受信”が検出されるまでCANモジュールのポーレートを変化させ、互いのポーレートを合わせ込むことができます（“有効な受信”とは、エラーが発生せず、CANバスに接続されたノードによる適切なACK応答を伴って、CANプロトコル・レイヤ層で受信されたメッセージ・フレームを意味します）。有効な受信では、受信メッセージ・バッファ（データ・フレーム）または送信メッセージ・バッファ（リモート・フレーム）へのメッセージ・フレームの格納は必要ありません。有効な受信は、COCTRLレジスタのVALIDビットがセット（1）されることで確認できます。

図14 - 33 受信オンリー・モードにおけるCAN端子接続



受信オンリー・モードでは、CANモジュールからCANバスにメッセージ・フレームは送信しません。送信メッセージ・バッファとして定義されたメッセージ・バッファに発行された送信要求は保留されます。

受信オンリー・モードでは、CANモジュールのCAN送信端子 (CTXD0) は、レセシブ・レベルに固定されています。したがって、メッセージ・フレームの受信中にCANバス・エラーが検出された場合でも、CANモジュールからアクティブ・エラー・フラグをCANバスに送信しません。また、CANモジュールから送信を発行できないため、送信エラー・カウンタTECは更新されません。したがって、受信オンリー・モードのCANモジュールは、バスオフ状態になりません。

さらに、受信オンリー・モードでは、有効なメッセージ・フレームの受信時に、CANバスにACKを返却しません。内部的には自ノードはACKを送信したと認識します。オーバロード・フレームをCANバスに送信することができません。

注意 2つのCANノードのみがCANバスに接続されており、CANノードの1つが「受信オンリー・モード」で動作している場合は、CANバスでACK応答はありません。ACK応答がないため、送信ノードはアクティブ・エラー・フラグを送信し、メッセージ・フレームの送信を繰り返します。送信ノードは、メッセージ・フレームを16回送信したあとにエラー・パッシブになります (エラー・カウンタが最初に0であり、ほかのエラーが発生しなかった場合)。メッセージ・フレームの17回目を送信したあとに、送信ノードはパッシブ・エラー・フラグを送信します。したがって、受信オンリー・モードの受信ノードは、この時点で、初めて有効なメッセージ・フレームを検出することになり、VALIDビットが初めてセット (1) されます。

14. 13. 2 シングル・ショット・モード

★ シングル・ショット・モードでは、CANプロトコルで定義された自動再送信は行いません (CANプロトコルでは、アービトレーション・ロスト発生またはエラー発生によって中止されたメッセージ・フレーム送信は、ソフトウェアによる制御なしで再送信される必要があります)。シングル・ショット・モードのその他の動作は通常動作モードと同一です。シングル・ショット・モードの機能はABT付き通常動作モードでは使用できません。

シングル・ショット・モードでは、C0CTRLレジスタのALビットの設定に従って、中止されたメッセージ・フレーム送信の再送信を無効にします。ALビットがクリア (0) されている場合は、アービトレーション・ロスト発生時またはエラー発生時の再送信が無効になります。ALビットがセット (1) されている場合は、エラー発生時の再送信は無効になりますが、アービトレーション・ロスト発生時の再送信は有効になります。したがって、送信メッセージ・バッファとして定義されたメッセージ・バッファのTRQビットは、次のイベントでクリア (0) されます。

- ★ ・メッセージ・フレームの正常送信完了
- ★ ・メッセージ・フレームのアービトレーション・ロスト発生
- ★ ・メッセージ・フレーム送信中のエラー発生

★ アービトレーション・ロスト発生とエラー発生は、それぞれC0INTSレジスタのCINTS4ビット、CINTS3ビットを確認し、エラーの種類はC0LECレジスタのLEC [2:0]ビットをリードすることで区別することができます。

メッセージ・フレームの送信完了時、C0INTSレジスタの送信完了割り込みCINTS0は、セット (1) されます。そのとき、C0IEレジスタのCIE0ビットがセット (1) されている場合には、割り込み要求信号が出力されます。

シングル・ショット・モードは、タイム・トリガの通信方法 (TTCANレベル1など) をエミュレートするために使用することができます。

★ **注意** ALビットは、シングル・ショット・モードでのみ有効です。その他の動作モードでは、アービトレーション・ロスト時の再送動作に影響を与えません。


14.13.3 セルフ・テスト・モード

セルフ・テスト・モードでは、CANノードをCANバスに接続することなく、つまり、CANバスに影響を与えずにメッセージ・フレーム送信とメッセージ・フレーム受信をテストすることができます。

セルフ・テスト・モードでは、CANモジュールがCANバスから完全に切断されていますが、内部的に送信と受信はループ・バックされています。CAN送信端子 (CTXD0) は、レセシブ・レベルに固定されています。

ただし、セルフ・テスト・モードではCANスリープ・モードに移行したあと、CAN受信端子 (CRXD0) の立ち下がりエッジの検出をすると、他の動作モードと同様にCANスリープ・モードから解除されます。CANスリープ・モードから解除されないようにするには、CAN受信端子 (CRXD0) をポートに切り替えて使用してください。

図14 - 34 セルフ・テスト・モードにおけるCAN端子接続



★ 14.13.4 各動作モードにおける送受信動作

各動作モードにおける送受信動作の概略を表14 - 21に示します。

表14 - 21 各動作モードにおける送受信動作の概要

動作モード	データ・フレーム /リモート・ フレーム送信	ACK送信	エラー・フレーム /オーバーロード・ フレーム送信	再送信	自動ブロック 送信 (ABT)	VALID ビットの セット	メッセージ・ バッファへの データ格納
初期化モード	-	-	-	-	-	-	-
通常動作モード					-		
ABT付き通常動作 モード							
受信オンリー・ モード	-	-	-	-	-		
シングル・ ショット・モード				注1	-		
セルフ・テスト・ モード	注2	注2	注2	注2	-	注2	注2

注1. アービトレーション・ロスト時、COCTRLレジスタのALビットにより、再送信の設定が可能です。

2. 各信号は外部に出力されませんが、CANモジュール内部で発生します。

14.14 タイム・スタンプ機能

CANは非同期のシリアル通信プロトコルです。したがって、CANバスに接続されているすべてのノードは、それぞれが独自のローカルなクロックを使っています。そのため、各ノードで使われているクロックの間には何の相互関係もありません（つまり各クロックは非同期であり、周波数が完全に合致していません）。

しかし、アプリケーションによっては、ネットワーク全体で使われる共通タイム・ベース（＝グローバル・タイム・ベース）が必要となるものがあります。グローバル・タイム・ベースを確立するためには、タイム・スタンプ機能が用いられます。タイム・スタンプ機能に必要なメカニズムは、CANバス上の信号をトリガとしてタイマ値をキャプチャすることです。


14.14.1 タイム・スタンプ機能

- ★ CANコントローラは、特定フレームをトリガとしてタイマ値をキャプチャする場合に必要な機能をサポートしています。そのために、CANコントローラに加え製品に内蔵されている16ビットのキャプチャ/タイマ・ユニットを使用します。この場合、16ビット・キャプチャ・タイマ・ユニットは、CANコントローラからデータ・フレームの受信時に出力されるキャプチャ用のトリガ信号(TSOUT)に応じて、タイマ値をキャプチャします。CPUはそのキャプチャ値を読み出すことにより、キャプチャ・イベントの発生時刻、すなわちCANバスから受信したメッセージのタイム・スタンプを得ることができます。TSOUTは、次の2つのイベント・ソースから選択することができ、C0TSレジスタのTSSELビットにより指定します。

- ・ SOFイベント（スタート・オブ・フレーム）（TSSEL = 0）
- ・ EOFイベント（エンド・オブ・フレームの最終ビット）（TSSEL = 1）

またTSOUT信号は、C0TSレジスタのTSENビットをセット（1）することで動作許可状態になります。

図14 - 35 キャプチャ用信号TSOUTのタイミング図



TSOUTは、データ・フレームの受信時に、選択されたイベントが発生するたびにそのレベルがトグルします（上図は、SOFをトリガのイベント・ソースとした場合のタイミング図です）。このTSOUTによるキャプチャを行うためには、キャプチャ/タイマ・ユニット側では、キャプチャ信号の検出は立ち上がり、および立ち下りの両エッジで行う必要があります。

これらのタイム・スタンプの機能は、C0TSレジスタのTSLOCKビットにより制御することができます。TSLOCKビットがクリア（0）されている場合には、選択したイベントが発生するたびにTSOUTがトグルします。TSLOCKビットがセット（1）されている場合には、選択したイベントが発生するたびにTSOUTがトグルしますが、データ・フレームがメッセージ・バッファ0への受信格納開始時にTSENビットが自動的にクリア（0）されることで、トグル動作を停止させることができます。これにより、以降のTSOUTのトグル発生を抑え、最後にトグルした（＝最後にキャプチャした）タイム・スタンプ値を、メッセージ・バッファ0にデータ・フレームを受信した時刻のタイム・スタンプ値として保存することができます。

★

注意 TSLOCKビットを使ったタイム・スタンプ機能は、メッセージ・バッファ0へのデータ・フレーム受信によりTSOUTのトグルを停止させるものです。そのためには、メッセージ・バッファ0は受信メッセージ・バッファとして設定されている必要があります。受信メッセージ・バッファにはリモート・フレームを受信できませんので、リモート・フレーム受信によりTSOUTのトグルを停止させることはできません。またメッセージ・バッファ0以外のメッセージ・バッファへのデータ・フレーム受信ではTSOUTのトグルは停止しません。

上記の理由で、CANモジュールがABT付き通常モードに設定されている場合には、メッセージ・バッファ0は送信メッセージ・バッファとして設定する必要があるため、メッセージ・バッファ0へのデータ・フレーム受信はできません。したがって、この動作モードではTSLOCKビットによるTSOUTのトグルの停止機能は使用できません。

14.15 ボー・レート設定について

14.15.1 ビット・レート設定条件

CANを正常に動作させるために、次の条件に設定してください。

- (a) $5TQ$ SPT (サンプル・ポイント) $17TQ$
SPT=TSEG1+1
- (b) $8TQ$ DBT (データ・ビット・タイム) $25TQ$
DBT=TSEG1+TSEG2+1TQ=TSEG2+SPT
- (c) $1TQ$ SJW (同期ジャンプ幅) $4TQ$
SJW DBT - SPT
- (d) 4 TSEG1 16 [3 TSEG1[3:0]の設定値 15]
- (e) 1 TSEG2 8 [0 TSEG2[2:0]の設定値 7]

備考 $TQ = 1/f_{rq}$ (f_{rq} : CANプロトコル・レイヤ基本システム・クロック)
TSEG1 [3:0] (CANビット・レート・レジスタ (COBTR) のビット3-0)
TSEG2 [2:0] (CANビット・レート・レジスタ (COBTR) のビット10-8)

上記条件を満たすビット・レートの組み合わせを表14 - 22に示します。

表14 - 22 設定可能なビット・レート組み合わせ (1/3)

DBTの長さ	有効なビット・レート設定				COBTRレジスタ設定値		サンプル・ポイント (単位：%)
	SYNC SEGMENT	PROP SEGMENT	PHASE SEGMENT1	PHASE SEGMENT2	TSEG1 [3:0]	TSEG2 [2:0]	
25	1	8	8	8	1111	111	68.0
24	1	7	8	8	1110	111	66.7
24	1	9	7	7	1111	110	70.8
23	1	6	8	8	1101	111	65.2
23	1	8	7	7	1110	110	69.6
23	1	10	6	6	1111	101	73.9
22	1	5	8	8	1100	111	63.6
22	1	7	7	7	1101	110	68.2
22	1	9	6	6	1110	101	72.7
22	1	11	5	5	1111	100	77.3
21	1	4	8	8	1011	111	61.9
21	1	6	7	7	1100	110	66.7
21	1	8	6	6	1101	101	71.4
21	1	10	5	5	1110	100	76.2
21	1	12	4	4	1111	011	81.0
20	1	3	8	8	1010	111	60.0
20	1	5	7	7	1011	110	65.0
20	1	7	6	6	1100	101	70.0
20	1	9	5	5	1101	100	75.0
20	1	11	4	4	1110	011	80.0
20	1	13	3	3	1111	010	85.0
19	1	2	8	8	1001	111	57.9
19	1	4	7	7	1010	110	63.2
19	1	6	6	6	1011	101	68.4
19	1	8	5	5	1100	100	73.7
19	1	10	4	4	1101	011	78.9
19	1	12	3	3	1110	010	84.2
19	1	14	2	2	1111	001	89.5
18	1	1	8	8	1000	111	55.6
18	1	3	7	7	1001	110	61.1
18	1	5	6	6	1010	101	66.7
18	1	7	5	5	1011	100	72.2
18	1	9	4	4	1100	011	77.8
18	1	11	3	3	1101	010	83.3
18	1	13	2	2	1110	001	88.9
18	1	15	1	1	1111	000	94.4

表14 - 22 設定可能なビット・レート組み合わせ (2/3)

DBTの長さ	有効なビット・レート設定				COBTRレジスタ設定値		サンプル・ポイント (単位：%)
	SYNC SEGMENT	PROP SEGMENT	PHASE SEGMENT1	PHASE SEGMENT2	TSEG1 [3:0]	TSEG2 [2:0]	
17	1	2	7	7	1000	110	58.8
17	1	4	6	6	1001	101	64.7
17	1	6	5	5	1010	100	70.6
17	1	8	4	4	1011	011	76.5
17	1	10	3	3	1100	010	82.4
17	1	12	2	2	1101	001	88.2
17	1	14	1	1	1110	000	94.1
16	1	1	7	7	0111	110	56.3
16	1	3	6	6	1000	101	62.5
16	1	5	5	5	1001	100	68.8
16	1	7	4	4	1010	011	75.0
16	1	9	3	3	1011	010	81.3
16	1	11	2	2	1100	001	87.5
16	1	13	1	1	1101	000	93.8
15	1	2	6	6	0111	101	60.0
15	1	4	5	5	1000	100	66.7
15	1	6	4	4	1001	011	73.3
15	1	8	3	3	1010	010	80.0
15	1	10	2	2	1011	001	86.7
15	1	12	1	1	1100	000	93.3
14	1	1	6	6	0110	101	57.1
14	1	3	5	5	0111	100	64.3
14	1	5	4	4	1000	011	71.4
14	1	7	3	3	1001	010	78.6
14	1	9	2	2	1010	001	85.7
14	1	11	1	1	1011	000	92.9
13	1	2	5	5	0110	100	61.5
13	1	4	4	4	0111	011	69.2
13	1	6	3	3	1000	010	76.9
13	1	8	2	2	1001	001	84.6
13	1	10	1	1	1010	000	92.3
12	1	1	5	5	0101	100	58.3
12	1	3	4	4	0110	011	66.7
12	1	5	3	3	0111	010	75.0
12	1	7	2	2	1000	001	83.3
12	1	9	1	1	1001	000	91.7

表14 - 22 設定可能なビット・レート組み合わせ (3/3)

DBTの長さ	有効なビット・レート設定				C0BTRレジスタ設定値		サンプル・ポイント (単位：%)
	SYNC SEGMENT	PROP SEGMENT	PHASE SEGMENT1	PHASE SEGMENT2	TSEG1 [3:0]	TSEG2 [2:0]	
11	1	2	4	4	0101	011	63.6
11	1	4	3	3	0110	010	72.7
11	1	6	2	2	0111	001	81.8
11	1	8	1	1	1000	000	90.9
10	1	1	4	4	0100	011	60.0
10	1	3	3	3	0101	010	70.0
10	1	5	2	2	0110	001	80.0
10	1	7	1	1	0111	000	90.0
9	1	2	3	3	0100	010	66.7
9	1	4	2	2	0101	001	77.8
9	1	6	1	1	0110	000	88.9
8	1	1	3	3	0011	010	62.5
8	1	3	2	2	0100	001	75.0
8	1	5	1	1	0101	000	87.5
7 ^注	1	2	2	2	0011	001	71.4
7 ^注	1	4	1	1	0100	000	85.7
6 ^注	1	1	2	2	0010	001	66.7
6 ^注	1	3	1	1	0011	000	83.3
5 ^注	1	2	1	1	0010	000	80.0
4 ^注	1	1	1	1	0001	000	75.0

注 DBT値が7以下の設定は、C0BRPレジスタ = 00H以外の場合のみ有効です。

注意 表14 - 22は、ネットワーク・システムの動作を保証するものではありません。発振誤差やCANバス、CANトランシーバなどの遅延などを考慮して、ネットワーク・システムへの影響を十分にご確認ください。

14.15.2 代表的なボー・レート設定例

代表的なボー・レート設定例を表14 - 23および表14 - 24に示します。

表14 - 23 代表的なボー・レート設定例 (f_{CANMOD} = 8 MHz設定時) (1/2)

ボー・レート 設定値 (単位： kbps)	COBRP による 分周比	COBRP レジスタ 設定値 TQPRS [7:0]	有効なビット・レート設定 (単位：TQ)					COBTRレジスタ 設定値		サンプル・ ポイント (単位：%)
			DBTの 長さ	SYNC SEGM ENT	PROP SEGM ENT	PHASE SEGM ENT1	PHASE SEGM ENT2	TSEG1 [3:0]	TSEG2 [2:0]	
1000	1	00000000	8	1	1	3	3	0011	010	62.5
1000	1	00000000	8	1	3	2	2	0100	001	75.0
1000	1	00000000	8	1	5	1	1	0101	000	87.5
500	1	00000000	16	1	1	7	7	0111	110	56.3
500	1	00000000	16	1	3	6	6	1000	101	62.5
500	1	00000000	16	1	5	5	5	1001	100	68.8
500	1	00000000	16	1	7	4	4	1010	011	75.0
500	1	00000000	16	1	9	3	3	1011	010	81.3
500	1	00000000	16	1	11	2	2	1100	001	87.5
500	1	00000000	16	1	13	1	1	1101	000	93.8
500	2	00000001	8	1	1	3	3	0011	010	62.5
500	2	00000001	8	1	3	2	2	0100	001	75.0
500	2	00000001	8	1	5	1	1	0101	000	87.5
250	2	00000001	16	1	1	7	7	0111	110	56.3
250	2	00000001	16	1	3	6	6	1000	101	62.5
250	2	00000001	16	1	5	5	5	1001	100	68.8
250	2	00000001	16	1	7	4	4	1010	011	75.0
250	2	00000001	16	1	9	3	3	1011	010	81.3
250	2	00000001	16	1	11	2	2	1100	001	87.5
250	2	00000001	16	1	13	1	1	1101	000	93.8
250	4	00000011	8	1	3	2	2	0100	001	75.0
250	4	00000011	8	1	5	1	1	0101	000	87.5
125	4	00000011	16	1	1	7	7	0111	110	56.3
125	4	00000011	16	1	3	6	6	1000	101	62.5
125	4	00000011	16	1	5	5	5	1001	100	68.8
125	4	00000011	16	1	7	4	4	1010	011	75.0
125	4	00000011	16	1	9	3	3	1011	010	81.3
125	4	00000011	16	1	11	2	2	1100	001	87.5
125	4	00000011	16	1	13	1	1	1101	000	93.8
125	8	00000111	8	1	3	2	2	0100	001	75.0
125	8	00000111	8	1	5	1	1	0101	000	87.5

注意 表14 - 23は、ネットワーク・システムの動作を保証するものではありません。発振誤差やCANバス、CANトランシーバなどの遅延などを考慮して、ネットワーク・システムへの影響を十分にご確認ください。

表14 - 23 代表的なボー・レート設定例 (f_{CANMOD} = 8 MHz設定時) (2/2)

ボー・レート 設定値 (単位： kbps)	COBRP による 分周比	COBRP レジスタ 設定値 TQPRS [7:0]	有効なビット・レート設定 (単位：TQ)					COBTRレジスタ 設定値		サンプル・ ポイント (単位：%)
			DBTの 長さ	SYNC SEGM ENT	PROP SEGM ENT	PHASE SEGM ENT1	PHASE SEGM ENT2	TSEG1 [3:0]	TSEG2 [2:0]	
100	4	00000011	20	1	7	6	6	1100	101	70.0
100	4	00000011	20	1	9	5	5	1101	100	75.0
100	5	00000100	16	1	7	4	4	1010	011	75.0
100	5	00000100	16	1	9	3	3	1011	010	81.3
100	8	00000111	10	1	3	3	3	0101	010	70.0
100	8	00000111	10	1	5	2	2	0110	001	80.0
100	10	00001001	8	1	3	2	2	0100	001	75.0
100	10	00001001	8	1	5	1	1	0101	000	87.5
83.3	4	00000011	24	1	7	8	8	1110	111	66.7
83.3	4	00000011	24	1	9	7	7	1111	110	70.8
83.3	6	00000101	16	1	5	5	5	1001	100	68.8
83.3	6	00000101	16	1	7	4	4	1010	011	75.0
83.3	6	00000101	16	1	9	3	3	1011	010	81.3
83.3	6	00000101	16	1	11	2	2	1100	001	87.5
83.3	8	00000111	12	1	5	3	3	0111	010	75.0
83.3	8	00000111	12	1	7	2	2	1000	001	83.3
83.3	12	00001011	8	1	3	2	2	0100	001	75.0
83.3	12	00001011	8	1	5	1	1	0101	000	87.5
33.3	10	00001001	24	1	7	8	8	1110	111	66.7
33.3	10	00001001	24	1	9	7	7	1111	110	70.8
33.3	12	00001011	20	1	7	6	6	1100	101	70.0
33.3	12	00001011	20	1	9	5	5	1101	100	75.0
33.3	15	00001110	16	1	7	4	4	1010	011	75.0
33.3	15	00001110	16	1	9	3	3	1011	010	81.3
33.3	16	00001111	15	1	6	4	4	1001	011	73.3
33.3	16	00001111	15	1	8	3	3	1010	010	80.0
33.3	20	00010011	12	1	5	3	3	0111	010	75.0
33.3	20	00010011	12	1	7	2	2	1000	001	83.3
33.3	24	00010111	10	1	3	3	3	0101	010	70.0
33.3	24	00010111	10	1	5	2	2	0110	001	80.0
33.3	30	00011101	8	1	3	2	2	0100	001	75.0
33.3	30	00011101	8	1	5	1	1	0101	000	87.5

注意 表14 - 23は、ネットワーク・システムの動作を保証するものではありません。発振誤差やCANバス、CANトランシーバなどの遅延などを考慮して、ネットワーク・システムへの影響を十分にご確認ください。

表14 - 24 代表的なボー・レート設定例 (f_{CANMOD} = 16 MHz設定時) (1/2)

ボー・レート 設定値 (単位： kbps)	COBRP による 分周比	COBRP レジスタ 設定値 TQPRS [7:0]	有効なビットレート設定 (単位：TQ)					COBTRレジスタ設 定値		サンプル・ ポイント (単位：%)
			DBTの 長さ	SYNC SEGM ENT	PROP SEGM ENT	PHASE SEGM ENT1	PHASE SEGM ENT2	TSEG1 [3:0]	TSEG2 [2:0]	
1000	1	00000000	16	1	1	7	7	0111	110	56.3
1000	1	00000000	16	1	3	6	6	1000	101	62.5
1000	1	00000000	16	1	5	5	5	1001	100	68.8
1000	1	00000000	16	1	7	4	4	1010	011	75.0
1000	1	00000000	16	1	9	3	3	1011	010	81.3
1000	1	00000000	16	1	11	2	2	1100	001	87.5
1000	1	00000000	16	1	13	1	1	1101	000	93.8
1000	2	00000001	8	1	3	2	2	0100	001	75.0
1000	2	00000001	8	1	5	1	1	0101	000	87.5
500	2	00000001	16	1	1	7	7	0111	110	56.3
500	2	00000001	16	1	3	6	6	1000	101	62.5
500	2	00000001	16	1	5	5	5	1001	100	68.8
500	2	00000001	16	1	7	4	4	1010	011	75.0
500	2	00000001	16	1	9	3	3	1011	010	81.3
500	2	00000001	16	1	11	2	2	1100	001	87.5
500	2	00000001	16	1	13	1	1	1101	000	93.8
500	4	00000011	8	1	3	2	2	0100	001	75.0
500	4	00000011	8	1	5	1	1	0101	000	87.5
250	4	00000011	16	1	3	6	6	1000	101	62.5
250	4	00000011	16	1	5	5	5	1001	100	68.8
250	4	00000011	16	1	7	4	4	1010	011	75.0
250	4	00000011	16	1	9	3	3	1011	010	81.3
250	4	00000011	16	1	11	2	2	1100	001	87.5
250	8	00000111	8	1	3	2	2	0100	001	75.0
250	8	00000111	8	1	5	1	1	0101	000	87.5
125	8	00000111	16	1	3	6	6	1000	101	62.5
125	8	00000111	16	1	7	4	4	1010	011	75.0
125	8	00000111	16	1	9	3	3	1011	010	81.3
125	8	00000111	16	1	11	2	2	1100	001	87.5
125	16	00001111	8	1	3	2	2	0100	001	75.0
125	16	00001111	8	1	5	1	1	0101	000	87.5

注意 表14 - 24は、ネットワーク・システムの動作を保証するものではありません。発振誤差やCANバス、CANトランシーバなどの遅延などを考慮して、ネットワーク・システムへの影響を十分にご確認ください。

表14 - 24 代表的なボー・レート設定例 (f_{CANMOD} = 16 MHz設定時) (2/2)

ボー・レート 設定値 (単位： kbps)	COBRP による 分周比	COBRP レジスタ 設定値 TQPRS [7:0]	有効なビット・レート設定 (単位：TQ)					COBTRレジスタ設 定値		サンプル・ ポイント (単位：%)
			DBTの 長さ	SYNC SEGM ENT	PROP SEGM ENT	PHASE SEGM ENT1	PHASE SEGM ENT2	TSEG1 [3:0]	TSEG2 [2:0]	
100	8	00000111	20	1	9	5	5	1101	100	75.0
100	8	00000111	20	1	11	4	4	1110	011	80.0
100	10	00001001	16	1	7	4	4	1010	011	75.0
100	10	00001001	16	1	9	3	3	1011	010	81.3
100	16	00001111	10	1	3	3	3	0101	010	70.0
100	16	00001111	10	1	5	2	2	0110	001	80.0
100	20	00010011	8	1	3	2	2	0100	001	75.0
83.3	8	00000111	24	1	7	8	8	1110	111	66.7
83.3	8	00000111	24	1	9	7	7	1111	110	70.8
83.3	12	00001011	16	1	7	4	4	1010	011	75.0
83.3	12	00001011	16	1	9	3	3	1011	010	81.3
83.3	12	00001011	16	1	11	2	2	1100	001	87.5
83.3	16	00001111	12	1	5	3	3	0111	010	75.0
83.3	16	00001111	12	1	7	2	2	1000	001	83.3
83.3	24	00010111	8	1	3	2	2	0100	001	75.0
83.3	24	00010111	8	1	5	1	1	0101	000	87.5
33.3	30	00011101	24	1	7	8	8	1110	111	66.7
33.3	30	00011101	24	1	9	7	7	1111	110	70.8
33.3	24	00010111	20	1	9	5	5	1101	100	75.0
33.3	24	00010111	20	1	11	4	4	1110	011	80.0
33.3	30	00011101	16	1	7	4	4	1010	011	75.0
33.3	30	00011101	16	1	9	3	3	1011	010	81.3
33.3	32	00011111	15	1	8	3	3	1010	010	80.0
33.3	32	00011111	15	1	10	2	2	1011	001	86.7
33.3	37	00100100	13	1	6	3	3	1000	010	76.9
33.3	37	00100100	13	1	8	2	2	1001	001	84.6
33.3	40	00100111	12	1	5	3	3	0111	010	75.0
33.3	40	00100111	12	1	7	2	2	1000	001	83.3
33.3	48	00101111	10	1	3	3	3	0101	010	70.0
33.3	48	00101111	10	1	5	2	2	0110	001	80.0
33.3	60	00111011	8	1	3	2	2	0100	001	75.0
33.3	60	00111011	8	1	5	1	1	0101	000	87.5

注意 表14 - 24は、ネットワーク・システムの動作を保証するものではありません。発振誤差やCANバス、CANトランシーバなどの遅延などを考慮して、ネットワーク・システムへの影響を十分にご確認ください。

14.16 CANコントローラの動作

ここで示す処理手順は、CANコントローラを動作させるための推奨処理手順となります。この推奨処理手順を参考にプログラム開発を行ってください。

備考 m = 0-31

図14 - 36 初期化




図14 - 37 再初期化






図14 - 38 メッセージ・バッファの初期化



- 注意1.** メッセージ・バッファを初期化する前に、RDYビットをクリアしてください。
- 2.** アプリケーションで使用しないメッセージ・バッファに対しても次の設定を行ってください。
- ・ COMCTRLmレジスタのRDYビット、TRQビット、DNビットをクリア(0)する。
 - ・ COMCONFmレジスタのMA0ビットをクリア(0)する。

図14 - 39は、受信メッセージ・バッファに対する処理です(COMCONFmレジスタのMT[2:0]ビット = 001B-101B)。

図14 - 39 メッセージ・バッファの再定義



- ★ 注1. メッセージ受信中に再定義を行った場合には、受信が終わってからRDYビットをセットしなければならないため、受信中かどうかを確認する必要があります。
- ★ 2. この4ビットの期間は、メッセージの受信格納動作中にメッセージ・バッファの再定義を行ってしまう可能性があります。

図14 - 40は、送信中の送信メッセージ・バッファに対する処理です（COMCONFmレジスタのMT[2:0]ビット = 000B）。

図14 - 40 送信中のメッセージ・バッファの再定義




図14 - 41は、送信メッセージ・バッファに対する処理です(C0MCONFmレジスタのMT [2:0]ビット = 000B)。

図14 - 41 メッセージ送信処理





図14 - 42は、送信メッセージ・バッファに対する処理です (COMCONFmレジスタのMT [2:0]ビット = 000B)。


図14 - 42 ABTメッセージ送信処理



備考 この処理 (ABT付き通常動作モード) は、メッセージ・バッファ0-7のみで使用できます。ABT用メッセージ・バッファ以外のメッセージ・バッファについては、図14 - 41を参照してください。

注意 ABTTRGビットのセット (1) は、TSTATビットがクリア (0) されてから行ってください。TSTATビットの確認とABTTRGビットのセット (1) は、連続的に処理を行う必要があります。

図14 - 43 割り込みによる送信処理 (C0LOPTレジスタを使用する場合)




注意1. RDYビットはTRQビットを設定する前に必ず設定してください。

2. RDYビットとTRQビットは同時に設定しないでください。

★ **備考** 保留されていたCANスリープ・モード遷移要求が実行されている場合がありますので、メッセージ・バッファおよび送信履歴・レジスタへのアクセスが可能であることを確かめるために、ポーリング・ルーチンの開始と終了時にはMBONビットを確認してください。その際にMBONビットがセット（1）されていた場合には、実行中の処理を中止し、MBONビットが再度セット（1）されたあとで処理を再実行してください。このような理由により、送信割り込み処理を実行する前にはCANスリープ・モード遷移要求をキャンセルすることを推奨します。

図14 - 44 割り込みによる送信処理 (C0TGPTレジスタを使用する場合)




注意1. RDYビットはTRQビットを設定する前に必ず設定してください。

2. RDYビットとTRQビットは同時に設定しないでください。

★ **備考** 保留されていたCANスリープ・モード遷移要求が実行されている場合がありますので、メッセージ・バッファおよび送信履歴・レジスタへのアクセスが可能であることを確かめるために、ポーリング・ルーチンの開始と終了時にはMBONビットを確認してください。その際にMBONビットがセット(1)されていた場合には、実行中の処理を中止し、MBONビットが再度セット(1)されたあとで処理を再実行してください。このような理由により、送信割り込み処理を実行する前にはCANスリープ・モード遷移要求をキャンセルすることを推奨します。

図14 - 45 ソフトウェア・ポーリングによる送信処理




注意1. RDYビットはTRQビットを設定する前に必ず設定してください。

2. RDYビットとTRQビットは同時に設定しないでください。

★ 備考 保留されていたCANスリープ・モード遷移要求が実行されている場合がありますので、メッセージ・バッファおよび送信履歴・レジスタへのアクセスが可能であることを確かめるために、ポーリング・ルーチンの開始と終了時にはMBONビットを確認してください。その際にMBONビットがセット（1）されていた場合には、実行中の処理を中止し、MBONビットが再度セット（1）されたあとで処理を再実行してください。

図14 - 46 送信中断処理 (ABT付き通常動作モード以外)



★ 注 インタ・フレーム・スペース (3ビット) とサスペンド・トランスマッション (8ビット) の合計11ビットの期間は、すでにプロトコル・レイヤに送信要求が受け付けられている場合があるため、TRQビットをクリアしても中断されずに送信を開始してしまう可能性があります。

- 注意1. 送信要求アボート処理は、RDYビットをクリアして実行するのではなく、TRQクリアにより実行してください。
2. スリープ要求を行う場合は、このフローにより送信要求が完全になくなったことを確認したあとに行ってください。
 3. TSTATビットの確認は、ユーザ・アプリケーションにより周期的に行うか、送信完了割り込み後に行うことも可能です。
 4. 送信中断処理を実行中に、他のメッセージ・バッファを含め新しい送信要求を行わないでください。

図14 - 47 ABT送信以外の送信中断処理 (ABT付き通常動作モード)





図14 - 48は、ABT用メッセージ・バッファの送信中断時に未送信のメッセージを送信再開したときにスキップしないための処理です。

図14 - 48 ABT送信中断処理 (ABT付き通常動作モード)

★



- 注意1. ABT送信中断処理中は、いかなる送信要求もセットしないでください。
2. CANスリープ・モード/CANストップ・モードの要求は、図14 - 48または図14 - 49により、ABTTRGビットがクリアされてから（連続送信であるABTモードを停止させてから）、行ってください。ABT領域以外の送信要求をクリアする場合は、図14 - 47に従ってください。

図14 - 49は、ABT用メッセージ・バッファの送信中断時に未送信のメッセージを送信再開したときにスキップするための処理です。

図14 - 49 ABT送信中断処理 (ABT付き通常動作モード)





図14 - 50 割り込みによる受信処理 (COLIPTレジスタを使用する場合)

★




注 MUCビットとDNビットは別々にリードしないでください。

★

備考 保留されていたCANスリープ・モード遷移要求が実行されている場合がありますので、メッセージ・バッファおよび受信履歴・レジスタへのアクセスが可能であることを確かめるために、ポーリング・ルーチンの開始と終了時にはMBONビットを確認してください。その際にMBONビットがセット(1)されていた場合には、実行中の処理を中止し、MBONビットが再度セット(1)されたあとで処理を再実行してください。この様な理由により、受信割り込み処理を実行する前にはCANスリープ・モード遷移要求をキャンセルすることを推奨します。

図14 - 51 割り込みによる受信処理 (C0RGPTレジスタを使用する場合)

★




注 MUCビットとDNビットは別々にリードしないでください。

★

備考 保留されていたCANスリープ・モード遷移要求が実行されている場合がありますので、メッセージ・バッファおよび受信履歴・レジスタへのアクセスが可能であることを確かめるために、ポーリング・ルーチンの開始と終了時にはMBONビットを確認してください。その際にMBONビットがセット(1)されていた場合には、実行中の処理を中止し、MBONビットが再度セット(1)されたあとで処理を再実行してください。この様な理由により、受信割り込み処理を実行する前にはCANスリープ・モード遷移要求をキャンセルすることを推奨します。

図14 - 52 ソフトウェア・ポーリングによる受信処理

★




注 MUCビットとDNビットは別々にリードしないでください。

★

備考 保留されていたCANスリープ・モード遷移要求が実行されている場合がありますので、メッセージ・バッファおよび受信履歴・レジスタへのアクセスが可能であることを確かめるために、ポーリング・ルーチンの開始と終了時にはMBONビットを確認してください。その際にMBONビットがセット（1）されていた場合には、実行中の処理を中止し、MBONビットが再度セットされたあとで処理を再実行してください。

図14 - 53 CANスリープ・モード/CANストップ・モードの設定

★



注意 CANスリープ・モードの要求前に送信中断を行う場合は、図14 - 47 ~ 14 - 49に従って処理してください。

図14 - 54 CANスリープ・モード/CANストップ・モードの解除





図14 - 55 バスオフからのリカバリ処理 (ABT付き通常動作モード以外の場合)

★



★

注 バスオフ・リカバリ・シーケンス開始前に、RDYビットをクリアしてメッセージ・バッファの再初期化をする場合は、すべてのTRQビットをクリアしてください。

★

注意 バスオフ・リカバリ・シーケンス中にもう一度バスオフ・リカバリ・シーケンスを行うために、初期化モードから任意の動作モードへ遷移要求をしたとき、受信エラー・カウンタ (REC [6:0]) がクリアされます。したがって、もう一度バス上に11ビットの連続したレセシブ・ビットを128回検出する必要があります。

備考 OPMODE : 通常動作モード, ABT付き通常動作モード, 受信オンリー・モード, シングル・ショット・モード, セルフ・テスト・モード

★ 図14 - 56 バスオフからのリカバリ処理 (ABT付き通常動作モードの場合)




図14 - 57 通常シャット・ダウン処理




図14 - 58 強制シャット・ダウン処理




図14 - 59 エラー処理





図14 - 60 CPUスタンバイ処理 (CANスリープ・モードからの移行)

★




★

注意 CPUをスタンバイ・モードに設定する前に、CANスリープ・モードかどうかを確認してください。ただし、CANスリープ・モードかどうかを確認してから、CPUをスタンバイ・モードに設定するまでに、ウェイクアップによってCANスリープ・モードが解除されることがあります。

図14 - 61 CPUスタンバイ処理 (CANストップ・モードからの移行)

★



★

注 ウェイクアップ割り込み使用時

★

注意 CANストップ・モードは、C0CTRLレジスタのPSMODE [1:0]ビットを01Bに設定することでのみ解除が可能で、CANバスの変化によって解除されません。

第15章 割り込み / 例外処理機能

V850ES/FE2 は、割り込み処理用に専用の割り込みコントローラ (INTC) を内蔵しています。なお、割り込みをプログラムの実行とは別に独立して発生する事象とし、例外をプログラムの実行に依存して発生する事象とします。

V850ES/FE2 では、内蔵している周辺ハードウェアおよび外部からの各種割り込み要求信号を処理できます。さらに、TRAP 命令による例外処理の起動 (ソフトウェア例外) や、例外事象の発生 (不正命令コードのフェッチ) による例外処理の起動 (例外トラップ) が可能です。

表 15 - 1 に各製品のマスクابل割り込み要因の数を示します。

表 15 - 1 マスカブル割り込み要因数

製品名	マスクابل 割り込み要因数	マスクابل割り込み ^注
μ PD703230 μ PD703231 μ PD70F3231	43 要因	INTLVI ~ INTTWT

注 表 15 - 2 のマスクابل割り込みを参照してください。

15.1 特 徴

割り込み

- ・ノンマスクابل割り込み : 2 要因
- ・マスクابل割り込み : 外部 8 本, 内部 35 要因 (製品により要因数が異なります。)
- ・8 レベルのプログラマブル優先順位制御 (マスクابل割り込み)
- ・優先順位に従った割り込み多重処理制御
- ・個々のマスクابل割り込み要求に対するマスク指定
- ・外部割り込み要求のノイズ除去とエッジ検出および有効エッジ指定

例外

- ・ソフトウェア例外 : 32 要因
- ・例外トラップ : 2 要因 (不正命令コード例外, デバッグ・トラップ)

これらの割り込み / 例外要因を表 15 - 2 に示します。

表 15 - 2 割り込み要因一覧 (1/2)

種類	分類	DP 注1	名称	トリガ	発生コ ニット	例外コー ド	ハンドラ・ア ドレス	復帰 PC	割り込み制 御レジスタ
リセット	割り込み	-	RESET	RÉSET 端子入力 / 内部要因 からのリセット入力	RESET	0000H	00000000H	不定	-
ノンマス カブル	割り込み	-	NMI	NMI 端子有効エッジ入力	端子	0010H	00000010H	nextPC	-
		-	INTWDT2	WDT2 のオーバフロー	WDT2	0020H	00000020H	nextPC ^{注2}	-
ソフトウ エア例外	例外	-	TRAP0n ^{注3}	TRAP 命令	-	004nH ^{注3}	00000040H	nextPC	-
		-	TRAP1n ^{注3}	TRAP 命令	-	005nH ^{注3}	00000050H	nextPC	-
例外ト ラップ	例外	-	ILGOP/ DBG0	不正命令コード / DBTRAP 命令	-	0060H	00000060H	nextPC	-
マスク ブル	割り込み	0	INTLVI	低電圧検出	POCLVI	0080H	00000080H	nextPC	LVIIC
		1	INTP0	外部割り込み端子入力 エッジ検出 (INTP0)	端子	0090H	00000090H	nextPC	PIC0
		2	INTP1	外部割り込み端子入力 エッジ検出 (INTP1)	端子	00A0H	000000A0H	nextPC	PIC1
		3	INTP2	外部割り込み端子入力 エッジ検出 (INTP2)	端子	00B0H	000000B0H	nextPC	PIC2
		4	INTP3	外部割り込み端子入力 エッジ検出 (INTP3)	端子	00C0H	000000C0H	nextPC	PIC3
		5	INTP4	外部割り込み端子入力 エッジ検出 (INTP4)	端子	00D0H	000000D0H	nextPC	PIC4
		6	INTP5	外部割り込み端子入力 エッジ検出 (INTP5)	端子	00E0H	000000E0H	nextPC	PIC5
		7	INTP6	外部割り込み端子入力 エッジ検出 (INTP6)	端子	00F0H	000000F0H	nextPC	PIC6
		8	INTP7	外部割り込み端子入力 エッジ検出 (INTP7)	端子	0100H	00000100H	nextPC	PIC7
		9	INTTQ0OV	TMQ0 オーバフロー	TMQ0	0110H	00000110H	nextPC	TQ0OVIC
		10	INTTQ0CC0	TMQ0 キャプチャ 0 / コンペア 0 一致	TMQ0	0120H	00000120H	nextPC	TQ0CCIC0
		11	INTTQ0CC1	TMQ0 キャプチャ 1 / コンペア 1 一致	TMQ0	0130H	00000130H	nextPC	TQ0CCIC1
		12	INTTQ0CC2	TMQ0 キャプチャ 2 / コンペア 2 一致	TMQ0	0140H	00000140H	nextPC	TQ0CCIC2
		13	INTTQ0CC3	TMQ0 キャプチャ 3 / コンペア 3 一致	TMQ0	0150H	00000150H	nextPC	TQ0CCIC3
		14	INTTP0OV	TMP0 オーバフロー	TMP0	0160H	00000160H	nextPC	TP0OVIC
		15	INTTP0CC0	TMP0 キャプチャ 0 / コンペア 0 一致	TMP0	0170H	00000170H	nextPC	TP0CCIC0
		16	INTTP0CC1	TMP0 キャプチャ 1 / コンペア 1 一致	TMP0	0180H	00000180H	nextPC	TP0CCIC1
		17	INTTP1OV	TMP1 オーバフロー	TMP1	0190H	00000190H	nextPC	TP1OVIC
		18	INTTP1CC0	TMP1 キャプチャ 0 / コンペア 0 一致	TMP1	01A0H	000001AH	nextPC	TP1CCIC0
19	INTTP1CC1	TMP1 キャプチャ 1 / コンペア 1 一致	TMP1	01B0H	000001B0H	nextPC	TP1CCIC1		

注1. DP : デフォルト・プライオリティ

- ★ 2. INTWDT2 の場合の復帰については 15. 2. 3 (2) INTWDT2 信号の場合を参照してください。
- 3. n = 0H-FH

表 15 - 2 割り込み要因一覧 (2/2)

種 類	分 類	DP ^注	名 称	トリガ	発生コ ニット	例外コー ド	ハンドラ・ アドレス	復帰 PC	割り込み制 御レジスタ
マスク ブル	割り込み	20	INTTP2OV	TMP2 オーバフロー	TMP2	01C0H	000001C0H	nextPC	TP2OVIC
		21	INTTP2CC0	TMP2 キャプチャ 0/ コンペア 0 一致	TMP2	01D0H	000001D0H	nextPC	TP2CCIC0
		22	INTTP2CC1	TMP2 キャプチャ 1/ コンペア 1 一致	TMP2	01E0H	000001E0H	nextPC	TP2CCIC1
		23	INTTP3OV	TMP3 オーバフロー	TMP3	01F0H	000001F0H	nextPC	TP3OVIC
		24	INTTP3CC0	TMP3 キャプチャ 0/ コンペア 0 一致	TMP3	0200H	00000200H	nextPC	TP3CCIC0
		25	INTTP3CC1	TMP3 キャプチャ 1/ コンペア 1 一致	TMP3	0210H	00000210H	nextPC	TP3CCIC1
		26	INTTM0EQ0	TMM0 コンペア一致	TMM0	0220H	00000220H	nextPC	TM0EQIC0
		27	INTCB0R	CSIB0 受信完了 / エラー	CSIB0	0230H	00000230H	nextPC	CB0RIC
		28	INTCB0T	CSIB0 連続送信書き込み許 可	CSIB0	0240H	00000240H	nextPC	CB0TIC
		29	INTCB1R	CSIB1 受信完了 / エラー	CSIB1	0250H	00000250H	nextPC	CB1RIC
		30	INTCB1T	CSIB1 連続送信書き込み許 可	CSIB1	0260H	00000260H	nextPC	CB1TIC
		31	INTUA0R	UARTA0 受信完了 / エラー	UARTA0	0270H	00000270H	nextPC	UA0RIC
		32	INTUA0T	UARTA0 送信許可	UARTA0	0280H	00000280H	nextPC	UA0TIC
		33	INTUA1R	UARTA1 受信完了 / エラー	UARTA1	0290H	00000290H	nextPC	UA1RIC
		34	INTUA1T	UARTA1 送信許可	UARTA1	02A0H	000002A0H	nextPC	UA1TIC
		35	INTAD	A/D 変換終了	A/D	02B0H	000002B0H	nextPC	ADIC
		36	INTC0ERR	AFCAN0 エラー	AFCAN0	02C0H	000002C0H	nextPC	C0ERRIC
		37	INTC0WUP	AFCAN0 ウェイクアップ	AFCAN0	02D0H	000002D0H	nextPC	C0WUPIC
		38	INTC0REC	AFCAN0 受信完了	AFCAN0	02E0H	000002E0H	nextPC	C0RECIC
		39	INTC0TRX	AFCAN0 送信完了	AFCAN0	02F0H	000002F0H	nextPC	C0TRXIC
		40	INTKR	キーリターン割り込み要求	KR	0300H	00000300H	nextPC	KRIC
		41	INTWTI	時計タイマのインターバル	WT	0310H	00000310H	nextPC	WTIIC
42	INTWT	時計タイマの基準時間	WT	0320H	00000320H	nextPC	WTIC		

注 DP : ディフォルト・プライオリティ

備考1. ディフォルト・プライオリティ : 複数の同一優先順位レベルのマスクブル割り込み要求信号が同時に発生している場合に優先される順位です。0 が最高優先順位です。

復帰 PC : 割り込み処理起動時に, CPU の EIPC または FEPC にセーブされるプログラム・カウンタ (PC) のことです。なお, 次の命令実行中にノンマスクブル / マスクブル割り込みを受け付けた場合の復帰 PC は nextPC とはなりません (命令実行中に割り込みを受け付けると実行を中止し, 割り込み処理完了後に再実行されます)。

- ・ロード命令 (SLD.B, SLD.BU, SLD.H, SLD.HU, SLD.W)
- ・除算命令 (DIV, DIVH, DIVU, DIVHU)
- ・PREPARE, DISPOSE 命令 (スタック・ポインタの更新前に割り込みが発生した場合のみ)

nextPC : 割り込み / 例外処理後に処理を開始する PC 値です。

2. 不正命令コード例外時の不正命令の実行アドレスは, (復帰 PC - 4) で求められます。

15.2 ノンマスクابل割り込み

15.2.1 ノンマスクابل割り込み要求信号

ノンマスクابل割り込み要求信号は、CPU が割り込み禁止 (DI) 状態でも無条件に受け付けられます。また、割り込み優先順位の対象にならず、すべての割り込み要求信号に対して最優先されます。

この製品のノンマスクابل割り込み要求信号には、次の 2 つがあります。

- ・ NMI 端子入力 (NMI)
- ・ ウォッチドッグ・タイマのオーバフローによるノンマスクابل割り込み要求信号 (INTWDT2)

NMI 端子の有効エッジは、“立ち上がりエッジ”、“立ち下がりエッジ”、“両エッジ”、“エッジ検出なし”の 4 種類から選択できます。

- ★ NMI 端子は PMC0 レジスタの PMC02 ビットを 1 にセットし、INTF0、INTR0 レジスタの INTF02 ビット、INTR02 ビットを任意の値に設定し希望する有効エッジを指定することによりその機能が有効となります。

ウォッチドッグ・タイマ 2 のオーバフローによるノンマスクابل割り込み要求信号 (INTWDT2) は WDTM2 レジスタの WDM21、WDM20 ビットを “01” と設定することで機能します。

複数のノンマスクابل割り込み要求信号が重なって発生した場合は、次の優先順位に従って順位の高い処理が実行されます (優先順位の低い割り込み要求信号は無視されます)。

INTWDT2 > NMI

なお、NMI 処理中に、新たに NMI、INTWDT2 要求信号が発生した場合は次のような処理を行います。

(1) NMI 処理中に、新たに NMI 要求信号が発生した場合

PSW の NP ビットの値によらず、新たな NMI 要求信号は保留されます。保留された NMI 要求信号は、現在実行中の NMI 処理終了後 (RETI 命令実行後) に受け付けられます。

(2) NMI 処理中に、新たに INTWDT2 要求信号が発生した場合

NMI 処理中に PSW の NP ビットがセット (1) されたままであれば、新たな INTWDT2 要求信号は保留されます。保留された INTWDT2 要求信号は、現在実行中の NMI 処理終了後 (RETI 命令実行後) に受け付けられます。

NMI 処理中に PSW の NP ビットをクリア (0) すれば、新たに発生した INTWDT2 要求信号が実行されます (NMI 処理は中断されます)。

注意 ノンマスクابل割り込み要求信号が発生した場合、PC、PSW の値は NMI 時状態退避レジスタ (FEPC、FEPSW) に退避されますが、このとき RETI 命令によって復帰できるのは NMI 信号だけです。INTWDT2 信号の場合は RETI 命令による復帰はできないため、割り込み処理終了後にシステム・リセットを行ってください。

図 15 - 1 ノンマスカブル割り込み要求信号の受け付け動作 (1/2)





図 15 - 1 ノンマスクابل割り込み要求信号の受け付け動作 (2/2)



15.2.2 動作

ノンマスクブル割り込み要求信号が発生した場合、CPU は次の処理を行い、ハンドラ・ルーチンへ制御を移します。

復帰 PC を FEPC に退避します。

現在の PSW を FEPSW に退避します。


ECR の上位ハーフワード (FECC) に例外コード (0010H, 0020H) を書き込みます。

PSW の NP, ID ビットをセットし、EP ビットをクリアします。

PC にノンマスクブル割り込みに対するハンドラ・アドレス (00000010H, 00000020H) をセットし、制御を移します。

ノンマスクブル割り込みの処理形態を図 15 - 2 に示します。

図 15 - 2 ノンマスクブル割り込みの処理形態



15.2.3 復 帰

(1) NMI 入力の場合

NMI 処理からの復帰は、RETI 命令により行います。


RETI 命令の実行により、CPU は次の処理を行い復帰 PC のアドレスへの制御を移します。

PSW の EP ビットが 0 かつ PSW の NP ビットが 1 なので、FEPC、FEPSW から復帰 PC、PSW を取り出します。

取り出した復帰 PC のアドレス、PSW の状態に制御を移します。

RETI 命令の処理形態を図 15 - 3に示します。

図 15 - 3 RETI 命令の処理形態




(2) INTWDT2 信号の場合

RETI 命令による復帰は、できません。割り込み処理後に、システム・リセットを行ってください。

★

図 15 - 4 ソフトウェア・リセット処理



15.2.4 NP フラグ

NP フラグは、ノンマスカブル割り込みの処理中であることを示すステータス・フラグです。

ノンマスカブル割り込み要求信号を受け付けるとセットされ、以降のノンマスカブル割り込み要求が保留されます。

リセット時：00000020H

	31	8	7	6	5	4	3	2	1	0				
PSW	0						NP	EP	ID	SAT	CY	OV	S	Z

NP	ノンマスカブル割り込み処理状態
0	ノンマスカブル割り込み処理中でない
1	ノンマスカブル割り込み処理中

15.2.5 NMI 端子のノイズ除去

NMI 端子はアナログ・ディレイによるノイズ除去回路を内蔵しています。したがって、NMI 端子への入力レベルを一定時間以上維持しなければ、エッジとして検出できません。また、エッジの検出は一定時間後になります。

なお、NMI 端子はソフトウェア STOP モードの解除に使用できます。ソフトウェア STOP モードでは、内部システム・クロックは停止しているため、システム・クロックを使用したノイズ除去を行っていません。

15.2.6 NMI 端子のエッジ検出機能

NMI 端子の有効エッジは、“立ち上がりエッジ”、“立ち下がりエッジ”、“両エッジ”、“エッジ検出なし”の 4 種類から選択できます。

INTR0, INTF0 レジスタで NMI 端子の有効エッジを指定します。

- ★ リセット後の NMI 端子は PMC0 レジスタの PMC02 ビットを 1 にセットし、INTF0, INTR0 レジスタの INTF02 ビット, INTR02 ビットを任意の値に設定し希望する有効エッジを指定することによりその機能が有効となります。P00/NMI 端子を入出力ポートとして使用する場合は、NMI 端子の有効エッジを“エッジ検出なし”に設定してください。

(1) 外部割り込み立ち下がりエッジ指定レジスタ 0 (INTF0)

ビット 2 で NMI の立ち下がりエッジ検出を指定する 8 ビットのレジスタです。

8/1 ビット単位でリード/ライト可能です。

注意 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF0n ビット = INTR0n ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H R/W アドレス : FFFFFFFC00H

	7	6	5	4	3	2	1	0
INTF0	0	INTF06	INTF05	INTF04	INTF03	INTF02	0	0

備考 有効エッジの指定については表 15 - 3を参照してください。

(2) 外部割り込み立ち上がりエッジ指定レジスタ 0 (INTR0)

ビット 2 で NMI 端子の立ち上がりエッジ検出を指定する 8 ビットのレジスタです。

8/1 ビット単位でリード/ライト可能です。

注意 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF0n ビット = INTR0n ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H R/W アドレス : FFFFFFFC20H

	7	6	5	4	3	2	1	0
INTR0	0	INTR06	INTR05	INTR04	INTR03	INTR02	0	0

備考 有効エッジの指定については表 15 - 3を参照してください。

表 15 - 3 NMI の有効エッジの指定

INTF02 ビット	INTR02 ビット	NMI 有効エッジの指定
0	0	エッジ検出なし
0	1	立ち上がりエッジ
1	0	立ち下がりエッジ
1	1	両エッジ

15.3 マスカブル割り込み

マスカブル割り込み要求信号は、割り込み制御レジスタにより、割り込み受け付けをマスクできる割り込み要求信号で、82 種類の割り込み要因があります。

複数のマスカブル割り込み要求信号が同時に発生した場合は、デフォルト優先順位により、その優先順位が決定します。また、デフォルト優先順位とは別に、割り込み制御レジスタによって、8 レベルの割り込み優先順位を設定できます（プログラマブル優先順位制御）。

割り込み要求信号が受け付けられると割り込み禁止（DI）状態になり、以後のマスカブル割り込み要求信号の受け付けを禁止します。

割り込み処理ルーチン内で EI 命令を実行すると割り込み許可（EI）状態となり、受け付け中の割り込み要求信号の優先順位レベル（割り込み制御レジスタで指定）よりも高い優先順位の割り込み要求信号の受け付けを許可します。同一レベル同士のネスティングはできません。

ただし、多重割り込みを許可するときは、EI 命令を実行する前に EIPC, EIPSW をメモリ、またはレジスタに退避し、RETI 命令を実行する前に DI を行って、EIPC, EIPSW を元の値に復帰してください。

15.3.1 動作

マスカブル割り込みが発生した場合、CPU は次の処理を行い、ハンドラ・ルーチンへ制御を移します。

復帰 PC を EIPC に退避します。

現在の PSW を EIPSW に退避します。

ECR の下位ハーフワード（EICC）に例外コードを書き込みます。


PSW の ID ビットをセットし、EP ビットをクリアします。

PC に各割り込みに対するハンドラ・アドレスをセットし、制御を移します。

なお、INTC でマスクされているマスカブル割り込み要求信号と、ほかの割り込み処理中（PSW.NP = 1 または PSW.ID = 1）に発生したマスカブル割り込み要求信号は、INTC 内部で保留されます。この場合、マスクを解除するか、または RETI 命令、LDSR 命令を使用して PSW.NP = 0 かつ PSW.ID = 0 にすると、保留していたマスカブル割り込み要求信号の優先順位に従い、新たなマスカブル割り込み処理が開始されます。

マスカブル割り込みの処理形態を次に示します。

図 15 - 5 マスカブル割り込みの処理形態



15.3.2 復 帰

マスクブル割り込み処理からの復帰は、RETI 命令により行います。


RETI 命令の実行により、CPU は次の処理を行い復帰 PC のアドレスへ制御を移します。

PSW の EP ビットが 0 かつ PSW の NP ビットが 0 なので、EIPC, EIPSW から復帰 PC, PSW を取り出します。

取り出した復帰 PC のアドレス、PSW の状態に制御を移します。

RETI 命令の処理形態を 図 15 - 6 に示します。

図 15 - 6 RETI 命令の処理形態



注 ISPR レジスタについては、15.3.6 インサーブス・プライオリティ・レジスタ (ISPR) を参照してください。

注意 マスクブル割り込み処理中に LDSR 命令により PSW.EP ビット、PSW.NP ビットを変更した場合は、RETI 命令による復帰時に PC と PSW を正常にリストアするために、RETI 命令の直前で、LDSR 命令を使用して PSW.EP = 0 かつ PSW.NP = 0 に戻しておく必要があります。

備考 CPU は実線のフローで処理します。

15.3.3 マスカブル割り込みの優先順位

INTC は、割り込み処理中にさらに別の割り込みを受け付ける多重割り込みの処理を行います。多重割り込みは、優先順位によって制御できます。

優先順位制御には、デフォルト優先順位による制御と、割り込み制御レジスタ (xxICn) の割り込み優先順位指定ビット (xxPRn) によるプログラマブル優先順位制御があります。デフォルト優先順位制御は、xxPRn ビットによる複数の同一優先順位レベルの割り込みが同時に発生している場合、各割り込み要求信号にあらかじめ割り付けてある優先順位 (デフォルト優先順位) に従って割り込みを処理します (表 15 - 2 **割り込み要因一覧**参照)。プログラマブル優先順位制御は、各割り込み要求信号を優先順位指定フラグの設定によって 8 レベルに分けます。

なお、割り込み要求信号を受け付けると PSW の ID フラグが自動的にセット (1) されるので、多重割り込みを使用する場合は、割り込み処理プログラム中で EI 命令を実行するなどして ID フラグをクリア (0) し、割り込み許可状態にしてください。

備考 xx : 各周辺ユニット識別名称 (表 15 - 4 **割り込み制御レジスタ (xxICn)** 参照)

n : 周辺ユニット番号 (表 15 - 4 **割り込み制御レジスタ (xxICn)** 参照)

図 15 - 7 割り込み処理中にほかの割り込み要求信号が発生した場合の処理例 (1/2)




図 15 - 7 割り込み処理中にほかの割り込み要求信号が発生した場合の処理例 (2/2)





図 15 - 8 同時発生した割り込み要求信号の処理例



15.3.4 割り込み制御レジスタ (xxICn)

割り込み要求信号 (マスカブル割り込み) ごとに割り当てられ, 各割り込みに対する制御条件を設定します。

8/1 ビット単位でリード/ライト可能です。

リセットにより 47H になります。

注意 xxICn レジスタの xxIFn ビットを読み出す場合は, 割り込み禁止 (DI) 状態で行ってください。割り込み許可 (EI) 状態で xxIFn ビットを読み出すと, 割り込みの受け付けとビットの読み出しのタイミングが競合した場合に, 正常な値が読み出せないことがあります。

リセット時 : 47H R/W アドレス : FFFFF110H ~ FFFFF1B2H

	7	6	5	4	3	2	1	0
xxICn	xxIFn	xxMKn	0	0	0	xxPRn2	xxPRn1	xxPRn0

xxIFn	割り込み要求フラグ ^注
0	割り込み要求信号なし
1	割り込み要求信号あり

xxMKn	割り込みマスク・フラグ
0	割り込み処理を許可
1	割り込み処理を禁止 (保留)

xxPRn2	xxPRn1	xxPRn0	割り込み優先順位指定ビット
0	0	0	レベル 0 (最高位) を指定
0	0	1	レベル 1 を指定
0	1	0	レベル 2 を指定
0	1	1	レベル 3 を指定
1	0	0	レベル 4 を指定
1	0	1	レベル 5 を指定
1	1	0	レベル 6 を指定
1	1	1	レベル 7 (最低位) を指定

注 割り込み要求が受け付けられるとハードウェアにより自動的にリセットされます。

備考 xx : 各周辺ユニット識別名称 (表 15-4 割り込み制御レジスタ (xxICn) 参照)

n : 周辺ユニット番号 (表 15-4 割り込み制御レジスタ (xxICn) 参照)

各割り込み制御レジスタのアドレスとビットを次に示します。

表 15 - 4 割り込み制御レジスタ (xxICn)

アドレス	レジスタ	ビット							
		7	6	5	4	3	2	1	0
FFFFF110H	LVIIIC	LVIIIF	LVIIIMK	0	0	0	LVIIIPR2	LVIIIPR1	LVIIIPR0
FFFFF112H	PIC0	PIF0	PMK0	0	0	0	PPR02	PPR01	PPR00
FFFFF114H	PIC1	PIF1	PMK1	0	0	0	PPR12	PPR11	PPR10
FFFFF116H	PIC2	PIF2	PMK2	0	0	0	PPR22	PPR21	PPR20
FFFFF118H	PIC3	PIF3	PMK3	0	0	0	PPR32	PPR31	PPR30
FFFFF11AH	PIC4	PIF4	PMK4	0	0	0	PPR42	PPR41	PPR40
FFFFF11CH	PIC5	PIF5	PMK5	0	0	0	PPR52	PPR51	PPR50
FFFFF11EH	PIC6	PIF6	PMK6	0	0	0	PPR62	PPR61	PPR60
FFFFF120H	PIC7	PIF7	PMK7	0	0	0	PPR72	PPR71	PPR70
FFFFF122H	TQ0OVIC	TQ0OVIF	TQ0OVMK	0	0	0	TQ0OVPR2	TQ0OVPR1	TQ0OVPR0
FFFFF124H	TQ0CCIC0	TQ0CCIF0	TQ0CCMK0	0	0	0	TQ0CCPR2	TQ0CCPR1	TQ0CCPR0
FFFFF126H	TQ0CCIC1	TQ0CCIF1	TQ0CCMK1	0	0	0	TQ0CCPR12	TQ0CCPR11	TQ0CCPR10
FFFFF128H	TQ0CCIC2	TQ0CCIF2	TQ0CCMK2	0	0	0	TQ0CCPR22	TQ0CCPR21	TQ0CCPR20
FFFFF12AH	TQ0CCIC3	TQ0CCIF3	TQ0CCMK3	0	0	0	TQ0CCPR32	TQ0CCPR31	TQ0CCPR30
FFFFF12CH	TP0OVIC	TP0OVIF	TP0OVMK	0	0	0	TP0OVPR2	TP0OVPR1	TP0OVPR0
FFFFF12EH	TP0CCIC0	TP0CCIF0	TP0CCMK0	0	0	0	TP0CCPR2	TP0CCPR1	TP0CCPR0
FFFFF130H	TP0CCIC1	TP0CCIF1	TP0CCMK1	0	0	0	TP0CCPR12	TP0CCPR11	TP0CCPR10
FFFFF132H	TP1OVIC	TP1OVIF	TP1OVMK	0	0	0	TP1OVPR2	TP1OVPR1	TP1OVPR0
FFFFF134H	TP1CCIC0	TP1CCIF0	TP1CCMK0	0	0	0	TP1CCPR2	TP1CCPR1	TP1CCPR0
FFFFF136H	TP1CCIC1	TP1CCIF1	TP1CCMK1	0	0	0	TP1CCPR12	TP1CCPR11	TP1CCPR10
FFFFF138H	TP2OVIC	TP2OVIF	TP2OVMK	0	0	0	TP2OVPR2	TP2OVPR1	TP2OVPR0
FFFFF13AH	TP2CCIC0	TP2CCIF0	TP2CCMK0	0	0	0	TP2CCPR2	TP2CCPR1	TP2CCPR0
FFFFF13CH	TP2CCIC1	TP2CCIF1	TP2CCMK1	0	0	0	TP2CCPR12	TP2CCPR11	TP2CCPR10
FFFFF13EH	TP3OVIC	TP3OVIF	TP3OVMK	0	0	0	TP3OVPR2	TP3OVPR1	TP3OVPR0
FFFFF140H	TP3CCIC0	TP3CCIF0	TP3CCMK0	0	0	0	TP3CCPR2	TP3CCPR1	TP3CCPR0
FFFFF142H	TP3CCIC1	TP3CCIF1	TP3CCMK1	0	0	0	TP3CCPR12	TP3CCPR11	TP3CCPR10
FFFFF144H	TM0EQIC0	TM0EQIF0	TM0EQMK0	0	0	0	TM0EQPR2	TM0EQPR1	TM0EQPR0
FFFFF146H	CB0RIC	CB0RIF	CB0RMK	0	0	0	CB0RPR2	CB0RPR1	CB0RPR0
FFFFF148H	CB0TIC	CB0TIF	CB0TMK	0	0	0	CB0TPR2	CB0TPR1	CB0TPR0
FFFFF14AH	CB1RIC	CB1RIF	CB1RMK	0	0	0	CB1RPR2	CB1RPR1	CB1RPR0
FFFFF14CH	CB1TIC	CB1TIF	CB1TMK	0	0	0	CB1TPR2	CB1TPR1	CB1TPR0
FFFFF14EH	UA0RIC	UA0RIF	UA0RMK	0	0	0	UA0RPR2	UA0RPR1	UA0RPR0
FFFFF150H	UA0TIC	UA0TIF	UA0TMK	0	0	0	UA0TPR2	UA0TPR1	UA0TPR0
FFFFF152H	UA1RIC	UA1RIF	UA1RMK	0	0	0	UA1RPR2	UA1RPR1	UA1RPR0
FFFFF154H	UA1TIC	UA1TIF	UA1TMK	0	0	0	UA1TPR2	UA1TPR1	UA1TPR0
FFFFF156H	ADIC	ADIF	ADMK	0	0	0	ADPR2	ADPR1	ADPR0
FFFFF158H	COERRIC	COERRIF	COERRMK	0	0	0	COERRPR2	COERRPR1	COERRPR0
FFFFF15AH	COWUPIC	COWUPIF	COWUPMK	0	0	0	COWUPPR2	COWUPPR1	COWUPPR0
FFFFF15CH	CORECIC	CORECIF	CORECMK	0	0	0	CORECPR2	CORECPR1	CORECPR0
FFFFF15EH	C0TRXIC	C0TRXIF	C0TRXMK	0	0	0	C0TRXPR2	C0TRXPR1	C0TRXPR0
FFFFF160H	KRIC	KRIF	KRMK	0	0	0	KRPR2	KRPR1	KRPR0
FFFFF162H	WTIIC	WTIIF	WTIMK	0	0	0	WTIPR2	WTIPR1	WTIPR0
FFFFF164H	WTIC	WTIF	WTMK	0	0	0	WTPR2	WTPR1	WTPR0

15.3.5 割り込みマスク・レジスタ 0-2 (IMR0-IMR2)

マスカブル割り込みに対する割り込みマスク状態を設定します。IMR0-IMR2 レジスタの xxMKn ビットと xxICn レジスタの xxMKn ビットは、それぞれ連結しています。

IMRm レジスタは、16 ビット単位でリード/ライト可能です (m = 0-2)。

IMRm レジスタの上位 8 ビットを IMRmH レジスタ、下位 8 ビットを IMRmL レジスタとした場合は、8/1 ビット単位でリード/ライト可能です (m = 0-2)。

リセットにより FFFFH になります。

IMR2 レジスタのビット 15-ビット 11 は 1 に固定です。変更した場合の動作は保証できません。

リセットにより FFH になります。

注意 デバイス・ファイルでは、xxICn レジスタの xxMKn ビットを予約語として定義しています。したがって、xxMKn ビットの名称でビット操作を行うと、IMRm レジスタではなく xxICn レジスタを書き換えます (結果として IMRm レジスタも書き換わります)。

リセット時: FFFFH R/W アドレス: FFFF104H

	15	14	13	12	11	10	9	8
IMR2	1 ^注	1 ^注	1 ^注	1 ^注	1 ^注	WTMK	WTIMK	KRMK
	7	6	5	4	3	2	1	0
	COTRXMK	CORECMK	COWUPMK	COERRMK	ADMK	UA1TMK	UA1RMK	UA0TMK

リセット時: FFFFH R/W アドレス: FFFF102H

	15	14	13	12	11	10	9	8
IMR1	UA0RMK	CB1TMK	CB1RMK	CB0TMK	CB0RMK	TM0EQMK0	TP3CCMK1	TP3CCMK0
	7	6	5	4	3	2	1	0
	TP3OVMK	TP2CCMK1	TP2CCMK0	TP2OVMK	TP1CCMK1	TP1CCMK0	TP1OVMK	TP0CCMK1

リセット時: FFFFH R/W アドレス: FFFF100H

	15	14	13	12	11	10	9	8
IMR0	TP0CCMK0	TP0OVMK	TQ0CCMK3	TQ0CCMK2	TQ0CCMK1	TQ0CCMK0	TQ0OVMK	PMK7
	7	6	5	4	3	2	1	0
	PMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

xxMKn	割り込みマスク・フラグの設定
0	割り込み処理を許可
1	割り込み処理を禁止

注 IMR2 のビット 15-11 は必ず “1” を設定してください。

備考 xx : 各周辺ユニット識別名称 (表 15-4 割り込み制御レジスタ (xxICn) 参照)

n : 周辺ユニット番号 (表 15-4 割り込み制御レジスタ (xxICn) 参照)

15.3.6 インサース・プライオリティ・レジスタ (ISPR)

受け付け中のマスカブル割り込みの優先順位レベルを保持します。割り込み要求信号が受け付けられると、その割り込み要求信号の優先順位レベルに対応するビットがセット (1) され、サービス中保持されます。

RETI 命令の実行時、ISPR レジスタ内でセット (1) されているビットのうち、最も優先順位の高い割り込み要求信号に対応するビットがハードウェアにより自動的にリセット (0) されます。ただし、ノンマスカブルの割り込み処理や例外処理からの復帰の場合はリセット (0) されません。

8/1 ビット単位でリードのみ可能です。

リセットにより 00H になります。

注意 割り込み許可 (EI) 状態において、ISPR レジスタをリード中に割り込みを受け付けた場合、その割り込み受け付けによるビットがセット (1) されたあとの ISPR レジスタ値がリードされることがあります。割り込み受け付け前の ISPR レジスタの値を確実にリードしたい場合は、割り込み禁止 (DI) 状態でリードしてください。

リセット時 : 00H	R	アドレス : FFFFF1FAH						
	7	6	5	4	3	2	1	0
ISPR	ISPR7	ISPR7	ISPR5	ISPR4	ISPR3	ISPR2	ISPR1	ISPR0
ISPR _n	受け付け中の割り込みの優先順位							
0	優先順位 n の割り込み要求信号を受け付けていない							
1	優先順位 n の割り込み要求信号を受け付け中							
備考 n : 0-7 (優先順位のレベル)								

15.3.7 ID フラグ

マスクブル割り込みの動作状態を制御し、割り込み要求信号受け付けの許可 / 禁止制御情報を記憶します。
割り込み禁止フラグ (ID) は、PSW に割り付けられています。

リセット時 : 00000020H

	31		8	7	6	5	4	3	2	1	0	
PSW	0				NP	EP	ID	SAT	CY	OV	S	Z

ID	マスクブル割り込み処理の指定 [※]
0	マスクブル割り込み要求信号の受け付けを許可
1	マスクブル割り込み要求信号の受け付けを禁止

注 割り込み禁止フラグ (ID) の機能

DI 命令でセット (1), EI 命令でリセット (0) されます。また, RETI 命令および PSW への LDSR 命令により値が書き換えられます。

ノンマスクブル割り込み要求信号および例外は, このフラグの状態に関係なく受け付けられます。また, マスクブル割り込み要求信号を受け付けると, ID フラグはハードウェアで自動的にセット (1) されます。

受け付け禁止期間中 (ID = 1) に発生した割り込み要求信号は, xxiCn の xxiFn ビットがセット (1) され, ID フラグがリセット (0) されると受け付けられます。

15.3.8 ウォッチドッグ・タイマ・モード・レジスタ 2 (WDTM2)

- ★ 8ビット単位でリード/ライト可能です (詳細は第 10 章 ウォッチドッグ・タイマ 2 機能参照)。
リセットにより 67H になります。

リセット時 : 67H R/W アドレス : FFFFF6D0H

	7	6	5	4	3	2	1	0
WDTM2	0	WDM21	WDM20	WDCS24	WDCS23	WDCS22	WDCS21	WDCS20

WDM21	WDM20	ウォッチドッグ・タイマの動作モードの選択
0	0	動作停止
0	1	ノンマスクブル割り込み要求モード
1	x	リセット・モード (初期値)

備考 WDCS24-WDCS20 ビットについては第 10 章 ウォッチドッグ・タイマ 2 機能を参照してください。

15.3.9 INTP0-INTP7 端子のノイズ除去

INTP0-INTP7 端子はアナログ・ディレイによるノイズ除去回路を内蔵しています。したがって, 各端子への入力レベルを一定時間以上維持しなければ, エッジとして検出できません。また, エッジの検出は一定時間後になります。

また, INTP3 端子はアナログ・ディレイによるノイズ除去とデジタル・ノイズ除去を選択できます。

15.3.10 INTP0-INTP7 端子のエッジ検出機能

INTP0-INTP7 端子の有効エッジは、次の 4 種類から端子ごとに選択できます。

- ・立ち上がりエッジ
- ・立ち下がりエッジ
- ・両エッジ
- ・エッジ検出なし

(1) 外部割り込み立ち下がりエッジ指定レジスタ 0 (INTF0)

ビット 2 でノンマスカブル割り込み端子 (NMI), ビット 3-6 で外部割り込み端子 (INTP0-INTP3) の立ち下がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

注意 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF0n ビット = INTR0n ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H R/W アドレス : FFFFFFFC00H

	7	6	5	4	3	2	1	0
INTF0	0	INTF06	INTF05	INTF04	INTF03	INTF02	0	0

備考 有効エッジの指定については表 15 - 5を参照してください。

(2) 外部割り込み立ち上がりエッジ指定レジスタ 0 (INTR0)

ビット 2 でノンマスカブル割り込み端子 (NMI) ビット 3-6 で外部割り込み端子 (INTP0-INTP3) の立ち上がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

注意 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF0n ビット = INTR0n ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H R/W アドレス : FFFFFFFC20H

	7	6	5	4	3	2	1	0
INTR0	0	INTR06	INTR05	INTR04	INTR03	INTR02	0	0

備考 有効エッジの指定については表 15 - 5を参照してください。

表 15 - 5 有効エッジの指定 (INTF0n, INTR0n)

INTF0n ビット	INTR0n ビット	有効エッジの指定 (n = 2-6)
0	0	エッジ検出なし
0	1	立ち上がりエッジ
1	0	立ち下がりエッジ
1	1	両エッジ

備考 n = 2 : NMI 端子の制御
 n = 3 : INTP0 端子の制御
 n = 4 : INTP1 端子の制御
 n = 5 : INTP2 端子の制御
 n = 6 : INTP3 端子の制御

注意 NMI, INTP0-INTP3 として使用しない場合、INTF0n, INTR0n ビットは必ず“00”に設定してください。

(3) 外部割り込み立ち下がりエッジ指定レジスタ 3L (INTF3L)

ビット 1 で外部割り込み端子 (INTP7) の立ち下がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード / ライト可能です。

リセットにより 00H になります。

注意 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF31 ビット = INTR31 ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H	R/W		アドレス : FFFF0C06H					
	7	6	5	4	3	2	1	0
INTF3L	0	0	0	0	0	0	INTF31	0

備考 有効エッジの指定については表 15 - 6を参照してください。

(4) 外部割り込み立ち上がりエッジ指定レジスタ 3L (INTR3L)

ビット 1 で外部割り込み端子 (INTP7) の立ち上がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード / ライト可能です。

リセットにより 00H になります。

注意 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF31 ビット = INTR31 ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H R/W アドレス : FFFFFFFC26H

	7	6	5	4	3	2	1	0
INTR3L	0	0	0	0	0	0	INTR31	0

備考 有効エッジの指定については表 15 - 6を参照してください。

表 15 - 6 有効エッジの指定 (INTF31, INTR31)

INTF31 ビット	INTR31 ビット	有効エッジの指定
0	0	エッジ検出なし
0	1	立ち上がりエッジ
1	0	立ち下がりエッジ
1	1	両エッジ

備考 INTF31, INTR31 : INTP7 端子の制御

注意 INTP7 として使用しない場合、INTF31, INTR31 ビットは必ず “00” に設定してください。

(5) 外部割り込み立ち下がりエッジ指定レジスタ 9H (INTF9H)

ビット 5-7 で外部割り込み端子 (INTP4-INTP6) の外部割り込み端子の立ち下がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

- ★ **注意** 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF3n ビット = INTR3n ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H R/W アドレス : FFFF9C13H

7	6	5	4	3	2	1	0
INTF915	INTF914	INTF913	0	0	0	0	0

備考 有効エッジの指定については表 15 - 7を参照してください。

(6) 外部割り込み立ち上がりエッジ指定レジスタ 9H (INTR9H)

ビット 5-7 で外部割り込み端子 (INTP4-INTP6) の外部割り込み端子の立ち上がりエッジ検出を指定する 8 ビットのレジスタです。8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

- ★ **注意** 外部割り込み機能 (兼用機能) からポート機能に切り替える際、エッジ検出を行う可能性があるため、INTF3n ビット = INTR3n ビット = 0 に設定したあとにポート・モードに設定してください。

リセット時 : 00H R/W アドレス : FFFF9C33H

7	6	5	4	3	2	1	0
INTR915	INTR914	INTR913	0	0	0	0	0

備考 有効エッジの指定については表 15 - 7を参照してください。

表 15 - 7 有効エッジの指定 (INTF9n, INTR9n)

INTF9n ビット	INTR9n ビット	有効エッジの指定 (n = 13-15)
0	0	エッジ検出なし
0	1	立ち上がりエッジ
1	0	立ち下がりエッジ
1	1	両エッジ

備考 n = 13 : INTP4 端子の制御
 n = 14 : INTP5 端子の制御
 n = 15 : INTP6 端子の制御

注意 INTP4-INTP6 として使用しない場合、INTF9n, INTR9n ビットは必ず“00”に設定してください。

(7) ノイズ除去制御レジスタ (NFC)

INTP3 端子はデジタル・ノイズ除去を選択することが可能で、NFC レジスタにてノイズ除去の設定を選択します。

デジタル・ノイズ除去を選択した場合、デジタル・サンプリングを行うサンプリング・クロックを、 $f_{xx}/64$ 、 $f_{xx}/128$ 、 $f_{xx}/256$ 、 $f_{xx}/512$ 、 $f_{xx}/1024$ 、 f_{xt} の中から選択できます。なおサンプリングの回数は 2/3 回で選択可能で

- ★ デジタル・ノイズ除去を選択した場合、スタンバイ・モード時にサンプリングを行うクロックを停止すると、そのスタンバイ・モードの解除に INTP3 の割り込み要求信号を使用できません。

サンプリング・クロックに f_{xt} を使用した場合は、サブクロック動作モード中および IDLE1/IDLE2/ソフトウェア STOP/サブ IDLE モードの解除に INTP3 の割り込み要求信号を使用できます。

8/1 ビット単位でリード/ライト可能です。

リセットにより 00H になります。

- ★ **注意** サンプリング・クロック変更後、デジタル・ノイズ除去回路が初期化されるのに、サンプリング・クロック \times NFSTS ビットで設定された回数かかります。そのため、サンプリング・クロックを変更してからサンプリング・クロック \times NFSTS ビットで設定された回数の中に、INTP3 の有効エッジが入力されると割り込み要求信号が発生する可能性があります。したがって、割り込み機能を使用する場合は、次の点を注意してください。

- ・割り込み機能使用時は、サンプリング・クロック \times NFSTS ビットで設定された回数経過後、割り込み要求フラグ (PIC3 のビット 7) をクリアしてから割り込みを許可してください。

リセット時 : 00H R/W アドレス : FFFFF318H

	7	6	5	4	3	2	1	0
NFC	NFEN	NFSTS	0	0	0	NFC2	NFC1	NFC0

NFEN	INTP3 端子のノイズ除去の設定
0	アナログ・ノイズ除去を行う
1	デジタル・ノイズ除去を行う

NFSTS	デジタル・ノイズ除去のサンプリング回数の設定
0	サンプリング回数 = 2 回
1	サンプリング回数 = 3 回

NFC2	NFC1	NFC0	デジタル・サンプリングを行うクロック
0	0	0	$f_{xx}/64$
0	0	1	$f_{xx}/128$
0	1	0	$f_{xx}/256$
0	1	1	$f_{xx}/512$
1	0	0	$f_{xx}/1024$
1	0	1	f_{XT} (サブクロック)
上記以外			設定禁止

- 備考1. 3回サンプリングするため、確実に除去するノイズ幅はサンプリング・クロック×2となります。
2. サンプリング・クロック×2より短いノイズがあっても、サンプリング・クロックに同期したノイズが入力された場合には、割り込み要求信号が発生します。

15.4 ソフトウェア例外

ソフトウェア例外は、CPU の TRAP 命令の実行により発生する例外で、常に受け付け可能です。

15.4.1 動作

ソフトウェア例外が発生した場合、CPU は次の処理を行い、ハンドラ・ルーチンへ制御を移します。

復帰 PC を EIPC に退避します。

現在の PSW を EIPSW に退避します。


ECR (割り込み要因) の下位 16 ビット (EICC) に例外コードを書き込みます。

PSW の EP, ID ビットをセットします。

PC にソフトウェア例外に対するハンドラ・アドレス (00000040H または 00000050H) をセットし、制御を移します。

ソフトウェア例外の処理形態を、**図 15-9** に示します。

図 15-9 ソフトウェア例外の処理形態



ハンドラ・アドレスは、TRAP 命令のオペランド (vector) によって決まります。vector が 0-0FH の場合は 00000040H となり、10-1FH の場合は 00000050H となります。

15.4.2 復 帰

ソフトウェア例外処理からの復帰は、RETI 命令により行います。


RETI 命令の実行により、CPU は次の処理を行い復帰 PC のアドレスへ制御を移します。

PSW の EP ビットは 1 なので、EIPC, EIPSW から復帰 PC, PSW を取り出します。

取り出した復帰 PC のアドレス、PSW の状態に制御を移します。

RETI 命令の処理形態を図 15 - 10 に示します。

図 15 - 10 RETI 命令の処理形態



15.4.3 EP フラグ

EP フラグは、PSW のビット 6 です。EP フラグは例外処理中であることを示すステータス・フラグです。例外の発生でセットされます。

リセット時 : 00000020H

	31		8	7	6	5	4	3	2	1	0	
PSW	0				NP	EP	ID	SAT	CY	OV	S	Z

EP	例外処理状態
0	例外処理中でない
1	例外処理中


15.5 例外トラップ

例外トラップは、命令の不正実行が発生した場合に要求される割り込みです。V850ES/FE2 では、不正命令コード・トラップ (ILGOP : Illegal Opcode Trap) が例外トラップに当たります。

15.5.1 不正命令コード

不正命令は、命令のオペコード(ビット 10-5)が 11111B で、サブオペコード(ビット 26-23)が 0111B、サブオペコード(ビット 16)が 0B であるものです。この不正命令に当てはまる命令を実行したときに、例外トラップが発生します。

注意 不正命令コードには、将来、新規に命令を割り当てる可能性があるため、使用しないことを推奨します。



備考 X : 任意

(1) 動作

例外トラップが発生した場合、CPU は次の処理を行い、ハンドラ・ルーチンへ制御を移します。

復帰 PC を DBPC に退避します。


現在の PSW を DBPSW に退避します。

PSW の NP, EP, ID ビットをセットします。

PC に例外トラップに対するハンドラ・アドレス (00000060H) をセットし、制御を移します。

例外トラップの処理形態を図 15 - 11 に示します。

図 15 - 11 例外トラップの処理形態



(2) 復 帰


例外トラップからの復帰は、DBRET 命令により行われます。DBRET 命令の実行により、CPU は次の処理を行い復帰 PC のアドレスを制御します。

DBPC, DBPSW から復帰 PC, PSW を取り出します。

取り出した復帰 PC, PSW のアドレスに制御を移します。

例外トラップからの復帰の処理形態を図 15 - 12 に示します。

図15 - 12 例外トラップからの復帰の処理形態



15.5.2 デバッグ・トラップ

デバッグ・トラップは、DBTRAP 命令の実行により発生する常時受け付けが可能な例外です。
デバッグ・トラップが発生した場合、CPU は次の処理を行います。

(1) 動作

復帰 PC を DBPC に退避します。


現在の PSW を DBPSW に退避します。

PSW の NP, EP, ID ビットをセットします。

PC にデバッグ・トラップに対するハンドラ・アドレス (00000060H) をセットし、制御を移します。

デバッグ・トラップの処理形態を図 15 - 13 に示します。

図 15 - 13 デバッグ・トラップの処理形態



(2) 復 帰

ディバグ・トラップからの復帰は、DBRET 命令により行われます。DBRET 命令の実行により、CPU は次の処理を行い復帰 PC のアドレスを制御します。


DBPC, DBPSW から復帰 PC, PSW を取り出します。

取り出した復帰 PC, PSW のアドレスに制御を移します。

- ★ **注意** DBPC と DBPSW へは、DBTRAP 命令または不正命令を実行してから DBRET 命令を実行するまでの期間のみアクセス可能です。

ディバグ・トラップからの復帰の処理形態を図 15 - 14 に示します。


図 15 - 14 ディバグ・トラップからの復帰の処理形態



15.6 CPU の割り込み応答時間

- ★ 次の場合を除き，CPU の割り込み応答時間は，最小 4 クロックとなります。連続して割り込み要求信号を入力する場合には，最低でも 4 クロック以上間をあけて次の割り込み要求信号を入力する必要があります。
- ★ ソフトウェア STOP モード時
 割り込み要求非サンプル命令（15.7 CPU が割り込みを受け付けない期間参照）が連続しているとき
 割り込み制御レジスタへのアクセス時

図 15 - 15 割り込み要求信号受け付け時のパイプライン動作例（概略）



15.7 CPU が割り込みを受け付けない期間

CPU の割り込み受け付けは、命令の実行中に行います。ただし、割り込み要求非サンプル命令とその次の命令の間では、割り込みを受け付けません（割り込みは保留されます）。

割り込み要求非サンプル命令は次のとおりです。

EI 命令

DI 命令

LDSR reg2, 0x5 命令（対 PSW）

★ 次のレジスタに対するストア命令および SET1, NOT1, CLR1 命令

・割り込み関連のレジスタ：

割り込み制御レジスタ (xxICn), 割り込みマスク・レジスタ 0-2 (IMR0-IMR2)

・インサースervice・プライオリティ・レジスタ (ISPR)

・コマンド・レジスタ (PRCMD)

・パワー・セーブ・コントロール・レジスタ (PSC)

・オンチップ・デバッグ・モード・レジスタ (OCDM)

・周辺エミュレーション・レジスタ 1 (PEMU1)

備考 xx : 各周辺ユニット識別名称 (表 15-4 割り込み制御レジスタ (xxICn) 参照)

n : 周辺ユニット番号 (表 15-4 割り込み制御レジスタ (xxICn) 参照)

第16章 キー割り込み機能


16.1 機能

キー・リターン・モード・レジスタ (KRM) の設定により、キー入力端子 (KR0-KR7) に立ち下がりエッジを入力することによって、キー割り込み要求信号 (INTKR) を発生させることができます。

表16 - 1 キー・リターン検出端子の割り当て

フラグ	設定される端子
KRM0	KR0信号を1ビット単位で制御
KRM1	KR1信号を1ビット単位で制御
KRM2	KR2信号を1ビット単位で制御
KRM3	KR3信号を1ビット単位で制御
KRM4	KR4信号を1ビット単位で制御
KRM5	KR5信号を1ビット単位で制御
KRM6	KR6信号を1ビット単位で制御
KRM7	KR7信号を1ビット単位で制御

図16 - 1 キー・リターンのブロック図



16.2 制御レジスタ

(1) キー・リターン・モード・レジスタ (KRM)

KRMレジスタは、KRM0-KRM7ビットでそれぞれKR0-KR7信号を制御するレジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより00Hなります。

	リセット時 : 00H	R/W	アドレス : FFFF300H						
		7	6	5	4	3	2	1	0
KRM		KRM7	KRM6	KRM5	KRM4	KRM3	KRM2	KRM1	KRM0
	KRMn	キー・リターン・モードの制御							
	0	キー・リターン信号を検出しない							
	1	キー・リターン信号を検出する							

★ **注意** KRMレジスタを書き換える場合は、一度00Hとしてから書き換えてください。

★ **備考** 兼用端子の設定は表4 - 16 **ポート端子を兼用端子として使用する場合のレジスタ設定**を参照してください。

★ 16.3 注意事項

(1) KR0-KR7端子のうち1つでもロウ・レベルが入力されていると、別の端子の立ち下がりエッジを入力してもINTKR信号が発生しません。

(2) RXDA1端子とKR7端子は同時に使用することはできません。RXDA1端子を使用する場合は、KR7端子を使用しないでください。また、KR7端子を使用する場合は、RXDA1端子を使用しないでください (PFC91ビット = 1, PFCE91ビット = 0に設定することを推奨します)。

(3) KRMレジスタを変更すると、割り込み要求信号 (INTKR) が発生する場合があります。したがって、あらかじめ割り込みを禁止 (DI) してからKRMレジスタを変更し、割り込み要求フラグ (KRIC.KRIFビット) をクリア (0) してから、割り込みを許可 (EI) してください。

(4) キー割り込み機能を使用する場合は、必ずポート端子をキー・リターン用端子に設定してからKRMレジスタで動作を許可してください。また、逆にキー・リターン用端子からポート端子に切り替える場合は、KRMレジスタで動作を禁止してからポート端子の設定を行ってください。

第17章 スタンバイ機能

17.1 概 要

各モードを組み合わせ、用途によって切り替えて使用すると、効果的な低消費電力システムを実現できます。スタンバイ機能には、次に示すものがあります。


表 17 - 1 スタンバイ機能のモード一覧

モード	機能概要
HALTモード	CPUの動作クロックのみを停止させるモード
IDLE1モード	発振回路、PLL ^注 、フラッシュ・メモリ以外のチップ内部の動作をすべて停止させるモード
IDLE2モード	発振回路以外のチップ内部の動作をすべて停止させるモード
ソフトウェアSTOPモード	サブクロック発振回路以外のチップ内部の動作をすべて停止させるモード
サブクロック動作モード	内部システム・クロックをサブクロックで動作させるモード
サブIDLEモード	サブクロック動作モード時、発振回路、PLL ^注 、フラッシュ・メモリ以外のチップ内部の動作をすべて停止させるモード

★ 注 PLLは前の動作状態を保持します。

★

図 17 - 1 状態遷移図



- 注1. PLLロックアップ時間が必要です (LOCKRレジスタのLOCKビット = 1 0)。
- 2. プログラムによる発振安定時間確保が必要です。
- 3. 発振安定時間カウント中にウォッチドッグ・タイマのオーバーフロー (リセット) が発生した場合, CPUクロックは内蔵発振器のクロック動作に切り替わります。
- 4. ソフトウェアSTOPモードからの復帰時にはプログラムによる発振安定時間確保が必要です。

備考 PLLS, OSTSについては, 第5章 **クロック発生機能**, 17. 2 (1) **発振安定時間の選択機能**を参照してください。

図 17 - 2 PLL動作時 (PLL = ON) からのスタンバイ遷移図




図 17 - 3 X1メイン・スルー動作 (PLL = ON) からのスタンバイ遷移図




図 17-4 X1メイン・スルー動作 (PLL = OFF) からのスタンバイ遷移図





図 17 - 5 状態遷移図 (サブクロック動作時)



★ 17.2 動作

(1) 発振安定時間の選択機能

ソフトウェアSTOPモードを解除してから発振が安定するまでのウェイト時間は、OSTSレジスタで制御します。

OSTSレジスタは、8ビット単位でリード/ライト可能です。

リセットにより06Hになります。


リセット時：06H R/W アドレス：FFFFFF6C0H

	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0	発振安定時間 / セットアップ時間の選択 [※]
0	0	0	$2^{10}/f_x$
0	0	1	$2^{11}/f_x$
0	1	0	$2^{12}/f_x$
0	1	1	$2^{13}/f_x$
1	0	0	$2^{14}/f_x$
1	0	1	$2^{15}/f_x$
1	1	0	$2^{16}/f_x$
1	1	1	設定禁止

注 発振安定時間はソフトウェアSTOPモードの解除時に、セットアップ時間はIDLEモード解除時に必要になります。

注意1. ソフトウェアSTOPモード解除時のウェイト時間は、リセットによる場合も、割り込み要求信号発生による場合も、ソフトウェアSTOPモード解除後クロック発振を開始するまでの時間（下図 a）は含みません。



- ビット7-3には必ず“0”を設定してください。
- リセット解除後の発振安定時間は、 $2^{16}/f_x$ （OSTSレジスタの初期値 = 06Hのため）となります。

備考 f_x = 発振周波数

17.3 HALTモード

17.3.1 設定および動作状態

通常動作モード時、専用命令（HALT命令）を実行することにより、HALTモードに設定されます。

HALTモードに設定すると、クロック発振回路は動作を継続しますが、CPUへのクロック供給のみが停止し、そのほかの内蔵周辺機能へのクロック供給は継続されます。

これにより、プログラムの実行が停止し、内蔵RAMの内容は、HALTモード設定前の状態を保持します。また、CPUの命令処理に依存しない内蔵周辺機能は動作を継続します。

表17-3にHALTモード時の動作状態を示します。

HALTモードは、通常動作モードとの間欠動作により、システム全体の平均消費電流を低減することができます。

注意1. HALT命令の後には、NOP命令を5命令以上挿入してください。

- ★ 2. マスクされていない割り込み要求信号が保留されている状態でHALT命令を実行した場合、HALTモードに移行しますが、保留されている割り込み要求によりHALTモードはすぐに解除されます。

17.3.2 HALTモードの解除

HALTモードは、ノンマスカブル割り込み要求信号（NMI端子入力、INTWDT2信号）、マスクされていない外部割り込み要求信号、HALTモード中に動作可能な周辺機能のマスクされていない内部割り込み要求信号、リセット信号（ $\overline{\text{RESET}}$ 端子入力、WDT2RES信号、低電圧検出回路（LVI）、クロック・モニタ（CLM）によるリセット）により解除されます。

HALTモードの解除により、通常動作モードに移行します。

(1) ノンマスカブル割り込み要求信号、マスクされていないマスカブル割り込み要求信号

ノンマスカブル割り込み要求信号、マスクされていないマスカブル割り込み要求信号により、優先順位とは無関係に解除されます。ただし、割り込み処理ルーチン内でHALTモードに設定した場合は次のようになります。

- (a) 現在処理中の割り込み要求よりも優先順位の低い割り込み要求信号が発生するとHALTモードの解除だけ行い、この割り込み要求信号は受け付けません。割り込み要求信号そのものは保持します。
- (b) 現在処理中の割り込み要求よりも優先順位が高い割り込み要求信号（ノンマスカブル割り込み要求信号を含む）が発生すると、HALTモードの解除とともにこの割り込み要求信号を受け付けます。

表 17 - 2 割り込み要求信号によるHALTモード解除後の動作

解除ソース	割り込み許可（EI）状態	割り込み禁止（DI）状態
ノンマスカブル割り込み要求信号	ハンドラ・アドレスに分岐	
マスカブル割り込み要求信号	ハンドラ・アドレスに分岐、 または次の命令を実行	次の命令を実行

(2) リセット入力による解除

通常のリセット動作と同じです。

表 17 - 3 HALTモード時の動作状態

項 目	HALTモードの設定	動作状態	
		サブクロックがない場合	サブクロックがある場合
メイン・クロック発振回路		発振可能	
サブクロック発振回路		-	発振可能
内蔵発振発生回路		発振可能	
PLL		動作可能	
CPU		動作停止	
割り込みコントローラ		動作可能	
タイマP (TMP0-TMP3)		動作可能	
タイマQ (TMQ0)		動作可能	
タイマM (TMM0)		カウント・クロックに f_{XT} 以外を選択時に 動作可能	動作可能
時計用タイマ		カウント・クロックに f_x (BRG分周) を選 択時に動作可能	動作可能
ウォッチドッグ・タイマ2		動作可能	
シリアル・インタ フェース	CSIB0, CSIB1 UARTA0, UARTA1	動作可能	
CANコントローラ		動作可能	
A/Dコンバータ		動作可能	
キー割り込み機能 (KR)		動作可能	
ポート機能		HALTモード設定前の状態を保持	
内部データ		CPUのレジスタ, ステータス, データ, 内蔵RAMなどの内部データはすべてHALTモード設定前の状態を保持	

17.4 IDLE1モード

17.4.1 設定および動作状態

通常動作モード時、PSMRレジスタのPSM1, PSM0ビットを“00”に設定し、PSCレジスタのSTPビットを“1”に設定することにより、IDLE1モードに設定されます。

IDLE1モードに設定すると、クロック発振回路、PLL動作、フラッシュ・メモリは動作を継続しますが、CPUやそのほかの内蔵周辺機能へのクロック供給が停止します。

これにより、プログラムの実行が停止し、内蔵RAMの内容はIDLE1モード設定前の状態を保持します。また、CPUや、そのほかの内蔵周辺機能は動作を停止します。ただし、サブクロックあるいは外部クロックで動作可能な内蔵周辺機能に関しては、動作を継続します。

表 17 - 5にIDLE1モード時の動作状態を示します。

IDLE1モードは、内蔵周辺機能の動作が停止するので、HALTモードよりさらに低消費電流を実現できます。また、メイン・クロック発振回路は停止しないので、IDLE1モード解除時、HALTモードと同様に発振安定時間を確保することなく、通常動作モードに復帰できます。

注意 IDLE1モードに設定するためのPSCレジスタに対するストア命令のあとには、NOP命令を5命令以上挿入してください。

17.4.2 IDLE1モードの解除

IDLE1モードは、ノンマスクابل割り込み要求信号（NMI端子入力、INTWDT2信号）、マスクされていない外部割り込み要求信号、IDLE1モード中に動作可能な周辺機能のマスクされていない内部割り込み要求信号、リセット信号（RESET端子入力、WDT2RES信号、低電圧検出回路（LVI）、クロック・モニタ（CLM）によるリセット）により解除されます。

IDLE1モードの解除により、通常動作モードに移行します。

注意 1. PSCレジスタのNMI1M, NMI0M, INTMビットで1に設定（割り込み禁止）されている割り込み要求信号は無効になり、IDLE1モードは解除されません。

★ 2. NFCレジスタの設定により、デジタル・ノイズ除去を選択し、かつ、サンプリング・クロックをfxx/64, fxx/128, fxx/256, fxx/512, fxx/1024から選択した場合、INTP3端子の割り込み要求信号によるIDLE1モードの解除はできません。詳細は15.3.10(7)ノイズ除去制御レジスタを参照してください。

(1) ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号

ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号により、優先順位とは無関係に解除されます。ただし、割り込み処理ルーチン内でIDLE1モードに設定した場合は次のようになります。

(a) 現在処理中の割り込み要求よりも優先順位の低い割り込み要求信号が発生するとIDLE1モードの解除だけ行い、この割り込み要求信号は受け付けません。割り込み要求信号そのものは保持します。

(b) 現在処理中の割り込み要求よりも優先順位が高い割り込み要求信号（ノンマスクابل割り込み要求信号を含む）が発生すると、IDLE1モードの解除とともにこの割り込み要求信号を受け付けます。

表 17 - 4 割り込み要求信号によるIDLE1モード解除後の動作

解除ソース	割り込み許可 (EI) 状態	割り込み禁止 (DI) 状態
ノンマスクابل割り込み要求信号	ハンドラ・アドレスに分岐	
マスクابل割り込み要求信号	ハンドラ・アドレスに分岐, または次の命令を実行	次の命令を実行

(2) リセット入力による解除

通常のリセット動作と同じです。

表 17 - 5 IDLE1モード時の動作状態

項 目	IDLE1モードの設定	動作状態	
		サブクロックがない場合	サブクロックがある場合
メイン・クロック発振回路		発振可能	
サブクロック発振回路		-	発振可能
内蔵発振発生回路		発振可能	
PLL		動作可能	
CPU		動作停止	
割り込みコントローラ		動作停止 (ただしスタンバイ・モードの解除は可能)	
タイマP (TMP0-TMP3)		動作停止	
タイマQ (TMQ0)		動作停止	
タイマM (TMM0)		カウント・クロックにfr/8を選択時に動作可能	カウント・クロックにfr/8またはfxr選択時に動作可能
時計用タイマ		カウント・クロックにfx (BRG分周) を選択時に動作可能	動作可能
ウォッチドッグ・タイマ2		動作可能	
シリアル・インタフェース	CSIB0, CSIB1	動作クロックにSCKBn入力クロック選択時に動作可能 (n = 0, 1)	
	UARTA0, UARTA1	動作停止 (ただしUARTA0はASCKA0入力クロック選択時に動作可能)	
★ CANコントローラ		動作停止	
A/Dコンバータ		動作停止	
キー割り込み機能 (KR)		動作可能	
ポート機能		IDLE1モード設定前の状態を保持	
内部データ		CPUのレジスタ, ステータス, データ, 内蔵RAMなどの内部データはすべてIDLE1モード設定前の状態を保持	

★ 備考 低消費電力を実現するためには, IDLE1モードに遷移する前にA/Dコンバータを停止してください。

17.5 IDLE2モード

17.5.1 設定および動作状態

通常動作モード時、PSMRレジスタのPSM1, PSM0ビットを“10”に設定し、PSCレジスタのSTPビットを“1”に設定することにより、IDLE2モードに設定されます。

IDLE2モードに設定すると、クロック発振回路は動作を継続しますが、CPU, PLL動作、フラッシュ・メモリやそのほかの内蔵周辺機能へのクロック供給が停止します。

これにより、プログラムの実行が停止し、内蔵RAMの内容はIDLE2モード設定前の状態を保持します。また、CPUや、そのほかの内蔵周辺機能は動作を停止します。ただし、サブクロックあるいは外部クロックで動作可能な内蔵周辺機能に関しては、動作を継続します。

表 17 - 7にIDLE2モード時の動作状態を示します。

IDLE2モードは、内蔵周辺機能、フラッシュ・メモリの動作が停止するので、IDLE1モードよりさらに低消費電流を実現できます。ただし、PLL動作、フラッシュ・メモリは停止するため、IDLE2モード解除時、必ずPLL動作、フラッシュ・メモリのセットアップ時間が必要となります。

注意 IDLE2モードに設定するためのPSCレジスタに対するストア命令のあとには、NOP命令を5命令以上挿入してください。

17.5.2 IDLE2モードの解除

IDLE2モードは、ノンマスクابل割り込み要求信号（NMI端子入力、INTWDT2信号）、マスクされていない外部割り込み要求信号、IDLE2モード中に動作可能な周辺機能のマスクされていない内部割り込み要求信号、リセット信号（RESET端子入力、WDT2RES信号、低電圧検出回路（LVI）、クロック・モニタ（CLM）によるリセット）により解除されます。また、PLLはIDLE2モード設定前の動作状態に復帰します。

IDLE2モードの解除により、通常動作モードに移行します。

注意 1. PSCレジスタのNMI1M, NMI0M, INTMビットで1に設定（割り込み禁止）されている割り込み要求信号は無効になり、IDLE2モードは解除されません。

★ 2. NFCレジスタの設定により、デジタル・ノイズ除去を選択し、かつ、サンプリング・クロックをfxx/64, fxx/128, fxx/256, fxx/512, fxx/1024から選択した場合、INTP3端子の割り込み要求信号によるIDLE2モードの解除はできません。

詳細は15.3.10(7)ノイズ除去制御レジスタを参照してください。

(1) ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号

ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号により、優先順位とは無関係に解除されます。ただし、割り込み処理ルーチン内でIDLE2モードに設定した場合は次のようになります。

(a) 現在処理中の割り込み要求よりも優先順位の低い割り込み要求信号が発生するとIDLE2モードの解除だけ行い、この割り込み要求信号は受け付けません。割り込み要求信号そのものは保持します。

(b) 現在処理中の割り込み要求よりも優先順位が高い割り込み要求信号（ノンマスクابل割り込み要求信号を含む）が発生すると、IDLE2モードの解除とともにこの割り込み要求信号を受け付けます。

表 17 - 6 割り込み要求信号によるIDLE2モード解除後の動作

解除ソース	割り込み許可 (EI) 状態	割り込み禁止 (DI) 状態
ノンマスクブル割り込み要求信号	所定のセットアップ時間確保後, ハンドラ・アドレスに分岐	
マスクブル割り込み要求信号	所定のセットアップ時間確保後, ハンドラ・アドレスに分岐, または次の命令を実行	所定のセットアップ時間確保後, 次の命令を実行

(2) リセット入力による解除

通常のリセット動作と同じです。

表 17 - 7 IDLE2モード時の動作状態

項 目	IDLE2モードの設定		動作状態	
			サブクロックがない場合	サブクロックがある場合
メイン・クロック発振回路	発振可能			
サブクロック発振回路			-	発振可能
内蔵発振発生回路	発振可能			
PLL	動作停止			
CPU	動作停止			
割り込みコントローラ	動作停止 (ただし, スタンバイ・モードの解除は可能)			
タイマP (TMP0-TMP3)	動作停止			
タイマQ (TMQ0)	動作停止			
タイマM (TMM0)			カウント・クロックにfr/8を選択時に動作可能	カウント・クロックにfr/8またはfxt選択時に動作可能
時計用タイマ			カウント・クロックにfx (BRG分周) を選択時に動作可能	動作可能
ウォッチドッグ・タイマ2	動作可能			
シリアル・インタフェース	CSIB0, CSIB1	動作クロックにSCKBn入力クロック選択時に動作可能 (n = 0, 1)		
★ フェース	UARTA0, UARTA1	動作停止 (ただしUARTA0はASCKA0入力クロック選択時に動作可能)		
CANコントローラ	動作停止			
A/Dコンバータ	動作停止			
キー割り込み機能 (KR)	動作可能			
ポート機能	IDLE2モード設定前の状態を保持			
内部データ	CPUのレジスタ, ステータス, データ, 内蔵RAMなどの内部データはすべてIDLE2モード設定前の状態を保持			

★ 備考 低消費電力を実現するためには, IDLE2モードに遷移する前にA/Dコンバータを停止してください。


17.5.3 IDLE2モード解除時のセットアップ時間の確保

IDLE2モードに設定されることにより、メイン・クロック発振回路以外は動作を停止するので、IDLE2モード解除後、ROM（フラッシュ・メモリ）のセットアップ時間を確保してください。

(1) ノンマスカブル割り込み要求信号、マスクされていないマスカブル割り込み要求信号による解除

所定のセットアップ時間は、OSTSレジスタの設定により確保します。

IDLE2モードの解除要因が発生すると、OSTSレジスタの設定に従い内部専用タイマはカウント動作を開始し、オーバーフローすると通常動作モードに移行します。



(2) リセット入力 (RESET端子入力, WDT2RES発生) による解除

通常のリセット動作と同じです。

なお、発振安定時間はOSTSレジスタの初期値： $2^{16}/f_x$ になります。

17.6 ソフトウェアSTOPモード

17.6.1 設定および動作状態

- ★ 通常動作モード時、PSMRレジスタのPSM1, PSM0ビットを“01”または“11”に設定し、PSCレジスタのSTPビットを“1”に設定することにより、ソフトウェアSTOPモードに設定されます。

ソフトウェアSTOPモードに設定するとサブクロック発振回路は動作を継続しますが、メイン・クロック発振回路は動作を停止します。また、CPUやそのほかの内蔵周辺機能へのクロック供給が停止します。

これにより、プログラムの実行が停止し、内蔵RAMの内容はソフトウェアSTOPモード設定前の状態を保持します。また、CPUやそのほかの内蔵周辺機能は動作を停止します。ただし、サブクロック、あるいは外部クロックで動作可能な内蔵周辺機能に関しては、動作を継続します。

表17-9にソフトウェアSTOPモード時の動作状態を示します。

ソフトウェアSTOPモードは、メイン・クロック発振回路の動作が停止するので、IDLE2モードよりさらに低消費電流を実現できます。また、サブクロック発振回路、内蔵発振器、外部クロックを使用しない場合は、リーク電流のみの超低消費電力を実現できます。

注意 ソフトウェアSTOPモードに設定するためのPSCレジスタに対するストア命令のあとには、NOP命令を5命令以上挿入してください。

17.6.2 ソフトウェアSTOPモードの解除

ソフトウェアSTOPモードは、ノンマスクابل割り込み要求信号（NMI端子入力、INTWDT2信号）、マスクされていない外部割り込み要求信号、ソフトウェアSTOPモード中に動作可能な周辺機能のマスクされていない内部割り込み要求信号、リセット信号（RESET端子入力、WDT2RES信号、低電圧検出回路（LVI）によるリセット）により解除されます。

ソフトウェアSTOPモードの解除により、発振安定時間を確保したあと、通常動作モードに移行します。

- ★ **注意** 1. PSCレジスタのNMI1M, NMI0M, INTMビットで1に設定（割り込み禁止）されている割り込み要求は無効になり、ソフトウェアSTOPモードは解除されません。
- 2. NFCレジスタの設定により、デジタル・ノイズ除去を選択し、かつ、サンプリング・クロックをfxx/64, fxx/128, fxx/256, fxx/512, fxx/1024から選択した場合、INTP3端子の割り込み要求信号によるソフトウェアSTOPモードの解除はできません。
詳細は15.3.10（7）ノイズ除去制御レジスタを参照してください。

（1）ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号

ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号により、優先順位とは無関係に解除されます。ただし、割り込み処理ルーチン内でソフトウェアSTOPモードに設定した場合は次のようになります。

- （a）現在処理中の割り込み要求よりも優先順位の低い割り込み要求信号が発生するとソフトウェアSTOPモードの解除だけ行い、この割り込み要求信号は受け付けません。割り込み要求信号そのものは保持します。
- （b）現在処理中の割り込み要求よりも優先順位が高い割り込み要求信号（ノンマスクابل割り込み要求信号を含む）が発生すると、ソフトウェアSTOPモードの解除とともにこの割り込み要求信号を受け付けます。

表 17 - 8 割り込み要求信号によるソフトウェアSTOPモード解除後の動作

解除ソース	割り込み許可 (EI) 状態	割り込み禁止 (DI) 状態
ノンマスクابل割り込み要求信号	発振安定時間確保後, ハンドラ・アドレスに分岐	
マスクابل割り込み要求信号	発振安定時間確保後, ハンドラ・アドレスに分岐, または次の命令を実行	発振安定時間確保後, 次の命令を実行

(2) リセット入力による解除

通常のリセット動作と同じです。

表 17 - 9 ソフトウェアSTOPモード時の動作状態

項目	ソフトウェアSTOPモードの設定	動作状態	
		サブクロックがない場合	サブクロックがある場合
メイン・クロック発振回路		発振停止	
サブクロック発振回路		-	発振可能
内蔵発振発生回路		発振可能	
PLL		動作停止	
CPU		動作停止	
割り込みコントローラ		動作停止	
タイマP (TMP0-TMP3)		動作停止	
タイマQ (TMQ0)		動作停止	
タイマM (TMM0)		カウント・クロックにf _R /8を選択時に動作可能	カウント・クロックにf _R /8またはf _{XT} 選択時に動作可能
時計用タイマ		動作停止	カウント・クロックにf _{XT} を選択時に動作可能
ウォッチドッグ・タイマ2		カウント・クロックにf _R を選択時に動作可能	
シリアル・インタフェース	CSIB0, CSIB1	動作クロックにSCKB _n 入力クロック選択時に動作可能 (n = 0, 1)	
★ フェース	UARTA0, UARTA1	動作停止 (ただしUARTA0はASCKA0入力クロック選択時に動作可能)	
CANコントローラ		動作停止	
A/Dコンバータ		動作停止	
キー割り込み機能 (KR)		動作可能	
ポート機能		ソフトウェアSTOPモード設定前の状態を保持	
内部データ		CPUのレジスタ, ステータス, データ, 内蔵RAMなどの内部データはすべてソフトウェアSTOPモード設定前の状態を保持	


17.6.3 ソフトウェアSTOPモード解除時の発振安定時間の確保

ソフトウェアSTOPモードに設定されることにより、メイン・クロック発振回路は動作を停止するので、ソフトウェアSTOPモード解除後、メイン・クロック発振回路の発振安定時間を確保してください。

(1) ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号による解除

発振安定時間は、OSTSレジスタの設定により確保します。

ソフトウェアSTOPモードの解除要因が発生すると、OSTSレジスタの設定に従い内部専用タイマはカウント動作を開始し、オーバーフローすると通常動作モードに移行します。



(2) リセットによる解除

通常のリセット動作と同じです。

なお、発振安定時間はOSTSレジスタの初期値： $2^{16}/f_x$ になります。

17.7 サブクロック動作モード

17.7.1 設定および動作状態

通常動作モード時、PCCレジスタのCK3ビットを“1”に設定することにより、サブクロック動作モードに設定されます。

サブクロック動作モードに設定すると、内部システム・クロックがメイン・クロック サブクロックに切り替わります。切り替わりは、PCCレジスタのCLSビットを確認してください。

さらに、PCCレジスタのMCKビットを“1”に設定することにより、メイン・クロック発振回路の動作を停止します。これにより、システム全体がサブクロックでのみ動作します。

サブクロック動作モードは、内部システム・クロックがサブクロックとなるので、通常動作モードよりも消費電流を低減できます。さらに、メイン・クロック発振回路の動作を停止させることにより、ソフトウェアSTOPモードに近い低消費電流を実現できます。

サブクロック動作モード時の動作状態を表 17 - 10に示します。

注意 CK3ビットを操作(0 1または1 0)する場合、PCCレジスタのCK2-CK0ビットの設定値の変更は禁止です(ビット操作命令で設定してください)。PCCレジスタの詳細は、5.3(1) プロセッサ・クロック・コントロール・レジスタ(PCC)を参照してください。

17.7.2 サブクロック動作モードの解除

サブクロック動作モードは、CK3ビットを“0”に設定するか、リセット信号(RES \bar{E} T端子入力、WDT2RES信号、低電圧検出回路(LVI)、クロック・モニタ(CLM)によるリセット)により解除します。

なお、メイン・クロックを停止(MCKビット = 1)していた場合は、MCKビットを“0”に設定し、メイン・クロックの発振安定時間をソフトウェアにより確保してから、CK3ビットを“0”に設定します。

サブクロック動作モードの解除により、通常動作モードに移行します。

注意 CK3ビットを操作(0 1または1 0)する場合、PCCレジスタのCK2-CK0ビットの設定値の変更は禁止です(ビット操作命令で設定してください)。PCCレジスタの詳細は、5.3(1) プロセッサ・クロック・コントロール・レジスタ(PCC)を参照してください。

表 17 - 10 サブクロック動作モード時の動作状態

サブクロック動作モードの設定 項目		動作状態	
		メイン・クロック発振時	メイン・クロック停止時
サブクロック発振回路		発振可能	
内蔵発振発生回路		発振可能	
PLL		動作可能	動作停止 [★]
CPU		動作可能	
割り込みコントローラ		動作可能	
タイマP (TMP0-TMP3)		動作可能	動作停止
タイマQ (TMQ0)		動作可能	動作停止
タイマM (TMM0)		動作可能	カウント・クロックにf _R /8またはf _{XT} 選択時に動作可能
時計用タイマ		動作可能	カウント・クロックにf _{XT} を選択時に動作可能
ウォッチドッグ・タイマ2		動作可能	カウント・クロックにf _R を選択時に動作可能
★ シリアル・インタフェース	CSIB0, CSIB1	動作可能	動作クロックにSCKB _n 入力クロック選択時に動作可能 (n = 0, 1)
	UARTA0, UARTA1	動作可能	動作停止 (ただしUARTA0はASCKA0入力クロック選択時に動作可能)
CANコントローラ		動作可能	動作停止
A/Dコンバータ		動作可能	動作停止
キー割り込み機能 (KR)		動作可能	
ポート機能		設定可能	
内部データ		設定可能	

注 メイン・クロックを停止するときは、必ずPLL停止 (PLLCTLレジスタのPLLONビット = 0) に設定してください。

- ★ 注意 CPUがサブクロックで動作し、かつメイン発振を停止している場合、ウエイトが発生するレジスタへのアクセスは禁止です。ウエイトが発生した場合、解除する方法はリセットのみです (3.4.10 (2) 特定の内蔵周辺I/Oレジスタへのアクセスについて参照)。

17.8 サブIDLEモード

17.8.1 設定および動作状態

サブクロック動作モード時、PSMRレジスタのPSM1, PSM0ビットを“10”に設定し、PSCレジスタのSTPビットを“1”に設定することにより、サブIDLEモードに設定されます。

サブIDLEモードに設定すると、クロック発振回路は動作を継続しますが、CPU、フラッシュ・メモリやそのほかの内蔵周辺機能へのクロック供給が停止します。

これにより、プログラムの実行が停止し、内蔵RAMの内容はサブIDLEモード設定前の状態を保持します。また、CPUやそのほかの内蔵周辺機能は動作を停止します。ただし、サブクロック、あるいは外部クロックで動作可能な内蔵周辺機能に関しては、動作を継続します。

サブIDLEモードは、CPU、フラッシュ・メモリやそのほかの内蔵周辺機能の動作が停止するので、サブクロック動作モードよりさらに低消費電流を実現できます。

また、メイン・クロックを停止してからサブIDLEモードに設定した場合は、ソフトウェアSTOPモードに近い低消費電力を実現できます。

サブIDLEモード時の動作状態を、表 17 - 12に示します。

注意 サブIDLEモードに設定するためのPSCレジスタに対するストア命令のあとには、NOP命令を5命令以上挿入してください。

17.8.2 サブIDLEモードの解除

サブIDLEモードは、ノンマスクابل割り込み要求信号（NMI端子入力、INTWDT2信号）、マスクされていない外部割り込み要求信号、サブIDLEモード中に動作可能な周辺機能のマスクされていない内部割り込み要求信号、リセット信号（ $\overline{\text{RESET}}$ 端子入力、WDT2RES信号、低電圧検出回路（LVI）、クロック・モニタ（CLM）によるリセット）により解除されます。また、PLLはサブIDLEモード設定前の動作状態と同じ状態に復帰します。

割り込み要求信号によるサブIDLEモードの解除により、サブクロック動作モードに移行します。また、リセット信号によるサブIDLEモードの解除により通常動作モードに移行します。

注意1. PSCレジスタのNMI1M, NMI0M, INTMビットで1に設定（割り込み禁止）されている割り込み要求信号は無効になり、サブIDLEモードは解除されません。

★ **2.** NFCレジスタの設定により、デジタル・ノイズ除去を選択し、かつ、サンプリング・クロックをfxx/64, fxx/128, fxx/256, fxx/512, fxx/1024から選択した場合、INTP3端子の割り込み要求信号によるサブIDLEモードの解除はできません。

詳細は15.3.10（7）ノイズ除去制御レジスタを参照してください。

（1）ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号

ノンマスクابل割り込み要求信号、マスクされていないマスクابل割り込み要求信号が発生すると、優先順位とは無関係に解除されます。

ただし、割り込み処理ルーチン内でサブIDLEモードに設定した場合、次のようになります。

注意 PSCレジスタのNMI1M, NMI0M, INTMビットで1に設定（割り込み禁止）されている割り込み要求信号は無効になり、サブIDLEモードは解除されません。

（a）現在処理中の割り込み要求よりも優先順位の低い割り込み要求信号が発生すると、サブIDLEモードの解除だけ行い、この割り込み要求信号は受けません。割り込み要求信号そのものは保留されます。

（b）現在処理中の割り込み要求よりも優先順位の高い割り込み要求信号（ノンマスクابل割り込み要求信号も含む）が発生すると、サブIDLEモードの解除とともにこの割り込み要求信号を受け付けます。

表 17 - 11 割り込み要求信号によるサブIDLEモード解除後の動作

解除ソース	割り込み許可 (EI) 状態	割り込み禁止 (DI) 状態
ノンマスカブル割り込み要求信号	ハンドラ・アドレスに分岐	
マスカブル割り込み要求信号	ハンドラ・アドレスに分岐, または次の命令を実行	次の命令を実行

(2) リセット入力による解除

通常のリセット動作と同じです。

表 17 - 12 サブIDLEモード時の動作状態

項目	サブIDLEモードの設定		動作状態	
			メイン・クロック発振時	メイン・クロック停止時
サブクロック発振回路			発振可能	
内蔵発振発生回路			発振可能	
PLL			動作可能	動作停止 [※]
CPU			動作停止	
割り込みコントローラ			動作停止 (ただし, スタンバイ・モードの解除は可能)	
タイマP (TMP0-TMP3)			動作停止	
タイマQ (TMQ0)			動作停止	
タイマM (TMM0)			カウント・クロックにfr/8またはfxt ₁ 選択時に動作可能	
時計用タイマ			動作可能	カウント・クロックにfxt ₁ を選択時に動作可能
ウォッチドッグ・タイマ2			カウント・クロックにfr選択時に動作可能	
シリアル・インタ	CSIB0, CSIB1		動作クロックにSCKBn入力クロック選択時に動作可能 (n = 0, 1)	
★ フェース	UARTA0, UARTA1		動作停止 (ただしUARTA0はASCKA0入力クロック選択時に動作可能)	
CANコントローラ			動作停止	
A/Dコンバータ			動作停止	
キー割り込み機能 (KR)			動作可能	
ポート機能			サブIDLEモード設定前の状態を保持	
内部データ			CPUのレジスタ, ステータス, データ, 内蔵RAMなどの内部データはすべてサブIDLEモード設定前の状態を保持	

注 メイン・クロックを停止するときは, 必ずPLL停止 (PLLCTLレジスタのPLLONビット = 0) に設定してください。

17.9 制御レジスタ

(1) パワー・セーブ・コントロール・レジスタ (PSC)

スタンバイ機能を制御する8ビットのレジスタです。STPビットの設定によりスタンバイ・モードを指定します。このレジスタは特定レジスタです(3.4.9 特定レジスタ参照)。特定のシーケンスによってのみ書き込みができます。

8/1ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時：00H R/W アドレス：FFFFFF1FEH

	7	6	5	4	3	2	1	0
PSC	0	NMI1M	NMI0M	INTM	0	0	STP	0

NMI1M	INTWDT2信号発生によるスタンバイ・モード解除制御
0	INTWDT2信号によるスタンバイ・モード解除許可
1	INTWDT2信号によるスタンバイ・モード解除禁止

NMI0M	NMI端子入力によるスタンバイ・モード解除制御
0	NMI端子入力によるスタンバイ・モード解除許可
1	NMI端子入力によるスタンバイ・モード解除禁止

INTM	マスカブル割り込み要求信号によるスタンバイ・モード解除制御
0	マスカブル割り込み要求信号によるスタンバイ・モード解除許可
1	マスカブル割り込み要求信号によるスタンバイ・モード解除禁止

STP	スタンバイ・モード [*] の設定
0	通常モード
1	スタンバイ・モード

注 STPビットにおけるスタンバイ・モード：IDLE1モード，IDLE2モード，ソフトウェアSTOPモード，サブIDLEモード

注意 IDLE1，IDLE2モード，ソフトウェアSTOPモード，サブIDLEモードに設定するときは，PSMRレジスタのPSM1，PSM0ビットを設定してから，設定してください。

(2) パワー・セーブ・モード・レジスタ (PSMR)

パワー・セーブ・モードの動作状態やクロックの動作を制御する8ビット・レジスタです。

8/1ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時：00H R/W アドレス：FFFFFF820H

	7	6	5	4	3	2	1	0
PSMR	0	0	0	0	0	0	PSM1	PSM0

PSM1	PSM0	ソフトウェア・スタンバイ・モード時の動作指定
0	0	IDLE1モード
0	1	ソフトウェアSTOPモード
1	0	IDLE2モード
1	1	ソフトウェアSTOPモード

注意1. ビット2-7には、必ず0を設定してください。

2. PSM0, PSM1ビットは、PSCレジスタのSTPビット = 1のときのみ有効です。

備考 IDLE1 : 発振回路と一部の回路（フラッシュ・メモリ，PLL）以外の動作を停止するモードです。IDLE1モード解除後，HALTモードと同様に発振安定時間を確保する必要なく，通常モードに復帰します。

IDLE2 : 発振回路以外の動作を停止するモードです。IDLE2モード解除後，OSTSレジスタで指定したセットアップ時間（フラッシュ・メモリ，PLL）を確保したあと，通常モードに復帰します。

ソフトウェアSTOP : サブクロック発振回路以外の動作を停止するモードです。ソフトウェアSTOPモード解除後，OSTSレジスタで指定した発振安定時間を確保したあと，通常モードに復帰します。

★

第18章 リセット機能

18.1 概 要

リセット機能の概要を次に示します。

(1) 5種類のリセット要因

- ・ $\overline{\text{RESET}}$ 端子入力によるリセット機能
- ・ ウォッチドッグ・タイマ2のオーバフローによるリセット機能 (WDT2RES)
- ・ 低電圧検出回路 (LVI) によるシステム・リセット (第21章 低電圧検出回路参照)
- ・ クロック・モニタ (CLM) によるシステム・リセット (第19章 クロック・モニタ参照)
- ・ パワーオン・クリア回路 (POC) によるシステム・リセット (第20章 パワーオン・クリア回路参照)

リセット解除後、リセット要因フラグ・レジスタ (RESF) によりリセット要因を確認できます。

★ (2) 緊急動作モード

リセット後に挿入されるメイン・クロック発振安定期間内でWDT2がオーバフローした場合、メイン・クロックの発振異常と判断し、内蔵発振器でCPUの動作を開始します。

注意 CPUが内蔵発振器で動作しているとき、ウエイトが発生するレジスタへのアクセスは禁止です。ウエイトが発生するレジスタについては、3. 4. 10 (2) 特定の内蔵周辺I/Oレジスタへのアクセスについてを参照してください。

18.2 リセット要因を確認するレジスタ

(1) リセット要因フラグ・レジスタ (RESF)

RESFレジスタは、どの要因から発生したリセット信号かを格納するレジスタです。

RESFレジスタは特定レジスタです。特定のシーケンスによってのみ書き込みが可能です (3.4.9 特定レジスタ参照)。

8/1ビット単位でリード/ライト可能です。

RESET入力, POCリセットにより00Hになります。RESET以外の要因のリセットにより初期値は異なります。

リセット時: 00H ^注		R/W	アドレス: FFFFF888H							
			7	6	5	4	3	2	1	0
RESF			0	0	0	WDT2RF	0	0	CLMRF	LVIRF
		WDT2RF	WDT2からのリセット信号発生有無							
		0	発生なし							
		1	発生あり							
		CLMRF	クロック・モニタからのリセット信号発生有無							
		0	発生なし							
		1	発生あり							
		LVIRF	低電圧検出回路からのリセット信号発生有無							
		0	発生なし							
		1	発生あり							

注 RESET端子によるリセット時は00H, WDT2RES信号, 低電圧検出回路 (LVI), クロック・モニタ (CLM) によるリセット時は, 自身のリセット・フラグ (WDT2RF, CLMRF, LVIRF ビット) をセット (他の要因は保持) します。

注意 各ビットへの書き込みは“0”ライトのみ可能で, “0”ライト書き込みとフラグ・セット (リセットの発生) が競合した場合, フラグ・セットが優先されます。

18.3 動作

18.3.1 RESET端子によるリセット動作

RESET端子にロウ・レベルを入力すると、システム・リセットがかかり、各ハードウェアを初期化します。

RESET端子入力をロウ・レベルからハイ・レベルに変化させると、リセット状態を解除します。

RESET端子入力によるリセット解除の場合、発振安定時間（OSTSレジスタのリセット値： $2^{16}/f_x$ ）を確保したあと、CPUはプログラムの実行を開始します。

表18 - 1 RESET端子入力時の各ハードウェアの状態

項目	リセット中	リセット後
メイン・クロック発振回路 (f_x)	発振停止	発振開始
★ サブクロック発振回路 (f_{XT})	X'tal	発振継続
	RC	発振停止 発振開始
内蔵発振器	発振停止	発振開始
周辺クロック ($f_x - f_x/1024$)	動作停止	発振安定時間確保後、動作開始
内部システム・クロック (f_{xx}) , CPUクロック (f_{CPU})	動作停止	発振安定時間確保後、動作開始 ($f_{xx}/8$ に初期化)
CPU	初期化	発振安定時間確保後、プログラムの実行開始
ウォッチドッグ・タイマ2	動作停止	動作開始
内蔵RAM	パワーオン時のリセット、またはRAMへのデータ・アクセス (CPUによる) とリセット入力が競合 (データ破壊) した場合、不定。 それ以外は、リセット入力直前の値を保持 [※] 。	
I/Oライン (ポート/兼用端子)	ハイ・インピーダンス	
内蔵周辺I/Oレジスタ	所定の状態に初期化、OCDMレジスタはセット (01H)	
上記以外の内蔵周辺機能	動作停止	発振安定時間確保後、動作開始可能

- ★ 注 V850ES/FE2は、ブート切り替え機能 (フラッシュ・メモリ内蔵製品のみ) をサポートするので、内部システム・リセット解除後、ファームウェアにより内蔵RAMの一部を使用します。したがって、パワーオン状態でのリセットでも一部のRAMの内容を保持しません。詳細は、18.4 リセット解除後の動作を参照してください。

注意 リセット解除後、端子状態により、オンチップ・ディバグ・モード (フラッシュ・メモリ内蔵製品のみ) に入る可能性があるため注意してください。詳細は、第4章 ポート機能を参照してください。

図18 - 1 RESET端子入力によるリセット動作のタイミング





図18 - 2 パワーオン時のリセット動作のタイミング



18.3.2 WDT2RES信号によるリセット動作

ウォッチドッグ・タイマ2をオーバーフローによるリセット動作モードに設定時、ウォッチドッグ・タイマ2がオーバーフロー（WDT2RES信号発生）すると、システム・リセットがかかり各ハードウェアを所定の状態に初期化します。

ウォッチドッグ・タイマ2のオーバーフロー後、所定の時間（アナログ・ディレイ分）リセット状態となり、その後リセット状態を自動的に解除します。リセット解除後、メイン・クロック発振回路の発振安定時間（OSTSレジスタの初期値： $2^{16}/f_x$ ）を確保したあと、CPUはプログラムの実行を開始します。


なお、リセット期間中はメイン・クロック発振回路は停止します。

表18 - 2 WDT2RES信号発生時の各ハードウェアの状態

項目	リセット中	リセット後
★ メイン・クロック発振回路 (fx)	発振停止	発振開始
★ サブクロック発振回路 (fxt)	X'tal	発振継続
	RC	発振停止
内蔵発振器	発振停止	発振開始
周辺クロック (fx-fxx/1024)	動作停止	発振安定時間確保後、動作開始
内部システム・クロック (fxx) , CPUクロック (fcPU)	動作停止	発振安定時間確保後、動作開始 (fxx/8に初期化)
CPU	初期化	発振安定時間確保後、プログラムの実行開始
★ ウォッチドッグ・タイマ2	動作停止	動作開始
内蔵RAM	パワーオン時のリセット、またはRAMへのデータ・アクセス（CPUによる）とリセット入力競合（データ破壊）した場合、不定。 それ以外は、リセット入力直前の値を保持 [※] 。	
I/Oライン（ポート/兼用端子）	ハイ・インピーダンス	
内蔵周辺I/Oレジスタ	所定の状態に初期化、OCDMレジスタは値を保持。	
上記以外の内蔵周辺機能	動作停止	発振安定時間確保後、動作開始可能

★ 注 V850ES/FE2は、ブート切り替え機能（フラッシュ・メモリ内蔵製品のみ）をサポートするので、内部システム・リセット解除後、ファームウェアにより内蔵RAMの一部を使用します。したがって、パワーオン状態でのリセットでも一部のRAMの内容を保持しません。詳細は、18.4 リセット解除後の動作を参照してください。

図18 - 3 WDT2RES信号発生によるリセット動作のタイミング



★ 18. 3. 3 パワーオン・クリアによるリセット動作（パワーオン・クリア機能搭載製品のみに）

パワーオン・クリアの動作許可時、電源電圧と検出電圧を比較し、電源電圧が検出電圧を下回った場合（電源投入時を含む）、システム・リセットがかかり、各ハードウェアを所定の状態に初期化します。

電圧低下検出から電源電圧が検出電圧を上回るまでリセット状態となり、その後リセット状態を自動的に解除します。リセット解除後、メイン・クロック発振回路の発振安定時間（OSTSレジスタの初期値： $2^{16}/f_x$ ）を確保したあと、CPUはプログラムの実行を開始します。

詳細は第20章 **パワーオン・クリア回路**を参照してください。

★ 18. 3. 4 低電圧検出によるリセット動作

LVI動作許可時かつLVIMレジスタのLVIMDビットをセット（1）し、電源電圧と検出電圧を比較し、電源電圧が検出電圧を下回った場合、システム・リセットがかかり、各ハードウェアを所定の状態に初期化します。

電圧低下検出から電源電圧が検出電圧を上回るまでリセット状態となり、その後リセット状態を自動的に解除します。リセット解除後、メイン・クロック発振回路の発振安定時間（OSTSレジスタの初期値： $2^{16}/f_x$ ）を確保したあと、CPUはプログラムの実行を開始します。

詳細は第21章 **低電圧検出回路**を参照してください。

★ 18. 3. 5 クロック・モニタによるリセット動作

クロック・モニタ動作許可時、サンプリング・クロック（内蔵発振器）にてメイン・クロックの監視を行い、メイン・クロックの停止を検出した場合、システム・リセットがかかり、各ハードウェアを所定の状態に初期化します。


詳細は第19章 **クロック・モニタ**を参照してください。

★ 18.4 リセット解除後の動作

リセット解除後、メイン・クロックは発振を開始し、発振安定時間（OSTSレジスタの初期値： $2^{16}/f_x$ ）を確保したあと、CPUはプログラムの実行を開始します。

また、WDT2はリセット解除後、内蔵発振器をソース・クロックとして、すぐに動作を開始します。


図18 - 4 リセット解除後の動作



(1) 緊急動作モード

発振安定時間が確保される前にメイン・クロックに異常が発生した場合、CPUがプログラムの実行を開始する前にWDT2がオーバーフローします。このとき、CPUは内蔵発振器をソース・クロックとして、プログラムの実行を開始します。


図18 - 5 リセット解除後の動作



CPU動作クロックの状態は、CPU動作クロック・ステータス・レジスタ (CCLS) で確認してください。


(2) ファームウェア動作 (フラッシュ・メモリ内蔵品のみ)

フラッシュ・メモリ内蔵品は、ブート切り替え機能をサポートするため、リセット解除後、ユーザ・プログラム開始前に内蔵ファームウェアが動作します。



また、ファームウェアが内蔵RAMの一部を使用するため、パワーオン状態でのリセットでも次のRAM領域の内容を保持しません。

- ・ RAMサイズ6 Kバイト品：03FFD800H-03FFD895H, 03FFEF9CH-03FFEFFFH



第19章 クロック・モニタ

19.1 クロック・モニタの機能

クロック・モニタは、内蔵の内蔵発振器で、メイン・クロックのサンプリングを行い、メイン・クロックの発振停止時に、リセット要求信号を発生します。

動作許可フラグにより一度動作許可にすると、リセット以外ではクリア(0)できません。

次の条件のとき、クロック・モニタは自動的に停止します。

- ・ソフトウェアSTOPモード～発振安定時間カウント時
- ・メイン・クロック停止時(サブクロック動作時にPCCレジスタのMCKビット = 1としてから、メイン・クロック動作時にPCCレジスタのCLSビット = 0とするまで)
- ・サンプリング・クロック停止時(内蔵発振器)
- ・CPUが内蔵発振器動作時


19.2 クロック・モニタの構成

クロック・モニタは、次のハードウェアで構成しています。

表 19 - 1 クロック・モニタの構成

項 目	構 成
制御レジスタ	クロック・モニタ・モード・レジスタ (CLM)

図 19 - 1 CLMブロック図



19.3 クロック・モニタを制御するレジスタ

クロック・モニタは、クロック・モニタ・モード・レジスタ (CLM) で制御します。

(1) クロック・モニタ・モード・レジスタ (CLM)

クロック・モニタの動作モードの設定を行うレジスタです。

CLMレジスタは特定レジスタです。特定のシーケンスによってのみ書き込みが可能です (3.4.9 特定レジスタ参照)。

8/1ビット単位でリード/ライト可能です。

RESET入力により00Hになります。

リセット時 : 00H								R/W	アドレス : FFFFF870H							
	7	6	5	4	3	2	1	0								
CLM	0	0	0	0	0	0	0	CLME								

CLME	クロック・モニタの動作許可/禁止
0	クロック・モニタの動作禁止
1	クロック・モニタの動作許可

注意1. 一度CLMEビット = 1に設定した場合、リセット以外ではクリア (0) できません。

2. クロック・モニタによるリセットが発生した場合、CLMEビットはクリア(0)され、RESF、CLMRFビットがセット (1) されます。

19.4 クロック・モニタの動作

クロック・モニタの持つ機能について説明します。スタート条件，ストップ条件は次のようになります。

<スタート条件>

クロック・モニタ・モード・レジスタ (CLM) のビット0 (CLME) を動作許可 (1) に設定

<ストップ条件>

- ・ソフトウェアSTOPモード～発振安定時間カウント時
- ・メイン・クロック停止時 (サブクロック動作時にPCCレジスタのMCKビット = 1としてから，メイン・クロック動作時にPCCレジスタのCLSビット = 0とするまで)
- ・サンプリング・クロック停止時 (内蔵発振器)
- ・CPUが内蔵発振器動作時

表 19-2 クロック・モニタの動作状態 (CLM.CLMEビット = 1設定時，内蔵発振器動作時)

CPU動作クロック	動作モード	メイン・クロックの状態	内蔵発振クロックの状態	クロック・モニタの状態
メイン・クロック	HALTモード	発振	発振 ^{注1}	動作 ^{注2}
	IDLE1モード， IDLE2モード	発振	発振 ^{注1}	動作 ^{注2}
	ソフトウェアSTOP モード	停止	発振 ^{注1}	停止
サブクロック (PCCレジスタの MCKビット = 0)	サブIDLEモード	発振	発振 ^{注1}	動作 ^{注2}
サブクロック (PCCレジスタの MCKビット = 1)	サブIDLEモード	停止	発振 ^{注1}	停止
内蔵発振クロック	-	停止	停止 ^{注1}	停止
リセット中	-	停止	停止	停止


注1. オプション機能で「内蔵発振器：停止可能」を設定した場合のみ，RCMレジスタのRSTOPビット = 1にすることで，内蔵発振器を停止できます。

2. 内蔵発振器が停止している場合，クロック・モニタは停止します。

(1) メイン・クロック発振停止時の動作 (CLMEビット = 1)

CLMEビット = 1のとき,メイン・クロックの発振が停止した場合,図 19 - 2のタイミングで内部リセット信号が発生します。


図 19 - 2 メイン・クロックの発振停止時



(2) ソフトウェアSTOPモード中およびソフトウェアSTOPモード解除後の動作

CLMEビット = 1の状態ではソフトウェアSTOPモードに移行した場合、ソフトウェアSTOPモード中および発振安定時間カウント中はモニタ動作を停止します。発振安定時間カウント終了後に自動的にモニタ動作を開始します。


図 19 - 3 ソフトウェアSTOPモード中およびソフトウェアSTOPモード解除後の動作



(3) メイン・クロック停止時（任意）の動作

サブクロック動作時（PCCレジスタのCLSビット = 1）、PCCレジスタのMCKビット = 1に設定することによりメイン・クロックを停止した場合、メイン・クロック動作（PCCレジスタのCLSビット = 0）に移行するまでモニタ動作を停止し、メイン・クロック動作移行後に自動的にモニタ動作を開始します。

図 19 - 4 メイン・クロック停止時（任意）の動作



(4) CPUが内蔵発振クロックで動作時（CCLSレジスタのCCLSFBビット = 1）の動作

CCLSFBビット = 1のとき、CLMEビット = 1に設定してもモニタ動作を開始しません。

第20章 パワーオン・クリア回路

20.1 パワーオン・クリア回路の機能

パワーオン・クリア (POC) 回路は次のような機能を持ちます。

- ・電源投入時に内部リセット信号を発生します。
- ・電源電圧 (V_{DD}) と検出電圧 (V_{POC0}) を比較し、 $V_{DD} < V_{POC0}$ になったとき、内部リセット信号を発生します。製品により次の選択が可能です。
 - ・ POC不可
 - ・ POC使用 (検出電圧: $V_{POC0} = 3.7 V \pm 0.2 V$)


注意 POC回路で内部リセット信号が発生した場合、リセット要因フラグ・レジスタ (RESF) がクリア (00H) されます。

- 備考1.** この製品には、内部リセット信号を発生するハードウェアが複数内蔵されています。ウォッチドッグ・タイマ2 (WDT2RES) / 低電圧検出回路 (LVI) / クロック・モニタ (CLM) によるリセット時は、そのリセット要因を示すためのフラグがリセット要因フラグ・レジスタ (RESF) に配置されています。RESFは、WDT2RES / LVI / クロック・モニタのいずれかによる内部リセット信号が発生した場合は、クリア (00H) されずフラグがセット (1) されます。RESFの詳細については、**第18章 リセット機能**を参照してください。
2. 電源投入からプログラム実行開始に消費する時間は、外部に接続される発振子の動作周波数が5 MHzの場合、電源投入からリセット解除までの時間 + 16 msとなります。ただし、この時間は、外部要因 (マイコンへの供給電源状態、発振子の安定時間) により影響を受けます。

20.2 パワーオン・クリア回路の構成

パワーオン・クリア回路のブロック図を図 20 - 1に示します。


図 20 - 1 パワーオン・クリア回路のブロック図



20.3 パワーオン・クリア回路の動作

パワーオン・クリア回路では、電源電圧 (V_{DD}) と検出電圧 (V_{POC0}) を比較し、 $V_{DD} < V_{POC0}$ のとき内部リセット信号を発生します。

図 20 - 2 パワーオン・クリア回路の内部リセット信号発生タイミング



第21章 低電圧検出回路

21.1 低電圧検出回路の機能

低電圧検出回路 (LVI) は次のような機能を持ちます。


- ・ 電源電圧 (V_{DD}) と検出電圧 (V_{LVI}) を比較し、 $V_{DD} < V_{LVI}$ になったとき、内部割り込み信号もしくは内部リセット信号を発生します。
- ・ 電源電圧の検出レベル (2段階) をソフトウェアにて変更できます。
- ・ 割り込み / リセットをソフトウェアにて選択できます。
- ・ STOPモードにおいても動作可能です。
- ・ ソフトウェアにて動作停止可能です。

低電圧検出回路をリセットとして使用した場合に、リセットが発生するとリセット要因フラグ・レジスタ (RESF) のビット0 (LVIRF) がセット (1) されます。RESFについての詳細は、[第18章 リセット機能](#)を参照してください。

21.2 低電圧検出回路の構成

低電圧検出回路のブロック図を図 21 - 1に示します。

図 21 - 1 低電圧検出回路のブロック図



21.3 低電圧検出回路を制御するレジスタ

低電圧検出回路は次のレジスタで制御します。

- ・低電圧検出レジスタ (LVIM)
- ・低電圧検出レベル選択レジスタ (LVIS)

(1) 低電圧検出レジスタ (LVIM)

LVIMレジスタは、低電圧検出、動作モードを設定するレジスタです。

LVIMレジスタは特定レジスタです。特定のシーケンスによってのみ書き込みが可能です (3.4.9 特定レジスタ参照)。

8/1ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時 : 00H R/W アドレス : FFFFF890H

	7	6	5	4	3	2	1	0
LVIM	LVION	0	0	0	0	0	LVIMD	LVIF

LVION	低電圧検出動作の許可 / 禁止
0	動作禁止
1	動作許可

LVIMD	低電圧検出の動作モード選択
0	電源電圧 < 検出電圧時に割り込み要求信号INTLVIを発生
1	電源電圧 < 検出電圧時に内部リセット信号LVIRESを発生

LVIF	低電圧検出フラグ
0	電源電圧 > 検出電圧, または動作禁止時
1	接続する電源電圧 < 検出電圧

★

- 注意1. LVIONビット = 1設定後, 0.2 ms (MAX.) 以上間を空けてから, LVIFビットで電圧を確認してください。
2. LVIFフラグの値は, LVIONビット = 1かつLVIMDビット = 0の場合に, 出力信号INTLVIとして出力されます。
3. LVIFビットは, リード・オンリーです。
4. ビット2-6には, 必ず0を設定してください。

(2) 低電圧検出レベル選択レジスタ (LVIS)

LVISレジスタは、低電圧検出レベルを選択するレジスタです。

8ビット単位でリード/ライト可能です。

リセットにより00Hになります。

リセット時：00H R/W アドレス：FFFFFF891H

	7	6	5	4	3	2	1	0
LVIS	0	0	0	0	0	0	0	LVIS0

LVIS0	検出レベル
0	4.4 V ± 0.2 V
1	4.2 V ± 0.2 V

★ 注意 LVIMレジスタをLVION = 1, LVIMD = 1に設定した場合は、低電圧検出以外のリセットが発生するまでこのレジスタへの書き込みはできません。

(3) 内蔵RAMデータ・ステータス・レジスタ (RAMS)

RAMSレジスタは、内蔵RAMデータの有効/無効を示すフラグ・レジスタです。

8/1ビット単位でリード/ライト^{※1}可能です。

リセット^{※2}により01Hになります。

注1. RAMSレジスタは、特定シーケンスでのみライトできます。

2. セット条件：検出レベル以下の電圧検出

：命令によるセット

：WDT2によるリセット発生

：RAMアクセス中のリセット発生

：クロック・モニタによるリセット発生

クリア条件：特定シーケンスによる0書き込み

リセット時：01H R/W アドレス：FFFFFF892H

	7	6	5	4	3	2	1	0
RAMS	0	0	0	0	0	0	0	RAMF

RAMF	内蔵RAMデータ有効/無効
0	有効
1	無効

(4) 周辺エミュレーション・レジスタ1 (PEMU1)

インサーキット・エミュレータ使用時、ディバッガ上で、このレジスタを操作することにより、擬似的にRAM保持フラグ (RAMFビット; RAMSレジスタのビット0) 動作を制御し、エミュレーションを実現することが可能です。

なお、このレジスタは、エミュレーション・モード時のみ有効で、通常モードでは無効になります。

リセット時: 00H R/W アドレス: FFFFF9FEH

	7	6	5	4	3	2	1	0
PEMU1	0	0	0	0	0	EVARAMIN	0	0

EVARAMIN	RAM保持電圧検出信号擬似指定
0	RAM保持電圧以下を非検出
1	RAM保持電圧以下を検出 (RAMFフラグをセット)

注意 このビットは、自動的にクリアされません。

【使用方法】

インサーキット・エミュレーション使用時、ディバッガ上でこのレジスタの書き換えを行うことにより、RAMFの擬似エミュレーションを実現します。

CPUブレーク (CPU動作停止)

レジスタ書き込みコマンドにより、EVARAMINビットを“1”にします。

EVARAMINビットを“1”にすることにより、ハード上でRAMFビットが“1” (内蔵RAMデータが無効) になります。

再度、レジスタ書き込みコマンドにより、EVARAMINビットを“0”にします。

この動作を行わない (EVARAMINビットを“1 0”) 場合は、CPU動作命令にてRAMFビットをクリア (“0”) にすることができなくなります。

CPUをRUNし、エミュレーションを再開。

21.4 低電圧検出回路の動作

LVIMDビットの設定により、割り込み信号 (INTLVI) もしくは内部リセット信号を発生します。

下記に動作設定方法とタイミング図を示します。

21.4.1 内部リセット信号として使用する場合

<動作開始時>

LVIの割り込みをマスクします。

LVIS0ビットにて検出電圧を設定します。

LVIONビット = 1に設定 (動作許可) します。


★ 0.2 ms (MAX.) 以上ソフトウェアにてウェイトを挿入します。

LVIFビットで電源電圧 > 検出電圧であることを確認します。

LVIMDビット = 1 (内部リセット発生) を設定します。

注意 LVIMD = 1に設定した場合、LVI以外のリセット要求が発生するまで、LVIM, LVISレジスタの変更はできません。

図 21 - 2 低電圧検出回路の動作タイミング (LVIMD = 1)



21.4.2 割り込みとして使用する場合

<動作開始時>

LVIの割り込みをマスクします。

LVIS0ビットにて検出電圧を設定します。

LVIONビット = 1に設定（動作許可）します。

★ 0.2 ms (MAX.) 以上ソフトウェアにてウエイトを挿入します。

VIFビットで電源電圧 > 検出電圧であることを確認します。


LVIの割り込み要求フラグをクリアします。

LVIの割り込みマスクを解除します。

<動作停止時>

LVIONビット = 0に設定します。

図 21-3 低電圧検出回路の動作タイミング (LVIMD = 0)




21.5 RAM保持電圧検出動作

電源電圧と検出電圧を比較し、電源電圧が検出電圧を下回った場合（電源投入時も含みます）、RAMFビットをセットします。

POC機能を使用せず、RAM保持電圧検出機能を使用し、動作電圧を下回る場合には、必ず外部リセットを入力してください。

図 21 - 4 RAM保持電圧検出機能の動作タイミング



第22章 レギュレータ


22.1 概要

この製品では、低消費電力/低ノイズを実現するために、レギュレータを内蔵しています。

このレギュレータは、発振器ブロックと内部ロジック回路（A/Dコンバータ，入出力バッファは除く）に、 V_{DD}

- ★ 電源電圧を降圧した電圧を供給します。レギュレータ出力電圧は、2.5 V（TYP.）に設定しています。

図 22 - 1 レギュレータ




22.2 動作

この製品のレギュレータは、すべての動作モード（通常動作モード/HALTモード/IDLE1モード/IDLE2モード/ソフトウェアSTOPモード/サブIDLEモード/リセット中）でも常に動作します。

- ★ また、レギュレータの出力を安定させるためにREGC端子に容量（ $4.7\ \mu\text{F}$ （推奨値））を接続してください。次に端子の接続の方法を示します。

- ★ **図 22 - 2 REGC端子の接続（REGC = Capacity）**



第23章 フラッシュ・メモリ

次に示す製品はV850ES/FE2のフラッシュ・メモリ内蔵品です。

注意 フラッシュ・メモリ製品とマスクROM製品では、ノイズ耐量やノイズ輻射が異なります。試作から量産の過程でフラッシュ・メモリ製品からマスクROM製品への置き換えを検討される場合は、マスクROM製品のCS製品（ES製品ではなく）で十分に評価してください。

- ・ μ PD70F3231
128 Kバイトのフラッシュ・メモリ内蔵

このフラッシュ・メモリへの命令フェッチは、マスクROM内蔵品と同様に1クロックで4バイトをアクセスできます。

フラッシュ・メモリへの書き込みは、ターゲット・システムに実装した状態（オンボード）で行えます。専用フラッシュ・ライタをターゲット・システムに接続して書き込みます。

フラッシュ・メモリを使用した開発環境および用途として次のようなことが考えられます。

ターゲット・システムにV850ES/FE2を半田実装後、ソフトウェアの変更可能
ソフトウェアを区別することで少量多品種生産が容易
量産立ち上げ時のデータ調整が容易

★ 23.1 特 徴

4バイト/1クロック・アクセス（命令フェッチ時）

容量：128 Kバイト

書き換え電圧：単一電源による消去 / 書き込みが可能

書き換え方式

- ・ 専用フラッシュ・ライタとのシリアル・インタフェースを介しての通信による書き換え（オンボード / オフボード・プログラミング）
- ・ ユーザ・プログラムによるフラッシュ・メモリの書き換え（セルフ・プログラミング）

フラッシュ・メモリの書き換え，リード禁止機能をサポート（セキュリティ機能）

ブート・スワップ機能により，セルフ・プログラミングによる全フラッシュ・メモリ領域のセキュアな書き換えが可能

セルフ・プログラミング中の割り込み受け付け可能

23.1.1 消去単位

128 Kバイトのフラッシュ・メモリ内蔵品の消去単位を次に示します。

(1) 全エリア一括消去

00000000H-0001FFFFHのフラッシュ・メモリ領域を一括消去できます。

(2) ブロック消去

ブロック単位で消去ができます。

ブロック0 : 56 Kバイト

ブロック1 : 8 Kバイト

ブロック2 : 56 Kバイト

ブロック3 : 8 Kバイト

★ 23.2 機能概要

V850ES/FE2の内蔵フラッシュ・メモリは、専用フラッシュ・ライターによる書き換え機能により、ターゲット・システムへの実装前、実装後にかかわらず書き換えが可能です（オフボード/オンボード・プログラミング）。

また、内蔵フラッシュ・メモリに書かれたユーザ・プログラムの書き換えを禁止するセキュリティ機能をサポートしており、第三者によるプログラムの改ざん防止などに対応可能となっています。

ユーザ・プログラムによる書き換え機能（セルフ・プログラミング）は、ターゲット・システムの製造/出荷後のプログラム変更を想定したアプリケーションに適した書き換え方法です。全フラッシュ・メモリ領域を安全に書き換えるためのブート・スワップ機能もサポートしています。また、セルフ・プログラミング中の割り込み処理のサポートにより、外部との通信処理を行いながら書き換えを行うなど、さまざまな条件での書き換えが可能です。

表23-1 書き換え方法

書き換え方法	機能概要	動作モード
オンボード・プログラミング	専用フラッシュ・ライターを用いてターゲット・システム上に実装後にフラッシュ・メモリの書き換えが可能です。	フラッシュ・メモリ・プログラミング・モード
オフボード・プログラミング	専用フラッシュ・ライターと専用プログラム・アダプタ・ボード（FAシリーズ）を用いることにより、ターゲット・システムに実装する前に、フラッシュ・メモリの書き換えが可能です。	
セルフ・プログラミング	オフボード/オンボード・プログラミングによりフラッシュ・メモリへあらかじめ書き込まれたユーザ・プログラムの実行により、フラッシュ・メモリの書き換えが可能です。（セルフ・プログラミング中は内蔵フラッシュ・メモリ領域からの命令フェッチおよびデータ・アクセスはできませんので、内蔵RAMもしくは外部メモリへ書き換え用のプログラムをあらかじめ転送して実行する必要があります。）	通常動作モード

備考 FAシリーズは、（株）内藤電誠町田製作所の製品です。

表23 - 2 基本機能一覧

機能	機能概要	サポートの有無 (: サポート, x : 未サポート)	
		オンボード / オフボード・ プログラミング	セルフ・プログラミング
ブロック消去	指定したブロックのメモリの内容の消去を行います。		
チップ消去	全メモリの内容の一括消去を行います。		x
書き込み	指定したアドレスの書き込みおよび書き込みレベルが確保されているかどうかのペリファイ・チェックを行います。		
ペリファイ / チェック・サム	フラッシュ・メモリから読み出したデータと、フラッシュ・ライターから転送されたデータの比較を行います。		x (ユーザ・プログラムにて読み出しは可能)
ブランク・チェック	全メモリの消去状態の確認を行います。		
セキュリティ設定	ブロック消去コマンド / チップ消去コマンド / プログラム・コマンドの使用禁止設定を行います。		x (オンボード / オフボード・プログラミングで設定した値の保持のみ可能)

次にセキュリティ機能の一覧を示します。ブロック消去コマンド禁止 / チップ消去コマンド禁止 / プログラム・コマンド禁止 / リード・コマンド禁止機能は、出荷後の初期状態はすべて許可になっており、オンボード / オフボード・プログラミングによる書き換えでのみセキュリティ設定が可能です。各セキュリティ設定に関しては、同時に組み合わせて使用できます。

表23 - 3 セキュリティ機能一覧

機能	機能概要	禁止時の書き換え動作 (: 実行可能, x : 実行不可)	
		オンボード / オフボード・ プログラミング	セルフ・プログラミング
ブロック消去 コマンド禁止	全ブロックに対してのブロック消去コマンドの実行を禁止します。チップ消去コマンドの実行によって、禁止設定の初期化が可能です。	ブロック消去コマンド : x チップ消去コマンド : プログラム・コマンド :	禁止設定にかかわらず常に書き換え可能
チップ消去 コマンド禁止	全ブロックに対してのブロック消去および、チップ消去コマンドの実行を禁止します。一度禁止設定するとチップ消去コマンドが実行できないため、すべての禁止設定の初期化ができなくなります。	ブロック消去コマンド : x チップ消去コマンド : x プログラム・コマンド :	
プログラム・ コマンド禁止	全ブロックに対しての書き込みコマンドとブロック消去コマンドを禁止します。チップ消去コマンドの実行によって、禁止設定の初期化が可能です。	ブロック消去コマンド : x チップ消去コマンド : プログラム・コマンド : x	
リード・ コマンド禁止	全ブロックに対してのリード・コマンドを禁止にします。チップ消去コマンドの実行によって、禁止設定は初期化されます。	ブロック消去コマンド : x チップ消去コマンド : プログラム・コマンド :	

23.3 フラッシュ・ライターによる書き込み方法

専用フラッシュ・ライターにより、オンボードまたはオフボードで書き込みができます。

(1) オンボード・プログラミング

ターゲット・システム上にV850ES/FE2を実装後、フラッシュ・メモリの内容を書き換えます。ターゲット・システム上には、専用フラッシュ・ライターを接続するためのコネクタなどを実装しておいてください。

(2) オフボード・プログラミング


ターゲット・システム上にV850ES/FE2を実装する前に専用プログラム・アダプタ（FAシリーズ）などでフラッシュ・メモリに書き込みます。

備考 FAシリーズは、（株）内藤電誠町田製作所の製品です。

23.4 プログラミング環境

V850ES/FE2のフラッシュ・メモリにプログラムを書き込むために必要な環境を示します。

★ 図 23-1 フラッシュ・メモリにプログラムを書き込むための環境



専用フラッシュ・ライターには、これを制御するホスト・マシンが必要です。

また、専用フラッシュ・ライターとV850ES/FE2とのインタフェースはUARTA0またはCSIB0を使用して、書き込み、消去等の操作を行います。オフボードで書き込む場合は、専用プログラム・アダプタ（FAシリーズ）が必要です。

★ **備考** FAシリーズは、（株）内藤電誠町田製作所の製品です。


23.5 通信方式

専用フラッシュ・ライタとV850ES/FE2との通信は、V850ES/FE2のUARTA0またはCSIB0によるシリアル通信で行います。

(1) UARTA0

★ 転送レート：9600～153600 bps

★ 図 23 - 2 専用フラッシュ・ライタとの通信 (UARTA0)




- 注意1. 記述していない端子は、未使用時の端子処理に従って処理してください(2.3 端子の入出力回路タイプと未使用時の処理参照)。抵抗を介する場合、1 kΩ～10 kΩの抵抗を接続してください
2. $\overline{\text{DRST}}$ 端子には、ハイ・レベルを入力しないでください。

(2) CSIB0

シリアル・クロック：2.4 kHz～2.5 MHz (MSBファースト)

★ 図 23 - 3 専用フラッシュ・ライタとの通信 (CSIB0)




- 注意1. 記述していない端子は、未使用時の端子処理に従って処理してください(2.3 端子の入出力回路タイプと未使用時の処理参照)。抵抗を介する場合、1 kΩ～10 kΩの抵抗を接続してください
2. $\overline{\text{DRST}}$ 端子には、ハイ・レベルを入力しないでください。

(3) CSIB0+HS

シリアル・クロック : 2.4 kHz ~ 2.5 MHz (MSBファースト)

★ 図 23 - 4 専用フラッシュ・ライタとの通信 (CSIB0+HS)



- 注意1. 記述していない端子は、未使用時の端子処理に従って処理してください(2.3 端子の入出力回路タイプと未使用時の処理参照)。抵抗を介する場合、1 kΩ ~ 10 kΩの抵抗を接続してください
2. $\overline{\text{DRST}}$ 端子には、ハイ・レベルを入力しないでください。

専用フラッシュ・ライタが転送クロックを出力し、V850ES/FE2はスレーブとして動作します。

専用フラッシュ・ライタとしてPG-FP4を使用した場合、PG-FP4はV850ES/FE2に対して次の信号を生成します。詳細はPG-FP4のユーザーズ・マニュアル (U15260J) を参照してください。

表 23 - 4 専用フラッシュ・ライタ (PG-FP4) の信号生成

PG-FP4			V850ES/FE2	接続時の処置		
信号名	入出力	端子機能	端子名	CSIB0	UARTA0	CSIB0 + HS
FLMD0	出力	書き込み許可 / 禁止	FLMD0			
FLMD1	出力	書き込み許可 / 禁止	FLMD1	注1	注1	注1
V _{DD}	入出力	V _{DD} 電圧生成/電圧監視	V _{DD}			
GND	-	グラウンド	V _{SS}			
CLK	出力	V850ES/FE2へのクロック出力	X1	×注2	×注2	×注2
$\overline{\text{RESET}}$	出力	リセット信号	$\overline{\text{RESET}}$			
SI/RxD	入力	受信信号	SOB0/TXDA0			
SO/TxD	出力	送信信号	SIB0/RXDA0			
SCK	出力	転送クロック	SCKB0		×	
HS	入力	CSIB0+HS通信のハンドシェイク信号	PCM0	×	×	

- ★ 注1. 接続するか、もしくはボード上でプルダウン抵抗を介してGNDに接続してください。
- ★ 2. フラッシュ・ライタのCLK端子からのクロック供給はできません。ボード上に発振回路を作成してクロックを供給してください。

備考 : 必ず接続してください。

× : 接続の必要はありません。

★ 表 23 - 5 V850ES/FE2フラッシュ書き込み用アダプタ (FA-64GB-8EU-A) の配線表 (1/2)

フラッシュ・ライター (PG-FP4) 接続端子			FAボードの	CSIB0 + HS, CSIB0使用時		UARTA0使用時	
信号名	入出力	端子機能	端子名	端子名	ピン番号	端子名	ピン番号
SI/RxD	入力	受信信号	SI	P41/SOB0	20	P30/TXDA0	22
SO/TxD	出力	送信信号	SO	P40/SIB0	19	P31/RXDA0/INTP7	23
SCK	出力	転送クロック	SCK	P42/SCKB0	21	必要なし	-
HS	入力	ハンドシェーク信号	RESERVE/HS	PCM0 [※]	45	必要なし	-

注 CSIB0 + HS使用時に配線します。


★ 表 23 - 5 V850ES/FE2フラッシュ書き込み用アダプタ (FA-64GB-8EU-A) の配線表 (2/2)

フラッシュ・ライター (PG-FP4) 接続端子			FAボードの	各通信共通	
信号名	入出力	端子機能	端子名	端子名	ピン番号
CLK	出力	V850ES/FE2へのクロック	X1	必要なし	-
			X2	必要なし	-
/RESET	出力	リセット信号	/RESET	RESET	9
FLMD0	入力	書き込み電圧	FLMD0	FLMD0	3
FLMD1	入力	書き込み電圧	FLMD1	PDL5/FLMD1	52
VDD	-	VDD電圧生成 / 電圧監視	VDD	V _{DD}	4
				AV _{REF0}	1
				EV _{DD}	33
GND	-	グラウンド	GND	V _{SS}	6
				AV _{SS}	2
				EV _{SS}	32

注意1. REGC端子は、必ず4.7 μFのコンデンサを介してGNDに接続してください。

2. フラッシュ・ライターのCLK端子からのクロック供給はできません。
ボード上に発振回路を作成してクロックを供給してください。


★ 図 23 - 5 V850ES/FE2フラッシュ書き込み用アダプタ(FA-64GB-8EU-A)の配線例(CSIB0+HSモード時)(1/2)



★ 図 23 - 5 V850ES/FE2フラッシュ書き込み用アダプタ(FA-64GB-8EU-A)の配線例(CSIB0+HSモード時)(2/2)

- 注1. FLMD1端子は図のように配線するか、もしくはボード上でプルダウン抵抗を介してGNDに接続してください。
2. フラッシュ書き込みアダプタ上(破線部)に発振回路を作成してクロックを供給してください。次に発振回路例を示します。

例



3. UARTA0使用時の該当端子

注意 DRST端子には、ハイ・レベルを入力しないでください。

- 備考**1. 記述していない端子は、未使用時の端子処理に従って処理してください(2.4 端子の入出力回路タイプと未使用時の処理参照)。
2. このアダプタは64ピン・プラスチックLQFPパッケージ用です。

23.6 端子処理

オンボード書き込みを行う場合は、ターゲット・システム上に専用フラッシュ・ライターと接続するためのコネクタを設けます。また、オンボード上に通常動作モードからフラッシュ・メモリ・プログラミング・モードへの切り替え機能を設けてください。


フラッシュ・メモリ・プログラミング・モードに遷移すると、フラッシュ・メモリ・プログラミングに使用しない端子は、すべてリセット直後と同じ状態になります。したがって、ポートはすべて出力ハイ・インピーダンス状態になるため、外部デバイスが出力ハイ・インピーダンス状態を認めない場合は端子処理が必要です。

23.6.1 FLMD0端子

通常動作モード時は、FLMD0端子に0 Vを入力します。また、フラッシュ・メモリ・プログラミング・モード時は、FLMD0端子に V_{DD} の書き込み電圧を供給します。FLMD0端子の接続例を次に示します。

- ★ また、FLMD0端子はセルフ・プログラミング・モード時には書き換え保護用の端子となるため、書き換え前にポート制御などによって、FLMD0端子に V_{DD} レベルの電圧を供給する必要があります。詳細は、23.8.5(1) FLMD0端子を参照してください。

図 23 - 6 FLMD0端子の接続例



23.6.2 FLMD1端子

FLMD0端子に0 Vを入力された場合、FLMD1端子は機能しません。FLMD0端子にV_{DD}が供給された場合、フラッシュ・メモリ・プログラミング・モードに引き込むため、FLMD1端子に0 Vを入力する必要があります。FLMD1端子の接続例を次に示します。

図 23 - 7 FLMD1端子の接続例




表 23 - 6 FLMD0, FLMD1端子の動作モードの関係

FLMD0	FLMD1	動作モード
0	x	通常動作モード
V _{DD}	0	フラッシュ・メモリ・プログラミング・モード
V _{DD}	V _{DD}	設定禁止

23.6.3 シリアル・インタフェース端子

各シリアル・インタフェースが使用する端子を次に示します。

表 23 - 7 各シリアル・インタフェースが使用する端子


シリアル・インタフェース	使用端子
CSIB0	SOB0, SIB0, SCKB0
CSIB0 + HS	SOB0, SIB0, SCKB0, PCM0
UARTA0	TXDA0, RXDA0

オンボード上でほかのデバイスと接続しているシリアル・インタフェース用の端子に、専用フラッシュ・ライターを接続する場合、信号の衝突、ほかのデバイスの異常動作などに注意してください。

(1) 信号の衝突

ほかのデバイス(出力)と接続しているシリアル・インタフェース用の端子(入力)に、専用フラッシュ・ライター(出力)を接続すると、信号の衝突が発生します。この信号の衝突を避けるため、ほかのデバイスとの接続をアイソレートするか、またはほかのデバイスを出力ハイ・インピーダンス状態にしてください。


図 23 - 8 信号の衝突 (シリアル・インタフェースの入力端子)



(2) ほかのデバイスの異常動作

ほかのデバイス (入力) と接続しているシリアル・インタフェース用の端子 (入力または出力) に、専用フラッシュ・ライター (出力または入力) を接続する場合、ほかのデバイスに信号が出力され、異常動作を起こす可能性があります。この異常動作を避けるため、ほかのデバイスとの接続をアイソレートするか、またはほかのデバイスで入力信号を無視するように設定してください。

図 23 - 9 ほかのデバイスの異常動作




23.6.4 $\overline{\text{RESET}}$ 端子

オンボード上で、リセット信号生成回路と接続している $\overline{\text{RESET}}$ 端子に、専用フラッシュ・ライタのリセット信号を接続する場合、信号の衝突が発生します。この信号の衝突を避けるため、リセット信号生成回路との接続をアイソレートしてください。

また、フラッシュ・メモリ・プログラミング・モード期間中に、ユーザ・システムからリセット信号を入力した場合、正常なプログラミング動作が行われなくなるので、専用フラッシュ・ライタからのリセット信号以外は入力しないでください。

図 23 - 10 信号の衝突 ($\overline{\text{RESET}}$ 端子)



23.6.5 ポート端子 (NMIを含む)

フラッシュ・メモリ・プログラミング・モードに設定すると、専用フラッシュ・ライタと通信する端子を除くすべてのポート端子は出力ハイ・インピーダンス状態になります。なお、ポートに接続されている外部デバイスに出力ハイ・インピーダンス状態禁止などの問題が生じる場合には、抵抗を介して V_{DD} に接続するか、または抵抗を介して V_{SS} に接続するなどの処置をしてください。

23.6.6 その他の信号端子

$X1$, $X2$, $XT1$, $XT2$ は、通常動作モード時と同じ状態に接続してください。

- ★ また、フラッシュ・メモリ・プログラミング中、 $\overline{\text{DRST}}$ 端子はロウ・レベル入力またはオープンにし、ハイ・レベル入力しないようにしてください。

23.6.7 電 源


- ★ 電源 (V_{DD} , V_{SS} , EV_{DD} , EV_{SS} , AV_{REF0} , AV_{SS} , $REGC$) は、通常動作モード時と同じ電源を供給してください。

23.7 プログラミング方法

23.7.1 フラッシュ・メモリ制御

フラッシュ・メモリを操作する手順を次に示します。


図 23 - 11 フラッシュ・メモリの操作手順



23.7.2 通信方式の選択

- ★ V850ES/FE2では、フラッシュ・メモリ・プログラミング・モードに遷移後、FLMD0端子にパルス（最大11パルス）を入力することで通信方式を選択します。このFLMD0パルスは専用フラッシュ・ライタが生成します。パルス数と通信方式の関係を次に示します。


★ 図 23 - 12 フラッシュ・メモリ・プログラミング・モード



23.7.3 通信コマンド

V850ES/FE2と専用フラッシュ・ライタは、コマンドを介して通信します。専用フラッシュ・ライタからV850ES/FE2へ送られるコマンドを「コマンド」と呼び、V850ES/FE2から専用フラッシュ・ライタへ送られる応答信号を「応答コマンド」と呼びます。

図23 - 13 通信コマンド



V850ES/FE2のフラッシュ・メモリ制御用コマンドを次に示します。これらのコマンドはすべてライタから発行され、V850ES/FE2がコマンドに対応した各処理を行います。

★

表 23 - 9 フラッシュ・メモリ制御用コマンド

分類	コマンド名称	対応			機能
		CSIB	CSIB+HS	UARTA	
ブランク・チェック	ブロック・ブランク・チェック・コマンド				全メモリの消去状態を確認
消去	チップ消去コマンド				全メモリの内容を消去
	ブロック消去コマンド				指定したブロックのメモリの内容を消去
書き込み	書き込みコマンド				書き込みアドレス、書き込みバイト数の指定によりデータを書き込み、ペリファイ・チェックを実行
ペリファイ	ペリファイ・コマンド				指定したアドレス範囲のメモリの内容とフラッシュ・ライタから転送されたデータの内容を比較
	チェックサム・コマンド				指定したアドレス範囲のチェック・サムを読み出す
システム設定, 制御	リセット・コマンド				各状態からの脱出
	ボー・レート設定コマンド	-	-		UART使用時のボー・レート設定
	シリコン・シグネチャ・コマンド				シリコン・シグネチャ情報を読み出す
	ステータス・コマンド			-	動作状況のステータスを得る
	セキュリティ設定コマンド				チップ消去, ブロック消去, 書き込み, リード等のセキュリティの設定

V850ES/FE2は、専用フラッシュ・ライタから発行されたコマンドに対して、応答コマンドを返します。V850ES/FE2が送出する応答コマンドを次に示します。

表23 - 10 応答コマンド


応答コマンド名称	機能
ACK	コマンド/データなどのアクノリッジ
NAK	不正なコマンド/データなどのアクノリッジ

★ 23.8 セルフ・プログラミングによる書き換え

23.8.1 概 要

V850ES/FE2は、ユーザ・プログラム自身で内蔵フラッシュ・メモリの書き換えを行うための、フラッシュ・マクロ・サービスをサポートしています。このインタフェースおよび、フラッシュ・メモリの書き換えをユーザのアプリケーション・プログラムで行うためのセルフ・プログラミング・ライブラリを利用することにより、内蔵RAMもしくは、外部メモリへあらかじめ転送しておいたユーザ・アプリケーションから、フラッシュ・メモリの書き換えが可能になり、フィールドでのユーザ・プログラムのアップグレードや、定数データ書き換えを行うことができます。

図23 - 14 セルフ・プログラミングの概念図




23.8.2 特 徴

(1) セキュア・セルフ・プログラミング (ブート・スワップ機能)

V850ES/FE2は、ブロック0, 1の物理メモリと、ブロック2, 3の物理メモリを入れ替えることができるブート・スワップ機能をサポートしているため、あらかじめ書き換えたい起動用のプログラムをブロック2, 3に書いておき、物理メモリをスワップさせることにより、書き換え中に電源遮断が発生しても常にブロック0, 1には正常なユーザ・プログラムが存在する状態となるため、全領域の書き換えが安全に実行可能となります。

図23 - 15 全メモリ領域の書き換え (ブート・スワップ対応)




(2) 割り込み対応

セルフ・プログラミング中は、フラッシュ・メモリからの命令フェッチが不可能であるため、従来は割り込みが発生してもフラッシュ・メモリに書き込まれているユーザ・ハンドラは使用できませんでした。この製品では、ライブラリ関数を使用することによって、エントリRAM領域へユーザ・ハンドラを登録することができるため、内部RAMもしくは外部メモリ実行による割り込み処理が可能となります。

23. 8. 3 標準セルフ・プログラミング・フロー

フラッシュ・セルフ・プログラミングにて、フラッシュ・メモリへの書き換えを行う際の全体処理を次に示します。

図23 - 16 標準セルフ・プログラミング・フロー



23. 8. 4 フラッシュ関数一覧

表23 - 11 フラッシュ関数一覧

関数名	概要	対応
FlashEnv	フラッシュ制御マクロの初期化	
FlashBlockErase	指定した1ブロックの消去	
FlashWordWrite	指定したアドレスからの書き込み	
FlashBlockVerify	指定した1ブロックの内部ベリファイ	
FlashBlockBlankCheck	指定した1ブロックのブランク・チェック	
FlashFLMDCheck	FLMD端子のチェック	
FlashStatusCheck	直前に指定した動作のステータス・チェック	
FlashGetInfo	フラッシュ情報の読み出し	
FlashSetInfo	フラッシュ情報の設定	
FlashSetInfoEX	フラッシュ情報の設定	
FlashNWordRead	指定したアドレスの読み出し	
FlashBootSwap	ブート領域入れ替え	
FlashSetUserHandler	ユーザ割り込みハンドラ登録関数	


23. 8. 5 端子処理

(1) FLMD0端子

FLMD0端子は、リセット解除時の動作モード設定と、セルフ書き換え時の書き換え保護機能の兼用端子となっているため、リセット解除～通常動作実行時は、FLMD0端子へ印加される電圧を0 Vに保持し、セルフ・プログラミング・モードの期間は、書き換え前にポート制御などによって、FLMD0端子にV_{DD}レベルの電圧を印加する必要があります。

また、セルフ・プログラミングが終了したあとは、FLMD0端子の電圧を0 Vに戻す必要があります。

図23 - 17 モード切り替わりタイミング



23. 8. 6 使用する内部資源

セルフ・プログラミングにて使用する内部資源を次に示します。なお、セルフ・プログラミング以外では、次の内部資源については自由に使用できます。

表23 - 12 使用する内部資源

リソース名	説明
エントリRAM領域 (内部RAM / 外部RAMどちらかに124バイト)	フラッシュ・マクロ・サービスへの遷移のためのルーチンとパラメータを配置。 ライブラリ初期化関数の呼び出しによりエントリ・プログラムとデフォルトのパラメータがコピーされます。
スタック領域 (ユーザ・スタック + 300バイト)	ユーザの正在しているスタックの延長をライブラリが使用。 (内部RAM / 外部RAMのどちらでも使用可)
ライブラリ・コード (約2500バイト)	ライブラリのプログラム本体。 (操作対象のフラッシュ・メモリ・ブロック以外ならどこでも使用可)
アプリケーション・プログラム	ユーザ・アプリケーションとしての実行 フラッシュ関数の呼び出し
マスカブル割り込み	ユーザ・アプリケーションの実行状態、セルフ・プログラミング状態で利用可能。 セルフ・プログラミング状態で利用するには、あらかじめ登録関数により割り込み処理先頭アドレスを登録しておく必要があります。
NMI割り込み	ユーザ・アプリケーションの実行状態、セルフ・プログラミング状態で利用可能。 セルフ・プログラミング状態で利用するには、あらかじめ登録関数により割り込み処理先頭アドレスを登録しておく必要があります。

第24章 オプション機能

★ 24.1 フラッシュ・マスク・オプション

この製品シリーズのフラッシュROM製品にはフラッシュ・マスク・オプションの対象となるブロックの設定を行うオプション・データ領域があります。

フラッシュROM製品にプログラムを書き込む際、必ず、007AH番地に次のオプションに対応したオプション・データを初期値データとしてプログラム上に設定してください。

なお、プログラム実行上、この領域のデータの書き換えなどは行えません。

★ **備考** マスクROM製品においてもフラッシュ・メモリ製品と同じオプション・データを設定してください。

アドレス	設定値	設 定
007AH	00H	内蔵発振器 : 停止可能 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : 水晶発振子接続
	01H	内蔵発振器 : 停止不可 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : 水晶発振子接続
	02H	内蔵発振器 : 停止可能 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : 水晶発振子接続
	03H	内蔵発振器 : 停止不可 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : 水晶発振子接続
	C0H	内蔵発振器 : 停止可能 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : RC発振接続
	C1H	内蔵発振器 : 停止不可 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : RC発振接続
	C2H	内蔵発振器 : 停止可能 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : RC発振接続
	C3H	内蔵発振器 : 停止不可 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : RC発振接続

注意 上記以外の設定は行わないでください。

次に、CA850をご使用の場合のプログラム例を示します。

[プログラム例]

```
#-----  
# OPTION_BYTES  
#-----  
  
.section "OPTION_BYTES"  
.byte 0b00000001 -- 0x7a  
.byte 0b00000000 -- 0x7b  
.byte 0b00000000 -- 0x7c  
.byte 0b00000000 -- 0x7d  
.byte 0b00000000 -- 0x7e  
.byte 0b00000000 -- 0x7f
```

注意 このセクションは必ず6バイト分を記述してください。6バイト以下の場合は、リンカの際にエラーとなります。

エラー・メッセージ: F4112: illegal "OPTION_BYTES" section size.

備考 007BH-007FH番地には0x00を設定してください。

24.2 マスク・オプション (マスクROM製品)

この製品シリーズのマスクROM製品は、POC機能あり / POC機能なしの選択を007AH番地に設定する必要があります。

007AH番地に次のオプションに対応したオプション・データを初期値データとしてプログラム上に設定してください。

(1/2)

アドレス	設定値	設 定
007AH	00H	内蔵発振器 : 停止可能 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : 水晶発振子接続 POC機能 : なし
	01H	内蔵発振器 : 停止不可 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : 水晶発振子接続 POC機能 : なし
	02H	内蔵発振器 : 停止可能 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : 水晶発振子接続 POC機能 : なし
	03H	内蔵発振器 : 停止不可 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : 水晶発振子接続 POC機能 : なし
	04H	内蔵発振器 : 停止可能 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : 水晶発振子接続 POC機能 : あり
	05H	内蔵発振器 : 停止不可 WDT2 : カウント・クロック選択可能 オーバ・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : 水晶発振子接続 POC機能 : あり
	06H	内蔵発振器 : 停止可能 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : 水晶発振子接続 POC機能 : あり
	07H	内蔵発振器 : 停止不可 WDT2 : カウント・クロックは内蔵発振器固定 オーバ・フロー信号はWDT2RES固定 サブクロック : 水晶発振子接続 POC機能 : あり

注意 上記以外の設定は行わないでください。

アドレス	設定値	設 定
007AH	C0H	内蔵発振器 : 停止可能 WDT2 : カウント・クロック選択可能 オーバー・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : RC発振接続 POC機能 : なし
	C1H	内蔵発振器 : 停止不可 WDT2 : カウント・クロック選択可能 オーバー・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : RC発振接続 POC機能 : なし
	C2H	内蔵発振器 : 停止可能 WDT2 : カウント・クロックは内蔵発振器固定 オーバー・フロー信号はWDT2RES固定 サブクロック : RC発振接続 POC機能 : なし
	C3H	内蔵発振器 : 停止不可 WDT2 : カウント・クロックは内蔵発振器固定 オーバー・フロー信号はWDT2RES固定 サブクロック : RC発振接続 POC機能 : なし
	C4H	内蔵発振器 : 停止可能 WDT2 : カウント・クロック選択可能 オーバー・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : RC発振接続 POC機能 : あり
	C5H	内蔵発振器 : 停止不可 WDT2 : カウント・クロック選択可能 オーバー・フロー信号をINTWDT2/WDT2RESから選択可能 サブクロック : RC発振接続 POC機能 : あり
	C6H	内蔵発振器 : 停止可能 WDT2 : カウント・クロックは内蔵発振器固定 オーバー・フロー信号はWDT2RES固定 サブクロック : RC発振接続 POC機能 : あり
	C7H	内蔵発振器 : 停止不可 WDT2 : カウント・クロックは内蔵発振器固定 オーバー・フロー信号はWDT2RES固定 サブクロック : RC発振接続 POC機能 : あり

注意 上記以外の設定は行わないでください。

第25章 オンチップ・ディバグ機能（オンチップ・ディバグ・ユニット）（フラッシュ・メモリ内蔵製品のみ）

V850ES/FE2は、オンチップ・ディバグ・ユニットを搭載しています。N-Wire型エミュレータと接続することにより、V850ES/FE2単体でのオンチップ・ディバグを実現することができます。

- ★ 注意 1. オンチップ・ディバグ機能は、フラッシュ・メモリ内蔵品のみを搭載しています。マスクROM内蔵品には搭載していません。ただし、マスクROM内蔵品にもOCDMレジスタが存在し、P05/INTP2端子に内蔵されているプルダウン抵抗の制御を行うため、マスクROM内蔵品でもOCDMレジスタの設定を行ってください。
- 2. 次に示すディバグ機能は、V850ES/FE2としてサポートしている機能であり、使用可能かどうかはディバグによって異なります。詳細なディバグ機能は使用するディバグのユーザーズ・マニュアルを参照してください。

25.1 機能概要

25.1.1 オンチップ・ディバグ・ユニットの種類

V850ES/FE2に搭載しているオンチップ・ディバグ・ユニットはRCU1 (Run Control Unit 1) です。

25.1.2 ディバグ機能

(1) ディバグ・インタフェース

$\overline{\text{DRST}}$, DCK, DMS, DDI, DDO信号によりN-Wire型エミュレータを介して、ホスト・マシンとの通信を行います。インタフェースにはN-Wireの通信仕様を利用しています。

(2) オンチップ・ディバグ

ターゲット・システム上にオンチップ・ディバグ用の配線やコネクタを用意することで、オンチップ・ディバグが可能です。エミュレータ接続用のコネクタには、N-Wire型エミュレータを接続します。

オンチップ・ディバグ・モードを使用しないときは、OCDM0ビットをクリア (0) してください。詳細につきましては、表4-3 ポート0の兼用端子を参照してください。

(3) 強制リセット機能

V850ES/FE2全体を強制的にリセットできます。

(4) ブレーク・リセット機能

CPUのリセット解除直後からCPUをディバグ・モードで起動できます。

(5) 強制ブレーク機能

ユーザ・プログラムの実行を強制的に中断できます（ただし、不正命令コード例外のハンドラ（先頭アドレス：00000060H）は使用できません）。

(6) ハードウェア・ブレーク機能

命令系 / アクセス系兼用ブレーク・ポイントを2ポイント使用できます。命令系のブレーク・ポイントによって、プログラムの実行を任意のアドレスで中断できます。アクセス系のブレーク・ポイントによって、任意のアドレスへのデータ・アクセスでプログラムの実行を中断できます。

(7) ソフトウェア・ブレーク機能

内蔵ROM領域には、最大4ポイントのソフトウェア・ブレークを設定できます。RAM領域に設定できるソフトウェア・ブレーク・ポイント数は使用するディバグによって異なります。

(8) ディバグ・モニタ機能

ディバグ中はユーザのメモリ空間とは異なるディバグ用のメモリ空間を使用します (バググラウンド・モニタ形式)。ユーザ・プログラムを任意のアドレスから実行開始可能です。

また、ユーザ・プログラム中断中のユーザ・リソース (メモリ, I/Oなど) のリード/ライトやユーザ・プログラムのダウンロードが可能です。

(9) マスク機能

各種信号をマスクすることができます。

NECエレクトロニクス社製N-Wire型エミュレータ (IE-V850E1-CD-NW) 用ディバグ (ID850NWC) のマスク機能との対応を以下に示します。

- NMI0マスク機能 : NMI端子
- NMI1マスク機能 : WDT2割り込み
- NMI2マスク機能 : _____
- RESETマスク機能 : RESET端子, WDT2リセット, POCリセット^{*}, LVIリセット,
クロック・モニタ・リセット

注 パワーオン・クリア機能対応製品のみ該当します。

(10) タイマ機能

ユーザ・プログラムの実行時間を測定可能です。

(11) ブレーク中の周辺マクロ動作・停止選択機能

使用するディバグにより、ブレーク中に周辺マクロを動作させるか、停止させるかを選択することができます。

ブレーク中は必ず停止する機能 ・クロック・モニタ ・ウォッチドッグ・タイマ2 ブレーク中、動作・停止を選択できる機能 (ただし個別の選択はできません。) ・A/Dコンバータ ・タイマM ・タイマP ・タイマQ ・時計タイマ ブレーク中に動作を継続する周辺機能 (停止できない機能) ・上記以外の周辺機能

★ 25.1.3 インタフェース信号

インタフェース信号について説明します。

(1) $\overline{\text{DRST}}$

オンチップ・ディバグ・ユニット用のリセット入力信号です。ディバグ・コントロール・ユニットを非同期に初期化するための負論理の信号です。

IE-V850E1-CD-NWIは、統合ディバグの起動後にターゲット・システムの V_{DD} を検出すると、 $\overline{\text{DRST}}$ 信号をロウ・レベルからハイ・レベルに立ち上げて、対象デバイス内のオンチップ・ディバグ・ユニットを起動させます。

また、 $\overline{\text{DRST}}$ 信号がロウ・レベルからハイ・レベルに立ち上がることにより、CPUにもリセットが発生します。

統合ディバグを起動してディバグを開始する際には、必ずCPUリセットが発生します。

(2) DCK

クロック入力信号です。IE-V850E1-CD-NWから20 MHzのクロックを供給します。オンチップ・ディバグ・ユニット内で、DCK信号の立ち上がりに同期してDMS、DDI信号をサンプリングし、DCK信号の立ち下がりに同期してデータDDOを出力します。

(3) DMS

転送モード選択信号です。DMS信号のレベルによりディバグ・ユニット内の転送状態が遷移します。

(4) DDI

データ入力信号です。オンチップ・ディバグ・ユニット内でDCKの立ち上がりに同期してサンプリングします。

(5) DDO

データ出力信号です。オンチップ・ディバグ・ユニットからDCK信号の立ち下がりに同期して出力されます。

(6) EV_{DD}

ターゲット・システムの V_{DD} 検出用です。ターゲット・システムからの V_{DD} が未検出の場合は、IE-V850E1-CD-NWからの出力信号 ($\overline{\text{DRST}}$, DCK, DMS, DDI, FLMD0, $\overline{\text{RESET}}$ 端子) はハイ・インピーダンスになります。

(7) FLMD0

統合ディバグによるフラッシュ・メモリへのダウンロード機能は、フラッシュ・セルフ・プログラミング機能を利用しています。フラッシュ・セルフ・プログラミング中はFLMD0端子をハイ・レベルにする必要があります。また、FLMD0端子にはプルダウン抵抗を接続してください。

FLMD0端子の制御方法として、次の2種類のうち、どちらかの方法を選択してください。

IE-V850E1-CD-NWから制御する場合

IE-V850E1-CD-NWからのFLMD0信号をデバイスのFLMD0端子に接続します。

通常モード時はIE-V850E1-CD-NWからは何もドライブしません (ハイ・インピーダンス)。

ブレイク中、統合ディバグのダウンロード機能を実行した際にIE-V850E1-CD-NWはFLMD0端子をハイ・レベルに制御します。

ポートから制御する場合

デバイスの任意のポートをFLMD0端子に接続します。

ユーザ・プログラムにおいてフラッシュ・セルフ・プログラミング機能を実現する場合と同じポート端子で問題ありません。

統合ディバグのコンソールによって、ダウンロード機能実行前にポート端子をハイ・レベルにする、または、ダウンロード機能実行後にポート端子をロウ・レベルにする設定を行ってください。

詳細はID850QB Ver.2.80 **統合ディバグ ユーザーズ・マニュアル 操作編 (U16973J)** を参照してください。

(8) $\overline{\text{RESET}}$

システム・リセット入力信号です。ユーザ・プログラムにおいてOCDMレジスタのOCDM0ビットの値によって、 $\overline{\text{DRST}}$ 端子を無効としたあとは、オンチップ・ディバグは行えません。そのため、IE-V850E1-CD-NWから $\overline{\text{RESET}}$ 端子によるリセットを与えて、 $\overline{\text{DRST}}$ 端子を有効 (初期化) にします。

25.1.4 セキュリティ機能

V850ES/FE2では、N-Wire型エミュレータを接続するときに、あらかじめ内蔵ROM領域に書き込んだIDコードと、ディバグ起動時に入力するIDコードを比較することで、N-Wire型エミュレータの起動を制限するセキュリティ機能があります。この機能により、第三者による内蔵ROM領域の読み出しを防止することができます。

(1) IDコード

内蔵ROMにプログラムを書き込む際には、必ずIDコードを書き込んでください。

IDコードの領域は、00000070H-00000079H番地の10バイトです。

メモリ消去状態のIDコードを次に示します。

アドレス	IDコード
00000079H	FFH
00000078H	FFH
00000077H	FFH
00000076H	FFH
00000075H	FFH
00000074H	FFH
00000073H	FFH
00000072H	FFH
00000071H	FFH
00000070H	FFH

(2) セキュリティ・ビット

00000079H番地のビット7は、N-Wire型エミュレータの使用許可ビットになります。

- ・ 00000079H番地のビット7

0 : 使用禁止

1 : 使用許可

注意 1. 00000079H番地の値が00H-7FHの場合は、N-Wire型エミュレータの接続ができません。

2. 00000079H番地の値が80H-FFHの場合は、N-Wire型エミュレータ接続時に入力する10バイトのIDコードが一致すれば、N-Wire型エミュレータが使用できます。

★ (3) 設定方法

例 0x70-0x79番地に次の値を設定する場合

番地	値
0x70	0x12
0x71	0x34
0x72	0x56
0x73	0x78
0x74	0x9A
0x75	0xBC
0x76	0xDE
0x77	0xF1
0x78	0x23
0x79	0xD4

次に、CA850をご使用の場合のプログラム例を示します。

[プログラム例]

```
#-----
# SECURITY_ID
#-----

.section "SECURITY_ID"
.word 0x78563412 --0-3 byte code,Address is 0x70-0x73
.word 0xF1DEBC9A --4-7 byte code,Address is 0x74-0x77
.hword 0xD423 --8-9 byte code,Address is 0x78-0x79
```

注意 CA850 Ver3.00より、リンカによるセキュリティID付加機能が追加されています。

上記プログラム例の他、リンカの-XsidオプションでもIDを設定することができます。

また、これによりCA850の旧バージョン使用時に、0x60番地のハンドラ (ILGOP) を利用して、セキュリティID(0x70~0x79番地)の設定をしていた場合には、リンクの際にエラーになります。

エラー・メッセージ:

```
F4264: start address (0x00000070) of section "SECURITY_ID" overlaps
previous section "ILGOP" ended before address (0XXXXXXXXX).
```

リンカの+Xsidオプションを指定するか、ILGOPを使用せず、プログラム例のようにセキュリティIDのセクションを使用するようにプログラムを変更して、回避してください。

詳細はCA850のユーザーズ・マニュアルを参照してください。

25.2 制御レジスタ

(1) オンチップ・ディバグ・モード・レジスタ (OCDM)

- ★ 通常動作モードとオンチップ・ディバグ・モードを切り替えるレジスタです。OCDMレジスタは特定レジスタです。特定のシーケンスによってのみ書き込みができます（3.4.9 特定レジスタ参照）。

OCDM0ビットが“1”状態でかつ $\overline{\text{DRST}}$ 端子の入力がハイ・レベルの場合、オンチップ・ディバグ・モードとなります。

端子リセット後、OCDM0ビットの初期値は“1”なので、オンチップ・ディバグ機能を使用しない場合はOCDM0ビットを“0”にクリアする必要があるため、それまでの間、 $\overline{\text{DRST}}$ 端子をロウ・レベルに保つ必要があります（図 25 - 1参照）。なお、 $\overline{\text{DRST}}$ 端子は、OCDM0ビットが“1”の間、内部でプルダウンしていますので、端子処理はオープンでも可能です。

- ★ POCリセット後、OCDM0ビットの初期値は“0”で、通常動作モードになります。したがって、オンチップ・ディバグをする際には端子リセットによってOCDM0ビットの値を“1”にする必要があります。

また、オンチップ・ディバグ中にPOCリセットが発生した際には、エミュレータとの通信は中断してしまいます。したがって、POCによるリセットのエミュレーションは行うことができません（図25 - 2参照）。

8/1ビット単位でリード/ライト可能です。

リセット時：01H^{※1} R/W アドレス：FFFFFF9FCH

	7	6	5	4	3	2	1	0
OCDM	0	0	0	0	0	0	0	OCDM0

OCDM0	オンチップ・ディバグ機能の兼用端子指定 ^{※2}
0	ポート/周辺機能端子として使用
1	オンチップ・ディバグ用端子として使用

注1. $\overline{\text{RESET}}$ 端子（外部リセット）入力時：OCDM0 = 1
 パワーオン・クリアによるリセット時：OCDM0 = 0
 内部要因リセット（パワーオン・クリア以外）発生時：OCDMレジスタはリセット発生前の値を保持します。

2. $\overline{\text{P05/INTP2/DRST}}$
 $\text{P52/KR2/TIQ03/TOQ03/DDI}$
 $\text{P53/KR3/TIQ00/TOQ00/DDO}$
 P54/KR4/DCK
 P55/KR5/DMS

- ★ 3. $\overline{\text{DRST}}$ 端子はプルダウン抵抗を内蔵しています。OCDM0フラグを“0”に設定すると切断されます。マスクROM内蔵品はオンチップ・ディバグ機能を内蔵していませんが、上記プルダウン抵抗は内蔵しています。そのため、マスクROM内蔵品においてもOCDM0ビットをクリア（0）し、内蔵プルダウン抵抗を切断する必要があります。

図 25 - 1 通常動作モードへの移行タイミング・チャート





図 25 - 2 オンチップ・ディバグ・モードへの移行タイミング・チャート



25.3 N-Wire型エミュレータとの接続

N-Wire型エミュレータを接続するためには、ターゲット・システム上にエミュレータ接続用コネクタと接続用回路を実装する必要があります。


エミュレータ接続用コネクタとして、KELコネクタ、MICTORコネクタ (製品名: 2-767004-2, タイコ エレクトロニクス アンブ株式会社製), 2.54 mmピッチの20ピン汎用コネクタのいずれかを選択してください。KELコネクタ以外のコネクタはエミュレータによっては対応していない場合がありますので、使用するエミュレータのユーザーズ・マニュアルを参照してください。

25.3.1 KELコネクタ

製品名

- ・ 8830E-026-170S (KEL社製) : ストレート・タイプ
- ・ 8830E-026-170L (KEL社製) : ライト・アングル・タイプ


図 25 - 3 N-Wire型エミュレータ (NECエレクトロニクス社製IE-V850E1-CD-NW:N-Wire Card) との接続



(1) ピン配置図

図 25 - 4にエミュレータ接続コネクタ (ターゲット・システム側) のピン配置図を、表 25 - 1にピン機能を示します。

図 25 - 4 エミュレータ接続コネクタ (ターゲット・システム側) のピン配置図



(2) ピン機能

次にエミュレータ接続コネクタ（ターゲット・システム側）のピン機能を示します。入出力はデバイス側からの方向です。

表25 - 1 エミュレータ接続コネクタ（ターゲット・システム側）ピン機能

ピン番号	端子名	入出力	端子機能
A1	(予約1)	-	(GNDに接続してください)
A2	(予約2)	-	(GNDに接続してください)
A3	(予約3)	-	(GNDに接続してください)
A4	(予約4)	-	(GNDに接続してください)
A5	(予約5)	-	(GNDに接続してください)
A6	(予約6)	-	(GNDに接続してください)
A7	DDI	入力	N-Wireインタフェース用データ入力
A8	DCK	入力	N-Wireインタフェース用クロック入力
A9	DMS	入力	N-Wireインタフェース用転送モード選択入力
A10	DDO	出力	N-Wireインタフェース用データ出力
A11	DRST	入力	オンチップ・デバッグ・ユニット・リセット入力
A12	RESET	入力	リセット入力(端子リセットを使わずPOCリセットのみを使用するシステムの場合、OCDM0ビットを1にするため、エミュレータによっては、図25 - 5のようにエミュレータから外部リセットを入力します。)
A13	FLMD0	入力	フラッシュ・ダウン・ロード用制御信号（フラッシュ版のみ）
B1	GND	-	-
B2	GND	-	-
B3	GND	-	-
B4	GND	-	-
B5	GND	-	-
B6	GND	-	-
B7	GND	-	-
B8	GND	-	-
B9	GND	-	-
B10	GND	-	-
B11	(予約8)	-	(GNDに接続してください)
B12	(予約9)	-	(GNDに接続してください)
B13	V _{DD}	-	5 V入力（ターゲット電源投入監視用）

注意1. V850ES/FE2でサポートしていない端子の接続については、使用するエミュレータに依存します。


2. ターゲット・ボード上のパターンは次に示す条件にする必要があります。

- ・パターン長は100 mm以下にしてください。
- ・クロック信号はGNDでシールドしてください。

(3) 推奨回路例

次にエミュレータ接続コネクタ部 (ターゲット・システム側) の推奨回路例を示します。

図 25 - 5 エミュレータ接続推奨回路例



25.4 オンチップ・ディバグ時の制限事項および注意事項

- ・ディバグに使用したデバイスを、量産製品に搭載しないでください (ディバグ中にフラッシュ・メモリの書き換えをしており、フラッシュ・メモリの書き換え回数を保障することができないためです)。
- ・RUN中 (プログラム実行中) にリセット入力 (ターゲット・システムからのリセット入力や内部リセット要因によるリセット) があった場合、ブ레이크機能が誤動作することがあります。
- ・リセットをマスク機能でマスクしていても、端子リセットが入力された際に入出力バッファ (ポート端子等) がリセット状態になります。
- ・内蔵フラッシュ・メモリにソフトウェア・ブ레이크・ポイントを設定できるディバグは、端子リセットまたは内部リセットにより一時的にこのブ레이크・ポイントが無効になってしまいます。ハードウェア・ブ레이크または強制ブ레이크により、いったんブ레이크したあとには再度有効になりますが、それまではソフトウェア・ブ레이크は発生しません。
- ★ ・ブ레이크中の端子リセットはマスクされ、CPUや周辺I/Oはリセットされません。また、ユーザ・プログラム実行中に、RAMモニタ機能で読み出す瞬間に、端子リセットや内部リセットが発生した場合、CPUや周辺I/Oが正しくリセットされない場合があります。

[POC搭載製品のみ]

- ・POCリセット動作のエミュレーションはできません。
- ・オンチップ・ディバグを行うときは、OCDMレジスタのOCDM0ビットを1にする必要がありますので、端子リセットを入力する必要があります。
- ・詳細については、25.2 (1) **オンチップ・ディバグ・モード・レジスタ (OCDM)** を参照してください。
- ★ ・オンチップ・ディバグ (OCD) モード下においてbreakコマンドが起動され、さらにアプリケーション・ソフトウェアがUARTA/CSIB/CAN周辺I/Oレジスタにアクセス時、リセットせずに再開するとCSIB, UARTAおよびCANは正常に動作しない可能性があります。

26.1 (A)製品についての電気的特性

26.1.1 絶対最大定格

絶対最大定格 (TA = 25°C): フラッシュ・メモリ製品 (1/2)

項目	略号	条件	定格	単位
電源電圧	V _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	EV _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	AV _{REF0}		- 0.5 ~ + 6.5	V
	V _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	AV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	EV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
入力電圧	V _{I1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, RESET, FLMD0, PCM0, PCM1, PDL0-PDL7	- 0.5 ~ EV _{DD} + 0.5 ^注	V
	V _{I3}	X1, X2, XT1, XT2	- 0.5 ~ V _{RO} + 0.5	V
アナログ入力電圧	V _{IAN}	P70-P79	- 0.5 ~ AV _{REF0} + 0.5 ^注	V

注 それぞれの電源電圧の絶対最大定格 (MAX.値) を越えないようにしてください。

- 注意1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (TA = 25°C): フラッシュ・メモリ製品 (2/2)

項目	略号	条件	定格	単位	
ロウ・レベル出力電流	I _{OL}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	4	mA
			全端子合計	50	mA
		P70-P79	1 端子	4	mA
			全端子合計	20	mA
ハイ・レベル出力電流	I _{OH}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	- 4	mA
			全端子合計	- 50	mA
		P70-P79	1 端子	- 4	mA
			全端子合計	- 20	mA
動作周囲温度	T _A	通常動作モード	- 40 ~ + 85	°C	
		フラッシュ・プログラミング・モード	- 40 ~ + 85		
保存温度	T _{stg}		- 40 ~ + 125	°C	

- 注意 1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
- DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (TA = 25°C): マスク ROM 製品 (1/2)

項目	略号	条件	定格	単位
電源電圧	V _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	EV _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	AV _{REF0}		- 0.5 ~ + 6.5	V
	V _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	AV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	EV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
入力電圧	V _{I1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, $\overline{\text{RESET}}$, PCM0, PCM1, PDL0-PDL7	- 0.5 ~ EV _{DD} + 0.5 ^注	V
	V _{I3}	X1, X2, XT1, XT2	- 0.5 ~ V _{RO} + 0.5	V
アナログ入力電圧	V _{IAN}	P70-P79	- 0.5 ~ AV _{REF0} + 0.5 ^注	V

注 それぞれの電源電圧の絶対最大定格 (MAX.値) を越えないようにしてください。

- 注意 1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
- DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (T_A = 25°C): マスク ROM 製品 (2/2)

項 目	略 号	条 件	定 格	単 位	
ロウ・レベル出力電流	I _{OL}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	4	mA
			全端子合計	50	mA
		P70-P79	1 端子	4	mA
			全端子合計	20	mA
ハイ・レベル出力電流	I _{OH}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	- 4	mA
			全端子合計	- 50	mA
		P70-P79	1 端子	- 4	mA
			全端子合計	- 20	mA
動作周囲温度	T _A		- 40 ~ + 85	°C	
保存温度	T _{stg}		- 65 ~ + 150	°C	

- 注意 1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
- DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

26. 1. 2 容量

($T_A = 25^\circ\text{C}$, $V_{DD} = EV_{DD} = AV_{REF0} = V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入出力容量	C_{IO}	$f_x = 1\text{ MHz}$, 被測定端子以外は 0 V			10	pF

26. 1. 3 動作条件

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
内部システム・クロック周波数	f_{CLK}	REGC 容量 = 4.7 μF メイン・クロック動作時	4		20	MHz
		REGC 容量 = 4.7 μF サブクロック動作時 (水晶振動子)	32		35	kHz
		REGC 容量 = 4.7 μF サブクロック動作時 (RC 発振子)	12.5 ^注		27.5 ^注	kHz

注 内部システム・クロック周波数は発振周波数の 1/2 となります。

26. 1. 4 発振回路特性

メイン・クロック発振回路特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位	
セラミック 発振子		発振周波数 (f_x) ^{注1}		4		5	MHz	
		発振安定時間 ^{注2}	リセット解除後		$2^{16}/f_x$		s	
			STOP モード解除後	0.5 ^{注3}	注4	ms		
IDLE2 モード解除後			0.35	注4	ms			
水晶振動子			発振周波数 (f_x) ^{注1}		4		5	MHz
			発振安定時間 ^{注2}	リセット解除後		$2^{16}/f_x$		s
	STOP モード解除後			0.5 ^{注3}	注4	ms		
IDLE2 モード解除後	350			注4	μs			



- 注1. 発振回路の特性だけを示すものです。
2. リセットまたは STOP モード解除後、発振が安定するまでの時間です。
3. 内蔵フラッシュ ROM へのアクセスが安定するまでの時間です。
4. OSTs レジスタの設定によって値が異なります。

注意1. メイン・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線に接近させない。
 - ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
 - ・大電流が流れるグラウンド・パターンに接地しない。
 - ・発振回路から信号を取り出さない。
2. メイン・クロックを停止させサブクロックで動作させているときに、再度メイン・クロックに切り替える場合には、プログラムで発振安定時間を確保したあとに切り替えてください。

サブクロック発振回路特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}, 4.0 \text{ V}$ $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
水晶振動子		発振周波数 (f_{XT}) ^{注1}		32	32.768	35	kHz
		発振安定時間 ^{注2}				10	s
RC 発振子		発振周波数 (f_{XT}) ^{注1,4}	$R = 390 \text{ k}\Omega \pm 5\%$ ^{注3} $C = 47 \text{ pF} \pm 10\%$ ^{注3}	25	40	55	kHz
		発振安定時間 ^{注2}				100	μs

- 注1. 発振回路の特性だけを示すものです。CPU 動作クロックについては、26. 1. 10 AC 特性を参照してください。
2. V_{DD} が発振電圧範囲 (MIN.: 3.5 V) に達してから発振が安定するまでの時間です。
3. 配線容量の影響を避けるため、配線は極力短くしてください。
4. RC 発振周波数は、40 kHz (TYP.値) です。このクロックは内部で 2 分周されます。RC 発振子の場合、内部システム・クロック周波数 (f_{XT}) は、12.5 kHz (MIN.値), 20 kHz (TYP.値), 27.5 kHz (MAX.値) です。

注意1. サブクロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線に接近させない。
 - ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
 - ・大電流が流れるグラウンド・パターンに接地しない。
 - ・発振回路から信号を取り出さない。
2. サブクロック発振回路は、低消費電流にするため増幅度の低い回路になっており、ノイズによる誤動作がメイン・クロックよりも起こりやすくなっています。したがって、サブクロックを使用する場合は、配線方法について特に注意してください。

26. 1. 5 PLL特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入力周波数	f_x		4		5	MHz
出力周波数	f_{xx}		16		20	MHz
ロック時間	t_{PLL}	V_{DD} が MIN.: 3.5 V に達したあと			800	μs

26. 1. 6 内蔵発振器特性


($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
出力周波数	f_r		100	200	400	kHz

26. 1. 7 電圧レギュレータ特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入力電圧	V_{DD}		3.5		5.5	V
出力電圧	V_{RO}			2.5		V
出力電圧安定時間	t_{REG}	V_{DD} が MIN.: 3.5 V に達したあと REG 端子に $C = 4.7 \mu\text{F} \pm 20\%$ を接続			1	ms



★ 注意 必ず $\overline{\text{RESET}} = 0 \text{ V}$ の状態で V_{DD} を立ち上げてください。

26.1.8 DC特性

(1) 入出力レベル

(TA = -40 ~ +85°C, VDD = EVDD = 3.5 V ~ 5.5 V, 4.0 V AVREF0 5.5 V, VSS = EVSS = AVSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
ハイ・レベル入力電圧	V _{IH1}	P30, P34, P41, P98, PCM0, PCM1, PDL0-PDL7	0.7 EV _{DD}		EV _{DD}	V	
	V _{IH2}	P00-P06, P31-P33, P35, P40, P42, P50-P55, P90, P91, P96, P97, P99, P913-P915	0.8 EV _{DD}		EV _{DD}	V	
	V _{IH4}	P70-P79	0.7 AV _{REF0}		AV _{REF0}	V	
	V _{IH5}	RESET, FLMD0	0.8 EV _{DD}		EV _{DD}	V	
ロウ・レベル入力電圧	V _{IL1}	P30, P34, P41, P98, PCM0, PCM1, PDL0-PDL7	EV _{SS}		0.3 EV _{DD}	V	
	V _{IL2}	P00-P06, P31-P33, P35, P40, P42, P50-P55, P90, P91, P96, P97, P99, P913-P915	EV _{SS}		0.2 EV _{DD}	V	
	V _{IL4}	P70-P79	AV _{SS}		0.3 AV _{REF0}	V	
	V _{IL5}	RESET, FLMD0	EV _{SS}		0.2 EV _{DD}	V	
ハイ・レベル出力電圧 ^{注1}	V _{OH1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	I _{OH} = - 1.0 mA	EV _{DD} - 1.0		EV _{DD}	V
			I _{OH} = - 0.1 mA	EV _{DD} - 0.5		EV _{DD}	V
	V _{OH3}	P70-P79	I _{OH} = - 1.0 mA	AV _{REF0} - 1.0		AV _{REF0}	V
			I _{OH} = - 0.1 mA	AV _{REF0} - 0.5		AV _{REF0}	V
ロウ・レベル出力電圧 ^{注1}	V _{OL1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	I _{OL} = 1.0 mA	0		0.4	V
	V _{OL3}	P70-P79	I _{OL} = 1.0 mA	0		0.4	V
プルアップ抵抗	R ₁	V _I = 0 V		10	30	100	kΩ
プルダウン抵抗 ^{注2}	R ₂	V _I = V _{DD}		10	30	100	kΩ

注1. I_{OH}/I_{OL}の合計の最大値は、各電源 (EV_{DD}, AV_{REF0}) ごとに 20 mA / - 20 mA です。

2. DRST 端子 (フラッシュ・メモリ製品のみ) として使用する場合 (コントロール・レジスタは O_{CD}M0 です)。

備考 兼用端子の特性は、特に指定のないかぎり、ポート端子と同じです。

(2) 端子リーク電流

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル入力リーク電流	I _{LIH1}	V _{IN} = V _{DD}	アナログ端子		0.2	μA
			アナログ端子以外 [※]		0.5	
ロウ・レベル入力リーク電流	I _{LIL1}	V _{IN} = 0 V	アナログ端子		- 0.2	μA
			アナログ端子以外 [※]		- 0.5	
ハイ・レベル出力リーク電流	I _{LOH1}	V _O = V _{DD}	アナログ端子		0.2	μA
			アナログ端子以外		0.5	
ロウ・レベル出力リーク電流	I _{LOL1}	V _O = 0 V	アナログ端子		- 0.2	μA
			アナログ端子以外		- 0.5	

★注 フラッシュ・メモリ製品の場合，FLMD0端子の入力リーク電流は次のとおりです。

ハイ・レベル入力リーク電流：2.0 μA

ロウ・レベル入力リーク電流：- 2.0 μA

(3) 電源電流

電源電流 (V850ES/FE2: μ PD70F3231)

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
★ フラッシュ・メモリ製品 電源電流 ^{注1}	I _{DD1}	通常動作モード	f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能動作中		25	40	mA
			f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能停止中		20		
	I _{DD2}	HALT モード	f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能動作中		14	24	mA
			f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能停止中		9		
	I _{DD3}	IDLE1 モード	f _{xx} = 5 MHz (OSC = 5 MHz), PLL オフ時		0.6	0.9	mA
	I _{DD4}	IDLE2 モード	f _{xx} = 5 MHz (OSC = 5 MHz), PLL オフ時		0.25	0.7	mA
	I _{DD5}	サブクロック動 作モード ^{注2,3}	水晶振動子 f _{XT} = 32.768 kHz		200	400	μ A
			RC 発振子 f _{XT} = 40 kHz ^{注4}		200	400	μ A
	I _{DD6}	サブ IDLE モード ^{注2,3}	水晶振動子 f _{XT} = 32.768 kHz		20	120	μ A
			RC 発振子 f _{XT} = 40 kHz ^{注4}		35	140	μ A
	I _{DD7}	ストップ・ モード ^{注2,5}	POC 停止, 内蔵発振器停止		7	50	μ A
			POC 動作, 内蔵発振器停止		10	55	μ A
			POC 停止, 内蔵発振器動作		15	65	μ A
			POC 動作, 内蔵発振器動作		18	70	μ A

注1. V_{DD}, EV_{DD}の電流の合計です(全ポート停止時)。AV_{REF0}の電流,内蔵プルアップ/プルダウン抵抗を通過する電流を含むポート・バッファの電流は含みません。

2. メイン OSC 停止時。
3. POC 動作,内蔵発振器動作。
4. RC 発振周波数は 40 kHz (TYP.値)です。このクロックは内部で 2 分周されます。
5. サブ OSC 未使用時。

電源電流 (V850ES/FE2: μ PD703230, 703231)

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
★ ★ ★ マスク ROM 製品 電源電流 ^{注1}	IDD1	通常動作モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		20	35	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		16		
	IDD2	HALT モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		12	22	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		8		
	IDD3	IDLE1 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.25	0.7	mA
	IDD4	IDLE2 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.2	0.7	mA
	IDD5	サブクロック動 作モード ^{注2,3}	水晶振動子 $f_{XT} = 32.768 \text{ kHz}$		50	350	μA
			RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		50	350	μA
	IDD6	サブ IDLE モード ^{注2,3}	水晶振動子 $f_{XT} = 32.768 \text{ kHz}$		20	120	μA
			RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		35	140	μA
	IDD7	ストップ・ モード ^{注2,5}	POC 停止, 内蔵発振器停止		7	50	μA
			POC 動作, 内蔵発振器停止		10	55	μA
			POC 停止, 内蔵発振器動作		15	65	μA
			POC 動作, 内蔵発振器動作		18	70	μA

注1. V_{DD} , EV_{DD} の電流の合計です (全ポート停止時)。 AV_{REF0} の電流, 内蔵プルアップ / プルダウン抵抗を通過する電流を含むポート・バッファの電流は含みません。


2. メイン OSC 停止時。
3. POC 動作, 内蔵発振器動作。
4. RC 発振周波数は 40 kHz (TYP.値) です。このクロックは内部で 2 分周されます。
5. サブ OSC 未使用時。

26. 1. 9 データ保持特性

STOP モード時 ($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 1.9 \text{ V} \sim 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)


項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電圧	V_{DDDR}	STOP モード	1.9		5.5	V
データ保持電流	I_{DDDR}	$V_{DDDR} = 2.0 \text{ V}$		6	45	μA
電源電圧立ち上がり時間	t_{rVD}		1			μs
電源電圧立ち下がり時間	t_{fVD}		1			μs
電源電圧保持時間	t_{HVD}	STOP モード解除後	0			ms
STOP 解除信号入力時間	t_{DREL}	V_{DD} が MIN.: 3.5 V に達したあと	0			ms
データ保持ハイ・レベル入力電圧	V_{IHDR}	すべての入力ポート	$0.9 V_{DDDR}$		V_{DDDR}	V
データ保持ロウ・レベル入力電圧	V_{ILDR}	すべての入力ポート	0		$0.1 V_{DDDR}$	V

注意 STOP モードへの移行, および STOP モードからの復帰は, 動作範囲内で行ってください。




26. 1. 10 AC特性


AC テスト入力測定点 (V_{DD} , AV_{DD} , EV_{DD})



AC テスト出力測定点



負荷条件




(1) CLKOUT出力タイミング

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
出力周期	t_{CYK}		50 ns	80 μs	
ハイ・レベル幅	t_{WKH}		$t_{CYK}/2 - 15$		ns
ロウ・レベル幅	t_{WKL}		$t_{CYK}/2 - 15$		ns
立ち上がり時間	t_{KR}			15	ns
立ち下がり時間	t_{KF}			15	ns

クロック・タイミング



(2) 基本動作

(a) リセット、割り込みタイミング

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$, $C_L = 50\text{ pF}$)


項目	略号	条件	MIN.	MAX.	単位
RESETロウ・レベル幅	t_{WRSL}		500		ns
NMI ハイ・レベル幅	t_{WNIH}	アナログ・ノイズ除去	500		ns
NMI ロウ・レベル幅	t_{WNIL}	アナログ・ノイズ除去	500		ns
INTPn ^{注1} ハイ・レベル幅	t_{WITH}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
		デジタル・ノイズ除去 ($n = 3$)	注2		ns
INTPn ^{注1} ロウ・レベル幅	t_{WITL}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
		デジタル・ノイズ除去 ($n = 3$)	注2		ns

注1. P03/INTP0/ADTRG 兼用端子。P05/INTP2/DRST 兼用端子。

2. $2T_{\text{samp}} + 20$ または $3T_{\text{samp}} + 20$

T_{samp} : ノイズ除去用サンプリング・クロック


リセット/割り込み



(b) キー・リターン・タイミング

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
KRn 入力ハイ・レベル幅	t_{WKRH}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
KRn 入力ロウ・レベル幅	t_{WKRL}		500		ns




(c) タイマ入力タイミング

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
TIn ハイ・レベル幅	t_{TIH}	TIP00, TIP01, TIP10, TIP11, TIP20, TIP21, TIP30, TIP31,	注		ns
TIn ロウ・レベル幅	t_{TIL}	TIQ00-TIQ03	注		ns

注 $2T_{\text{samp}} + 20$ または $3T_{\text{samp}} + 20$

T_{samp} : ノイズ除去用サンプリング・クロック



(d) CSIBタイミング

(i) マスタ・モード

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
SCKBnサイクル・タイム	t_{CYn}		125		ns
SCKBnハイ・レベル幅	t_{Hn}		$t_{CYn}/2 - 15$		ns
SCKBnロウ・レベル幅	t_{Ln}		$t_{CYn}/2 - 15$		ns
SIBn セットアップ時間 (対SCKBn)	t_{SIKn}		30		ns
SIBn ホールド時間 (対SCKBn)	t_{KSIn}		25		ns
SCKBn SOBn 出力遅延時間	t_{KSOIn}			25	ns


備考 $n = 0, 1$

(ii) スレープ・モード

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
SCKBnサイクル・タイム	t_{CYn}		200		ns
SCKBnハイ・レベル幅	t_{Hn}		90		ns
SCKBnロウ・レベル幅	t_{Ln}		90		ns
SIBn セットアップ時間 (対SCKBn)	t_{SIKn}		50		ns
SIBn ホールド時間 (対SCKBn)	t_{KSIn}		50		ns
SCKBn SOBn 出力遅延時間	t_{KSOIn}			50	ns

備考 $n = 0, 1$



(e) UART タイミング

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)



項目	略号	条件	MIN.	MAX.	単位
通信レート				312.5	kbps
ASCK0 サイクル・タイム				10	MHz

(f) CAN タイミング

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
通信レート				1	Mbps
内部遅延時間 ^注				100	ns

注 内部遅延時間 (t_{NODE}) = 内部送信遅延時間 (t_{OUTPUT}) + 内部受信遅延時間 (t_{INPUT})



(g) A/Dコンバータ

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能					10	bit
★ 総合誤差 [※]		4.0 AV_{REF0} 5.5 V		± 0.15	± 0.3	%FSR
変換時間	t_{CONV}		3.1		16	μs
アナログ入力電圧	V_{IAN}		AV_{SS}		AV_{REF0}	V
AV _{REF0} 電流	I _{AREF0}	A/Dコンバータ使用時		5	10	mA
		A/Dコンバータ未使用時		1	10	μA

注 量子化誤差 (± 0.05 %FSR) は含みません。フルスケール値に対する比率 (%FSR) で表します。


備考 FSR : Full Scale Range

(h) POC回路特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{POCO}		3.5	3.7	3.9	V
電源立ち上げ時間	t_{PTH}	$V_{DD} = 0 \text{ V}$ 3.5 V	0.002			ms
応答遅延時間 1 ^{※1}	t_{PTHD}	電源立ち上げ時, V_{DD} が 3.9 V に達したあと			3	ms
応答遅延時間 2 ^{※2}	t_{PD}	電源降下時, V_{DD} が 3.5 V を下まわったあと			1	ms
最小 V_{DD} 幅	t_{PW}		0.2			ms

- 注1. 検出電圧を検出してからリセットを解除するまでの時間。
 2. 検出電圧を検出してからリセットを出力するまでの時間。




(i) LVI回路特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{LV10}		4.2	4.4	4.6	V
	V_{LV11}		4.0	4.2	4.4	V
応答時間 ^{注1}	t_{LD}	V_{DD} が V_{LV10} , V_{LV11} (MAX.) に達したあと, V_{DD} が V_{LV10} , V_{LV11} (MIN.) を下まわったあと		0.2	2	ms
最小 V_{DD} 幅	t_{LW}		0.2			ms
基準電圧安定待ち時間 ^{注2}	t_{LWAIT}	V_{DD} が 3.5 V に達したあと, LVION ビット (LVIM.bit7) =0 1 となったあと		0.1	0.2	ms

注1. 検出電圧を検出して割り込み/リセットを出力するまでの時間。

2. POC 機能を利用する場合には必要ありません。




(j) RAM保持フラグ特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{RAMH}		1.9	2.0	2.1	V
電源電圧立ち上がり時間	t_{RAMHTH}	$V_{DD} = 0 \text{ V} \rightarrow 3.5 \text{ V}$	0.002		1800	ms
応答時間*	t_{RAMHD}	電源電圧が検出電圧 (MAX.) に達したあと		0.2	2.0	ms
最小 V_{DD} 幅	t_{RAMHW}		0.2			ms

注 検出電圧を検出して RAMF ビットをセットするまでの時間。



(k) フラッシュ・メモリ・プログラミング特性

(i) 基本特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
動作周波数	f_{CPU}		4		20	MHz
電源電圧	V_{DD}		3.5		5.5	V
書き込み回数	C_{WRT} ^注				100	回
ハイ・レベル入力電圧	V_{IH}	FLMD0	$0.8EV_{DD}$		EV_{DD}	V
ロウ・レベル入力電圧	V_{IL}	FLMD0	EV_{SS}		$0.2EV_{DD}$	V
プログラミング温度	t_{PRG}		-40		+85	

注 出荷品に対する初回書き込み時では、「消去 書き込み」の場合も、「書き込みのみ」の場合も書き換え 1 回となります。

例 P : 書き込み E : 消去

出荷品 P E P E P : 書き換え回数 3 回


出荷品 E P E P E P : 書き換え回数 3 回

(ii) シリアル書き込みオペレーション特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
RESET FLMD0 カウント開始時間	t_{RFCF}		$5000/f_x + \alpha$ ^注			s
カウント実行時間	t_{COUNT}				3	ms
FLMD0 ハイ・レベル幅	t_{CH}		10		100	μs
FLMD0 ロウ・レベル幅	t_{CL}		10		100	μs
FLMD0 立ち上がり時間	t_r				50	ns
FLMD0 立ち下り時間	t_f				50	ns

注 α は発振安定時間を示します。



26.2 (A1)製品についての電気的特性

26.2.1 絶対最大定格

絶対最大定格 (TA = 25°C): フラッシュ・メモリ製品 (1/2)

項目	略号	条件	定格	単位
電源電圧	V _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	EV _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	AV _{REF0}		- 0.5 ~ + 6.5	V
	V _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	AV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	EV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
入力電圧	V _{I1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, RESET, FLMD0, PCM0, PCM1, PDL0-PDL7	- 0.5 ~ EV _{DD} + 0.5 ^注	V
	V _{I3}	X1, X2, XT1, XT2	- 0.5 ~ V _{RO} + 0.5	V
アナログ入力電圧	V _{IAN}	P70-P79	- 0.5 ~ AV _{REF0} + 0.5 ^注	V

注 それぞれの電源電圧の絶対最大定格 (MAX.値) を越えないようにしてください。

- 注意1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
- DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (T_A = 25°C): フラッシュ・メモリ製品 (2/2)

項目	略号	条件	定格	単位	
ロウ・レベル出力電流	I _{OL}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	4	mA
			全端子合計	50 ^{注1}	mA
		P70-P79	1 端子	4	mA
			全端子合計	20 ^{注2}	mA
ハイ・レベル出力電流	I _{OH}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	- 4	mA
			全端子合計	- 50 ^{注1}	mA
		P70-P79	1 端子	- 4	mA
			全端子合計	- 20 ^{注2}	mA
動作周囲温度	T _A	通常動作モード	- 40 ~ + 110	°C	
		フラッシュ・プログラミング・モード	- 40 ~ + 85		
保存温度	T _{stg}		- 40 ~ + 125	°C	

注1. この値は, T_A = 25°C での値です。T_A = 110°C の場合は, 20 mA / - 20 mA になります。

2. この値は, T_A = 25°C での値です。T_A = 110°C の場合は, 10 mA / - 10 mA になります。

注意1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。

2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。

DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。

3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (TA = 25°C): マスク ROM 製品 (1/2)

項目	略号	条件	定格	単位
電源電圧	V _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	EV _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	AV _{REF0}		- 0.5 ~ + 6.5	V
	V _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	AV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	EV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
入力電圧	V _{I1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, $\overline{\text{RESET}}$, PCM0, PCM1, PDL0-PDL7	- 0.5 ~ EV _{DD} + 0.5 ^注	V
	V _{I3}	X1, X2, XT1, XT2	- 0.5 ~ V _{RO} + 0.5	V
アナログ入力電圧	V _{IAN}	P70-P79	- 0.5 ~ AV _{REF0} + 0.5 ^注	V

注 それぞれの電源電圧の絶対最大定格 (MAX.値) を越えないようにしてください。

- 注意 1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
- DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 ($T_A = 25^\circ\text{C}$): マスク ROM 製品 (2/2)

項 目	略 号	条 件	定 格	単 位	
ロウ・レベル出力電流	I _{OL}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	4	mA
			全端子合計	50 ^{注1}	mA
		P70-P79	1 端子	4	mA
			全端子合計	20 ^{注2}	mA
ハイ・レベル出力電流	I _{OH}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	- 4	mA
			全端子合計	- 50 ^{注1}	mA
		P70-P79	1 端子	- 4	mA
			全端子合計	- 20	mA
動作周囲温度	T _A		- 40 ~ + 110	°C	
保存温度	T _{stg}		- 65 ~ + 150	°C	

注1. この値は、 $T_A = 25^\circ\text{C}$ での値です。 $T_A = 110^\circ\text{C}$ の場合は、20 mA / - 20 mA になります。

2. この値は、 $T_A = 25^\circ\text{C}$ での値です。 $T_A = 110^\circ\text{C}$ の場合は、10 mA / - 10 mA になります。

注意1. IC 製品の出力（または入出力）端子同士を直結したり、 V_{DD} または V_{CC} や GND に直結したりしないでください。

2. 各項目のうち 1 項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

DC 特性と AC 特性に示す規格や条件が、製品の正常動作、品質保証の範囲です。

3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は、特に指定のないかぎり、ポート端子と同じです。

26. 2. 2 容量

($T_A = 25^\circ\text{C}$, $V_{DD} = EV_{DD} = AV_{REF0} = V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入出力容量	C_{IO}	$f_x = 1\text{ MHz}$, 被測定端子以外は 0 V			10	pF

26. 2. 3 動作条件

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
内部システム・クロック周波数	f_{CLK}	REGC 容量 = 4.7 μF メイン・クロック動作時	4		20	MHz
		REGC 容量 = 4.7 μF サブクロック動作時 (RC 発振子)	12.5 ^注		27.5 ^注	kHz

注 内部システム・クロック周波数は発振周波数の 1/2 となります。

26. 2. 4 発振回路特性

メイン・クロック発振回路特性

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
セラミック 発振子		発振周波数 (f_x) ^{注1}		4		5	MHz
		発振安定時間 ^{注2}	リセット解除後		$2^{16}/f_x$		s
			STOP モード解除後	0.5 ^{注3}	注4	ms	
IDLE2 モード解除後			0.35	注4	ms		
水晶振動子		発振周波数 (f_x) ^{注1}		4		5	MHz
		発振安定時間 ^{注2}	リセット解除後		$2^{16}/f_x$		s
	STOP モード解除後		0.5 ^{注3}	注4	ms		
IDLE2 モード解除後	0.35		注4	ms			

- 注1. 発振回路の特性だけを示すものです。
2. リセットまたは STOP モード解除後、発振が安定するまでの時間です。
3. 内蔵フラッシュ ROM へのアクセスが安定するまでの時間です。
4. OSTs レジスタの設定によって値が異なります。

注意1. メイン・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線に接近させない。
 - ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
 - ・大電流が流れるグランド・パターンに接地しない。
 - ・発振回路から信号を取り出さない。
2. メイン・クロックを停止させサブクロックで動作させているときに、再度メイン・クロックに切り替える場合には、プログラムで発振安定時間を確保したあとに切り替えてください。

サブクロック発振回路特性

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
RC 発振子		発振周波数 (f_{XT}) ^{注1,4}	$R = 390 \text{ k}\Omega \pm 5\%$ ^{注3} $C = 47 \text{ pF} \pm 10\%$ ^{注3}	25	40	55	kHz
		発振安定時間 ^{注2}				100	μs

- 注1. 発振回路の特性だけを示すものです。CPU 動作クロックについては、26. 2. 10 AC 特性を参照してください。
2. V_{DD} が発振電圧範囲 (MIN.: 3.5 V) に達してから発振が安定するまでの時間です。
3. 配線容量の影響を避けるため、配線は極力短くしてください。
4. RC 発振周波数は、40 kHz (TYP.値) です。このクロックは内部で 2 分周されます。RC 発振子の場合、内部システム・クロック周波数 (f_{XT}) は、12.5 kHz (MIN.値), 20 kHz (TYP.値), 27.5 kHz (MAX.値) です。

注意1. サブクロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線に接近させない。
 - ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
 - ・大電流が流れるグランド・パターンに接地しない。
 - ・発振回路から信号を取り出さない。
2. サブクロック発振回路は、低消費電流にするため増幅度の低い回路になっており、ノイズによる誤動作がメイン・クロックよりも起こりやすくなっています。したがって、サブクロックを使用する場合は、配線方法について特に注意してください。

26. 2. 5 PLL特性

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入力周波数	f_x		4		5	MHz
出力周波数	f_{xx}		16		20	MHz
ロック時間	t_{PLL}	V_{DD} が MIN.: 3.5 V に達したあと			800	μs

26. 2. 6 内蔵発振器特性


($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
出力周波数	f_r		100	200	400	kHz

26. 2. 7 電圧レギュレータ特性

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入力電圧	V_{DD}		3.5		5.5	V
出力電圧	V_{RO}			2.5		V
出力電圧安定時間	t_{REG}	V_{DD} が MIN.: 3.5 V に達したあと REG 端子に $C = 4.7 \mu\text{F} \pm 20\%$ を接続			1	ms



★ 注意 必ず $\overline{\text{RESET}} = 0 \text{ V}$ の状態で V_{DD} を立ち上げてください。

26. 2. 8 DC特性

(1) 入出力レベル

($T_A = -40 \sim +110^{\circ}\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
ハイ・レベル入力電圧	V_{IH1}	P30, P34, P41, P98, PCM0, PCM1, PDL0-PDL7	0.7 EV_{DD}		EV_{DD}	V	
	V_{IH2}	P00-P06, P31-P33, P35, P40, P42, P50-P55, P90, P91, P96, P97, P99, P913-P915	0.8 EV_{DD}		EV_{DD}	V	
	V_{IH4}	P70-P79	0.7 AV_{REF0}		AV_{REF0}	V	
	V_{IH5}	RESET, FLMD0	0.8 EV_{DD}		EV_{DD}	V	
ロウ・レベル入力電圧	V_{IL1}	P30, P34, P41, P98, PCM0, PCM1, PDL0-PDL7	EV_{SS}		0.3 EV_{DD}	V	
	V_{IL2}	P00-P06, P31-P33, P35, P40, P42, P50-P55, P90, P91, P96, P97, P99, P913-P915	EV_{SS}		0.2 EV_{DD}	V	
	V_{IL4}	P70-P79	AV_{SS}		0.3 AV_{REF0}	V	
	V_{IL5}	RESET, FLMD0	EV_{SS}		0.2 EV_{DD}	V	
ハイ・レベル出力電圧 ^{注1}	V_{OH1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	$I_{OH} = -1.0 \text{ mA}$	$EV_{DD} - 1.0$		EV_{DD}	V
			$I_{OH} = -0.1 \text{ mA}$	$EV_{DD} - 0.5$		EV_{DD}	V
	V_{OH3}	P70-P79	$I_{OH} = -1.0 \text{ mA}$	$AV_{REF0} - 1.0$		AV_{REF0}	V
			$I_{OH} = -0.1 \text{ mA}$	$AV_{REF0} - 0.5$		AV_{REF0}	V
ロウ・レベル出力電圧 ^{注1}	V_{OL1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	$I_{OL} = 1.0 \text{ mA}$	0		0.4	V
	V_{OL3}	P70-P79	$I_{OL} = 1.0 \text{ mA}$	0		0.4	V
プルアップ抵抗	R_1	$V_i = 0 \text{ V}$		10	30	100	$k\Omega$
プルダウン抵抗 ^{注2}	R_2	$V_i = V_{DD}$		10	30	100	$k\Omega$

注1. I_{OH}/I_{OL} の合計の最大値は、各電源 (EV_{DD} , AV_{REF0}) ごとに 20 mA / - 20 mA です。

2. DRST 端子 (フラッシュ・メモリ製品のみ) として使用する場合 (コントロール・レジスタは OCDM0 です)。

備考 兼用端子の特性は、特に指定のないかぎり、ポート端子と同じです。

(2) 端子リーク電流

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル入力リーク電流	I _{LIH1}	V _{IN} = V _{DD}	アナログ端子		0.3	μA
			アナログ端子以外 [※]		2.0	
ロウ・レベル入力リーク電流	I _{LIL1}	V _{IN} = 0 V	アナログ端子		- 0.3	μA
			アナログ端子以外 [※]		- 2.0	
ハイ・レベル出力リーク電流	I _{LOH1}	V _O = V _{DD}	アナログ端子		0.3	μA
			アナログ端子以外		2.0	
ロウ・レベル出力リーク電流	I _{LOL1}	V _O = 0 V	アナログ端子		- 0.3	μA
			アナログ端子以外		- 2.0	

★注 フラッシュ・メモリ製品の場合，FLMD0端子の入力リーク電流は次のとおりです。

ハイ・レベル入力リーク電流：4.0 μA

ロウ・レベル入力リーク電流：- 4.0 μA

(3) 電源電流

電源電流 (V850ES/FE2: μ PD70F3231)

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
★ フラッシュ・メモリ製品 電源電流 ^{注1}	IDD1	通常動作モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		25	40	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		20		
	IDD2	HALT モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		14	26	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		9		
	IDD3	IDLE1 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.6	1.2	mA
	IDD4	IDLE2 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.25	0.9	mA
	IDD5	サブクロック動作モード ^{注2,3}	RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		200	600	μA
	IDD6	サブ IDLE モード ^{注2,3}	RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		35	340	μA
	IDD7	ストップ・ モード ^{注2,5}	POC 停止, 内蔵発振器停止		7	250	μA
			POC 動作, 内蔵発振器停止		10	255	μA
POC 停止, 内蔵発振器動作				15	265	μA	
POC 動作, 内蔵発振器動作				18	270	μA	

注1. V_{DD} , EV_{DD} の電流の合計です (全ポート停止時)。 AV_{REF0} の電流, 内蔵プルアップ / プルダウン抵抗を通過する電流を含むポート・バッファの電流は含みません。

2. メイン OSC 停止時。
3. POC 動作, 内蔵発振器動作。
4. RC 発振周波数は 40 kHz (TYP.値) です。このクロックは内部で 2 分周されます。
5. サブ OSC 未使用時。

電源電流 (V850ES/FE2: μ PD703230, 703231)

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
★ ★ マスク ROM 製品 電源電流 ^{注1}	I _{DD1}	通常動作モード	f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能動作中		20	35	mA
			f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能停止中		16		
	I _{DD2}	HALT モード	f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能動作中		12	24	mA
			f _{xx} = 20 MHz (OSC = 5 MHz), 全周辺機能停止中		8		
	I _{DD3}	IDLE1 モード	f _{xx} = 5 MHz (OSC = 5 MHz), PLL オフ時		0.25	0.9	mA
	I _{DD4}	IDLE2 モード	f _{xx} = 5 MHz (OSC = 5 MHz), PLL オフ時		0.2	0.9	mA
	I _{DD5}	サブクロック動 作モード ^{注2,3}	RC 発振子 f _{XT} = 40 kHz ^{注4}		50	550	μ A
	I _{DD6}	サブ IDLE モード ^{注2,3}	RC 発振子 f _{XT} = 40 kHz ^{注4}		35	340	μ A
	I _{DD7}	ストップ・ モード ^{注2,5}	POC 停止, 内蔵発振器停止		7	250	μ A
			POC 動作, 内蔵発振器停止		10	255	μ A
POC 停止, 内蔵発振器動作				15	265	μ A	
POC 動作, 内蔵発振器動作				18	270	μ A	

注1. V_{DD} , EV_{DD} の電流の合計です (全ポート停止時)。 AV_{REF0} の電流, 内蔵ブルアップ / ブルダウン抵抗を通過する電流を含むポート・バッファの電流は含みません。


2. メイン OSC 停止時。
3. POC 動作, 内蔵発振器動作。
4. RC 発振周波数は 40 kHz (TYP. 値) です。このクロックは内部で 2 分周されます。
5. サブ OSC 未使用時。

26. 2. 9 データ保持特性

STOP モード時 ($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 1.9 \text{ V} \sim 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)


項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電圧	V_{DDDR}	STOP モード	1.9		5.5	V
データ保持電流	I_{DDDR}	$V_{DDDR} = 2.0 \text{ V}$		6	230	μA
電源電圧立ち上がり時間	t_{rVD}		1			μs
電源電圧立ち下がり時間	t_{fVD}		1			μs
電源電圧保持時間	t_{HVD}	STOP モード解除後	0			ms
STOP 解除信号入力時間	t_{DREL}	V_{DD} が MIN.: 3.5 V に達したあと	0			ms
データ保持ハイ・レベル入力電圧	V_{IHDR}	すべての入力ポート	$0.9 V_{DDDR}$		V_{DDDR}	V
データ保持ロウ・レベル入力電圧	V_{ILDR}	すべての入力ポート	0		$0.1 V_{DDDR}$	V

注意 STOP モードへの移行, および STOP モードからの復帰は, 動作範囲内で行ってください。




26. 2. 10 AC特性


AC テスト入力測定点 (V_{DD} , AV_{DD} , EV_{DD})



AC テスト出力測定点



負荷条件




(1) CLKOUT出力タイミング

($T_A = -40 \sim +110^{\circ}\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
出力周期	t_{CYK}		50 ns	80 μs	
ハイ・レベル幅	t_{WKH}		$t_{CYK}/2 - 15$		ns
ロウ・レベル幅	t_{WKL}		$t_{CYK}/2 - 15$		ns
立ち上がり時間	t_{KR}			15	ns
立ち下がり時間	t_{KF}			15	ns

クロック・タイミング



(2) 基本動作

(a) リセット, 割り込みタイミング

($T_A = -40 \sim +110^{\circ}\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$, $C_L = 50\text{ pF}$)


項目	略号	条件	MIN.	MAX.	単位
RESETロウ・レベル幅	t_{WRSL}		500		ns
NMI ハイ・レベル幅	t_{WNIH}	アナログ・ノイズ除去	500		ns
NMI ロウ・レベル幅	t_{WNIL}	アナログ・ノイズ除去	500		ns
INTPn ^{注1} ハイ・レベル幅	t_{WITH}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
		デジタル・ノイズ除去 ($n = 3$)	注2		ns
INTPn ^{注1} ロウ・レベル幅	t_{WITL}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
		デジタル・ノイズ除去 ($n = 3$)	注2		ns

注1. P03/INTP0/ADTRG 兼用端子。P05/INTP2/DRST 兼用端子。

2. $2T_{\text{samp}} + 20$ または $3T_{\text{samp}} + 20$

T_{samp} : ノイズ除去用サンプリング・クロック


リセット/割り込み



(b) キー・リターン・タイミング

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$, $C_L = 50\text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
KRn 入力ハイ・レベル幅	t _{WKRH}	アナログ・ノイズ除去 (n = 0-7)	500		ns
KRn 入力ロウ・レベル幅	t _{WKRL}		500		ns




(c) タイマ入力タイミング

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$, $C_L = 50\text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
TIn ハイ・レベル幅	t _{TIH}	TIP00, TIP01, TIP10, TIP11, TIP20, TIP21, TIP30, TIP31,	注		ns
TIn ロウ・レベル幅	t _{TIL}	TIQ00-TIQ03	注		ns

注 Tsamp + 20 または 3Tsamp + 20

Tsamp : ノイズ除去用サンプリング・クロック



(d) CSIBタイミング

(i) マスタ・モード

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
SCKBnサイクル・タイム	t_{CYn}		125		ns
SCKBnハイ・レベル幅	t_{Hn}		$t_{CYn}/2 - 15$		ns
SCKBnロウ・レベル幅	t_{Ln}		$t_{CYn}/2 - 15$		ns
SIBn セットアップ時間 (対SCKBn)	t_{SIKn}		30		ns
SIBn ホールド時間 (対SCKBn)	t_{KSIn}		25		ns
SCKBn SOBn 出力遅延時間	$t_{KSO n}$			25	ns


備考 $n = 0, 1$

(ii) スレープ・モード

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
SCKBnサイクル・タイム	t_{CYn}		200		ns
SCKBnハイ・レベル幅	t_{Hn}		90		ns
SCKBnロウ・レベル幅	t_{Ln}		90		ns
SIBn セットアップ時間 (対SCKBn)	t_{SIKn}		50		ns
SIBn ホールド時間 (対SCKBn)	t_{KSIn}		50		ns
SCKBn SOBn 出力遅延時間	$t_{KSO n}$			50	ns

備考 $n = 0, 1$



(e) UART タイミング

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)



項目	略号	条件	MIN.	MAX.	単位
通信レート				312.5	kbps
ASCK0 サイクル・タイム				10	MHz

(f) CAN タイミング

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
通信レート				1	Mbps
内部遅延時間 ^注				100	ns

注 内部遅延時間 (t_{NODE}) = 内部送信遅延時間 (t_{OUTPUT}) + 内部受信遅延時間 (t_{INPUT})



(g) A/Dコンバータ

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能					10	bit
★ 総合誤差 [※]		4.0 AV_{REF0} 5.5 V		± 0.15	± 0.3	%FSR
変換時間	t_{CONV}		3.1		16	μs
アナログ入力電圧	V_{IAN}		AV_{SS}		AV_{REF0}	V
AV _{REF0} 電流	I_{AREF0}	A/Dコンバータ使用時		5	10	mA
		A/Dコンバータ未使用時		1	10	μA

注 量子化誤差 (± 0.05 %FSR) は含みません。フルスケール値に対する比率 (%FSR) で表します。


備考 FSR : Full Scale Range

(h) POC回路特性

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{POC0}		3.5	3.7	3.9	V
電源立ち上げ時間	t_{PTH}	$V_{DD} = 0 \text{ V}$ 3.5 V	0.002			ms
応答遅延時間 1 ^{※1}	t_{PTH0}	電源立ち上げ時, V_{DD} が 3.9 V に達したあと			3	ms
応答遅延時間 2 ^{※2}	t_{PD}	電源降下時, V_{DD} が 3.5 V を下まわったあと			1	ms
最小 V_{DD} 幅	t_{PW}		0.2			ms

- 注1. 検出電圧を検出してからリセットを解除するまでの時間。
 2. 検出電圧を検出してからリセットを出力するまでの時間。




(i) LVI回路特性

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{LV10}		4.2	4.4	4.6	V
	V_{LV11}		4.0	4.2	4.4	V
応答時間 ^{注1}	t_{LD}	V_{DD} が V_{LV10} , V_{LV11} (MAX.) に達したあと, V_{DD} が V_{LV10} , V_{LV11} (MIN.) を下まわったあと		0.2	2.0	ms
最小 V_{DD} 幅	t_{LW}		0.2			ms
基準電圧安定待ち時間 ^{注2}	t_{LWAIT}	V_{DD} が 3.5 V に達したあと, LVION ビット (LVIM.bit7) =0 1 となったあと		0.1	0.2	ms

- 注1. 検出電圧を検出して割り込み/リセットを出力するまでの時間。
2. POC 機能を利用する場合には必要ありません。




(j) RAM保持フラグ特性

($T_A = -40 \sim +110^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{RAMH}		1.9	2.0	2.1	V
電源電圧立ち上がり時間	t_{RAMHTH}	$V_{DD} = 0 \text{ V}$ 3.5 V	0.002		1800	ms
応答時間*	t_{RAMHD}	電源電圧が検出電圧 (MAX.) に達したあと		0.2	2.0	ms
最小 V_{DD} 幅	t_{RAMHW}		0.2			ms

注 検出電圧を検出して RAMF ビットをセットするまでの時間。



(k) フラッシュ・メモリ・プログラミング特性

(i) 基本特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
動作周波数	f_{CPU}		4		20	MHz
電源電圧	V_{DD}		3.5		5.5	V
書き込み回数	$C_{WRT}^{\#}$				100	回
ハイ・レベル入力電圧	V_{IH}	FLMD0	$0.8EV_{DD}$		EV_{DD}	V
ロウ・レベル入力電圧	V_{IL}	FLMD0	EV_{SS}		$0.2EV_{DD}$	V
プログラミング温度	t_{PRG}		-40		+85	

注 出荷品に対する初回書き込み時では、「消去 書き込み」の場合も、「書き込みのみ」の場合も書き換え 1 回となります。

例 P：書き込み E：消去

出荷品 P E P E P：書き換え回数 3 回


出荷品 E P E P E P：書き換え回数 3 回

(ii) シリアル書き込みオペレーション特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
RESET FLMD0 カウント開始時間	t_{RFCF}		$5000/f_x + \alpha^{\#}$			s
カウント実行時間	t_{COUNT}				3	ms
FLMD0 ハイ・レベル幅	t_{CH}		10		100	μs
FLMD0 ロウ・レベル幅	t_{CL}		10		100	μs
FLMD0 立ち上がり時間	t_r				50	ns
FLMD0 立ち下り時間	t_f				50	ns

注 α は発振安定時間を示します。



26.3 (A2)製品についての電気的特性

26.3.1 絶対最大定格

絶対最大定格 (TA = 25°C): フラッシュ・メモリ製品 (1/2)

項目	略号	条件	定格	単位
電源電圧	V _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	EV _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	AV _{REF0}		- 0.5 ~ + 6.5	V
	V _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	AV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	EV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
入力電圧	V _{I1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, RESET, FLMD0, PCM0, PCM1, PDL0-PDL7	- 0.5 ~ EV _{DD} + 0.5 ^注	V
	V _{I3}	X1, X2, XT1, XT2	- 0.5 ~ V _{RO} + 0.5	V
アナログ入力電圧	V _{IAN}	P70-P79	- 0.5 ~ AV _{REF0} + 0.5 ^注	V

注 それぞれの電源電圧の絶対最大定格 (MAX.値) を越えないようにしてください。

- 注意 1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (T_A = 25°C): フラッシュ・メモリ製品 (2/2)

項目	略号	条件	定格	単位	
ロウ・レベル出力電流	I _{OL}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	4	mA
			全端子合計	50 ^{注1}	mA
		P70-P79	1 端子	4	mA
			全端子合計	20 ^{注2}	mA
ハイ・レベル出力電流	I _{OH}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	- 4	mA
			全端子合計	- 50 ^{注1}	mA
		P70-P79	1 端子	- 4	mA
			全端子合計	- 20 ^{注2}	mA
動作周囲温度	T _A	通常動作モード	- 40 ~ + 125	°C	
		フラッシュ・プログラミング・モード	- 40 ~ + 85		
保存温度	T _{stg}		- 40 ~ + 125	°C	

注1. この値は, T_A = 25°C での値です。T_A = 125°C の場合は, 20 mA / - 20 mA になります。

2. この値は, T_A = 25°C での値です。T_A = 125°C の場合は, 10 mA / - 10 mA になります。

注意1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。

2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。

DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。

3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (TA = 25°C): マスク ROM 製品 (1/2)

項目	略号	条件	定格	単位
電源電圧	V _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	EV _{DD}	V _{DD} = EV _{DD}	- 0.5 ~ + 6.5	V
	AV _{REF0}		- 0.5 ~ + 6.5	V
	V _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	AV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
	EV _{SS}	V _{SS} = EV _{SS} = AV _{SS}	- 0.5 ~ + 0.5	V
入力電圧	V _{I1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, $\overline{\text{RESET}}$, PCM0, PCM1, PDL0-PDL7	- 0.5 ~ EV _{DD} + 0.5 ^注	V
	V _{I3}	X1, X2, XT1, XT2	- 0.5 ~ V _{RO} + 0.5	V
アナログ入力電圧	V _{IAN}	P70-P79	- 0.5 ~ AV _{REF0} + 0.5 ^注	V

注 それぞれの電源電圧の絶対最大定格 (MAX.値) を越えないようにしてください。

- 注意 1. IC 製品の出力 (または入出力) 端子同士を直結したり, V_{DD} または V_{CC} や GND に直結したりしないでください。
2. 各項目のうち 1 項目でも, また一瞬でも絶対最大定格を越えると, 製品の品質を損なう恐れがあります。つまり絶対最大定格とは, 製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で, 製品をご使用ください。
- DC 特性と AC 特性に示す規格や条件が, 製品の正常動作, 品質保証の範囲です。
3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は, 特に指定のないかぎり, ポート端子と同じです。

絶対最大定格 (T_A = 25°C): マスク ROM 製品 (2/2)

項 目	略 号	条 件	定 格	単 位	
ロウ・レベル出力電流	I _{OL}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	4	mA
			全端子合計	50 ^{注1}	mA
		P70-P79	1 端子	4	mA
			全端子合計	20 ^{注2}	mA
ハイ・レベル出力電流	I _{OH}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	1 端子	- 4	mA
			全端子合計	- 50 ^{注1}	mA
		P70-P79	1 端子	- 4	mA
			全端子合計	- 20 ^{注2}	mA
動作周囲温度	T _A		- 40 ~ + 125	°C	
保存温度	T _{stg}		- 65 ~ + 150	°C	

注1. この値は、T_A = 25°C での値です。T_A = 125°C の場合は、20 mA / - 20 mA になります。

2. この値は、T_A = 25°C での値です。T_A = 125°C の場合は、10 mA / - 10 mA になります。

注意1. IC 製品の出力 (または入出力) 端子同士を直結したり、V_{DD} または V_{CC} や GND に直結したりしないでください。

2. 各項目のうち 1 項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

DC 特性と AC 特性に示す規格や条件が、製品の正常動作、品質保証の範囲です。

3. ハイ・インピーダンスとなる端子で出力の衝突を避けるタイミング設計をした外部回路では直結可能です。

備考 兼用端子の特性は、特に指定のないかぎり、ポート端子と同じです。

26. 3. 2 容量

($T_A = 25^\circ\text{C}$, $V_{DD} = EV_{DD} = AV_{REF0} = V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入出力容量	C_{IO}	$f_x = 1\text{ MHz}$, 被測定端子以外は 0 V			10	pF

26. 3. 3 動作条件

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
内部システム・クロック周波数	f_{CLK}	REGC 容量 = $4.7\ \mu\text{F}$ メイン・クロック動作時	4		20	MHz
		REGC 容量 = $4.7\ \mu\text{F}$ ^注 サブクロック動作時 (RC 発振子)	12.5 ^注		27.5 ^注	kHz

注 内部システム・クロック周波数は発振周波数の 1/2 となります。

26. 3. 4 発振回路特性

メイン・クロック発振回路特性

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位	
セラミック 発振子		発振周波数 (f_x) ^{注1}		4		5	MHz	
		発振安定時間 ^{注2}	リセット解除後		$2^{16}/f_x$		s	
			STOP モード解除後	0.5 ^{注3}	注4	ms		
IDLE2 モード解除後			0.35	注4	ms			
水晶振動子		発振周波数 (f_x) ^{注1}			4		5	MHz
		発振安定時間 ^{注2}	リセット解除後		$2^{16}/f_x$		s	
	STOP モード解除後		0.5 ^{注3}	注4	ms			
IDLE2 モード解除後	0.35		注4	ms				


- 注1. 発振回路の特性だけを示すものです。
2. リセットまたは STOP モード解除後、発振が安定するまでの時間です。
3. 内蔵フラッシュ ROM へのアクセスが安定するまでの時間です。
4. OSTs レジスタの設定によって値が異なります。

注意1. メイン・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線に接近させない。
 - ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
 - ・大電流が流れるグラウンド・パターンに接地しない。
 - ・発振回路から信号を取り出さない。
2. メイン・クロックを停止させサブクロックで動作させているときに、再度メイン・クロックに切り替える場合には、プログラムで発振安定時間を確保したあとに切り替えてください。

サブクロック発振回路特性

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
RC 発振子		発振周波数 (f_{XT}) ^{注1,4}	$R = 390 \text{ k}\Omega \pm 5\%$ ^{注3} $C = 47 \text{ pF} \pm 10\%$ ^{注3}	25	40	55	kHz
		発振安定時間 ^{注2}				100	μs

- 注1. 発振回路の特性だけを示すものです。CPU 動作クロックについては、26. 3. 10 AC 特性を参照してください。
2. V_{DD} が発振電圧範囲 (MIN.: 3.5 V) に達してから発振が安定するまでの時間です。
3. 配線容量の影響を避けるため、配線は極力短くしてください。
4. RC 発振周波数は、40 kHz (TYP.値) です。このクロックは内部で 2 分周されます。RC 発振子の場合、内部システム・クロック周波数 (f_{XT}) は、12.5 kHz (MIN.値), 20 kHz (TYP.値), 27.5 kHz (MAX.値) です。

注意1. サブクロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
 - ・他の信号線と交差させない。
 - ・変化する大電流が流れる線に接近させない。
 - ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
 - ・大電流が流れるグランド・パターンに接地しない。
 - ・発振回路から信号を取り出さない。
2. サブクロック発振回路は、低消費電流にするため増幅度の低い回路になっており、ノイズによる誤動作がメイン・クロックよりも起こりやすくなっています。したがって、サブクロックを使用する場合は、配線方法について特に注意してください。

26. 3. 5 PLL特性

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入力周波数	f_x		4		5	MHz
出力周波数	f_{xx}		16		20	MHz
ロック時間	t_{PLL}	V_{DD} が MIN.: 3.5 V に達したあと			800	μs

26. 3. 6 内蔵発振器特性


($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
出力周波数	f_r		100	200	400	kHz

26. 3. 7 電圧レギュレータ特性

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
入力電圧	V_{DD}		3.5		5.5	V
出力電圧	V_{RO}			2.5		V
出力電圧安定時間	t_{REG}	V_{DD} が MIN.: 3.5 V に達したあと REG 端子に $C = 4.7 \mu\text{F} \pm 20\%$ を接続			1	ms



★ 注意 必ず $\overline{\text{RESET}} = 0 \text{ V}$ の状態で V_{DD} を立ち上げてください。

26.3.8 DC特性

(1) 入出力レベル

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
ハイ・レベル入力電圧	V_{IH1}	P30, P34, P41, P98, PCM0, PCM1, PDL0-PDL7	0.7 EV_{DD}		EV_{DD}	V	
	V_{IH2}	P00-P06, P31-P33, P35, P40, P42, P50-P55, P90, P91, P96, P97, P99, P913-P915	0.8 EV_{DD}		EV_{DD}	V	
	V_{IH4}	P70-P79	0.7 AV_{REF0}		AV_{REF0}	V	
	V_{IH5}	RESET, FLMD0	0.8 EV_{DD}		EV_{DD}	V	
ロウ・レベル入力電圧	V_{IL1}	P30, P34, P41, P98, PCM0, PCM1, PDL0-PDL7	EV_{SS}		0.3 EV_{DD}	V	
	V_{IL2}	P00-P06, P31-P33, P35, P40, P42, P50-P55, P90, P91, P96, P97, P99, P913-P915	EV_{SS}		0.2 EV_{DD}	V	
	V_{IL4}	P70-P79	AV_{SS}		0.3 AV_{REF0}	V	
	V_{IL5}	RESET, FLMD0	EV_{SS}		0.2 EV_{DD}	V	
ハイ・レベル出力電圧 ^{注1}	V_{OH1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	$I_{OH} = -1.0 \text{ mA}$	$EV_{DD} - 1.0$		EV_{DD}	V
			$I_{OH} = -0.1 \text{ mA}$	$EV_{DD} - 0.5$		EV_{DD}	V
	V_{OH3}	P70-P79	$I_{OH} = -1.0 \text{ mA}$	$AV_{REF0} - 1.0$		AV_{REF0}	V
			$I_{OH} = -0.1 \text{ mA}$	$AV_{REF0} - 0.5$		AV_{REF0}	V
ロウ・レベル出力電圧 ^{注1}	V_{OL1}	P00-P06, P30-P35, P40-P42, P50-P55, P90, P91, P96-P99, P913-P915, PCM0, PCM1, PDL0-PDL7	$I_{OL} = 1.0 \text{ mA}$	0		0.4	V
	V_{OL3}	P70-P79	$I_{OL} = 1.0 \text{ mA}$	0		0.4	V
プルアップ抵抗	R_1	$V_i = 0 \text{ V}$		10	30	100	$k\Omega$
プルダウン抵抗 ^{注2}	R_2	$V_i = V_{DD}$		10	30	100	$k\Omega$

注1. EV_{DD} の I_{OH}/I_{OL} の合計の最大値は 20 mA / - 20 mA です。

AV_{REF0} の I_{OH}/I_{OL} の合計の最大値は 10 mA / - 10 mA です。

2. DRST (フラッシュ製品のみ) として使用する場合 (コントロール・レジスタは OCDM0 です)。

備考 兼用端子の特性は、特に指定のないかぎり、ポート端子と同じです。

(2) 端子リーク電流

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項 目	略 号	条 件	MIN.	TYP.	MAX.	単 位
ハイ・レベル入力リーク電流	I _{LIH1}	V _{IN} = V _{DD}	アナログ端子		1.0	μA
			アナログ端子以外		5.0	
ロウ・レベル入力リーク電流	I _{LIL1}	V _{IN} = 0 V	アナログ端子		- 1.0	μA
			アナログ端子以外		- 5.0	
ハイ・レベル出力リーク電流	I _{LOH1}	V _O = V _{DD}	アナログ端子		1.0	μA
			アナログ端子以外		5.0	
ロウ・レベル出力リーク電流	I _{LOL1}	V _O = 0 V	アナログ端子		- 1.0	μA
			アナログ端子以外		- 5.0	

(3) 電源電流

電源電流 (V850ES/FE2: μ PD70F3231)

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
★ フラッシュ・メモリ製品 電源電流 ^{注1}	IDD1	通常動作モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		25	40	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		20		
	IDD2	HALT モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		14	26	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		9		
	IDD3	IDLE1 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.6	1.5	mA
	IDD4	IDLE2 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.25	1.15	mA
	IDD5	サブクロック動作モード ^{注2,3}	RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		200	850	μA
	IDD6	サブ IDLE モード ^{注2,3}	RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		35	590	μA
	IDD7	ストップ・ モード ^{注2,5}	POC 停止, 内蔵発振器停止		7	500	μA
			POC 動作, 内蔵発振器停止		10	505	μA
POC 停止, 内蔵発振器動作				15	515	μA	
POC 動作, 内蔵発振器動作				18	520	μA	

注1. V_{DD} , EV_{DD} の電流の合計です (全ポート停止時)。 AV_{REF0} の電流, 内蔵プルアップ / プルダウン抵抗を通過する電流を含むポート・バッファの電流は含みません。

2. メイン OSC 停止時。
3. POC 動作, 内蔵発振器動作。
4. RC 発振周波数は 40 kHz (TYP.値) です。このクロックは内部で 2 分周されます。
5. サブ OSC 未使用時。

電源電流 (V850ES/FE2: μ PD703230, 703231)

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
★ ★ マスク ROM 製品 電源電流 ^{注1}	IDD1	通常動作モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		20	35	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		16		
	IDD2	HALT モード	$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能動作中		12	24	mA
			$f_{XX} = 20 \text{ MHz}$ (OSC = 5 MHz), 全周辺機能停止中		8		
	IDD3	IDLE1 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.25	1.15	mA
	IDD4	IDLE2 モード	$f_{XX} = 5 \text{ MHz}$ (OSC = 5 MHz), PLL オフ時		0.2	1.15	mA
	IDD5	サブクロック動 作モード ^{注2,3}	RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		50	800	μA
	IDD6	サブ IDLE モード ^{注2,3}	RC 発振子 $f_{XT} = 40 \text{ kHz}$ ^{注4}		35	590	μA
	IDD7	ストップ・ モード ^{注2,5}	POC 停止, 内蔵発振器停止		7	500	μA
			POC 動作, 内蔵発振器停止		10	505	μA
			POC 停止, 内蔵発振器動作		15	515	μA
			POC 動作, 内蔵発振器動作		18	520	μA

注1. V_{DD} , EV_{DD} の電流の合計です (全ポート停止時)。 AV_{REF0} の電流, 内蔵ブルアップ / ブルダウン抵抗を通過する電流を含むポート・バッファの電流は含みません。


2. メイン OSC 停止時。
3. POC 動作, 内蔵発振器動作。
4. RC 発振周波数は 40 kHz (TYP. 値) です。このクロックは内部で 2 分周されます。
5. サブ OSC 未使用時。

26. 3. 9 データ保持特性

STOP モード時 ($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 1.9\text{ V} \sim 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)


項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電圧	V_{DDDR}	STOP モード	1.9		5.5	V
データ保持電流	I_{DDDR}	$V_{DDDR} = 2.0\text{ V}$		6	450	μA
電源電圧立ち上がり時間	t_{rVD}		1			μs
電源電圧立ち下がり時間	t_{fVD}		1			μs
電源電圧保持時間	t_{HVD}	STOP モード解除後	0			ms
STOP 解除信号入力時間	t_{DREL}	V_{DD} が MIN.: 3.5 V に達したあと	0			ms
データ保持ハイ・レベル入力電圧	V_{IHDR}	すべての入力ポート	$0.9 V_{DDDR}$		V_{DDDR}	V
データ保持ロウ・レベル入力電圧	V_{ILDR}	すべての入力ポート	0		$0.1 V_{DDDR}$	V

注意 STOP モードへの移行, および STOP モードからの復帰は, 動作範囲内で行ってください。




26. 3. 10 AC特性


AC テスト入力測定点 (V_{DD} , AV_{DD} , EV_{DD})



AC テスト出力測定点



負荷条件




(1) CLKOUT出力タイミング

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$, $C_L = 50\text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
出力周期	t_{CYK}		50 ns	80 μs	
ハイ・レベル幅	t_{WKH}		$t_{CYK}/2 - 15$		ns
ロウ・レベル幅	t_{WKL}		$t_{CYK}/2 - 15$		ns
立ち上がり時間	t_{KR}			15	ns
立ち下がり時間	t_{KF}			15	ns

クロック・タイミング



(2) 基本動作

(a) リセット、割り込みタイミング

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5\text{ V} \sim 5.5\text{ V}$, 4.0 V $AV_{REF0} = 5.5\text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$, $C_L = 50\text{ pF}$)


項目	略号	条件	MIN.	MAX.	単位
RESETロウ・レベル幅	t_{WRSL}		500		ns
NMI ハイ・レベル幅	t_{WNIH}	アナログ・ノイズ除去	500		ns
NMI ロウ・レベル幅	t_{WNIL}	アナログ・ノイズ除去	500		ns
INTPn ^{注1} ハイ・レベル幅	t_{WITH}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
		デジタル・ノイズ除去 ($n = 3$)	注2		ns
INTPn ^{注1} ロウ・レベル幅	t_{WITL}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
		デジタル・ノイズ除去 ($n = 3$)	注2		ns

注1. P03/INTP0/ADTRG 兼用端子。P05/INTP2/DRST 兼用端子。

2. $2T_{\text{samp}} + 20$ または $3T_{\text{samp}} + 20$

T_{samp} : ノイズ除去用サンプリング・クロック


リセット/割り込み



(b) キー・リターン・タイミング

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
KRn 入力ハイ・レベル幅	t_{WKRH}	アナログ・ノイズ除去 ($n = 0-7$)	500		ns
KRn 入力ロウ・レベル幅	t_{WKRL}		500		ns




(c) タイマ入力タイミング

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
TIn ハイ・レベル幅	t_{TIH}	TIP00, TIP01, TIP10, TIP11, TIP20, TIP21, TIP30, TIP31,	注		ns
TIn ロウ・レベル幅	t_{TIL}	TIQ00-TIQ03	注		ns

注 $T_{\text{samp}} + 20$ または $3T_{\text{samp}} + 20$

T_{samp} : ノイズ除去用サンプリング・クロック



(d) CSIBタイミング

(i) マスタ・モード

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
SCKBnサイクル・タイム	t_{CYn}		125		ns
SCKBnハイ・レベル幅	t_{Hn}		$t_{CYn}/2 - 15$		ns
SCKBnロウ・レベル幅	t_{Ln}		$t_{CYn}/2 - 15$		ns
SIBn セットアップ時間 (対SCKBn)	t_{SIKn}		30		ns
SIBn ホールド時間 (対SCKBn)	t_{KSIn}		25		ns
SCKBn SOBn 出力遅延時間	$t_{KSO n}$			25	ns


備考 $n = 0, 1$

(ii) スレーブ・モード

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
SCKBnサイクル・タイム	t_{CYn}		200		ns
SCKBnハイ・レベル幅	t_{Hn}		90		ns
SCKBnロウ・レベル幅	t_{Ln}		90		ns
SIBn セットアップ時間 (対SCKBn)	t_{SIKn}		50		ns
SIBn ホールド時間 (対SCKBn)	t_{KSIn}		50		ns
SCKBn SOBn 出力遅延時間	$t_{KSO n}$			50	ns

備考 $n = 0, 1$



(e) UART タイミング

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)



項目	略号	条件	MIN.	MAX.	単位
通信レート				312.5	kbps
ASCK0 サイクル・タイム				10	MHz

(f) CAN タイミング

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	MAX.	単位
通信レート				1	Mbps
内部遅延時間 ^注				100	ns

注 内部遅延時間 (t_{NODE}) = 内部送信遅延時間 (t_{OUTPUT}) + 内部受信遅延時間 (t_{INPUT})



(g) A/Dコンバータ

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能					10	bit
★ 総合誤差 [※]		4.0 AV_{REF0} 5.5 V		± 0.15	± 0.35	%FSR
変換時間	t_{CONV}		3.1		16	μs
アナログ入力電圧	V_{IAN}		AV_{SS}		AV_{REF0}	V
AVREF0 電流	I_{AREF0}	A/D コンバータ使用時		5	10	mA
		A/D コンバータ未使用時		1	10	μA

注 量子化誤差 (± 0.05 %FSR) は含みません。フルスケール値に対する比率 (%FSR) で表します。


備考 FSR : Full Scale Range

(h) POC回路特性

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{POC0}		3.5	3.7	3.9	V
電源立ち上げ時間	t_{PTH}	$V_{DD} = 0 \text{ V}$ 3.5 V	0.002			ms
応答遅延時間 1 ^{※1}	t_{PTH0}	電源立ち上げ時, V_{DD} が 3.9 V に達したあと			3	ms
応答遅延時間 2 ^{※2}	t_{PD}	電源降下時, V_{DD} が 3.5 V を下まわったあと			1	ms
最小 V_{DD} 幅	t_{PW}		0.2			ms

- 注1. 検出電圧を検出してからリセットを解除するまでの時間。
 2. 検出電圧を検出してからリセットを出力するまでの時間。




(i) LVI回路特性

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{LV10}		4.2	4.4	4.6	V
	V_{LV11}		4.0	4.2	4.4	V
応答時間 ^{注1}	t_{LD}	V_{DD} が V_{LV10} , V_{LV11} (MAX.) に達したあと, V_{DD} が V_{LV10} , V_{LV11} (MIN.) を下まわったあと		0.2	2.0	ms
最小 V_{DD} 幅	t_{LW}		0.2			ms
基準電圧安定待ち時間 ^{注2}	t_{LWAIT}	V_{DD} が 3.5 V に達したあと, LVION ビット (LVIM.bit7) =0 1 となったあと		0.1	0.2	ms

注1. 検出電圧を検出して割り込み/リセットを出力するまでの時間。

2. POC 機能を利用する場合には必要ありません。




(j) RAM保持フラグ特性

($T_A = -40 \sim +125^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{RAMH}		1.9	2.0	2.1	V
電源電圧立ち上がり時間	t_{RAMHTH}	$V_{DD} = 0 \text{ V} \sim 3.5 \text{ V}$	0.002		1800	ms
応答時間*	t_{RAMHD}	電源電圧が検出電圧 (MAX.) に達したあと		0.2	2.0	ms
最小 V_{DD} 幅	t_{RAMHW}		0.2			ms

注 検出電圧を検出して RAMF ビットをセットするまでの時間。



(k) フラッシュ・メモリ・プログラミング特性

(i) 基本特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
動作周波数	f_{CPU}		4		20	MHz
電源電圧	V_{DD}		3.5		5.5	V
書き込み回数	C_{WRT}^{\ddagger}				100	回
ハイ・レベル入力電圧	V_{IH}	FLMD0	$0.8EV_{DD}$		EV_{DD}	V
ロウ・レベル入力電圧	V_{IL}	FLMD0	EV_{SS}		$0.2EV_{DD}$	V
プログラミング温度	t_{PRG}		-40		+85	

注 出荷品に対する初回書き込み時では、「消去 書き込み」の場合も、「書き込みのみ」の場合も書き換え 1 回となります。

例 P : 書き込み E : 消去

出荷品 P E P E P : 書き換え回数 3 回


出荷品 E P E P E P : 書き換え回数 3 回

(ii) シリアル書き込みオペレーション特性

($T_A = -40 \sim +85^\circ\text{C}$, $V_{DD} = EV_{DD} = 3.5 \text{ V} \sim 5.5 \text{ V}$, 4.0 V $AV_{REF0} = 5.5 \text{ V}$, $V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$, $C_L = 50 \text{ pF}$)


項目	略号	条件	MIN.	TYP.	MAX.	単位
RESET FLMD0 カウント開始時間	t_{RFCF}		$5000/f_x + \alpha^{\ddagger}$			s
カウント実行時間	t_{COUNT}				3	ms
FLMD0 ハイ・レベル幅	t_{CH}		10		100	μs
FLMD0 ロウ・レベル幅	t_{CL}		10		100	μs
FLMD0 立ち上がり時間	t_r				50	ns
FLMD0 立ち下り時間	t_f				50	ns

注 α は発振安定持間を示します。





第27章 外形図

64ピン・プラスチック LQFP (10x10) 外形図 (単位: mm)



端子先端形状詳細図



S64GB-50-8EU-2

付録A 開発ツール

V850ES/FE2を使用するシステム開発のために、次のような開発ツールを用意しています。

図A - 1に開発ツール構成を示します。

PC98-NXシリーズへの対応について


特に断りのないかぎり、IBM PC/ATTM互換機でサポートされている製品については、PC98-NXシリーズでも使用できます。PC98-NXシリーズを使用する場合は、IBM PC/AT互換機の説明を参照してください。

Windows[®]について


特に断りのないかぎり、「Windows」は次のOSを示しています。

- Windows 98, 2000
- Windows Me
- Windows XP[®]
- Windows NT[®] Ver. 4.0

図A-1 開発ツール構成 (1/2)



図A-1 開発ツール構成 (2/2)



A.1 ソフトウェア・パッケージ

SP850 V850シリーズ・ソフトウェア・ パッケージ	V850シリーズ共通の開発ツール（ソフトウェア）を1つのパッケージにした製品です。 オーダ名称：μS××××SP850
------------------------------------	--

備考 オーダ名称の××××は、使用するホスト・マシン，OSにより異なります。

μS××××SP850

××××	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ，	日本語Windows	CD-ROM
BB17	IBM PC/AT互換機	英語Windows	

A.2 言語処理用ソフトウェア

CA850 Cコンパイラ・パッケージ	C言語で書かれたプログラムを，マイコンの実行可能なオブジェクト・コードに変換するプログラムです。プロジェクト・マネージャ PM+から起動されます。 オーダ名称：μS××××CA703000
DF703239 デバイス・ファイル	デバイス固有の情報が入ったファイルです。 各ツール（CA850, SM850, ID850）と組み合わせて使用します。 対応OS，ホスト・マシンは組み合わされる各ツールに依存します。

備考 オーダ名称の××××は、使用するホスト・マシン，OSにより異なります。

μS××××CA703000

××××	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ，	日本語Windows	CD-ROM
BB17	IBM PC/AT互換機	英語Windows	
3K17	SPARCstation™	SunOS™ (Rel. 4.1.4) ， Solaris™ (Rel. 2.5.1)	

A.3 制御ソフトウェア


PM+ プロジェクト・マネージャ	Windows環境で効率よくユーザ・プログラム開発できるように作られた制御ソフトウェアです。PM+上から，エディタの起動，ビルド，ディバッガの起動など，ユーザ・プログラム開発の一連の作業を行うことができます。 <注意> PM+は，Cコンパイラ・パッケージ CA850の中に入っています。 Windows以外の環境では使用できません。
---------------------	---

A. 4 ディバグ用ツール（ハードウェア）

A. 4. 1 インサーキット・エミュレータ IE-V850ES-G1を使用する場合

IE-703239-G1-EM1にIE-V850ES-G1を接続し、さらにホスト・マシン（PC-9800シリーズ、PC/AT互換機）と接続して使用する場合のシステム構成を次に示します。

図A - 2 システム構成（IE-V850ES-G1を使用する場合）



IE-V850ES-G1 インサーキット・エミュレータ	V850シリーズを使用する応用システムを開発する際に、ハードウェア、ソフトウェアをデバッグするためのインサーキット・エミュレータです。統合デバッグ ID850に対応しています。電源ユニット、エミュレーション・プローブ、およびホスト・マシンと接続するためのインタフェース・アダプタと組み合わせて使用します。
IE-70000-CD-IF-A PCカード・インタフェース	ホスト・マシンとしてのノート型パソコンを使用するときに必要なPCカードとインタフェース・ケーブルです（PCMCIAソケット対応）。
IE-70000-PCI-IF-A インタフェース・アダプタ	ホスト・マシンとしてPCIバスを内蔵したパソコンを使用するときに必要なアダプタです。
IE-703239-G1-EM1 エミュレーション・ボード	デバイスに固有な周辺ハードウェアをエミュレーションするためのボードです。インサーキット・エミュレータと組み合わせて使用します。
GXP-CABLE エミュレーション・プローブ	インサーキット・エミュレータとターゲット・システムを接続するためのプローブです。エミュレーション・ボード IE-703239-G1-EM1に添付されています。
EV-703239GB64 変換アダプタ	64ピン・プラスチックQFP（GB-8EUタイプ）を実装できるように作られたターゲット・システムの基板と、エミュレーション・プローブを接続するための変換アダプタです。

備考1. 表内の番号は図A - 2の番号に対応しています。


2. EV-703239GB64は、株式会社アプリケーションの製品です。

問い合わせ先：株式会社アプリケーション（TEL（042）732-1377）

A. 4.2 IECUBE QB-V850ESFX2を使用する場合

QB-V850ESFX2とホスト・マシン（PC-9821シリーズ，PC/AT互換機）を接続して使用する場合のシステム構成を次に示します。オプション製品がない場合でも接続は可能です。

図A-3 システム構成（QB-V850ESFX2を使用する場合）（1/2）



図A - 3 システム構成 (QB-V850ESFX2を使用する場合) (2/2)

注1. デバイス・ファイルはNECエレクトロニクスのホームページから入手してください。
<http://www.necel.com/micro/ods/jpn/index.html>

2. 開発中

3. オーダ品名によっては、添付品となります。

- ・QB-V850ESFX2-ZZZでオーダした場合
 エクスチェンジ・アダプタ，ターゲット・コネクタは添付されていません。
- ・QB-V850ESFX2-S64GBでオーダした場合
 QB-64GB-EA-01S, QB-64GB-TC-01Sが添付されています。

4. と の両方を使用する場合， と の接続順序が逆でも接続できます。

QB-V850ESFX2 ^注 インサーキット・エミュレータ	V850ES/FE2を使用する応用システムを開発する際に、ハードウェア、ソフトウェアをデバッグするためのインサーキット・エミュレータです。統合ディバग्ガ ID850QBに対応しています。電源ユニット，エミュレーション・プローブと組み合わせて使用します。ホスト・マシンとの接続は，USBを使用します。
USBインタフェース・ケーブル	ホスト・マシンとQB-V850ESFX2を接続するケーブルです。
ACアダプタ	ACプラグ差し替えて100～240Vに対応可能です。
QB-64GB-EA-03S エクスチェンジ・アダプタ	ピン変換を行うアダプタです。
QB-64-CA-01S チェックピン・アダプタ	オシロスコープなどで波形観測を行うときに使用するアダプタです。
QB-64-SA-01S スペース・アダプタ	高さ調節用アダプタです。
QB-64GB-MA-01S マウント・アダプタ	V850ES/FE2をソケット実装するためのアダプタです。
QB-64GB-TC-01S ターゲット・コネクタ	ターゲット・システム上へ半田付けするコネクタです。

注 QB-V850ESFX2は，電源ユニット，USBインタフェース・ケーブルと簡易ライタ PG-FPLを添付しています。また，コントロール・ソフトウェアとして，統合ディバग्ガ ID850QBを添付しています。

備考 表内の番号は図A - 3の番号に対応しています。

A.5 デバッグ用ツール(ソフトウェア)

SM850 ^注 システム・シミュレータ	V850シリーズ用のシステム・シミュレータです。SM850, SM+は, Windowsベースのソフトウェアです。 ホスト・マシン上でターゲット・システムの動作をシミュレーションしながら, Cソース・レベルまたはアセンブラ・レベルでのデバッグが可能です。 SM850, SM+を使用することにより, アプリケーションの論理検証, 性能検証をハードウェア開発から独立して行えます。したがって, 開発効率やソフトウェア品質の向上が図れます。 別売のデバイス・ファイルと組み合わせて使用します。
SM+ ^注 システム・シミュレータ	
オーダ名称: $\mu S \times \times \times SM703000$ (SM850) $\mu S \times \times \times SM703100$ (SM plus)	
ID850 統合デバッグ (インサーキット・エミュレータ IE-V850ES-G1対応)	V850シリーズ用のインサーキット・エミュレータに対応したデバッグです。ID850, ID850QBは, Windowsベースのソフトウェアです。 C言語対応のデバッグ機能を強化しており, ソース・プログラムや逆アセンブル表示, メモリ表示をトレース結果に連動させるウインドウ統合機能を使用することにより, トレース結果をソース・プログラムと対応させて表示することもできます。 別売のデバイス・ファイルと組み合わせて使用します。
ID850QB 統合デバッグ (インサーキット・エミュレータ QB-V850ESFX2対応)	
オーダ名称: $\mu S \times \times \times ID703000, \mu S \times \times \times ID703000-GC$ (ID850)	

注 開発中

備考 オーダ名称の $\times \times \times \times$ は, 使用するOSにより異なります。

$\mu S \times \times \times \times SM703000$

$\mu S \times \times \times \times SM703100$

$\mu S \times \times \times \times ID703000$

$\mu S \times \times \times \times ID703000-GC$

$\times \times \times \times$	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ,	日本語Windows	CD-ROM
BB17	IBM PC/AT互換機	英語Windows	

A.6 組み込み用ソフトウェア

RX850, RX850 Pro リアルタイムOS	<p>μITRON3.0仕様に準拠したリアルタイムOSです。 複数の情報テーブルを作成するためのツール（コンフィギュレータ）を添付しています。 RX850よりRX850 Proの方が多機能になっています。</p> <p>オーダ名称：μS××××RX703000- (RX850) μS××××RX703100- (RX850 Pro)</p>
V850mini-NET（仮称） （ネットワーク・ライブラリ）	<p>RFC準拠のネットワーク・ライブラリです。 コンパクトな設計をしており、使用メモリを小さく抑えた軽量TCP/IPです。 TCP/IP基準セットに加え、HTTPサーバ、SMTPクライアント、POPクライアントもサポートしています。</p>
RX-FS850 （ファイル・システム）	<p>FATファイル・システム機能です。 CD-ROMファイル・システム機能をサポートしたファイル・システムです。 リアルタイムOS RX850 Proと共に使用します。</p>

注意 RX850, RX850 Proを購入する際、事前に購入申込書にご記入のうえ、使用許諾契約書を締結してください。

備考 オーダ名称の××××および は、使用するホスト・マシン、OSなどにより異なります。

μS×××× RX703000-

μS×××× RX703100-

	製品概要	量産時使用数量の上限
001	評価用オブジェクト	量産品には使用しないでください。
100K	量産用オブジェクト	10万個
001M		100万個
010M		1000万個
S01	ソース・プログラム	量産用オブジェクトのソース・プログラム

××××	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ、	日本語Windows	CD-ROM
BB17	IBM PC/AT互換機	英語Windows	
3K17	SPARCstation	Solaris (Rel. 2.5.1)	

A.7 フラッシュ・メモリ書き込み用ツール

Flashpro IV（型番 PG-FP4） フラッシュ・ライター	フラッシュ・メモリ内蔵マイコン専用のフラッシュ・ライターです。
FA-64GB-8EU-A フラッシュ・メモリ書き込み用アダプタ	フラッシュ・メモリ書き込み用アダプタです。Flashpro に接続して使用します。

備考 FA-64GB-8EU-Aは、株式会社内藤電誠町田製作所の製品です。

問い合わせ先：株式会社内藤電誠町田製作所（TEL（045）475-4191）

付録B レジスタ索引

(1/8)

略号	名称	ユニット	ページ
ADA0CR0	A/D変換結果レジスタ0	ADC	292
ADA0CR0H	A/D変換結果レジスタ0H	ADC	292
ADA0CR1	A/D変換結果レジスタ1	ADC	292
ADA0CR1H	A/D変換結果レジスタ1H	ADC	292
ADA0CR2	A/D変換結果レジスタ2	ADC	292
ADA0CR2H	A/D変換結果レジスタ2H	ADC	292
ADA0CR3	A/D変換結果レジスタ3	ADC	292
ADA0CR3H	A/D変換結果レジスタ3H	ADC	292
ADA0CR4	A/D変換結果レジスタ4	ADC	292
ADA0CR4H	A/D変換結果レジスタ4H	ADC	292
ADA0CR5	A/D変換結果レジスタ5	ADC	292
ADA0CR5H	A/D変換結果レジスタ5H	ADC	292
ADA0CR6	A/D変換結果レジスタ6	ADC	292
ADA0CR6H	A/D変換結果レジスタ6H	ADC	292
ADA0CR7	A/D変換結果レジスタ7	ADC	292
ADA0CR7H	A/D変換結果レジスタ7H	ADC	292
ADA0CR8	A/D変換結果レジスタ8	ADC	292
ADA0CR8H	A/D変換結果レジスタ8H	ADC	292
ADA0CR9	A/D変換結果レジスタ9	ADC	292
ADA0CR9H	A/D変換結果レジスタ9H	ADC	292
ADA0M0	A/Dコンバータ・モード・レジスタ0	ADC	288
ADA0M1	A/Dコンバータ・モード・レジスタ1	ADC	289
ADA0M2	A/Dコンバータ・モード・レジスタ2	ADC	290
ADA0PFM	パワー・フェイル比較モード・レジスタ	ADC	294
ADA0PFT	パワー・フェイル比較しきい値レジスタ	ADC	294
ADA0S	A/Dコンバータ・チャンネル指定レジスタ0	ADC	291
ADIC	割り込み制御レジスタ	INTC	556
BPC	周辺I/O領域セレクト制御レジスタ	CPU	75
C0BRP	CANモジュール・ビット・レート・プリスケラ・レジスタ	CAN	456
C0BTR	CANモジュール・ビット・レート・レジスタ	CAN	457
C0CTRL	CANモジュール制御レジスタ	CAN	446
C0ERC	CANモジュール・エラー・カウンタ・レジスタ	CAN	452
C0ERRIC	割り込み制御レジスタ	CAN	556
C0GMABT	CANグローバル・ブロック送信制御レジスタ	CAN	441
C0GMABTD	CANグローバル・ブロック送信遅延設定レジスタ	CAN	443
C0GMCS	CANグローバル・クロック選択レジスタ	CAN	440
C0GMCTRL	CANグローバル制御レジスタ	CAN	438

略号	名称	ユニット	ページ
C0IE	CANモジュール割り込み許可レジスタ	CAN	453
C0INFO	CANモジュール情報レジスタ	CAN	451
C0INTS	CANモジュール割り込みステータス・レジスタ	CAN	455
C0LEC	CANモジュール最終エラー情報レジスタ	CAN	450
C0LIPT	CANモジュール最終受信ポインタ・レジスタ	CAN	459
C0LOPT	CANモジュール最終送信ポインタ・レジスタ	CAN	461
C0MASK1H	CANモジュール・マスク1レジスタH	CAN	444
C0MASK1L	CANモジュール・マスク1レジスタL	CAN	444
C0MASK2H	CANモジュール・マスク2レジスタH	CAN	444
C0MASK2L	CANモジュール・マスク2レジスタL	CAN	444
C0MASK3H	CANモジュール・マスク3レジスタH	CAN	444
C0MASK3L	CANモジュール・マスク3レジスタL	CAN	444
C0MASK4H	CANモジュール・マスク4レジスタH	CAN	444
C0MASK4L	CANモジュール・マスク4レジスタL	CAN	444
C0MCONFm	CANメッセージ・コンフィギュレーション・レジスタm	CAN	468
C0MCTRLm	CANメッセージ制御レジスタm	CAN	470
C0MDATA01m	CANメッセージ・データ・バイト01レジスタm	CAN	465
C0MDATA0m	CANメッセージ・データ・バイト0レジスタm	CAN	465
C0MDATA1m	CANメッセージ・データ・バイト1レジスタm	CAN	465
C0MDATA23m	CANメッセージ・データ・バイト23レジスタm	CAN	465
C0MDATA2m	CANメッセージ・データ・バイト2レジスタm	CAN	465
C0MDATA3m	CANメッセージ・データ・バイト3レジスタm	CAN	465
C0MDATA45m	CANメッセージ・データ・バイト45レジスタm	CAN	465
C0MDATA4m	CANメッセージ・データ・バイト4レジスタm	CAN	465
C0MDATA5m	CANメッセージ・データ・バイト5レジスタm	CAN	465
C0MDATA67m	CANメッセージ・データ・バイト67レジスタm	CAN	465
C0MDATA6m	CANメッセージ・データ・バイト6レジスタm	CAN	465
C0MDATA7m	CANメッセージ・データ・バイト7レジスタm	CAN	465
C0MDLCm	CANメッセージ・データ長レジスタm	CAN	467
C0MIDHm	CANメッセージIDレジスタmH	CAN	469
C0MIDLm	CANメッセージIDレジスタmL	CAN	469
C0RECIC	割り込み制御レジスタ	CAN	556
C0RGPT	CANモジュール受信履歴・リスト・レジスタ	CAN	460
C0TGPT	CANモジュール送信履歴・リスト・レジスタ	CAN	462
C0TRXIC	割り込み制御レジスタ	CAN	556
C0TS	CAN0モジュール・タイム・スタンプ・レジスタ	CAN	463
C0WUPIC	割り込み制御レジスタ	CAN	556
CB0CTL0	CSIB0制御レジスタ0	CSI	353
CB0CTL1	CSIB0制御レジスタ1	CSI	355
CB0CTL2	CSIB0制御レジスタ2	CSI	356
CB0RIC	割り込み制御レジスタ	INTC	556
CB0RX	CSIB0受信データ・レジスタ	CSI	351

略号	名称	ユニット	ページ
CB0RXL	CSIB0受信データ・レジスタL	CSI	351
CB0STR	CSIB0状態レジスタ	CSI	357
CB0TIC	割り込み制御レジスタ	INTC	556
CB0TX	CSIB0送信データ・レジスタ	CSI	352
CB0TXL	CSIB0送信データ・レジスタL	CSI	352
CB1CTL0	CSIB1制御レジスタ0	CSI	353
CB1CTL1	CSIB1制御レジスタ1	CSI	355
CB1CTL2	CSIB1制御レジスタ2	CSI	356
CB1RIC	割り込み制御レジスタ	INTC	556
CB1RX	CSIB1受信データ・レジスタ	CSI	351
CB1RXL	CSIB1受信データ・レジスタL	CSI	351
CB1STR	CSIB1状態レジスタ	CSI	357
CB1TIC	割り込み制御レジスタ	INTC	556
CB1TX	CSIB1送信データ・レジスタ	CSI	352
CB1TXL	CSIB1送信データ・レジスタL	CSI	352
CCLS	CPU動作クロック・ステータス・レジスタ	CG	141
CLM	クロック・モニタ・モード・レジスタ	CG	610
IMR0	割り込みマスク・レジスタ0	INTC	558
IMR0H	割り込みマスク・レジスタ0H	INTC	558
IMR0L	割り込みマスク・レジスタ0L	INTC	558
IMR1	割り込みマスク・レジスタ1	INTC	558
IMR1H	割り込みマスク・レジスタ1H	INTC	558
IMR1L	割り込みマスク・レジスタ1L	INTC	558
IMR2	割り込みマスク・レジスタ2	INTC	558
IMR2H	割り込みマスク・レジスタ2H	INTC	558
IMR2L	割り込みマスク・レジスタ2L	INTC	558
INTF0	外部割り込み立ち下がりエッジ指定レジスタ0	INTC	97
INTF3L	外部割り込み立ち下がりエッジ指定レジスタ3L	INTC	103
INTF9H	外部割り込み立ち下がりエッジ指定レジスタ9H	INTC	124
INTR0	外部割り込み立ち上がりエッジ指定レジスタ0	INTC	97
INTR3L	外部割り込み立ち上がりエッジ指定レジスタ3L	INTC	104
INTR9H	外部割り込み立ち上がりエッジ指定レジスタ9H	INTC	124
ISPR	インサースビス・プライオリティ・レジスタ	INTC	559
KRIC	割り込み制御レジスタ	INTC	556
KRM	キー・リターン・モード・レジスタ	KR	577
LOCKR	ロック・レジスタ	CG	146
LVIIIC	割り込み制御レジスタ	INTC	556
LVIM	低電圧検出レジスタ	CG	617
LVIS	低電圧検出レベル選択レジスタ	CG	618
NFC	ノイズ除去制御レジスタ	INTC	565
OCDM	オンチップ・ディバグ・モード・レジスタ	ディバグ	81
OSTS	発振安定時間選択レジスタ	WDT	142

略号	名称	ユニット	ページ
P0	ポート0	ポート	94
P00NFC	TIP00ノイズ除去回路制御レジスタ	タイマ	163
P01NFC	TIP01ノイズ除去回路制御レジスタ	タイマ	163
P10NFC	TIP10ノイズ除去回路制御レジスタ	タイマ	163
P11NFC	TIP11ノイズ除去回路制御レジスタ	タイマ	163
P20NFC	TIP20ノイズ除去回路制御レジスタ	タイマ	163
P21NFC	TIP21ノイズ除去回路制御レジスタ	タイマ	163
P30NFC	TIP30ノイズ除去回路制御レジスタ	タイマ	163
P31NFC	TIP31ノイズ除去回路制御レジスタ	タイマ	163
P3L	ポート3L	ポート	100
P4	ポート4	ポート	106
P5	ポート5	ポート	110
P7H	ポート7H	ポート	116
P7L	ポート7L	ポート	116
P9	ポート9	ポート	118
P9H	ポート9H	ポート	118
P9L	ポート9L	ポート	118
PCC	プロセッサ・クロック・コントロール・レジスタ	CG	139
PCLM	プログラマブル・クロック・モード・レジスタ	CG	147
PCM	ポートCM	ポート	126
PDLL	ポートDLL	ポート	128
PEMU1	周辺エミュレーション・レジスタ1	LVI	619
PFC0	ポート・ファンクション・コントロール・レジスタ0	ポート	96
PFC3L	ポート・ファンクション・コントロール・レジスタ3L	ポート	102
PFC5	ポート・ファンクション・コントロール・レジスタ5	ポート	112
PFC9	ポート・ファンクション・コントロール・レジスタ9	ポート	121
PFC9H	ポート・ファンクション・コントロール・レジスタ9H	ポート	121
PFC9L	ポート・ファンクション・コントロール・レジスタ9L	ポート	121
PFCE3L	ポート・ファンクション・コントロール拡張レジスタ3L	ポート	102
PFCE5	ポート・ファンクション・コントロール拡張レジスタ5	ポート	112
PFCE9	ポート・ファンクション・コントロール拡張レジスタ9	ポート	121
PFCE9H	ポート・ファンクション・コントロール拡張レジスタ9H	ポート	121
PFCE9L	ポート・ファンクション・コントロール拡張レジスタ9L	ポート	121
PIC0	割り込み制御レジスタ	INTC	556
PIC1	割り込み制御レジスタ	INTC	556
PIC2	割り込み制御レジスタ	INTC	556
PIC3	割り込み制御レジスタ	INTC	556
PIC4	割り込み制御レジスタ	INTC	556
PIC5	割り込み制御レジスタ	INTC	556
PIC6	割り込み制御レジスタ	INTC	556
PIC7	割り込み制御レジスタ	INTC	556

略号	名称	ユニット	ページ
PLLS	PLLロック・アップ時間指定レジスタ	CG	147
PM0	ポート・モード・レジスタ0	ポート	94
PM3L	ポート・モード・レジスタ3L	ポート	100
PM4	ポート・モード・レジスタ4	ポート	106
PM5	ポート・モード・レジスタ5	ポート	110
PM7H	ポート・モード・レジスタ7H	ポート	116
PM7L	ポート・モード・レジスタ7L	ポート	116
PM9	ポート・モード・レジスタ9	ポート	118
PM9H	ポート・モード・レジスタ9H	ポート	118
PM9L	ポート・モード・レジスタ9L	ポート	118
PMC0	ポート・モード・コントロール・レジスタ0	ポート	95
PMC3L	ポート・モード・コントロール・レジスタ3L	ポート	101
PMC4	ポート・モード・コントロール・レジスタ4	ポート	107
PMC5	ポート・モード・コントロール・レジスタ5	ポート	111
PMC9	ポート・モード・コントロール・レジスタ9	ポート	119
PMC9H	ポート・モード・コントロール・レジスタ9H	ポート	119
PMC9L	ポート・モード・コントロール・レジスタ9L	ポート	119
PMCCM	ポート・モード・コントロール・レジスタCM	ポート	126
PMCM	ポート・モード・レジスタCM	ポート	126
PMDLL	ポート・モード・レジスタDLL	ポート	128
PRCMD	コマンド・レジスタ	CPU	78
PRSCM0	プリスケアラ・コンペア・レジスタ0	WT	275
PRSM0	プリスケアラ・モード・レジスタ0	WT	274
PSC	パワー・セーブ・コントロール・レジスタ	CG	599
PSMR	パワー・セーブ・モード・レジスタ	CG	600
PU0	ブルアップ抵抗オプション・レジスタ0	ポート	96
PU3L	ブルアップ抵抗オプション・レジスタ3L	ポート	103
PU4	ブルアップ抵抗オプション・レジスタ4	ポート	107
PU5	ブルアップ抵抗オプション・レジスタ5	ポート	114
PU9	ブルアップ抵抗オプション・レジスタ9	ポート	123
PU9H	ブルアップ抵抗オプション・レジスタ9H	ポート	123
PU9L	ブルアップ抵抗オプション・レジスタ9L	ポート	123
Q00NFC	TIQ00ノイズ除去回路制御レジスタ	タイマ	219
Q01NFC	TIQ01ノイズ除去回路制御レジスタ	タイマ	219
Q02NFC	TIQ02ノイズ除去回路制御レジスタ	タイマ	219
Q03NFC	TIQ03ノイズ除去回路制御レジスタ	タイマ	219
RAMS	内蔵RAMデータ・ステータス・レジスタ	CG	618
RCM	内蔵発振モード・レジスタ	CG	142
RESF	リセット要因フラグ・レジスタ	CG	602
SELCNT0	セレクトタ動作制御レジスタ0	タイマ	200
SYS	システム・ステータス・レジスタ	CPU	79
TMOCMP0	TMM0コンペア・レジスタ0	タイマ	262

略号	名称	ユニット	ページ
TM0CTL0	TMM0制御レジスタ0	タイマ	263
TM0EQIC0	割り込み制御レジスタ	INTC	556
TP0CCIC0	割り込み制御レジスタ	INTC	556
TP0CCIC1	割り込み制御レジスタ	INTC	556
TP0CCR0	TMP0キャプチャ/コンペア・レジスタ0	タイマ	152
TP0CCR1	TMP0キャプチャ/コンペア・レジスタ1	タイマ	153
TP0CNT	TMP0カウンタ・リード・バッファ・レジスタ	タイマ	154
TP0CTL0	TMP0制御レジスタ0	タイマ	155
TP0CTL1	TMP0制御レジスタ1	タイマ	157
TP0IOC0	TMP0 I/O制御レジスタ0	タイマ	159
TP0IOC1	TMP0 I/O制御レジスタ1	タイマ	160
TP0IOC2	TMP0 I/O制御レジスタ2	タイマ	161
TP0OPT0	TMP0オプション・レジスタ	タイマ	162
TP0OVIC	割り込み制御レジスタ	INTC	556
TP1CCIC0	割り込み制御レジスタ	INTC	556
TP1CCIC1	割り込み制御レジスタ	INTC	556
TP1CCR0	TMP1キャプチャ/コンペア・レジスタ0	タイマ	152
TP1CCR1	TMP1キャプチャ/コンペア・レジスタ1	タイマ	153
TP1CNT	TMP1カウンタ・リード・バッファ・レジスタ	タイマ	154
TP1CTL0	TMP1制御レジスタ0	タイマ	155
TP1CTL1	TMP1制御レジスタ1	タイマ	157
TP1IOC0	TMP1 I/O制御レジスタ0	タイマ	159
TP1IOC1	TMP1 I/O制御レジスタ1	タイマ	160
TP1IOC2	TMP1 I/O制御レジスタ2	タイマ	161
TP1OPT0	TMP1オプション・レジスタ	タイマ	162
TP1OVIC	割り込み制御レジスタ	INTC	566
TP2CCIC0	割り込み制御レジスタ	INTC	566
TP2CCIC1	割り込み制御レジスタ	INTC	566
TP2CCR0	TMP2キャプチャ/コンペア・レジスタ0	タイマ	152
TP2CCR1	TMP2キャプチャ/コンペア・レジスタ1	タイマ	153
TP2CNT	TMP2カウンタ・リード・バッファ・レジスタ	タイマ	154
TP2CTL0	TMP2制御レジスタ0	タイマ	155
TP2CTL1	TMP2制御レジスタ1	タイマ	157
TP2IOC0	TMP2 I/O制御レジスタ0	タイマ	159
TP2IOC1	TMP2 I/O制御レジスタ1	タイマ	160
TP2IOC2	TMP2 I/O制御レジスタ2	タイマ	161
TP2OPT0	TMP2オプション・レジスタ	タイマ	162
TP2OVIC	割り込み制御レジスタ	INTC	566
TP3CCIC0	割り込み制御レジスタ	INTC	566
TP3CCIC1	割り込み制御レジスタ	INTC	566
TP3CCR0	TMP3キャプチャ/コンペア・レジスタ0	タイマ	152

略号	名称	ユニット	ページ
TP3CCR1	TMP3キャプチャ/コンペア・レジスタ1	タイマ	153
TP3CNT	TMP3カウンタ・リード・バッファ・レジスタ	タイマ	154
TP3CTL0	TMP3制御レジスタ0	タイマ	155
TP3CTL1	TMP3制御レジスタ1	タイマ	157
TP3IOC0	TMP3 I/O制御レジスタ0	タイマ	159
TP3IOC1	TMP3 I/O制御レジスタ1	タイマ	160
TP3IOC2	TMP3 I/O制御レジスタ2	タイマ	161
TP3OPT0	TMP3オプション・レジスタ	タイマ	162
TP3OVIC	割り込み制御レジスタ	INTC	566
TQ0CCIC0	割り込み制御レジスタ	INTC	566
TQ0CCIC1	割り込み制御レジスタ	INTC	566
TQ0CCIC2	割り込み制御レジスタ	INTC	566
TQ0CCIC3	割り込み制御レジスタ	INTC	566
TQ0CCR0	TMQ0キャプチャ/コンペア・レジスタ0	タイマ	206
TQ0CCR1	TMQ0キャプチャ/コンペア・レジスタ1	タイマ	207
TQ0CCR2	TMQ0キャプチャ/コンペア・レジスタ2	タイマ	208
TQ0CCR3	TMQ0キャプチャ/コンペア・レジスタ3	タイマ	209
TQ0CNT	TMQ0カウンタ・リード・バッファ・レジスタ	タイマ	210
TQ0CTL0	TMQ0制御レジスタ0	タイマ	211
TQ0CTL1	TMQ0制御レジスタ1	タイマ	213
TQ0IOC0	TMQ0 I/O制御レジスタ0	タイマ	215
TQ0IOC1	TMQ0 I/O制御レジスタ1	タイマ	216
TQ0IOC2	TMQ0 I/O制御レジスタ2	タイマ	217
TQ0OPT0	TMQ0オプション・レジスタ0	タイマ	218
TQ0OVIC	割り込み制御レジスタ	INTC	566
UA0CTL0	UARTA0制御レジスタ0	UART	322
UA0CTL1	UARTA0制御レジスタ1	UART	324
UA0CTL2	UARTA0制御レジスタ2	UART	325
UA0OPT0	UARTA0オプション制御レジスタ0	UART	326
UA0RIC	割り込み制御レジスタ	INTC	566
UA0RX	UARTA0受信データ・レジスタ	UART	329
UA0STR	UARTA0状態レジスタ	UART	327
UA0TIC	割り込み制御レジスタ	INTC	566
UA0TX	UARTA0送信データ・レジスタ	UART	329
UA1CTL0	UARTA1制御レジスタ0	UART	322
UA1CTL1	UARTA1制御レジスタ1	UART	324
UA1CTL2	UARTA1制御レジスタ2	UART	325
UA1OPT0	UARTA1オプション制御レジスタ0	UART	326
UA1RIC	割り込み制御レジスタ	INTC	566
UA1RX	UARTA1受信データ・レジスタ	UART	329
UA1STR	UARTA1状態レジスタ	UART	327

略号	名称	ユニット	ページ
UA1TIC	割り込み制御レジスタ	INTC	566
UA1TX	UARTA1送信データ・レジスタ	UART	329
VSWC	システム・ウェイト・コントロール・レジスタ	CPU	80
WDTE	ウォッチドッグ・タイマ・イネーブル・レジスタ	WDT	281
WDTM2	ウォッチドッグ・タイマ・モード・レジスタ2	WDT	279
WTIC	割り込み制御レジスタ	INTC	566
WTIIC	割り込み制御レジスタ	INTC	566
WTM	時計タイマ動作モード・レジスタ	WT	270

付録C 命令セット一覧

C.1 凡 例

(1) オペランド記述に使われる略号

略号	説明
reg1	汎用レジスタ (ソース・レジスタとして使用)
reg2	汎用レジスタ (おもにデスティネーション・レジスタとして使用。一部の命令で、ソース・レジスタとしても使用。)
reg3	汎用レジスタ (おもに除算結果の余り、乗算結果の上位32ビットを格納)
bit#3	ビット・ナンバ指定用3ビット・データ
imm x	xビット・イミューディエト・データ
disp x	xビット・ディスプレイースメント・データ
regID	システム・レジスタ番号
vector	トラップ・ベクタ (00H-1FH) を指定する5ビット・データ
cccc	条件コードを示す4ビット・データ
sp	スタック・ポインタ (r3)
ep	エレメント・ポインタ (r30)
list x	x個のレジスタ・リスト

(2) オペランドに使われる略号

略号	説明
R	reg1またはregIDを指定するコードの1ビット分データ
r	reg2を指定するコードの1ビット分データ
w	reg3を指定するコードの1ビット分データ
d	ディスプレイースメントの1ビット分データ
l	イミューディエトの1ビット分データ (イミューディエトの上位ビットを示す)
i	イミューディエトの1ビット分データ
cccc	条件コードを示す4ビット・データ
CCCC	Bcond命令の条件コードを示す4ビット・データ
bbb	ビット・ナンバ指定用3ビット・データ
L	レジスタ・リスト中のプログラム・レジスタを指定する1ビット分データ

(3) オペレーションに使われる略号

略号	説明
	代入
GR []	汎用レジスタ
SR []	システム・レジスタ
zero-extend (n)	nをワード長までゼロ拡張する。
sign-extend (n)	nをワード長まで符号拡張する。
load-memory (a, b)	アドレス「a」からサイズ「b」のデータを読み出す。
store-memory (a, b, c)	アドレス「a」に、データ「b」をサイズ「c」で書き込む。
load-memory-bit (a, b)	アドレス「a」のビット「b」を読み出す。
store-memory-bit (a, b, c)	アドレス「a」のビット「b」に「c」を書き込む。
saturated (n)	nの飽和处理を行う (nは2の補数)。 nが計算の結果、n 7FFFFFFFHとなった場合、n = 7FFFFFFFHとする。 nが計算の結果、n 80000000Hとなった場合、n = 80000000Hとする。
result	結果をフラグに反映する。
Byte	バイト (8ビット)
Half-word	ハーフワード (16ビット)
Word	ワード (32ビット)
+	加算
-	減算
	ビット連結
×	乗算
÷	除算
%	除算結果の余り
AND	論理積
OR	論理和
XOR	排他的論理和
NOT	論理否定
logically shift left by	論理左シフト
logically shift right by	論理右シフト
arithmetically shift right by	算術右シフト

(4) 実行クロックに使われる略号

略号	説明
i	命令実行直後にほかの命令を実行する場合 (issue)
r	命令実行直後に同一命令を繰り返す場合 (repeat)
l	命令実行結果を命令実行直後の命令で利用する場合 (latency)

(5) フラグの動作に使われる略号

略号	説明
(ブランク)	変化なし
0	0にクリア
x	結果に従ってセットまたはクリアされる。
R	以前に退避した値がリストアされる。

(6) 条件コード

条件名 (cond)	条件コード (cccc)	条件式	説 明
V	0000	$OV = 1$	Overflow
NV	1000	$OV = 0$	No overflow
C/L	0001	$CY = 1$	Carry Lower (Less than)
NC/NL	1001	$CY = 0$	No carry No lower (Greater than or equal)
Z	0010	$Z = 1$	Zero
NZ	1010	$Z = 0$	Not zero
NH	0011	$(CY \text{ or } Z) = 1$	Not higher (Less than or equal)
H	1011	$(CY \text{ or } Z) = 0$	Higher (Greater than)
S/N	0100	$S = 1$	Negative
NS/P	1100	$S = 0$	Positive
T	0101	-	Always (無条件)
SA	1101	$SAT = 1$	Saturated
LT	0110	$(S \text{ xor } OV) = 1$	Less than signed
GE	1110	$(S \text{ xor } OV) = 0$	Greater than or equal signed
LE	0111	$((S \text{ xor } OV) \text{ or } Z) = 1$	Less than or equal signed
GT	1111	$((S \text{ xor } OV) \text{ or } Z) = 0$	Greater than signed

C.2 インストラクション・セット (アルファベット順)

(1/5)

二モニック	オペランド	オペコード	オペレーション	実行クロック			フラグ					
				i	r	l	CY	OV	S	Z	SAT	
ADD	reg1, reg2	rrrrr001110RRRRR	GR[reg2] GR[reg2] + GR[reg1]	1	1	1	x	x	x	x		
	imm5, reg2	rrrrr010010iiii	GR[reg2] GR[reg2] + sign-extend (imm5)	1	1	1	x	x	x	x		
ADDI	imm16, reg1, reg2	rrrrr110000RRRRR iiiiiiiiiiiiiiii	GR[reg2] GR[reg1] + sign-extend (imm16)	1	1	1	x	x	x	x		
AND	reg1, reg2	rrrrr001010RRRRR	GR[reg2] GR[reg2] AND GR[reg1]	1	1	1		0	x	x		
ANDI	imm16, reg1, reg2	rrrrr110110RRRRR iiiiiiiiiiiiiiii	GR[reg2] GR[reg1] AND zero-extend (imm16)	1	1	1		0	x	x		
Bcond	disp9	dddd1011ddcccc 注1	if conditions are satisfied	条件成立時	2	2	2					
			then PC PC + sign-extend (disp9)	注2	注2	注2						
				条件不成立時	1	1	1					
BSH	reg2, reg3	rrrrr1111100000 WWWWW01101000010	GR[reg3] GR[reg2] (23:16) GR[reg2] (31:24) GR [reg2] (7:0) GR[reg2] (15:8)	1	1	1	x	0	x	x		
BSW	reg2, reg3	rrrrr1111100000 WWWWW01101000000	GR[reg3] GR[reg2] (7:0) GR[reg2] (15:8) GR[reg2] (23:16) GR[reg2] (31:24)	1	1	1	x	0	x	x		
CALLT	imm6	000001000iiii	CTPC PC + 2 (return PC) CTPSW PSW adr CTBP + zero-extend (imm6 logically shift left by 1) PC CTBP + zero-extend(Load-memory (adr,Half-word))	4	4	4						
CLR1	bit#3,disp16[reg1]	10bbb11110RRRRR dddddddddddddd	adr GR[reg1] + sign-extend (disp16) Zフラグ Not (Load-memory-bit (adr, bit#3)) Store-memory-bit (adr, bit#3, 0)	3	3	3				x		
	reg2, [reg1]	rrrrr11111RRRRR 000000011100100	adr GR[reg1] Zフラグ Not (Load-memory-bit (adr, reg2)) Store-memory-bit (adr, reg2, 0)	3	3	3				x		
CMOV	cccc, imm5, reg2, reg3	rrrrr11111iiii WWWWW011000cccc0	if conditions are satisfied then GR[reg3] sign-extend (imm5) else GR[reg3] GR[reg2]	1	1	1						
	cccc, reg1, reg2, reg3	rrrrr11111RRRRR WWWWW011001cccc0	if conditions are satisfied then GR[reg3] GR[reg1] else GR[reg3] GR[reg2]	1	1	1						
CMP	reg1, reg2	rrrrr001111RRRRR	result GR[reg2] - GR[reg1]	1	1	1	x	x	x	x		
	imm5, reg2	rrrrr010011iiii	result GR[reg2] - sign-extend (imm5)	1	1	1	x	x	x	x		
CTRET		000001111100000 0000000101000100	PC CTPC PSW CTPSW	3	3	3	R	R	R	R	R	
DBRET		000001111100000 0000000101000110	PC DBPC PSW DBPSW	3	3	3	R	R	R	R	R	
DBTRAP		1111100001000000	DBPC PC + 2 (復帰PC) DBPSW PSW PSW.NP 1 PSW.EP 1 PSW.ID 1 PC 00000060H	3	3	3						
DI		000001111100000 0000000101100000	PSW.ID 1	1	1	1						

二モニク	オペランド	オペコード	オペレーション	実行クロック			フラグ				
				i	r	l	CY	OV	S	Z	SAT
DISPOSE	imm5, list12	0000011001iiiiL LLLLLLLLLLLL00000	sp sp + zero-extend (imm5 logically shift left by 2) GR[reg in list12] Load-memory (sp, Word) sp sp + 4 repeat 2 steps above until all regs in list12 is loaded	n+1 注4	n+1 注4	n+1 注4					
	imm5, list12 [reg1]	0000011001iiiiL LLLLLLLLLLLLRRRRR 注5	sp sp + zero-extend (imm5 logically shift left by 2) GR[reg in list12] Load-memory (sp, Word) sp sp + 4 repeat 2 steps above until all regs in list12 is loaded PC GR[reg1]	n+3 注4	n+3 注4	n+3 注4					
DIV	reg1, reg2, reg3	rrrrr11111RRRRR WWWWW01011000000	GR[reg2] GR[reg2] ÷ GR[reg1] GR[reg3] GR[reg2] % GR[reg1]	35	35	35		x	x	x	
DIVH	reg1, reg2	rrrrr000010RRRRR	GR[reg2] GR[reg2] ÷ GR[reg1] ^{注6}	35	35	35		x	x	x	
	reg1, reg2, reg3	rrrrr11111RRRRR WWWWW01010000000	GR[reg2] GR[reg2] ÷ GR[reg1] ^{注6} GR[reg3] GR[reg2] % GR[reg1]	35	35	35		x	x	x	
DIVHU	reg1, reg2, reg3	rrrrr11111RRRRR WWWWW01010000010	GR[reg2] GR[reg2] ÷ GR[reg1] ^{注6} GR[reg3] GR[reg2] % GR[reg1]	34	34	34		x	x	x	
DIVU	reg1, reg2, reg3	rrrrr11111RRRRR WWWWW01011000010	GR[reg2] GR[reg2] ÷ GR[reg1] GR[reg3] GR[reg2] % GR[reg1]	34	34	34		x	x	x	
EI		100001111100000 0000000101100000	PSW.ID 0	1	1	1					
HALT		000001111100000 0000000100100000	停止する	1	1	1					
HSW	reg2, reg3	rrrrr1111100000 WWWWW01101000100	GR[reg3] GR[reg2] (15:0) GR[reg2] (31:16)	1	1	1	x	0	x	x	
JARL	disp22, reg2	rrrrr11110dddddd dddddddddddddd0 注7	GR[reg2] PC + 4 PC PC + sign-extend(disp22)	2	2	2					
JMP	[reg1]	0000000011RRRRR	PC GR[reg1]	3	3	3					
JR	disp22	0000011110dddddd dddddddddddddd0 注7	PC PC + sign-extend(disp22)	2	2	2					
LD.B	disp16[reg1], reg2	rrrrr111000RRRRR ddddddddddddddd	adr GR[reg1] + sign-extend (disp16) GR[reg2] sign-extend (Load-memory (adr, Byte))	1	1	注11					
LD.BU	disp16[reg1], reg2	rrrrr11110bRRRRR ddddddddddddddd1 注8, 10	adr GR[reg1] + sign-extend (disp16) GR[reg2] zero-extend (Load-memory (adr, Byte))	1	1	注11					
LD.H	disp16[reg1], reg2	rrrrr111001RRRRR ddddddddddddddd0 注8	adr GR[reg1] + sign-extend (disp16) GR[reg2] sign-extend (Load-memory (adr, Halfword))	1	1	注11					
LDSR	reg2, regID	rrrrr11111RRRRR 000000000100000 注12	SR[regID] GR[reg2]	regID = PSW以外	1	1	1				
				regID = PSW	1	1	1	x	x	x	x
LD.HU	disp16[reg1], reg2	rrrrr11111RRRRR ddddddddddddddd1 注8	adr GR[reg1] + sign-extend (disp16) GR[reg2] zero-extend (Load-memory (adr, Halfword))	1	1	注11					

二モニク	オペランド	オペコード	オペレーション	実行クロック			フラグ				
				i	r	l	CY	OV	S	Z	SAT
LD.W	disp16[reg1], reg2	rrrrr111001RRRRR ddddddddddddddd1 注3	adr GR[reg1] + sign-extend (disp16) GR[reg2] Load-memory (adr, Word)	1	1	注11					
MOV	reg1, reg2	rrrrr00000RRRRR	GR[reg2] GR[reg1]	1	1	1					
	imm5, reg2	rrrrr010000iiii	GR[reg2] sign-extend (imm5)	1	1	1					
	imm32, reg1	00000110001RRRRR iiiiiiiiiiiiiiii IIIIIIIIIIIIIIII	GR[reg1] imm32	2	2	2					
MOVEA	imm16, reg1, reg2	rrrrr110001RRRRR iiiiiiiiiiiiiiii	GR[reg2] GR[reg1] + sign-extend (imm16)	1	1	1					
MOVHI	imm16, reg1, reg2	rrrrr110010RRRRR iiiiiiiiiiiiiiii	GR[reg2] GR[reg1] + (imm16 0 ¹⁶)	1	1	1					
MUL	reg1, reg2, reg3	rrrrr11111RRRRR WWWWW01000100000 注14	GR[reg3] GR[reg2] GR[reg2] × GR[reg1]	1	4	5					
	imm9, reg2, reg3	rrrrr11111iiii WWWWW01001IIII00 注13	GR[reg3] GR[reg2] GR[reg2] × sign-extend (imm9)	1	4	5					
MULH	reg1, reg2	rrrrr000111RRRRR	GR[reg2] GR[reg2] ²⁶ × GR[reg1] ²⁶	1	1	2					
	imm5, reg2	rrrrr010111iiii	GR[reg2] GR[reg2] ²⁶ × sign-extend (imm5)	1	1	2					
MULHI	imm16, reg1, reg2	rrrrr110111RRRRR iiiiiiiiiiiiiiii	GR[reg2] GR[reg1] ²⁶ × imm16	1	1	2					
MULU	reg1, reg2, reg3	rrrrr11111RRRRR WWWWW01000100010 注14	GR[reg3] GR[reg2] GR[reg2] × GR[reg1]	1	4	5					
	imm9, reg2, reg3	rrrrr11111iiii WWWWW01001IIII10 注13	GR[reg3] GR[reg2] GR[reg2] × zero-extend (imm9)	1	4	5					
NOP		0000000000000000	何もせず最低1クロック費やします	1	1	1					
NOT	reg1, reg2	rrrrr000001RRRRR	GR[reg2] NOT (GR[reg1])	1	1	1		0	x	x	
NOT1	bit#3, disp16[reg1]	01bbb11110RRRRR ddddddddddddddd	adr GR[reg1] + sign-extend (disp16) Zフラグ Not (Load-memory-bit (adr, bit#3)) Store-memory-bit (adr, bit#3, Zフラグ)	3	3	3					x
	reg2, [reg1]	rrrrr11111RRRRR 0000000011100010	adr GR[reg1] Zフラグ Not (Load-memory-bit (adr, reg2)) Store-memory-bit (adr, reg2, Zフラグ)	3	3	3					x
				注3	注3	注3					
OR	reg1, reg2	rrrrr001000RRRRR	GR[reg2] GR[reg2] OR GR[reg1]	1	1	1		0	x	x	
ORI	imm16, reg1, reg2	rrrrr110100RRRRR iiiiiiiiiiiiiiii	GR[reg2] GR[reg1] OR zero-extend (imm16)	1	1	1		0	x	x	
PREPARE	list12, imm5	0000011110iiiiL LLLLLLLLLLL00001	Store-memory (sp - 4, GR[reg in list12], Word) sp sp - 4 repeat 1 steps above until all regs in list12 is stored sp sp-zero-extend (imm5)	n+1 注4	n+1 注4	n+1 注4					
	list12, imm5, sp/imm ^{注15}	0000011110iiiiL LLLLLLLLLLLLf011 imm16/imm32 注16	Store-memory (sp - 4, GR[reg in list12], Word) sp sp - 4 repeat 1 steps above until all regs in list12 is stored sp sp - zero-extend (imm5) ep sp/imm	n+2 注4	n+2 注4	n+2 注4					
				注17	注17	注17					

二モニク	オペランド	オペコード	オペレーション	実行クロック			フラグ				
				i	r	l	CY	OV	S	Z	SAT
RETI		0000011111100000 0000000101000000	if PSW.EP = 1 then PC EIPC PSW EIPSW else if PSW.NP = 1 then PC FEPC PSW FEPSW else PC EIPC PSW EIPSW	3	3	3	R	R	R	R	R
SAR	reg1, reg2	rrrrr11111RRRRR 0000000101000000	GR[reg2] GR[reg2] arithmetically shift right by GR[reg1]	1	1	1	x	0	x	x	
	imm5, reg2	rrrrr010101iiii	GR[reg2] GR[reg2] arithmetically shift right by zero-extend (imm5)	1	1	1	x	0	x	x	
SASF	cccc, reg2	rrrrr111110cccc 0000001000000000	if conditions are satisfied then GR[reg2] (GR[reg2] Logically shift left by 1) OR 0000001H else GR[reg2] (GR[reg2] Logically shift left by 1) OR 0000000H	1	1	1					
SATADD	reg1, reg2	rrrrr000110RRRRR	GR[reg2] saturated (GR[reg2] + GR[reg1])	1	1	1	x	x	x	x	x
	imm5, reg2	rrrrr010001iiii	GR[reg2] saturated (GR[reg2] + sign-extend (imm5))	1	1	1	x	x	x	x	x
SATSUB	reg1, reg2	rrrrr000101RRRRR	GR[reg2] saturated (GR[reg2] - GR[reg1])	1	1	1	x	x	x	x	x
SATSUBI	imm16, reg1, reg2	rrrrr110011RRRRR iiiiiiiiiiiiiiii	GR[reg2] saturated (GR[reg1] - sign-extend (imm16))	1	1	1	x	x	x	x	x
SATSUBR	reg1, reg2	rrrrr000100RRRRR	GR[reg2] saturated (GR[reg1] - GR[reg2])	1	1	1	x	x	x	x	x
SETF	cccc, reg2	rrrrr111110cccc 0000000000000000	if conditions are satisfied then GR[reg2] 0000001H else GR[reg2] 0000000H	1	1	1					
SET1	bit#3, disp16 [reg1]	00bbb111110RRRRR ddddddddddddddd	adr GR[reg1] + sign-extend (disp16) Zフラグ Not (Load-memory-bit (adr, bit#3)) Store-memory-bit (adr, bit#3, 1)	3	3	3				x	
	reg2, [reg1]	rrrrr11111RRRRR 0000000011100000	adr GR[reg1] Zフラグ Not (Load-memory-bit (adr, reg2)) Store-memory-bit (adr, reg2, 1)	3	3	3				x	
SHL	reg1, reg2	rrrrr11111RRRRR 0000000011000000	GR[reg2] GR[reg2] logically shift left by GR[reg1]	1	1	1	x	0	x	x	
	imm5, reg2	rrrrr010110iiii	GR[reg2] GR[reg2] logically shift left by zero-extend (imm5)	1	1	1	x	0	x	x	
SHR	reg1, reg2	rrrrr11111RRRRR 0000000010000000	GR[reg2] GR[reg2] logically shift right by GR[reg1]	1	1	1	x	0	x	x	
	imm5, reg2	rrrrr010100iiii	GR[reg2] GR[reg2] logically shift right by zero-extend (imm5)	1	1	1	x	0	x	x	
SLD.B	disp7 [ep] , reg2	rrrrr0110ddddddd	adr ep + zero-extend (disp7) GR[reg2] sign-extend (Load-memory (adr, Byte))	1	1	注9					
SLD.BU	disp4 [ep] , reg2	rrrrr0000110ddd 注18	adr ep + zero-extend (disp4) GR[reg2] zero-extend (Load-memory (adr, Byte))	1	1	注9					
SLD.H	disp8 [ep] , reg2	rrrrr1000ddddddd 注19	adr ep + zero-extend (disp8) GR[reg2] sign-extend (Load-memory (adr, Halfword))	1	1	注9					

二モニック	オペランド	オペコード	オペレーション	実行クロック			フラグ				
				i	r	l	CY	OV	S	Z	SAT
SLD.HU	disp5 [ep] , reg2	rrrrr0000111dddd 注18, 20	adr ep + zero-extend (disp5) GR[reg2] zero-extend (Load-memory (adr, Halfword))	1	1	注9					
SLD.W	disp8 [ep] , reg2	rrrrr1010dddddd0 注21	adr ep + zero-extend (disp8) GR[reg2] Load-memory (adr, Word)	1	1	注9					
SST.B	reg2, disp7 [ep]	rrrrr0111ddddddd	adr ep + zero-extend (disp7) Store-memory (adr, GR[reg2], Byte)	1	1	1					
SST.H	reg2, disp8 [ep]	rrrrr1001ddddddd 注19	adr ep + zero-extend(disp8) Store-memory (adr, GR[reg2], Halfword)	1	1	1					
SST.W	reg2, disp8 [ep]	rrrrr1010ddddddd1 注21	adr ep + zero-extend(disp8) Store-memory (adr, GR[reg2], Word)	1	1	1					
ST.B	reg2, disp16 [reg1]	rrrrr111010RRRRR ddddddddddddddd	adr GR[reg1] + sign-extend (disp16) Store-memory (adr, GR[reg2], Byte)	1	1	1					
ST.H	reg2, disp16 [reg1]	rrrrr111011RRRRR ddddddddddddddd0 注3	adr GR[reg1] + sign-extend (disp16) Store-memory (adr, GR[reg2], Halfword)	1	1	1					
ST.W	reg2, disp16 [reg1]	rrrrr111011RRRRR ddddddddddddddd1 注3	adr GR[reg1] + sign-extend(disp16) Store-memory (adr, GR[reg2], Word)	1	1	1					
STSR	regID, reg2	rrrrr11111RRRRR 000000001000000	GR[reg2] SR[regID]	1	1	1					
SUB	reg1, reg2	rrrrr001101RRRRR	GR[reg2] GR[reg2] - GR[reg1]	1	1	1	x	x	x	x	
SUBR	reg1, reg2	rrrrr001100RRRRR	GR[reg2] GR[reg1] - GR[reg2]	1	1	1	x	x	x	x	
SWITCH	reg1	0000000010RRRRR	adr (PC + 2) + (GR[reg1] logically shift left by 1) PC (PC + 2) + (sign-extend (Load-memory (adr, Halfword))) logically shift left by 1	5	5	5					
SXB	reg1	0000000101RRRRR	GR[reg1] sign-extend (GR[reg1] (7 : 0))	1	1	1					
SXH	reg1	0000000111RRRRR	GR[reg1] sign-extend (GR[reg1] (15 : 0))	1	1	1					
TRAP	vector	0000011111111111 0000000100000000	EIPC PC + 4 (復帰PC) EIPSW PSW ECR.EICC 割り込みコード PSW.EP 1 PSW.ID 1 PC 0000040H (vectorが00H-0FHのとき) 0000050H (vectorが10H-1FHのとき)	3	3	3					
TST	reg1, reg2	rrrrr001011RRRRR	result GR[reg2] AND GR[reg1]	1	1	1		0	x	x	
TST1	bit#3, disp16 [reg1]	11bbb111110RRRRR ddddddddddddddd	adr GR[reg1] + sign-extend (disp16) Zフラグ Not (Load-memory-bit (adr, bit#3))	3	3	3	注3	注3	注3		x
	reg2, [reg1]	rrrrr11111RRRRR 000000011100110	adr GR[reg1] Zフラグ Not (Load-memory-bit (adr, reg2))	3	3	3	注3	注3	注3		x
XOR	reg1, reg2	rrrrr001001RRRRR	GR[reg2] GR[reg2] XOR GR[reg1]	1	1	1		0	x	x	
XORI	imm16, reg1, reg2	rrrrr110101RRRRR iiiiiiiiiiiiiiii	GR[reg2] GR[reg1] XOR zero-extend (imm16)	1	1	1		0	x	x	
ZXB	reg1	0000000100RRRRR	GR[reg1] zero-extend (GR[reg1] (7 : 0))	1	1	1					
ZXH	reg1	0000000110RRRRR	GR[reg1] zero-extend (GR[reg1] (15 : 0))	1	1	1					

- 注1. ddddddddはdisp9の上位8ビットです。
2. 直前にPSWの内容を書き換える命令がある場合は3。
 3. ウェイト・ステートがない場合 (3 + リード・アクセス・ウェイト・ステート数)
 4. nはlist12のロード・レジスタの合計数 (ウェイト・ステート数による。ウェイト・ステートがない場合, nはlist12のレジスタ数。n = 0の場合, n = 1と同じ動作)
 5. RRRRR : 00000以外
 6. 下位ハーフワード・データだけ有効
 7. ddddddddddddddddddddはdisp22の上位21ビットです。
 8. ddddddddddddddddはdisp16の上位15ビットです。
 9. ウェイト・ステート数による (ウェイト・ステートがない場合は1)
 10. b : disp16のビット0
 11. ウェイト・ステート数による (ウェイト・ステートがない場合は2)
 12. この命令ではニモニクの記述の都合上, ソース・レジスタをreg2としていますが, オペコード上はreg1のフィールドを使用しています。したがって, ニモニク記述とオペコードにおいてレジスタ指定の意味付けがほかの命令と異なります。
 - rrrrr = regID指定
 - RRRRR = reg2指定
 13. iiii : imm9の下位5ビット
IIII : imm9の上位4ビット
 14. 汎用レジスタreg1と汎用レジスタreg3に, 同じレジスタを指定しないでください。
 15. sp/imm : サブオペコードのビット19, 20で指定
 16. ff = 00 : spをepにロード
 - 01 : 符号拡張した16ビット・イミディエト・データ (ビット47-32) をepにロード
 - 10 : 16ビット論理左シフトした16ビット・イミディエト・データ (ビット47-32) をepにロード
 - 11 : 32ビット・イミディエト・データ (ビット63-32) をepにロード
 17. imm = imm32の場合はn + 3クロック
 18. rrrrr : 00000以外
 19. dddddddはdisp8の上位7ビットです。
 20. ddddはdisp5の上位4ビットです。
 21. dddddddはdisp8の上位6ビットです。

C.3 使用上の注意

- ・ デコード動作命令（下記に説明する各例の<2>）、直前のsld命令（各例の<3>）、その次に続く特別命令（各例の<1>）、および特別命令の実行完了前の割り込み要求間でデータ競合が発生すると、特別命令実行結果が任意のレジスタに格納されます。

この状態は、同じレジスタが、特別命令とsld命令を格納した対向レジスタとして使用され、さらにレジスタ値がsld命令に続く命令により参照される場合にのみ起こり得ます。

競合発生条件：

次の(1)~(3)の条件を満たしたとき、当該条件が発生し得ます。

(1) 条件（ ），または条件（ ）が満たされる場合

条件（ ）：

特定命令（下記参照）のデスティネーション・レジスタ、ならびに、後続して実行されるsld命令のデスティネーション・レジスタ、および、その直前に実行される以下の命令のソース・レジスタ（reg1）が同じである（例1参照）。

```
mov reg1,reg2,    not reg1,reg2,  satsubr reg1,reg2,  satsub reg1,reg2
satadd reg1,reg2, or reg1,reg2,   xor reg1,reg2,   and reg1,reg2
tst reg1,reg2,   subr reg1,reg2,  sub reg1,reg2,  add reg1,reg2
cmp reg1,reg2,   mulh reg1,reg2
```

条件（ ）

特定命令（下記参照）のデスティネーション・レジスタ、ならびに、後続して実行されるsld命令のデスティネーション・レジスタ、および、その直前に実行される以下の命令のデスティネーション・レジスタ（reg2）が同じである（例2、3参照）。

```
not reg1,reg2,    satsubr reg1,reg2,  satsub reg1,reg2,  satadd reg1,reg2
satadd imm5,reg2, or reg1,reg2,   xor reg1,reg2,   and reg1,reg2
tst reg1,reg2,   subr reg1,reg2,  sub reg1,reg2,  add reg1,reg2
add imm5,reg2,   cmp reg1,reg2,   cmp imm5,reg2,   shr imm5,reg2
sar imm5,reg2,   shl imm5, reg2
```

特別命令：

- ・ ld命令 : ld.b, ld.h, ld.w, ld.bu, ld.hu
- ・ sld命令 : sld.b, sld.h, sld.w, sld.bu, sld.hu
- ・ 乗算命令 : mul, mulh, mulhi, mulu

(2) 特別命令（上記参照）の実行結果が、命令（条件（ ），または条件（ ）の命令）の前に、さらにその前にsld命令を開始した対向レジスタに格納されなかった場合

(3) 命令（条件（ ），または条件（ ）の命令）のデコード動作し直前にsld命令および割り込み要求サービシング競合の場合

競合を引き起こし得る命令シーケンスの例：

例1：

<pre>ld.w [r11],<u>r10</u> : mov <u>r10</u>, r28 sld.w 0x28, <u>r10</u></pre>	}	<p>のld命令の実行が完了する前に、のsld命令の直前のmov命令()のデコード動作と割り込み要求が競合した場合に問題が発生。</p>
--	---	---

例2：

<pre>ld.w [r11],<u>r10</u> : cmp imm5, <u>r10</u> sld.w 0x28, <u>r10</u> bz label</pre>	}	<p>のld命令の実行が完了する前に、のsld命令の直前のcmp命令()のデコード動作と割り込み要求が競合した場合に問題が発生。この結果、cmp命令の比較結果が不正になり、の分岐命令が不正動作することがある。</p>
---	---	---

例3：

<pre>ld.w [r11],<u>r10</u> : add imm5, <u>r10</u> sld.w 0x28, <u>r10</u> setf r16</pre>	}	<p>のld命令の実行が完了する前に、のsld命令の直前のadd命令()のデコード動作と割り込み要求が競合した場合に問題が発生。この結果、add命令の演算結果、およびフラグが不正になり、のsetf命令の実行結果が不正になることがある。</p>
---	---	--

【回避策】

- (1) sld命令は使用しないでください(たとえば、回避コマンド投入によるsld命令での最適化)。
- (2) 上記で説明したコード・シーケンスが投入された(命令が後続するsld命令が並列して実行可能である場合、sld命令の前にnop命令が自動的に挿入されます)。
- (3) 上記で説明したコード・シーケンスが投入された(命令が後続するsld命令が並列して実行可能である場合、同程度の長さのプログラム・アルゴリズムから成る先の2つの命令の交換が妨げられます)。

例：

1. (処置前)

```
ld.w[r11], r10
...
add r11, r12
mov r10, r28
sld.w 0x28, r10
```

2. (処置後)

```
ld.w [r11], r10
...
mov r10, r28
add r11, r12
sld.w 0x28, r10
```

(4) アセンブラ・コード使用時：

上記で説明したように危険コード・シーケンスが回避されます。

不具合を引き起こす命令シーケンスの発生を自動で抑制可能なコンパイラが供給されます。

詳細につきましては、当社販売員または販売部門へお問い合わせください。

システム開発のためのサポート：

【開発中、または今後開発予定のシステムへの対応について】

CPU機能に関する使用制限事項として、コンパイラにより該当命令シーケンスの生成を自動的に抑止します。具体的な提供方法はご使用のコンパイラごとに次のとおりとなります。その他のコンパイラをご使用の場合は弊社販売員または特約店を通じてご相談ください。

・弊社製コンパイラ：CA850の場合

最新版（V2.60）に対策機能を追加したもの（V2.61）を下記サイトの開発ツール・ダウンロード・サービス（ODS；コンパイラ購入後の郵送によるユーザ登録が必要）にて提供いたします。

<http://www.necel.com/micro/ods/jpn/index.html>

・GHS製コンパイラ：CC850の場合

以下のバージョンについては、国内販売代理店（アドバンスド・データ・コントロールズ社）にて、対策機能を追加するバージョン・アップ対応の予定です。個別にお問い合わせください。その他のバージョンに関しては、下記の販売代理店窓口にお問い合わせください。

・ Multi4.0 Rel 7.0.0

・ Multi3.5.1 Rel 6.5.3

販売代理店窓口

TEL：03-3576-6805

E-mail：upgv850e@adac.co.jp


【開発済みシステムへの対応について】

下記の該非判定チェック・シートの手順に沿って、問題発生条件の該非判定を行ってください。

なお、問題発生を抑止する要因が多数あり、問題となる命令シーケンスを実行したとしても、実際に問題が発生するケースは極めて稀であるものと考えております。しかしながら、万全を期すために、ご一読の上、対処願います。

該非判定チェック・シート(一次判定用)

下記フローに従って、非該当、あるいは、チェックツールによる二次判定に進む、の判定(一次判定)をお願いします。



付録D 改版履歴

D.1 本版で改訂された主な箇所

(1/6)

箇所	内容
全般	Ring-OSCを内蔵発振器に修正。
p. 8	はじめに 開発ツールに関する資料(ユーザズ・マニュアル) 各ツールのバージョン, 資料番号を修正。
p. 20	1.2 V850ES/FE2, V850ES/FF2, V850ES/FG2, V850ES/FJ2の製品展開 V850ES/FF2: μ PD70F3232 を追加。 V850ES/FG2: μ PD70F3234 を追加。 V850ES/FJ2: μ PD70F3238 を追加。
p. 22, 23	表1-1 V850ES/FE2, V850ES/FF2, V850ES/FG2, V850ES/FJ2の機能概要 μ PD70F3232, μ PD70F3234, μ PD70F3238 を追加。
p. 24	1.4 オータ情報 鉛フリー品(XXX-A)を追加。各品質水準の動作周囲温度を追加。
p. 25	1.6 端子接続図 注1, 2を追加。
p. 27	1.7.1 内部ブロック図 注を追加。
p. 31	2.1(2) ポート以外の端子 注を追加。
p. 37	2.2(5)(a) ポート・モード ポート・モード・レジスタ7(PM7) 7L, 7H(PM7L, PM7H)
p. 44	2.5 注意事項 項目を追加。
p. 54	3.3.1 動作モード指定 タイトルを追加。記述を追加。注意を追加。(3)オンチップ・デバッグ・モードを追加。
p. 56	図3-2 アドレス空間上のイメージ 図を修正。
p. 63	3.4.5(4) プログラマブル周辺I/O領域 項目を追加。
p. 64	3.4.6(1) プログラム空間 注意を追加。
p. 66	図3-11 推奨メモリ・マップ 内部ROMのアドレス表記を修正。
p. 67-74	3.4.7 周辺I/Oレジスタ PDL, PDLH, PMDL, PMDLH, PMCDL, PMCDLL, PMCDLH, IMR3, IMR3L, IMR3H, IMR4, IMR4L, IMR4H, IMR5L, P3, P3H, PM3, PM3H, P7, PM7, PMC3, PMC3H, INTF1, INTF3, INTF3H, INTR1, INTR3, INTR3H, PU1, PU3, PU3Hを削除。WDTM2の操作可能ビットを修正。
p. 80	3.4.10(1) 最初に設定するレジスタ 項目を追加。
p. 81	3.4.10(1)(b) オンチップ・デバッグ・モード・レジスタ(OCDM) 注意を追加。
p. 82	3.4.10(1)(c) ウォッチドッグ・タイマ・モード・レジスタ2(WDTM2) 項目を追加。
p. 83	3.4.10(2) 特定の内蔵周辺I/Oレジスタへのアクセスについて 項目を追加。
p. 86-89	4.3 ポートの構成 (1)ポートnレジスタ(Pn)~(6)プルアップ抵抗オプション・レジスタ(PUn)を追加。
p. 90	4.4.1 ポート機能の動作 項目を追加。
p. 93	表4-4 ポート0の兼用端子 注1を追加。注意を追加。
p. 99	表4-6 ポート3の兼用端子 注意を追加。
p. 105	表4-8 ポート4の兼用端子 注意を追加。
p. 109	表4-9 ポート5の兼用端子 注意を追加。
p. 115	4.4.7(1) ポート7の機能 記述を変更。
p. 117	表4-11 ポート9の兼用端子 注意を追加。
p. 123	4.4.8(f) P9端子のコントロール・モードの設定 注を追加。
p. 127	4.4.10 ポートDL PMCDLLを削除
p. 129	4.4.11 オンチップ・デバッグ用機能の兼用ポート端子 記述を修正。
p. 134	表4-16 ポート端子を兼用端子として使用する場合のレジスタ設定(5/5) 注1を追加。
p. 135	4.5 注意事項 項目を追加。
p. 136	5.1 概要 記述を変更。備考を追加。
p. 137	図5-1 クロック発生回路 図を修正。
p. 140, 141	5.3(1) プロセッサ・クロック・コントロール・レジスタ(PCC) 記述を修正。注意1, 2を追加。
p. 142	5.3(3) 内蔵発振モード・レジスタ(RCM) 注意2を追加。
p. 143	表5-1 各クロックの動作状態 記述を追加。

箇所	内容
p. 148	5. 5. 3 (1) PLLを使用する場合 記述を修正。
p. 152	6. 3 (1) TMPnキャプチャ/コンペア・レジスタ0 (TPnCCR0) 記述を修正。注意を追加。
p. 153	6. 3 (2) TMPnキャプチャ/コンペア・レジスタ1 (TPnCCR1) 記述を修正。注意を追加。
p. 154	6. 3 (3) TMPnカウンタ・リード・バッファ・レジスタ (TPnCNT) 記述を修正。注意を追加。 6. 3 (4) CCR0バッファ・レジスタ, (5) CCR1バッファ・レジスタ 項目を追加。
p. 155	6. 4 (1) TMPn制御レジスタ0 (TPnCTL0) 記述を修正。
p. 158	6. 4 (2) TPnM制御レジスタ1 (TPnCTL1) 注意2, 3を追加。
p. 159	6. 4 (3) TMPnタイマ専用I/O制御レジスタ0 (TPnIOC0) 注意3を追加。
p. 160	6. 4 (4) TMPnタイマ専用I/O制御レジスタ1 (TPnIOC1) 注意4を追加。
p. 161	6. 4 (5) TMPnタイマ専用I/O制御レジスタ2 (TPnIOC2) 注意3を追加。
p. 167	6. 5. 1 (2) リロード 記述を修正。
p. 169	6. 5. 2 インターバル・タイマ・モード (TPnMD2-TPnMD0 = 000) 記述を修正。備考 1, 2 を追加。
p. 172	6. 5. 3 外部イベント・カウント・モード (TPnMD2-TPnMD0 = 001) 記述を修正。注意を追加。備考 1, 2 を追加。
p. 176	6. 5. 4 外部トリガ・パルス出力モード (TPnMD2-TPnMD0 = 010) 記述を修正。注意 2 を追加。
p. 177	図 6 - 10 外部トリガ・パルス出力モード時の基本動作フロー・チャート 図を変更。注 1 を追加。
p. 179	6. 5. 5 ワンショット・パルス・モード (TPnMD2-TPnMD0 = 011) 記述を修正。注意 2, 3, 備考 1 を追加。
p. 180	図 6 - 12 ワンショット・パルス・モード時の基本動作フロー・チャート 注 1 を追加。
p. 182	6. 5. 6 PWM モード (TPnMD2-TPnMD0 = 100) 記述を修正。注意を追加。
p. 185	6. 5. 6 (2) (a) 動作中のパルス幅の変更 項目を追加。
p. 187	6. 5. 6 (2) (b) PWM 波形の 0 % / 100 %出力 項目を追加。
p. 188	6. 5. 7 フリー・ランニング・モード (TPnMD2-TPnMD0 = 101) 記述を修正。注意, 備考を追加。
p. 193	6. 5. 8 パルス幅測定モード (TPnMD2-TPnMD0 = 110) 記述を修正。
p. 194	図 6 - 23 パルス幅測定モードの基本動作タイミング 備考 3 を追加。
p. 199	6. 7 セレクタ機能 項目を追加。
p. 202	6. 8 (2) インターバル・タイマ・モード時のコンペア・レジスタの書き換え 項目を追加。
p. 206	7. 3 (1) TMQ0 キャプチャ/コンペア・レジスタ 0 (TQ0CCR0) 記述を修正。注意を追加。
p. 207	7. 3 (2) TMQ0 キャプチャ/コンペア・レジスタ 1 (TQ0CCR1) 記述を修正。注意を追加。
p. 208	7. 3 (3) TMQ0 キャプチャ/コンペア・レジスタ 2 (TQ0CCR2) 記述を修正。注意を追加。
p. 209	7. 3 (4) TMQ0 キャプチャ/コンペア・レジスタ 3 (TQ0CCR3) 記述を修正。注意を追加。
p. 210	7. 3 (5) TMQ0 カウンタ・リード・バッファ・レジスタ (TQ0CNT) 記述を修正。注意を追加。
p. 211	7. 4 (1) TMQ0 タイマ制御レジスタ 0 (TQ0CTL0) (1/2) 記述を修正。注意 2 を追加。
p. 214	7. 4 (2) TMQ0 タイマ制御レジスタ 1 (TQ0CTL1) 注意 1 を修正。注意 2, 3 を追加。
p. 215	7. 4 (3) TMQ0 I/O 制御レジスタ 0 (TQ0IOC0) 注意 3 を追加。
p. 216	7. 4 (4) TMQ0 I/O 制御レジスタ 1 (TQ0IOC1) 注意 3, 4 を追加。
p. 223	7. 5. 1 (2) リロード 記述を修正。注意を変更。
p. 225	7. 5. 2 インターバル・タイマ・モード (TQ0MD2-TQ0MD0 = 000) 記述を修正。備考 1 を追加。
p. 228	7. 5. 3 外部イベント・カウント・モード (TQ0MD2-TQ0MD0 = 001) 記述を修正。備考1を追加。注意を追加。
p. 232	7. 5. 4 外部トリガ・パルス出力モード (TQ0MD2-TQ0MD0 = 010) 記述を修正。備考 1 を追加。
p. 233	図 7 - 10 外部トリガ・パルス出力モード時の基本動作フロー・チャート 図を修正。注 1 を追加。
p. 235	7. 5. 5 ワンショット・パルス・モード (TQ0MD2-TQ0MD0 = 011) 記述を修正。注意2, 3を追加。備考1を追加。
p. 236	図 7 - 12 ワンショット・パルス・モード時の基本動作フロー・チャート 図を修正。注 1 を追加。
p. 238	7. 5. 6 PWM モード (TQ0MD2-TQ0MD0 = 100) 記述を修正。注意を追加。備考 1 を追加。
p. 239, 240	図 7 - 14 PWM モード時の基本動作フロー・チャート 図を修正。
p. 241	7. 5. 6 (2) (a) 動作中のパルス幅の変更 項目を追加。
p. 243	7. 5. 6 (2) (b) PWM 波形の 0 % / 100 %出力 項目を追加。
p. 244	7. 5. 7 フリー・ランニング・モード (TQ0MD2-TQ0MD0 = 101) 記述を修正。注意を追加。備考 1 を追加。
p. 251	7. 5. 8 パルス幅測定モード (TQ0MD2-TQ0MD0 = 110) 記述を修正。
p. 253	7. 5. 9 三角波 PWM モード (TQ0MD2-TQ0MD0 = 111) 記述を修正。注意を追加。備考 1 を追加。
p. 255	7. 6 タイマ同期動作機能 注意 1 を修正。
p. 259, 260	7. 7 使用上の注意 記述を修正。(2) インターバル・タイマ・モード時のTQ0CCR0レジスタの書き換えに関する注意事項を追加。

箇所	内容
p. 262	8. 2 (1) TMM0 コンペア・レジスタ 0 (TMOCMP0) 注意を追加。
p. 263	8. 3 (1) TMM0 制御レジスタ 0 (TMOCTL0) 記述を修正。注意 1 を修正。注意 2 を追加。
p. 266	8. 4. 2 (2) TMM0 動作中のレジスタ書き換え 項目を追加。
p. 272	表 9 - 3 インターバル・タイマのインターバル時間 表を修正。
p. 276	10. 1 機能 注意を追加。
p. 279	10. 3 (2) ウォッチドッグ・タイマ・モード・レジスタ 2 (WDTM2) 記述を修正。
p. 280	表 10 - 2 ウォッチドッグ・タイマ 2 のクロック選択 表を修正。
p. 284	図 11 - 1 A/D コンバータのブロック図 図を修正。
p. 285	11. 2 (1) 逐次変換レジスタ (SAR) 記述を修正。
p. 288	11. 3 (1) A/D コンバータ・モード・レジスタ 0 (ADA0M0) 注意 4 を修正。注意 5 を追加。
p. 292	11. 3 (5) A/D 変換結果レジスタ n, nH (ADA0CRn, ADA0CRnH) 記述を修正。注意 1, 2 を追加。
p. 294	11. 3 (7) パワー・フェイル比較しきい値レジスタ (ADA0PFT) 記述を修正。
p. 309	11. 5 (4) 兼用入出力について 記述を修正。
p. 310	11. 5 (6) 内部等価回路 項目を追加。
p. 312	11. 5 (10) スタンバイ・モードについて, (11) A/D 変換のヒステリシス特性について 項目を追加。
p. 322, 323	12. 3 (1) UARTAn 制御レジスタ 0 (UAnCTL0) 記述を修正。
p. 326	12. 3 (4) UARTAn オプション制御レジスタ 0 (UAnOPT0) 記述を修正。
p. 330	12. 4 (1) 受信完了割り込み要求信号 (INTUAnR) 記述を修正。
p. 333	12. 5. 2 SBF 送信 / 受信フォーマット 備考を追加。
p. 336	12. 5. 4 SBF 受信 注意 1, 2 を追加。
p. 337	12. 5. 5 UART 送信 記述を修正。
p. 338	12. 5. 6 連続送信の手順説明 注意を修正。
p. 340	12. 5. 7 UART 受信 記述を修正。注意 3, 4 を追加。
p. 341	表 12 - 5 受信エラーの要因 注意を追加。図 12 - 11 受信データの読み出しフロー 図を追加。
p. 346	表 12 - 6 ボー・レート・ジェネレータ設定データ 表を修正。
p. 347	12. 6 (7) 受信時の許容ボー・レート範囲 記述を修正。
p. 349	12. 7 使用上の注意 項目を追加。
p. 350	13. 1 特徴 記述を追加。
p. 351, 352	13. 2 (1) CSIBn 受信データ・レジスタ (CBnRX), (2) CSIBn 送信データ・レジスタ (CBnTX) 項目を追加。
p. 353, 354	13. 3 (1) CSIBn 制御レジスタ 0 (CBnCTL0) 注を修正。注意を追加。記述を修正。
p. 359	13. 5 (1) 受信完了割り込み要求信号 (INTCBnR), (2) 送信許可割り込み要求信号 (INTCBnT) 記述を修正。
p. 360	図 13 - 3 シングル転送タイミング (マスタ・モード, 送受信モード) 図を修正。説明文を修正。注を追加。
p. 361	13. 6. 2 シングル転送モード (マスタ・モード, 送信モード) 項目を追加。
p. 362	図 13 - 5 シングル転送タイミング (マスタ・モード, 受信モード) 図を修正。説明文を修正。
p. 363	13. 6. 4 シングル転送モード (スレーブ・モード, 送受信モード) 項目を追加。
p. 364	13. 6. 5 シングル転送モード (スレーブ・モード, 送信モード) 項目を追加。
p. 365	13. 6. 6 シングル転送モード (スレーブ・モード, 受信モード) 項目を追加。
p. 366	図 13 - 9 連続転送タイミング (マスタ・モード, 送受信モード) 図を修正。説明文を修正。
p. 367	13. 6. 8 連続モード (マスタ・モード, 送信モード) 項目を追加。
p. 368	図 13 - 11 連続転送タイミング (マスタ・モード, 受信モード) 図を修正。説明文を修正。
p. 369	図 13 - 12 連続転送タイミング (エラー時) 図を修正。説明文を修正。
p. 370	13. 6. 11 連続モード (スレーブ・モード, 送受信モード) 記述を修正。 図 13 - 13 連続転送タイミング (スレーブ・モード, 送受信モード) 図を修正。説明文を修正。
p. 371	13. 6. 12 連続モード (スレーブ・モード, 送信モード) 項目を追加。
p. 372	13. 6. 13 連続モード (スレーブ・モード, 受信モード) 記述を修正。 図 13 - 15 連続転送タイミング (スレーブ・モード, 受信モード) 図を修正。説明文を修正。
p. 373, 374	図 13 - 16 クロック・タイミング 注 1, 2 を追加。注意を追加。
p. 375	13. 6. 15 (1) SCKBn 端子 表を修正。
p. 376	図 13 - 17 シングル送信フロー 図を修正。注意を追加。
p. 377	図 13 - 18 シングル受信フロー 図を修正。注意を追加。
p. 378	13. 7 (3) シングル送受信 項目を追加。
p. 379	図 13 - 20 連続送信フロー 図を変更。
p. 380	図 13 - 21 連続受信フロー 図を変更。

箇所	内容
p. 381	13.7(6)連続送受信 項目を追加。
p. 384	13.9 注意事項 項目を追加。
p. 386	表 14-1 機能概要 表を修正。
p. 392	14.2.3(3)各フィールドの説明 記述を修正。
p. 400	14.2.5 オーバロード・フレーム 備考を追加。 表 14-8 オーバロード・フレームの各フィールドの定義 表を修正。
p. 401	14.3.3 マルチマスタ 記述を修正。
p. 402	表 14-11 エラーの種類ビット・エラー検出方法 表を修正。
p. 404	表 14-13 エラー状態の種類 表を修正。
p. 405	14.3.6(4)(b)エラー・カウンタ 記述を追加。
p. 406	14.3.6(5)(a)通常リカバリ・シーケンスによるバスオフからの復帰動作 記述を追加。注意1を追加。注意2を修正。
p. 409	図 14-18 セグメントの設定 図を修正。
p. 410	図 14-19 CAN スペック上でのデータ・ビット・タイムの構成のプロップ・セグメント 図を修正。
p. 414	表 14-15 CAN コントローラのレジスタ一覧 備考2を追加。
p. 438, 439	14.7(1)CAN グローバル制御レジスタ(CnGMCTRL) 備考を追加。注意を修正。注意を追加。
p. 441	14.7(3)CAN グローバル自動ブロック送信制御レジスタ(CnGMABT) 注意を修正。
p. 444	14.7(5)CAN モジュール・マスク制御レジスタ(CnMASLaL, CnMASKaH) (a = 1, 2, 3, 4) 記述を修正。
p. 447, 448	14.7(6)CAN モジュール制御レジスタ(CnCTRL) 備考を修正, 追加。注意を追加。
p. 455	14.7(11)CAN モジュール割り込みステータス・レジスタ(CnINTS) 注意を追加。
p. 460	14.7(15)CAN モジュール受信履歴・リスト・レジスタ(CnRGPT) 記述を修正。注を追加。
p. 462	14.7(17)CAN モジュール送信履歴・リスト・レジスタ(CnTGPT) 記述を修正。注を追加。
p. 463, 464	14.7(18)CAN モジュール・タイム・スタンプ・レジスタ(CnTS) 備考を追加, 記述を修正。
p. 467	14.7(20)CAN メッセージ・データ長レジスタ m (CnMDLm) 注意2を修正。
p. 469	14.7(22)CAN メッセージID レジスタ m (CnMIDLm, CnMIDHm) 注意2を追加。
p. 471, 472	14.7(23)CAN メッセージ制御レジスタ m (CnMCTRLm) 注意を追加。
p. 473	14.8.1 CAN モジュールの初期化 記述を修正。
p. 478	14.9.1 メッセージ受信 記述を修正。
p. 479	14.9.2 受信データの読み出し 項目を追加。
p. 480, 481	14.9.3 受信履歴・リスト機能 記述を修正。注意を追加。
p. 481	図 14-30 受信履歴・リスト 図を修正。
p. 482	14.9.4 マスク機能 記述を修正。
p. 484	14.9.5 マルチ・バッファ受信ブロック機能 注意2を修正。注意5を追加。
p. 486, 487	14.10.1 メッセージ受信 記述を修正。備考1を修正, 備考2を追加。
p. 488	14.10.2 送信履歴・リスト機能 記述を修正。注意を追加。
p. 489	図 14-32 送信履歴・リスト 図を修正。
p. 490, 491	14.10.3 自動ブロック送信機能 (ABT: Automatic Block Transmission) 記述, 注意を修正。
p. 491	14.10.4(2)自動ブロック送信機能 (ABT)付き通常動作モードでの ABT 送信以外の送信中断処理 項目を追加。
p. 493, 494	14.11.1(1)CAN スリープ・モードへの移行 注を修正。備考を追加。記述を修正。
p. 494	14.11.1(2)CAN スリープ・モードの状態 記述を追加。
p. 495	14.11.1(3)CAN スリープ・モードの解除 注意を修正, 追加。記述を修正。 14.11.2 CAN ストップ・モード 記述を修正。
p. 496	14.11.2(2)CAN ストップ・モードの状態 記述を追加。 14.11.2(3)CAN ストップ・モードの解除 記述を修正。 14.11.3 パワー・セーブ・モード使用例 記述を追加。
p. 497	表 14-20 CAN モジュール割り込み要因一覧 表を修正。
p. 499	14.13.2 シングル・ショット・モード 記述を修正。注意を追加。
p. 501	14.13.4 各動作モードにおける送受信動作 項目を追加。
p. 502	14.14.1 タイム・スタンプ機能 記述を修正。
p. 515	図 14-39 メッセージ・バッファの再定義 注1, 2を追加。
p. 519	図 14-43 割り込みによる送信処理 (C0LOPT レジスタを使用する場合) 備考を追加。
p. 520	図 14-44 割り込みによる送信処理 (C0TGPT レジスタを使用する場合) 備考を追加。
p. 521	図 14-45 ソフトウェア・ポーリングによる送信処理 備考を追加。
p. 522	図 14-46 送信中断処理 (ABT 付き通常動作モード以外) 注を追加。

箇所	内容
p. 523	図 14 - 47 ABT 送信以外の送信中断処理 (ABT 付き通常動作モード) 注を追加。
p. 524	図 14 - 48 ABT 送信中断処理 (ABT 付き通常動作モード) 図を修正。
p. 526	図 14 - 50 割り込みによる受信処理 (COLIPT レジスタを使用する場合) 図を修正。備考を追加。
p. 527	図 14 - 51 割り込みによる受信処理 (CORGPT レジスタを使用する場合) 図を修正。備考を追加。
p. 528	図 14 - 52 ソフトウェア・ポーリングによる受信処理 図を修正。備考を追加。
p. 529	図 14 - 53 CAN スリープ・モード / CAN ストップ・モードの設定 図を修正。
p. 531	図 14 - 55 パスオフからのリカバリ処理 (ABT 付き通常動作モード以外の場合) 図を修正。注, 注意を追加。
p. 532	図 14 - 56 パスオフからのリカバリ処理 (ABT 付き通常動作モードの場合) 項目を追加。
p. 536	図 14 - 60 CPU スタンバイ処理 (CAN スリープ・モードからの移行) 図を修正。注意を追加。
p. 537	図 14 - 61 CPU スタンバイ処理 (CAN ストップ・モードからの移行) 図を修正。注を追加。注意を追加。
p. 539	表 15 - 2 割り込み要因一覧 注 2 を追加。
p. 541	15. 2. 1 ノンマスカブル割り込み要求信号 記述を修正。
p. 546	図 15 - 4 ソフトウェア・リセット処理 図を追加。
p. 547	15. 2. 6 NMI 端子のエッジ検出機能 記述を修正。
p. 553	図 15 - 7 割り込み処理中にほかの割り込み要求信号が発生した場合の処理例 (1/2) 注意を追加。
p. 560	15. 3. 8 ウォッチドッグ・タイム・モード・レジスタ 2 (WDTM2) 記述を修正。
p. 565	15. 3. 10 (7) ノイズ除去制御レジスタ (NFC) 記述を修正。注意を修正。
p. 573	15. 5. 2 (2) 復帰 注意を追加。
p. 574	15. 6 CPU の割り込み応答時間 記述を修正。
p. 575	15. 7 CPU が割り込みを受け付けない期間 記述を修正。
p. 577	16. 2 (1) キー・リターン・モード・レジスタ (KRM) 注意を修正。備考を追加。 16. 3 注意事項 項目を追加。
p. 578	表 17 - 1 スタンバイ機能のモード一覧 注を修正。
p. 579	図 17 - 1 状態遷移図 図を修正。注 4 を追加。
p. 583	17. 2 動作 項目を追加。
p. 584	17. 3. 1 設定および動作状態 注意 2 を修正。
p. 586	17. 4. 2 IDLE1 モードの解除 注意 2 を修正。
p. 587	表 17 - 5 IDLE1 モード時の動作状態 表を修正。備考を追加。
p. 588	17. 5. 2 IDLE2 モードの解除 注意 2 を修正。
p. 589	表 17 - 7 IDLE2 モード時の動作状態 表を修正。備考を追加。
p. 591	17. 6. 1 設定および動作状態 記述を修正。 17. 6. 2 ソフトウェア STOP モードの解除 注意 2 を修正。
p. 592	表 17 - 9 ソフトウェア STOP モード時の動作状態 表を修正。
p. 595	表 17 - 10 サブクロック動作モード時の動作状態 表を修正。注意を追加。
p. 597	17. 8. 2 サブ IDLE モードの解除 注意 2 を追加。
p. 598	表 17 - 12 サブ IDLE モード時の動作状態 表を修正。
p. 600	17. 9 (2) パワー・セーブ・モード・レジスタ (PSMR) 記述を修正。
p. 601	18. 1 (2) 緊急動作モード 項目を追加。
p. 603	表 18 - 1 RESET 端子入力時の各ハードウェアの状態 表を修正。注を修正。
p. 605	表 18 - 2 WDT2RES 信号発生時の各ハードウェアの状態 表を修正。注を修正。
p. 606-608	18. 3. 3 パワーオン・クリアによるリセット動作 ~ 18. 3. 5 クロック・モニタによるリセット動作, 18. 4 リセット解除後の動作 項目を追加。
p. 617	21. 3 (1) 低電圧検出レジスタ (LVIM) 注意 1 を修正。
p. 618	21. 3 (2) 低電圧検出レベル選択レジスタ (LVIS) 注意を追加。
p. 620	21. 4. 1 内部リセット信号として使用する場合 記述を修正。
p. 622	21. 4. 2 割り込みとして使用する場合 記述を修正。
p. 624	22. 1 概要 記述を修正。
p. 625	22. 2 動作 記述を修正。図 22 - 2 REGC 端子の接続 (REGC = Capacity) を修正。
p. 626	23. 1 特徴 記述を修正。
p. 627,628	23. 2 機能概要 項目を追加。
p. 629	23. 4 プログラミング環境 図 23 - 1 フラッシュ・メモリにプログラムを書き込むための環境 を変更。備考を追加。
p. 630	23. 5 (1) UART0 記述を修正。図 23 - 2 専用フラッシュ・ライタとの通信 (UARTA0) を修正。 図 23 - 3 専用フラッシュ・ライタとの通信 (CSIB0) 図を修正。

箇所	内容
p. 631	図 23 - 4 専用フラッシュ・ライタとの通信 (CSIB0 + HS) 図を修正。 表 23 - 4 専用フラッシュ・ライタ (PG-FP4) の信号生成 表を修正。注 1, 2 を追加。
p. 632	表 23 - 5 V850ES/FE2 フラッシュ書き込み用アダプタ (FA-64GB-8EU-A) の配線表 表を追加。
p. 633, 634	図 23 - 5 V850ES/FE2 フラッシュ書き込み用アダプタ (FA-64GB-8EU-A) (CSIB0 + HS モード時) の配線例 図を追加。
p. 635	23. 6. 1 FLMD0 端子 記述を修正。
p. 638	23. 6. 6 その他の信号端子 記述を修正。 23. 6. 7 電源 記述を修正。
p. 640	23. 7. 2 通信方式の選択 記述を修正。図 23 - 12 フラッシュ・メモリ・プログラミング・モードを修正。
p. 641	表 23 - 9 フラッシュ・メモリ制御用コマンド 表を修正。
p. 642	23. 8 セルフ・プログラミングによる書き換え 項目を追加。
p. 647	24. 1 フラッシュ・マスク・オプション 備考, 記述を追加。
p. 651	第25章 オンチップ・ディバグ機能 (オンチップ・ディバグ・ユニット) (フラッシュ・メモリ内蔵製品のみ) 注意1を追加。
p. 653	25. 1. 3 インタフェース信号 項目を追加。
p. 656	25. 1. 4 (3) 設定方法 項目を追加。
p. 657	25. 2 (1) オンチップ・ディバグ・モード・レジスタ (OCDM) 記述を修正。注 3 を追加
p. 663	25. 4 オンチップ・ディバグ時の制限事項および注意事項 記述を修正。
p. 664-732	第 26 章 電気的特性 全般的に修正。
p. 734-743	付録 A 開発ツール 章を追加。

[メモ]

【発行】

NECエレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部1753

電話（代表）：044(435)5111

お問い合わせ先

【ホームページ】

NECエレクトロニクスの情報がインターネットでご覧になれます。

URL(アドレス) <http://www.necel.co.jp/>

【営業関係，技術関係お問い合わせ先】

半導体ホットライン

(電話：午前 9:00～12:00，午後 1:00～5:00)

電話：044-435-9494

E-mail：info@necel.com

【資料請求先】

NECエレクトロニクスのホームページよりダウンロードいただくか，NECエレクトロニクスの販売特約店へお申し付けください。