

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

SH7108 グループ、 SH7109 グループ

ハードウェアマニュアル

ルネサス32ビットRISC マイクロコンピュータ

SuperH™ RISC engine ファミリ／SH7108 シリーズ

SH7108 グループ	SH7108	HD6437108
	SH7106	HD6437106
	SH7104	HD6437104
	SH7101	HD6437101
SH7109 グループ	SH7109	HD6437109
	SH7107	HD6437107
	SH7105	HD6437105

本資料ご利用に際しての留意事項

- 1 . 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
- 2 . 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
- 3 . 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他の軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 4 . 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
- 5 . 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
- 6 . 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任は負いません。
- 7 . 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしかかるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご照会ください。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願います。
- 8 . 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
 - 1) 生命維持装置。
 - 2) 人体に埋め込み使用するもの。
 - 3) 治療行為（患部切り出し、薬剤投与等）を行うもの。
 - 4) その他、直接人命に影響を与えるもの。
- 9 . 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
- 10 . 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエーペンジング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 11 . 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
- 12 . 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
- 13 . 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会ください。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本文を参照してください。なお、本マニュアルの本文と異なる記載がある場合は、本文の記載が優先するものとします。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開閉状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレスのアクセス禁止

【注意】リザーブアドレスのアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレスがあります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、事前に問題ないことをご確認下さい。

同じグループのマイコンでも型名が違うと、内部メモリ、レイアウトパターンの相違などにより、特性が異なる場合があります。型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

本書の構成

本書は、以下の構成で制作しています。

1. 製品ご使用上の注意事項
2. 本書の構成
3. はじめに
4. 目次
5. 概要
6. 各機能モジュールの説明

- ・CPU およびシステム制御系
- ・内蔵周辺モジュール

各モジュールの機能説明の構成は、モジュールごとに異なりますが、一般的には、特長、入出力端子、レジスタの説明、動作説明、使用上の注意事項、等の節で構成されています。

本 LSI を用いた応用システムを設計する際、注意事項を十分確認の上設計してください。
各章の本文中には説明に対する注意事項と、各章の最後には使用上の注意事項があります。
必ずお読みください。(使用上の注意事項は必要により記載されます。)

7. レジスター一覧
8. 電気的特性
9. 付録
 - 製品型名、外形寸法など
 - 本版で改訂または追加された主な箇所 (改訂版のみ適用)

改定来歴は、前版の記載内容について訂正・追加された主な箇所についてまとめたものです。
改定内容のすべてについて記載したものではありませんので、詳細については、本書の本文上でご確認ください。

10. 索引

はじめに

SH7108 シリーズは、ルネサス テクノロジオリジナルの RISC 方式の CPU をコアにして、システム構成に必要な周辺機能を集積した RISC マイコンです。

対象者 このマニュアルは、SH7108 シリーズを用いた応用システムを設計するユーザを対象としています。

このマニュアルを使用される読者には、電気回路、論理回路、およびマイクロコンピュータに関する基本的な知識を必要とします。

目的 このマニュアルは、SH7108 シリーズのハードウェア機能と電気的特性をユーザに理解していただくことを目的にしています。

なお、実行命令の詳細については、「SH-1/SH-2/SH-DSP ソフトウェアマニュアル」に記載しておりますので、あわせてご覧ください。

読み方

- 対象製品と製品略称の表記について

本書では、下記の製品について説明をします。

製品分類と製品略称		基本製品型名
基本分類	内蔵 ROM 分類	
SH7108 (80 ピン)	SH7108	マスク ROM 版 (ROM 容量 128KB)
	SH7106	マスク ROM 版 (ROM 容量 64KB)
	SH7104	マスク ROM 版 (ROM 容量 256KB)
	SH7101	マスク ROM 版 (ROM 容量 32KB)
SH7109 (100 ピン)	SH7109	マスク ROM 版 (ROM 容量 128KB)
	SH7107	マスク ROM 版 (ROM 容量 64KB)
	SH7105	マスク ROM 版 (ROM 容量 256KB)

本書では、製品区分のために製品略称を使用しています。たとえば、80ピン版製品は、基本分類略称の SH7108 で示し、100ピン版製品は、基本分類略称の SH7109 で示します。

- 代表品種

本書では、HD6437108 を代表品種として説明しています。したがって、本書を HD6437101、HD6437104、HD6437105、HD6437106、HD6437109、HD6437107 のマニュアルとして使用する場合は、相違点の指示がない場合は、そのまま HD6437101、HD6437104、HD6437105、HD6437106、HD6437109、HD6437107 と置き換えてご使用ください。相違点の指示がある場合は、指示の品種に適用される仕様としてご使用ください。

- 機能全体を理解しようとするとき

目次にしたがって読んでください。

本書は、大きく分類すると、CPU、システム制御機能、周辺機能、電気的特性の順に構成されています。

- CPU機能の詳細を理解したいとき

別冊の「SH-1/SH-2/SH-DSPソフトウェアマニュアル」を参照してください。

- レジスタ名がわかっていて、詳細機能を知りたいとき

本書の後ろに、「索引」があります。索引からページ番号を検索してください。

「第19章 レジスター覧」にアドレス、ビット内容、初期化についてまとめています。

凡例 レジスタ表記 :シリアルコミュニケーションなど、同一または類似した機能が複数チャネルに存在する場合に、次の表記を使用します。

XXX_N (XXX は基本レジスタ名称、N はチャネル番号)

ビット表記 :左側が上位ビット、右側が下位

関連資料一覧 ウェブ・サイトに最新資料を掲載しています。ご入手の資料が最新版であるかを確認してください。

(<http://japan.renesas.com/>)

- SH7108シリーズに関するユーザーズマニュアル

資料名	資料番号
SH7108 グループ、SH7109 グループ	本マニュアル
SH-1/SH-2/SH-DSP ソフトウェアマニュアル	RJJ09B0228

- 開発ツール関連ユーザーズマニュアル

資料名	資料番号
C/C++ コンパイラ、アセンブラ、最適化リンクエディタユーザーズマニュアル	RJJ10J1885
シミュレータ・デバッガ (Windows 版) ユーザーズマニュアル	ADJ - 702 - 266
シミュレータ・デバッガ (UNIX 版) ユーザーズマニュアル	ADJ - 702 - 277
High-performance Embedded Workshop ユーザーズマニュアル	RJJ10J2060

- アプリケーションノート

資料名	資料番号
C/C++ コンパイラ編	RJJ05B0557

目次

1.	概要	1-1
1.1	特長	1-1
1.2	内部ブロック図	1-3
1.3	ピン配置図	1-5
1.4	端子機能	1-7
1.5	SH7046グループとの相違点	1-11
1.6	SH7047グループとの相違点	1-11
2.	CPU	2-1
2.1	特長	2-1
2.2	レジスタの構成	2-1
2.2.1	汎用レジスタ (Rn)	2-3
2.2.2	コントロールレジスタ	2-3
2.2.3	システムレジスタ	2-4
2.2.4	レジスタの初期値	2-4
2.3	データ形式	2-5
2.3.1	レジスタのデータ形式	2-5
2.3.2	メモリ上でのデータ形式	2-5
2.3.3	イミディエイトデータのデータ形式	2-5
2.4	命令の特長	2-6
2.4.1	RISC 方式	2-6
2.4.2	アドレッシングモード	2-8
2.4.3	命令形式	2-11
2.5	命令セット	2-13
2.5.1	分類順命令セット	2-13
2.6	処理状態	2-23
2.6.1	状態遷移	2-23
3.	MCU 動作モード	3-1
3.1	動作モードの選択	3-1
3.2	入出力端子	3-2
3.3	各動作モードの説明	3-2
3.3.1	モード 0 (MCU 拡張モード 0)	3-2
3.3.2	モード 1 (MCU 拡張モード 1)	3-2

3.3.3	モード 2 (MCU 拡張モード 2)	3-2
3.3.4	モード 3 (シングルチップモード)	3-2
3.3.5	クロックモード	3-2
3.4	アドレスマップ	3-3
3.5	本LSIの初期状態	3-7
4.	クロック発振器	4-1
4.1	発振器	4-2
4.1.1	水晶発振子を接続する方法.....	4-2
4.1.2	外部クロックを入力する方法.....	4-3
4.2	発振停止検出機能	4-3
4.3	使用上の注意事項	4-3
4.3.1	発振子に関する注意事項.....	4-3
4.3.2	ボード設計上の注意事項.....	4-4
5.	例外処理	5-1
5.1	概要	5-1
5.1.1	例外処理の種類と優先順位.....	5-1
5.1.2	例外処理の動作	5-2
5.1.3	例外処理ペクターテーブル.....	5-2
5.2	リセット	5-4
5.2.1	リセットの種類	5-4
5.2.2	パワーオンリセット	5-4
5.2.3	マニュアルリセット	5-5
5.3	アドレスエラー	5-6
5.3.1	アドレスエラー発生要因.....	5-6
5.3.2	アドレスエラー例外処理.....	5-6
5.4	割り込み	5-7
5.4.1	割り込み要因	5-7
5.4.2	割り込み優先順位	5-7
5.4.3	割り込み例外処理	5-8
5.5	命令による例外	5-8
5.5.1	命令による例外の種類.....	5-8
5.5.2	トラップ命令	5-9
5.5.3	スロット不当命令	5-9
5.5.4	一般不当命令	5-9
5.6	例外処理が受け付けられない場合	5-10
5.6.1	遅延分岐命令の直後	5-10
5.6.2	割り込み禁止命令の直後.....	5-10
5.7	例外処理後のスタックの状態.....	5-11

5.8	使用上の注意事項	5-12
5.8.1	STACK ポインタ (SP) の値	5-12
5.8.2	ベクタベースレジスタ (VBR) の値	5-12
5.8.3	アドレスエラー例外処理のスタッキングで発生するアドレスエラー	5-12
6.	割り込みコントローラ (INTC)	6-1
6.1	特長	6-1
6.2	入出力端子	6-3
6.3	レジスタの説明	6-3
6.3.1	割り込みコントロールレジスタ 1 (ICR1)	6-4
6.3.2	割り込みコントロールレジスタ 2 (ICR2)	6-5
6.3.3	IRQ ステータスレジスタ (ISR)	6-6
6.3.4	インターブトプライオリティレジスタ A, D ~ K (IPRA, IPRD ~ IPRK)	6-7
6.4	割り込み要因	6-8
6.4.1	外部割り込み要因	6-8
6.4.2	内蔵周辺モジュール割り込み	6-9
6.5	割り込み例外処理ベクタテーブル	6-9
6.6	動作説明	6-12
6.6.1	割り込み動作の流れ	6-12
6.6.2	割り込み例外処理終了後のスタックの状態	6-14
6.7	割り込み応答時間	6-15
7.	バスステートコントローラ (BSC)	7-1
7.1	特長	7-1
7.2	入出力端子	7-3
7.3	レジスタの構成	7-3
7.4	アドレスマップ	7-4
7.5	レジスタの説明	7-8
7.5.1	バスコントロールレジスタ 1 (BCR1)	7-8
7.5.2	バスコントロールレジスタ 2 (BCR2)	7-9
7.5.3	ウェイトコントロールレジスタ 1 (WCR1)	7-10
7.6	外部空間アクセス	7-10
7.6.1	基本タイミング	7-10
7.6.2	ウェイトステート制御	7-11
7.6.3	CS アサート期間拡張	7-12
7.7	アクセスサイクル間ウェイト	7-12
7.7.1	データバス衝突防止	7-12
7.7.2	バスサイクル開始検出の容易化	7-12
7.8	バスアビトリレーション	7-13
7.9	メモリ接続例	7-14

7.10	内蔵周辺I/Oレジスタのアクセス	7-15
7.11	バス権を解放しないサイクルについて	7-15
7.12	外部メモリへプログラムを配置したときのCPU動作	7-15
8.	マルチファンクションタイマパルスユニット (MTU)	8-1
8.1	特長	8-1
8.2	入出力端子	8-5
8.3	レジスタの説明	8-6
8.3.1	タイマコントロールレジスタ (TCR)	8-8
8.3.2	タイマモードレジスタ (TMDR)	8-11
8.3.3	タイマ I/O コントロールレジスタ (TIOR)	8-12
8.3.4	タイマインタラプトイネーブルレジスタ (TIER)	8-29
8.3.5	タイマステータスレジスタ (TSR)	8-30
8.3.6	タイマカウンタ (TCNT)	8-32
8.3.7	タイマジェネラルレジスタ (TGR)	8-32
8.3.8	タイマスタートレジスタ (TSTR)	8-33
8.3.9	タイマシンクロレジスタ (TSYR)	8-34
8.3.10	タイマアウトプットマスティネーブルレジスタ (TOER)	8-35
8.3.11	タイマアウトプットコントロールレジスタ (TOCR)	8-36
8.3.12	タイマゲートコントロールレジスタ (TGCR)	8-37
8.3.13	タイマサブカウンタ (TCNTS)	8-39
8.3.14	タイマデッドタイムデータレジスタ (TDDR)	8-39
8.3.15	タイマ周期データレジスタ (TCDR)	8-39
8.3.16	タイマ周期バッファレジスタ (TCBR)	8-39
8.3.17	バスマスターとのインターフェース	8-39
8.4	動作説明	8-40
8.4.1	基本動作	8-40
8.4.2	同期動作	8-45
8.4.3	バッファ動作	8-47
8.4.4	カスケード接続動作	8-49
8.4.5	PWM モード	8-50
8.4.6	位相計数モード	8-55
8.4.7	リセット同期 PWM モード	8-61
8.4.8	相補 PWM モード	8-64
8.5	割り込み要因	8-85
8.5.1	割り込み要因と優先順位	8-85
8.5.2	A/D 変換器の起動	8-87
8.6	動作タイミング	8-87
8.6.1	入出力タイミング	8-87
8.6.2	割り込み信号タイミング	8-92

8.7	使用上の注意事項	8-95
8.7.1	モジュールスタンバイモードの設定	8-95
8.7.2	入力クロックの制限事項	8-95
8.7.3	周期設定上の注意事項	8-95
8.7.4	TCNT のライトとクリアの競合	8-96
8.7.5	TCNT のライトとカウントアップの競合	8-96
8.7.6	TGR のライトとコンペアマッチの競合	8-97
8.7.7	バッファレジスタのライトとコンペアマッチの競合	8-98
8.7.8	TGR のリードとインプットキャプチャの競合	8-99
8.7.9	TGR のライトとインプットキャプチャの競合	8-100
8.7.10	バッファレジスタのライトとインプットキャプチャの競合	8-101
8.7.11	カスケード接続における TCNT_2 のライトとオーバフロー / アンダフローの競合	8-101
8.7.12	相補 PWM モード停止時のカウンタ値	8-103
8.7.13	相補 PWM モードでのバッファ動作の設定	8-103
8.7.14	リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ	8-104
8.7.15	リセット同期 PWM モードのオーバフローフラグ	8-104
8.7.16	オーバフロー / アンダフローとカウンタクリアの競合	8-105
8.7.17	TCNT のライトとオーバフロー / アンダフローの競合	8-106
8.7.18	通常動作または PWM モード 1 からリセット同期 PWM モードへ遷移する場合の注意事項	8-106
8.7.19	PWM モード、リセット同期 PWM モードの出力レベル	8-106
8.7.20	モジュールスタンバイ時の割り込み	8-107
8.7.21	カスケード接続における TCNT_1、TCNT_2 同時インプットキャプチャ	8-107
8.8	MTU出力端子の初期化方法	8-107
8.8.1	動作モード	8-107
8.8.2	リセットスタート時の動作	8-107
8.8.3	動作中の異常などによる再設定時の動作	8-108
8.8.4	動作中の異常などによる端子の初期化手順、モード遷移の概要	8-108
8.9	ポートアウトプットイネーブル (POE)	8-130
8.9.1	特長	8-130
8.9.2	端子構成	8-132
8.9.3	レジスタの説明	8-132
8.9.4	動作説明	8-136
8.9.5	使用上の注意事項	8-138
9.	ウォッチドッグタイマ (WDT)	9-1
9.1	特長	9-1
9.2	入出力端子	9-2
9.3	レジスタの説明	9-2
9.3.1	タイマカウンタ (TCNT)	9-3
9.3.2	タイマコントロール / ステータスレジスタ (TCSR)	9-3

9.3.3	リセットコントロール / ステータスレジスタ (RSTCSR)	9-4
9.4	動作説明	9-5
9.4.1	ウォッチドッグタイマモード	9-5
9.4.2	インターバルタイマモード	9-6
9.4.3	ソフトウェアスタンバイモード解除時の動作	9-7
9.4.4	オーバフローフラグ (OVF) のセットタイミング	9-7
9.4.5	ウォッチドッグタイマオーバフローフラグ (WOVF) のセットタイミング	9-8
9.5	割り込み要因	9-8
9.6	使用上の注意事項	9-8
9.6.1	レジスタアクセス時の注意事項	9-8
9.6.2	タイマカウンタ (TCNT) のライトとカウントアップの競合	9-10
9.6.3	CKS2 ~ CKS0 ビットの書き換え	9-10
9.6.4	ウォッチドッグタイマモードとインターバルタイマモードの切り替え	9-10
9.6.5	<u>WDTOVF</u> 信号によるシステムのリセット	9-11
9.6.6	ウォッチドッグタイマモードでの内部リセット	9-11
9.6.7	ウォッチドッグタイマモードでのマニュアルリセット	9-11
9.6.8	<u>WDTOVF</u> 端子の使用上の注意事項	9-11
10.	シリアルコミュニケーションインターフェース (SCI)	10-1
10.1	特長	10-1
10.2	入出力端子	10-3
10.3	レジスタの説明	10-3
10.3.1	レシーブシフトレジスタ (RSR)	10-4
10.3.2	レシーブデータレジスタ (RDR)	10-4
10.3.3	トランスマットシフトレジスタ (TSR)	10-4
10.3.4	トランスマットデータレジスタ (TDR)	10-4
10.3.5	シリアルモードレジスタ (SMR)	10-5
10.3.6	シリアルコントロールレジスタ (SCR)	10-6
10.3.7	シリアルステータスレジスタ (SSR)	10-7
10.3.8	シリアルディレクションコントロールレジスタ (SDCR)	10-9
10.3.9	ピットレートレジスタ (BRR)	10-10
10.4	調歩同期式モードの動作	10-18
10.4.1	送受信フォーマット	10-19
10.4.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	10-20
10.4.3	クロック	10-21
10.4.4	SCI の初期化 (調歩同期式)	10-22
10.4.5	データ送信 (調歩同期式)	10-23
10.4.6	シリアルデータ受信 (調歩同期式)	10-25
10.5	マルチプロセッサ通信機能	10-28
10.5.1	マルチプロセッサシリアルデータ送信	10-29

10.5.2	マルチプロセッサシリアルデータ受信.....	10-30
10.6	クロック同期式モードの動作.....	10-33
10.6.1	クロック	10-33
10.6.2	SCI の初期化 (クロック同期式)	10-34
10.6.3	シリアルデータ送信 (クロック同期式)	10-35
10.6.4	シリアルデータ受信 (クロック同期式)	10-37
10.6.5	シリアルデータ送受信同時動作 (クロック同期式)	10-39
10.7	割り込み要因	10-41
10.7.1	通常のシリアルコミュニケーションインターフェースモードにおける割り込み	10-41
10.8	使用上の注意事項	10-42
10.8.1	TDR への書き込みと TDRE フラグの関係について	10-42
10.8.2	モジュールスタンバイモードの設定	10-42
10.8.3	ブレークの検出と処理について (調歩同期式モードのみ)	10-42
10.8.4	ブレークの送り出し (調歩同期式モードのみ)	10-42
10.8.5	受信エラーフラグと送信動作について (クロック同期式モードのみ)	10-42
10.8.6	クロック同期外部クロックモード時の注意事項	10-43
10.8.7	クロック同期内部クロックモード時の注意事項	10-43
11.	A/D 変換器.....	11-1
11.1	特長	11-1
11.2	入出力端子	11-3
11.3	レジスタの説明	11-4
11.3.1	A/D データレジスタ 0 ~ 19 (ADDR0 ~ ADDR19)	11-5
11.3.2	A/D コントロール / ステータスレジスタ_0 ~ 2 (ADCSR_0 ~ 2)	11-5
11.3.3	A/D コントロールレジスタ_0 ~ 2 (ADCR_0 ~ 2)	11-7
11.3.4	A/D トリガセレクトレジスタ (ADTSR)	11-8
11.4	動作説明	11-9
11.4.1	シングルモード	11-9
11.4.2	連続スキャンモード	11-9
11.4.3	1 サイクルスキャンモード	11-11
11.4.4	入力サンプリングと A/D 変換時間	11-11
11.4.5	MTU、MMT による A/D 変換器の起動	11-13
11.4.6	外部トリガ入力タイミング	11-13
11.5	割り込み要因	11-14
11.6	A/D 変換精度の定義	11-14
11.7	使用上の注意事項	11-16
11.7.1	モジュールスタンバイモードの設定	11-16
11.7.2	許容信号源インピーダンスについて	11-16
11.7.3	絶対精度への影響	11-16
11.7.4	アナログ電源端子などの設定範囲	11-17

11.7.5	ボード設計上の注意事項.....	11-17
11.7.6	ノイズ対策上の注意事項.....	11-17
12.	コンペアマッチタイマ (CMT)	12-1
12.1	特長.....	12-1
12.2	レジスタの説明	12-2
12.2.1	コンペアマッチタイマスタートレジスタ (CMSTR)	12-2
12.2.2	コンペアマッチタイマコントロール / ステータスレジスタ_0、1 (CMCSR_0、1)	12-3
12.2.3	コンペアマッチタイマカウンタ_0、1 (CMCNT_0、1)	12-3
12.2.4	コンペアマッチタイマコンスタントレジスタ_0、1 (CMCOR_0、1)	12-3
12.3	動作説明.....	12-4
12.3.1	周期カウント動作	12-4
12.3.2	CMCNT のカウントタイミング	12-4
12.4	割り込み	12-5
12.4.1	割り込み要因	12-5
12.4.2	コンペアマッチフラグのセットタイミング	12-5
12.4.3	コンペアマッチフラグのクリアタイミング	12-6
12.5	使用上の注意事項	12-6
12.5.1	CMCNT の書き込みとコンペアマッチの競合	12-6
12.5.2	CMCNT のワード書き込みとカウントアップの競合	12-7
12.5.3	CMCNT のバイト書き込みとカウントアップの競合	12-7
13.	モータマネージメントタイマ (MMT)	13-1
13.1	特長.....	13-1
13.2	入出力端子	13-3
13.3	レジスタの説明	13-3
13.3.1	タイマモードレジスタ (MMT_TMDR)	13-4
13.3.2	タイマコントロールレジスタ (TCNR)	13-5
13.3.3	タイマステータスレジスタ (MMT_TS)	13-6
13.3.4	タイマカウンタ (MMT_TCNT)	13-6
13.3.5	タイマバッファレジスタ (TBR)	13-6
13.3.6	タイマジェネラルレジスタ (TGR)	13-7
13.3.7	タイマデッドタイムカウンタ (TDCNT)	13-7
13.3.8	タイマデッドタイムデータレジスタ (MMT_TDDR)	13-7
13.3.9	タイマピリオドバッファレジスタ (TPBR)	13-7
13.3.10	タイマピリオドデータレジスタ (TPDR)	13-7
13.4	動作説明.....	13-8
13.4.1	設定手順例	13-8
13.4.2	出力保護機能	13-16
13.5	割り込み要因	13-17

13.6	動作タイミング	13-17
13.6.1	入出力タイミング	13-17
13.6.2	割り込み信号タイミング	13-20
13.7	使用上の注意事項	13-21
13.7.1	モジュールスタンバイモードの設定	13-21
13.7.2	MMT 動作中の注意事項	13-21
13.8	ポートアウトプットイネーブル (POE)	13-24
13.8.1	特長	13-24
13.8.2	入出力端子	13-25
13.8.3	レジスタの説明	13-25
13.8.4	動作説明	13-28
13.8.5	使用上の注意事項	13-28
14.	ピンファンクションコントローラ (PFC)	14-1
14.1	レジスタの説明	14-15
14.1.1	ポート A・IO レジスタ L (PAIORL)	14-15
14.1.2	ポート A コントロールレジスタ L3 ~ 1 (PACRL3 ~ 1)	14-15
14.1.3	ポート B・IO レジスタ (PBIOR)	14-21
14.1.4	ポート B コントロールレジスタ 1、2 (PBCR1、PBCR2)	14-22
14.1.5	ポート D・IO レジスタ L (PDIORL)	14-24
14.1.6	ポート D コントロールレジスタ L1、L2 (PDCRL1、L2)	14-24
14.1.7	ポート E・IO レジスタ L、H (PEIORL、H)	14-25
14.1.8	ポート E コントロールレジスタ L1、L2、H (PECRL1、L2、H)	14-26
14.2	使用上の注意事項	14-31
15.	I/O ポート	15-1
15.1	ポートA	15-1
15.1.1	レジスタの説明	15-2
15.1.2	ポート A データレジスタ L (PADRL)	15-3
15.2	ポートB	15-4
15.2.1	レジスタの説明	15-4
15.2.2	ポート B データレジスタ (PBDR)	15-5
15.3	ポートD	15-6
15.3.1	レジスタの説明	15-6
15.3.2	ポート D データレジスタ L (PDDRL)	15-6
15.4	ポートE	15-8
15.4.1	レジスタの説明	15-9
15.4.2	ポート E データレジスタ H、L (PEDRH、L)	15-10
15.5	ポートF	15-11
15.5.1	レジスタの説明	15-12

15.5.2	ポート F データレジスタ (PFDR)	15-12
15.6	ポート G	15-13
15.6.1	レジスタの説明	15-14
15.6.2	ポート G データレジスタ (PGDR)	15-14
16.	マスク ROM	16-1
16.1	使用上の注意事項	16-2
17.	RAM	17-1
17.1	使用上の注意事項	17-1
18.	低消費電力状態	18-1
18.1	入出力端子	18-3
18.2	レジスタの説明	18-4
18.2.1	スタンバイコントロールレジスタ (SBYCR)	18-4
18.2.2	システムコントロールレジスタ (SYSCR)	18-5
18.2.3	モジュールスタンバイコントロールレジスタ 1、2 (MSTCR1、MSTCR2)	18-6
18.3	動作説明	18-7
18.3.1	スリープモード	18-7
18.3.2	ソフトウェアスタンバイモード	18-7
18.3.3	ハードウェアスタンバイモード	18-10
18.3.4	モジュールスタンバイモード	18-11
18.4	使用上の注意事項	18-11
18.4.1	I/O ポートの状態	18-11
18.4.2	発振安定待機中の消費電流	18-11
18.4.3	内蔵周辺モジュールの割り込み	18-11
18.4.4	MSTCR1、2 のライト	18-11
19.	レジスター一覧	19-1
19.1	レジスタアドresse一覧 (アドレス順)	19-1
19.2	レジスタビット一覧	19-9
19.3	各動作モードにおけるレジスタの状態	19-18
20.	電気的特性	20-1
20.1	絶対最大定格	20-1
20.2	DC特性	20-2
20.3	AC特性	20-6
20.3.1	AC 特性測定条件	20-6
20.3.2	クロックタイミング	20-7
20.3.3	制御信号タイミング	20-9

20.3.4	バスタイミング	20-12
20.3.5	マルチファンクションタイマパルスユニットタイミング	20-16
20.3.6	I/O ポートタイミング	20-17
20.3.7	ウォッчドッグタイマタイミング	20-17
20.3.8	シリアルコミュニケーションインターフェースタイミング	20-18
20.3.9	モータマネージメントタイマ（MMT）タイミング	20-20
20.3.10	アウトプットイネーブル（POE）タイミング	20-20
20.3.11	A/D 変換器タイミング	20-21
20.4	A/D変換器特性	20-22
付録		付録-1
A.	端子状態	付録-1
B.	型名一覧	付録-4
C.	外形寸法図	付録-5
索引		索引-1

図目次

1. 概要	1-1
図 1.1 SH7108 内部ブロック図	1-3
図 1.2 SH7109 内部ブロック図	1-4
図 1.3 SH7108 ピン配置図	1-5
図 1.4 SH7109 ピン配置図	1-6
2. CPU	2-1
図 2.1 CPU 内部レジスタ構成	2-2
図 2.2 レジスタのデータ形式	2-5
図 2.3 メモリ上でのデータ形式	2-5
図 2.4 処理状態の状態遷移図	2-23
3. MCU 動作モード	3-1
図 3.1 SH7108 のアドレスマップ	3-3
図 3.2 SH7106 のアドレスマップ	3-4
図 3.3 SH7104 のアドレスマップ	3-5
図 3.4 SH7101 のアドレスマップ	3-5
図 3.5 SH7109 の各動作モードのアドレスマップ	3-6
図 3.6 SH7107 の各動作モードのアドレスマップ	3-6
4. クロック発振器	4-1
図 4.1 クロック発振器のブロック図	4-1
図 4.2 水晶発振子の接続例	4-2
図 4.3 水晶発振子の等価回路	4-2
図 4.4 外部クロックの接続例	4-3
図 4.5 発振回路部のボード設計に関する注意事項	4-4
図 4.6 PLL 回路の外付け推奨回路	4-4
6. 割り込みコントローラ (INTC)	6-1
図 6.1 INTC のブロック図	6-2
図 6.2 IRQ0 ~ IRQ3 割り込み制御	6-9
図 6.3 割り込み動作フロー	6-13
図 6.4 割り込み例外処理終了後のスタック状態	6-14
図 6.5 IRQ 割り込みを受け付けるときのパイプライン動作例	6-16

7.	バスステートコントローラ (BSC)	7-1
図 7.1	BSC のブロック図	7-2
図 7.2	アドレスフォーマット	7-4
図 7.3	外部空間アクセスの基本タイミング	7-10
図 7.4	外部空間アクセスのウェイターステートタイミング (ソフトウェアウェイトのみ)	7-11
図 7.5	外部空間アクセスのウェイターステートタイミング (ソフトウェアウェイト 2 ステート + $\overline{\text{WAIT}}$ 信号によるウェイターステート)	7-11
図 7.6	$\overline{\text{CS}}$ アサート期間拡張機能	7-12
図 7.7	同一空間連続アクセス時アイドルサイクル挿入例	7-13
図 7.8	バス権解放手順	7-14
図 7.9	8 ビットデータバス幅 ROM 接続例	7-14
図 7.10	1 バスサイクル	7-15
8.	マルチファンクションタイマパルスユニット (MTU)	8-1
図 8.1	MTU のブロック図	8-4
図 8.2	相補 PWM モードの出力レベルの例	8-37
図 8.3	カウンタ動作設定手順例	8-40
図 8.4	フリーランニングカウンタの動作	8-41
図 8.5	周期カウンタの動作	8-41
図 8.6	コンペアマッチによる波形出力動作例	8-42
図 8.7	0 出力 / 1 出力の動作例	8-42
図 8.8	トグル出力の動作例	8-43
図 8.9	インプットキャプチャ動作の設定例	8-43
図 8.10	インプットキャプチャ動作例	8-44
図 8.11	同期動作の設定手順例	8-45
図 8.12	同期動作の動作例	8-46
図 8.13	コンペアマッチバッファ動作	8-47
図 8.14	インプットキャプチャバッファ動作	8-47
図 8.15	バッファ動作の設定手順例	8-48
図 8.16	バッファ動作例 (1)	8-48
図 8.17	バッファ動作例 (2)	8-49
図 8.18	カスケード接続動作設定手順	8-50
図 8.19	カスケード接続動作例	8-50
図 8.20	PWM モードの設定手順例	8-52
図 8.21	PWM モードの動作例 (1)	8-52
図 8.22	PWM モードの動作例 (2)	8-53
図 8.23	PWM モード動作例 (3)	8-54
図 8.24	位相計数モードの設定手順例	8-55
図 8.25	位相計数モード 1 の動作例	8-56
図 8.26	位相計数モード 2 の動作例	8-57

図 8.27	位相計数モード 3 の動作例.....	8-58
図 8.28	位相計数モード 4 の動作例.....	8-59
図 8.29	位相計数モードの応用例.....	8-60
図 8.30	リセット同期 PWM モードの設定手順例.....	8-62
図 8.31	リセット同期 PWM モードの動作例 (TOCR の OLSN = 1、OLSP = 1 に設定した場合)	8-63
図 8.32	相補 PWM モード時のチャネル 3、4 ブロック図.....	8-66
図 8.33	相補 PWM モードの設定手順例	8-67
図 8.34	相補 PWM モードのカウンタ動作	8-68
図 8.35	相補 PWM モード動作例	8-70
図 8.36	PWM 周期の変更例.....	8-72
図 8.37	相補 PWM モードのデータ更新例	8-73
図 8.38	相補 PWM モードの初期出力例 (1)	8-74
図 8.39	相補 PWM モードの初期出力例 (2)	8-75
図 8.40	相補 PWM モード波形出力例 (1)	8-76
図 8.41	相補 PWM モード波形出力例 (2)	8-77
図 8.42	相補 PWM モード波形出力例 (3)	8-77
図 8.43	相補 PWM モード 0%、100% 波形出力例 (1)	8-78
図 8.44	相補 PWM モード 0%、100% 波形出力例 (2)	8-78
図 8.45	相補 PWM モード 0%、100% 波形出力例 (3)	8-79
図 8.46	相補 PWM モード 0%、100% 波形出力例 (4)	8-79
図 8.47	相補 PWM モード 0%、100% 波形出力例 (5)	8-80
図 8.48	PWM 出力に同期したトグル出力波形例.....	8-81
図 8.49	他のチャネルに同期したカウンタクリア	8-81
図 8.50	外部入力による出力相の切り換え動作例 (1)	8-82
図 8.51	外部入力による出力相の切り換え動作例 (2)	8-83
図 8.52	UF、VF、WF ビット設定による出力相の切り換え動作例 (3)	8-83
図 8.53	UF、VF、WF ビット設定による出力相の切り換え動作例 (4)	8-84
図 8.54	内部クロック動作時のカウントタイミング	8-87
図 8.55	外部クロック動作時のカウントタイミング	8-88
図 8.56	外部クロック動作時のカウントタイミング (位相計数モード)	8-88
図 8.57	アウトプットコンペア出力タイミング (ノーマルモード、PWM モード)	8-89
図 8.58	アウトプットコンペア出力タイミング (相補 PWM モード、リセット同期 PWM モード)	8-89
図 8.59	インプットキャプチャ入力信号タイミング	8-90
図 8.60	カウンタクリアタイミング (コンペアマッチ)	8-90
図 8.61	カウンタクリアタイミング (インプットキャプチャ)	8-91
図 8.62	バッファ動作タイミング (コンペアマッチ)	8-91
図 8.63	バッファ動作タイミング (インプットキャプチャ)	8-92
図 8.64	TGI 割り込みタイミング (コンペアマッチ)	8-92
図 8.65	TGI 割り込みタイミング (インプットキャプチャ)	8-93
図 8.66	TCIV 割り込みのセットタイミング	8-93
図 8.67	TCIU 割り込みのセットタイミング	8-94

図 8.68	CPU によるステータスフラグのクリアタイミング	8-94
図 8.69	位相計数モード時の位相差、オーバラップ、およびパルス幅	8-95
図 8.70	TCNT のライトとクリアの競合	8-96
図 8.71	TCNT のライトとカウントアップの競合	8-96
図 8.72	TGR のライトとコンペアマッチの競合	8-97
図 8.73	バッファレジスタのライトとコンペアマッチの競合（チャネル 0）	8-98
図 8.74	TGR のライトとコンペアマッチの競合（チャネル 3、4）	8-98
図 8.75	TGR のリードとインプットキャプチャの競合	8-99
図 8.76	TGR のライトとインプットキャプチャの競合	8-100
図 8.77	バッファレジスタのライトとインプットキャプチャの競合	8-101
図 8.78	カスケード接続における TCNT_2 のライトとオーバフロー / アンダフローの競合	8-102
図 8.79	相補 PWM モード停止時のカウンタ値	8-103
図 8.80	リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ	8-104
図 8.81	リセット同期 PWM モードのオーバフローフラグ	8-105
図 8.82	オーバフローとカウンタクリアの競合	8-105
図 8.83	TCNT のライトとオーバフローの競合	8-106
図 8.84	ノーマルモードで異常が発生し、ノーマルモードで復帰する場合	8-109
図 8.85	ノーマルモードで異常が発生し、PWM モード 1 で復帰する場合	8-110
図 8.86	ノーマルモードで異常が発生し、PWM モード 2 で復帰する場合	8-110
図 8.87	ノーマルモードで異常が発生し、位相計数モードで復帰する場合	8-111
図 8.88	ノーマルモードで異常が発生し、相補 PWM モードで復帰する場合	8-112
図 8.89	ノーマルモードで異常が発生し、リセット同期 PWM モードで復帰する場合	8-113
図 8.90	PWM モード 1 で異常が発生し、ノーマルモードで復帰する場合	8-113
図 8.91	PWM モード 1 で異常が発生し、PWM モード 1 で復帰する場合	8-114
図 8.92	PWM モード 1 で異常が発生し、PWM モード 2 で復帰する場合	8-115
図 8.93	PWM モード 1 で異常が発生し、位相計数モードで復帰する場合	8-115
図 8.94	PWM モード 1 で異常が発生し、相補 PWM モードで復帰する場合	8-116
図 8.95	PWM モード 1 で異常が発生し、リセット同期 PWM モードで復帰する場合	8-117
図 8.96	PWM モード 2 で異常が発生し、ノーマルモードで復帰する場合	8-117
図 8.97	PWM モード 2 で異常が発生し、PWM モード 1 で復帰する場合	8-118
図 8.98	PWM モード 2 で異常が発生し、PWM モード 2 で復帰する場合	8-119
図 8.99	PWM モード 2 で異常が発生し、位相計数モードで復帰する場合	8-119
図 8.100	位相計数モードで異常が発生し、ノーマルモードで復帰する場合	8-120
図 8.101	位相計数モードで異常が発生し、PWM モード 1 で復帰する場合	8-121
図 8.102	位相計数モードで異常が発生し、PWM モード 2 で復帰する場合	8-121
図 8.103	位相計数モードで異常が発生し、位相計数モードで復帰する場合	8-122
図 8.104	相補 PWM モードで異常が発生し、ノーマルモードで復帰する場合	8-123
図 8.105	相補 PWM モードで異常が発生し、PWM モード 1 で復帰する場合	8-124
図 8.106	相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合	8-124
図 8.107	相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合	8-125
図 8.108	相補 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合	8-126

図 8.109	リセット同期 PWM モードで異常が発生し、ノーマルモードで復帰する場合	8-127
図 8.110	リセット同期 PWM モードで異常が発生し、PWM モード 1 で復帰する場合	8-128
図 8.111	リセット同期 PWM モードで異常が発生し、相補 PWM モードで復帰する場合	8-129
図 8.112	リセット同期 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合	8-130
図 8.113	POE ブロック図	8-131
図 8.114	ローレベル検出動作	8-136
図 8.115	出力レベル検出動作	8-137
図 8.116	立ち下がりエッジ検出動作	8-138
9.	ウォッチドッグタイマ (WDT)	9-1
図 9.1	WDT のブロック図	9-2
図 9.2	ウォッチドッグタイマモード時の動作	9-6
図 9.3	インターバルタイマモード時の動作	9-6
図 9.4	オーバフローフラグ (OVF) のセットタイミング	9-7
図 9.5	ウォッチドッグタイマオーバフローフラグ (WOVF) のセットタイミング	9-8
図 9.6	TCNT、TCSR への書き込み	9-9
図 9.7	RSTCSR への書き込み	9-9
図 9.8	TCNT のライトとカウントアップの競合	9-10
図 9.9	\overline{WDTOVF} 信号によるシステムリセット回路例	9-11
10.	シリアルコミュニケーションインターフェース (SCI)	10-1
図 10.1	SCI のブロック図	10-2
図 10.2	調歩同期式通信のデータフォーマット (8 ビットデータ / パリティあり / 2 ストップビットの例)	10-18
図 10.3	調歩同期式モードの受信データサンプリングタイミング	10-20
図 10.4	出力クロックと送信データの位相関係 (調歩同期式モード)	10-21
図 10.5	SCI の初期化フローチャートの例	10-22
図 10.6	調歩同期式モードの送信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)	10-23
図 10.7	シリアル送信のフローチャートの例	10-24
図 10.8	SCI の受信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)	10-25
図 10.9	シリアル受信データフローチャートの例 (1)	10-26
図 10.9	シリアル受信データフローチャートの例 (2)	10-27
図 10.10	マルチプロセッサフォーマットを使用した通信例 (受信局 A へのデータ H'AA の送信の例)	10-28
図 10.11	マルチプロセッサシリアル送信のフローチャートの例	10-29
図 10.12	SCI の受信時の動作例 (8 ビットデータ / マルチプロセッサビットあり / 1 ストップビットの例)	10-30
図 10.13	マルチプロセッサシリアル受信のフローチャートの例 (1)	10-31
図 10.13	マルチプロセッサシリアル受信のフローチャートの例 (2)	10-32
図 10.14	クロック同期式通信のデータフォーマット (LSB ファーストの場合)	10-33

図 10.15	SCI の初期化フローチャートの例.....	10-34
図 10.16	クロック同期式モードの送信時の動作例	10-35
図 10.17	シリアル送信のフローチャートの例	10-36
図 10.18	SCI の受信時の動作例	10-37
図 10.19	シリアルデータ受信フローチャートの例	10-38
図 10.20	シリアル送受信同時動作のフローチャートの例	10-40
11.	A/D 変換器.....	11-1
図 11.1	A/D 変換器のブロック図（1 モジュール当たり）	11-2
図 11.2	連続スキャンモードの動作例 (AN8 ~ AN10 の 3 チャネル選択時)	11-10
図 11.3	A/D 変換タイミング	11-12
図 11.4	外部トリガ入力タイミング	11-13
図 11.5	A/D 変換精度の定義	11-15
図 11.6	A/D 変換精度の定義	11-15
図 11.7	アナログ入力回路の例	11-16
図 11.8	アナログ入力保護回路の例	11-18
図 11.9	アナログ入力端子等価回路	11-18
12.	コンペアマッチタイマ (CMT)	12-1
図 12.1	CMT のブロック図	12-1
図 12.2	カウンタの動作	12-4
図 12.3	カウントタイミング	12-4
図 12.4	CMF のセットタイミング	12-5
図 12.5	CPU による CMF のクリアタイミング	12-6
図 12.6	CMCNT の書き込みとコンペアマッチの競合	12-6
図 12.7	CMCNT のワード書き込みとカウントアップの競合	12-7
図 12.8	CMCNT のバイト書き込みとカウントアップの競合	12-7
13.	モータマネージメントタイマ (MMT)	13-1
図 13.1	MMT ブロック図	13-2
図 13.2	動作モードの設定手順例	13-8
図 13.3	TCNT のカウント動作例	13-9
図 13.4	カウンタとレジスタの動作例	13-11
図 13.5	PWM 波形生成例	13-14
図 13.6	TCNT カウンタクリアの動作例	13-15
図 13.7	PWM 周期に同期したトグル出力波形例	13-15
図 13.8	カウントタイミング	13-17
図 13.9	TCNT カウンタクリアタイミング	13-18
図 13.10	TDCNT 動作タイミング	13-18
図 13.11	バッファ動作タイミング	13-19

図 13.12	TGI 割り込みタイミング	13-20
図 13.13	CPU によるステータスフラグのクリアタイミング	13-20
図 13.14	パッファレジスタのライトとコンペアマッチの競合	13-21
図 13.15	コンペアレジスタのライトとコンペアマッチの競合	13-22
図 13.16	タイムジェネラルレジスタへの書き込み（1 周期分出力されない例）	13-23
図 13.17	POE ブロック図	13-24
図 13.18	ローレベル検出動作	13-28
15.	I/O ポート	15-1
図 15.1	ポート A (SH7108 の場合)	15-1
図 15.2	ポート A (SH7109 の場合)	15-2
図 15.3	ポート B (SH7108 の場合)	15-4
図 15.4	ポート B (SH7109 の場合)	15-4
図 15.5	ポート D (SH7109)	15-6
図 15.6	ポート E (SH7108 の場合)	15-8
図 15.7	ポート E (SH7109 の場合)	15-9
図 15.8	ポート F (SH7108 の場合)	15-11
図 15.9	ポート F (SH7109 の場合)	15-12
図 15.10	ポート G (SH7108)	15-13
16.	マスク ROM	16-1
図 16.1	マスク ROM のブロック図 (SH7106/SH7107)	16-1
図 16.2	マスク ROM のブロック図 (SH7108/SH7109)	16-1
18.	低消費電力状態	18-1
図 18.1	モード遷移図	18-3
図 18.2	ソフトウェアスタンバイモード時の NMI タイミング	18-9
図 18.3	ハードウェアスタンバイモードのタイミング	18-10
20.	電気的特性	20-1
図 20.1	出力負荷回路	20-6
図 20.2	システムクロックタイミング	20-8
図 20.3	EXTAL クロック入力タイミング	20-8
図 20.4	発振安定時間	20-8
図 20.5	リセット入力タイミング	20-10
図 20.6	リセット入力タイミング	20-10
図 20.7	割り込み信号入力タイミング	20-11
図 20.8	割り込み信号出力タイミング	20-11
図 20.9	バス権解放タイミング	20-11
図 20.10	基本サイクル (ノーウェイト)	20-13

図 20.11	基本サイクル(ソフトウェアウェイト)	20-14
図 20.12	基本サイクル(2ソフトウェアウェイト+WAIT信号によるウェイト)	20-15
図 20.13	MTU 入出力タイミング	20-16
図 20.14	MTU クロック入力タイミング	20-16
図 20.15	I/O ポート入出力タイミング	20-17
図 20.16	ウォッチドッグタイマタイミング	20-18
図 20.17	入力クロックタイミング	20-19
図 20.18	SCI 入出力タイミング	20-19
図 20.19	MMT 入出力タイミング	20-20
図 20.20	POE 入出力タイミング	20-21
図 20.21	外部トリガ入力タイミング	20-21
付録	付録-1
図 C.1	FP-80Q	付録-5
図 C.2	FP-100M	付録-6

表目次

1. 概要	1-1
表 1.1 端子機能	1-7
表 1.2 SH7046F との相違点	1-11
表 1.3 SH7047F との相違点	1-11
2. CPU	2-1
表 2.1 レジスタの初期値	2-4
表 2.2 ワードデータの符号拡張	2-6
表 2.3 遅延分岐命令	2-6
表 2.4 T ピット	2-7
表 2.5 イミディエイトデータによる参照	2-7
表 2.6 絶対アドレスによる参照	2-8
表 2.7 ディスプレースメントによる参照	2-8
表 2.8 アドレッシングモードと実効アドレス	2-8
表 2.9 命令形式	2-11
表 2.10 命令の分類	2-13
表 2.11 命令コード、動作、実行ステート表に使用する記号	2-15
表 2.12 データ転送命令	2-16
表 2.13 算術演算命令	2-17
表 2.14 論理演算命令	2-19
表 2.15 シフト命令	2-20
表 2.16 分岐命令	2-20
表 2.17 システム制御命令	2-21
3. MCU 動作モード	3-1
表 3.1 動作モードの選択	3-1
表 3.2 クロックモードの選択	3-1
表 3.3 端子構成	3-2
4. クロック発振器	4-1
表 4.1 ダンピング抵抗値	4-2
表 4.2 水晶発振子の特性	4-2

5.	例外処理	5-1
表 5.1	例外要因の種類と優先順位	5-1
表 5.2	例外要因検出と例外処理開始タイミング	5-2
表 5.3	例外処理ベクターテーブル	5-3
表 5.4	例外処理ベクターテーブルアドレスの算出法	5-4
表 5.5	リセット状態	5-4
表 5.6	バスサイクルとアドレスエラー	5-6
表 5.7	割り込み要因	5-7
表 5.8	割り込み優先順位	5-8
表 5.9	命令による例外の種類	5-8
表 5.10	遅延分岐命令、割り込み禁止命令の直後の例外要因発生	5-10
表 5.11	例外処理終了後のスタックの状態	5-11
6.	割り込みコントローラ (INTC)	6-1
表 6.1	端子構成	6-3
表 6.2	割り込み要因とベクタアドレスおよび割り込み優先順位一覧	6-10
表 6.3	割り込み応答時間	6-15
7.	バスステートコントローラ (BSC)	7-1
表 7.1	端子構成	7-3
表 7.2	アドレスマップ	7-5
表 7.3	内蔵周辺 I/O レジスタへのアクセス	7-15
8.	マルチファンクションタイマパルスユニット (MTU)	8-1
表 8.1	MTU の機能一覧	8-2
表 8.2	端子構成	8-5
表 8.3	CCLR2 ~ CCLR0 (チャネル 0, 3, 4)	8-9
表 8.4	CCLR2 ~ CCLR0 (チャネル 1, 2)	8-9
表 8.5	TPSC2 ~ TPSC0 (チャネル 0)	8-9
表 8.6	TPSC2 ~ TPSC0 (チャネル 1)	8-10
表 8.7	TPSC2 ~ TPSC0 (チャネル 2)	8-10
表 8.8	TPSC2 ~ TPSC0 (チャネル 3, 4)	8-10
表 8.9	MD3 ~ MD0	8-12
表 8.10	TIORH_0 (チャネル 0)	8-13
表 8.11	TIORH_0 (チャネル 0)	8-14
表 8.12	TIORL_0 (チャネル 0)	8-15
表 8.13	TIORL_0 (チャネル 0)	8-16
表 8.14	TIOR_1 (チャネル 1)	8-17
表 8.15	TIOR_1 (チャネル 1)	8-18
表 8.16	TIOR_2 (チャネル 2)	8-19

表 8.17	TIOR_2 (チャネル 2)	8-20
表 8.18	TIORH_3 (チャネル 3)	8-21
表 8.19	TIORH_3 (チャネル 3)	8-22
表 8.20	TIORL_3 (チャネル 3)	8-23
表 8.21	TIORL_3 (チャネル 3)	8-24
表 8.22	TIORH_4 (チャネル 4)	8-25
表 8.23	TIORH_4 (チャネル 4)	8-26
表 8.24	TIORL_4 (チャネル 4)	8-27
表 8.25	TIORL_4 (チャネル 4)	8-28
表 8.26	出力レベルセレクト機能.....	8-36
表 8.27	出力レベルセレクト機能.....	8-36
表 8.28	出力レベルセレクト機能.....	8-38
表 8.29	レジスタの組み合わせ.....	8-47
表 8.30	カスケード接続組み合わせ.....	8-49
表 8.31	各 PWM 出力のレジスタと出力端子	8-51
表 8.32	位相計数モードクロック入力端子	8-55
表 8.33	位相計数モード 1 のアップ / ダウンカウント条件	8-56
表 8.34	位相計数モード 2 のアップ / ダウンカウント条件	8-57
表 8.35	位相計数モード 3 のアップ / ダウンカウント条件	8-58
表 8.36	位相計数モード 4 のアップ / ダウンカウント条件	8-59
表 8.37	リセット同期 PWM モード時の出力端子.....	8-61
表 8.38	リセット同期 PWM モード時のレジスタ設定.....	8-61
表 8.39	相補 PWM モード時の出力端子	8-64
表 8.40	相補 PWM モード時のレジスタ設定	8-64
表 8.41	初期設定の必要なレジスタとカウンタ	8-71
表 8.42	MTU 割り込み一覧.....	8-86
表 8.43	モード遷移の組み合わせ.....	8-108
表 8.44	端子構成	8-132
表 8.45	端子の組み合わせ	8-132
9.	ウォッチドッグタイマ (WDT)	9-1
表 9.1	端子構成	9-2
表 9.2	WDT (インターパルタイムモード時) の割り込み要因	9-8
10.	シリアルコミュニケーションインターフェース (SCI)	10-1
表 10.1	端子構成	10-3
表 10.2	BRR の設定値 N と実効ビットレート B_o の関係	10-10
表 10.3	ビットレートに対する BRR の設定例 (調歩同期式モード) (1)	10-11
表 10.3	ビットレートに対する BRR の設定例 (調歩同期式モード) (2)	10-11
表 10.3	ビットレートに対する BRR の設定例 (調歩同期式モード) (3)	10-12

表 10.3	ピットレートに対する BRR の設定例（調歩同期式モード）(4)	10-12
表 10.4	ボーレートジェネレータを使用する場合の各周波数における最大ピットレート （調歩同期式モード）	10-13
表 10.5	外部クロック入力時の最大ピットレート（調歩同期式モード）	10-14
表 10.6	ピットレートに対する BRR の設定例（クロック同期式モード）(1)	10-15
表 10.6	ピットレートに対する BRR の設定例（クロック同期式モード）(2)	10-15
表 10.6	ピットレートに対する BRR の設定例（クロック同期式モード）(3)	10-16
表 10.6	ピットレートに対する BRR の設定例（クロック同期式モード）(4)	10-16
表 10.7	外部クロック入力時の最大ピットレート（クロック同期式モード）	10-17
表 10.8	シリアル送信 / 受信フォーマット（調歩同期式モード）	10-19
表 10.9	SSR のステータスフラグの状態と受信データの処理	10-26
表 10.10	SCI 割り込み要因	10-41
11.	A/D 変換器	11-1
表 11.1	端子構成	11-3
表 11.2	チャネルセレクト一覧表	11-6
表 11.3	A/D 変換時間（シングルモード）	11-12
表 11.4	A/D 変換時間（スキャンモード）	11-12
表 11.5	A/D 変換器の割り込み要因	11-14
表 11.6	アナログ端子の規格	11-18
13.	モータマネージメントタイマ（MMT）	13-1
表 13.1	端子構成	13-3
表 13.2	TBRU～TBRW の初期値と初期出力の関係	13-12
表 13.3	A/D 変換のスタートタイミングと動作モードの関係	13-16
表 13.4	MMT の割り込み要因	13-17
表 13.5	端子構成	13-25
14.	ピンファンクションコントローラ（PFC）	14-1
表 14.1	マルチプレクス一覧表（SH7108、ポート A）	14-1
表 14.2	マルチプレクス一覧表（SH7108、ポート B）	14-2
表 14.3	マルチプレクス一覧表（SH7108、ポート E）	14-2
表 14.4	マルチプレクス一覧表（SH7108、ポート F）	14-3
表 14.5	マルチプレクス一覧表（SH7108、ポート G）	14-3
表 14.6	マルチプレクス一覧表（SH7109、ポート A）	14-4
表 14.7	マルチプレクス一覧表（SH7109、ポート B）	14-5
表 14.8	マルチプレクス一覧表（SH7109、ポート D）	14-5
表 14.9	マルチプレクス一覧表（SH7109、ポート E）	14-5
表 14.10	マルチプレクス一覧表（SH7109、ポート F）	14-6
表 14.11	動作モード別端子機能一覧（SH7108）	14-7

表 14.12 動作モード別端子機能一覧 (SH7109-(1))	14-9
表 14.13 動作モード別端子機能一覧 (SH7109-(2))	14-12
 15. I/O ポート	15-1
表 15.1 ポート A データレジスタ L (PADRL) の読み出し / 書き込み動作	15-3
表 15.2 ポート B データレジスタ (PBDR) の読み出し / 書き込み動作	15-5
表 15.3 ポート D データレジスタ L (PDDRL) の読み出し / 書き込み動作	15-7
表 15.4 ポート E データレジスタ H, L (PEDRH, L) の読み出し / 書き込み動作	15-11
表 15.5 ポート F データレジスタ (PFDR) の読み出し / 書き込み動作	15-13
表 15.6 ポート G データレジスタ (PGDR) の読み出し / 書き込み動作	15-14
 18. 低消費電力状態	18-1
表 18.1 各モードでの本 LSI の内部状態	18-2
表 18.2 端子構成	18-3
 20. 電気的特性	20-1
表 20.1 絶対最大定格	20-1
表 20.2 DC 特性 (1)	20-2
表 20.2 DC 特性 (2)	20-3
表 20.3 出力許容電流値	20-5
表 20.4 クロックタイミング	20-7
表 20.5 制御信号タイミング	20-9
表 20.6 バスタイミング	20-12
表 20.7 マルチファンクションタイマパルスユニットタイミング	20-16
表 20.8 I/O ポートタイミング	20-17
表 20.9 ウオッヂドッグタイミング	20-17
表 20.10 シリアルコミュニケーションインターフェースタイミング	20-18
表 20.11 モータマネージメントタイマ (MMT) タイミング	20-20
表 20.12 アウトプットイネーブル (POE) タイミング	20-20
表 20.13 A/D 変換器タイミング	20-21
表 20.14 A/D 変換器特性	20-22
 付録	付録-1
表 A.1 端子状態	付録-1
表 A.2 端子状態 (1)	付録-3
表 A.2 端子状態 (2)	付録-3

1. 概要

SH7108 シリーズは、ルネサス テクノロジオリジナルの RISC 方式の CPU をコアにして、システム構成に必要な周辺機能を集積したシングルチップ RISC マイコンです。

SH7108 シリーズの CPU は、RISC 方式の命令セットを持っており、基本命令は 1 命令 1 ステート（1 システムクロックサイクル）で動作するので、命令実行速度が飛躍的に向上しています。また内部 32 ビット構成を採用しており、データ処理能力を強化しています。本 LSI の CPU によって、従来のマイコンでは実現が不可能だった、高速性が要求されるリアルタイム制御などのアプリケーションでも、低コストでかつ高性能 / 高機能なシステムを組むことができるようになります。

さらに SH7108 シリーズはシステム構成に必要な周辺機能として、ROM、RAM、タイマ、シリアルコミュニケーションインターフェース（SCI）、A/D 変換器、割り込みコントローラ（INTC）、I/O ポートなどを内蔵しています。

内蔵 ROM はマスク ROM 版のみですが、F-ZTAT 版が必要な場合は SH7046F（80 ピン）、SH7047F（100 ピン）の使用が可能です。

1.1 特長

- 32ビットRISC (Reduced Instruction Set Computer) タイプCPU
 - 命令長：16ビット固定長による、コード効率の向上
 - ロードストアーキテクチャ（基本演算はレジスタ間で実行）
 - 汎用レジスタ：32ビット × 16本
 - パイプライン：5段パイプライン方式
 - 乗算器内蔵：32×32 64乗算を2~4サイクル実行
 - 基本命令：62種類、C 言語指向の命令セット
- 豊富な周辺機能
 - マルチファンクションタイマパルスユニット（MTU）
 - モータマネージメントタイマ（MMT）
 - コンペアマッチタイマ（CMT）
 - ウォッッチドッグタイマ（WDT）
 - 調歩同期式またはクロック同期式シリアルコミュニケーションインターフェース（SCI）
 - 10ビットA/D変換器
 - クロック発振器

1. 概要

• 内蔵メモリ

ROM	型名	ROM	RAM	備考
マスク ROM 版	HD6437108	128K バイト	4K バイト	
	HD6437106	64K バイト	4K バイト	
	HD6437104	256K バイト	8K バイト	
	HD6437101	32K バイト	2K バイト	
	HD6437109	128K バイト	4K バイト	
	HD6437107	64K バイト	4K バイト	
	HD6437105	256K バイト	8K バイト	

• 最大動作周波数と動作温度範囲

型名	最大動作周波数 (MHz) (システムクロック (S)、 周辺クロック (P))	動作温度範囲 (°C)
HD6437108F50/HD6437106F50	(50、25) または (40、40)	-20 ~ +75
HD6437104F50/HD6437101F50		
HD6437109F50/HD6437107F50/HD6437105F50		
HD6437108FW50/HD6437106FW50	(50、25) または (40、40)	-40 ~ +85
HD6437104FW50/HD6437101FW50		
HD6437109FW50/HD6437107FW50/HD6437105FW50		
HD6437101F40	(40、40)	-40 ~ +85
HD6437101FW40	(40、40)	-40 ~ +85

• 汎用入出力ポート

型名	入出力ポート	入力ポート
HD6437108/HD6437106	42 本	12 本
HD6437104/HD6437101		
HD6437109/HD6437107/HD6437105	53 本	16 本

• 各種低消費電力モードをサポート

• 小型パッケージ

型名	パッケージ	(コード)	ボディサイズ	ピンピッチ
HD6437108/HD6437106	QFP-80	FP-80Q	14.0 × 14.0mm	0.65mm
HD6437104/HD6437101				
HD6437109/HD6437107/HD6437105	QFP-100	FP-100M	14.0 × 14.0mm	0.50mm

1.2 内部ブロック図




図 1.1 SH7108/SH7106/SH7104/SH7101 内部ブロック図

1. 概要




図 1.2 SH7109/SH7107/SH7105 内部ブロック図

1.3 ピン配置図




図 1.3 SH7108/SH7106/SH7104/SH7101 ピン配置図

1. 概要




図 1.4 SH7109/SH7107/SH7105 ピン配置図

1.4 端子機能

表 1.1 端子機能

分類	記号	入出力	名称	機能
電源	Vcc	入力	電源	電源端子です。すべての Vcc 端子をシステムの電源に接続してください。開放端子があると動作しません。
	Vss	入力	グランド	グランド端子です。すべての Vss 端子をシステム電源(0V)に接続してください。開放端子があると動作しません。
	VCL	出力	内部降圧電源	内部降圧電源用の外付け容量端子です。すべての VCL 端子を 0.47 μF (-10%+100%) のコンデンサを介して Vss に接続してください(端子近くに配置)。
クロック	PLLVCL	出力	PLL 用電源	内蔵 PLL 発振器の内部降圧電源用の外付け容量端子です。0.47 μF (-10%+100%) のコンデンサを介して PLLVss に接続してください(端子近くに配置)。
	PLLVss	入力	PLL 用グランド	内蔵 PLL 発振器用のグランド端子です。
	PLLCAP	入力	PLL 用容量	内蔵 PLL 発振器用の外付け容量端子です。SH7105 では NC です。
	EXTAL	入力	外部クロック	水晶発振子を接続します。また、EXTAL 端子は外部クロックを入力することもできます。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第 4 章 クロック発振器」を参照してください。
	XTAL	入力	クリスタル	水晶発振子を接続します。水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第 4 章 クロック発振器」を参照してください。
	CK	出力	システムクロック	外部デバイスにシステムクロックを供給します。
動作モードコントローラ	MD3~MD0	入力	モード設定	動作モードを設定します。これらの端子は動作中には変化させないでください。
	FWP	入力	フラッシュメモリ書き込み阻止	フラッシュメモリ用の端子です。フラッシュメモリ版のみとなります。フラッシュメモリの書き込み / 消去をプロテクトすることができます。マスク ROM 版では Vcc 端子となります。

1. 概要

分類	記号	入出力	名称	機能
システム制御	RES	入力	パワーオンリセット	この端子が Low レベルになると、パワーオンリセット状態になります。
	MRES	入力	マニュアルリセット	この端子が Low レベルになると、マニュアルリセット状態になります。
	HSTBY	入力	スタンバイ	この端子が Low レベルになると、ハードウェアスタンバイモードに遷移します。
	WDTOVF	出力	ウォッヂドックタイマオーバーフロー	WDT からのオーバフロー出力信号です。 プルダウンが必要な場合は、1MΩ以上の抵抗を使用してください。
	BREQ	入力	バス権要求	外部デバイスがバス権の解放を要求するときにローレベルにします。
	BACK	出力	バス権要求アクノリッジ	バス権を外部デバイスに解放したこと示します。BREQ 信号を出力したデバイスは、BACK 信号を受けて、バス権を獲得したことを知ることができます。
割り込み	NMI	入力	ノンマスカル割り込み	ノンマスカル割り込み要求端子です。使用しない場合は High レベル、または Low レベルに固定してください。
	IRQ3 ~ IRQ0	入力	割り込み要求 3 ~ 0	マスク可能な割り込み要求端子です。 レベル入力、エッジ入力の選択が可能です。エッジ入力の場合、立ち上がり、立ち下がり、両エッジの選択が可能です。
	IRQOUT	出力	割り込み要求出力	割り込み要因が発生したことを示します。バスリリース中にも割り込み発生を知ることができます。
アドレスバス	A17 ~ A0	出力	アドレスバス	アドレスを出力します。
データバス	D7 ~ D0	入出力	データバス	8 ビットの双方向バスです。
バス制御	CS0	出力	チップセレクト 0	外部メモリまたはデバイスのためのチップセレクト信号です。
	RD	出力	読み出し	外部のデバイスから読み出すことを示します。
	WRL	出力	下位側書き込み	外部のデータの下位 8 ビット (ビット 7 ~ 0) に書き込みすることを示します。
	WAIT	入力	ウェイト	外部空間をアクセスするときのバスサイクルにウェイトサイクルを挿入させる入力です。

分類	記号	入出力	名称	機能
マルチファンクション タイマパルスユニット (MTU)	TCLKA	入力	MTU タイマクロック入力	タイマの外部クロック入力端子です。
	TCLKB	入出力	MTU インプットキャプチャ/アウトプットコンペア出力/PWM 出力端子です。	TIOCOA TIOC0B TIOC0C TIOC0D
	TIOC1A	入出力	MTU インプットキャプチャ/アウトプットコンペア出力/PWM 出力端子です。	TIOCB1B
	TIOC2A	入出力	MTU インプットキャプチャ/アウトプットコンペア出力/PWM 出力端子です。	TIOCB2B
	TIOC3A	入出力	MTU インプットキャプチャ/アウトプットコンペア出力/PWM 出力端子です。	TIOCB3B TIOC3C TIOC3D
	TIOC4A	入出力	MTU インプットキャプチャ/アウトプットコンペア出力/PWM 出力端子です。	TIOCB4B TIOC4C TIOC4D
	TxD2, TxD3	出力	送信データ	データ出力端子です。
	RxD2, RxD3	入力	受信データ	データ入力端子です。
	SCK2, SCK3	入出力	シリアルクロック	
シリアルコミュニケーションインターフェース (SCI)				

1. 概要

分類	記号	入出力	名称	機能
モータマネージメント タイマ(MMT)	PUOA	出力	PWMU 相正相	6相ノンオーバラップ PWM 波形の U 相出力端子です。
	PUOB	出力	PWMU 相逆相	6相ノンオーバラップ PWM 波形の \bar{U} 相出力端子です。
	PVOA	出力	PWMV 相正相	6相ノンオーバラップ PWM 波形の V 相出力端子です。
	PVOB	出力	PWMV 相逆相	6相ノンオーバラップ PWM 波形の \bar{V} 相出力端子です
	PWOA	出力	PWMW 相正相	6相ノンオーバラップ PWM 波形の W 相出力端子です。
	PWOB	出力	PWMW 相逆相	6相ノンオーバラップ PWM 波形の \bar{W} 相出力端子です。
	PCIO	入出力	PWM 制御	外部入力によるカウンタリセット入力端子、または PWM 周期に同期したトグル出力端子です。
MTU、MMT 出力制御	POE6 ~ POE0	入力	ポート出力 制御	MTU または MMT 波形出力端子をハイインピーダンス状態にする要求信号の入力端子です。
A/D 変換器	AN19 ~ AN0	入力	アナログ 入力端子	アナログ入力端子です。
	ADTRG	入力	A/D 変換 トリガ入力	A/D 変換開始のための外部トリガ入力端子です。
	AVcc	入力	アナログ 電源	A/D 変換器の電源端子です。A/D 変換器を使用しない場合はシステム電源(+5V)に接続してください。 すべての AVcc 端子を電源に接続してください。開放端子があると動作しません。
	AVss	入力	アナログ グランド	A/D 変換器のグランド端子です。システムの電源(0V)に接続してください。 すべての AVss 端子をシステムの電源に接続してください。開放端子があると動作しません。
I/O ポート	PA15 ~ PA0	入出力	汎用ポート	16ビットの汎用入出力ポート端子です。
	PB5 ~ PB0	入出力	汎用ポート	6ビットの汎用入出力ポート端子です。
	PD8 ~ PD0	入出力	汎用ポート	9ビットの汎用入出力ポート端子です。
	PE21 ~ PE0	入出力	汎用ポート	22ビットの汎用入出力ポート端子です。
	PF15 ~ PF0	入力	汎用ポート	16ビットの汎用入力ポート端子です。
	PG3 ~ PG0	入力	汎用ポート	4ビットの汎用入力ポート端子です。

1.5 SH7046 グループとの相違点

表 1.2 SH7046F との相違点

項目	SH7046F	SH7108/SH7106/SH7104/SH7101
DTC UBC	搭載	未搭載
BSC	-	レジスタ RAMER 削除
I/O ポート PFC	PA3/POE4/RxD3	PA3/RxD3
	PA4/POE5/TxD3	PA4/TxD3
	PA5/IRQ1/POE6/SCK3	PA5/IRQ1/SCK3
	PA8/TCLKC/IRQ2/RxD3	PA8/TCLKC/RxD3
	PA9/TCLKD/IRQ3/TxD3	PA9/TCLKD/TxD3
	PA12/UBCTRG	PA12
	PE16/PUOA/UBCTRG	PE16/PUOA
ROM	FLASH 256KB	マスク ROM 256KB/128KB/64KB/32KB
RAM	12KB	8KB/4KB/2KB
動作周波数	4 ~ 50MHz	10 ~ 50MHz

1.6 SH7047 グループとの相違点

表 1.3 SH7047F との相違点

項目	SH7047F	SH7109/SH7107/SH7105
DTC UBC AUD H-UDI HCAN2 SCI チャネル 4	搭載	未搭載
BSC	-	レジスタ RAMER 削除
I/O ポート PFC	PA3/A3/POE4/RxD3	PA3/A3/RxD3
	PA4/A4/POE5/TxD3	PA4/A4/TxD3
	PA5/IRQ1/A5/POE6/SCK3	PA5/IRQ1/A5/SCK3
	PA8/TCLKC/IRQ2/RxD3	PA8/TCLKC/RxD3
	PA9/TCLKD/IRQ3/TxD3	PA9/TCLKD/TxD3
	PA10/CS0/RD/TCK/SCK2	PA10/CS0/SCK2
	PA12/WRL/UBCTRG/TDI	PA12/WRL
	PA13/POE4/TDO/BREQ	PA13/POE4/BREQ
	PA14/RD/POE5/TMS	PA14/RD/POE5
	PA15/CK/POE6/TRST/BACK	PA15/CK/POE6/BACK
PB0/A16/HTxD1	PB0/A16	

1. 概要

項目	SH7047F	SH7109/SH7107/SH7105
I/O ポート PFC	PB1/A17/HRxD1/SCK4	PB1/A17
	PB2/IRQ0/POE0/RxD4	PB2/IRQ0/POE0
	PB3/IRQ1/POE1/TxD4	PB3/IRQ1/POE1
	PB4/IRQ2/POE2/SCK4	PB4/IRQ2/POE2
	PD0/D0/RxD2/AUDATA0	PD0/D0/RxD2
	PD1/D1/TxD2/AUDATA1	PD1/D1/TxD2
	PD2/D2/SCK2/AUDATA2	PD2/D2/SCK2
	PD3/D3/AUDATA3	PD3/D3
	PD4/D4/AUDRST	PD4/D4
	PD5/D5/AUDMD	PD5/D5
	PD6/D6/AUDCK	PD6/D6
	PD7/D7/AUDSYNC	PD7/D7
	PD8/UBCTRG	PD8
	PE16/PUOA/UBCTRG/A10	PE16/PUOA/A10
	PE19/PUOB/RxD4/A13	PE19/PUOB/A13
	PE20/PVOB/TxD4/A14	PE20/PVOB/A14
	PE21/PWOB/SCK4/A15	PE21/PWOB/A15
ROM	FLASH 256KB	マスク ROM 256KB/128KB/64KB
RAM	12KB	8KB/4KB
動作周波数	4 ~ 50MHz	10 ~ 50MHz

2. CPU






2.1 特長

- 汎用レジスタ : 32ビット × 16本
- 基本命令 : 62種類
- アドレッシングモード : 11種類
 - レジスタ直接 (Rn)
 - レジスタ間接 (@Rn)
 - ポストインクリメントレジスタ間接 (@Rn +)
 - プリデクリメントレジスタ間接 (@-Rn)
 - ディスプレースメント付きレジスタ間接 (@disp : 4,Rn)
 - インデックス付きレジスタ間接 (@R0,Rn)
 - ディスプレースメント付きGBR間接 (@disp : 8,GBR)
 - インデックス付きGBR間接 (@R0,GBR)
 - ディスプレースメント付きPC相対 (@disp : 8,PC)
 - PC相対 (disp : 8/disp : 12/Rn)
 - イミディエイト (#imm : 8)

2.2 レジスタの構成

レジスタは、汎用レジスタ (32 ビット × 16 本) 、コントロールレジスタ (32 ビット × 3 本) 、システムレジスタ (32 ビット × 4 本) の 3 種類があります。

2. CPU



【注】*1 インデックス付きレジスタ間接、インデックス付きGBR間接アドレッシングモードのインデックスレジスタとしても使用します。命令によってはソースまたはデスティネーションレジスタをR0に固定しているものがあります。

*2 R15は例外処理の中で、ハードウェアスタックポインタとして使用されます。

図 2.1 CPU 内部レジスタ構成

2.2.1 汎用レジスタ (Rn)

汎用レジスタ (Rn) は、32 ビットの長さで、R0 から R15 までの 16 本あります。汎用レジスタは、データ処理、アドレス計算に使われます。R0 は、インデックスレジスタとしても使用します。いくつかの命令では使用できるレジスタが R0 に固定されています。R15 は、ハードウェアスタックポインタ (SP) として使われます。例外処理でのステータスレジスタ (SR) とプログラムカウンタ (PC) の退避、回復は R15 を用いてスタックを参照し行います。

2.2.2 コントロールレジスタ

コントロールレジスタは 32 ビットの長さで、ステータスレジスタ (SR)、グローバルベースレジスタ (GBR)、ペクタベースレジスタ (VBR) の 3 本があります。SR は処理の状態を表します。GBR は GBR 間接アドレッシングモードのベースアドレスとして使用し、内蔵周辺モジュールのレジスタのデータ転送などに使用します。VBR は割り込みを含む例外処理ペクタ領域のベースアドレスとして使用します。

(1) ステータスレジスタ (SR)

ビット	ビット名	初期値	R/W	説明
31 ~ 10		すべて 0	R/W	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
9	M	不定	R/W	DIV0U、DIV0S、DIV1 命令で使います。
8	Q	不定	R/W	DIV0U、DIV0S、DIV1 命令で使います。
7	I3	1	R/W	割り込みマスクビット
6	I2	1	R/W	
5	I1	1	R/W	
4	I0	1	R/W	
3、2		すべて 0	R/W	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
1	S	不定	R/W	S ビット 積和命令で使います。
0	T	不定	R/W	T ビット 以下の命令では、真 (1)、偽 (0) を表します。 MOVT、CMP/cond、TAS、TST、BT (BT/S)、BF (BF/S)、SETT、CLRT 以下の命令では、キャリ、ボロー、オーバフロー、アンダフローなどを表します。 ADDV、ADDC、SUBV、SUBC、NEGC、DIV0U、DIV0S、DIV1、SHAR、 SHAL、SHLR、SHLL、ROTR、ROTL、ROTCR、ROTCL

(2) グローバルベースレジスタ (GBR)

GBR 間接アドレッシングモードのベースアドレスを示します。GBR 間接アドレッシングモードは、内蔵周辺モジュールのレジスタ領域などのデータ転送と論理演算に使用します。

(3) ベクタベースレジスタ (VBR)

例外処理ベクタ領域のベースアドレスを示します。

2.2.3 システムレジスタ

システムレジスタは 32 ビットの長さで、積和レジスタ(MACH、MACL の 2 本)、プロシージャレジスタ(PR)、プログラムカウンタ (PC) の 4 本があります。

(1) 積和レジスタ (MAC)

乗算、積和演算の結果の格納レジスタです。

(2) プロシージャレジスタ (PR)

サブルーチンプロシージャからの戻り先アドレスの格納レジスタです。

(3) プログラムカウンタ (PC)

PC は現在実行中の命令の 4 バイト (2 命令) 先を示しています。

2.2.4 レジスタの初期値

リセット後のレジスタの値を表 2.1 に示します。

表 2.1 レジスタの初期値

区分	レジスタ	初期値
汎用レジスタ	R0 ~ R14	不定
	R15 (SP)	ベクタアドレステーブル中の SP の値
コントロールレジスタ	SR	I3 ~ I0 は 1111 (H'F)、リザーブビットは 0、その他は不定
	GBR	不定
	VBR	H'00000000
システムレジスタ	MACH、MACL、PR	不定
	PC	ベクタアドレステーブル中の PC の値

2.3 データ形式

2.3.1 レジスタのデータ形式

レジスタオペランドのデータサイズは常にロングワード（32ビット）です。メモリ上のデータをレジスタへコードするとき、メモリオペランドのデータサイズがバイト（8ビット）、もしくはワード（16ビット）の場合は、ロングワードに符号拡張し、レジスタに格納します。




図 2.2 レジスタのデータ形式

2.3.2 メモリ上でのデータ形式

バイト、ワード、ロングワードのデータ形式があります。

バイトデータは任意番地に、ワードデータは $2n$ 番地から、ロングワードデータは $4n$ 番地から配置してください。その境界以外からアクセスすると、アドレスエラーが発生します。このとき、アクセスした結果は保証されません。特に、ハードウェアスタックポインタ（SP, R15）が指示するスタックにはプログラムカウンタ（PC）とステータスレジスタ（SR）をロングワードで保持しますので、ハードウェアスタックポインタの値が $4n$ になるように設定してください。



図 2.3 メモリ上でのデータ形式

2.3.3 イミディエイトデータのデータ形式

バイト（8ビット）のイミディエイトデータは命令コードの中に配置します。

MOV、ADD、CMP/EQ 命令ではイミディエイトデータを符号拡張後、ロングワードで演算します。一方、TST、AND、OR、XOR 命令ではイミディエイトデータをゼロ拡張後、ロングワードで演算します。したがって、AND 命令でイミディエイトデータを用いると、デスティネーションレジスタの上位 24 ビットは常にクリアされます。

ワードとロングワードのイミディエイトデータは命令コードの中に配置せず、メモリ上のテーブルに配置します。メモリ上のテーブルは、ディスプレースメント付き PC 相対アドレッシングモードを使ったイミディエイトデータのデータ転送命令（MOV）で、参照します。

2.4 命令の特長

2.4.1 RISC 方式

命令は RISC 方式です。特長は次のとあります。

(1) 16 ビット固定長命令

命令長はすべて 16 ビット固定長です。これによりプログラムのコード効率が向上します。

(2) 1 命令 / 1 ステート

パイプライン方式を採用し、基本命令は、1 命令を 1 ステートで実行できます。40MHz 動作時、1 ステートは 25ns になります。

(3) データサイズ

演算の基本的なデータサイズはロングワードです。メモリのアクセスサイズは、バイト / ワード / ロングワードを選択できます。メモリのバイトとワードのデータは符号拡張後、ロングワードで演算されます。イミディエイトデータは算術演算では符号拡張後、論理演算ではゼロ拡張後、ロングワードで演算されます。

表 2.2 ワードデータの符号拡張

本 LSI の CPU	説 明	他の CPU の例
MOV.W @ (disp, PC), R1	32 ビットに符号拡張され、R1 は H'00001234	ADD.W #H'1234, R0
ADD R1, R0	になります。	
.....	次に ADD 命令で演算されます。	
.DATA.W H'1234		

【注】 @ (disp, PC) でイミディエイトデータを参照します。

(4) ロードストアアーキテクチャ

基本演算はレジスタ間で実行します。メモリとの演算は、レジスタにデータをロードし実行します（ロードストアアーキテクチャ）。ただし、AND などのビットを操作する命令は直接メモリに対して実行します。

(5) 遅延分岐

無条件分岐命令は、遅延分岐命令です。遅延分岐命令の場合、遅延分岐命令の直後の命令を実行してから、分岐します。これにより、分岐時のパイプラインの乱れを軽減しています。条件付き分岐命令には遅延分岐命令と通常分岐命令の 2 通りがあります。

表 2.3 遅延分岐命令

本 LSI の CPU	説 明	他の CPU の例
BRA TRGET	TRGET に分岐する前に ADD を実行します。	ADD.W R1, R0
ADD R1, R0		BRA TRGET

(6) 乗算 / 積和演算

$16 \times 16 = 32$ の乗算を 1~2 ステート、 $16 \times 16 + 64 = 64$ の積和演算を 2~3 ステートで実行します。 $32 \times 32 = 64$ の乗算や、 $32 \times 32 + 64 = 64$ の積和演算を 2~4 ステートで実行します。

(7) T ビット

比較結果は SR の T ビットに反映し、その真、偽によって条件分岐します。必要最小限の命令によってのみ T ビットを変化させ、処理速度を向上させています。

表 2.4 T ビット

本 LSI の CPU	説明	他の CPU の例
CMP/GE R1, R0	R0 < R1 のとき T ビットがセットされます。	CMP.W R1, R0
BT TRGET0	R0 < R1 のとき TRGET0 へ分岐します。	BGE TRGET0
BF TRGET1	R0 < R1 のとき TRGET1 へ分岐します。	BLT TRGET1
ADD #1, R0	ADD では T ビットが変化しません。	SUB.W #1, R0
CMP/EQ #0, R0	R0 = 0 のとき T ビットがセットされます。	BEQ TRGET
BT TRGET	R0 = 0 のとき分岐します。	

(8) イミディエイトデータ

バイト(8 ビット)のイミディエイトデータは命令コードの中に配置します。ワードとロングワードのイミディエイトデータは命令コードの中に配置せず、メモリ上のテーブルに配置します。メモリ上のテーブルは、ディスプレースメント付き PC 相対アドレッシングモードを使ったイミディエイトデータの転送命令 (MOV) で参照します。

表 2.5 イミディエイトデータによる参照

区分	本 LSI の CPU	他の CPU の例
8 ビットイミディエイト	MOV #H'12, R0	MOV.B #H'12, R0
16 ビットイミディエイト	MOV.W @ (disp, PC), R0DATA.W H'1234	MOV.W#H'1234, R0
32 ビットイミディエイト	MOV.L @ (disp, PC), R0DATA.L H'12345678	MOV.L#H'12345678, R0

【注】 @ (disp, PC) でイミディエイトデータを参照します。

(9) 絶対アドレス

絶対アドレスでデータを参照するときは、あらかじめ絶対アドレスの値を、メモリ上のテーブルに配置しておきます。命令実行時にイミディエイトデータをロードする方法で、この値をレジスタに転送し、レジスタ間接アドレッシングモードでデータを参照します。

2. CPU

表 2.6 絶対アドレスによる参照

区分	本 LSI の CPU	他の CPU の例
絶対アドレス	MOV.L @ (disp, PC), R1 MOV.B @ R1, R0DATA.L H'12345678	MOV.B @ H'12345678, R0

【注】 @ (disp, PC) でイミディエイトデータを参照します。

(10) 16 ビット / 32 ビットディスプレースメント

16 ビット、または 32 ビットディスプレースメントでデータを参照するときは、あらかじめディスプレースメントの値をメモリ上のテーブルに配置しておきます。命令実行時にイミディエイトデータをロードする方法でこの値をレジスタに転送し、インデックス付きレジスタ間接アドレッシングモードでデータを参照します。

表 2.7 ディスプレースメントによる参照


区分	本 LSI の CPU	他の CPU の例
16 ビットディスプレースメント	MOV.W @ (disp, PC), R0 MOV.W @ (R0, R1), R2DATA.W H'1234	MOV.W @ (H'1234, R1), R2

【注】 @ (disp, PC) でイミディエイトデータを参照します。

2.4.2 アドレッシングモード

アドレッシングモードと実効アドレスの計算方法を表 2.8 に示します。

表 2.8 アドレッシングモードと実効アドレス

アドレッシングモード	命令フォーマット	実行アドレスの計算方法	計算式
レジスタ直接	Rn	実効アドレスはレジスタ Rn です。 (オペランドはレジスタ Rn の内容です)	
レジスタ間接	@Rn	実効アドレスはレジスタ Rn の内容です。 	Rn
ポストインクリメント レジスタ間接	@Rn +	実効アドレスはレジスタ Rn の内容です。命令実行後 Rn に定数を加算します。定数はオペランドサイズがバイトのとき 1、ワードのとき 2、ロングワードのとき 4 です。 	Rn 命令実行後 バイト : Rn + 1 Rn ワード : Rn + 2 Rn ロングワード : Rn + 4 Rn

アドレスリングモード	命令フォーマット	実行アドレスの計算方法	計算式
プリデクリメントレジスタ間接	@ - Rn	実効アドレスは、あらかじめ定数を減算したレジスタ Rn の内容です。定数はバイトのとき 1、ワードのとき 2、ロングワードのとき 4 です。	バイト : Rn - 1 Rn ワード : Rn - 2 Rn ロングワード : Rn - 4 Rn (計算後の Rn で命令実行)
ディスプレースメント付きレジスタ間接	@(disp : 4, Rn)	実効アドレスはレジスタ Rn に 4 ビットディスプレースメント disp を加算した内容です。disp はゼロ拡張後、オペランドサイズによってバイトで 1 倍、ワードで 2 倍、ロングワードで 4 倍します。	バイト : Rn + disp ワード : Rn + disp × 2 ロングワード : Rn + disp × 4
インデックス付きレジスタ間接	@ (R0, Rn)	実効アドレスはレジスタ Rn に R0 を加算した内容です。	Rn + R0
ディスプレースメント付き GBR 間接	@(disp:8, GBR)	実効アドレスはレジスタ GBR に 8 ビットディスプレースメント disp を加算した内容です。disp はゼロ拡張後、オペランドサイズによってバイトで 1 倍、ワードで 2 倍、ロングワードで 4 倍します。	バイト : GBR + disp ワード : GBR + disp × 2 ロングワード : GBR + disp × 4
インデックス付き GBR 間接	@ (R0, GBR)	実効アドレスはレジスタ GBR に R0 を加算した内容です。	GBR + R0

2. CPU

アドレスリングモード	命令フォーマット	実行アドレスの計算方法	計算式
ディスプレースメント付き PC 相対	@ (disp : 8, PC)	実効アドレスはレジスタ PC に 8 ビットディスプレースメント disp を加算した内容です。disp はゼロ拡張後、オペランドサイズによってワードで 2 倍、ロングワードで 4 倍します。さらにロングワードのときは PC の下位 2 ビットをマスクします。	ワード : PC + disp × 2 ロングワード : PC & H'FFFFFFFC + disp × 4
PC 相対	disp : 8	実効アドレスはレジスタ PC に 8 ビットディスプレースメント disp を符号拡張後 2 倍し、加算した内容です。	PC + disp × 2
	disp : 12	実効アドレスはレジスタ PC に 12 ビットディスプレースメント disp を符号拡張後 2 倍し、加算した内容です。	PC + disp × 2
	Rn	実行アドレスはレジスタ PC に Rn を加算した内容です。	PC + Rn

アドレッシングモード	命令フォーマット	実行アドレスの計算方法	計算式
イミディエイト	#imm : 8	TST、AND、OR、XOR 命令の 8 ビットイミディエイト imm はゼロ拡張します。	
	#imm : 8	MOV、ADD、CMP/EQ 命令の 8 ビットイミディエイト imm は符号拡張します。	
	#imm : 8	TRAPA 命令の 8 ビットイミディエイト imm はゼロ拡張後、4 倍します。	

2.4.3 命令形式

命令形式とソースオペランドとデスティネーションオペランドの意味を示します。命令コードによりオペランドの意味が異なります。記号は次のとおりです。

- xxxx : 命令コード
- mmmm : ソースレジスタ
- nnnn : デスティネーションレジスタ
- iiii : イミディエイトデータ
- dddd : ディスプレースメント

表 2.9 命令形式

命令形式		ソースオペランド	デスティネーションオペランド	命令の例
0 形式	15 xxxx 0 xxxx xxxx xxxx xxxx			NOP
n 形式	15 xxxx 0 xxxx nnnn xxxx xxxx		nnnn : レジスタ直接	MOVT Rn
		コントロールレジスタまたはシステムレジスタ	nnnn : レジスタ直接	STS MACH, Rn
		コントロールレジスタまたはシステムレジスタ	nnnn : ブリデクリメントレジスタ間接	STC.L SR, @-Rn
m 形式	15 xxxx 0 xxxx mmmm xxxx xxxx	mmmm : レジスタ直接	コントロールレジスタまたはシステムレジスタ	LDC Rm, SR
		mmmm : ポストインクリメントレジスタ間接	コントロールレジスタまたはシステムレジスタ	LDC.L @Rm + , SR
		mmmm : レジスタ間接		JMP @Rm
		mmmm : Rm を用いた PC 相対		BRAF Rm

2. CPU

命令形式		ソースオペランド	デスティネーション オペランド	命令の例
nm 形式		mmmm : レジスタ直接	nnnn : レジスタ直接	ADD Rm, Rn
		mmmm : レジスタ直接	nnnn : レジスタ間接	MOV.L Rm, @Rn
		mmmm : ポストインクリメント レジスタ間接 (積和演算) nnnn : *	MACH, MACL	MAC.W @Rm+, @Rn+
		mmmm : ポストインクリメント レジスタ間接	nnnn : レジスタ直接	MOV.L @Rm+, Rn
		mmmm : レジスタ直接	nnnn : ブリデクリメント レジスタ間接	MOV.L Rm, @ -Rn
		mmmm : レジスタ直接	nnnn : インデックス付き レジスタ間接	MOV.L Rm, @(R0, Rn)
		mmmmdddd : ディスプレースメント 付きレジスタ間接	R0 (レジスタ直接)	MOV.B @(disp, Rn), R0
nd4 形式		R0 (レジスタ直接)	nnnndddd : ディスプレースメント 付きレジスタ間接	MOV.B R0, @(disp, Rn)
nmd 形式		mmmm : レジスタ直接	nnnndddd : ディスプレースメント 付きレジスタ間接	MOV.L Rm, @(disp, Rn)
		mmmmdddd : ディスプレースメント付 きレジスタ間接	nnnn : レジスタ直接	MOV.L @(disp, Rm), Rn
d 形式		ddddddd : ディスプレースメント付 き GBR 間接	R0 (レジスタ直接)	MOV.L @(disp, GBR), R0
		R0 (レジスタ直接)	ddddddd : ディスプレースメント付 き GBR 間接	MOV.L R0, @(disp, GBR)
		ddddd : ディスプレースメント付 き PC 相対	R0 (レジスタ直接)	MOVA @(disp, PC), R0
			ddddd : PC 相対	BF label
d12 形式			ddddd : PC 相対	BRA label (label = disp + pc)

命令形式		ソースオペランド	デスティネーション オペランド	命令の例
nd8 形式	15 xxxx nnnn dddd dddd 0	dddddd : ディスプレースメント 付き PC 相対	nnnn : レジスタ直接	MOV.L @ (disp,PC),Rn
i 形式	15 xxxx xxxx iiiiiiiiiiiiiii 0	iiiiiiii : イミディエイト	インデックス付き GBR 間接	AND.B #imm,@ (R0,GBR)
		iiiiiiii : イミディエイト	R0 (レジスタ直接)	AND #imm, R0
		iiiiiiii : イミディエイト		TRAPA #imm
ni 形式	15 xxxx nnnn iiiiiiiiiiiiiii 0	iiiiiiii : イミディエイト	nnnn : レジスタ直接	ADD #imm, Rn

【注】 * 積和命令では nnnn は、ソースレジスタです。

2.5 命令セット

2.5.1 分類順命令セット

命令を分類順に表 2.10 に示します。

表 2.10 命令の分類

分類	命令の種類	オペコード	機能	命令数
データ転送命令	5	MOV	データ転送 イミディエイトデータの転送 周辺モジュールデータの転送 構造体データの転送	39
		MOVA	実行アドレスの転送	
		MOVT	T ビットの転送	
		SWAP	上位と下位の交換	
		XTRCT	連結レジスタの中央切り出し	
算術演算命令	21	ADD	2 進加算	33
		ADDC	キャリ付き 2 進加算	
		ADDV	オーバフロー付き 2 進加算	
		CMP/cond	比較	
		DIV1	除算	
		DIV0S	符号付き除算の初期化	
		DIV0U	符号なし除算の初期化	
		DMULS	符号付き倍精度乗算	
		DMULU	符号なし倍精度乗算	

2. CPU

分類	命令の種類	オペコード	機能	命令数
算術演算命令	21	DT	デクリメントとテスト	33
		EXTS	符号拡張	
		EXTU	ゼロ拡張	
		MAC	積和演算、倍精度積和演算	
		MUL	倍精度乗算	
		MULS	符号付き乗算	
		MULU	符号なし乗算	
		NEG	符号反転	
		NEGC	ボロー付き符号反転	
		SUB	2進減算	
		SUBC	ボロー付き2進減算	
		SUBV	アンダフロー付き2進減算	
論理演算命令	6	AND	論理積演算	14
		NOT	ビット反転	
		OR	論理和演算	
		TAS	メモリテストとピットセット	
		TST	論理積演算のTビットセット	
		XOR	排他的論理和演算	
シフト命令	10	ROTL	1ビット左回転	14
		ROTR	1ビット右回転	
		ROTCL	Tビット付き1ビット左回転	
		ROTCR	Tビット付き1ビット右回転	
		SHAL	算術的1ビット左シフト	
		SHAR	算術的1ビット右シフト	
		SHLL	論理的1ビット左シフト	
		SHLLn	論理的nビット左シフト	
		SHLR	論理的1ビット右シフト	
		SHLRn	論理的nビット右シフト	
分岐命令	9	BF	条件分岐、遅延付き条件分岐(T=0で分岐)	11
		BT	条件分岐、遅延付き条件分岐(T=1で分岐)	
		BRA	無条件分岐	
		BRAF	無条件分岐	
		BSR	サブルーチンプロシージャへの分岐	
		BSRF	サブルーチンプロシージャへの分岐	
		JMP	無条件分岐	
		JSR	サブルーチンプロシージャへの分岐	
		RTS	サブルーチンプロシージャからの復帰	

分類	命令の種類	オペコード	機能	命令数
システム制御命令	11	CLRT	Tビットのクリア	31
		CLRMAC	MAC レジスタのクリア	
		LDC	コントロールレジスタへのロード	
		LDS	システムレジスタへのロード	
		NOP	無操作	
		RTE	例外処理からの復帰	
		SETT	Tビットのセット	
		SLEEP	低消費電力状態への遷移	
		STC	コントロールレジスタからのストア	
		STS	システムレジスタからのストア	
		TRAPA	トラップ例外処理	
	計 62			142

命令の命令コード、動作、実行ステートを、以下の形式で分類順に説明します。

表 2.11 命令コード、動作、実行ステート表に使用する記号

命令	命令コード	動作の概略	実行ステート	Tビット
ニーモニックで表示しています。	MSB LSB の順で表示しています。	動作の概略を表示しています。	ノーウェイトのときの値です。 *1	命令実行後の、Tビットの値を表示しています。
記号の説明 OP.Sz SRC, DEST OP : オペコード Sz : サイズ SRC : ソース DEST : デスティネーション Rm : ソースレジスタ Rn : デスティネーションレジスタ imm:イミディエイトデータ disp : ディスプレースメント*	記号の説明 mmmm: ソースレジスタ nnnn: デスティネーションレジスタ 0000: R0 0001: R1 1111: R15 iiii: イミディエイトデータ dddd: ディスプレースメント	記号の説明 、 : 転送方向 (xx) : メモリオペランド M/Q/T : SR 内のフラグ ビット & : ビットごとの論理積 : ビットごとの論理和 ^: ビットごとの排他的論理和 ~: ビットごとの論理否定 <<n: 左 n ビットシフト >>n: 右 n ビットシフト		記号の説明 : 変化しない

【注】 *1 命令の実行ステートについて

表に示した実行ステートは最少値です。実際は、

1. 命令フェッチとデータアクセスの競合が起こる場合
2. ロード命令(メモリ レジスタ)のデスティネーションレジスタと、その直後の命令が使うレジスタが同一の場合

などの条件により、命令実行ステート数は増加します。

*2 命令のオペランドサイズなどに応じてスケーリング(×1、×2、×4)されます。

詳細は「SH-1/SH-2/SH-DSP ソフトウェアマニュアル」を参照してください。

2. CPU

(1) データ転送命令

表 2.12 データ転送命令

命 令	命令コード	動 作	実行 ステート	T ビット
MOV #imm, Rn	1110nnnniiiiiiii	#imm 符号拡張 Rn	1	
MOV.W @ (disp, PC), Rn	1001nnnnddddddddd	(disp × 2 + PC) 符号拡張 Rn	1	
MOV.L @ (disp, PC), Rn	1101nnnnddddddddd	(disp × 4 + PC) Rn	1	
MOV Rm, Rn	0110nnnnmmmm0011	Rm Rn	1	
MOV.B Rm, @Rn	0010nnnnmmmm0000	Rm (Rn)	1	
MOV.W Rm, @Rn	0010nnnnmmmm0001	Rm (Rn)	1	
MOV.L Rm, @Rn	0010nnnnmmmm0010	Rm (Rn)	1	
MOV.B @Rm, Rn	0110nnnnmmmm0000	(Rm) 符号拡張 Rn	1	
MOV.W @Rm, Rn	0110nnnnmmmm0001	(Rm) 符号拡張 Rn	1	
MOV.L @Rm, Rn	0110nnnnmmmm0010	(Rm) Rn	1	
MOV.B Rm, @- Rn	0010nnnnmmmm0100	Rn - 1 Rn、Rm (Rn)	1	
MOV.W Rm, @- Rn	0010nnnnmmmm0101	Rn - 2 Rn、Rm (Rn)	1	
MOV.L Rm, @- Rn	0010nnnnmmmm0110	Rn - 4 Rn、Rm (Rn)	1	
MOV.B @Rm + , Rn	0110nnnnmmmm0100	(Rm) 符号拡張 Rn、 Rm + 1 Rm	1	
MOV.W @Rm + , Rn	0110nnnnmmmm0101	(Rm) 符号拡張 Rn、 Rm + 2 Rm	1	
MOV.L @Rm + , Rn	0110nnnnmmmm0110	(Rm) Rn、Rm + 4 Rm	1	
MOV.B R0, @ (disp, Rn)	10000000nnnnddddd	R0 (disp + Rn)	1	
MOV.W R0, @ (disp, Rn)	10000001nnnnddddd	R0 (disp × 2 + Rn)	1	
MOV.L Rm, @ (disp, Rn)	0001nnnnmmmmddddd	Rm (disp × 4 + Rn)	1	
MOV.B @ (disp, Rm), R0	10000100mmmmddddd	(disp + Rm) 符号拡張 R0	1	
MOV.W @ (disp, Rm), R0	10000101mmmmddddd	(disp × 2 + Rm) 符号拡張 R0	1	
MOV.L @ (disp, Rm), Rn	0101nnnnmmmmddddd	(disp × 4 + Rm) Rn	1	
MOV.B Rm, @ (R0, Rn)	0000nnnnmmmm0100	Rm (R0 + Rn)	1	
MOV.W Rm, @ (R0, Rn)	0000nnnnmmmm0101	Rm (R0 + Rn)	1	
MOV.L Rm, @ (R0, Rn)	0000nnnnmmmm0110	Rm (R0 + Rn)	1	
MOV.B @ (R0, Rm), Rn	0000nnnnmmmm1100	(R0 + Rm) 符号拡張 Rn	1	
MOV.W @ (R0, Rm), Rn	0000nnnnmmmm1101	(R0 + Rm) 符号拡張 Rn	1	
MOV.L @ (R0, Rm), Rn	0000nnnnmmmm1110	(R0 + Rm) Rn	1	
MOV.B R0, @ (disp, GBR)	11000000ddddd	R0 (disp + GBR)	1	
MOV.W R0, @ (disp, GBR)	11000001ddddd	R0 (disp × 2 + GBR)	1	
MOV.L R0, @ (disp, GBR)	11000010ddddd	R0 (disp × 4 + GBR)	1	

命 令	命令コード	動 作	実 行 ステート	T ビット
MOV.B @ (disp, GBR), R0	11000100d d d d d d d d	(disp + GBR) 符号拡張 R0	1	
MOV.W @ (disp, GBR), R0	11000101d d d d d d d d	(disp × 2 + GBR) 符号拡張 R0	1	
MOV.L @ (disp, GBR), R0	11000110d d d d d d d d	(disp × 4 + GBR) R0	1	
MOVA @ (disp, PC), R0	11000111d d d d d d d	disp × 4 + PC R0	1	
MOV T Rn	0000nnnn00101001	T Rn	1	
SWAP.B Rm, Rn	0110nnnnmmmm1000	Rm 下位 2 バイトの上下バイト交換 Rn	1	
SWAP.W Rm, Rn	0110nnnnmmmm1001	Rm 上下ワード交換 Rn	1	
XTRCT Rm, Rn	0010nnnnmmmm1101	Rm : Rn の中央 32 ビット Rn	1	

(2) 算術演算命令

表 2.13 算術演算命令

命 令	命令コード	動 作	実 行 ステート	T ビット
ADD Rm, Rn	0011nnnnmmmm1100	Rn + Rm Rn	1	
ADD #imm, Rn	0111nnnniiiiiiii	Rn + imm Rn	1	
ADDC Rm, Rn	0011nnnnmmmm1110	Rn + Rm + T Rn, キャリ T	1	キャリ
ADDV Rm, Rn	0011nnnnmmmm1111	Rn + Rm Rn、オーバフロー T	1	オーバ フロー
CMP/EQ #imm, R0	10001000iiiiiiii	R0 = imm のとき 1 T	1	比較結果
CMP/EQ Rm, Rn	0011nnnnmmmm0000	Rn = Rm のとき 1 T	1	比較結果
CMP/HS Rm, Rn	0011nnnnmmmm0010	無符号で Rn Rm のとき 1 T	1	比較結果
CMP/GE Rm, Rn	0011nnnnmmmm0011	有符号で Rn Rm のとき 1 T	1	比較結果
CMP/HI Rm, Rn	0011nnnnmmmm0110	無符号で Rn > Rm のとき 1 T	1	比較結果
CMP/GT Rm, Rn	0011nnnnmmmm0111	有符号で Rn > Rm のとき 1 T	1	比較結果
CMP/PL Rn	0100nnnn00010101	Rn > 0 のとき 1 T	1	比較結果
CMP/PZ Rn	0100nnnn00010001	Rn 0 のとき 1 T	1	比較結果
CMP/STR Rm, Rn	0010nnnnmmmm1100	いずれかのバイトが等しいとき 1 T	1	比較結果
DIV1 Rm, Rn	0011nnnnmmmm0100	1 ステップ除算 (Rn ÷ Rm)	1	計算結果
DIV0S Rm, Rn	0010nnnnmmmm0111	Rn の MSB Q, Rm の MSB M, M^Q T	1	計算結果
DIV0U	0000000000011001	0 M/Q/T	1	0
DMULSL Rm, Rn	0011nnnnmmmm1101	符号付きで Rn × Rm MACH、MACL 32 × 32 64 ビット	2 ~ 4*	

2. CPU

命 令	命令コード	動 作	実 行 ス テート	T ピット
DMULU.L Rm, Rn	0 0 1 1 n n n n m m m m 0 1 0 1	符号なしで Rn × Rm MACH、MACL 32×32 64 ピット	2 ~ 4*	
DT Rn	0 1 0 0 n n n n 0 0 0 1 0 0 0 0	Rn - 1 Rn, Rn が 0 のとき 1 T Rn が 0 以外のとき 0 T	1	比較結果
EXTS.B Rm, Rn	0 1 1 0 n n n n m m m m 1 1 1 0	Rm をバイトから符号拡張 Rn	1	
EXTS.W Rm, Rn	0 1 1 0 n n n n m m m m 1 1 1 1	Rm をワードから符号拡張 Rn	1	
EXTU.B Rm, Rn	0 1 1 0 n n n n m m m m 1 1 0 0	Rm をバイトからゼロ拡張 Rn	1	
EXTU.W Rm, Rn	0 1 1 0 n n n n m m m m 1 1 0 1	Rm をワードからゼロ拡張 Rn	1	
MAC.L @Rm+, @Rn+	0 0 0 0 n n n n m m m m 1 1 1 1	符号付きで (Rn) × (Rm) + MAC MAC $32 \times 32 + 64$ 64 ピット	3/(2~4)*	
MAC.W @Rm+, @Rn+	0 1 0 0 n n n n m m m m 1 1 1 1	符号付きで (Rn) × (Rm) + MAC MAC $16 \times 16 + 64$ 64 ピット	3/(2)*	
MUL.L Rm, Rn	0 0 0 0 n n n n m m m m 0 1 1 1	Rn × Rm MACL 32×32 32 ピット	2 ~ 4*	
MULS.W Rm, Rn	0 0 1 0 n n n n m m m m 1 1 1 1	符号付きで Rn × Rm MACL 16×16 32 ピット	1 ~ 3*	
MULU.W Rm, Rn	0 0 1 0 n n n n m m m m 1 1 1 0	符号なしで Rn × Rm MACL 16×16 32 ピット	1 ~ 3*	
NEG Rm, Rn	0 1 1 0 n n n n m m m m 1 0 1 1	0 - Rm Rn	1	
NEGC Rm, Rn	0 1 1 0 n n n n m m m m 1 0 1 0	0 - Rm - T Rn、ボロー T	1	ボロー
SUB Rm, Rn	0 0 1 1 n n n n m m m m 1 0 0 0	Rn - Rm Rn	1	
SUBC Rm, Rn	0 0 1 1 n n n n m m m m 1 0 1 0	Rn - Rm - T Rn、ボロー T	1	ボロー
SUBV Rm, Rn	0 0 1 1 n n n n m m m m 1 0 1 1	Rn - Rm Rn、アンダフロー T	1	オーバ フロー

【注】 * 通常実行ステートを示します。 () 内の値は、前後の命令との競合関係による実行ステートです。

(3) 論理演算命令

表 2.14 論理演算命令

命 令	命令コード	動 作	実 行 ス テ ー ト	T ピ ッ ト
AND Rm, Rn	0 0 1 0 n n n n m m m m 1 0 0 1	Rn & Rm Rn	1	
AND #imm, R0	1 1 0 0 1 0 0 1 i i i i i i i i	R0 & imm R0	1	
AND.B #imm, @(R0, GBR)	1 1 0 0 1 1 0 1 i i i i i i i i	(R0 + GBR) & imm (R0 + GBR)	3	
NOT Rm, Rn	0 1 1 0 n n n n m m m m 0 1 1 1	~ Rm Rn	1	
OR Rm, Rn	0 0 1 0 n n n n m m m m 1 0 1 1	Rn Rm Rn	1	
OR #imm, R0	1 1 0 0 1 0 1 1 i i i i i i i i	R0 imm R0	1	
OR.B #imm, @(R0, GBR)	1 1 0 0 1 1 1 1 i i i i i i i i	(R0 + GBR) imm (R0 + GBR)	3	
TAS.B @Rn	0 1 0 0 n n n n 0 0 0 1 1 0 1 1	(Rn) が 0 のとき 1 T, 1 MSB of (Rn)	4	テ 斯 ト 結 果
TST Rm, Rn	0 0 1 0 n n n n m m m m 1 0 0 0	Rn & Rm, 結果が 0 のとき 1 T	1	テ 斯 ト 結 果
TST #imm, R0	1 1 0 0 1 0 0 0 i i i i i i i i	R0 & imm, 結果が 0 のとき 1 T	1	テ 斯 ト 結 果
TST.B #imm, @(R0, GBR)	1 1 0 0 1 1 0 0 i i i i i i i i	(R0 + GBR) & imm, 結果が 0 のとき 1 T	3	テ 斯 ト 結 果
XOR Rm, Rn	0 0 1 0 n n n n m m m m 1 0 1 0	Rn ^ Rm Rn	1	
XOR #imm, R0	1 1 0 0 1 0 1 0 i i i i i i i i	R0 ^ imm R0	1	
XOR.B #imm, @(R0, GBR)	1 1 0 0 1 1 1 0 i i i i i i i i	(R0 + GBR) ^ imm (R0 + GBR)	3	

2. CPU

(4) シフト命令

表 2.15 シフト命令

命 令	命令コード	動 作	実 行 ステート	T ビット
ROTL Rn	0100nnnn00000100	T Rn MSB	1	MSB
ROTR Rn	0100nnnn00000101	LSB Rn T	1	LSB
ROTCL Rn	0100nnnn00100100	T Rn T	1	MSB
ROTCR Rn	0100nnnn00100101	T Rn T	1	LSB
SHAL Rn	0100nnnn00100000	T Rn 0	1	MSB
SHAR Rn	0100nnnn00100001	MSB Rn T	1	LSB
SHLL Rn	0100nnnn00000000	T Rn 0	1	MSB
SHLR Rn	0100nnnn00000001	0 Rn T	1	LSB
SHLL2 Rn	0100nnnn000001000	Rn << 2 Rn	1	
SHLR2 Rn	0100nnnn000001001	Rn >> 2 Rn	1	
SHLL8 Rn	0100nnnn00011000	Rn << 8 Rn	1	
SHLR8 Rn	0100nnnn00011001	Rn >> 8 Rn	1	
SHLL16 Rn	0100nnnn00101000	Rn << 16 Rn	1	
SHLR16 Rn	0100nnnn00101001	Rn >> 16 Rn	1	

(5) 分岐命令

表 2.16 分岐命令

命 令	命令コード	動 作	実 行 ステート	T ビット
BF label	10001011ddddd	T=0 のとき disp × 2 + PC PC, T=1 のとき nop	3/1*	
BF/S label	10001111ddddd	遅延分岐、 T=0 のとき disp × 2 + PC PC, T=1 のとき nop	3/1*	
BT label	10001001ddddd	T=1 のとき disp × 2 + PC PC, T=0 のとき nop	3/1*	
BT/S label	10001101ddddd	遅延分岐、 T=1 のとき disp × 2 + PC PC, T=0 のとき nop	2/1*	
BRA label	1010ddddd	遅延分岐、 disp × 2 + PC PC	2	
BRAF Rm	0000mmmm00100011	遅延分岐、 Rm + PC PC	2	
BSR label	1011ddddd	遅延分岐、 PC PR, disp × 2 + PC PC	2	
BSRF Rm	0000mmmm00000011	遅延分岐、 PC PR, Rm + PC PC	2	

命 令	命令コード	動 作	実 行 ス テ ー ト	T ピ ッ ト
JMP @Rm	0100mmmm000101011	遅延分岐、Rm PC	2	
JSR @Rm	0100mmmm000010111	遅延分岐、PC PR、Rm PC	2	
RTS	00000000000010111	遅延分岐、PR PC	2	

【注】 * 分岐しないときは1ステートになります。

(6) システム制御命令

表 2.17 システム制御命令

命 令	命令コード	動 作	実 行 ス テ ー ト	T ピ ッ ト
CLRT	0000000000001000	0 T	1	0
CLRMAC	00000000000101000	0 MACH, MACL	1	
LDC Rm, SR	0100mmmm00001110	Rm SR	1	LSB
LDC Rm, GBR	0100mmmm000011110	Rm GBR	1	
LDC Rm, VBR	0100mmmm000101110	Rm VBR	1	
LDC.L @Rm +, SR	0100mmmm00000111	(Rm) SR, Rm + 4 Rm	3	LSB
LDC.L @Rm +, GBR	0100mmmm000010111	(Rm) GBR, Rm + 4 Rm	3	
LDC.L @Rm +, VBR	0100mmmm000100111	(Rm) VBR, Rm + 4 Rm	3	
LDS Rm, MACH	0100mmmm00001010	Rm MACH	1	
LDS Rm, MACL	0100mmmm000011010	Rm MACL	1	
LDS Rm, PR	0100mmmm000101010	Rm PR	1	
LDS.L @Rm +, MACH	0100mmmm00000110	(Rm) MACH, Rm + 4 Rm	1	
LDS.L @Rm +, MACL	0100mmmm000010110	(Rm) MACL, Rm + 4 Rm	1	
LDS.L @Rm +, PR	0100mmmm000100110	(Rm) PR, Rm + 4 Rm	1	
NOP	0000000000001001	無操作	1	
RTE	00000000000101011	遅延分岐、スタック領域 C/SR	4	
SETT	0000000000011000	1 T	1	1
SLEEP	0000000000011011	スリープ	3*	
STC SR, Rn	0000nnnn00000010	SR Rn	1	
STC GBR, Rn	0000nnnn000010010	GBR Rn	1	
STC VBR, Rn	0000nnnn00100010	VBR Rn	1	
STC.L SR, @- Rn	0100nnnn00000011	Rn - 4 Rn, SR (Rn)	2	
STC.L GBR, @- Rn	0100nnnn000010011	Rn - 4 Rn, GBR (Rn)	2	
STC.L VBR, @- Rn	0100nnnn00100011	Rn - 4 Rn, VBR (Rn)	2	
STS MACH, Rn	0000nnnn00001010	MACH Rn	1	

2. CPU

命 令	命令コード	動 作	実 行 ス テート	Tビット
STS MACL, Rn	0000nnnn00011010	MACL Rn	1	
STS PR, Rn	0000nnnn00101010	PR Rn	1	
STS.L MACH, @-Rn	0100nnnn000000010	Rn - 4 Rn、MACH (Rn)	1	
STS.L MACL, @-Rn	0100nnnn00010010	Rn - 4 Rn、MACL (Rn)	1	
STS.L PR, @-Rn	0100nnnn00100010	Rn - 4 Rn、PR (Rn)	1	
TRAPA #imm	11000011iiiiiiii	PC/SR スタック領域、 (imm × 4 + VBR) PC	8	

【注】 * スリープ状態に遷移するまでのステート数です。

命令の実行ステートについて

表に示した実行ステートは最少値です。実際は、

(1) 命令フェッチとデータアクセスの競合が起こる場合

(2) ロード命令(メモリレジスタ)のデスティネーションレジスタと、その直後の命令が使うレジスタが同一の場合

などの条件により、命令実行ステート数は増加します。

2.6 処理状態

2.6.1 状態遷移

CPU の処理状態には、リセット状態、例外処理状態、バス権解放状態、プログラム実行状態、低消費電力状態の 5 種類があります。状態間の遷移を図 2.4 に示します。




図 2.4 処理状態の状態遷移図

2. CPU

(1) リセット状態

CPU がリセットされている状態です。RES 端子がローレベルに変わるとパワーオンリセット状態になります。RES 端子がハイレベルで MRES 端子がローレベルのとき、マニュアルリセット状態になります。HSTBY 端子をハイレベルにして RES 端子がローレベルに変わるとパワーオンリセット状態になります。

(2) 例外処理状態

リセットや割り込みなどの例外処理要因によって、CPU が処理状態の流れを変えるときの過渡的な状態です。リセットの場合は、例外処理ベクタテーブルからプログラムカウンタ (PC) の初期値としての実行開始アドレスとスタックポインタ (SP) の初期値を取り出しそれぞれ格納し、スタートアドレスに分岐してプログラムの実行を開始します。

割り込みなどの場合は、SP を参照して、PC とステータスレジスタ (SR) をスタック領域に退避します。例外処理ベクタテーブルから例外サービスルーチンの開始アドレスを取り出し、そのアドレスに分岐してプログラムの実行を開始します。

その後処理状態はプログラム実行状態となります。

(3) プログラム実行状態

CPU が順次プログラムを実行している状態です。

(4) 低消費電力状態

CPU の動作が停止し消費電力が低い状態です。スリープ命令でスリープモード、またはソフトウェアスタンバイモードになります。また、RES 端子をローレベルにした状態で HSTBY 端子をローレベルにするとハードウェアスタンバイモードになります。

(5) バス権解放状態

CPU がバス権を要求したデバイスにバスを解放している状態です。

3. MCU 動作モード

3.1 動作モードの選択

本 LSI には、4 種類の動作モードと 4 種類のクロックモードがあります。

動作モードは、FWP、MD3～MD0 端子で設定します。モード設定端子は、LSI の動作中（電源印加中）には変化させないでください。また、表 3.1 にない組み合わせは設定しないでください。

表 3.1 動作モードの選択

動作モード	端子設定					モード名	内蔵ROM	CS0 空間のバス幅	製品区分	
	FWP	MD3	MD2	MD1	MD0				SH7108	SH7109
モード 0	1	x	x	0	0	MCU 拡張モード 0	無効	8 ビット		
モード 1*	1	x	x	0	1	MCU 拡張モード 1	無効			
モード 2	1	x	x	1	0	MCU 拡張モード 2	有効	BSC の BCR1 により設定		
モード 3	1	x	x	1	1	シングルチップモード	有効			

【注】 x : Don't care

* 本 LSI では使用できません。

MCU 動作モードとして、MCU 拡張モードとシングルチップモードがあります。

MD2、MD3 端子入力により、クロックモードを選択します。

表 3.2 クロックモードの選択

端子設定		設定可能な最高動作周波数
MD3	MD2	
0	0	12.5MHz (入力クロック × 1*、入力クロックの最高動作周波数 : 12.5MHz)
0	1	25MHz (入力クロック × 2*、入力クロックの最高動作周波数 : 12.5MHz)
1	0	40MHz (入力クロック × 4*、入力クロックの最高動作周波数 : 10.0MHz)
1	1	50MHz (入力クロック × 4 (システムクロック)、入力クロック × 2 (周辺クロック)、入力クロックの最高動作周波数 : 12.5MHz)

【注】 * システムクロックと周辺クロックは同一の周波数です。

3.2 入出力端子

動作モードに関連する端子構成を表 3.3 に示します。

表 3.3 端子構成

名称	入出力	機能
MD0	入力	動作モードを指定
MD1	入力	動作モードを指定
MD2	入力	クロックモードを指定
MD3	入力	クロックモードを指定
FWP	入力	内蔵フラッシュメモリの書き込み/消去のハードウェアプロテクト用端子

3.3 各動作モードの説明

3.3.1 モード 0 (MCU 拡張モード 0)

モード 0 では、CS0 空間のバス幅が 8 ビットの外部メモリ空間となります。SH7108/SH7106/SH7104/SH7101 では使用できません。

3.3.2 モード 1 (MCU 拡張モード 1)

本 LSI では使用できません。

3.3.3 モード 2 (MCU 拡張モード 2)

モード 2 では、内蔵 ROM が有効で、CS0 空間を使用することができます。SH7108/SH7106/SH7104/SH7101 では使用できません。

3.3.4 モード 3 (シングルチップモード)

シングルチップモードでは、すべてのポートを使用することができますが、外部アドレスは使用できません。SH7108/SH7106/SH7104/SH7101 では本モードのみをサポートします。

3.3.5 クロックモード

モード 0~3 のとき、入力周波数の 1 倍、2 倍、4 倍の周波数をシステムクロックとして使用できます。

3.4 アドレスマップ

各動作モードのアドレスマップを図 3.1 ~ 図 3.7 に示します。




図 3.1 SH7108 のアドレスマップ




図 3.2 SH7106 のアドレスマップ

3. MCU 動作モード




図 3.3 SH7104 のアドレスマップ




図 3.4 SH7101 のアドレスマップ




図 3.5 SH7109 の各動作モードのアドレスマップ




図 3.6 SH7107 の各動作モードのアドレスマップ

3. MCU 動作モード




図 3.7 SH7105 の各動作モードのアドレスマップ

3.5 本 LSI の初期状態

本 LSI では、低消費電力化のため、初期状態では一部の内蔵モジュールがモジュールスタンバイ状態に設定されています。

このため、これらのモジュールを動作させるには、モジュールスタンバイ状態を解除する必要があります。詳細は「第 18 章 低消費電力状態」を参照してください。

4. クロック発振器

本 LSI は、クロック発振器を内蔵しており、システムクロック ()、周辺クロック (P) を生成し、これらのクロックから内部クロック (/2 ~ /8192、P /2 ~ P /1024) を生成します。クロック発振器は、発振器、PLL 回路、プリスケーラで構成されます。クロック発振器のブロック図を図 4.1 に示します。

発振器からの周波数は、PLL 回路により変更できます。




図 4.1 クロック発振器のブロック図

4.1 発振器

クロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する方法があります。

4.1.1 水晶発振子を接続する方法

水晶発振子を接続する場合の接続例を図 4.2 に示します。ダンピング抵抗 R_d は、表 4.1 に示すものを使用してください。また、水晶発振子は、周波数が発振 4~12.5MHz で AT カット並列共振形を使用してください。

なお、水晶と LSI の相性については、水晶メーカーとご相談いただきますようお願い致します。




図 4.2 水晶発振子の接続例

表 4.1 ダンピング抵抗値

周波数 (MHz)	4	8	10	12.5
R_d ()	500	200	0	0

水晶発振子の等価回路を図 4.3 に示します。水晶発振子は表 4.2 に示す特性のものを使用してください。




図 4.3 水晶発振子の等価回路

表 4.2 水晶発振子の特性

周波数 (MHz)	4	8	10	12.5
R_s max ()	120	80	60	50
C_0 max (pF)	7			

4.1.2 外部クロックを入力する方法

外部クロック入力の接続例を図 4.4 に示します。図 4.4 のように、スタンバイモード時に外部クロックを止め場合、ハイレベルになるようにしてください。動作時は、外部入力ロックの周波数は 4 ~ 12.5MHz にしてください。XTAL 端子の寄生容量は 10pF 以下にしてください。

外部クロックを入力する場合でも、PLL 安定時間の確保のため、電源投入時や、スタンバイ解除時は、発振安定時間以上待つようにしてください。




図 4.4 外部クロックの接続例

4.2 発振停止検出機能

本 CPG には、何らかのシステムの異常により発振器が停止した場合に備え、クロックの停止を検出してタイマ端子を自動的にハイインピーダンス状態にする機能が備わっています。すなわち、EXTAL が変化しなかったことを検出した場合、大電流ポート (PE9/TIOC3B、PE11/TIOC3D、PE12/TIOC4A、PE13/TIOC4B/MRES、PE14/TIOC4C、PE15/TIOC4D/IRQOUT、PE16/PUOA、PE17/PVOA、PE18/PWOA、PE19/PUOB、PE20/PV0B、PE21/PW0B) の 12 端子を PFC の設定にかかわらずハイインピーダンスにします。

スタンバイ状態でも、上記 12 端子は PFC の設定にかかわらずハイインピーダンスになります。スタンバイ状態解除後は通常動作になります。また、スタンバイ状態以外で発振が停止するような異常動作時には、他の LSI 動作は不定となります。この場合、再度発振を開始しても、上記 12 端子を含めて LSI 動作は不定となります。

4.3 使用上の注意事項

4.3.1 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので本章で案内する発振子の接続例を参考に、ユーザ側での十分な評価を実施してご使用願います。発振子の回路定数は発振子、実装回路の浮遊容量などにより異なるため、発振子メーカーと十分ご相談の上決定してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

4.3.2 ボード設計上の注意事項

本 LSI では輻射ノイズ対策を実施しておりますが、さらなる輻射ノイズ低減が必要な場合は、多層基板にし、システムグランド専用層を設けることをお奨め致します。

水晶発振子を使用する場合は、発振子および負荷容量はできるだけ XTAL、EXTAL 端子の近くに配置してください。図 4.5 に示すように発振回路の近くには信号線を通過させないでください。誘導により正しい癌振ができなくなることがあります。




図 4.5 発振回路部のボード設計に関する注意事項

PLL 回路の外付け推奨回路を図 4.6 に示します。発振を安定させるための容量 C1 は、PLLCAP 端子の近くに配置してください。また、他の信号線と交差させないでください。PLLV_{CL}、PLLV_{SS} と V_{cc}、V_{ss} はボードの電源供給元から分離し、端子の近くにバイパスコンデンサ CB を必ず挿入してください。




図 4.6 PLL 回路の外付け推奨回路

動作中の LSI からは原理的に電磁波が放出されます。本 LSI では、システムクロック ()、周辺クロック (P) の低い方 (たとえば、P = 40MHz、P = 40MHz の場合、40MHz) を基本波として、その高調波帯域に電磁波ピークがあります。FM/VHF 帯受信機など、電磁波障害に敏感な機器に隣接して本 LSI を使用される場合は、基板層数を 4 層以上にし、システムグランド専用層を設けることをお奨め致します。

5. 例外処理

5.1 概要

5.1.1 例外処理の種類と優先順位

例外処理は、表 5.1 に示すようにリセット、アドレスエラー、割り込み、および命令の各要因によって起動されます。例外要因には、表 5.1 に示すように優先順位が設けられており、複数の例外要因が同時に発生した場合は、この優先順位に従って受け付けられ、処理されます。

表 5.1 例外要因の種類と優先順位

	例外処理		優先順位	
リセット	パワーオンリセット		高 ↑	
	マニュアルリセット			
アドレスエラー	CPU アドレスエラー			
割り込み	NMI			
	IRQ			
	内蔵周辺モジュール	マルチファンクションタイマパルスユニット (MTU)		
		A/D 変換器 0、1 (A/D0、A/D1)		
		コンペアマッチタイマ 0、1 (CMT0、CMT1)		
		ウォッチャドッグタイマ (WDT)		
		入出力ポート (I/O) (MTU)		
		シリアルコミュニケーションインターフェース 2、3 (SCI2、3)		
		モータマネージメントタイマ (MMT)		
		A/D 変換器 2 (A/D2)		
		入出力ポート (I/O) (MMT)		
命令	トラップ命令 (TRAPA 命令)		低 ↓	
	一般不当命令 (未定義コード)			
	スロット不当命令 (遅延分岐命令 ^{*1} 直後に配置された未定義コードまたは PC を書き換える命令 ^{*2})			

【注】 *1 遅延分岐命令 : JMP、JSR、BRA、BSR、RTS、RTE、BF/S、BT/S、BSRF、BRAF

*2 PC を書き換える命令 : JMP、JSR、BRA、BSR、RTS、RTE、BT、BF、TRAPA、BF/S、BT/S、BSRF、BRAF

5. 例外処理

5.1.2 例外処理の動作

各例外要因は表 5.2 に示すタイミングで検出され、処理が開始されます。

表 5.2 例外要因検出と例外処理開始タイミング

例外処理		要因検出および処理開始タイミング
リセット	パワーオンリセット	RES 端子のローレベルからハイレベルへの変化、または WDT のオーバフローで開始される
	マニュアルリセット	MRES 端子のローレベルからハイレベルへの変化で開始される
アドレスエラー		命令のデコード時に検出され、この前までに実行中の命令が完了後開始される
割り込み		
命令	トラップ命令	TRAPA 命令の実行により開始される
	一般不当命令	遅延分岐命令（遅延スロット）以外にある未定義コードがデコードされると開始される
	スロット不当命令	遅延分岐命令（遅延スロット）に配置された未定義コードまたは PC を書き換える命令がデコードされると開始される

例外処理が起動されると、CPU は次のように動作します。

(1) リセットによる例外処理

プログラムカウンタ (PC) とスタックポインタ (SP) の初期値を例外処理ベクタテーブル (PC、SP をそれぞれ、パワーオンリセット時は H'00000000 番地、H'00000004 番地、マニュアルリセット時は H'00000008 番地、H'0000000C 番地) から取り出します。例外処理ベクタテーブルについては、「5.1.3 例外処理ベクタテーブル」を参照してください。次にベクタベースレジスタ (VBR) を H'00000000 に、ステータスレジスタ (SR) の割り込みマスクビット (I3~I0) を HF (B'1111) にセットします。例外処理ベクタテーブルから取り出した PC のアドレスからプログラムの実行を開始します。

(2) アドレスエラー、割り込み、命令による例外処理

SR と PC を R15 で示すスタック上に退避します。割り込み例外処理の場合、割り込み優先レベルを SR の割り込みマスクビット (I3~I0) に書き込みます。アドレスエラー、命令による例外処理の場合、I3~I0 ビットは影響を受けません。次に例外処理ベクタテーブルからスタートアドレスを取り出し、そのアドレスからプログラムの実行を開始します。

5.1.3 例外処理ベクタテーブル

例外処理実行前には、あらかじめ例外処理ベクタテーブルが、メモリ上に設定されている必要があります。例外処理ベクタテーブルには、例外サービスルーチンの開始アドレスを格納しておきます（リセット例外処理のテーブルには、PC と SP の初期値を格納しておきます）。

各例外要因には、それぞれ異なるベクタ番号とベクタテーブルアドレスオフセットが割り当てられています。ベクタテーブルアドレスは、対応するベクタ番号やベクタテーブルアドレスオフセットから算出されます。例外処理では、このベクタテーブルアドレスが示す例外処理ベクタテーブルから、例外サービスルーチンのスタートアドレスが取り出されます。

ベクタ番号とベクタテーブルアドレスオフセットを表 5.3 に、ベクタテーブルアドレスの算出法を表 5.4 に示します。

表 5.3 例外処理ベクタテーブル

例外要因		ベクタ番号	ベクタテーブルアドレスオフセット
パワーオンリセット	PC	0	H'00000000 ~ H'00000003
	SP	1	H'00000004 ~ H'00000007
マニュアルリセット	PC	2	H'00000008 ~ H'0000000B
	SP	3	H'0000000C ~ H'0000000F
一般不当命令		4	H'00000010 ~ H'00000013
(システム予約)		5	H'00000014 ~ H'00000017
スロット不当命令		6	H'00000018 ~ H'0000001B
(システム予約)		7	H'0000001C ~ H'0000001F
		8	H'00000020 ~ H'00000023
CPU アドレスエラー		9	H'00000024 ~ H'00000027
(システム予約)		10	H'00000028 ~ H'0000002B
割り込み	NMI	11	H'0000002C ~ H'0000002F
(システム予約)		12	H'00000030 ~ H'00000033
		13	H'00000034 ~ H'00000037
		14	H'00000038 ~ H'0000003B
		15	H'0000003C ~ H'0000003F
		:	:
		31	H'0000007C ~ H'0000007F
		32	H'00000080 ~ H'00000083
トラップ命令(ユーザベクタ)		:	:
		63	H'000000FC ~ H'000000FF
割り込み	IRQ0	64	H'00000100 ~ H'00000103
	IRQ1	65	H'00000104 ~ H'00000107
	IRQ2	66	H'00000108 ~ H'0000010B
	IRQ3	67	H'0000010C ~ H'0000010F
	(システム予約)	68	H'00000110 ~ H'00000113
		69	H'00000114 ~ H'00000117
		70	H'00000118 ~ H'0000011B
		71	H'0000011C ~ H'0000011F
内蔵周辺モジュール*		72	H'00000120 ~ H'00000123
		:	:
		255	H'000003FC ~ H'000003FF

【注】 * 各内蔵周辺モジュール割り込みのベクタ番号とベクタテーブルオフセットは表 6.2 を参照してください。

5. 例外処理

表 5.4 例外処理ベクターブルアドレスの算出法

例外要因	ベクターブルアドレス算出法
リセット	ベクターブルアドレス = (ベクターブルアドレスオフセット) = (ベクタ番号) × 4
アドレスエラー、割り込み、命令	ベクターブルアドレス = VBR + (ベクターブルアドレスオフセット) = VBR + (ベクタ番号) × 4

【注】 VBR : ベクタベースレジスタ

ベクターブルアドレスオフセット : 表 5.3 を参照

ベクタ番号 : 表 5.3 を参照

5.2 リセット

5.2.1 リセットの種類

リセットは最も優先順位の高い例外処理要因です。リセットには、パワーオンリセットとマニュアルリセットの2種類があります。表 5.5 に示すように、パワーオンリセット、マニュアルリセットのどちらでも CPU 状態は初期化されます。また、パワーオンリセットで内蔵周辺モジュールのレジスタが初期化されるのに対し、マニュアルリセットでは初期化されません。

表 5.5 リセット状態

種類	リセット状態への遷移条件			内部状態		
	RES	WDT オーバーフロー	MRES	CPU/INTC	内蔵周辺モジュール	PFC、IO ポート
パワーオンリセット	ロー	-	-	初期化	初期化	初期化
	ハイ	オーバーフロー	ハイ	初期化	初期化	初期化しない
マニュアルリセット	ハイ	-	ロー	初期化	初期化しない	初期化しない

5.2.2 パワーオンリセット

(1) RES 端子によるパワーオンリセット

RES 端子をローレベルにすると、本 LSI はパワーオンリセット状態になります。本 LSI を確実にリセットするために最低、電源投入時またはスタンバイ時（クロックが停止している場合）は発振安定時間の間、クロックが動作している場合は最低 25 tcyc の間 RES 端子をローレベルに保持してください。パワーオンリセット状態では、CPU の内部状態と内蔵周辺モジュールのレジスタがすべて初期化されます。パワーオンリセット状態での各端子の状態は「付録 A. 端子状態」を参照してください。

パワーオンリセット状態で、RES 端子を一定期間ローレベルに保持した後ハイレベルにすると、パワーオンリセット例外処理が開始されます。このとき、CPU は次のように動作します。

1. プログラムカウンタ (PC) の初期値 (実行開始アドレス) を、例外処理ベクタテーブルから取り出します。
2. スタックポインタ (SP) の初期値を、例外処理ベクタテーブルから取り出します。
3. ベクタベースレジスタ (VBR) をH'00000000にクリアし、ステータスレジスタ (SR) の割り込みマスクビット (I3~I0) をHF (B'1111) にセットします。
4. 例外処理ベクタテーブルから取り出した値をそれぞれPCとSPに設定し、プログラムの実行を開始します。

なお、パワーオンリセット処理は、システムの電源投入時、必ず行うようにしてください。

(2) WDT によるパワーオンリセット

WDT のウォッチドッグタイマモードでパワーオンリセットを発生する設定にし、WDT の TCNT がオーバーフローするとパワーオンリセット状態になります。

このとき、WDT によるリセット信号ではピンファンクションコントローラ (PFC) のレジスタおよび、I/O ポートのレジスタは初期化されません（外部からのパワーオンリセットのみで初期化されます）。

また、RES 端子からの入力信号によるリセットと WDT のオーバーフローによるリセットが同時に発生したときはRES 端子によるリセットが優先され、RSTCSR の WOVF ビットは 0 にクリアされます。WDT によるパワーオンリセット処理が開始されると CPU は次のように動作します。

1. プログラムカウンタ (PC) の初期値 (実行開始アドレス) を、例外処理ベクタテーブルから取り出します。
2. スタックポインタ (SP) の初期値を、例外処理ベクタテーブルから取り出します。
3. ベクタベースレジスタ (VBR) をH'00000000にクリアし、ステータスレジスタ (SR) の割り込みマスクビット (I3~I0) をHF (B'1111) にセットします。
4. 例外処理ベクタテーブルから取り出した値をそれぞれPCとSPに設定し、プログラムの実行を開始します。

5.2.3 マニュアルリセット

RES 端子がハイレベルのとき MRES 端子をローレベルにすると、本 LSI はマニュアルリセット状態になります。本 LSI を確実にリセットするために最低 25 t cyc の間 MRES 端子をローレベルに保持してください。マニュアルリセット状態では、CPU の内部状態が初期化されます。内蔵周辺モジュールの各レジスタは初期化されません。バスサイクルの途中でマニュアルリセット状態にすると、バスサイクルの終了を待ってからマニュアルリセット例外処理を開始します。したがって、マニュアルリセットによってバスサイクルが途中で止まることはありません。ただし、MRES をいったんローレベルにしたら、バスサイクルが終了し、マニュアルリセット状態に入るまで、ローレベルを保持してください（最長バスサイクル以上の間、ローレベルにしてください）。マニュアルリセット状態での各端子の状態は「付録 A. 端子状態」を参照してください。

マニュアルリセット状態で、MRES 端子を一定期間ローレベルに保持した後ハイレベルにすると、マニュアルリセット例外処理が開始されます。このとき、CPU はパワーオンリセット例外処理と同じ手順で動作します。

5.3 アドレスエラー

5.3.1 アドレスエラー発生要因

アドレスエラーは、表 5.6 に示すように命令フェッチ、データ読み出し / 書き込み時に発生します。

表 5.6 バスサイクルとアドレスエラー

バスサイクル		バスサイクルの内容	アドレスエラーの発生
種類	バスマスター		
命令フェッチ	CPU	偶数アドレスから命令をフェッチ	なし（正常）
		奇数アドレスから命令をフェッチ	アドレスエラー発生
		内蔵周辺モジュール空間*以外から命令をフェッチ	なし（正常）
		内蔵周辺モジュール空間*から命令をフェッチ	アドレスエラー発生
		シングルチップモード時に外部メモリ空間から命令をフェッチ	アドレスエラー発生
データ 読み出し / 書き込み	CPU	ワードデータを偶数アドレスからアクセス	なし（正常）
		ワードデータを奇数アドレスからアクセス	アドレスエラー発生
		ロングワードデータをロングワード境界からアクセス	なし（正常）
		ロングワードデータをロングワード境界以外からアクセス	アドレスエラー発生
		ワードデータ、バイトデータを内蔵周辺モジュール空間*でアクセス	なし（正常）
		ロングワードデータを 16 ビットの内蔵周辺モジュール空間*でアクセス	なし（正常）
		ロングワードデータを 8 ビットの内蔵周辺モジュール空間*でアクセス	アドレスエラー発生
		シングルチップモード時に外部メモリ空間をアクセス	アドレスエラー発生

【注】 * 内蔵周辺モジュール空間については、「第 7 章 パスステートコントローラ (BSC)」を参照してください。

5.3.2 アドレスエラー例外処理

アドレスエラーが発生すると、アドレスエラーを起こしたバスサイクルが終了し、実行中の命令が完了してからアドレスエラー例外処理が開始されます。このとき、CPU は次のように動作します。

1. ステータスレジスタ (SR) をスタックに退避します。
2. プログラムカウンタ (PC) をスタックに退避します。退避する PC の値は、最後に実行した命令の次命令の先頭アドレスです。
3. 発生したアドレスエラーに対応する例外処理ベクターテーブルから例外サービスルーチンスタートアドレスを取り出し、そのアドレスからプログラムを実行します。このときのジャンプは遅延分岐ではありません。

5.4 割り込み

5.4.1 割り込み要因

割り込み例外処理を起動させる要因には、表 5.7 に示すように NMI、ユーザブレーク、H-UDI、IRQ、内蔵周辺モジュールがあります。

表 5.7 割り込み要因

種類	要求元	要因数
NMI	NMI 端子（外部からの入力）	1
IRQ	IRQ0 ~ IRQ3 端子（外部からの入力）	4
内蔵周辺モジュール	マルチファンクションタイマパルスユニット	23
	コンペアマッチタイマ	2
	A/D 変換器（A/D0、A/D1）	2
	A/D 変換器（A/D2）	1
	シリアルコミュニケーションインターフェース	8
	ウォッチドッグタイマ	1
	モータマネージメントタイマ	2
	入出力ポート	2

各割り込み要因には、それぞれ異なるベクタ番号とベクタテーブルオフセットが割り当てられています。ベクタ番号とベクタテーブルアドレスオフセットについては表 6.2 を参照してください。

5.4.2 割り込み優先順位

割り込み要因には優先順位が設けられており、複数の割り込みが同時に発生した場合（多重割り込み）、割り込みコントローラ（INTC）によって優先順位が判定され、その判定結果に従って例外処理が起動されます。

割り込み要因の優先順位は、優先レベル 0 ~ 16 の値で表され、優先レベル 0 が最低で、優先レベル 16 が最高です。NMI 割り込みは、優先レベル 16 のマスクできない最優先の割り込みで、常に受け付けられます。ユーザブレーク割り込みの優先レベルは 15 です。IRQ 割り込みと内蔵周辺モジュール割り込みの優先レベルは、INTC のインタラプトプライオリティレジスタ A、D ~ K (IPRA、IPRD ~ IPRK) で自由に設定することができます（表 5.8）。設定できる優先レベルは 0 ~ 15 で、優先レベル 16 は設定できません。IPRA、IPRD ~ IPRK については「6.3.4 インタラプトプライオリティレジスタ A、D ~ K (IPRA、IPRD ~ IPRK)」を参照してください。

5. 例外処理

表 5.8 割り込み優先順位

種類	優先レベル	備考
NMI	16	優先レベル固定、マスク不可能
IRQ	0~15	インタラプトプライオリティレジスタ A、D~K (IPRA、IPRD ~ IPRK)により設定
内蔵周辺モジュール		

5.4.3 割り込み例外処理

割り込みが発生すると、割り込みコントローラ (INTC) によって優先順位が判定されます。NMI は常に受け付けられますが、それ以外の割り込みは、その優先レベルがステータスレジスタ (SR) の割り込みマスクビット (I3~I0) に設定されている優先レベルより高い場合だけ受け付けられます。

割り込みが受け付けられると割り込み例外処理が開始されます。割り込み例外処理では、CPU は SR とプログラムカウンタ (PC) をスタックに退避し、受け付けた割り込みの優先レベル値を SR の I3~I0 ビットに書き込みます。ただし、NMI の場合優先レベルは 16 ですが、I3~I0 ビットに設定される値は H'F (レベル 15) です。次に、受け付けた割り込みに対応する例外処理ベクタテーブルから例外サービスルーチン開始アドレスを取り出し、そのアドレスにジャンプして実行を開始します。割り込み例外処理については「6.6 動作説明」を参照してください。

5.5 命令による例外

5.5.1 命令による例外の種類

例外処理を起動する命令には、表 5.9 に示すように、トラップ命令、スロット不当命令、一般不当命令があります。

表 5.9 命令による例外の種類

種類	要因となる命令	備考
トラップ命令	TRAPA	
スロット不当命令	遅延分岐命令直後 (遅延スロット) に配置された未定義コードまたは PC を書き換える命令	遅延分岐命令 : JMP、JSR、BRA、BSR、RTS、RTE、BF/S、BT/S、BSRF、BRAF PC を書き換える命令 : JMP、JSR、BRA、BSR、RTS、RTE、BT、BF、TRAPA、BF/S、BT/S、BSRF、BRAF
一般不当命令	遅延スロット以外にある未定義コード	

5.5.2 トランプ命令

TRAPA 命令を実行すると、トランプ命令例外処理が開始されます。このとき、CPU は次のように動作します。

1. ステータスレジスタ (SR) をスタックに退避します。
2. プログラムカウンタ (PC) をスタックに退避します。退避する PC の値は、TRAPA 命令の次命令の先頭アドレスです。
3. 例外サービスルーチンスタートアドレスを、TRAPA 命令で指定したベクタ番号に対応する例外処理ベクタテーブルから取り出し、そのアドレスにジャンプして、プログラムの実行を開始します。このときのジャンプは遅延分岐ではありません。

5.5.3 スロット不当命令

遅延分岐命令の直後に配置された命令のことを「遅延スロットに配置された命令」と呼びます。遅延スロットに配置された命令が未定義コードのとき、この未定義コードがデコードされるとスロット不当命令例外処理が開始されます。また、遅延スロットに配置された命令が PC を書き換える命令のときも、この PC を書き換える命令がデコードされるとスロット不当命令例外処理が開始されます。スロット不当命令例外処理のとき、CPU は次のように動作します。

1. SR をスタックに退避します。
2. PC をスタックに退避します。退避する PC の値は、未定義コードまたは PC を書き換える命令の直前にある遅延分岐命令の飛び先アドレスです。
3. 例外サービスルーチンスタートアドレスを、発生した例外に対応する例外処理ベクタテーブルから取り出し、そのアドレスにジャンプして、プログラムの実行を開始します。このときのジャンプは遅延分岐ではありません。

5.5.4 一般不当命令

遅延分岐命令の直後（遅延スロット）以外に配置された未定義コードをデコードすると、一般不当命令例外処理が開始されます。このとき、CPU はスロット不当命令例外処理と同じ手順で動作します。ただし、退避する PC の値は、スロット不当命令例外処理と異なり、この未定義コードの先頭アドレスになります。

5.6 例外処理が受け付けられない場合

アドレスエラーおよび割り込みは、表 5.10 に示すように、遅延分岐命令や割り込み禁止命令の直後に発生すると、すぐに受け付けられず保留される場合があります。この場合、例外を受け付けられる命令がデコードされたときに受け付けられます。

表 5.10 遅延分岐命令、割り込み禁止命令の直後の例外要因発生

発生した時点	例外要因	
	アドレスエラー	割り込み
遅延分岐命令 ^{*1} の直後	×	×
割り込み禁止命令 ^{*2} の直後		×

【注】 : 受け付けられる

 : 受け付けられない

*1 遅延分岐命令 : JMP、JSR、BRA、BSR、RTS、RTE、BF/S、BT/S、BSRF、BRAF

*2 割り込み禁止命令 : LDC、LDC.L、STC、STC.L、LDS、LDS.L、STS、STS.L

5.6.1 遅延分岐命令の直後

遅延分岐命令直後（遅延スロット）に配置されている命令のデコード時は、アドレスエラーと割り込みの両方も受け付けられません。遅延分岐命令とその直後（遅延スロット）にある命令は、必ず連続して実行され、この間に例外処理が行われることはありません。

5.6.2 割り込み禁止命令の直後

割り込み禁止命令直後の命令のデコード時は、割り込みは受け付けられません。アドレスエラーは受け付けられます。

5.7 例外処理後のスタックの状態

例外処理終了後のスタックの状態は、表 5.11 に示すようになります。

表 5.11 例外処理終了後のスタックの状態

種類	スタックの状態	種類	スタックの状態
アドレス エラー		割り込み	
トラップ 命令		スロット 不当命令	
一般不当 命令			

5.8 使用上の注意事項

5.8.1 スタックポインタ (SP) の値

SP の値は必ず 4 の倍数になるようにしてください。SP が 4 の倍数以外のとき、例外処理でスタックがアクセスされるとアドレスエラーが発生します。

5.8.2 ベクタベースレジスタ (VBR) の値

VBR の値は必ず 4 の倍数になるようにしてください。VBR が 4 の倍数以外のとき、例外処理でスタックがアクセスされるとアドレスエラーが発生します。

5.8.3 アドレスエラー例外処理のスタッキングで発生するアドレスエラー

SP が 4 の倍数になつていないと、例外処理（割り込みなど）のスタッキングでアドレスエラーが発生し、その例外処理終了後、アドレスエラー例外処理に移ります。アドレスエラー例外処理でのスタッキングでもアドレスエラーが発生しますが、無限にアドレスエラー例外処理によるスタッキングが続かないように、そのときのアドレスエラーは受け付けないようになっています。これにより、プログラムの制御をアドレスエラー例外サービスルーチンに移すことができ、エラー処理を行うことができます。

なお、例外処理のスタッキングでアドレスエラーが発生した場合、スタッキングのバスサイクル（ライト）は実行されます。SR と PC のスタッキングでは、SP がそれぞれ - 4 されるので、スタッキング終了後も SP の値は 4 の倍数になつていません。また、スタッキング時に出力されるアドレスの値は SP の値で、エラーの発生したアドレスそのものが出力されます。このとき、スタッキングされたライトデータは不定です。

6. 割り込みコントローラ (INTC)

割り込みコントローラ (INTC) は、割り込み要因の優先順位を判定し、CPUへの割り込み要求を制御します。

6.1 特長

- 割り込み優先順位を16レベル設定可能
- NMIノイズキャンセラ機能
- 割り込みが発生したことを外部へ出力可能 (IRQOUT 端子)

6. 割り込みコントローラ (INTC)

INTC のブロック図を図 6.1 に示します。




図 6.1 INTC のブロック図

6.2 入出力端子

INTC の端子を表 6.1 に示します。

表 6.1 端子構成

名称	略称	入出力	機能
ノンマスカブル割り込み入力端子	NMI	入力	マスク不可能な割り込み要求信号を入力
割り込み要求入力端子	IRQ0 ~ IRQ3	入力	マスク可能な割り込み要求信号を入力
割り込み要求出力端子	IRQOUT	出力	割り込み要因の発生を知らせる信号を出力

6.3 レジスタの説明

割り込みコントローラには以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- 割り込みコントロールレジスタ1 (ICR1)
- 割り込みコントロールレジスタ2 (ICR2)
- IRQステータスレジスタ (ISR)
- インタラプトプライオリティレジスタA (IPRA)
- インタラプトプライオリティレジスタD (IPRD)
- インタラプトプライオリティレジスタE (IPRE)
- インタラプトプライオリティレジスタF (IPRF)
- インタラプトプライオリティレジスタG (IPRG)
- インタラプトプライオリティレジスタH (IPRH)
- インタラプトプライオリティレジスタI (IPRI)
- インタラプトプライオリティレジスタJ (IPRJ)
- インタラプトプライオリティレジスタK (IPRK)

6. 割り込みコントローラ (INTC)

6.3.1 割り込みコントロールレジスタ 1 (ICR1)

ICR1 は、16 ビットのレジスタで、外部割り込み入力端子 NMI と $\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$ の入力信号検出モードを設定し、NMI 端子への入力レベルを示します。

ビット	ビット名	初期値	R/W	説明
15	NMIL	1/0	R	NMI 入力レベル NMI 端子に入力されている信号のレベルが設定されます。このビットを読むことによって、NMI 端子のレベルを知ることができます。書き込みは無効です。 0 : NMI 端子にロー・レベルが入力されている 1 : NMI 端子にハイ・レベルが入力されている
14 ~ 9		すべて 0	R	リザーブビット リードすると常に 0 がリードされます。書き込む値も常に 0 にしてください。
8	NMIE	0	R/W	NMI エッジセレクト 0 : NMI 入力の立ち下がりエッジで割り込み要求を検出 1 : NMI 入力の立ち上がりエッジで割り込み要求を検出
7	IRQ0S	0	R/W	IRQ0 センスセレクト IRQ0 割り込み要求の検出モードを設定します。 0 : IRQ0 入力のロー・レベルで割り込み要求を検出 1 : IRQ0 入力のエッジで割り込み要求を検出 (ICR2 でエッジ方向を選択)
6	IRQ1S	0	R/W	IRQ1 センスセレクト IRQ1 割り込み要求の検出モードを設定します。 0 : IRQ1 入力のロー・レベルで割り込み要求を検出 1 : IRQ1 入力のエッジで割り込み要求を検出 (ICR2 でエッジ方向を選択)
5	IRQ2S	0	R/W	IRQ2 センスセレクト IRQ2 割り込み要求の検出モードを設定します。 0 : IRQ2 入力のロー・レベルで割り込み要求を検出 1 : IRQ2 入力のエッジで割り込み要求を検出 (ICR2 でエッジ方向を選択)
4	IRQ3S	0	R/W	IRQ3 センスセレクト IRQ3 割り込み要求の検出モードを設定します。 0 : IRQ3 入力のロー・レベルで割り込み要求を検出 1 : IRQ3 入力のエッジで割り込み要求を検出 (ICR2 でエッジ方向を選択)
3 ~ 0		すべて 0	R	リザーブビット リードすると常に 0 がリードされます。書き込む値も常に 0 にしてください。

6.3.2 割り込みコントロールレジスタ 2 (ICR2)

ICR2 は、16 ビットのレジスタで、外部割り込み入力端子 $\overline{\text{IRQ}0}$ ~ $\overline{\text{IRQ}3}$ のエッジ検出モードを設定します。ただし、割り込みコントロールレジスタ 1(ICR1)の IRQ0 ~ 3 センスセレクトビットで IRQ 検出モードがエッジ検出に設定されていた場合のみ有効です。IRQ 検出モードがローレベル検出に設定されていた場合、ICR2 の設定は無効です。

ビット	ビット名	初期値	R/W	説明
15	IRQ0ES1	0	R/W	IRQ0 割り込み要求のエッジ検出モードを設定します。
14	IRQ0ES0	0	R/W	00 : $\overline{\text{IRQ}0}$ 入力の立ち下がりエッジで割り込み要求を検出 01 : $\overline{\text{IRQ}0}$ 入力の立ち上がりエッジで割り込み要求を検出 10 : $\overline{\text{IRQ}0}$ 入力の立ち上がり/立ち下がりの両エッジで割り込み要求を検出 11 : 設定禁止
13	IRQ1ES1	0	R/W	IRQ1 割り込み要求のエッジ検出モードを設定します。
12	IRQ1ES0	0	R/W	00 : $\overline{\text{IRQ}1}$ 入力の立ち下がりエッジで割り込み要求を検出 01 : $\overline{\text{IRQ}1}$ 入力の立ち上がりエッジで割り込み要求を検出 10 : $\overline{\text{IRQ}1}$ 入力の立ち上がり/立ち下がりの両エッジで割り込み要求を検出 11 : 設定禁止
11	IRQ2ES1	0	R/W	IRQ2 割り込み要求のエッジ検出モードを設定します。
10	IRQ2ES0	0	R/W	00 : $\overline{\text{IRQ}2}$ 入力の立ち下がりエッジで割り込み要求を検出 01 : $\overline{\text{IRQ}2}$ 入力の立ち上がりエッジで割り込み要求を検出 10 : $\overline{\text{IRQ}2}$ 入力の立ち上がり/立ち下がりの両エッジで割り込み要求を検出 11 : 設定禁止
9	IRQ3ES1	0	R/W	IRQ3 割り込み要求のエッジ検出モードを設定します。
8	IRQ3ES0	0	R/W	00 : $\overline{\text{IRQ}3}$ 入力の立ち下がりエッジで割り込み要求を検出 01 : $\overline{\text{IRQ}3}$ 入力の立ち上がりエッジで割り込み要求を検出 10 : $\overline{\text{IRQ}3}$ 入力の立ち上がり/立ち下がりの両エッジで割り込み要求を検出 11 : 設定禁止
7 ~ 0		すべて 0	R	リザーブビット リードすると常に 0 がリードされます。書き込む値も常に 0 にしてください。

6.3.3 IRQ ステータスレジスタ (ISR)

ISR は 16 ビットのレジスタで、外部割り込み入力端子 $\overline{\text{IRQ}0} \sim \overline{\text{IRQ}3}$ の割り込み要求のステータスを示します。IRQ 割り込みをエッジ検出に設定している場合、 $\text{IRQnF}=1$ をリード後 IRQnF に 0 をライトすることにより、保持されている割り込み要求を取り下げるることができます。

ビット	ビット名	初期値	R/W	説明
15~8		すべて 0	R	リザーブビット リードすると常に 0 がリードされます。書き込む値も常に 0 にしてください。
7	IRQ0F	0	R/W	IRQ0 ~ IRQ3 フラグ
6	IRQ1F	0	R/W	IRQ0 ~ IRQ3 割り込み要求のステータスを表示します。
5	IRQ2F	0	R/W	[セット条件]
4	IRQ3F	0	R/W	ICR1 および ICR2 で選択した割り込み要因が発生したとき [クリア条件] (1) 1 の状態をリードした後、0 をライトしたとき (2) Low レベル検出設定の状態かつ $\overline{\text{IRQ}n}$ 入力が High レベルの状態で、割り込み例外処理を実行したとき (3) 立ち下がりエッジ、立ち上がりエッジ、両エッジ検出設定時の状態で IRQn 割り込み例外処理を実行したとき
3~0		すべて 0	R/W	リザーブビット リードすると常に 0 がリードされます。書き込む値も常に 0 にしてください。

6.3.4 インタラプトプライオリティレジスタ A、D～K (IPRA、IPRD～IPRK)

IPR は 16 ビットのリード / ライト可能な 9 本のレジスタで、NMI を除く割り込み要因の優先順位（レベル 15 ~ 0）を設定します。各割り込み要因と IPR の対応については表 6.2 を参照してください。ビット 15 ~ 12、ビット 11 ~ 8、ビット 7 ~ 4、ビット 3 ~ 0 の各 4 ビットに H'0 から H'F の範囲の値を設定することによって、対応する割り込み要求の優先順位が決まります。割り付けのないリザーブビットについては、H'0 (B'0000) を設定してください。

ビット	ビット名	初期値	R/W	説明	
15	IPR15	0	R/W	対応する割り込み要因の優先順位を設定します。	
14	IPR14	0	R/W	0000 : 優先レベル 0 (最低)	1000 : 優先レベル 8
13	IPR13	0	R/W	0001 : 優先レベル 1	1001 : 優先レベル 9
12	IPR12	0	R/W	0010 : 優先レベル 2	1010 : 優先レベル 10
				0011 : 優先レベル 3	1011 : 優先レベル 11
				0100 : 優先レベル 4	1100 : 優先レベル 12
				0101 : 優先レベル 5	1101 : 優先レベル 13
				0110 : 優先レベル 6	1110 : 優先レベル 14
				0111 : 優先レベル 7	1111 : 優先レベル 15 (最高)
11	IPR11	0	R/W	対応する割り込み要因の優先順位を設定します。	
10	IPR10	0	R/W	0000 : 優先レベル 0 (最低)	1000 : 優先レベル 8
9	IPR9	0	R/W	0001 : 優先レベル 1	1001 : 優先レベル 9
8	IPR8	0	R/W	0010 : 優先レベル 2	1010 : 優先レベル 10
				0011 : 優先レベル 3	1011 : 優先レベル 11
				0100 : 優先レベル 4	1100 : 優先レベル 12
				0101 : 優先レベル 5	1101 : 優先レベル 13
				0110 : 優先レベル 6	1110 : 優先レベル 14
				0111 : 優先レベル 7	1111 : 優先レベル 15 (最高)
7	IPR7	0	R/W	対応する割り込み要因の優先順位を設定します。	
6	IPR6	0	R/W	0000 : 優先レベル 0 (最低)	1000 : 優先レベル 8
5	IPR5	0	R/W	0001 : 優先レベル 1	1001 : 優先レベル 9
4	IPR4	0	R/W	0010 : 優先レベル 2	1010 : 優先レベル 10
				0011 : 優先レベル 3	1011 : 優先レベル 11
				0100 : 優先レベル 4	1100 : 優先レベル 12
				0101 : 優先レベル 5	1101 : 優先レベル 13
				0110 : 優先レベル 6	1110 : 優先レベル 14
				0111 : 優先レベル 7	1111 : 優先レベル 15 (最高)

6. 割り込みコントローラ (INTC)

ビット	ビット名	初期値	R/W	説明
3	IPR3	0	R/W	対応する割り込み要因の優先順位を設定します。
2	IPR2	0	R/W	0000 : 優先レベル 0 (最低) 1000 : 優先レベル 8
1	IPR1	0	R/W	0001 : 優先レベル 1 1001 : 優先レベル 9
0	IPR0	0	R/W	0010 : 優先レベル 2 1010 : 優先レベル 10 0011 : 優先レベル 3 1011 : 優先レベル 11 0100 : 優先レベル 4 1100 : 優先レベル 12 0101 : 優先レベル 5 1101 : 優先レベル 13 0110 : 優先レベル 6 1110 : 優先レベル 14 0111 : 優先レベル 7 1111 : 優先レベル 15 (最高)

【注】 ピット名は一般名称で表記しています。レジスター観察ではモジュール名で表記しています。

6.4 割り込み要因

6.4.1 外部割り込み要因

割り込み要因は、NMI、ユーザブレーク、IRQ、内蔵周辺モジュールの4つに分類されます。各割り込みの優先順位は優先レベル値(0~16)で表され、レベル0が最低でレベル16が最高です。レベル0に設定すると、その割り込みはマスクされます。

(1) NMI 割り込み

NMI 割り込みは、レベル16の割り込みで、常に受け付けられます。NMI端子からの入力はエッジで検出され、検出エッジは、割り込みコントロールレジスタ1(ICR1)のNMIエッジセレクトビット(NMIE)の設定によって立ち上がりエッジまたは立ち下がりエッジを選択できます。

NMI割り込み例外処理によって、ステータスレジスタ(SR)の割り込みマスクビット(I3~I0)は15に設定されます。

(2) IRQ3~IRQ0 割り込み

IRQ割り込みは $\overline{\text{IRQ0}} \sim \overline{\text{IRQ3}}$ 端子からの入力による割り込みです。割り込みコントロールレジスタ1(ICR1)のIRQセンスセレクトビット(IRQ0S~IRQ3S)と、割り込みコントロールレジスタ2(ICR2)のIRQエッジセレクトビット(IRQ0ES[1:0]~IRQ3ES[1:0])の設定によって、端子ごとにローレベル検出あるいは立ち上がりエッジ検出または立ち上がりエッジを選択できます。また、インターブラウザリティレジスタA(IPRA)によって、端子ごとに優先レベルを0~15の範囲で設定できます。

IRQ割り込みをローレベル検出に設定している場合、IRQ端子がローレベルの期間INTCに割り込み要求信号が送られます。IRQ端子がハイレベルになると、割り込み要求信号はINTCに送られません。IRQステータスレジスタ(ISR)のIRQフラグ(IRQ0F~IRQ3F)を読み出すことにより割り込み要求のレベルを確認できます。

IRQ割り込みを立ち上がりエッジ検出に設定している場合、IRQ端子のハイレベルからローレベルの変化により割り込み要求が検出され、INTCに割り込み要求信号が送られます。IRQ割り込み要求の検出結果は、その割り込み要求が受け付けられるまで保持されます。また、IRQステータスレジスタ(ISR)のIRQフラグ(IRQ0F~IRQ3F)を読み出すことによりIRQ割り込み要求が検出されているかどうかを確認でき、1読み出し後に0を書き込むこ

とにより IRQ 割り込み要求の検出結果を取り下げるることができます。

IRQ 割り込み例外処理では、ステータスレジスタ (SR) の割り込みマスクビット (I3 ~ I0) は、受け付けた IRQ 割り込みの優先レベル値に設定されます。

IRQ3 ~ IRQ0 割り込みのプロック図を図 6.2 に示します。




図 6.2 IRQ0 ~ IRQ3 割り込み制御

6.4.2 内蔵周辺モジュール割り込み

内蔵周辺モジュール割り込みは、以下に示す内蔵周辺モジュールで発生する割り込みです。

要因ごとに異なる割り込みベクタが割り当てられているため、例外サービスルーチンで要因を判定する必要はありません。優先順位は、インタラプトプライオリティレジスタ A、D ~ K (IPRA、IPRD ~ IPRK) によって、モジュールごとに優先レベル 0 ~ 15 の範囲で設定できます。内蔵周辺モジュール割り込み例外処理では、ステータスレジスタ (SR) の割り込みマスクビット (I3 ~ I0) は、受け付けた内蔵周辺モジュール割り込みの優先レベル値に設定されます。

6.5 割り込み例外処理ベクタテーブル

表 6.2 に、割り込み要因とベクタ番号、ベクタテーブルアドレスオフセット、割り込み優先順位を示します。

各割り込み要因には、それぞれ異なるベクタ番号とベクタテーブルアドレスオフセットが割り当てられています。ベクタテーブルアドレスは、このベクタ番号やベクタテーブルアドレスオフセットから算出されます。割り込み例外処理では、このベクタテーブルアドレスが示すべきタブルから例外サービスルーチンの開始アドレスが取り出されます。ベクタテーブルアドレスの算出法は、「第 5 章 例外処理」の表 5.4 を参照してください。

IRQ 割り込みと内蔵周辺モジュール割り込みの優先順位は、インタラプトプライオリティレジスタ A、D ~ K (IPRA、IPRD ~ IPRK) によって、端子またはモジュールごとに、優先レベル 0 ~ 15 の範囲で任意に設定できます。ただし、同一の IPR によって指定される複数の割り込み要因の優先順位は、ベクタ番号の小さい要因ほど高い優先に割り付けられており変更できません。IRQ 割り込みと内蔵周辺モジュール割り込みの優先順位は、パワーオンリセットによって、優先レベル 0 に設定されます。複数の割り込み要因の優先順位を同じレベルに設定した場合、それらの割り込みが同時に発生したときは、表 6.2 に示す「デフォルト優先順位」に従って処理されます。

6. 割り込みコントローラ (INTC)

表 6.2 割り込み要因とベクタアドレスおよび割り込み優先順位一覧

割り込み要因発生元	名称	ベクタ番号	ベクタテーブル先頭アドレス	IPR	デフォルト優先順位
外部端子	NMI	11	H'0000002C		
-	システム予約	14	H'00000038		
-	システム予約	15	H'0000003C		
割り込み	IRQ0	64	H'000000100	IPRA15 ~ IPRA12	高 ↑
	IRQ1	65	H'000000104	IPRA11 ~ IPRA8	
	IRQ2	66	H'000000108	IPRA7 ~ IPRA4	
	IRQ3	67	H'00000010C	IPRA3 ~ IPRA0	
	システム予約	68	H'000000110		
	システム予約	69	H'000000114		
	システム予約	70	H'000000118		
	システム予約	71	H'00000011C		
	システム予約	72	H'000000120		
MTU チャネル 0	システム予約	76	H'000000130		
	システム予約	80	H'000000140		
	システム予約	84	H'000000150		
	TGIA_0	88	H'000000160	IPRD15 ~ IPRD12	
	TGIB_0	89	H'000000164		
MTU チャネル 1	TGIC_0	90	H'000000168		
	TGID_0	91	H'00000016C		
	TCIV_0	92	H'000000170	IPRD11 ~ IPRD8	
	TGIA_1	96	H'000000180	IPRD7 ~ IPRD4	
	TGIB_1	97	H'000000184		
MTU チャネル 2	TCIV_1	100	H'000000190	IPRD3 ~ IPRD0	
	TCIU_1	101	H'000000194		
	TGIA_2	104	H'0000001A0	IPRE15 ~ IPRE12	
	TGIB_2	105	H'0000001A4		
MTU チャネル 3	TCIV_2	108	H'0000001B0	IPRE11 ~ IPRE8	
	TCIU_2	109	H'0000001B4		
	TGIA_3	112	H'0000001C0	IPRE7 ~ IPRE4	
	TGIB_3	113	H'0000001C4		
	TGIC_3	114	H'0000001C8		
	TGID_3	115	H'0000001CC		
	TCIV_3	116	H'0000001D0	IPRE3 ~ IPRE0	低

割り込み要因発生元	名称	ベクタ 番号	ベクタテーブル 先頭アドレス	IPR	デフォ ルト優 先順位
MTU チャネル 4	TGIA_4	120	H'000001E0	IPRF15 ~ IPRF12	高 ↑
	TGIB_4	121	H'000001E4		
	TGIC_4	122	H'000001E8		
	TGID_4	123	H'000001EC		
	TCIV_4	124	H'000001F0		
	システム予約	128 ~ 135	H'00000200 ~ H'0000021C		
A/D	ADIO	136	H'00000220	IPRG15 ~ IPRG12	
	ADI1	137	H'00000224		
	システム予約	138 ~ 143	H'00000228 ~ H'0000023C		
CMT	CMI0	144	H'00000240	IPRG7 ~ IPRG4	
	CMI1	148	H'00000250		
ウォッチドッグタイマ	ITI	152	H'00000260	IPRH15 ~ IPRH12	
	システム予約	153	H'00000264		
I/O (MTU)	MTUPOE	156	H'00000270	IPRH11 ~ IPRH8	
	システム予約	160 ~ 167	H'00000290 ~ H'0000029C		
SCI チャネル 2	ERI_2	168	H'000002A0	IPRI15 ~ IPRI12	
	RXI_2	169	H'000002A4		
	TXI_2	170	H'000002A8		
	TEI_2	171	H'000002AC		
SCI チャネル 3	ERI_3	172	H'000002B0	IPRI11 ~ IPRI8	
	RXI_3	173	H'000002B4		
	TXI_3	174	H'000002B8		
	TEI_3	175	H'000002BC		
	システム予約	176 ~ 179	H'000002C0 ~ H'000002CC	IPRI7 ~ IPRI4	
MMT	TGIM	180	H'000002D0		
	TGIN	181	H'000002D4	IPRI3 ~ IPRI0	
A/D2	ADI2	184	H'000002E0		
	システム予約	188 ~ 196	H'000002F0 ~ H'00000310		
I/O (MMT)	MMTPOE	200	H'00000320	IPRK15 ~ IPRK12	
-	システム予約	212	H'00000330 ~ H'000003DC		


6.6 動作説明

6.6.1 割り込み動作の流れ

割り込み発生時の動作の流れを以下に説明します。また、図 6.3 に動作フローを示します。

1. 割り込みコントローラに対して、各割り込み要求元から割り込み要求信号が送られます。
2. 割り込みコントローラでは、送られた割り込み要求の中から、インターブトプライオリティレジスタA、D ~ K (IPRA、IPRD ~ IPRK) に従って最も優先順位の高い割り込みが選択され、それより優先順位の低い割り込みは無視*されます。このとき、同一優先順位に設定された割り込み、または同一モジュール内の割り込みが複数発生した場合は、表6.2に示す「デフォルト優先順位」に従って、最も優先順位の高い割り込みが選択されます。
3. 割り込みコントローラで選択された割り込みの優先レベルとCPUのステータスレジスタ (SR) の割り込みマスクビット (I3 ~ I0) とが比較されます。I3 ~ I0ビットに設定されているレベルと同じか低い優先レベルの割り込みは無視されます。I3 ~ I0ビットのレベルより高い優先レベルの割り込みだけが受け付けられ、CPUへ割り込み要求信号が送られます。
4. 割り込みコントローラが割り込みを受け付けると、IRQOUT端子からローレベルが出力されます。
5. 割り込みコントローラから送られた割り込み要求は、CPUが実行しようとしている命令のデコード時に検出され、その命令の実行が割り込み例外処理に置き換えられます（図6.5参照）。
6. SRとプログラムカウンタ (PC) がスタックに退避されます。
7. SRのI3 ~ I0ビットに、受け付けられた割り込みの優先レベルが書き込まれます。
8. 受け付けられた割り込みがレベルセンスまたは内蔵周辺モジュールからの割り込みだった場合、IRQOUT端子からハイレベルが出力されます。なお、受け付けた割り込みがエッジセンスだった場合は、5. でCPUが実行しようとしていた命令を割り込み例外処理に置き換えた時点でIRQOUT端子からハイレベルが出力されます。ただし、割り込みコントローラが、受け付け中の割り込みよりレベルの高い他の割り込みを受け付けているときは、IRQOUT端子はローレベルのままでです。
9. 受け付けられた割り込みに対応する例外処理ベクタテーブルから、例外サービスルーチン開始アドレスが取り出され、そのアドレスにジャンプして、プログラムの実行が開始されます。このときのジャンプは遅延分岐ではありません。

【注】 * エッジ検出に設定されている割り込み要求は受け付けられるまで保留されます。ただし IRQ 割り込みの場合は、IRQ ステータスレジスタ (ISR) のアクセスにより取り下がることができます。
また、エッジ検出により保留されている割り込みはパワーオンリセットおよびマニュアルリセットでクリアされます。



【注】 I3~I0 : CPU中のステータスレジスタ (SR) の割り込みマスクビット

*1 IRQOUTはCPUへの割り込み要求信号（図6.1参照）と同一の信号です。したがって、SRのI3~I0より大きな優先レベルの割り込み要求があった場合に出力します。

*2 受け付けた割り込みがエッジセンスだった場合は、CPUが実行しようとしていた命令を割り込み例外処理に置き換えた時点（SRをスタックに退避する前）でIRQOUTはハイレベルになります。割り込みコントローラが他の優先レベルが高い割り込みを受け付けていて、CPUへ割り込み要求を出力していた場合は、IRQOUT端子はローレベルのままでです。

図 6.3 割り込み動作フロー

6.6.2 割り込み例外処理終了後のスタックの状態

割り込み例外処理終了後のスタックの状態は、図 6.4 に示すようになります。




図 6.4 割り込み例外処理終了後のスタック状態

6.7 割り込み応答時間

割り込み要求が発生してから、割り込み例外処理が行われ、例外サービスルーチンの先頭命令のフェッチが開始されるまでの時間（割り込み応答時間）を表 6.3 に示します。また、IRQ 割り込みを受け付けるときのパイプライン動作例を図 6.5 に示します。

表 6.3 割り込み応答時間

項目	ステート数		備考
	NMI、周辺モジュール	IRQ	
アイドルサイクル	0 または 1	1	
優先順位判定および SR のマスクビットとの比較時間	2	3	
CPU が実行中のシーケンス終了までの待ち時間	X (0)		最も長いシーケンスは割り込み例外処理またはアドレスエラー例外処理で、 $X=4+m_1+m_2+m_3+m_4$ 。ただし割り込みをマスクする命令が続く場合さらに長くなることもあります。
割り込み例外処理開始から、例外サービスルーチンの先頭命令のフェッチを開始するまでの時間	$5+m_1+m_2+m_3$		SR、PC の退避とベクタアドレスのフェッチを行います。
応答時間	合計	$(7 \text{ または } 8) + m_1+m_2+m_3+X$	
	最小時	10	40MHz 動作時 : 0.25 ~ 0.3 μs
	最大時	$12+2(m_1+m_2+m_3)+m_4$	40MHz 動作時 : 0.48 μs *

【注】 $m_1 \sim m_4$ は下記のメモリアクセスに要するステート数です。

m_1 : SR の退避 (ロングワードライト)

m_2 : PC の退避 (ロングワードライト)

m_3 : ベクタアドレスリード (ロングワードリード)

m_4 : 割り込みサービスルーチン先頭命令のフェッチ

* $m_1=m_2=m_3=m_4=1$ の場合

6. 割り込みコントローラ (INTC)




図 6.5 IRQ 割り込みを受け付けるときのパイプライン動作例

7. バスステートコントローラ (BSC)

バスステートコントローラ (BSC) はアドレス空間の分割、各種メモリに応じた制御信号の出力などを行います。これにより、外付け回路なしに SRAM、ROM などを本 LSI に直結することができます。

7.1 特長

- アドレス空間を4つに分割して管理 (SH7109のみ)

CS0空間は、内蔵ROM有効モードでは最大リニア2Mバイト、内蔵ROM無効モードでは最大4Mバイト

バス幅(8ビット)

ソフトウェアによるウェイターステートを挿入可能

外部メモリ空間アクセス時にWAIT端子によるウェイターステートを挿入可能

各空間に接続するメモリに対応した制御信号を出力

- 内蔵ROM、RAM インタフェース

内蔵ROM、RAMは32ビットを1ステートでアクセス

BSC のブロック図を図 7.1 に示します。

7. バスステートコントローラ (BSC)




図 7.1 BSC のブロック図

7.2 入出力端子

SH7109 のバスステートコントローラの端子構成を表 7.1 に示します。

SH7108 のバスステートコントローラの端子はありません。

表 7.1 端子構成

名称	略称	入出力	機能
アドレスバス	A17 ~ A0	出力	アドレス出力
データバス	D7 ~ D0	入出力	8 ビットのデータバス
チップセレクト	CS ₀	出力	アクセス中のエリアを示すチップセレクト信号
リード	RD	出力	リードサイクルを示すストローブ信号
最下位バイトライト	WRL	出力	最下位バイト (D7 ~ D0) への書き込みサイクルを示すストローブ
ウェイト	WAIT	入力	ウェイターステート要求信号
バス権要求	BREQ	入力	バス解放要求入力
バス権要求アクノリッジ	BACK	出力	バス使用許可出力

7.3 レジスタの構成

バスステートコントローラには以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

これらのレジスタにより、ウェイターステート、バス幅、ROM、SRAM などのメモリとのインターフェースの制御などを行います。レジスタサイズはすべて 16 ビットです。

- バスコントロールレジスタ1 (BCR1)
- バスコントロールレジスタ2 (BCR2)
- ウェイトコントロールレジスタ1 (WCR1)

7.4 アドレスマップ

図 7.2 に、本 LSI で用いるアドレスのフォーマットを示します。




図 7.2 アドレスフォーマット

本 LSI では 32 ビットのアドレスを用います。

A31 ~ A24 ビットは空間種類の選択に使用されます。外部には出力されません。

A23、A22 ビットは A31 ~ A24 ビットが 0000 0000 のときデコードされ、エリアに対応するチップセレクト信号 ($\overline{CS0}$) となり、出力されます。

A17 ~ A0 は外部に出力されます。A21 ~ A18 は外部に出力されません。

表 7.2 にアドレスマップを示します。

表 7.2 アドレスマップ

(1) シングルチップモード時

アドレス	空間種類	メモリ種類	サイズ		バス幅	
			SH7105	SH7104		
H'00000000 ~ H'00007FFF	内蔵 ROM	内蔵 ROM	256KB		32	
H'00008000 ~ H'0000FFFF						
H'00010000 ~ H'0001FFFF						
H'00020000 ~ H'0002FFFF						
H'00030000 ~ H'0003FFFF						
H'00040000 ~ H'001FFFFF	予約	予約	予約			
H'00200000 ~ H'0023FFFF	予約	予約	予約			
H'00240000 ~ H'FFFF7FFF	予約	予約	予約			
H'FFFF8000 ~ H'FFFFBFFF	内蔵周辺モジュール	内蔵周辺モジュール	16KB		16/8	
H'FFFC000 ~ H'FFFCFFF	予約	予約	予約			
H'FFFFD000 ~ H'FFFFDFFF	内蔵 RAM	内蔵 RAM	予約		32	
H'FFFE000 ~ H'FFFEFFFF			8KB			
H'FFFFF000 ~ H'FFFF7FFF						
H'FFFFF800 ~ H'FFFFFFFFF						

アドレス	空間種類	メモリ種類	サイズ		バス幅	
			SH7109	SH7108		
H'00000000 ~ H'00007FFF	内蔵 ROM	内蔵 ROM	128KB		32	
H'00008000 ~ H'0000FFFF						
H'00010000 ~ H'0001FFFF						
H'00020000 ~ H'0002FFFF			予約			
H'00030000 ~ H'0003FFFF						
H'00040000 ~ H'001FFFFF	予約	予約	予約			
H'00200000 ~ H'0023FFFF	予約	予約	予約			
H'00240000 ~ H'FFFF7FFF	予約	予約	予約			
H'FFFF8000 ~ H'FFFFBFFF	内蔵周辺モジュール	内蔵周辺モジュール	16KB		16/8	
H'FFFC000 ~ H'FFFCFFF	予約	予約	予約			
H'FFFFD000 ~ H'FFFFDFFF	内蔵 RAM	内蔵 RAM	予約		32	
H'FFFE000 ~ H'FFFEFFFF			4KB			
H'FFFFF000 ~ H'FFFF7FFF						
H'FFFFF800 ~ H'FFFFFFFFF						

【注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

7. バスステートコントローラ (BSC)

アドレス	空間種類	メモリ種類	サイズ		バス幅
			SH7107	SH7106	
H'00000000 ~ H'00007FFF	内蔵 ROM	内蔵 ROM	64KB		32
H'00008000 ~ H'0000FFFF			予約		
H'00010000 ~ H'0001FFFF	内蔵 RAM	内蔵 RAM	予約		32
H'00020000 ~ H'0002FFFF			予約		
H'00030000 ~ H'0003FFFF	内蔵周辺モジュール	内蔵周辺モジュール	予約		16/8
H'00040000 ~ H'001FFFFF			予約		
H'00200000 ~ H'0023FFFF	内蔵周辺モジュール	内蔵周辺モジュール	予約		16/8
H'00240000 ~ H'FFFF7FFF			予約		
H'FFFF8000 ~ H'FFFFBFFF	内蔵周辺モジュール	内蔵周辺モジュール	16KB		16/8
H'FFFC000 ~ H'FFFCFFF			予約		
H'FFFFD000 ~ H'FFFFDFFF	内蔵 RAM	内蔵 RAM	予約		32
H'FFFE000 ~ H'FFFEFFFF			4KB		
H'FFFFF000 ~ H'FFFF7FFF	内蔵 RAM	内蔵 RAM	予約		32
H'FFFFF800 ~ H'FFFFFFFFF			4KB		

【注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。

アドレス	空間種類	メモリ種類	サイズ		バス幅
			SH7101		
H'00000000 ~ H'00007FFF	内蔵 ROM	内蔵 ROM	32KB		32
H'00008000 ~ H'0000FFFF			予約		
H'00010000 ~ H'0001FFFF	内蔵 RAM	内蔵 RAM	予約		32
H'00020000 ~ H'0002FFFF			予約		
H'00030000 ~ H'0003FFFF	内蔵周辺モジュール	内蔵周辺モジュール	16KB		16/8
H'00040000 ~ H'001FFFFF			予約		
H'00200000 ~ H'0023FFFF	内蔵周辺モジュール	内蔵周辺モジュール	予約		16/8
H'00240000 ~ H'FFFF7FFF			予約		
H'FFFF8000 ~ H'FFFFBFFF	内蔵周辺モジュール	内蔵周辺モジュール	16KB		16/8
H'FFFC000 ~ H'FFFCFFF			予約		
H'FFFFD000 ~ H'FFFFDFFF	内蔵 RAM	内蔵 RAM	予約		32
H'FFFE000 ~ H'FFFEFFFF			2KB		
H'FFFFF000 ~ H'FFFF7FFF	内蔵 RAM	内蔵 RAM	予約		32
H'FFFFF800 ~ H'FFFFFFFFF			2KB		

【注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

(2) 内蔵 ROM 有効モード時 (SH7109 のみ)

アドレス	空間種類	メモリ種類	サイズ			バス幅			
			SH7105	SH7109	SH7107				
H'00000000 ~ H'00007FFF	内蔵 ROM	内蔵 ROM	256KB	128KB	64KB	32			
H'00008000 ~ H'0000FFFF					予約				
H'00010000 ~ H'0001FFFF				予約					
H'00020000 ~ H'0002FFFF									
H'00030000 ~ H'0003FFFF									
H'00040000 ~ H'001FFFFF	予約	予約	予約						
H'00200000 ~ H'0023FFFF	CS0 空間	外部空間	256KB			8			
H'00240000 ~ H'FFFF7FFF	予約	予約	予約						
H'FFFF8000 ~ H'FFFFBFFF	内蔵周辺モジュール	内蔵周辺モジュール	16KB			16/8			
H'FFFC000 ~ H'FFFCFFFF	予約	予約	予約						
H'FFFFD000 ~ H'FFFFDFFF	内蔵 RAM	内蔵 RAM	予約	予約		32			
H'FFFE000 ~ H'FFFEFFFF				8KB					
H'FFFFF000 ~ H'FFFF7FFF				4KB					
H'FFFFF800 ~ H'FFFFFFFFF									

(3) 内蔵 ROM 無効モード時 (SH7109 のみ)

アドレス	空間種類	メモリ種類	サイズ			バス幅	
			SH7105	SH7109	SH7107		
H'00000000 ~ H'00007FFF	CS0 空間	外部空間	256KB			8	
H'00008000 ~ H'0000FFFF							
H'00010000 ~ H'0001FFFF							
H'00020000 ~ H'0002FFFF							
H'00030000 ~ H'0003FFFF							
H'00040000 ~ H'001FFFFF	予約	予約	予約				
H'00200000 ~ H'0023FFFF	予約	予約	予約				
H'00240000 ~ H'FFFF7FFF	予約	予約	予約				
H'FFFF8000 ~ H'FFFFBFFF	内蔵周辺モジュール	内蔵周辺モジュール	16KB			16/8	
H'FFFC000 ~ H'FFFCFFFF	予約	予約	予約				
H'FFFFD000 ~ H'FFFFDFFF	内蔵 RAM	内蔵 RAM	予約	予約		32	
H'FFFE000 ~ H'FFFEFFFF				8KB			
H'FFFFF000 ~ H'FFFF7FFF				4KB			
H'FFFFF800 ~ H'FFFFFFFFF							

【注】 予約空間はアクセスしないでください。アクセスした場合、動作の保証はできません。シングルチップモードのとき、内蔵 ROM、内蔵 RAM、内蔵周辺モジュール以外の空間は使用できません。

7.5 レジスタの説明

7.5.1 バスコントロールレジスタ 1 (BCR1)

BCR1 は読み出し / 書き込み可能な 16 ビットのレジスタで、MMT および MTU の制御レジスタのアクセス許可指定と CS0 空間のバスサイズを指定します。

BCR1 の A0SZ ピットはパワーオンリセット後の初期設定時に書き込みを行い、以降は値を変更しないでください。内蔵 ROM 有効モードの場合、レジスタの初期設定が終了するまで CS0 空間はアクセスしないでください。

ビット	ビット名	初期値	R/W	説明
15		0	R	リザーブピット 読み出し時には、常に 0 が読み出されます。書き込む値も常に 0 にしてください。
14	MMTRWE	1	R/W	MMT 読み出し / 書き込みイネーブル MMT の制御レジスタのアクセスを許可します。詳しくは、「第 13 章 モータマネージメントタイマ (MMT)」をご参照ください。 0 : MMT の制御レジスタのアクセスを禁止 1 : MMT の制御レジスタのアクセスを許可
13	MTURWE	1	R/W	MTU 読み出し / 書き込みイネーブル MTU の制御レジスタのアクセスを許可します。詳しくは、「第 8 章 マルチファンクションタイマ/バ尔斯ユニット (MTU)」をご参照ください。 0 : MTU の制御レジスタのアクセスを禁止 1 : MTU の制御レジスタのアクセスを許可
12 ~ 4		すべて 0	R	リザーブピット 読み出し時には、常に 0 が読み出されます。書き込む値も常に 0 にしてください。
3 ~ 1		すべて 1	R	リザーブピット 読み出し時には、常に 1 が読み出されます。書き込む値も常に 1 にしてください。
0	A0SZ	1	R/W	CS0 空間サイズ指定 A0LG = 0 のとき、CS0 空間のバスサイズ指定を行います。 内蔵 ROM 有効モード時、C0S 空間アクセス前にバスサイズを 8 ビットに指定するために 0 を書き込んでください。 【注】内蔵 ROM 無効モード時の CS0 空間のバスサイズは、モード端子により指定されます。

7.5.2 バスコントロールレジスタ 2 (BCR2)

BCR2 は読み出し / 書き込み可能な 16 ピットのレジスタで、CS0 空間のアイドルサイクル数や $\overline{CS0}$ 信号のアサート拡張を指定します。

ピット	ピット名	初期値	R/W	説明
15 ~ 10		すべて 1	R	リザーブピット 読み出し時には、常に 1 が読み出されます。書き込む値も常に 1 にしてください。
9 8	IW01 IW00	1 1	R/W R/W	CS0 空間サイクル間アイドル指定 リードアクセス後にライトサイクルが続く場合にアイドルサイクルの挿入を行います。 00 : CS0 空間アイドルサイクルなし 01 : CS0 空間 1 アイドルサイクル 10 : CS0 空間 2 アイドルサイクル 11 : CS0 空間 3 アイドルサイクル
7 ~ 5		すべて 1	R	リザーブピット 読み出し時には、常に 1 が読み出されます。書き込む値も常に 1 にしてください。
4	CW0	1	R/W	CS0 空間連続アクセス時アイドル指定 同一 CS 空間を連続してアクセスする場合、 $\overline{CS0}$ 信号をいったんネゲートすることによりバスの切れ目をわかりやすくするために挿入します。 0 : CS0 空間連続アクセス時アイドルサイクルなし 1 : CS0 空間連続アクセス時 1 アイドルサイクル ただし、リード後にライトが続く場合、挿入されるアイドルサイクルは IW01、IW00 によって指定される値と比較して、大きい方を使用します。
3 ~ 1		すべて 1	R	リザーブピット 読み出し時には、常に 1 が読み出されます。書き込む値も常に 1 にしてください。
0	SW0	1	R/W	CS0 空間 \overline{CS} アサート幅拡張指定 \overline{RD} 信号、 \overline{WR} 信号のアサート期間が CS0 信号のアサート期間を超えることを防止するために挿入します。 0 : CS0 空間 \overline{CS} アサート拡張なし 1 : CS0 空間 CS アサート拡張あり (バスサイクルの前後 1 サイクル挿入)

7.5.3 ウェイトコントロールレジスタ 1 (WCR1)

WCR1 は読み出し / 書き込み可能な 16 ビットのレジスタで、CS0 空間のウェイトサイクルを指定します。

ビット	ビット名	初期値	R/W	説明
15~4		すべて 1	R/W	リザーブビット 読み出し時には、常に 1 が読み出されます。書き込む値も常に 1 にしてください。
3	W03	1	R/W	CS0 空間ウェイト指定
2	W02	1	R/W	CS0 空間アクセス時のウェイト数を指定します。
1	W01	1	R/W	0000 : ノーウェイト (外部ウェイト入力禁止)
0	W00	1	R/W	0001 : 1 ウェイト (外部ウェイト入力イネーブル) ... 1111 : 15 ウェイト (外部ウェイト入力イネーブル)

7.6 外部空間アクセス

外部空間では、主に SRAM、ROM の直結を想定してストローブ信号を出力します。

7.6.1 基本タイミング

外部空間アクセスのバスサイクルは、2 ステートで行われます。図 7.3 に外部空間アクセスの基本タイミングを示します。




図 7.3 外部空間アクセスの基本タイミング

読み出し時は、オペランドサイズにかかわりなく、 \overline{RD} 信号によりアクセスする空間 (アドレス) のデータバス幅全ビット (本 LSI では 8 ビット) を LSI に取り込みます。

書き込み時は、書き込むバイト位置を \overline{WRL} (ビット 7~0) 信号で示します。

7.6.2 ウェイトステート制御

WCR1 の設定により、外部空間アクセスのウェイトステートの挿入を制御できます。図 7.4 に示すタイミングで、TW のサイクルがソフトウェアサイクルとして指定サイクル数だけ挿入されます。




図 7.4 外部空間アクセスのウェイトステートタイミング (ソフトウェアウェイトのみ)

WCR1 によってソフトウェアによるウェイトを指定したときには、外部からのウェイト入力 WAIT 信号もサンプリングされます。WAIT 信号のサンプリングを図 7.5 に示します。WAIT 信号のサンプリングは、TW ステートから T2 ステートに移行する際にクロックの立ち上がりから 1 サイクル前のクロックの立ち上がりで行われます。外部ウェイトを使用する際、CS アサート拡張時にはソフトウェアウェイトを 1 ステート以上、それ以外のときは 2 ステート以上を WCR1 に設定してください。




図 7.5 外部空間アクセスのウェイトステートタイミング
(ソフトウェアウェイト 2 ステート + WAIT 信号によるウェイトステート)

7.6.3 $\overline{\text{CS}}$ アサート期間拡張

BCR2 の SW0 ビットの設定により、 $\overline{\text{RD}}$ 、 $\overline{\text{WRL}}$ のアクティブとなる期間が $\overline{\text{CS0}}$ のアクティブとなる期間を超えないようにアイドルサイクルを挿入することができます。これにより、外付け回路とフレキシブルなインターフェースがとれます。タイミングを図 7.6 に示します。 T_h および T_f サイクルが通常サイクルの前後にそれぞれ付加されています。このサイクルでは $\overline{\text{CS0}}$ のみアクティブとなり、 $\overline{\text{RD}}$ 、 $\overline{\text{WRL}}$ はアクティブとなりません。また、ライトデータは T_f サイクルまで延ばされるので、ライト動作の遅いゲートアレイに有効です。




図 7.6 $\overline{\text{CS}}$ アサート期間拡張機能

7.7 アクセスサイクル間ウェイト

低速なデバイスをリードしたとき、データバッファのオフが間に合わずに次アクセスのデータと衝突を起こすことがあります。これを防止するため、メモリアクセスを起動する際に問題がある場合にはアクセスサイクル間にウェイトを挿入することができます。

また、CS0 空間の連続アクセス時にいったん $\overline{\text{CS0}}$ 信号をインアクティブとして、バスサイクル開始の検出を容易にするために、アクセスサイクル間にウェイトを挿入することができます。

7.7.1 データバス衝突防止

リードサイクル後のライトサイクル、BCR2 の IW01 および IW00 ビットによって指定されたサイクル数だけアイドルサイクルが入るようウェイトを挿入します。アクセスサイクル間にもともとアイドルサイクルが存在する場合は、指定されたアイドルサイクル数からその空きサイクル数を除いたサイクルだけウェイトを挿入します。

7.7.2 バスサイクル開始検出の容易化

CS0 空間を連続してアクセスする場合、BCR2 の CW0 ビットによって指定されたサイクル数だけアイドルサイクルが入るようにウェイトを挿入します。ただし、リード後のライトサイクルの場合、挿入されるアイドルサイクルは IW ビットと CW ビットで指定されるアイドルサイクルのうち大きな値になります。アクセスサイクル間

にもともとアイドルサイクルが存在する場合はウェイト挿入を行いません。

図 7.7 に例を示します。この例では CS0 空間を連続アクセスアイドル指定し、CS0 空間を連続ライトアクセスした場合を示しています。




図 7.7 同一空間連続アクセス時アイドルサイクル挿入例

7.8 バスアービトリレーション

本 LSI は、外部デバイスからバス権の要求があると、そのデバイスにバス権を与えることができます。また、本 LSI 内部にも CPU というバスマスターがあります。これらのバスマスターに対するバス権委譲の優先順位は以下のとおりとなります。

外部デバイスによるバス権要求 > CPU

外部デバイスによるバス権要求は、BREQ 端子に入力してください。BREQ 端子がアサートされると、本 LSI は実行中のバスサイクルが終わり次第バスの解放を行います。バス権を解放したことを示す信号は BACK 端子から出力されます。

ただし、TAS 命令実行中のリードサイクルとライトサイクルの間での解放は行いません。また、データバス幅がアクセスサイズより小さいことによって生じる複数バスサイクル、たとえば 8 ピット幅のメモリにロングワードアクセスを行う場合のバスサイクル間にもバスアービトリレーションは行いません。

本 LSI がバス権を解放中に、バス権を取り戻したいことがあります。割り込み要求が発生してその処理を行わなければならないときです。このため、本 LSI ではバス権要求信号として IRQOUT 端子を用意しています。本 LSI がバス権を取り戻す必要が生じた場合、IRQOUT 信号をアサートできます。外部のバス解放要求をアサートしているデバイスは、この IRQOUT 信号のアサートを受けて、バス権を解放するために BREQ 信号をネゲートします。これによりバス権が本 LSI に戻り、本 LSI が処理を行います。IRQOUT 端子のアサート条件は、割り込み要因が発生して、その割り込み要求レベルがステータスレジスタ (SR) の割り込みマスクビット (I3 ~ I0) よりも高い場合です。

7. バスステートコントローラ (BSC)

図 7.8 に、バス解放手順を示します。




図 7.8 バス権解放手順

7.9 メモリ接続例




図 7.9 8 ビットデータバス幅 ROM 接続例

7.10 内蔵周辺 I/O レジスタのアクセス

内蔵周辺 I/O のレジスタは、バスステートコントローラから表 7.3 のようにアクセスされます。

表 7.3 内蔵周辺 I/O レジスタへのアクセス

内蔵周辺モジュール	SCI	MTU、POE	INTC	PFC、PORT	CMT	A/D	WDT	MMT
接続バス幅	8 ビット	16 ビット	16 ビット	16 ビット	16 ビット	8 ビット	16 ビット	16 ビット
アクセスサイクル数	2cyc ^{*1}	2cyc ^{*1}	2cyc ^{*2}	2cyc ^{*1}	2cyc ^{*1}	3cyc ^{*1}	3cyc ^{*2}	2cyc ^{*1}

【注】 *1 周辺クロック換算

*2 システムクロック換算

7.11 バス権を解放しないサイクルについて

(1) 1 バスサイクル

1 バスサイクル中にバス権を解放することはありません。たとえば、8 ビット通常空間へのロングワードでのリード（もしくはライト）の場合、図 7.10 のように、8 ビット通常空間へのメモリアクセス 4 回が 1 つのバスサイクルとなります。その間に、バス権を解放することはありません。1 回のメモリアクセスが 2 ステートだとすると 8 ステートの間は、バス権を解放しません。




図 7.10 1 バスサイクル

7.12 外部メモリへプログラムを配置したときの CPU 動作

本 LSI は 1 回の命令フェッチで常に 2 ワード（2 命令分）をフェッチします。これはプログラムが外部メモリに配置されている場合や、その外部メモリのバス幅が 8 ビットまたは 16 ビットのときも同じです。

また、プログラムが分岐した直後のプログラムカウンタ値が奇数ワード（ $2n+1$ ）番地であるときや、分岐する直前のプログラムカウンタ値が偶数ワード（ $2n$ ）番地であるときも本 LSI はそれぞれのワード命令を含む 32 ビット（2 命令）分を常にフェッチします。

7. バスステートコントローラ (BSC)

8. マルチファンクションタイマパルスユニット (MTU)

本 LSI は、5 チャネルの 16 ビットタイマにより構成されるマルチファンクションタイマパルスユニット(MTU)を内蔵しています。プロック図を図 8.1 に示します。

8.1 特長

- 最大16本のパルス入出力が可能
- 各チャネルごとに8種類のカウンタ入力クロックを選択可能
- 各チャネルとも次の動作を設定可能：コンペアマッチによる波形出力、インプットキャプチャ機能、カウントクリア動作、複数のタイマカウンタ (TCNT) への同時書き込み、コンペアマッチ / インプットキャプチャによる同時クリア、カウンタの同期動作による各レジスタの同期入出力、同期動作と組み合わせることによる最大12相のPWM出力
- チャネル0、3、4はバッファ動作を設定可能
- チャネル1、2はおののおの独立に位相計数モードを設定可能
- カスケード接続動作
- 内部16ビットバスによる高速アクセス
- 23種類の割り込み要因
- レジスタデータの自動転送が可能
- A/D変換器の変換スタートトリガを生成可能
- モジュールスタンバイモードの設定可能
- チャネル3、4を組み合わせることにより、相補PWMモード、リセット同期PWMモードでおのの3相のPWM波形（正相 / 逆相）の計6相の波形出力を設定可能
- 相補PWMモード、リセット同期PWMモードでは、チャネル0、3、4を組み合わせることにより、AC同期モータ（ブラシレスDCモータ）駆動を設定可能。駆動波形出力はショッピング出力、レベル出力から選択可能

8. マルチファンクションタイマパルスユニット (MTU)

表 8.1 MTU の機能一覧

項目	チャネル0	チャネル1	チャネル2	チャネル3	チャネル4
カウントクロック	P /1				
	P /4				
	P /16				
	P /64				
	TCLKA	P /256	P /1024	P /256	P /256
	TCLKB	TCLKA	TCLKA	P /1024	P /1024
	TCLKC	TCLKB	TCLKB	TCLKA	TCLKA
	TCLKD		TCLKC	TCLKB	TCLKB
ジェネラルレジスタ (TGR)	TGRA_0 TGRB_0	TGRA_1 TGRB_1	TGRA_2 TGRB_2	TGRA_3 TGRB_3	TGRA_4 TGRB_4
ジェネラルレジスタ / パッファレジスタ	TGRC_0 TGRD_0	-	-	TGRC_3 TGRD_3	TGRC_4 TGRD_4
入出力端子	TIOC0A TIOC0B TIOC0C TIOC0D	TIOC1A TIOC1B	TIOC2A TIOC2B	TIOC3A TIOC3B TIOC3C TIOC3D	TIOC4A TIOC4B TIOC4C TIOC4D
カウンタクリア機能	TGR の コンペアマッチ または インプット キャプチャ				
コンペア マッチ出力	0 出力				
	1 出力				
	トグル出力				
インプットキャプチャ機能					
同期動作					
PWM モード 1					
PWM モード 2				-	-
相補 PWM モード	-	-	-		
リセット PWM モード	-	-	-		
AC 同期モータ駆動モード		-	-		
位相計数モード	-			-	-
パッファ動作		-	-		
A/D 変換開始トリガ	TGRA_0 の コンペアマッチ または インプット キャプチャ	TGRA_1 の コンペアマッチ または インプット キャプチャ	TGRA_2 の コンペアマッチ または インプット キャプチャ	TGRA_3 の コンペアマッチ または インプット キャプチャ	TGRA_4 の コンペアマッチ または インプット キャプチャ

8. マルチファンクションタイマパルスユニット (MTU)

項目	チャネル0	チャネル1	チャネル2	チャネル3	チャネル4
割り込み要因	5要因 • コンペアマッチ /インプット キャプチャ 0A • コンペアマッチ /インプット キャプチャ 0B • コンペアマッチ /インプット キャプチャ 0C • コンペアマッチ /インプット キャプチャ 0D • オーバフロー	4要因 • コンペアマッチ /インプット キャプチャ 1A • コンペアマッチ /インプット キャプチャ 1B • オーバフロー • アンダフロー	4要因 • コンペアマッチ /インプット キャプチャ 2A • コンペアマッチ /インプット キャプチャ 2B • オーバフロー • アンダフロー	5要因 • コンペアマッチ /インプット キャプチャ 3A • コンペアマッチ /インプット キャプチャ 3B • コンペアマッチ /インプット キャプチャ 3C • コンペアマッチ /インプット キャプチャ 3D • オーバフロー	5要因 • コンペアマッチ /インプット キャプチャ 4A • コンペアマッチ /インプット キャプチャ 4B • コンペアマッチ /インプット キャプチャ 4C • コンペアマッチ /インプット キャプチャ 4D • アンダフロー / オーバフロー

【記号説明】

: 可能

- : 不可

8. マルチファンクションタイマパルスユニット (MTU)




図 8.1 MTU のブロック図

8.2 入出力端子

表 8.2 端子構成

チャネル	名称	入出力	機能
共通	TCLKA	入力	外部クロック A 入力端子 (チャネル 1 の位相計数モード A 相入力)
	TCLKB	入力	外部クロック B 入力端子 (チャネル 1 の位相計数モード B 相入力)
	TCLKC	入力	外部クロック C 入力端子 (チャネル 2 の位相計数モード A 相入力)
	TCLKD	入力	外部クロック D 入力端子 (チャネル 2 の位相計数モード B 相入力)
0	TIOC0A	入出力	TGRA_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC0B	入出力	TGRB_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC0C	入出力	TGRC_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC0D	入出力	TGRD_0 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
1	TIOC1A	入出力	TGRA_1 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC1B	入出力	TGRB_1 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
2	TIOC2A	入出力	TGRA_2 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC2B	入出力	TGRB_2 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
3	TIOC3A	入出力	TGRA_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3B	入出力	TGRB_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3C	入出力	TGRC_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC3D	入出力	TGRD_3 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
4	TIOC4A	入出力	TGRA_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4B	入出力	TGRB_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4C	入出力	TGRC_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子
	TIOC4D	入出力	TGRD_4 のインプットキャプチャ入力 / アウトプットコンペア出力 / PWM 出力端子

8.3 レジスタの説明

MTU には各チャネルに以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。各チャネルのレジスタ名についてはチャネル 0 の TCR は TCR_0 と表記してあります。

チャネル 0

- タイマコントロールレジスタ_0 (TCR_0)
- タイマモードレジスタ_0 (TMDR_0)
- タイマI/OコントロールレジスタH_0 (TIORH_0)
- タイマI/OコントロールレジスタL_0 (TIORL_0)
- タイマインタラプトイネーブルレジスタ_0 (TIER_0)
- タイマステータスレジスタ_0 (TSR_0)
- タイマカウンタ_0 (TCNT_0)
- タイマジェネラルレジスタA_0 (TGRA_0)
- タイマジェネラルレジスタB_0 (TGRC_0)
- タイマジェネラルレジスタC_0 (TGRC_0)
- タイマジェネラルレジスタD_0 (TGRC_0)

チャネル 1

- タイマコントロールレジスタ_1 (TCR_1)
- タイマモードレジスタ_1 (TMDR_1)
- タイマI/Oコントロールレジスタ_1 (TIOR_1)
- タイマインタラプトイネーブルレジスタ_1 (TIER_1)
- タイマステータスレジスタ_1 (TSR_1)
- タイマカウンタ_1 (TCNT_1)
- タイマジェネラルレジスタA_1 (TGRA_1)
- タイマジェネラルレジスタB_1 (TGRC_1)

チャネル 2

- タイマコントロールレジスタ_2 (TCR_2)
- タイマモードレジスタ_2 (TMDR_2)
- タイマI/Oコントロールレジスタ_2 (TIOR_2)
- タイマインタラプトイネーブルレジスタ_2 (TIER_2)
- タイマステータスレジスタ_2 (TSR_2)
- タイマカウンタ_2 (TCNT_2)

- タイマジェネラルレジスタA_2 (TGRA_2)
- タイマジェネラルレジスタB_2 (TGRB_2)

チャネル3

- タイマコントロールレジスタ_3 (TCR_3)
- タイマモードレジスタ_3 (TMDR_3)
- タイマI/OコントロールレジスタH_3 (TIORH_3)
- タイマI/OコントロールレジスタL_3 (TIORL_3)
- タイマインタラプトイネーブルレジスタ_3 (TIER_3)
- タイマステータスレジスタ_3 (TSR_3)
- タイマカウンタ_3 (TCNT_3)
- タイマジェネラルレジスタA_3 (TGRA_3)
- タイマジェネラルレジスタB_3 (TGRB_3)
- タイマジェネラルレジスタC_3 (TGRC_3)
- タイマジェネラルレジスタD_3 (TGRD_3)

チャネル4

- タイマコントロールレジスタ_4 (TCR_4)
- タイマモードレジスタ_4 (TMDR_4)
- タイマI/OコントロールレジスタH_4 (TIORH_4)
- タイマI/OコントロールレジスタL_4 (TIORL_4)
- タイマインタラプトイネーブルレジスタ_4 (TIER_4)
- タイマステータスレジスタ_4 (TSR_4)
- タイマカウンタ_4 (TCNT_4)
- タイマジェネラルレジスタA_4 (TGRA_4)
- タイマジェネラルレジスタB_4 (TGRB_4)
- タイマジェネラルレジスタC_4 (TGRC_4)
- タイマジェネラルレジスタD_4 (TGRD_4)

共通レジスタ

- タイマスタートレジスタ (TSTR)
- タイマシンクロレジスタ (TSYR)

タイマ3/4共通レジスタ

- タイマアウトプットマスクタイネーブルレジスタ (TOER)
- タイマアウトプットコントロールレジスタ (TOCR)

8. マルチファンクションタイマパルスユニット (MTU)

- タイマゲートコントロールレジスタ (TGCR)
- タイマ周期データレジスタ (TCDR)
- タイマデッドタイムデータレジスタ (TDDR)
- タイマサブカウンタ (TCNTS)
- タイマ周期バッファレジスタ (TCBR)

8.3.1 タイマコントロールレジスタ (TCR)

TCR は各チャネルの TCNT を制御する 8 ビットのリード /ライト可能なレジスタです。MTU には、チャネル 0 ~ 4 に各 1 本、計 5 本の TCR があります。TCR の設定は、TCNT の動作が停止した状態で行ってください。

ビット	ビット名	初期値	R/W	説明
7	CCLR2	0	R/W	カウンタクリア 2、1、0
6	CCLR1	0	R/W	TCNT のカウンタクリア要因を選択します。詳細は表 8.3、表 8.4 を参照してください。
5	CCLR0	0	R/W	
4	CKEG1	0	R/W	クロックエッジ 1、0
3	CKEG0	0	R/W	入力クロックのエッジを選択します。内部クロックを両エッジでカウントすると、入力クロックの周期が $1/2$ になります（例： $P/4$ の両エッジ = $P/2$ の立ち上がりエッジ）。チャネル 1、2 で位相計数モードを使用する場合は、本設定は無視され、位相計数モードの設定が優先されます。内部クロックのエッジ選択は、入力クロックが $P/4$ もしくはそれより遅い場合に有効です。入力クロックに $P/1$ 、あるいは他のチャネルのオーバフロー / アンダフローを選択した場合、値は書き込みますが、動作は初期値となります。 00 : 立ち上がりエッジでカウント 01 : 立ち下がりエッジでカウント 1x : 両エッジでカウント
				【記号説明】x : Don't care
2	TPSC2	0	R/W	タイマプリスケーラ 2、1、0
1	TPSC1	0	R/W	TCNT のカウンタクロックを選択します。各チャネル独立にクロックソースを選択することができます。詳細は表 8.5 ~ 表 8.8 を参照してください。
0	TPSC0	0	R/W	

表 8.3 CCLR2 ~ CCLR0 (チャネル 0、3、4)

チャネル	ビット 7	ビット 6	ビット 5	説明
	CCLR2	CCLR1	CCLR0	
0、3、4	0	0	0	TCNT のクリア禁止
	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア ^{*1}
	1	0	0	TCNT のクリア禁止
	1	0	1	TGRC のコンペアマッチ / インプットキャプチャで TCNT クリア ^{*2}
	1	1	0	TGRD のコンペアマッチ / インプットキャプチャで TCNT クリア ^{*2}
	1	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア ^{*1}

【注】 *1 同期動作の設定は、TSYR の SYNC ビットを 1 にセットすることにより行います。

*2 TGRC または TGRD をバッファレジスタとして使用している場合は、バッファレジスタの設定が優先され、コンペアマッチ / インプットキャプチャが発生しないため、TCNT はクリアされません。

表 8.4 CCLR2 ~ CCLR0 (チャネル 1、2)

チャネル	ビット 7	ビット 6	ビット 5	説明
	リザーブ ^{*2}	CCLR1	CCLR0	
1、2	0	0	0	TCNT のクリア禁止
	0	0	1	TGRA のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	0	TGRB のコンペアマッチ / インプットキャプチャで TCNT クリア
	0	1	1	同期クリア / 同期動作をしている他のチャネルのカウンタクリアで TCNT をクリア ^{*1}

【注】 *1 同期動作の設定は、TSYR の SYNC ビットを 1 にセットすることにより行います。

*2 チャネル 1、2 ではビット 7 はリザーブです。リードすると常に 0 がリードされます。ライトは無効です。

表 8.5 TPSC2 ~ TPSC0 (チャネル 0)

チャネル	ビット 2	ビット 1	ビット 0	説明
	TPSC2	TPSC1	TPSC0	
0	0	0	0	内部クロック : P /1 でカウント
	0	0	1	内部クロック : P /4 でカウント
	0	1	0	内部クロック : P /16 でカウント
	0	1	1	内部クロック : P /64 でカウント
	1	0	0	外部クロック : TCLKA 端子入力でカウント
	1	0	1	外部クロック : TCLKB 端子入力でカウント
	1	1	0	外部クロック : TCLKC 端子入力でカウント
	1	1	1	外部クロック : TCLKD 端子入力でカウント

8. マルチファンクションタイマパルスユニット (MTU)

表 8.6 TPSC2～TPSC0 (チャネル 1)

チャネル	ビット 2	ビット 1	ビット 0	説明
	TPSC2	TPSC1	TPSC0	
1	0	0	0	内部クロック : P /1 でカウント
	0	0	1	内部クロック : P /4 でカウント
	0	1	0	内部クロック : P /16 でカウント
	0	1	1	内部クロック : P /64 でカウント
	1	0	0	外部クロック : TCLKA 端子入力でカウント
	1	0	1	外部クロック : TCLKB 端子入力でカウント
	1	1	0	内部クロック : P /256 でカウント
	1	1	1	TCNT_2 のオーバフロー / アンダフローでカウント

【注】 チャネル 1 が位相計数モード時、この設定は無効になります。

表 8.7 TPSC2～TPSC0 (チャネル 2)

チャネル	ビット 2	ビット 1	ビット 0	説明
	TPSC2	TPSC1	TPSC0	
2	0	0	0	内部クロック : P /1 でカウント
	0	0	1	内部クロック : P /4 でカウント
	0	1	0	内部クロック : P /16 でカウント
	0	1	1	内部クロック : P /64 でカウント
	1	0	0	外部クロック : TCLKA 端子入力でカウント
	1	0	1	外部クロック : TCLKB 端子入力でカウント
	1	1	0	外部クロック : TCLKC 端子入力でカウント
	1	1	1	内部クロック : P /1024 でカウント

【注】 チャネル 2 が位相計数モード時、この設定は無効になります。

表 8.8 TPSC2～TPSC0 (チャネル 3、4)

チャネル	ビット 2	ビット 1	ビット 0	説明
	TPSC2	TPSC1	TPSC0	
3、4	0	0	0	内部クロック : P /1 でカウント
	0	0	1	内部クロック : P /4 でカウント
	0	1	0	内部クロック : P /16 でカウント
	0	1	1	内部クロック : P /64 でカウント
	1	0	0	内部クロック : P /256 でカウント
	1	0	1	内部クロック : P /1024 でカウント
	1	1	0	外部クロック : TCLKA 端子入力でカウント
	1	1	1	外部クロック : TCLKB 端子入力でカウント

8.3.2 タイマモードレジスタ (TMDR)

TMDR は 8 ビットのリード / ライト可能なレジスタで、各チャネルの動作モードの設定を行います。MTU には、各チャネル 1 本、計 5 本の TMDR があります。TMDR の設定は、TCNT の動作が停止した状態で行ってください。

ビット	ビット名	初期値	R/W	説明
7、6		すべて 1		リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
5	BFB	0	R/W	バッファ動作 B TGRB を通常動作させるか、TGRB と TGRD を組み合わせてバッファ動作させるかを設定します。TGRD をバッファレジスタとして使用した場合は、TGRD のインプットキャップチャ / アウトプットコンペアは発生しません。 TGRD を持たないチャネル 1、2 ではこのビットはリザーブビットになります。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 0 : TGRB と TGRD は通常動作 1 : TGRB と TGRD はバッファ動作
4	BFA	0	R/W	バッファ動作 A TGRA を通常動作させるか、TGRA と TGRC を組み合わせてバッファ動作させるかを設定します。TGRC をバッファレジスタとして使用した場合は、TGRC のインプットキャップチャ / アウトプットコンペアは発生しません。 TGRC を持たないチャネル 1、2 ではこのビットはリザーブビットになります。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 0 : TGRA と TGRC は通常動作 1 : TGRA と TGRC はバッファ動作
3	MD3	0	R/W	モード 3 ~ 0
2	MD2	0	R/W	MD3 ~ MD0 はタイマの動作モードを設定します。
1	MD1	0	R/W	詳細は表 8.9 を参照してください。
0	MD0	0	R/W	

8. マルチファンクションタイマパルスユニット (MTU)

表 8.9 MD3 ~ MD0

ビット 3	ビット 2	ビット 1	ビット 0	説明
MD3	MD2	MD1	MD0	
0	0	0	0	通常動作
0	0	0	1	設定禁止
0	0	1	0	PWM モード 1
0	0	1	1	PWM モード 2 (* ¹)
0	1	0	0	位相計数モード 1 (* ²)
0	1	0	1	位相計数モード 2 (* ²)
0	1	1	0	位相計数モード 3 (* ²)
0	1	1	1	位相計数モード 4 (* ²)
1	0	0	0	リセット同期 PWM モード (* ³)
1	0	0	1	設定禁止
1	0	1	x	設定禁止
1	1	0	0	設定禁止
1	1	0	1	相補 PWM モード 1 (山で転送) (* ³)
1	1	1	0	相補 PWM モード 2 (谷で転送) (* ³)
1	1	1	1	相補 PWM モード 3 (山・谷で転送) (* ³)

【記号説明】x : Don't care

【注】 *1 チャネル 3、4 では、PWM モード 2 の設定はできません。

*2 チャネル 0、3、4 では、位相計数モードの設定はできません。

*3 リセット同期 PWM モード、相補 PWM モードの設定は、チャネル 3 のみ可能です。

チャネル 3 をリセット同期 PWM モードまたは相補 PWM モードに設定した場合、チャネル 4 の設定は無効となり自動的にチャネル 3 の設定に従います。ただし、チャネル 4 にはリセット同期 PWM モード、相補 PWM モードを設定しないでください。

チャネル 0、1、2 では、リセット同期 PWM モード、相補 PWM モードの設定はできません。

8.3.3 タイマ I/O コントロールレジスタ (TIOR)

TIOR は TGR を制御する 8 ビットのリード /ライト可能なレジスタです。MTU には、チャネル 0、3、4 に各 2 本、チャネル 1、2 に各 1 本、計 8 本の TIOR があります。

TIOR は TMDR の設定により影響を受けますので注意してください。

TIOR で指定した初期出力はカウンタ停止した(TSTR の CST ビットを 0 にクリアした)状態で有効になります。また、PWM モード 2 の場合にはカウンタが 0 にクリアされた時点での出力を指定します。

TGRC、あるいは TGRD をバッファ動作に設定した場合は、本設定は無効となり、バッファレジスタとして動作します。

- TIORH_0、TIOR_1、TIOR_2、TIORH_3、TIORH_4

ビット	ビット名	初期値	R/W	説明
7	IOB3	0	R/W	I/O コントロール B3~0
6	IOB2	0	R/W	IOB3~IOB0 ビットは TGRB の機能を設定します。
5	IOB1	0	R/W	下記の表を参照してください。
4	IOB0	0	R/W	TIORH_0 : 表 8.10 TIOR_1 : 表 8.14 TIOR_2 : 表 8.16 TIORH_3 : 表 8.18 TIORH_4 : 表 8.22
3	IOA3	0	R/W	I/O コントロール A3~0
2	IOA2	0	R/W	IOA3~IOA0 は TGRA の機能を設定します。
1	IOA1	0	R/W	下記の表を参照してください。
0	IOA0	0	R/W	TIORH_0 : 表 8.11 TIOR_1 : 表 8.15 TIOR_2 : 表 8.17 TIORH_3 : 表 8.19 TIORH_4 : 表 8.23

- TIORL_0、TIORL_3、TIORL_4

ビット	ビット名	初期値	R/W	説明
7	IOD3	0	R/W	I/O コントロール D3~0
6	IOD2	0	R/W	IOD3~IOD0 ビットは TGRD の機能を設定します。
5	IOD1	0	R/W	TGRD を TGRB のバッファレジスタとして使用した場合は、本設定は無効になります。インプットキャプチャ / アウトプットコンペアは発生しません。
4	IOD0	0	R/W	下記の表を参照してください。 TIORL_0 : 表 8.12 TIORL_3 : 表 8.20 TIORL_4 : 表 8.24
3	IOC3	0	R/W	I/O コントロール C3~0
2	IOC2	0	R/W	IOC3~IOC0 ビットは TGRC の機能を設定します。
1	IOC1	0	R/W	TGRC を TGRA のバッファレジスタとして使用した場合は、本設定は無効になります。インプットキャプチャ / アウトプットコンペアは発生しません。
0	IOC0	0	R/W	下記の表を参照してください。 TIORL_0 : 表 8.13 TIORL_3 : 表 8.21 TIORL_4 : 表 8.25

表 8.10 TIORH_0 (チャネル 0)

説明					
ビット7	ビット6	ビット5	ビット4	TGRB_0 の機能	TIOC0B 端子の機能
IOB3	IOB2	IOB1	IOB0	アウトプットコンペア レジスタ	出力禁止
0	0	0	0		初期出力は 0 出力
0	0	0	1		コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力
0	0	1	1		コンペアマッチで 1 出力
0	1	0	0		初期出力は 0 出力
0	1	0	1		コンペアマッチでトグル出力
					出力保持
					初期出力は 1 出力
					コンペアマッチで 0 出力

8. マルチファンクションタイマパルスユニット (MTU)

ビット7	ビット6	ビット5	ビット4	説明	
IOB3	IOB2	IOB1	IOB0	TGRB_0 の機能	TIOC0B 端子の機能
0	1	1	0	アウトプットコンペア レジスタ	初期出力は 1 出力 コンペアマッチで 1 出力
0	1	1	1		初期出力は 1 出力 コンペアマッチでトグル出力
1	0	0	0		立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		キャプチャ入力元はチャネル 1 / カウントクロック TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ*

【記号説明】 x: Don't care

表 8.11 TIORH_0 (チャネル 0)

ビット3	ビット2	ビット1	ビット0	説明	
IOA3	IOA2	IOA1	IOA0	TGRA_0 の機能	TIOC0A 端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力は 0 出力 コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力 コンペアマッチで 1 出力
0	0	1	1		初期出力は 0 出力 コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は 1 出力 コンペアマッチで 0 出力
0	1	1	0		初期出力は 1 出力 コンペアマッチで 1 出力
0	1	1	1		初期出力は 1 出力 コンペアマッチでトグル出力
1	0	0	0		立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		キャプチャ入力元はチャネル 1 / カウントクロック TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ

【記号説明】 x : Don't care

表 8.12 TIORL_0 (チャネル 0)

				説明	
ビット 7	ビット 6	ビット 5	ビット 4	TGRD_0 の機能	TIOC0D 端子の機能
IOD3	IOD2	IOD1	IOD0	アウトプットコンペア レジスタ*	出力禁止
0	0	0	0		初期出力は 0 出力
0	0	0	1		コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力
0	0	1	1		コンペアマッチで 1 出力
0	1	0	0		初期出力は 0 出力
0	1	0	1		コンペアマッチでトグル出力
0	1	1	0		出力保持
0	1	1	1		初期出力は 1 出力
1	0	0	0	インプットキャプチャ レジスタ*	コンペアマッチで 0 出力
	0	0	1		初期出力は 1 出力
	0	1	x		コンペアマッチで 1 出力
	1	x	x		初期出力は 1 出力
				コンペアマッチでトグル出力	
1	0	0	0	立ち上がりエッジでインプットキャプチャ 立ち下がりエッジでインプットキャプチャ 両エッジでインプットキャプチャ	立ち上がりエッジでインプットキャプチャ
	0	0	1		立ち下がりエッジでインプットキャプチャ
	0	1	x		両エッジでインプットキャプチャ
	1	x	x		キャプチャ入力元はチャネル 1 / カウントクロック TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ*

【記号説明】x : Don't care

【注】 * TMDR_0 のBFB ビットを 1 にセットして TGRD_0 をバッファレジスタとして使用した場合は、本設定は無効になり、
インプットキャプチャ / アウトプットコンペアは発生しません。

8. マルチファンクションタイマパルスユニット (MTU)

表 8.13 TIORL_0 (チャネル 0)

				説明	
ビット3 IOC3	ビット2 IOC2	ビット1 IOC1	ビット0 IOC0	TGRC_0 の機能	TIOC0C の端子の機能
0	0	0	0	アウトプットコンペア レジスタ*	出力禁止
0	0	0	1		初期出力は 0 出力
0	0	1	0		コンペアマッチで 0 出力
0	0	1	1		初期出力は 0 出力
0	1	0	0		コンペアマッチで 1 出力
0	1	0	1		初期出力は 0 出力
0	1	1	0		コンペアマッチでトグル出力
0	1	1	1		出力保持
1	0	0	0	インプットキャプチャ レジスタ*	初期出力は 1 出力
1	0	0	1		コンペアマッチで 0 出力
1	0	1	x		初期出力は 1 出力
1	1	x	x		コンペアマッチで 1 出力
				立ち上がりエッジでインプットキャプチャ 立ち下がりエッジでインプットキャプチャ 両エッジでインプットキャプチャ キャプチャ入力元はチャネル 1 / カウントクロック TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ	立ち上がりエッジでインプットキャプチャ
					立ち下がりエッジでインプットキャプチャ
					両エッジでインプットキャプチャ
					キャプチャ入力元はチャネル 1 / カウントクロック TCNT_1 のカウントアップ / カウントダウンでイン プットキャプチャ

【記号説明】x : Don't care

【注】 * TMDR_0 のBFA ビットを 1 にセットして TGRC_0 をバッファレジスタとして使用した場合は、本設定は無効になり、
インプットキャプチャ / アウトプットコンペアは発生しません。

表 8.14 TIOR_1 (チャネル 1)

				説明	
ビット 7	ビット 6	ビット 5	ビット 4	TGRB_1 の機能	TIOC1B 端子の機能
IOB3	IOB2	IOB1	IOB0	TGRB_1 はアウトプットコンペアレジスタ	出力禁止
0	0	0	0		初期出力は 0 出力
0	0	0	1		コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力
0	0	1	1		コンペアマッチで 1 出力
0	1	0	0		初期出力は 0 出力
0	1	0	1		コンペアマッチでトグル出力
0	1	1	0		出力保持
0	1	1	1		初期出力は 1 出力
0	1	1	0		コンペアマッチで 0 出力
1	0	0	0	インプットキャプチャレジスタ	初期出力は 1 出力
1	0	0	1		コンペアマッチで 1 出力
1	0	1	x		初期出力は 1 出力
1	1	x	x		コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャレジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		TGRC_0 のコンペアマッチ / インプットキャプチャの発生でインプットキャプチャ

【記号説明】x : Don't care

8. マルチファンクションタイマパルスユニット (MTU)

表 8.15 TIOR_1 (チャネル 1)

				説明	
ビット3 IOA3	ビット2 IOA2	ビット1 IOA1	ビット0 IOA0	TGRA_1 の機能	TIOC1A 端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力は 0 出力 コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力 コンペアマッチで 1 出力
0	0	1	1		初期出力は 0 出力 コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は 1 出力 コンペアマッチで 0 出力
0	1	1	0		初期出力は 1 出力 コンペアマッチで 1 出力
0	1	1	1		初期出力は 1 出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	0	0	1		立ち下がりエッジでインプットキャプチャ
1	0	1	x		両エッジでインプットキャプチャ
1	1	x	x		TGRA_0 のコンペアマッチ / インプットキャプチャ の発生でインプットキャプチャ

【記号説明】x : Don't care

表 8.16 TIOR_2 (チャネル 2)

				説明	
ビット 7	ビット 6	ビット 5	ビット 4	TGRB_2 の機能	TIOCB2 端子の機能
IOB3	IOB2	IOB1	IOB0	TGRB_2 はアウトプットコンペアレジスタ	出力禁止
0	0	0	0		初期出力は 0 出力
0	0	0	1		コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力
0	0	1	1		コンペアマッチで 1 出力
0	1	0	0		初期出力は 0 出力
0	1	0	1		コンペアマッチでトグル出力
0	1	1	0		出力保持
0	1	1	1		初期出力は 1 出力
0	1	1	0		コンペアマッチで 0 出力
1	x	0	0	インプットキャプチャレジスタ	初期出力は 1 出力
1	x	0	1		コンペアマッチで 1 出力
1	x	1	x		初期出力は 1 出力
					コンペアマッチでトグル出力
					立ち上がりエッジでインプットキャプチャ
					立ち下がりエッジでインプットキャプチャ
					両エッジでインプットキャプチャ

【記号説明】x : Don't care

8. マルチファンクションタイマパルスユニット (MTU)

表 8.17 TI0R_2 (チャネル 2)

				説明	
ビット 3	ビット 2	ビット 1	ビット 0	TGRA_2 の機能	TIOC2A 端子の機能
IOA3	IOA2	IOA1	IOA0	アウトプットコンペア レジスタ	出力禁止
0	0	0	0		初期出力は 0 出力
0	0	0	1		コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力
0	0	1	1		コンペアマッチで 1 出力
0	1	0	0		初期出力は 0 出力
0	1	0	1		コンペアマッチでトグル出力
0	1	1	0		出力保持
0	1	1	1		初期出力は 1 出力
1	x	0	0	インプットキャプチャ レジスタ	コンペアマッチで 0 出力
	x	0	1		初期出力は 1 出力
	x	1	x		コンペアマッチでトグル出力
1	x	0	0	立ち上がりエッジでインプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

【記号説明】x : Don't care

表 8.18 TIORH_3 (チャネル3)

				説明	
ビット7 IOB3	ビット6 IOB2	ビット5 IOB1	ビット4 IOB0	TGRB_3 の機能	TIOC3B 端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力は0出力 コンペアマッチで0出力
0	0	1	0		初期出力は0出力 コンペアマッチで1出力
0	0	1	1		初期出力は0出力 コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力 コンペアマッチで0出力
0	1	1	0		初期出力は1出力 コンペアマッチで1出力
0	1	1	1		初期出力は1出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

【記号説明】x : Don't care

8. マルチファンクションタイマパルスユニット (MTU)

表 8.19 TIORH_3 (チャネル3)

				説明	
ビット3 IOA3	ビット2 IOA2	ビット1 IOA1	ビット0 IOA0	TGRA_3 の機能	TIOC3A 端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力は0出力 コンペアマッチで0出力
0	0	1	0		初期出力は0出力 コンペアマッチで1出力
0	0	1	1		初期出力は0出力 コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力 コンペアマッチで0出力
0	1	1	0		初期出力は1出力 コンペアマッチで1出力
0	1	1	1		初期出力は1出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

【記号説明】x : Don't care

表 8.20 TIORL_3 (チャネル 3)

				説明	
ビット 7	ビット 6	ビット 5	ビット 4	TGRD_3 の機能	TIOC3D 端子の機能
IOD3	IOD2	IOD1	IOD0	アウトプットコンペア レジスタ*	出力禁止
0	0	0	0		初期出力は 0 出力
0	0	0	1		コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力
0	0	1	1		コンペアマッチで 1 出力
0	1	0	0		初期出力は 0 出力
0	1	0	1		コンペアマッチでトグル出力
0	1	1	0		出力保持
0	1	1	1		初期出力は 1 出力
1	x	0	0	インプットキャプチャ レジスタ*	コンペアマッチで 0 出力
1	x	0	1		初期出力は 1 出力
1	x	1	x		コンペアマッチでトグル出力
1	x	0	0	立ち上がりエッジでインプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

【記号説明】x : Don't care

【注】 * TMDR_3 の BFB ビットを 1 にセットして TGRD_3 をバッファレジスタとして使用した場合は、本設定は無効になり、
インプットキャプチャ / アウトプットコンペアは発生しません。

8. マルチファンクションタイマパルスユニット (MTU)

表 8.21 TIORL_3 (チャネル 3)

				説明	
ビット 3 IOC3	ビット 2 IOC2	ビット 1 IOC1	ビット 0 IOC0	TGRC_3 の機能	TIOC3C 端子の機能
0	0	0	0	アウトプットコンペア レジスタ*	出力禁止
0	0	0	1		初期出力は 0 出力
0	0	1	0		コンペアマッチで 0 出力
0	0	1	1		初期出力は 0 出力
0	1	0	0		コンペアマッチでトグル出力
0	1	0	1		出力保持
0	1	1	0		初期出力は 1 出力
0	1	1	1		コンペアマッチで 1 出力
1	x	0	0		初期出力は 1 出力
1	x	0	1	インプットキャプチャ レジスタ*	コンペアマッチでトグル出力
1	x	1	x		立ち上がりエッジでインプットキャプチャ
					立ち下がりエッジでインプットキャプチャ
					両エッジでインプットキャプチャ

【記号説明】x : Don't care

【注】 * TMDR_3 の BFA ビットを 1 にセットして TGRC_3 をバッファレジスタとして使用した場合は、本設定は無効になり、
インプットキャプチャ / アウトプットコンペアは発生しません。

表 8.22 TIORH_4 (チャネル 4)

				説明		
ビット 7	ビット 6	ビット 5	ビット 4	TGRB_4 の機能	TIOC4B 端子の機能	
IOB3	IOB2	IOB1	IOB0	アウトプットコンペア レジスタ	出力禁止	
0	0	0	0		初期出力は 0 出力	
0	0	0	1		コンペアマッチで 0 出力	
0	0	1	0		初期出力は 0 出力	
0	0	1	1		コンペアマッチで 1 出力	
0	1	0	0		初期出力は 0 出力	
0	1	0	1		コンペアマッチでトグル出力	
0	1	1	0		出力保持	
0	1	1	1		初期出力は 1 出力	
1	x	0	0	インプットキャプチャ レジスタ	コンペマッチで 0 出力	
	x	0	1		初期出力は 1 出力	
	x	1	x		コンペマッチで 1 出力	
				立ち上がりエッジでインプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
					立ち下がりエッジでインプットキャプチャ	
					両エッジでインプットキャプチャ	

【記号説明】x : Don't care

8. マルチファンクションタイマパルスユニット (MTU)

表 8.23 TIORH_4 (チャネル4)

				説明	
ビット3 IOA3	ビット2 IOA2	ビット1 IOA1	ビット0 IOA0	TGRA_4 の機能	TIOC4A 端子の機能
0	0	0	0	アウトプットコンペア レジスタ	出力禁止
0	0	0	1		初期出力は0出力 コンペアマッチで0出力
0	0	1	0		初期出力は0出力 コンペアマッチで1出力
0	0	1	1		初期出力は0出力 コンペアマッチでトグル出力
0	1	0	0		出力保持
0	1	0	1		初期出力は1出力 コンペアマッチで0出力
0	1	1	0		初期出力は1出力 コンペアマッチで1出力
0	1	1	1		初期出力は1出力 コンペアマッチでトグル出力
1	x	0	0	インプットキャプチャ レジスタ	立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

【記号説明】x : Don't care

表 8.24 TIORL_4 (チャネル 4)

				説明	
ビット 7	ビット 6	ビット 5	ビット 4	TGRD_4 の機能	TIOC4B 端子の機能
IOD3	IOD2	IOD1	IOD0	TGRD_4 の機能 レジスタ*	出力禁止
0	0	0	0		初期出力は 0 出力
0	0	0	1		コンペアマッチで 0 出力
0	0	1	0		初期出力は 0 出力
0	0	1	1		コンペアマッチで 1 出力
0	1	0	0		初期出力は 0 出力
0	1	0	1		コンペアマッチでトグル出力
0	1	1	0		出力保持
0	1	1	1		初期出力は 1 出力
				インプットキャプチャ レジスタ	コンペアマッチで 0 出力
1	x	0	0		初期出力は 1 出力
1	x	0	1		コンペアマッチで 1 出力
1	x	1	x		初期出力は 1 出力
				インプットキャプチャ レジスタ	コンペアマッチでトグル出力
1	x	0	0		立ち上がりエッジでインプットキャプチャ
1	x	0	1		立ち下がりエッジでインプットキャプチャ
1	x	1	x		両エッジでインプットキャプチャ

【記号説明】x : Don't care

【注】 * TMDR_4 の BFB ビットを 1 にセットして、TGRD_4 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

8. マルチファンクションタイマパルスユニット (MTU)

表 8.25 TIORL_4 (チャネル 4)

				説明	
ビット 3 IOC3	ビット 2 IOC2	ビット 1 IOC1	ビット 0 IOC0	TGRC_4 の機能	TIOC4C 端子の機能
0	0	0	0	アウトプットコンペア レジスタ*	出力禁止
0	0	0	1		初期出力は 0 出力
0	0	1	0		コンペアマッチで 0 出力
0	0	1	1		初期出力は 0 出力
0	1	0	0		コンペアマッチでトグル出力
0	1	0	1		出力保持
0	1	1	0		初期出力は 1 出力
0	1	1	1		コンペアマッチで 1 出力
1	x	0	0		初期出力は 1 出力
1	x	0	1	インプットキャプチャ レジスタ	コンペアマッチでトグル出力
1	x	1	x		立ち上がりエッジでインプットキャプチャ
					立ち下がりエッジでインプットキャプチャ
					両エッジでインプットキャプチャ

【記号説明】x : Don't care

【注】 * TMDR_4 の BFA ビットを 1 にセットして、TGRC_4 をバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

8.3.4 タイマインタラプトイネーブルレジスタ (TIER)

TIER は 8 ビットのリード / ライト可能なレジスタで、各チャネルの割り込み要求の許可、禁止を制御します。MTU には、各チャネル 1 本、計 5 本の TIER があります。

ビット	ビット名	初期値	R/W	説明
7	TTGE	0	R/W	A/D 変換開始要求イネーブル TGRA のインプットキャプチャ / コンペアマッチによる A/D 変換器開始要求の発生を許可または禁止します。 0 : A/D 変換開始要求の発生を禁止 1 : A/D 変換開始要求の発生を許可
6		1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
5	TCIEU	0	R/W	アンダフローインタラプトイネーブル チャネル 1、2 で TSR の TCFU フラグが 1 にセットされたとき、TCFU フラグによる割り込み要求 (TCIU) を許可または禁止します。 チャネル 0、3、4 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 0 : TCFU による割り込み要求 (TCIU) を禁止 1 : TCFU による割り込み要求 (TCIU) を許可
4	TCIEV	0	R/W	オーバフローインタラプトイネーブル TSR の TCFV フラグが 1 にセットされたとき、TCFV フラグによる割り込み要求 (TCIV) を許可または禁止します。 0 : TCFV による割り込み要求 (TCIV) を禁止 1 : TCFV による割り込み要求 (TCIV) を許可
3	TGIED	0	R/W	TGR インタラプトイネーブル D チャネル 0、3、4 で TSR の TGFD ビットが 1 にセットされたとき、TGFD ビットによる割り込み要求 (TGID) を許可または禁止します。 チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 0 : TGFD ビットによる割り込み要求 (TGID) を禁止 1 : TGFD ビットによる割り込み要求 (TGID) を許可
2	TGIEC	0	R/W	TGR インタラプトイネーブル C チャネル 0、3、4 で TSR の TGFC ビットが 1 にセットされたとき、TGFC ビットによる割り込み要求 (TGIC) を許可または禁止します。 チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。 0 : TGFC ビットによる割り込み要求 (TGIC) を禁止 1 : TGFC ビットによる割り込み要求 (TGIC) を許可

8. マルチファンクションタイマパルスユニット (MTU)

ビット	ビット名	初期値	R/W	説明
1	TGIEB	0	R/W	<p>TGR インタラプトイネーブル B TSR の TGFB ビットが 1 にセットされたとき、TGFB ビットによる割り込み要求 (TGIB) を許可または禁止します。</p> <p>0 : TGFB ビットによる割り込み要求 (TGIB) を禁止 1 : TGFB ビットによる割り込み要求 (TGIB) を許可</p>
0	TGIEA	0	R/W	<p>TGR インタラプトイネーブル A TSR の TGFA ビットが 1 にセットされたとき、TGFA ビットによる割り込み要求 (TGIA) を許可または禁止します。</p> <p>0 : TGFA ビットによる割り込み要求 (TGIA) を禁止 1 : TGFA ビットによる割り込み要求 (TGIA) を許可</p>

8.3.5 タイマステータスレジスタ (TSR)

TSR は 8 ビットのリード / ライト可能なレジスタで、各チャネルのステータスの表示を行います。MTU には、各チャネル 1 本、計 5 本の TSR があります。

ビット	ビット名	初期値	R/W	説明
7	TCFD	1	R	<p>カウント方向フラグ チャネル 1、2、3、4 の TCNT のカウント方向を示すステータスフラグです。 チャネル 0 ではリザーブビットです。読み出すと常に 1 が読み出されます。 書き込む値も常に 1 にしてください。</p> <p>0 : TCNT はダウンカウント 1 : TCNT はアップカウント</p>
6		1	R	<p>リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。</p>
5	TCFU	0	R/(W)	<p>アンダフローフラグ チャネル 1、2 が位相計数モードのとき、TCNT のアンダフローの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。 チャネル 0、3、4 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。</p> <p>【セット条件】 TCNT の値がアンダフロー (H'0000 H'FFFF) したとき <p>【クリア条件】 TCFU = 1 の状態で TCFU をリード後、TCFU に 0 をライトしたとき</p> </p>

8. マルチファンクションタイマパルスユニット (MTU)

ビット	ビット名	初期値	R/W	説明
4	TCFV	0	R/(W)	<p>オーバフローフラグ (TCFV)</p> <p>TCNT のオーバフローの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。</p> <p>【セット条件】</p> <p>(1) TCNT の値がオーバフローしたとき (H'FFFF H'0000)</p> <p>(2) チャネル 4 では相補 PWM モードで TCNT_4 がアンダフローしたとき (H'0001 H'0000)</p> <p>【クリア条件】</p> <p>(1) TCFV = 1 の状態で TCFV をリード後、TCFV に 0 をライトしたとき</p>
3	TGFD	0	R/W	<p>インプットキャプチャ / アウトプットコンペアフラグ D</p> <p>チャネル 0、3、4 の TGRD のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。</p> <p>【セット条件】</p> <p>(1) TGRD がアウトプットコンペアレジスタとして機能している場合、 TCNT = TGRD になったとき</p> <p>(2) TGRD がインプットキャプチャとして機能している場合、インプット キャプチャ信号により TCNT の値が TGRD に転送されたとき</p> <p>【クリア条件】</p> <p>(1) TGFD = 1 の状態で TGFD をリード後、TGFD に 0 をライトしたとき</p>
2	TGFC	0	R/(W)	<p>インプットキャプチャ / アウトプットコンペアフラグ C</p> <p>チャネル 0、3、4 の TGRC のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。チャネル 1、2 ではリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。</p> <p>【セット条件】</p> <p>(1) TGRC がアウトプットコンペアレジスタとして機能している場合、 TCNT = TGRC になったとき</p> <p>(2) TGRC がインプットキャプチャとして機能している場合、インプット キャプチャ信号により TCNT の値が TGRC に転送されたとき</p> <p>【クリア条件】</p> <p>(1) TGFC = 1 の状態で TGFC をリード後、TGFC に 0 をライトしたとき</p>

8. マルチファンクションタイマパルスユニット (MTU)

ピット	ピット名	初期値	R/W	説明
1	TGFB	0	R/(W)	<p>インプットキャプチャ / アウトプットコンペアフラグ B TGRB のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。</p> <p>【セット条件】</p> <ul style="list-style-type: none"> (1) TGRB がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRB になったとき (2) TGRB がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRB に転送されたとき <p>【クリア条件】</p> <ul style="list-style-type: none"> (1) TGFB = 1 の状態で TGFB をリード後、TGFB に 0 をライトしたとき
0	TGFA	0	R/(W)	<p>インプットキャプチャ / アウトプットコンペアフラグ A TGRA のインプットキャプチャまたはコンペアマッチの発生を示すステータスフラグです。フラグをクリアするための 0 ライトのみ可能です。</p> <p>【セット条件】</p> <ul style="list-style-type: none"> (1) TGRA がアウトプットコンペアレジスタとして機能している場合、TCNT = TGRA になったとき (2) TGRA がインプットキャプチャとして機能している場合、インプットキャプチャ信号により TCNT の値が TGRA に転送されたとき <p>【クリア条件】</p> <ul style="list-style-type: none"> (1) TGFA = 1 の状態で TGFA をリード後、TGFA に 0 をライトしたとき

8.3.6 タイマカウンタ (TCNT)

TCNT は 16 ピットのリード / ライト可能なカウンタです。各チャネルに 1 本、計 5 本の TCNT があります。初期値は H'0000 です。

TCNT の 8 ピット単位でのアクセスは禁止です。常に 16 ピット単位でアクセスしてください。

TCNT はリセット時に H'0000 に初期化されます。

8.3.7 タイマジェネラルレジスタ (TGR)

TGR は 16 ピットのリード / ライト可能なアウトプットコンペア / インプットキャプチャ兼用のレジスタです。チャネル 0、3、4 に各 4 本、チャネル 1、2 に各 2 本、計 16 本のジェネラルレジスタがあります。チャネル 0、3、4 の TGRC と TGRD は、バッファレジスタとして動作設定することができます。TGR の 8 ピット単位でのアクセスは禁止です。常に 16 ピット単位でアクセスしてください。TGR とバッファレジスタの組み合わせは、TGRA - TGRC、TGRB - TGRD になります。初期値は H'FFFF です。

8.3.8 タイマスタートレジスタ (TSTR)

TSTR は 8 ビットのリード / ライト可能なレジスタで、チャネル 0~4 の TCNT の動作 / 停止を選択します。

TMDR へ動作モードを設定する場合や TCR へ TCNT のカウントクロックを設定する場合は、TCNT のカウンタ動作を停止してから行ってください。

ビット	ビット名	初期値	R/W	説明
7	CST4	0	R/W	カウンタスタート 4、3
6	CST3	0	R/W	TCNT の動作または停止を選択します。 TIOC 端子を出力状態で動作中に、CST ビットに 0 をライトするとカウンタは停止しますが、TIOC 端子のアウトプットコンペア出力レベルは保持されます。 CST ビットが 0 の状態で TIOR へのライトを行うと、設定した初期出力値に端子の出力レベルが更新されます。 0 : TCNT_4、TCNT_3 のカウント動作は停止 1 : TCNT_4、TCNT_3 はカウント動作
5~3		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
2	CST2	0	R/W	カウンタスタート 2~0
1	CST1	0	R/W	TCNT の動作または停止を選択します。
0	CST0	0	R/W	TIOC 端子を出力状態で動作中に、CST ビットに 0 をライトするとカウンタは停止しますが、TIOC 端子のアウトプットコンペア出力レベルは保持されます。 CST ビットが 0 の状態で TIOR へのライトを行うと、設定した初期出力値に端子の出力レベルが更新されます。 0 : TCNT_2 ~ TCNT_0 のカウント動作は停止 1 : TCNT_2 ~ TCNT_0 はカウント動作

8.3.9 タイマシンクロレジスタ (TSYR)

TSYR は 8 ビットのリード / ライト可能なレジスタで、チャネル 0 ~ 4 の TCNT の独立動作または同期動作を選択します。対応するビットを 1 にセットしたチャネルが同期動作を行います。

ビット	ビット名	初期値	R/W	説明
7	SYNC4	0	R/W	タイマ同期 4、3
6	SYNC3	0	R/W	他のチャネルとの独立動作または同期動作を選択します。 同期動作を選択すると、複数の TCNT の同期プリセットや、他チャネルのカウンタクリアによる同期クリアが可能となります。 同期動作の設定には、最低 2 チャネルの SYNC ビットを 1 にセットする必要があります。同期クリアの設定には、SYNC ビットのほかに TCR の CCLR2 ~ CCLR0 ビットで、TCNT のクリア要因を設定する必要があります。 0 : TCNT_4、TCNT_3 は独立動作 (TCNT のプリセット / クリアは他チャネルと無関係) 1 : TCNT_4、TCNT_3 は同期動作 (TCNT の同期プリセット / 同期クリアが可能)
5 ~ 3		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
2	SYNC2	0	R/W	タイマ同期 2 ~ 0
1	SYNC1	0	R/W	他のチャネルとの独立動作または同期動作を選択します。
0	SYNCO	0	R/W	同期動作を選択すると、複数の TCNT の同期プリセットや、他チャネルのカウンタクリアによる同期クリアが可能となります。 同期動作の設定には、最低 2 チャネルの SYNC ビットを 1 にセットする必要があります。同期クリアの設定には、SYNC ビットのほかに TCR の CCLR2 ~ CCLR0 ビットで、TCNT のクリア要因を設定する必要があります。 0 : TCNT_2 ~ TCNT_0 は独立動作 (TCNT のプリセット / クリアは他チャネルと無関係) 1 : TCNT_2 ~ TCNT_0 は同期動作 (TCNT の同期プリセット / 同期クリアが可能)

8.3.10 タイマアウトプットマスティネーブルレジスタ (TOER)

TOER は、出力端子の TIOC4D、TIOC4C、TIOC3D、TIOC4B、TIOC4A、TIOC3B の出力設定の許可 / 禁止を行います。これらの端子は TOER の各ビットの設定をしないと、正しく出力されません。チャネル 3、4 において、TOER はチャネル 3、4 の TIOR 設定の前に値をセットしてください。TOER レジスタは 8 ビットの読み出し / 書き込み可能なレジスタです。

ビット	ビット名	初期値	R/W	説明
7、6		すべて 1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
5	OE4D	0	R/W	マスティネーブル TIOC4D TIOC4D 端子の MTU 出力を許可 / 禁止します。 0 : MTU 出力禁止 1 : MTU 出力許可
4	OE4C	0	R/W	マスティネーブル TIOC4C TIOC4C 端子の MTU 出力を許可 / 禁止します。 0 : MTU 出力禁止 1 : MTU 出力許可
3	OE3D	0	R/W	マスティネーブル TIOC3D TIOC3D 端子の MTU 出力を許可 / 禁止します。 0 : MTU 出力禁止 1 : MTU 出力許可
2	OE4B	0	R/W	マスティネーブル TIOC4B TIOC4B 端子の MTU 出力を許可 / 禁止します。 0 : MTU 出力禁止 1 : MTU 出力許可
1	OE4A	0	R/W	マスティネーブル TIOC4A TIOC4A 端子の MTU 出力を許可 / 禁止します。 0 : MTU 出力禁止 1 : MTU 出力許可
0	OE3B	0	R/W	マスティネーブル TIOC3B TIOC3B 端子の MTU 出力を許可 / 禁止します。 0 : MTU 出力禁止 1 : MTU 出力許可

8. マルチファンクションタイマパルスユニット (MTU)

8.3.11 タイマアウトプットコントロールレジスタ (TOCR)

タイマアウトプットコントロールレジスタ(TOCR)は、相補 PWM モード / リセット同期 PWM モードの PWM 周期に同期したトグル出力の許可 / 禁止、および PWM 出力の出力レベル反転の制御を行います。TOCR レジスタは 8 ビットの読み出し / 書き込み可能なレジスタです。

ビット	ビット名	初期値	R/W	説明
7		0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
6	PSYE	0	R/W	PWM 同期出力イネーブル PWM 周期に同期したトグル出力の許可 / 禁止を設定します。 0 : トグル出力を禁止 1 : トグル出力を許可
5~2		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
1	OLSN	0	R/W	出力レベルセレクト N リセット同期 PWM モード / 相補 PWM モード時に、逆相の出力レベルを選択します。表 8.26 を参照してください。
0	OLSP	0	R/W	出力レベルセレクト P リセット同期 PWM モード / 相補 PWM モード時に、正相の出力レベルを選択します。表 8.27 を参照してください。

表 8.26 出力レベルセレクト機能

ビット 1	機能				
	OLSN	初期出力	アクティブ レベル	コンペアマッチ出力	
				アップカウント	ダウンカウント
0	ハイレベル	ローレベル	ハイレベル	ローレベル	ローレベル
1	ローレベル	ハイレベル	ローレベル	ローレベル	ハイレベル

【注】 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブルレベルに変化します。

表 8.27 出力レベルセレクト機能

ビット 0	機能				
	OLSP	初期出力	アクティブ レベル	コンペアマッチ出力	
				アップカウント	ダウンカウント
0	ハイレベル	ローレベル	ローレベル	ローレベル	ハイレベル
1	ローレベル	ハイレベル	ハイレベル	ハイレベル	ローレベル

$OLSN = 1$ 、 $OLSP = 1$ の場合の相補 PWM モードの出力例 (1 相分) を図 8.2 に示します。




図 8.2 相補 PWM モードの出力レベルの例

8.3.12 タイマゲートコントロールレジスタ (TGCR)

タイマゲートコントロールレジスタ (TGCR) は、リセット同期 PWM モード / 相補 PWM モード時、ブラシレス DC モータ制御に必要な波形出力の制御を行います。TGCR レジスタは 8 ビットの読み出し / 書き込み可能なレジスタです。相補 PWM モード / リセット同期 PWM モード以外では、本レジスタの設定は無効です。

ビット	ビット名	初期値	R/W	説明
7		1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
6	BDC	0	R/W	ブラシレス DC モータ 本レジスタ (TGCR) の機能を有効にするか、無効にするかを選択します。 0 : 通常出力 1 : 本レジスタの機能を有効
5	N	0	R/W	逆相出力 (N) 制御 逆相端子 (TIOC3D 端子、TIOC4C 端子、TIOC4D 端子) を ON 出力時、レベル出力するか、リセット同期 PWM / 相補 PWM 出力するかの選択をします。 0 : レベル出力 1 : リセット同期 PWM / 相補 PWM 出力

8. マルチファンクションタイマパルスユニット (MTU)

ビット	ビット名	初期値	R/W	説明
4	P	0	R/W	<p>ビット4：正相出力（P）制御</p> <p>正相端子の出力（TIOC3B 端子、TIOC4A 端子、TIOC4B 端子）を ON 出力時、レベル出力をするか、リセット同期 PWM / 相補 PWM 出力するかを選択します。</p> <p>0：レベル出力 1：リセット同期 PWM / 相補 PWM 出力</p>
3	FB	0	R/W	<p>外部フィードバック信号許可</p> <p>正相 / 逆相の出力の切り換えを MTU / チャネル 0 の TGRA、TGRB、TGRC のインプットキャプチャ信号で自動的に行うか、TGCR のビット2~0に0または1を書き込むことによって行うかを選択します。</p> <p>0：出力の切り換えは、外部入力（入力元は、チャネル 0 の TGRA、TGRB、TGRC のインプットキャプチャ信号） 1：出力の切り換えはソフトウェアで行う（TGCR の UF、VF、WF の設定値）</p>
2	WF	0	R/W	出力相切り換え 2~0
1	VF	0	R/W	正相 / 逆相の出力相の ON、OFF を設定します。これらのビットの設定は本レジスタの FB ビットが1のときのみ有効です。このときは、ビット2~0の設定が、外部入力の代わりになります。表 8.28 を参照してください。
0	UF	0	R/W	

表 8.28 出力レベルセレクト機能

ビット2	ビット1	ビット0	機能					
			TIOC3B	TIOC4A	TIOC4B	TIOC3D	TIOC4C	TIOC4D
			U相	V相	W相	U相	V相	W相
0	0	0	OFF	OFF	OFF	OFF	OFF	OFF
0	0	1	ON	OFF	OFF	OFF	OFF	ON
0	1	0	OFF	ON	OFF	ON	OFF	OFF
0	1	1	OFF	ON	OFF	OFF	OFF	ON
1	0	0	OFF	OFF	ON	OFF	ON	OFF
1	0	1	ON	OFF	OFF	OFF	ON	OFF
1	1	0	OFF	OFF	ON	ON	OFF	OFF
1	1	1	OFF	OFF	OFF	OFF	OFF	OFF

8.3.13 タイマサブカウンタ (TCNTS)

タイマサブカウンタ (TCNTS) は相補 PWM モードに設定したときのみ使用される 16 ビットの読み出し専用カウンタです。初期値は H'0000 です。

【注】 TCNTS の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

8.3.14 タイマデッドタイムデータレジスタ (TDDR)

タイマデッドタイムデータレジスタ (TDDR) は相補 PWM モード時のみ使用される 16 ビットのレジスタで、相補 PWM モード時 TCNT_3 と TCNT_4 カウンタのオフセット値を設定します。相補 PWM モード時に TCNT_3、TCNT_4 カウンタをクリアして再スタートするときは、TDDR レジスタの値が TCNT_3 カウンタにロードされカウント動作を開始します。初期値は H'FFFF です。

【注】 TDDR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

8.3.15 タイマ周期データレジスタ (TCDR)

タイマ周期データレジスタ (TCDR) は相補 PWM モード時のみ使用される 16 ビットのレジスタです。TCDR レジスタの値は PWM キャリア周期の 1/2 の値を設定してください。本レジスタは、相補 PWM モード時 TCNTS カウンタと常時比較され、一致すると TCNTS カウンタはカウント方向を切り替えます(ダウンカウント アップカウント)。初期値は H'FFFF です。

【注】 TCDR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

8.3.16 タイマ周期バッファレジスタ (TCBR)

タイマ周期バッファレジスタ (TCBR) は相補 PWM モード時のみ使用される 16 ビットのレジスタで、TCDR レジスタのバッファレジスタとして機能します。TMDR レジスタで設定した転送タイミングで TCBR レジスタの値が TCDR レジスタに転送されます。初期値は H'FFFF です。

【注】 TCBR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

8.3.17 バスマスターとのインターフェース

タイマカウンタ (TCNT)、ジェネラルレジスタ (TGR)、タイマサブカウンタ (TCNTS)、タイマ周期バッファレジスタ (TCBR)、タイマデッドタイムデータレジスタ (TDDR)、およびタイマ周期データレジスタ (TCDR) は 16 ビットのレジスタです。バスマスターとの間のデータバスは 16 ビット幅なので、16 ビット単位での読み出し / 書き込みが可能です。8 ビット単位での読み出し / 書き込みはできません。常に 16 ビット単位でアクセスしてください。

上記以外のレジスタは 8 ビットのレジスタです。CPU との間のデータバスは 16 ビット幅なので、16 ビット単位での読み出し / 書き込みが可能です。また、8 ビット単位での読み出し / 書き込みもできます。

8.4 動作説明

8.4.1 基本動作

各チャネルには、TCNT と TGR があります。TCNT は、アップカウント動作を行い、フリーランニング動作、周期カウンタ動作、または外部イベントカウント動作が可能です。

TGR は、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

MTU の外部端子の機能設定は必ずピンファンクションコントローラ (PFC) で行ってください。

(1) カウンタの動作

TSTR の CST0～CST4 ビットを 1 にセットすると、対応するチャネルの TCNT はカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a) カウント動作の設定手順例

カウント動作の設定手順例を図 8.3 に示します。




図 8.3 カウンタ動作設定手順例

(b) フリーランニングカウント動作と周期カウント動作

MTU の TCNT は、リセット直後はすべてフリーランニングカウンタの設定となっており、TSTR の対応するビットを 1 にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。TCNT がオーバフロー(H'FFFF H'0000)すると、TSR の TCFV ビットが 1 にセットされます。このとき、対応する TIER の TCIEV ビットが 1 ならば、MTU は割り込みを要求します。TCNT はオーバフロー後、H'0000 からアップカウント動作を継続します。

フリーランニングカウンタの動作を図 8.4 に示します。




図 8.4 フリーランニングカウンタの動作

TCNT のクリア要因にコンペアマッチを選択したときは、対応するチャネルの TCNT は周期カウント動作を行います。周期設定用の TGR をアウトプットコンペアレジスタに設定し、TCR の CCLR2~CCLR0 ビットによりコンペアマッチによるカウンタクリアを選択します。設定後、TSTR の対応するビットを 1 にセットすると、周期カウンタとしてアップカウント動作を開始します。カウント値が TGR の値と一致すると、TSR の TGF ビットが 1 にセットされ、TCNT は H'0000 にクリアされます。

このとき対応する TIER の TGIE ビットが 1 ならば、MTU は割り込みを要求します。TCNT はコンペアマッチ後、H'0000 からアップカウント動作を継続します。

周期カウンタの動作を図 8.5 に示します。




図 8.5 周期カウンタの動作

8. マルチファンクションタイマパルスユニット (MTU)

(2) コンペアマッチによる波形出力機能

MTU は、コンペアマッチにより対応する出力端子から 0 出力 / 1 出力 / トグル出力をを行うことができます。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 8.6 に示します。




図 8.6 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

0 出力 / 1 出力例を図 8.7 に示します。

TCNT をフリーランニングカウント動作とし、コンペアマッチ A により 1 出力、コンペアマッチ B により 0 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 8.7 0 出力 / 1 出力の動作例

トグル出力の例を図 8.8 に示します。

TCNT を周期カウント動作 (コンペアマッチ B によりカウンタクリア) に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 8.8 トグル出力の動作例

(3) インプットキャプチャ機能

TIOC 端子の入力エッジを検出して TCNT の値を TGR に転送することができます。

検出エッジは立ち上がりエッジ / 立ち下がりエッジ / 両エッジから選択できます。また、チャネル 0、1 は別のチャネルのカウンタ入力クロックやコンペアマッチ信号をインプットキャプチャの要因とすることもできます。

【注】 チャネル 0、1 で別のチャネルのカウンタ入力クロックをインプットキャプチャ入力とする場合は、インプットキャプチャ入力とするカウンタ入力クロックに /1 を選択しないでください。 /1 を選択した場合は、インプットキャプチャは発生しません。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 8.9 に示します。




図 8.9 インプットキャプチャ動作の設定例

8. マルチファンクションタイマパルスユニット (MTU)

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 8.10 に示します。

TIOCA 端子のインプットキャプチャ入力エッジは、立ち上がり / 立ち下がりの両エッジ、また TIOCB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT は TGRB のインプットキャプチャでカウントクリアされるように設定した場合の例です。




図 8.10 インプットキャプチャ動作例

8.4.2 同期動作

同期動作は、複数のTCNTの値を同時に書き換えることができます（同期プリセット）。また、TCRの設定により複数のTCNTを同時にクリアすることができます（同期クリア）。

同期動作により、1つのタイムベースに対して動作するTGRの本数を増加することができます。

チャネル0~4はすべて同期動作の設定が可能です。

(1) 同期動作の設定手順例

同期動作の設定手順例を図8.11に示します。




図8.11 同期動作の設定手順例

(2) 同期動作の例

同期動作の例を図 8.12 に示します。

チャネル 0~2 を同期動作かつ PWM モード 1 に設定し、チャネル 0 のカウンタクリア要因を TGRB_0 のコンペアマッチ、またチャネル 1、2 のカウンタクリア要因を同期クリアに設定した場合の例です。

3 相の PWM 波形を TIOC0A、TIOC1A、TIOC2A 端子から出力します。このとき、チャネル 0~2 の TCNT は同期プリセット、TGRB_0 のコンペアマッチによる同期クリアを行い、TGRB_0 に設定したデータが PWM 周期となります。

PWM モードについては、「8.4.5 PWM モード」を参照してください。




図 8.12 同期動作の動作例

8.4.3 バッファ動作

バッファ動作は、チャネル 0、3、4 が持つ機能です。TGRC と TGRD をバッファレジスタとして使用することができます。

バッファ動作は、TGR をインプットキャプチャレジスタに設定した場合と、コンペアマッチレジスタに設定した場合のそれぞれで動作内容が異なります。

表 8.29 にバッファ動作時のレジスタの組み合わせを示します。

表 8.29 レジスタの組み合わせ

チャネル	タイマジェネラルレジスタ	バッファレジスタ
0	TGRA_0	TGRC_0
	TGRB_0	TGRD_0
3	TGRA_3	TGRC_3
	TGRB_3	TGRD_3
4	TGRA_4	TGRC_4
	TGRB_4	TGRD_4

- TGR がアウトプットコンペアレジスタの場合

コンペアマッチが発生すると、対応するチャネルのバッファレジスタの値がタイマジェネラルレジスタに転送されます。

この動作を図 8.13 に示します。




図 8.13 コンペアマッチバッファ動作

- TGR がインプットキャプチャレジスタの場合

インプットキャプチャが発生すると、TCNT の値を TGR に転送すると同時に、それまで格納されていた TGR の値をバッファレジスタに転送します。

この動作を図 8.14 に示します。





図 8.14 インプットキャプチャバッファ動作

8. マルチファンクションタイマパルスユニット (MTU)

(1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 8.15 に示します。



(2) バッファ動作例

(a) TGR がアウトプットコンペアレジスタの場合

チャネル 0 を PWM モード 1 に設定し、TGRA と TGRC をバッファ動作に設定した場合の動作例を図 8.16 に示します。TCNT はコンペアマッチ B によりクリア、出力はコンペアマッチ A で 1 出力、コンペアマッチ B で 0 出力に設定した例です。

バッファ動作が設定されているため、コンペアマッチ A が発生すると出力を変化させると同時に、バッファレジスタ TGRC の値がタイムジェネラルレジスタ TGRA に転送されます。この動作は、コンペアマッチ A が発生するたびに繰り返されます。

PWM モードについては、「8.4.5 PWM モード」を参照してください。




図 8.16 バッファ動作例 (1)

(b) TGR がインプットキャプチャレジスタの場合

TGRA をインプットキャプチャレジスタに設定し、TGRA と TGRC をバッファ動作に設定したときの動作例を図 8.17 に示します。

TCNT は TGRA のインプットキャプチャでカウンタクリア、TIOCA 端子のインプットキャプチャ入力エッジは立ち上がりエッジ / 立ち下がりエッジの両エッジが選択されています。

バッファ動作が設定されているため、インプットキャプチャ A により TCNT の値が TGRA に格納されると同時に、それまで TGRA に格納されていた値が TGRC に転送されます。




図 8.17 バッファ動作例 (2)

8.4.4 カスケード接続動作

カスケード接続動作は、2 チャンネルの 16 ビットカウンタを接続して 32 ビットカウンタとして動作させる機能です。

この機能は、チャネル 1 のカウンタクロックを TCR の TPSC2 ~ TPSC0 ピットで TCNT_2 のオーバフロー / アンダフローでカウントに設定することにより動作します。

アンダフローが発生するのは、下位 16 ビットの TCNT が位相計数モードのときのみです。

表 8.30 にカスケード接続の組み合わせを示します。

表 8.30 カスケード接続組み合わせ

組み合わせ	上位 16 ビット	下位 16 ビット
チャネル 1 とチャネル 2	TCNT_1	TCNT_2

【注】 チャネル 1 を位相計数モードに設定した場合は、カウンタクロックの設定は無効となり、独立して位相計数モードで動作します。

8. マルチファンクションタイマパルスユニット (MTU)

(1) カスケード接続動作の設定手順例

カスケード接続動作の設定手順例を図 8.18 に示します。




図 8.18 カスケード接続動作設定手順

(2) カスケード接続動作例

TCNT_1 は TCNT_2 のオーバフロー / アンダフローでカウント、チャネル2 を位相計数モードに設定した時の動作を図 8.19 に示します。

TCNT_1 は、TCNT_2 のオーバフローでアップカウント、TCNT_2 のアンダフローでダウンカウントされます。




図 8.19 カスケード接続動作例

8.4.5 PWM モード

PWM モードは出力端子よりそれぞれ PWM 波形を出力するモードです。各 TGR のコンペアマッチによる出力レベルは 0 出力 / 1 出力 / トグル出力の中から選択可能です。

各 TGR の設定により、デューティ 0 ~ 100% の PWM 波形が出力できます。

TGR のコンペアマッチをカウンタクリア要因とすることにより、そのレジスタに周期を設定することができます。全チャネル独立に PWM モードに設定できます。同期動作も可能です。

PWM モードは次に示す 2 種類あります。

(1) PWM モード 1

TGRA と TGRC、TGRC と TGRD をペアで使用して、TIOCA、TIOCC 端子から PWM 出力を生成します。TIOCA、TIOCC 端子からコンペアマッチ A、C によって TIOR の IOA3 ~ IOA0、IOC3 ~ IOC0 ビットで指定した出力を、また、コンペアマッチ B、D によって TIOR の IOB3 ~ IOB0、IOD3 ~ IOD0 ビットで指定した出力を行います。初期出力値は TGRA、TGRC に設定した値になります。ペアで使用する TGR の設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 1 では、最大 8 相の PWM 出力が可能です。

(2) PWM モード 2

TGR の 1 本を周期レジスタ、他の TGR をデューティレジスタに使用して PWM 出力を生成します。コンペアマッチによって、TIOR で指定した出力を行います。また、同期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値は TIOR で設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 2 では、同期動作と併用することにより最大 8 相の PWM 出力が可能です。

PWM 出力端子とレジスタの対応を表 8.31 に示します。

表 8.31 各 PWM 出力のレジスタと出力端子

チャネル	レジスタ	出力端子		
		PWM モード 1	PWM モード 2	
0	TGRA_0	TIOC0A	TIOC0A	
	TGRB_0		TIOC0B	
	TGRC_0	TIOC0C	TIOC0C	
	TGRD_0		TIOC0D	
1	TGRA_1	TIOC1A	TIOC1A	
	TGRB_1		TIOC1B	
2	TGRA_2	TIOC2A	TIOC2A	
	TGRB_2		TIOC2B	
3	TGRA_3	TIOC3A	設定できません	
	TGRB_3			
	TGRC_3	TIOC3C		
	TGRD_3			
4	TGRA_4	TIOC4A		
	TGRB_4			
	TGRC_4	TIOC4C		
	TGRD_4			

【注】 PWM モード 2 のとき、周期を設定した TGR の PWM 出力はできません。

8. マルチファンクションタイマパルスユニット (MTU)

(a) PWM モードの設定手順例

PWM モードの設定手順例を図 8.20 に示します。




図 8.20 PWM モードの設定手順例

(b) PWM モードの動作例

PWM モード 1 の動作例を図 8.21 に示します。

この図は、TCNT のクリア要因を TGRA のコンペアマッチとし、TGRA の初期出力値と出力値を 0、TGRB の出力値を 1 に設定した場合の例です。

この場合、TGRA に設定した値が周期となり、TGRB に設定した値がデューティになります。




図 8.21 PWM モードの動作例 (1)

PWM モード 2 の動作例を図 8.22 に示します。

この図は、チャネル 0 と 1 を同期動作させ、TCNT のクリア要因を TGRB_1 のコンペアマッチとし、他の TGR (TGRA_0 ~ TGRD_0, TGRA_1) の初期出力値を 0、出力値を 1 に設定して 5 相の PWM 波形を出力させた場合の例です。

この場合、TGR1B に設定した値が周期となり、他の TGR に設定した値がデューティになります。




図 8.22 PWM モードの動作例 (2)

8. マルチファンクションタイマパルスユニット (MTU)

PWM モードで、デューティ 0%、デューティ 100% の PWM 波形を出力する例を図 8.23 に示します。




図 8.23 PWM モード動作例 (3)

8.4.6 位相計数モード

位相計数モードは、チャネル1、2の設定により、2つの外部クロック入力の位相差を検出し、TCNTをアップ/ダウンカウントします。

位相計数モードに設定すると、TCRのTPSC2～TPSC0ビット、CKEG1、CKEG0ビットの設定にかかわらずカウンタ入力クロックは外部クロックを選択し、TCNTはアップ/ダウンカウンタとして動作します。ただし、TCRのCCLR1、CCLR0ビット、TIOR、TIER、TGRの機能は有効ですので、インプットキャプチャ/コンペアマッチ機能や割り込み機能は使用することができます。

2相エンコーダパルスの入力として使用できます。

TCNTがアップカウント時、オーバフローが発生するとするとTSRのTCFVフラグがセットされます。また、ダウンカウント時にアンダフローが発生すると、TCFUフラグがセットされます。

TSRのTCFDビットはカウント方向フラグです。TCFDフラグをリードすることにより、TCNTがアップカウントしているかダウンカウントしているかを確認することができます。

表8.32に外部クロック端子とチャネルの対応を示します。

表8.32 位相計数モードクロック入力端子

チャネル	外部クロック端子	
	A相	B相
チャネル1を位相計数モードとするとき	TCLKA	TCLKB
チャネル2を位相計数モードとするとき	TCLKC	TCLKD

(1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図8.24に示します。




図8.24 位相計数モードの設定手順例

8. マルチファンクションタイマパルスユニット (MTU)

(2) 位相計数モードの動作例

位相計数モードでは、2本の外部クロックの位相差で TCNT がアップ / ダウンカウントします。また、カウント条件により 4つのモードがあります。

(3) 位相計数モード 1

位相計数モード 1 の動作例を図 8.25 に、TCNT のアップ / ダウンカウント条件を表 8.33 に示します。




図 8.25 位相計数モード 1 の動作例

表 8.33 位相計数モード 1 のアップ / ダウンカウント条件

TCLKA (チャネル1) TCLKC (チャネル2)	TCLKB (チャネル1) TCLKD (チャネル2)	動作内容
High レベル	↑	アップカウント
Low レベル	↓	
↑	Low レベル	
↓	High レベル	
High レベル	↓	ダウンカウント
Low レベル	↑	
↑	High レベル	
↓	Low レベル	

【記号説明】

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

(a) 位相計数モード 2

位相計数モード 2 の動作例を図 8.26 に、TCNT のアップ / ダウンカウント条件を表 8.34 に示します。




図 8.26 位相計数モード 2 の動作例

表 8.34 位相計数モード 2 のアップ / ダウンカウント条件

TCLKA (チャネル1) TCLKC (チャネル2)	TCLKB (チャネル1) TCLKD (チャネル2)	動作内容
High レベル	↑	カウントしない (Don't care)
Low レベル	↓	カウントしない (Don't care)
↑	Low レベル	カウントしない (Don't care)
↓	High レベル	アップカウント
High レベル	↓	カウントしない (Don't care)
Low レベル	↑	カウントしない (Don't care)
↑	High レベル	カウントしない (Don't care)
↓	Low レベル	ダウンカウント

【記号説明】

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

8. マルチファンクションタイマパルスユニット (MTU)

(b) 位相計数モード 3

位相計数モード 3 の動作例を図 8.27 に、TCNT のアップ / ダウンカウント条件を表 8.35 に示します。




図 8.27 位相計数モード 3 の動作例

表 8.35 位相計数モード 3 のアップ / ダウンカウント条件

TCLKA (チャネル1) TCLKC (チャネル2)	TCLKB (チャネル1) TCLKD (チャネル2)	動作内容
High レベル	↑	カウントしない (Don't care)
Low レベル	↓	カウントしない (Don't care)
↑	Low レベル	カウントしない (Don't care)
↓	High レベル	アップカウント
High レベル	↓	ダウンカウント
Low レベル	↑	カウントしない (Don't care)
↑	High レベル	カウントしない (Don't care)
↓	Low レベル	カウントしない (Don't care)

【記号説明】

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

(c) 位相計数モード 4

位相計数モード 4 の動作例を図 8.28 に、TCNT のアップ / ダウンカウント条件を表 8.36 に示します。




図 8.28 位相計数モード 4 の動作例

表 8.36 位相計数モード 4 のアップ / ダウンカウント条件

TCLKA (チャネル1) TCLKC (チャネル2)	TCLKB (チャネル1) TCLKD (チャネル2)	動作内容
High レベル	↑	アップカウント
Low レベル	↓	
↑	Low レベル	カウントしない (Don't care)
↓	High レベル	
High レベル	↓	ダウンカウント
Low レベル	↑	
↑	High レベル	カウントしない (Don't care)
↓	Low レベル	

【記号説明】

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ

8. マルチファンクションタイマパルスユニット (MTU)

(4) 位相計数モード応用例

チャネル1を位相計数モードに設定し、チャネル0と連携してサーボモータの2相エンコーダパルスを入力して位置または速度を検出する例を図8.29に示します。

チャネル1は位相計数モード1に設定し、TCLKAとTCLKBにエンコーダパルスのA相、B相を入力します。

チャネル0はTCNTをTGRC_0のコンペアマッチでカウンタクリアとして動作させ、TGRA_0とTGRC_0はコンペアマッチ機能で使用して、速度制御周期と位置制御周期を設定します。TGRB_0はインプットキャプチャ機能で使用し、TGRB_0とTGRD_0をバッファ動作させます。TGRB_0のインプットキャプチャ要因は、チャネル1のカウンタ入力クロックとし、2相エンコーダの4倍速パルスのパルス幅を検出します。

チャネル1のTGRA_1とTGRB_1は、インプットキャプチャ機能に設定し、インプットキャプチャ要因はチャネル0のTGRA_0とTGRC_0のコンペアマッチを選択し、それぞれの制御周期時のアップ／ダウンカウンタの値を格納します。

これにより、正確な位置／速度検出を行うことができます。




図 8.29 位相計数モードの応用例

8.4.7 リセット同期 PWM モード

リセット同期 PWM モードは、チャネル 3、4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形（正相 / 逆相）を 3 相出力します。

リセット同期 PWM モードに設定すると、TIOC3B、TIOC3D、TIOC4A、TIOC4C、TIOC4B、および TIOC4D 端子は PWM 出力端子となり、タイマカウンタ 3 (TCNT_3) はアップカウンタとして機能します。

使用される PWM 出力端子を表 8.37 に、使用するレジスタの設定を表 8.38 に示します。

表 8.37 リセット同期 PWM モード時の出力端子

チャネル	出力端子	説明
3	TIOC3B	PWM 出力端子 1
	TIOC3D	PWM 出力端子 1' (PWM 出力 1 の逆相波形)
4	TIOC4A	PWM 出力端子 2
	TIOC4C	PWM 出力端子 2' (PWM 出力 2 の逆相波形)
	TIOC4B	PWM 出力端子 3
	TIOC4D	PWM 出力端子 3' (PWM 出力 3 の逆相波形)

表 8.38 リセット同期 PWM モード時のレジスタ設定

レジスタ	設定内容
TCNT_3	H'0000 を初期設定
TCNT_4	H'0000 を初期設定
TGRA_3	TCNT_3 のカウント周期を設定
TGRB_3	TIOC3B、TIOC3D 端子より出力される PWM 波形の変化点を設定
TGRA_4	TIOC4A、TIOC4C 端子より出力される PWM 波形の変化点を設定
TGRB_4	TIOC4B、TIOC4D 端子より出力される PWM 波形の変化点を設定

8. マルチファンクションタイマパルスユニット (MTU)

(1) リセット同期 PWM モードの設定手順例

リセット同期 PWM モードの設定手順例を図 8.30 に示します。



図 8.30 リセット同期 PWM モードの設定手順例

(2) リセット同期 PWM モードの動作例

リセット同期 PWM モードの動作例を図 8.31 に示します。

リセット同期 PWM モードでは、TCNT_3 と TCNT_4 はアップカウンタとして動作します。TCNT_3 が TGRA_3 とコンペアマッチするとカウンタはクリアされ H'0000 からカウントアップを再開します。PWM 出力端子は、それぞれ TGRB_3、TGRA_4、TGRB_4 のコンペアマッチおよびカウンタクリアが発生するたびにトグル出力を行います。




図 8.31 リセット同期 PWM モードの動作例 (TOCR の OLSN = 1、OLSP = 1 に設定した場合)

8. マルチファンクションタイマパルスユニット (MTU)

8.4.8 相補 PWM モード

相補 PWM モードは、チャネル 3、4 を組み合わせることにより、正相と逆相がノンオーバラップの関係にある PWM 波形を 3 相出力します。

相補 PWM モードに設定すると、TIOC3B、TIOC3D、TIOC4A、TIOC4B、TIOC4C、TIOC4D 端子は PWM 出力端子となり、TIOC3A 端子は PWM 周期に同期したトグル出力として設定することができます。

また、TCNT_3 と TCNT_4 はアップ / ダウンカウンタとして機能します。

使用される PWM 出力端子を表 8.39 に、使用するレジスタの設定を表 8.40 に示します。

また、PWM 出力を外部信号により直接 OFF する機能が、ポートの機能としてサポートされています。

表 8.39 相補 PWM モード時の出力端子

チャネル	出力端子	説明
3	TIOC3A	PWM 周期に同期したトグル出力（または入出力ポート）
	TIOC3B	PWM 出力端子 1
	TIOC3C	入出力ポート*
	TIOC3D	PWM 出力端子 1' (PWM 出力 1 とノンオーバラップ関係にある逆相波形)
4	TIOC4A	PWM 出力端子 2
	TIOC4C	PWM 出力端子 2' (PWM 出力 2 とノンオーバラップ関係にある逆相波形)
	TIOC4B	PWM 出力端子 3
	TIOC4D	PWM 出力端子 3' (PWM 出力 3 とノンオーバラップ関係にある逆相波形)

【注】 * TIOC3C 端子は相補 PWM モード時、タイマ入出力端子に設定しないでください。

表 8.40 相補 PWM モード時のレジスタ設定

チャネル	カウンタ / レジスタ	説明	CPU からの読み出し / 書き込み
3	TCNT_3	デッドタイムレジスタに設定した値からカウントアップスタート	BSC/BCR1 の設定*によりマスク可能
	TGRA_3	TCNT_3 の上限値を設定 (キャリア周期の 1/2 + デッドタイム)	BSC/BCR1 の設定*によりマスク可能
	TGRB_3	PWM 出力 1 のコンペアレジスタ	BSC/BCR1 の設定*によりマスク可能
	TGRC_3	TGRA_3 のバッファレジスタ	常に読み出し / 書き込み可能
	TGRD_3	PWM 出力 1/TGRB_3 のバッファレジスタ	常に読み出し / 書き込み可能
4	TCNT_4	H'0000 を初期設定しカウントアップスタート	BSC/BCR1 の設定*によりマスク可能
	TGRA_4	PWM 出力 2 のコンペアレジスタ	BSC/BCR1 の設定*によりマスク可能
	TGRB_4	PWM 出力 3 のコンペアレジスタ	BSC/BCR1 の設定*によりマスク可能
	TGRC_4	PWM 出力 2/TGRA_4 のバッファレジスタ	常に読み出し / 書き込み可能
	TGRD_4	PWM 出力 3/TGRB_4 のバッファレジスタ	常に読み出し / 書き込み可能
タイマデッドタイムデータレジスタ (TDDR)	TCNT_4 と TCNT_3 のオフセット値 (デッドタイムの値) を設定	BSC/BCR1 の設定*によりマスク可能	

8. マルチファンクションタイマパルスユニット (MTU)

チャネル	カウンタ / レジスタ	説 明	CPU からの 読み出し / 書き込み
タイマ周期データレジスタ (TCDR)	TCNT_4 の上限値の値を設定 (キャリア周期の 1/2)		BSC/BCR1 の設定*によりマスク可能
タイマ周期バッファ レジスタ (TCBR)	TCDR のバッファレジスタ		常に読み出し / 書き込み可能
サブカウンタ (TCNTS)	デッドタイム生成のためのサブカウンタ		読み出しのみ可
テンポラリレジスタ 1 (TEMP1)	PWM 出力 1/TGRB_3 のテンポラリレジスタ		読み出し / 書き込み不可
テンポラリレジスタ 2 (TEMP2)	PWM 出力 2/TGRA_4 のテンポラリレジスタ		読み出し / 書き込み不可
テンポラリレジスタ 3 (TEMP3)	PWM 出力 3/TGRB_4 のテンポラリレジスタ		読み出し / 書き込み不可

【注】 * BSC/BCR1 (バスコントローラ / バスコントロールレジスタ 1 のビット 13 (MTURWE ビット) の設定によりアクセスの許可 / 禁止が可能です。

8. マルチファンクションタイマパルスユニット (MTU)




図 8.32 相補 PWM モード時のチャネル 3、4 ブロック図

(1) 相補 PWM モードの設定手順例

相補 PWM モードの設定手順例を図 8.33 に示します。



図 8.33 相補 PWM モードの設定手順例

(2) 相補 PWM モードの動作概要

相補 PWM モードでは、6 相の PWM 出力が可能です。図 8.34 に相補 PWM モードのカウンタの動作を示します。図 8.35 に相補 PWM モードの動作例を示します。

(a) カウンタの動作

相補 PWM モードでは、TCNT_3、TCNT_4 および TCNTS の 3 本のカウンタがアップダウンカウント動作を行います。

TCNT_3 は、相補 PWM モードに設定され TSTR の CST ビットが 0 のとき、TDDR に設定された値が自動的に初期値として設定されます。

CST ビットが 1 に設定されると、TGRA_3 に設定された値までアップカウント動作を行い、TGRA_3 と一致するとダウンカウントに切り換わります。その後、TDDR と一致するとアップカウントに切り換わり、この動作を繰り返します。

また、TCNT_4 は、初期値として H'0000 を設定します。

CST ビットが 1 に設定されると、TCNT_3 に同期して動作しアップカウントを行い、TCDR と一致するとダウンカウントに切り換わります。この後、H'0000 と一致するとアップカウントに切り換わり、この動作を繰り返します。

TCNTS は、読み出しのみ可能なカウンタです。初期値を設定する必要はありません。

TCNT_3、4 がアップダウンカウント時、TCNT_3 が TCDR と一致するとダウンカウントを開始し、TCNTS が TCDR と一致するとアップカウントに切り換わります。また、TGRA_3 と一致すると H'0000 にクリアされます。

TCNT_3、TCNT_4 がダウンカウント時、TCNT_4 が TDDR と一致するとアップカウントを開始し、TCNTS が TDDR と一致するとダウンカウントに切り換わります。また、H'0000 に一致すると TCNTS は TGRA_3 の値が設定されます。

TCNTS は、カウント動作をしている期間だけ PWM デューティが設定されているコンペアレジスタおよびテンポラリレジスタと比較されます。




図 8.34 相補 PWM モードのカウンタ動作

(b) レジスタの動作

相補 PWM モードでは、コンペアレジスタ、バッファレジスタおよびテンポラリレジスタの 9 本のレジスタを使用します。図 8.35 に相補 PWM モードの動作例を示します。

PWM 出力を行うためにカウンタと常に比較されているレジスタが、TGRB_3、TGRA_4、TGRB_4 です。これらのレジスタとカウンタが一致するとタイマアウトプットコントロールレジスタ (TOCR) の OLSN、OLSP ビットで設定した値が出力されます。

これらのコンペアレジスタのバッファレジスタが、TGRD_3、TGRC_4、TGRD_4 です。

また、バッファレジスタとコンペアレジスタの間にはテンポラリレジスタがあります。テンポラリレジスタは、CPU からアクセスできません。

コンペアレジスタのデータを変更するためには、対応するバッファレジスタに変更するデータを書き込んでください。バッファレジスタは、常時読み出し / 書き込みが可能です。

バッファレジスタに書き込まれたデータは、Ta 区間では常時テンポラリレジスタに転送されます。また Tb 区間では、テンポラリレジスタには転送されません。この区間でバッファレジスタに書き込まれたデータは Tb 区間が終了後テンポラリレジスタに転送されます。

テンポラリレジスタに転送された値は、Tb 区間が終了する TCNTS がアップカウント時に TGRA_3 が一致したとき、またはダウンカウント時に H'0000 と一致したときにコンペアレジスタに転送されます。この、テンポラリレジスタからコンペアレジスタに転送するタイミングは、タイマモードレジスタ (TMDR) の MD3~MD0 ビットで選択できます。図 8.35 は、谷で変更するモードを選択した例です。

テンポラリレジスタへのデータの転送が行われない Tb (図 8.35 では Tb1) 区間では、テンポラリレジスタは、コンペアレジスタと同じ機能を持ち、カウンタと比較されます。このため、この区間では、1 相の出力に対して 2 本のコンペアマッチレジスタを持つことになり、コンペアレジスタには変更前のデータ、テンポラリレジスタには新しく変更するデータが入っています。この区間では、TCNT_3、4 および TCNTS の 3 本のカウンタとコンペアレジスタ、テンポラリレジスタの 2 本のレジスタが比較され、PWM 出力を制御します。

8. マルチファンクションタイマパルスユニット (MTU)




図 8.35 相補 PWM モード動作例

(c) 初期設定

相補 PWM モードでは、初期設定の必要なレジスタが 6 本あります。

タイマモードレジスタ (TMDR) の MD3 ~ MD0 ビットで相補 PWM モードに設定する前に、次のレジスタの初期値を設定してください。

TGRC_3 は TGRA_3 のバッファレジスタとして動作し、PWM キャリア周期の $1/2 + \text{デッドタイム } T_d$ を設定します。タイマ周期バッファレジスタ (TCBR) は、タイマ周期データレジスタ (TCDR) のバッファレジスタとして動作し、PWM キャリア周期の $1/2$ を設定します。また、タイマデッドタイムデータレジスタ (TDDR) には、デッドタイム T_d を設定します。

バッファレジスタ TGRD_3、TGRC_4、TGRD_4 の 3 本には、それぞれ PWM デューティの初期値を設定します。TDDR を除く 5 本のバッファレジスタに設定した値は、相補 PWM モードに設定すると同時にそのおのの対応するコンペアレジスタに転送されます。

また、TCNT_4 は、相補 PWM モードに設定する前に H'0000 に設定してください。

表 8.41 初期設定の必要なレジスタとカウンタ

レジスタ / カウンタ	設定値
TGRC_3	PWM キャリア周期の 1/2 + デッドタイム Td
TDDR	デッドタイム Td
TCBR	PWM キャリア周期の 1/2
TGRD_3、TGRC_4、TGRD_4	各相の PWM デューティの初期値
TCNT_4	H'0000

【注】 TGRC_3 の設定値は、必ず、TCBR に設定する PWM キャリア周期の 1/2 の値と TDDR に設定するデッドタイム Td の値の和としてください。

(d) PWM 出力レベルの設定

相補 PWM モードでは、PWM パルスの出力レベルをタイマアウトプットコントロールレジスタ(TOCR)の OLSN、OLSP ビットで設定します。

出力レベルは、6 相出力の正相の 3 相、逆相の 3 相ごとに設定できます。

なお、出力レベルの設定 / 変更は、相補 PWM モードを解除した状態で行ってください。

(e) デッドタイムの設定

相補 PWM モードでは、正相と逆相がノンオーバラップの関係にある PWM パルスを出力します。また、このノンオーバラップ時間をデッドタイムと呼びます。

ノンオーバラップ時間は、タイマデッドタイムデータレジスタ(TDDR)に設定します。TDDR に設定した値が、TCNT_3 のカウンタスタート値となり、TCNT_3 と TCNT_4 のノンオーバラップを生成します。TDDR の内容変更是、相補 PWM モードを解除した状態で行ってください。

(f) PWM 周期の設定

相補 PWM モードでは、PWM パルスの周期を TCNT3 の上限値を設定する TGRA_3 と TCNT_4 の上限値を設定する TCDR の 2 つのレジスタに設定します。これらの 2 つのレジスタの関係は、次の関係になるよう設定してください。

$$\text{TGRA}_3 \text{ の設定値} = \text{TCDR} \text{ の設定値} + \text{TDDR} \text{ の設定値}$$

また、TGRA_3、TCDR の設定は、バッファレジスタの TGRC_3、TCBR に値を設定することで行ってください。TGRC_3、TCBR に設定した値は、タイマモードレジスタ (TMDR) の MD3 ~ MD0 で選択した転送タイミングで TGRA_3、TCDR に同時に転送されます。

変更した PWM 周期は、データ更新が山で行われる場合は次の周期から、谷で行われる場合はその周期から反映されます。図 8.36 に PWM 周期を山で変更する場合の動作例を示します。

8. マルチファンクションタイマパルスユニット (MTU)

なお、各バッファレジスタのデータの更新方法については、次の「(g) レジスタデータの更新」の項を参照ください。




図 8.36 PWM 周期の変更例

(g) レジスタデータの更新

相補 PWM モードでは、コンペアレジスタのデータを更新する場合はバッファレジスタを使用します。更新データは、バッファレジスタに常時書き込むことができます。また、バッファレジスタを持った動作中に変更可能なレジスタは、PWM デューティ用およびキャリア周期用の 5 本あります。

これらのレジスタとバッファレジスタの間には、それぞれテンポラリレジスタがあります。サブカウント TCNTS がカウント動作していない期間では、バッファレジスタのデータが更新されるとテンポラリレジスタの値も書き換えられます。TCNTS がカウント動作中は、バッファレジスタからテンポラリレジスタへの転送は行われず、TCNTS が停止後、バッファレジスタに書かれている値が転送されます。

テンポラリレジスタの値は、タイマモードレジスタ (TMDR) の MD3 ~ MD0 ビットで設定したデータ更新タイミングでコンペアレジスタへ転送されます。図 8.37 に相補 PWM モード時のデータ更新例を示します。この図は、カウンタの山と谷の両方でデータが更新されるモードの例です。

また、バッファレジスタのデータを書き換える場合は、最後に必ず TGRD_4 への書き込みを行ってください。バッファレジスタからテンポラリレジスタへのデータ転送は、TGRD_4 に書き込みした後、5 本すべてのレジスタ同時に行われます。

なお、5 本すべてのレジスタの更新を行わない場合、または TGRD_4 のデータを更新しない場合も、更新するレジスタのデータを書き込んだあと、必ず TGRD_4 に書き込み動作を行ってください。またこのとき、TGRD_4 に書き込むデータは、書き込み動作以前と同じデータを書き込んでください。

データ更新タイミング：カウントの山と谷




図 8.37 相補 PWM モードのデータ更新例

(h) 相補 PWM モードの初期出力

相補 PWM モードでは、タイマアウトプットコントロールレジスタ (TOCR) の OLSN、OLSP ビットの設定で、初期出力が決まります。

この初期出力は、PWM パルスのノンアクティブレベルで、タイマモードレジスタ (TMDR) で相補 PWM モードを設定してから TCNT_4 がデッドタイムレジスタ (TDDR) に設定された値より大きくなるまで出力されます。

図 8.38 に相補 PWM モードの初期出力例を示します。

また、PWM デューティの初期値が TDDR の値より小さい場合の波形例を図 8.39 に示します。




図 8.38 相補 PWM モードの初期出力例 (1)




図 8.39 相補 PWM モードの初期出力例 (2)

(i) 相補 PWM モードの PWM 出力生成方法

相補 PWM モードでは、正相と逆相がノンオーバラップ時間を持った PWM 波形を 3 相出力します。このノンオーバラップ時間をデッドタイムと呼びます。

PWM 波形は、カウンタとデータレジスタのコンペアマッチが発生したとき、タイマアウトプットコントロールレジスタで選択した出力レベルが出力されることで生成されます。また、TCNTS がカウント動作する期間では、0 ~ 100%まで連続した PWM パルスを作るため、データレジスタの値とテンポラリレジスタの値が同時に比較されます。このとき、ON、OFF のコンペアマッチが発生するタイミングが前後することがありますが、デッドタイムを確保し正相 / 逆相の ON 時間が重ならないようにするために、各相を OFF するコンペアマッチが優先されます。

図 8.40 ~ 図 8.42 に相補 PWM モードの波形生成例を示します。

8. マルチファンクションタイマパルスユニット (MTU)

正相 / 逆相の OFF タイミングは、実線のカウンタとのコンペアマッチで生成され、ON タイミングは実線のカウンタからデッドタイム分遅れて動作している点線のカウンタとのコンペアマッチで生成されます。ここで、T1 期間では、逆相を OFF する a のコンペアマッチが最優先され、a より先に発生したコンペアマッチは無視されます。また、T2 期間では、正相を OFF する c のコンペアマッチが最優先され、c より先に発生したコンペアマッチは無視されます。

また、図 8.40 に示すように通常の場合のコンペアマッチは、a b c d (または c d a' b') の順番で発生します。

コンペアマッチが a b c d の順番からはずれる場合は、逆相の OFF されている時間がデッドタイムの 2 倍より短いため、正相が ON しないことを示します。または c d a' b' の順番からはずれる場合は、正相の OFF されている時間がデッドタイムの 2 倍より短いため、逆相が ON しないことを示します。

図 8.41 に示すように a のコンペアマッチの後に c のコンペアマッチが先に発生した場合は、b のコンペアマッチを無視して d のコンペアマッチで、逆相を OFF します。これは、正相の ON タイミングである b のコンペアマッチより正相の OFF である c のコンペアマッチが先に発生することにより、正相を OFF することが優先されるためです（ゆえに正相は OFF から OFF のため波形は変化しません）。

同様に、図 8.42 に示す例では、c のコンペアマッチより前にテンポラリレジスタの新しいデータとのコンペアマッチ a' が発生しますが、正相を OFF する c が起こるまで他のコンペアマッチは無視されます。このため、逆相は ON しません。

このように、相補 PWM モードでは、OFF するタイミングのコンペアマッチが優先され、ON するタイミングのコンペアマッチが OFF より先に発生しても無視されます。




図 8.40 相補 PWM モード波形出力例 (1)




図 8.41 相補 PWM モード波形出力例 (2)




図 8.42 相補 PWM モード波形出力例 (3)

8. マルチファンクションタイマパルスユニット (MTU)




図 8.43 相補 PWM モード 0%、100% 波形出力例 (1)




図 8.44 相補 PWM モード 0%、100% 波形出力例 (2)




図 8.45 相補 PWM モード 0%、100% 波形出力例 (3)




図 8.46 相補 PWM モード 0%、100% 波形出力例 (4)

8. マルチファンクションタイマパルスユニット (MTU)




図 8.47 相補 PWM モード 0%、100% 波形出力例 (5)

(j) 相補 PWM モードのデューティ 0%、100% 出力

相補 PWM モードでは、デューティ 0%、100% を任意に選択できます。図 8.43～図 8.47 に出力例を示します。デューティ 100% 出力は、データレジスタの値を H'0000 に設定すると出力されます。このときの波形は、正相が 100%ON 状態の波形です。また、デューティ 0% 出力は、データレジスタの値を TGRA_3 の値と同じ値を設定すると出力されます。このときは、正相が 100%OFF 状態の波形です。

このとき、コンペアマッチは ON、OFF 同時に発生しますが、同じ相の ON するコンペアマッチと OFF するコンペアマッチが同時に発生すると、両方のコンペアマッチとも無視され波形は変化しません。

(k) PWM 周期に同期したトグル出力

相補 PWM モードでは、タイマアウトプットコントロールレジスタ (TOCR) の PSYE ビットを 1 にセットすることにより PWM キャリア周期に同期したトグル出力が可能です。トグル出力の波形例を図 8.48 に示します。

この出力は、TCNT_3 と TGRA_3 のコンペアマッチと TCNT4 と H'0000 のコンペアマッチでトグルを行います。このトグル出力の出力端子は、TIOC3A 端子です。また、初期出力は 1 出力です。




図 8.48 PWM 出力に同期したトグル出力波形例

(1) 他のチャネルによるカウンタクリア

相補 PWM モード時、タイマシンクロレジスタ (TSYR) により他のチャネルとの同期モードに設定し、またタイマコントロールレジスタ (TCR) の CCLR2 ~ CCLR0 により同期クリアを選択することにより他のチャネルによる TCNT_3、TCNT_4 および TCNTS のクリアをすることが可能です。

図 8.49 に動作例を示します。

この機能を使うことによって、外部信号によるカウンタクリアおよび再スタートが可能です。




図 8.49 他のチャネルに同期したカウンタクリア

8. マルチファンクションタイマパルスユニット (MTU)

(m) AC 同期モータ (ブラシレス DC モータ) の駆動波形出力例

相補 PWM モードでは、タイマゲートコントロールレジスタ (TGCR) を使ってブラシレス DC モータを簡単に制御することができます。図 8.50 ~ 図 8.53 に TGCR を使用したブラシレス DC モータの駆動波形例を示します。

3 相ブラシレス DC モータの出力相の切り換えに、ホール素子などで検出した外部信号で行う場合、TGCR の FB ビットを 0 に設定します。この場合、磁極位置を示す外部信号をチャネル 0 のタイマ入力端子 TIOC0A、TIOC0B、TIOC0C 端子に入力します (PFC で設定してください)。TIOC0A、TIOC0B、TIOC0C 端子の 3 つの端子にエッジが発生すると、出力の ON/OFF が自動的に切り換わります。

FB ビットが 1 の場合は、TGCR の UF、VF、WF ビットの各ビットに 0 または 1 を設定すると、出力の ON/OFF が切り換わります。

駆動波形の出力は、相補 PWM モードの 6 相出力端子から出力されます。

この 6 相出力は N ビットまたは P ビットを 1 に設定することにより、ON 出力時、相補 PWM モードの出力を使用し、チョッピング出力を行うことが可能です。N ビットまたは P ビットが 0 の場合は、レベル出力になります。

また、6 相出力のアクティブルベル (ON 出力時レベル) は、N ビットおよび P ビットの設定にかかわらず、タイマアウトプットコントロールレジスタ (TOCR) の OLSN ビット、OLSP ビットで設定できます。




図 8.50 外部入力による出力相の切り換え動作例 (1)




図 8.51 外部入力による出力相の切り換え動作例 (2)




図 8.52 UF、VF、WF ビット設定による出力相の切り換え動作例 (3)

8. マルチファンクションタイマパルスユニット (MTU)




図 8.53 UF、VF、WF ビット設定による出力相の切り換え動作例 (4)

(n) A/D 変換開始要求の設定

相補 PWM モード時、A/D 変換の開始要求は TGRA_3 のコンペアマッチか、チャネル 3、4 以外のチャネルのコンペアマッチを使用して行うことが可能です。

TGRA_3 のコンペアマッチを使用して開始要求を設定すると、PWM パルスの中心で A/D 変換をスタートさせることができます。

A/D 変換の開始要求は、タイマインターブトイネーブルレジスタ (TIER) の TTGE ビットを 1 にセットすることで設定できます。

(3) 相補 PWM モードの出力保護機能

相補 PWM モードの出力は、次の保護機能をもっています。

(a) レジスタ、カウンタの誤書き込み防止機能

相補 PWM モードで使用するレジスタ、カウンタのうち常に書き換えを行うバッファレジスタを除くモードレジスタ、コントロールレジスタ、コンペアレジスタおよびカウンタは、バスコントローラのバスコントロールレジスタ 1 (BCR1) のビット 13 の設定により CPU からのアクセスの許可 / 禁止を選択することができます。対象はチャネル 3 および 4 のレジスタの一部であり、次のレジスタに適用されます。

TCR_3 および TCR_4、TMDR_3 および TMDR_4、TIORH_3 および TIORH_4、TIORL_3 および TIORL_4、TIER_3 および TIER_4、TCNT_3 および TCNT_4、TGRA_3 および TGRA_4、TGRB_3 および TGRB_4、TOER、TOCR、TGCR、TCDR、TDDR 計 21 レジスタ

この機能で、モードレジスタ、コントロールレジスタやカウンタを CPU からアクセス禁止に設定することにより、CPU の暴走による誤書き込みを防止することができます。アクセス禁止状態では、対象レジスタの読み出し時は不定値が読み出され、書き込みは無効です。

(b) 外部信号による PWM 出力の停止機能

6 相 PWM 出力端子は、指定した外部信号が入力されることにより出力端子を自動的にハイインピーダンス状態にすることができます。外部信号の入力端子は 4 本あります。

詳細は、「8.9 ポートアウトプットイネーブル (POE)」を参照してください。

(c) 発振停止時の PWM 出力の停止機能

6 相 PWM 出力端子は、本 LSI に入力されているクロックが停止したことを検出して出力端子を自動的にハイインピーダンス状態になります。ただし、クロックが再発振を開始すると端子の状態は、保証されません。

詳細は、「4.2 発振停止検出機能」を参照してください。

8.5 割り込み要因

8.5.1 割り込み要因と優先順位

MTU の割り込み要因には、TGR のインプットキャプチャ / コンペアマッチ、TCNT のオーバフロー、アンダフローの 3 種類があります。各割り込み要因は、それぞれ専用のステータスフラグと、許可 / 禁止ビットを持っているため、割り込み要求信号の発生を独立に許可または禁止することができます。

割り込み要因が発生すると、TSR の対応するステータスフラグが 1 にセットされます。このとき TIER の対応する許可 / 禁止ビットが 1 にセットされていれば、割り込みを要求します。ステータスフラグを 0 にクリアすることで割り込み要求は解除されます。

チャネル間の優先順位は、割り込みコントローラにより変更可能です。チャネル内の優先順位は固定です。詳細は「第 6 章 割り込みコントローラ (INTC)」を参照してください。

8. マルチファンクションタイマパルスユニット (MTU)

表 8.42 に MTU の割り込み要因の一覧を示します。

表 8.42 MTU 割り込み一覧

チャネル	名称	割り込み要因	割り込みフラグ	優先順位
0	TGI0A	TGRA_0 のインプットキャプチャ / コンペアマッチ	TGFA_0	高 ↑
	TGI0B	TGRB_0 のインプットキャプチャ / コンペアマッチ	TGFB_0	
	TGI0C	TGRC_0 のインプットキャプチャ / コンペアマッチ	TGFC_0	
	TGI0D	TGRD_0 のインプットキャプチャ / コンペアマッチ	TGFD_0	
	TCI0V	TCNT_0 のオーバフロー	TCFV_0	
1	TGI1A	TGRA_1 のインプットキャプチャ / コンペアマッチ	TGFA_1	↓ 低
	TGI1B	TGRB_1 のインプットキャプチャ / コンペアマッチ	TGFB_1	
	TCI1V	TCNT_1 のオーバフロー	TCFV_1	
	TCI1U	TCNT_1 のアンダフロー	TCFU_1	
2	TGI2A	TGRA_2 のインプットキャプチャ / コンペアマッチ	TGFA_2	↓ 低
	TGI2B	TGRB_2 のインプットキャプチャ / コンペアマッチ	TGFB_2	
	TCI2V	TCNT_2 のオーバフロー	TCFV_2	
	TCI2U	TCNT_2 のアンダフロー	TCFU_2	
3	TGI3A	TGRA_3 のインプットキャプチャ / コンペアマッチ	TGFA_3	↓ 低
	TGI3B	TGRB_3 のインプットキャプチャ / コンペアマッチ	TGFB_3	
	TGI3C	TGRC_3 のインプットキャプチャ / コンペアマッチ	TGFC_3	
	TGI3D	TGRD_3 のインプットキャプチャ / コンペアマッチ	TGFD_3	
	TCI3V	TCNT_3 のオーバフロー	TCFV_3	
4	TGI4A	TGRA_4 のインプットキャプチャ / コンペアマッチ	TGFA_4	↓ 低
	TGI4B	TGRB_4 のインプットキャプチャ / コンペアマッチ	TGFB_4	
	TGI4C	TGRC_4 のインプットキャプチャ / コンペアマッチ	TGFC_4	
	TGI4D	TGRD_4 のインプットキャプチャ / コンペアマッチ	TGFD_4	
	TCI4V	TCNT_4 のオーバフロー / アンダフロー	TCFV_4	

【注】 リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能です。

(1) インプットキャプチャ / コンペアマッチ割り込み

各チャネルの TGR のインプットキャプチャ / コンペアマッチの発生により、TSR の TGF フラグが 1 にセットされたとき、TIER の TGIE ビットが 1 にセットされていれば、割り込みを要求します。TGF フラグを 0 にクリアすることで割り込み要求は解除されます。MTU には、チャネル 0、3、4 に各 4 本、チャネル 1、2 に各 2 本、計 16 本のインプットキャプチャ / コンペアマッチ割り込みがあります。

(2) オーバフロー割り込み

各チャネルの TCNT のオーバフローの発生により、TSR の TCFV フラグが 1 にセットされたとき、TIER の TCIEV ビットが 1 にセットされていれば、割り込みを要求します。TCFV フラグを 0 にクリアすることで割り込み要求は解除されます。MTU には、各チャネルに 1 本、計 5 本のオーバフロー割り込みがあります。

(3) アンダフロー割り込み

各チャネルのTCNTのアンダフローの発生により、TSRのTCFUフラグが1にセットされたとき、TIERのTCIEUビットが1にセットされていれば、割り込みを要求します。TCFUフラグを0にクリアすることで割り込み要求は解除されます。MTUには、チャネル1、2に各1本、計2本のアンダフロー割り込みがあります。

8.5.2 A/D変換器の起動

各チャネルのTGRAのインプットキャプチャ／コンペアマッチによって、A/D変換器を起動することができます。

各チャネルのTGRAのインプットキャプチャ／コンペアマッチの発生により、TSRのTGFAフラグが1にセットされたとき、TIERのTTGEビットが1にセットされていれば、A/D変換器に対してA/D変換の開始を要求します。このときA/D変換器側で、MTUの変換開始トリガが選択されていれば、A/D変換が開始されます。

MTUでは、各チャネル1本、計5本のTGRAのインプットキャプチャ／コンペアマッチ割り込みをA/D変換器の変換開始要因とすることができます。

8.6 動作タイミング

8.6.1 入出力タイミング

(1) TCNTのカウントタイミング

内部クロック動作の場合のTCNTのカウントタイミングを図8.54に示します。また、外部クロック動作(ノーマルモード)の場合のTCNTのカウントタイミングを図8.55に、外部クロック動作(位相計数モード)の場合のTCNTのカウントタイミングを図8.56に示します。




図8.54 内部クロック動作時のカウントタイミング

8. マルチファンクションタイマパルスユニット (MTU)




図 8.55 外部クロック動作時のカウントタイミング




図 8.56 外部クロック動作時のカウントタイミング (位相計数モード)

(2) アウトプットコンペア出力タイミング

コンペアマッチ信号は、TCNT と TGR が一致した最後のステート (TCNT が一致したカウント値を更新するタイミング) で発生します。コンペアマッチ信号が発生したとき、TIOR で設定した出力値がアウトプットコンペア出力端子 (TIOC 端子) に出力されます。TCNT と TGR が一致したあと、TCNT 入力クロックが発生するまで、コンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミング (ノーマルモード、PWM モード) を図 8.57 に、アウトプットコンペア出力タイミング (相補 PWM モード、リセット同期 PWM モード) を図 8.58 に示します。




図 8.57 アウトプットコンペア出力タイミング (ノーマルモード、PWM モード)




図 8.58 アウトプットコンペア出力タイミング (相補 PWM モード、リセット同期 PWM モード)

8. マルチファンクションタイマパルスユニット (MTU)

(3) インプットキャプチャ信号タイミング

インプットキャプチャのタイミングを図 8.59 に示します。




図 8.59 インプットキャプチャ入力信号タイミング

(4) コンペアマッチ / インプットキャプチャによるカウンタクリアタイミング

コンペアマッチの発生によるカウンタクリアを指定した場合のタイミングを図 8.60 に示します。

インプットキャプチャの発生によるカウンタクリアを指定した場合のタイミングを図 8.61 に示します。




図 8.60 カウンタクリアタイミング (コンペアマッチ)




図 8.61 カウンタクリアタイミング (インプットキャプチャ)

(5) バッファ動作タイミング

バッファ動作の場合のタイミングを図 8.62、図 8.63 に示します。




図 8.62 バッファ動作タイミング (コンペアマッチ)

8. マルチファンクションタイマパルスユニット (MTU)




図 8.63 バッファ動作タイミング (インプットキャプチャ)

8.6.2 割り込み信号タイミング

(1) コンペアマッチ時の TGF フラグのセットタイミング

コンペアマッチの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 8.64 に示します。




図 8.64 TGI 割り込みタイミング (コンペアマッチ)

(2) インプットキャプチャ時の TGF フラグのセットタイミング

インプットキャプチャの発生による TSR の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 8.65 に示します。




図 8.65 TGI 割り込みタイミング (インプットキャプチャ)

(3) TCFV フラグ / TCFU フラグのセットタイミング

オーバーフローの発生による TSR の TCFV フラグのセットタイミングと、TCIV 割り込み要求信号のタイミングを図 8.66 に示します。

アンダーフローの発生による TSR の TCFU フラグのセットタイミングと、TCIU 割り込み要求信号のタイミングを図 8.67 に示します。




図 8.66 TCIV 割り込みのセットタイミング

8. マルチファンクションタイマパルスユニット (MTU)




図 8.67 TCIU 割り込みのセットタイミング

(4) ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードしたあと、0 をライトするとクリアされます。CPU によるステータスフラグのクリアタイミングを図 8.68 に示します。




図 8.68 CPU によるステータスフラグのクリアタイミング

8.7 使用上の注意事項

8.7.1 モジュールスタンバイモードの設定

MTU は、モジュールスタンバイレジスタにより、本モジュールの動作禁止／許可を設定することができます。初期値では、MTU の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 18 章 低消費電力状態」を参照してください。

8.7.2 入力クロックの制限事項

入力クロックのパルス幅は、単エッジの場合は 1.5 ステートクロック以上、両エッジの場合は 2.5 ステート以上が必要です。これ以下のパルス幅では正しく動作しませんのでご注意ください。

位相計数モードの場合は、2 本の入力クロックの位相差およびオーバラップはそれぞれ 1.5 ステート以上、パルス幅は 2.5 ステート以上必要です。位相計数モードの入力クロックの条件を図 8.69 に示します。




図 8.69 位相計数モード時の位相差、オーバラップ、およびパルス幅

8.7.3 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT は TGR の値と一致した最後のステート (TCNT が一致したカウント値を更新するタイミング) でクリアされます。このため、実際のカウンタの周波数は次の式のようになります。

$$f = \frac{P}{N + 1}$$

f : カウンタ周波数

P : 周辺クロック動作周波数

N : TGR の設定値

8.7.4 TCNT のライトとクリアの競合

TCNT のライトサイクル中の T2 ステートで、カウンタクリア信号が発生すると、TCNT へのライトは行われず、TCNT のクリアが優先されます。

このタイミングを図 8.70 に示します。




図 8.70 TCNT のライトとクリアの競合

8.7.5 TCNT のライトとカウントアップの競合

TCNT のライトサイクル中の T2 ステートで、カウントアップが発生しても、カウントアップされず、TCNT へのライトが優先されます。

このタイミングを図 8.71 に示します。




図 8.71 TCNT のライトとカウントアップの競合

8.7.6 TGR のライトとコンペアマッチの競合

TGR のライトサイクル中の T2 ステートでコンペアマッチが発生した場合、TGR のライトが実行され、コンペアマッチ信号も発生します。

このタイミングを図 8.72 に示します。




図 8.72 TGR のライトとコンペアマッチの競合

8.7.7 バッファレジスタのライトとコンペアマッチの競合

TGR のライトサイクル中の T2 ステートでコンペアマッチが発生すると、バッファ動作によって TGR に転送されるデータはチャネル 0 とチャネル 3、4 では異なり、チャネル 0 では書き込み後のデータ、チャネル 3、4 では書き込み前のデータです。

このタイミングを図 8.73、図 8.74 に示します。




図 8.73 バッファレジスタのライトとコンペアマッチの競合 (チャネル 0)




図 8.74 TGR のライトとコンペアマッチの競合 (チャネル 3、4)

8.7.8 TGR のリードとインプットキャプチャの競合

TGR のリードサイクル中の T1 ステートでインプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送後のデータとなります。

このタイミングを図 8.75 に示します。




図 8.75 TGR のリードとインプットキャプチャの競合

8.7.9 TGR のライトとインプットキャプチャの競合

TGR のライトサイクル中の T2 ステートでインプットキャプチャ信号が発生すると、TGR へのライトは行われず、インプットキャプチャが優先されます。

このタイミングを図 8.76 に示します。




図 8.76 TGR のライトとインプットキャプチャの競合

8.7.10 バッファレジスタのライトとインプットキャプチャの競合

バッファのライトサイクル中の T2 ステートでインプットキャプチャ信号が発生すると、バッファレジスタへのライトは行われず、バッファ動作が優先されます。

このタイミングを図 8.77 に示します。




図 8.77 バッファレジスタのライトとインプットキャプチャの競合

8.7.11 カスケード接続における TCNT_2 のライトとオーバフロー / アンダフローの競合

タイマカウンタ (TCNT_1 と TCNT_2) をカスケード接続し、TCNT_1 がカウントする瞬間 (TCNT_2 がオーバフロー / アンダフローする瞬間) と TCNT_2 の書き込みサイクル中の T2 ステートが競合すると、TCNT_2 への書き込みが行われ、TCNT_1 のカウント信号が禁止されます。このとき、TGRA_1 がコンペアマッチレジスタとして動作し TCNT_1 の値と一致していた場合、コンペアマッチ信号が発生します。

また、チャネル 0 のインプットキャプチャ要因に TCNT_1 カウントクロックを選択した場合には、TGRA_0 ~ D_0 はインプットキャプチャ動作します。さらに TGRB_1 のインプットキャプチャ要因に TGRC_0 のコンペアマッチ / インプットキャプチャを選択した場合には、TGRB_1 はインプットキャプチャ動作します。

このタイミングを図 8.78 に示します。

また、カスケード接続動作で TCNT のクリア設定を行う場合には、チャネル 1 とチャネル 2 の同期設定を行ってください。

8. マルチファンクションタイマパルスユニット (MTU)




図 8.78 カスケード接続における TCNT_2 のライトとオーバーフロー / アンダーフローの競合

8.7.12 相補 PWM モード停止時のカウンタ値

TCNT_3、TCNT_4 が相補 PWM モードで動作しているときにカウント動作を停止すると、TCNT_3 はタイマデータレジスタ (TDDR) の値、TCNT_4 は H'0000 になります。

相補 PWM を再スタートすると自動的に初期状態からカウントを開始します。

この説明図を図 8.79 に示します。

また、他の動作モードでカウントを開始する場合は TCNT_3、TCNT_4 にカウント初期値の設定を行ってください。




図 8.79 相補 PWM モード停止時のカウンタ値

8.7.13 相補 PWM モードでのバッファ動作の設定

相補 PWM モードでは、PWM 周期設定レジスタ (TGRA_3)、タイマ周期データレジスタ (TCDR)、デューティ設定レジスタ (TGRB_3、TGRA_4、TGRB_4) の書き換えは、バッファ動作で行ってください。

相補 PWM モード時のチャネル 3 および 4 のバッファ動作は、TMDR_3 の BFA、BFB ビットの設定に従い動作します。TMDR_3 の BFA ビットを 1 にセットした場合、TGRC_3 は TGRA_3 のバッファレジスタとして機能します。同時に TGRC_4 は TGRA_4 のバッファレジスタとして機能し、さらに TCBR は TCDR のバッファレジスタとして機能します。

8.7.14 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

リセット同期 PWM モードでバッファ動作を設定する場合には、TMDR_4 の BFA、BFB ビットを 0 に設定してください。TMDR_4 の BFA ビットを 1 に設定すると、TIOC4C 端子の波形出力ができなくなります。

リセット同期 PWM モード時のチャネル 3 および 4 のバッファ動作は TMDR_3 の BFA、BFB ビットの設定に従い動作します。たとえば、TMDR_3 の BFA ビットを 1 にセットした場合、TGRC_3 は TGRA_3 のバッファレジスタとして機能します。同時に TGRC_4 は TGRA_4 のバッファレジスタとして機能します。

TSR_3 および TSR_4 の TGFC ビットと TGFD ビットは TGRC_3、TGRD_3 がバッファレジスタとして動作している場合、セットされることはありません。

TMDR_3 の BFA、BFB ビットを 1 にセットし、TMDR_4 の BFA、BFB ビットを 0 にセットした場合の TGR_3、TGR_4、TIOC3、TIOC4 の動作例を図 8.80 に示します。




図 8.80 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

8.7.15 リセット同期 PWM モードのオーバフローフラグ

リセット同期 PWM モードを設定し、TSTR の CST3 ビットを 1 に設定すると、TCNT_3 と TCNT_4 のカウント動作が開始します。このとき、TCNT_4 のカウントクロックソースとカウントエッジは TCR_3 の設定に従います。

リセット同期 PWM モードで周期レジスタ TGRA_3 の設定値を H'FFFF とし、カウンタクリア要因に TGRA_3 のコンペアマッチを指定した場合、TCNT_3、TCNT_4 がアップカウントし H'FFFF になると、TGRA_3 とのコンペアマッチが発生し、TCNT_3、TCNT_4 ともにカウントクリアされます。このとき、TSR のオーバフローフラグ TCFV ビットはセットされません。

リセット同期 PWM モードで周期レジスタ TGRA_3 の設定値を H'FFFF とし、カウンタクリア要因に TGRA_3 のコンペアマッチを指定し、同期設定していない場合の TCFV ビットの動作例を図 8.81 に示します。




図 8.81 リセット同期 PWM モードのオーバフローフラグ

8.7.16 オーバフロー / アンダフローとカウンタクリアの競合

オーバフロー / アンダフローとカウンタクリアが同時に発生すると、TSR の TCFV / TCFU フラグはセットされず、TCNT のクリアが優先されます。

TGR のコンペアマッチをクリア要因とし、TGR に H'FFFF を設定した場合の動作タイミングを図 8.82 に示します。




図 8.82 オーバフローとカウンタクリアの競合

8.7.17 TCNT のライトとオーバフロー / アンダフローの競合

TCNT のライトサイクル中の T2 ステートで、カウントアップ / カウントダウンが発生し、オーバフロー / アンダフローが発生しても、TCNT へのライトが優先され、TSR の TCFV / TCFU フラグはセットされません。

TCNT のライトとオーバフロー競合時の動作タイミングを図 8.83 に示します。




図 8.83 TCNT のライトとオーバフローの競合

8.7.18 通常動作または PWM モード 1 からリセット同期 PWM モードへ遷移する場合の注意事項

チャネル3、4の通常動作またはPWMモード1からリセット同期PWMモードへ遷移する場合、出力端子(TIOC3B、TIOC3D、TIOC4A、TIOC4C、TIOC4B、TIOC4D)をハイレベルの状態にしたままカウンタを止め、リセット同期PWMモードに遷移して動作させると、端子の初期出力が正しく出力されませんのでご注意ください。

通常動作からリセット同期PWMモードに遷移する場合には、TIORH_3、TIORL_3、TIORH_4、TIORL_4 レジスタに H'11 を書いて出力端子をローレベルに初期化したあと、レジスタの初期値 H'00 を設定してからモード遷移を行ってください。

PWMモード1からリセット同期PWMモードに遷移する場合には、いったん通常動作に遷移してから出力端子をローレベルへ初期化したあと、レジスタの初期値 H'00 を設定してからリセット同期PWMモードに遷移してください。

8.7.19 PWM モード、リセット同期 PWM モードの出力レベル

チャネル3、4が相補PWMモードまたはリセット同期PWMモードの場合、PWM波形の出力レベルはタイマアウトプットコントロールレジスタ(TOCR)のOLSP、OLSНビットで設定します。相補PWMモードまたはリセット同期PWMモードの場合、TIORはH'00としてください。

8.7.20 モジュールスタンバイ時の割り込み

割り込みが要求された状態でモジュールスタンバイになると、CPU の割り込み要因のクリアができません。

事前に割り込みをディスエーブルするなどしてから、モジュールスタンバイモードとしてください。

8.7.21 カスケード接続における TCNT_1、TCNT_2 同時インプットキャプチャ

タイムカウンタ 1、2 (TCNT_1 と TCNT_2) をカスケード接続して、32 ビットカウンタとして動作させている場合、TIOC1A と TIOC2A、または TIOC1B と TIOC2B に同時にインプットキャプチャ入力を行っても、TCNT_1、TCNT_2 に入力される外部からのインプットキャプチャ信号を、内部クロックに同期させて内部に取り込む際に、TIOC1A と TIOC2A、または TIOC1B と TIOC2B の取り込みタイミングにずれが生じ、カスケードカウンタ値を正常にキャプチャできない可能性があります。

例として、TCNT_1 (上位 16 ビットのカウンタ) が、TCNT_2 (下位 16 ビットのカウンタ) のオーバフローによるカウントアップ値をキャプチャすべきところを、カウントアップ前のカウントアップ値をキャプチャします。その場合、正しくは $TCNT_1 = H'FFF1$ 、 $TCNT_2 = H'0000$ の値を TGR1A と TGR2A もしくは、TGR1B と TGR2B に転送すべきところを、誤って $TCNT_1 = H'FFF0$ 、 $TCNT_2 = H'0000$ の値を転送します。

8.8 MTU 出力端子の初期化方法

8.8.1 動作モード

MTU には以下の 6 つの動作モードがあり、いずれのモードでも波形出力することができます。

- ノーマルモード (チャネル 0~4)
- PWMモード1 (チャネル 0~4)
- PWMモード2 (チャネル 0~2)
- 位相計数モード1~4 (チャネル 1、2)
- 相補PWMモード (チャネル 3、4)
- リセット同期PWMモード (チャネル 3、4)

ここでは、おのののモードでの MTU 出力端子の初期化方法について示します。

8.8.2 リセットスタート時の動作

MTU の出力端子 (TIOC*) はリセットまたはスタンバイモード時に L に初期化されます。MTU の端子機能の選択はピンファンクションコントローラ (PFC) で行うため、PFC が設定された時点でそのときの MTU の端子の状態がポートに出力されます。リセット直後に PFC で MTU の出力を選択した場合、ポート出力には MTU 出力の初期状態 L がそのまま出力されます。アクティブルレベルが L の場合、ここでシステムが動作してしまうため、PFC の設定は MTU の出力端子の初期設定終了後に行ってください。

【注】 * にはチャネル番号 + ポート記号がります。

8.8.3 動作中の異常などによる再設定時の動作

MTU の動作中に異常が発生した場合、システムで MTU の出力を遮断してください。遮断は端子の出力を PFC でポート出力に切り替え、アクティブレベルの反転を出力することにより行います。また、大電流端子に関してはポートアウトプットイネーブル (POE) を使用し、ハード的に出力を遮断することも可能です。以下、動作中の異常などによる再設定時の端子の初期化手順と、再設定後別の動作モードで再スタートする場合の手順について示します。

MTU には前述のように 6 つの動作モードがあります。モード遷移の組み合わせは 36 通りとなりますが、チャネルとモードの組み合わせ上、存在しない遷移が存在します。この一覧表を表 8.43 に示します。

ただし、下記の表記を使用します。

Normal : ノーマルモード PWM1 : PWM モード 1 PWM2 : PWM モード 2

PCM : 位相計数モード 1 ~ 4 CPWM : 相補 PWM モード RPWM : リセット同期 PWM モード

表 8.43 モード遷移の組み合わせ

	Normal	PWM1	PWM2	PCM	CPWM	RPWM
Normal	(1)	(2)	(3)	(4)	(5)	(6)
PWM1	(7)	(8)	(9)	(10)	(11)	(12)
PWM2	(13)	(14)	(15)	(16)	none	None
PCM	(17)	(18)	(19)	(20)	none	None
CPWM	(21)	(22)	none	none	(23) (24)	(25)
RPWM	(26)	(27)	none	none	(28)	(29)

8.8.4 動作中の異常などによる端子の初期化手順、モード遷移の概要

- タイマI/Oコントロールレジスタ (TIOR) の設定で端子の出力レベルを選択するモード (Normal、PWM1、PWM2、PCM) に遷移する場合は TIOR の設定により端子を初期化してください。
- PWMモード1ではTIOC*B (TIOC*D) 端子に波形が出力されないため、TIORを設定しても端子は初期化されません。初期化したい場合には、ノーマルモードで初期化したあと、PWMモード1に遷移してください。
- PWMモード2では周期レジスタの端子に波形が出力されないため、TIORを設定しても端子は初期化されません。初期化したい場合にはノーマルモードで初期化したあと、PWMモード2に遷移してください。
- ノーマルモードまたはPWMモード2ではTGRC、TGRDがバッファレジスタとして動作している場合、TIORを設定してもバッファレジスタの端子は初期化されません。初期化したい場合には、バッファモードを解除して初期化したあと、バッファモードを再設定してください。
- PWMモード1ではTGRC、TGRDのいずれか一方がバッファレジスタとして動作している場合、TIORを設定してもTGRCの端子は初期化されません。TGRCの端子を初期化したい場合にはバッファモードを解除して初期化したあと、バッファモードを再設定してください。

- タイマアウトプットコントロールレジスタ (TOCR) の設定で端子の出力レベルを選択するモード (CPWM、RPWM) に遷移する場合は、ノーマルモードに遷移しTIORで初期化、TIORを初期値に戻したあと、タイマアウトプットマスクタイマーブルレジスタ (TOER) でチャネル3、4を一度出力禁止してください。その後モード設定手順 (TOCR設定、TMDR設定、TOER設定) に従い、動作させてください。

【注】 本項記述中の*にはチャネル番号が入ります。

以下、表 8.43 の組み合わせ No.に従い、端子の初期化手順を示します。なお、アクティブレベルは L とします。

(1) ノーマルモードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 8.84 に示します。




図 8.84 ノーマルモードで異常が発生し、ノーマルモードで復帰する場合

- (1) RESET により、MTU 出力は Low レベル、PORT はハイインピーダンスになります。
- (2) RESET により、TMDR はノーマルモード設定になります。
- (3) チャネル 3、4 では、TIOR で端子を初期化する前に TOER で出力を許可してください。
- (4) TIOR で端子を初期化してください(例として、初期出力は High レベル、コンペアマッチで Low レベル出力となります)。
- (5) PFC で MTU 出力としてください。
- (6) TSTR でカウント動作を開始します。
- (7) コンペアマッチの発生により、Low レベルを出力します。
- (8) 異常が発生しました。
- (9) PFC で PORT 出力とし、アクティブレベルの反転を出力してください。
- (10) TSTR でカウント動作を停止します。
- (11) ノーマルモードで再スタートする場合は必要ありません。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU 出力としてください。
- (14) TSTR で再スタートします。

8. マルチファンクションタイマパルスユニット (MTU)

(2) ノーマルモードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 8.85 に示します。




図 8.85 ノーマルモードで異常が発生し、PWM モード 1 で復帰する場合

(1) ~ (10) は図 8.84 と共にあります。

(11) PWM モード 1 を設定します。

(12) TIOR で端子を初期化してください (PWM モード 1 では TIOC*B 側は初期化されません。初期化したい場合はノーマルモードで初期化したあと、PWM モード 1 に遷移してください)。

(13) PFC で MTU 出力としてください。

(14) TSTR で再スタートします。

(3) ノーマルモードで動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 8.86 に示します。




図 8.86 ノーマルモードで異常が発生し、PWM モード 2 で復帰する場合

(1) ~ (10) は図 8.84 と共通です。

(11) PWM モード 2 を設定します。

(12) TIOR で端子を初期化してください (PWM モード 2 では周期レジスタの端子は初期化されません。初期化したい場合にはノーマルモードで初期化した後 PWM モード 2 に遷移してください)。

(13) PFC で MTU 出力してください。

(14) TSTR で再スタートします。

【注】 PWM モード 2 はチャネル 0~2 でのみ設定可能です。したがって TOER の設定は不要です。

(4) ノーマルモードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 8.87 に示します。




図 8.87 ノーマルモードで異常が発生し、位相計数モードで復帰する場合

(1) ~ (10) は図 8.84 と共通です。

(11) 位相計数モードを設定します。

(12) TIOR で端子を初期化してください。

(13) PFC で MTU 出力してください。

(14) TSTR で再スタートします。

【注】 位相計数モードはチャネル 1、2 でのみ設定可能です。したがって TOER の設定は不要です。

8. マルチファンクションタイマパルスユニット (MTU)

(5) ノーマルモードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 8.88 に示します。




図 8.88 ノーマルモードで異常が発生し、相補 PWM モードで復帰する場合

(1) ~ (10) は図 8.84 と共にあります。

(11) TIOR でノーマルモードの波形生成部を初期化してください。

(12) TIOR でノーマルモードの波形生成部の動作を禁止してください。

(13) TOER でチャネル 3、4 の出力を禁止してください。

(14) TOCR で相補 PWM の出力レベルと周期出力の許可禁止を選択してください。

(15) 相補 PWM を設定します。

(16) TOER でチャネル 3、4 の出力を許可してください。

(17) PFC で MTU 出力としてください。

(18) TSTR で再スタートします。

(6) ノーマルモードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 8.89 に示します。




図 8.89 ノーマルモードで異常が発生し、リセット同期 PWM モードで復帰する場合

(1) ~ (13) は図 8.88 と共に通です。

(14) TOCR で、リセット同期 PWM の出力レベルと周期出力の許可禁止を選択してください。

(15) リセット同期 PWM を設定します。

(16) TOER でチャネル 3、4 の出力を許可してください。

(17) PFC で MTU 出力としてください。

(18) TSTR で再スタートします。

(7) PWM モード 1 で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 8.90 に示します。




図 8.90 PWM モード 1 で異常が発生し、ノーマルモードで復帰する場合

8. マルチファンクションタイマパルスユニット (MTU)

- (1) RESETにより、MTU出力はLowレベル、PORTはハイインピーダンスになります。
- (2) PWMモード1を設定してください。
- (3) チャネル3、4では、TIORで端子を初期化する前にTOERで出力を許可してください。
- (4) TIORで端子を初期化してください(例として、初期出力はHighレベル、コンペアマッチでLowレベル出力となります。PWMモード1ではTIOC*B側は初期化されません)。
- (5) PFCでMTU出力としてください。
- (6) TSTRでカウント動作を開始します。
- (7) コンペアマッチの発生によりLを出力します。
- (8) 異常が発生しました。
- (9) PFCでPORT出力とし、アクティブレベルの反転を出力してください。
- (10) TSTRでカウント動作を停止します。
- (11) ノーマルモードを設定してください。
- (12) TIORで端子を初期化してください。
- (13) PFCでMTU出力としてください。
- (14) TSTRで再スタートします。

(8) PWMモード1で動作中に異常が発生し、PWMモード1で再スタートする場合の動作

PWMモード1で異常が発生し、再設定後PWMモード1で再スタートする場合の説明図を図8.91に示します。




図8.91 PWMモード1で異常が発生し、PWMモード1で復帰する場合

- (1)～(10)は図8.90と共通です。
- (11) PWMモード1で再スタートする場合には必要ありません。
- (12) TIORで端子を初期化してください(PWMモード1ではTIOC*B側は初期化されません)。
- (13) PFCでMTU出力としてください。
- (14) TSTRで再スタートします。

(9) PWM モード 1 で動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 8.92 に示します。




図 8.92 PWM モード 1 で異常が発生し、PWM モード 2 で復帰する場合

(1) ~ (10) は図 8.90 と共通です。

(11) PWM モード 2 を設定します。

(12) TIOR で端子を初期化してください (PWM モード 2 では周期レジスタの端子は初期化されません)。

(13) PFC で MTU 出力としてください。

(14) TSTR で再スタートします。

【注】 PWM モード 2 はチャネル 0 ~ 2 でのみ設定可能です。したがって TOER の設定は不要です。

(10) PWM モード 1 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 8.93 に示します。




図 8.93 PWM モード 1 で異常が発生し、位相計数モードで復帰する場合

(1) ~ (10) は図 8.90 と共通です。

(11) 位相計数モードを設定します。

(12) TIOR で端子を初期化してください。

8. マルチファンクションタイマパルスユニット (MTU)

(13) PFC で MTU 出力としてください。

(14) TSTR で再スタートします。

【注】 位相計数モードはチャネル 1、2 でのみ設定可能です。したがって TOER の設定は不要です。

(11) PWM モード 1 で動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 8.94 に示します。




図 8.94 PWM モード 1 で異常が発生し、相補 PWM モードで復帰する場合

(1) ~ (10) は図 8.90 と共通です。

(11) 波形生成部の初期化のため、ノーマルモードを設定してください。

(12) TIOR で PWM モード 1 の波形生成部を初期化してください。

(13) TIOR で PWM モード 1 の波形生成部の動作を禁止してください。

(14) TOER でチャネル 3、4 の出力を禁止してください。

(15) TOCR で相補 PWM の出力レベルと周期出力の許可禁止を選択してください。

(16) 相補 PWM を設定します。

(17) TOER でチャネル 3、4 の出力を許可してください。

(18) PFC で MTU 出力としてください。

(19) TSTR で再スタートします。

(12) PWM モード 1 で動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 8.95 に示します。




図 8.95 PWM モード 1 で異常が発生し、リセット同期 PWM モードで復帰する場合

(1) ~ (14) は図 8.90 と共に通じます。

(15) TOCR で、リセット同期 PWM の出力レベルと周期出力の許可禁止を選択してください。

(16) リセット同期 PWM を設定します。

(17) TOER でチャネル 3、4 の出力を許可してください。

(18) PFC で MTU 出力としてください。

(19) TSTR で再スタートします。

(13) PWM モード 2 で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 8.96 に示します。




図 8.96 PWM モード 2 で異常が発生し、ノーマルモードで復帰する場合

8. マルチファンクションタイマパルスユニット (MTU)

- (1) RESETにより、MTU出力はLowレベル、PORTはハイインピーダンスになります。
 - (2) PWMモード2を設定してください。
 - (3) TIORで端子を初期化してください(例として、初期出力はHighレベル、コンペアマッチでLowレベル出力となります。PWMモード2では周期レジスタの端子は初期化されません。例はTIOC*Aが周期レジスタの場合です)。
 - (4) PFCでMTU出力としてください。
 - (5) TSTRでカウント動作を開始します。
 - (6) コンペアマッチの発生によりLowレベルを出力します。
 - (7) 異常が発生しました。
 - (8) PFCでPORT出力とし、アクティブレベルの反転を出力してください。
 - (9) TSTRでカウント動作を停止します。
 - (10) ノーマルモードを設定してください。
 - (11) TIORで端子を初期化してください。
 - (12) PFCでMTU出力としてください。
 - (13) TSTRで再スタートします。
- (14) PWMモード2で動作中に異常が発生し、PWMモード1で再スタートする場合の動作
 PWMモード2で異常が発生し、再設定後PWMモード1で再スタートする場合の説明図を図8.97に示します。




図8.97 PWMモード2で異常が発生し、PWMモード1で復帰する場合

- (1)～(9)は図8.96と共に通ります。
- (10) PWMモード1を設定します。
- (11) TIORで端子を初期化してください(PWMモード1ではTIOC*B側は初期化されません)。
- (12) PFCでMTU出力としてください。
- (13) TSTRで再スタートします。

(15) PWM モード 2 で動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 8.98 に示します。




図 8.98 PWM モード 2 で異常が発生し、PWM モード 2 で復帰する場合

(1) ~ (9) は図 8.96 と共に通です。

(10) PWM モード 2 で再スタートする場合には必要ありません。

(11) TIOR で端子を初期化してください (PWM モード 2 では周期レジスタの端子は初期化されません)。

(12) PFC で MTU 出力としてください。

(13) TSTR で再スタートします。

(16) PWM モード 2 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 8.99 に示します。




図 8.99 PWM モード 2 で異常が発生し、位相計数モードで復帰する場合

8. マルチファンクションタイマパルスユニット (MTU)

(1) ~ (9) は図 8.96 と共にあります。

(10) 位相計数モードを設定します。

(11) TIOR で端子を初期化してください。

(12) PFC で MTU 出力としてください。

(13) TSTR で再スタートします。

(17) 位相計数モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

位相計数モードで異常が発生し、再設計後ノーマルモードで再スタートする場合の説明図を図 8.100 に示します。




図 8.100 位相計数モードで異常が発生し、ノーマルモードで復帰する場合

(1) RESET により MTU 出力は Low レベル、PORT はハイインピーダンスになります。

(2) 位相計数モードを設定してください。

(3) TIOR で端子を初期化してください(例として、初期出力は High レベル、コンペアマッチで Low レベル出力となります)。

(4) PFC で MTU 出力としてください。

(5) TSTR でカウント動作を開始します。

(6) コンペアマッチの発生により、Low レベルを出力します。

(7) 異常が発生しました。

(8) PFC で PORT 出力とし、アクティブルレベルの反転を出力してください。

(9) TSTR でカウント動作を停止します。

(10) ノーマルモードで設定してください。

(11) TIOR で端子を初期化してください。

(12) PFC で MTU 出力としてください。

(13) TSTR で再スタートします。

(18) 位相計数モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 8.101 に示します。




図 8.101 位相計数モードで異常が発生し、PWM モード 1 で復帰する場合

(1) ~ (9) は図 8.100 と共通です。

(10) PWM モード 1 を設定します。

(11) TIOR で端子を初期化してください (PWM モード 1 では TIOC*B 側は初期化されません)。

(12) PFC で MTU 出力としてください。

(13) TSTR で再スタートします。

(19) 位相計数モードで動作中に異常が発生し、PWM モード 2 で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM2 モードで再スタートする場合の説明図を図 8.102 に示します。




図 8.102 位相計数モードで異常が発生し、PWM モード 2 で復帰する場合

(1) ~ (9) は図 8.100 と共通です。

(10) PWM モード 2 を設定します。

(11) TIOR で端子を初期化してください (PWM モード 2 では周期レジスタの端子は初期化されません)。

8. マルチファンクションタイマパルスユニット (MTU)

(12) PFC で MTU 出力としてください。

(13) TSTR で再スタートします。

(20) 位相計数モードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

位相計数モードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 8.103 に示します。




図 8.103 位相計数モードで異常が発生し、位相計数モードで復帰する場合

(1) ~ (9) は図 8.100 と共にです。

(10) 位相計数モードで再スタートする場合には必要ありません。

(11) TIOR で端子を初期化してください。

(12) PFC で MTU 出力としてください。

(13) TSTR で再スタートします。

(21) 相補 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 8.104 に示します。




図 8.104 相補 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- (1) RESET により、MTU 出力は Low レベル、PORT はハイインピーダンスになります。
- (2) TOCR で、相補 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (3) 相補 PWM を設定します。
- (4) TOER でチャネル 3、4 の出力を許可してください。
- (5) PFC で MTU 出力としてください。
- (6) TSTR でカウント動作を開始します。
- (7) コンペアマッチの発生により、相補 PWM 波形を出力します。
- (8) 異常が発生しました。
- (9) PFC で PORT 出力とし、アクティブレベルの反転を出力してください。
- (10) TSTR でカウント動作を停止します (MTU 出力は相補 PWM 出力初期値となります)。
- (11) ノーマルモードを設定してください (MTU 出力は Low レベルとなります)。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU 出力としてください。
- (14) TSTR で再スタートします。

8. マルチファンクションタイマパルスユニット (MTU)

(22) 相補 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 8.105 に示します。




図 8.105 相補 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

(1) ~ (10) は図 8.104 と共通です。

(11) PWM モード 1 を設定してください (MTU 出力は Low レベルとなります)。

(12) TIOR で端子を初期化してください (PWM モード 1 では TIOC* B 側は初期化されません)。

(13) PFC で MTU 出力としてください。

(14) TSTR で再スタートします。

(23) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 8.106 に示します (周期、デューティ設定を、カウンタを止めたときの値から再スタートする場合)。




図 8.106 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- (1) ~ (10) は図 8.104 と共通です。
- (11) PFC で MTU 出力としてください。
- (12) TSTR で再スタートします。
- (13) コンペアマッチの発生により相補 PWM 波形を出力します。
- (24) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで新たに再スタートする場合の動作
相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 8.107 示します（周期、デューティー設定を、新しい設定値で再スタートする場合）。




図 8.107 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- (1) ~ (10) は図 8.104 と共通です。
- (11) ノーマルモードを設定し新しい設定値を設定してください（MTU 出力は Low レベルとなります）。
- (12) TOER でチャネル 3、4 の出力を禁止してください。
- (13) TOCR で、相補 PWM モードの出力レベルと周期出力の許可禁止を選択してください。
- (14) 相補 PWM を設定します。
- (15) TOER でチャネル 3、4 の出力を許可してください。
- (16) PFC で MTU 出力としてください。
- (17) TSTR で再スタートします。

8. マルチファンクションタイマパルスユニット (MTU)

(25) 相補 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 8.108 に示します。




図 8.108 相補 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

(1) ~ (10) は図 8.104 と共通です。

(11) ノーマルモードを設定してください (MTU 出力は Low レベルとなります)。

(12) TOER でチャネル 3、4 の出力を禁止してください。

(13) TOCR でリセット同期 PWM モードの出力レベルと周期出力の許可禁止を選択してください。

(14) リセット同期 PWM を設定します。

(15) TOER でチャネル 3、4 の出力を許可してください。

(16) PFC で MTU 出力としてください。

(17) TSTR で再スタートします。

(26) リセット同期 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 8.109 に示します。




図 8.109 リセット同期 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- (1) RESET により、MTU 出力は Low レベル、PORT はハイインピーダンスになります。
- (2) TOCR で、リセット同期 PWM の出力レベルと周期出力の許可禁止を選択してください。
- (3) リセット同期 PWM を設定します。
- (4) TOER でチャネル 3、4 の出力を許可してください。
- (5) PFC で MTU 出力としてください。
- (6) TSTR でカウント動作を開始します。
- (7) コンペアマッチの発生により、リセット同期 PWM 波形を出力します。
- (8) 異常が発生しました。
- (9) PFC で PORT 出力とし、アクティブレベルの反転を出力してください。
- (10) TSTR でカウント動作を停止します (MTU 出力はリセット同期 PWM 出力初期値となります)。
- (11) ノーマルモードを設定してください (MTU 出力は正相側が Low レベル、逆相側が High レベルとなります)。
- (12) TIOR で端子を初期化してください。
- (13) PFC で MTU 出力としてください。
- (14) TSTR で再スタートします。

8. マルチファンクションタイマパルスユニット (MTU)

(27) リセット同期 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 8.110 に示します。




図 8.110 リセット同期 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

(1) ~ (10) は図 8.109 と共通です。

(11) PWM モード 1 を設定してください (MTU 出力は正相側が Low レベル、逆相側が High レベルとなります)。

(12) TIOR で端子を初期化してください (PWM モード 1 では TIOC*B 側は初期化されません)。

(13) PFC で MTU 出力としてください。

(14) TSTR で再スタートします。

(28) リセット同期 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 8.111 に示します。




図 8.111 リセット同期 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

(1) ~ (10) は図 8.109 と共通です。

(11) TOER でチャネル 3、4 の出力を禁止してください。

(12) TOCR で、相補 PWM の出力レベルと周期出力の許可禁止を選択してください。

(13) 相補 PWM を設定します (MTU の周期出力端子は Low レベルになります)。

(14) TOER でチャネル 3、4 の出力を許可してください。

(15) PFC で MTU 出力としてください。

(16) TSTR で再スタートします。

8. マルチファンクションタイマパルスユニット (MTU)

(29) リセット同期 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 8.112 に示します。




図 8.112 リセット同期 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

(1) ~ (10) は図 8.109 と共通です。

(11) PFC で MTU 出力としてください。

(12) TSTR で再スタートします。

(13) コンペアマッチの発生により、リセット同期 PWM 波形を出力します。

8.9 ポートアウトプットイネーブル (POE)

ポートアウトプットイネーブル (POE) は、 $\overline{\text{POE}0}$ ~ $\overline{\text{POE}3}$ 端子の入力変化または、大電流端子 (PE9/TIOC3B、PE11/TIOC3D、PE12/TIOC4A、PE13/TIOC4B/ $\overline{\text{MRES}}$ 、PE14/TIOC4C、PE15/TIOC4D/ $\overline{\text{IRQOUT}}$) の出力状態によって、大電流端子をハイインピーダンス状態にすることができます。また、同時に割り込み要求を発行することができます。

これとは別に、発振器が停止した場合とスタンバイ状態でも、大電流端子はその機能選択状態によらずハイインピーダンス状態になります。

8.9.1 特長

- $\overline{\text{POE}0}$ ~ $\overline{\text{POE}3}$ の各入力端子に、立ち下がりエッジ、P /8 × 16回、P /16 × 16回、P /128 × 16回のローレベルサンプリングの設定が可能
- $\overline{\text{POE}0}$ ~ $\overline{\text{POE}3}$ 端子の立ち下がりエッジ、またはローレベルサンプリングによって、大電流端子をハイインピーダンス状態にできます。

- 大電流端子の出力レベルを比較し、同時にローレベル出力が1サイクル以上続いた場合、大電流端子をハイインピーダンス状態にできます。
- 入力レベルのサンプリング、および出力レベルの比較結果により、それぞれ割り込みの発生が可能です。

POE は、図 8.113 のブロック図に示すように、入力レベル検出回路と出力レベル検出回路から構成されます。




図 8.113 POE ブロック図

8. マルチファンクションタイマパルスユニット (MTU)

8.9.2 端子構成

表 8.44 端子構成

名称	名称	入出力	機能
ポートアウトプット イネーブル入力端子	POE0～ POE3	入力	大電流端子をハイインピーダンス状態にする要求信号を入力

表 8.45 に示す端子の組み合わせで出力レベルの比較を行います。

表 8.45 端子の組み合わせ

端子の組み合わせ	入出力	機能
PE9/TIOC3B と PE11/TIOC3D	出力	1 サイクル以上同時にローレベル出力が続いた場合、大電流端子をすべてハイインピーダンス状態にします。
PE12/TIOC4A と PE14/TIOC4C	出力	1 サイクル以上同時にローレベル出力が続いた場合、大電流端子をすべてハイインピーダンス状態にします。
PE13/TIOC4B/MRES と PE15/TIOC4D /IRQOUT	出力	1 サイクル以上同時にローレベル出力が続いた場合、大電流端子をすべてハイインピーダンス状態にします。

8.9.3 レジスタの説明

POE には 2 本のレジスタがあります。入力レベルコントロール / ステータスレジスタ 1 (ICSR1) により、 $\overline{POE0}$ ~ $\overline{POE3}$ 端子の入力信号の検出の制御、割り込みの制御を行います。また、出力レベルコントロール / ステータスレジスタ (OCSR) により、出力の比較許可 / 禁止、割り込みの制御を行います。

(1) 入力レベルコントロール / ステータスレジスタ 1 (ICSR1)

ICSR1 は、読み出し / 書き込み可能な 16 ビットのレジスタで、 $\overline{POE0}$ ~ $\overline{POE3}$ 端子の入力モードの選択、割り込みの許可 / 禁止の制御、およびステータスを示します。

ビット	ビット名	初期値	R/W	説明
15	POE3F	0	R/(W)*	POE3 フラグビット POE3 端子にハイインピーダンス要求が入力されたことを示すフラグ 【クリア条件】 POE3F = 1 の状態を読み出したあと、POE3F に 0 を書き込んだとき 【セット条件】 POE3 端子に、ICSR1 のビット 7、6 で設定した入力が発生したとき
14	POE2F	0	R/(W)*	POE2 フラグビット POE2 端子にハイインピーダンス要求が入力されたことを示すフラグ 【クリア条件】 POE2F = 1 の状態を読み出したあと、POE2F に 0 を書き込んだとき 【セット条件】 POE2 端子に、ICSR1 のビット 5、4 で設定した入力が発生したとき

8. マルチファンクションタイマパルスユニット (MTU)

ビット	ビット名	初期値	R/W	説明
13	POE1F	0	R/(W)*	<p>POE1 フラグビット $\overline{\text{POE1}}$ 端子にハイインピーダンス要求が入力されたことを示すフラグ</p> <p>【クリア条件】 $\text{POE1F} = 1$ の状態を読み出したあと、POE1F に 0 を書き込んだとき</p> <p>【セット条件】 $\overline{\text{POE1}}$ 端子に、ICSR1 のビット 3、2 で設定した入力が発生したとき</p>
12	POE0F	0	R/(W) *	<p>POE0 フラグビット $\overline{\text{POE0}}$ 端子にハイインピーダンス要求が入力されたことを示すフラグ</p> <p>【クリア条件】 $\text{POE0F} = 1$ の状態を読み出したあと、POE0F に 0 を書き込んだとき</p> <p>【セット条件】 $\overline{\text{POE0}}$ 端子に、ICSR1 のビット 1、0 で設定した入力が発生したとき</p>
11 ~ 9		すべて 0	R	<p>リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。</p>
8	PIE	0	R/W	<p>ポートインターラップトイネーブルビット ICSR1 の POE0F ~ POE3F ビットに、1 ビットでも 1 がセットされたとき、割り込み要求を許可または禁止します。</p> <p>0 : 割り込み要求を禁止 1 : 割り込み要求を許可</p>
7	POE3M1	0	R/W	POE3 モードビット 1、0
6	POE3M0	0	R/W	<p>$\overline{\text{POE3}}$ 端子の入力モードを選択します。</p> <p>00 : $\overline{\text{POE3}}$ 入力の立ち下がりエッジで要求を受け付け 01 : $\overline{\text{POE3}}$ 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。 10 : $\overline{\text{POE3}}$ 入力のローレベルを P /16 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。 11 : $\overline{\text{POE3}}$ 入力のローレベルを P /128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p>

8. マルチファンクションタイマパルスユニット (MTU)

ビット	ビット名	初期値	R/W	説明
5 4	POE2M1 POE2M0	0 0	R/W R/W	<p>POE2 モードビット 1、0</p> <p>POE2 端子の入力モードを選択します。</p> <p>00 : POE2 入力の立ち下がりエッジで要求を受け付け</p> <p>01 : POE2 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>10 : POE2 入力のローレベルを P /16 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>11 : POE2 入力のローレベルを P /128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p>
3 2	POE1M1 POE1M0	0 0	R/W R/W	<p>POE1 モードビット 1、0</p> <p>POE1 端子の入力モードを選択します。</p> <p>00 : POE1 入力の立ち下がりエッジで要求を受け付け</p> <p>01 : POE1 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>10 : POE1 入力のローレベルを P /16 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>11 : POE1 入力のローレベルを P /128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p>
1 0	POE0M1 POE0M0	0 0	R/W R/W	<p>POE0 モードビット 1、0</p> <p>POE0 端子の入力モードを選択します。</p> <p>00 : POE0 入力の立ち下がりエッジで要求を受け付け</p> <p>01 : POE0 入力のローレベルを P /8 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>10 : POE0 入力のローレベルを P /16 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>11 : POE0 入力のローレベルを P /128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p>

【注】 * 0 ライトのみ可

(2) 出力レベルコントロール / ステータスレジスタ (OCSR)

出力レベルコントロール / ステータスレジスタ (OCSR) は、読み出し / 書き込み可能な 16 ビットのレジスタで、出力レベルの比較許可 / 禁止、割り込みの許可 / 禁止の制御、およびステータスを示します。

また、OSF に 1 がセットされると、大電流端子はハイインピーダンスになります。

ビット	ビット名	初期値	R/W	説明
15	OSF	0	R/(W)*	<p>出力短絡フラグビット 比較する 3 組の 2 相出力のうち 1 組でも同時に Low レベルになったことを示すフラグです。 【クリア条件】 OSF = 1 の状態を読み出した後、OSF に 0 を書き込んだとき 【セット条件】 3 組の 2 相出力のうち 1 組でも同時に Low レベルになったとき</p>
14 ~ 10		すべて 0	R	<p>リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。</p>
9	OCE	0	R/W	<p>出力レベル比較許可ビット 出力レベルの比較開始を許可するビットです。このビットに 1 をセットする際は「表 8.43 モード遷移の組み合わせ」で示した出力端子の組み合わせに十分注意してください。同時に 0 出力になっている場合は、このビットをセットすると同時に OSF = 1 となり、出力がハイインピーダンス状態になります。したがって、ポート E データレジスタ (PEDR) のビット 15~11、ビット 9 に 1 をセットするか、MTU の出力として比較する場合は PFC で MTU の出力端子に設定してから、このビットに 1 をセットしてください。また、出力として使用するとき以外は、このビットをセットしないでください。 また、OCE ビットに 1 をセットした場合、OSF = 1 にセットされても OIE = 0 であればハイインピーダンス要求を行いません。したがって、出力レベルの比較結果によりハイインピーダンス要求を発行させる場合は、必ず OIE ビットに 1 をセットしてください。OCE = 1 かつ OIE = 1 に設定するとハイインピーダンス要求と同時に割り込み要求も発行されますが、割り込みコントローラ (INTC) の設定により、この割り込みをマスクすることができます。 0 : 出力レベルの比較を禁止 1 : 出力レベルの比較を許可し、OSF = 1 のとき出力ハイインピーダンス要求を行います。</p>
8	OIE	0	R/W	<p>出力短絡割り込みイネーブルビット OCSR の OSF ビットがセットされたとき、割り込みを要求します。 0 : 割り込み要求を禁止 1 : 割り込み要求を許可</p>
7 ~ 0		すべて 0	R	<p>リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。</p>

【注】 * 0 ライトのみ可

8.9.4 動作説明

(1) 入力レベル検出動作

ICSR1 で設定した入力条件が、 $\overline{\text{POE}}$ 端子に 1 端子でも発生した場合、大電流端子をすべてハイインピーダンス状態にします。ただし、大電流端子が汎用入出力機能または MTU 機能が選択されている場合にのみハイインピーダンスになります。

(a) 立ち下がりエッジ検出

$\overline{\text{POE}}$ 端子にハイレベルからローレベルの変化が入力されたとき

(b) ローレベル検出

図8.114にローレベル検出動作を示します。ICSR1で設定したサンプリングクロックで、16回連続したローレベルをサンプリングします。このとき、一度でもハイレベルを検出した場合は、受け付けられません。

また、サンプリングクロックから大電流端子がハイインピーダンス状態になるタイミングは立ち下がりエッジ検出、ローレベル検出ともに同じです。




図 8.114 ローレベル検出動作

(2) 出力レベル比較動作

PE9/TIOC3B と PE11/TIOC3D の組み合わせを例に、出力レベル比較動作を図 8.115 に示します。他の端子の組み合わせについても同様です。




図 8.115 出力レベル検出動作

(3) ハイインピーダンス状態からの解除

入力レベル検出でハイインピーダンス状態になった大電流端子は、パワーオンリセットで初期状態に戻すか、ICSR1 のビット 12 ~ 15 (POE0F ~ POE3F) のフラグをすべてクリアすることにより解除されます。

また、出力レベル検出でハイインピーダンス状態になった大電流端子は、パワーオンリセットで初期状態に戻すか、OCSR のビット 9 (OCE) をクリアし、出力レベルの比較を禁止してから、ビット 15 (OSF) のフラグをクリアすることにより解除されます。

ただし、OSF フラグをクリアしてハイインピーダンス状態から復帰する場合は、必ず大電流端子 (TIOC3B、TIOC3D、TIOC4A、TIOC4B、TIOC4C、TIOC4D) から、High レベルを出力するようにしたあとに行ってください。High レベル出力は MTU 内のレジスタを設定することで行えます。

8. マルチファンクションタイマパルスユニット (MTU)

(4) POE タイミング

POE 入力から端子のハイインピーダンスまでのタイミング例を図 8.116 に示します。




図 8.116 立ち下がりエッジ検出動作

8.9.5 使用上の注意事項

POE をレベル検出にするときは、最初 POE の入力をハイレベルにしてください。

9. ウオッチドッグタイマ (WDT)

ウォッチドッグタイマ (WDT) は 8 ビット 1 チャネルのタイマで、システムの監視を行うことができます。WDT は、システムの暴走などによりカウンタの値が書き換えられずにオーバフローすると、外部にオーバフロー信号 (WDTOVF) を出力します。同時に、本 LSI の内部リセット信号を発生することもできます。

ウォッチドッグタイマとして使用しない場合は、インターバルタイマとして使用することもできます。インターバルタイマとして使用した場合は、カウンタがオーバフローするごとにインターバルタイマ割り込み (ITI) を発生します。また、WDT はスタンバイモードの解除時にも使用されます。WDT のブロック図を図 9.1 に示します。

9.1 特長

- 8種類のカウンタ入力クロックを選択可能
- ウォッチドッグタイマモードとインターバルタイマモードを切り替え可能
- スタンバイモードの解除時に使用

ウォッチドッグタイマモード

- 外部に WDTOVF 信号を出力
- カウンタがオーバフローすると、本 LSI 内部をリセットするかしないかを選択可能

インターバルタイマモード

- カウンタがオーバフローすると、インターバルタイマ割り込み (ITI) を発生

9. ウオッチドッグタイマ (WDT)




図 9.1 WDT のブロック図

9.2 入出力端子

表 9.1 端子構成

名称	略称	入出力	機能
ウォッチドッグタイマオーバフロー	WDTOVF	出力	ウォッチドッグタイマモード時のカウントオーバフロー信号出力

【注】 WDTOVF 端子はプルダウンしないでください。プルダウンが必要な場合は 1M 以上の抵抗値でプルダウンしてください。

9.3 レジスタの説明

WDT には、以下のレジスタがあります。アドレスは「第 19 章 レジスター一覧」を参照してください。TCSR、TCNT、RSTCSR は容易に書き換えられないように、ライト方法が一般的のレジスタと異なっています。詳細は、「9.6.1 レジスタアクセス時の注意事項」を参照してください。

- タイマコントロール/ステータスレジスタ (TCSR)
- タイマカウンタ (TCNT)
- リセットコントロール/ステータスレジスタ (RSTCSR)

9.3.1 タイマカウンタ (TCNT)

TCNT は、読み出し / 書き込み可能な 8 ビットのアップカウンタです。タイマコントロール / ステータスレジスタ (TCSR) のタイマイネーブルビット (TME) を 1 にすると、TCSR の CKS2 ~ CKS0 ビットで選択した内部クロックにより、TCNT はカウントアップを開始します。TCNT の値がオーバフロー (H'FF H'00) すると、TCSR の WT/IT ビットで選択したモードによって、ウォッチドッグタイマオーバフロー信号 (WDTOVF) またはインターバルタイマ割り込み (ITI) が発生します。TCNT の初期値は H'00 です。

9.3.2 タイマコントロール / ステータスレジスタ (TCSR)

TCSR は、リード / ライト可能な 8 ビットのレジスタで、TCNT に入力するクロック、モードの選択などを行います。

ビット	ビット名	初期値	R/W	説明
7	OVF	0	R/(W)* ¹	<p>オーバフローフラグ インターバルタイマモードで TCNT がオーバフローしたことを示します。フラグをクリアする 0 ライトのみ可能です。ウォッチドッグタイマモードではセットされません。</p> <p>【セット条件】 インターバルタイマモードで TCNT がオーバフロー発生</p> <p>【クリア条件】 OVF を読み出してから 0 を書き込む、インターバルタイマモードで TME ビットに 0 を書き込んだとき</p>
6	WT/IT	0	R/W	<p>タイマモードセレクト ウォッチドッグタイマとして使用するか、インターバルタイマとして使用するかを選択します。この選択によって、TCNT がオーバフローしたとき、インターバルタイマ割り込み (ITI) が発生するか、<u>WDTOVF</u> 信号が発生するかが決まります。</p> <p>0 : インターバルタイマモード TCNT がオーバフローしたとき、CPU へインターバルタイマ割り込み (ITI) を要求</p> <p>1 : ウォッチドッグタイマモード TCNT がオーバフローしたとき <u>WDTOVF</u> 信号を外部へ出力*</p> <p>【注】* ウォッチドッグタイマモードのとき、TCNT がオーバフローした場合についての詳細は、「9.3.3 リセットコントロール / ステータスレジスタ (RSTCSR)」を参照してください。</p>
5	TME	0	R/W	<p>タイマイネーブル タイマ動作の開始または停止を設定します。</p> <p>0 : タイマディスエーブル TCNT を H'00 に初期化し、カウントアップを停止</p> <p>1 : タイマイネーブル TCNT はカウントアップを開始。TCNT がオーバフローすると、<u>WDTOVF</u> 信号または割り込みを発生</p>

9. ウオッチドッグタイマ (WDT)

ビット	ビット名	初期値	R/W	説明
4、3		すべて 1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
2	CKS2	0	R/W	クロックセレクト 2~0
1	CKS1	0	R/W	システムクロック () を分周して得られる 8 種類の内部クロックから、TCNT に入力するクロックを選択します。 () 内は
0	CKS0	0	R/W	= 40MHz のときのオーバフロー周期を表します。 ^{*2} 000 : クロック /2 (周期 12.8μs) 001 : クロック /64 (周期 409.6μs) 010 : クロック /128 (周期 0.8ms) 011 : クロック /256 (周期 1.6ms) 100 : クロック /512 (周期 3.3ms) 101 : クロック /1024 (周期 6.6ms) 110 : クロック /4096 (周期 26.2ms) 111 : クロック /8192 (周期 52.4ms)

【注】 *1 OVF ビットは、1 リード後の 0 ライトのみ実行可能です。

*2 オーバフロー周期は、TCNT が H'00 からカウントアップを開始し、オーバフローするまでの時間です。

9.3.3 リセットコントロール / ステータスレジスタ (RSTCSR)

RSTCSR は、リード / ライト可能な 8 ビットのレジスタで、TCNT のオーバフローによる内部リセット信号の発生を制御し、内部リセット信号の発生を制御します。

ビット	ビット名	初期値	R/W	説明
7	WOVF	0	R/(W)*	ウォッチドッグタイマオーバフローフラグ ウォッチドッグタイマモードで、TCNT がオーバフローするとセットされます。インターバルタイマモードではセットされません。 【セット条件】 ウォッチドッグタイマモードで TCNT がオーバフローしたとき 【クリア条件】 WOVF を読み出してから WOVF に 0 を書き込む
6	RSTE	0	R/W	リセットイネーブル ウォッチドッグタイマモードで TCNT のオーバフローにより本 LSI 内部をリセットするかどうかを選択します。 0 : TCNT がオーバフローしても、内部はリセットされません。 (本 LSI 内部はリセットされませんが、WDT 内の TCNT、TCSR はリセットされます。) 1 : TCNT がオーバフローすると内部がリセットされます。

ビット	ビット名	初期値	R/W	説明
5	RSTS	0	R/W	<p>リセットセレクト</p> <p>ウォッヂドッグタイマモードで TCNT がオーバフローして発生する、内部リセットの種類を選択します。</p> <p>0 : パワーオンリセット 1 : マニュアルリセット</p>
4~0		すべて 1	R	<p>リザーブビット</p> <p>読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。</p>

【注】 * フラグをクリアするための 0 ライトのみ可能です。

9.4 動作説明

9.4.1 ウォッヂドッグタイマモード

ウォッヂドッグタイマとして使用するときは、タイマコントロール / ステータスレジスタ (TCSR) の WT/IT ビットと TME ビットの両方を 1 に設定してください。また、タイマカウンタ (TCNT) がオーバフローする前に必ず TCNT の値を書き換えて（通常は H'00 を書き込む）、オーバフローを発生させないようにプログラムしてください。このようにすると、システムが正常に動作している間は、TCNT のオーバフローが発生しませんが、システムの暴走などにより TCNT の値が書き換えられずオーバフローすると、WDTOVF 信号が外部に出力されます。この WDTOVF 信号を用いて、システムをリセットすることができます。WDTOVF 信号は、128 クロックの間出力されます。

リセットコントロール / ステータスレジスタ (RSTCSR) の RSTE ビットを 1 にセットしておくと、TCNT がオーバフローしたときに、WDTOVF 信号と同時に、本 LSI の内部をリセットする信号が発生します。このリセットは、RSTCSR の RSTS ビットの設定によってパワーオンリセットまたはマニュアルリセットが選択できます。内部リセット信号は、512 クロックの間出力されます。

RES 端子からの入力信号によるリセットと WDT のオーバフローによるリセットが同時に発生したときは、RES 端子によるリセットが優先され、RSTCSR の WOVF ビットは 0 にクリアされます。

なお、WDT によるリセット信号により、(1) MTU の POE (ポートアウトプットイネーブル) 機能のレジスタ、(2) ピンファンクションコントローラ (PFC) のレジスタ、(3) I/O ポートのレジスタは、初期化されません（外部からのパワーオンリセットのみで初期化されます）。

9. ウオッチドッグタイマ (WDT)




図 9.2 ウオッチドッグタイマモード時の動作

9.4.2 インターバルタイマモード

インターバルタイマとして使用するときは、タイマコントロール／ステータスレジスタ (TCSR) の WT/IT ビットを 0 に、TME ビットを 1 に設定してください。インターバルタイマとして動作しているときは、タイマカウンタ (TCNT) がオーバフローするごとにインターバルタイマ割り込み (ITI) が発生します。したがって、一定時間ごとに、割り込みを発生させることができます。




図 9.3 インターバルタイマモード時の動作

9.4.3 ソフトウェアスタンバイモード解除時の動作

WDT は、ソフトウェアスタンバイモードが NMI 割り込みまたは IRQ0 ~ IRQ3 割り込みで解除されるときに使用されます。ソフトウェアスタンバイモードを使用する場合は、WDT を次の(1)に示すように設定してください。

(1) ソフトウェアスタンバイモード遷移前の設定

ソフトウェアスタンバイモードに遷移する前に、必ずタイマコントロール／ステータスレジスタ (TCSR) の TME ビットを 0 にして、WDT を停止させてください。TME ビットが 1 になっていると、ソフトウェアスタンバイモードに遷移できません。また、タイマカウンタ (TCNT) のオーバフロー周期が発振安定時間以上になるように、TCSR の CKS2 ~ CKS0 ビットを設定してください。

(2) ソフトウェアスタンバイモード解除時の動作

ソフトウェアスタンバイモードで NMI 信号または $\overline{\text{IRQ}0}$ ~ $\overline{\text{IRQ}3}$ 信号が入力されると、発振器が動作を開始し、TCNT はソフトウェアスタンバイモード遷移前に CKS2 ~ CKS0 ビットで選択しておいたクロックにより、カウントアップを開始します。TCNT がオーバフロー (H'FF ~ H'00) すると、クロックが安定し使用可能であると判断され、本 LSI 全体にクロックが供給されます。これによって、ソフトウェアスタンバイモードが解除されます。

ソフトウェアスタンバイモードについては、「第 18 章 低消費電力状態」を参照してください。

9.4.4 オーバフローフラグ (OVF) のセットタイミング

インターバルタイマモードでタイマカウンタ (TCNT) がオーバフローすると、タイマコントロール／ステータスレジスタ (TCSR) の OVF ビットが 1 にセットされ、同時にインターバルタイマ割り込み (ITI) が要求されます。このタイミングを図 9.4 に示します。




図 9.4 オーバフローフラグ (OVF) のセットタイミング

9. ウオッチドッグタイマ (WDT)

9.4.5 ウオッチドッグタイマオーバフローフラグ (WOVF) のセットタイミング

ウォッチドッグタイマモードでタイマカウンタ (TCNT) がオーバフローすると、リセットコントロール / ステータスレジスタ (RSTCSR) の WOVF ビットが 1 にセットされ、 $\overline{\text{WDTOVF}}$ 信号が外部に出力されます。また、RSTCSR の RSTE ビットが 1 にセットしてあると、TCNT がオーバフローしたとき、本 LSI 全体に対して内部リセット信号を発生します。これらのタイミングを図 9.5 に示します。




図 9.5 ウオッチドッグタイマオーバフローフラグ (WOVF) のセットタイミング

9.5 割り込み要因

インターバルタイマモード時、オーバフローによりインターバルタイマ割り込み (ITI) を発生します。インターバルタイマ割り込みは、TCSR の OVF フラグが 1 にセットされると常に要求されます。割り込み処理ルーチンで必ず OVF を 0 にクリアしてください。

表 9.2 WDT (インターバルタイマモード時) の割り込み要因

名称	割り込み要因	割り込みフラグ
ITI	TCNT のオーバフロー	OVF

9.6 使用上の注意事項

9.6.1 レジスタアクセス時の注意事項

TCNT、TCSR、RSTCSR は、容易に書き換えられないように、ライト方法が一般的のレジスタと異なっています。次の方法で、リード / ライトを行ってください。

(1) TCNT、TCSR への書き込み

TCNT、TCSR へ書き込むときは、必ずワード転送命令を使用してください。バイト転送命令では、書き込めません。

書き込み時は、TCNT と TCSR が同一アドレスに割り当てられています。このため、図 9.6 に示すように、TCNT

へ書き込むときは上位バイトを H'5A にし、下位バイトを書き込みデータにして転送してください。TCSR へ書き込むときは上位バイトを H'A5 にし、下位バイトを書き込みデータにして転送してください。このように転送すると、下位バイトのデータが TCNT または TCSR へ書き込まれます。




図 9.6 TCNT、TCSR への書き込み

(2) RSTCSR への書き込み

RSTCSR へ書き込むときは、アドレス H'FFFF8612 に対してワード転送を行ってください。バイト転送命令では、書き込めません。

WOVF ビット (ビット 7) へ 0 を書き込む場合と、RSTE ビット (ビット 6) と RSTS ビット (ビット 5) に書き込む場合では、図 9.7 に示すように、書き込みの方法が異なります。

WOVF ビットへ 0 を書き込むときは、上位バイトを H'A5 にし、下位バイトを H'00 にして転送してください。このようにすると、WOVF ビットが 0 にクリアされます。このとき、RSTE、RSTS ビットは影響を受けません。RSTE、RSTS ビットに書き込むときは、上位バイトを H'5A にし、下位バイトを書き込みデータにして転送してください。このようにすると、下位バイトのビット 6 と 5 の値が RSTE ビットと RSTS ビットにそれぞれ書き込まれます。このとき、WOVF ビットは影響を受けません。




図 9.7 RSTCSR への書き込み

(3) TCNT、TCSR、RSTCSR からの読み出し

読み出しあは、一般のレジスタと同様の方法で行うことができます。TCSR は、アドレス H'FFFF8610 に、TCNT

9. ウオッチドッグタイマ (WDT)

は、アドレス H'FFFF8611 に、RSTCSR は、アドレス H'FFFF8613 に割り当てられています。読み出すときは、必ずバイト転送命令を使用してください。

9.6.2 タイマカウンタ (TCNT) のライトとカウントアップの競合

TCNT のライトサイクル中の T3 ステートでカウントアップが発生しても、カウントアップされずに TCNT へのカウンタライトが優先されます。これを図 9.8 に示します。




図 9.8 TCNT のライトとカウントアップの競合

9.6.3 CKS2 ~ CKS0 ビットの書き換え

WDT の動作中に TCSR の CKS2 ~ CKS0 ビットを書き換えると、カウントアップが正しく行われない場合があります。CKS2 ~ CKS0 ビットを書き換えるときは、必ず WDT を停止させてから (TME ビットを 0 にクリアしてから) 行ってください。

9.6.4 ウオッチドッグタイマモードとインターバルタイマモードの切り替え

WDT の動作中にウォッチドッグタイマモードとインターバルタイマモードを切り替えると、正しい動作が行われない場合があります。タイマモードの切り替えは、必ず WDT を停止させてから (TME ビットを 0 にクリアしてから) 行ってください。

9.6.5 $\overline{\text{WDTOVF}}$ 信号によるシステムのリセット

$\overline{\text{WDTOVF}}$ 出力信号を本 LSI の $\overline{\text{RES}}$ 端子に入力すると、本 LSI を正しく初期化できません。

$\overline{\text{WDTOVF}}$ 信号は、本 LSI の $\overline{\text{RES}}$ 端子に論理的に入力しないようにしてください。 $\overline{\text{WDTOVF}}$ 信号でシステム全体をリセットするときは、図 9.9 に示すような回路で行ってください。




図 9.9 $\overline{\text{WDTOVF}}$ 信号によるシステムリセット回路例

9.6.6 ウオッチドッグタイマモードでの内部リセット

ウォッチドッグタイマモード時に RSTE ビットを 0 にしておくと、TCNT がオーバフローしても本 LSI 内部をリセットしませんが、WDT の TCNT、TCSR はリセットされます。

9.6.7 ウオッチドッグタイマモードでのマニュアルリセット

ウォッチドッグタイマモードで TCNT のオーバフローにより、内部リセットしたとき、マニュアルリセット発生時のバスサイクル終了を待ってから、マニュアルリセット例外処理に移行します。

9.6.8 $\overline{\text{WDTOVF}}$ 端子の使用上の注意事項

$\overline{\text{WDTOVF}}$ 端子はプルダウンしないでください。もし、プルダウンが必要な場合は 1M 以上の抵抗値でプルダウンしてください。

9. ウオッチドッグタイマ (WDT)

10. シリアルコミュニケーションインターフェース (SCI)

本LSIは2チャネルの独立したシリアルコミュニケーションインターフェース (SCI : Serial Communication Interface)を備えています。SCIは、調歩同期式とクロック同期式の2方式のシリアル通信が可能です。調歩同期方式ではUniversal Asynchronous Receiver/Transmitter (UART)や、Asynchronous Communication Interface Adapter (ACIA)などの標準の調歩同期式通信用LSIとのシリアル通信ができます。また、調歩同期式モードでは複数のプロセッサ間のシリアル通信機能 (マルチプロセッサ通信機能)を備えています。

10.1 特長

- シリアルデータ通信フォーマットを、調歩同期式またはクロック同期式に設定可能
- 全二重通信が可能

独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。また、送信部と受信部はともにダブルバッファ構造になっていますので、連続送受信が可能です。

- 内蔵ボーレートジェネレータで任意のピットレートを選択可能
送受信クロックソースとして外部クロックの選択も可能です。
- LSBファースト / MSBファースト選択可能* (調歩同期式7ビットデータを除く)
- 割り込み要因 : 4種類
送信終了、送信データエンプティ、受信データフル、受信エラーの割り込み要因があります。
- モジュールスタンバイモードの設定可能

調歩同期式モード

- データ長 : 7ビット / 8ビット選択可能
- トップビット長 : 1ビット / 2ビット選択可能
- parity : 偶数parity / 奇数parity / parityなしから選択可能
- マルチプロセッサビット : 1または0
- 受信エラーの検出 : parityエラー、オーバランエラー、フレーミングエラー
- ブレークの検出 : フレーミングエラー発生時、RXD端子のレベルを直接リードすることでブレークを検出可能

クロック同期式モード

- データ長 : 8ビット
- 受信エラーの検出 : オーバランエラー

【注】 * 本章では、 LSB ファースト方式の例について説明しています。

10. シリアルコミュニケーションインターフェース (SCI)

図 10.1 に SCI のブロック図を示します。




図 10.1 SCI のブロック図

10.2 入出力端子

SCI には、表 10.1 の入出力端子があります。

表 10.1 端子構成

チャネル	端子名*	入出力	機能
2	SCK2	入出力	チャネル 2 のクロック入出力端子
	RxD2	入力	チャネル 2 の受信データ入力端子
	TxD2	出力	チャネル 2 の送信データ出力端子
3	SCK3	入出力	チャネル 3 のクロック入出力端子
	RxD3	入力	チャネル 3 の受信データ入力端子
	TxD3	出力	チャネル 3 の送信データ出力端子

【注】 * 本文中ではチャネルを省略し、それぞれ SCK、RxD、TxD と略称します。

10.3 レジスタの説明

SCI にはチャネルごとに以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 19 章 レジスター覧」を参照してください。

チャネル 2

- シリアルモードレジスタ_2 (SMR_2)
- ピットレートレジスタ_2 (BRR_2)
- シリアルコントロールレジスタ_2 (SCR_2)
- トランスマットデータレジスタ_2 (TDR_2)
- シリアルステータスレジスタ_2 (SSR_2)
- レシーブデータレジスタ_2 (RDR_2)
- シリアルディレクションコントロールレジスタ_2 (SDCR_2)

チャネル 3

- シリアルモードレジスタ_3 (SMR_3)
- ピットレートレジスタ_3 (BRR_3)
- シリアルコントロールレジスタ_3 (SCR_3)
- トランスマットデータレジスタ_3 (TDR_3)
- シリアルステータスレジスタ_3 (SSR_3)
- レシーブデータレジスタ_3 (RDR_3)
- シリアルディレクションコントロールレジスタ_3 (SDCR_3)

10.3.1 レシーブシフトレジスタ (RSR)

RSR は、RXD 端子から入力されたシリアルデータをパラレル変換するための、受信用シフトレジスタです。1 フレーム分のデータを受信すると、データは自動的に RDR へ転送されます。CPU から直接アクセスすることはできません。

10.3.2 レシーブデータレジスタ (RDR)

RDR は、受信データを格納するための 8 ビットのレジスタです。1 フレーム分のデータを受信すると、RSR から受信データがこのレジスタへ転送され、RSR は次のデータを受信可能となります。RSR と RDR はダブルバッファ構造になっているため、連続受信動作が可能です。RDR のリードは、SSR の RDRF が 1 にセットされていることを確認して、1 回だけ行ってください。RDR は CPU からライトできません。RDR の初期値は H'00 です。

10.3.3 トランスマットシフトレジスタ (TSR)

TSR は、シリアルデータを送信するためのシフトレジスタです。TDR にライトされた送信データは、TSR に転送され、TXD 端子に送出することでシリアルデータの送信を行います。CPU からは直接アクセスすることはできません。

10.3.4 トランスマットデータレジスタ (TDR)

TDR は送信データを格納するための 8 ビットのレジスタです。TSR に空きを検出すると、TDR にライトされた送信データは TSR に転送されて送信を開始します。TDR と TSR はダブルバッファ構造になっているため、連続送信動作が可能です。1 フレーム分のデータを送信したとき TDR につぎの送信データがライトされていれば、TSR へ転送して送信を継続します。TDR は CPU から常にリード / ライト可能ですが、シリアル送信を確実に行うため、TDR への送信データのライトは必ず、SSR の TDRE が 1 にセットされていることを確認して、1 回だけ行ってください。TDR の初期値は H'FF です。

10.3.5 シリアルモードレジスタ (SMR)

SMR は、通信フォーマットと内蔵ボーレートジェネレータのクロックソースを選択するためのレジスタです。

ビット	ビット名	初期値	R/W	説明
7	C/A	0	R/W	コミュニケーションモード 0 : 調歩同期式モードで動作します。 1 : クロック同期式モードで動作します。
6	CHR	0	R/W	キャラクタレンジス (調歩同期式モードのみ有効) 0 : データ長 8 ビットで送受信します。 1 : データ長 7 ビットで送受信します。 LSB ファースト固定となり、送信では TDR の MSB (ビット 7) は送信されません。 クロック同期式モードではデータ長は 8 ビット固定です。
5	PE	0	R/W	parity イネーブル (調歩同期式モードのみ有効) このビットが 1 のとき、送信時は parity ビットを付加し、受信時は parity チェックを行います。マルチプロセッサフォーマットでは、このビットの設定にかかわらず、parity ビットの付加、チェックは行いません。
4	O/E	0	R/W	parity モード (調歩同期式モードで PE = 1 のときのみ有効) 0 : 偶数 parity で送受信します。 1 : 奇数 parity で送受信します。
3	STOP	0	R/W	ストップビットレンジス (調歩同期式モードのみ有効) 送信時のストップビットの長さを選択します。 0 : 1 ストップビット 1 : 2 ストップビット 受信時は、このビットの設定にかかわらず、ストップビットの 1 ビット目のみチェックし、2 ビット目が 0 の場合は次の送信フレームのスタートビットとみなします。
2	MP	0	R/W	マルチプロセッサモード (調歩同期式モードのみ有効) このビットが 1 のとき、マルチプロセッサ通信機能がイネーブルになります。マルチプロセッサモードでは PE、O/E ビットの設定は無効です。
1 0	CKS1 CKS0	0 0	R/W R/W	クロックセレクト 1、0 内蔵ボーレートジェネレータのクロックソースを選択します。 00 : P クロック (n=0) 01 : P /8 クロック (n=1) 10 : P /32 クロック (n=2) 11 : P /128 クロック (n=3) このビットの設定値とボーレートの関係については、「10.3.9 ピットレートレジスタ (BRR)」を参照してください。n は設定値の 10 進表示で、「10.3.9 ピットレートレジスタ (BRR)」中の n の値を表します。

10.3.6 シリアルコントロールレジスタ (SCR)

SCR は、以下の送受信制御と割り込み制御、送受信クロックソースの選択を行うためのレジスタです。各割り込み要求については「10.7 割り込み要因」を参照してください。

ビット	ビット名	初期値	R/W	説明
7	TIE	0	R/W	トランスマットインタラプトイネーブル このビットを 1 にセットすると、TXI 割り込み要求がイネーブルになります。
6	RIE	0	R/W	レシーブインタラプトイネーブル このビットを 1 にセットすると、RXI および ERI 割り込み要求がイネーブルになります。
5	TE	0	R/W	トランスマットイネーブル このビットを 1 にセットすると、送信動作が可能になります。
4	RE	0	R/W	レシーブイネーブル このビットを 1 にセットすると、受信動作が可能になります。
3	MPIE	0	R/W	マルチプロセッサインタラプトイネーブル (調歩同期式モードで SMR の MP = 1 のとき有効) このビットを 1 にセットすると、マルチプロセッサビットが 0 の受信データは読みとばし、SSR の RDRF、FER、ORER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 のデータを受信すると、このビットは自動的にクリアされ通常の受信動作に戻ります。詳細は「10.5 マルチプロセッサ通信機能」を参照してください。
2	TEIE	0	R/W	トランスマットエンドインタラプトイネーブル このビットを 1 セットすると TEI 割り込み要求がイネーブルになります。
1 0	CKE1 CKE0	0 0	R/W	クロックイネーブル 1, 0 クロックソースおよび SCK 端子の機能を選択します。 調歩同期式の場合 00 : 内部クロック / SCK 端子は入力端子 (入力端子は無視) または出力端子 (出力レベルは不定) 01 : 内部クロック / SCK 端子はクロック出力 (ピットレートと同じ周波数のクロックを出力) 10 : 外部クロック / SCK 端子はクロック入力 (ピットレートの 16 倍の周波数のクロックを入力) 11 : 外部クロック / SCK 端子はクロック入力 (ピットレートの 16 倍の周波数のクロックを入力) クロック同期式の場合 00 : 内部クロック / SCK 端子は同期クロック出力 01 : 内部クロック / SCK 端子は同期クロック出力 10 : 外部クロック / SCK 端子は同期クロック入力 11 : 外部クロック / SCK 端子は同期クロック入力

10.3.7 シリアルステータスレジスタ (SSR)

SSR は SCI のステータスフラグと送受信マルチプロセッサビットで構成されます。TDRE、RDRF、ORER、PER、FER はクリアのみ可能です。

ビット	ビット名	初期値	R/W	説明
7	TDRE	1	R/(W)*	<p>トランスマットデータレジスタエンブティ TDR 内の送信データの有無を表示します。</p> <p>【セット条件】</p> <ul style="list-style-type: none"> (1) パワーオンリセット、およびソフトウェアスタンバイモード時 (2) SCR の TE が 0 のとき (3) TDR から TSR にデータが転送が行われ TDR にデータの書き込みが可能になったとき <p>【クリア条件】</p> <ul style="list-style-type: none"> (1) 1 の状態をリードしたあと、0 をライトしたとき
6	RDRF	0	R/(W)*	<p>レシーブデータレジスタフル RDR 内の受信データの有無を表示します。</p> <p>【セット条件】</p> <p>受信が正常終了し、RSR から RDR へ受信データが転送されたとき</p> <p>【クリア条件】</p> <ul style="list-style-type: none"> (1) パワーオンリセット、またはソフトウェアスタンバイモード時 (2) 1 の状態をリードしたあと、0 をライトしたとき <p>SCR の RE をクリアしても RDRF は影響を受けず状態を保持します。</p>
5	ORER	0	R/(W)*	<p>オーバランエラー 【セット条件】</p> <p>RDRF = 1 の状態で次のデータを受信したとき</p> <p>【クリア条件】</p> <ul style="list-style-type: none"> (1) パワーオンリセット、またはソフトウェアスタンバイモード時 (2) 1 の状態をリードしたあと、0 をライトしたとき <p>SCR の RE をクリアしても ORER は影響を受けず状態を保持します。</p>
4	FER	0	R/(W)*	<p>フレーミングエラー 【セット条件】</p> <p>ストップビットが 0 のとき 【クリア条件】</p> <ul style="list-style-type: none"> (1) パワーオンリセット、またはソフトウェアスタンバイモード時 (2) 1 の状態をリードしたあと、0 をライトしたとき <p>2 ストップのときも 1 ビット目のストップビットのみチェックします。 SCR の RE をクリアしても FER は影響を受けず状態を保持します。</p>

10. シリアルコミュニケーションインターフェース (SCI)

ビット	ビット名	初期値	R/W	説明
3	PER	0	R/(W)*	<p>パリティエラー 【セット条件】 受信中にパリティエラーを検出したとき 【クリア条件】 (1) パワーオンリセット、またはソフトウェアスタンバイモード時 (2) 1の状態をリードしたあと、0をライトしたとき SCR の RE をクリアしても PER は影響を受けず状態を保持します。</p>
2	TEND	1	R	<p>トランスマットエンド 【セット条件】 (1) パワーオンリセット、またはソフトウェアスタンバイモード時 (2) SCR の TE が 0 のとき (3) 送信キャラクタの最後尾ビットの送信時、TDRE が 1 のとき 【クリア条件】 (1) TDRE = 1 の状態をリードしたあと、TDRE フラグに 0 をライトしたとき</p>
1	MPB	0	R	マルチプロセッサビット 受信フレーム中のマルチプロセッサビットの値が格納されます。SCR の RE が 0 のときは変化しません。
0	MPBT	0	R/W	マルチプロセッサビットトランスマット 送信フレームに付加するマルチプロセッサビットの値を設定します。

【注】 * フラグをクリアするために 0 のみ書き込むことができます。

10.3.8 シリアルディレクションコントロールレジスタ (SDCR)

SDCR は、DIR ビットにより、LSB ファースト / MSB ファーストの選択を行います。シリアル通信モードによらず、8 ビット長の場合 LSB ファースト / MSB ファーストの選択が可能です。7 ビット長の場合 LSB ファーストを選択し、MSB ファーストの選択は行わないでください。本章の説明では、LSB ファーストの場合について説明しています。

ビット	ビット名	初期値	R/W	説明
7~4		すべて 1	R	リザーブビット 書き込む値は常に 1にしてください。0を書き込んだ場合、動作の保証はできません。
3	DIR	0	R/W	データransファディレクション シリアル / パラレル変換フォーマットを選択します。送信 / 受信フォーマットが 8 ビットの場合に有効です。 0 : TDR の内容を LSB ファーストで送信 受信データを LSB ファーストとして RDR に格納 1 : TDR の内容を MSB ファーストで送信 受信データを MSB ファーストで RDR に格納
2		0	R	リザーブビット 書き込む値は常に 0にしてください。1を書き込んだ場合、動作の保証はできません。
1		1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込みは無効です。
0		0	R	リザーブビット 書き込む値は常に 0にしてください。1を書き込んだ場合、動作の保証はできません。

10.3.9 ビットレートレジスタ (BRR)

BRR はビットレートを調整するための 8 ビットのレジスタです。SCI はチャネルごとにボーレートジェネレータが独立しているため、異なるビットレートを設定できます。調歩同期式モード、クロック同期式モードにおける BRR の設定値 N と実効ビットレート B_0 の関係を表 10.2 に示します。BRR の初期値は H'FF で、CPU から常にリード / ライト可能です。

表 10.2 BRR の設定値 N と実効ビットレート B_0 の関係

モード	ビットレート	誤差
調歩同期式 (n = 0)	$B_0 = \frac{P \times 10^6}{32 \times 2^{2n} \times (N+1)}$	誤差 (%) = $(\frac{B_0}{B_1} - 1) \times 100$
調歩同期式 (n = 1 ~ 3)	$B_0 = \frac{P \times 10^6}{32 \times 2^{2n+1} \times (N+1)}$	誤差 (%) = $(\frac{B_0}{B_1} - 1) \times 100$
クロック同期式 (n = 0)	$B_0 = \frac{P \times 10^6}{4 \times 2^{2n} \times (N+1)}$	
クロック同期式 (n = 1 ~ 3)	$B_0 = \frac{P \times 10^6}{4 \times 2^{2n+1} \times (N+1)}$	

【注】 B_0 : 実効ビットレート (bit/s) レジスタ設定により決まる実際の転送速度

B_1 : 論理ビットレート (bit/s) システム目標仕様の転送速度

N : ボーレートジェネレータの BRR の設定値 (0 ~ N ~ 255)

P : 周辺クロック動作周波数 (MHz)

n : 下表のとおり、SMR の設定値によって決まります。

SMR の設定値		n
CKS1	CKS0	
0	0	0
0	1	1
1	0	2
1	1	3

通常の調歩同期式モードにおける BRR の値 N の設定例を表 10.3 に、各動作周波数における設定可能な最大ビットレートを表 10.4 に示します。また、クロック同期式モードにおける BRR の値 N の設定例を表 10.6 に示します。詳細は「10.4.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン」を参照してください。また、表 10.5、表 10.7 に外部クロック入力時の最大ビットレートを示します。

表 10.3 ピットレートに対する BRR の設定例 (調歩同期式モード) (1)

論理 ピット レート (bit/s)	動作周波数 P (MHz)														
	4			6			8			10			12		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	140	0.74	1	212	0.03	2	70	0.03	2	88	- 0.25	2	106	- 0.44
150	1	103	0.16	1	155	0.16	2	51	0.16	2	64	0.16	2	77	0.16
300	1	51	0.16	1	77	0.16	2	25	0.16	1	129	0.16	2	38	0.16
600	1	25	0.16	1	38	0.16	2	12	0.16	1	64	0.16	1	77	0.16
1200	1	12	0.16	0	155	0.16	1	25	0.16	1	32	- 1.36	1	38	0.16
2400	0	51	0.16	0	77	0.16	1	12	0.16	0	129	0.16	0	155	0.16
4800	0	25	0.16	0	38	0.16	0	51	0.16	0	64	0.16	0	77	0.16
9600	0	12	0.16	0	19	- 2.34	0	25	0.16	0	32	- 1.36	0	38	0.16
14400	0	8	- 3.55	0	12	0.16	0	16	2.12	0	21	- 1.36	0	25	0.16
19200	0	6	- 6.99	0	9	- 2.34	0	12	0.16	0	15	1.73	0	19	- 2.34
28800	0	3	8.51	0	6	- 6.99	0	8	- 3.55	0	10	- 1.36	0	12	0.16
31250	0	3	0.00	0	5	0.00	0	7	0.00	0	9	0.00	0	11	0.00
38400	0	2	8.51	0	4	- 2.34	0	6	- 6.99	0	7	1.73	0	9	- 2.34

表 10.3 ピットレートに対する BRR の設定例 (調歩同期式モード) (2)

論理 ピット レート (bit/s)	動作周波数 P (MHz)														
	14			16			18			20			22		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	123	0.23	2	141	0.03	2	159	- 0.12	2	177	- 0.25	2	194	0.16
150	2	90	0.16	2	103	0.16	2	116	0.16	2	129	0.16	2	142	0.16
300	2	45	- 0.93	2	51	0.16	2	58	- 0.69	2	64	0.16	2	71	- 0.54
600	2	22	- 0.93	1	103	0.16	1	116	0.16	1	129	0.16	1	142	0.16
1200	1	45	- 0.93	1	51	0.16	1	58	- 0.69	1	64	0.16	1	71	- 0.54
2400	1	22	- 0.93	0	207	0.16	0	233	0.16	1	32	- 1.36	1	35	- 0.54
4800	0	90	0.16	0	103	0.16	0	116	0.16	0	129	0.16	0	142	0.16
9600	0	45	- 0.93	0	51	0.16	0	58	- 0.69	0	64	0.16	0	71	- 0.54
14400	0	29	1.27	0	34	- 0.79	0	38	0.16	0	42	0.94	0	47	- 0.54
19200	0	22	- 0.93	0	25	0.16	0	28	1.02	0	32	- 1.36	0	35	- 0.54
28800	0	14	1.27	0	16	2.12	0	19	- 2.34	0	21	- 1.36	0	23	- 0.54
31250	0	13	0.00	0	15	0.00	0	17	0.00	0	19	0.00	0	21	0.00
38400	0	10	3.57	0	12	0.16	0	14	- 2.34	0	15	1.73	0	17	- 0.54

10. シリアルコミュニケーションインターフェース (SCI)

表 10.3 ピットレートに対する BRR の設定例 (調歩同期式モード) (3)

論理 ピット レート (bit/s)	動作周波数 P (MHz)														
	24			25			26			28			30		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	212	0.03	2	221	- 0.02	2	230	- 0.08	2	248	- 0.17	3	66	- 0.62
150	2	155	0.16	2	162	- 0.15	2	168	0.16	2	181	0.16	2	194	0.16
300	2	77	0.16	2	80	0.47	2	84	- 0.43	2	90	0.16	2	97	- 0.35
600	1	155	0.16	1	162	- 0.15	1	168	0.16	1	181	0.16	2	48	- 0.35
1200	1	77	0.16	1	80	0.47	1	84	- 0.43	1	90	0.16	1	97	- 0.35
2400	1	38	0.16	1	40	- 0.76	1	41	0.76	1	45	- 0.93	1	48	- 0.35
4800	0	155	0.16	0	162	- 0.15	0	168	0.16	0	181	0.16	0	194	0.16
9600	0	77	0.16	0	80	0.47	0	84	- 0.43	0	90	0.16	0	97	- 0.35
14400	0	51	0.16	0	53	0.47	0	55	0.76	0	60	- 0.39	0	64	0.16
19200	0	38	0.16	0	40	- 0.76	0	41	0.76	0	45	- 0.93	0	48	- 0.35
28800	0	25	0.16	0	26	0.47	0	27	0.76	0	29	1.27	0	32	- 1.36
31250	0	23	0.00	0	24	0.00	0	25	0.00	0	27	0.00	0	29	0.00
38400	0	19	- 2.34	0	19	1.73	0	20	0.76	0	22	- 0.93	0	23	1.73

表 10.3 ピットレートに対する BRR の設定例 (調歩同期式モード) (4)

論理 ピット レート (bit/s)	動作周波数 P (MHz)														
	32			34			36			38			40		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	3	70	0.03	3	74	0.62	3	79	- 0.12	3	83	0.40	3	88	- 0.25
150	2	207	0.16	2	220	0.16	2	233	0.16	2	246	0.16	3	64	0.16
300	2	103	0.16	2	110	- 0.29	2	116	0.16	2	123	- 0.24	2	129	0.16
600	2	51	0.16	2	54	0.62	2	58	- 0.69	2	61	- 0.24	2	64	0.16
1200	1	103	0.16	1	110	- 0.29	1	116	0.16	1	123	- 0.24	1	129	0.16
2400	1	51	0.16	1	51	6.42	1	58	- 0.69	1	61	- 0.24	1	64	0.16
4800	0	207	0.16	0	220	0.16	0	234	- 0.27	0	246	0.16	1	32	- 1.36
9600	0	103	0.16	0	110	- 0.29	0	116	0.16	0	123	- 0.24	0	129	0.16
14400	0	68	0.64	0	73	- 0.29	0	77	0.16	0	81	0.57	0	86	- 0.22
19200	0	51	0.16	0	54	0.62	0	58	- 0.69	0	61	- 0.24	0	64	0.16
28800	0	34	- 0.79	0	36	- 0.29	0	38	0.16	0	40	0.57	0	42	0.94
31250	0	31	0.00	0	33	0.00	0	35	0.00	0	37	0.00	0	39	0.00
38400	0	25	0.16	0	27	- 1.18	0	28	1.02	0	30	- 0.24	0	32	- 1.36

表 10.4 ポーレートジェネレータを使用する場合の各周波数における最大ピットレート (調歩同期式モード)

P (MHz)	n	N	最大ピットレート (bit/s)
4	0	0	125000
8	0	0	250000
10	0	0	312500
12	0	0	375000
14	0	0	437500
16	0	0	500000
18	0	0	562500
20	0	0	625000
22	0	0	687500
24	0	0	750000
25	0	0	781250
26	0	0	812500
28	0	0	875000
30	0	0	937500
32	0	0	1000000
34	0	0	1062500
36	0	0	1125000
38	0	0	1187500
40	0	0	1250000

表 10.5 外部クロック入力時の最大ピットレート (調歩同期式モード)

P (MHz)	外部クロック (MHz)	最大ピットレート (bit/s)
4	1.0000	62500
6	1.5000	93750
8	2.0000	125000
10	2.5000	156250
12	3.0000	187500
14	3.5000	218750
16	4.0000	250000
18	4.5000	281250
20	5.0000	312500
22	5.5000	343750
24	6.0000	375000
25	6.2500	390625
26	6.5000	406250
28	7.0000	437500
30	7.5000	468750
32	8.0000	500000
34	8.5000	531250
36	9.0000	562500
38	9.5000	593750
40	10.0000	625000

表 10.6 ピットレートに対する BRR の設定例 (クロック同期式モード) (1)

論理 ピットレート (bit/s)	動作周波数 P (MHz)									
	4		6		8		10		12	
	n	N	n	N	n	N	n	N	n	N
250	2	124	2	187	2	249	3	77	3	93
500	1	249	2	93	2	124	2	155	2	187
1000	1	124	1	187	1	249	2	77	2	93
2500	1	49	1	74	1	99	1	124	1	149
5000	1	24	-	-	1	49	1	61	1	74
10000	0	99	0	149	1	24	0	249	-	-
25000	0	39	0	59	1	9	0	99	1	14
50000	0	19	0	29	1	4	0	49	0	59
100000	0	9	0	14	0	19	0	24	0	29
250000	0	3	0	5	0	7	0	9	0	11
500000	0	1	0	2	0	3	0	4	0	5
1000000	0	0*	-	-	0	1	-	-	0	2
2500000	-	-	-	-	-	-	0	0*	-	-
5000000	-	-	-	-	-	-	-	-	-	-

表 10.6 ピットレートに対する BRR の設定例 (クロック同期式モード) (2)

論理 ピットレート (bit/s)	動作周波数 P (MHz)									
	14		16		18		20		22	
	n	N	n	N	n	N	n	N	n	N
250	3	108	3	124	3	140	3	155	3	171
500	2	218	2	249	3	69	3	77	3	85
1000	2	108	2	124	2	140	2	155	3	42
2500	1	174	2	49	1	224	1	249	2	68
5000	1	86	2	24	1	112	1	124	1	137
10000	1	43	1	49	1	55	1	62	1	68
25000	0	139	1	19	0	179	1	24	0	219
50000	0	69	1	9	0	89	0	99	0	109
100000	0	34	1	4	0	44	0	49	0	54
250000	0	13	1	1	0	17	0	19	0	21
500000	0	6	1	0	0	8	0	9	0	10
1000000	-	-	0	3	-	-	0	4	-	-
2500000	-	-	-	-	-	-	0	1	-	-
5000000	-	-	-	-	-	-	0	0*	-	-

10. シリアルコミュニケーションインターフェース (SCI)

表 10.6 ピットレートに対する BRR の設定例 (クロック同期式モード) (3)

論理 ピットレート (bit/s)	動作周波数 P (MHz)									
	24		25		26		28		30	
	n	N	n	N	n	N	n	N	n	N
250	3	187	3	194	3	202	3	218	3	233
500	3	93	3	97	3	101	3	108	3	116
1000	2	187	2	194	2	202	2	218	2	233
2500	2	74	2	77	2	80	2	86	2	93
5000	1	149	1	155	1	162	1	174	1	187
10000	1	74	1	77	1	80	1	86	1	93
25000	1	29	0	249	-	-	1	34	-	-
50000	1	14	0	124	0	129	0	139	0	149
100000	0	59	0	62	0	64	0	69	0	74
250000	0	23	0	24	0	25	0	27	0	29
500000	0	11	-	-	0	12	0	13	0	14
1000000	0	5	-	-	-	-	0	6	-	-
2500000	-	-	-	-	-	-	-	-	0	2
5000000	-	-	-	-	-	-	-	-	-	-

表 10.6 ピットレートに対する BRR の設定例 (クロック同期式モード) (4)

論理 ピットレート (bit/s)	動作周波数 P (MHz)									
	32		34		36		38		40	
	n	N	n	N	n	N	n	N	n	N
250	3	249	-	-	-	-	-	-	-	-
500	3	124	3	132	3	140	3	147	3	155
1000	2	249	3	65	3	69	3	73	3	77
2500	2	99	2	105	2	112	2	118	2	124
5000	2	49	1	212	1	224	1	237	1	249
10000	2	24	1	105	1	112	1	118	1	124
25000	2	9	-	-	1	44	-	-	1	49
50000	2	4	0	169	0	179	0	189	1	24
100000	1	9	0	84	0	89	0	94	0	99
250000	1	3	0	33	0	35	0	37	0	39
500000	1	1	0	16	0	17	0	18	0	19
1000000	1	0	-	-	0	8	-	-	0	9
2500000	-	-	-	-	-	-	-	-	0	3
5000000	-	-	-	-	-	-	-	-	0	1

【記号説明】

- : 設定可能ですが誤差がでます。
- * : 連続送信 / 連続受信はできません。

【注】 誤差は、なるべく 1%以内になるように設定してください。

表 10.7 外部クロック入力時の最大ビットレート (クロック同期式モード)

P (MHz)	外部クロック (MHz)	最大ビットレート (bit/s)
4	0.6667	6666666.7
6	1.0000	1000000.0
8	1.3333	1333333.3
10	1.6667	1666666.7
12	2.0000	2000000.0
14	2.3333	2333333.3
16	2.6667	2666666.7
18	3.0000	3000000.0
20	3.3333	3333333.3
22	3.6667	3666666.7
24	4.0000	4000000.0
25	4.1667	4166666.7
26	4.3333	4333333.3
28	4.6667	4666666.7
30	5.0000	5000000.0
32	5.3333	5333333.3
34	5.6667	5666666.7
36	6.0000	6000000.0
38	6.3333	6333333.3
40	6.6667	6666666.7

10.4 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なフォーマットを図 10.2 に示します。1 フレームは、スタートビット (Low レベル) から始まり、送受信データ、パリティビット、トップビット (High レベル) の順で構成されます。調歩同期式シリアル通信では、通信回線は通常マーク状態 (High レベル) に保たれています。SCI は通信回線を監視し、スペース (Low レベル) を検出するとスタートビットとみなしてシリアル通信を開始します。SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部がともにダブルバッファ構造になっていますので、送信および受信中にデータのリード / ライトができ、連続送受信が可能です。




図 10.2 調歩同期式通信のデータフォーマット (8 ビットデータ / パリティあり / 2 ストップビットの例)

10.4.1 送受信フォーマット

調歩同期式モードで設定できる送受信フォーマットを、表 10.8 に示します。フォーマットは 12 種類あり、SMR の選定により選択できます。マルチプロセッサビットについては「10.5 マルチプロセッサ通信機能」を参照してください。

表 10.8 シリアル送信 / 受信フォーマット（調歩同期式モード）

SMRの設定				シリアル送信 / 受信フォーマットとフレーム長											
CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12
0	0	0	0	S	8ビットデータ								STOP		
0	0	0	1	S	8ビットデータ								STOP	STOP	
0	1	0	0	S	8ビットデータ								P	STOP	
0	1	0	1	S	8ビットデータ								P	STOP	STOP
1	0	0	0	S	7ビットデータ								STOP		
1	0	0	1	S	7ビットデータ								STOP	STOP	
1	1	0	0	S	7ビットデータ								P	STOP	
1	1	0	1	S	7ビットデータ								P	STOP	STOP
0	X	1	0	S	8ビットデータ								MPB	STOP	
0	X	1	1	S	8ビットデータ								MPB	STOP	STOP
1	X	1	0	S	7ビットデータ								MPB	STOP	
1	X	1	1	S	7ビットデータ								MPB	STOP	STOP

【記号説明】

S : スタートビット

STOP : ストップビット

P : パリティビット

MPB : マルチプロセッサビット

X : Don't care

10.4.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCIはピットレートの16倍の周波数の基本クロックで動作します。受信時は、スタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、図10.3に示すように、受信データを基本クロックの8ケ目の立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。したがって、調歩同期式モードでの受信マージンは、式(1)のように表すことができます。

$$M = \{ (0.5 - \frac{1}{2N}) - \frac{(D - 0.5)}{N} - (L - 0.5)F \} \times 100 \quad [\%] \quad \cdots \text{式(1)}$$

M : 受信マージン (%)

N : クロックに対するピットレートの比 (N=16)

D : クロックのデューティ (D=0~1.0)

L : フレーム長 (L=9~12)

F : クロック周波数の偏差の絶対値

式(1)で、F(クロック周波数の偏差の絶対値)=0、D(クロックのデューティ)=0.5とすると、

$$M = \{ (0.5 - 1 / (2 \times 16)) \} \times 100 \quad [\%] = 46.875\%$$

となります。ただし、この値はあくまでも計算上の値ですので、システム設計の際には20~30%の余裕を持たせてください。




図 10.3 調歩同期式モードの受信データサンプリングタイミング

10.4.3 クロック

SCI の送受信クロックは、SMR の C/A ビットと SCR の CKE1、CKE0 ビットの設定により、内蔵ボーレートジェネレータの生成する内部クロック、または SCK 端子から入力される外部クロックのいずれかを選択できます。外部クロックを使用する場合は、SCK 端子にビットレートの 16 倍の周波数のクロックを入力してください。

内部クロックで動作させるとときは SCK 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、送信時の位相は図 10.4 に示すように送信データの中央でクロックが立ち上がりります。

動作中にクロックは止めないでください。




図 10.4 出力クロックと送信データの位相関係（調歩同期式モード）

10.4.4 SCI の初期化 (調歩同期式)

データの送受信前に、SCR の TE、RE ビットをクリアしたあと、図 10.5 のフローチャートの例に従って初期化してください。動作モードの変更、通信フォーマットの変更などの場合も必ず、TE ビットおよび RE ビットを 0 にクリアしてから変更を行ってください。TE を 0 にクリアすると、TDRE は 1 にセットされますが、RE を 0 にクリアしても、RDRF、PER、FER、ORER の各フラグ、および RDR は初期化されませんので注意してください。調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。




図 10.5 SCI の初期化フローチャートの例

10.4.5 データ送信（調歩同期式）

図 10.6 に調歩同期式モードの送信時の動作例を示します。データ送信時、SCI は以下のように動作します。

1. SCI は SSR の TDRE を監視し、クリアされると TDR にデータが書き込まれたと認識して、TDR から TSR にデータを転送します。
2. TDR から TSR にデータを転送すると、TDRE を 1 にセットして送信を開始します。このとき、SCR の TIE が 1 にセットされていると TXI 割り込み要求を発生します。この TXI 割り込みルーチンで、前に転送したデータの送信が終了するまでに TDR に次の送信データを書き込むことで、連続送信が可能です。
3. TxD 端子からスタートビット、送信データ、パリティビットまたはマルチプロセッサビット（フォーマットによってはあります）、ストップビットの順に送り出します。
4. ストップビットを送り出すタイミングで TDRE をチェックします。
5. TDRE が 0 であると次の送信データを TDR から TSR にデータを転送し、ストップビット送出後、次のフレームの送信を開始します。
6. TDRE が 1 であると SSR の TEND を 1 をセットし、ストップビット送出後、1 を出力してマーク状態になります。このとき SCR の TEIE が 1 にセットされていると TEI を発生します。

図 10.7 にデータ送信のフローチャートの例を示します。




図 10.6 調歩同期式モードの送信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)

10. シリアルコミュニケーションインターフェース (SCI)




図 10.7 シリアル送信のフローチャートの例

10.4.6 シリアルデータ受信（調歩同期式）

図 10.8 に調歩同期式モードの受信時の動作例を示します。データ受信時、SCI は以下のように動作します。

1. 通信回線を監視し、スタートビットを検出すると内部を同期化して受信データをRSRに取り込み、パリティビットとストップビットをチェックします。
2. オーバランエラーが発生したとき（SSRのRDRFが1にセットされたまま次のデータを受信完了したとき）はSSRのOERをセットします。このときSCRのRIEが1にセットされているとERI割り込み要求を発生します。受信データはRDRに転送しません。RDRFは1にセットされた状態を保持します。
3. パリティエラーを検出した場合はSSRのPERをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされていると、ERI割り込み要求を発生します。
4. フレーミングエラー（ストップビットが0のとき）を検出した場合はSSRのFERをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされていると、ERI割り込み要求を発生します。
5. 正常に受信したときはSSR のRDRFをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされていると、RXI割り込み要求を発生します。このRXI割り込み処理ルーチンでRDRに転送された受信データを次のデータ受信完了までにリードすることで、連続受信が可能です。




図 10.8 SCI の受信時の動作例 (8 ビットデータ / パリティあり / 1 ストップビットの例)

受信エラーを検出した場合の、SSR の各ステータスフラグの状態と受信データの処理を表 10.9 に示します。受信エラーを検出すると、RDRF はデータを受信する前の状態を保ちます。受信エラーフラグがセットされた状態では以後の受信動作ができません。したがって、受信を継続する前に必ず OER、FER、PER、および RDRF を 0 にクリアしてください。図 10.9 にデータ受信のためのフローチャートの例を示します。

10. シリアルコミュニケーションインターフェース (SCI)

表 10.9 SSR のステータスフラグの状態と受信データの処理

SSR のステータスフラグ				受信データ	受信エラーの状態
RDRF*	OER	FER	PER		
1	1	0	0	消失	オーバランエラー
0	0	1	0	RDR へ転送	フレーミングエラー
0	0	0	1	RDR へ転送	パリティエラー
1	1	1	0	消失	オーバランエラー + フレーミングエラー
1	1	0	1	消失	オーバランエラー + パリティエラー
0	0	1	1	RDR へ転送	フレーミングエラー + パリティエラー
1	1	1	1	消失	オーバランエラー + フレーミングエラー + パリティエラー

【注】 * RDRF は、データ受信前の状態を保持します。




図 10.9 シリアル受信データフローチャートの例 (1)




図 10.9 シリアル受信データフローチャートの例 (2)

10.5 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により、複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では、受信局におのおの固有の ID コードを割り付けます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと、指定された受信局に対するデータ送信サイクルで構成されます。ID 送信サイクルとデータ送信サイクルの区別は、マルチプロセッサビットで行います。マルチプロセッサビットが 1 のとき ID 送信サイクル、0 のときデータ送信サイクルとなります。図 10.10 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット 1 を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット 0 を付加した通信データを送信します。受信局は、マルチプロセッサビットが 1 の通信データを受信すると、自局の ID と比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は、ふたたびマルチプロセッサビットが 1 の通信データを受信するまで、通信データを読み飛ばします。

SCI はこの機能をサポートするため、SCR に MPIE ビットが設けてあります。MPIE を 1 にセットすると、マルチプロセッサビットが 1 のデータを受け取るまで RSR から RDR への受信データの転送、および受信エラーの検出と SSR の RDRF, FER, OER の各ステータスフラグのセットを禁止します。マルチプロセッサビットが 1 の受信キャラクタを受け取ると、SSR の MPBR が 1 にセットされるとともに MPIE が自動的にクリアされて、通常の受信動作に戻ります。このとき SCR の RIE がセットされていると、RXI 割り込みを発生します。

マルチプロセッサフォーマットを指定した場合は、バリティビットの指定は無効です。それ以外は通常の調歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも、通常の調歩同期式モードと同一です。




図 10.10 マルチプロセッサフォーマットを使用した通信例 (受信局 A へのデータ H'AA の送信の例)

10.5.1 マルチプロセッサシリアルデータ送信

図 10.11 にマルチプロセッサデータ処理のフローチャートの例を示します。ID 送信サイクルでは、SSR の MPBT を 1 にセットして送信してください。データ送信サイクルでは、SSR の MPBT を 0 にクリアして送信してください。その他の動作は調歩同期式モードの動作と同じです。




図 10.11 マルチプロセッサシリアル送信のフローチャートの例

10.5.2 マルチプロセッサシリアルデータ受信

図 10.13 にマルチプロセッサデータ受信のフローチャートの例を示します。SCR の MPIE を 1 にセットすると、マルチプロセッサビットが 1 の通信データを受信するまで、通信データを読み飛ばします。マルチプロセッサビットが 1 の通信データを受信すると、受信データを RDR に転送します。このとき RXI 割り込み要求を発生します。その他の動作は調歩同期式モードの動作と同じです。図 10.12 に受信時の動作例を示します。




図 10.12 SCI の受信時の動作例 (8 ビットデータ / マルチプロセッサビットあり / 1 ストップビットの例)




図 10.13 マルチプロセッサシリアル受信のフローチャートの例 (1)




図 10.13 マルチプロセッサシリアル受信のフローチャートの例 (2)

10.6 クロック同期式モードの動作

クロック同期式通信の通信データのフォーマットを図 10.14 に示します。クロック同期式モードでは、クロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは、8 ビットデータで構成されます。SCI は、データ送信時、同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は、同期クロックの立ち上がりに同期してデータを取り込みます。8 ビット出力後の通信回線は、最終ビット出力状態を保ちます。クロック同期式モードでは、parity ビットやマルチプロセッサビットの付加はできません。SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信を行うことができます。送信部 / 受信部はともにダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。




図 10.14 クロック同期式通信のデータフォーマット (LSB ファーストの場合)

10.6.1 クロック

SCR の CKE1、CKE0 の設定により、内蔵ボーレートジェネレータが生成する内部クロック、または SCK 端子から入力される外部同期クロックを選択できます。内部クロックで動作させるときは、SCK 端子から同期クロックが出力されます。同期クロックは 1 キャラクタの送受信で 8 パルス出力され、送信および受信を行わないときは High レベルに固定されます。ただし、受信のみの動作のときは、オーバランエラーが発生するか、RE ビットを 0 にクリアするまで同期クロックは出力されます。1 キャラクタ単位の受信動作を行いたいときは、クロックソースは外部クロックを選択してください。

10.6.2 SCI の初期化 (クロック同期式)

データの送受信前に、SCR の TE、RE ビットをクリアしたあと、図 10.15 のフローチャートの例に従って初期化してください。動作モードの変更、通信フォーマットの変更などの場合も必ず、TE ビットおよび RE ビットを 0 にクリアしてから変更を行ってください。TE を 0 にクリアすると、TDRE は 1 にセットされますが、RE を 0 にクリアしても、RDRF、PER、FER、OER の各フラグ、および RDR は初期化されませんので注意してください。




図 10.15 SCI の初期化フローチャートの例

10.6.3 シリアルデータ送信（クロック同期式）

図 10.16 にクロック同期式モードの送信時の動作例を示します。データ送信時、SCI は以下のように動作します。

1. SCIはSSRのTDREを監視し、クリアされるとTDRにデータが書き込まれたと認識して、TDRからTSRにデータを転送します。
2. TDRからTSRにデータを転送すると、TDREを1にセットして送信を開始します。このとき、SCRのTIEが1にセットされているとTXI割り込み要求を発生します。このTXI割り込みルーチンで、前に転送したデータの送信が終了するまでにTDRに次の送信データを書き込むことで、連続送信が可能です。
3. クロック出力モードに設定したときには出力クロックに同期して、外部クロックに設定したときには入力クロックに同期して、TxD端子から8ビットのデータを出力します。
4. 最終ビットを送り出すタイミングでTDREをチェックします。
5. TDREが0であると、次の送信データをTDRからTSRにデータを転送し、次のフレームの送信を開始します。
6. TDREが1であると、SSRのTENDに1をセットし、最終ビット出力状態を保持します。このときSCRのTEIEが1にセットされているとTEIを発生します。SCK端子はHighレベルに固定されます。

図 10.17 にデータ送信のフローチャートの例を示します。受信エラーフラグ (ORER、FER、PER) が 1 にセットされた状態では、TDRE をクリアしても送信を開始しません。送信開始の前に、必ず受信エラーフラグを 0 にクリアしておいてください。また、受信エラーフラグは RE ビットをクリアしただけではクリアされませんので注意してください。




図 10.16 クロック同期式モードの送信時の動作例




図 10.17 シリアル送信のフローチャートの例

10.6.4 シリアルデータ受信（クロック同期式）

図 10.18 にクロック同期式モードの受信時の動作例を示します。データ受信時、SCI は以下のように動作します。

1. SCIは同期クロックの入力または、出力に同期して内部を初期化して受信を開始し、受信データをRSRに取り込みます。
2. オーバランエラーが発生したとき（SSRのRDRFが1にセットされたまま次のデータを受信完了したとき）は SSRのORERをセットします。このときSCRのRIEが1にセットされていると、ERI割り込み要求を発生します。受信データはRDRに転送しません。RDRFは1にセットされた状態を保持します。
3. 正常に受信したときはSSRのRDRFをセットし、受信データをRDRに転送します。このときSCRのRIEが1にセットされていると、RXI割り込み要求を発生します。このRXI割り込み処理ルーチンでRDRに転送された受信データを次のデータ受信完了までにリードすることで、連続受信が可能です。




図 10.18 SCI の受信時の動作例

受信エラーフラグがセットされた状態では、以後の送受信動作ができません。したがって、受信を継続する前に必ず ORER、FER、PER、および RDRF を 0 にクリアしてください。図 10.19 にデータ受信のためのフローチャートの例を示します。




図 10.19 シリアルデータ受信フローチャートの例

10.6.5 シリアルデータ送受信同時動作（クロック同期式）

図10.20にデータ送受信同時動作のフローチャートの例を示します。データ送受信同時動作はSCIの初期化後、以下の手順に従って行ってください。送信から同時送受信へ切り替えるときには、SCIが送信終了状態であること、TDREおよびTENDが1にセットされていることを確認したあと、TEを0にクリアしてからTEおよびREを1命令で同時に1にセットしてください。受信から同時送受信へ切り替えるときには、SCIが受信完了状態であることを確認し、REを0にクリアしてからRDRFおよびエラーフラグ(ORER、FER、PER)が0にクリアされていることを確認したあと、TEおよびREを1命令で同時に1にセットしてください。




図 10.20 シリアル送受信同時動作のフローチャートの例

10.7 割り込み要因

10.7.1 通常のシリアルコミュニケーションインターフェースモードにおける割り込み

表 10.10 にシリアルコミュニケーションインターフェースモードにおける割り込み要因を示します。各割り込み要因には異なる割り込みベクタが割り当てられており、SCR のイネーブルビットにより独立にイネーブルすることができます。

SSR の TDRE フラグが 1 にセットされると、TXI 割り込み要求が発生します。また、SSR の TEND フラグが 1 にセットされると、TEI 割り込み要求が発生します。

SSR の RDRF フラグが 1 にセットされると、RXI 割り込み要求が発生します。SSR の ORER、PER、FER フラグのいずれかが 1 にセットされると、ERI 割り込み要求が発生します。

TEI 割り込みは、TEIE ビットが 1 にセットされた状態で TEND フラグが 1 にセットされたとき発生します。TEI 割り込みと TXI 割り込みが同時に発生している状態では、TXI 割り込みが先に受け付けられ、TXI 割り込みルーチンで TDRE フラグと TEND フラグを同時にクリアする場合は、TEI 割り込みルーチンへ分岐できなくなりますので注意してください。

表 10.10 SCI 割り込み要因

チャネル	名称	割り込み要因	割り込みフラグ
2	ERI_2	受信エラー	ORER、FER、PER
	RXI_2	受信データフル	RDRF
	TXI_2	送信データエンプティ	TDRE
	TEI_2	送信終了	TEND
3	ERI_3	受信エラー	ORER、FER、PER
	RXI_3	受信データフル	RDRF
	TXI_3	送信データエンプティ	TDRE
	TEI_3	送信終了	TEND

10.8 使用上の注意事項

10.8.1 TDRへの書き込みとTDREフラグの関係について

シリアルステータスレジスタ (SSR) の TDRE ビットは、トランスマットデータレジスタ (TDR) からトランスマットシフトレジスタ (TSR) に送信データの転送が行われたことを示すステータスフラグです。SCI が TDR から TSR にデータを転送すると、TDRE ビットが 1 にセットされます。

TDR へのデータの書き込みは、TDRE ビットの状態にかかわらず行うことができます。

しかし、TDRE ビットが 0 の状態で新しいデータを TDR に書き込むと、TDR に格納されていたデータは、まだ TSR に転送されていないため、失われてしまいます。したがって TDR への送信データの書き込みは、必ず TDRE ビットが 1 にセットされていることを確認してから行ってください。

10.8.2 モジュールスタンバイモードの設定

モジュールスタンバイコントロールレジスタにより、SCI の動作禁止 / 許可を設定することができます。初期値では、SCI の動作は停止します。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 18 章 低消費電力状態」を参照してください。

10.8.3 ブレークの検出と処理について（調歩同期式モードのみ）

フレーミングエラー検出時に、RxD 端子の値を直接リードすることでブレークを検出できます。ブレークでは RxD 端子からの入力がすべて 0 になりますので、FER がセットされ、また PER もセットされる可能性があります。SCI は、ブレークを受信したあとも受信動作を続けます。したがって FER を 0 にクリアしても、ふたたび FER が 1 にセットされますので注意してください。

10.8.4 ブレークの送り出し（調歩同期式モードのみ）

TxD 端子は、I/O ポートのデータレジスタ (DR) とピンファンクションコントローラ (PFC) のポート IO レジスタ (IOR) により、入出力方向とレベルが決まる汎用入出力端子になります。これを利用してブレークの送り出しができます。

PFC の設定を行うまでは、マーク状態を DR の値で代替します。このため、最初は 1 を出力する出力ポートに設定しておきます。

シリアル送信時にブレークを送り出したいときは、DR を 0 にクリアしたあと、PFC で TxD 端子を出力ポートに設定します。

TE ビットを 0 にクリアすると、現在の送信状態とは無関係に送信部は初期化されます。

10.8.5 受信エラーフラグと送信動作について（クロック同期式モードのみ）

受信エラーフラグ (ORER、PER、FER) が 1 にセットされた状態では、TDRE を 0 にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを 0 にクリアしておいてください。また、RE を 0 にクリアしても受信エラーフラグは 0 にクリアできませんので注意してください。

10.8.6 クロック同期外部クロックモード時の注意事項

1. TE = RE = 1に設定するのは、必ず外部クロックSCKが1のときにしてください。
2. TE = 1、RE = 1に設定するのは、外部クロックSCKを0 → 1にしてから4P クロック以上経過してからにしてください。
3. 受信時において、RxDのD7ビットのSCK入力の立ち上がりエッジから2.5 ~ 3.5P クロック後にRE = 0にする
とRDRF = 1になりますが、RDRへのコピーができませんので注意してください。

10.8.7 クロック同期内部クロックモード時の注意事項

受信時において、RxD の D7 ビットの SCK 出力の立ち上がりエッジから 1.5P クロック後に RE = 0 にすると
RDRF = 1 になりますが、RDR へのコピーができませんので注意してください。

11. A/D 変換器

本 LSI は、逐次比較方式の 10 ビットの A/D 変換器を内蔵しています。

プロック図を図 11.1 に示します。

11.1 特長

- 分解能 : 10ビット
- 入力チャネル :
 - SH7108 : 12チャネル (3個の独立したA/D変換モジュール内蔵)
 - SH7109 : 16チャネル (2個の独立したA/D変換モジュール内蔵)
- 変換時間 : 1チャネル当たり $6.7 \mu\text{s}$ ($P = 20\text{MHz}$ 動作時)、 $5.4 \mu\text{s}$ ($P = 25\text{MHz}$ 動作時)
- 動作モード : 3種類
 - シングルモード : 1チャネルのA/D変換
 - 連続スキャンモード : SH7108では1~4チャネル、SH7109では1~8チャネルの繰り返しA/D変換
 - 1サイクルスキヤンモード : SH7108では1~4チャネル、SH7109では1~8チャネルの連続A/D変換
- データレジスタ : A/D変換結果は各入力チャネルに対応した16ビットデータレジスタに格納
- サンプル&ホールド機能付き
- A/D変換開始方法 : 3種類
 - ソフトウェア
 - マルチファンクションタイマパルスユニット (MTU) またはモータマネージメントタイマ(MMT)による変換開始トリガを選択可能
 - 外部トリガ信号
- 割り込み要因 : A/D変換終了割り込み要求 (ADI) を発生
- モジュールスタンバイモードの設定可能




図 11.1 A/D 変換器のブロック図 (1 モジュール当たり)

11.2 入出力端子

A/D 変換器で使用する端子を表 11.1 に示します。SH7108 は 3 個の A/D 変換モジュール、SH7109 は 2 個の A/D 変換モジュールで構成され、それぞれのモジュールは独立に動作させることができます。また、入力チャネルは、4 チャネルごとのグループに分割されています。

使用可能な端子は、表 11.1 に示すように、製品グループごとに異なります。

表 11.1 端子構成

モジュール区分	端子名	入出力	機能	製品区分	
				SH7108	SH7109
共通	AVcc	入力	アナログ部の電源端子および基準電圧		
	AVss	入力	アナログ部のグランドおよび基準電圧		
	ADTRG	入力	A/D 外部トリガ入力端子		
A/D モジュール 0 (A/D0)	AN0	入力	アナログ入力端子 0	グループ 0	
	AN1	入力	アナログ入力端子 1		
	AN2	入力	アナログ入力端子 2		
	AN3	入力	アナログ入力端子 3		
	AN8	入力	アナログ入力端子 8	グループ 1	
	AN9	入力	アナログ入力端子 9		
	AN10	入力	アナログ入力端子 10		
	AN11	入力	アナログ入力端子 11		
A/D モジュール 1 (A/D1)	AN4	入力	アナログ入力端子 4	グループ 0	
	AN5	入力	アナログ入力端子 5		
	AN6	入力	アナログ入力端子 6		
	AN7	入力	アナログ入力端子 7		
	AN12	入力	アナログ入力端子 12	グループ 1	
	AN13	入力	アナログ入力端子 13		
	AN14	入力	アナログ入力端子 14		
	AN15	入力	アナログ入力端子 15		
A/D モジュール 2 (A/D2)	AN16	入力	アナログ入力端子 16	グループ 0	
	AN17	入力	アナログ入力端子 17		
	AN18	入力	アナログ入力端子 18		
	AN19	入力	アナログ入力端子 19		

【注】 端子ごとに、接続される A/D モジュールが異なります。モジュールごとに制御レジスタを持つので、それぞれ設定をしてください。

11.3 レジスタの説明

A/D 変換器には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- A/Dデータレジスタ0 (H/L) (ADDR0)
- A/Dデータレジスタ1 (H/L) (ADDR1)
- A/Dデータレジスタ2 (H/L) (ADDR2)
- A/Dデータレジスタ3 (H/L) (ADDR3)
- A/Dデータレジスタ4 (H/L) (ADDR4)
- A/Dデータレジスタ5 (H/L) (ADDR5)
- A/Dデータレジスタ6 (H/L) (ADDR6)
- A/Dデータレジスタ7 (H/L) (ADDR7)
- A/Dデータレジスタ8 (H/L) (ADDR8)
- A/Dデータレジスタ9 (H/L) (ADDR9)
- A/Dデータレジスタ10 (H/L) (ADDR10)
- A/Dデータレジスタ11 (H/L) (ADDR11)
- A/Dデータレジスタ12 (H/L) (ADDR12)
- A/Dデータレジスタ13 (H/L) (ADDR13)
- A/Dデータレジスタ14 (H/L) (ADDR14)
- A/Dデータレジスタ15 (H/L) (ADDR15)
- A/Dデータレジスタ16 (H/L) (ADDR16)
- A/Dデータレジスタ17 (H/L) (ADDR17)
- A/Dデータレジスタ18 (H/L) (ADDR18)
- A/Dデータレジスタ19 (H/L) (ADDR19)
- A/Dコントロール / ステータスレジスタ_0 (ADCSR_0)
- A/Dコントロール / ステータスレジスタ_1 (ADCSR_1)
- A/Dコントロール / ステータスレジスタ_2 (ADCSR_2)
- A/Dコントロールレジスタ_0 (ADCR_0)
- A/Dコントロールレジスタ_1 (ADCR_1)
- A/Dコントロールレジスタ_2 (ADCR_2)
- A/Dトリガセレクトレジスタ (ADTSR)

11.3.1 A/D データレジスタ 0~19 (ADDR0~ADDR19)

ADDR は、A/D 変換された結果を格納するための 16 ビットのリード専用レジスタです。各アナログ入力チャネルの変換結果は、対応する番号の ADDR に格納されます。（たとえば、AN4 の変換結果は A/D データレジスタ ADDR4 に格納されます。）

10 ビットの変換データは ADDR のビット 15 からビット 6 に格納されます。下位 6 ビットは、リードすると常に 0 がリードされます。

CPU 間のデータバスは 8 ビット幅です。上位バイトは CPU から直接リードできますが、下位バイトは、上位バイトリード時にテンポラリレジスタに転送されたデータがリードされます。このため ADDR をリードする場合は、ワードアクセスするか上位バイトのみリードしてください。ADDR の初期値は H'0000 です。

11.3.2 A/D コントロール / ステータスレジスタ_0~2 (ADCSR_0~2)

ADCSR はモジュールごとに持ち、A/D 変換動作を制御します。

ビット	ビット名	初期値	R/W	説明
7	ADF	0	R/(W)*	A/D エンドフラグ A/D 変換の終了を示すステータスフラグです。 [セット条件] • シングルモードで A/D 変換が終了したとき • スキャンモードで選択されたすべてのチャネルの A/D 変換が終了したとき [クリア条件] • 1 の状態をリードした後、0 をライトしたとき
6	ADIE	0	R/W	A/D インタラプト(ADI)イネーブル 1 にセットすると ADF による ADI 割り込みがイネーブルになります。 動作モードの切り替えは、A/D コントロールレジスタ (ADCR) の ADST が 0 の状態で行ってください。
5 4	ADM1 ADM0	0 0	R/W	A/D モード 1、0 A/D 変換の動作モードを選択します。 00 : シングルモード 01 : 4 チャネルスキャンモード 10 : 8 チャネルスキャンモード 11 : 設定禁止 動作モードの切り替えは、A/D コントロールレジスタ (ADCR) の ADST が 0 の状態で行ってください。また A/D2 の場合、ADM1 は必ず 0 に設定してください。
3		1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
2 1 0	CH2 CH1 CH0	0 0 0	R/W	チャネルセレクト 2~0 A/D 変換するアナログ入力チャネルを選択します（表 11.2 参照）。 動作モードの切り替えは、A/D コントロールレジスタ (ADCR) の ADST が 0 の状態で行ってください。

【注】 * フラグをクリアするための 0 ライトのみ可能です。

11. A/D 変換器

表 11.2 チャネルセレクト一覧表

ビット2	ビット1	ビット0	アナログ入力チャネル					
			シングルモード			4 チャネルスキャンモード ^{*2}		
			A/D0	A/D1	A/D2	A/D0	A/D1	A/D2
0	0	0	AN0	AN4	AN16	AN0	AN4	AN16
		1	AN1	AN5	AN17	AN0、1	AN4、5	AN16、17
	1	0	AN2	AN6	AN18	AN0~2	AN4~6	AN16~18
		1	AN3	AN7	AN19	AN0~3	AN4~7	AN16~AN19
1	0	0	AN8	AN12	設定禁止	AN8	AN12	設定禁止
		1	AN9	AN13		AN8、9	AN12~13	
	1	0	AN10	AN14		AN8~10	AN12~14	
		1	AN11	AN15		AN8~11	AN12~15	

ビット2	ビット1	ビット0	アナログ入力チャネル	
CH2	CH1	CH0	8 チャネルスキャンモード (SH7109 のみ) ^{*2}	
			A/D0	A/D1
0 ^{*1}	0	0	AN0、8	AN4、12
		1	AN0、1、8、9	AN4、5、12、13
	1	0	AN0~2、8~10	AN4~6、12~14
		1	AN0~3、AN8~11	AN4~7、AN12~15

【注】 *1 必ず 0 に設定してください。

*2 ADCS ビットにより連続スキャン / 1 サイクルスキャンを設定することができます。

11.3.3 A/D コントロールレジスタ_0~2 (ADCR_0~2)

ADCR はモジュールごとにあり、外部トリガによる A/D 変換開始制御および動作クロックの選択を行うレジスタです。

ピット	ピット名	初期値	R/W	説明
7	TRGE	0	R/W	トリガイネーブル ADTRG、MTU トリガまたは MMT トリガによる A/D 変換開始を設定します。 0 : トリガによる開始は無効 1 : トリガによる開始は有効
6 5	CKS1 CKS0	0 0	R/W	クロックセレクト 1、0 A/D 変換時間の設定を行います。 00 : P /32 01 : P /16 10 : P /8 11 : P /4 A/D 変換時間の切り替えは、A/D コントロールレジスタ (ADCR) の ADST が 0 の状態で行ってください。 CKS[1,0] = b'11 の設定は P 25 [MHz]まで可能です。
4	ADST	0	R/W	A/D スタート 0 にクリアすると A/D 変換を中止し、待機状態になります。1 にセットすると A/D 変換を開始します。シングルモードおよび 1 サイクルスキャンモードでは、選択したチャネルの A/D 変換が終了すると自動的にクリアされます。連続スキャンモードではソフトウェア、リセット、ソフトウェアスタンバイモード、ハードウェアスタンバイモード、またはモジュールスタンバイモードによって、クリアされるまで選択されたチャネルを順次連続変換します。
3	ADCS	0	R/W	A/D 連続スキャン スキャンモード時の 1 サイクルスキャン / 連続スキャンを選択するピットです。スキャンモード時のみ有効です。 0 : 1 サイクルスキャン 1 : 連続スキャン 動作モードの切り替えは、A/D コントロールレジスタ (ADCR) の ADST が 0 の状態で行ってください。
2~0		すべて 1	R	リザーブピット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。

11.3.4 A/D トリガセレクトレジスタ (ADTSR)

ADTSR は外部トリガによる A/D 変換開始をイネーブルにします。

ビット	ビット名	初期値	R/W	説明
7、6		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
5 4	TRG2S1 TRG2S0	0 0	R/W R/W	AD トリガ 2 セレクト 1、0 トリガ信号による A/D2 モジュールの変換開始をイネーブルにします。 00 : 外部トリガ端子 (<u>ADTRG</u>) または MTU のトリガを選択 01 : 外部トリガ端子 (<u>ADTRG</u>) を選択 10 : MTU の変換開始トリガを選択 11 : MMT の変換開始トリガを選択 動作モードの切り替えは、A/D コントロールレジスタ (ADCR) の TRGE および ADST が 0 の状態で行ってください。
3 2	TRG1S1 TRG1S0	0 0	R/W R/W	AD トリガ 1 セレクト 1、0 トリガ信号による A/D1 モジュールの変換開始をイネーブルにします。 00 : 外部トリガ端子 (<u>ADTRG</u>) または MTU のトリガを選択 01 : 外部トリガ端子 (<u>ADTRG</u>) を選択 10 : MTU の変換開始トリガを選択 11 : MMT の変換開始トリガを選択 動作モードの切り替えは、A/D コントロールレジスタ (ADCR) の TRGE および ADST が 0 の状態で行ってください。
1 0	TRG0S1 TRG0S0	0 0	R/W R/W	AD トリガ 0 セレクト 1、0 トリガ信号による A/D0 モジュールの変換開始をイネーブルにします。 00 : 外部トリガ端子 (<u>ADTRG</u>) または MTU のトリガを選択 01 : 外部トリガ端子 (<u>ADTRG</u>) を選択 10 : MTU の変換開始トリガを選択 11 : MMT の変換開始トリガを選択 動作モードの切り替えは、A/D コントロールレジスタ (ADCR) の TRGE および ADST が 0 の状態で行ってください。

11.4 動作説明

A/D 変換器は逐次比較方式で分解能は 10 ビットです。動作モードにはシングルモードとスキャンモードがあります。スキャンモードには、連続スキャンモードと 1 サイクルスキャンモードがあります。動作モードやアナログ入力チャネルの切り替えは、誤動作を避けるため ADCR の ADST ビットが 0 の状態で行ってください。動作モードの変更と ADST ビットのセットは同時にできます。

11.4.1 シングルモード

シングルモードは、指定された 1 チャネルのアナログ入力を以下のように 1 回 A/D 変換します。

1. ソフトウェア、MTU、MMT または外部トリガ入力によって ADCR の ADST ビットが 1 にセットされると、選択されたチャネルの A/D 変換を開始します。
2. A/D 変換が終了すると、A/D 変換結果がそのチャネルに対応する A/D データレジスタに転送されます。
3. A/D 変換終了後、ADCSR の ADF ビットが 1 にセットされます。このとき、ADIE ビットが 1 にセットされていると、ADI 割り込み要求を発生します。
4. ADST ビットは A/D 変換中は 1 を保持し、変換が終了すると自動的にクリアされて A/D 変換器は待機状態になります。A/D 変換中に ADST ビットを 0 にクリアすると、変換を中止して A/D 変換器は待機状態になります。

11.4.2 連続スキャンモード

連続スキャンモードは指定されたチャネル（SH7108 では最大 4 チャネル、SH7109 では最大 8 チャネル）のアナログ入力を以下のように順次連続して A/D 変換します。

1. ソフトウェア、MTU、MMT または外部トリガ入力によって ADCR の ADST ビットが 1 にセットされると、グループのアナログ入力チャネル番号の小さい順（たとえば、AN0、AN1...7）に A/D 変換を実行します。
2. それぞれのチャネルの A/D 変換が終了すると、A/D 変換結果は順次そのチャネルに対応する A/D データレジスタに転送されます。
3. 選択されたすべてのチャネルの A/D 変換が終了すると、ADCSR の ADF ビットが 1 にセットされます。このとき ADIE ビットが 1 にセットされていると、ADI 割り込み要求を発生します。A/D 変換器は再びグループの第 1 チャネルから A/D 変換を開始します。
4. ADST ビットは自動的にクリアされず、1 にセットされている間は [2] ~ [3] を繰り返します。ADST ビットを 0 にクリアすると、A/D 変換を中止し、A/D 変換器は待機状態になります。




図 11.2 連続スキャンモードの動作例 (AN8 ~ AN10 の 3 チャネル選択時)

11.4.3 1サイクルスキャンモード

1サイクルスキャンモードは、指定されたチャネル（SH7108 では最大 4 チャネル、SH7109 では最大 8 チャネル）のアナログ入力を、以下のように 1 回 A/D 変換します。

1. ソフトウェア、MTU、MMT または外部トリガ入力によってADCRのADSTビットが1にセットされると、グループのアナログ入力チャネル番号の小さい順（たとえば、AN0、AN1...7）にA/D変換を実行します。
2. それぞれのチャネルのA/D変換が終了すると、A/D変換結果は順次そのチャネルに対応するA/Dデータレジスタに転送されます。
3. 選択されたすべてのチャネルのA/D変換が終了すると、ADCSRのADFビットが1にセットされます。このときADIEビットが1にセットされていると、ADI割り込み要求を発生します。
4. ADSTビットは、変換が終了すると自動的にクリアされて、A/D変換器は待機状態になります。A/D変換中にADSTビットを0にクリアすると、変換を中止して、A/D変換器は待機状態になります。

11.4.4 入力サンプリングと A/D 変換時間

A/D 変換器には、モジュールごとにサンプル&ホールド回路が内蔵されています。A/D 変換器は、ADCR の ADST ビットが 1 にセットされてから A/D 変換開始遅延時間(t_D)経過後、入力のサンプリングを行い、その後変換を開始します。A/D 変換のタイミングを図 11.3 に示します。また、A/D 変換時間を表 11.3 に示します。

A/D 変換時間(t_{CONV})は、図 11.3 に示すように、 t_D と入力サンプリング時間(t_{SPL})を含めた時間となります。ここで t_D は、ADCR へのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表 11.3 に示す範囲で変化します。

スキャンモードの変換時間は、表 11.3 に示す値が 1 回目の変換時間となります。2 回目以降の変換時間は表 11.4 に示す値となります。

11. A/D 変換器




図 11.3 A/D 変換タイミング

表 11.3 A/D 変換時間 (シングルモード)

項目	記号	CKS1 = 0						CKS1 = 1					
		CKS0 = 0			CKS0 = 1			CKS0 = 0			CKS0 = 1		
		min	typ	max	min	typ	max	min	typ	max	min	typ	max
A/D 変換開始遅延時間	tD	31	-	62	15	-	30	7	-	14	3	-	6
入力サンプリング時間	tSPL	-	256	-	-	128	-	-	64	-	-	32	-
A/D 変換時間	tCONV	1024	-	1055	515	-	530	259	-	266	131	-	134

【注】 表中の数値の単位は P に対するステートです。

表 11.4 A/D 変換時間 (スキャンモード)

CKS1	CKS0	変換時間 (ステート)
0	0	1024 (固定)
	1	512 (固定)
1	0	256 (固定)
	1	128 (固定)

11.4.5 MTU、MMT による A/D 変換器の起動

MTU、MMT のインターバルタイマの A/D 変換要求によって、A/D 変換器を独立に起動することができます。

MTU、MMT から A/D 変換器を起動するときには、AD トリガセレクトレジスタ(ADTSR)の設定を行います。この状態で MTU、MMT のインターバルタイマの A/D 変換要求が発生すると、ADST ビットを 1 にセットします。ADST ビットが 1 にセットされてから、A/D 変換が開始されるまでのタイミングは、ソフトウェアで ADST ビットに 1 を書き込んだ場合と同じです。

11.4.6 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADTSR の TRGS1、TRGS0 ビットが 00 または 01 にセットされているとき、ADTRG 端子から入力されます。ADTRG の立ち下がりエッジで、ADCR の ADST ビットが 1 にセットされ、A/D 変換が開始されます。その他の動作は、シングルモード／スキャンモードによらず、ソフトウェアによって ADST ビットを 1 にセットした場合と同じです。このタイミングを図 11.4 に示します。




図 11.4 外部トリガ入力タイミング

11.5 割り込み要因

A/D 変換器は、A/D 変換が終了すると、A/D 変換終了割り込み（ADI）を発生します。ADI 割り込み要求は、A/D 変換終了後 ADCSR の ADF が 1 にセットされ、このとき ADIE ビットが 1 にセットされると、イネーブルになります。

A/D 変換器は、A/D 変換終了割り込み要求を発生することができます。A/D コントロールステータスレジスタ（ADCSR）の ADIE ビットを 1 にセットすると ADI を許可、0 にクリアすると ADI を禁止することができます。

表 11.5 A/D 変換器の割り込み要因

名称	割り込み要因	割り込みフラグ
ADI	A/D 変換終了	ADF

11.6 A/D 変換精度の定義

本 LSI の A/D 変換精度の定義は以下のとおりです。

- 分解能

A/D変換器のデジタル出力コード数

- 量子化誤差

A/D変換器が本質的に有する偏差であり、1/2 LSBで与えられる（図11.5）。

- オフセット誤差

デジタル出力が最小電圧値B'0000000000（H'00）からB'0000000001（H'01）に変化するときのアナログ入力電圧値の理想A/D変換特性からの偏差（図11.6）

- フルスケール誤差

デジタル出力がB'1111111110（H'3FE）からB'1111111111（H'3FF）に変化するときのアナログ入力電圧値の理想A/D変換特性からの偏差（図11.6）

- 非直線性誤差

ゼロ電圧からフルスケール電圧までの間の理想A/D変換特性からの誤差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含まない（図11.6）。

- 絶対精度

デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線誤差を含む。




図 11.5 A/D 変換精度の定義




図 11.6 A/D 変換精度の定義

11.7 使用上の注意事項

11.7.1 モジュールスタンバイモードの設定

A/D 変換器は、モジュールスタンバイコントロールレジスタにより、本モジュールの禁止 / 許可を設定することができます。初期値では、A/D 変換器の動作は停止しています。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「第 18 章 低消費電力状態」を参照してください。

11.7.2 許容信号源インピーダンスについて

本 LSI のアナログ入力は、信号源インピーダンスが 1k または 3k 以下（詳細は表 11.6）の入力信号に対し、変換精度が保証される設計となっております。これは A/D 変換器のサンプル＆ホールド回路の入力容量をサンプリング時間内に充電するための規格で、センサの出力インピーダンスが 1k または 3k を超える場合、充電不足が生じて、A/D 変換精度が保証できなくなります。シングルモードで変換を行うときに外部に大容量を設けている場合、入力の負荷は実質的に内部入力抵抗の 10k だけになりますので、信号源インピーダンスは不問となります。ただし、ローパスフィルタとなりますので、微分係数の大きなアナログ信号（たとえば $5\text{mV}/\mu\text{s}$ 以上）には追従できないことがあります（図 11.7）。高速のアナログ信号を変換する場合や、スキャンモードで変換を行う場合には、低インピーダンスのバッファを入れてください。

11.7.3 絶対精度への影響

容量を付加することにより、GND とのカップリングを受けることになりますので、GND にノイズがあると絶対精度が悪化する可能性がありますので、必ず AV_{SS} 等の電気的に安定な GND に接続してください。

またフィルター回路が実装基板上でデジタル信号と交渉したり、アンテナとならないように注意してください。




図 11.7 アナログ入力回路の例

11.7.4 アナログ電源端子などの設定範囲

以下に示す電圧の設定範囲を超えて LSI を使用した場合、LSI の信頼性に悪影響を及ぼすことがあります。

- アナログ入力電圧の設定範囲

A/D変換中、アナログ入力端子ANnに印加する電圧はAV_{ss} ~ VAN ~ AV_{cc}の範囲としてください。

- AV_{cc}、AV_{ss}とV_{cc}、V_{ss}の関係

AV_{cc}、AV_{ss}とV_{cc}、V_{ss}との関係はAV_{ss} = V_{ss}とし、さらに、A/D変換器を使用しないときもAV_{cc}、AV_{ss}端子をオープンにしないでください。

11.7.5 ボード設計上の注意事項

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してください。また、デジタル回路の信号線とアナログ回路の信号配線を交差させたり、近接させないでください。誘導によりアナログ回路が誤動作し、A/D 変換値に悪影響を及ぼします。アナログ入力端子（AN0 ~ AN19）、アナログ電源電圧（AV_{cc}）は、アナロググランド（AV_{ss}）で、デジタル回路と分離してください。さらに、アナロググランド（AV_{ss}）は、ボード上の安定したグランド（V_{ss}）に一点接続してください。

11.7.6 ノイズ対策上の注意事項

過大なサージなど異常電圧によるアナログ入力端子（AN0 ~ AN19）の破壊を防ぐために、図 11.8 に示すように AV_{cc} - AV_{ss} 間に保護回路を接続してください。AV_{cc} に接続するバイパスコンデンサ、AN0 ~ AN19 に接続するフィルタ用のコンデンサは、必ず AV_{ss} に接続してください。

なお、フィルタ用のコンデンサを接続すると、AN0 ~ AN19 の入力電流が平均化されるため、誤差を生じことがあります。また、スキャンモードなどで A/D 変換を頻繁に行う場合、A/D 変換器内部のサンプル&ホールド回路の容量に充放電される電流が、入力インピーダンス（R_{in}）を経由して入力される電流を上回ると、アナログ入力端子の電圧に誤差を生じます。したがって、回路定数は十分ご検討の上決定してください。

11. A/D 変換器





図 11.8 アナログ入力保護回路の例

表 11.6 アナログ端子の規格

項目	min	max	単位	測定条件
アナログ入力容量	-	20	pF	
許容信号源インピーダンス	-	3	k	20MHz
	-	1	k	20 ~ 25MHz



【注】 数値は、参考値です。

図 11.9 アナログ入力端子等価回路

12. コンペアマッチタイマ (CMT)

本 LSI は、2 チャネルの 16 ビットタイマにより構成されるコンペアマッチタイマ (CMT) を内蔵しています。CMT は 16 ビットのカウンタを持ち、設定した周期ごとに割り込みを発生させることができます。

12.1 特長

- 4種類のカウンタ入力クロックを選択可能

4種類の内部クロック ($P/8$ 、 $P/32$ 、 $P/128$ 、 $P/512$) の中から各チャネル独立に選択できます。

- 割り込み要因

コンペアマッチ割り込みを各チャネル独立に要求することができます。

- モジュールスタンバイモードの設定可能

CMT のブロック図を図 12.1 に示します。




図 12.1 CMT のブロック図

12.2 レジスタの説明

CMT には以下のレジスタがあります。レジスタのアドレスおよび各処理状態におけるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- コンペアマッチタイマスタートレジスタ (CMSTR)
- コンペアマッチタイマコントロール / ステータスレジスタ_0 (CMCSR_0)
- コンペアマッチタイマカウンタ_0 (CMCNT_0)
- コンペアマッチタイマコンスタントレジスタ_0 (CMCOR_0)
- コンペアマッチタイマコントロール / ステータスレジスタ_1 (CMCSR_1)
- コンペアマッチタイマカウンタ_1 (CMCNT_1)
- コンペアマッチタイマコンスタントレジスタ_1 (CMCOR_1)

12.2.1 コンペアマッチタイマスタートレジスタ (CMSTR)

CMSTR はチャネル 0、1 のカウンタ (CMCNT) を動作させるか、停止させるかの設定を行います。CMSTR レジスタは 16 ビットのレジスタです。

ビット	ビット名	初期値	R/W	説明
15~2		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
1	STR1	0	R/W	カウントスタート 1 コンペアマッチタイマカウンタ_1 を動作させるか、停止させるかを選択します。 0 : CMCNT_1 のカウント動作は停止 1 : CMCNT_1 はカウント動作
0	STR0	0	R/W	カウントスタート 0 コンペアマッチタイマカウンタ_0 を動作させるか、停止させるかを選択します。 0 : CMCNT_0 のカウント動作は停止 1 : CMCNT_0 はカウント動作

12.2.2 コンペアマッチタイマコントロール / ステータスレジスタ_0、1 (CMCSR_0、1)

CMCSR はコンペアマッチ発生の表示、割り込みの許可 / 禁止の設定、カウントアップに用いられるクロックの設定を行います。CMCSR レジスタは 16 ビットのレジスタです。

ビット	ビット名	初期値	R/W	説明
15~8		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
7	CMF	0	R/(W)*	コンペアマッチフラグ コンペアマッチタイマカウンタ (CMCNT) とコンペアマッチタイマコンスタントレジスタ (CMCOR) の値が一致したかどうかを示すフラグです。 0 : CMCNT と CMCOR の値が一致していない 【クリア条件】 CMF の 1 を読み出してから 0 を書き込む 1 : CMCNT と CMCOR の値が一致した
6	CMIE	0	R/W	コンペアマッチ割り込みイネーブル CMCNT と CMCOR の値が一致したとき (CMF = 1)、コンペアマッチ割り込み (CMI) の発生を許可するか禁止するかを選択します。 0 : コンペアマッチ割り込み (CMI) を禁止 1 : コンペアマッチ割り込み (CMI) を許可
5~2		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
1 0	CKS1 CKS0	0 0	R/W R/W	周辺クロック (P) を分周して得られる 4 種類の内部クロックから、CMCNT に入力するクロックを選択します。CMSTR の STR ビットを 1 にセットすると、CKS1、CKS0 で選択されたクロックにより、CMCNT がカウントアップを開始します。 00 : P /8 01 : P /32 10 : P /128 11 : P /512

【注】 * フラグをクリアするための 0 ライトのみ可能です。

12.2.3 コンペアマッチタイマカウンタ_0、1 (CMCNT_0、1)

CMCNT は割り込み要求を発生させるためのアップカウンタとして使用します。

CMCNT レジスタは 16 ビットのレジスタです。初期値は H'0000 です。

12.2.4 コンペアマッチタイマコンスタントレジスタ_0、1 (CMCOR_0、1)

CMCOR は CMcnt とのコンペアマッチ周期を設定します。

CMCOR レジスタは 16 ビットのレジスタです。初期値は H'FFFF です。

12.3 動作説明

12.3.1 周期カウント動作

CMCSR レジスタの CKS1、CKS0 ビットで内部クロックを選択して、CMSTR レジスタの STR ビットを 1 にセットすると、選択したクロックによって CMCNT カウンタはカウントアップを開始します。CMCNT カウンタの値がコンペアマッチコンスタントレジスタ (CMCOR) の値と一致すると、CMCNT カウンタは H'0000 にクリアされ、CMCSR レジスタの CMF フラグが 1 にセットされます。このとき、CMCSR レジスタの CMIE ビットが 1 に設定されていると、コンペアマッチ割り込み (CMI) を要求します。CMCNT カウンタは H'0000 から再びカウントアップ動作を再開します。

コンペアマッチカウンタの動作を図 12.2 に示します。




図 12.2 カウンタの動作

12.3.2 CMCNT のカウントタイミング

CMCSR の CKS1、CKS0 ビットにより、周辺クロック (P_{ref}) を分周した 4 種類の内部クロック ($P_{\text{ref}}/8$ 、 $P_{\text{ref}}/32$ 、 $P_{\text{ref}}/128$ 、 $P_{\text{ref}}/512$) が選択できます。このときのタイミングを図 12.3 に示します。




図 12.3 カウントタイミング

12.4 割り込み

12.4.1 割り込み要因

CMT は各チャネルごとにコンペアマッチ割り込みを持ち、それぞれ独立なベクタアドレスが割り当てられています。割り込み要求フラグ CMF が 1 にセットされ、かつ割り込み許可ビット CMIE が 1 にセットされているとき、該当する割り込み要求が出力されます。

割り込み要求により CPU 割り込みを起動する場合、チャネル間の優先順位は割り込みコントローラの設定により変更可能です。詳しくは「第 6 章 割り込みコントローラ (INTC)」を参照してください。

12.4.2 コンペアマッチフラグのセットタイミング

CMCSR レジスタの CMF ビットは、CMCOR レジスタと CMCNT カウンタが一致したときに発生するコンペアマッチ信号により、1 にセットされます。コンペアマッチ信号は、一致した最後のステート (CMCNT カウンタが一致したカウント値を更新するタイミング) で発生します。したがって、CMCNT カウンタと CMCOR レジスタが一致した後、CMCNT カウンタ入力クロックが発生するまで、コンペアマッチ信号は発生しません。CMF ビットのセットタイミングを図 12.4 に示します。




図 12.4 CMF のセットタイミング

12.4.3 コンペアマッチフラグのクリアタイミング

CMCSR レジスタの CMF ビットは、1 の状態を読み出したあとに 0 を書き込むことによりクリアされます。CPU による CMF ビットのクリアタイミングを図 12.5 に示します。




図 12.5 CPU による CMF のクリアタイミング

12.5 使用上の注意事項

12.5.1 CMCNT の書き込みとコンペアマッチの競合

CMCNT カウンタのライトサイクル中の T2 ステートでコンペアマッチ信号が発生すると、CMCNT カウンタへの書き込みは行われず CMCNT カウンタのクリアが優先されます。このタイミングを図 12.6 に示します。




図 12.6 CMCNT の書き込みとコンペアマッチの競合

12.5.2 CMCNT のワード書き込みとカウントアップの競合

CMCNT カウンタのワードライトサイクル中の T2 ステートでカウントアップが発生しても、カウントアップされずにカウンタ書き込みが優先されます。このタイミングを図 12.7 に示します。




図 12.7 CMCNT のワード書き込みとカウントアップの競合

12.5.3 CMCNT のバイト書き込みとカウントアップの競合

CMCNT のバイトライトサイクル中の T2 ステートでカウントアップが発生しても、書き込みを行った側のライトデータはカウントアップされず、カウンタ書き込みが優先されます。書き込みを行わなかった側のバイトデータもカウントアップされず、書き込む前の内容となります。

CMCNTH ライトサイクル中の T2 ステートでカウントアップが発生した場合のタイミングを図 12.8 に示します。




図 12.8 CMCNT のバイト書き込みとカウントアップの競合

12. コンペアマッチタイマ (CMT)

13. モータマネージメントタイマ (MMT)

モータマネージメントタイマ (MMT) は、ノンオーバラップタイムを持った6相PWM波形を出力することができます。MMTのブロック図を図13.1に示します。

13.1 特長

- 三角波比較タイプのノンオーバラップタイムを持った6相PWM波形を出力可能
- タイマデッドタイムカウンタによりノンオーバラップタイムを生成
- PWM周期に同期したトグル出力可能
- 外部信号によるカウンタクリアが可能
- A/D変換器の変換スタートトリガを生成可能
- 出力OFF機能
- 外部信号によるPWM出力の停止機能
- 発振停止時のPWM出力の停止機能
- モジュールスタンバイモードの設定可能

13. モータマネージメントタイマ (MMT)




図 13.1 MMT ブロック図

13.2 入出力端子

MMT の端子構成を表 13.1 に示します。

表 13.1 端子構成

名称	入出力	機能
PCIO	入出力	PAIORL レジスタで入力設定すると、カウンタクリア信号入力 PAIORL レジスタで出力設定すると、PWM 周期に同期したトグル出力
PUOA	出力	PWMU 相出力 (正相)
PUOB	出力	PWMU 相出力 (逆相)
PVOA	出力	PWMV 相出力 (正相)
PVOB	出力	PWMV 相出力 (逆相)
PWOA	出力	PWMW 相出力 (正相)
PWOB	出力	PWMW 相出力 (逆相)

13.3 レジスタの説明

MMT には以下のレジスタがあります。レジスタのアドレスおよび各処理状態におけるレジスタの状態については、「第 19 章 レジスター一覧」を参照してください。

- タイマモードレジスタ (MMT_TMDR*)
- タイマコントロールレジスタ (TCNR)
- タイマステータスレジスタ (MMT_TSRA*)
- タイマカウンタ (MMT_TCNT*)
- タイマバッファレジスタU (TBRU)
- タイマバッファレジスタV (TBRV)
- タイマバッファレジスタW (TBRW)
- タイマジェネラルレジスタUU (TGRUU)
- タイマジェネラルレジスタVU (TGRVU)
- タイマジェネラルレジスタWU (TGRWU)
- タイマジェネラルレジスタU (TGRU)
- タイマジェネラルレジスタV (TGRV)
- タイマジェネラルレジスタW (TGRW)
- タイマジェネラルレジスタUD (TGRUD)
- タイマジェネラルレジスタVD (TGRVD)
- タイマジェネラルレジスタWD (TGRWD)
- タイマデッドタイムカウンタ0 (TDCNT0)

13. モータマネージメントタイマ (MMT)

- タイマデッドタイムカウンタ1 (TDCNT1)
- タイマデッドタイムカウンタ2 (TDCNT2)
- タイマデッドタイムカウンタ3 (TDCNT3)
- タイマデッドタイムカウンタ4 (TDCNT4)
- タイマデッドタイムカウンタ5 (TDCNT5)
- タイマデッドタイムデータレジスタ (MMT_TDDR*)
- タイマピリオドバッファレジスタ (TPBR)
- タイマピリオドデータレジスタ (TPDR)

【注】 * 以下、本章の本文中ではモジュール名を省略し、TMDR、TSR、TCNT、TDDR と記述します。

13.3.1 タイマモードレジスタ (MMT_TMDR)

MMT_TMDR は動作モードの設定、および PWM 出力の出力レベルを選択します（本レジスタは、本章の本文中で TMDR と略します）。

ビット	ビット名	初期値	R/W	説明
7		0	R	リザーブビット リードすると常に 0 がリードされます。ライトする値も 0 としてください。
6	CKS2	0	R/W	クロックセレクト 2~0
5	CKS1	0	R/W	MMT に入力するクロックを指定します。
4	CKS0	0	R/W	000 : P 100 : P /256 001 : P /4 101 : P /1024 010 : P /16 11X : 設定禁止 011 : P /64 【注】 X : Don't care
3	OLSN	0	R/W	出力レベルセレクト N 動作モード時に、逆相の出力レベルを選択します。 0 : ローレベル 1 : ハイレベル
2	OLSP	0	R/W	出力レベルセレクト P 動作モード時に、正相の出力レベルを選択します。 0 : ローレベル 1 : ハイレベル
1	MD1	0	R/W	モード 3~0
0	MDO	0	R/W	タイマの動作モードを設定します。 00 : 停止状態 01 : 動作モード 1 (山で転送) TCNT=TPDR 時に転送 10 : 動作モード 2 (谷で転送) TCNT=TDDR × 2 時に転送 11 : 動作モード 3 (山・谷で転送) TCNT=TPDR または TCNT=TDDR × 2 時に転送

13.3.2 タイマコントロールレジスタ (TCNR)

TCNR は割り込み要求許可 / 禁止の制御、レジスタのアクセス許可 / 禁止の選択、カウンタの動作 / 停止の選択、および PWM 周期に同期したトグル出力の許可 / 禁止の制御を行います。

ビット	ビット名	初期値	R/W	説明
7	TTGE	0	R/W	A/D 変換開始要求イネーブル タイマステータスレジスタ (TSR) の TGFN ビットまたは TGFM ビットがセットされたとき、A/D 変換開始要求の発生を許可または禁止します。 0 : 禁止 1 : 許可
6	CST	0	R/W	タイマカウンタスタート タイマカウンタ (TCNT)、タイマデッドタイムカウンタ (TDCNT) の動作 / 停止を選択します。 0 : 停止 1 : 動作
5	RPRO	0	R/W	レジスタプロテクト TSR 以外のレジスタのリードと、TBRU ~ TBRW、TPBR、TSR 以外のレジスタのライトを許可または禁止します。TCNR 自身へのライトも禁止されます。これらのレジスタに再びライトするためには、リセット入力が必要となりますので注意してください。 0 : 許可 1 : 禁止
4 ~ 2		すべて 0	R	リザーブビット リードすると常に 0 がリードされます。ライトする値も常に 0 にしてください。
1	TGIEN	0	R/W	TGR インタラプトイネーブル N TSR レジスタの TGFN ビットが 1 にセットされたとき、TGFN による割り込み要求を許可または禁止します。 0 : 禁止 1 : 許可
0	TGIEM	0	R/W	TGR インタラプトイネーブル M TSR レジスタの TGFM ビットが 1 にセットされたとき、TGFM による割り込み要求を許可または禁止します。 0 : 禁止 1 : 許可

13. モータマネージメントタイマ (MMT)

13.3.3 タイマステータスレジスタ (MMT_TSR)

MMT_TSR は、ステータスの表示を行います（本レジスタは、本章の本文中で TSR と省略します）。

ビット	ビット名	初期値	R/W	説明
7	TCFD	1	R	カウント方向フラグ TCNT カウンタのカウント方向を示すステータスフラグです。 0 : ダウンカウント 1 : アップカウント
6~2		すべて 0	R	リザーブビット リードすると常に 0 がリードされます。ライトする値も常に 0 としてください。
1	TGFN	0	R/(W)*	アウトプットコンペアフラグ N TCNT と $2T_d$ (T_d : TDDR の値) のコンペアマッチの発生を示すステータスフラグです。 [セット条件] $TCNT=2T_d$ となったとき [クリア条件] $TGFN=1$ の状態で 1 をリードした後、TGFN に 0 をライトしたとき
0	TGFM	0	R/(W)*	アウトプットコンペアフラグ M TCNT と TPDR レジスタのコンペアマッチの発生を示すステータスフラグです。 [セット条件] $TCNT=TPDR$ となったとき [クリア条件] $TGFM=1$ の状態で 1 をリードした後、TGFM に 0 をライトしたとき

【注】 * フラグをクリアするために 0 のみライトすることができます。

13.3.4 タイマカウンタ (MMT_TCNT)

MMT_TCNT は 16 ビットのカウンタです。初期値は H'0000 です。8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください（本レジスタは本章の本文中で TCNT と省略します）。

13.3.5 タイマバッファレジスタ (TBR)

TBR は 16 ビットのバッファレジスタとして機能します。MMT には、TBRU ~ TBRW の 3 本の TBR があります。TBRU ~ TBRW には、それぞれアドレスが 2 つ（バッファ動作用アドレス（1 段目）とフリー動作用アドレス（2 段目））あります。バッファ動作用アドレスに書き込まれた値は、タイマモードレジスタ (TMDR) の MD1、0 で設定されたタイミングで対応する TGR に転送されます。ただしフリー動作用アドレスに書き込まれた値は、即座に対応する TGR に転送されます。TBR の初期値は H'FFFF です。TBR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

13.3.6 タイマジェネラルレジスタ (TGR)

TGR は 16 ビットのコンペア用レジスタとして機能します。MMT には 9 本の TGR があり、動作モード中に TCNT カウンタと大小比較されます。TGR の初期値は H'FFFF です。TGR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

13.3.7 タイマデッドタイムカウンタ (TDCNT)

TDCNT は、16 ビットのリード専用カウンタです。TDCNT の初期値は H'0000 です。TDCNT の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

13.3.8 タイマデッドタイムデータレジスタ (MMT_TDDR)

MMT_TDDR は、16 ビットのレジスタで、正相と逆相のノンオーバラップタイム（デッドタイム）を設定します。MMT_TDDR の初期値は H'FFFF です。MMT_TDDR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください（本レジスタは、本章の本文中で TDDR と省略します）。

13.3.9 タイマピリオドバッファレジスタ (TPBR)

TPBR は、16 ビットのレジスタで、TPDR レジスタのバッファレジスタとして機能します。TPBR レジスタの値は PWM キャリア周期の 1/2 の値を設定してください。TMDR レジスタで設定した転送タイミングで TPBR の値が TPDR レジスタに転送されます。TPBR の初期値は H'FFFF です。TPBR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

13.3.10 タイマピリオドデータレジスタ (TPDR)

TPDR は 16 ビットのコンペア用レジスタとして機能します。TPDR レジスタは、動作モード中 TCNT カウンタと常に比較され、一致すると TCNT カウンタはアップカウントからダウンカウントにカウント方向を切り替えます。TPDR の初期値は H'FFFF です。TPDR の 8 ビット単位でのアクセスは禁止です。常に 16 ビット単位でアクセスしてください。

13.4 動作説明

動作モードを選択すると、正相・逆相がノンオーバラップの関係にある PWM 波形を 3 相出力します。PUOA、PUOB、PVOA、PVOB、PWOA、PWOB 端子は PWM 出力端子、PCIO 端子（出力設定時）は PWM 波形に同期したトグル出力、PCIO 端子（入力設定時）はカウンタクリア信号入力として機能します。TCNT カウンタはアップ / ダウンカウント動作、TDCNT カウンタはアップカウント動作を行います。

13.4.1 設定手順例

動作モードの設定手順例を図 13.2 に示します。




図 13.2 動作モードの設定手順例

(1) カウンタの動作

TCNT カウンタは、TCNR の CST ビットが 0 のとき、 $2Td$ (Td : TDDR に設定された値) を初期値として設定してください。

CST ビットが 1 に設定されると、(TPBR に設定された値 + $2Td$)までアップカウント動作を行い、一致するとダウンカウントに切り替わります。その後、 $2Td$ と一致するとアップカウントに切り替わり、この動作を繰り返します。

TCNT は、TGRU、TGRV、TGRW と共に比較されます。さらに、アップカウント時には TGRUU、TGRVU、TGRWU、TPDR とも比較され、ダウンカウント時には TGRUD、TGRVD、TGRWD、 $2Td$ とも比較されます。

TDCNT0 ~ 5 は、リードのみ可能なカウンタです。初期値を設定する必要はありません。

TDCNT0、TDCNT2、TDCNT4 は、TCNT がダウンカウント時、正相側コンペア出力の立ち下がりエッジによりアップカウントを開始し、TDDR と一致すると 0 にクリアされ停止します。

TDCNT1、TDCNT3、TDCNT5 は、TCNT がアップカウント時、逆相側コンペア出力の立ち下がりエッジによりアップカウントを開始し、TDDR と一致すると 0 にクリアされ停止します。

TDCNT0 ~ 5 は、カウント動作をしている期間だけ TDDR と比較されます。ただし、TDDR の値が 0 の場合には、カウント動作しません。

図 13.3 に TCNT のカウント動作例を示します。




図 13.3 TCNT のカウント動作例

(2) レジスタの動作

動作モードではバッファレジスタ 4 本、コンペアレジスタ 10 本を使用します。

TCNT カウンタと常に比較されているレジスタが、TGRU、TGRV、TGRW です。TCNT がアップカウント時、TGRUU、TGRVU、TGRWU、TPDR も比較され、ダウンカウント時には TGRUD、TGRVD、TGRWD も比較されます。TPDR のバッファレジスタは TPBR です。TGRUU、TGRU と TGRUD のバッファレジスタは TBRU です。TGRVU、TGRV と TGRVD のバッファレジスタは TBRV です。TGRWU、TGRW と TGRWD のバッファレジスタは TBRW です。

コンペアレジスタのデータを変更するためには、対応するバッファレジスタに変更するデータをライトしてください。バッファレジスタは常にリード / ライトが可能です。TPBR と TBRU ~ TBRW のバッファ動作用アドレスにライトされたデータは、タイマモードレジスタ (TMDR) の MD1 ~ 0 ピットで選択されたタイミングで転送されます。また、TBRU ~ TBRW のフリー動作用アドレスにライトされたデータは、即座に転送されます。

データ転送終了後、コンペアレジスタとバッファレジスタの関係は次のようにになります。

$$\text{TGRU (TGRV, TGRW) の値} = \text{TBRU (TBRV, TBRW) の値} + \text{Td} \quad (\text{Td : TDDR に設定された値})$$

$$\text{TGRUU (TGRVU, TGRWU) の値} = \text{TBRU (TBRV, TBRW) の値} + 2\text{Td}$$

$$\text{TGRUD (TGRVD, TGRWD) の値} = \text{TBRU (TBRV, TBRW) の値}$$

$$\text{TPDR の値} = \text{TPBR の値} + 2\text{Td}$$

TBRU ~ TBRW の値は、常に H'0000 ~ H'FFFF-2Td の範囲で設定し、TPBR の値は、常に H'0000 ~ H'FFFF-4Td の範囲で設定してください。

図 13.4 にカウンタとレジスタの動作例を示します。




図 13.4 カウンタとレジスタの動作例

(3) 初期設定

動作モードでは、初期設定の必要なレジスタが 5 本あります。

タイマモードレジスタ (TMDR) の MD1~0 ビットで動作モードを設定する前に、次のレジスタの初期値を設定してください。

タイマピリオドバッファレジスタ (TPBR) には、PWM キャリア周期の 1/2 を設定します。また、タイマデッドタイムデータレジスタ (TDDR) には、デッドタイム T_d (理想波形を出力する場合は、 $T_d=H'0000$) を設定します。TPDR には、(TPBR の値 + $2T_d$) を設定します。

TBRU~TBRW のフリーライト動作アドレスには、それぞれ (PWM デューティの初期値 - T_d) を設定します。

TBRU~TBRW の値は、常に $H'0000 \sim H'FFFF-2T_d$ の範囲で設定し、TPBR の値は、常に $H'0000 \sim H'FFFF-4T_d$ の範囲で設定してください。

13. モータマネージメントタイマ (MMT)

(4) PWM 出力のアクティブレベルの設定

動作モードでは、PWM パルスのアクティブレベルをタイマモードレジスタ (TMDR) の OLSN、OLSP ビットで設定します。

出力レベルは、6 相出力の正相の 3 相、逆相の 3 相ごとに設定可能です。なお、出力レベルの設定 / 変更は動作モードを解除した状態で行ってください。

(5) デッドタイムの設定

動作モードでは、正相と逆相がノンオーバラップの関係にある PWM パルスを出力します。また、このノンオーバラップ時間はデッドタイムと呼びます。ノンオーバラップ時間はタイマデッドタイムデータレジスタ (TDDR) に設定します。TDDR に設定した値と各相のタイムデッドタイムカウンタ (TDCNT) を比較することでデッドタイム生成波形を生成します。TDDR の内容変更は、動作モードを解除した状態で行ってください。

(6) PWM 周期の設定

動作モードでは、PWM パルスの 1/2 周期を TPBR レジスタに設定します。TPBR の値は、常に H'0000 ~ H'FFFF-4Td の範囲で設定してください。TPBR に設定した値は、タイマモードレジスタ (TMDR) の MD1、0 ビットで選択した転送タイミングで TPDR に転送されます。転送後の TPDR の値は、(TPBR の値 + 2Td) となります。

変更した PWM 周期は、データ更新が TCNT カウンタの山で行われる場合は次の周期から、谷で行われる場合はその周期から反映されます。

(7) レジスタデータの更新

動作モードでは、コンペアレジスタのデータを更新する場合はバッファレジスタを使用します。更新データは、バッファレジスタに常にライトすることができます。バッファレジスタの値はタイマモードレジスタ (TMDR) の MD1、0 ビットで設定したデータ更新タイミングでコンペアレジスタに転送されます。ただし、TBRU ~ TBRW のフリー動作用アドレスにライトした場合は、即座に対応するコンペアレジスタに転送されます。

(8) 動作モードの初期出力

動作モードの初期出力は TBRU ~ TBRW の初期値により決まります。

表 13.2 に TBRU ~ TBRW の初期値と初期出力の関係を示します。

表 13.2 TBRU ~ TBRW の初期値と初期出力の関係

TBRU ~ TBRW の初期値	初期出力	
	OLSP=1、OLSN=1	OLSP=0、OLSN=0
TBR = H'0000	正相 = 1、逆相 = 0	正相 : 0、逆相 = 1
H'0000 < TBR - Td	正相 = 0、逆相 = 0	正相 : 1、逆相 = 1
Td < TBR - H'FFFF-2Td	正相 = 0、逆相 = 1	正相 : 1、逆相 = 0

(9) 動作モードの PWM 出力生成法

動作モードでは、正相と逆相がノンオーバラップ時間を持った PWM 波形を 3 相出力します。このノンオーバラップ時間をデッドタイムと呼びます。

PWM 波形は、コンペア出力波形とデッドタイム生成波形の論理積により生成された出力生成波形から生成されます。ここでは U 相 (U 相) 分の波形生成法について示します。V 相、W 相波形も同様に生成されます。

(a) コンペア出力波形

コンペア出力波形は、TCNT カウンタと TGR レジスタの値の大小比較をすることで生成します。

コンペア出力波形 U 相 A (CMOUA) は、T1 期間 (TCNT がアップカウント時) で TGRUU > TCNT ならば 1 を、TGRUU < TCNT ならば 0 を出力します。また、T2 期間 (TCNT がダウンカウント時) で TGRU > TCNT ならば 0 を、TGRU < TCNT ならば 1 を出力します。

コンペア出力波形 U 相 B (CMOUB) は、T1 期間で TGRU > TCNT ならば 1 を、TGRU < TCNT ならば 0 を出力します。また、T2 期間で TGRUD > TCNT ならば 1 を、TGRUD < TCNT ならば 0 を出力します。

(b) デッドタイム生成波形

デッドタイム生成波形 U 相 A (DTGUA)、B (DTGUB) は初期値として 1 を出力します。

CMOUA の立ち下がりエッジにより TDCNT0 はカウントスタートします。DTGUA は、TDCNT0 がカウント動作中に 0 を出力し、それ以外は 1 を出力します。

CMOUB の立ち下がりエッジにより TDCNT1 はカウントスタートします。DTGUB は、TDCNT1 がカウント動作中に 0 を出力し、それ以外は 1 を出力します。

(c) 出力生成波形

出力生成波形 U 相 A (OGUA) は、CMOUA と DTGUB の論理積により生成し、出力生成波形 U 相 B (OGUB) は、CMOUB と DTGUA の論理積により生成します。

(d) PWM 波形

PWM 波形は、出力生成波形をタイマモードレジスタ (TMDR) の OLSN、OLSP ビットで設定された出力レベルに変換して生成します。

図 13.5 に PWM 波形生成例 (動作モード 3、OLSN=1、OLSP=1 の場合) を示します。




図 13.5 PWM 波形生成例

(10) デューティ 0 ~ 100% 出力

動作モードでは、デューティ 0 ~ 100% の PWM 波形を任意に出力可能です。出力する PWM デューティはバッファレジスタ (TBRU ~ TBRW) により設定します。

デューティ 100% 出力は、バッファレジスタ (TBRU ~ TBRW) の値を H'0000 値に設定すると出力されます。このときの波形は、正相が 100%ON 状態の波形です。また、デューティ 0% 出力は、バッファレジスタ (TBRU ~ TBRW) の値を TPDR より大きい値に設定されると出力されます。このときは、正相が 100%OFF の状態の波形です。

(11) 外部からのカウンタクリア機能

動作モードでは、外部から TCNT カウンタのクリアが可能です。カウンタクリア機能を使用する場合は、ポート A・IO レジスタ L (PAIORL) で PCIO 端子を入力設定してください。

PCIO 端子(入力設定時)の立ち下がりエッジにより、TCNT カウンタは 2Td(初期設定値)にクリアされ、TPDR の値までアップカウント動作を行い、一致するとダウンカウントに切り替わります。その後、2Td と一致するとアップカウントに切り替わり、この動作を繰り返します。カウンタクリア動作例を図 13.6 に示します。




図 13.6 TCNT カウンタクリアの動作例

(12) PWM 周期に同期したトグル出力

動作モードでは、PWM キャリア周期に同期したトグル出力が可能です。PWM 周期を出力する場合は、ピンファンクションコントローラ (PFC) で PCIO 端子 (出力設定時) の出力を有効にしてください。トグル出力の波形例を図 13.7 に示します。

PWM 周期出力は、TCNT のカウント方向でトグルを行います。このトグルの出力端子は、PCIO 端子 (出力設定時) です。また、TCNT がアップカウント時には 1 を出力し、ダウンカウント時には 0 を出力します。




図 13.7 PWM 周期に同期したトグル出力波形例

13. モータマネージメントタイマ (MMT)

(13) A/D 変換開始要求の設定

A/D 変換の開始要求は、TCNT と TPDR のコンペアマッチと、TCNT と 2Td のコンペアマッチを使用して行うことが可能です。TCNT と TPDR のコンペアマッチを使用して開始要求を設定すると、PWM パルスの中心(TCNT カウンタの山)で A/D 変換をスタートさせることができます。TCNT と 2Td のコンペアマッチを使用して開始要求を設定すると、PWM パルスの端 (TCNT カウンタの谷)で A/D 変換をスタートさせることができます。

A/D 変換の開始要求は、タイマコントロールレジスタ (TCNR) の TTGE ビットを 1 にセットすることで設定できます。

A/D 変換のスタートタイミングと動作モードの関係を表 13.3 に示します。

表 13.3 A/D 変換のスタートタイミングと動作モードの関係

動作モード	A/D 変換スタートタイミング
動作モード 1 (山で転送)	谷で A/D 変換スタート
動作モード 2 (谷で転送)	山で A/D 変換スタート
動作モード 3 (山・谷で転送)	山・谷で A/D 変換スタート

13.4.2 出力保護機能

動作モードの出力は、次の保護機能を備えています。

- 外部信号によるMMT出力の停止機能

6相PWM出力端子は、指定した外部信号が入力されることにより自動的にハイインピーダンス状態にすることが可能です。外部信号の入力端子は3本あります。詳細は、「13.8 ポートアウトプットイネーブル(POE)」を参照してください。

- 発振停止時のMMT出力の停止機能

6相PWM出力端子は、本LSIに入力されているクロックが停止したことを検出して自動的にハイインピーダンス状態になります。ただし、クロックが再発振を開始すると、端子の状態は保証されません。

13.5 割り込み要因

TCNT と TPDR レジスタ ($2T_d$) のコンペアマッチの発生により、タイマステータスレジスタ (TSR) の TGFM (TGFN) フラグが 1 にセットされたとき、タイマコントロールレジスタ (TCNR) の TGIEM (TGIEN) ビットが 1 にセットされていれば、割り込みを要求します。TGF フラグを 0 にクリアすることで割り込み要求は解除されます。

表 13.4 MMT の割り込み要因

名称	割り込み要因	割り込みフラグ
TGIMN	TCNT と TPDR のコンペアマッチ	TGFM
TGINN	TCNT と $2T_d$ のコンペアマッチ	TGFN


TCNT と TPDR のコンペアマッチ、TCNT と $2T_d$ のコンペアマッチによって、内蔵 A/D 変換器を起動することができます。これらのコンペアマッチの発生により、タイマステータスレジスタ (TSR) の TGF フラグが 1 にセットされたとき、A/D 変換器に対して A/D 変換の開始を要求します。このとき A/D 変換器側で、MMT の変換開始トリガが選択されていれば、A/D 変換が開始されます。

13.6 動作タイミング

13.6.1 入出力タイミング

(1) TCNT と TDCNT のカウントタイミング

TCNT、TDCNT のカウントタイミングを図 13.8 に示します。



13. モータマネージメントタイマ (MMT)

(2) TCNT カウンタクリアタイミング

外部信号による TCNT カウンタクリアのタイミングを図 13.9 に示します。




図 13.9 TCNT カウンタクリアタイミング

(3) TDCNT 動作タイミング

TDCNT の動作タイミングを図 13.10 に示します。




図 13.10 TDCNT 動作タイミング

(4) バッファ動作タイミング

コンペアマッチバッファ動作のタイミングを図 13.11 に示します。




図 13.11 バッファ動作タイミング

13.6.2 割り込み信号タイミング

(1) コンペアマッチ時の TGF フラグのセットタイミング

TCNT と TPDR のコンペアマッチの発生によるタイマステータスレジスタ (TSR) の TGF フラグのセットタイミングと、TGI 割り込み要求信号のタイミングを図 13.12 に示します。また、TCNT と 2Td のコンペアマッチの場合も、同様のタイミングです。




図 13.12 TGI 割り込みタイミング

(2) ステータスフラグのクリアタイミング

ステータスフラグは CPU が 1 の状態をリードした後、0 をライトするとクリアされます。CPU によるステータスフラグのクリアタイミングを図 13.13 に示します。




図 13.13 CPU によるステータスフラグのクリアタイミング

13.7 使用上の注意事項

13.7.1 モジュールスタンバイモードの設定

モジュールスタンバイコントロールレジスタにより、MMT の禁止 / 許可を設定することができます。初期値では、MMT の動作は停止しています。モジュールスタンバイモードを解除することにより、レジスタのアクセスが可能になります。詳細は「第 18 章 低消費電力状態」を参照してください。

13.7.2 MMT 動作中の注意事項

MMT の動作中、以下に示す動作や競合が起こりますので注意してください。

(1) バッファレジスタのライトとコンペアマッチの競合

バッファレジスタ (TBRU ~ TBRW, TPBR) のライトサイクル中の T2 ステートでコンペアマッチが発生すると、バッファ動作によってバッファレジスタからコンペアレジスタ (TGR, TPDR) にデータが転送されます。転送されるデータは、バッファレジスタライトデータです。

このタイミングを図 13.14 に示します。




図 13.14 バッファレジスタのライトとコンペアマッチの競合

13. モータマネージメントタイマ (MMT)

(2) コンペアレジスタのライトとコンペアマッチの競合

コンペアレジスタ (TGR、TPDR) のライトサイクル中の T2 ステートでコンペアマッチが発生すると、コンペアレジスタのライトは行われず、バッファ動作によってバッファレジスタ (TBRU、TBRV、TBRW、TPBR) からコンペアレジスタにデータが転送されます。

このタイミングを図 13.15 に示します。




図 13.15 コンペアレジスタのライトとコンペアマッチの競合

(3) タイマジェネラルレジスタ U (TGRU)、タイマジェネラルレジスタ V (TGRV)、タイマジェネラルレジスタ W (TGRW) に値を書き込む時、フリー動作用アドレス(*)に書き込む場合は以下の点についてご注意ください。

- カウントアップ時にTGRUに書き込む値は、「旧TGRUの値 + Td」にならないようにしてください。
- カウントダウン時にTGRUに書き込む値は、「旧TGRUの値 - Td」にならないようにしてください。

TGRV および TGRW についても同様です。ここで、「旧 TGRU の値 + Td」を書き込んだ場合（カウントダウン時は「旧 TGRU の値-Td」）、U、V、W 相の該当する PUOA/PUOB、PVOA/PVOB、PWOA/PWOB 出力が、1 周期分出力されない場合があります。図 13.16 に NG のケースを示します。なお、バッファ動作用アドレスに書き込む場合はこれらは該当しません。

【注】 * TBRU、TBRV、TBRW レジスタアドレスとして、それぞれ H'FFFF8A1C、H'FFFF8A2C、H'FFFF8A3C を使用する場合。




図 13.16 タイマジェネラルレジスタへの書き込み（1周期分出力されない例）

(4) MMT動作中のタイマピリオドデータレジスタ (TPDR) とタイマデッドタイムデータレジスタ (TDDR) への書き込みについて

- MMT動作中には、TPDRレジスタを書き換えないでください。必ずTPBRレジスタを経由してバッファ書き込みを行ってください。
- MMTを一度起動したら、TDDRレジスタを書き換えないでください。TDDR設定値と比較されるTDCNTレジスタには書き込めませんので、TDDRを書き換えると最大1周期 (TDCNTの16ビットフルカウント時間) 分出力波形が得られない場合があります。

(5) TCNTカウント動作停止時の注意事項

TCNTのカウント動作時にTCNTのカウント動作を停止すると、デッドタイム（ノンオーバラップタイム）がタイマデットタイムレジスタ (MMT_TDDR) に設定された値より短い、また消去した(0になった) PWM波形が出力されることがあります。回避策として下記対策のいずれかを実施してください。

- (a) タイマコントロールレジスタ (TCNR) のCSTビットを1にセットし、MMTのカウント動作を開始した後はCSTビットのクリアを行わないでください。CSTビットのクリアを行う場合は、再び、CSTビットを1にセットしないでください。

- (b) CSTビットのセット クリア 再セット動作を行う場合は下記手順により、クリア 再セットを実行してください。

ピンファンクションコントローラ (PFC) で PWM 出力端子を汎用入力ポートに設定してください。

全バッファレジスタ (TBRU, TBRV, TBRW) のフリー動作用アドレスに H'0000 を設定してください。

設定されたデッドタイム期間が経過後、TCNRをH'00にしてCSTビットを0にクリアしてください。

再び、CSTビットを1にセットしてください。

- (c) CSTビットのセット クリア 再セット動作を行う場合は下記手順により、クリア 再セットを実行してください。

TCNRのCSTビットを0にクリアしてカウント動作を停止してください。

ピンファンクションコントローラで PWM 出力端子を汎用入力ポートに切り替えてください。

13. モータマネージメントタイマ (MMT)

モジュールスタンバイコントロールレジスタ2 (MSTCR2) のMSTP14ビットを0にクリアして、モジュールスタンバイモードに遷移させてMMTの内部状態を初期化してください。

すぐにMSTP14ビットを1にセットし、モジュールスタンバイモードから復帰させて、MMTの初期化および端子の初期化を再度実行してください。

TCNRのCSTビットを1にセットしてカウント動作を再開してください。

13.8 ポートアウトプットイネーブル (POE)

POEは、 $\overline{\text{POE}4}$ ～ $\overline{\text{POE}6}$ 端子の入力変化によって、MMT出力端子(POUA、POUB、POVA、POVB、POWA、POWB)をハイインピーダンス状態にすることができます。また、同時に割り込み要求を発行することができます。これとは別に、発振器が停止した場合とスタンバイ状態でも、MMT出力端子はハイインピーダンス状態になります。

13.8.1 特長

POEには次の特長があります。

- $\overline{\text{POE}4}$ ～ $\overline{\text{POE}6}$ の各入力端子に、立ち下がりエッジ、P /8×16回、P /16×16回、P /128×16回のローレベルサンプリングの設定が可能です。
- $\overline{\text{POE}4}$ ～ $\overline{\text{POE}6}$ 端子の立ち下がりエッジ、またはローレベルサンプリングによって、MMT出力端子をハイインピーダンス状態にできます。
- 入力レベルのサンプリングにより、割り込みの発生が可能です。




図 13.17 POE ブロック図

13.8.2 入出力端子

POE の端子構成を表 13.5 に示します。

表 13.5 端子構成

名称	略称	入出力	機能
ポートアウトプットイネーブル入力端子	POE4 ~ POE6	入力	MMT 出力端子をハイインピーダンス状態にする要求信号を入力

13.8.3 レジスタの説明

POE には、以下のレジスタがあります。

- 入力レベルコントロール / ステータスレジスタ2 (ICSR2)

(1) 入力レベルコントロール / ステータスレジスタ2 (ICSR2)

ICSR2 は、リード / ライト可能な 16 ビットのレジスタで、POE4 ~ POE6 端子の入力モードの選択、割り込みの許可 / 禁止の制御、およびステータスを示します。

ビット	ビット名	初期値	R/W	説明
15		0	R	リザーブビット リードすると常に 0 がリードされます。ライトする値も常に 0 としてください。
14	POE6F	0	R/(W)*	POE6 フラグビット POE6 端子にハイインピーダンス要求が入力されたことを示すフラグです。 [クリア条件] POE6F=1 の状態をリード後、POE6F に 0 をライトしたとき [セット条件] POE6 端子に、ICSR2 のビット 5、4 で設定した入力が発生したとき
13	POE5F	0	R/(W)*	POE5 フラグビット POE5 端子にハイインピーダンス要求が入力されたことを示すフラグです。 [クリア条件] POE5F=1 の状態をリード後、POE5F に 0 をライトしたとき [セット条件] POE5 端子に、ICSR2 のビット 3、2 で設定した入力が発生したとき

13. モータマネージメントタイマ (MMT)

ビット	ビット名	初期値	R/W	説明
12	POE4F	0	R/(W)*	<p>POE4 フラグビット $\overline{\text{POE4}}$ 端子にハイインピーダンス要求が入力されたことを示すフラグです。</p> <p>[クリア条件] $\overline{\text{POE4}}=1$ の状態をリード後、POE4F に 0 をライトしたとき</p> <p>[セット条件] $\overline{\text{POE4}}$ 端子に、ICSR2 のビット 1、0 で設定した入力が発生したとき</p>
11~9		0	R	<p>リザーブビット リードすると常に 0 がリードされます。ライトする値も常に 0 としてください。</p>
8	PIE	0	R/W	<p>ポートインターラップトイネーブルビット ICSR2 の POE4F ~ POE6F ビットに、1 ビットでも 1 がセットされたとき、割り込み要求を許可または禁止します。</p> <p>0 : 禁止 1 : 許可</p>
7、6		すべて 0	R	<p>リザーブビット リードすると常に 0 がリードされます。ライトする値も常に 0 としてください。</p>
5 4	POE6M1 POE6M0	0 0	R/W R/W	<p>POE6 モードビット 1、0 $\overline{\text{POE6}}$ 端子の入力モードを選択します。</p> <p>00 : $\overline{\text{POE6}}$ 入力の立ち下がりエッジで要求を受け付けます。</p> <p>01 : $\overline{\text{POE6}}$ 入力のローレベルを P / 8 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>10 : $\overline{\text{POE6}}$ 入力のローレベルを P / 16 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>11 : $\overline{\text{POE6}}$ 入力のローレベルを P / 128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p>

ピット	ピット名	初期値	R/W	説明
3 2	POE5M1 POE5M0	0 0	R/W R/W	<p>POE5 モードピット 1、0</p> <p>POE5 端子の入力モードを選択します。</p> <p>00 : $\overline{\text{POE5}}$ 入力の立ち下がりエッジで要求を受け付けます。</p> <p>01 : $\overline{\text{POE5}}$ 入力のローレベルを P / 8 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>10 : $\overline{\text{POE5}}$ 入力のローレベルを P / 16 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>11 : $\overline{\text{POE5}}$ 入力のローレベルを P / 128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p>
1 0	POE4M1 POE4M0	0 0	R/W R/W	<p>POE4 モードピット 1、0</p> <p>POE4 端子の入力モードを選択します。</p> <p>00 : $\overline{\text{POE4}}$ 入力の立ち下がりエッジで要求を受け付けます。</p> <p>01 : $\overline{\text{POE4}}$ 入力のローレベルを P / 8 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>10 : $\overline{\text{POE4}}$ 入力のローレベルを P / 16 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p> <p>11 : $\overline{\text{POE4}}$ 入力のローレベルを P / 128 クロックごとに 16 回サンプリングし、すべてローレベルだった場合、要求を受け付けます。</p>

【注】 * フラグをクリアするために 0 のみライトすることができます。

13.8.4 動作説明

(1) 入力レベル検出動作

ICSR2 で設定した入力条件が、POE 端子に 1 端子でも発生した場合、MMT 出力端子をハイインピーダンス状態にします。

- ハイインピーダンスになる端子 (MMT出力端子)

MMT (モータマネジメントタイマ) のPWOB、PWOA、PVOB、PVOA、PUOB、PUOAの6端子

【注】 各端子を汎用入出力機能または MMT 出力端子として使用している場合にのみ、ハイインピーダンスとなります。

(a) 立ち下がりエッジ検出

POE 端子にハイレベルからローレベルの変化が入力されたとき

(b) ローレベル検出

図 13.17 にローレベル検出動作を示します。ICSR2 で設定したサンプリングクロックで、16 回連続したローレベルをサンプリングします。このとき、一度でもハイレベルを検出した場合は、受け付けられません。

また、サンプリングクロックから MMT 出力端子がハイインピーダンス状態になるタイミングは立ち下がりエッジ検出、ローレベル検出ともに同じです。




図 13.18 ローレベル検出動作

(2) ハイインピーダンス状態からの解除

入力レベル検出でハイインピーダンス状態になった MMT 出力端子は、パワーオンリセットで初期状態に戻すか、ICSR2 のビット 12 ~ 14 (POE4F ~ POE6F) のフラグをすべてクリアすることにより解除されます。

13.8.5 使用上の注意事項

POE をレベル検出に設定するときは、最初 POE 入力をハイレベルにしてください。

14. ピンファンクションコントローラ (PFC)

ピンファンクションコントローラ (PFC) は、マルチプレクス端子の機能とその入出力の方向を選ぶためのレジスタで構成されています。表 14.1～表 14.10 に本 LSI のマルチプレクス端子を示します。

表 14.11、表 14.12 に動作モード別端子機能一覧を示します。

表 14.1 マルチプレクス一覧表 (SH7108、ポート A)

ポート	機能 1 (関連 モジュール)	機能 2 (関連 モジュール)	機能 3 (関連 モジュール)	機能 4 (関連 モジュール)	機能 5 (関連 モジュール)	機能 6 (関連 モジュール)	機能 7 (関連 モジュール)	機能 8 (関連 モジュール)
A	PA0 入出力 (ボ - ト)	-	-	-	-	POE0 入力 (ボ - ト)	RxD2 入力 (SCI)	-
	PA1 入出力 (ボ - ト)	-	-	-	-	POE1 入力 (ボ - ト)	TxD2 出力 (SCI)	-
	PA2 入出力 (ボ - ト)	-	-	IRQ0 入力 (INTC)	-	PCIO 入出力 (MMT)	SCK2 入出力 (SCI)	-
	PA3 入出力 (ボ - ト)	-	-	-	-	-	RxD3 入力 (SCI)	-
	PA4 入出力 (ボ - ト)	-	-	-	-	-	TxD3 出力 (SCI)	-
	PA5 入出力 (ボ - ト)	-	-	IRQ1 入力 (INTC)	-	-	SCK3 入出力 (SCI)	-
	PA6 入出力 (ボ - ト)	TCLKA 入力 (MTU)	-	-	-	RxD2 入力 (SCI)	-	-
	PA7 入出力 (ボ - ト)	TCLKB 入力 (MTU)	-	-	-	TxD2 出力 (SCI)	-	-
	PA8 入出力 (ボ - ト)	TCLKC 入力 (MTU)	-	-	-	RxD3 入力 (SCI)	-	-
	PA9 入出力 (ボ - ト)	TCLKD 入力 (MTU)	-	-	-	TxD3 出力 (SCI)	-	-
	PA10 入出力 (ボ - ト)	-	-	-	-	SCK2 入出力 (SCI)	-	-
	PA11 入出力 (ボ - ト)	-	ADTRG 入力 (A/D)	-	-	SCK3 入出力 (SCI)	-	-
	PA12 入出力 (ボ - ト)	-	-	-	-	-	-	-
	PA13 入出力 (ボ - ト)	-	POE4 入力 (ボ - ト)	-	-	-	-	-

14. ピンファンクションコントローラ (PFC)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)	機能 5 (関連モジュール)	機能 6 (関連モジュール)	機能 7 (関連モジュール)	機能 8 (関連モジュール)
A	PA14 入出力 (ボ - ト)	-	POE5 入力 (ボ - ト)	-	-	-	-	-
	PA15 入出力 (ボ - ト)	-	POE6 入力 (ボ - ト)	-	-	-	-	-

表 14.2 マルチプレクス一覧表 (SH7108、ポート B)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
B	PB2 入出力 (ボ - ト)	IRQ0 入力 (INTC)	POE0 入力 (ボ - ト)	-
	PB3 入出力 (ボ - ト)	IRQ1 入力 (INTC)	POE1 入力 (ボ - ト)	-
	PB4 入出力 (ボ - ト)	IRQ2 入力 (INTC)	POE2 入力 (ボ - ト)	-
	PB5 入出力 (ボ - ト)	IRQ3 入力 (INTC)	POE3 入力 (ボ - ト)	-

表 14.3 マルチプレクス一覧表 (SH7108、ポート E)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
E	PE0 入出力 (ボ - ト)	TIOC0A 入出力 (MTU)	-	-
	PE1 入出力 (ボ - ト)	TIOC0B 入出力 (MTU)	-	-
	PE2 入出力 (ボ - ト)	TIOC0C 入出力 (MTU)	-	-
	PE3 入出力 (ボ - ト)	TIOC0D 入出力 (MTU)	-	-
	PE4 入出力 (ボ - ト)	TIOC1A 入出力 (MTU)	RxD3 入力 (SCI)	-
	PE5 入出力 (ボ - ト)	TIOC1B 入出力 (MTU)	TxD3 出力 (SCI)	-
	PE6 入出力 (ボ - ト)	TIOC2A 入出力 (MTU)	SCK3 入出力 (SCI)	-
	PE7 入出力 (ボ - ト)	TIOC2B 入出力 (MTU)	RxD2 入力 (SCI)	-
	PE8 入出力 (ボ - ト)	TIOC3A 入出力 (MTU)	SCK2 入出力 (SCI)	-
	PE9 入出力 (ボ - ト)	TIOC3B 入出力 (MTU)	-	-
	PE10 入出力 (ボ - ト)	TIOC3C 入出力 (MTU)	TxD2 出力 (SCI)	-
	PE11 入出力 (ボ - ト)	TIOC3D 入出力 (MTU)	-	-
	PE12 入出力 (ボ - ト)	TIOC4A 入出力 (MTU)	-	-
	PE13 入出力 (ボ - ト)	TIOC4B 入出力 (MTU)	MRES 入力 (INTC)	-
	PE14 入出力 (ボ - ト)	TIOC4C 入出力 (MTU)	-	-
	PE15 入出力 (ボ - ト)	TIOC4D 入出力 (MTU)	-	IRQOUT 出力 (INTC)
	PE16 入出力 (ボ - ト)	PUOA 出力 (MMT)	-	-
	PE17 入出力 (ボ - ト)	PVOA 出力 (MMT)	-	-
	PE18 入出力 (ボ - ト)	PWOA 出力 (MMT)	-	-
	PE19 入出力 (ボ - ト)	PUOB 出力 (MMT)	-	-

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
E	PE20 入出力 (ボ - ト)	PVOB 出力 (MMT)	-	-
	PE21 入出力 (ボ - ト)	PWOB 出力 (MMT)	-	-

表 14.4 マルチプレクス一覧表 (SH7108、ポート F)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
F	PF8 入力 (ボ - ト)	AN8 入力 (A/D-0)	-	-
	PF9 入力 (ボ - ト)	AN9 入力 (A/D-0)	-	-
	PF10 入力 (ボ - ト)	AN10 入力 (A/D-0)	-	-
	PF11 入力 (ボ - ト)	AN11 入力 (A/D-0)	-	-
	PF12 入力 (ボ - ト)	AN12 入力 (A/D-1)	-	-
	PF13 入力 (ボ - ト)	AN13 入力 (A/D-1)	-	-
	PF14 入力 (ボ - ト)	AN14 入力 (A/D-1)	-	-
	PF15 入力 (ボ - ト)	AN15 入力 (A/D-1)	-	-

表 14.5 マルチプレクス一覧表 (SH7108、ポート G)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
G	PG0 入力 (ボ - ト)	AN16 入力 (A/D-2)	-	-
	PG1 入力 (ボ - ト)	AN17 入力 (A/D-2)	-	-
	PG2 入力 (ボ - ト)	AN18 入力 (A/D-2)	-	-
	PG3 入力 (ボ - ト)	AN19 入力 (A/D-2)	-	-

14. ピンファンクションコントローラ (PFC)

表 14.6 マルチプレクス一覧表 (SH7109、ポート A)

ポート	機能 1 (関連 モジュール)	機能 2 (関連 モジュール)	機能 3 (関連 モジュール)	機能 4 (関連 モジュール)	機能 5 (関連 モジュール)	機能 6 (関連 モジュール)	機能 7 (関連 モジュール)	機能 8 (関連 モジュール)
A	PA0 入出力 (ボ - ト)	-	-	-	A0 出力 (BSC)	P0E0 入力 (ボ - ト)	RxD2 入力 (SCI)	-
	PA1 入出力 (ボ - ト)	-	-	-	A1 出力 (BSC)	P0E1 入力 (ボ - ト)	TxD2 出力 (SCI)	-
	PA2 入出力 (ボ - ト)	-	-	IRQ0 入力 (INTC)	A2 出力 (BSC)	PCIO 入出力 (MMT)	SCK2 入出力 (SCI)	-
	PA3 入出力 (ボ - ト)	-	-	-	A3 出力 (BSC)	-	RxD3 入力 (SCI)	-
	PA4 入出力 (ボ - ト)	-	-	-	A4 出力 (BSC)	-	TxD3 出力 (SCI)	-
	PA5 入出力 (ボ - ト)	-	-	IRQ1 入力 (INTC)	A5 出力 (BSC)	-	SCK3 入出力 (SCI)	-
	PA6 入出力 (ボ - ト)	TCLKA 入力 (MTU)	-	RD 出力 (BSC)	-	RxD2 入力 (SCI)	-	-
	PA7 入出力 (ボ - ト)	TCLKB 入力 (MTU)	-	WAIT 入力 (BSC)	-	TxD2 出力 (SCI)	-	-
	PA8 入出力 (ボ - ト)	TCLKC 入力 (MTU)	-	-	-	RxD3 入力 (SCI)	-	-
	PA9 入出力 (ボ - ト)	TCLKD 入力 (MTU)	-	-	-	TxD3 出力 (SCI)	-	-
	PA10 入出力 (ボ - ト)	CS0 出力 (BSC)	-	-	-	SCK2 入出力 (SCI)	-	-
	PA11 入出力 (ボ - ト)	-	ADTRG 入力 (A/D)	-	-	SCK3 入出力 (SCI)	-	-
	PA12 入出力 (ボ - ト)	WRL 出力 (BSC)	-	-	-	-	-	-
	PA13 入出力 (ボ - ト)	-	P0E4 入力 (ボ - ト)	-	-	BREQ 入力 (BSC)	-	-
	PA14 入出力 (ボ - ト)	RD 出力 (BSC)	P0E5 入力 (ボ - ト)	-	-	-	-	-
	PA15 入出力 (ボ - ト)	CK 出力 (CPG)	P0E6 入力 (ボ - ト)	-	-	BACK 出力 (BSC)	-	-

表 14.7 マルチプレクス一覧表 (SH7109、ポート B)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)	機能 5 (関連モジュール)	機能 6 (関連モジュール)	機能 7 (関連モジュール)	機能 8 (関連モジュール)
B	PB0 入出力 (ボ - ト)	A16 出力 (BSC)	-	-	-	-	-	-
	PB1 入出力 (ボ - ト)	A17 出力 (BSC)	-	-	-	-	-	-
	PB2 入出力 (ボ - ト)	$\overline{\text{IRQ0}}$ 入力 (INTC)	$\overline{\text{POE0}}$ 入力 (ボ - ト)			-	-	-
	PB3 入出力 (ボ - ト)	$\overline{\text{IRQ1}}$ 入力 (INTC)	$\overline{\text{POE1}}$ 入力 (ボ - ト)				-	-
	PB4 入出力 (ボ - ト)	$\overline{\text{IRQ2}}$ 入力 (INTC)	$\overline{\text{POE2}}$ 入力 (ボ - ト)				-	-
	PB5 入出力 (ボ - ト)	$\overline{\text{IRQ3}}$ 入力 (INTC)	$\overline{\text{POE3}}$ 入力 (ボ - ト)			CK 出力 (CPG)	-	-

表 14.8 マルチプレクス一覧表 (SH7109、ポート D)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
D	PD0 入出力 (ボ - ト)	D0 入出力 (BSC)	RxD2 入力 (SCI)	-
	PD1 入出力 (ボ - ト)	D1 入出力 (BSC)	TxD2 出力 (SCI)	-
	PD2 入出力 (ボ - ト)	D2 入出力 (BSC)	SCK2 入出力 (SCI)	-
	PD3 入出力 (ボ - ト)	D3 入出力 (BSC)	-	-
	PD4 入出力 (ボ - ト)	D4 入出力 (BSC)	-	-
	PD5 入出力 (ボ - ト)	D5 入出力 (BSC)	-	-
	PD6 入出力 (ボ - ト)	D6 入出力 (BSC)	-	-
	PD7 入出力 (ボ - ト)	D7 入出力 (BSC)	-	-
	PD8 入出力 (ボ - ト)	-	-	-

表 14.9 マルチプレクス一覧表 (SH7109、ポート E)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
E	PE0 入出力 (ボ - ト)	TIOC0A 入出力 (MTU)	-	$\overline{\text{CS0}}$ 出力 (BSC)
	PE1 入出力 (ボ - ト)	TIOC0B 入出力 (MTU)	-	-
	PE2 入出力 (ボ - ト)	TIOC0C 入出力 (MTU)	-	-
	PE3 入出力 (ボ - ト)	TIOC0D 入出力 (MTU)	-	-
	PE4 入出力 (ボ - ト)	TIOC1A 入出力 (MTU)	RxD3 入力 (SCI)	A6 出力 (BSC)
	PE5 入出力 (ボ - ト)	TIOC1B 入出力 (MTU)	TxD3 出力 (SCI)	A7 出力 (BSC)
	PE6 入出力 (ボ - ト)	TIOC2A 入出力 (MTU)	SCK3 入出力 (SCI)	A8 出力 (BSC)

14. ピンファンクションコントローラ (PFC)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
E	PE7 入出力 (ボ - ト)	TIOC2B 入出力 (MTU)	RxD2 入力 (SCI)	A9 出力 (BSC)
	PE8 入出力 (ボ - ト)	TIOC3A 入出力 (MTU)	SCK2 入出力 (SCI)	-
	PE9 入出力 (ボ - ト)	TIOC3B 入出力 (MTU)	-	-
	PE10 入出力 (ボ - ト)	TIOC3C 入出力 (MTU)	TxD2 出力 (SCI)	WR _L 出力 (BSC)
	PE11 入出力 (ボ - ト)	TIOC3D 入出力 (MTU)	-	-
	PE12 入出力 (ボ - ト)	TIOC4A 入出力 (MTU)	-	-
	PE13 入出力 (ボ - ト)	TIOC4B 入出力 (MTU)	MRES _l 入力 (INTC)	-
	PE14 入出力 (ボ - ト)	TIOC4C 入出力 (MTU)	-	-
	PE15 入出力 (ボ - ト)	TIOC4D 入出力 (MTU)	-	IRQOUT _l 出力 (INTC)
	PE16 入出力 (ボ - ト)	PUOA 出力 (MMT)	-	A10 出力 (BSC)
	PE17 入出力 (ボ - ト)	PVOA 出力 (MMT)	WAIT _l 入力 (BSC)	A11 出力 (BSC)
	PE18 入出力 (ボ - ト)	PWOA 出力 (MMT)	-	A12 出力 (BSC)
	PE19 入出力 (ボ - ト)	PUOB 出力 (MMT)	-	A13 出力 (BSC)
	PE20 入出力 (ボ - ト)	PVOB 出力 (MMT)	-	A14 出力 (BSC)
	PE21 入出力 (ボ - ト)	PWOB 出力 (MMT)	-	A15 出力 (BSC)

表 14.10 マルチプレクス一覧表 (SH7109、ポート F)

ポート	機能 1 (関連モジュール)	機能 2 (関連モジュール)	機能 3 (関連モジュール)	機能 4 (関連モジュール)
F	PF0 入力 (ボ - ト)	AN0 入力 (A/D-0)	-	-
	PF1 入力 (ボ - ト)	AN1 入力 (A/D-0)	-	-
	PF2 入力 (ボ - ト)	AN2 入力 (A/D-0)	-	-
	PF3 入力 (ボ - ト)	AN3 入力 (A/D-0)	-	-
	PF4 入力 (ボ - ト)	AN4 入力 (A/D-1)	-	-
	PF5 入力 (ボ - ト)	AN5 入力 (A/D-1)	-	-
	PF6 入力 (ボ - ト)	AN6 入力 (A/D-1)	-	-
	PF7 入力 (ボ - ト)	AN7 入力 (A/D-1)	-	-
	PF8 入力 (ボ - ト)	AN8 入力 (A/D-0)	-	-
	PF9 入力 (ボ - ト)	AN9 入力 (A/D-0)	-	-
	PF10 入力 (ボ - ト)	AN10 入力 (A/D-0)	-	-
	PF11 入力 (ボ - ト)	AN11 入力 (A/D-0)	-	-
	PF12 入力 (ボ - ト)	AN12 入力 (A/D-1)	-	-
	PF13 入力 (ボ - ト)	AN13 入力 (A/D-1)	-	-
	PF14 入力 (ボ - ト)	AN14 入力 (A/D-1)	-	-
	PF15 入力 (ボ - ト)	AN15 入力 (A/D-1)	-	-

表 14.11 動作モード別端子機能一覧 (SH7108)

ピン番号	端子名	
SH7108	シングルチップモード	
	初期機能	PFC で設定可能な機能
11, 43, 66	Vcc	Vcc
9, 24, 41, 64	Vss	Vss
22, 62	VCL	VCL
27, 38	AVcc	AVcc
25, 40	AVss	AVss
1	PE2	PE2 / TIOC0C
2	PE3	PE3 / TIOC0D
3	PE4	PE4 / TIOC1A / RxD3
4	PE5	PE5 / TIOC1B / TxD3
5	PE6	PE6 / TIOC2A / SCK3
6	PE7	PE7 / TIOC2B / RxD2
7	PE8	PE8 / TIOC3A / SCK2
8	PE9	PE9 / TIOC3B
10	PE10	PE10 / TIOC3C / TxD2
12	PE11	PE11 / TIOC3D
13	PE12	PE12 / TIOC4A
14	PE13	PE13 / TIOC4B / MRES
15	PE14	PE14 / TIOC4C
16	PE15	PE15 / TIOC4D / IRQOUT
17	PE16	PE16 / PUOA
18	PE17	PE17 / PVOA
19	PE18	PE18 / PWOA
20	PE19	PE19 / PUOB
21	PE20	PE20 / PVOB
23	PE21	PE21 / PWOB
26	PF15 / AN15	PF15 / AN15
28	PF14 / AN14	PF14 / AN14
29	PF13 / AN13	PF13 / AN13
30	PF12 / AN12	PF12 / AN12
31	PG3 / AN19	PG3 / AN19
32	PG2 / AN18	PG2 / AN18
33	PG1 / AN17	PG1 / AN17
34	PG0 / AN16	PG0 / AN16
35	PF11 / AN11	PF11 / AN11
36	PF10 / AN10	PF10 / AN10

14. ピンファンクションコントローラ (PFC)

ピン番号	端子名	
SH7108	シングルチップモード	
	初期機能	PFC で設定可能な機能
37	PF9 / AN9	PF9 / AN9
39	PF8 / AN8	PF8 / AN8
42	PB5	PB5 / $\overline{IRQ3}$ / POE3
44	PB4	PB4 / $\overline{IRQ2}$ / POE2
45	PB3	PB3 / $\overline{IRQ1}$ / POE1
46	PB2	PB2 / $\overline{IRQ0}$ / POE0
47	PA15	PA15 / $\overline{POE6}$
48	PA14	PA14 / $\overline{POE5}$
49	PA13	PA13 / POE4
50	PA12	PA12
51	PA11	PA11 / ADTRG / SCK3
52	PA10	PA10 / SCK2
53	PA9	PA9 / TCLKD / TxD3
54	PA8	PA8 / TCLKC / RxD3
55	PA7	PA7 / TCLKB / TxD2
56	PA6	PA6 / TCLKA / RxD2
57	PA5	PA5 / $\overline{IRQ1}$ / SCK3
58	PA4	PA4 / TxD3
59	PA3	PA3 / RxD3
60	PA2	PA2 / $\overline{IRQ0}$ / PCIO / SCK2
61	PA1	PA1 / $\overline{POE1}$ / TxD2
63	PA0	PA0 / $\overline{POE0}$ / RxD2
65	FWP	FWP
67	\overline{RES}	\overline{RES}
68	NMI	NMI
69	MD3	MD3
70	MD2	MD2
71	MD1	MD1
72	MD0	MD0
73	EXTAL	EXTAL
74	XTAL	XTAL
75	PLLVCL	PLLVCL
76	PLLCAP	PLLCAP
77	PLLVsS	PLLVsS
78	WDTOVF	WDTOVF
79	PE0	PE0 / TIOC0A
80	PE1	PE1 / TIOC0B

表 14.12 動作モード別端子機能一覧 (SH7109-(1))

ピン番号	端子名			
SH7109	内蔵 ROM 無効		内蔵 ROM 有効	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能
15, 53, 72, 84	Vcc	Vcc	Vcc	Vcc
13, 29, 50, 74, 82	Vss	Vss	Vss	Vss
27, 77	VCL	VCL	VCL	VCL
33, 46	AVcc	AVcc	AVcc	AVcc
30, 49	AVss	AVss	AVss	AVss
1	WDTOVF	WDTOVF	WDTOVF	WDTOVF
2	CS0	CS0	PE0	PE0 / TIOC0A / CS0
3	PE1	PE1 / TIOC0B	PE1	PE1 / TIOC0B
4	PE2	PE2 / TIOC0C	PE2	PE2 / TIOC0C
5	PE3	PE3 / TIOC0D	PE3	PE3 / TIOC0D
6	A6	A6	PE4	PE4 / TIOC1A / RxD3 / A6
7	A7	A7	PE5	PE5 / TIOC1B / TxD3 / A7
8	A8	A8	PE6	PE6 / TIOC2A / SCK3 / A8
9	A9	A9	PE7	PE7 / TIOC2B / RxD2 / A9
10	PE8	PE8 / TIOC3A / SCK2	PE8	PE8 / TIOC3A / SCK2
11	ASEBRKAK	ASEBRKAK	ASEBRKAK	ASEBRKAK
12	PE9	PE9 / TIOC3B	PE9	PE9 / TIOC3B
14	WRL	WRL	PE10	PE10 / TIOC3C / TxD2 / WRL
16	DBGMD	DBGMD	DBGMD	DBGMD
17	PE11	PE11 / TIOC3D	PE11	PE11 / TIOC3D
18	PE12	PE12 / TIOC4A	PE12	PE12 / TIOC4A
19	PE13	PE13 / TIOC4B / MRES	PE13	PE13 / TIOC4B / MRES
20	PE14	PE14 / TIOC4C	PE14	PE14 / TIOC4C
21	PE15	PE15 / TIOC4D / IRQOUT	PE15	PE15 / TIOC4D / IRQOUT
22	A10	A10	PE16	PE16 / PUOA / A10
23	A11	A11	PE17	PE17 / PVOA / WAIT / A11
24	A12	A12	PE18	PE18 / PWOA / A12
25	A13	A13	PE19	PE19 / PUOB / A13
26	A14	A14	PE20	PE20 / PVOB / A14
28	A15	A15	PE21	PE21 / PWOB / A15
31	PF7 / AN7	PF7 / AN7	PF7 / AN7	PF7 / AN7
32	PF15 / AN15	PF15 / AN15	PF15 / AN15	PF15 / AN15
34	PF6 / AN6	PF6 / AN6	PF6 / AN6	PF6 / AN6

14. ピンファンクションコントローラ (PFC)

ピン番号	端子名			
SH7109	内蔵 ROM 無効		内蔵 ROM 有効	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能
35	PF14 / AN14	PF14 / AN14	PF14 / AN14	PF14 / AN14
36	PF5 / AN5	PF5 / AN5	PF5 / AN5	PF5 / AN5
37	PF13 / AN13	PF13 / AN13	PF13 / AN13	PF13 / AN13
38	PF4 / AN4	PF4 / AN4	PF4 / AN4	PF4 / AN4
39	PF12 / AN12	PF12 / AN12	PF12 / AN12	PF12 / AN12
40	PF11 / AN11	PF11 / AN11	PF11 / AN11	PF11 / AN11
41	PF3 / AN3	PF3 / AN3	PF3 / AN3	PF3 / AN3
42	PF10 / AN10	PF10 / AN10	PF10 / AN10	PF10 / AN10
43	PF2 / AN2	PF2 / AN2	PF2 / AN2	PF2 / AN2
44	PF9 / AN9	PF9 / AN9	PF9 / AN9	PF9 / AN9
45	PF1 / AN1	PF1 / AN1	PF1 / AN1	PF1 / AN1
47	PF8 / AN8	PF8 / AN8	PF8 / AN8	PF8 / AN8
48	PF0 / AN0	PF0 / AN0	PF0 / AN0	PF0 / AN0
51	CK	PB5 / $\overline{\text{IRQ3}}$ / $\overline{\text{POE3}}$ / CK	CK	PB5 / $\overline{\text{IRQ3}}$ / $\overline{\text{POE3}}$ / CK
52	PB4	PB4 / $\overline{\text{IRQ2}}$ / $\overline{\text{POE2}}$	PB4	PB4 / $\overline{\text{IRQ2}}$ / $\overline{\text{POE2}}$
54	PB3	PB3 / $\overline{\text{IRQ1}}$ / $\overline{\text{POE1}}$	PB3	PB3 / $\overline{\text{IRQ1}}$ / $\overline{\text{POE1}}$
55	PB2	PB2 / $\overline{\text{IRQ0}}$ / $\overline{\text{POE0}}$	PB2	PB2 / $\overline{\text{IRQ0}}$ / $\overline{\text{POE0}}$
56	A17	A17	PB1	PB1 / A17
57	A16	A16	PB0	PB0 / A16
58	PA15	PA15 / CK / $\overline{\text{POE6}}$ / BACK	PA15	PA15 / CK / $\overline{\text{POE6}}$ / BACK
59	PA14	PA14 / RD / $\overline{\text{POE5}}$	PA14	PA14 / RD / $\overline{\text{POE5}}$
60	PA13	PA13 / $\overline{\text{POE4}}$ / BREQ	PA13	PA13 / $\overline{\text{POE4}}$ / BREQ
61	PA12	PA12 / WR $\overline{\text{L}}$	PA12	PA12 / WR $\overline{\text{L}}$
62	PA11	PA11 / ADTRG / SCK3	PA11	PA11 / ADTRG / SCK3
63	PA10	PA10 / CS $\overline{\text{O}}$ / SCK2	PA10	PA10 / CS $\overline{\text{O}}$ / SCK2
64	PA9	PA9 / TCLKD / TxD3	PA9	PA9 / TCLKD / TxD3
65	PA8	PA8 / TCLKC / RxD3	PA8	PA8 / TCLKC / RxD3
66	PA7	PA7 / TCLKB / WAIT $\overline{\text{L}}$ / TxD2	PA7	PA7 / TCLKB / WAIT $\overline{\text{L}}$ / TxD2
67	RD	RD	PA6	PA6 / TCLKA / RD / RxD2
68	A5	A5	PA5	PA5 / $\overline{\text{IRQ1}}$ / A5 / SCK3
69	A4	A4	PA4	PA4 / A4 / TxD3
70	A3	A3	PA3	PA3 / A3 / RxD3
71	A2	A2	PA2	PA2 / $\overline{\text{IRQ0}}$ / A2 / PCIO / SCK2
73	A1	A1	PA1	PA1 / A1 / $\overline{\text{POE1}}$ / TxD2
75	A0	A0	PA0	PA0 / A0 / $\overline{\text{POE0}}$ / RxD2

ピン番号	端子名			
SH7109	内蔵 ROM 無効		内蔵 ROM 有効	
	初期機能	PFC で設定可能な機能	初期機能	PFC で設定可能な機能
76	PD8	PD8	PD8	PD8
78	D7	D7	PD7	PD7 / D7
79	D6	D6	PD6	PD6 / D6
80	D5	D5	PD5	PD5 / D5
81	D4	D4	PD4	PD4 / D4
83	FWP	FWP	FWP	FWP
85	HSTBY	HSTBY	HSTBY	HSTBY
86	D3	D3	PD3	PD3 / D3
87	RES	RES	RES	RES
88	D2	D2	PD2	PD2 / D2 / SCK2
89	NMI	NMI	NMI	NMI
90	D1	D1	PD1	PD1 / D1 / TxD2
91	MD3	MD3	MD3	MD3
92	D0	D0	PD0	PD0 / D0 / RxD2
93	MD2	MD2	MD2	MD2
94	MD1	MD1	MD1	MD1
95	MD0	MD0	MD0	MD0
96	EXTAL	EXTAL	EXTAL	EXTAL
97	XTAL	XTAL	XTAL	XTAL
98	PLLVCL	PLLVCL	PLLVCL	PLLVCL
99	PLLCAP	PLLCAP	PLLCAP	PLLCAP
100	PLLVss	PLLVss	PLLVss	PLLVss

14. ピンファンクションコントローラ (PFC)

表 14.13 動作モード別端子機能一覧 (SH7109-(2))

ピン番号	端子名	
SH7109	シングルチップモード	
	初期機能	PFC で設定可能な機能
15, 53, 72, 84	Vcc	Vcc
13, 29, 50, 74, 82	Vss	Vss
27, 77	VCL	VCL
33, 46	Avcc	Avcc
30, 49	AVss	AVss
1	WDTOVF	WDTOVF
2	PE0	PE0 / TIOC0A
3	PE1	PE1 / TIOC0B
4	PE2	PE2 / TIOC0C
5	PE3	PE3 / TIOC0D
6	PE4	PE4 / TIOC1A / RxD3
7	PE5	PE5 / TIOC1B / TxD3
8	PE6	PE6 / TIOC2A / SCK3
9	PE7	PE7 / TIOC2B / RxD2
10	PE8	PE8 / TIOC3A / SCK2
11	ASEBRKAK	ASEBRKAK
12	PE9	PE9 / TIOC3B
14	PE10	PE10 / TIOC3C / TxD2
16	DBGMD	DBGMD
17	PE11	PE11 / TIOC3D
18	PE12	PE12 / TIOC4A
19	PE13	PE13 / TIOC4B / MRES
20	PE14	PE14 / TIOC4C
21	PE15	PE15 / TIOC4D / IRQOUT
22	PE16	PE16 / PUOA
23	PE17	PE17 / PVOA
24	PE18	PE18 / PWOB
25	PE19	PE19 / PUOB
26	PE20	PE20 / PVOB
28	PE21	PE21 / PWOB
31	PF7 / AN7	PF7 / AN7
32	PF15 / AN15	PF15 / AN15
34	PF6 / AN6	PF6 / AN6
35	PF14 / AN14	PF14 / AN14

ピン番号	端子名	
SH7109	シングルチップモード	
	初期機能	PFC で設定可能な機能
36	PF5 / AN5	PF5 / AN5
37	PF13 / AN13	PF13 / AN13
38	PF4 / AN4	PF4 / AN4
39	PF12 / AN12	PF12 / AN12
40	PF11 / AN11	PF11 / AN11
41	PF3 / AN3	PF3 / AN3
42	PF10 / AN10	PF10 / AN10
43	PF2 / AN2	PF2 / AN2
44	PF9 / AN9	PF9 / AN9
45	PF1 / AN1	PF1 / AN1
47	PF8 / AN8	PF8 / AN8
48	PF0 / AN0	PF0 / AN0
51	PB5	PB5 / $\overline{\text{IRQ3}}$ / $\overline{\text{POE3}}$ / CK
52	PB4	PB4 / $\overline{\text{IRQ2}}$ / $\overline{\text{POE2}}$
54	PB3	PB3 / $\overline{\text{IRQ1}}$ / $\overline{\text{POE1}}$
55	PB2	PB2 / $\overline{\text{IRQ0}}$ / $\overline{\text{POE0}}$
56	PB1	PB1
57	PB0	PB0
58	PA15	PA15 / CK / $\overline{\text{POE6}}$
59	PA14	PA14 / $\overline{\text{POE5}}$
60	PA13	PA13 / $\overline{\text{POE4}}$
61	PA12	PA12
62	PA11	PA11 / $\overline{\text{ADTRG}}$ / SCK3
63	PA10	PA10 / SCK2
64	PA9	PA9 / TCLKD / TxD3
65	PA8	PA8 / TCLKC / RxD3
66	PA7	PA7 / TCLKB / TxD2
67	PA6	PA6 / TCLKA / RxD2
68	PA5	PA5 / $\overline{\text{IRQ1}}$ / SCK3
69	PA4	PA4 / TxD3
70	PA3	PA3 / RxD3
71	PA2	PA2 / $\overline{\text{IRQ0}}$ / PCIO / SCK2
73	PA1	PA1 / $\overline{\text{POE1}}$ / TxD2
75	PA0	PA0 / $\overline{\text{POE0}}$ / RxD2
76	PD8	PD8

14. ピンファンクションコントローラ (PFC)

ピン番号	端子名	
SH7109	シングルチップモード	
	初期機能	PFC で設定可能な機能
78	PD7	PD7
79	PD6	PD6
80	PD5	PD5
81	PD4	PD4
83	FWP	FWP
85	HSTBY	HSTBY
86	PD3	PD3
87	RES	RES
88	PD2	PD2 / SCK2
89	NMI	NMI
90	PD1	PD1 / TxD2
91	MD3	MD3
92	PD0	PD0 / RxD2
93	MD2	MD2
94	MD1	MD1
95	MD0	MD0
96	EXTAL	EXTAL
97	XTAL	XTAL
98	PLLVCL	PLLVCL
99	PLLCAP	PLLCAP
100	PLLVss	PLLVss

14.1 レジスタの説明

PFC には以下のレジスタがあります。レジスタのアドレスおよび各処理におけるレジスタの状態については「第19章 レジスター一覧」を参照してください。

- ポートA・IOレジスタL (PAIORL)
- ポートAコントロールレジスタL3 (PACRL3)
- ポートAコントロールレジスタL2 (PACRL2)
- ポートAコントロールレジスタL1 (PACRL1)
- ポートB・IOレジスタ (PBIOR)
- ポートBコントロールレジスタ1 (PBCR1)
- ポートBコントロールレジスタ2 (PBCR2)
- ポートD・IOレジスタL (PDIORL)
- ポートDコントロールレジスタL1 (PDCRL1)
- ポートDコントロールレジスタL2 (PDCRL2)
- ポートE・IOレジスタH (PEIORH)
- ポートE・IOレジスタL (PEIORL)
- ポートEコントロールレジスタH (PECRH)
- ポートEコントロールレジスタL1 (PECRL1)
- ポートEコントロールレジスタL2 (PECRL2)

14.1.1 ポート A・IO レジスタ L (PAIORL)

PAIORL は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート A にある端子の入出力方向を選びます。PA15IOR ~ PA0IOR ビットが、それぞれ、PA15 ~ PA0 端子（端子名からポート以外のマルチプレクス端子名を省略）に対応しています。PAIORL はポート A の端子機能が汎用入出力 (PA15 ~ PA0) および SCI の SCK2、SCK3 入出力、MMT の PCIO 入出力の場合に有効でそれ以外の場合は無効です。

PAIORL のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。

PAIORL の初期値は H'0000 です。

14.1.2 ポート A コントロールレジスタ L3 ~ 1 (PACRL3 ~ 1)

PACRL3 ~ 1 は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート A にあるマルチプレクス端子の機能を選びます。

14. ピンファンクションコントローラ (PFC)

(1) ポート A コントロールレジスタ L3~1 (PACRL3~1) SH7108 の場合

レジスタ	ビット	ビット名	初期値	R/W	説明
PACRL3	15	PA15MD2	0	R/W	PA15 モードビット PA15/POE6 端子の機能を選びます。
PACRL1	15	PA15MD1	0	R/W	000 : PA15 入出力 (ポート) 011 : 設定禁止
PACRL1	14	PA15MD0	0	R/W	001 : 設定禁止 1xx : 設定禁止 010 : <u>POE6</u> 入力 (ポート)
PACRL3	14	PA14MD2	0	R/W	PA14 モードビット PA14/POE5 端子の機能を選びます。
PACRL1	13	PA14MD1	0	R/W	000 : PA14 入出力 (ポート) 011 : 設定禁止
PACRL1	12	PA14MD0	0	R/W	001 : 設定禁止 1xx : 設定禁止 010 : <u>POE5</u> 入力 (ポート)
PACRL3	13	PA13MD2	0	R/W	PA13 モードビット PA13/POE4 端子の機能を選びます。
PACRL1	11	PA13MD1	0	R/W	000 : PA13 入出力 (ポート) 011 : 設定禁止
PACRL1	10	PA13MD0	0	R/W	001 : 設定禁止 1xx : 設定禁止 010 : <u>POE4</u> 入力 (ポート)
PACRL3	12	PA12MD2	0	R/W	PA12 モードビット PA12 端子の機能を選びます。
PACRL1	9	PA12MD1	0	R/W	000 : PA12 入出力 (ポート) 011 : 設定禁止
PACRL1	8	PA12MD0	0	R/W	001 : 設定禁止 1xx : 設定禁止 010 : 設定禁止
PACRL3	11	PA11MD2	0	R/W	PA11 モードビット PA11/ADTRG/SCK3 端子の機能を選びます。
PACRL1	7	PA11MD1	0	R/W	000 : PA11 入出力 (ポート) 100 : 設定禁止
PACRL1	6	PA11MD0	0	R/W	001 : 設定禁止 101 : SCK3 入出力 (SCI) 010 : <u>ADTRG</u> 入力 (A/D) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	10	PA10MD2	0	R/W	PA10 モードビット PA10/SCK2 端子の機能を選びます。
PACRL1	5	PA10MD1	0	R/W	000 : PA10 入出力 (ポート) 100 : 設定禁止
PACRL1	4	PA10MD0	0	R/W	001 : 設定禁止 101 : SCK2 入出力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	9	PA9MD2	0	R/W	PA9 モードビット PA9/TCLKD/TxD3 端子の機能を選びます。
PACRL1	3	PA9MD1	0	R/W	000 : PA9 入出力 (ポート) 100 : 設定禁止
PACRL1	2	PA9MD0	0	R/W	001 : TCLKD 入力 (MTU) 101 : TxD3 出力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止

レジスタ	ビット	ビット名	初期値	R/W	説明
PACRL3	8	PA8MD2	0	R/W	PA8 モードビット PA8/TCLKC/RxD3 端子の機能を選びます。
PACRL1	1	PA8MD1	0	R/W	000 : PA8 入出力 (ポート) 100 : 設定禁止
PACRL1	0	PA8MD0	0	R/W	001 : TCLKC 入力 (MTU) 101 : RxD3 入力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	7	PA7MD2	0	R/W	PA7 モードビット PA7/TCLKB/TxD2 端子の機能を選びます。
PACRL2	15	PA7MD1	0	R/W	000 : PA7 入出力 (ポート) 100 : 設定禁止
PACRL2	14	PA7MD0	0	R/W	001 : TCLKB 入力 (MTU) 101 : TxD2 出力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	6	PA6MD2	0	R/W	PA6 モードビット PA6/TCLKA/RxD2 端子の機能を選びます。
PACRL2	13	PA6MD1	0	R/W	000 : PA6 入出力 (ポート) 100 : 設定禁止
PACRL2	12	PA6MD0	0	R/W	001 : TCLKA 入力 (MTU) 101 : RxD2 入力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	5	PA5MD2	0	R/W	PA5 モードビット PA5/IRQ1/SCK3 端子の機能を選びます。
PACRL2	11	PA5MD1	0	R/W	000 : PA5 入出力 (ポート) 100 : 設定禁止
PACRL2	10	PA5MD0	0	R/W	001 : 設定禁止 101 : 設定禁止 010 : 設定禁止 110 : SCK3 入出力 (SCI) 011 : IRQ1 入力 (INTC) 111 : 設定禁止
PACRL3	4	PA4MD2	0	R/W	PA4 モードビット PA4/TxD3 端子の機能を選びます。
PACRL2	9	PA4MD1	0	R/W	000 : PA4 入出力 (ポート) 100 : 設定禁止
PACRL2	8	PA4MD0	0	R/W	001 : 設定禁止 101 : 設定禁止 010 : 設定禁止 110 : TxD3 出力 (SCI) 011 : 設定禁止 111 : 設定禁止
PACRL3	3	PA3MD2	0	R/W	PA3 モードビット PA3/RxD3 端子の機能を選びます。
PACRL2	7	PA3MD1	0	R/W	000 : PA3 入出力 (ポート) 100 : 設定禁止
PACRL2	6	PA3MD0	0	R/W	001 : 設定禁止 101 : 設定禁止 010 : 設定禁止 110 : RxD3 入力 (SCI) 011 : 設定禁止 111 : 設定禁止

14. ピンファンクションコントローラ (PFC)

レジスタ	ビット	ビット名	初期値	R/W	説明
PACRL3	2	PA2MD2	0	R/W	PA2 モードビット
PACRL2	5	PA2MD1	0	R/W	PA2/IRQ0/PCIO/SCK2 端子の機能を選びます。
PACRL2	4	PA2MD0	0	R/W	000 : PA2 入出力 (ポート) 100 : 設定禁止 001 : 設定禁止 101 : PCIO 入出力 (MMT) 010 : 設定禁止 110 : SCK2 入出力 (SCI) 011 : IRQ0 入力 (INTC) 111 : 設定禁止
PACRL3	1	PA1MD2	0	R/W	PA1 モードビット
PACRL2	3	PA1MD1	0	R/W	PA1/POE1/TxD2 端子の機能を選びます。
PACRL2	2	PA1MD0	0	R/W	000 : PA1 入出力 (ポート) 100 : 設定禁止 001 : 設定禁止 101 : POE1 入力 (ポート) 010 : 設定禁止 110 : TxD2 出力 (SCI) 011 : 設定禁止 111 : 設定禁止
PACRL3	0	PA0MD2	0	R/W	PA0 モードビット
PACRL2	1	PA0MD1	0	R/W	PA0/POE0/RxD2 端子の機能を選びます。
PACRL2	0	PA0MD0	0	R/W	000 : PA0 入出力 (ポート) 100 : 設定禁止 001 : 設定禁止 101 : POE0 入力 (ポート) 010 : 設定禁止 110 : RxD2 入力 (SCI) 011 : 設定禁止 111 : 設定禁止

【注】 x : Don't Care

(2) ポート A コントロールレジスタ L3~1 (PACRL3~1) SH7109 の場合

レジスタ	ビット	ビット名	初期値	R/W	説明
PACRL3	15	PA15MD2	0	R/W	PA15 モードビット
PACRL1	15	PA15MD1	0	R/W	PA15/CK/POE6/BACK 端子の機能を選びます。
PACRL1	14	PA15MD0	0	R/W	000 : PA15 入出力 (ポート) 100 : 設定禁止 001 : CK 出力 (CPG) 101 : BACK 出力 (BSC) 010 : POE6 入力 (ポート) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	14	PA14MD2	0	R/W	PA14 モードビット
PACRL1	13	PA14MD1	0	R/W	PA14/RD/POE5 端子の機能を選びます。
PACRL1	12	PA14MD0	0	R/W	000 : PA14 入出力 (ポート) 100 : 設定禁止 001 : RD 出力 (BSC) 101 : 設定禁止 010 : POE5 入力 (ポート) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止

レジスタ	ビット	ビット名	初期値	R/W	説明
PACRL3	13	PA13MD2	0	R/W	PA13 モードビット
PACRL1	11	PA13MD1	0	R/W	PA13/POE4/BREQ 端子の機能を選びます。
PACRL1	10	PA13MD0	0	R/W	000 : PA13 入出力 (ポート) 100 : 設定禁止 001 : 設定禁止 101 : BREQ 入力 (BSC) 010 : POE4 入力 (ポート) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	12	PA12MD2	0	R/W	PA12 モードビット
PACRL1	9	PA12MD1	0	R/W	PA12/WRL 端子の機能を選びます。
PACRL1	8	PA12MD0	0	R/W	000 : PA12 入出力 (ポート) 100 : 設定禁止 001 : WRL 出力 (BSC) 101 : 設定禁止 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	11	PA11MD2	0	R/W	PA11 モードビット
PACRL1	7	PA11MD1	0	R/W	PA11/ADTRG/SCK3 端子の機能を選びます。
PACRL1	6	PA11MD0	0	R/W	000 : PA11 入出力 (ポート) 100 : 設定禁止 001 : 設定禁止 101 : SCK3 入出力 (SCI) 010 : ADTRG 入力 (A/D) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	10	PA10MD2	0	R/W	PA10 モードビット
PACRL1	5	PA10MD1	0	R/W	PA10/CS0/SCK2 端子の機能を選びます。
PACRL1	4	PA10MD0	0	R/W	000 : PA10 入出力 (ポート) 100 : 設定禁止 001 : CS0 出力 (BSC) 101 : SCK2 入出力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	9	PA9MD2	0	R/W	PA9 モードビット
PACRL1	3	PA9MD1	0	R/W	PA9/TCLKD/TxD3 端子の機能を選びます。
PACRL1	2	PA9MD0	0	R/W	000 : PA9 入出力 (ポート) 100 : 設定禁止 001 : TCLKD 入力 (MTU) 101 : TxD3 出力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PACRL3	8	PA8MD2	0	R/W	PA8 モードビット
PACRL1	1	PA8MD1	0	R/W	PA8/TCLKC/RxD3 端子の機能を選びます。
PACRL1	0	PA8MD0	0	R/W	000 : PA8 入出力 (ポート) 100 : 設定禁止 001 : TCLKC 入力 (MTU) 101 : RxD3 入力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止

14. ピンファンクションコントローラ (PFC)

レジスタ	ビット	ビット名	初期値	R/W	説明
PACRL3	7	PA7MD2	0	R/W	PA7 モードビット
PACRL2	15	PA7MD1	0	R/W	PA7/TCLKB/ <u>WAIT</u> /TxD2 端子の機能を選びます。
PACRL2	14	PA7MD0	0	R/W	000 : PA7 入出力 (ポート) 100 : 設定禁止 001 : TCLKB 入力 (MTU) 101 : TxD2 出力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : <u>WAIT</u> 入力 (BSC) 111 : 設定禁止
PACRL3	6	PA6MD2	0	R/W	PA6 モードビット
PACRL2	13	PA6MD1	0*	R/W	PA6/TCLKA/ <u>RD</u> /RxD2 端子の機能を選びます。
PACRL2	12	PA6MD0	0*	R/W	000 : PA6 入出力 (ポート) 100 : 設定禁止 001 : TCLKA 入力 (MTU) 101 : RxD2 入力 (SCI) 010 : 設定禁止 110 : 設定禁止 011 : <u>RD</u> 出力 (BSC) 111 : 設定禁止
PACRL3	5	PA5MD2	0*	R/W	PA5 モードビット
PACRL2	11	PA5MD1	0	R/W	PA5/ <u>IRQ1</u> /A5/SCK3 端子の機能を選びます。
PACRL2	10	PA5MD0	0	R/W	000 : PA5 入出力 (ポート) 100 : A5 出力 (BSC) 001 : 設定禁止 101 : 設定禁止 010 : 設定禁止 110 : SCK3 入出力 (SCI) 011 : <u>IRQ1</u> 入力 (INTC) 111 : 設定禁止
PACRL3	4	PA4MD2	0*	R/W	PA4 モードビット
PACRL2	9	PA4MD1	0	R/W	PA4/A4/TxD3 端子の機能を選びます。
PACRL2	8	PA4MD0	0	R/W	000 : PA4 入出力 (ポート) 100 : A4 出力 (BSC) 001 : 設定禁止 101 : 設定禁止 010 : 設定禁止 110 : TxD3 出力 (SCI) 011 : 設定禁止 111 : 設定禁止
PACRL3	3	PA3MD2	0*	R/W	PA3 モードビット
PACRL2	7	PA3MD1	0	R/W	PA3/A3/RxD3 端子の機能を選びます。
PACRL2	6	PA3MD0	0	R/W	000 : PA3 入出力 (ポート) 100 : A3 出力 (BSC) 001 : 設定禁止 101 : 設定禁止 010 : 設定禁止 110 : RxD3 入力 (SCI) 011 : 設定禁止 111 : 設定禁止
PACRL3	2	PA2MD2	0*	R/W	PA2 モードビット
PACRL2	5	PA2MD1	0	R/W	PA2/ <u>IRQ0</u> /A2/PCIO/SCK2 端子の機能を選びます。
PACRL2	4	PA2MD0	0	R/W	000 : PA2 入出力 (ポート) 100 : A2 出力 (BSC) 001 : 設定禁止 101 : PCIO 入出力 (MMT) 010 : 設定禁止 110 : SCK2 入出力 (SCI) 011 : <u>IRQ0</u> 入力 (INTC) 111 : 設定禁止

レジスタ	ビット	ビット名	初期値	R/W	説明
PACRL3	1	PA1MD2	0*	R/W	PA1 モードビット
PACRL2	3	PA1MD1	0	R/W	PA1/A1/ $\overline{POE1}$ /TxD2 端子の機能を選びます。
PACRL2	2	PA1MD0	0	R/W	000 : PA1 入出力 (ポート) 100 : A1 出力 (BSC) 001 : 設定禁止 101 : $\overline{POE1}$ 入力 (ポート) 010 : 設定禁止 110 : TxD2 出力 (SCI) 011 : 設定禁止 111 : 設定禁止
PACRL3	0	PA0MD2	0*	R/W	PA0 モードビット
PACRL2	1	PA0MD1	0	R/W	PA0/A0/ $\overline{POE0}$ /RxD2 端子の機能を選びます。
PACRL2	0	PA0MD0	0	R/W	000 : PA0 入出力 (ポート) 100 : A0 出力 (BSC) 001 : 設定禁止 101 : $\overline{POE0}$ 入力 (ポート) 010 : 設定禁止 110 : RxD2 入力 (SCI) 011 : 設定禁止 111 : 設定禁止

【注】 * 内蔵 ROM 無効 8 ビット外部拡張モード時、初期値は 1 になります。

14.1.3 ポート B・IO レジスタ (PBIOR)

PBIOR は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート B にある端子の入出力方向を選びます。PB5IOR ~ PB0IOR ビットが、それぞれ、PB5 端子 ~ PB0 端子（端子名からポート以外のマルチプレクス端子名を省略）に対応しています。PBIOR はポート B の端子機能が汎用入出力 (PB5 ~ PB0) の場合に有効で、それ以外の場合は無効です。

PBIOR のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。

ただし、PBIOR のビット 1~0 は SH7108 では無効となります。

PBIOR のビット 15~6 はリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 としてください。

PBIOR の初期値は H'0000 です。

14. ピンファンクションコントローラ (PFC)

14.1.4 ポート B コントロールレジスタ 1、2 (PBCR1、PBCR2)

PBCR1、PBCR2 は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート B にあるマルチプレクス端子の機能を選びます。

ただし、PBCR1 のビット 9 および PBCR2 のビット 3 ~ 0 は SH7108 では無効となります。

(1) ポート B コントロールレジスタ 1、2 (PBCR1、2) SH7108 の場合

レジスタ	ビット	ビット名	初期値	R/W	説明
PBCR1	15,14		すべて 0	R	リザーブビット
PBCR1	8 ~ 0		すべて 0	R	読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
PBCR1	9		0	R	
PBCR2	15 ~ 12		すべて 0	R	
PBCR2	3 ~ 0		すべて 0	R	
PBCR1	13	PB5MD2	0	R/W	PB5 モードビット
PBCR2	11	PB5MD1	0	R/W	PB5/IRQ3/POE3 端子の機能を選びます。
PBCR2	10	PB5MD0	0	R/W	000 : PB5 入出力 (ポート) 011 : 設定禁止 001 : $\overline{\text{IRQ3}}$ 入力 (INTC) 1xx : 設定禁止 010 : $\overline{\text{POE3}}$ 入力 (ポート)
PBCR1	12	PB4MD2	0	R/W	PB4 モードビット
PBCR2	9	PB4MD1	0	R/W	PB4/IRQ2/POE2 端子の機能を選びます。
PBCR2	8	PB4MD0	0	R/W	000 : PB4 入出力 (ポート) 011 : 設定禁止 001 : $\overline{\text{IRQ2}}$ 入力 (INTC) 1xx : 設定禁止 010 : $\overline{\text{POE2}}$ 入力 (ポート)
PBCR1	11	PB3MD2	0	R/W	PB3 モードビット
PBCR2	7	PB3MD1	0	R/W	PB3/IRQ1/POE1 端子の機能を選びます。
PBCR2	6	PB3MD0	0	R/W	000 : PB3 入出力 (ポート) 011 : 設定禁止 001 : $\overline{\text{IRQ1}}$ 入力 (INTC) 1xx : 設定禁止 010 : $\overline{\text{POE1}}$ 入力 (ポート)
PBCR1	10	PB2MD2	0	R/W	PB2 モードビット
PBCR2	5	PB2MD1	0	R/W	PB2/IRQ0/POE0 端子の機能を選びます。
PBCR2	4	PB2MD0	0	R/W	000 : PB2 入出力 (ポート) 011 : 設定禁止 001 : $\overline{\text{IRQ0}}$ 入力 (INTC) 1xx : 設定禁止 010 : $\overline{\text{POE0}}$ 入力 (ポート)

【注】 x : Don't Care

(2) ポート B コントロールレジスタ 1、2 (PBCR1、2) SH7109 の場合

レジスタ	ビット	ビット名	初期値	R/W	説明
PBCR1 PBCR1 PBCR2	15~14		すべて 0	R	リザーブビット
	8~0		すべて 0	R	読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
	15~12		すべて 0	R	
PBCR1 PBCR2 PBCR2	13	PB5MD2	0* ¹	R/W	PB5 モードビット
	11	PB5MD1	0	R/W	PB5/IRQ3/POE3/CK 端子の機能を選びます。
	10	PB5MD0	0* ¹	R/W	000 : PB5 入出力 (ポート) 100 : 設定禁止 001 : <u>IRQ3</u> 入力 (INTC) 101 : CK 出力 (CPG) 010 : <u>POE3</u> 入力 (ポート) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PBCR1 PBCR2 PBCR2	12	PB4MD2	0	R/W	PB4 モードビット
	9	PB4MD1	0	R/W	PB4/IRQ2/POE2 端子の機能を選びます。
	8	PB4MD0	0	R/W	000 : PB4 入出力 (ポート) 100 : 設定禁止 001 : <u>IRQ2</u> 入力 (INTC) 101 : 設定禁止 010 : <u>POE2</u> 入力 (ポート) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PBCR1 PBCR2 PBCR2	11	PB3MD2	0	R/W	PB3 モードビット
	7	PB3MD1	0	R/W	PB3/IRQ1/POE1 端子の機能を選びます。
	6	PB3MD0	0	R/W	000 : PB3 入出力 (ポート) 100 : 設定禁止 001 : <u>IRQ1</u> 入力 (INTC) 101 : 設定禁止 010 : <u>POE1</u> 入力 (ポート) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PBCR1 PBCR2 PBCR2	10	PB2MD2	0	R/W	PB2 モードビット
	5	PB2MD1	0	R/W	PB2/IRQ0/POE0 端子の機能を選びます。
	4	PB2MD0	0	R/W	000 : PB2 入出力 (ポート) 100 : 設定禁止 001 : <u>IRQ0</u> 入力 (INTC) 101 : 設定禁止 010 : <u>POE0</u> 入力 (ポート) 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PBCR1 PBCR2 PBCR2	9	PB1MD2	0	R/W	PB1 モードビット
	3	PB1MD1	0	R/W	PB1/A17 端子の機能を選びます。
	2	PB1MD0	0* ²	R/W	000 : PB1 入出力 (ポート) 100 : 設定禁止 001 : A17 出力 (BSC) 101 : 設定禁止 010 : 設定禁止 110 : 設定禁止 011 : 設定禁止 111 : 設定禁止
PBCR2 PBCR2	1	PB0MD1	0	R/W	PB0 モードビット
	0	PB0MD0	0* ²	R/W	PB0/A16 端子の機能を選びます。 00 : PB0 入出力 (ポート) 10 : 設定禁止 01 : A16 出力 (BSC) 11 : 設定禁止

【注】 *1 内蔵 ROM 有効 / 無効 8 ビット外部拡張モード時、初期値は 1 になります。

*2 内蔵 ROM 無効 8 ビット外部拡張モード時、初期値は 1 になります。

14.1.5 ポート D・IO レジスタ L (PDIORL)

PDIORL は、読み出し／書き込み可能な 16 ビットのレジスタで、ポート D にある端子の入出力方向を選びます。PD8IOR ~ PD0IOR ビットが、それぞれ、PD8 ~ PD0 端子（端子名からポート以外のマルチプレクス端子名を省略）に対応しています。PDIORL はポート D の端子機能が汎用入出力 (PD8 ~ PD0) および SCI の SCK2 入出力の場合に有効でそれ以外の場合は無効です。

PDIORL のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。

ただし、PDIORL は SH7108 では無効となります。

PDIORL のビット 15~9 はリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 としてください。

PDIORL の初期値は H'0000 です。

14.1.6 ポート D コントロールレジスタ L1、L2 (PDCRL1、L2)

PDCRL1、PDCRL2 は、それぞれ 16 ビットの読み出し／書き込み可能なレジスタで、ポート D にあるマルチプレクス端子の機能を選びます。

ただし、PDCRL1、PDCRL2 は SH7108 では無効となります。

(1) ポート D コントロールレジスタ L1、L2 (PDCRL1、L2) SH7109 の場合

レジスタ	ビット	ビット名	初期値	R/W	説明
PDCRL2	15~9		すべて 0	R	リザーブビット
PDCRL1	15~9		すべて 0	R	読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
PDCRL2	8	PD8MD1	0	R/W	PD8 モードビット
PDCRL1	8	PD8MD0	0	R/W	PD8 端子の機能を選びます。 00 : PD8 入出力 (ポート) 10 : 設定禁止 01 : 設定禁止 11 : 設定禁止
PDCRL2	7	PD7MD1	0	R/W	PD7 モードビット
PDCRL1	7	PD7MD0	0* ¹	R/W	PD7/D7 端子の機能を選びます。 00 : PD7 入出力 (ポート) 10 : 設定禁止 01 : D7 入出力 (BSC) * ² 11 : 設定禁止
PDCRL2	6	PD6MD1	0	R/W	PD6 モードビット
PDCRL1	6	PD6MD0	0* ¹	R/W	PD6/D6 端子の機能を選びます。 00 : PD6 入出力 (ポート) 10 : 設定禁止 01 : D6 入出力 (BSC) * ² 11 : 設定禁止
PDCRL2	5	PD5MD1	0	R/W	PD5 モードビット
PDCRL1	5	PD5MD0	0* ¹	R/W	PD5/D5 端子の機能を選びます。 00 : PD5 入出力 (ポート) 10 : 設定禁止 01 : D5 入出力 (BSC) * ² 11 : 設定禁止

レジスタ	ビット	ビット名	初期値	R/W	説明
PDCRL2 PDCRL1	4	PD4MD1	0	R/W	PD4 モードビット
	4	PD4MD0	0* ¹	R/W	PD4/D4 端子の機能を選びます。 00 : PD4 入出力 (ポート) 10 : 設定禁止 01 : D4 入出力 (BSC) * ² 11 : 設定禁止
PDCRL2 PDCRL1	3	PD3MD1	0	R/W	PD3 モードビット
	3	PD3MD0	0* ¹	R/W	PD3/D3 端子の機能を選びます。 00 : PD3 入出力 (ポート) 10 : 設定禁止 01 : D3 入出力 (BSC) * ² 11 : 設定禁止
PDCRL2 PDCRL1	2	PD2MD1	0	R/W	PD2 モードビット
	2	PD2MD0	0* ¹	R/W	PD2/D2/SCK2 端子の機能を選びます。 00 : PD2 入出力 (ポート) 10 : SCK2 入出力 (SCI) 01 : D2 入出力 (BSC) * ² 11 : 設定禁止
PDCRL2 PDCRL1	1	PD1MD1	0	R/W	PD1 モードビット
	1	PD1MD0	0* ¹	R/W	PD1/D1/TxD2 端子の機能を選びます。 00 : PD1 入出力 (ポート) 10 : TxD2 出力 (SCI) 01 : D1 入出力 (BSC) * ² 11 : 設定禁止
PDCRL2 PDCRL1	0	PD0MD1	0	R/W	PD0 モードビット
	0	PD0MD0	0* ¹	R/W	PD0/D0/RxD2 端子の機能を選びます。 00 : PD0 入出力 (ポート) 10 : RxD2 入力 (SCI) 01 : D0 入出力 (BSC) * ² 11 : 設定禁止

【注】 *1 内蔵 ROM 無効 8 ビット外部拡張モード時、初期値は 1 になります。

*2 外部バス使用時は D7~D0 をすべてデータ入出力端子に設定してください。

14.1.7 ポート E・IO レジスタ L、H (PEIORL、H)

PEIORL、PEIORH は、それぞれ読み出し / 書き込み可能な 16 ビットのレジスタで、ポート E にある端子の入出力方向を選びます。PE21IOR ~ PE0IOR ビットが、それぞれ、PE21 端子 ~ PE0 端子（端子名からポート以外のマルチプレクス端子名を省略）に対応しています。PEIORL はポート E の端子機能が汎用入出力 (PE15 ~ PE0) および MTU の TIOC 入出力、SCI の SCK2、SCK3 入出力の場合に有効で、それ以外の場合は無効です。PEIORH はポート E の端子機能が汎用入出力 (PE21 ~ PE16) の場合に有効で、それ以外の場合は無効です。

PEIORL および PEIORH のビットを 1 にすると、対応する端子は出力になり、0 にすると入力になります。

PEIORH のビット 15 ~ 6 はリザーブビットです。読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。

PEIORL および PEIORH の初期値はともに H'0000 です。

14. ピンファンクションコントローラ (PFC)

14.1.8 ポート E コントロールレジスタ L1、L2、H (PECRL1、L2、H)

PECRL1、PECRL2、PECRH は、それぞれ 16 ビットの読み出し / 書き込み可能なレジスタで、ポート E にあるマルチプレクス端子の機能を選びます。

(1) ポート E コントロールレジスタ L1、L2、H (PECRL1、L2、H) SH7108 の場合

レジスタ	ビット	ビット名	初期値	R/W	説明
PECRH	15 ~ 12		すべて 0	R	リザーブビットです。 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
PECRH	11	PE21MD1	0	R/W	PE21 モードビット
PECRH	10	PE21MD0	0	R/W	PE21/PWOB 端子の機能を選びます。 00 : PE21 入出力 (ポート) 10 : 設定禁止 01 : PWOB 出力 (MMT) 11 : 設定禁止
PECRH	9	PE20MD1	0	R/W	PE20 モードビット
PECRH	8	PE20MD0	0	R/W	PE20/PVOB 端子の機能を選びます。 00 : PE20 入出力 (ポート) 10 : 設定禁止 01 : PVOB 出力 (MMT) 11 : 設定禁止
PECRH	7	PE19MD1	0	R/W	PE19 モードビット
PECRH	6	PE19MD0	0	R/W	PE19/PUOB 端子の機能を選びます。 00 : PE19 入出力 (ポート) 10 : 設定禁止 01 : PUOB 出力 (MMT) 11 : 設定禁止
PECRH	5	PE18MD1	0	R/W	PE18 モードビット
PECRH	4	PE18MD0	0	R/W	PE18/PWOA 端子の機能を選びます。 00 : PE18 入出力 (ポート) 10 : 設定禁止 01 : PWOA 出力 (MMT) 11 : 設定禁止
PECRH	3	PE17MD1	0	R/W	PE17 モードビット
PECRH	2	PE17MD0	0	R/W	PE17/PVOA 端子の機能を選びます。 00 : PE17 入出力 (ポート) 10 : 設定禁止 01 : PVOA 出力 (MMT) 11 : 設定禁止
PECRH	1	PE16MD1	0	R/W	PE16 モードビット
PECRH	0	PE16MD0	0	R/W	PE16/PUOA 端子の機能を選びます。 00 : PE16 入出力 (ポート) 10 : 設定禁止 01 : PUOA 出力 (MMT) 11 : 設定禁止
PECRL1	15	PE15MD1	0	R/W	PE15 モードビット
PECRL1	14	PE15MD0	0	R/W	PE15/TIOC4D/IRQOUT 端子の機能を選びます。 00 : PE15 入出力 (ポート) 10 : 設定禁止 01 : TIOC4D 入出力 (MTU) 11 : IRQOUT 出力 (INTC)
PECRL1	13	PE14MD1	0	R/W	PE14 モードビット
PECRL1	12	PE14MD0	0	R/W	PE14/TIOC4C 端子の機能を選びます。 00 : PE14 入出力 (ポート) 10 : 設定禁止 01 : TIOC4C 入出力 (MTU) 11 : 設定禁止

レジスタ	ビット	ビット名	初期値	R/W	説明
PECRL1	11	PE13MD1	0	R/W	PE13 モードビット PE13/TIOC4B/MRES 端子の機能を選びます。 00 : PE13 入出力 (ポート) 10 : MRES 入力 (INTC) 01 : TIOC4B 入出力 (MTU) 11 : 設定禁止
PECRL1	10	PE13MD0	0	R/W	
PECRL1	9	PE12MD1	0	R/W	PE12 モードビット PE12/TIOC4A 端子の機能を選びます。 00 : PE12 入出力 (ポート) 10 : 設定禁止 01 : TIOC4A 入出力 (MTU) 11 : 設定禁止
PECRL1	8	PE12MD0	0	R/W	
PECRL1	7	PE11MD1	0	R/W	PE11 モードビット PE11/TIOC3D 端子の機能を選びます。 00 : PE11 入出力 (ポート) 10 : 設定禁止 01 : TIOC3D 入出力 (MTU) 11 : 設定禁止
PECRL1	6	PE11MD0	0	R/W	
PECRL1	5	PE10MD1	0	R/W	PE10 モードビット PE10/TIOC3C/TxD2 端子の機能を選びます。 00 : PE10 入出力 (ポート) 10 : TxD2 出力 (SCI) 01 : TIOC3C 入出力 (MTU) 11 : 設定禁止
PECRL1	4	PE10MD0	0	R/W	
PECRL1	3	PE9MD1	0	R/W	PE9 モードビット PE9/TIOC3B 端子の機能を選びます。 00 : PE9 入出力 (ポート) 10 : 設定禁止 01 : TIOC3B 入出力 (MTU) 11 : 設定禁止
PECRL1	2	PE9MD0	0	R/W	
PECRL1	1	PE8MD1	0	R/W	PE8 モードビット PE8/TIOC3A/SCK2 端子の機能を選びます。 00 : PE8 入出力 (ポート) 10 : SCK2 入出力 (SCI) 01 : TIOC3A 入出力 (MTU) 11 : 設定禁止
PECRL1	0	PE8MD0	0	R/W	
PECRL2	15	PE7MD1	0	R/W	PE7 モードビット PE7/TIOC2B/RxD2 端子の機能を選びます。 00 : PE7 入出力 (ポート) 10 : RxD2 入力 (SCI) 01 : TIOC2B 入出力 (MTU) 11 : 設定禁止
PECRL2	14	PE7MD0	0	R/W	
PECRL2	13	PE6MD1	0	R/W	PE6 モードビット PE6/TIOC2A/SCK3 端子の機能を選びます。 00 : PE6 入出力 (ポート) 10 : SCK3 入出力 (SCI) 01 : TIOC2A 入出力 (MTU) 11 : 設定禁止
PECRL2	12	PE6MD0	0	R/W	
PECRL2	11	PE5MD1	0	R/W	PE5 モードビット PE5/TIOC1B/TxD3 端子の機能を選びます。 00 : PE5 入出力 (ポート) 10 : TxD3 出力 (SCI) 01 : TIOC1B 入出力 (MTU) 11 : 設定禁止
PECRL2	10	PE5MD0	0	R/W	

14. ピンファンクションコントローラ (PFC)

レジスタ	ビット	ビット名	初期値	R/W	説明
PECRL2	9	PE4MD1	0	R/W	PE4 モードビット PE4/TIOC1A/RxD3 端子の機能を選びます。 00 : PE4 入出力 (ポート) 10 : RxD3 入力 (SCI) 01 : TIOC1A 入出力 (MTU) 11 : 設定禁止
PECRL2	8	PE4MD0	0	R/W	
PECRL2	7	PE3MD1	0	R/W	PE3 モードビット PE3/TIOC0D 端子の機能を選びます。 00 : PE3 入出力 (ポート) 10 : 設定禁止 01 : TIOC0D 入出力 (MTU) 11 : 設定禁止
PECRL2	6	PE3MD0	0	R/W	
PECRL2	5	PE2MD1	0	R/W	PE2 モードビット PE2/TIOC0C 端子の機能を選びます。 00 : PE2 入出力 (ポート) 10 : 設定禁止 01 : TIOC0C 入出力 (MTU) 11 : 設定禁止
PECRL2	4	PE2MD0	0	R/W	
PECRL2	3	PE1MD1	0	R/W	PE1 モードビット PE1/TIOC0B 端子の機能を選びます。 00 : PE1 入出力 (ポート) 10 : 設定禁止 01 : TIOC0B 入出力 (MTU) 11 : 設定禁止
PECRL2	2	PE1MD0	0	R/W	
PECRL2	1	PE0MD1	0	R/W	PE0 モードビット PE0/TIOC0A 端子の機能を選びます。 00 : PE0 入出力 (ポート) 10 : 設定禁止 01 : TIOC0A 入出力 (MTU) 11 : 設定禁止
PECRL2	0	PE0MD0	0	R/W	

(2) ポート E コントロールレジスタ L1、L2、H (PECRL1、L2、H) SH7109 の場合

レジスタ	ビット	ビット名	初期値	R/W	説明
PECRH	15 ~ 12		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
PECRH	11	PE21MD1	0*	R/W	PE21 モードビット PE21/PWOB/A15 端子の機能を選びます。 00 : PE21 入出力 (ポート) 10 : 設定禁止 01 : PWOB 出力 (MMT) 11 : A15 出力 (BSC)
PECRH	10	PE21MD0	0*	R/W	
PECRH	9	PE20MD1	0*	R/W	PE20 モードビット PE20/PVOB/A14 端子の機能を選びます。 00 : PE20 入出力 (ポート) 10 : 設定禁止 01 : PVOB 出力 (MMT) 11 : A14 出力 (BSC)
PECRH	8	PE20MD0	0*	R/W	
PECRH	7	PE19MD1	0*	R/W	PE19 モードビット PE19/PUOB/A13 端子の機能を選びます。 00 : PE19 入出力 (ポート) 10 : 設定禁止 01 : PUOB 出力 (MMT) 11 : A13 出力 (BSC)
PECRH	6	PE19MD0	0*	R/W	

レジスタ	ビット	ビット名	初期値	R/W	説明
PECRH PECRH	5 4	PE18MD1 PE18MD0	0* 0*	R/W R/W	PE18 モードビット PE18/PWOA/A12 端子の機能を選びます。 00 : PE18 入出力 (ポート) 10 : 設定禁止 01 : PWOA 出力 (MMT) 11 : A12 出力 (BSC)
PECRH PECRH	3 2	PE17MD1 PE17MD0	0* 0*	R/W R/W	PE17 モードビット PE17/PVOA/WAIT/A11 端子の機能を選びます。 00 : PE17 入出力 (ポート) 10 : WAIT 入力 (BSC) 01 : PVOA 出力 (MMT) 11 : A11 出力 (BSC)
PECRH PECRH	1 0	PE16MD1 PE16MD0	0* 0*	R/W R/W	PE16 モードビット PE16/PUOA/A10 端子の機能を選びます。 00 : PE16 入出力 (ポート) 10 : 設定禁止 01 : PUOA 出力 (MMT) 11 : A10 出力 (BSC)
PECRL1 PECRL1	15 14	PE15MD1 PE15MD0	0 0	R/W R/W	PE15 モードビット PE15/TIOC4D/IRQOUT 端子の機能を選びます。 00 : PE15 入出力 (ポート) 10 : 設定禁止 01 : TIOC4D 入出力 (MTU) 11 : IRQOUT 出力 (INTC)
PECRL1 PECRL1	13 12	PE14MD1 PE14MD0	0 0	R/W R/W	PE14 モードビット PE14/TIOC4C 端子の機能を選びます。 00 : PE14 入出力 (ポート) 10 : 設定禁止 01 : TIOC4C 入出力 (MTU) 11 : 設定禁止
PECRL1 PECRL1	11 10	PE13MD1 PE13MD0	0 0	R/W R/W	PE13 モードビット PE13/TIOC4B/MRES 端子の機能を選びます。 00 : PE13 入出力 (ポート) 10 : MRES 入力 (INTC) 01 : TIOC4B 入出力 (MTU) 11 : 設定禁止
PECRL1 PECRL1	9 8	PE12MD1 PE12MD0	0 0	R/W R/W	PE12 モードビット PE12/TIOC4A 端子の機能を選びます。 00 : PE12 入出力 (ポート) 10 : 設定禁止 01 : TIOC4A 入出力 (MTU) 11 : 設定禁止
PECRL1 PECRL1	7 6	PE11MD1 PE11MD0	0 0	R/W R/W	PE11 モードビット PE11/TIOC3D 端子の機能を選びます。 00 : PE11 入出力 (ポート) 10 : 設定禁止 01 : TIOC3D 入出力 (MTU) 11 : 設定禁止
PECRL1 PECRL1	5 4	PE10MD1 PE10MD0	0* 0*	R/W R/W	PE10 モードビット PE10/TIOC3C/TxD2/WRL 端子の機能を選びます。 00 : PE10 入出力 (ポート) 10 : TxD2 出力 (SCI) 01 : TIOC3C 入出力 (MTU) 11 : WRL 出力 (BSC)

14. ピンファンクションコントローラ (PFC)

レジスタ	ビット	ビット名	初期値	R/W	説明
PECRL1	3	PE9MD1	0	R/W	PE9 モードビット PE9/TIOC3B 端子の機能を選びます。
	2	PE9MD0	0	R/W	00 : PE9 入出力 (ポート) 10 : 設定禁止 01 : TIOC3B 入出力 (MTU) 11 : 設定禁止
PECRL1	1	PE8MD1	0	R/W	PE8 モードビット PE8/TIOC3A/SCK2 端子の機能を選びます。
	0	PE8MD0	0	R/W	00 : PE8 入出力 (ポート) 10 : SCK2 入出力 (SCI) 01 : TIOC3A 入出力 (MTU) 11 : 設定禁止
PECRL2	15	PE7MD1	0*	R/W	PE7 モードビット PE7/TIOC2B/RxD2/A9 端子の機能を選びます。
	14	PE7MD0	0*	R/W	00 : PE7 入出力 (ポート) 10 : RxD2 入力 (SCI) 01 : TIOC2B 入出力 (MTU) 11 : A9 出力 (BSC)
PECRL2	13	PE6MD1	0*	R/W	PE6 モードビット PE6/TIOC2A/SCK3/A8 端子の機能を選びます。
	12	PE6MD0	0*	R/W	00 : PE6 入出力 (ポート) 10 : SCK3 入出力 (SCI) 01 : TIOC2A 入出力 (MTU) 11 : A8 出力 (BSC)
PECRL2	11	PE5MD1	0*	R/W	PE5 モードビット PE5/TIOC1B/TxD3/A7 端子の機能を選びます。
	10	PE5MD0	0*	R/W	00 : PE5 入出力 (ポート) 10 : TxD3 出力 (SCI) 01 : TIOC1B 入出力 (MTU) 11 : A7 出力 (BSC)
PECRL2	9	PE4MD1	0*	R/W	PE4 モードビット PE4/TIOC1A/RxD3/A6 端子の機能を選びます。
	8	PE4MD0	0*	R/W	00 : PE4 入出力 (ポート) 10 : RxD3 入力 (SCI) 01 : TIOC1A 入出力 (MTU) 11 : A6 出力 (BSC)
PECRL2	7	PE3MD1	0	R/W	PE3 モードビット PE3/TIOC0D 端子の機能を選びます。
	6	PE3MD0	0	R/W	00 : PE3 入出力 (ポート) 10 : 設定禁止 01 : TIOC0D 入出力 (MTU) 11 : 設定禁止
PECRL2	5	PE2MD1	0	R/W	PE2 モードビット PE2/TIOC0C 端子の機能を選びます。
	4	PE2MD0	0	R/W	00 : PE2 入出力 (ポート) 10 : 設定禁止 01 : TIOC0C 入出力 (MTU) 11 : 設定禁止
PECRL2	3	PE1MD1	0	R/W	PE1 モードビット PE1/TIOC0B 端子の機能を選びます。
	2	PE1MD0	0	R/W	00 : PE1 入出力 (ポート) 10 : 設定禁止 01 : TIOC0B 入出力 (MTU) 11 : 設定禁止

レジスタ	ビット	ビット名	初期値	R/W	説明
PECRL2	1	PE0MD1	0*	R/W	PE0 モードビット PE0/TIOC0A/ $\overline{CS0}$ 端子の機能を選びます。
PECRL2	0	PE0MD0	0*	R/W	00 : PE0 入出力 (ポート) 10 : 設定禁止 01 : TIOC0A 入出力 (MTU) 11 : $\overline{CS0}$ 出力 (BSC)

【注】 * 内蔵 ROM 無効 8 ビット外部拡張モード時、初期値は 1 になります。

14.2 使用上の注意事項

本 LSI では、同一の機能が複数の端子にマルチプレクス機能として割り付けられています。これは、端子機能の選択自由度を向上するとともに、ボード設計を容易にすることを目的としています。

PFC で機能の選択をする場合、1 機能につき 1 端子のみ指定してください。1 機能当たり 2 端子以上で利用した場合、誤動作しますので注意してください。

15. I/O ポート

SH7108 のポートは、A、B、E、F、G の 5 本から構成されています。ポート A は 16 ビット、ポート B は 4 ビット、ポート E は 22 ビットの入出力ポートです。ポート F は 8 ビット、ポート G は 4 ビットの入力専用ポートです。

SH7109 のポートは、A、B、D、E、F の 5 本から構成されています。ポート A は 16 ビット、ポート B は 6 ビット、ポート D は 9 ビット、ポート E は 22 ビットの入出力ポートです。ポート F は 16 ビットの入力専用ポートです。

それぞれのポートの端子は、すべて、その他の機能を兼ねているマルチプレクス端子です。マルチプレクス端子の機能の選択は、ピンファンクションコントローラ (PFC) で行います。

ポートはそれぞれ、端子のデータを格納するためのデータレジスタを持っています。

15.1 ポート A

SH7108 のポート A は、図 15.1 に示すような、16 本の端子を持つ入出力ポートです。




図 15.1 ポート A (SH7108 の場合)

SH7109 のポート A は、図 15.2 に示すような、16 本の端子を持つ入出力ポートです。




図 15.2 ポート A (SH7109 の場合)

15.1.1 レジスタの説明

ポート A は 16 ビットの入出力兼用ポートです。ポート A には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- ポート A データレジスタ L (PADRL)

15.1.2 ポート A データレジスタ L (PADRL)

PADRL は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート A のデータを格納します。PA15DR ~ PA0DR ビットは、それぞれ、PA15 ~ PA0 端子（兼用機能については記述を省略）に対応しています。

端子機能が汎用出力の場合には、PADRL に値を書き込むと端子からその値が出力され、PADRL を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PADRL を読み出すとレジスタの値ではなく端子の状態が直接読み出されます。また PADRL に値を書き込むと、PADRL にその値を書き込めますが、端子の状態には影響しません。表 15.1 にポート A データレジスタ L の読み出し / 書き込み動作を示します。

ビット	ビット名	初期値	R/W	説明
15	PA15DR	0	R/W	表 15.1 参照
14	PA14DR	0	R/W	
13	PA13DR	0	R/W	
12	PA12DR	0	R/W	
11	PA11DR	0	R/W	
10	PA10DR	0	R/W	
9	PA9DR	0	R/W	
8	PA8DR	0	R/W	
7	PA7DR	0	R/W	
6	PA6DR	0	R/W	
5	PA5DR	0	R/W	
4	PA4DR	0	R/W	
3	PA3DR	0	R/W	
2	PA2DR	0	R/W	
1	PA1DR	0	R/W	
0	PA0DR	0	R/W	

表 15.1 ポート A データレジスタ L (PADRL) の読み出し / 書き込み動作

- ビット 15 ~ 0

PAIORL	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PADRL に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PADRL に書き込めるが、端子の状態に影響しない
1	汎用出力	PADRL の値	書き込み値が端子から出力される
	汎用出力以外	PADRL の値	PADRL に書き込めるが、端子の状態に影響しない

15.2 ポート B

SH7108 のポート B は、図 15.3 に示すような 4 本の端子を持つ入出力ポートです。




図 15.3 ポート B (SH7108 の場合)

SH7109 のポート B は、図 15.4 に示すような 6 本の端子を持つ入出力ポートです。




図 15.4 ポート B (SH7109 の場合)

15.2.1 レジスタの説明

ポート B は、SH7108 では 4 ビット、SH7109 では 6 ビットの入出力兼用ポートです。ポート B には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- ポート B データレジスタ (PBDR)

15.2.2 ポート B データレジスタ (PBDR)

PBDR は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート B のデータを格納します。SH7108 では PB5DR ~ PB2DR ビットは、それぞれ、PB5 ~ PB2 端子(兼用機能については記述を省略)に対応しています。SH7109 では PB5DR ~ PB0DR ビットは、それぞれ、PB5 ~ PB0 端子(兼用機能については記述を省略)に対応しています。

端子機能が汎用出力の場合には、PBDR に値を書き込むと端子からその値が出力され、PBDR を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PBDR を読み出すとレジスタの値ではなく端子の状態が直接読み出されます。また PBDR に値を書き込むと、PBDR にその値を書き込みますが、端子の状態には影響しません。表 15.2 にポート B データレジスタの読み出し / 書き込み動作を示します。

ビット	ビット名	初期値	R/W	説明
15 ~ 6		すべて 0	R	リザーブビットです。 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
5	PB5DR	0	R/W	表 15.2 参照
4	PB4DR	0	R/W	
3	PB3DR	0	R/W	
2	PB2DR	0	R/W	
1	PB1DR	0/1	R/W	表 15.2 参照*
0	PB0DR	0/1	R/W	

【注】 * SH7108 では、リザーブビットです。ビットに該当する端子はありません。書き込む値は常に 0 にしてください。

表 15.2 ポート B データレジスタ (PBDR) の読み出し / 書き込み動作

- ビット5~0

PBIOR	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PBDR に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PBDR に書き込めるが、端子の状態に影響しない
1	汎用出力	PBDR の値	書き込み値が端子から出力される
	汎用出力以外	PBDR の値	PBDR に書き込めるが、端子の状態に影響しない

15.3 ポート D

ポート D は、SH7109 のみ使用可能で、図 15.5 に示すような、9 本の端子を持つ入出力ポートです。




図 15.5 ポート D (SH7109)

15.3.1 レジスタの説明

ポート D には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- ポートDデータレジスタL (PDDRL)

15.3.2 ポート D データレジスタ L (PDDRL)

PDDRL は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート D のデータを格納します。PD8DR ~ PD0DR ビットは、それぞれ、PD8 ~ PD0 端子（兼用機能については記述を省略）に対応しています。

端子機能が汎用出力の場合には、PDDRL に値を書き込むと端子からその値が出力され、PDDRL を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PDDRL を読み出すとレジスタの値ではなく端子の状態が直接読み出されます。また PDDRL に値を書き込むと、PDDRL にその値を書き込めますが、端子の状態には影響しません。表 15.3 にポート D データレジスタ L の読み出し / 書き込み動作を示します。

ビット	ビット名	初期値	R/W	説明
15~9		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
8	PD8DR	0	R/W	表 15.3 参照
7	PD7DR	0	R/W	
6	PD6DR	0	R/W	
5	PD5DR	0	R/W	
4	PD4DR	0	R/W	
3	PD3DR	0	R/W	
2	PD2DR	0	R/W	
1	PD1DR	0	R/W	
0	PD0DR	0	R/W	

表 15.3 ポート D データレジスタ L (PDDRL) の読み出し / 書き込み動作

• ビット8~0

PDIORL	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PDDRL に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PDDRL に書き込めるが、端子の状態に影響しない
1	汎用出力	PDDRL の値	書き込み値が端子から出力される
	汎用出力以外	PDDRL の値	PDDRL に書き込めるが、端子の状態に影響しない

15.4 ポート E

SH7108 のポート E は、図 15.6 に示すような、22 本の端子を持つ入出力ポートです。




図 15.6 ポート E (SH7108 の場合)

SH7109 のポート E は、図 15.7 に示すような、22 本の端子を持つ入出力ポートです。




図 15.7 ポート E (SH7109 の場合)

15.4.1 レジスタの説明

ポート E には以下のレジスタがあります。これらのレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- ポートEデータレジスタH (PEDRH)
- ポートEデータレジスタL (PEDRL)

15.4.2 ポート E データレジスタ H、L (PEDRH、L)

PEDRH および PEDRL は、読み出し / 書き込み可能な 16 ビットのレジスタで、ポート E のデータを格納します。PE21DR ~ PE0DR ビットは、それぞれ、PE21 ~ PE0 端子(兼用機能については記述を省略)に対応しています。

端子機能が汎用出力の場合には、PEDRH または PEDRL に値を書き込むと端子からその値が出力され、PEDRH または PEDRL を読み出すと端子の状態に関係なくレジスタの値が直接読み出されます。

端子機能が汎用入力の場合には、PEDRH または PEDRL を読み出すとレジスタの値ではなく端子の状態が直接読み出されます。また PEDRH または PEDRL に値を書き込むと、PEDRH または PEDRL にその値を書き込めますが、端子の状態には影響しません。表 15.4 にポート E データレジスタの読み出し / 書き込み動作を示します。

- PEDRH

ビット	ビット名	初期値	R/W	説明
15 ~ 6		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
5	PE21DR	0	R/W	表 15.4 参照
4	PE20DR	0	R/W	
3	PE19DR	0	R/W	
2	PE18DR	0	R/W	
1	PE17DR	0	R/W	
0	PE16DR	0	R/W	

- PEDRL

ビット	ビット名	初期値	R/W	説明
15	PE15DR	0	R/W	表 15.4 参照
14	PE14DR	0	R/W	
13	PE13DR	0	R/W	
12	PE12DR	0	R/W	
11	PE11DR	0	R/W	
10	PE10DR	0	R/W	
9	PE9DR	0	R/W	
8	PE8DR	0	R/W	
7	PE7DR	0	R/W	
6	PE6DR	0	R/W	
5	PE5DR	0	R/W	
4	PE4DR	0	R/W	
3	PE3DR	0	R/W	
2	PE2DR	0	R/W	
1	PE1DR	0	R/W	
0	PE0DR	0	R/W	

表 15.4 ポート E データレジスタ H、L (PEDRH、L) の読み出し / 書き込み動作

- PEDRH のビット 5~0 および PEDRL のビット 15~0

PEIOR	端子機能	読み出し	書き込み
0	汎用入力	端子の状態	PEDRH、L に書き込めるが、端子の状態に影響しない
	汎用入力以外	端子の状態	PEDRH、L に書き込めるが、端子の状態に影響しない
1	汎用出力	PEDRH、L の値	書き込み値が端子から出力される (\overline{POE} 端子=ハイ) *
	汎用出力以外	PEDRH、L の値	PEDRH、L の値にかかわらずハイインピーダンス (\overline{POE} 端子=ロー) *

【注】 * \overline{POE} 端子による制御は、大電流出力端子のみです (PE9、PE11~21)。

15.5 ポート F

SH7108 のポート F は、図 15.8 に示すような、8 本の端子を持つ入力専用ポートです。




図 15.8 ポート F (SH7108 の場合)

SH7109 のポート F は、図 15.9 に示すような、16 本の端子を持つ入力専用ポートです。




図 15.9 ポート F (SH7109 の場合)

15.5.1 レジスタの説明

ポート F は SH7108 では 8 ビット、SH7109 では 16 ビットの入力専用ポートです。ポート F には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスタ一覧」を参照してください。

- ポートFデータレジスタ (PFDR)

15.5.2 ポート F データレジスタ (PFDR)

PFDR は、読み出し専用の 16 ビットのレジスタで、ポート F のデータを格納します。SH7108 では PF15DR ~ PF8DR ビットはそれぞれ PF15 ~ PF8 端子に対応しています。SH7109 では PF15DR ~ PF0DR ビットは、それぞれ、PF15 ~ PF0 端子に対応しています（兼用機能については記述を省略）。

これらのビットに値を書き込んでも無視され、端子の状態には影響しません。また、これらのビットを読み出すると、ビットの値ではなく端子の状態が直接読み出されます。ただし、A/D 変換器のアナログ入力をサンプリングしている間は 1 が読み出されます。表 15.5 にポート F データレジスタの読み出し / 書き込み動作を示します。

ビット	ビット名	初期値	R/W	説明
15	PF15DR	0/1* ¹	R	表 15.5 参照
14	PF14DR	0/1* ¹	R	
13	PF13DR	0/1* ¹	R	
12	PF12DR	0/1* ¹	R	
11	PF11DR	0/1* ¹	R	
10	PF10DR	0/1* ¹	R	
9	PF9DR	0/1* ¹	R	
8	PF8DR	0/1* ¹	R	
7	PF7DR	0/1* ¹	R	表 15.5 参照* ²
6	PF6DR	0/1* ¹	R	
5	PF5DR	0/1* ¹	R	
4	PF4DR	0/1* ¹	R	
3	PF3DR	0/1* ¹	R	
2	PF2DR	0/1* ¹	R	
1	PF1DR	0/1* ¹	R	
0	PF0DR	0/1* ¹	R	

【注】 *1 外部端子の状態に依存します。

*2 SH7108 ではリザーブビットです。書き込む値は 0 にしてください。

表 15.5 ポート F データレジスタ (PFDR) の読み出し / 書き込み動作

- SH7108のビット15~8、SH7109のビット15~0

端子機能	読み出し	書き込み
汎用入力	端子の状態が読み出される	無視される（端子の状態に影響しない）
ANn 入力	1 が読み出される	無視される（端子の状態に影響しない）

15.6 ポート G

ポート G は、SH7108 のみ使用可能で、図 15.10 に示すような、4 本の端子を持つ入力専用ポートです。




図 15.10 ポート G (SH7108)

15.6.1 レジスタの説明

ポート G は 4 ビットの入力専用ポートです。ポート G には以下のレジスタがあります。このレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- ポート G データレジスタ (PGDR)

15.6.2 ポート G データレジスタ (PGDR)

PGDR は、読み出し専用の 8 ビットのレジスタで、ポート G のデータを格納します。PG3DR ~ PG0DR ビットは、それぞれ、PG3 ~ PG0 端子（兼用機能については記述を省略）に対応しています。

これらのビットに値を書き込んでも無視され、端子の状態には影響しません。また、これらのビットを読み出すと、ビットの値ではなく端子の状態が直接読み出されます。ただし、A/D 変換器のアナログ入力をサンプリングしている間は 1 が読み出されます。表 15.6 にポート G データレジスタの読み出し / 書き込み動作を示します。

ビット	ビット名	初期値	R/W	説明
7~4		すべて 0	R	予約ビット 読み出すと常に 0 が読み出されます。
3	PG3DR	0/1*	R	表 15.6 参照
2	PG2DR	0/1*	R	
1	PG1DR	0/1*	R	
0	PG0DR	0/1*	R	

【注】 * 外部端子の状態に依存します。

表 15.6 ポート G データレジスタ (PGDR) の読み出し / 書き込み動作

- ビット 3~0

端子機能	読み出し	書き込み
汎用入力	端子の状態が読み出される	無視される（端子の状態に影響しない）
ANn 入力	1 が読み出される	無視される（端子の状態に影響しない）

16. マスク ROM

本 LSI は、64k および 128k バイトのマスク ROM を内蔵している製品があります。内蔵 ROM は、32 ビット幅のデータバスを介して、CPU に接続されています（図 16.1、図 16.2）。CPU は 8、16 または 32 ビット幅で内蔵 ROM をアクセスすることができます。内蔵 ROM のデータは、常に 1 ステートでアクセスできます。




図 16.1 マスク ROM のブロック図 (SH7106/SH7107)




図 16.2 マスク ROM のブロック図 (SH7108/SH7109)

内蔵 ROM は、動作モードによって有効か無効が決まります。動作モードは、表 3.1 のようにモード設定端子 FWP、MD3～MD0 で選びます。内蔵 ROM を使う場合にはモード 2 かモード 3 を、使わない場合にはモード 0 を選んでください。内蔵 ROM は、メモリエリア 0 のアドレス H'00000000～H'0000FFFF (SH7106/SH7107 の場合)、H'00000000～H'0001FFFF (SH7108/SH7109 の場合) に割り付けられています。

16.1 使用上の注意事項

- モジュールスタンバイモードの設定

マスクROMは、モジュールスタンバイコントロールレジスタにより、本モジュールの禁止 / 許可を設定することができます。初期値では、マスクROM動作を許可します。モジュールスタンバイモードを設定することにより、マスクROMのアクセスが禁止されます。詳細は「第18章 低消費電力状態」を参照してください。

17. RAM

本 LSI は高速スタティック RAM を内蔵しています。内蔵 RAM は、32 ビット幅のデータバスを介して、CPU に接続されており、8、16 または 32 ビット幅で、内蔵 RAM をアクセスすることができます。内蔵 RAM のデータは、常に 1 ステートでアクセスできます。したがって、高速アクセスが必要なプログラムエリア、あるいはスタックエリアやデータエリアとしての使用に適しています。内蔵 RAM の内容は、スリープモードおよびソフトウェアスタンバイモードでは保持されます。

RAM は、システムコントロールレジスタ (SYSCR) の RAME ビットにより有効または無効の制御が可能です。SYSCR については「18.2.2 システムコントロールレジスタ (SYSCR)」を参照してください。

製品区分	ROM タイプ	RAM 容量	RAM アドレス
SH7108	マスク ROM 版	4k バイト	H'FFFFFF000 ~ H'FFFFFFFFFF

17.1 使用上の注意事項

- モジュールスタンバイモードの設定

RAM は、モジュールスタンバイコントロールレジスタにより、本モジュールの禁止 / 許可を設定することができます。初期値では、RAM 動作を許可します。モジュールスタンバイモードを設定することにより、RAM のアクセスが禁止されます。詳細は「第 18 章 低消費電力状態」を参照してください。

18. 低消費電力状態

本 LSI には、通常のプログラム実行状態のほかに、CPU や発振器の動作を停止し、消費電力を低くする低消費電力状態があります。CPU、内蔵周辺機能などを個別に制御して、低消費電力化を実現できます。

本 LSI の動作状態には、通常動作モードのほか、

- スリープモード
- ソフトウェアスタンバイモード
- ハードウェアスタンバイモード
- モジュールスタンバイモード

の低消費電力状態があります。スリープモードは CPU の状態、モジュールスタンバイモードは内蔵周辺機能 (CPU 以外のバスマスターも含む) の状態です。これらは組み合わせて設定することができます。

リセット後は、通常動作モードになっています。

表 18.1 に、各モードでの内部動作状態を示します。

表 18.1 各モードでの本 LSI の内部状態

機能		通常動作	スリープ	モジュールスタンバイ	ソフトウェアスタンバイ	ハードウェアスタンバイ
システムクロック発振器		動作	動作	動作	停止	停止
CPU	命令	動作	停止	動作	停止	停止
	レジスタ		(保持)		(保持)	(不定)
外部割り込み	NMI	動作	動作	動作	動作	停止
	IRQ0 ~ 3					
周辺機能	I/O ポート	動作	動作	動作	保持	ハイインピーダンス
	WDT	動作	動作	動作	停止 (保持)	停止 (リセット)
	SCI	動作	動作	停止 (リセット)	停止 (リセット)	停止 (リセット)
	A/D					
	MTU					
	CMT					
	MMT					
	ROM	動作	動作	停止 (リセット)	停止 (リセット)	停止 (リセット)
	RAM	動作	動作	保持	保持	保持

【注】 停止(保持)は、内部レジスタ値保持。内部状態は動作中断。

停止(リセット)は、内部レジスタ値および内部状態を初期化。

モジュールスタンバイモード時は、停止設定をしたモジュールのみ停止(リセットまたは保持)。

- 内蔵周辺モジュールのレジスタの中には、ソフトウェアスタンバイモードおよびモジュールスタンバイモードによって初期化されるものとされないものがあります。「19.3 各動作モードにおけるレジスタの状態」を参照してください。
- ソフトウェアスタンバイモード時の I/O ポートの状態は、SBYCR のポートハイインピーダンスピット(HIZ)で設定します。「18.2.1 スタンバイコントロールレジスタ(SBYCR)」を参照してください。端子状態は、「付録 A. 端子状態」を参照してください。




図 18.1 モード遷移図

18.1 入出力端子

低消費電力モードに関連する端子を表 18.2 に示します。

表 18.2 端子構成

端子名	入出力	機能
$\overline{\text{HSTBY}}$	入力	ハードウェアスタンバイ入力端子
$\overline{\text{RES}}$	入力	パワーオンリセット入力端子
MRES	入力	マニュアルリセット入力端子

18.2 レジスタの説明

消費電力モードに関連するレジスタには以下のものがあります。これらのレジスタのアドレスおよび各処理状態によるレジスタの状態については「第 19 章 レジスター一覧」を参照してください。

- スタンバイコントロールレジスタ (SBYCR)
- システムコントロールレジスタ (SYSCR)
- モジュールスタンバイコントロールレジスタ1 (MSTCR1)
- モジュールスタンバイコントロールレジスタ2 (MSTCR2)

18.2.1 スタンバイコントロールレジスタ (SBYCR)

SBYCR は 8 ビットのリード /ライト可能なレジスタで、ソフトウェアスタンバイモードの制御を行います。

ビット	ビット名	初期値	R/W	説明
7	SSBY	0	R/W	<p>ソフトウェアスタンバイ</p> <p>SLEEP 命令実行後の遷移先を指定します。</p> <p>0 : SLEEP 命令実行後、スリープモードに遷移</p> <p>1 : SLEEP 命令実行後、ソフトウェアスタンバイモードに遷移</p> <p>ウォッチドッグタイマ (WDT) の動作中 (WDT のタイマコントロール / ステータスレジスタ (TCSR) のタイマイネーブルビット (TME) が 1 のとき) には、SSBY ビットは 1 にセットできません。ソフトウェアスタンバイモードへ遷移するときは、必ず TME ビットを 0 にクリアして WDT を停止させてから、SSBY ビットをセットしてください。</p>
6	HIZ	0	R/W	<p>ポートハイインピーダンス</p> <p>ソフトウェアスタンバイモード時に、I/O ポートの端子状態を保持するかハイインピーダンスにするかを選択します。</p> <p>0 : ソフトウェアスタンバイモード時に、端子状態を保持する</p> <p>1 : ソフトウェアスタンバイモード時に、端子状態をハイインピーダンス</p> <p>WDT の TCSR の TME ビットが 1 にセットされていると、HIZ ビットは 1 にセットできません。I/O ポートの端子状態をハイインピーダンスにするときは、必ず TME ビットを 0 にクリアしてから HIZ ビットをセットしてください。</p>
5		0	R	<p>リザーブビット</p> <p>読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。</p>
4 ~ 1		すべて 1	R	<p>リザーブビット</p> <p>読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。</p>
0	IRQEL	1	R/W	<p>IRQ3~0 イネーブル</p> <p>IRQ 割り込みによるソフトウェアスタンバイモードの解除を有効にします。</p> <p>0 : ソフトウェアスタンバイモードの解除を有効にする</p> <p>1 : ソフトウェアスタンバイモードの解除を無効にする</p>

18.2.2 システムコントロールレジスタ (SYSCR)

SYSCR は 8 ビットのリード / ライト可能なレジスタで、内蔵 RAM へのアクセスの許可 / 禁止を設定します。

ビット	ビット名	初期値	R/W	説明
7, 6		すべて 1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
5~1		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
0	RAME	1	R/W	RAM イネーブル 内蔵 RAM の有効または無効を選択します。 0 : 内蔵 RAM 無効 1 : 内蔵 RAM 有効 本ビットを 0 にクリアすると内蔵 RAM はアクセスできません。このとき、内蔵 RAM からのリードおよび命令フェッチは不定値が読み出され、内蔵 RAM へのライトは無視されます。 なお、本ビットを 0 にクリアして内蔵 RAM を無効にする場合、SYSCR へのライト命令の直後に内蔵 RAM をアクセスするような命令を置かないでください。もし内蔵 RAM アクセス命令を置いた場合、正常なアクセスは保証できません。 本ビットを 1 にセットして内蔵 RAM を有効にする場合、SYSCR へのライト命令の直後に SYSCR のリード命令を置いてください。もし、SYSCR ライト命令の直後に内蔵 RAM アクセス命令を置いた場合、正常なアクセスは保証できません。

18.2.3 モジュールスタンバイコントロールレジスタ 1、2 (MSTCR1、MSTCR2)

MSTCR は 16 ビットのリード /ライト可能な 2 本のレジスタで、モジュールスタンバイモードの制御を行います。1 のとき対応するモジュールはモジュールスタンバイモードになり、クリアするとモジュールスタンバイモードは解除されます。

- MSTCR1

ビット	ビット名	初期値	R/W	対象モジュール
15 ~ 12		すべて 1	R/W	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
11	MSTP27	0	R/W	内蔵 RAM
10	MSTP26	0	R/W	内蔵 ROM
9 ~ 6		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
5、4		すべて 1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
3	MSTP19	1	R/W	シリアルコミュニケーションインターフェース 3 (SCI_3)
2	MSTP18	1	R/W	シリアルコミュニケーションインターフェース 2 (SCI_2)
1、0		すべて 1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。

- MSTCR2

ビット	ビット名	初期値	R/W	対象モジュール
15		1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
14	MSTP14	1	R/W	モータマネージメントタイマ (MMT)
13	MSTP13	1	R/W	マルチファンクションタイマパルスユニット (MTU)
12	MSTP12	1	R/W	コンペアマッチタイマ (CMT)
11 ~ 8		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。
7		1	R	リザーブビット 読み出すと常に 1 が読み出されます。書き込む値も常に 1 にしてください。
6	MSTP6	1	R/W	A/D 変換器 (A/D2)
5	MSTP5	1	R/W	A/D 変換器 (A/D1)
4	MSTP4	1	R/W	A/D 変換器 (A/D0)
3 ~ 0		すべて 0	R	リザーブビット 読み出すと常に 0 が読み出されます。書き込む値も常に 0 にしてください。

18.3 動作説明

18.3.1 スリープモード

(1) スリープモードへの遷移

SBYCR の SSBY ビットを 0 にクリアした状態で SLEEP 命令を実行すると、CPU はスリープモードになります。スリープモード時、CPU の動作は停止しますが、CPU の内部レジスタの内容は保持されます。CPU 以外の周辺機能は停止しません。

(2) スリープモードの解除

スリープモードは、以下の条件により解除されます。

- パワーオンリセットによる解除

RES端子をLowレベルにすると、リセット状態になります。規定のリセット入力期間後、RES端子をHighレベルにすると、CPUはリセット例外処理を開始します。

また、WDTによる内部パワーオンリセットが発生した場合も、スリープモードは解除されます。

- マニュアルリセットによる解除

RES端子がHighレベルのとき、MRES端子をLowレベルにすると本LSIは、マニュアルリセット状態に遷移し、スリープモードは解除されます。

また、WDTによる内部マニュアルリセットが発生した場合も、スリープモードは解除されます。

18.3.2 ソフトウェアスタンバイモード

(1) ソフトウェアスタンバイモードへの遷移

SBYCR の SSBY ビットを 1 にセットした状態で SLEEP 命令を実行すると、ソフトウェアスタンバイモードになります。このモードでは、CPU、内蔵周辺機能、および発振器のすべての機能が停止します。ただし、CPU のレジスタ内容と内蔵 RAM のデータ（ただし、SYSCR の RAME ビットが 0 のとき）は、規定の電圧が与えられている限り保持されます。内蔵周辺モジュールのレジスタの中には、初期化されるものとされないものがあります（「19.3 各動作モードにおけるレジスタの状態」参照）。I/O ポートの状態は、SBYCR のポートハイインピーダンスビット（HIZ）で、保持またはハイインピーダンスを選択することができます。その他の端子状態については「付録 A. 端子状態」を参照してください。本モードでは、発振器が停止するため、消費電力は著しく低減します。

(2) ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードは以下の条件により解除されます。

- NMI割り込み入力による解除

NMI端子の立ち下がりエッジまたは立ち上がりエッジ（割り込みコントローラ（INTC）の割り込みコントロールレジスタ1（ICR1）のNMIエッジセレクトビット（NMIE）で選択）が検出されると、クロックの発振が開始されます。このクロックはウォッチドッグタイマ（WDT）だけに供給されます。

ソフトウェアスタンバイモードに遷移する前にWDTのタイマコントロールレジスタ / ステータスレジスタ (TCSR) のクロックセレクトビット (CKS2 ~ CKS0) に設定しておいた時間が経過すると、WDTオーバーフローが発生します。このオーバーフロー発生によって、クロックが安定したと判断され、本LSI全体にクロックが供給されます。これによって、ソフトウェアスタンバイモードが解除され、NMI例外処理が開始されます。

NMI割り込みによってソフトウェアスタンバイモードを解除する場合、WDTのオーバーフロー周期が発振安定時間以上になるように、CKS2 ~ CKS0ビットを設定してください。

なお、立ち下がりエッジに設定したNMI端子で、ソフトウェアスタンバイモードを解除する場合、ソフトウェアスタンバイに入るとき（クロック停止時）のNMI端子のレベルがHighレベルに、かつソフトウェアスタンバイ復帰時（発振安定後のクロック起動時）のNMI端子のレベルがLowレベルになるようにしてください。また、立ち上がりエッジに設定したNMI端子でソフトウェアスタンバイモードを解除する場合、ソフトウェアスタンバイに入るとき（クロック停止時）のNMI端子のレベルがLowレベルに、かつソフトウェアスタンバイ復帰時（発振安定後のクロック起動時）のNMI端子のレベルがHighレベルになるようにしてください。

- RES端子による解除

RES端子をLowレベルにすると、クロックの発振が開始されます。クロックの発振開始と同時に、本LSI全体にクロックが供給されます。このときRES端子は必ずクロックの発振が安定するまでLowレベルに保持してください。RES端子をHighレベルにすると、CPUはリセット例外処理を開始します。

- IRQ割り込み入力による解除

スタンバイコントロールレジスタ (SBYCR) のIRQELビットが1に設定されている場合、IRQ端子の立ち下がりエッジまたは立ち上がりエッジ（割り込みコントローラ (INTC) の割り込みコントロールレジスタ1 (ICR1) のIRQ3S ~ IRQ0Sビット、割り込みコントロールレジスタ2 (ICR2) のIRQ3ES[1 : 0] ~ IRQ0ES[1 : 0]ビットで選択）が検出されると、クロックの発振が開始されます*。このクロックはウォッチドッグタイマ (WDT) だけに供給されます。ソフトウェアスタンバイモードに遷移する前にCPUのステータスレジスタ (SR) に設定されている割り込みマスクレベルより、IRQ割り込み優先レベルを高く設定する必要があります。

ソフトウェアスタンバイモードに遷移する前にWDTのタイマコントロールレジスタ / ステータスレジスタ (TCSR) のクロックセレクトビット (CKS2 ~ CKS0) に設定しておいた時間が経過すると、WDTオーバーフローが発生します。このオーバーフロー発生によって、クロックが安定したと判断され、本LSI全体にクロックが供給されます。これによって、ソフトウェアスタンバイモードが解除され、IRQ例外処理が開始されます。

IRQ割り込みによってソフトウェアスタンバイモードを解除する場合、WDTのオーバーフロー周期が発振安定時間以上になるように、CKS2 ~ CKS0ビットを設定してください。

なお、立ち下がりエッジまたは両エッジに設定したIRQ端子で、ソフトウェアスタンバイモードを解除する場合、ソフトウェアスタンバイに入るとき（クロック停止時）のIRQ端子のレベルがHighレベルに、かつソフトウェアスタンバイ復帰時（発振安定後のクロック起動時）にIRQ端子のレベルがLowレベルになるようにしてください。また、立ち上がりエッジに設定したIRQ端子でソフトウェアスタンバイモードを解除する

場合、ソフトウェアスタンバイに入るとき（クロック停止時）の \overline{IRQ} 端子のレベルがLowレベルに、かつソフトウェアスタンバイ復帰時（発振安定後のクロック起動時）に \overline{IRQ} 端子のレベルがHighレベルになるようしてください。

【注】 * \overline{IRQ} 端子が立ち下がりエッジ検出、両エッジ検出に設定されている場合、立ち下がりエッジの検出でクロックの発振が開始されます。

\overline{IRQ} 端子が立ち上がり検出に設定されている場合、立ち上がりエッジの検出でクロックの発振が開始されます。

\overline{IRQ} 端子をローレベル検出に設定しないでください。

(3) ソフトウェアスタンバイモードの応用例

NMI端子の立ち下がりエッジでソフトウェアスタンバイモードに遷移し、NMI端子の立ち上がりエッジでソフトウェアスタンバイモードの解除を行う例を図18.2に示します。

割り込みコントロールレジスタ1 (ICR1) のNMIエッジセレクトビット (NMIE) を0 (立ち下がりエッジ検出) にした状態でNMI端子をHighレベルからLowレベルに変化させると、NMI割り込みが受け付けられます。NMI例外サービスルーチンでNMIEビットを1 (立ち上がりエッジ検出) にセットし、スタンバイコントロールレジスタ (SBYCR) のソフトウェアスタンバイビット (SSBY) を1にセットしてSLEEP命令を実行すると、ソフトウェアスタンバイモードに遷移します。その後、NMI端子をLowレベルからHighレベルに変化させると、ソフトウェアスタンバイモードが解除されます。




図 18.2 ソフトウェアスタンバイモード時の NMI タイミング

18.3.3 ハードウェアスタンバイモード

(1) ハードウェアスタンバイモードへの遷移

HSTBY 端子を Low レベルにすると、どの状態からでもハードウェアスタンバイモードになります。

ハードウェアスタンバイモードでは、すべての機能がリセット状態になり動作が停止するため、消費電力は著しく低減します。このとき、規定の電圧が与えられている限り、内蔵 RAM のデータは保持されます。

内蔵 RAM のデータを保持するためには、HSTBY 端子を Low レベルにする前に、SYSCR の RAME ビットを 0 にクリアしてください。また、ハードウェアスタンバイモード中には、モード端子 (MD3 ~ MD0) の状態を変化させないでください。

(2) ハードウェアスタンバイモードの解除

ハードウェアスタンバイモードの解除は、HSTBY 端子と RES 端子によって行われます。RES 端子を Low レベルにした状態で、HSTBY 端子を High レベルにすると、リセット状態になり、クロックは発振を開始します。このとき、RES 端子は必ずクロックの発振が安定するまで Low レベルを保持してください。その後、RES 端子を High レベルにすると、パワーオンリセット例外処理状態を経てプログラム実行状態へ遷移します。

(3) ハードウェアスタンバイモードのタイミング

ハードウェアスタンバイモードのタイミング例を図 18.3 に示します。

HSTBY 端子を Low レベルにすると、ハードウェアスタンバイモードに遷移します。解除は、HSTBY 端子を High レベルにし、クロックの発振安定時間経過後、RES 端子を Low レベルから High レベルにすることにより行われます。




図 18.3 ハードウェアスタンバイモードのタイミング

18.3.4 モジュールスタンバイモード

モジュールスタンバイモードは内蔵周辺機能のモジュール単位で設定することができます。

MSTCR の対応する MSTP ビットを 1 にセットすると、バスサイクルの終了時点でモジュールは動作を停止してモジュールスタンバイモードへ遷移します。このとき CPU は独立して動作を継続します。

対応する MSTP ビットを 0 にクリアすることによって、モジュールスタンバイモードは解除され、バスサイクルの終了時点でモジュールは動作を再開します。モジュールスタンバイモードに遷移したモジュールは、内部状態を初期化されます。

リセット解除後は、SCI、MTU、MMT、CMT、A/D 変換器がモジュールスタンバイモードになっています。

モジュールスタンバイモードに設定されたモジュールのレジスタは、リード / ライトできません。

18.4 使用上の注意事項

18.4.1 I/O ポートの状態

SBYCR のポートハイインピーダンスビット (HIZ) を 0 にクリアした状態でソフトウェアスタンバイモードに遷移すると、I/O ポートの状態が保持されます。したがって、High レベルを出力している場合、出力電流分の消費電流は低減されません。

18.4.2 発振安定待機中の消費電流

発振安定待機中は消費電流が増加します。

18.4.3 内蔵周辺モジュールの割り込み

モジュールスタンバイモードでは、当該割り込みの動作ができません。したがって、割り込みが要求された状態でモジュールスタンバイとすると、CPU の割り込み要因のクリアができません。

事前に割り込みを禁止するなど設定してからモジュールスタンバイモードとしてください。

18.4.4 MSTCR1、2 のライト

MSTCR1、2 は CPU のみでライトしてください。

18. 低消費電力状態

19. レジスター一覧

アクセスサイズは、ビット数を示します。

アクセスステート数は、指定の基準クロックのステート数を示します。

ただし、B:8 ビットアクセス時、W:16 ビットアクセス時、L:32 ビットアクセス時の値です。

19.1 レジスタアドレス一覧（アドレス順）

レジスタ名称	略称	ビット 数	アドレス	モジュール	アクセス サイズ	アクセス ステート数
			H'FFFFF8000 ~ H'FFFFF81BF			
シリアルモードレジスタ_2	SMR_2	8	H'FFFFF81C0	SCI (チャネル 2)	8、16	P 基準 B:2 W:4
ピットレートレジスタ_2	BRR_2	8	H'FFFFF81C1		8	
シリアルコントロールレジスタ_2	SCR_2	8	H'FFFFF81C2		8、16	
トランスマットデータレジスタ_2	TDR_2	8	H'FFFFF81C3		8	
シリアルステータスレジスタ_2	SSR_2	8	H'FFFFF81C4		8、16	
レシーブデータレジスタ_2	RDR_2	8	H'FFFFF81C5		8	
シリアルディレクションコントロールレジスタ_2	SDCR_2	8	H'FFFFF81C6		8	
			H'FFFFF81C7 ~ H'FFFFF81CF			
シリアルモードレジスタ_3	SMR_3	8	H'FFFFF81D0	SCI (チャネル 3)	8、16	P 基準 B:2 W:4
ピットレートレジスタ_3	BRR_3	8	H'FFFFF81D1		8	
シリアルコントロールレジスタ_3	SCR_3	8	H'FFFFF81D2		8、16	
トランスマットデータレジスタ_3	TDR_3	8	H'FFFFF81D3		8	
シリアルステータスレジスタ_3	SSR_3	8	H'FFFFF81D4		8、16	
レシーブデータレジスタ_3	RDR_3	8	H'FFFFF81D5		8	
シリアルディレクションコントロールレジスタ_3	SDCR_3	8	H'FFFFF81D6		8	
			H'FFFFF81D7 ~ H'FFFFF81EF			
			H'FFFFF81F0 ~ H'FFFFF81FF			
タイマコントロールレジスタ_3	TCR_3	8	H'FFFFF8200	MTU (チャネル 3, 4)	8、16、32	P 基準 B:2 W:2 L:4
タイマコントロールレジスタ_4	TCR_4	8	H'FFFFF8201		8	
タイマモードレジスタ_3	TMDR_3	8	H'FFFFF8202		8、16	
タイマモードレジスタ_4	TMDR_4	8	H'FFFFF8203		8	
タイマ I/O コントロールレジスタ H_3	TIORH_3	8	H'FFFFF8204		8、16、32	
タイマ I/O コントロールレジスタ L_3	TIORL_3	8	H'FFFFF8205		8	

19. レジスター一覧

レジスタ名称	略称	ビット数	アドレス	モジュール	アクセスサイズ	アクセスステート数
タイマ I/O コントロールレジスタ H_4	TIORH_4	8	H'FFFF8206	MTU (チャネル 3, 4)	8、16	P 基準 B:2 W:2 L:4
タイマ I/O コントロールレジスタ L_4	TIORL_4	8	H'FFFF8207		8	
タイマインタラブトイネーブルレジスタ_3	TIER_3	8	H'FFFF8208		8、16、32	
タイマインタラブトイネーブルレジスタ_4	TIER_4	8	H'FFFF8209		8	
タイマアウトプットマスクタイネーブルレジスタ	TOER	8	H'FFFF820A		8、16	
タイマアウトプットコントロールレジスタ	TOCR	8	H'FFFF820B		8	
			H'FFFF820C			
タイマゲートコントロールレジスタ	TGCR	8	H'FFFF820D		8	
			H'FFFF820E			
			H'FFFF820F			
タイマカウンタ_3	TCNT_3	16	H'FFFF8210		16、32	
タイマカウンタ_4	TCNT_4	16	H'FFFF8212		16	
タイマ周期データレジスタ	TCDR	16	H'FFFF8214		16、32	
タイマデッドタイムデータレジスタ	TDDR	16	H'FFFF8216		16	
タイマジェネラルレジスタ A_3	TGRA_3	16	H'FFFF8218		16、32	
タイマジェネラルレジスタ B_3	TGRB_3	16	H'FFFF821A		16	
タイマジェネラルレジスタ A_4	TGRA_4	16	H'FFFF821C		16、32	
タイマジェネラルレジスタ B_4	TGRB_4	16	H'FFFF821E		16	
タイマサブカウンタ	TCNTS	16	H'FFFF8220		16、32	
タイマ周期バッファレジスタ	TCBR	16	H'FFFF8222		16	
タイマジェネラルレジスタ C_3	TGRC_3	16	H'FFFF8224		16、32	
タイマジェネラルレジスタ D_3	TGRD_3	16	H'FFFF8226		16	
タイマジェネラルレジスタ C_4	TGRC_4	16	H'FFFF8228		16、32	
タイマジェネラルレジスタ D_4	TGRD_4	16	H'FFFF822A		16	
タイマステータスレジスタ_3	TSR_3	8	H'FFFF822C	MTU (共通)	8、16	P 基準 B:2 W:2
タイマステータスレジスタ_4	TSR_4	8	H'FFFF822D		8	
			H'FFFF822E ~ H'FFFF823F			
タイマスタートレジスタ	TSTR	8	H'FFFF8240		8、16	
タイマシンクロレジスタ	TSYR	8	H'FFFF8241		8	
			H'FFFF8242 ~ H'FFFF825F			

レジスタ名称	略称	ビット数	アドレス	モジュール	アクセスサイズ	アクセスステート数
タイマコントロールレジスタ_0	TCR_0	8	H'FFFF8260	MTU (チャネル0)	8、16、32	P 基準
タイマモードレジスタ_0	TMDR_0	8	H'FFFF8261		8	
タイマ I/O コントロールレジスタ H_0	TIORH_0	8	H'FFFF8262		8、16	
タイマ I/O コントロールレジスタ L_0	TIORL_0	8	H'FFFF8263		8	
タイマインタラブトイネーブルレジスタ_0	TIER_0	8	H'FFFF8264		8、16、32	
タイマステータスレジスタ_0	TSR_0	8	H'FFFF8265		8	
タイマカウンタ_0	TCNT_0	16	H'FFFF8266		16	
タイマジェネラルレジスタ A_0	TGRA_0	16	H'FFFF8268		16、32	
タイマジェネラルレジスタ B_0	TGRB_0	16	H'FFFF826A		16	
タイマジェネラルレジスタ C_0	TGRC_0	16	H'FFFF826C		16、32	
タイマジェネラルレジスタ D_0	TGRD_0	16	H'FFFF826E		16	
			H'FFFF8270 ~ H'FFFF827F			
タイマコントロールレジスタ_1	TCR_1	8	H'FFFF8280	MTU (チャネル1)	8、16	P 基準
タイマモードレジスタ_1	TMDR_1	8	H'FFFF8281		8	
タイマ I/O コントロールレジスタ_1	TIOR_1	8	H'FFFF8282		8	
			H'FFFF8283			
タイマインタラブトイネーブルレジスタ_1	TIER_1	8	H'FFFF8284		8、16、32	
タイマステータスレジスタ_1	TSR_1	8	H'FFFF8285		8	
タイマカウンタ_1	TCNT_1	16	H'FFFF8286		16	
タイマジェネラルレジスタ A_1	TGRA_1	16	H'FFFF8288		16、32	
タイマジェネラルレジスタ B_1	TGRB_1	16	H'FFFF828A		16	
			H'FFFF828C ~ H'FFFF829F			
タイマコントロールレジスタ_2	TCR_2	8	H'FFFF82A0	MTU (チャネル2)	8、16	P 基準
タイマモードレジスタ_2	TMDR_2	8	H'FFFF82A1		8	
タイマ I/O コントロールレジスタ_2	TIOR_2	8	H'FFFF82A2		8	
			H'FFFF82A3			
タイマインタラブトイネーブルレジスタ_2	TIER_2	8	H'FFFF82A4		8、16、32	
タイマステータスレジスタ_2	TSR_2	8	H'FFFF82A5		8	
タイマカウンタ_2	TCNT_2	16	H'FFFF82A6		16	
タイマジェネラルレジスタ A_2	TGRA_2	16	H'FFFF82A8		16、32	
タイマジェネラルレジスタ B_2	TGRB_2	16	H'FFFF82AA		16	
			H'FFFF82AC ~ H'FFFF833F			

19. レジスター一覧

レジスタ名称	略称	ビット数	アドレス	モジュール	アクセスサイズ	アクセスステート数
			H'FFFFF8340 ~ H'FFFFF8347	INTC		基準
割り込み優先レベル設定レジスタ A	IPRA	16	H'FFFFF8348		8、16	B:2
			H'FFFFF834A ~ H'FFFFF834D			W:2
割り込み優先レベル設定レジスタ D	IPRD	16	H'FFFFF834E		8、16	L:4
割り込み優先レベル設定レジスタ E	IPRE	16	H'FFFFF8350		8、16、32	
割り込み優先レベル設定レジスタ F	IPRF	16	H'FFFFF8352		8、16	
割り込み優先レベル設定レジスタ G	IPRG	16	H'FFFFF8354		8、16、32	
割り込み優先レベル設定レジスタ H	IPRH	16	H'FFFFF8356		8、16	
割り込みコントロールレジスタ 1	ICR1	16	H'FFFFF8358		8、16、32	
IRQ ステータスレジスタ	ISR	16	H'FFFFF835A		8、16	
割り込み優先レベル設定レジスタ I	IPRI	16	H'FFFFF835C		8、16、32	
割り込み優先レベル設定レジスタ J	IPRJ	16	H'FFFFF835E		8、16	
割り込み優先レベル設定レジスタ K	IPRK	16	H'FFFFF8360		8、16、32	
			H'FFFFF8362 ~ H'FFFFF8365			
割り込みコントロールレジスタ 2	ICR2	16	H'FFFFF8366		8、16	
			H'FFFFF8368 ~ H'FFFFF837F			
			H'FFFFF8380 ~ H'FFFFF8381			
ポート A データレジスタ L	PADRL	16	H'FFFFF8382	I/O	8、16	基準 B:2 W:2 L:4
			H'FFFFF8384 ~ H'FFFFF8385			
ポート A・IO レジスタ L	PAIORL	16	H'FFFFF8386	PFC	8、16	
			H'FFFFF8388 ~ H'FFFFF8389			
ポート A コントロールレジスタ L3	PACRL3	16	H'FFFFF838A	PFC	8、16	
ポート A コントロールレジスタ L1	PACRL1	16	H'FFFFF838C		8、16、32	
ポート A コントロールレジスタ L2	PACRL2	16	H'FFFFF838E		8、16	
ポート B データレジスタ	PBDR	16	H'FFFFF8390	I/O	8、16	
			H'FFFFF8392 ~ H'FFFFF8393			
ポート B・IO レジスタ	PBIOR	16	H'FFFFF8394	PFC	8、16、32	
			H'FFFFF8396 ~ H'FFFFF8397			

レジスタ名称	略称	ビット数	アドレス	モジュール	アクセスサイズ	アクセスステート数
ポート B コントロールレジスタ 1	PBCR1	16	H'FFFF8398	PFC	8, 16, 32	基準 B:2 W:2 L:4
ポート B コントロールレジスタ 2	PBCR2	16	H'FFFF839A		8, 16	
			H'FFFF839C ~ H'FFFF83A1			
ポート D データレジスタ L	PDDR1	16	H'FFFF83A2	I/O	8, 16	
			H'FFFF83A4 ~ H'FFFF83A5			
ポート D・IO レジスタ L	PDIORL	16	H'FFFF83A6	PFC	8, 16	
			H'FFFF83A8 ~ H'FFFF83AB			
ポート D コントロールレジスタ L1	PDCRL1	16	H'FFFF83AC	PFC	8, 16, 32	基準 B:2 W:2 L:4
ポート D コントロールレジスタ L2	PDCRL2	16	H'FFFF83AE		8, 16	
ポート E データレジスタ L	PEDRL	16	H'FFFF83B0	I/O	8, 16, 32	
ポート F データレジスタ	PFDR	16	H'FFFF83B2		8, 16	
ポート E・IO レジスタ L	PEIORL	16	H'FFFF83B4	PFC	8, 16, 32	基準 B:2 W:2 L:4
ポート E・IO レジスタ H	PEIORH	16	H'FFFF83B6		8, 16	
ポート E コントロールレジスタ L1	PECRL1	16	H'FFFF83B8		8, 16, 32	
ポート E コントロールレジスタ L2	PECRL2	16	H'FFFF83BA		8, 16	
ポート E コントロールレジスタ H	PECRH	16	H'FFFF83BC		8, 16, 32	
ポート E データレジスタ H	PEDRH	16	H'FFFF83BE	I/O	8, 16	
入力レベルコントロール / ステータスレジスタ 1	ICSR1	16	H'FFFF83C0	MTU	8, 16, 32	P 基準 B:2 W:2 L:4
出力レベルコントロール / ステータスレジスタ	OCSR	16	H'FFFF83C2		8, 16	
入力レベルコントロール / ステータスレジスタ 2	ICSR2	16	H'FFFF83C4	MMT	8, 16	
			H'FFFF83C6 ~ H'FFFF83CC			
ポート G データレジスタ	PGDR	8	H'FFFF83CD	I/O	8	基準 B:2 W:2 L:4
			H'FFFF83CE ~ H'FFFF83CF			
コンペアマッチタイマスタートレジスタ	CMSTR	16	H'FFFF83D0	CMT	8, 16, 32	基準 B:2 W:2 L:4
コンペアマッチタイマコントロール / ステータスレジスタ_0	CMCSR_0	16	H'FFFF83D2		8, 16	
コンペアマッチタイマカウンタ_0	CMCNT_0	16	H'FFFF83D4		8, 16, 32	
コンペアマッチタイマコンスタントレジスタ_0	CMCOR_0	16	H'FFFF83D6		8, 16	
コンペアマッチタイマコントロール / ステータスレジスタ_1	CMCSR_1	16	H'FFFF83D8		8, 16, 32	
コンペアマッチタイマカウンタ_1	CMCNT_1	16	H'FFFF83DA		8, 16	
コンペアマッチタイマコンスタントレジスタ_1	CMCOR_1	16	H'FFFF83DC		8, 16	
			H'FFFF83DE			

19. レジスター一覧

レジスタ名称	略称	ビット数	アドレス	モジュール	アクセスサイズ	アクセスステート数
			H'FFFFF83E0 ~ H'FFFFF841F			
A/D データレジスタ 0	ADDR0	16	H'FFFFF8420	A/D (チャネル 0)	8、16	P 基準 B:3 W:6
A/D データレジスタ 1	ADDR1	16	H'FFFFF8422		8、16	
A/D データレジスタ 2	ADDR2	16	H'FFFFF8424		8、16	
A/D データレジスタ 3	ADDR3	16	H'FFFFF8426		8、16	
A/D データレジスタ 4	ADDR4	16	H'FFFFF8428	A/D (チャネル 1)	8、16	
A/D データレジスタ 5	ADDR5	16	H'FFFFF842A		8、16	
A/D データレジスタ 6	ADDR6	16	H'FFFFF842C		8、16	
A/D データレジスタ 7	ADDR7	16	H'FFFFF842E		8、16	
A/D データレジスタ 8	ADDR8	16	H'FFFFF8430	A/D (チャネル 0)	8、16	
A/D データレジスタ 9	ADDR9	16	H'FFFFF8432		8、16	
A/D データレジスタ 10	ADDR10	16	H'FFFFF8434		8、16	
A/D データレジスタ 11	ADDR11	16	H'FFFFF8436		8、16	
A/D データレジスタ 12	ADDR12	16	H'FFFFF8438	A/D (チャネル 1)	8、16	
A/D データレジスタ 13	ADDR13	16	H'FFFFF843A		8、16	
A/D データレジスタ 14	ADDR14	16	H'FFFFF843C		8、16	
A/D データレジスタ 15	ADDR15	16	H'FFFFF843E		8、16	
A/D データレジスタ 16	ADDR16	16	H'FFFFF8440	A/D (チャネル 2)	8、16	
A/D データレジスタ 17	ADDR17	16	H'FFFFF8442		8、16	
A/D データレジスタ 18	ADDR18	16	H'FFFFF8444		8、16	
A/D データレジスタ 19	ADDR19	16	H'FFFFF8446		8、16	
			H'FFFFF8448 ~ H'FFFFF847F			
A/D コントロール / ステータスレジスタ_0	ADCSR_0	8	H'FFFFF8480	A/D	8、16	基準 B:3 W:3
A/D コントロール / ステータスレジスタ_1	ADCSR_1	8	H'FFFFF8481		8	
A/D コントロール / ステータスレジスタ_2	ADCSR_2	8	H'FFFFF8482		8	
			H'FFFFF8483 ~ H'FFFFF8487			
A/D コントロールレジスタ_0	ADCR_0	8	H'FFFFF8488		8、16	
A/D コントロールレジスタ_1	ADCR_1	8	H'FFFFF8489		8	
A/D コントロールレジスタ_2	ADCR_2	8	H'FFFFF848A		8	
			H'FFFFF848B ~ H'FFFFF860F			
タイマコントロール / ステータスレジスタ	TCSR	8	H'FFFFF8610	WDT *1:WRITE 時 *2:READ 時	8* ² /16* ¹	基準 B:3 W:3
タイマカウンタ	TCNT ^{*1}	8	H'FFFFF8610		16	
タイマカウンタ	TCNT ^{*2}	8	H'FFFFF8611		8	
リセットコントロール / ステータスレジスタ	RSTCSR ^{*1}	8	H'FFFFF8612		16	
リセットコントロール / ステータスレジスタ	RSTCSR ^{*2}	8	H'FFFFF8613		8	

レジスタ名称	略称	ビット数	アドレス	モジュール	アクセスサイズ	アクセスステート数
スタンバイコントロールレジスタ	SBYCR	8	H'FFFF8614	低消費電力状態	8	基準 B:3
			H'FFFF8615 ~ H'FFFF8617			
システムコントロールレジスタ	SYSCR	8	H'FFFF8618	低消費電力状態	8	P 基準 B:3 W:3 L:6
			H'FFFF8619 ~ H'FFFF861B			
モジュールスタンバイコントロールレジスタ 1	MSTCR1	16	H'FFFF861C		8、16、32	
モジュールスタンバイコントロールレジスタ 2	MSTCR2	16	H'FFFF861E		8、16	
バスコントロールレジスタ 1	BCR1	16	H'FFFF8620	BSC	8、16、32	基準 B:3 W:3 L:6
バスコントロールレジスタ 2	BCR2	16	H'FFFF8622		8、16	
ウェイトコントロールレジスタ 1	WCR1	16	H'FFFF8624		8、16	
			H'FFFF8626			
			H'FFFF8628 ~ H'FFFF864F			
			H'FFFF8650 ~ H'FFFF87F3			
AD トリガセレクトレジスタ	ADTSR	8	H'FFFF87F4	A/D	8	P 基準 B:3
			H'FFFF87F5 ~ H'FFFF89FF			
タイマモードレジスタ	MMT_ TMDR	8	H'FFFF8A00	MMT	8	P 基準 B:2 W:2 L:4
			H'FFFF8A01			
タイマコントロールレジスタ	TCNR	8	H'FFFF8A02		8	
			H'FFFF8A03			
タイマステータスレジスタ	MMT_ TSR	8	H'FFFF8A04		8	
			H'FFFF8A05			
タイマカウンタ	MMT_ TCNT	16	H'FFFF8A06		16	
タイマピリオドデータレジスタ	TPDR	16	H'FFFF8A08		16、32	
タイマピリオドバッファレジスタ	TPBR	16	H'FFFF8A0A		16	
タイマデッドタイムデータレジスタ	MMT_ TDDR	16	H'FFFF8A0C		16	
			H'FFFF8A0E ~ H'FFFF8A0F			
タイマバッファレジスタ U_B	TBRU_B	16	H'FFFF8A10		16、32	
タイマジェネラルレジスタ UU	TGRUU	16	H'FFFF8A12		16	
タイマジェネラルレジスタ U	TGRU	16	H'FFFF8A14		16、32	
タイマジェネラルレジスタ UD	TGRUD	16	H'FFFF8A16		16	
タイマデッドタイムカウンタ 0	TDCNT0	16	H'FFFF8A18		16、32	

19. レジスター一覧

レジスタ名称	略称	ビット数	アドレス	モジュール	アクセスサイズ	アクセスステート数
タイマデッドタイムカウンタ1	TDCNT1	16	H'FFFF8A1A	MMT	16	P 基準
タイマバッファレジスタ U_F	TBRU_F	16	H'FFFF8A1C		16	B:2
			H'FFFF8A1E ~ H'FFFF8A1F			W:2
タイマバッファレジスタ V_B	TBRV_B	16	H'FFFF8A20		16、32	L:4
タイマジェネラルレジスタ VU	TGRVU	16	H'FFFF8A22		16	
タイマジェネラルレジスタ V	TGRV	16	H'FFFF8A24		16、32	
タイマジェネラルレジスタ VD	TGRVD	16	H'FFFF8A26		16	
タイマデッドタイムカウンタ2	TDCNT2	16	H'FFFF8A28		16、32	
タイマデッドタイムカウンタ3	TDCNT3	16	H'FFFF8A2A		16	
タイマバッファレジスタ V_F	TBRV_F	16	H'FFFF8A2C		16	
			H'FFFF8A2E ~ H'FFFF8A2F			
タイマバッファレジスタ W_B	TBRW_B	16	H'FFFF8A30		16、32	
タイマジェネラルレジスタ WU	TGRWU	16	H'FFFF8A32		16	
タイマジェネラルレジスタ W	TGRW	16	H'FFFF8A34		16、32	
タイマジェネラルレジスタ WD	TGRWD	16	H'FFFF8A36		16	
タイマデッドタイムカウンタ4	TDCNT4	16	H'FFFF8A38		16、32	
タイマデッドタイムカウンタ5	TDCNT5	16	H'FFFF8A3A		16	
タイマバッファレジスタ W_F	TBRW_F	16	H'FFFF8A3C		16	
			H'FFFF8A3E ~ H'FFFF8A4F			

19.2 レジスタビット一覧

内蔵周辺モジュールのレジスタのアドレスとビット名を以下に示します。

16 ビット、32 ビットレジスタは、8 ビットずつ 2 段または 4 段で表しています。

レジスタ略称	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	モジュール
SMR_2	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	SCI (チャネル 2)
BRR_2									
SCR_2	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
TDR_2									
SSR_2	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
RDR_2									
SDCR_2					DIR				
SMR_3	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	
BRR_3									SCI (チャネル 3)
SCR_3	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
TDR_3									
SSR_3	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
RDR_3									
SDCR_3					DIR				
TCR_3	CCLR2	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	MTU (チャネル 3, 4)
TCR_4	CCLR2	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	
TMDR_3	-	-	BFB	BFA	MD3	MD2	MD1	MD0	
TMDR_4	-	-	BFB	BFA	MD3	MD2	MD1	MD0	
TIORH_3	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	
TIORL_3	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0	
TIORH_4	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	
TIORL_4	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0	
TIER_3	TTGE	-	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	
TIER_4	TTGE	-	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	
TOER	-	-	OE4D	OE4C	OE3D	OE4B	OE4A	OE3B	
TOCR	-	PSYE	-	-	-	-	OLSN	OLSP	
TGCR	-	BDC	N	P	FB	WF	VF	UF	
TCNT_3									
TCNT_4									
TCDR									

19. レジスター一覧

レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TDDR									MTU (チャネル3、4)
TGRA_3									
TGRB_3									
TGRA_4									
TGRB_4									
TCNTS									
TCBR									
TGRC_3									
TGRD_3									
TGRC_4									
TGRD_4									
TSR_3	TCFD	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TSR_4	TCFD	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TSTR	CST4	CST3	-	-	-	CST2	CST1	CST0	MTU (共通)
TSYR	SYNC4	SYNC3	-	-	-	SYNC2	SYNC1	SYNC0	
TCR_0	CCLR2	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	MTU (チャネル0)
TMDR_0	-	-	BFB	BFA	MD3	MD2	MD1	MD0	
TIORH_0	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	
TIORL_0	IOD3	IOD2	IOD1	IOD0	IOC3	IOC2	IOC1	IOC0	
TIER_0	TTGE	-	-	TCIEV	TGIED	TGIEC	TGIEB	TGIEA	
TSR_0	-	-	-	TCFV	TGFD	TGFC	TGFB	TGFA	
TCNT_0									
TGRA_0									

レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TGRB_0									MTU (チャネル0)
TGRC_0									
TGRD_0									
TCR_1	-	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	MTU (チャネル1)
TMDR_1	-	-	-	-	MD3	MD2	MD1	MD0	
TIOR_1	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	
TIER_1	TTGE	-	TCIEU	TCIEV	-	-	TGIEB	TGIEA	
TSR_1	TCFD	-	TCFU	TCFV	-	-	TGFB	TGFA	
TCNT_1									
TGRA_1									
TGRB_1									
TCR_2	-	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	MTU (チャネル2)
TMDR_2	-	-	-	-	MD3	MD2	MD1	MD0	
TIOR_2	IOB3	IOB2	IOB1	IOB0	IOA3	IOA2	IOA1	IOA0	
TIER_2	TTGE	-	TCIEU	TCIEV	-	-	TGIEB	TGIEA	
TSR_2	TCFD	-	TCFU	TCFV	-	-	TGFB	TGFA	
TCNT_2									
TGRA_2									
TGRB_2									
IPRA	IRQ0	IRQ0	IRQ0	IRQ0	IRQ1	IRQ1	IRQ1	IRQ1	INTC
	IRQ2	IRQ2	IRQ2	IRQ2	IRQ3	IRQ3	IRQ3	IRQ3	
IPRD	MTU0	MTU0	MTU0	MTU0	MTU0	MTU0	MTU0	MTU0	
	MTU1	MTU1	MTU1	MTU1	MTU1	MTU1	MTU1	MTU1	
IPRE	MTU2	MTU2	MTU2	MTU2	MTU2	MTU2	MTU2	MTU2	
	MTU3	MTU3	MTU3	MTU3	MTU3	MTU3	MTU3	MTU3	
IPRF	MTU4	MTU4	MTU4	MTU4	MTU4	MTU4	MTU4	MTU4	
	-	-	-	-	-	-	-	-	

19. レジスター一覧

レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
IPRG	A/D0,1	A/D0,1	A/D0,1	A/D0,1	-	-	-	-	INTC
	CMT0	CMT0	CMT0	CMT0	CMT1	CMT1	CMT1	CMT1	
IPRH	WDT	WDT	WDT	WDT	I/O(MTU)	I/O(MTU)	I/O(MTU)	I/O(MTU)	
	-	-	-	-	-	-	-	-	
ICR1	NMIL	-	-	-	-	-	-	-	NMIE
	IRQ0S	IRQ1S	IRQ2S	IRQ3S	-	-	-	-	
ISR	-	-	-	-	-	-	-	-	
	IRQ0F	IRQ1F	IRQ2F	IRQ3F	-	-	-	-	
IPRI	SCI2	SCI2	SCI2	SCI2	SCI3	SCI3	SCI3	SCI3	
	-	-	-	-	MMT	MMT	MMT	MMT	
IPRJ	A/D2	A/D2	A/D2	A/D2	-	-	-	-	
	-	-	-	-	-	-	-	-	
IPRK	I/O(MMT)	I/O(MMT)	I/O(MMT)	I/O(MMT)	-	-	-	-	
	-	-	-	-	-	-	-	-	
ICR2	IRQ0ES1	IRQ0ES0	IRQ1ES1	IRQ1ES0	IRQ2ES1	IRQ2ES0	IRQ3ES1	IRQ3ES0	
	-	-	-	-	-	-	-	-	
PADRL	PA15DR	PA14DR	PA13DR	PA12DR	PA11DR	PA10DR	PA9DR	PA8DR	ポートA
	PA7DR	PA6DR	PA5DR	PA4DR	PA3DR	PA2DR	PA1DR	PA0DR	
PAIORL	PA15IOR	PA14IOR	PA13IOR	PA12IOR	PA11IOR	PA10IOR	PA9IOR	PA8IOR	
	PA7IOR	PA6IOR	PA5IOR	PA4IOR	PA3IOR	PA2IOR	PA1IOR	PA0IOR	
PACRL3	PA15MD2	PA14MD2	PA13MD2	PA12MD2	PA11MD2	PA10MD2	PA9MD2	PA8MD2	
	PA7MD2	PA6MD2	PA5MD2	PA4MD2	PA3MD2	PA2MD2	PA1MD2	PA0MD2	
PACRL1	PA15MD1	PA15MD0	PA14MD1	PA14MD0	PA13MD1	PA13MD0	PA12MD1	PA12MD0	
	PA11MD1	PA11MD0	PA10MD1	PA10MD0	PA9MD1	PA9MD0	PA8MD1	PA8MD0	
PACRL2	PA7MD1	PA7MD0	PA6MD1	PA6MD0	PA5MD1	PA5MD0	PA4MD1	PA4MD0	
	PA3MD1	PA3MD0	PA2MD1	PA2MD0	PA1MD1	PA1MD0	PA0MD1	PA0MD0	
PBDR	-	-	-	-	-	-	-	-	ポートB
	-	-	PB5DR	PB4DR	PB3DR	PB2DR	PB1DR	PB0DR	
PBIOR	-	-	-	-	-	-	-	-	
	-	-	PB5IOR	PB4 IOR	PB3 IOR	PB2 IOR	PB1 IOR	PB0 IOR	
PBCR1	-	-	PB5MD2	PB4MD2	PB3MD2	PB2MD2	PB1MD2	-	
	-	-	-	-	-	-	-	-	
PBCR2	-	-	-	-	PB5MD1	PB5MD0	PB4MD1	PB4MD0	
	PB3MD1	PB3MD0	PB2MD1	PB2MD0	PB1MD1	PB1MD0	PB0MD1	PB0MD0	

レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
PDDRL	-	-	-	-	-	-	-	PD8DR	ポートD
	PD7DR	PD6DR	PD5DR	PD4DR	PD3DR	PD2DR	PD1DR	PD0DR	
PDIORL	-	-	-	-	-	-	-	PD8IOR	
	PD7IOR	PD6IOR	PD5IOR	PD4IOR	PD3IOR	PD2IOR	PD1IOR	PD0IOR	
PDCRL1	-	-	-	-	-	-	-	PD8MD0	
	PD7 MD0	PD6 MD0	PD5 MD0	PD4MD0	PD3 MD0	PD2 MD0	PD1 MD0	PD0 MD0	
PDCRL2	-	-	-	-	-	-	-	PD8MD1	
	PD7 MD1	PD6 MD1	PD5 MD1	PD4MD1	PD3 MD1	PD2 MD1	PD1 MD1	PD0 MD1	
PEDRL	PE15DR	PE14DR	PE13DR	PE12DR	PE11DR	PE10DR	PE9DR	PE8DR	ポートE
	PE7DR	PE6DR	PE5DR	PE4DR	PE3DR	PE2DR	PE1DR	PE0DR	
PFDR	PF15DR	PF14DR	PF13DR	PF12DR	PF11DR	PF10DR	PF9DR	PF8DR	ポートF
	PF7DR	PF6DR	PF5DR	PF4DR	PF3DR	PF2DR	PF1DR	PF0DR	
PEIORL	PE15IOR	PE14 IOR	PE13 IOR	PE12 IOR	PE11 IOR	PE10 IOR	PE9 IOR	PE8 IOR	ポートE
	PE7 IOR	PE6 IOR	PE5 IOR	PE4 IOR	PE3 IOR	PE2 IOR	PE1 IOR	PE0 IOR	
PEIORH	-	-	-	-	-	-	-	-	
	-	-	PE21IOR	PE20IOR	PE19IOR	PE18IOR	PE17IOR	PE16IOR	
PECRL1	PE15MD1	PE15MD0	PE14MD1	PE14MD0	PE13MD1	PE13MD0	PE12MD1	PE12MD0	
	PE11MD1	PE11MD0	PE10MD1	PE10MD0	PE9MD1	PE9MD0	PE8MD1	PE8MD0	
PECRL2	PE7MD1	PE7MD0	PE6MD1	PE6MD0	PE5MD1	PE5MD0	PE4MD1	PE4MD0	
	PE3MD1	PE3MD0	PE2MD1	PE2MD0	PE1MD1	PE1MD0	PE0MD1	PE0MD0	
PECRH	-	-	-	-	PE21MD1	PE21MD0	PE20MD1	PE20MD0	
	PE19MD1	PE19MD0	PE18MD1	PE18MD0	PE17MD1	PE17MD0	PE16MD1	PE16MD0	
PEDRH	-	-	-	-	-	-	-	-	
	-	-	PE21DR	PE20DR	PE19DR	PE18DR	PE17DR	PE16DR	
ICSR1	POE3F	POE2F	POE1F	POE0F	-	-	-	PIE	MTU
	POE3M1	POE3M0	POE2M1	POE2M0	POE1M1	POE1M0	POE0M1	POE0M0	
OCSR	OSF	-	-	-	-	-	OCE	OIE	
	-	-	-	-	-	-	-	-	
ICSR2		POE6F	POE5F	POE4F	-	-	-	PIE	MMT
			POE6M1	POE6M0	POE5M1	POE5M0	POE4M1	POE4M0	
PGDR	-	-	-	-	PG3DR	PG2DR	PG1DR	PG0DR	ポートG
CMSTR	-	-	-	-	-	-	-	-	CMT
	-	-	-	-	-	-	STR1	STR0	
CMCSR_0	-	-	-	-	-	-	-	-	
	CMF	CMIE	-	-	-	-	CKS1	CKS0	
CMCNT_0									

19. レジスター一覧

レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
CMCOR_0									CMT
CMCSR_1	-	-	-	-	-	-	-	-	
	CMF	CMIE	-	-	-	-	CKS1	CKS0	
CMCNT_1									
CMCOR_1									
ADDR0	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D
	AD1	AD0	-	-	-	-	-	-	
ADDR1	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR2	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR3	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR4	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR5	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR6	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR7	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR9	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR10	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR11	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR12	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR13	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR14	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	

レジスタ略称	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0	モジュール
ADDR15	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D
	AD1	AD0	-	-	-	-	-	-	
ADDR16	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR17	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR18	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADDR19	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
	AD1	AD0	-	-	-	-	-	-	
ADCSR_0	ADF	ADIE	ADM1	ADM0	-	CH2	CH1	CH0	WDT
ADCSR_1	ADF	ADIE	ADM1	ADM0	-	CH2	CH1	CH0	
ADCSR_2	ADF	ADIE	ADM1	ADM0	-	CH2	CH1	CH0	
ADCR_0	TRGE	CKS1	CKS0	ADST	ADCS	-	-	-	
ADCR_1	TRGE	CKS1	CKS0	ADST	ADCS	-	-	-	
ADCR_2	TRGE	CKS1	CKS0	ADST	ADCS	-	-	-	
TCSR	OVF	WT/IT	TME	-	-	CKS2	CKS1	CKS0	
TCNT									
RSTCSR	WOFV	RSTE	RSTS	-	-	-	-	-	
SBYCR	SSBY	HIZ	-	-	-	-	-	IRQEL	低消費電力 状態
SYSCR	-	-	-	-	-	-	-	RAME	
MSTCR1	-	-	-	-	MSTP27	MSTP26	-	-	
	-	-	-	-	MSTP19	MSTP18	-	-	
MSTCR2	-	MSTP14	MSTP13	MSTP12	-	-	-	-	
	-	MSTP6	MSTP5	MSTP4	-	-	-	-	
BCR1	-	MMTRWE	MTURWE	-	-	-	-	-	BSC
	-	-	-	-	-	-	-	A0SZ	
BCR2	-	-	-	-	-	-	IW01	IW00	
	-	-	-	CW0	-	-	-	SW0	
WCR1	-	-	-	-	W03	W02	W01	W00	
	-	-	-	-	-	-	-	-	
ADTSR	-	-	TRG2S1	TRG2S0	TRG1S1	TRG1S0	TRG0S1	TRG0S0	A/D
MMT_TMDR	-	CKS2	CKS1	CKS0	OLSN	OLSP	MD1	MD0	MMT
TCNR	TTGE	CST	RPRO	-	-	-	TGIEN	TGIEM	
MMT_TSR	TCFD	-	-	-	-	-	TGFN	TGFM	
MMT_TCNT									

19. レジスター一覧

レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TPDR									MMT
TPBR									
MMT_TDDR									
TBRU_B									
TGRUU									
TGRU									
TGRUD									
TDCNT0									
TDCNT1									
TBRU_F									
TBRV_B									
TGRVU									
TGRV									
TGRVD									
TDCNT2									
TDCNT3									
TBRV_F									
TBRW_B									

レジスタ略称	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	モジュール
TGRWU									MMT
TGRW									
TGRWD									
TDCNT4									
TDCNT5									
TBRW_F									

19.3 各動作モードにおけるレジスタの状態

レジスタ略称	パワーオンリセット	マニュアルリセット	ハードウェアスタンバイ	ソフトウェアスタンバイ	モジュールスタンバイ	スリープ	モジュール
SMR_2	初期化	保持	初期化	初期化	初期化	保持	SCI (チャネル2)
BRR_2	初期化	保持	初期化	初期化	初期化	保持	
SCR_2	初期化	保持	初期化	初期化	初期化	保持	
TDR_2	初期化	保持	初期化	初期化	初期化	保持	
SSR_2	初期化	保持	初期化	初期化	初期化	保持	
RDR_2	初期化	保持	初期化	初期化	初期化	保持	
SDCR_2	初期化	保持	初期化	初期化	初期化	保持	
SMR_3	初期化	保持	初期化	初期化	初期化	保持	SCI (チャネル3)
BRR_3	初期化	保持	初期化	初期化	初期化	保持	
SCR_3	初期化	保持	初期化	初期化	初期化	保持	
TDR_3	初期化	保持	初期化	初期化	初期化	保持	
SSR_3	初期化	保持	初期化	初期化	初期化	保持	
RDR_3	初期化	保持	初期化	初期化	初期化	保持	
SDCR_3	初期化	保持	初期化	初期化	初期化	保持	
TCR_3	初期化	保持	初期化	初期化	初期化	保持	MTU (チャネル3、4)
TCR_4	初期化	保持	初期化	初期化	初期化	保持	
TMDR_3	初期化	保持	初期化	初期化	初期化	保持	
TMDR_4	初期化	保持	初期化	初期化	初期化	保持	
TIORH_3	初期化	保持	初期化	初期化	初期化	保持	
TIORL_3	初期化	保持	初期化	初期化	初期化	保持	
TIORH_4	初期化	保持	初期化	初期化	初期化	保持	
TIORL_4	初期化	保持	初期化	初期化	初期化	保持	
TIER_3	初期化	保持	初期化	初期化	初期化	保持	
TIER_4	初期化	保持	初期化	初期化	初期化	保持	
TOER	初期化	保持	初期化	初期化	初期化	保持	
TOCR	初期化	保持	初期化	初期化	初期化	保持	
TGCR	初期化	保持	初期化	初期化	初期化	保持	
TCNT_3	初期化	保持	初期化	初期化	初期化	保持	
TCNT_4	初期化	保持	初期化	初期化	初期化	保持	
TCDR	初期化	保持	初期化	初期化	初期化	保持	
TDDR	初期化	保持	初期化	初期化	初期化	保持	
TGRA_3	初期化	保持	初期化	初期化	初期化	保持	
TGRB_3	初期化	保持	初期化	初期化	初期化	保持	
TGRA_4	初期化	保持	初期化	初期化	初期化	保持	

レジスタ略称	パワーオンリセット	マニュアルリセット	ハードウェアスタンバイ	ソフトウェアスタンバイ	モジュールスタンバイ	スリープ	モジュール
TGRB_4	初期化	保持	初期化	初期化	初期化	保持	MTU (チャネル3、4)
TCNTS	初期化	保持	初期化	初期化	初期化	保持	
TCBR	初期化	保持	初期化	初期化	初期化	保持	
TGRC_3	初期化	保持	初期化	初期化	初期化	保持	
TGRD_3	初期化	保持	初期化	初期化	初期化	保持	
TGRC_4	初期化	保持	初期化	初期化	初期化	保持	
TGRD_4	初期化	保持	初期化	初期化	初期化	保持	
TSR_3	初期化	保持	初期化	初期化	初期化	保持	
TSR_4	初期化	保持	初期化	初期化	初期化	保持	
TSTR	初期化	保持	初期化	初期化	初期化	保持	MTU (共通)
TSYR	初期化	保持	初期化	初期化	初期化	保持	
TCR_0	初期化	保持	初期化	初期化	初期化	保持	MTU (チャネル0)
TMDR_0	初期化	保持	初期化	初期化	初期化	保持	
TIORH_0	初期化	保持	初期化	初期化	初期化	保持	
TIORL_0	初期化	保持	初期化	初期化	初期化	保持	
TIER_0	初期化	保持	初期化	初期化	初期化	保持	
TSR_0	初期化	保持	初期化	初期化	初期化	保持	
TCNT_0	初期化	保持	初期化	初期化	初期化	保持	
TGRA_0	初期化	保持	初期化	初期化	初期化	保持	
TGRB_0	初期化	保持	初期化	初期化	初期化	保持	
TGRC_0	初期化	保持	初期化	初期化	初期化	保持	
TGRD_0	初期化	保持	初期化	初期化	初期化	保持	
TCR_1	初期化	保持	初期化	初期化	初期化	保持	MTU (チャネル1)
TMDR_1	初期化	保持	初期化	初期化	初期化	保持	
TIOR_1	初期化	保持	初期化	初期化	初期化	保持	
TIER_1	初期化	保持	初期化	初期化	初期化	保持	
TSR_1	初期化	保持	初期化	初期化	初期化	保持	
TCNT_1	初期化	保持	初期化	初期化	初期化	保持	
TGRA_1	初期化	保持	初期化	初期化	初期化	保持	
TGRB_1	初期化	保持	初期化	初期化	初期化	保持	
TCR_2	初期化	保持	初期化	初期化	初期化	保持	MTU (チャネル2)
TMDR_2	初期化	保持	初期化	初期化	初期化	保持	
TIOR_2	初期化	保持	初期化	初期化	初期化	保持	
TIER_2	初期化	保持	初期化	初期化	初期化	保持	
TSR_2	初期化	保持	初期化	初期化	初期化	保持	
TCNT_2	初期化	保持	初期化	初期化	初期化	保持	
TGRA_2	初期化	保持	初期化	初期化	初期化	保持	
TGRB_2	初期化	保持	初期化	初期化	初期化	保持	

19. レジスター一覧

レジスタ略称	パワーオンリセット	マニュアルリセット	ハードウェアスタンバイ	ソフトウェアスタンバイ	モジュールスタンバイ	スリープ	モジュール
IPRA	初期化	初期化	初期化	保持		保持	INTC
IPRD	初期化	初期化	初期化	保持		保持	
IPRE	初期化	初期化	初期化	保持		保持	
IPRF	初期化	初期化	初期化	保持		保持	
IPRG	初期化	初期化	初期化	保持		保持	
IPRH	初期化	初期化	初期化	保持		保持	
ICR1	初期化	初期化	初期化	保持		保持	
ISR	初期化	初期化	初期化	保持		保持	
IPRI	初期化	初期化	初期化	保持		保持	
IPRJ	初期化	初期化	初期化	保持		保持	
IPRK	初期化	初期化	初期化	保持		保持	
ICR2	初期化	初期化	初期化	保持		保持	
PADRL	初期化	保持	初期化	保持		保持	ポート A
PAIORL	初期化	保持	初期化	保持		保持	
PACRL3	初期化	保持	初期化	保持		保持	
PACRL1	初期化	保持	初期化	保持		保持	
PACRL2	初期化	保持	初期化	保持		保持	
PBDR	初期化	保持	初期化	保持		保持	ポート B
PBIOR	初期化	保持	初期化	保持		保持	
PBCR1	初期化	保持	初期化	保持		保持	
PBCR2	初期化	保持	初期化	保持		保持	
PDDRL	初期化	保持	初期化	保持		保持	ポート D
PDIORL	初期化	保持	初期化	保持		保持	
PDCRL1	初期化	保持	初期化	保持		保持	
PDCRL2	初期化	保持	初期化	保持		保持	
PEDRL	初期化	保持	初期化	保持		保持	ポート E
PFDR	保持	保持	保持	保持		保持	ポート F
PEIORL	初期化	保持	初期化	保持		保持	ポート E
PEIORH	初期化	保持	初期化	保持		保持	
PECRL1	初期化	保持	初期化	保持		保持	
PECRL2	初期化	保持	初期化	保持		保持	
PECRH	初期化	保持	初期化	保持		保持	
PEDRH	初期化	保持	初期化	保持		保持	
ICSR1	初期化	保持	初期化	保持	保持	保持	MTU
OCSR	初期化	保持	初期化	保持	保持	保持	
ICSR2	初期化	保持	初期化	保持	保持	保持	MMT
PGDR	保持	保持	保持	保持		保持	ポート G

レジスタ略称	パワーオンリセット	マニュアルリセット	ハードウェアスタンバイ	ソフトウェアスタンバイ	モジュールスタンバイ	スリープ	モジュール
CMSTR	初期化	保持	初期化	初期化	初期化	保持	CMT
CMCSR_0	初期化	保持	初期化	初期化	初期化	保持	
CMCNT_0	初期化	保持	初期化	初期化	初期化	保持	
CMCOR_0	初期化	保持	初期化	初期化	初期化	保持	
CMCSR_1	初期化	保持	初期化	初期化	初期化	保持	
CMCNT_1	初期化	保持	初期化	初期化	初期化	保持	
CMCOR_1	初期化	保持	初期化	初期化	初期化	保持	
ADDR0	初期化	保持	初期化	初期化	初期化	保持	A/D
ADDR1	初期化	保持	初期化	初期化	初期化	保持	
ADDR2	初期化	保持	初期化	初期化	初期化	保持	
ADDR3	初期化	保持	初期化	初期化	初期化	保持	
ADDR4	初期化	保持	初期化	初期化	初期化	保持	
ADDR5	初期化	保持	初期化	初期化	初期化	保持	
ADDR6	初期化	保持	初期化	初期化	初期化	保持	
ADDR7	初期化	保持	初期化	初期化	初期化	保持	
ADDR8	初期化	保持	初期化	初期化	初期化	保持	
ADDR9	初期化	保持	初期化	初期化	初期化	保持	
ADDR10	初期化	保持	初期化	初期化	初期化	保持	
ADDR11	初期化	保持	初期化	初期化	初期化	保持	
ADDR12	初期化	保持	初期化	初期化	初期化	保持	
ADDR13	初期化	保持	初期化	初期化	初期化	保持	
ADDR14	初期化	保持	初期化	初期化	初期化	保持	
ADDR15	初期化	保持	初期化	初期化	初期化	保持	
ADDR16	初期化	保持	初期化	初期化	初期化	保持	
ADDR17	初期化	保持	初期化	初期化	初期化	保持	
ADDR18	初期化	保持	初期化	初期化	初期化	保持	
ADDR19	初期化	保持	初期化	初期化	初期化	保持	
ADCSR_0	初期化	保持	初期化	初期化	初期化	保持	WDT
ADCSR_1	初期化	保持	初期化	初期化	初期化	保持	
ADCSR_2	初期化	保持	初期化	初期化	初期化	保持	
ADCR_0	初期化	保持	初期化	初期化	初期化	保持	
ADCR_1	初期化	保持	初期化	初期化	初期化	保持	
ADCR_2	初期化	保持	初期化	初期化	初期化	保持	
TCSR	初期化	初期化	初期化	初期化 / 保持 ^{*1}		保持	
TCNT	初期化	初期化	初期化	初期化		保持	
RSTCSR	初期化 / 保持 ^{*2}	保持	初期化	初期化		保持	

19. レジスター一覧

レジスタ略称	パワーオンリセット	マニュアルリセット	ハードウェアスタンバイ	ソフトウェアスタンバイ	モジュールスタンバイ	スリープ	モジュール
SBYCR	初期化	初期化	初期化	保持		保持	低消費電力状態
SYSCR	初期化	保持	初期化	保持		保持	
MSTCR1	初期化	保持	初期化	保持		保持	
MSTCR2	初期化	保持	初期化	保持		保持	
BCR1	初期化	保持	初期化	保持		保持	BSC
BCR2	初期化	保持	初期化	保持		保持	
WCR1	初期化	保持	初期化	保持		保持	
ADTSR	初期化	保持	初期化	保持		保持	
MMT_TMDR	初期化	保持	初期化	初期化	初期化	保持	MMT
TCNR	初期化	保持	初期化	初期化	初期化	保持	
MMT_TSR	初期化	保持	初期化	初期化	初期化	保持	
MMT_TCNT	初期化	保持	初期化	初期化	初期化	保持	
TPDR	初期化	保持	初期化	初期化	初期化	保持	
TPBR	初期化	保持	初期化	初期化	初期化	保持	
MMT_TDDR	初期化	保持	初期化	初期化	初期化	保持	
TBRU_B	初期化	保持	初期化	初期化	初期化	保持	
TGRUU	初期化	保持	初期化	初期化	初期化	保持	
TGRU	初期化	保持	初期化	初期化	初期化	保持	
TGRUD	初期化	保持	初期化	初期化	初期化	保持	
TDCNT0	初期化	保持	初期化	初期化	初期化	保持	
TDCNT1	初期化	保持	初期化	初期化	初期化	保持	
TBRU_F	初期化	保持	初期化	初期化	初期化	保持	
TBRV_B	初期化	保持	初期化	初期化	初期化	保持	
TGRVU	初期化	保持	初期化	初期化	初期化	保持	
TGRV	初期化	保持	初期化	初期化	初期化	保持	
TGRVD	初期化	保持	初期化	初期化	初期化	保持	
TDCNT2	初期化	保持	初期化	初期化	初期化	保持	
TDCNT3	初期化	保持	初期化	初期化	初期化	保持	
TBRV_F	初期化	保持	初期化	初期化	初期化	保持	
TBRW_B	初期化	保持	初期化	初期化	初期化	保持	
TGRWU	初期化	保持	初期化	初期化	初期化	保持	
TGRW	初期化	保持	初期化	初期化	初期化	保持	
TGRWD	初期化	保持	初期化	初期化	初期化	保持	
TDCNT4	初期化	保持	初期化	初期化	初期化	保持	
TDCNT5	初期化	保持	初期化	初期化	初期化	保持	
TBRW_F	初期化	保持	初期化	初期化	初期化	保持	

【注】 *1 TCSR レジスタのビット 7~5 (OVF、WT/IT、TME) は初期化されます。ビット 2~0 (CKS2、CKS1、CKS0) は、保持されます。

*2 RSTCSR レジスタは、WDT オーバフローによるパワーオンリセットでは保持されます。

19. レジスター一覧

20. 電気的特性

20.1 絶対最大定格

絶対最大定格を表 20.1 に示します。

表 20.1 絶対最大定格

項目	記号	定格値	単位
電源電圧	Vcc	-0.3 ~ +7.0	V
入力電圧	EXTAL 端子	-0.3 ~ Vcc+0.3	V
	アナログ入力、 EXTAL 端子以外の全端子	-0.3 ~ Vcc+0.3	V
アナログ電源電圧	AVcc	-0.3 ~ +7.0	V
アナログ入力電圧	VAN	-0.3 ~ AVcc+0.3	V
動作温度 (フラッシュメモリの W/E を除く)	標準品*	-20 ~ +75	°C
	広温度範囲品*	-40 ~ +85	
保存温度	Tstg	-55 ~ +125	°C

【使用上の注意】

絶対最大定格を超えて LSI を使用した場合、LSI の永久破壊となることがあります。

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。

20.2 DC 特性

表 20.2 DC 特性(1)

条件: $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^\circ C$ (標準品^{*1})、
 $T_a = -40 \sim +85^\circ C$ (広温度範囲品^{*1})

項目	記号	min	typ	max	単位	測定条件
入力ハイレベル 電圧(シユミット トリガ入力端子 を除く)	V_{IH}	$V_{CC}-0.7$	-	$V_{CC}+0.3$	V	
		$V_{CC}-0.7$	-	$V_{CC}+0.3$	V	
		2.2	-	$AV_{CC}+0.3$	V	
		2.2	-	$V_{CC}+0.3$	V	
入力ローレベル 電圧(シユミット トリガ入力端子 を除く)	V_{IL}	-0.3	-	0.5	V	
		-0.3	-	0.8	V	
シユミット トリガ入力電圧	V_{T+} (V_H)	$V_{CC}-0.5$	-	$V_{CC}+0.3$	V	
		V_{T-} (V_L)	-0.3	-	1.0	V
		V_{T+} - V_{T-}	0.4	-	-	V
入力リーク電流	$ I_{in} $	-	-	1.0	μA	$V_{in} = 0.5$ ~ $V_{CC}-0.5V$
		-	-	1.0	μA	$V_{in} = 0.5$ ~ $AV_{CC}-0.5V$
		-	-	1.0	μA	$V_{in} = 0.5$ ~ $V_{CC}-0.5V$
スリーステート リーク電流 (オフ状態)	$ I_{tsi} $	-	-	1.0	μA	$V_{in} = 0.5$ ~ $V_{CC}-0.5V$
出力ハイレベル 電圧	V_{OH}	$V_{CC}-0.5$	-	-	V	$I_{OH} = -200 \mu A$
		$V_{CC}-1.0$	-	-	V	$I_{OH} = -1mA$
出力ローレベル 電圧	V_{OL}	-	-	0.4	V	$I_{OL} = 1.6mA$
		-	-	1.5	V	$I_{OL} = 15mA$
入力容量	C_{in}	-	-	80	pF	$V_{in} = 0V$ $= 1MHz$ $T_a = 25^\circ C$
		-	-	50	pF	
		-	-	20	pF	

【注】 *1 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。

表 20.2 DC 特性 (2)

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品¹⁾)、
 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品¹⁾)

HD6437108、HD6437106

項目			記号	min	typ	max	単位	測定条件	
消費電流 ²	通常動作時	クロック 1 : 1	I_{CC}	-	110	140	mA	= 40MHz	
		クロック 1 : 1/2		-	115	145	mA	= 50MHz	
	スリープ時	クロック 1 : 1		-	70	90	mA	= 40MHz	
		クロック 1 : 1/2		-	70	90	mA	= 50MHz	
	スタンバイ時			-	1	10	μA	$T_a = 50$	
				-	-	50	μA	$50 < T_a$	
	アナログ 消費電流	A/D 変換中、A/D 変換待機中		-	3.0	5.0	mA		
		スタンバイ中		-	-	5.0	μA		
RAM スタンバイ電圧			V_{RAM}	2.0	-	-	V	V_{CC}	

HD6437104

項目			記号	min	typ	max	単位	測定条件	
消費電流 ²	通常動作時	クロック 1 : 1	I_{CC}	-	120	150	mA	= 40MHz	
		クロック 1 : 1/2		-	125	155	mA	= 50MHz	
	スリープ時	クロック 1 : 1		-	90	110	mA	= 40MHz	
		クロック 1 : 1/2		-	90	110	mA	= 50MHz	
	スタンバイ時			-	1	10	μA	$T_a = 50$	
				-	-	50	μA	$50 < T_a$	
	アナログ 消費電流	A/D 変換中、A/D 変換待機中		-	3.0	5.0	mA		
		スタンバイ中		-	-	5.0	μA		
RAM スタンバイ電圧			V_{RAM}	2.0	-	-	V	V_{CC}	

HD6437101

項目			記号	min	typ	max	単位	測定条件	
消費電流 ²	通常動作時	クロック 1 : 1	I_{CC}	-	110	130	mA	= 40MHz	
		クロック 1 : 1/2		-	120	140	mA	= 50MHz	
	スリープ時	クロック 1 : 1		-	70	90	mA	= 40MHz	
		クロック 1 : 1/2		-	70	90	mA	= 50MHz	
	スタンバイ時			-	1	10	μA	$T_a = 50$	
				-	-	50	μA	$50 < T_a$	
	アナログ 消費電流	A/D 変換中、A/D 変換待機中		-	3.0	5.0	mA		
		スタンバイ中		-	-	5.0	μA		
RAM スタンバイ電圧			V_{RAM}	2.0	-	-	V	V_{CC}	

20. 電気的特性

HD6437109、HD6437107

項目			記号	min	typ	max	単位	測定条件	
消費電流 ^{*2}	通常動作時	クロック 1 : 1	I_{cc}	-	110	140	mA	= 40MHz	
		クロック 1 : 1/2		-	115	145	mA	= 50MHz	
	スリーブ時	クロック 1 : 1		-	70	90	mA	= 40MHz	
		クロック 1 : 1/2		-	70	90	mA	= 50MHz	
	スタンバイ時			-	1	10	μA	Ta 50	
				-	-	50	μA	50 < Ta	
	アナログ	A/D 変換中、A/D 変換待機中		-	2.0	5.0	mA		
消費電流	スタンバイ中		AI_{cc}	-	-	5.0	μA		
RAM スタンバイ電圧				V_{RAM}	2.0	-	-	V	
								Vcc	

HD6437105

項目			記号	min	typ	max	単位	測定条件	
消費電流 ^{*2}	通常動作時	クロック 1 : 1	I_{cc}	-	120	150	mA	= 40MHz	
		クロック 1 : 1/2		-	125	155	mA	= 50MHz	
	スリーブ時	クロック 1 : 1		-	90	110	mA	= 40MHz	
		クロック 1 : 1/2		-	90	110	mA	= 50MHz	
	スタンバイ時			-	1	10	μA	Ta 50	
				-	-	50	μA	50 < Ta	
	アナログ	A/D 変換中、A/D 変換待機中		-	2.0	5.0	mA		
消費電流	スタンバイ中		AI_{cc}	-	-	5.0	μA		
RAM スタンバイ電圧				V_{RAM}	2.0	-	-	V	
								Vcc	

【使用上の注意】

A/D 変換器を使用しないときに AVcc、AVss 端子を開放しないでください。

【注】 *1 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。

*2 消費電流は、 $V_{IH}min = Vcc - 0.5V$ 、 $V_{IL} = 0.5V$ の条件で、すべての出力端子を無負荷状態にした場合の値です。

表 20.3 出力許容電流値

条件 : V_{CC} = 4.0V ~ 5.5V、AV_{CC} = 4.0V ~ 5.5V、V_{SS} = PLLV_{SS} = AV_{SS} = 0V、Ta = -20 ~ +75°C (標準品^{*1})、
Ta = -40 ~ +85°C (広温度範囲品^{*1})

項目	記号	min	typ	max	単位
出力ローレベル許容電流 (1 端子当たり)	I _{OL}	-	-	2.0 ^{*2}	mA
出力ローレベル許容電流 (総和)	ΣI_{OL}	-	-	110	mA
出力ハイレベル許容電流 (1 端子当たり)	-I _{OH}	-	-	2.0	mA
出力ハイレベル許容電流 (総和)	$\Sigma -I_{OH}$	-	-	25	mA

【使用上の注意】

LSI の信頼性を確保するため、出力電流値は表 20.3 の値を超えないようにしてください。

【注】 *1 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。

*2 PE9、PE11 ~ PE21 は $I_{OL}=15\text{mA}$ (max)。ただし、これらの端子のうち同時に 2.0mA を超えて I_{OL} を流すものは 6 本以内にしてください。

20.3 AC 特性

20.3.1 AC 特性測定条件

入力参照レベル High レベル : $V_{IH\ min}$ 値、Low レベル : $V_{IL\ max}$ 値

出力参照レベル High レベル : 2.0V、Low レベル : 0.8V




図 20.1 出力負荷回路

20.3.2 クロックタイミング

表 20.4 にクロックタイミングを示します。

表 20.4 クロックタイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品*)、 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品*)

項目		記号	min	max	単位	参照図
動作周波数	50MHz 動作時*	t_{op}	10	50	MHz	図 20.2
	40MHz 動作時*		10	40		
クロックサイクル時間	50MHz 動作時*	t_{cyc}	20	100	ns	図 20.3
	40MHz 動作時*		25	100		
クロックローバルス幅		t_{CL}	4	-	ns	
クロックハイバルス幅		t_{CH}	4	-	ns	
クロック立ち上がり時間		t_{CR}	-	5	ns	
クロック立ち下がり時間		t_{CF}	-	5	ns	
EXTAL クロック入力周波数	50MHz 動作時*	t_{EX}	4	12.5	MHz	図 20.3
	40MHz 動作時*		4	10.0		
EXTAL クロック入力サイクル時間	50MHz 動作時*	t_{EXcyc}	80	250	ns	
	40MHz 動作時*		100	250		
EXTAL クロック入力ローレベルバルス幅	50MHz 動作時*	t_{EXL}	35	-	ns	
	40MHz 動作時*		45			
EXTAL クロック入力ハイレベルバルス幅	50MHz 動作時*	t_{EXH}	35	-	ns	
	40MHz 動作時*		45			
EXTAL クロック入力立ち上がり時間		t_{EXR}	-	5	ns	
EXTAL クロック入力立ち下がり時間		t_{EXF}	-	5	ns	
リセット発振安定時間		t_{osc1}	10	-	ms	図 20.4
スタンバイ復帰発振安定時間		t_{osc2}	10	-	ms	
周辺モジュールクロックサイクル時間		t_{pcyc}	25	100	ns	—

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.2 システムクロックタイミング




図 20.3 EXTAL クロック入力タイミング




図 20.4 発振安定時間

20.3.3 制御信号タイミング

表 20.5 に制御信号タイミングを示します。

表 20.5 制御信号タイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品^{*1})、 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品^{*1})

項目	記号	min	max	単位	参照図
RES 立ち上がり、立ち下がり時間	tRESr, tRESf	-	200	ns	図 20.5 図 20.6
RES パルス幅	tRESW	25	-	tcyc	
MRES セットアップ時間	tRESS	25	-	ns	
MRES パルス幅	tMRESW	25	-	tcyc	
MRES セットアップ時間	tMRESS	19	-	ns	
MD3～MD0、FWP セットアップ時間	tMDS	20	-	tcyc	
NMI 立ち上がり、立ち下がり時間	tNMIr, tNMIIf	-	200	ns	
NMI セットアップ時間	tNMIS	19	-	ns	
IRQ3～IRQ0 セットアップ時間 ^{*2} (エッジ検出時)	tIRQES	19	-	ns	
IRQ3～IRQ0 セットアップ時間 ^{*2} (レベル検出時)	tIQLS	19	-	ns	
NMI ホールド時間	tNMIH	19	-	ns	図 20.7
IRQ3～IRQ0 ホールド時間	tIQEH	19	-	ns	
IRQOUT 出力遅延時間	tIRQOD	-	100	ns	
バスリクエストセットアップ時間	tBRQS	19	-	ns	
バスアクノリッジ遅延時間 1	tBACKD1	-	30	ns	
バスアクノリッジ遅延時間 2	tBACKD2	-	30	ns	図 20.9
バスリーステート遅延時間	tBZD	-	30	ns	

【注】 *1 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。

*2 RES、MRES、NMI、BREQ および IRQ3～IRQ0 信号は非同期入力ですが、ここに示されたセットアップが守られた場合、クロックの立ち上がり (RES、MRES、BREQ の場合) またはクロックの立ち下がり (NMI、IRQ3～IRQ0 の場合) で変化が生じたものとして判定されます。セットアップを守れない場合、次のクロック立ち上がり、または立ち下がりまで認識が遅れことがあります。




図 20.5 リセット入力タイミング




図 20.6 リセット入力タイミング




図 20.7 割り込み信号入力タイミング




図 20.8 割り込み信号出力タイミング




図 20.9 バス権解放タイミング

20.3.4 バスタイミング

表 20.6 にバスタイミングを示します。

表 20.6 バスタイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品^{*1})、
 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品^{*1})

項目	記号	min	Typ	max	単位	参照図
アドレス遅延時間	tAD	-	22	30	ns	図 20.10、 図 20.11
CS 遅延時間 1	tcSD1	-	22	35	ns	
CS 遅延時間 2	tcSD2	-	15	35	ns	
リードストローブ遅延時間 1	trSD1	-	20	35	ns	
リードストローブ遅延時間 2	trSD2	-	15	35	ns	
リードデータセットアップ時間	trDS	15	-	-	ns	
リードデータホールド時間	trDH	0	-	-	ns	
ライトストローブ遅延時間 1	twSD1	-	20	30	ns	
ライトストローブ遅延時間 2	twSD2	-	15	30	ns	
ライトデータ遅延時間	twDD	-	-	30	ns	
ライトデータホールド時間	twDH	0	-	-	ns	
WAIT セットアップ時間	twTS	15	-	-	ns	図 20.12
WAIT ホールド時間	twTH	0	-	-	ns	
リードデータアクセス時間	tACC	$tcyc \times (2+n) - 35^{*2}$	-	-	ns	
リードストローブからのアクセス時間	toE	$tcyc \times (1.5+n) - 33^{*2}$	-	-	ns	
書き込みアドレスセットアップ時間	tAS	0	-	-	ns	
書き込みアドレス保持時間	tWR	5	-	-	ns	
書き込みデータ保持時間	tWRH	0	-	-	ns	

【注】 *1 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。

*2 n はウェイト数。




図 20.10 基本サイクル(ノーウェイト)




図 20.11 基本サイクル(ソフトウェアウェイト)




図 20.12 基本サイクル(2 ソフトウェアウェイト + WAIT 信号によるウェイト)

20.3.5 マルチファンクションタイマパルスユニットタイミング

表 20.7 にマルチファンクションタイマパルスユニットタイミングを示します。

表 20.7 マルチファンクションタイマパルスユニットタイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $A V_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}\text{C}$ (標準品*)
 $T_a = -40 \sim +85^{\circ}\text{C}$ (広温度範囲品*)

項目	記号	min	max	単位	参照図
アウトプットコンペア出力遅延時間	t_{TOCD}	-	100	ns	図 20.13
インプットキャプチャ入力セットアップ時間	t_{TICS}	19	-	ns	
タイマ入力セットアップ時間	t_{TCKS}	35	-	ns	図 20.14
タイマクロックパルス幅 (単エッジ指定)	t_{TCKWHL}	1.5	-	t_{pcyc}	
タイマクロックパルス幅 (両エッジ指定)	t_{TCKWHL}	2.5	-	t_{pcyc}	
タイマクロックパルス幅 (位相計数モード)	t_{TCKWHL}	2.5	-	t_{pcyc}	

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.13 MTU 入出力タイミング




図 20.14 MTU クロック入力タイミング

20.3.6 I/O ポートタイミング

表 20.8 に I/O ポートタイミングを示します。

表 20.8 I/O ポートタイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品*)、

$T_a = -40 \sim +85^{\circ}C$ (広温度範囲品*)

項目	記号	min	max	単位	参照図
ポート出力データ遅延時間	t_{PWD}	-	100	ns	図 20.15
ポート入力ホールド時間	t_{PRH}	19	-	ns	
ポート入力セットアップ時間	t_{PRS}	19	-	ns	

【使用上の注意】

ポート入力信号は非同期入力ですが、図 20.15 に示された 2 ステート間隔の CK クロック立ち下がりで変化が生じたものとして判定されます。図示のセットアップを守れない場合は、それから 2 ステート後のクロックの立ち下がりまで認識が遅れことがあります。

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.15 I/O ポート入出力タイミング

20.3.7 ウオッチドッグタイマタイミング

表 20.9 にウォッチドッグタイマタイミングを示します。

表 20.9 ウォッチドッグタイマタイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品*)、

$T_a = -40 \sim +85^{\circ}C$ (広温度範囲品*)

項目	記号	min	max	単位	参照図
WDTOVF 遅延時間	t_{WOVD}	-	100	ns	図 20.16

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.16 ウォッチドッグタイマタイミング

20.3.8 シリアルコミュニケーションインタフェースタイミング

表 20.10 にシリアルコミュニケーションインタフェースタイミングを示します。

表 20.10 シリアルコミュニケーションインタフェースタイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品*)
 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品*)

項目	記号	min	max	単位	参照図	
入力クロックサイクル (調歩同期)	tscyc	4	-	t_{pcyc}	図 20.17	
入力クロックサイクル (クロック同期)	tscyc	6	-	t_{pcyc}		
入力クロックパルス幅	tsckw	0.4	0.6	tscyc		
入力クロック立ち上がり時間	tsckr	-	1.5	t_{pcyc}		
入力クロック立ち下がり時間	tsckf	-	1.5	t_{pcyc}		
送信データ遅延時間	調歩同期	tTxD	-	100	ns	図 20.18
受信データセットアップ時間		tRxS	100	-	ns	
受信データホールド時間		tRxH	100	-	ns	
送信データ遅延時間	(SCK 入力時)	tTxD	-	$t_{pcyc} + 70$	ns	
受信データセットアップ時間		tRxS	$t_{pcyc} + 25$	-	ns	
受信データホールド時間		tRxH	$t_{pcyc} + 25$	-	ns	
送信データ遅延時間	(SCK 出力時)	tTxD	-	65	ns	
受信データセットアップ時間		tRxS	$0.5 t_{pcyc} + 50$	-	ns	
受信データホールド時間		tRxH	$1.5 t_{pcyc}$	-	ns	

【使用上の注意】

調歩同期モードでは非同期入出力ですが、図 20.18 に示すように、受信データは CK クロック立ち上がり (2 クロック間隔) で変化が生じたものとして判定され、送信信号は CK クロック立ち上がり (2 クロック間隔) 基準に変化します。

【注】 $t_{pcyc}(\text{ns}) = 1 / (\text{モジュールへ供給する P (MHz)})$

* 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.17 入力クロックタイミング




図 20.18 SCI入出力タイミング

20.3.9 モータマネージメントタイマ (MMT) タイミング

表 20.11 モータマネージメントタイマ (MMT) タイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品*)、
 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品*)

項目	記号	min	max	単位	参照図
MMT 出力遅延時間	t_{MTOD}	-	100	ns	図 20.19
PCI 入力セットアップ時間	t_{PCIS}	35	-	ns	
PCI 入力パルス時間	t_{PCIW}	1.5	-	t_{pcyc}	

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.19 MMT 入出力タイミング

20.3.10 アウトプットイネーブル (POE) タイミング

表 20.12 アウトプットイネーブル (POE) タイミング

条件 : $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品*)、
 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品*)

項目	記号	min	max	単位	参照図
POE 入力セットアップ時間	t_{POES}	100	-	ns	図 20.20
POE 入力パルス幅	t_{POEW}	1.5	-	t_{pcyc}	

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.20 POE 入出力タイミング

20.3.11 A/D 変換器タイミング

表 20.14 に A/D 変換器タイミングを示します。

表 20.13 A/D 変換器タイミング

条件: $V_{CC} = 4.0V \sim 5.5V$ 、 $AV_{CC} = 4.0V \sim 5.5V$ 、 $V_{SS} = PLLV_{SS} = AV_{SS} = 0V$ 、 $T_a = -20 \sim +75^{\circ}C$ (標準品*)
 $T_a = -40 \sim +85^{\circ}C$ (広温度範囲品*)

項目	記号	min	typ	max	単位	参照図
外部トリガ入力開始遅延時間	t_{TRGS}	50	-	-	ns	図 20.22

【注】 * 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。




図 20.21 外部トリガ入力タイミング

20.4 A/D 変換器特性

表 20.14 に A/D 変換器特性を示します。

表 20.14 A/D 変換器特性

条件 : V_{CC} = 4.0V ~ 5.5V、AV_{CC} = 4.0V ~ 5.5V、V_{SS} = PLLV_{SS} = AV_{SS} = 0V、Ta = -20 ~ +75°C (標準品^{*3})、
Ta = -40 ~ +85°C (広温度範囲品^{*3})

項目	min	typ	max	単位
分解能	10	10	10	ビット
A/D 変換時間	-	-	6.7 ^{*1} /5.4 ^{*2}	μs
アナログ入力容量	-	-	20	pF
許容アナログ信号源インピーダンス	-	-	3 ^{*1} /1 ^{*2}	k
非直線性誤差 (参考値)	-	-	±3.0 ^{*1} /±5.0 ^{*2}	LSB
オフセット誤差 (参考値)	-	-	±3.0 ^{*1} /±5.0 ^{*2}	LSB
フルスケール誤差 (参考値)	-	-	±3.0 ^{*1} /±5.0 ^{*2}	LSB
量子化誤差	-	-	±0.5	LSB
絶対誤差	-	-	±4.0 ^{*1} /±6.0 ^{*2}	LSB

【注】 *1 (CKS1、0) = (1、1)、tpcyc = 50ns 時の値です。

*2 (CKS1、0) = (1、1)、tpcyc = 40ns 時の値です。

*3 標準品、広温度範囲品と製品型名との対応については、「1.1 特長」の最大動作周波数と動作温度範囲を参照してください。

付録

A. 端子状態

MCU動作モードにより、端子の初期値は異なります。詳しくは「第14章 ピンファンクションコントローラ(PFC)」を参照してください。

表 A.1 端子状態

端子機能		端子状態								
分類	端子名	リセット状態			低消費電力状態			バス権解放状態	バス権解放状態でのソフトウェアスタンバイ	
		パワーオン		マニュアル	ハード	ソフト	スリープ			
		ROM なし 拡張	ROM あり 拡張	シングル チップ	ウェア スタンバイ	ウェア スタンバイ				
クロック	CK	O	Z	O	Z	O	O	O	O	
	XTAL	O		O	L	L	O	O	L	
	EXTAL	I		I	Z	I	I	I	I	
	PLLCAP	I		I	I	I	I	I	I	
システム制御	RES	I		I	I	I	I	I	I	
	MRES	Z		I	Z	Z ^{*2}	I	I	Z ^{*2}	
	WDTOVF	O ^{*3}		O	O	O	O	O	O	
	BREQ	Z		I	Z	Z	I	I	I	
	BACK	Z		O	Z	Z	O	O	L	
動作モード制御	MDO~MD3	I		I	I	I	I	I	I	
	FWP	I		I	I	I	I	I	I	
割り込み	NMI	I		I	Z	I	I	I	I	
	IRQ0~IRQ3	Z		I	Z	Z ^{*4}	I	I	Z ^{*4}	
	IRQOUT	Z		O	Z	K ^{*1}	O	O	K ^{*1}	
アドレスバス	A0~A17	O	Z	O	Z	Z	O	Z	Z	
データバス	D0~D7	Z		I/O	Z	Z	I/O	I/O	Z	
バス制御	WAIT	Z		I	Z	Z	I	I	Z	
	CS0	H	Z	O	Z	O	O	Z	Z	
	RD	H	Z	O	Z	O	O	Z	Z	
	WR	H	Z	O	Z	O	O	Z	Z	

付録

端子機能		端子状態								
分類	端子名	リセット状態			低消費電力状態			バス権解放状態	バス権解放状態でのソフトウェアスタンバイ	
		パワーオン		マニュアル	ハード	ソフト	スリープ			
		ROM なし 拡張	ROM あり 拡張		ウェア スタンバイ	ウェア スタンバイ				
MTU	TCLKA ~ TCLKD	Z		I	Z	Z	I	I	Z	
	TIOC0A ~ TIOC0D	Z		I/O	Z	K* ¹	I/O	I/O	K* ¹	
	TIOC1A,TIOC1B									
	TIOC2A,TIOC2B									
	TIOC3A,TIOC3C	Z			Z	Z* ²	I/O	I/O	Z* ²	
	TIOC3B,TIOC3D									
	TIOC4A ~ TIOC4D									
MMT	PCIO	Z		I/O	Z	K* ¹	I/O	I/O	K* ¹	
	PUOA、PUOB	Z		O	Z	Z* ²	O	O	Z* ²	
	PVOA、PVOB									
	PWOA、PWOB									
ポート制御	POE0 ~ POE6	Z		I	Z	Z	I	I	Z	
SCI	SCK2、SCK3	Z		I/O	Z	Z	I/O	I/O	Z	
	RxD2、RxD3	Z		I	Z	Z	I	I	Z	
	TxD2、TxD3	Z		O	Z	O* ¹	O	O	O* ¹	
A/D 変換器	AN0 ~ AN19	Z		I	Z	Z	I	I	Z	
	ADTRG	Z		I	Z	Z	I	I	Z	
I/O ポート	PA0 ~ PA15	Z		I/O	Z	K* ¹	I/O	I/O	K* ¹	
	PB0 ~ PB5									
	PD0 ~ PD8									
	PE0 ~ PE8,PE10									
	PE9,PE11 ~ PE21	Z		I/O	Z	Z* ²	I/O	I/O	Z* ²	
	PF0 ~ PF15	Z		I	Z	Z	I	I	Z	
	PG0 ~ PG3									

【記号説明】

- I : 入力
- O : 出力
- H : ハイレベル出力
- L : ローレベル出力
- Z : ハイインピーダンス

K : 入力端子はハイインピーダンス、出力端子は状態保持

【注】 *1 SBYCR の HIZ ビットを 1 にすると、出力端子はハイインピーダンスになります。

*2 大電流端子 (PE9、PE11 ~ PE15) とマルチブレクサされている端子すべてがハイインピーダンスになります。

*3 パワーオンリセット中は入力になります。誤動作防止のためブルアップしてください。

*4 SBYCR の IRQEL ビットを 0 にすると、端子は入力になります。

表 A.2 端子状態 (1)

端子名		内蔵 ROM 空間	内蔵 RAM 空間	内蔵周辺モジュール			
				8 ビット空間	16 ビット空間		
					上位バイト	下位バイト	ワード / ロングワード
CS0		H	H	H	H	H	H
RD	R	H	H	H	H	H	H
	W	—	H	H	H	H	H
WR	R	H	H	H	H	H	H
	W	—	H	H	H	H	H
A17~A0		アドレス	アドレス	アドレス	アドレス	アドレス	アドレス
D7~D0		Z	Z	Z	Z	Z	Z

【記号説明】

R : 読み出し

W : 書き込み

Z : ハイインピーダンス

表 A.2 端子状態 (2)

端子名		外部通常空間
		8 ビット空間
CS0		L
RD	R	L
	W	H
WR	R	H
	W	L
A17~A0		アドレス
D7~D0		データ

【記号説明】

R : 読み出し

W : 書き込み

B. 型名一覧

製品分類			製品型名	パッケージ(パッケージコード)
SH7108	マスク ROM 版	標準品	HD6437108	QFP-80 (FP-80Q)
			HD6437106	
			HD6437104	
			HD6437101	
SH7109	マスク ROM 版	標準品	HD6437109	QFP-100 (FP-100M)
			HD6437107	
			HD6437105	

C. 外形寸法図




図 C.1 FP-80Q

付録




図 C.2 FP-100M

索引

A/D 変換器	11-1	マルチプロセッサ通信機能	10-28
1 サイクルスキャンモード	11-11	データ形式	2-5
A/D 変換時間	11-11	バイトデータ	2-5
シングルモード	11-9	ロングワードデータ	2-5
連続スキャンモード	11-9	ワードデータ	2-5
CPU の処理状態	2-23	バスステートコントローラ	7-1
バス権解放状態	2-24	ピンファンクションコントローラ	14-1
プログラム実行状態	2-24	マルチプレクス端子の機能	14-1
リセット状態	2-24	動作モード別端子機能一覧	14-1
低消費電力状態	2-24	マスク ROM	16-1
例外処理状態	2-24	マルチファンクションタイマパルスユニット	8-1
I/O ポート	15-1	PWM モード	8-50
RAM	17-1	インプットキャプチャ	8-44
RISC 方式	2-6	カスケード接続動作	8-50
アドレスマップ	3-3	コンペアマッチ	8-42
アドレッシングモード	2-8	ハイインピーダンス状態	8-130
ウォッチドッグタイマ	9-1	パッファ動作	8-47
RSTCSR への書き込み	9-9	フリーランニングカウンタ動作	8-40
TCNT、TCSR、RSTCSR からの読み出し	9-9	リセット同期 PWM モード	8-62
TCNT、TCSR への書き込み	9-8	位相計数モード	8-55
インターバルタイマモード	9-6	周期カウンタ動作	8-40
ウォッチドッグタイマモード	9-5	同期動作	8-45
クロックモード	3-1	モータマネージメントタイマ	13-1
クロック発振器	4-1	ハイインピーダンス状態	13-24
外部クロック	4-3	レジスタ	
水晶発振子	4-2	ADCR	11-7, 19-6, 19-15, 19-21
コントロールレジスタ	2-3	ADCSR	11-5, 19-6, 19-15, 19-21
グローバルベースレジスタ (GBR)	2-4	ADDR	11-5, 19-6, 19-14, 19-21
ステータスレジスタ (SR)	2-3	ADTSR	11-8, 19-7, 19-15, 19-22
ベクタベースレジスタ (VBR)	2-4	BCR1	7-8, 19-7, 19-15, 19-22
コンペアマッチタイマ	12-1	BCR2	7-9, 19-7, 19-15, 19-22
システムレジスタ	2-4	BRR	10-10, 19-1, 19-9, 19-18
プログラムカウンタ (PC)	2-4	CMCNT	12-3, 19-5, 19-13, 19-21
プロシージャレジスタ (PR)	2-4	CMCOR	12-3, 19-5, 19-14, 19-21
積和レジスタ (MAC)	2-4	CMCSR	12-3, 19-5, 19-13, 19-21
シリアルコミュニケーションインターフェース	10-1	CMSTR	12-2, 19-5, 19-13, 19-21
オーバランエラー	10-25	ICR1	6-4, 19-4, 19-12, 19-20
クロック同期式通信	10-33	ICR2	6-5, 19-4, 19-12, 19-20

ICSR1 8-132, 19-5, 19-13, 19-20
 ICSR2 13-25, 19-5, 19-13, 19-20
 IPR 6-7, 19-4, 19-11, 19-20
 ISR 6-6, 19-4, 19-12, 19-20
 MMT_TCNT 13-6, 19-7, 19-15, 19-22
 MMT_TDDR 13-7, 19-7, 19-16, 19-22
 MMT_TMDR 13-4, 19-7, 19-15, 19-22
 MMT_TSRI 13-6, 19-7, 19-15, 19-22
 MSTCR 18-6, 19-7, 19-15, 19-22
 OCSR 8-135, 19-5, 19-13, 19-20
 PACRL 14-15, 19-4, 19-12, 19-20
 PADRL 15-3, 19-4, 19-12, 19-20
 PAIORL 14-15, 19-4, 19-12, 19-20
 PBCR 14-22, 19-5, 19-12, 19-20
 PBDR 15-5, 19-4, 19-12, 19-20
 PBIOR 14-21, 19-4, 19-12, 19-20
 PDCRL 14-24, 19-5, 19-13, 19-20
 PDTRL 15-6, 19-5, 19-13, 19-20
 PDIORL 14-24, 19-5, 19-13, 19-20
 PECR 14-26, 19-5, 19-13, 19-20
 PEDR 15-10, 19-5, 19-13, 19-20
 PEIOR 14-25, 19-5, 19-13, 19-20
 PFDR 15-12, 19-5, 19-13, 19-20
 PGDR 15-14, 19-5, 19-13, 19-20
 RDR 10-4, 19-1, 19-9, 19-18
 RSR 10-4
 RSTCSR 9-4, 19-6, 19-15, 19-21
 SBYCR 18-4, 19-7, 19-15, 19-22
 SCR 10-6, 19-1, 19-9, 19-18
 SDCR 10-9, 19-1, 19-9, 19-18
 SMR 10-5, 19-1, 19-9, 19-18
 SSR 10-7, 19-1, 19-9, 19-18
 SYSCR 18-5, 19-7, 19-15, 19-22
 TBR 13-6, 19-7, 19-16, 19-22
 TCBR 8-39, 19-2, 19-10, 19-19
 TCDR 8-39, 19-2, 19-9, 19-18
 TCNR 13-5, 19-7, 19-15, 19-22
 TCNT 8-32, 9-3, 19-3, 19-6,
 19-10, 19-15, 19-19, 19-21
 TCNTS 8-39, 19-2, 19-10, 19-19
 TCR 8-8, 19-3, 19-10, 19-19
 TCSR 9-3, 19-6, 19-15, 19-21

TDCNT 13-7, 19-7, 19-16, 19-22
 TDDR 8-39, 19-2, 19-10, 19-18
 TDR 10-4, 19-1, 19-9, 19-18
 TGCR 8-37, 19-2, 19-9, 19-18
 TGR 8-32, 13-7, 19-3, 19-7,
 19-10, 19-16, 19-19, 19-22
 TIER 8-29, 19-3, 19-10, 19-19
 TIOR 8-12, 19-3, 19-10, 19-19
 TMDR 8-11, 19-3, 19-10, 19-19
 TOCR 8-36, 19-2, 19-9, 19-18
 TOER 8-35, 19-2, 19-9, 19-18
 TPBR 13-7, 19-7, 19-16, 19-22
 TPDR 13-7, 19-7, 19-16, 19-22
 TSR 8-30, 10-4, 19-3, 19-10, 19-19
 TSTR 8-33, 19-2, 19-10, 19-19
 TSYR 8-34, 19-2, 19-10, 19-19
 WCR1 7-10, 19-7, 19-15, 19-22
 割り込みコントローラ 6-1
 IRQ 割り込み 6-8
 NMI 割り込み 6-8
 ベクタテーブル 6-10
 ベクタ番号 6-10
 割り込み応答時間 6-15
 内蔵周辺モジュール割り込み 6-9
 遅延分岐命令 2-6
 低消費電力状態 18-1
 スリープモード 18-7
 ソフトウェアスタンバイモード 18-7
 ハードウェアスタンバイモード 18-10
 モジュールスタンバイモード 18-11
 動作モード 3-1
 汎用レジスタ 2-3
 例外処理 5-1
 アドレスエラー例外処理 5-6
 スロット不当命令例外処理 5-9
 トラップ命令例外処理 5-9
 パワーオンリセット 5-4
 マニュアルリセット 5-4
 一般不当命令例外処理 5-9
 割り込み例外処理 5-8
 例外処理ベクターテーブル 5-3

ルネサス32ビットRISCマイクロコンピュータ
ハードウェアマニュアル
SH7108グループ、SH7109グループ

発行年月日 2008年9月18日 第1版
発 行 株式会社ルネサス テクノロジ 営業統括部
〒100-0004 東京都千代田区大手町 2-6-2
編 集 株式会社ルネサスソリューションズ
グローバルストラテジックコミュニケーション本部
カスタマサポート部

株式会社 ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

営業お問合せ窓口
株式会社ルネサス販売



<http://www.renesas.com>

本	東	京	支	社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
西	北	支	社	立川市柴崎町2-2-23 (第二高島ビル)	(042) 524-8701		
東	き	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア)	(022) 221-1351	
い	わ	支	店	〒970-8026	いわき市平宇田町120番地ラトブ	(0246) 22-3222	
茨	城	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田)	(029) 271-9411	
新	潟	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル)	(025) 241-4361	
松	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル)	(0263) 33-6622	
中	部	支	社	〒460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330	
関	西	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500	
北	陸	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル)	(076) 233-5980	
九	島	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング)	(082) 244-2570	
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (博多プレステージ)	(092) 481-7695	

※営業お問い合わせ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

■技術的なお問い合わせおよび資料のご請求は下記へどうぞ。

総合お問い合わせ窓口：コンタクトセンタ E-Mail: csc@renesas.com

SH7108 グループ、SH7109 グループ
ハードウェアマニュアル



ルネサスエレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 〒211-8668

RJJ09B0025-0100