

Renesas RA6M2 グループ

ユーザーズマニュアル ハードウェア編

32

32-bit MCU

Renesas Advanced (RA) Family

Renesas RA6 Series

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、変更、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、変更、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準：輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限られません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な変更、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレスト）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ放射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

はじめに

1. このマニュアルについて

このマニュアルは主に、製品の概要、CPU、システム制御機能、周辺機能、電気的特性の仕様および使用上の注意事項で構成されています。このマニュアルはマイクロコントローラ（MCU）のスーパーセットの製品特性を記述します。お客様の製品によっていくつかの端子、レジスタまたは機能が存在しないものがある場合があります。使用できないレジスタが割り当てられているアドレス空間は予約されています。

2. 対象読者

このマニュアルは、本 MCU を使用したプログラミングアプリケーションを設計およびプログラミングするシステム設計者を対象としています。読者には、電気回路、論理回路および MCU に関する基本的な知識が求められます。

3. 関連ドキュメント

弊社では、本 MCU 用に下記のドキュメントを提供しています。

ドキュメントの種類	内容
データシート	特長、概要およびMCUの電気的特性
ユーザーズマニュアル ハードウェア編	ピン配置、メモリマップ、周辺機能、電気特性、タイミング図、および動作記述などのMCU仕様
アプリケーションノート	テクニカルノート、ボードデザインのガイドラインおよびソフトウェア移行情報
テクニカルアップデート (TU)	制限や正誤表などの製品仕様に関する予備レポート

4. 数値の表記法

数値には、このマニュアル全体を通じて下記の表記法が用いられています。

例	内容
011b	2進数。たとえば、数値3を2進数で表記すると011bになります。
1Fh	16進数。たとえば、数値31を16進数で表記すると1Fhになります。場合によっては、C/C++フォーマットに基づいて、プレフィックス0xが付いた16進数が示されます。
1234	10進数。一般的に10進数には後付き記号を付けません。

5. シンボルの表記法

シンボルには、このマニュアル全体を通じて下記の表記法が用いられています。

例	内容
ICU.NMICR.NMIMD	機能モジュールのシンボル (ICU)、レジスタのシンボル (NMICR)、およびビットフィールドのシンボル (NMIMD) は、ピリオドで区切られます。
ICU.NMICR	機能モジュールのシンボル (ICU) とレジスタのシンボル (NMICR) は、ピリオドで区切られます。
NMICR.NMIMD	レジスタのシンボル (NMICR) とビットフィールドのシンボル (NMIMD) は、ピリオドで区切られます。
NFCLKSEL[1:0]	レジスタビット名において、角括弧内に記されたビット範囲は、その位置におけるフィールドのビット番号を示します。たとえば、NFCLKSEL[1:0]はNMI端子割り込みコントロールレジスタ (NMICR)の指定位置の2ビットフィールドを表します。

6. 単位記号

下記の単位記号は誤解を招くことがあります。これらの単位記号は、このマニュアル全体を通して下記の意味で用いられます。

例	内容
b	Bit
B	Byte この単位記号は、一般にMCUおよびアドレススペースのメモリ指定に使用されます。
k	$1000 = 10^3$ kは1024 (2^{10}) を表すのにも使用されますが、この単位記号はこのマニュアル全体を通して1000 (10^3) 表すために使用されます。
K	$1024 = 2^{10}$ この単位記号は、このマニュアル全体を通して1000 (10^3) ではなく1024 (2^{10}) を表すために使用されます。

7. 特殊用語


下記の用語には特殊な意味があります。

用語	内容
NC	非接続の端子。NCは、端子がMCUに接続されていないことを意味します。
Hi-Z	ハイインピーダンス

8. レジスタの説明

各章の「レジスタの説明」には、ビットの並びを示すレジスタ配置図と、各ビットの内容を説明するレジスタのビット機能表があります。これらの表で使用されている記号例については、以降の項で説明します。以下は、レジスタの説明および関連するビットフィールド定義の例です。

X.X.X NMI 端子割り込みコントロールレジスタ (NMICR)



(1) 機能モジュールのシンボル、レジスタのシンボル、およびアドレス割り当て

この部分には、通常、機能モジュールのシンボル、レジスタのシンボル、およびこのレジスタのアドレス割り当てが記載されます。たとえば、ICU.NMICR 4000 6100h は、割り込みコントローラユニット (ICU) の NMI 端子割り込みコントロールレジスタ (NMICR) がアドレス 4000 6100h に割り当てられることを表します。

(2) ビット番号

この番号はビット番号を表します。32 ビットレジスタの場合は b31 ~ b0 の順に、16 ビットレジスタの場合は b15 ~ b0 の順に、8 ビットレジスタの場合は b7 ~ b0 の順に示されます。

(3) リセット後の値

これらのシンボルや数字は、ハードリセット後の各ビット値を示しています。特に記載のない限り、値は 2 進数で示されます。

- 0: ハードリセット後、値は 0
- 1: ハードリセット後、値は 1
- x: ハードリセット後、値は不定

(4) ビットシンボル

ビットシンボルは、ビットフィールドの略名です。予約ビットの場合は、— と表記されます。

(5) ビット名

ビット名は、ビットフィールドの正式名です。

(6) R/W

R/W 列は、そのビットフィールドが読み出し可能であるか書き込み可能であることを示します。

R/W: 読み出しも書き込みも可能

R(W): 読み出しも書き込みも可能。しかし、本ビットフィールドに書き込むにはいくつかの制限があります。制限の詳細については、それぞれのレジスタの説明または注釈を参照してください。

R: 読み出しのみ可能。書き込みは無効

W: 書き込みのみ可能。読み出し値は不定

9. 略称

このマニュアルで使用する略称が下表に示されています。

略称	内容
AES	Advanced Encryption Standard (高度暗号化標準)
AHB	Advanced High-performance Bus (アドバンストハイパフォーマンスバス)
AHB-AP	AHB Access Port (AHBアクセスポート)
APB	Advanced Peripheral Bus (アドバンスト周辺バス)
ARC	Alleged RC (Alleged RC暗号)
ATB	Advanced Trace Bus (アドバンストトレースバス)
BCD	Binary Coded Decimal (2進化10進数)
BSDL	Boundary Scan Description Language (パウンダリスキャン記述言語)
DES	Data Encryption Standard (データ暗号化標準)
DSA	Digital Signature Algorithm (デジタル署名アルゴリズム)
ECC	Error Correction Code (誤り訂正コード)
ETB	Embedded Trace Buffer (エンベデッドトレースバッファ)
ETM	Embedded Trace Macrocell (エンベデッドトレースマクロセル)
FLL	Frequency Locked Loop (周波数安定化ループ回路)
FPU	Floating Point Unit (浮動小数点ユニット)
GSM	Global System for Mobile communications (第2世代移動通信システム (2G) 規格)
HMI	Human Machine Interface (ヒューマンマシンインタフェース)
IrDA	Infrared Data Association (赤外線通信協会/規格)
LSB	Least Significant Bit (最下位ビット)
MSB	Most Significant Bit (最上位ビット)
NVIC	Nested Vector Interrupt Controller (ネスト型ベクタ割り込みコントローラ)
PC	Program Counter (プログラムカウンタ)
PFS	Port Function Select (ポート機能選択)
PLL	Phase Locked Loop (位相同期回路)
POR	Power-on Reset (パワーオンリセット)
PWM	Pulse Width Modulation (パルス幅変調)
RSA	Rivest Shamir Adleman (Rivest/Shamir/Adlemanによる公開鍵暗号方式)
SHA	Secure Hash Algorithm (セキュアハッシュアルゴリズム)
S/H	Sample and Hold (サンプルアンドホールド)
SP	Stack Pointer (スタックポインタ)
SWD	Serial Wire Debug (シリアルワイヤデバッグ)
SW-DP	Serial Wire-Debug Port (シリアルワイヤデバッグポート)
TRNG	True Random Number Generator (真性乱数生成器)
UART	Universal Asynchronous Receiver/Transmitter (調歩同期式シリアルインタフェース)

10. 所有権通知

このマニュアルに含まれるすべてのテキスト、画像、写真、商標、ロゴ、挿絵、コンピュータコード（総称して「コンテンツ」）は、ルネサスが所有、管理、またはライセンス保持するものであり、トレードドレス法、著作権法、特許法、商標法、その他の知的所有権法、不当競争法で保護されています。このマニュアルに明示的に記述されている場合を除いて、ルネサスから事前に承諾書を得ることなく、このマニュアルの一部またはコンテンツを、公開または頒布目的で、あるいは営利目的で、コピー、複製、再版、掲載、開示、エンコード、翻訳、伝送すること、およびいかなる媒体においても配布することは禁じられています。

Arm® および Cortex® は、Arm Limited の登録商標です。CoreSight™ は Arm Limited の商標です。

CoreMark® は、Embedded Microprocessor Benchmark Consortium の登録商標です。

Magic Packet™ は、Advanced Micro Devices、Inc. の商標です。

SuperFlash® は、Silicon Storage Technology、Inc. の日本と米国を含むいくつかの国での登録商標です。

このマニュアルに記載されているその他のブランド名は、それぞれの所有者の商標または登録商標です。

目次

特長	57
1. 概要	58
1.1 機能の概要	58
1.2 ブロック図	64
1.3 型名	65
1.4 機能の比較	67
1.5 端子機能	69
1.6 ピン配置図	74
1.7 端子一覧	77
2. CPU	81
2.1 概要	81
2.1.1 CPU	81
2.1.2 デバッグ	82
2.1.3 動作周波数	83
2.2 MCUの実装オプション	84
2.3 トレースインタフェース	84
2.4 JTAG/SWD インタフェース	85
2.5 デバッグモード	86
2.5.1 デバッグモード定義	86
2.5.2 デバッグモードの影響	86
2.5.2.1 低消費電力モード	86
2.5.2.2 リセット	87
2.6 プログラマモデル	88
2.6.1 アドレス空間	88
2.6.2 Cortex-M4 ペリフェラルアドレスマップ	88
2.6.3 CoreSight ROM テーブル	89
2.6.3.1 ROM エントリ	89
2.6.3.2 CoreSight コンポーネントレジスタ	89
2.6.4 DBGREG モジュール	90
2.6.4.1 デバッグステータスレジスタ (DBGSTR)	90
2.6.4.2 デバッグストップコントロールレジスタ (DBGSTOPCR)	91
2.6.4.3 トレースコントロールレジスタ (TRACECTR)	92
2.6.4.4 DBGREG CoreSight コンポーネントレジスタ	92
2.6.5 OCDREG モジュール	93
2.6.5.1 ID 認証コードレジスタ (IAUTH0 ~ 3)	93
2.6.5.2 MCU ステータスレジスタ (MCUSTAT)	94
2.6.5.3 MCU コントロールレジスタ (MCUCTRL)	95
2.6.5.4 OCDREG CoreSight コンポーネントレジスタ	95
2.7 CoreSight ATB ファネル	96

2.8	フラッシュパッチ & ブレークユニット	96
2.9	SysTick システムタイマ	96
2.10	CoreSight タイムスタンプジェネレータ	97
2.11	OCD エミュレータ接続	97
2.11.1	DBGEN	97
2.11.2	アンロック ID コード	98
2.11.3	OCD エミュレータ接続における制限	98
2.11.3.1	低消費電力モード中の接続開始	98
2.11.3.2	OCD モードにおける低消費電力モードの切り替え	98
2.11.3.3	OSIS におけるアンロック ID コードの変更	98
2.11.3.4	接続順序と JTAG/SWD 認証	99
2.12	参考資料	100
3.	動作モード	101
3.1	概要	101
3.2	動作モードの説明	101
3.2.1	シングルチップモード	101
3.2.2	SCI ブートモード	101
3.2.3	USB ブートモード	101
3.3	動作モード遷移	102
3.3.1	モード設定端子による動作モード遷移	102
4.	アドレス空間	103
4.1	概要	103
4.2	外部アドレス空間	104
5.	メモリミラー機能 (MMF)	105
5.1	概要	105
5.2	レジスタの説明	106
5.2.1	MemMirror 特殊機能レジスタ (MMSFR)	106
5.2.2	MemMirror イネーブルレジスタ (MMEN)	107
5.3	動作説明	108
5.3.1	MMF 動作	108
5.3.2	設定例	111
6.	リセット	112
6.1	概要	112
6.2	レジスタの説明	116
6.2.1	リセットステータスレジスタ 0 (RSTSR0)	116
6.2.2	リセットステータスレジスタ 1 (RSTSR1)	118
6.2.3	リセットステータスレジスタ 2 (RSTSR2)	121
6.3	動作説明	122
6.3.1	RES 端子リセット	122
6.3.2	パワーオンリセット	123
6.3.3	電圧監視リセット	124

6.3.4	ディープソフトウェアスタンバイリセット	126
6.3.5	独立ウォッチドッグタイマリセット	126
6.3.6	ウォッチドッグタイマリセット	126
6.3.7	ソフトウェアリセット	126
6.3.8	コールドスタート／ウォームスタート判定機能	127
6.3.9	リセット発生要因の判定	128
7.	オプション設定メモリ	129
7.1	概要	129
7.2	レジスタの説明	130
7.2.1	オプション機能選択レジスタ 0 (OFS0)	130
7.2.2	オプション機能選択レジスタ 1 (OFS1)	134
7.2.3	アクセスウィンドウ設定レジスタ (AWS)	135
7.2.4	OCD / シリアルプログラマ ID 設定レジスタ (OSIS)	137
7.3	オプション設定メモリの設定方法	138
7.3.1	オプション設定メモリへのデータの配置方法	138
7.3.2	オプション設定メモリにプログラムするデータの設定方法	138
7.4	使用上の注意事項	139
7.4.1	オプション設定メモリの予約領域および予約ビットにプログラムするデータ	139
8.	低電圧検出 (LVD)	140
8.1	概要	140
8.2	レジスタの説明	143
8.2.1	電圧モニタ 1 回路コントロールレジスタ 1 (LVD1CR1)	143
8.2.2	電圧モニタ 1 回路ステータスレジスタ (LVD1SR)	144
8.2.3	電圧モニタ 2 回路コントロールレジスタ 1 (LVD2CR1)	145
8.2.4	電圧モニタ 2 回路ステータスレジスタ (LVD2SR)	146
8.2.5	電圧モニタ回路コントロールレジスタ (LVCMPCR)	147
8.2.6	電圧検出レベル選択レジスタ (LVDLVLR)	148
8.2.7	電圧モニタ 1 回路コントロールレジスタ 0 (LVD1CR0)	149
8.2.8	電圧モニタ 2 回路コントロールレジスタ 0 (LVD2CR0)	150
8.3	VCC 入力電圧のモニタ	151
8.3.1	V_{det0} のモニタ	151
8.3.2	V_{det1} のモニタ	151
8.3.3	V_{det2} のモニタ	151
8.4	電圧監視 0 リセット	152
8.5	電圧監視 1 割り込み、電圧監視 1 リセット	153
8.6	電圧監視 2 割り込み、電圧監視 2 リセット	156
8.7	イベントリンクコントローラ (ELC) 出力	159
8.7.1	割り込み処理とイベントリンクの関係	159
9.	クロック発生回路	160
9.1	概要	160
9.2	レジスタの説明	165

9.2.1	システムクロック分周コントロールレジスタ (SCKDIVCR)	165
9.2.2	システムクロック分周コントロールレジスタ 2 (SCKDIVCR2)	169
9.2.3	システムクロックソースコントロールレジスタ (SCKSCR)	170
9.2.4	PLL クロックコントロールレジスタ (PLLCCR)	173
9.2.5	PLL コントロールレジスタ (PLLCR)	174
9.2.6	外部バスクロックコントロールレジスタ (BCKCR)	175
9.2.7	メインクロック発振器コントロールレジスタ (MOSCCR)	176
9.2.8	サブクロック発振器コントロールレジスタ (SOSCCR)	177
9.2.9	低速オンチップオシレータコントロールレジスタ (LOCOCR)	178
9.2.10	高速オンチップオシレータコントロールレジスタ (HOCOcr)	179
9.2.11	高速オンチップオシレータウェイトコントロールレジスタ (HOCOWTCR)	180
9.2.12	中速オンチップオシレータコントロールレジスタ (MOCOcr)	181
9.2.13	FLL コントロールレジスタ 1 (FLLCR1)	182
9.2.14	FLL コントロールレジスタ 2 (FLLCR2)	184
9.2.15	発振安定フラグレジスタ (OSCSF)	185
9.2.16	発振停止検出コントロールレジスタ (OSTDCR)	187
9.2.17	発振停止検出ステータスレジスタ (OSTDSR)	188
9.2.18	メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)	189
9.2.19	メインクロック発振器モード発振コントロールレジスタ (MOMCR)	190
9.2.20	サブクロック発振器モードコントロールレジスタ (SOMCR)	191
9.2.21	クロックアウトコントロールレジスタ (CKOCR)	192
9.2.22	外部バスクロック出力コントロールレジスタ (EBCKOCR)	193
9.2.23	SDRAM クロック出力コントロールレジスタ (SDCKOCR)	193
9.2.24	LOCO ユーザトリミングコントロールレジスタ (LOCOUTCR)	194
9.2.25	MOCO ユーザトリミングコントロールレジスタ (MOCOUTCR)	194
9.2.26	HOCO ユーザトリミングコントロールレジスタ (HOCOUTCR)	195
9.2.27	トレースクロックコントロールレジスタ (TRCKCR)	195
9.3	メインクロック発振器	196
9.3.1	水晶振動子を接続する方法	196
9.3.2	外部クロックを入力する方法	197
9.3.3	外部クロック入力に関する注意事項	197
9.4	サブクロック発振器	198
9.4.1	32.768kHz 水晶振動子を接続する方法	198
9.4.2	サブクロック発振器を使用しない場合の端子処理	199
9.5	発振停止検出機能	200
9.5.1	発振停止検出と検出後の動作	200
9.5.2	発振停止検出割り込み	202
9.6	PLL 回路	203
9.7	内部クロック	203
9.7.1	システムクロック (ICLK)	204
9.7.2	周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD)	205

9.7.3	フラッシュインタフェースクロック (FCLK)	205
9.7.4	外部バスクロック (BCLK)	205
9.7.5	SDRAM クロック (SDCLK)	206
9.7.6	USB クロック (UCLK)	206
9.7.7	CAN クロック (CANMCLK)	206
9.7.8	CAC クロック (CACCLK)	206
9.7.9	RTC 専用クロック (RTCSCLK、RTCLCLK)	206
9.7.10	IWDT 専用クロック (IWDTCLK)	206
9.7.11	AGT 専用クロック (AGTSCLK, AGTLCLK)	207
9.7.12	SysTick タイマ専用クロック (SYSTICCLK)	207
9.7.13	クロック/ブザー出カクロック (CLKOUT)	207
9.7.14	JTAG クロック (JTAGTCK)	207
9.8	使用上の注意事項	208
9.8.1	クロック発生回路に関する注意事項	208
9.8.2	発振子に関する注意事項	208
9.8.3	ボード設計に関する注意事項	208
9.8.4	発振子接続端子に関する注意事項	209
9.8.5	サブクロック発振器使用時の注意事項 (LGA パッケージ)	209
9.8.6	メインクロック発振器駆動能力自動切り替え機能に関する注意事項	209
10.	クロック周波数精度測定回路 (CAC)	210
10.1	概要	210
10.2	レジスタの説明	212
10.2.1	CAC コントロールレジスタ 0 (CACR0)	212
10.2.2	CAC コントロールレジスタ 1 (CACR1)	213
10.2.3	CAC コントロールレジスタ 2 (CACR2)	214
10.2.4	CAC 割り込みコントロールレジスタ (CAICR)	215
10.2.5	CAC ステータスレジスタ (CASTR)	216
10.2.6	CAC 上限値設定レジスタ (CAULVR)	217
10.2.7	CAC 下限値設定レジスタ (CALLVR)	217
10.2.8	CAC カウンタバッファレジスタ (CACNTBR)	217
10.3	動作説明	218
10.3.1	クロック周波数測定	218
10.3.2	CACREF 端子のデジタルフィルタ機能	219
10.4	割り込み要求	219
10.5	使用上の注意事項	219
10.5.1	モジュールストップ機能の設定	219
11.	低消費電力モード	220
11.1	概要	220
11.2	レジスタの説明	225
11.2.1	スタンバイコントロールレジスタ (SBYCR)	225
11.2.2	モジュールストップコントロールレジスタ A (MSTPCRA)	226

11.2.3	モジュールストップコントロールレジスタ B (MSTPCRB)	227
11.2.4	モジュールストップコントロールレジスタ C (MSTPCRC)	229
11.2.5	モジュールストップコントロールレジスタ D (MSTPCRD)	230
11.2.6	動作電力コントロールレジスタ (OPCCR)	232
11.2.7	サブ動作電力コントロールレジスタ (SOPCCR)	233
11.2.8	スヌーズコントロールレジスタ (SNZCR)	235
11.2.9	スヌーズ終了コントロールレジスタ (SNZEDCR)	236
11.2.10	スヌーズ要求コントロールレジスタ (SNZREQCR)	238
11.2.11	ディープソフトウェアスタンバイコントロールレジスタ (DPSBYCR)	240
11.2.12	ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 0 (DPSIER0)	242
11.2.13	ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 1 (DPSIER1)	243
11.2.14	ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 2 (DPSIER2)	244
11.2.15	ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 3 (DPSIER3)	245
11.2.16	ディープソフトウェアスタンバイ割り込みフラグレジスタ 0 (DPSIFR0)	246
11.2.17	ディープソフトウェアスタンバイ割り込みフラグレジスタ 1 (DPSIFR1)	248
11.2.18	ディープソフトウェアスタンバイ割り込みフラグレジスタ 2 (DPSIFR2)	250
11.2.19	ディープソフトウェアスタンバイ割り込みフラグレジスタ 3 (DPSIFR3)	252
11.2.20	ディープソフトウェアスタンバイ割り込みエッジレジスタ 0 (DPSIEGR0)	253
11.2.21	ディープソフトウェアスタンバイ割り込みエッジレジスタ 1 (DPSIEGR1)	254
11.2.22	ディープソフトウェアスタンバイ割り込みエッジレジスタ 2 (DPSIEGR2)	254
11.2.23	システムコントロール OCD コントロールレジスタ (SYOCDCR)	255
11.2.24	スタンバイ条件レジスタ (STCONR)	256
11.3	クロックの切り替えによる消費電力の低減	257
11.4	モジュールストップ機能	257
11.5	低消費電力機能	258
11.5.1	動作電力制御モードの設定方法	258
11.6	スリープモード	260
11.6.1	スリープモードへの遷移	260
11.6.2	スリープモードの解除	260
11.7	ソフトウェアスタンバイモード	262
11.7.1	ソフトウェアスタンバイモードへの遷移	262
11.7.2	ソフトウェアスタンバイモードの解除	265
11.7.3	ソフトウェアスタンバイモードの応用例	267
11.8	スヌーズモード	268
11.8.1	スヌーズモードへの遷移	268
11.8.2	スヌーズモードの解除	269
11.8.3	ソフトウェアスタンバイモードへの復帰	270
11.8.4	スヌーズモードの動作例	271
11.9	ディープソフトウェアスタンバイモード	275
11.9.1	ディープソフトウェアスタンバイモードへの遷移	275
11.9.2	ディープソフトウェアスタンバイモードの解除	276

11.9.3	ディープソフトウェアスタンバイモード解除時の端子状態	276
11.9.4	ディープソフトウェアスタンバイモードの応用例	277
11.9.5	ディープソフトウェアスタンバイモード使用時のフローチャート	278
11.10	使用上の注意事項	279
11.10.1	レジスタアクセス	279
11.10.2	I/O ポートの状態	280
11.10.3	DMAC と DTC のモジュールストップ状態	281
11.10.4	内部割り込み要因	281
11.10.5	DIRQnE ビット (n = 0 ~ 13) による入力バッファ制御	281
11.10.6	低消費電力モードへの遷移	281
11.10.7	WFI 命令のタイミング	281
11.10.8	スリープモード/スヌーズモード時の DMAC または DTC による WDT および IWDTC レジスタへの書き込みについて	281
11.10.9	スヌーズモードにおける発振器について	281
11.10.10	RXD0 の立ち下がりエッジによるスヌーズモードエントリ	282
11.10.11	スヌーズモードにおける SCI0 の使用	282
11.10.12	スヌーズモードにおける A/D 変換開始条件	282
11.10.13	スヌーズモードにおける ELC イベント	282
11.10.14	スヌーズモードにおける CTSU の条件	282
12.	バッテリーバックアップ機能	283
12.1	概要	283
12.1.1	バッテリーバックアップ機能	283
12.1.2	バッテリー電源スイッチ	283
12.1.3	バックアップレジスタ	283
12.1.4	時間キャプチャ端子検出	283
12.2	レジスタの説明	285
12.2.1	VBATT バックアップレジスタ (VBTBKRn) (n = 0 ~ 511)	285
12.2.2	VBATT 入力コントロールレジスタ (VBTICTLR)	285
12.3	動作説明	286
12.3.1	バッテリーバックアップ機能	286
12.3.2	VBATT バッテリー電源スイッチの使用法	287
12.3.3	VBATT バックアップレジスタの使用法	287
12.4	使用上の注意事項	288
13.	レジスタライトプロテクション	289
13.1	概要	289
13.2	レジスタの説明	290
13.2.1	プロテクトレジスタ (PRCR)	290
14.	割り込みコントローラユニット (ICU)	291
14.1	概要	291
14.2	レジスタの説明	293
14.2.1	IRQ コントロールレジスタ i (IRQCRi) (i = 0 ~ 15)	293

14.2.2	ノンマスカブル割り込みステータスレジスタ (NMISR)	295
14.2.3	ノンマスカブル割り込みイネーブルレジスタ (NMIER)	298
14.2.4	ノンマスカブル割り込みステータスクリアレジスタ (NMICLR)	300
14.2.5	NMI 端子割り込みコントロールレジスタ (NMICR)	302
14.2.6	ICU イベントリンク設定レジスタ n (IELSRn) (n = 0 ~ 95)	303
14.2.7	DMAC イベントリンク設定レジスタ n (DELSRn) (n = 0 ~ 7)	305
14.2.8	SYS イベントリンク設定レジスタ (SELSR0)	306
14.2.9	ウェイクアップ割り込みイネーブルレジスタ (WUPEN)	307
14.3	ベクタテーブル	309
14.3.1	割り込みベクタテーブル	309
14.3.2	イベント番号	312
14.4	割り込み動作	320
14.4.1	割り込みの検出	320
14.4.2	割り込み要求先の選択	321
14.4.2.1	CPU 割り込み要求	321
14.4.2.2	DTC の起動	321
14.4.2.3	DMAC の起動	322
14.4.3	デジタルフィルタ	323
14.4.4	外部端子割り込み	323
14.5	ノンマスカブル割り込みの動作	324
14.6	低消費電力モードからの復帰	325
14.6.1	スリープモードからの復帰	325
14.6.2	ソフトウェアスタンバイモードからの復帰	325
14.6.3	スヌーズモードからの復帰	325
14.7	ノンマスカブル割り込みとともに WFI 命令を使用する場合	326
14.8	参考資料	326
15.	バス	327
15.1	概要	327
15.2	バスの説明	329
15.2.1	メインバス	329
15.2.2	スレーブインタフェース	329
15.2.3	外部バス	330
15.2.4	並列動作	333
15.2.5	バスの設定	333
15.2.6	制限事項	333
15.3	レジスタの説明	334
15.3.1	CSn コントロールレジスタ (CSnCR) (n = 0 ~ 7)	334
15.3.2	CSn リカバリサイクル設定レジスタ (CSnREC) (n = 0 ~ 7)	336
15.3.3	CS リカバリサイクル挿入イネーブルレジスタ (CSRECEN)	338
15.3.4	CSn モードレジスタ (CSnMOD) (n = 0 ~ 7)	340
15.3.5	CSn ウェイトコントロールレジスタ 1 (CSnWCR1) (n = 0 ~ 7)	342

15.3.6	CSn ウェイトコントロールレジスタ 2 (CSnWCR2) (n = 0 ~ 7)	344
15.3.7	SDC コントロールレジスタ (SDCCR)	347
15.3.8	SDC モードレジスタ (SDCMOD)	347
15.3.9	SDRAM セルフリフレッシュコントロールレジスタ (SDSELF)	348
15.3.10	SDRAM リフレッシュコントロールレジスタ (SDRFCR)	349
15.3.10.1	オートリフレッシュ要求間隔と RFC[11:0] ビット設定値の関係	350
15.3.11	SDRAM オートリフレッシュコントロールレジスタ (SDRFEN)	351
15.3.12	SDRAM 初期化シーケンスコントロールレジスタ (SDICR)	351
15.3.13	SDRAM 初期化レジスタ (SDIR)	352
15.3.14	SDRAM アドレスレジスタ (SDADR)	354
15.3.15	SDRAM タイミングレジスタ (SDTR)	355
15.3.16	SDRAM モードレジスタ (SDMOD)	357
15.3.17	SDRAM ステータスレジスタ (SDSR)	358
15.3.18	マスタバスコントロールレジスタ (BUSMCNT<master>)	359
15.3.19	スレーブバスコントロールレジスタ (BUSSCNT<slave>)	360
15.3.20	バスエラーアドレスレジスタ (BUSnERRADD) (n = 1 ~ 5)	362
15.3.21	バスエラーステータスレジスタ (BUSnERRSTAT) (n = 1 ~ 5)	363
15.4	エンディアン形式とデータアライメント	364
15.4.1	CS 領域のデータアライメント制御	364
15.4.2	SDRAM 領域のデータアライメント制御	368
15.5	CS 領域コントローラの動作説明	371
15.5.1	セパレートバス	371
15.5.2	アドレス/データマルチプレクスバス	384
15.5.3	外部ウェイト機能	386
15.5.4	リカバリサイクルの挿入	389
15.5.5	非アクセス時の状態	393
15.5.6	ライトバッファ機能 (外部バス)	393
15.5.7	制限事項	393
15.6	SDRAM 領域コントローラの動作説明	395
15.6.1	SDRAM アクセスの許可/禁止、SDRAM バス幅の設定	395
15.6.2	非アクセス時の状態	395
15.6.3	リカバリサイクルの挿入	395
15.6.4	ライトバッファ機能	395
15.6.5	SDRAM コマンド	396
15.6.6	SDRAMC レジスタの設定条件	397
15.6.7	セルフリフレッシュ	397
15.6.8	オートリフレッシュ	399
15.6.9	初期化シーケンサ	401
15.6.10	モードレジスタの設定	402
15.6.11	SDRAMC の設定例	403
15.6.11.1	SDRAMC のアクセス手順	403

15.6.11.2	セルフリフレッシュモード遷移／復帰手順	404
15.6.11.3	タイミングレジスタ設定値とアクセスタイミング	406
15.6.12	アドレスマルチプレクス	411
15.6.13	SDRAM 接続例	412
15.6.13.1	16 ビットバス空間	412
15.6.14	制限事項	414
15.7	バスエラー監視部	415
15.7.1	バスエラーの種類	415
15.7.2	バスエラー発生時の動作	415
15.7.3	不正アドレスアクセスエラーを引き起こす条件	416
15.7.4	タイムアウト	416
15.8	フラッシュキャッシュ使用時の注意事項	417
15.9	参考資料	417
16.	メモリプロテクションユニット (MPU)	418
16.1	概要	418
16.2	CPU スタックポインタモニタ	419
16.2.1	レジスタの説明	422
16.2.1.1	メインスタックポインタモニタ開始アドレスレジスタ (MSPMPUSA)	422
16.2.1.2	メインスタックポインタモニタ終了アドレスレジスタ (MSPMPUEA)	422
16.2.1.3	プロセススタックポインタモニタ開始アドレスレジスタ (PSPMPUSA)	423
16.2.1.4	プロセススタックポインタモニタ終了アドレスレジスタ (PSPMPUEA)	423
16.2.1.5	スタックポインタモニタ検出後動作レジスタ (MSPMPUOAD, PSPMPUOAD)	424
16.2.1.6	スタックポインタモニタアクセスコントロールレジスタ (MSPMPUCTL, PSPMPUCTL)	425
16.2.1.7	スタックポインタモニタ保護レジスタ (MSPMPUPT, PSPMPUPT)	426
16.2.2	動作説明	427
16.2.2.1	レジスタの保護	427
16.2.2.2	オーバーフローエラーとアンダーフローエラー	427
16.3	Arm MPU	427
16.4	バスマスタ MPU	428
16.4.1	レジスタの説明	430
16.4.1.1	グループ m 領域 n 開始アドレスレジスタ (MMPUSmn) (m = A または B; n = 0 ~ 31)	430
16.4.1.2	グループ m 領域 n 終了アドレスレジスタ (MMPUEmn) (m = A または B; n = 0 ~ 31)	431
16.4.1.3	グループ m 領域 n アクセスコントロールレジスタ (MMPUACmn) (m = A または B; n = 0 ~ 31)	432
16.4.1.4	バスマスタ MPU コントロールレジスタ (MMPUCTLm) (m = A または B) ...	434
16.4.1.5	グループ m レジスタ保護 (MMPUPTm) (m = A または B)	435
16.4.2	動作説明	435
16.4.2.1	メモリプロテクション	435
16.4.2.2	レジスタの保護	438

16.4.2.3	メモリプロテクションエラー	438
16.5	バススレーブ MPU	439
16.5.1	レジスタの説明	440
16.5.1.1	メモリバス 3 アクセスコントロールレジスタ (SMPUMBIU)	440
16.5.1.2	内部周辺バス 9 アクセスコントロールレジスタ (SMPUFBIU)	442
16.5.1.3	メモリバス 4 アクセスコントロールレジスタ (SMPUSRAM0)	443
16.5.1.4	メモリバス 5 アクセスコントロールレジスタ (SMPUSRAM1)	444
16.5.1.5	内部周辺バス 1 アクセスコントロールレジスタ (SMPUP0BIU)	445
16.5.1.6	内部周辺バス 3 アクセスコントロールレジスタ (SMPUP2BIU)	446
16.5.1.7	内部周辺バス 7 アクセスコントロールレジスタ (SMPUP6BIU)	447
16.5.1.8	CS/SDRAM 領域アクセスコントロールレジスタ (SMPUEXBIU)	448
16.5.1.9	QSPI 領域アクセスコントロールレジスタ (SMPUEXBIU2)	449
16.5.1.10	スレーブ MPU コントロールレジスタ (SMPUCTL)	450
16.5.2	動作説明	451
16.5.2.1	メモリプロテクション	451
16.5.2.2	レジスタの保護	451
16.5.2.3	メモリプロテクションエラー	451
16.6	セキュリティ MPU	452
16.6.1	レジスタの説明 (オプション設定メモリ)	453
16.6.1.1	セキュリティ MPU プログラムカウンタ開始アドレスレジスタ (SECMPUPCS _n) (n = 0, 1)	453
16.6.1.2	セキュリティ MPU プログラムカウンタ終了アドレスレジスタ (SECMPUPCEn) (n = 0, 1)	454
16.6.1.3	セキュリティ MPU 領域 0 開始アドレスレジスタ (SECMPU0)	455
16.6.1.4	セキュリティ MPU 領域 0 終了アドレスレジスタ (SECMPU0E)	456
16.6.1.5	セキュリティ MPU 領域 1 開始アドレスレジスタ (SECMPU1)	457
16.6.1.6	セキュリティ MPU 領域 1 終了アドレスレジスタ (SECMPU1E)	458
16.6.1.7	セキュリティ MPU 領域 2 開始アドレスレジスタ (SECMPU2)	459
16.6.1.8	セキュリティ MPU 領域 2 終了アドレスレジスタ (SECMPU2E)	460
16.6.1.9	セキュリティ MPU 領域 3 開始アドレスレジスタ (SECMPU3)	461
16.6.1.10	セキュリティ MPU 領域 3 終了アドレスレジスタ (SECMPU3E)	462
16.6.1.11	セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC)	463
16.6.2	メモリプロテクション	464
16.6.2.1	デバッグに関する注意事項	465
16.7	参考資料	465
17.	DMA コントローラ (DMAC)	466
17.1	概要	466
17.2	レジスタの説明	468
17.2.1	DMA 転送元アドレスレジスタ (DMSAR)	468
17.2.2	DMA 転送先アドレスレジスタ (DMDAR)	468
17.2.3	DMA 転送カウンタレジスタ (DMCRA)	469
17.2.4	DMA ブロック転送カウンタレジスタ (DMCRB)	471

17.2.5	DMA 転送モードレジスタ (DMTMD)	472
17.2.6	DMA 割り込み設定レジスタ (DMINT)	473
17.2.7	DMA アドレスモードレジスタ (DMAMD)	475
17.2.8	DMA オフセットレジスタ (DMOFR)	478
17.2.9	DMA 転送イネーブルレジスタ (DMCNT)	478
17.2.10	DMA ソフトウェア起動レジスタ (DMREQ)	479
17.2.11	DMA ステータスレジスタ (DMSTS)	480
17.2.12	DMAC モジュール起動レジスタ (DMAST)	482
17.3	動作説明	483
17.3.1	転送モード	483
17.3.2	拡張リピート領域機能	487
17.3.3	オフセットを使用したアドレス更新機能	489
17.3.4	起動要因	493
17.3.5	動作タイミング	494
17.3.6	DMAC の実行サイクル	495
17.3.7	DMAC の起動	496
17.3.8	DMA 転送の開始	497
17.3.9	DMA 転送中のレジスタ	497
17.3.10	チャンネル優先順位	498
17.4	DMA 転送の終了	499
17.4.1	設定した総転送回数完了による転送終了	499
17.4.2	リピートサイズ終了割り込みによる転送終了	499
17.4.3	拡張リピート領域オーバーフロー割り込みによる転送終了	499
17.4.4	DMA 転送の終了に関する注意事項	500
17.5	割り込み	501
17.6	イベントリンク	503
17.7	低消費電力機能	503
17.8	使用上の注意事項	504
17.8.1	外部デバイスへの DMA 転送について	504
17.8.2	DMA 転送中のレジスタアクセスについて	504
17.8.3	予約領域への DMA 転送について	504
17.8.4	割り込みコントローラユニットの DMAC イベントリンク設定レジスタ (ICU.DELSRn) の設定	504
17.8.5	DMA 起動の保留／再開方法	504
18.	データトランスファコントローラ (DTC)	505
18.1	概要	505
18.2	レジスタの説明	507
18.2.1	DTC モードレジスタ A (MRA)	507
18.2.2	DTC モードレジスタ B (MRB)	508
18.2.3	DTC 転送元レジスタ (SAR)	509
18.2.4	DTC 転送先レジスタ (DAR)	509

18.2.5	DTC 転送カウントレジスタ A (CRA)	510
18.2.6	DTC 転送カウントレジスタ B (CRB)	511
18.2.7	DTC コントロールレジスタ (DTCCR)	511
18.2.8	DTC ベクタベースレジスタ (DTCVBR)	512
18.2.9	DTC モジュール起動レジスタ (DTCST)	512
18.2.10	DTC ステータスレジスタ (DTCSTS)	513
18.3	起動要因	514
18.3.1	転送情報の配置と DTC ベクタテーブル	514
18.4	動作説明	516
18.4.1	転送情報のリードスキップ機能	518
18.4.2	転送情報のライトバックスキップ機能	519
18.4.3	ノーマル転送モード	520
18.4.4	リピート転送モード	521
18.4.5	ブロック転送モード	523
18.4.6	チェーン転送	524
18.4.7	動作タイミング	525
18.4.8	DTC の実行サイクル	527
18.4.9	DTC のバス権解放タイミング	527
18.5	DTC の設定手順	528
18.6	DTC の使用例	529
18.6.1	ノーマル転送	529
18.6.2	チェーン転送	530
18.6.3	カウンタ = 0 のときのチェーン転送	532
18.7	割り込み要因	534
18.8	イベントリンク	534
18.9	スヌーズ制御インタフェース	534
18.10	モジュールストップ機能	534
18.11	使用上の注意事項	535
18.11.1	転送情報の開始アドレス	535
19.	イベントリンクコントローラ (ELC)	536
19.1	概要	536
19.2	レジスタの説明	537
19.2.1	イベントリンクコントローラレジスタ (ELCR)	537
19.2.2	イベントリンクソフトウェアイベント発生レジスタ n (ELSEGRn) (n = 0, 1)	538
19.2.3	イベントリンク設定レジスタ (ELSRn) (n = 0 ~ 18)	539
19.3	動作説明	546
19.3.1	割り込み処理とイベントリンクの関係	546
19.3.2	イベントのリンク	546
19.3.3	イベントリンクの動作設定手順例	546
19.4	使用上の注意事項	547
19.4.1	DMAC または DTC 転送終了のイベントリンクを使用する場合	547

19.4.2	クロック設定について	547
19.4.3	モジュールストップ機能の設定	547
19.4.4	ELC の遅延時間	547
20.	I/O ポート	548
20.1	概要	548
20.2	レジスタの説明	550
20.2.1	ポートコントロールレジスタ 1 (PCNTR1/PODR/PDR)	550
20.2.2	ポートコントロールレジスタ 2 (PCNTR2/EIDR/PIDR)	551
20.2.3	ポートコントロールレジスタ 3 (PCNTR3/PORR/POSR)	552
20.2.4	ポートコントロールレジスタ 4 (PCNTR4/EORR/EOSR)	553
20.2.5	ポート mn 端子機能選択レジスタ (PmnPFS/PmnPFS_HA/PmnPFS_BY) (m = 0 ~ 8; n = 00 ~ 15)	554
20.2.6	書き込みプロテクトレジスタ (PWPR)	556
20.2.7	イーサネットコントロールレジスタ (PFENET)	556
20.3	動作説明	557
20.3.1	汎用入出力ポート	557
20.3.2	ポート機能選択	557
20.3.3	ELC のポートグループ機能	558
20.3.3.1	ELC から ELC_PORT1, 2, 3, 4 が入力された場合の動作	558
20.3.3.2	イベントパルスが ELC に出力された場合の動作	559
20.4	未使用端子の処理	560
20.5	使用上の注意事項	561
20.5.1	端子機能の設定手順	561
20.5.2	ポートグループ入力の使用手順	561
20.5.3	ポート出力データレジスタ (PODR) の概要	561
20.5.4	アナログ機能使用時の注意事項	561
20.5.5	入出力バッファの仕様	562
20.6	製品ごとの周辺選択設定	563
20.7	PmnPFS レジスタ設定に関する注意事項	563
21.	キー割り込み機能 (KINT)	579
21.1	概要	579
21.2	レジスタの説明	581
21.2.1	キーリターンコントロールレジスタ (KRCTL)	581
21.2.2	キーリターンフラグレジスタ (KRF)	581
21.2.3	キーリターンモードレジスタ (KRM)	582
21.3	動作説明	583
21.3.1	キー割り込みフラグを使用しない場合の動作 (KRMD = 0)	583
21.3.2	キー割り込みフラグを使用する場合の動作 (KRMD = 1)	584
21.4	使用上の注意事項	586
22.	GPT 用ポートアウトプットイネーブル (POEG)	587
22.1	概要	587

22.2	レジスタの説明	589
22.2.1	POEG グループ n 設定レジスタ (POEGGn) (n = A ~ D)	589
22.3	出力禁止制御の動作	591
22.3.1	端子入力レベル検出時の動作	591
22.3.1.1	デジタルフィルタ	592
22.3.2	GPT からの出力禁止要求	592
22.3.3	コンパレータ割り込みの検出	592
22.3.4	発振停止検出による出力禁止制御	592
22.3.5	レジスタによる出力禁止制御	592
22.3.6	出力禁止状態の解除	593
22.4	割り込み要因	594
22.5	GPT に対する外部トリガ出力	595
22.6	使用上の注意事項	596
22.6.1	ソフトウェアスタンバイモードへの遷移	596
22.6.2	GPT 対応端子の指定	596
23.	汎用 PWM タイマ (GPT)	597
23.1	概要	597
23.2	レジスタの説明	602
23.2.1	汎用 PWM タイマ書き込み保護レジスタ (GTWP)	604
23.2.2	汎用 PWM タイマソフトウェアスタートレジスタ (GTSTR)	605
23.2.3	汎用 PWM タイマソフトウェアストップレジスタ (GTSTP)	606
23.2.4	汎用 PWM タイマソフトウェアクリアレジスタ (GTCLR)	606
23.2.5	汎用 PWM タイマスタート要因選択レジスタ (GTSSR)	607
23.2.6	汎用 PWM タイマストップ要因選択レジスタ (GTPSR)	611
23.2.7	汎用 PWM タイマクリア要因選択レジスタ (GTCSR)	615
23.2.8	汎用 PWM タイマアップカウント要因選択レジスタ (GTUPSR)	618
23.2.9	汎用 PWM タイマダウンカウント要因選択レジスタ (GTDNSR)	622
23.2.10	汎用 PWM タイマインプットキャプチャ要因選択レジスタ A (GTICASR)	626
23.2.11	汎用 PWM タイマインプットキャプチャ要因選択レジスタ B (GTICBSR)	630
23.2.12	汎用 PWM タイマコントロールレジスタ (GTCR)	634
23.2.13	汎用 PWM タイマカウント方向、デューティ設定レジスタ (GTUDDTYC)	636
23.2.14	汎用 PWM タイマ I/O コントロールレジスタ (GTIOR)	639
23.2.15	汎用 PWM タイマ割り込み出力設定レジスタ (GTINTAD)	643
23.2.16	汎用 PWM タイマステータスレジスタ (GTST)	645
23.2.17	汎用 PWM タイマバッファイネーブルレジスタ (GTBER)	651
23.2.18	汎用 PWM タイマ割り込み、A/D 変換開始要求間引き設定レジスタ (GTITC)	654
23.2.19	汎用 PWM タイマカウンタ (GTCNT)	656
23.2.20	汎用 PWM タイマコンペアキャプチャレジスタ n (GTCCRn) (n = A ~ F)	656
23.2.21	汎用 PWM タイマ周期設定レジスタ (GTPR)	657
23.2.22	汎用 PWM タイマ周期設定バッファレジスタ (GTPBR)	657
23.2.23	汎用 PWM タイマ周期設定ダブルバッファレジスタ (GTPDBR)	657

23.2.24	A/D 変換開始要求タイミングレジスタ n (GTADTRn) (n = A, B)	658
23.2.25	A/D 変換開始要求タイミングバッファレジスタ n (GTADTBRn) (n = A, B)	658
23.2.26	A/D 変換開始要求タイミングダブルバッファレジスタ n (GTADTDBRn) (n = A, B)	659
23.2.27	汎用 PWM タイマデッドタイムコントロールレジスタ (GTDTCR)	660
23.2.28	汎用 PWM タイマデッドタイム値レジスタ n (GTDVn) (n = U, D)	662
23.2.29	汎用 PWM タイマデッドタイムバッファレジスタ n (GTDBn) (n = U, D)	663
23.2.30	汎用 PWM タイマ出力保護機能ステータスレジスタ (GTSOS)	663
23.2.31	汎用 PWM タイマ出力保護機能一時解除レジスタ (GTSOTR)	664
23.2.32	出力相切り替えコントロールレジスタ (OPSCR)	665
23.3	動作説明	668
23.3.1	基本動作	668
23.3.1.1	カウンタの動作	668
23.3.1.2	コンペアマッチによる波形出力機能	674
23.3.1.3	インプットキャプチャ機能	678
23.3.2	バッファ動作	680
23.3.2.1	GTPR レジスタのバッファ動作	680
23.3.2.2	GTCCRA、GTCCRB レジスタのバッファ動作	683
23.3.2.3	GTADTRA、GTADTRB レジスタのバッファ動作	688
23.3.3	PWM 出力動作モード	691
23.3.3.1	のこぎり波 PWM モード	691
23.3.3.2	のこぎり波ワンショットパルスモード	693
23.3.3.3	三角波 PWM モード 1 (谷 32 ビット転送)	696
23.3.3.4	三角波 PWM モード 2 (山/谷 32 ビット転送)	698
23.3.3.5	三角波 PWM モード 3 (谷 64 ビット転送)	700
23.3.4	デッドタイム自動設定機能	703
23.3.5	カウント方向切り替え機能	708
23.3.6	出力デューティ 0% および出力デューティ 100% 機能	709
23.3.7	ハードウェアカウントスタート/カウントストップ、カウントクリア動作	711
23.3.7.1	ハードウェアスタート動作	711
23.3.7.2	ハードウェアストップ動作	713
23.3.7.3	ハードウェアクリア動作	717
23.3.8	同期動作	720
23.3.8.1	ソフトウェアによる同期動作	720
23.3.8.2	ハードウェアによる同期動作	722
23.3.9	PWM 出力動作例	724
23.3.10	位相計数機能	730
23.3.11	出力相切り替え (GPT_OPS)	740
23.3.11.1	外部入力信号の同期および入力選択	744
23.3.11.2	入力サンプリング	744
23.3.11.3	入力相デコード	745

23.3.11.4	出力選択制御	745
23.3.11.5	出力選択制御（グループ出力禁止機能）	746
23.3.11.6	イベントリンクコントローラ（ELC）出力	746
23.3.11.7	GPT_OPS スタート動作設定フロー	747
23.4	割り込み要因	748
23.4.1	概要	748
23.4.2	DMAC/DTC 起動	755
23.4.3	割り込み、A/D 変換要求の間引き機能	755
23.5	A/D 変換開始要求	759
23.6	ELC によるリンク動作	761
23.6.1	ELC へのイベント信号出力	761
23.6.2	ELC からのイベント信号入力	761
23.7	ノイズフィルタ機能	762
23.8	保護機能	763
23.8.1	レジスタの書き込み保護	763
23.8.2	バッファ動作の禁止	763
23.8.3	GTIOC 端子出力のネゲート制御	764
23.8.4	GTIOC 端子出力の出力保護機能	765
23.8.4.1	バッファ転送中に GTCCRA レジスタが 0 になった場合の出力保護機能	765
23.8.4.2	谷でのバッファ転送中に GTCCRA レジスタ \geq GTPR レジスタと なった場合の出力保護機能	770
23.8.4.3	山でのバッファ転送中に GTCCRA レジスタ \geq GTPR レジスタと なった場合の出力保護機能	772
23.8.4.4	出力保護機能の注意事項	773
23.8.4.5	出力保護機能の一時解除	773
23.9	出力端子の初期化方法	775
23.9.1	リセット後の端子設定	775
23.9.2	動作中の異常による端子の初期化	775
23.10	使用上の注意事項	776
23.10.1	モジュールストップ機能の設定	776
23.10.2	コンペアマッチ動作時の GTCCRn レジスタの設定 (n = A ~ F)	776
23.10.3	GTCNT カウンタの範囲設定	777
23.10.4	GTCNT カウンタのスタート/ストップ	777
23.10.5	イベントごとの優先順位	778
24.	PWM 遅延生成回路	779
24.1	概要	779
24.2	レジスタの説明	781
24.2.1	PWM 出力遅延コントロールレジスタ (GTDLYCR)	781
24.2.2	PWM 出力遅延コントロールレジスタ 2 (GTDLYCR2)	782
24.2.3	GTIOCnA 立ち上がり出力遅延レジスタ (GTDLYRnA) (n = 0 ~ 3)	783
24.2.4	GTIOCnA 立ち下がり出力遅延レジスタ (GTDLYFnA) (n = 0 ~ 3)	784
24.2.5	GTIOCnB 立ち上がり出力遅延レジスタ (GTDLYRnB) (n = 0 ~ 3)	785

24.2.6	GTIOCnB 立ち下がり出力遅延レジスタ (GTDLYFnB) (n = 0 ~ 3)	786
24.3	動作説明	787
24.3.1	PWM 波形の立ち上がりおよび立ち下がりエッジのタイミング調整	787
24.3.2	GTDLYRnA、GTDLYRnB、GTDLYFnA、GTDLYFnB レジスタ設定値の 転送タイミング	788
24.4	使用上の注意事項	790
24.4.1	モジュールストップ機能の設定	790
24.4.2	PWM 遅延生成回路の遅延設定に関する注意事項	790
25.	低消費電力非同期汎用タイマ (AGT)	791
25.1	概要	791
25.2	レジスタの説明	793
25.2.1	AGT カウンタレジスタ (AGT)	793
25.2.2	AGT コンペアマッチ A レジスタ (AGTCMA)	793
25.2.3	AGT コンペアマッチ B レジスタ (AGTCMB)	794
25.2.4	AGT コントロールレジスタ (AGTCR)	795
25.2.5	AGT モードレジスタ 1 (AGTMR1)	797
25.2.6	AGT モードレジスタ 2 (AGTMR2)	798
25.2.7	AGT I/O コントロールレジスタ (AGTIOC)	799
25.2.8	AGT イベント端子選択レジスタ (AGTISR)	800
25.2.9	AGT コンペアマッチ機能選択レジスタ (AGTCMSR)	800
25.2.10	AGT 端子選択レジスタ (AGTIOSEL)	801
25.3	動作説明	802
25.3.1	リロードレジスタおよびカウンタの書き換え動作	802
25.3.2	リロードレジスタおよびコンペアレジスタ A/B の書き換え動作	804
25.3.3	タイマモード	805
25.3.4	パルス出力モード	806
25.3.5	イベントカウンタモード	807
25.3.6	パルス幅測定モード	809
25.3.7	パルス周期測定モード	810
25.3.8	コンペアマッチ機能	811
25.3.9	各モードの出力設定	813
25.3.10	スタンバイモード	815
25.3.11	割り込み要因	815
25.3.12	ELC へのイベント信号出力	816
25.4	使用上の注意事項	817
25.4.1	カウント動作の開始および停止制御	817
25.4.2	カウンタレジスタへのアクセス	817
25.4.3	モード変更時	818
25.4.4	デジタルフィルタ	818
25.4.5	イベント番号、パルス幅、およびパルス周期の計算方法	818
25.4.6	TSTOP ビットで強制的にカウントを停止した場合	818

25.4.7	カウントソースとして AGT0 アンダーフローを選択した場合	819
25.4.8	I/O レジスタのリセット	819
25.4.9	カウントソースに PCLKB、PCLKB/8、または PCLKB/2 を選択した場合	819
25.4.10	カウントソースに AGTSCLK または AGTLCLK を選択した場合	819
25.4.11	クロックソースの切り替え	819
26.	リアルタイムクロック (RTC)	820
26.1	概要	820
26.2	レジスタの説明	822
26.2.1	64Hz カウンタ (R64CNT)	822
26.2.2	秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0)	823
26.2.3	分カウンタ (RMINCNT) / バイナリカウンタ 1 (BCNT1)	824
26.2.4	時カウンタ (RHRCNT) / バイナリカウンタ 2 (BCNT2)	825
26.2.5	曜日カウンタ (RWKCNT) / バイナリカウンタ 3 (BCNT3)	826
26.2.6	日カウンタ (RDAYCNT)	827
26.2.7	月カウンタ (RMONCNT)	827
26.2.8	年カウンタ (RYRCNT)	828
26.2.9	秒アラームレジスタ (RSECAR) / バイナリカウンタ 0 アラームレジスタ (BCNT0AR)	829
26.2.10	分アラームレジスタ (RMINAR) / バイナリカウンタ 1 アラームレジスタ (BCNT1AR)	830
26.2.11	時アラームレジスタ (RHRAR) / バイナリカウンタ 2 アラームレジスタ (BCNT2AR)	831
26.2.12	曜日アラームレジスタ (RWKAR) / バイナリカウンタ 3 アラームレジスタ (BCNT3AR)	833
26.2.13	日アラームレジスタ (RDAYAR) / バイナリカウンタ 0 アラームイネーブルレジスタ (BCNT0AER)	835
26.2.14	月アラームレジスタ (RMONAR) / バイナリカウンタ 1 アラームイネーブルレジスタ (BCNT1AER)	836
26.2.15	年アラームレジスタ (RYRAR) / バイナリカウンタ 2 アラームイネーブルレジスタ (BCNT2AER)	837
26.2.16	年アラームイネーブルレジスタ (RYRAREN) / バイナリカウンタ 3 アラームイネーブルレジスタ (BCNT3AER)	838
26.2.17	RTC コントロールレジスタ 1 (RCR1)	839
26.2.18	RTC コントロールレジスタ 2 (RCR2)	841
26.2.19	RTC コントロールレジスタ 4 (RCR4)	845
26.2.20	周波数レジスタ (RFRH/RFRL)	846
26.2.21	時計誤差補正レジスタ (RADJ)	847
26.2.22	時間キャプチャコントロールレジスタ y (RTCCRY) (y = 0 ~ 2)	848
26.2.23	秒キャプチャレジスタ y (RSECCPy) (y = 0 ~ 2) / BCNT0 キャプチャレジスタ y (BCNT0CPy) (y = 0 ~ 2)	850
26.2.24	分キャプチャレジスタ y (RMINCPy) (y = 0 ~ 2) / BCNT1 キャプチャレジスタ y (BCNT1CPy) (y = 0 ~ 2)	851
26.2.25	時キャプチャレジスタ y (RHRCPy) (y = 0 ~ 2) / BCNT2 キャプチャレジスタ y (BCNT2CPy) (y = 0 ~ 2)	852

26.2.26	日キャプチャレジスタ y (RDAYCPy) (y = 0 ~ 2) / BCNT3 キャプチャレジスタ y (BCNT3CPy) (y = 0 ~ 2)	853
26.2.27	月キャプチャレジスタ y (RMONCPy) (y = 0 ~ 2)	854
26.3	動作説明	855
26.3.1	電源投入後のレジスタ初期設定の概要	855
26.3.2	クロックおよびカウントモードの設定手順	856
26.3.3	時刻の設定	857
26.3.4	30 秒調整	858
26.3.5	64Hz カウンタと時刻の読み出し	859
26.3.6	アラーム機能	860
26.3.7	アラーム割り込み禁止手順	861
26.3.8	時計誤差補正機能	862
26.3.8.1	自動補正	862
26.3.8.2	ソフトウェアによる補正	863
26.3.8.3	補正モードの変更手順	863
26.3.8.4	補正の停止手順	864
26.3.8.5	時間キャプチャ	864
26.4	割り込み要因	865
26.5	イベントリンク出力	867
26.5.1	割り込み処理とイベントリンク機能	867
26.6	使用上の注意事項	867
26.6.1	カウント動作時のレジスタ書き込みについて	867
26.6.2	周期割り込みの使用について	868
26.6.3	RTCOUT (1Hz/64Hz) クロック出力について	868
26.6.4	レジスタ設定後の低消費電力モードへの遷移について	868
26.6.5	レジスタの書き込み/読み出し時の注意事項	869
26.6.6	カウントモードの変更について	869
26.6.7	リアルタイムクロックを使用しない場合の初期化手順	870
26.6.8	クロックソースの切り替え	870
27.	ウォッチドッグタイマ (WDT)	871
27.1	概要	871
27.2	レジスタの説明	873
27.2.1	WDT リフレッシュレジスタ (WDTRR)	873
27.2.2	WDT コントロールレジスタ (WDTCR)	874
27.2.3	WDT ステータスレジスタ (WDTSR)	877
27.2.4	WDT リセットコントロールレジスタ (WDTRCR)	879
27.2.5	WDT カウント停止コントロールレジスタ (WDTCSTPR)	879
27.2.6	オプション機能選択レジスタ 0 (OFS0)	879
27.3	動作説明	880
27.3.1	スタートモード別のカウント動作	880
27.3.1.1	レジスタスタートモード	880

27.3.1.2	オートスタートモード	881
27.3.2	WDTCR、WDTRCR、および WDT CSTPR レジスタへの書き込み制御	883
27.3.3	リフレッシュ動作	884
27.3.4	リセット出力	885
27.3.5	割り込み要因	885
27.3.6	ダウンカウンタ値の読み出し	885
27.3.7	オプション機能選択レジスタ 0 (OFS0) と WDT レジスタの対応関係	886
27.4	ELC によるリンク動作	886
27.5	使用上の注意事項	886
27.5.1	ICU イベントリンク設定レジスタ n (IELSRn) の設定	886
28.	独立ウォッチドッグタイマ (IWDT)	887
28.1	概要	887
28.2	レジスタの説明	889
28.2.1	IWDT リフレッシュレジスタ (IWDTRR)	889
28.2.2	IWDT ステータスレジスタ (IWDTSR)	890
28.2.3	オプション機能選択レジスタ 0 (OFS0)	892
28.3	動作説明	895
28.3.1	オートスタートモード	895
28.3.2	リフレッシュ動作	897
28.3.3	ステータスフラグ	898
28.3.4	リセット出力	898
28.3.5	割り込み要因	899
28.3.6	ダウンカウンタ値の読み出し	899
28.4	イベントリンクコントローラ (ELC) への出力	900
28.5	使用上の注意事項	900
28.5.1	リフレッシュ動作	900
28.5.2	クロック分周比の設定に関する制限	900
29.	イーサネット MAC コントローラ (ETHERC)	901
29.1	概要	901
29.2	レジスタの説明	905
29.2.1	ETHERC モードレジスタ (ECMR)	905
29.2.2	受信フレーム長上限レジスタ (RFLR)	907
29.2.3	ETHERC ステータスレジスタ (ECSR)	908
29.2.4	ETHERC 割り込みイネーブルレジスタ (ECSIPR)	909
29.2.5	PHY 部インタフェースレジスタ (PIR)	910
29.2.6	PHY 部ステータスレジスタ (PSR)	911
29.2.7	乱数生成カウンタ上限値設定レジスタ (RDMLR)	911
29.2.8	Interpacket Gap 設定レジスタ (IPGR)	912
29.2.9	自動 PAUSE フレーム設定レジスタ (APR)	912
29.2.10	手動 PAUSE フレーム設定レジスタ (MPR)	913
29.2.11	受信 PAUSE フレームカウンタ (RFCF)	913

29.2.12	PAUSE フレーム再送回数設定レジスタ (TPAUSER)	914
29.2.13	PAUSE フレーム再送回数カウンタ (TPAUSECR)	914
29.2.14	Broadcast フレーム受信回数設定レジスタ (BCFRR)	915
29.2.15	MAC アドレス上位設定レジスタ (MAHR)	915
29.2.16	MAC アドレス下位設定レジスタ (MALR)	916
29.2.17	送信リトライオーバーカウンタレジスタ (TROCR)	916
29.2.18	遅延衝突検出カウンタレジスタ (CDCR)	917
29.2.19	キャリア消失カウンタレジスタ (LCCR)	917
29.2.20	キャリア未検出カウンタレジスタ (CNDCCR)	918
29.2.21	CRC エラーフレーム受信カウンタレジスタ (CEFCR)	918
29.2.22	フレーム受信エラーカウンタレジスタ (FRECR)	919
29.2.23	ショートフレーム受信カウンタレジスタ (TSFRCR)	919
29.2.24	ロングフレーム受信カウンタレジスタ (TLFRCR)	920
29.2.25	端数ビットフレーム受信カウンタレジスタ (RFCR)	920
29.2.26	マルチキャストアドレスフレーム受信カウンタレジスタ (MAFCR)	921
29.3	動作説明	922
29.3.1	送信	922
29.3.2	受信	923
29.3.3	フレームタイミング	925
29.3.3.1	MII フレームタイミング	925
29.3.3.2	RMII フレームタイミング	927
29.3.4	MII および RMII レジスタへのアクセス	928
29.3.4.1	MII および RMII 管理フレームのフォーマット	928
29.3.4.2	MII および RMII レジスタアクセス手順	928
29.3.5	Magic Packet の検出	930
29.3.5.1	Magic Packet 検出時の制約	930
29.3.6	IPG の変更による伝送効率の調整	930
29.3.7	フロー制御	931
29.3.7.1	PAUSE フレームの自動送信	931
29.3.7.2	PAUSE フレームの手動送信	932
29.3.7.3	PAUSE フレームの受信	932
29.4	割り込み	932
29.5	使用上の注意事項	932
29.5.1	LCHNG フラグの 1 への誤設定の防止	932
29.5.2	RMII 選択時の RMIIO_RX_ER 端子入力について	932
29.5.3	半二重通信モードでの衝突発生	932
30.	イーサネット DMA コントローラ (EDMAC)	933
30.1	概要	933
30.2	レジスタの説明	935
30.2.1	EDMAC モードレジスタ (EDMR)	935
30.2.2	EDMAC 送信要求レジスタ (EDTRR)	936

30.2.3	EDMAC 受信要求レジスタ (EDRRR)	936
30.2.4	送信ディスクリプタリスト開始アドレスレジスタ (TDLAR)	937
30.2.5	受信ディスクリプタリスト開始アドレスレジスタ (RDLAR)	937
30.2.6	ETHERC/EDMAC ステータスレジスタ (EESR)	938
30.2.7	ETHERC/EDMAC ステータス割り込みイネーブルレジスタ (EESIPR)	941
30.2.8	ETHERC/EDMAC 送受信ステータスコピー指示レジスタ (TRSCER)	943
30.2.9	ミスドフレームカウンタレジスタ (RMFCR)	944
30.2.10	送信 FIFO しきい値指定レジスタ (TFTR)	945
30.2.11	FIFO 容量指定レジスタ (FDR)	946
30.2.12	受信方式コントロールレジスタ (RMCR)	946
30.2.13	送信 FIFO アンダーフローカウンタ (TFUCR)	947
30.2.14	受信 FIFO オーバーフローカウンタ (RFOCR)	947
30.2.15	個別出力信号設定レジスタ (IOSR)	948
30.2.16	フローコントロール開始 FIFO しきい値設定レジスタ (FCFTR)	949
30.2.17	受信データパディング挿入設定レジスタ (RPADIR)	950
30.2.18	送信割り込み設定レジスタ (TRIMD)	951
30.2.19	受信バッファライトアドレスレジスタ (RBWAR)	952
30.2.20	受信ディスクリプタフェッチアドレスレジスタ (RDFAR)	952
30.2.21	送信バッファリードアドレスレジスタ (TBRAR)	953
30.2.22	送信ディスクリプタフェッチアドレスレジスタ (TDFAR)	953
30.3	動作説明	954
30.3.1	ディスクリプタリストとデータバッファ	954
30.3.1.1	送信ディスクリプタ	954
30.3.1.2	受信ディスクリプタ	956
30.3.2	送信	959
30.3.3	受信	960
30.3.4	マルチバッファフレーム送信	961
30.3.4.1	マルチバッファフレーム送信の送信エラー処理	961
30.3.4.2	マルチバッファフレーム受信の受信エラー処理	962
30.4	割り込み	963
30.5	使用上の注意事項	963
30.5.1	モジュールストップ機能の設定	963
30.5.2	動作中の EDMAC の停止	963
31.	USB2.0 フルスピードモジュール (USBFS)	964
31.1	概要	964
31.2	レジスタの説明	966
31.2.1	システムコンフィグレーションコントロールレジスタ (SYSCFG)	966
31.2.2	システムコンフィグレーションステータスレジスタ 0 (SYSSTS0)	968
31.2.3	デバイスステートコントロールレジスタ 0 (DVSTCTR0)	970
31.2.4	CFIFO ポートレジスタ (CFIFO/CFIFOL) D0FIFO ポートレジスタ (D0FIFO/D0FIFOL) D1FIFO ポートレジスタ (D1FIFO/D1FIFOL)	973

31.2.5	CFIFO ポート選択レジスタ (CFIFOSEL) D0FIFO ポート選択レジスタ (D0FIFOSEL) D1FIFO ポート選択レジスタ (D1FIFOSEL)	975
31.2.6	CFIFO ポートコントロールレジスタ (CFIFOCTR) D0FIFO ポートコントロールレジスタ (D0FIFOCTR) D1FIFO ポートコントロールレジスタ (D1FIFOCTR)	979
31.2.7	割り込みイネーブルレジスタ 0 (INTENB0)	981
31.2.8	割り込みイネーブルレジスタ 1 (INTENB1)	982
31.2.9	BRDY 割り込みイネーブルレジスタ (BRDYENB)	983
31.2.10	NRDY 割り込みイネーブルレジスタ (NRDYENB)	984
31.2.11	BEMP 割り込みイネーブルレジスタ (BEMPENB)	985
31.2.12	SOF 出力コンフィグレーションレジスタ (SOFCFG)	986
31.2.13	割り込みステータスレジスタ 0 (INTSTS0)	987
31.2.14	割り込みステータスレジスタ 1 (INTSTS1)	990
31.2.15	BRDY 割り込みステータスレジスタ (BRDYSTS)	993
31.2.16	NRDY 割り込みステータスレジスタ (NRDYSTS)	994
31.2.17	BEMP 割り込みステータスレジスタ (BEMPSTS)	995
31.2.18	フレームナンバレジスタ (FRMNUM)	996
31.2.19	デバイスステート切り替えレジスタ (DVCHGR)	997
31.2.20	USB アドレスレジスタ (USBADDR)	998
31.2.21	USB リクエストタイプレジスタ (USBREQ)	999
31.2.22	USB リクエストバリュージスタ (USBVAL)	1000
31.2.23	USB リクエストインデックスレジスタ (USBINDX)	1001
31.2.24	USB リクエストレングスレジスタ (USBLENG)	1002
31.2.25	DCP コンフィグレーションレジスタ (DCPCFG)	1003
31.2.26	DCP マックスパケットサイズレジスタ (DCPMAXP)	1004
31.2.27	DCP コントロールレジスタ (DCPCTR)	1005
31.2.28	パイプウィンドウ選択レジスタ (PIPESEL)	1009
31.2.29	パイプコンフィグレーションレジスタ (PIPECFG)	1010
31.2.30	パイプマックスパケットサイズレジスタ (PIPEMAXP)	1012
31.2.31	パイプ周期コントロールレジスタ (PIPEPERI)	1013
31.2.32	パイプ n コントロールレジスタ (PIPE _n CTR) (n = 1 ~ 9)	1014
31.2.33	パイプ n トランザクションカウンタイネーブルレジスタ (PIPE _n TRE) (n = 1 ~ 5)	1021
31.2.34	パイプ n トランザクションカウンタレジスタ (PIPE _n TRN) (n = 1 ~ 5)	1022
31.2.35	デバイスアドレス n コンフィグレーションレジスタ (DEVADD _n) (n = 0 ~ 5) ..	1023
31.2.36	PHY クロスポイント調整レジスタ (PHYSLEW)	1024
31.2.37	ディープソフトウェアスタンバイ USB トランシーバコントロール/ 端子モニタレジスタ (DPUSR0R)	1024
31.2.38	ディープソフトウェアスタンバイ USB サスペンド/ レジューム割り込みレジスタ (DPUSR1R)	1026
31.3	動作説明	1028
31.3.1	システム制御	1028

31.3.1.1	USBFS レジスタのデータ設定	1028
31.3.1.2	コントローラ機能の選択	1028
31.3.1.3	抵抗による USB データバス制御	1028
31.3.1.4	外部接続回路例	1029
31.3.1.5	USB のサスペンド/レジューム割り込みによるディープソフトウェア スタンバイモードの解除	1033
31.3.2	割り込み	1037
31.3.3	割り込みの説明	1040
31.3.3.1	BRDY 割り込み	1040
31.3.3.2	NRDY 割り込み	1043
31.3.3.3	BEMP 割り込み	1045
31.3.3.4	デバイスステート遷移割り込み (デバイスコントローラモード時)	1047
31.3.3.5	コントロール転送ステージ遷移割り込み (デバイスコントローラモード時)	1048
31.3.3.6	フレーム番号更新割り込み	1049
31.3.3.7	VBUS 割り込み	1049
31.3.3.8	レジューム割り込み	1049
31.3.3.9	OVRCCR 割り込み	1049
31.3.3.10	BCHG 割り込み	1050
31.3.3.11	DTCH 割り込み	1050
31.3.3.12	SACK 割り込み	1050
31.3.3.13	SIGN 割り込み	1050
31.3.3.14	ATTCH 割り込み	1050
31.3.3.15	EOFERR 割り込み	1050
31.3.4	パイプコントロール	1051
31.3.4.1	パイプコントロールレジスタの切り替え手順	1052
31.3.4.2	転送タイプ	1052
31.3.4.3	エンドポイント番号	1052
31.3.4.4	最大パケットサイズ設定	1053
31.3.4.5	トランザクションカウンタ (受信方向パイプ 1 ~ 5)	1053
31.3.4.6	応答 PID	1053
31.3.4.7	データ PID シーケンスビット	1054
31.3.4.8	応答 PID = NAK 機能	1055
31.3.4.9	自動応答モード	1055
31.3.4.10	OUT-NAK モード	1055
31.3.4.11	Null 自動応答モード	1055
31.3.5	FIFO バッファ	1056
31.3.6	FIFO バッファクリア	1057
31.3.7	FIFO ポートの機能	1057
31.3.8	DMA 転送 (D0FIFO/D1FIFO ポート)	1058
31.3.9	DCP を使用したコントロール転送	1059
31.3.9.1	ホストコントローラモードでのコントロール転送	1059

31.3.9.2	デバイスコントローラモードでのコントロール転送	1060
31.3.10	バルク転送 (パイプ 1 ~ 5)	1061
31.3.11	インタラプト転送 (パイプ 6 ~ 9)	1061
31.3.11.1	ホストコントローラモードでのインタラプト転送時の インターバルカウンタ	1061
31.3.12	アイソクロナス転送 (パイプ 1 ~ 2)	1062
31.3.12.1	アイソクロナス転送のエラー検出	1062
31.3.12.2	DATA-PID	1063
31.3.12.3	インターバルカウンタ	1064
31.3.13	SOF 補完機能	1069
31.3.14	パイプスケジュール	1070
31.3.14.1	トランザクション発行条件	1070
31.3.14.2	転送スケジュール	1070
31.3.14.3	USB 通信許可	1070
31.4	使用上の注意事項	1071
31.4.1	モジュールストップ状態の設定	1071
31.4.2	ソフトウェアスタンバイモード終了時の割り込みステータスレジスタの クリア	1071
31.4.3	ポート機能設定後の割り込みステータスレジスタのクリア	1071
32.	シリアルコミュニケーションインタフェース (SCI)	1072
32.1	概要	1072
32.2	レジスタの説明	1077
32.2.1	受信シフトレジスタ (RSR)	1077
32.2.2	受信データレジスタ (RDR)	1077
32.2.3	受信 9 ビットデータレジスタ (RDRHL)	1077
32.2.4	受信 FIFO データレジスタ H, L, HL (FRDRH, FRDRL, FRDRHL)	1078
32.2.5	送信データレジスタ (TDR)	1080
32.2.6	送信 9 ビットデータレジスタ (TDRHL)	1080
32.2.7	送信 FIFO データレジスタ H, L, HL (FTDRH, FTDRL, FTDRHL)	1081
32.2.8	送信シフトレジスタ (TSR)	1082
32.2.9	非スマートカードインタフェースモード用シリアルモードレジスタ (SMR) (SCMR.SMIF = 0)	1082
32.2.10	スマートカードインタフェースモード用シリアルモードレジスタ (SMR_SMCI) (SCMR.SMIF = 1)	1084
32.2.11	非スマートカードインタフェースモード用シリアルコントロールレジスタ (SCR) (SCMR.SMIF = 0)	1086
32.2.12	スマートカードインタフェースモード用シリアルコントロールレジスタ (SCR_SMCI) (SCMR.SMIF = 1)	1088
32.2.13	非スマートカードインタフェースおよび非 FIFO モード用シリアルステータス レジスタ (SSR) (SCMR.SMIF = 0 および FCR.FM = 0)	1090
32.2.14	非スマートカードインタフェースおよび FIFO モード用シリアルステータス レジスタ (SSR_FIFO) (SCMR.SMIF = 0 および FCR.FM = 1)	1093
32.2.15	スマートカードインタフェースモード用シリアルステータスレジスタ (SSR_SMCI) (SCMR.SMIF = 1)	1096

32.2.16	スマートカードモードレジスタ (SCMR)	1099
32.2.17	ビットレートレジスタ (BRR)	1101
32.2.18	モジュレーションデューティレジスタ (MDDR)	1111
32.2.19	シリアル拡張モードレジスタ (SEMR)	1114
32.2.20	ノイズフィルタ設定レジスタ (SNFR)	1116
32.2.21	IIC モードレジスタ 1 (SIMR1)	1117
32.2.22	IIC モードレジスタ 2 (SIMR2)	1118
32.2.23	IIC モードレジスタ 3 (SIMR3)	1119
32.2.24	IIC ステータスレジスタ (SISR)	1121
32.2.25	SPI モードレジスタ (SPMR)	1122
32.2.26	FIFO コントロールレジスタ (FCR)	1124
32.2.27	FIFO データ数レジスタ (FDR)	1126
32.2.28	ラインステータスレジスタ (LSR)	1127
32.2.29	コンペアマッチデータレジスタ (CDR)	1128
32.2.30	データコンペアマッチコントロールレジスタ (DCCR)	1129
32.2.31	シリアルポートレジスタ (SPTR)	1131
32.3	調歩同期式モードの動作	1132
32.3.1	シリアル転送フォーマット	1133
32.3.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	1135
32.3.3	クロック	1136
32.3.4	倍速動作とビットレートの 6 倍の周波数	1136
32.3.5	CTS、RTS 機能	1136
32.3.6	アドレス一致 (受信データ一致) 検出機能	1137
32.3.7	SCI の初期化 (調歩同期式モード)	1140
32.3.8	シリアルデータの送信 (調歩同期式モード)	1142
32.3.9	シリアルデータの受信 (調歩同期式モード)	1148
32.4	マルチプロセッサ通信機能	1155
32.4.1	マルチプロセッサシリアルデータ送信	1157
32.4.2	マルチプロセッサシリアルデータ受信	1160
32.5	クロック同期式モードの動作	1165
32.5.1	クロック	1165
32.5.2	CTS、RTS 機能	1166
32.5.3	SCI の初期化 (クロック同期式モード)	1167
32.5.4	シリアルデータの送信 (クロック同期式モード)	1169
32.5.5	シリアルデータの受信 (クロック同期式モード)	1174
32.5.6	シリアルデータの同時送受信動作 (クロック同期式モード)	1179
32.6	スマートカードインタフェースモードの動作	1183
32.6.1	接続例	1183
32.6.2	データフォーマット (ブロック転送モード時を除く)	1184
32.6.3	ブロック転送モード	1185
32.6.4	受信データのサンプリングタイミングと受信マージン	1186

32.6.5	SCI の初期化	1187
32.6.6	シリアルデータの送信（ブロック転送モード時を除く）	1189
32.6.7	シリアルデータの受信（ブロック転送モード時を除く）	1192
32.6.8	クロック出力制御	1194
32.7	簡易 IIC モードの動作	1195
32.7.1	開始条件、再開条件、停止条件の生成	1196
32.7.2	クロック同期化	1197
32.7.3	SDA 出力遅延	1198
32.7.4	SCI の初期化（簡易 IIC モード）	1199
32.7.5	マスタ送信動作（簡易 IIC モード）	1200
32.7.6	マスタ受信動作（簡易 IIC モード）	1202
32.8	簡易 SPI モードの動作	1204
32.8.1	マスタモード、スレーブモードと各端子の状態	1205
32.8.2	マスタモード時の SS 機能	1205
32.8.3	スレーブモード時の SS 機能	1205
32.8.4	クロックと送受信データの関係	1206
32.8.5	SCI の初期化（簡易 SPI モード）	1206
32.8.6	シリアルデータの送受信（簡易 SPI モード）	1207
32.9	ビットレートモジュレーション機能	1207
32.10	割り込み要因	1208
32.10.1	SCIn_TXI および SCIn_RXI 割り込みのバッファ動作（非 FIFO 選択時）	1208
32.10.2	SCIn_TXI および SCIn_RXI 割り込みのバッファ動作（FIFO 選択時）	1208
32.10.3	調歩同期式モード、クロック同期式モード、および簡易 SPI モードにおける 割り込み	1208
32.10.4	スマートカードインタフェースモードにおける割り込み	1210
32.10.5	簡易 IIC モードにおける割り込み	1211
32.11	イベントリンク機能	1212
32.12	アドレス不一致イベント出力（SCI0_DCUF）	1213
32.13	ノイズ除去機能	1213
32.14	使用上の注意事項	1215
32.14.1	モジュールストップ機能の設定	1215
32.14.2	低消費電力状態での SCI の動作について	1215
32.14.3	ブレークの検出と処理について	1220
32.14.4	マーク状態とブレークの送付	1220
32.14.5	受信エラーフラグと送信動作（クロック同期式モードおよび簡易 SPI モード）	1220
32.14.6	クロック同期送信に関する制限事項（クロック同期式モードおよび 簡易 SPI モード）	1221
32.14.7	DMAC または DTC 使用時の制限事項	1223
32.14.8	通信の開始に関する注意事項	1223
32.14.9	クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力	1223
32.14.10	簡易 SPI モードでの制限事項	1224

33.	IrDA インタフェース	1225
33.1	概要	1225
33.2	レジスタの説明	1226
33.2.1	IrDA コントロールレジスタ (IRCR)	1226
33.3	動作説明	1227
33.3.1	IrDA インタフェースの設定手順	1227
33.3.2	送信	1227
33.3.3	受信	1227
33.4	使用上の注意事項	1228
33.4.1	モジュールストップ機能の設定	1228
33.4.2	調歩同期式モードにおける SCI1 の基準クロック	1228
34.	I ² C バスインタフェース (IIC)	1229
34.1	概要	1229
34.2	レジスタの説明	1232
34.2.1	I ² C バスコントロールレジスタ 1 (ICCR1)	1232
34.2.2	I ² C バスコントロールレジスタ 2 (ICCR2)	1235
34.2.3	I ² C バスモードレジスタ 1 (ICMR1)	1239
34.2.4	I ² C バスモードレジスタ 2 (ICMR2)	1240
34.2.5	I ² C バスモードレジスタ 3 (ICMR3)	1242
34.2.6	I ² C バスファンクションイネーブルレジスタ (ICFER)	1244
34.2.7	I ² C バスステータスイネーブルレジスタ (ICSER)	1246
34.2.8	I ² C バス割り込みイネーブルレジスタ (ICIER)	1248
34.2.9	I ² C バスステータスレジスタ 1 (ICSR1)	1250
34.2.10	I ² C バスステータスレジスタ 2 (ICSR2)	1253
34.2.11	I ² C バスウェイクアップユニットレジスタ (ICWUR)	1257
34.2.12	I ² C バスウェイクアップユニットレジスタ 2 (ICWUR2)	1258
34.2.13	スレーブアドレスレジスタ Ly (SARLy) (y = 0 ~ 2)	1259
34.2.14	スレーブアドレスレジスタ Uy (SARUy) (y = 0 ~ 2)	1260
34.2.15	I ² C バスビットレート Low レジスタ (ICBRL)	1261
34.2.16	I ² C バスビットレート High レジスタ (ICBRH)	1262
34.2.17	I ² C バス送信データレジスタ (ICDRT)	1264
34.2.18	I ² C バス受信データレジスタ (ICDRR)	1264
34.2.19	I ² C バスシフトレジスタ (ICDRS)	1264
34.3	動作説明	1265
34.3.1	通信データフォーマット	1265
34.3.2	初期設定	1266
34.3.3	マスタ送信動作	1267
34.3.4	マスタ受信動作	1271
34.3.5	スレーブ送信動作	1276
34.3.6	スレーブ受信動作	1279
34.4	SCL 同期回路	1281

34.5	SDA 出力遅延機能	1282
34.6	デジタルノイズフィルタ回路	1283
34.7	アドレス一致検出機能	1284
34.7.1	スレーブアドレス一致検出機能	1284
34.7.2	ジェネラルコールアドレス検出機能	1286
34.7.3	デバイス ID アドレス検出機能	1286
34.7.4	ホストアドレス検出機能	1288
34.8	ウェイクアップ機能	1289
34.8.1	ノーマルウェイクアップモード 1	1290
34.8.2	ノーマルウェイクアップモード 2	1293
34.8.3	コマンドリカバリモードと EEP 応答モード (特殊ウェイクアップモード)	1296
34.8.4	WFI コマンドの実行に関する注意事項	1299
34.9	SCL の自動 Low ホールド機能	1300
34.9.1	送信データの誤送信防止機能	1300
34.9.2	NACK 受信転送中断機能	1301
34.9.3	受信データ取りこぼし防止機能	1302
34.10	アービトレーションロスト検出機能	1304
34.10.1	マスタアービトレーションロスト検出機能 (MALE ビット)	1304
34.10.2	NACK 送信中のアービトレーションロスト検出機能 (NALE ビット)	1306
34.10.3	スレーブアービトレーションロスト検出機能 (SALE ビット)	1307
34.11	スタートコンディション、リスタートコンディション、 ストップコンディション発行機能	1308
34.11.1	スタートコンディション発行動作	1308
34.11.2	リスタートコンディション発行動作	1308
34.11.3	ストップコンディション発行動作	1311
34.12	バスハングアップ	1312
34.12.1	タイムアウト検出機能	1312
34.12.2	SCL クロック追加出力機能	1314
34.12.3	IIC リセット、内部リセット	1315
34.13	SMBus 動作	1316
34.13.1	SMBus タイムアウト測定	1316
34.13.2	パケットエラーコード (PEC)	1317
34.13.3	SMBus ホスト通知プロトコル (Notify ARP Master コマンド)	1317
34.14	割り込み要因	1318
34.14.1	IICn_TXI 割り込みおよび IICn_RXI 割り込みのバッファ動作	1318
34.15	各コンディション発行時のレジスタの状態	1319
34.16	イベントリンクコントローラ (ELC) への出力	1320
34.16.1	割り込み処理とイベントリンク機能	1320
34.17	使用上の注意事項	1320
34.17.1	モジュールストップ機能の設定	1320
34.17.2	割り込み発生後の転送開始	1320

35.	CAN (Controller Area Network) モジュール	1321
35.1	概要	1321
35.2	レジスタの説明	1324
35.2.1	コントロールレジスタ (CTRL)	1324
35.2.2	ビットコンフィグレーションレジスタ (BCR)	1327
35.2.3	マスクレジスタ k (MKRk) (k = 0 ~ 7)	1329
35.2.4	FIFO 受信 ID 比較レジスタ 0、1 (FIDCR0、FIDCR1)	1330
35.2.5	マスク無効レジスタ (MKIVLR)	1332
35.2.6	メールボックスレジスタ j (MBj_ID、MBj_DL、MBj_Dm、MBj_TS) (j = 0 ~ 31; m = 0 ~ 7)	1333
35.2.7	メールボックス割り込みイネーブルレジスタ (MIER)	1338
35.2.8	FIFO メールボックスモード用メールボックス割り込みイネーブルレジスタ (MIER_FIFO)	1339
35.2.9	送信用メッセージコントロールレジスタ (MCTL_TXj) (j = 0 ~ 31)	1340
35.2.10	受信用メッセージコントロールレジスタ (MCTL_RXj) (j = 0 ~ 31)	1343
35.2.11	受信 FIFO コントロールレジスタ (RFCCR)	1345
35.2.12	受信 FIFO ポインタコントロールレジスタ (RFPCR)	1347
35.2.13	送信 FIFO コントロールレジスタ (TFCCR)	1348
35.2.14	送信 FIFO ポインタコントロールレジスタ (TFPCR)	1350
35.2.15	ステータスレジスタ (STR)	1351
35.2.16	メールボックスサーチモードレジスタ (MSMR)	1353
35.2.17	メールボックスサーチステータスレジスタ (MSSR)	1354
35.2.18	チャンネルサーチサポートレジスタ (CSSR)	1355
35.2.19	アクセプタンスフィルタサポートレジスタ (AFSR)	1356
35.2.20	エラー割り込みイネーブルレジスタ (EIER)	1357
35.2.21	エラー割り込み要因判定レジスタ (EIFR)	1359
35.2.22	受信エラーカウントレジスタ (RECR)	1361
35.2.23	送信エラーカウントレジスタ (TECR)	1361
35.2.24	エラーコード格納レジスタ (ECSR)	1362
35.2.25	タイムスタンプレジスタ (TSR)	1364
35.2.26	テストコントロールレジスタ (TCR)	1365
35.3	動作モード	1367
35.3.1	CAN リセットモード	1368
35.3.2	CAN halt モード	1369
35.3.3	CAN スリープモード	1370
35.3.4	CAN オペレーションモード (バスオフ状態以外)	1370
35.3.5	CAN オペレーションモード (バスオフ状態)	1371
35.4	データ転送レートの設定	1372
35.4.1	クロックの設定	1372
35.4.2	ビットタイミングの設定	1372
35.4.3	データ転送レート	1373
35.5	メールボックスとマスクレジスタの構成	1374

35.6	アクセプタンスフィルタ機能とマスク機能	1376
35.7	受信／送信	1379
35.7.1	受信	1380
35.7.2	送信	1382
35.8	割り込み	1383
35.9	使用上の注意事項	1384
35.9.1	モジュールストップ機能の設定	1384
35.9.2	動作クロックの設定	1384
36.	シリアルペリフェラルインタフェース (SPI)	1385
36.1	概要	1385
36.2	レジスタの説明	1389
36.2.1	SPI コントロールレジスタ (SPCR)	1389
36.2.2	SPI スレーブ選択極性レジスタ (SSLP)	1391
36.2.3	SPI 端子コントロールレジスタ (SPPCR)	1392
36.2.4	SPI ステータスレジスタ (SPSR)	1393
36.2.5	SPI データレジスタ (SPDR/SPDR_HA)	1396
36.2.6	SPI シーケンスコントロールレジスタ (SPSCR)	1399
36.2.7	SPI シーケンスステータスレジスタ (SPSSR)	1400
36.2.8	SPI ビットレートレジスタ (SPBR)	1401
36.2.9	SPI データコントロールレジスタ (SPDCR)	1402
36.2.10	SPI クロック遅延レジスタ (SPCKD)	1404
36.2.11	SPI スレーブ選択ネゲート遅延レジスタ (SSLND)	1405
36.2.12	SPI 次アクセス遅延レジスタ (SPND)	1406
36.2.13	SPI コントロールレジスタ 2 (SPCR2)	1407
36.2.14	SPI コマンドレジスタ 0 ~ 7 (SPCMD0 ~ SPCMD7)	1409
36.2.15	SPI データコントロールレジスタ 2 (SPDCR2)	1412
36.3	動作説明	1413
36.3.1	SPI 動作の概要	1413
36.3.2	SPI 端子の制御	1414
36.3.3	SPI システム構成例	1415
36.3.3.1	シングルマスタおよびシングルスレーブ (MCU はマスタ)	1415
36.3.3.2	シングルマスタおよびシングルスレーブ (MCU はスレーブ)	1416
36.3.3.3	シングルマスタおよびマルチスレーブ (MCU はマスタ)	1417
36.3.3.4	シングルマスタおよびマルチスレーブ (MCU はスレーブ)	1418
36.3.3.5	マルチマスタおよびマルチスレーブ (MCU はマスタ)	1419
36.3.3.6	クロック同期式モードでのマスタ／スレーブ (MCU をマスタとして使用)	1420
36.3.3.7	クロック同期式モードでのマスタ／スレーブ (MCU をスレーブとして使用)	1420
36.3.4	データフォーマット	1421
36.3.4.1	パリティ機能無効時 (SPCR2.SPPE = 0) の動作	1422
36.3.4.2	パリティ機能有効時 (SPCR2.SPPE = 1) の動作	1426

36.3.5	転送フォーマット	1430
36.3.5.1	CPHA ビット = 0 の場合の転送フォーマット	1430
36.3.5.2	CPHA ビット = 1 の場合	1431
36.3.6	データ転送モード	1432
36.3.6.1	全二重同期式シリアル通信 (SPCR.TXMD = 0)	1432
36.3.6.2	送信のみ動作 (SPCR.TXMD = 1)	1433
36.3.7	送信バッファエンプティ/受信バッファフル割り込み	1434
36.3.8	エラー検出	1436
36.3.8.1	オーバーランエラー	1437
36.3.8.2	パリティエラー	1439
36.3.8.3	モードフォルトエラー	1440
36.3.8.4	アンダーランエラー	1440
36.3.9	SPI の初期化	1441
36.3.9.1	SPE ビットのクリアによる初期化	1441
36.3.9.2	システムリセット	1441
36.3.10	SPI 動作	1442
36.3.10.1	マスタモード動作	1442
36.3.10.2	スレーブモード動作	1452
36.3.11	クロック同期式動作	1457
36.3.11.1	マスタモード動作	1457
36.3.11.2	スレーブモード動作	1461
36.3.12	ループバックモード	1463
36.3.13	パリティビット機能の自己診断	1464
36.3.14	割り込み要因	1465
36.4	イベントリンクコントローラ (ELC) への出力	1466
36.4.1	受信バッファフルイベント出力	1466
36.4.2	送信バッファエンプティイベント出力	1466
36.4.3	モードフォルト/アンダーラン/オーバーラン/パリティエラーイベント出力 ...	1466
36.4.4	SPI アイドルイベント出力	1467
36.4.5	送信完了イベント出力	1467
36.5	使用上の注意事項	1468
36.5.1	モジュールストップ機能の設定	1468
36.5.2	低消費電力機能に関する制約	1468
36.5.3	転送の開始に関する制限	1468
36.5.4	モードフォルト/アンダーラン/オーバーラン/パリティエラーイベント 出力に関する制限	1468
36.5.5	SPRF および SPTEF フラグに関する制限	1468
37.	クワッドシリアルペリフェラルインタフェース (QSPI)	1469
37.1	概要	1469
37.2	レジスタの説明	1471
37.2.1	転送モードコントロールレジスタ (SFMSMD)	1471

37.2.2	チップ選択コントロールレジスタ (SFMSSC)	1472
37.2.3	クロックコントロールレジスタ (SFMSKC)	1473
37.2.4	ステータスレジスタ (SFMSST)	1474
37.2.5	通信ポートレジスタ (SFMCOM)	1475
37.2.6	通信モードコントロールレジスタ (SFMCMD)	1475
37.2.7	通信ステータスレジスタ (SFMCST)	1476
37.2.8	命令コードレジスタ (SFMSIC)	1476
37.2.9	アドレスモードコントロールレジスタ (SFMSAC)	1477
37.2.10	ダミーサイクルコントロールレジスタ (SFMSDC)	1478
37.2.11	SPI プロトコルコントロールレジスタ (SFMSPC)	1479
37.2.12	ポートコントロールレジスタ (SFMPMD)	1479
37.2.13	外部 QSPI アドレスレジスタ (SFMCNT1)	1480
37.3	メモリマップ	1481
37.3.1	内部バス空間	1481
37.3.2	SPI 空間と SPI バスのアドレス幅	1482
37.4	SPI バス	1483
37.4.1	SPI プロトコル	1483
37.4.2	SPI モード	1485
37.5	SPI バスタイミング補正	1486
37.5.1	SPI バス基準周期	1486
37.5.2	QSPCLK 信号デューティ比	1487
37.5.3	QSSL 信号の最小 High レベル幅	1487
37.5.4	QSSL 信号セットアップ時間	1488
37.5.5	QSSL 信号ホールド時間	1488
37.5.6	シリアルデータ出力許可のホールド時間	1489
37.5.7	シリアルデータ出力のセットアップ時間	1489
37.5.8	シリアルデータ出力のホールド時間	1490
37.6	フラッシュアクセスに使用される SPI 命令セット	1491
37.6.1	自動生成される SPI 命令	1491
37.6.2	標準リード命令	1492
37.6.3	ファストリード命令	1493
37.6.4	ファストリード Dual 出力命令	1494
37.6.5	ファストリード Dual I/O 命令	1495
37.6.6	ファストリード Quad 出力命令	1496
37.6.7	ファストリード Quad I/O 命令	1497
37.6.8	4 バイトモード遷移命令	1498
37.6.9	4 バイトモード解除命令	1498
37.6.10	ライトイネーブル命令	1499
37.7	SPI バスサイクル配置	1500
37.7.1	個々の変換に基づくフラッシュリード	1500
37.7.2	プリフェッチ機能を使用したフラッシュリード	1500

37.7.3	プリフェッチの停止	1501
37.7.4	プリフェッチ先の直接指定	1501
37.7.5	プリフェッチ状態ポーリング	1501
37.7.6	SPI バスサイクル拡張機能を使用したフラッシュリード	1502
37.8	XIP 制御	1503
37.8.1	XIP モードの選択	1503
37.8.2	XIP モードの解除	1503
37.9	QIO2 端子、QIO3 端子の状態	1504
37.10	直接通信モード	1505
37.10.1	直接通信	1505
37.10.2	直接通信モードの使用	1505
37.10.3	直接通信時の SPI バスサイクルの発生	1505
37.11	動作説明	1508
37.11.1	複数のコントロールレジスタの設定変更手順	1508
37.12	割り込み	1508
37.13	使用上の注意事項	1508
37.13.1	モジュールストップ機能の設定	1508
38.	巡回冗長検査 (CRC) 演算器	1509
38.1	概要	1509
38.2	レジスタの説明	1510
38.2.1	CRC コントロールレジスタ 0 (CRCCR0)	1510
38.2.2	CRC コントロールレジスタ 1 (CRCCR1)	1511
38.2.3	CRC データ入力レジスタ (CRCDIR/CRCDIR_BY)	1511
38.2.4	CRC データ出力レジスタ (CRCDOR/CRCDOR_HA/CRCDOR_BY)	1512
38.2.5	スヌープアドレスレジスタ (CRCSAR)	1513
38.3	動作説明	1514
38.3.1	基本動作	1514
38.3.2	CRC スヌープ	1518
38.4	使用上の注意事項	1519
38.4.1	モジュールストップ機能の設定	1519
38.4.2	送信時の注意事項	1519
39.	拡張シリアルサウンドインタフェース (SSIE)	1520
39.1	概要	1520
39.2	特徴	1520
39.3	ブロック図	1522
39.4	レジスタの説明	1525
39.4.1	コントロールレジスタ (SSICR)	1525
39.4.2	ステータスレジスタ (SSISR)	1536
39.4.3	FIFO コントロールレジスタ (SSIFCR)	1547
39.4.4	FIFO ステータスレジスタ (SSIFSR)	1554
39.4.5	送信 FIFO データレジスタ (SSIFTDR)	1557

39.4.6	受信 FIFO データレジスタ (SSIFRDR)	1559
39.4.7	オーディオフォーマットレジスタ (SSIOFR)	1561
39.4.8	ステータスコントロールレジスタ (SSISCR)	1565
39.5	通信フォーマット	1566
39.5.1	I ² S フォーマット	1567
39.5.2	モノラルフォーマット	1568
39.5.2.1	ショートフレーム	1568
39.5.2.2	ロングフレーム	1569
39.5.3	TDM フォーマット	1569
39.6	通信モード	1571
39.6.1	スレーブモード通信	1571
39.6.2	マスタモード通信	1571
39.6.3	送信	1572
39.6.4	受信	1572
39.6.5	送信および受信	1572
39.7	動作説明	1573
39.7.1	アイドル状態	1573
39.7.2	通信状態	1576
39.7.2.1	データ通信状態	1577
39.7.2.2	パディング通信	1579
39.8	通信動作	1580
39.8.1	通信開始	1580
39.8.2	送信	1582
39.8.3	受信	1583
39.8.4	送信および受信	1583
39.8.5	通信停止	1583
39.8.6	エラー処理	1585
39.8.7	通信再開	1586
39.9	割り込み	1587
39.9.1	SSIE _n _SSIF 割り込み	1587
39.9.2	SSIE ₀ _SSITXI 割り込み (全二重通信)	1588
39.9.3	SSIE ₀ _SSIRXI 割り込み	1588
39.10	ソフトウェアリセット	1589
39.10.1	ソフトウェアリセット手順	1589
39.11	注意事項	1591
39.11.1	スレーブモード通信の注意事項	1591
39.11.1.1	SSIBCK 制御	1591
39.11.1.2	SSILRCK/SSIFS 端子	1591
39.11.2	マスタモード通信の注意事項	1591
39.11.2.1	AUCKE 制御	1591
39.11.2.2	LRCONT 制御	1591

39.11.2.3	BCKASTP 制御	1591
39.11.3	通信フローの注意事項	1591
39.11.3.1	エラー割り込み発生	1591
39.11.3.2	送信データエンプティ割り込み	1592
39.11.3.3	受信データフル割り込み	1592
39.11.3.4	転送モードの切り替え	1592
39.11.3.5	SSIE 停止後の通信再開	1592
39.11.4	書き込みアクセス制限	1593
39.11.4.1	SSICR レジスタ	1593
39.11.4.2	SSISR レジスタ	1593
39.11.4.3	通信状態	1593
40.	サンプリングレートコンバータ (SRC)	1595
40.1	概要	1595
40.2	レジスタの説明	1596
40.2.1	入力データレジスタ (SRCID)	1596
40.2.2	出力データレジスタ (SRCOD)	1597
40.2.3	入力データコントロールレジスタ (SRCIDCTRL)	1598
40.2.4	出力データコントロールレジスタ (SRCODCTRL)	1599
40.2.5	コントロールレジスタ (SRCCTRL)	1600
40.2.6	ステータスレジスタ (SRCSTAT)	1603
40.2.7	フィルタ係数テーブル n (SRCFCTRn) (n = 0 ~ 5551)	1606
40.3	動作説明	1607
40.3.1	初期設定	1607
40.3.2	データ入力	1608
40.3.3	データ出力	1609
40.4	割り込み	1611
40.5	使用上の注意事項	1612
40.5.1	レジスタアクセス時の注意	1612
40.5.2	フラッシュ処理に関する注意	1612
40.5.3	DMAC/DTC 転送時の注意	1612
40.5.4	SRC 動作時の注意	1612
40.5.5	モジュールストップ機能の設定	1612
41.	SD/MMC ホストインタフェース (SDHI)	1613
41.1	概要	1613
41.2	レジスタの説明	1615
41.2.1	コマンドタイプレジスタ (SD_CMD)	1615
41.2.2	SD コマンドアークギュメントレジスタ (SD_ARG)	1616
41.2.3	SD コマンドアークギュメントレジスタ 1 (SD_ARG1)	1616
41.2.4	データストップレジスタ (SD_STOP)	1617
41.2.5	ブロックカウントレジスタ (SD_SECCNT)	1618
41.2.6	SD カードレスポンスレジスタ 10 (SD_RSP10)、	

	SD カードレスポンスレジスタ 32 (SD_RSP32)、 SD カードレスポンスレジスタ 54 (SD_RSP54)	1618
41.2.7	SD カードレスポンスレジスタ 1 (SD_RSP1)、 SD カードレスポンスレジスタ 3 (SD_RSP3)、 SD カードレスポンスレジスタ 5 (SD_RSP5)	1619
41.2.8	SD カードレスポンスレジスタ 76 (SD_RSP76)	1619
41.2.9	SD カードレスポンスレジスタ 7 (SD_RSP7)	1620
41.2.10	SD カード割り込みフラグレジスタ 1 (SD_INFO1)	1621
41.2.11	SD カード割り込みフラグレジスタ 2 (SD_INFO2)	1624
41.2.12	SD INFO1 割り込みマスクレジスタ (SD_INFO1_MASK)	1629
41.2.13	SD INFO2 割り込みマスクレジスタ (SD_INFO2_MASK)	1630
41.2.14	SD クロックコントロールレジスタ (SD_CLK_CTRL)	1631
41.2.15	転送データ長レジスタ (SD_SIZE)	1632
41.2.16	SD カードアクセスコントロールオプションレジスタ (SD_OPTION)	1633
41.2.17	SD エラーステータスレジスタ 1 (SD_ERR_STS1)	1634
41.2.18	SD エラーステータスレジスタ 2 (SD_ERR_STS2)	1635
41.2.19	SD バッファレジスタ (SD_BUF0)	1636
41.2.20	SDIO モードコントロールレジスタ (SDIO_MODE)	1637
41.2.21	SDIO 割り込みフラグレジスタ (SDIO_INFO1)	1639
41.2.22	SD INFO1 割り込みマスクレジスタ (SDIO_INFO1_MASK)	1641
41.2.23	DMA モードイネーブルレジスタ (SD_DMAEN)	1642
41.2.24	ソフトウェアリセットレジスタ (SOFT_RST)	1643
41.2.25	SD インタフェースモード設定レジスタ (SDIF_MODE)	1644
41.2.26	スワップコントロールレジスタ (EXT_SWAP)	1645
41.3	動作説明	1646
41.3.1	SD/MMC インタフェース	1646
41.3.2	カード検出／ライトプロテクト	1648
41.3.2.1	カード検出	1648
41.3.2.2	ライトプロテクト	1649
41.3.3	割り込み要求と DMA 転送要求	1649
41.3.3.1	割り込み	1649
41.3.3.2	DMA 転送要求 (SDHI_MMCn_ODMSDBREQ、n = 0 ~ 1)	1650
41.3.4	通信エラーとタイムアウト	1651
41.3.5	データ転送を行わないコマンド (SD/MMC)	1653
41.3.5.1	データ転送を行わないコマンドの動作	1654
41.3.6	シングルブロックリード (SD/MMC)	1655
41.3.6.1	シングルブロックリード動作	1656
41.3.7	シングルブロックライト (SD/MMC)	1657
41.3.7.1	シングルブロックライト動作	1658
41.3.8	マルチブロックリード (SD/MMC)	1659
41.3.8.1	マルチブロックリード動作	1660
41.3.9	マルチブロックライト (内蔵タイマによる SD/MMC)	1661

41.3.9.1	内蔵タイマによるマルチブロックライト動作	1662
41.3.10	マルチブロックライト（外付けタイマによる MMC）	1663
41.3.10.1	外付けタイマによるマルチブロックライト動作	1664
41.3.11	IO_RW_DIRECT コマンド（SD : CMD52）	1665
41.3.12	IO_RW_EXTENDED コマンド（SD : CMD53 / マルチブロックリード）	1666
41.3.13	IO_RW_EXTENDED コマンド（SD : CMD53 / マルチブロックライト）	1668
41.3.14	DMA 転送（SD/MMC）	1670
41.3.14.1	SD_BUF DMA 転送	1670
41.3.15	SD_CMD レジスタへの設定例	1672
41.4	使用上の注意事項	1675
41.4.1	SD_BUF0 不正書き込み（SD/MMC）	1675
41.4.2	マルチブロックリードのブロック数制限（SD）	1675
41.4.2.1	誤った読み出しのメカニズム	1675
41.4.3	SD/MMC クロック出力の自動制御（SD/MMC）	1676
41.4.4	マルチブロックライトの C52PUB 設定の制御（SD）	1676
41.4.5	SD_CLK_CTRL レジスタ設定時の注意（SD/MMC）	1676
41.4.6	仕様の制限	1676
41.4.7	マルチブロックリード時の STP ビット設定（SD/MMC）	1677
41.4.8	レジスタ設定時の注意	1677
42.	パラレルデータキャプチャユニット（PDC）	1678
42.1	概要	1678
42.2	レジスタの説明	1680
42.2.1	PDC コントロールレジスタ 0（PCCR0）	1680
42.2.2	PDC コントロールレジスタ 1（PCCR1）	1682
42.2.3	PDC ステータスレジスタ（PCSR）	1683
42.2.4	PDC 端子モニタレジスタ（PCMONR）	1686
42.2.5	PDC 受信データレジスタ（PCDR）	1687
42.2.6	垂直方向キャプチャレジスタ（VCR）	1688
42.2.7	水平方向キャプチャレジスタ（HCR）	1689
42.3	動作説明	1690
42.3.1	転送フォーマット	1690
42.3.2	転送タイミング	1691
42.3.3	VCR レジスタ、HCR レジスタの設定とキャプチャ範囲	1692
42.3.4	受信動作	1694
42.3.5	水平ブランキング期間中の動作	1695
42.3.6	フレームエンドでの継続受信動作	1695
42.3.7	エラー検出	1696
42.3.8	初期設定	1699
42.3.9	動作フロー	1700
42.3.10	割り込み要因	1702
42.3.11	リセット状況	1703

42.4	使用上の注意事項	1704
42.4.1	モジュールストップ機能の設定	1704
42.4.2	低消費電力機能の制限	1704
42.4.3	エラー割り込みの制限	1704
42.4.4	DTC 使用の制限	1704
42.4.5	DMAC 使用の制限	1704
43.	バウンダリスキャン	1705
43.1	概要	1705
43.2	レジスタの説明	1706
43.2.1	インストラクションレジスタ (JTIR)	1707
43.2.2	ID コードレジスタ (JTIDR)	1708
43.2.3	バイパスレジスタ (JTBPR)	1708
43.2.4	バウンダリスキャンレジスタ (JTBSR)	1708
43.3	動作説明	1709
43.3.1	TAP コントローラ	1709
43.3.2	コマンド	1710
43.4	使用上の注意事項	1711
44.	セキュア暗号エンジン (SCE7)	1712
44.1	概要	1712
44.2	動作説明	1714
44.2.1	暗号エンジン	1714
44.2.2	暗号化と復号	1715
44.3	使用上の注意事項	1715
44.3.1	ソフトウェアスタンバイモード	1715
44.3.2	モジュールストップ機能の設定	1715
45.	12 ビット A/D コンバータ (ADC12)	1716
45.1	概要	1716
45.2	レジスタの説明	1722
45.2.1	A/D データレジスタ y (ADDRy)、 A/D データ 2 重化レジスタ (ADDBLDR)、 A/D データ 2 重化レジスタ A (ADDBLDRA)、 A/D データ 2 重化レジスタ B (ADDBLDRB)、 A/D 温度センサデータレジスタ (ADTSDR)、 A/D 内部基準電圧データレジスタ (ADOCDR)	1722
45.2.2	A/D 自己診断データレジスタ (ADRD)	1726
45.2.3	A/D コントロールレジスタ (ADCSR)	1730
45.2.4	A/D チャネル選択レジスタ A0 (ADANSA0)	1734
45.2.5	A/D チャネル選択レジスタ A1 (ADANSA1)	1735
45.2.6	A/D チャネル選択レジスタ B0 (ADANSB0)	1736
45.2.7	A/D チャネル選択レジスタ B1 (ADANSB1)	1737
45.2.8	A/D 変換値加算/平均チャネル選択レジスタ 0 (ADADS0)	1738
45.2.9	A/D 変換値加算/平均チャネル選択レジスタ 1 (ADADS1)	1739
45.2.10	A/D 変換値加算/平均回数選択レジスタ (ADADC)	1740

45.2.11	A/D コントロール拡張レジスタ (ADCER)	1741
45.2.12	A/D 変換開始トリガ選択レジスタ (ADSTRGR)	1743
45.2.13	A/D 変換拡張入力コントロールレジスタ (ADEXICR)	1745
45.2.14	A/D サンプリングステートレジスタ n (ADSSTRn) (n = 00 ~ 07, L, T, O)	1747
45.2.15	A/D サンプル & ホールド回路コントロールレジスタ (ADSHCR)	1748
45.2.16	A/D サンプル & ホールド動作モード選択レジスタ (ADSHMSR)	1749
45.2.17	A/D 断線検出コントロールレジスタ (ADDISCR)	1750
45.2.18	A/D グループスキャン優先コントロールレジスタ (ADGSPCR)	1751
45.2.19	A/D コンペア機能コントロールレジスタ (ADCMPCR)	1752
45.2.20	A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 0 (ADCMPANSR0)	1754
45.2.21	A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 1 (ADCMPANSR1)	1755
45.2.22	A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ (ADCMPANSER)	1756
45.2.23	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0 (ADCMPLR0)	1757
45.2.24	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1 (ADCMPLR1)	1759
45.2.25	A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ (ADCMPLER) ..	1760
45.2.26	A/D コンペア機能ウィンドウ A 下側レベル設定レジスタ (ADCMPDR0)、 A/D コンペア機能ウィンドウ A 上側レベル設定レジスタ (ADCMPDR1)、 A/D コンペア機能ウィンドウ B 下側レベル設定レジスタ (ADWINLLB)、 A/D コンペア機能ウィンドウ B 上側レベル設定レジスタ (ADWINULB)	1761
45.2.27	A/D コンペア機能ウィンドウ A チャンネルステータスレジスタ 0 (ADCMPSR0) ...	1763
45.2.28	A/D コンペア機能ウィンドウ A チャンネルステータスレジスタ 1 (ADCMPSR1) ...	1764
45.2.29	A/D コンペア機能ウィンドウ A 拡張入力チャンネルステータスレジスタ (ADCMPSER)	1765
45.2.30	A/D コンペア機能ウィンドウ B チャンネル選択レジスタ (ADCMPBNSR)	1766
45.2.31	A/D コンペア機能ウィンドウ B ステータスレジスタ (ADCMPBSR)	1768
45.2.32	A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ (ADWINMON)	1769
45.3	動作説明	1771
45.3.1	スキャンの動作説明	1771
45.3.2	シングルスキャンモード	1772
45.3.2.1	基本動作 (チャンネル専用サンプル&ホールド回路なし)	1772
45.3.2.2	基本動作 (チャンネル専用サンプル&ホールドあり、 常時サンプリング無効)	1773
45.3.2.3	基本動作 (チャンネル専用サンプル&ホールド回路あり、 常時サンプリング有効)	1774
45.3.2.4	チャンネル選択と自己診断 (チャンネル専用サンプル&ホールド回路なし)	1775
45.3.2.5	チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、 常時サンプリング無効)	1776
45.3.2.6	チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、 常時サンプリング有効)	1777
45.3.2.7	温度センサ出力/内部基準電圧選択時の A/D 変換動作	1778
45.3.2.8	ダブルトリガモード時の A/D 変換	1779
45.3.2.9	ダブルトリガモード選択時の拡張動作	1780
45.3.3	連続スキャンモード	1782

45.3.3.1	基本動作（チャンネル専用サンプル&ホールド回路なし）	1782
45.3.3.2	基本動作（チャンネル専用サンプル&ホールドあり、 常時サンプリング無効）	1783
45.3.3.3	基本動作（チャンネル専用サンプル&ホールド回路あり、 常時サンプリング有効）	1784
45.3.3.4	チャンネル選択と自己診断（チャンネル専用サンプル&ホールド回路なし）	1786
45.3.3.5	チャンネル選択と自己診断（チャンネル専用サンプル&ホールドあり、 常時サンプリング無効）	1787
45.3.3.6	チャンネル選択と自己診断（チャンネル専用サンプル&ホールドあり、 常時サンプリング有効）	1788
45.3.3.7	温度センサ出力／内部基準電圧選択時の A/D 変換動作	1790
45.3.4	グループスキャンモード	1791
45.3.4.1	基本動作	1791
45.3.4.2	ダブルトリガモード選択時の A/D 変換動作	1792
45.3.4.3	グループ A 優先制御動作	1794
45.3.5	コンペア機能（ウィンドウ A、ウィンドウ B）	1805
45.3.5.1	コンペア機能	1805
45.3.5.2	コンペア機能のイベント出力	1807
45.3.5.3	コンペア機能の制限事項	1809
45.3.6	アナログ入力のサンプリング時間とスキャン変換時間	1809
45.3.7	A/D データレジスタの自動クリア機能の使用例	1812
45.3.8	A/D 変換値加算／平均モード	1812
45.3.9	断線検出アシスト機能	1813
45.3.10	非同期トリガによる A/D 変換の開始	1815
45.3.11	周辺モジュールからの同期トリガによる A/D 変換の開始	1815
45.4	割り込み要因と DTC/DMAC 転送要求	1816
45.4.1	割り込み要求	1816
45.5	イベントリンク機能	1818
45.5.1	ELC へのイベント出力	1818
45.5.2	ELC からのイベントによる ADC12 の動作	1818
45.6	使用上の注意事項	1819
45.6.1	データレジスタの読み出しに関する制限	1819
45.6.2	A/D 変換停止時の注意事項	1819
45.6.3	A/D 変換強制停止と再開時の動作タイミング	1820
45.6.4	スキャン終了割り込み処理の制限	1821
45.6.5	モジュールストップ機能の設定	1821
45.6.6	低消費電力状態への遷移に関する注意事項	1821
45.6.7	断線検出アシスト機能使用時の絶対精度誤差	1821
45.6.8	動作モードおよびステータスビット	1821
45.6.9	ボード設計に関する注意事項	1822
45.6.10	ノイズ対策時の制約	1822
45.6.11	ADC12 入力使用時のポート設定	1823

45.6.12	ADC12 (ユニット0 およびユニット1) と ACMPHS の関係	1823
46.	12 ビット D/A コンバータ (DAC12)	1824
46.1	概要	1824
46.2	レジスタの説明	1826
46.2.1	D/A データレジスタ m (DADRm) (m = 0, 1)	1826
46.2.2	D/A コントロールレジスタ (DACR)	1827
46.2.3	DADRm フォーマット選択レジスタ (DADPR)	1828
46.2.4	D/A A/D 同期スタートコントロールレジスタ (DAADSCR)	1829
46.2.5	D/A 出力アンプコントロールレジスタ (DAAMPCR)	1830
46.2.6	D/A アンプ安定ウェイトコントロールレジスタ (DAASWCR)	1831
46.2.7	D/A A/D 同期ユニット選択レジスタ (DAADUSR)	1832
46.3	動作説明	1833
46.3.1	D/A 変換と A/D 変換の干渉の低減	1834
46.4	イベントリンクの動作設定手順	1836
46.4.1	DA0 イベントリンクの動作設定手順	1836
46.4.2	DA1 イベントリンクの動作設定手順	1836
46.5	イベントリンク動作における注意事項	1836
46.6	使用上の注意事項	1837
46.6.1	モジュールストップ機能の設定	1837
46.6.2	モジュールストップ時の DAC12 の動作	1837
46.6.3	ソフトウェアスタンバイモード時の DAC12 の動作	1837
46.6.4	ディープソフトウェアスタンバイモードへの遷移に関する制約	1837
46.6.5	出力アンプ使用時の初期設定手順	1837
46.6.6	D/A 変換と A/D 変換の干渉低減有効時の制限事項	1838
47.	温度センサ (TSN)	1839
47.1	概要	1839
47.2	レジスタの説明	1840
47.2.1	温度センサコントロールレジスタ (TSCR)	1840
47.2.2	温度センサ補正データレジスタ (TSCDR)	1840
47.3	温度センサの使用方法	1841
47.3.1	使用前の準備	1841
47.3.2	温度センサの使用手順	1842
47.4	使用上の注意事項	1844
47.4.1	モジュールストップ機能の設定	1844
47.4.2	制限事項	1844
48.	高速アナログコンパレータ (ACMPHS)	1845
48.1	概要	1845
48.2	レジスタの説明	1847
48.2.1	コンパレータコントロールレジスタ (CMPCTL)	1847
48.2.2	コンパレータ入力選択レジスタ (CMPSEL0)	1848
48.2.3	コンパレータ基準電圧選択レジスタ (CMPSEL1)	1849

48.2.4	コンパレータ出力モニタレジスタ (CMPMON)	1849
48.2.5	コンパレータ出力コントロールレジスタ (CPIOC)	1850
48.3	動作説明	1851
48.4	ノイズフィルタ	1853
48.5	ACMPHS 割り込み	1854
48.6	イベントリンクコントローラ (ELC) への ACMPHS 出力	1854
48.7	ACMPHS 端子出力	1854
48.8	使用上の注意事項	1854
48.8.1	モジュールストップ機能の設定	1854
48.8.2	ADC12 との関係	1854
49.	静電容量式タッチセンシングユニット (CTSU)	1855
49.1	概要	1855
49.2	レジスタの説明	1857
49.2.1	CTSU コントロールレジスタ 0 (CTSUCR0)	1857
49.2.2	CTSU コントロールレジスタ 1 (CTSUCR1)	1859
49.2.3	CTSU 同期ノイズ低減設定レジスタ (CTSUSDPRS)	1860
49.2.4	CTSU センサ安定ウェイトコントロールレジスタ (CTSUSST)	1861
49.2.5	CTSU 計測チャンネルレジスタ 0 (CTSUMCH0)	1862
49.2.6	CTSU 計測チャンネルレジスタ 1 (CTSUMCH1)	1863
49.2.7	CTSU チャンネルイネーブルコントロールレジスタ 0 (CTSUCHAC0)	1864
49.2.8	CTSU チャンネルイネーブルコントロールレジスタ 1 (CTSUCHAC1)	1864
49.2.9	CTSU チャンネルイネーブルコントロールレジスタ 2 (CTSUCHAC2)	1865
49.2.10	CTSU チャンネル送受信コントロールレジスタ 0 (CTSUCHTRC0)	1865
49.2.11	CTSU チャンネル送受信コントロールレジスタ 1 (CTSUCHTRC1)	1866
49.2.12	CTSU チャンネル送受信コントロールレジスタ 2 (CTSUCHTRC2)	1866
49.2.13	CTSU 高域ノイズ低減コントロールレジスタ (CTSUDCLKC)	1867
49.2.14	CTSU ステータスレジスタ (CTSUST)	1868
49.2.15	CTSU 高域ノイズ低減スペクトラム拡散コントロールレジスタ (CTSUSSC)	1870
49.2.16	CTSU センサオフセットレジスタ 0 (CTSUSO0)	1871
49.2.17	CTSU センサオフセットレジスタ 1 (CTSUSO1)	1872
49.2.18	CTSU センサカウンタ (CTSUSC)	1873
49.2.19	CTSU リファレンスカウンタ (CTSURC)	1874
49.2.20	CTSU エラーステータスレジスタ (CTSUERRS)	1875
49.3	動作説明	1877
49.3.1	計測動作原理	1877
49.3.2	計測モード	1879
49.3.2.1	初期設定フロー	1880
49.3.2.2	ステータスカウンタ	1881
49.3.2.3	自己容量シングルスキャンモード動作	1882
49.3.2.4	自己容量マルチスキャンモードの動作	1884
49.3.2.5	相互容量フルスキャンモード動作	1886

49.3.3	複数モードに関わる共通事項	1890
49.3.3.1	センサ安定待ち時間と計測時間	1890
49.3.3.2	割り込み	1891
49.4	使用上の注意事項	1893
49.4.1	計測結果データ (CTSUSC カウンタ、CTSURC カウンタ)	1893
49.4.2	ソフトウェアトリガに対する制限事項	1893
49.4.3	外部トリガに対する制限事項	1893
49.4.4	強制終了に関する制限事項	1893
49.4.5	TSCAP 端子	1894
49.4.6	計測動作時 (CTSUCR0.CTSUSTRT ビット = 1) の制限事項	1894
50.	データ演算回路 (DOC)	1895
50.1	概要	1895
50.2	レジスタの説明	1896
50.2.1	DOC コントロールレジスタ (DOCR)	1896
50.2.2	DOC データインプットレジスタ (DODIR)	1897
50.2.3	DOC データ設定レジスタ (DODSR)	1897
50.3	動作説明	1898
50.3.1	データ比較モード	1898
50.3.2	データ加算モード	1898
50.3.3	データ減算モード	1899
50.4	イベントリンクコントローラ (ELC) への割り込み要求と出力	1900
50.5	使用上の注意事項	1900
50.5.1	モジュールストップ機能の設定	1900
51.	SRAM	1901
51.1	概要	1901
51.2	レジスタの説明	1902
51.2.1	SRAM パリティエラー検出後動作レジスタ (PARIOAD)	1902
51.2.2	SRAM プロテクトレジスタ (SRAMPRCR)	1902
51.2.3	SRAM ウェイトステートコントロールレジスタ (SRAMWTSC)	1903
51.2.4	ECC 動作モードコントロールレジスタ (ECCMODE)	1904
51.2.5	ECC 2 ビットエラーステータスレジスタ (ECC2STS)	1904
51.2.6	ECC 1 ビットエラー情報更新イネーブルレジスタ (ECC1STSEN)	1905
51.2.7	ECC 1 ビットエラーステータスレジスタ (ECC1STS)	1905
51.2.8	ECC プロテクトレジスタ (ECCPRCR)	1906
51.2.9	ECC プロテクトレジスタ 2 (ECCPRCR2)	1906
51.2.10	ECC テストコントロールレジスタ (ECCETST)	1907
51.2.11	SRAM ECC エラー検出後動作レジスタ (ECCOAD)	1907
51.3	動作説明	1908
51.3.1	低消費電力機能	1908
51.3.2	ECC 機能	1908
51.3.3	ECC エラー発生	1909

51.3.4	ECC デコーダのテスト方法	1910
51.3.5	パリティ計算機能	1911
51.3.6	SRAM エラー要因	1912
51.3.7	アクセスサイクル	1913
51.4	使用上の注意事項	1914
51.4.1	ウェイトステートの挿入	1914
51.4.2	SRAM 領域からの命令フェッチ	1914
51.4.3	SRAM のストアバッファ	1914
52.	スタンバイ SRAM	1915
52.1	概要	1915
52.2	動作説明	1916
52.2.1	データ保持	1916
52.2.2	低消費電力機能	1916
52.2.3	パリティ計算機能	1916
52.2.4	アクセスサイクル	1916
52.3	使用上の注意事項	1917
52.3.1	スタンバイ SRAM 領域からの命令フェッチ	1917
53.	フラッシュメモリ	1918
53.1	概要	1918
53.2	メモリ構成	1920
53.3	レジスタの説明	1921
53.3.1	フラッシュキャッシュイネーブルレジスタ (FCACHEE)	1921
53.3.2	フラッシュキャッシュインバリデートレジスタ (FCACHEIV)	1921
53.3.3	フラッシュウェイトサイクルレジスタ (FLWT)	1922
53.3.4	ファクトリ MCU インフォメーションフラッシュルートテーブル (FMIFRT)	1922
53.3.5	ユニーク ID レジスタ n (UIDRn) (n = 0 ~ 3)	1923
53.3.6	型名レジスタ n (PNRn) (n = 0 ~ 3)	1923
53.3.7	MCU バージョンレジスタ (MCUVER)	1924
53.4	フラッシュキャッシュ	1925
53.4.1	概要	1925
53.5	動作説明	1926
53.5.1	フラッシュキャッシュ使用における注意	1926
53.6	フラッシュメモリ関連の動作モード	1927
53.6.1	ID コードプロテクト	1927
53.7	機能概要	1929
53.7.1	構成領域ビットマップ	1931
53.7.2	スタートアップ領域選択	1932
53.7.3	アクセスウィンドウによるプロテクション	1933
53.8	プログラムコマンド	1936
53.9	サスペンド動作	1936
53.10	プロテクション機能	1936

53.11	シリアルプログラミングモード	1937
53.11.1	SCI ブートモード	1937
53.11.2	USB ブートモード	1938
53.12	シリアルプログラマを使用したプログラミング	1939
53.12.1	シリアルプログラミング	1939
53.12.2	プログラミング環境	1939
53.13	セルフプログラミングでの書き換え	1940
53.13.1	概要	1940
53.13.2	バックグラウンドオペレーション	1940
53.14	フラッシュメモリの読み出し	1941
53.14.1	コードフラッシュメモリの読み出し	1941
53.14.2	データフラッシュメモリの読み出し	1941
53.15	使用上の注意事項	1941
53.15.1	プログラム/イレースを中断した領域の読み出し	1941
53.15.2	追加の書き込みに関する制約	1941
53.15.3	プログラム/イレース中のリセット	1941
53.15.4	プログラム/イレース中の割り込み/例外ベクタの配置	1941
53.15.5	プログラム/イレース中の制約	1941
53.15.6	プログラム/イレース中の異常終了	1942
54.	内部電圧レギュレータ	1943
54.1	概要	1943
54.2	動作説明	1943
55.	電気的特性	1944
55.1	絶対最大定格	1945
55.2	DC 特性	1946
55.2.1	Tj/Ta の定義	1946
55.2.2	I/O V _{IH} , V _{IL}	1947
55.2.3	I/O I _{OH} , I _{OL}	1948
55.2.4	I/O V _{OH} , V _{OL} , その他の特性	1949
55.2.5	動作電流とスタンバイ電流	1950
55.2.6	VCC 立ち上がり/立ち下がり勾配とリップル周波数	1954
55.3	AC 特性	1955
55.3.1	周波数	1955
55.3.2	クロックタイミング	1956
55.3.3	リセットタイミング	1959
55.3.4	ウェイクアップタイミング	1960
55.3.5	NMI/IRQ ノイズフィルタ	1963
55.3.6	バスタイミング	1964
55.3.7	I/O ポート、POEG、GPT、AGT、KINT、ADC12 トリガタイミング	1974
55.3.8	PWM 遅延生成回路タイミング	1977
55.3.9	CAC タイミング	1977

55.3.10	SCI タイミング	1978
55.3.11	SPI タイミング	1983
55.3.12	QSPI タイミング	1988
55.3.13	IIC タイミング	1989
55.3.14	SSIE タイミング	1991
55.3.15	SD/MMC ホストインタフェースタイミング	1994
55.3.16	ETHERC タイミング	1995
55.3.17	PDC タイミング	1999
55.4	USB 特性	2001
55.4.1	USBFS タイミング	2001
55.5	ADC12 特性	2003
55.6	DAC12 特性	2007
55.7	TSN 特性	2007
55.8	OSC 停止検出特性	2008
55.9	POR/LVD 特性	2009
55.10	VBATT 特性	2012
55.11	CTSU 特性	2012
55.12	ACMPHS 特性	2012
55.13	フラッシュメモリ特性	2013
55.13.1	コードフラッシュメモリ特性	2013
55.13.2	データフラッシュメモリ特性	2015
55.14	バウンダリスキャン	2016
55.15	ジョイントテストアクショングループ (JTAG)	2018
55.16	シリアルワイヤデバッグ (SWD)	2019
55.17	エンベデッドトレスマクロインタフェース (ETM)	2020
付録 1.	各プロセスモードのポート状態	2021
付録 2.	外形寸法図	2026
付録 3.	I/O レジスタ	2029
3.1	周辺機能のベースアドレス	2029
3.2	アクセスサイクル	2032
3.3	レジスタの説明	2034
改訂記録	2064

トップ性能の120MHz Arm® Cortex®-M4コア、最大1MBのコードフラッシュメモリ、384KB SRAM、静電容量式タッチセンシングユニット、イーサネットMACコントローラ、USB2.0フルスピード、SDHI、クワッドシリアルペリフェラルインタフェース、セキュリティ&セーフティ機能、および高度なアナログ機能

特長

■ 浮動小数点ユニット(FPU)内蔵 Arm Cortex-M4 コア

- Armv7E-M アーキテクチャ (DSP 命令セット搭載)
- 最高動作周波数: 120MHz
- 4GB アドレス空間をサポート
- オンチップデバッグシステム: JTAG、SWD、および ETM
- バウンダリスキャンおよび Arm メモリプロテクションユニット (MPU)

■ メモリ

- 最大 1MB のコードフラッシュメモリ (40MHz ゼロウェイトステート)
- 32KB データフラッシュメモリ (最大 125000 回のイレース/ライトサイクル)
- 最大 384KB の SRAM
- フラッシュキャッシュ (FCACHE)
- メモリプロテクションユニット (MPU)
- メモリミラー機能 (MMF)
- 128 ビットの固有の ID

■ 接続性

- イーサネット MAC コントローラ (ETHERC)
- イーサネット DMA コントローラ (EDMAC)
- USB2.0 フルスピードモジュール (USBFS)
 - オンチップトランシーバ
- FIFO 内蔵シリアルコミュニケーションインタフェース (SCI) × 10
- シリアルペリフェラルインタフェース (SPI) × 2
- I²C バスインタフェース (IIC) × 3
- コントローラエリアネットワーク (CAN) × 2
- 拡張シリアルサウンドインタフェース (SSIE)
- SD/MMC ホストインタフェース (SDHI) × 2
- クワッドシリアルペリフェラルインタフェース (QSPI)
- IrDA インタフェース
- サンプリングレートコンバータ (SRC)
- 外部メモリ空間
 - 8 ビットまたは 16 ビットバス空間を領域ごとに選択可能
 - SDRAM 対応

■ アナログ

- 12 ビット A/D コンバータ (ADC12) × 2、それぞれに 3 つの サンプル&ホールド回路を搭載
- 12 ビット D/A コンバータ (DAC12) × 2
- 高速アナログコンパレータ (ACMPHS) × 6
- 温度センサ (TSN)

■ タイマ

- 32 ビット拡張高分解能汎用 PWM タイマ (GPT32EH) × 4
- 32 ビット拡張汎用 PWM タイマ (GPT32E) × 4
- 32 ビット汎用 PWM タイマ (GPT32) × 6
- 低消費電力非同期汎用タイマ (AGT) × 2
- ウォッチドッグタイマ (WDT)

■ セーフティ

- エラーコレクションコード (ECC) 搭載の SRAM
- SRAM のパリティエラー検査
- フラッシュ領域の保護
- ADC 自己診断機能
- クロック周波数精度測定回路 (CAC)
- 巡回冗長検査 (CRC) 演算器
- データ演算回路 (DOC)
- GPT 用のポートアウトプットイネーブル (POEG)
- 独立ウォッチドッグタイマ (IWDT)
- GPIO リードバックレベル検出

- レジスタライトプロテクション
- メインクロック発振器停止検出
- 不正メモリアクセス

■ システムおよびパワーマネジメント

- 各種の低消費電力モード
- カレンダーおよび VBATT 対応のリアルタイムクロック (RTC)
- イベントリンクコントローラ (ELC)
- DMA コントローラ (DMAC) × 8
- データトランスファコントローラ (DTC)
- キー割り込み機能 (KINT)
- パワーオンリセット
- 低電圧検出機能 (LVD) の設定可能

■ セキュリティおよび暗号化

- AES128/192/256
- 3DES/ARC4
- SHA1/SHA224/SHA256/MD5
- GHASH
- RSA/DSA/ECC
- 真性乱数生成器 (TRNG)

■ ヒューマンマシーンインタフェース (HMI)

- 静電容量式タッチセンシングユニット (CTSUS)
- パラレルデータキャプチャユニット (PDC)

■ マルチクロックソース

- メインクロック発振器 (MOSC) (8 ~ 24MHz)
- サブクロック発振器 (SOSC) (32.768kHz)
- 高速オンチップオシレータ (HOCO) (16/18/20MHz)
- 中速オンチップオシレータ (MOCO) (8MHz)
- 低速オンチップオシレータ (LOCO) (32.768kHz)
- IWDT 専用オンチップオシレータ (15kHz)
- HOCO/MOCO/LOCO に対するクロックトリム機能
- クロックアウトのサポート

■ 汎用入出力ポート

- 最大 110 本の入出力端子
 - 最大 1 本の CMOS 入力
 - 最大 109 本の CMOS 入出力
 - 最大 21 本の 5V トレラント入出力
 - 最大 18 本の大電流端子 (20mA)

■ 動作電圧

- VCC : 2.7 ~ 3.6V

■ 動作温度およびパッケージ

- Ta = -40 °C ~ +105 °C
 - 145 ピン LGA (7mm × 7mm、0.5mm ピッチ)
 - 144 ピン LQFP (20mm × 20mm、0.5mm ピッチ)
 - 100 ピン LQFP (14mm × 14mm、0.5mm ピッチ)

1. 概要

本 MCU は、さまざまなシリーズのソフトウェアおよび端子と互換性のある Arm® ベースの 32 ビットコアを内蔵しています。同じ一連のルネサス周辺デバイスを共有することで、設計の拡張性やプラットフォームベースの製品開発の効率が高まります。

本 MCU シリーズは最大 120MHz で動作する高性能な Arm Cortex®-M4 コアを内蔵しており、以下の特長があります。

- 最大 1MB のコードフラッシュメモリ
- 384KB の SRAM
- 静電容量式タッチセンシングユニット (CTSU)
- イーサネット MAC コントローラ (ETHERC)、USBFS、SD/MMC ホストインタフェース
- クラウドシリアルペリフェラルインタフェース (QSPI)
- セキュリティ&セーフティ機能
- 12 ビット A/D コンバータ (ADC12)
- 12 ビット D/A コンバータ (DAC12)
- アナログ周辺機能

1.1 機能の概要

表 1.1 Arm コア

機能	機能の説明
Arm Cortex-M4 コア	<ul style="list-style-type: none"> • 最高動作周波数 : 120MHz • Arm Cortex-M4 コア : <ul style="list-style-type: none"> - リビジョン : r0p1-01rel0 - Armv7E-M アーキテクチャプロファイル - 単精度浮動小数点ユニット (ANSI/IEEE 規格 754-2008 に準拠) • Arm メモリプロテクションユニット (Arm MPU) : <ul style="list-style-type: none"> - Armv7 保護メモリシステムアーキテクチャ - 8つのメモリ保護領域 • SysTick タイマ : <ul style="list-style-type: none"> - SYSTICCLK (LOCO) または ICLK による駆動

表 1.2 メモリ

機能	機能の説明
コードフラッシュメモリ	最大 1MB のコードフラッシュメモリ。「53. フラッシュメモリ」を参照してください。
データフラッシュメモリ	32KB のデータフラッシュメモリ。「53. フラッシュメモリ」を参照してください。
メモリミラー機能 (MMF)	メモリミラー機能 (MMF) を構成することで、コードフラッシュメモリ内の対象となるアプリケーションイメージのロードアドレスを、未使用の 23 ビットメモリミラー空間アドレスにおけるアプリケーションイメージのリンクアドレス (メモリミラー空間アドレス) へミラーすることが可能です。ユーザアプリケーションコードを開発する場合、この MMF 転送先アドレスから実行するようにリンクします。アプリケーションコードでは、コードフラッシュメモリ内に格納されるときにロードアドレスを認識する必要がありません。「5. メモリミラー機能 (MMF)」を参照してください。
オプション設定メモリ	オプション設定メモリは、MCU のリセット後の状態を決定します。「7. オプション設定メモリ」を参照してください。
SRAM	パリティビットまたは誤り訂正コード (ECC) が可能な高速 SRAM を内蔵しています。SRAM の最初の 32KB で、ECC を使った誤り訂正が可能です。パリティチェックはその他の領域で行われます。「51. SRAM」を参照してください。
スタンバイ SRAM	ディープソフトウェアスタンバイモード時にデータを保持できる SRAM を内蔵しています。「52. スタンバイ SRAM」を参照してください。

表 1.3 システム (1/2)

機能	機能の説明
動作モード	2種類の動作モード： <ul style="list-style-type: none"> • シングルチップモード • SCI/USB ブートモード 「3. 動作モード」 を参照してください。
リセット	以下の14種類のリセットをサポートしています。 <ul style="list-style-type: none"> • RES端子リセット • パワーオンリセット • 電圧監視0リセット • 電圧監視1リセット • 電圧監視2リセット • 独立ウォッチドッグタイマリセット • ウォッチドッグタイマリセット • ディープソフトウェアスタンバイリセット • SRAMパリティエラーリセット • SRAM ECCエラーリセット • バスマスタMPUエラーリセット • バススレーブMPUエラーリセット • スタックポインタエラーリセット • ソフトウェアリセット 「6. リセット」 を参照してください。
低電圧検出 (LVD)	低電圧検出 (LVD) 機能は、VCC端子へ入力された電圧レベルを監視します。検出レベルはソフトウェアプログラムを使用して選択できます。 「8. 低電圧検出 (LVD)」 を参照してください。
クロック	<ul style="list-style-type: none"> • メインクロック発振器 (MOSC) • サブクロック発振器 (SOSC) • 高速オンチップオシレータ (HOCO) • 中速オンチップオシレータ (MOCO) • 低速オンチップオシレータ (LOCO) • PLL周波数シンセサイザ • IWDT専用オンチップオシレータ • クロックアウトのサポート 「9. クロック発生回路」 を参照してください。
クロック周波数精度測定回路 (CAC)	クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック) に対して、測定の基準となるクロック (測定基準クロック) で生成した時間内のクロックのパルスを数え、それが許容範囲内にあるか否かで精度を判定します。測定の終了または測定基準クロックで生成した時間内のクロックのパルス数が許容範囲外の場合、割り込み要求を発生します。 「10. クロック周波数精度測定回路 (CAC)」 を参照してください。
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、NVIC/DTCモジュールとDMACモジュールにリンクされるイベント信号を制御します。また、NMI割り込みも制御します。 「14. 割り込みコントローラユニット (ICU)」 を参照してください。
キー割り込み機能 (KINT)	キー割り込みは、キーリターンモードレジスタ (KRM) を設定し、キー割り込み入力端子に立ち上がりエッジ/立ち下がりエッジを入力することで発生させることができます。 「21. キー割り込み機能 (KINT)」 を参照してください。
低消費電力モード	クロック分周器の設定、EBCLK出力制御、SDCLK出力制御、モジュールストップ設定、通常動作時の電力制御モード選択、低消費電力モードへの遷移など、さまざまな方法で消費電力を低減できます。 「11. 低消費電力モード」 を参照してください。
バッテリーバックアップ機能	バッテリーバックアップ機能によってバッテリーによる部分電力供給が可能です。バッテリー電源領域に含まれるものには、RTC、SOSC、バックアップメモリ、およびVCC/VBATT切り替えがあります。 「12. バッテリーバックアップ機能」 を参照してください。
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。 「13. レジスタライトプロテクション」 を参照してください。
メモリプロテクションユニット (MPU)	メモリ保護のために4つのメモリプロテクションユニット (MPU) とCPUスタックポインタモニタ機能が備えられています。 「16. メモリプロテクションユニット (MPU)」 を参照してください。

表 1.3 システム (2/2)

機能	機能の説明
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) は14ビットのダウンカウンタです。システムが暴走してWDTをリフレッシュできないためにカウンタがアンダーフローした場合、MCUをリセットするために使用できます。また、アンダーフローにより、ノンマスカブル割り込みまたは割り込みを発生させることもできます。 カウンタのリフレッシュには、リフレッシュ許可期間の設定が可能であり、この許可期間を暴走検知の条件として使用できます。「27. ウォッチドッグタイマ (WDT)」を参照してください。
独立ウォッチドッグタイマ (IWDT)	独立ウォッチドッグタイマ (IWDT) は14ビットダウンカウンタで構成されます。このカウンタはアンダーフロー防止のため定期的な動作させる必要があります。IWDTには、MCUをリセットする機能や、タイマのアンダーフローに備えて割り込み/ノンマスカブル割り込みを生成する機能があります。このタイマは独立した専用のクロックソースで動作するため、システムが暴走したとき、MCUをフェールセーフ機構と呼ばれる状態に戻すことに特に役立ちます。IWDTは、リセット、アンダーフロー、またはリフレッシュエラー時に自動的に起動します。あるいはレジスタのカウント値のリフレッシュによっても起動します。「28. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

表 1.4 イベントリンク

機能	機能の説明
イベントリンクコントローラ (ELC)	イベントリンクコントローラ (ELC) は、各周辺モジュールで発生する割り込み要求をイベント信号として使用し、それらを異なるモジュールに接続することにより、CPUを介さずにモジュール間の直接的な相互作用を可能にします。「19. イベントリンクコントローラ (ELC)」を参照してください。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) モジュールは割り込み要求による起動時に、データ転送を行います。「18. データトランスファコントローラ (DTC)」を参照してください。
DMAコントローラ (DMAC)	8チャンネルのDMACモジュールを内蔵しており、CPUを介さずにデータ転送が可能です。DMA転送要求が発生すると、DMACは転送元アドレスに格納されているデータを転送先アドレスへ転送します。「17. DMAコントローラ (DMAC)」を参照してください。

表 1.6 外部バスインタフェース

機能	機能の説明
外部バス	<ul style="list-style-type: none"> CS領域 (EXBIU) : 外部デバイス (外部メモリアインタフェース) を接続 SDRAM領域 (EXBIU) : SDRAM (外部メモリアインタフェース) を接続 QSPI領域 (EXBIUT2) : QSPI (外部デバイスインタフェース) を接続

表 1.7 タイマ (1/2)

機能	機能の説明
汎用PWMタイマ (GPT)	汎用PWMタイマ (GPT) 14チャンネルの32ビットタイマです。PWM波形は、アップカウンタ、ダウンカウンタ、またはアップダウンカウンタを制御することで発生させることができます。さらに、ブラシレスDCモータ制御用のPWM波形を発生させることもできます。GPTは汎用タイマとしても使用可能です。「23. 汎用PWMタイマ (GPT)」を参照してください。
GPT用のポートアウトプットイネーブル (POEG)	汎用PWMタイマ (GPT) の出力端子を出力禁止状態とするには、GPT用のポートアウトプットイネーブル (POEG) 機能を使用します。「22. GPT用ポートアウトプットイネーブル (POEG)」を参照してください。
低消費電力非同期汎用タイマ (AGT)	低消費電力非同期汎用タイマ (AGT) は、パルスの出力、外部パルスの幅/周期の測定、および外部イベントのカウントに利用可能な16ビットタイマです。この16ビットタイマは、リロードレジスタとダウンカウンタで構成されます。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGTレジスタでアクセスが可能です。「25. 低消費電力非同期汎用タイマ (AGT)」を参照してください。

表 1.7 タイマ (2/2)

機能	機能の説明
リアルタイムクロック (RTC)	リアルタイムクロック (RTC) は、カレンダーカウントモードとバイナリカウントモードの2種類のカウントモードを持ちます。これらはレジスタ設定で制御されます。 カレンダーカウントモードは、2000年から2099年の100年間を、うるう年を自動で判定してカウントするモードです。 バイナリカウントモードは、秒をカウントし、その情報をシリアル値として保持するモードです。バイナリカウントモードは、西暦以外のカレンダーに使用できます。「 26. リアルタイムクロック (RTC) 」を参照してください。

表 1.8 通信インターフェース (1/2)

機能	機能の説明
シリアルコミュニケーションインターフェース (SCI)	シリアルコミュニケーションインターフェース (SCI) は、下記の5種類の調歩同期式および同期式シリアルインターフェースとして設定可能です。 <ul style="list-style-type: none"> 調歩同期式インターフェース (UARTおよび調歩同期式通信アダプタ (ACIA)) 8ビットクロック同期式インターフェース 簡易IIC (マスタのみ) 簡易SPI スマートカードインターフェース スマートカードインターフェースは、電子信号と伝送プロトコルに関してISO/IEC 7816-3規格に準拠しています。 各SCIはFIFOバッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データの転送速度を個別に設定することが可能です。「 32. シリアルコミュニケーションインターフェース (SCI) 」を参照してください。
IrDAインターフェース (IrDA)	IrDAインターフェースは、SCI1と連携してIrDA (Infrared Data Association) 規格バージョン1.0に基づくIrDA通信波形の送受信を行います。「 33. IrDAインターフェース 」を参照してください。
I ² Cバスインターフェース (IIC)	3チャンネルのI ² Cバスインターフェースは、NXP社が提唱するI ² C (Inter-Integrated Circuit) バスインターフェース方式に準拠しており、そのサブセット機能を提供しています。「 34. I²Cバスインターフェース (IIC) 」を参照してください。
シリアルペリフェラルインターフェース (SPI)	2つの独立したシリアルペリフェラルインターフェース (SPI) チャンネルによって、複数のプロセッサや周辺デバイスとの高速な全二重同期式のシリアル通信が可能です。「 36. シリアルペリフェラルインターフェース (SPI) 」を参照してください。
拡張シリアルサウンドインターフェース (SSIE)	拡張シリアルサウンドインターフェース (SSIE) の周辺機器は、I ² S (Inter-Integrated Sound) 2ch、4ch、6ch、8ch、Word Select (WS) Continue/モノラル/TDMオーディオデータを送信するため、デジタルオーディオデバイスをシリアルバス経由でMCUに接続する機能を提供しています。SSIEは最大50MHzのオーディオクロック周波数をサポートしており、各種アプリケーションに適合するスレーブまたはマスタレシーバ/トランスミッタ/トランシーバとして動作します。SSIはレシーバとトランスミッタに32段FIFOバッファを内蔵し、割り込みおよびDMA駆動によるデータ送受信をサポートしています。「 39. 拡張シリアルサウンドインターフェース (SSIE) 」を参照してください。
クワッドシリアルペリフェラルインターフェース (QSPI)	クワッドシリアルペリフェラルインターフェース (QSPI) は、SPI互換インターフェースを持つシリアルROM (シリアルフラッシュメモリ、シリアルEEPROM、シリアルFeRAMなどの不揮発性メモリ) に接続するためのメモリコントローラです。「 37. クワッドシリアルペリフェラルインターフェース (QSPI) 」を参照してください。
コントローラエリアネットワーク (CAN) モジュール	コントローラエリアネットワーク (CAN) モジュールは、電磁ノイズの多い応用機器において、複数のスレーブ・マスタ間でメッセージベースのプロトコルを用いたデータの送受信機能を提供しています。 CANモジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠しており、通常のメールボックスモードおよびFIFOモードを送信用に設定可能な最大32個のメールボックスをサポートしています。標準 (11ビット) と拡張 (29ビット) の両方のメッセージフォーマットに対応しています。「 35. CAN (Controller Area Network) モジュール 」を参照してください。
USB2.0フルスピード (USBFS) モジュール	このUSB2.0フルスピード (USBFS) モジュールは、ホストコントローラまたはデバイスコントローラとして動作します。このモジュールは、ユニバーサルシリアルバス規格2.0のフルスピードおよびロースピード転送 (ホストコントローラのみ) をサポートしています。またUSBトランシーバを内蔵しており、ユニバーサルシリアルバス規格2.0で定義されている全転送タイプに対応しています。 データ転送用にバッファメモリを内蔵し、最大10本のパイプを使用できます。パイプ1~9に対しては、通信を行う周辺デバイスやユーザシステムに合わせた任意のエンドポイント番号の割り付けが可能です。「 31. USB2.0フルスピードモジュール (USBFS) 」を参照してください。

表 1.8 通信インタフェース (2/2)

機能	機能の説明
イーサネットMAC (ETHERC)	イーサネット/IEEE802.3のMedia Access Control (MAC) 層規格に準拠した1チャンネルのイーサネットMACコントローラ (ETHERC) です。ETHERCはMAC層のインタフェースを1チャンネル内蔵しており、物理層のLSI (PHY-LSI) と接続することにより、イーサネット/IEEE802.3規格に準拠したフレームの送受信が可能です。また、ETHERCはMCUの内部でイーサネットDMAコントローラ (EDMAC) に接続されており、CPUを介することなくデータ転送を行うことができます。 「29. イーサネットMACコントローラ (ETHERC)」を参照してください。
SD/MMCホストインタフェース (SDHI)	SDHIおよびマルチメディアカード (MMC) インタフェースモジュールは、各種外部メモリカードをMCUと接続するために必要な機能を提供します。SDHIは、SD、SDHC、およびSDXCフォーマットに対応するメモリカードを接続するために1ビットと4ビットのバスをサポートしています。SD規格に対応したホスト機器を開発する際は、SD Host/Ancillary Product License Agreement (SD HALA) に従う必要があります。 MMCインタフェースは、eMMC 4.51 (JEDEC Standard JESD 84-B451) デバイスアクセスを可能にする1ビット、4ビット、および8ビットのMMCバスをサポートしています。このインタフェースには下位互換性があり、高速SDR転送モードもサポートしています。 「41. SD/MMCホストインタフェース (SDHI)」を参照してください。

表 1.9 アナログ

機能	機能の説明
12ビットA/Dコンバータ (ADC12)	逐次比較方式の12ビットA/Dコンバータ (ADC12) を2ユニット内蔵しています。ユニット0では、最大13チャンネル、ユニット1では最大9チャンネルのアナログ入力を選択可能です。ただしユニット0およびユニット1の各2つのアナログ入力は共通のポートに割り当てられており (AN005/AN105, AN006/AN106)、同時に使用可能なアナログ入力は、最大20端子です。また内蔵の温度センサ出力および内部基準電圧を各ユニットのアナログ入力として選択できます。A/D変換精度として、12ビット、10ビット、および8ビットの各変換が選択可能であり、デジタル値生成における速度と分解能のバランスを最適化できます。「45. 12ビットA/Dコンバータ (ADC12)」を参照してください。
12ビットD/Aコンバータ (DAC12)	DAC12は出力アンプ付きの12ビットD/Aコンバータです。「46. 12ビットD/Aコンバータ (DAC12)」を参照してください。
温度センサ (TSN)	デバイス動作の信頼性確保のため、内蔵されている温度センサでダイの温度を決定し、監視することが可能です。このセンサはダイ温度に正比例した電圧を出力するため、ダイ温度と出力電圧はリニアな関係にあります。出力された電圧はADC12で変換されてから、末端の応用機器で使用できます。「47. 温度センサ (TSN)」を参照してください。
高速アナログコンパレータ (ACMPHS)	アナログコンパレータを使用することで、テスト電圧と基準電圧の比較や、変換結果に基づいたデジタル出力が可能です。テスト電圧と基準電圧は、どちらも内部電源 (DAC12出力や内部基準電圧) と外部電源 (内部PGAありまたはなし) からコンパレータに供給できます。こうした柔軟性は、必ずしもA/D変換を必要とせずに、アナログ信号に対して実行/中止の比較を行わなければならないアプリケーションに有効です。「48. 高速アナログコンパレータ (ACMPHS)」を参照してください。

表 1.10 ヒューマンマシーンインタフェース

機能	機能の説明
静電容量式タッチセンシングユニット (CTSUS)	静電容量式タッチセンシングユニット (CTSUS) はタッチセンサの静電容量を測定します。ソフトウェアで静電容量の変化を判定することによって、指などがタッチセンサに接触したことを検出できます。通常、タッチセンサの電極表面は誘電体で覆われており、指が電極に直接接触することはありません。 「49. 静電容量式タッチセンシングユニット (CTSUS)」を参照してください。

表 1.11 グラフィック

機能	機能の説明
パラレルデータキャプチャ (PDC) ユニット	画像センサなど外部I/Oデバイスとの通信用にパラレルデータキャプチャ (PDC) ユニットが1つあり、外部I/Oデバイスから出力される画像などのパラレルデータを、DTCまたはDMACを介して内蔵SRAMや外部アドレス空間 (CS領域、SDRAM領域) へ転送します。「42. パラレルデータキャプチャユニット (PDC)」を参照してください。

表 1.12 データ処理

機能	機能の説明
巡回冗長検査 (CRC) 演算器	CRC 演算器は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。スヌープ機能により、特定のアドレスに対する読み出しと書き込みをモニタできます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しをモニタする場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。 「38. 巡回冗長検査 (CRC) 演算器」を参照してください。
データ演算回路 (DOC)	データ演算回路 (DOC) は、16 ビットのデータを比較、加算、または減算する機能です。 「50. データ演算回路 (DOC)」を参照してください。
サンプリングレートコンバータ (SRC)	サンプリングレートコンバータ (SRC) は、WMA/MP3/AAC などの各種オーディオデコーダで生成されたデータのサンプリングレートを変換します。16 ビットのステレオデータとモノラルデータの両方に対応しています。「40. サンプリングレートコンバータ (SRC)」を参照してください。

表 1.13 セキュリティ

機能	機能の説明
セキュアクリプトエンジン7 (SCE7)	<ul style="list-style-type: none"> • セキュリティアルゴリズム : <ul style="list-style-type: none"> - 対称暗号方式 : AES、3DES、ARC4 - 非対称暗号方式 : RSA、DSA、ECC • その他のサポート機能 : <ul style="list-style-type: none"> - TRNG (真性乱数生成器) - ハッシュ値生成 : SHA1、SHA224、SHA256、GHASH、MD5 - 128 ビットの固有の ID 「44. セキュア暗号エンジン (SCE7)」を参照してください。

表 1.14 I/O ポート

機能	機能の説明
I/O ポート	<ul style="list-style-type: none"> • 145 ピン LGA、144 ピン LQFP <ul style="list-style-type: none"> - 入出力 : 109 - 入力 : 1 - プルアップ抵抗 : 110 - N チャンネルオープンドレイン出力 : 109 - 5V トレラント : 21 • 100 ピン LQFP <ul style="list-style-type: none"> - 入出力 : 75 - 入力 : 1 - プルアップ抵抗 : 76 - N チャンネルオープンドレイン出力 : 75 - 5V トレラント : 14

1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスによっては、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図

1.3 型名

図 1.2 に、メモリ容量やパッケージタイプなどを含む製品型名情報の読み方について示します。また、表 1.15 に製品一覧を示します。




図 1.2 型名の読み方

表 1.15 製品一覧

型名	パッケージ	コード フラッシュ	データ フラッシュ	SRAM	動作温度
R7FA6M2AF2CLK	PTLG0145KA-A	1MB	32KB	384KB	-40 ~ +85°C
R7FA6M2AF3CLK					-40 ~ +105°C
R7FA6M2AF3CFB	PLQP0144KA-B				-40 ~ +105°C
R7FA6M2AF3CFP	PLQP0100KB-B				-40 ~ +105°C
R7FA6M2AD2CLK	PTLG0145KA-A	512KB			-40 ~ +85°C
R7FA6M2AD3CLK					-40 ~ +105°C
R7FA6M2AD3CFB	PLQP0144KA-B				-40 ~ +105°C
R7FA6M2AD3CFP	PLQP0100KB-B				-40 ~ +105°C

1.4 機能の比較

表 1.16 機能の比較 (1/2)

機能	型名			
	R7FA6M2AF2CLK/ R7FA6M2AD2CLK R7FA6M2AF3CLK/ R7FA6M2AD3CLK	R7FA6M2AF3CFB/ R7FA6M2AD3CFB	R7FA6M2AF3CFP/ R7FA6M2AD3CFP	
端子総数	145	144	100	
パッケージ	LGA	LQFP	LQFP	
コードフラッシュメモリ	1MB/512KB			
データフラッシュメモリ	32KB			
SRAM	384KB			
	パリティ	352KB		
	ECC	32KB		
スタンバイSRAM	8KB			
システム	CPUクロック	120MHz		
	バックアップレジスタ	512B		
	ICU	あり		
	KINT	8		
イベントリンク	ELC	あり		
DMA	DTC	あり		
	DMAC	8		
BUS	外部バス	16ビットバス	8ビットバス	
	SDRAM	あり	なし	
タイマ	GPT32EH	4	4	4
	GPT32E	4	4	4
	GPT32	6	6	5
	AGT	2	2	2
	RTC	あり		
	WDT/IWDT	あり		
通信	SCI	10		
	IIC	3	2	
	SPI	2		
	SSIE	1		
	QSPI	1		
	SDHI	2		
	CAN	2		
	USBFS	あり		
	ETHERC	1		
アナログ	ADC12	ユニット0: 13 ユニット1: 9 端子共有: 2 (注1)		ユニット0: 11 ユニット1: 8 端子共有: 2 (注1)
	3ch-S/H	ユニット0: 1 (3ch) ユニット1: 1 (3ch)		
	DAC12	2		
	ACMPHS	6		
	TSN	あり		
HMI	CTSU	18	12	
データ処理	グラフィック	PDC	あり	
		CRC	あり	
		DOC	あり	
セキュリティ		SRC	あり	
			SCE7	

表 1.16 機能の比較 (2/2)

機能		型名		
		R7FA6M2AF2CLK/ R7FA6M2AD2CLK R7FA6M2AF3CLK/ R7FA6M2AD3CLK	R7FA6M2AF3CFB/ R7FA6M2AD3CFB	R7FA6M2AF3CFP/ R7FA6M2AD3CFP
I/Oポート	入出力	109		75
	入力	1		1
	ブルアップ抵抗	110		76
	Nチャンネルオープン ドレイン出力	109		75
	5Vトレラント	21		14

注 1. 各 ADC ユニットの入力チャンネルが、同一ポートにアサインされています。

1.5 端子機能

表 1.17 端子機能 (1/5)

機能	端子名	入出力	説明
電源	VCC	入力	電源端子。本端子は、各モジュールおよび内部電圧レギュレータのデジタル電源端子として使用されます。また、POR/LVDの電圧監視にも使用されます。システムの電源に接続してください。この端子は0.1μFのコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください。
	VCL0	-	各VCL端子の近くにある0.1μF平滑コンデンサを介してVSSに接続してください。内部電源を安定させます。
	VCL	-	
	VSS	入力	グラウンド端子。システムの電源（0V）に接続してください。
	VBATT	入力	バックアップ電源端子
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL端子を通じて外部クロック信号の入力が可能です。
	EXTAL	入力	
	XCIN	入力	サブクロック発振器用の入出力端子。XCOUTとXCINの間には、水晶振動子を接続してください。
	XCOUT	出力	
	EBCLK	出力	外部デバイス用の外部バスクロック出力端子
	SDCLK	出力	SDRAM専用のクロック出力端子
	CLKOUT	出力	クロック出力端子
動作モード コントロール	MD	入力	動作モード設定用の端子。本端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。
システム制御	RES	入力	リセット信号入力端子。本端子がLowになると、MCUはリセット状態となります。
CAC	CACREF	入力	測定基準クロックの入力端子
割り込み	NMI	入力	ノンマスクブル割り込み要求端子
	IRQ0～IRQ15	入力	マスクブル割り込み要求端子
KINT	KR00～KR07	入力	キー割り込みは、キー割り込み入力端子に立ち下がりエッジを入力することで発生させることができます。
オンチップ エミュレータ	TMS	入出力	オンチップエミュレータ用またはバウンダリスキャン用端子
	TDI	入力	
	TCK	入力	
	TDO	出力	
	TCLK	出力	トレースデータと同期をとるためのクロックを出力します。
	TDATA0～TDATA3	出力	トレースデータ出力
	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子
	SWCLK	入力	シリアルワイヤクロック端子
	SWO	出力	シリアルワイヤトレース出力端子
外部バス インタフェース	RD	出力	外部バスインタフェース空間から読み出し中であることを示すストローブ信号、アクティブLow
	WR	出力	1ライトストローブモード時、外部バスインタフェース空間に書き込み中であることを示すストローブ信号、アクティブLow
	WR0, WR1	出力	バイトストローブモード時、外部バスインタフェース空間に書き込み中で、データバス端子（D07～D00またはD15～D08）のいずれかが有効であることを示すストローブ信号、アクティブLow
	BC0, BC1	出力	1ライトストローブモード時、外部バスインタフェース空間にアクセス中で、データバス（D07～D00またはD15～D08）のいずれかが有効であることを示すストローブ信号、アクティブLow
	ALE	出力	アドレス/データマルチプレクスバス選択時のアドレスラッチ信号
	WAIT	入力	外部空間をアクセスするときのウェイト要求信号用の入力端子。アクティブLow
	CS0～CS7	出力	CS領域選択信号、アクティブLow
	A00～A20	出力	アドレスバス
	D00～D15	入出力	データバス
	A00/D00～A15/D15	入出力	アドレス/データマルチプレクスバス

表 1.17 端子機能 (2/5)

機能	端子名	入出力	説明
SDRAM インタフェース	CKE	出力	SDRAMクロックイネーブル信号
	SDCS	出力	SDRAMチップセレクト信号、アクティブLow
	RAS	出力	SDRAMロウアドレスストロブ信号、アクティブLow
	CAS	出力	SDRAMカラムアドレスストロブ信号、アクティブLow
	WE	出力	SDRAMライトイネーブル信号、アクティブLow
	DQM0	出力	SDRAM入出力データマスクイネーブル信号 (DQ07～DQ00を制御)
	DQM1	出力	SDRAM入出力データマスクイネーブル信号 (DQ15～DQ08を制御)
	A00～A15	出力	アドレスバス
	DQ00～DQ15	入出力	データバス
GPT	GTETRGA, GTETRGB, GTETRGC, GTETRGD	入力	外部トリガ入力端子
	GTIOC0A～ GTIOC13A, GTIOC0B～ GTIOC13B	入出力	インプットキャプチャ、アウトプットコンペア、またはPWM出力端子
	GTIU	入力	ホールセンサ入力端子U
	GTIV	入力	ホールセンサ入力端子V
	GTIW	入力	ホールセンサ入力端子W
	GTOUUP	出力	BLDCモータ制御用3相PWM出力 (正相U相)
	GTOULO	出力	BLDCモータ制御用3相PWM出力 (逆相U相)
	GTOVUP	出力	BLDCモータ制御用3相PWM出力 (正相V相)
	GTOVLO	出力	BLDCモータ制御用3相PWM出力 (逆相V相)
	GTOWUP	出力	BLDCモータ制御用3相PWM出力 (正相W相)
	GTOWLO	出力	BLDCモータ制御用3相PWM出力 (逆相W相)
	AGT	AGTEE0, AGTEE1	入力
AGTIO0, AGTIO1		入出力	外部イベント入力およびパルス出力端子
AGTO0, AGTO1		出力	パルス出力端子
AGTOA0, AGTOA1		出力	出力コンペアマッチA出力端子
AGTOB0, AGTOB1		出力	出力コンペアマッチB出力端子
RTC	RTCOU	出力	1Hzまたは64Hzのクロック出力端子
	RTCIC0～RTCIC2	入力	時間キャプチャイベント入力端子
SCI	SCK0～SCK9	入出力	クロック用の入出力端子 (クロック同期式モード)
	RXD0～RXD9	入力	受信データ用の入力端子 (調歩同期式モード/クロック同期式モード)
	TXD0～TXD9	出力	送信データ用の出力端子 (調歩同期式モード/クロック同期式モード)
	CTS0_RTS0～ CTS9_RTS9	入出力	送受信の開始制御用の入出力端子 (調歩同期式モード/クロック同期式モード)、アクティブLow
	SCL0～SCL9	入出力	IICクロック用の入出力端子 (簡易IICモード)
	SDA0～SDA9	入出力	IICデータ用の入出力端子 (簡易IICモード)
	SCK0～SCK9	入出力	クロック用の入出力端子 (簡易SPIモード)
	MISO0～MISO9	入出力	データのスレーブ送信用の入出力端子 (簡易SPIモード)
	MOSI0～MOSI9	入出力	データのマスター送信用の入出力端子 (簡易SPIモード)
	SS0～SS9	入力	チップセレクト入力端子 (簡易SPIモード)、アクティブLow
IIC	SCL0～SCL2	入出力	クロック用の入出力端子
	SDA0～SDA2	入出力	データ用の入出力端子
SSIE	SSIBCK0	入出力	SSIEシリアルビットクロック端子
	SSILRCK0/SSIFS0	入出力	LRクロック/フレーム同期端子
	SSITXD0	出力	シリアルデータ出力端子
	SSIRXD0	入力	シリアルデータ入力端子
	SSIDATA0	入出力	シリアルデータ入出力端子
	AUDIO_CLK	入力	オーディオ用の外部クロック端子 (入力オーバーサンプリングクロック)

表 1.17 端子機能 (3/5)

機能	端子名	入出力	説明
SPI	RSPCKA, RSPCKB	入出力	クロック入出力端子
	MOSIA, MOSIB	入出力	マスタからの出力データ用の入出力端子
	MISOA, MISOB	入出力	スレーブからの出力データ用の入出力端子
	SSLA0, SSLB0	入出力	スレーブ選択用の入出力端子
	SSLA1~SSLA3, SSLB1~SSLB3	出力	スレーブ選択用の出力端子
QSPI	QSPCLK	出力	QSPIクロック出力端子
	QSSL	出力	QSPIスレーブ出力端子
	QIO0~QIO3	入出力	Data0~Data3
CAN	CRX0, CRX1	入力	受信データ
	CTX0, CTX1	出力	送信データ
USBFS	VCC_USB	入力	電源端子
	VSS_USB	入力	グランド端子
	USB_DP	入出力	USB内蔵トランシーバD+入出力端子。この端子はUSBバスのD+端子に接続してください。
	USB_DM	入出力	USB内蔵トランシーバD-入出力端子。この端子はUSBバスのD-端子に接続してください。
	USB_VBUS	入力	USBケーブル接続モニタ端子。USBバスのVBUSに接続してください。デバイスコントローラ機能選択時のVBUSの接続/切断を検出することが可能です。
	USB_EXICEN	出力	外部電源 (OTG) チップの低消費電力制御信号
	USB_VBUSEN	出力	外部電源チップへのVBUS (5V) の供給許可信号
	USB_OVRCURA, USB_OVRCURB	入力	これらの端子には外部過電流検出信号を接続してください。OTG電源チップとの接続時にはVBUSコンパレータ信号を接続してください。
	USB_ID	入力	OTG動作時にMicroABコネクタのID入力信号を接続してください。
ETHERC	REF50CK0	入力	50MHz基準クロック。この端子は、RMIIモード時に送受信タイミング用の基準信号を入力します。
	RMII0_CRS_DV	入力	RMIIモード時のキャリア検出信号。有効な受信データがRMII0_RXD1とRMII0_RXD0上にあることを示します。
	RMII0_TXD0, RMII0_TXD1	出力	RMIIモード時の2ビット送信データ
	RMII0_RXD0, RMII0_RXD1	入力	RMIIモード時の2ビット受信データ
	RMII0_TXD_EN	出力	RMIIモード時のデータ送信イネーブル信号
	RMII0_RX_ER	入力	RMIIモード時、データ受信中にエラーが発生したことを示す信号
	ET0_CRS	入力	キャリア検出/データ受信イネーブル信号
	ET0_RX_DV	入力	有効な受信データがET0_ERXD3~ET0_ERXD0上にあることを示す信号
	ET0_EXOUT	出力	汎用外部出力端子
	ET0_LINKSTA	入力	PHY-LSIからのリンク状態を入力
	ET0_ETXD0~ET0_ETXD3	出力	MIIの4ビット送信データ
	ET0_ERXD0~ET0_ERXD3	入力	MIIの4ビット受信データ
	ET0_TX_EN	出力	送信イネーブル信号。ET0_ETXD3~ET0_ETXD0上に送信データが準備できたことを示す信号として機能します。
	ET0_TX_ER	出力	送信エラー端子。送信中のエラーをPHY_LSIに通知する信号として機能します。
	ET0_RX_ER	入力	受信エラー端子。データ受信中に発生したエラー状態を認識する信号として機能します。
	ET0_TX_CLK	入力	送信クロック端子。この端子は、ET0_TX_EN、ET0_ETXD3~ET0_ETXD0、およびET_TX_ERからの出力タイミング用の基準信号を入力します。
	ET0_RX_CLK	入力	受信クロック端子。この端子は、ET0_RX_DV、ET0_ERXD3~ET0_ERXD0、およびET_RX_ERへの入力タイミング用の基準信号を入力します。
	ET0_COL	入力	衝突検出信号
ET0_WOL	出力	Magic Packet受信を示す信号	

表 1.17 端子機能 (4/5)

機能	端子名	入出力	説明
ETHERC	ET0_MDC	出力	ET0_MDIOによる情報転送用の基準クロック出力信号
	ET0_MDIO	入出力	PHY-LSIと管理情報を交換するための双方向入出力信号
SDHI	SD0CLK, SD1CLK	出力	SDクロック出力端子
	SD0CMD, SD1CMD	入出力	コマンド出力端子、レスポンス入力信号端子
	SD0DAT0～SD0DAT7, SD1DAT0～SD1DAT7	入出力	SD/MMC データバス端子
	SD0CD, SD1CD	入力	SDカード検出端子
	SD0WP	入力	SDライトプロテクト信号
アナログ電源	AVCC0	入力	アナログ電圧供給端子。それぞれのモジュールのアナログ電源供給として使用されます。この端子にはVCC端子と同じ電圧を供給してください。
	AVSS0	入力	アナロググランド端子。それぞれのモジュールのアナロググランド端子として使用されます。この端子にはVSS端子と同じ電圧を供給してください。
	VREFH0	入力	ADC12 (ユニット0) 用のアナログ基準電圧端子。ADC12 (ユニット0) およびAN000～AN002にサンプル&ホールド回路を使用しない場合はVCCに接続してください。
	VREFL0	入力	ADC12用のアナログ基準グランド端子。ADC12 (ユニット0) およびAN000～AN002にサンプル&ホールド回路を使用しない場合は、この端子をVSSに接続してください。
	VREFH	入力	ADC12 (ユニット1) とD/Aコンバータ用のアナログ基準電圧端子。ADC12 (ユニット1)、AN100～AN102にサンプル&ホールド回路およびD/Aコンバータを使用しない場合は、この端子をVCCに接続してください。
	VREFL	入力	ADC12とD/Aコンバータ用のアナログ基準グランド端子。ADC12 (ユニット1)、AN100～AN102にサンプル&ホールド回路およびD/Aコンバータを使用しない場合は、この端子をVSSに接続してください。
ADC12	AN000～AN007, AN016～AN020	入力	ADC12で処理されるアナログ信号用の入力端子 AN005とAN105、およびAN006とAN106はそれぞれ同じポートに割り当てられています。
	AN100～AN102, AN105～AN107, AN116～AN118	入力	
	ADTRG0	入力	A/D変換を開始する外部トリガ信号用の入力端子
	ADTRG1	入力	
DAC12	DA0, DA1	出力	D/Aコンバータで処理されるアナログ信号用の出力端子
ACMPHS	VCOOUT	出力	コンパレータ出力端子
	IVREF0～IVREF3	入力	コンパレータ用の基準電圧入力端子
	IVCMP0～IVCMP2	入力	コンパレータ用のアナログ電圧入力端子
CTSU	TS00～TS17	入力	静電容量式タッチ検出端子 (タッチ端子)
	TSCAP	-	タッチドライバ用の二次電源端子
I/Oポート	P000～P009, P014, P015	入出力	汎用入出力端子
	P100～P115	入出力	汎用入出力端子
	P200	入力	汎用入力端子
	P201～P214	入出力	汎用入出力端子
	P300～P313	入出力	汎用入出力端子
	P400～P415	入出力	汎用入出力端子
	P500～P506, P508, P511, P512	入出力	汎用入出力端子
	P600～P605, P608～P614	入出力	汎用入出力端子
	P700～P705, P708～P713	入出力	汎用入出力端子
P800, P801	入出力	汎用入出力端子	

表 1.17 端子機能 (5/5)

機能	端子名	入出力	説明
PDC	PIXCLK	入力	画像転送用クロック端子
	VSYNC	入力	垂直同期信号端子
	HSYNC	入力	水平同期信号端子
	PIXD0～PIXD7	入力	8ビット画像データ端子
	PCKO	出力	ドットクロック用の出力端子

1.6 ピン配置図

図 1.3 ~ 図 1.5 にピン配置図を示します。




図 1.3 145-pin LGA のピン配置図 (上面図)




図 1.4 144-pin LQFP のピン配置図 (上面図)




図 1.5 100-pin LQFP のピン配置図 (上面図)

ピン番号		電源、システム、クロック、デバッグ、CAC				I/Oポート		外部バス		Extbus		タイマ				通信インターフェース								アナログ		HMI		
ピン番号	機能	VCC	VSS	VCL	割り込み	I/Oポート	外部バス	SDRAM	AGT	GPT	GPT	RTC	USBFS, CAN	SCI0,2,4,6,8 (30 MHz)	SCI1,3,5,7,9 (30 MHz)	IIC	SPI, QSPI	SSIE	ETHERC (MII) (25 MHz)	ETHERC (RMII) (50 MHz)	SDHI	ADC12	DAC12, ACMPHS	CTSU	PDC			
E2	84	60				P609	CS1	CKE				GTIOC 5A		CTX1														
F3	85	61				P610	CS0	WE				GTIOC 5B		CRX1														
E1	86				CLKOUT / CACREF	P611		SDCS																				
F2	87					P612	D08[A08/D08]	DQ08								SCK7												
F1	88					P613	D09[A09/D09]	DQ09								TXD7												
G3	89					P614	D10[A10/D10]	DQ10								RXD7												
G1	90	62	VCC																									
G2	91	63	VSS																									
H1	92	64	VCL																									
H2	93					P605	D11[A11/D11]	DQ11				GTIOC 8A																
G4	94					P604	D12[A12/D12]	DQ12				GTIOC 8B																
H3	95					P603	D13[A13/D13]	DQ13				GTIOC 7A																
J1	96	65				P602	EBC LK	SDCLK				GTIOC 7B																
J2	97	66				P601	WR/WR0	DQM0				GTIOC 6A																
H4	98	67	CLKOUT / CACREF			P600	RD					GTIOC 6B																
K2	99		VCC																									
K1	100		VSS																									
J3	101	68				KR07	P107	D07[A07/D07]	DQ07	AGTOA0		GTIOC 8A																
K3	102	69				KR06	P106	D06[A06/D06]	DQ06	AGTOB0		GTIOC 8B																
J4	103	70				IRQ0/KR05	P105	D05[A05/D05]	DQ05		GTETRGA	GTIOC 1A																
L3	104	71				IRQ1/KR04	P104	D04[A04/D04]	DQ04		GTETRGB	GTIOC 1B																
L1	105	72				KR03	P103	D03[A03/D03]	DQ03		GTOWUP	GTIOC 2A_A																
M1	106	73				KR02	P102	D02[A02/D02]	DQ02	AGTO0	GTOWLO	GTIOC 2B_A																
M2	107	74				IRQ1/KR01	P101	D01[A01/D01]	DQ01	AGTEE0	GTETRGB	GTIOC 5A																
N1	108	75				IRQ2/KR00	P100	D00[A00/D00]	DQ00	AGTIO0	GTETRGA	GTIOC 5B																
L2	109					P800	D14[A14/D14]	DQ14																				
N2	110					P801	D15[A15/D15]	DQ15																				
N3	111		VCC																									
M3	112		VSS																									
K4	113	76				P500				AGTOA0	GTIU	GTIOC 11A																
M4	114	77				IRQ11	P501			AGTOB0	GTIV	GTIOC 11B																
L4	115	78				IRQ12	P502				GTIW	GTIOC 12A																
K5	116	79				P503					GTETRCG	GTIOC 12B																
L5	117	80				P504	ALE				GTETRGD	GTIOC 13A																
K6	118					IRQ14	P505					GTIOC 13B																
L6	119					IRQ15	P506																					
N4	120	81				P508																						

ピン番号	LGA145	LQFP144	LQFP100	電源、システム、クロック、デバッグ、CAC	割り込み	I/Oポート	Extbus		タイマ										通信インターフェース						アナログ		HMI												
							外部バス	SDRAM	AGT	GPT	GPT	RTC	USBFS, CAN	SCI0, 2, 4, 6, 8 (30 MHz)	SCI1, 3, 5, 7, 9 (30 MHz)	IIC	SPI, QSPI	SSIE	ETHERC (MII) (25 MHz)	ETHERC (RMII) (50 MHz)	SDHI	ADC12	DAC12, ACMPHS	CTSU	PDC														
N5	121	82	VCC	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
M5	122	83	VSS	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
M6	123	84	-	-	IRQ13	P015	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
N6	124	85	-	-	-	P014	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
M7	125	86	VREFL	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
N7	126	87	VREFH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
L7	127	88	AVCC0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
L8	128	89	AVSS0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
M8	129	90	VREFL0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
N8	130	91	VREFH0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
M9	131	-	-	-	IRQ13-DS	P009	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
N9	132	92	-	-	IRQ12-DS	P008	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
K7	133	93	-	-	-	P007	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
L9	134	94	-	-	IRQ11-DS	P006	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
K8	135	95	-	-	IRQ10-DS	P005	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
K9	136	96	-	-	IRQ9-DS	P004	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
K10	137	97	-	-	-	P003	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-		
M10	138	98	-	-	IRQ8-DS	P002	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
N10	139	99	-	-	IRQ7-DS	P001	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
L10	140	100	-	-	IRQ6-DS	P000	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
N11	141	-	VSS	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
N12	142	-	VCC	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
M11	143	-	-	-	IRQ14	P512	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
M12	144	-	-	-	IRQ15	P511	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	

注 . いくつかの端子名には、_A、_B、および _C という接尾語が付加されています。GPT、IIC、SPI、SSIE、ETHERC (RMII)、および SDHI 機能を割り当てる場合、同じ接尾語の機能端子を選択してください。

2. CPU

2.1 概要

本 MCU は、Arm® Cortex®-M4 コアをベースにしています。

2.1.1 CPU

- Arm Cortex-M4
 - リビジョン : r0p1-01rel0
 - Armv7E-M アーキテクチャプロファイル
 - 単精度浮動小数点ユニット (ANSI/IEEE 規格 754-2008 に準拠)
- メモリプロテクションユニット (MPU)
 - Armv7 保護メモリシステムアーキテクチャ
 - 8つのメモリ保護領域
- SysTick タイマ
 - SYSTICCLK (LOCO) または ICLK による駆動

詳細は、[参考資料 1.](#) および [参考資料 2.](#) を参照してください。

2.1.2 デバッグ

- Arm CoreSight™ ETM-M4
 - リビジョン : r0p1-00rel0
 - Arm ETM アーキテクチャバージョン 3.5
- CoreSight 計装トレースマクロセル (ITM)
- データウォッチポイント & トレース (DWT) ユニット
 - ウォッチポイントとトリガ用の 4 つのコンパレータ
- フラッシュパッチ&ブレイクポイント (FPB) ユニット
 - フラッシュパッチ (リマップ) 機能は使用できない。ブレイクポイント機能のみ使用可能
 - 6 つの命令コンパレータ
 - 2 つのリテラルコンパレータ
- CoreSight タイムスタンプジェネレータ (TSG)
 - ETM および ITM 用タイムスタンプ
 - CPU クロックによる駆動
- デバッグレジスタモジュール (DBGREG)
 - リセットコントロール
 - 停止コントロール
- CoreSight デバッグアクセスポート (DAP)
 - JTAG デバッグポート (JTAG-DP)
 - シリアルワイヤデバッグポート (SW-DP)
- Cortex-M4 トレースポートインタフェースユニット (TPIU)
 - 4 ビット TPIU フォーマッタ出力
 - シリアルワイヤ出力
- CoreSight エンベデッドトレースバッファ (ETB)
 - CoreSight トレースメモリコントローラ (ETB コンフィグレーション内蔵)
 - バッファサイズ : 2KB

詳細は、[参考資料 1](#) および [参考資料 2](#) を参照してください。

2.1.3 動作周波数

本MCUの動作周波数は以下のとおりです。

- CPU：最大120MHz
- 4ビットTPIUトレースインタフェース：最大60MHz
- シリアルワイヤ出力（SWO）トレースインタフェース：最大60MHz
- ジョイントテストアクショングループ（JTAG）インタフェース：最大25MHz

図2.1にCortex-M4 CPUのブロック図を示します。




図 2.1 Cortex-M4 CPU ブロック図

2.2 MCU の実装オプション

表 2.1 に本 MCU の実装オプションを示します。これは、参考資料 2. の構成可能オプションを基にしています。

表 2.1 実装オプション

オプション	実装
MPU	あり (8つのメモリ保護領域)
FPB	フラッシュパッチ (リマップ) 機能は使用できません。ブレークポイント機能のみ使用可能です。
FPU	あり
割り込み回数	96
プライオリティビット数	4
ウェイクアップ割り込みコントローラ (WIC (注1)) の数	なし
スリープモードパワーセーブ	スリープモードなどの低消費電力モードがサポートされています。 詳細は、「11. 低消費電力モード」を参照してください。 注. SCB.SCR.SLEEPDEEP は無視されます。
エンディアン形式	リトルエンディアン
SysTick SYST_CALIB レジスタ	SYST_CALIB = 4000 0147h ビット[31] = 0 基準クロック提供 ビット[30] = 1 TERMS値が精度異常 ビット[29:24] = 00h 予約ビット ビット[23:0] = 000147h TERM: (32768 × 10ms) - 1/32.768kHz = 326.66 (10進) = 327 (スキューを含む) = 000147h
イベント入出力	実装なし
システムリセット要求出力	アプリケーション割り込みおよびリセットコントロールレジスタのSYSRESETREQビットによってCPUがリセットされます。
補助フォルト入力 (AUXFAULT)	実装なし

注 1. ウェイクアップ割り込みコントローラ (WIC) の代わりに、ICUによってCPUのウェイクアップが可能です。
詳細は、「14. 割り込みコントローラユニット (ICU)」を参照してください。

2.3 トレースインタフェース

トレースポートインタフェースユニット (TPIU) とシリアルワイヤ出力 (SWO) は、トレース出力を行います。表 2.2 は、この機能に対応する MCU 端子を示しています。これらの端子は他機能との兼用端子です。

表 2.2 トレース機能の端子

名称	入出力	幅	機能
TCLK	出力	1ビット	トレースクロック
TDATA0	出力	1ビット	トレースデータ出力0
TDATA1	出力	1ビット	トレースデータ出力1
TDATA2	出力	1ビット	トレースデータ出力2
TDATA3	出力	1ビット	トレースデータ出力3
TDO/SWO	出力	1ビット	シリアルワイヤ出力 JTAG TDO端子と兼用

2.4 JTAG/SWD インタフェース

表 2.3 は JTAG/SWD 端子を示しています。

表 2.3 JTAG/SWD 端子

名称	入出力	P/N	幅	機能	使用しない場合
TCK/SWCLK	入力	Pos.	1ビット	JTAGクロック端子	プルアップ
TMS/SWDIO	入出力	Neg.	1ビット	JTAG TMS端子 SWD入出力端子	プルアップ
TDI	入力	Pos.	1ビット	JTAG TDI端子	プルアップ
TDO/SWO	出力	Neg.	1ビット	JTAG TDO端子 シリアルワイヤ出力と兼用	オープン

2.5 デバッグモード

2.5.1 デバッグモード定義

シングルチップモードでは、接続のデバッグ状態は OCD モードと定義され、未接続のデバッグ状態はユーザモードと定義されます。表 2.4 に、2 つの CPU デバッグモードおよびその使用条件を示します。

表 2.4 CPU デバッグモードおよび条件

条件		モード	
OCD 接続	JTAG/SWD 認証	デバッグモード	デバッグ認証
未接続	—	ユーザモード	禁止
接続	不合格	ユーザモード	禁止
接続	合格	OCD モード	許可

- 注 . OCD 接続は、SWJ-DP レジスタの CDBGPWUPREQ ビット出力によって判別されます。このビットは OCD によってのみ書き込むことができます。ただし、このビットのレベルは、DBGSTR.CDBGPWUPREQ ビットの読み出しによって確認できます。
- 注 . デバッグ認証は、Armv7-M アーキテクチャによって定義されます。「許可」とは、侵入型と非侵入型の両方の CPU デバッグが許可されることを意味します。「禁止」とは、両方とも許可されないことを意味します。

2.5.2 デバッグモードの影響

この節ではデバッグモードの影響について説明します。デバッグモードは CPU の内部および外部に影響を与えます。

2.5.2.1 低消費電力モード

すべての CoreSight デバッグコンポーネントは、CPU がソフトウェアスタンバイモード、スヌーズモード、あるいはディープソフトウェアスタンバイモードに入った場合でも、レジスタの設定値を格納することが可能です。ただし、これらの低消費電力モードにおいては、AHB-AP はオンチップデバッグ (OCD) アクセスに応答できません。CoreSight デバッグコンポーネントにアクセスするには、OCD は低消費電力モードが解除されるのを待つ必要があります。OCD は MCUCTRL レジスタの DBIRQ ビットを設定することで、低消費電力モードの解除を要求できます。詳細は、2.6.5.3 MCU コントロールレジスタ (MCUCTRL) を参照してください。

2.5.2.2 リセット

OCD モードでは、一部のリセットは CPU 状態と DBGSTOPCR の設定内容に依存します。

表 2.5 リセットまたは割り込みおよびモード設定

リセットまたは割り込みの名称	オンチップデバッグ (OCD) モード時の制御	
	OCD ブレークモード	OCD RUN モード
RES 端子リセット	ユーザモードと同じ	
パワーオンリセット	ユーザモードと同じ	
独立ウォッチドッグタイマリセット/割り込み	発生なし (注1)	DBGSTOPCR の設定内容に依存 (注2)
ウォッチドッグタイマリセット/割り込み	発生なし (注1)	DBGSTOPCR の設定内容に依存 (注2)
電圧監視0リセット	DBGSTOPCR の設定内容に依存 (注3)	
電圧監視1リセット/割り込み	DBGSTOPCR の設定内容に依存 (注3)	
電圧監視2リセット/割り込み	DBGSTOPCR の設定内容に依存 (注3)	
SRAM パリティエラーリセット/割り込み	DBGSTOPCR の設定内容に依存 (注3)	
SRAM ECC エラーリセット/割り込み	DBGSTOPCR の設定内容に依存 (注3)	
MPU バスマスタリセット/割り込み	ユーザモードと同じ	
MPU バススレーブリセット/割り込み	ユーザモードと同じ	
スタックポインタエラーリセット/割り込み	ユーザモードと同じ	
ディープソフトウェアスタンバイリセット	ユーザモードと同じ	
ソフトウェアリセット	ユーザモードと同じ	

注. OCD ブレークモードでは CPU が停止しています。OCD RUN モードでは CPU が OCD モードにあって、停止していません。

注 1. このモードでは IWDT と WDT は常に停止しています。

注 2. IWDT と WDT の動作は、DBGSTOPCR の設定内容に依存します。

注 3. リセットまたは割り込みのマスク処理は、DBGSTOPCR の設定内容に依存します。

2.6 プログラマモデル

2.6.1 アドレス空間

本 MCU のデバッグシステムには、次の 2 つの CoreSight アクセスポート (AP) があります。

- AHB-AP : CPU バスマトリックスに接続され、CPU と同様にシステムアドレス空間にアクセスします
- APB-AP : 専用のアドレス空間 (OCD アドレス空間) を持ち、OCD レジスタに接続されます

図 2.2 は、AP 接続とアドレス空間のブロック図です。




図 2.2 JTAG/SWD 認証のブロック図

デバッグ用に、DBGREG と OCDREG の 2 つのレジスタモジュールが存在します。DBGREG はシステムアドレス空間に配置され、OCD エミュレータ、CPU、および MCU の他のバスマスタからアクセスが可能です。OCDREG は OCD アドレス空間に配置され、OCD ツールからのみアクセスが可能です。CPU と他のバスマスタは OCD レジスタにアクセスできません。

2.6.2 Cortex-M4 ペリフェラルアドレスマップ

システムアドレス空間では、Cortex-M4 コアは専用周辺バス (PPB) を備えます。このバスは CPU および OCD エミュレータからのみアクセスが可能です。PPB は、本 MCU に対する Cortex-M4 オリジナル実装から拡張されます。表 2.6 は、本 MCU のアドレスマップを示しています。

表 2.6 Cortex-M4ペリフェラルアドレスマップ

コンポーネント名	開始アドレス	終了アドレス	備考
ITM	E000 0000h	E000 0FFFh	参考資料2.を参照してください。
DWT	E000 1000h	E000 1FFFh	参考資料2.を参照してください。
FPB	E000 2000h	E000 2FFFh	参考資料2.を参照してください。
SCS	E000 E000h	E000 EFFFh	参考資料2.を参照してください。
TPIU	E004 0000h	E004 0FFFh	参考資料2.を参照してください。
ETM	E004 1000h	E004 1FFFh	参考資料5.を参照してください。
ATB ファネル	E004 2000h	E004 2FFFh	2.7 および参考資料4.を参照してください。
ETB	E004 3000h	E004 3FFFh	参考資料6.を参照してください。
タイムスタンプジェネレータ	E004 4000h	E004 4FFFh	2.10 および参考資料4.を参照してください。
ROM テーブル	E00F F000h	E00F FFFFh	2.6.3 および参考資料7.を参照してください。

2.6.3 CoreSight ROM テーブル

本 MCU には 1 つの CoreSight ROM テーブルがあります。これは Arm コンポーネントの一覧表です。

2.6.3.1 ROM エントリ

表 2.7 に、CoreSight ROM テーブル内の ROM エントリを示します。OCD エミュレータは、この ROM エントリを使用して、システムに実装されているコンポーネントを識別できます。詳細は参考資料 7. を参照してください。

表 2.7 CoreSight ROM テーブル

#	アドレス	アクセスサイズ	R/W	値	コンポーネント
0	E00F F000h	32ビット	R	FFF0_F003h	NVIC
1	E00F F004h	32ビット	R	FFF0_2003h	SWT
2	E00F F008h	32ビット	R	FFF0_3003h	FPB
3	E00F F00Ch	32ビット	R	FFF0_1003h	ITM
4	E00F F010h	32ビット	R	FFF4_1003h	TPIU
5	E00F F014h	32ビット	R	FFF4_2003h	ETM
6	E00F F018h	32ビット	R	FFF4_3003h	ファネル
7	E00F F01Ch	32ビット	R	FFF4_4003h	ETB
8	E00F F020h	32ビット	R	FFF4_5003h	TSG
9	E00F F024h	32ビット	R	0000_0000h	(エントリ終了)

2.6.3.2 CoreSight コンポーネントレジスタ

CoreSight ROM テーブルは、Arm CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタの一覧表です。

表 2.8 にこれらのレジスタを示します。各レジスタの詳細は、参考資料 7. を参照してください。

表 2.8 CoreSight ROM テーブルの CoreSight コンポーネントレジスタ

名称	アドレス	アクセスサイズ	R/W	初期値
DEVTYPE	E00F FFCCh	32ビット	R	0000_0001h
PID4	E00F FFD0h	32ビット	R	0000_0004h
PID5	E00F FFD4h	32ビット	R	0000_0000h
PID6	E00F FFD8h	32ビット	R	0000_0000h
PID7	E00F FFDCh	32ビット	R	0000_0000h
PID0	E00F FFE0h	32ビット	R	0000_0015h
PID1	E00F FFE4h	32ビット	R	0000_0030h
PID2	E00F FFE8h	32ビット	R	0000_000Ah
PID3	E00F FFECh	32ビット	R	0000_0000h
CID0	E00F FFF0h	32ビット	R	0000_000Dh
CID1	E00F FFF4h	32ビット	R	0000_0010h
CID2	E00F FFF8h	32ビット	R	0000_0005h
CID3	E00F FFFCh	32ビット	R	0000_00B1h

2.6.4 DBGREG モジュール

DBGREG レジスタモジュールは、デバッグ機能を制御します。CoreSight 準拠のコンポーネントとして実装されています。

表 2.9 に、CoreSight コンポーネントレジスタ以外の DBGREG レジスタを示します。

表 2.9 CoreSight ではない DBGREG レジスタ

名称	DAP ポート	アドレス	アクセスサイズ	R/W
デバッグステータスレジスタ	ポート0	4001 B000h	32ビット	R
デバッグストップコントロールレジスタ	ポート0	4001 B010h	32ビット	R/W
トレースコントロールレジスタ	ポート0	4001 B020h	32ビット	R/W

2.6.4.1 デバッグステータスレジスタ (DBGSTR)

アドレス **DBG.DBGSTR 4001 B000h**

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	CDBGPWRUPACK	CDBGPWRUPREQ	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b27-b0	—	予約ビット	読むと0が読めます。	R
b28	CDBGPWRUPREQ	デバッグパワーアップ要求	0 : OCDはデバッグパワーアップを要求していない 1 : OCDはデバッグパワーアップを要求している	R
b29	CDBGPWRUPACK	デバッグパワーアップアクノリッジ	0 : デバッグパワーアップ要求は受け付けられていない 1 : デバッグパワーアップ要求は受け付けられている	R
b31-b30	—	予約ビット	読むと0が読めます。	R

2.6.4.2 デバッグストップコントロールレジスタ (DBGSTOPCR)

アドレス DBG.DBGSTOPCR 4001 B010h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	DBGSTO P_RECC R	DBGSTO P_RPER	—	—	—	—	—	DBGSTOP_LVD[2:0]		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	DBGSTO P_WDT	DBGSTO P_IWDT
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1

ビット	シンボル	ビット名	機能	R/W
b0	DBGSTOP_IWDT	IWDTリセット/割り込み用のマスクビット	OCD RUNモードでのIWDTリセット/割り込み用のマスクビット OCDブレークモードでは、このビットの値に関係なく、リセット/割り込みはマスクされ、IWDTカウンタは停止します。 0: IWDTリセット/割り込みを許可 1: IWDTリセット/割り込みをマスクし、IWDTカウンタを停止	R/W
b1	DBGSTOP_WDT	WDTリセット/割り込み用のマスクビット	OCD RUNモードでのWDTリセット/割り込み用のマスクビット OCDブレークモードでは、このビットの値に関係なく、リセット/割り込みはマスクされ、WDTカウンタは停止します。 0: WDTリセット/割り込みを許可 1: WDTリセット/割り込みをマスクし、WDTカウンタを停止	R/W
b15-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	DBGSTOP_LVD[2:0]	LVD0リセット用のマスクビット	0: LVD0リセットを許可 1: LVD0リセットをマスク	R/W
b17	—	LVD1リセット/割り込み用のマスクビット	0: LVD1リセット/割り込みを許可 1: LVD1リセット/割り込みをマスク	R/W
b18	—	LVD2リセット/割り込み用のマスクビット	0: LVD2リセット/割り込みを許可 1: LVD2リセット/割り込みをマスク	R/W
b23-b19	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b24	DBGSTOP_RPER	SRAMパリティエラーリセット/割り込み用のマスクビット	0: SRAMパリティエラーリセット/割り込みを許可 1: SRAMパリティエラーリセット/割り込みをマスク	R/W
b25	DBGSTOP_RECCR	SRAM ECCエラーリセット/割り込み用のマスクビット	0: SRAM ECCエラーリセット/割り込みを許可 1: SRAM ECCエラーリセット/割り込みをマスク	R/W
b31-b26	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

デバッグストップコントロールレジスタ (DBGSTOPCR) は、OCD モード時の機能停止を制御します。このレジスタの全ビットは、MCU が OCD モードでないときは、0 とみなされます。

2.6.4.3 トレースコントロールレジスタ (TRACECTR)

アドレス `DBG.TRACECTR 4001 B020h`

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	ENETB FULL	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b30-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31	ENETBFULL	ETBフル時の停止要求用のイネーブルビット	0 : ETBフルはCPUを停止させない 1 : ETBフルはCPUを停止させる	R/W

2.6.4.4 DBGREG CoreSight コンポーネントレジスタ

DBGREG モジュールは、Arm CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタを備えています。

表 2.10 は、これらのレジスタの一覧です。詳細は[参考資料 7](#)を参照してください。

表 2.10 DBGREG CoreSight コンポーネントレジスタ

名称	アドレス	アクセスサイズ	R/W	初期値
PID4	4001 BFD0h	32ビット	R	0000_0004h
PID5	4001 BFD4h	32ビット	R	0000_0000h
PID6	4001 BFD8h	32ビット	R	0000_0000h
PID7	4001 BFDCh	32ビット	R	0000_0000h
PID0	4001 BFE0h	32ビット	R	0000_0005h
PID1	4001 BFE4h	32ビット	R	0000_0030h
PID2	4001 BFE8h	32ビット	R	0000_001Ah
PID3	4001 BFECCh	32ビット	R	0000_0000h
CID0	4001 BFF0h	32ビット	R	0000_000Dh
CID1	4001 BFF4h	32ビット	R	0000_00F0h
CID2	4001 BFF8h	32ビット	R	0000_0005h
CID3	4001 BFFCh	32ビット	R	0000_00B1h

2.6.5 OCDREG モジュール

OCDREG レジスタモジュールは、オンチップデバッグ（OCD）エミュレータ機能を制御します。CoreSight 準拠のコンポーネントとして実装されています。

表 2.11 に、CoreSight コンポーネントレジスタ以外の OCDREG レジスタを示します。

表 2.11 CoreSight ではない OCDREG レジスタ

名称	DAPポート	アドレス	アクセスサイズ	R/W	
ID 認証コードレジスタ 0	IAUTH0	ポート1	8000 0000h	32ビット	W
ID 認証コードレジスタ 1	IAUTH1	ポート1	8000 0100h	32ビット	W
ID 認証コードレジスタ 2	IAUTH2	ポート1	8000 0200h	32ビット	W
ID 認証コードレジスタ 3	IAUTH3	ポート1	8000 0300h	32ビット	W
MCU ステータスレジスタ	MCUSTAT	ポート1	8000 0400h	32ビット	R
MCU コントロールレジスタ	MCUCTRL	ポート1	8000 0410h	32ビット	R/W


注． OCDREG は専用の OCD アドレス空間に配置されます。このアドレスマップはシステムのアドレスマップから独立していません。2.6.2 [Cortex-M4 ペリフェラルアドレスマップ](#)を参照してください。

2.6.5.1 ID 認証コードレジスタ（IAUTH0～3）


128 ビットキーを書き込むための 4 つの認証レジスタが存在します。これらのレジスタは、IAUTH0 から IAUTH3 への順序で書き込む必要があります。レジスタセットへの書き込みがこの順序に従わないと、予測できない結果となります。

32 ビットの書き込みのみが許可されます。このレジスタの初期値はすべて 1 です。これは、OSIS レジスタの ID コードが初期値の場合、JTAG/SWD アクセスが許可されることを意味します。2.11.2 [アンロック ID コード](#)を参照してください。


アドレス [IAUTH0 8000 0000h](#)




アドレス [IAUTH1 8000 0100h](#)



アドレス [IAUTH2 8000 0200h](#)



アドレス [IAUTH3 8000 0300h](#)



2.6.5.2 MCU ステータスレジスタ (MCUSTAT)

アドレス MCUSTAT 8000 0400h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	CPUSTOPCLK	CPUSLEEP	AUTH
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	1/0 (注1)	1/0 (注1)	0

ビット	シンボル	ビット名	機能	R/W
b0	AUTH	認証ステータス	0 : 認証失敗 1 : 認証成功	R
b1	CPUSLEEP		0 : CPUは非スリープモード 1 : CPUはスリープモード	R
b2	CPUSTOPCLK		0 : CPUクロックを停止させない。MCUがノーマルモードまたはスリープモードであることを示す 1 : CPUクロックを停止させる。これは、MCUがスヌーズモード、またはソフトウェアスタンバイモードであることを示す	R
b31-b3	—	予約ビット	読むと0が読めます。	R

注 1. MCU 状態に依存します。

2.6.5.3 MCU コントロールレジスタ (MCUCTRL)

アドレス MCUCTRL 8000 0410h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	DBIRQ	—	—	—	—	—	—	—	EDBGRQ
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	EDBGRQ	外部デバッグ要求	このビットに1を書き込むと、CPUが停止するかデバッグモニタ例外となります。 0：デバッグイベントを要求しない 1：デバッグイベントを要求する EDBGRQ ビットを0にするか、CPUが停止したとき、EDBGRQ ビットはクリアされます。	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	DBIRQ	デバッグ割り込み要求	このビットに1を書き込むと、MCUは低消費電力モードから復帰します。 0：デバッグ割り込みを要求しない 1：デバッグ割り込みを要求する この条件はDBIRQ ビットに0を書き込むことで解除できます。	R/W
b31-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注． DBIRQ ビットと EDBGRQ ビットは同じ値にしてください。

2.6.5.4 OCDREG CoreSight コンポーネントレジスタ

OCDREG モジュールは、Arm CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタを備えています。

表 2.12 は、これらのレジスタの一覧です。詳細は[参考資料 7](#)を参照してください。

表 2.12 DBGREG レジスタ

名称	アドレス	アクセスサイズ	R/W	初期値
PID4	8000 0FD0h	32ビット	読み出し専用	0000_0004h
PID5	8000 0FD4h	32ビット	読み出し専用	0000_0000h
PID6	8000 0FD8h	32ビット	読み出し専用	0000_0000h
PID7	8000 0FDCh	32ビット	読み出し専用	0000_0000h
PID0	8000 0FE0h	32ビット	読み出し専用	0000_0004h
PID1	8000 0FE4h	32ビット	読み出し専用	0000_0030h
PID2	8000 0FE8h	32ビット	読み出し専用	0000_000Ah
PID3	8000 0FECh	32ビット	読み出し専用	0000_0000h
CID0	8000 0FF0h	32ビット	読み出し専用	0000_000Dh
CID1	8000 0FF4h	32ビット	読み出し専用	0000_00F0h
CID2	8000 0FF8h	32ビット	読み出し専用	0000_0005h
CID3	8000 0FFCh	32ビット	読み出し専用	0000_00B1h

2.7 CoreSight ATB ファネル

MCU には、1 個の CoreSight ATB ファネルがあります。このファネルは、2 個の ATB スレーブと 1 個の ATB マスタを含み、ETM および ITM から ETB へのデバッグトレースのソースを選択するために使用されます。図 2.3 は、本 MCU における CoreSight ATB 接続を示しています。




図 2.3 CoreSight ATB 接続

表 2.13 は ATB ファネルのスレーブ接続を示しています。

表 2.13 ATB スレーブ接続

ATB スレーブ番号	接続されるトレースソース
#0	ITM
#1	ETM

ATB とファネルの詳細は、[参考資料 4](#) を参照してください。

2.8 フラッシュパッチ & ブレークユニット

本 MCU は、フラッシュパッチ & ブレークユニットを備えています。ブレークポイント機能は使用可能ですが、フラッシュパッチ (リマップ) 機能は使用できません。したがって、FP_COMPn レジスタの REPLACE ビット (ビット [31:30]) を 0 にしないでください。FP_REMAP レジスタのビット [28] は、常に 1 に固定されています。本レジスタに書き込む場合は、ビット [28] に 1 を書き込んでください。本レジスタを読み出す場合は、ビット [28] は常に 1 として読み出されます。詳細については、[参考資料 1](#) (注 1) を参照してください。

注 1. 参考資料では、IMPLEMENTATION DEFINED 外部基準クロックは SYSTICCLK (LOCO) であり、プロセッサクロックは ICLK です。

2.9 SysTick システムタイマ

SysTick システムタイマは、簡易的な 24 ビットダウンカウンタを備えています。このタイマの基準クロックには、CPU クロック (ICLK) または SysTick タイマクロック (SYSTICCLK) を選択できます。詳細は[参考資料 1](#) を参照してください。

2.10 CoreSight タイムスタンプジェネレータ

CoreSight タイムスタンプジェネレータは、CPU クロックベースのタイムスタンプを ITM と ETM に供給します。64 ビットカウンタの 48LSB ビットが、これら 2 つのコンポーネントに用いられます。詳細は[参考資料 4](#) を参照してください。

2.11 OCD エミュレータ接続

JTAG/SWD 認証機構は、デバッグと MCU リソースへのアクセス許可をチェックします。全デバッグ機能を取得するには、この認証機構の合格結果が必要です。

[図 2.4](#) に、認証機構のブロック図を示します。




図 2.4 認証機構のブロック図

本 MCU には認証用の ID コンパレータがあります。このコンパレータは、OCDREG からの 128 ビットの IAUTH 出力と、オプション設定メモリからの 128 ビットのアンロック ID コードを比較します。これら 2 つの出力が同一であると、CPU デバッグ機能と、OCD エミュレータからのシステムバスアクセスが許可されます。

2.11.1 DBGEN

OCD エミュレータは、アクセス許可を取得した後、システムコントロール OCD コントロールレジスタ (SYOCD CR) の DBGEN ビットを設定する必要があります。また、OCD エミュレータは DBGEN ビットをクリアしないと切断されません。詳細は、「[11. 低消費電力モード](#)」を参照してください。

2.11.2 アンロック ID コード

アンロック ID コードは、デバッグとオンチップリソースへのアクセスの許可を判定するために用いられます。アンロック ID コードが ID 認証レジスタ 0～3 に書き込まれた 128 ビットデータと一致した場合、JTAG/SWD デバッガはアクセス許可を取得します。アンロック ID コードは、オプション設定メモリの CD / シリアルプログラマ ID 設定レジスタに (OSIS) 書き込まれます。アンロック ID コードの初期値は、すべて 1 (FFFFFFFF_FFFFFFFF_FFFFFFFFh) です。詳細は、「7. オプション設定メモリ」を参照してください。

2.11.3 OCD エミュレータ接続における制限

この節では、エミュレータのアクセス制限について説明します。

2.11.3.1 低消費電力モード中の接続開始

OCD エミュレータから JTAG/SWD 接続を開始するとき、MCU はノーマルモードかスリープモードでなければいけません。MCU がソフトウェアスタンバイモード、スヌーズモード、またはディープソフトウェアスタンバイモードであると、OCD エミュレータは MCU をハングさせます。

2.11.3.2 OCD モードにおける低消費電力モードの切り替え

MCU が OCD モードであるとき、MCU の低消費電力モードの切り替えが可能です。ただし、AHB-AP からのシステムバスアクセスは、ソフトウェアスタンバイモード、スヌーズモード、またはディープソフトウェアスタンバイモードでは禁止されます。これらのモードでは、SWJ-DP、APB-AP、および OCDREG に対してのみ、OCD エミュレータからのアクセスが可能です。表 2.14 はこれらの制限を示しています。

表 2.14 モード別の制限

アクティブモード	OCDエミュレータ 接続の開始	低消費電力モード への切り替え	AHB-APとシステムバス へのアクセス	APB-APとOCDREG へのアクセス
ノーマル	可能	可能	可能	可能
スリープ	可能	可能	可能	可能
ソフトウェアスタンバイ	不可能	可能	不可能	可能
スヌーズ	不可能	可能	不可能	可能
ディープソフトウェアスタンバイ	不可能	可能	不可能	可能

ソフトウェアスタンバイモード、スヌーズモード、またはディープソフトウェアスタンバイモードにおいてシステムバスアクセスが必要な場合は、OCDREG の MCUCTRL.DBIRQ ビットを設定して、MCU を低消費電力モードから復帰させてください。同時に、OCDREG の MCUCTRL.EDBGRQ ビットを用いることで、OCD エミュレータは CPU ブレークによって CPU の実行を開始することなく、MCU を復帰させることが可能です。

2.11.3.3 OSIS におけるアンロック ID コードの変更

OSIS においてアンロック ID コードを変更した後、OCD エミュレータは、RES 端子をアサートするか、またはシステムコントロールブロックのアプリケーション割り込みおよびリセットコントロールレジスタの SYSRESETREQ ビットを 1 にすることによって、MCU をリセットする必要があります。変更されたアンロック ID コードは、リセット後に反映されます。

2.11.3.4 接続順序と JTAG/SWD 認証

OCD エミュレータは JTAG/SWD 認証機構で保護されているため、OCD では認証レジスタに対し ID コードの入力が必要となる場合があります。オプション設定メモリの OSIS 値によって、コード入力が必要かどうかが決まります。

リセットネゲート後、コールドスタート時の OSIS 値を比較する前に 5 μ s の待ち時間が必要です。

(1) OSIS の MSB が 0 (ビット [127] = 0) のとき

ID コードは常に不一致であり、OCD への接続は禁止されます。

ALeRASE コマンド操作に関する注意を示します。

1. 注意

OSIS の bit[127] が 0 に設定されているとき、エミュレータはデバイスに接続できませんが、ALeRASE コマンドは実行されます。ALeRASE コマンドが実行されたとき、ユーザー領域とオプション設定メモリ領域は初期化されます。

OSIS レジスタが初期化されるため、エミュレータが接続可能になります。

2. 対策

OSIS の bit[127] = 0 のとき、ALeRASE コマンドの実行を防止するためには、追加設定が必要です。以下の 2 つの方法を選択できます。

A) SECMPUAC の設定 (ブートスワップを設定しているとき、SECMPAC のアドレスは 2000h 加算されます。)

- SECMPUAC を 0xFEFF に設定してください。
- SECMPUPCS0 を 0xFFFF_FFFC に、SECMPUPCE0 を 0xFFFF_FFFF に設定してください。

B) AWS の設定

AWS の bit[15] を 0 に設定してください。

AWS の bit[15] は、一度 0 に設定すると 1 に変更できません。

0 に設定した場合、アクセスウィンドウとスタートアップ領域は二度と変更できません。

スタートアップ領域を変更できなくなるため、セルフプログラミングでの書き換えは禁止されます。

(2) OSIS がすべて 1 (デフォルト) のとき

OCD 認証は不要であり、OCD は認証なしで AHB-AP を使用できます。

1. JTAG または SWD インタフェースを介して OCD エミュレータを本 MCU に接続します。
2. DAP バスにアクセスするよう SWJ-DP を設定します。この設定において、OCD エミュレータは SWJ-DP コントロールステータスレジスタの CDBGPWRUPREQ をアサートする必要があります。その後、同じレジスタの CDBGPWRUPACK がアサートされるまで待ちます。
3. システムアドレス空間にアクセスするよう AHB-AP を設定します。この AHB-AP は DAP バスのポート 0 に接続されます。
4. AHB-AP を使用して、CPU デバッガリソースへのアクセスを開始します。

(3) OSIS[127:126] = 2'b10 のとき

OCD 認証が必要であり、OCD は、OCDREG の IAUTH レジスタ 0 ~ 3 にアンロック ID コードを書き込んでから、AHB-AP を使用する必要があります。

1. JTAG または SWD インタフェースを介して OCD デバッガを本 MCU に接続します。
2. DAP バスにアクセスするよう SWJ-DP を設定します。この設定において、OCD エミュレータは SWJ-DP コントロールステータスレジスタの CDBGPWRUPREQ をアサートする必要があります。その後、同じレジスタの CDBGPWRUPACK がアサートされるまで待ちます。
3. OCDREG にアクセスするよう APB-AP を設定します。この AHB-AP は DAP バスのポート 1 に接続されます。
4. APB-AP を使用して、OCDREG レジスタの IAUTH レジスタ 0 ~ 3 に 128 ビット ID コードを書き込みます。

5. この 128 ビット ID コードが OSIS の値と一致した場合、AHB-AP に対して AHB トランザクションを発行する権限が与えられます。認証結果は、MCUSTAT レジスタの AUTH ビット、または AHB-AP コントロールステータスワードレジスタの DbgStatus ビットで確認できます。
 - DbgStatus ビットが 1 の場合、128 ビット ID コードが OSIS 値と一致している。AHB 転送が許可される
 - DbgStatus ビットが 0 の場合、128 ビット ID コードが OSIS 値と一致していない。AHB 転送は許可されない
6. システムアドレス空間にアクセスするよう AHB-AP を設定します。この AHB-AP は DAP バスのポート 0 に接続されます。
7. AHB-AP を使用して、CPU デバッグリソースへのアクセスを開始します。

(4) OSIS[127:126] = 2'b11 のとき

OCD 認証が必要であり、OCD は、OCDREG レジスタの IAUTH レジスタ 0～3 にアンロック ID コードを書き込む必要があります。接続順序は、「ALeRASE」機能を除いて、OSIS[127:126] = 2'b10 の場合と同じです。

IAUTH レジスタ 0～3 に ASCII コードで「ALeRASE」と書き込まれている場合、コードフラッシュ、データフラッシュ、および構成領域の内容はただちに消去されます。詳細は、「53. フラッシュメモリ」を参照してください。

ALeRASE のシーケンスは以下のとおりです。

1. JTAG または SWD インタフェースを介して OCD デバッガを本 MCU に接続します。
2. DAP バスにアクセスするように SWJ-DP を設定します。この設定において、OCD エミュレータは SWJDP コントロールステータスレジスタの CDBGPWRUPREQ をアサートする必要があります。その後、同レジスタの CDBGPWRUPACK がアサートされるまで待ちます。
3. OCDREG にアクセスするよう APB-AP を設定します。APB-AP は DAP バスのポート 1 に接続されます。
4. APB-AP を使用して、OCDREG の IAUTH レジスタ 0～3 に 128 ビット ID コードを書き込みます。
5. 128 ビット ID コードが ASCII コードの「ALeRASE」(414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFFh) の場合、コードフラッシュ、データフラッシュ、および構成領域の内容は消去されます。その後、MCU はスリープモードに遷移します。

2.12 参考資料

1. *ARM®v7-M Architecture Reference Manual (ARM DDI 0403D)*
2. *ARM® Cortex®-M4 Processor Technical Reference Manual (ARM DDI 0439D)*
3. *ARM® Cortex®-M4 Devices Generic User Guide (ARM DUI 0553A)*
4. *ARM® CoreSight™ SoC-400 Technical Reference Manual (ARM DDI 0480F)*
5. *ARM® CoreSight™ ETM-M4 Technical Reference Manual (ARM DDI 0440C)*
6. *ARM® CoreSight™ Trace Memory Controller Technical Reference Manual (ARM DDI 0461B)*
7. *ARM® CoreSight™ Architecture Specification (ARM IHI 0029D)*

3. 動作モード

3.1 概要

表 3.1 は、モード設定端子による動作モードの選択を示しています。詳細は、[3.2 動作モードの説明](#)を参照してください。どのモードで起動しても、内蔵フラッシュメモリが有効な場合に動作を開始します。

表 3.1 モード設定端子による動作モードの選択

モード設定端子	動作モード	内蔵フラッシュメモリ	外部バス
MD			
1	シングルチップモード	有効	無効
0	SCI/USB ブートモード	有効	無効

3.2 動作モードの説明

3.2.1 シングルチップモード

シングルチップモードでは、すべての入出力端子が、入出力ポート、周辺機能入出力、または割り込み入力として使用可能です。MD 端子が High になっているときにリセットが解除されると、MCU はシングルチップモードで起動し、内蔵フラッシュメモリが有効になります。

3.2.2 SCI ブートモード

このモードでは、MCU 内部の専用領域に格納された、内蔵フラッシュメモリ書き込みルーチン（SCI ブートプログラム）が用いられます。調歩同期式シリアル通信インタフェース（UART）SCI を使用して、MCU 外部から内蔵フラッシュメモリ（コードフラッシュメモリ、データフラッシュメモリ）を書き換えることができます。詳細は、「[53. フラッシュメモリ](#)」を参照してください。MD 端子を Low に保持してリセットを解除すると、本 MCU は SCI ブートモードで起動します。

3.2.3 USB ブートモード

このモードでは、MCU 内部のブート領域に格納された、内蔵フラッシュメモリ書き込みルーチン（USB ブートプログラム）が用いられます。USB を使用して、MCU 外部から内蔵フラッシュメモリ（コードフラッシュメモリ、データフラッシュメモリ）を書き換えることができます。詳細は、「[53. フラッシュメモリ](#)」を参照してください。MD 端子を Low に保持してリセットを解除すると、本 MCU は USB ブートモードで起動します。

3.3 動作モード遷移

3.3.1 モード設定端子による動作モード遷移

MD 端子の設定による動作モード遷移について、[図 3.1](#) に状態遷移図を示します。




図 3.1 モード設定端子のレベルと動作モード

4. アドレス空間

4.1 概要

本 MCU は、プログラムとデータの両方を格納できる 4GB のリニアアドレス空間（0000 0000h ~ FFFF FFFFh）をサポートしています。図 4.1 にメモリマップを示します。




図 4.1 メモリマップ

4.2 外部アドレス空間

外部アドレス空間は、CS 領域 (CS0 ~ CS7)、SDRAM 領域 (SDCS)、および SPI 領域に分割されています。8つのCS領域 (CS0 ~ CS7) のそれぞれは、CS_n 端子 (n=0 ~ 7) から出力される CS_n 信号に対応しています。また、SPI 領域は、QSPI I/O レジスタと外部 SPI デバイス空間の2つの領域に分割されています。

図 4.2 に、個々の CS 領域 (CS0 ~ CS7)、SDRAM 領域 (SDCS)、および SPI 領域に対応するアドレス範囲を示します。




図 4.2 外部アドレス空間と CS 領域の対応

5. メモリミラー機能 (MMF)

5.1 概要

本 MCU はメモリミラー機能 (MMF) を備えています。MMF を構成することによって、コードフラッシュメモリ内のアプリケーションイメージのロードアドレスを、未使用の 23 ビットメモリミラー空間アドレスにおけるアプリケーションイメージのリンクアドレスへマップすることが可能です。ユーザアプリケーションコードを開発する場合、この MMF 転送先アドレスから実行するようにリンクする必要があります。アプリケーションコードでは、コードフラッシュメモリ内に格納されるときにロードアドレスを認識する必要がありません。

MMF の仕様を表 5.1 に示します。


表 5.1 MMFの仕様

項目	内容
メモリミラー空間	8MB (0200 0000h ~ 027F FFFFh)
メモリミラー境界	128バイト

5.2 レジスタの説明

5.2.1 MemMirror 特殊機能レジスタ (MMSFR)

アドレス [MMF.MMSFR 4000 1000h](#)



ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b22-b7	MEMMIRADDR[15:0]	メモリミラーアドレス	0000h~FFFFh (8MB)	R/W
b23	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31-b24	KEY[7:0]	MMSFR キーコード	MEMMIRADDR ビットの書き換えの可否を制御します。	R/W

MEMMIRADDR[15:0] ビット (メモリミラーアドレス)

メモリミラーアドレスのビット 22～7 を指定します。これらのビットでは、メモリミラー空間アドレスの開始アドレス (0200 0000h) のリンク先を定義します。これらのビットへの書き込みは、このレジスタが 32 ビットワードでアクセスされ、かつ DBh の値が KEY[7:0] ビットに書き込まれた場合にのみ有効になります。

KEY[7:0] ビット (MMSFR キーコード)

MEMMIRADDR ビットの書き換えの可否を制御します。KEY ビットへの書き込みデータは保存されません。読むと 0 が読めます。このキーコードと MEMMIRADDR は、同じサイクルで書き込む必要があります。

5.2.2 MemMirror イネーブルレジスタ (MMEN)

アドレス MMF.MMEN 4000 1004h



ビット	シンボル	ビット名	機能	R/W
b0	EN	メモリミラー機能イネーブル	0 : MMFは無効 1 : MMFは有効	R/W
b23-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31-b24	KEY[7:0]	MMEN キーコード	ENビットの書き換えの可否を制御します。	R/W

EN ビット (メモリミラー機能イネーブル)

EN ビットへの書き込みは、MemMirror イネーブルレジスタが 32 ビットワードでアクセスされ、かつ DBh の値が KEY[7:0] ビットに書き込まれた場合にのみ有効になります。

KEY[7:0] ビット (MMEN キーコード)

EN ビットの書き換えの可否を制御します。KEY[7:0] ビットへの書き込みデータは保存されません。読むと 0 が読めます。このキーコードと EN は、同じサイクルで書き込む必要があります。

5.3 動作説明

5.3.1 MMF 動作

MMFは、メモリミラー空間 (0200 0000h ~ 027F FFFFh) をコードフラッシュメモリ領域にリンクさせます。MMEN.EN=1の場合、CPUは通常のアドレス (開始アドレス: 0000 0000h) とメモリミラー空間アドレス (開始アドレス: 0200 0000h) の両方を使用してコードフラッシュメモリにアクセスできます。

図 5.1 に MMF の概要を示します。MMSFR.MEMMIRADDR では、メモリミラー空間アドレスの開始アドレス (0200 0000h) のリンク先を指定します。図 5.2、図 5.3、および図 5.4 に MMF の動作を示します。また、図 5.5 に MMF の設定手順を示します。




図 5.1 MMF 動作




図 5.2 MMF ブロック図

図 5.3 に、各モジュールで処理されるアドレスを示します。Arm® MPU は CPU のオリジナルアドレスを使用します。セキュリティ MPU とコードフラッシュメモリはそれぞれメモリミラー機能による変換後のアドレスを使用します。




図 5.3 MMF アドレス処理




図 5.4 MMF 動作フロー




図 5.5 MMF 設定フロー

5.3.2 設定例

コードフラッシュメモリ上の目的のアプリケーションコードは、MMSFR.MEMMIRADDR でコードフラッシュメモリの開始アドレスを指定し、MMEN.EN = 1 に設定することによって、メモリミラー空間上のアドレス 0200 0000h からアクセスすることが可能です。

図 5.6 に、MMF の使用方法の例を示します。




図 5.6 MMF 設定例

アプリケーションコード Ver.1 を使用する場合は、MMSFR レジスタを DB10 0000h に設定。

アプリケーションコード Ver.2 を使用する場合は、MMSFR レジスタを DB11 0000h に設定。

アプリケーションコード Ver.3 を使用する場合は、MMSFR レジスタを DB12 0000h に設定。

6. リセット

6.1 概要

本 MCU は、以下の 14 種類のリセットをサポートしています。

- RES 端子リセット
- パワーオンリセット
- 独立ウォッチドッグタイマリセット
- ウォッチドッグタイマリセット
- 電圧監視 0 リセット
- 電圧監視 1 リセット
- 電圧監視 2 リセット
- SRAM パリティエラーリセット
- SRAM ECC エラーリセット
- バスマスタ MPU エラーリセット
- バススレーブ MPU エラーリセット
- スタックポインタエラーリセット
- ディープソフトウェアスタンバイリセット
- ソフトウェアリセット

表 6.1 にリセットの名称と要因を示します。

表 6.1 リセットの名称と要因

リセット名	要因
RES 端子リセット	RES 端子への入力電圧が Low
パワーオンリセット	VCC の上昇 (監視電圧: V_{POR}) (注1)
独立ウォッチドッグタイマリセット	IWDT のアンダーフローまたはリフレッシュエラー
ウォッチドッグタイマリセット	WDT のアンダーフローまたはリフレッシュエラー
電圧監視 0 リセット	VCC の下降 (監視電圧: V_{det0}) (注1)
電圧監視 1 リセット	VCC の下降 (監視電圧: V_{det1}) (注1)
電圧監視 2 リセット	VCC の下降 (監視電圧: V_{det2}) (注1)
SRAM パリティエラーリセット	SRAM パリティエラー検出
SRAM ECC エラーリセット	SRAM ECC エラー検出
バスマスタ MPU エラーリセット	バスマスタ MPU エラー検出
バススレーブ MPU エラーリセット	バススレーブ MPU エラー検出
スタックポインタエラーリセット	スタックポインタエラー検出
ディープソフトウェアスタンバイリセット	割り込みによるディープソフトウェアスタンバイモードの解除
ソフトウェアリセット	レジスタ設定 (Arm®ソフトウェアリセットビット、AIRCR.SYSRESETREQ を使用)

注 1. 監視電圧 (V_{POR} 、 V_{det0} 、 V_{det1} 、 V_{det2}) については、「8. 低電圧検出 (LVD)」と「55. 電気的特性」を参照してください。

リセットによって内部状態は初期化され、端子は初期状態になります。表 6.2 と表 6.3 に、リセット種別ごとの初期化対象を示します。

表 6.2 リセット要因ごとの初期化対象リセット検出フラグ

初期化対象フラグ	リセット要因							
	RES 端子 リセット	パワーオン リセット	電圧監視0 リセット	独立ウォッチ ドッグタイマ リセット	ウォッチ ドッグタイマ リセット	電圧監視1 リセット	電圧監視2 リセット	ソフトウェア リセット
パワーオンリセット検出フラグ (RSTSR0.PORF)	○	x	x	x	x	x	x	x
電圧監視0リセット検出フラグ (RSTSR0.LVD0RF)	○	○	x	x	x	x	x	x
独立ウォッチドッグタイマリセット検出フラグ (RSTSR1.IWDTRF)	○	○	○	x	x	x	x	x
ウォッチドッグタイマリセット検出フラグ (RSTSR1.WDTRF)	○	○	○	x	x	x	x	x
電圧監視1リセット検出フラグ (RSTSR0.LVD1RF)	○	○	○	x	x	x	x	x
電圧監視2リセット検出フラグ (RSTSR0.LVD2RF)	○	○	○	x	x	x	x	x
ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	○	○	○	x	x	x	x	x
SRAMパリティエラーリセット検出フラグ (RSTSR1.RPERF)	○	○	○	x	x	x	x	x
SRAM ECCエラーリセット検出フラグ (RSTSR1.REERF)	○	○	○	x	x	x	x	x
バススレープMPUエラーリセット検出フラグ (RSTSR1.BUSSRF)	○	○	○	x	x	x	x	x
バスマスタMPUエラーリセット検出フラグ (RSTSR1.BUSMRF)	○	○	○	x	x	x	x	x
スタックポインタエラーリセット検出フラグ (RSTSR1.SPERF)	○	○	○	x	x	x	x	x
ディープソフトウェアスタンバイリセット検出フラグ (RSTSR0.DPSRSTF)	○	○	○	x	x	x	x	x
コールドスタート/ウォームスタート判別フラグ (RSTSR2.CWSF)	x	○	x	x	x	x	x	x

初期化対象フラグ	リセット要因						
	SRAM パリティ エラー リセット	SRAM ECC エラー リセット	バスマスタ MPUエラー リセット	バススレープ MPUエラー リセット	スタック ポインタ エラー リセット	ディープソフトウェア スタンバイリセット	
						DEEPCUT[0] = 0	DEEPCUT[0] = 1
パワーオンリセット検出フラグ (RSTSR0.PORF)	x	x	x	x	x	x	x
電圧監視0リセット検出フラグ (RSTSR0.LVD0RF)	x	x	x	x	x	x	x
独立ウォッチドッグタイマリセット検出フラグ (RSTSR1.IWDTRF)	x	x	x	x	x	○	○
ウォッチドッグタイマリセット検出フラグ (RSTSR1.WDTRF)	x	x	x	x	x	○	○
電圧監視1リセット検出フラグ (RSTSR0.LVD1RF)	x	x	x	x	x	x	x
電圧監視2リセット検出フラグ (RSTSR0.LVD2RF)	x	x	x	x	x	x	x
ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	x	x	x	x	x	○	○
SRAMパリティエラーリセット検出フラグ (RSTSR1.RPERF)	x	x	x	x	x	○	○
SRAM ECCエラーリセット検出フラグ (RSTSR1.REERF)	x	x	x	x	x	○	○
バススレープMPUエラーリセット検出フラグ (RSTSR1.BUSSRF)	x	x	x	x	x	○	○
バスマスタMPUエラーリセット検出フラグ (RSTSR1.BUSMRF)	x	x	x	x	x	○	○
スタックポインタエラーリセット検出フラグ (RSTSR1.SPERF)	x	x	x	x	x	○	○
ディープソフトウェアスタンバイリセット検出フラグ (RSTSR0.DPSRSTF)	x	x	x	x	x	x	x
コールドスタート/ウォームスタート判別フラグ (RSTSR2.CWSF)	x	x	x	x	x	x	x

○ : 0 に初期化される。x : 初期化されない。

表 6.3 リセット要因ごとの初期化対象モジュール関連レジスタ

初期化対象レジスタ		リセット要因							
		RES 端子 リセット	パワーオン リセット	電圧監視0 リセット	独立ウォッチ ドッグタイマ リセット	ウォッチ ドッグタイマ リセット	電圧監視1 リセット	電圧監視2 リセット	ソフトウェア リセット
ウォッチドッグタイマの レジスタ	WDTRR, WDTOR, WDTSR, WDTORCR, WDTCSSTPR	○	○	○	○	○	○	○	○
電圧監視機能1のレジスタ	LVD1CR0, LVCMPPCR.LVD1E, LVDLVL.R.LVD1LVL	○	○	○	○	○	×	×	×
	LVD1CR1/LVD1SR	○	○	○	○	○	×	×	×
電圧監視機能2のレジスタ	LVD2CR0, LVCMPPCR.LVD2E, LVDLVL.R.LVD2LVL	○	○	○	○	○	×	×	×
	LVD2CR1/LVD2SR	○	○	○	○	○	×	×	×
SOSCのレジスタ	SOSCCR	×	○ (注1)	×	×	×	×	×	×
	SOMCR	×	×	×	×	×	×	×	×
LOCOのレジスタ	LOCOCR	○	○	○	○	○	○	○	○
	LOCOUTCR	×	○	○	×	×	○	○	×
MOSCのレジスタ	MOMCR	○	○	○	○	○	○	○	○
リアルタイムクロック (RTC) のレジスタ (注2)		×	×	×	×	×	×	×	×
AGTのレジスタ		×	○	○	×	×	○	○	×
USBFSのレジスタ	DPUSR0R, DPUSR1R 以外	○	○	○	○	○	○	○	○
	DPUSR0R, DPUSR1R	○	○	○	○	○	○	○	○
MPUのレジスタ		○	○	○	○	○	○	○	○
端子状態 (XCIN/XCOUT 端子以外)		○	○	○	○	○	○	○	○
端子状態 (XCIN/XCOUT 端子)		×	×	×	×	×	×	×	×
低消費電力機能のレジスタ	DPSBYCR, DPSIER0 ~ DPSIER3, DPSIFR0 ~ DPSIFR3, DPSIEGR0 ~ DPSIEGR2	○	○	○	○	○	○	○	○
バッテリーバックアップのレジスタ		×	×	×	×	×	×	×	×
上記以外のレジスタ、CPU、および内部状態		○	○	○	○	○	○	○	○

初期化対象レジスタ		リセット要因						
		SRAM パリティ エラー リセット	SRAM ECC エラー リセット	バスマスタ MPUエラー リセット	バスマスタ MPUエラー リセット	スタック ポインタ エラー リセット	ディープソフトウェア スタンバイリセット	
							DEEPCUT[0] = 0	DEEPCUT[0] = 1
ウォッチドッグタイマの レジスタ	WDTRR, WDTOR, WDTSR, WDTORCR, WDTCSSTPR	○	○	○	○	○	○	○
電圧監視機能1のレジスタ	LVD1CR0, LVCMPPCR.LVD1E, LVDLVL.R.LVD1LVL	×	×	×	×	×	×	×
	LVD1CR1/LVD1SR	×	×	×	×	×	○	○
電圧監視機能2のレジスタ	LVD2CR0, LVCMPPCR.LVD2E, LVDLVL.R.LVD2LVL	×	×	×	×	×	×	×
	LVD2CR1/LVD2SR	×	×	×	×	×	○	○
SOSCのレジスタ	SOSCCR	×	×	×	×	×	×	×
	SOMCR	×	×	×	×	×	×	×
LOCOのレジスタ	LOCOCR	○	○	○	○	○	○	○
	LOCOUTCR	×	×	×	×	×	×	○
MOSCのレジスタ	MOMCR	○	○	○	○	○	×	×
リアルタイムクロック (RTC) のレジスタ (注2)		×	×	×	×	×	×	×
AGTのレジスタ		×	×	×	×	×	×	○
USBFSのレジスタ	DPUSR0R, DPUSR1R 以外	○	○	○	○	○	○	○
	DPUSR0R, DPUSR1R	○	○	○	○	○	×	○
MPUのレジスタ		○	○	×	×	×	○	○
端子状態 (XCIN/XCOUT 端子以外)		○	○	○	○	○	(注3)	(注3)
端子状態 (XCIN/XCOUT 端子)		×	×	×	×	×	×	×
低消費電力機能のレジスタ	DPSBYCR, DPSIER0 ~ DPSIER3, DPSIFR0 ~ DPSIFR3, DPSIEGR0 ~ DPSIEGR2	○	○	○	○	○	×	×
バッテリーバックアップのレジスタ		×	×	×	×	×	×	×
上記以外のレジスタ、CPU、および内部状態		○	○	○	○	○	○	○

○ : 0 に初期化される。x : 初期化されない。

注 1. 各レジスタの初期値については、「9. クロック発生回路」を参照してください。

注 2. RTC にはソフトウェアリセットがあります。RCR1.RTCOS、RCR1.CIE、RCR2.RTCOE、RCR2.ADJ30、RCR2.RESET は、すべてのタイプのリセットで初期化されます。対象ビットの詳細については、「26. リアルタイムクロック (RTC)」を

参照してください。

注 3. DPSBYCR.IOKEEP の設定値に依存します。

RTC はいずれのリセット要因によっても初期化されません。SOSC と LOCO は、RTC のクロックソースとして選択可能です。表 6.4 および表 6.5 に、リセット発生時の SOSC と LOCO の状態を示します。

表 6.4 リセット発生時の SOSC の状態

		リセット要因	
		POR	その他
SOSC	有効または無効	有効に初期化	リセット発生前に選択されていた状態を継続
	駆動能力	リセット発生前に選択されていた状態を継続	

表 6.5 リセット発生時の LOCO の状態

		リセット要因	
		POR, LVD0, LVD1, LVD2/ ディープソフトウェアスタンバイ (DEEPCUT[0] = 1)	その他
LOCO	有効または無効	有効に初期化	
	発振精度 (注1)	LOCOUTCR によるトリミング前の精度に 初期化 (精度 : ± 15%)	LOCOUTCR によってトリミングされた精度を継続

注 1. LOCO ユーザトリミングコントロールレジスタ (LOCOUTCR) は、POR、LVD0、LVD1、LVD2 およびディープソフトウェアスタンバイ (DEEPCUT[0] = 1) の各リセットでリセットされます。これにより、LOCO は、デフォルトの発振精度に戻ります。RTC が (LOCOUTCR のユーザトリミング値で) LOCO を RTC ソースクロックとして使用している場合、RTC 精度が影響を受ける場合があります。事前に設定した LOCO 発振精度に戻すには、これらのいずれかのリセットの後、LOCOUTCR に必要なトリミング値をリロードしてください。

表 6.6 にリセット機能に関連する入出力端子を示します。

表 6.6 リセットの入出力端子

端子名	入出力	機能
RES	入力	リセット端子

6.2 レジスタの説明

6.2.1 リセットステータスレジスタ 0 (RSTSR0)

アドレス SYSTEM.RSTSR0 4001 E410h

	b7	b6	b5	b4	b3	b2	b1	b0
	DPSRS TF	—	—	—	LVD2R F	LVD1R F	LVD0R F	PORF
リセット後の値	X (注1)	0	0	0	X (注1)	X (注1)	X (注1)	X (注1)

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	PORF	パワーオンリセット検出フラグ	0: パワーオンリセット未検出 1: パワーオンリセット検出	R(W) (注2)
b1	LVD0RF	電圧監視0リセット検出フラグ	0: 電圧監視0リセット未検出 1: 電圧監視0リセット検出	R(W) (注2)
b2	LVD1RF	電圧監視1リセット検出フラグ	0: 電圧監視1リセット未検出 1: 電圧監視1リセット検出	R(W) (注2)
b3	LVD2RF	電圧監視2リセット検出フラグ	0: 電圧監視2リセット未検出 1: 電圧監視2リセット検出	R(W) (注2)
b6-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	DPSRSTF	ディープソフトウェアスタンバイ リセットフラグ	0: 割り込みによるディープソフトウェアスタンバイ モード解除要求の発生なし 1: 割り込みによるディープソフトウェアスタンバイ モード解除要求の発生あり	R(W) (注2)

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをクリアするための0の書き込みのみ可能です。このフラグは、1を読んだ後、0を書くことでクリアする必要があります。

PORF フラグ (パワーオンリセット検出フラグ)

パワーオンリセットが発生したことを示します。

[1 になる条件]

- パワーオンリセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

LVD0RF フラグ (電圧監視 0 リセット検出フラグ)

VCC 電圧が V_{det0} レベル以下になったことを示します。

[1 になる条件]

- 電圧監視 0 リセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

LVD1RF フラグ (電圧監視 1 リセット検出フラグ)

VCC 電圧が V_{det1} レベル以下になったことを示します。

[1 になる条件]

- 電圧監視 1 リセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

LVD2RF フラグ (電圧監視 2 リセット検出フラグ)

VCC 電圧が V_{det2} レベル以下になったことを示します。

[1 になる条件]

- 電圧監視 2 リセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

DPSRSTF フラグ (ディープソフトウェアスタンバイリセットフラグ)

外部または内部割り込みによってディープソフトウェアスタンバイモードが解除されたこと、および、ディープソフトウェアスタンバイモードからの例外発生時に内部リセット (ディープソフトウェアスタンバイリセット) が発生したことを示します。

[1 になる条件]

- 外部または内部割り込みによってディープソフトウェアスタンバイモードが解除されたとき。詳細は、「11. 低消費電力モード」を参照してください。

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

6.2.2 リセットステータスレジスタ 1 (RSTSR1)

アドレス SYSTEM.RSTSR1 4001 E0C0h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	SPERF	BUSMRF	BUSSRF	REERF	RPERF	—	—	—	—	—	SWRF	WDTRF	IWDTRF
リセット後の値	0	0	0	X (注1)	X (注1)	X (注1)	X (注1)	X (注1)	0	0	0	0	0	X (注1)	X (注1)	X (注1)

ビット	シンボル	ビット名	機能	R/W
b0	IWDTRF	独立ウォッチドッグタイマリセット検出フラグ	0: 独立ウォッチドッグタイマリセット未検出 1: 独立ウォッチドッグタイマリセット検出	R(W) (注2)
b1	WDTRF	ウォッチドッグタイマリセット検出フラグ	0: ウォッチドッグタイマリセット未検出 1: ウォッチドッグタイマリセット検出	R(W) (注2)
b2	SWRF	ソフトウェアリセット検出フラグ	0: ソフトウェアリセット未検出 1: ソフトウェアリセット検出	R(W) (注2)
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	RPERF	SRAMパリティエラーリセット検出フラグ	0: SRAMパリティエラーリセット未検出 1: SRAMパリティエラーリセット検出	R(W) (注2)
b9	REERF	SRAM ECCエラーリセット検出フラグ	0: SRAM ECCエラーリセット未検出 1: SRAM ECCエラーリセット検出	R(W) (注2)
b10	BUSSRF	バススレーブMPUエラーリセット検出フラグ	0: バススレーブMPUエラーリセット未検出 1: バススレーブMPUエラーリセット検出	R(W) (注2)
b11	BUSMRF	バスマスタMPUエラーリセット検出フラグ	0: バスマスタMPUエラーリセット未検出 1: バスマスタMPUエラーリセット検出	R(W) (注2)
b12	SPERF	SPエラーリセット検出フラグ	0: SPエラーリセット未検出 1: SPエラーリセット検出	R(W) (注2)
b15-b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをクリアするための0の書き込みのみ可能です。このフラグは、1を読んだ後、0を書くことでクリアする必要があります。

IWDTRF フラグ (独立ウォッチドッグタイマリセット検出フラグ)

独立ウォッチドッグタイマリセットが発生したことを示します。

[1になる条件]

- 独立ウォッチドッグタイマリセットが発生したとき

[0になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1を読んだ後、0を書いたとき

WDTRF フラグ (ウォッチドッグタイマリセット検出フラグ)

ウォッチドッグタイマリセットが発生したことを示します。

[1になる条件]

- ウォッチドッグタイマリセットが発生したとき

[0になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1を読んだ後、0を書いたとき

SWRF フラグ (ソフトウェアリセット検出フラグ)

ソフトウェアリセットが発生したことを示します。

[1 になる条件]

- ソフトウェアリセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

RPERF フラグ (SRAM パリティエラーリセット検出フラグ)

SRAM パリティエラーリセットが発生したことを示します。

[1 になる条件]

- SRAM パリティエラーリセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

REERF フラグ (SRAM ECC エラーリセット検出フラグ)

SRAM ECC エラーリセットが発生したことを示します。

[1 になる条件]

- SRAM ECC エラーリセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

BUSSRF フラグ (バススレーブ MPU エラーリセット検出フラグ)

バススレーブ MPU エラーリセットが発生したことを示します。

[1 になる条件]

- バススレーブ MPU エラーリセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

BUSMRF フラグ (バスマスタ MPU エラーリセット検出フラグ)

バスマスタ MPU エラーリセットが発生したことを示します。

[1 になる条件]

- バスマスタ MPU エラーリセットが発生したとき

[0 になる条件]

- 表 6.2 に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

SPERF フラグ (SP エラーリセット検出フラグ)

スタックポインタエラーリセットが発生したことを示します。

[1 になる条件]

- スタックポインタエラーリセットが発生したとき

[0 になる条件]

- [表 6.2](#) に示すリセットを行ったとき
- 1 を読んだ後、0 を書いたとき

6.2.3 リセットステータスレジスタ 2 (RSTSR2)

アドレス SYSTEM.RSTSR2 4001 E411h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	CWSF
リセット後の値	0	0	0	0	0	0	0	X (注1)

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	CWSF	コールドスタート/ウォームスタート 判別フラグ	0: コールドスタート 1: ウォームスタート	R(W) (注2)
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. リセット後の値は、リセット要因で異なります。

注2. フラグをセットするための1の書き込みのみ可能です。

RSTSR2 レジスタは、電源が投入されたときのリセット処理（コールドスタート）なのか、動作中にリセット信号が入力されたときのリセット処理（ウォームスタート）なのかを判定するレジスタです。

CWSF フラグ（コールドスタート/ウォームスタート判別フラグ）

リセット処理の種類（コールドスタートまたはウォームスタート）を示します。CWSF フラグは、パワーオンリセットで初期化されます。RES 端子リセットでは初期化されません。

[1になる条件]

- ソフトウェアで1を書いたとき。0を書いても変化しない

[0になる条件]

- 表 6.2 に示すリセットを行ったとき

6.3 動作説明

6.3.1 RES 端子リセット

RES 端子によるリセットです。RES 端子が Low になると実行中の処理はすべて打ち切れ、MCU はリセット状態になります。MCU を適切にリセットするには、電源投入時の規定の電源安定時間だけ RES 端子は Low を保持していなければいけません。

RES 端子が Low から High になったとき、RES 解除後待機時間 (t_{RESWT}) 経過後に内部リセットが解除されます。この後 CPU はリセット例外処理を開始します。

詳細は、「[55. 電気的特性](#)」を参照してください。

6.3.2 パワーオンリセット

パワーオンリセット (POR) は、パワーオンリセット回路による内部リセットです。RES 端子を High にした状態で電源を投入すると、パワーオンリセットが発生します。VCC が V_{POR} を超えると、一定のパワーオンリセット時間経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。パワーオンリセット時間とは、外部電源と MCU 回路のための安定期間です。パワーオンリセットが発生すると、RSTSR0.PORF フラグが 1 になります。PORF フラグは、RES 端子リセットによって初期化されます。

電圧監視 0 リセットは、電圧監視回路による内部リセットです。オプション機能選択レジスタ 1 (OFS1) の電圧検出 0 回路起動ビット (LVDAS) が 0 (リセット後、電圧監視 0 リセット有効) の状態で、VCC が V_{det0} 以下になると、RSTSR0.LVD0RF フラグが 1 になり、電圧検出回路は電圧監視 0 リセットを発生させます。電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを 0 にしてください。

VCC が V_{det0} を超えると、電圧監視 0 リセット時間 (t_{LVD0}) 経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。 V_{det0} の電圧検出レベルは、オプション機能選択レジスタ 1 (OFS1) の VDSEL[1:0] ビットの設定により変更できます。

図 6.1 に、パワーオンリセットおよび電圧監視 0 リセット時の動作例を示します。




図 6.1 パワーオンリセットおよび電圧監視 0 リセット時の動作例

6.3.3 電圧監視リセット

電圧監視 0 リセットは、電圧監視回路による内部リセットです。オプション機能選択レジスタ 1 (OFS1) の電圧検出 0 回路起動ビット (LVDAS) が 0 (リセット後、電圧監視 0 リセット有効) の状態で、VCC が V_{det0} 以下になると、RSTSR0.LVD0RF フラグが 1 になり、電圧検出回路は電圧監視 0 リセットを発生させます。電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを 0 にしてください。VCC が V_{det0} を超えると、電圧監視 0 リセット時間 (t_{LVD0}) 経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。

電圧監視 1 回路コントロールレジスタ 0 (LVD1CR0) の電圧監視 1 割り込み/リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット/割り込み有効) で、かつ電圧監視 1 回路モード選択ビット (RI) が 1 (低電圧検出時、リセット発生) の状態にあるとき、VCC が V_{det1} 以下になると、RSTSR0.LVD1RF フラグが 1 になり、電圧検出回路は電圧監視 1 リセットを発生させます。

同様に、電圧監視 2 回路コントロールレジスタ 0 (LVD2CR0) の電圧監視 2 割り込み/リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット/割り込み有効) で、かつ電圧監視 2 回路モード選択ビット (LVD2CR0.RI) が 1 (低電圧検出時、リセット発生を選択) の状態にあるとき、VCC が V_{det2} 以下になると、RSTSR0.LVD2RF フラグが 1 になり、電圧検出回路は電圧監視 2 リセットを発生させます。

電圧監視 1 リセットの解除タイミングは、LVD1CR0 レジスタの電圧監視 1 リセットネゲート選択ビット (RN) で選択可能です。LVD1CR0.RN ビットが 0 で、かつ VCC が V_{det1} 以下になっている場合、 V_{det1} を超えてから LVD1 リセット時間 (t_{LVD1}) が経過すると、CPU は内部リセット状態から解除され、リセット例外処理を開始します。また、LVD1CR0.RN ビットが 1 で、かつ VCC が V_{det1} 以下になっている場合、LVD1 リセット時間 (t_{LVD1}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

電圧監視 2 リセットの解除タイミングも同様であり、LVD2CR0 レジスタの電圧監視 2 リセットネゲート選択ビット (RN) で選択可能です。

V_{det1} および V_{det2} の電圧検出レベルは、電圧検出レベル選択レジスタ (LVDLVLR) で変更できます。

図 6.2 に電圧監視 1 リセットおよび電圧監視 2 リセット時の動作例を示します。電圧監視 1 リセットと電圧監視 2 リセットの詳細は、「8. 低電圧検出 (LVD)」を参照してください。




図 6.2 電圧監視1リセットおよび電圧監視2リセット時の動作例

6.3.4 ディープソフトウェアスタンバイリセット

ディープソフトウェアスタンバイリセットは、ディープソフトウェアスタンバイモードを関連の割り込みによって解除する場合に発生する内部リセットです。ディープソフトウェアスタンバイモード解除後復帰時間 (tDSBY) が経過すると、ディープソフトウェアスタンバイリセットは解除されます。

ディープソフトウェアスタンバイモードの解除後に、ディープソフトウェアスタンバイモード解除後待機時間 (tDSBYWT) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

ディープソフトウェアスタンバイリセットの詳細は、「11. 低消費電力モード」を参照してください。

6.3.5 独立ウォッチドッグタイマリセット

独立ウォッチドッグタイマリセットは、独立ウォッチドッグタイマ (IWDG) による内部リセットです。オプション機能選択レジスタ 0 (OFS0) によって、IWDG からリセットを出力するかどうかを選択できます。

独立ウォッチドッグタイマリセットの出力を選択した場合、IWDG がアンダーフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行ったときに、このリセットが発生します。独立ウォッチドッグタイマリセットの発生後に、内部リセット時間 (tRESW2) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

独立ウォッチドッグタイマリセットの詳細は、「28. 独立ウォッチドッグタイマ (IWDG)」を参照してください。

6.3.6 ウォッチドッグタイマリセット

ウォッチドッグタイマリセットは、ウォッチドッグタイマ (WDT) による内部リセットです。WDT リセットコントロールレジスタ (WDTRCR) またはオプション機能選択レジスタ 0 (OFS0) によって、WDT からリセットを出力するかどうかを選択できます。

ウォッチドッグタイマリセットの出力を選択した場合、WDT がアンダーフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行ったときに、このリセットが発生します。ウォッチドッグタイマリセットの発生後に、内部リセット時間 (tRESW2) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

ウォッチドッグタイマリセットの詳細は、「27. ウォッチドッグタイマ (WDT)」を参照してください。

6.3.7 ソフトウェアリセット

ソフトウェアリセットは、Arm コア内部の AIRCR レジスタの SYSRESETREQ ビットに対するソフトウェア設定によって発生する内部リセットです。SYSRESETREQ ビットを 1 にすると、ソフトウェアリセットが発生します。ソフトウェアリセットの発生後に、内部リセット時間 (tRESW2) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

SYSRESETREQ ビットについての詳細は、ARM® Cortex®-M4 Technical Reference Manual を参照してください。

6.3.8 コールドスタート/ウォームスタート判定機能

RSTSR2.CWSF フラグの読み出しによって、リセット処理の原因を判定できます。このフラグは、電源が投入されたときのリセット処理（コールドスタート）なのか、動作中にリセット信号が入力されたときのリセット処理（ウォームスタート）なのかを示します。

CWSF フラグは、パワーオンリセットが発生すると 0（コールドスタート）になります。その他のリセットを行っても 0 になりません。また、ソフトウェアで 1 を書くと 1 になります。0 を書いても 0 になりません。

図 6.3 にコールドスタート/ウォームスタート判定機能の動作例を示します。




図 6.3 コールドスタート/ウォームスタート判定機能の動作例

6.3.9 リセット発生要因の判定

RSTSR0レジスタとRSTSR1レジスタを読むことで、いずれのリセット発生によってリセット例外処理が実行されたかを確認できます。図6.4にリセット発生要因の判定フロー例を示します。リセットフラグは、1を読んだ後に0を書く必要があります。




図 6.4 リセット発生要因の判定フロー例

7. オプション設定メモリ

7.1 概要

オプション設定メモリは、MCUのリセット後の状態を決定します。オプション設定メモリは、フラッシュメモリのコンフィグレーション設定領域とプログラムフラッシュ領域にあり、これら2つの領域で設定方法が異なります。

図 7.1 にオプション設定メモリの領域を示します。




図 7.1 オプション設定メモリの領域

7.2 レジスタの説明

7.2.1 オプション機能選択レジスタ 0 (OFS0)

アドレス OFS0 0000 0400h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	WDTST PCTL	—	WDTRS TIRQS	WDRPSS[1:0]	WDRPES[1:0]	WDTCKS[3:0]			WDTTOPS[1:0]	WDTST RT	—				
リセット後の値															
ユーザの設定値 (注1)															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	IWDTST TPCTL	—	IWDRS STIRQS	IWDRPSS[1:0]	IWDRPES[1:0]	IWDTCKS[3:0]			IWDTTOPS[1:0]	IWDTST TRT	—				
リセット後の値															
ユーザの設定値 (注1)															

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読んだ場合は、プログラムした値が読めます。	R
b1	IWDTSTRT	IWDTスタートモード選択	0 : リセット後、IWDTは自動的に起動 (オートスタートモード) 1 : IWDTは無効	R
b3-b2	IWDTTOPS[1:0]	IWDTタイムアウト期間選択	b3 b2 0 0 : 128サイクル (007Fh) 0 1 : 512サイクル (01FFh) 1 0 : 1024サイクル (03FFh) 1 1 : 2048サイクル (07FFh)	R
b7-b4	IWDTCKS[3:0]	IWDT専用クロック分周比選択	b7 b4 0 0 0 0 : 1分周 0 0 1 0 : 16分周 0 0 1 1 : 32分周 0 1 0 0 : 64分周 1 1 1 1 : 128分周 0 1 0 1 : 256分周 上記以外は設定しないでください。	R
b9-b8	IWDRPES[1:0]	IWDTウィンドウ終了位置選択	b9 b8 0 0 : 75% 0 1 : 50% 1 0 : 25% 1 1 : 0% (ウィンドウの終了位置設定なし)	R
b11-b10	IWDRPSS[1:0]	IWDTウィンドウ開始位置選択	b11 b10 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100% (ウィンドウの開始位置設定なし)	R
b12	IWDRSTIRQS	IWDTリセット割り込み要求選択	0 : 割り込み 1 : リセット	R
b13	—	予約ビット	読んだ場合は、プログラムした値が読めます。	R
b14	IWDTSTPCTL	IWDT停止制御	0 : カウントは継続 1 : スリープモード、スヌーズモード、またはソフト ウェアスタンバイモードの状態にあるとき、カウン ト停止	R
b16-b15	—	予約ビット	読んだ場合は、プログラムした値が読めます。	R
b17	WDTSTRT	WDTスタートモード選択	0 : リセット後、WDTは自動的に起動 (オートスタートモード) 1 : リセット後、WDTは停止状態 (レジスタスタートモード)	R

ビット	シンボル	ビット名	機能	R/W
b19-b18	WDTTOPS[1:0]	WDTタイムアウト期間選択	b19 b18 0 0 : 1024サイクル (03FFh) 0 1 : 4096サイクル (0FFFh) 1 0 : 8192サイクル (1FFFh) 1 1 : 16384サイクル (3FFFh)	R
b23-b20	WDTCKS[3:0]	WDTクロック分周比選択	b23 b20 0 0 0 1 : PCLKB/4 0 1 0 0 : PCLKB/64 1 1 1 1 : PCLKB/128 0 1 1 0 : PCLKB/512 0 1 1 1 : PCLKB/2048 1 0 0 0 : PCLKB/8192 上記以外は設定しないでください。	R
b25-b24	WDRPES[1:0]	WDTウィンドウ終了位置選択	b25 b24 0 0 : 75% 0 1 : 50% 1 0 : 25% 1 1 : 0% (ウィンドウの終了位置設定なし)	R
b27-b26	WDRPSS[1:0]	WDTウィンドウ開始位置選択	b27 b26 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100% (ウィンドウの開始位置設定なし)	R
b28	WDRSTIRQS	WDTリセット割り込み要求選択	WDT動作の選択 0 : 割り込み 1 : リセット	R
b29	—	予約ビット	読んだ場合は、プログラムした値が読めます。書く場合、1としてください。	R
b30	WDTSTPCTL	WDT停止制御	0 : カウントは継続 1 : スリープモード遷移時にカウント停止	R
b31	—	予約ビット	読んだ場合は、プログラムした値が読めます。書く場合、1としてください。	R

注1. ブランク品は、FFFF FFFFh です。ユーザがプログラムした値になります。

IWDTSTRT ビット (IWDT スタートモード選択)

リセット後のIWDTの起動モード（停止状態または起動状態）を選択します。

IWDTTOPS[1:0] ビット (IWDT タイムアウト期間選択)

ダウンカウンタがアンダーフローするまでのタイムアウト期間を、IWDTCKS[3:0] ビットで設定した分周クロックを1サイクルとして、128、512、1024、2048の各サイクル数で指定します。リフレッシュ後、カウンタがアンダーフローするまでの時間は、IWDTCKS[3:0] ビットとIWDTTOPS[1:0] ビットの組み合わせで決定されます。

詳細は、「28. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

IWDTCKS[3:0] ビット (IWDT 専用クロック分周比選択)

IWDT専用クロックを分周するプリスケアラの分周比設定を、1、16、32、64、128、256の各分周から選択します。この設定をIWDTTOPS[1:0] ビット設定と組み合わせることで、IWDTのカウント期間は128から524288までのIWDTクロック数に設定可能です。

詳細は、「28. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

IWDRPES[1:0] ビット (IWDT ウィンドウ終了位置選択)

ダウンカウンタのウィンドウ終了位置を、カウント値の0%、25%、50%、75%から選択します。ウィンドウ終了位置の値はウィンドウ開始位置の値よりも小さくしなければいけません。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値にした場合、ウィンドウ開始位置の設定値のみが有効となります。

IWDRPSS[1:0] およびIWDRPES[1:0] ビットで設定したウィンドウ開始および終了位置に対応するカウンタ値は、IWDTTOPS[1:0] ビットの設定によって変わります。

詳細は、「28. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

IWDTRPSS[1:0] ビット (IWDT ウィンドウ開始位置選択)

ダウンカウンタのウィンドウ開始位置を、カウント値の 25%、50%、75%、100% から選択します。このとき、カウント開始時が 100%、アンダーフロー発生時が 0% です。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となります。それ以外はリフレッシュ禁止期間です。

詳細は、「28. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

IWDRSTIRQS ビット (IWDT リセット割り込み要求選択)

ダウンカウンタのアンダーフロー、またはリフレッシュエラー発生時の動作を設定します。独立ウォッチドッグタイマリセット、ノンマスカブル割り込み要求、または割り込み要求のいずれかを選択できます。

詳細は、「28. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

IWDTSTPCTL ビット (IWDT 停止制御)

スリープモード、スヌーズモード、またはソフトウェアスタンバイモード遷移時にカウントを停止するかどうかを選択します。

詳細は、「28. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

WDTSTRT ビット (WDT スタートモード選択)

リセット後の WDT の起動モード (停止状態または起動状態) を選択します。オートスタートモードでの起動の場合、WDT の設定は OFS0 レジスタの設定が有効となります。

WDTTOPS[1:0] ビット (WDT タイムアウト期間選択)

ダウンカウンタがアンダーフローするまでのタイムアウト期間を、WDTCKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、1024、4096、8192、16384 の各サイクル数で指定します。リフレッシュ後、カウンタがアンダーフローするまでの PCLKB サイクル数は、WDTCKS[3:0] ビットと WDTTOPS[1:0] ビットの組み合わせで決定されます。

詳細は、「27. ウォッチドッグタイマ (WDT)」を参照してください。

WDTCKS[3:0] ビット (WDT クロック分周比選択)

PCLKB を分周するプリスケアラの分周比設定を、4、64、128、512、2048、8192 の各分周から選択します。この設定を WDTTOPS[1:0] ビット設定と組み合わせることで、WDT のカウント期間は 4096 から 134217728 までの PCLKB クロック数に設定可能です。

詳細は、「27. ウォッチドッグタイマ (WDT)」を参照してください。

WDRPES[1:0] ビット (WDT ウィンドウ終了位置選択)

ダウンカウンタのウィンドウ終了位置を、カウント値の 0%、25%、50%、75% から選択します。ウィンドウ終了位置の値はウィンドウ開始位置の値よりも小さくしなければなりません。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値にした場合、ウィンドウ開始位置の設定値のみが有効となります。

WDRPSS[1:0] ビットおよび WDRPES[1:0] ビットで設定したウィンドウ開始および終了位置に対応するカウンタ値は、WDTTOPS[1:0] ビットの設定によって変わります。

詳細は、「27. ウォッチドッグタイマ (WDT)」を参照してください。

WDRPSS[1:0] ビット (WDT ウィンドウ開始位置選択)

ダウンカウンタのウィンドウ開始位置を、カウント値の 25%、50%、75%、100% から選択します。このとき、カウント開始時が 100%、アンダーフロー発生時が 0% です。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となります。それ以外はリフレッシュ禁止期間です。

詳細は、「27. ウォッチドッグタイマ (WDT)」を参照してください。

WDRSTIRQS ビット (WDT リセット割り込み要求選択)

ダウンカウンタのアンダーフロー、またはリフレッシュエラー発生時の動作を設定します。ウォッチドッグタイマリセット、ノンマスカブル割り込み要求、または割り込み要求のいずれかを選択できます。

詳細は、「27. ウォッチドッグタイマ (WDT)」を参照してください。

WDTSTPCTL ビット (WDT 停止制御)

スリープモード遷移時に、カウントを停止させるかどうかを選択します。詳細は、「[27. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

7.2.2 オプション機能選択レジスタ 1 (OFS1)

アドレス OFS1 0000 0404h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値 ユーザの設定値 (注1)															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	HOCOFRQ0[1:0]	HOCOEN	—	—	—	—	—	—	LVDAS	VDSEL0[1:0]	
リセット後の値 ユーザの設定値 (注1)															

ビット	シンボル	ビット名	機能	R/W
b1-b0	VDSEL0[1:0]	電圧検出0レベル選択	b1 b0 0 0: 設定禁止 0 1: 2.94Vを選択 1 0: 2.87Vを選択 1 1: 2.80Vを選択	R
b2	LVDAS	電圧検出0回路起動	0: リセット後、電圧監視0リセット有効 1: リセット後、電圧監視0リセット無効	R
b7-b3	—	予約ビット	読んだ場合は、プログラムした値が読めます。	R
b8	HOCOEN	HOCO発振有効	0: リセット後、HOCO発振が有効 1: リセット後、HOCO発振が無効	R
b10-b9	HOCOFRQ0[1:0]	HOCO周波数設定0	b10 b9 0 0: 16MHz 0 1: 18MHz 1 0: 20MHz 1 1: 設定禁止	R
b31-b11	—	予約ビット	読んだ場合は、プログラムした値が読めます。	R

注1. ブランク品は、FFFF FFFFhです。ユーザがプログラムした値になります。

VDSEL0[1:0] ビット (電圧検出0レベル選択)

電圧検出0回路の電圧検出レベルを選択します。

LVDAS ビット (電圧検出0回路起動)

リセット後、電圧監視0リセットを有効にするか無効にするかを選択します。

HOCOEN ビット (HOCO発振有効)

リセット後、HOCO発振を有効にするか無効にするかを選択します。このビットを0にすることにより、CPUが動作する前にHOCOの発振を開始することができ、発振安定の待ち時間を減らすことができます。


注. HOCOENビットを0にしても、システムクロックソースはHOCOに切り替わりません。クロックソース選択ビット(SCKSCR.CKSEL[2:0])を設定することによってのみ、システムクロックソースはHOCOに切り替わります。HOCOクロックを使用する場合は、OFS1.HOCOFRQ0[1:0]ビットを最適な値に設定してください。

HOCOFRQ0[1:0] ビット (HOCO周波数設定0)

リセット後のHOCO周波数を、16、18、20MHzから選択します。

7.2.3 アクセスウィンドウ設定レジスタ (AWS)

アドレス AWS 0100 A164h



ビット	シンボル	ビット名	機能	R/W
b10-b0	FAWS[10:0]	アクセスウィンドウ開始ブロックアドレス	アクセスウィンドウの開始ブロックアドレスを指定します。これらのビットは、アクセスウィンドウのブロック番号を表すものではありません。アクセスウィンドウはプログラムフラッシュ領域でのみ有効です。このブロックアドレスは、ブロックの先頭アドレスを指定し、アドレスビット23～13で構成されます。	R
b14-b11	—	予約ビット	読んだ場合は、プログラムした値が読めます。	R
b15	FSPR	アクセスウィンドウとスタートアップ領域選択機能の保護	アクセスウィンドウ、スタートアップ領域選択フラグ (AWS.BTFLG)、およびテンポラリブートスワップ制御に対するライト/イレース保護のプログラミングを制御します。このビットは0にすると、1に変更できません。 0: アクセスウィンドウ (FAWE[10:0]、FAWS[10:0]) とスタートアップ領域選択フラグ (AWS.BTFLG) のプログラミングに対するコンフィグレーション設定コマンドの実行は無効。 1: アクセスウィンドウ (FAWE[10:0]、FAWS[10:0]) とスタートアップ領域選択フラグ (AWS.BTFLG) のプログラミングに対するコンフィグレーション設定コマンドの実行は有効。	R
b26-b16	FAWE[10:0]	アクセスウィンドウ終了ブロックアドレス	アクセスウィンドウの終了ブロックアドレスを指定します。これらのビットは、アクセスウィンドウのブロック番号を表すものではありません。アクセスウィンドウはプログラムフラッシュ領域でのみ有効です。アクセスウィンドウの終了ブロックアドレスは、アクセスウィンドウで定義されるプログラム/イレース受け付け可能領域の次のブロックです。このブロックアドレスは、ブロックの先頭アドレスを指定し、アドレスビット23～13で構成されます。	R
b30-b27	—	予約ビット	読んだ場合は、プログラムした値が読めます。	R
b31	BTFLG	スタートアップ領域選択フラグ	スタートアップ領域のアドレスをブートスワップ機能用に入れ替えるか否かを指定します。 0: 最初の8KB領域 (0000 0000h～0000 1FFFh) と次の8KB領域 (0000 2000h～0000 3FFFh) が入れ替わる 1: 最初の8KB領域 (0000 0000h～0000 1FFFh) と次の8KB領域 (0000 2000h～0000 3FFFh) は入れ替わらない	R

アクセスウィンドウ外の領域にプログラム/イレース (P/E) コマンドを発行すると、コマンドロック状態に陥ります。アクセスウィンドウはプログラムフラッシュ領域でのみ有効です。アクセスウィンドウは、セルフプログラミングモード、シリアルプログラミングモード、およびオンチップデバッグモードにおいて、プロテクション機能を提供します。アクセスウィンドウは FSPR ビットでロックすることが可能です。

アクセスウィンドウは、FAWS[10:0] ビットおよび FAWE[10:0] ビットの両方で指定されます。以下に、FAWS[10:0] ビットと FAWE[10:0] ビットの設定方法を説明します。

- FAWE[10:0] = FAWS[10:0] : P/E コマンドは、全プログラムフラッシュ領域に対して実行が許可される
- FAWE[10:0] > FAWS[10:0] : P/E コマンドは、FAWS[10:0] ビットで指示されたブロックから、FAWE[10:0] ビットで指示されたブロックより 1つ下のブロックまでのウィンドウでのみ実行が許可される
- FAWE[10:0] < FAWS[10:0] : P/E コマンドは、プログラムフラッシュ領域に対して実行が禁止される





図 7.2 アクセスウィンドウの概要

7.2.4 OCD / シリアルプログラマ ID 設定レジスタ (OSIS)

OSIS レジスタは、OCD / シリアルプログラマの ID コードプロテクト機能の ID を格納します。OCD / シリアルプログラマを接続する場合、MCU がその接続を許可するか否か判定できるようにするための値を書き込んでください。このレジスタを用いて、OCD / シリアルプログラマから送られてくるコードが、オプション設定メモリ上の ID コードと一致するか否かを判定してください。

ID コードが一致した場合、OCD / シリアルプログラマとの接続が許可されます。ID コードが一致しない場合、OCD / シリアルプログラマとの接続はできません。OSIS レジスタは 32 ビット単位で設定する必要があります。

アドレス OSIS 0100 A150h, OSIS 0100 A154h, OSIS 0100 A158h, OSIS 0100 A15Ch



OCD / シリアルプログラマの ID 認証に使用する ID を格納します。

ID コードのビット 127 とビット 126 は、ID コードプロテクト機能の有効 / 無効を判定し、ホストで使用する認証方法を決定します。ID コードがどのように認証方法を決定するかについて、表 7.1 に示します。

ビット 127 を 0 にすると、ルネサスはテストモードにアクセスできなくなります。そのため、ビット [126:0] を設定しないと、ルネサスは故障解析を実施できません。ルネサスが保証クレームを処理するためには、故障解析を実行する必要があります。

表 7.1 IDコードプロテクト機能の仕様

起動時の動作モード	IDコード	プロテクト状態	プログラマまたはオンチップデバッグ接続時の動作
シリアルプログラミングモード (SCI/USB ブートモード)	FFh, ..., FFh (全バイトがFFh)	プロテクト無効	IDコードはチェックされません。IDコードは常に一致して、プログラマまたはオンチップデバッグへの接続が許可されます。
オンチップデバッグモード (JTAG/SWD ブートモード)	ビット 127 = 1 およびビット 126 = 1、かつ 16 バイトのうち少なくとも 1 つが FFh 以外	プロテクト有効	IDコードの一致 = 認証が完了し、プログラマまたはオンチップデバッグとの接続が許可されます。 IDコードの不一致 = IDコードプロテクト待ち状態へ遷移します。 プログラマまたはオンチップデバッグから送られてきた IDコードが ASCII コードの ALeRASE (414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFFh) であると、ユーザフラッシュ (コードとデータ) 領域の内容および設定領域は消去されます。ただし、FSPR ビットが 0 であれば、強制消去は実行されません。
	ビット 127 = 1 およびビット 126 = 0	プロテクト有効	IDコードの一致 = 認証が完了し、プログラマまたはオンチップデバッグとの接続が許可されます。 IDコードの不一致 = IDコードプロテクト待ち状態へ遷移します。
	ビット 127 = 0	プロテクト有効	IDコードはチェックされません。IDコードは常に不一致であり、プログラマまたはオンチップデバッグへの接続は禁止されていますが、ALeRASE コマンドは受け入れられます。ALeRASE コマンドの禁止については、2.11.3.4 (1) OSIS の MSB が 0 (ビット [127] = 0) のときを参照してください。

7.3 オプション設定メモリの設定方法

7.3.1 オプション設定メモリへのデータの配置方法

プログラムデータは、[図 7.1](#) に示すオプション設定メモリのアドレスに配置されます。配置したデータは、フラッシュ書き込みソフトウェアやオンチップデバッガなどのツールで使用されます。

注． プログラムの書式はコンパイラによって異なります。詳細は、コンパイラのマニュアルを参照してください。

7.3.2 オプション設定メモリにプログラムするデータの設定方法

[7.3.1 オプション設定メモリへのデータの配置方法](#) に記述されたとおりにデータを配置するだけでは、オプション設定メモリにプログラムできません。合わせて、本項に記載されている下記のいずれかを実施してください。

(1) セルフプログラミングでオプション設定メモリを変更する場合

プログラムフラッシュ領域へデータを書き込むため、プログラムコマンドを使用してください。また、コンフィグレーション設定領域のオプション設定メモリへデータを書き込むため、コンフィグレーション設定コマンドを使用してください。さらに、スタートアップ領域選択機能を用いて、オプション設定メモリを含むブートプログラムを安全に更新してください。

プログラムコマンド、コンフィグレーション設定コマンド、およびスタートアップ領域選択機能の詳細については、「[53. フラッシュメモリ](#)」を参照してください。

注． コンフィグレーション設定領域のプログラミングについては下記の制限事項があります。

- すべてのバスマスタから [式 1](#) で定義の範囲のアドレスへのコードによるアクセスを禁止
- コードは、[式 1](#) で定義の範囲のアドレスで実行してはいけない

式 1

```
If(((address & 0x0101F800) == 0x01010000) || ((address & 0x0101FC00) == 0x01012000))
```

たとえば、0x1FFF0000 ~ 0x1FFF07FF または 0x1FFF2000 ~ 0x1FFF23FF の各アドレス範囲は、制限されている SRAMHS 領域に関連しています。割り込みは許可されていますが、割り込みステータスレジスタには上記の制限事項があります。したがって、コンフィグレーション設定領域のプログラミング中にはすべての割り込みおよび CPU 以外のバスマスタを無効にすることを強く推奨します。これは、割り込みおよびこれらのモジュールが [式 1](#) の禁止領域にアクセスする可能性があるためです。

(2) OCD によるデバッグ時またはフラッシュライターによってプログラムする場合

この手順は使用するツールによって異なるため、詳細はツールのマニュアルを参照してください。

本 MCU には、以下の 2 つの設定手順があります。

- [7.3.1 オプション設定メモリへのデータの配置方法](#) に記述されているように配置されたデータを、コンパイラが生成するオブジェクトファイルやモトローラ S 形式ファイルから読み取り、本 MCU へプログラムする
- ツールの GUI インタフェースを使用して、[7.3.1 オプション設定メモリへのデータの配置方法](#) に示すように配置された同じデータをプログラムする

注． OSIS レジスタまたは AWS レジスタのプログラミングについては下記の制限事項があります。

- すべてのバスマスタから [式 1](#) で定義の範囲のアドレスへのコードによるアクセスを禁止
- コードは、[式 1](#) で定義の範囲のアドレスで実行してはいけない

7.4 使用上の注意事項

7.4.1 オプション設定メモリの予約領域および予約ビットにプログラムするデータ

オプション設定メモリの予約領域および予約ビットがプログラム範囲内にある場合、予約領域の全ビットおよび全予約ビットには1を書いてください。これらのビットに0を書き込むと、動作は保証されません。

8. 低電圧検出 (LVD)

8.1 概要

低電圧検出 (LVD) モジュールは、VCC 端子へ入力された電圧レベルを監視します。検出レベルはソフトウェアプログラムで選択できます。LVD モジュールは、3つの独立した電圧レベル検出器 (0、1、2 回路) で構成され、それぞれが VCC 端子への入力電圧レベルを測定します。LVD 電圧検出レジスタにより、さまざまな電圧しきい値で VCC の変動を検出するようにユーザアプリケーションを設定できます。

それぞれの電圧レベル検出器には、電圧監視 0、1、2 などの電圧監視回路が対応しています。電圧モニタレジスタを用いることで、電圧しきい値を通過したときに、割り込み、イベントリンク出力、またはリセットを発生させるように LVD を設定できます。

表 8.1 に LVD の仕様を示します。また、図 8.1 に電圧検出 0、1、2 回路のブロック図を、図 8.2 に電圧監視 1 割り込み/リセット発生回路のブロック図を、図 8.3 に電圧監視 2 割り込み/リセット発生回路のブロック図を示します。

表 8.1 LVD の仕様

項目		電圧監視0の仕様	電圧監視1の仕様	電圧監視2の仕様
VCC監視	監視電圧	V_{det0}	V_{det1}	V_{det2}
	検出イベント	下降して V_{det0} を通過	上昇または下降して V_{det1} を通過	上昇または下降して V_{det2} を通過
	検出電圧	OFS1.VDSEL0[1:0]ビットで3レベルから選択可能	LVDLVL.R.LVD1LVL[4:0]ビットで3レベルから選択可能	LVDLVL.R.LVD2LVL[2:0]ビットで3レベルから選択可能
	モニタフラグ	なし	LVD1SR.MON フラグ：電圧が V_{det1} より高いか低いかを監視 LVD1SR.DET フラグ： V_{det1} 通過検出	LVD2SR.MON フラグ：電圧が V_{det2} より高いか低いかを監視 LVD2SR.DET フラグ： V_{det2} 通過検出
電圧検出時の処理	リセット	電圧監視0リセット $V_{det0} > VCC$ でリセット。 $VCC > V_{det0}$ の一定時間後にCPU動作再開	電圧監視1リセット $V_{det1} > VCC$ でリセット。 CPU動作再開タイミングとして、 $VCC > V_{det1}$ の一定時間後、または $V_{det1} > VCC$ の一定時間後を選択可能	電圧監視2リセット $V_{det2} > VCC$ でリセット。 CPU動作再開タイミングとして、 $VCC > V_{det2}$ の一定時間後、または $V_{det2} > VCC$ の一定時間後を選択可能
	割り込み	なし	電圧監視1割り込み	電圧監視2割り込み
			ノンマスクابل割り込み、またはマスクابل割り込みを選択可能 $V_{det1} > VCC$ または $VCC > V_{det1}$ のとき割り込み要求	ノンマスクابل割り込み、またはマスクابل割り込みを選択可能 $V_{det2} > VCC$ または $VCC > V_{det2}$ のとき割り込み要求
デジタルフィルタ	有効/無効の切り替え	デジタルフィルタ機能なし	あり	あり
	サンプリング時間	—	LOCOのn分周×2 (n: 2, 4, 8, 16)	LOCOのn分周×2 (n: 2, 4, 8, 16)
イベントリンク機能		なし	あり V_{det1} 通過検出時にイベント信号出力	あり V_{det2} 通過検出時にイベント信号出力




図 8.1 電圧検出 0、1、2 回路のブロック図




図 8.2 電圧監視 1 割り込み/リセット発生回路のブロック図




図 8.3 電圧監視 2 割り込み／リセット発生回路のブロック図

8.2 レジスタの説明

8.2.1 電圧モニタ 1 回路コントロールレジスタ 1 (LVD1CR1)

アドレス SYSTEM.LVD1CR1 4001 E0E0h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	IRQSEL	IDTSEL[1:0]	
					L		
リセット後の値	0	0	0	0	0	0	1

ビット	シンボル	ビット名	機能	R/W
b1-b0	IDTSEL[1:0]	電圧監視 1 割り込み発生条件選択	b1 b0 0 0 : $VCC \geq V_{det1}$ (上昇) 検出時 0 1 : $VCC < V_{det1}$ (下降) 検出時 1 0 : 下降および上昇検出時 1 1 : 設定禁止	R/W
b2	IRQSEL	電圧監視 1 割り込み種類選択	0 : ノンマスクブル割り込み 1 : マスクブル割り込み (注1)	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注1. マスクブル割り込みを設定する場合、ICU の NMIER.LVD1EN ビットをリセット状態から変更しないでください。

8.2.2 電圧モニタ 1 回路ステータスレジスタ (LVD1SR)

アドレス SYSTEM.LVD1SR 4001 E0E1h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	MON	DET
リセット後の値	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	DET	電圧監視1電圧変化検出フラグ	0: 未検出 1: V_{det1} 通過検出	R/(W) (注1)
b1	MON	電圧監視1信号モニタフラグ	0: $VCC < V_{det1}$ 1: $VCC \geq V_{det1}$ または MON 無効	R
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. このビットには0のみ書けます。0を書いた後、このビットの読み出し値に反映されるまでにシステムクロックの2サイクルが必要です。

DET フラグ (電圧監視1電圧変化検出フラグ)

DET フラグは、LVCMPCR.LVD1E ビットが1 (電圧検出1回路有効) であり、かつ LVD1CR0.CMPE ビットが1 (電圧監視1回路比較結果出力許可) のときに有効になります。

DET フラグを0にするときは、LVD1CR0.RIE を0 (禁止) にしてから行ってください。LVD1CR0.RIE を0にした後、再度1 (許可) にする場合は、PCLKB の2サイクル以上が経過してから行ってください。


MON フラグ (電圧監視1信号モニタフラグ)

MON フラグは、LVCMPCR.LVD1E ビットが1 (電圧検出1回路有効) であり、かつ LVD1CR0.CMPE ビットが1 (電圧監視1回路比較結果出力許可) のときに有効になります。

注. PRCR.PRC3 ビットを1 (書き込み許可) にしてから、このレジスタを書き換えてください。

8.2.3 電圧モニタ 2 回路コントロールレジスタ 1 (LVD2CR1)

アドレス SYSTEM.LVD2CR1 4001 E0E2h



ビット	シンボル	ビット名	機能	R/W
b1-b0	IDTSEL[1:0]	電圧監視2割り込み発生条件選択	b1 b0 0 0 : $V_{CC} \geq V_{det2}$ (上昇) 検出時 0 1 : $V_{CC} < V_{det2}$ (下降) 検出時 1 0 : 下降および上昇検出時 1 1 : 設定禁止	R/W
b2	IRQSEL	電圧監視2割り込み種類選択	0 : ノンマスカブル割り込み 1 : マスカブル割り込み (注1)	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. マスカブル割り込みを設定する場合、ICU にある NMIER.LVD2EN ビットをリセット状態から変更しないでください。

8.2.4 電圧モニタ 2 回路ステータスレジスタ (LVD2SR)

アドレス SYSTEM.LVD2SR 4001 E0E3h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	MON	DET
リセット後の値	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	DET	電圧監視2電圧変化検出フラグ	0: 未検出 1: V_{det2} 通過検出	R/(W) (注1)
b1	MON	電圧監視2信号モニタフラグ	0: $VCC < V_{det2}$ 1: $VCC \geq V_{det2}$ または MON 無効	R
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. このビットには0のみ書けます。0を書いた後、このビットの読み出し値に反映されるまでにシステムクロックの2サイクルが必要です。

DET フラグ (電圧監視 2 電圧変化検出フラグ)

DET フラグは、LVCMPCR.LVD2E ビットが1 (電圧検出 2 回路有効) であり、かつ LVD2CR0.CMPE ビットが1 (電圧監視 2 回路比較結果出力許可) のときに有効になります。

DET フラグを0にするときは、LVD2CR0.RIE を0 (禁止) にしてから行ってください。LVD2CR0.RIE を0にした後、再度1 (許可) にする場合は、PCLKB の2サイクル以上が経過してから行ってください。

MON フラグ (電圧監視 2 信号モニタフラグ)

MON フラグは、LVCMPCR.LVD2E ビットが1 (電圧検出 2 回路有効) であり、かつ LVD2CR0.CMPE ビットが1 (電圧監視 2 回路比較結果出力許可) のときに有効になります。

注. PRCR.PRC3 ビットを1 (書き込み許可) にしてから、このレジスタを書き換えてください。

8.2.5 電圧モニタ回路コントロールレジスタ (LVCMPCR)

アドレス SYSTEM.LVCMPCR 4001 E417h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	LVD2E	LVD1E	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	LVD1E	電圧検出1有効	0: 電圧検出1回路無効 1: 電圧検出1回路有効	R/W
b6	LVD2E	電圧検出2有効	0: 電圧検出2回路無効 1: 電圧検出2回路有効	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

LVD1E ビット (電圧検出1有効)

電圧検出1の割り込み/リセットを使用する場合、またはLVD1SR.MONビットを使用する場合、LVD1Eビットを1にしてください。LVD1Eビットを0から1に変更した後、 $t_{d(E-A)}$ 経過すると、電圧検出1回路が動作します。ディープソフトウェアスタンバイモード時に電圧検出1回路を使用する場合は、DPSBYCR.DEEPCUT[1:0]ビットを11bにしないでください。


LVD2E ビット (電圧検出2有効)

電圧検出2の割り込み/リセットを使用する場合、またはLVD2SR.MONビットを使用する場合、LVD2Eビットを1にしてください。LVD2Eビットを0から1に変更した後、 $t_{d(E-A)}$ 経過すると、電圧検出2回路が動作します。ディープソフトウェアスタンバイモード時に電圧検出2回路を使用する場合は、DPSBYCR.DEEPCUT[1:0]ビットを11bにしないでください。

注. PRCR.PRC3ビットを1(書き込み許可)にしてから、このレジスタを書き換えてください。

8.2.6 電圧検出レベル選択レジスタ (LVDLVLR)

アドレス SYSTEM.LVDLVLR 4001 E418h



ビット	シンボル	ビット名	機能	R/W												
b4-b0	LVD1LVL[4:0]	電圧検出1レベル選択 (電圧下降時の標準電圧)	<table border="0"> <tr> <td>b4</td> <td>b0</td> <td></td> </tr> <tr> <td>1 0 0 0</td> <td>1</td> <td>: 2.99V (V_{det1_1})</td> </tr> <tr> <td>1 0 0 1</td> <td>0</td> <td>: 2.92V (V_{det1_2})</td> </tr> <tr> <td>1 0 0 1</td> <td>1</td> <td>: 2.85V (V_{det1_3})</td> </tr> </table> 上記以外は設定しないでください。	b4	b0		1 0 0 0	1	: 2.99V (V_{det1_1})	1 0 0 1	0	: 2.92V (V_{det1_2})	1 0 0 1	1	: 2.85V (V_{det1_3})	R/W
b4	b0															
1 0 0 0	1	: 2.99V (V_{det1_1})														
1 0 0 1	0	: 2.92V (V_{det1_2})														
1 0 0 1	1	: 2.85V (V_{det1_3})														
b7-b5	LVD2LVL[2:0]	電圧検出2レベル選択 (電圧下降時の標準電圧)	<table border="0"> <tr> <td>b7</td> <td>b5</td> <td></td> </tr> <tr> <td>1 0 1</td> <td></td> <td>: 2.99V (V_{det2_1})</td> </tr> <tr> <td>1 1 0</td> <td></td> <td>: 2.92V (V_{det2_2})</td> </tr> <tr> <td>1 1 1</td> <td></td> <td>: 2.85V (V_{det2_3})</td> </tr> </table> 上記以外は設定しないでください。	b7	b5		1 0 1		: 2.99V (V_{det2_1})	1 1 0		: 2.92V (V_{det2_2})	1 1 1		: 2.85V (V_{det2_3})	R/W
b7	b5															
1 0 1		: 2.99V (V_{det2_1})														
1 1 0		: 2.92V (V_{det2_2})														
1 1 1		: 2.85V (V_{det2_3})														

LVDLVLR レジスタは、LVCMPCR.LVD1E ビット、LVCMPCR.LVD2E ビットがともに 0 (電圧検出 n 回路無効) (n = 1, 2) の場合のみ変更可能です。また、LVD の電圧検出 1 および 2 回路は、同じ電圧検出レベルに設定しないでください。

PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

8.2.7 電圧モニタ 1 回路コントロールレジスタ 0 (LVD1CR0)

アドレス SYSTEM.LVD1CR0 4001 E41Ah

	b7	b6	b5	b4	b3	b2	b1	b0
	RN	RI	FSAMP[1:0]	—	CMPE	DFDIS	RIE	
リセット後の値	1	0	0	0	x	0	1	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	RIE	電圧監視 1 割り込み／リセット許可	0: 禁止 1: 許可	R/W
b1	DFDIS	電圧監視 1 デジタルフィルタ無効モード選択	0: デジタルフィルタ有効 1: デジタルフィルタ無効	R/W
b2	CMPE	電圧監視 1 回路比較結果出力許可	0: 電圧監視 1 回路比較結果出力禁止 1: 電圧監視 1 回路比較結果出力許可	R/W
b3	—	予約ビット	読むと不定値が読めます。書く場合、1としてください。	R/W
b5-b4	FSAMP[1:0]	サンプリングクロック選択	b5 b4 0 0: LOCOの2分周 0 1: LOCOの4分周 1 0: LOCOの8分周 1 1: LOCOの16分周	R/W
b6	RI	電圧監視 1 回路モード選択	0: V_{det1} 通過時に電圧監視 1 割り込み発生 1: 下降して V_{det1} 通過時に電圧監視 1 リセット許可	R/W
b7	RN	電圧監視 1 リセットネゲート選択	0: $VCC > V_{det1}$ 検出時、安定時間 (t_{LVD1}) 経過後にネゲート 1: LVD1 リセットアサート時、安定時間 (t_{LVD1}) 経過後にネゲート	R/W

RIE ビット (電圧監視 1 割り込み／リセット許可)

電圧監視 1 の割り込み／リセットを許可または禁止にします。このビットが 1 に設定されている状態で、かつフラッシュメモリのプログラム／イレース中の場合には、電圧監視 1 割り込みと電圧監視 1 リセットをどちらも発生させないようにしてください。

DFDIS ビット (電圧監視 1 デジタルフィルタ無効モード選択)

デジタルフィルタ回路を有効にします。このビットが 0 (有効) の場合、LOCOCR.LCSTP ビットは 0 (LOCO 動作) にしてください。電圧監視 1 回路をソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードで使用する場合、このビットを 1 (無効) にしてください。

FSAMP[1:0] ビット (サンプリングクロック選択)

LVD1CR0.DFDIS ビットが 1 (デジタルフィルタ回路無効) の場合のみ、FSAMP[1:0] ビットを書き換えてください。LVD1CR0.DFDIS ビットが 0 (デジタルフィルタ回路有効) の場合は書き換えしないでください。

RI ビット (電圧監視 1 回路モード選択)

RI ビットが 1 (電圧監視 1 リセット選択)、または LVD2CR0.RI ビットが 1 (電圧監視 2 リセット選択) の場合は、ディープソフトウェアスタンバイモードではなく、ソフトウェアスタンバイモードへの遷移が可能です。ディープソフトウェアスタンバイモードへ遷移するには、RI ビットを 0 (電圧監視 1 割り込み選択)、かつ LVD2CR0.RI ビットを 0 (電圧監視 2 割り込み選択) にしてください。

RN ビット (電圧監視 1 リセットネゲート選択)

RN ビットを 1 (LVD1 リセットアサート時、安定時間経過後にネゲート) にする場合は、LOCOCR.LCSTP ビットは 0 (LOCO 動作) にしてください。また、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、RN ビットは 0 ($VCC > V_{det1}$ 検出時、安定時間経過後にネゲート) のみが可能です。この場合、RN ビットを 1 にしないでください。

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

8.2.8 電圧モニタ 2 回路コントロールレジスタ 0 (LVD2CR0)

アドレス SYSTEM.LVD2CR0 4001 E41Bh

	b7	b6	b5	b4	b3	b2	b1	b0
	RN	RI	FSAMP[1:0]	—	CMPE	DFDIS	RIE	
リセット後の値	1	0	0	0	x	0	1	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	RIE	電圧監視2割り込み／リセット許可	0: 禁止 1: 許可	R/W
b1	DFDIS	電圧監視2デジタルフィルタ無効モード選択	0: デジタルフィルタ有効 1: デジタルフィルタ無効	R/W
b2	CMPE	電圧監視2回路比較結果出力許可	0: 電圧監視2回路比較結果出力禁止 1: 電圧監視2回路比較結果出力許可	R/W
b3	—	予約ビット	読むと不定値が読めます。書く場合、1としてください。	R/W
b5-b4	FSAMP[1:0]	サンプリングクロック選択	b5 b4 0 0: LOCOの2分周 0 1: LOCOの4分周 1 0: LOCOの8分周 1 1: LOCOの16分周	R/W
b6	RI	電圧監視2回路モード選択	0: V_{det2} 通過時に電圧監視2割り込み発生 1: 下降して V_{det2} 通過時に電圧監視2リセット許可	R/W
b7	RN	電圧監視2リセットネゲート選択	0: $VCC > V_{det2}$ 検出時、安定時間 (t_{LVD2}) 経過後にネゲート 1: LVD2リセットアサート時、安定時間 (t_{LVD2}) 経過後にネゲート	R/W

RIE ビット (電圧監視 2 割り込み／リセット許可)

電圧監視 2 の割り込み／リセットを許可または禁止にします。このビットが 1 に設定されている状態で、かつフラッシュメモリのプログラム／イレース中の場合には、電圧監視 2 割り込みと電圧監視 2 リセットをどちらも発生させないようにしてください。

DFDIS ビット (電圧監視 2 デジタルフィルタ無効モード選択)

デジタルフィルタ回路を有効にします。このビットが 0 (有効) の場合、LOCOCR.LCSTP ビットは 0 (LOCO 動作) にしてください。電圧監視 2 回路をソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードで使用する場合、このビットを 1 (無効) にしてください。

FSAMP[1:0] ビット (サンプリングクロック選択)

LVD2CR0.DFDIS ビットが 1 (デジタルフィルタ回路無効) の場合のみ、FSAMP[1:0] ビットを書き換えてください。LVD2CR0.DFDIS ビットが 0 (デジタルフィルタ回路有効) の場合は書き換えないでください。

RI ビット (電圧監視 2 回路モード選択)

RI ビットが 1 (電圧監視 2 リセット選択)、または LVD1CR0.RI ビットが 1 (電圧監視 1 リセット選択) の場合は、ディープソフトウェアスタンバイモードではなく、ソフトウェアスタンバイモードへの遷移が可能です。ディープソフトウェアスタンバイモードへ遷移するには、RI ビットを 0 (電圧監視 2 割り込み選択)、かつ LVD1CR0.RI ビットを 0 (電圧監視 1 割り込み選択) にしてください。

RN ビット (電圧監視 2 リセットネゲート選択)

RN ビットを 1 (LVD2 リセットアサート時、安定時間経過後にネゲート) にする場合は、LOCOCR.LCSTP ビットは 0 (LOCO 動作) にしてください。また、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、RN ビットは 0 ($VCC > V_{det2}$ 検出時、安定時間経過後にネゲート) のみが可能です。この場合、RN ビットを 1 (LVD2 リセットアサート時、安定時間経過後にネゲート) にしないでください。

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

8.3 VCC 入力電圧のモニタ

8.3.1 V_{det0} のモニタ

電圧監視 0 の比較結果は、読み出すことができません。

8.3.2 V_{det1} のモニタ

表 8.2 に V_{det1} のモニタの設定手順を示します。設定が完了すると、LVD1SR.MON フラグで電圧監視 1 の比較結果をモニタできます。

表 8.2 V_{det1} のモニタの設定手順

手順	電圧監視1比較結果モニタ	
電圧検出1回路の設定	1	LVDLVLRレジスタへ書き込む前に、LVCMPPCR.LVD1E = 0にして、電圧検出1を無効にする
	2	LVDLVLR.LVD1LVL[4:0]ビットで検出電圧を選択する
	3	LVCMPPCR.LVD1E = 1にして、電圧検出1を有効にする
	4	$t_{d(E-A)}$ (LVD有効切り替え後のLVD動作安定時間) 以上待つ (注1)
デジタルフィルタの設定 (注2)	5	LVD1CR0.FSAMP[1:0]ビットでデジタルフィルタのサンプリングクロックを選択する
	6	LVD1CR0.DFDIS = 0にして、デジタルフィルタを有効にする
	7	LOCOの $2n + 3$ サイクル以上待つ (ここで、 $n = 2, 4, 8, 16$ であり、デジタルフィルタのサンプリングクロックはLOCOの n 分周です)
出力許可の設定	8	LVD1CR0.CMPE = 1にして、電圧監視1の比較結果出力を許可する

注 1. 手順 4 の待ち時間中に手順 5 ~ 7 を行うことができます。 $t_{d(E-A)}$ の詳細は、「55. 電気的特性」を参照してください。

注 2. デジタルフィルタを使用しない場合、手順 5 ~ 7 は不要です。

8.3.3 V_{det2} のモニタ

表 8.3 に V_{det2} のモニタの設定手順を示します。設定が完了すると、LVD2SR.MON フラグで電圧監視 2 の比較結果をモニタできます。

表 8.3 V_{det2} のモニタの設定手順

手順	電圧監視2比較結果モニタ	
電圧検出2回路の設定	1	LVDLVLRレジスタへ書き込む前に、LVCMPPCR.LVD2E = 0にして、電圧検出2回路を無効にする
	2	LVDLVLR.LVD2LVL[2:0]ビットで検出電圧を選択する
	3	LVCMPPCR.LVD2E = 1にして、電圧検出2回路を有効にする
	4	$t_{d(E-A)}$ (LVD有効切り替え後のLVD動作安定時間) 以上待つ (注1)
デジタルフィルタの設定 (注2)	5	LVD2CR0.FSAMP[1:0]ビットでデジタルフィルタのサンプリングクロックを選択する
	6	LVD2CR0.DFDIS = 0にして、デジタルフィルタを有効にする
	7	LOCOの $2n + 3$ サイクル以上待つ (ここで、 $n = 2, 4, 8, 16$ であり、デジタルフィルタのサンプリングクロックはLOCOの n 分周です)
出力許可の設定	8	LVD2CR0.CMPE = 1にして、電圧監視2の比較結果出力を許可する

注 1. 手順 4 の待ち時間中に手順 5 ~ 7 を行うことができます。 $t_{d(E-A)}$ の詳細は、「55. 電気的特性」を参照してください。

注 2. デジタルフィルタを使用しない場合、手順 5 ~ 7 は不要です。

8.4 電圧監視0リセット

電圧監視0リセットを使用する場合は、OFS1.LVDAS ビットを0 (リセット後、電圧監視0リセット有効) にしてください。ただし、ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧監視0リセットは無効です。図 8.4 に電圧監視0リセットの動作例を示します。




図 8.4 電圧監視0リセットの動作例

8.5 電圧監視 1 割り込み、電圧監視 1 リセット

電圧監視 1 回路での比較結果に基づいて、割り込みやリセットを発生させることができます。

表 8.4 に、電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順を示します。表 8.5 に、電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの停止設定手順を示します。図 8.5 に電圧監視 1 割り込みの動作例を示します。電圧監視 1 リセットの動作については、「6. リセット」の図 6.2 を参照してください。

なお、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードで電圧監視 1 回路を使用する場合は、以下の手順に従って回路を設定してください。

(1) ソフトウェアスタンバイモード時の設定

- デジタルフィルタを無効 (LVD1CR0.DFDIS = 1) にする
- VCC > V_{det1} 検出時、安定時間経過後に電圧監視 1 リセット信号をネゲート (LVD1CR0.RN = 0) にする

(2) ディープソフトウェアスタンバイモード時の設定

- デジタルフィルタを無効 (LVD1CR0.DFDIS = 1) にする
- 電圧監視 1 割り込みを許可 (LVD1CR0.RI = 0) にする。電圧監視 1 リセットが許可 (LVD1CR0.RI = 1) になっている場合、ディープソフトウェアスタンバイモードへ遷移せず、ソフトウェアスタンバイモードへ遷移する
- DPSBYCR.DEEPCUT[1:0] ビットが 11b の場合は、電圧監視 1 回路が停止する。ディープソフトウェアスタンバイモードで電圧監視 1 回路を使用するには、DPSBYCR.DEEPCUT[1:0] ビットを 11b 以外にする

表 8.4 電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順

手順	電圧監視 1 割り込み (電圧監視 1 ELC イベント出力)	電圧監視 1 リセット
電圧検出 1 回路の設定	1	LVDLVL レジスタへ書き込む前に、LVCMPCR.LVD1E = 0 にして、電圧検出 1 回路を無効にする
	2	LVDLVL.LVD1LVL[4:0] ビットで検出電圧を選択する
	3	LVCMPCR.LVD1E = 1 にして、電圧検出 1 回路を有効にする
	4	t _{d(E-A)} (LVD 有効切り替え後の LVD 動作安定時間) 以上待つ (注1)
デジタルフィルタの設定 (注2)	5	LVD1CR0.FSAMP[1:0] ビットでデジタルフィルタのサンプリングクロックを選択する
	6	LVD1CR0.DFDIS = 0 にして、デジタルフィルタを有効にする
	7	LOCO の 2n + 3 サイクル以上待つ (ここで、n = 2, 4, 8, 16 であり、デジタルフィルタのサンプリングクロックは LOCO の n 分周です) (注4)
電圧監視 1 割り込み / リセットの設定	8	LVD1CR0.RI = 0 にして、電圧監視 1 割り込みを選択する
	9	<ul style="list-style-type: none"> LVD1CR1.IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する LVD1CR1.IRQSEL ビットで割り込みの種類を選択する
出力許可の設定	10	LVD1SR.DET = 0 にする
	11	LVD1CR0.RIE = 1 にして、電圧監視 1 割り込み / リセットを許可する (注3)
	12	LVD1CR0.CMPE = 1 にして、電圧監視 1 からの比較結果出力を許可する

注 1. 手順 4 の待ち時間中に手順 5 ~ 11 を行うことができます。t_{d(E-A)} の詳細は、「55. 電氣的特性」を参照してください。

注 2. デジタルフィルタを使用しない場合、手順 5 ~ 7 は不要です。

注 3. ELC イベント信号のみを出力させる場合、手順 11 は不要です。

注 4. 手順 7 の待ち時間中に手順 8 ~ 11 を行うことができます。

表 8.5 電圧監視1割り込み、電圧監視1リセット関連ビットの停止設定手順

手順	電圧監視1割り込み (電圧監視1 ELCイベント出力)、電圧監視1リセット	
出力許可停止の設定	1	LVD1CR0.CMPE = 0にして、電圧監視1の比較結果出力を禁止する
	2	LOCOの2n + 3サイクル以上待つ (ここで、n = 2, 4, 8, 16であり、デジタルフィルタのサンプリングクロックはLOCOのn分周です) (注1)
	3	LVD1CR0.RIE = 0にして、電圧監視1割り込み/リセットを禁止する (注2)
デジタルフィルタ停止の設定	4	LVD1CR0.DFDIS = 1にして、デジタルフィルタを無効にする (注1) (注3)
電圧検出1回路停止の設定	5	LVCMPCR.LVD1E = 0にして、電圧検出1回路を無効にする

注 1. デジタルフィルタを使用しない場合、手順 2 と 4 は不要です。

注 2. ELC イベント信号のみを出力させる場合、手順 3 は不要です。

注 3. デジタルフィルタを有効状態から無効にした後に再度有効にする場合、無効にしてから再度有効にするまで、LOCO クロックの 2 サイクル以上待つ必要があります。

電圧監視 1 割り込み/リセットを使用した後にいったん停止してから再度設定する場合は、条件によって停止手順と再設定手順を次のように省略することが可能です。

- 電圧検出 1 回路の設定を変更しない場合、回路の設定または停止は不要
- デジタルフィルタの設定を変更しない場合、デジタルフィルタの設定または停止は不要
- 電圧監視 1 割り込み/リセットの設定を変更しない場合、電圧監視 1 割り込み/リセットの設定は不要




図 8.5 電圧監視 1 割り込みの動作例

8.6 電圧監視 2 割り込み、電圧監視 2 リセット

電圧監視 2 回路での比較結果に基づいて、割り込みやリセットを発生させることができます。

表 8.6 に、電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順を示します。表 8.7 に、電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの停止設定手順を示します。図 8.6 に電圧監視 2 割り込みの動作例を示します。電圧監視 2 リセットの動作については、「6. リセット」の図 6.2 を参照してください。

なお、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードで電圧監視 2 回路を使用する場合は、以下の手順に従って回路を設定してください。

(1) ソフトウェアスタンバイモード時の設定

- デジタルフィルタを無効 (LVD2CR0.DFDIS = 1) にする
- VCC > V_{det2} 検出時、安定時間経過後に電圧監視 2 リセット信号をネゲート (LVD2CR0.RN = 0) にする

(2) ディープソフトウェアスタンバイモード時の設定

- デジタルフィルタを無効 (LVD2CR0.DFDIS = 1) にする
- 電圧監視 2 割り込みを許可 (LVD2CR0.RI = 0) にする。電圧監視 2 リセットが許可 (LVD2CR0.RI = 1) になっている場合、ディープソフトウェアスタンバイモードへ遷移せず、ソフトウェアスタンバイモードへ遷移する
- DPSBYCR.DEEPCUT[1:0] ビットが 11b の場合は、電圧監視 2 回路が停止する。ディープソフトウェアスタンバイモードで電圧監視 2 回路を使用するには、DPSBYCR.DEEPCUT[1:0] ビットを 11b 以外にする

表 8.6 電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順

手順	電圧監視 2 割り込み (電圧監視 2 ELC イベント出力)	電圧監視 2 リセット
電圧検出 2 回路の設定	1	LVDLVLRLVLR レジスタへ書き込む前に、LVCMPCLR.LVD2E = 0 にして、電圧検出 2 回路を無効にする
	2	LVDLVLRLVLR.LVD2LVL[2:0] ビットで検出電圧を選択する
	3	LVCMPCLR.LVD2E = 1 にして、電圧検出 2 回路を有効にする
	4	t _{d(E-A)} (LVD 有効切り替え後の LVD 動作安定時間) 以上待つ (注1)
デジタルフィルタの設定 (注2)	5	LVD2CR0.FSAMP[1:0] ビットでデジタルフィルタのサンプリングクロックを選択する
	6	LVD2CR0.DFDIS = 0 にして、デジタルフィルタを有効にする
	7	LOCO の 2n + 3 サイクル以上待つ (ここで、n = 2, 4, 8, 16 であり、デジタルフィルタのサンプリングクロックは LOCO の n 分周です) (注4)
電圧監視 2 割り込み / リセットの設定	8	LVD2CR0.RI = 0 にして、電圧監視 2 割り込みを選択する
	9	<ul style="list-style-type: none"> LVD2CR1.IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する LVD2CR1.IRQSEL ビットで割り込みの種類を選択する
出力許可の設定	10	LVD2SR.DET = 0 にする
	11	LVD2CR0.RIE = 1 にして、電圧監視 2 割り込み / リセットを許可する (注3)
	12	LVD2CR0.CMPE = 1 にして、電圧監視 2 からの比較結果出力を許可する

注 1. 手順 4 の待ち時間中に手順 5 ~ 11 を行うことができます。t_{d(E-A)} の詳細は、「55. 電氣的特性」を参照してください。

注 2. デジタルフィルタを使用しない場合、手順 5 ~ 7 は不要です。

注 3. ELC イベント信号のみを出力させる場合、手順 11 は不要です。

注 4. 手順 7 の待ち時間中に手順 8 ~ 11 を行うことができます。

表 8.7 電圧監視2割り込み、電圧監視2リセット関連ビットの停止設定手順

手順	電圧監視2割り込み (電圧監視2 ELC イベント出力)、電圧監視2リセット	
出力許可停止の設定	1	LVD2CR0.CMPE = 0にして、電圧監視2の比較結果出力を禁止する
	2	LOCOの2n + 3サイクル以上待つ (ここで、n = 2, 4, 8, 16であり、デジタルフィルタのサンプリングクロックはLOCOのn分周です) (注1)
	3	LVD2CR0.RIE = 0にして、電圧監視2割り込み/リセットを禁止する (注2)
デジタルフィルタ停止の設定	4	LVD2CR0.DFDIS = 1にして、デジタルフィルタを無効にする (注1) (注3)
電圧検出2回路停止の設定	5	LVCMPCR.LVD2E = 0にして、電圧検出2回路を無効にする

注 1. デジタルフィルタを使用しない場合、手順 2 と 4 は不要です。

注 2. ELC イベント信号のみを出力させる場合、手順 3 は不要です。

注 3. デジタルフィルタを有効状態から無効にした後に再度有効にする場合、無効にしてから再度有効にするまで、LOCO の 2 サイクル以上待つ必要があります

電圧監視 2 割り込み/リセットを使用した後にいったん停止してから再度設定する場合は、条件によって停止手順と再設定手順を次のように省略することが可能です。

- 電圧検出 2 回路の設定を変更しない場合、回路の設定または停止は不要
- デジタルフィルタの設定を変更しない場合、デジタルフィルタの設定または停止は不要
- 電圧監視 2 割り込み/リセットの設定を変更しない場合、電圧監視 2 割り込み/リセットの設定は不要




図 8.6 電圧監視 2 割り込みの動作例

8.7 イベントリンクコントローラ (ELC) 出力

LVD は、イベントリンクコントローラ (ELC) に対してイベント信号出力が可能です。

(1) V_{det1} 通過検出イベント

電圧検出 1 回路有効かつ電圧監視 1 回路比較結果出力許可の状態において、電圧の V_{det1} 通過を検出した場合、LVD はイベント信号を出力します。

(2) V_{det2} 通過検出イベント

電圧検出 2 回路有効かつ電圧監視 2 回路比較結果出力許可の状態において、電圧の V_{det2} 通過を検出した場合、LVD はイベント信号を出力します。

LVD のイベントリンク出力機能を有効にする場合、LVD を有効にしてから、ELC 側の LVD イベントリンク機能を有効にする必要があります。LVD のイベントリンク出力機能を停止する場合は、LVD の停止設定を行う前に、ELC 側の LVD イベントリンク機能を無効にしてください。

8.7.1 割り込み処理とイベントリンクの関係

LVD には、電圧監視 1 割り込みと電圧監視 2 割り込みのそれぞれに割り込み許可/禁止を制御するビットがあります。割り込み要因が発生すると、割り込み許可ビットが許可の場合は、割り込み信号 (LVD1CR0.RIE または LVD2CR0.RIE) が CPU へ出力されます。

これに対してイベントリンク信号は、割り込み許可ビットの状態とは無関係に、割り込み要因が発生するとただちに ELC を介して他のモジュールにイベント信号として出力されます。

ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードにおいても、電圧監視 1 割り込み信号および電圧監視 2 割り込み信号を出力することが可能です。ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードでは、ELC 用のイベント信号が以下のように出力されます。

- ソフトウェアスタンバイモード期間中に V_{det1} または V_{det2} 通過イベントを検出した場合、ソフトウェアスタンバイモードではクロックが供給されていないため ELC 用のイベント信号は出力されない。 V_{det1} および V_{det2} 通過検出フラグは保持されているため、ソフトウェアスタンバイモードから復帰してクロック供給が再開されると、 V_{det1} および V_{det2} 検出フラグの状態に従って ELC 用のイベント信号が出力される
- ディープソフトウェアスタンバイモード期間中に V_{det1} または V_{det2} 通過イベントを検出した場合、ELC 用のイベント信号は出力されない

9. クロック発生回路

9.1 概要

本 MCU はクロック発生回路を内蔵しています。表 9.1 と表 9.2 にクロック発生回路の仕様、図 9.1 にブロック図、そして表 9.3 に入出力端子を示します。

表 9.1 クロック発生回路の仕様（クロックソース）

クロックソース	項目	内容
メインクロック 発振器 (MOSC)	発振子周波数	8～24MHz USB ブートモード：8、10、12、15、16、 20、24MHz
	外部クロック入力周波数	最大24MHz
	外部発振子または付加回路：セラミック発振子、水晶振動子	あり
	接続端子：EXTAL、XTAL	
	駆動能力切り替え 発振停止検出機能	
サブクロック発振器 (SOSC)	発振子周波数	32.768kHz
	外部発振子または付加回路：水晶振動子	あり
	接続端子：XCIN、XCOUT	
	駆動能力切り替え	
PLL回路	入力クロックソース	MOSC、HOCO
	入力分周比	1、2、3分周から選択可能
	入力周波数	8～24MHz
	逡倍比	10～30逡倍から選択可能 (0.5ステップ単位)
	PLL出力周波数	120～240MHz
高速オンチップ オシレータ (HOCO)	発振周波数	16、18、20MHz
	ユーザトリミング	あり
中速オンチップ オシレータ (MOCO)	発振周波数	8MHz
	ユーザトリミング	あり
低速オンチップ オシレータ (LOCO)	発振周波数	32.768kHz
	ユーザトリミング	あり
IWDT専用 オンチップ オシレータ (IWDTLOCO)	発振周波数	15kHz
JTAG用外部 クロック入力 (TCK)	入力クロック周波数	最大25MHz
SWD用外部 クロック入力 (SWCLK)	入力クロック周波数	最大25MHz

表 9.2 クロック発生回路の仕様 (内部クロック) (1/2)

項目	クロックソース	クロック供給	内容
システムクロック (ICLK)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	CPU、DTC、DMAC、フラッシュ、SRAM	最大 120MHz 分周比 : 1、2、4、8、16、32、64
周辺モジュールクロック A (PCLKA)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	周辺モジュール (ETHERC、EDMAC、QSPI、SPI、SCI、SCE7、SDHI、CRC、IrDA、GPTバスクロック)	最大 120MHz (注2) 分周比 : 1、2、4、8、16、32、64
周辺モジュールクロック B (PCLKB)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	周辺モジュール (IIC、SSIE、SRC、DOC、CAC、CAN、DAC12、POEG、CTSU、AGT、スタンバイ SRAM、ELC、I/O ポート、RTC、WDT、IWDT、ADC12、KINT、USBFS、ACMPHS、TSN、PDC)	最大 60MHz 分周比 : 1、2、4、8、16、32、64
周辺モジュールクロック C (PCLKC)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	周辺モジュール (ADC12 変換クロック)	最大 60MHz 分周比 : 1、2、4、8、16、32、64
周辺モジュールクロック D (PCLKD)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	周辺モジュール (GPT カウントクロック)	最大 120MHz 分周比 : 1、2、4、8、16、32、64
フラッシュインタフェースクロック (FCLK)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	フラッシュインタフェース	4~60MHz (P/E) 最大 60MHz (読み出し) (注1) 分周比 : 1、2、4、8、16、32、64
外部バスクロック (BCLK)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	外部バス	最大 120MHz 分周比 : 1、2、4、8、16、32、64
EBCLK 端子出力 (EBCLK)	BCLK または 1/2 BCLK	EBCLK 端子	最大 60MHz 分周比 : 1、2
SDCLK 端子出力 (SDCLK)	BCLK	SDCLK 端子	最大 120MHz
USB クロック (UCLK)	PLL	USB	48MHz 分周比 : 3、4、5
CAN クロック (CANMCLK)	MOSC	CAN	8~24MHz
AGT クロック (AGTSCLK、AGTLCLK)	SOSC, LOCO	AGT	32.768kHz
CAC メインクロック (CACMCLK)	MOSC	CAC	最大 24MHz
CAC サブクロック (CACSCLK)	SOSC	CAC	32.768kHz
CAC LOCO クロック (CACLCLK)	LOCO	CAC	32.768kHz
CAC MOCO クロック (CACMOCLK)	MOCO	CAC	8MHz
CAC HOCO クロック (CACHCLK)	HOCO	CAC	16、18、20MHz
CAC IWDTLOCO クロック (CACILCLK)	IWDTLOCO	CAC	15kHz
RTC クロック (RTCSCLK、RTCLCLK)	SOSC, LOCO	RTC	32.768kHz
IWDT クロック (IWDTCLK)	IWDTLOCO	IWDT	15kHz
SysTick タイマクロック (SYSTICCLK)	LOCO	SysTick タイマ	32.768kHz
JTAG クロック (JTAGTCK)	TCK 端子	JTAG	最大 25MHz

表 9.2 クロック発生回路の仕様（内部クロック）(2/2)

項目	クロックソース	クロック供給	内容
クロックおよびブザー出力 (CLKOUT)	MOSC, SOSC, LOCO, MOCO, HOCO	CLKOUT 端子	最大24MHz 分周比 : 1、2、4、8、16、32、64、128
シリアルワイヤクロック (SWCLK)	SWCLK 端子	OCD	最大25MHz
トレースクロック (TRCLK)	MOSC, SOSC, HOCO, MOCO, LOCO, PLL	CPU-OCD	最大60MHz 分周比 : 1、2、4
TCLK 端子出力 (TCLK)	TRCLKの2分周	TCLK 端子	最大30MHz

注 . クロック周波数の設定に関する制限 : $ICLK \geq PCLKA \geq PCLKB$ 、 $PCLKD \geq PCLKA \geq PCLKB$

クロック周波数比に関する制限 (N : 整数、最大 64) :

$ICLK:FCLK = N:1$ 、 $ICLK:BCLK = N:1$ 、 $ICLK:PCLKA = N:1$ 、 $ICLK:PCLKB = N:1$

$ICLK:PCLKC = N:1$ または $1:N$ 、 $ICLK:PCLKD = N:1$ または $1:N$

A/D コンバータが有効な場合のクロック周波数比に関する制限 :

$PCLKB:PCLKC = 1:1$ 、 $1:2$ 、 $1:4$ 、 $2:1$ 、 $4:1$ 、または $8:1$

注 . クロックには、許容周波数範囲があります。表 9.2 を参照してください。

フラッシュメモリと SRAM にも、各ウェイトサイクルの設定値に許容動作周波数範囲があります。「51. SRAM」および「53. フラッシュメモリ」を参照してください。

これらのクロック周波数範囲は、HOCO 自身に最大または最小周波数があったとしても、必ず満たす必要があります。「55. 電気的特性」を参照してください。

注 . PLL 基準クロックソースが HOCO の場合、PLL 逡倍の設定値は、HOCO 周波数 (最小/最大値) を考慮して 120 ~ 240MHz に設定する必要があります。

注 1. プログラム/イレース (P/E) モードでの最小 FCLK 周波数は 4MHz です。

注 2. ETHERC を使用する場合 : $PCLKA$ 周波数範囲は、 $12.5MHz \leq PCLKA \leq 120MHz$

ETHERC を使用する場合 : $PCLKA = ICLK$




図 9.1 クロック発生回路のブロック図

表 9.3 クロック発生回路の入出力端子

端子名	入出力	機能
XTAL	出力	水晶振動子の接続 EXTAL 端子は外部クロックの入力にも使用可能です。詳細は、 9.3.2 外部クロックを入力する方法 を参照してください。
EXTAL	入力	
XCIN	入力	32.768kHz水晶振動子の接続
XCOU	出力	
TCK/SWCLK	入力	JTAGクロック入力
EBCLK	出力	外部デバイスに外部バスクロック (EBCLK) を供給
SDCLK	出力	外部デバイスにSDRAMクロック (SDCLK) を供給
CLKOUT	出力	CLKOUTおよびBUZZERクロックを出力

9.2 レジスタの説明

9.2.1 システムクロック分周コントロールレジスタ (SCKDIVCR)

アドレス SYSTEM.SCKDIVCR 4001 E020h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
—	FCK[2:0]			—	ICK[2:0]			—	—	—	—	—	BCK[2:0]			
リセット後の値	0	0	1	0	0	0	1	0	0	0	0	0	0	0	1	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
—	PCKA[2:0]			—	PCKB[2:0]			—	PCKC[2:0]			—	PCKD[2:0]			
リセット後の値	0	0	1	0	0	0	1	0	0	0	1	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	PCKD[2:0]	周辺モジュールクロック D (PCLKD) 選択 (注4)	b2 b0 0 0 0 : 1分周 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 1 0 1 : 32分周 1 1 0 : 64分周 上記以外は設定しないでください。	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6-b4	PCKC[2:0]	周辺モジュールクロック C (PCLKC) 選択 (注4)	b6 b4 0 0 0 : 1分周 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 1 0 1 : 32分周 1 1 0 : 64分周 上記以外は設定しないでください。	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10-b8	PCKB[2:0]	周辺モジュールクロック B (PCLKB) 選択 (注3)	b10 b8 0 0 0 : 1分周 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 1 0 1 : 32分周 1 1 0 : 64分周 上記以外は設定しないでください。	R/W
b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14-b12	PCKA[2:0]	周辺モジュールクロック A (PCLKA) 選択 (注3)	b14 b12 0 0 0 : 1分周 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 1 0 1 : 32分周 1 1 0 : 64分周 上記以外は設定しないでください。	R/W
b15	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	ビット名	機能	R/W
b18-b16	BCK[2:0]	外部バスクロック (BCLK) 選択 (注2)	b18 b16 0 0 0 : 1分周 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 1 0 1 : 32分周 1 1 0 : 64分周 上記以外は設定しないでください。	R/W
b23-b19	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b26-b24	ICK[2:0]	システムクロック (ICK) 選択 (注1) (注2) (注3) (注4) (注5)	b26 b24 0 0 0 : 1分周 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 1 0 1 : 32分周 1 1 0 : 64分周 上記以外は設定しないでください。	R/W
b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b30-b28	FCK[2:0]	フラッシュインタフェースクロック (FCLK) 選択 (注1)	b30 b28 0 0 0 : 1分周 0 0 1 : 2分周 0 1 0 : 4分周 0 1 1 : 8分周 1 0 0 : 16分周 1 0 1 : 32分周 1 1 0 : 64分周 上記以外は設定しないでください。	R/W
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

- 注 1. システムクロック (ICK) とフラッシュインタフェースクロック (FCLK) との間には次の周波数関係が必要です。
ICK:FCLK = N:1 (N : 整数)
ICK < FCLK となる設定は無視されます。
- 注 2. システムクロック (ICK) と外部バスクロック (BCLK) との間には次の周波数関係が必要です。
ICK:BCLK = N:1 (N : 整数)
ICK < BCLK となる設定は無視されます。
- 注 3. システムクロック (ICK) と周辺モジュールクロック (PCLKA, PCLKB) の間には次の周波数関係が必要です。
ICK:PCLKA = N:1、ICK:PCLKB = N:1 (N : 整数)
ICK < PCLKA または ICK < PCLKB となる設定は無視されます。
- 注 4. システムクロック (ICK) と周辺モジュールクロック (PCLKC, PCLKD) の間には次の周波数関係が必要です。
ICK:PCLKC = N:1 または 1:N、ICK:PCLKD = N:1 または 1:N (N : 整数)
- 注 5. システムクロック (ICK) の周波数は、フラッシュウェイトサイクルレジスタ (FLWT) によって制限されます。「53. フラッシュメモリ」を参照してください。

SCKDIVCR レジスタは、システムクロック (ICK)、周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD)、フラッシュインタフェースクロック (FCLK)、外部バスクロック (BCLK)、および SDRAM クロック (SDCLK) の周波数を選択するレジスタです。

クロックソースとして PLL を選択した場合、以下のモジュールをモジュールストップ状態に設定してから SCKDIVCR の値を変更してください。

- ETHERC
- EDMAC
- SCE7
- GPT32EH
- GPT32E

また、SCKDIVCR のいずれかの値を低い分周比から高い分周比に変更する場合、事前に少なくとも 750ns 待機してください。高い分周比から低い分周比に値を変更した場合、値を変更してから少なくとも 250ns 待機してから、次の処理を開始してください。

待機時間の計測にはソフトウェアを使用することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。

図 9.2 に、SCKDIVCR の値の変更フロー例を示します。

PCKD[2:0] ビット (周辺モジュールクロック D (PCLKD) 選択)

周辺モジュールクロック D (PCLKD) の周波数を選択します。

PCKC[2:0] ビット (周辺モジュールクロック C (PCLKC) 選択)

周辺モジュールクロック C (PCLKC) の周波数を選択します。

PCKB[2:0] ビット (周辺モジュールクロック B (PCLKB) 選択)

周辺モジュールクロック B (PCLKB) の周波数を選択します。

PCKA[2:0] ビット (周辺モジュールクロック A (PCLKA) 選択)

周辺モジュールクロック A (PCLKA) の周波数を選択します。

BCK[2:0] ビット (外部バスクロック (BCLK) 選択)

外部バスクロック (BCLK) と SDRAM クロック (SDCLK) の周波数を選択します。

ICK[2:0] ビット (システムクロック (ICK) 選択)

CPU、DMAC、および DTC 用システムクロックの周波数を選択します。

FCK[2:0] ビット (フラッシュインタフェースクロック (FCLK) 選択)

フラッシュインタフェースクロック (FCLK) の周波数を選択します。





図 9.2 SCKDIVCR 値の変更フロー例

9.2.2 システムクロック分周コントロールレジスタ 2 (SCKDIVCR2)

アドレス SYSTEM.SCKDIVCR2 4001 E024h



ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6-b4	UCK[2:0]	USBクロック (UCLK) 選択	b6 b4 0 1 0 : 3分周 0 1 1 : 4分周 1 0 0 : 5分周 上記以外は設定しないでください。	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. SCKDIVCR2 レジスタと SCKSCR レジスタには、同時に 32 ビットアクセスで書き込まないでください。


SCKDIVCR2 レジスタは、USB クロック (UCLK) の周波数を選択するレジスタです。

UCK[2:0] ビット (USB クロック (UCLK) 選択)

USB クロック (UCLK) の周波数を選択します。3 分周選択時のデューティ比は 2:1 であり、5 分周選択時のデューティ比は 3:2 です。

9.2.3 システムクロックソースコントロールレジスタ (SCKSCR)

アドレス SYSTEM.SCKSCR 4001 E026h



ビット	シンボル	ビット名	機能	R/W
b2-b0	CKSEL[2:0]	クロックソース選択	b2 b0 0 0 0 : HOCO 0 0 1 : MOCO 0 1 0 : LOCO 0 1 1 : メインクロック発振器 1 0 0 : サブクロック発振器 1 0 1 : PLL 上記以外は設定しないでください。	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. SCKDIVCR2 レジスタと SCKSCR レジスタには、同時に 32 ビットアクセスで書き込まないでください。

SCKSCR レジスタは、システムクロックのクロックソースを選択するレジスタです。

PLL を選択または非選択するために SCKSCR の値を変更するときは、下記モジュールをストップ状態に設定してから SCKSCR の値を変更してください。

- ETHERC
- EDMAC
- SCE7
- GPT32EH
- GPT32E

また、SCKSCR の値を PLL から別のクロックソースへ変更する場合、少なくとも 750ns 待機してから値を変更してください。PLL 以外のクロックソースから PLL に値を変更するときは、値の変更後に少なくとも 250ns 待機してから次の処理を開始してください。

待機時間の計測にはソフトウェアを使用することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。

図 9.3 に、SCKSCR の値の変更フロー例を示します。

CKSEL[2:0] ビット (クロックソース選択)

下記モジュールのクロックソースを選択します。

- システムクロック (ICLK)
- 周辺モジュールクロック (PCLKA、PCLKB、PCLKC、および PCLKD)
- フラッシュインタフェースクロック (FCLK)
- 外部バスクロック (BCLK)
- SDRAM クロック (SDCLK)
- USBFS クロック (UCLK)

下記のクロックソースから1つ選択します。

- 低速オンチップオシレータ (LOCO)
- 中速オンチップオシレータ (MOCO)
- 高速オンチップオシレータ (HOCO)
- メインクロック発振器
- サブクロック発振器
- PLL 回路

内部非同期割り込みが発生していないときに、クロックソースの切り替えを行ってください。

停止しているクロックソースへの切り替えは禁止です。





図 9.3 SCKSCR 値変更のフロー例

9.2.4 PLL クロックコントロールレジスタ (PLLCCR)

アドレス SYSTEM.PLLCCR 4001 E028h



ビット	シンボル	ビット名	機能	R/W
b1-b0	PLIDIV[1:0]	PLL入力分周比選択 (注1)	b1 b0 0 0 : 1分周 0 1 : 2分周 1 0 : 3分周 1 1 : 設定禁止	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	PLSRCSEL	PLLクロックソース選択	0 : メインクロック発振器 (注3) 1 : HOCO	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13-b8	PLLMUL[5:0]	PLL周波数通倍率選択 (注2)	b13 b8 0 1 0 0 1 1 : 10.0分周 0 1 0 1 0 0 : 10.5分周 0 1 0 1 0 1 : 11.0分周 : 0 1 1 1 0 0 : 14.5分周 0 1 1 1 0 1 : 15.0分周 0 1 1 1 1 0 : 15.5分周 : 1 1 1 0 1 0 : 29.5分周 1 1 1 0 1 1 : 30.0分周 上記以外は設定しないでください。	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. PLIDIV[1:0] ビットは、PLLの入力周波数が表 9.1 に示す範囲に収まるように設定する必要があります。

注2. PLLMUL[5:0] ビットは、PLLの出力周波数が表 9.1 に示す範囲に収まるように設定する必要があります。

注3. PLSRCSEL ビットは、UCLK 使用時には0にする必要があります。

PLLCCR レジスタは、PLL回路の動作を設定するレジスタです。PLLが動作中 (PLLCCR.PLLSTP ビットが0) の場合、PLLCCR レジスタへの書き込みは禁止です。

PLIDIV[1:0] ビット (PLL 入力分周比選択)

PLL クロックソースの分周比を選択します。

PLSRCSEL ビット (PLL クロックソース選択)

PLL のクロックソースを選択します。

PLLMUL[5:0] ビット (PLL 周波数通倍率選択)

PLL回路の周波数通倍率を選択します。

9.2.5 PLL コントロールレジスタ (PLLCR)

アドレス SYSTEM.PLLCR 4001 E02Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	PLLST P
リセット後の値	0	0	0	0	0	0	1

ビット	シンボル	ビット名	機能	R/W
b0	PLLSTP	PLL 停止制御	0 : PLL 動作 1 : PLL 停止	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

PLLCR レジスタは、PLL 回路の動作を制御するレジスタです。

PLLSTP ビット (PLL 停止制御)

PLL 回路を起動または停止させます。PLLCCR.PLSRCSEL ビットで、PLL のクロックソースとしてメインクロック発振器を選択する場合、メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) も設定する必要があります。

PLLSTP ビットを 0 にした後、OSCSF.PLLSF ビットが 1 になっていることを確認してから、PLL クロックを使用してください。PLL を動作するように設定してから、発振が安定するまでに一定の時間を要します。また、発振が停止するまでにも一定の時間を要します。

PLL 動作の開始および停止に関しては、以下の制限があります。

- PLL の停止後、動作を再開させる前に OSCSF.PLLSF ビットが 0 であることを確認すること
- PLL を停止させる前に、PLL が動作していること、および OSCSF.PLLSF ビットが 1 であることを確認すること
- PLL クロックをシステムクロックとして選択しているかどうかにかかわらず、PLL を動作させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.PLLSF ビットが 1 になっていることを確認した上で WFI 命令を実行すること
- PLL を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.PLLSF ビットが 0 になっていることを確認した上で WFI 命令を実行すること

以下の条件下で PLLSTP ビットに 1 を書き込むことは禁止です。

- SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL)

PLLSTP に 0 を書き込む前に、以下の条件が適用されていることを確認してください。

- PLL クロックソース = MOSC の場合、OSCSF.MOSCSF ビット = 1
- PLL クロックソース = HOCO の場合、OSCSF.HOCOSF ビット = 1

9.2.6 外部バスクロックコントロールレジスタ (BCKCR)

アドレス SYSTEM.BCKCR 4001 E030h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	BCLKD IV
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	BCLKDIV	EBCLK端子出力選択	0 : BCLK 1 : BCLK/2	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

BCKCR レジスタは、外部バスクロック端子を制御するレジスタです。

BCLKDIV ビット (EBCLK 端子出力選択)

EBCLK 端子から出力するクロックを選択します。SCKDIVCR.BCK[2:0] ビットで選択した周波数のBCLK、またはBCLKの2分周を選択できます。

9.2.7 メインクロック発振器コントロールレジスタ (MOSCCR)

アドレス SYSTEM.MOSCCR 4001 E032h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	MOSTP
リセット後の値	0	0	0	0	0	0	1

ビット	シンボル	ビット名	機能	R/W
b0	MOSTP	メインクロック発振器停止	0: メインクロック発振器動作 (注1) 1: メインクロック発振器停止	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. MOSTP を0にする前に、MOMCR レジスタを設定する必要があります。

MOSCCR レジスタは、メインクロック発振器を制御するレジスタです。

MOSTP ビット (メインクロック発振器停止)

メインクロック発振器を起動または停止させます。メインクロック発振器を動作させるには、本ビットを0にします。本ビットの値を変更した場合、必ずビット値を読み出して、値が更新されたことを確認してから、次の命令を実行してください。メインクロック発振器を使用する場合は、MOSTP ビットを0にする前に、メインクロック発振器モード発振コントロールレジスタ (MOMCR) およびメインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) を設定する必要があります。

MOSTP ビットを0にした後、OSCSF.MOSCSF ビットが1になっていることを確認してから、メインクロック発振器を使用してください。メインクロック発振器を動作するように設定してから、発振が安定するまでに一定の時間を要します。また、発振が停止するまでも一定の時間を要します。

メインクロック発振器の動作の開始および停止に関しては、以下の制限があります。

- メインクロック発振器の停止後、動作を再開させる前に OSCSF.MOSCSF ビットが0であることを確認すること
- メインクロック発振器を停止させる前に、メインクロック発振器が動作していること、および OSCSF.MOSCSF ビットが1であることを確認すること
- メインクロック発振器をシステムクロックとして選択しているかどうかにかかわらず、メインクロック発振器を動作させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.MOSCSF ビットが1になっていることを確認した上で WFI 命令を実行すること
- メインクロック発振器を停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.MOSCSF ビットが0になっていることを確認した上で WFI 命令を実行すること

以下の条件下で MOSTP ビットに1を書き込むことは禁止です。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC)
- PLLCCR.PLSRCSEL = 0 (PLL ソースクロック = MOSC) および SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL)
- PLLCCR.PLSRCSEL = 0 (PLL ソースクロック = MOSC) および PLLCR.PLLSTP = 0 (PLL 動作)

9.2.8 サブクロック発振器コントロールレジスタ (SOSCCR)

アドレス SYSTEM.SOSCCR 4001 E480h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	SOSTP
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SOSTP	サブクロック発振器停止	0: サブクロック発振器動作 (注1) 1: サブクロック発振器停止	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SOSTP を 0 にする前に、SOMCR レジスタを設定する必要があります。

SOSCCR レジスタは、サブクロック発振器を制御するレジスタです。

SOSTP ビット (サブクロック発振器停止)

サブクロック発振器を起動または停止させます。

本ビットの値を変更した場合、必ずビット値を読み出して、値が更新されたことを確認してから、次の命令を実行してください。RTC などの周辺モジュールに対するソースとしてサブクロック発振器を使用する場合、SOSTP ビットを使用します。サブクロック発振器を使用する場合は、SOSTP ビットを 0 にする前に、サブクロック発振器モードコントロールレジスタ (SOMCR) を設定する必要があります。

SOSTP ビットを 0 にした後、必ずサブクロック発振安定待機時間 ($t_{SUBOSCWT}$) が経過してから、サブクロック発振器を使用してください。サブクロック発振器を動作するように設定してから、発振が安定するまでに一定の時間を要します。また、発振が停止するまでもに一定の時間を要します。

動作の開始および停止に関しては、以下の制限があります。

- サブクロック発振器の停止後、動作を再開させるまでに SOSC クロックで 5 サイクル以上の待ち時間が必要
- サブクロック発振器を停止させる前に、サブクロック発振器の発振が安定していることを確認すること
- サブクロック発振器をシステムクロックとして選択しているかどうかにかかわらず、ソフトウェアスタンバイモードへ遷移する場合は、サブクロック発振器の発振が安定していることを確認した上で WFI 命令を実行すること
- サブクロック発振器を停止させた後、ソフトウェアスタンバイモードへ遷移する場合は、SOSC クロックで 3 サイクル以上待った後、WFI 命令を実行すること

以下の条件下で SOSTP ビットに 1 を書き込むことは禁止です。

- SCKSCR.CKSEL[2:0] = 100b (システムクロックソース = SOSC)

9.2.9 低速オンチップオシレータコントロールレジスタ (LOCOCR)

アドレス SYSTEM.LOCOCR 4001 E490h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	LCSTP
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	LCSTP	LOCO 停止	0 : LOCO クロック動作 1 : LOCO クロック停止	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

LOCOCR レジスタは、LOCO クロックを制御するレジスタです。

LCSTP ビット (LOCO 停止)

LOCO クロックを起動または停止させます。

LCSTP ビットを 0 にして LOCO クロックを起動した後、必ず LOCO クロック発振安定待機時間 (tLOCOWT) が経過してから、LOCO クロックを使用してください。LOCO クロックを動作するように設定してから、発振が安定するまでに一定の時間を要します。また、発振が停止するまでも一定の時間を要します。

動作の開始および停止に関しては、以下の制限があります。

- LOCO クロックの停止後、動作を再開させるまでに LOCO クロックで 5 サイクル以上の待ち時間が必要
- LOCO クロックを停止させる前に、LOCO クロックの発振が安定していることを確認すること
- LOCO クロックをシステムクロックとして選択しているかどうかにかかわらず、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、LOCO クロックの発振が安定していることを確認した上で WFI 命令を実行すること
- LOCO クロックを停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、LOCO クロックで 3 サイクル以上待った後、WFI 命令を実行すること

以下の条件下で LCSTP ビットに 1 を書き込むことは禁止です。

- SCKSCR.CKSEL[2:0] = 010b (システムクロックソース = LOCO)

LOCO クロックは他の発振器の待機時間を計測しているため、LOCOCR.LCSTP ビットの設定値にかかわらず、待機時間の計測中は LOCO クロックが発振しています。そのため、LCSTP ビットが停止に設定されていても、意図せず LOCO クロックが供給される場合があります。

9.2.10 高速オンチップオシレータコントロールレジスタ (HOCO CR)

アドレス SYSTEM.HOCO CR 4001 E036h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	HCSTP
リセット後の値	0	0	0	0	0	0	0	0/1 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	HCSTP	HOCO 停止	0 : HOCO クロック動作 (注2) 1 : HOCO クロック停止	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. OFS1.HOCOEN ビットが0のとき、HCSTP ビットのリセット後の値は0になります。OFS1.HOCOEN ビットが1のとき、本ビットのリセット後の値は1になります。

注2. HOCO を使用する場合 (HCSTP = 0)、OFS1.HOCOFRQ0[1:0] ビットを最適な値に設定する必要があります。

HOCO CR レジスタは、HOCO クロックを制御するレジスタです。

HCSTP ビット (HOCO 停止)

HOCO クロックを起動または停止させます。

HCSTP ビットを0にしてHOCOが動作するように変更した場合、必ずOSCSF.HOCOSF ビットが1になっていることを確認してから、このクロックを使用してください。

OFS1.HOCOEN ビットが0になっている場合、HCSTP ビットを0にしてHOCO クロックを起動した後、HOCO クロックを使用してください。HOCO クロックを動作するように設定してから、発振が安定するまでに一定の時間を要します。また、発振が停止するまでに一定の時間を要します。HOCO を動作させるには、HOCO ウェイトコントロールレジスタ (HOCOWTCR) も設定してください。

動作の開始および停止に関しては、以下の制限があります。


- HOCO クロックの停止後、動作を再開させる前にOSCSF.HOCOSF ビットが0であることを確認すること
- HOCO クロックを停止させる前に、HOCO が動作していること、およびOSCSF.HOCOSF ビットが1であることを確認すること
- HOCO クロックをシステムクロックとして選択しているかどうかにかかわらず、HCSTP ビットでHOCO を動作設定にしてソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.HOCOSF ビットが1になっていることを確認した上でWFI 命令を実行すること
- HOCO クロックを停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、OSCSF.HOCOSF ビットが0になっていることを確認した上でWFI 命令を実行すること

以下の条件下でHCSTP ビットに1を書き込むことは禁止です。

- SCKSCR.CKSEL[2:0] = 000b (システムクロックソース = HOCO)
- PLLCCR.PLSRCSEL = 1 (PLL ソースクロック = HOCO) およびSCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL)
- PLLCCR.PLSRCSEL = 1 (PLL ソースクロック = HOCO) およびPLLCCR.PLLSTP = 0 (PLL 動作)

9.2.11 高速オンチップオシレータウェイトコントロールレジスタ (HOCOWTCR)

アドレス SYSTEM.HOCOWTCR 4001 E0A5h




ビット	シンボル	ビット名	機能	R/W
b2-b0	HSTS[2:0]	HOCO 待機時間設定	待機時間 (s) = (HSTS[2:0] 設定値 + 3)/f _{LOCO}	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

HSTS[2:0] ビット (HOCO 待機時間設定)

スヌーズモードで SCI0 を使用している場合以外は、HOCOWTCR.HSTS[2:0] ビットを 110b にしてください。スヌーズモードで SCI0 を使用している場合は、HOCOWTCR.HSTS[2:0] ビットを 010b にしてください。

9.2.12 中速オンチップオシレータコントロールレジスタ (MOCO CR)

アドレス SYSTEM.MOCO CR 4001 E038h



ビット	シンボル	ビット名	機能	R/W
b0	MCSTP	MOCO 停止	0 : MOCO クロック動作 1 : MOCO クロック停止	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

MOCO CR レジスタは、MOCO クロックを制御するレジスタです。

MCSTP ビット (MOCO 停止)

MOCO クロックを起動または停止させます。

MCSTP ビットを 0 にして MOCO クロックを起動した後、必ず MOCO クロック発振安定時間 (tMOCOWT) が経過してから、MOCO クロックを使用してください。MOCO クロックを動作するように設定してから、発振が安定するまでに一定の時間を要します。また、発振が停止するまでにも一定の時間を要します。

動作の開始および停止に関しては、以下の制限があります。

- MOCO クロックの停止後、動作を再開させるまでに MOCO クロックで 5 サイクル以上の待ち時間が必要
- MOCO クロックを停止させる前に、MOCO クロックの発振が安定していることを確認すること
- MOCO クロックをシステムクロックとして選択しているかどうかにかかわらず、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、MOCO クロックの発振が安定していることを確認した上で WFI 命令を実行すること
- MOCO クロックを停止させた後、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する場合は、MOCO クロックで 3 サイクル以上待った後、WFI 命令を実行すること

以下の条件下で MCSTP ビットに 1 を書き込むことは禁止です。

- SCKSCR.CKSEL[2:0] = 001b (システムクロックソース = MOCO)

発振停止検出コントロールレジスタの発振停止検出機能許可ビット (OSTDCR.OSTDE) を有効にしているとき、MCSTP ビットを 1 (MOCO 停止) にすることは禁止です。

9.2.13 FLL コントロールレジスタ 1 (FLLCR1)

アドレス SYSTEM.FLLCR1 4001 E039h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	FLEN
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FLEN	FLL有効	0 : FLL機能は無効 1 : FLL機能は有効	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. HOCOを停止 (HOCO.CR.HCSTP = 1) にしてから、FLLCR1.FLEN ビットを変更する必要があります。
FLLが有効 (FLLCR1.FLEN = 1) であるとき、SOSCは安定して動作中でなければいけません。

FLLCR1レジスタは、HOCOのFLL機能を制御するレジスタです。FLL機能は、HOCOの精度向上にSOSCが利用できるならSOSCを使用します。

FLEN ビット (FLL 有効)

HOCOのFLL機能を有効または無効にします。

FLLが有効な場合、FLLが安定してからでなければ周波数精度は保証されません。FLLの安定は、HOCOの安定後にクロック周波数精度測定回路 (CAC) で周波数を測定することにより確認できます。

FLLを無効にしてからソフトウェアスタンバイモードへ遷移してください。つまり、本ビットを0にしてからソフトウェアスタンバイモードへ遷移してください。

図 9.4 および図 9.5 に、各状況に応じた FLL の設定フロー例を示します。




図 9.4 FLL 設定フロー (リセット解除後/ディープソフトウェアスタンバイモード解除後)





図 9.5 ソフトウェアスタンバイモード遷移／解除フロー

9.2.14 FLL コントロールレジスタ 2 (FLLCR2)

アドレス SYSTEM.FLLCR2 4001 E03Ah



ビット	シンボル	ビット名	機能	R/W
b10-b0	FLLCNTL[10:0]	FLL 逡倍制御	<ul style="list-style-type: none"> • OFS1.HOCOFRQ0[1:0] ビットが 00b (16MHz) の場合、これらのビットは 1E9h にする必要があります。 • OFS1.HOCOFRQ0[1:0] ビットが 01b (18MHz) の場合、これらのビットは 226h にする必要があります。 • OFS1.HOCOFRQ0[1:0] ビットが 10b (20MHz) の場合、これらのビットは 263h にする必要があります。 上記以外は設定しないでください。	R/W
b15-b11	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W

FLLCR2 レジスタは、HOCO の FLL 機能を制御するレジスタです。

FLLCNTL[10:0] ビット (FLL 逡倍制御)

FLL 基準クロックの逡倍比を選択します。

FLL を有効 (FLLCR1.FLLEN = 1) にする前に、これらのビットを設定する必要があります。

9.2.15 発振安定フラグレジスタ (OSCSF)

アドレス SYSTEM.OSCSF 4001 E03Ch

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	PLLSF	—	MOSC SF	—	—	HOCO SF
リセット後の値	0	0	0	0	0	0	0	0/1 (注1)

ビット	シンボル	ビット名	機能	R/W
b0	HOCOSF	HOCOクロック発振安定フラグ	0 : HOCOクロックは停止、または発振安定待ち中 1 : HOCOクロックは安定、システムクロックとして使用可能	R
b2-b1	—	予約ビット	読むと0が読めます。	R
b3	MOSC SF	メインクロック発振安定フラグ	0 : メインクロック発振器は停止 (MOSTP = 1)、または発振安定待ち中 (注2) 1 : メインクロック発振器は安定、システムクロックとして使用可能	R
b4	—	予約ビット	読むと0が読めます。	R
b5	PLLSF	PLLクロック発振安定フラグ	0 : PLLクロックは停止、または発振安定待ち中 1 : PLLクロックは安定、システムクロックとして使用可能	R
b7-b6	—	予約ビット	読むと0が読めます。	R

- 注 1. リセット後の値は、OFS1.HOCOEN の設定値で決まります。
OFS1.HOCOEN が 1 になっている場合、HOCOSF のリセット後の値は 0 です。
OFS1.HOCOEN が 0 になっている場合は、リセット解除直後に HOCOSF の値が 0 になり、HOCO 発振安定待機時間の経過後に HOCOSF の値が 1 になります。
- 注 2. 該当する発振器のウェイトコントロールレジスタに適切な値が設定されます。値 (待機時間) が不十分な場合、発振が安定する前に発振安定フラグが 1 になり、内部回路へのクロック信号の供給が開始します。

OSCSF レジスタは、各発振器の発振安定待ち回路内にあるカウンタの動作状態を示すフラグからなるレジスタです。これらのカウンタは、発振開始後、対応する発振器の出力クロックが内部回路に供給されるまでの待機時間を計測します。カウンタのオーバーフローは、クロック供給が安定しており、対応する回路で利用可能なことを示します。

HOCOSF フラグ (HOCO クロック発振安定フラグ)

高速クロック発振器 (HOCO) の待機時間を計測するカウンタの動作状態を示します。OFS1.HOCOEN が 0 に設定されている場合は、OSCSF.HOCOSF ビットが 1 になっていることを確認してから、HOCO クロックを使用してください。

[1 になる条件]

- HOCO クロックが停止し HOCOCR.HCSTP ビットが 0 になった後、HOCOWTCR レジスタの設定値に応じた LOCO サイクル数が経過してから MCU クロック供給が開始されたとき

[0 になる条件]

- HOCO クロックの動作時に、HOCOCR.HCSTP ビットを 1 にした結果、HOCO クロックが発振停止になったとき

MOSCSF フラグ (メインクロック発振安定フラグ)

メインクロック発振器の待機時間を計測するカウンタの動作状態を示します。

[1になる条件]

- メインクロック発振器が停止しMOSCCR.MOSTPビットが0になった後、MOSCWTCRレジスタの設定値に応じたLOCOサイクル数が経過してからMCUクロック供給が開始されたとき

[0になる条件]

- メインクロック発振器の動作時に、MOSCCR.MOSTPビットを1にした結果、メインクロック発振器が発振停止になったとき

PLLSF フラグ (PLLクロック発振安定フラグ)

PLLの待機時間を計測するカウンタの動作状態を示します。

[1になる条件]

- PLLの停止しPLLCCR.PLLSTPビットが0になった後、LOCOクロックで31サイクル経過してから、MCUへクロック供給が開始されたとき。ただし、PLLSTPビットを0にしたときに、PLLCCR.PLSRCSELビットで選択されたPLLクロックソースの発振が安定していなければ、PLLクロックソースの発振が安定した後もLOCOサイクルのカウンタは継続します。待機時間は次式で計算されます。

$$1 \text{ サイクル} = \text{LOCO} (32.768\text{kHz}) \times 8 (3.81\mu\text{s typical})$$

[0になる条件]

- PLLの動作時に、PLLCCR.PLLSTPビットを1にした結果、PLLが発振停止になったとき

9.2.16 発振停止検出コントロールレジスタ (OSTDCR)

アドレス SYSTEM.OSTDCR 4001 E040h

	b7	b6	b5	b4	b3	b2	b1	b0
	OSTDE	—	—	—	—	—	—	OSTDIE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OSTDIE	発振停止検出割り込み許可	0: 発振停止検出割り込みを禁止 (POEGへの通知なし) 1: 発振停止検出割り込みを許可 (POEGへの通知あり)	R/W
b6-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	OSTDE	発振停止検出機能有効	0: 発振停止検出機能は無効 1: 発振停止検出機能は有効	R/W

OSTDCR レジスタは、発振停止検出機能を制御するレジスタです。

OSTDIE ビット (発振停止検出割り込み許可)

発振停止検出機能割り込みを許可します。また、発振停止検出を POEG に通知するかどうかを制御します。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) をクリアする必要がある場合、OSTDIE ビットを 0 にしてから OSTDF をクリアしてください。OSTDIE ビットを 1 にする場合は、PCLKB で 2 サイクル以上待ってから行ってください。I/O レジスタの読み出しに要するサイクル数によっては、これ以上の PCLKB 待ち時間が必要になる場合があります。

OSTDE ビット (発振停止検出機能有効)

発振停止検出機能を有効にします。

OSTDE ビットを 1 (有効) にすると、MOCO 停止ビット (MOCO.CMSTP) が 0 となり、MOCO が起動します。発振停止検出機能が有効の間は、MOCO クロックは停止できません。MOCO.CMSTP ビットへの 1 の書き込み (MOCO 停止) は無効です。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) が 1 (メインクロック発振停止検出) のとき、OSTDE ビットへの 0 の書き込みは無効です。

ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する前に、OSTDE ビットを 0 にする必要があります。ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードのいずれかへ遷移する場合は、最初に OSTDE ビットを 0 にしてから WFI 命令を実行してください。

発振停止検出機能を使用する場合、以下の制限があります。

- Low-speed モードでは、ICLK、FCLK、BCLK、PCLKA、PCLKB、PCLKC、および PCLKD に対する 1 分周、2 分周、4 分周、8 分周の設定は禁止

9.2.17 発振停止検出ステータスレジスタ (OSTDSR)

アドレス SYSTEM.OSTDSR 4001 E041h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	OSTDF
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OSTDF	発振停止検出フラグ	0: メインクロック発振停止を未検出 1: メインクロック発振停止を検出	R(/W) (注1)
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. 0のみ書けます。

OSTDSR レジスタは、メインクロック発振器の発振停止の検出状態を示すレジスタです。

OSTDF フラグ (発振停止検出フラグ)

メインクロック発振器の状態を示します。OSTDF フラグが1のとき、メインクロックの発振停止が検出されたことを表します。発振停止が検出された後、発振が再開しても OSTDF ビットは0になりません。OSTDF ビットは、1を読み出した後、0を書き込むことで0になります。

OSTDF に0を書き込んでから、0を読み出せるようになるまで、ICLK で3サイクル以上待つ必要があります。メインクロックの発振が停止しているとき、OSTDF ビットを0にすると、OSTDF ビットはいったん0になった後、再度1に戻ります。

以下の条件下では、OSTDSR.OSTDF ビットは0にできません。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC)
- PLLCCR.PLSRCSEL = 0 (PLL ソースクロック = MOSC) および SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL)

クロックソースをメインクロック発振器と PLL 以外に切り替えた後、OSTDF フラグを0にする必要があります。

[1になる条件]

- OSTDCR.OSTDE ビットが1 (発振停止検出機能有効) の状態で、メインクロック発振器が停止したとき

[0になる条件]


1を読んだ後、0を書いたとき

ただし、下記条件の時は0になりません。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC)
- PLLCCR.PLSRCSEL = 0 (PLL ソースクロック = MOSC) および SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL)

9.2.18 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR)

アドレス SYSTEM.MOSCWTCR 4001 E0A2h



ビット	シンボル	ビット名	機能	R/W
b3-b0	MSTS[3:0]	メインクロック発振器 待機時間設定	駆動能力自動切り替え機能が無効のとき (MOMCR.AUTODRVEN = 0 (デフォルト)) : b3 b0 0 0 0 1 : 待機時間 = 35 サイクル (133.5μs) 0 0 1 0 : 待機時間 = 67 サイクル (255.6μs) 0 0 1 1 : 待機時間 = 131 サイクル (499.7μs) 0 1 0 0 : 待機時間 = 259 サイクル (988.0μs) 0 1 0 1 : 待機時間 = 547 サイクル (2086.6μs) (リセット後の値) 0 1 1 0 : 待機時間 = 1059 サイクル (4039.8μs) 0 1 1 1 : 待機時間 = 2147 サイクル (8190.2μs) 1 0 0 0 : 待機時間 = 4291 サイクル (16368.9μs) 1 0 0 1 : 待機時間 = 8163 サイクル (31139.4μs) 駆動能力自動切り替え機能が有効のとき (MOMCR.AUTODRVEN = 1) b3 b0 0 0 0 1 : 待機時間 = 36 サイクル (137.3μs) 0 0 1 0 : 待機時間 = 68 サイクル (259.4μs) 0 0 1 1 : 待機時間 = 132 サイクル (503.5μs) 0 1 0 0 : 待機時間 = 260 サイクル (991.8μs) 0 1 0 1 : 待機時間 = 548 サイクル (2090.5μs) (リセット後の値) 0 1 1 0 : 待機時間 = 1060 サイクル (4043.6μs) 0 1 1 1 : 待機時間 = 2148 サイクル (8194.0μs) 1 0 0 0 : 待機時間 = 4292 サイクル (16372.7μs) 1 0 0 1 : 待機時間 = 8164 サイクル (31143.2μs) 上記以外は設定しないでください。 待機時間は次式で計算されます。 1 サイクル (μs) = 1/(f _{Loco} [MHz] × 8) = 1/(0.032768 × 8) = 3.81μs	R/W
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

MSTS[3:0] ビット (メインクロック発振器待機時間設定)

メインクロック発振器の発振安定待機時間を設定します。

発振器メーカーが推奨する安定時間以上の時間を設定してください。メインクロックが外部から入力される場合、発振安定時間は必要ないので 0001b に設定してください。

MSTS[3:0] ビットに設定した待機時間は、次式を用いてカウントされます。

$$1 \text{ サイクル } (\mu\text{s}) = 1/(f_{\text{Loco}} [\text{MHz}] \times 8) = 1/(0.032768 \times 8) = 3.81 (\mu\text{s})$$

LOCO クロックは、必要であれば、LOCOCR.LCSTP ビットの値にかかわらず、自動的に発振を開始します。設定した待機時間が経過すると、MCU 内部へメインクロック発振器の供給が開始され、OSCSF.MOSCSF フラグは 1 になります。設定した待機時間が短いと、クロックの発振が安定になる前に、メインクロック発振器の供給が開始されます。

MOSCWTCR レジスタの書き換えは、MOSCCR.MOSTP ビットが 1 で、かつ OSCSF.MOSCSF フラグが 0 の場合にのみ行ってください。他の状態ではレジスタの書き換えを行わないでください。

9.2.19 メインクロック発振器モード発振コントロールレジスタ (MOMCR)

アドレス SYSTEM.MOMCR 4001 E413h

	b7	b6	b5	b4	b3	b2	b1	b0
	AUTODRVEN	MOSEL	MODRV0[1:0]	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	MODRV0[1:0]	メインクロック発振器駆動能力0切り替え	b5 b4 0 0 : 20~24MHz 0 1 : 16~20MHz 1 0 : 8~16MHz 1 1 : 8MHz	R/W
b6	MOSEL	メインクロック発振器切り替え	0 : 発振子 1 : 外部クロック入力	R/W
b7	AUTODRVEN	メインクロック発振器駆動能力自動切り替え有効化	0 : 無効 1 : 有効	R/W

注. EXTAL/XTAL 端子もポートとして使用されます。初期状態では、ポート機能が選択されています。

注. このレジスタを変更する前に、MOSCCR.MOSTP ビットを 1 (MOSC 停止) にする必要があります。

MODRV0[1:0] ビット (メインクロック発振器駆動能力 0 切り替え)

メインクロック発振器の駆動能力を切り替えます。

MOSEL ビット (メインクロック発振器切り替え)

メインクロック発振器の発振源を切り替えます。

AUTODRVEN ビット (メインクロック発振器駆動能力自動切り替え有効化)

AUTODRVEN ビットはメインクロック発振器の駆動能力自動切り替えを制御します。

AUTODRVEN = 1 の場合、メインクロック発振器ウェイトコントロールレジスタの MSTS ビットでの設定時間が経過すると、メインクロック発振器駆動能力は、MOMCR.MODRV0[1:0] 設定にかかわらず自動的に最も低い状態になります。メインクロック発振器は、MOSCCR.MOSTP 設定により停止してソフトウェアスタンバイモードになった後または MOMCR.MODRV0 が駆動能力を指定したときに発振を再開します。

9.2.20 サブクロック発振器モードコントロールレジスタ (SOMCR)

アドレス SYSTEM.SOMCR 4001 E481h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	SODRV 1	—
リセット後の値	0	0	0	0	0	0	x	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b1	SODRV1	サブクロック発振器駆動能力切り替え	0: 通常駆動 1: 低駆動	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. 本レジスタを変更する前に、SOSCCR.SOSTP ビットを1 (SOSC 停止) にする必要があります。


SODRV1 ビット (サブクロック発振器駆動能力切り替え)

サブクロック発振器の駆動能力を切り替えます。初電源投入時の値は定義されていませんが、SOSCCR.SOSTP ビットのリセット後の値は0 (SOSC 動作) です。そのため、初電源投入時に SOSC を以下のように設定してください。

1. SOSCCR.SOSTP ビットを1 (SOSC 停止) にする
2. SODRV1 ビットに電流コンデンサに合った正しい値を設定する
3. SOSCCR.SOSTP ビットを0 (SOSC 動作) にする

9.2.21 クロックアウトコントロールレジスタ (CKOCR)

アドレス SYSTEM.CKOCR 4001 E03Eh



ビット	シンボル	ビット名	機能	R/W
b2-b0	CKOSEL[2:0]	クロックアウトソース選択	b2 b0 0 0 0: HOCO 0 0 1: MOCO 0 1 0: LOCO 0 1 1: MOSC 1 0 0: SOSC 上記以外は設定しないでください。	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6-b4	CKODIV[2:0]	クロックアウト入力分周比選択	b6 b4 0 0 0: 1分周 0 0 1: 2分周 0 1 0: 4分周 0 1 1: 8分周 1 0 0: 16分周 1 0 1: 32分周 1 1 0: 64分周 1 1 1: 128分周	R/W
b7	CKOEN	クロックアウト許可	0: クロックアウト禁止 1: クロックアウト許可	R/W

CKOSEL[2:0] ビット (クロックアウトソース選択)

HOCO、MOCO、LOCO、MOSC、または SOSC クロックを、CLKOUT 端子から出力するクロックのソースとして設定します。CLKOUT ソースクロックを変更する場合、CKOEN ビットを 0 にしてください。

CKODIV[2:0] ビット (クロックアウト入力分周比選択)

クロック分周比を設定します。分周比を変更する場合、CKOEN ビットを 0 にしてください。出力クロック周波数の分周比は、CLKOUT 端子出力周波数の特性を超えない値に設定する必要があります。CLKOUT 端子の特性の詳細については、「55. 電気的特性」を参照してください。

CKOEN ビット (クロックアウト許可)

CLKOUT 端子からの出力を許可します。CKOEN ビットを 1 にすると、選択したクロックが出力されます。CKOEN ビットを 0 にすると、Low が出力されます。本ビットを変更する場合は、CKOSEL[2:0] ビットで選択したクロックアウトのソースクロックが安定していることを確認してください。安定していないと、出力にグリッチを生じる恐れがあります。

ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する際は、これらのモードで選択中のクロックアウトソースを停止させる場合、事前に CKOEN ビットをクリアしておいてください。

9.2.22 外部バスクロック出カコントロールレジスタ (EBCKOCR)

アドレス SYSTEM.EBCKOCR 4001 E052h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	EBCKO EN
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	EBCKOEN	EBCLK端子出力制御	0 : EBCLK端子出力を禁止 (High固定) 1 : EBCLK端子出力を許可	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

9.2.23 SDRAM クロック出カコントロールレジスタ (SDCKOCR)


アドレス SYSTEM.SDCKOCR 4001 E053h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	SDCKO EN
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SDCKOEN	SDCLK端子出力制御	0 : SDCLK端子出力を禁止 (High固定) 1 : SDCLK端子出力を許可	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

9.2.24 LOCO ユーザトリミングコントロールレジスタ (LOCOUTCR)

アドレス SYSTEM.LOCOUTCR 4001 E492h




ビット	シンボル	ビット名	機能	R/W
b7-b0	LOCOUTRM[7:0]	LOCOユーザトリミング	b7 1 0 0 0 0 0 0 0 :-128 1 0 0 0 0 0 0 1 :-127 1 0 0 0 0 0 1 0 :-126 : 1 1 1 1 1 1 1 1 :-1 0 0 0 0 0 0 0 0 :センターコード 0 0 0 0 0 0 0 1 :+1 : 0 1 1 1 1 1 0 1 :+125 0 1 1 1 1 1 1 0 :+126 0 1 1 1 1 1 1 1 :+127 これらのビットは、元のLOCOトリミングビットに追加されます。	R/W

- 注. LOCO周波数が仕様外となるような値にLOCOUTCRを設定した場合、MCU動作は保証されません。
- 注. LOCOUTCRを変更した場合、周波数が安定するまでの時間は、MCU動作開始時の周波数安定時間に相当します。

9.2.25 MOCO ユーザトリミングコントロールレジスタ (MOCOUTCR)

アドレス SYSTEM.MOCOUTCR 4001 E061h




ビット	シンボル	ビット名	機能	R/W
b7-b0	MOCOUTRM[7:0]	MOCOユーザトリミング	b7 1 0 0 0 0 0 0 0 :-128 1 0 0 0 0 0 0 1 :-127 1 0 0 0 0 0 1 0 :-126 : 1 1 1 1 1 1 1 1 :-1 0 0 0 0 0 0 0 0 :センターコード 0 0 0 0 0 0 0 1 :+1 : 0 1 1 1 1 1 0 1 :+125 0 1 1 1 1 1 1 0 :+126 0 1 1 1 1 1 1 1 :+127 これらのビットは、元のMOCOトリミングビットに追加されます。	R/W

- 注. MOCO周波数が仕様外となるような値にMOCOUTCRを設定した場合、MCU動作は保証されません。
- 注. MOCOUTCRを変更した場合、周波数が安定するまでの時間は、MCU動作開始時の周波数安定時間に相当します。

9.2.26 HOCO ユーザトリミングコントロールレジスタ (HOCOUTCR)

アドレス SYSTEM.HOCOUTCR 4001 E062h




ビット	シンボル	ビット名	機能	R/W
b7-b0	HOCOUTRM[7:0]	HOCO ユーザトリミング	b7 b0 1 0 0 0 0 0 0 0 : -128 1 0 0 0 0 0 0 1 : -127 1 0 0 0 0 0 1 0 : -126 : 1 1 1 1 1 1 1 1 : -1 0 0 0 0 0 0 0 0 : センターコード 0 0 0 0 0 0 0 1 : +1 : 0 1 1 1 1 1 1 0 : +125 0 1 1 1 1 1 1 1 : +126 0 1 1 1 1 1 1 1 : +127 これらのビットは、元のHOCOトリミングビットに追加されます。	R/W

- 注． HOCO 周波数が仕様外となるような値に HOCOUTCR を設定した場合、MCU 動作は保証されません。
 注． HOCOUTCR を変更した場合、周波数が安定するまでの時間は、MCU 動作開始時の周波数安定時間に相当します。
 注． FLL を有効 (FLLCR1.FLLEN = 1) にした場合、これらのビットは 00000000b にする必要があります。

9.2.27 トレースクロックコントロールレジスタ (TRCKCR)

アドレス SYSTEM.TRCKCR 4001 E03Fh



ビット	シンボル	ビット名	機能	R/W
b3-b0	TRCK[3:0]	トレースクロック動作周波数選択	b3 b0 0 0 0 0 : 1分周 0 0 0 1 : 2分周 (リセット後の値) 0 0 1 0 : 4分周 上記以外は設定しないでください。	R/W
b6-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	TRCKEN	トレースクロック動作許可	0: 動作禁止 1: 動作許可	R/W

トレースクロックコントロールレジスタ (TRCKCR) は、トレースクロックの切り替えを制御するレジスタです。TRCLK 周波数を変更する場合、あらかじめ TRCKEN ビットを 0 にしてください。本レジスタは、すべてのリセットソースで初期化されます。

9.3 メインクロック発振器

メインクロック発振器にクロック信号を供給するには、下記のいずれかの方法を使用します。

- 発振器を接続
- 外部クロック信号の入力を接続

9.3.1 水晶振動子を接続する方法

水晶振動子の接続例を図 9.6 に示します。必要に応じてダンピング抵抗 (R_d) を挿入することが可能です。この抵抗値は、振動子と発振駆動能力によって異なるので、振動子メーカーの推奨する値を使用してください。また、振動子メーカーが外部帰還抵抗 (R_f) の使用を推奨している場合は、その指示に従って EXTAL と XTAL の間に R_f を挿入してください。

振動子を接続してクロックを供給する場合、その振動子の周波数は、表 9.1 に記載されているように、メインクロック発振器の発振子周波数の範囲内としてください。




図 9.6 水晶振動子の接続例

水晶振動子の等価回路を図 9.7 に示します。




図 9.7 水晶振動子の等価回路

9.3.2 外部クロックを入力する方法

外部クロック入力の接続例を図 9.8 に示します。外部クロックで発振器を動作させるには、MOMCR.MOSEL ビットを 1 にしてください。XTAL 端子は PFS.P213PFS レジスタで設定する機能です。




図 9.8 外部クロックの等価回路

9.3.3 外部クロック入力に関する注意事項

外部クロック入力周波数の変更は、メインクロック発振器が動作を停止しているときのみ可能です。メインクロック発振器の停止ビット (MOSCCR.MOSTP) が 0 の場合、外部クロック入力周波数を変更しないでください。

9.4 サブクロック発振器

サブクロック発振器へクロックを供給する唯一の方法は、水晶振動子を接続することです。

9.4.1 32.768kHz 水晶振動子を接続する方法

サブクロック発振器へクロックを供給するには、[図 9.9](#) に示すように 32.768kHz 水晶振動子を接続します。必要に応じてダンピング抵抗 (R_d) を挿入することが可能です。この抵抗値は、振動子と発振駆動能力によって異なるので、振動子メーカーの推奨する値を使用してください。また、振動子メーカーが外部帰還抵抗 (R_f) の使用を推奨している場合は、その指示に従って XCIN と XCOUT の間に R_f を挿入してください。

振動子を接続してクロックを供給する場合、その振動子の周波数は、[表 9.1](#) に記載されているように、サブクロック発振器の発振子周波数の範囲内としてください。




図 9.9 32.768kHz 水晶振動子の接続例

32.768kHz 水晶振動子の等価回路を[図 9.10](#) に示します。




図 9.10 32.768kHz 水晶振動子の等価回路

9.4.2 サブクロック発振器を使用しない場合の端子処理

サブクロック発振器を使用しない場合は、[図 9.11](#) に示すように、XCIN 端子を抵抗を介して VSS に接続（プルダウン）し、XCOUT 端子をオープンとしてください。さらに、発振器を接続しない場合、サブクロック発振器の停止ビット（SOSCCR.SOSTP）を 1 にして発振器を停止してください。




図 9.11 サブクロック発振器を使用しない場合の端子処理

9.5 発振停止検出機能

9.5.1 発振停止検出と検出後の動作

発振停止検出機能は、メインクロック発振器の停止を検出します。発振停止が検出されると、システムクロックは以下のように切り替わります。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC) で発振停止が検出された場合、システムクロックソースは MOCO クロックに切り替わる
- PLLCCR.PLSRCSEL = 0 (PLL ソースクロック = MOSC) および SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL) で発振停止が検出された場合、PLL クロックはシステムクロックソースのままとなる。周波数はフリーラン発振周波数となり、SCKSCR.CKSEL[2:0] ビットの設定は変化しない

発振停止検出時には発振停止検出割り込み要求を発生させることができます。さらに、検出時の汎用 PWM タイマ (GPT) 出力をハイインピーダンスにすることが可能です。

メインクロック発振器に異常が発生した場合など、入力クロックが一定期間 0 または 1 のままとなった場合、メインクロック発振器が検出されます。「55. 電気的特性」を参照してください。

メインクロック発振器と MOCO クロックの切り替え、または PLL クロックと PLL フリーランクロックの切り替えは、発振停止検出フラグ (OSTDSR.OSTDF) によって制御されます。

OSTDF フラグは切り替えたクロックを以下のように制御します。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC) の場合：
 - OSTDF が 0 から 1 になると、クロックソースは MOCO クロックに切り替わる
 - OSTDF が 1 から 0 になると、クロックソースは MOSC に戻る
- PLLCCR.PLSRCSEL = 0 (PLL ソースクロック = MOSC) および SCKSCR.CKSEL[2:0] = 101b (システムクロックソース = PLL) の場合：
 - OSTDF が 0 から 1 になると、クロックソースは PLL フリーラン発振クロックに切り替わる
 - OSTDF が 1 から 0 になると、クロックソースは PLL に戻る

発振停止検出後にクロックソースをメインクロック発振器または PLL クロックに戻したい場合は、いったん CKSEL[2:0] ビットの設定をメインクロック発振器または PLL クロック以外に変更し、OSTDF フラグを 0 にしてください。さらに、OSTDF フラグが 1 になっていないことを確認した後、所定の発振安定時間が経過してから、CKSEL[2:0] ビットの設定をメインクロック発振器または PLL クロックに変更してください。

リセット解除後、メインクロック発振器は停止して、発振停止検出機能は無効になります。発振停止検出機能を有効にするには、メインクロック発振器を動作させた後、所定の発振安定時間が経過してから、発振停止検出機能有効ビット (OSTDCR.OSTDE) に 1 を書き込んでください。

発振停止検出機能は、外部要因によってメインクロック発振器が停止したことを検出します。そのため、ソフトウェアによってメインクロック発振器を停止させる前や、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへ遷移する前に、発振停止検出機能を無効にしてください。

発振停止検出機能は、以下のクロックを MOCO クロック (システムクロックが MOSC の場合) または PLL フリーランクロック (システムクロックが PLL の場合) に切り替えます。

- CLKOUT 以外の MOSC クロックまたは PLL として選択できるすべてのクロック
- MOCO 動作中 (システムクロックが MOSC の場合) または PLL フリーラン動作中 (システムクロックが PLL の場合) のシステムクロック (ICLK) 周波数は、MOCO 発振周波数と、システムクロック選択ビット (SCKDIVCR.ICK[2:0]) で設定された分周比に指定される




図 9.12 発振停止検出時の復帰フロー

9.5.2 発振停止検出割り込み

発振停止検出フラグ (OSTDSR.OSTDF) が 1 で、かつ発振停止検出コントロールレジスタの発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) が 1 (許可) のとき、発振停止検出割り込み (MOSC_STOP) が発生します。このとき GPT 用ポートアウトプットイネーブル (POEG) に対して、メインクロック発振器の停止が通知されます。POEG は、発振停止の通知を受けて、POEG グループ n 設定レジスタ (POEGGn.OSTPF) (n = A, B) の発振停止検出フラグを 1 にします。

この POEGGn.OSTPF フラグに対しては、発振停止を検出後、PCLKB で 10 サイクル以上経過するまで書き込みできません。OSTDSR.OSTDF フラグのクリアは、発振停止検出コントロールレジスタの発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) を 0 にした後に行ってください。その後、OSTDCR.OSTDIE ビットを再度 1 にする場合は、PCLKB クロックで 2 サイクル以上待ってから行ってください。I/O レジスタの読み出しに要するサイクル数によっては、これ以上の PCLKB 待ち時間が必要になる場合があります。

発振停止検出割り込みはノンマスクابل割り込みです。リセット解除後の初期状態ではノンマスクابل割り込みは禁止されているため、発振停止検出割り込みを使用する前にソフトウェアでノンマスクابل割り込みを許可してください。詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

9.6 PLL 回路

PLL 回路は、発振器からの周波数を逡倍する機能を提供します。

9.7 内部クロック

内部クロック用のクロックソースには以下のものがあります。

- メインクロック発振器
- サブクロック発振器
- HOCO クロック
- MOCO クロック
- LOCO クロック
- PLL クロック
- IWDТ 専用クロック
- JTAG 用外部クロック

これらのソースから、以下の内部クロックが生成されます。

- CPU、DMAC、DTC、フラッシュメモリ、および SRAM の動作クロック — システムクロック (ICLK)
- 周辺モジュールの動作クロック — PCLKA、PCLKB、PCLKC、および PCLKD
- フラッシュインタフェースの動作クロック — FCLK
- 外部バスコントローラおよび外部端子出力のクロック — EBCLK
- SDRAM 用の外部バスコントローラおよび外部端子出力のクロック — SDCLK
- USBFS の動作クロック — UCLK
- CAN の動作クロック — CANMCLK
- CAC の動作クロック — CACCLK
- RTC LOCO クロックの動作クロック — RTCLCLK
- RTC サブクロックの動作クロック — RTCCLK
- IWDТ の動作クロック — IWDТCLK
- AGT LOCO クロックの動作クロック — AGTLCLK
- AGT サブクロックの動作クロック — AGTCLK
- SysTick タイマの動作クロック — SYSTICCLK
- 外部端子出力のクロック — CLKOUT
- JTAG の動作クロック — JTAGTCK

内部クロックの周波数設定に使用するレジスタの詳細については、[9.7.1 システムクロック \(ICLK\) ～ 9.7.14 JTAG クロック \(JTAGTCK\)](#) を参照してください。各ビットを書き換えると、変更後の周波数で動作します。

9.7.1 システムクロック (ICLK)

システムクロック (ICLK) は、CPU、DMAC、DTC、フラッシュメモリ、およびSRAMの動作クロックです。周波数は下記のビットで指定します。

- SCKDIVCR.ICK[2:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR.PLLMUL[5:0] ビットおよびPLLCCR.PLIDIV[1:0] ビット
- OFS1.HOCOFRQ0[1:0] ビット

ICLK クロックソースを切り替えると、クロックソースの遷移期間中に ICLK クロックサイクルの期間が長くなります。図 9.13 および図 9.14 を参照してください。




図 9.13 クロックソースセレクタのブロック図




図 9.14 クロックソース切り替えのタイミング図

9.7.2 周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD)

周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD) は、周辺モジュールの動作クロックです。周波数は下記のビットで指定します。

- SCKDIVCR.PCKA[2:0] ビット、SCKDIVCR.PCKB[2:0] ビット、SCKDIVCR.PCKC[2:0] ビット、および SCKDIVCR.PCKD[2:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR.PLLMUL[5:0] ビットおよび PLLCCR.PLIDIV[1:0] ビット
- OFS1.HOCOFRQ0[1:0] ビット

周辺モジュールクロックのクロックソースを切り替えると、クロックソースの遷移期間中に周辺モジュールクロックサイクルの期間が長くなります。図 9.13 および図 9.14 を参照してください。

9.7.3 フラッシュインタフェースクロック (FCLK)

フラッシュインタフェースクロック (FCLK) は、フラッシュメモリインタフェースの動作クロックです。データフラッシュからの読み出しに加え、コードフラッシュとデータフラッシュのプログラム/イレースに使用されます。周波数は下記のビットで指定します。

- SCKDIVCR.FCK[2:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR.PLLMUL[5:0] ビットおよび PLLCCR.PLIDIV[1:0] ビット
- OFS1.HOCOFRQ0[1:0] ビット

9.7.4 外部バスクロック (BCLK)

外部バスクロック (BCLK) は、外部バスコントローラの動作クロックです。BCLK は外部接続バスに対して EBCLK 端子からも外部に出力されます。EBCLK 端子から BCLK を出力するには、EBCKOCR.EBCKOEN ビットを 1 にして、PmnPFS.PSEL[4:0] ビットを 01011b にします。PmnPFS.PSEL[4:0] ビットを 01011b に変更できるのは、EBCKOCR.EBCKOEN ビットが 0 の場合だけです。また、BCKCR.BCLKDIV ビットを 1 の場合は、EBCLK 端子から BCLK の 2 分周クロックが出力されます。周波数は下記のビットで指定します。

- SCKDIVCR.BCK[2:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR.PLLMUL[5:0] ビットおよび PLLCCR.PLIDIV[1:0] ビット
- OFS1.HOCOFRQ0[1:0] ビット

BCLK をシステムクロック (ICKL) より高い周波数に設定しないでください。

9.7.5 SDRAM クロック (SDCLK)

SDRAM クロック (SDCLK) は、外部バスコントローラの動作クロックです。外部バスに接続された SDRAM に対して SDCLK 端子から外部に出力されます。SDCLK 端子から SDCLK を出力するには、SDCKOCR.SDCKOEN ビットを 1 にして、PmnPFS.PSEL[4:0] ビットを 01011b (SDCLK 出力許可) にします。PmnPFS.PSEL[4:0] ビットの値を変更できるのは、SDCKOCR.SDCKOEN ビットが 0 の場合だけです。周波数は下記のビットで指定します。

- SCKDIVCR.BCK[2:0] ビット、SCKSCR.CKSEL[2:0] ビット、PLLCCR.PLLMUL[5:0] ビット、PLLCCR.PLIDIV[1:0] ビット
- OFS1.HOCOFRQ0[1:0] ビット

SDCLK をシステムクロック (ICLK) より高い周波数に設定しないでください。

9.7.6 USB クロック (UCLK)

USB クロック (UCLK) は、USBFS モジュールの動作クロックです。USBFS モジュールには 48MHz クロックを供給する必要があります。このモジュールを使用する場合は、UCLK クロックを 48MHz に設定してください。周波数は下記のビットで指定します。

- SCKDIVCR2.UCK[2:0] ビット
- SCKSCR.CKSEL[2:0] ビット
- PLLCCR.PLLMUL[5:0] ビットおよび PLLCCR.PLIDIV[1:0] ビット

9.7.7 CAN クロック (CANMCLK)

CAN クロック (CANMCLK) は、CAN モジュールの動作クロックです。CANMCLK は、メインクロック発振器で生成されます。

9.7.8 CAC クロック (CACCLK)

CAC クロック (CACCLK) は、CAC の動作クロックです。CACCLK は下記の発振器で生成されます。

- メインクロック発振器
- サブクロック発振器
- 高速クロック発振器 (HOCO)
- 中速クロック発振器 (MOCO)
- 低速オンチップオシレータ (LOCO)
- IWDT 専用オンチップオシレータ

9.7.9 RTC 専用クロック (RTCSCLK、RTCLCLK)

RTC 専用クロック (RTCSCLK および RTCLCLK) は、RTC の動作クロックです。RTCSCLK はサブクロック発振器で生成され、RTCLCLK は LOCO クロックで生成されます。

9.7.10 IWDT 専用クロック (IWDTCLK)

IWDT 専用クロック (IWDTCLK) は、IWDT の動作クロックです。IWDTCLK は、IWDT 専用オンチップオシレータの内部発振によって生成されます。

9.7.11 AGT 専用クロック (AGTSCLK, AGTLCLK)

AGT 専用クロック (AGTSCLK および AGTLCLK) は、AGT の動作クロックです。AGTSCLK はサブクロック発振器で生成され、AGTLCLK は LOCO クロックで生成されます。

9.7.12 SysTick タイマ専用クロック (SYSTICCLK)

SysTick タイマ専用クロック (SYSTICCLK) は、SysTick タイマの動作クロックです。SYSTICCLK は、LOCO クロックで生成されます。

9.7.13 クロック／ブザー出力クロック (CLKOUT)

CLKOUT は、クロック出力またはブザー出力用に CLKOUT 端子から外部に出力されます。CKOCR.CKOEN を 1 にすると、CLKOUT を CLKOUT 端子に出力できます。CKOCR.CKODIV[2:0] ビットまたは CKOCR.CKOSEL[2:0] ビットの値を変更できるのは、CKOCR.CKOEN ビットが 0 の場合だけです。周波数は下記のビットで指定します。

- CKOCR.CKODIV[2:0] ビットまたは CKOCR.CKOSEL[2:0] ビット
- OFS1.HOCOFREQ[1:0] ビット

9.7.14 JTAG クロック (JTAGTCK)

JTAG 専用クロック (JTAGTCK) は、JTAG の動作クロックです。JTAGTCK は、JTAG 外部クロック (TCK) で生成されます。

9.8 使用上の注意事項

9.8.1 クロック発生回路に関する注意事項

各モジュールに供給されるシステムクロック (ICLK)、周辺モジュールクロック (PCLKA ~ PCLKD)、フラッシュインタフェースクロック (FCLK)、外部バスクロック (BCLK)、および SDRAM クロック (SDCLK) の周波数は、SCKDIVCR レジスタの設定に従って変化します。各周波数は、以下の条件を満たす必要があります。

- 各周波数は、AC 電気的特性で規定されるクロックサイクル時間 (tcyc) の動作保証範囲内に収まるように選択すること。「55. 電気的特性」を参照してください
- 周波数は表 9.2 に記載の周波数範囲を超えないこと
- 周辺モジュールは PCLKA と PCLKB を基準に動作する。そのため、周波数変更の前後で、タイマや SCI などのモジュールは動作速度が変化する
- システムクロック (ICLK)、周辺モジュールクロック (PCLKA ~ PCLKD)、フラッシュインタフェースクロック (FCLK)、および外部バスクロック (BCLK) は、表 9.2 に従って設定すること

外部バスアクセス中は、クロック周波数の変更を実施しないでください。また、クロック周波数の変更後に外部バスによるアクセスを開始する場合は、周波数変更が完了したことを確認してからアクセスを開始するようにしてください。クロック周波数変更後の処理を確実に実行するには、最初に該当のクロックコントロールレジスタに書き込んで周波数を変更してから次にレジスタ値を読み出して確認し、最後にその後の処理を実行してください。

9.8.2 発振子に関する注意事項

発振子の特性はユーザのボード設計に密接に関係するので、使用する前に十分な評価が必要です。発振子の接続例については図 9.9 を参照してください。発振子の回路定数は、使用する発振子および実装回路の浮動容量によって異なります。回路定数を決定する際は、常に発振子メーカーと相談してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

9.8.3 ボード設計に関する注意事項

水晶振動子を使用する場合は、振動子およびコンデンサはできるだけ XTAL/EXTAL 端子の近くに配置してください。図 9.15 に示すように、発振回路の近くには信号線を通過させないでください。電磁誘導によって正常に発振しなくなることがあります。




図 9.15 発振回路部のボード設計に関する注意事項（メインクロック発振器の場合、サブクロック発振器も同様）

9.8.4 発振子接続端子に関する注意事項

メインクロック発振器を使用しない場合、EXTAL 端子と XTAL 端子は、汎用ポート P212 および P213 として使用可能です。これらの端子を汎用ポートとして使用する場合は、メインクロック発振器を停止させる (MOSCCR.MOSTP ビットを 1 にする) 必要があります。

9.8.5 サブクロック発振器使用時の注意事項 (LGA パッケージ)

P212 (EXTAL) 端子、P213 (XTAL) 端子、および P704 端子の出力は、サブクロック発振器の発振に影響を及ぼす可能性があります。

サブクロック発振器を使用する場合、発振に影響しないようボードを設計してください。P212 (EXTAL)、P213 (XTAL)、および P704 を出力端子として使用する場合は、ならびにサブクロック発振器を使用する場合は、PmnPFS.DSCR[1:0] ビットを 00b または 01b に設定するよう強く推奨します。

さらに、サブクロック発振器を低駆動能力 (SOMCR.SODRV1 = 1) で使用する場合は、発振への影響を避けるために P212 (EXTAL)、P213 (XTAL)、および P704 のうち 2 つ以上のポートを同時に出力端子として使用しないことも推奨します。

9.8.6 メインクロック発振器駆動能力自動切り替え機能に関する注意事項

駆動能力自動切り替え機能は、メインクロック発振器の動作開始後に、メインクロック発振器の駆動能力を自動で低下させてメインクロック発振器起因の EMI を抑止します。

駆動能力自動切り替え機能を有効にするには、メインクロック発振器が停止 (MOSCCR.MOSTP = 1) しているときに、MOMCR.AUTODRVEN ビットを 1 にしてください。MOMCR.AUTODRVEN ビットの設定にかかわらず、メインクロック発振器駆動能力 0 切り替えビット (MOMCR.MODRV0[1:0] ビット) は、選択した発振器に応じて適切に設定してください。それから、メインクロック発振器を有効にしてください (MOSCCR.MOSTP = 0)。発振安定フラグ (OSCSF.MOSCSF) が 1 になった後、メインクロックの使用が可能になります。

発振安定待機時間の延長と引き換えに、EMI 抑止が働くようになります。詳細は、[9.2.18 メインクロック発振器ウェイトコントロールレジスタ \(MOSCWTCR\)](#) を参照してください。

10. クロック周波数精度測定回路 (CAC)

10.1 概要

クロック周波数精度測定回路 (CAC) は、測定基準に選定されたクロック (測定基準クロック) で生じた時間内に測定対象となるシステムクロックのパルス (測定対象クロック) をカウントし、パルス数が許容範囲内かどうかによって精度を決定します。

基準クロックは、I/O ポート端子を介して外部入力することも、さまざまなオンチップオシレータから内部入力することも可能です。クロックが一致しなかった場合、または測定終了時に、割り込み信号を発生させることができます。この機能は、ホームオートメーションや工業オートメーション機器にフェールセーフ機構を組み込む場合に役立ちます。

表 10.1 に CAC の仕様、図 10.1 にブロック図、そして表 10.2 に入出力端子を示します。

表 10.1 CAC の仕様

項目	内容
測定対象クロック	以下のクロックの周波数を測定可能 <ul style="list-style-type: none"> • メインクロック発振器 • サブクロック発振器 • HOCOクロック • MOCOクロック • LOCOクロック • IWDTCCLKクロック • 周辺モジュールクロック B (PCLKB)
測定基準クロック	以下のクロックを基準として使用可能 <ul style="list-style-type: none"> • 外部から CACREF 端子に入力したクロック • メインクロック発振器 • サブクロック発振器 • HOCOクロック • MOCOクロック • LOCOクロック • IWDTCCLKクロック • 周辺モジュールクロック B (PCLKB)
選択機能	デジタルフィルタ
割り込み要因	<ul style="list-style-type: none"> • 測定終了 • 周波数エラー • オーバーフロー
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減




図 10.1 CAC のブロック図

表 10.2 CAC の入出力端子

端子名	入出力	機能
CACREF	入力	測定基準クロックの入力端子

10.2 レジスタの説明

10.2.1 CAC コントロールレジスタ 0 (CACR0)

アドレス CAC.CACR0 4004 4600h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	CFME
リセット後の値	0	0	0	0	0	0	0	0


ビット	シンボル	ビット名	機能	R/W
b0	CFME	クロック周波数測定有効	0 : 無効 1 : 有効	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CFME ビット (クロック周波数測定有効)

クロック周波数測定を有効にします。CFME ビットを読み出すことで、このビットが変更されたことを確認できます。変更が完了するまでは、さらなる書き込みは無視されます。

10.2.2 CAC コントロールレジスタ 1 (CACR1)

アドレス CAC.CACR1 4004 4601h



ビット	シンボル	ビット名	機能	R/W
b0	CACREFE	CACREF 端子入力有効	0 : 無効 1 : 有効	R/W
b3-b1	FMCS[2:0]	測定対象クロック選択	b3 b1 0 0 0 : メインクロック発振器 0 0 1 : サブクロック発振器 0 1 0 : HOCOクロック 0 1 1 : MOCOクロック 1 0 0 : LOCOクロック 1 0 1 : 周辺モジュールクロック (PCLKB) 1 1 0 : IWDTCCLKクロック 1 1 1 : 設定禁止	R/W
b5-b4	TCSS[1:0]	測定対象クロック分周比選択	b5 b4 0 0 : 分周なしクロック 0 1 : 4分周クロック 1 0 : 8分周クロック 1 1 : 32分周クロック	R/W
b7-b6	EDGES[1:0]	有効エッジ選択	b7 b6 0 0 : 立ち上がりエッジ 0 1 : 立ち下がりエッジ 1 0 : 立ち上がり/立ち下がり両エッジ 1 1 : 設定禁止	R/W

注. CACR1 レジスタは、CACR0.CFME ビットが0のときに設定してください。

CACREFE ビット (CACREF 端子入力有効)

CACREF 端子入力を有効にします。

FMCS[2:0] ビット (測定対象クロック選択)

周波数を測定するクロックを選択します。

TCSS[1:0] ビット (測定対象クロック分周比選択)


測定対象クロックの分周比を選択します。

EDGES[1:0] ビット (有効エッジ選択)

基準信号の有効エッジを選択します。

10.2.3 CAC コントロールレジスタ 2 (CACR2)

アドレス CAC.CACR2 4004 4602h



ビット	シンボル	ビット名	機能	R/W
b0	RPS	基準信号選択	0 : CACREF 端子入力 1 : 内部クロック (内部生成信号)	R/W
b3-b1	RSCS[2:0]	測定基準クロック選択	b3 b1 0 0 0 : メインクロック発振器 0 0 1 : サブクロック発振器 0 1 0 : HOCOクロック 0 1 1 : MOCOクロック 1 0 0 : LOCOクロック 1 0 1 : 周辺モジュールクロック (PCLKB) 1 1 0 : IWDTCCLKクロック 1 1 1 : 設定禁止	R/W
b5-b4	RCDS[1:0]	測定基準クロック分周比選択	b5 b4 0 0 : 32分周クロック 0 1 : 128分周クロック 1 0 : 1024分周クロック 1 1 : 8192分周クロック	R/W
b7-b6	DFS[1:0]	デジタルフィルタ機能選択	b7 b6 0 0 : デジタルフィルタ機能無効 0 1 : デジタルフィルタ用のサンプリングクロックを周波数測定クロックとして使用 1 0 : デジタルフィルタ用のサンプリングクロックを周波数測定クロックの4分周クロックとして使用 1 1 : デジタルフィルタ用のサンプリングクロックを周波数測定クロックの16分周クロックとして使用	R/W

注. CACR2 レジスタは、CACR0.CFME ビットが0のときに設定してください。

RPS ビット (基準信号選択)

基準信号として CACREF 端子入力と内部クロック (内部生成信号) のどちらを使用するかを選択します。

RSCS[2:0] ビット (測定基準クロック選択)

測定基準クロックを生成するためにクロックソースを選択します。

RCDS[1:0] ビット (測定基準クロック分周比選択)

内部基準クロックが選択 (RPS=1) されたときは、測定基準クロックの分周比を選択します。RPS=0 (CACREF 端子を基準クロックソースとして使用) のときは、基準クロックは分周されません。

DFS[1:0] ビット (デジタルフィルタ機能選択)

このビットの設定により、デジタルフィルタが有効または無効になります。また、そのサンプリングクロックを選択します。

10.2.4 CAC 割り込みコントロールレジスタ (CAICR)

アドレス CAC.CAICR 4004 4603h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	OVFFC L	MENDF CL	FERRF CL	—	OVFIE	MENDI E	FERRI E
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FERRIE	周波数エラー割り込み要求許可	0: 禁止 1: 許可	R/W
b1	MENDIE	測定終了割り込み要求許可	0: 禁止 1: 許可	R/W
b2	OVFIE	オーバーフロー割り込み要求許可	0: 禁止 1: 許可	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	FERRFCL	FERRF フラグクリア	本ビットを1にすると CASTR.FERRF フラグをクリアします。 読むと0が読めます。	R/W
b5	MENDFCL	MENDF フラグクリア	本ビットを1にすると CASTR.MENDF フラグをクリアします。 読むと0が読めます。	R/W
b6	OVFFCL	OVFF フラグクリア	本ビットを1にすると CASTR.OVFF フラグをクリアします。 読むと0が読めます。	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

FERRIE ビット (周波数エラー割り込み要求許可)

周波数エラー割り込み要求を許可します。

MENDIE ビット (測定終了割り込み要求許可)

測定終了割り込み要求を許可します。

OVFIE ビット (オーバーフロー割り込み要求許可)

オーバーフロー割り込み要求を許可します。

FERRFCL ビット (FERRF フラグクリア)

このビットを1にすると CASTR.FERRF フラグをクリアします。

MENDFCL ビット (MENDF フラグクリア)

このビットを1にすると CASTR.MENDF フラグをクリアします。

OVFFCL ビット (OVFF フラグクリア)

このビットを1にすると CASTR.OVFF フラグをクリアします。

10.2.5 CAC ステータスレジスタ (CASTR)

アドレス CAC.CASTR 4004 4604h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	OVFF	MENDF	FERRF
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FERRF	周波数エラーフラグ	0: クロック周波数は許容範囲内 1: クロック周波数が許容範囲を外れた (周波数エラー)	R
b1	MENDF	測定終了フラグ	0: 測定中 1: 測定終了	R
b2	OVFF	オーバーフローフラグ	0: カウンタがオーバーフローしていない 1: カウンタがオーバーフローした	R
b7-b3	—	予約ビット	読むと0が読めます。	R

FERRF フラグ (周波数エラーフラグ)

クロック周波数が設定値から外れた (周波数エラー) ことを示します。

[1 になる条件]

- クロック周波数が CAULVR と CALLVR の両レジスタで定義された許容範囲を外れたとき

[0 になる条件]

- FERRFCL ビットに 1 を書いたとき

MENDF フラグ (測定終了フラグ)

測定が終了したことを示します。

[1 になる条件]

- 測定が終了したとき

[0 になる条件]

- MENDFCL ビットに 1 を書いたとき

OVFF フラグ (オーバーフローフラグ)

カウンタがオーバーフローしたことを示します。

[1 になる条件]


- カウンタがオーバーフローしたとき

[0 になる条件]

- OVFFCL ビットに 1 を書いたとき

10.2.6 CAC 上限値設定レジスタ (CAULVR)

アドレス CAC.CAULVR 4004 4606h




CAULVR レジスタは、許容範囲の上限値を指定する 16 ビットの読み出し/書き込みが可能なレジスタです。カウンタ値がこのレジスタに指定された値を上回った場合、周波数エラーが検出されます。CACR0.CFME ビットが 0 のときに設定してください。

デジタルフィルタやエッジ検出回路と CACREF 端子入力信号との位相差によって、CACNTBR レジスタに格納されるカウンタ値がずれる可能性があります。そのため、余裕を持った値を設定してください。

10.2.7 CAC 下限値設定レジスタ (CALLVR)

アドレス CAC.CALLVR 4004 4608h




CALLVR レジスタは、許容範囲の下限値を指定する 16 ビットの読み出し/書き込みが可能なレジスタです。カウンタ値がこのレジスタに指定された値を下回った場合、周波数エラーが検出されます。CACR0.CFME ビットが 0 のときに設定してください。

デジタルフィルタやエッジ検出回路と CACREF 端子入力信号との位相差によって、CACNTBR レジスタに格納されるカウンタ値がずれる可能性があります。そのため、余裕を持った値を設定してください。

10.2.8 CAC カウンタバッファレジスタ (CACNTBR)

アドレス CAC.CACNTBR 4004 460Ah



CACNTBR レジスタは、測定結果を格納する 16 ビットの読み出し専用レジスタです。

10.3 動作説明

10.3.1 クロック周波数測定

CAC は、CACREF 端子入力または内部クロックを基準にしてクロック周波数を測定します。図 10.2 に CAC の動作例を示します。




図 10.2 CAC の動作例

図 10.2 に示すイベントは、以下のとおりです。

- CACR0.CFME ビットに 1 を書き込む前に、CACR1 レジスタと CACR2 レジスタを設定して、測定対象クロックと測定基準クロックを定義します。CACR0.CFME ビットに 1 を書き込むと、クロック周波数測定が有効になります。
- CACR1.EDGES[1:0] ビットで選択した有効エッジが測定基準クロックから入力されると、タイマがカウントアップを開始します。図 10.2 で、有効エッジは立ち上がりエッジです (CACR1.EDGES[1:0] = 00b)。
- 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタ値および CALLVR レジスタ値と比較します。CACNTBR \leq CAULVR かつ CACNTBR \geq CALLVR が成立する場合、クロック周波数は正常なので CASTR.MENDF フラグのみが 1 になります。また、CAICR.MENDIE ビットが 1 の場合は、測定終了割り込みが発生します。
- 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタ値および CALLVR レジスタ値と比較します。CACNTBR > CAULVR の場合、クロック周波数は異常なので CASTR.FERRF フラグが 1 になります。また、CAICR.FERRIE ビットが 1 の場合は、周波数エラー割り込みが発生します。CASTR.MENDF フラグは測定が終了すると 1 になります。また、CAICR.MENDIE ビットが 1 の場合は、測定終了割り込みが発生します。
- 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタ値および CALLVR レジスタ値と比較します。CACNTBR < CALLVR の場合、クロック周波数は異常なので CASTR.FERRF フラグが 1 になります。また、CAICR.FERRIE ビットが 1 の場合は、周波数エラー割り込みが発生します。CASTR.MENDF フラグは測定が終了すると 1 になります。また、CAICR.MENDIE ビットが 1 の場合は、測定終了割り込みが発生します。

6. CACR0.CFME ビットが 1 のときは、有効エッジが入力されるたびにカウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタ値および CALLVR レジスタ値と比較します。CACR0.CFME ビットに 0 を書き込むと、カウンタをクリアしカウントアップが停止します。

10.3.2 CACREF 端子のデジタルフィルタ機能

CACREF 端子はデジタルフィルタ機能を持っています。デジタルフィルタ機能は、設定したサンプリング周期で CACREF 端子レベルが 3 回連続で一致した場合、内部回路に一致したレベルを送信します。再度サンプリングした端子のレベルが 3 回連続で一致するまで内部へ同じレベルを送信し続けます。デジタルフィルタ機能では、デジタルフィルタ機能の有効/無効と、サンプリングクロックの設定が可能です。

デジタルフィルタと CACREF 端子入力信号の位相差によって、CACNTBR レジスタに転送されるカウンタ値には、サンプリングクロックの最大 1 周期分の誤差が生じる場合があります。カウントソースクロックに分周クロックを選択している場合は、以下の計算式でカウンタ値の誤差を表すことができます。

$$\text{カウンタ値誤差} = (\text{カウントソースクロック 1 周期}) / (\text{サンプリングクロック 1 周期})$$

10.4 割り込み要求

CAC は次の 3 種類の割り込み要求を発生させます。

- 周波数エラー割り込み
- 測定終了割り込み
- オーバーフロー割り込み

割り込み要因が発生すると、対応するステータスフラグが 1 になります。表 10.3 に、CAC の割り込み要求に関する情報を示します。

表 10.3 CAC の割り込み要求

割り込み要求	割り込み許可ビット	ステータスフラグ	割り込み要因
周波数エラー 割り込み	CAICR.FERRIE	CASTR.FERRF	CACNTBR レジスタを CAULVR レジスタおよび CALLVR レジスタと比較した結果が、CACNTBR > CAULVR または CACNTBR < CALLVR のとき
測定終了割り込み	CAICR.MENDIE	CASTR.MENDF	<ul style="list-style-type: none"> • CACREF 端子または内部クロックから有効エッジが入力されたとき • CACR0.CFME ビットに 1 を書き込んだ後の 1 回目の有効エッジでは、測定終了割り込みの発生なし
オーバーフロー 割り込み	CAICR.OVFIE	CASTR.OVFF	カウンタがオーバーフローしたとき

10.5 使用上の注意事項

10.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、CAC の動作を禁止/許可することが可能です。リセット後の初期状態では、CAC モジュールの動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

11. 低消費電力モード

11.1 概要

本 MCU には、クロック分周器の設定、EBCLK 出力制御、SDCLK 出力制御、モジュールストップ設定、通常モード時の電力制御モード選択、低消費電力モードへの遷移など、さまざまな消費電力低減機能があります。

表 11.1 に低消費電力モード機能の仕様を示します。表 11.2 に、低消費電力モードへの遷移条件、CPU と周辺モジュールの状態、および各モードの解除方法を示します。リセット後、MCU はプログラム実行状態に遷移しますが、DMAC、DTC、および SRAM のみが動作しています。

表 11.1 低消費電力モード機能の仕様

項目	内容
クロックの切り替えによる消費電力の低減	システムクロック (ICLK)、周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD)、外部バスクロック (BCLK)、およびフラッシュインタフェースクロック (FCLK) に対して、個別に分周比を選択可能 (注1)
EBCLK出力制御	BCLK出力またはHigh出力に選択可能 (注1)
SDCLK出力制御	SDCLK出力またはHigh出力に選択可能 (注1)
モジュールストップ状態	周辺モジュール機能を個別に停止可能
低消費電力モード	<ul style="list-style-type: none"> スリープモード ソフトウェアスタンバイモード スヌーズモード ディープソフトウェアスタンバイモード
電力制御モード	<p>動作周波数と動作電圧に応じて適切な動作電力制御モードを選択することにより、通常モード、スリープモード、およびスヌーズモード時の消費電力を低減することが可能</p> <p>利用可能な動作電力制御モード：</p> <ul style="list-style-type: none"> High-speedモード Low-speedモード Subosc-speedモード

注 1. 詳細は、「9. クロック発生回路」を参照してください。

表 11.2 各低消費電力モードの動作状態 (1/3)

項目	スリープモード	ソフトウェアスタンバイモード	スヌーズモード (注1)	ディープソフトウェアスタンバイモード
遷移条件	SBYCR.SSBY = 0 の状態で WFI 命令	SBYCR.SSBY = 1 かつ DPSBYCR.DPSBY = 0 の状態で WFI 命令	ソフトウェアスタンバイモードにおけるスヌーズ要求トリガ SNZCR.SNZE = 1	SBYCR.SSBY = 1 かつ DPSBYCR.DPSBY = 1 の状態で WFI 命令
解除方法	すべての割り込み。このモードで利用可能なすべてのリセット	表 11.3 に示す割り込み。このモードで利用可能なすべてのリセット	表 11.3 に示す割り込み。このモードで利用可能なすべてのリセット	表 11.3 に示す割り込み。このモードで利用可能なすべてのリセット
割り込みによる解除後の状態	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)	リセット状態
リセットによる解除後の状態	リセット状態	リセット状態	リセット状態	リセット状態
メインクロック発振器	選択可能	停止	選択可能 (注2)	停止
サブクロック発振器	選択可能	選択可能	選択可能	選択可能
高速オンチップオシレータ	選択可能	停止	選択可能	停止
中速オンチップオシレータ	選択可能	停止	選択可能	停止
低速オンチップオシレータ	選択可能	選択可能	選択可能	選択可能 (注3)

表 11.2 各低消費電力モードの動作状態 (2/3)

項目	スリープモード	ソフトウェアスタンバイモード	スヌーズモード (注1)	ディープソフトウェアスタンバイモード
IWDT専用オンチップオシレータ	選択可能 (注7)	選択可能 (注7)	選択可能 (注7)	停止 (注7)
PLL	選択可能	停止	選択可能 (注2)	停止
発振停止検出機能	選択可能	動作禁止	動作禁止	動作禁止
クロック/ブザー出力機能	選択可能	選択可能 (注4)	選択可能	停止 (不定)
外部バス (EBCLK)	選択可能	停止 (保持)	動作禁止	停止 (保持)
CPU	停止 (保持)	停止 (保持)	停止 (保持)	停止 (不定)
SRAM0、SRAMHS、ECC SRAM	選択可能	停止 (保持)	選択可能	停止 (不定)
スタンバイ SRAM	選択可能	停止 (保持)	選択可能	停止 (保持/不定) (注5)
フラッシュメモリ	動作	停止 (保持)	停止 (保持)	停止 (保持)
DMAコントローラ (DMAC)	選択可能	停止 (保持)	動作禁止	停止 (不定)
データトランスファコントローラ (DTC)	選択可能	停止 (保持)	選択可能	停止 (不定)
USB2.0フルスピードモジュール (USBFS)	選択可能	停止 (保持) USBレジューム検出は可能	動作禁止 USBレジューム検出は可能	停止 (保持/不定) USBレジューム検出は可能 (注6)
ウォッチドッグタイマ (WDT)	選択可能 (注7)	停止 (保持)	停止 (保持)	停止 (不定)
独立ウォッチドッグタイマ (IWDT)	選択可能 (注7)	選択可能 (注7)	選択可能 (注7)	停止 (不定)
リアルタイムクロック (RTC)	選択可能	選択可能	選択可能	選択可能 (注8)
低消費電力非同期汎用タイマ (AGTn, n = 0, 1)	選択可能	選択可能 (注9)	選択可能 (注9)	選択可能 (注9)
12ビットA/Dコンバータ (ADC12)	選択可能	停止 (保持)	選択可能 (注18)	停止 (不定)
12ビットD/Aコンバータ (DAC12)	選択可能	停止 (保持)	選択可能	停止 (不定)
静電容量式タッチセンシングユニット (CTSU)	選択可能	停止 (保持)	選択可能	停止 (不定)
データ演算回路 (DOC)	選択可能	停止 (保持)	選択可能	停止 (不定)
シリアルコミュニケーションインタフェース (SCI0)	選択可能	停止 (保持)	選択可能 (スヌーズモードに入るとRXD0立ち下がりがエッジが利用可能) (調歩同期式モード時のみ) (注14)	停止 (不定)
シリアルコミュニケーションインタフェース (SCIn, n = 1~9)	選択可能	停止 (保持)	動作禁止	停止 (不定)
I ² Cバスインタフェース (IIC0)	選択可能	選択可能 (注13)	選択可能 (注13)	停止 (不定)
I ² Cバスインタフェース (IICn, n = 1, 2)	選択可能	停止 (保持)	動作禁止	停止 (不定)
イベントリンクコントローラ (ELC)	選択可能	停止 (保持)	選択可能 (注10)	停止 (不定)
高速アナログコンパレータ (ACMPHS0)	選択可能	選択可能 (注12)	選択可能 V _{COU} T機能のみ (注12)	停止 (不定)
高速アナログコンパレータ (ACMPHSn, n = 1~5)	選択可能	選択可能 (注11)	選択可能 V _{COU} T機能のみ (注11)	停止 (不定)

表 11.2 各低消費電力モードの動作状態 (3/3)

項目	スリープモード	ソフトウェアスタンバイモード	スヌーズモード (注1)	ディープソフトウェアスタンバイモード
IRQn (n = 0 ~ 15) 端子割り込み	選択可能	選択可能	選択可能	停止 (不定)
NMI、IRQn-DS (n = 0 ~ 13) 端子割り込み	選択可能	選択可能	選択可能	選択可能
キー割り込み機能 (KINT)	選択可能	選択可能	選択可能	停止 (不定)
低電圧検出 (LVD)	選択可能	選択可能	選択可能	選択可能 (注15)
パワーオンリセット回路	動作	動作	動作	動作 (注16)
その他の周辺モジュール	選択可能	停止 (保持)	動作禁止	停止 (不定)
I/Oポート	動作	保持 (注17)	動作	保持 (注17)

- 注. 「選択可能」とは、動作/停止がコントロールレジスタで選択できることを意味します。
「停止 (保持)」とは、内部レジスタの内容は保持されるが、動作は中断されることを意味します。
「動作禁止」とは、ソフトウェアスタンバイモードへ遷移する前に、その機能を停止させる必要があることを意味します。
「停止 (不定)」とは、内部レジスタの内容が不定で、内部回路への通電が遮断されることを意味します。
- 注 1. モジュールストップビットが 0 に設定されているモジュールはすべて、スヌーズモード遷移後に PCLK が供給されると、ただちに起動します。スヌーズモード時に消費電力の増大を防ぐには、ソフトウェアスタンバイモードへ遷移する前に、スヌーズモードで不要なモジュールのストップビットを 1 にしてください。
- 注 2. スヌーズモードで SCI0 を使用する場合、MOSCCR.MOSTP ビットと PLLCR.PLLSTP ビットは 1 でなければいけません。
- 注 3. DPSBYCR.DEEPCUT[1:0] ビットが 00b の場合、発振器の状態はディープソフトウェアスタンバイモード遷移前と同じです。DPSBYCR.DEEPCUT[1:0] ビットが 00b でない場合、MCU がディープソフトウェアスタンバイモードへ遷移すると発振器は停止します。
- 注 4. クロックアウトソース選択ビット (CKOCR.CKOSSEL[2:0]) が 010b (LOCO) および 100b (SOSC) 以外の値に設定されている場合は停止します。
- 注 5. DPSBYCR.DEEPCUT[1:0] ビットが 00b の場合、ディープソフトウェアスタンバイモードではスタンバイ SRAM のデータが保持されます。DPSBYCR.DEEPCUT[1:0] ビットが 00b でない場合、ディープソフトウェアスタンバイモードではスタンバイ SRAM のデータは不定です。
- 注 6. DPSBYCR.DEEPCUT[1:0] ビットが 00b の場合、ディープソフトウェアスタンバイモードでは、USB レジューム検出回路レジスタの値が保持され、USB レジューム検出機能が有効になります。その他のレジスタの値は不定です。DPSBYCR.DEEPCUT[1:0] ビットが 00b でない場合、ディープソフトウェアスタンバイモードでは全レジスタの値が不定です。
- 注 7. IWDT 専用オンチップ発振器および IWDT は、IWDT オートスタートモード時にプッシュ機能選択レジスタ 0(OFS0) の IWDT 停止制御ビット (IWDTSTPCTL) の設定により、動作または停止を選択することが可能です。WDT は、WDT オートスタートモード時にオプション機能選択レジスタ 0(OFS0) の WDT 停止制御ビット (WDTSTPCTL) の設定により、動作または停止を選択することが可能です。
- 注 8. RCR4.RCKSEL ビットが 1 (LOCO) になっている場合、ディープソフトウェアスタンバイモードへ遷移する前に DPSBYCR.DEEPCUT[1:0] ビットを 00b にする必要があります。
- 注 9. AGT0.AGTMR1.TCK[2:0] ビットで 100b (AGTLCLK) または 110b (AGTSCLK) が選択されている場合、AGT0 は動作可能です。AGT1.AGTMR1.TCK[2:0] ビットで 100b (AGTLCLK)、110b (AGTSCLK)、または 101 (AGT0 からのアンダーフローイベント信号) が選択されている場合、AGT1 は動作可能です。AGTn.AGTMR1.TCK[2:0] ビット (n = 0, 1) で 100b (AGTLCLK) が選択されている場合、ディープソフトウェアスタンバイモードへ遷移する前に DPSBYCR.DEEPCUT[1:0] ビットを 00b にする必要があります。
- 注 10. イベントは、11.10.13 スヌーズモードにおける ELC イベントに記載のものに限定されます。
- 注 11. VCOOUT 機能のみが許可されます。ACMPHS がデジタルフィルタを使用していない場合に、VCOOUT 端子は動作します。デジタルフィルタの詳細については、「48. 高速アナログコンパレータ (ACMPHS)」を参照してください。
- 注 12. CMPCTL.CSTEN ビットが 1 の場合、コンパレータ検出によるソフトウェアスタンバイモードの解除またはスヌーズモードへの遷移が可能です。
- 注 13. IIC0 ウェイクアップ割り込みが利用可能です。
- 注 14. SCI0 のシリアル通信モードは、調歩同期式モードです。
- 注 15. ディープソフトウェアスタンバイモードで LVD を使用する場合、ディープソフトウェアスタンバイモードへ遷移する前に DPSBYCR.DEEPCUT[1:0] ビットを 00b または 01b にする必要があります。
- 注 16. DPSBYCR.DEEPCUT[1:0] ビットが 11b の状態で MCU がディープソフトウェアスタンバイモードへ遷移した場合、LVD 回路は停止し、パワーオンリセット回路の低消費電力機能が有効になります。
- 注 17. アドレスバスおよびバス制御信号 (SRAM の場合: [CS0 ~ CS7, RD, WR0 ~ WR1, WR, BC0 ~ BC1 および ALE]、SDRAM の場合: [SDCS, RAS, CAS, WE]) に対して、出力状態の維持やハイインピーダンス状態への変更は、SBYCR.OPE ビットで選択可能です。
- 注 18. スヌーズモードで 12 ビット A/D コンバータを使用する場合、ADCMPCR.CMPAE ビットおよび ADCMPCR.CMPBE ビットは 1 でなければいけません。

表 11.3 スヌーズモード、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモードを解除するための割り込み要因

割り込み要因	名称	ソフトウェアスタンバイモード	スヌーズモード	ディープソフトウェアスタンバイモード
NMI		可能	可能	可能
ポート	PORT_IRQn (n = 0 ~ 15)	可能	可能	不可能
	PORT_IRQn-DS (n = 0 ~ 13)	可能	可能	可能
LVD	LVD_LVD1	可能	可能	可能
	LVD_LVD2	可能	可能	可能
IWDT	IWDT_NMIUNDF	可能	可能	不可能
USBFS	USBFS_USBR	可能	可能	可能
RTC	RTC_ALM	可能	可能	可能
	RTC_PRD	可能	可能	可能
KINT	KEY_INTKR	可能	可能	不可能
AGT1	AGT1_AGTI	可能	可能 (注3)	可能
	AGT1_AGTCMAI	可能	可能	不可能
	AGT1_AGTCMBI	可能	可能	不可能
ACMPHS	ACMP_HS0	可能	可能	不可能
IIC0	IIC0_WUI	可能	可能	不可能
ADC12n (n = 0, 1)	ADC12n_WCMPPM	不可能	SELSR0 で可能 (注1) (注3)	不可能
	ADC12n_WCMPUM	不可能	SELSR0 で可能 (注1) (注3)	不可能
SCI0	SCI0_AM	不可能	SELSR0 で可能 (注1) (注2)	不可能
	SCI0_RXI_OR_ERI	不可能	SELSR0 で可能 (注1) (注2)	不可能
DTC	DTC_COMPLETE	不可能	SELSR0 で可能 (注1) (注3)	不可能
DOC	DOC_DOPCI	不可能	SELSR0 で可能 (注1)	不可能
CTSU	CTSU_CTSUFN	不可能	SELSR0 で可能 (注1)	不可能

注 1. 割り込み要求をスヌーズモードからの復帰トリガとして使用するには、この割り込み要求を SELSR0 で選択する必要があります。「14. 割り込みコントローラユニット (ICU)」を参照してください。SELSR0 で選択したトリガが、WFI 命令の実行後、通常モードからソフトウェアスタンバイモードへの遷移途中に発生した場合は、その要求が受け付けられる可能性はトリガ発生のタイミングに依存します。

注 2. SCI0_AM または SCI0_RXI_OR_ERI のいずれか一方のみ設定可能です。

注 3. SNZEDCR レジスタで許可されたイベントを使用してはいけません。




図 11.1 モード遷移

11.2 レジスタの説明

11.2.1 スタンバイコントロールレジスタ (SBYCR)

アドレス SYSTEM.SBYCR 4001 E00Ch

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	SSBY	OPE	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b13-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	OPE	出力ポート許可	0: ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード時、アドレスバスとバス制御信号をハイインピーダンス状態に設定。スヌーズモード時、アドレスバスとバス制御信号の状態はソフトウェアスタンバイモード遷移前と同じ 1: ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード時、アドレスバスとバス制御信号の出力状態を保持	R/W
b15	SSBY	ソフトウェアスタンバイ	0: スリープモード 1: DPSBYCR.DPSBY = 0の場合、ソフトウェアスタンバイモード、DPSBYCR.DPSBY = 1の場合、ディープソフトウェアスタンバイモード	R/W

OPE ビット (出力ポート許可)

ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモード時に、アドレスバスとバス制御信号 (SRAM の場合: [CS0 ~ CS7, RD, WR0 ~ WR1, WR, BC0 ~ BC1 および ALE]、SDRAM の場合: [SDCS, RAS, CAS, および WE]) の出力を保持するか、ハイインピーダンス状態にするかを選択します。

SSBY ビット (ソフトウェアスタンバイ)

WFI 命令実行後の遷移先を設定します。本ビットが 1 の状態で WFI 命令を実行すると、ソフトウェアスタンバイモードへ遷移します。なお、MCU が割り込みによってソフトウェアスタンバイモードを解除したときは、SSBY ビットは 1 のままです。0 を書き込むことにより、SSBY ビットをクリアできます。

OSTDCR.OSTDE ビットが 1 のときは、SSBY ビットは無視されます。SSBY ビットが 1 であっても、WFI 命令を実行するとスリープモードへ遷移します。

FENTRYR.FENTRYi ビット (i=0~3) が 1、または FENTRYR.FENTRYD ビットが 1 の場合、SSBY ビットの設定は無視されます。SSBY ビットが 1 であっても、WFI 命令を実行するとスリープモードへ遷移します。詳細は表 11.6 を参照してください。

HOCO クロックを使用してソフトウェアスタンバイモードへ遷移する場合、STCONR.STCON[1:0] ビットは 00b、HOCOWTCR.HSTS[2:0] ビットは 110b にしてください。ただし、スヌーズモードで SCIO を使用しているときは、HOCOWTCR.HSTS[2:0] ビットは 010b にしてください。

11.2.2 モジュールストップコントロールレジスタ A (MSTPCRA)

アドレス SYSTEM.MSTPCRA 4001 E01Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	MSTPA 22	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	MSTPA 7	MSTPA 6	MSTPA 5	—	—	—	—	MSTPA 0
リセット後の値	1	1	1	1	1	1	1	1	0	0	0	1	1	1	1	0

ビット	シンボル	ビット名	機能	R/W
b0	MSTPA0	SRAM0 モジュールストップ設定 (注1)	対象モジュール：SRAM0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b4-b1	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b5	MSTPA5	高速SRAM モジュールストップ設定	対象モジュール：高速SRAM 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b6	MSTPA6	ECC SRAM モジュールストップ設定 (注1)	対象モジュール：ECC SRAM 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b7	MSTPA7	スタンバイSRAM モジュールストップ 設定	対象モジュール：スタンバイSRAM 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b21-b8	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b22	MSTPA22	DMAコントローラ/データトランス ファコントローラモジュールストップ 設定 (注2)	対象モジュール：DMAC, DTC 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b31-b23	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W

注 1. MSTPA0 ビットと MSTPA6 ビットの設定値は同じでなければいけません。

注 2. MSTPA22 ビットを 0 から 1 に書き換える場合、DMAC および DTC を無効にしてから MSTPA22 ビットを設定してください。

11.2.3 モジュールストップコントロールレジスタ B (MSTPCRB)

アドレス MSTP.MSTPCRB 4004 7000h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	MSTPB 31	MSTPB 30	MSTPB 29	MSTPB 28	MSTPB 27	MSTPB 26	MSTPB 25	MSTPB 24	MSTPB 23	MSTPB 22	—	—	MSTPB 19	MSTPB 18	—	—
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	MSTPB 15	—	—	—	MSTPB 11	—	MSTPB 9	MSTPB 8	MSTPB 7	MSTPB 6	MSTPB 5	—	—	MSTPB 2	MSTPB 1	—
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b1	MSTPB1	コントローラエリアネットワーク1 モジュールストップ設定 (注1)	対象モジュール：CAN1 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b2	MSTPB2	コントローラエリアネットワーク0 モジュールストップ設定 (注1)	対象モジュール：CAN0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b4-b3	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b5	MSTPB5	IrDAモジュールストップ設定	対象モジュール：IrDA 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b6	MSTPB6	クワッドシリアルペリフェラルイン タフェースモジュールストップ設定	対象モジュール：QSPI 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b7	MSTPB7	I ² Cバスインタフェース2モジュール ストップ設定	対象モジュール：IIC2 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b8	MSTPB8	I ² Cバスインタフェース1モジュール ストップ設定	対象モジュール：IIC1 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b9	MSTPB9	I ² Cバスインタフェース0モジュール ストップ設定	対象モジュール：IIC0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b10	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b11	MSTPB11	ユニバーサルシリアルバス2.0 FSイ ンタフェースモジュールストップ設 定 (注2)	対象モジュール：USBFS 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b14-b12	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b15	MSTPB15	ETHERC0およびEDMAC0コント ローラモジュールストップ設定	対象モジュール：ETHERC0, EDMAC0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b17-b16	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b18	MSTPB18	シリアルペリフェラルインタフェー ス1モジュールストップ設定	対象モジュール：SPI1 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b19	MSTPB19	シリアルペリフェラルインタフェー ス0モジュールストップ設定	対象モジュール：SPI0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b21-b20	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W

ビット	シンボル	ビット名	機能	R/W
b22	MSTPB22	シリアルコミュニケーションインタフェース9モジュールストップ設定	対象モジュール：SCI9 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b23	MSTPB23	シリアルコミュニケーションインタフェース8モジュールストップ設定	対象モジュール：SCI8 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b24	MSTPB24	シリアルコミュニケーションインタフェース7モジュールストップ設定	対象モジュール：SCI7 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b25	MSTPB25	シリアルコミュニケーションインタフェース6モジュールストップ設定	対象モジュール：SCI6 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b26	MSTPB26	シリアルコミュニケーションインタフェース5モジュールストップ設定	対象モジュール：SCI5 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b27	MSTPB27	シリアルコミュニケーションインタフェース4モジュールストップ設定	対象モジュール：SCI4 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b28	MSTPB28	シリアルコミュニケーションインタフェース3モジュールストップ設定	対象モジュール：SCI3 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b29	MSTPB29	シリアルコミュニケーションインタフェース2モジュールストップ設定	対象モジュール：SCI2 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b30	MSTPB30	シリアルコミュニケーションインタフェース1モジュールストップ設定	対象モジュール：SCI1 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b31	MSTPB31	シリアルコミュニケーションインタフェース0モジュールストップ設定	対象モジュール：SCI0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W

- 注 1. MSTPBi ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。本ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移するには、書き換え後 CAN クロック (CANMCLK) が 2 サイクル経過してから WFI 命令を実行してください (i = 1, 2)。
- 注 2. MSTPB11 ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、書き換え後 USB クロック (UCLK) が 2 サイクル経過してから WFI 命令を実行してください。

11.2.4 モジュールストップコントロールレジスタ C (MSTPCRC)

アドレス MSTP.MSTPCRC 4004 7004h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	MSTPC 31	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	MSTPC 14	MSTPC 13	MSTPC 12	MSTPC 11	—	MSTPC 9	MSTPC 8	—	—	—	—	MSTPC 3	MSTPC 2	MSTPC 1	MSTPC 0
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	MSTPC0 (注1)	クロック周波数精度測定回路モジュールストップ設定	対象モジュール：CAC 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b1	MSTPC1	巡回冗長検査演算器モジュールストップ設定	対象モジュール：CRC 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b2	MSTPC2	パラレルデータキャプチャモジュールストップ設定	対象モジュール：PDC 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b3	MSTPC3	静電容量式タッチセンシングユニットモジュールストップ設定	対象モジュール：CTSU 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b7-b4	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b8	MSTPC8	拡張シリアルサウンドインタフェース(チャンネル0)モジュールストップ設定	対象モジュール：SSIE0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b9	MSTPC9	サンプリングレートコンバータモジュールストップ設定	対象モジュール：SRC 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b10	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b11	MSTPC11	セキュアデジタルホストIF/マルチメディアカード1モジュールストップ設定	対象モジュール：SDHI/MMC1 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b12	MSTPC12	セキュアデジタルホストIF/マルチメディアカード0モジュールストップ設定	対象モジュール：SDHI/MMC0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b13	MSTPC13	データ演算回路モジュールストップ設定	対象モジュール：DOC 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b14	MSTPC14	イベントリンクコントローラモジュールストップ設定	対象モジュール：ELC 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b30-b15	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b31	MSTPC31	SCE7モジュールストップ設定	対象モジュール：SCE7 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W

注 1. MSTPC0 ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。本ビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、発振器によって出力されるクロックのうち、最も遅いクロックが2サイクル経過してから WFI 命令を実行してください。

11.2.5 モジュールストップコントロールレジスタ D (MSTPCRD)

アドレス MSTP.MSTPCRD 4004 7008h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	MSTPD28	MSTPD27	MSTPD26	MSTPD25	MSTPD24	MSTPD23	MSTPD22	—	MSTPD20	—	—	—	MSTPD16
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
MSTPD15	MSTPD14	—	—	—	—	—	—	—	MSTPD6	MSTPD5	—	MSTPD3	MSTPD2	—	—
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b2	MSTPD2	低消費電力非同期汎用タイマ1モジュールストップ設定 (注1)	対象モジュール：AGT1 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b3	MSTPD3	低消費電力非同期汎用タイマ0モジュールストップ設定 (注2)	対象モジュール：AGT0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b4	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b5	MSTPD5	汎用PWMタイマ32EH0～32EH3、32E4～32E7およびPWM遅延発生回路モジュールストップ設定	対象モジュール：GPT32EHx (x = 0～3)、GPT32Ey (y = 4～7) およびPWM遅延発生回路 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b6	MSTPD6	汎用PWMタイマ328～3213モジュールストップ設定	対象モジュール：GPT32x (x = 8～13) 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b13-b7	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b14	MSTPD14	GPT用ポートアウトプットイネーブルモジュールストップ設定	対象モジュール：POEG 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b15	MSTPD15	12ビットA/Dコンバータ1モジュールストップ設定	対象モジュール：ADC121 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b16	MSTPD16	12ビットA/Dコンバータ0モジュールストップ設定	対象モジュール：ADC120 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b19-b17	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b20	MSTPD20	12ビットD/Aコンバータモジュールストップ設定	対象モジュール：DAC12 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b21	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b22	MSTPD22	温度センサモジュールストップ設定	対象モジュール：TSN 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b23	MSTPD23	高速アナログコンパレータ5モジュールストップ設定	対象モジュール：ACMPHS5 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b24	MSTPD24	高速アナログコンパレータ4モジュールストップ設定	対象モジュール：ACMPHS4 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b25	MSTPD25	高速アナログコンパレータ3モジュールストップ設定	対象モジュール：ACMPHS3 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W

ビット	シンボル	ビット名	機能	R/W
b26	MSTPD26	高速アナログコンパレータ2モジュール ストップ設定	対象モジュール：ACMPHS2 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b27	MSTPD27	高速アナログコンパレータ1モジュール ストップ設定	対象モジュール：ACMPHS1 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b28	MSTPD28	高速アナログコンパレータ0モジュール ストップ設定	対象モジュール：ACMPHS0 0：モジュールストップ状態を解除 1：モジュールストップ状態へ遷移	R/W
b31-b29	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W

- 注 1. カウントソースがサブクロック発振器または LOCO の場合、MSTPD2 ビットを 1 にしても、AGT1 のカウントは停止しません。カウントソースがサブクロック発振器または LOCO の場合、AGT1 レジスタにアクセスする場合を除いて、このビットを 1 にする必要があります。
- 注 2. カウントソースがサブクロック発振器または LOCO の場合、MSTPD3 ビットを 1 にしても、AGT0 のカウントは停止しません。カウントソースがサブクロック発振器または LOCO の場合、AGT0 レジスタにアクセスする場合を除いて、このビットを 1 にする必要があります。

11.2.6 動作電力コントロールレジスタ (OPCCR)

アドレス SYSTEM.OPCCR 4001 E0A0h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	OPCM TSF	—	—	OPCM[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	OPCM[1:0]	動作電力制御モード選択	b1 b0 0 0 : High-speed モード 1 1 : Low-speed モード 上記以外は設定しないでください。	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	OPCMTSF	動作電力制御モード遷移状態フラグ	<ul style="list-style-type: none"> 読み出し 0 : 遷移完了 1 : 遷移中 書き込み 書く場合、0としてください。 	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

OPCCR レジスタは、低い動作周波数と動作電圧を指定することによって、通常モードとスリープモード時の消費電力を低減させるためのレジスタです。動作電力制御モードの変更手順については、[11.5 低消費電力機能](#)を参照してください。

ソフトウェアスタンバイモードから通常モードまたはスヌーズモードへ遷移する場合は、ソフトウェアスタンバイモード遷移前の設定値にかかわらず、OPCCR.OPCM[1:0] ビットと SOPCCR.SOPCM ビットの設定値は以下のとおりです。

- OPCCR.OPCM[1:0] = 00b (High-speed モード)
- SOPCCR.SOPCM = 0 (Subosc-speed モード以外)

ソフトウェアスタンバイモードへの遷移が完了する前にソフトウェアスタンバイモードが解除されると、OPCCR.OPCM[1:0] ビットと SOPCCR.SOPCM ビットは、WFI 命令実行前の設定値を保持します。これによって問題が生じる場合は、ソフトウェアスタンバイモードを解除する際の例外処理手順において MCU を High-speed モードに設定してください。

OPCM[1:0] ビット (動作電力制御モード選択)

通常モードとスリープモード時の動作電力制御モードを選択します。表 11.4 は、各動作電力制御モードと、OPCM[1:0] ビットおよび SOPCM ビットの設定値との関係を示しています。

OPCMTSF フラグ (動作電力制御モード遷移状態フラグ)

動作電力制御モード切り替え時の切り替え制御状態を示します。本フラグは、OPCM[1:0] ビットへのライトアクセス時に 1 になり、モード遷移が完了すると 0 になります。本フラグが 0 であることを確認してから次の処理を行ってください。

11.2.7 サブ動作電力コントロールレジスタ (SOPCCR)

アドレス SYSTEM.SOPCCR 4001 E0AAh

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	SOPC MTSF	—	—	—	SOPC M
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SOPCM	サブ動作電力制御モード選択	0 : Subosc-speed モード以外 1 : Subosc-speed モード	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	SOPCMTSF	サブ動作電力制御モード遷移状態フラグ	0 : 遷移完了 1 : 遷移中	R
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SOPCCR レジスタは、Subosc-speed モードへの遷移とこのモードからの復帰によって、通常モードとスリープモード時の消費電力を低減させるためのレジスタです。Subosc-speed モードは、サブクロック発振器または分周なしの LOCO を使用した場合に限り利用可能です。

FCACHEE.FCACHEEN を 0 にしてフラッシュキャッシュ機能を禁止にしてから、動作電力制御モードを変更してください。詳細は、「53. フラッシュメモリ」を参照してください。

動作電力制御モードの変更手順については、11.5 低消費電力機能を参照してください。

SOPCM ビット (サブ動作電力制御モード選択)

通常モードおよびスリープモード時の動作電力制御モードを選択します。このビットを 1 にすることで、Subosc-speed モードへ遷移できます。また、このビットを 0 にすることで、Subosc-speed モード遷移前の動作モード (OPCCR.OPCM[1:0] で設定された動作モード) へ復帰できます。

ソフトウェアスタンバイモードから通常モードまたはスヌーズモードへ遷移する場合、ソフトウェアスタンバイモード遷移前の設定値にかかわらず、OPCCR.OPCM[1:0] ビットと SOPCCR.SOPCM ビットの設定値は以下のとおりです。

- OPCCR.OPCM[1:0] = 00b (High-speed モード)
- SOPCCR.SOPCM = 0 (Subosc-speed モード以外)

ソフトウェアスタンバイモードへの遷移が完了する前にソフトウェアスタンバイモードが解除されると、OPCCR.OPCM[1:0] ビットと SOPCCR.SOPCM ビットは、WFI 命令実行前の設定値を保持します。これによって問題が生じる場合は、ソフトウェアスタンバイモードを解除する際の例外処理手順において MCU を High-speed モードに設定してください。

表 11.4 は、各動作電力制御モードと、OPCM[1:0] ビットおよび SOPCM ビットの設定値との関係を示しています。

SOPCMTSF フラグ (サブ動作電力制御モード遷移状態フラグ)

動作電力制御モードを Subosc-speed モードへまたは Subosc-speed モードから切り替えたときの切り替え制御状態を示します。本フラグは、SOPCM ビットへのライトアクセス時に 1 になり、モード遷移が完了すると 0 になります。本フラグが 0 であることを確認してから次の処理を行ってください。

表 11.4 各動作電力制御モードと、OPCM[1:0] ビットおよび SOPCM ビットの設定値との関係

動作電力制御モード	OPCM[1:0] ビット	SOPCM ビット	消費電力
High-speed モード	00b	0	高 ↓ 低
Low-speed モード	11b	0	
Subosc-speed モード	00b, 11b	1	

注. 動作周波数範囲と電圧範囲については、「55. 電氣的特性」を参照してください。

High-speed モード

リセット解除後、MCU はこのモードで動作します。

Low-speed モード

Low-speed モードには下記の制限事項があります。

- フラッシュメモリに対するプログラム/イレース操作は禁止
- PLL は使用禁止。11.10.1 レジスタアクセスを参照してください。

このモードでは、同じ条件（動作周波数、動作電圧など）で同じ動作をさせる場合、High-speed モードよりも消費電力を低減できます。

Subosc-speed モード

Subosc-speed モードには下記の制限事項があります。

- フラッシュメモリに対するプログラム/イレース操作は禁止
- データフラッシュの読み出しは禁止
- MOSC、PLL、MOCO、HOCO は使用禁止。11.10.1 レジスタアクセスを参照してください。
- ICK または FCK に対して分周クロックは使用禁止。11.10.1 レジスタアクセスを参照してください。
- メインクロック発振器の発振停止検出機能は使用禁止

11.2.8 スヌーズコントロールレジスタ (SNZCR)

アドレス SYSTEM.SNZCR 4001 E092h

	b7	b6	b5	b4	b3	b2	b1	b0
	SNZE	—	—	—	—	—	SNZDTCEN	RXDREQEN
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RXDREQEN	RXD0 スヌーズ要求許可	0: ソフトウェアスタンバイモード時に RXD0 の立ち下がりエッジを無視 1: ソフトウェアスタンバイモード時に RXD0 の立ち下がりエッジを検出	R/W
b1	SNZDTCEN	スヌーズモード時の DTC 許可	0: スヌーズモード時に DTC 動作を禁止 1: スヌーズモード時に DTC 動作を許可	R/W
b6-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	SNZE	スヌーズモード許可	0: スヌーズモードを禁止 1: スヌーズモードを許可	R/W

RXDREQEN ビット (RXD0 スヌーズ要求許可)

ソフトウェアスタンバイモード時に RXD0 端子の立ち下がりエッジを検出するか否かを指定します。このビットは SCIO が調歩同期式モードを作動しているときのみ使用可能です。RXD0 端子の立ち下がりエッジを検出するには、ソフトウェアスタンバイモードへ遷移する前に、このビットを設定してください。このビットが 1 の場合、ソフトウェアスタンバイモード時に RXD0 端子の立ち下がりエッジが検出されると、MCU はスヌーズモードへ遷移します。

SNZDTCEN ビット (スヌーズモード時の DTC 許可)

スヌーズモード時に DTC と SRAM を使用するか否かを指定します。スヌーズモードで DTC と SRAM を使用するには、ソフトウェアスタンバイモードへ遷移する前に、このビットを 1 にしてください。このビットが 1 の場合、IELSRn (ICU イベントリンク設定レジスタ n) を設定することで、DTC を起動することが可能です。

SNZE ビット (スヌーズモード許可)

ソフトウェアスタンバイモードからスヌーズモードへの遷移を許可または禁止します。スヌーズモードを使用するには、ソフトウェアスタンバイモードへ遷移する前に、このビットを 1 にしてください。このビットを 1 にすると、ソフトウェアスタンバイモード時に発生するいずれかのイベントトリガ (表 11.7 に示すもの) によって、MCU はスヌーズモードへ遷移します。ソフトウェアスタンバイモードまたはスヌーズモードから通常モードへ遷移した後、ソフトウェアスタンバイモードへ再遷移する場合は、あらかじめ SNZE ビットをいったんクリアしてから再設定してください。詳細は、11.8 スヌーズモードを参照してください。

11.2.9 スヌーズ終了コントロールレジスタ (SNZEDCR)

アドレス SYSTEM.SNZEDCR 4001 E094h

	b7	b6	b5	b4	b3	b2	b1	b0
	SCI0UMTED	AD1UMTED	AD1MATED	AD0UMTED	AD0MATED	DTCNZRED	DTCZRED	AGTUNFED
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	AGTUNFED	AGT1アンダーフロー時スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
b1	DTCZRED	最後のDTC送信完了時スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
b2	DTCNZRED	最後以外のDTC送信完了時スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
b3	AD0MATED	ADコンペアマッチ0スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
b4	AD0UMTED	ADコンペア不一致0スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
b5	AD1MATED	ADコンペアマッチ1スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
b6	AD1UMTED	ADコンペア不一致1スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
b7	SCI0UMTED	SCI0アドレス不一致スヌーズ終了許可	0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W

表 11.8 に示すトリガの1つをスヌーズモードからソフトウェアスタンバイモードへの切り替え条件として使用するには、SNZEDCR レジスタの対応するビットを1にしてください。

表 11.3 に示したような、スヌーズモードから通常モードへ復帰させるためのイベントは、SNZEDCR レジスタで許可しないでください。

AGTUNFED ビット (AGT1 アンダーフロー時スヌーズ終了許可)

AGT1 アンダーフロー時のスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「25. 低消費電力非同期汎用タイマ (AGT)」を参照してください。

DTCZRED ビット (最後の DTC 送信完了時スヌーズ終了許可)

最後の DTC 送信完了時 (DTC の CRA または CRB レジスタが 0 のとき) のスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「18. データトランスファコントローラ (DTC)」を参照してください。

DTCNZRED ビット (最後以外の DTC 送信完了時スヌーズ終了許可)

各 DTC 送信完了時 (DTC の CRA または CRB レジスタが 0 以外するとき) のスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「18. データトランスファコントローラ (DTC)」を参照してください。

AD0MATED ビット (AD コンペアマッチ 0 スヌーズ終了許可)

変換結果が期待値と一致した場合に、AD0 イベントによるスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「45. 12 ビット A/D コンバータ (ADC12)」を参照してください。

AD0UMTED ビット (AD コンペア不一致 0 スヌーズ終了許可)

変換結果が期待値と一致しない場合に、AD0 イベントによるスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「45. 12 ビット A/D コンバータ (ADC12)」を参照してください。

AD1MATED ビット (AD コンペアマッチ 1 スヌーズ終了許可)

変換結果が期待値と一致した場合に、AD1 イベントによるスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「[45. 12 ビット A/D コンバータ \(ADC12\)](#)」を参照してください。

AD1UMTED ビット (AD コンペア不一致 1 スヌーズ終了許可)

変換結果が期待値と一致しない場合に、AD1 イベントによるスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「[45. 12 ビット A/D コンバータ \(ADC12\)](#)」を参照してください。

SCI0UMTED ビット (SCI0 アドレス不一致スヌーズ終了許可)

ソフトウェアスタンバイモード時に受信したアドレスが期待値と一致しない場合に、SCI0 イベントによるスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「[32. シリアルコミュニケーションインタフェース \(SCI\)](#)」を参照してください。このビットは SCI0 が調歩同期式モードを作動しているときにのみ 1 にしてください。

11.2.10 スヌーズ要求コントロールレジスタ (SNZREQCR)

アドレス SYSTEM.SNZREQCR 4001 E098h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	SNZREQEN30	SNZREQEN29	SNZREQEN28	—	—	SNZREQEN25	SNZREQEN24	—	SNZREQEN22	—	—	—	—	SNZREQEN17	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
SNZREQEN15	SNZREQEN14	SNZREQEN13	SNZREQEN12	SNZREQEN11	SNZREQEN10	SNZREQEN9	SNZREQEN8	SNZREQEN7	SNZREQEN6	SNZREQEN5	SNZREQEN4	SNZREQEN3	SNZREQEN2	SNZREQEN1	SNZREQEN0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SNZREQEN0	スヌーズ要求許可0	IRQ0端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b1	SNZREQEN1	スヌーズ要求許可1	IRQ1端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b2	SNZREQEN2	スヌーズ要求許可2	IRQ2端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b3	SNZREQEN3	スヌーズ要求許可3	IRQ3端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b4	SNZREQEN4	スヌーズ要求許可4	IRQ4端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b5	SNZREQEN5	スヌーズ要求許可5	IRQ5端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b6	SNZREQEN6	スヌーズ要求許可6	IRQ6端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b7	SNZREQEN7	スヌーズ要求許可7	IRQ7端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b8	SNZREQEN8	スヌーズ要求許可8	IRQ8端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b9	SNZREQEN9	スヌーズ要求許可9	IRQ9端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b10	SNZREQEN10	スヌーズ要求許可10	IRQ10端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b11	SNZREQEN11	スヌーズ要求許可11	IRQ11端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b12	SNZREQEN12	スヌーズ要求許可12	IRQ12端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b13	SNZREQEN13	スヌーズ要求許可13	IRQ13端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W

ビット	シンボル	ビット名	機能	R/W
b14	SNZREQEN14	スヌーズ要求許可 14	IRQ14 端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b15	SNZREQEN15	スヌーズ要求許可 15	IRQ15 端子のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b17	SNZREQEN17	スヌーズ要求許可 17	キー割り込みのスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b21-b18	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b22	SNZREQEN22	スヌーズ要求許可 22	ACMPHS0のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b23	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b24	SNZREQEN24	スヌーズ要求許可 24	RTCアラームのスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b25	SNZREQEN25	スヌーズ要求許可 25	RTC周期のスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b27-b26	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b28	SNZREQEN28	スヌーズ要求許可 28	AGT1アンダーフローのスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b29	SNZREQEN29	スヌーズ要求許可 29	AGT1コンペアマッチAのスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b30	SNZREQEN30	スヌーズ要求許可 30	AGT1コンペアマッチBのスヌーズ要求を許可 0: 禁止 1: 許可	R/W
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SNZREQCR レジスタは、MCU をソフトウェアスタンバイモードからスヌーズモードへ切り替えるためのトリガを制御します。WUPEN レジスタ（「14. 割り込みコントローラユニット (ICU)」を参照）において、トリガがソフトウェアスタンバイモードの解除要求として選択されている場合、SNZREQCR の対応するビットが1であっても、そのトリガが発生するとMCUは通常モードへ遷移します。WUPEN レジスタの設定値は、SNZREQCR レジスタの設定値よりも常に優先順位は高くなります。詳細は、11.8 スヌーズモードと「14. 割り込みコントローラユニット (ICU)」を参照してください。

11.2.11 ディープソフトウェアスタンバイコントロールレジスタ (DPSBYCR)

アドレス SYSTEM.DPSBYCR 4001 E400h

b7	b6	b5	b4	b3	b2	b1	b0
DPSBY	IOKEEP	—	—	—	—	DEEPCUT[1:0]	
リセット後の値	0	0	0	0	0	0	1

ビット	シンボル	ビット名	機能	R/W
b1-b0	DEEPCUT[1:0]	電源制御	b1 b0 0 0: ディープソフトウェアスタンバイモード時に、スタンバイ SRAM、低速オンチップオシレータ、AGTn、および USBFS レジューム検出部へ電源を供給する 0 1: ディープソフトウェアスタンバイモード時に、スタンバイ SRAM、低速オンチップオシレータ、AGTn、および USBFS レジューム検出部へ電源を供給しない 1 0: 設定禁止 1 1: ディープソフトウェアスタンバイモード時に、スタンバイ SRAM、低速オンチップオシレータ、AGTn、および USBFS レジューム検出部へ電源を供給しない。さらに、LVD を無効にし、パワーオンリセット回路の低消費電力機能を有効にする	R/W
b5-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	IOKEEP	I/Oポート保持	0: ディープソフトウェアスタンバイモード解除時に、I/Oポートをリセット状態にクリア 1: ディープソフトウェアスタンバイモード解除時に、I/Oポートをディープソフトウェアスタンバイモード時と同じ状態に保持	R/W
b7	DPSBY	ディープソフトウェアスタンバイ	0: スリープモード (SBYCR.SSBY = 0) またはソフトウェアスタンバイモード (SBYCR.SSBY = 1) 1: スリープモード (SBYCR.SSBY = 0) またはディープソフトウェアスタンバイモード (SBYCR.SSBY = 1)	R/W

DPSBYCR レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、表 6.2 リセット要因ごとの初期化対象リセット検出フラグを参照してください。

DEEPCUT[1:0] ビット (電源制御)

ディープソフトウェアスタンバイモード時に、スタンバイ SRAM、低速オンチップオシレータ、AGTn、および USBFS レジューム検出部へ供給する内部電源を制御します。さらに、ディープソフトウェアスタンバイモード時に、LVD とパワーオンリセット回路の状態を制御します。ディープソフトウェアスタンバイモードの解除要因として USBFS サスペンド/レジューム割り込みを使用する場合、DEEPCUT[1:0] ビットを 00b にする必要があります。また、ディープソフトウェアスタンバイモード時に LVD 割り込みを使用する場合は、DEEPCUT[1:0] ビットを 00b または 01b にする必要があります。

消費電力を低減させるため、LVD を停止させて、パワーオンリセット回路の低消費電力モード機能を有効にするには、DEEPCUT[1:0] ビットを 11b にしてください。DEEPCUT[1:0] ビットの設定値にかかわらず、ディープソフトウェアスタンバイモード時には SRAM の内部電源供給は停止します。

IOKEEP ビット (I/Oポート保持)

ディープソフトウェアスタンバイモード時に、I/Oポートはソフトウェアスタンバイモード時と同じ状態を維持します。IOKEEP ビットは、ディープソフトウェアスタンバイモードの解除後、I/Oポートの状態をリセットするか否かを指定します。

DPSBY ビット (ディープソフトウェアスタンバイ)

ディープソフトウェアスタンバイモードへの遷移を制御します。詳細は表 11.6 を参照してください。

SBYCR.SSBY ビットと DPSBYCR.DPSBY ビットがともに 1 の状態で WFI 命令を実行すると、ソフトウェアスタンバイモードを経由してディープソフトウェアスタンバイモードへ遷移します。

外部端子割り込みの発生元となる一部の端子 (NMI および IRQ0-DS ~ IRQ13-DS)、または周辺機能割り込み (RTC アラーム、RTC 周期、USB サスペンド/レジューム、電圧監視 1、電圧監視 2) によってディープソフトウェアスタンバイモードを解除したときは、DPSBY ビットは 1 のままです。このビットを 0 にするには、0 を書いてください。

OFS0.IWDTSTPCTL ビットが 0 (カウント継続) の場合、OFS0.IWDTSTRT ビット設定値にかかわらず、DPSBY ビットの設定値は無効です。SBYCR.SSBY ビットと DPSBY ビットが 1 であっても、WFI 命令実行後はソフトウェアスタンバイモードへ遷移します。

また、電圧監視 1 リセットが許可 (LVD1CR0.RI=1) になっている場合、あるいは電圧監視 2 リセットが許可 (LVD2CR0.RI=1) になっている場合も、DPSBY ビットの設定値は無効です。SBYCR.SSBY ビットと DPSBY ビットが 1 であっても、WFI 命令を実行すると MCU はソフトウェアスタンバイモードへ遷移します。

11.2.12 ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 0 (DPSIER0)

アドレス SYSTEM.DPSIER0 4001 E402h

	b7	b6	b5	b4	b3	b2	b1	b0
	DIRQ7 E	DIRQ6 E	DIRQ5 E	DIRQ4 E	DIRQ3 E	DIRQ2 E	DIRQ1 E	DIRQ0 E
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DIRQ0E	IRQ0-DS 端子許可	IRQ0-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b1	DIRQ1E	IRQ1-DS 端子許可	IRQ1-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b2	DIRQ2E	IRQ2-DS 端子許可	IRQ2-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b3	DIRQ3E	IRQ3-DS 端子許可	IRQ3-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b4	DIRQ4E	IRQ4-DS 端子許可	IRQ4-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b5	DIRQ5E	IRQ5-DS 端子許可	IRQ5-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b6	DIRQ6E	IRQ6-DS 端子許可	IRQ6-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b7	DIRQ7E	IRQ7-DS 端子許可	IRQ7-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W

DPSIER0 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、[表 6.2 リセット要因ごとの初期化対象リセット検出フラグ](#)を参照してください。なお、DPSIER0 レジスタの設定を変更すると、対応する端子の状態によっては内部的にエッジが発生し、対応する DPSIFR0 レジスタのビット値が 1 になる可能性があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR0 レジスタを 0 にしてください。

11.2.13 ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 1 (DPSIER1)

アドレス SYSTEM.DPSIER1 4001 E403h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	DIRQ1 3E	DIRQ1 2E	DIRQ11 E	DIRQ1 0E	DIRQ9 E	DIRQ8 E
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DIRQ8E	IRQ8-DS 端子許可	IRQ8-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b1	DIRQ9E	IRQ9-DS 端子許可	IRQ9-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b2	DIRQ10E	IRQ10-DS 端子許可	IRQ10-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b3	DIRQ11E	IRQ11-DS 端子許可	IRQ11-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b4	DIRQ12E	IRQ12-DS 端子許可	IRQ12-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b5	DIRQ13E	IRQ13-DS 端子許可	IRQ13-DS 端子によるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DPSIER1 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、[表 6.2 リセット要因ごとの初期化対象リセット検出フラグ](#)を参照してください。なお、DPSIER1 レジスタの設定を変更すると、対応する端子の状態によっては内部的にエッジが発生し、対応する DPSIFR1 レジスタのビット値が1になる可能性があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR1 レジスタを0にしてください。

11.2.14 ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 2 (DPSIER2)

アドレス SYSTEM.DPSIER2 4001 E404h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	DNMIE	DRTCAIE	DRTCIE	DLVD2IE	DLVD1IE
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DLVD1IE	LVD1ディープソフトウェアスタンバイ解除信号許可	電圧監視1信号によるディープソフトウェアスタンバイモードの解除を許可 0：禁止 1：許可	R/W
b1	DLVD2IE	LVD2ディープソフトウェアスタンバイ解除信号許可	電圧監視2信号によるディープソフトウェアスタンバイモードの解除を許可 0：禁止 1：許可	R/W
b2	DRTCIE	RTC周期割り込みディープソフトウェアスタンバイ解除信号許可	RTC周期割り込み信号によるディープソフトウェアスタンバイモードの解除を許可 0：禁止 1：許可	R/W
b3	DRTCAIE	RTCアラーム割り込みディープソフトウェアスタンバイ解除信号許可	RTCアラーム割り込み信号によるディープソフトウェアスタンバイモードの解除を許可 0：禁止 1：許可	R/W
b4	DNMIE	NMI端子許可	NMI端子によるディープソフトウェアスタンバイモードの解除を許可 0：禁止 1：許可	R/W (注1)
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. 一度だけ1を書くことができます。以後のライトアクセスは無効です。

DPSIER2 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、表 6.2 リセット要因ごとの初期化対象リセット検出フラグを参照してください。なお、DPSIER2 レジスタの設定を変更すると、対応する端子の状態によっては内部的にエッジが発生し、対応する DPSIFR2 レジスタのビット値が1になる可能性があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR2 レジスタを0にしてください。

11.2.15 ディープソフトウェアスタンバイ割り込みイネーブルレジスタ 3 (DPSIER3)

アドレス SYSTEM.DPSIER3 4001 E405h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	DAGT1 IE	—	DUSBF SIE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DUSBFSIE	USBFSサスペンド/レジュームディープソフトウェアスタンバイ解除信号許可	USBFSサスペンド/レジュームによるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	DAGT1IE	AGT1アンダーフローディープソフトウェアスタンバイ解除信号許可	AGT1アンダーフローによるディープソフトウェアスタンバイモードの解除を許可 0: 禁止 1: 許可	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DPSIER3 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、[表 6.2 リセット要因ごとの初期化対象リセット検出フラグ](#)を参照してください。なお、DPSIER3 レジスタの設定を変更すると、対応する端子の状態によっては内部的にエッジが発生し、対応する DPSIFR3 レジスタのビット値が1になる可能性があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR3 レジスタを0にしてください。

11.2.16 ディープソフトウェアスタンバイ割り込みフラグレジスタ 0 (DPSIFR0)

アドレス SYSTEM.DPSIFR0 4001 E406h

	b7	b6	b5	b4	b3	b2	b1	b0
	DIRQ7	DIRQ6	DIRQ5	DIRQ4	DIRQ3	DIRQ2	DIRQ1	DIRQ0
	F	F	F	F	F	F	F	F
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DIRQ0F	IRQ0-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ0-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b1	DIRQ1F	IRQ1-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ1-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b2	DIRQ2F	IRQ2-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ2-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b3	DIRQ3F	IRQ3-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ3-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b4	DIRQ4F	IRQ4-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ4-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b5	DIRQ5F	IRQ5-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ5-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b6	DIRQ6F	IRQ6-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ6-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b7	DIRQ7F	IRQ7-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ7-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)

注1. フラグをクリアするための0の書き込みのみ可能です。

DPSIEGR0 レジスタで設定した該当の解除要求が発生すると、DPSIFR0 レジスタのフラグが1になります。ディープソフトウェアスタンバイモードではない状態でも、解除要求が発生すると1になる場合があります。また、DPSIER0 レジスタの設定を変更しても1になる場合があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR0 レジスタを00hにしてください。

DPSIER0 レジスタの設定変更後にDPSIFR0 レジスタを00hにする場合は、PCLKBが6サイクル以上経過してから、DPSIFR0 レジスタを読んだ後、0を書いてください。たとえば、DPSIER0 レジスタを読むことによって、PCLKBの6サイクル以上が確保されます。DPSIFR0 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、表 6.2 リセット要因ごとの初期化対象リセット検出フラグを参照してください。

DIRQnF フラグ (IRQn-DS 端子ディープソフトウェアスタンバイ解除フラグ) (n = 0 ~ 7)

IRQn-DS 端子による解除要求が発生したことを示します。

[1 になる条件]

- DPSIEGR0 レジスタで選択した IRQn-DS 端子による解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

11.2.17 ディープソフトウェアスタンバイ割り込みフラグレジスタ 1 (DPSIFR1)

アドレス SYSTEM.DPSIFR1 4001 E407h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	DIRQ1 3F	DIRQ1 2F	DIRQ11 F	DIRQ1 0F	DIRQ9 F	DIRQ8 F
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DIRQ8F	IRQ8-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ8-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b1	DIRQ9F	IRQ9-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ9-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b2	DIRQ10F	IRQ10-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ10-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b3	DIRQ11F	IRQ11-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ11-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b4	DIRQ12F	IRQ12-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ12-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b5	DIRQ13F	IRQ13-DS 端子ディープソフトウェアスタンバイ解除フラグ	IRQ13-DS 端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. フラグをクリアするための0の書き込みのみ可能です。

DPSIEGR1 レジスタで設定した対応する解除要求が発生すると、DPSIFR1 レジスタのフラグが1になります。ディープソフトウェアスタンバイモードではない状態でも、解除要求が発生すると1になる場合があります。また、DPSIER1 レジスタの設定を変更しても1になる場合があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR1 レジスタを00h にしてください。

DPSIER1 レジスタの設定変更後に DPSIFR1 レジスタを00h にする場合は、PCLKB が6サイクル以上経過してから、DPSIFR1 レジスタを読んだ後、0を書き込んでください。たとえば、DPSIER1 レジスタを読むことによって、PCLKB の6サイクル以上が確保されます。DPSIFR1 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、表 6.2 リセット要因ごとの初期化対象リセット検出フラグを参照してください。

DIRQnF フラグ (IRQn-DS 端子ディープソフトウェアスタンバイ解除フラグ) (n = 8 ~ 13)

IRQn-DS 端子による解除要求が発生したことを示します。

[1 になる条件]

- DPSIEGR1 レジスタで選択した IRQn-DS 端子による解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

11.2.18 ディープソフトウェアスタンバイ割り込みフラグレジスタ 2 (DPSIFR2)

アドレス SYSTEM.DPSIFR2 4001 E408h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	DNMIF	DRTCAIF	DRTCIF	DLVD2IF	DLVD1IF
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DLVD1IF	LVD1ディープソフトウェアスタンバイ解除フラグ	電圧監視1信号によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b1	DLVD2IF	LVD2ディープソフトウェアスタンバイ解除フラグ	電圧監視2信号によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b2	DRTCIF	RTC周期割り込みディープソフトウェアスタンバイ解除フラグ	RTC周期割り込み信号によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b3	DRTCAIF	RTCアラーム割り込みディープソフトウェアスタンバイ解除フラグ	RTCアラーム割り込み信号によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b4	DNMIF	NMIディープソフトウェアスタンバイ解除フラグ	NMI端子によるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R/(W) (注1)
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. フラグをクリアするための0の書き込みのみ可能です。

DPSIEGR2 レジスタで設定した対応する解除要求が発生すると、DPSIFR2 レジスタのフラグが1になります。ディープソフトウェアスタンバイモードではない状態でも、解除要求が発生すれば1になる場合があります。また、DPSIER2 レジスタの設定を変更しても1になる場合があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR2 レジスタを00hにしてください。

DPSIER2 レジスタの設定変更後に DPSIFR2 レジスタを00hにする場合は、PCLKB が6サイクル以上経過してから、DPSIFR2 レジスタを読んだ後、0を書いてください。たとえば、DPSIER2 レジスタを読むことによって、PCLKB の6サイクル以上が確保されます。DPSIFR2 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、表 6.2 リセット要因ごとの初期化対象リセット検出フラグを参照してください。

DLVDmIF フラグ (LVDm ディープソフトウェアスタンバイ解除フラグ) (m = 1, 2)

電圧監視 m 信号による解除要求が発生したことを示します。

[1 になる条件]

- DPSIEGR2 レジスタで選択した電圧監視 m 信号による解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

DRTCIIF フラグ (RTC 周期割り込みディープソフトウェアスタンバイ解除フラグ)

RTC 周期割り込み信号による解除要求が発生したことを示します。

[1 になる条件]

- RTC 周期割り込み信号による解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

DRTCAIF フラグ (RTC アラーム割り込みディープソフトウェアスタンバイ解除フラグ)

RTC アラーム割り込み信号による解除要求が発生したことを示します。

[1 になる条件]

- RTC アラーム割り込み信号による解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

DNMIF フラグ (NMI ディープソフトウェアスタンバイ解除フラグ)

NMI 端子による解除要求が発生したことを示します。

[1 になる条件]

- DPSIEGR2 レジスタで設定した NMI 端子による解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

11.2.19 ディープソフトウェアスタンバイ割り込みフラグレジスタ 3 (DPSIFR3)

アドレス SYSTEM.DPSIFR3 4001 E409h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	DAGT1IF	—	DUSBF SIF
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DUSBF SIF	USBFS サスペンド/レジューム ディープソフトウェアスタンバイ解除フラグ	USBFS のサスペンド/レジュームによるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R(W) (注1)
b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	DAGT1IF	AGT1 アンダーフローディープソフトウェアスタンバイ解除フラグ	AGT1 アンダーフローによるディープソフトウェアスタンバイモード解除要求の発生を示します。 0: 要求の発生なし 1: 要求の発生あり	R(W) (注1)
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. フラグをクリアするための 0 の書き込みのみ可能です。

対応する解除要求が発生すると、DPSIFR3 レジスタのフラグが 1 になります。ディープソフトウェアスタンバイモードではない状態でも、解除要求が発生すれば 1 になる場合があります。また、DPSIER3 レジスタの設定を変更しても 1 になる場合があります。ディープソフトウェアスタンバイモードへ遷移する前に、DPSIFR3 レジスタを 00h にしてください。

DPSIER3 レジスタの設定変更後に DPSIFR3 レジスタを 00h にする場合は、PCLKB が 6 サイクル以上経過してから、DPSIFR3 レジスタを読んだ後、0 を書いてください。たとえば、DPSIER3 レジスタを読むことによって、PCLKB の 6 サイクル以上が確保されます。DPSIFR3 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、「6. リセット」を参照してください。

DUSBF SIF フラグ (USBFS サスペンド/レジュームディープソフトウェアスタンバイ解除フラグ)

USBFS のサスペンド/レジュームによる解除要求が発生したことを示します。

[1 になる条件]

- USBFS のサスペンド/レジュームによる解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

DAGT1IF フラグ (AGT1 アンダーフローディープソフトウェアスタンバイ解除フラグ)

AGT1 アンダーフローによる解除要求が発生したことを示します。

[1 になる条件]

- AGT1 アンダーフローによる解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

11.2.20 ディープソフトウェアスタンバイ割り込みエッジレジスタ 0 (DPSIEGR0)

アドレス SYSTEM.DPSIEGR0 4001 E40Ah

	b7	b6	b5	b4	b3	b2	b1	b0
	DIRQ7 EG	DIRQ6 EG	DIRQ5 EG	DIRQ4 EG	DIRQ3 EG	DIRQ2 EG	DIRQ1 EG	DIRQ0 EG
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DIRQ0EG	IRQ0-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
b1	DIRQ1EG	IRQ1-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
b2	DIRQ2EG	IRQ2-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
b3	DIRQ3EG	IRQ3-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
b4	DIRQ4EG	IRQ4-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
b5	DIRQ5EG	IRQ5-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
b6	DIRQ6EG	IRQ6-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W
b7	DIRQ7EG	IRQ7-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がりエッジで解除要求を発生	R/W

DPSIEGR0 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、[表 6.2 リセット要因ごとの初期化対象リセット検出フラグ](#)を参照してください。

11.2.21 ディープソフトウェアスタンバイ割り込みエッジレジスタ 1 (DPSIEGR1)

アドレス SYSTEM.DPSIEGR1 4001 E40Bh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	DIRQ1 3EG	DIRQ1 2EG	DIRQ11 EG	DIRQ1 0EG	DIRQ9 EG	DIRQ8 EG
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DIRQ8EG	IRQ8-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がリエッジで解除要求を発生	R/W
b1	DIRQ9EG	IRQ9-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がリエッジで解除要求を発生	R/W
b2	DIRQ10EG	IRQ10-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がリエッジで解除要求を発生	R/W
b3	DIRQ11EG	IRQ11-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がリエッジで解除要求を発生	R/W
b4	DIRQ12EG	IRQ12-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がリエッジで解除要求を発生	R/W
b5	DIRQ13EG	IRQ13-DS 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がリエッジで解除要求を発生	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DPSIEGR1 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、表 6.2 リセット要因ごとの初期化対象リセット検出フラグを参照してください。

11.2.22 ディープソフトウェアスタンバイ割り込みエッジレジスタ 2 (DPSIEGR2)

アドレス SYSTEM.DPSIEGR2 4001 E40Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	DNMIE G	—	—	DLVD2 EG	DLVD1 EG
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DLVD1EG	LVD1 エッジ選択	0: $V_{CC} < V_{det1}$ (下降) 検出時に解除要求を発生 1: $V_{CC} \geq V_{det1}$ (上昇) 検出時に解除要求を発生	R/W
b1	DLVD2EG	LVD2 エッジ選択	0: $V_{CC} < V_{det2}$ (下降) 検出時に解除要求を発生 1: $V_{CC} \geq V_{det2}$ (上昇) 検出時に解除要求を発生	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	DNMIEG	NMI 端子エッジ選択	0: 立ち下がリエッジで解除要求を発生 1: 立ち上がリエッジで解除要求を発生	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DPSIEGR2 レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。詳細は、表 6.2 リセット要因ごとの初期化対象リセット検出フラグを参照してください。

11.2.23 システムコントロール OCD コントロールレジスタ (SYOCD CR)

アドレス SYSTEM.SYOCD CR 4001 E40Eh

	b7	b6	b5	b4	b3	b2	b1	b0
	DBGEN	—	—	—	—	—	—	DOCDF
リセット後の値	0	0	0	0	0	0	0	x

ビット	シンボル	ビット名	機能	R/W
b0	DOCDF	ディープソフトウェアスタンバイ OCD フラグ	MCUCTRL.DBIRQ ビットによる解除要求を示します。 0 : DBIRQ の発生なし 1 : DBIRQ の発生あり	R/(W) (注1)
b6-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	DBGEN	デバッグ有効	0 : オンチップデバッグは無効 1 : オンチップデバッグは有効 オンチップデバッグ (OCD) モードで最初に1にしてください。	R/W

注1. 0 を書くとフラグが0になります。1 の書き込みは無視されます。

SYOCD CR レジスタは、ディープソフトウェアスタンバイモードを解除する内部リセット信号では初期化されません。

DOCDF フラグ (ディープソフトウェアスタンバイ OCD フラグ)

MCUCTRL.DBIRQ ビットによるディープソフトウェアスタンバイモード解除要求が発生したことを示します。解除要求が発生したときに1になります。ディープソフトウェアスタンバイモードではない状態でも、解除要求が発生すれば1になる場合があります。ディープソフトウェアスタンバイモードへ遷移する前に、DOCDF フラグを0にしてください。

[1 になる条件]

- MCUCTRL.DBIRQ ビットによる解除要求が発生したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DBGEN ビットが0 のとき

DBGEN ビット (デバッグ有効)

OCD モードを有効にします。このビットは、OCD モードで最初に1にする必要があります。

[1 になる条件]


- デバッグの接続時に1 を書いたとき

[0 になる条件]

- パワーオンリセットが発生したとき
- 0 を書いたとき

11.2.24 スタンバイ条件レジスタ (STCONR)

アドレス SYSTEM.STCONR 4001 E40Fh



ビット	シンボル	ビット名	機能	R/W
b1-b0	STCON[1:0]	SSTBY条件	b1 b0 0 0 : HOCO使用時にソフトウェアスタンバイモードへ遷移する 1 1 : HOCO不使用時にソフトウェアスタンバイモードへ遷移する	R/W
b5-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7-b6	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W

STCON[1:0] ビット (SSTBY 条件)

HOCO クロックの使用時にソフトウェアスタンバイモードへ遷移するには、STCON[1:0] ビットを常に00b にする必要があります。

11.3 クロックの切り替えによる消費電力の低減

SCKDIVCR.FCK[2:0]、ICK[2:0]、BCK[2:0]、PCKA[2:0]、PCKB[2:0]、PCKC[2:0]、PCKD[2:0] の各ビットを設定すると、クロック周波数が切り替わります。モジュールとクロックの対応関係は以下のとおりです。

- CPU、DMAC、DTC、フラッシュ、および SRAM は、ICK[2:0] ビットで設定された動作クロックを使用
- 周辺モジュールは、PCKA[2:0]、PCKB[2:0]、PCKC[2:0]、および PCKD[2:0] の各ビットで設定された動作クロックを使用
- フラッシュメモリインタフェースは、FCK[2:0] ビットで設定された動作クロックを使用
- 外部バスは、BCK[2:0] ビットで設定された動作クロックを使用

詳細は、「9. クロック発生回路」を参照してください。

11.4 モジュールストップ機能

モジュールストップ機能は、内蔵周辺モジュール単位で設定することが可能です。MSTPCRA ~ MSTPCRD レジスタの MSTPmi ビット (m = A ~ D, i = 31 ~ 0) を 1 にすると、指定したモジュールは動作を停止してモジュールストップ状態へ遷移します。このとき CPU は動作を継続します。MSTPmi ビットを 0 にすることによって、モジュールストップ状態は解除され、バスサイクルの終了時点でモジュールは動作を再開します。モジュールストップ状態では、モジュール内部の状態が保持されます。

リセット解除後は、DMAC、DTC、および SRAM モジュール以外の全モジュールがモジュールストップ状態になります。MSTPmi ビットが 1 であるときは、対応するモジュールにアクセスしないでください。そうでないと、そのモジュールに対するデータの読み出し/書き込みやモジュールの動作は保証されません。また、対応するモジュールにアクセス中であるときは、MSTPmi ビットを 1 にしないでください。

PLL をクロックソースとして選択したとき、MSTPmi ビットは 1 ビットずつ変更してください。以下のいずれかのビットを変更する際、各 MSTPmi ビットの変更後に次の操作を行う場合は、少なくとも 250ns 待機してください。

- MSTPA22 (DMAC, DTC)
- MSTPB15 (ETHERC0, EDMAC0)
- MSTPC31 (SCE7)
- MSTPD5 (GPT32EH, GPT32E)

待機時間の計測にはソフトウェアを使用することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。

11.5 低消費電力機能

所定の動作周波数と動作電圧に合わせて適切な動作電力モードを選択することにより、通常モード時、スリープモード時の消費電力を削減できます。

11.5.1 動作電力制御モードの設定方法

動作電力制御モードを切り替える場合は、その前後において、電圧範囲や周波数範囲などの動作条件が仕様範囲内に収まっていることを必ず確認してください。動作電力制御モードの切り替え手順例を以下に示します。

表 11.5 各モードで利用可能な発振器

モード	発振器						
	PLL	高速オンチップ オシレータ	中速オンチップ オシレータ	低速オンチップ オシレータ	メインクロック 発振器	サブクロック 発振器	IWDT専用 オンチップ オシレータ
High-speed	可能	可能	可能	可能	可能	可能	可能
Low-speed	不可能	可能	可能	可能	可能	可能	可能
Subosc-speed	不可能	不可能	不可能	可能	不可能	可能	可能

(1) 消費電力が大きいモードから小さいモードへ切り替える場合

例 1 : High-speed モードから Low-speed モードへの切り替え

最初は High-speed モードで動作しています。

1. 発振器を Low-speed モードで使用するものに変更する。各クロックの周波数を、Low-speed モードにおける最大動作周波数以下とする。
2. Low-speed モードで不要な発振器をオフにする。
3. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. OPCCR.OPCM[1:0] ビットを 11b (Low-speed モード) にする。
5. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。

動作は Low-speed モードになります。

例 2 : High-speed モードから Subosc-speed モードへの切り替え

最初は High-speed モードで動作しています。

1. クロックソースをサブクロック発振器に変更する。
2. HOCO、MOCO、LOCO、メイン発振器、および PLL をオフにする。
3. サブクロック発振器以外の全クロックソースが停止していることを確認する。
4. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。
5. SOPCCR.SOPCM ビットを 1 (Subosc-speed モード) にする。
6. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。

動作は Subosc-speed モードになります。

(2) 消費電力が小さいモードから大きいモードへ切り替える場合

例 1 : Subosc-speed モードから High-speed モードへの切り替え

最初は Subosc-speed モードで動作しています。

1. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。
2. SOPCCR.SOPCM ビットを 0 (High-speed モード) にする。

3. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. High-speed モードで目的の発振器をオンにする。
5. 各クロックの周波数を、High-speed モードにおける最大動作周波数以下とする。
動作は High-speed モードになります。

例 2 : Low-speed モードから High-speed モードへの切り替え

最初は Low-speed モードで動作しています。

1. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
2. OPCCR.OPCM[1:0] ビットを 00b (High-speed モード) にする。
3. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. High-speed モードで必要なすべての発振器をオンにする。
5. 各クロックの周波数を、High-speed モードにおける最大動作周波数以下とする。
動作は High-speed モードになります。

11.6 スリープモード

11.6.1 スリープモードへの遷移

SBYCR.SSBY ビットが 0 の状態で WFI 命令を実行すると、MCU はスリープモードへ遷移します。スリープモードでは、CPU は動作を停止しますが、CPU の内部レジスタの値は保持されます。CPU 以外の周辺機能は停止しません。スリープモードで利用可能なリセットまたは割り込みが発生すると、スリープモードが解除されます。すべての割り込み要因が利用可能です。割り込みを使用してスリープモードを解除する場合、WFI 命令の実行前に、対応する IELSRn レジスタを設定する必要があります。詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 1 (スリープモード、ソフトウェアスタンバイモード、またはスヌーズモード時に IWDT カウント停止) の場合、MCU がスリープモードへ遷移すると IWDT はカウントを停止します。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 0 (スリープモード、ソフトウェアスタンバイモード、またはスヌーズモード時に IWDT カウント継続) の場合、MCU がスリープモードへ遷移しても IWDT はカウントを継続します。

WDT がオートスタートモードであり、かつ OFS0.WDTSTPCTL ビットが 1 (スリープモード時に WDT カウント停止) の場合、MCU がスリープモードへ遷移すると WDT はカウントを停止します。同様に、WDT がレジスタスタートモードであり、かつ WDTCS1PR.SLCSTP ビットが 1 (スリープモード時に WDT カウント停止) の場合、MCU がスリープモードへ遷移すると WDT はカウントを停止します。

WDT がオートスタートモードであり、かつ OFS0.WDTSTPCTL ビットが 0 (スリープモード時に WDT カウント継続) の場合、MCU がスリープモードへ遷移しても WDT はカウントを継続します。同様に、WDT がレジスタスタートモードであり、かつ WDTCS1PR.SLCSTP ビットが 0 (スリープモード時に WDT カウント継続) の場合、MCU がスリープモードへ遷移しても WDT はカウントを継続します。

11.6.2 スリープモードの解除

スリープモードは以下の方法で解除されます。

- 割り込み
- RES 端子リセット
- パワーオンリセット
- 電圧監視リセット
- SRAM パリティエラーリセット
- SRAM ECC エラーリセット
- バスマスタ MPU エラーリセット
- バススレーブ MPU エラーリセット
- IWDT に起因したリセット
- WDT アンダーフロー

動作は以下の通りです。

- 割り込みによる解除
割り込み要求が発生すると、スリープモードが解除されて、MCU は割り込み処理を開始します。
- RES 端子リセットによる解除
RES 端子を Low にすると、MCU はリセット状態になります。「[55. 電気的特性](#)」に示す規定の期間に従って、RES 端子を Low に保つ必要があります。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。

- IWDT リセットによる解除
IWDT アンダーフローによる内部リセットが発生すると、スリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、スリープモード時に IWDT が停止して、スリープモードを解除するための内部リセットが発生しません。
 - OFS0.IWDTSTRT = 0 かつ OFS0.IWDTSTPCTL = 1
 - WDT リセットによる解除
WDT アンダーフローによる内部リセットが発生すると、スリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、通常モード時にカウントしている場合でもスリープモードで WDT は停止して、スリープモードを解除するための内部リセットが発生しません。
 - OFS0.WDTSTRT = 0 (オートスタートモード) かつ OFS0.WDTSTPCTL = 1
 - OFS0.WDTSTRT = 1 (レジスタスタートモード) かつ WDTCSSTPR.SLCSTP = 1
 - スリープモードで利用可能な他のリセットによる解除
対応するリセットによってスリープモードは解除され、MCU はリセット例外処理を開始します。
- 注 . 割り込みの正しい設定方法については、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

11.7 ソフトウェアスタンバイモード

11.7.1 ソフトウェアスタンバイモードへの遷移

SBYCR.SSBY ビットが 1、かつ DPSBYCR.DPSBY ビットが 0 の状態で WFI 命令を実行すると、MCU はソフトウェアスタンバイモードへ遷移します。このモードでは、CPU、ほとんどの内蔵周辺機能、および発振器が停止します。ただし、CPU の内部レジスタの値と SRAM データ、内蔵周辺機能と I/O ポートの状態は保持されます。ソフトウェアスタンバイモードでは、ほとんどの発振器が停止するため、消費電力が大幅に削減されます。表 11.2 に、内蔵周辺機能と発振器の状態を示します。ソフトウェアスタンバイモードで利用可能なリセットまたは割り込みが発生すると、ソフトウェアスタンバイモードが解除されます。利用可能な割り込み要因については表 11.3 を、ソフトウェアスタンバイモードからの復帰については、14.2.9 **ウェイクアップ割り込みイネーブルレジスタ (WUPEN)** を参照してください。割り込みを使用してソフトウェアスタンバイモードを解除する場合、WFI 命令の実行前に、対応する IELSRn レジスタを設定する必要があります。詳細は、「14. **割り込みコントローラユニット (ICU)**」を参照してください。

ソフトウェアスタンバイモード時のアドレスバスとバス制御信号の状態は、SBYCR.OPE ビットで選択可能です。

スヌーズモード時に DTC を使用する場合を除き、DMAST.DMST ビットと DTCST.DTCST ビットを 0 にしてから WFI 命令を実行してください。スヌーズモード時に DTC が必要な場合は、DTCST.DTCST ビットを 1 にしてから WFI 命令を実行してください。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 1 (スリープモード、ソフトウェアスタンバイモード、またはスヌーズモード時に IWDT カウント停止) の場合、MCU がソフトウェアスタンバイモードへ遷移すると IWDT はカウントを停止します。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 0 (スリープモード、ソフトウェアスタンバイモード、またはスヌーズモード時に IWDT カウント継続) の場合、MCU がソフトウェアスタンバイモードへ遷移しても IWDT はカウントを継続します。

MCU がソフトウェアスタンバイモードへ遷移すると、WDT はカウントを停止します。

OSTDCR.OSTDE が 1 (発振停止検出機能が有効) の状態で、ソフトウェアスタンバイモードへ遷移しないでください。ソフトウェアスタンバイモードへ遷移する場合は、発振停止検出機能を無効 (OSTDCR.OSTDE を 0) にした後、WFI 命令を実行してください。OSTDCR.OSTDE が 1 の状態で WFI 命令を実行すると、SBYCR.SSBY が 1 であっても、MCU はスリープモードへ遷移します。フラッシュメモリのプログラム/イレース処理中は、ソフトウェアスタンバイモードへ遷移しないでください。ソフトウェアスタンバイモードへ遷移する場合は、プログラム/イレース処理が完了してから WFI 命令を実行してください。

クロックソースとして PLL を選択した場合、以下のモジュールをモジュールストップ状態に設定してから WFI 命令を実行してください。

- ETHERC
- EDMAC
- SCE7
- GPT32EH
- GPT32E

この場合は、少なくとも 750ns 待機してから WFI 命令を実行する必要があります。待機時間の計測にはソフトウェアを使用することを推奨します。ワーストケースの使用条件を考慮して、必要な待機時間が経過したことを確認してください。

表 11.6 に、関連する制御ビットの設定値と、WFI 命令実行時に遷移するモードを示します。

図 11.2 に、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへの遷移時のフロー例を示します。

表 11.6 WFI 命令実行時のモードに影響を与えるビット設定

他のビットの設定値		SBYCR.SSBY ビットと DPSBYCR.DPSBY ビットの設定値			
		SSBY = 0, DPSBY = 0	SSBY = 0, DPSBY = 1	SSBY = 1, DPSBY = 0	SSBY = 1, DPSBY = 1
OSTDCR.OSTDE	0	スリープモード	スリープモード	ソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード
	1			スリープモード	スリープモード
FENTRYR.FENTRYI	0	スリープモード	スリープモード	ソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード
	1			スリープモード	スリープモード
OFS0.IWDTSTPCTL	0	スリープモード	スリープモード	ソフトウェアスタンバイモード	ソフトウェアスタンバイモード
	1				ディープソフトウェアスタンバイモード
LVD1CR0.RI	0	スリープモード	スリープモード	ソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード
	1				ソフトウェアスタンバイモード
LVD2CR0.RI	0	スリープモード	スリープモード	ソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード
	1				ソフトウェアスタンバイモード




図 11.2 ソフトウェアスタンバイまたはディープソフトウェアスタンバイモードの変遷フロー例

11.7.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードは以下の方法で解除されます。

- [表 11.3](#) に示す利用可能な割り込み
- RES 端子リセット
- パワーオンリセット
- 電圧監視リセット
- IWDT アンダーフローに起因したリセット

ソフトウェアスタンバイモードが解除されると、ソフトウェアスタンバイモードへ遷移する前に動作していた発振器が動作を再開します。これらすべての発振器が安定してから、MCU はソフトウェアスタンバイモードから通常モードへ復帰します。ソフトウェアスタンバイモードからの復帰については、[14.2.9 ウェイクアップ割り込みイネーブルレジスタ \(WUPEN\)](#) を参照してください。

以下の方法のいずれかによって、ソフトウェアスタンバイモードを解除できます。

- 割り込みによる解除
利用可能な割り込み要求 ([表 11.3](#) を参照) が発生すると、ソフトウェアスタンバイモードへ遷移する前に動作していたすべての発振器が動作を再開します。これらすべての発振器が安定してから、MCU はソフトウェアスタンバイモードを解除して、割り込み処理を開始します。PLL をクロックソースとして選択したとき、割り込み処理の開始時に、少なくとも 250ns 待機する必要があります。待機時間の計測にはソフトウェアを使用することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。[図 11.3](#) に割り込みによるソフトウェアスタンバイ解除のフロー例を示します。
- RES 端子リセットによる解除
RES 端子を Low にすると、MCU はリセット状態に遷移し、発振器はデフォルト状態で動作を開始します。「[55. 電气的特性](#)」に示す規定の期間に従って、RES 端子を Low に保つようにしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。
- パワーオンリセットによる解除
パワーオンリセットが発生すると、ソフトウェアスタンバイモードが解除されて、MCU はリセット例外処理を開始します。
- 電圧監視リセットによる解除
電圧検出回路からの電圧監視リセット信号により、ソフトウェアスタンバイモードが解除されて、MCU はリセット例外処理を開始します。
- IWDT リセットによる解除
IWDT アンダーフローによる内部リセットが発生すると、ソフトウェアスタンバイモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、ソフトウェアスタンバイモード時に IWDT が停止して、ソフトウェアスタンバイモードを解除するための内部リセットが発生しません。
 - $OFS0.IWDTSTRT = 0$ かつ $OFS0.IWDTSTPCTL = 1$
- ソフトウェアスタンバイモードで利用可能な他のリセットによる解除
対応するリセットによってソフトウェアスタンバイモードは解除され、MCU はリセット例外処理を開始します。




図 11.3 ソフトウェアスタンバイモードの解除フロー例

11.7.3 ソフトウェアスタンバイモードの応用例

IRQn 端子の立ち下がリエッジ検出時のソフトウェアスタンバイモードへの遷移と、IRQn 端子の立ち上がりエッジ検出時のソフトウェアスタンバイモードの解除の例を図 11.4 に示します。この例では、通常モードにおいて ICU の IRQCRi.IRQMD[1:0] ビットが 00b (立ち下がリエッジ) のとき、IRQn 端子割り込みを受け付けた後、このビットを 01b (立ち上がりエッジ) にしています。続いて、SBYCR.SSBY ビットを 1 にして、WFI 命令を実行しています。ソフトウェアスタンバイモードへの遷移が完了し、その後、IRQn 端子の立ち上がりエッジによってソフトウェアスタンバイモードが解除されます。

ソフトウェアスタンバイモードからの復帰には、ICU の設定も必要になります。詳細は、「14. 割り込みコントローラユニット (ICU)」を参照してください。図 11.4 の発振安定時間については、「55. 電気的特性」に示されています。




図 11.4 ソフトウェアスタンバイモードの応用例

11.8 スヌーズモード

11.8.1 スヌーズモードへの遷移

図 11.5 に、スヌーズモードエントリの構成を示します。ソフトウェアスタンバイモード時に、スヌーズ制御回路がスヌーズ要求を受信すると、MCU はスヌーズモードへ遷移します。このモードでは、CPU が復帰していなくても一部の周辺モジュールは動作します。スヌーズモードで動作可能な周辺モジュールを、表 11.2 に示します。また、スヌーズモード時の DTC の動作は、SNZCR.SNZDTCEN ビットで選択できます。




図 11.5 スヌーズエントリの構成

表 11.7 に、MCU をソフトウェアスタンバイモードからスヌーズモードへ切り替えるためのスヌーズ要求を示します。これらのスヌーズ要求をスヌーズモードへ切り替えるためのトリガとして使用するには、ソフトウェアスタンバイモードへ遷移する前に、SNZREQCR レジスタの対応する SNZREQENn ビット、または SNZCR レジスタの RXDREQEN ビットを設定する必要があります。

表 11.7 スヌーズモードへの切り替えに利用可能なスヌーズ要求

スヌーズ要求	コントロールレジスタ	
	レジスタ	ビット (注1)
PORT_IRQn (n = 0 ~ 15)	SNZREQCR	SNZREQENn (n = 0 ~ 15)
KEY_INTKR	SNZREQCR	SNZREQEN17
ACMP_HS0	SNZREQCR	SNZREQEN22
RTC_ALM	SNZREQCR	SNZREQEN24
RTC_PRD	SNZREQCR	SNZREQEN25
AGT1_AGTI	SNZREQCR	SNZREQEN28
AGT1_AGTCMAI	SNZREQCR	SNZREQEN29
AGT1_AGTCMBI	SNZREQCR	SNZREQEN30
RXD0 立ち下がりエッジ	SNZCR	RXDREQEN (注2)

注 1. 同時に複数のスヌーズ要求を有効にしないでください。

注 2. 調歩同期式モード以外では、RXDREQEN ビットを 1 にしないでください。

11.8.2 スヌーズモードの解除

スヌーズモードは、ソフトウェアスタンバイモードで利用可能なすべての割り込み要求、またはすべてのリセットで解除されます。各モードを解除するために使用可能な要求を、表 11.3 に示します。スヌーズモードを解除すると、MCUは通常モードへ遷移して、該当の割り込みまたはリセットの例外処理を開始します。SELSR0 レジスタで選択した割り込み要求によって引き起こされる動作が、スヌーズモードを解除します。スヌーズモードを解除するための割り込みは、対応する割り込み処理のNVICとリンクさせるため、IELSRn (n=0~96) で選択する必要があります。SELSR0 レジスタとIELSRn レジスタの設定方法については、「14. 割り込みコントローラユニット (ICU)」を参照してください。




図 11.6 割り込み要求信号が発生する場合のスヌーズモードの解除

11.8.3 ソフトウェアスタンバイモードへの復帰

表 11.8 に、ソフトウェアスタンバイモードへの復帰トリガとして使用可能なスヌーズ終了要求を示します。スヌーズ終了要求は、スヌーズモードでのみ利用可能です。MCU がスヌーズモード状態でないときに要求が発生しても、それらは無視されます。複数の要求を選択した場合、それぞれの要求がスヌーズモードからソフトウェアスタンバイモードへの遷移を行います。

表 11.9 に、スヌーズ終了条件を構成するスヌーズ終了要求と周辺モジュールの条件を示します。CTSU、SCI0、ADC120、ADC121、DTC の各モジュールは、それらの動作が完了するまで MCU をスヌーズモード状態に保ちます。

ソフトウェアスタンバイモードへの復帰トリガとしての AGT1 アンダーフローは、SCI0 の動作完了を待たずにスヌーズモードを解除します。

図 11.7 に、スヌーズモードからソフトウェアスタンバイモードへ遷移する際のタイミング図を示します。このようなモード遷移は、SNZEDCR レジスタで設定したスヌーズ終了要求に従って発生します。ソフトウェアスタンバイモードへ復帰後、スヌーズ要求は自動的にクリアされます。

表 11.8 利用可能なスヌーズ終了要求（ソフトウェアスタンバイモードへの復帰トリガ）

スヌーズ終了要求	許可/禁止制御	
	レジスタ	ビット
AGT1 アンダーフローまたは測定終了 (AGT1_AGTI)	SNZEDCR	b0
DTC 転送終了 (DTC_COMPLETE)	SNZEDCR	b1
DTC 転送未了 (DTC_TRANSFER)	SNZEDCR	b2
ADC120 ウィンドウ A/B コンペアマッチ (ADC120_WCMPPM)	SNZEDCR	b3
ADC120 ウィンドウ A/B コンペア不一致 (ADC120_WCMPUM)	SNZEDCR	b4
ADC121 ウィンドウ A/B コンペアマッチ (ADC121_WCMPPM)	SNZEDCR	b5
ADC121 ウィンドウ A/B コンペア不一致 (ADC121_WCMPUM)	SNZEDCR	b6
SCI0 アドレス不一致 (SCI0_DCUF)	SNZEDCR	b7

表 11.9 スヌーズ終了条件

スヌーズ終了要求発生時の動作モジュール	スヌーズ終了要求	
	AGT1 アンダーフロー	AGT1 アンダーフロー以外のすべて
DTC	これら全モジュールが動作を完了した後、MCU はソフトウェアスタンバイモードへ遷移する。	これら全モジュールが動作を完了した後、MCU はソフトウェアスタンバイモードへ遷移する。
ADC120		
ADC121		
CTSU		
SCI0	スヌーズ終了要求の発生後、MCU はただちにソフトウェアスタンバイモードへ遷移する。	
その他の全モジュール	スヌーズ終了要求の発生後、MCU はただちにソフトウェアスタンバイモードへ遷移する。	

注． DTC を用いて ADC120、ADC121、CTSU、または SCI を起動した場合は、スヌーズ終了要求の発生後、MCU はただちにソフトウェアスタンバイモードへ遷移します。




図 11.7 割り込み要求信号が発生しない場合のスヌーズモードの解除

11.8.4 スヌーズモードの動作例

図 11.8 に、スヌーズモードで ELC を使用する場合の設定例を示します。




図 11.8 スヌーズモードで ELC を使用するための設定例

本 MCU は、CPU を介さずに SCI0 の調歩同期式モードでデータの送受信が可能です。スヌーズモードで SCI0 を使用する場合は、High-speed モードまたは Low-speed モードを使用してください。

Subosc-speed モードは使用しないでください。表 11.10 に、スヌーズモードにおける SCI0 の最大転送速度を示します。

表 11.10 HOCO : $\pm 1.4\%$ ($T_a = -20 \sim +105^\circ\text{C}$) (単位 : bps)

ICLK、PCLKA、PCLKB、PCLKC、PCLKD、 FCLK、BCLK、TRCLKの最大分周比	HOCO周波数					
	LOCO停止中			LOCO動作中		
	16MHz	18MHz	20MHz	16MHz	18MHz	20MHz
1	2400			4800		
2						
4						
8						
16						
32	1200			2400		
64						

図 11.9 に、スヌーズモードエントリで SCI0 を使用する場合の設定例を示します。




図 11.9 スヌーズモードエントリで SCI0 を使用するための設定例

11.9 ディープソフトウェアスタンバイモード

11.9.1 ディープソフトウェアスタンバイモードへの遷移

SBYCR.SSBY ビットが 1、かつ DPSBYCR.DPSBY ビットが 1 の状態で WFI 命令を実行すると、MCU はディープソフトウェアスタンバイモードへ遷移します。関連する制御ビットの設定値については、表 11.6 を参照してください。

ディープソフトウェアスタンバイモードでは、CPU、内蔵周辺機能（RTC アラーム、RTC 周期、USB サスペンド/レジューム検出部は除く）、SRAM（スタンバイ SRAM は除く）、およびすべての発振器（サブクロック発振器、低速オンチップオシレータは除く）が停止します。これらのモジュールに対する内部電源の供給が停止するので、消費電力が削減されます。CPU レジスタと内蔵周辺モジュール（RTC アラーム、RTC 周期、USB サスペンド/レジューム検出部は除く）の内容はすべて不定となります。

スタンバイ SRAM のデータは、DEEPCUT[1:0] ビットの設定値が 00b であると保持されます。DEEPCUT[1:0] ビットの設定値が 01b であると、スタンバイ SRAM と USB レジューム検出部への内部電源の供給が停止するので、消費電力が削減されます。このとき、スタンバイ SRAM のデータは不定となります。

DEEPCUT[1:0] ビットの設定値が 11b であると、スタンバイ SRAM と USB レジューム検出部への内部電源の供給停止に加えて、LVD が停止し、パワーオンリセット回路の低消費電力モード機能が有効になります。そのため、消費電力はさらに削減されます。詳細は、「55. 電気的特性」を参照してください。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 1 の状態で MCU がディープソフトウェアスタンバイモードへ遷移すると、IWDT 専用クロックと IWDT への電源供給が停止します。IWDT はカウントも停止します。

OFS0.IWDTSTPCTL ビットが 0 の場合は、OFS0.IWDTSTRT ビットまたは DPSBYCR.DPSBY ビットの設定値にかかわらず、MCU はディープソフトウェアスタンバイモードではなく、ソフトウェアスタンバイモードへ遷移します。OFS0.IWDTSTRT ビットが 0（オートスタートモード）であるとき OFS0.IWDTSTPCTL ビットが 0 の場合は、IWDT 専用クロックと IWDT は動作を継続します。

LVD1CR0.RI ビットが 1（電圧監視 1 リセット選択）、または LVD2CR0.RI ビットが 1（電圧監視 2 リセット選択）の場合は、MCU はディープソフトウェアスタンバイモードではなく、ソフトウェアスタンバイモードへ遷移します。I/O ポートの状態はソフトウェアスタンバイモード時と同じです。

クロックソースとして PLL を選択した場合、以下のモジュールをモジュールストップ状態に設定してから WFI 命令を実行してください。

- ETHERC
- EDMAC
- SCE7
- GPT32EH
- GPT32E

この場合は、少なくとも 750ns 待機してから WFI 命令を実行する必要があります。待機時間の計測にはソフトウェアを使用することを推奨します。ワーストケースの使用条件を考慮して、待機時間が確実に経過したことを確認してください。

図 11.2 に、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードへの遷移時のフロー例を示します。

注 . WFI 命令を実行する前に、ソフトウェアスタンバイモードへ遷移するための DTC、DMAC、および IWDT に関する条件を満たしておく必要があります。詳細は、11.7 ソフトウェアスタンバイモードを参照してください。

11.9.2 ディープソフトウェアスタンバイモードの解除

ディープソフトウェアスタンバイモードは、表 11.3 に示す割り込み、RES 端子リセット、パワーオンリセット、または電圧監視 0 リセットによって解除されます。動作は以下のとおりです。

1. 割り込みによる解除
割り込みによる解除は、DPSIER_n (n=0~3) レジスタと DPSIFR_n (n=0~3) レジスタで制御されます。利用可能な割り込み要求が発生すると、DPSIFR_n レジスタの当該フラグが 1 になります。DPSIER_n レジスタで割り込みが許可されていると、ディープソフトウェアスタンバイモードが解除されます。立ち上がりまたは立ち下がりエッジ検出は、DPSIEGR_n (n=0~2) で選択できます。検出エッジは、NMI、IRQ0-DS ~ IRQ13-DS、電圧監視 1、電圧監視 2 の各割り込みに対して選択可能です。ディープソフトウェアスタンバイモードの解除要求が発生すると、内部電源が供給され、MOCO クロックが発振を開始し、その後 MCU 全体に対して内部リセット（ディープソフトウェアスタンバイリセット）が発生します。安定した MOCO クロックが MCU 全体に供給され、ディープソフトウェアスタンバイリセットが解除されます。そして MCU はリセット例外処理を開始します。
外部割り込み端子または内部割り込み信号によってディープソフトウェアスタンバイモードが解除されると、RSTSR0.DPSRSTF フラグが 1 になります。
2. RES 端子リセットによる解除
RES 端子を Low にすると、MCU はディープソフトウェアスタンバイモードを解除して、リセット状態になります。「55. 電气的特性」に示す規定の期間に従って、RES 端子を Low に保つようしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。
3. パワーオンリセットによる解除
パワーオンリセットによってディープソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。
4. 電圧監視 0 リセットによる解除
電圧検出回路による電圧監視 0 リセットによってディープソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。

11.9.3 ディープソフトウェアスタンバイモード解除時の端子状態

ディープソフトウェアスタンバイモード時、I/O ポートはソフトウェアスタンバイモードと同じ状態を保持しています。ディープソフトウェアスタンバイモードの解除に伴う内部リセットによって MCU は初期化され、ただちにリセット例外処理が開始されます。DPSBYCR.IOKEEP ビットの設定値によって、I/O ポートを初期化するか、またはソフトウェアスタンバイモード時の I/O ポート状態を保持するかが決まります。ビット設定に対する I/O ポート状態は下記のとおりです。

- DPSBYCR.IOKEEP ビット = 0 の場合
ディープソフトウェアスタンバイモードの解除に伴う内部リセットによって、I/O ポートは初期化されます。
- DPSBYCR.IOKEEP ビット = 1 の場合
ディープソフトウェアスタンバイモードの解除に伴う内部リセットによって、MCU は初期化されますが、I/O ポートは MCU の内部状態にかかわらずソフトウェアスタンバイモード時の状態を保持します。I/O ポートまたは周辺モジュールの設定を行っても、I/O ポート状態はソフトウェアスタンバイモード時のまま変わりません。DPSBYCR.IOKEEP ビットを 0 にすることによって、保持されていた I/O ポート状態が解放され、MCU は内部状態に従って動作します。DPSBYCR.IOKEEP ビットは、ディープソフトウェアスタンバイモードの解除に伴う内部リセットによって初期化されません。

11.9.4 ディープソフトウェアスタンバイモードの応用例

(1) ディープソフトウェアスタンバイモードの遷移と復帰

IRQn-DS 端子の立ち下がりエッジ検出時のディープソフトウェアスタンバイモードへの遷移と、IRQn-DS 端子の立ち上がりエッジ検出時のディープソフトウェアスタンバイモードからの復帰の例を図 11.10 に示します。この例では、ICU の IRQCRi.IRQMD[1:0] ビットを 00b (立ち下がりエッジ) にした状態で、IRQn 端子の割り込みを受け付けています。次に、DPSIEGRy.DIRQnEG ビット (y=0, 1, n=0~13) を 1 (立ち上がりエッジ) にして、SBYCR.SSBY ビットと DPSBYCR.DPSBY ビットをともに 1 にした後、WFI 命令を実行しています。その結果、MCU はディープソフトウェアスタンバイモードへ遷移します。その後、IRQn-DS 端子の立ち上がりエッジでディープソフトウェアスタンバイモードが解除されます。




図 11.10 ディープソフトウェアスタンバイモードの応用例

11.9.5 ディープソフトウェアスタンバイモード使用時のフローチャート

図 11.11 に、ディープソフトウェアスタンバイモード使用時のフローチャート例を示します。この例では、リセット例外処理の後、リセット機能の RSTSR0.DPSRSTF フラグを読み出して、RES 端子によるリセットか、ディープソフトウェアスタンバイモード解除によるリセットかを判定しています。RES 端子によるリセットの場合は、必要なレジスタの設定を行った後、ディープソフトウェアスタンバイモードへ遷移しています。ディープソフトウェアスタンバイモード解除によるリセットの場合は、I/O ポートの設定をした上で DPSBYCR.IOKEEP ビットを 0 にしています。




図 11.11 ディープソフトウェアスタンバイモード使用時のフローチャート例

11.10 使用上の注意事項

11.10.1 レジスタアクセス

(1) 特定モードの期間中または遷移中の無効なレジスタへのライトアクセス

下記の条件のいずれかに当てはまる場合、下記のレジスタに書き込まないでください。

[レジスタ]

- “SYSTEM” という周辺名をもつ全レジスタ

[条件]

- OPCCR.OPCMTSF = 1 または SOPCCR.SOPCMTSF = 1 (動作電力制御モードへの遷移中)
- WFI 命令の実行から通常モードへ復帰するまでの期間中
- FENTRYR.FENTRYi = 1 (i = 0 ~ 3) (フラッシュ P/E モード)、または FENTRYR.FENTRYD = 1 (データフラッシュ P/E モード)

(2) クロック関連レジスタに対する有効な設定値

表 11.11 と表 11.12 に、各動作電力制御モードにおけるクロック関連レジスタの有効な設定値を示します。有効な設定値以外の値を書き込まないようにしてください。これら以外の値を書き込んでも無視されます。また、各レジスタには、動作電力制御モード関連以外の特定の条件下で禁止される設定値もあります。これらの各レジスタに対する他の条件については、「9. クロック発生回路」を参照してください。

表 11.11 クロック関連レジスタに対する有効な設定値 (1)

モード	有効な設定値							
	SCKSCR.CKSEL[2:0], CKOCR.CKOSEL[2:0]	SCKDIVCR.FCK[2:0], ICK[2:0]	PLLCR. PLLSTP	HOCOVR. HCSTP	MOCOVR. MCSTP	LOCOVR. LCSTP	MOSCCR. MOSTP	SOSCCR. SOSTP
High-speed	000b (HOCO) 001b (MOCO) 010b (LOCO) 011b (メインクロック) 100b (サブクロック) 101b (PLL) (注1)	000b (1/1) 001b (1/2) 010b (1/4) 011b (1/8) 100b (1/16) 101b (1/32) 110b (1/64)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)
Low-speed	000b (HOCO) 001b (MOCO) 010b (LOCO) 011b (メインクロック) 100b (サブクロック)		1 (停止)					
Subosc-speed	010b (LOCO) 100b (サブクロック)	000b (1/1)	1 (停止)	1 (停止)	1 (停止)	0 (動作) 1 (停止)	1 (停止)	0 (動作) 1 (停止)

注 1. SCKSCR.CKSEL[2:0] のみ

表 11.12 クロック関連レジスタに対する有効な設定値 (2)

動作発振器	有効な設定値	
	OPCCR.OPCM[1:0]	SOPCCR.SOPCM
PLL	00b	0
高速オンチップオシレータ	00b, 11b	0
中速オンチップオシレータ		
メインクロック発振器		
低速オンチップオシレータ	00b, 11b	0, 1
サブクロック発振器		
IWDT専用オンチップオシレータ		

(3) Subosc-speed モードにおける無効なレジスタへのライトアクセス

下記の条件に当てはまる場合、下記のレジスタに書き込まないでください。

[レジスタ]

- SCKSCR, OPCCR

[条件]

- SOPCCR.SOPCM = 1 (Subosc-speed モード)

(4) DTC または DMAC による無効なレジスタへのライトアクセス

DTC または DMAC によって、下記のレジスタに書き込まないでください。

[レジスタ]

- MSTPCRA

(5) スヌーズモードにおける無効なレジスタへのライトアクセス

スヌーズモード時に、下記のレジスタに書き込まないでください。これらのレジスタの設定は、ソフトウェアスタンバイモードへ遷移する前に行ってください。

[レジスタ]

- SNZCR, SNZEDCR, SNZREQCR

(6) FLWT.FLWT[2:0] への無効なライトアクセス

下記の条件に当てはまる場合、FLWT.FLWT[2:0] ビットに 000b 以外の値を書き込まないでください。

[条件]

- SOPCCR.SOPCM = 1 (Subosc-speed モード)

(7) PRCR.PRC1 ビットが 0 の場合の無効なライトアクセス

PRCR.PRC1 ビットが 0 の場合、下記のレジスタに書き込まないでください。

[レジスタ]

- SBYCR, SNZCR, SNZEDCR, SNZREQCR, OPCCR, SOPCCR, DPSBYCR, DPSIERn (n = 0 ~ 3), DPSIFRn (n = 0 ~ 3), DPSIEGRn (n = 0 ~ 2), SYOCDCR

11.10.2 I/O ポートの状態

ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、およびスヌーズモード（スヌーズモード時に書き換える場合は除く）における I/O ポート状態は、各モードへ遷移する前と同じです。したがって、High を出力している間、消費電力は低減されません。

11.10.3 DMAC と DTC のモジュールストップ状態

MSTPCRA.MSTPA22 ビットを1にする前に、DMAC の DMAST.DMST ビットと、DTC の DTCST.DTCST ビットを0にしてください。

11.10.4 内部割り込み要因

モジュールストップ状態では、割り込みの動作ができません。割り込み要求が発生しているとき、モジュールストップビットを設定すると、CPU の割り込み要因または DMAC、DTC の起動要因のクリアができません。事前に対応する割り込みを禁止してから、モジュールストップビットを設定してください。

11.10.5 DIRQnE ビット (n = 0 ~ 13) による入力バッファ制御

DPSIERy.DIRQnE ビット (y = 0, 1, n = 0 ~ 13) を1にすることによって、IRQ0-DS ~ IRQ13-DS 端子の対応する入力バッファが有効になります。これらの端子への入力には DPSIFRy.DIRQnF ビット (y = 0, 1, n = 0 ~ 13) に伝わりますが、ICU、周辺モジュール、または I/O ポートには伝わりません。

11.10.6 低消費電力モードへの遷移

本 MCU はイベントによるウェイクアップをサポートしていないため、WFE 命令の実行によって低消費電力モード（スリープモード、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモード）へ遷移させないでください。また、本 MCU は SLEEPDEEP による低消費電力モードをサポートしていないため、Cortex®-M4 コアが内蔵するシステムコントロールレジスタの SLEEPDEEP ビットは設定しないでください。

11.10.7 WFI 命令のタイミング

WFI 命令は、I/O レジスタと CS/SDRAM 領域の書き込みが完了する前に実行されることがあり、その場合、意図しない動作を起こす恐れがあります。これは、I/O レジスタまたは CS/SDRAM 領域への書き込み直後に WFI 命令が実行された場合に生じます。この問題を避けるには、書き込まれたレジスタまたは CS/SDRAM 領域を読み戻して、書き込みの完了を確認してください。

11.10.8 スリープモード/スヌーズモード時の DMAC または DTC による WDT および IWDT レジスタへの書き込みについて

スリープモードやスヌーズモードへ遷移すると WDT や IWDT は停止します。その間に DMAC または DTC によって WDT または IWDT レジスタを書き換えしないでください。

11.10.9 スヌーズモードにおける発振器について

ソフトウェアスタンバイモードへ遷移して停止した発振器は、スヌーズモードへの切り替えトリガが発生すると、自動的に動作を再開します。すべての発振器が安定するまで、MCU はスヌーズモードへ遷移しません。スヌーズモード時には、ソフトウェアスタンバイモードへ遷移する前に、スヌーズモードで不要な発振器を無効にする必要があります。そうしないと、ソフトウェアスタンバイモードからスヌーズモードへの遷移に時間がかかります。

11.10.10 RXD0 の立ち下がりエッジによるスヌーズモードエントリ

SNZCR.RXDREQEN ビットが 1 の場合、RXD0 端子のノイズが原因で、MCU がソフトウェアスタンバイモードからスヌーズモードへ遷移する場合があります。また RXD0 端子のノイズによって、スヌーズモード時に後続の RXD0 データを受信する可能性があります。ノイズ発生後、MCU が RXD0 データを受信しなければ、割り込み (SCI0_ERI や SCI0_RXI など) もアドレス不一致イベントも発生せず、MCU はスヌーズモードを維持します。この問題を避けるには、スヌーズモードで SCI0 を使用する場合、AGT1 アンダーフロー割り込みを用いてソフトウェアスタンバイモードまたは通常モードへ復帰するようにしてください。ただし SCI 通信中は、AGT1 アンダーフロー割り込みがソフトウェアスタンバイモードへの復帰要因とならないように AGT1 を設定してください。これは、SCI0 の動作を中途半端に停止させます。

11.10.11 スヌーズモードにおける SCI0 の使用

スヌーズモードで SCI0 を使用する場合、割り込み要求またはスヌーズ終了要求には AGT1 アンダーフローを使用してください。これ以外のトリガは使用しないでください。

スヌーズモードで SCI0 を使用する場合は、下記の条件が満たされなければいけません。

- クロックソースは HOCO であること
- MOCO、メインクロック発振器、および PLL は、ソフトウェアスタンバイモード遷移前に停止していること
- RXD0 端子は、ソフトウェアスタンバイモード遷移前に High レベルを維持していること
- SCI 通信中は、ソフトウェアスタンバイモードへの遷移が生じないこと
- ソフトウェアスタンバイモード遷移前に、MSTPCRC.MSTPC0 ビットが 1 であること

11.10.12 スヌーズモードにおける A/D 変換開始条件

スヌーズモードでは、ELC のみが ADC12 の開始トリガとなれます。ソフトウェアトリガや ADTRGn 端子を使用しないでください。

11.10.13 スヌーズモードにおける ELC イベント

スヌーズモードでは、下記に示す ELC イベントのみが利用可能です。これ以外のイベントは使用しないでください。スヌーズモードへ遷移後、初めて周辺モジュールを起動する場合は、イベントリンク設定レジスタ (ELSRn) において、スヌーズモードエントリイベント (SYSTEM_SNZREQ) をトリガとして設定する必要があります。

- スヌーズモードエントリ (SYSTEM_SNZREQ)
- DTC 転送終了 (DTC_DTCEND)
- ADC12n ウィンドウ A/B コンペアマッチ (ADC12n_WCMPPM) (n = 0, 1)
- ADC12n ウィンドウ A/B コンペア不一致 (ADC12n_WCMPUM) (n = 0, 1)
- データ演算回路割り込み (DOC_DOPCI)

11.10.14 スヌーズモードにおける CTSU の条件

スヌーズモードでは、ELC のみが CTSU を起動できます。

12. バッテリバックアップ機能

12.1 概要

本 MCU はバッテリバックアップ機能を備えており、電力低下が生じた場合に、バッテリによる部分給電が維持されます。VCC 端子と VBATT 端子の切り替えによってバッテリ給電される領域としては、RTC、SOSC、およびバックアップメモリなどがあります。

正常に動作しているとき、バッテリ電源領域には主電源（VCC 端子）から電源が供給されます。VCC 端子に電圧降下が検出されると、電源は専用のバッテリバックアップ用電源端子（VBATT 端子）に切り替わります。そして電圧が上昇すると、電源は再び VBATT 端子から VCC 端子へ切り替わります。

12.1.1 バッテリバックアップ機能

以下の機能で構成されます。

- バッテリ電源スイッチ
- バックアップレジスタ
- 時間キャプチャ端子検出

12.1.2 バッテリ電源スイッチ

VCC 端子の印加電圧が低下すると、この機能によって、電源が VCC 端子から VBATT 端子に切り替わります。そして電圧が上昇すると、再び VBATT 端子から VCC 端子へ切り替わります。

12.1.3 バックアップレジスタ

バッテリ電源領域には、512 個の 1 バイトバックアップレジスタが搭載されています。バッテリ電源領域に VCC 端子または VBATT 端子から電源が供給されていれば、これらのレジスタはデータを保持します。

12.1.4 時間キャプチャ端子検出

RTC は、時間キャプチャ端子の入力レベルの変化を検出します。詳細は、「[26. リアルタイムクロック \(RTC\)](#)」を参照してください。

- 注 . VCC が $V_{DET\text{BATT}}$ を下回り、かつ $(VBATT + 0.6V)$ を上回ると、内部ダイオードを介して VCC 端子から VBATT 端子へ注入電流が流れます。VBATT 端子に接続された電源バッテリーが、この電流注入に対応していない（たとえば、バッテリーが再充電可能なものではない）場合、弊社では、電源バッテリーと VBATT 端子の間に低電圧しきい値のダイオードを接続することを強く推奨しています。
- 注 . 電圧監視 0 リセットを許可にした上で、バッテリバックアップ機能を使用する必要があります。電圧監視 0 レベルは、VBATT 切り替えレベルよりも高く設定しなければいけません。

図 12.1 に、バッテリバックアップ機能の構成図を示します。





図 12.1 バッテリバックアップ機能の構成図

12.2 レジスタの説明

12.2.1 VBATT バックアップレジスタ (VBTBKRn) (n = 0 ~ 511)

アドレス SYSTEM.VBTBKR0 4001 E500h ~ SYSTEM.VBTBKR511 4001 E6FFh




x: 不定

VBTBKRn レジスタは、VBATT 電源供給時にデータを格納するための、8 ビット単位で読み出し/書き込みが可能なレジスタです。このレジスタの値は、VCC に電源が供給されていなくても、VBATT に供給されていれば保持されます。このレジスタはいずれのリセットによっても初期化されません。

12.2.2 VBATT 入力コントロールレジスタ (VBTICTLR)

アドレス SYSTEM.VBTICTLR 4001 E4BBh



x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	VCH0INEN	VBATT CH0 入力許可	0: 禁止 1: 許可	R/W
b1	VCH1INEN	VBATT CH1 入力許可	0: 禁止 1: 許可	R/W
b2	VCH2INEN	VBATT CH2 入力許可	0: 禁止 1: 許可	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

VBTICTLR レジスタは、VBATT 入出力端子の入力方向を選択するレジスタです。

VCHnINEN (VBATT CHn 入力許可) (n = 0 ~ 2)

対応する VBATT チャンネルの入力方向を許可します。

CH0 ~ CH2 対応機能については、[20.5.5 入出力バッファの仕様](#)を参照してください。

12.3 動作説明

12.3.1 バッテリバックアップ機能

VCC 端子の電圧が低下したとき、RTC とサブクロック発振器には VBATT 端子から電源が供給されます。VCC 端子の電圧降下が検出されると、電源との接続は VBATT 端子に切り替わります。また、VCC 端子の電圧が $V_{DET\text{BATT}}$ を超えると、VCC 端子からの電源供給に戻ります。電源の切り替わりは RTC の動作に影響を与えません。

電圧監視 0 リセットを許可にした上で、バッテリバックアップ機能を使用する必要があります。RTC は時間キャプチャ検出をサポートしており、時間キャプチャ端子の入力レベルの変化を検出します。

VBATT 端子からは、以下のモジュールに電力が供給されます。

- RTC
- サブクロック発振器 (XCIN、XCOUT 端子を含む)
- VBATT バックアップレジスタ

表 12.1 に、VBATT モード時の動作状態を示します。

表 12.1 VBATT モード時の動作状態

動作状態	VBATT モード
遷移条件	VCC 電圧降下の検出
リセット以外の解除方法	VCC 電圧上昇の検出
割り込みによる解除後の状態	—
リセットによる解除後の状態	—
メインクロック発振器	停止
サブクロック発振器	動作
高速オンチップオシレータ	停止
中速オンチップオシレータ	停止
低速オンチップオシレータ	停止
IWDT 専用オンチップオシレータ	停止
PLL	停止
CPU	停止 (不定)
SRAM (ECC SRAM を含む)	停止 (不定)
スタンバイ SRAM	停止 (不定)
VBATT バックアップレジスタ	停止 (保持)
フラッシュメモリ	停止 (保持)
リアルタイムクロック (RTC)	カウントソースとして機能するクロックを選択した場合に選択可能
AGTn (n = 0, 1)	停止 (不定)
低電圧検出 (LVD)	停止
パワーオンリセット回路	停止
その他の周辺モジュール	停止 (不定)
I/O ポート	<ul style="list-style-type: none"> • RTCICn ポート (n = 0 ~ 2) : 動作 • 指定ポート以外 : 不定

注. 「選択可能」とは、動作または停止がコントロールレジスタで選択できることを意味します。モジュールによっては、対応するモジュールストップビットで制御できるものもあります。

注. 「停止 (保持)」とは、内部レジスタの内容は保持されるが、動作は中断されることを意味します。

注. 「停止 (不定)」とは、内部レジスタの内容が不定で、内部回路への通電が遮断されることを意味します。

図 12.2 に、バッテリバックアップ機能の切り替え順序を示します。




図 12.2 バッテリバックアップ機能の切り替え順序

12.3.2 VBATT バッテリ電源スイッチの使用法

VCC 端子の印加電圧が低下すると、バッテリ電源スイッチによって、電源が VCC 端子から VBATT 端子に切り替わります。そして電圧が上昇すると、再び VBATT 端子から VCC 端子へ切り替わります。

注. 電圧監視 0 リセットを許可にした上で、バッテリバックアップ機能を使用する必要があります。電圧監視 0 レベルは、VBATT 切り替えレベルよりも高く設定する必要があります。

12.3.3 VBATT バックアップレジスタの使用法

VBATT バックアップレジスタ VBTBKRn ($n=0 \sim 511$) を使用して、8 ビット読み出し／書き込み操作により、データの格納／復元を行います。

12.4 使用上の注意事項

1. VBATT の電圧レベルが動作保証範囲を下回ったとき、サブクロック発振器と RTC の動作は保証されません。VBATT 端子が動作保証電圧を下回った後、再度電源を立ち上げたときには、RTC の初期設定を行ってください。
2. 本章に記載のレジスタへの書き込み中にリセットが発生した場合、レジスタ値が失われることがあります。
3. VCC が $V_{\text{DET}}^{\text{VBATT}}$ を上回っているときは、VCC 端子と VBATT 端子は切り離されます。VCC が $V_{\text{DET}}^{\text{VBATT}}$ を下回ってスイッチが VBATT 端子に接続された場合、VBATT の電圧が低下すると (VCC - 0.6V)、VCC 端子と VBATT 端子の間の寄生ダイオードを介して VBATT 端子に電流が流れ込む可能性があります。
4. VBATT 端子からの電圧とバックアップ領域内の I/O ポート (P402、P403、および P404) によって RTC が動作しているとき、その電源領域は RTC の時間キャプチャイベント入力端子としてのみ使用可能です。

13. レジスタライトプロテクション

13.1 概要

レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護されるレジスタは、プロテクトレジスタ (PRCR) で設定します。

表 13.1 に PRCR レジスタのビットと保護されるレジスタの対応を示します。


表 13.1 PRCR レジスタのビットと保護されるレジスタの対応関係

PRCR レジスタ	保護されるレジスタ
PRC0 ビット	<ul style="list-style-type: none"> クロック発生回路関連レジスタ SCKDIVCR, SCKDIVCR2, SCKSCR, PLLCCR, PLLCR, BCKCR, MOSCCR, HOCOGR, MOCOGR, CKOCR, TRCKCR, OSTDCR, OSTDSR, EBCKOCR, SDCKOCR, MOCOUTCR, HOCOUTCR, MOSCWTCR, MOMCR, SOSCCR, SOMCR, LOCOGR, LOCOUTCR, HOCOWTCR, FLLCR1, FLLCR2
PRC1 ビット	<ul style="list-style-type: none"> 低消費電力モード関連レジスタ SBYCR, SNZCR, SNZEDCR, SNZREQCR, OPCCR, SOPCCR, DPSBYCR, DPSIER0~3, DPSIFR0~3, DPSIEGR0~2, SYOCDCR, STCONR バッテリーバックアップ機能関連レジスタ VBTBKRn (n = 0 ~ 511), VBTICTLR
PRC3 ビット	<ul style="list-style-type: none"> LVD 関連レジスタ LVD1CR1, LVD1SR, LVD2CR1, LVD2SR, LVCMPCR, LVDLVL, LVD1CR0, LVD2CR0

13.2 レジスタの説明

13.2.1 プロテクトレジスタ (PRCR)

アドレス SYSTEM.PRCR 4001 E3FEh



ビット	シンボル	ビット名	機能	R/W
b0	PRC0	プロテクトビット0	クロック発生回路関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
b1	PRC1	プロテクトビット1	低消費電力モードおよびバッテリーバックアップ機能関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b3	PRC3	プロテクトビット3	LVD関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b8	PRKEY[7:0]	PRCキーコード	PRCRレジスタへの書き込みを制御します。PRCRレジスタを書き換える場合、上位8ビットにA5h、下位8ビットに目的の値を、16ビット単位で書いてください。	W (注1)

注 1. 書き込みデータは保持されません。読むと 00h が読めます。

PRCn ビット (プロテクトビット n) (n = 0, 1, 3)

保護されるレジスタ (表 13.1 を参照) への書き込みを許可または禁止します。PRCn ビットを 1 にすると書き込み許可、0 にすると書き込み禁止になります。

14. 割り込みコントローラユニット (ICU)

14.1 概要

割り込みコントローラユニット (ICU) は、NVIC、DTC、および DMAC モジュールにリンクされるイベント信号を制御します。ICU はノンマスクابل割り込みも制御します。表 14.1 に ICU の仕様、図 14.1 にブロック図、そして表 14.2 に入出力端子を示します。

表 14.1 ICU の仕様

項目	内容	
割り込み	周辺機能割り込み	<ul style="list-style-type: none"> 周辺モジュールからの割り込み 要因数：301 (イベントリスト番号 64～511 から要因を選択)
	外部端子割り込み	<ul style="list-style-type: none"> 割り込み検出：Low レベル、立ち下がりエッジ、立ち上がりエッジ、両エッジ これらの検出法は要因ごとに1つ設定可能 デジタルフィルタ機能をサポート 16 要因 (IRQ0～IRQ15 端子からの割り込み)
	DTC および DMAC 制御	割り込み要因によって DTC と DMAC の起動が可能 (注1)
	NVIC への割り込み要因	96 要因
ノンマスクابل割り込み (注2)	NMI 端子割り込み	<ul style="list-style-type: none"> NMI 端子からの割り込み 割り込み検出：立ち下がりエッジまたは立ち上がりエッジ デジタルフィルタ機能をサポート
	発振停止検出割り込み (注3)	メイン発振器の停止を検出したときの割り込み
	WDT アンダーフロー／リフレッシュエラー (注3)	ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時の割り込み
	IWDT アンダーフロー／リフレッシュエラー (注3)	ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時の割り込み
	電圧監視 1 割り込み (注3)	低電圧検出 1 回路 (LVD1) の電圧監視割り込み
	電圧監視 2 割り込み (注3)	低電圧検出 2 回路 (LVD2) の電圧監視割り込み
	RPEST	SRAM パリティエラー発生時の割り込み
	RECCST	SRAM ECC エラー発生時の割り込み
	BUSST	MPU バススレーブエラー発生時の割り込み
	BUSMST	MPU バスマスタエラー発生時の割り込み
	SPEST	CPU スタックポインタモニタによる割り込み
低消費電力モードからの復帰 (注4)	<ul style="list-style-type: none"> スリープモード：ノンマスクابل割り込みまたはその他の割り込み要因によって復帰 ソフトウェアスタンバイモード：ノンマスクابل割り込みによって復帰 割り込みは WUPEN レジスタで選択可能 スヌーズモード：ノンマスクابل割り込みによって復帰 割り込みは SELSR0 および WUPEN レジスタで選択可能 14.2.8 SYS イベントリンク設定レジスタ (SELSR0) および 14.2.9 ウェイクアップ割り込みイネーブルレジスタ (WUPEN) を参照してください。	

注 1. DTC と DMAC の起動要因については、表 14.4 を参照してください。

注 2. リセット解除後に 1 回だけノンマスクابل割り込みを許可することが可能です。

注 3. これらのノンマスクابل割り込みは、イベント信号としても使用可能です。割り込みとして使用する場合、NMICR レジスタの値をリセット状態から変更しないでください。電圧監視 1 と電圧監視 2 の割り込みを許可するには、LVD1CR1.IRQSEL ビットと LVD2CR1.IRQSEL ビットを 1 にしてください。

注 4. ディープソフトウェアスタンバイモードからの復帰については、11.9 ディープソフトウェアスタンバイモードを参照してください。




図 14.1 ICU のブロック図

表 14.2 に ICU の入出力端子を示します。

表 14.2 ICU の入出力端子

端子名	入出力	機能
NMI	入力	ノンマスクابل割り込み要求端子
IRQ0 ~ IRQ15	入力	外部割り込み要求端子

14.2 レジスタの説明

本章では、Arm® NVIC の内部レジスタについては説明していません。これらのレジスタについては、*ARM® Cortex®-M4 Processor Technical Reference Manual (ARM DDI 0439D)* を参照してください。

14.2.1 IRQ コントロールレジスタ i (IRQCRi) (i = 0 ~ 15)

アドレス ICU.IRQCR0 4000 6000h, ICU.IRQCR1 4000 6001h, ICU.IRQCR2 4000 6002h, ICU.IRQCR3 4000 6003h, ICU.IRQCR4 4000 6004h, ICU.IRQCR5 4000 6005h, ICU.IRQCR6 4000 6006h, ICU.IRQCR7 4000 6007h, ICU.IRQCR8 4000 6008h, ICU.IRQCR9 4000 6009h, ICU.IRQCR10 4000 600Ah, ICU.IRQCR11 4000 600Bh, ICU.IRQCR12 4000 600Ch, ICU.IRQCR13 4000 600Dh, ICU.IRQCR14 4000 600Eh, ICU.IRQCR15 4000 600Fh

b7	b6	b5	b4	b3	b2	b1	b0
FLTEN	—	FCLKSEL[1:0]	—	—	—	IRQMD[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	IRQMD[1:0]	IRQi 検出センス選択	b1 b0 0 0: 立ち下がリエッジ 0 1: 立ち上がりエッジ 1 0: 両エッジ 1 1: Low レベル	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	FCLKSEL[1:0]	IRQi デジタルフィルタサンプリング クロック選択	b5 b4 0 0: PCLKB 0 1: PCLKB/8 1 0: PCLKB/32 1 1: PCLKB/64	R/W
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	FLTEN	IRQi デジタルフィルタ有効	0: 無効 1: 有効	R/W

IRQCRi レジスタの変更には、以下の条件があります。

- CPU 割り込みまたは DTC 起動要因の場合：
IRQCRi レジスタの設定を変更してから、対象の IELSRn レジスタ (n = 0 ~ 95) を設定する必要があります。
IELSRn.IELS[8:0] ビットが 000h の場合にのみ、レジスタ値の変更が可能です。
- DMAC 起動要因の場合：
IRQCRi レジスタの設定を変更してから、対象の DELSRn レジスタ (n = 0 ~ 7) を設定する必要があります。
DELSRn.DELR[8:0] ビットが 000h の場合にのみ、レジスタ値の変更が可能です。
- ウェイクアップ許可信号の場合：
IRQCRi レジスタの設定を変更してから、対象の WUPEN.IRQWUPEN[n] ビット (n = 0 ~ 15) を設定する必要があります。
対象の WUPEN.IRQWUPEN[n] ビットが 0 の場合にのみ、レジスタ値の変更が可能です。

IRQMD[1:0] ビット (IRQi 検出センス選択)

IRQi 外部端子割り込み要因の検出センシング方法を設定します。外部端子割り込み使用時の設定方法は、[14.4.4 外部端子割り込み](#)を参照してください。

FCLKSEL[1:0] ビット (IRQi デジタルフィルタサンプリングクロック選択)

IRQi 外部端子割り込み要求のデジタルフィルタサンプリングクロックを選択します。下記から選択できます。

- PCLKB (毎サイクル)
- PCLKB/8 (8 サイクルに 1 回)
- PCLKB/32 (32 サイクルに 1 回)
- PCLKB/64 (64 サイクルに 1 回)

デジタルフィルタの詳細については、[14.4.3 デジタルフィルタ](#)を参照してください。

FLTEN ビット (IRQi デジタルフィルタ有効)

IRQi 外部端子割り込み要因に使用するデジタルフィルタを有効にします。デジタルフィルタは、FLTEN ビットが 1 の場合に有効になり、FLTEN ビットが 0 の場合に無効になります。IRQi 端子レベルは、FCLKSEL[1:0] ビットで指定されたサイクルでサンプリングされます。サンプリングされたレベルが 3 回一致すると、デジタルフィルタからの出力レベルが変化します。デジタルフィルタの詳細については、[14.4.3 デジタルフィルタ](#)を参照してください。

14.2.2 ノンマスカブル割り込みステータスレジスタ (NMISR)

アドレス ICU.NMISR 4000 6140h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	SPEST	BUSMST	BUSSTS	RECCST	RPEST	NMIST	OSTST	—	—	LVD2ST	LVD1ST	WDTST	IWDTST
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IWDTST	IWDTアンダーフロー／リフレッシュエラーステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b1	WDTST	WDTアンダーフロー／リフレッシュエラーステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b2	LVD1ST	電圧監視1割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b3	LVD2ST	電圧監視2割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b5-b4	—	予約ビット	読むと0が読めます。	R
b6	OSTST	メインクロック発振停止検出割り込みステータスフラグ	0: メインクロック発振停止検出割り込み要求なし 1: メインクロック発振停止検出割り込み要求あり	R
b7	NMIST	NMI端子割り込みステータスフラグ	0: NMI端子割り込み要求なし 1: NMI端子割り込み要求あり	R
b8	RPEST	SRAMパリティエラー割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b9	RECCST	SRAM ECCエラー割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b10	BUSSTS	MPUバススレーブエラー割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b11	BUSMST	MPUバスマスタエラー割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b12	SPEST	CPUスタックポインタモニタ割り込みステータスフラグ	0: 割り込み要求なし 1: 割り込み要求あり	R
b15-b13	—	予約ビット	読むと0が読めます。	R

NMISR レジスタは、ノンマスカブル割り込み要因のステータスを監視します。NMISR レジスタへの書き込みは無視されます。ノンマスカブル割り込み許可レジスタ (NMIER) の設定は、このレジスタのステータスフラグには影響しません。ノンマスカブル割り込みの処理ルーチンでは、このレジスタの全ビットが0になっていることをチェックして、他のNMI要求が発生していないことを確認してから、処理を終了してください。

IWDTST フラグ (IWDTアンダーフロー／リフレッシュエラーステータスフラグ)

IWDTアンダーフロー／リフレッシュエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.IWDTCLR ビットでクリアされます。

[1になる条件]

- IWDTアンダーフロー／リフレッシュエラー割り込みが発生し、この割り込み要因が許可されているとき

[0になる条件]

- NMICLR.IWDTCLR ビットに1を書いたとき

WDTST フラグ (WDTアンダーフロー／リフレッシュエラーステータスフラグ)

WDTアンダーフロー／リフレッシュエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.WDTCLR ビットでクリアされます。

[1 になる条件]

- WDT アンダーフロー／リフレッシュエラー割り込みが発生したとき

[0 になる条件]

- NMICLR.WDTCLR ビットに 1 を書いたとき

LVD1ST フラグ (電圧監視 1 割り込みステータスフラグ)

電圧監視 1 割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.LVD1CLR ビットでクリアされます。

[1 になる条件]

- 電圧監視 1 割り込みが発生し、この割り込み要因が許可されているとき

[0 になる条件]

- NMICLR.LVD1CLR ビットに 1 を書いたとき

LVD2ST フラグ (電圧監視 2 割り込みステータスフラグ)

電圧監視 2 割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.LVD2CLR ビットでクリアされます。

[1 になる条件]

- 電圧監視 2 割り込みが発生し、この割り込み要因が許可されているとき

[0 になる条件]

- NMICLR.LVD2CLR ビットに 1 を書いたとき

OSTST フラグ (メインクロック発振器停止検出割り込みステータスフラグ)

メインクロック発振器の発振停止検出割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.OSTCLR ビットでクリアされます。

[1 になる条件]

- メインクロック発振器停止検出割り込みが発生したとき

[0 になる条件]

- NMICLR.OSTCLR ビットに 1 を書いたとき

NMIST フラグ (NMI 端子割り込みステータスフラグ)

NMI 端子割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.NMICLR ビットでクリアされます。

[1 になる条件]

- NMICLR.NMIMD ビットで指定したエッジが NMI 端子に入力されたとき

[0 になる条件]

- NMICLR.NMICLR ビットに 1 を書いたとき

RPEST フラグ (SRAM パリティエラー割り込みステータスフラグ)

SRAM パリティエラー割り込み要求を示します。

[1 になる条件]

- SRAM パリティエラーにより、割り込みが発生したとき

[0 になる条件]

- NMICLR.RPECLR ビットに 1 を書いたとき

RECCST フラグ (SRAM ECC エラー割り込みステータスフラグ)

SRAM ECC エラー割り込み要求を示します。

[1 になる条件]

- SRAM ECC エラーにより、割り込みが発生したとき

[0 になる条件]

- NMICLR.RECCCLR ビットに 1 を書いたとき

BUSST フラグ (MPU バススレーブエラー割り込みステータスフラグ)

バススレーブエラー割り込み要求を示します。

[1 になる条件]

- バススレーブエラーにより、割り込みが発生したとき

[0 になる条件]

- NMICLR.BUSSCLR ビットに 1 を書いたとき

BUSMST フラグ (MPU バスマスタエラー割り込みステータスフラグ)

バスマスタエラー割り込み要求を示します。

[1 になる条件]

- バスマスタエラーにより、割り込みが発生したとき

[0 になる条件]

- NMICLR.BUSMCLR ビットに 1 を書いたとき

SPEST フラグ (CPU スタックポインタモニタ割り込みステータスフラグ)

CPU スタックポインタモニタ割り込み要求を示します。

[1 になる条件]

- CPU スタックポインタモニタエラーにより、割り込みが発生したとき

[0 になる条件]

- NMICLR.SPECLR ビットに 1 を書いたとき

14.2.3 ノンマスクブル割り込みイネーブルレジスタ (NMIER)

アドレス ICU.NMIER 4000 6120h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	SPEEN	BUSMEN	BUSSEN	RECCEEN	RPEEN	NMIEN	OSTEN	—	—	LVD2EN	LVD1EN	WDTEEN	IWDTEEN
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IWDTEEN	IWDTアンダーフロー／リフレッシュエラー割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b1	WDTEEN	WDTアンダーフロー／リフレッシュエラー割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b2	LVD1EN	電圧監視1割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b3	LVD2EN	電圧監視2割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b5-b4	—	予約ビット	読むと0が読めます。 書く場合、0としてください。	R/W
b6	OSTEN	メインクロック発振停止検出割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b7	NMIEN	NMI端子割り込み許可	0：禁止 1：許可	R/(W) (注1)
b8	RPEEN	SRAMパリティエラー割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b9	RECCEEN	SRAM ECCエラー割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b10	BUSSEN	MPUバススレーブエラー割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b11	BUSMEN	MPUバスマスターエラー割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b12	SPEEN	CPUスタックポインタモニタ割り込み許可	0：禁止 1：許可	R/(W) (注1) (注2)
b15-b13	—	予約ビット	読むと0が読めます。 書く場合、0としてください。	R/W

注1. リセット後、本ビットに1回だけ1を書き込むことが可能です。以後のライトアクセスは無効です。0の書き込みは無効です。

注2. イベント信号として使用する場合、1にしないでください。

IWDTEEN ビット (IWDTアンダーフロー／リフレッシュエラー割り込み許可)

NMIの起動要因となるIWDTアンダーフロー／リフレッシュエラー割り込みを許可します。

WDTEEN ビット (WDTアンダーフロー／リフレッシュエラー割り込み許可)

NMIの起動要因となるWDTアンダーフロー／リフレッシュエラー割り込みを許可します。

LVD1EN ビット (電圧監視1割り込み許可)

NMIの起動要因となる電圧監視1割り込みを許可します。

LVD2EN ビット (電圧監視2割り込み許可)

NMIの起動要因となる電圧監視2割り込みを許可します。

OSTEN ビット (メインクロック発振停止検出割り込み許可)

NMIの起動要因となるメインクロック発振器の発振停止検出割り込みを許可します。

NMIEN ビット (NMI 端子割り込み許可)

NMI の起動要因となる NMI 端子割り込みを許可します。

RPEEN ビット (SRAM パリティエラー割り込み許可)

NMI の起動要因となる SRAM パリティエラー割り込みを許可します。

RECCEN ビット (SRAM ECC エラー割り込み許可)

NMI の起動要因となる SRAM ECC エラー割り込みを許可します。

BUSSEN ビット (MPU バススレーブエラー割り込み許可)

NMI の起動要因となるバススレーブエラー割り込みを許可します。

BUSMEN ビット (MPU バスマスタエラー割り込み許可)

NMI の起動要因となるバスマスタエラー割り込みを許可します。

SPEEN ビット (CPU スタックポインタモニタ割り込み許可)

NMI の起動要因となる CPU スタックポインタモニタ割り込みを許可します。

14.2.4 ノンマスクブル割り込みステータスクリアレジスタ (NMICLR)

アドレス ICU.NMICLR 4000 6130h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	SPECLR	BUSMCLR	BUSSCLR	RECCCLR	RPECLR	NMICLR	OSTCLR	—	—	LVD2CLR	LVD1CLR	WDTCLR	IWDTCLR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IWDTCLR	IWDTクリア	0: 無効 1: NMISR.IWDTSTフラグをクリア	R/(W) (注1)
b1	WDTCLR	WDTクリア	0: 無効 1: NMISR.WDTSTフラグをクリア	R/(W) (注1)
b2	LVD1CLR	LVD1クリア	0: 無効 1: NMISR.LVD1STフラグをクリア	R/(W) (注1)
b3	LVD2CLR	LVD2クリア	0: 無効 1: NMISR.LVD2STフラグをクリア	R/(W) (注1)
b5-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/(W) (注1)
b6	OSTCLR	OSTクリア	0: 無効 1: NMISR.OSTSTフラグをクリア	R/(W) (注1)
b7	NMICLR	NMIクリア	0: 無効 1: NMISR.NMISTフラグをクリア	R/(W) (注1)
b8	RPECLR	SRAMパリティエラークリア	0: 無効 1: NMISR.RPESTフラグをクリア	R/(W) (注1)
b9	RECCCLR	SRAM ECCエラークリア	0: 無効 1: NMISR.RECCSTフラグをクリア	R/(W) (注1)
b10	BUSSCLR	バススレーブエラークリア	0: 無効 1: NMISR.BUSSSTフラグをクリア	R/(W) (注1)
b11	BUSMCLR	バスマスタエラークリア	0: 無効 1: NMISR.BUSMSTフラグをクリア	R/(W) (注1)
b12	SPECLR	SPESTクリア	0: 無効 1: NMISR.SPESTフラグをクリア	R/(W) (注1)
b15-b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/(W) (注1)

注1. 本ビットへの書き込みは、1のみとしてください。

IWDTCLR ビット (IWDT クリア)

1を書き込むことにより、NMISR.IWDTSTフラグをクリアします。読むと0が読めます。

WDTCLR ビット (WDT クリア)

1を書き込むことにより、NMISR.WDTSTフラグをクリアします。読むと0が読めます。

LVD1CLR ビット (LVD1 クリア)

1を書き込むことにより、NMISR.LVD1STフラグをクリアします。読むと0が読めます。

LVD2CLR ビット (LVD2 クリア)

1を書き込むことにより、NMISR.LVD2STフラグをクリアします。読むと0が読めます。

OSTCLR ビット (OST クリア)

1を書き込むことにより、NMISR.OSTSTフラグをクリアします。読むと0が読めます。

NMICLR ビット (NMI クリア)

1 を書き込むことにより、NMISR.NMIST フラグをクリアします。読むと 0 が読めます。

RPECLR ビット (SRAM パリティエラークリア)

1 を書き込むことにより、NMISR.RPEST フラグをクリアします。読むと 0 が読めます。

RECCCLR ビット (SRAM ECC エラークリア)

1 を書き込むことにより、NMISR.RECCST フラグをクリアします。読むと 0 が読めます。

BUSSCLR ビット (バススレーブエラークリア)

1 を書き込むことにより、NMISR.BUSSST フラグをクリアします。読むと 0 が読めます。

BUSMCLR ビット (バスマスタエラークリア)

1 を書き込むことにより、NMISR.BUSMST フラグをクリアします。読むと 0 が読めます。

SPECLR ビット (SPEST クリア)

1 を書き込むことにより、NMISR.SPEST フラグをクリアします。読むと 0 が読めます。

14.2.5 NMI 端子割り込みコントロールレジスタ (NMICR)

アドレス ICU.NMICR 4000 6100h

b7	b6	b5	b4	b3	b2	b1	b0
NFLTEN	—	NFCLKSEL[1:0]	—	—	—	—	NMIMD
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	NMIMD	NMI 検出設定	0 : 立ち下がリエッジ 1 : 立ち上がりエッジ	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	NFCLKSEL[1:0]	NMI デジタルフィルタサンプリングクロック選択	b5 b4 0 0 : PCLKB 0 1 : PCLKB/8 1 0 : PCLKB/32 1 1 : PCLKB/64	R/W
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	NFLTEN	NMI デジタルフィルタ有効	0 : 無効 1 : 有効	R/W

NMICR レジスタの設定を変更してから、NMI 端子割り込みを許可 (NMICR.NMIEN ビットを 1) にしてください。

NMIMD ビット (NMI 検出設定)

NMI 端子割り込みの検出センシング方法を選択します。

NFCLKSEL[1:0] ビット (NMI デジタルフィルタサンプリングクロック選択)

NMI 端子割り込みのデジタルフィルタサンプリングクロックを選択します。下記から選択できます。

- PCLKB (毎サイクル)
- PCLKB/8 (8 サイクルに 1 回)
- PCLKB/32 (32 サイクルに 1 回)
- PCLKB/64 (64 サイクルに 1 回)

デジタルフィルタの詳細については、[14.4.3 デジタルフィルタ](#)を参照してください。

NFLTEN ビット (NMI デジタルフィルタ有効)

NMI 端子割り込みのデジタルフィルタを有効にします。デジタルフィルタは、NFLTEN ビットが 1 の場合に有効になり、NFLTEN ビットが 0 の場合に無効になります。NMI 端子レベルは、NMICR.NFCLKSEL[1:0] ビットで指定されたサイクルでサンプリングされます。サンプリングされたレベルが 3 回一致すると、デジタルフィルタからの出力レベルが変化します。デジタルフィルタの詳細については、[14.4.3 デジタルフィルタ](#)を参照してください。

14.2.6 ICU イベントリンク設定レジスタ n (IELSRn) (n = 0 ~ 95)

アドレス ICU.IELSR0 4000 6300h, ICU.IELSR1 4000 6304h, ICU.IELSR2 4000 6308h, ICU.IELSR3 4000 630Ch,.....
.....ICU.IELSR92 4000 6470h, ICU.IELSR93 4000 6474h, ICU.IELSR94 4000 6478h, ICU.IELSR95 4000 647Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
	—	—	—	—	—	—	—	DTCE	—	—	—	—	—	—	—	IR	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	—	—	—	—	—	—	—	IELS[8:0]								—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b8-b0	IELS[8:0]	ICU イベントリンク選択	b8 b0 00000000 : 対応する NVIC または DTC モジュールへの割り込みは禁止 00000001 ~ 11111111 : リンクするイベント信号の番号 詳細は、表 14.4 を参照してください。	R/W (注1)
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	IR	割り込みステータスフラグ	0 : 割り込み要求の発生なし 1 : 割り込み要求の発生あり	R/(W) (注2)
b23-b17	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b24	DTCE	DTC 起動許可	0 : 禁止 1 : 許可	R/W
b31-b25	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. このレジスタにはハーフワードまたはワードアクセスが必要です。

注 2. IR フラグを 1 にする書き込みは禁止です。

IELSRn レジスタでは、NVIC で使用する IRQ 要因を選択します。詳細は、表 14.4 を参照してください。IELSRn (n = 0 ~ 95) は、NVIC IRQ 入力要因番号 0 ~ 95 に対応しています。

IELS[8:0] ビット (ICU イベントリンク選択)

対応する NVIC または DTC モジュールにリンクするイベント信号を指定します。これら全ビットを同時に書き込む必要があります。

IR フラグ (割り込みステータスフラグ)

IELS[8:0] で指定されたイベントからの割り込み要求の有無を示します。

[1 になる条件]

- 対応する周辺モジュールまたは IRQ_i 端子から割り込み要求を受信したとき

[0 になる条件]

- 0 を書いたとき。DTCE ビットを 0 にしてから、IR フラグを 0 にすること

IR フラグのクリア方法 :

1. 入力割り込み信号をネゲートする。
2. 周辺リードアクセスを 1 回実行し、対象モジュールクロックの 2 クロックサイクル分待つ。
3. 0 を書き込んで IR フラグをクリアする。

DTCE ビット (DTC 起動許可)

DTCE ビットを1にすると、対応するイベントが DTC 起動要因として選択されます。

[1になる条件]

- 1を書いたとき

[0になる条件]

- 設定の転送数が終了したとき。チェーン転送の場合は、指定された最後のチェーン転送の転送数が終了したとき
- 0を書いたとき

14.2.7 DMAC イベントリンク設定レジスタ n (DELSRn) (n = 0 ~ 7)

アドレス ICU.DELSR0 4000 6280h, ICU.DELSR1 4000 6284h, ICU.DELSR2 4000 6288h, ICU.DELSR3 4000 628Ch,
ICU.DELSR4 4000 6290h, ICU.DELSR5 4000 6294h, ICU.DELSR6 4000 6298h, ICU.DELSR7 4000 629Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	IR	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	—	—	—	—	—	—	—	DELS[8:0]								—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b8-b0	DELS[8:0]	DMAC イベントリンク選択	b8 b0 00000000 : 対応する DMAC モジュールへの DMA 起動要求は無効 00000001 ~ 11111111 : リンクするイベント信号の番号 詳細は、表 14.4 を参照してください。	R/W (注1)
b15-b9	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W
b16	IR	DMAC の割り込みステータスフラグ	0 : 割り込み要求なし 1 : 割り込み要求あり	R/(W) (注2)
b31-b17	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このレジスタにはハーフワードまたはワードアクセスが必要です。

注 2. IR フラグを 1 にする書き込みは禁止です。

DELS[8:0] ビット (DMAC イベントリンク選択)

DMAC モジュールへのイベント信号を指定します。これら全ビットを同時に書き込む必要があります。

IR フラグ (DMAC の割り込みステータスフラグ)

各 DMA 転送要求のステータスフラグです。本フラグは、同じレジスタの DELS[8:0] ビットに対応します。

[1 になる条件]


本フラグは、対応する周辺モジュールまたは IRQ_i 端子からの DMA 転送要求の発生により、1 になります。

[0 になる条件]

- フラグに 0 を書いたとき
- DMA 転送要求の発生後、DMA 転送が開始したとき

14.2.8 SYS イベントリンク設定レジスタ (SELSR0)

アドレス ICU.SELSR0 4000 6200h



ビット	シンボル	ビット名	機能	R/W
b8-b0	SELS[8:0]	SYSイベントリンク選択	b8 b0 00000000 : 対応する低消費電力モードモジュールへのイベント出力は無効 00000001 ~ 11111111 : リンクするイベント信号の番号 詳細は、表 14.4 を参照してください。	R/W
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. このレジスタにはハーフワードアクセスが必要です。

SELSR0 レジスタでは、スヌーズモードから CPU を復帰させるためのイベントを選択します。表 14.4 において「スヌーズモードの解除」欄に○印が付いたイベントのみを使用できます。IELSRn.IELS[8:0] ビットに 02Dh が設定されると、スヌーズモードを解除する割り込みの発生が可能です。

SELS[8:0] ビット (SYS イベントリンク選択)

これら全ビットを同時に書き込む必要があります。

14.2.9 ウェイクアップ割り込みイネーブルレジスタ (WUPEN)

アドレス ICU.WUPEN 4000 61A0h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
IIC0WUPEN	AGT1CBWUPEN	AGT1CAWUPEN	AGT1UDWUPEN	USBFSWUPEN	—	RTCPRDWUPEN	RTCALMWUPEN	—	ACMPHS0WUPEN	—	—	LVD2WUPEN	LVD1WUPEN	KEYWUPEN	IWDTWUPEN
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
IRQWUPEN[15:0]															
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b15-b0	IRQWUPEN[15:0]	IRQ割り込みソフトウェアスタンバイ復帰許可	0: IRQ割り込みによるソフトウェアスタンバイ復帰禁止 1: IRQ割り込みによるソフトウェアスタンバイ復帰許可	R/W
b16	IWDTWUPEN	IWDT割り込みソフトウェアスタンバイ復帰許可	0: IWDT割り込みによるソフトウェアスタンバイ復帰禁止 1: IWDT割り込みによるソフトウェアスタンバイ復帰許可	R/W
b17	KEYWUPEN	キー割り込みソフトウェアスタンバイ復帰許可	0: キー割り込みによるソフトウェアスタンバイ復帰禁止 1: キー割り込みによるソフトウェアスタンバイ復帰許可	R/W
b18	LVD1WUPEN	LVD1割り込みソフトウェアスタンバイ復帰許可	0: LVD1割り込みによるソフトウェアスタンバイ復帰禁止 1: LVD1割り込みによるソフトウェアスタンバイ復帰許可	R/W
b19	LVD2WUPEN	LVD2割り込みソフトウェアスタンバイ復帰許可	0: LVD2割り込みによるソフトウェアスタンバイ復帰禁止 1: LVD2割り込みによるソフトウェアスタンバイ復帰許可	R/W
b21-b20	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b22	ACMPHS0WUPEN	ACMPHS0割り込みソフトウェアスタンバイ復帰許可	0: ACMPHS0割り込みによるソフトウェアスタンバイ復帰禁止 1: ACMPHS0割り込みによるソフトウェアスタンバイ復帰許可	R/W
b23	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b24	RTCALMWUPEN	RTCアラーム割り込みソフトウェアスタンバイ復帰許可	0: RTCアラーム割り込みによるソフトウェアスタンバイ復帰禁止 1: RTCアラーム割り込みによるソフトウェアスタンバイ復帰許可	R/W
b25	RTCPRDWUPEN	RTC周期割り込みソフトウェアスタンバイ復帰許可	0: RTC周期割り込みによるソフトウェアスタンバイ復帰禁止 1: RTC周期割り込みによるソフトウェアスタンバイ復帰許可	R/W
b26	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b27	USBFSWUPEN	USBFS割り込みソフトウェアスタンバイ復帰許可	0: USBFS割り込みによるソフトウェアスタンバイ復帰禁止 1: USBFS割り込みによるソフトウェアスタンバイ復帰許可	R/W
b28	AGT1UDWUPEN	AGT1アンダーフロー割り込みソフトウェアスタンバイ復帰許可	0: AGT1アンダーフロー割り込みによるソフトウェアスタンバイ復帰禁止 1: AGT1アンダーフロー割り込みによるソフトウェアスタンバイ復帰許可	R/W

ビット	シンボル	ビット名	機能	R/W
b29	AGT1CAWUPEN	AGT1コンペアマッチA割り込みソフトウェアスタンバイ復帰許可	0: AGT1コンペアマッチA割り込みによるソフトウェアスタンバイ復帰禁止 1: AGT1コンペアマッチA割り込みによるソフトウェアスタンバイ復帰許可	R/W
b30	AGT1CBWUPEN	AGT1コンペアマッチB割り込みソフトウェアスタンバイ復帰許可	0: AGT1コンペアマッチB割り込みによるソフトウェアスタンバイ復帰禁止 1: AGT1コンペアマッチB割り込みによるソフトウェアスタンバイ復帰許可	R/W
b31	IIC0WUPEN	IIC0アドレス一致割り込みソフトウェアスタンバイ復帰許可	0: IIC0アドレス一致割り込みによるソフトウェアスタンバイ復帰禁止 1: IIC0アドレス一致割り込みによるソフトウェアスタンバイ復帰許可	R/W

このレジスタの各ビットは、対応する割り込みがソフトウェアスタンバイモードから CPU を復帰させることができるかどうかを制御します。

IRQWUPEN[15:0] ビット (IRQ 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため IRQn 割り込みの使用を許可します。

IWDTWUPEN ビット (IWDT 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため IWDT 割り込みの使用を許可します。

KEYWUPEN ビット (キー割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するためキー割り込みの使用を許可します。

LVD1WUPEN ビット (LVD1 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため LVD1 割り込みの使用を許可します。

LVD2WUPEN ビット (LVD2 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため LVD2 割り込みの使用を許可します。

ACMPHS0WUPEN ビット (ACMPHS0 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため ACMPHS0 割り込みの使用を許可します。

RTCALMWUPEN ビット (RTC アラーム割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため RTC アラーム割り込みの使用を許可します。

RTCPRDWUPEN ビット (RTC 周期割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため RTC 周期割り込みの使用を許可します。

USBFSWUPEN ビット (USBFS 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため USBFS 割り込みの使用を許可します。

AGT1UDWUPEN ビット (AGT1 アンダーフロー割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため AGT1 アンダーフロー割り込みの使用を許可します。

AGT1CAWUPEN ビット (AGT1 コンペアマッチ A 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため AGT1 コンペアマッチ A 割り込みの使用を許可します。

AGT1CBWUPEN ビット (AGT1 コンペアマッチ B 割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため AGT1 コンペアマッチ B 割り込みの使用を許可します。

IIC0WUPEN ビット (IIC0 アドレス一致割り込みソフトウェアスタンバイ復帰許可)

ソフトウェアスタンバイモードを解除するため IIC0 割り込みの使用を許可します。

14.3 ベクタテーブル

ICUは、マスカブル割り込みとノンマスカブル割り込みの2種類の割り込みを検出します。割り込み優先順位は Arm NVIC で設定されます。ARM® Cortex®-M4 Processor Technical Reference Manual (ARM DDI 0439D) の NVIC の章を参照してください。

14.3.1 割り込みベクタテーブル

表 14.3 に割り込みベクタを示します。アドレスは、NVIC の仕様に従います。

表 14.3 割り込みベクタテーブル (1/3)

例外番号	IRQ番号	ベクタ オフセット	発生元	内容
0	-	000h	Arm	初期スタックポインタ
1	-	004h	Arm	初期プログラムカウンタ (リセットベクタ)
2	-	008h	Arm	ノンマスカブル割り込み (NMI)
3	-	00Ch	Arm	ハード障害
4	-	010h	Arm	MemManage障害
5	-	014h	Arm	バス障害
6	-	018h	Arm	使用障害
7	-	01Ch	Arm	予約
8	-	020h	Arm	予約
9	-	024h	Arm	予約
10	-	028h	Arm	予約
11	-	02Ch	Arm	スーパーバイザコール (SVCall)
12	-	030h	Arm	デバッグ監視
13	-	034h	Arm	予約
14	-	038h	Arm	システムサービスに対する保留可能な要求 (PendableSrvReq)
15	-	03Ch	Arm	システムティックタイマ (SysTick)
16	0	040h	ICU.IELSR0	ICU.IELSR0レジスタで選択されたイベント
17	1	044h	ICU.IELSR1	ICU.IELSR1レジスタで選択されたイベント
18	2	048h	ICU.IELSR2	ICU.IELSR2レジスタで選択されたイベント
19	3	04Ch	ICU.IELSR3	ICU.IELSR3レジスタで選択されたイベント
20	4	050h	ICU.IELSR4	ICU.IELSR4レジスタで選択されたイベント
21	5	054h	ICU.IELSR5	ICU.IELSR5レジスタで選択されたイベント
22	6	058h	ICU.IELSR6	ICU.IELSR6レジスタで選択されたイベント
23	7	05Ch	ICU.IELSR7	ICU.IELSR7レジスタで選択されたイベント
24	8	060h	ICU.IELSR8	ICU.IELSR8レジスタで選択されたイベント
25	9	064h	ICU.IELSR9	ICU.IELSR9レジスタで選択されたイベント
26	10	068h	ICU.IELSR10	ICU.IELSR10レジスタで選択されたイベント
27	11	06Ch	ICU.IELSR11	ICU.IELSR11レジスタで選択されたイベント
28	12	070h	ICU.IELSR12	ICU.IELSR12レジスタで選択されたイベント
29	13	074h	ICU.IELSR13	ICU.IELSR13レジスタで選択されたイベント
30	14	078h	ICU.IELSR14	ICU.IELSR14レジスタで選択されたイベント
31	15	07Ch	ICU.IELSR15	ICU.IELSR15レジスタで選択されたイベント
32	16	080h	ICU.IELSR16	ICU.IELSR16レジスタで選択されたイベント
33	17	084h	ICU.IELSR17	ICU.IELSR17レジスタで選択されたイベント
34	18	088h	ICU.IELSR18	ICU.IELSR18レジスタで選択されたイベント
35	19	08Ch	ICU.IELSR19	ICU.IELSR19レジスタで選択されたイベント
36	20	090h	ICU.IELSR20	ICU.IELSR20レジスタで選択されたイベント

表 14.3 割り込みベクタテーブル (2/3)

例外番号	IRQ 番号	ベクタ オフセット	発生元	内容
37	21	094h	ICU.IELSR21	ICU.IELSR21 レジスタで選択されたイベント
38	22	098h	ICU.IELSR22	ICU.IELSR22 レジスタで選択されたイベント
39	23	09Ch	ICU.IELSR23	ICU.IELSR23 レジスタで選択されたイベント
40	24	0A0h	ICU.IELSR24	ICU.IELSR24 レジスタで選択されたイベント
41	25	0A4h	ICU.IELSR25	ICU.IELSR25 レジスタで選択されたイベント
42	26	0A8h	ICU.IELSR26	ICU.IELSR26 レジスタで選択されたイベント
43	27	0ACh	ICU.IELSR27	ICU.IELSR27 レジスタで選択されたイベント
44	28	0B0h	ICU.IELSR28	ICU.IELSR28 レジスタで選択されたイベント
45	29	0B4h	ICU.IELSR29	ICU.IELSR29 レジスタで選択されたイベント
46	30	0B8h	ICU.IELSR30	ICU.IELSR30 レジスタで選択されたイベント
47	31	0BCh	ICU.IELSR31	ICU.IELSR31 レジスタで選択されたイベント
48	32	0C0h	ICU.IELSR32	ICU.IELSR32 レジスタで選択されたイベント
49	33	0C4h	ICU.IELSR33	ICU.IELSR33 レジスタで選択されたイベント
50	34	0C8h	ICU.IELSR34	ICU.IELSR34 レジスタで選択されたイベント
51	35	0CCh	ICU.IELSR35	ICU.IELSR35 レジスタで選択されたイベント
52	36	0D0h	ICU.IELSR36	ICU.IELSR36 レジスタで選択されたイベント
53	37	0D4h	ICU.IELSR37	ICU.IELSR37 レジスタで選択されたイベント
54	38	0D8h	ICU.IELSR38	ICU.IELSR38 レジスタで選択されたイベント
55	39	0DCh	ICU.IELSR39	ICU.IELSR39 レジスタで選択されたイベント
56	40	0E0h	ICU.IELSR40	ICU.IELSR40 レジスタで選択されたイベント
57	41	0E4h	ICU.IELSR41	ICU.IELSR41 レジスタで選択されたイベント
58	42	0E8h	ICU.IELSR42	ICU.IELSR42 レジスタで選択されたイベント
59	43	0ECh	ICU.IELSR43	ICU.IELSR43 レジスタで選択されたイベント
60	44	0F0h	ICU.IELSR44	ICU.IELSR44 レジスタで選択されたイベント
61	45	0F4h	ICU.IELSR45	ICU.IELSR45 レジスタで選択されたイベント
62	46	0F8h	ICU.IELSR46	ICU.IELSR46 レジスタで選択されたイベント
63	47	0FCh	ICU.IELSR47	ICU.IELSR47 レジスタで選択されたイベント
64	48	100h	ICU.IELSR48	ICU.IELSR48 レジスタで選択されたイベント
65	49	104h	ICU.IELSR49	ICU.IELSR49 レジスタで選択されたイベント
66	50	108h	ICU.IELSR50	ICU.IELSR50 レジスタで選択されたイベント
67	51	10Ch	ICU.IELSR51	ICU.IELSR51 レジスタで選択されたイベント
68	52	110h	ICU.IELSR52	ICU.IELSR52 レジスタで選択されたイベント
69	53	114h	ICU.IELSR53	ICU.IELSR53 レジスタで選択されたイベント
70	54	118h	ICU.IELSR54	ICU.IELSR54 レジスタで選択されたイベント
71	55	11Ch	ICU.IELSR55	ICU.IELSR55 レジスタで選択されたイベント
72	56	120h	ICU.IELSR56	ICU.IELSR56 レジスタで選択されたイベント
73	57	124h	ICU.IELSR57	ICU.IELSR57 レジスタで選択されたイベント
74	58	128h	ICU.IELSR58	ICU.IELSR58 レジスタで選択されたイベント
75	59	12Ch	ICU.IELSR59	ICU.IELSR59 レジスタで選択されたイベント
76	60	130h	ICU.IELSR60	ICU.IELSR60 レジスタで選択されたイベント
77	61	134h	ICU.IELSR61	ICU.IELSR61 レジスタで選択されたイベント
78	62	138h	ICU.IELSR62	ICU.IELSR62 レジスタで選択されたイベント
79	63	13Ch	ICU.IELSR63	ICU.IELSR63 レジスタで選択されたイベント
80	64	140h	ICU.IELSR64	ICU.IELSR64 レジスタで選択されたイベント
81	65	144h	ICU.IELSR65	ICU.IELSR65 レジスタで選択されたイベント

表 14.3 割り込みベクタテーブル (3/3)

例外番号	IRQ番号	ベクタ オフセット	発生元	内容
82	66	148h	ICU.IELSR66	ICU.IELSR66 レジスタで選択されたイベント
83	67	14Ch	ICU.IELSR67	ICU.IELSR67 レジスタで選択されたイベント
84	68	150h	ICU.IELSR68	ICU.IELSR68 レジスタで選択されたイベント
85	69	154h	ICU.IELSR69	ICU.IELSR69 レジスタで選択されたイベント
86	70	158h	ICU.IELSR70	ICU.IELSR70 レジスタで選択されたイベント
87	71	15Ch	ICU.IELSR71	ICU.IELSR71 レジスタで選択されたイベント
88	72	160h	ICU.IELSR72	ICU.IELSR72 レジスタで選択されたイベント
89	73	164h	ICU.IELSR73	ICU.IELSR73 レジスタで選択されたイベント
90	74	168h	ICU.IELSR74	ICU.IELSR74 レジスタで選択されたイベント
91	75	16Ch	ICU.IELSR75	ICU.IELSR75 レジスタで選択されたイベント
92	76	170h	ICU.IELSR76	ICU.IELSR76 レジスタで選択されたイベント
93	77	174h	ICU.IELSR77	ICU.IELSR77 レジスタで選択されたイベント
94	78	178h	ICU.IELSR78	ICU.IELSR78 レジスタで選択されたイベント
95	79	17Ch	ICU.IELSR79	ICU.IELSR79 レジスタで選択されたイベント
96	80	180h	ICU.IELSR80	ICU.IELSR80 レジスタで選択されたイベント
97	81	184h	ICU.IELSR81	ICU.IELSR81 レジスタで選択されたイベント
98	82	188h	ICU.IELSR82	ICU.IELSR82 レジスタで選択されたイベント
99	83	18Ch	ICU.IELSR83	ICU.IELSR83 レジスタで選択されたイベント
100	84	190h	ICU.IELSR84	ICU.IELSR84 レジスタで選択されたイベント
101	85	194h	ICU.IELSR85	ICU.IELSR85 レジスタで選択されたイベント
102	86	198h	ICU.IELSR86	ICU.IELSR86 レジスタで選択されたイベント
103	87	19Ch	ICU.IELSR87	ICU.IELSR87 レジスタで選択されたイベント
104	88	1A0h	ICU.IELSR88	ICU.IELSR88 レジスタで選択されたイベント
105	89	1A4h	ICU.IELSR89	ICU.IELSR89 レジスタで選択されたイベント
106	90	1A8h	ICU.IELSR90	ICU.IELSR90 レジスタで選択されたイベント
107	91	1ACh	ICU.IELSR91	ICU.IELSR91 レジスタで選択されたイベント
108	92	1B0h	ICU.IELSR92	ICU.IELSR92 レジスタで選択されたイベント
109	93	1B4h	ICU.IELSR93	ICU.IELSR93 レジスタで選択されたイベント
110	94	1B8h	ICU.IELSR94	ICU.IELSR94 レジスタで選択されたイベント
111	95	1BCh	ICU.IELSR95	ICU.IELSR95 レジスタで選択されたイベント

14.3.2 イベント番号

下表は、イベント番号を記した表 14.4 の各項目の説明です。

項目	内容
割り込み要求の発生元	割り込み要求の発生元の名称
名称	割り込みの名称
NVICへの接続	CPU割り込み (IELSRnの設定) として使用可能な割り込みが○印で示されています。
DTCの起動	DTCの起動要求 (IELSRnの設定) に使用可能な割り込みが○印で示されています。
DMACの起動	DMACの起動要求 (DELSRnの設定) に使用可能な割り込みが○印で示されています。
スヌーズモードの解除	SELSR0を使用したスヌーズモードからの復帰要求に使用可能な割り込みが○印で示されています。
ソフトウェアスタンバイモードの解除	ソフトウェアスタンバイモードからの復帰要求に使用可能な割り込みが○印で示されています。
ディープソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードからの復帰要求に使用可能な割り込みが○印で示されています。

表 14.4 イベントテーブル (1/8)

イベント番号	割り込み要求の発生元	名称	IELSRn		DELSRn	スヌーズモードの解除	ソフトウェアスタンバイモードの解除	ディープソフトウェアスタンバイモードの解除
			NVICへの接続	DTCの起動	DMACの起動			
001h	Port	PORT_IRQ0	○	○	○	○	○	○
002h		PORT_IRQ1	○	○	○	○	○	○
003h		PORT_IRQ2	○	○	○	○	○	○
004h		PORT_IRQ3	○	○	○	○	○	○
005h		PORT_IRQ4	○	○	○	○	○	○
006h		PORT_IRQ5	○	○	○	○	○	○
007h		PORT_IRQ6	○	○	○	○	○	○
008h		PORT_IRQ7	○	○	○	○	○	○
009h		PORT_IRQ8	○	○	○	○	○	○
00Ah		PORT_IRQ9	○	○	○	○	○	○
00Bh		PORT_IRQ10	○	○	○	○	○	○
00Ch		PORT_IRQ11	○	○	○	○	○	○
00Dh		PORT_IRQ12	○	○	○	○	○	○
00Eh		PORT_IRQ13	○	○	○	○	○	○
00Fh		PORT_IRQ14	○	○	○	○	○	○
010h		PORT_IRQ15	○	○	○	○	○	-
020h	DMAC0	DMAC0_INT	○	○	-	-	-	-
021h	DMAC1	DMAC1_INT	○	○	-	-	-	-
022h	DMAC2	DMAC2_INT	○	○	-	-	-	-
023h	DMAC3	DMAC3_INT	○	○	-	-	-	-
024h	DMAC4	DMAC4_INT	○	○	-	-	-	-
025h	DMAC5	DMAC5_INT	○	○	-	-	-	-
026h	DMAC6	DMAC6_INT	○	○	-	-	-	-
027h	DMAC7	DMAC7_INT	○	○	-	-	-	-
029h	DTC	DTC_COMPLETE	○	-	-	○ (注5)	-	-
02Dh	ICU	ICU_SNZCANCEL	○	-	-	○	-	-
030h	FCU	FCU_FIFERR	○	-	-	-	-	-
031h		FCU_FRDYI	○	-	-	-	-	-

表 14.4 イベントテーブル (2/8)

イベント 番号	割り込み要求の 発生元	名称	IELSRn		DELSRn	スヌーズ モードの 解除	ソフトウェア スタンバイ モードの解除	ディープ ソフトウェア スタンバイ モードの解除
			NVICへの 接続	DTCの 起動	DMACの 起動			
038h	LVD	LVD_LVD1	○	-	-	○	○	○
039h		LVD_LVD2	○	-	-	○	○	○
03Bh	MOSC	MOSC_STOP	○	-	-	-	-	-
03Ch	低消費電力モード	SYSTEM_SNZREQ	-	○	-	-	-	-
040h	AGT0	AGT0_AGTI	○	○	○	-	-	-
041h		AGT0_AGTICMAI	○	○	○	-	-	-
042h		AGT0_AGTICMBI	○	○	○	-	-	-
043h	AGT1	AGT1_AGTI	○	○	○	○	○	○
044h		AGT1_AGTICMAI	○	○	○	○	○	-
045h		AGT1_AGTICMBI	○	○	○	○	○	-
046h	IWDT	IWDT_NMIUNDF	○	-	-	○	○	-
047h	WDT	WDT_NMIUNDF	○	-	-	-	-	-
048h	RTC	RTC_ALM	○	-	-	○	○	○
049h		RTC_PRD	○	-	-	○	○	○
04Ah		RTC_CUP	○	-	-	-	-	-
04Bh	ADC120	ADC120_ADI	○	○	○	-	-	-
04Ch		ADC120_GBADI	○	○	○	-	-	-
04Dh		ADC120_CMPAI	○	-	-	-	-	-
04Eh		ADC120_CMPBI	○	-	-	-	-	-
04Fh		ADC120_WCMPM	-	○	○	○ (注5)	-	-
050h		ADC120_WCMPUM	-	○	○	○ (注5)	-	-
051h		ADC121	ADC121_ADI	○	○	○	-	-
052h	ADC121_GBADI		○	○	○	-	-	-
053h	ADC121_CMPAI		○	-	-	-	-	-
054h	ADC121_CMPBI		○	-	-	-	-	-
055h	ADC121_WCMPM		-	○	○	○ (注5)	-	-
056h	ADC121_WCMPUM		-	○	○	○ (注5)	-	-
057h	ACMPHS	ACMP_HS0	○	-	-	○ (注1)	○ (注1)	-
058h		ACMP_HS1	○	-	-	-	-	-
059h		ACMP_HS2	○	-	-	-	-	-
05Ah		ACMP_HS3	○	-	-	-	-	-
05Bh		ACMP_HS4	○	-	-	-	-	-
05Ch		ACMP_HS5	○	-	-	-	-	-
05Fh	USBFS	USBFS_D0FIFO	○	○	○	-	-	-
060h		USBFS_D1FIFO	○	○	○	-	-	-
061h		USBFS_USBI	○	-	-	-	-	-
062h		USBFS_USBR	○	-	-	○	○	○
063h	IIC0	IIC0_RXI	○	○	○	-	-	-
064h		IIC0_TXI	○	○	○	-	-	-
065h		IIC0_TEI	○	-	-	-	-	-
066h		IIC0_EEI	○	-	-	-	-	-
067h		IIC0_WUI	○	-	-	○	○	-
068h	IIC1	IIC1_RXI	○	○	○	-	-	-
069h		IIC1_TXI	○	○	○	-	-	-
06Ah		IIC1_TEI	○	-	-	-	-	-
06Bh		IIC1_EEI	○	-	-	-	-	-

表 14.4 イベントテーブル (3/8)

イベント 番号	割り込み要求の 発生元	名称	IELSRn		DELSRn	スヌーズ モードの 解除	ソフトウェア スタンバイ モードの解除	ディープ ソフトウェア スタンバイ モードの解除
			NVICへの 接続	DTCの 起動	DMACの 起動			
06Dh	IIC2	IIC2_RXI	○	○	○	-	-	-
06Eh		IIC2_TXI	○	○	○	-	-	-
06Fh		IIC2_TEI	○	-	-	-	-	-
070h		IIC2_EEI	○	-	-	-	-	-
072h	SSIE0	SSIE0_SSITXI	○	○	○	-	-	-
073h		SSIE0_SSIRXI	○	○	○	-	-	-
075h		SSIE0_SSIF	○	-	-	-	-	-
07Ah	SRC	SRC_IDEI	○	○	○	-	-	-
07Bh		SRC_ODFI	○	○	○	-	-	-
07Ch		SRC_OVFI	○	-	-	-	-	-
07Dh		SRC_UDFI	○	-	-	-	-	-
07Eh		SRC_CEFI	○	-	-	-	-	-
07Fh	PDC	PDC_PCDFI	○	○	○	-	-	-
080h		PDC_PCFEI	○	-	-	-	-	-
081h		PDC_PCERI	○	-	-	-	-	-
082h	CTSU	CTSU_CTSUWR	○	○	○	-	-	-
083h		CTSU_CTSURD	○	○	○	-	-	-
084h		CTSU_CTSUFN	○	-	-	○ (注5)	-	-
085h	KINT	KEY_INTKR	○	-	-	○ (注2)	○ (注2)	-
086h	DOC	DOC_DOPCI	○	-	-	○ (注5)	-	-
087h	CAC	CAC_FERRI	○	-	-	-	-	-
088h		CAC_MENDI	○	-	-	-	-	-
089h		CAC_OVFI	○	-	-	-	-	-
08Ah	CAN0	CAN0_ERS	○	-	-	-	-	-
08Bh		CAN0_RXF	○	-	-	-	-	-
08Ch		CAN0_TXF	○	-	-	-	-	-
08Dh		CAN0_RXM	○	-	-	-	-	-
08Eh		CAN0_TXM	○	-	-	-	-	-
08Fh	CAN1	CAN1_ERS	○	-	-	-	-	-
090h		CAN1_RXF	○	-	-	-	-	-
091h		CAN1_TXF	○	-	-	-	-	-
092h		CAN1_RXM	○	-	-	-	-	-
093h		CAN1_TXM	○	-	-	-	-	-
094h	I/Oポート	IOPORT_GROUP1	○	○ (注3)	○ (注3)	-	-	-
095h		IOPORT_GROUP2	○	○ (注3)	○ (注3)	-	-	-
096h		IOPORT_GROUP3	○	○ (注3)	○ (注3)	-	-	-
097h		IOPORT_GROUP4	○	○ (注3)	○ (注3)	-	-	-
098h	ELC	ELC_SWEVT0	○ (注4)	○	-	-	-	-
099h		ELC_SWEVT1	○ (注4)	○	-	-	-	-
09Ah	POEG	POEG_GROUP0	○	-	-	-	-	-
09Bh		POEG_GROUP1	○	-	-	-	-	-
09Ch		POEG_GROUP2	○	-	-	-	-	-
09Dh		POEG_GROUP3	○	-	-	-	-	-

表 14.4 イベントテーブル (4/8)

イベント 番号	割り込み要求の 発生元	名称	IELSRn		DELSRn	スヌーズ モードの 解除	ソフトウェア スタンバイ モードの解除	ディープ ソフトウェア スタンバイ モードの解除
			NVICへの 接続	DTCの 起動	DMACの 起動			
0B0h	GPT32EH0	GPT0_CCMPA	○	○	○	-	-	-
0B1h		GPT0_CCMPB	○	○	○	-	-	-
0B2h		GPT0_CMPC	○	○	○	-	-	-
0B3h		GPT0_CMPD	○	○	○	-	-	-
0B4h		GPT0_CMPE	○	○	○	-	-	-
0B5h		GPT0_CMPF	○	○	○	-	-	-
0B6h		GPT0_OVF	○	○	○	-	-	-
0B7h		GPT0_UDF	○	○	○	-	-	-
0B8h		GPT0_ADTRGA	○	○	○	-	-	-
0B9h		GPT0_ADTRGB	○	○	○	-	-	-
0BAh		GPT32EH1	GPT1_CCMPA	○	○	○	-	-
0BBh	GPT1_CCMPB		○	○	○	-	-	-
0BCh	GPT1_CMPC		○	○	○	-	-	-
0BDh	GPT1_CMPD		○	○	○	-	-	-
0BEh	GPT1_CMPE		○	○	○	-	-	-
0BFh	GPT1_CMPF		○	○	○	-	-	-
0C0h	GPT1_OVF		○	○	○	-	-	-
0C1h	GPT1_UDF		○	○	○	-	-	-
0C2h	GPT1_ADTRGA		○	○	○	-	-	-
0C3h	GPT1_ADTRGB		○	○	○	-	-	-
0C4h	GPT32EH2		GPT2_CCMPA	○	○	○	-	-
0C5h		GPT2_CCMPB	○	○	○	-	-	-
0C6h		GPT2_CMPC	○	○	○	-	-	-
0C7h		GPT2_CMPD	○	○	○	-	-	-
0C8h		GPT2_CMPE	○	○	○	-	-	-
0C9h		GPT2_CMPF	○	○	○	-	-	-
0CAh		GPT2_OVF	○	○	○	-	-	-
0CBh		GPT2_UDF	○	○	○	-	-	-
0CCh		GPT2_ADTRGA	○	○	○	-	-	-
0CDh		GPT2_ADTRGB	○	○	○	-	-	-
0CEh		GPT32EH3	GPT3_CCMPA	○	○	○	-	-
0CFh	GPT3_CCMPB		○	○	○	-	-	-
0D0h	GPT3_CMPC		○	○	○	-	-	-
0D1h	GPT3_CMPD		○	○	○	-	-	-
0D2h	GPT3_CMPE		○	○	○	-	-	-
0D3h	GPT3_CMPF		○	○	○	-	-	-
0D4h	GPT3_OVF		○	○	○	-	-	-
0D5h	GPT3_UDF		○	○	○	-	-	-
0D6h	GPT3_ADTRGA		○	○	○	-	-	-
0D7h	GPT3_ADTRGB		○	○	○	-	-	-

表 14.4 イベントテーブル (5/8)

イベント 番号	割り込み要求の 発生元	名称	IELSRn		DELSRn	スヌーズ モードの 解除	ソフトウェア スタンバイ モードの解除	ディープ ソフトウェア スタンバイ モードの解除
			NVICへの 接続	DTCの 起動	DMACの 起動			
0D8h	GPT32E4	GPT4_CCMPA	○	○	○	-	-	-
0D9h		GPT4_CCMPB	○	○	○	-	-	-
0DAh		GPT4_CMPC	○	○	○	-	-	-
0DBh		GPT4_CMPD	○	○	○	-	-	-
0DCh		GPT4_CMPE	○	○	○	-	-	-
0DDh		GPT4_CMPF	○	○	○	-	-	-
0DEh		GPT4_OVF	○	○	○	-	-	-
0DFh		GPT4_UDF	○	○	○	-	-	-
0E0h		GPT4_ADTRGA	○	○	○	-	-	-
0E1h		GPT4_ADTRGB	○	○	○	-	-	-
0E2h		GPT32E5	GPT5_CCMPA	○	○	○	-	-
0E3h	GPT5_CCMPB		○	○	○	-	-	-
0E4h	GPT5_CMPC		○	○	○	-	-	-
0E5h	GPT5_CMPD		○	○	○	-	-	-
0E6h	GPT5_CMPE		○	○	○	-	-	-
0E7h	GPT5_CMPF		○	○	○	-	-	-
0E8h	GPT5_OVF		○	○	○	-	-	-
0E9h	GPT5_UDF		○	○	○	-	-	-
0EAh	GPT5_ADTRGA		○	○	○	-	-	-
0EBh	GPT5_ADTRGB		○	○	○	-	-	-
0ECh	GPT32E6		GPT6_CCMPA	○	○	○	-	-
0EDh		GPT6_CCMPB	○	○	○	-	-	-
0EEh		GPT6_CMPC	○	○	○	-	-	-
0EFh		GPT6_CMPD	○	○	○	-	-	-
0F0h		GPT6_CMPE	○	○	○	-	-	-
0F1h		GPT6_CMPF	○	○	○	-	-	-
0F2h		GPT6_OVF	○	○	○	-	-	-
0F3h		GPT6_UDF	○	○	○	-	-	-
0F4h		GPT6_ADTRGA	○	○	○	-	-	-
0F5h		GPT6_ADTRGB	○	○	○	-	-	-
0F6h		GPT32E7	GPT7_CCMPA	○	○	○	-	-
0F7h	GPT7_CCMPB		○	○	○	-	-	-
0F8h	GPT7_CMPC		○	○	○	-	-	-
0F9h	GPT7_CMPD		○	○	○	-	-	-
0FAh	GPT7_CMPE		○	○	○	-	-	-
0FBh	GPT7_CMPF		○	○	○	-	-	-
0FCh	GPT7_OVF		○	○	○	-	-	-
0FDh	GPT7_UDF		○	○	○	-	-	-
0FEh	GPT7_ADTRGA		○	○	○	-	-	-
0FFh	GPT7_ADTRGB		○	○	○	-	-	-

表 14.4 イベントテーブル (6/8)

イベント 番号	割り込み要求の 発生元	名称	IELSRn		DELSRn	スヌーズ モードの 解除	ソフトウェア スタンバイ モードの解除	ディープ ソフトウェア スタンバイ モードの解除
			NVICへの 接続	DTCの 起動	DMACの 起動			
100h	GPT328	GPT8_CCMPA	○	○	○	-	-	-
101h		GPT8_CCMPB	○	○	○	-	-	-
102h		GPT8_CMPC	○	○	○	-	-	-
103h		GPT8_CMPD	○	○	○	-	-	-
104h		GPT8_CMPE	○	○	○	-	-	-
105h		GPT8_CMPF	○	○	○	-	-	-
106h		GPT8_OVF	○	○	○	-	-	-
107h		GPT8_UDF	○	○	○	-	-	-
10Ah	GPT329	GPT9_CCMPA	○	○	○	-	-	-
10Bh		GPT9_CCMPB	○	○	○	-	-	-
10Ch		GPT9_CMPC	○	○	○	-	-	-
10Dh		GPT9_CMPD	○	○	○	-	-	-
10Eh		GPT9_CMPE	○	○	○	-	-	-
10Fh		GPT9_CMPF	○	○	○	-	-	-
110h		GPT9_OVF	○	○	○	-	-	-
111h		GPT9_UDF	○	○	○	-	-	-
114h	GPT3210	GPT10_CCMPA	○	○	○	-	-	-
115h		GPT10_CCMPB	○	○	○	-	-	-
116h		GPT10_CMPC	○	○	○	-	-	-
117h		GPT10_CMPD	○	○	○	-	-	-
118h		GPT10_CMPE	○	○	○	-	-	-
119h		GPT10_CMPF	○	○	○	-	-	-
11Ah		GPT10_OVF	○	○	○	-	-	-
11Bh		GPT10_UDF	○	○	○	-	-	-
11Eh	GPT3211	GPT11_CCMPA	○	○	○	-	-	-
11Fh		GPT11_CCMPB	○	○	○	-	-	-
120h		GPT11_CMPC	○	○	○	-	-	-
121h		GPT11_CMPD	○	○	○	-	-	-
122h		GPT11_CMPE	○	○	○	-	-	-
123h		GPT11_CMPF	○	○	○	-	-	-
124h		GPT11_OVF	○	○	○	-	-	-
125h		GPT11_UDF	○	○	○	-	-	-
128h	GPT3212	GPT12_CCMPA	○	○	○	-	-	-
129h		GPT12_CCMPB	○	○	○	-	-	-
12Ah		GPT12_CMPC	○	○	○	-	-	-
12Bh		GPT12_CMPD	○	○	○	-	-	-
12Ch		GPT12_CMPE	○	○	○	-	-	-
12Dh		GPT12_CMPF	○	○	○	-	-	-
12Eh		GPT12_OVF	○	○	○	-	-	-
12Fh		GPT12_UDF	○	○	○	-	-	-

表 14.4 イベントテーブル (7/8)

イベント 番号	割り込み要求の 発生元	名称	IELSRn		DELSRn	スヌーズ モードの 解除	ソフトウェア スタンバイ モードの解除	ディープ ソフトウェア スタンバイ モードの解除
			NVICへの 接続	DTCの 起動	DMACの 起動			
132h	GPT3213	GPT13_CCMPA	○	○	○	-	-	-
133h		GPT13_CCMPB	○	○	○	-	-	-
134h		GPT13_CMPC	○	○	○	-	-	-
135h		GPT13_CMPD	○	○	○	-	-	-
136h		GPT13_CMPE	○	○	○	-	-	-
137h		GPT13_CMPF	○	○	○	-	-	-
138h		GPT13_OVF	○	○	○	-	-	-
139h		GPT13_UDF	○	○	○	-	-	-
150h	GPT	GPT_UVWEDGE	○	-	-	-	-	-
163h	イーサネット コントローラ	ETHER_EINT0	○	-	-	-	-	-
174h	SCI0	SCI0_RXI	○	○	○	-	-	-
175h		SCI0_TXI	○	○	○	-	-	-
176h		SCI0_TEI	○	-	-	-	-	-
177h		SCI0_ERI	○	-	-	-	-	-
178h		SCI0_AM	○	-	-	○ (注5)	-	-
179h		SCI0_RXI_OR_ERI	-	-	-	○ (注5)	-	-
17Ah	SCI1	SCI1_RXI	○	○	○	-	-	-
17Bh		SCI1_TXI	○	○	○	-	-	-
17Ch		SCI1_TEI	○	-	-	-	-	-
17Dh		SCI1_ERI	○	-	-	-	-	-
17Eh		SCI1_AM	○	-	-	-	-	-
180h	SCI2	SCI2_RXI	○	○	○	-	-	-
181h		SCI2_TXI	○	○	○	-	-	-
182h		SCI2_TEI	○	-	-	-	-	-
183h		SCI2_ERI	○	-	-	-	-	-
184h		SCI2_AM	○	-	-	-	-	-
186h	SCI3	SCI3_RXI	○	○	○	-	-	-
187h		SCI3_TXI	○	○	○	-	-	-
188h		SCI3_TEI	○	-	-	-	-	-
189h		SCI3_ERI	○	-	-	-	-	-
18Ah		SCI3_AM	○	-	-	-	-	-
18Ch	SCI4	SCI4_RXI	○	○	○	-	-	-
18Dh		SCI4_TXI	○	○	○	-	-	-
18Eh		SCI4_TEI	○	-	-	-	-	-
18Fh		SCI4_ERI	○	-	-	-	-	-
190h		SCI4_AM	○	-	-	-	-	-
192h	SCI5	SCI5_RXI	○	○	○	-	-	-
193h		SCI5_TXI	○	○	○	-	-	-
194h		SCI5_TEI	○	-	-	-	-	-
195h		SCI5_ERI	○	-	-	-	-	-
196h		SCI5_AM	○	-	-	-	-	-
198h	SCI6	SCI6_RXI	○	○	○	-	-	-
199h		SCI6_TXI	○	○	○	-	-	-
19Ah		SCI6_TEI	○	-	-	-	-	-
19Bh		SCI6_ERI	○	-	-	-	-	-
19Ch		SCI6_AM	○	-	-	-	-	-

表 14.4 イベントテーブル (8/8)

イベント 番号	割り込み要求の 発生元	名称	IELSRn		DELSRn	スヌーズ モードの 解除	ソフトウェア スタンバイ モードの解除	ディープ ソフトウェア スタンバイ モードの解除
			NVICへの 接続	DTCの 起動	DMACの 起動			
19Eh	SCI7	SCI7_RXI	○	○	○	-	-	-
19Fh		SCI7_TXI	○	○	○	-	-	-
1A0h		SCI7_TEI	○	-	-	-	-	-
1A1h		SCI7_ERI	○	-	-	-	-	-
1A2h		SCI7_AM	○	-	-	-	-	-
1A4h	SCI8	SCI8_RXI	○	○	○	-	-	-
1A5h		SCI8_TXI	○	○	○	-	-	-
1A6h		SCI8_TEI	○	-	-	-	-	-
1A7h		SCI8_ERI	○	-	-	-	-	-
1A8h		SCI8_AM	○	-	-	-	-	-
1AAh	SCI9	SCI9_RXI	○	○	○	-	-	-
1ABh		SCI9_TXI	○	○	○	-	-	-
1ACh		SCI9_TEI	○	-	-	-	-	-
1ADh		SCI9_ERI	○	-	-	-	-	-
1AEh		SCI9_AM	○	-	-	-	-	-
1BCh	SPI0	SPI0_SPRI	○	○	○	-	-	-
1BDh		SPI0_SPTI	○	○	○	-	-	-
1BEh		SPI0_SPII	○	-	-	-	-	-
1BFh		SPI0_SPEI	○	-	-	-	-	-
1C0h		SPI0_SPTEND	○	-	-	-	-	-
1C1h	SPI1	SPI1_SPRI	○	○	○	-	-	-
1C2h		SPI1_SPTI	○	○	○	-	-	-
1C3h		SPI1_SPII	○	-	-	-	-	-
1C4h		SPI1_SPEI	○	-	-	-	-	-
1C5h		SPI1_SPTEND	○	-	-	-	-	-
1C6h	QSPI	QSPI_INTR	○	-	-	-	-	-
1C7h	SDHI0	SDHI_MMC0_ACCS	○	-	-	-	-	-
1C8h		SDHI_MMC0_SDIO	○	-	-	-	-	-
1C9h		SDHI_MMC0_CARD	○	-	-	-	-	-
1CAh		SDHI_MMC0_ODMSDBREQ	-	○	○	-	-	-
1CBh	SDHI1	SDHI_MMC1_ACCS	○	-	-	-	-	-
1CCh		SDHI_MMC1_SDIO	○	-	-	-	-	-
1CDh		SDHI_MMC1_CARD	○	-	-	-	-	-
1CEh		SDHI_MMC1_ODMSDBREQ	-	○	○	-	-	-

- 注 1. CMPCTL.CSTEN = 1 の場合にのみサポートされます。
注 2. KRCTL.KRMD = 1 の場合にのみサポートされます。
注 3. 最初のエッジ検出のみが有効です。
注 4. DTC 転送後の割り込みのみがサポートされます。
注 5. SELSR0 の使用

14.4 割り込み動作

ICU は下記の機能を実行します。

- 割り込みの検出
- 割り込みの許可／禁止
- 割り込み要求先の選択 (CPU 割り込み、DTC 起動、DMAC 起動など)

14.4.1 割り込みの検出

外部端子割り込み要求は、割り込み信号のエッジまたはレベル (立ち下がりエッジ／立ち上がりエッジ／両エッジ／Low レベル) のいずれかで検出されます。IRQ_i 端子検出モードを選択するには、IRQCR_i レジスタの IRQMD[1:0] ビットを設定します。周辺モジュールに関連した割り込み要因については、[14.3.2 イベント番号](#)を参照してください。イベントは、割り込みが発生して CPU に受け付けられる前に、NVIC で受け付けられる必要があります。




図 14.2 ICU および CPU: NVIC の割り込み経路

割り込みを検出するにはこの節にある手順に従ってください。

- 割り込み中の一般的動作
 - 非ソフトウェア割り込みが発生したとき：
 - IELSR_n.IR フラグと割り込みセット／クリア保留レジスタ (NVIC) が設定される
 - ソフトウェア割り込みが発生したとき：
 - 割り込みセット保留レジスタを設定する
 - 割り込みが完了したとき：
 - ソフトウェアで IELSR_n.IR フラグをクリアする。
 - 割り込みセット／クリア保留レジスタは自動的にクリアされる
- 割り込みが許可される場合
 - 割り込みセットイネーブルレジスタ (NVIC) を設定する。
 - IELSR_n.IELS[8:0] ビットを割り込み要因として設定する。
 - イベント要因に対し動作設定値を指定する。
- 割り込みが禁止される場合

- d. イベント要因に対し設定値を無効にする。
- e. IELSRn.IELS[8:0] ビットをクリアする (IELSRn.IELS[8:0] = 000h)。必要に応じて、IELSRn.IR フラグをクリアする。
- f. 割り込みクリアイネーブルレジスタをクリアする。必要に応じて、割り込みクリア保留レジスタをクリアする。
- 割り込みのポーリングを行う場合
 - g. 割り込みクリアイネーブルレジスタを設定 (割り込みを禁止) する。
 - h. IELSRn.IELS[8:0] ビットを設定 (割り込み要因を選択) する。
 - i. イベント要因に対し動作設定値を指定する。
 - j. 割り込みセット保留レジスタをポーリングする。
 - k. ポーリングが不要になった場合、割り込みが完了したときに、そのクリア手順に従うソフトウェアで IELSRn.IR フラグをクリアする。

14.4.2 割り込み要求先の選択

割り込み出力先 (CPU、DTC、または DMAC) は、割り込み要因ごとに個別に選択できます。利用可能な出力先は、表 14.4 に示されているように、割り込みごとに固定されています。

注. イベントリスト (表 14.4) で○印が付いていない割り込み要求先の設定は使用しないでください。

1 つの IELSRn レジスタで CPU または DTC を選択した場合、他の IELSRn レジスタで同じ割り込み要因を設定することは禁止されます。同様に、1 つの DELSRn レジスタで DMAC を選択した場合、他の DELSRn レジスタで同じ割り込み要因を設定することは禁止されます。

注. IELSRn や DELSRn で同じ割り込みを設定することは禁止されています。

DMAC または DTC が IRQi 端子からの要求先として選択された場合、その割り込みに対して IRQCRi の IRQMD[1:0] ビットをエッジ検出の選択に設定する必要があります。

14.4.2.1 CPU 割り込み要求

IELSRn.DTCE = 0 のとき、IELSRn レジスタで指定されたイベントが NVIC に出力されます。IELSRn.IELS[8:0] ビットを対象のイベントに設定し、IELSRn.DTCE ビットを 0 にする。

14.4.2.2 DTC の起動

IELSRn.DTCE = 1 のとき、IELSRn レジスタで指定されたイベントが DTC に出力されます。DTC 送信の完了後、対応する割り込みが発生します。以下の手順に従ってください。

1. IELSRn.IELS[8:0] ビットを対象のイベントに設定し、IELSRn.DTCE ビットを 1 にする。
2. DTC モジュール起動ビット (DTCST.DTCST) を 1 にする。

DTC が要求先となる場合の動作を表 14.5 に示します。

表 14.5 DTC が起動するときの動作

割り込み要求先	DISEL (注1)	残り転送動作	1要求あたりの動作	IR (注2)	転送後の割り込み要求先
DTC (注3)	1	≠ 0	DTC 転送 → CPU 割り込み	CPU による割り込み受け付け時にクリアされる。	DTC
		= 0	DTC 転送 → CPU 割り込み	CPU による割り込み受け付け時にクリアされる。	IELSRn.DTCE ビットがクリアされ、CPU が要求先になる。
	0	≠ 0	DTC 転送	DTC 転送データの読み出し後、DTC データ転送の開始時にクリアされる。	DTC
		= 0	DTC 転送 → CPU 割り込み	CPU による割り込み受け付け時にクリアされる。	IELSRn.DTCE ビットがクリアされ、CPU が要求先になる。

- 注 1. DTC.MRB.DISEL ビットで DTC 用の割り込み要求モードを設定します。
- 注 2. IELSRn.IR フラグが 1 のとき、再度発生した割り込み要求 (DTC 起動要求) は無視されます。
- 注 3. チェーン転送の場合は、最後のチェーン転送が終了するまで DTC 転送が継続します。このとき、DISEL ビットの状態と残りの転送数によって、転送後の CPU 割り込み発生の有無、IELSRn.IR フラグクリアのタイミング、および割り込み要求先が決まります。「18. データトランスファコントローラ (DTC)」の表 18.3 チェーン転送の条件を参照してください。

14.4.2.3 DMAC の起動

DELSRn レジスタで指定されたイベントが DMAC に出力されます。DMAC に対して割り込み要因を設定するには、以下の手順に従ってください。

1. DELSRn.DELS[8:0] ビットを対象のイベントに設定する。
2. 割り込みを使用する場合、IELSRn.IELS[8:0] ビットを設定して DMAC を割り込み要因とし、IELSRn.DTCE ビットを 1 にする。
3. 対象の DMAC チャンルの起動要因 (DMACm.DMTMD.DCTG[1:0]) を 01b (割り込みモジュール検出) にする。
4. 対象の DMAC チャンルの DMAC 転送許可ビット (DMACm.DMCNT.DTE) を 1 にする。
5. DMAC 動作許可ビット (DMACm.DMAST.DMST) を 1 にする。




図 14.3 DMAC 要求トリガと割り込み経路

14.4.3 デジタルフィルタ

デジタルフィルタ機能は、外部割り込み要求端子 (IRQ_i, i=0~15) と NMI 端子割り込みのために準備されています。この機能は、入力信号をフィルタサンプリングクロック (PCLKB) でサンプリングし、3 サンプルサイクル未満のパルス幅を持つ信号を除去します。

IRQ_i 端子に対するデジタルフィルタの使用法：

1. IRQCRi.FCLKSEL[1:0] ビットで、サンプリングクロックサイクルを PCLKB、PCLKB/8、PCLKB/32、または PCLKB/64 に設定する。
2. IRQCRi.FLTEN ビットを 1 (デジタルフィルタ有効) にする。

NMI 端子に対するデジタルフィルタの使用法：

1. NMICR.NFCLKSEL[1:0] ビットで、サンプリングクロックサイクルを PCLKB、PCLKB/8、PCLKB/32、または PCLKB/64 に設定する。
2. NMICR.NFLTEN ビットを 1 (デジタルフィルタ有効) にする。

図 14.4 にデジタルフィルタの動作例を示します。




図 14.4 デジタルフィルタの動作例

ソフトウェアスタンバイモードへ遷移する前に、IRQCRi.FLTEN ビットと NMICR.NFLTEN ビットをクリアして、デジタルフィルタを無効にしてください。ICU のクロックはソフトウェアスタンバイモードでは停止します。ソフトウェアスタンバイモードの終了時、回路はスタンバイ前の状態をスタンバイ解除後の状態と比較することでエッジを検出します。ソフトウェアスタンバイモード中に入力に変化すると、誤ったエッジが検出される可能性があります。ソフトウェアスタンバイモードの終了後、デジタルフィルタを再度有効にできます。

14.4.4 外部端子割り込み

外部端子割り込みの使用法：

1. IRQCRi.FLTEN ビット (i=0~15) を 0 (デジタルフィルタ無効) にする。
2. I/O ポートの設定値を設定または確認する。
3. IRQCRi レジスタの IRQMD[1:0] ビット、FCLKSEL[1:0] ビット、および FLTEN ビットを設定する。
4. IRQ 端子を以下のように選択する。
 - IRQ 端子を CPU 割り込み要求に使用する場合、IELSRn.IELS[8:0] ビットを設定し、IELSRn.DTCE ビットを 0 にする
 - IRQ 端子を DTC 起動に使用する場合、IELSRn.IELS[8:0] ビットを設定し、IELSRn.DTCE ビットを 1 にする

- IRQ 端子を DMAC 起動に使用する場合、DELSRn.DELS[8:0] ビットを設定する

14.5 ノンマスカブル割り込みの動作

ノンマスカブル割り込みをトリガできるのは、以下の要因です。

- NMI 端子割り込み
- 発振停止検出割り込み
- WDT アンダーフロー／リフレッシュエラー割り込み
- IWDT アンダーフロー／リフレッシュエラー割り込み
- 電圧監視 1 割り込み
- 電圧監視 2 割り込み
- SRAM パリティエラー割り込み
- SRAM ECC エラー割り込み
- MPU バスマスタエラー割り込み
- MPU バススレーブエラー割り込み
- CPU スタックポインタモニタ割り込み

ノンマスカブル割り込みは CPU でのみ使用可能です。DTC または DMAC の起動には使用できません。ノンマスカブル割り込みは他のすべての割り込みよりも優先します。ノンマスカブル割り込みの状態は、ノンマスカブル割り込みステータスレジスタ (NMISR) で確認できます。NMI 処理ルーチンから復帰する前に、NMISR のビットがすべて 0 であることを確認してください。

ノンマスカブル割り込みはデフォルトで無効になっています。ノンマスカブル割り込みを使用するには、以下の手順に従う必要があります。

1. NMI 端子を使用するために、NMICR.NFLTEN ビットを 0 (デジタルフィルタ無効) にする。
2. NMI 端子を使用するために、NMICR レジスタの NMIMD ビット、NFCLKSEL[1:0] ビット、および NFLTEN ビットを設定する。
3. NMI 端子を使用するために、NMICLR.NMICLR ビットを 1 にして NMISR.NMIST フラグを 0 にする。
4. ノンマスカブル割り込みイネーブルレジスタ (NMIER) の対応するビットを 1 にしてノンマスカブル割り込みを許可にする。

NMIER レジスタに 1 を書いた後は、NMIER レジスタの NMIEN ビットに対する後続のライトアクセスは無視されます。NMI 割り込みは、リセットの場合を除いて、許可されたものを禁止することはできません。

14.6 低消費電力モードからの復帰

スリープモードまたはソフトウェアスタンバイモードを終了させるために使用可能な割り込み要因は、表 14.4 に示されています。詳細は、「11. 低消費電力モード」を参照してください。14.6.1 ~ 14.6.3 には、割り込みを使用してスリープモード、ソフトウェアスタンバイモード、およびスヌーズモードから復帰する方法が示されています。ディープソフトウェアスタンバイモードについては、11.9 ディープソフトウェアスタンバイモードを参照してください。

14.6.1 スリープモードからの復帰

割り込みによってスリープモードから復帰する方法：

1. 割り込み要求先として CPU を選択する。
2. NVIC で割り込みを許可にする。

ノンマスカブル割り込みによってスリープモードから復帰するには、NMIER レジスタを使用して対象の割り込み要求を許可します。

14.6.2 ソフトウェアスタンバイモードからの復帰

ICU は、ノンマスカブル割り込みを用いるか、または WUPEN レジスタで選択された割り込みを用いて、ソフトウェアスタンバイモードからの復帰を可能にします。14.2.9 ウェイクアップ割り込みイネーブルレジスタ (WUPEN) を参照してください。

ソフトウェアスタンバイモードから復帰する方法：

1. ソフトウェアスタンバイモードからの復帰を許可する割り込み要因を選択する。
 - ノンマスカブル割り込みの場合、NMIER レジスタを使用して対象の割り込み要求を許可する
 - マスカブル割り込みの場合、WUPEN レジスタを使用して対象の割り込み要求を許可する
2. 割り込み要求先として CPU を選択する。
3. NVIC で割り込みを許可にする。

これらの条件を満たさない IRQ 端子による割り込み要求は、ソフトウェアスタンバイモードでクロックが停止している間は検出されません。

14.6.3 スヌーズモードからの復帰

ICU は、スヌーズモード用の割り込みを用いて、スヌーズモードからの復帰を可能にします。

スヌーズモードから通常モードへ復帰する方法：

1. 以下の方法のうちいずれかを使用して、スヌーズモードから通常モードへの復帰をトリガしたいイベントを選択する。
 - SELSR0.SELS[8:0] ビットでスヌーズモードから通常モードへの復帰をトリガしたいイベントを設定し、IELSRn.IELS[8:0] ビットで値 02Dh (ICU_SNZCANCEL) を設定する
 - IELSRn.IELS[8:0] ビットでスヌーズモードから通常モードへの復帰をトリガしたいイベントを設定する
2. 割り込み要求先として CPU を選択する。
3. NVIC で割り込みを許可にする。

注． スヌーズモードでは、クロックが ICU に供給されます。IELSRn で選択したイベントが検出された場合、ソフトウェアスタンバイモードから通常モードに復帰した後、CPU は割り込みアクノリッジを実行できます。DELSRn で選択したイベントが検出された場合、ソフトウェアスタンバイモードから通常モードに復帰した後、DMAC は割り込みアクノリッジを実行できます。

14.7 ノンマスカブル割り込みとともに WFI 命令を使用する場合

WFI 命令を実行するときは、常に NMISR レジスタのステータスフラグがすべて 0 であることを確認してください。

14.8 参考資料

ARM® Cortex®-M4 Processor Technical Reference Manual (ARM DDI 0439D).

15. バス

15.1 概要

表 15.1 にバスの仕様を、図 15.1 にバスの構成図を、表 15.2 にバス種類別アドレス対応表を示します。

本バスインタフェースは、LCD Intel 8080 インタフェースおよび Motorola 6800 インタフェースを接続する場合にも適用されます。

表 15.1 バスの仕様

バスの種類		内容
メインバス	Icodeバス (CPU)	<ul style="list-style-type: none"> • CPUを接続 • 内蔵メモリ (コードフラッシュメモリ、SRAMHS) を接続
	Dcodeバス (CPU)	<ul style="list-style-type: none"> • CPUを接続 • 内蔵メモリ (コードフラッシュメモリ、SRAMHS) を接続
	システムバス (CPU)	<ul style="list-style-type: none"> • CPUを接続 • 内蔵メモリ、内部周辺バス、および外部バスを接続
	DMAバス	<ul style="list-style-type: none"> • DMACおよびDTCを接続 • 内蔵メモリ、内部周辺バス、および外部バスを接続
	ETHERバス	<ul style="list-style-type: none"> • EDMACを接続 • 内蔵メモリ、内部周辺バス、および外部バスを接続
スレーブインタフェース	メモリバス1	<ul style="list-style-type: none"> • コードフラッシュメモリを接続
	メモリバス2	<ul style="list-style-type: none"> • SRAMHSを接続
	メモリバス3	<ul style="list-style-type: none"> • DMAバスとETHERバスを介して、コードフラッシュメモリとSRAMHSを接続
	メモリバス4	<ul style="list-style-type: none"> • SRAM0を接続
	メモリバス5	<ul style="list-style-type: none"> • スタンバイSRAMを接続
	内部周辺バス1	<ul style="list-style-type: none"> • 周辺モジュール関連のシステムコントロールを接続
	内部周辺バス3	<ul style="list-style-type: none"> • 周辺モジュール (CAC、ELC、I/Oポート、POEG、RTC、WDT、IWDI、IIC、CAN、SSIE、SRC、ADC12、DAC12、TSN、DOC) を接続
	内部周辺バス4	<ul style="list-style-type: none"> • 周辺モジュール (GPT、ETHERC、EDMAC、SCI、IrDA、SPI、CRC、SDHI) を接続
	内部周辺バス5	<ul style="list-style-type: none"> • 周辺モジュール (KINT、AGT、USBFS、PDC、ACMPHS、CTSU) を接続
	内部周辺バス7	<ul style="list-style-type: none"> • セキュアIP (SCE7) を接続
内部周辺バス9	<ul style="list-style-type: none"> • フラッシュメモリ (P/E時)^(注1)、データフラッシュメモリおよびTSNを接続 	
外部バス	CS領域	<ul style="list-style-type: none"> • 外部デバイスを接続
	SDRAM領域	<ul style="list-style-type: none"> • SDRAMを接続
	QSPI領域	<ul style="list-style-type: none"> • 外部SPIデバイスを接続

注1. P/E : プログラム/イレーズ




図 15.1 バスの構成図

表 15.2 バス種類別アドレス対応表

アドレス	バス	領域
0000 0000h ~ 01FF FFFFh	メモリバス 1、3	コードフラッシュメモリ
1FFE 0000h ~ 1FFF FFFFh	メモリバス 2、3	SRAMHS
2000 0000h ~ 2003 FFFFh	メモリバス 4	SRAM0
2004 0000h ~ 200F FFFFh	メモリバス 5	スタンバイ SRAM
4000 0000h ~ 4001 FFFFh	内部周辺バス 1	周辺 I/O レジスタ
4004 0000h ~ 4005 FFFFh	内部周辺バス 3	
4006 0000h ~ 4007 FFFFh	内部周辺バス 4	
4008 0000h ~ 4009 FFFFh	内部周辺バス 5	
400C 0000h ~ 400D FFFFh	内部周辺バス 7	セキュア IP
4010 0000h ~ 407F FFFFh	内部周辺バス 9	フラッシュメモリ (P/E 時 (注1))、データフラッシュメモリおよび TSN
6000 0000h ~ 67FF FFFFh	外部バス	QSPI 領域
8000 0000h ~ 97FF FFFFh	外部バス	CS 領域と SDRAM 領域

注 1. P/E : プログラム/イレース

15.2 バスの説明

15.2.1 メインバス

CPU 用のメインバスは、ICode バス、DCode バス、およびシステムバスで構成されます。

- ICode バスと DCode バス:コードフラッシュメモリと SRAMHS に接続。ICode バスは CPU への命令アクセスに使用、DCode バスは CPU へのデータアクセスに使用
- システムバス:SRAM0、スタンバイ SRAM、データフラッシュメモリ、内部周辺バス、および外部バスに接続。CPU への命令およびデータのアクセスに使用

CPU 以外のモジュール用のメインバスは、DMA バス、ETHER バスで構成されます。

- DMA バス:コードフラッシュメモリ、SRAMHS、SRAM0、スタンバイ SRAM、データフラッシュメモリ、および外部バスに接続
- ETHER バス:コードフラッシュメモリ、SRAMHS、SRAM0、スタンバイ SRAM、データフラッシュメモリ、および外部バスに接続

マスタ転送とスレーブ転送のさまざまな組み合わせの同時通信が可能です。

DMAC および DTC ブロックでは、DMAC と DTC の間で DMA バス権の調停が行われます。下記の固定優先順位が用いられます。

DMAC0 > DMAC1 > DMAC2 > DMAC3 > DMAC4 > DMAC5 > DMAC6 > DMAC7 > DTC

起動要求を受け付けた 1 つの DTC と DMAC チャネルのみが、バス権要求を発行できます。また、DTC の転送制御情報を読み出している間は、DTC 以外のマスタからのバスアクセス要求は受け付けません。

調停プロトコルには、優先順位固定またはラウンドロビンのいずれかを選択できます。詳細は、[15.3.19 スレーブバスコントロールレジスタ \(BUSSCNT<slave>\)](#) を参照してください。

15.2.2 スレーブインタフェース

Cortex®-M4 コアを用いた製品には、ICode および DCode バス領域とシステムバス領域が含まれています。

ICode および DCode バス領域を作成するため、バスマトリックスは、メインバスからコードフラッシュメモリと SRAMHS のスレーブインタフェースまで、ICode バス、DCode バス、およびメモリバス 3 を接続しています。これらのバス間で、スレーブインタフェースへのバスアクセスが調停されます。調停プロトコルには、優先順位固定またはラウンドロビンのいずれかを選択できます。詳細は、[15.3.19 スレーブバスコントロールレジスタ \(BUSSCNT<slave>\)](#) を参照してください。

システムバス領域を作成するため、バスマトリックスは、メインバスから SRAM0、スタンバイ SRAM、データフラッシュメモリ、内部周辺バス、および外部バスのスレーブインタフェースまで、システムバス、DMA バス、および ETHER バスを接続しています。これら 3 つのバス間で、スレーブインタフェースへのバスアクセスが調停されます。調停プロトコルには、優先順位固定またはラウンドロビンのいずれかを選択できます。詳細は、[15.3.19 スレーブバスコントロールレジスタ \(BUSSCNT<slave>\)](#) を参照してください。

メインバスからスレーブインタフェースへの接続については、[表 15.1](#) に記載のスレーブインタフェースを参照してください。外部バスについては、[15.2.3 外部バス](#) を参照してください。

マスタ転送とスレーブ転送のさまざまな組み合わせの同時通信が可能です。

15.2.3 外部バス

外部バスコントローラは、CPU システムバス、DMAC バス、および ETHER バスからの外部アドレス空間におけるバスアクセス要求を調停します。その優先順位は外部バスのプライオリティ制御ビット (BUSSCNT.ARBMET[1:0]) で設定可能です。詳細は、[15.3.19 スレーブバスコントロールレジスタ \(BUSSCNT<slave>\)](#) を参照してください。

バスシステムには QSPI 用の外部空間があります。「[37. クワッドシリアルペリフェラルインタフェース \(QSPI\)](#)」を参照してください。

表 15.3 に外部バスの仕様を、表 15.4 に入出力端子を示します。

表 15.3 外部バスの仕様

項目	内容
外部アドレス空間	<ul style="list-style-type: none"> 外部アドレス空間を8つのCS領域 (CS0~CS7) とSDRAM領域 (SDCS) に分割して管理 領域ごとにチップセレクト信号の出力が可能 領域ごとにバス幅を選択可能 <ul style="list-style-type: none"> -セパレートバス: 8ビットバス空間/16ビットバス空間を選択可能 -アドレス/データマルチプレクスバス: 8ビットバス空間/16ビットバス空間を選択可能 領域ごとにエンディアン形式を設定可能
CS領域コントローラ	<ul style="list-style-type: none"> リカバリサイクルを挿入可能 <ul style="list-style-type: none"> -リードリカバリ: 最大15サイクル -ライトリカバリ: 最大15サイクル サイクルウェイト機能: 最大31サイクルウェイト (ページアクセスには最大7サイクルウェイト) ウェイト制御の設定: <ul style="list-style-type: none"> -チップセレクト信号 (CS0~CS7) のアサート/ネゲートタイミング -リード信号 (RD) とライト信号 (WR0/WR および WR1) のアサートタイミング -データ出力の開始/終了タイミング ライトアクセスモード: <ul style="list-style-type: none"> -1ライトストロブモード/バイトストロブモード セパレートバス、アドレス/データマルチプレクスバスを領域ごとに設定可能
SDRAM領域コントローラ	<ul style="list-style-type: none"> ロウアドレス/コラムアドレスのマルチプレクス出力 (8、9、10、または11ビット) オートリフレッシュとセルフリフレッシュを選択可能 CASレイテンシを1~3に設定可能
ライトバッファ機能	バスマスタからのライトデータをライトバッファに書き込んだ時点で、バスマスタ側のライトアクセスを終了
周波数	<ul style="list-style-type: none"> CS領域コントローラ (CSC) は外部バスクロック (BCLK) に同期して動作 (注1) EBCLK端子出力の周波数は、デフォルトでBCLKと同じ。外部バスクロックコントロールレジスタのEBCLK端子出力選択ビット (BCKCR.BCLKDIV) により、BCLKサイクルの2分周が可能。詳細は、「9. クロック発生回路」を参照してください。 SDRAM領域コントローラ (SDRAMC) は、SDRAMクロック (SDCLK) に同期して動作

注 1. SDRAM 使用時は、BCLK と SDCLK は同じ周波数で動作させる必要があります。

表 15.4 外部バスの入出力端子

端子名	入出力	関連機能	内容
EBCLK, SDCLK (注1)	出力	CSC, SDRAMC	クロック出力端子
A20 ~ A00 (注2)	出力	CSC, SDRAMC	アドレス出力端子
D15 ~ D00 DQ15 ~ DQ00	入出力	CSC, SDRAMC	D15 ~ D00はCSCデータの入出力端子 DQ15 ~ DQ00はSDRAMCデータの入出力端子： <ul style="list-style-type: none"> 16ビットバス空間を設定した場合、D15 ~ D00、DQ15 ~ DQ00端子が有効 8ビットバス空間を設定した場合、D07 ~ D00、DQ07 ~ DQ00端子が有効
BC0	出力	CSC	<ul style="list-style-type: none"> 1ライトストロープモード時、外部アドレス空間へのアクセス中にD07 ~ D00が有効であることを示すストロープ信号 (Lowの場合)、アクティブLow 8ビットバス空間を設定した場合、ライトアクセスモードに関係なく常にLow出力となる
BC1	出力	CSC	<ul style="list-style-type: none"> 1ライトストロープモード時、外部アドレス空間へのアクセス中にD15 ~ D08が有効であることを示すストロープ信号 (Lowの場合)、アクティブLow 8ビットバス空間を設定した場合、使用しない
CS0 (注3)	出力	CSC	領域0 (CS0) のチップセレクト信号、アクティブLow
CS1 (注3)	出力	CSC	領域1 (CS1) のチップセレクト信号、アクティブLow
CS2 (注3)	出力	CSC	領域2 (CS2) のチップセレクト信号、アクティブLow
CS3 (注3)	出力	CSC	領域3 (CS3) のチップセレクト信号、アクティブLow
CS4	出力	CSC	領域4 (CS4) のチップセレクト信号、アクティブLow
CS5	出力	CSC	領域5 (CS5) のチップセレクト信号、アクティブLow
CS6	出力	CSC	領域6 (CS6) のチップセレクト信号、アクティブLow
CS7	出力	CSC	領域7 (CS7) のチップセレクト信号、アクティブLow
RD	出力	CSC	外部アドレス空間 (CS0 ~ CS7) から読み出し中であることを示すストロープ信号、アクティブLow
WR0/WR (注4)	出力	CSC	<ul style="list-style-type: none"> WR0信号は、バイトストロープモード時、外部アドレス空間へ書き込み中であることを示すストロープ信号、アクティブLow WR信号は、1ライトストロープモード時、外部アドレス空間へ書き込み中であることを示すストロープ信号、アクティブLow 8ビットバス空間を設定した場合、ライトアクセスモードに関係なくライトアクセス中は常にLow出力となる
WR1	出力	CSC	<ul style="list-style-type: none"> バイトストロープモード時、外部アドレス空間への書き込み中にD15 ~ D08が有効であることを示すストロープ信号、アクティブLow 1ライトストロープモード時、この信号は無効 8ビットバス空間を設定した場合、使用しない
ALE	出力	CSC	アドレス/データマルチプレクスバス選択時のアドレスラッチ信号
WAIT	入力	CSC	外部アドレス空間 (CS0 ~ CS7) へのアクセス時に用いられるウェイト要求信号 (Lowの場合)、アクティブLow
CKE	出力	SDRAMC	クロックイネーブル信号
SDCS	出力	SDRAMC	チップセレクト信号、アクティブLow
RAS	出力	SDRAMC	ロウアドレスストロープ信号、アクティブLow
CAS	出力	SDRAMC	コラムアドレスストロープ信号、アクティブLow
WE	出力	SDRAMC	ライトイネーブル信号、アクティブLow
DQM0	出力	SDRAMC	入出力データマスクイネーブル信号 (DQ07 ~ DQ00を制御)
DQM1	出力	SDRAMC	入出力データマスクイネーブル信号 (DQ15 ~ DQ08を制御)

注 1. EBCLK 端子機能と SDCLK 端子機能は、CS 領域コントローラ (CSC) と SDRAM 領域コントローラ (SDRAMC) によって共有されます。CSC と SDRAMC を同時に使用する場合、SDCLK 端子機能が有効です。

注 2. A20 ~ A00 端子機能は、CSC と SDRAMC によって共有されます。

CSC のみを使用する場合：

A00 端子機能と BC0 端子機能は同じ端子を共有しており、領域ごとにバイトストロープモード時は A00 端子、1 ライトストロープモード時は BC0 端子が有効になります。1 ライトストロープモード時は、8 ビット外部バス幅の設定は禁止です。

SDRAMC のみを使用する場合：

A15 ~ A00 端子機能が有効です。

A00 端子機能と DQM1 端子機能は同じ端子を共有しており、外部バス幅に応じてどちらか一方が有効になります。
8 ビットバス幅を選択した場合、A00 端子機能になります。16 ビットバス幅を選択した場合、DQM1 端子機能になります。
CSC と SDRAMC を同時に使用する場合：
A20 ~ A16 端子機能は、CSC に対して有効です。A15 ~ A00 端子機能は、CSC と SDRAMC によって共有されます。
SDRAMC での A00 および DQM1 端子機能は上記のとおりです。
CSC での A00 および BC0 端子機能は上記のとおりです。

- 注 3. CS0 ~ CS3 (CSC) 端子機能と SDRAMC 端子機能は同じ端子を共有しています。CSC と SDRAMC を同時に使用する場
合、CS0 ~ CS3 端子機能は無効です。
- 注 4. WR0 信号と WR 信号は同じ信号です。1 ライトストロープモード時、WR0 信号は WR 端子のことを示します。

15.2.4 並列動作

それぞれのバスマスタが異なるスレーブにアクセスする場合、並列に動作することが可能です。たとえば、CPU がフラッシュから命令、SRAM からオペランドをフェッチする場合、同時に DMAC は、周辺バスと外部バスの間で転送処理が可能です。

図 15.2 に並列動作の例を示します。この例では、CPU は命令バスとオペランドバスを使用して、それぞれフラッシュと SRAM に同時にアクセスしています。また、CPU がフラッシュメモリと SRAM にアクセスする間、DMAC/DTC と EDMAC は、DMA バス (DMAC/DTC) と ETHER バス (EDMAC) を同時に使用して、周辺バスまたは外部バスにアクセスしています。




図 15.2 並列動作の例

15.2.5 バスの設定

外部バスの設定には、以下のレジスタを使用します。

- モード設定 :
CSn モードレジスタ (CSnMOD)、CSn ウェイトコントロールレジスタ 1 (CSnWCR1)、CSn ウェイトコントロールレジスタ 2 (CSnWCR2)、CSn コントロールレジスタ (CSnCR)、CSn リカバリサイクル設定レジスタ (CSnREC)、CS リカバリサイクル挿入イネーブルレジスタ (CSRECEN)、およびバスプライオリティコントロールレジスタ (BUSSCNT)
- I/O ポートの割り当て :
PmnPFS.PMR = 1 および PmnPFS.PSEL[4:0] = 0Bh
- 外部バスクロック (BCLK) と SDRAM クロック (SDCLK) の周波数 :
SCKDIVCR レジスタ

PmnPFS については「20. I/O ポート」を、SCKDIVCR については「9. クロック発生回路」を参照してください。

15.2.6 制限事項

(1) エンディアンに関する制限事項

Cortex-M4 コアでコードを実行する場合、メモリ空間はリトルエンディアンでなければいけません。

15.3 レジスタの説明

15.3.1 CSn コントロールレジスタ (CSnCR) (n = 0 ~ 7)

アドレス [BUS.CS0CR 4000 3802h](#)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	MPXEN	—	—	—	EMOD E	—	—	BSIZE[1:0]	—	—	—	—	EXENB
リセット後の値	0	0	0	0	0	0	0	0	0	1	0	0	0	0	1

アドレス [BUS.CS1CR 4000 3812h](#), [BUS.CS2CR 4000 3822h](#), [BUS.CS3CR 4000 3832h](#), [BUS.CS4CR 4000 3842h](#),
[BUS.CS5CR 4000 3852h](#), [BUS.CS6CR 4000 3862h](#), [BUS.CS7CR 4000 3872h](#)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	MPXEN	—	—	—	EMOD E	—	—	BSIZE[1:0]	—	—	—	—	EXENB
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	EXENB	動作許可	0 : 動作禁止 1 : 動作許可	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	BSIZE[1:0]	外部バス幅選択	b5 b4 0 0 : 16ビットバス空間 0 1 : 設定禁止 1 0 : 8ビットバス空間 1 1 : 設定禁止	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	EMODE	エンディアンモード指定	0 : リトルエンディアン 1 : ビッグエンディアン	R/W
b11-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12	MPXEN	アドレス/データマルチプレクスI/O インタフェース選択	0 : 領域nはセパレートバスインタフェース 1 : 領域nはアドレス/データマルチプレクスI/Oインタ フェース (n = 0 ~ 7)	R/W
b15-b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

外部バスへのアクセス中は、CSnCR レジスタに書き込まないでください。

EXENB ビット (動作許可)

対応する CS 領域の動作を許可します。MCU のリセット時は、領域 0 (CS0) のみ動作許可 (EXENB = 1) になり、それ以外の領域は動作禁止 (EXENB = 0) になります。禁止領域へアクセスしても何も影響されません。

CSC と SDRAMC を同時使用する場合、BCLK と SDCLK は同じ周波数で動作させる必要があります。

CS0 ~ CS3 端子機能および EBCLK 端子機能を使用する場合は、SDCKOCR.SDCKOEN を 0 に設定して SDRAM クロック (SDCLK) の出力を停止してください。

BSIZE[1:0] ビット (外部バス幅選択)

対応する領域のデータバス幅を指定します。

EMODE ビット (エンディアンモード指定)


対応する領域のエンディアン形式を指定します。Cortex-M4 コアはリトルエンディアンで固定されています。そのため、リトルエンディアンが指定された場合にのみ命令コードが外部空間に配置されます。領域にビッグエンディアンが指定された場合、命令コードは配置されません。

MPXEN ビット (アドレス/データマルチプレクス I/O インタフェース選択)

各領域のセパレートバスインタフェースまたはアドレス/データマルチプレクス I/O インタフェースを指定します。

15.3.2 CSn リカバリサイクル設定レジスタ (CSnREC) (n = 0 ~ 7)

アドレス [BUS.CS0REC 4000 380Ah](#), [BUS.CS1REC 4000 381Ah](#), [BUS.CS2REC 4000 382Ah](#), [BUS.CS3REC 4000 383Ah](#),
[BUS.CS4REC 4000 384Ah](#), [BUS.CS5REC 4000 385Ah](#), [BUS.CS6REC 4000 386Ah](#), [BUS.CS7REC 4000 387Ah](#)



ビット	シンボル	ビット名	機能	R/W																																																			
b3-b0	RRCV[3:0]	リードリカバリ設定	<table border="0"> <tr> <td>b3</td> <td>b0</td> <td></td> </tr> <tr> <td>0 0 0 0</td> <td>0</td> <td>: リカバリサイクルの挿入なし</td> </tr> <tr> <td>0 0 0 1</td> <td>1</td> <td>: リカバリサイクルを1サイクル挿入</td> </tr> <tr> <td>0 0 1 0</td> <td>0</td> <td>: リカバリサイクルを2サイクル挿入</td> </tr> <tr> <td>0 0 1 1</td> <td>1</td> <td>: リカバリサイクルを3サイクル挿入</td> </tr> <tr> <td>0 1 0 0</td> <td>0</td> <td>: リカバリサイクルを4サイクル挿入</td> </tr> <tr> <td>0 1 0 1</td> <td>1</td> <td>: リカバリサイクルを5サイクル挿入</td> </tr> <tr> <td>0 1 1 0</td> <td>0</td> <td>: リカバリサイクルを6サイクル挿入</td> </tr> <tr> <td>0 1 1 1</td> <td>1</td> <td>: リカバリサイクルを7サイクル挿入</td> </tr> <tr> <td>1 0 0 0</td> <td>0</td> <td>: リカバリサイクルを8サイクル挿入</td> </tr> <tr> <td>1 0 0 1</td> <td>1</td> <td>: リカバリサイクルを9サイクル挿入</td> </tr> <tr> <td>1 0 1 0</td> <td>0</td> <td>: リカバリサイクルを10サイクル挿入</td> </tr> <tr> <td>1 0 1 1</td> <td>1</td> <td>: リカバリサイクルを11サイクル挿入</td> </tr> <tr> <td>1 1 0 0</td> <td>0</td> <td>: リカバリサイクルを12サイクル挿入</td> </tr> <tr> <td>1 1 0 1</td> <td>1</td> <td>: リカバリサイクルを13サイクル挿入</td> </tr> <tr> <td>1 1 1 0</td> <td>0</td> <td>: リカバリサイクルを14サイクル挿入</td> </tr> <tr> <td>1 1 1 1</td> <td>1</td> <td>: リカバリサイクルを15サイクル挿入</td> </tr> </table>	b3	b0		0 0 0 0	0	: リカバリサイクルの挿入なし	0 0 0 1	1	: リカバリサイクルを1サイクル挿入	0 0 1 0	0	: リカバリサイクルを2サイクル挿入	0 0 1 1	1	: リカバリサイクルを3サイクル挿入	0 1 0 0	0	: リカバリサイクルを4サイクル挿入	0 1 0 1	1	: リカバリサイクルを5サイクル挿入	0 1 1 0	0	: リカバリサイクルを6サイクル挿入	0 1 1 1	1	: リカバリサイクルを7サイクル挿入	1 0 0 0	0	: リカバリサイクルを8サイクル挿入	1 0 0 1	1	: リカバリサイクルを9サイクル挿入	1 0 1 0	0	: リカバリサイクルを10サイクル挿入	1 0 1 1	1	: リカバリサイクルを11サイクル挿入	1 1 0 0	0	: リカバリサイクルを12サイクル挿入	1 1 0 1	1	: リカバリサイクルを13サイクル挿入	1 1 1 0	0	: リカバリサイクルを14サイクル挿入	1 1 1 1	1	: リカバリサイクルを15サイクル挿入	R/W
b3	b0																																																						
0 0 0 0	0	: リカバリサイクルの挿入なし																																																					
0 0 0 1	1	: リカバリサイクルを1サイクル挿入																																																					
0 0 1 0	0	: リカバリサイクルを2サイクル挿入																																																					
0 0 1 1	1	: リカバリサイクルを3サイクル挿入																																																					
0 1 0 0	0	: リカバリサイクルを4サイクル挿入																																																					
0 1 0 1	1	: リカバリサイクルを5サイクル挿入																																																					
0 1 1 0	0	: リカバリサイクルを6サイクル挿入																																																					
0 1 1 1	1	: リカバリサイクルを7サイクル挿入																																																					
1 0 0 0	0	: リカバリサイクルを8サイクル挿入																																																					
1 0 0 1	1	: リカバリサイクルを9サイクル挿入																																																					
1 0 1 0	0	: リカバリサイクルを10サイクル挿入																																																					
1 0 1 1	1	: リカバリサイクルを11サイクル挿入																																																					
1 1 0 0	0	: リカバリサイクルを12サイクル挿入																																																					
1 1 0 1	1	: リカバリサイクルを13サイクル挿入																																																					
1 1 1 0	0	: リカバリサイクルを14サイクル挿入																																																					
1 1 1 1	1	: リカバリサイクルを15サイクル挿入																																																					
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																																																			
b11-b8	WRCV[3:0]	ライトリカバリ設定	<table border="0"> <tr> <td>b11</td> <td>b8</td> <td></td> </tr> <tr> <td>0 0 0 0</td> <td>0</td> <td>: リカバリサイクルの挿入なし</td> </tr> <tr> <td>0 0 0 1</td> <td>1</td> <td>: リカバリサイクルを1サイクル挿入</td> </tr> <tr> <td>0 0 1 0</td> <td>0</td> <td>: リカバリサイクルを2サイクル挿入</td> </tr> <tr> <td>0 0 1 1</td> <td>1</td> <td>: リカバリサイクルを3サイクル挿入</td> </tr> <tr> <td>0 1 0 0</td> <td>0</td> <td>: リカバリサイクルを4サイクル挿入</td> </tr> <tr> <td>0 1 0 1</td> <td>1</td> <td>: リカバリサイクルを5サイクル挿入</td> </tr> <tr> <td>0 1 1 0</td> <td>0</td> <td>: リカバリサイクルを6サイクル挿入</td> </tr> <tr> <td>0 1 1 1</td> <td>1</td> <td>: リカバリサイクルを7サイクル挿入</td> </tr> <tr> <td>1 0 0 0</td> <td>0</td> <td>: リカバリサイクルを8サイクル挿入</td> </tr> <tr> <td>1 0 0 1</td> <td>1</td> <td>: リカバリサイクルを9サイクル挿入</td> </tr> <tr> <td>1 0 1 0</td> <td>0</td> <td>: リカバリサイクルを10サイクル挿入</td> </tr> <tr> <td>1 0 1 1</td> <td>1</td> <td>: リカバリサイクルを11サイクル挿入</td> </tr> <tr> <td>1 1 0 0</td> <td>0</td> <td>: リカバリサイクルを12サイクル挿入</td> </tr> <tr> <td>1 1 0 1</td> <td>1</td> <td>: リカバリサイクルを13サイクル挿入</td> </tr> <tr> <td>1 1 1 0</td> <td>0</td> <td>: リカバリサイクルを14サイクル挿入</td> </tr> <tr> <td>1 1 1 1</td> <td>1</td> <td>: リカバリサイクルを15サイクル挿入</td> </tr> </table>	b11	b8		0 0 0 0	0	: リカバリサイクルの挿入なし	0 0 0 1	1	: リカバリサイクルを1サイクル挿入	0 0 1 0	0	: リカバリサイクルを2サイクル挿入	0 0 1 1	1	: リカバリサイクルを3サイクル挿入	0 1 0 0	0	: リカバリサイクルを4サイクル挿入	0 1 0 1	1	: リカバリサイクルを5サイクル挿入	0 1 1 0	0	: リカバリサイクルを6サイクル挿入	0 1 1 1	1	: リカバリサイクルを7サイクル挿入	1 0 0 0	0	: リカバリサイクルを8サイクル挿入	1 0 0 1	1	: リカバリサイクルを9サイクル挿入	1 0 1 0	0	: リカバリサイクルを10サイクル挿入	1 0 1 1	1	: リカバリサイクルを11サイクル挿入	1 1 0 0	0	: リカバリサイクルを12サイクル挿入	1 1 0 1	1	: リカバリサイクルを13サイクル挿入	1 1 1 0	0	: リカバリサイクルを14サイクル挿入	1 1 1 1	1	: リカバリサイクルを15サイクル挿入	R/W
b11	b8																																																						
0 0 0 0	0	: リカバリサイクルの挿入なし																																																					
0 0 0 1	1	: リカバリサイクルを1サイクル挿入																																																					
0 0 1 0	0	: リカバリサイクルを2サイクル挿入																																																					
0 0 1 1	1	: リカバリサイクルを3サイクル挿入																																																					
0 1 0 0	0	: リカバリサイクルを4サイクル挿入																																																					
0 1 0 1	1	: リカバリサイクルを5サイクル挿入																																																					
0 1 1 0	0	: リカバリサイクルを6サイクル挿入																																																					
0 1 1 1	1	: リカバリサイクルを7サイクル挿入																																																					
1 0 0 0	0	: リカバリサイクルを8サイクル挿入																																																					
1 0 0 1	1	: リカバリサイクルを9サイクル挿入																																																					
1 0 1 0	0	: リカバリサイクルを10サイクル挿入																																																					
1 0 1 1	1	: リカバリサイクルを11サイクル挿入																																																					
1 1 0 0	0	: リカバリサイクルを12サイクル挿入																																																					
1 1 0 1	1	: リカバリサイクルを13サイクル挿入																																																					
1 1 1 0	0	: リカバリサイクルを14サイクル挿入																																																					
1 1 1 1	1	: リカバリサイクルを15サイクル挿入																																																					
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																																																			

外部バスへのアクセス中は、CSnREC レジスタに書き込まないでください。

前バスアクセスがセパレートバスからの場合、CSRECEN レジスタのセパレートバス用リカバリサイクル挿入許可ビット (RCVEN_i) (i = 0 ~ 7) でリカバリサイクルの挿入が許可されているとき、CSnREC レジスタが有効になります。前バスアクセスがアドレス/データマルチプレクスバスの場合、CSRECEN レジスタのマルチプレクスバス用リカバリサイクル挿入許可ビット (RCVENM_j) (j = 0 ~ 7) によって、リカバリサイクル挿入許可に設定されている場合に CSnREC は有効となります。詳細は、[15.5.4 リカバリサイクルの挿入](#)を参照してください。

RRCV[3:0] ビット (リードリカバリ設定)

CSn (n = 0 ~ 7) の外部バスに対するリードアクセス後に挿入するリカバリサイクル数を指定します。リカバリサイクルの挿入を許可し、これらのビットを 0000b 以外にすると、以下の場合に 1 ~ 15 のリカバリサイクルが挿入されます。

- 外部バスにリードアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにライトアクセスする場合

WRCV[3:0] ビット (ライトリカバリ設定)

CS_n (n = 0 ~ 7) の外部バスに対するライトアクセス後に挿入するリカバリサイクル数を指定します。リカバリサイクルの挿入を許可し、これらのビットを 0000b 以外にすると、以下の場合に 1 ~ 15 のリカバリサイクルが挿入されます。

- 外部バスにライトアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにライトアクセスする場合

15.3.3 CS リカバリサイクル挿入イネーブルレジスタ (CSRECEN)

アドレス BUS.CSRECEN 4000 3880h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	RCVEN M7	RCVEN M6	RCVEN M5	RCVEN M4	RCVEN M3	RCVEN M2	RCVEN M1	RCVEN M0	RCVEN 7	RCVEN 6	RCVEN 5	RCVEN 4	RCVEN 3	RCVEN 2	RCVEN 1	RCVEN 0
リセット後の値	0	0	1	1	1	1	1	0	0	0	1	1	1	1	1	0

ビット	シンボル	ビット名	機能	R/W
b0	RCVEN0	セパレートバス用リカバリサイクル挿入許可0	0: 禁止 1: 許可	R/W
b1	RCVEN1	セパレートバス用リカバリサイクル挿入許可1	0: 禁止 1: 許可	R/W
b2	RCVEN2	セパレートバス用リカバリサイクル挿入許可2	0: 禁止 1: 許可	R/W
b3	RCVEN3	セパレートバス用リカバリサイクル挿入許可3	0: 禁止 1: 許可	R/W
b4	RCVEN4	セパレートバス用リカバリサイクル挿入許可4	0: 禁止 1: 許可	R/W
b5	RCVEN5	セパレートバス用リカバリサイクル挿入許可5	0: 禁止 1: 許可	R/W
b6	RCVEN6	セパレートバス用リカバリサイクル挿入許可6	0: 禁止 1: 許可	R/W
b7	RCVEN7	セパレートバス用リカバリサイクル挿入許可7	0: 禁止 1: 許可	R/W
b8	RCVENM0	マルチプレクスバス用リカバリサイクル挿入許可0	0: 禁止 1: 許可	R/W
b9	RCVENM1	マルチプレクスバス用リカバリサイクル挿入許可1	0: 禁止 1: 許可	R/W
b10	RCVENM2	マルチプレクスバス用リカバリサイクル挿入許可2	0: 禁止 1: 許可	R/W
b11	RCVENM3	マルチプレクスバス用リカバリサイクル挿入許可3	0: 禁止 1: 許可	R/W
b12	RCVENM4	マルチプレクスバス用リカバリサイクル挿入許可4	0: 禁止 1: 許可	R/W
b13	RCVENM5	マルチプレクスバス用リカバリサイクル挿入許可5	0: 禁止 1: 許可	R/W
b14	RCVENM6	マルチプレクスバス用リカバリサイクル挿入許可6	0: 禁止 1: 許可	R/W
b15	RCVENM7	マルチプレクスバス用リカバリサイクル挿入許可7	0: 禁止 1: 許可	R/W

外部バスへのアクセス中は、CSRECEN レジスタに書き込まないでください。リカバリサイクルの挿入については、[15.5.4 リカバリサイクルの挿入](#)を参照してください。

RCVEN_i ビット (セパレートバス用リカバリサイクル挿入許可 i) (i = 0 ~ 7)

外部バスにリードまたはライトアクセスした後、同じまたは異なる領域の外部バスにリードまたはライトアクセスする場合、リードリカバリサイクルまたはライトリカバリサイクルの挿入を許可します。

RCVENM_j ビット (マルチプレクスバス用リカバリサイクル挿入許可 j) (j = 0 ~ 7)

外部バスに対するリードアクセス後、同じまたは異なる領域の外部バスのリードまたはライトアクセスがある場合に、リードまたはライトリカバリサイクルの挿入を許可または禁止に設定することが可能です。

表 15.5 リカバリサイクルの挿入

アクセスの種類	外部アドレス空間	リカバリサイクルの挿入	対応するビット (セパレート/ マルチプレクス)
リードアクセス後の リードアクセス	同じ領域	RRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN0/RCVENM0
	異なる領域	RRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN1/RCVENM1
リードアクセス後の ライトアクセス	同じ領域	RRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN2/RCVENM2
	異なる領域	RRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN3/RCVENM3
ライトアクセス後の リードアクセス	同じ領域	WRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN4/RCVENM4
	異なる領域	WRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN5/RCVENM5
ライトアクセス後の ライトアクセス	同じ領域	WRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN6/RCVENM6
	異なる領域	WRCV[3:0]ビットで設定されたリカバリサイクル数が、 優先アクセス領域に対して挿入されます。	RCVEN7/RCVENM7

15.3.4 CSn モードレジスタ (CSnMOD) (n = 0 ~ 7)

アドレス [BUS.CS0MOD 4000 3002h](#), [BUS.CS1MOD 4000 3012h](#), [BUS.CS2MOD 4000 3022h](#), [BUS.CS3MOD 4000 3032h](#),
[BUS.CS4MOD 4000 3042h](#), [BUS.CS5MOD 4000 3052h](#), [BUS.CS6MOD 4000 3062h](#), [BUS.CS7MOD 4000 3072h](#)

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	PRMOD	—	—	—	—	—	PWENB	PRENB	—	—	—	—	EWENB	—	—	WRMOD
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	WRMOD	ライトアクセスモード選択	0 : バイトストローブモード 1 : 1ライトストローブモード	R/W
b2-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b3	EWENB	外部ウェイト許可	0 : 禁止 1 : 許可	R/W
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	PRENB	ページリードアクセス許可	0 : 禁止 1 : 許可	R/W
b9	PWENB	ページライトアクセス許可	0 : 禁止 1 : 許可	R/W
b14-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	PRMOD	ページリードアクセスモード選択	0 : ノーマルアクセス互換モード 1 : 外部データリード連続アサートモード	R/W

CSn 領域へのアクセス中は、CSnMOD レジスタに書き込まないでください。

WRMOD ビット (ライトアクセスモード選択)

ライトアクセス時の動作モードを選択します。本ビットを 0 にすると、バイトストローブモードになります。このとき、それぞれのバイト位置に対応した WRn 信号 (n=0, 1) によってデータライトが制御されます。本ビットを 1 にすると、1 ライトストローブモードになります。このとき、それぞれのバイト位置に対応した BCn 信号 (n=0, 1) と WR 信号によってデータライトが制御されます。

注 . 1 ライトストローブモード時は、8 ビット外部バス幅の設定は禁止です。

表 15.6 ライトアクセスモードの制御信号

ライトアクセスモード	端子名			
	WR1	WR0/WR	BC1	BC0
バイトストローブモード	○	○ (WR0)	x	x
1 ライトストローブモード	x	○ (WR)	○	○

○ : 有効, x : 無効

EWENB ビット (外部ウェイト許可)

外部ウェイトを許可します。本ビットを 0 にすると、WAIT 信号は禁止されます。1 にすると、外部ウェイトが許可され、WAIT 信号によってサイクルあたりのウェイト数の制御が可能になります。この場合、WAIT 信号が Low のとき、ウェイトサイクルが挿入されます。

PRENB ビット (ページリードアクセス許可)

ページリードアクセスを許可します。

注 . CSnCR.MPXEN ビットでアドレス/データマルチプレクス I/O インタフェースを選択している場合、本ビットによりページリードアクセスを許可しないでください。アドレス/データマルチプレクス I/O インタフェースでは、ページリードアクセスには対応していません。

PWENB ビット (ページライトアクセス許可)

ページライトアクセスを許可します。

注. CSnCR.MPXEN ビットでアドレス/データマルチプレクス I/O インタフェースを選択している場合、本ビットによりページライトアクセスを許可しないでください。アドレス/データマルチプレクス I/O インタフェースでは、ページライトアクセスには対応していません。

PRMOD ビット (ページリードアクセスモード選択)

ページリードアクセスの動作モードを選択します。本ビットを 0 にすると、ノーマルアクセス互換モードになります。このとき、1つのデータを読み出すごとに RD 信号がネゲートされ、RD アサートウェイトが挿入されます。RD アサートウェイトがない場合、外部バスアクセスの最後の転送以外、RD 信号はネゲートされません。

本ビットを 1 にすると、外部データリード連続アサートモードになります。このとき、RD アサートウェイトが挿入され、ウェイト中に RD 信号がアサートされ続けます。

15.3.5 CSn ウェイトコントロールレジスタ 1 (CSnWCR1) (n = 0 ~ 7)

アドレス [BUS.CS0WCR1 4000 3004h](#), [BUS.CS1WCR1 4000 3014h](#), [BUS.CS2WCR1 4000 3024h](#), [BUS.CS3WCR1 4000 3034h](#),
[BUS.CS4WCR1 4000 3044h](#), [BUS.CS5WCR1 4000 3054h](#), [BUS.CS6WCR1 4000 3064h](#), [BUS.CS7WCR1 4000 3074h](#)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	CSRWAIT[4:0]				—	—	—	CSWWAIT[4:0]					
リセット後の値	0	0	0	0	0	1	1	1	0	0	0	0	0	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	CSPRWAIT[2:0]		—	—	—	—	—	CSPWWAIT[2:0]			
リセット後の値	0	0	0	0	0	1	1	1	0	0	0	0	0	1	1	1

ビット	シンボル	ビット名	機能	R/W
b2-b0	CSPWWAIT[2:0]	ページライトサイクルウェイト選択 (注1)	b2 b0 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10-b8	CSPRWAIT[2:0]	ページリードサイクルウェイト選択 (注2)	b10 b8 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b15-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b20-b16	CSWWAIT[4:0]	ノーマルライトサイクルウェイト選択	b20 b16 0 0 0 0 0: ウェイトの挿入なし 0 0 0 0 1: ウェイトを1サイクル挿入 0 0 0 1 0: ウェイトを2サイクル挿入 0 0 0 1 1: ウェイトを3サイクル挿入 : 1 1 1 0 1: ウェイトを29サイクル挿入 1 1 1 1 0: ウェイトを30サイクル挿入 1 1 1 1 1: ウェイトを31サイクル挿入	R/W
b23-b21	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b28-b24	CSRWAIT[4:0]	ノーマルリードサイクルウェイト選択	b28 b24 0 0 0 0 0: ウェイトの挿入なし 0 0 0 0 1: ウェイトを1サイクル挿入 0 0 0 1 0: ウェイトを2サイクル挿入 0 0 0 1 1: ウェイトを3サイクル挿入 : 1 1 1 0 1: ウェイトを29サイクル挿入 1 1 1 1 0: ウェイトを30サイクル挿入 1 1 1 1 1: ウェイトを31サイクル挿入	R/W
b31-b29	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. CSPWWAIT[2:0] ビットの設定値は、CSnMOD.PWENB ビットが 1 の場合のみ有効となります。

注 2. CSPRWAIT[2:0] ビットの設定値は、CSnMOD.PRENB ビットが 1 の場合のみ有効となります。

外部バスへのアクセス中は、CSnWCR1 レジスタに書き込まないでください。各ビットは、バスインタフェースにあわせて、[15.5.7 制限事項 \(1\) セパレートバスインタフェース使用時の制限事項](#)、または [15.5.7 制限事項 \(2\) アドレス/データマルチプレクスバスインタフェース使用時の制限事項](#) に示す制限の範囲内で設定してください。

CSPWAIT[2:0] ビット (ページライトサイクルウェイト選択)

ページライトサイクル時の 2 サイクル目以降のアクセスに挿入するウェイトサイクル数を設定します。設定値は、CSnMOD.PWENB ビットが 1 のとき有効になります。

注 . $1 \leq \text{CSnWCR2.WDON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSPWAIT}[2:0] \text{ ビット}$ 、および $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSPWAIT}[2:0] \text{ ビット}$ となるように設定してください。

CSPRWAIT[2:0] ビット (ページリードサイクルウェイト選択)

ページリードサイクル時の 2 サイクル目以降のアクセスに挿入するウェイトサイクル数を設定します。設定値は、CSnMOD.PRENB ビットが 1 のとき有効になります。

注 . $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.RDON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSPRWAIT}[2:0] \text{ ビット}$ となるように設定してください。

CSWWAIT[4:0] ビット (ノーマルライトサイクルウェイト選択)

ノーマルライトサイクルまたはページライトサイクル時の最初のアクセスに挿入するウェイトサイクル数を設定します。

注 . $1 \leq \text{CSnWCR2.WDON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSWWAIT}[4:0] \text{ ビット}$ 、および $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.WRON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSWWAIT}[4:0] \text{ ビット}$ となるように設定してください。

CSRWAIT[4:0] ビット (ノーマルリードサイクルウェイト選択)

ノーマルリードサイクルまたはページリードサイクル時の最初のアクセスに挿入するウェイトサイクル数を設定します。

注 . $\text{CSnWCR2.CSON}[2:0] \text{ ビット} \leq \text{CSnWCR2.RDON}[2:0] \text{ ビット} \leq \text{CSnWCR1.CSRWAIT}[4:0] \text{ ビット}$ となるように設定してください。

15.3.6 CSn ウェイトコントロールレジスタ 2 (CSnWCR2) (n = 0 ~ 7)

アドレス [BUS.CS0WCR2 4000 3008h](#), [BUS.CS1WCR2 4000 3018h](#), [BUS.CS2WCR2 4000 3028h](#), [BUS.CS3WCR2 4000 3038h](#),
[BUS.CS4WCR2 4000 3048h](#), [BUS.CS5WCR2 4000 3058h](#), [BUS.CS6WCR2 4000 3068h](#), [BUS.CS7WCR2 4000 3078h](#)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	CSON[2:0]			—	WDON[2:0]			—	WRON[2:0]			—	RDON[2:0]		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	AWAIT[1:0]		—	WDOFF[2:0]		—	CSWOFF[2:0]			—	CSROFF[2:0]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1

ビット	シンボル	ビット名	機能	R/W
b2-b0	CSROFF[2:0]	リードアクセス時CS延長サイクル選択	b2 b0 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6-b4	CSWOFF[2:0]	ライトアクセス時CS延長サイクル選択	b6 b4 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10-b8	WDOFF[2:0]	ライトデータ出力延長サイクル選択	b10 b8 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13-b12	AWAIT[1:0]	アドレスサイクルウェイト選択	b13 b12 0 0: ウェイトの挿入なし 0 1: ウェイトを1サイクル挿入 1 0: ウェイトを2サイクル挿入 1 1: ウェイトを3サイクル挿入	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b18-b16	RDON[2:0]	RDアサートウェイト選択	b18 b16 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b19	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	ビット名	機能	R/W
b22-b20	WRON[2:0]	WRアサートウェイト選択	b22 b20 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b23	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b26-b24	WDON[2:0]	ライトデータ出力ウェイト選択	b26 b24 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b30-b28	CSON[2:0]	CSアサートウェイト選択	b30 b28 0 0 0: ウェイトの挿入なし 0 0 1: ウェイトを1サイクル挿入 0 1 0: ウェイトを2サイクル挿入 0 1 1: ウェイトを3サイクル挿入 1 0 0: ウェイトを4サイクル挿入 1 0 1: ウェイトを5サイクル挿入 1 1 0: ウェイトを6サイクル挿入 1 1 1: ウェイトを7サイクル挿入	R/W
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

外部バスへのアクセス中は、CSnWCR2 レジスタに書き込まないでください。各ビットは、バスインタフェースにあわせて、[15.5.7 制限事項 \(1\) セパレートバスインタフェース使用時の制限事項](#)、または [15.5.7 制限事項 \(2\) アドレス/データマルチプレクスバスインタフェース使用時の制限事項](#) に示す制限の範囲内で設定してください。

CSROFF[2:0] ビット (リードアクセス時 CS 延長サイクル選択)

リードアクセスモード時に、ウェイトサイクルの終了 (RD 信号のネゲート) から CSn 信号 (n=0~7) がネゲートされるまでの間に挿入するウェイトサイクル数を設定します。

CSWOFF[2:0] ビット (ライトアクセス時 CS 延長サイクル選択)

ライトアクセスモード時に、ウェイトサイクルの終了 (WRn 信号 (n=0,1) のネゲート) から CSn 信号 (n=0~7) がネゲートされるまでの間に挿入するウェイトサイクル数を設定します。

注. CSnWCR2.WDOFF[2:0] ビット ≤ CSnWCR2.CSWOFF[2:0] ビットとなるように設定してください。

WDOFF[2:0] ビット (ライトデータ出力延長サイクル選択)

ライトアクセスモード時に、ウェイトサイクルの終了 (WRn 信号 (n=0,1) のネゲート) からライトデータ出力が終了するまでの間に挿入するウェイトサイクル数を設定します。

注. CSnWCR2.WDOFF[2:0] ビット ≤ CSnWCR2.CSWOFF[2:0] ビットとなるように設定してください。

AWAIT[1:0] ビット (アドレスサイクルウェイト選択)

アドレス/データマルチプレクス I/O インタフェースのアドレス出力サイクルに挿入するウェイトサイクル数を設定します。

注. CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.AWAIT[1:0] ビット
リードアクセス時、CSnWCR2.AWAIT[1:0] ビット + 2 ≤ CSnWCR2.RDON[2:0] ビット ≤ CSnWCR1.CSRWAIT[4:0] となるように設定してください。
ライトアクセス時、CSnWCR2.AWAIT[1:0] ビット + 2 ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビット

ト、および CSnWCR2.AWAIT[1:0] ビット + 2 ≤ CSnWCR2.WDON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

RDON[2:0] ビット (RD アサートウェイト選択)

RD 信号のアサート前に挿入するウェイトサイクル数を設定します。

- 注. ノーマルリードアクセス時、CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.RDON[2:0] ビット ≤ CSnWCR1.CSRWAIT[4:0] ビットとなるように設定してください。
 ページリードアクセス時、CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.RDON[2:0] ビット ≤ CSnWCR1.CSPRWAIT[2:0] ビットとなるように設定してください。
 アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.AWAIT[1:0] ビット + 2 ≤ CSnWCR2.RDON[2:0] ビット ≤ CSnWCR1.CSRWAIT[4:0] ビットとなるように設定してください。

WRON[2:0] ビット (WR アサートウェイト選択)

WRn 信号 (n=0, 1) のアサート前に挿入するウェイトサイクル数を設定します。

- 注. ノーマルライトアクセス時、1 ≤ CSnWCR2.WDON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビット、および CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。
 ページライトアクセス時、1 ≤ CSnWCR2.WDON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSPWAIT[2:0] ビット、および CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。
 アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.AWAIT[1:0] ビット + 2 ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

WDON[2:0] ビット (ライトデータ出力ウェイト選択)

ライトデータの出力前に挿入するウェイトサイクル数を設定します。

- 注. ノーマルライトアクセス時、1 ≤ CSnWCR2.WDON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。
 ページライトアクセス時、1 ≤ CSnWCR2.WDON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。
 アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.AWAIT[1:0] ビット + 2 ≤ CSnWCR2.WDON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。

CSON[2:0] ビット (CS アサートウェイト選択)

CSn 信号 (n=0 ~ 7) のアサート前に挿入するウェイトサイクル数を設定します。

- 注. ノーマルリードアクセス時、CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.RDON[2:0] ビット ≤ CSnWCR1.CSRWAIT[4:0] ビットとなるように設定してください。
 ページリードアクセス時、CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.RDON[2:0] ビット ≤ CSnWCR1.CSPRWAIT[2:0] ビットとなるように設定してください。
 ノーマルライトアクセス時、CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSWWAIT[4:0] ビットとなるように設定してください。
 ページライトアクセス時、CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.WRON[2:0] ビット ≤ CSnWCR1.CSPWAIT[2:0] ビットとなるように設定してください。
 アドレス/データマルチプレクス I/O インタフェースの場合、CSnWCR2.CSON[2:0] ビット ≤ CSnWCR2.AWAIT[1:0] ビットとなるように設定してください。

15.3.7 SDC コントロールレジスタ (SDCCR)

アドレス [BUS.SDCCR 4000 3C00h](#)

b7	b6	b5	b4	b3	b2	b1	b0
—	—	BSIZE[1:0]	—	—	—	—	EXENB
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	EXENB	動作許可	0: 禁止 1: 許可	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	BSIZE[1:0]	SDRAMバス幅選択	b5 b4 0 0: 16ビットバス空間 0 1: 設定禁止 1 0: 8ビットバス空間 1 1: 設定禁止	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

EXENB ビット (動作許可)

SDRAM アドレス空間の動作を許可します。リセット時、動作は禁止 (EXENB = 0) になります。禁止領域へアクセスしても何も影響されません。

CSC と SDRAMC を同時使用する場合、BCLK と SDCLK は同じ周波数で動作させる必要があります。

15.3.8 SDC モードレジスタ (SDCMOD)

アドレス [BUS.SDCMOD 4000 3C01h](#)

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	EMODE
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	EMODE	エンディアンモード指定	0: SDRAMアドレス空間のエンディアンは動作モードのエンディアンと同じ 1: SDRAMアドレス空間のエンディアンは動作モードのエンディアンと異なる	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


このレジスタは、リセット解除後、一度だけ書き込みが可能です。2回以上ライトアクセスを行った場合の動作は保証されません。

EMODE ビット (エンディアンモード指定)

SDRAM アドレス空間のエンディアン形式を設定します。Cortex-M4 コアはリトルエンディアンで固定されています。そのため、リトルエンディアンが指定された場合にのみ命令コードが外部空間に配置されます。領域にビッグエンディアンが指定された場合、命令コードは配置されません。

15.3.9 SDRAM セルフリフレッシュコントロールレジスタ (SDSELF)

アドレス BUS.SDSELF 4000 3C10h



ビット	シンボル	ビット名	機能	R/W
b0	SFEN	SDRAMセルフリフレッシュ動作許可	0: 禁止 1: 許可	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


SDSELF レジスタは、表 15.14 の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

SFEN ビット (SDRAM セルフリフレッシュ動作許可)

セルフリフレッシュ動作を制御します。本ビットを1にすると、オートリフレッシュサイクルを行い、その後セルフリフレッシュを開始します。0にすると、セルフリフレッシュを終了し、オートリフレッシュが再開されます。本ビットを1にした場合、書き込み値はセルフリフレッシュの開始時点で有効になります。0にした場合、セルフリフレッシュ終了後のオートリフレッシュ開始時点で、書き込み値はすでに有効になっています。

15.3.10 SDRAM リフレッシュコントロールレジスタ (SDRFICR)

アドレス BUS.SDRFICR 4000 3C14h



ビット	シンボル	ビット名	機能	R/W
b11-b0	RFC[11:0]	オートリフレッシュ要求間隔設定	b11 b0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0: 設定禁止 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1: 2サイクル 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0: 3サイクル ⋮ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1: 4096サイクル	R/W
b15-b12	REFW[3:0]	オートリフレッシュサイクル数／セルフリフレッシュ解除サイクル数設定	b15 b12 0 0 0 0: 1サイクル 0 0 0 1: 2サイクル 0 0 1 0: 3サイクル 0 0 1 1: 4サイクル 0 1 0 0: 5サイクル 0 1 0 1: 6サイクル 0 1 1 0: 7サイクル 0 1 1 1: 8サイクル 1 0 0 0: 9サイクル 1 0 0 1: 10サイクル 1 0 1 0: 11サイクル 1 0 1 1: 12サイクル 1 1 0 0: 13サイクル 1 1 0 1: 14サイクル 1 1 1 0: 15サイクル 1 1 1 1: 16サイクル	R/W

RFC[11:0] ビット (オートリフレッシュ要求間隔設定)

オートリフレッシュ要求間隔を設定します。SDRFEN レジスタのオートリフレッシュ動作許可ビット (SDRFEN.RFEN) の状態にかかわらず、いつでも書き込みが可能です。オートリフレッシュが許可の場合、書き込み値はオートリフレッシュサイクルの終了後に有効になります。リフレッシュカウンタは SDCLK を使用します。

REFW[3:0] ビット (オートリフレッシュサイクル数／セルフリフレッシュ解除サイクル数設定)

オートリフレッシュサイクル数とセルフリフレッシュ解除サイクル数を設定します。SDRFEN レジスタのオートリフレッシュ動作許可ビット (SDRFEN.RFEN) の状態にかかわらず、いつでも書き込みが可能です。オートリフレッシュが許可の場合、オートリフレッシュサイクル中であれば、書き込み値はオートリフレッシュサイクル終了後に有効になります。

注. SDRAM のアクセス中はオートリフレッシュ要求は受け付けられません。すなわち、アクセス終了まで待たされるので、オートリフレッシュ間隔が広がる場合があります。RFC[11:0] ビットには、使用する SDRAM の仕様を満たすオートリフレッシュ要求間隔を設定してください。このとき、オートリフレッシュ要求間隔はオートリフレッシュサイクルより長くなるように設定してください。また、動作中に周波数を変更したときのオートリフレッシュ間隔の自動追従はできません。その場合、セルフリフレッシュを行い、周波数に対応したオートリフレッシュ間隔を設定し直すようにしてください。

15.3.10.1 オートリフレッシュ要求間隔と RFC[11:0] ビット設定値の関係

SDRAMC (SDRAM 領域コントローラ) は 12 ビットのリフレッシュカウンタを内蔵しており、定期的にオートリフレッシュ要求を発生させます。オートリフレッシュ要求間隔から RFC[11:0] ビットの設定値を計算する場合、次式を使用してください。

$$\text{RFC} = (\text{オートリフレッシュ要求間隔} / \text{SDCLK 周期}) - 1$$

注 . SDRAM のアクセス中はオートリフレッシュ要求は受け付けられません。アクセスが終了するまで待たされます。ただし、要求が受け付けられたか否かにかかわらず、カウンタ値は更新されます。SDRAM のアクセス中に 2 回以上オートリフレッシュ要求が発生した場合、2 回目以降の要求は無視されます。

15.3.11 SDRAM オートリフレッシュコントロールレジスタ (SDRFEN)

アドレス [BUS.SDRFEN 4000 3C16h](#)

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	RFEN
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RFEN	オートリフレッシュ動作許可	0: 禁止 1: 許可	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RFEN ビット (オートリフレッシュ動作許可)

オートリフレッシュ動作を許可します。オートリフレッシュを要求する場合、SDRAM アクセスの前に RFEN ビットを 1 にしてください。

オートリフレッシュが許可されている状態で RFEN ビットを 0 にすると、オートリフレッシュサイクル終了後に 0 になり、オートリフレッシュ動作が停止します。リフレッシュ要求の発生間隔は、SDRAM リフレッシュコントロールレジスタのオートリフレッシュ要求間隔選択ビット (SDRFCR.RFC[11:0]) の値に従います。

15.3.12 SDRAM 初期化シーケンスコントロールレジスタ (SDICR)

アドレス [BUS.SDICR 4000 3C20h](#)

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	INIRQ
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	INIRQ	初期化シーケンス開始	0: 無効 1: 初期化シーケンスを開始	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

このレジスタは、リセット解除後、一度だけ書き込みが可能ですが、2回以上ライトアクセスを行った場合の動作は保証されません。

INIRQ ビット (初期化シーケンス開始)

INIRQ ビットを 1 にすると SDRAM 初期化シーケンスが開始され、自動的に SDRAM ステータスレジスタの初期化ステータスビット (SDSR.INIST) が 1 になります。初期化シーケンス終了後、SDSR.INIST ビットは自動的に 0 になります。INIRQ ビットへ書いた値は保持されません。

注 . SDRAM 初期化シーケンス開始ビット (INIRQ) は、[表 15.14](#) の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

15.3.13 SDRAM 初期化レジスタ (SDIR)

アドレス BUS.SDIR 4000 3C24h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	PRC[2:0]		ARFC[3:0]			ARFI[3:0]					
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	ARFI[3:0]	初期化オートリフレッシュ間隔	b3 b0 0 0 0 0 : 3サイクル 0 0 0 1 : 4サイクル 0 0 1 0 : 5サイクル 0 0 1 1 : 6サイクル 0 1 0 0 : 7サイクル 0 1 0 1 : 8サイクル 0 1 1 0 : 9サイクル 0 1 1 1 : 10サイクル 1 0 0 0 : 11サイクル 1 0 0 1 : 12サイクル 1 0 1 0 : 13サイクル 1 0 1 1 : 14サイクル 1 1 0 0 : 15サイクル 1 1 0 1 : 16サイクル 1 1 1 0 : 17サイクル 1 1 1 1 : 18サイクル	R/W
b7-b4	ARFC[3:0]	初期化オートリフレッシュ回数	b7 b4 0 0 0 0 : 設定禁止 0 0 0 1 : 1回 0 0 1 0 : 2回 0 0 1 1 : 3回 0 1 0 0 : 4回 0 1 0 1 : 5回 0 1 1 0 : 6回 0 1 1 1 : 7回 1 0 0 0 : 8回 1 0 0 1 : 9回 1 0 1 0 : 10回 1 0 1 1 : 11回 1 1 0 0 : 12回 1 1 0 1 : 13回 1 1 1 0 : 14回 1 1 1 1 : 15回	R/W
b10-b8	PRC[2:0]	初期化プリチャージサイクル数	b10 b8 0 0 0 : 3サイクル 0 0 1 : 4サイクル 0 1 0 : 5サイクル 0 1 1 : 6サイクル 1 0 0 : 7サイクル 1 0 1 : 8サイクル 1 1 0 : 9サイクル 1 1 1 : 10サイクル	R/W
b15-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

このレジスタは、リセット解除後、一度だけ書き込みが可能です。2回以上ライトアクセスを行った場合の動作は保証されません。

ARFI[3:0] ビット (初期化オートリフレッシュ間隔)

SDRAM の初期化シーケンスにおけるオートリフレッシュコマンドの発行間隔を設定します。

ARFC[3:0] ビット (初期化オートリフレッシュ回数)

SDRAM の初期化シーケンスにおけるオートリフレッシュの実行回数を設定します。


PRC[2:0] ビット (初期化プリチャージサイクル数)

SDRAM の初期化シーケンスにおけるプリチャージサイクル数を設定します。

注 . 初期化シーケンスを開始する前に、接続する SDRAM の仕様を満たすように設定してください。

15.3.14 SDRAM アドレスレジスタ (SDADR)

アドレス BUS.SDADR 4000 3C40h



ビット	シンボル	ビット名	機能	R/W
b1-b0	MXC[1:0]	アドレスマルチプレクス選択	b1 b0 0 0: 8ビットシフト 0 1: 9ビットシフト 1 0: 10ビットシフト 1 1: 11ビットシフト	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SDADR レジスタは、表 15.14 の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

MXC[1:0] ビット (アドレスマルチプレクス選択)

ロウアドレス/カラムアドレスのマルチプレクスに対するロウアドレスの下位側へのシフト量を選択します。詳細は表 15.17 を参照してください。

15.3.15 SDRAM タイミングレジスタ (SDTR)

アドレス BUS.SDTR 4000 3C44h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	RAS[2:0]	
リセット後の値															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	RCD[1:0]		RP[2:0]			WR	—	—	—	—	—	CL[2:0]		
リセット後の値															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	CL[2:0]	SDRAMC カラムレイテンシ設定	b2 b0 0 0 0 : 設定禁止 0 0 1 : 1サイクル 0 1 0 : 2サイクル 0 1 1 : 3サイクル 1 0 0 : 設定禁止 1 0 1 : 設定禁止 1 1 0 : 設定禁止 1 1 1 : 設定禁止	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	WR	ライトリカバリ期間設定	0 : 1サイクル 1 : 2サイクル	R/W
b11-b9	RP[2:0]	ロウブリチャージ期間設定	b11 b9 0 0 0 : 1サイクル 0 0 1 : 2サイクル 0 1 0 : 3サイクル 0 1 1 : 4サイクル 1 0 0 : 5サイクル 1 0 1 : 6サイクル 1 1 0 : 7サイクル 1 1 1 : 8サイクル	R/W
b13-b12	RCD[1:0]	ロウカラムレイテンシ設定	b13 b12 0 0 : 1サイクル 0 1 : 2サイクル 1 0 : 3サイクル 1 1 : 4サイクル	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b18-b16	RAS[2:0]	ロウアクティブ期間設定	b18 b16 0 0 0 : 1サイクル 0 0 1 : 2サイクル 0 1 0 : 3サイクル 0 1 1 : 4サイクル 1 0 0 : 5サイクル 1 0 1 : 6サイクル 1 1 0 : 7サイクル 1 1 1 : 設定禁止	R/W
b31-b19	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SDTR レジスタは、SDRAM のリード/ライトアクセスのタイミングを設定するレジスタです。詳細は、[15.6.11.3 タイミングレジスタ設定値とアクセスタイミング](#)を参照してください。

SDTR レジスタは、[表 15.14](#) の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

このレジスタは、リセット解除後、一度だけ書き込みが可能です。2回以上ライトアクセスを行った場合の動作は保証されません。

CL[2:0] ビット (SDRAMC カラムレイテンシ設定)

SDRAMC のカラムレイテンシを設定します。この設定は、SDRAMC 側のレイテンシ設定のみに影響します。外部接続の SDRAM にカラムレイテンシを設定するには、SDRAM モードレジスタ (SDMOD) を使用してください。

WR ビット (ライトリカバリ期間設定)

SDRAM のライト (WRIT) コマンドから非活性化 (PALL) までの期間を設定します。

RP[2:0] ビット (ロウプリチャージ期間設定)


SDRAM の非活性化 (PALL) コマンドから次の有効なコマンドまでの最短サイクル数を設定します。

RAS[2:0] ビット (ロウアクティブ期間設定)

SDRAM の行活性化 (ACTV) コマンドから非活性化 (PALL) までの最短期間を設定します。RAS[2:0] ビットの値は、ロウカラムレイテンシ (RCD[1:0]) とカラムレイテンシ (CL[2:0]) の合計以下でなければいけません。

15.3.16 SDRAM モードレジスタ (SDMOD)

アドレス `BUS.SDMOD 4000 3C48h`



ビット	シンボル	ビット名	機能	R/W
b14-b0	MR[14:0]	モードレジスタ設定	モードレジスタセットコマンドをトリガします。	R/W
b15	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SDMOD レジスタは、SDRAM のモードレジスタに書く値を設定するレジスタです。SDMOD レジスタに書き込むことによって、自動的に SDRAM に対しモードレジスタセットコマンドが発行されます。SDMOD レジスタは、表 15.14 の条件が満たされる場合にのみ設定してください。条件に違反した場合の動作は保証されません。

このレジスタは、リセット解除後、一度だけ書き込みが可能です。2 回以上ライトアクセスを行った場合の動作は保証されません。

MR[14:0] ビット (モードレジスタ設定)

MR[14:0] ビットに書き込むことによって、SDRAM に対しモードレジスタセットコマンドが発行され、アドレスの下位側に MR[14:0] ビットの設定値が出力されます。詳細は、15.6.10 [モードレジスタの設定](#) を参照してください。

- 注． SDRAM に対してバースト長 1 を設定してください。これ以外のバースト長を設定した場合、動作は保証されません。
- 注． SDRAM のカラムレイテンシは、SDRAM タイミングレジスタの SDRAMC カラムレイテンシ設定ビット (SDTR.CL[2:0]) の値と一致していなければいけません。両者が一致していないと、動作は保証されません。
- 注． SDRAM ステータスレジスタ (SDSR) のステータスビット (SRFST、INIST、MRSST) がすべて 0 になっていることを確認してください。

15.3.17 SDRAM ステータスレジスタ (SDSR)

アドレス BUS.SDSR 4000 3C50h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	SRFST	INIST	—	—	MRSST
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MRSST	モードレジスタセットステータス	0: モードレジスタセット動作中ではない 1: モードレジスタセット動作中	R
b2-b1	—	予約ビット	読むと0が読めます。	R
b3	INIST	初期化ステータス	0: 初期化シーケンス中ではない 1: 初期化シーケンス中	R
b4	SRFST	セルフリフレッシュ遷移/復帰ステータス	0: 遷移/復帰動作中ではない 1: 遷移/復帰動作中	R
b7-b5	—	予約ビット	読むと0が読めます。	R

MRSST ビット (モードレジスタセットステータス)

1 になっているときは、SDRAM がモードレジスタセット動作中であることを示します。

INIST ビット (初期化ステータス)

1 になっているときは、SDRAM が SDRAM 初期化シーケンス実行中であることを示します。

SRFST ビット (セルフリフレッシュ遷移/復帰ステータス)

1 になっているときは、SDRAM がセルフリフレッシュの遷移/復帰動作中であることを示します。「動作中」の期間は、表 15.7 に示すビットに書き込まれた時点から始まり、対応するコマンドが発行されるまで続きます。

注. セルフリフレッシュ、初期化シーケンス、およびモードレジスタセットの実行は、すべてのステータスビットが 0 の場合にのみ可能です。ステータスビット (SRFST、INIST、MRSST) のいずれかが 1 の場合、表 15.7 に示すレジスタおよびビットを書き換えしないでください。

表 15.7 ステータスビットの確認が必要なレジスタ、ビット名

機能	レジスタ	ビット
セルフリフレッシュ	SDSELF	SFEN
初期化シーケンス	SDICR	INIRQ
モードレジスタセット	SDMOD	MR[14:0]

15.3.18 マスタバスコントロールレジスタ (BUSMCNT<master>)

アドレス BUS.BUSMCNTM4I 4000 4000h, BUS.BUSMCNTM4D 4000 4004h, BUS.BUSMCNTSYS 4000 4008h,
BUS.BUSMCNTDMA 4000 400Ch, BUS.BUSMCNTEDM 4000 4010h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	IERES	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b14-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	IERES	エラー応答無視	0 : バスエラーを通知する 1 : バスエラーを通知しない	R/W

注. 予約ビットを初期値 0 から変更することは禁止されています。書き換え中の動作は保証されません。

表 15.8 に、バスの種類に対応したレジスタを示します。

表 15.8 バスの種類とレジスタの対応関係

バスの種類	マスタバス コントロールレジスタ	スレーブバス コントロールレジスタ	バスエラー アドレスレジスタ	バスエラー ステータスレジスタ
ICodeバス (CPU)	BUSMCNTM4I	-	BUS1ERRADD	BUS1ERRSTAT
DCodeバス (CPU)	BUSMCNTM4D	-	BUS2ERRADD	BUS2ERRSTAT
システムバス (CPU)	BUSMCNTSYS	-	BUS3ERRADD	BUS3ERRSTAT
DMAバス	BUSMCNTDMA	-	BUS4ERRADD	BUS4ERRSTAT
EDMACバス	BUSMCNTEDM	-	BUS5ERRADD	BUS5ERRSTAT
メモリバス1	-	BUSSCNTFLI	-	-
メモリバス2	-	BUSSCNTRAMH	-	-
メモリバス3	-	BUSSCNTMBIU	-	-
メモリバス4	-	BUSSCNTRAM0	-	-
メモリバス5	-	BUSSCNTRAM1	-	-
内部周辺バス1、3、4、5、7	-	BUSSCNTpNB (n = 0, 2, 3, 4, 6)	-	-
内部周辺バス9	-	BUSSCNTFBU	-	-
外部バス (CSおよびSDRAM領域)	-	BUSSCNTEXT	-	-
外部バス (QSPI領域)	-	BUSSCNTEXT2	-	-

IERES ビット (エラー応答無視)

本ビットを 1 にすると、AHB-Lite プロトコルエラー応答が無効になります。

15.3.19 スレーブバスコントロールレジスタ (BUSSCNT<slave>)

アドレス BUS.BUSSCNTFLI 4000 4100h, BUS.BUSSCNTRAMH 4000 4104h, BUS.BUSSCNTMBIU 4000 4108h,
 BUS.BUSSCNTRAM0 4000 410Ch, BUS.BUSSCNTRAM1 4000 4110h, BUS.BUSSCNTP0B 4000 4114h,
 BUS.BUSSCNTP2B 4000 4118h, BUS.BUSSCNTP3B 4000 411Ch, BUS.BUSSCNTP4B 4000 4120h,
 BUS.BUSSCNTP6B 4000 4128h, BUS.BUSSCNTFBU 4000 4130h, BUS.BUSSCNTTEXT 4000 4134h,
 BUS.BUSSCNTTEXT2 4000 4138h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	EWRES	—	—	ARBMET[1:0]	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	ARBMET[1:0]	調停法	グループ優先順位を指定します。 b5 b4 0 0: 優先順位固定 0 1: ラウンドロビン 1 0: 設定禁止 1 1: 設定禁止	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	EWRES	早期ライト応答	0: 早期ライト応答は無効 1: 早期ライト応答は有効	R/W
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. 予約ビットを初期値 0 から変更することは禁止されています。書き換え中の動作は保証されません。

表 15.8 に、バスの種類に対応したレジスタを示します。

ARBMET[1:0] ビット (調停法)

調停プロトコルを、すべてのバスマスタに定義される優先順位で指定します。優先順位固定については、表 15.9 を参照してください。ラウンドロビンについては、表 15.10 を参照してください。

EWRES ビット (早期ライト応答)

現行のライトトランザクションの応答がある前に、次のライト要求を受け付けるか否かを指定します。本ビットが 1 の場合、次のライト要求が受け付けられ高速転送が可能になりますが、AHB-Lite エラー応答は検出されません。バスエラーは、AHB-Lite のエラー応答プロトコルを用いて要求マスタ IP に返されます。各バスに生じるエラーについての詳細は、15.7 バスエラー監視部を参照してください。BUSSCNTMBIU、BUSSCNTP0B、および BUSSCNTTEXT レジスタのみを使用してください。

表 15.9 優先順位固定 (ARBMET[1:0] = 00b) によるバス優先順位

スレーブバス コントロールレジスタ	スレーブインタフェース	優先順位
BUSSCNTFLI	メモリバス1	メモリバス3 > DCodeバス (CPU) > ICodeバス (CPU)
BUSSCNTRAMH	メモリバス2	メモリバス3 > DCodeバス (CPU) > ICodeバス (CPU)
BUSSCNTMBIU	メモリバス3	ETHERバス > DMAバス
BUSSCNTRAM0	メモリバス4	ETHERバス > DMAバス > システムバス (CPU)
BUSSCNTRAM1	メモリバス5	ETHERバス > DMAバス > システムバス (CPU)
BUSSCNTpNB (n = 0, 2, 3, 4, 6)	内部周辺バス1、3、4、5、7	DMAバス > システムバス (CPU)
BUSSCNTFBU	内部周辺バス9	ETHERバス > DMAバス > システムバス (CPU)
BUSSCNTEXT	外部バス (CSおよびSDRAM領域)	ETHERバス > DMAバス > システムバス (CPU)
BUSSCNTEXT2	外部バス (QSPI領域)	ETHERバス > DMAバス > システムバス (CPU)


表 15.10 ラウンドロビン (ARBMET[1:0] = 01b) によるバス優先順位

スレーブバス コントロールレジスタ	スレーブインタフェース	優先順位 (注1)
BUSSCNTFLI	メモリバス1	メモリバス3 <=> DCodeバス (CPU) <=> ICodeバス (CPU)
BUSSCNTRAMH	メモリバス2	メモリバス3 <=> DCodeバス (CPU) <=> ICodeバス (CPU)
BUSSCNTMBIU	メモリバス3	ETHERバス <=> DMAバス
BUSSCNTRAM0	メモリバス4	ETHERバス <=> DMAバス <=> システムバス (CPU)
BUSSCNTRAM1	メモリバス5	ETHERバス <=> DMAバス <=> システムバス (CPU)
BUSSCNTpNB (n = 0, 2, 3, 4, 6)	内部周辺バス1、3、4、5、7	DMAバス <=> システムバス (CPU)
BUSSCNTFBU	内部周辺バス9	ETHERバス <=> DMAバス <=> システムバス (CPU)
BUSSCNTEXT	外部バス (CSおよびSDRAM領域)	ETHERバス <=> DMAバス <=> システムバス (CPU)
BUSSCNTEXT2	外部バス (QSPI領域)	ETHERバス <=> DMAバス <=> システムバス (CPU)

注1. ラウンドロビンであることは <=> で示されます。

15.3.20 バスエラーアドレスレジスタ (BUSnERRADD) (n = 1 ~ 5)

アドレス [BUS.BUS1ERRADD 4000 4800h](#), [BUS.BUS2ERRADD 4000 4810h](#), [BUS.BUS3ERRADD 4000 4820h](#),
[BUS.BUS4ERRADD 4000 4830h](#), [BUS.BUS5ERRADD 4000 4840h](#)



x: 不定

ビット	シンボル	ビット名	機能	R/W
b31-b0	BERAD[31:0]	バスエラーアドレス	バスエラーが発生した場合、そのエラーアドレスを格納します。	R

注. 本レジスタは、MPU 関連リセット以外のリセットによってのみクリアされます。詳細については、「[6. リセット](#)」と「[16. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

表 15.8 に、バスの種類に対応したレジスタを示します。

BERAD[31:0] ビット (バスエラーアドレス)

バスエラーが発生した場合、そのアクセスアドレスを格納します。詳細については、BUSnERRSTAT.ERRSTAT ビットの説明と [15.7 バスエラー監視部](#) を参照してください。

BUSnERRADDn.BERAD[31:0] ビット (n = 1 ~ 5) の値は、BUSnERRSTAT.ERRSTAT ビット (n = 1 ~ 5) が 1 の場合にのみ有効です。

15.3.21 バスエラーステータスレジスタ (BUSnERRSTAT) (n = 1 ~ 5)

アドレス [BUS.BUS1ERRSTAT 4000 4804h](#), [BUS.BUS2ERRSTAT 4000 4814h](#), [BUS.BUS3ERRSTAT 4000 4824h](#),
[BUS.BUS4ERRSTAT 4000 4834h](#), [BUS.BUS5ERRSTAT 4000 4844h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	ERRSTAT	—	—	—	—	—	—	ACCSTAT
リセット後の値	0	0	0	0	0	0	0	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	ACCSTAT	エラーアクセス状態	エラー発生時のアクセス状態 1: ライトアクセス 0: リードアクセス	R
b6-b1	—	予約ビット	読むと0が読めます。	R
b7	ERRSTAT	バスエラー状態	0: バスエラー発生なし 1: バスエラー発生あり	R

注. 本レジスタは、MPU 関連のリセット以外の場合のみクリアされます。詳細については、「[6. リセット](#)」と「[16. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

表 15.8 に、バスの種類に対応したレジスタを示します。

ACCSTAT ビット (エラーアクセス状態)

対応するバスにエラーが発生した場合、そのアクセス状態 (ライトアクセスまたはリードアクセス) を示します。詳細については、BUSnERRSTAT.ERRSTAT ビットの説明と [15.7 バスエラー監視部](#) を参照してください。

本ビットの値は、BUSnERRSTAT.ERRSTAT ビット (n = 1 ~ 5) が 1 の場合にのみ有効です。

ERRSTAT ビット (バスエラー状態)

バスエラーの発生の有無を示します。対応するバスにエラーが発生した場合、そのアクセスアドレスとアクセス状態 (ライトアクセスまたはリードアクセス) が格納されます。BUSnERRSTAT.ERRSTAT ビット (n = 1 ~ 5) は 1 になります。

それぞれのバスでは、下記のエラーが生じる可能性があります。

- 不正アドレスアクセス
- バスマスタ MPU エラー
- バススレーブ MPU エラー
- タイムアウト

バスマスタ MPU エラーまたはバススレーブ MPU エラーを検出時に、各 OAD ビットがリセットを選択している場合、ウェイトの設定によっては、MPU エラーの原因となったバスアクセスが内部リセット信号が生成されるよりも後に完了し、BUSnERRSTAT.ERRSTAT (n = 1 ~ 5) が 1 にならないことがあります。

バスマスタ MPU エラーまたはバススレーブ MPU エラーを検出時に、各 OAD ビットで NMI を選択している場合は、MPU エラーの原因となったバスアクセスが完了すると、BUSnERRSTAT.ERRSTAT (n = 1 ~ 5) は 1 になります。

各バスに生じるエラーについては、[15.7 バスエラー監視部](#)と「[16. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

15.4 エンディアン形式とデータアライメント

外部バスはデータアライメント機能を持っており、外部アドレス空間（CS 領域、SDRAM 領域）をアクセスするとき、データバスのどちらのバイト（D15～D08 または D07～D00）を使用するか制御します。データアライメントは、アクセスする領域のバス仕様（8 ビットまたは 16 ビットバス空間）、データサイズ、およびエンディアン形式に基づいています。

15.4.1 CS 領域のデータアライメント制御

(1) 16 ビットバス空間

CSnCR.BSIZE[1:0] ビットで 16 ビットバス空間を選択すると、アドレスバス（A20～A01）が 16 ビット単位のアドレス出力信号として有効になり、アドレスバス（A00）は無効（Low 固定）になります。

バイトストローブモード（CSnMOD.WRMOD ビット=0）を選択した場合、WR0 端子と WR1 端子が有効になります。BC0 端子と BC1 端子は使用しません。

1 ライトストローブモード（CSnMOD.WRMOD ビット=1）を選択した場合、WR0 端子のみが有効となり、データサイズに関係なくライトアクセス時には WR0 端子から常に Low が出力されます。このとき、WR1 端子は無効（High 固定）になります。有効なバイト位置は、BC0 端子と BC1 端子により表します。

制御信号とチップ外部データの有効位置は、エンディアン形式によって異なります。図 15.3 と図 15.4 を参照してください。

32 ビット単位のデータアクセスに対して、ページアクセスが発生する場合があります。アクセスが 32 ビット境界を越えず、かつ BC0 および BC1 信号に変化が生じない場合に限り、ページアクセスが発生します。ページアクセスが発生する場合は図 15.3 と図 15.4 に (p) で示します。

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	WR1/BC1		WR0/BC0		
						RD				データバス
						D15	D08	D07	D00	
8ビット	4n	1回	1回目	8ビット	4n		7		0	
	4n+1	1回	1回目	8ビット	4n	7			0	
	4n+2	1回	1回目	8ビット	4n+2		7		0	
	4n+3	1回	1回目	8ビット	4n+2	7			0	
16ビット	4n	1回	1回目	16ビット	4n	15		8	7	0
	4n+2	1回	1回目	16ビット	4n+2	15		8	7	0
32ビット	4n	2回	1回目	16ビット	4n	15		8	7	0
			2回目	16ビット	4n+2 (p)	31		24	23	16

(p) : ページアクセス (CSnMOD.PRENB、PWENB ビットでページアクセスが許可の場合のみ)

図 15.3 CS 領域の 16 ビットバス空間におけるデータアライメント（リトルエンディアン）

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	データバス			
						D15	D08	D07	D00
8ビット	4n	1回	1回目	8ビット	4n	7	0		
	4n+1	1回	1回目	8ビット	4n		7	0	
	4n+2	1回	1回目	8ビット	4n+2	7	0		
	4n+3	1回	1回目	8ビット	4n+2		7	0	
16ビット	4n	1回	1回目	16ビット	4n	15	8	7	0
	4n+2	1回	1回目	16ビット	4n+2	15	8	7	0
32ビット	4n	2回	1回目	16ビット	4n	31	24	23	16
			2回目	16ビット	4n+2 (p)	15	8	7	0

(p) : ページアクセス (CSnMOD.PRENB、PWENBビットでページアクセスが許可の場合のみ)

図 15.4 CS 領域の 16 ビットバス空間におけるデータアライメント (ビッグエンディアン)

(2) 8ビットバス空間

CSnCR.BSIZE[1:0]ビットで8ビットバス空間を選択すると、アドレスバス(A20～A00)がバイト単位のアドレス出力信号として有効になります。

8ビットバス空間では、ライトアクセスモードの設定にかかわらず、WR0端子のみが有効になります。WR0端子にはライトアクセス時に常にLowが出力されます。WR1端子とBC0端子は使用しません。

エンディアン形式にかかわらず、チップ外部データの有効位置はD07～D00であり、WR0端子は制御信号として使用されます。図15.5と図15.6を参照してください。

16ビットまたは32ビット単位のデータアクセスに対して、ページアクセスが発生する場合があります。アクセスが32ビット境界を越えない場合に限り、ページアクセスが発生します。ページアクセスが発生する場合を図15.5と図15.6に(p)で示します。

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	WR1/BC1		WR0/BC0	
						RD			
						データバス			
						D15	D08	D07	D00
8ビット	4n	1回	1回目	8ビット	4n	7			0
	4n+1	1回	1回目	8ビット	4n+1	7			0
	4n+2	1回	1回目	8ビット	4n+2	7			0
	4n+3	1回	1回目	8ビット	4n+3	7			0
16ビット	4n	2回	1回目	8ビット	4n	7			0
			2回目	8ビット	4n+1 (p)	15		8	
	4n+2	2回	1回目	8ビット	4n+2	7			0
			2回目	8ビット	4n+3 (p)	15		8	
32ビット	4n	4回	1回目	8ビット	4n	7			0
			2回目	8ビット	4n+1 (p)	15		8	
			3回目	8ビット	4n+2 (p)	23		16	
			4回目	8ビット	4n+3 (p)	31		24	

(p) : ページアクセス (CSnMOD.PRENB、PWENBビットでページアクセスが許可の場合のみ)

図 15.5 CS領域の8ビットバス空間におけるデータアライメント(リトルエンディアン)

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	WR1/BC1		WR0/BC0	
						RD			
						D15	D08	D07	D00
8ビット	4n	1回	1回目	8ビット	4n			7	0
	4n+1	1回	1回目	8ビット	4n+1			7	0
	4n+2	1回	1回目	8ビット	4n+2			7	0
	4n+3	1回	1回目	8ビット	4n+3			7	0
16ビット	4n	2回	1回目	8ビット	4n			15	8
			2回目	8ビット	4n+1 (p)			7	0
	4n+2	2回	1回目	8ビット	4n+2			15	8
			2回目	8ビット	4n+3 (p)			7	0
32ビット	4n	4回	1回目	8ビット	4n			31	24
			2回目	8ビット	4n+1 (p)			23	16
			3回目	8ビット	4n+2 (p)			15	8
			4回目	8ビット	4n+3 (p)			7	0

(p) : ページアクセス (CSnMOD.PRENb、PWENbビットでページアクセスが許可の場合のみ)

図 15.6 CS 領域の 8 ビットバス空間におけるデータアライメント (ビッグエンディアン)

15.4.2 SDRAM 領域のデータアライメント制御

(1) 16 ビットバス空間

SDCCR.BSIZE[1:0] ビットで 16 ビットバス空間を選択すると、アドレスバス (A26 ~ A01) が 16 ビット単位のアドレス出力信号として有効になり、アドレスバス (A00) は無効 (Low 固定) になります。有効なバイト位置は、DQM0 信号と DQM1 信号により表します。

外部データは、DQ15 ~ DQ08 および DQ07 ~ DQ00 端子と、DQM0 および DQM1 制御信号を用いてアクセスされます。1 回にアクセスできるデータサイズは、8 ビットまたは 16 ビットです。

制御信号とチップ外部データの有効位置は、エンディアン形式によって異なります。図 15.7 と図 15.8 を参照してください。

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	データバス			
						DQ15	DQ08	DQ07	DQ00
8ビット	4n	1回	1回目	8ビット	4n	[7 0]			
	4n+1	1回	1回目	8ビット	4n	[7 0]			
	4n+2	1回	1回目	8ビット	4n+2	[7 0]			
	4n+3	1回	1回目	8ビット	4n+2	[7 0]			
16ビット	4n	1回	1回目	16ビット	4n	[15 8 7 0]			
	4n+2	1回	1回目	16ビット	4n+2	[15 8 7 0]			
32ビット	4n	2回	1回目	16ビット	4n	[15 8 7 0]			
			2回目	16ビット	4n+2	[31 24 23 16]			

図 15.7 SDRAM 領域の 16 ビットバス空間におけるデータアライメント (リトルエンディアン)

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	データバス			
						DQ15	DQ08	DQ07	DQ00
8ビット	4n	1回	1回目	8ビット	4n	[7 0]			
	4n+1	1回	1回目	8ビット	4n	[7 0]			
	4n+2	1回	1回目	8ビット	4n+2	[7 0]			
	4n+3	1回	1回目	8ビット	4n+2	[7 0]			
16ビット	4n	1回	1回目	16ビット	4n	[15 8 7 0]			
	4n+2	1回	1回目	16ビット	4n+2	[15 8 7 0]			
32ビット	4n	2回	1回目	16ビット	4n	[31 24 23 16]			
			2回目	16ビット	4n+2	[15 8 7 0]			

図 15.8 SDRAM 領域の 16 ビットバス空間におけるデータアライメント (ビッグエンディアン)

(2) 8ビットバス空間

SDCCR.BSIZE[1:0] ビットで8ビットバス空間を選択すると、アドレスバス (A26 ~ A00) が8ビット単位のアドレス出力信号として有効になります。

外部データは、DQ07 ~ DQ00 端子と、DQM0 制御信号を用いてアクセスされます。8ビットデータでは1回、16ビットデータでは2回、32ビットデータでは4回の8ビットアクセスを実行します。

制御信号とチップ外部データの有効位置は、エンディアン形式によって異なります。図 15.9 と図 15.10 を参照してください。

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	データバス	
						DQ15	DQ08 DQ07 DQ00
8ビット	4n	1回	1回目	8ビット	4n	7	0
	4n+1	1回	1回目	8ビット	4n+1	7	0
	4n+2	1回	1回目	8ビット	4n+2	7	0
	4n+3	1回	1回目	8ビット	4n+3	7	0
16ビット	4n	2回	1回目	8ビット	4n	7	0
			2回目	8ビット	4n+1	15	8
	4n+2	2回	1回目	8ビット	4n+2	7	0
			2回目	8ビット	4n+3	15	8
32ビット	4n	4回	1回目	8ビット	4n	7	0
			2回目	8ビット	4n+1	15	8
			3回目	8ビット	4n+2	23	16
			4回目	8ビット	4n+3	31	24

図 15.9 SDRAM 領域の8ビットバス空間におけるデータアライメント (リトルエンディアン)

データサイズ	アクセス番地	アクセス回数	バス サイクル	データ量	アドレス	データバス			
						DQM1	DQM0	WE	データバス
						DQ15	DQ08	DQ07	DQ00
8ビット	4n	1回	1回目	8ビット	4n	7			0
	4n+1	1回	1回目	8ビット	4n+1	7			0
	4n+2	1回	1回目	8ビット	4n+2	7			0
	4n+3	1回	1回目	8ビット	4n+3	7			0
16ビット	4n	2回	1回目	8ビット	4n	15			8
			2回目	8ビット	4n+1	7			0
	4n+2	2回	1回目	8ビット	4n+2	15			8
			2回目	8ビット	4n+3	7			0
32ビット	4n	4回	1回目	8ビット	4n	31			24
			2回目	8ビット	4n+1	23			16
			3回目	8ビット	4n+2	15			8
			4回目	8ビット	4n+3	7			0

図 15.10 SDRAM 領域の 8 ビットバス空間におけるデータアライメント (ビッグエンディアン)

15.5 CS 領域コントローラの動作説明

15.5.1 セパレートバス

本節では、タイミング図に記載のサイクルについて説明します。CS 領域コントローラ (CSC) は外部バスクロック (BCLK) に同期して動作します。CSC のレジスタで設定されるウェイトサイクルなどの動作サイクルは、BCLK でカウントされます。以下では、特に断りのない限り、外部バスクロック (BCLK) と EBCLK 端子出力は、同一周波数であるものとします。外部バスアクセス開始の起点は、EBCLK 端子出力の立ち上がり時点になります。ただし、外部バスクロック (BCLK) と EBCLK 端子出力が異なる周波数の場合、2 回目以降の外部バスアクセスの開始は、ウェイト設定によっては EBCLK 端子出力の立ち下がり時点になる可能性があります。図 15.16 ~ 図 15.20 を参照してください。また、バスアクセスに対してリカバリサイクルが挿入されている場合にも、リカバリサイクル数の設定によっては EBCLK 端子出力の立ち下がり時点になる可能性があります。図 15.38 を参照してください。

(a) Tw1 ~ Twn (ノーマルリードサイクルウェイト、ノーマルライトサイクルウェイト)

Tw1 から Twn までの期間は、外部バスアクセス開始からストロブ信号有効サイクルの 1 サイクル前までのサイクル数です。0 ~ 31 サイクルを選択できます。この期間内に、CSn、RD、WRn 信号アサーション (信号を Low にする) のタイミングは、それぞれのウェイト設定によって決定されます。ウェイト期間は、CSn ウェイトコントロールレジスタ 2 (CSnWCR2) の CS アサートウェイト選択ビット (CSnON)、RD アサートウェイト選択ビット (RDON)、WR アサートウェイト選択ビット (WRON)、およびライトデータ出力ウェイト選択ビット (WDON) によって制御されます。各ウェイトのサイクル数は、外部バスアクセス開始のサイクルを起点にして、0 ~ 7 サイクルから選択できます。選択可能なサイクル数は、リード/ライトサイクルウェイトに必要な全サイクル数の範囲内です。

(b) Tend (ストロブ信号有効サイクル)

Tend は、ノーマルリード/ライトサイクルウェイト期間、あるいはページリード/ライトサイクルウェイト期間が終了した次のサイクルです。これらのサイクルウェイト選択ビットが 0 の場合、バスアクセス開始のサイクルがストロブ信号有効サイクルとなります。その次のサイクルで、RD 信号と WRn 信号がネゲートされます。リードアクセスの場合、ストロブ信号有効サイクルは、リードデータのサンプルサイクルです。外部ウェイト許可の場合、ストロブ信号有効サイクルでウェイト信号がサンプリングされます。ウェイト信号が Low の場合、バスサイクルを延長します。ウェイト信号が High になると、次のサイクルでバスサイクルを終了します。Tend は、ウェイト信号のサンプリングを開始するサイクルを示します。

ページアクセスでストロブ信号が有効な最初のサイクル後、ライトデータ出力延長サイクルに 0 以外の値が設定されているライトアクセス時 ((d) Tdw1 ~ Tdwn (ライトデータ出力延長サイクル) を参照) を除いて、次のサイクルでは 2 回目以降のページアクセス ((e) Tpw1 ~ Tpw (ページリードサイクルウェイト、ページライトサイクルウェイト) を参照) が開始されます。RD アサートウェイトまたは WR アサートウェイトの設定が 0 以外の場合、次のサイクルで RD 信号と WRn 信号がネゲートされます。0 の場合はアサートが継続されます。また、CSn 信号はネゲートされずにアサートされ続けます。

(c) Tn1 ~ Tnm (CS 延長サイクル)

ノーマルアクセスの場合、Tn1 ~ Tnm は、ストロブ信号が有効なサイクル (Tend) の次のサイクルから CSn 信号をネゲートするまでの期間のクロックサイクルを表します。ネゲートするタイミングは、リードアクセス時は、CSn ウェイトコントロールレジスタ 2 (CSnWCR2) のリードアクセス時 CS 延長サイクル選択ビット (CSROFF)、ライトアクセス時は、ライトアクセス時 CS 延長サイクル選択ビット (CSWOFF) によって制御することが可能です。サイクル数は、ストロブ信号有効サイクルの次のサイクルを起点に数えます。

ページアクセスの場合、Tn1 ~ Tnm は、ストロブ信号が有効な最後のサイクルから CSn 信号をネゲートするまでの期間のクロックサイクルを表します。

ライトアクセス時は、ライトデータ出力延長サイクル選択ビット (WDOFF) により、アドレスおよび出力データが有効な期間の延長が制御されます。

(d) Tdw1 ~ Tdwn (ライトデータ出力延長サイクル)

ライトアクセス時、ライトデータ出力延長ウェイトの設定が 0 以外の場合、指定されたサイクルがストロブ信号有効サイクル (Tend) の次のサイクルから挿入されます。

ノーマルアクセスの場合、CS 延長サイクル期間 (Tn1 ~ Tnm) 内に挿入されます。

ページアクセスの場合、ストロブ信号有効サイクルと後続のページアクセスの期間内、またはCS延長サイクル期間 (Tn1 ~ Tnm) 内に挿入されます。この期間にわたって、アドレスと出力データが延長され、WRn信号がネゲートされます。

(e) Tpw1 ~ TpwN (ページリードサイクルウェイト、ページライトサイクルウェイト)

ページアクセス中の2回目以降のバスサイクルについては、ノーマルリード/ライトサイクルウェイトの代わりに、ページリードサイクルウェイトまたはページライトサイクルウェイトの値が使用されます。WRアサートウェイト選択ビットの設定は、1回目のアクセスと同様に有効となります。RDアサート制御は、下記に示すように、ページリードアクセスモード (CSnMOD.PRMOD ビット) の設定によって動作が異なります。

- CSnMOD.PRMOD ビット = 0 の場合: 1回目と同様にRDアサートウェイトが挿入され、RD信号がネゲートされる
- CSnMOD.PRMOD ビット = 1 の場合: ノーマルアクセス互換モードと同様に、RDアサートウェイトが挿入されるが、その間、RD信号がアサートされ続ける

(f) Tr1 ~ Trn (リカバリサイクル)

バスサイクルの終了時点 (CSn信号のネゲート時点) からリカバリサイクルの挿入が可能です。リカバリサイクル数は、CSnリカバリサイクル設定レジスタ (CSnREC) のリードリカバリ設定ビット (RRCV)、ライトリカバリ設定ビット (WRCV) によって制御することが可能です。各リカバリサイクル数は、バスサイクルの終了時点 (CSn信号のネゲート時点) を起点に数え、0 ~ 15サイクルの選択が可能です。詳細は、[15.5.4 リカバリサイクルの挿入](#)を参照してください。

(1) ノーマルアクセス

CSnMODレジスタのPRENBビットとPWENBビットを0 (ページリードアクセスおよびページライトアクセスを禁止) にした場合、すべてのバスアクセスはノーマルアクセスを行います。これらのビットを1 (ページリードアクセスおよびページライトアクセスを許可) にした場合でも、ページアクセスに該当しないバスアクセスは、ノーマルアクセスとなります。[図 15.11](#) ~ [図 15.13](#) にノーマルアクセスの動作例を示します。




図 15.11 ノーマルリードアクセスのバスタイミング (n = 0 ~ 7 および m = 0, 1)




図 15.12 ノーマルライトアクセスのバスタイミング (1 ライトストローブモード) (n = 0 ~ 7 および m = 0, 1)




図 15.13 ノーマルアクセスの動作例（読み出し／書き込み）（ $n = 0 \sim 7$ および $m = 0, 1$ ）

バスマスタからの 1 転送要求に対して 2 回以上の外部バスアクセスが必要となる場合は、ノーマルアクセス動作を繰り返します。(a) $T_{w1} \sim T_{wn}$ （ノーマルリードサイクルウェイト、ノーマルライトサイクルウェイト）～(d) $T_{dw1} \sim T_{dwn}$ （ライトデータ出力延長サイクル）を参照してください。図 15.14 と図 15.15 に、1 転送要求に対して 2 回バスアクセスが発生する場合の動作例を示します。ただし、リカバリサイクル挿入条件が成り立つ場合は、2 回目以降の外部バスアクセスにもリカバリサイクル（(f) $T_{r1} \sim T_{rn}$ （リカバリサイクル））が挿入されます。図 15.36 を参照してください。

図に示す各ウェイトコントロールレジスタの値は設定例です。アプリケーションにおいては、接続するデバイスの仕様に合わせて適切にレジスタを設定してください。




図 15.14 ノーマルリードアクセスの動作例 (1 転送要求に対して 2 回バスアクセスが発生する場合) ($n = 0 \sim 7$ および $m = 0, 1$)




図 15.15 ノーマルライトアクセスの動作例 (1 転送要求に対して 2 回バスアクセスが発生する場合: 1 ライトストロープモード時) ($n = 0 \sim 7$ および $m = 0, 1$)

図 15.16 ~ 図 15.20 に、EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合のノーマルアクセスの動作例を示します。




図 15.16 ノーマルアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合) (n = 0 ~ 7 および m = 0, 1)




図 15.17 ノーマルリードアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合) (n = 0 ~ 7 および m = 0, 1)




図 15.18 ノーマルライトアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合) (n = 0 ~ 7 および m = 0, 1)




図 15.19 ノーマルリードアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合) (n = 0 ~ 7 および m = 0, 1)




図 15.20 ノーマルライトアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合) (n = 0 ~ 7 および m = 0, 1)

(2) ページアクセス

CSnMOD レジスタの PRENB ビットと PWENB ビットを 1 (ページリードアクセスおよびページライトアクセスを許可) にした場合、ページアクセスに該当するバスアクセスはページアクセスとなります。バスマスタからの 1 転送要求に対して、2 回以上の外部バスアクセスが必要となる場合に限り、ページアクセスが発生します。ただし、分割されたアクセスが非ラインアクセスになる場合、または 32 ビット境界を越えるアクセスになる場合は、ページアクセスの対象とはならずノーマルアクセスとなります。ページアクセスが発生する条件については、図 15.3 ~ 図 15.6 を参照してください。

図 15.21 と 図 15.22 にページアクセスの動作例を示します。




図 15.21 ページリードアクセスのタイミング (n = 0 ~ 7 および m = 0, 1)




図 15.22 ページライトアクセスのタイミング (n = 0 ~ 7 および m = 0, 1)

図 15.23 と図 15.24 に、16 ビットバス空間に対する 32 ビットアクセスの動作例を示します。図に示す各ウェイトコントロールレジスタの値は設定例です。アプリケーションにおいては、接続するデバイスの仕様に合わせて適切にレジスタを設定してください。




図 15.23 ページリードアクセスの動作例 (16 ビットバス空間に対する 32 ビットアクセスの場合) ($n = 0 \sim 7$)




図 15.24 ページライトアクセスの動作例 (16 ビットバス空間に対する 32 ビットアクセスの場合、1 ライトストロブモード時) (n = 0 ~ 7)

図 15.25 と図 15.26 に、EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合のページアクセスの動作例を示します。




図 15.25 ページリードアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合) (n = 0 ~ 7)




図 15.26 ページライトアクセスの動作例 (EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、および 1 転送要求に対して 2 回バスアクセスが発生する場合、1 ライトストローブモード時) (n = 0 ~ 7)

15.5.2 アドレス/データマルチプレクスバス

CSnCRレジスタのアドレス/データマルチプレクス I/O インタフェース選択ビット (CSnCR.MPXEN) を 1 に設定することにより、対応する領域で D15 ~ D00 端子にアドレスとデータをマルチプレクスして入出力する機能を備えています。これにより、アドレス/データマルチプレクスが必要な周辺 LSI を本 LSI に直結できます。CSnCR.BSIZE[1:0] ビットで 8 ビット幅を選択した領域では、D07 ~ D00 が A07 ~ A00 とマルチプレクスされます。CSnCR.BSIZE[1:0] ビットで 16 ビット幅を選択した領域では、D15 ~ D00 が A15 ~ A00 とマルチプレクスされます。アドレス/データマルチプレクス I/O 空間では、ALE、RD、WRn、および BCn 信号でアクセスが制御されます。

セパレートバスと同様、バイトストロブモードまたはシングルライトストロブモードが選択可能です。ただし、アドレスサイクル中の BCn 信号については、データの読み出しまたは書き込み中に対するバイトコントロール信号が出力されます。アドレス/データマルチプレクス I/O 空間アクセス中は、アドレス出力サイクルに CSnWCR2 のアドレスサイクルウェイト選択ビット (AWAIT[1:0]) で指定されたウェイトサイクル数の後に、データのアクセスが行われます。

Ta1 ~ Tan (アドレスサイクルウェイト)

Ta1 ~ Tan 期間はアドレス/データマルチプレクス I/O 空間設定時のみ有効です。この期間は、外部バスアクセスの開始からアドレスラッチ (ALE) 信号がネゲートされる 1 サイクル前までのクロックサイクル数です。サイクル数は 0 ~ 3 サイクルの範囲内で選択可能です。アドレスは ALE 信号がネゲートされた次のサイクルまで出力されます (アドレスサイクル)。ALE 信号のアサートタイミングは CS 信号と同じです。アドレスサイクル後はデータサイクルが開始します。アドレスサイクルとデータサイクルが重ならないように、CSnWCR1 と CSnWCR2 レジスタの値を設定してください。

アドレス/データマルチプレクス I/O 空間へのページアクセスは無効です。ページリードまたはページライトアクセスを許可するため、CSnMOD の PRENB ビットまたは PWENB ビットを 1 に設定した場合でも、これらの設定は無視されノーマルリードまたはノーマルライト動作が実行されます。

図 15.27 ~ 図 15.29 に、アドレス/データマルチプレクス I/O インタフェース時の動作例を示します。




図 15.27 アドレス/データマルチプレクス I/O インタフェース時のリードアクセスの動作例 (n = 0 ~ 7)




図 15.28 アドレス/データマルチプレクス I/O インタフェース時のライトアクセスの動作例 (m = 0, 1)




図 15.29 アドレス/データマルチプレクス I/O インタフェース時のバスタイミング例 (m = 0, 1)

15.5.3 外部ウェイト機能

WAIT 信号により、CSn ウェイトコントロールレジスタ 1 (CSnWCR1) で設定したノーマルアクセスサイクルウェイト (CSRWAIT[4:0] ビット、CSWAIT[4:0] ビット) や、ページアクセスサイクルウェイト (CSPRWAIT[2:0] ビット、CSPWAIT[2:0] ビット) を超えて、ウェイトサイクルを延長することが可能です。

外部ウェイト許可 (CSnMOD.EWENB ビット = 1) にすると、WAIT 信号が Low の間、ウェイトサイクルが挿入されます。外部ウェイト禁止 (CSnMOD.EWENB ビット = 0) であれば WAIT 信号は無効です。なお、CSnWCR1 レジスタで設定した各サイクルウェイトは、WAIT 信号にかかわらず挿入されます。

(1) ノーマルアクセス

CSnWCR1 レジスタで設定したウェイトサイクル数が完了した時点 (Tend) から WAIT 信号がサンプリングされます。WAIT 信号が Low の間、バスサイクルが延長されます。WAIT 信号が High になった次のサイクルがウェイトサイクルの終了 (Tend) となります。

(2) ページアクセス

最初のアクセスは、ノーマルアクセスと同じです。CSnWCR1 レジスタで設定したウェイトサイクル数が完了した時点 (Tend) から WAIT 信号がサンプリングされます。WAIT 信号が Low の間、バスサイクルが延長されます。WAIT 信号が High になった次のサイクルがウェイトサイクルの終了 (Tend) となります。

2 番目以降のアクセスに対しては、ページアクセスのウェイトサイクルが完了した時点 (Tend) から WAIT 信号がサンプリングされます。WAIT 信号が Low の間、ページアクセスのウェイトサイクルが延長され、WAIT 信号が High になった次のサイクルがウェイトサイクルの終了 (Tend) となります。

図 15.30 ~ 図 15.33 に、セパレートバスインタフェース時の外部ウェイトの挿入タイミング例を示します。




図 15.30 外部ウェイトタイミング例 (16 ビットバス空間に対するページリードアクセス、BCLK 端子出力選択ビットで BCLK の 1 分周を選択した場合) (n = 0 ~ 7 および m = 0, 1)




図 15.31 外部ウェイトタイミング例 (16 ビットバス空間に対するページリードアクセス、BCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合) (n = 0 ~ 7 および m = 0, 1)




図 15.32 外部ウェイトタイミング例 (バイトストローブモード時の 16 ビットバス空間に対するページライトアクセス、BCLK 端子出力選択ビットで BCLK の 1 分周を選択した場合) (n = 0 ~ 7 および m = 0, 1)




図 15.33 外部ウェイトタイミング例 (バイトストローブモード時の 16 ビットバス空間に対するページライトアクセス、BCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合) (n = 0 ~ 7 および m = 0, 1)

(3) アドレス/データマルチプレクス I/O インタフェース

アドレス/データマルチプレクス I/O インタフェースのデータサイクルには、セパレートバスインタフェースと同様にプログラムウェイトの挿入、WAIT 端子による端子ウェイトの挿入が可能です。

ウェイト制御の設定は、アドレスサイクルに影響を与えません。図 15.34 に、アドレス/データマルチプレクス I/O インタフェース時の外部ウェイト挿入のタイミング例を示します。




図 15.34 アドレス/データマルチプレクス I/O インタフェース時の外部ウェイト挿入のタイミング例 (m = 0, 1)

15.5.4 リカバリサイクルの挿入

CSRECEN レジスタのリカバリサイクル挿入許可ビットを 1 にすることにより、連続する外部バスアクセスの間にリカバリサイクルを挿入することが可能です。

リードサイクル後とライトサイクル後に挿入するリカバリサイクル数は、CSn リカバリサイクル設定レジスタ (CSnREC) で各領域に対し個別に設定可能です。前バスサイクルがライトアクセスの場合、対応する領域のライトリカバリサイクル設定ビット (CSnREC.WRCV[3:0]) で、ライトリカバリサイクル数を設定する必要があります。前バスサイクルがリードアクセスの場合、対応する領域のリードリカバリサイクル設定ビット (CSnREC.RRCV[3:0]) で、リードリカバリサイクル数を設定する必要があります。たとえば、CS0 リードアクセス後に CS1 リードアクセスがある場合、この間に挿入するリカバリサイクル数は、CS0REC.RRCV[3:0] ビットで設定されます。

リカバリサイクル挿入の可否は、前バスアクセスがセパレートバスアクセスの場合、CSRECEN.RCVENi ビット (i=0~7) で設定し、前バスアクセスがアドレス/データマルチプレクスバスアクセスの場合は CSRECEN.RCVENmj ビット (j=0~7) で設定できます。

リカバリサイクルの挿入可能な条件は、以下のとおりです。

- 外部バスにリードアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにリードアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにリードアクセス後、異なる領域の外部バスにライトアクセスする場合
- 外部バスにライトアクセス後、同じ領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにリードアクセスする場合
- 外部バスにライトアクセス後、同じ領域の外部バスにライトアクセスする場合
- 外部バスにライトアクセス後、異なる領域の外部バスにライトアクセスする場合

リカバリサイクルの起点は、前バスサイクルの終了時点（たとえば、CSn 信号 (n=0~7) のネゲート時点）です。この時点から始まって、設定したリカバリサイクル期間に CSn 信号の High 期間が挿入されます。

最短では、リカバリサイクルの終了直後に、次のバスアクセスの CSn 信号がアサートされます。リカバリサイクル中に次の外部アドレス領域へのアクセス要求が発生した場合も、リカバリサイクル終了直後に次の外部バスアクセスを開始します。

バスマスタからの 1 転送要求に対して、2 回以上の外部バスアクセスが必要となる場合で、リカバリサイクル挿入条件が成り立つ場合、途中のバスアクセスにもリカバリサイクルが挿入されます。ただし、ページリードアクセス許可 (CSnMOD.PRENb = 1)、あるいは、ページライトアクセス許可 (CSnMOD.PWENb = 1) に設定された場合、リカバリサイクル挿入条件が成り立つ場合でも途中のバスアクセスにはリカバリサイクルは挿入されず、最後の転送のバスアクセスに対してのみリカバリサイクルが挿入されます。図 15.37 を参照してください。

同様に、ページアクセス許可設定時にノーマルアクセスとなる場合も、途中のバスアクセスにリカバリサイクルは挿入されず、最後の転送のバスアクセスに対してのみリカバリサイクルが挿入されます。アドレス/データマルチプレクス I/O インタフェース時は、ページアクセス許可設定にかかわらず、リカバリサイクル挿入条件が成り立つ場合、途中のバスアクセスにもリカバリサイクルが挿入されます。

図 15.35 ~ 図 15.37 に、セパレートバスインタフェース時のリカバリサイクルの挿入例を示します。




図 15.35 セパレートバスインタフェース時のリカバリサイクルの挿入例 (m = 0, 1)




図 15.36 バスアクセスが分割された場合のリカバリサイクルの挿入例 (セパレートバスインタフェースによるノーマルアクセスの場合) (m = 0, 1)




図 15.37 バスアクセスが分割された場合のリカバリサイクルの挿入例（セパレートバスインタフェースによるページアクセスの場合）（ $m = 0, 1$ ）

図 15.38 に、EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合の動作例を示します。




図 15.38 EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合のリカバリサイクルの動作例（セパレートバスインタフェースによるノーマルアクセスの場合）（ $m = 0, 1$ ）

アドレス/データマルチプレクス I/O インタフェースのリカバリサイクルの挿入もセパレートバスインタフェースと同様に行われます。図 15.39 および図 15.40 に、アドレス/データマルチプレクス I/O インタフェース時のリカバリサイクルの挿入例を示します。




図 15.39 アドレス/データマルチプレクス I/O インタフェース時のリカバリサイクルの挿入例 (m = 0, 1)




図 15.40 アドレス/データマルチプレクス I/O インタフェース時、バスアクセスが分割された場合のリカバリサイクルの挿入例 (m = 0, 1)

15.5.5 非アクセス時の状態

外部アドレス空間に対して処理を行っていない場合、CSn 信号、BCn 信号、WRn 信号、RD 信号は High に、ALE 信号は Low に、D15 ~ D00 はハイインピーダンスになります。

15.5.6 ライトバッファ機能（外部バス）

ライトアクセスの場合、データをライトバッファに書くことにより、動作の終了を待たずにメインバスが解放されます。そのため、次のバスアクセスを開始することが可能です。ただし、次のアクセスが外部アドレス空間、あるいは外部バスコントローラのレジスタに対するものであれば、前の外部バス動作が終了するまで待たされます。

図 15.41 に、ライトバッファ機能を使用した場合の動作例を示します。この機能を使用したとき、外部ライトの次に内部アクセスがある場合は、外部ライトの終了を待たずに内部アクセスが並列して実行されます。




図 15.41 ライトバッファ機能使用時の動作例

15.5.7 制限事項

(1) セパレートバスインタフェース使用時の制限事項

表 15.11 に、ノーマルアクセス時とページアクセス時の CSn ウェイトコントロールレジスタ 1 (CSnWCR1) と CSn ウェイトコントロールレジスタ 2 (CSnWCR2) の各ビットに適用される制約事項を示します。

CSn モードレジスタのページリードアクセス許可ビットまたはページライトアクセス許可ビットが許可 (CSnMOD.PRENB = 1 または CSnMOD.PWENB = 1) になっていても、ページアクセスの 1 回目のアクセス、あるいはページアクセスの対象とならないアクセス時はノーマルアクセス動作となります。そのため、ノーマルアクセスの制限事項を満たす必要があります。

表 15.11 ノーマルアクセスとページアクセスに対する制限事項

ノーマルアクセスの制限事項		ページアクセスの制限事項	
読み出し	書き込み	読み出し	書き込み
CSn[2:0] ≤ CSRWAIT RDn[2:0] ≤ CSRWAIT CSn[2:0] ≤ RDON	1 ≤ WDn[2:0] CSn[2:0] ≤ CSWWAIT WRn[2:0] ≤ CSWWAIT WDn[2:0] ≤ CSWWAIT WDOFF[2:0] ≤ CSWOFF WDn[2:0] ≤ WRON CSn[2:0] ≤ WRON	CSn[2:0] ≤ CSPRWAIT RDn[2:0] ≤ CSPRWAIT CSn[2:0] ≤ RDON	1 ≤ WDn[2:0] CSn[2:0] ≤ CSPWWAIT WRn[2:0] ≤ CSPWWAIT WDn[2:0] ≤ CSPWWAIT WDOFF[2:0] ≤ CSWOFF WDn[2:0] ≤ WRON CSn[2:0] ≤ WRON

注． バスマスタからの 1 転送要求に対して 2 回以上の外部バスアクセスが必要となる場合で、リカバリサイクル挿入条件が成り立つ場合、ページリードアクセス許可 (CSnMOD.PRENB = 1) またはページライトアクセス許可 (CSnMOD.PWENB = 1) に設定されていれば、途中のバスアクセスにはリカバリサイクルは挿入されず、最後の転送のバスアクセスに対してのみリカバリサイクルが挿入されます。

(2) アドレス/データマルチプレクスバスインタフェース使用時の制限事項

アドレス/データマルチプレクス I/O 空間ではページアクセスは無効です。ページアクセス設定を指定しても設定は無視され、ノーマルリードまたはノーマルライト動作が実行されます。

表 15.12 ノーマルアクセス時の制約事項

ノーマルアクセス時の制約事項	
読み出し	書き込み
CSON[2:0] ≤ CSRWAIT RDON[2:0] ≤ CSRWAIT CSON[2:0] ≤ RDON AWAIT[1:0] + 2 ≤ RDON CSON[2:0] ≤ AWAIT	CSON[2:0] ≤ CSWWAIT WRON[2:0] ≤ CSWWAIT WDON[2:0] ≤ CSWWAIT WDOFF[2:0] ≤ CSWOFF WDON[2:0] ≤ WRON CSON[2:0] ≤ WRON AWAIT[1:0] + 2 ≤ WRON AWAIT[1:0] + 2 ≤ WDON CSON[2:0] ≤ AWAIT

(3) A00 および BC0 機能の兼用端子に対する制限事項

8 ビットバス空間では 1 ライトストロープモードの設定は禁止されています。

(4) EBCLK 端子出力選択ビットで BCLK の 2 分周を選択した場合の制限事項

EBCLK 端子出力選択ビットで BCLK の 2 分周を設定した場合、外部バスアクセス開始の起点は、EBCLK 端子出力の立ち上がり時点になります。ただし、バスマスタからの 1 転送要求に対して 2 回以上の外部バスアクセスが発生する場合、2 回目以降の外部バスアクセスの開始は、ウェイトサイクル数の設定によっては、EBCLK 端子出力の立ち下がり時点になる可能性があります。接続するデバイスの仕様に合わせて適切にレジスタを設定してください。

(5) 命令コードの制限

命令コードはリトルエンディアンに固定する必要があります。

15.6 SDRAM 領域コントローラの動作説明

本節では、SDRAM 領域コントローラ (SDRAMC) の動作許可、SDRAM バス幅の設定、および SDRAMC に対して行う各種動作 (読み出し、書き込み、オートリフレッシュ、セルフリフレッシュ、初期化シーケンス、モードレジスタ設定) について説明します。

15.6.1 SDRAM アクセスの許可/禁止、SDRAM バス幅の設定

SDRAM アクセスは、SDC コントロールレジスタ (SDCCR) を用いて許可または禁止することが可能です。また、SDRAM バス幅の設定も SDCCR レジスタで行います。SDRAM アドレス空間の動作を禁止しても、セルフリフレッシュまたはオートリフレッシュ動作が許可されている限り、リフレッシュ動作は行われます。

15.6.2 非アクセス時の状態

外部アドレス空間に対して処理を行っていない場合、SDCS 信号、WE 信号、RAS 信号、CAS 信号は High になります。

15.6.3 リカバリサイクルの挿入

CS 領域へのアクセスに続いて SDRAM 領域へのアクセスが行われる場合、CSC (CS 領域コントローラ) に対してデータリカバリサイクルが挿入されます。CSC に対するリカバリサイクル数がない場合は、最短で、CSn 信号のネグート直後に、次の SDRAM アクセスのための ACT コマンドが発行されます。リカバリサイクル数が 0 以外の場合は、最短で、CSn 信号のネグートから指定したリカバリサイクル数経過後の 2 サイクル後に、ACT コマンドが発行されます。SDRAM 領域へのアクセス中にデータ衝突が発生することはありえないため、SDRAM に対するデータリカバリサイクルの設定は不要です (0 サイクルに固定されます)。




図 15.42 リカバリタイミングの例 (SDRAM アクセス時)

15.6.4 ライトバッファ機能

ライトアクセスの場合、データをライトバッファに書くことにより、動作の終了を待たずにメインバスが

解放されます。そのため、次のバスアクセスを開始することが可能です。ただし、次のアクセスが外部アドレス空間、あるいは外部バスコントローラのレジスタに対するものであれば、前の外部バス動作が終了するまで待たされます。

15.6.5 SDRAM コマンド

SDRAMを制御するため、SDRAMCはバスサイクルごとにコマンドを発行します。コマンドは、SDCS/RAS/CAS/WE/CKE信号などの組み合わせによって定義されます。表 15.13 に SDRAMC が発行するコマンドを示します。

表 15.13 SDRAMC コマンド

名称	略称	コマンド	SDCS	RAS	CAS	WE	CKE		BA1	BA0
							n-1	n		
DESL	DSL	デバイス非選択	H	x	x	x	H	x	x	x
ACTV	ACT	バンクアクティブ	L	L	H	H	H	x	V	V
READ	RD	リード	L	H	L	H	H	x	V	V
WRIT	WRI	ライト	L	H	L	L	H	x	V	V
PALL	PRA	オールバンクプリチャージ	L	L	H	L	H	x	x	x
REF	RFA	オートリフレッシュ	L	L	L	H	H	x	x	x
MRS	MRS	モードレジスタセット	L	L	L	L	H	x	L	L
SELF	RFS	セルフリフレッシュエントリ	L	L	L	H	H	L	x	x
SELF	RFX	セルフリフレッシュ終了	H	x	x	x	L	H	x	x

注. H : High、L : Low、V : 有効、x : Don't Care
n = コマンド発行サイクル、n-1 = コマンド発行の 1 サイクル前

15.6.6 SDRAMC レジスタの設定条件

SDRAMC のレジスタを書き換える場合、必ず表 15.14 に示す全条件を満たす必要があります。

表 15.14 レジスタの書き換え条件

機能または動作	レジスタ	条件
セルフリフレッシュ	SDSELF (注1)	<ul style="list-style-type: none"> SDRAMアクセス禁止 (SDCCR.EXENB = 0 (注2)) オートリフレッシュ動作許可 (SDRFEN.RFEN = 1)
オートリフレッシュ	SDRFCR	セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
	SDRFEN	<ul style="list-style-type: none"> SDRAMアクセス禁止 (SDCCR.EXENB = 0 (注2)) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
初期化シーケンス	SDIR (注1)	SDICR設定前、かつSDICRの書き換えと同じ条件
	SDICR (注1)	<ul style="list-style-type: none"> SDRAMアクセス禁止 (SDCCR.EXENB = 0 (注2)) オートリフレッシュ動作禁止 (SDRFEN.RFEN = 0) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
アドレスレジスタ設定	SDADR	<ul style="list-style-type: none"> SDRAMアクセス禁止 (SDCCR.EXENB = 0 (注2)) オートリフレッシュ動作禁止 (SDRFEN.RFEN = 0) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
タイミングレジスタ設定	SDTR	<ul style="list-style-type: none"> セルフリフレッシュ動作中 (SDSELF.SFEN = 1) または SDRAMアクセス禁止 (SDCCR.EXENB = 0 (注2)) オートリフレッシュ動作禁止 (SDRFEN.RFEN = 0) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)
モードレジスタ設定	SDMOD (注1)	<ul style="list-style-type: none"> SDRAMアクセス禁止 (SDCCR.EXENB = 0 (注2)) セルフリフレッシュ動作禁止 (SDSELF.SFEN = 0)

注1. このレジスタを書き換える前に、SDSR レジスタのステータスビットがすべて0になっていることを確認してください。

注2. EXENB ビットに0を書いた後、同ビットが0になっていることを確認してください。

15.6.7 セルフリフレッシュ

SDRAM セルフリフレッシュコントロールレジスタ (SDSELF) で、セルフリフレッシュモードへの遷移や同モードからの復帰を制御できます。セルフリフレッシュモードへの遷移直前に、オートリフレッシュ動作が実行されます。セルフリフレッシュモードでは、CKE 信号が Low になります。セルフリフレッシュモードからの復帰直後には、オートリフレッシュサイクルが起動されます。

図 15.43 にセルフリフレッシュモードへの遷移タイミング例を、図 15.44 に復帰タイミング例を示します。




図 15.43 セルフリフレッシュモードへの遷移タイミング例 (SDRFCR.REFW[3:0] ビット = 0010b : 3 サイクルの場合)




図 15.44 セルフリフレッシュモードからの復帰タイミング例

(1) ソフトウェアスタンバイモードでのセルフリフレッシュ

ソフトウェアスタンバイモードでセルフリフレッシュを起動する場合は、最初に、[15.6.11.2 セルフリフレッシュモード遷移／復帰手順](#)に示す手順に従ってください。その後、ソフトウェアスタンバイモードへの遷移を設定してください。このモードでは、スタンバイコントロールレジスタの出力ポートイネーブルビット (SBYCR.OPE ビット) を 1 にして、アドレスバスとバス制御信号の出力状態を保持してください。

ソフトウェアスタンバイモードの解除後は、[15.6.11.2 セルフリフレッシュモード遷移／復帰手順](#)に示す手順に従ってください。ソフトウェアスタンバイモードの遷移と解除については、「[11. 低消費電力モード](#)」を参照してください。

(2) ディープソフトウェアスタンバイモードでのセルフリフレッシュ

ディープソフトウェアスタンバイモードは、ソフトウェアスタンバイモード内から起動されます。この遷移において、端子状態は不変です。したがって、ディープソフトウェアスタンバイモードでのセルフリフレッシュの起動は、ソフトウェアスタンバイモードの場合と同様ですが、追加の設定が 1 つ必要です。すなわち、ディープソフトウェアスタンバイコントロールレジスタの I/O ポート保持ビット (DPSBYCR.IOKEEP) を 1 にする必要があります。

ディープソフトウェアスタンバイモードの解除時に、SDRAMC の内部状態がリセットされるので、SDRAM 関連のコントロールレジスタの再設定が必要になります。ディープソフトウェアスタンバイモードの解除後は、セルフリフレッシュを解除するために以下の手順に従ってください。

図 15.45 に、ディープソフトウェアスタンバイモードにおけるセルフリフレッシュサイクルのタイミング例を示します。ディープソフトウェアスタンバイモードの遷移と解除については、「[11. 低消費電力モード](#)」を参照してください。

セルフリフレッシュモードの解除方法は以下のとおりです。

1. DPSBYCR.IOKEEP ビットを 1 にして、ディープソフトウェアスタンバイモードにおいて CKE 信号出力を Low に保持します。
2. SDRAMC へのクロック供給を開始します。
3. SDRAM 関連のコントロールレジスタ (SDCMOD、SDADR、SDTR) を再設定します。これらのレジスタは、ディープソフトウェアスタンバイモード遷移時に内部リセットで初期化されています。
4. SDRFEN.RFEN ビットを 1 にして、オートリフレッシュ動作を許可します。
5. SDSR レジスタのすべてのステータスビットが 0 であることを確認し、SDSELF.SFEN ビットを 1 にして、セルフリフレッシュモードを再度選択します。
6. ポートの設定を SDRAM インタフェースに変更します。
7. SDCKOCR.SDCKOEN ビットを 1 にして、SDCLK 端子から SDRAM へクロック供給を開始します。

- SDSR レジスタのすべてのステータスビットが 0 であることを確認し、SDSELF.SFEN ビットを 0 にして、セルフリフレッシュモードを解除します。




図 15.45 ディープソフトウェアスタンバイモードにおけるセルフリフレッシュサイクルのタイミング例

15.6.8 オートリフレッシュ

オートリフレッシュサイクルは、SDRAM オートリフレッシュコントロールレジスタのオートリフレッシュ動作許可ビット (SDRFEN.RFEN) を 1 にすると開始されます。以後は、リフレッシュカウンタにより定期的にリフレッシュ要求が発生します。ただし、リフレッシュ要求はリード/ライトアクセス中には受け付けられないため、オートリフレッシュサイクルの起動が待たされることがあります。

SDRAM アクセスとリフレッシュ要求が同時に発生した場合は、リフレッシュ要求が優先されます。また、CS 領域アクセスとリフレッシュ要求は同時に行うことができます。ただし、リフレッシュコマンドの発行に必要な SDCS/RAS/CAS/WE/CKE 信号は、SDRAM アクセス専用の信号でなければなりません。

リフレッシュカウンタは、セルフリフレッシュ中は停止します。セルフリフレッシュモードからの復帰後は、オートリフレッシュサイクルが開始され、カウンタ値がリセットされてカウント動作が再開されます。

図 15.46 に、オートリフレッシュサイクルのタイミング例を示します。




図 15.46 オートリフレッシュサイクルのタイミング例 (1)

図 15.47 に、シングルアクセス中にオートリフレッシュ要求が発生した場合の動作例を示します。




図 15.47 オートリフレッシュサイクルのタイミング例 (2) (シングルアクセス中にオートリフレッシュ要求が発生した場合)

15.6.9 初期化シーケンサ

SDRAMCは、SDRAMを初期化するためのコマンドを発行するシーケンサを備えています。初期化シーケンサの起動はリセット後に行ってください。SDRAMを初期化しなかった場合の動作は保証されません。

SDRAMの初期化シーケンサは、オールバンクプリチャージコマンドを発行した後、オートリフレッシュコマンドをn回（n=1～15）発行します。SDRAM初期化シーケンスのタイミングは、SDRAM初期化レジスタ（SDIR）で設定可能です。SDRAM初期化シーケンスは、SDRAM初期化シーケンスコントロールレジスタ（SDICR）で起動できます。これらのレジスタを設定する場合、必ず表15.14に示す条件を満たす必要があります。

図15.48に、SDRAM初期化シーケンスのタイミング例を示します。オートリフレッシュ動作が2回以上実行されるようにSDIR.ARFC[3:0]ビットが設定されている場合、初期化シーケンスではオートリフレッシュサイクルが繰り返されます。




図 15.48 SDRAM 初期化シーケンスのタイミング例

15.6.10 モードレジスタの設定

SDRAM モードレジスタ (SDMOD) を設定することにより、SDRAM に対しモードレジスタセットコマンドを発行し、SDMOD.MR[14:0] ビットに設定した値をアドレスの下位側に出力することが可能です。データバス幅が 8 ビットの場合は A14 ~ A00 に、16 ビットの場合は A15 ~ A01 に出力されます。モードレジスタの設定前に、SDC コントロールレジスタの SDRAM バス幅選択ビット (SDCCR.BSIZE[1:0]) を設定し、SDRAM のデータバス幅を確定しておく必要があります。

図 15.49 にモードレジスタ設定動作タイミングを示します。




図 15.49 モードレジスタ設定動作タイミング

15.6.11 SDRAMC の設定例

ここでは以下の内容を説明します。

- SDRAMC の設定手順
- タイミングレジスタの設定例
- セルフリフレッシュモード遷移/復帰手順

15.6.11.1 SDRAMC のアクセス手順

図 15.50 に SDRAMC の設定手順を示します。




図 15.50 SDRAMC の設定手順

15.6.11.2 セルフリフレッシュモード遷移／復帰手順

図 15.51 に、セルフリフレッシュモード遷移／復帰手順を示します。




図 15.51 セルフリフレッシュモード遷移／復帰手順

注 . SDRAM のアクセス中は、セルフリフレッシュモードを起動できません。セルフリフレッシュモードの遷移および復帰中は、SDRAM アクセスを禁止する必要があります。図 15.52 に示すプログラミング指示に従ってください。

セルフリフレッシュモードへ遷移する前に、SDRAM 領域へのアクセスを禁止してください。

セルフリフレッシュモード遷移時、セルフリフレッシュ動作中、およびセルフリフレッシュモード復帰時に実行するプログラムは、SDRAM 領域へのオペランドアクセス、命令フェッチ（プリフェッチを含む）が生じないようにしてください。

図 15.52 に、ディープソフトウェアスタンバイモードでのセルフリフレッシュモード遷移/復帰手順を示します。




図 15.52 ディープソフトウェアスタンバイモードでのセルフリフレッシュモード遷移/復帰手順

15.6.11.3 タイミングレジスタ設定値とアクセスタイミング

ここでは、リードアクセス/ライトアクセスのタイミングと、SDRAM タイミングレジスタ (SDTR) 設定値との関係について説明します。

(1) シングルリードタイミング設定例

図 15.53 ~ 図 15.57 に、シングルリードタイミングと SDRAM タイミングレジスタ (SDTR) 設定値との関係を示します。表 15.15 に、それぞれの図と SDTR レジスタ設定値との対応を示します。

リードアクセスの場合は、最短でリードデータが有効になった 2 サイクル後に次のバスアクセスが可能となります。ただし、1 転送要求に対して 2 回以上のバスアクセスが発生する場合は、図 15.57 に示すように、最短でリードデータが有効になった 1 サイクル後に次のバスアクセスが可能となります。

表 15.15 SDTR レジスタ設定値とタイミング図の対応表 (シングルリードタイミング)

図番号	RAS[2:0] 設定値	サイクル数	RCD[1:0] 設定値	サイクル数	RP[2:0] 設定値	サイクル数	CL[2:0] 設定値	サイクル数
図 15.53	010	3	00	1	001	2	010	2
図 15.54	000	1	01	2	001	2	010	2
図 15.55	000	1	01	2	001	2	011	3
図 15.56、 図 15.57	010	3	00	1	000	1	010	2




図 15.53 シングルリードタイミング例 (1)




図 15.54 シングルリードタイミング例 (2)




図 15.55 シングルリードタイミング例 (3)




図 15.56 シングルリードタイミング例 (4)




図 15.57 シングルリードタイミング例 (5) (1 転送要求に対して 2 回バスアクセスが発生する場合)

(2) シングルライトタイミング設定例

図 15.58 ~ 図 15.59 に、シングルライトタイミングと SDRAM タイミングレジスタ (SDTR) 設定値との関係を示します。表 15.16 に、それぞれの図と SDTR レジスタ設定値との対応を示します。ライトアクセスの場合は、最短でオールバンクプリチャージコマンド (PRA) が発行された 2 サイクル後に次のバスアクセスが可能となります。ただし、1 転送要求に対して 2 回以上のバスアクセスが発生する場合は、図 15.62 に示すように、最短で PRA が発行された 1 サイクル後に次のバスアクセスが可能となります。

表 15.16 SDTRレジスタ設定値とタイミング図の対応表 (シングルライトタイミング)

図番号	RAS[2:0] 設定値	サイクル数	RCD[1:0] 設定値	サイクル数	RP[2:0] 設定値	サイクル数	WR 設定値	サイクル数
図 15.58	010	3	00	1	001	2	0	1
図 15.59	000	1	01	2	001	2	0	1
図 15.60	000	1	01	2	001	2	1	2
図 15.61、 図 15.62	010	3	00	0	000	2	0	1




図 15.58 シングルライトタイミング例 (1)




図 15.59 シングルライトタイミング例 (2)




図 15.60 シングルライトタイミング例 (3)




図 15.61 シングルライトタイミング例 (4)




図 15.62 シングルライトタイミング例 (5) (1 転送要求に対して 2 回バスアクセスが発生する場合)

15.6.12 アドレスマルチプレクス

SDRAM 空間では、ロウアドレスとカラムアドレスがマルチプレクスされています。SDRAM アドレスレジスタ (SDADR) のアドレスマルチプレクス選択ビット (SDADR.MXC[1:0]) でロウアドレスのシフト量を選択する必要があります。また、SDRAM 空間では、カラムアドレスの上位側にアドレスプリチャージ選択コマンド (Precharge-sel) が出力されます。表 15.17 に、SDADR.MXC[1:0] ビットの設定値とシフト量の関係を示します。

表 15.17 アドレスマルチプレクス

MXC [1:0]	シフト量	データバス幅	アドレス	マイコン外部アドレス端子															
				A15	A14	A13	A12	A11	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
00	8ビット	8ビット	ロウ	A23	A22	A21	A20	A19	A18*	A17	A16	A15	A14	A13	A12	A11	A10	A09	A08
			カラム	A23	A22	A21	A20	A19	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16ビット	ロウ	A23	A22	A21	A20	A19*	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09	A08
			カラム	A23	A22	A21	A20	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
01	9ビット	8ビット	ロウ	A24	A23	A22	A21	A20	A20*	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09
			カラム	A24	A23	A22	A21	A20	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16ビット	ロウ	A24	A23	A22	A21	A20*	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A09
			カラム	A24	A23	A22	A21	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
10	10ビット	8ビット	ロウ	A25	A24	A23	A22	A21	A20*	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10
			カラム	A25	A24	A23	A22	A21	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16ビット	ロウ	A25	A24	A23	A22	A21*	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10
			カラム	A25	A24	A23	A22	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
11	11ビット	8ビット	ロウ	A26	A25	A24	A23	A22	A21*	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11
			カラム	A26	A25	A24	A23	A10	P	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00
		16ビット	ロウ	A26	A25	A24	A23	A22*	A21	A20	A19	A18	A17	A16	A15	A14	A13	A12	A11
			カラム	A26	A25	A24	A11	P	A10	A09	A08	A07	A06	A05	A04	A03	A02	A01	A00

注. P: プリチャージ選択コマンド (Precharge-sel) を出力します。

*: PALL コマンド発行時は Precharge-sel = 1 (High) を出力します。Active コマンド発行時は対応するアドレスを出力しません。

15.6.13 SDRAM 接続例

15.6.13.1 16 ビットバス空間

図 15.63 に、ロウアドレス 13 ビット、カラムアドレス 11 ビット、および 8 ビットバスの 512M ビット SDRAM を 2 個接続する場合の例を示します。




図 15.63 SDRAM 接続例 (512M ビット品 × 2 個、8 ビットバス)

図 15.64 に、ロウアドレス 13 ビット、カラムアドレス 10 ビット、および 16 ビットバスの 512M ビット SDRAM を 1 個接続する場合の例を示します。




図 15.64 SDRAM 接続例 (512M ビット品 × 1 個、16 ビットバス)

図 15.65 に、ロウアドレス 13 ビット、カラムアドレス 9 ビット、および 16 ビットバスの 256M ビット SDRAM を 1 個接続する場合の例を示します。




図 15.65 SDRAM 接続例 (256M ビット品 × 1 個、16 ビットバス)

15.6.14 制限事項

(1) 低消費電力状態

ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードでは、SDRAMC へのクロック供給が停止するため、オートリフレッシュ動作は利用できません。外部に SDRAM を接続し、SDRAM のデータを保持したい場合には、セルフリフレッシュ機能を使用してください。セルフリフレッシュモードの遷移/復帰手順については、15.6.7 セルフリフレッシュを参照してください。

(2) SDRAM タイミングレジスタの設定

SDRAM タイミングレジスタ (SDTR) の RAS[2:0] ビット値は、ロウカラムレイテンシ (SDTR.RCD[1:0]) とカラムレイテンシ (SDTR.CL[2:0]) の合計以下に設定してください。この条件が満たされない場合の動作は保証していません。

(3) 命令コードの制限事項

命令コードはリトルエンディアンに固定する必要があります。

15.7 バスエラー監視部

この監視システムは、個々の領域を監視して、エラーを検出すると AHB-Lite エラー応答プロトコルを用いてそのエラーを要求マスタ IP に返します。

15.7.1 バスエラーの種類

それぞれのバスでは、下記のエラーが生じる可能性があります。

- 不正アドレスアクセス
- バスマスタ MPU エラー
- バススレーブ MPU エラー
- タイムアウト

表 15.18 に、アクセスによって不正アドレスアクセスエラーが引き起こされるアドレスレンジを示します。スレーブの予約領域は、不正アドレスアクセスエラーを引き起こしません。バスマスタ MPU とバススレーブ MPU については、「16. メモリプロテクションユニット (MPU)」を参照してください。

15.7.2 バスエラー発生時の動作

バスエラーが発生すると、動作は保証されず、要求マスタ IP にエラーが返されます。マスタごとに発生するバスエラーが、BUSnERRADD レジスタと BUSnERRSTAT レジスタに格納されます。これらのレジスタは必ずリセットでクリアする必要があります。詳細については、15.3.20 [バスエラーアドレスレジスタ \(BUSnERRADD\) \(n = 1 ~ 5\)](#) と 15.3.21 [バスエラーステータスレジスタ \(BUSnERRSTAT\) \(n = 1 ~ 5\)](#) を参照してください。

注 . DMAC と DTC はバスエラーを受信しません。DMAC または DTC がバスにアクセスした場合、転送は継続されます。バスエラーを受信する他のマスタについては、「30. [イーサネット DMA コントローラ \(EDMAC\)](#)」を参照してください。

15.7.3 不正アドレスアクセスエラーを引き起こす条件

表 15.18 に、不正アドレスアクセスエラーを引き起こす、バスごとのアドレス空間を示します。

表 15.18 不正アドレスアクセスエラーを引き起こす条件

アドレス	スレーブバス名	マスタバス		
		CPU (ICode、DCode、システム)	DMA	ETHER
0000 0000h ~ 01FF FFFFh	メモリバス1 メモリバス3	—	—	—
0200 0000h ~ 027F FFFFh	メモリマッピング領域	(注1)	E	E
0280 0000h ~ 1FFD FFFFh	予約領域	E	E	E
1FFE 0000h ~ 1FFF FFFFh	メモリバス2 メモリバス3	—	—	—
2000 0000h ~ 2003 FFFFh	メモリバス4	—	—	—
2004 0000h ~ 200F FFFFh	メモリバス5	—	—	—
2010 0000h ~ 3FFF FFFFh	予約領域	E	E	E
4000 0000h ~ 4001 FFFFh	周辺バス1	—	—	E
4002 0000h ~ 4003 FFFFh	予約領域	E	E	E
4004 0000h ~ 4005 FFFFh	周辺バス3	—	—	E
4006 0000h ~ 4007 FFFFh	周辺バス4	—	—	E
4008 0000h ~ 4009 FFFFh	周辺バス5	—	—	E
400A 0000h ~ 400B FFFFh	予約領域	—	—	E
400C 0000h ~ 400D FFFFh	周辺バス7	—	—	E
400E 0000h ~ 400F FFFFh	予約領域	E	E	E
4010 0000h ~ 407F FFFFh	周辺バス9	—	—	—
4080 0000h ~ 5FFF FFFFh	予約領域	E	E	E
6000 0000h ~ 67FF FFFFh	QSPI 領域	—	—	—
6800 0000h ~ 7FFF FFFFh	予約領域	E	E	E
8000 0000h ~ 97FF FFFFh	CS/SDRAM 領域	—	—	—
9800 0000h ~ DFFF FFFFh	予約領域	E	E	E
E000 0000h ~ FFFF FFFFh	Cortex-M4用システム	—	E	E

E：不正アドレスアクセスエラーが生じる経路を示します。

注 1. バスモジュールは、MMF がアドレスを切り替えたか否かの検出を行いません。そのため、MMF が有効な状態で CPU が 0200 0000h にアクセスしても、エラーは発生しません。これは、切り替えられたアドレスに依存します。MMF が無効な状態で CPU が 0200 0000h にアクセスすると、バスモジュールがエラーを検出します。

バスモジュールは、スレーブに対して何も領域が割り当てられていない場合など、予約領域へのアクセスに起因したアクセスエラーを検出します。

- 0200 0000h ~ 1FFD FFFFh：アクセスエラーを検出
- 0000 0000h ~ 01FF FFFFh：メモリバス1のアクセスエラー検出なし

15.7.4 タイムアウト

一部の周辺モジュールでは、モジュールストップ機能によってタイムアウトエラーが発生します。一定期間スレーブから応答がないと、タイムアウトエラーが検出されます。タイムアウトエラーは、AHB-Lite エラー応答プロトコルを用いて要求マスタ IP に返されます。

15.8 フラッシュキャッシュ使用時の注意事項

CPUからのアクセスを通じてフラッシュキャッシュを使用する場合は、Arm® MPUもキャッシング対象に設定する必要があります。詳細については、参考資料の 1. および 2. を参照してください。

15.9 参考資料

1. *ARM®v7-M Architecture Reference Manual (ARM DDI 0403D)*
2. *ARM® Cortex®-M4 Devices Generic User Guide (ARM DUI 0553A)*

16. メモリプロテクションユニット (MPU)

16.1 概要

本 MCU は、4つのメモリプロテクションユニット (MPU) と、CPU スタックポインタモニタ機能を備えています。表 16.1 に MPU の仕様を、表 16.2 に各 MPU エラー検出時の動作を示します。

表 16.1 MPUの仕様

項目	モジュール/機能	内容
不正メモリアクセス	Arm® Cortex®-M4 CPU	<ul style="list-style-type: none"> Arm CPUはデフォルトのメモリマップを内蔵。CPUが不正アクセスを行うと、例外割り込みが発生 デフォルトのメモリマップはMPUで変更可能
	CPUスタックポインタモニタ	2領域 <ul style="list-style-type: none"> メインスタックポインタ (MSP) プロセススタックポインタ (PSP)
メモリプロテクション	Arm MPU	CPU用のメモリプロテクション機能 <ul style="list-style-type: none"> 8 MPU 領域 (サブ領域とバックグラウンド領域を含む)
	バスマスタ MPU	CPUを除く各バスマスタ用のメモリプロテクション機能 <ul style="list-style-type: none"> バスマスタ MPUグループA: 32領域 バスマスタ MPUグループB: 8領域
	バススレーブ MPU	各バススレーブ用のメモリプロテクション機能
セキュリティ	セキュリティ MPU	非セキュアプログラムから下記のセキュリティ領域へのアクセスを保護 <ul style="list-style-type: none"> 2領域 (PC) 4領域 (コードフラッシュ、SRAM、2つのセキュリティ機能)

表 16.2 MPUエラー検出時の動作

MPUの種類	通知動作	エラー検出時のバスアクセス	エラーアクセス情報の格納
CPUスタックポインタモニタ	リセットまたはノンマスカブル割り込み	Don't care	格納なし
Arm MPU	ハード障害	<ul style="list-style-type: none"> 正しくライトアクセスできない 正しくリードアクセスできない 	Cortex-M4 プロセッサ内に格納
バスマスタ MPU	リセットまたはノンマスカブル割り込み	<ul style="list-style-type: none"> 保護領域にライトアクセス 保護領域にリードアクセス 	格納
バススレーブ MPU	<ul style="list-style-type: none"> リセットまたはノンマスカブル割り込み ハード障害 	<ul style="list-style-type: none"> ライトアクセスは無視 リードアクセスは0が読める 	格納
セキュリティ MPU	通知なし	<ul style="list-style-type: none"> 正しくライトアクセスできない 正しくリードアクセスできない 	保持しない

Arm MPU に対するエラーアクセスについては、16.7 参考資料を参照してください。他の MPU に対するエラーアクセスについては、「15. バス」の 15.3.20 バスエラーアドレスレジスタ (BUSnERRADD) (n = 1 ~ 5) および 15.3.21 バスエラーステータスレジスタ (BUSnERRSTAT) (n = 1 ~ 5) を参照してください。

16.2 CPU スタックポインタモニタ

CPU スタックポインタモニタは、スタックポインタのオーバーフローとアンダーフローを検出します。Arm CPU には、メインスタックポインタ (MSP) とプロセススタックポインタ (PSP) の2つのスタックポインタがあるため、2つのCPU スタックポインタモニタをサポートしています。スタックポインタのアンダーフローやオーバーフローを検出すると、CPU スタックポインタモニタはリセットまたはノンマスカブル割り込みを発生させます。

CPU スタックポインタモニタを有効にするには、スタックポインタモニタアクセスコントロールレジスタ (MSPMPUCTL、PSPMPUCTL) のスタックポインタモニタ有効ビットを1にします。

表 16.3 に CPU スタックポインタモニタの仕様、図 16.1 にブロック図、そして図 16.2 にレジスタの設定フローを示します。

表 16.3 CPUスタックポインタモニタの仕様

項目	内容
保護領域	SRAM領域
領域数	2領域： <ul style="list-style-type: none"> • メインスタックポインタ • プロセススタックポインタ
各領域のアドレス仕様	領域の開始および終了アドレスの設定可能
各領域のスタックポインタモニタの有効/無効設定	各領域のスタックポインタモニタは、有効または無効に設定可能
エラー検出時の動作	リセットまたはノンマスカブル割り込みの発生が可能
レジスタの保護	レジスタに対する不正書き込みの防止が可能




図 16.1 CPU スタックポインタモニタブロック図





図 16.2 レジスタ設定フロー

16.2.1 レジスタの説明

注. バスアクセスは、必ずレジスタへの書き込み前に停止する必要があります。

16.2.1.1 メインスタックポインタモニタ開始アドレスレジスタ (MSPMPUSA)

アドレス [SPMON.MSPMPUSA 4000 0D08h](#)




ビット	シンボル	ビット名	機能	R/W
b31-b0	MSPMPUSA[31:0]	領域開始アドレス	領域判定に使用する領域開始アドレス。下位2ビットは0にしてください。値の範囲は、予約領域を除く1FF0 0000h～200F FFFChでなければいけません。	R/W

MSPMPUSA レジスタと MSPMPUEA レジスタでは、SRAM の CPU スタック領域 (1FF0 0000h ~ 200F FFFFh のうち、予約領域を除く領域) を指定します。カバーされる SRAM 領域については、[図 4.1 メモリマップ](#)を参照してください。

16.2.1.2 メインスタックポインタモニタ終了アドレスレジスタ (MSPMPUEA)


アドレス [SPMON.MSPMPUEA 4000 0D0Ch](#)



ビット	シンボル	ビット名	機能	R/W
b31-b0	MSPMPUEA[31:0]	領域終了アドレス	領域判定に使用する領域終了アドレス。下位2ビットは1にしてください。値の範囲は、予約領域を除く1FF0 0003h～200F FFFFhでなければいけません。	R/W

16.2.1.3 プロセススタックポインタモニタ開始アドレスレジスタ (PSPMPUSA)

アドレス SPMON.PSPMPUSA 4000 0D18h




ビット	シンボル	ビット名	機能	R/W
b31-b0	PSPMPUSA[31:0]	領域開始アドレス	領域判定に使用する領域開始アドレス。下位2ビットは0にしてください。値の範囲は、予約領域を除く1FF0 0000h～200F FFFChでなければいけません。	R/W

PSPMPUSA レジスタと PSPMPUEA レジスタでは、SRAM の CPU スタック領域 (1FF0 0000h ~ 200F FFFFh のうち、予約領域を除く領域) を指定します。カバーされる SRAM 領域については、[図 4.1 メモリマップ](#)を参照してください。

16.2.1.4 プロセススタックポインタモニタ終了アドレスレジスタ (PSPMPUEA)


アドレス SPMON.PSPMPUEA 4000 0D1Ch



ビット	シンボル	ビット名	機能	R/W
b31-b0	PSPMPUEA[31:0]	領域終了アドレス	領域判定に使用する領域終了アドレス。下位2ビットは1にしてください。値の範囲は、予約領域を除く1FF0 0003h～200F FFFFhでなければいけません。	R/W

16.2.1.5 スタックポインタモニタ検出後動作レジスタ (MSPMPUOAD, PSPMPUOAD)

アドレス SPMON.MSPMPUOAD 4000 0D00h, SPMON.PSPMPUOAD 4000 0D10h



ビット	シンボル	ビット名	機能	R/W
b0	OAD	検出後の動作	0 : ノンマスカブル割り込み 1 : リセット	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b8	KEY[7:0]	キーコード	OADビットへの書き込みを許可または禁止します。	R/(W) (注1)

注 1. 書き込みデータは保持されません。

OAD ビット (検出後の動作)

CPU スタックポインタモニタによってスタックポインタのアンダーフローまたはオーバーフローが検出されたとき、リセットまたはノンマスカブル割り込みのどちらを発生させるか選択します。メインスタックポインタモニタとプロセススタックポインタモニタは、それぞれ OAD ビットを使用して、スタックポインタのアンダーフローまたはオーバーフロー検出時に発生させる信号を決定します。OAD ビットへ書き込む際は、同時にハーフワードアクセスによって KEY[7:0] ビットに A5h を書き込んでください。

KEY[7:0] ビット (キーコード)

OAD ビットへの書き込みを許可または禁止します。OAD ビットへ書き込む際は、同時に KEY[7:0] ビットに A5h を書き込んでください。A5h 以外の値を KEY[7:0] ビットに書き込むと、OAD ビットは更新されません。KEY[7:0] ビットは読むと常に 00h が読み出されます。

16.2.1.6 スタックポインタモニタアクセスコントロールレジスタ (MSPMPUCTL, PSPMPUCTL)

アドレス SPMON.MSPMPUCTL 4000 0D04h, SPMON.PSPMPUCTL 4000 0D14h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	ERROR	—	—	—	—	—	—	—	ENABLE
リセット後の値	0	0	0	0	0	0	0	0/1 (注1)	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ENABLE	スタックポインタモニタ有効	0 : スタックポインタモニタ無効 1 : スタックポインタモニタ有効	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	ERROR	スタックポインタモニタエラーフラグ	0 : スタックポインタのアンダーフローまたはオーバーフロー発生なし 1 : スタックポインタのアンダーフローまたはオーバーフロー発生あり	R/W
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. 初期値はリセット発生要因によって異なります。

ENABLE ビット (スタックポインタモニタ有効)

スタックポインタモニタ機能を有効または無効にします。メインスタックポインタモニタとプロセススタックポインタモニタを個別に設定できます。

MSPMPUCTL.ENABLE ビットを1にした場合、以下のレジスタが利用可能になります。

- MSPMPUSA
- MSPMPUEA
- MSPMPUOAD

PSPMPUCTL.ENABLE ビットを1にした場合、以下のレジスタが利用可能になります。

- PSPMPUSA
- PSPMPUEA
- PSPMPUOAD

ERROR ビット (スタックポインタモニタエラーフラグ)

スタックポインタモニタの状態を示します。各スタックポインタモニタは独立した ERROR ビットを持っています。

[1になる条件]

- スタックポインタがオーバーフローまたはアンダーフローしたとき


[0になる条件]

- 本ビットに0を書いたとき
- バスマスタ MPU エラーリセット、バスマスレーブ MPU エラーリセット、およびスタックポインタエラーリセット以外のリセットが発生したとき

注. ERROR ビットには0のみ書けます。

16.2.1.7 スタックポインタモニタ保護レジスタ (MSPMPUPT, PSPMPUPT)

アドレス SPMON.MSPMPUPT 4000 0D06h, SPMON.PSPMPUPT 4000 0D16h



ビット	シンボル	ビット名	機能	R/W
b0	PROTECT	レジスタの保護	0: スタックポインタモニタ関連レジスタの書き込みを許可 1: スタックポインタモニタ関連レジスタの書き込みから保護 (読み出しは許可)	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b8	KEY[7:0]	キーコード	PROTECT ビットへの書き込みを許可または禁止します。	R/(W) (注1)

注 1. 書き込みデータは保持されません。

PROTECT ビット (レジスタの保護)

保護するレジスタへの書き込みを許可または禁止します。メインスタックポインタモニタとプロセススタックポインタモニタをそれぞれ個別に設定できます。

MSPMPUPT.PROTECT ビットは、下記のメインスタックポインタ関連レジスタへの書き込みアクセスを制御します。

- MSPMPUCTL
- MSPMPUSA
- MSPMPUEA

PSPMPUPT.PROTECT ビットは、下記のプロセススタックポインタ関連レジスタへの書き込みアクセスを制御します。

- PSPMPUCTL
- PSPMPUSA
- PSPMPUEA

PROTECT ビットへ書き込む際は、同時にハーフワードアクセスによって KEY[7:0] ビットに A5h を書き込んでください。

KEY[7:0] ビット (キーコード)

PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットへ書き込む際は、同時に KEY[7:0] ビットに A5h を書き込んでください。これ以外の値を書き込むと、PROTECT ビットは更新されません。KEY[7:0] ビットは読むと常に 00h が読み出されます。

16.2.2 動作説明

16.2.2.1 レジスタの保護

CPU スタックポインタモニタ関連のレジスタを保護するには、対応する PROTECT ビットを設定します。

16.2.2.2 オーバーフローエラーとアンダーフローエラー

オーバーフローまたはアンダーフローエラーが検出されると、CPU スタックポインタモニタはエラーを発生させます。OAD ビットを設定することで、このエラーをノンマスカブル割り込みとリセットのどちらで通知するか選択できます。ノンマスカブル割り込み状態は ICU.NMISR.SPEST フラグに示されます。「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。リセット状態は SYSTEM.RSTSR1.SPERF フラグに示されます。「[6. リセット](#)」を参照してください。

ICU.NMISR.SPEST フラグが CPU スタックポインタモニタ割り込みの発生を示した場合、MSPMPUCTL レジスタと PSPMPUCTL レジスタの ERROR ビットをチェックして、メインスタックポインタモニタエラーまたはプロセススタックポインタモニタエラーのどちらのエラーであるかを判定してください。

スタックポインタがアンダーフローまたはオーバーフローすると、ノンマスカブル割り込みが設定されたままになります。エラーをクリアするには、ノンマスカブル割り込みフラグをクリアしてください。ICU.NMICLR.SPECLR ビットに 1 を書き込むと、スタックポインタがリセットされます。MSPMPUCTL レジスタおよび PSPMPUCTL レジスタの ERROR ビットに 0 を書いてクリアしてください。

16.3 Arm MPU

Arm MPU は 8 つの領域の MPU を備えており、下記の項目を全面的にサポートしています。

- 保護領域
- 保護領域のオーバーラップ (優先順位は昇順)
 - 7 = 最高優先順位
 - 0 = 最低優先順位
- アクセス許可
- メモリ属性のシステムへのエクスポート

Arm MPU の不一致および許可違反によって、優先順位のプログラム可能な MemManage フォルト (ハード障害) ハンドラが呼び出されます。詳細は、[16.7 参考資料](#)を参照してください。

16.4 バスマスタ MPU

バスマスタ MPU は、全アドレス空間 (0000 0000h ~ FFFF FFFFh) を対象にバスマスタがアクセスするアドレスを監視しています。アクセス制御情報は、読み出し許可と書き込み許可からなり、最大 32 の領域に対して個別に設定が可能です。バスマスタ MPU は、これらの設定に基づいて各領域へのアクセスを監視します。保護領域に対するアクセスが検出されると、バスマスタ MPU はリセットまたはノンマスクابل割り込みを発生させます。エラーアクセスについての詳細は、「15. バス」の 15.3.20 および 15.3.21 を参照してください。

表 16.4 にバスマスタ MPU の仕様を、図 16.3 にブロック図を示します。図 16.4 に、バスマスタ MPU のグループ A および B を示します。

表 16.4 バスマスタ MPU仕様

項目	内容
保護されるマスタグループ	<ul style="list-style-type: none"> バスマスタ MPUグループA: DMAバス バスマスタ MPUグループB: ETHERバス
保護領域	0000 0000h ~ FFFF FFFFh
領域数	<ul style="list-style-type: none"> バスマスタ MPUグループA: 32領域 バスマスタ MPUグループB: 8領域
各領域のアドレス仕様	領域の開始および終了アドレスの設定可能
各領域のメモリプロテクションの有効/無効設定	対応する領域の設定を有効/無効
各領域のアクセス制御設定	読み出し許可と書き込み許可
エラー検出時の動作	リセットまたはノンマスクابل割り込み
レジスタの保護	レジスタに対する不正書き込みの防止が可能




図 16.3 バスマスタ MPU ブロック図





図 16.4 バスマスタ MPU グループ A、および B

16.4.1 レジスタの説明

注. MPUレジスタに書き込みを行う前に、バスアクセスを停止する必要があります。

16.4.1.1 グループ m 領域 n 開始アドレスレジスタ (MMPUSmn) (m = A または B; n = 0 ~ 31)


アドレス MMPU.MMPUSA0 4000 0204h, MMPU.MMPUSA1 4000 0214h, MMPU.MMPUSA2 4000 0224h, MMPU.MMPUSA3 4000 0234h, MMPU.MMPUSA4 4000 0244h, MMPU.MMPUSA5 4000 0254h, MMPU.MMPUSA6 4000 0264h, MMPU.MMPUSA7 4000 0274h, MMPU.MMPUSA8 4000 0284h, MMPU.MMPUSA9 4000 0294h, MMPU.MMPUSA10 4000 02A4h, MMPU.MMPUSA11 4000 02B4h, MMPU.MMPUSA12 4000 02C4h, MMPU.MMPUSA13 4000 02D4h, MMPU.MMPUSA14 4000 02E4h, MMPU.MMPUSA15 4000 02F4h, MMPU.MMPUSA16 4000 0304h, MMPU.MMPUSA17 4000 0314h, MMPU.MMPUSA18 4000 0324h, MMPU.MMPUSA19 4000 0334h, MMPU.MMPUSA20 4000 0344h, MMPU.MMPUSA21 4000 0354h, MMPU.MMPUSA22 4000 0364h, MMPU.MMPUSA23 4000 0374h, MMPU.MMPUSA24 4000 0384h, MMPU.MMPUSA25 4000 0394h, MMPU.MMPUSA26 4000 03A4h, MMPU.MMPUSA27 4000 03B4h, MMPU.MMPUSA28 4000 03C4h, MMPU.MMPUSA29 4000 03D4h, MMPU.MMPUSA30 4000 03E4h, MMPU.MMPUSA31 4000 03F4h, MMPU.MMPUSB0 4000 0604h, MMPU.MMPUSB1 4000 0614h, MMPU.MMPUSB2 4000 0624h, MMPU.MMPUSB3 4000 0634h, MMPU.MMPUSB4 4000 0644h, MMPU.MMPUSB5 4000 0654h, MMPU.MMPUSB6 4000 0664h, MMPU.MMPUSB7 4000 0674h



ビット	シンボル	ビット名	機能	R/W
b31-b0	MMPUSm[31:0] (m = A または B)	領域開始アドレス	領域判定に使用する領域開始アドレス。下位2ビットは0にしてください。	R/W

16.4.1.2 グループ m 領域 n 終了アドレスレジスタ (MMPUEmn) (m = A または B; n = 0 ~ 31)

アドレス MMPU.MMPUEA0 4000 0208h, MMPU.MMPUEA1 4000 0218h, MMPU.MMPUEA2 4000 0228h, MMPU.MMPUEA3 4000 0238h, MMPU.MMPUEA4 4000 0248h, MMPU.MMPUEA5 4000 0258h, MMPU.MMPUEA6 4000 0268h, MMPU.MMPUEA7 4000 0278h, MMPU.MMPUEA8 4000 0288h, MMPU.MMPUEA9 4000 0298h, MMPU.MMPUEA10 4000 02A8h, MMPU.MMPUEA11 4000 02B8h, MMPU.MMPUEA12 4000 02C8h, MMPU.MMPUEA13 4000 02D8h, MMPU.MMPUEA14 4000 02E8h, MMPU.MMPUEA15 4000 02F8h, MMPU.MMPUEA16 4000 0308h, MMPU.MMPUEA17 4000 0318h, MMPU.MMPUEA18 4000 0328h, MMPU.MMPUEA19 4000 0338h, MMPU.MMPUEA20 4000 0348h, MMPU.MMPUEA21 4000 0358h, MMPU.MMPUEA22 4000 0368h, MMPU.MMPUEA23 4000 0378h, MMPU.MMPUEA24 4000 0388h, MMPU.MMPUEA25 4000 0398h, MMPU.MMPUEA26 4000 03A8h, MMPU.MMPUEA27 4000 03B8h, MMPU.MMPUEA28 4000 03C8h, MMPU.MMPUEA29 4000 03D8h, MMPU.MMPUEA30 4000 03E8h, MMPU.MMPUEA31 4000 03F8h, MMPU.MMPUEB0 4000 0608h, MMPU.MMPUEB1 4000 0618h, MMPU.MMPUEB2 4000 0628h, MMPU.MMPUEB3 4000 0638h, MMPU.MMPUEB4 4000 0648h, MMPU.MMPUEB5 4000 0658h, MMPU.MMPUEB6 4000 0668h, MMPU.MMPUEB7 4000 0678h



x: 不定

ビット	シンボル	ビット名	機能	R/W
b31-b0	MMPUEm[31:0] (m = A または B)	領域終了アドレス	領域判定に使用する領域終了アドレス。下位2ビットは1にしてください。	R/W

16.4.1.3 グループ m 領域 n アクセスコントロールレジスタ (MMPUACmn) (m = A または B; n = 0 ~ 31)

アドレス MMPU.MMPUACA0 4000 0200h, MMPU.MMPUACA1 4000 0210h, MMPU.MMPUACA2 4000 0220h, MMPU.MMPUACA3 4000 0230h, MMPU.MMPUACA4 4000 0240h, MMPU.MMPUACA5 4000 0250h, MMPU.MMPUACA6 4000 0260h, MMPU.MMPUACA7 4000 0270h, MMPU.MMPUACA8 4000 0280h, MMPU.MMPUACA9 4000 0290h, MMPU.MMPUACA10 4000 02A0h, MMPU.MMPUACA11 4000 02B0h, MMPU.MMPUACA12 4000 02C0h, MMPU.MMPUACA13 4000 02D0h, MMPU.MMPUACA14 4000 02E0h, MMPU.MMPUACA15 4000 02F0h, MMPU.MMPUACA16 4000 0300h, MMPU.MMPUACA17 4000 0310h, MMPU.MMPUACA18 4000 0320h, MMPU.MMPUACA19 4000 0330h, MMPU.MMPUACA20 4000 0340h, MMPU.MMPUACA21 4000 0350h, MMPU.MMPUACA22 4000 0360h, MMPU.MMPUACA23 4000 0370h, MMPU.MMPUACA24 4000 0380h, MMPU.MMPUACA25 4000 0390h, MMPU.MMPUACA26 4000 03A0h, MMPU.MMPUACA27 4000 03B0h, MMPU.MMPUACA28 4000 03C0h, MMPU.MMPUACA29 4000 03D0h, MMPU.MMPUACA30 4000 03E0h, MMPU.MMPUACA31 4000 03F0h, MMPU.MMPUACB0 4000 0600h, MMPU.MMPUACB1 4000 0610h, MMPU.MMPUACB2 4000 0620h, MMPU.MMPUACB3 4000 0630h, MMPU.MMPUACB4 4000 0640h, MMPU.MMPUACB5 4000 0650h, MMPU.MMPUACB6 4000 0660h, MMPU.MMPUACB7 4000 0670h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	WP	RP	ENABLE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ENABLE	領域有効	0 : グループ m 領域 n ユニットの無効 1 : グループ m 領域 n ユニットの有効	R/W
b1	RP	読み出し保護	0 : リードアクセスを許可 1 : リードアクセスを保護	R/W
b2	WP	書き込み保護	0 : ライトアクセスを許可 1 : ライトアクセスを保護	R/W
b15-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ENABLE ビット、RP ビット、および WP ビットは、グループ m 領域 n ユニットごとに個別に設定が可能です。

ENABLE ビット (領域有効)

グループ m 領域 n ユニットの有効または無効にします。ENABLE ビットを 1 にした場合、RP ビットと WP ビットによって、MMPUSmn レジスタと MMPUEmn レジスタで設定された領域へのアクセスを許可または保護することが可能です。ENABLE ビットを 0 にした場合、グループ m 領域 n のアクセスに対して領域は指定されません。

RP ビット (読み出し保護)

グループ m 領域 n の読み出し保護を有効または無効にします。ENABLE ビットを 1 にした場合に RP ビットを使用できます。

WP ビット (書き込み保護)

グループ m 領域 n の書き込み保護を有効または無効にします。ENABLE ビットを 1 にした場合に WP ビットを使用できます。

MMPUACAn レジスタで設定した領域にアクセスした際に、グループ A 領域 n ユニットから出力される情報の対応を表 16.5 に示します。

表 16.5 領域制御回路の機能

MMPUACmn.ENABLE (注1)	MMPUACmn.RP (注1)	MMPUACmn.WP (注1)	アクセス	領域	グループm領域nユニットの出力 (注1)
0	—	—	リード	—	領域外
			ライト	—	領域外
1	0	0	リード	内部	許可領域
				外部	領域外
			ライト	内部	許可領域
				外部	領域外
	0	1	リード	内部	許可領域
				外部	領域外
			ライト	内部	保護領域
				外部	領域外
	1	0	リード	内部	保護領域
				外部	領域外
			ライト	内部	許可領域
				外部	領域外
1	1	リード	内部	保護領域	
			外部	領域外	
		ライト	内部	保護領域	
			外部	領域外	

注 1. m = A または B
 m = A の場合 : n = 0 ~ 31
 m = B の場合 : n = 0 ~ 7

表 16.6 マスタ制御回路の機能

MMPUCTLm.ENABLE (注1)	グループm領域 0ユニットの出力 (注1)	グループm領域 1ユニットの出力 (注1)	グループA領域2~31 ユニットの出力、 グループB領域2~7 ユニットの出力	グループmの機能 (注1)
1	保護領域	Don't care	Don't care	エラー発生
1	Don't care	保護領域	Don't care	エラー発生
1	Don't care	Don't care	保護領域	エラー発生
1	領域外	領域外	領域外	エラー発生
その他の場合				エラーなし

注 1. m = A または B


マスタ MPU エラーは下記の条件で発生します。

- MMPUCTLm.ENABLE = 1 で、かつ 1 つ以上の領域 n ユニットの出力が保護領域の場合
- MMPUCTLm.ENABLE = 1 で、かつすべての領域 n ユニットの出力が領域外の場合

その他の場合は許可領域として処理される

16.4.1.4 バスマスタ MPU コントロールレジスタ (MMPUCTLm) (m = A または B)

アドレス MMPU.MMPUCTLA 4000 0000h, MMPU.MMPUCTLB 4000 0400h



ビット	シンボル	ビット名	機能	R/W
b0	ENABLE	マスタグループ有効	0 : マスタグループ m は無効 1 : マスタグループ m は有効	R/W
b1	OAD	検出後の動作	0 : ノンマスカブル割り込み 1 : リセット	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b8	KEY[7:0]	キーコード	OAD ビットと ENABLE ビットへの書き込みを許可または禁止します。	R/(W) (注1)

注 1. 書き込みデータは保持されません。

ENABLE ビット (マスタグループ有効)

マスタグループごとに、バスマスタ MPU 機能を有効または無効にします。このビットを 1 にすると、MMPUACmn レジスタが使用可能になります。このビットを 0 にすると、すべての領域の許可領域を含めて、MMPUACmn レジスタが使用できなくなります。各マスタグループのバスマスタ MPU 機能は、ENABLE ビットを個別に使用します。ENABLE ビットに書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに A5h を書き込んでください。

OAD ビット (検出後の動作)


バスマスタ MPU によって保護領域へのアクセスが検出されたとき、リセットまたはノンマスカブル割り込みのどちらを発生させるか選択します。各マスタグループのバスマスタ MPU 機能は、それぞれの OAD ビットを個別に使用します。OAD ビットへ書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに A5h を書き込んでください。

KEY[7:0] ビット (キーコード)

ENABLE ビットと OAD ビットへの書き込みを許可または禁止します。ENABLE ビットと OAD ビットへ書き込む際は、同時に KEY[7:0] ビットに A5h を書き込んでください。これ以外の値を書き込むと、ENABLE ビットと OAD ビットは更新されません。KEY[7:0] ビットは読むと常に 00h が読み出されます。

16.4.1.5 グループ m レジスタ保護 (MMPUPTm) (m = A または B)

アドレス [MMPU.MMPUPTA 4000 0102h](#), [MMPU.MMPUPTB 4000 0502h](#)



ビット	シンボル	ビット名	機能	R/W
b0	PROTECT	レジスタの保護	0 : 全バスマスタ MPU グループ m レジスタの書き込みを許可 1 : 全バスマスタ MPU グループ m レジスタの書き込みを保護 (読み出しは可能)	R/W
b7-b1	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W
b15-b8	KEY[7:0]	キーコード	PROTECT ビットへの書き込みを許可または禁止します。	R/(W) (注1)

注 1. 書き込みデータは保持されません。

PROTECT ビット (レジスタの保護)

保護するレジスタへの書き込みを許可または禁止します。MMPUPTm.PROTECT ビットは、下記のバスマスタ MPU グループ m 関連レジスタへの書き込み保護を制御します。

- MMPUSmn
- MMPUEmn
- MMPUACmn
- MMPUCTLm

PROTECT ビットへ書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに A5h を書き込んでください。

KEY[7:0] ビット (キーコード)

PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットへ書き込む際は、同時に KEY[7:0] ビットに A5h を書き込んでください。これ以外の値を書き込むと、PROTECT ビットは更新されません。KEY[7:0] ビットは読むと常に 00h が読み出されます。

16.4.2 動作説明

16.4.2.1 メモリプロテクション

バスマスタ MPU は、アクセス制御領域に対して個別に設定された制御情報を用いてメモリアクセスを監視します。保護領域に対するアクセスが検出されると、バスマスタ MPU はメモリプロテクションエラーを発生させます。

バスマスタ MPU は、最大 32 の保護領域に対して設定することが可能です。保護領域には、許可領域と保護領域のオーバーラップした領域と、2 つの許可領域のオーバーラップした領域が含まれます。

バスマスタ MPU にはグループ A と B があります。メモリプロテクション機能は、統合したマスタグループに対してバスのアドレスをチェックするため、マスタグループによる全アクセスが保護されます。バスマスタ MPU は、リセット後、すべての領域を許可に設定します。MMPUCTLm.ENABLE ビットを 1 にすることで、すべての領域が保護されます。領域ごとに、許可領域が保護領域の内部に設定されます。保護領域に対するアクセスが検出されると、バスマスタ MPU はエラーを発生させます。

図 16.5 に、バスマスタ MPU の使用例を示します。




図 16.5 バスマスタ MPU の使用例

図 16.6 に、バスマスタ MPU のオーバーラップ領域に対するアクセスの許可または保護について示します。オーバーラップ領域に対するアクセス制御は以下のとおりです。

- 1つ以上の領域ユニットの出力が保護領域の場合、領域は保護領域として処理される
- すべての領域ユニットの出力が領域外の場合、領域は保護領域として処理される
- その他の場合は許可領域として処理される




図 16.6 バスマスタ MPU 領域のオーバーラップによるアクセスの許可または保護

図 16.7 に、リセット後のレジスタ設定フローを示します。このレジスタ設定中は、CPU を除く全マスタを停止してください。




図 16.7 リセット後のレジスタ設定フロー

図 16.8 に、領域を追加するためのレジスタ設定フローを示します。このレジスタ設定中は、CPU を除く全マスタを停止してください。




図 16.8 領域追加のレジスタ設定フロー

16.4.2.2 レジスタの保護

バスマスタ MPU 関連のレジスタを保護するには、MMPUPTm レジスタの PROTECT ビットを設定します。

16.4.2.3 メモリプロテクションエラー

保護領域に対するアクセスが検出されると、バスマスタ MPU はエラーを発生させます。OAD ビットを設定することで、このエラーをノンマスカブル割り込みとリセットのどちらで通知するか選択できます。ノンマスカブル割り込みまたはリセットは、バスマスタ MPU のグループ A および B で共有されます。ノンマスカブル割り込み状態は ICU.NMISR.BUSMST フラグに示されます。「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。リセット状態は SYSTEM.RSTSR1.BUSMRF フラグに示されます。「[6. リセット](#)」を参照してください。

16.5 バススレーブ MPU

バススレーブ MPU は、フラッシュや SRAM などのバススレーブ機能に対するアクセスを監視します。この機能は、3つのバスマスタ (CPU、バスマスタ MPU グループ A および B) からアクセスできます。バススレーブ MPU は、これら3つのバスマスタごとに独立したプロテクトレジスタを備えており、それぞれ個別に読み出し許可と書き込み許可からなるアクセス保護が可能です。保護領域に対するアクセスが検出されると、バススレーブ MPU はリセットまたはノンマスカブル割り込みを発生させ、バスエラーアドレス、バスエラー状態、およびエラーアクセス状態を記録します。詳細は「15. バス」の 15.3.20 および 15.3.21 を参照してください。

表 16.7 にバススレーブ MPU の仕様を、図 16.9 にブロック図を示します。

表 16.7 バススレーブ MPU 仕様

項目	内容
保護されるバスマスタ	<ul style="list-style-type: none"> バスマスタ MPU グループ A: DMAバス バスマスタ MPU グループ B: ETHERバス
保護されるスレーブ機能	<ul style="list-style-type: none"> メモリバス3: コードフラッシュメモリ、SRAMHS 内部周辺バス9: フラッシュメモリ (P/E時)、データフラッシュメモリおよびTSN メモリバス4: SRAM0 メモリバス5: スタンバイSRAM 内部周辺バス1: DTC、DMAC、割り込みコントローラ、フラッシュレジスタ、MPU、CSC、SDRAMC、SRAMレジスタ、システムコントローラ、バスコントローラ 内部周辺バス3、4、5: その他の周辺モジュール 内部周辺バス7: セキュアIP (SCE7) EXBIU: 外部メモリインタフェース (SDRAM、CSC) EXBIU2: 外部デバイスインタフェース (QSPI)
各領域のアクセス制御設定	読み出し許可と書き込み許可
エラー検出時の動作	リセット、ノンマスカブル割り込み、または例外
レジスタの保護	レジスタに対する不正書き込みの防止が可能




図 16.9 バススレーブ MPU ブロック図

16.5.1 レジスタの説明

注. バスアクセスは、必ずレジスタへの書き込み前に停止する必要があります。

16.5.1.1 メモリバス3アクセスコントロールレジスタ (SMPUMBIU)

アドレス SMPU.SMPUMBIU 4000 0C10h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	WPSRAMHS	RPSRAMHS	WPFLI	RPFLI	—	—	—	—	—	—	WPGRPB	RPGRPB	WPGRPA	RPGRPA	—	—
リセット後の値	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	0: マスタグループB読み出しのメモリプロテクションは無効 1: マスタグループB読み出しのメモリプロテクションは有効	R/W
b5	WPGRPB	マスタグループB書き込み保護	0: マスタグループB書き込みのメモリプロテクションは無効 1: マスタグループB書き込みのメモリプロテクションは有効	R/W
b11-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12	RPFLI	コードフラッシュメモリ読み出し保護	0: マスタグループAおよびBからのコードフラッシュメモリ読み出しのメモリプロテクションは無効 1: マスタグループAおよびBからのコードフラッシュメモリ読み出しのメモリプロテクションは有効	R/W
b13	WPFLI	コードフラッシュメモリ書き込み保護	1: マスタグループAおよびBからのコードフラッシュメモリ書き込みのメモリプロテクションは有効 読むと1が読めます。書く場合、1としてください。	R/W
b14	RPSRAMHS	SRAMHS読み出し保護	0: マスタグループAおよびBからのSRAMHS読み出しのメモリプロテクションは無効 1: マスタグループAおよびBからのSRAMHS読み出しのメモリプロテクションは有効	R/W
b15	WPSRAMHS	SRAMHS書き込み保護	0: マスタグループAおよびBからのSRAMHS書き込みのメモリプロテクションは無効 1: マスタグループAおよびBからのSRAMHS書き込みのメモリプロテクションは有効	R/W

SMPUMBIU レジスタは、マスタグループ A または B からコードフラッシュメモリと SRAMHS へのアクセスに対して、指定したマスタおよびスレーブのメモリプロテクションを有効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

メモリバス3でのマスタグループAによる読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

メモリバス3でのマスタグループAによる書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

メモリバス3でのマスタグループBによる読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPB ビット (マスタグループ B 書き込み保護)

メモリバス 3 でのマスタグループ B による書き込みに対してメモリプロテクションを有効または無効にします。

RPFLI ビット (コードフラッシュメモリ読み出し保護)

コードフラッシュメモリでのマスタグループ A または B による読み出しに対してメモリプロテクションを有効または無効にします。

WPFLI ビット (コードフラッシュメモリ書き込み保護)

コードフラッシュメモリでのマスタグループ A または B による書き込みに対してメモリプロテクションを有効にします。

RPSRAMHS ビット (SRAMHS 読み出し保護)

SRAMHS でのマスタグループ A または B による読み出しに対してメモリプロテクションを有効または無効にします。

WPSRAMHS ビット (SRAMHS 書き込み保護)

SRAMHS でのマスタグループ A または B による書き込みに対してメモリプロテクションを有効または無効にします。

16.5.1.2 内部周辺バス 9 アクセスコントロールレジスタ (SMPUFBIU)

アドレス SMPU.SMPUFBIU 4000 0C14h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	0: マスタグループB読み出しのメモリプロテクションは無効 1: マスタグループB読み出しのメモリプロテクションは有効	R/W
b5	WPGRPB	マスタグループB書き込み保護	0: マスタグループB書き込みのメモリプロテクションは無効 1: マスタグループB書き込みのメモリプロテクションは有効	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

内部周辺バス 9 での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

内部周辺バス 9 での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

内部周辺バス 9 でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

内部周辺バス 9 でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

内部周辺バス 9 でのマスタグループ B による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPB ビット (マスタグループ B 書き込み保護)

内部周辺バス 9 でのマスタグループ B による書き込みに対してメモリプロテクションを有効または無効にします。

16.5.1.3 メモリバス 4 アクセスコントロールレジスタ (SMPUSRAM0)

アドレス SMPU.SMPUSRAM0 4000 0C18h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	0: マスタグループB読み出しのメモリプロテクションは無効 1: マスタグループB読み出しのメモリプロテクションは有効	R/W
b5	WPGRPB	マスタグループB書き込み保護	0: マスタグループB書き込みのメモリプロテクションは無効 1: マスタグループB書き込みのメモリプロテクションは有効	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

メモリバス 4 での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

メモリバス 4 での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

メモリバス 4 でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

メモリバス 4 でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

メモリバス 4 でのマスタグループ B による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPB ビット (マスタグループ B 書き込み保護)

メモリバス 4 でのマスタグループ B による書き込みに対してメモリプロテクションを有効または無効にします。

16.5.1.4 メモリバス 5 アクセスコントロールレジスタ (SMPUSRAM1)

アドレス SMPU.SMPUSRAM1 4000 0C1Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	0: マスタグループB読み出しのメモリプロテクションは無効 1: マスタグループB読み出しのメモリプロテクションは有効	R/W
b5	WPGRPB	マスタグループB書き込み保護	0: マスタグループB書き込みのメモリプロテクションは無効 1: マスタグループB書き込みのメモリプロテクションは有効	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

メモリバス 5 での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

メモリバス 5 での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

メモリバス 5 でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

メモリバス 5 でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

メモリバス 5 でのマスタグループ B による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPB ビット (マスタグループ B 書き込み保護)

メモリバス 5 でのマスタグループ B による書き込みに対してメモリプロテクションを有効または無効にします。

16.5.1.5 内部周辺バス 1 アクセスコントロールレジスタ (SMPUP0BIU)

アドレス SMPU.SMPUP0BIU 4000 0C20h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	1: マスタグループB読み出しのメモリプロテクションは有効 マスタグループBは保護され、検出されません。 読むと1が読めます。書く場合、1としてください。	R/W
b5	WPGRPB	マスタグループB書き込み保護	1: マスタグループB書き込みのメモリプロテクションは有効 マスタグループBは保護され、検出されません。 読むと1が読めます。書く場合、1としてください。	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

内部周辺バス 1 での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

内部周辺バス 1 での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

内部周辺バス 1 でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

内部周辺バス 1 でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

内部周辺バス 1 でのマスタグループ B による読み出しに対してメモリプロテクションを有効にします。マスタグループ B と内部周辺バス 1 は接続されていません。読むと 1 が読めます。書く場合、1としてください。

WPGRPB ビット (マスタグループ B 書き込み保護)

内部周辺バス 1 でのマスタグループ B による書き込みに対してメモリプロテクションを有効にします。マスタグループ B と内部周辺バス 1 は接続されていません。読むと 1 が読めます。書く場合、1としてください。

16.5.1.6 内部周辺バス 3 アクセスコントロールレジスタ (SMPUP2BIU)

アドレス SMPU.SMPUP2BIU 4000 0C24h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	1: マスタグループB読み出しのメモリプロテクションは有効 マスタグループBは保護され、検出されません。 読むと1が読めます。書く場合、1としてください。	R/W
b5	WPGRPB	マスタグループB書き込み保護	1: マスタグループB書き込みのメモリプロテクションは有効 マスタグループBは保護され、検出されません。 読むと1が読めます。書く場合、1としてください。	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

内部周辺バス 3、4、5 での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

内部周辺バス 3、4、5 での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

内部周辺バス 3、4、5 でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

内部周辺バス 3、4、5 でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

内部周辺バス 3、4、5 でのマスタグループ B による読み出しに対してメモリプロテクションを有効にします。マスタグループ B と内部周辺バス 3、4、5 は接続されていません。読むと 1 が読めます。書く場合、1 としてください。

WPGRPB ビット (マスタグループ B 書き込み保護)

内部周辺バス 3、4、5 でのマスタグループ B による書き込みに対してメモリプロテクションを有効にします。マスタグループ B と内部周辺バス 3、4、5 は接続されていません。読むと 1 が読めます。書く場合、1 としてください。

16.5.1.7 内部周辺バス 7 アクセスコントロールレジスタ (SMPUP6BIU)

アドレス SMPU.SMPUP6BIU 4000 0C28h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	1: マスタグループB読み出しのメモリプロテクションは有効 マスタグループBは保護され、検出されません。 読むと1が読めます。書く場合、1としてください。	R/W
b5	WPGRPB	マスタグループB書き込み保護	1: マスタグループB書き込みのメモリプロテクションは有効 マスタグループBは保護され、検出されません。 読むと1が読めます。書く場合、1としてください。	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

内部周辺バス 7 での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

内部周辺バス 7 での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

内部周辺バス 7 でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

内部周辺バス 7 でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

内部周辺バス 7 でのマスタグループ B による読み出しに対してメモリプロテクションを有効にします。マスタグループ B と内部周辺バス 7 は接続されていません。読むと 1 が読めます。書く場合、1 としてください。

WPGRPB ビット (マスタグループ B 書き込み保護)

内部周辺バス 7 でのマスタグループ B による書き込みに対してメモリプロテクションを有効にします。マスタグループ B と内部周辺バス 7 は接続されていません。読むと 1 が読めます。書く場合、1 としてください。

16.5.1.8 CS/SDRAM 領域アクセスコントロールレジスタ (SMPUEXBIU)

アドレス SMPU.SMPUEXBIU 4000 0C30h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	0: マスタグループB読み出しのメモリプロテクションは無効 1: マスタグループB読み出しのメモリプロテクションは有効	R/W
b5	WPGRPB	マスタグループB書き込み保護	0: マスタグループB書き込みのメモリプロテクションは無効 1: マスタグループB書き込みのメモリプロテクションは有効	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

CS 領域と SDRAM 領域での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

CS 領域と SDRAM 領域での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

CS 領域と SDRAM 領域でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

CS 領域と SDRAM 領域でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)

CS 領域と SDRAM 領域でのマスタグループ B による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPB ビット (マスタグループ B 書き込み保護)

CS 領域と SDRAM 領域でのマスタグループ B による書き込みに対してメモリプロテクションを有効または無効にします。

16.5.1.9 QSPI 領域アクセスコントロールレジスタ (SMPUEXBIU2)

アドレス SMPU.SMPUEXBIU2 4000 0C34h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	WPGR PB	RPGRP B	WPGR PA	RPGRP A	WPCP U	RPCPU
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RPCPU	CPU読み出し保護	0: CPU読み出しのメモリプロテクションは無効 1: CPU読み出しのメモリプロテクションは有効	R/W
b1	WPCPU	CPU書き込み保護	0: CPU書き込みのメモリプロテクションは無効 1: CPU書き込みのメモリプロテクションは有効	R/W
b2	RPGRPA	マスタグループA読み出し保護	0: マスタグループA読み出しのメモリプロテクションは無効 1: マスタグループA読み出しのメモリプロテクションは有効	R/W
b3	WPGRPA	マスタグループA書き込み保護	0: マスタグループA書き込みのメモリプロテクションは無効 1: マスタグループA書き込みのメモリプロテクションは有効	R/W
b4	RPGRPB	マスタグループB読み出し保護	0: マスタグループB読み出しのメモリプロテクションは無効 1: マスタグループB読み出しのメモリプロテクションは有効	R/W
b5	WPGRPB	マスタグループB書き込み保護	0: マスタグループB書き込みのメモリプロテクションは無効 1: マスタグループB書き込みのメモリプロテクションは有効	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

QSPI 領域での CPU による読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

QSPI 領域での CPU による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタグループ A 読み出し保護)

QSPI 領域でのマスタグループ A による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタグループ A 書き込み保護)

QSPI 領域でのマスタグループ A による書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPB ビット (マスタグループ B 読み出し保護)


QSPI 領域でのマスタグループ B による読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPB ビット (マスタグループ B 書き込み保護)

QSPI 領域でのマスタグループ B による書き込みに対してメモリプロテクションを有効または無効にします。

16.5.1.10 スレーブ MPU コントロールレジスタ (SMPUCTL)

アドレス SMPU.SMPUCTL 4000 0C00h



ビット	シンボル	ビット名	機能	R/W
b0	OAD	検出後の動作	0: ノンマスカブル割り込み 1: リセット	R/W
b1	PROTECT	レジスタの保護	0: 全バススレーブMPUレジスタの書き込みを許可 1: 全バススレーブMPUレジスタの書き込みを保護 (読み出しは許可)	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b8	KEY[7:0]	キーコード	OADビットとPROTECTビットへの書き込みを許可または禁止します。	R/(W) (注1)

注 1. 書き込みデータは保持されません。

OAD ビット (検出後の動作)

バススレーブ MPU によって保護領域へのアクセスが検出されたとき、リセットまたはノンマスカブル割り込みのどちらを発生させるか選択します。OAD ビットへ書き込む際は、ハーフワードアクセスを使用し、同時に KEY[7:0] ビットに A5h を書き込んでください。

PROTECT ビット (レジスタの保護)

保護するレジスタへの書き込みを許可または禁止します。SMPUCTL.PROTECT ビットは下記のレジスタを制御します。

- SMPUMBIU
- SMPUFBIU
- SMPUSRAM0
- SMPUSRAM1
- SMPUP0BIU
- SMPUP2BIU
- SMPUP6BIU
- SMPUP7BIU
- SMPUEXBIU
- SMPUEXBIU2

PROTECT ビットへ書き込む際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに A5h を書き込んでください。

KEY[7:0] ビット (キーコード)

OAD ビットと PROTECT ビットへの書き込みを許可または禁止します。OAD ビットと PROTECT ビットへ書き込む際は、同時に KEY[7:0] ビットに A5h を書き込んでください。これ以外の値を書き込むと、OAD ビットと PROTECT ビットは更新されません。KEY[7:0] ビットは読むと常に 00h が読み出されます。

16.5.2 動作説明

16.5.2.1 メモリプロテクション

各アクセスコントロールレジスタに設定された、バススレーブ MPU 監視機能とアクセス制御情報です。保護領域に対するアクセスが検出されると、バススレーブ MPU はメモリプロテクションエラーを発生させます。

バススレーブ MPU は、アクセスコントロールレジスタ (SMPUMBIU, SMPUFBIU, SMPUSRAM0, SMPUSRAM1, SMPUP0BIU, SMPUP2BIU, SMPUP6BIU, SMPUEXBIU, SMPUEXBIU2) の書き込み保護 (WPCPU または WPGRPA) ビットまたは読み出し保護 (RPCPU または RPGRPA) ビットを 1 にすることで有効になります。

16.5.2.2 レジスタの保護

バススレーブ MPU 関連のレジスタを保護するには、SMPUCTL レジスタの PROTECT ビットを設定します。

16.5.2.3 メモリプロテクションエラー

保護領域に対するアクセスが検出されると、バススレーブ MPU はメモリプロテクションエラーを発生させます。OAD ビットを設定することで、このエラーをノンマスカブル割り込みとリセットのどちらで通知するか選択できます。

ノンマスカブル割り込み状態は ICU.NMISR.BUSSST フラグに示されます。「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。リセット状態は SYSTEM.RSTSRI1.BUSSRF フラグに示されます。「[6. リセット](#)」を参照してください。

16.6 セキュリティ MPU

本 MCU には 4 つのセキュア領域を持つセキュリティ MPU が内蔵されており、セキュア領域にはコードフラッシュ、SRAM、および 2 つのセキュリティ機能が含まれます。セキュア領域を、非セキュアプログラムのアクセスから保護することが可能です。非セキュアプログラムから保護領域へのアクセスは許可されていません。

表 16.8 にセキュリティ MPU の仕様を、図 16.10 にセキュリティ MPU のブロック図を示します。

表 16.8 セキュリティ MPU の仕様

項目	内容
セキュア領域	コードフラッシュ、SRAM、2つのセキュリティ機能
保護領域	0000 0000h ~ FFFF FFFFh
領域数	プログラムカウンタ : 2領域 データアクセス : 4領域
各領域のアドレス指定	領域の開始アドレスと終了アドレスを設定
各領域のメモリプロテクション有効/無効設定	対応する領域に対し有効/無効を設定





図 16.10 セキュリティ MPU のブロック図

16.6.1 レジスタの説明 (オプション設定メモリ)

セキュリティ MPU のすべてのレジスタは、オプション設定メモリです。オプション設定メモリとは、リセット後のマイコン状態の選択に用いられる一連のレジスタを指します。オプション設定メモリはフラッシュに配置されます。

16.6.1.1 セキュリティ MPU プログラムカウンタ開始アドレスレジスタ (SECMPUPCSn) (n = 0, 1)

アドレス SECMPUPCS0 0000 0408h, SECMPUPCS1 0000 0410h



ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b31-b2	SECMPUPCS[31:2]	領域開始アドレス	領域判定に使用する領域開始アドレス。	R


SECMPUPCSn レジスタと SECMPUPCEn レジスタは、コードフラッシュまたは SRAM のセキュリティフェッチ領域 (0000 0000h ~ FFFF FFFFh) を指定します。セキュアプログラムは、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで定義されたメモリ空間で実行され、SECMPUSm レジスタおよび SECMPUEm レジスタ (m = 0 ~ 3) で指定されたセキュアデータにアクセスできます。

SECMPUPCSn レジスタは、領域開始位置のアドレスを指定します。MMF のメモリミラー空間 (0200 0000h ~ 027F FFFFh) に設定することは禁止されています。

非セキュアプログラムの最後の命令とセキュアプログラムの最初の命令との間には、12 バイトよりも大きいアドレス空間が必要です。

16.6.1.2 セキュリティ MPU プログラムカウンタ終了アドレスレジスタ (SECMUPCEn) (n = 0, 1)

アドレス [SECMUPCE0 0000 040Ch](#), [SECMUPCE1 0000 0414h](#)




ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b31-b2	SECMUPCE[31:2]	領域終了アドレス	領域判定に使用する領域終了アドレス	R

SECMUPCSn レジスタと SECMUPCEn レジスタは、コードフラッシュまたは SRAM のセキュリティフェッチ領域 (0000 0000h ~ FFFF FFFFh) を指定します。

SECMUPCEn レジスタは、領域終了位置のアドレスを指定します。

16.6.1.3 セキュリティ MPU 領域 0 開始アドレスレジスタ (SECMPUS0)

アドレス SECMPUS0 0000 0418h



ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b23-b2	SECMPUS0[23:2]	領域開始アドレス	領域判定に使用する領域開始アドレス。	R
b31-b24	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R


SECMPUS0 レジスタと SECMPUE0 レジスタは、フラッシュのセキュア領域 (0000 0000 ~ 00FF FFFFh) を指定します。SECMPUS0 レジスタおよび SECMPUE0 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECMPUS0 レジスタは、領域開始位置のアドレスを指定します。

ベクタテーブル領域の設定は禁止です。

16.6.1.4 セキュリティ MPU 領域 0 終了アドレスレジスタ (SECMPUE0)

アドレス SECMPUE0 0000 041Ch




ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b23-b2	SECMPUE0[23:2]	領域終了アドレス	領域判定に使用する領域終了アドレス	R
b31-b24	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R

SECMPUS0 レジスタと SECMPUE0 レジスタは、フラッシュのセキュア領域 (0000 0000 ~ 00FF FFFFh) を指定します。SECMPUS0 レジスタおよび SECMPUE0 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECMPUE0 レジスタは、領域終了位置のアドレスを指定します。

16.6.1.5 セキュリティ MPU 領域 1 開始アドレスレジスタ (SECMPUS1)

アドレス SECMPUS1 0000 0420h



ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b19-b2	SECMPUS1[19:2]	領域開始アドレス	領域判定に使用する領域開始アドレス	R
b31-b20	SECMPUS1[31:20]	領域開始アドレス	領域判定に使用する領域開始アドレス。 書く場合、常に1FFhまたは200hとしてください。	R


SECMPUS1 レジスタと SECMPUE1 レジスタは、SRAM のセキュア領域 (1FF0 0000h ~ 200F FFFFh) を指定します。SECMPUS1 レジスタおよび SECMPUE1 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECMPUS1 レジスタには、領域開始位置のアドレスを指定します。

スタック領域およびベクタテーブルの設定は禁止です。

16.6.1.6 セキュリティ MPU 領域 1 終了アドレスレジスタ (SECMPE1)

アドレス SECMPE1 0000 0424h




ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b19-b2	SECMPE1[19:2]	領域終了アドレス	領域判定に使用する領域終了アドレス	R
b31-b20	SECMPE1[31:20]	領域終了アドレス	領域判定に使用する領域終了アドレス 書く場合、常に1FFhまたは200hとしてください。	R

SECMPE1 レジスタと SECMPE1 レジスタは、SRAM のセキュア領域 (1FF0 0000h ~ 200F FFFFh) を指定します。SECMPE1 レジスタおよび SECMPE1 レジスタに定義されたメモリ空間は、SECMPE1Sn レジスタおよび SECMPE1En レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECMPE1 レジスタは、領域終了位置のアドレスを指定します。

16.6.1.7 セキュリティ MPU 領域 2 開始アドレスレジスタ (SECMPUS2)

アドレス SECMPUS2 0000 0428h




ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b22-b2	SECMPUS2[22:2]	領域開始アドレス	領域判定に使用する領域開始アドレス	R
b29-b23	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b30	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b31	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R

SECMPUS2 レジスタおよび SECMPUE2 レジスタは、セキュリティ機能 1 のセキュア領域 (400C 0000h ~ 400D FFFFh および 4010 0000h ~ 407F FFFFh) を指定します。SECMPUS2 レジスタおよび SECMPUE2 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECMPUS2 レジスタは、領域開始位置のアドレスを指定します。

16.6.1.8 セキュリティ MPU 領域 2 終了アドレスレジスタ (SECOMPUE2)

アドレス SECOMPUE2 0000 042Ch




ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b22-b2	SECOMPUE2[22:2]	領域終了アドレス	領域判定に使用する領域終了アドレス	R
b29-b23	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b30	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b31	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R

SECOMPUS2 レジスタおよび SECOMPUE2 レジスタは、セキュリティ機能 1 のセキュア領域 (400C 0000h ~ 400D FFFFh および 4010 0000h ~ 407F FFFFh) を指定します。SECOMPUS2 レジスタおよび SECOMPUE2 レジスタで定義されたメモリ空間は、SECOMPUPCSn レジスタおよび SECOMPUPCEn レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECOMPUE2 レジスタは、領域終了位置のアドレスを指定します。

16.6.1.9 セキュリティ MPU 領域 3 開始アドレスレジスタ (SECMPUS3)

アドレス SECMPUS3 0000 0430h




ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b22-b2	SECMPUS3[22:2]	領域開始アドレス	領域判定に使用する領域開始アドレス	R
b29-b23	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b30	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b31	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R

SECMPUS3 レジスタおよび SECMPUE3 レジスタは、セキュリティ機能 2 のセキュア領域 (400C 0000h ~ 400D FFFFh および 4010 0000h ~ 407F FFFFh) を指定します。SECMPUS3 レジスタおよび SECMPUE3 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECMPUS3 レジスタは、領域開始位置のアドレスを指定します。

16.6.1.10 セキュリティ MPU 領域 3 終了アドレスレジスタ (SECMPUE3)

アドレス SECMPUE3 0000 0434h



ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b22-b2	SECMPUE3[22:2]	領域終了アドレス	領域判定に使用する領域終了アドレス	R
b29-b23	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R
b30	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b31	—	予約ビット	読むと0が読めます。フラッシュに書き込む場合、常に0としてください。	R

SECMPUS3 レジスタおよび SECMPUE3 レジスタは、セキュリティ機能 2 のセキュア領域 (400C 0000h ~ 400D FFFFh および 4010 0000h ~ 407F FFFFh) を指定します。SECMPUS3 レジスタおよび SECMPUE3 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで設定されたセキュアプログラムからのみアクセス可能です。

SECMPUE3 レジスタは、領域終了位置のアドレスを指定します。

16.6.1.11 セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC)

アドレス SECMPUAC 0000 0438h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	DISPC 1	DISPC 0	—	—	—	—	DIS3	DIS2	DIS1	DIS0
リセット後の値	1	1	1	1	1	1			1	1	1	1				
	ユーザの設定値						ユーザの設定値						ユーザの設定値			

ビット	シンボル	ビット名	機能	R/W
b0	DIS0	領域0無効	0: セキュリティ MPUの領域0は有効 1: セキュリティ MPUの領域0は無効	R
b1	DIS1	領域1無効	0: セキュリティ MPUの領域1は有効 1: セキュリティ MPUの領域1は無効	R
b2	DIS2	領域2無効	0: セキュリティ MPUの領域2は有効 1: セキュリティ MPUの領域2は無効	R
b3	DIS3	領域3無効	0: セキュリティ MPUの領域3は有効 1: セキュリティ MPUの領域3は無効	R
b7-b4	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R
b8	DISPC0	PC領域0無効	0: セキュリティ MPUのPC領域0は有効 1: セキュリティ MPUのPC領域0は無効	R
b9	DISPC1	PC領域1無効	0: セキュリティ MPUのPC領域1は有効 1: セキュリティ MPUのPC領域1は無効	R
b15-b10	—	予約ビット	読むと1が読めます。フラッシュに書き込む場合、常に1としてください。	R

注. フラッシュメモリが消去されると、セキュリティ MPU は無効になります。
セキュリティ MPU を有効または無効にするには、16.6.2 メモリプロテクションを参照してください。

DIS0 ビット (領域 0 無効)

セキュリティ MPU の領域 0 を有効または無効にします。セキュリティ MPU の領域 0 を有効にすると、SECMPUS0 レジスタと SECMPUE0 レジスタで設定した範囲内のコードフラッシュ領域がセキュアデータとなります。

DIS1 ビット (領域 1 無効)

セキュリティ MPU の領域 1 を有効または無効にします。セキュリティ MPU の領域 1 を有効にすると、SECMPUS1 レジスタと SECMPUE1 レジスタで設定した範囲内の SRAM 領域がセキュアデータとなります。

DIS2 ビット (領域 2 無効)

セキュリティ MPU の領域 2 を有効または無効にします。セキュリティ MPU の領域 2 を有効にすると、SECMPUS2 レジスタと SECMPUE2 レジスタで設定した範囲内のセキュリティ機能領域がセキュアデータとなります。

DIS3 ビット (領域 3 無効)

セキュリティ MPU の領域 3 を有効または無効にします。セキュリティ MPU の領域 3 を有効にすると、SECMPUS3 レジスタと SECMPUE3 レジスタで設定した範囲内のセキュリティ機能領域がセキュアデータとなります。

DISPC0 ビット (PC 領域 0 無効)

セキュリティ MPU PC の領域 0 を有効または無効にします。セキュリティ MPU PC の領域 0 を有効にすると、SECMPUPCS0 レジスタと SECMPUPCE0 レジスタで設定した範囲内のコードフラッシュ領域または SRAM 領域がセキュアプログラムで構成されます。

DISPC1 ビット (PC 領域 1 無効)

セキュリティ MPU PC の領域 1 を有効または無効にします。セキュリティ MPU PC の領域 1 を有効にすると、SECMPUPCS1 レジスタと SECMPUPCE1 レジスタで設定した範囲内のコードフラッシュ領域または SRAM 領域がセキュアプログラムで構成されます。

16.6.2 メモリプロテクション

セキュリティ MPU は、非セキュアプログラムアクセスから領域（コードフラッシュ、SRAM、2つのセキュリティ機能領域）を保護します。保護領域に対するアクセスが検出されると、そのアクセスは無効になります。

セキュリティ MPU を有効にする場合、セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の DISPC0 ビットまたは DISPC1 ビットを 0 にクリアする必要があります。さらに、セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の DIS0、DIS1、DIS2、または DIS3 ビットを 0 にクリアする必要があります。

セキュリティ MPU を無効にする場合、セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の DISPC0、DISPC1、DIS0、DIS1、DIS2 および DIS3 ビットをすべて 1 にする必要があります。

セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の上記以外の設定は禁止です。

セキュリティ MPU は、以下の条件でセキュア領域を保護します。

- セキュアデータが非セキュアプログラムからアクセスされる時
- セキュアデータが CPU 以外 (DMAC、DTC、EDMAC) からアクセスされる時
- セキュアデータがデバッガからアクセスされる時

セキュアデータは、セキュアプログラムからのみアクセス可能です。

注.	セキュアプログラム :	SECMPUPCS0 レジスタと SECMPUPCE0 レジスタで設定した範囲内にあるコードフラッシュ領域または SRAM 領域 SECMPUPCS1 レジスタと SECMPUPCE1 レジスタで設定した範囲内にあるコードフラッシュ領域または SRAM 領域
	非セキュアプログラム :	セキュアプログラム領域外の全領域
	セキュアデータ :	SECMPUS0 レジスタと SECMPUE0 レジスタで設定した範囲内にあるコードフラッシュ領域 SECMPUS1 レジスタと SECMPUE1 レジスタで設定した範囲内にある SRAM 領域 SECMPUS2 レジスタと SECMPUE2 レジスタで設定した範囲内にあるセキュリティ機能領域 SECMPUS3 レジスタと SECMPUE3 レジスタで設定した範囲内にあるセキュリティ機能領域




図 16.11 セキュリティ MPU の使用例

16.6.2.1 デバッグに関する注意事項

セキュリティ MPU を有効にすると、保護されたメモリをデバッグできません。セキュリティプログラムをデバッグするには、セキュリティ MPU を無効にしてください。

16.7 参考資料

1. ARM[®]v7-M Architecture Reference Manual (ARM DDI 0403D)
2. ARM[®] Cortex[®]-M4 Processor Technical Reference Manual (ARM DDI 0439D)
3. ARM[®] Cortex[®]-M4 Devices Generic User Guide (ARM DUI 0553A)

17. DMAコントローラ (DMAC)

17.1 概要

本 MCU は、8 チャンネルの DMA コントローラ (DMAC) を内蔵しており、CPU を介さずにデータ転送が可能です。DMA 転送要求が発生すると、DMAC は転送元アドレスに格納されているデータを転送先アドレスへ転送します。

表 17.1 に DMAC の仕様を、図 17.1 にブロック図を示します。

表 17.1 DMACの仕様

項目		内容
チャンネル数		8チャンネル (DMACm、m = 0 ~ 7)
転送空間		4Gバイト (0000 0000h ~ FFFF FFFFhのうち、予約領域を除く領域)
最大転送データ数		64Mデータ (ブロック転送モードにおける最大総転送数: 1024データ × 65536ブロック)
DMA起動要因		チャンネルごとに選択可能 <ul style="list-style-type: none"> ソフトウェアトリガ 周辺モジュールからの割り込み要求/外部割り込み入力端子からのトリガ (注1)
チャンネル優先順位		チャンネル0 > チャンネル1 > チャンネル2 > チャンネル3... > チャンネル7 (チャンネル0: 最優先)
転送データ	1データ	ビット長: 8ビット、16ビット、32ビット
	ブロックサイズ	データ数: 1 ~ 1024データ
転送モード	ノーマル転送モード	<ul style="list-style-type: none"> 1回のDMA転送要求で1データを転送 総データ転送数を指定しない設定 (フリーランニングモード) を選択可能
	リピート転送モード	<ul style="list-style-type: none"> 1回のDMA転送要求で1データを転送 転送元または転送先に指定したリピートサイズ分のデータを転送すると、転送開始時のアドレスに復帰 設定可能な最大リピートサイズ: 1024
	ブロック転送モード	<ul style="list-style-type: none"> 1回のDMA転送要求で1ブロックを転送 設定可能な最大ブロックサイズ: 1024データ
選択機能	拡張リピート領域機能	<ul style="list-style-type: none"> 転送アドレスレジスタの上位ビット値を固定したまま、特定範囲のアドレスを繰り返すことでデータ転送が可能 拡張リピート領域は2バイトから128Mバイトまで転送元、転送先別に設定可能
割り込み要求 (DMACm_INT)	転送終了割り込み	転送カウンタで設定したデータ数の転送終了時に発生
	転送エスケープ終了割り込み	下記の条件で発生 <ul style="list-style-type: none"> リピートサイズ分のデータ転送を終了したとき 拡張リピート領域の転送元アドレスがオーバーフローしたとき 拡張リピート領域の転送先アドレスがオーバーフローしたとき
イベントリンク起動 (DMACm_INT)		各データ転送後 (ブロックの場合は各ブロック転送後)、イベントリンク要求を発生
モジュールストップ機能		モジュールストップ状態に設定して消費電力を削減

注 1. DMAC の起動要因については、「14. 割り込みコントローラユニット (ICU)」の表 14.3 割り込みベクタテーブルを参照してください。





図 17.1 DMAC のブロック図

17.2 レジスタの説明

17.2.1 DMA 転送元アドレスレジスタ (DMSAR)

アドレス [DMAC0.DMSAR 4000 5000h](#), [DMAC1.DMSAR 4000 5040h](#), [DMAC2.DMSAR 4000 5080h](#), [DMAC3.DMSAR 4000 50C0h](#),
[DMAC4.DMSAR 4000 5100h](#), [DMAC5.DMSAR 4000 5140h](#), [DMAC6.DMSAR 4000 5180h](#), [DMAC7.DMSAR 4000 51C0h](#)




ビット	機能	設定範囲	R/W
b31-b0	転送元の開始アドレスを設定	0000 0000h~FFFF FFFFh (4Gバイト)	R/W

DMSAR レジスタは、DMAC 起動禁止 (DMAST.DMST ビット = 0)、または DMA 転送禁止 (DMCNT.DTE ビット = 0) のときに設定してください。

注. このレジスタのアドレスアライメントは、DMTMD レジスタの SZ ビットで選択した転送データサイズ値と一致している必要があります。

17.2.2 DMA 転送先アドレスレジスタ (DMDAR)

アドレス [DMAC0.DMDAR 4000 5004h](#), [DMAC1.DMDAR 4000 5044h](#), [DMAC2.DMDAR 4000 5084h](#), [DMAC3.DMDAR 4000 50C4h](#),
[DMAC4.DMDAR 4000 5104h](#), [DMAC5.DMDAR 4000 5144h](#), [DMAC6.DMDAR 4000 5184h](#), [DMAC7.DMDAR 4000 51C4h](#)



ビット	機能	設定範囲	R/W
b31-b0	転送先の開始アドレスを設定	0000 0000h~FFFF FFFFh (4Gバイト)	R/W



DMDAR レジスタは、DMAC 起動禁止 (DMAST.DMST ビット = 0)、または DMA 転送禁止 (DMCNT.DTE ビット = 0) のときに設定してください。

注. このレジスタのアドレスアライメントは、DMTMD レジスタの SZ ビットで選択した転送データサイズ値と一致している必要があります。



17.2.3 DMA 転送カウントレジスタ (DMCRA)

アドレス **DMAC0.DMCRA 4000 5008h, DMAC1.DMCRA 4000 5048h, DMAC2.DMCRA 4000 5088h, DMAC3.DMCRA 4000 50C8h, DMAC4.DMCRA 4000 5108h, DMAC5.DMCRA 4000 5148h, DMAC6.DMCRA 4000 5188h, DMAC7.DMCRA 4000 51C8h**

• ノーマル転送モード



• リピート転送モード、ブロック転送モード



シンボル	ビット名	機能	R/W
DMCRAH	転送カウンタ上位ビット	転送回数を設定	R/W
DMCRAH	転送カウンタ下位ビット		R/W

注. リピート転送モードとブロック転送モードでは、DMCRAH レジスタと DMCRAL レジスタに同じ値を設定してください。

(1) ノーマル転送モード (DMACm.DMTMD.MD[1:0] ビット = 00b) のとき

ノーマル転送モードでは、DMCRAH レジスタは 16 ビットの転送カウンタとして機能します。転送回数は、設定値が 0001h のときは 1 回、FFFFh のときは 65535 回となります。1 回のデータ転送を行うたびにデクリメント (-1) されます。

設定値が 0000h のときは転送回数の指定なしとなり、転送カウンタが停止した状態でデータ転送を行います (フリーランニングモード)。

ノーマル転送モードでは、DMCRAH レジスタを使用しないでください。DMCRAH レジスタへは 0000h を書いてください。

(2) リピート転送モード (DMACm.DMTMD.MD[1:0] ビット = 01b) のとき

リピート転送モードでは、DMCRAH レジスタはリピートサイズを指定し、DMCRAH レジスタは 10 ビットの転送カウンタとして機能します。転送回数は、設定値が 001h のときは 1 回、3FFh のときは 1023 回、000h のときは 1024 回となります。このモードでは、DMCRAH レジスタと DMCRAH レジスタの設定可能範囲は、000h ~ 3FFh (1 ~ 1024 回) です。

DMCRAH レジスタのビット [15:10] の設定値は無効です。これらのビットには 0 を書いてください。DMCRAH レジスタは 1 回のデータ転送を行うたびにデクリメント (-1) され、000h になると DMCRAH レ

レジスタの値が DMCRAL レジスタにロードされます。


(3) ブロック転送モード (DMACm.DMTMD.MD[1:0] ビット = 10b) のとき

ブロック転送モードでは、DMCRAH レジスタはブロックサイズを指定し、DMCRAL レジスタは 10 ビットのブロックサイズカウンタとして機能します。設定値が 001h のときはブロックサイズ 1、3FFh のときはブロックサイズ 1023、000h のときはブロックサイズ 1024 となります。このモードでは、DMCRAH レジスタと DMCRAL レジスタの設定可能範囲は、000h ~ 3FFh です。

DMCRAL レジスタのビット [15:10] の設定値は無効です。これらのビットには 0 を書いてください。DMCRAL レジスタは 1 回のデータ転送を行うたびにデクリメント (-1) され、000h になると DMCRAH レジスタの値が DMCRAL レジスタにロードされます。

17.2.4 DMA ブロック転送カウントレジスタ (DMCRB)

アドレス DMAC0.DMCRB 4000 500Ch, DMAC1.DMCRB 4000 504Ch, DMAC2.DMCRB 4000 508Ch, DMAC3.DMCRB 4000 50CCh, DMAC4.DMCRB 4000 510Ch, DMAC5.DMCRB 4000 514Ch, DMAC6.DMCRB 4000 518Ch, DMAC7.DMCRB 4000 51CCh



ビット	機能	設定範囲	R/W
b15-b0	ブロック転送回数またはリピート転送回数を設定	0001h~FFFFh (1~65535回) 0000h (65536回)	R/W

DMCRB レジスタは、ブロック転送モード時とリピート転送モード時の転送回数を指定するレジスタです。転送回数は、設定値が 0001h のときは 1 回、FFFFh のときは 65535 回、0000h のときは 65536 回となります。

リピート転送モードの場合、1 リピートサイズの最終データ転送時にデクリメント (-1) されます。ブロック転送モードの場合、1 ブロックサイズの最終データ転送時にデクリメント (-1) されます。ノーマル転送モードでは、設定は無効ですので、DMCRB レジスタは使用しないでください。

17.2.5 DMA 転送モードレジスタ (DMTMD)

アドレス DMAC0.DMTMD 4000 5010h, DMAC1.DMTMD 4000 5050h, DMAC2.DMTMD 4000 5090h, DMAC3.DMTMD 4000 50D0h,
DMAC4.DMTMD 4000 5110h, DMAC5.DMTMD 4000 5150h, DMAC6.DMTMD 4000 5190h, DMAC7.DMTMD 4000 51D0h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
MD[1:0]		DTS[1:0]		—	—	SZ[1:0]		—	—	—	—	—	—	DCTG[1:0]	
リセット後の値															
0		0		0		0		0		0		0		0	

ビット	シンボル	ビット名	機能	R/W
b1-b0	DCTG[1:0]	転送要求元選択	b1 b0 0 0: ソフトウェア 0 1: 周辺モジュールまたは外部割り込み入力端子からの割り込み (注1) 1 0: 設定禁止 1 1: 設定禁止	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b9-b8	SZ[1:0]	データ転送サイズ選択	b9 b8 0 0: 8ビット 0 1: 16ビット 1 0: 32ビット 1 1: 設定禁止	R/W
b11-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13-b12	DTS[1:0]	リピート領域選択	b13 b12 0 0: 転送先をリピート領域またはブロック領域に設定 0 1: 転送元をリピート領域またはブロック領域に設定 1 0: リピート領域、ブロック領域の設定なし 1 1: 設定禁止	R/W
b15-b14	MD[1:0]	転送モード選択	b15 b14 0 0: ノーマル転送 0 1: リピート転送 1 0: ブロック転送 1 1: 設定禁止	R/W

注1. DMACの起動要因を選択するには、ICU.DELSRn レジスタを使用してください。DMACの起動要因については、「14. 割り込みコントローラユニット (ICU)」の表 14.4 イベントテーブルを参照してください。

DTS[1:0] ビット (リピート領域選択)

転送元または転送先を、リピート転送モードではリピート領域、ブロック転送モードではブロック領域として選択します。ノーマル転送モードでは、これらのビットの設定値は無効です。

17.2.6 DMA 割り込み設定レジスタ (DMINT)

アドレス DMAC0.DMINT 4000 5013h, DMAC1.DMINT 4000 5053h, DMAC2.DMINT 4000 5093h, DMAC3.DMINT 4000 50D3h, DMAC4.DMINT 4000 5113h, DMAC5.DMINT 4000 5153h, DMAC6.DMINT 4000 5193h, DMAC7.DMINT 4000 51D3h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	DTIE	ESIE	RPTIE	SARIE	DARIE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DARIE	転送先アドレス拡張リピート領域オーバーフロー割り込み許可	0: 禁止 1: 許可	R/W
b1	SARIE	転送元アドレス拡張リピート領域オーバーフロー割り込み許可	0: 禁止 1: 許可	R/W
b2	RPTIE	リピートサイズ終了割り込み許可	0: 禁止 1: 許可	R/W
b3	ESIE	転送エスケープ終了割り込み許可	0: 禁止 1: 許可	R/W
b4	DTIE	転送終了割り込み許可	0: 禁止 1: 許可	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DARIE ビット (転送先アドレス拡張リピート領域オーバーフロー割り込み許可)

DARIE ビットが 1 のとき、転送先アドレスの拡張リピート領域オーバーフローが発生すると、DMCNT.DTE ビットが 0 になります。同時に DMSTS.ESIF フラグが 1 になり、転送先アドレスの拡張リピート領域オーバーフローによって割り込み要求がトリガされたことを示します。

拡張リピート領域機能をブロック転送モードと併用する場合は、1 ブロック分のデータ転送終了後に割り込みが発生します。割り込みにより転送を終了したチャンネルの DMACm.DMCNT.DTE ビットを 1 にすると、転送終了時の状態から再び転送を開始することが可能です。転送先アドレスに拡張リピート領域を設定していない場合、このビットは無視されます。

SARIE ビット (転送元アドレス拡張リピート領域オーバーフロー割り込み許可)

SARIE ビットを 1 にしたとき、転送元アドレスの拡張リピート領域オーバーフローが発生すると、DMCNT.DTE ビットが 0 になります。同時に DMSTS.ESIF フラグが 1 になり、転送元アドレスの拡張リピート領域オーバーフローによって割り込み要求がトリガされたことを示します。

拡張リピート領域機能をブロック転送モードと併用する場合は、1 ブロック分のデータ転送終了後に割り込みが発生します。割り込みにより転送を終了したチャンネルの DMACm.DMCNT.DTE ビットを 1 にすると、転送終了時の状態から再び転送を開始することが可能です。

転送元アドレスに拡張リピート領域を設定していない場合、このビットは無視されます。

RPTIE ビット (リピートサイズ終了割り込み許可)

リピート転送モードにおいて RPTIE ビットを 1 にすると、1 リピートサイズ分の転送終了後に DMCNT.DTE ビットを 0 にクリアします。同時に DMSTS.ESIF フラグが 1 になり、リピートサイズ終了割り込み要求が発生したことを示します。DMTMD.DTS[1:0] ビットを 10b (リピート領域、ブロック領域の指定なし) にしたときも、リピートサイズ終了割り込み要求を発生させることができます。

RPTIE ビットをブロック転送モードで 1 にしたときも、リピート転送モードの場合と同様に 1 ブロック分のデータ転送終了後に DMCNT.DTE ビットを 0 にクリアします。同時に DMSTS.ESIF フラグが 1 になり、リピートサイズ終了割り込み要求が発生したことを示します。DMTMD.DTS[1:0] ビットを 10b (リピート領域、ブロック領域の指定なし) にしたときも、リピートサイズ終了割り込み要求を発生させることができます。

ESIE ビット (転送エスケープ終了割り込み許可)


DMA 転送中に発生した転送エスケープ終了割り込み要求 (リピートサイズ終了割り込み要求、拡張リピート領域オーバーフロー割り込み要求) を許可します。このビットが 1 のとき割り込みが発生して、DMSTS.ESIF フラグが 1 になります。転送エスケープ終了割り込みを解除するには、このビットまたは DMSTS.ESIF フラグを 0 にします。

DTIE ビット (転送終了割り込み許可)

指定した回数のデータ転送が終了したときに発生する転送終了割り込み要求を許可します。このビットが 1 のとき割り込みが発生して、DMSTS.DTIF フラグが 1 になります。転送終了割り込みを解除するには、このビットまたは DMSTS.DTIF フラグを 0 にします。

17.2.7 DMA アドレスモードレジスタ (DMAMD)

アドレス DMAC0.DMAMD 4000 5014h, DMAC1.DMAMD 4000 5054h, DMAC2.DMAMD 4000 5094h, DMAC3.DMAMD 4000 50D4h, DMAC4.DMAMD 4000 5114h, DMAC5.DMAMD 4000 5154h, DMAC6.DMAMD 4000 5194h, DMAC7.DMAMD 4000 51D4h



ビット	シンボル	ビット名	機能	R/W
b4-b0	DARA[4:0]	転送先アドレス拡張リピート領域設定	転送先アドレスに拡張リピート領域を設定します。設定値についての詳細は、表 17.2 を参照してください。	R/W
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7-b6	DM[1:0]	転送先アドレス更新モード設定	b7 b6 0 0: アドレス固定 0 1: オフセット加算 1 0: インクリメント 1 1: デクリメント	R/W
b12-b8	SARA[4:0]	転送元アドレス拡張リピート領域設定	転送元アドレスに拡張リピート領域を設定します。設定値についての詳細は、表 17.2 を参照してください。	R/W
b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b14	SM[1:0]	転送元アドレス更新モード設定	b15 b14 0 0: アドレス固定 0 1: オフセット加算 1 0: インクリメント 1 1: デクリメント	R/W

DARA[4:0] ビット (転送先アドレス拡張リピート領域設定)

転送先アドレスに拡張リピート領域を設定します。拡張リピート領域機能は、指定した下位アドレスビットを更新し、残りの上位アドレスビットを固定することで実現されます。拡張リピート領域のサイズは、2 バイトから 128M バイトまで設定可能です。設定間隔は2 のべき乗バイト単位です。アドレスのインクリメントにより下位アドレスが拡張リピート領域をオーバーフローすると、拡張リピート領域の開始アドレスが設定されます。同様にアドレスのデクリメントにより下位アドレスが拡張リピート領域をアンダーフローすると、拡張リピート領域の終了アドレスが設定されます。

転送先にリピート領域またはブロック領域を設定している場合、転送先アドレスに拡張リピート領域を設定しないでください。リピート転送またはブロック転送を選択した場合、DMACm.DMTMD.DTS[1:0] = 00b (転送先にリピート領域またはブロック領域を設定) であれば、DARA[4:0] ビットには 00000b を書いてください。

拡張リピート領域にオーバーフローまたはアンダーフローが発生したとき、割り込みを要求するには、DMINT.DARIE ビットを 1 にします。表 17.2 には、各設定値に対応した拡張リピート領域が示されています。

DM[1:0] ビット (転送先アドレス更新モード設定)

転送先アドレスの更新モードを選択します。

- インクリメントを選択し、DMTMD.SZ[1:0] ビットに 00b、01b、または 10b を設定した場合、転送先アドレスはそれぞれ 1、2、または 4 ごとにインクリメントされる
- デクリメントを選択し、DMTMD.SZ[1:0] ビットに 00b、01b、または 10b を設定した場合、転送先アドレスはそれぞれ 1、2、または 4 ごとにデクリメントされる
- オフセット加算を選択した場合、DMACm.DMOFR レジスタで設定したオフセット値をアドレスに加算

SARA[4:0] ビット (転送元アドレス拡張リピート領域設定)

転送元アドレスに拡張リピート領域を設定します。拡張リピート領域機能は、指定した下位アドレスビットを更新し、残りの上位アドレスビットを固定することで実現されます。拡張リピート領域のサイズは、2 バイトから 128M バイトまで設定可能です。設定間隔は2 のべき乗バイト単位です。アドレスのインクリメントにより下位アドレスが拡張リピート領域をオーバーフローすると、拡張リピート領域の開始アドレスが設定されます。同様にアドレスのデクリメントにより下位アドレスが拡張リピート領域をアンダーフローすると、拡張リピート領域の終了アドレスが設定されます。

転送元にリピート領域またはブロック領域を設定している場合、転送元アドレスに拡張リピート領域を設定しないでください。リピート転送またはブロック転送を選択した場合、DMACm.DMTMD.DTS[1:0] = 01b (転送元にリピート領域またはブロック領域を設定) であれば、SARA[4:0] ビットには 00000b を書いてください。

拡張リピート領域にオーバーフローまたはアンダーフローが発生したとき、割り込みを要求するには、DMINT.SARIE ビットを1 にします。表 17.2 には、各設定値に対応した拡張リピート領域が示されています。

SM[1:0] ビット (転送元アドレス更新モード設定)

転送元アドレスの更新モードを選択します。

- インクリメントを選択し、DMTMD.SZ[1:0] ビットに 00b、01b、または 10b を設定した場合、転送元アドレスはそれぞれ1、2、または4 ごとにインクリメントされる
- デクリメントを選択し、DMTMD.SZ[1:0] ビットに 00b、01b、または 10b を設定した場合、転送元アドレスはそれぞれ1、2、または4 ごとにデクリメントされる
- オフセット加算を選択した場合、DMACm.DMOFR レジスタで設定したオフセット値をアドレスに加算

表 17.2 SARA[4:0] または DARA[4:0] の設定値と対応するリピート領域 (1/2)


SARA[4:0] または DARA[4:0]	拡張リピート領域
00000b	拡張リピート領域を設定しない
00001b	当該アドレスの下位1ビット (2バイト) を拡張リピート領域に設定
00010b	当該アドレスの下位2ビット (4バイト) を拡張リピート領域に設定
00011b	当該アドレスの下位3ビット (8バイト) を拡張リピート領域に設定
00100b	当該アドレスの下位4ビット (16バイト) を拡張リピート領域に設定
00101b	当該アドレスの下位5ビット (32バイト) を拡張リピート領域に設定
00110b	当該アドレスの下位6ビット (64バイト) を拡張リピート領域に設定
00111b	当該アドレスの下位7ビット (128バイト) を拡張リピート領域に設定
01000b	当該アドレスの下位8ビット (256バイト) を拡張リピート領域に設定
01001b	当該アドレスの下位9ビット (512バイト) を拡張リピート領域に設定
01010b	当該アドレスの下位10ビット (1Kバイト) を拡張リピート領域に設定
01011b	当該アドレスの下位11ビット (2Kバイト) を拡張リピート領域に設定
01100b	当該アドレスの下位12ビット (4Kバイト) を拡張リピート領域に設定
01101b	当該アドレスの下位13ビット (8Kバイト) を拡張リピート領域に設定
01110b	当該アドレスの下位14ビット (16Kバイト) を拡張リピート領域に設定
01111b	当該アドレスの下位15ビット (32Kバイト) を拡張リピート領域に設定
10000b	当該アドレスの下位16ビット (64Kバイト) を拡張リピート領域に設定
10001b	当該アドレスの下位17ビット (128Kバイト) を拡張リピート領域に設定
10010b	当該アドレスの下位18ビット (256Kバイト) を拡張リピート領域に設定
10011b	当該アドレスの下位19ビット (512Kバイト) を拡張リピート領域に設定
10100b	当該アドレスの下位20ビット (1Mバイト) を拡張リピート領域に設定
10101b	当該アドレスの下位21ビット (2Mバイト) を拡張リピート領域に設定
10110b	当該アドレスの下位22ビット (4Mバイト) を拡張リピート領域に設定

表 17.2 SARA[4:0]またはDARA[4:0]の設定値と対応するリピート領域 (2/2)

SARA[4:0]またはDARA[4:0]	拡張リピート領域
10111b	当該アドレスの下位23ビット (8Mバイト) を拡張リピート領域に設定
11000b	当該アドレスの下位24ビット (16Mバイト) を拡張リピート領域に設定
11001b	当該アドレスの下位25ビット (32Mバイト) を拡張リピート領域に設定
11010b	当該アドレスの下位26ビット (64Mバイト) を拡張リピート領域に設定
11011b	当該アドレスの下位27ビット (128Mバイト) を拡張リピート領域に設定
11100b~11111b	設定禁止

17.2.8 DMA オフセットレジスタ (DMOFR)

アドレス [DMAC0.DMOFR 4000 5018h](#), [DMAC1.DMOFR 4000 5058h](#), [DMAC2.DMOFR 4000 5098h](#), [DMAC3.DMOFR 4000 50D8h](#),
[DMAC4.DMOFR 4000 5118h](#), [DMAC5.DMOFR 4000 5158h](#), [DMAC6.DMOFR 4000 5198h](#), [DMAC7.DMOFR 4000 51D8h](#)




ビット	機能	設定範囲	R/W
b31-b0	転送元または転送先のアドレス更新モードとしてオフセット加算が選択されている場合、そのオフセット値を設定	0000 0000h ~ 00FF FFFFh (0バイト ~ (16M - 1)バイト) FF00 0000h ~ FFFF FFFFh (-16Mバイト ~ -1バイト)	R/W

このレジスタへの書き込みは、データ転送中ではなく、DMAC 動作停止中または DMA 転送が禁止されているときに行ってください。[31:25] ビットの設定は無効です。[24] ビットの値が [31:25] ビットへ拡張されます。DMOFR レジスタを読み出した場合、ビット拡張された値が読み出されます。

17.2.9 DMA 転送イネーブルレジスタ (DMCNT)

アドレス [DMAC0.DMCNT 4000 501Ch](#), [DMAC1.DMCNT 4000 505Ch](#), [DMAC2.DMCNT 4000 509Ch](#), [DMAC3.DMCNT 4000 50DCh](#),
[DMAC4.DMCNT 4000 511Ch](#), [DMAC5.DMCNT 4000 515Ch](#), [DMAC6.DMCNT 4000 519Ch](#), [DMAC7.DMCNT 4000 51DCh](#)



ビット	シンボル	ビット名	機能	R/W
b0	DTE	DMA 転送許可	0 : 禁止 1 : 許可	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DTE ビット (DMA 転送許可)

DMA 転送を許可します。DMA 転送を許可するには、DMAST.DMST ビットを 1 (DMAC 起動許可) にした後、DTE ビットを 1 (対応するチャンネルの DMA 転送許可) にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき
- 設定されたデータ数の転送が終了したとき
- リpeatサイズ終了割り込みによって DMA 転送が停止したとき
- 拡張リpeat領域オーバーフロー割り込みによって DMA 転送が停止したとき

17.2.10 DMA ソフトウェア起動レジスタ (DMREQ)

アドレス DMAC0.DMREQ 4000 501Dh, DMAC1.DMREQ 4000 505Dh, DMAC2.DMREQ 4000 509Dh, DMAC3.DMREQ 4000 50DDh, DMAC4.DMREQ 4000 511Dh, DMAC5.DMREQ 4000 515Dh, DMAC6.DMREQ 4000 519Dh, DMAC7.DMREQ 4000 51DDh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	CLRS	—	—	—	SWREQ
0	0	0	0	0	0	0	0

リセット後の値

ビット	シンボル	ビット名	機能	R/W
b0	SWREQ	DMAソフトウェア起動	0: DMA転送要求なし 1: DMA転送要求あり	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	CLRS	DMAソフトウェア起動ビット自動クリア選択	0: ソフトウェアによるDMA転送開始後にSWREQビットをクリアする 1: ソフトウェアによるDMA転送開始後にSWREQビットをクリアしない	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SWREQ ビット (DMA ソフトウェア起動)

SWREQ ビットを1にすると DMA 転送要求が発生します。DMA 転送の開始後、CLRS ビットが0の場合、SWREQ ビットは0にクリアされます。CLRS ビットが1の場合、SWREQ ビットはクリアされません。DMA 転送要求は、転送終了後に再発行できます。

注. DMTMD.DCTG[1:0] ビットが00b (DMA 起動要因がソフトウェア) になっている場合のみ、このビットの設定が有効となり、ソフトウェアによる DMA 転送が可能となります。DMTMD.DCTG[1:0] ビットが00b 以外になっている場合、このビットの設定は無効です。

CLRS ビットが0の状態ではソフトウェアによる DMA 転送を行う場合、SWREQ ビットが0であることを確認してから SWREQ ビットに1を書いてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- CLRS ビットが0 (ソフトウェアによる DMA 転送開始後に SWREQ ビットをクリアする) の場合に、ソフトウェアによる DMA 転送要求が受け付けられて DMA 転送が開始したとき
- 0 を書いたとき

CLRS ビット (DMA ソフトウェア起動ビット自動クリア選択)

SWREQ ビットを1にして転送要求が発生させた場合、DMA 転送が開始された後に SWREQ ビットを0にするか否かを設定します。CLRS ビットを0にすると、DMA 転送の開始後、SWREQ ビットは0になります。CLRS ビットを1にすると、SWREQ ビットは0にクリアされません。DMA 転送要求は、転送終了後に再発行できます。

17.2.11 DMA ステータスレジスタ (DMSTS)

アドレス [DMAC0.DMSTS 4000 501Eh](#), [DMAC1.DMSTS 4000 505Eh](#), [DMAC2.DMSTS 4000 509Eh](#), [DMAC3.DMSTS 4000 50DEh](#),
[DMAC4.DMSTS 4000 511Eh](#), [DMAC5.DMSTS 4000 515Eh](#), [DMAC6.DMSTS 4000 519Eh](#), [DMAC7.DMSTS 4000 51DEh](#)

b7	b6	b5	b4	b3	b2	b1	b0
ACT	—	—	DTIF	—	—	—	ESIF
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ESIF	転送エスケープ終了割り込みフラグ	0 : 割り込み発生なし 1 : 割り込み発生あり	R/W (注1)
b3-b1	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b4	DTIF	転送終了割り込みフラグ	0 : 割り込み発生なし 1 : 割り込み発生あり	R/W (注1)
b6-b5	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b7	ACT	DMA アクティブフラグ	0 : DMACが停止中 1 : DMACが動作中	R

注1. フラグをクリアするための0の書き込みのみ可能です。

ESIF フラグ (転送エスケープ終了割り込みフラグ)

転送エスケープ終了割り込みが発生したことを示します。

[1 になる条件]

- リピート転送モードにおいて、DMINT.RPTIE ビットが1の状態での1リピートサイズ分のデータ転送が終了したとき
- ブロック転送モードにおいて、DMINT.RPTIE ビットが1の状態での1ブロック分のデータ転送が終了したとき
- DMINT.SARIE ビットが1であり、かつ DMAMD.SARA[4:0] ビットが00000b以外(転送元アドレスに拡張リピート領域を設定)の状態、転送元アドレスに拡張リピート領域オーバーフローが発生したとき
- DMINT.DARIE ビットが1であり、かつ DMAMD.DARA[4:0] ビットが00000b以外(転送先アドレスに拡張リピート領域を設定)の状態、転送先アドレスに拡張リピート領域オーバーフローが発生したとき

[0 になる条件]

- 0を書いたとき
- DMCNT.DTE ビットに1を書いたとき

DTIF フラグ (転送終了割り込みフラグ)

転送終了割り込みが発生したことを示します。

[1 になる条件]

- ノーマル転送モードにおいて、指定した回数のデータ転送が終了したとき (DMCRAL レジスタの値が0になり転送が終了したとき)
- リピート転送モードにおいて、指定した回数のリピート転送が終了したとき (DMCRB レジスタの値が0になり転送が終了したとき)
- ブロック転送モードにおいて、指定したブロック数の転送が終了したとき (DMCRB レジスタの値が0になり転送が終了したとき)

[0になる条件]

- 0を書いたとき
- DMCNT.DTE ビットに1を書いたとき

ACT フラグ (DMA アクティブフラグ)

DMAC がアイドル状態であるか、または動作中であることを示します。

[1になる条件]


- DMAC がデータ転送を開始したとき

[0になる条件]

- 1 転送要求に対するデータ転送が終了したとき

17.2.12 DMAC モジュール起動レジスタ (DMAST)

アドレス DMA.DMAST 4000 5200h



ビット	シンボル	ビット名	機能	R/W
b0	DMST	DMAC動作許可	0: 禁止 1: 許可	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DMST ビット (DMAC 動作許可)

DMST ビットを1にすると、DMAC 全チャネルの起動が許可されます。DMST ビットを1 (DMAC 起動許可) にした場合、複数チャネルの DMACm.DMCNT.DTE ビットを1 (DMA 転送許可) にすることで、対応する全チャネルが同時に転送要求受け付け可能状態になります。

DMA 転送中に DMST ビットを0にすると、実行中の1転送要求に対するデータ転送が終了した後、DMA 転送が一時停止します。DMA 転送を再開するには、再度 DMST ビットを1にしてください。

[1 になる条件]

- 1を書いたとき

[0 になる条件]

- 0を書いたとき

17.3 動作説明

17.3.1 転送モード

(1) ノーマル転送モード

ノーマル転送モードでは、1転送要求に対して1データの転送を行います。DMACm.DMCRALレジスタで転送回数を最大65535回まで指定できます。また、DMACm.DMCRALレジスタを0000hにすると、転送回数は指定なしとなり、転送カウンタが停止した状態でデータ転送を行います（フリーランニングモード）。フリーランニングモードの場合を除き、指定した転送回数の終了後に転送終了割り込み要求を発生させることが可能です。ノーマル転送モードでは、DMACm.DMCRBレジスタの設定は無効です。

ノーマル転送モードにおけるレジスタ更新動作を表17.3に示します。

表 17.3 ノーマル転送モードにおけるレジスタ更新動作

レジスタ	機能	1転送要求に対する転送終了後の更新動作
DMACm.DMSAR	転送元アドレス	インクリメント/デクリメント/固定/オフセット加算
DMACm.DMDAR	転送先アドレス	インクリメント/デクリメント/固定/オフセット加算
DMACm.DMCRAL	転送カウンタ	1減算/更新なし（フリーランニングモード時）
DMACm.DMCRAH	-	更新なし（ノーマル転送モードでは使用しない）
DMACm.DMCRB	-	更新なし（ノーマル転送モードでは使用しない）

ノーマル転送モードにおける転送動作を図17.2に示します。




図 17.2 ノーマル転送モードにおける転送動作

(2) リピート転送モード

リピート転送モードでは、1 転送要求に対して 1 データの転送を行います。DMACm.DMCRA レジスタで最大 1K データのリピート転送サイズを設定します。DMACm.DMCRB レジスタで最大 64K のリピート転送回数を設定します。総データ転送サイズは最大 64M データ単位 (1K データ単位 × 64K リピート転送動作) の設定が可能です。

転送元または転送先のどちらか一方をリピート領域に指定することが可能です。リピート領域に指定された方のアドレスレジスタ (DMACm.DMSAR または DMACm.DMDAR) は、リピートサイズ分のデータ転送が終了すると、転送開始時のアドレスに復帰します。このモードでは、指定したリピートサイズ分のデータ転送が終了したとき、DMA 転送を停止させて、リピートサイズ終了割り込みを要求することが可能です。DMA 転送を再開させるには、リピートサイズ終了割り込み処理で DMACm.DMCNT.DTE ビットに 1 を書き込んでください。

また、指定したリピート転送回数の終了後に、転送終了割り込み要求を発生させることができます。

リピート転送モードにおけるレジスタ更新動作を [表 17.4](#) に、リピート転送モードにおける転送動作を [図 17.3](#) に示します。

表 17.4 リピート転送モードにおけるレジスタ更新動作

レジスタ	機能	1 転送要求に対する転送終了後の更新動作	
		DMACm.DMCRAL レジスタが 1 以外するとき	DMACm.DMCRAL レジスタが 1 のとき (リピートサイズの最終データ転送)
DMACm.DMSAR	転送元アドレス	インクリメント/デクリメント/固定/オフセット加算	<ul style="list-style-type: none"> DMACm.DMTMD.DTS[1:0] = 00b インクリメント/デクリメント/固定/オフセット加算 DMACm.DMTMD.DTS[1:0] = 01b DMACm.DMSAR の初期値 DMACm.DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMACm.DMDAR	転送先アドレス	インクリメント/デクリメント/固定/オフセット加算	<ul style="list-style-type: none"> DMACm.DMTMD.DTS[1:0] = 00b DMACm.DMDAR の初期値 DMACm.DMTMD.DTS[1:0] = 01b インクリメント/デクリメント/固定/オフセット加算 DMACm.DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMACm.DMCRAH	リピートサイズ	更新なし	更新なし
DMACm.DMCRAL	転送カウント	1 減算	DMACm.DMCRAH
DMACm.DMCRB	リピート転送回数のカウント	更新なし	1 減算




図 17.3 リピート転送モードにおける転送動作

(3) ブロック転送モード

ブロック転送モードでは、1転送要求に対して1ブロックのデータ転送を行います。DMACm.DMCRAレジスタで最大1Kデータのブロックサイズを設定します。DMACm.DMCRBで最大64Kのブロック転送回数を設定します。総データ転送サイズは最大64Mデータ単位(1Kデータ単位×64Kブロック転送動作)の設定が可能です。

転送元または転送先のどちらか一方をブロック領域に指定することが可能です。ブロック領域に指定された方のアドレスレジスタ(DMACm.DMSARまたはDMACm.DMDAR)は、1ブロックのデータ転送が終了すると、転送開始時のアドレスに復帰します。このモードでは、1ブロックのすべてのデータ転送が終了したとき、DMA転送を停止させて、リピートサイズ終了割り込みを要求することが可能です。DMA転送を再開させるには、リピートサイズ終了割り込み処理でDMACm.DMCNT.DTEビットに1を書き込んでください。

また、指定したブロック転送回数の終了後に、転送終了割り込み要求を発生させることができます。

ブロック転送モードにおけるレジスタ更新動作を表17.5に、ブロック転送モードにおける転送動作を図17.4に示します。

表 17.5 ブロック転送モードにおけるレジスタ更新動作

レジスタ	機能	1転送要求に対する1ブロック転送終了後の更新動作
DMACm.DMSAR	転送元アドレス	<ul style="list-style-type: none"> DMACm.DMTMD.DTS[1:0] = 00b インクリメント/デクリメント/固定/オフセット加算 DMACm.DMTMD.DTS[1:0] = 01b DMACm.DMSARの初期値 DMACm.DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMACm.DMDAR	転送先アドレス	<ul style="list-style-type: none"> DMACm.DMTMD.DTS[1:0] = 00b DMACm.DMDARの初期値 DMACm.DMTMD.DTS[1:0] = 01b インクリメント/デクリメント/固定/オフセット加算 DMACm.DMTMD.DTS[1:0] = 10b インクリメント/デクリメント/固定/オフセット加算
DMACm.DMCRAH	ブロックサイズ	更新なし
DMACm.DMCRAL	転送カウント	DMACm.DMCRAH
DMACm.DMCRB	ブロック転送回数のカウント	1減算




図 17.4 ブロック転送モードにおける転送動作

17.3.2 拡張リピート領域機能

DMAC は転送元アドレスと転送先アドレスに対して拡張リピート領域をサポートしています。DMACm.DMSAR レジスタ (転送元アドレスレジスタ) と、DMACm.DMDAR レジスタ (転送先アドレスレジスタ) でそれぞれ個別に設定可能です。この機能を設定すると、アドレスレジスタは拡張リピート領域に指定した範囲のアドレス値を繰り返します。

転送元アドレスの拡張リピート領域は、DMACm.DMAMD.SARA[4:0] ビットで設定します。転送先アドレスの拡張リピート領域は、DMACm.DMAMD.DARA[4:0] ビットで設定します。転送元と転送先に異なるサイズの設定が可能です。ただし、リピート領域またはブロック領域として設定した転送元または転送先に、拡張リピート領域を設定することはできません。

アドレスレジスタの値が拡張リピート領域の終了アドレスに到達し、拡張リピート領域がオーバーフローすると、DMA 転送を停止させて、拡張リピート領域オーバーフロー割り込み要求を発生させることができます。DMACm.DMINT.SARIE ビットが 1 のとき、転送元の拡張リピート領域がオーバーフローすると、DMACm.DMSTS.ESIF フラグが 1 になり、DMACm.DMCNT.DTE ビットを 0 にして DMA 転送を終了させます。このとき、DMACm.DMINT.ESIE ビットが 1 になっていると、拡張リピート領域オーバーフロー割り込み要求が発生します。DMACm.DMINT.DARIE ビットが 1 の場合、この機能は転送先アドレスレジスタが対象になります。DMA 転送を再開させるには、割り込み処理で DMACm.DMCNT.DTE ビットに 1 を書き込んでください。

図 17.5 に、拡張リピート領域の動作例を示します。




図 17.5 拡張リピート領域の動作例

ブロック転送モードで拡張リピート領域オーバーフロー割り込みを使用する場合は、以下の点に注意してください。

- 拡張リピート領域オーバーフロー割り込みで転送を終了させる場合、ブロックサイズを2のべき乗になるように設定するか、またはブロックサイズの境界と拡張リピート領域の範囲の境界が一致するようにアドレスレジスタの値を設定する必要があります。また、1ブロックの転送中に拡張リピート領域にオーバーフローが発生した場合、そのブロックの転送が終了するまで拡張リピート領域オーバーフロー割り込みは保留され、転送はオーバーランします。

図 17.6 に、ブロック転送モードにおける拡張リピート領域機能の使用例を示します。




図 17.6 ブロック転送モードにおける拡張リピート領域機能の使用例

17.3.3 オフセットを使用したアドレス更新機能

転送元アドレスと転送先アドレスの更新方法には、固定、インクリメント、デクリメントの他にオフセット加算があります。オフセット加算では、DMACが1データの転送を実行するたびに、DMA オフセットレジスタ (DMACm.DMOFR) で設定したオフセット値がアドレスに加算されます。また、DMACm.DMOFR に負の値を設定すると、オフセットによる減算も可能です。負の値は2の補数で設定する必要があります。

各アドレス更新モードにおけるアドレス更新方法を表 17.6 に示します。

表 17.6 各アドレス更新モードにおけるアドレス更新方法

アドレス更新モード	アドレス更新モードに対する DMACm.DMAMD.SM[1:0]および DMACm.DMAMD.DM[1:0]の 設定値	DMACm.DMTMD.SZ[1:0]の設定値別アドレス更新方法		
		SZ[1:0] = 00b	SZ[1:0] = 01b	SZ[1:0] = 10b
アドレス固定	00b	固定		
オフセット加算	01b	+DMACm.DMOFR (注1)		
インクリメント	10b	+1	+2	+4
デクリメント	11b	-1	-2	-4

注 1. DMA オフセットレジスタに負の値を設定する場合、その値は次式で計算される2の補数でなければいけません。
負のオフセット値の2の補数表現 = \sim (オフセット値) + 1 (\sim = ビット反転)

(1) オフセット加算を使用した基本的な転送

オフセット加算によるアドレス更新機能の動作例を図 17.7 に示します。




図 17.7 オフセット加算によるアドレス更新機能の動作例

図 17.7 では、以下のように設定しています。

- 転送データサイズは 32 ビット
- 転送元アドレスの更新モードはオフセット加算
- 転送先アドレスの更新モードはインクリメント

2 回目以降のデータは、前回のアドレスにオフセット値を加算することで得られる転送元アドレスから読み出されます。指定された間隔で読み出されたデータは、転送先では連続した領域に書き込まれます。

(2) オフセット加算を使用した XY 変換例

図 17.8 に、リピート転送モードとオフセット加算を組み合わせる XY 変換を行うときの動作を示します。設定方法は以下のとおりです。

- DMAC0.DMAMD — 転送元アドレス更新モード設定：オフセット加算
- DMAC0.DMAMD — 転送先アドレス更新モード設定：インクリメント
- DMAC0.DMTMD — データ転送サイズ選択：32 ビット
- DMAC0.DMTMD — 転送モード設定：リピート転送
- DMAC0.DMTMD — リピート領域選択：転送元をリピート領域に設定
- DMAC0.DMOFR — オフセットアドレス：10h
- DMAC0.DMCRA — リピートサイズ：4h
- DMAC0.DMINT — リピートサイズ終了割り込みを許可




図 17.8 リピート転送モード+オフセット加算による XY 変換動作


転送が開始されると、毎回、転送元アドレスにオフセット値を加算してデータ転送が行われます。転送データは、連続した転送先アドレスに書き込まれます。データ 4 まで転送されたときの動作は以下のとおりです。

- リpeatサイズ分のデータ転送が終了する
- 転送元アドレスは転送開始時のアドレス (転送元のデータ 1 のアドレス) に復帰する
- リpeatサイズ終了割り込要求が発生する

この割り込みによって転送が一時停止している間、以下の処理を行います。

- DMAC0.DMSAR — DMA 転送元アドレスをデータ 5 のアドレスに書き換える
(この例ではデータ 1 のアドレスに 4 を加算)
- DMAC0.DMCNT — DTE ビットを 1 にする

DMA 転送が中断したときの状態から DMA 転送が再開されます。以降、同じ処理を繰り返すと、転送元のデータが転送先で配置を入れ替えられます (XY 変換)。

 [17.9](#) に XY 変換の処理フローを示します。




図 17.9 リピート転送モード+オフセット加算によるXY変換フロー

17.3.4 起動要因

ソフトウェア、周辺モジュールからの割り込み要求、および外部割り込み要求は、すべて DMAC 起動要因として指定可能です。起動要因を選択するには、DMACm.DMTMD.DCTG[1:0] ビットを設定します。

(1) ソフトウェアによる DMAC 起動

ソフトウェアによって DMA 転送を開始する場合、以下の手順に従います。

1. DMACm.DMTMD.DCTG[1:0] ビットを 00b にする。
2. DMACm.DMCNT.DTE ビットを 1 (DMA 転送許可) にする。
3. DMAST.DMST ビットを 1 (DMAC 起動許可) にする。
4. DMACm.DMREQ.SWREQ ビットを 1 (DMA 転送要求あり) にする。

DMACm.DMREQ.CLRS ビットが 0 の状態でソフトウェアによる DMAC 起動を行った場合、DMA 転送要求に対する転送が開始されると DMACm.DMREQ.SWREQ ビットが 0 になります。

DMACm.DMREQ.CLRS ビットが 1 の状態でソフトウェアによる DMAC 起動を行った場合は、転送を開始しても DMACm.DMREQ.SWREQ ビットは 0 になりません。要求に対する転送終了後、再び DMA 転送要求が発生します。

(2) 内蔵周辺モジュール／外部割り込み要求による DMAC 起動

内蔵周辺モジュールからの割り込み要求と外部割り込み要求を、DMAC 起動要因に指定することが可能です。起動要因は、ICU.DELSRn.DELS[8:0] ビット (n = 0 ~ 7) でチャンネルごとに個別に選択できます。

内蔵周辺モジュールからの割り込み要求または外部割り込み要求によって DMAC 転送を開始する場合、以下の手順に従います。

1. DMACm.DMTMD.DCTG[1:0] ビットを 01b (周辺モジュールまたは外部割り込み端子からの割り込み) にする。
2. DMACm.DMCNT.DTE ビットを 1 (DMA 転送許可) にする。
3. ICU.DELSRn.DELS[8:0] ビットにイベント番号を設定する (DMAC イベントリンクを選択する)。
4. DMAST.DMST ビットを 1 (DMAC 起動許可) にする。

DMAC 起動要因となる割り込み要求については、「[14. 割り込みコントローラユニット \(ICU\)](#)」の表 [14.3 割り込みベクタテーブル](#)を参照してください。

17.3.5 動作タイミング

下記のタイミング図は、最小実行サイクル数を示しています。




図 17.10 DMAC 動作タイミング例 1：周辺モジュールまたは外部割り込み入力端子からの割り込みによる DMA 起動（ノーマル転送モードまたはリピート転送モードの場合）




図 17.11 DMAC 動作タイミング例 2：周辺モジュールまたは外部割り込み入力端子からの割り込みによる DMA 起動（ブロック転送モードでブロックサイズ = 4 の場合）

17.3.6 DMACの実行サイクル

表 17.7 に、DMAC の 1 回のデータ転送の実行サイクルを示します。

表 17.7 DMACの実行サイクル

転送モード	データ転送 (読み出し)	データ転送 (書き込み)
ノーマル	$Cr + Cs + 1$	$Cw + Cs$
リピート	$Cr + Cs + 1$	$Cw + Cs$
ブロック (注1)	$P \times (Cr + Cs)$	$P \times (Cw + Cs)$

注. P = ブロックサイズ (DMCRAH レジスタの設定値)
 Cr = データリード先アクセスサイクル
 Cw = データライト先アクセスサイクル
 Cs = システムコントロールに関連する SRAMHS および周辺モジュールへのアクセス時 : 2 サイクル
 上記以外へのアクセス時 : 0 サイクル
 スレーブバスがリード/ライトデータ転送によって変化する場合、さらに 1 サイクルを追加

注 1. ブロックサイズが 2 以上の場合です。ブロックサイズが 1 の場合は、ノーマル転送のサイクル数となります。

Cr と Cw はアクセス先で異なります。アクセス先ごとのサイクル数については、「51. SRAM」、「53. フラッシュメモリ」、および 15.2.3 外部バスを参照してください。システムクロックと周辺クロックの周波数比も考慮されています。

データ転送 (読み出し) 列の「+1」の単位は、システムクロック (ICLK) の 1 サイクルです。動作例については、17.3.5 動作タイミングを参照してください。

DMAC の応答時間は、DMAC の起動要因が検出されてから DMAC 転送が始まるまでの時間です。表 17.7 には、DMAC の起動要因がアクティブになってから DMAC 転送が始まるまでの時間は含まれていません。

17.3.7 DMAC の起動

図 17.12 にレジスタの設定手順を示します。



図 17.12 レジスタの設定手順

17.3.8 DMA 転送の開始

チャンネル *m* の DMA 転送を有効にするには、DMACm.DMCNT.DTE ビットを 1 (DMA 転送許可) にして、DMAST.DMST ビットを 1 (DMAC 起動許可) にします。他の DMAC チャンネルや DTC の転送中は、新たな起動要求は受け付けられません。先行する転送が終了した時点で最も優先順位の高いチャンネルの DMA 転送要求が選択され、そのチャンネルの DMA 転送が開始されます。DMA 転送が始まると、DMACm.DMSTS.ACT フラグが 1 (DMAC 動作中) になります。

17.3.9 DMA 転送中のレジスタ

DMAC のレジスタは、DMA 転送処理によって値が更新されます。更新される値は、各種設定や転送の状態によって異なります。更新されるレジスタは、DMACm.DMSAR、DMACm.DMDAR、DMACm.DMCRA、DMACm.DMCRB、DMACm.DMCNT、および DMACm.DMSTS です。これらの説明を下記に示します。各転送モードにおけるレジスタの更新動作については、表 17.3 ~ 表 17.5 を参照してください。

(1) DMA 転送元アドレスレジスタ (DMACm.DMSAR)

1 転送要求に対するデータ転送が終了すると、DMSAR レジスタの内容は、次の転送要求でアクセスするアドレスに更新されます。

(2) DMA 転送先アドレスレジスタ (DMACm.DMDAR)

1 転送要求に対するデータ転送が終了すると、DMDAR レジスタの内容は、次の転送要求でアクセスするアドレスに更新されます。

(3) DMA 転送カウントレジスタ (DMACm.DMCRA)

1 転送要求に対するデータ転送が終了すると、カウント値が更新されます。更新動作は、選択した転送モードによって異なります。

(4) DMA ブロック転送カウントレジスタ (DMACm.DMCRB)

1 転送要求に対するデータ転送が終了すると、カウント値が更新されます。更新動作は、選択した転送モードによって異なります。

(5) DMA 転送許可ビット (DMACm.DMCNT.DTE)

DMACm.DMCNT.DTE ビットは、レジスタを書くことによってデータ転送の許可/禁止を制御します。DMA 転送の状態に応じて自動的に DMAC によって 0 にクリアされます。

DMAC がこのビットをクリアする条件は、以下のとおりです。

- 設定された総転送データ数の転送が終了したとき
- リピートサイズ終了割り込みによって DMA 転送が停止したとき
- 拡張リピート領域オーバーフロー割り込みによって DMA 転送が停止したとき

対応する DMACm.DMCNT.DTE ビットが 1 になっているチャンネルのレジスタへの書き込みは禁止です (DMACm.DMCNT レジスタを除く)。DTE ビットを 0 にクリアしたときのみ、書き込みが可能になります。

(6) DMA アクティブフラグ (DMACm.DMSTS.ACT)

DMACm.DMSTS.ACT フラグは、DMACm がアイドル状態であるか、または動作中であることを示します。このフラグは DMAC がデータ転送を開始すると 1 になり、1 転送要求に対するデータ転送が終了すると 0 になります。DMA 転送中に DMACm.DMCNT.DTE ビットに 0 を書いて DMA 転送を停止させた場合でも、このフラグは DMA 転送が終了するまで 1 を保持します。

(7) 転送終了割り込みフラグ (DMACm.DMSTS.DTIF)

総転送サイズ分の DMA 転送が終了すると、DMACm.DMSTS.DTIF フラグは 1 になります。このフラグと DMACm.DMINT.DTIE ビットがともに 1 の場合、転送終了割り込み要求が発生します。このフラグが 1 になるタイミングは、DMA 転送のバスサイクルが終了し、DMACm.DMSTS.ACT フラグが 0 になって DMA 転送終了を示したときです。割り込み処理中に DMACm.DMCNT.DTE ビットを 1 にした場合、このフラグは自動的に 0 クリアされます。

(8) 転送エスケープ終了割り込みフラグ (DMACm.DMSTS.ESIF)

リポートサイズ終了割り込み、または拡張リポート領域オーバーフロー割り込み要求が発生したとき、DMACm.DMSTS.ESIF フラグは 1 になります。このフラグと DMACm.DMINT.ESIE ビットがともに 1 の場合、転送エスケープ終了割り込み要求が発生します。このフラグが 1 になるタイミングは、割り込み要求が発生させる要因になった DMA 転送のバスサイクルが終了し、DMACm.DMSTS.ACT フラグが 0 になって DMA 転送終了を示したときです。割り込み処理中に DMACm.DMCNT.DTE ビットを 1 にした場合、このフラグは自動的に 0 クリアされます。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

17.3.10 チャネル優先順位

DMAC は、複数の DMA 転送要求が発生したとき、DMA 転送要求のあるチャネルの優先順位を判断します。

チャネル優先順位は、チャネル 0 > チャネル 1 > チャネル 2 > チャネル 3 > チャネル 4 > チャネル 5 > チャネル 6 > チャネル 7 の順で固定です (チャネル 0 が最優先)。

データ転送中に DMA 転送要求が発生した場合は、最終データの転送後にチャネルアービトレーションを行い、最も優先順位の高いチャネルの転送が開始されます。

17.4 DMA 転送の終了

DMA 転送の終了は、転送終了条件によって動作が異なります。DMA 転送が終了すると、DMACm.DMCNT.DTE ビットと DMACm.DMSTS.ACT フラグが 1 から 0 になります。

17.4.1 設定した総転送回数完了による転送終了

(1) ノーマル転送モード (DMACm.DMTMD.MD[1:0] = 00b) の場合

DMACm.DMCRAL レジスタの値が 1 から 0 になると、対応するチャネルの DMA 転送が終了し、DMACm.DMCNT.DTE ビットが 0 になり、DMACm.DMSTS.DTIF フラグが 1 になります。このとき DMACm.DMINT.DTIE ビットが 1 であると、CPU または DTC へ転送終了割り込み要求が送信されます。

(2) リピート転送モード (DMACm.DMTMD.MD[1:0] = 01b) の場合

DMACm.DMCRB レジスタの値が 1 から 0 になると、対応するチャネルの DMA 転送が終了し、DMACm.DMCNT.DTE ビットが 0 になり、DMACm.DMSTS.DTIF フラグが 1 になります。このとき DMACm.DMINT.DTIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。

(3) ブロック転送モード (DMACm.DMTMD.MD[1:0] = 10b) の場合

DMACm.DMCRB レジスタの値が 1 から 0 になると、対応するチャネルの DMA 転送が終了し、DMACm.DMCNT.DTE ビットが 0 になり、DMACm.DMSTS.DTIF フラグが 1 になります。このとき DMACm.DMINT.DTIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

17.4.2 リピートサイズ終了割り込みによる転送終了

リピート転送モードにおいて、DMACm.DMINT.RPTIE ビットが 1 であれば、1 リピートサイズ分の転送終了時にリピートサイズ終了割り込み要求が発生します。DMACm.DMCNT.DTE ビットが 0 になり、DMACm.DMSTS.ESIF フラグが 1 になります。このとき DMACm.DMINT.ESIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。転送を再開させるには、DMACm.DMCNT.DTE ビットに 1 を書き込んでください。

ブロック転送モードにおいても、リピートサイズ終了割り込み要求を発生させることができます。1 ブロックサイズ分の転送終了時に、リピート転送モードと同様に割り込み要求が発生します。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

17.4.3 拡張リピート領域オーバーフロー割り込みによる転送終了

拡張リピート領域が指定され、かつ DMACm.DMINT.SARIE ビットまたは DMACm.DMINT.DARIE ビットが 1 の場合に、拡張リピート領域がオーバーフローすると、拡張リピート領域オーバーフロー割り込み要求が発生します。DMA 転送が停止して、DMACm.DMCNT.DTE ビットが 0 になり、DMACm.DMSTS.ESIF フラグが 1 になります。このとき DMACm.DMINT.ESIE ビットが 1 であると、CPU または DTC へ割り込み要求が送信されます。

この割り込み要求がリードサイクル中に発生しても、以降のライトサイクルは実行されます。ブロック転送モードでは、割り込み要求が 1 ブロックの転送中に発生しても、そのブロックの残りのデータが転送されるまで、転送は終了しません。

DMAC からの割り込み要求を CPU または DTC へ送信する前に、割り込みコントロールレジスタを設定する必要があります。詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

17.4.4 DMA 転送の終了に関する注意事項

DMA 転送終了後、次の要求時に DMA 起動要求が発生する場合があります。このような状況が生じた場合、DMA 転送が開始され、DMA 起動要求は DMAC 内に保持されます。これを避けるには、ICU の DELSRn.DSELS[8:0] ビットを 0 にして、DMA 起動要求を停止してください。

最後の DMA 転送後に DMA 起動要求が発生した場合は、ICU.DELSRm.IR ビットを 0 にして DMA 起動要求をクリアしてください。

17.5 割り込み

各 DMAC チャンネルは、1 要求分の転送終了後、CPU または DTC へ割り込み要求 (DMAC_m_INT) を出力することが可能です。転送先が外部バスの場合、実際の転送先への書き込みではなく、ライトバッファへの書き込みが完了した時点で、割り込み要求が発生します。

表 17.8 に、各割り込み要因とそれらに対応するステータスフラグおよび許可ビットを示します。図 17.13 に、割り込み出力の概略論理図 (DMAC0 ~ DMAC7) を示します。また、DMAC 割り込み処理ルーチンで DMA 転送を再開/終了する手順を図 17.14 に示します。

表 17.8 割り込み要因、割り込みステータスフラグ、割り込み許可ビットの対応関係

割り込み要因		割り込み許可ビット	割り込みステータスフラグ	要求出力許可ビット
転送終了		—	DMAC _m .DMSTS.DTIF	DMAC _m .DMINT.DTIE
エスケープ転送終了	リピートサイズ終了	DMAC _m .DMINT.RPTIE	DMAC _m .DMSTS.ESIF	DMAC _m .DMINT.ESIE
	転送元アドレス拡張リピート領域オーバーフロー	DMAC _m .DMINT.SARIE		
	転送先アドレス拡張リピート領域オーバーフロー	DMAC _m .DMINT.DARIE		




図 17.13 割り込み出力 (DMAC0 ~ DMAC7) の概略論理図

割り込みを解除して DMA 転送を再開する方法は、以下のケースで異なります。

- DMA 転送を終了した場合
- DMA 転送を継続した場合

(1) DMA 転送を終了した場合

転送終了割り込みの場合は、DMAC_m.DMSTS.DTIF フラグに 0 を書いてください。また、リピートサイズ割り込みと拡張リピート領域オーバーフロー割り込みの場合は、DMAC_m.DMSTS.ESIF フラグに 0 を書いてください。割り込み要因がクリアされます。DMAC_m は停止状態を保ちます。その後、新たな DMA 転送を開始する場合は、必要なレジスタを設定して、DMAC_m.DMCNT.DTE ビットを 1 (DMA 転送許可) にしてください。

(2) DMA 転送を継続した場合

DMACm.DMCNT.DTE ビットに 1 を書いてください。自動的に DMACm.DMSTS.ESIF フラグが 0 にクリア (割り込み要因がクリア) され、DMA 転送が再開します。




図 17.14 DMAC 割り込み処理ルーチンで DMA 転送を再開/終了する手順

17.6 イベントリンク

各 DMAC チャネルは、1 回のデータ転送（ブロック転送モードの場合は 1 ブロックの転送）が終了するたびに、イベントリンク要求信号（DMACm_INT）を出力します。転送先が外部バスの場合、ライトバッファへの書き込みが受け付けられた時点で、イベントリンク要求信号が発生します。詳細は、「[19. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

17.7 低消費電力機能

モジュールストップ状態、ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモードへ遷移する際は、最初に DMAST.DMST ビットを 0（DMAC モジュール停止）にして、以下の項にあるように設定してください。

(1) モジュールストップ機能

MSTPCRA.MSTPA22 ビットに 1 を書くことによって、DMAC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA22 ビットに 1 を書いたとき、DMA 転送が動作中の場合は、DMA 転送終了後にモジュールストップ状態へ遷移します。MSTPCRA.MSTPA22 ビットが 1 のとき、DMAC のレジスタにアクセスすることは禁止されています。MSTPCRA.MSTPA22 ビットに 0 を書くことで、DMAC のモジュールストップ状態は解除されます。

(2) ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード

[11.7.1 ソフトウェアスタンバイモードへの遷移](#)および [11.9.1 ディープソフトウェアスタンバイモードへの遷移](#)に示す手順に従って設定してください。

WFI 命令実行時に DMA 転送が動作中の場合、DMA 転送が終了してからソフトウェアスタンバイモードやディープソフトウェアスタンバイモードへ遷移します。

(3) 低消費電力機能に関する注意事項

WFI 命令とレジスタの設定については、[11.10.7 WFI 命令のタイミング](#)を参照してください。

低消費電力モードから復帰後、DMA 転送を行うには、再度 DMAST.DMST ビットを 1 にしてください。ソフトウェアスタンバイモード時に発生した要求を、DMAC 起動要求ではなく CPU への割り込み要求として使用する場合は、[14.4.2 割り込み要求先の選択](#)に示すように、割り込み要求先を CPU に切り替えてから WFI 命令を実行してください。

17.8 使用上の注意事項

17.8.1 外部デバイスへの DMA 転送について

外部デバイスへの DMA 転送では、最後のデータライトが開始されてから外部バスアクセスが終了するまで、DMACm.DMSTS.ACT フラグが 0 (DMAC 停止中) になる場合があります。

17.8.2 DMA 転送中のレジスタアクセスについて

DMACm.DMSTS.ACT フラグが 1 (DMAC 動作中)、または DMACm.DMCNT.DTE ビットが 1 (DMA 転送許可) の状態で、同じチャンネルの下記のレジスタに書き込まないでください。

- DMSAR
- DMDAR
- DMCRA
- DMCRB
- DMTMD
- DMINT
- DMAMD
- DMOFR

17.8.3 予約領域への DMA 転送について

予約領域への DMA 転送は禁止です。予約領域へアクセスが発生した場合の転送結果は保証されません。予約領域の詳細は、「[4. アドレス空間](#)」を参照してください。

17.8.4 割り込みコントローラユニットの DMAC イベントリンク設定レジスタ (ICU.DELSRn) の設定

DMAC イベントリンク設定レジスタ (ICU.DELSRn) を設定する前に、DMA 転送許可ビット (DMACm.DMCNT.DTE ビット) が 0 (DMA 転送禁止) であることを確認してください。また、ICU.DELSRn レジスタで設定したイベント番号に対応する DTC 起動許可レジスタ (ICU.IELSRn.DTCE) を 1 にしないでください。ICU.IELSRn.DTCE ビットと ICU.DELSRn レジスタの詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

17.8.5 DMA 起動の保留／再開方法

DMA 起動要求を保留するには、DMAC イベントリンク選択ビット (ICU.DELSRn.DELS[8:0]) を 0 にしてください。DMA 転送を再開するには、[17.3.7 DMAC の起動](#) に示す設定を行った上で、ICU.DELSRn.DELS[8:0] ビットにイベント番号を書き込んでください。

18. データトランスファコントローラ (DTC)

18.1 概要

本 MCU はデータトランスファコントローラ (DTC) を内蔵しています。DTC は、割り込み要求によって起動するとデータ転送を行います。表 18.1 に DTC の仕様を、図 18.1 にブロック図を示します。

表 18.1 DTCの仕様

項目	内容
転送モード	<ul style="list-style-type: none"> ノーマル転送モード 1回の起動で1データを転送 リピート転送モード 1回の起動で1データを転送 リピートサイズ分データを転送すると転送開始時のアドレスに復帰 リピート回数は最大256回設定可能で、最大256 × 32ビット (1024バイト) 転送可能 ブロック転送モード 1回の起動で1ブロックを転送 ブロックサイズは、最大256 × 32ビット = 1024バイト設定可能
転送チャンネル	<ul style="list-style-type: none"> 割り込み要因に対応するチャンネルの転送が可能 (ICUからのDTC起動要求で転送) 1つの起動要因に対して複数データの転送が可能 (チェーン転送) チェーン転送は「カウンタが0のとき実施」または「毎回実施」のいずれかを設定可能
転送空間	<ul style="list-style-type: none"> 4GB (0000 0000h ~ FFFF FFFFhのうち、予約領域を除く領域)
データ転送単位	<ul style="list-style-type: none"> 1データ: 1バイト (8ビット)、1ハーフワード (16ビット)、または1ワード (32ビット) 1ブロックサイズ: 1 ~ 256データ
CPU割り込み要因	<ul style="list-style-type: none"> DTCを起動した割り込みでCPUへの割り込み要求を発生可能 1回のデータ転送後にCPUへの割り込み要求を発生可能 指定したデータ数のデータ転送終了後にCPUへの割り込み要求を発生可能
イベントリンク機能	1回のデータ転送後 (ブロックの場合は1ブロック転送後)、イベントリンク要求を発生
リードスキップ	転送情報の読み出しをスキップ可能
ライトバックスキップ	転送元アドレスまたは転送先アドレスが固定の場合、転送情報のライトバックをスキップ可能
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減




図 18.1 DTC のブロック図

DTC と NVIC (CPU 内) の接続関係については、「14. 割り込みコントローラユニット (ICU)」の 14.1 概要を参照してください。

18.2 レジスタの説明

MRA、MRB、SAR、DAR、CRA、CRBは、すべてDTCの内部レジスタであり、CPUから直接アクセスすることはできません。これらDTC内部レジスタの設定値は、SRAM領域に転送情報として配置されます。起動要求が発生すると、DTCはSRAM領域から転送情報を読み出して、それをDTCの内部レジスタに設定します。データ転送の終了後、内部レジスタの内容は転送情報としてSRAM領域にライトバックされます。

18.2.1 DTC モードレジスタ A (MRA)

アドレス (CPUから直接アクセス不可。18.3.1を参照してください)

b7	b6	b5	b4	b3	b2	b1	b0
MD[1:0]		SZ[1:0]		SM[1:0]		—	—
リセット後の値	x	x	x	x	x	x	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと、不定値が読めます。書く場合、0としてください。	—
b3-b2	SM[1:0]	転送元アドレスアドレッシングモード	b3 b2 0 0: SARレジスタはアドレス固定 (SARレジスタへのライトバックをスキップ) 0 1: SARレジスタはアドレス固定 (SARレジスタへのライトバックをスキップ) 1 0: 転送後SARレジスタをインクリメント SZ[1:0] = 00bのとき+1 SZ[1:0] = 01bのとき+2 SZ[1:0] = 10bのとき+4 1 1: 転送後SARレジスタをデクリメント SZ[1:0] = 00bのとき-1 SZ[1:0] = 01bのとき-2 SZ[1:0] = 10bのとき-4	—
b5-b4	SZ[1:0]	DTCデータ転送サイズ	b5 b4 0 0: バイト (8ビット) 転送 0 1: ハーフワード (16ビット) 転送 1 0: ワード (32ビット) 転送 1 1: 設定禁止	—
b7-b6	MD[1:0]	DTC転送モード選択	b7 b6 0 0: ノーマル転送モード 0 1: リピート転送モード 1 0: ブロック転送モード 1 1: 設定禁止	—

MRAレジスタは、CPUから直接アクセスすることはできません。ただし、CPUはSRAM領域 (転送情報 (n) の開始アドレス + 03h) にアクセス可能なので、DTCによってMRAレジスタから (およびMRAレジスタへ) 自動的にMRA転送情報が転送されます。18.3.1 転送情報の配置とDTCベクタテーブルを参照してください。

18.2.2 DTC モードレジスタ B (MRB)

アドレス (CPUから直接アクセス不可。18.3.1を参照してください)

	b7	b6	b5	b4	b3	b2	b1	b0
	CHNE	CHNS	DISEL	DTS	DM[1:0]	—	—	
リセット後の値	X	X	X	X	X	X	X	X

x: 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと、不定値が読めます。書く場合、0としてください。	—
b3-b2	DM[1:0]	転送先アドレスアドレッシングモード	b3 b2 0 0: DARレジスタはアドレス固定 (DARレジスタへのライトバックをスキップ) 0 1: DARレジスタはアドレス固定 (DARレジスタへのライトバックをスキップ) 1 0: 転送後DARレジスタをインクリメント MRA.SZ[1:0] = 00bのとき+1 MRA.SZ[1:0] = 01bのとき+2 MRA.SZ[1:0] = 10bのとき+4 1 1: 転送後DARレジスタをデクリメント MRA.SZ[1:0] = 00bのとき-1 MRA.SZ[1:0] = 01bのとき-2 MRA.SZ[1:0] = 10bのとき-4	—
b4	DTS	DTC転送モード選択	0: 転送先にリポート領域またはブロック領域を選択 1: 転送元にリポート領域またはブロック領域を選択	—
b5	DISEL	DTC割り込み選択	0: 指定されたデータ転送終了時、CPUへの割り込みが発生 1: DTCデータ転送のたびに、CPUへの割り込みが発生	—
b6	CHNS	DTCチェーン転送選択	0: 連続してチェーン転送を行う 1: 転送カウンタが1→0、または1→CRAHとなったとき、チェーン転送を行う	—
b7	CHNE	DTCチェーン転送許可	0: チェーン転送禁止 1: チェーン転送許可	—

MRBレジスタは、CPUから直接アクセスすることはできません。ただし、CPUはSRAM領域 (転送情報 (n) の開始アドレス + 02h) にアクセス可能なので、DTCによってMRBレジスタから (およびMRBレジスタへ) 自動的にMRB転送情報が転送されます。18.3.1 転送情報の配置とDTCベクタテーブルを参照してください。

DTS ビット (DTC 転送モード選択)

リポート転送モードあるいはブロック転送モードにおいて、転送元または転送先をリポート領域またはブロック領域に設定します。

CHNS ビット (DTC チェーン転送選択)

チェーン転送の条件を選択します。CHNEビットが0のとき、CHNSビットの設定は無視されます。チェーン転送の条件については、表 18.3 チェーン転送の条件を参照してください。

次の転送がチェーン転送の場合、指定した転送回数の終了判定も、起動要因フラグのクリアも行われず、CPUへの割り込み要求は発生しません。

CHNE ビット (DTC チェーン転送許可)

チェーン転送を許可します。チェーン転送条件の選択は、CHNSビットで行います。チェーン転送の詳細については、18.4.6 チェーン転送を参照してください。

18.2.3 DTC 転送元レジスタ (SAR)

アドレス (CPUから直接アクセス不可。18.3.1を参照してください)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

SAR レジスタは、転送元の開始アドレスを設定するレジスタです。CPU から直接アクセスすることはできません。ただし、CPU は SRAM 領域 (転送情報 (n) の開始アドレス + 04h) にアクセス可能なので、DTC によって SAR レジスタから (および SAR レジスタへ) 自動的に SAR 転送情報が転送されます。

18.3.1 転送情報の配置と DTC ベクタテーブルを参照してください。

注 . DTC 転送では、アドレスの不整合は禁止です。MRA.SZ[1:0] = 01b の場合、ビット 0 は 0 でなければいけません。
MRA.SZ[1:0] = 10b の場合、ビット 1 およびビット 0 は 0 でなければいけません。

18.2.4 DTC 転送先レジスタ (DAR)

アドレス (CPUから直接アクセス不可。18.3.1を参照してください)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

DAR レジスタは、転送先の開始アドレスを設定するレジスタです。CPU から直接アクセスすることはできません。ただし、CPU は SRAM 領域 (転送情報 (n) の開始アドレス + 08h) にアクセス可能なので、DTC によって DAR レジスタから (および DAR レジスタへ) 自動的に DAR 転送情報が転送されます。


18.3.1 転送情報の配置と DTC ベクタテーブルを参照してください。

注 . DTC 転送では、アドレスの不整合は禁止です。MRA.SZ[1:0] = 01b の場合、ビット 0 は 0 でなければいけません。
MRA.SZ[1:0] = 10b の場合、ビット 1 およびビット 0 は 0 でなければいけません。


18.2.5 DTC 転送カウンタレジスタ A (CRA)

アドレス (CPUから直接アクセス不可。18.3.1を参照してください)

- ノーマル転送モード



- リピート転送モード/ブロック転送モード



x: 不定

シンボル	レジスタ名	機能	R/W
CRAL	転送カウンタ A 下位レジスタ	転送回数を設定	—
CRAH	転送カウンタ A 上位レジスタ		—

注. 転送モードによって機能が異なります。

注. リピート転送モードとブロック転送モードでは、CRAH および CRAL レジスタには同じ値を設定してください。

CRA レジスタは、CPU から直接アクセスすることはできません。ただし、CPU は SRAM 領域 (転送情報 (n) の開始アドレス + 0eh) にアクセス可能なので、DTC によって CRA レジスタから (および CRA レジスタへ) 自動的に CRA 転送情報が転送されます。18.3.1 転送情報の配置と DTC ベクタテーブルを参照してください。

(1) ノーマル転送モードの場合 (MRA.MD[1:0] = 00b)

ノーマル転送モードでは、CRA レジスタは 16 ビットの転送カウンタとして機能します。転送回数は、設定値が 0001h のときは 1 回、FFFFh のときは 65535 回、0000h のときは 65536 回となります。CRA レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。

(2) リピート転送モードの場合 (MRA.MD[1:0] = 01b)


リピート転送モードでは、CRAH レジスタは転送回数を保持し、CRAL レジスタは 8 ビットの転送カウンタとして機能します。転送回数は、設定値が 01h のときは 1 回、FFh のときは 255 回、00h のときは 256 回となります。CRAL レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。00h に達すると、CRAH レジスタの値が CRAL レジスタへ転送されます。

(3) ブロック転送モードの場合 (MRA.MD[1:0] = 10b)

ブロック転送モードでは、CRAH レジスタは転送回数を保持し、CRAL レジスタは 8 ビットのブロックサイズカウンタとして機能します。転送回数は、設定値が 01h のときは 1 回、FFh のときは 255 回、00h のときは 256 回となります。CRAL レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。00h に達すると、CRAH レジスタの値が CRAL レジスタへ転送されます。

18.2.6 DTC 転送カウントレジスタ B (CRB)

アドレス (CPUから直接アクセス不可。18.3.1を参照してください)




CRB レジスタは、ブロック転送モードのブロック転送回数を指定するレジスタです。転送回数は、設定値が 0001h のときは 1 回、FFFFh のときは 65535 回、0000h のときは 65536 回となります。CRB レジスタの値は、1 ブロックサイズの最終データ転送時にデクリメント (-1) されます。ノーマル転送モードまたはリピート転送モードを選択した場合、CRB レジスタは使用されず、設定値は無視されます。

CRB レジスタは、CPU から直接アクセスすることはできません。ただし、CPU は SRAM 領域 (転送情報 (n) の開始アドレス + 0Ch) にアクセス可能なので、DTC によって CRB レジスタから (および CRB レジスタへ) 自動的に CRB 転送情報が転送されます。18.3.1 転送情報の配置と DTC ベクタテーブルを参照してください。

18.2.7 DTC コントロールレジスタ (DTCCR)

アドレス DTC.DTCCR 4000 5400h



ビット	シンボル	ビット名	機能	R/W
b2-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b3	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b4	RRS	DTC 転送情報リードスキップ許可	0: 転送情報のリードスキップを行わない 1: ベクタ番号が一致したとき、転送情報のリードスキップを行う	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


RRS ビット (DTC 転送情報リードスキップ許可)

ベクタ番号が一致したとき、転送情報のリードスキップを許可します。DTC ベクタ番号は、前回起動時のベクタ番号と比較されます。ベクタ番号が一致し、かつ RRS ビットが 1 になっていると、転送情報の読み出しを行わずに DTC のデータ転送が行われます。ただし、前回の転送がチェーン転送のときは、RRS ビットの値にかかわらず転送情報の読み出しが行われます。

前回の転送がノーマル転送で転送カウンタ (CRA レジスタ) が 0 になっている場合と、ブロック転送で転送カウンタ (CRB レジスタ) が 0 になっている場合も、RRS ビットの値にかかわらず転送情報の読み出しが行われます。

18.2.8 DTC ベクタベースレジスタ (DTCVBR)

アドレス DTC.DTCVBR 4000 5404h




ビット	ビット名	機能	R/W
b31-b0	DTCベクタベースアドレス	DTCベクタベースアドレスを設定します。下位10ビットは0にしてください。	R/W

DTCVBR レジスタは、DTC ベクタテーブルのアドレス計算に用いられるベースアドレスを設定するレジスタです。0000 0000h ~ FFFF FFFFh (4G バイト) の範囲内で 1K バイト単位の設定が可能です。

18.2.9 DTC モジュール起動レジスタ (DTCST)

アドレス DTC.DTCST 4000 540Ch



ビット	シンボル	ビット名	機能	R/W
b0	DTCST	DTCモジュール起動	0 : DTCモジュール停止 1 : DTCモジュール動作	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DTCST ビット (DTC モジュール起動)

DTC が転送要求を受け付けられるようにするには、DTCST ビットを 1 にしてください。DTCST ビットを 0 にすると、新たな転送要求を受け付けません。データ転送中に 0 に書き換えた場合、受け付け済みの転送要求は処理が終了するまで有効です。


下記の状態またはモードへ遷移する際は、事前に DTCST ビットを 0 にする必要があります :

- モジュールストップ状態
- スヌーズモードへの遷移を伴わないソフトウェアスタンバイモード
- ディープソフトウェアスタンバイモード

これらの遷移については、18.10 モジュールストップ機能と「11. 低消費電力モード」を参照してください。

18.2.10 DTC ステータスレジスタ (DTCSTS)

アドレス DTC.DTCSTS 4000 540Eh



ビット	シンボル	ビット名	機能	R/W
b7-b0	VECN[7:0]	DTCアクティブベクタ番号 モニタ	DTC転送動作中にその起動要因をベクタ番号で示します。 この値は、DTC転送動作中（ACTフラグが1）の場合にのみ有効 です。	R
b14-b8	—	予約ビット	読むと0が読めます。書き込みは無効です。	R
b15	ACT	DTCアクティブフラグ	0 : DTC転送動作なし 1 : DTC転送動作中	R

VECN[7:0] ビット (DTC アクティブベクタ番号モニタ)

DTC 転送動作中に、その転送の起動要因をベクタ番号で示します。ACT フラグが 1 (DTC 転送動作中) であれば、読み出された VECN[7:0] の値は有効であり、ACT フラグが 0 (DTC 転送動作なし) であれば、読み出された VECN[7:0] の値は無効です。

ACT フラグ (DTC アクティブフラグ)

DTC の転送動作状態を示します。

[1 になる条件]

- 転送要求によって DTC が起動したとき

[0 になる条件]

- 転送要求に対する DTC の転送が完了したとき

18.3 起動要因

DTC は割り込み要求によって起動します。ICU.IELSRn.DTCE ビットを 1 にすると、対応する割り込みによって DTC が起動します。ICU.IELSRn に設定されたセクタ出力番号 n ($n=0 \sim 95$) は、割り込みベクタ番号として定義されます。許可された割り込みに対して、各割り込みベクタ番号 n に対応した特定の DTC 割り込み要因が、ICU.IELSRn.IELS[8:0] ($n=0 \sim 95$) で選択されます (「14. 割り込みコントローラユニット (ICU)」の表 14.4 イベントテーブルを参照)。ソフトウェアによる起動については、19.2.2 イベントリンクソフトウェアイベント発生レジスタ n (ELSEGRn) ($n=0, 1$) を参照してください。

割り込みベクタ番号は DTC ベクタテーブル番号と同等です。DTC が起動要求を受け付けると、その要求に対する転送が終了するまで、新たな起動要求は優先順位にかかわらず受け付けません。DMAC または DTC 転送中に複数の起動要求が発生した場合、転送の終了時点で最も優先順位の高い要求が受け付けられます。DTC モジュール起動ビット (DTCST.DTCST) が 0 の状態で、複数の起動要求が発生した場合、DTC は、その後 DTCST.DTCST が 1 になったときに最も優先順位の高い要求を受け付けます。割り込みベクタ番号が小さいほど優先順位は高くなります。

1 回のデータ転送開始時 (チェーン転送の場合、連続した最後の転送時)、DTC は以下のように動作します。

- 指定した回数のデータ転送が終了すると、ICU.IELSRn.DTCE ビットが 0 になり、CPU に対して割り込み要求が送信される
- MRB.DISEL ビットが 1 の場合、データ転送完了時に CPU に対して割り込み要求が送信される
- 上記のいずれでもない場合、起動要因となった ICU.IELSRn.IR ビットはデータ転送開始時に 0 になる

18.3.1 転送情報の配置と DTC ベクタテーブル

DTC は、起動要因ごとにベクタテーブルから転送情報の開始アドレスを読み出して、このアドレスから始まる転送情報を読み出します。

ベクタテーブルのベースアドレス (開始アドレス) は、下位 10 ビットが 0 になるように配置する必要があります。DTC ベクタベースレジスタ (DTCVBR) を用いて、DTC ベクタテーブルのベースアドレスを設定してください。転送情報は SRAM 領域に配置します。SRAM 領域では、ベクタ番号 n を持つ転送情報 n の開始アドレスは、ベクタテーブルのベースアドレス $+4n$ 番地でなければいけません。

DTC ベクタテーブルと転送情報の対応を図 18.2 に示します。SRAM 領域上の転送情報の配置を図 18.3 に示します。




図 18.2 DTC ベクタテーブルと転送情報の対応関係




図 18.3 SRAM 領域上の転送情報の配置

18.4 動作説明

DTC は、転送情報に従ってデータを転送します。DTC を動作させるには、あらかじめ転送情報を SRAM 領域に格納しておく必要があります。DTC が起動すると、DTC はベクタ番号に対応する DTC ベクタを読み出します。次に DTC は、DTC ベクタが示す転送情報格納アドレスから転送情報を読み出して、データ転送を行います。データ転送後に、DTC は転送情報のライトバックを行います。転送情報を SRAM 領域に格納することで、任意のチャンネル数のデータ転送が可能になります。

転送モードには、下記の種類があります。

- ノーマル転送モード
- リピート転送モード
- ブロック転送モード

DTC は転送元アドレスを SAR レジスタ、転送先アドレスを DAR レジスタで指定します。これらのレジスタ値は、データの転送後、それぞれ個別にインクリメント、デクリメント、あるいはアドレス固定されます。

DTC の転送モードを表 18.2 に示します。

表 18.2 DTC の転送モード

転送モード	1回の転送要求で転送可能なデータサイズ	メモリアドレスの増減	指定可能な転送回数
ノーマル転送モード	1バイト (8ビット) / 1ハーフワード (16ビット) / 1ワード (32ビット)	1、2、4ずつインクリメントまたはデクリメント、あるいはアドレス固定	1～65536回
リピート転送モード (注1)	1バイト (8ビット) / 1ハーフワード (16ビット) / 1ワード (32ビット)	1、2、4ずつインクリメントまたはデクリメント、あるいはアドレス固定	1～256回 (注3)
ブロック転送モード (注2)	CRAH レジスタで指定したブロックサイズ (1～256バイト / 1～256ハーフワード (2～512バイト) / 1～256ワード (4～1024バイト))	1、2、4ずつインクリメントまたはデクリメント、あるいはアドレス固定	1～65536回

- 注 1. 転送元または転送先のいずれかをリピート領域に設定します。
 注 2. 転送元または転送先のいずれかをブロック領域に設定します。
 注 3. 指定回数の転送終了後は、初期状態を回復し動作を再開します。

MRB.CHNE ビットを 1 にすると、1 つの起動要因で複数転送またはチェーン転送が可能です。指定されたデータ転送終了時にチェーン転送を行う設定も可能です。

DTC 動作フローを図 18.4 に示します。チェーン転送の条件を表 18.3 に示します。この表では、2 番目以降の転送に対する制御情報の組み合わせは省略されています。




図 18.4 DTC の動作フローチャート

表 18.3 チェーン転送の条件

第1転送				第2転送 (注3)				DTC 転送
CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1) (注2)	CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1) (注2)	
0	—	0	(1→0) 以外	—	—	—	—	第1転送で終了
0	—	0	(1→0)	—	—	—	—	第1転送で終了しCPUへ 割り込み要求
0	—	1	—	—	—	—	—	
1	0	—	—	0	—	0	(1→0) 以外	第2転送で終了
				0	—	0	(1→0)	第2転送で終了しCPUへ 割り込み要求
				0	—	1	—	
1	1	0	(1→*) 以外	—	—	—	—	第1転送で終了
1	1	—	(1→*)	0	—	0	(1→0) 以外	第2転送で終了
				0	—	0	(1→0)	第2転送で終了しCPUへ 割り込み要求
				0	—	1	—	
1	1	1	(1→*) 以外	—	—	—	—	第1転送で終了しCPUへ 割り込み要求

注 1. 使用する転送カウンタは、以下のように、各転送モードで異なります。

ノーマル転送モード：CRA レジスタ

リピート転送モード：CRAL レジスタ

ブロック転送モード：CRB レジスタ

注 2. 転送終了時のカウンタ動作は以下のとおりです。

ノーマル転送モード、ブロック転送モードでは (1→0)

リピート転送モードでは (1→CRAH)

表中の (1→*) は、モードに応じて、これら両方の動作を表します。

注 3. 2 番目以降の転送に対してチェーン転送の選択が可能です。第 2 転送と CHNE ビットが 1 の組み合わせに対する条件は省略されています。

18.4.1 転送情報のリードスキップ機能

DTCCR.RRS ビットを設定することにより、ベクタアドレスと転送情報の読み出しをスキップできます。DTC 起動要求時に、今回の DTC ベクタ番号と前回起動時の DTC ベクタ番号が比較されます。ベクタ番号が一致し、かつ DTCCR.RRS ビットが 1 になっているときは、ベクタアドレスと転送情報の読み出しを行わずに DTC のデータ転送が行われます。ただし、前回の転送がチェーン転送の場合は、ベクタアドレスと転送情報が読み出されます。また、前回の転送がノーマル転送で、転送カウンタ (CRA レジスタ) が 0 になっている場合、またはブロック転送で転送カウンタ (CRB レジスタ) が 0 になっている場合も、DTCCR.RRS ビットにかかわらず転送情報が読み出されます。転送情報のリードスキップの動作例を [図 18.12](#) に示します。

DTC ベクタテーブルと転送情報を更新する場合は、DTCCR.RRS ビットを 0 にして、DTC ベクタテーブルと転送情報を更新した後、DTCCR.RRS ビットを 1 に戻してください。DTCCR.RRS ビットをいったん 0 にすることによって、格納されていたベクタ番号が破棄されます。次の起動時には、更新された DTC ベクタテーブルと転送情報が読み出されます。

18.4.2 転送情報のライトバックスkip機能

MRA.SM[1:0] ビットまたは MRB.DM[1:0] ビットをアドレス固定に設定すると、転送情報の一部はライトバックされません。転送情報のライトバックスkip条件と対応するレジスタを表 18.4 に示します。CRA レジスタと CRB レジスタはライトバックされますが、MRA レジスタと MRB レジスタのライトバックはスキップされます。

表 18.4 転送情報のライトバックスkip条件と適用されるレジスタ

MRA.SM[1:0]ビット		MRB.DM[1:0]ビット		SARレジスタ	DARレジスタ
b3	b2	b3	b2		
0	0	0	0	スキップ	スキップ
0	0	0	1		
0	1	0	0		
0	1	0	1		
0	0	1	0	スキップ	ライトバック
0	0	1	1		
0	1	1	0		
0	1	1	1		
1	0	0	0	ライトバック	スキップ
1	0	0	1		
1	1	0	0		
1	1	0	1		
1	0	1	0	ライトバック	ライトバック
1	0	1	1		
1	1	1	0		
1	1	1	1		

18.4.3 ノーマル転送モード

ノーマル転送モードでは、1つの起動要因で、1バイト（8ビット）、1ハーフワード（16ビット）、または1ワード（32ビット）のデータ転送が可能です。転送回数は1～65536回まで設定できます。転送元アドレスと転送先アドレスは、それぞれ個別に、インクリメント、デクリメント、または固定に設定できます。指定回数の転送が終了すると、CPUへの割り込み要求を発生させることができます。

ノーマル転送モードのレジスタ機能を表18.5に、ノーマル転送モードのメモリマップを図18.5に示します。

表 18.5 ノーマル転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値
SAR	転送元アドレス	インクリメント/デクリメント/固定 (注1)
DAR	転送先アドレス	インクリメント/デクリメント/固定 (注1)
CRA	転送カウンタA	CRA - 1
CRB	転送カウンタB	更新なし

注1. アドレス固定のとき、ライトバックはスキップされます。




図 18.5 ノーマル転送モードのメモリマップ (MRA.SM[1:0] = 10b, MRB.DM[1:0] = 10b, CRA = 0006h)

18.4.4 リピート転送モード

リピート転送モードでは、1つの起動要因で、1バイト（8ビット）、1ハーフワード（16ビット）、または1ワード（32ビット）のデータ転送が可能です。MRB.DTSビットで、転送元、転送先のいずれか一方をリピート領域に指定します。転送回数は1～256回まで設定できます。指定回数の転送が終了すると、リピート領域に設定された方のアドレスレジスタは初期値に戻り、転送カウンタも初期値に戻ります。そして転送が繰り返されます。他方のアドレスレジスタは、連続してインクリメントまたはデクリメントされるか、あるいはアドレス固定になります。

リピート転送モードでは、転送カウンタ（CRALレジスタ）が00hになると、CRALレジスタの値はCRAHレジスタで設定した値に更新されます。このため、転送カウンタが00hにならないので、MRB.DISELビットが0になっていると、CPUへの割り込み要求は禁止されます。指定されたデータ転送が終了したとき、CPUへの割り込みが発生します。

リピート転送モードのレジスタ機能を表18.6に、リピート転送モードのメモリマップを図18.6に示します。

表 18.6 リピート転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値	
		CRALが1以外のとき	CRALが1のとき
SAR	転送元アドレス	インクリメント/デクリメント/固定 (注1)	<ul style="list-style-type: none"> MRB.DTSビット=0のとき インクリメント、デクリメントまたは固定 (注1) MRB.DTSビット=1のとき SARレジスタの初期値
DAR	転送先アドレス	インクリメント/デクリメント/固定 (注1)	<ul style="list-style-type: none"> MRB.DTSビット=0のとき DARレジスタの初期値 MRB.DTSビット=1のとき インクリメント、デクリメントまたは固定 (注1)
CRAH	転送カウンタ保持	CRAH	CRAH
CRAL	転送カウンタA	CRAL - 1	CRAH
CRB	転送カウンタB	更新なし	更新なし

注1. アドレス固定のとき、ライトバックはスキップされます。




図 18.6 リピート転送モードのメモリマップ (転送元をリピート領域に設定した場合) (MRA.SM[1:0] = 10b, MRB.DM[1:0] = 10b, CRAH = 04h)

18.4.5 ブロック転送モード

ブロック転送モードでは、1つの起動要因で1ブロックのデータ転送が可能です。MRB.DTSビットで、転送元と転送先のいずれかをブロック領域に指定する必要があります。ブロックサイズは、1～256バイト、1～256ハーフワード(2～512バイト)、または1～256ワード(4～1024バイト)に設定できます。指定された1ブロックの転送が終了すると、ブロックサイズカウンタ(CRALレジスタ)と、ブロック領域に指定したアドレスレジスタ(MRB.DTSビットが1のときSARレジスタ、DTSビットが0のときDARレジスタ)は初期値に戻ります。他方のアドレスレジスタは、連続してインクリメントまたはデクリメントされるか、あるいはアドレス固定になります。

転送回数(ブロック数)は、1～65536まで指定可能です。指定回数ブロック転送が終了すると、CPUへの割り込み要求を発生させることができます。

ブロック転送モードのレジスタ機能を表18.7に、ブロック転送モードのメモリマップを図18.7に示します。

表 18.7 ブロック転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値
SAR	転送元アドレス	<ul style="list-style-type: none"> MRB.DTSビット=0のとき インクリメント/デクリメント/固定(注1) MRB.DTSビット=1のとき SARレジスタの初期値
DAR	転送先アドレス	<ul style="list-style-type: none"> MRB.DTSビット=0のとき DARレジスタの初期値 MRB.DTSビット=1のとき インクリメント/デクリメント/固定(注1)
CRAH	ブロックサイズ保持	CRAH
CRAL	ブロックサイズカウンタ	CRAH
CRB	ブロック転送回数カウンタ	CRB - 1

注1. アドレス固定のとき、ライトバックはスキップされます。




図 18.7 ブロック転送モードのメモリマップ

18.4.6 チェーン転送

MRB.CHNE ビットを1にすると、1つの起動要因で複数のデータ転送を連続して行うチェーン転送が可能になります。MRB.CHNE ビットを1にして、MRB.CHNS ビットを0にした場合は、指定した転送回数の終了によるCPUへの割り込み要求も、MRB.DISEL ビット=1によるCPUへの割り込み要求も発生しません。割り込み要求は、DTCデータ転送のたびにCPUに送信されます。データ転送が、起動要因のICU.IELSRn.IR ビットに影響を与えることはありません。

データ転送を定義するためのSAR、DAR、CRA、CRB、MRA、およびMRBレジスタは、それぞれ個別に設定可能です。図18.8にチェーン転送の動作を示します。




図 18.8 チェーン転送の動作

MRB.CHNE ビットと MRB.CHNS ビットを1にした場合、指定されたデータ転送終了時にのみチェーン転送を行います。リピート転送モードでも、指定されたデータ転送の終了時にチェーン転送が実行されます。チェーン転送の条件については、表 18.3 チェーン転送の条件を参照してください。

18.4.7 動作タイミング

図 18.9 ~ 図 18.12 に示すタイミング図は、最小実行サイクル数を示しています。




図 18.9 DTC 動作タイミング例 1 (ノーマル転送モード、リピート転送モードの場合)




図 18.10 DTC 動作タイミング例 2 (ブロック転送モードでブロックサイズ=4の場合)




図 18.11 DTC 動作タイミング例 3 (チェーン転送の場合)




図 18.12 転送情報リードスキップ時の動作例 (ベクタ、転送情報、転送先データが SRAM にあり、転送元データが周辺モジュールにある場合)

18.4.8 DTCの実行サイクル

DTCの1回のデータ転送の実行サイクルを表18.8に示します。

各実行状態の順序については、18.4.7 動作タイミングを参照してください。

表 18.8 DTCの実行サイクル

転送モード	ベクタ読み出し		転送情報読み出し		転送情報書き込み			データ転送		内部動作
								読み出し	書き込み	
ノーマル	$Cv + Cs1 + 1$	0 (注1)	$4 \times (Ci + Cs1) + 1$	0 (注1)	$3 \times (Ci + Cs1) + 1$ (注2)	$2 \times (Ci + Cs1) + 1$ (注3)	$(Ci + Cs1)$ (注4)	$Cr + Cs2 + 1$	$Cw + Cs2 + 1$	2 0 (注1)
リピート								$Cr + Cs2 + 1$	$Cw + Cs2 + 1$	
ブロック (注5)								$P \times (Cr + Cs2)$	$P \times (Cw + Cs2)$	

注1. 転送情報がリードスキップされる場合

注2. SARレジスタとDARレジスタがともにアドレス固定でない場合

注3. SARレジスタとDARレジスタのいずれかがアドレス固定の場合

注4. SARレジスタとDARレジスタがともにアドレス固定の場合

注5. ブロックサイズが2以上の場合。ブロックサイズが1の場合は、ノーマル転送のサイクル数となります。

P: ブロックサイズ (CRAHおよびCRALレジスタの初期設定値)

Cv: ベクタ転送情報格納先へのアクセスサイクル

Ci: 転送情報格納先アドレスへのアクセスサイクル

Cr: データリード先へのアクセスサイクル

Cw: データライト先へのアクセスサイクル

Cs1: SRAMHSへのアクセス時: 2サイクル

上記以外へのアクセス時: 0サイクル

スレーブバスがリード/ライトデータ転送によって変化する場合、さらに1サイクルを追加

Cs2: システムコントロールに関連するSRAMHSおよび周辺モジュールへのアクセス時: 2サイクル

上記以外へのアクセス時: 0サイクル

スレーブバスがリード/ライトデータ転送によって変化する場合、さらに1サイクルを追加

ベクタ読み出し、転送情報読み出し、データ転送読み出しの各列の単位はシステムクロック (ICLK) +1、内部動作の列の単位は、システムクロック (ICLK) +2です。

Cv、Ci、Cr、Cwは対応するアクセス先で異なります。

それぞれのアクセス先に対するサイクル数については、「51. SRAM」、「53. フラッシュメモリ」および15.2.3 外部バスを参照してください。

システムクロックと周辺クロックの周波数比も考慮されています。

DTCの応答時間は、DTCの起動要因が検出されてからDTC転送が始まるまでの時間です。

この表には、DTCの起動要因がアクティブになってからDTCデータ転送が始まるまでの時間は含まれていません。

18.4.9 DTCのバス権解放タイミング

DTCは、転送情報の読み出し中はバス権を解放しません。転送情報の読み出しや書き込みが実施される前に、バスマスタ調停部によって決定された優先順位に従ってバス調停が行われます。バス調停については、「15. バス」を参照してください。

18.5 DTC の設定手順

DTC を使用する前に、DTC ベクタベースレジスタ (DTCVBR) を設定してください。図 18.13 に、DTC の設定手順を示します。




図 18.13 DTC の設定手順

18.6 DTC の使用例

18.6.1 ノーマル転送

ここでは、SCI から 128 バイトのデータ受信を行う場合の DTC の使用例と応用例を示します。

(1) 転送情報の設定

MRA レジスタに、転送元アドレス固定 (MRA.SM[1:0]=00b)、ノーマル転送モード (MRA.MD[1:0]=00b)、およびバイト転送 (MRA.SZ[1:0]=00b) を設定します。MRB レジスタには、転送先アドレスインクリメント (MRB.DM[1:0]=10b) と、1 回の割り込みで 1 回のデータ転送 (MRB.CHNE=0、MRB.DISEL=0) を設定します。MRB.DTS ビットは、任意の値を設定できます。SAR レジスタには SCI の RDR レジスタのアドレス、DAR レジスタにはデータを格納する SRAM 領域の開始アドレス、CRA レジスタには 128 回 (0080h) を設定します。CRB レジスタは任意の値を設定できます。

(2) DTC ベクタテーブルの設定

RXI 割り込み用の転送情報の開始アドレスを、DTC のベクタテーブルに設定します。

(3) ICU の設定と DTC モジュールの起動

ICU.IELSRn.DTCE ビットを 1 にします。また、SCI 割り込みとして ICU.IELSRn.IELS[8:0] ビットを設定します。この割り込みは NVIC で許可に設定する必要があります。DTCST.DTCST ビットを 1 にします。

(4) SCI の設定

SCI の SCR.RIE ビットを 1 にして RXI 割り込みを許可します。なお、SCI の受信動作中に受信エラーが発生すると、受信が停止します。これに対処するため、CPU が受信エラー割り込みを受け付けられるように設定してください。

(5) DTC 転送

SCI が 1 バイトのデータ受信を完了するごとに RXI 割り込みが発生し、DTC が起動します。DTC によって、受信データが SCI の RDR レジスタから SRAM へ転送され、DAR レジスタのインクリメント、CRA レジスタのデクリメントが行われます。

(6) 割り込み処理

128 回のデータ転送が終了して CRA レジスタが 0 になると、CPU に対する RXI 割り込み要求が発生します。割り込み処理ルーチンで終了処理を行ってください。

18.6.2 チェーン転送

ここでは、DTCのチェーン転送の例として、汎用PWMタイマ (GPT) によってパルスを出力する場合を示します。チェーン転送を利用して、PWMタイマのコンペア値を転送し、GPT用PWMタイマの周期を変更することが可能です。

チェーン転送の最初の転送には、GPT32m.GTCCRCレジスタ ($m = \text{EH0} \sim \text{EH3}, \text{E4} \sim \text{E7}, 8 \sim 13$) への転送用にノーマル転送モードを指定します。チェーン転送の2番目の転送には、GPT32m.GTCCREレジスタへの転送用にノーマル転送モードを指定します。チェーン転送の3番目の転送には、GPT32m.GTPBRレジスタへの転送用にノーマル転送モードを指定します。これは、起動要因のクリアや指定回数の転送終了時の割り込み発生が、チェーン転送の3番目の転送、すなわちMRB.CHNE = 0のときの転送にのみ行われるからです。

以下の例では、DTCの起動要因として、GPT32EH0.GTPRレジスタによるカウンタオーバーフロー割り込みの使用方法を説明します。

(1) 第1転送情報の設定

GPT32EH0.GTCCRCレジスタへの転送を設定します。

1. MRAレジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
2. ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
3. MRBレジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、チェーン転送 (MRB.CHNE = 1、MRB.CHNS = 0) を設定します。
4. SARレジスタにデータテーブルの先頭アドレスを設定します。
5. DARレジスタにGPT32EH0.GTCCRCレジスタのアドレスを設定します。
6. CRAHおよびCRALレジスタにデータテーブルのサイズを設定します。CRBレジスタは任意の値を設定できます。

(2) 第2転送情報の設定

GPT32EH0.GTCCREレジスタへの転送を設定します。

1. MRAレジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
2. ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
3. MRBレジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、チェーン転送 (MRB.CHNE = 1、MRB.CHNS = 0) を設定します。
4. SARレジスタにデータテーブルの先頭アドレスを設定します。
5. DARレジスタにGPT32EH0.GTCCREレジスタのアドレスを設定します。
6. CRAHおよびCRALレジスタにデータテーブルのサイズを設定します。CRBレジスタは任意の値を設定できます。

(3) 第3転送情報の設定

GPT32EH0.GTPBRレジスタへの転送を設定します。

1. MRAレジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
2. ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
3. MRBレジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、1回の割り込みで1回のデータ転送 (MRB.CHNE = 0、MRB.DISEL = 0) を設定します。MRB.DTSビットは、任意の値を設定できます。
4. SARレジスタにデータテーブルの先頭アドレスを設定します。
5. DARレジスタにGPT32EH0.GTPBRレジスタのアドレスを設定します。
6. CRAレジスタにデータテーブルのサイズを設定します。CRBレジスタは任意の値を設定できます。

(4) 転送情報の配置

GPT32EH0.GTPBR レジスタへのデータ転送で使用する転送情報は、GPT32EH0.GTCCRC レジスタと GPT32EH0.GTCCRE レジスタで使用する転送制御情報のすぐ後に配置します。

(5) DTC ベクタテーブルの設定

DTC ベクタテーブルで、GPT32EH0.GTCCRC レジスタと GPT32EH0.GTCCRE レジスタへの転送で使用する転送制御情報の開始アドレスを設定します。

(6) ICU の設定と DTC モジュールの起動

1. GPT32EH0 カウンタオーバーフロー割り込みに対応する ICU.IELSRn.DTCE ビットを設定します。
2. ICU.IELSRn.IELS[8:0] ビットを 182 (B6h) にして、GPT32EH0 カウンタオーバーフローを指定します。
3. DTCST.DTCST ビットを 1 にします。

(7) GPT の設定

1. GTCCRA および GTCCRB レジスタがアウトプットコンペアレジスタとして動作できるように、GPT32EH0.GTIOR レジスタを設定します。
2. GPT32EH0.GTCCRA レジスタと GPT32EH0.GTCCRB レジスタには、デフォルトの PWM タイマコンペア値を設定し、GPT32EH0.GTCCRC レジスタと GPT32EH0.GTCCRE レジスタには、次の PWM タイマコンペア値を設定します。
3. GPT32EH0.GTPR レジスタには、デフォルトの PWM タイマ周期を設定し、GPT32EH0.GTPBR レジスタには、次の PWM タイマ周期を設定します。
4. PmnPFS.PDR の出力ビットを 1 にして、PmnPFS.PSEL[4:0] の周辺選択ビットを 00011b にします。

(8) GPT の起動

GPT32EH0.GTSTR.CSTRT ビットを 1 にして、GPT32EH0.GTCNT カウンタのカウント動作を開始します。

(9) DTC 転送

GPT32EH0.GTPR レジスタで GPT32EH0 カウンタオーバーフローが発生するたびに、次の PWM タイマコンペア値が GPT32EH0.GTCCRC レジスタと GPT32EH0.GTCCRE レジスタへ転送されます。また、次の PWM タイマ周期の設定値が GPT32EH0.GTPBR レジスタへ転送されます。

(10) 割り込み処理

指定した回数の転送終了後 (たとえば、GPT 転送用 CRA レジスタの値が 0 になると)、CPU に対して GPT カウンタオーバーフロー割り込みが要求されます。割り込み処理ルーチンで終了処理を行ってください。

18.6.3 カウンタ = 0 のときのチェーン転送

第2転送は第1データ転送の転送カウンタが0になったときにだけ実行されます。第1データ転送情報は第2転送が実行されるたびに繰り返し変更されます。チェーン転送によって、256回以上のリピータ転送が可能になります。

以下に、128K バイトの入力バッファを構成する例を示します。入力バッファは下位アドレスが0000h から始まるように設定されています。カウンタ=0のときのチェーン転送を図18.14に示します。

- 第1データ転送のデータ入力用にノーマル転送モードを設定します。以下のように設定してください。
 - 転送元アドレス = 固定
 - CRAレジスタ = 0000h (65536回)
 - MRB.CHNEビット = 1 (チェーン転送許可)
 - MRB.CHNSビット = 1 (転送カウンタが0の場合のみチェーン転送を行う)
 - MRB.DISELビット = 0 (指定されたデータ転送の終了時、CPUへの割り込み要求が発生)
- 第1データ転送の転送先アドレスの65536回ごとに、開始アドレスの上位8ビットアドレスを別の領域(フラッシュなど)に用意してください。たとえば、入力バッファを20 0000h ~ 21 FFFFhにする場合は、21hと20hを用意します。
- 第2データ転送は以下のように設定してください。
 - 第1データ転送の転送先アドレスをリセットするため、リピータ転送モード(転送元をリピータ領域)に設定
 - 転送先として、第1転送情報領域のDARレジスタの上位8ビットを指定
 - MRB.CHNEビット = 0 (チェーン転送禁止)
 - MRB.DISELビット = 0 (指定されたデータ転送の終了時、CPUへの割り込み要求が発生)
 - 入力バッファを20 0000h ~ 21 FFFFhにした場合は、転送カウンタ = 2
- 1回の割り込みで、第1データ転送が65536回実行されます。第1データ転送の転送カウンタが0になると、第2データ転送がスタートします。第1データ転送の転送先アドレスの上位8ビットを21hにしてください。転送先アドレスの下位16ビットと、第1データ転送の転送カウンタは0000hになります。
- 引き続き1回の割り込みで、第1データ転送用に指定された65536回だけ、第1データ転送が実行されます。第1データ転送の転送カウンタが0になると、第2データ転送がスタートします。第1データ転送の転送先アドレスの上位8ビットを20hにしてください。転送先アドレスの下位16ビットと、第1データ転送の転送カウンタは0000hになります。
- 手順4と5が無限に繰り返されます。第2データ転送はリピータ転送モードのため、CPUへの割り込み要求は発生しません。




図 18.14 カウンタ = 0 のときのチェーン転送

18.7 割り込み要因

DTC が指定された回数のデータ転送を終了したとき、または MRB.DISEL ビットが 1 の状態でデータ転送が完了したとき、DTC の起動要因によって CPU に対する割り込みが発生します。CPU に対する割り込みは、NVIC および ICU.IELSRn.IELS[8:0] ビットの設定に従って制御されます。「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

DTC が決定する起動要因の優先順位は、割り込みベクタ番号が小さいほど高くなります。CPU への割り込みの優先順位は、NVIC の優先順位で決定されます。

18.8 イベントリンク

1 転送要求分の転送完了時に、DTC はイベントリンク要求を出力することが可能です。転送先が外部バスの場合は、実際の転送先への書き込みではなく、ライトバッファへの書き込みが完了した時点で、イベントリンク要求が発行されます。

18.9 スヌーズ制御インタフェース

DTC によってスヌーズモードからソフトウェアスタンバイモードへ復帰させるには、SYSTEM.SNZEDCR.DTCZRED または SYSTEM.SNZEDCR.DTCNZRED を 1 にしてください。[11.8.3 ソフトウェアスタンバイモードへの復帰](#)を参照してください。

SYSTEM.SNZEDCR.DTCZRED は、最後の DTC 送信完了 (CRA と CRB が 0 であるときに検出) 時に、スヌーズ終了要求を許可または禁止にします。

SYSTEM.SNZEDCR.DTCNZRED は、最後以外の DTC 送信完了 (CRA と CRB が 0 以外であるときに検出) 時に、スヌーズ終了要求を許可または禁止にします。

18.10 モジュールストップ機能

モジュールストップ機能、スヌーズモードへの遷移を伴わないソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモードへ遷移する際は、事前に DTCST.DTCST ビットを 0 にした後、本項に示す動作を実行してください。LPW.SNZCR.SNZDTCEN を 1 にすると、DTC はスヌーズモードでも利用可能です。「[11. 低消費電力モード](#)」を参照してください。

(1) モジュールストップ機能

MSTPCRA.MSTPA22 ビットに 1 を書くことによって、DTC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA22 ビットに 1 を書いたときに DTC 転送が動作中の場合、DTC 転送終了後にモジュールストップ状態へ遷移します。MSTPCRA.MSTPA22 ビットが 1 のときは、DTC のレジスタにアクセスしないでください。

MSTPCRA.MSTPA22 ビットに 0 を書くことで、DTC のモジュールストップ状態が解除されます。

(2) ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード

[11.7.1 ソフトウェアスタンバイモードへの遷移](#)または [11.9.1 ディープソフトウェアスタンバイモードへの遷移](#)の手順に従って設定してください。

WFI 命令実行時に DTC 転送が動作中の場合、DTC 転送が終了してからソフトウェアスタンバイモードやディープソフトウェアスタンバイモードへ遷移します。

ソフトウェアスタンバイモード時に、スヌーズ制御回路がスヌーズ要求を受信すると、MCU はスヌーズモードへ遷移します。[11.8.1 スヌーズモードへの遷移](#)を参照してください。スヌーズモード時の DTC の動作は、SYSTEM.SNZCR.SNZDTCEN ビットで選択できます。スヌーズモード時に DTC 動作を許可にする場合、ソフトウェアスタンバイモードへ遷移する前に、DTCST.DTCST ビットを 1 にしてください。DTC によってソフトウェアスタンバイモードへ復帰させるには、SYSTEM.SNZEDCR.DTCZRED または SYSTEM.SNZEDCR.DTCNZRED を 1 にしてください。[11.8.3 ソフトウェアスタンバイモードへの復帰](#)を参照してください。ソフトウェアスタンバイモード中は ICU からの DTC 起動要求は停止しますが、スヌーズモード中は停止しません。

(3) モジュールストップ機能の注意事項

WFI 命令とレジスタの設定手順については、「11. 低消費電力モード」を参照してください。

スヌーズモードへ遷移しないで低消費電力モードから復帰した後に DTC 転送を行うには、再度 DTCST.DTCST ビットを 1 にしてください。

ソフトウェアスタンバイモード時に発生した要求を、DTC 起動要求ではなく CPU への割り込み要求として使用する場合は、14.4.2 割り込み要求先の選択に示すように、割り込み要求先を CPU に切り替えてから WFI 命令を実行してください。スヌーズモード時に DTC 動作を許可にする場合、DTC のモジュールストップ機能を使用しないでください。

18.11 使用上の注意事項

18.11.1 転送情報の開始アドレス

ベクタテーブルに指定する転送情報の開始アドレスは 4n 番地でなければいけません。4n 番地以外を指定すると、アドレスの最下位 2 ビットは 00b としてアクセスされます。

19. イベントリンクコントローラ (ELC)

19.1 概要

イベントリンクコントローラ (ELC) は、各周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPU を介さずにモジュール間の直接リンクを実現します。

表 19.1 に ELC の仕様を、図 19.1 にブロック図を示します。

表 19.1 ELCの仕様

項目	内容
イベントリンク機能	258種類のイベント信号を、直接モジュールに接続可能。ELCイベント信号およびDTC起動用のイベントの発生が可能
モジュールストップ機能	モジュールストップ状態の設定が可能




図 19.1 ELCのブロック図

19.2 レジスタの説明

19.2.1 イベントリンクコントローラレジスタ (ELCR)

アドレス [ELC.ELCR 4004 1000h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	ELCON	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	ELCON	全イベントリンク有効	0 : ELC機能は無効 1 : ELC機能は有効	R/W

ELCR レジスタは、ELC の動作を制御するレジスタです。

19.2.2 イベントリンクソフトウェアイベント発生レジスタ n (ELSEGRn) (n = 0, 1)

アドレス ELC.ELSEGR0 4004 1002h, ELC.ELSEGR1 4004 1004h

	b7	b6	b5	b4	b3	b2	b1	b0
	WI	WE	—	—	—	—	—	SEG
リセット後の値	1	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SEG	ソフトウェアイベント発生	0: 通常動作 1: ソフトウェアイベント発生	W
b5-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	WE	SEGビット書き込み許可	0: SEGビットへの書き込み禁止 1: SEGビットへの書き込み許可	R/W
b7	WI	ELSEGRレジスタ書き込み禁止	0: ELSEGRレジスタへの書き込み許可 1: ELSEGRレジスタへの書き込み禁止	W

SEG ビット (ソフトウェアイベント発生)

WE ビットが1の状態ではSEG ビットに1を書くと、ソフトウェアイベントが発生します。読むと0が読めます。1を書いてもデータは格納されません。WE ビットを1にしてから、このビットを書く必要があります。

ソフトウェアイベントは、DTC に対してイベントリンクをトリガすることが可能です。

WE ビット (SEG ビット書き込み許可)

WE ビットが1の場合にのみ、SEG ビットへの書き込みが可能になります。WI ビットを0にクリアしてから、このビットを書く必要があります。

[1になる条件]

- WI ビットが0の状態では1を書いたとき

[0になる条件]

- WI ビットが0の状態では0を書いたとき

WI ビット (ELSEGR レジスタ書き込み禁止)

WI ビットへの書き込み値が0の場合にのみ、ELSEGR レジスタに対する書き込みが可能になります。読むと1が読めます。WI ビットを0にしてから、WE または SEG ビットを設定する必要があります。

19.2.3 イベントリンク設定レジスタ (ELSRn) (n = 0 ~ 18)

アドレス [ELC.ELSR0 4004 1010h](#), [ELC.ELSR1 4004 1014h](#), [ELC.ELSR2 4004 1018h](#), [ELC.ELSR3 4004 101Ch](#), [ELC.ELSR4 4004 1020h](#), [ELC.ELSR5 4004 1024h](#), [ELC.ELSR6 4004 1028h](#), [ELC.ELSR7 4004 102Ch](#), [ELC.ELSR8 4004 1030h](#), [ELC.ELSR9 4004 1034h](#), [ELC.ELSR10 4004 1038h](#), [ELC.ELSR11 4004 103Ch](#), [ELC.ELSR12 4004 1040h](#), [ELC.ELSR13 4004 1044h](#), [ELC.ELSR14 4004 1048h](#), [ELC.ELSR15 4004 104Ch](#), [ELC.ELSR16 4004 1050h](#), [ELC.ELSR17 4004 1054h](#), [ELC.ELSR18 4004 1058h](#)



ビット	シンボル	ビット名	機能	R/W
b8-b0	ELS[8:0]	イベントリンク選択	b8 b0 000000000 : 対応する周辺モジュールへのイベント出力は禁止 000000001 ~ 111000101b : リンクするイベント信号の番号を指定 上記以外は設定しないでください。	R/W
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ELSRn レジスタは、周辺モジュールごとに、リンクするイベント信号を指定するレジスタです。ELSRn レジスタと周辺モジュールの対応を [表 19.2](#) に示します。また、ELSRn レジスタに設定するイベント信号名と信号番号の対応を [表 19.3](#) に示します。

表 19.2 ELSRn レジスタと周辺機能の対応

レジスタ名	周辺機能 (モジュール)	イベント名
ELSR0	GPT (A)	ELC_GPTA
ELSR1	GPT (B)	ELC_GPTB
ELSR2	GPT (C)	ELC_GPTC
ELSR3	GPT (D)	ELC_GPTD
ELSR4	GPT (E)	ELC_GPTE
ELSR5	GPT (F)	ELC_GPTF
ELSR6	GPT (G)	ELC_GPTG
ELSR7	GPT (H)	ELC_GPTH
ELSR8	ADC12A0	ELC_AD00
ELSR9	ADC12B0	ELC_AD01
ELSR10	ADC12A1	ELC_AD10
ELSR11	ADC12B1	ELC_AD11
ELSR12	DAC12チャンネル0	ELC_DA0
ELSR13	DAC12チャンネル1	ELC_DA1
ELSR14	PORT 1	ELC_PORT1
ELSR15	PORT 2	ELC_PORT2
ELSR16	PORT 3	ELC_PORT3
ELSR17	PORT 4	ELC_PORT4
ELSR18	CTSU	ELC_CTSU

表 19.3 ELSRn.ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (1/6)

イベント番号	割り込み要求の発生元	名称	内容
001h	ポート	PORT_IRQ0 (注1)	外部端子割り込み0
002h		PORT_IRQ1 (注1)	外部端子割り込み1
003h		PORT_IRQ2 (注1)	外部端子割り込み2
004h		PORT_IRQ3 (注1)	外部端子割り込み3
005h		PORT_IRQ4 (注1)	外部端子割り込み4
006h		PORT_IRQ5 (注1)	外部端子割り込み5
007h		PORT_IRQ6 (注1)	外部端子割り込み6
008h		PORT_IRQ7 (注1)	外部端子割り込み7
009h		PORT_IRQ8 (注1)	外部端子割り込み8
00Ah		PORT_IRQ9 (注1)	外部端子割り込み9
00Bh		PORT_IRQ10 (注1)	外部端子割り込み10
00Ch		PORT_IRQ11 (注1)	外部端子割り込み11
00Dh		PORT_IRQ12 (注1)	外部端子割り込み12
00Eh		PORT_IRQ13 (注1)	外部端子割り込み13
00Fh		PORT_IRQ14 (注1)	外部端子割り込み14
010h	PORT_IRQ15 (注1)	外部端子割り込み15	
020h	DMAC0	DMAC0_INT	DMAC転送終了0
021h	DMAC1	DMAC1_INT	DMAC転送終了1
022h	DMAC2	DMAC2_INT	DMAC転送終了2
023h	DMAC3	DMAC3_INT	DMAC転送終了3
024h	DMAC4	DMAC4_INT	DMAC転送終了4
025h	DMAC5	DMAC5_INT	DMAC転送終了5
026h	DMAC6	DMAC6_INT	DMAC転送終了6
027h	DMAC7	DMAC7_INT	DMAC転送終了7
02Ah	DTC	DTC_DTCEND (注3)	DTC転送終了
038h	LVD	LVD_LVD1	電圧監視1割り込み
039h		LVD_LVD2	電圧監視2割り込み
03Bh	MOSC	MOSC_STOP	メインクロック発振停止
03Ch	低消費電力モード	SYSTEM_SNZREQ (注2) (注3)	スヌーズエントリ
040h	AGT0	AGT0_AGTI	AGT割り込み
041h		AGT0_AGTCMAI	コンペアマッチA
042h		AGT0_AGTCMBI	コンペアマッチB
043h	AGT1	AGT1_AGTI	AGT割り込み
044h		AGT1_AGTCMAI	コンペアマッチA
045h		AGT1_AGTCMBI	コンペアマッチB
046h	IWDT	IWDT_NMIUNDF	IWDTアンダーフロー
047h	WDT	WDT_NMIUNDF	WDTアンダーフロー
049h	RTC	RTC_PRD	周期割り込み
04Bh	ADC120	ADC120_ADI	A/Dスキャン変換終了割り込み
04Fh		ADC120_WCMPPM (注3)	コンペアマッチ
050h		ADC120_WCMPUM (注3)	コンペア不一致
051h	ADC121	ADC121_ADI	A/Dスキャン変換終了割り込み
055h		ADC121_WCMPPM (注3)	コンペアマッチ
056h		ADC121_WCMPUM (注3)	コンペア不一致

表 19.3 ELSRn.ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (2/6)

イベント番号	割り込み要求の発生元	名称	内容
057h	ACMPHS	ACMP_HS0 (注1)	高速アナログコンパレータ割り込み0
058h		ACMP_HS1 (注1)	高速アナログコンパレータ割り込み1
059h		ACMP_HS2 (注1)	高速アナログコンパレータ割り込み2
05Ah		ACMP_HS3 (注1)	高速アナログコンパレータ割り込み3
05Bh		ACMP_HS4 (注1)	高速アナログコンパレータ割り込み4
05Ch		ACMP_HS5 (注1)	高速アナログコンパレータ割り込み5
063h	IIC0	IIC0_RXI	受信データフル
064h		IIC0_TXI	送信データエンプティ
065h		IIC0_TEI	送信終了
066h		IIC0_EEI	通信エラー
068h	IIC1	IIC1_RXI	受信データフル
069h		IIC1_TXI	送信データエンプティ
06Ah		IIC1_TEI	送信終了
06Bh		IIC1_EEI	通信エラー
06Dh	IIC2	IIC2_RXI	受信データフル
06Eh		IIC2_TXI	送信データエンプティ
06Fh		IIC2_TEI	送信終了
070h		IIC2_EEI	通信エラー
086h	DOC	DOC_DOPCI (注3)	データ演算回路割り込み
094h	I/Oポート	IOPORT_GROUP1	ポート1イベント
095h		IOPORT_GROUP2	ポート2イベント
096h		IOPORT_GROUP3	ポート3イベント
097h		IOPORT_GROUP4	ポート4イベント
098h	ELC	ELC_SWEVT0	ソフトウェアイベント0
099h		ELC_SWEVT1	ソフトウェアイベント1
0B0h	GPT32EH0	GPT0_CCMPA	コンペアマッチA
0B1h		GPT0_CCMPB	コンペアマッチB
0B2h		GPT0_CMPC	コンペアマッチC
0B3h		GPT0_CMPD	コンペアマッチD
0B4h		GPT0_CMPE	コンペアマッチE
0B5h		GPT0_CMPF	コンペアマッチF
0B6h		GPT0_OVF	オーバーフロー
0B7h		GPT0_UDF	アンダーフロー
0B8h		GPT0_ADTRGA	A/D変換開始要求A
0B9h		GPT0_ADTRGB	A/D変換開始要求B
0BAh	GPT32EH1	GPT1_CCMPA	コンペアマッチA
0BBh		GPT1_CCMPB	コンペアマッチB
0BC		GPT1_CMPC	コンペアマッチC
0BDh		GPT1_CMPD	コンペアマッチD
0BEh		GPT1_CMPE	コンペアマッチE
0BFh		GPT1_CMPF	コンペアマッチF
0C0h		GPT1_OVF	オーバーフロー
0C1h		GPT1_UDF	アンダーフロー
0C2h		GPT1_ADTRGA	A/D変換開始要求A
0C3h		GPT1_ADTRGB	A/D変換開始要求B

表 19.3 ELSRn.ELS[8:0] ビットに設定するイベント信号名と信号番号の対応 (3/6)

イベント番号	割り込み要求の発生元	名称	内容
0C4h	GPT32EH2	GPT2_CCMPA	コンペアマッチA
0C5h		GPT2_CCMPB	コンペアマッチB
0C6h		GPT2_CMPC	コンペアマッチC
0C7h		GPT2_CMPD	コンペアマッチD
0C8h		GPT2_CMPE	コンペアマッチE
0C9h		GPT2_CMPF	コンペアマッチF
0CAh		GPT2_OVF	オーバーフロー
0CBh		GPT2_UDF	アンダーフロー
0CCh		GPT2_ADTRGA	A/D変換開始要求A
0CDh		GPT2_ADTRGB	A/D変換開始要求B
0CEh		GPT32EH3	GPT3_CCMPA
0CFh	GPT3_CCMPB		コンペアマッチB
0D0h	GPT3_CMPC		コンペアマッチC
0D1h	GPT3_CMPD		コンペアマッチD
0D2h	GPT3_CMPE		コンペアマッチE
0D3h	GPT3_CMPF		コンペアマッチF
0D4h	GPT3_OVF		オーバーフロー
0D5h	GPT3_UDF		アンダーフロー
0D6h	GPT3_ADTRGA		A/D変換開始要求A
0D7h	GPT3_ADTRGB		A/D変換開始要求B
0D8h	GPT32E4		GPT4_CCMPA
0D9h		GPT4_CCMPB	コンペアマッチB
0DAh		GPT4_CMPC	コンペアマッチC
0DBh		GPT4_CMPD	コンペアマッチD
0DCh		GPT4_CMPE	コンペアマッチE
0DDh		GPT4_CMPF	コンペアマッチF
0DEh		GPT4_OVF	オーバーフロー
0DFh		GPT4_UDF	アンダーフロー
0E0h		GPT4_ADTRGA	A/D変換開始要求A
0E1h		GPT4_ADTRGB	A/D変換開始要求B
0E2h		GPT32E5	GPT5_CCMPA
0E3h	GPT5_CCMPB		コンペアマッチB
0E4h	GPT5_CMPC		コンペアマッチC
0E5h	GPT5_CMPD		コンペアマッチD
0E6h	GPT5_CMPE		コンペアマッチE
0E7h	GPT5_CMPF		コンペアマッチF
0E8h	GPT5_OVF		オーバーフロー
0E9h	GPT5_UDF		アンダーフロー
0EAh	GPT5_ADTRGA		A/D変換開始要求A
0EBh	GPT5_ADTRGB		A/D変換開始要求B

表 19.3 ELSRn.ELS[8:0]ビットに設定するイベント信号名と信号番号の対応 (4/6)

イベント番号	割り込み要求の発生元	名称	内容
0ECh	GPT32E6	GPT6_CCMPA	コンペアマッチA
0EDh		GPT6_CCMPB	コンペアマッチB
0EEh		GPT6_CMPC	コンペアマッチC
0EFh		GPT6_CMPD	コンペアマッチD
0F0h		GPT6_CMPE	コンペアマッチE
0F1h		GPT6_CMPF	コンペアマッチF
0F2h		GPT6_OVF	オーバーフロー
0F3h		GPT6_UDF	アンダーフロー
0F4h		GPT6_ADTRGA	A/D変換開始要求A
0F5h		GPT6_ADTRGB	A/D変換開始要求B
0F6h	GPT32E7	GPT7_CCMPA	コンペアマッチA
0F7h		GPT7_CCMPB	コンペアマッチB
0F8h		GPT7_CMPC	コンペアマッチC
0F9h		GPT7_CMPD	コンペアマッチD
0FAh		GPT7_CMPE	コンペアマッチE
0FBh		GPT7_CMPF	コンペアマッチF
0FCh		GPT7_OVF	オーバーフロー
0FDh		GPT7_UDF	アンダーフロー
0FEh		GPT7_ADTRGA	A/D変換開始要求A
0FFh		GPT7_ADTRGB	A/D変換開始要求B
100h	GPT328	GPT8_CCMPA	コンペアマッチA
101h		GPT8_CCMPB	コンペアマッチB
102h		GPT8_CMPC	コンペアマッチC
103h		GPT8_CMPD	コンペアマッチD
104h		GPT8_CMPE	コンペアマッチE
105h		GPT8_CMPF	コンペアマッチF
106h		GPT8_OVF	オーバーフロー
107h		GPT8_UDF	アンダーフロー
10Ah	GPT329	GPT9_CCMPA	コンペアマッチA
10Bh		GPT9_CCMPB	コンペアマッチB
10Ch		GPT9_CMPC	コンペアマッチC
10Dh		GPT9_CMPD	コンペアマッチD
10Eh		GPT9_CMPE	コンペアマッチE
10Fh		GPT9_CMPF	コンペアマッチF
110h		GPT9_OVF	オーバーフロー
111h		GPT9_UDF	アンダーフロー
114h	GPT3210	GPT10_CCMPA	コンペアマッチA
115h		GPT10_CCMPB	コンペアマッチB
116h		GPT10_CMPC	コンペアマッチC
117h		GPT10_CMPD	コンペアマッチD
118h		GPT10_CMPE	コンペアマッチE
119h		GPT10_CMPF	コンペアマッチF
11Ah		GPT10_OVF	オーバーフロー
11Bh		GPT10_UDF	アンダーフロー

表 19.3 ELSRn.ELS[8:0] ビットに設定するイベント信号名と信号番号の対応 (5/6)

イベント番号	割り込み要求の発生元	名称	内容
11Eh	GPT3211	GPT11_CCMPA	コンペアマッチA
11Fh		GPT11_CCMPB	コンペアマッチB
120h		GPT11_CMPC	コンペアマッチC
121h		GPT11_CMPD	コンペアマッチD
122h		GPT11_CMPE	コンペアマッチE
123h		GPT11_CMPF	コンペアマッチF
124h		GPT11_OVF	オーバーフロー
125h		GPT11_UDF	アンダーフロー
128h		GPT3212	GPT12_CCMPA
129h	GPT12_CCMPB		コンペアマッチB
12Ah	GPT12_CMPC		コンペアマッチC
12Bh	GPT12_CMPD		コンペアマッチD
12Ch	GPT12_CMPE		コンペアマッチE
12Dh	GPT12_CMPF		コンペアマッチF
12Eh	GPT12_OVF		オーバーフロー
12Fh	GPT12_UDF		アンダーフロー
132h	GPT3213		GPT13_CCMPA
133h		GPT13_CCMPB	コンペアマッチB
134h		GPT13_CMPC	コンペアマッチC
135h		GPT13_CMPD	コンペアマッチD
136h		GPT13_CMPE	コンペアマッチE
137h		GPT13_CMPF	コンペアマッチF
138h		GPT13_OVF	オーバーフロー
139h		GPT13_UDF	アンダーフロー
150h		GPT	GPT_UVWEDGE
174h	SCI0	SCI0_RXI (注4)	受信データフル
175h		SCI0_TXI (注4)	送信データエンプティ
176h		SCI0_TEI	送信終了
177h		SCI0_ERI (注4)	受信エラー
178h		SCI0_AM	アドレス一致イベント
17Ah	SCI1	SCI1_RXI (注4)	受信データフル
17Bh		SCI1_TXI (注4)	送信データエンプティ
17Ch		SCI1_TEI	送信終了
17Dh		SCI1_ERI (注4)	受信エラー
17Eh		SCI1_AM	アドレス一致イベント
180h	SCI2	SCI2_RXI (注4)	受信データフル
181h		SCI2_TXI (注4)	送信データエンプティ
182h		SCI2_TEI	送信終了
183h		SCI2_ERI (注4)	受信エラー
184h		SCI2_AM	アドレス一致イベント
186h	SCI3	SCI3_RXI (注4)	受信データフル
187h		SCI3_TXI (注4)	送信データエンプティ
188h		SCI3_TEI	送信終了
189h		SCI3_ERI (注4)	受信エラー
18Ah		SCI3_AM	アドレス一致イベント

表 19.3 ELSRn.ELS[8:0] ビットに設定するイベント信号名と信号番号の対応 (6/6)

イベント番号	割り込み要求の発生元	名称	内容
18Ch	SCI4	SCI4_RXI (注4)	受信データフル
18Dh		SCI4_TXI (注4)	送信データエンプティ
18Eh		SCI4_TEI	送信終了
18Fh		SCI4_ERI (注4)	受信エラー
190h		SCI4_AM	アドレス一致イベント
192h	SCI5	SCI5_RXI (注4)	受信データフル
193h		SCI5_TXI (注4)	送信データエンプティ
194h		SCI5_TEI	送信終了
195h		SCI5_ERI (注4)	受信エラー
196h		SCI5_AM	アドレス一致イベント
198h	SCI6	SCI6_RXI (注4)	受信データフル
199h		SCI6_TXI (注4)	送信データエンプティ
19Ah		SCI6_TEI	送信終了
19Bh		SCI6_ERI (注4)	受信エラー
19Ch		SCI6_AM	アドレス一致イベント
19Eh	SCI7	SCI7_RXI (注4)	受信データフル
19Fh		SCI7_TXI (注4)	送信データエンプティ
1A0h		SCI7_TEI	送信終了
1A1h		SCI7_ERI (注4)	受信エラー
1A2h		SCI7_AM	アドレス一致イベント
1A4h	SCI8	SCI8_RXI (注4)	受信データフル
1A5h		SCI8_TXI (注4)	送信データエンプティ
1A6h		SCI8_TEI	送信終了
1A7h		SCI8_ERI (注4)	受信エラー
1A8h		SCI8_AM	アドレス一致イベント
1AAh	SCI9	SCI9_RXI (注4)	受信データフル
1ABh		SCI9_TXI (注4)	送信データエンプティ
1ACh		SCI9_TEI	送信終了
1ADh		SCI9_ERI (注4)	受信エラー
1AEh		SCI9_AM	アドレス一致イベント
1BCh	SPI0	SPI0_SPRI	受信データフル
1BDh		SPI0_SPTI	送信データエンプティ
1BEh		SPI0_SPII	アイドル
1BFh		SPI0_SPEI	受信エラー
1C0h		SPI0_SPTEND	送信終了
1C1h	SPI1	SPI1_SPRI	受信データフル
1C2h		SPI1_SPTI	送信データエンプティ
1C3h		SPI1_SPII	アイドル
1C4h		SPI1_SPEI	受信エラー
1C5h		SPI1_SPTEND	送信終了

注 1. パルス (エッジ検出) のみがサポートされています。

注 2. ELSR8 ~ ELSR11、ELSR14 ~ ELSR17、および ELSR18 が、このイベントを選択できます。

注 3. このイベントはスヌーズモードでも発生可能です。

注 4. このイベントは FIFO モードではサポートされていません。

19.3 動作説明

19.3.1 割り込み処理とイベントリンクの関係

イベントリンクのイベント番号は、対応する割り込み要因のイベント番号と同一です。イベント信号の発生方法については、各イベント出力元モジュールの章を参照してください。

19.3.2 イベントのリンク

イベントリンク設定レジスタ (ELSRn) に設定しておいたイベントが発生すると、対応するモジュールが起動します。起動するモジュールの動作設定は、前もって完了しておく必要があります。表 19.4 に、イベントが発生したときのモジュール別動作一覧を示します。

表 19.4 イベント発生時のモジュールの動作

モジュール	イベント発生時の動作
GPT	<ul style="list-style-type: none"> • カウント開始 • カウント停止 • カウントクリア • アップカウント • ダウンカウント • インプットキャプチャ
ADC12	A/D変換開始
DAC12	D/A変換開始
I/Oポート	<ul style="list-style-type: none"> • EORR (リセット) または EOSR (セット) に基づく端子出力の変化 • 端子状態を EIDR にラッチ • ELC で使用可能なポート : PORT 1 PORT 2 PORT 3 PORT 4
CTSU	測定動作開始
DTC	DTC データ転送開始

19.3.3 イベントリンクの動作設定手順例

イベントのリンク方法は以下のとおりです。

1. イベントをリンクするモジュールの動作設定を行います。
2. イベントをリンクするモジュールに対して、ELSRn レジスタを設定します。
3. ELCR.ELCON ビットを 1 にして、すべてのイベントリンクを有効にします。
4. イベント出力元モジュールの設定を行い、起動させます。これによって、2つのモジュール間のリンクがアクティブになります。
5. モジュール単位でイベントリンク動作を停止させるには、そのモジュールに対応する ELSRn.ELS[8:0] ビットを 00000000b にします。また、ELCR.ELCON ビットを 0 にすることにより、すべてのイベントリンクを停止します。

RTC のイベントリンク出力機能を使用する場合は、例として RTC の初期化および時刻設定などの設定を行った後、ELC を設定してください。ELC の設定後に RTC の設定を行うと、意図しないイベント出力が発生する可能性があります。

19.4 使用上の注意事項

19.4.1 DMAC または DTC 転送終了のイベントリンクを使用する場合

DMAC または DTC 転送終了のイベントリンクを使用する場合、DMAC または DTC 転送先とイベントのリンク先を同一周辺モジュールに設定しないでください。設定すると、周辺モジュールへの DMAC または DTC 転送が完了する前に、周辺モジュールが起動する場合があります。

19.4.2 クロック設定について

イベントリンクを使用するには、ELC と対象モジュールが動作可能な状態でなければいけません。対象モジュールがモジュールストップ状態の場合、または、対象モジュールが停止するような低消費電力モード（ソフトウェアスタンバイモード、またはディープソフトウェアスタンバイモード）の場合、そのモジュールは動作できません。モジュールによっては、スヌーズモードで動作できるものもあります。詳細については、[表 19.3](#) と「[11. 低消費電力モード](#)」を参照してください。

19.4.3 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) によって、ELC 動作を禁止または許可することが可能です。リセット後の初期状態では、ELC の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップコントロールレジスタを用いて ELC の動作を禁止する場合は、事前に ELCON ビットを 0 にする必要があります。詳細については、[表 19.3](#) と「[11. 低消費電力モード](#)」を参照してください。

19.4.4 ELC の遅延時間

[図 19.2](#) に示すように、モジュール A は ELC を介してモジュール B にアクセスします。モジュール A とモジュール B の間には、ELC モジュールでの遅延時間が存在します。[表 19.5](#) を参照してください。

表 19.5 ELC 遅延時間

クロックドメイン	クロック周波数	ELC 遅延時間
Clock_A = Clock_B	Clock_A = Clock_B	0 サイクル
Clock_A ≠ Clock_B	Clock_A = Clock_B	1~2 サイクル
	Clock_A > Clock_B	クロック B の 1~2 サイクル
	Clock_A < Clock_B	クロック A の 1~2 サイクル




図 19.2 ELC 遅延時間

20. I/Oポート

20.1 概要

I/Oポート端子は、汎用入出力ポート端子、周辺モジュールの入出力端子、割り込み入力端子、アナログ入出力、ELCのポートグループ機能、またはバス制御端子として動作します。すべての端子は、リセット直後は入力端子として動作しますが、レジスタの設定によって機能を切り替えることができます。各端子のI/Oポートと周辺モジュールは、対応するレジスタで設定します。

図 20.1 に、I/Oポートレジスタの接続図を示します。パッケージによってI/Oポートの構成は異なります。表 20.1 にパッケージ別のI/Oポートの仕様を、表 20.2 にI/Oポートの機能を示します。




図 20.1 I/Oポートレジスタの接続図

注. 図 20.1 はポートの基本構成を示しています。ポートによって構成は異なります。

表 20.1 I/Oポートの仕様

ポート	パッケージ		パッケージ	
	144ピン、145ピン	本数	100ピン	本数
ポート0	P000～P009, P014, P015	12	P000～P008, P014, P015	11
ポート1	P100～P115	16	P100～P115	16
ポート2	P200～P214	15	P200, P201, P205～P214	12
ポート3	P300～P313	14	P300～P307	8
ポート4	P400～P415	16	P400～P415	16
ポート5	P500～P506, P508, P511, P512	10	P500～P504, P508	6
ポート6	P600～P605, P608～P614	13	P600～P602, P608～P610	6
ポート7	P700～P705, P708～P713	12	P708	1
ポート8	P800, P801	2	なし	0
	合計本数	110	合計本数	76

表 20.2 I/Oポートの機能

ポート	ポート名	入力プルアップ	オープン ドレイン出力	駆動能力切り替え	5Vトレラント
ポート0	P000～P009, P014, P015	○	○	-	-
ポート1	P100～P115	○	○	低/中/高	-
ポート2	P200	○	-	-	-
	P201	○	○	-	-
	P202～P204, P207～P214	○	○	低/中/高	-
	P205, P206	○	○	低/中/高	○
ポート3	P300～P313	○	○	低/中/高	-
ポート4	P400, P401, P407～P415	○	○	低/中/高	○
	P402～P406	○	○	低/中/高	-
ポート5	P500～P506, P508	○	○	低/中/高	-
	P511, P512	○	○	低/中/高	○
ポート6	P600～P605, P608～P614 (注1)	○	○	低/中/高	-
ポート7	P700～P705	○	○	低/中/高	-
	P708～P713	○	○	低/中/高	○
ポート8	P800, P801	○	○	低/中/高	-

○：可能

注1. P602をEBCLK/SDCLK (PmnPFS.PSEL[4:0]を01011b)に設定したとき、P602の駆動能力は高になります。

20.2 レジスタの説明

20.2.1 ポートコントロールレジスタ 1 (PCNTR1/PODR/PDR)

アドレス PORT0.PCNTR1 4004 0000h, PORT1.PCNTR1 4004 0020h, PORT2.PCNTR1 4004 0040h, PORT3.PCNTR1 4004 0060h, PORT4.PCNTR1 4004 0080h, PORT5.PCNTR1 4004 00A0h, PORT6.PCNTR1 4004 00C0h, PORT7.PCNTR1 4004 00E0h, PORT8.PCNTR1 4004 0100h

PORT0.PODR 4004 0000h, PORT1.PODR 4004 0020h, PORT2.PODR 4004 0040h, PORT3.PODR 4004 0060h, PORT4.PODR 4004 0080h, PORT5.PODR 4004 00A0h, PORT6.PODR 4004 00C0h, PORT7.PODR 4004 00E0h, PORT8.PODR 4004 0100h

PORT0.PDR 4004 0002h, PORT1.PDR 4004 0022h, PORT2.PDR 4004 0042h, PORT3.PDR 4004 0062h, PORT4.PDR 4004 0082h, PORT5.PDR 4004 00A2h, PORT6.PDR 4004 00C2h, PORT7.PDR 4004 00E2h, PORT8.PDR 4004 0102h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	PODR 15	PODR 14	PODR 13	PODR 12	PODR 11	PODR 10	PODR 09	PODR 08	PODR 07	PODR 06	PODR 05	PODR 04	PODR 03	PODR 02	PODR 01	PODR 00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	PDR15	PDR14	PDR13	PDR12	PDR11	PDR10	PDR09	PDR08	PDR07	PDR06	PDR05	PDR04	PDR03	PDR02	PDR01	PDR00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b15-b0	PDRn	Pmn 方向	0 : 入力 (入力端子として機能) 1 : 出力 (出力端子として機能)	R/W
b31-b16	PODRn	Pmn 出力データ	0 : Low出力 1 : High出力	R/W

m = 0 ~ 8

n = 00 ~ 15

ポートコントロールレジスタ 1 (PCNTR1/PODR/PDR) は、32 ビットおよび 16 ビットの読み出し/書き込みが可能なレジスタで、ポート方向およびポート出力データを制御します。

PCNTR1 はポート方向とポート出力データを指定し、32 ビット単位でアクセスされます。PDRn (PCNTR1[15:0] ビット) および PODRn (PCNTR1[31:16] ビット) はそれぞれ 16 ビット単位でアクセスされます。

PDRn ビットは、汎用入出力端子として設定されている個々のポート端子の入力/出力方向を選択します。ポート m の各端子はそれぞれ PORTm.PCNTR1.PDRn ビットに対応しています。入出力方向は 1 ビット単位で指定できます。存在しない端子に対応するビットは予約ビットです。書く場合、0 としてください。P200 は入力専用です。そのため PORT2.PCNTR1.PDR00 は予約ビットです。PORTm.PCNTR1 レジスタの PDRn ビットは PFS.PmnPFS レジスタの PDR ビットと同じ機能を果たします。

PODRn ビットは、汎用入出力端子から出力されるデータを格納します。存在しない端子に対応するビットは予約ビットです。書く場合、0 としてください。P200 は入力専用です。そのため PORT2.PCNTR1.PODR00 は予約ビットです。P200 への書き込みは無効です。PORTm.PCNTR1 レジスタの PODRn ビットは PFS.PmnPFS レジスタの PODR ビットと同じ機能を果たします。

20.2.2 ポートコントロールレジスタ 2 (PCNTR2/EIDR/PIDR)

アドレス PORT0.PCNTR2 4004 0004h, PORT1.PCNTR2 4004 0024h, PORT2.PCNTR2 4004 0044h, PORT3.PCNTR2 4004 0064h, PORT4.PCNTR2 4004 0084h, PORT5.PCNTR2 4004 00A4h, PORT6.PCNTR2 4004 00C4h, PORT7.PCNTR2 4004 00E4h, PORT8.PCNTR2 4004 0104h

PORT0.EIDR 4004 0004h, PORT1.EIDR 4004 0024h, PORT2.EIDR 4004 0044h, PORT3.EIDR 4004 0064h, PORT4.EIDR 4004 0084h, PORT5.EIDR 4004 00A4h, PORT6.EIDR 4004 00C4h, PORT7.EIDR 4004 00E4h, PORT8.EIDR 4004 0104h

PORT0.PIDR 4004 0006h, PORT1.PIDR 4004 0026h, PORT2.PIDR 4004 0046h, PORT3.PIDR 4004 0066h, PORT4.PIDR 4004 0086h, PORT5.PIDR 4004 00A6h, PORT6.PIDR 4004 00C6h, PORT7.PIDR 4004 00E6h, PORT8.PIDR 4004 0106h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	EIDR15	EIDR14	EIDR13	EIDR12	EIDR11	EIDR10	EIDR09	EIDR08	EIDR07	EIDR06	EIDR05	EIDR04	EIDR03	EIDR02	EIDR01	EIDR00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	PIDR15	PIDR14	PIDR13	PIDR12	PIDR11	PIDR10	PIDR09	PIDR08	PIDR07	PIDR06	PIDR05	PIDR04	PIDR03	PIDR02	PIDR01	PIDR00
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b15-b0	PIDRn	Pmn状態	0 : Lowレベル 1 : Highレベル	R
b31-b16	EIDRn	ポートイベント入力データ (注1)	ELC_PORTx信号の発生時: 0 : Low入力 1 : High入力	R

m = 0 ~ 8

n = 00 ~ 15

x = 1 ~ 4

注1. ポート1~4に対応しています。

ポートコントロールレジスタ 2 (PCNTR2/EIDR/PIDR) は、32 ビットまたは 16 ビットのアクセスにより、Pmn 状態およびポートイベント入力データへのリードアクセスを提供します。

PCNTR2 は Pmn 状態とポートイベント入力データを示し、32 ビット単位でアクセスされます。PIDRn (PCNTR2[15:0] ビット) および EIDRn (PCNTR2[31:16] ビット) はそれぞれ 16 ビット単位でアクセスされます。存在しない端子に対応するビットは予約ビットです。予約ビットは、読むと不定値が読めます。

PIDRn ビットは、PmnPFS.PMR ビットと PORTm.PCNTR1.PDRn ビットの設定値にかかわらず、個々のポートの端子状態を反映します。PORTm.PCNTR2 レジスタの PIDRn ビットは、PFS.PmnPFS レジスタの PIDR ビットと同じ機能を果たします。

以下の機能のいずれかが有効な場合、端子の状態は PIDRn ビットに反映されません。

- メインクロック発振器 (MOSC)
- CS 領域コントローラ (CSC)
- アナログ機能 (ASEL = 1)
- 静電容量式タッチセンシングユニット (CTSU)
- USB 2.0 フルスピード (USBFS) モジュール

EIDRn ビットは、ELC_PORTx 信号の発生時に端子の状態をラッチします。PmnPFS.PMR ビットおよび PORTm.PCNTR1.PDRn ビットが 0 の場合にのみ、EIDRn ビットに端子状態を入力できます。PmnPFS.ASEL ビットを 1 にすると、対応する端子状態は EIDRn ビットに反映されません。

20.2.3 ポートコントロールレジスタ 3 (PCNTR3/PORR/POSR)

アドレス PORT0.PCNTR3 4004 0008h, PORT1.PCNTR3 4004 0028h, PORT2.PCNTR3 4004 0048h, PORT3.PCNTR3 4004 0068h, PORT4.PCNTR3 4004 0088h, PORT5.PCNTR3 4004 00A8h, PORT6.PCNTR3 4004 00C8h, PORT7.PCNTR3 4004 00E8h, PORT8.PCNTR3 4004 0108h

PORT0.PORR 4004 0008h, PORT1.PORR 4004 0028h, PORT2.PORR 4004 0048h, PORT3.PORR 4004 0068h, PORT4.PORR 4004 0088h, PORT5.PORR 4004 00A8h, PORT6.PORR 4004 00C8h, PORT7.PORR 4004 00E8h, PORT8.PORR 4004 0108h

PORT0.POSR 4004 000Ah, PORT1.POSR 4004 002Ah, PORT2.POSR 4004 004Ah, PORT3.POSR 4004 006Ah, PORT4.POSR 4004 008Ah, PORT5.POSR 4004 00AAh, PORT6.POSR 4004 00CAh, PORT7.POSR 4004 00EAh, PORT8.POSR 4004 010Ah

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR	PORR
	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR	POSR
	15	14	13	12	11	10	09	08	07	06	05	04	03	02	01	00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b15-b0	POSRn	Pmn出力設定	0 : 出力に影響なし 1 : High出力	W
b31-b16	PORRn	Pmn出力リセット	0 : 出力に影響なし 1 : Low出力	W

m = 0 ~ 8

n = 00 ~ 15

ポートコントロールレジスタ 3 (PCNTR3/PORR/POSR) は、32 ビットおよび 16 ビットの書き込み可能なレジスタで、ポート出力データの設定またはリセットを制御します。

PCNTR3 はポート出力データの設定またはリセットを制御し、32 ビット単位でアクセスされます。POSRn (PCNTR3[15:0] ビット) および PORRn (PCNTR3[31:16] ビット) はそれぞれ 16 ビット単位でアクセスされます。

POSR ビットがソフトウェア書き込みによって設定されると、PODR ビットが変更されます。たとえば P100 の場合、PORT1.PCNTR3.POSR00 が 1 になると、PORT1.PCNTR1.PODR00 は 1 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。P200 は入力専用です。そのため、PORT2.PCNTR3.POSR00 は予約ビットです。

PORR ビットがソフトウェア書き込みによって設定されると、PODR ビットが変更されます。たとえば P100 の場合、PORT1.PCNTR3.PORR00 が 1 になると、PORT1.PCNTR1.PODR00 は 0 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。P200 は入力専用です。そのため、PORT2.PCNTR3.PORR00 は予約ビットです。

注 . EORRn または EOSRn が設定されている場合は、PODRn、PORRn および POSRn への書き込みは禁止です。

注 . PORRn および POSRn は同時に設定しないでください。

20.2.4 ポートコントロールレジスタ 4 (PCNTR4/EORR/EOSR)

アドレス PORT1.PCNTR4 4004 002Ch, PORT2.PCNTR4 4004 004Ch, PORT3.PCNTR4 4004 006Ch, PORT4.PCNTR4 4004 008Ch
 PORT1.EORR 4004 002Ch, PORT2.EORR 4004 004Ch, PORT3.EORR 4004 006Ch, PORT4.EORR 4004 008Ch
 PORT1.EOSR 4004 002Eh, PORT2.EOSR 4004 004Eh, PORT3.EOSR 4004 006Eh, PORT4.EOSR 4004 008Eh

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	EORR 15	EORR 14	EORR 13	EORR 12	EORR 11	EORR 10	EORR 09	EORR 08	EORR 07	EORR 06	EORR 05	EORR 04	EORR 03	EORR 02	EORR 01	EORR 00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	EOSR 15	EOSR 14	EOSR 13	EOSR 12	EOSR 11	EOSR 10	EOSR 09	EOSR 08	EOSR 07	EOSR 06	EOSR 05	EOSR 04	EOSR 03	EOSR 02	EOSR 01	EOSR 00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b15-b0	EOSRn	Pmn イベント出力設定	ELC_PORTxの発生時： 0：出力に影響なし 1：High出力	R/W
b31-b16	EORRn	Pmn イベント出力リセット	ELC_PORTxの発生時： 0：出力に影響なし 1：Low出力	R/W

m = 1 ~ 4
 n = 00 ~ 15
 x = 1 ~ 4

ポートコントロールレジスタ 4 (PCNTR4/EORR/EOSR) は、32 ビットおよび 16 ビットの読み出し/書き込みが可能なレジスタで、ELC からのイベント入力によりポート出力データの設定またはリセットを制御します。

PCNTR4 は、ELC からのイベント入力によりポート出力データの設定またはリセットを制御し、32 ビット単位でアクセスされます。EOSRn (PCNTR4[15:0] ビット) および EORRn (PCNTR4[31:16] ビット) はそれぞれ 16 ビット単位でアクセスされます。

EOSR ビットが ELC_PORTx 信号の発生によって設定されると、PODR ビットが変更されます。たとえば P100 の場合、ELC_PORTx 信号の発生時に PORT1.PCNTR4.EOSR00 が 1 になると、PORT1.PCNTR1.PODR00 は 1 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。P200 は入力専用です。そのため PORT2.PCNTR4.EOSR00 は予約ビットです。

EORR ビットが ELC_PORTx 信号の発生によってリセットされると、PODR ビットが変更されます。たとえば P100 の場合、ELC_PORTx 信号の発生時に PORT1.PCNTR4.EORR00 が 1 になると、PORT1.PCNTR1.PODR00 は 0 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。P200 は入力専用です。そのため PORT2.PCNTR4.EORR00 は予約ビットです。

- 注． EORRn または EOSRn が設定されている場合は、PODRn、PORRn および POSRn への書き込みは不可です。
 注． EORRn および EOSRn は同時に設定しないでください。

20.2.5 ポート mn 端子機能選択レジスタ (PmnPFS/PmnPFS_HA/PmnPFS_BY) (m = 0 ~ 8; n = 00 ~ 15)

アドレス PFS.P000PFS 4004 0800h ~ PFS.P015PFS 4004 083Ch, PFS.P100PFS 4004 0840h ~ PFS.P115PFS 4004 087Ch, PFS.P200PFS 4004 0880h ~ PFS.P214PFS 4004 08B8h, PFS.P300PFS 4004 08C0h ~ PFS.P313PFS 4004 08F4h, PFS.P400PFS 4004 0900h ~ PFS.P415PFS 4004 093Ch, PFS.P500PFS 4004 0940h ~ PFS.P512PFS 4004 0970h, PFS.P600PFS 4004 0980h ~ PFS.P614PFS 4004 09B8h, PFS.P700PFS 4004 09C0h ~ PFS.P713PFS 4004 09F4h, PFS.P800PFS 4004 0A00h ~ PFS.P801PFS 4004 0A04h

PFS.P000PFS_HA 4004 0802h ~ PFS.P015PFS_HA 4004 083Eh, PFS.P100PFS_HA 4004 0842h ~ PFS.P115PFS_HA 4004 087Eh, PFS.P200PFS_HA 4004 0882h ~ PFS.P214PFS_HA 4004 08BAh, PFS.P300PFS_HA 4004 08C2h ~ PFS.P313PFS_HA 4004 08F6h, PFS.P400PFS_HA 4004 0902h ~ PFS.P415PFS_HA 4004 093Eh, PFS.P500PFS_HA 4004 0942h ~ PFS.P512PFS_HA 4004 0972h, PFS.P600PFS_HA 4004 0982h ~ PFS.P614PFS_HA 4004 09BAh, PFS.P700PFS_HA 4004 09C2h ~ PFS.P713PFS_HA 4004 09F6h, PFS.P800PFS_HA 4004 0A02h ~ PFS.P801PFS_HA 4004 0A06h

PFS.P000PFS_BY 4004 0803h ~ PFS.P015PFS_BY 4004 083Fh, PFS.P100PFS_BY 4004 0843h ~ PFS.P115PFS_BY 4004 087Fh, PFS.P200PFS_BY 4004 0883h ~ PFS.P214PFS_BY 4004 08BBh, PFS.P300PFS_BY 4004 08C3h ~ PFS.P313PFS_BY 4004 08F7h, PFS.P400PFS_BY 4004 0903h ~ PFS.P415PFS_BY 4004 093Fh, PFS.P500PFS_BY 4004 0943h ~ PFS.P512PFS_BY 4004 0973h, PFS.P600PFS_BY 4004 0983h ~ PFS.P614PFS_BY 4004 09BBh, PFS.P700PFS_BY 4004 09C3h ~ PFS.P713PFS_BY 4004 09F7h, PFS.P800PFS_BY 4004 0A03h ~ PFS.P801PFS_BY 4004 0A07h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
	—	—	—	PSEL[4:0]				—	—	—	—	—	—	—	—	—	PMR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0 (注2)
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	ASEL	ISEL	EOF	EOR	DSCR[1:0]		—	—	—	NCODR	—	PCR	—	PDR	PIDR	PODR	
リセット後の値	0 (注2)	0	0	0	0	0 (注2)	0	0	0	0	0	0 (注2)	0	0	0	x	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	PODR	ポート出力データ	0: Low出力 1: High出力	R/W
b1	PIDR	Pmn状態	0: Lowレベル 1: Highレベル	R
b2	PDR	ポート方向	0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	PCR	プルアップ制御	0: 入力プルアップ無効 1: 入力プルアップ有効	R/W
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	NCODR	Nチャンネルオープンドレイン制御	0: CMOS出力 1: NMOSオープンドレイン出力	R/W
b9-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11-b10	DSCR[1:0]	ポート駆動能力	b11 b10 0 0: 低駆動 0 1: 中駆動 1 0: 設定禁止 1 1: 高駆動	R/W
b13-b12	EOF/EOR	立ち下がり時イベント/立ち上がり時イベント (注1)	b13 b12 0 0: Don'tcare 0 1: 立ち上がりエッジ検出 1 0: 立ち下がりエッジ検出 1 1: 両エッジ検出	R/W
b14	ISEL	IRQ入力許可	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する	R/W
b15	ASEL	アナログ入力許可	0: アナログ端子として使用しない 1: アナログ端子として使用する	R/W

ビット	シンボル	ビット名	機能	R/W
b16	PMR	ポートモード制御	0：汎用入出力端子として使用する 1：周辺機能用の入出力ポートとして使用する	R/W
b23-b17	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b28-b24	PSEL[4:0]	周辺機能選択	周辺機能を選択します。各端子の機能については、この章の関連する表を参照してください。	R/W
b31-b29	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注． P010PFS～P013PFS、P507PFS、P509PFS、P510PFS、P606PFS、P607PFS、P706PFS、およびP707PFSには32ビットアクセス、16ビットアクセス、8ビットアクセスはできません。

注1. ポート1～4に対応しています。

注2. P000～P007、P108、P109、P110、P201、P300の初期値は0000_0000h以外になります。

P000～P007は0000_8000h、P108は0001_0410h、P109は0001_0400h、P110は0001_0010h、P201は0000_0010h、P300は0001_0010hになります。

ポートmn端子機能選択レジスタ（PmnPFS/PmnPFS_HA/PmnPFS_BY）は、32ビット、16ビットおよび8ビットの読み出し／書き込み可能なコントロールレジスタです。このレジスタはポートmn機能を選択し、32ビット単位でアクセスされます。PmnPFS_HA（PmnPFS[15:0]ビット）は16ビット単位でアクセスされます。PmnPFS_BY（PmnPFS[7:0]ビット）は8ビット単位でアクセスされます。

PDRビット、PIDRビット、PODRビットは、PCNTRレジスタと同じ機能を果たします。これらのビットを読むと、PCNTRレジスタ値が読めます。

PCRビットは、ポートの各端子に対して入力プルアップ抵抗を有効または無効にします。端子が入力状態にあつて、PmnPFS.PCRの対応するビットが1になっている場合、その端子に接続されたプルアップ抵抗が有効になります。外部バス端子、汎用ポート出力端子、または周辺機能出力端子に設定されている場合は、PCRの設定値にかかわらず、プルアップ抵抗は無効になります。リセット状態でもプルアップ抵抗は無効になります。存在しない端子に対応するビットは予約ビットです。書く場合、0としてください。

NCODRビットは、ポート端子の出力タイプを設定します。存在しない端子に対応するビットは予約ビットです。書く場合、0としてください。

DSCRビットは、ポートの駆動能力を切り替えます。端子の駆動能力が固定されている場合、対応するビットは読み出し／書き込みが可能ですが、駆動能力は変更できません。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと0が読めます。書く場合、0としてください。

EOF/EORビットは、ポートグループ入力信号のエッジ検出方法を選択します。立ち上がりエッジ検出、立ち下がりエッジ検出、または両エッジ検出を選択できます。EOF/EORビットを01b、10b、または11bにすると、入出力セルの入力許可がアサートされます。それに続いて、外部端子からイベントパルスが入力され、GPIOがELCにイベントパルスを出力します。存在しない端子に対応するビットは予約ビットです。書く場合、0としてください。

ISELビットは、IRQ入力端子を設定します。周辺機能と組み合わせて使用することも可能です。ただし、同じ番号のIRQn（外部端子割り込み）は1つの端子にのみ許可できます。

ASELビットは、アナログ端子を設定します。本ビットで、端子をアナログ端子として設定する場合、以下のように指定します。

1. ポートモード制御ビット（PmnPFS.PMR）で、その端子を汎用入出力ポートに指定します。
2. プルアップ制御ビット（PmnPFS.PCR）で、プルアップ抵抗を無効にします。
3. ポート方向ビット（PmnPFS.PDR）で、入力に指定します。このとき、端子状態を読むことはできません。PmnPFSレジスタは、ライトプロテクトレジスタ（PWPR）によって保護されています。書き込み禁止を解除してから、レジスタを書き換えてください。

未指定のIRQnに対するISELビットは予約ビットです。未指定のアナログ入出力端子に対するASELビットは予約ビットです。

PMRビットは、ポートの端子機能を設定します。存在しない端子に対応するビットは予約ビットです。書く場合、0としてください。

PSEL[4:0] ビットは、周辺機能を割り当てます。

製品ごとの周辺選択設定に関する詳細は [20.6 製品ごとの周辺選択設定](#) を参照してください。

20.2.6 書き込みプロテクトレジスタ (PWPR)

アドレス [PMISC.PWPR 4004 0D03h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	BOWI	PFSWE	—	—	—	—	—	—
リセット後の値	1	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	PFSWE	PmnPFS レジスタ書き込み許可	0 : PmnPFS レジスタへの書き込みを禁止 1 : PmnPFS レジスタへの書き込みを許可	R/W
b7	BOWI	PFSWE ビット書き込み禁止	0 : PFSWE ビットへの書き込みを許可 1 : PFSWE ビットへの書き込みを禁止	R/W

PFSWE ビット (PmnPFS レジスタ書き込み許可)

PFSWE ビットを1にしたときのみ、PmnPFS レジスタに対する書き込みが許可されます。最初に BOWI ビットに0を書きしてから、PFSWE ビットを1にする必要があります。

BOWI ビット (PFSWE ビット書き込み禁止)

BOWI ビットを0にしたときのみ、PFSWE ビットに対する書き込みが許可されます。

20.2.7 イーサネットコントロールレジスタ (PFENET)

アドレス [PMISC.PFENET 4004 0D00h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	PHYMODE0	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	PHYMODE0	イーサネットモード設定チャンネル0	0 : RMIIモード (ETHERCチャンネル0) 1 : MIIモード (ETHERCチャンネル0)	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

PHYMODE0 ビット (イーサネットモード設定チャンネル0)

ETHERC チャンネル0のPHYモードを設定します。端子機能選択ビット (PmnPFS.PSEL[4:0]) で設定したモードと同じモードに設定してください。PmnPFS.PSEL[4:0] ビットでRMIIモードの信号を指定した場合、PHYMODE ビットを0 (RMIIモード) にしてください。PmnPFS.PSEL[4:0] ビットでMIIモードの信号を指定した場合、PHYMODE ビットを1 (MIIモード) にしてください。

20.3 動作説明

20.3.1 汎用入出力ポート

P000 ~ P007、P108 ~ P110、および P300 以外のすべての端子は、リセット後は汎用入力ポートとして動作します。汎用入出力ポートは各ポート 16 ビットで構成され、ポートコントロールレジスタ (PCNTRn; n = 1 ~ 4) によるポート単位のアクセス、またはポート mn 端子機能選択レジスタによる端子単位のアクセスが可能です。これらのレジスタの詳細は、[20.2 レジスタの説明](#)を参照してください。

各ポートのビットを以下に示します。

- ポート方向ビット (PDRn) : 入力/出力の方向を選択する
- ポート出力データビット (PODRn) : 出力用データを格納する
- ポート入力データビット (PIDRn) : 端子状態を示す
- イベント入力データビット (EIDRn) : ELC_PORT1, 2, 3, 4 信号発生時の端子状態を示す
- ポート出力設定ビット (POSRn) : ソフトウェア書き込み発生時の出力値を示す
- ポート出力リセットビット (PORRn) : ソフトウェア書き込み発生時の出力値を示す
- イベント出力設定ビット (EOSRn) : ELC_PORT1, 2, 3, 4 信号発生時の出力値を示す
- イベント出力リセットビット (EORRn) : ELC_PORT1, 2, 3, 4 信号発生時の出力値を示す

20.3.2 ポート機能選択

各端子の設定時、以下のポート機能を利用できます。

- 入出力設定 : CMOS 出力または NMOS オープンドレイン出力、プルアップ制御、および駆動強度
- 汎用入出力ポート : ポート方向、出力データ設定、および入力データの読み出し
- 代替機能 : 端子への機能の割り当て

各端子はそれぞれポート mn 端子機能選択レジスタ (PmnPFS) に対応しており、PODR、PIDR、PDR などの対応ビットを持ちます。さらに、PmnPFS レジスタが持つビット :

- PCR : 入力プルアップ MOS のオン/オフを切り替えるためのプルアップ抵抗制御ビット
- NCODR : 各端子の出力タイプを選択するための N チャネルオープンドレイン制御ビット
- DSCR : 駆動能力を選択するための駆動能力制御ビット
- EOR : ポート入力の立ち上がりエッジ検出に使用する立ち上がり時イベントビット
- EOF : ポート入力の立ち下がりエッジ検出に使用する立ち下がり時イベントビット
- ISEL : IRQ 入力端子を設定するための IRQ 入力許可ビット
- ASEL : アナログ端子を設定するためのアナログ入力許可ビット
- PMR : 各ポートの端子機能を設定するためのポートモード制御ビット
- PSEL[4:0] : 対応する周辺機能を選択するためのポート機能選択ビット

これらの設定を実行するには、ポート mn 端子機能選択レジスタに対して単一レジスタアクセスを行います。詳細は、[20.2.5 ポート mn 端子機能選択レジスタ \(PmnPFS/PmnPFS_HA/PmnPFS_BY\) \(m = 0 ~ 8; n = 00 ~ 15\)](#) を参照してください。

20.3.3 ELC のポートグループ機能

本 MCU では、ポート 1～4 がポートグループ機能に割り当てられています。

20.3.3.1 ELC から ELC_PORT1, 2, 3, 4 が入力された場合の動作

ELC から ELC_PORT1, 2, 3, 4 信号が入力されたとき、本 MCU は、以下に示す 2 つの機能をサポートしています。

(1) EIDR への入力

GPI 機能 (PmnPFS レジスタで PDR = 0 および PMR = 0) では、ELC から ELC_PORT1, 2, 3, 4 信号が入力されると、入出力セルの入力許可がアサートされ、外部端子からのデータが EIDR ビットに読み出されます。

GPO 機能 (PDR = 1) または周辺モード (PMR = 1) では、外部端子から EIDR ビットに 0 が入力されます。




図 20.2 イベントポート入力データ

(2) EOSR/EORR による PODR からの出力

ELC_PORT1, 2, 3, 4 信号の発生時に、EOSR/EORR ビット設定値に基づいて、PODR から外部端子へデータが出力されます。

- EOSR を 1 にすると、ELC_PORT1, 2, 3, 4 信号の発生時に PODR レジスタは外部端子へ 1 を出力する。EOSR = 0 の場合、PODR の値が保持される
- EORR を 1 にすると、ELC_PORT1, 2, 3, 4 信号の発生時に PODR レジスタは外部端子へ 0 を出力する。EORR = 0 の場合、PODR の値が保持される

図 20.3 を参照してください。




図 20.3 イベントポート出力データ

20.3.3.2 イベントパルスが ELC に入力された場合の動作

外部端子から ELC へイベントパルスを出力するには、PmnPFS レジスタの EOR/EOF ビットを設定します。詳細は、[20.2.5 ポート mn 端子機能選択レジスタ \(PmnPFS/PmnPFS_HA/PmnPFS_BY\) \(m = 0 ~ 8; n = 00 ~ 15\)](#) を参照してください。EOR/EOF ビットを設定すると、入出力セルの入力許可がアサートされます。

外部端子からのデータが入力となります。たとえばポート 1 に対して、P100 から P115 へデータが入力されると、これら 16 端子のデータは OR 論理で構成されます。このデータは、ワンショットパルスとして形成され、ELC に入力されます。ポート 2 ~ 4 の動作も同じです。[図 20.4](#) を参照してください。




図 20.4 イベントパルスの発生

20.4 未使用端子の処理

表 20.3 に、未使用端子の処理方法を示します。

表 20.3 未使用端子の処理

端子名	未使用時の処理
MD	モード端子として使用
RES	抵抗を介してVCCに接続（プルアップ）
USB_DP	開放したまま
USB_DM	開放したまま
P200/NMI	抵抗を介してVCCに接続（プルアップ）
EXTAL	メインクロック発振器を使用しない場合、MOSCCR.MOSTPビットを1（汎用ポートP212）に設定。この端子をポートP212として使用しない場合、P1x～P8xと同じ処理をしてください。
XTAL	メインクロック発振器を使用しない場合、MOSCCR.MOSTPビットを1（汎用ポートP213）に設定。外部クロックがEXTAL端子に入力される場合、XTAL端子はP213として機能する。この端子をポートP213として使用しない場合、P1x～P8xと同じ処理をしてください。
XCIN	抵抗を介してVSSに接続（プルダウン）
XCOUT	開放したまま
P000～P009	<ul style="list-style-type: none"> 入力（PCNTR1.PDRn = 0）に設定した場合、対応する端子を抵抗を介してAVCC0に接続（プルアップ）、または抵抗を介してAVSS0に接続（プルダウン）^{（注1）} 出力（PCNTR1.PDRn = 1）に設定した場合、端子を解放^{（注1）}
P1x～P8x	<ul style="list-style-type: none"> 入力（PCNTR1.PDRn = 0）に設定した場合、対応する端子を抵抗を介してVCCに接続（プルアップ）、または抵抗を介してVSSに接続（プルダウン）^{（注1）（注2）} 出力（PCNTR1.PDRn = 1）に設定した場合、端子を解放^{（注1）（注3）}
VREFH0, VREFH	AVCC0に接続
VREFL0, VREFL	AVSS0に接続
VBATT	VCCまたはVSSに接続

- 注 1. PmnPFS.PMR ビット、PmnPFS.ISEL ビット、PmnPFS.PCR ビット、および PmnPFS.ASEL ビットを 0 にクリアしてください。
- 注 2. P108、P110、および P300 端子は、初期値（PmnPFS.PCR = 1）から有効な入力プルアップなので、抵抗を介して VCC に接続（プルアップ）することを推奨します。
- 注 3. P109 端子は、初期値から出力されるので、出力（PCNTR1.PDRn = 1）として設定することを推奨します。

20.5 使用上の注意事項

20.5.1 端子機能の設定手順

入出力端子機能を設定するには、下記の手順に従ってください。

1. PWPR.BOWI ビットをクリアします。PWPR.PFSWE ビットに書き込みできるようになります。
2. PWPR.PFSWE ビットを 1 にします。PmnPFS レジスタに書き込みできるようになります。
3. 当該端子の PMR のポートモード制御をクリアして、汎用入出力ポートに設定します。
4. PmnPFS.PSEL[4:0] ビットによって、この端子の入出力機能を設定します。
5. 必要に応じて PMR ビットを 1 にして、選択した入出力機能に切り替えます。
6. PWPR.PFSWE ビットをクリアします。PmnPFS レジスタへの書き込みが禁止されます。
7. PWPR.BOWI ビットを 1 にします。PWPR.PFSWE ビットへの書き込みが禁止されます。

20.5.2 ポートグループ入力の使用手順

ポートグループ入力（ポート 1～4）を使用するには、下記の手順に従ってください。

1. ELSRx.ELSS[8:0] ビットを 0000 0000b にして、意図しないパルスが無視します。詳細は、「[19. イベントリンクコントローラ \(ELC\)](#)」を参照してください。
2. PmnPFS.EOF/EOR ビットを設定して、立ち上がりエッジ検出、立ち下がりエッジ検出、または両エッジ検出を指定します。
3. ダミーリードを実行するか、少しの間（たとえば 100ns）待ちます。意図しないパルスが無視するかどうかは、外部端子の初期値によって異なります。
4. ELSRx.ELSS[8:0] ビットを設定して、イベント信号を許可します。

20.5.3 ポート出力データレジスタ (PODR) の概要

このレジスタは下記のようにデータを出力します。

1. ELC_PORT1, 2, 3, 4 信号の発生時に PCNTR4.EORRn が 1 の場合、0 を出力する。
2. ELC_PORT1, 2, 3, 4 信号の発生時に PCNTR4.EOSRn が 1 の場合、1 を出力する。
3. PCNTR3.PORRn に 1 を設定すると、0 を出力する。
4. PCNTR3.POSRn に 1 を設定すると、1 を出力する。
5. PCNTR1.PODRn が設定された結果、0 または 1 を出力する。
6. PmnPFS.PODRn が設定された結果、0 または 1 を出力する。

上記の番号は、PODR への書き込み優先順位に相当しています。たとえば、上記の 1. と 3. が同時に発生した場合、優先順位の高い 1. が実行されます。

20.5.4 アナログ機能使用時の注意事項

アナログ機能を使用するには、ポートモード制御ビット (PMR) とポート方向ビット (PDR) を両方とも 0 にして、端子が汎用入力ポートとして動作できるようにしてください。その後、ポート mn 端子機能選択レジスタ (PmnPFS.ASEL) のアナログ入力許可ビット (ASEL) を 1 にしてください。

20.5.5 入出力バッファの仕様

P402、P403、および P404 は、RTC 入力、AGT 入力、およびその他の周辺機能として使用できます。

表 20.4 に、P402、P403、P404 の仕様を示します。

表 20.4 P402、P403、P404 の仕様

I/Oポート	機能			他の周辺機能 イネーブルレジスタ	その他の周辺機能 CAC、GPT、CAN、SCI、SSIE、ETHERC (MII)、ETHERC (RMII)、SDHI、割り込み、 およびPDC
	RTCおよびAGT 入カイネーブルレジスタ	RTC	AGT		
P402	VBTICTLR.VCH0INEN	RTCIC0	AGTIO0 AGTIO1	P402PFS.PSEL およびPMR	詳細は表 20.13を参照してください。 入出力端子機能のレジスタ設定（ポート4）
P403	VBTICTLR.VCH1INEN	RTCIC1	AGTIO0 AGTIO1	P403PFS.PSEL およびPMR	
P404	VBTICTLR.VCH2INEN	RTCIC2	—	P404PFS.PSEL およびPMR	

これらの RTC および AGT 入力は、VBTICTLR レジスタによって制御されます。また、このレジスタは、RTC および AGT 入力機能選択において最優先されます。図 20.5 を参照してください。

VBTICTLR レジスタは、リセット時に初期化されません。そのため、RTC または AGT 入力を使用しない場合、VBTICTLR レジスタの対応するビットは、リセット後に 0 にする必要があります。

VBTICTLR レジスタの詳細は 12.2.2 VBATT 入力コントロールレジスタ (VBTICTLR) を参照してください。




図 20.5 P402、P403、P404 の接続図

20.6 製品ごとの周辺選択設定

本節では、PmnPFS レジスタの端子機能選択設定について説明します。いくつかの端子名には、A、B、および C という接尾語が付加されています。IIC、SPI、SSIE、ETHERC および SDHI 機能を割り当てる場合、同じ接尾語の機能端子を選択してください。その他の端子は、接尾語に関係なく選択可能です。ただし、同じ機能を2つ以上の端子に同時に割り当てることはしないでください。

20.7 PmnPFS レジスタ設定に関する注意事項

- (1) ポート mn 端子機能選択レジスタ (PmnPFS) では、対象端子の PMR ビットが 0 のときに、PSEL ビットを必ず設定しなければなりません。PMR ビットが 1 のときに PSEL[4:0] ビットを設定すると、入力機能選択時は意図しないエッジが入力され、出力機能選択時は意図しないパルスが外部端子に出力される場合があります。
- (2) PmnPFS レジスタの PSEL[4:0] ビットでは、許可された値 (機能) 以外に設定しないでください。このレジスタに許可されていない値を設定した場合、正しい動作は保証されません。
- (3) PmnPFS レジスタでは、1 つの機能を複数の端子に割り付けしないでください。
- (4) ポート 0 とポート 5 は、A/D コンバータや D/A コンバータなどのアナログ機能を持っています。これらの端子をアナログ機能用に使用する場合、分解能の低下を防止するため、PMR ビットと PDR ビットは 0 にしてください。その後、ASEL ビットを 1 にしてください。

表 20.5 入出力端子機能のレジスタ設定 (ポート 0)

PSEL[4:0] ビット 設定値	機能	端子							
		P000	P001	P002	P003	P004	P005	P006	P007
00000b (リセット後の値)	Hi-z/JTAG/SWD	Hi-Z							
ASEL ビット		AN000/ IVCMP2	AN001/ IVCMP2	AN002/ IVCMP2	AN007	AN100/ IVCMP2	AN101/ IVCMP2	AN102/ IVCMP2	AN107
ISEL ビット		IRQ6-DS	IRQ7-DS	IRQ8-DS	—	IRQ9-DS	IRQ10-DS	IRQ11-DS	—
DSCR[1:0] ビット	駆動能力制御	(注1)	(注1)	(注1)	(注1)	(注1)	(注1)	(注1)	(注1)
NCODR ビット	Nチャネルオープン ドレイン	○	○	○	○	○	○	○	○
PCR ビット	プルアップ	○	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	○	○	○

○：可能

注 1. このポートの駆動強度は、PmnPFS.DSCR[1:0] ビットで制御することはできません。

表 20.6 入出力端子機能のレジスタ設定 (ポート0)

PSEL[4:0]ビット 設定値	機能	端子			
		P008	P009	P014	P015
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z			
ASELビット		AN003	AN004	AN005/ AN105/ DA0/ IVREF3	AN006/ AN106/ DA1/ IVCMP1
ISELビット		IRQ12-DS	IRQ13-DS	—	IRQ13
DSCR[1:0]ビット	駆動能力制御	(注1)	(注1)	(注1)	(注1)
NCODRビット	Nチャネルオープン ドレイン	○	○	○	○
PCRビット	プルアップ	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○
	100ピン	○		○	○

○ : 可能

注 1. このポートの駆動強度は、PmnPFS.DSCR[1:0] ビットで制御することはできません。

表 20.7 入出力端子機能のレジスタ設定 (ポート1)

PSEL[4:0]ビット 設定値	機能	端子							
		P100	P101	P102	P103	P104	P105	P106	P107
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z							
00001b	AGT	AGTIO0	AGTEE0	AGTO0	—	—	—	AGTOB0	AGTOA0
00010b	GPT	GTETRGA	GTETRGB	GTOWLO	GTOWUP	GTETRGB	GTETRGA	—	—
00011b	GPT (注2)	GTIOC5B	GTIOC5A	GTIOC2B_A	GTIOC2A_A	GTIOC1B	GTIOC1A	GTIOC8B	GTIOC8A
00100b	SCI	RXD0/MISO0/ SCL0	TXD0/MOSI0/ SDA0	SCK0	CTS0_RTS0/ SS0	RXD8/MISO8/ SCL8	TXD8/MOSI8/ SDA8	SCK8	CTS8_RTS8/ SS8
00101b	SCI	SCK1	CTS1_RTS1/ SS1	—	—	—	—	—	—
00110b	SPI (注1)	MISOA_A	MOSIA_A	RSPCKA_A	SSLA0_A	SSLA1_A	SSLA2_A	SSLA3_A	—
00111b	IIC (注1)	SCL1_B	SDA1_B	—	—	—	—	—	—
01000b	KINT	KR00	KR01	KR02	KR03	KR04	KR05	KR06	KR07
01010b	CAC/ADC12	—	—	ADTRG0	—	—	—	—	—
01011b	バス	D00[A00/D00]/ DQ00	D01[A01/D01]/ DQ01	D02[A02/D02]/ DQ02	D03[A03/D03]/ DQ03	D04[A04/D04]/ DQ04	D05[A05/D05]/ DQ05	D06[A06/D06]/ DQ06	D07[A07/D07]/ DQ07
10000b	CAN	—	—	CRX0	CTX0	—	—	—	—
ASELビット		—	—	—	—	—	—	—	—
ISELビット		IRQ2	IRQ1	—	—	IRQ1	IRQ0	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	○	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	○	○	○

○ : 可能

— : 設定禁止

注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。

注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出力スキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.8 入出力端子機能のレジスタ設定 (ポート1)

PSEL[4:0]ビット 設定値	機能	端子							
		P108	P109	P110	P111	P112	P113	P114	P115
00000b (リセット後の値)	Hi-Z/JTAG/SWD	TMS/SWDIO	TDO/SWO	TDI	Hi-Z				
00010b	GPT	GTOULO	GTOVUP	GTOVLO	—	—	—	—	—
00011b	GPT (注2)	GTIOC0B_A	GTIOC1A_A	GTIOC1B_A	GTIOC3A_A	GTIOC3B_A	GTIOC2A	GTIOC2B	GTIOC4A
00100b	SCI	—	—	CTS2_RTS2/ SS2	SCK2	TXD2/MOSI2/ SDA2	RXD2/MISO2/ SCL2	—	—
00101b	SCI	CTS9_RTS9/ SS9	TXD9/MOSI9/ SDA9	RXD9/MISO9/ SCL9	SCK9	SCK1	—	—	—
00110b	SPI (注1)	SSLB0_B	MOSIB_B	MISOB_B	RSPCKB_B	SSLB0_B	—	—	—
01001b	CLKOUT/ACMPHS/ RTC	—	CLKOUT	VCOUT	—	—	—	—	—
01011b	バス	—	—	—	A05	A04	A03	A02	A01
10000b	CAN	—	CTX1	CRX1	—	—	—	—	—
10010b	SSIE (注1)	—	—	—	—	SSIBCK0_B	SSILRCK0/ SSIFS0_B	SSIRXD0_B	SSITXD0_B
ASELビット		—	—	—	—	—	—	—	—
ISELビット		—	—	IRQ3	IRQ4	—	—	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	○	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	○	○	○

○：可能
—：設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。
- 注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.9 入出力端子機能のレジスタ設定 (ポート2)

PSEL[4:0]ビット 設定値	機能	端子							
		P200 (注4)	P201	P202	P203	P204	P205	P206	P207
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z							
00001b	AGT	—	—	—	—	AGTIO1	AGTO1	—	—
00010b	GPT	—	—	—	—	GTIW	GTIV	GTIU	—
00011b	GPT (注2)	—	—	GTIOC5B	GTIOC5A	GTIOC4B	GTIOC4A	—	—
00100b	SCI	—	—	SCK2	CTS2_RTS2/ SS2	SCK4	TXD4/MOSI4/ SDA4	RXD4/MISO4/ SCL4	—
00101b	SCI	—	—	RXD9/MISO9/ SCL9	TXD9/MOSI9/ SDA9	SCK9	CTS9_RTS9/ SS9	—	—
00110b	SPI (注1)	—	—	MISOB_A	MOSIB_A	RSPCKB_A	SSLB0_A	SSLB1_A	SSLB2_A
00111b	IIC (注1)	—	—	—	—	SCL0_B	SCL1_A	SDA1_A	—
01001b	CLKOUT/ACMPHS/ RTC	—	—	—	—	—	CLKOUT	—	—
01010b	CAC/ADC12	—	—	—	—	CACREF	—	—	—
01011b	バス	—	—	WR1/BC1	A19	A18	A16	WAIT	A17
01100b	CTSU	—	—	—	TSCAP	TS00	TSCAP	TS01	TS02
10000b	CAN	—	—	CRX0	CTX0	—	—	—	—
10001b	QSPI	—	—	—	—	—	—	—	QSSL
10010b	SSIE (注1)	—	—	—	—	SSIBCK0_C	SSILRCK0/ SSIFS0_C	SSIDATA0_C	—
10011b	USBFS	—	—	—	—	USB_OVRCU RB-DS	USB_OVRCU RA-DS	USB_VBUSEN	—
10101b	SDHI (注1)	—	—	SD0DAT6_A	SD0DAT5_A	SD0DAT4_A	SD0DAT3_A	SD0DAT2_A	—
10110b	ETHERC (MII)	—	—	ET0_ERXD2	ET0_COL	ET0_RX_DV	ET0_WOL	ET0_LINKSTA	—
10111b	ETHERC (RMII)	—	—	—	—	—	ET0_WOL	ET0_LINKSTA	—
ASELビット		—	—	—	—	—	—	—	—
ISELビット		—	—	IRQ3-DS	IRQ2-DS	—	IRQ1-DS	IRQ0-DS	—
DSCR[1:0]ビット	駆動能力制御	—	(注3)	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	—	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○	○
	100ピン	○	○	—	—	—	○	○	○

○：可能
—：設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。
- 注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。
- 注 3. このポートの駆動強度は、PmnPFS.DSCR[1:0]ビットで制御することはできません。
- 注 4. NMIピン割り込みを使用する場合、ポート関連のレジスタ設定は必要ありません。

表 20.10 入出力端子機能のレジスタ設定（ポート2）

PSEL[4:0]ビット 設定値	機能	端子						
		P208	P209	P210	P211	P212	P213	P214
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z						
00001b	AGT	—	—	—	—	AGTEE1	—	—
00010b	GPT	GTOVL0	GTOVUP	GTIW	GTIV	GTETRGD	GTETRGC	GTIU
00011b	GPT (注2)	—	—	—	—	GTIOC0B	GTIOC0A	—
00101b	SCI	—	—	—	—	RXD1/MISO1/ SCL1	TXD1/MOSI1/ SDA1	—
01010b	CAC/ADC12	—	—	—	—	—	ADTRG1	—
01011b	バス	CS4	CS5	CS6	CS7	—	—	—
10001b	QSPI	QIO3	QIO2	QIO1	QIO0	—	—	QSPCLK
10101b	SDHI (注1)	SD0DAT0_B	SD0WP	SD0CD	SD0CMD_B	—	—	SD0CLK_B
10110b	ETHERC (MII)	ET0_LINKSTA	ET0_EXOUT	ET0_WOL	ET0_MDIO	—	—	ET0_MDC
10111b	ETHERC (RMII)	ET0_LINKSTA	ET0_EXOUT	ET0_WOL	ET0_MDIO	—	—	ET0_MDC
11010b	Trace (Debug)	TDATA3	TDATA2	TDATA1	TDATA0	—	—	TCLK
ASELビット		—	—	—	—	—	—	—
ISELビット		—	—	—	—	IRQ3	IRQ2	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャンネルオープン ドレイン	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	○	○

○：可能

—：設定禁止

注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。

注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスキューの仕様（ t_{GTISK} ）に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.11 入出力端子機能のレジスタ設定（ポート3）

PSEL[4:0]ビット 設定値	機能	端子							
		P300	P301	P302	P303	P304	P305	P306	P307
00000b (リセット後の値)	Hi-Z/JTAG/SWD	TCK/SWCLK	Hi-Z						
00001b	AGT	—	AGTIO0	—	—	—	—	—	—
00010b	GPT	—	GTOULO	GTOUUP	—	GTOWLO	GROWUP	GTOULO	GTOUUP
00011b	GPT (注2)	GTIOC0A_A	GTIOC4B	GTIOC4A	GTIOC7B	GTIOC7A	—	—	—
00100b	SCI	—	RXD2/MISO2/ SCL2	TXD2/MOSI2/ SDA2	—	RXD6/MISO6/ SCL6	TXD6/MOSI6/ SDA6	SCK6	CTS6_RTS6/ SS6
00101b	SCI	—	CTS9_RTS9/ SS9	—	—	—	—	—	—
00110b	SPI (注1)	SSLB1_B	SSLB2_B	SSLB3_B	—	—	—	—	—
01011b	バス	—	A06	A07	A08	A09	A10	A11	A12
10001b	QSPI	—	—	—	—	—	QSPCLK	QSSL	QIO0
ASELビット		—	—	—	—	—	—	—	—
ISELビット		—	IRQ6	IRQ5	—	IRQ9	IRQ8	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャンネルオープン ドレイン	○	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	○	○	○

○：可能
—：設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。
- 注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.12 入出力端子機能のレジスタ設定（ポート3）

PSEL[4:0]ビット 設定値	機能	端子					
		P308	P309	P310	P311	P312	P313
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z					
00001b	AGT	—	—	AGTEE1	AGTOB1	AGTOA1	—
00100b	SCI	—	—	—	—	—	—
00101b	SCI	—	RXD3	TXD3	SCK3	CTS3_RTS3/ SS3	—
01010b	CAC/ADC12	—	—	—	—	—	—
01011b	バス	A13	A14	A15	CS2/RAS	CS3/CAS	A20
10001b	QSPI	QIO1	QIO2	QIO3	—	—	—
10101b	SDHI (注1)	—	—	—	—	—	SD0DAT7_A
10110b	ETHERC (MII)	—	—	—	—	—	ET0_ERXD3
ASELビット		—	—	—	—	—	—
ISELビット		—	—	—	—	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○
	100ピン	—	—	—	—	—	—

○：可能
—：設定禁止

注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性の AC タイミングは各グループで測定しています。

表 20.13 入出力端子機能のレジスタ設定 (ポート4)

PSEL[4:0]ビット 設定値	機能	端子							
		P400	P401	P402	P403	P404	P405	P406	P407
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z							
00001b	AGT	AGTIO1	—	—	—	—	—	—	AGTIO0
00010b	GPT	—	GTETRGA	—	—	—	—	—	—
00011b	GPT (注3)	GTIOC6A	GTIOC6B	—	GTIOC3A	GTIOC3B	GTIOC1A	GTIOC1B	—
00100b	SCI	SCK4	CTS4_RTS4/ SS4	—	—	—	—	—	CTS4_RTS4/ SS4
00101b	SCI	SCK7	TXD7/MOSI7/ SDA7	RXD7/MISO7/ SCL7	CTS7_RTS7/ SS7	—	—	—	—
00110b	SPI (注2)	—	—	—	—	—	—	SSLB3_C	SSLB3_A
00111b	IIC (注2)	SCL0_A	SDA0_A	—	—	—	—	—	SDA0_B
01001b	CLKOUT/ACMPHS/ RTC	—	—	—	—	—	—	—	RTCOUT
01010b	CAC/ADC12	ADTRG1	—	CACREF	—	—	—	—	ADTRG0
01100b	CTSU	—	—	—	—	—	—	—	TS03
10000b	CAN	—	CTX0	CRX0	—	—	—	—	—
10010b	SSIE (注2)	AUDIO_CLK	—	AUDIO_CLK	SSIBCK0_A	SSILRCK0/ SSIFS0_A	SSITXD0_A	SSIRXD0_A	—
10011b	USBFS	—	—	—	—	—	—	—	USB_VBUS
10101b	SDHI (注2)	—	—	—	SD1DAT7_B	SD1DAT6_B	SD1DAT5_B	SD1DAT4_B	—
10110b	ETHERC (MII)	ET0_WOL	ET0_MDC	ET0_MDIO	ET0_LINKSTA	ET0_EXOUT	ET0_TX_EN	ET0_RX_ER	ET0_EXOUT
10111b	ETHERC (RMII) (注2)	ET0_WOL	ET0_MDC	ET0_MDIO	ET0_LINKSTA	ET0_EXOUT	RMII0_TXD_E N_B	RMII0_TXD1_ B	ET0_EXOUT
11000b	PDC	—	—	VSYNC	PIXD7	PIXD6	PIXD5	PIXD4	—
Don't care	AGT, RTC	—	—	AGTIO0 (注1) / AGTIO1 (注1) / RTICIC0 (注1)	AGTIO0 (注1) / AGTIO1 (注1) / RTICIC1 (注1)	RTICIC2 (注1)	—	—	—
ASELビット		—	—	—	—	—	—	—	—
ISELビット		IRQ0	IRQ5-DS	IRQ4-DS	—	—	—	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャンネルオープン ドレイン	○	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	○	○	○

○：可能
—：設定禁止

- 注 1. この端子機能を使用する場合は、該当端子を汎用入力 (PmnPFS.PDR ビットと PmnPFS.PMR ビットを 0) にしてください。
- 注 2. 所属グループを示すため、端子名の末尾に “_A” や “_B” などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性の AC タイミングは各グループで測定しています。
- 注 3. 中駆動と高駆動の 2 種類の出力バッファが利用可能です。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.14 入出力端子機能のレジスタ設定（ポート4）

PSEL[4:0]ビット 設定値	機能	端子							
		P408	P409	P410	P411	P412	P413	P414	P415
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z							
00001b	AGT	—	—	AGTOB1	AGTOA1	AGTEE1	—	—	—
00010b	GPT	GTOVLO	GTOVUP	GTOVLO	GTOVUP	GTOULO	GTOUUP	—	—
00011b	GPT (注2)	GTIOC10B	GTIOC10A	GTIOC9B	GTIOC9A	—	—	GTIOC0B	GTIOC0A
00100b	SCI	—	—	RXD0/MISO0/ SCL0	TXD0/MOSI0/ SDA0	SCK0	CTS0_RTS0/ SS0	—	—
00101b	SCI	RXD3/MISO3/ SCL3	TXD3/MOSI3/ SDA3	SCK3	CTS3_RTS3/ SS3	—	—	—	—
00110b	SPI (注1)	—	—	MISOA_B	MOSIA_B	RSPCKA_B	SSLA0_B	SSLA1_B	SSLA2_B
00111b	IIC (注1)	SCL0_B	—	—	—	—	—	—	—
01100b	CTSUS	TS04	TS05	TS06	TS07	TS08	TS09	TS10	TS11
10011b	USBFS	USB_ID	USB_EXICEN	—	—	—	—	—	USB_VBUSEN
10101b	SDHI (注1)	—	—	SD0DAT1_A	SD0DAT0_A	SD0CMD_A	SD0CLK_A	SD0WP	SD0CD
10110b	ETHERC (MII)	ET0_CRCS	ET0_RX_CLK	ET0_ERXD0	ET0_ERXD1	ET0_ETXD0	ET0_ETXD1	ET0_RX_ER	ET0_TX_EN
10111b	ETHERC (RMII) (注1)	RMII0_CRCS_D V_A	RMII0_RX_ER _A	RMII0_RXD1_ A	RMII0_RXD0_ A	REF50CK0_A	RMII0_TXD0_ A	RMII0_TXD1_ A	RMII0_TXD_E N_A
11000b	PDC	PIXCLK	HSYNC	PIXD0	PIXD1	PIXD2	PIXD3	PIXD4	PIXD5
ASELビット		—	—	—	—	—	—	—	—
ISELビット		IRQ7	IRQ6	IRQ5	IRQ4	—	—	IRQ9	IRQ8
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャンネルオープン ドレイン	○	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	○	○	○

○：可能

—：設定禁止

注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。

注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出力スキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.15 入出力端子機能のレジスタ設定（ポート5）

PSEL[4:0]ビット 設定値	機能	端子						
		P500	P501	P502	P503	P504	P505	P506
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z						
00001b	AGT	AGTOA0	AGTOB0	—	—	—	—	—
00010b	GPT	GTIU	GTIV	GTIW	GTETRG	GTETRGD	—	—
00011b	GPT (注2)	GTIOC11A	GTIOC11B	GTIOC12A	GTIOC12B	GTIOC13A	GTIOC13B	—
00100b	SCI	—	—	—	CTS6_RTS6/ SS6	SCK6	RXD6/MISO6/ SCL6	TXD6/MOSI6/ SDA6
00101b	SCI	—	TXD5	RXD5	SCK5	CTS5_RTS5/ SS5	—	—
01011b	バス	—	—	—	—	ALE	—	—
10001b	QSPI	QSPCLK	QSSL	QIO0	QIO1	QIO2	QIO3	—
10011b	USBFS	USB_VBUSEN	USB_OVRCU RA	USB_OVRCU RB	USB_EXICEN	USB_ID	—	—
10101b	SDHI (注1)	SD1CLK_A	SD1CMD_A	SD1DAT0_A	SD1DAT1_A	SD1DAT2_A	SD1DAT3_A	SD1CD
ASELビット		AN016/ IVREF0	AN116/ IVREF1	AN017/ IVCMP0	AN117	AN018	AN118	AN019
ISELビット		—	IRQ11	IRQ12	—	—	IRQ14	IRQ15
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○
	100ピン	○	○	○	○	○	—	—

○：可能
—：設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。
- 注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスキューの仕様（ t_{GTISK} ）に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.16 入出力端子機能のレジスタ設定（ポート5）

PSEL[4:0]ビット 設定値	機能	端子		
		P508	P511	P512
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z		
00011b	GPT (注2)	—	GTIOC0B	GTIOC0A
00100b	SCI	SCK6	RXD4/MISO4/ SCL4	TXD4/MOSI4/ SDA4
00101b	SCI	SCK5	—	—
00111b	IIC	—	SDA2	SCL2
10000b	CAN	—	CRX1	CTX1
10101b	SDHI (注1)	SD1DAT3_A	—	—
11000b	PDC	—	PCKO	VSYNC
ASELビット		AN020	—	—
ISELビット		—	IRQ15	IRQ14
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	○	○	○
PCRビット	プルアップ	○	○	○
ピン本数	144ピン、145ピン	○	○	○
	100ピン	○	—	—

○：可能
—：設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性の AC タイミングは各グループで測定しています。
- 注 2. 中駆動と高駆動の 2 種類の出力バッファが利用可能です。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.17 入出力端子機能のレジスタ設定（ポート6）

PSEL[4:0]ビット 設定値	機能	端子					
		P600	P601	P602	P603	P604	P605
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z					
00011b	GPT (注1)	GTIOC6B	GTIOC6A	GTIOC7B	GTIOC7A	GTIOC8B	GTIOC8A
00100b	SCI	—	—	—	—	—	—
00101b	SCI	SCK9	RXD9	TXD9	CTS9_RTS9/ SS9	—	—
01001b	CLKOUT/ACMPHS/ RTC	CLKOUT	—	—	—	—	—
01010b	CAC/ADC12	CACREF	—	—	—	—	—
01011b	バス	RD	WR/ WRO/ DQM00	EBCLK/ SDCLK	D13[A13/D13]/ DQ13	D12[A12/D12]/ DQ12	D11[A11/D11]/ DQ11
ASELビット		—	—	—	—	—	—
ISELビット		—	—	—	—	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○
	100ピン	○	○	○	—	—	—

○：可能
—：設定禁止

注 1. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスキューの仕様（ t_{GTISK} ）に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.18 入出力端子機能のレジスタ設定（ポート6）

PSEL[4:0]ビット 設定値	機能	端子						
		P608	P609	P610	P611	P612	P613	P614
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z						
00011b	GPT (注1)	GTIOC4B	GTIOC5A	GTIOC5B	—	—	—	—
00101b	SCI	—	—	—	CTS7_RTS7/ SS7	SCK7	TXD7	RXD7
01001b	CLKOUT/ACMPHS/ RTC	—	—	—	CLKOUT	—	—	—
01010b	CAC/ADC12	—	—	—	CACREF	—	—	—
01011b	バス	A00/BC0/ DQM1	CS1/CKE	CS0/WE	SDCS	D08[A08/D08]/ DQ08	D09[A09/D09]/ DQ09	D10[A10/D10]/ DQ10
10000b	CAN	—	CTX1	CRX1	—	—	—	—
ASEL ビット		—	—	—	—	—	—	—
ISEL ビット		—	—	—	—	—	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODRビット	Nチャンネルオープン ドレイン	○	○	○	○	○	○	○
PCRビット	プルアップ	○	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○	○
	100ピン	○	○	○	—	—	—	—

○：可能
—：設定禁止

注 1. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.19 入出力端子機能のレジスタ設定（ポート7）

PSEL[4:0]ビット 設定値	機能	端子					
		P700	P701	P702	P703	P704	P705
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z					
00001b	AGT	—	—	—	—	AGT00	AGT100
00011b	GPT (注2)	GTIOC5A	GTIOC5B	GTIOC6A	GTIOC6B	—	—
00101b	SCI	—	—	—	—	—	—
00110b	SPI (注1)	MISOB_C	MOSIB_C	RSPCKB_C	SSLB0_C	SSLB1_C	SSLB2_C
01001b	CLKOUT/ACMPHS/ RTC	—	—	—	VCOOUT	—	—
10000b	CAN	—	—	—	—	CTX0	CRX0
10101b	SDHI (注1)	SD1DAT3_B	SD1DAT2_B	SD1DAT1_B	SD1DAT0_B	SD1CLK_B	SD1CMD_B
10110b	ETHERC (MII)	ET0_ETXD1	ET0_ETXD0	ET0_ERXD1	ET0_ERXD0	ET0_RX_CLK	ET0_CRS
10111b	ETHERC (RMII) (注1)	RMII0_TXD0_ B	REF50CK0_B	RMII0_RXD0_ B	RMII0_RXD1_ B	RMII0_RX_ER_ B	RMII0_CRS_D V_B
11000b	PDC	PIXD3	PIXD2	PIXD1	PIXD0	HSYNC	PIXCLK
ASEL ビット		—	—	—	—	—	—
ISEL ビット		—	—	—	—	—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODR ビット	Nチャネルオープン ドレイン	○	○	○	○	○	○
PCR ビット	プルアップ	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○
	100ピン	—	—	—	—	—	—

○：可能
—：設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性のACタイミングは各グループで測定しています。
- 注 2. 中駆動と高駆動の2種類の出力バッファが利用可能です。出カスケューの仕様（ t_{GTISK} ）に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.20 入出力端子機能のレジスタ設定（ポート7）

PSEL[4:0]ビット 設定値	機能	端子					
		P708	P709	P710	P711	P712	P713
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z					
00001b	AGT	—	—	—	AGTEE0	AGTOB0	AGTOA0
00011b	GPT (注2)	—	—	—	—	GTIOC2B	GTIOC2A
00101b	SCI	RXD1/MISO1/ SCL1	TXD1/MOSI1/ SDA1	SCK1	CTS1_RTS1/ SS1	—	—
00110b	SPI (注1)	SSLA3_B	—	—	—	—	—
01010b	CAC/ADC12	CACREF	—	—	—	—	—
01100b	CTSU	TS12	TS13	TS14	TS15	TS16	TS17
10010b	SSIE	AUDIO_CLK	—	—	—	—	—
10110b	ETHERC (MII)	ET0_ETXD3	ET0_ETXD2	ET0_TX_ER	ET0_TX_CLK	—	—
11000b	PDC	PCKO	—	—	—	—	—
ASEL ビット		—	—	—	—	—	—
ISEL ビット		IRQ11	IRQ10	—	—	—	—
DSCR[1:0] ビット	駆動能力制御	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高	低/中/高
NCODR ビット	Nチャンネルオープン ドレイン	○	○	○	○	○	○
PCR ビット	プルアップ	○	○	○	○	○	○
ピン本数	144ピン、145ピン	○	○	○	○	○	○
	100ピン	○	—	—	—	—	—

○：可能
—：設定禁止

- 注 1. 所属グループを示すため、端子名の末尾に“_A”や“_B”などの文字を付加しています。弊社では同一グループ端子の使用を推奨します。電気的特性の AC タイミングは各グループで測定しています。
- 注 2. 中駆動と高駆動の 2 種類の出力バッファが利用可能です。出カスキューの仕様 (t_{GTISK}) に合わせて、同じ駆動バッファを用いることを推奨します。

表 20.21 入出力端子機能のレジスタ設定（ポート8）

PSEL[4:0]ビット 設定値	機能	端子	
		P800	P801
00000b (リセット後の値)	Hi-Z/JTAG/SWD	Hi-Z	
00101b	SCI	—	—
01011b	バス	D14[A14/D14]/ DQ14	D15[A15/D15]/ DQ15
ASELビット		—	—
ISELビット		—	—
DSCR[1:0]ビット	駆動能力制御	低/中/高	低/中/高
NCODRビット	Nチャネルオープン ドレイン	○	○
PCRビット	プルアップ	○	○
ピン本数	144ピン、145ピン	○	○
	100ピン	—	—

○：可能
—：設定禁止

21. キー割り込み機能 (KINT)

21.1 概要

キー割り込み (KEY_INTKR) は、キーリターンモードレジスタ (KRM) を設定し、キー割り込み入力端子 KR00 ~ KR07 に立ち上がりまたは立ち下がりエッジを入力することで発生させることができます。

表 21.1 にキー割り込み検出端子の配置、表 21.2 にこの機能の構成、そして図 21.1 にブロック図を示します。

表 21.1 キー割り込み検出端子の配置

キー割り込みモード制御 n (n = 0 ~ 7)	内容
KRM0	1ビット単位でKR00信号を制御
KRM1	1ビット単位でKR01信号を制御
KRM2	1ビット単位でKR02信号を制御
KRM3	1ビット単位でKR03信号を制御
KRM4	1ビット単位でKR04信号を制御
KRM5	1ビット単位でKR05信号を制御
KRM6	1ビット単位でKR06信号を制御
KRM7	1ビット単位でKR07信号を制御

表 21.2 キー割り込み機能の構成

項目	構成
入力	KR00 ~ KR07
コントロールレジスタ	キーリターンコントロールレジスタ (KRCTL) キーリターンモードレジスタ (KRM) キーリターンフラグレジスタ (KRF)




図 21.1 キー割り込みのブロック図

注 . 図 21.1 において、すべてのキーリターン要因が OR ゲートでマージされて、マージされたキーリターン要因を KEY_INTKR マスク信号によってマスクするために、キー割り込み (KEY_INTKR) が AND ゲートの出力となります。KRFn (KRMD = 1) を使用する場合、KEY_INTKR マスク信号は、KRFn をクリアすることでアサートされる出力マスクとして使用されます。

21.2 レジスタの説明

21.2.1 キーリターンコントロールレジスタ (KRCTL)

アドレス [KINT.KRCTL 4008 0000h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	KRMD	—	—	—	—	—	—	KREG
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	KREG	検出エッジ選択 (KR00～KR07)	0 : 立ち下がリエッジ 1 : 立ち上がりエッジ	R/W
b6-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	KRMD	キー割り込みフラグ使用状態 (KRF0～KRF7)	0 : キー割り込みフラグを使用しない 1 : キー割り込みフラグを使用する	R/W

KRCTL レジスタは、キー割り込みフラグ (KRF0～KRF7) の使用状態を制御し、検出エッジを設定するためのレジスタです。

21.2.2 キーリターンフラグレジスタ (KRF)

アドレス [KINT.KRF 4008 0004h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	KRF7	KRF6	KRF5	KRF4	KRF3	KRF2	KRF1	KRF0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	KRF_n	キー割り込みフラグn	0 : キー割り込みの検出なし 1 : キー割り込みの検出あり	R/W


n = 0～7

注. KRMD = 0 の場合、 KRF_n ビットを 1 にすることは禁止です。
 KRF_n ビットを 1 に設定しても KRF_n の値は変化しません。 KRF_n ビットをクリアする場合は、0 を書き込む前に該当ビットが 1 であることを確認し、その後でその他のビットには 1 を書き込んでください。

KRF レジスタは、キー割り込みフラグ (KRF0～KRF7) を制御するレジスタです。

21.2.3 キーリターンモードレジスタ (KRM)

アドレス KINT.KRM 4008 0008h



ビット	シンボル	ビット名	機能	R/W
b7-b0	KRMn	キー割り込みモード制御n	0 : キー割り込み信号の検出なし 1 : キー割り込み信号の検出あり	R/W

n = 0 ~ 7

- 注 . 対応するキー割り込み入力端子をプルアップ機能に設定することで、内蔵プルアップ抵抗の適用が可能です。詳細は、「[20. I/Oポート](#)」を参照してください。
- キー割り込みは PmnPFS.PSEL ビットで割り当てることができます。詳細は、「[20. I/Oポート](#)」を参照してください。
- キー割り込み入力端子へ入力中の信号が Low レベル (KREG = 0) または High レベル (KREG = 1) のとき、KRM レジスタの対象ビットがセットされると割り込みが発生します。この割り込みを無視するには、割り込み処理を禁止してから、KRM レジスタを設定してください。

KRM レジスタは、キー割り込みモードの設定を行うレジスタです。

21.3 動作説明

21.3.1 キー割り込みフラグを使用しない場合の動作 (KRMD = 0)

キー割り込み端子 KR00 ~ KR07 に、KREG ビットで指定された有効エッジが入力されたとき、キー割り込み (KEY_INTKR) が発生します。有効エッジが入力されたチャンネルを判別するには、キー割り込み (KEY_INTKR) の発生後にポートレジスタを読み出して、ポートのレベルをチェックしてください。

KEY_INTKR 信号は、キー割り込み入力端子 (KR00 ~ KR07) の入力レベルに応じて変化します。




図 21.2 キー割り込みが1つのチャンネルに入力された場合の KEY_INTKR 信号の動作

有効エッジが複数のキー割り込み入力端子に入力された場合の動作を図 21.3 に示します。一方の端子に Low レベルが入力中であると、KEY_INTKR 信号がセットされず (KREG = 0 の場合)。そのため、この期間中に他方の端子に立ち下がりエッジが入力されても、再度キー割り込み (KEY_INTKR) は発生しません。図 21.3 の [1] を参照してください。




図 21.3 キー割り込みが複数のチャンネルに入力された場合の KEY_INTKR 信号の動作

21.3.2 キー割り込みフラグを使用する場合の動作 (KRMD = 1)

キー割り込み端子 KR00 ~ KR07 に、KREG ビットで指定された有効エッジが入力されたとき、キー割り込み (KEY_INTKR) が発生します。有効エッジが入力されたチャンネルを判別するには、キー割り込み (KEY_INTKR) の発生後にキーリターンフラグレジスタ (KRF) を読み出します。KRMD ビットが 1 になっている場合は、KRF レジスタの対応するビットをクリアして、KEY_INTKR 信号をクリアしてください。

図 21.4 に示すように、KREG ビットが 0 の場合、1 つのチャンネルに立ち下がりエッジが入力されるごとに、1 回だけ割り込みが発生します。立ち上がりエッジが入力される前や後に KRFn ビットがクリアされても、それ以上割り込みは発生しません。




図 21.4 キー割り込みフラグを使用する場合の KEY_INTKR 信号の基本動作

有効エッジが複数のキー割り込み入力端子に入力された場合の動作を図 21.5 に示します。KR00 端子に立ち下がりエッジが入力された後に、KR01 端子と KR05 端子にも立ち下がりエッジが入力されます (KREG = 0 の場合)。KRF0 ビットがクリアされたとき、KRF1 ビットはセット状態になっています。そのため、KRF0 ビットがクリアされると、KEY_INTKR が PCLKB で 1 クロックの期間 L になった後再び H になります。図 21.5 の [1] を参照してください。

また、KR05 端子に立ち下がりエッジが入力された後に、KRF5 ビットがセットされます。KRF1 ビットは図中の [2] のタイミングでクリアされます。そのため、KRF1 ビットがクリアされると、KEY_INTKR が PCLKB で 1 クロックの期間 L になった後再び H になります。図中の [3] を参照してください。したがって、複数チャンネルに有効エッジが入力されたとき、それぞれキー割り込みを発生させることが可能です。




図 21.5 キー割り込みが複数のチャンネルに入力された場合の KEY_INTKR 信号の動作

21.4 使用上の注意事項

- KEY_INTKR をスヌーズ要求として用いる場合は、KRMD を 0 にすること
- KEY_INTKR をスヌーズモードおよびソフトウェアスタンバイモードから通常モードへ復帰するための割り込み要因として用いる場合は、KRMD ビットを 1 にすること
- キー割り込み機能 (KINT) が端子に割り当てられる場合、この端子入力はソフトウェアスタンバイモード時に常に許可される。また、端子レベルが変化すると、対応する KRFn フラグがセットされる可能性がある。そのため、ソフトウェアスタンバイモードの解除時に、キー割り込みが発生する可能性がある

ソフトウェアスタンバイモード時のキー割り込み端子の変化を無視するには、ソフトウェアスタンバイモードへ遷移する前に、対応する KRM ビットをクリアしてください。ソフトウェアスタンバイモードの解除後は、対応する KRM ビットがセットされる前に、KRFn をクリアする必要があります。

22. GPT 用ポートアウトプットイネーブル (POEG)

22.1 概要

汎用 PWM タイマ (GPT) の出力端子を出力禁止状態とするには、GPT 用ポートアウトプットイネーブル (POEG) 機能において、以下の方法の1つを使用します。

- GTETR_{Gn} 端子 (n = A, B, C, D) の入力レベル検出
- GPT からの出力禁止要求
- コンパレータ割り込み要求検出
- クロック発生回路の発振停止検出
- レジスタ設定

GTETR_{Gn} 端子 (n = A, B, C, D) は、GPT への外部トリガ入力端子としても利用可能です。

表 22.1 に POEG の仕様、図 22.1 にブロック図、そして表 22.2 に入力端子を示します。

表 22.1 POEGの仕様

項目	内容
入力レベル検出による出力禁止制御	極性とフィルタの選択後、GTETR _{Gn} 端子の立ち上がりエッジまたはHighレベルをサンプリングした場合、GPT出力端子を出力禁止に設定可能
GPTからの出力禁止要求	<ul style="list-style-type: none"> • GTIOCAおよびGTIOCB端子が同時にアクティブレベルとなる場合、GPTはPOEGに対して出力禁止要求を発生させる。POEGは、これらの要求を受信して、GTIOCAおよびGTIOCB端子を出力禁止にするか否かの制御が可能 • GPT出力端子がデッドタイムエラーを検出した場合に、GPT出力端子を出力禁止に設定可能
コンパレータ (ACMPHS) 割り込み検出による出力禁止制御	割り込み要求がどのコンパレータ出力結果の変化によって発生した場合でも、GPT出力端子を出力禁止に設定可能
発振停止検出による出力禁止制御	クロック発生回路の発振が停止した場合に、GPT出力端子を出力禁止に設定可能
ソフトウェア (レジスタ) による出力禁止制御	レジスタの設定値を書き換えることにより、GPT出力端子を出力禁止に設定可能
割り込み	<ul style="list-style-type: none"> • 入力レベル検出による出力禁止制御が可能 • GPTまたはACMPHSからの出力禁止要求が可能
GPTに対する外部トリガ出力 (カウント開始/カウント停止/カウントクリア/アップカウント/ダウンカウント/インプットキャプチャ機能)	極性とフィルタの選択後、GTETR _{Gn} 信号をGPTへ出力可能
ノイズフィルタリング	<ul style="list-style-type: none"> • 入力端子 (GTETR_{Gn}) のいずれに対しても、PCLKB/1、PCLKB/8、PCLKB/32、またはPCLKB/128クロックごとに3回のサンプリングを設定可能 • 入力端子 (GTETR_{Gn}) のいずれに対しても、正または負の極性を選択可能 • 極性およびフィルタ選択後の信号状態のモニタが可能




図 22.1 POEGのブロック図

表 22.2 POEGの入力端子

端子名	入出力	機能
GTETRGA	入力	GPT出力端子の出力禁止要求信号およびGPT外部トリガ入力端子A
GTETRGB	入力	GPT出力端子の出力禁止要求信号およびGPT外部トリガ入力端子B
GTETRC	入力	GPT出力端子の出力禁止要求信号およびGPT外部トリガ入力端子C
GTETRGD	入力	GPT出力端子の出力禁止要求信号およびGPT外部トリガ入力端子D

22.2 レジスタの説明

22.2.1 POEGグループn設定レジスタ (POEGGn) (n = A ~ D)

アドレス POEG.POEGGA 4004 2000h, POEG.POEGGB 4004 2100h, POEG.POEGGC 4004 2200h, POEG.POEGGD 4004 2300h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
NFCS[1:0]	NFEN	INV	—	—	—	—	—	—	—	—	—	—	—	—	ST
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	CDRE5	CDRE4	CDRE3	CDRE2	CDRE1	CDRE0	—	OSTPE	IOCE	PIDE	SSF	OSTPF	IOCF	PIDF
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIDF	ポート入力検出フラグ	0: GTETRn端子からの出力禁止要求なし 1: GTETRn端子からの出力禁止要求あり	R(W) (注1)
b1	IOCF	GPTまたはACMPHS出力禁止要求検出フラグ	0: GPTの禁止要求またはコンパレータ割り込みによる出力禁止要求なし 1: GPTの禁止要求またはコンパレータ割り込みによる出力禁止要求あり	R(W) (注1)
b2	OSTPF	発振停止検出フラグ	0: 発振停止検出による出力禁止要求なし 1: 発振停止検出による出力禁止要求あり	R(W) (注1)
b3	SSF	ソフトウェア停止フラグ	0: ソフトウェアによる出力禁止要求なし 1: ソフトウェアによる出力禁止要求あり	R/W
b4	PIDE	ポート入力検出許可	0: GTETRn端子からの出力禁止要求を禁止 1: GTETRn端子からの出力禁止要求を許可	R/W (注2)
b5	IOCE	GPT出力禁止要求許可	0: GPTの禁止要求による出力禁止要求を禁止 1: GPTの禁止要求による出力禁止要求を許可	R/W (注2)
b6	OSTPE	発振停止検出許可	0: 発振停止検出による出力禁止要求を禁止 1: 発振停止検出による出力禁止要求を許可	R/W (注2)
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	CDRE0	ACMP_HS0許可	0: コンパレータ0の禁止要求を禁止 1: コンパレータ0の禁止要求を許可	R/W (注2)
b9	CDRE1	ACMP_HS1許可	0: コンパレータ1の禁止要求を禁止 1: コンパレータ1の禁止要求を許可	R/W (注2)
b10	CDRE2	ACMP_HS2許可	0: コンパレータ2の禁止要求を禁止 1: コンパレータ2の禁止要求を許可	R/W (注2)
b11	CDRE3	ACMP_HS3許可	0: コンパレータ3の禁止要求を禁止 1: コンパレータ3の禁止要求を許可	R/W (注2)
b12	CDRE4	ACMP_HS4許可	0: コンパレータ4の禁止要求を禁止 1: コンパレータ4の禁止要求を許可	R/W (注2)
b13	CDRE5	ACMP_HS5許可	0: コンパレータ5の禁止要求を禁止 1: コンパレータ5の禁止要求を許可	R/W (注2)
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	ST	GTETRn入カステータスフラグ	0: フィルタリング後のGTETRn入力は0 1: フィルタリング後のGTETRn入力は1	R
b27-b17	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b28	INV	GTETRn入力反転	0: GTETRnをそのまま入力 1: GTETRnを反転して入力	R/W
b29	NFEN	ノイズフィルタ有効	0: ノイズフィルタリングを無効 1: ノイズフィルタリングを有効	R/W

ビット	シンボル	ビット名	機能	R/W
b31-b30	NFCS[1:0]	ノイズフィルタクロック選択	b31 b30 0 0 : GTETR _{Gn} 端子の入カレベルをPCLKB/1クロックごとに3回サンプリング 0 1 : GTETR _{Gn} 端子の入カレベルをPCLKB/8クロックごとに3回サンプリング 1 0 : GTETR _{Gn} 端子の入カレベルをPCLKB/32クロックごとに3回サンプリング 1 1 : GTETR _{Gn} 端子の入カレベルをPCLKB/128クロックごとに3回サンプリング	R/W

注 1. フラグをクリアするための0の書き込みのみ可能です。

注 2. リセット後、1回のみ書き込み可能です。

POEGGA ~ POEGGD レジスタは、GPT 端子の出力禁止状態、割り込み、および GPT への外部トリガ入力を制御するレジスタです。以下の説明で POEGG_n とは、POEGGA ~ POEGGD レジスタのすべてを表しています。

22.3 出力禁止制御の動作

以下のいずれかの条件が成立したとき、GTIOCxA、GTIOCxB、および BLDC モータ制御用 3 相 PWM 出力端子を出力禁止に設定できます。

- GTETR_{Gn} 端子の入力レベルまたはエッジ検出
POEG_{Gn}.PIDE ビットが 1 の状態で、POEG_{Gn}.PIDF フラグが 1 になったとき
- GPT からの出力禁止要求
POEG_{Gn}.IOCE ビットが 1 の場合、GTINTAD レジスタで禁止要求が許可されると、POEG_{Gn}.IOCF フラグは 1 になります。GTINTAD.GRPDTE、GTINTAD.GRPABH、および GTINTAD.GRPABL の設定は、GPT レジスタの GTINTAD.GRP[1:0] および OPSCR.GRP[1:0] ビットで選択されたグループに適用される
- コンパレータ (ACMPHS) 割り込み要求検出
POEG_{Gn}.CDRE[5:0] ビットのいずれかが 1 の状態で、コンパレータ割り込みの検出をアクティブにし、対応するコンパレータ割り込みが発生したとき。POEG_{Gn}.IOCF フラグが検出状態を示す
- クロック発生回路の発振停止検出
POEG_{Gn}.OSTPE ビットが 1 の場合、POEG_{Gn}.OSTPF フラグが 1 になる
- SSF ビットの設定
POEG_{Gn}.SSF ビットが 1 のとき、発振停止の検出により GPT と PWM は出力禁止状態になる

出力禁止状態は GPT モジュールで制御されます。GTIOCxA 端子および GTIOCxB 端子の出力禁止は、GPT_x の GTINTAD.GRP[1:0] ビット、GTIOR.OADF[1:0] ビット、および GTIOR.OBDF[1:0] ビットで設定されます。BLDC モータ制御用 3 相 PWM 出力端子の出力禁止は、GPT_OPS の OPSCR.GRP[1:0] ビットおよび OPSCR.GODF ビットで設定されます。

22.3.1 端子入力レベル検出時の動作

POEG_{Gn}.PIDE ビット、POEG_{Gn}.NFCS[1:0] ビット、POEG_{Gn}.NFEN ビット、および POEG_{Gn}.INV ビットに設定された入力条件が、GTETR_{Gn} 端子で発生すると、GPT 出力端子は出力禁止状態になります。

22.3.1.1 デジタルフィルタ

図 22.2 に、デジタルフィルタによる High 検出時の動作を示します。POEGn.INV ビットの極性の設定に対応した High 状態が、POEGn.NFCS[1:0] ビットで選択したサンプリングクロックにおいて 3 回連続して検出されたとき、High 検出とみなされて、GPT 出力端子は出力禁止状態になります。このとき、一度でも Low を検出した場合は High 検出とみなされません。さらに、サンプリングクロックが出力されていない期間は、GTETRn 端子のレベル変化が無視されます。




図 22.2 デジタルフィルタの動作例

22.3.2 GPT からの出力禁止要求

この動作の詳細については、「23. 汎用 PWM タイマ (GPT)」に記載の GTIOC 端子出力のネゲート制御の説明を参照してください。

22.3.3 コンパレータ割り込みの検出

POEGn.CDRE[5:0] ビットが 1 の場合、対応するコンパレータ割り込み要求が発生すると、GPT 出力端子はグループごとに出力禁止状態になります。ステータスフラグは POEGn.IOCF であり、これは GPT の出力禁止検出と共通です。

22.3.4 発振停止検出による出力禁止制御

POEGn.OSTPE ビットが 1 の場合、クロック発生回路の発振停止検出機能が発振停止を検出すると、GPT 出力端子はグループごとに出力禁止状態になります。

22.3.5 レジスタによる出力禁止制御

GPT 出力端子は、ソフトウェア停止フラグ (POEGn.SSF) に書き込むことで直接制御が可能です。

22.3.6 出力禁止状態の解除

出力禁止状態になっている GPT 出力端子を解放するには、リセットによって初期状態に復帰させるか、または下記のフラグをすべてクリアします。

- POEGn.PIDF
- POEGn.IOCF
- POEGn.OSTPF
- POEGn.SSF

外部入力端子 GTETRn が無効ではなく、かつ POEGn.ST ビットが 0 になっていなければ、POEGn.PIDF フラグに 0 を書いても無視されます (フラグはクリアされません)。

GPT の GTST.DTEF フラグ、GTST.OABHF フラグ、および GTST.OABLF フラグがすべて 0 になっている場合にのみ、POEGn.IOCF フラグに 0 を書くこと (フラグをクリアすること) ができます。

クロック発生回路の OSTDSR.OSTDF フラグが 0 になっていない場合、POEGn.OSTPF フラグに 0 を書いても無視されます (フラグはクリアされません)。また、フラグのセットとクリアが同時に発生した場合、セットが優先されます。

図 22.3 に、出力禁止状態の解除タイミングを示します。フラグがクリアされた後、次の GPT カウント周期の開始時に、出力禁止状態が解除されます。




図 22.3 GPT 端子出力の出力禁止状態の解除タイミング

22.4 割り込み要因

POEGは、以下の要因によって、割り込み要求を発生させます。

- 入力レベル検出による出力禁止制御
- GPTからの出力禁止要求
- コンパレータ割り込み要求検出

表 22.3 に、割り込み要求の条件を示します。

表 22.3 割り込み要因と条件

割り込み要因	シンボル	対応するフラグ	トリガ条件
POEGグループA割り込み	POEG_GROUP0	POEGGA.IOCF	GPTからの出力禁止要求の発生 コンパレータ割り込みによる出力禁止要求の発生
		POEGGA.PIDF	GTETRGA端子からの出力禁止要求の発生
POEGグループB割り込み	POEG_GROUP1	POEGGB.IOCF	GPTからの出力禁止要求の発生 コンパレータ割り込みによる出力禁止要求の発生
		POEGGB.PIDF	GTETRGB端子からの出力禁止要求の発生
POEGグループC割り込み	POEG_GROUP2	POEGGC.IOCF	GPTからの出力禁止要求の発生 コンパレータ割り込みによる出力禁止要求の発生
		POEGGC.PIDF	GTETRGC端子からの出力禁止要求の発生
POEGグループD割り込み	POEG_GROUP3	POEGGD.IOCF	GPTからの出力禁止要求の発生 コンパレータ割り込みによる出力禁止要求の発生
		POEGGD.PIDF	GTETRGD端子からの出力禁止要求の発生

22.5 GPT に対する外部トリガ出力

POEG は、下記の GPT 動作のトリガ信号として、GTETR G_n 信号を出力します。

- カウント開始
- カウント停止
- カウントクリア
- アップカウント
- ダウンカウント
- インพุットキャプチャ

POEG G_n .INV ビットで設定した極性信号に対し、POEG G_n .NFCS[1:0] で選択したサンプリングクロックで同じレベルが 3 回連続して入力されたとき、その値が出力されます。コントロールレジスタは [22.3.1 端子入力レベル検出時の動作](#) で記載したビットを設定してください。フィルタリング後の状態は POEG G_n .ST フラグでモニタできます。

図 22.4 に、GPT に対する外部トリガ出力のタイミングを示します。




図 22.4 GPT に対する外部トリガ出力のタイミング

22.6 使用上の注意事項

22.6.1 ソフトウェアスタンバイモードへの遷移

POEGを使用する場合は、ソフトウェアスタンバイモードへ遷移しないでください。このモードではPOEGが停止するため、端子の出力禁止を制御することができません。

22.6.2 GPT 対応端子の指定

POEGは、PmnPFS.PMR および PmnPFS.PSEL ビットによって、GPT 対応端子として指定された場合にのみ出力禁止制御を行います。端子が汎用入出力端子として指定されている場合、POEGは出力禁止制御を行いません。

23. 汎用 PWM タイマ (GPT)

23.1 概要

汎用 PWM タイマ (GPT) は、4 チャンネルの GPT32EH、4 チャンネルの GPT32E、および 6 チャンネルの GPT32 によって構成される 32 ビットタイマです。PWM 波形は、アップカウンタ、ダウンカウンタ、またはアップダウンカウンタを制御することで発生させることができます。GPT は汎用タイマとしても使用可能です。

表 23.1 に GPT の仕様を、表 23.2 に GPT の機能一覧を、図 23.1 にブロック図を、図 23.2 に GPT チャンネルとモジュール名の対応関係を、表 23.3 に入出力端子を示します。

表 23.1 GPTの仕様

項目	内容
機能	<ul style="list-style-type: none"> • 32ビット×14チャンネル • 各カウンタは、アップカウントもしくはダウンカウント（のこぎり波）、またはアップダウンカウント（三角波） • チャンネルごとに独立したクロックソースを選択可能 • チャンネルごとに2本の入出力端子 • チャンネルごとにアウトプットコンペア/インプットキャプチャ用レジスタが2本 • 各チャンネル2本のアウトプットコンペア/インプットキャプチャレジスタに対し、それぞれバッファレジスタとして4本のレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能 • アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称なPWM波形を生成 • チャンネルごとにフレーム周期設定用レジスタを搭載（オーバーフロー/アンダーフローで割り込み可能） • PWM動作の際にデッドタイム生成が可能 • 任意チャンネルのカウンタの同期スタート/ストップ/クリア • 最大8個のELCイベントに対応したアップ/ダウンカウンタのスタート/ストップ/クリア • 入力レベル比較に対応したアップ/ダウンカウンタのスタート/ストップ/クリア • 最大4個の外部トリガに対応したアップ/ダウンカウンタのスタート/ストップ/クリア • デッドタイムエラーおよび出力端子間の短絡検出による出力端子無効機能 • A/Dコンバータの変換開始トリガ生成が可能 • ブラシレスDCモータ制御用のPWM波形生成が可能 • コンペアマッチA~Fイベント、オーバーフローイベント/アンダーフローイベント、および入力UVWエッジイベントをELCに出力可能 • インプットキャプチャおよび入力UVWのノイズフィルタを使用可能 • バスクロック：PCLKA • コアクロック：PCLKD • 周波数比：PCLKA:PCLKD = 1:N (N = 1/2/4/8/16/32/64)

表 23.2 GPTの機能一覧 (1/2)

項目	GPT32EH, GPT32E	GPT32
カウントクロック	PCLKD PCLKD/4 PCLKD/16 PCLKD/64 PCLKD/256 PCLKD/1024	PCLKD PCLKD/4 PCLKD/16 PCLKD/64 PCLKD/256 PCLKD/1024
アウトプットコンペア/インプットキャプチャレジスタ (GTCCR)	GTCCRA GTCCRB	GTCCRA GTCCRB
コンペア/バッファレジスタ	GTCCRC GTCCRD GTCCRE GTCCRF	GTCCRC GTCCRD GTCCRE GTCCRF
周期設定レジスタ	GTPR	GTPR
周期設定バッファレジスタ	GTPBR GTPDBR	GTPBR
入出力端子	GTIOCA GTIOCB	GTIOCA GTIOCB

表 23.2 GPTの機能一覧 (2/2)

項目		GPT32EH, GPT32E	GPT32
外部トリガ入力端子 (注1)		GTETRGA GTETRGB GTETRGC GTETRGD	GTETRGA GTETRGB GTETRGC GTETRGD
カウンタクリア要因		GTPRレジスタコンペアマッチ、インプットキャプチャ、入力端子状態、ELCイベント入力、およびGTETRGN (n = A, B, C, D) 端子入力	GTPRレジスタコンペアマッチ、インプットキャプチャ、入力端子状態、ELCイベント入力、およびGTETRGN (n = A, B, C, D) 端子入力
コンペアマッチ出力	Low出力	可能	可能
	High出力	可能	可能
	トグル出力	可能	可能
インプットキャプチャ機能		可能	可能
デッドタイム自動付加機能		可能	可能 (デッドタイムバッファなし)
PWMモード		可能	可能
位相計数機能		可能	可能
バッファ動作		ダブルバッファ	ダブルバッファ
ワンショット動作		可能	可能
DTCの起動		すべての割り込み要因	すべての割り込み要因
A/D変換開始トリガ		GTADTRAまたはGTADTRBのコンペアマッチ	-
ブラシレスDCモータ制御機能		可能	可能
割り込み要因		10要因 <ul style="list-style-type: none"> • GTCCRAコンペアマッチ/インプットキャプチャ (GPTn_CCMPA) • GTCCRBコンペアマッチ/インプットキャプチャ (GPTn_CCMPB) • GTCCRCコンペアマッチ (GPTn_CMPC) • GTCCRDコンペアマッチ (GPTn_CMPD) • GTCCREコンペアマッチ (GPTn_CMPE) • GTCCRFコンペアマッチ (GPTn_CMPF) • GTADTRAコンペアマッチ (GPTn_ADTRGA) • GTADTRBコンペアマッチ (GPTn_ADTRGB) • GTCNTオーバーフロー (GTPRコンペアマッチ) (GPTn_OVF) • GTCNTアンダーフロー (GPTn_UDF) 	8要因 <ul style="list-style-type: none"> • GTCCRAコンペアマッチ/インプットキャプチャ (GPTn_CCMPA) • GTCCRBコンペアマッチ/インプットキャプチャ (GPTn_CCMPB) • GTCCRCコンペアマッチ (GPTn_CMPC) • GTCCRDコンペアマッチ (GPTn_CMPD) • GTCCREコンペアマッチ (GPTn_CMPE) • GTCCRFコンペアマッチ (GPTn_CMPF) • GTCNTオーバーフロー (GTPRコンペアマッチ) (GPTn_OVF) • GTCNTアンダーフロー (GPTn_UDF)
割り込み間引き機能		GTCNTオーバーフロー (GTPRコンペアマッチ) (GPTn_OVF) の間引き/ GTCNTアンダーフロー (GPTn_UDF) 割り込み (その他割り込みまたはA/D変換要求に対するインターロック機能付き) の間引き	-
イベントリンク (ELC) 機能		可能	可能
ノイズフィルタ機能		可能	可能

注 1. GTETRGN は、POEG モジュールを経由して GPT に接続します。このため、GPT の機能を使用するには、MSTPD14 ビットをクリアすることでクロックを POEG に供給してください。




図 23.1 GPT のブロック図

図 23.2 に複数の GPT の使用例を示します。




図 23.2 GPT チャンネルとモジュール名の対応関係

表 23.3 GPTの入出力端子 (1/2)

チャンネル	端子名	入出力	機能
共通	GTETRGA	入力	外部トリガ入力端子A (ノイズフィルタリング後)
	GTETRGB	入力	外部トリガ入力端子B (ノイズフィルタリング後)
	GTETRGC	入力	外部トリガ入力端子C (ノイズフィルタリング後)
	GTETRGD	入力	外部トリガ入力端子D (ノイズフィルタリング後)
GPT32EH0	GTIOC0A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC0B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT32EH1	GTIOC1A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC1B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT32EH2	GTIOC2A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC2B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT32EH3	GTIOC3A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC3B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT32E4	GTIOC4A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC4B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT32E5	GTIOC5A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC5B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT32E6	GTIOC6A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC6B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT32E7	GTIOC7A	入出力	GTCCRA レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC7B	入出力	GTCCRB レジスタのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子

表 23.3 GPTの入出力端子 (2/2)

チャンネル	端子名	入出力	機能
GPT328	GTIOC8A	入出力	GTCCRA レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC8B	入出力	GTCCRB レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT329	GTIOC9A	入出力	GTCCRA レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC9B	入出力	GTCCRB レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT3210	GTIOC10A	入出力	GTCCRA レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC10B	入出力	GTCCRB レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT3211	GTIOC11A	入出力	GTCCRA レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC11B	入出力	GTCCRB レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT3212	GTIOC12A	入出力	GTCCRA レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC12B	入出力	GTCCRB レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT3213	GTIOC13A	入出力	GTCCRA レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	GTIOC13B	入出力	GTCCRB レジスタのインพุットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
GPT OPS	GTIU	入力	ホールセンサ入力端子U
	GTIV	入力	ホールセンサ入力端子V
	GTIW	入力	ホールセンサ入力端子W
	GTOUUP	出力	BLDC モータ制御用3相PWM出力 (正相U相)
	GTOULO	出力	BLDC モータ制御用3相PWM出力 (逆相U相)
	GTOVUP	出力	BLDC モータ制御用3相PWM出力 (正相V相)
	GTOVLO	出力	BLDC モータ制御用3相PWM出力 (逆相V相)
	GTOWUP	出力	BLDC モータ制御用3相PWM出力 (正相W相)
	GTOWLO	出力	BLDC モータ制御用3相PWM出力 (逆相W相)

23.2 レジスタの説明

表 23.4 に GPT のレジスタ一覧を示します。

表 23.4 GPTレジスタ (1/2)

モジュール シンボル	レジスタ名	レジスタ シンボル	リセット値	アドレス (m = 0~13)	アクセス サイズ	GPT32EH/ GPT32E	GPT32
GPT32EHm (m = 0~3) GPT32Em (m = 4~7) GPT32m (m = 8~13)	汎用PWMタイマ書き込み保護レジスタ	GTWP	0000_0000h	4007 8000h + 0100h × m	32	○	○
	汎用PWMタイマソフトウェアスタートレジスタ	GTSTR	0000_0000h	4007 8004h + 0100h × m	32	○	○
	汎用PWMタイマソフトウェアストップレジスタ	GTSTP	FFFF_FFFFh	4007 8008h + 0100h × m	32	○	○
	汎用PWMタイマソフトウェアクリアレジスタ	GTCLR	0000_0000h	4007 800Ch + 0100h × m	32	○	○
	汎用PWMタイマスタート要因選択レジスタ	GTSSR	0000_0000h	4007 8010h + 0100h × m	32	○	○
	汎用PWMタイマストップ要因選択レジスタ	GTSPSR	0000_0000h	4007 8014h + 0100h × m	32	○	○
	汎用PWMタイマクリア要因選択レジスタ	GTCSR	0000_0000h	4007 8018h + 0100h × m	32	○	○
	汎用PWMタイマアップカウント要因選択レジスタ	GTUPSR	0000_0000h	4007 801Ch + 0100h × m	32	○	○
	汎用PWMタイマダウンカウント要因選択レジスタ	GTDNSR	0000_0000h	4007 8020h + 0100h × m	32	○	○
	汎用PWMタイマインプットキャプチャ要因選択レジスタA	GTICASR	0000_0000h	4007 8024h + 0100h × m	32	○	○
	汎用PWMタイマインプットキャプチャ要因選択レジスタB	GTICBSR	0000_0000h	4007 8028h + 0100h × m	32	○	○
	汎用PWMタイマコントロールレジスタ	GTCR	0000_0000h	4007 802Ch + 0100h × m	32	○	○
	汎用PWMタイマカウント方向、デューティ設定レジスタ	GTUDDTYC	0000_0001h	4007 8030h + 0100h × m	32	○	○
	汎用PWMタイマI/Oコントロールレジスタ	GTIOR	0000_0000h	4007 8034h + 0100h × m	32	○	○
	汎用PWMタイマ割り込み出力設定レジスタ	GTINTAD	0000_0000h	4007 8038h + 0100h × m	32	○	(○) (注1)
	汎用PWMタイマステータスレジスタ	GTST	0000_8000h	4007 803Ch + 0100h × m	32	○	(○) (注1)
汎用PWMタイマパッファイネーブルレジスタ	GTBER	0000_0000h	4007 8040h + 0100h × m	32	○	(○) (注1)	
GPT32EHm (m = 0~3) GPT32Em (m = 4~7)	汎用PWMタイマ割り込み、A/D変換開始要求間引き設定レジスタ	GTITC	0000_0000h	4007 8044h + 0100h × m	32	○	-
GPT32EHm (m = 0~3) GPT32Em (m = 4~7) GPT32m (m = 8~13)	汎用PWMタイマカウンタ	GTCNT	0000_0000h	4007 8048h + 0100h × m	32	○	○
	汎用PWMタイマコンペアキャプチャレジスタA	GTCCRA	FFFF_FFFFh	4007 804Ch + 0100h × m	32	○	○
	汎用PWMタイマコンペアキャプチャレジスタB	GTCCRB	FFFF_FFFFh	4007 8050h + 0100h × m	32	○	○
	汎用PWMタイマコンペアキャプチャレジスタC	GTCCRC	FFFF_FFFFh	4007 8054h + 0100h × m	32	○	○
	汎用PWMタイマコンペアキャプチャレジスタE	GTCCRE	FFFF_FFFFh	4007 8058h + 0100h × m	32	○	○
	汎用PWMタイマコンペアキャプチャレジスタD	GTCCRD	FFFF_FFFFh	4007 805Ch + 0100h × m	32	○	○
	汎用PWMタイマコンペアキャプチャレジスタF	GTCCRF	FFFF_FFFFh	4007 8060h + 0100h × m	32	○	○
	汎用PWMタイマ周期設定レジスタ	GTPR	FFFF_FFFFh	4007 8064h + 0100h × m	32	○	○
	汎用PWMタイマ周期設定バッファレジスタ	GTPBR	FFFF_FFFFh	4007 8068h + 0100h × m	32	○	○

表 23.4 GPTレジスタ (2/2)

モジュール シンボル	レジスタ名	レジスタ シンボル	リセット値	アドレス (m = 0~13)	アクセス サイズ	GPT32EH/ GPT32E	GPT32
GPT32EHm (m = 0~3) GPT32Em (m = 4~7)	汎用PWMタイマ周期設定ダブル バッファレジスタ	GTPDBR	FFFF_FFFFh	4007 806Ch + 0100h × m	32	○	-
	A/D変換開始要求タイミングレジ スタA	GTADTRA	FFFF_FFFFh	4007 8070h + 0100h × m	32	○	-
	A/D変換開始要求タイミングバッ ファレジスタA	GTADTBRA	FFFF_FFFFh	4007 8074h + 0100h × m	32	○	-
	A/D変換開始要求タイミングダブル バッファレジスタA	GTADTBRA	FFFF_FFFFh	4007 8078h + 0100h × m	32	○	-
	A/D変換開始要求タイミングレジ スタB	GTADTRB	FFFF_FFFFh	4007 807Ch + 0100h × m	32	○	-
	A/D変換開始要求タイミングバッ ファレジスタB	GTADTRB	FFFF_FFFFh	4007 8080h + 0100h × m	32	○	-
	A/D変換開始要求タイミングダブル バッファレジスタB	GTADTBRB	FFFF_FFFFh	4007 8084h + 0100h × m	32	○	-
GPT32EHm (m = 0~3) GPT32Em (m = 4~7) GPT32m (m = 8~13)	汎用PWMタイマデッドタイムコン トロールレジスタ	GTDTCR	0000_0000h	4007 8088h + 0100h × m	32	○	(○) (注1)
	汎用PWMタイマデッドタイム値 レジスタU	GTDVU	FFFF_FFFFh	4007 808Ch + 0100h × m	32	○	○
GPT32EHm (m = 0~3) GPT32Em (m = 4~7)	汎用PWMタイマデッドタイム値 レジスタD	GTDVD	FFFF_FFFFh	4007 8090h + 0100h × m	32	○	-
	汎用PWMタイマデッドタイム バッファレジスタU	GTDBU	FFFF_FFFFh	4007 8094h + 0100h × m	32	○	-
	汎用PWMタイマデッドタイム バッファレジスタD	GTDBD	FFFF_FFFFh	4007 8098h + 0100h × m	32	○	-
	汎用PWMタイマ出力保護機能ス テータスレジスタ	GTSOS	0000_0000h	4007 809Ch + 0100h × m	32	○	-
	汎用PWMタイマ出力保護機能一 時解除レジスタ	GTSOTR	0000_0000h	4007 80A0h + 0100h × m	32	○	-
GPT_OPS	出力相切り替えコントロールレジ スタ	OPSCR	0000_0000h	4007 8FF0h	32	○	○

注 1. GPT32EH/GPT32E から一部機能が削減されます。

23.2.1 汎用 PWM タイマ書き込み保護レジスタ (GTWP)

アドレス GPT32EHm.GTWP 4007 8000h + 0100h × m (m = 0 ~ 3),
 GPT32Em.GTWP 4007 8000h + 0100h × m (m = 4 ~ 7),
 GPT32m.GTWP 4007 8000h + 0100h × m (m = 8 ~ 13)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16			
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0			
	PRKEY[7:0]											—	—	—	—	—	—	—	WP
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			

ビット	シンボル	ビット名	機能	R/W
b0	WP	レジスタ書き込み禁止	0 : レジスタへの書き込みを許可 1 : レジスタへの書き込みを禁止	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b8	PRKEY[7:0]	GTWP キーコード	A5h を書き込むと、WP ビットへの書き込みが許可されます。 読むと0が読めます。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTWP レジスタは、誤書き込み防止のため以下のレジスタへの書き込みを許可/禁止します。

GTSSR, GTPSR, GTC SR, GTUPSR, GTDNSR, GTICASR, GTICBSR, GTCR, GTUDDTYC, GTIOR, GTINTAD, GTST, GTBER, GTITC, GTCNT, GTC CRA, GTC CRB, GTC CRC, GTC CRD, GTC CRE, GTC C RF, GTPR, GTPBR, GTPDBR, GTADTRA, GTADTBRA, GTADTDBRA, GTADTRB, GTADTBRB, GTADTDBRB, GTDTCR, GTDVU, GTDVD, GTDBU, GTDBD, GTSOS, GTSOTR

23.2.2 汎用 PWM タイマソフトウェアスタートレジスタ (GTSTR)

アドレス GPT32EHm.GTSTR 4007 8004h + 0100h × m (m = 0~3),
 GPT32Em.GTSTR 4007 8004h + 0100h × m (m = 4~7),
 GPT32m.GTSTR 4007 8004h + 0100h × m (m = 8~13)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT	CSTRT
			13	12	11	10	9	8	7	6	5	4	3	2	1	0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GTSTR レジスタは、各チャンネル n ($n = 0 \sim 13$) の GTCNT カウンタ動作を開始します。

GTSTR レジスタのビット番号はチャンネル番号に相当します。GTSTR レジスタは各チャンネル共通です。1 が書き込まれた GTSTR レジスタのビットに対応するチャンネルの GTCNT カウンタが動作を開始します。0 を書き込んでも、GTCNT カウンタの状態および GTSTR レジスタの値には影響しません。GTSTR のビット番号とチャンネル番号の対応関係については、[図 23.2](#) を参照してください。

CSTRTn ビット (チャンネル n GTCNT カウントスタート) (n = 0 ~ 13)

チャンネル n の GTCNT カウンタ動作を開始します。GPTm.GTSSR.CSTRT ビットを 1 にしない限り、GTSTR.CSTRTn ビット ($n = 0 \sim 13$) への書き込みは無効です (GPT32EH については $m = \text{EH0} \sim \text{EH3}$ 、GPT32E については $m = \text{E4} \sim \text{E7}$ 、GPT32 については $m = 8 \sim 13$)。

リードデータは各チャンネルのカウンタ状態 (GTCR.CST ビット値) を示します。0 はカウンタ停止を、1 はカウンタ実行を意味します。

23.2.3 汎用 PWM タイマソフトウェアストップレジスタ (GTSTP)

アドレス GPT32EHm.GTSTP 4007 8008h + 0100h × m (m = 0~3),
GPT32Em.GTSTP 4007 8008h + 0100h × m (m = 4~7),
GPT32m.GTSTP 4007 8008h + 0100h × m (m = 8~13)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP	CSTOP
	1	1	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

GTSTP レジスタは、各チャンネル n (n = 0 ~ 13) の GTCNT カウンタ動作を停止します。

GTSTP レジスタのビット番号はチャンネル番号に相当します。GTSTP レジスタは各チャンネル共通です。1 が書き込まれた GTSTP レジスタのビットに対応するチャンネルの GTCNT カウンタが動作を停止します。0 を書き込んでも、GTCNT カウンタの状態および GTSTP レジスタの値には影響しません。GTSTP のビット番号とチャンネル番号の対応関係については、[図 23.2](#) を参照してください。

CSTOPn ビット (チャンネル n GTCNT カウントストップ) (n = 0 ~ 13)

チャンネル n の CSTOPn カウンタ動作を停止します。GPTm.GTPSR.CSTOP ビットを 1 にしない限り、GTSTP.CSTOPn ビット (n = 0 ~ 13) への書き込みは無効です (GPT32EH については m = EH0 ~ EH3、GPT32E については m = E4 ~ E7、GPT32 については m = 8 ~ 13)。

リードデータは各チャンネルのカウンタ状態 (GTCR.CST ビットの反転値) を示します。0 はカウンタ実行を、1 はカウンタ停止を意味します。

23.2.4 汎用 PWM タイマソフトウェアクリアレジスタ (GTCLR)

アドレス GPT32EHm.GTCLR 4007 800Ch + 0100h × m (m = 0~3),
GPT32Em.GTCLR 4007 800Ch + 0100h × m (m = 4~7),
GPT32m.GTCLR 4007 800Ch + 0100h × m (m = 8~13)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR	CCLR
	0	0	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

GTCLR レジスタは書き込み専用レジスタであり、各チャンネル n (n = 0 ~ 13) の GTCNT カウンタ動作をクリアします。

GTCLR レジスタのビット番号はチャンネル番号に相当します。GTCLR レジスタは各チャンネル共通です。1 が書き込まれた GTCLR レジスタのビット番号に対応するチャンネルの GTCNT カウンタがクリアされます。0 を書き込んでも GTCNT カウンタの状態には影響しません。GTCLR のビット番号とチャンネル番号の対応関係については、[図 23.2](#) を参照してください。

CCLRn ビット (チャンネル n GTCNT カウントクリア) (n = 0 ~ 13)

1 を書き込むと、チャンネル n の GTCNT カウンタ値がクリアされます。読むと 0 が読めます。

23.2.5 汎用PWMタイマスタート要因選択レジスタ (GTSSR)

アドレス GPT32EHm.GTSSR 4007 8010h + 0100h × m (m = 0~3),
 GPT32Em.GTSSR 4007 8010h + 0100h × m (m = 4~7),
 GPT32m.GTSSR 4007 8010h + 0100h × m (m = 8~13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
CSTRT	—	—	—	—	—	—	—	SSELC H	SSELC G	SSELC F	SSELC E	SSELC D	SSELC C	SSELC B	SSELC A
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
SSCBF AH	SSCBF AL	SSCBR AH	SSCBR AL	SSCAF BH	SSCAF BL	SSCAR BH	SSCAR BL	SSGTR GDF	SSGTR GDR	SSGTR GCF	SSGTR GCR	SSGTR GBF	SSGTR GBR	SSGTR GAF	SSGTR GAR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SSGTRGAR	GTETRGA端子立ち上がり入力要因カウンタスタート許可	0: GTETRGA入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTETRGA入力の立ち上がりエッジでのカウンタスタートを許可	R/W
b1	SSGTRGAF	GTETRGA端子立ち下がり入力要因カウンタスタート許可	0: GTETRGA入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTETRGA入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b2	SSGTRGBR	GTETRGR端子立ち上がり入力要因カウンタスタート許可	0: GTETRGR入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTETRGR入力の立ち上がりエッジでのカウンタスタートを許可	R/W
b3	SSGTRGBF	GTETRGR端子立ち下がり入力要因カウンタスタート許可	0: GTETRGR入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTETRGR入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b4	SSGTRGCR	GTETRGC端子立ち上がり入力要因カウンタスタート許可	0: GTETRGC入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTETRGC入力の立ち上がりエッジでのカウンタスタートを許可	R/W
b5	SSGTRGCF	GTETRGC端子立ち下がり入力要因カウンタスタート許可	0: GTETRGC入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTETRGC入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b6	SSGTRGDR	GTETRGD端子立ち上がり入力要因カウンタスタート許可	0: GTETRGD入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTETRGD入力の立ち上がりエッジでのカウンタスタートを許可	R/W
b7	SSGTRGDF	GTETRGD端子立ち下がり入力要因カウンタスタート許可	0: GTETRGD入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTETRGD入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b8	SSCARBL	GTIOCB値LowでのGTIOCA端子立ち上がり入力要因カウンタスタート許可	0: GTIOCB入力が0のとき、GTIOCA入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTIOCB入力が0のとき、GTIOCA入力の立ち上がりエッジでのカウンタスタートを許可	R/W
b9	SSCARBH	GTIOCB値HighでのGTIOCA端子立ち上がり入力要因カウンタスタート許可	0: GTIOCB入力が1のとき、GTIOCA入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTIOCB入力が1のとき、GTIOCA入力の立ち上がりエッジでのカウンタスタートを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b10	SSCAFBL	GTIOCB値LowでのGTIOCA端子立ち下がり入力要因カウンタスタート許可	0: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b11	SSCAFBH	GTIOCB値HighでのGTIOCA端子立ち下がり入力要因カウンタスタート許可	0: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b12	SSCBRAL	GTIOCA値LowでのGTIOCB端子立ち上がり入力要因カウンタスタート許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのカウンタスタートを許可	R/W
b13	SSCBRAH	GTIOCA値HighでのGTIOCB端子立ち上がり入力要因カウンタスタート許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのカウンタスタートを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのカウンタスタートを許可	R/W
b14	SSCBFAL	GTIOCA値LowでのGTIOCB端子立ち下がり入力要因カウンタスタート許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b15	SSCBFAH	GTIOCA値HighでのGTIOCB端子立ち下がり入力要因カウンタスタート許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのカウンタスタートを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのカウンタスタートを許可	R/W
b16	SSELCA	ELC_GPTAイベント要因カウンタスタート許可	0: ELC_GPTAイベント入力でのカウンタスタートを禁止 1: ELC_GPTAイベント入力でのカウンタスタートを許可	R/W
b17	SSELCB	ELC_GPTBイベント要因カウンタスタート許可	0: ELC_GPTBイベント入力でのカウンタスタートを禁止 1: ELC_GPTBイベント入力でのカウンタスタートを許可	R/W
b18	SSELCC	ELC_GPTCイベント要因カウンタスタート許可	0: ELC_GPTCイベント入力でのカウンタスタートを禁止 1: ELC_GPTCイベント入力でのカウンタスタートを許可	R/W
b19	SSELCD	ELC_GPTDイベント要因カウンタスタート許可	0: ELC_GPTDイベント入力でのカウンタスタートを禁止 1: ELC_GPTDイベント入力でのカウンタスタートを許可	R/W
b20	SSELCE	ELC_GPTEイベント要因カウンタスタート許可	0: ELC_GPTEイベント入力でのカウンタスタートを禁止 1: ELC_GPTEイベント入力でのカウンタスタートを許可	R/W
b21	SSELCF	ELC_GPTFイベント要因カウンタスタート許可	0: ELC_GPTFイベント入力でのカウンタスタートを禁止 1: ELC_GPTFイベント入力でのカウンタスタートを許可	R/W
b22	SSELCG	ELC_GPTGイベント要因カウンタスタート許可	0: ELC_GPTGイベント入力でのカウンタスタートを禁止 1: ELC_GPTGイベント入力でのカウンタスタートを許可	R/W
b23	SSELCH	ELC_GPTHイベント要因カウンタスタート許可	0: ELC_GPTHイベント入力でのカウンタスタートを禁止 1: ELC_GPTHイベント入力でのカウンタスタートを許可	R/W
b30-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31	CSTRT	ソフトウェア要因カウンタスタート許可	0: GTSTRレジスタによるカウンタスタートを禁止 1: GTSTRレジスタによるカウンタスタートを許可	R/W

GTSSRレジスタはGTCNTカウンタの開始要因を設定します。

SSGTRGAR ビット (GTETRGA 端子立ち上がり入力要因カウンタスタート許可)

GTETRGA 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSGTRGAF ビット (GTETRGA 端子立ち下がり入力要因カウンタスタート許可)

GTETRGA 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSGTRGBR ビット (GTETRGB 端子立ち上がり入力要因カウンタスタート許可)

GTETRGB 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSGTRGBF ビット (GTETRGB 端子立ち下がり入力要因カウンタスタート許可)

GTETRGB 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSGTRGCR ビット (GTETRGC 端子立ち上がり入力要因カウンタスタート許可)

GTETRGC 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSGTRGCF ビット (GTETRGC 端子立ち下がり入力要因カウンタスタート許可)

GTETRGC 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSGTRGDR ビット (GTETRGD 端子立ち上がり入力要因カウンタスタート許可)

GTETRGD 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSGTRGDF ビット (GTETRGD 端子立ち下がり入力要因カウンタスタート許可)

GTETRGD 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCARBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタスタート許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCARBH ビット (GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタスタート許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCAFBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因カウンタスタート許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCAFBLH ビット (GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因カウンタスタート許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCBRAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因カウンタスタート許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCBRAH ビット (GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因カウンタスタート許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCBFAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因カウンタスタート許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSCBFAH ビット (GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因カウンタスタート許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタスタートの許可/禁止を選択します。

SSELCm ビット (ELC_GPTm イベント要因カウンタスタート許可) (m = A ~ H)

ELC_GPTm イベント入力での GTCNT カウンタスタートの許可/禁止を選択します。

CSTRT ビット (ソフトウェア要因カウンタスタート許可)

GTSTR レジスタによる GTCNT カウンタスタートの許可/禁止を選択します。

23.2.6 汎用 PWM タイマストップ要因選択レジスタ (GTPSR)

アドレス GPT32EHm.GTPSR 4007 8014h + 0100h × m (m = 0~3),
 GPT32Em.GTPSR 4007 8014h + 0100h × m (m = 4~7),
 GPT32m.GTPSR 4007 8014h + 0100h × m (m = 8~13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
CSTOP	—	—	—	—	—	—	—	PSELC H	PSELC G	PSELC F	PSELC E	PSELC D	PSELC C	PSELC B	PSELC A
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
PSCBF AH	PSCBF AL	PSCBR AH	PSCBR AL	PSCAF BH	PSCAF BL	PSCAR BH	PSCAR BL	PSGTR GDF	PSGTR GDR	PSGTR GCF	PSGTR GCR	PSGTR GBF	PSGTR GBR	PSGTR GAF	PSGTR GAR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PSGTRGAR	GTETRGA 端子立ち上がり入力要因カウンタストップ許可	0: GTETRGA 入力の立ち上がりエッジでのカウンタストップを禁止 1: GTETRGA 入力の立ち上がりエッジでのカウンタストップを許可	R/W
b1	PSGTRGAF	GTETRGA 端子立ち下がり入力要因カウンタストップ許可	0: GTETRGA 入力の立ち下がりエッジでのカウンタストップを禁止 1: GTETRGA 入力の立ち下がりエッジでのカウンタストップを許可	R/W
b2	PSGTRGBR	GTETRGB 端子立ち上がり入力要因カウンタストップ許可	0: GTETRGB 入力の立ち上がりエッジでのカウンタストップを禁止 1: GTETRGB 入力の立ち上がりエッジでのカウンタストップを許可	R/W
b3	PSGTRGBF	GTETRGB 端子立ち下がり入力要因カウンタストップ許可	0: GTETRGB 入力の立ち下がりエッジでのカウンタストップを禁止 1: GTETRGB 入力の立ち下がりエッジでのカウンタストップを許可	R/W
b4	PSGTRGCR	GTETRGC 端子立ち上がり入力要因カウンタストップ許可	0: GTETRGC 入力の立ち上がりエッジでのカウンタストップを禁止 1: GTETRGC 入力の立ち上がりエッジでのカウンタストップを許可	R/W
b5	PSGTRGCF	GTETRGC 端子立ち下がり入力要因カウンタストップ許可	0: GTETRGC 入力の立ち下がりエッジでのカウンタストップを禁止 1: GTETRGC 入力の立ち下がりエッジでのカウンタストップを許可	R/W
b6	PSGTRGDR	GTETRGD 端子立ち上がり入力要因カウンタストップ許可	0: GTETRGD 入力の立ち上がりエッジでのカウンタストップを禁止 1: GTETRGD 入力の立ち上がりエッジでのカウンタストップを許可	R/W
b7	PSGTRGDF	GTETRGD 端子立ち下がり入力要因カウンタストップ許可	0: GTETRGD 入力の立ち下がりエッジでのカウンタストップを禁止 1: GTETRGD 入力の立ち下がりエッジでのカウンタストップを許可	R/W
b8	PSCARBL	GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタストップ許可	0: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタストップを禁止 1: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタストップを許可	R/W
b9	PSCARBH	GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタストップ許可	0: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタストップを禁止 1: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタストップを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b10	PSCAFBL	GTIOCB値LowでのGTIOCA端子立ち下がり入力要因カウンタストップ許可	0: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのカウンタストップを禁止 1: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのカウンタストップを許可	R/W
b11	PSCAFBH	GTIOCB値HighでのGTIOCA端子立ち下がり入力要因カウンタストップ許可	0: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのカウンタストップを禁止 1: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのカウンタストップを許可	R/W
b12	PSCBRAL	GTIOCA値LowでのGTIOCB端子立ち上がり入力要因カウンタストップ許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのカウンタストップを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのカウンタストップを許可	R/W
b13	PSCBRAH	GTIOCA値HighでのGTIOCB端子立ち上がり入力要因カウンタストップ許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのカウンタストップを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのカウンタストップを許可	R/W
b14	PSCBFAL	GTIOCA値LowでのGTIOCB端子立ち下がり入力要因カウンタストップ許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのカウンタストップを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのカウンタストップを許可	R/W
b15	PSCBFAH	GTIOCA値HighでのGTIOCB端子立ち下がり入力要因カウンタストップ許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのカウンタストップを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのカウンタストップを許可	R/W
b16	PSELCA	ELC_GPTAイベント要因カウンタストップ許可	0: ELC_GPTAイベント入力でのカウンタストップを禁止 1: ELC_GPTAイベント入力でのカウンタストップを許可	R/W
b17	PSELCB	ELC_GPTBイベント要因カウンタストップ許可	0: ELC_GPTBイベント入力でのカウンタストップを禁止 1: ELC_GPTBイベント入力でのカウンタストップを許可	R/W
b18	PSELCC	ELC_GPTCイベント要因カウンタストップ許可	0: ELC_GPTCイベント入力でのカウンタストップを禁止 1: ELC_GPTCイベント入力でのカウンタストップを許可	R/W
b19	PSELCD	ELC_GPTDイベント要因カウンタストップ許可	0: ELC_GPTDイベント入力でのカウンタストップを禁止 1: ELC_GPTDイベント入力でのカウンタストップを許可	R/W
b20	PSELCE	ELC_GPTEイベント要因カウンタストップ許可	0: ELC_GPTEイベント入力でのカウンタストップを禁止 1: ELC_GPTEイベント入力でのカウンタストップを許可	R/W
b21	PSELCF	ELC_GPTFイベント要因カウンタストップ許可	0: ELC_GPTFイベント入力でのカウンタストップを禁止 1: ELC_GPTFイベント入力でのカウンタストップを許可	R/W
b22	PSELCG	ELC_GPTGイベント要因カウンタストップ許可	0: ELC_GPTGイベント入力でのカウンタストップを禁止 1: ELC_GPTGイベント入力でのカウンタストップを許可	R/W
b23	PSELCH	ELC_GPTHイベント要因カウンタストップ許可	0: ELC_GPTHイベント入力でのカウンタストップを禁止 1: ELC_GPTHイベント入力でのカウンタストップを許可	R/W
b30-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31	CSTOP	ソフトウェア要因カウンタストップ許可	0: GTSTPレジスタによるカウンタストップを禁止 1: GTSTPレジスタによるカウンタストップを許可	R/W

GTPSR レジスタは GTCNT カウンタの停止要因を設定します。

PSGTRGAR ビット (GTETRGA 端子立ち上がり入力要因カウンタストップ許可)

GTETRGA 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSGTRGAF ビット (GTETRGA 端子立ち下がり入力要因カウンタストップ許可)

GTETRGA 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSGTRGBR ビット (GTETRGB 端子立ち上がり入力要因カウンタストップ許可)

GTETRGB 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSGTRGBF ビット (GTETRGB 端子立ち下がり入力要因カウンタストップ許可)

GTETRGB 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSGTRGCR ビット (GTETRGC 端子立ち上がり入力要因カウンタストップ許可)

GTETRGC 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSGTRGCF ビット (GTETRGC 端子立ち下がり入力要因カウンタストップ許可)

GTETRGC 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSGTRGDR ビット (GTETRGD 端子立ち上がり入力要因カウンタストップ許可)

GTETRGD 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSGTRGDF ビット (GTETRGD 端子立ち下がり入力要因カウンタストップ許可)

GTETRGD 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCARBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタストップ許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCARBH ビット (GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタストップ許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCAFBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因カウンタストップ許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCAFBH ビット (GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因カウンタストップ許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCBRAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因カウンタストップ許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCBRAH ビット (GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因カウンタストップ許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCBFAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因カウンタストップ許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSCBFAH ビット (GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因カウンタストップ許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタストップの許可/禁止を選択します。

PSELCm ビット (ELC_GPTm イベント要因カウンタストップ許可) (m = A ~ H)

ELC_GPTm イベント入力での GTCNT カウンタストップの許可/禁止を選択します。

CSTOP ビット (ソフトウェア要因カウンタストップ許可)

GTSTP レジスタによる GTCNT カウンタストップの許可/禁止を選択します。

23.2.7 汎用 PWM タイマクリア要因選択レジスタ (GTCSR)

アドレス GPT32EHm.GTCSR 4007 8018h + 0100h × m (m = 0~3),
 GPT32Em.GTCSR 4007 8018h + 0100h × m (m = 4~7),
 GPT32m.GTCSR 4007 8018h + 0100h × m (m = 8~13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
CCLR	—	—	—	—	—	—	—	CSELC H	CSELC G	CSELC F	CSELC E	CSELC D	CSELC C	CSELC B	CSELC A
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CSCBF AH	CSCBF AL	CSCBR AH	CSCBR AL	CSCAF BH	CSCAF BL	CSCAR BH	CSCAR BL	CSGTR GDF	CSGTR GDR	CSGTR GCF	CSGTR GCR	CSGTR GBF	CSGTR GBR	CSGTR GAF	CSGTR GAR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CSGTRGAR	GTETRGA 端子立ち上がり入力要因カウンタクリア許可	0 : GTETRGA 入力の立ち上がりエッジでのカウンタクリアを禁止 1 : GTETRGA 入力の立ち上がりエッジでのカウンタクリアを許可	R/W
b1	CSGTRGAF	GTETRGA 端子立ち下がり入力要因カウンタクリア許可	0 : GTETRGA 入力の立ち下がりエッジでのカウンタクリアを禁止 1 : GTETRGA 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b2	CSGTRGBR	GTETRGB 端子立ち上がり入力要因カウンタクリア許可	0 : GTETRGB 入力の立ち上がりエッジでのカウンタクリアを禁止 1 : GTETRGB 入力の立ち上がりエッジでのカウンタクリアを許可	R/W
b3	CSGTRGBF	GTETRGB 端子立ち下がり入力要因カウンタクリア許可	0 : GTETRGB 入力の立ち下がりエッジでのカウンタクリアを禁止 1 : GTETRGB 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b4	CSGTRGCR	GTETRGC 端子立ち上がり入力要因カウンタクリア許可	0 : GTETRGC 入力の立ち上がりエッジでのカウンタクリアを禁止 1 : GTETRGC 入力の立ち上がりエッジでのカウンタクリアを許可	R/W
b5	CSGTRGCF	GTETRGC 端子立ち下がり入力要因カウンタクリア許可	0 : GTETRGC 入力の立ち下がりエッジでのカウンタクリアを禁止 1 : GTETRGC 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b6	CSGTRGDR	GTETRGD 端子立ち上がり入力要因カウンタクリア許可	0 : GTETRGD 入力の立ち上がりエッジでのカウンタクリアを禁止 1 : GTETRGD 入力の立ち上がりエッジでのカウンタクリアを許可	R/W
b7	CSGTRGDF	GTETRGD 端子立ち下がり入力要因カウンタクリア許可	0 : GTETRGD 入力の立ち下がりエッジでのカウンタクリアを禁止 1 : GTETRGD 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b8	CSCARBL	GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタクリア許可	0 : GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタクリアを禁止 1 : GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタクリアを許可	R/W
b9	CSCARBH	GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタクリア許可	0 : GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタクリアを禁止 1 : GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタクリアを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b10	CSCAFBL	GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因カウンタクリア許可	0: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタクリアを禁止 1: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b11	CSCAFBH	GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因カウンタクリア許可	0: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタクリアを禁止 1: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b12	CSCBRAL	GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因カウンタクリア許可	0: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタクリアを禁止 1: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタクリアを許可	R/W
b13	CSCBRAH	GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因カウンタクリア許可	0: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタクリアを禁止 1: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタクリアを許可	R/W
b14	CSCBFAL	GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因カウンタクリア許可	0: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタクリアを禁止 1: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b15	CSCBFAH	GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因カウンタクリア許可	0: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタクリアを禁止 1: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタクリアを許可	R/W
b16	CSELCA	ELC_GPTA イベント要因カウンタクリア許可	0: ELC_GPTA イベント入力でのカウンタクリアを禁止 1: ELC_GPTA イベント入力でのカウンタクリアを許可	R/W
b17	CSELCB	ELC_GPTB イベント要因カウンタクリア許可	0: ELC_GPTB イベント入力でのカウンタクリアを禁止 1: ELC_GPTB イベント入力でのカウンタクリアを許可	R/W
b18	CSELCC	ELC_GPTC イベント要因カウンタクリア許可	0: ELC_GPTC イベント入力でのカウンタクリアを禁止 1: ELC_GPTC イベント入力でのカウンタクリアを許可	R/W
b19	CSELCD	ELC_GPTD イベント要因カウンタクリア許可	0: ELC_GPTD イベント入力でのカウンタクリアを禁止 1: ELC_GPTD イベント入力でのカウンタクリアを許可	R/W
b20	CSELCE	ELC_GPTE イベント要因カウンタクリア許可	0: ELC_GPTE イベント入力でのカウンタクリアを禁止 1: ELC_GPTE イベント入力でのカウンタクリアを許可	R/W
b21	CSELCF	ELC_GPTF イベント要因カウンタクリア許可	0: ELC_GPTF イベント入力でのカウンタクリアを禁止 1: ELC_GPTF イベント入力でのカウンタクリアを許可	R/W
b22	CSELCG	ELC_GPTG イベント要因カウンタクリア許可	0: ELC_GPTG イベント入力でのカウンタクリアを禁止 1: ELC_GPTG イベント入力でのカウンタクリアを許可	R/W
b23	CSELCH	ELC_GPTH イベント要因カウンタクリア許可	0: ELC_GPTH イベント入力でのカウンタクリアを禁止 1: ELC_GPTH イベント入力でのカウンタクリアを許可	R/W
b30-b24	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W
b31	CCLR	ソフトウェア要因カウンタクリア許可	0: GTCLR レジスタによるカウンタクリアを禁止 1: GTCLR レジスタによるカウンタクリアを許可	R/W

GTCSR レジスタは GTCNT カウンタのクリア要因を設定するレジスタです。

CSGTRGAR ビット (GTETRGA 端子立ち上がり入力要因カウンタクリア許可)

GTETRGA 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSGTRGAF ビット (GTETRGA 端子立ち下がり入力要因カウンタクリア許可)

GTETRGA 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSGTRGBR ビット (GTETRGB 端子立ち上がり入力要因カウンタクリア許可)

GTETRGB 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSGTRGBF ビット (GTETRGB 端子立ち下がり入力要因カウンタクリア許可)

GTETRGB 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSGTRGCR ビット (GTETRG 端子立ち上がり入力要因カウンタクリア許可)

GTETRG 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSGTRGCF ビット (GTETRG 端子立ち下がり入力要因カウンタクリア許可)

GTETRG 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSGTRGDR ビット (GTETRG 端子立ち上がり入力要因カウンタクリア許可)

GTETRG 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSGTRGDF ビット (GTETRG 端子立ち下がり入力要因カウンタクリア許可)

GTETRG 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCARBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタクリア許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCARBH ビット (GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタクリア許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCAFBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因カウンタクリア許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCAFBH ビット (GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因カウンタクリア許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCBRAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因カウンタクリア許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCBRAH ビット (GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因カウンタクリア許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCBFAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因カウンタクリア許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSCBFAH ビット (GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因カウンタクリア許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタクリアの許可/禁止を選択します。

CSELCm ビット (ELC_GPTm イベント要因カウンタクリア許可) (m = A ~ H)

ELC_GPTm イベント入力での GTCNT カウンタクリアの許可/禁止を選択します。

CCLR ビット (ソフトウェア要因カウンタクリア許可)

GTCLR レジスタによる GTCNT カウンタクリアの許可/禁止を選択します。

23.2.8 汎用 PWM タイマアップカウント要因選択レジスタ (GTUPSR)

アドレス GPT32EHm.GTUPSR 4007 801Ch + 0100h × m (m = 0~3),
 GPT32Em.GTUPSR 4007 801Ch + 0100h × m (m = 4~7),
 GPT32m.GTUPSR 4007 801Ch + 0100h × m (m = 8~13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	USELCH	USELHG	USELHF	USELHE	USELHD	USELHC	USELHB	USELHA
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
USCBFAH	USCBFAL	USCBRAH	USCBRAL	USCAF BH	USCAF BL	USCAR BH	USCAR BL	USGTR GDF	USGTR GDR	USGTR GCF	USGTR GCR	USGTR GBF	USGTR GBR	USGTR GAF	USGTR GAR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	USGTRGAR	GTETRGA 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTETRGA 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTETRGA 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W
b1	USGTRGAF	GTETRGA 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTETRGA 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTETRGA 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b2	USGTRGBR	GTETRGB 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTETRGB 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTETRGB 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W
b3	USGTRGBF	GTETRGB 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTETRGB 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTETRGB 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b4	USGTRGCR	GTETRGC 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTETRGC 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTETRGC 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W
b5	USGTRGCF	GTETRGC 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTETRGC 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTETRGC 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b6	USGTRGDR	GTETRGD 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTETRGD 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTETRGD 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W
b7	USGTRGDF	GTETRGD 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTETRGD 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTETRGD 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b8	USCARBL	GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W
b9	USCARBH	GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b10	USCAFBL	GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b11	USCFBH	GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b12	USCBRAL	GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W
b13	USCBRAH	GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因カウンタカウントアップ許可	0: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタカウントアップを禁止 1: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち上がりエッジでのカウンタカウントアップを許可	R/W
b14	USCBFAL	GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTIOCA 入力が 0 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b15	USCBFAH	GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因カウンタカウントアップ許可	0: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタカウントアップを禁止 1: GTIOCA 入力が 1 のとき、GTIOCB 入力の立ち下がりエッジでのカウンタカウントアップを許可	R/W
b16	USELCA	ELC_GPTA イベント要因カウンタカウントアップ許可	0: ELC_GPTA イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTA イベント入力でのカウンタカウントアップを許可	R/W
b17	USELCB	ELC_GPTB イベント要因カウンタカウントアップ許可	0: ELC_GPTB イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTB イベント入力でのカウンタカウントアップを許可	R/W
b18	USELCC	ELC_GPTC イベント要因カウンタカウントアップ許可	0: ELC_GPTC イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTC イベント入力でのカウンタカウントアップを許可	R/W
b19	USELCD	ELC_GPTD イベント要因カウンタカウントアップ許可	0: ELC_GPTD イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTD イベント入力でのカウンタカウントアップを許可	R/W
b20	USELCE	ELC_GPTE イベント要因カウンタカウントアップ許可	0: ELC_GPTE イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTE イベント入力でのカウンタカウントアップを許可	R/W
b21	USELCF	ELC_GPTF イベント要因カウンタカウントアップ許可	0: ELC_GPTF イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTF イベント入力でのカウンタカウントアップを許可	R/W
b22	USELCG	ELC_GPTG イベント要因カウンタカウントアップ許可	0: ELC_GPTG イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTG イベント入力でのカウンタカウントアップを許可	R/W
b23	USELCH	ELC_GPTH イベント要因カウンタカウントアップ許可	0: ELC_GPTH イベント入力でのカウンタカウントアップを禁止 1: ELC_GPTH イベント入力でのカウンタカウントアップを許可	R/W
b31-b24	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTUPSR レジスタは GTCNT カウンタのカウントアップ要因を設定します。

GTUPSR レジスタの少なくとも1つのビットを1にした場合、GTUPSR レジスタが1に設定した要因によってGTCNT カウンタがカウントアップされます。この場合、GTCR.TPCS には影響しません。

USGTRGAR ビット (GTETRGA 端子立ち上がり入力要因カウンタカウントアップ許可)

GTETRGA 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USGTRGAF ビット (GTETRGA 端子立ち下がり入力要因カウンタカウントアップ許可)

GTETRGA 端子入力の立ち下がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USGTRGBR ビット (GTETRGB 端子立ち上がり入力要因カウンタカウントアップ許可)

GTETRGB 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USGTRGBF ビット (GTETRGB 端子立ち下がり入力要因カウンタカウントアップ許可)

GTETRGB 端子入力の立ち下がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USGTRGCR ビット (GTETRGC 端子立ち上がり入力要因カウンタカウントアップ許可)

GTETRGC 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USGTRGCF ビット (GTETRGC 端子立ち下がり入力要因カウンタカウントアップ許可)

GTETRGC 端子入力の立ち下がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USGTRGDR ビット (GTETRGD 端子立ち上がり入力要因カウンタカウントアップ許可)

GTETRGD 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USGTRGDF ビット (GTETRGD 端子立ち下がり入力要因カウンタカウントアップ許可)

GTETRGD 端子入力の立ち下がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USCARBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタカウントアップ許可)

GTIOCB 入力が0のとき、GTIOCA 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USCARBH ビット (GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタカウントアップ許可)

GTIOCB 入力が1のとき、GTIOCA 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USCAFBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因カウンタカウントアップ許可)

GTIOCB 入力が0のとき、GTIOCA 端子入力の立ち下がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USCAFBH ビット (GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因カウンタカウントアップ許可)

GTIOCB 入力が1のとき、GTIOCA 端子入力の立ち下がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USCBRAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因カウンタカウントアップ許可)

GTIOCA 入力が0のとき、GTIOCB 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USCBRAH ビット (GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因カウンタカウントアップ許可)

GTIOCA 入力が1のとき、GTIOCB 端子入力の立ち上がりエッジでのGTCNT カウンタカウントアップの許可/禁止を選択します。

USCBFAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因カウンタカウントアップ許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち下がリエッジでの GTCNT カウンタカウントアップの許可/禁止を選択します。

USCBFAH ビット (GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因カウンタカウントアップ許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち下がリエッジでの GTCNT カウンタカウントアップの許可/禁止を選択します。

USELCm ビット (ELC_GPTm イベント要因カウンタカウントアップ許可) (m = A ~ H)

ELC_GPTm イベント入力での GTCNT カウンタカウントアップの許可/禁止を選択します。

23.2.9 汎用 PWM タイマダウンカウンタ要因選択レジスタ (GTDNSR)

アドレス GPT32EHm.GTDNSR 4007 8020h + 0100h × m (m = 0~3),
 GPT32Em.GTDNSR 4007 8020h + 0100h × m (m = 4~7),
 GPT32m.GTDNSR 4007 8020h + 0100h × m (m = 8~13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	DSELC H	DSELC G	DSELC F	DSELC E	DSELC D	DSELC C	DSELC B	DSELC A
リセット後の値															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
DSCBF AH	DSCBF AL	DSCBR AH	DSCBR AL	DSCAF BH	DSCAF BL	DSCAR BH	DSCAR BL	DSGTR GDF	DSGTR GDR	DSGTR GCF	DSGTR GCR	DSGTR GBF	DSGTR GBR	DSGTR GAF	DSGTR GAR
リセット後の値															
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DSGTRGAR	GTETRGA 端子立ち上がり入力要因 カウンタカウントダウン許可	0: GTETRGA 入力の立ち上がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGA 入力の立ち上がりエッジでのカウンタカ ウントダウンを許可	R/W
b1	DSGTRGAF	GTETRGA 端子立ち下がり入力要因 カウンタカウントダウン許可	0: GTETRGA 入力の立ち下がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGA 入力の立ち下がりエッジでのカウンタカ ウントダウンを許可	R/W
b2	DSGTRGBR	GTETRGB 端子立ち上がり入力要因 カウンタカウントダウン許可	0: GTETRGB 入力の立ち上がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGB 入力の立ち上がりエッジでのカウンタカ ウントダウンを許可	R/W
b3	DSGTRGBF	GTETRGB 端子立ち下がり入力要因 カウンタカウントダウン許可	0: GTETRGB 入力の立ち下がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGB 入力の立ち下がりエッジでのカウンタカ ウントダウンを許可	R/W
b4	DSGTRGCR	GTETRGC 端子立ち上がり入力要因 カウンタカウントダウン許可	0: GTETRGC 入力の立ち上がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGC 入力の立ち上がりエッジでのカウンタカ ウントダウンを許可	R/W
b5	DSGTRGCF	GTETRGC 端子立ち下がり入力要因 カウンタカウントダウン許可	0: GTETRGC 入力の立ち下がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGC 入力の立ち下がりエッジでのカウンタカ ウントダウンを許可	R/W
b6	DSGTRGDR	GTETRGD 端子立ち上がり入力要因 カウンタカウントダウン許可	0: GTETRGD 入力の立ち上がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGD 入力の立ち上がりエッジでのカウンタカ ウントダウンを許可	R/W
b7	DSGTRGDF	GTETRGD 端子立ち下がり入力要因 カウンタカウントダウン許可	0: GTETRGD 入力の立ち下がりエッジでのカウンタカ ウントダウンを禁止 1: GTETRGD 入力の立ち下がりエッジでのカウンタカ ウントダウンを許可	R/W
b8	DSCARBL	GTIOCB 値 Low での GTIOCA 端子 立ち上がり入力要因カウンタカ ウントダウン許可	0: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上 がりエッジでのカウンタカウント ダウンを禁止 1: GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上 がりエッジでのカウンタカ ウントダウンを許可	R/W
b9	DSCARBH	GTIOCB 値 High での GTIOCA 端子 立ち上がり入力要因カウンタカ ウントダウン許可	0: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上 がりエッジでのカウンタカ ウントダウンを禁止 1: GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上 がりエッジでのカウンタカ ウントダウンを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b10	DSCAFBL	GTIOCB値LowでのGTIOCA端子立ち下がり入力要因カウンタカウントダウン許可	0: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのカウンタカウントダウンを禁止 1: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのカウンタカウントダウンを許可	R/W
b11	DSCAFBH	GTIOCB値HighでのGTIOCA端子立ち下がり入力要因カウンタカウントダウン許可	0: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのカウンタカウントダウンを禁止 1: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのカウンタカウントダウンを許可	R/W
b12	DSCBRAL	GTIOCA値LowでのGTIOCB端子立ち上がり入力要因カウンタカウントダウン許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのカウンタカウントダウンを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのカウンタカウントダウンを許可	R/W
b13	DSCBRAH	GTIOCA値HighでのGTIOCB端子立ち上がり入力要因カウンタカウントダウン許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのカウンタカウントダウンを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのカウンタカウントダウンを許可	R/W
b14	DSCBFAL	GTIOCA値LowでのGTIOCB端子立ち下がり入力要因カウンタカウントダウン許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのカウンタカウントダウンを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのカウンタカウントダウンを許可	R/W
b15	DSCBFAH	GTIOCA値HighでのGTIOCB端子立ち下がり入力要因カウンタカウントダウン許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのカウンタカウントダウンを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのカウンタカウントダウンを許可	R/W
b16	DSELCA	ELC_GPTAイベント要因カウンタカウントダウン許可	0: ELC_GPTAイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTAイベント入力でのカウンタカウントダウンを許可	R/W
b17	DSELCB	ELC_GPTBイベント要因カウンタカウントダウン許可	0: ELC_GPTBイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTBイベント入力でのカウンタカウントダウンを許可	R/W
b18	DSELCC	ELC_GPTCイベント要因カウンタカウントダウン許可	0: ELC_GPTCイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTCイベント入力でのカウンタカウントダウンを許可	R/W
b19	DSELCD	ELC_GPTDイベント要因カウンタカウントダウン許可	0: ELC_GPTDイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTDイベント入力でのカウンタカウントダウンを許可	R/W
b20	DSELCE	ELC_GPTEイベント要因カウンタカウントダウン許可	0: ELC_GPTEイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTEイベント入力でのカウンタカウントダウンを許可	R/W
b21	DSELCF	ELC_GPTFイベント要因カウンタカウントダウン許可	0: ELC_GPTFイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTFイベント入力でのカウンタカウントダウンを許可	R/W
b22	DSELCG	ELC_GPTGイベント要因カウンタカウントダウン許可	0: ELC_GPTGイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTGイベント入力でのカウンタカウントダウンを許可	R/W
b23	DSELCH	ELC_GPTHイベント要因カウンタカウントダウン許可	0: ELC_GPTHイベント入力でのカウンタカウントダウンを禁止 1: ELC_GPTHイベント入力でのカウンタカウントダウンを許可	R/W
b31-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTDNSR レジスタは GTCNT カウンタのカウントダウン要因を設定します。

GTDNSR レジスタの少なくとも1つのビットを1にした場合、GTDNSR レジスタが1に設定した要因によってGTCNT カウンタがカウントアップされます。この場合、GTCR.TPCS には影響しません。

DSGTRGAR ビット (GTETRGA 端子立ち上がり入力要因カウンタカウントダウン許可)

GTETRGA 端子入力の立ち上がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSGTRGAF ビット (GTETRGA 端子立ち下がり入力要因カウンタカウントダウン許可)

GTETRGA 端子入力の立ち下がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSGTRGBR ビット (GTETRGB 端子立ち上がり入力要因カウンタカウントダウン許可)

GTETRGB 端子入力の立ち上がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSGTRGBF ビット (GTETRGB 端子立ち下がり入力要因カウンタカウントダウン許可)

GTETRGB 端子入力の立ち下がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSGTRGCR ビット (GTETRGC 端子立ち上がり入力要因カウンタカウントダウン許可)

GTETRGC 端子入力の立ち上がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSGTRGCF ビット (GTETRGC 端子立ち下がり入力要因カウンタカウントダウン許可)

GTETRGC 端子入力の立ち下がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSGTRGDR ビット (GTETRGD 端子立ち上がり入力要因カウンタカウントダウン許可)

GTETRGD 端子入力の立ち上がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSGTRGDF ビット (GTETRGD 端子立ち下がり入力要因カウンタカウントダウン許可)

GTETRGD 端子入力の立ち下がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCARBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因カウンタカウントダウン許可)

GTIOCB 入力が0のとき、GTIOCA 端子入力の立ち上がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCARBH ビット (GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因カウンタカウントダウン許可)

GTIOCB 入力が1のとき、GTIOCA 端子入力の立ち上がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCAFBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因カウンタカウントダウン許可)

GTIOCB 入力が0のとき、GTIOCA 端子入力の立ち下がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCAFBH ビット (GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因カウンタカウントダウン許可)

GTIOCB 入力が1のとき、GTIOCA 端子入力の立ち下がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCBRAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因カウンタカウントダウン許可)

GTIOCA 入力が0のとき、GTIOCB 端子入力の立ち上がりエッジでのGTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCBRAH ビット (GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因カウンタカウントダウン許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCBFAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因カウンタカウントダウン許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタカウントダウンの許可/禁止を選択します。

DSCBFAH ビット (GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因カウンタカウントダウン許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCNT カウンタカウントダウンの許可/禁止を選択します。

DSELCm ビット (ELC_GPTm イベント要因カウンタカウントダウン許可) (m = A ~ H)

ELC_GPTm イベント入力での GTCNT カウンタカウントダウンの許可/禁止を選択します。

23.2.10 汎用 PWM タイマインプットキャプチャ要因選択レジスタ A (GTICASR)

アドレス GPT32EHm.GTICASR 4007 8024h + 0100h × m (m = 0 ~ 3),
 GPT32Em.GTICASR 4007 8024h + 0100h × m (m = 4 ~ 7),
 GPT32m.GTICASR 4007 8024h + 0100h × m (m = 8 ~ 13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	ASELCH	ASELHG	ASELHF	ASELHE	ASELHD	ASELHC	ASELHB	ASELHA
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ASCBF AH	ASCBF AL	ASCBR AH	ASCBR AL	ASCAF BH	ASCAF BL	ASCAR BH	ASCAR BL	ASGTR GDF	ASGTR GDR	ASGTR GCF	ASGTR GCR	ASGTR GBF	ASGTR GBR	ASGTR GAF	ASGTR GAR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ASGTRGAR	GTETRGA 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGA 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGA 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b1	ASGTRGAF	GTETRGA 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGA 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGA 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b2	ASGTRGBR	GTETRGB 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGB 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGB 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b3	ASGTRGBF	GTETRGB 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGB 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGB 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b4	ASGTRGCR	GTETRGC 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGC 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGC 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b5	ASGTRGCF	GTETRGC 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGC 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGC 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b6	ASGTRGDR	GTETRGD 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGD 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGD 入力の立ち上がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b7	ASGTRGDF	GTETRGD 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可	0 : GTETRGD 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを禁止 1 : GTETRGD 入力の立ち下がりエッジでの GTCCRA イン プットキャプチャを許可	R/W
b8	ASCARBL	GTIOCB 値 Low での GTIOCA 端子立 ち上がり入力要因 GTCCRA インプ ットキャプチャ許可	0 : GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRA インプットキャプチャを禁止 1 : GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRA インプットキャプチャを許可	R/W
b9	ASCARBH	GTIOCB 値 High での GTIOCA 端子立 ち上がり入力要因 GTCCRA インプ ットキャプチャ許可	0 : GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRA インプットキャプチャを禁止 1 : GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRA インプットキャプチャを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b10	ASCAFBL	GTIOCB値LowでのGTIOCA端子立ち下がり入力要因GTCCRAインプットキャプチャ許可	0: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのGTCCRAインプットキャプチャを禁止 1: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのGTCCRAインプットキャプチャを許可	R/W
b11	ASCFBH	GTIOCB値HighでのGTIOCA端子立ち下がり入力要因GTCCRAインプットキャプチャ許可	0: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのGTCCRAインプットキャプチャを禁止 1: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのGTCCRAインプットキャプチャを許可	R/W
b12	ASCBRAL	GTIOCA値LowでのGTIOCB端子立ち上がり入力要因GTCCRAインプットキャプチャ許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのGTCCRAインプットキャプチャを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのGTCCRAインプットキャプチャを許可	R/W
b13	ASCBRAH	GTIOCA値HighでのGTIOCB端子立ち上がり入力要因GTCCRAインプットキャプチャ許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのGTCCRAインプットキャプチャを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのGTCCRAインプットキャプチャを許可	R/W
b14	ASCBFAL	GTIOCA値LowでのGTIOCB端子立ち下がり入力要因GTCCRAインプットキャプチャ許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのGTCCRAインプットキャプチャを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのGTCCRAインプットキャプチャを許可	R/W
b15	ASCBFAH	GTIOCA値HighでのGTIOCB端子立ち下がり入力要因GTCCRAインプットキャプチャ許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのGTCCRAインプットキャプチャを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのGTCCRAインプットキャプチャを許可	R/W
b16	ASELCA	ELC_GPTAイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTAイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTAイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b17	ASELCB	ELC_GPTBイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTBイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTBイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b18	ASELCC	ELC_GPTCイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTCイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTCイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b19	ASELCD	ELC_GPTDイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTDイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTDイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b20	ASELCE	ELC_GPTEイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTEイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTEイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b21	ASELCF	ELC_GPTFイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTFイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTFイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b22	ASELCG	ELC_GPTGイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTGイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTGイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b23	ASELCH	ELC_GPTHイベント要因GTCCRAインプットキャプチャ許可	0: ELC_GPTHイベント入力でのGTCCRAインプットキャプチャを禁止 1: ELC_GPTHイベント入力でのGTCCRAインプットキャプチャを許可	R/W
b31-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTICASRレジスタはGTCCRAのインプットキャプチャ要因を設定します。

ASGTRGAR ビット (GTETRGA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGA 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASGTRGAF ビット (GTETRGA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGA 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASGTRGBR ビット (GTETRGB 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGB 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASGTRGBF ビット (GTETRGB 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGB 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASGTRGCR ビット (GTETRGC 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGC 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASGTRGCF ビット (GTETRGC 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGC 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASGTRGDR ビット (GTETRGD 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGD 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASGTRGDF ビット (GTETRGD 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTETRGD 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCARBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCARBH ビット (GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCAFBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCAFBLH ビット (GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCBRAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCBRAH ビット (GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCBFAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASCBFAH ビット (GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCCRA インพุットキャプチャの許可/禁止を選択します。

ASELCm ビット (ELC_GPTm イベント要因カウンタ GTCCRA インพุットキャプチャ許可) (m = A ~ H)

ELC_GPTm イベント入力での GTCCRA インพุットキャプチャの許可/禁止を選択します。

23.2.11 汎用 PWM タイマインプットキャプチャ要因選択レジスタ B (GTICBSR)

アドレス GPT32EHm.GTICBSR 4007 8028h + 0100h × m (m = 0~3),
 GPT32Em.GTICBSR 4007 8028h + 0100h × m (m = 4~7),
 GPT32m.GTICBSR 4007 8028h + 0100h × m (m = 8~13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	BSELC H	BSELC G	BSELC F	BSELC E	BSELC D	BSELC C	BSELC B	BSELC A
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
BSCBF AH	BSCBF AL	BSCBR AH	BSCBR AL	BSCAF BH	BSCAF BL	BSCAR BH	BSCAR BL	BSGTR GDF	BSGTR GDR	BSGTR GCF	BSGTR GCR	BSGTR GBF	BSGTR GBR	BSGTR GAF	BSGTR GAR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	BSGTRGAR	GTETRGA 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGA 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGA 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b1	BSGTRGAF	GTETRGA 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGA 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGA 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b2	BSGTRGBR	GTETRGB 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGB 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGB 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b3	BSGTRGBF	GTETRGB 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGB 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGB 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b4	BSGTRGCR	GTETRGC 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGC 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGC 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b5	BSGTRGCF	GTETRGC 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGC 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGC 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b6	BSGTRGDR	GTETRGD 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGD 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGD 入力の立ち上がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b7	BSGTRGDF	GTETRGD 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可	0 : GTETRGD 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを禁止 1 : GTETRGD 入力の立ち下がりエッジでの GTCCRB イン プットキャプチャを許可	R/W
b8	BSCARBL	GTIOCB 値 Low での GTIOCA 端子立 ち上がり入力要因 GTCCRB イン プットキャプチャ許可	0 : GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRB インプットキャプチャを禁止 1 : GTIOCB 入力が 0 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRB インプットキャプチャを許可	R/W
b9	BSCARBH	GTIOCB 値 High での GTIOCA 端子立 ち上がり入力要因 GTCCRB イン プットキャプチャ許可	0 : GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRB インプットキャプチャを禁止 1 : GTIOCB 入力が 1 のとき、GTIOCA 入力の立ち上がり エッジでの GTCCRB インプットキャプチャを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b10	BSCAFBL	GTIOCB値LowでのGTIOCA端子立ち下がり入力要因GTCCRBインプットキャプチャ許可	0: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのGTCCRBインプットキャプチャを禁止 1: GTIOCB入力が0のとき、GTIOCA入力の立ち下がりエッジでのGTCCRBインプットキャプチャを許可	R/W
b11	BSCAFBH	GTIOCB値HighでのGTIOCA端子立ち下がり入力要因GTCCRBインプットキャプチャ許可	0: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのGTCCRBインプットキャプチャを禁止 1: GTIOCB入力が1のとき、GTIOCA入力の立ち下がりエッジでのGTCCRBインプットキャプチャを許可	R/W
b12	BSCBRAL	GTIOCA値LowでのGTIOCB端子立ち上がり入力要因GTCCRBインプットキャプチャ許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのGTCCRBインプットキャプチャを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち上がりエッジでのGTCCRBインプットキャプチャを許可	R/W
b13	BSCBRAH	GTIOCA値HighでのGTIOCB端子立ち上がり入力要因GTCCRBインプットキャプチャ許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのGTCCRBインプットキャプチャを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち上がりエッジでのGTCCRBインプットキャプチャを許可	R/W
b14	BSCBFAL	GTIOCA値LowでのGTIOCB端子立ち下がり入力要因GTCCRBインプットキャプチャ許可	0: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのGTCCRBインプットキャプチャを禁止 1: GTIOCA入力が0のとき、GTIOCB入力の立ち下がりエッジでのGTCCRBインプットキャプチャを許可	R/W
b15	BSCBFAH	GTIOCA値HighでのGTIOCB端子立ち下がり入力要因GTCCRBインプットキャプチャ許可	0: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのGTCCRBインプットキャプチャを禁止 1: GTIOCA入力が1のとき、GTIOCB入力の立ち下がりエッジでのGTCCRBインプットキャプチャを許可	R/W
b16	BSELCA	ELC_GPTAイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTAイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTAイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b17	BSELCB	ELC_GPTBイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTBイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTBイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b18	BSELCC	ELC_GPTCイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTCイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTCイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b19	BSELCD	ELC_GPTDイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTDイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTDイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b20	BSELCE	ELC_GPTEイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTEイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTEイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b21	BSELCF	ELC_GPTFイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTFイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTFイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b22	BSELCG	ELC_GPTGイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTGイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTGイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b23	BSELCH	ELC_GPTHイベント要因GTCCRBインプットキャプチャ許可	0: ELC_GPTHイベント入力でのGTCCRBインプットキャプチャを禁止 1: ELC_GPTHイベント入力でのGTCCRBインプットキャプチャを許可	R/W
b31-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTICBSRレジスタはGTCCRBのインプットキャプチャ要因を設定します。

BSGTRGAR ビット (GTETRGA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGA 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSGTRGAF ビット (GTETRGA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGA 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSGTRGBR ビット (GTETRGB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGB 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSGTRGBF ビット (GTETRGB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGB 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSGTRGCR ビット (GTETRGC 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGC 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSGTRGCF ビット (GTETRGC 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGC 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSGTRGDR ビット (GTETRGD 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGD 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSGTRGDF ビット (GTETRGD 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

GTETRGD 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCARBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCARBH ビット (GTIOCB 値 High での GTIOCA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCAFBL ビット (GTIOCB 値 Low での GTIOCA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

GTIOCB 入力が 0 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCAFBH ビット (GTIOCB 値 High での GTIOCA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

GTIOCB 入力が 1 のとき、GTIOCA 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCBRAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCBRAH ビット (GTIOCA 値 High での GTIOCB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可)

GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち上がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCBFAL ビット (GTIOCA 値 Low での GTIOCB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)

GTIOCA 入力が 0 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSCBFAH ビット (GTIOCA 値 High での GTIOCB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可)


GTIOCA 入力が 1 のとき、GTIOCB 端子入力の立ち下がりエッジでの GTCCRB インพุットキャプチャの許可/禁止を選択します。

BSELCm ビット (ELC_GPTm イベント要因カウンタ GTCCRB インพุットキャプチャ許可) (m = A ~ H)

ELC_GPTm イベント入力での GTCCRB インพุットキャプチャの許可/禁止を選択します。

23.2.12 汎用 PWM タイマコントロールレジスタ (GTCR)

アドレス GPT32EHm.GTCR 4007 802Ch + 0100h × m (m = 0~3),
 GPT32Em.GTCR 4007 802Ch + 0100h × m (m = 4~7),
 GPT32m.GTCR 4007 802Ch + 0100h × m (m = 8~13)



ビット	シンボル	ビット名	機能	R/W
b0	CST	カウントスタート	0 : カウント動作を停止 1 : カウント動作を実行	R/W
b15-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b18-b16	MD[2:0]	モード選択	b18 b16 0 0 0 : のこぎり波PWMモード (シングル/ダブルバッファ可) 0 0 1 : のこぎり波ワンショットパルスモード (バッファ動作固定) 0 1 0 : 設定禁止 0 1 1 : 設定禁止 1 0 0 : 三角波PWMモード1 (谷32ビット転送) (シングル/ダブルバッファ可) 1 0 1 : 三角波PWMモード2 (山/谷32ビット転送) (シングル/ダブルバッファ可) 1 1 0 : 三角波PWMモード3 (谷64ビット転送) (バッファ動作固定) 1 1 1 : 設定禁止	R/W
b23-b19	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b26-b24	TPCS[2:0]	タイマプリスケラ選択	b26 b24 0 0 0 : PCLKD/1 0 0 1 : PCLKD/4 0 1 0 : PCLKD/16 0 1 1 : PCLKD/64 1 0 0 : PCLKD/256 1 0 1 : PCLKD/1024	R/W
b31-b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTCR レジスタは、GTCNT を制御します。

CST ビット (カウントスタート)

GTCNT カウンタのスタート/ストップを制御します。

[1 になる条件]

- GTSSR.CSTRT ビットが 1 の状態で、GTSTR レジスタの値 (チャンネル番号はビット番号に対応) を 1 にしたとき
- ELC イベント入力、またはカウンタスタート要因により GTSSR レジスタで許可した GTIOCA/GTIOCB/GTETRn ポート入力イベントが発生したとき
- ソフトウェアで直接 1 を書き込んだとき

[0 になる条件]

- GTPSR.CSTOP ビットが 1 の状態で、GTSTP レジスタの値 (チャンネル番号はビット番号に対応) を 1 にしたとき

- ELC イベント入力、またはカウンタストップ要因により GTPSR レジスタで許可した GTIOCA/GTIOCB/GTETR_{Gn} ポート入力イベントが発生したとき
- ソフトウェアで直接 0 を書き込んだとき

MD[2:0] ビット (モード選択)

GPT の動作モードを選択します。MD[2:0] ビットの設定は、GTCNT カウンタの動作が停止しているときに行ってください。

TPCS[2:0] ビット (タイマプリスケアラ選択)

GTCNT カウンタのクロックを選択します。チャンネルごとに個別にクロックプリスケアラの選択が可能です。TPCS[2:0] ビットの設定は、GTCNT カウンタの動作が停止しているときに行ってください。

23.2.13 汎用 PWM タイマカウンタ方向、デューティ設定レジスタ (GTUDDTYC)

アドレス GPT32EHm.GTUDDTYC 4007 8030h + 0100h × m (m = 0~3),
 GPT32Em.GTUDDTYC 4007 8030h + 0100h × m (m = 4~7),
 GPT32m.GTUDDTYC 4007 8030h + 0100h × m (m = 8~13)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	OBDTYR	OBDTYF	OBDTY[1:0]	—	—	—	—	OADTYR	OADTYF	OADTY[1:0]	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	UDF	UD
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	ビット名	機能	R/W
b0	UD	カウンタ方向設定	0 : GTCNTがカウンタダウン 1 : GTCNTがカウンタアップ	R/W
b1	UDF	カウンタ方向強制設定	0 : 強制設定しない 1 : 強制設定する	R/W
b15-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b17-b16	OADTY[1:0]	GTIOCA出力デューティ設定	b17 b16 0 x : GTIOCA端子のデューティはコンペアマッチに依存 1 0 : GTIOCA端子のデューティ = 0% 1 1 : GTIOCA端子のデューティ = 100%	R/W
b18	OADTYF	GTIOCA出力デューティ強制設定	0 : 強制設定しない 1 : 強制設定する	R/W
b19	OADTYR	0%/100%デューティ設定解除後のGTIOCA出力値選択	0 : 0%/100%デューティ設定解除後に、0%/100%デューティに設定された出力値をGTIOA[3:2]機能に適用 1 : 0%/100%デューティ設定解除後に、マスクされたコンペアマッチ出力値をGTIOA[3:2]機能に適用	R/W
b23-b20	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b25-b24	OBDTY[1:0]	GTIOCB出力デューティ設定	b25 b24 0 x : GTIOCB端子のデューティはコンペアマッチに依存 1 0 : GTIOCB端子のデューティ = 0% 1 1 : GTIOCB端子のデューティ = 100%	R/W
b26	OBDTYF	GTIOCB出力デューティ強制設定	0 : 強制設定しない 1 : 強制設定する	R/W
b27	OBDTYR	0%/100%デューティ設定解除後のGTIOCB出力値選択	0 : 0%/100%デューティ設定解除後に、0%/100%デューティに設定された出力値をGTIOB[3:2]機能に適用 1 : 0%/100%デューティ設定解除後に、マスクされたコンペアマッチ出力値をGTIOB[3:2]機能に適用	R/W
b31-b28	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

x : Don't care

GTUDDTYC レジスタは、GTCNT カウンタのカウンタ方向（アップ/ダウン）および GTIOCA/GTIOCB 端子出力のデューティを設定します。

【カウンタ方向】

- のこぎり波モードの場合

アップカウント中に UD ビットを 0 にした場合、オーバーフロー時に（GTCNT カウンタ値が GTPR 値になった後、カウンタクロックに同期したタイミングで）カウンタ方向が切り替わります。ダウンカウント中に UD ビットを 1 にした場合、アンダーフロー時に（GTCNT カウンタ値が 0 になった後、カウンタクロックに同期したタイミングで）カウンタ方向が切り替わります。

カウンタストップ中に UDF ビットが 0 の状態で UD 値を 1 から 0 に変更した場合、カウンタ動作はアップカウントとなり、オーバーフロー時に（GTCNT カウンタ値が GTPR 値になった後、カウンタクロックに

同期したタイミングで) カウント方向が切り替わります。カウントストップ中に UDF ビットが 0 の状態で UD 値を 0 から 1 に変更した場合、カウント動作はダウンカウントとなり、アンダーフロー時に (GTCNT カウンタ値が 0 になった後、カウントクロックに同期したタイミングで) カウント方向が切り替わります。

カウントストップ中に UDF ビットを 1 にすると、UD ビットの値がカウントスタート時のカウント方向に反映されます。

【カウント方向】

- 三角波モードの場合

カウント中に UD 値を変更しても、カウント方向は切り替わりません。カウントストップ中に UDF ビットが 0 の状態で UD ビットの値を変更しても、カウントスタート時のカウント方向には反映されません。

カウントストップ中に UDF ビットを 1 にすると、UD ビットの値がカウントスタート時のカウント方向に反映されます。

UD ビット (カウント方向設定)

GTCNT カウンタのカウント方向 (アップカウントまたはダウンカウント) を設定します。

UDF ビット (カウント方向強制設定)

GTCNT カウンタ動作スタート時のカウント方向を強制的に UD ビットの値に設定します。カウンタ動作中の書き込みは、0 としてください。カウントストップ中に UDF に 1 を書いた場合、カウントスタートまでに UDF を 0 に戻してください。

【出力デューティ】

- のこぎり波モードの場合

アップカウント動作中に OADTY/OBDTY 値を変更すると、オーバーフロー時にデューティが反映されず (GTCNT = GTPR)。ダウンカウント動作中に OADTY/OBDTY 値を変更すると、アンダーフロー時にデューティが反映されます (GTCNT = 0)。

カウントストップ中に、OADTYF/OBDTYF ビットが 0 の状態で OADTY/OBDTY 値を変更しても、カウンタ動作開始時に出力デューティは反映されません。カウント方向がアップカウントの場合、オーバーフロー時 (GTCNT = GTPR) に出力デューティが反映されます。カウント方向がダウンカウントの場合、アンダーフロー時 (GTCNT = 0) に出力デューティが反映されます。

カウントストップ中に、OADTYF/OBDTYF ビットが 1 の状態で OADTY/OBDTY 値を変更しても、カウンタ動作開始時に出力デューティが反映されます。

【出力デューティ】

- 三角波モードの場合

カウント動作中に OADTY/OBDTY 値を変更すると、アンダーフロー時にデューティが反映されます。カウントストップ中に、OADTYF/OBDTYF ビットが 0 の状態で OADTY/OBDTY 値を変更しても、カウンタ動作開始時に出力デューティは反映されず、アンダーフロー時には出力デューティが反映されます。

カウントストップ中に、OADTYF/OBDTYF ビットが 1 の状態で OADTY/OBDTY 値を変更しても、カウンタ動作開始時に出力デューティが反映されます。

OmDTY[1:0] ビット (GTIOcm 出力デューティ設定) (m = A, B)

GTIOcm 端子の出力デューティを 0%、100%、またはコンペアマッチ制御に設定します。

OmDTYF ビット (GTIOcm 出力デューティ強制設定) (m = A, B)

出力デューティサイクルを OmDTY の設定値に強制的に設定します。カウンタ動作時には、本ビットを 0 として使用してください。カウントストップ中に OmDTYF ビットを 1 にした場合、カウンタスタート後、最初の周期が終わるまでに OmDTYF ビットを 0 に戻してください。


OmDTYR ビット (0%/100% デューティ設定解除後の GTIOcm 出力値選択) (m = A, B)

制御が 0%/100% デューティ設定から GTIOcm 端子のコンペアマッチに変更され、かつ GTIOR.GTIOm[3:2] ビットが 00b (周期の終わりで出力保持) または 11b (周期の終わりでトグル出力) に設定された場合、周期の終わりで出力保持/トグル出力の対象となる値を選択します。

0%/100% デューティ動作実行中、コンペアマッチ動作は、GPT32 内部で継続します。OmDTYR ビットを 1 にすると、GTIOcm 端子は、コンペアマッチ動作中の周期の終わりで GTIOR.GTIOm[3:2] ビットで選択した出力状態になります。

23.2.14 汎用 PWM タイマ I/O コントロールレジスタ (GTIOR)

アドレス GPT32EHm.GTIOR 4007 8034h + 0100h × m (m = 0~3),
 GPT32Em.GTIOR 4007 8034h + 0100h × m (m = 4~7),
 GPT32m.GTIOR 4007 8034h + 0100h × m (m = 8~13)



ビット	シンボル	ビット名	機能	R/W
b4-b0	GTIOA[4:0]	GTIOCA 端子機能選択	表 23.5 を参照してください。	R/W
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	OADFLT	カウントストップ時の GTIOCA 端子出力値設定	0: カウントストップ時に GTIOCA 端子は Low を出力 1: カウントストップ時に GTIOCA 端子は High を出力	R/W
b7	OAHL	カウントスタート/ストップ時の GTIOCA 端子出力設定	0: カウントスタート/ストップ時の GTIOCA 端子の出力レベルは、レジスタ設定値に従う 1: カウントスタート/ストップ時の GTIOCA 端子の出力レベルを保持する	R/W
b8	OAE	GTIOCA 端子出力許可	0: 出力禁止 1: 出力許可	R/W
b10-b9	OADF[1:0]	GTIOCA 端子禁止値設定	b10 b9 0 0: 下記要因を設定しない 0 1: 出力ネゲート制御時に GTIOCA 端子を Hi-Z にする 1 0: 出力ネゲート制御時に GTIOCA 端子を 0 にする 1 1: 出力ネゲート制御時に GTIOCA 端子を 1 にする	R/W
b12-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13	NFAEN	ノイズフィルタ A を許可	0: GTIOCA 端子のノイズフィルタを停止 1: GTIOCA 端子のノイズフィルタを許可	R/W
b15-b14	NFCSA[1:0]	ノイズフィルタ A サンプルングクロック選択	b15 b14 0 0: PCLKD/1 0 1: PCLKD/4 1 0: PCLKD/16 1 1: PCLKD/64	R/W
b20-b16	GTIOB[4:0]	GTIOCB 端子機能選択	表 23.5 を参照してください。	R/W
b21	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b22	OBDFLT	カウントストップ時の GTIOCB 端子出力値設定	0: カウントストップ時に GTIOCB 端子は Low を出力 1: カウントストップ時に GTIOCB 端子は High を出力	R/W
b23	OBHL	カウントスタート/ストップ時の GTIOCB 端子出力設定	0: カウントスタート/ストップ時の GTIOCB 端子の出力レベルは、レジスタ設定値に従う 1: カウントスタート/ストップ時の GTIOCB 端子の出力レベルを保持する	R/W
b24	OBE	GTIOCB 端子出力許可	0: 出力禁止 1: 出力許可	R/W
b26-b25	OBDF[1:0]	GTIOCB 端子禁止値設定	b26 b25 0 0: 下記要因を設定しない 0 1: 出力ネゲート制御時に GTIOCB 端子を Hi-Z にする 1 0: 出力ネゲート制御時に GTIOCB 端子を 0 にする 1 1: 出力ネゲート制御時に GTIOCB 端子を 1 にする	R/W
b28-b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b29	NFBEN	ノイズフィルタ B を許可	0: GTIOCB 端子のノイズフィルタを停止 1: GTIOCB 端子のノイズフィルタを許可	R/W

ビット	シンボル	ビット名	機能	R/W
b31-b30	NFCSB[1:0]	ノイズフィルタBサンプリングクロック選択	b31 b30 0 0 : PCLKD/1 0 1 : PCLKD/4 1 0 : PCLKD/16 1 1 : PCLKD/64	R/W

GTIOR レジスタは、GTIOCA 端子および GTIOCB 端子の機能を設定します。

GTIOA[4:0] ビット (GTIOCA 端子機能選択)

GTIOCA 端子の機能を選択します。詳細は、表 23.5 を参照してください。

OADFLT ビット (カウントストップ時の GTIOCA 端子出力値設定)

カウントストップ時に、GTIOCA 端子が Low または High のいずれを出力するかを選択します。

OAHLDBIT ビット (カウントスタート/ストップ時の GTIOCA 端子出力設定)

GTIOCA 端子の出力レベルを保持するか、カウントスタート/ストップ時にレベルがレジスタ設定値に合うかを設定します。

OAHLDBIT ビットを 0 にした場合

- カウントスタート時に、GTIOA[4:0] ビットのビット [4] ビットで指定した値を出力
- カウントストップ時に、OADFLT ビットで指定した値を出力
- カウントストップ中に OADFLT ビットを書き換えた場合、新規の値はただちに出力に反映される

OAHLDBIT ビットを 1 にした場合

- カウントスタート/ストップ時に出力が保持される

OAE ビット (GTIOCA 端子出力許可)

GTIOCA 端子出力する/しないを選択します。

GTCCRA レジスタをインプットキャプチャレジスタとして使用する場合 (GTICASR レジスタの少なくとも 1 つのビットを 1 にした場合)、OAE ビットの設定にかかわらず GTIOCnA 端子出力を行いません。

OADF[1:0] ビット (GTIOCA 端子禁止値設定)

OADF[1:0] ビットは POEG からの出力停止要求によって GTIOCnA 端子から出力する値を選択します。

NFAEN ビット (ノイズフィルタ A を許可)

GTIOCA 端子からの入力に対してノイズフィルタの許可/停止を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、GTIOR レジスタの該当端子機能をアウトプットコンペア機能に設定した状態で、本ビットを切り替えてください。

NFCSA[1:0] ビット (ノイズフィルタ A サンプリングクロック選択)

GTIOCA 端子のノイズフィルタのサンプリング周期を設定します。これらのビットを設定する場合、選択したサンプリング周期の 2 周期分待った後、インプットキャプチャ機能に設定してください。

GTIOB[4:0] ビット (GTIOCB 端子機能選択)

GTIOCB 端子の機能を選択します。詳細は、表 23.5 を参照してください。

OBDFLT ビット (カウントストップ時の GTIOCB 端子出力値設定)

カウントストップ時に、GTIOCB 端子が High または Low のいずれを出力するかを設定します。

OBHLDBIT ビット (カウントスタート/ストップ時の GTIOCB 端子出力設定)

GTIOCB 端子の出力レベルを保持するか、カウントスタート/ストップ時のレベルはレジスタ設定値に合うかを設定します。

OBHLD ビットを 0 にした場合

- カウントスタート時に、GTIOB[4:0] ビットのビット [4] で指定した値を出力
- カウントストップ時に、OBDFLT ビットで指定した値を出力
- カウントストップ中に OBDFLT ビットを書き換えた場合、新規の値はただちに出力に反映される

OBHLD ビットを 1 にした場合

- カウントスタート/ストップ時に出力が保持される

OBE ビット (GTIOCB 端子出力許可)

GTIOCB 端子出力する/しないを選択します。

GTCCRB レジスタをインプットキャプチャレジスタとして使用している場合 (GTICBSR レジスタの少なくとも 1 ビットが 1)、OBE ビットの設定にかかわらず GTIOCnB 端子出力を行いません。

OBDF[1:0] ビット (GTIOCB 端子禁止値設定)

OBDF[1:0] ビットは POEG からの出力停止要求によって GTIOCnB 端子から出力する値を選択します。

NFBEN ビット (ノイズフィルタ B を許可)

GTIOCB 端子の入力のノイズフィルタ機能の許可/停止を設定します。本ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、GTIOR レジスタの該当端子機能をアウトプットコンペア機能に設定した状態で、本ビットを切り替えてください。

NFCSB[1:0] ビット (ノイズフィルタ B サンプリングクロック選択)

GTIOCB 端子のノイズフィルタのサンプリング周期を設定します。これらのビットを設定する場合、選択したサンプリング周期の 2 周期分待った後、インプットキャプチャ機能を設定してください。

表 23.5 GTIOA[4:0] ビットと GTIOB[4:0] ビットの設定値

GTIOA/GTIOB[4:0] ビット					機能		
b4	b3	b2	b1	b0	b4	b3-b2 (注1) (注2) (注3)	b1-b0 (注2)
0	0	0	0	0	初期出力Lowの設定	周期の終わりで出力保持	GTCCRA/GTCCRB コンペアマッチで出力保持
0	0	0	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
0	0	0	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
0	0	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	0	1	0	0		周期の終わりでLow出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	0	1	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
0	0	1	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
0	0	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	1	0	0	0		周期の終わりでHigh出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	1	0	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
0	1	0	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
0	1	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	1	1	0	0		周期の終わりでトグル出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	1	1	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
0	1	1	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
0	1	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	0	0	0	0	初期出力Highの設定	周期の終わりで出力保持	GTCCRA/GTCCRB コンペアマッチで出力保持
1	0	0	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
1	0	0	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
1	0	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	0	1	0	0		周期の終わりでLow出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	0	1	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
1	0	1	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
1	0	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	1	0	0	0		周期の終わりでHigh出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	1	0	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
1	1	0	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
1	1	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	1	1	0	0		周期の終わりでトグル出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	1	1	0	1			GTCCRA/GTCCRB コンペアマッチでLow出力
1	1	1	1	0			GTCCRA/GTCCRB コンペアマッチでHigh出力
1	1	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力

注 1. 周期の終わりとは、のこぎり波のときはオーバフロー（アップカウント動作時に GTCNT が GTPR から 0 になる）、アンダフロー（ダウンカウント動作時に GTCNT が 0 から GTPR になる）、GTCNT カウンタクリア、三角波のときは谷（GTCNT が 0 から 1 になる）を示します。

注 2. コンペアマッチ動作時、周期の終わりと GTCCRA/GTCCRB コンペアマッチのタイミングが一致する場合、のこぎり波 PWM モードでは b3-b2 の設定が優先され、それ以外のモードでは b1-b0 の設定が優先されます。

注 3. GTUPSR レジスタまたは GTDNSR レジスタの少なくとも 1 つのビットが 1 の場合のイベントカウント動作では、b3-b2 の設定値は無視されます。

23.2.15 汎用 PWM タイマ割り込み出力設定レジスタ (GTINTAD)

アドレス GPT32EHm.GTINTAD 4007 8038h + 0100h × m (m = 0~3),
 GPT32Em.GTINTAD 4007 8038h + 0100h × m (m = 4~7),
 GPT32m.GTINTAD 4007 8038h + 0100h × m (m = 8~13)

• GPT32EH, GPT32E

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	GRPABL	GRPABH	GRPDTE	—	—	GRP[1:0]	—	—	—	—	—	ADTRBDEN	ADTRBUEN	ADTRADEN	ADTRAUEN
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

• GPT32

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	GRPABL	GRPABH	—	—	—	GRP[1:0]	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b15-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	ADTRAUEN	GTADTRA コンペアマッチ (アップカウンタ) A/D 変換開始要求許可	0 : A/D 変換開始要求を禁止 1 : A/D 変換開始要求を許可	R/W
b17	ADTRADEN	GTADTRA コンペアマッチ (ダウンカウンタ) A/D 変換開始要求許可	0 : A/D 変換開始要求を禁止 1 : A/D 変換開始要求を許可	R/W
b18	ADTRBUEN	GTADTRB コンペアマッチ (アップカウンタ) A/D 変換開始要求許可	0 : A/D 変換開始要求を禁止 1 : A/D 変換開始要求を許可	R/W
b19	ADTRBDEN	GTADTRB コンペアマッチ (ダウンカウンタ) A/D 変換開始要求許可	0 : A/D 変換開始要求を禁止 1 : A/D 変換開始要求を許可	R/W
b23-b20	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b25-b24	GRP[1:0]	出力禁止要因選択	b25 b24 0 0 : グループA出力禁止要求 0 1 : グループB出力禁止要求 1 0 : グループC出力禁止要求 1 1 : グループD出力禁止要求	R/W
b27-b26	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b28	GRPDTE	デッドタイムエラー出力禁止要求許可	0 : デッドタイムエラー出力禁止要求を禁止 1 : デッドタイムエラー出力禁止要求を許可	R/W
b29	GRPABH	同時出力レベルHigh禁止要求許可	0 : 同時出力レベルHigh禁止要求を禁止 1 : 同時出力レベルHigh禁止要求を許可	R/W
b30	GRPABL	同時出力レベルLow禁止要求許可	0 : 同時出力レベルLow禁止要求を禁止 1 : 同時出力レベルLow禁止要求を許可	R/W
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTINTAD レジスタは、割り込み要求、A/D 変換開始要求、および出力禁止要求の許可/禁止を設定するレジスタです。

ADTRAUEN ビット (GTADTRA コンペアマッチ (アップカウント) A/D 変換開始要求許可)

GTCNT カウンタのアップカウント中に、GTADTRA コンペアマッチによって生成される A/D 変換開始要求を許可/禁止します。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

ADTRADEN ビット (GTADTRA コンペアマッチ (ダウンカウント) A/D 変換開始要求許可)

GTCNT カウンタのダウンカウント中に、GTADTRA コンペアマッチによって生成される A/D 変換開始要求を許可/禁止します。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

ADTRBUEN ビット (GTADTRB コンペアマッチ (アップカウント) A/D 変換開始要求許可)

GTCNT カウンタのアップカウント中に、GTADTRB コンペアマッチによって生成される A/D 変換開始要求を許可/禁止します。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

ADTRBDEN ビット (GTADTRB コンペアマッチ (ダウンカウント) A/D 変換開始要求許可)

GTCNT カウンタのダウンカウント中に、GTADTRB コンペアマッチによって生成される A/D 変換開始要求を許可/禁止します。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

GRP[1:0] ビット (出力禁止要因選択)

GTIOCA 端子および GTIOCB 端子の出力禁止要因を選択します。POEG への出力禁止要求は、出力禁止要求許可ビットに基づいてデッドタイムエラー、同時出力レベル High、または同時出力レベル Low が発生するときに、GRP[1:0] ビットで選択されるグループへ出力されます。

GTST.ODF が、GRP[1:0] ビットで選択した出力禁止要因グループの要求を示します。GRP[1:0] ビットの設定は、GTIOR.OAE ビットと GTIOR.OBE ビットの両方が 0 のときに行ってください。

GRPDTE ビット (デッドタイムエラー出力禁止要求許可)

デッドタイムエラー出力禁止要求を許可/禁止します。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

GRPABH ビット (同時出力レベル High 禁止要求許可)

GTIOCA 端子と GTIOCB 端子が同時に 1 を出力する場合の出力禁止要求を許可/禁止します。

GRPABL ビット (同時出力レベル Low 禁止要求許可)

GTIOCA 端子と GTIOCB 端子が同時に 0 を出力する場合の出力禁止要求を許可/禁止します。

23.2.16 汎用PWM タイマステータスレジスタ (GTST)

アドレス GPT32EHm.GTST 4007 803Ch + 0100h × m (m = 0~3),
 GPT32Em.GTST 4007 803Ch + 0100h × m (m = 4~7),
 GPT32m.GTST 4007 803Ch + 0100h × m (m = 8~13)

• GPT32EH, GPT32E

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	OABLF	OABHF	DTEF	—	—	—	ODF	—	—	—	—	ADTRB DF	ADTRB UF	ADTRA DF	ADTRA UF
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	TUCF	—	—	—	—	ITCNT[2:0]	—	TCFPU	TCFPO	TCFF	TCFE	TCFD	TCFC	TCFB	TCFA	—
リセット後の値	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

• GPT32

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	OABLF	OABHF	—	—	—	—	ODF	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	TUCF	—	—	—	—	—	—	TCFPU	TCFPO	TCFF	TCFE	TCFD	TCFC	TCFB	TCFA	—
リセット後の値	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TCFA	インプットキャプチャ/コンペアマッチフラグA	0: GTCCRAのインプットキャプチャ/コンペアマッチの発生なし 1: GTCCRAのインプットキャプチャ/コンペアマッチの発生あり	R/(W) (注1)
b1	TCFB	インプットキャプチャ/コンペアマッチフラグB	0: GTCCRBのインプットキャプチャ/コンペアマッチの発生なし 1: GTCCRBのインプットキャプチャ/コンペアマッチの発生あり	R/(W) (注1)
b2	TCFC	インプットコンペアマッチフラグC	0: GTCCRCのコンペアマッチの発生なし 1: GTCCRCのコンペアマッチの発生あり	R/(W) (注1)
b3	TCFD	インプットコンペアマッチフラグD	0: GTCCRDのコンペアマッチの発生なし 1: GTCCRDのコンペアマッチの発生あり	R/(W) (注1)
b4	TCFE	インプットコンペアマッチフラグE	0: GTCCREのコンペアマッチの発生なし 1: GTCCREのコンペアマッチの発生あり	R/(W) (注1)
b5	TCFF	インプットコンペアマッチフラグF	0: GTCCRFのコンペアマッチの発生なし 1: GTCCRFのコンペアマッチの発生あり	R/(W) (注1)
b6	TCFPO	オーバーフローフラグ	0: オーバーフロー (山) の発生なし 1: オーバーフロー (山) の発生あり	R/(W) (注1)
b7	TCFPU	アンダーフローフラグ	0: アンダーフロー (谷) の発生なし 1: アンダーフロー (谷) の発生あり	R/(W) (注1)
b10-b8	ITCNT[2:0]	GPTn_OVF/GPTn_UDF割り込み間引き回数カウンタ	タイマ割り込みが間引かれる回数をカウントするカウンタ	R
b14-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	TUCF	カウント方向フラグ	0: GTCNTカウンタはダウンカウント 1: GTCNTカウンタはアップカウント	R
b16	ADTRAUF	GTADTRAコンペアマッチ (アップカウント) A/Dコンバータ開始リクエストフラグ	0: アップカウント時のGTADTRAのコンペアマッチの発生なし 1: アップカウント時のGTADTRAのコンペアマッチの発生あり	R/(W) (注1)

ビット	シンボル	ビット名	機能	R/W
b17	ADTRADF	GTADTRAコンペアマッチ (ダウンカウント) A/Dコンバータ開始リクエストフラグ	0: ダウンカウント時のGTADTRAのコンペアマッチの発生なし 1: ダウンカウント時のGTADTRAのコンペアマッチの発生あり	R/(W) (注1)
b18	ADTRBUF	GTADTRBコンペアマッチ (アップカウント) A/Dコンバータ開始リクエストフラグ	0: アップカウント時のGTADTRBのコンペアマッチの発生なし 1: アップカウント時のGTADTRBのコンペアマッチの発生あり	R/(W) (注1)
b19	ADTRBDF	GTADTRBコンペアマッチ (ダウンカウント) A/Dコンバータ開始リクエストフラグ	0: ダウンカウント時のGTADTRBのコンペアマッチの発生なし 1: ダウンカウント時のGTADTRBのコンペアマッチの発生あり	R/(W) (注1)
b23-b20	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b24	ODF	出力禁止フラグ	0: 出力禁止要求の発生なし 1: 出力禁止要求の発生あり	R
b27-b25	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b28	DTEF	デッドタイムエラーフラグ	0: デッドタイムエラーの発生なし 1: デッドタイムエラーの発生あり	R
b29	OABHF	同時出力レベルHighフラグ	0: GTIOCA端子とGTIOCB端子は同時に1を出力しない 1: GTIOCA端子とGTIOCB端子は同時に1を出力する	R
b30	OABLF	同時出力レベルLowフラグ	0: GTIOCA端子とGTIOCB端子は同時に0を出力しない 1: GTIOCA端子とGTIOCB端子は同時に0を出力する	R
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. このビットには0のみ書けます。1を書き込まないでください。

GTSTレジスタは、GPTの状態を示します。

TCFA フラグ (インプットキャプチャ/コンペアマッチフラグ A)

GTCCRA のインプットキャプチャまたはコンペアマッチのステータスフラグです。

[1になる条件]

- GTCCRA レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ = GTCCRA レジスタになったとき
- GTCCRA レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRA レジスタに転送されたとき

[0になる条件]

- このフラグに0を書いたとき

TCFB フラグ (インプットキャプチャ/コンペアマッチフラグ B)

GTCCRB のインプットキャプチャまたはコンペアマッチのステータスフラグです。

[1になる条件]

- GTCCRB レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ = GTCCRB レジスタになったとき
- GTCCRB レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRB レジスタに転送されたとき

[0になる条件]

- このフラグに0を書いたとき

TCFC フラグ (インプットコンペアマッチフラグ C)

GTCCRC のコンペアマッチのステータスフラグです。

[1 になる条件]

- GTCNT カウンタ = GTCCRC レジスタになったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] ビット = 01b、10b、11b (GTCCRC レジスタがバッファ動作)

TCFD フラグ (インプットコンペアマッチフラグ D)

GTCCRD のコンペアマッチのステータスフラグです。

[1 になる条件]

- GTCNT カウンタ = GTCCRD レジスタになったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] ビット = 10b、11b (GTCCRD レジスタがバッファ動作)

TCFE フラグ (インプットコンペアマッチフラグ E)

GTCCRE のコンペアマッチのステータスフラグです。

[1 になる条件]

- GTCNT カウンタ = GTCCRE レジスタになったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] ビット = 01b、10b、11b (GTCCRE レジスタがバッファ動作)

TCFF フラグ (インプットコンペアマッチフラグ F)

GTCCRF のコンペアマッチのステータスフラグです。

[1 になる条件]

- GTCNT カウンタ = GTCCRF レジスタになったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] ビット = 10b、11b (GTCCRF レジスタがバッファ動作)

TCFPO フラグ (オーバーフローフラグ)

オーバーフローまたは山が発生したことを示します。

[1 になる条件]

- のこぎり波モードでオーバーフロー (アップカウント時に GTCNT カウンタが GTPR 値から 0 に変化) が発生したとき
- 三角波モードで山 (GTCNT カウンタが GTPR 値から GTPR 値 -1 に変化) が発生したとき
- ハードウェア要因によるカウントで、オーバーフロー (アップカウント時に GTCNT カウンタが GTPR 値から 0 に変化) が発生したとき

[0 になる条件]

- このフラグに 0 を書いたとき

TCFPU フラグ (アンダーフローフラグ)

アンダーフローまたは谷が発生したことを示します。

[1 になる条件]

- のこぎり波モードでアンダーフロー (ダウンカウント時に GTCNT カウンタが 0 から GTPR 値に変化) が発生したとき
- 三角波モードで谷 (GTCNT カウンタが 0 から 1 に変化) が発生したとき
- ハードウェア要因によるカウントで、アンダーフロー (ダウンカウント時に GTCNT カウンタが 0 から GTPR 値に変化) が発生したとき

[0 になる条件]

- このフラグに 0 を書いたとき

ITCNT[2:0] ビット (GPTn_OVF/GPTn_UDF 割り込み間引き回数カウンタ)

GPTn_OVF/GPTn_UDF (n=0~7) 割り込み間引き機能を使用 (GTITC.IVTC[1:0] ビットを 00b 以外に設定) した場合、GTITC.IVTC[1:0] ビットで指定した GPTn_OVF/GPTn_UDF 割り込み要因が発生するたびに、ITCNT[2:0] ビットが 1 カウントアップします。

GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

[0 になる条件]

- GPTn_OVF/GPTn_UDF 割り込み間引き機能を使用しないとき (GTITC.IVTC[1:0] ビット = 00b で、GTITC.IVTT[2:0] ビット = 000b のとき)
- GPTn_OVF/GPTn_UDF 割り込み間引き回数が指定した回数と一致したとき (ITCNT[2:0] ビット値が GTITC.IVTT[2:0] ビットで指定した間引き回数と一致したとき)

TUCF フラグ (カウント方向フラグ)

GTCNT カウンタのカウント方向を示します。イベントカウント動作において、このフラグはアップカウント時に 1、ダウンカウント時に 0 になります。

ADTRAUFL フラグ (GTADTRA コンペアマッチ (アップカウント) A/D コンバータ開始リクエストフラグ)

GTADTRA コンペアマッチのアップカウント時のステータスフラグです。

[1 になる条件]

- アップカウント時に $GTCNT = GTADTRA$ のとき

[0 になる条件]

- このフラグに 0 を書いたとき

ADTRADF フラグ (GTADTRA コンペアマッチ (ダウンカウント) A/D コンバータ開始リクエストフラグ)

GTADTRA コンペアマッチのダウンカウント時のステータスフラグです。

[1 になる条件]

- ダウンカウント時に $GTCNT = GTADTRA$ のとき

[0 になる条件]

- このフラグに 0 を書いたとき

ADTRBUF フラグ (GTADTRB コンペアマッチ (アップカウント) A/D コンバータ開始リクエストフラグ)

GTADTRB コンペアマッチのアップカウント時のステータスフラグです。

[1 になる条件]

- アップカウント時に $GTCNT = GTADTRB$ のとき

[0 になる条件]

- このフラグに 0 を書いたとき

ADTRBDF フラグ (GTADTRB コンペアマッチ (ダウンカウント) A/D コンバータ開始リクエストフラグ)

GTADTRB コンペアマッチのダウンカウント時のステータスフラグです。

[1 になる条件]

- ダウンカウント時に $GTCNT = GTADTRB$ のとき

[0 になる条件]

- このフラグに 0 を書いたとき

ODF フラグ (出力禁止フラグ)

GRP[1:0] ビットで選択した出力禁止要因グループの要求を示します。出力禁止時、出力禁止要求がネゲートされる周期の間、出力禁止制御は解除されません。次の周期に解除されます。

DTEF フラグ (デッドタイムエラーフラグ)

デッドタイム自動付加後のタイマ出力グルポイントが、タイマ周期を超えたことを示します。

デッドタイム自動付加後のタイマ出力グルポイントがタイマ周期に戻ると、DTEF は 0 に戻ります。DTEF は読み出し専用です。このフラグをクリアするために 0 を書き込むことはしないでください。

[1 になる条件]

- デッドタイム自動付加後のタイマ出力グルポイントが、タイマ周期を超えたとき
アップカウント時の三角波の場合 : $GTCRA$ レジスタ - $GTDVU$ レジスタ ≤ 0
ダウンカウント時の三角波の場合 : $GTCRA$ レジスタ - $GTDVD$ レジスタ < 0
アップカウント時ののこぎり波ワンショットパルスモードの場合 :
 $GTCRA$ レジスタ - $GTDVU$ レジスタ < 0 、または $GTCRA$ レジスタ + $GTDVD$ レジスタ $> GTPR$ レジスタ
ダウンカウント時ののこぎり波ワンショットパルスモードの場合 :
 $GTCRA$ レジスタ + $GTDVU$ レジスタ $> GTPR$ レジスタ、または $GTCRA$ レジスタ - $GTDVD$ レジスタ < 0

[0 になる条件]

- デッドタイム自動付加後のタイマ出力トグルポイントが、タイマ周期内にあるとき
GPT32EH と GPT32E にのみ、本フラグがあります。GPT32 には、本フラグはありません。
GPT32 には、デッドタイム自動設定機能がありますが、デッドタイムエラーは生成しません。

OABHF フラグ (同時出力レベル High フラグ)

GTIOCA 端子と GTIOCB 端子が同時に 1 を出力したことを示します。

GTIOCA 端子または GTIOCB 端子が 0 を出力した場合、OABHF フラグは 0 に戻ります。OABHF フラグは読み出し専用です。本フラグをクリアするために 0 を書き込むことはしないでください。OABHF フラグによる割り込みが許可 (GTINTAD.GRPABH ビット = 1) されている場合、OABHF フラグが出力禁止要求として POEG に出力されます。

[1 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCA 端子と GTIOCB 端子が同時に 1 を出力したとき

[0 になる条件]

- OAE ビットと OBE ビットがどちらも 1 で、GTIOCA 端子と GTIOCB 端子の出力値が異なるとき
- OAE ビットと OBE ビットがどちらも 1 で、GTIOCA 端子と GTIOCB 端子が同時に 0 を出力したとき
- OAE ビットと OBE ビットのどちらかが 0 のとき

OABLF フラグ (同時出力レベル Low フラグ)

GTIOCA 端子と GTIOCB 端子が同時に 0 を出力したことを示します。

GTIOCA 端子または GTIOCB 端子が 1 を出力した場合、OABLF フラグは 0 に戻ります。OABLF フラグは読み出し専用です。本フラグをクリアするために 0 を書き込むことはしないでください。OABLF フラグによる割り込みが許可 (GTINTAD.GRPABL ビット = 1) されている場合、OABLF フラグが出力禁止要求として POEG に出力されます。

[1 になる条件]

- OAE ビットと OBE ビットがどちらも 1 で、GTIOCA 端子と GTIOCB 端子が同時に 0 を出力したとき

[0 になる条件]

- OAE ビットと OBE ビットがどちらも 1 で、GTIOCA 端子と GTIOCB 端子の出力値が異なるとき
- OAE ビットと OBE ビットがどちらも 1 で、GTIOCA 端子と GTIOCB 端子が同時に 1 を出力したとき
- OAE ビットと OBE ビットのどちらか一方が 0 になったとき

OABHF/OABLF フラグを生成する比較対象信号は、出力禁止機能でマスクされる前のコンペアマッチ出力 (PWM 出力) 信号です。出力禁止状態が有効の場合、コンペアマッチも GPT 内部で継続して実行され、OABHF/OABLF フラグは比較値の結果に従って更新されます。

23.2.17 汎用 PWM タイマバッファイネーブルレジスタ (GTBER)

アドレス GPT32EHm.GTBER 4007 8040h + 0100h × m (m = 0~3),
 GPT32Em.GTBER 4007 8040h + 0100h × m (m = 4~7),
 GPT32m.GTBER 4007 8040h + 0100h × m (m = 8~13)

• GPT32EH,GPT32E

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	ADTDB	ADTTB[1:0]	—	ADTDA	ADTTA[1:0]	—	CCRS WT	PR[1:0]	CCRB[1:0]	CCRA[1:0]					
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	BD[3]	BD[2]	BD[1]	BD[0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

• GPT32

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	CCRS WT	PR[1:0]	CCRB[1:0]	CCRA[1:0]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BD[1]	BD[0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	BD[0]	GTCCRバッファ動作禁止	0 : バッファ動作を許可 1 : バッファ動作を禁止	R/W
b1	BD[1]	GTPRバッファ動作禁止		R/W
b2	BD[2]	GTADTRバッファ動作禁止		R/W
b3	BD[3]	GTDVバッファ動作禁止		R/W
b15-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b17-b16	CCRA[1:0]	GTCCRAバッファ動作	b17b16 0 0 : バッファ動作しない 0 1 : シングルバッファ動作 (GTCCRAレジスタ⇔GTCCRCレジスタ) 1 x : ダブルバッファ動作 (GTCCRAレジスタ⇔GTCCRCレジスタ⇔GTCCRDレジスタ)	R/W
b19-b18	CCRB[1:0]	GTCCRBバッファ動作	b19b18 0 0 : バッファ動作しない 0 1 : シングルバッファ動作 (GTCCRBレジスタ⇔GTCCREレジスタ) 1 x : ダブルバッファ動作 (GTCCRBレジスタ⇔GTCCREレジスタ⇔GTCCRFレジスタ)	R/W
b21-b20	PR[1:0]	GTPRバッファ動作	b21b20 0 0 : バッファ動作しない 0 1 : シングルバッファ動作 (GTPBRレジスタ⇔GTPRレジスタ) 1 x : ダブルバッファ動作 (GTPDBRレジスタ⇔GTPBRレジスタ⇔GTPRレジスタ)	R/W
b22	CCRSWT	GTCCRAおよびGTCCRB強制バッファ動作	1を書くとGTCCRAおよびGTCCRBレジスタのバッファ転送を強制的に行います。このビットは1を書いた後、自動的に0に戻ります。読むと0が読めます。	R/W
b23	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ビット	シンボル	ビット名	機能	R/W
b25-b24	ADTTA[1:0]	GTADTRAバッファ転送タイミング選択	<ul style="list-style-type: none"> 三角波の場合 b25 b24 0 0: 転送しない 0 1: 山で転送 1 0: 谷で転送 1 1: 山と谷の両方で転送 のこぎり波の場合 b25 b24 0 0: 転送しない 0 0以外: アンダーフロー (ダウンカウント時) またはオーバーフロー (アップカウント時) で転送 	R/W
b26	ADTDA	GTADTRAダブルバッファ動作	0: シングルバッファ動作 (GTADTBRAレジスタ⇒GTADTRAレジスタ) 1: ダブルバッファ動作 (GTADTDBRAレジスタ⇒GTADTBRAレジスタ⇒GTADTRAレジスタ)	R/W
b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b29-b28	ADTTB[1:0]	GTADTRBバッファ転送タイミング選択	<ul style="list-style-type: none"> 三角波の場合 b29 b28 0 0: 転送しない 0 1: 山で転送 1 0: 谷で転送 1 1: 山と谷の両方で転送 のこぎり波の場合 b29 b28 0 0: 転送しない 0 0以外: アンダーフロー (ダウンカウント時) またはオーバーフロー (アップカウント時) で転送 	R/W
b30	ADTDB	GTADTRBダブルバッファ動作	0: シングルバッファ動作 (GTADTBRBレジスタ⇒GTADTRBレジスタ) 1: ダブルバッファ動作 (GTADTDBRBレジスタ⇒GTADTBRBレジスタ⇒GTADTRBレジスタ)	R/W
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTBER レジスタは、バッファ動作を設定します。GTCNT カウンタが停止しているときに設定する必要があります。

BD[0] ビット (GTCCR バッファ動作禁止)

GTCCRA、GTCCRC、GTCCRD レジスタを組み合わせたバッファ動作、および GTCCRB、GTCCRE、GTCCRF を組み合わせたバッファ動作を禁止します。

GTDTCR.TDE ビットが1のとき、BD[0] ビットを0にすると、GTCCRB レジスタはバッファ動作を実行せずに、デッドタイム付き逆相波形のコンペアマッチ値に自動的に設定されます。

BD[1] ビット (GTPR バッファ動作禁止)

GTPR、GTPBR、および GTPDBR レジスタを組み合わせたバッファ動作を禁止します。

BD[2] ビット (GTADTR バッファ動作禁止)

GTADTRA、GTADTBRA、GTADTDBRA レジスタを組み合わせたバッファ動作、および GTADTRB、GTADTBRB、GTADTDBRB レジスタを組み合わせたバッファ動作を禁止します。イベントカウント動作時は、本ビットは使用できず、GTADTR バッファ動作は実行されません。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には本ビットはありません。

BD[3] ビット (GTDV バッファ動作禁止)

GTDVU および GTDBU レジスタを組み合わせたバッファ動作、GTDVD および GTDBD レジスタを組み合わせたバッファ動作を禁止します。

GTDTCR.TDFER ビットが1のとき、BD[3] ビットが0であっても、バッファ動作は実行されず、GTDVD 値には GTDVU レジスタの値が自動的に設定されます。イベントカウント動作時は、このビットは使用できず、GTDV バッファ動作は実行されません。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

CCRA[1:0] ビット (GTCCRA バッファ動作)

GTCCRA、GTCCRC、および GTCCRD レジスタを組み合わせたバッファ動作を設定します。GTCR レジスタで設定した動作モードによってバッファ動作が制限される場合は、GTCR レジスタの設定が優先されません。(注1)

CCRB[1:0] ビット (GTCCRB バッファ動作)

GTCCRB、GTCCRE、および GTCCRF レジスタを組み合わせたバッファ動作を設定します。GTCR レジスタで設定した動作モードによってバッファ動作が制限される場合は、GTCR レジスタの設定が優先されません。(注1)

PR[1:0] ビット (GTPR バッファ動作)

GTPR、GTPBR、および GTPDBR レジスタを組み合わせたバッファ動作を設定します。GPT32 には、PR[1] ビットはありません。GPT32 では、PR[0] ビットによるシングルバッファ動作の設定のみが可能です。

CCRSWT ビット (GTCCRA および GTCCRB 強制バッファ動作)

CCRSWT ビットに 1 を書くと、強制的に GTCCRA レジスタと GTCCRB レジスタのバッファ転送を行います。このビットは 1 を書いた後、自動的に 0 に戻ります。読むと 0 が読め、有効となるのは指定したコンペアマッチ動作でカウントが停止した場合のみです。

ADTTA[1:0] ビット (GTADTRA バッファ転送タイミング選択)

GTADTRA、GTADTBRA、および GTADTDBRA レジスタのバッファ動作の転送タイミングを設定します。イベントカウント動作時は使用できません。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

ADTDA ビット (GTADTRA ダブルバッファ動作)

GTADTRA、GTADTBRA、および GTADTDBRA レジスタを組み合わせたバッファ動作を設定します。イベントカウント動作時は使用できません。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

ADTTB[1:0] ビット (GTADTRB バッファ転送タイミング選択)

GTADTRB、GTADTBRB、および GTADTDBRB レジスタのバッファ動作の転送タイミングを設定します。イベントカウント動作時は使用できません。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。


ADTDB ビット (GTADTRB ダブルバッファ動作)

GTADTRB、GTADTBRB、および GTADTDBRB レジスタを組み合わせたバッファ動作を設定します。イベントカウント動作時は使用できません。GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

注 1. のこぎり波ワンショットパルスモード、または三角波 PWM モード 3 (谷 64 ビット転送) の場合、バッファ動作モードは固定となります。

23.2.18 汎用 PWM タイマ 割り込み、A/D 変換開始要求間引き設定レジスタ (GTITC)

アドレス GPT32EHm.GTITC 4007 8044h + 0100h × m (m = 0~3),
GPT32Em.GTITC 4007 8044h + 0100h × m (m = 4~7)



ビット	シンボル	ビット名	機能	R/W
b0	ITLA	GTCCRA コンペアマッチ/イン プットキャプチャ割り込み連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b1	ITLB	GTCCRB コンペアマッチ/イン プットキャプチャ割り込み連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b2	ITLC	GTCCRC コンペアマッチ割り込み 連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b3	ITLD	GTCCRD コンペアマッチ割り込み 連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b4	ITLE	GTCCRE コンペアマッチ割り込み 連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b5	ITLF	GTCCRF コンペアマッチ割り込み 連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b7-b6	IVTC[1:0]	GPTn_OVF/GPTn_UDF 割り込み 間引き機能選択	b7 b6 0 0 : 間引きしない 0 1 : のこぎり波ではオーバーフローとアンダーフローの両 方、三角波では山をカウントして間引く 1 0 : のこぎり波ではオーバーフローとアンダーフローの両 方、三角波では谷をカウントして間引く 1 1 : のこぎり波ではオーバーフローとアンダーフローの両 方、三角波では山と谷の両方をカウントして間引く	R/W
b10-b8	IVTT[2:0]	GPTn_OVF/GPTn_UDF 割り込み 間引き回数選択	b10 b8 0 0 0 : 間引きしない 0 0 1 : 間引き回数 : 1回 0 1 0 : 間引き回数 : 2回 0 1 1 : 間引き回数 : 3回 1 0 0 : 間引き回数 : 4回 1 0 1 : 間引き回数 : 5回 1 1 0 : 間引き回数 : 6回 1 1 1 : 間引き回数 : 7回	R/W
b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12	ADTAL	GTADTRA A/D 変換開始要求連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	ADTBL	GTADTRB A/D 変換開始要求連動	0 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動しない 1 : GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動する	R/W
b31-b15	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTITC レジスタは、GTCNT カウンタオーバーフロー (GTPR コンペアマッチ) 割り込み (GPTn_OVF) と、GTCNT カウンタアンダーフロー割り込み (GPTn_UDF) に対して間引き機能を設定します。また、その他の割り込みと A/D 変換開始要求を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。POEG への出力禁止要求を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させることはできません。イベントカウント動作時は使用できません。GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には本レジスタはなく、0 が読み出されます。

ITLA ビット (GTCCRA コンペアマッチ/インプットキャプチャ割り込み連動)

GTCCRA コンペアマッチ/インプットキャプチャ割り込み (GPTn_CCMPA) を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

ITLB ビット (GTCCRB コンペアマッチ/インプットキャプチャ割り込み連動)

GTCCRB コンペアマッチ/インプットキャプチャ割り込み (GPTn_CCMPB) を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

ITLC ビット (GTCCRC コンペアマッチ割り込み連動)

GTCCRC コンペアマッチ割り込み (GPTn_CCMP C) を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

ITLD ビット (GTCCRD コンペアマッチ割り込み連動)

GTCCRD コンペアマッチ割り込み (GPTn_CCMPD) を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

ITLE ビット (GTCCRE コンペアマッチ割り込み連動)

GTCCRE コンペアマッチ割り込み (GPTn_CCMP E) を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

ITLF ビット (GTCCRF コンペアマッチ割り込み連動)

GTCCRF コンペアマッチ割り込み (GPTn_CCMP F) を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

IVTC[1:0] ビット (GPTn_OVF/GPTn_UDF 割り込み間引き機能選択)

GTPR コンペアマッチ (GTCNT オーバーフロー) 割り込み (GPTn_OVF) と、GTCNT カウンタアンダーフロー割り込み (GPTn_UDF) に対して間引き機能を設定します。

IVTT[2:0] ビット (GPTn_OVF/GPTn_UDF 割り込み間引き回数選択)

GTPR コンペアマッチ (GTCNT オーバーフロー) 割り込み (GPTn_OVF) と、GTCNT カウンタアンダーフロー割り込み (GPTn_UDF) に対して間引き回数を設定します。IVTT[2:0] ビットを書き換える場合は、最初に IVTC[1:0] ビットを 00b にしてください。

ADTAL ビット (GTADTRA A/D 変換開始要求連動)


GTADTRA の A/D 変換開始要求を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

ADTBL ビット (GTADTRB A/D 変換開始要求連動)

GTADTRB の A/D 変換開始要求を、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動させるか否かを指定します。

23.2.19 汎用 PWM タイマカウンタ (GTCNT)


アドレス GPT32EHm.GTCNT 4007 8048h + 0100h × m (m = 0~3),
 GPT32Em.GTCNT 4007 8048h + 0100h × m (m = 4~7),
 GPT32m.GTCNT 4007 8048h + 0100h × m (m = 8~13)



GTCNT レジスタは、32 ビットの読み出し/書き込みが可能なカウンタです。カウントストップ後にのみ書き込み可能です。32 ビット単位でアクセスしてください。8 ビット単位/16 ビット単位でのアクセスはしないでください。GTCNT レジスタは、 $0 \leq \text{GTCNT} \leq \text{GTPR}$ の範囲に収まるように設定する必要があります。

23.2.20 汎用 PWM タイマコンペアキャプチャレジスタ n (GTCCRn) (n = A ~ F)

アドレス GPT32EHm.GTCCRA 4007 804Ch + 0100h × m (m = 0~3),
 GPT32Em.GTCCRA 4007 804Ch + 0100h × m (m = 4~7),
 GPT32m.GTCCRA 4007 804Ch + 0100h × m (m = 8~13),
 GPT32EHm.GTCCRB 4007 8050h + 0100h × m (m = 0~3),
 GPT32Em.GTCCRB 4007 8050h + 0100h × m (m = 4~7),
 GPT32m.GTCCRB 4007 8050h + 0100h × m (m = 8~13),
 GPT32EHm.GTCCRC 4007 8054h + 0100h × m (m = 0~3),
 GPT32Em.GTCCRC 4007 8054h + 0100h × m (m = 4~7),
 GPT32m.GTCCRC 4007 8054h + 0100h × m (m = 8~13),
 GPT32EHm.GTCCRE 4007 8058h + 0100h × m (m = 0~3),
 GPT32Em.GTCCRE 4007 8058h + 0100h × m (m = 4~7),
 GPT32m.GTCCRE 4007 8058h + 0100h × m (m = 8~13),
 GPT32EHm.GTCCRD 4007 805Ch + 0100h × m (m = 0~3),
 GPT32Em.GTCCRD 4007 805Ch + 0100h × m (m = 4~7),
 GPT32m.GTCCRD 4007 805Ch + 0100h × m (m = 8~13),
 GPT32EHm.GTCCRF 4007 8060h + 0100h × m (m = 0~3),
 GPT32Em.GTCCRF 4007 8060h + 0100h × m (m = 4~7),
 GPT32m.GTCCRF 4007 8060h + 0100h × m (m = 8~13)



GTCCRn レジスタは、読み出し/書き込みが可能なレジスタです。


GTCCRA レジスタと GTCCRB レジスタは、アウトプットコンペア/インプットキャプチャ兼用のレジスタです。

GTCCRC レジスタと GTCCRE レジスタは、コンペアマッチレジスタですが、GTCCRA レジスタと GTCCRB レジスタ用のバッファレジスタとしても機能します。

GTCCRD レジスタと GTCCRF レジスタは、コンペアマッチレジスタですが、GTCCRC レジスタと GTCCRE レジスタ用のバッファレジスタ (GTCCRA レジスタと GTCCRB レジスタ用のダブルバッファレジスタ) としても機能します。

23.2.21 汎用 PWM タイマ周期設定レジスタ (GTPR)


アドレス GPT32EHm.GTPR 4007 8064h + 0100h × m (m = 0~3),
GPT32Em.GTPR 4007 8064h + 0100h × m (m = 4~7),
GPT32m.GTPR 4007 8064h + 0100h × m (m = 8~13)



GTPR レジスタは、読み出し/書き込みが可能なレジスタであり、GTCNT カウンタの最大カウント値を設定します。のこぎり波の場合、GTPR 値 + 1 がカウント周期になります。三角波の場合、GTPR 値 × 2 がカウント周期になります。

23.2.22 汎用 PWM タイマ周期設定バッファレジスタ (GTPBR)


アドレス GPT32EHm.GTPBR 4007 8068h + 0100h × m (m = 0~3),
GPT32Em.GTPBR 4007 8068h + 0100h × m (m = 4~7),
GPT32m.GTPBR 4007 8068h + 0100h × m (m = 8~13)



GTPBR レジスタは、読み出し/書き込みが可能なレジスタであり、GTPR レジスタ用のバッファレジスタとして機能します。

23.2.23 汎用 PWM タイマ周期設定ダブルバッファレジスタ (GTPDBR)

アドレス GPT32EHm.GTPDBR 4007 806Ch + 0100h × m (m = 0~3),
GPT32Em.GTPDBR 4007 806Ch + 0100h × m (m = 4~7)




GTPDBR レジスタは、32 ビットの読み出し/書き込みが可能なレジスタであり、GTPBR レジスタ用のバッファレジスタ (GTPR レジスタ用のダブルバッファレジスタ) として機能します。GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には、本レジスタはありません。本レジスタは、リセット後の値が読み出されます。

23.2.24 A/D 変換開始要求タイミングレジスタ n (GTADTRn) (n = A, B)

アドレス GPT32EHm.GTADTRA 4007 8070h + 0100h × m (m = 0~3),
GPT32Em.GTADTRA 4007 8070h + 0100h × m (m = 4~7)

GPT32EHm.GTADTRB 4007 807Ch + 0100h × m (m = 0~3),
GPT32Em.GTADTRB 4007 807Ch + 0100h × m (m = 4~7)




GTADTRn レジスタは、32 ビットの読み出し/書き込みが可能なレジスタであり、A/D 変換開始要求のタイミングを設定します。GTADTRn レジスタの値が GTCNT カウンタ値と一致したとき、A/D 変換開始要求が発生します。32 ビット単位でアクセスしてください。8 ビット単位/16 ビット単位でのアクセスはしないでください。GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には、本レジスタはありません。本レジスタは、リセット後の値が読み出されます。

23.2.25 A/D 変換開始要求タイミングバッファレジスタ n (GTADTBRn) (n = A, B)

アドレス GPT32EHm.GTADTBRA 4007 8074h + 0100h × m (m = 0~3),
GPT32Em.GTADTBRA 4007 8074h + 0100h × m (m = 4~7)

GPT32EHm.GTADTBRB 4007 8080h + 0100h × m (m = 0~3),
GPT32Em.GTADTBRB 4007 8080h + 0100h × m (m = 4~7)




GTADTBRn レジスタは、32 ビットの読み出し/書き込みが可能なレジスタであり、GTADTRn レジスタ用のバッファレジスタとして動作します。必ず 32 ビット単位でアクセスしてください。8 ビット単位/16 ビット単位でのアクセスはしないでください。GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には、本レジスタはありません。本レジスタは、リセット後の値が読み出されます。

23.2.26 A/D 変換開始要求タイミングダブルバッファレジスタ n (GTADTDBRn) (n = A, B)

アドレス GPT32EHm.GTADTDBRA 4007 8078h + 0100h × m (m = 0~3),
GPT32Em.GTADTDBRA 4007 8078h + 0100h × m (m = 4~7)

GPT32EHm.GTADTDBRB 4007 8084h + 0100h × m (m = 0~3),
GPT32Em.GTADTDBRB 4007 8084h + 0100h × m (m = 4~7)



GTADTDBRn レジスタは、32 ビットの読み出し／書き込みが可能なレジスタであり、GTADTBRn レジスタ用のバッファレジスタ (GTADTR レジスタ用のダブルバッファレジスタ) として動作します。32 ビット単位でアクセスしてください。8 ビット単位／16 ビット単位でのアクセスはしないでください。GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には、本レジスタはありません。本レジスタは、リセット後の値が読み出されます。

23.2.27 汎用 PWM タイマデッドタイムコントロールレジスタ (GTDTCCR)

アドレス GPT32EHm.GTDTCCR 4007 8088h + 0100h × m (m = 0~3),
 GPT32Em.GTDTCCR 4007 8088h + 0100h × m (m = 4~7),
 GPT32m.GTDTCCR 4007 8088h + 0100h × m (m = 8~13)

• GPT32EH,GPT32E

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	TDFER	—	—	TDBDE	TDBUE	—	—	—	TDE
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

• GPT32

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TDE
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TDE	逆相波形設定	0 : GTDVUおよびGTDVDレジスタを使用しないで、GTCCRBレジスタを設定する 1 : GTDVUおよびGTDVDレジスタを使用して、デッドタイム付き逆相波形のコンペアマッチ値をGTCCRBレジスタに自動設定する	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	TDBUE	GTDVUバッファ動作許可	0 : GTDVUバッファ動作を禁止 1 : GTDVUバッファ動作を許可	R/W
b5	TDBDE	GTDVDバッファ動作許可	0 : GTDVDバッファ動作を禁止 1 : GTDVDバッファ動作を許可	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	TDFER	GTDVD設定	0 : GTDVUおよびGTDVDレジスタを個別に設定する 1 : GTDVUレジスタに書き込んだ値を、GTDVDレジスタにも自動設定する	R/W
b31-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTDTCCR レジスタは、デッドタイム付き逆相波形のコンペアマッチ値の自動設定を許可します。

GPT32EH、GPT32E、およびGPT32には、デッドタイム制御機能があります。GPT32は、デッドタイムバッファ機能を持たず、デッドタイム値の設定にはGTDVUレジスタのみを使用します。

TDE ビット (逆相波形設定)

GTDTVU および GTDVD レジスタを使用するか否かを指定します。GTDTVU および GTDVD レジスタを使用する場合、正相波形のコンペアマッチ値 (GTCCRA) とデッドタイム値 (GTDTVU および GTDVD) から算出したデッドタイム付き逆相波形のコンペアマッチ値が、GTCCRB レジスタに自動設定されます。TDE ビットの設定値は、のこぎり波 PWM モードでは無視され、自動設定は行われません。

GTCCRB レジスタ値が自動設定される時、下記のような上限値/下限値があります。算出された GTCCRB レジスタ値が上限値/下限値の範囲外となる場合は、GTCCRB レジスタには以下の上限値/下限値が設定され、GTST.DTEF フラグが 1 になります。ただし、三角波では、算出された GTCCRB レジスタ値が上限値を超えると、GTST.DTEF フラグが 0 にクリアされます。

- 三角波
上限値 : GTPR レジスタ値 - 1
下限値 : アップカウント時は 1、ダウンカウント時は 0
- のこぎり波ワンショットパルスモード
上限値 : GTPR レジスタ値
下限値 : 0

TDBUE ビット (GTDTVU バッファ動作許可)

GTDTVU レジスタと GTDBU レジスタを組み合わせたバッファ動作を許可します。バッファ転送タイミングは、三角波では谷、のこぎり波ではオーバーフローまたはアンダーフローです。

GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

TDBDE ビット (GTDVD バッファ動作許可)

GTDVD レジスタと GTDBD レジスタを組み合わせたバッファ動作を許可します。バッファ転送タイミングは、三角波では谷、のこぎり波ではオーバーフローまたはアンダーフローです。TDFER ビットを同時に 1 にした場合、TDFER ビットの設定が優先されます。

GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。


TDFER ビット (GTDVD 設定)

GTDTVU レジスタに書き込んだ値を GTDVD レジスタにも自動設定するかどうかを選択します。

GPT32EH と GPT32E にのみ、本ビットがあります。GPT32 には、本ビットはありません。

23.2.28 汎用 PWM タイマデッドタイム値レジスタ n (GTDVn) (n = U, D)

アドレス GPT32EHm.GTDVU 4007 808Ch + 0100h × m (m = 0~3),
 GPT32Em.GTDVU 4007 808Ch + 0100h × m (m = 4~7),
 GPT32m.GTDVU 4007 808Ch + 0100h × m (m = 8~13),
 GPT32EHm.GTDVD 4007 8090h + 0100h × m (m = 0~3),
 GPT32Em.GTDVD 4007 8090h + 0100h × m (m = 4~7)



GTDVn レジスタは、32 ビットの読み出し／書き込みが可能なレジスタであり、デッドタイム付きの PWM 波形を生成するためのデッドタイムを設定します。逆相波形の前半部の切り替わりポイントにおけるデッドタイムは GTDVU レジスタに、後半部の切り替わりポイントにおけるデッドタイムは GTDVD レジスタに設定します。

GTDVn 値に GTPR 以上の値を設定しないでください。また、周期を超えるデッドタイムの設定もしないでください。デッドタイム自動設定機能によって設定された逆相波形のコンペアマッチ値は、GTCCRB レジスタ値から読み出すことで確認できます。

GTDVn レジスタを使用する場合、GTCCRB レジスタへの書き込みはしないでください。このレジスタ値を 0 にすると、デッドタイムなしの波形が出力されます。GTDVn レジスタは 32 ビット単位でアクセスする必要があります。8 ビット単位／16 ビット単位でのアクセスはしないでください。GTDVn を書き換える方法は GPT チャネル番号によって異なります。

GPT32EH0 ~ GPT32EH3 および GPT32E4 ~ GPT32E7

GTDVn バッファ動作が許可されている場合、GTDBn はいつでも書き込み可能です。GTDBn は周期の終わりで GTDVn に転送されます。GTDVn バッファ動作が禁止されている場合、GTDVn を新しい値に変更する前に GTCR レジスタの CST ビットで GPT を停止してください。


GPT328 ~ GPT3213

GPT の動作中は、GTDVU レジスタ値の変更はしないでください。GTDVU を新しい値に変更するには、GTCR レジスタの CST ビットで GPT を停止してください。

GPT32EH と GPT32E にのみ、GTDVD レジスタがあります。GPT32 には、GTDVD レジスタはありません。本レジスタは、リセット後の値が読み出されます。

23.2.29 汎用 PWM タイマデッドタイムバッファレジスタ n (GTDBn) (n = U, D)

アドレス GPT32EHm.GTDBU 4007 8094h + 0100h × m (m = 0~3),
 GPT32Em.GTDBU 4007 8094h + 0100h × m (m = 4~7)
 GPT32EHm.GTDBD 4007 8098h + 0100h × m (m = 0~3),
 GPT32Em.GTDBD 4007 8098h + 0100h × m (m = 4~7)




GTDBn レジスタは、32 ビットの読み出し/書き込みが可能なレジスタであり、GTDVn レジスタ用のバッファレジスタとして動作します。

GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には、本レジスタはありません。本レジスタは、リセット後の値が読み出されます。

23.2.30 汎用 PWM タイマ出力保護機能ステータスレジスタ (GTSOS)

アドレス GPT32EHm.GTSOS 4007 809Ch + 0100h × m (m = 0~3),
 GPT32Em.GTSOS 4007 809Ch + 0100h × m (m = 4~7)



ビット	シンボル	ビット名	機能	R/W
b1-b0	SOS[1:0]	出力保護機能ステータス	b1 b0 0 0: 通常動作 0 1: 保護状態 (谷または山での転送時に GTCCRA = 0 が設定された) 1 0: 保護状態 (谷での転送時に GTCCRA ≥ GTPR が設定された) 1 1: 保護状態 (山での転送時に GTCCRA ≥ GTPR が設定された)	R
b31-b2	—	予約ビット	読むと 0 が読めます。	R

GTSOS レジスタは出力保護機能の状態を示すステータスレジスタです。出力保護機能は、三角波モードでデッドタイムが自動設定 (GTDTCR.TDE ビット = 1) されている場合にのみ有効です。

GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には、本レジスタはありません。

SOS[1:0] ビット (出力保護機能ステータス)

三角波 PWM モードにおいて、出力保護機能のステータスを示します。

23.2.31 汎用 PWM タイマ出力保護機能一時解除レジスタ (GTSOTR)

アドレス GPT32EHm.GTSOTR 4007 80A0h + 0100h × m (m = 0~3),
GPT32Em.GTSOTR 4007 80A0h + 0100h × m (m = 4~7)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SOTR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SOTR	出力保護機能一時解除	0: 保護状態を解除しない 1: 保護状態を解除する	R/W
b31-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTSOTR レジスタは、出力保護が設定されている場合に、GTIOCB 端子出力の保護状態を一時的に解除します。GTSOS.SOS[1:0] ビット = 10b (保護状態、谷での転送時に GTCCRA ≥ GTPR が設定された) の場合に限り、保護状態を解除できます。他の状態の場合には、保護状態は解除できません。

GPT32EH と GPT32E にのみ、本レジスタがあります。GPT32 には、本レジスタはありません。読むと 0000_0000h が読めます。

SOTR ビット (出力保護機能一時解除)

出力保護状態時に、GTIOCB 端子出力の保護状態を一時的に解除するか否かを設定します。SOTR ビットを 1 にすると、最初に現れる谷以降の出力保護機能が解除されます。SOTR ビットを 0 にすると、最初に現れる谷以降の出力保護機能が再開します。

23.2.32 出力相切り替えコントロールレジスタ (OPSCR)

アドレス GPT_OPS.OPSCR 4007 8FF0h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
NFCS[1:0]	NFEN	—	—	GODF	GRP[1:0]	—	—	ALIGN	—	INV	N	P	FB		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	EN	—	W	V	U	—	WF	VF	UF
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	UF	入力相ソフト設定	ソフトウェア設定により入力相を設定します。OPSCR.FBビットが1の場合に、これらのビットの設定が有効になります。	R/W
b1	VF			R/W
b2	WF			R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	U	入力U相監視	入力相の状態を監視します。 OPSCR.FB = 0 : PCLKDによる外部入力を監視 OPSCR.FB = 1 : ソフトウェア設定 (UF/VF/WFビット)	R
b5	V	入力V相監視		R
b6	W	入力W相監視		R
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	EN	イネーブル相出力制御	0 : 出力しない (Hi-Z外部端子) 1 : 出力する (注1)	R/W
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	FB	外部フィードバック信号許可	ソフトウェア設定または外部入力から入力相を選択します。 0 : 外部入力を選択 1 : ソフトウェア設定を選択 (OPSCR.UF、VF、WFビット)	R/W
b17	P	正相出力 (P) 制御	0 : レベル信号を出力 1 : PWM信号を出力	R/W
b18	N	逆相出力 (N) 制御	0 : レベル信号を出力 1 : PWM信号を出力	R/W
b19	INV	反転相出力制御	0 : 正論理 (アクティブHigh) を出力 1 : 負論理 (アクティブLow) を出力	R/W
b20	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b21	ALIGN	入力相アライメント	0 : 入力相をPCLKDに調整 1 : 入力相をPWMに調整	R/W
b23-b22	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b25-b24	GRP[1:0]	出力禁止要因選択	b25 b24 0 0 : グループA出力禁止要因を選択 0 1 : グループB出力禁止要因を選択 1 0 : グループC出力禁止要因を選択 1 1 : グループD出力禁止要因を選択	R/W
b26	GODF	グループ出力禁止機能	0 : このビット機能を無視 1 : グループ禁止でOPSCR.ENビットをクリア (注1)	R/W
b28-b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b29	NFEN	外部入力ノイズフィルタ有効	0 : 外部入力にノイズフィルタを使用しない 1 : 外部入力にノイズフィルタを使用する	R/W
b31-b30	NFCS[1:0]	外部入力ノイズフィルタクロック選択	外部入力のノイズフィルタサンプリングクロック設定 b31 b30 0 0 : PCLKD/1 0 1 : PCLKD/4 1 0 : PCLKD/16 1 1 : PCLKD/64	R/W

注1. OPSCR.GODF ビット = 1 で、かつ OPSCR.GRP[1:0] ビットで選択した信号値が High のとき、OPSCR.EN ビットは 0 になります。

OPSCR レジスタは、ブラシレス DC モータ制御に必要な信号波形の出力を設定するレジスタです。

UF、VF、WF ビット (入力相ソフト設定)

ソフトウェア設定からの入力相を設定します。OPSCR.FB ビットが 1 の場合に、これらのビットが有効になります。UF/VF/WF ビットの設定値が U/V/W 外部入力に取って代わります。

U、V、W ビット (入力相モニタ)

OPSCR.FB ビットが 0 の場合、PCLKD と同期した外部入力を監視します。OPSCR.FB ビットが 1 の場合、OPSCR.U、OPSCR.V、OPSCR.W ビットは、OPSCR.UF、OPSCR.VF、OPSCR.WF ビットの値を読み出せます。

EN ビット (イネーブル相出力制御)

出力許可信号出力相 (正相/逆相) を制御します。

OPSCR.EN ビット = 1 の場合、信号波形が出力されます。

OPSCR.EN ビット = 0 の場合は、最初に OPSCR.FB、OPSCR.UF/VF/WF (ソフトウェア設定を選択)、OPSCR.P/N、OPSCR.INV、OPSCR.RV、OPSCR.ALIGN、OPSCR.GRP、OPSCR.GODF、OPSCR.NFEN および OPSCR.NFCS ビットを設定してください。その後、このビットを 1 にしてください。また、OPSCR.GODF ビット = 1 で、OPSCR.GRP ビットで選択した信号値が High のとき、OPSCR.EN ビットは 0 になります。

FB ビット (外部フィードバック信号許可)

ソフトウェア設定 (OPSCR.UF、VF、WF ビット)、およびホール素子などの外部入力からの入力相を選択します。

P ビット (正相出力 (P) 制御)

レベル信号出力、または正相出力の PWM 信号出力 (GTOUUP 端子、GTOVUP 端子、GTOWUP 端子) を選択します。

N ビット (逆相出力 (N) 制御)

レベル信号出力、または逆相出力の PWM 信号出力 (GTOULO 端子、GTOVLO 端子、GTOWLO 端子) を選択します。

INV ビット (反転相出力制御)

出力相として、正論理 (アクティブ High) 出力または負論理 (アクティブ Low) 出力のどちらかを選択します。

ALIGN ビット (入力相アライメント)

入力相のサンプリングとして、PCLKD または PWM を選択します (入力相は OPSCR.FB ビットで指定)。

OPSCR.ALIGN ビット = 0 のとき、入力相は PCLKD に調整されます。

注. PWM 出力 (OPSCR.P/N ビット = 1) を選択して、PCLKD 入力相を調整すると、PWM パルスは短パルスになる場合があります。

注. OPSCR.ALIGN ビット = 1 のとき、入力相は PWM 出力に調整されます。

GRP[1:0] ビット (出力禁止要因選択)

出力禁止要因 (A ~ D) を選択します。

GODF ビット (グループ出力禁止機能)

GODF ビット = 1 で、OPSCR.GRP ビットで選択した信号値が High のとき、OPSCR.EN ビットは 0 になります。GODF ビット = 0 の場合、このビットは無視されます。

NFEN ビット (外部入力ノイズフィルタ有効)

外部入力用のノイズフィルタを選択します。

OPSCR.NFEN ビット=0 の場合、外部入力にノイズフィルタは使用されません。

注. 意図しない内部エッジにより本ビットが切り替わった場合、OPSCR.EN ビットを 0 にしてください。

NFCS[1:0] ビット (外部入力ノイズフィルタクロック選択)

外部入力ノイズフィルタのクロックを選択します。OPSCR.NFEN ビット=1 の場合、外部入力のノイズフィルタサンプリングクロック設定が有効になります。

1. NFCS[1:0] を設定します。
2. クロックの 2 周期分待ちます。
3. OPSCR.EN ビットを 1 にします。

23.3 動作説明

23.3.1 基本動作

各チャンネルには32ビットタイマがあり、各タイマは、カウントクロックとハードウェア要因を用いて周期的なカウント動作を実行します。カウント機能にはアップカウントとダウンカウントの両方があります。GTPRレジスタがカウント周期を制御します。GTCNTカウンタ値がGTCCRAまたはGTCCRBレジスタの値と一致する場合、対応するGTIOCA端子またはGTIOCB端子からの出力を変更できます。GTCCRAまたはGTCCRBレジスタは、ハードウェア要因によるインプットキャプチャレジスタとして使用可能です。

GTCCRCおよびGTCCRDレジスタは、GTCCRAレジスタ用のバッファレジスタとして機能します。また、GTCCREおよびGTCCRFレジスタは、GTCCRBレジスタ用のバッファレジスタとして機能します。

23.3.1.1 カウンタの動作

(1) カウンタスタート/ストップ

各チャンネルのカウンタは、GTCR.CSTビットを1にするとカウント動作を開始します。GTCR.CSTビット値は以下の要因によって変化します。

- GTCRレジスタへの書き込み
- GTSSR.CSTRTビットが1の場合、GTSTRレジスタのGPTチャンネル番号に対応したビットへの1の書き込み
- GTPSR.CSTOPビットが1の場合、GTSTPレジスタのGPTチャンネル番号に対応したビットへの1の書き込み
- GTSSRレジスタで選択したハードウェア要因
- GTPSRレジスタで選択したハードウェア要因

(2) カウントクロックによるアップカウント時の周期カウント動作

各チャンネルのGTCNTカウンタは、GTUPSRおよびGTDNSRレジスタを0000 0000hにした状態で、対応するGTCR.CSTビットを1にすると、アップカウントを開始します。GTCNTカウンタ値がGTPRレジスタ値から0になる（オーバーフロー）と、GTST.TCFPOフラグは1になります。GTCNTカウンタはオーバーフロー時、0000 0000hからアップカウントを継続します。

アップカウント時の周期カウント動作例を図23.3に示します。




図 23.3 カウントクロックによるアップカウント時の周期カウント動作例

アップカウント時の周期カウント動作設定例を図 23.4 に示します。




図 23.4 カウントクロックによるアップカウント時の周期カウント動作設定例

(3) カウントクロックによるダウンカウント時の周期カウント動作

各チャンネルの GTCNT カウンタは、GTUPSR および GTDNSR レジスタを 0000 0000h にした状態で、GTUDDTYC.UD ビットを設定することにより、ダウンカウントを実行できます。GTCNT カウンタ値が 0 から GTPR 値に変化 (アンダーフロー) すると、GTST.TCFPU ビットが 1 になります。GTCNT カウンタがアンダーフローすると、GTPR 値からダウンカウントを再開します。

カウントクロックによるダウンカウント時の周期カウント動作例を図 23.5 に示します。




図 23.5 カウントクロックによるダウンカウント時の周期カウント動作例

カウントクロックによるダウンカウント時の周期カウント動作設定例を図 23.6 に示します。




図 23.6 カウントクロックによるダウンカウント時の周期カウント動作設定例

(4) ハードウェア要因によるアップカウント時のイベントカウント動作

各チャネルのGTCNTカウンタは、GTUPSRレジスタで設定したハードウェア要因によるアップカウントを実行できます。

GTUPSRレジスタを許可に設定すると、GTCR.TPCS[2:0]ビットで選択したカウントクロックと、GTUDDTYC.UDビットで選択したカウント方向は無視されます。ハードウェア要因によるアップカウントとダウンカウントが同時に発生した場合、GTCNTカウンタ値は変化しません。ハードウェア要因によるアップカウントのオーバーフロー動作は、カウントクロックによるアップカウントのオーバーフロー動作と同じです。

ハードウェア要因によるカウントアップを行うために、GTCR.CSTビットを1にしてカウント動作を有効にしてください。GTCR.CSTビットを1にすると、カウント動作はGTCR.TPCS[2:0]ビットで選択したカウントクロックと同期するため、GTCR.TPCS[2:0]ビットで指定された1クロックサイクルの間、カウンタはカウントアップを行えません。PCLKD 1クロック遅れでカウントアップを行う場合、GTCR.TPCS[2:0]ビットを000bにしてください。

ハードウェア要因 (GTETRGA 端子の立ち上がりエッジ) によるアップカウント時の周期カウント動作例を図 23.7 に示します。




図 23.7 ハードウェア要因によるアップカウント時の周期カウント動作例

ハードウェア要因によるアップカウント時の周期カウント動作設定例を図 23.8 に示します。




図 23.8 ハードウェア要因によるアップカウント時のイベントカウント動作設定例

(5) ハードウェア要因によるダウンカウント時のイベントカウント動作

各チャネルの GTCNT カウンタは、GTDNSR レジスタで設定したハードウェア要因によるダウンカウントを実行できます。

GTDNSR レジスタを許可に設定すると、GTCR.TPCS[2:0] ビットで選択したカウントクロックと、GTUDDTYC.UD ビットで選択したカウント方向は無視されます。ハードウェア要因によるアップカウントとダウンカウントが同時に発生した場合、GTCNT カウンタ値は変化しません。ハードウェア要因によるダウンカウントのアンダーフロー動作は、カウントクロックによるダウンカウントのアンダーフロー動作と同じです。

GTCR.CST ビットを 1 にしてハードウェア要因によるカウントダウンを行うと、カウント動作が有効になります。GTCR.CST ビットを 1 にすると、カウント動作は GTCR.TPCS[2:0] ビットで選択したカウントクロックと同期するため、GTCR.TPCS[2:0] ビットで指定された 1 クロックサイクルの間、カウンタはカウントダウンを行えません。PCLKD 1 クロック遅れでカウントダウンを行う場合、GTCR.TPCS[2:0] ビットを 000b にしてください。

ハードウェア要因 (GTETRGA 端子の立ち上がりエッジ) によるダウンカウント時の周期カウント動作例を [図 23.9](#) に示します。




図 23.9 イベントカウント動作例 (ハードウェア要因によるダウンカウント時)

ハードウェア要因によるダウンカウント時の周期カウント動作設定例を [図 23.10](#) に示します。




図 23.10 ハードウェア要因によるダウンカウント時のイベントカウント動作設定例

(6) カウンタクリア動作

各チャネルのカウンタは、下記の要因でクリアされます。

- GTCNT レジスタへの 0 の書き込み
- GTCR.CCLR ビットが 1 の場合、GTCLR レジスタの GPT チャネル番号に対応したビットへの 1 の書き込み
- GTCR レジスタで選択したハードウェア要因

カウント動作時は、GTCNT レジスタへの書き込みはしないでください。GTCNT カウンタは、カウント中でも (GTCR.CST ビット=1)、カウント中でなくても (GTCR.CST ビット=0)、GTCLR レジスタへの 1 の書き込みとハードウェア要因のクリア要求の両方の方法でクリアできます。

GTCR.MD[2:0] ビットおよびダウンカウント (GTST.TUCF ビット=0) を示すカウント方向フラグで指定したのこぎり波の場合、GTCLR レジスタに 1 を書き込み、またはハードウェア要因によりクリアすると、GTCNT レジスタは GTPR レジスタの値に設定されます。のこぎり波モードでもダウンカウントでもない場合、GTCLR レジスタへの 1 の書き込みと、ハードウェア要因によるクリアの実行時に、GTCNT レジスタは 0 になります。

GTUPSR または GTDNSR レジスタの少なくとも 1 ビットが 1 の場合のイベントカウント動作では、クリア要因発生後、GTCLR レジスタへの書き込みとハードウェア要因によるクリアがただちに実行され、PCLKD と同期が取られます。その他の設定を使用すると、GTCR.TPCS[2:0] ビットで選択したカウンタロックと同期してクリアが実行されます。

23.3.1.2 コンペアマッチによる波形出力機能

コンペアマッチとは、GTCNTカウンタ値がGTCCRAまたはGTCCRBレジスタ値と一致することを意味します。コンペアマッチが発生すると、イベントカウントを含むカウントクロックと同期して、コンペアマッチフラグが発生します。同時に、GPTは、対応するGTIOCAまたはGTIOCB出力端子からLow出力/High出力/トグル出力を行うことができます。また、GTPRレジスタで決定される周期の終わりでも、GTIOCAまたはGTIOCB端子出力をLow出力/High出力/トグル出力とすることが可能です。

周期の終わりとは、以下の場合です。

- アップカウント時ののこぎり波の場合：GTCNTカウンタがGTPR値から0に変化したとき（オーバーフロー）
- ダウンカウント時ののこぎり波の場合：GTCNTカウンタが0からGTPR値に変化したとき（アンダーフロー）
- のこぎり波の場合：GTCNTカウンタがクリアされたとき
- 三角波の場合：GTCNTカウンタが0から1に変化したとき（谷）

(1) Low出力/High出力

GTCCRAおよびGTCCRBレジスタのコンペアマッチによるLow出力/High出力の動作例を図23.11に示します。

この例では、GPT32EH0.GTCNTカウンタがアップカウント動作を行い、GPT32EH0.GTCCRAレジスタのコンペアマッチによってGTIOC0A端子からHighが出力され、GPT32EH0.GTCCRBレジスタのコンペアマッチによってGTIOC0B端子からLowが出力されるように設定しています。設定したレベルと端子レベルが一致した場合、端子レベルは変化しません。




図 23.11 Low出力/High出力動作例

Low 出力 / High 出力動作設定例を図 23.12 に示します。




図 23.12 Low 出力 / High 出力動作設定例

(2) トグル出力

GTCRA および GTCCRB レジスタのコンペアマッチによるトグル出力の動作例を、[図 23.13](#) および [図 23.14](#) に示します。[図 23.13](#) は、GPT32EH0.GTCNT カウンタがアップカウント動作を行い、GPT32EH0.GTCRA、GPT32EH0.GTCCRB レジスタのコンペアマッチによって、それぞれ GTIOC0A 端子と GTIOC0B 端子がトグル出力となるように設定した場合の例です。

[図 23.14](#) は、GPT32EH0.GTCNT カウンタがアップカウント動作を行い、GPT32EH0.GTCRA レジスタのコンペアマッチによって GTIOC0A 端子をトグル出力、周期の終わりで GTIOC0B 端子をトグル出力となるように設定した場合の例です。




図 23.13 トグル出力動作例 (1)




図 23.14 トグル出力動作例 (2)

トグル出力動作設定例を図 23.15 に示します。




図 23.15 トグル出力動作設定例

23.3.1.3 インพุットキャプチャ機能

GTICASR および GTICBSR レジスタに設定されたハードウェア要因の検出時に、GTCCRA レジスタまたは GTCCRB レジスタのいずれか一方に GTCNT カウンタ値を転送できます。

インพุットキャプチャ機能の動作例を図 23.16 に示します。

この例では、カウントクロックで GPT32EH0.GTCNT カウンタがアップカウント動作を行い、GTIOC0A 入力端子の両エッジで GTCCRA レジスタにインพุットキャプチャを実行し、GTIOC0B 入力端子の立ち上がりエッジで GTCCRB レジスタにインพุットキャプチャを実行するように設定しています。




図 23.16 インพุットキャプチャ動作例

カウントクロックによるカウント動作でのインプットキャプチャ動作設定例を図 23.17 に示します。




図 23.17 インプットキャプチャ動作設定例

23.3.2 バッファ動作

GTBERレジスタによって、以下のバッファ動作の設定が可能です。

- GTPR、GTPBR、およびGTPDBR
- GTCCRA、GTCCRC、およびGTCCRD
- GTCCRB、GTCCRE、およびGTCCRF
- GTADTRA、GTADTBRA、およびGTADTDDBRA
- GTADTRB、GTADTBRB、およびGTADTDDBRB

GTDTCRレジスタを設定することにより、以下のバッファ動作が可能です。

- GTDVUおよびGTDBU
- GTDVDおよびGTDBD

23.3.2.1 GTPRレジスタのバッファ動作

GTPBRレジスタはGTPRレジスタのバッファレジスタ、GTPDBRレジスタはGTPBRレジスタ用のバッファレジスタ（GTPRレジスタ用のダブルバッファレジスタ）として動作します。バッファ転送は、のこぎり波モードまたはイベントカウン트의オーバーフロー時（アップカウント中）またはアンダーフロー時（ダウンカウント中）、および三角波モードの谷で実行されます。

のこぎり波モードまたはイベントカウンでは、カウント中に以下のカウンタクリア動作が発生すると、バッファ転送が実行されます。

- ハードウェア要因によるクリア（クリア要因はGTCSR[23:0]ビットで選択）
- ソフトウェアによるクリア（GTCSR.CCLRビットが1、GTCLRnビットが1、n=チャンネル番号）

GTPRレジスタのダブルバッファ動作を設定するには、GTBER.PR[1:0]ビットを10bまたは11bにしてください。GTPRレジスタのバッファ動作を設定しない場合は、GTBER.PR[1:0]ビットを00bにしてください。

GTPRレジスタのバッファ動作例を図23.18～図23.20に、GTPRレジスタのバッファ動作設定例を図23.21に示します。




図 23.18 GTPRレジスタのバッファ動作例（のこぎり波でアップカウントの場合）




図 23.19 GTPR レジスタのバッファ動作例 (のこぎり波でダウンカウントの場合)




図 23.20 GTPR レジスタのダブルバッファ動作例 (三角波の場合)




図 23.21 GTPR レジスタのバッファ動作設定例

23.3.2.2 GTCCRA、GTCCRB レジスタのバッファ動作

GTCCRC レジスタは GTCCRA レジスタのバッファレジスタ、GTCCRD レジスタは GTCCRC レジスタのバッファレジスタ (GTCCRA レジスタのダブルバッファレジスタ) として動作します。同様に、GTCCRE レジスタは GTCCRB レジスタのバッファレジスタ、GTCCRF レジスタは GTCCRE レジスタのバッファレジスタ (GTCCRB レジスタのダブルバッファレジスタ) として動作します。

GTCCRA または GTCCRB レジスタをダブルバッファ動作させるには、GTBER.CCRA[1:0] または GTBER.CCRB[1:0] ビットを 10b または 11b にします。シングルバッファとして動作設定するには、GTBER.CCRA[1:0] または GTBER.CCRB[1:0] ビットを 01b にします。GTCCRA または GTCCRB レジスタをバッファ動作させない場合は、GTBER.CCRA[1:0] または GTBER.CCRB[1:0] ビットを 00b にします。

(1) GTCCRA または GTCCRB レジスタがアウトプットコンペアレジスタとして動作している場合

バッファ転送は以下の状況で発生します。

- オーバーフロー／アンダーフローによるバッファ転送
のこぎり波モードまたはイベントカウント動作では、オーバーフロー時 (アップカウント中) またはアンダーフロー時 (ダウンカウント中) に、バッファ転送が実行されます。三角波モードでは、谷 (三角波 PWM モード 1) または山と谷 (三角波 PWM モード 2) で、バッファ転送が実行されます。
- カウンタクリアによるバッファ転送
のこぎり波モードまたはイベントカウント動作では、カウント中に 23.3.2.1 GTPR レジスタのバッファ動作に示すものと同じカウンタクリア要因によって、バッファ転送が (アップカウント中のオーバーフロー時またはダウンカウント中のアンダーフロー時と同様に) 実行されます。三角波モードでは、カウンタクリアによるバッファ転送は実行されません。
- バッファ強制転送
カウントストップ中に GTBER.CCRSWT ビットを 1 にすると、のこぎり波モード、イベントカウント動作、および三角波モードでは、GTCCRA および GTCCRB レジスタのバッファ転送が強制的に実行されます。さらに、のこぎり波ワンショットパルスモードまたは三角波 PWM モード 3 では、GTCCRD レジスタから一時レジスタ A へのバッファ転送、および GTCCRF レジスタから一時レジスタ B へのバッファ転送が実行されます。

GTCCRA および GTCCRB レジスタのバッファ動作例を [図 23.22](#) ~ [図 23.24](#) に、GTCCRA および GTCCRB レジスタのバッファ動作設定例を [図 23.25](#) に示します。




図 23.22 GTCCRA、GTCCRB レジスタのバッファ動作例 (アウトプットコンペア、アップカウント時ののこぎり波、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力の場合)




図 23.23 GTCCRA、GTCCRB レジスタのダブルバッファ動作例 (アウトプットコンペア、三角波、谷でバッファ動作、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)




図 23.24 GTCCRA、GTCCRB レジスタのダブルバッファ動作例 (アウトプットコンペア、三角波、山と谷でバッファ動作、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)




図 23.25 GTCCRA、GTCCRB レジスタのバッファ動作設定例 (アウトプットコンペア時)

(2) GTCCRA または GTCCRB レジスタがインプットキャプチャレジスタとして動作している場合

インプットキャプチャが発生すると、GTCNT カウンタ値が GTCCRA および GTCCRB レジスタに転送されると同時に、それまで格納されていた GTCCRA および GTCCRB レジスタ値がバッファレジスタに転送されます。インプットキャプチャ動作では、カウンタクリアによるバッファ転送は実行されません。

GTCCRA および GTCCRB レジスタのバッファ動作例を [図 23.26](#) および [図 23.27](#) に、GTCCRA および GTCCRB レジスタのバッファ動作設定例を [図 23.28](#) に示します。




図 23.26 GTCCRA、GTCCRB レジスタのバッファ動作例 (GTIOC0A 端子入力の両エッジでインプットキャプチャ、のこぎり波でアップカウント、GTIOC0A 端子入力の両エッジで GTCNT カウンタクリアの場合)




図 23.27 GTCCRA、GTCCRB レジスタのダブルバッファ動作例 (GTIOC0B 端子入力の両エッジでインプットキャプチャ、のこぎり波でアップカウント、GTIOC0B 端子入力の両エッジで GTCNT カウンタクリアの場合)




図 23.28 GTCCRA、GTCCRB レジスタのバッファ動作設定例 (インプットキャプチャ時)

23.3.2.3 GTADTRA、GTADTRB レジスタのバッファ動作

GTADTBRA レジスタは GTADTRA レジスタのバッファレジスタ、GTADTDBRA レジスタは GTADTBRA レジスタのバッファレジスタ (GTADTRA レジスタのダブルバッファレジスタ) として動作します。同様に、GTADTBRB レジスタは GTADTRB レジスタのバッファレジスタ、GTADTDBRB レジスタは GTADTBRB レジスタのバッファレジスタ (GTADTRB レジスタのダブルバッファレジスタ) として動作します。

GTADTRA または GTADTRB レジスタのダブルバッファ動作させる場合には、GTBER.ADTDA または GTBER.ADTDB ビットを 1 にします。シングルバッファとして動作設定するには、GTBER.ADTDA または GTBER.ADTDB ビットを 0 にします。GTADTRA または GTADTRB レジスタのバッファ動作させない場合は、GTBER.ADTTA[1:0] または GTBER.ADTTB[1:0] ビットを 00b にします。

バッファ転送のタイミングは、GTBER.ADTTA[1:0] ビットで設定できます。のこぎり波の場合、オーバーフロー (アップカウント中) またはアンダーフロー (ダウンカウント中) を選択できます。三角波の場合、GTBER.ADTTA[1:0] ビット = 01b のときは山、GTBER.ADTTA[1:0] ビット = 10b のときは谷、GTBER.ADTTA[1:0] ビット = 11b のときは山と谷の両方を選択できます。

GTADTRA および GTADTRB レジスタのバッファ動作例を [図 23.29](#) ~ [図 23.31](#) に、GTADTRA および GTADTRB レジスタのバッファ動作設定例を [図 23.32](#) に示します。




図 23.29 GTADTRA、GTADTRB レジスタのバッファ動作例 (のこぎり波でアップカウント、アップカウントで A/D 変換開始要求割り込み発生の場合)




図 23.30 GTADTRA、GTADTRB レジスタのダブルバッファ動作例 (三角波、谷でバッファ転送、ダウンカウントで A/D 変換開始要求割り込み発生の場合)




図 23.31 GTADTRA、GTADTRB レジスタのダブルバッファ動作例 (三角波、谷と山の両方でバッファ転送、アップカウントとダウンカウント両方で A/D 変換開始要求割り込み発生の場合)



図 23.32 GTADTRA、GTADTRB レジスタのバッファ動作設定例

23.3.3 PWM 出力動作モード

GPTは、GTCNTカウンタとGTCCRAまたはGTCCRBレジスタとのコンペアマッチに基づいて、GTIOCA端子またはGTIOCB端子へPWM波形を出力することが可能です。また、GTDTCR、GTDVU、およびGTDVDレジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を、GTCCRBレジスタに自動設定することが可能です。

23.3.3.1 のこぎり波PWMモード

のこぎり波PWMモードでは、GTPRレジスタに周期を設定することにより、GTCNTカウンタにのこぎり波（半波）動作を実行させます。また、GTCCRAまたはGTCCRBレジスタのコンペアマッチ発生時に、GTIOCAまたはGTIOCB端子にPWM波形を出力させます。端子の出力値は、GTIORレジスタの設定によって、コンペアマッチでLow出力/High出力/トグル出力、周期の終わりでLow出力/High出力/トグル出力を設定することが可能です。

図 23.33 にのこぎり波PWMモードの動作例を、図 23.34 にのこぎり波PWMモードの設定例を示します。




図 23.33 のこぎり波PWMモード動作例（アップカウント、バッファ動作、GTCCRA/GTCCRBレジスタのコンペアマッチでHigh出力、周期の終わりでLow出力の場合）




図 23.34 のこぎり波 PWM モード設定例

23.3.3.2 のこぎり波ワンショットパルスモード

のこぎり波ワンショットパルスモードは、GTPRレジスタに周期を設定するモードです。GTCNTカウンタにのこぎり波（半波）動作を実行させ、バッファ動作固定で、GTCCRAまたはGTCCRBレジスタのコンペアマッチ発生時にGTIOCAまたはGTIOCB端子にPWM波形を出力します。

のこぎり波ワンショットパルスモードでのバッファ動作は、通常のバッファ動作とは異なります。バッファ転送は以下のように実行されます。

- 周期の終わりにGTCCRCレジスタからGTCCRAレジスタへ
- 周期の終わりにGTCCREレジスタからGTCCRBレジスタへ
- 周期の終わりにGTCCRDレジスタから一時レジスタAへ
- 周期の終わりにGTCCRFレジスタから一時レジスタBへ
- GTCCRAレジスタのコンペアマッチ時に、一時レジスタAからGTCCRAレジスタへ
- GTCCRBレジスタのコンペアマッチ時に、一時レジスタBからGTCCRBレジスタへ

端子の出力値は、GTIORレジスタの設定によって、コンペアマッチでLow出力／High出力／トグル出力、周期の終わりでLow出力／High出力／トグル出力を設定することが可能です。カウントストップ中にGTBER.CCRSWTビットを1にすると、GTCCRDレジスタから一時レジスタAへ、およびGTCCRFレジスタから一時レジスタBへ、バッファ転送が強制的に実行されます。また、GTDTCR、GTDVU、およびGTDVDレジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値はGTCCRBレジスタに自動設定されます。

図 23.35 に、のこぎり波ワンショットパルスモードの動作例を、図 23.36 に、のこぎり波ワンショットパルスモードの設定例を示します。




図 23.35 のこぎり波ワンショットパルスモード動作例 (アップカウント、カウントスタート時 GTIOC0A 端子 = Low 出力 / GTIOC0B 端子 = High 出力、GTCCRA / GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)




図 23.36 のこぎり波ワンショットパルスモード設定例

23.3.3.3 三角波 PWM モード 1 (谷 32 ビット転送)

三角波 PWM モード 1 は、GTPR レジスタに周期を設定するモードです。GTCNT カウンタに三角波 (全波) 動作を実行させ、GTCCRA または GTCCRB レジスタのコンペアマッチ発生時に GTIOCA または GTIOCB 端子に PWM 波形を出力させます。バッファ転送は谷で行われます。端子の出力値は、GTIOR レジスタの設定によって、コンペアマッチ時と周期の終わりでそれぞれ個別に Low 出力 / High 出力 / トグル出力から選択できます。

また、GTDTCR、GTDVU、および GTDVD レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を、GTCCRB レジスタに自動設定することが可能です。

図 23.37 に三角波 PWM モード 1 の動作例を、図 23.38 に三角波 PWM モード 1 の設定例を示します。




図 23.37 三角波 PWM モード 1 動作例 (バッファ動作、カウントスタート時 GTIOCA 端子 = Low 出力 / GTIOCB 端子 = High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)




図 23.38 三角波 PWM モード 1 設定例

23.3.3.4 三角波 PWM モード 2 (山/谷 32 ビット転送)

三角波 PWM モード 1 と同様に、三角波 PWM モード 2 でも GTPR レジスタに周期を設定します。GTCNT カウンタに三角波 (全波) 動作を実行させ、GTCCRA または GTCCRB レジスタのコンペアマッチ発生時に GTIOCA または GTIOC B 端子に PWM 波形を出力させます。山と谷の両方でバッファ転送が行われます。端子の出力値は、GTIOR レジスタの設定によって、コンペアマッチで Low 出力 / High 出力 / トグル出力、周期の終わりで Low 出力 / High 出力 / トグル出力を設定することが可能です。

また、GTDTCR、GTDVU、および GTDVD レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を、GTCCRB レジスタに自動設定することが可能です。

図 23.39 に三角波 PWM モード 2 の動作例を、図 23.40 に三角波 PWM モード 2 の設定例を示します。




図 23.39 三角波 PWM モード 2 動作例 (バッファ動作、カウントスタート時 GTIOCA 端子 = Low 出力 / GTIOCB 端子 = High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)




図 23.40 三角波 PWM モード 2 設定例

23.3.3.5 三角波 PWM モード 3 (谷 64 ビット転送)

三角波 PWM モード 3 は、GTPR レジスタに周期を設定するモードです。GTCNT カウンタに三角波 (全波) 動作を実行させ、バッファ動作を固定させた状態で GTCCRA または GTCCRB レジスタのコンペアマッチ発生時に GTIOCA または GTIOCB 端子に PWM 波形を出力させます。三角波 PWM モード 3 でのバッファ動作は、通常のバッファ動作とは異なります。バッファ転送は以下のように実行されます。

- 谷で GTCCRC レジスタから GTCCRA レジスタへ
- 谷で GTCCRE レジスタから GTCCRB レジスタへ
- 谷で GTCCRD レジスタから一時レジスタ A へ
- 谷で GTCCRF レジスタから一時レジスタ B へ
- 山で一時レジスタ A から GTCCRA レジスタへ
- 山で一時レジスタ B から GTCCRB レジスタへ

端子の出力値は、GTIOR レジスタの設定によって、コンペアマッチ時と周期の終わりでそれぞれ個別に Low 出力 / High 出力 / トグル出力から選択できます。また、GTDTCR、GTDVU、および GTDVD レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を、GTCCRB レジスタに自動設定することが可能です。

図 23.41 に三角波 PWM モード 3 の動作例を、図 23.42 に三角波 PWM モード 3 の設定例を示します。




図 23.41 三角波 PWM モード 3 動作例 (カウントスタート時 GTIOC0A 端子 = Low 出力 / GTIOC0B 端子 = High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合)




図 23.42 三角波 PWM モード 3 設定例

23.3.4 デッドタイム自動設定機能

GTDTCR レジスタを設定することにより、正相波形のコンペアマッチ値 (GTCCRA 値) と指定したデッドタイム値 (GTDVU および GTDVD 値) からデッドタイム付き逆相波形のコンペアマッチ値を生成し、GTCCRB レジスタに自動設定することが可能です。このデッドタイム自動設定機能は、のこぎり波ワンショットパルスモードと、すべての三角波 PWM モードで使用できます。

デッドタイムは、1つの波形の前半部と後半部で個別に設定できます。逆相波形の前半部の切り替わりポイントにおけるデッドタイムは GTDVU レジスタに、後半部の切り替わりポイントにおけるデッドタイムは GTDVD レジスタに設定します。GTDTCR.TDFER ビットを 1 にして、前半部と後半部で同じデッドタイムを設定することも可能です。

GTDBU レジスタは GTDVU レジスタのバッファレジスタとして、GTDBD レジスタは GTDVD レジスタのバッファレジスタとして使用可能です。バッファ転送は、のこぎり波の場合は GTCNT カウンタのオーバーフロー時 (アップカウント中)、アンダーフロー時 (ダウンカウント中)、またはクリア時に実行され、三角波では谷で実行されます。

デッドタイム自動設定機能によって設定されたコンペアマッチ値は、GTCCRB レジスタ値を読み出すことで確認できます。なお、デッドタイム自動設定機能を使用する場合、GTCCRB レジスタへの書き込みはしないでください。

周期を超えるデッドタイムの設定はしないでください。表 23.6 に示すように、デッドタイムエラーが発生した場合、正相波形と逆相波形のコンペアマッチ値はデッドタイム付き波形を生成するように調整されます。逆相波形の調整値は GTCCRB レジスタに自動設定されます。正相波形の調整値は内部信号として使用され、GTCCRA レジスタには設定されません。

のこぎり波ワンショットパルスモードでは、調整値が周期を超えていたり、調整された波形のトグルポイントが不規則な場合、これらの波形の相補性は保証されません。

三角波モードでは、GTCCR 値 = 0 または GTCCRA 値 \geq GTPR に設定することでデッドタイムが周期を超える場合、出力保護機能により出力レベルが保持されます。詳細は、23.8.4 GTIOC 端子出力の出力保護機能を参照してください。GTCCRA 値が $GTCCRA \geq GTPR + GTDV_n$ の場合、GTCCRB に対する上限値として GTPR-1 が設定されます。GTCCRB レジスタのデッドタイム値の自動設定は、デッドタイム自動設定値の計算用レジスタが更新された次のカウンタクロックで実行されます。

GTDV_n を書き換える方法は GPT チャンネル番号によって異なります。

表 23.6 デッドタイムエラー補正後のコンペアマッチ値

PWM 出力動作モード	カウント方向	前半部/後半部	デッドタイムエラーの条件	補正後のコンペアマッチ値	
				正相波形	逆相波形
のこぎり波ワンショットパルスモード	アップ	前半部	$GTCCRA - GTDVU < 0$	GTDVU	0
		後半部	$GTCCRA + GTDVD > GTPR$	$GTPR - GTDVD$	GTPR
	ダウン	前半部	$GTCCRA + GTDVU > GTPR$	$GTPR - GTDVU$	GTPR
		後半部	$GTCCRA - GTDVD < 0$	GTDVD	0
三角波PWMモード1/2/3	アップ	前半部	$GTCCRA - GTDVU \leq 0$	$GTDVU + 1$	1
	ダウン	後半部	$GTCCRA - GTDVD < 0$	GTDVD	0

GPT32EH0 ~ GPT32EH3 および GPT32E4 ~ GPT32E7

GTDV_n バッファ動作が許可されている場合、GTDB_n はいつでも書き込み可能です。周期の終わりに GTDB_n は GTDV_n へ転送されます。

GTDV_n バッファ動作が禁止されている場合、GTDV_n レジスタを新しい値に変更する前に、GTCR レジスタの CST ビットを用いて GPT を停止してください。

GPT328 ~ GPT3213

GPT の動作中は、GTDVU レジスタ値の変更はしないでください。GTDVU レジスタを新しい値に変更するには、最初に GTCR レジスタの CST ビットを用いて GPT を停止してください。

GPT32EH および GPT32E のデッドタイム自動設定機能の動作例を図 23.43 ~ 図 23.46 に示します。設定例を図 23.47 および図 23.48 に示します。




図 23.43 デッドタイム自動設定機能の動作例 (のこぎり波ワンショットパルスモード、アップカウント、GTDVU/GTDVD レジスタはバッファ動作、アクティブ High の場合)




図 23.44 デッドタイム自動設定機能の動作例 (のこぎり波ワンショットパルスモード、ダウンカウント、GTDVU/GTDVD レジスタはバッファ動作、アクティブ High の場合)




図 23.45 デッドタイム付きコンペアマッチ値の自動設定機能の動作例 (三角波 PWM モード 1、GTDVU/GTDVD レジスタはバッファ動作、アクティブ High の場合)




図 23.46 デッドタイム付きコンペアマッチ値の自動設定機能の動作例 (三角波 PWM モード 2 または 3、GTDVU/GTDVD レジスタはバッファ動作、アクティブ High の場合)




図 23.47 デッドタイム自動設定機能の設定例 (のこぎり波ワンショットパルスモード、三角波 PWM モード3 の場合)




図 23.48 デッドタイム自動設定機能の設定例 (三角波PWMモード1または2の場合)

23.3.5 カウント方向切り替え機能

GTUDDTYC.UD ビットの値を書き換えることにより、GTCNT カウンタのカウント方向を切り替えることが可能です。

のこぎり波モードの場合、カウント動作中に GTUDDTYC.UD ビット値を変更すると、オーバーフロー（アップカウント中に変更した場合）またはアンダーフロー（ダウンカウント中に変更した場合）発生時に、カウント方向が切り替わります。カウントストップ中に GTUDDTYC.UDF ビットが 0 の状態で GTUDDTYC.UD ビット値を変更しても、その変更値はカウントスタート時に反映されず、オーバーフローまたはアンダーフロー発生時にカウント方向が切り替わります。カウントストップ中に GTUDDTYC.UDF ビットを 1 にすると、そのときの GTUDDTYC.UD ビット値がカウントスタート時に反映されます。

三角波モードの場合、カウント動作中に GTUDDTYC.UD ビット値を変更しても、カウント方向は切り替わりません。同様に、カウントストップ中に GTUDDTYC.UDF ビットが 0 の状態で GTUDDTYC.UD ビット値を変更しても、その値はカウント動作に反映されません。カウントストップ中に GTUDDTYC.UDF ビットを 1 にすると、そのときの GTUDDTYC.UD ビット値がカウントスタート時に反映されます。

のこぎり波のカウント動作中にカウント方向を変更すると、アップカウント中はアップカウントスタート後の GTPR 値がカウント周期に反映され、ダウンカウント中はダウンカウントスタート前の GTPR 値が反映されます。

図 23.49 にカウント方向切り替え機能の動作例を示します。




図 23.49 カウント方向切り替え機能の動作例（バッファ動作時）

23.3.6 出力デューティ 0% および出力デューティ 100% 機能

GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更することにより、GTIOCA 端子と GTIOCB 端子の出力デューティが 0% または 100% に設定されます。

のこぎり波モードの場合、カウント動作中に GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、オーバーフロー（アップカウント中に変更した場合）またはアンダーフロー（ダウンカウント中に変更した場合）発生時に、出力デューティの設定値が反映されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 0 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更しても、出力デューティの変更値はカウントスタート時に反映されません。出力デューティはオーバーフローまたはアンダーフロー発生時に変更されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットを 1 にすると、そのときの GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビット値がカウントスタート時に反映されます。

三角波モードの場合、カウント動作中に GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、アンダーフロー発生時に出力デューティの設定値が反映されます。

カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 0 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更しても、出力デューティの変更値はカウントスタート時に反映されません。アンダーフロー時に出力デューティが変更されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 1 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、出力デューティの変更値はカウントスタート時に反映されます。

0% または 100% デューティ動作の実行時、GPT は内部で以下の動作を継続します。

- コンペアマッチ動作の実行
- コンペアマッチフラグの設定
- 割り込み出力
- バッファ動作の実行

0% または 100% デューティ設定からコンペアマッチに制御が変更されると、周期の終わりでの GTIOCA 端子の出力値は、GTIOR.GTIOA[3:2] ビットと GTUDDTYC.OADTYR ビットで決定されます。周期の終わりでの GTIOCB 端子の出力値は、GTIOR.GTIOB[3:2] ビットと GTUDDTYC.OBDTYR ビットで決定されます。

GTIOR.GTIOA[3:2] ビットと GTIOR.GTIOB[3:2] ビットを 01b にすると、出力端子は周期の終わりで Low 出力となります。GTIOR.GTIOA[3:2] ビットと GTIOR.GTIOB[3:2] ビットを 10b にすると、出力端子は周期の終わりで High 出力となります。

GTIOR.GTIOm[3:2] ビットが 00b（周期の終わりで出力保持）または 11b（周期の終わりでトグル出力）になっている場合、GTUDDTYC.OADTYR ビットでは、周期の終わりで出力保持／トグル出力の対象となる値を選択します。周期の終わりでの GTIOCA/GTIOCB 端子の出力値を [表 23.7](#) に示します。

表 23.7 0%または100% デューティ設定解除後の出力値 (m = A, B)

GTIOR.GTIOm[3:2]	0%または100%デューティ 設定でマスクされた周期の 終わりでのコンペアマッチ値	デューティ 0% 設定時の GTUDDTYC.OmDTYR		デューティ 100% 設定時の GTUDDTYC.OmDTYR	
		0	1	0	1
00 (周期の終わりで出力保持)	0	0	0	1	0
	1	0	1	1	1
01 (周期の終わりでLow出力)	—	0	0	0	0
10 (周期の終わりでHigh出力)	—	1	1	1	1
11 (周期の終わりでトグル出力)	0	1	1	0	1
	1	1	0	0	0

図 23.50 に出力デューティ 0%、100% 機能の動作例を示します。




図 23.50 出力デューティ 0%、100% 機能動作例

23.3.7 ハードウェアカウントスタート/カウントストップ、カウントクリア動作

下記のハードウェア要因によって、GTCNTカウンタのカウントスタート、カウントストップ、またはカウントクリアが可能です。

- 外部トリガ入力
- ELC イベント入力
- GTIOCA/GTIOCB 端子入力

23.3.7.1 ハードウェアスタート動作

GTSSRレジスタでハードウェア要因を選択することにより、GTCNTカウンタのカウントスタートが可能です。

図 23.51 にハードウェア要因によるカウントスタートの動作例を示します。図 23.52 に設定例を示します。




図 23.51 ハードウェア要因によるカウントスタート動作例 (ELC_GPTA イベントからの信号入力時のスタート)




図 23.52 ハードウェア要因によるカウントスタート動作設定例

23.3.7.2 ハードウェアストップ動作

GTPSRレジスタでハードウェア要因を選択することにより、GTCNTカウンタのカウントストップが可能です。

図 23.53 にハードウェア要因によるカウントストップの動作例を示します。図 23.54 に設定例を示します。この例では、カウント動作がストップし、ELC イベント入力のエッジで再スタートしています。




図 23.53 ハードウェア要因によるカウントストップ動作例 (ソフトウェアによるスタート、ELC_GPTA 入力でのストップ、ELC_GPTB 入力での再スタートの場合)




図 23.54 ハードウェア要因によるカウントストップ動作設定例

図 23.55 にハードウェア要因によるカウントスタート/ストップ動作例を示します。図 23.56 に設定例を示します。この例では、外部トリガ入力 GTETRGA 端子が High の期間に、カウンタが動作しています。




図 23.55 ハードウェア要因によるカウントスタート/ストップ動作例 (GTETRGA 端子入力の立ち上がりエッジでスタート、GTETRGA 端子入力の立ち下がりエッジでストップの場合)




図 23.56 ハードウェア要因によるカウントスタート/ストップ動作設定例

23.3.7.3 ハードウェアクリア動作

GTCSR レジスタでハードウェア要因を選択することにより、GTCNT カウンタのカウンタクリアが可能です。ハードウェア要因またはソフトウェアによって GTCNT カウンタがクリアされても、GPTn_OVF/GPTn_UDF (n=0~13) 割り込み (オーバーフロー/アンダーフロー割り込み) は発生しません。

図 23.57 および図 23.58 に、ハードウェア要因による GTCNT カウンタのクリア動作例を示します。図 23.59 に設定例を示します。この例では、GTCNT カウンタは ELC_GPTA 入力のエッジでスタートし、ELC_GPTB 入力のエッジでストップ/クリアされています。




図 23.57 ハードウェア要因によるカウンタクリア動作例 (のこぎり波アップカウント、ELC_GPTA 入力でスタート、ELC_GPTB 入力でストップ/クリアの場合)




図 23.58 ハードウェア要因によるカウンタクリア動作例 (のこぎり波ダウンカウント、ELC_GPTA 入力でスタート、ELC_GPTB 入力でストップ/クリアの場合)




図 23.59 ハードウェア要因によるカウンタクリア動作設定例

ハードウェア要因またはソフトウェアによってカウンタがクリアされても、GPTn_OVF/GPTn_UDF (n = 0 ~ 13) 割り込み (オーバーフロー/アンダーフロー割り込み) は発生しません。

図 23.60 にハードウェア要因によるカウンタクリアと GPTn_OVF (n = 0 ~ 13) 割り込みの関係を示します。




図 23.60 ハードウェア要因によるカウンタクリアと GPTn_OVF (n = 0 ~ 13) 割り込みの関係

23.3.8 同期動作

同期スタート/ストップ/クリア動作など、チャンネル間の同期動作を実行できます。

23.3.8.1 ソフトウェアによる同期動作

GTCNT カウンタは、対応する GTSTR ビット、GTSTP ビット、または GTCLR ビットを同時に 1 にすることにより、複数のチャンネル上でスタート/ストップ/クリアが可能です。

また、GTCNT カウンタの初期値を設定し、対応する GTSTR ビットを同時に 1 にすることにより、位相の異なるカウントスタートが可能です。

図 23.61 に、ソフトウェアによる同時スタート/ストップ/クリアの動作例を示します。図 23.62 に、ソフトウェアによる位相スタートの動作例を示します。




図 23.61 ソフトウェアによる同時スタート/ストップ/クリア動作例 (カウント周期 (GTPR レジスタ値) が同一のとき)




図 23.62 ソフトウェアによる位相スタート動作例 (カウント周期 (GTPR レジスタ値) が同一のとき)

23.3.8.2 ハードウェアによる同期動作

下記のハードウェア要因によって、GTCNTカウンタの同時スタートが可能です。

- 外部トリガ入力
- ELC イベント入力

図 23.63 にハードウェア要因による同時スタート/ストップ/クリアの動作例を示します。図 23.64 に設定例を示します。




図 23.63 ハードウェア要因による同時スタート/ストップ/クリア動作例 (カウント周期 (GTPR レジスタ値) が同一のとき)




図 23.64 ハードウェア要因による同時スタート設定例

23.3.9 PWM 出力動作例

(1) 同期 PWM 出力

複数の GPT を使用することで、最大 14 チャンネル 28 相の連動した PWM 波形を出力します。

図 23.65 に、4 チャンネルをのこぎり波 PWM モードで同期動作させて、8 相の PWM 波形を出力させる例を示します。GTIOCA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。GTIOCB 端子は、初期値として Low 出力、GTCCRB レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。




図 23.65 同期 PWM 出力例

(2) のこぎり波 3 相相補 PWM 出力

図 23.66 に、3 チャネルをのこぎり波 PWM モードで同期動作させて、3 相の相補 PWM 波形を出力させる例を示します。GTIOCA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。GTIOCB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチで Low 出力、周期の終わりで High 出力するように設定されています。




図 23.66 のこぎり波 3 相相補 PWM 出力例

(3) のこぎり波3相相補PWM出力 (デッドタイム自動設定)

図 23.67 に、デッドタイム自動設定機能を使用して、3チャンネルをのこぎり波ワンショットパルスモードで同期動作させ、3相の相補PWM波形を出力させる例を示します。GTIOCA端子は、初期値としてLow出力、GTCCRAレジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCB端子は、初期値としてHigh出力、GTCCRBレジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 23.67 のこぎり波3相相補PWM出力例 (デッドタイム自動設定)

(4) 三角波 3 相相補 PWM 出力

図 23.68 に、3 チャンネルを三角波 PWM モード 1 で同期動作させて、3 相の相補 PWM 波形を出力させる例を示します。GTIOCA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 23.68 三角波 3 相相補 PWM 出力例

(5) 三角波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 23.69 に、デッドタイム自動設定機能を使用して、3 チャンネルを三角波 PWM モード 1 で同期動作させ、3 相の相補 PWM 波形を出力させる例を示します。GTIOCA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 23.69 三角波 3 相相補 PWM 出力例 (デッドタイム自動設定)

(6) 非対称三角波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 23.70 に、デッドタイム自動設定機能を使用して、3 チャネルを三角波 PWM モード 3 で同期動作させ、3 相の相補 PWM 波形を出力させる例を示します。GTIOCA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 23.70 非対称三角波 3 相相補 PWM 出力例 (デッドタイム自動設定)

23.3.10 位相計数機能

GTIOCA 端子入力と GTIOCB 端子入力の間で位相差を検出されると、対応する GTCNT カウンタがカウントアップまたはカウントダウンを実行します。GTUPSR および GTDNSR レジスタに設定されている GTIOCA 端子入力と GTIOCB 端子入力のレベルとエッジの関係が、どのような組み合わせであっても位相差を検出できます。カウント動作については、23.3.1.1 カウンタの動作を参照してください。

図 23.71 ~ 図 23.80 に、位相計数モード 1 ~ 5 を示します。表 23.8 ~ 表 23.17 に、アップカウント/ダウンカウントの条件と、GTUPSR および GTDNSR レジスタの設定値を示します。




図 23.71 位相計数モード 1 の動作例

表 23.8 位相計数モード 1 でのアップカウント/ダウンカウントの条件

GTIOCA 端子入力	GTIOCB 端子入力	動作	レジスタ設定値
High		アップカウント	GTUPSR = 0000 6900h GTDNSR = 0000 9600h
Low			
	Low		
	High		
High		ダウンカウント	
Low			
	High		
	Low		

: 立ち上がりエッジ

: 立ち下がりエッジ




図 23.72 位相計数モード2の動作例 (A)

表 23.9 位相計数モード2でのアップカウント/ダウンカウントの条件 (A)

GTIOCA 端子入力	GTIOCB 端子入力	動作	レジスタ設定値
High		Don't care	GTUPSR = 0000 0800h GTDNSR = 0000 0400h
Low			
	Low	アップカウント	
	High		
High		Don't care	
Low			
	High	ダウンカウント	
	Low		

: 立ち上がりエッジ

: 立ち下がりエッジ




図 23.73 位相計数モード2の動作例 (B)

表 23.10 位相計数モード2でのアップカウント/ダウンカウントの条件 (B)

GTIOCA 端子入力	GTIOCB 端子入力	動作	レジスタ設定値
High		Don't care	GTUPSR = 0000 0200h GTDNSR = 0000 0100h
Low		Don't care	
	Low	ダウンカウント	
	High	Don't care	
High		Don't care	
Low		Don't care	
	High	アップカウント	
	Low	Don't care	

: 立ち上がりエッジ

: 立ち下がりエッジ




図 23.74 位相計数モード2の動作例 (C)

表 23.11 位相計数モード2でのアップカウント/ダウンカウントの条件 (C)

GTIOCA 端子入力	GTIOCB 端子入力	動作	レジスタ設定値
High		Don't care	GTUPSR = 0000 0A00h GTDNSR = 0000 0500h
Low			
	Low	ダウンカウント	
	High	アップカウント	
High		Don't care	
Low			
	High	アップカウント	
	Low	ダウンカウント	

: 立ち上がりエッジ
 : 立ち下がりエッジ




図 23.75 位相計数モード3の動作例 (A)

表 23.12 位相計数モード3でのアップカウント/ダウンカウントの条件 (A)

GTIOCA端子入力	GTIOCB端子入力	動作	レジスタ設定値
High	↑	Don't care	GTUPSR = 0000 0800h GTDNSR = 0000 8000h
Low	↓		
↑	Low	アップカウント	
↓	High		
High	↓	ダウンカウント	
Low	↑	Don't care	
↑	High		
↓	Low		

↑ : 立ち上がりエッジ

↓ : 立ち下がりエッジ




図 23.76 位相計数モード3の動作例 (B)

表 23.13 位相計数モード3でのアップカウント/ダウンカウントの条件 (B)

GTIOCA端子入力	GTIOCB端子入力	動作	レジスタ設定値
High		ダウンカウント	GTUPSR = 0000 0200h GTDNSR = 0000 2000h
Low		Don't care	
	Low	Don't care	
	High		
High			
Low			
	High	アップカウント	
	Low	Don't care	

: 立ち上がりエッジ
 : 立ち下がりエッジ




図 23.77 位相計数モード3の動作例 (C)

表 23.14 位相計数モード3でのアップカウント/ダウンカウントの条件 (C)

GTIOCA端子入力	GTIOCB端子入力	動作	レジスタ設定値
High		ダウンカウント	GTUPSR = 0000 0A00h GTDNSR = 0000 A000h
Low		Don't care	
	Low	アップカウント	
	High		
High		ダウンカウント	
Low		Don't care	
	High	アップカウント	
	Low	Don't care	

: 立ち上がりエッジ

: 立ち下がりエッジ




図 23.78 位相計数モード4の動作例

表 23.15 位相計数モード4でのアップカウント/ダウンカウントの条件

GTIOCA 端子入力	GTIOCB 端子入力	動作	レジスタ設定値
High		アップカウント	GTUPSR = 0000 6000h GTDNSR = 0000 9000h
Low			
	Low	Don't care	
	High		
High		ダウンカウント	
Low			
	High	Don't care	
	Low		

: 立ち上がりエッジ
 : 立ち下がりエッジ




図 23.79 位相計数モード5の動作例 (A)

表 23.16 位相計数モード5でのアップカウント/ダウンカウントの条件 (A)

GTIOCA端子入力	GTIOCB端子入力	動作	レジスタ設定値
High		Don't care	GTUPSR = 0000 0C00h GTDNSR = 0000 0000h
Low			
	Low	アップカウント	
	High		
High		Don't care	
Low			
	High	アップカウント	
	Low		

: 立ち上がりエッジ
 : 立ち下がりエッジ




図 23.80 位相計数モード5の動作例 (B)

表 23.17 位相計数モード5でのアップカウント/ダウンカウントの条件 (B)

GTIOCA端子入力	GTIOCB端子入力	動作	レジスタ設定値
High		Don't care	GTUPSR = 0000 C000h GTDNSR = 0000 0000h
Low		アップカウント	
	Low	Don't care	
	High	Don't care	
High		アップカウント	
Low		Don't care	
	High	Don't care	
	Low	Don't care	

: 立ち上がりエッジ
 : 立ち下がりエッジ

23.3.11 出力相切り替え (GPT_OPS)

GPT_OPS は、出力相切り替えコントロールレジスタ (OPSCR) によるブラシレス DC モータ動作の簡易制御機能を提供します。

GPT_OPS は、6相モータ制御の各相 (U 正相/逆相、V 正相/逆相、W 正相/逆相) のレベル信号またはチョップ制御に使用する PWM 信号を出力します。この機能では、ソフトウェアで設定したソフト設定値 (OPSCR.UF、VF、WF ビット)、ホール素子により検知した外部信号、GPT32EH0.GTIOCA 端子の PWM 波形などを使用します。

図 23.81 に GPT_OPS 制御フローの概念図を示します。




図 23.81 GPT_OPS 制御フローの概念図

図 23.82 に GPT_OPS 動作の 6 相レベル信号出力例を示します。

図 23.82 の GPT_UVWEDGE 信号は、ELC へ出力するホールセンサ入力エッジです。




図 23.82 6 相レベル出力動作例

図 23.83 に GPT_OPS 動作の 6 相 PWM 出力例 (チョップ制御) を示します。




図 23.83 6 相 PWM 出力動作例 (チョップ制御)

図 23.84 に出力禁止制御の例 (6 相 PWM 出力動作) を示します。




図 23.84 グループ出力禁止制御動作例

23.3.11.1 外部入力信号の同期および入力選択

図 23.81 に示す GPT OPS 制御フロー概念図の (1) の部分では、OPSCR.FB ビットによって“ホールセンサ入力”と“ソフトウェア設定値”から“入力相”の選択をします。

OPSCR.FB ビット=0 の時、ホールセンサ入力を GPT OPS の入力相に選択します。ホールセンサ入力は、PCLKD の同期化、ノイズフィルタ (任意選択) の処理を実施後、OPSCR.ALIGN=1 によって PWM (GPT320.GTIOC0A 端子の PWM) の立ち下がり (↓) エッジサンプリングを行い入力相となります。

OPSCR.FB ビット=1 の時、ソフトウェア設定値 (OPSCR.UF、VF、WF) を選択し、OPSCR.ALIGN=1 によって PWM (GPT320.GTIOC0A 端子の PWM) の立ち下がり (↓) エッジサンプリングを行い入力相となります。

OPSCR.ALIGN ビット=0 の時は、OPSCR.FB=0/1 のいずれの場合も PCLKD 同期の入力相となりますが、PWM 出力を選択 (OPSCR.P/N=1) すると出力相 U/V/W 切り替え (U=>V=>W=>U) タイミング直前/直後の PWM パルス幅が短くなることがあります。

表 23.18 に、入力選択処理と対応する OPSCR レジスタのビット設定を示します。

表 23.18 入力選択処理方法

OPSCR レジスタ		入力相サンプリング方法の選択 (U/V/W相)	同期入出力選択処理 (GPT OPS 内部ノード名)
FB ビット	ALIGN ビット		
0	1	PWM立ち下がリエッジサンプリングでの外部入力 (PCLKD同期 + 立ち下がリエッジサンプル)	入力相 入力U相 (gtu_sync) 入力V相 (gtv_sync) 入力W相 (gtw_sync)
	0	PCLKD同期出力での外部入力 (PCLKD同期 + スルーモード)	
1	1	PWM立ち下がリエッジサンプリングでのソフトウェア設定 (立ち下がリエッジサンプルの OPSCR.UF、VF、WF ビット)	
	0	ソフトウェア設定値選択 (= OPSCR.UF/VF/WF ビット値) (= PCLKD同期)	

23.3.11.2 入力サンプリング

OPSCR.U、V、W ビットは、OPSCR.FB ビットで選択した入力の PCLKD サンプリング結果を示します。

OPSCR.FB ビット=0 の場合、GPT コアクロック (PCLKD) との同期およびノイズフィルタリング (オプション) 後に、OPSCR.U、V、W ビットは外部入力のサンプリング結果を示します。OPSCR.FB ビット=1 の場合、OPSCR.U、V、W ビットはソフト設定値 (OPSCR.UF、VF、WF ビット) になります。

23.3.11.3 入力相デコード

図 23.81 に示す GPT_OPS 制御フロー概念図の (2) の部分では、OPSCR.FB ビットで選択した入力相をデコードすることにより、6 相信号を有効にします。6 相許可信号は、GPT_OPS の内部処理に使用されます。

表 23.19 に入力相のデコード表を示します。

表 23.19 入力相デコード表

入力相 (U/V/W) (GPT_OPS内部ノード名)			入力相のデコードによる6相許可 [U/V/W (Up/Lo)] (GPT_OPS内部ノード名)					
入力U相	入力V相	入力W相	U相 (Up)	U相 (Lo)	V相 (Up)	V相 (Lo)	W相 (Up)	W相 (Lo)
(gtu_sync)	(gtv_sync)	(gtw_sync)	(gtuup_en)	(gtulo_en)	(gtvup_en)	(gtvlo_en)	(gtwup_en)	(gtwlo_en)
1	0	1	1	0	0	1	0	0
1	0	0	1	0	0	0	0	1
1	1	0	0	0	1	0	0	1
0	1	0	0	1	1	0	0	0
0	1	1	0	1	0	0	1	0
0	0	1	0	0	0	1	1	0
0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0

23.3.11.4 出力選択制御

図 23.81 に示す GPT_OPS 制御フロー概念図の (3) の部分では、OPSCR レジスタのビットを設定することによって出力波形を選択します。

出力選択に関連するビットを以下に示します。

- OPSCR.EN ビット：6 相出力の出力/停止を制御
- OPSCR.P ビットおよび OPSCR.N ビット：出力相に対してレベル信号/ PWM 信号 (チョッパ出力) を選択可能
- 出力相の極性は、OPSCR.INV ビットで正論理/負論理に設定可能

表 23.20 および表 23.21 に、OPSCR レジスタのビットを使用した出力選択制御方法を示します。

表 23.20 出力選択制御方法 (正相) (1/2)

イネーブル相出力制御	正相出力 (P) 制御	反転相出力制御	出力ポート名 (正相 = Up) (出力選択内部ノード割り当て)	
			GTOUUP GTOVUP GTOWUP	モード
OPSCR.EN ビット	OPSCR.P ビット	OPSCR.INV ビット		
0	x	x	0	出力停止 (外部端子: Hi-Z) GPT_OPS ⇒ 0 出力
1	0	0	レベル信号 (gtuup_en) (gtvup_en) (gtwup_en)	レベル出力モード (正相) (正論理)
1	0	1	レベル信号 (~gtuup_en) (~gtvup_en) (~gtwup_en)	レベル出力モード (正相) (負論理)
1	1	0	PWM 信号 (PWM & gtuup_en) (PWM & gtvup_en) (PWM & gtwup_en)	PWM 出力モード (正相) (正論理)

表 23.20 出力選択制御方法 (正相) (2/2)

イネーブル相出力制御	正相出力 (P) 制御	反転相出力制御	出力ポート名 (正相 = Up) (出力選択内部ノード割り当て)	
OPSCR.EN ビット	OPSCR.P ビット	OPSCR.INV ビット	GTOUUP GTOVUP GTOWUP	モード
1	1	1	PWM 信号 (~(PWM & gtup_en)) (~(PWM & gtvup_en)) (~(PWM & gtwup_en))	PWM出力モード (正相) (負論理)

表 23.21 出力選択制御方法 (逆相)

イネーブル相出力制御	逆相出力 (N) 制御	反転相出力制御	出力ポート名 (逆相 = Lo) (出力選択内部ノード割り当て)	
OPSCR.EN ビット	OPSCR.N ビット	OPSCR.INV ビット	GTOULO GTOVLO GTOWLO	モード
0	x	x	0	出力停止 (外部端子 : Hi-Z) GPT_OPS⇒0出力
1	0	0	レベル信号 (gtulo_en) (gtvlo_en) (gtwlo_en)	レベル出力モード (逆相) (正論理)
1	0	1	レベル信号 (~gtulo_en) (~gtvlo_en) (~gtwlo_en)	レベル出力モード (逆相) (負論理)
1	1	0	PWM 信号 (PWM & gtulo_en) (PWM & gtvlo_en) (PWM & gtwlo_en)	PWM出力モード (逆相) (正論理)
1	1	1	PWM 信号 (~(PWM & gtulo_en)) (~(PWM & gtvlo_en)) (~(PWM & gtwlo_en))	PWM出力モード (逆相) (負論理)

23.3.11.5 出力選択制御 (グループ出力禁止機能)

OPSCR.GODF ビット = 1 かつ OPSCR.GRP ビットで選択した信号値が High (出力禁止要求) のとき、GPT_OPS 出力端子は非同期に Hi-Z に変化し、PCLKD と同期した出力禁止要求信号により OPSCR.EN ビットは 0 になります。復帰するには、ソフトウェアで出力禁止要求をクリアした後、OPSCR.EN ビットを 1 にしてください。

OPSCR.EN ビットが 0 にクリアされるタイミングは、出力禁止要求が発生してから PCLKD の 3 周期後です。出力禁止制御を確実に実行するには、(POEG の出力禁止要求フラグのクリアによる) 出力禁止要求の発生から停止まで、少なくとも PCLKD の 4 周期分待つ必要があります。グループ出力禁止制御の動作例については、[図 23.84](#) を参照してください。

23.3.11.6 イベントリンクコントローラ (ELC) 出力

[図 23.81](#) に示す GPT_OPS 制御フロー概念図の (4) の部分では、ホールセンサ入力信号エッジを ELC に出力します。

ホールセンサ入力エッジ信号は、PCLKD でサンプリングされた U 相 / V 相 / W 相入力のそれぞれの立ち上がり / 立ち下がりエッジとの論理和となります。すなわち、U 相 / V 相 / W 相入力のそれぞれの High レベル持続期間が短いと、その時点でホールセンサエッジ入力信号は出力されません。

OPSCR.FB ビット=0 の場合、ホールセンサ入力エッジ信号は、PCLKD でサンプリングされた外部入力相のエッジ信号の論理和となります。

OPSCR.FB ビット=1 の場合、ホールセンサ入力エッジ信号は、PCLKD でサンプリングされたソフト設定 (OPSCR.UF、VF、WF ビット) のエッジ信号の論理和となります。

ELC への出力信号の例については、[図 23.82](#) ~ [図 23.84](#) を参照してください。

23.3.11.7 GPT_OPS スタート動作設定フロー




図 23.85 GPT_OPS スタート動作設定例

23.4 割り込み要因

23.4.1 概要

GPT には以下の割り込み要因があります。

- GTCCR インพุットキャプチャ/コンペアマッチ
- GTADTR コンペアマッチ
- GTCNT カウンタオーバーフロー (GTPR コンペアマッチ) /アンダーフロー

各割り込み要因には、それぞれ専用のステータスフラグがあります。割り込み要因信号が発生すると、GTST レジスタの対応するステータスフラグが 1 になります。GTST レジスタの対応するステータスフラグは、0 を書き込むことでクリアできます。フラグのセットとクリアが同時に発生した場合、フラグのクリアが優先されます。これらのフラグは、内部状態によって自動更新されます。表 23.22 に GPT の割り込み要因を示します。

表 23.22 割り込み要因 (1/4)

チャンネル	名称	割り込み要因	割り込みフラグ	DMAC/DTCの起動
0	GPT0_CCMPA	GPT32EH0.GTCCRAインพุットキャプチャ/コンペアマッチ	TCFA	可能
	GPT0_CCMPB	GPT32EH0.GTCCRBインพุットキャプチャ/コンペアマッチ	TCFB	可能
	GPT0_CMPC	GPT32EH0.GTCCRCコンペアマッチ	TCFC	可能
	GPT0_CMPD	GPT32EH0.GTCCRDコンペアマッチ	TCFD	可能
	GPT0_CMPE	GPT32EH0.GTCCREコンペアマッチ	TCFE	可能
	GPT0_CMPF	GPT32EH0.GTCCRFコンペアマッチ	TCFF	可能
	GPT0_ADTRGA	GPT32EH0.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT0_ADTRGB	GPT32EH0.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT0_OVF	GPT32EH0.GTCNTオーバーフロー (GPT32EH0.GTPRコンペアマッチ)	TCFPO	可能
	GPT0_UDF	GPT32EH0.GTCNTアンダーフロー	TCFPU	可能
1	GPT1_CCMPA	GPT32EH1.GTCCRAインพุットキャプチャ/コンペアマッチ	TCFA	可能
	GPT1_CCMPB	GPT32EH1.GTCCRBインพุットキャプチャ/コンペアマッチ	TCFB	可能
	GPT1_CMPC	GPT32EH1.GTCCRCコンペアマッチ	TCFC	可能
	GPT1_CMPD	GPT32EH1.GTCCRDコンペアマッチ	TCFD	可能
	GPT1_CMPE	GPT32EH1.GTCCREコンペアマッチ	TCFE	可能
	GPT1_CMPF	GPT32EH1.GTCCRFコンペアマッチ	TCFF	可能
	GPT1_ADTRGA	GPT32EH1.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT1_ADTRGB	GPT32EH1.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT1_OVF	GPT32EH1.GTCNTオーバーフロー (GPT32EH1.GTPRコンペアマッチ)	TCFPO	可能
	GPT1_UDF	GPT32EH1.GTCNTアンダーフロー	TCFPU	可能

表 23.22 割り込み要因 (2/4)

チャンネル	名称	割り込み要因	割り込みフラグ	DMAC/DTCの起動
2	GPT2_CCMPA	GPT32EH2.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT2_CCMPB	GPT32EH2.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT2_CMPC	GPT32EH2.GTCCRCコンペアマッチ	TCFC	可能
	GPT2_CMPD	GPT32EH2.GTCCRDコンペアマッチ	TCFD	可能
	GPT2_CMPE	GPT32EH2.GTCCREコンペアマッチ	TCFE	可能
	GPT2_CMPF	GPT32EH2.GTCCRFコンペアマッチ	TCFF	可能
	GPT2_ADTRGA	GPT32EH2.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT2_ADTRGB	GPT32EH2.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT2_OVF	GPT32EH2.GTCNTオーバーフロー (GPT32EH2.GTPRコンペアマッチ)	TCFPO	可能
	GPT2_UDF	GPT32EH2.GTCNTアンダーフロー	TCFPU	可能
3	GPT3_CCMPA	GPT32EH3.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT3_CCMPB	GPT32EH3.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT3_CMPC	GPT32EH3.GTCCRCコンペアマッチ	TCFC	可能
	GPT3_CMPD	GPT32EH3.GTCCRDコンペアマッチ	TCFD	可能
	GPT3_CMPE	GPT32EH3.GTCCREコンペアマッチ	TCFE	可能
	GPT3_CMPF	GPT32EH3.GTCCRFコンペアマッチ	TCFF	可能
	GPT3_ADTRGA	GPT32EH3.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT3_ADTRGB	GPT32EH3.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT3_OVF	GPT32EH3.GTCNTオーバーフロー (GPT32EH3.GTPRコンペアマッチ)	TCFPO	可能
	GPT3_UDF	GPT32EH3.GTCNTアンダーフロー	TCFPU	可能
4	GPT4_CCMPA	GPT32E4.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT4_CCMPB	GPT32E4.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT4_CMPC	GPT32E4.GTCCRCコンペアマッチ	TCFC	可能
	GPT4_CMPD	GPT32E4.GTCCRDコンペアマッチ	TCFD	可能
	GPT4_CMPE	GPT32E4.GTCCREコンペアマッチ	TCFE	可能
	GPT4_CMPF	GPT32E4.GTCCRFコンペアマッチ	TCFF	可能
	GPT4_ADTRGA	GPT32E4.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT4_ADTRGB	GPT32E4.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT4_OVF	GPT32E4.GTCNTオーバーフロー (GPT32E4.GTPRコンペアマッチ)	TCFPO	可能
	GPT4_UDF	GPT32E4.GTCNTアンダーフロー	TCFPU	可能

表 23.22 割り込み要因 (3/4)

チャンネル	名称	割り込み要因	割り込みフラグ	DMAC/DTCの起動
5	GPT5_CCMPA	GPT32E5.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT5_CCMPB	GPT32E5.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT5_CMPC	GPT32E5.GTCCRCコンペアマッチ	TCFC	可能
	GPT5_CMPD	GPT32E5.GTCCRDコンペアマッチ	TCFD	可能
	GPT5_CMPE	GPT32E5.GTCCREコンペアマッチ	TCFE	可能
	GPT5_CMPF	GPT32E5.GTCCRFコンペアマッチ	TCFF	可能
	GPT5_ADTRGA	GPT32E5.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT5_ADTRGB	GPT32E5.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT5_OVF	GPT32E5.GTCNTオーバーフロー (GPT32E5.GTPRコンペアマッチ)	TCFPO	可能
	GPT5_UDF	GPT32E5.GTCNTアンダーフロー	TCFPU	可能
6	GPT6_CCMPA	GPT32E6.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT6_CCMPB	GPT32E6.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT6_CMPC	GPT32E6.GTCCRCコンペアマッチ	TCFC	可能
	GPT6_CMPD	GPT32E6.GTCCRDコンペアマッチ	TCFD	可能
	GPT6_CMPE	GPT32E6.GTCCREコンペアマッチ	TCFE	可能
	GPT6_CMPF	GPT32E6.GTCCRFコンペアマッチ	TCFF	可能
	GPT6_ADTRGA	GPT32E6.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT6_ADTRGB	GPT32E6.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT6_OVF	GPT32E6.GTCNTオーバーフロー (GPT32E6.GTPRコンペアマッチ)	TCFPO	可能
	GPT6_UDF	GPT32E6.GTCNTアンダーフロー	TCFPU	可能
7	GPT7_CCMPA	GPT32E7.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT7_CCMPB	GPT32E7.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT7_CMPC	GPT32E7.GTCCRCコンペアマッチ	TCFC	可能
	GPT7_CMPD	GPT32E7.GTCCRDコンペアマッチ	TCFD	可能
	GPT7_CMPE	GPT32E7.GTCCREコンペアマッチ	TCFE	可能
	GPT7_CMPF	GPT32E7.GTCCRFコンペアマッチ	TCFF	可能
	GPT7_ADTRGA	GPT32E7.GTADTRAコンペアマッチ	ADTRAUF ADTRADF	可能
	GPT7_ADTRGB	GPT32E7.GTADTRBコンペアマッチ	ADTRBUF ADTRBDF	可能
	GPT7_OVF	GPT32E7.GTCNTオーバーフロー (GPT32E7.GTPRコンペアマッチ)	TCFPO	可能
	GPT7_UDF	GPT32E7.GTCNTアンダーフロー	TCFPU	可能
8	GPT8_CCMPA	GPT328.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT8_CCMPB	GPT328.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT8_CMPC	GPT328.GTCCRCコンペアマッチ	TCFC	可能
	GPT8_CMPD	GPT328.GTCCRDコンペアマッチ	TCFD	可能
	GPT8_CMPE	GPT328.GTCCREコンペアマッチ	TCFE	可能
	GPT8_CMPF	GPT328.GTCCRFコンペアマッチ	TCFF	可能
	GPT8_OVF	GPT328.GTCNTオーバーフロー (GPT328.GTPRコンペアマッチ)	TCFPO	可能
	GPT8_UDF	GPT328.GTCNTアンダーフロー	TCFPU	可能

表 23.22 割り込み要因 (4/4)

チャンネル	名称	割り込み要因	割り込みフラグ	DMAC/DTCの起動
9	GPT9_CCMPA	GPT329.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT9_CCMPB	GPT329.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT9_CMPC	GPT329.GTCCRCコンペアマッチ	TCFC	可能
	GPT9_CMPD	GPT329.GTCCRDコンペアマッチ	TCFD	可能
	GPT9_CMPE	GPT329.GTCCREコンペアマッチ	TCFE	可能
	GPT9_CMPF	GPT329.GTCCRFコンペアマッチ	TCFF	可能
	GPT9_OVF	GPT329.GTCNTオーバーフロー (GPT329.GTPRコンペアマッチ)	TCFPO	可能
	GPT9_UDF	GPT329.GTCNTアンダーフロー	TCFPU	可能
10	GPT10_CCMPA	GPT3210.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT10_CCMPB	GPT3210.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT10_CMPC	GPT3210.GTCCRCコンペアマッチ	TCFC	可能
	GPT10_CMPD	GPT3210.GTCCRDコンペアマッチ	TCFD	可能
	GPT10_CMPE	GPT3210.GTCCREコンペアマッチ	TCFE	可能
	GPT10_CMPF	GPT3210.GTCCRFコンペアマッチ	TCFF	可能
	GPT10_OVF	GPT3210.GTCNTオーバーフロー (GPT3210.GTPRコンペアマッチ)	TCFPO	可能
	GPT10_UDF	GPT3210.GTCNTアンダーフロー	TCFPU	可能
11	GPT11_CCMPA	GPT3211.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT11_CCMPB	GPT3211.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT11_CMPC	GPT3211.GTCCRCコンペアマッチ	TCFC	可能
	GPT11_CMPD	GPT3211.GTCCRDコンペアマッチ	TCFD	可能
	GPT11_CMPE	GPT3211.GTCCREコンペアマッチ	TCFE	可能
	GPT11_CMPF	GPT3211.GTCCRFコンペアマッチ	TCFF	可能
	GPT11_OVF	GPT3211.GTCNTオーバーフロー (GPT3211.GTPRコンペアマッチ)	TCFPO	可能
	GPT11_UDF	GPT3211.GTCNTアンダーフロー	TCFPU	可能
12	GPT12_CCMPA	GPT3212.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT12_CCMPB	GPT3212.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT12_CMPC	GPT3212.GTCCRCコンペアマッチ	TCFC	可能
	GPT12_CMPD	GPT3212.GTCCRDコンペアマッチ	TCFD	可能
	GPT12_CMPE	GPT3212.GTCCREコンペアマッチ	TCFE	可能
	GPT12_CMPF	GPT3212.GTCCRFコンペアマッチ	TCFF	可能
	GPT12_OVF	GPT3212.GTCNTオーバーフロー (GPT3212.GTPRコンペアマッチ)	TCFPO	可能
	GPT12_UDF	GPT3212.GTCNTアンダーフロー	TCFPU	可能
13	GPT13_CCMPA	GPT3213.GTCCRAインプットキャプチャ/コンペアマッチ	TCFA	可能
	GPT13_CCMPB	GPT3213.GTCCRBインプットキャプチャ/コンペアマッチ	TCFB	可能
	GPT13_CMPC	GPT3213.GTCCRCコンペアマッチ	TCFC	可能
	GPT13_CMPD	GPT3213.GTCCRDコンペアマッチ	TCFD	可能
	GPT13_CMPE	GPT3213.GTCCREコンペアマッチ	TCFE	可能
	GPT13_CMPF	GPT3213.GTCCRFコンペアマッチ	TCFF	可能
	GPT13_OVF	GPT3213.GTCNTオーバーフロー (GPT3213.GTPRコンペアマッチ)	TCFPO	可能
	GPT13_UDF	GPT3213.GTCNTアンダーフロー	TCFPU	可能

(1) GPTn_ADTRGA 割り込み (n = 0 ~ 7)

GTCNT カウンタ値が GTADTRA レジスタ値と一致した場合、以下の条件で割り込み要求が発生します。

- アップカウント時、GTINTAD レジスタの割り込み許可ビット (ADTRAUEN) が 1 のとき
 - ダウンカウント時、GTINTAD レジスタの割り込み許可ビット (ADTRADEN) が 1 のとき
- イベントカウント動作時、この割り込み要求は発生しません。

(2) GPTn_ADTRGB 割り込み (n = 0 ~ 7)

GTCNT カウンタ値が GTADTRB レジスタ値と一致した場合、以下の条件で割り込み要求が発生します。

- アップカウント時、GTINTAD レジスタの割り込み許可ビット (ADTRBUEN) が 1 のとき
 - ダウンカウント時、GTINTAD レジスタの割り込み許可ビット (ADTRBDEN) が 1 のとき
- イベントカウント動作時、この割り込み要求は発生しません。

(3) GPTn_CCMPA 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- GTCCRA レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値が GTCCRA レジスタ値と一致したとき
- GTCCRA レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRA レジスタに転送されたとき

(4) GPTn_CCMPB 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- GTCCRB レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値が GTCCRB レジスタ値と一致したとき
- GTCCRB レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRB レジスタに転送されたとき

(5) GPTn_CMPC 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- GTCCRC レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値が GTCCRC レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] ビット = 01b、10b、11b (GTCCRC レジスタがバッファ動作)

(6) GPTn_CMPD 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- GTCCRD レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値が GTCCRD レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] ビット = 10b、11b (GTCCRD レジスタがバッファ動作)

(7) GPTn_CMPE 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- GTCCRE レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値が GTCCRE レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] ビット = 01b、10b、11b (GTCCRE レジスタがバッファ動作)

(8) GPTn_CMPF 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- GTCCRF レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値が GTCCRF レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われず、割り込み要求も発生しません。

- GTCR.MD[2:0] ビット = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] ビット = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] ビット = 10b、11b (GTCCRF レジスタがバッファ動作)

(9) GPTn_OVF 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- のこぎり波モードの場合、オーバーフロー時 (アップカウント中に GTCNT カウンタ値が GTPR 値から 0 に変化) に割り込み要求が許可されているとき
- 三角波モードの場合、山 (GTCNT カウンタ値が GTPR 値から GTPR 値 -1 に変化) で割り込み要求が許可されているとき
- ハードウェア要因によるカウントで、オーバーフロー (アップカウント時に GTCNT カウンタ値が GTPR 値から 0 に変化) が発生したとき

(10) GPTn_UDF 割り込み (n = 0 ~ 13)

割り込み要求は以下の条件で発生します。

- のこぎり波モードの場合、アンダーフロー時 (ダウンカウント中に GTCNT カウンタ値が 0 から GTPR 値に変化) に割り込み要求が許可されているとき
- 三角波モードの場合、谷 (GTCNT カウンタ値が 0 から 1 に変化) で割り込み要求が許可されているとき
- ハードウェア要因によるカウントで、アンダーフロー (ダウンカウント時に GTCNT カウンタ値が 0 から GTPR 値に変化) が発生したとき

表 23.23 割り込み信号、割り込み許可ビット、割り込みステータスフラグ

割り込み信号	割り込み許可ビット	割り込みステータスフラグ
GPTn_UDF	— (注1)	GTST[7] (TCFPU)
GPTn_OVF		GTST[6] (TCFPO)
GPTn_ADTRGB	GTINTAD[19] (ADTRBDEN) GTINTAD[18] (ADTRBUEN)	GTST[19] (ADTRBDF) GTST[18] (ADTRBUF)
GPTn_ADTRGA	GTINTAD[17] (ADTRADEN) GTINTAD[16] (ADTRAUEN)	GTST[17] (ADTRADF) GTST[16] (ADTRAUF)
GPTn_CMPF	— (注1)	GTST[5] (TCFF)
GPTn_CMPE		GTST[4] (TCFE)
GPTn_CMPD		GTST[3] (TCFD)
GPTn_CMPC		GTST[2] (TCFC)
GPTn_CCMPB		GTST[1] (TCFB)
GPTn_CCMPA		GTST[0] (TCFA)

注 1. 割り込みは常に許可されます。

23.4.2 DMAC/DTC 起動

各チャネルの割り込みによって、DMAC と DTC を起動することが可能です。詳細は、「14. 割り込みコントロールユニット (ICU)」と「18. データトランスファコントローラ (DTC)」を参照してください。

23.4.3 割り込み、A/D 変換要求の間引き機能

GTITC レジスタを設定することにより、GTCNT カウンタのオーバーフロー (GTPR レジスタのコンペアマッチ) 割り込み (GPTn_OVF) と、アンダーフロー割り込み (GPTn_UDF) を間引くことが可能です。また、他の割り込みや A/D 変換開始要求信号も、GPTn_OVF/GPTn_UDF 割り込み間引き機能と連動して間引くことができます。

割り込み要求間引き機能は、GTITC レジスタの設定のみに依存し、GTINTAD レジスタの割り込み許可ビットの設定には依存しません。

三角波モードで谷と山の両方をカウントして間引く場合、間引き回数を奇数に設定すると、間引きカウンタの開始タイミングによっては、谷のみまたは山のみで GPTn_OVF/GPTn_UDF 割り込み要求が発生しません。三角波モードで谷と山の両方をカウントし、谷のみまたは山のみで GPTn_OVF/GPTn_UDF 割り込みを発生させるには、間引き回数を偶数に設定してください。

同様に、のこぎり波モードでカウント方向を変えながらオーバーフローとアンダーフローの両方をカウントして間引く場合、オーバーフローまたはアンダーフローのいずれか一方のみでは GPTn_OVF/GPTn_UDF 割り込み要求が発生しません。のこぎり波モードでカウント方向を変えながらオーバーフローとアンダーフローの両方をカウントし、オーバーフローまたはアンダーフローのいずれか一方のみで GPTn_OVF/GPTn_UDF 割り込みを発生させるには、最初に間引き状態を検討する必要があります。

間引き回数を変更する前に、間引き機能をいったん解除 (GTITC.IVTC[1:0] ビット = 00b) してください。

間引き機能の動作例を図 23.86 ~ 図 23.91 に示します。




図 23.86 割り込み間引き機能の動作例 (三角波、山をカウントして間引き、間引き回数 2 の場合)




図 23.87 割り込み間引き機能の動作例 (三角波、谷をカウントして間引き、間引き回数 3 の場合)




図 23.88 割り込み間引き機能の動作例 (三角波、谷と山の両方をカウントして間引き、間引き回数 4 の場合)




図 23.89 割り込み間引き機能の動作例 (三角波、谷と山の両方をカウントして間引き、間引き回数 3、アップカウントで間引き開始の場合)




図 23.90 割り込み間引き機能の動作例 (三角波、谷と山の両方をカウントして間引き、間引き回数 3、ダウンカウントで間引き開始の場合)




図 23.91 割り込み間引き機能の動作例 (のこぎり波でカウント方向を切替えながら動作、オーバーフローとアンダーフローの両方をカウントして間引き、間引き回数 4 の場合)

23.5 A/D 変換開始要求

GTCNT カウンタと GTADTRA または GTADTRB レジスタとのコンペアマッチで、A/D 変換開始要求を発生させることができます。アップカウント時のみ、ダウンカウント時のみ、またはアップカウントとダウンカウント両方の指定ができます。

イベントカウント動作実行時は、A/D 変換開始要求割り込みを発生させることはできません。A/D 変換開始要求は、A/D コンバータモジュールに直接出力されませんが、ELC にイベント信号として出力されます。

GTADTRA および GTADTRB レジスタは、それぞれ 2 つのバッファレジスタを持ちます。GTADTRA レジスタでは、GTADTBRA レジスタと GTADTDBRA レジスタを組み合わせたバッファ動作が、GTADTRB レジスタでは、GTADTBRB レジスタと GTADTDBRB レジスタを組み合わせたバッファ動作が可能です。

図 23.92 に A/D 変換開始要求の動作例を、図 23.93 に A/D 変換開始要求動作設定例を示します。




図 23.92 A/D 変換開始要求タイミング動作例 (三角波、ダブルバッファ動作、谷と山の両方でバッファ転送、GTADTRA レジスタはアップカウントとダウンカウントの両方で A/D 変換開始要求割り込みを発生、GTADTRB レジスタはダウンカウントで A/D 変換開始要求割り込みを発生の場合)




図 23.93 A/D 変換開始要求タイミング動作設定例

23.6 ELCによるリンク動作

23.6.1 ELCへのイベント信号出力

GPTでは、その割り込み要求信号をELCでイベント信号として使用して、あらかじめ設定しておいたモジュールとのリンク動作が可能です。

A/D変換開始要求は、割り込み要求許可ビットによって、割り込みとELCへのイベント出力の両方に対し、アップカウントとダウンカウントでそれぞれ個別に許可または禁止できます。

GPTには以下のELCイベント信号があります。

- コンペアマッチA割り込み発生 (GPTn_CCMPA (n=0~13))
- コンペアマッチB割り込み発生 (GPTn_CCMPB (n=0~13))
- コンペアマッチC割り込み発生 (GPTn_CMPC (n=0~13))
- コンペアマッチD割り込み発生 (GPTn_CMPD (n=0~13))
- コンペアマッチE割り込み発生 (GPTn_CMPE (n=0~13))
- コンペアマッチF割り込み発生 (GPTn_CMPF (n=0~13))
- オーバーフロー割り込み発生 (GPTn_OVF (n=0~13))
- アンダーフロー割り込み発生 (GPTn_UDF (n=0~13))
- A/D変換開始要求A割り込み (GPTn_ADTRGA (n=0~7))
- A/D変換開始要求B割り込み (GPTn_ADTRGB (n=0~7))

23.6.2 ELCからのイベント信号入力

GPTは、ELCからの最大8個のイベントに対して、以下の動作を実行できます。

- カウントスタート/ストップ/クリア
- アップカウント/ダウンカウント
- インプットキャプチャ

ハードウェア要因についての詳細は、[23.3 動作説明](#)を参照してください。

23.7 ノイズフィルタ機能

GPTのインプットキャプチャ入力端子とホールセンサ入力端子には、ノイズフィルタが装備されています。ノイズフィルタは、入力信号をサンプリングクロックでサンプリングし、3サンプリング周期に満たない長さのパルスを除去します。

ノイズフィルタ機能では、端子ごとにノイズフィルタ機能を有効/無効にすることや、チャンネルごとにサンプリングクロックを設定することが可能です。

図 23.94 にノイズフィルタのタイミングを示します。




図 23.94 ノイズフィルタのタイミング

ノイズフィルタ機能を有効にすると、「サンプリング周期 × 3 + PCLKD」の遅延の後、ノイズフィルタ対象信号の両エッジでインプットキャプチャ動作またはホールセンサ入力動作が実行されます。この遅延は、インプットキャプチャ入力またはホールセンサ入力動作に対するノイズフィルタリングに起因するものです。

23.8 保護機能

23.8.1 レジスタの書き込み保護

レジスタへの誤書き込みを防止するため、GTWP.WP ビットを設定することで、チャンネル単位でレジスタへの書き込みを禁止できます。下記のレジスタに対して、書き込み保護の設定が可能です。

GTSSR, GTPSR, GTCSR, GTUPSR, GTDNSR, GTICASR, GTICBSR, GTCR, GTUDDTYC, GTIOR, GTINTAD, GTST, GTBER, GTITC, GTCNT, GTCCRA, GTCCRB, GTCCRC, GTCCRD, GTCCRE, GTCCRF, GTPR,

GTPBR, GTPDBR, GTADTRA, GTADTBRA, GTADTDBRA, GTADTRB, GTADTBRB, GTADTDBRB, GTDTCR, GTDVU, GTDVD, GTDBU, GTDBD, GTSOS, GTSOTR

23.8.2 バッファ動作の禁止

バッファレジスタへの書き込みタイミングが、バッファの転送タイミングに対して遅延した場合、GTBER.BD ビットの設定でバッファ動作の中断が可能です。バッファレジスタの書き込み中にバッファ転送条件が発生した場合でも、バッファ転送を一時的に禁止することが可能です。そのためには、バッファレジスタの書き込み前に対応する GTBER.BD ビットを 1 (バッファ動作禁止) にしておき、すべてのバッファレジスタへの書き込み終了後に 0 (バッファ動作許可) に戻します。図 23.95 にバッファ動作を禁止するための動作例を示します。




図 23.95 バッファ動作禁止の動作例 (三角波、ダブルバッファ動作、谷と山の両方でバッファ転送の場合)

23.8.3 GTIOC 端子出力のネゲート制御

システム障害から保護するために、POEG からの出力禁止要求によって、GTIOC 端子の出力値を強制的に変更する出力禁止制御が備えられています。

デッドタイムエラーが発生した場合や、GTIOCA 端子の出力値が GTIOCB 端子の出力値と同じ場合には、出力保護が必要です。GPT はこのような条件を検出すると、GTINTAD.GRPDTE ビット、GTINTAD.GRPABH ビットおよび GTINTAD.GRPABL ビットなどの出力禁止要求許可ビットの設定に応じて、POEG に対して出力禁止要求を生成します。POEG は、各チャネルから出力禁止要求を受信すると、OR 演算を用いて外部入力を計算し、GPT に対して出力禁止要求を発生させます。

POEG が生成した 4 つの出力禁止要求のうちの 1 つの出力禁止要求信号 (GTIOCA 端子と GTIOCB 端子の共通出力禁止要求信号) を、GTINTAD.GRP[1:0] ビットの設定で選択します。選択した禁止出力要求の状態は、GTST.ODF ビットを読むことでモニタできます。出力禁止中の出力レベルは、GTIOCA 端子については GTIOR.OADF[1:0] ビットの設定、GTIOCB 端子については GTIOR.OBDF[1:0] ビットの設定に依存します。

出力禁止状態への変更は、POEG から出力禁止要求を発生させることで非同期に実行されます。出力禁止状態の解除は、出力禁止要求を停止させることで周期の終わりに実行されます。出力禁止状態の解除タイミングは、出力禁止要求の停止から、早くとも PCLKD の 3 周期後です。出力禁止制御を確実に実行するには、(POEG で出力禁止要求フラグをクリアすることにより) 出力禁止要求が発生してから停止するまでに、少なくとも PCLKD で 4 周期分待つ必要があります。

イベントカウント実行時、または出力禁止状態を周期の終わりを待たずにただちに解除する必要がある場合は、GTIOR.OADF[1:0] ビットを 00b (GTIOCA 端子の場合) にするか、または GTIOR.OBDF[1:0] ビットを 00b (GTIOCB 端子の場合) にする必要があります。

図 23.96 に GTIOC 端子出力禁止制御動作例を示します。




図 23.96 GTIOC 端子出力禁止制御動作例 (のこぎり波でアップカウント、バッファ動作、アクティブレベル1、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力、出力禁止で Low 出力の場合)

23.8.4 GTIOC 端子出力の出力保護機能

GTCCRAレジスタの誤設定（「 $0 < \text{GTCCRAレジスタ} < \text{GTPRレジスタ}$ 」の範囲外の設定）に備えて、三角波モードでデッドタイム自動設定（ GTDTCR.TDE ビット = 1）が実行されると、GTIOC端子出力の出力保護機能（禁止機能）が起動されます。出力保護機能の状態は、 $\text{GTSOS.SOS}[1:0]$ ビットを読むことで確認できます。

図 23.97 に出力保護機能の状態遷移を示します。





図 23.97 出力保護機能

23.8.4.1 バッファ転送中に GTCCRA レジスタが 0 になった場合の出力保護機能

図 23.98 と図 23.99 に、谷でのバッファ転送中に GTCCRA レジスタが 0 になった場合の出力保護機能の動作例を、図 23.100 と図 23.101 に、山でのバッファ転送中に GTCCRA レジスタが 0 になった場合の出力保護機能の動作例を示します。






図 23.99 谷でのバッファ転送中に GTCCRA レジスタが 0 になった場合の出力保護機能の動作例 (山でのバッファ転送中に $0 < \text{GTCCRA レジスタ} < \text{GTPR レジスタ}$ を回復、アクティブ Low の場合)




図 23.100 山でのバッファ転送中に GTCCRA レジスタが 0 になった場合の出力保護機能の動作例 (谷でのバッファ転送中に $0 < GTCCRA$ レジスタ $< GTPR$ レジスタを回復、アクティブ Low の場合)




図 23.101 山でのバッファ転送中に GTCCRA レジスタが 0 になった場合の出力保護機能の動作例 (山でのバッファ転送中に $0 < \text{GTCCRA レジスタ} < \text{GTPR レジスタ}$ を回復、アクティブ Low の場合)

23.8.4.2 谷でのバッファ転送中に $GTCCRA$ レジスタ \geq $GTPR$ レジスタとなった場合の出力保護機能

図 23.102 と図 23.103 に、谷でのバッファ転送中に $GTCCRA$ レジスタ \geq $GTPR$ レジスタとなった場合の出力保護機能の動作例を示します。




図 23.102 谷でのバッファ転送中に $GTCCRA$ レジスタ \geq $GTPR$ レジスタとなった場合の出力保護機能の動作例 (谷でのバッファ転送中に $0 < GTCCRA$ レジスタ $< GTPR$ レジスタを回復、アクティブ Low の場合)




図 23.103 谷でのバッファ転送中に GTCCRA レジスタ \geq GTPR レジスタとなった場合の出力保護機能の動作例 (山でのバッファ転送中に $0 < \text{GTCCRA レジスタ} < \text{GTPR レジスタ}$ を回復、アクティブ Low の場合)

23.8.4.3 山でのバッファ転送中に GTCCRA レジスタ \geq GTPR レジスタとなった場合の出力保護機能

図 23.104 と図 23.105 に、山でのバッファ転送中に GTCCRA レジスタ \geq GTPR レジスタとなった場合の出力保護機能の動作例を示します。




図 23.104 山でのバッファ転送中に GTCCRA レジスタ \geq GTPR レジスタとなった場合の出力保護機能の動作例 (山でのバッファ転送中に $0 < \text{GTCCRA レジスタ} < \text{GTPR レジスタ}$ を回復、アクティブ Low の場合)




図 23.105 山でのバッファ転送中に GTCCRA レジスタ \geq GTPR レジスタとなった場合の出力保護機能の動作例 (谷でのバッファ転送中に $0 < \text{GTCCRA レジスタ} < \text{GTPR レジスタ}$ を回復、アクティブ Low の場合)

23.8.4.4 出力保護機能の注意事項

カウントスタート時に、GTCCRA レジスタの値は、 $0 < \text{GTCCRA レジスタ} < \text{GTPR レジスタ}$ の範囲に設定してください。カウント動作中に GTCCRA レジスタに異常値 ($0 < \text{GTCCRA レジスタ} < \text{GTPR レジスタ}$ の範囲外の値) が設定されると、出力保護機能は、正相出力と逆相出力のうちどちらかが非アクティブ出力となるように機能します。

以下の条件が満たされない場合、機能は正しく動作しません。

- カウントスタート時に GTCCRA が、 $0 < \text{GTCCRA} < \text{GTPR}$ である
- 山でのバッファ転送中に、レジスタ条件が $\text{GTCCRA} < \text{GTPR} + \text{GTDVD} - 1$ でなければならない
- 谷でのバッファ転送中に $\text{GTCCRA} \geq \text{GTPR}$ の場合、レジスタ条件が $\text{GTCCRA} > \text{GTDVU} + 1$ でなければならない

23.8.4.5 出力保護機能の一時解除

GTSOS.SOS[1:0] ビットが 10b の状態 (谷でのバッファ転送中に $\text{GTCCRA レジスタ} \geq \text{GTPR レジスタ}$ となったことによる出力保護状態) で、GTSOTR.SOTR ビットを 1 にすると、GTIOCB 端子の出力保護機能が一時的に解除されます。出力保護機能を解除しても、GTSOS.SOS[1:0] ビットは 10b の値を保持します。SOTR ビットを 0 にすると、GTIOCB 端子の出力保護機能が再開します。

図 23.106 に、谷でのバッファ転送中に $\text{GTCCRA レジスタ} \geq \text{GTPR レジスタ}$ となった場合の出力保護機能の一時解除例を示します。




図 23.106 谷でのバッファ転送中に GTCCR レジスタ \geq GTPR レジスタとなった場合の出力保護機能一時解除例 (谷でのバッファ転送中に $0 < \text{GTCCR レジスタ} < \text{GTPR レジスタ}$ を回復、アクティブ Low の場合)

23.9 出力端子の初期化方法

23.9.1 リセット後の端子設定

GPT のレジスタはリセット時に初期化されます。PmnPFS レジスタでポート端子機能を選択し、GTIOR.OAE および GTIOR.OBE ビットを設定し、GPT 機能を外部端子に出力してから、カウントを開始してください。




図 23.107 リセット後の端子設定例

23.9.2 動作中の異常による端子の初期化

GPT の動作中に異常が発生した場合、端子を初期化する前に、下記の 4 種類の端子処理を実行できます。

- GTIOR レジスタの OAHLD および OBHLD ビットを 1 にして、カウントストップ時の出力を保持する
- GTIOR レジスタの OAHLD および OBHLD ビットを 0 にするとともに、GTIOR レジスタの OADFLT および OBDFLT ビットに任意の出力値を設定して、カウントストップ時に任意の値を出力させる
- あらかじめ I/O ポートの PDR、PODR、PmnPFS レジスタを設定することにより、端子が汎用出力ポートとして任意の値を出力するように設定する。GTIOR レジスタの OAE および OBE ビットを 0 にするとともに、端子に対応した PmnPFS.PMR レジスタの制御ビットを 0 にして、エラー発生時に、汎用出力ポートとして設定した端子から任意の値が出力されるように設定する
- POEG 機能を使用して、出力をハイインピーダンス状態にする

デッドタイムの自動設定を行った場合、カウントストップ後に GTDTCR.TDE ビットを 0 にしてください。カウントストップ時は、GPT の外部要因によって変更されたレジスタ値のみが変化します。カウントが再開すると、停止していた状態から動作が継続します。カウント動作を停止した場合は、各レジスタを初期化してからカウントを再開してください。

23.10 使用上の注意事項

23.10.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタによって、GPT の動作を禁止/許可することが可能です。リセット後の初期状態では、GPT モジュールの動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

23.10.2 コンペアマッチ動作時の GTCCRn レジスタの設定 (n = A ~ F)

(1) 三角波 PWM モードでデッドタイムの自動設定を行う場合

GTCCRA レジスタは次の条件を満たす必要があります。

$GTDTVU < GTCCRA$ 、 $GTDVD < GTCCRA$ 、および $GTCCRA < GTPR$

カウント動作中に $GTCCRA$ レジスタ = 0 または $GTCCRA$ レジスタ $\geq GTPR$ レジスタとなった場合、出力保護機能が起動します。

ただし、以下の条件が満たされない場合、機能は正しく動作しません。

- カウントスタート時に $GTCCRA$ が、 $0 < GTCCRA < GTPR$ である
- 山でのバッファ転送中に、レジスタ条件が $GTCCRA < GTPR + GTDVD - 1$ でなければならない
- 谷でのバッファ転送中に $GTCCRA \geq GTPR$ の場合、レジスタ条件が $GTCCRA > GTDVU + 1$ でなければならない

詳細は、23.8.4 GTIOC 端子出力の出力保護機能を参照してください。

(2) 三角波 PWM モードでデッドタイムの自動設定を行わない場合

$GTCCRA$ レジスタは、 $0 < GTCCRA < GTPR$ の範囲に収まるように設定する必要があります。 $GTCCRA = 0$ または $GTCCRA = GTPR$ に設定すると、 $GTCCRA = 0$ または $GTCCRA = GTPR$ が成立した場合にのみ、コンペアマッチが周期内で発生します。 $GTCCRA > GTPR$ に設定すると、コンペアマッチは発生しません。

同様に $GTCCRB$ レジスタも、 $0 < GTCCRB < GTPR$ の範囲に収まるように設定する必要があります。 $GTCCRB = 0$ または $GTCCRB = GTPR$ に設定すると、 $GTCCRB = 0$ または $GTCCRB = GTPR$ が成立した場合にのみ、コンペアマッチが周期内で発生します。 $GTCCRB > GTPR$ に設定すると、コンペアマッチは発生しません。

(3) のこぎり波ワンショットパルスモードでデッドタイムの自動設定を行う場合

$GTCCRC$ および $GTCCRD$ レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、デッドタイムを確保した正常な出力波形が得られない場合があります。

- アップカウント時： $GTCCRC < GTCCRD$, $GTCCRC > GTDVU$, $GTCCRD < (GTPR - GTDVD)$
- ダウンカウント時： $GTCCRC > GTCCRD$, $GTCCRC < (GTPR - GTDVU)$, $GTCCRD > GTDVD$

(4) のこぎり波ワンショットパルスモードでデッドタイムの自動設定を行わない場合

$GTCCRC$ および $GTCCRD$ レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、コンペアマッチが2回発生せず、パルス出力が得られません。

- アップカウント時： $0 < GTCCRC < GTCCRD < GTPR$
- ダウンカウント時： $GTPR > GTCCRC > GTCCRD > 0$

同様に、 $GTCCRE$ および $GTCCRF$ レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、コンペアマッチが2回発生せず、パルス出力が得られません。

- アップカウント時： $0 < GTCCRE < GTCCRF < GTPR$
- ダウンカウント時： $GTPR > GTCCRE > GTCCRF > 0$

(5) のこぎり波 PWM モードの場合

GTCRA レジスタは、 $0 < GTCRA < GTPR$ の範囲に収まるように設定してください。GTCRA = 0 または GTCRA = GTPR に設定すると、GTCRA = 0 または GTCRA = GTPR が成立した場合にのみ、コンペアマッチが周期内で発生します。GTCRA > GTPR に設定すると、コンペアマッチは発生しません。

同様に、GTCCRB レジスタは、 $0 < GTCCRB < GTPR$ の範囲に収まるように設定してください。GTCCRB = 0 または GTCCRB = GTPR に設定すると、GTCCRB = 0 または GTCCRB = GTPR が成立した場合にのみ、コンペアマッチが周期内で発生します。GTCCRB > GTPR に設定すると、コンペアマッチは発生しません。

23.10.3 GTCNT カウンタの範囲設定

GTCNT カウンタレジスタは、 $0 \leq GTCNT \leq GTPR$ の範囲に収まるように設定してください。

23.10.4 GTCNT カウンタのスタート/ストップ

GTCR.CST ビットによる GTCNT カウンタのスタート/ストップ制御タイミングは、GTCR.TPCS[2:0] ビットで選択したカウントクロックと同期しています。GTCR.CST ビットを更新すると、GTCR.TPCS[2:0] ビットで選択したカウントクロックに従って、GTCNT カウンタがスタート/ストップします。このため、GTCNT カウンタが実際にスタートする前に発生したイベントは無視されます。これに対して、GTCR.CST ビットが 0 になってからイベントが受け付けられたり、割り込みが発生する可能性があります。

23.10.5 イベントごとの優先順位

(1) GTCNT レジスタ

表 23.24 に、GTCNT レジスタを更新するイベントの優先順位を示します。

表 23.24 GTCNT を更新する要因の優先順位

GTCNT を更新する要因	優先順位
CPU による書き込み (GTCNT/GTCLR レジスタへの書き込み)	高 ↑ 低
GTCSR レジスタで設定したハードウェア要因によるクリア	
GTUPSR/GTDNSR レジスタで設定したハードウェア要因によるカウントアップ/ダウン	
カウント動作	

ハードウェア要因によるアップカウントとダウンカウントが同時に発生した場合、GTCNT カウンタ値は変化しません。GTCNT レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(2) GTCR.CST ビット

GTSSR/GTPSR レジスタで設定したハードウェア要因によるスタート/ストップと CPU による書き込み (GTCR/GTSTR/GTSTP レジスタへの書き込み) の間で競合があると、CPU による書き込みが優先されます。

GTSSR レジスタで設定したハードウェア要因によるスタートと GTPSR レジスタに設定したハードウェア要因によるストップの間で競合があると、GTCR.CST ビット値は変化しません。GTCR.CST ビットの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(3) GTCCRn レジスタ (n = A ~ F)

インプットキャプチャ/バッファ転送動作と GTCCRn レジスタへの書き込みの間で競合があると、GTCCRn レジスタへの書き込みが優先されます。インプットキャプチャと CPU によるカウンタレジスタへの書き込みまたはハードウェア要因によるカウンタレジスタの更新の間で競合があると、更新前のカウンタ値がキャプチャされます。GTCCRn レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(4) GTPR レジスタ

バッファ転送動作と GTPR レジスタへの書き込みの間で競合があると、GTPR レジスタへの書き込みが優先されます。GTPR レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(5) GTADTRn レジスタ (n = A, B)

バッファ転送動作と GTADTRn レジスタへの書き込みの間で競合があると、GTADTRn レジスタへの書き込みが優先されます。GTADTRn レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(6) GTDVn レジスタ (n = U, D)

バッファ転送動作と GTDVn レジスタへの書き込みの間で競合があると、GTDVn レジスタへの書き込みが優先されます。GTDVn レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

24. PWM 遅延生成回路

24.1 概要

本 MCU は、汎用 PWM タイマ（General PWM Timer : GPT）に接続可能な 4 チャンルの遅延回路を備えています。表 24.1 に PWM 遅延生成回路の仕様を、図 24.1 にブロック図を、表 24.2 に入出力端子を示します。

表 24.1 PWM 遅延生成回路の仕様

項目	内容
機能	この回路は、チャンネル0、1、2、3それぞれ2つのPWM出力端子の信号の立ち上がりまたは立ち下がりタイミングを、GPTクロック（PCLKD）周期の最大1/32倍の精度で制御できます。




図 24.1 PWM 遅延生成回路のブロック図

表 24.2 PWM 遅延生成回路の入出力端子

入出力端子	入出力	機能
GTIOC0A	出力	GPT チャンネル0のGTIOCA端子の遅延出力
GTIOC0B	出力	GPT チャンネル0のGTIOCB端子の遅延出力
GTIOC1A	出力	GPT チャンネル1のGTIOCA端子の遅延出力
GTIOC1B	出力	GPT チャンネル1のGTIOCB端子の遅延出力
GTIOC2A	出力	GPT チャンネル2のGTIOCA端子の遅延出力
GTIOC2B	出力	GPT チャンネル2のGTIOCB端子の遅延出力
GTIOC3A	出力	GPT チャンネル3のGTIOCA端子の遅延出力
GTIOC3B	出力	GPT チャンネル3のGTIOCB端子の遅延出力

24.2 レジスタの説明

24.2.1 PWM 出力遅延コントロールレジスタ (GTDLYCR)

アドレス `GPT_ODC.GTDLYCR 4007 B000h`

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DLYRS T	DLLEN
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DLLEN	DLL 動作許可	0 : DLL 動作を禁止 1 : DLL 動作を許可	R/W
b1	DLYRST	PWM 遅延生成回路リセット	0 : 通常動作 1 : リセット	R/W
b15-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTDLYCR レジスタは、PWM 出力に遅延を適用するための PWM 遅延生成回路を制御します。GTDLYCR レジスタは、レジスタライトプロテクション機能が無効 (GPT32EH0.GTWP.WP = 0) のときに書き込むことができます。

DLLEN ビット (DLL 動作許可)

PWM 遅延生成回路のオンチップ DLL を起動するかどうかを選択します。

DLYRST ビット (PWM 遅延生成回路リセット)

PWM 遅延生成回路の内部状態をリセットします。

24.2.2 PWM 出力遅延コントロールレジスタ 2 (GTDLYCR2)

アドレス GPT_ODC.GTDLYCR2 4007 B002h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	DLYEN ₃	DLYEN ₂	DLYEN ₁	DLYEN ₀	—	—	—	—	DLYBS ₃	DLYBS ₂	DLYBS ₁	DLYBS ₀
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DLYBS0	チャンネル0のPWM遅延生成回路バイパス	0: チャンネル0の遅延生成回路をバイパスする 1: チャンネル0の遅延生成回路をバイパスしない	R/W
b1	DLYBS1	チャンネル1のPWM遅延生成回路バイパス	0: チャンネル1の遅延生成回路をバイパスする 1: チャンネル1の遅延生成回路をバイパスしない	R/W
b2	DLYBS2	チャンネル2のPWM遅延生成回路バイパス	0: チャンネル2の遅延生成回路をバイパスする 1: チャンネル2の遅延生成回路をバイパスしない	R/W
b3	DLYBS3	チャンネル3のPWM遅延生成回路バイパス	0: チャンネル3の遅延生成回路をバイパスする 1: チャンネル3の遅延生成回路をバイパスしない	R/W
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	DLYEN0	チャンネル0のPWM遅延生成回路許可	0: チャンネル0の遅延生成回路を許可 1: チャンネル0の遅延生成回路を禁止	R/W
b9	DLYEN1	チャンネル1のPWM遅延生成回路許可	0: チャンネル1の遅延生成回路を許可 1: チャンネル1の遅延生成回路を禁止	R/W
b10	DLYEN2	チャンネル2のPWM遅延生成回路許可	0: チャンネル2の遅延生成回路を許可 1: チャンネル2の遅延生成回路を禁止	R/W
b11	DLYEN3	チャンネル3のPWM遅延生成回路許可	0: チャンネル3の遅延生成回路を許可 1: チャンネル3の遅延生成回路を禁止	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTDLYCR2 レジスタは、PWM 遅延生成回路の各チャンネルを制御します。GTDLYCR2 レジスタは、レジスタライトプロテクション機能が無効 (GPT32EH0.GTWP.WP = 0) のときに書き込むことができます。

DLYBS_n (n = 0 ~ 3) ビット (チャンネル n 用 PWM 遅延生成回路バイパス)

GTIOC_{nA} および GTIOC_{nB} 端子 (n = 0 ~ 3) からの PWM 出力信号に PWM 遅延生成回路で遅延を適用するか否か、あるいは回路をバイパスするか否かを選択します。


PWM 遅延生成回路で遅延された信号は、PWM 遅延生成回路をバイパスした場合よりも、GPT 動作クロック (PCLKD) の 3 サイクル分遅れて出力されます。

DLYEN_n (n = 0 ~ 3) ビット (チャンネル n 用 PWM 遅延生成回路許可)

PWM 遅延生成回路のチャンネル n (n = 0 ~ 3) の電源をオンにするかオフにするかを選択します。PWM 遅延生成回路のチャンネル n を使用しない場合、1 にしてください。

24.2.3 GTIOCnA 立ち上がり出力遅延レジスタ (GTDLYRnA) (n = 0 ~ 3)

アドレス [GPT_ODC.GTDLYR0A 4007 B018h](#), [GPT_ODC.GTDLYR1A 4007 B01Ch](#),
[GPT_ODC.GTDLYR2A 4007 B020h](#), [GPT_ODC.GTDLYR3A 4007 B024h](#)




ビット	シンボル	ビット名	機能	R/W																																																																																																			
b4-b0	DLY[4:0]	GTIOCnA出力立ち上がりエッジ遅延設定	<table border="0"> <tr> <td>b4</td> <td>b0</td> <td></td> </tr> <tr> <td>0 0 0 0</td> <td>0</td> <td>: 立ち上がりエッジで遅延を適用しない</td> </tr> <tr> <td>0 0 0 0</td> <td>1</td> <td>: PCLKD周期の1/32倍の遅延を適用</td> </tr> <tr> <td>0 0 0 1</td> <td>0</td> <td>: PCLKD周期の2/32倍の遅延を適用</td> </tr> <tr> <td>0 0 0 1</td> <td>1</td> <td>: PCLKD周期の3/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 0</td> <td>0</td> <td>: PCLKD周期の4/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 0</td> <td>1</td> <td>: PCLKD周期の5/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 1</td> <td>0</td> <td>: PCLKD周期の6/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 1</td> <td>1</td> <td>: PCLKD周期の7/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 0</td> <td>0</td> <td>: PCLKD周期の8/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 0</td> <td>1</td> <td>: PCLKD周期の9/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 1</td> <td>0</td> <td>: PCLKD周期の10/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 1</td> <td>1</td> <td>: PCLKD周期の11/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 0</td> <td>0</td> <td>: PCLKD周期の12/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 0</td> <td>1</td> <td>: PCLKD周期の13/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 1</td> <td>0</td> <td>: PCLKD周期の14/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 1</td> <td>1</td> <td>: PCLKD周期の15/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 0</td> <td>0</td> <td>: PCLKD周期の16/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 0</td> <td>1</td> <td>: PCLKD周期の17/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 1</td> <td>0</td> <td>: PCLKD周期の18/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 1</td> <td>1</td> <td>: PCLKD周期の19/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 0</td> <td>0</td> <td>: PCLKD周期の20/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 0</td> <td>1</td> <td>: PCLKD周期の21/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 1</td> <td>0</td> <td>: PCLKD周期の22/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 1</td> <td>1</td> <td>: PCLKD周期の23/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 0</td> <td>0</td> <td>: PCLKD周期の24/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 0</td> <td>1</td> <td>: PCLKD周期の25/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 1</td> <td>0</td> <td>: PCLKD周期の26/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 1</td> <td>1</td> <td>: PCLKD周期の27/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 0</td> <td>0</td> <td>: PCLKD周期の28/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 0</td> <td>1</td> <td>: PCLKD周期の29/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 1</td> <td>0</td> <td>: PCLKD周期の30/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 1</td> <td>1</td> <td>: PCLKD周期の31/32倍の遅延を適用</td> </tr> </table>	b4	b0		0 0 0 0	0	: 立ち上がりエッジで遅延を適用しない	0 0 0 0	1	: PCLKD周期の1/32倍の遅延を適用	0 0 0 1	0	: PCLKD周期の2/32倍の遅延を適用	0 0 0 1	1	: PCLKD周期の3/32倍の遅延を適用	0 0 1 0	0	: PCLKD周期の4/32倍の遅延を適用	0 0 1 0	1	: PCLKD周期の5/32倍の遅延を適用	0 0 1 1	0	: PCLKD周期の6/32倍の遅延を適用	0 0 1 1	1	: PCLKD周期の7/32倍の遅延を適用	0 1 0 0	0	: PCLKD周期の8/32倍の遅延を適用	0 1 0 0	1	: PCLKD周期の9/32倍の遅延を適用	0 1 0 1	0	: PCLKD周期の10/32倍の遅延を適用	0 1 0 1	1	: PCLKD周期の11/32倍の遅延を適用	0 1 1 0	0	: PCLKD周期の12/32倍の遅延を適用	0 1 1 0	1	: PCLKD周期の13/32倍の遅延を適用	0 1 1 1	0	: PCLKD周期の14/32倍の遅延を適用	0 1 1 1	1	: PCLKD周期の15/32倍の遅延を適用	1 0 0 0	0	: PCLKD周期の16/32倍の遅延を適用	1 0 0 0	1	: PCLKD周期の17/32倍の遅延を適用	1 0 0 1	0	: PCLKD周期の18/32倍の遅延を適用	1 0 0 1	1	: PCLKD周期の19/32倍の遅延を適用	1 0 1 0	0	: PCLKD周期の20/32倍の遅延を適用	1 0 1 0	1	: PCLKD周期の21/32倍の遅延を適用	1 0 1 1	0	: PCLKD周期の22/32倍の遅延を適用	1 0 1 1	1	: PCLKD周期の23/32倍の遅延を適用	1 1 0 0	0	: PCLKD周期の24/32倍の遅延を適用	1 1 0 0	1	: PCLKD周期の25/32倍の遅延を適用	1 1 0 1	0	: PCLKD周期の26/32倍の遅延を適用	1 1 0 1	1	: PCLKD周期の27/32倍の遅延を適用	1 1 1 0	0	: PCLKD周期の28/32倍の遅延を適用	1 1 1 0	1	: PCLKD周期の29/32倍の遅延を適用	1 1 1 1	0	: PCLKD周期の30/32倍の遅延を適用	1 1 1 1	1	: PCLKD周期の31/32倍の遅延を適用	R/W
b4	b0																																																																																																						
0 0 0 0	0	: 立ち上がりエッジで遅延を適用しない																																																																																																					
0 0 0 0	1	: PCLKD周期の1/32倍の遅延を適用																																																																																																					
0 0 0 1	0	: PCLKD周期の2/32倍の遅延を適用																																																																																																					
0 0 0 1	1	: PCLKD周期の3/32倍の遅延を適用																																																																																																					
0 0 1 0	0	: PCLKD周期の4/32倍の遅延を適用																																																																																																					
0 0 1 0	1	: PCLKD周期の5/32倍の遅延を適用																																																																																																					
0 0 1 1	0	: PCLKD周期の6/32倍の遅延を適用																																																																																																					
0 0 1 1	1	: PCLKD周期の7/32倍の遅延を適用																																																																																																					
0 1 0 0	0	: PCLKD周期の8/32倍の遅延を適用																																																																																																					
0 1 0 0	1	: PCLKD周期の9/32倍の遅延を適用																																																																																																					
0 1 0 1	0	: PCLKD周期の10/32倍の遅延を適用																																																																																																					
0 1 0 1	1	: PCLKD周期の11/32倍の遅延を適用																																																																																																					
0 1 1 0	0	: PCLKD周期の12/32倍の遅延を適用																																																																																																					
0 1 1 0	1	: PCLKD周期の13/32倍の遅延を適用																																																																																																					
0 1 1 1	0	: PCLKD周期の14/32倍の遅延を適用																																																																																																					
0 1 1 1	1	: PCLKD周期の15/32倍の遅延を適用																																																																																																					
1 0 0 0	0	: PCLKD周期の16/32倍の遅延を適用																																																																																																					
1 0 0 0	1	: PCLKD周期の17/32倍の遅延を適用																																																																																																					
1 0 0 1	0	: PCLKD周期の18/32倍の遅延を適用																																																																																																					
1 0 0 1	1	: PCLKD周期の19/32倍の遅延を適用																																																																																																					
1 0 1 0	0	: PCLKD周期の20/32倍の遅延を適用																																																																																																					
1 0 1 0	1	: PCLKD周期の21/32倍の遅延を適用																																																																																																					
1 0 1 1	0	: PCLKD周期の22/32倍の遅延を適用																																																																																																					
1 0 1 1	1	: PCLKD周期の23/32倍の遅延を適用																																																																																																					
1 1 0 0	0	: PCLKD周期の24/32倍の遅延を適用																																																																																																					
1 1 0 0	1	: PCLKD周期の25/32倍の遅延を適用																																																																																																					
1 1 0 1	0	: PCLKD周期の26/32倍の遅延を適用																																																																																																					
1 1 0 1	1	: PCLKD周期の27/32倍の遅延を適用																																																																																																					
1 1 1 0	0	: PCLKD周期の28/32倍の遅延を適用																																																																																																					
1 1 1 0	1	: PCLKD周期の29/32倍の遅延を適用																																																																																																					
1 1 1 1	0	: PCLKD周期の30/32倍の遅延を適用																																																																																																					
1 1 1 1	1	: PCLKD周期の31/32倍の遅延を適用																																																																																																					
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																																																																																																			

GTDLRnA レジスタは、GTIOCnA 端子の出力信号の立ち上がりエッジに適用する遅延を設定します。設定値の転送タイミングについては、[24.3.2 GTDLRnA、GTDLRnB、GTDLYFnA、GTDLYFnB レジスタ設定値の転送タイミング](#)を参照してください。

GTDLRnA レジスタは、レジスタライトプロテクション機能が無効 (GPT32EHn.GTWP.WP = 0) のときに書き込むことができます。

24.2.4 GTIOCnA 立ち下がり出力遅延レジスタ (GTDLYFnA) (n = 0 ~ 3)

アドレス [GPT_ODC.GTDLYF0A 4007 B028h](#), [GPT_ODC.GTDLYF1A 4007 B02Ch](#),
[GPT_ODC.GTDLYF2A 4007 B030h](#), [GPT_ODC.GTDLYF3A 4007 B034h](#)




ビット	シンボル	ビット名	機能	R/W
b4-b0	DLY[4:0]	GTIOCnA出力立ち下がりエッジ遅延設定	b4 b0 0 0 0 0 0 : 立ち下がりエッジで遅延を適用しない 0 0 0 0 1 : PCLKD周期の1/32倍の遅延を適用 0 0 0 1 0 : PCLKD周期の2/32倍の遅延を適用 0 0 0 1 1 : PCLKD周期の3/32倍の遅延を適用 0 0 1 0 0 : PCLKD周期の4/32倍の遅延を適用 0 0 1 0 1 : PCLKD周期の5/32倍の遅延を適用 0 0 1 1 0 : PCLKD周期の6/32倍の遅延を適用 0 0 1 1 1 : PCLKD周期の7/32倍の遅延を適用 0 1 0 0 0 : PCLKD周期の8/32倍の遅延を適用 0 1 0 0 1 : PCLKD周期の9/32倍の遅延を適用 0 1 0 1 0 : PCLKD周期の10/32倍の遅延を適用 0 1 0 1 1 : PCLKD周期の11/32倍の遅延を適用 0 1 1 0 0 : PCLKD周期の12/32倍の遅延を適用 0 1 1 0 1 : PCLKD周期の13/32倍の遅延を適用 0 1 1 1 0 : PCLKD周期の14/32倍の遅延を適用 0 1 1 1 1 : PCLKD周期の15/32倍の遅延を適用 1 0 0 0 0 : PCLKD周期の16/32倍の遅延を適用 1 0 0 0 1 : PCLKD周期の17/32倍の遅延を適用 1 0 0 1 0 : PCLKD周期の18/32倍の遅延を適用 1 0 0 1 1 : PCLKD周期の19/32倍の遅延を適用 1 0 1 0 0 : PCLKD周期の20/32倍の遅延を適用 1 0 1 0 1 : PCLKD周期の21/32倍の遅延を適用 1 0 1 1 0 : PCLKD周期の22/32倍の遅延を適用 1 0 1 1 1 : PCLKD周期の23/32倍の遅延を適用 1 1 0 0 0 : PCLKD周期の24/32倍の遅延を適用 1 1 0 0 1 : PCLKD周期の25/32倍の遅延を適用 1 1 0 1 0 : PCLKD周期の26/32倍の遅延を適用 1 1 0 1 1 : PCLKD周期の27/32倍の遅延を適用 1 1 1 0 0 : PCLKD周期の28/32倍の遅延を適用 1 1 1 0 1 : PCLKD周期の29/32倍の遅延を適用 1 1 1 1 0 : PCLKD周期の30/32倍の遅延を適用 1 1 1 1 1 : PCLKD周期の31/32倍の遅延を適用	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

GTDLyFnA レジスタは、GTIOCnA 端子の出力信号の立ち下がりエッジに適用する遅延を設定します。設定値の転送タイミングについては、[24.3.2 GTDLyRnA、GTDLyRnB、GTDLyFnA、GTDLyFnB レジスタ設定値の転送タイミング](#)を参照してください。

GTDLyFnA レジスタは、レジスタライトプロテクション機能が無効 (GPT32EHn.GTWP.WP = 0) のときに書き込むことができます。

24.2.5 GTIOCnB 立ち上がり出力遅延レジスタ (GTDLYRnB) (n = 0 ~ 3)

アドレス [GPT_ODC.GTDLYR0B 4007 B01Ah](#), [GPT_ODC.GTDLYR1B 4007 B01Eh](#),
[GPT_ODC.GTDLYR2B 4007 B022h](#), [GPT_ODC.GTDLYR3B 4007 B026h](#)




ビット	シンボル	ビット名	機能	R/W																																																																																																			
b4-b0	DLY[4:0]	GTIOCnB出力立ち上がりエッジ遅延設定	<table border="0"> <tr> <td>b4</td><td>b0</td><td></td> </tr> <tr> <td>0 0 0 0</td><td>0</td><td>: 立ち上がりエッジで遅延を適用しない</td> </tr> <tr> <td>0 0 0 0</td><td>1</td><td>: PCLKD周期の1/32倍の遅延を適用</td> </tr> <tr> <td>0 0 0 1</td><td>0</td><td>: PCLKD周期の2/32倍の遅延を適用</td> </tr> <tr> <td>0 0 0 1</td><td>1</td><td>: PCLKD周期の3/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 0</td><td>0</td><td>: PCLKD周期の4/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 0</td><td>1</td><td>: PCLKD周期の5/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 1</td><td>0</td><td>: PCLKD周期の6/32倍の遅延を適用</td> </tr> <tr> <td>0 0 1 1</td><td>1</td><td>: PCLKD周期の7/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 0</td><td>0</td><td>: PCLKD周期の8/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 0</td><td>1</td><td>: PCLKD周期の9/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 1</td><td>0</td><td>: PCLKD周期の10/32倍の遅延を適用</td> </tr> <tr> <td>0 1 0 1</td><td>1</td><td>: PCLKD周期の11/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 0</td><td>0</td><td>: PCLKD周期の12/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 0</td><td>1</td><td>: PCLKD周期の13/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 1</td><td>0</td><td>: PCLKD周期の14/32倍の遅延を適用</td> </tr> <tr> <td>0 1 1 1</td><td>1</td><td>: PCLKD周期の15/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 0</td><td>0</td><td>: PCLKD周期の16/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 0</td><td>1</td><td>: PCLKD周期の17/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 1</td><td>0</td><td>: PCLKD周期の18/32倍の遅延を適用</td> </tr> <tr> <td>1 0 0 1</td><td>1</td><td>: PCLKD周期の19/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 0</td><td>0</td><td>: PCLKD周期の20/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 0</td><td>1</td><td>: PCLKD周期の21/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 1</td><td>0</td><td>: PCLKD周期の22/32倍の遅延を適用</td> </tr> <tr> <td>1 0 1 1</td><td>1</td><td>: PCLKD周期の23/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 0</td><td>0</td><td>: PCLKD周期の24/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 0</td><td>1</td><td>: PCLKD周期の25/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 1</td><td>0</td><td>: PCLKD周期の26/32倍の遅延を適用</td> </tr> <tr> <td>1 1 0 1</td><td>1</td><td>: PCLKD周期の27/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 0</td><td>0</td><td>: PCLKD周期の28/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 0</td><td>1</td><td>: PCLKD周期の29/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 1</td><td>0</td><td>: PCLKD周期の30/32倍の遅延を適用</td> </tr> <tr> <td>1 1 1 1</td><td>1</td><td>: PCLKD周期の31/32倍の遅延を適用</td> </tr> </table>	b4	b0		0 0 0 0	0	: 立ち上がりエッジで遅延を適用しない	0 0 0 0	1	: PCLKD周期の1/32倍の遅延を適用	0 0 0 1	0	: PCLKD周期の2/32倍の遅延を適用	0 0 0 1	1	: PCLKD周期の3/32倍の遅延を適用	0 0 1 0	0	: PCLKD周期の4/32倍の遅延を適用	0 0 1 0	1	: PCLKD周期の5/32倍の遅延を適用	0 0 1 1	0	: PCLKD周期の6/32倍の遅延を適用	0 0 1 1	1	: PCLKD周期の7/32倍の遅延を適用	0 1 0 0	0	: PCLKD周期の8/32倍の遅延を適用	0 1 0 0	1	: PCLKD周期の9/32倍の遅延を適用	0 1 0 1	0	: PCLKD周期の10/32倍の遅延を適用	0 1 0 1	1	: PCLKD周期の11/32倍の遅延を適用	0 1 1 0	0	: PCLKD周期の12/32倍の遅延を適用	0 1 1 0	1	: PCLKD周期の13/32倍の遅延を適用	0 1 1 1	0	: PCLKD周期の14/32倍の遅延を適用	0 1 1 1	1	: PCLKD周期の15/32倍の遅延を適用	1 0 0 0	0	: PCLKD周期の16/32倍の遅延を適用	1 0 0 0	1	: PCLKD周期の17/32倍の遅延を適用	1 0 0 1	0	: PCLKD周期の18/32倍の遅延を適用	1 0 0 1	1	: PCLKD周期の19/32倍の遅延を適用	1 0 1 0	0	: PCLKD周期の20/32倍の遅延を適用	1 0 1 0	1	: PCLKD周期の21/32倍の遅延を適用	1 0 1 1	0	: PCLKD周期の22/32倍の遅延を適用	1 0 1 1	1	: PCLKD周期の23/32倍の遅延を適用	1 1 0 0	0	: PCLKD周期の24/32倍の遅延を適用	1 1 0 0	1	: PCLKD周期の25/32倍の遅延を適用	1 1 0 1	0	: PCLKD周期の26/32倍の遅延を適用	1 1 0 1	1	: PCLKD周期の27/32倍の遅延を適用	1 1 1 0	0	: PCLKD周期の28/32倍の遅延を適用	1 1 1 0	1	: PCLKD周期の29/32倍の遅延を適用	1 1 1 1	0	: PCLKD周期の30/32倍の遅延を適用	1 1 1 1	1	: PCLKD周期の31/32倍の遅延を適用	R/W
b4	b0																																																																																																						
0 0 0 0	0	: 立ち上がりエッジで遅延を適用しない																																																																																																					
0 0 0 0	1	: PCLKD周期の1/32倍の遅延を適用																																																																																																					
0 0 0 1	0	: PCLKD周期の2/32倍の遅延を適用																																																																																																					
0 0 0 1	1	: PCLKD周期の3/32倍の遅延を適用																																																																																																					
0 0 1 0	0	: PCLKD周期の4/32倍の遅延を適用																																																																																																					
0 0 1 0	1	: PCLKD周期の5/32倍の遅延を適用																																																																																																					
0 0 1 1	0	: PCLKD周期の6/32倍の遅延を適用																																																																																																					
0 0 1 1	1	: PCLKD周期の7/32倍の遅延を適用																																																																																																					
0 1 0 0	0	: PCLKD周期の8/32倍の遅延を適用																																																																																																					
0 1 0 0	1	: PCLKD周期の9/32倍の遅延を適用																																																																																																					
0 1 0 1	0	: PCLKD周期の10/32倍の遅延を適用																																																																																																					
0 1 0 1	1	: PCLKD周期の11/32倍の遅延を適用																																																																																																					
0 1 1 0	0	: PCLKD周期の12/32倍の遅延を適用																																																																																																					
0 1 1 0	1	: PCLKD周期の13/32倍の遅延を適用																																																																																																					
0 1 1 1	0	: PCLKD周期の14/32倍の遅延を適用																																																																																																					
0 1 1 1	1	: PCLKD周期の15/32倍の遅延を適用																																																																																																					
1 0 0 0	0	: PCLKD周期の16/32倍の遅延を適用																																																																																																					
1 0 0 0	1	: PCLKD周期の17/32倍の遅延を適用																																																																																																					
1 0 0 1	0	: PCLKD周期の18/32倍の遅延を適用																																																																																																					
1 0 0 1	1	: PCLKD周期の19/32倍の遅延を適用																																																																																																					
1 0 1 0	0	: PCLKD周期の20/32倍の遅延を適用																																																																																																					
1 0 1 0	1	: PCLKD周期の21/32倍の遅延を適用																																																																																																					
1 0 1 1	0	: PCLKD周期の22/32倍の遅延を適用																																																																																																					
1 0 1 1	1	: PCLKD周期の23/32倍の遅延を適用																																																																																																					
1 1 0 0	0	: PCLKD周期の24/32倍の遅延を適用																																																																																																					
1 1 0 0	1	: PCLKD周期の25/32倍の遅延を適用																																																																																																					
1 1 0 1	0	: PCLKD周期の26/32倍の遅延を適用																																																																																																					
1 1 0 1	1	: PCLKD周期の27/32倍の遅延を適用																																																																																																					
1 1 1 0	0	: PCLKD周期の28/32倍の遅延を適用																																																																																																					
1 1 1 0	1	: PCLKD周期の29/32倍の遅延を適用																																																																																																					
1 1 1 1	0	: PCLKD周期の30/32倍の遅延を適用																																																																																																					
1 1 1 1	1	: PCLKD周期の31/32倍の遅延を適用																																																																																																					
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																																																																																																			

GTDLRYnB レジスタは、GTIOCnB 端子の出力信号の立ち上がりエッジに適用する遅延を設定します。設定値の転送タイミングについては、[24.3.2 GTDLRYnA、GTDLRYnB、GTDLRYFnA、GTDLRYFnB レジスタ設定値の転送タイミング](#)を参照してください。

GTDLRYnB レジスタは、レジスタライトプロテクション機能が無効 (GPT32EHn.GTWP.WP = 0) のときに書き込むことができます。

24.2.6 GTIOCnB 立ち下がり出力遅延レジスタ (GTDLYFnB) (n = 0 ~ 3)

アドレス [GPT_ODC.GTDLYF0B 4007 B02Ah](#), [GPT_ODC.GTDLYF1B 4007 B02Eh](#),
[GPT_ODC.GTDLYF2B 4007 B032h](#), [GPT_ODC.GTDLYF3B 4007 B036h](#)



ビット	シンボル	ビット名	機能	R/W																																																																																																			
b4-b0	DLY[4:0]	GTIOCnB出力立ち下がりエッジ遅延設定	<table border="1"> <tr> <td>b4</td><td>b0</td><td>機能</td></tr> <tr> <td>0 0 0 0</td><td>0</td><td>立ち下がりエッジで遅延を適用しない</td></tr> <tr> <td>0 0 0 0</td><td>1</td><td>PCLKD周期の1/32倍の遅延を適用</td></tr> <tr> <td>0 0 0 1</td><td>0</td><td>PCLKD周期の2/32倍の遅延を適用</td></tr> <tr> <td>0 0 0 1</td><td>1</td><td>PCLKD周期の3/32倍の遅延を適用</td></tr> <tr> <td>0 0 1 0</td><td>0</td><td>PCLKD周期の4/32倍の遅延を適用</td></tr> <tr> <td>0 0 1 0</td><td>1</td><td>PCLKD周期の5/32倍の遅延を適用</td></tr> <tr> <td>0 0 1 1</td><td>0</td><td>PCLKD周期の6/32倍の遅延を適用</td></tr> <tr> <td>0 0 1 1</td><td>1</td><td>PCLKD周期の7/32倍の遅延を適用</td></tr> <tr> <td>0 1 0 0</td><td>0</td><td>PCLKD周期の8/32倍の遅延を適用</td></tr> <tr> <td>0 1 0 0</td><td>1</td><td>PCLKD周期の9/32倍の遅延を適用</td></tr> <tr> <td>0 1 0 1</td><td>0</td><td>PCLKD周期の10/32倍の遅延を適用</td></tr> <tr> <td>0 1 0 1</td><td>1</td><td>PCLKD周期の11/32倍の遅延を適用</td></tr> <tr> <td>0 1 1 0</td><td>0</td><td>PCLKD周期の12/32倍の遅延を適用</td></tr> <tr> <td>0 1 1 0</td><td>1</td><td>PCLKD周期の13/32倍の遅延を適用</td></tr> <tr> <td>0 1 1 1</td><td>0</td><td>PCLKD周期の14/32倍の遅延を適用</td></tr> <tr> <td>0 1 1 1</td><td>1</td><td>PCLKD周期の15/32倍の遅延を適用</td></tr> <tr> <td>1 0 0 0</td><td>0</td><td>PCLKD周期の16/32倍の遅延を適用</td></tr> <tr> <td>1 0 0 0</td><td>1</td><td>PCLKD周期の17/32倍の遅延を適用</td></tr> <tr> <td>1 0 0 1</td><td>0</td><td>PCLKD周期の18/32倍の遅延を適用</td></tr> <tr> <td>1 0 0 1</td><td>1</td><td>PCLKD周期の19/32倍の遅延を適用</td></tr> <tr> <td>1 0 1 0</td><td>0</td><td>PCLKD周期の20/32倍の遅延を適用</td></tr> <tr> <td>1 0 1 0</td><td>1</td><td>PCLKD周期の21/32倍の遅延を適用</td></tr> <tr> <td>1 0 1 1</td><td>0</td><td>PCLKD周期の22/32倍の遅延を適用</td></tr> <tr> <td>1 0 1 1</td><td>1</td><td>PCLKD周期の23/32倍の遅延を適用</td></tr> <tr> <td>1 1 0 0</td><td>0</td><td>PCLKD周期の24/32倍の遅延を適用</td></tr> <tr> <td>1 1 0 0</td><td>1</td><td>PCLKD周期の25/32倍の遅延を適用</td></tr> <tr> <td>1 1 0 1</td><td>0</td><td>PCLKD周期の26/32倍の遅延を適用</td></tr> <tr> <td>1 1 0 1</td><td>1</td><td>PCLKD周期の27/32倍の遅延を適用</td></tr> <tr> <td>1 1 1 0</td><td>0</td><td>PCLKD周期の28/32倍の遅延を適用</td></tr> <tr> <td>1 1 1 0</td><td>1</td><td>PCLKD周期の29/32倍の遅延を適用</td></tr> <tr> <td>1 1 1 1</td><td>0</td><td>PCLKD周期の30/32倍の遅延を適用</td></tr> <tr> <td>1 1 1 1</td><td>1</td><td>PCLKD周期の31/32倍の遅延を適用</td></tr> </table>	b4	b0	機能	0 0 0 0	0	立ち下がりエッジで遅延を適用しない	0 0 0 0	1	PCLKD周期の1/32倍の遅延を適用	0 0 0 1	0	PCLKD周期の2/32倍の遅延を適用	0 0 0 1	1	PCLKD周期の3/32倍の遅延を適用	0 0 1 0	0	PCLKD周期の4/32倍の遅延を適用	0 0 1 0	1	PCLKD周期の5/32倍の遅延を適用	0 0 1 1	0	PCLKD周期の6/32倍の遅延を適用	0 0 1 1	1	PCLKD周期の7/32倍の遅延を適用	0 1 0 0	0	PCLKD周期の8/32倍の遅延を適用	0 1 0 0	1	PCLKD周期の9/32倍の遅延を適用	0 1 0 1	0	PCLKD周期の10/32倍の遅延を適用	0 1 0 1	1	PCLKD周期の11/32倍の遅延を適用	0 1 1 0	0	PCLKD周期の12/32倍の遅延を適用	0 1 1 0	1	PCLKD周期の13/32倍の遅延を適用	0 1 1 1	0	PCLKD周期の14/32倍の遅延を適用	0 1 1 1	1	PCLKD周期の15/32倍の遅延を適用	1 0 0 0	0	PCLKD周期の16/32倍の遅延を適用	1 0 0 0	1	PCLKD周期の17/32倍の遅延を適用	1 0 0 1	0	PCLKD周期の18/32倍の遅延を適用	1 0 0 1	1	PCLKD周期の19/32倍の遅延を適用	1 0 1 0	0	PCLKD周期の20/32倍の遅延を適用	1 0 1 0	1	PCLKD周期の21/32倍の遅延を適用	1 0 1 1	0	PCLKD周期の22/32倍の遅延を適用	1 0 1 1	1	PCLKD周期の23/32倍の遅延を適用	1 1 0 0	0	PCLKD周期の24/32倍の遅延を適用	1 1 0 0	1	PCLKD周期の25/32倍の遅延を適用	1 1 0 1	0	PCLKD周期の26/32倍の遅延を適用	1 1 0 1	1	PCLKD周期の27/32倍の遅延を適用	1 1 1 0	0	PCLKD周期の28/32倍の遅延を適用	1 1 1 0	1	PCLKD周期の29/32倍の遅延を適用	1 1 1 1	0	PCLKD周期の30/32倍の遅延を適用	1 1 1 1	1	PCLKD周期の31/32倍の遅延を適用	R/W
b4	b0	機能																																																																																																					
0 0 0 0	0	立ち下がりエッジで遅延を適用しない																																																																																																					
0 0 0 0	1	PCLKD周期の1/32倍の遅延を適用																																																																																																					
0 0 0 1	0	PCLKD周期の2/32倍の遅延を適用																																																																																																					
0 0 0 1	1	PCLKD周期の3/32倍の遅延を適用																																																																																																					
0 0 1 0	0	PCLKD周期の4/32倍の遅延を適用																																																																																																					
0 0 1 0	1	PCLKD周期の5/32倍の遅延を適用																																																																																																					
0 0 1 1	0	PCLKD周期の6/32倍の遅延を適用																																																																																																					
0 0 1 1	1	PCLKD周期の7/32倍の遅延を適用																																																																																																					
0 1 0 0	0	PCLKD周期の8/32倍の遅延を適用																																																																																																					
0 1 0 0	1	PCLKD周期の9/32倍の遅延を適用																																																																																																					
0 1 0 1	0	PCLKD周期の10/32倍の遅延を適用																																																																																																					
0 1 0 1	1	PCLKD周期の11/32倍の遅延を適用																																																																																																					
0 1 1 0	0	PCLKD周期の12/32倍の遅延を適用																																																																																																					
0 1 1 0	1	PCLKD周期の13/32倍の遅延を適用																																																																																																					
0 1 1 1	0	PCLKD周期の14/32倍の遅延を適用																																																																																																					
0 1 1 1	1	PCLKD周期の15/32倍の遅延を適用																																																																																																					
1 0 0 0	0	PCLKD周期の16/32倍の遅延を適用																																																																																																					
1 0 0 0	1	PCLKD周期の17/32倍の遅延を適用																																																																																																					
1 0 0 1	0	PCLKD周期の18/32倍の遅延を適用																																																																																																					
1 0 0 1	1	PCLKD周期の19/32倍の遅延を適用																																																																																																					
1 0 1 0	0	PCLKD周期の20/32倍の遅延を適用																																																																																																					
1 0 1 0	1	PCLKD周期の21/32倍の遅延を適用																																																																																																					
1 0 1 1	0	PCLKD周期の22/32倍の遅延を適用																																																																																																					
1 0 1 1	1	PCLKD周期の23/32倍の遅延を適用																																																																																																					
1 1 0 0	0	PCLKD周期の24/32倍の遅延を適用																																																																																																					
1 1 0 0	1	PCLKD周期の25/32倍の遅延を適用																																																																																																					
1 1 0 1	0	PCLKD周期の26/32倍の遅延を適用																																																																																																					
1 1 0 1	1	PCLKD周期の27/32倍の遅延を適用																																																																																																					
1 1 1 0	0	PCLKD周期の28/32倍の遅延を適用																																																																																																					
1 1 1 0	1	PCLKD周期の29/32倍の遅延を適用																																																																																																					
1 1 1 1	0	PCLKD周期の30/32倍の遅延を適用																																																																																																					
1 1 1 1	1	PCLKD周期の31/32倍の遅延を適用																																																																																																					
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																																																																																																			

GTDLyFnB レジスタは、GTIOCnB 端子の出力信号の立ち下がりエッジに適用する遅延を設定します。設定値の転送タイミングについては、[24.3.2 GTDLyRnA、GTDLyRnB、GTDLyFnA、GTDLyFnB レジスタ設定値の転送タイミング](#)を参照してください。

GTDLyFnB レジスタは、レジスタライトプロテクション機能が無効 (GPT32EHn.GTWP.WP = 0) のときに書き込むことができます。

24.3 動作説明

24.3.1 PWM 波形の立ち上がりおよび立ち下がりエッジのタイミング調整

GTIOCnA および GTIOCnB 端子 (n はチャンネル番号) から出力される PWM 波形の立ち上がりおよび立ち下がりエッジのタイミングは、GPT 動作クロック (PCLKD) 周期の 1/32 の精度で遅延させることができます。

GTIOCnA および GTIOCnB 端子から出力される PWM 波形の立ち上がりおよび立ち下がりエッジのタイミングを調整する必要がある場合、[図 24.2](#) の手順に従って PWM 生成回路の初期設定を行ってください。




図 24.2 PWM 遅延生成回路の初期設定フロー例

PWM 遅延生成回路では、PWM 出力の立ち上がりおよび立ち下がりエッジに、GPT 動作クロック (PCLKD) 周期の 1/32 の精度で遅延を適用できます。詳細は、[23.3.3 PWM 出力動作モード](#)を参照してください。設定値に対応した遅延が、[24.3.2 GTDLYRnA、GTLDYRnB、GTDLYFnA、GTDLYFnB レジスタ設定値の転送タイミング](#)に示すタイミングで PWM 出力に反映されます。GTDLYRnA、GTLDYRnB、GTDLYFnA、および GTDLYFnB レジスタと、PWM 出力との対応関係を[表 24.3](#)に示します。

表 24.3 PWM 出力端子と遅延設定レジスタの対応関係

PWM 出力端子	立ち上がりエッジ遅延設定レジスタ	立ち下がりエッジ遅延設定レジスタ
GTIOC0A	GTDLYR0A	GTDLYF0A
GTIOC0B	GTDLYR0B	GTDLYF0B
GTIOC1A	GTDLYR1A	GTDLYF1A
GTIOC1B	GTDLYR1B	GTDLYF1B
GTIOC2A	GTDLYR2A	GTDLYF2A
GTIOC2B	GTDLYR2B	GTDLYF2B
GTIOC3A	GTDLYR3A	GTDLYF3A
GTIOC3B	GTDLYR3B	GTDLYF3B

PWM 遅延生成回路を使用している場合、PWM 出力信号の立ち上がりおよび立ち下がりタイミングを、GPT 動作クロック (PCLKD) 周期の 1/32 の精度で制御できます。この機能を使用していない場合、PWM 出力波形の周期は、タイマカウンタの入力クロック (PCLKD) の 1 周期の精度で制御されます。PWM 遅延生成回路を使用すると、32 倍精密な精度で出力を制御できます。また、遅延設定では、PWM 波形の High レベルおよび Low レベルの周期を、特定の精度で制御することも可能です。各 PWM 遅延生成回路チャンネルは、それぞれ個別に有効または無効にできます。

24.3.2 GTDLYRnA、GTDLYRnB、GTDLYFnA、GTDLYFnB レジスタ設定値の転送タイミング

GTDLYRnA、GTDLYRnB、GTDLYFnA、および GTDLYFnB レジスタの設定値は、最初に一時レジスタに転送され、その後、GTIOCnA および GTIOCnB (n=0~3) 出力の遅延量に反映されます。設定値は、のこぎり波の場合はオーバーフロー時 (アップカウント中) またはアンダーフロー時 (ダウンカウント中)、三角波の場合は谷のとき転送されます。

GTDLYR0A および GTDLYF0A レジスタの動作例を図 24.3 と図 24.4 に示します。




図 24.3 GTDLYR0A レジスタの動作例 (PWM のこぎり波生成時)




図 24.4 GTLDYF0A レジスタの動作例 (PWM 三角波生成時)

24.4 使用上の注意事項

24.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ D (MSTPCRD) は、PWM 遅延生成回路の動作を許可/禁止できます。リセット後の初期状態では、PWM 遅延生成回路の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

24.4.2 PWM 遅延生成回路の遅延設定に関する注意事項

PWM 遅延生成回路が PWM 出力波形の遅延を生成し、その波形がコンペアマッチに対してトグルされる場合、コンペアマッチ値が表 24.4 に示す範囲にある間は、遅延の設定を変更しないでください。この制約は GTDLYFnA、GTDLYRnA、GTDLYFnB、および GTDLYRnB レジスタに適用されます。

表 24.4 遅延設定の制約

モード	カウント方向	コンペアマッチ値
のこぎり波モード	アップ	GTPR - 2以上
	ダウン	2以下
三角波モード	ダウン	2以下

図 24.5 に、この制約がのこぎり波ワンショットパルスモード (カウントアップ) の GTDLYFnA レジスタの設定タイミングに適用される例を示します。GTCCR \geq GTPR - 2 の間は GTDLYFnA レジスタの設定値を変更しないでください。




図 24.5 GTDLYF0A レジスタの設定タイミングの制約

設定変更が禁止されている期間に、GTDLYFnA、GTDLYRnA、GTDLYFnB、および GTDLYRnB レジスタの値を変更すると、出力波形の切り替わりポイントのタイミングが期待値とずれるなど、出力波形の不良の原因となる恐れがあります。

25. 低消費電力非同期汎用タイマ (AGT)

25.1 概要

低消費電力非同期汎用タイマ (AGT) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 16 ビットのタイマです。

この 16 ビットタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGT レジスタでアクセス可能です。

表 25.1 に AGT の仕様を、図 25.1 にブロック図を、表 25.2 に入出力端子を示します。

表 25.1 AGTの仕様

項目		内容
動作モード	タイマモード	カウントソースをカウント
	パルス出力モード	タイマがアンダーフローするごとにカウントソースをカウントし、出力を反転
	イベントカウンタモード	外部イベントをカウント
	パルス幅測定モード	外部パルス幅を測定
	パルス周期測定モード	外部パルス周期を測定
カウントソース (動作クロック) (注2)		PCLKB、PCLKB/2、PCLKB/8、AGTLCLK、AGTLCLK/2、AGTLCLK/4、AGTLCLK/8、AGTLCLK/16、AGTLCLK/32、AGTLCLK/64、AGTLCLK/128、AGTSCLK、AGTSCLK/2、AGTSCLK/4、AGTSCLK/8、AGTSCLK/16、AGTSCLK/32、AGTSCLK/64、AGTSCLK/128、またはAGT0 (注1) のアンダーフロー信号を選択可能
割り込み/イベントリンク機能 (出力)		<ul style="list-style-type: none"> • アンダーフローイベント信号または測定完了イベント信号 <ul style="list-style-type: none"> - カウンタがアンダーフローしたとき - 外部入力 (AGTIO) のアクティブ幅の測定がパルス幅測定モードで終了したとき - 外部入力 (AGTIO) の設定エッジがパルス周期測定モードで入力されたとき • コンペアマッチAイベント信号 <ul style="list-style-type: none"> - AGTとAGTCMAの値が一致したとき (コンペアマッチA機能が有効) • コンペアマッチBイベント信号 <ul style="list-style-type: none"> - AGTとAGTCMBの値が一致したとき (コンペアマッチB機能が有効)
選択可能な機能		<ul style="list-style-type: none"> • コンペアマッチ機能 <ul style="list-style-type: none"> - コンペアマッチAレジスタとコンペアマッチBレジスタの両方または一方を選択可能

注 1. AGT0 では AGT0 アンダーフロー信号を使用できません。AGT1 が、AGT0 タイマからのアンダーフローイベント信号に直接接続します。

注 2. 周辺モジュールクロック (PCLKB) 周波数 \geq カウントソースクロック周波数となるように設定してください。




図 25.1 AGT のブロック図

表 25.2 AGT の入出力端子

端子名	入出力	機能
AGTEEn	入力	AGTの外部イベント入力
AGTIO _n (注1)	入力 (注1) / 出力	AGTの外部イベント入力およびパルス出力
AGTON	出力	AGTのパルス出力
AGTOAn	出力	AGTの出力コンペアマッチA出力
AGTOBn	出力	AGTの出力コンペアマッチB出力

- 注. チャネル番号 (n = 0, 1)
 注 1. AGTIO はディープソフトウェアスタンバイモードでも使用可能です。

AGTIO は VBTICTLR レジスタで制御できます。

詳細については、12.2.2 VBATT 入力コントロールレジスタ (VBTICTLR) と 20.5.5 入出力バッファの仕様を参照してください。

25.2 レジスタの説明

25.2.1 AGT カウンタレジスタ (AGT)

アドレス [AGT0.AGT 4008 4000h](#), [AGT1.AGT 4008 4100h](#)



ビット	機能	設定範囲	R/W
b15-b0	16ビットのカウンタおよびリロードレジスタ (注1) (注2)	0000h~FFFFh	R/W


- 注1. AGTCR レジスタの TSTOP ビットに 1 を書き込むと、この 16 ビットカウンタは強制的に停止して、FFFFh になります。
- 注2. AGTMR1 レジスタの TCK[2:0] ビットの設定値が 001b (PCLKB/8) または 011b (PCLKB/2) 以外の場合、AGT レジスタが 0000h になると、ICU、DTC、および ELC への要求信号が、カウント開始直後に一度発生します。AGTOn および AGTIOh はトグル出力となります。
- イベントカウンタモードで AGT レジスタが 0000h になると、TCK[2:0] ビットの値にかかわらず、ICU、DTC、および ELC への要求信号が、カウント開始直後に一度発生します。
- また、指定したカウント期間以外の期間でも AGTOn はトグル出力となります。AGT レジスタが 0001h 以上になると、AGT がアンダーフローするたびに要求信号が発生します。

AGT は 16 ビットのレジスタです。書き込み値はリロードレジスタに書き込まれ、読み出し値はカウンタから読み出されます。

リロードレジスタおよびカウンタの状態は、AGTCR レジスタの TSTART ビットおよび AGTCMSR レジスタの TCMEA/TCMEB ビットに応じて変化します。詳細は、[25.3.1 リロードレジスタおよびカウンタの書き換え動作](#)を参照してください。AGT レジスタは、16 ビットのメモリ操作命令によって設定できます。

25.2.2 AGT コンペアマッチ A レジスタ (AGTCMA)

アドレス [AGT0.AGTCMA 4008 4002h](#), [AGT1.AGTCMA 4008 4102h](#)




ビット	機能	設定範囲	R/W
b15-b0	16ビットのコンペアマッチAデータを格納 (注1)	0000h~FFFFh	R/W

- 注1. コンペアマッチ A を使用しない場合、AGTCMA レジスタは FFFFh にしてください。

AGTCMA レジスタは、AGT カウンタとのコンペアマッチ値を設定するための、読み出し/書き込みが可能なレジスタです。リロードレジスタおよびコンペアレジスタ A の状態は、AGTCR レジスタの TSTART ビットに応じて変化します。詳細は、[25.3.2 リロードレジスタおよびコンペアレジスタ A/B の書き換え動作](#)を参照してください。AGTCMA レジスタは、16 ビットのメモリ操作命令によって設定できます。

25.2.3 AGT コンペアマッチ B レジスタ (AGTCMB)

アドレス AGT0.AGTCMB 4008 4004h, AGT1.AGTCMB 4008 4104h



ビット	機能	設定範囲	R/W
b15-b0	16ビットのコンペアマッチBデータを格納 (注1)	0000h~FFFFh	R/W

注1. コンペアマッチ B を使用しない場合、AGTCMB レジスタは FFFFh にしてください。

AGTCMB レジスタは、AGT カウンタとのコンペアマッチ値を設定するための、読み出し/書き込みが可能なレジスタです。リロードレジスタおよびコンペアレジスタ B の状態は、AGTCR レジスタの TSTART ビットに応じて変化します。詳細は、[25.3.2 リロードレジスタおよびコンペアレジスタ A/B の書き換え動作](#)を参照してください。AGTCMB レジスタは、16 ビットのメモリ操作命令によって設定できます。

25.2.4 AGT コントロールレジスタ (AGTCR)

アドレス AGT0.AGTCR 4008 4008h, AGT1.AGTCR 4008 4108h

	b7	b6	b5	b4	b3	b2	b1	b0
	TCMBF	TCMAF	TUNDF	TEDGF	—	TSTOP	TCSTF	TSTART
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TSTART	AGT カウント開始 (注2)	0: カウント停止 1: カウント開始	R/W
b1	TCSTF	AGT カウント状態フラグ (注2)	0: カウント停止 1: カウント動作中	R
b2	TSTOP	AGT カウント強制停止 (注1)	0: 書き込みは無効 1: 強制的にカウント停止	W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	TEDGF	アクティブエッジ判定フラグ	0: アクティブエッジ未受信 1: アクティブエッジ受信	R/(W) (注3)
b5	TUNDF	アンダーフローフラグ	0: アンダーフローなし 1: アンダーフロー	R/(W) (注3)
b6	TCMAF	コンペアマッチAフラグ	0: 不一致 1: 一致	R/(W) (注3)
b7	TCMBF	コンペアマッチBフラグ	0: 不一致 1: 一致	R/(W) (注3)

注1. TSTOP ビットに1 (強制的にカウント停止) を書き込むと、TSTOP、TSTART、および TCSTF ビットが同時に初期化されます。パルス出カレベルも初期化されます。読むと0が読めます。

注2. TSTART および TCSTF ビットの使用については、25.4.1 カウント動作の開始および停止制御を参照してください。

注3. フラグをクリアするための0の書き込みのみ可能です。

TSTART ビット (AGT カウント開始)

TSTART ビットに1を書き込むとカウント動作が開始し、0を書き込むとカウント動作が停止します。このビットを1にすると、カウントソースと同期して、TCSTF ビットが1 (カウント実行中) になります。また、TSTART ビットに0を書き込むと、カウントソースと同期して、TCSTF ビットが0 (カウント停止) になります。詳細は、25.4.1 カウント動作の開始および停止制御を参照してください。

TCSTF フラグ (AGT カウント状態フラグ)

AGT のカウント状態を示します。

[1になる条件]

- TSTART ビットに1を書いたとき (カウントソースと同期して、TCSTF フラグが1になる)

[0になる条件]

- TSTART ビットに0を書いたとき (カウントソースと同期して、TCSTF フラグが0になる)
- TSTOP ビットに1を書いたとき

TSTOP ビット (AGT カウント強制停止)

TSTOP ビットに1を書くと、強制的にカウントが停止します。読むと0が読めます。

TEDGF フラグ (アクティブエッジ判定フラグ)

アクティブエッジが検出されたことを示します。

[1 になる条件]

- 外部入力 (AGTIO) のアクティブ幅の測定がパルス幅測定モードで終了したとき
- 外部入力 (AGTIO) の設定エッジがパルス周期測定モードで入力されたとき

[0 になる条件]

- プログラムで 0 を書いたとき

TUNDF フラグ (アンダーフローフラグ)

カウンタがアンダーフローしたことを示します。

[1 になる条件]

- カウンタがアンダーフローしたとき

[0 になる条件]

- ソフトウェアで 0 を書いたとき

TCMAF フラグ (コンペアマッチ A フラグ)

コンペアマッチ A が検出されたことを示します。

[1 になる条件]

- AGT レジスタ値が AGTCMA レジスタ値と一致したとき

[0 になる条件]

- ソフトウェアで 0 を書いたとき

TCMBF フラグ (コンペアマッチ B フラグ)

コンペアマッチ B が検出されたことを示します。

[1 になる条件]


- AGT レジスタ値が AGTCMB レジスタ値と一致したとき

[0 になる条件]

- ソフトウェアで 0 を書いたとき

25.2.5 AGT モードレジスタ 1 (AGTMR1)

アドレス AGT0.AGTMR1 4008 4009h, AGT1.AGTMR1 4008 4109h



ビット	シンボル	ビット名	機能	R/W
b2-b0	TMOD[2:0]	動作モード (注3)	b2 b0 0 0 0: タイマモード 0 0 1: パルス出力モード 0 1 0: イベントカウンタモード 0 1 1: パルス幅測定モード 1 0 0: パルス周期測定モード 上記以外は設定しないでください。	R/W
b3	TEDGPL	エッジ極性 (注4)	0: 片エッジ 1: 両エッジ	R/W
b6-b4	TCK[2:0]	カウントソース (注1) (注2) (注5)	b6 b4 0 0 0: PCLKB 0 0 1: PCLKB/8 0 1 1: PCLKB/2 1 0 0: AGTMR2レジスタのCKS[2:0]ビットで設定した分周クロック AGTLCLK 1 0 1: AGT0からのアンダーフローイベント信号 (注6) 1 1 0: AGTMR2レジスタのCKS[2:0]ビットで設定した分周クロック AGTSCLK 上記以外は設定しないでください。	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

- 注 . AGTMR1 レジスタに書き込みを行うと、AGT の AGTOn、AGTIO_n、AGTOAn、および AGTOB_n 端子 (n = 0, 1) からの出力が初期化されます。初期化時の出力レベルについては、25.2.7 AGT I/O コントロールレジスタ (AGTIOC) の説明を参照してください。
- 注 1. イベントカウンタモードを選択した場合、TCK[2:0] ビットの設定にかかわらず、カウントソースに外部入力 (AGTIO_n) が選択されます。
- 注 2. カウント動作中は、カウントソースを切り替えしないでください。AGTCR レジスタの TSTART および TCSTF ビットが、どちらも 0 (カウント停止) の場合にのみ、カウントソースを切り替えてください。
- 注 3. AGTCR レジスタの TSTART および TCSTF ビットが、どちらも 0 (カウント停止) の状態で、カウントが停止した場合にのみ、動作モードを変更できます。カウント動作中は、動作モードを変更しないでください。
- 注 4. TEDGPL ビットは、イベントカウンタモード時に限り有効です。
- 注 5. ソフトウェアスタンバイモード、スヌーズモード、またはディープソフトウェアスタンバイモードで AGT を実行する場合、AGTSCLK または AGTLCLK (TCK[2:0] = 100b または 110b) をカウントソースにしてください。
- 注 6. AGT0 では AGT0 アンダーフローは使用できません (設定禁止)。AGT1 が、AGT0 のアンダーフローを使用します。

25.2.6 AGT モードレジスタ 2 (AGTMR2)

アドレス AGT0.AGTMR2 4008 400Ah, AGT1.AGTMR2 4008 410Ah

b7	b6	b5	b4	b3	b2	b1	b0
LPM	—	—	—	—	CKS[2:0]		
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	CKS[2:0]	AGTSCLK/AGTLCLK カウントソース クロック分周比 (注1) (注2) (注3)	b2 b0 0 0 0 : 1/1 0 0 1 : 1/2 0 1 0 : 1/4 0 1 1 : 1/8 1 0 0 : 1/16 1 0 1 : 1/32 1 1 0 : 1/64 1 1 1 : 1/128	R/W
b6-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	LPM	低消費電力モード	0 : 通常モード 1 : 低消費電力モード	R/W

- 注 1. カウント動作中は、CKS[2:0] を書き換えないでください。AGTCR レジスタの TSTART および TCSTF ビットが、どちらも 0 (カウント停止) の場合にのみ、CKS[2:0] ビットを書き換えてください。
- 注 2. カウントソースが AGTSCLK/AGTLCLK の場合に、CKS[2:0] の切り替えが有効です。
- 注 3. CKS[2:0] ビットが 000b 以外の場合は、AGTMR1 レジスタの TCK[2:0] ビットを切り替えないでください。CKS[2:0] ビットを 000b にした後、AGTMR1 レジスタの TCK[2:0] ビットを切り替えて、カウントソースの 1 サイクル分待機してください。

LPM ビット (低消費電力モード)

低消費電力モードに設定します。これによって、特定の AGT レジスタへのアクセスに影響があります。低消費電力で動作させるには 1 にしてください。本ビットが 1 の場合、下記のレジスタへはアクセスしないでください。

- AGT/AGTCMA/AGTCMB/AGTCR

本ビットを 1 から 0 に切り替えた後は、上記のレジスタへの最初のアクセスが以下のように制限されます。

- AGT : AGT レジスタを 2 回読む必要があります。2 回目の読み出しデータのみが有効です
- AGT、AGTCMA、AGTCMB、および AGTCR : レジスタに書き込む場合、少なくともカウントソースクロックの 2 サイクルは必要です

25.2.7 AGT I/O コントロールレジスタ (AGTIOC)

アドレス AGT0.AGTIOC 4008 400Ch, AGT1.AGTIOC 4008 410Ch

b7	b6	b5	b4	b3	b2	b1	b0
TIOGT[1:0]	TIPF[1:0]	—	TOE	—	TEDGSEL		
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TEDGSEL	I/O極性切り替え	動作モードによって機能が異なります。表 25.3 と表 25.4 を参照してください。 TEDGSEL ビットは、AGT0 の出力極性、および AGTIO の入出力エッジと極性を切り替えます。パルス出力モードでは、AGTOn の出力極性と AGTIO の出力極性のみ操作します。AGTMR1 レジスタに書き込みを行った場合、および AGTCR レジスタの TSTOP ビットに 1 を書いた場合、AGTOn 出力と AGTIO の出力が初期化されます。	R/W
b1	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W
b2	TOE	AGTOn 出力許可	0 : AGTOn 出力を禁止 1 : AGTOn 出力を許可	R/W
b3	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W
b5-b4	TIPF[1:0]	入力フィルタ (注3)	b5 b4 0 0 : フィルタなし 0 1 : PCLKB でのフィルタサンプリング 1 0 : PCLKB/8 でのフィルタサンプリング 1 1 : PCLKB/32 でのフィルタサンプリング これらのビットは、AGTIO 入力用フィルタのサンプリング周波数を指定します。AGTIO 端子への入力がサンプリングされ、3 回連続して値が一致すると、その値が入力値とみなされます。	R/W
b7-b6	TIOGT[1:0]	カウント制御 (注1) (注2) (注4)	b7 b6 0 0 : 常にイベントをカウントする 0 1 : AGTEEn に指定された極性の期間に、イベントをカウントする 上記以外は設定しないでください。	R/W

- 注 1. AGTEEn 端子を使用する場合、イベントをカウントするための極性は AGTISR レジスタの EEPS ビットで選択できます。
 注 2. TIOGT[1:0] ビットは、イベントカウンタモード時に限り有効です。
 注 3. ソフトウェアスタンバイモードとディープソフトウェアスタンバイモード中にイベントカウンタモード動作が実行される場合、デジタルフィルタ機能は使用できません。
 注 4. ディープソフトウェアスタンバイモードで使用する場合、TIOGT[1:0] ビットは 00b (常にイベントをカウントする) にしてください。

表 25.3 AGTIO の入出力エッジおよび極性切り替え

動作モード	機能
タイマモード	使用しない
パルス出力モード	0 : High で出力開始 (初期レベル : High) 1 : Low で出力開始 (初期レベル : Low)
イベントカウンタモード	0 : 立ち上がりエッジでカウント 1 : 立ち下がりエッジでカウント
パルス幅測定モード	0 : Low レベル幅を測定 1 : High レベル幅を測定
パルス周期測定モード	0 : ある立ち上がりエッジから次の立ち上がりエッジまで測定 1 : ある立ち下がりエッジから次の立ち下がりエッジまで測定

表 25.4 AGTOn の出力極性切り替え

動作モード	機能
全モード	0 : Low で出力開始 (初期レベル : Low) 1 : High で出力開始 (初期レベル : High)

25.2.8 AGT イベント端子選択レジスタ (AGTISR)

アドレス AGT0.AGTISR 4008 400Dh, AGT1.AGTISR 4008 410Dh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	EEPS	—	—
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	EEPS	AGTEEn極性選択	0: Lowの期間、イベントをカウントする 1: Highの期間、イベントをカウントする	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

25.2.9 AGT コンペアマッチ機能選択レジスタ (AGTCMSR)

アドレス AGT0.AGTCMSR 4008 400Eh, AGT1.AGTCMSR 4008 410Eh

b7	b6	b5	b4	b3	b2	b1	b0
—	TOPOL B	TOEB	TCMEB	—	TOPOL A	TOEA	TCMEA
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TCMEA	コンペアマッチAレジスタ許可 (注1) (注2)	0: コンペアマッチAレジスタを禁止 1: コンペアマッチAレジスタを許可	R/W
b1	TOEA	AGTOAn出力許可 (注1) (注2)	0: AGTOAn出力を禁止 1: AGTOAn出力を許可	R/W
b2	TOPOLA	AGTOAn極性選択 (注1) (注2)	0: AGTOAn出力をLowで開始 1: AGTOAn出力をHighで開始	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	TCMEB	コンペアマッチBレジスタ許可 (注1) (注2)	0: コンペアマッチBレジスタを禁止 1: コンペアマッチBレジスタを許可	R/W
b5	TOEB	AGTOBn出力許可 (注1) (注2)	0: AGTOBn出力を禁止 1: AGTOBn出力を許可	R/W
b6	TOPOLB	AGTOBn極性選択 (注1) (注2)	0: AGTOBn出力をLowで開始 1: AGTOBn出力をHighで開始	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. カウント動作中は、AGTCMSR レジスタを書き換えないでください。AGTCR レジスタの TSTART および TCSTF ビットが、どちらも 0 (カウント停止) の場合にのみ、AGTCMSR レジスタを書き換えてください。

注 2. パルス幅測定モードまたはパルス周期測定モード時は、1にしないでください。

25.2.10 AGT 端子選択レジスタ (AGTIOSEL)

アドレス AGT0.AGTIOSEL 4008 400Fh, AGT1.AGTIOSEL 4008 410Fh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	TIES	—	—	SEL[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	SEL[1:0]	AGTIO 端子選択 (注1) (注3)	b1 b0 0 0: Pm (注2) /AGTIO を AGTIO として選択 ディープソフトウェアスタンバイモード時、Pm/AGTIO は AGTIO 入力端子として使用できません。 0 1: 設定禁止 1 0: P402/AGTIO を AGTIO として選択 ディープソフトウェアスタンバイモード時、P402/AGTIO は AGTIO 入力端子として使用できます。 P402/AGTIO は入力専用です。 1 1: P403/AGTIO を AGTIO として選択 ディープソフトウェアスタンバイモード時、P403/AGTIO は AGTIO 入力端子として使用できます。 P403/AGTIO は入力専用です。	R/W (注1)
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	TIES	AGTIO 入力許可	0: ソフトウェアスタンバイモード中、外部イベント入力を禁止 1: ソフトウェアスタンバイモード中、外部イベント入力を許可	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. ディープソフトウェアスタンバイモード時、P402/AGTIO および P403/AGTIO は、AGT の外部イベント入力端子として使用できます。ディープソフトウェアスタンバイモード時、Pm (注2) /AGTIO は、AGT の外部イベント入力端子として使用できません。P402/AGTIO および P403/AGTIO は入力専用です。Pm/AGTIO を選択した場合、ポート mn 端子機能選択レジスタを設定する必要があります。「20. I/O ポート」を参照してください。

注 2. m = 100, 301, 407, 705 (AGT0)、m = 204, 400 (AGT1)

注 3. P402/AGTIO および P403/AGTIO を選択した場合、VBTICTLR レジスタを設定する必要があります。詳細は、「12. バッテリバックアップ機能」を参照してください。

ディープソフトウェアスタンバイモードおよびソフトウェアスタンバイモードで AGTIO を使用するとき、AGTIOSEL レジスタで AGTIO 端子を設定します。AGTIOSEL レジスタは、8 ビットのメモリ操作命令によって設定できます。

SEL[1:0] ビット (AGTIO 端子選択)

AGTIO 端子の機能を選択します。

TIES ビット (AGTIO 入力許可)

外部イベント入力を許可または禁止します。

25.3 動作説明

25.3.1 リロードレジスタおよびカウンタの書き換え動作

動作モードにかかわらず、リロードレジスタとカウンタへの書き換え動作のタイミングは、AGTCR レジスタの TSTART ビット値、および AGTCMSR レジスタの TCMEA および TCMEB ビット値によって異なります。TSTART ビットが 0 (カウント停止) の場合、カウント値がリロードレジスタとカウンタに直接書き込まれます。TSTART ビットが 1 (カウント開始) で、かつ TCMEA および TCMEB ビットが 0 (コンペアマッチ A/B レジスタが無効) の場合、値がカウントソースと同期してリロードレジスタに書き込まれた後、次のカウントソースと同期してカウンタに書き込まれます。TSTART ビットが 1 (カウント開始) で、かつ TCMEA または TCMEB ビットが 1 (コンペアマッチ A/B レジスタが有効) の場合、値がカウントソースと同期してリロードレジスタに書き込まれた後、カウンタのアンダーフローと同期してカウンタに書き込まれます。

TSTART ビット値および TCMEA/TCMEB ビット値による書き換え動作のタイミングを図 25.2 および図 25.3 に示します。




図 25.2 TSTART ビット値、TCMEA および TCMEB ビット値による書き換え動作のタイミング (コンペアマッチレジスタ A および B が無効の場合)




図 25.3 TSTART ビット値および TCMEA または TCMEB ビット値による書き換え動作のタイミング (コンペアマッチレジスタ A または B が有効の場合)

25.3.2 リロードレジスタおよびコンペアレジスタ A/B の書き換え動作

動作モードにかかわらず、コンペアレジスタ A/B への書き換え動作のタイミングは、AGTCR レジスタの TSTART ビット値によって異なります。TSTART ビットが 0 (カウント停止) の場合、カウント値がリロードレジスタとコンペアレジスタ A/B に直接書き込まれます。TSTART ビットが 1 (カウント開始) の場合、値がカウントソースと同期してリロードレジスタに書き込まれた後、カウンタのアンダーフローと同期してコンペアレジスタに書き込まれます。

TSTART ビット値によるコンペアレジスタ A への書き換え動作のタイミングを図 25.4 に示します。コンペアレジスタ B のタイミングもコンペアレジスタ A と同じです。




図 25.4 TSTART ビット値による書き換え動作のタイミング (コンペアレジスタ A の場合)

25.3.3 タイマモード

タイマモードでは、AGT カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。タイマモードでは、カウント値がカウントソースの立ち上がりエッジごとに1ずつデクリメントします。カウント値が 0000h に達して、次のカウントソースが入力されると、アンダーフローが発生して割り込み要求が生成されます。

タイマモードでの動作例を図 25.5 に示します。




図 25.5 タイマモードでの動作例

25.3.4 パルス出力モード

パルス出力モードでは、カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントし、アンダーフローが発生するごとに AGTIO_n および AGTO_n 端子の出力レベルが反転します。

パルス出力モードでは、カウント値がカウントソースの立ち上がりエッジごとに1ずつデクリメントします。カウント値が 0000h に達して、次のカウントソースが入力されると、アンダーフローが発生して割り込み要求が生成されます。さらに、AGTIO_n および AGTO_n 端子からパルスを出力できます。その出力レベルは、アンダーフローが発生するたびに反転します。AGTO_n 端子からのパルス出力は、AGTIOC レジスタの TOE ビットで停止できます。出力レベルは、AGTIOC レジスタの TEDGSEL ビットで選択できます。

パルス出力モードでの動作例を図 25.6 に示します。




図 25.6 パルス出力モードでの動作例

25.3.5 イベントカウンタモード

イベントカウンタモードでは、カウンタはAGTIO_n端子への外部イベント信号入力によってデクリメントします。イベントをカウントする期間は、AGTIOCレジスタのTIOGT[1:0]ビットとAGTISRレジスタによってさまざまな設定が可能です。さらに、AGTIOCレジスタのTIPF[1:0]ビットによって、AGTIO_n入用のフィルタ機能を指定できます。イベントカウンタモードでも、AGTIO_n端子からトグル出力が可能です。

イベントカウンタモードでの動作例を図25.7に示します。




図 25.7 イベントカウンタモードでの動作例 1

イベントカウンタモードの指定期間 (AGTIOC レジスタの TIOGT[1:0] ビットが 01b) 中の動作例を図 25.8 に示します。




図 25.8 イベントカウンタモードでの動作例 2

- 注 1. 同期を制御するため、カウント動作が変更されるまでに、カウントソースの 2 サイクル分遅延が生じます。また、AGTEEn とサンプリングクロックの位相差によって、カウント開始のタイミングが 1 サイクル分ずれる可能性があります。
- 注 2. カウント動作は、カウント停止前の状態次第で、カウント開始直後にカウントソースの 2 サイクル内で実行される場合があります。カウント開始直後の 2 サイクル内のカウントを無効にするには、AGTCR レジスタの TSTOP ビットに 1 を書き込んで内部回路を初期化した後、カウント動作を開始する前に動作設定を完了します。

25.3.6 パルス幅測定モード

パルス幅測定モードでは、AGTIO_n 端子に入力される外部信号のパルス幅を測定します。AGTIOC レジスタの TEDGSEL ビットで指定したレベルが AGTIO_n 端子に入力されると、カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。指定した AGTIO_n 端子レベルが終了すると、カウンタは停止して、AGTCR レジスタの TEDGF ビットが 1 (アクティブエッジ受信) になり、割り込み要求が発生します。カウンタの停止中にカウント値を読み出すことで、パルス幅データが測定されます。また、測定中にカウンタがアンダーフローすると、AGTCR レジスタの TUNDF ビットが 1 になり、割り込み要求が発生します。

パルス幅測定モードでの動作例を図 25.9 に示します。




図 25.9 パルス幅測定モードでの動作例

25.3.7 パルス周期測定モード

パルス周期測定モードでは、AGTIO_n 端子に入力される外部信号のパルス周期を測定します。カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。AGTIOC レジスタの TEDGSEL ビットで指定した周期のパルスが AGTIO_n 端子に入力されると、カウントソースの立ち上がりエッジでカウント値が読み出しバッファに転送されます。リロードレジスタの値は、次の立ち上がりエッジでカウンタにロードされます。同時に、AGTCR レジスタの TEDGF ビットが 1 (アクティブエッジ受信) になり、割り込み要求が発生します。この時点で読み出しバッファ (AGT レジスタ) が読み出され、リロード値 (25.4.5 イベント番号、パルス幅、およびパルス周期の計算方法を参照) との差が入力パルスの周期データとなります。この周期データは、読み出しバッファが読み出されるまで保持されます。カウンタがアンダーフローすると、AGTCR レジスタの TUNDF ビットが 1 (アンダーフロー) になり、割り込み要求が発生します。

パルス周期測定モードでの動作例を図 25.10 に示します。

カウントソース周期の 2 倍よりも長い周期を持つ入力パルスのみが測定されます。また、Low 幅と High 幅は、両方ともカウントソースの周期より長くなければいけません。これらの条件よりも短いパルス周期が入力されると、その入力は無視される場合があります。




図 25.10 パルス周期測定モードでの動作例

25.3.8 コンペアマッチ機能

コンペアマッチ機能は、AGTCMA または AGTCMB レジスタの内容と AGT レジスタの内容の一致 (コンペアマッチ) を検出します。この機能は、AGTCMSR レジスタの TCMEA または TCMEB ビットが 1 (コンペアマッチ A レジスタまたはコンペアマッチ B レジスタが有効) の場合に有効となります。カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。AGT の値と AGTCMA または AGTCMB の値が一致した場合、AGTCR レジスタの TCMAF/TCMBF ビットが 1 (一致) になり、割り込み要求が発生します。

コンペアマッチ機能が有効の場合、リロードレジスタとカウンタでは、書き替え動作のタイミングが異なります。詳細は、[25.3.1 リロードレジスタおよびカウンタの書き換え動作](#)を参照してください。また、AGTOAn および AGTOBn 端子の出力レベルは、一致およびアンダーフローによって反転します。出力レベルは、AGTCMSR レジスタの TOPOLA または TOPOLB ビットで選択できます。

コンペアマッチモードでの動作例を [図 25.11](#) に示します。




図 25.11 コンペアマッチモードでの動作例 (TOPOLA = 0、TOPOLB = 0)

25.3.9 各モードの出力設定

各モードでの AGTOn、AGTIOOn、AGTOAn、および AGTOBn 端子の状態を表 25.5 ~ 表 25.8 に示します。

表 25.5 AGTOn端子の設定

動作モード	AGTIOCレジスタ		AGTOn端子出力
	TOEビット	TEDGSELビット	
全モード	1	1	反転出力
		0	通常出力
	0	0または1	出力禁止

表 25.6 AGTIOOn端子の設定

動作モード	AGTIOCレジスタ		AGTIOOn端子入出力
	TEDGSELビット		
タイマモード	0または1		入力 (使用しない)
パルス出力モード	1		通常出力
	0		反転出力
イベントカウンタモード	0または1		入力
パルス幅測定モード			
パルス周期測定モード			

表 25.7 AGTOAn端子の設定

動作モード	AGTCMSRレジスタ		AGTOAn端子出力
	TOEAビット	TOPOLAビット	
タイマモード	1	1	反転出力
		0	通常出力
	0	0または1	出力禁止 (使用しない)
パルス出力モード	1	1	反転出力
		0	通常出力
	0	0または1	出力禁止 (使用しない)
イベントカウンタモード	1	1	反転出力
		0	通常出力
	0	0または1	出力禁止 (使用しない)
パルス幅測定モード	0	0	禁止
パルス周期測定モード			

表 25.8 AGTOBn端子の設定

動作モード	AGTCMSRレジスタ		AGTOBn端子出力
	TOEBビット	TOPOLBビット	
タイマモード	1	1	反転出力
		0	通常出力
	0	0または1	出力禁止 (使用しない)
パルス出力モード	1	1	反転出力
		0	通常出力
	0	0または1	出力禁止 (使用しない)
イベントカウンタモード	1	1	反転出力
		0	通常出力
	0	0または1	出力禁止 (使用しない)
パルス幅測定モード	0	0	禁止
パルス周期測定モード			

25.3.10 スタンバイモード

AGT はソフトウェアスタンバイモードとディープソフトウェアスタンバイモードで動作可能です。カウント動作開始 (TSTART=1 および TCSTF=1) の状態で、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードに設定してください。

ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードで使用可能な設定を表 25.9 および表 25.10 に示します。

表 25.9 ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードで使用可能なAGT0の設定

動作モード	AGTMR1レジスタのTCK[2:0]ビット	動作クロック	CPUの回復要因
タイマモード	100bまたは110b	AGTLCLKまたはAGTSCLK	—
パルス出力モード	100bまたは110b	AGTLCLKまたはAGTSCLK	—
イベントカウンタモード	— (無効)	AGTIO _n	—
パルス幅測定モード	100bまたは110b	AGTLCLKまたはAGTSCLK	—
パルス周期測定モード	100bまたは110b	AGTLCLKまたはAGTSCLK	—

表 25.10 ソフトウェアスタンバイモードとディープソフトウェアスタンバイモードで使用可能なAGT1の設定

動作モード	AGTMR1レジスタのTCK[2:0]ビット	動作クロック	CPUの回復要因
タイマモード	100b、110b、または101b (注1)	AGTLCLK、AGTSCLK、 またはAGT0アンダーフロー	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
パルス出力モード	100b、110b、または101b (注1)	AGTLCLK、AGTSCLK、 またはAGT0アンダーフロー	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
イベントカウンタモード	— (無効)	AGTIO _n	<ul style="list-style-type: none"> アンダーフロー コンペアマッチ A/B
パルス幅測定モード	100b、110b、または101b (注1)	AGTLCLK、AGTSCLK、 またはAGT0アンダーフロー	<ul style="list-style-type: none"> アンダーフロー アクティブエッジ
パルス周期測定モード	100b、110b、または101b (注1)	AGTLCLK、AGTSCLK、 またはAGT0アンダーフロー	<ul style="list-style-type: none"> アンダーフロー アクティブエッジ

注. ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードの解除はAGT1のみです。

注1. AGT0が表 25.9 に示す状態で動作している場合のみ。

25.3.11 割り込み要因

AGT には、表 25.11 に示すように3種類の割り込み要因があります。

表 25.11 AGTの割り込み要因

名称	割り込み要因	DMAC/DTCの起動
AGT _n _AGTI	<ul style="list-style-type: none"> カウンタがアンダーフローしたとき 外部入力 (AGTIO) のアクティブ幅の測定がパルス幅測定モードで終了したとき 外部入力 (AGTIO) の設定エッジがパルス周期測定モードで入力されたとき 	可能
AGT _n _AGTCMAI	AGTとAGTCMAの値が一致したとき	可能
AGT _n _AGTCMBI	AGTとAGTCMBの値が一致したとき	可能

注. チャネル番号 (n=0 または1)

25.3.12 ELC へのイベント信号出力

AGT はイベントリンクコントローラ (ELC) を用いて、割り込み要求信号をイベント信号として使用することにより、指定したモジュールに対してリンク動作が可能です。AGT は、コンペアマッチ A、コンペアマッチ B、およびアンダーフロー/測定完了信号をイベント信号として出力します。詳細は、「[19. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

25.4 使用上の注意事項

25.4.1 カウント動作の開始および停止制御

- 動作モード (表 25.1 参照) がイベントカウンタモード以外に設定されている場合、またはカウントソースが AGT0 アンダーフロー (TCK[2:0]=101b) 以外に設定されている場合：
 - カウント停止中に AGTCR レジスタの TSTART ビットに 1 (カウント開始) を書き込んでも、カウントソースの 3 サイクル中は、AGTCR レジスタの TCSTF フラグは 0 (カウント停止) のままです。TCSTF フラグが 1 (カウント実行中) になるまで、TCSTF フラグ以外の AGT 関連レジスタ (注 1) にはアクセスしないでください。
 - カウント動作中に TSTART ビットに 0 (カウント停止) を書き込んでも、カウントソースの 3 サイクル中は、TCSTF フラグは 1 のままです。TCSTF フラグが 0 になったとき、カウントが停止します。TCSTF フラグが 0 になるまで、TCSTF フラグ以外の AGT 関連レジスタ (注 1) にはアクセスしないでください。
 - TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。詳細は、「14. 割り込みコントローラユニット (ICU)」を参照してください。

注 1. AGT 関連レジスタ : AGT、AGTCMA、AGTCMB、AGTCR、AGTMR1、AGTMR2、AGTIOC、AGTISR、および AGTCMSR

- 動作モード (表 25.1 参照) がイベントカウンタモードに設定されている場合、またはカウントソースが AGT0 アンダーフロー (TCK[2:0]=101b) に設定されている場合：
 - カウント停止中に AGTCR レジスタの TSTART ビットに 1 (カウント開始) を書き込んでも、PCLKB の 2 サイクル中は、AGTCR レジスタの TCSTF ビットは 0 (カウント停止) のままです。TCSTF ビットが 1 (カウント実行中) になるまで、TCSTF ビット以外の AGT 関連レジスタ (注 1) にはアクセスしないでください。
 - カウント動作中に TSTART ビットに 0 (カウント停止) を書き込んでも、PCLKB の 2 サイクル中は、TCSTF ビットは 1 のままです。TCSTF ビットが 0 になったとき、カウントが停止します。TCSTF ビットが 0 になるまで、TCSTF ビット以外の AGT 関連レジスタ (注 1) にはアクセスしないでください。
 - TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。詳細は、「14. 割り込みコントローラユニット (ICU)」を参照してください。

注 1. AGT 関連レジスタ : AGT、AGTCMA、AGTCMB、AGTCR、AGTMR1、AGTMR2、AGTIOC、AGTISR、および AGTCMSR

25.4.2 カウンタレジスタへのアクセス

AGTCR レジスタの TSTART および TCSTF ビットがともに 1 (カウント開始) の場合、AGT レジスタへ連続して書き込むときの書き込み間隔には、少なくともカウントソースクロックの 3 サイクル分の余裕が必要です。

25.4.3 モード変更時

AGTの動作モードに関連するレジスタ (AGTMR1、AGTMR2、AGTIOC、AGTISR、およびAGTCMSR) は、TSTART および TCSTF ビットがともに 0 (カウント停止) になって、カウントが停止した場合にのみ変更可能です。カウント動作中は、これらのレジスタを変更しないでください。

AGTの動作モードに関連するレジスタが変更されると、TEDGF、TUNDF、TCMAF、およびTCMBF ビットの値は不定となります。カウントを開始する前に、以下のビットに 0 を書き込んでください。

- TEDGF (アクティブエッジ未受信)
- TUNDF (アンダーフローなし)
- TCMAF (不一致)
- TCMBF (不一致)

25.4.4 デジタルフィルタ

デジタルフィルタの使用時に、TIPF[1:0] ビットを設定した後、およびAGTIOCレジスタのTEDGSEL ビットを変更した場合は、デジタルフィルタクロックの5サイクル内はタイマ動作を開始しないでください。

25.4.5 イベント番号、パルス幅、およびパルス周期の計算方法

- イベントカウントモードでは、イベント番号が以下のように計算されます。
イベント番号 = カウンタ [AGT レジスタ] の初期値 - アクティブイベント終了のカウンタ値
- パルス幅測定モードでは、パルス幅が以下のように計算されます。
パルス幅 = 測定停止のカウンタ値 - 次の測定停止のカウンタ値
- パルス周期測定モードでは、入力パルス周期が以下のように計算されます。
入力パルス周期 = (カウンタ [AGT レジスタ] の初期値 - 読み出しバッファの読み出し値) + 1

25.4.6 TSTOP ビットで強制的にカウントを停止した場合

AGTCR レジスタのTSTOP ビットでカウンタを強制的に停止した後、カウントソースの1サイクル間、下記のI/Oレジスタにアクセスしないでください。

- AGT
- AGTCMA
- AGTCMB
- AGTCR
- AGTMR1
- AGTMR2

25.4.7 カウントソースとして AGT0 アンダーフローを選択した場合

カウントソースとして AGT のアンダーフロー信号を選択した場合、以下の手順に従って AGT を操作してください。

(1) 動作開始手順

1. AGT0 および AGT1 を設定します。
2. AGT1 のカウント動作を開始します。
3. AGT0 のカウント動作を開始します。

(2) 動作停止手順

1. AGT0 のカウント動作を停止します。
2. AGT1 のカウント動作を停止します。
3. AGT1 のカウントソースクロックを停止します。(AGT1.AGTMR1.TCK[2:0] ビットに 000b を書き込む)

25.4.8 I/O レジスタのリセット

AGT の I/O レジスタは、異なる種類のリセットでは初期化されません。詳細は、「6. リセット」を参照してください。

25.4.9 カウントソースに PCLKB、PCLKB/8、または PCLKB/2 を選択した場合

リセット発生後、AGT の動作は保証されません。AGT 関連レジスタを再設定してください。

25.4.10 カウントソースに AGTSCLK または AGTLCLK を選択した場合

MSTPCRD レジスタの MSTPD2 ビットは、AGT1 レジスタにアクセスする場合を除き、1 にする必要があります。MSTPCRD レジスタの MSTPD3 ビットは、AGT0 レジスタにアクセスする場合を除き、1 にする必要があります。MSTPD2 ビットまたは MSTPD3 ビットが 0 の状態でリセットが発生した場合、AGT1 または AGT0 の動作は保証されません。AGT 関連レジスタを再設定してください。

25.4.11 クロックソースの切り替え

SCKSCR.CKSEL[2:0] ビットを使用してクロックソースを切り替えた場合、セレクトタからのクロック出力は切り替えたクロックの 4 サイクルの間停止します。したがって、AGTIO_n、AGTEE_n、もしくは両方の入力端子を外部イベント入力として使用する場合、クロックソースの切り替えはしないでください。外部イベント入力の使用中にクロックソースを切り替える場合、入力パルス幅を、切り替えたクロックソースの 4 サイクル分延長してください。

26. リアルタイムクロック (RTC)

26.1 概要

RTCには、カレンダーカウントモードとバイナリカウントモードの2種類のカウントモードがあり、レジスタ設定を切り替えることで使用します。カレンダーカウントモードは、2000年から2099年の100年間を、うるう年を自動で判定してカウントするモードです。バイナリカウントモードでは、RTCは秒をカウントし、その情報をシリアル値として保持します。バイナリカウントモードは、西暦以外のカレンダーに利用可能です。

時計カウンタのカウントソースとして、サブクロック発振器またはLOCOを選択できます。RTCは、カウントソースをプリスケアラで分周して得られた128Hzクロックを使用します。年、月、日、曜日、午前/午後(12時間モード時)、時、分、秒、または32ビットバイナリを1/128秒単位でカウントします。

表 26.1 に RTC の仕様を、図 26.1 にブロック図を、表 26.2 に入出力端子を示します。

表 26.1 RTCの仕様

項目	内容
カウントモード	カレンダーカウントモード/バイナリカウントモード
カウントソース (注1)	サブクロック発振器 (XCIN) または LOCO
時計/カレンダー機能	<ul style="list-style-type: none"> • カレンダーカウントモード 年、月、日、曜日、時、分、秒をカウント、BCD表示 12時間/24時間モード切り替え機能 30秒調整機能 (30秒未満は00秒に切り捨て、30秒以上は1分に切り上げ) うるう年自動補正機能 • バイナリカウントモード 秒を32ビットでカウント、バイナリ表示 • 両モード共通 スタート/ストップ機能 秒以下の桁のバイナリ表示 (1Hz、2Hz、4Hz、8Hz、16Hz、32Hz、64Hz) 時計誤差補正機能 クロック (1Hz/64Hz) 出力
割り込み	<ul style="list-style-type: none"> • アラーム割り込み (RTC_ALM) アラーム割り込み条件として、比較対象を下記から選択可能 カレンダーカウントモード: 年、月、日、曜日、時、分、秒 バイナリカウントモード: 32ビットバイナリカウンタの各ビット • 周期割り込み (RTC_PRD) 割り込み周期として、2秒、1秒、1/2秒、1/4秒、1/8秒、1/16秒、1/32秒、1/64秒、1/128秒、1/256秒から選択可能 • 桁上げ割り込み (RTC_CUP) 次のいずれかの条件で割り込み発生 • 64Hzカウンタから秒カウンタへ桁上げが生じたとき • 64Hzカウンタの変化とR64CNTレジスタの読み出しタイミングが重なったとき • アラーム割り込みまたは周期割り込みによる、ソフトウェアスタンバイモードまたはディープソフトウェアスタンバイモードからの復帰が可能
時間キャプチャ機能	<ul style="list-style-type: none"> • 時間キャプチャイベント入力端子のエッジ検出時に、時間のキャプチャが可能 イベント入力ごとに、月、日、時、分、および秒をキャプチャ、または32ビットバイナリカウンタ値をキャプチャ
イベントリンク機能	周期イベント出力 (RTC_PRD)

注 1. 必ず、周辺モジュールクロック (PCLKB) 周波数 ≥ カウントソースクロック周波数となるように設定してください。




図 26.1 RTC のブロック図

表 26.2 RTC の入出力端子

端子名	入出力	機能
XGIN	入力	32.768kHzの水晶振動子を接続します。
XCOU	出力	
RTCOUT	出力	1Hz/64Hzの波形出力に使用します。ただし、ディープソフトウェアスタンバイモード時には出力しません。
RTCIC0	入力	時間キャプチャイベント入力端子です。 RTCIC0~RTCIC2は、VBTTICLRレジスタで制御できます。 詳細については、「12. バッテリバックアップ機能」と「20. I/Oポート」を参照してください。
RTCIC1	入力	
RTCIC2	入力	

26.2 レジスタの説明

RTC レジスタの書き込み/読み出しは、[26.6.5 レジスタの書き込み/読み出し時の注意事項](#)に従って行ってください。

RTC レジスタのビットで、リセット後の値が x (不定) のビットは、リセットでは初期化されません。カウント動作時 (たとえば RCR2.START ビットが 1 のとき) に、RTC がリセット状態または低消費電力状態へ遷移した場合、年/月/曜日/日/時/分/秒/64Hz カウンタは動作を継続します。

注. レジスタへの書き込み中にリセットが発生すると、レジスタ値が破壊される可能性があります。また、レジスタ設定直後にソフトウェアスタンバイモードやディープソフトウェアスタンバイモードへ遷移しないでください。詳細は、[26.6.4 レジスタ設定後の低消費電力モードへの遷移について](#)を参照してください。

26.2.1 64Hz カウンタ (R64CNT)

アドレス [RTC.R64CNT 4004 4000h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	—	F1HZ	F2HZ	F4HZ	F8HZ	F16HZ	F32HZ	F64HZ
リセット後の値	0	x	x	x	x	x	x	x

x: 不定


ビット	シンボル	ビット名	機能	R/W
b0	F64HZ	64Hz	秒以下の桁の 1Hz~64Hz の状態を示します。	R
b1	F32HZ	32Hz		R
b2	F16HZ	16Hz		R
b3	F8HZ	8Hz		R
b4	F4HZ	4Hz		R
b5	F2HZ	2Hz		R
b6	F1HZ	1Hz		R
b7	—	予約ビット	読むと 0 が読めます。	R

R64CNT カウンタは、カレンダーカウントモード/バイナリカウントモード共通で使用します。64Hz カウンタ (R64CNT) は、128Hz クロックでアップカウントするカウンタで、秒周期を生成します。このカウンタを読み出すことで、秒以下の領域の状態を確認できます。

RTC ソフトウェアリセットまたは 30 秒調整により 00h にクリアされます。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.2 秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0)

(1) カレンダーカウントモード時

アドレス [RTC.RSECCNT 4004 4002h](#)


ビット	シンボル	ビット名	機能	R/W
b3-b0	SEC1[3:0]	1秒カウント	1秒ごとに0から9までカウントします。桁上げが生じると、十の位が+1されます。	R/W
b6-b4	SEC10[2:0]	10秒カウント	0から5までカウントして、60秒カウントを行います。	R/W
b7	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W

RSECCNT カウンタは、BCD コード化された秒の値の設定およびカウントに用いられます。64Hz カウンタの1秒ごとの桁上げによってカウント動作を行います。

設定可能範囲は10進で00～59です。これ以外の値が設定されると、RTCは正常に動作しません。このレジスタへ書き込む際は、必ず事前にRCR2のSTARTビットでカウント動作を停止させてください。

このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

(2) バイナリカウントモード時


アドレス [RTC.BCNT0 4004 4002h](#)

BCNT0は、書き込み/読み出し可能な32ビットバイナリカウンタのb7～b0で、64Hzカウンタの1秒ごとの桁上げによってカウント動作を行います。このレジスタへ書き込む際は、必ず事前にRCR2のSTARTビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.3 分カウンタ (RMINCNT) / バイナリカウンタ 1 (BCNT1)

(1) カレンダーカウントモード時

アドレス [RTC.RMINCNT 4004 4004h](#)




ビット	シンボル	ビット名	機能	R/W
b3-b0	MIN1[3:0]	1分カウント	1分ごとに0から9までカウントします。桁上げが生じると、十の位が+1されます。	R/W
b6-b4	MIN10[2:0]	10分カウント	0から5までカウントして、60分カウントを行います。	R/W
b7	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W

RMINCNT カウンタは、BCD コード化された分の値の設定およびカウントに用いられます。秒カウンタの1分ごとの桁上げによってカウント動作を行います。

設定可能範囲は10進 (BCD) で00～59です。この範囲にない値が設定されると、RTCは正常に動作しません。このレジスタへ書き込む際は、必ず事前にRCR2のSTARTビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

(2) バイナリカウントモード時

アドレス [RTC.BCNT1 4004 4004h](#)




BCNT1は、書き込み/読み出し可能な32ビットバイナリカウンタのb15～b8で、64Hzカウンタの1秒ごとの桁上げによってカウント動作を行います。このレジスタへ書き込む際は、必ず事前にRCR2のSTARTビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.4 時カウンタ (RHCNT) / バイナリカウンタ 2 (BCNT2)

(1) カレンダーカウントモード時

アドレス [RTC.RHCNT 4004 4006h](#)



x: 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	HR1[3:0]	1時間カウント	1時間に1回、0から9までカウントします。桁上げが生じると、十の位が+1されます。	R/W
b5-b4	HR10[1:0]	10時間カウント	一の位からの桁上げごとに1回、0から2までカウントします。	R/W
b6	PM	PM	時計カウンタの設定に対するAM/PMの選択 0: 午前 1: 午後	R/W
b7	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W


RHCNT カウンタは、BCD コード化された時間の値の設定およびカウントに用いられます。分カウンタの1時間ごとの桁上げによってカウント動作を行います。設定可能範囲は、時間モードビット (RCR2.HR24) の設定値に応じて以下のように異なります。

- RCR2.HR24 ビットが 0 の場合、00 ~ 11 (BCD)
- RCR2.HR24 ビットが 1 の場合、00 ~ 23 (BCD)

この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前に RCR2 の START ビットでカウント動作を停止させてください。PM ビットは、RCR2.HR24 ビットが 0 の場合にのみ有効です。それ以外では、PM ビットの値は無効です。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

(2) バイナリカウントモード時

アドレス [RTC.BCNT2 4004 4006h](#)




x: 不定

BCNT2 は、書き込み/読み出し可能な 32 ビットバイナリカウンタの b23 ~ b16 で、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。このレジスタへ書き込む際は、必ず事前に RCR2 の START ビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.5 曜日カウンタ (RWKCNT) / バイナリカウンタ 3 (BCNT3)

(1) カレンダーカウントモード時


アドレス [RTC.RWKCNT 4004 4008h](#)

x: 不定

ビット	シンボル	ビット名	機能	R/W
b2-b0	DAYW[2:0]	曜日カウンタ	b2 b0 0 0 0: 日 0 0 1: 月 0 1 0: 火 0 1 1: 水 1 0 0: 木 1 0 1: 金 1 1 0: 土 1 1 1: 設定禁止	R/W
b7-b3	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W

RWKCNT カウンタは、コード化された曜日の値の設定およびカウントに用いられます。時カウンタの1日ごとの桁上げによってカウント動作を行います。設定可能範囲は0～6です。この範囲にない値が設定されると、RTCは正常に動作しません。このレジスタへ書き込む際は、必ず事前にRCR2のSTARTビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

(2) バイナリカウントモード時


アドレス [RTC.BCNT3 4004 4008h](#)

x: 不定

BCNT3は、書き込み/読み出し可能な32ビットバイナリカウンタのb31～b24で、64Hzカウンタの1秒ごとの桁上げによってカウント動作を行います。このレジスタへ書き込む際は、必ず事前にRCR2のSTARTビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.6 日カウンタ (RDAYCNT)

アドレス [RTC.RDAYCNT 4004 400Ah](#)



x: 不定


ビット	シンボル	ビット名	機能	R/W
b3-b0	DATE1[3:0]	1日カウンタ	1日に1回、0から9までカウントします。桁上げが生じると、十の位が+1されます。	R/W
b5-b4	DATE10[1:0]	10日カウンタ	一の位からの桁上げごとに1回、0から3までカウントします。	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RDAYCNT カウンタは、カレンダーカウントモード時に使用され、BCD コード化された日の値を設定およびカウントします。時カウンタの1日ごとの桁上げによってカウント動作を行います。カウント動作は、月によっても、うるう年か否かによっても異なります。うるう年は、年カウンタ (RYRCNT) の値が 400、100、および 4 で割り切れるか否かで判定されます。

設定可能範囲は 10 進 (BCD) で 01 ~ 31 です。この範囲にない値が設定されると、RTC は正常に動作しません。値を設定する際は、指定可能な日数範囲が月によっても、うるう年か否かによっても異なるので注意してください。このレジスタへ書き込む際は、必ず事前に RCR2 の START ビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.7 月カウンタ (RMONCNT)

アドレス [RTC.RMONCNT 4004 400Ch](#)



x: 不定


ビット	シンボル	ビット名	機能	R/W
b3-b0	MON1[3:0]	1月カウンタ	1月に1回、0から9までカウントします。桁上げが生じると、十の位が+1されます。	R/W
b4	MON10	10月カウンタ	一の位からの桁上げごとに1回、0から1までカウントします。	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RMONCNT カウンタは、カレンダーカウントモード時に使用され、BCD コード化された月の値を設定およびカウントします。日カウンタの1月ごとの桁上げによってカウント動作を行います。

設定可能範囲は 10 進 (BCD) で 01 ~ 12 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前に RCR2 の START ビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.8 年カウンタ (RYRCNT)

アドレス RTC.RYRCNT 4004 400Eh



ビット	シンボル	ビット名	機能	R/W
b3-b0	YR1[3:0]	1年カウンタ	1年に1回、0から9までカウントします。桁上げが生じると、十の位が+1されます。	R/W
b7-b4	YR10[3:0]	10年カウンタ	一の位からの桁上げごとに1回、0から9までカウントします。十の位に桁上げが生じると、百の位が+1されます。	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


RYRCNT カウンタは、カレンダーカウントモード時に使用され、BCD コード化された年の値を設定およびカウントします。月カウンタの1年ごとの桁上げによってカウント動作を行います。

設定可能範囲は10進 (BCD) で00～99です。この範囲にない値が設定されると、RTCは正常に動作しません。このレジスタへ書き込む際は、必ず事前にRCR2のSTARTビットでカウント動作を停止させてください。このカウンタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。

26.2.9 秒アラームレジスタ (RSECAR) / バイナリカウンタ 0 アラームレジスタ (BCNT0AR)

(1) カレンダーカウントモード時

アドレス [RTC.RSECAR 4004 4010h](#)



ビット	シンボル	ビット名	機能	R/W
b3-b0	SEC1[3:0]	1 秒	一秒の位の設定値	R/W
b6-b4	SEC10[2:0]	10 秒	十秒の位の設定値	R/W
b7	ENB	ENB	0: このレジスタ値と RSECCNT カウンタ値の比較を行わない 1: このレジスタ値と RSECCNT カウンタ値の比較を行う	R/W


RSECAR レジスタは、BCD コード化された秒カウンタ (RSECCNT) に対応するアラームレジスタです。ENB ビットが 1 であれば、RSECAR レジスタ値が RSECCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

それぞれの値がすべて一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RSECAR レジスタの設定可能範囲は、10 進 (BCD) で 00 ~ 59 です。この範囲にない値が設定されると、RTC は正常に動作しません。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

(2) バイナリカウントモード時

アドレス [RTC.BCNT0AR 4004 4010h](#)




BCNT0AR は、32 ビットバイナリカウンタの b7 ~ b0 に対応する書き込み/読み出し可能なアラームレジスタです。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

26.2.10 分アラームレジスタ (RMINAR) / バイナリカウンタ 1 アラームレジスタ (BCNT1AR)

(1) カレンダーカウントモード時

アドレス [RTC.RMINAR 4004 4012h](#)



x: 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MIN1[3:0]	1分	一分の位の設定値	R/W
b6-b4	MIN10[2:0]	10分	十分の位の設定値	R/W
b7	ENB	ENB	0: このレジスタ値とRMINCNTカウンタ値の比較を行わない 1: このレジスタ値とRMINCNTカウンタ値の比較を行う	R/W


RMINAR レジスタは、BCD コード化された分カウンタ (RMINCNT) に対応するアラームレジスタです。ENB ビットが 1 であれば、RMINAR レジスタ値が RMINCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

それぞれの値がすべて一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RMINAR レジスタの設定可能範囲は、10 進 (BCD) で 00 ~ 59 です。この範囲にない値が設定されると、RTC は正常に動作しません。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

(2) バイナリカウントモード時

アドレス [RTC.BCNT1AR 4004 4012h](#)




x: 不定

BCNT1AR は、32 ビットバイナリカウンタの b15 ~ b8 に対応する書き込み/読み出し可能なアラームレジスタです。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

26.2.11 時アラームレジスタ (RHRAR) / バイナリカウンタ 2 アラームレジスタ (BCNT2AR)

(1) カレンダーカウントモード時

アドレス [RTC.RHRAR 4004 4014h](#)



ビット	シンボル	ビット名	機能	R/W
b3-b0	HR1[3:0]	1時間	一時間の位の設定値	R/W
b5-b4	HR10[1:0]	10時間	十時間の位の設定値	R/W
b6	PM	PM	時計アラームの設定 0: 午前 1: 午後	R/W
b7	ENB	ENB	0: このレジスタ値とRHCNTカウンタ値の比較を行わない 1: このレジスタ値とRHCNTカウンタ値の比較を行う	R/W

RHRAR レジスタは、BCD コード化された時カウンタ (RHCNT) に対応するアラームレジスタです。ENB ビットが 1 であれば、RHRAR レジスタ値が RHCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。


- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

それぞれの値がすべて一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。設定可能範囲は、時間モードビット (RCR2.HR24) の設定値に応じて以下のように異なります。

- RCR2.HR24 ビットが 0 の場合、00 ~ 11 (BCD)
- RCR2.HR24 ビットが 1 の場合、00 ~ 23 (BCD)

この範囲にない値が設定されると、RTC は正常に動作しません。RCR2.HR24 ビットが 0 の場合、必ず PM ビットを設定してください。RCR2.HR24 ビットが 1 の場合、PM ビットの設定は無効です。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

(2) バイナリカウントモード時

アドレス [RTC.BCNT2AR 4004 4014h](#)


x: 不定

BCNT2AR は、32 ビットバイナリカウンタの b23 ~ b16 に対応する書き込み/読み出し可能なアラームレジスタです。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

26.2.12 曜日アラームレジスタ (RWKAR) / バイナリカウンタ 3 アラームレジスタ (BCNT3AR)

(1) カレンダーカウントモード時

アドレス [RTC.RWKAR 4004 4016h](#)



x: 不定


ビット	シンボル	ビット名	機能	R/W
b2-b0	DAYW[2:0]	曜日設定	b2 b0 0 0 0: 日 0 0 1: 月 0 1 0: 火 0 1 1: 水 1 0 0: 木 1 0 1: 金 1 1 0: 土 1 1 1: 設定禁止	R/W
b6-b3	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W
b7	ENB	ENB	0: このレジスタ値とRWKCNTカウンタ値の比較を行わない 1: このレジスタ値とRWKCNTカウンタ値の比較を行う	R/W

RWKAR レジスタは、コード化された曜日カウンタ (RWKCNT) に対応するアラームレジスタです。ENB ビットが 1 であれば、RWKAR レジスタ値が RWKCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

それぞれの値がすべて一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RWKAR レジスタの設定可能範囲は、10 進 (BCD) で 0 ~ 6 です。この範囲にない値が設定されると、RTC は正常に動作しません。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

(2) バイナリカウントモード時

アドレス [RTC.BCNT3AR 4004 4016h](#)


x: 不定

BCNT3AR は、32 ビットバイナリカウンタの b31 ~ b24 に対応する書き込み/読み出し可能なアラームレジスタです。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

26.2.13 日アラームレジスタ (RDAYAR) / バイナリカウンタ 0 アラームイネーブルレジスタ (BCNT0AER)

(1) カレンダーカウントモード時

アドレス [RTC.RDAYAR 4004 4018h](#)



x: 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	DATE1[3:0]	1日	一日の位の設定値	R/W
b5-b4	DATE10[1:0]	10日	十日の位の設定値	R/W
b6	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W
b7	ENB	ENB	0: このレジスタ値とRDAYCNTカウンタ値の比較を行わない 1: このレジスタ値とRDAYCNTカウンタ値の比較を行う	R/W


RDAYAR レジスタは、BCD コード化された日カウンタ (RDAYCNT) に対応するアラームレジスタです。ENB ビットが 1 であれば、RDAYAR レジスタ値が RDAYCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

それぞれの値がすべて一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RDAYAR レジスタの設定可能範囲は、10 進 (BCD) で 01 ~ 31 です。この範囲にない値が設定されると、RTC は正常に動作しません。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

(2) バイナリカウントモード時

アドレス [RTC.BCNT0AER 4004 4018h](#)




x: 不定

BCNT0AER レジスタは、32 ビットバイナリカウンタの b7 ~ b0 に対応する書き込み/読み出し可能なアラーム許可設定に用いられます。ENB[31:0] ビットのうち、1 になっているビットに対応するバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) を比較して、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

26.2.14 月アラームレジスタ (RMONAR) / バイナリカウンタ 1 アラームイネーブルレジスタ (BCNT1AER)

(1) カレンダーカウントモード時

アドレス [RTC.RMONAR 4004 401Ah](#)



ビット	シンボル	ビット名	機能	R/W
b3-b0	MON1[3:0]	1月	一月の位の設定値	R/W
b4	MON10	10月	十月の位の設定値	R/W
b6-b5	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W
b7	ENB	ENB	0: このレジスタ値とRMONCNTカウンタ値の比較を行わない 1: このレジスタ値とRMONCNTカウンタ値の比較を行う	R/W


RMONAR レジスタは、BCD コード化された月カウンタ (RMONCNT) に対応するアラームレジスタです。ENB ビットが 1 であれば、RMONAR レジスタ値が RMONCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

それぞれの値がすべて一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RMONAR レジスタの設定可能範囲は、10 進 (BCD) で 01 ~ 12 です。この範囲にない値が設定されると、RTC は正常に動作しません。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

(2) バイナリカウントモード時

アドレス [RTC.BCNT1AER 4004 401Ah](#)




BCNT1AER レジスタは、32 ビットバイナリカウンタの b15 ~ b8 に対応する書き込み/読み出し可能なアラーム許可設定に用いられます。ENB[31:0] ビットのうち、1 になっているビットに対応するバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) を比較して、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

26.2.15 年アラームレジスタ (RYRAR) / バイナリカウンタ 2 アラームイネーブルレジスタ (BCNT2AER)

(1) カレンダーカウントモード時

アドレス [RTC.RYRAR 4004 401Ch](#)




x: 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	YR1[3:0]	1年	一年の位の設定値	R/W
b7-b4	YR10[3:0]	10年	十年の位の設定値	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RYRAR レジスタは、BCD コード化された年カウンタ (RYRCNT) に対応するアラームレジスタです。RYRAR レジスタの設定可能範囲は、10進 (BCD) で 00 ~ 99 です。この範囲にない値が設定されると、RTC は正常に動作しません。RTC ソフトウェアリセットを実行すると 0000h にクリアされます。

(2) バイナリカウントモード時

アドレス [RTC.BCNT2AER 4004 401Ch](#)




x: 不定

BCNT2AER レジスタは、32 ビットバイナリカウンタの b23 ~ b16 に対応する書き込み/読み出し可能なアラーム許可設定に用いられます。ENB[31:0] ビットのうち、1 になっているビットに対応するバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) を比較して、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RTC ソフトウェアリセットを実行すると 0000h にクリアされます。

26.2.16 年アラームイネーブルレジスタ (RYRAREN) / バイナリカウンタ 3 アラームイネーブルレジスタ (BCNT3AER)

(1) カレンダーカウントモード時

アドレス [RTC.RYRAREN 4004 401Eh](#)



ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	0を設定してください。読むと設定値が読めます。	R/W
b7	ENB	ENB	0: このレジスタ値とRYRCNTカウンタ値の比較を行わない 1: このレジスタ値とRYRCNTカウンタ値の比較を行う	R/W


RYRAREN レジスタの ENB ビットが 1 であれば、RYRAR レジスタ値が RYRCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

それぞれの値がすべて一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

(2) バイナリカウントモード時


アドレス [RTC.BCNT3AER 4004 401Eh](#)



BCNT3AER は、32 ビットバイナリカウンタの b31 ~ b24 に対応する書き込み/読み出し可能なアラーム許可設定用のレジスタです。ENB[31:0] ビットのうち、1 になっているビットに対応するバイナリカウンタ (BCNT[31:0]) とバイナリアラームレジスタ (BCNTAR[31:0]) を比較して、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。RTC ソフトウェアリセットを実行すると 00h にクリアされます。

26.2.17 RTC コントロールレジスタ 1 (RCR1)

アドレス RTC.RCR1 4004 4022h



ビット	シンボル	ビット名	機能	R/W																																				
b0	AIE	アラーム割り込み許可	0: アラーム割り込み要求を禁止 1: アラーム割り込み要求を許可	R/W																																				
b1	CIE	桁上げ割り込み許可	0: 桁上げ割り込み要求を禁止 1: 桁上げ割り込み要求を許可	R/W																																				
b2	PIE	周期割り込み許可	0: 周期割り込み要求を禁止 1: 周期割り込み要求を許可	R/W																																				
b3	RTCOS	RTCOUT 出力選択	0: RTCOUT は 1Hz を出力 1: RTCOUT は 64Hz を出力	R/W																																				
b7-b4	PES[3:0]	周期割り込み選択	<table border="0"> <tr> <td>b7</td> <td>b4</td> <td></td> </tr> <tr> <td>0 1 1 0</td> <td></td> <td>: 1/256 秒ごとに周期割り込みを発生 (注1)</td> </tr> <tr> <td>0 1 1 1</td> <td></td> <td>: 1/128 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 0 0 0</td> <td></td> <td>: 1/64 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 0 0 1</td> <td></td> <td>: 1/32 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 0 1 0</td> <td></td> <td>: 1/16 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 0 1 1</td> <td></td> <td>: 1/8 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 1 0 0</td> <td></td> <td>: 1/4 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 1 0 1</td> <td></td> <td>: 1/2 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 1 1 0</td> <td></td> <td>: 1 秒ごとに周期割り込みを発生</td> </tr> <tr> <td>1 1 1 1</td> <td></td> <td>: 2 秒ごとに周期割り込みを発生</td> </tr> <tr> <td colspan="3">上記以外の設定: 周期割り込みは発生しない</td> </tr> </table>	b7	b4		0 1 1 0		: 1/256 秒ごとに周期割り込みを発生 (注1)	0 1 1 1		: 1/128 秒ごとに周期割り込みを発生	1 0 0 0		: 1/64 秒ごとに周期割り込みを発生	1 0 0 1		: 1/32 秒ごとに周期割り込みを発生	1 0 1 0		: 1/16 秒ごとに周期割り込みを発生	1 0 1 1		: 1/8 秒ごとに周期割り込みを発生	1 1 0 0		: 1/4 秒ごとに周期割り込みを発生	1 1 0 1		: 1/2 秒ごとに周期割り込みを発生	1 1 1 0		: 1 秒ごとに周期割り込みを発生	1 1 1 1		: 2 秒ごとに周期割り込みを発生	上記以外の設定: 周期割り込みは発生しない			R/W
b7	b4																																							
0 1 1 0		: 1/256 秒ごとに周期割り込みを発生 (注1)																																						
0 1 1 1		: 1/128 秒ごとに周期割り込みを発生																																						
1 0 0 0		: 1/64 秒ごとに周期割り込みを発生																																						
1 0 0 1		: 1/32 秒ごとに周期割り込みを発生																																						
1 0 1 0		: 1/16 秒ごとに周期割り込みを発生																																						
1 0 1 1		: 1/8 秒ごとに周期割り込みを発生																																						
1 1 0 0		: 1/4 秒ごとに周期割り込みを発生																																						
1 1 0 1		: 1/2 秒ごとに周期割り込みを発生																																						
1 1 1 0		: 1 秒ごとに周期割り込みを発生																																						
1 1 1 1		: 2 秒ごとに周期割り込みを発生																																						
上記以外の設定: 周期割り込みは発生しない																																								

注 1. PES[3:0] ビット = 0110b のときに LOCO を選択 (RCR4.RCKSEL ビット = 1) すると、周期割り込みは 1/128 秒ごとに発生します。

RCR1 レジスタは、カレンダーカウントモード/バイナリカウントモード共通で使用します。AIE、PIE、PES[3:0] ビットは、カウントソースに同期して更新されます。RCR1 レジスタを書き換えた場合は、全ビットが更新されたことを確認してから次の処理を実行してください。

AIE ビット (アラーム割り込み許可)

アラーム割り込み要求を許可または禁止します。

ディープソフトウェアスタンバイモード時にカウンタとアラームの設定時刻が一致した場合、AIE ビット値とは無関係に、MCU はこのモードから復帰します。

CIE ビット (桁上げ割り込み許可)

RSECCNT/BCNT0 カウンタへの桁上げが生じたとき、または 64Hz カウンタの読み出し中に 64Hz カウンタ (R64CNT) への桁上げが生じたときの割り込み要求の許可/禁止を選択します。

PIE ビット (周期割り込み許可)

周期割り込み要求の許可/禁止を選択します。

ディープソフトウェアスタンバイモード時にカウンタと PES[3:0] ビットの設定周期が一致した場合、PIE ビット値とは無関係に、MCU はこのモードから復帰します。

RTCOS ビット (RTCOOUT 出力選択)

RTCOOUT の出力周期を選択します。RTCOS ビットは、カウント動作停止 (RCR2.START ビット=0)、かつ RTCOUT 出力禁止 (RCR2.RTCOE ビット=0) のときに書き換えてください。RTCOOUT を外部端子に出力する場合は、RCR2.RTCOE ビットを許可にしてください。I/O ポートの制御については、[20.5.1 端子機能の設定手順](#)を参照してください。

PES[3:0] ビット (周期割り込み選択)

周期割り込みの周期を設定します。これらのビットで設定した周期に応じて周期割り込みが発生します。

26.2.18 RTC コントロールレジスタ 2 (RCR2)

(1) カレンダーカウントモード時

アドレス RTC.RCR2 4004 4024h

	b7	b6	b5	b4	b3	b2	b1	b0
	CNTMD	HR24	AADJP	AADJE	RTC0E	ADJ30	RESET	START
リセット後の値	x	x	x	x	0	0	0	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	START	スタート	0: プリスケアラと時計カウンタは停止 1: プリスケアラと時計カウンタは通常動作	R/W
b1	RESET	RTCソフトウェアリセット	<ul style="list-style-type: none"> 書き込み時 0: 無効 (0の書き込みは無効です) 1: プリスケアラおよびRTCソフトウェアリセット対象レジスタ (注1) を初期化 読み出し時 0: 通常の時計動作中またはRTCソフトウェアリセット完了 1: RTCソフトウェアリセット処理中 	R/W
b2	ADJ30	30秒調整	<ul style="list-style-type: none"> 書き込み時 0: 無効 (0の書き込みは無効です) 1: 30秒調整を実行 読み出し時 0: 通常の時計動作中または30秒調整が完了 1: 30秒調整処理中 	R/W
b3	RTC0E	RTCOUT出力許可	0: RTCOUT出力を禁止 1: RTCOUT出力を許可	R/W
b4	AADJE	自動補正有効 (注2)	0: 自動補正は無効 1: 自動補正は有効	R/W
b5	AADJP	自動補正周期選択 (注2)	0: 1分ごとにプリスケアラのカウンタ値に対して RADJ.ADJ[5:0] ビット値を加減算 1: 10秒ごとにプリスケアラのカウンタ値に対して RADJ.ADJ[5:0] ビット値を加減算	R/W
b6	HR24	時間モード	0: RTCは12時間モードで動作 1: RTCは24時間モードで動作	R/W
b7	CNTMD	カウントモード選択	0: カレンダーカウントモード 1: バイナリカウントモード	R/W

注 1. R64CNT, RSECAR/BCNT0AR, RMINAR/BCNT1AR, RHRAR/BCNT2AR, RWKAR/BCNT3AR, RDAYAR/BCNT0AER, RMONAR/BCNT1AER, RYRAR/BCNT2AER, RYRAREN/BCNT3AER, RADJ, RTCCRY, RSECCPY/BCNT0CPY, RMINCPY/BCNT1CPY, RHRCPPY/BCNT2CPY, RDAYCPY/BCNT3CPY, RMONCPY, RCR2.ADJ30, RCR2.AADJE, RCR2.AADJP

注 2. LOCO を選択した場合、本ビットの設定は無効です。

RCR2 レジスタは、時間モード、自動補正機能、RTCOUT 出力許可、30 秒調整、RTC ソフトウェアリセット、およびカウンタ制御に関するレジスタです。

START ビット (スタート)

プリスケアラまたは時計カウンタの動作を停止または再開します。本ビットは、カウンタソースの次の周期に同期して更新されます。START ビットを書き換えた場合は、このビットが更新されたことを確認してから次の処理を実行してください。

RESET ビット (RTC ソフトウェアリセット)

プリスケアラと RTC ソフトウェアリセット対象レジスタを初期化します。RESET ビットに 1 を書くと、カウントソースに同期して初期化が始まります。初期化が完了すると RESET ビットは自動的に 0 にクリアされます。本ビットが 0 であることを確認してから次の処理を実行してください。

ADJ30 ビット (30 秒調整)

30 秒調整を行います。

ADJ30 ビットに 1 を書くと、RSECCNT カウンタ値が 30 秒未満の場合は 00 秒に切り捨てられ、30 秒以上の場合は 1 分に切り上げられます。

30 秒調整は、カウントソースに同期して行われます。ADJ30 ビットに 1 を書いた場合、30 秒調整が完了すると ADJ30 ビットは自動的に 0 になります。ADJ30 ビットに 1 を書いた場合は、このビットが 0 になったことを確認してから次の処理を実行してください。30 秒調整を実行すると、プリスケアラと R64CNT カウンタもリセットされます。RTC ソフトウェアリセットを実行すると、ADJ30 ビットは 0 にクリアされます。

RTCOE ビット (RTCOUT 出力許可)

RTCOUT 端子からの 1Hz/64Hz クロック信号出力を許可します。

RTCOE ビット値を変更する前に、START ビットでカウント動作を停止させてください。カウント動作の停止 (START ビットへの 0 の書き込み) と、RTCOE ビット値の変更は、同時に行わないでください。

RTCOUT を外部端子から出力する場合は、RTCOE ビットを許可にするとともに、この端子にポート制御を設定してください。

AADJE ビット (自動補正有効)

自動補正機能を制御 (有効または無効) します。

AADJE ビット値を変更する前に、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてください。

RTC ソフトウェアリセットを実行すると、AADJE ビットは 0 にクリアされます。

AADJP ビット (自動補正周期選択)

自動補正の周期を選択します。

AADJP ビット値の変更は、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてから行ってください。

RTC ソフトウェアリセットを実行すると、AADJP ビットは 0 にクリアされます。

HR24 ビット (時間モード)

RTC を 12 時間モードと 24 時間モードのどちらで動作させるかを指定します。

HR24 ビット値の変更は、START ビットでカウント動作を停止させてから行ってください。カウント動作の停止 (START ビットへの 0 の書き込み) と、HR24 ビット値の変更は、同時に行わないでください。

CNTMD ビット (カウントモード選択)

RTC をカレンダーカウントモードとバイナリカウントモードのどちらで動作させるかを指定します。

カウントモード設定時は、RTC ソフトウェアリセットを実行し、初期設定からやり直してください。本ビットはカウントソースに同期して更新され、RTC ソフトウェアリセットが完了する前に値が確定します。

初期設定の詳細は、[26.3.1 電源投入後のレジスタ初期設定の概要](#)を参照してください。

(2) バイナリカウントモード時

アドレス RTC.RCR2 4004 4024h

	b7	b6	b5	b4	b3	b2	b1	b0
	CNTM D	—	AADJP	AADJE	RTC OE	—	RESET	START
リセット後の値	x	x	x	x	0	0	0	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	START	スタート	0: 32ビットバイナリカウンタ、64Hzカウンタ、およびプリスケアラを停止 1: 32ビットバイナリカウンタ、64Hzカウンタ、およびプリスケアラを通常動作	R/W
b1	RESET	RTCソフトウェアリセット	<ul style="list-style-type: none"> 書き込み時 0: 無効 (0の書き込みは無効です) 1: プリスケアラおよびRTCソフトウェアリセット対象レジスタ (注1) を初期化 読み出し時 0: 通常の時計動作中またはRTCソフトウェアリセット完了 1: RTCソフトウェアリセット処理中 	R/W
b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b3	RTC OE	RTCOUT出力許可	0: RTCOUT出力を禁止 1: RTCOUT出力を許可	R/W
b4	AADJE	自動補正有効 (注2)	0: 自動補正は無効 1: 自動補正は有効	R/W
b5	AADJP	自動補正周期選択 (注2)	0: 32秒ごとにプリスケアラのカウンタ値に対して RADJ.ADJ[5:0] ビット値を加減算 1: 8秒ごとにプリスケアラのカウンタ値に対して RADJ.ADJ[5:0] ビット値を加減算	R/W
b6	—	予約ビット	読んだ場合、その値は不定。書く場合、0としてください。	R/W
b7	CNTMD	カウントモード選択	0: カレンダーカウントモード 1: バイナリカウントモード	R/W

注 1. R64CNT, RSECAR/BCNT0AR, RMINAR/BCNT1AR, RHRAR/BCNT2AR, RWKAR/BCNT3AR, RDAYAR/BCNT0AER, RMONAR/BCNT1AER, RYRAR/BCNT2AER, RYRAREN/BCNT3AER, RADJ, RTCCRY, RSECCPY/BCNT0CPy, RMINCPy/BCNT1CPy, RHRCpy/BCNT2CPy, RDAYCPy/BCNT3CPy, RMONCPy, RCR2.ADJ30, RCR2.AADJE, RCR2.AADJP

注 2. LOCO を選択した場合、本ビットの設定は無効です。

START ビット (スタート)

プリスケアラまたはカウンタ (時計) の動作を停止または再開します。本ビットは、カウントソースに同期して更新されます。START ビットを書き換えた場合は、このビットが更新されたことを確認してから次の処理を実行してください。

RESET ビット (RTC ソフトウェアリセット)

プリスケアラと RTC ソフトウェアリセット対象レジスタを初期化します。RESET ビットに 1 を書くと、カウントソースに同期して初期化が始まります。初期化が完了すると、RESET ビットは自動的に 0 になります。RESET ビットに 1 を書いた場合は、このビットが 0 になったことを確認してから次の処理を実行してください。

RTC OE ビット (RTCOUT 出力許可)

RTCOUT 端子からの 1Hz/64Hz クロック信号出力を許可します。

RTC OE ビット値を変更する前に、START ビットでカウント動作を停止させてください。カウント動作の停止 (START ビットへの 0 の書き込み) と、RTC OE ビット値の変更は、同時に行わないでください。RTCOUT 信号を外部端子から出力する場合は、このビットを許可にするとともに、ポート制御を有効にしてください。

AADJE ビット (自動補正有効)

自動補正機能を制御 (有効または無効に) します。

AADJE ビット値を変更する前に、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてください。RTC ソフトウェアリセットを実行すると、AADJE ビットは 0 にクリアされます。

AADJP ビット (自動補正周期選択)

自動補正の周期を選択します。

バイナリカウントモードでは、32 秒ごとまたは 8 秒ごとの補正周期を選択できます。

AADJP ビット値の変更は、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてから行ってください。RTC ソフトウェアリセットを実行すると、AADJP ビットは 0 にクリアされます。

CNTMD ビット (カウントモード選択)

RTC をカレンダーカウントモードとバイナリカウントモードのどちらで動作させるかを指定します。

カウントモード設定時は、RTC ソフトウェアリセットを実行し、初期設定からやり直してください。本ビットはカウントソースに同期して更新され、RTC ソフトウェアリセットが完了する前に値が確定します。

初期設定の詳細は、[26.3.1 電源投入後のレジスタ初期設定の概要](#)を参照してください。

26.2.19 RTC コントロールレジスタ 4 (RCR4)

アドレス RTC.RCR4 4004 4028h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	RCKSEL
リセット後の値	0	0	0	0	0	0	0	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	RCKSEL	カウントソース選択	0: サブクロック発振器を選択 1: LOCOを選択	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RCR4 レジスタは、カウントソースを選択するためのレジスタで、カレンダーカウントモード/バイナリカウントモード共通で使用します。

RCKSEL ビットが0のときサブクロック発振器を使用して時計のカウント動作を行います。RCKSEL ビットを1にすると、LOCOを使用して時計のカウント動作を行います。


RCKSEL ビット (カウントソース選択)

カウントソースを、サブクロック発振器と LOCO から選択します。

カウントソースの選択は、電源投入後、RTC レジスタの初期設定前に一度だけ行ってください。


26.2.20 周波数レジスタ (RFRH/RFRL)

アドレス RTC.RFRH 4004 402Ah



ビット	シンボル	ビット名	機能	R/W
b0	RFC16	予約ビット	コールドスタート後、RFRL レジスタに書き込む前に0を書いてください。	R/W
b15-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

アドレス RTC.RFRL 4004 402Ch



ビット	シンボル	ビット名	機能	R/W
b15-b0	RFC[15:0]	周波数比較値	LOCO使用時は、このレジスタに00FFhを書いてください。	R/W

RFRL レジスタは、LOCO 選択時のプリスケアラを制御するレジスタです。

RTC の時計カウンタは、128Hz クロック信号を基本クロックとして動作します。そのため、LOCO を選択した場合、プリスケアラで LOCO が分周されて 128Hz クロック信号が生成されます。RFC[15:0] ビットには、LOCO 周波数から 128Hz クロックを生成するための周波数比較値を設定します。コールドスタート後、RFC[15:0] へ書き込む前に、RFRH レジスタに 0000h を書き込んでください。

周波数比較値の設定可能範囲は、0007h ~ 01FFh です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへの書き込みは、必ず事前に RCR2.START ビットでカウント動作を停止させてから行ってください。周辺モジュールクロックと LOCO の動作周波数は、「周辺モジュールクロック ≧ LOCO」となるようにしてください。


周波数比較値計算方法：

$$\text{RFC}[15:0] = (\text{LOCO クロック周波数}) \div 128 - 1$$

LOCO 周波数が 32.768kHz の場合、RFRL レジスタは 00FFh にしてください。

26.2.21 時計誤差補正レジスタ (RADJ)

アドレス RTC.RADJ 4004 402Eh



ビット	シンボル	ビット名	機能	R/W
b5-b0	ADJ[5:0]	補正值	プリスケアラに対する補正值を設定します。	R/W
b7-b6	PMADJ[1:0]	プラスマイナス	b7 b6 0 0: 補正動作を行わない 0 1: プリスケアラに対して値を加算して補正を行う 1 0: プリスケアラに対して値を減算して補正を行う 1 1: 設定禁止	R/W

プリスケアラに対して値を加算または減算することによって補正を行います。自動補正機能有効ビット (RCR2.AADJE) が 0 であると、RADJ レジスタへの書き込み時に補正を行います。RCR2.AADJE ビットが 1 であると、自動補正周期選択ビット (RCR2.AADJP) で設定した間隔で補正を行います。

ソフトウェア設定による補正 (自動補正が無効) では、レジスタの設定後、カウントソースの 320 サイクル以内に次の補正值を設定すると、現在の補正值の設定が無効となる場合があります。連続して補正を行う場合は、レジスタの設定後、カウントソースで 320 サイクル以上待ってから次の補正值を設定してください。

RADJ レジスタは、カウントソースに同期して更新されます。RADJ レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。RTC ソフトウェアリセットを実行すると 00h にクリアされます。サブクロック発振器を選択した場合にのみ、本レジスタの設定が有効になります。LOCO を選択した場合、補正は行われません。

ADJ[5:0] ビット (補正值)


プリスケアラに対する補正值 (サブクロックのサイクル数) を設定します。

PMADJ[1:0] ビット (プラスマイナス)

ADJ[5:0] ビットで設定した誤差補正值に従って、時計を進めるか、遅らせるかを選択します。

26.2.22 時間キャプチャコントロールレジスタ y (RTCCRY) (y = 0 ~ 2)

アドレス RTC.RTCCR0 4004 4040h, RTC.RTCCR1 4004 4042h, RTC.RTCCR2 4004 4044h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TCCT[1:0]	時間キャプチャ制御	b1 b0 0 0: イベントを検出しない 0 1: 立ち上がりエッジを検出 1 0: 立ち下がりエッジを検出 1 1: 両エッジを検出	R/W
b2	TCST	時間キャプチャステータス	0: イベント検出なし 1: イベント検出あり (注1)	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	TCNF[1:0]	時間キャプチャノイズフィルタ制御	b5 b4 0 0: ノイズフィルタ OFF 0 1: 設定禁止 1 0: ノイズフィルタ ON (カウントソース) 1 1: ノイズフィルタ ON (カウントソースの32分周)	R/W
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	TCEN	時間キャプチャイベント入力端子有効	0: RTCICn (n = 0 ~ 2) 端子は時間キャプチャイベント入力として無効 1: RTCICn (n = 0 ~ 2) 端子は時間キャプチャイベント入力として有効	R/W

注 1. イベントが検出されたことを示します。1の書き込みは無効です。0を書き込むと0になります。

RTCCRY レジスタは、カレンダーカウントモード/バイナリカウントモード共通で使用します。RTCCR0 レジスタが RTCIC0 端子、RTCCR1 レジスタが RTCIC1 端子、RTCCR2 レジスタが RTCIC2 端子をそれぞれ制御します。

RTCCRY レジスタは、カウントソースに同期して更新されます。RTCCRY レジスタを書き換えた場合は、TCST ビット以外の全ビットが更新されたことを確認してから次の処理を実行してください。RTC ソフトウェアリセットを実行すると 00h にクリアされます。RTCICn を時間キャプチャ端子として使用する場合、VBTICTLR.VCHnIEN ビット (n = 0 ~ 2) を 1 にしてください。詳細は、「12. バッテリバックアップ機能」を参照してください。

TCCT[1:0] ビット (時間キャプチャ制御)

時間キャプチャイベント入力端子 (RTCIC0、RTCIC1、RTCIC2) のエッジ検出を制御します。検出するエッジの選択が可能です。TCCT[1:0] ビットは、VBTICTLR.VCHnIEN ビットが 1 の状態で設定してください。

TCST ビット (時間キャプチャステータス)

時間キャプチャイベント入力端子 (RTCIC0、RTCIC1、RTCIC2) のイベントが検出されたことを示します。TCST ビットが 0 の場合、イベントは検出されていないことを示します。TCST ビットが 1 の場合、対応する端子でイベントが検出されたこと、およびキャプチャレジスタが有効であることを示します。複数回イベントが検出された場合は、最初のイベントのキャプチャ時刻を保持します。

カウント動作が停止中 (RCR2.START ビットが 0 のとき) にイベントを検出した場合、そのキャプチャ値は保証されません。その場合は、TCST ビットを 0 にしてキャプチャ値を削除してください。TCST ビットに 0 を書き込むことで、TCST ビットを 0 にできます。0 以外の値の書き込みは無効です。

TCST ビットの設定は、TCCT[1:0] ビットが 00b (イベント検出しない) の状態で行ってください。TCST ビットは、カウントソースに同期して 0 になります。TCST ビットを 0 にした場合、このビットが更新されたことを確認してから追加処理を実行してください。

TCNF[1:0] ビット (時間キャプチャノイズフィルタ制御)

時間キャプチャイベント入力端子 (RTCIC0、RTCIC1、RTCIC2) のノイズフィルタを制御します。

ノイズフィルタが ON の場合、カウントソースの 1 分周または 32 分周を選択できます。このとき、時間キャプチャイベント入力端子の入力レベルが設定したサンプリング周期で 3 回連続して一致すると、その入力レベルが確定します。

TCNF[1:0] ビットの設定は、TCCT[1:0] ビットが 00b (イベント検出しない) の状態で行ってください。ノイズフィルタを使用する場合は、TCNF[1:0] ビットの設定後、設定したサンプリング周期の 3 周期分待った後、TCCT[1:0] ビットの設定を行ってください。また、TCNF[1:0] ビットの設定は、VBTICTLR.VCHnIEN ビットが 1 の状態で行ってください。


TCEN ビット (時間キャプチャイベント入力端子有効)

時間キャプチャイベント入力端子 (RTCIC0、RTCIC1、および RTCIC2) を有効または無効にします。時間キャプチャイベント入力端子に複数の機能を割り当てる場合は、最初に VBTICTLR レジスタを設定してください。TCEN ビットを 0 にする場合、TCCT[1:0] ビットも 00b にしてください。

26.2.23 秒キャプチャレジスタ y (RSECCPy) (y = 0 ~ 2) / BCNT0 キャプチャレジスタ y (BCNT0CPy) (y = 0 ~ 2)

(1) カレンダーカウントモード時

アドレス [RTC.RSECCP0 4004 4052h](#), [RTC.RSECCP1 4004 4062h](#), [RTC.RSECCP2 4004 4072h](#)



x: 不定


ビット	シンボル	ビット名	機能	R/W
b3-b0	SEC1[3:0]	1秒キャプチャ	一秒の位のキャプチャ値を示します。	R
b6-b4	SEC10[2:0]	10秒キャプチャ	十秒の位のキャプチャ値を示します。	R
b7	—	予約ビット	RTCソフトウェアリセット後、読むと0が読めます。	R

RSECCPy レジスタは、時間キャプチャイベント検出時に RSECCNT カウンタ値をキャプチャする読み出し専用のレジスタです。

RTCIC0 端子によるイベント検出時は RSECCP0 レジスタに、RTCIC1 端子によるイベント検出時は RSECCP1 レジスタに、そして RTCIC2 端子によるイベント検出時は RSECCP2 レジスタに、それぞれイベント検出時刻を格納します。RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCrY.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

(2) バイナリカウントモード時

アドレス [RTC.BCNT0CP0 4004 4052h](#), [RTC.BCNT0CP1 4004 4062h](#), [RTC.BCNT0CP2 4004 4072h](#)



x: 不定


BCNT0CPy レジスタは、時間キャプチャイベント検出時に BCNT0 カウンタ値をキャプチャする読み出し専用のレジスタです。RTCIC0 端子によるイベント検出時は BCNT0CP0 レジスタに、RTCIC1 端子によるイベント検出時は BCNT0CP1 レジスタに、そして RTCIC2 端子によるイベント検出時は BCNT0CP2 レジスタに、それぞれイベント検出時刻を格納します。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCrY.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

26.2.24 分キャプチャレジスタ y (RMINCPy) (y = 0 ~ 2) / BCNT1 キャプチャレジスタ y (BCNT1CPy) (y = 0 ~ 2)

(1) カレンダーカウントモード時

アドレス [RTC.RMINCP0 4004 4054h](#), [RTC.RMINCP1 4004 4064h](#), [RTC.RMINCP2 4004 4074h](#)



ビット	シンボル	ビット名	機能	R/W
b3-b0	MIN1[3:0]	1分キャプチャ	一分の位のキャプチャ値を示します。	R
b6-b4	MIN10[2:0]	10分キャプチャ	十分の位のキャプチャ値を示します。	R
b7	—	予約ビット	RTCソフトウェアリセット後、読むと0が読めます。	R


RMINCPy レジスタは、時間キャプチャイベント検出時に RMINCNT カウンタ値をキャプチャする読み出し専用のレジスタです。

RTCIC0 端子によるイベント検出時は RMINCP0 レジスタに、RTCIC1 端子によるイベント検出時は RMINCP1 レジスタに、そして RTCIC2 端子によるイベント検出時は RMINCP2 レジスタに、それぞれイベント検出時刻を格納します。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCRY.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

(2) バイナリカウントモード時

アドレス [RTC.BCNT1CP0 4004 4054h](#), [RTC.BCNT1CP1 4004 4064h](#), [RTC.BCNT1CP2 4004 4074h](#)



BCNT1CPy レジスタは、時間キャプチャイベント検出時に BCNT1 カウンタ値をキャプチャする読み出し専用のレジスタです。


RTCIC0 端子によるイベント検出時は BCNT1CP0 レジスタに、RTCIC1 端子によるイベント検出時は BCNT1CP1 レジスタに、そして RTCIC2 端子によるイベント検出時は BCNT1CP2 レジスタに、それぞれイベント検出時刻を格納します。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCRY.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

26.2.25 時キャプチャレジスタ y (RHRCPy) (y = 0 ~ 2) / BCNT2 キャプチャレジスタ y (BCNT2CPy) (y = 0 ~ 2)

(1) カレンダーカウントモード時

アドレス [RTC.RHRCP0 4004 4056h](#), [RTC.RHRCP1 4004 4066h](#), [RTC.RHRCP2 4004 4076h](#)



ビット	シンボル	ビット名	機能	R/W
b3-b0	HR1[3:0]	1時間キャプチャ	一時間の位のキャプチャ値を示します。	R
b5-b4	HR10[1:0]	10時間キャプチャ	十時間の位のキャプチャ値を示します。	R
b6	PM	PM	0: 午前 1: 午後	R
b7	—	予約ビット	RTCソフトウェアリセット後、読むと0が読めます。	R


RHRCPy レジスタは、時間キャプチャイベント検出時に RHCNT カウンタ値をキャプチャする読み出し専用のレジスタです。

RTCIC0 端子によるイベント検出時は RHRCP0 レジスタに、RTCIC1 端子によるイベント検出時は RHRCP1 レジスタに、そして RTCIC2 端子によるイベント検出時は RHRCP2 レジスタに、それぞれイベント検出時刻を格納します。RCR2.HR24 ビットが 0 (12 時間モード) の場合にのみ、PM ビットが有効になります。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCy.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

(2) バイナリカウントモード時

アドレス [RTC.BCNT2CP0 4004 4056h](#), [RTC.BCNT2CP1 4004 4066h](#), [RTC.BCNT2CP2 4004 4076h](#)



BCNT2CPy レジスタは、時間キャプチャイベント検出時に BCNT2 カウンタ値をキャプチャする読み出し専用のレジスタです。


RTCIC0 端子によるイベント検出時は BCNT2CP0 レジスタに、RTCIC1 端子によるイベント検出時は BCNT2CP1 レジスタに、そして RTCIC2 端子によるイベント検出時は BCNT2CP2 レジスタに、それぞれイベント検出時刻を格納します。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、事前に RTCCy.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

26.2.26 日キャプチャレジスタ y (RDAYCPy) (y = 0 ~ 2) / BCNT3 キャプチャレジスタ y (BCNT3CPy) (y = 0 ~ 2)

(1) カレンダーカウントモード時

アドレス [RTC.RDAYCP0 4004 405Ah](#), [RTC.RDAYCP1 4004 406Ah](#), [RTC.RDAYCP2 4004 407Ah](#)



x: 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	DATE1[3:0]	1日キャプチャ	一日の位のキャプチャ値を示します。	R
b5-b4	DATE10[1:0]	10日キャプチャ	十日の位のキャプチャ値を示します。	R
b7-b6	—	予約ビット	RTCソフトウェアリセット後、読むと0が読めます。	R


RDAYCPy レジスタは、時間キャプチャイベント検出時に RDAYCNT カウンタ値をキャプチャする読み出し専用のレジスタです。

RTCIC0 端子によるイベント検出時は RDAYCP0 レジスタに、RTCIC1 端子によるイベント検出時は RDAYCP1 レジスタに、そして RTCIC2 端子によるイベント検出時は RDAYCP2 レジスタに、それぞれイベント検出時刻を格納します。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCr.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

(2) バイナリカウントモード時

アドレス [RTC.BCNT3CP0 4004 405Ah](#), [RTC.BCNT3CP1 4004 406Ah](#), [RTC.BCNT3CP2 4004 407Ah](#)



x: 不定

BCNT3CPy レジスタは、時間キャプチャイベント検出時に BCNT3 カウンタ値をキャプチャする読み出し専用のレジスタです。


RTCTC0 端子によるイベント検出時は BCNT3CP0 レジスタに、RTCTC1 端子によるイベント検出時は BCNT3CP1 レジスタに、そして RTCTC2 端子によるイベント検出時は BCNT3CP2 レジスタに、それぞれイベント検出時刻を格納します。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCr.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

26.2.27 月キャプチャレジスタ y (RMONCPy) (y = 0 ~ 2)

(1) カレンダーカウントモード時

アドレス [RTC.RMONCP0 4004 405Ch](#), [RTC.RMONCP1 4004 406Ch](#), [RTC.RMONCP2 4004 407Ch](#)



x: 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MON1[3:0]	1月キャプチャ	一月の位のキャプチャ値を示します。	R
b4	MON10	10月キャプチャ	十月の位のキャプチャ値を示します。	R
b7-b5	—	予約ビット	読むと0が読めます。	R

RMONCPy レジスタは、時間キャプチャイベント検出時に RMONCNT カウンタ値をキャプチャする読み出し専用のレジスタです。

RTCIC0 端子によるイベント検出時は RMONCP0 レジスタに、RTCIC1 端子によるイベント検出時は RMONCP1 レジスタに、そして RTCIC2 端子によるイベント検出時は RMONCP2 レジスタに、それぞれイベント検出時刻を格納します。

RTC ソフトウェアリセットを実行すると 00h にクリアされます。このレジスタから値を読み出す際は、必ず事前に RTCCRy.TCCT[1:0] ビットで時間キャプチャイベント検出を停止させる必要があります。

26.3 動作説明

26.3.1 電源投入後のレジスタ初期設定の概要

電源投入後は、クロック設定、カウントモード設定、時計誤差補正、時刻設定、アラーム、割り込み、および時間キャプチャコントロールレジスタに対して、初期設定を行ってください。




図 26.2 電源投入後の初期設定の概要

26.3.2 クロックおよびカウントモードの設定手順

図 26.3 にクロックおよびカウントモードの設定手順を示します。




図 26.3 クロックおよびカウントモードの設定手順

26.3.3 時刻の設定

図 26.4 に時刻の設定手順を示します。




図 26.4 時刻の設定

26.3.4 30秒調整

図 26.5 に 30 秒調整の実行手順を示します。




図 26.5 30 秒調整

26.3.5 64Hz カウンタと時刻の読み出し

図 26.6 に 64Hz カウンタと時刻の読み出し手順を示します。




図 26.6 時刻読み出し

64Hz カウンタと時刻の読み出し中に桁上げが生じると、正しい時刻が得られないため、再度読み出す必要があります。割り込みを使用しないで時刻を読み出す場合の手順を図 26.6 の (a) に、桁上げ割り込みを使用する場合の手順を (b) に示します。通常は、プログラムを簡潔にするため、割り込みを使用しない方法 (a) を推奨します。

26.3.6 アラーム機能

図 26.7 にアラーム機能の使用手順を示します。




図 26.7 アラーム機能の使用手順

カレンダーカウントモードでは、年、月、日、曜日、時、分、秒のいずれか1つ、またはこれらの任意の組み合わせで、アラームを発生させることができます。アラーム設定を必要とする各アラームレジスタのENBビットに1を書き込み、下位ビットにアラーム時刻を設定します。アラームの対象外のレジスタはENBビットに0を書き込みます。

バイナリカウントモードでは、32ビットの任意ビットの組み合わせでアラームを発生させることができます。アラームの対象とするビットに対応するアラームイネーブルレジスタのENBビットに1を書き込み、アラームレジスタにアラーム時刻を設定します。アラームの対象外とするビットに対しては、アラームイネーブルレジスタのENBビットに0を書き込みます。

カウンタとアラーム時刻が一致すると、IELSRn.IRビットと、RTC_ALM割り込みに対応した割り込みセット保留/クリア保留レジスタが1になります。アラームの検出は、RTC_ALM割り込みに対応した割り込みセット保留レジスタを読み出すことで確認できますが、通常は割り込みを使用してください。RTC_ALM割り込みに対応した割り込みセットイネーブルレジスタが1になっている場合、アラームイベント発生時にアラーム割り込みが発生し、アラームの検出が可能になります。

RTC_ALM割り込みに対応したIELSRn.IRビットは、0を書き込むと0になります。割り込みを許可した場合、割り込みハンドラの終了後、RTC_ALM割り込みに対応した割り込みセット保留/クリア保留レジスタが自動的にクリアされます。割り込みを禁止した場合は、RTC_ALM割り込みに対応した割り込みクリア保留レジスタに1を書き込むと、レジスタはクリアされます。

低消費電力状態のときにカウンタとアラーム時刻が一致すると、MCUは低消費電力状態から復帰します。ディープソフトウェアスタンバイモード時は、アラーム割り込み要求が禁止の場合でも、MCUはディープソフトウェアスタンバイモードから復帰します。

26.3.7 アラーム割り込み禁止手順

図 26.8 に、許可状態のアラーム割り込み要求を禁止する手順を示します。




図 26.8 アラーム割り込み要求の禁止手順

26.3.8 時計誤差補正機能

時計誤差補正機能は、サブクロック発振器による発振精度の変動に起因した、時計の誤差（遅れ／進み）を補正するために使用します。サブクロック発振器を選択した場合、サブクロック発振器の32768サイクルが1秒の動作に相当するため、サブクロック発振器の周波数が高いと時計が進み、低いと時計が遅れます。

時間誤差補正機能には以下の種類があります。

- 自動補正
- ソフトウェアによる補正

自動補正またはソフトウェアによる補正は、RCR2.AADJEビットで選択してください。

26.3.8.1 自動補正

RCR2.AADJEビットを1にすると、自動補正が有効になります。自動補正機能では、RCR2.AADJPビットで選択した補正周期ごとに、プリスケアラでカウントした値に対してRADJレジスタ値を加算または減算します。

(1) 例1：サブクロック発振器が32.769kHzで動作している場合

(a) 補正方法

サブクロック発振器が32.769kHzで動作している場合、32769クロックサイクルごとに1秒経過します。RTCは、32768クロックサイクルで動作するように設計されているため、1秒ごとに1クロックサイクル分時計が進みます。時計は、1分当たり60クロックサイクルのペースで早くなるため、1分ごとに60クロックサイクルだけ遅らせる方法で補正が可能です。

レジスタ設定値（RCR2.CNTMD=0の場合）：

- RCR2.AADJPビット=0（1分ごとに補正）
- RADJ.PMADJ[1:0]ビット=10b（プリスケアラに対して値を減算して補正）
- RADJ.ADJ[5:0]ビット=60（3Ch）

(2) 例2：サブクロック発振器が32.766kHzで動作している場合

(a) 補正方法

サブクロック発振器が32.766kHzで動作している場合、32766クロックサイクルごとに1秒経過します。RTCは、32768クロックサイクルで動作するように設計されているため、1秒ごとに2クロックサイクル分時計が遅れます。時計は、10秒当たり20クロックサイクルのペースで遅くなるため、10秒ごとに20クロックサイクル分時計を進める方法で補正が可能です。

レジスタ設定値（RCR2.CNTMD=0の場合）：

- RCR2.AADJPビット=1（10秒ごとに補正）
- RADJ.PMADJ[1:0]ビット=01b（プリスケアラに対して値を加算して補正）
- RADJ.ADJ[5:0]ビット=20（14h）

(3) 例 3 : サブクロック発振器が 32.764kHz で動作している場合

(a) 補正方法

32.764kHz で動作している場合、32764 クロックサイクルで 1 秒経過します。RTC は、32768 クロックサイクルを 1 秒として動作するため、時計は 1 秒間に 4 クロックサイクル分遅れます。8 秒間では 32 クロックサイクル分遅れるため、8 秒ごとに 32 クロックサイクル分時計を進めることで補正が可能です。

レジスタ設定値 (RCR2.CNTMD=1 の場合) :

- RCR2.AADJP ビット = 1 (8 秒ごとに補正)
- RADJ.PMADJ[1:0] ビット = 01b (プリスケアラに対して値を加算して補正)
- RADJ.ADJ[5:0] ビット = 32 (20h)

26.3.8.2 ソフトウェアによる補正

RCR2.AADJE ビットを 0 にすると、ソフトウェアによる補正が有効になります。ソフトウェアによる補正では、RADJ レジスタへの書き込み命令を実行したタイミングで、プリスケアラでカウントした値に対し RADJ レジスタ値を加算または減算します。

(1) 例 1 : サブクロック発振器が 32.769kHz で動作している場合

(a) 補正方法

サブクロック発振器が 32.769kHz で動作している場合、32769 クロックサイクルごとに 1 秒経過します。RTC は、32768 クロックサイクルで動作するように設計されているため、1 秒ごとに 1 クロックサイクル分時計が進みます。時計は、1 秒当たり 1 クロックサイクルのペースで早くなるため、1 秒ごとに 1 クロックサイクル分、時計を遅らせる方法で補正が可能です。

(b) レジスタ設定値

- RADJ.PMADJ[1:0] ビット = 10b (プリスケアラに対して値を減算して補正)
- RADJ.ADJ[5:0] ビット = 1 (01h)
この値を、1 秒の割り込みにつき 1 回、RADJ レジスタに書き込みます。

26.3.8.3 補正モードの変更手順

補正モードを変更する場合は、RADJ.PMADJ[1:0] ビットを 00b (補正を行わない) にした後、RCR2.AADJE ビットの値を変更してください。

ソフトウェアによる補正から自動補正へ切り替える場合

1. RADJ.PMADJ[1:0] ビットを 00b (補正を行わない) にします。
2. RCR2.AADJE ビットを 1 (自動補正有効) にします。
3. RCR2.AADJP ビットで補正周期を選択します。
4. RADJ.PMADJ[1:0] ビットに加算または減算を設定し、RADJ.ADJ[5:0] ビットに時計誤差補正值を設定します。

自動補正からソフトウェアによる補正へ切り替える場合

1. RADJ.PMADJ[1:0] ビットを 00b (補正を行わない) にします。
2. RCR2.AADJE ビットを 0 (ソフトウェアによる補正を有効) にします。
3. 目的のタイミングで、RADJ.PMADJ[1:0] ビットに加算または減算を設定し、RADJ.ADJ[5:0] ビットに時計誤差補正值を設定することにより、補正を開始します。以降、RADJ レジスタに値を書き込むごとに時間補正が行われます。

26.3.8.4 補正の停止手順

補正機能を停止するには、RADJ.PMADJ[1:0] ビットを 00b (補正しない) にします。

26.3.8.5 時間キャプチャ

RTC は、時間キャプチャイベント入力端子のエッジ検出によって、月、日、時、分、および秒の値、またはバイナリカウンタ 3 ~ 0 の値を格納することが可能です。

また、RTC の時間キャプチャイベント入力端子には、ノイズフィルタを使用できます。ノイズフィルタを有効にした場合、端子の入力レベルが 3 回一致すると TCST ビットが 1 になります。

時間キャプチャイベント入力端子は、端子ごとにノイズフィルタの ON/OFF を設定できます。VBTICTLR.VCHnIEN (n = 0 ~ 2) を 1 にして、RTCICn 入力を有効にしてください。ノイズフィルタ OFF の場合の動作を [図 26.9](#) に、ノイズフィルタ ON の場合の動作を [図 26.10](#) に示します。




図 26.9 時間キャプチャ動作タイミング (フィルタ OFF)




図 26.10 時間キャプチャ動作タイミング (フィルタ ON)

26.4 割り込み要因

RTC には、表 26.3 に示すように、3 種類の割り込み要因があります。

表 26.3 RTCの割り込み要因

名称	割り込み要因
RTC_ALM	アラーム割り込み
RTC_PRD	周期割り込み
RTC_CUP	桁上げ割り込み

(1) アラーム割り込み (RTC_ALM)

この割り込みは、アラームレジスタと RTC カウンタの比較結果に基づいて発生します。詳細は、26.3.6 [アラーム機能](#)を参照してください。

アラームレジスタの設定値が時計カウンタと一致したとき、割り込みフラグが 1 になる可能性があるため、アラームレジスタの値を変更した後は、アラーム時刻の設定が確定されるまで待つて、IELSRn.IR ビットと、RTC_ALM 割り込みに対応する割り込みセット保留レジスタを再び 0 にクリアしてください。アラーム割り込みの割り込みフラグが 1 になった後、アラームレジスタと時計カウンタを不一致状態に戻すと、再び一致するかアラームレジスタの値の再設定を行うまでフラグは 1 になりません。




図 26.11 アラーム割り込み (RTC_ALM) のタイミング図

(2) 周期割り込み (RTC_PRD)

この割り込みは、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、または 1/256 秒周期で発生します。RCR1.PES[3:0] ビットによって割り込み周期の選択が可能です。

(3) 桁上げ割り込み (RTC_CUP)

この割り込みは、秒カウンタ／バイナリカウンタ 0 への桁上げが生じたとき、または 64Hz カウンタの読み出しと R64CNT カウンタへの桁上げが重なったときに発生します。




図 26.12 桁上げ割り込み (RTC_CUP) のタイミング図

26.5 イベントリンク出力

RTCは、イベントリンクコントローラ (ELC) に対して周期イベント出力 (RTC_PRD) のイベント信号を発生させることで、あらかじめ選択しておいた他のモジュールを動作させることが可能です。

RCR1.PES[3:0] ビットの設定により、2秒、1秒、1/2秒、1/4秒、1/8秒、1/16秒、1/32秒、1/64秒、1/128秒、1/256秒から選択した周期でイベントを出力します。

イベント発生を選択した直後のイベント発生周期は保証されません。

注. RTCからのイベントリンク機能を使用する場合は、必ずRTCの設定（初期化、時刻設定など）を行った後、ELCを設定してください。ELCの設定後にRTCを設定すると、意図しないイベント信号を出力する場合があります。

26.5.1 割り込み処理とイベントリンク機能

RTCには、周期割り込みを許可または禁止する許可ビットがあります。割り込み要因が発生すると、対応する割り込み許可ビットが許可の場合に、CPUに対して割り込み要求信号を出力します。

これに対して、イベントリンク出力信号は、対応する割り込み許可ビットの設定とは無関係に、割り込み要因が発生すると、ELCを介して他のモジュールにイベント信号として出力します。

注. ソフトウェアスタンバイまたはディープソフトウェアスタンバイモード中も、アラーム割り込みと周期割り込みの出力は可能ですが、ELC用の周期イベント信号は出力しません。

26.6 使用上の注意事項

26.6.1 カウント動作時のレジスタ書き込みについて

カウント動作時 (RCR2.START ビットが1のとき) は、以下のレジスタやビットに書き込みを行わないでください。

- RSECCNT/BCNT0
- RMINCNT/BCNT1
- RHRCNT/BCNT2
- RDAYCNT
- RWKCNT/BCNT3
- RMONCNT
- RYRCNT
- RCR1.RTCOS
- RCR2.RTCOE
- RCR2.HR24
- RFRL

上記のレジスタのいずれかに書き込みを行う場合、カウントを停止してから書き込んでください。

26.6.2 周期割り込みの使用について

周期割り込みの使用法を図 26.13 に示します。

周期割り込みの発生とその周期は、RCR1.PES[3:0] ビットの設定で変更できます。ただし、割り込みの生成にはプリスケアラ R64CNT と RSECCNT/BCNT0 カウンタが使用されるため、RCR1.PES[3:0] ビットの設定直後は、割り込み発生周期が保証されません。さらに、以下のいずれかの操作によって、割り込み発生周期が影響される可能性があります。

- カウンタ動作の停止／再開／リセット
- RTC ソフトウェアによるリセット
- RCR2 値の変更による 30 秒補正

時間誤差補正機能を使用した場合、補正後の割り込み発生周期は、補正值に従って加算または減算されます。




図 26.13 周期割り込み機能の使用方法

26.6.3 RTCOUT (1Hz/64Hz) クロック出力について

RCR2 レジスタ値を変更して、カウント動作の停止／動作／リセット、RTC ソフトウェアリセット、および 30 秒調整を行うと、RTCOUT (1Hz/64Hz) 出力周期に影響を与えず。時計誤差補正機能を使用した場合、補正後の RTCOUT (1Hz/64Hz) 出力周期は、補正值に従って加算または減算されます。

26.6.4 レジスタ設定後の低消費電力モードへの遷移について

RTC 内レジスタへの書き込み中に低消費電力状態（ソフトウェアスタンバイモード／ディープソフトウェアスタンバイモード／バッテリーバックアップ状態）へ遷移すると、レジスタ値が破壊する可能性があります。レジスタの設定後は、設定が確定されたことを確認してから低消費電力モードへ遷移してください。

26.6.5 レジスタの書き込み／読み出し時の注意事項

- カウンタレジスタ（秒カウンタなど）へ書き込んだ後、そのカウンタレジスタを読み出す際は、[26.3.5 64Hz カウンタと時刻の読み出し](#)に示す手順に従ってください。
- カウントレジスタ、アラームレジスタ、年アラームイネーブルレジスタ、RCR2.AADJE、AADJP、HR24ビット、RCR4レジスタ、または周波数レジスタに書いた値は、書き込み後、4回目の読み出しから反映されます。
- RCR1.CIEビット、RCR1.RTCOSビット、およびRCR2.RTCOEビットは、書き込み直後に書いた値を読み出すことができます。
- リセット、ソフトウェアスタンバイモード、ディープソフトウェアスタンバイモード、またはバッテリーバックアップ状態から復帰した後、タイマカウンタ値を読み出す際は、時計が動作中（RCR2.STARTビットが1）の状態で1/128秒間待ってから読み出しを行ってください。
- リセット発生後、カウントソースクロックが6サイクル経過してから、RTCレジスタへ書き込んでください。

26.6.6 カウントモードの変更について

カウントモード（カレンダー／バイナリ）を変更する場合は、RCR2.STARTビットを0にしてカウント動作を停止させた後、初期設定からやり直してください。初期設定の詳細は、[26.3.1 電源投入後のレジスタ初期設定の概要](#)を参照してください。

26.6.7 リアルタイムクロックを使用しない場合の初期化手順

RTC 内のレジスタは、リセットによって初期化されません。初期状態によっては、意図しない割り込み要求の発生やカウンタの動作によって、電力消費が多くなります。

リアルタイムクロックを必要としない製品では、[図 26.14](#) に示す初期化手順に従って、レジスタを初期化してください。

他の方法として、サブクロック発振器をシステムクロックにもリアルタイムクロックにも使用しない場合は、RCR4.RCKSEL ビットを 0 (サブクロック発振器を選択) にした後、サブクロック発振器を停止させることでカウンタを停止できます。サブクロック発振器を停止するには、SOSCCR.SOSTP ビットに 1 を書き込んでください。

SOSCCR.SOSTP ビットの設定については、「[9. クロック発生回路](#)」を参照してください。




図 26.14 初期化手順

26.6.8 クロックソースの切り替え

SCKSCR.CKSEL[2:0] ビットを使用してクロックソースを切り替えた場合、セレクタからのクロック出力は切り替えたクロックの 4 サイクルの間停止します。このときに発生した RTC の周期割り込みまたは周期イベント出力は無効です。

27. ウォッチドッグタイマ (WDT)

ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走して WDT をリフレッシュできなくなったため、カウンタがアンダーフローした場合に MCU をリセットするために使用できます。さらに、ノンマスカブル割り込みやアンダーフロー割り込みを発生させるためにも使用できます。ウィンドウ機能によりリフレッシュ許可期間を設定することで、カウンタのリフレッシュやシステムの暴走検知が可能になります。

27.1 概要

表 27.1 に WDT の仕様を、図 27.1 にブロック図を示します。

表 27.1 WDTの仕様

項目	内容
カウントソース	周辺クロック (PCLKB)
クロック分周比	4分周/64分周/128分周/512分周/2048分周/8192分周
カウンタ動作	14ビットのダウンカウンタによるダウンカウント
カウンタ開始条件	<ul style="list-style-type: none"> オートスタートモード：リセット後、またはアンダーフロー/リフレッシュエラー発生後に自動的にカウント開始 レジスタスタートモード：リフレッシュ動作 (WDTRRレジスタへの書き込み) によってカウント開始
カウンタ停止条件	<ul style="list-style-type: none"> リセット (ダウンカウンタおよび他のレジスタが初期値に戻る) カウンタのアンダーフローまたはリフレッシュエラー発生時
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能 (リフレッシュ許可/禁止期間)
WDTリセット要因	<ul style="list-style-type: none"> ダウンカウンタがアンダーフローしたとき リフレッシュ許可期間外でリフレッシュを行ったとき (リフレッシュエラー)
ノンマスカブル割り込み/割り込み要因	<ul style="list-style-type: none"> ダウンカウンタがアンダーフローしたとき リフレッシュ許可期間外でリフレッシュを行ったとき (リフレッシュエラー)
カウンタ値の読み出し	WDTSRレジスタを読み出すことで、ダウンカウンタ値の読み出しが可能
イベントリンク機能 (出力)	<ul style="list-style-type: none"> ダウンカウンタアンダーフローイベント出力 リフレッシュエラーイベント出力
出力信号 (内部信号)	<ul style="list-style-type: none"> リセット出力 割り込み要求出力 スリープモードカウント停止制御出力





図 27.1 WDT のブロック図

27.2 レジスタの説明

27.2.1 WDT リフレッシュレジスタ (WDTRR)

アドレス [WDT.WDTRR 4004 4200h](#)



ビット	機能	R/W
b7-b0	このレジスタに対して、00hの書き込み後、FFhの書き込みでダウンカウンタがリフレッシュ	R/W

WDTRR レジスタは、WDT のダウンカウンタをリフレッシュするためのレジスタです。

リフレッシュ許可期間内に、WDTRR レジスタに 00h を書き込んだ後、FFh を書き込むこと（リフレッシュ動作）により、WDT のダウンカウンタがリフレッシュされます。

オートスタートモードでは、ダウンカウンタがリフレッシュされると、オプション機能選択レジスタ 0 の WDT タイムアウト期間選択ビット (OFS0.WDTTOPS[1:0]) で設定した値からダウンカウントを行います。レジスタスタートモードでは、WDT コントロールレジスタのタイムアウト期間選択ビット (WDTCR.TOPS[1:0]) で設定した値からダウンカウントを行います。

読み出し値は、00h を書き込んだ場合は 00h であり、00h 以外の値を書き込んだ場合は FFh となります。リフレッシュ動作の詳細は、[27.3.3 リフレッシュ動作](#)を参照してください。

27.2.2 WDT コントロールレジスタ (WDTCR)

アドレス WDT.WDTCR 4004 4202h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
—	—	RPSS[1:0]	—	—	RPES[1:0]	CKS[3:0]			—	—	TOPS[1:0]		—	—		
リセット後の値	0	0	1	1	0	0	1	1	1	1	1	1	0	0	1	1

ビット	シンボル	ビット名	機能	R/W
b1-b0	TOPS[1:0]	タイムアウト期間選択	b1 b0 0 0 : 1024サイクル (03FFh) 0 1 : 4096サイクル (0FFFh) 1 0 : 8192サイクル (1FFFh) 1 1 : 16384サイクル (3FFFh)	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7-b4	CKS[3:0]	クロック分周比選択	b7 b4 0 0 0 1 : PCLKB/4 0 1 0 0 : PCLKB/64 1 1 1 1 : PCLKB/128 0 1 1 0 : PCLKB/512 0 1 1 1 : PCLKB/2048 1 0 0 0 : PCLKB/8192 上記以外は設定しないでください。	R/W
b9-b8	RPES[1:0]	ウィンドウ終了位置選択	b9 b8 0 0 : 75% 0 1 : 50% 1 0 : 25% 1 1 : 0% (ウィンドウ終了位置の設定なし)	R/W
b11-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13-b12	RPSS[1:0]	ウィンドウ開始位置選択	b13 b12 0 0 : 25% 0 1 : 50% 1 0 : 75% 1 1 : 100% (ウィンドウ開始位置の設定なし)	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

WDTCR レジスタへの書き込みには、いくつかの制限があります。詳細は、[27.3.2 WDTCR、WDTRCR、および WDTCSTPR レジスタへの書き込み制御](#)を参照してください。

オートスタートモードの場合、WDTCR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTCR レジスタと同様の設定が可能です。詳細は、[27.3.7 オプション機能選択レジスタ 0 \(OFS0\) と WDT レジスタの対応関係](#)を参照してください。

TOPS[1:0] ビット (タイムアウト期間選択)

ダウンカウンタがアンダーフローするまでのタイムアウト期間について、CKS[3:0] ビットで設定した分周クロックを1サイクルとして、1024サイクル/4096サイクル/8192サイクル/16384サイクルから選択します。ダウンカウンタのリフレッシュ後、アンダーフローするまでのPCLKBサイクル数は、CKS[3:0] ビットとTOPS[1:0] ビットの組み合わせにより決定します。

表 27.2 に、CKS[3:0] および TOPS[1:0] ビットの設定値、タイムアウト期間、およびPCLKBサイクル数の関係を示します。

表 27.2 タイムアウト期間の設定

CKS[3:0] ビット				TOPS[1:0] ビット		クロック分周比	タイムアウト期間 (サイクル数)	PCLKB クロックサイクル数
b7	b6	b5	b4	b1	b0			
0	0	0	1	0	0	PCLKB/4	1024	4096
				0	1		4096	16384
				1	0		8192	32768
				1	1		16384	65536
0	1	0	0	0	0	PCLKB/64	1024	65536
				0	1		4096	262144
				1	0		8192	524288
				1	1		16384	1048576
1	1	1	1	0	0	PCLKB/128	1024	131072
				0	1		4096	524288
				1	0		8192	1048576
				1	1		16384	2097152
0	1	1	0	0	0	PCLKB/512	1024	524288
				0	1		4096	2097152
				1	0		8192	4194304
				1	1		16384	8388608
0	1	1	1	0	0	PCLKB/2048	1024	2097152
				0	1		4096	8388608
				1	0		8192	16777216
				1	1		16384	33554432
1	0	0	0	0	0	PCLKB/8192	1024	8388608
				0	1		4096	33554432
				1	0		8192	67108864
				1	1		16384	134217728

CKS[3:0] ビット (クロック分周比選択)

ダウンカウンタで使用するクロックの分周比を設定します。分周比は、周辺クロック (PCLKB) の 4 分周 / 64 分周 / 128 分周 / 512 分周 / 2048 分周 / 8192 分周から選択できます。TOPS[1:0] ビット設定と組み合わせて、WDT のカウント期間を PCLKB クロックの 4096 ~ 134217728 サイクルの間で設定できます。

RPES[1:0] ビット (ウィンドウ終了位置選択)

リフレッシュ許可期間を示すウィンドウの終了位置を設定します。ウィンドウ終了位置は、タイムアウト期間の 75%、50%、25%、0% から選択できます。ウィンドウ終了位置には、ウィンドウ開始位置より小さい値を設定してください (ウィンドウ開始位置 > ウィンドウ終了位置)。「ウィンドウ開始位置 ≤ ウィンドウ終了位置」の設定を行った場合、ウィンドウ開始位置の設定のみが有効となり、ウィンドウ終了位置は 0% になります。

RPSS[1:0] ビット (ウィンドウ開始位置選択)

リフレッシュ許可期間を示すウィンドウの開始位置を設定します。ウィンドウ開始位置は、タイムアウト期間の 100%、75%、50%、25% から選択できます。ウィンドウ開始位置には、ウィンドウ終了位置より大きい値を選択してください (ウィンドウ開始位置 > ウィンドウ終了位置)。「ウィンドウ開始位置 ≤ ウィンドウ終了位置」の設定を行った場合、ウィンドウ開始位置の設定のみが有効となり、ウィンドウ終了位置は 0% になります。

ウィンドウ開始、終了位置のカウント値を表 27.3 に、RPSS[1:0]、RPES[1:0]、TOPS[1:0] ビットで設定されるリフレッシュ許可期間を図 27.2 に示します。

表 27.3 タイムアウト期間とウィンドウ開始/終了カウンタ値の対応表

TOPS[1:0]ビット		タイムアウト期間		ウィンドウ開始/終了カウンタ値			
		サイクル数	カウンタ値	100%	75%	50%	25%
0	0	1024	03FFh	03FFh	02FFh	01FFh	00FFh
0	1	4096	0FFFh	0FFFh	0BFFh	07FFh	03FFh
1	0	8192	1FFFh	1FFFh	17FFh	0FFFh	07FFh
1	1	16384	3FFFh	3FFFh	2FFFh	1FFFh	0FFFh





図 27.2 RPSS[1:0] および RPES[1:0] ビットとリフレッシュ許可期間

27.2.3 WDT ステータスレジスタ (WDTSR)

アドレス WDT.WDTSR 4004 4204h



ビット	シンボル	ビット名	機能	R/W
b13-b0	CNTVAL[13:0]	ダウンカウンタ値	ダウンカウンタのカウンタ値	R
b14	UNDFE	アンダーフローフラグ	0: アンダーフロー発生なし 1: アンダーフロー発生あり	R/(W) (注1)
b15	REFEF	リフレッシュエラーフラグ	0: リフレッシュエラー発生なし 1: リフレッシュエラー発生あり	R/(W) (注1)

注1. フラグをクリアするための0の書き込みのみ可能です。

CNTVAL[13:0] ビット (ダウンカウンタ値)

CNTVAL[13:0] ビットを読み出すことにより、ダウンカウンタの値を確認できます。読み出し値は、実際のカウンタ値から1カウントずれる場合があります。

UNDFE ビット (アンダーフローフラグ)

UNDFE ビットを読み出すことにより、ダウンカウンタのアンダーフロー発生状態を確認できます。読み出し値が1のとき、ダウンカウンタがアンダーフローしたことを示します。値を0にするには0を書き込んでください。1の書き込みは無効です。

UNDFE ビットのクリアには、(N+1) PCLKB サイクルを要します。さらに、アンダーフローの発生から(N+1) PCLKB サイクルの間は、このビットをクリアしても無視されます。Nは、次式のように、WDTCR.CKS[3:0] ビットで指定されます。

- WDTCR.CKS[3:0] = 0001b のとき、N = 4
- WDTCR.CKS[3:0] = 0100b のとき、N = 64
- WDTCR.CKS[3:0] = 1111b のとき、N = 128
- WDTCR.CKS[3:0] = 0110b のとき、N = 512
- WDTCR.CKS[3:0] = 0111b のとき、N = 2048
- WDTCR.CKS[3:0] = 1000b のとき、N = 8192

REFEF ビット (リフレッシュエラーフラグ)

REFEF ビットを読み出すことにより、リフレッシュエラー発生状態を確認できます。リフレッシュエラーは、リフレッシュ禁止期間中にリフレッシュ動作が実行されたことを示します。読み出し値が1のとき、リフレッシュエラーが発生した状態です。値を0にするには0を書き込んでください。1の書き込みは無効です。

REFEF ビットのクリアには、(N+1) PCLKB サイクルを要します。さらに、リフレッシュエラーの発生から(N+1) PCLKB サイクルの間は、このビットをクリアしても無視されます。Nは、次式のように、WDTCR.CKS[3:0] ビットで指定されます。

- WDTCR.CKS[3:0] = 0001b のとき、N = 4
- WDTCR.CKS[3:0] = 0100b のとき、N = 64
- WDTCR.CKS[3:0] = 1111b のとき、N = 128
- WDTCR.CKS[3:0] = 0110b のとき、N = 512

- WDTCR.CKS[3:0] = 0111b のとき、N = 2048
- WDTCR.CKS[3:0] = 1000b のとき、N = 8192

27.2.4 WDT リセットコントロールレジスタ (WDTRCR)

アドレス WDT.WDTRCR 4004 4206h

	b7	b6	b5	b4	b3	b2	b1	b0
RSTIR QS	—	—	—	—	—	—	—	—
リセット後の値	1	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	RSTIRQS	リセット割り込み要求選択	WDT動作の選択 0: 割り込み 1: リセット	R/W

WDTRCR レジスタへの書き込みには、いくつかの制限があります。詳細は、[27.3.2 WDTCR、WDTRCR、および WDTCTPR レジスタへの書き込み制御](#)を参照してください。

オートスタートモードの場合、WDTRCR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTRCR レジスタと同様の設定が可能です。詳細は、[27.3.7 オプション機能選択レジスタ 0 \(OFS0\) と WDT レジスタの対応関係](#)を参照してください。

27.2.5 WDT カウント停止コントロールレジスタ (WDTCTPR)

アドレス WDT.WDTCTPR 4004 4208h

	b7	b6	b5	b4	b3	b2	b1	b0
SLCST P	—	—	—	—	—	—	—	—
リセット後の値	1	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	SLCSTP	スリープモードカウント停止制御	0: カウント停止を禁止 1: スリープモード遷移時にカウント停止	R/W

WDTCTPR レジスタは、スリープモードにおいて、WDT カウンタを停止させるかどうかを制御します。WDTCTPR レジスタへの書き込みには、いくつかの制限があります。詳細は、[27.3.2 WDTCR、WDTRCR、および WDTCTPR レジスタへの書き込み制御](#)を参照してください。

オートスタートモードの場合、WDTCTPR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTCTPR レジスタと同様の設定が可能です。詳細は、[27.3.7 オプション機能選択レジスタ 0 \(OFS0\) と WDT レジスタの対応関係](#)を参照してください。

SLCSTP ビット (スリープモードカウント停止制御)

スリープモード遷移時に、カウントを停止させるかどうかを選択します。

27.2.6 オプション機能選択レジスタ 0 (OFS0)

OFS0 レジスタについては、[27.3.7 オプション機能選択レジスタ 0 \(OFS0\) と WDT レジスタの対応関係](#)を参照してください。

27.3 動作説明

27.3.1 スタートモード別のカウント動作

WDTには、次の2つのスタートモードがあります。

- オートスタートモード：リセット状態の解除後、自動的にカウント開始
- レジスタスタートモード：リフレッシュ（レジスタへの書き込み）によってカウント開始

オートスタートモードは、リセット解除後、フラッシュ内のオプション機能選択レジスタ0 (OFS0) の設定に従い、自動的にカウントを開始します。

レジスタスタートモードでは、リセット状態の解除後、各レジスタを設定してからリフレッシュ（レジスタへの書き込み）を行うと、カウントを開始します。

オートスタートモードまたはレジスタスタートモードの選択は、OFS0レジスタのWDTスタートモード選択ビット (OFS0.WDTSTRT) で行います。オートスタートモードを選択した場合、WDTコントロールレジスタ (WDTCR)、WDTリセットコントロールレジスタ (WDTRCR)、およびWDTカウント停止コントロールレジスタ (WDTCSSTPR) の設定値は無効となり、OFS0レジスタの設定値が有効となります。レジスタスタートモードを選択した場合、OFS0レジスタの設定値は無効となり、WDTコントロールレジスタ (WDTCR)、WDTリセットコントロールレジスタ (WDTRCR)、およびWDTカウント停止コントロールレジスタ (WDTCSSTPR) の設定値が有効となります。

27.3.1.1 レジスタスタートモード

WDTスタートモード選択ビット (OFS0.WDTSTRT) が1の場合、レジスタスタートモードが選択されて、OFS0レジスタの設定値は無効となり、WDTコントロールレジスタ (WDTCR)、WDTリセットコントロールレジスタ (WDTRCR)、およびWDTカウント停止コントロールレジスタ (WDTCSSTPR) が有効となります。

リセット状態の解除後、以下を設定してください。

- WDTCRレジスタにおいて、クロック分周比
- WDTCRレジスタにおいて、ウィンドウ開始/終了位置
- WDTCRレジスタにおいて、タイムアウト期間
- WDTRCRレジスタにおいて、リセット出力または割り込み要求出力
- WDTCSSTPRレジスタでスリープモード遷移時のカウンタ停止制御

WDTリフレッシュレジスタ (WDTRR) にて、ダウンカウンタをリフレッシュして下さい。すると、タイムアウト期間選択ビット (WDTCR.TOP[1:0]) で設定した値からダウンカウンタが開始されます。

以降、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、リフレッシュごとにカウンタ値がリセットされて、ダウンカウンタを継続します。カウンタが継続する間、WDTはリセット信号、またはノンマスクブル割り込み要求/割り込み要求 (WDT_NMIUNDF) を出力しません。ただし、プログラムの暴走によってダウンカウンタをリフレッシュできなかったため、ダウンカウンタがアンダーフローした場合や、リフレッシュ許可期間外にカウンタをリフレッシュしたため、リフレッシュエラーが発生した場合は、WDTはリセット信号を出力するか、またはノンマスクブル割り込み要求/割り込み要求 (WDT_NMIUNDF) を出力します。リセット出力または割り込み要求出力の選択は、WDTリセット割り込み要求選択ビット (WDTRCR.RSTIRQS) で行います。NMIの起動要因となる割り込み許可は、WDTアンダーフロー/リフレッシュエラー割り込み許可ビット (NMIER.WDTEN) で行います。

図 27.3 に、下記の条件下での動作例を示します。

- レジスタスタートモード (OFS0.WDTSTRT = 1)
- WDTリセット割り込み要求選択 (WDTRCR.RSTIRQS = 1)
- ウィンドウ開始位置 75% (WDTCR.RPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (WDTCR.RPES[1:0] = 10b)




図 27.3 レジスタスタートモードでの動作例

27.3.1.2 オートスタートモード

オプション機能選択レジスタ 0 (OFS0) の WDT スタートモード選択ビット (OFS0.WDTSTRT) が 0 の場合、オートスタートモードが選択されます。WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSPTPR) の設定値は無効となり、OFS0 レジスタの設定値が有効となります。

リセット状態の間に、オプション機能選択レジスタ 0 (OFS0) の下記の設定値が IWDT のレジスタに設定されます。

- クロック分周比
- ウィンドウ開始/終了位置
- タイムアウト期間
- リセット出力または割り込み要求
- スリープモード遷移時のカウント停止制御

リセット状態が解除されると、WDT タイムアウト期間選択ビット (OFS0.WDTTOPS[1:0]) で設定された値からダウンカウンタが自動でダウンカウントを開始します。

以降、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、リフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウント継続中、WDTはリセット信号、またはノンマスクابل割り込み要求/割り込み要求 (WDT_NMIUNDF) を出力しません。ただし、プログラムの暴走によってダウンカウンタをリフレッシュできなかったため、ダウンカウンタがアンダーフローした場合や、リフレッシュ許可期間外にカウンタをリフレッシュしたため、リフレッシュエラーが発生した場合は、WDTはリセット信号をアサートするか、またはノンマスクابل割り込み要求/割り込み要求 (WDT_NMIUNDF) をアサートします。

リセット信号またはノンマスクابل割り込み要求/割り込み要求が発生してから1サイクルカウント後に、カウンタはタイムアウト期間をリロードします。ダウンカウンタにタイムアウト期間の値が設定され、カウントが再開します。

リセット出力または割り込み要求出力の選択は、WDTリセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) で行います。ノンマスクابل割り込み要求または割り込み要求の選択は、WDTアンダーフロー/リフレッシュエラー割り込み許可ビット (NMIER.WDTEN) で行います。

図 27.4 に、下記の条件下での動作 (ノンマスクابل割り込み) 例を示します。

- オートスタートモード (OFS0.WDTSTRT = 0)
- WDT動作の選択: 割り込み (OFS0.WDTRSTIRQS = 0)
- ノンマスクابل割り込み: WDTアンダーフロー/リフレッシュエラー割り込み許可 (NMIER.WDTEN = 1)
- ウィンドウ開始位置 75% (OFS0.WDTRPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (OFS0.WDTRPES[1:0] = 10b)




図 27.4 オートスタートモードでの動作例

27.3.2 WDTCR、WDTRCR、および WDTCSSTPR レジスタへの書き込み制御

WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSSTPR) への書き込みは、リセット状態の解除から最初のリフレッシュ動作までの間にそれぞれ 1 回可能です。

リフレッシュ (カウントスタート) 後、あるいは WDTCR、WDTRCR、または WDTCSSTPR レジスタへ書き込み後に、WDT 内部のプロテクト信号が 1 となり、以後 WDTCR、WDTRCR、および WDTCSSTPR レジスタへの書き込みを保護します。この保護動作は、WDT のリセット要因によって解除されます。それ以外のリセット要因では解除されません。

図 27.5 に、WDTCR レジスタへの書き込みに対して生成される制御波形を示します。




図 27.5 WDTCR レジスタへの書き込みに対して生成される制御波形

27.3.3 リフレッシュ動作

ダウンカウンタは、WDT リフレッシュレジスタ (WDTRR) に 00h → FFh の順で書き込むことによってリフレッシュされます。00h の後に FFh 以外の値を書き込むと、ダウンカウンタはリフレッシュされません。無効な値を書き込んだ場合は、WDTRR レジスタへ 00h → FFh の順で書き込むと、正常にリフレッシュが行われます。

また、WDTRR レジスタへの 00h の書き込みと FFh の書き込みの間に、WDTRR 以外のレジスタにアクセスするか、または WDTRR レジスタを読み出しても、正常にリフレッシュが行われます。

カウンタをリフレッシュするための書き込みは、リフレッシュ許可期間中に行う必要があります。この判定は FFh の書き込み時に行われます。そのため、00h の書き込みがリフレッシュ許可期間外であっても、リフレッシュは正常に行われます。

【カウンタのリフレッシュ時の有効な書き込み順序の例】

- 00h → FFh
- 00h (n - 1 回目) → 00h (n 回目) → FFh
- 00h → 別レジスタへのアクセスまたは WDTRR レジスタの読み出し → FFh

【カウンタのリフレッシュ時の無効な書き込み順序の例】

- 23h (00h 以外の値) → FFh
- 00h → 54h (FFh 以外の値)
- 00h → AAh (00h および FFh 以外の値) → FFh

ダウンカウンタのリフレッシュには、WDT リフレッシュレジスタ (WDTRR) に FFh を書き込んでから、カウント信号のサイクル数で最大 4 サイクルを要します。この要件を満たすには、ダウンカウンタのアンダーフローが発生する 4 カウントサイクル前までに、WDTRR レジスタへの FFh の書き込みを完了する必要があります。

図 27.6 に、クロック分周比が PCLKB/64 である場合の WDT リフレッシュ動作波形を示します。




図 27.6 WDT リフレッシュ動作波形 (WDTCR.CKS[3:0] = 0100b、WDTCR.TOPS[1:0] = 01b の場合)

27.3.4 リセット出力

レジスタスタートモードでリセット割り込み要求選択ビット (WDTRCR.RSTIRQS) を 1 にした場合、またはオートスタートモードでオプション機能選択レジスタ 0 (OFS0) の WDT リセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) を 1 にした場合、ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時に、リセット信号を 1 サイクル間出力します。

レジスタスタートモードでは、リセット信号の出力後、ダウンカウンタが初期化され (全ビットが 0 になり)、その状態のまま停止します。リセット状態が解除されて、プログラムが再起動した後は、リフレッシュ動作によってカウンタが設定され、ダウンカウントを再開します。オートスタートモードでは、リセット状態の解除後、自動的にダウンカウントを開始します。

27.3.5 割り込み要因

レジスタスタートモードでリセット割り込み要求選択ビット (WDTRCR.RSTIRQS) を 0 にした場合、またはオートスタートモードでオプション機能選択レジスタ 0 (OFS0) の WDT リセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) を 0 にした場合、カウンタのアンダーフローまたはリフレッシュエラー発生時に、割り込み信号 (WDT_NMIUNDF) が発生します。この割り込みは、ノンマスカブル割り込みと割り込みの両方に対応しています。詳細は、「14. 割り込みコントローラユニット (ICU)」を参照してください。

表 27.4 WDTの割り込み要因

名称	割り込み要因	DTCの起動	DMACの起動
WDT_NMIUNDF	<ul style="list-style-type: none"> ダウンカウンタのアンダーフロー リフレッシュエラー 	不可能	不可能

27.3.6 ダウンカウンタ値の読み出し

WDT は、カウンタ値を WDT ステータスレジスタのダウンカウンタ値ビット (WDTSR.CNTVAL[13:0]) に格納します。これらのビットを確認して、カウンタ値を取得してください。

図 27.7 に、クロック分周比が PCLKB/64 である場合の WDT ダウンカウンタ値の読み出し処理を示します。




図 27.7 WDT ダウンカウンタ値の読み出し処理 (WDTCR.CKS[3:0] = 0100b、WDTCR.TOPS[1:0] = 01b の場合)

27.3.7 オプション機能選択レジスタ 0 (OFS0) と WDT レジスタの対応関係

表 27.5 に、オートスタートモードで使用するオプション機能選択レジスタ 0 (OFS0) と、レジスタスタートモードで使用するレジスタの対応関係を示します。OFS0 レジスタの設定値は、WDT 動作中は変更しないでください。オプション機能選択レジスタ 0 (OFS0) の詳細は、7.2.1 オプション機能選択レジスタ 0 (OFS0) を参照してください。

表 27.5 オプション機能選択レジスタ 0 (OFS0) と WDT レジスタの対応関係

制御対象	機能	OFS0 レジスタ (オートスタートモードで有効) OFS0.WDTSTRT = 0	WDT レジスタ (レジスタスタートモードで有効) OFS0.WDTSTRT = 1
ダウンカウンタ	タイムアウト期間選択	OFS0.WDTPS[1:0]	WDTCR.TOPS[1:0]
	クロック分周比選択	OFS0.WDTCKS[3:0]	WDTCR.CKS[3:0]
	ウィンドウ開始位置選択	OFS0.WDTRPSS[1:0]	WDTCR.RPSS[1:0]
	ウィンドウ終了位置選択	OFS0.WDTRPES[1:0]	WDTCR.RPES[1:0]
リセット出力/割り込み要求出力	リセット割り込み要求選択	OFS0.WDTRSTIRQS	WDTCCR.RSTIRQS
カウント停止	スリープモードカウント停止制御	OFS0.WDTSTPCTL	WDTCTPR.SLCSTP

27.4 ELC によるリンク動作

ELC が割り込み要求信号をイベント信号として使用する場合、WDT は前もって設定しておいたモジュールに対してリンク動作が可能です。イベント信号はカウンタのアンダーフローまたはリフレッシュエラーによって出力されます。

イベント信号は、レジスタスタートモードでは WDTCCR.RSTIRQS ビットの設定とは無関係に、オートスタートモードでは OFS0.WDTRSTIRQS ビットの設定とは無関係に出力されます。リフレッシュエラーフラグ (WDTSR.REFEF) またはアンダーフローフラグ (WDTSR.UNDF) が 1 の状態で次の割り込み要因が発生した場合も、イベント信号の出力が可能です。詳細は、「19. イベントリンクコントローラ (ELC)」を参照してください。

27.5 使用上の注意事項

27.5.1 ICU イベントリンク設定レジスタ n (IELSRn) の設定

WDT リセット割り込み要求選択ビットでリセットを有効にする場合 (OFS0.WDTRSTIRQS = 1 または WDTCCR.RSTIRQS = 1)、またはイベントリンク動作を有効にする場合 (IELSRn.ELS[8:0] = 047h)、ICU イベントリンク設定レジスタ n (IELSRn.IELS[8:0]) に 047h を設定することは禁止されています。

28. 独立ウォッチドッグタイマ (IWDT)

28.1 概要

独立ウォッチドッグタイマ (IWDT) は 14 ビットのダウンカウンタです。このカウンタは、アンダーフロー防止のため周期的に動作させる必要があります。IWDT は、MCU をリセットするため、あるいはノンマスカブル割り込みやアンダーフロー割り込みを生成するために使用できます。このタイマは独立した専用のクロックソースで動作するため、システムが暴走したとき、MCU をフェールセーフ機構と呼ばれる状態に戻すことに特に役立ちます。IWDT は、リセット、アンダーフロー、リフレッシュエラー、またはレジスタのカウント値のリフレッシュで自動的に起動します。

IWDT の機能は、WDT とは以下の点で異なります。

- カウントソースとして IWDT 専用クロック (IWDTCLK) の分周したものを使用 (PCLKB の影響を受けない)
- IWDT はレジスタスタートモードを非サポート
- 低消費電力モードへ遷移する場合 (ディープソフトウェアスタンバイモードを除く)、OFS0.IWDTSTPCTL ビットを使用してカウンタを停止する／しないの選択が可能

表 28.1 に IWDT の仕様を、図 28.1 にブロック図を示します。

表 28.1 IWDT の仕様

項目	内容
カウントソース (注1)	IWDT 専用クロック (IWDTCLK)
クロック分周比	1分周 / 16分周 / 32分周 / 64分周 / 128分周 / 256分周
カウンタ動作	14 ビットのダウンカウンタによるダウンカウント
カウンタ開始条件	<ul style="list-style-type: none"> • リセット後、自動的にカウンタ開始
カウンタ停止条件	<ul style="list-style-type: none"> • リセット (ダウンカウンタおよび他のレジスタが初期値に戻る) • カウンタがアンダーフローまたはリフレッシュエラーが発生したとき。自動的にカウンタ再開
ウィンドウ機能	ウィンドウ開始 / 終了位置を設定可能 (リフレッシュ許可 / 禁止期間)
IWDT リセット要因	<ul style="list-style-type: none"> • ダウンカウンタがアンダーフローしたとき • リフレッシュ許可期間外でリフレッシュを行ったとき (リフレッシュエラー)
ノンマスカブル割り込み / 割り込み要因	<ul style="list-style-type: none"> • ダウンカウンタがアンダーフローしたとき • リフレッシュ許可期間外でリフレッシュを行ったとき (リフレッシュエラー)
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタ値の読み出しが可能
イベントリンク機能 (出力)	<ul style="list-style-type: none"> • ダウンカウンタアンダーフローイベント出力 • リフレッシュエラーイベント出力
出力信号 (内部信号)	<ul style="list-style-type: none"> • リセット出力 • 割り込み要求出力 • スリープモードカウンタ停止制御出力
オートスタートモード	下記のトリガに設定可能 : <ul style="list-style-type: none"> • リセット後のクロック分周比 (OFS0.IWDTCKS[3:0] ビット) • IWDT のタイムアウト期間 (OFS0.IWDTTOPS[1:0] ビット) • IWDT のウィンドウ開始位置 (OFS0.IWDRPSS[1:0] ビット) • IWDT のウィンドウ終了位置 (OFS0.IWDRPES[1:0] ビット) • リセット出力または割り込み要求出力 (OFS0.IWDRSTIRQS ビット) • スリープモード、ソフトウェアスタンバイモードまたはスヌーズモード遷移時のダウンカウンタ停止機能 (OFS0.IWDTSTPCTL ビット)

注 1. 周辺モジュールクロック (PCLKB) 周波数 $\geq 4 \times$ (カウントクロックソースの分周後周波数) となるように設定してください。

IWDT を使用するには、IWDT 専用クロック (IWDTCLK) を供給する必要があります。バスインタフェース部とレジスタ部は PCLKB で動作し、14 ビットカウンタと制御回路は IWDTCLK で動作します。




図 28.1 IWDT のブロック図

28.2 レジスタの説明

28.2.1 IWDT リフレッシュレジスタ (IWDTRR)

アドレス IWDT.IWDTRR 4004 4400h




ビット	機能	R/W
b7-b0	このレジスタに対して、00hの書き込み後、FFhの書き込みでダウンカウンタがリフレッシュ	R/W

IWDTRR レジスタは、IWDT のダウンカウンタをリフレッシュするためのレジスタです。リフレッシュ許可期間内に IWDTRR レジスタに 00h を書き込んだ後、FFh を書き込むこと（リフレッシュ動作）により、IWDT のダウンカウンタがリフレッシュされます。ダウンカウンタがリフレッシュされると、オプション機能選択レジスタ 0 (OFS0) の IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で設定した値からダウンカウントを行います。

読み出し値は、00h を書き込んだ場合は 00h であり、00h 以外の値を書き込んだ場合は FFh となります。リフレッシュ動作の詳細は、[28.3.2 リフレッシュ動作](#)を参照してください。

28.2.2 IWDT ステータスレジスタ (IWDTSR)

アドレス IWDT.IWDTSR 4004 4404h



ビット	シンボル	ビット名	機能	R/W
b13-b0	CNTVAL[13:0]	カウンタ値	ダウンカウンタのカウンタ値	R
b14	UNDFE	アンダーフローフラグ	0: アンダーフロー発生なし 1: アンダーフロー発生あり	R/(W) (注1)
b15	REFEF	リフレッシュエラーフラグ	0: リフレッシュエラー発生なし 1: リフレッシュエラー発生あり	R/(W) (注1)

注 1. フラグをクリアするための 0 の書き込みのみ可能です。

CNTVAL[13:0] ビット (カウンタ値)

CNTVAL[13:0] ビットを読み出すことにより、ダウンカウンタの値を確認できます。読み出し値は、実際のカウンタ値から 1 カウントずれる場合があります。

UNDFE ビット (アンダーフローフラグ)

UNDFE ビットを読み出すことにより、ダウンカウンタのアンダーフロー発生状態を確認できます。読み出し値が 1 のとき、ダウンカウンタがアンダーフローしたことを示します。値を 0 にするには 0 を書き込んでください。1 の書き込みは無効です。

UNDFE ビットのクリアには、(N+2) IWDTCLK サイクルと 2PCLKB サイクルを要します。さらに、アンダーフローの発生から (N+2) IWDTCLK サイクルの間は、このビットをクリアしても無視されます。N は、次式のように、IWDTCKS[3:0] ビットで指定されます。

- IWDTCKS[3:0] = 0000b のとき、N = 1
- IWDTCKS[3:0] = 0010b のとき、N = 16
- IWDTCKS[3:0] = 0011b のとき、N = 32
- IWDTCKS[3:0] = 0100b のとき、N = 64
- IWDTCKS[3:0] = 1111b のとき、N = 128
- IWDTCKS[3:0] = 0101b のとき、N = 256

REFEF ビット (リフレッシュエラーフラグ)

REFEF ビットを読み出すことにより、リフレッシュエラーが発生したか否かを確認できます。リフレッシュエラーは、リフレッシュ禁止期間中にリフレッシュ動作が実行されたことを示します。読み出し値が 1 のとき、リフレッシュエラーが発生したことを示します。値を 0 にするには 0 を書き込んでください。1 の書き込みは無効です。

REFEF ビットのクリアには、(N+2) IWDTCLK サイクルと 2PCLKB サイクルを要します。さらに、リフレッシュエラーの発生から (N+2) IWDTCLK サイクルの間は、このビットをクリアしても無視されます。N は、次式のように、IWDTCKS[3:0] ビットで指定されます。

- IWDTCKS[3:0] = 0000b のとき、N = 1
- IWDTCKS[3:0] = 0010b のとき、N = 16
- IWDTCKS[3:0] = 0011b のとき、N = 32
- IWDTCKS[3:0] = 0100b のとき、N = 64

- IWDTCKS[3:0] = 1111b のとき、N = 128
- IWDTCKS[3:0] = 0101b のとき、N = 256

28.2.3 オプション機能選択レジスタ 0 (OFS0)

オプション機能選択レジスタ 0 (OFS0) については、7.2.1 オプション機能選択レジスタ 0 (OFS0) を参照してください。

IWDTTOPS[1:0] ビット (IWDT タイムアウト期間選択)

タイムアウト期間 (ダウンカウンタがアンダーフローするまでの期間) について、IWDTCKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128 サイクル / 512 サイクル / 1024 サイクル / 2048 サイクルから選択します。

ダウンカウンタのリフレッシュ後、アンダーフローするまでの IWDTCLK サイクル数は、IWDTCKS[3:0] ビットと IWDTTOPS[1:0] ビットの組み合わせにより決定します。

表 28.2 に、IWDTCKS[3:0] および IWDTTOPS[1:0] ビットの設定値、タイムアウト期間、および IWDTCLK サイクル数の関係を示します。

表 28.2 タイムアウト期間の設定

IWDTCKS[3:0] ビット				IWDTTOPS[1:0] ビット		クロック分周比	タイムアウト期間 (サイクル数)	IWDTCLKの サイクル数
b7	b6	b5	b4	b1	b0			
0	0	0	0	0	0	IWDTCLK/1	128	128
				0	1		512	512
				1	0		1024	1024
				1	1		2048	2048
0	0	1	0	0	0	IWDTCLK/16	128	2048
				0	1		512	8192
				1	0		1024	16384
				1	1		2048	32768
0	0	1	1	0	0	IWDTCLK/32	128	4096
				0	1		512	16384
				1	0		1024	32768
				1	1		2048	65536
0	1	0	0	0	0	IWDTCLK/64	128	8192
				0	1		512	32768
				1	0		1024	65536
				1	1		2048	131072
1	1	1	1	0	0	IWDTCLK/128	128	16384
				0	1		512	65536
				1	0		1024	131072
				1	1		2048	262144
0	1	0	1	0	0	IWDTCLK/256	128	32768
				0	1		512	131072
				1	0		1024	262144
				1	1		2048	524288

IWDTCKS[3:0] ビット (IWDT 専用クロック分周比選択)

ダウンカウンタで使用するクロックの分周比を設定します。分周比は、IWDT 専用クロック (IWDTCLK) の 1 分周 / 16 分周 / 32 分周 / 64 分周 / 128 分周 / 256 分周から選択できます。IWDTTOPS[1:0] ビット設定と組み合わせて、IWDT のカウント期間を IWDTCLK サイクルの 128 ~ 524288 サイクルの間で設定できます。

IWDRPES[1:0] ビット (IWDT ウィンドウ終了位置選択)

リフレッシュ許可期間を示すウィンドウの終了位置を設定します。ウィンドウ終了位置は、タイムアウト期間の75%、50%、25%、0%から選択できます。ウィンドウ終了位置には、ウィンドウ開始位置より小さい値を設定しません (ウィンドウ開始位置 > ウィンドウ終了位置)。「ウィンドウ開始位置 ≤ ウィンドウ終了位置」の設定を行った場合、ウィンドウ開始位置の設定のみが有効となり、ウィンドウ終了位置は0%になります。

IWDRPSS[1:0] ビット (IWDT ウィンドウ開始位置選択)

リフレッシュ許可期間を示すウィンドウの開始位置を設定します。ウィンドウ開始位置は、タイムアウト期間の100%、75%、50%、25%から選択できます。ウィンドウ開始位置には、ウィンドウ終了位置より大きい値を設定してください (ウィンドウ開始位置 > ウィンドウ終了位置)。

「ウィンドウ開始位置 ≤ ウィンドウ終了位置」の設定を行った場合、ウィンドウ開始位置の設定のみが有効となり、ウィンドウ終了位置は0%になります。

IWDRPSS[1:0]、IWDRPES[1:0]、IWDTTOPS[1:0] ビットで設定されるウィンドウ開始、終了位置のカウント値を表 28.3 に、設定されるリフレッシュ許可期間を図 28.2 に示します。

表 28.3 タイムアウト期間とウィンドウ開始/終了カウンタ値の対応表

IWDTTOPS[1:0]ビット		タイムアウト期間		ウィンドウ開始/終了カウンタ値			
b1	b0	サイクル数	カウンタ値	100%	75%	50%	25%
0	0	128	007Fh	007Fh	005Fh	003Fh	001Fh
0	1	512	01FFh	01FFh	017Fh	00FFh	007Fh
1	0	1024	03FFh	03FFh	02FFh	01FFh	00FFh
1	1	2048	07FFh	07FFh	05FFh	03FFh	01FFh




図 28.2 IWDRPSS[1:0] および IWDRPES[1:0] ビットとリフレッシュ許可期間

IWDRSTIRQS ビット (IWDT リセット割り込み要求選択)

アンダーフローまたはリフレッシュエラー発生時の動作を指定します。1にすると、リセットを選択します。0にすると、割り込みを選択します。

IWDTSTPCTL ビット (IWDT 停止制御)

スリープモード、スヌーズモード、ソフトウェアスタンバイモード遷移時にカウントを停止させるかどうかを制御します。

28.3 動作説明

28.3.1 オートスタートモード

IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が 0 の場合、オートスタートモードが選択されています。それ以外では IWDT は無効です。

リセット状態の間に、オプション機能選択レジスタ 0 (OFS0) の下記の設定値が IWDT のレジスタに設定されます。

- クロック分周比
- ウィンドウ開始および終了位置
- タイムアウト期間
- リセット出力または割り込み要求
- 低消費電力モード遷移時のカウント停止制御

リセット状態が解除されると、IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で設定された値からダウンカウンタが自動でダウンカウントを開始します。

以降、プログラムが正常に動作し続けて、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、リフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウントが継続する間、IWDT はリセット信号を出力しません。ただし、プログラムのクラッシュでカウンタがアンダーフローするか、あるいはリフレッシュ許可期間外のリフレッシュ動作によってリフレッシュエラーが発生した場合に、IWDT はリセット信号またはノンマスクابل割り込み要求/割り込み要求 (IWDT_NMIUNDF) をアサートします。

リセット信号またはノンマスクابل割り込み要求/割り込み要求が発生してから 1 サイクルカウント後に、カウンタはタイムアウト期間をリロードして、カウント動作を再開します。リセット出力または割り込み要求出力の選択は、IWDT リセット割り込み要求選択ビット (OFS0.IWDRSTIRQS) で行います。NMI の起動要因となる割り込み許可は、IWDT アンダーフロー/リフレッシュエラー割り込み許可ビット (NMIER.IWDTEN) で行います。

図 28.3 に、下記の条件下での動作例を示します。

- オートスタートモード (OFS0.IWDTSTRT = 0)
- IWDT 動作の選択：割り込み (OFS0.IWDRSTIRQS = 0)
- NMI 起動起因の割り込み要求を許可 (NMIER.IWDTEN = 1)
- ウィンドウ開始位置 75% (OFS0.IWDRPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (OFS0.IWDRPES[1:0] = 10b)




図 28.3 オートスタートモードでの動作例

28.3.2 リフレッシュ動作

ダウンカウンタは、IWDT リフレッシュレジスタ (IWDTRR) に 00h → FFh の順で書き込むことによってリフレッシュされます。00h の後に FFh 以外の値を書き込むと、ダウンカウンタはリフレッシュされません。無効な値を書き込んだ場合は、IWDTRR レジスタへ 00h → FFh の順で書き込むと、正常にリフレッシュが行われます。

00h (1 回目) → 00h (2 回目) の順で書き込みを行った場合でも、その後に FFh を書き込めば、00h → FFh の書き込み順序が成立します。00h (n - 1 回目) → 00h (n 回目) → FFh という書き込み順序は有効であり、正常にリフレッシュを行います。00h より前の書き込み値が 00h 以外であっても、動作に 00h → FFh という書き込み順序が含まれている限り、正常にリフレッシュを行います。

また、IWDTRR レジスタへの 00h の書き込みと FFh の書き込みの間に、IWDTRR 以外のレジスタにアクセスするか、または IWDTRR レジスタを読み出しても、正常にリフレッシュを行います。カウンタをリフレッシュするための書き込みは、リフレッシュ許可期間中に行う必要があります、この判定は FFh の書き込み時に行われます。そのため、00h の書き込みがリフレッシュ許可期間外であっても、リフレッシュは正常に行われます。

【カウンタのリフレッシュに有効な書き込み順序の例】

- 00h → FFh
- 00h (n - 1 回目) → 00h (n 回目) → FFh
- 00h → 別レジスタへのアクセスまたは IWDTRR レジスタの読み出し → FFh

【カウンタのリフレッシュに無効な書き込み順序の例】

- 23h (00h 以外の値) → FFh
- 00h → 54h (FFh 以外の値)
- 00h → AAh (00h および FFh 以外の値) → FFh

ダウンカウンタがリフレッシュされるタイミングは、IWDT リフレッシュレジスタ (IWDTRR) に FFh を書き込んだ後、カウント信号のサイクル数で最大 4 サイクル必要です (1 サイクル間の IWDT 専用クロック (IWDTCCLK) 数は、IWDT 専用クロック分周比選択ビット (OFS0.IWDTCCKS[3:0]) の設定値により異なります)。この要件を満たすには、リフレッシュ許可期間の終了またはカウンタのアンダーフローが発生する 4 カウントサイクル前までに、IWDTRR レジスタへの FFh 書き込みを完了してください。カウンタの値はカウンタ値ビット (IWDTSR.CNTVAL[13:0]) で確認できます。

【リフレッシュ動作タイミング例】

下記の条件下でのリフレッシュ動作タイミング例を示します。

- IWDT タイムアウト期間選択 : 2048 サイクル (IWDTTOPS[1:0] = 11 / カウンタ値 : 07FFh)
- IWDT ウィンドウ開始位置 : タイムアウト期間の 50% (IWDTRPSS[1:0] = 01)
- IWDT ウィンドウ終了位置 (①及び②の場合) タイムアウト期間の 25% (IWDTRPES[1:0] = 10)
- IWDT ウィンドウ終了位置 (③の場合) タイムアウト期間の 0% (IWDTRPES[1:0] = 11)

- ① ウィンドウ開始位置を 03FFh (07FFh の 50%) とした場合、IWDTRR レジスタへの 00h の書き込みが 03FFh より前 (たとえば 0402h) であっても、ダウンカウンタの値が 03FFh になってから IWDTRR レジスタへ FFh を書き込めば、リフレッシュを行います。
- ② ウィンドウ終了位置を 01FFh (07FFh の 25%) とした場合、IWDTRR レジスタへ 00h → FFh を書き込んだ直後のダウンカウンタの値が 0203h (01FFh の 4 カウントサイクル前) 以上であれば、リフレッシュを行います。
- ③ リフレッシュ許可期間が 0000h (例えばウィンドウ終了期間をタイムアウトの 0% に設定した場合) まで続く場合、アンダーフローの直前でリフレッシュが可能です。この場合、IWDTRR レジスタへ 00h → FFh を書き込んだ直後ダウンカウンタの値が 0003h (アンダーフローの 4 カウントサイクル前) 以上であれば、アンダーフローは発生しないでリフレッシュを行います。

図 28.4 に、PCLKB > IWDTCLK のとき、クロック分周比が IWDTCLK である場合の IWDT リフレッシュ動作波形を示します。




図 28.4 IWDT リフレッシュ動作波形 (OFS0.IWDTCKS[3:0] = 0000b、OFS0.IWDTTOPS[1:0] = 11b の場合)

28.3.3 ステータスフラグ

リフレッシュエラーフラグ (IWDTSR.REFEF) とアンダーフローフラグ (IWDTSR.UNDF) は、IWDT がリセット信号を出力した場合のリセット要因、または IWDT の割り込み要求が発生した場合の割り込み要因を保持します。リセット状態の解除後、または割り込み要求の発生後に、IWDTSR.REFEF フラグと UNDF フラグを読み出すことで、リセット要因や割り込み要因の発生状態を確認できます。各フラグは、0 を書くことによってクリアされます。1 の書き込みは無効です。

ステータスフラグをそのままにしても、動作に影響を与えません。次に IWDT がリセットまたは割り込み要求を出力したとき、フラグがクリアされていない場合は、古いリセット要因や割り込み要因はクリアされて、新しいリセット要因や割り込み要因が書き込まれます。なお、各フラグに 0 を書いてから、その値が反映されるまでに、最大で 3 IWDTCLK サイクルと 2 PCLKB サイクルを要します。

28.3.4 リセット出力

オプション機能選択レジスタ 0 (OFS0) の IWDT リセット割り込み要求選択ビット (OFS0.IWDRSTIRQS) を 1 にした場合、ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時に、リセット信号を出力します。リセット出力後、自動でダウンカウントを開始します。

28.3.5 割り込み要因

オプション機能選択レジスタ 0 (OFS0) の IWDT リセット割り込み要求選択ビット (OFS0.IWDTSTRSTIRQS) を 0 にした場合、カウンタのアンダーフローまたはリフレッシュエラー発生時に、割り込み信号 (IWDT_NMIUNDF) を生成します。この割り込みは、ノンマスカブル割り込みと割り込みの両方に対応しています。詳細は、「14. 割り込みコントローラユニット (ICU)」を参照してください。

表 28.4 IWDTの割り込み要因

名称	割り込み要因	DTCの起動	DMACの起動
IWDT_NMIUNDF	<ul style="list-style-type: none"> ダウンカウンタのアンダーフロー リフレッシュエラー 	不可能	不可能

28.3.6 ダウンカウンタ値の読み出し

IWDT のカウンタは IWDT 専用クロック (IWDTCLK) で動作しているため、カウンタ値を直接読み出すことはできません。IWDT は、カウンタ値を周辺クロック (PCLKB) に同期させて、IWDT ステータスレジスタのダウンカウンタ値ビット (IWDTSR.CNTVAL[13:0]) へ格納します。これらのビットを確認して、間接的にカウンタ値を取得してください。

ただし、カウンタ値の読み出しには PCLKB で数クロックサイクル (最大 4 クロックサイクル) を要するため、読み出されるカウンタ値は、実際のカウンタ値から 1 カウントずれる場合があります。

図 28.5 に、 $PCLKB > IWDTCLK$ のとき、クロック分周比が IWDTCLK である場合の IWDT カウンタ値の読み出し処理を示します。




図 28.5 IWDT カウンタ値の読み出し処理 (OFS0.IWDTCKS[3:0] = 0000b、OFS0.IWDTTOPS[1:0] = 11b の場合)

28.4 イベントリンクコントローラ (ELC) への出力

ELC が割り込み要求信号をイベント信号として使用する場合、IWDT は設定したモジュールに対してリンク動作が可能です。イベント信号はカウンタのアンダーフローまたはリフレッシュエラーによって出力されます。

イベント信号は、OFS0.WDTRSTIRQS ビットの設定とは無関係に出力されます。リフレッシュエラーフラグ (IWDTSR.REFEF) またはアンダーフローフラグ (IWDTSR.UNDFE) が 1 の状態で次の割り込み要因が発生した場合も、イベント信号の出力が可能です。詳細は、「[19. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

28.5 使用上の注意事項

28.5.1 リフレッシュ動作

リフレッシュ時間を設定する際は、PCLKB と IWDTCLK の精度における誤差範囲内での変動を考慮してください。その上で、リフレッシュできる値を設定してください。

28.5.2 クロック分周比の設定に関する制限

周辺モジュールクロック (PCLKB) の周波数が下記の要件を満たすように設定してください。

$$PCLKB \geq 4 \times (\text{カウントクロックソースの分周後周波数})$$

29. イーサネット MAC コントローラ (ETHERC)

29.1 概要

本 MCU は、イーサネットあるいは IEEE802.3 の Media Access Control (MAC) 層規格に準拠したイーサネットコントローラ (ETHERC) を 1 チャンネル内蔵しています。ETHERC チャンネルには、1 チャンネルの MAC 層インタフェースがあります。物理層の LSI (PHY-LSI) と接続することにより、イーサネット / IEEE802.3 に準拠したフレームの送受信を行うことができます。また、ETHERC はイーサネット DMA コントローラ (EDMAC) に接続されているので、CPU を介することなくデータ転送を行うことができます。

表 29.1 に ETHERC の仕様を、図 29.1 に ETHERC の構成を、表 29.2 に ETHERC の入出力端子を示します。また、図 29.2 と図 29.3 に MCU と外部 PHY-LSI との接続例を示します。

表 29.1 ETHERC の仕様

項目	内容
チャンネル数	1チャンネル
プロトコル	IEEE802.3xに準拠したフロー制御
データ送受信	イーサネット / IEEE802.3に準拠したフレームを送受信
ビットレート	10Mbps および 100Mbps に対応
通信方式	全二重通信および半二重通信に対応
インタフェース	IEEE802.3uに準拠したMII (Media Independent Interface) およびRMII (Reduced Media Independent Interface) に対応
機能	<ul style="list-style-type: none">• Magic Packet™の検出• Wake-on-LAN (WOL) 信号の出力• MACアドレスによる受信マルチキャストパケットのハードウェアフィルタリング




図 29.1 ETHERC の構成

表 29.2 ETHERCの入出力端子

動作モード	端子名	入出力	機能
MII	ET0_TX_CLK (注1)	入力	送信クロック ET0_TX_EN、ET0_ETXD3～ET0_ETXD0、ET0_TX_ER信号出力時のタイミング基準信号
	ET0_RX_CLK (注1)	入力	受信クロック ET0_RX_DV、ET0_ERXD3～ET0_ERXD0、ET0_RX_ER信号入力時のタイミング基準信号
	ET0_TX_EN (注1)	出力	送信データ有効 ET0_ETXD3～ET0_ETXD0端子上に有効な送信データが出力されていることを示す信号
	ET0_ETXD3～ET0_ETXD0 (注1)	出力	4ビットの送信データ
	ET0_TX_ER (注1)	出力	送信エラー 送信中のエラーをPHY-LSIに通知するための信号
	ET0_RX_DV (注1)	入力	受信データ有効 ET0_ERXD3～ET0_ERXD0上に有効な受信データがあることを示す信号
	ET0_ERXD3～ET0_ERXD0 (注1)	入力	4ビットの受信データ
	ET0_RX_ER (注1)	入力	受信エラー PHY-LSIからETHERCへ転送中のフレームにエラーがあることを示す信号
	ET0_CRS (注1)	入力	キャリア感知
	ET0_COL (注1)	入力	衝突検出信号
	ET0_MDC (注1)	出力	管理データクロック ET0_MDIOによる情報転送用の基準クロック信号
	ET0_MDIO (注1)	入出力	管理データ入出力 PHY-LSIとの間で管理情報を交換するための双方向データ信号
	ET0_LINKSTA	入力	PHY-LSIからのリンクステータス入力
	ET0_EXOUT	出力	汎用出力端子
	ET0_WOL	出力	Wake-on-LAN。Magic Packet受信を示す信号
RMII	REF50CKn (注2)	入力	基準クロック RMII0_TXD_EN、RMII0_TXD1～RMII0_TXD0、RMII0_CRS_DV、RMII0_RXD1～RMII0_RXD0、RMII0_RX_ER端子のタイミング基準信号
	RMII0_TXD_EN (注2)	出力	送信データ有効 RMII0_TXD1～RMII0_TXD0端子上に有効な送信データが出力されていることを示す信号
	RMII0_TXD1～RMII0_TXD0 (注2)	出力	2ビットの送信データ
	RMII0_CRS_DV (注2)	入力	キャリア感知／受信データ有効 有効な受信データがRMII0_RXD1～RMII0_RXD0上にあることを示す信号
	RMII0_RXD1～RMII0_RXD0 (注2)	入力	2ビットの受信データ
	RMII0_RX_ER (注2)	入力	受信エラー PHY-LSIからETHERCへ転送中のフレームにエラーがあることを示す信号 29.5.2 RMII選択時のRMII0_RX_ER端子入力について を参照してください。
	ET0_MDC (注2)	出力	管理データクロック ET0_MDIOによる情報転送用の基準クロック信号
	ET0_MDIO (注2)	入出力	管理データ入出力 PHY-LSIとの間で管理情報を交換するための双方向データ信号
	ET0_LINKSTA	入力	PHY-LSIからのリンクステータス入力
	ET0_EXOUT	出力	汎用出力端子
ET0_WOL	出力	Wake-on-LAN。Magic Packet受信を示す信号	

注 1. IEEE802.3u 準拠の MII 信号

注 2. IEEE802.3u 準拠の RMII 信号




図 29.2 PHY-LSI との接続例 (MII)




図 29.3 PHY-LSI との接続例 (RMII)

29.2 レジスタの説明

29.2.1 ETHERC モードレジスタ (ECMR)

アドレス ETHERC0.ECMR 4006 4100h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	TPC	ZPF	PFR	RXF	TXF
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	PRCEF	—	—	MPDE	—	—	RE	TE	—	ILB	RTM	DM	PRM
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PRM	プロミスキャスモード	0: プロミスキャスモードを禁止 1: プロミスキャスモードを許可	R/W
b1	DM	デュプレックスモード	0: 半二重モード 1: 全二重モード	R/W
b2	RTM	送受信レート	0: 10Mbps 1: 100Mbps	R/W
b3	ILB	内部ループバックモード	0: 標準のデータ送受信を実行 1: 全二重通信のときETHERC内部でループバックを行う	R/W
b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	TE	送信許可	0: 送信機能は無効 1: 送信機能は有効	R/W
b6	RE	受信許可	0: 受信機能は無効 1: 受信機能は有効	R/W
b8-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b9	MPDE	Magic Packet検出許可	0: Magic Packetの検出禁止 1: Magic Packetの検出許可	R/W
b11-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12	PRCEF	CRCエラーフレーム受信モード	0: CRCエラーをEDMACに通知する 1: CRCエラーをEDMACに通知しない	R/W
b15-b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	TXF	送信系フロー制御動作モード	0: PAUSEフレームの自動送信禁止 (PAUSEフレームの送信は自動的に行われない) 1: PAUSEフレームの自動送信許可 (PAUSEフレームの送信は必要に応じて自動的に行われる)	R/W
b17	RXF	受信系フロー制御動作モード	0: PAUSEフレーム検出禁止 1: PAUSEフレーム検出許可	R/W
b18	PFR	PAUSEフレーム受信モード	0: PAUSEフレームをEDMACに送信しない 1: PAUSEフレームをEDMACに送信する	R/W
b19	ZPF	0 time PAUSEフレーム使用許可	0: 0のpause_timeパラメータを含むPAUSEフレームを使用しない 1: 0のpause_timeパラメータを含むPAUSEフレームを使用する	R/W
b20	TPC	PAUSEフレーム送信	0: PAUSE期間中もPAUSEフレームを送信する 1: PAUSE期間中はPAUSEフレームを送信しない	R/W
b31-b21	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ECMR レジスタは、ETHERC の動作を制御するレジスタです。TE および RE ビットを除き、このレジスタへのビットの設定はリセット後の初期化中に行ってください。それ以外のときに書き換える場合は、EDMAC0.EDMR.SWR ビットを 1 にして、EDMAC と ETHERC を初期状態に戻してから再設定してください。

PRM ビット (プロミスキャスモード)

PRM ビットを1にすると、すべてのイーサネットフレームを受信するプロミスキャスモードで動作します。プロミスキャスモードは、宛先アドレスの相違、ブロードキャストアドレスであるかどうか、マルチキャストビットの有無などにかかわらず、受信可能なすべてのフレームを受信するモードです。

RTM ビット (送受信レート)

RTM ビットは、RMII 選択時の送受信のビットレートを指定します。

ILB ビット (内部ループバックモード)

ILB ビットを1にすると、MCU 内部で送信フレームをループバックさせることができます。ループバックテストを行うときはDM ビットも1 (全二重通信) にしてください。

TE ビット (送信許可)

TE ビット1にすると、この送信機能が有効になります。TE ビットを0にすると、処理中のフレームの送信を完了してから送信機能が無効になります。

RE ビット (受信許可)

RE ビットを1にすると、この受信機能が有効になります。RE ビットを0にすると、処理中のフレームの受信を完了してから受信機能が無効になります。

PRCEF ビット (CRC エラーフレーム受信モード)

PRCEF ビットを1にすると、受信フレームのCRC エラーを検出した場合も、EDMAC に通知しません。結果としてEDMAC0.EESR.CERF フラグ、受信ディスクリプタ0 (RD0) のRFS0 ビットは1になりません。


ZPF ビット (0 time PAUSE フレーム使用許可)

ZPF ビットが1の場合、前回送信した PAUSE フレームの PAUSE 時間が経過していないうちに PAUSE フレーム送信要求が取り消されると、`pause_time` パラメータが0の PAUSE フレームを送信します。また、`pause_time` パラメータが0の PAUSE フレームを受信すると、送信待ちを解除します。

ZPF ビットが0の場合、受信 FIFO からの PAUSE フレーム送信要求が取り消されても、前回送信した PAUSE フレームの PAUSE 時間が経過するまでは、次の PAUSE フレームを送信しません。また、`pause_time` パラメータが0の PAUSE フレームを受信した場合、それを破棄します。

29.2.2 受信フレーム長上限レジスタ (RFLR)

アドレス ETHERC0.RFLR 4006 4108h



ビット	シンボル	ビット名	機能	R/W
b11-b0	RFL[11:0]	受信フレーム長上限値	設定した値がそのまま上限値として使用されます。設定できる最小値は1518バイト、最大値は2048バイトです。ただし、1518バイト未満の値は1518バイトとみなされ、2048バイト超の値は2048バイトとみなされます。	R/W
b31-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RFLR レジスタは、本 MCU が受信できる最大フレーム長を指定するレジスタです。最大フレーム長はバイト単位で設定します。ECMR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。

RFL[11:0] ビット (受信フレーム長上限値)

RFL[11:0] ビットには、チェックするフレーム長を設定します。フレーム長は、受信したフレームの宛先アドレス部から FCS (フレームチェックシーケンス) 部までのバイト数です。この長さが RFL[11:0] ビットの値を超えた場合、EDMAC にロングフレーム受信エラーが通知され、超過データは破棄されます。

29.2.3 ETHERC ステータスレジスタ (ECSR)

アドレス ETHERC0.ECSR 4006 4110h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	BFR	PSRTO	—	LCHNG	MPD	ICD
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ICD	不正キャリア検出フラグ	0 : PHY-LSIは、回線上で不正キャリアを検出していない 1 : PHY-LSIは、回線上で不正キャリアを検出した	R/W (注1)
b1	MPD	Magic Packet検出フラグ	0 : Magic Packetを検出していない 1 : Magic Packetを検出した	R/W (注1)
b2	LCHNG	リンク信号変化フラグ	0 : ET0_LINKSTA信号の変化を検出していない 1 : ET0_LINKSTA信号の変化 (HighからLow、またはLowからHigh)を検出した	R/W (注1)
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	PSRTO	PAUSE フレーム再送リトライオーバーフラグ	0 : PAUSE フレーム再送回数が上限値に達していない 1 : PAUSE フレーム再送回数が上限値に達した	R/W (注1)
b5	BFR	Broadcast フレーム連続受信フラグ	0 : Broadcast フレームの連続受信を検出していない 1 : Broadcast フレームの連続受信を検出した	R/W (注1)
b31-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. フラグをクリアするには1を書いてください。

ECSR レジスタは、ETHERC のステータスを表示するレジスタです。ECSR レジスタのいずれかのフラグが1になったとき、ECSIPR レジスタの対応するビットが1 (割り込み許可) であると、EDMAC0.ECSR.ECI フラグが1になります。

ICD フラグ (不正キャリア検出フラグ)

回線上でPHY-LSI が不正なキャリアを検出したことを表します。PHY-LSI から図 29.11 に示すような受信エラー信号を受け取った場合、フラグが1になります。ただし、PHY-LSI から入力される信号の変化がソフトウェアの認識時間よりも早く変化するような場合は、正しい情報が得られないことがあります。採用するPHY-LSI のタイミングを確認してください。

LCHNG フラグ (リンク信号変化フラグ)

LCHNG フラグは、PHY-LSI から入力される ET0_LINKSTA 信号が、High から Low、または Low から High に変化したことを表します。現在のリンク状態を確認するには、PSR.LMON フラグを参照してください。詳細は、29.5.1 LCHNG フラグの1への誤設定の防止を参照してください。

PSRTO フラグ (PAUSE フレーム再送リトライオーバーフラグ)

PAUSE フレームの自動送信機能を有効にしたときの PAUSE フレームの再送において、再送回数が TPAUSER レジスタに設定した値に達したことを表します。

29.2.4 ETHERC 割り込みイネーブルレジスタ (ECSIPR)

アドレス ETHERC0.ECSIPR 4006 4118h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	BFSIP R	PSRTO IP	—	LCHNG IP	MPDIP	ICDIP
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ICDIP	不正キャリア検出割り込み許可	0: 割り込み通知禁止 1: 割り込み通知許可	R/W
b1	MPDIP	Magic Packet検出割り込み許可	0: 割り込み通知禁止 1: 割り込み通知許可	R/W
b2	LCHNGIP	リンク信号変化割り込み許可	0: 割り込み通知禁止 1: 割り込み通知許可	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	PSRTOIP	PAUSE フレーム再送リトライオーバー割り込み許可	0: 割り込み通知禁止 1: 割り込み通知許可	R/W
b5	BFSIPR	Broadcast フレーム連続受信割り込み許可	0: 割り込み通知禁止 1: 割り込み通知許可	R/W
b31-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ECSIPR レジスタは、ECSR レジスタが示すステータスを EDMAC に通知するかどうかを選択します。各ビットは、ECSR レジスタの同番号のフラグに対応しています。

29.2.5 PHY 部インタフェースレジスタ (PIR)

アドレス ETHERC0.PIR 4006 4120h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	MDI	MDO	MMD	MDC
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	x	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MDC	MII/RMII マネジメントデータクロック	ビットの値を ET0_MDC 端子から出力し、MII/RMII へのマネジメントデータクロックを供給します。	R/W
b1	MMD	MII/RMII マネジメントモード	0: 読み出し 1: 書き込み	R/W
b2	MDO	MII/RMII マネジメントデータアウト	MMD ビットが 1 (書き込み) で、0 (読み出し) ではないとき、ET0_MDIO 端子からこの値が出力されます。	R/W
b3	MDI	MII/RMII マネジメントデータイン	ET0_MDIO 端子のレベルを表します。 書く場合、0 としてください。	R
b31-b4	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W

PIR レジスタは、MII または RMII 経由で PHY-LSI のレジスタにアクセスします。マネジメントクロック、マネジメントデータともソフトウェアにて制御します。MII および RMII レジスタへのアクセス方法については、[29.3.4 MII および RMII レジスタへのアクセス](#)を参照してください。

29.2.6 PHY 部ステータスレジスタ (PSR)

アドレス ETHERC0.PSR 4006 4128h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	LMON
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	LMON	ET0_LINKSTA 端子状態フラグ	ET0_LINKSTA 端子に PHY-LSI から出力されるリンク信号を接続することによって、リンク状態を読むことができます。極性については、接続する PHY-LSI の仕様を参照してください。	R
b31-b1	—	予約ビット	読むと 0 が読めます。	R

PSR レジスタは、PHY-LSI からのインタフェース信号を監視します。

29.2.7 乱数生成カウンタ上限値設定レジスタ (RDMLR)

アドレス ETHERC0.RDMLR 4006 4140h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	RMD[19:16]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	RMD[15:0]															
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b19-b0	RMD[19:0]	乱数生成カウンタ	00000h : 通常動作 00001h ~ FFFFFFFh : 設定禁止	R/W
b31-b20	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W

RDMLR レジスタは、乱数生成部で使用しているカウンタの上限値を指定するレジスタです。また、ECMR.TE ビットが 1 (送信機能有効)、または ECMR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。

29.2.8 Interpacket Gap 設定レジスタ (IPGR)

アドレス [ETHERC0.IPGR 4006 4150h](#)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	IPG[4:0]				—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	1	0	1	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	IPG[4:0]	Interpacket Gap	00h : 16 ビット時間 01h : 20 ビット時間 : 14h : 96 ビット時間 (初期値) : 1Fh : 140 ビット時間	R/W
b31-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

IPGR レジスタは、Interpacket Gap (IPG) の値を指定するレジスタです。また、ECMR.TE ビットが 1 (送信機能有効)、または ECMR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。IPG の詳細については [29.3.6 IPG の変更による伝送効率の調整](#) を参照してください。

29.2.9 自動 PAUSE フレーム設定レジスタ (APR)

アドレス [ETHERC0.APR 4006 4154h](#)


b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
AP[15:0]															
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b15-b0	AP[15:0]	自動PAUSE時間設定	自動送信するPAUSEフレームのpause_timeパラメータ値を設定します。設定値の512倍のビット時間に相当する期間、送信を待たせることができます。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

APR レジスタは、自動送信する PAUSE フレームの PAUSE 時間を指定するレジスタです。APR レジスタに設定した値が PAUSE フレームの pause_time パラメータとして使用されます。また、ECMR.TE ビットが 1 (送信機能有効)、または ECMR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。

29.2.10 手動 PAUSE フレーム設定レジスタ (MPR)

アドレス ETHERC0.MPR 4006 4158h




ビット	シンボル	ビット名	機能	R/W
b15-b0	MP[15:0]	手動PAUSE時間設定	手動送信するPAUSEフレームのpause_timeパラメータ値を設定します。設定値の512倍のビット時間、送信を待たせることができます。読むと不定値が読めます。	W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	W

MPR レジスタは、手動送信する PAUSE フレームの PAUSE 時間を指定するレジスタです。MPR レジスタに設定した値が PAUSE フレームの pause_time パラメータとして使用されます。このレジスタに値を設定すると、PAUSE フレームが送信されます。このレジスタへの書き込みは、ECMR.TE ビットが 1 (送信機能有効) のときに行ってください。

29.2.11 受信 PAUSE フレームカウンタ (RFCF)

アドレス ETHERC0.RFCF 4006 4160h




ビット	シンボル	ビット名	機能	R/W
b7-b0	RPAUSE[7:0]	PAUSE フレーム受信回数	PAUSE フレームの受信回数	R
b31-b8	—	予約ビット	読むと0が読めます。	R

RFCF レジスタは、PAUSE フレームの受信カウンタです。レジスタを読むとカウンタはリセットされます。

29.2.12 PAUSE フレーム再送回数設定レジスタ (TPAUSER)

アドレス ETHERC0.TPAUSER 4006 4164h




ビット	シンボル	ビット名	機能	R/W
b15-b0	TPAUSE[15:0]	自動PAUSE フレーム再送回数上限値	0000h : 再送回数は無制限 0001h : 再送回数の上限値は、1回 : FFFFh : 再送回数の上限値は、65535回	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

TPAUSER レジスタは、PAUSE フレームの自動再送回数の上限値を設定するレジスタです。ECMR.TE ビットが 1 (送信機能有効) のときは、このレジスタを書き換えしないでください。

29.2.13 PAUSE フレーム再送回数カウンタ (TPAUSECR)

アドレス ETHERC0.TPAUSECR 4006 4168h



ビット	シンボル	ビット名	機能	R/W
b7-b0	TXP[7:0]	PAUSE フレーム再送回数	PAUSE フレームの再送回数	R
b31-b8	—	予約ビット	読むと0が読めます。	R

TPAUSECR レジスタは、PAUSE フレームの自動再送回数を示すカウンタです。レジスタを読むとカウンタはリセットされます。

29.2.14 Broadcast フレーム受信回数設定レジスタ (BCFRR)

アドレス ETHERC0.BCFRR 4006 416Ch




ビット	シンボル	ビット名	機能	R/W
b15-b0	BCF[15:0]	Broadcast フレーム連続受信回数設定	0000h : 受信回数制限なし 0001h : 1 フレーム受信 : FFFFh : 65535 フレーム受信	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

BCFRR レジスタは、Broadcast フレームを連続で受信できる回数を設定するレジスタです。受信フレーム数が BCF[15:0] ビット値を超えた場合、以降の Broadcast フレームは破棄されます。EMCR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。

29.2.15 MAC アドレス上位設定レジスタ (MAHR)

アドレス ETHERC0.MAHR 4006 41C0h




ビット	シンボル	ビット名	機能	R/W
b31-b0	MAHR[31:0]	MAC アドレス上位ビット	以下を参照	R/W

MAHR レジスタは、48 ビットの MAC アドレスの上位 32 ビット ([47:16]) を指定するレジスタです。たとえば MAC アドレスが 01-23-45-67-89-AB である場合は、0123 4567h を設定します。

MAHR レジスタの設定は、リセット後の初期設定時に行ってください。また、ECMR.TE ビットが 1 (送信機能有効)、または ECMR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。このレジスタの値を変更する場合は、EDMAC0.EDMR.SWR ビットを 1 にして EDMAC と ETHERC を初期状態に戻してから再設定してください。

29.2.16 MAC アドレス下位設定レジスタ (MALR)

アドレス ETHERC0.MALR 4006 41C8h




ビット	シンボル	ビット名	機能	R/W
b15-b0	—	—	MACアドレスの下位16ビットを設定します。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

MALR レジスタは、48 ビットの MAC アドレスの下位 16 ビットを指定するレジスタです。たとえば MAC アドレスが 01-23-45-67-89-AB である場合は、0000 89ABh を設定します。

MALR レジスタの設定は、リセット後の初期設定時に行ってください。また、ECMR.TE ビットが 1 (送信機能有効)、または ECMR.RE ビットが 1 (受信機能有効) のときは、このレジスタを書き換えしないでください。このレジスタの値を変更する場合は、EDMAC0.EDMR.SWR ビットを 1 にして EDMAC と ETHERC を初期状態に戻してから再設定してください。

29.2.17 送信リトライオーバーカウンタレジスタ (TROCR)

アドレス ETHERC0.TROCR 4006 41D0h




ビット	シンボル	ビット名	機能	R/W
b31-b0	TROCR[31:0]	送信リトライオーバーカウンタ	以下を参照	R/W

TROCR レジスタは、送信リトライオーバーになったフレームの数を示すカウンタです。このレジスタは、15 回目の再送を失敗すると 1 インクリメントされます。レジスタ値が FFFF FFFFh になるとカウントを停止します。TROCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.18 遅延衝突検出カウンタレジスタ (CDCR)

アドレス ETHERC0.CDCR 4006 41D4h




ビット	シンボル	ビット名	機能	R/W
b31-b0	CDCR[31:0]	遅延衝突検出カウンタ	以下を参照	R/W

CDCR レジスタは、送信開始以降に検出した遅延衝突の回数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。CDCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.19 キャリア消失カウンタレジスタ (LCCR)

アドレス ETHERC0.LCCR 4006 41D8h




ビット	シンボル	ビット名	機能	R/W
b31-b0	LCCR[31:0]	キャリア消失カウンタ	以下を参照	R/W

LCCR レジスタは、フレーム送信中のキャリア消失を検出した回数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。LCCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.20 キャリア未検出カウンタレジスタ (CNDCCR)

アドレス ETHERC0.CNDCCR 4006 41DCh




ビット	シンボル	ビット名	機能	R/W
b31-b0	CNDCCR[31:0]	キャリア未検出カウンタ	以下を参照	R/W

CNDCCR レジスタは、プリアンブル送信中にキャリアを検出できなかった回数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。CNDCCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.21 CRC エラーフレーム受信カウンタレジスタ (CEFCR)

アドレス ETHERC0.CEFCR 4006 41E4h




ビット	シンボル	ビット名	機能	R/W
b31-b0	CEFCR[31:0]	CRCエラーフレーム受信カウンタ	以下を参照	R/W

CEFCR レジスタは、CRC エラーを検出した受信フレームの数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。CEFCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.22 フレーム受信エラーカウンタレジスタ (FRECR)

アドレス ETHERC0.FRECR 4006 41E8h




ビット	シンボル	ビット名	機能	R/W
b31-b0	FRECR[31:0]	フレーム受信エラーカウンタ	以下を参照	R/W

FRECR レジスタは、フレーム受信エラーの発生回数を示すカウンタです。フレーム受信エラーは PHY-LSI から ET0_RX_ER 端子を使用して通知されます。FRECR レジスタは、ET0_RX_ER 端子が High になると 1 インクリメントされます。レジスタの値が FFFF FFFFh になるとカウントを停止します。FRECR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.23 ショートフレーム受信カウンタレジスタ (TSFRCCR)

アドレス ETHERC0.TSFRCCR 4006 41ECh




ビット	シンボル	ビット名	機能	R/W
b31-b0	TSFRCCR[31:0]	ショートフレーム受信カウンタ	以下を参照	R/W

TSFRCCR レジスタは、ショートフレーム (64 バイト未満のフレーム) の受信回数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。TSFRCCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.24 ロングフレーム受信カウンタレジスタ (TLFRCR)

アドレス ETHERC0.TLFRCR 4006 41F0h




ビット	シンボル	ビット名	機能	R/W
b31-b0	TLFRCR[31:0]	ロングフレーム受信カウンタ	以下を参照	R/W

TLFRCR レジスタは、ロングフレーム (RFLR レジスタに設定した長さを超えるフレーム) の受信回数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。TLFRCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

注. なお、端数ビットフレームを受信した場合は、TLFRCR レジスタはインクリメントされません。この場合は、端数ビットフレーム受信カウンタレジスタ (RFCR) がインクリメントされます。

29.2.25 端数ビットフレーム受信カウンタレジスタ (RFCR)

アドレス ETHERC0.RFCR 4006 41F4h




ビット	シンボル	ビット名	機能	R/W
b31-b0	RFCR[31:0]	端数ビットフレーム受信カウンタ	以下を参照	R/W

RFCR レジスタは、端数ビットフレーム (8 ビットに満たない端数ビットデータを含むフレーム) の受信回数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。RFCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.2.26 マルチキャストアドレスフレーム受信カウンタレジスタ (MAFCR)

アドレス ETHERC0.MAFCR 4006 41F8h



ビット	シンボル	ビット名	機能	R/W
b31-b0	MAFCR[31:0]	マルチキャストアドレスフレーム受信カウンタ	以下を参照	R/W

MAFCR レジスタは、マルチキャストアドレスが指定されたフレームの受信回数を示すカウンタです。レジスタの値が FFFF FFFFh になるとカウントを停止します。MAFCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

29.3 動作説明

ETHERC の動作概要を以下に示します。ETHERC は IEEE802.3x に準拠したフロー制御をサポートしており、PAUSE フレームの送信および受信が可能です。ETHERC を使用する場合は、あらかじめクロックを ICLK = PCLKA にします。

29.3.1 送信

ETHERC 送信部は、EDMAC から送信要求があると、送信データをフレームに組み立てて MII または RMII に出力します。MII または RMII を経由した送信フレームは、PHY-LSI によって回線に送出されます。ETHERC 送信部の状態遷移図を図 29.4 に示します。




図 29.4 ETHERC 送信部状態遷移図

ETHERC 送信部状態は以下のように遷移します。

1. ECMR.TE ビットを 1 にすると、ETHERC は送信アイドル状態に遷移します。
2. EDMAC から送信要求があると、ETHERC はキャリア感知状態に遷移します。Interpacket Gap 時間を待ってからプリアンプルを MII または RMII に送出します。キャリア感知を必要としない全二重通信モードを選択しているときには、EDMAC から送信要求があると即座にプリアンプルを送出します。
3. SFD (スタートフレームデリミタ)、送信データ、CRC を順次送信します。送信が正常に終了すると、ETHERC は EDMAC に正常終了を通知し、EDMAC は EDMAC0.EESR.TC フラグを 1 にします。また、データ送信中に遅延衝突、あるいはキャリア消失を検出すると、ETHERC は送信を中断し EDMAC にその要因を通知します。
4. Interpacket Gap 時間を経た後、ETHERC はアイドル状態に遷移し、以後送信データがあれば送信を続けます。

29.3.2 受信

ETHERC 受信部は、MII または RMII より入力された受信フレームをプリアンプル、SFD (スタートフレームデリミタ)、受信データおよび CRC に分解し、EDMAC には受信データ (宛先アドレス、送信元アドレス、タイプ/長さ、データ/LLC) のみを転送します。ETHERC 受信部の状態遷移図を図 29.5 に示します。




図 29.5 ETHERC 受信部状態遷移図

ETHERC 受信部状態は以下のように遷移します。

1. ECMR.RE ビットを 1 にすると、ETHERC は受信アイドル状態に遷移します。
2. 受信パケットのプリアンプルに続く SFD を検出すると、ETHERC は受信処理を開始します。不正な SFD を受信すると、ETHERC はフレームを破棄します。
3. ETHERC が通常動作の場合は、受信フレームの宛先アドレスが本 MCU 宛のとき、または受信フレームがブロードキャストフレームかマルチキャストフレームのときに、データ受信を開始します。ETHERC がプロミスキャスモード動作の場合は、受信フレームの種類にかかわらずデータ受信を開始します。
4. MII または RMII からのデータを受信した後、ETHERC は CRC をチェックします。CRC チェックの結果は、EDMAC に通知され、受信バッファに受信データが転送された後、受信ディスクリプタ内にステータスとしてライトバックされます。また、結果は EDMAC0.EESR.CERF フラグにも反映されます。
5. 1 フレームの受信が完了した後、ECMR.RE ビットが 1 の場合、次のフレーム受信に備えます。

29.3.3 フレームタイミング

29.3.3.1 MII フレームタイミング

MII フレームのタイミングを図 29.6 ~ 図 29.11 に示します。




図 29.6 MII フレーム送信タイミング (正常送信時)




図 29.7 MII フレーム送信タイミング (衝突発生時)




図 29.8 MII フレーム送信タイミング (送信エラー発生時)




図 29.9 MII フレーム受信タイミング (正常受信時)




図 29.10 MII フレーム受信タイミング (受信エラー通知時)




図 29.11 MII フレーム受信タイミング (不正キャリア検出通知時)

29.3.3.2 RMII フレームタイミング

RMII フレームのタイミングを図 29.12 ~ 図 29.14 に示します。




図 29.12 RMII フレーム送信タイミング (正常送信時)




図 29.13 RMII フレーム受信タイミング (正常受信時)




図 29.14 RMII フレーム受信タイミング (不正キャリア検出を伴う受信時)

29.3.4 MII および RMII レジスタへのアクセス

PHY-LSI 内にある MII と RMII レジスタへは、PIR レジスタを使用してアクセスします。MII および RMII 管理フレームフォーマットに従ったシリアルデータを、ET0_MDC、ET0_MDIO 端子をソフトウェアで制御して送受信します。

29.3.4.1 MII および RMII 管理フレームのフォーマット

MII および RMII 管理フレームのフォーマットを表 29.3 に示します。

表 29.3 MII および RMII 管理フレームのフォーマット

アクセスの種類	MII および RMII 管理フレーム								
	パラメータ	PRE	ST	OP	PHYAD	REGAD	TA	DATA	IDLE
	ビット数	32	2	2	5	5	2	16	1
読み出し		1...1	01	10	00001	RRRRR	Z0	DDDDDDDDDDDDDDDDDD	Z
書き込み		1...1	01	01	00001	RRRRR	10	DDDDDDDDDDDDDDDDDD	Z

- 注 .
- PRE (Preamble) : 32 個の連続した 1 を送信
 - ST (Stat of Frame) : 01b を送信
 - OP (Operation code) : 読み出し時は 10b、書き込み時は 01b を送信
 - PHYAD (PHY Address) : 1 つの MAC に最大 32 の PHY-LSI が接続可能。この 5 ビットで PHY-LSI を選択。PHY-LSI のアドレスが 1 番の場合、00001b を送信
 - REGAD (Register Address) : PHY-LSI にある最大 32 個のレジスタから 1 つを選択。レジスタアドレスが 1 番の場合、00001b を送信
 - TA (Turnaround) : 読み出し時にレジスタアドレスとデータが衝突しないようにするため 2 ビット分の切り替え時間を使用。書き込み時は 10b を送信。読み出し時は、1 ビット分のバス解放 (Z 出力) を行う (PHY-LSI からは次のクロックで 0 が出力されるので「Z0」と表記)
 - DATA (Data) : 16 ビットデータ。MSB 側から順次送信あるいは受信
 - IDLE (Idle Condition) : 次の MII または RMII 管理フォーマット入力までの待機時間。書き込み時は、バス解放 (Z 出力) を行う。読み出し時は、TA 時にバス解放済みであり制御不要

29.3.4.2 MII および RMII レジスタアクセス手順

MII および RMII レジスタへのアクセスは、1 ビット単位のデータの書き込み、1 ビット単位のデータの読み出し、およびバス解放を含みます。MII および RMII レジスタアクセスタイミングの例を図 29.15 ~ 図 29.18 に示します。アクセスタイミングは、PHY-LSI の種類によって異なります。




図 29.15 1 ビットデータのライトフロー




図 29.16 バス解放フロー (表 29.3 中の読み出し時の TA)




図 29.17 1ビットデータのリードフロー




図 29.18 バス解放フロー (表 29.3 中の書き込み時の IDLE)

29.3.5 Magic Packet の検出

ETHERC は、Wake-On-LAN (WOL) に対応しています。これは、ホスト装置などから送出される Magic Packet を検出し、スリープモードなどの低消費電力状態から MCU を復帰する機能です。ETHERC が Magic Packet を検出すると、ET0_WOL 端子から High を出力します。ET0_WOL 端子を Low にするには EDMAC0.EDMR.SWR ビットに 1 を書いてください。

Magic Packet は、ブロードキャストで送信されるため、そのフォーマット内で指定された宛先 MAC アドレスにかかわらず受信されます。ETHERC はその宛先 MAC アドレスと自身の MAC アドレスが合致した場合のみ、ET0_WOL 端子から High を出力します。Magic Packet に関する詳細については、AMD 社の技術資料を参照してください。

MCU で WOL を使用するには、以下の例の手順を利用してください。

1. ICU を設定して、ETHER_EINT0 割り込み要求を禁止します。
2. ECMR.MPDE ビットを 1 にして Magic Packet 検出を許可し、ECMR.RE ビットを 1 にして受信を許可します。
3. ECSIPR.MPDIP ビットを 1 にして、Magic Packet 検出割り込みの通知を許可します。
4. EDMAC0.EESIPR.ECIIP ビットを 1 にして、ETHERC ステータスレジスタ要因割り込みを許可します。
5. ICU を設定して、ETHER_EINT0 割り込み要求を許可します。
6. 必要に応じて、CPU の動作モードをスリープモードにするか、使用しない周辺機能をモジュールストップ状態にします。
7. Magic Packet を検出すると、CPU へ割り込みが要求されます。また、MCU 外部に対しては、ET0_WOL 端子から High を出力して、Magic Packet を検出したことを通知します。

29.3.5.1 Magic Packet 検出時の制約

ETHERC は、Magic Packet の受信を待っているときも、ブロードキャストパケットなどを受信しています。そのため、Magic Packet を検出したとき、EDMAC の受信 FIFO には受信データが蓄積されている場合があります。同様に、ECSR レジスタや EDMAC0.EESR レジスタの各フラグも、変化している場合があります。Magic Packet 検出により通常の動作に復帰する場合は、EDMAC0.EDMR.SWR ビットを 1 にして、ETHERC と EDMAC の初期化を行ってください。

29.3.6 IPG の変更による伝送効率の調整

IPG は、送信フレーム間の無送信期間です。ETHERC は、IPGR レジスタに設定されている値に基づき送信効率を増加/減少させるため、IPG の値を変更することが可能です。一般的な値は IEEE802.3 規格に定められています。設定を変更するときは、同じネットワークでそれぞれの機器がうまく動作するかどうかの確認作業を十分に行ってください。




図 29.19 IPG の変更による伝送効率の違い

29.3.7 フロー制御

全二重通信モードで動作しているとき、ETHERCは、IEEE802.3xに準拠したフロー制御を行うことができ、受信側と送信側を個別に設定することが可能です。PAUSEフレームの送信方法には、自動送信と手動送信の2種類があります。

29.3.7.1 PAUSEフレームの自動送信

ECMR.TXFビットを1にすると、PAUSEフレームの自動送信機能が有効になります。PAUSEフレームの送信は、EDMACからのPAUSEフレーム送信要求によって、自動的に行われます。PAUSEフレームのpause_timeパラメータには、APR.AP[15:0]ビットに設定した値が使用されます。

PAUSEフレームを送信した後、PAUSE時間が経過した時点で、EDMACからのPAUSEフレーム送信要求がなくなっていない場合は、再度PAUSEフレームを送信します。PAUSEフレームの再送回数の上限はTPAUSER.TPAUSE[15:0]ビットで設定することが可能です。設定した回数に達した場合は、以降のPAUSEフレーム送信は行われません。

図 29.20 に PAUSE フレームの自動送信の設定手順例を示します。




図 29.20 PAUSE フレームの自動送信の設定手順例

29.3.7.2 PAUSE フレームの手動送信

PAUSE フレームの手動送信は、任意のタイミングで行うことができます。ソフトウェアで MPR.MP[15:0] ビットに PAUSE フレームの `pause_time` パラメータを書き込むと、ETHERC は PAUSE フレームを 1 回送信します。PAUSE フレームの手動送信を複数回行う場合は、MPR.MP[15:0] ビットへの書き込みを複数回行ってください。

29.3.7.3 PAUSE フレームの受信

ECMR.RXF ビットを 1 にすると、PAUSE フレームの検出機能が有効になります。PAUSE フレームを受信すると、ETHERC は送信中のフレームを送信してから、受信した PAUSE フレームの PAUSE 時間が経過するまで次のフレームを送信しません。ETHERC は、RFCF.RPAUSE[7:0] ビット値もインクリメントします。

ECMR.ZPF ビットが 1 のときは、`pause_time` パラメータが 0 の PAUSE フレームを受信すると、送信待ちを即座に解除します。

29.4 割り込み

ECSR レジスタの各フラグが 1 になったとき、ECSIPR レジスタの対応するビットが 1 であると、ETHERC は EDMAC に割り込み要因のステータスを通知します。通知を受け取ると、EDMAC は EDMAC0.EESR.ECI フラグを 1 にします。このとき、EDMAC0.EESIPR.ECIIP ビットが 1 であると、EDMAC は ETHER_EINT0 割り込みを CPU に要求します。詳細は、「[30. イーサネット DMA コントローラ \(EDMAC\)](#)」を参照してください。

29.5 使用上の注意事項

29.5.1 LCHNG フラグの 1 への誤設定の防止

ET0_LINKSTA 端子の入力レベルが変化していない場合でも、ECSR.LCHNG フラグが 1 になる場合があります。この場合、PFS.PmnPFS レジスタを設定し、ポートに ET0_LINKSTA 信号を割り付けたときや、EDMAC0.EDMR.SWR ビットによる ETHERC と EDMAC のソフトウェアリセットを解除したときに、ET0_LINKSTA 端子に High が入力されます。MPC で ET0_LINKSTA 信号を割り付けていないときや、ETHERC と EDMAC のソフトウェアリセットを行っているときは、ETHERC 内部の ET0_LINKSTA 信号が、外部端子への入力レベルとは無関係に Low に固定されているため、ECSR.LCHNG が 1 になります。

誤ってリンク信号変化割り込みを発生させないように、ECSR.LCHNG フラグをクリアしてから、ECSIPR.LCHNGIP ビットを 1 にしてください。

29.5.2 RMII 選択時の RMII0_RX_ER 端子入力について

RMII 選択時、PHY-LSI から受け取る受信エラー信号の幅が REF50CK0 クロック (50MHz) の 1 サイクル分しかない場合、エラー信号として認識しません。

29.5.3 半二重通信モードでの衝突発生

半二重通信モードでの受信から 21 クロックサイクル (50MHz) 以内は、送信が開始され、衝突が発生することがあります。

30. イーサネット DMA コントローラ (EDMAC)

30.1 概要

本 MCU は、イーサネット DMA コントローラ (EDMAC) 用に 1 チャンネル、イーサネットコントローラ (ETHERC) 用に 1 チャンネル内蔵しています。

EDMAC は、通信の送信および受信バッファ管理の大半を制御しています。これにより CPU 負荷が減少し、効率的なデータの送受信が可能になります。これらのデータ転送は、メモリ内に配置されたディスクリプタと呼ばれる情報に基づいて制御されます。

EDMAC0 は ETHERC0 のデータ送受信を制御しています。

表 30.1 に EDMAC の仕様を、図 30.1 にその構成を示します。図 30.2 に、メモリ内のディスクリプタおよび送受信バッファの構成を示します。

表 30.1 EDMAC の仕様

項目	内容
データ送受信	<ul style="list-style-type: none"> ディスクリプタによる送受信制御 1 バッファ/フレーム (シングルバッファフレーム送受信)、複数バッファ/フレーム (マルチバッファフレーム送受信) の転送方式に対応
機能	<ul style="list-style-type: none"> ブロック転送 (32 バイト単位) によるシステムバス占有時間を最小化 送信または受信フレームステータスのディスクリプタへのライトバック 受信データへのパディング挿入
モジュールストップ機能	モジュールストップ状態に設定して消費電力を低減




図 30.1 EDMAC の構成




図 30.2 メモリ内のディスクリプタおよび送受信バッファの構成

30.2 レジスタの説明

30.2.1 EDMAC モードレジスタ (EDMR)

アドレス EDMAC0.EDMR 4006 4000h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	DE	DL[1:0]	—	—	—	—	SWR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SWR	ソフトウェアリセット	1を書くと、EDMACとETHERCの関連するチャンネルをリセットします。 本ビットでは、TDLAR、RDLAR、RMFCR、TFUCR、およびRFOCRレジスタはリセットされません。読むと0が読めます。	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	DL[1:0]	送受信ディスクリプタ長指定	b5 b4 0 0: 16バイト 0 1: 32バイト 1 0: 64バイト 1 1: 16バイト	R/W
b6	DE	ビッグエンディアンモード/ リトルエンディアンモード指定 (注1)	0: ビッグエンディアンモード 1: リトルエンディアンモード	R/W
b31-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. 送受信バッファのデータについて有効になります。送受信ディスクリプタ、レジスタについては無効です。

EDMR レジスタは、EDMAC の動作を制御するレジスタです。EDMR レジスタの設定は、リセット後の初期設定時に行ってください。それ以外のときに書き換える場合は、SWR ビットを1にして、EDMAC とETHERC を初期状態に戻してから再設定してください。データの送受信時にETHERC とEDMAC がリセットされる場合、異常なデータが送信される可能性があります。ETHERC 送信または受信機能が有効のときは、このレジスタを書き換えしないでください。なお、ETHERC およびEDMAC の初期化完了までの所要時間は、周辺モジュールクロック (PCLKA) で64 サイクルです。ETHERC およびEDMAC 内のレジスタアクセスは、初期化が完了した後に行ってください。

30.2.2 EDMAC 送信要求レジスタ (EDTRR)

アドレス EDMAC0.EDTRR 4006 4008h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	TR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TR	送信要求	1を書くと、EDMACは関連するディスクリプタを読み出し、TD0.TACTビットが1であるフレームを送信します。有効なフレームすべてを送信した後、TRビットは0になります。0の書き込みは無効です。	R/W
b31-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

EDTRR レジスタは、EDMAC の送信を制御するレジスタです。EDMAC は1つのフレームの送信を終了すると、次のディスクリプタを読み出します。この TD0.TACT ビットが1であれば、送信を継続します。0であれば、EDMAC は TR ビットを0にして、送信を停止します。

30.2.3 EDMAC 受信要求レジスタ (EDRRR)

アドレス EDMAC0.EDRRR 4006 4010h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0


ビット	シンボル	ビット名	機能	R/W
b0	RR	受信要求	0: 受信機能は無効 (注1) 1: 受信ディスクリプタを読み出し、受信機能を有効にします	R/W
b31-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. フレーム受信時に受信機能が無効になっている場合、受信ディスクリプタのライトバックは正常に行われません。受信ディスクリプタを読み出すためのそれ以降のポインタは異常になり、EDMAC は正常に動作できません。この場合、再度 EDMAC の受信機能を有効にするためには、EDMR.SWR ビットを1にしてソフトウェアリセットを実施する必要があります。EDMAC をリセットせずに受信機能を無効にするには、ETHERC0 の ECMR.RE ビットを0にします。EDMAC の受信が完了し、受信ディスクリプタのライトバックが確認できた後、RR ビットを0にしてください。

EDRRR レジスタは、EDMAC の受信を制御するレジスタです。RR ビットが1になると、EDMAC は当該受信ディスクリプタを読み出します。RD0.RACT ビットが1であれば、ETHERC から受信要求を待ちます。受信バッファ分の受信が完了すると、EDMAC は次のディスクリプタを読み出し、フレームの受信を待ちます。このとき RD0.RACT ビットが0である場合は、EDMAC は RR ビットを0にして、受信を停止します。

30.2.4 送信ディスクリプタリスト開始アドレスレジスタ (TDLAR)

アドレス EDMAC0.TDLAR 4006 4018h




ビット	シンボル	ビット名	機能	R/W
b31-b0	—	—	これらのビットは、送信ディスクリプタリストの開始アドレスを指定するレジスタです。EDMR.DL[1:0]ビットで選択したディスクリプタ長に合わせて開始アドレスを設定してください。 <ul style="list-style-type: none"> 16バイトバウンダリ：下位4ビット = 0000b 32バイトバウンダリ：下位5ビット = 00000b 64バイトバウンダリ：下位6ビット = 000000b 	R/W

TDLAR レジスタは、送信ディスクリプタリストの開始アドレスを指定するレジスタです。各ディスクリプタは、EDMR.DL[1:0]ビットで指定したディスクリプタ長に合致する関連境界に配置してください。送信中に TDLAR レジスタを書き換えないでください。TDLAR レジスタの書き換えは、EDTRR.TR ビットが 0 の状態で行ってください。

30.2.5 受信ディスクリプタリスト開始アドレスレジスタ (RDLAR)

アドレス EDMAC0.RDLAR 4006 4020h



ビット	シンボル	ビット名	機能	R/W
b31-b0	—	—	受信ディスクリプタリストの開始アドレスを設定します。EDMR.DL[1:0]ビットで指定したディスクリプタ長に合わせて開始アドレスを設定してください。 <ul style="list-style-type: none"> 16バイトバウンダリ：下位4ビット = 0000b 32バイトバウンダリ：下位5ビット = 00000b 64バイトバウンダリ：下位6ビット = 000000b 	R/W

RDLAR レジスタは、受信ディスクリプタリストの開始アドレスを指定するレジスタです。各ディスクリプタは、EDMR.DL[1:0]ビットで指定したディスクリプタ長に合致する関連境界に配置してください。受信中に RDLAR レジスタを書き換えないでください。RDLAR レジスタの書き換えは、EDRRR.RR ビットが 0 の状態で行ってください。

30.2.6 ETHERC/EDMAC ステータスレジスタ (EESR)

アドレス EDMAC0.EESR 4006 4028h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	TWB	—	—	—	TABT	RABT	RFCOF	ADE	ECI	TC	TDE	TFUF	FR	RDE	RFOF
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	CND	DLC	CD	TRO	RMAF	—	—	RRF	RTLFL	RTSFL	PRE	CERF
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CERF	CRCエラーフラグ	0: CRCエラーの発生なし 1: CRCエラー検出	R/W
b1	PRE	PHY-LSI受信エラーフラグ	0: PHY-LSI受信エラー未検出 1: PHY-LSI受信エラー検出	R/W
b2	RTSFL	ショートフレーム受信エラーフラグ	0: ショートフレーム受信エラー未検出 1: ショートフレーム受信エラー検出	R/W
b3	RTLFL	ロングフレーム受信エラーフラグ	0: ロングフレーム受信エラー未検出 1: ロングフレーム受信エラー検出	R/W
b4	RRF	端数ビットフレーム受信フラグ	0: 端数ビットフレーム受信エラー未検出 1: 端数ビットフレーム受信エラー検出	R/W
b6-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	RMAF	マルチキャストアドレスフレーム受信フラグ	0: マルチキャストアドレスフレーム未受信 1: マルチキャストアドレスフレーム受信	R/W
b8	TRO	送信リトライオーバーフラグ	0: 送信リトライオーバー未検出 1: 送信リトライオーバー検出	R/W
b9	CD	遅延衝突検出フラグ	0: 遅延衝突未検出 1: フレーム送信中に遅延衝突を検出	R/W
b10	DLC	キャリア消失検出フラグ	0: キャリア消失未検出 1: フレーム送信中にキャリア消失を検出	R/W
b11	CND	キャリア未検出フラグ	0: 送信開始時にキャリア検出 1: プリアンブル送信中にキャリア未検出	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	RFOF	受信FIFOオーバーフローフラグ	0: オーバーフロー発生なし 1: オーバーフロー発生	R/W
b17	RDE	受信ディスクリプタ枯渇フラグ	0: 受信ディスクリプタ有効ビットRD0.RACT = 1を検出 1: 受信ディスクリプタ有効ビットRD0.RACT = 0を検出	R/W
b18	FR	フレーム受信フラグ	0: フレーム未受信 1: フレーム受信と受信ディスクリプタ更新完了	R/W
b19	TFUF	送信FIFOアンダーフローフラグ	0: アンダーフローなし 1: アンダーフロー発生	R/W
b20	TDE	送信ディスクリプタ枯渇フラグ	0: 送信ディスクリプタ有効ビットTD0.TACT = 1を検出 1: 送信ディスクリプタ有効ビットTD0.TACT = 0を検出	R/W
b21	TC	フレーム転送完了フラグ	0: 転送未完了または転送要求なし 1: 送信ディスクリプタで指示された全フレームの送信FIFOへの転送が完了した	R/W
b22	ECI	ETHERCステータスレジスタ要因フラグ	0: ETHERCステータス割り込み要因未検出 1: ETHERCステータス割り込み要因検出	R (注1)
b23	ADE	アドレスエラーフラグ	0: 不正なメモリアドレスは検出していない (正常動作) 1: 不正なメモリアドレスを検出した (注2)	R/W

ビット	シンボル	ビット名	機能	R/W
b24	RFCOF	受信フレームカウンタオーバーフローフラグ	0: 受信フレームカウンタがオーバーフローしていない 1: 受信フレームカウンタがオーバーフローした	R/W
b25	RABT	受信中断検出フラグ	0: フレーム受信中断未発生または受信未指示 1: フレーム受信中断	R/W
b26	TABT	送信中断検出フラグ	0: フレーム送信中断未発生または送信未指示 1: フレーム送信中断	R/W
b29-b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b30	TWB	ライトバック完了フラグ	0: ライトバック未完了または送信要求なし 1: 送信ディスクリプタのライトバック完了	R/W
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

- 注 1. ECI フラグは読み出しのみ可能です。ECSR レジスタの要因がクリアされると ECI フラグも 0 になります。
- 注 2. アドレスエラーが検出されると EDMAC は処理を停止します。再開するには、EDMR.SWR ビットを 1 (EDMAC および ETHERC をリセット) にしてから、EDMAC および ETHERC を再設定してください。

EESR レジスタは、ETHERC と EDMAC の通信ステータスを示すレジスタです。EESR レジスタの各フラグは、EDMAC からの割り込み要求信号 (ETHER_EINT0) として出力することが可能です。1 を書き込むと ECI 以外の全フラグが 0 になります。0 を書いてもフラグの値は変化しません。割り込み要因を有効にするには、EESIPR レジスタの関連するビットを設定します。

CERF フラグ (CRC エラーフラグ)

受信フレームのフレームチェックシーケンス (FCS) 部のチェックを行い、誤りがある場合に CERF フラグが 1 になります。

PRE フラグ (PHY-LSI 受信エラーフラグ)

PHY-LSI から出力される RX_ER 信号が High であったことを示します。

RTSF フラグ (ショートフレーム受信エラーフラグ)

64 バイト未満のフレームを受信したことを示します。

RTLFL フラグ (ロングフレーム受信エラーフラグ)

ETHERC0.RFLR レジスタで設定した受信フレーム長の上限値を超えるバイト数のフレームを受信したことを示します。なお、設定値を超えた部分のデータについては、破棄されます。

RRF フラグ (端数ビットフレーム受信フラグ)

1～7 ビットの端数が生じたことを示します。端数ビットを含む最後の 1 ワードは転送されません。

RMAF フラグ (マルチキャストアドレスフレーム受信フラグ)

マルチキャストフレームを受信したことを示します。

TRO フラグ (送信リトライオーバーフラグ)

フレーム送信の 15 回目のリトライ中に、再度衝突が発生したことを示します。

CD フラグ (遅延衝突検出フラグ)

フレーム送信中に遅延衝突を検出したことを示します。

DLC フラグ (キャリア消失検出フラグ)

フレーム送信中のキャリア消失を検出したことを示します。

CND フラグ (キャリア未検出フラグ)

プリアンプルの送信中にキャリアが検出されない場合に 1 になります。

RFOF フラグ (受信 FIFO オーバーフローフラグ)

フレーム受信中に受信 FIFO がオーバーフローしたことを示します。

RDE フラグ (受信ディスクリプタ枯渇フラグ)

読み出した受信ディスクリプタが無効であったことを示します。本フラグが1になった場合は、当該受信ディスクリプタのRD0.RACT ビットを1にし、EDRRR.RR ビットを1にすると、受信を再開することが可能です。

FR フラグ (フレーム受信フラグ)

フレームを受信し、受信ディスクリプタを更新したことを示します。FR フラグは、1フレームの受信が完了する度に1になります。

TFUF フラグ (送信FIFOアンダーフローフラグ)

フレーム送信中に送信FIFO内のデータがなくなったことを示します。回線には不完全なデータが送出されます。

TDE フラグ (送信ディスクリプタ枯渇フラグ)

マルチバッファフレーム送信のとき、処理中の送信ディスクリプタがフレームを完結しない設定 (TD0.TFP[1:0] ビットが10bまたは00b) である場合に、次に読み出したディスクリプタのTD0.TACT ビットが0であったことを示します。結果として、不完全なフレームを送出する場合があります。

本フラグが1になった場合は、ソフトウェアリセットを実施してからEDTRR.TR ビットを1にして、送信を再開してください。このときTDLARレジスタに格納されているアドレスからの送信開始となります。

TC フラグ (フレーム転送完了フラグ)

送信ディスクリプタによって指定されたデータをすべてETHERCから送信したことを示します。シングルバッファフレーム送信のときは、1フレームの送信が完了した場合、またはマルチバッファフレーム送信のときは、フレーム最後のデータを送信し、次に読み出した送信ディスクリプタのTD0.TACT ビットが0であった場合に、フラグが1になります。フレーム送信完了後、EDMACは転送ステータスを当該ディスクリプタにライトバックします。

ECI フラグ (ETHERCステータスレジスタ要因フラグ)

ECSRレジスタによる割り込み要求が発生したときに1になります。

ADE フラグ (アドレスエラーフラグ)

EDMACが転送に使用しようとしたメモリアドレスが不正であったことを示します。

RFCOF フラグ (受信フレームカウンタオーバーフローフラグ)

受信FIFO内に格納できるフレーム数が上限 (16フレーム) に達しているときに、次のフレームの受信が始まったことを示します。RFCOFフラグが1のときに受信したフレームは破棄されます。

RABT フラグ (受信中断検出フラグ)

フレーム受信時、CRCエラー、PHY-LSI受信エラー、ショートフレーム受信エラー、ロングフレーム受信エラーなどによって、ETHERCがフレーム受信を中断したことを示します。

TABT フラグ (送信中断検出フラグ)

フレーム送信時、送信リトライオーバー、キャリア消失、キャリア未検出などによってETHERCがフレーム送信を中断したことを示します。

TWB フラグ (ライトバック完了フラグ)

フレーム送信完了後のEDMACによる当該ディスクリプタへのライトバックが完了したことを示します。TRIMD.TIM ビットが0の場合、フレームの送信ごとに1になります。TRIMD.TIS ビットが1のときのみ、1になります。

30.2.7 ETHERC/EDMAC ステータス割り込みイネーブルレジスタ (EESIPR)

アドレス EDMAC0.EESIPR 4006 4030h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	TWBIP	—	—	—	TABTIP	RABTI P	RFCOF IP	ADEIP	ECIIP	TCIP	TDEIP	TFUFIP	FRIP	RDEIP	RFOFI P
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	CNDIP	DLCIP	CDIP	TROI P	RMAFI P	—	—	RRFIP	RTLFI P	RTSFI P	PREIP	CERFI P
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CERFIP	CRCエラー割り込み要求許可	0 : CRCエラー割り込み要求禁止 1 : CRCエラー割り込み要求許可	R/W
b1	PREIP	PHY-LSI受信エラー割り込み要求許可	0 : PHY-LSI受信エラー割り込み要求禁止 1 : PHY-LSI受信エラー割り込み要求許可	R/W
b2	RTSFIP	ショートフレーム受信エラー割り込み要求許可	0 : ショートフレーム受信エラー割り込み要求禁止 1 : ショートフレーム受信エラー割り込み要求許可	R/W
b3	RTLFI P	ロングフレーム受信エラー割り込み要求許可	0 : ロングフレーム受信エラー割り込み要求禁止 1 : ロングフレーム受信エラー割り込み要求許可	R/W
b4	RRFIP	端数ビットフレーム受信割り込み要求許可	0 : 端数ビットフレーム受信割り込み要求禁止 1 : 端数ビットフレーム受信割り込み要求許可	R/W
b6-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	RMAFI P	マルチキャストアドレスフレーム受信割り込み要求許可	0 : マルチキャストアドレスフレーム受信割り込み要求禁止 1 : マルチキャストアドレスフレーム受信割り込み要求許可	R/W
b8	TROI P	送信リトライオーバー割り込み要求許可	0 : 送信リトライオーバー割り込み要求禁止 1 : 送信リトライオーバー割り込み要求許可	R/W
b9	CDIP	遅延衝突検出割り込み要求許可	0 : 遅延衝突検出割り込み要求禁止 1 : 遅延衝突検出割り込み要求許可	R/W
b10	DLCIP	キャリア消失検出割り込み要求許可	0 : キャリア消失検出割り込み要求禁止 1 : キャリア消失検出割り込み要求許可	R/W
b11	CNDIP	キャリア未検出割り込み要求許可	0 : キャリア未検出割り込み要求禁止 1 : キャリア未検出割り込み要求許可	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	RFOFI P	受信FIFOオーバーフロー割り込み要求許可	0 : オーバーフロー割り込み要求禁止 1 : オーバーフロー割り込み要求許可	R/W
b17	RDEIP	受信ディスクリプタ枯渇割り込み要求許可	0 : 受信ディスクリプタ枯渇割り込み要求禁止 1 : 受信ディスクリプタ枯渇割り込み要求許可	R/W
b18	FRIP	フレーム受信割り込み要求許可	0 : フレーム受信割り込み要求禁止 1 : フレーム受信割り込み要求許可	R/W
b19	TFUFIP	送信FIFOアンダーフロー割り込み要求許可	0 : アンダーフロー割り込み要求禁止 1 : アンダーフロー割り込み要求許可	R/W
b20	TDEIP	送信ディスクリプタ枯渇割り込み要求許可	0 : 送信ディスクリプタ枯渇割り込み要求禁止 1 : 送信ディスクリプタ枯渇割り込み要求許可	R/W
b21	TCIP	フレーム送信完了割り込み要求許可	0 : フレーム送信完了割り込み要求禁止 1 : フレーム送信完了割り込み要求許可	R/W
b22	ECIIP	ETHERCステータスレジスタ要因割り込み要求許可	0 : ETHERCステータス割り込み要求禁止 1 : ETHERCステータス割り込み要求許可	R/W
b23	ADEIP	アドレスエラー割り込み要求許可	0 : アドレスエラー割り込み要求禁止 1 : アドレスエラー割り込み要求許可	R/W

ビット	シンボル	ビット名	機能	R/W
b24	RFCOFIP	受信フレームカウンタオーバーフロー割り込み要求許可	0: 受信フレームカウンタオーバーフロー割り込み要求禁止 1: 受信フレームカウンタオーバーフロー割り込み要求許可	R/W
b25	RABTIP	受信中断検出割り込み要求許可	0: 受信中断検出割り込み要求禁止 1: 受信中断検出割り込み要求許可	R/W
b26	TABTIP	送信中断検出割り込み要求許可	0: 送信中断検出割り込み要求禁止 1: 送信中断検出割り込み要求許可	R/W
b29-b27	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b30	TWBIP	ライトバック完了割り込み要求許可	0: ライトバック完了割り込み要求禁止 1: ライトバック完了割り込み要求許可	R/W
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

EESIPR レジスタは、EESR レジスタの各ビットに関連する割り込み要求を許可するレジスタです。各ビットを1にすることで割り込み要求が許可されます。

30.2.8 ETHERC/EDMAC 送受信ステータスコピー指示レジスタ (TRSCER)

アドレス EDMAC0.TRSCER 4006 4038h


b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	RMAFCE	—	—	RRFCE	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	RRFCE	RRF フラグコピー指示	0 : EESR.RRF フラグのステータスを受信ディスクリプタのRD0.RFE ビットに反映する 1 : EESR.RRF フラグのステータスを受信ディスクリプタのRD0.RFE ビットに反映しない	R/W
b6-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	RMAFCE	RMAF フラグコピー指示	0 : EESR.RMAF フラグのステータスを受信ディスクリプタのRD0.RFE ビットに反映する 1 : EESR.RMAF フラグのステータスを受信ディスクリプタのRD0.RFE ビットに反映しない	R/W
b31-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

TRSCER レジスタは、EESR レジスタの RMAF フラグおよび RRF フラグが示す受信ステータスを、受信ディスクリプタの RFE ビットにサマリとして反映するか否かを選択するレジスタです。このレジスタの各ビットは、EESR レジスタの同番号のビットに関連しています。RMAFCE または RRFCE ビットを 0 にすると、関連する受信ステータスが RFE ビットに反映されます。RMAFCE または RRFCE ビットを 1 にすると、関連する受信ステータスは反映されません。

30.2.9 ミスドフレームカウンタレジスタ (RMFCR)

アドレス EDMAC0.RMFCR 4006 4040h



ビット	シンボル	ビット名	機能	R/W
b15-b0	MFC[15:0]	ミスドフレームカウンタ	受信時に、受信バッファに転送しきれずに破棄されたフレーム数を示します。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RMFCR レジスタは、受信時に受信 FIFO に収容しきれずに破棄されたフレームの数を示すレジスタです。受信 FIFO がオーバーフローすると、受信 FIFO はデータの受け入れを中断し、これ以降のフレームを破棄します。このとき同時に RMFCR レジスタの値をインクリメントします。RMFCR レジスタの値が FFFFh になるとカウントアップを停止します。RMFCR レジスタに任意の値を書くと、カウンタの値は 0 になります。

途中までしか受信できなかったフレームについては、受信 FIFO 内のデータが受信バッファに転送された後、受信ディスクリプタ 0 (RD0) の RACT ビットが 0 (ディスクリプタ無効) に、RFS9 ビットが 1 (受信 FIFO オーバーフロー) に、および EESR レジスタの RFOF フラグが 1 (オーバーフロー検出) になります。

30.2.10 送信 FIFO しきい値指定レジスタ (TFTR)

アドレス EDMAC0.TFTR 4006 4048h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	TFT[10:0]										
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b10-b0	TFT[10:0]	送信 FIFO しきい値	000h : ストア&フォワードモード 001h~00Ch : 設定禁止 00Dh~200h : 設定した値の4倍の値がしきい値になります 例 : 00Dh : 52バイト 040h : 256バイト 100h : 1024バイト 200h : 2048バイト 201h~7FFh : 設定禁止	R/W
b31-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. 1 フレーム分のデータ書き込みが完了する以前に送信を開始する場合には、アンダーフローの発生に注意が必要です。送信アンダーフローを防止するため、初期値の使用をお勧めします (ストア & フォワードモード)。

TFTR レジスタは、最初の送信を開始するまでの送信 FIFO のしきい値を設定するレジスタです。実際のしきい値は、設定した数値の4倍の値に相当します。

ETHERC は送信 FIFO 内のデータ数がレジスタで指定されたバイト数を超えるか、送信 FIFO が満杯、または1フレーム分のデータ書き込みが完了すると送信を開始します。なお TFTR レジスタの設定は、EDTRR.TR ビットが0のときに行ってください。

30.2.11 FIFO 容量指定レジスタ (FDR)

アドレス EDMAC0.FDR 4006 4050h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	TFD[4:0]				—	—	—	RFD[4:0]				—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	RFD[4:0]	受信FIFO容量	b4 b0 0 1 1 1 1 : 4096バイト 上記以外は設定しないでください。	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12-b8	TFD[4:0]	送信FIFO容量	b12 b8 0 0 1 1 1 : 2048バイト 上記以外は設定しないでください。	R/W
b31-b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

FDR レジスタは、送信および受信 FIFO の容量を指定するレジスタです。送受信を開始する前に、0000_070Fh を設定してください。

30.2.12 受信方式コントロールレジスタ (RMCR)

アドレス EDMAC0.RMCR 4006 4058h


b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RNR
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RNR	受信要求リセット	0 : 1フレームの受信が完了したとき、EDRRR.RRビット (受信要求ビット) を0にする 1 : 1フレームの受信が完了したとき、EDRRR.RRビット (受信要求ビット) を0にしない	R/W
b31-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RMCR レジスタは、フレームを受信するときの EDRRR.RR ビットの制御方法を設定するレジスタです。RNR ビットが 0 の状態で 1 フレームを受信すると EDRRR.RR ビットが 0 になります。後続フレームを受信するには、ソフトウェアで RR ビットを 1 にする必要があります。RNR ビットが 1 の状態で 1 フレームを受信しても、EDRRR.RR ビットは 0 にならないため、EDMAC は次の受信ディスクリプタを読み出してフレームの受信を続けます。連続で受信を行う場合は、RNR ビットを 1 にしておくことを推奨いたします。RMCR レジスタの設定は、EDRRR.RR ビットが 0 のときに行ってください。

30.2.13 送信 FIFO アンダーフローカウンタ (TFUCR)

アドレス EDMAC0.TFUCR 4006 4064h




ビット	シンボル	ビット名	機能	R/W
b15-b0	UNDER[15:0]	送信 FIFO アンダーフロー数	送信 FIFO のアンダーフローが発生した回数が表示されます。カウンタ値がFFFFhに達すると、カウンタは停止します。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

TFUCR レジスタは、送信 FIFO がアンダーフローした回数を示すレジスタです。TFUCR レジスタに任意の値を書くと、カウンタの値は0になります。

30.2.14 受信 FIFO オーバーフローカウンタ (RFOCR)

アドレス EDMAC0.RFOCR 4006 4068h



ビット	シンボル	ビット名	機能	R/W
b15-b0	OVER[15:0]	受信 FIFO オーバーフロー数	受信 FIFO のオーバーフローが発生した回数が表示されます。カウンタ値がFFFFhに達すると、カウンタは停止します。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RFOCR レジスタは、受信 FIFO がオーバーフローした回数を示すレジスタです。RFOCR レジスタに任意の値を書くと、カウンタの値は0になります。

30.2.15 個別出力信号設定レジスタ (IOSR)

アドレス EDMAC0.IOSR 4006 406Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	ELB
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ELB	外部ループバックモード	0 : ET0_EXOUT 端子はLowを出力 1 : ET0_EXOUT 端子はHighを出力	R/W
b31-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

IOSR レジスタは、外部ループバックモード時に ETHERC の外部出力端子 (ET0_EXOUT) の出力レベルを選択するレジスタです。ELB ビットの値は、外部出力端子 (ET0_EXOUT) に出力されます。ET0_EXOUT 端子を用いて PHY-LSI におけるループバックモードの選択などに利用します。このレジスタによって PHY-LSI のループバック機能を実現する場合は、PHY-LSI を ET0_EXOUT 端子に接続する必要があります。

30.2.16 フローコントロール開始 FIFO しきい値設定レジスタ (FCFTR)

アドレス EDMAC0.FCFTR 4006 4070h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	RFFO[2:0]		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	RFDO[2:0]		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1

ビット	シンボル	ビット名	機能	R/W
b2-b0	RFDO[2:0]	受信 FIFO 格納データ量 PAUSE 送しきい値	b2 b0 0 0 0: 受信 FIFO 内に 224 (256~32) バイトのデータを格納時 0 0 1: 受信 FIFO 内に 480 (512~32) バイトのデータを格納時 : 1 1 0: 受信 FIFO 内に 1760 (1792~32) バイトのデータを格納時 1 1 1: 受信 FIFO 内に 2016 (2048~32) バイトのデータを格納時	R/W
b15-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b18-b16	RFFO[2:0]	受信 FIFO 格納フレーム数 PAUSE 送しきい値	b18 b16 0 0 0: 受信 FIFO 内に受信フレームを 2 フレーム格納完了時 0 0 1: 受信 FIFO 内に受信フレームを 4 フレーム格納完了時 0 1 0: 受信 FIFO 内に受信フレームを 6 フレーム格納完了時 : 1 1 0: 受信 FIFO 内に受信フレームを 14 フレーム格納完了時 1 1 1: 受信 FIFO 内に受信フレームを 16 フレーム格納完了時	R/W
b31-b19	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

FCFTR レジスタは ETHERC フロー制御を指定します。PAUSE フレームを自動的に送信するように、しきい値を設定します。受信 FIFO 内の格納データ量 (RFDO[2:0] ビット)、格納フレーム数 (RFFO[2:0] ビット) によるしきい値を設定できます。格納データ量または格納フレーム数がしきい値に達すると、フロー制御を開始します。

30.2.17 受信データパディング挿入設定レジスタ (RPADIR)

アドレス EDMAC0.RPADIR 4006 4078h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	PADS[1:0]		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	—	—	—	—	—	—	—	—	—	—	PADR[5:0]					—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b5-b0	PADR[5:0]	パディング挿入位置指定	00h: 受信データの先頭にパディングを挿入 01h: 受信データの1バイト目と2バイト目の間にパディングを挿入 : 3Eh: 受信データの62バイト目と63バイト目の間にパディングを挿入 3Fh: 受信データの63バイト目と64バイト目の間にパディングを挿入	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b17-b16	PADS[1:0]	パディング挿入サイズ指定	b17 b16 0 0: パディングを挿入しない 上記以外は設定しないでください。	R/W
b31-b18	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

RPADIR レジスタは、受信データに対するパディングの挿入を指定するレジスタです。パディング値は00hです。PRADIR レジスタを書き換える前に、EDMR.SWR ビットを1にしてリセットしてください。

30.2.18 送信割り込み設定レジスタ (TRIMD)

アドレス EDMAC0.TRIMD 4006 407Ch


	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	TIM	—	—	—	TIS
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TIS	送信割り込み許可	0 : 送信割り込み禁止 1 : 送信割り込み許可 TIMビットで指定したモードでEESR.TWBフラグを1とし、割り込み報告を行う。	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	TIM	送信割り込みモード	0 : 送信完了割り込みモードを選択。フレーム送信が完了したときに割り込みが発生します。 1 : ライトバック完了割り込みモードを選択。TWBIビットが1になっている送信ディスクリプタへのライトバックが完了したときに割り込みが発生します。	R/W
b31-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

TRIMD レジスタは、送信割り込みのモードを指定し、送信割り込みを禁止/許可するレジスタです。このレジスタで選択された条件が満たされると、EESR.TWB フラグが1になり、EESIPR.TWBIP ビットが1であると、割り込み要求が出力されます。

30.2.19 受信バッファライトアドレスレジスタ (RBWAR)


アドレス EDMAC0.RBWAR 4006 40C8h



RBWAR レジスタは、受信バッファに書き込む際に、EDMAC が最後にデータを書き込んだアドレスを示すレジスタです。このレジスタの内容を確認して、EDMAC が受信バッファ内のどのアドレスに対し書き込み処理を実行しているかを認識できます。ただし、データ受信中は、EDMAC が受信バッファに対して出力しているアドレスと RBWAR レジスタの読み出し値が一致していない場合があります。RBWAR レジスタは、読み出し専用です。書き込みは禁止です。

30.2.20 受信ディスクリプタフェッチアドレスレジスタ (RDFAR)


アドレス EDMAC0.RDFAR 4006 40CCh



RDFAR レジスタは、EDMAC が受信ディスクリプタからディスクリプタ情報を取得するとき、最後に取得した受信ディスクリプタの開始アドレスを示すレジスタです。このレジスタの内容を確認して、EDMAC がアクティブな処理に使用している受信ディスクリプタ情報を認識できます。データ受信中は、EDMAC が取得した受信ディスクリプタのアドレスと RDFAR レジスタの読み出し値が一致していない場合があります。RDFAR レジスタは、読み出し専用です。書き込みは禁止です。

30.2.21 送信バッファリードアドレスレジスタ (TBRAR)


アドレス EDMAC0.TBRAR 4006 40D4h



TBRAR レジスタは、送信バッファから読み出す際に、EDMAC が最後にデータを読み出したアドレスを示すレジスタです。このレジスタの内容を確認して、EDMAC が送信バッファ内のどのアドレスから読み出し処理を実行しているかを認識できます。EDMAC が送信バッファに対して出力しているアドレスと TBRAR レジスタの読み出し値が一致していない場合があります。TBRAR レジスタは、読み出し専用です。書き込みは禁止です。

30.2.22 送信ディスクリプタフェッチアドレスレジスタ (TDFAR)

アドレス EDMAC0.TDFAR 4006 40D8h



TDFAR レジスタは、EDMAC が送信ディスクリプタからディスクリプタ情報を取得するとき、最後に取得した送信ディスクリプタの開始アドレスを示すレジスタです。このレジスタの内容を確認して、EDMAC がアクティブな処理に使用している送信ディスクリプタ情報を認識できます。EDMAC が取得した送信ディスクリプタのアドレスと TDFAR レジスタの読み出し値が一致していない場合があります。TDFAR レジスタは、読み出し専用です。書き込みは禁止です。

30.3 動作説明

EDMACは、ディスクリプタに書かれた情報に基づいてデータ転送を行います。送信用と受信用の2つのディスクリプタが用意されています。ディスクリプタは、バッファサイズ、アドレス、および送信または受信ステータスで構成されています。このディスクリプタを複数個連続して配置することで、送信および受信を連続して行います。

30.3.1 ディスクリプタリストとデータバッファ

EDMACを使用してデータを転送するには、送信および受信のディスクリプタリストをメモリ内に作成して、送信ディスクリプタリストの開始アドレスをTDLARレジスタに、受信ディスクリプタリストの開始アドレスをRDLARレジスタに設定してください。また、それぞれのディスクリプタに対応する送信バッファと受信バッファも確保する必要があります。

ディスクリプタリストは、EDMR.DL[1:0]ビットで設定したディスクリプタ長に従ったアドレス境界に配置してください。送信バッファは、ワード境界、ハーフワード境界、バイト境界のいずれに配置しても構いません。ただし、送信バッファの有効バイト長が16バイト以下になる場合は、32バイト境界に配置してください。受信バッファは、32バイト境界に配置してください。また、EDMAC0が使用する送信および受信ディスクリプタや送信および受信バッファのアドレスは、それぞれ重ならないように配置してください。

30.3.1.1 送信ディスクリプタ

図30.3に送信ディスクリプタと送信バッファの関係を示します。送信ディスクリプタは、TD0～TD2で構成されています。送信ディスクリプタへの設定値によって、送信フレームと送信バッファの構成を1バッファ/フレーム（シングルバッファ/フレーム送信）、または複数バッファ/フレーム（マルチバッファ/フレーム送信）のように関連づけることが可能です。




図 30.3 送信ディスクリプタと送信バッファの関係

(1) 送信ディスクリプタ 0 (TD0)

ビット	シンボル	ビット名	機能	R/W
b25-b0	TFS	送信フレームステータス	ディスクリプタ作成時は全ビットを0にしてください。ライトバックされた後の各ビットの意味は以下のとおりです。 TFS25～TFS9：予約ビット TFS8：送信中断検出 (EESR.TABT フラグに相当) TFS7～TFS4：予約ビット TFS3：キャリア未検出 (EESR.CND フラグに相当) TFS2：キャリア消失検出 (EESR.DLC フラグに相当) TFS1：送信中の遅延衝突検出 (EESR.CD フラグに相当) TFS0：送信リトライオーバー (EESR.TRO フラグに相当) 各ビットが1になった場合、フレーム送信中に該当するエラーが発生したことを示します。TFSのいずれかのビットが1になった場合、TFEビットも1になります。TFS3～TFS0のいずれかのビットが1になった場合、TFS8も1になります。	R/W
b26	TWBI	ライトバック完了割り込み指示	0：このディスクリプタへのライトバック完了時に割り込みを発生させない 1：このディスクリプタへのライトバック完了時に割り込みを発生させる	R/W
b27	TFE	送信フレームエラー	0：フレーム送信は正常に終了 1：フレーム送信中にエラー発生 (送信中断)	R/W
b29-b28	TFP[1:0]	送信フレーム内位置	b29 b28 0 0：このディスクリプタが示す送信バッファは送信フレームの中間部分 (フレームを完結しない) 0 1：このディスクリプタが示す送信バッファは送信フレームの最終部分 (フレームを完結する) 1 0：このディスクリプタが示す送信バッファは送信フレームの先頭部分 (フレームを完結しない) 1 1：このディスクリプタが示す送信バッファの内容が送信フレームのすべて (1バッファ/フレーム)	R/W
b30	TDLE	送信ディスクリプタリスト最終	ビットが1であると、当該ディスクリプタが受信ディスクリプタリストの最終であることを示します。	R/W
b31	TACT	送信ディスクリプタ有効	当該ディスクリプタが有効であることを示します。	R/W

注． ライトバックされるビットを下線で示しています。

TD0 は送信フレームの設定と、送信後のステータスを示します。

TFE ビット (送信フレームエラー)

TFE ビットが1のとき、TFS ビットのいずれかが1になっていることを示します。

TFP[1:0] ビット (送信フレーム内位置)

送信バッファと送信フレームの関連付けを行います。前後のディスクリプタにおいて、TFP[1:0] ビットおよび TD1.TBL ビットの設定は、論理的に矛盾しない関係を維持してください。

TACT ビット (送信ディスクリプタ有効)

該当ディスクリプタが有効であることを示します。TACT ビットはソフトウェアによって1にされ、送信フレームの転送が完了したとき、または送信が中断されたときに0になります。

(2) 送信ディスクリプタ 1 (TD1)

ビット	シンボル	ビット名	機能	R/W
b15-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31-b16	TBL	送信バッファ長	関連する送信バッファの有効バイト長を指定します。1以上の値を設定してください。	R/W

送信バッファの有効バイト長を指定します。

(3) 送信ディスクリプタ 2 (TD2)

ビット	シンボル	ビット名	機能	R/W
b31-b0	TBA	送信バッファアドレス	送信バッファの開始アドレスを指定します。TD1.TBLビットの値が1~16バイトの場合は、32バイト境界に配置してください。	R/W

送信バッファの開始アドレスを指定します。

30.3.1.2 受信ディスクリプタ

図 30.4 に、受信ディスクリプタと受信バッファの関係を示します。受信ディスクリプタへの設定値によって、受信フレームと受信バッファの構成を1 バッファ/フレーム (シングルバッファフレーム受信)、または複数バッファ/フレーム (マルチバッファフレーム受信) のように指定することが可能です。受信バッファ長 (RBL) を 0 にした場合、ディスクリプタ指定の動作は保証されません。




図 30.4 受信ディスクリプタと受信バッファの関係

(1) 受信ディスクリプタ 0 (RD0)

ビット	シンボル	ビット名	機能	R/W
<u>b26-b0</u>	<u>RFS</u>	受信フレームステータス	<p>ディスクリプタ作成時は全ビットを0にしてください。ライトバックされた後の各ビットの意味は以下のとおりです。</p> <p>RFS26～RFS10：予約ビット RFS9：受信FIFOオーバーフロー (EESR.RFOF フラグに相当) RFS8：受信中断検出 (EESR.RABT フラグに相当) RFS7：マルチキャストアドレスフレームを受信 (EESR.RMAF フラグに相当) RFS6およびRFS5：予約ビット RFS4：端数ビットフレーム受信エラー (EESR.RRF フラグに相当) RFS3：ロングフレーム受信エラー (EESR.RTLF フラグに相当) RFS2：ショートフレーム受信エラー (EESR.RTSF フラグに相当) RFS1：PHY-LSI受信エラー (EESR.PRE フラグに相当) RFS0：CRCエラー (EESR.CERF フラグに相当)</p> <p>各ビットが1になった場合、フレーム受信中に該当するエラーが発生したことを示します。RFSのいずれかのビットが1になった場合、RFEビットも1になります。</p> <p>RFS7ビットとRFS4ビットは、TRSCERレジスタによってRFEビットに反映させないこともできます。RFS3～RFS0のいずれかのビットが1になった場合、RFS8も1になります。</p>	R/W
<u>b27</u>	<u>RFE</u>	受信フレームエラー	<p>0：受信フレームにエラーなし 1：受信フレームにエラーあり</p>	R/W
<u>b29-b28</u>	<u>RFP[1:0]</u>	受信フレーム内位置	<p>b29 b28</p> <p>0 0：このディスクリプタが示す受信バッファは、受信フレームの中間部分 (フレームを完結しない) 0 1：このディスクリプタが示す受信バッファは、受信フレームの最終部分 (フレームを完結する) 1 0：このディスクリプタが示す受信バッファは、受信フレームの先頭部分 (フレームを完結しない) 1 1：このディスクリプタが示す受信バッファは、受信フレームのすべて (1バッファ/フレーム)</p>	R/W
<u>b30</u>	<u>RDLE</u>	受信ディスクリプタリスト最終	ビットが1であると、当該ディスクリプタが受信ディスクリプタリストの最終であることを示します。	R/W
<u>b31</u>	<u>RACI</u>	受信ディスクリプタ有効	当該ディスクリプタが有効であることを示します。	R/W

注． ライトバックされるビットを下線で示しています。

RD0 は、受信フレームのステータスを示します。

RFE ビット (受信フレームエラー)

RFE ビットが1のとき、RFS ビットのいずれかが1になっていることを示します。EDMAC0 のRFS7 とRFS4 ビットは0、TRSCER レジスタによってRFE ビットに反映させないこともできます。

RFP[1:0] ビット (受信フレーム内位置)

受信バッファと受信フレームの関連づけを行います。

RACT ビット (受信ディスクリプタ有効)

該当ディスクリプタが有効であることを示します。RACT ビットはソフトウェアによって1にされ、RD2で示される受信バッファにすべての転送が完了したとき、または受信バッファが一杯になった場合に0になります。

(2) 受信ディスクリプタ 1 (RD1)

ビット	シンボル	ビット名	機能	R/W
<u>b15-b0</u>	RFL	受信フレーム長	バッファ内に格納された受信フレームの長さ (バイト数) を指定します。これに、RPADIRレジスタに指定したパディングのバイト数は含まれません。フレームの最終部分に関連するディスクリプタにライトバックされます。	R/W
b31-b16	RBL	受信バッファ長	関連する受信バッファのバイト長を指定します。バッファ長は32の整数倍の値を設定してください。	R/W

注. ライトバックされるビットを下線で示しています。

RD1 には受信バッファ長を指定します。受信が完了すると受信フレーム長がライトバックされます。

(3) 受信ディスクリプタ 2 (RD2)

ビット	シンボル	ビット名	機能	R/W
b31-b0	RBA	受信バッファアドレス	受信バッファの開始アドレスを指定します。バッファアドレスは32バイト境界に設定してください。	R/W

RD2 には、受信バッファの開始アドレスを指定します。

30.3.2 送信

ETHERC0.ECMR.TE ビットが 1 のとき、EDTRR.TR ビットを 1 にすると、EDMAC は送信ディスクリプタリストから前回使用したディスクリプタの次のディスクリプタ（リセット後は TDLAR レジスタが示すディスクリプタ）を読み出します。送信ディスクリプタ（TD0）で TACT ビットが 1 の場合、EDMAC は送信ディスクリプタ 2（TD2）で指定される送信バッファ開始アドレスから順次送信データを読み出して、送信 FIFO 経由で ETHERC に転送します。ETHERC は送信フレームを作成し MII または RMIi に向けて送信を開始します。TD1.TBL ビットで指定されたすべてのデータの転送が終わると、TD0.TFP[1:0] ビットの値に基づいて以下のビットにライトバックを行います。

- TD0.TFP[1:0] ビット = 00b または 10b（フレーム継続）の場合、TD0.TACT ビットがライトバックされる
- TD0.TFP[1:0] ビット = 01b または 11b（フレーム終了）の場合、TD0.TACT、TD0.TFS、および TD0.TFE がライトバックされる

読み出したディスクリプタの TD0.TACT ビットが 1 の間は、EDMAC はディスクリプタの読み出しとフレームの送信を続けます。TD0.TACT ビットが 0 のディスクリプタを読み出すと、EDMAC は EDTRR.TR ビットを 0 にして送信処理を終了します。




図 30.5 送信フローの例

30.3.3 受信

ETHERC0.ECMR.RE ビットが 1 の状態で EDRRR.RR ビットを 1 にすると、EDMAC は前回使用したディスクリプタの次の受信ディスクリプタ (リセット後は RDLAR レジスタが示すディスクリプタ) を読み出した後に、受信待機状態となります。RD0.RACT ビットが 1 の状態で、受信 FIFO に 32 バイト以上のデータが格納されるか、フレームの最終バイトが受信バッファに格納されると、EDMAC は受信 FIFO から受信ディスクリプタ 2 (RD2) で指定される受信バッファにデータを転送します。

受信したフレームのデータ長が、受信ディスクリプタ 1 (RD1) の RBL ビットで設定されたバッファ長よりも長い場合は、EDMAC は受信バッファがいっぱいになった時点で、RD0.RFP[1:0] ビットに 10b または 00b を、RD0.RACT ビットに 0 をライトバックした後、次のデータを読み出します。その後、EDMAC は新たな受信バッファに引き続きデータを転送します。

フレームの受信が完了した場合、または何らかのエラーでフレーム受信が中断された場合は、EDMAC は RD0.RFP[1:0] ビットに 11b または 01b を、RD0.RACT ビットに 0 を、および RD1.RFL ビットに受信フレーム長をライトバックします。RMCR.RNR ビットが 1 の場合は、EDMAC は次のディスクリプタを読み出し、受信待機状態となります。RNR ビットが 0 の場合は、EDRRR.RR ビットを 0 にして受信を停止します。




図 30.6 受信フローの例

30.3.4 マルチバッファフレーム送信

30.3.4.1 マルチバッファフレーム送信の送信エラー処理

マルチバッファフレーム送信での送信中にエラーが発生した場合、EDMAC は図 30.7 に示す処理を行います。図中で送信ディスクリプタ 0 (TD0) の TACT ビットが 0 のディスクリプタは、すでにバッファ内のデータを正常に送信したことを表しています。TACT ビットが 1 のディスクリプタは、バッファ内のデータが未送信であることを表しています。TD0.TACT ビットが 1 で、かつフレームの先頭部分またはフレームの中間部分でフレーム送信エラー (注 1) が発生した場合は、EDMAC は送信 FIFO からのデータ送信と、EDMAC のデータ転送を停止して TD0.TACT ビットを 0 にします。

その後、次のディスクリプタを読み出し、そのディスクリプタが中間部分 (TD0.TFP[1:0] ビットが 00b) なのか、最終部分 (TD0.TFP[1:0] ビットが 01b) なのかを判断します。中間部分のディスクリプタである場合は、EDMAC は TD0.TACT ビットを 0 にして、次のディスクリプタの読み出しを行います。最終部分のディスクリプタである場合は、EDMAC は TD0.TACT ビットを 0 にするだけではなく、TD0.TFE ビットおよび TD0.TFS ビットへのライトバックも行います。

エラー発生後、最終部分のディスクリプタへのライトバックまでは、バッファ上のデータは送信されません。EESIPR レジスタで関連する送信エラー割り込みが許可されている場合は、最終部分ディスクリプタのライトバック直後に割り込み要求が発生します。

注 1. 送信リトライオーバー、遅延衝突検出、キャリア消失検出、またはキャリア未検出。




図 30.7 送信エラー発生後の EDMAC 動作

30.3.4.2 マルチバッファフレーム受信の受信エラー処理

マルチバッファフレーム受信での受信中にエラーが発生した場合は、EDMACは図 30.8 に示す処理を行います。図中で受信ディスクリプタ 0 (RD0) の RACT ビットが 0 のディスクリプタは、データをバッファ内に正常に受信したことを表しています。RACT ビットが 1 のディスクリプタは、バッファにデータをまだ受信していないことを表しています。フレーム受信エラー (注 1) が発生した場合、EDMAC は新たなデータの受け入れを中断しますが、それまでに受信 FIFO に格納されたデータは受信バッファに転送されます。

転送中に受信バッファが一杯になった場合は、EDMAC は RACT ビットを 0 に、RFP[1:0] ビットを 10b または 00b にし、次のディスクリプタを読み出します。受信 FIFO 内の全データの転送が完了すると、EDMAC はディスクリプタにステータスのライトバックを行います。

EESIPR レジスタで関連する受信エラー割り込みが許可されている場合は、ライトバック直後に割り込み要求が発生します。新しいフレームの受信要求がある場合には、エラーが発生したディスクリプタの次のディスクリプタを用いて引き続き受信を行います。

注 1. CRC エラー、PHY-LSI 受信エラー、ショートフレーム受信エラー、ロングフレーム受信エラー、または端数ビットフレーム受信を検出。




図 30.8 受信エラー発生後の EDMAC 動作

30.4 割り込み

EESR レジスタのステータスフラグのいずれかが 1 になったとき、対応する EESIPR レジスタの割り込み要求許可ビットが 1 であると、EDMAC0 は ETHER_EINT0 割り込み要求を発行します。

30.5 使用上の注意事項

30.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) の以下のビットによって、EDMAC モジュール動作を許可または禁止することが可能です。

- MSTPB15 ビットは ETHERC0 および EDMAC0 の動作を許可または禁止できます

リセット後の初期状態では、モジュールの動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. [低消費電力モード](#)」を参照してください。

30.5.2 動作中の EDMAC の停止

EDMAC 動作中に、スリープ命令、またはモジュールストップ機能により動作を停止する場合、EDTRR.TR ビットが 0、EDRRR.RR ビットが 0 であることを確認してください。EDTRR.TR ビットが 1、または EDRRR.RR ビットが 1 のときに EDMAC を停止した場合、送受信中のフレームのデータは不完全な可能性があり、またスリープモードまたはモジュールストップ状態からの復帰後の EDMAC の動作は保証できません。

31. USB2.0 フルスピードモジュール (USBFS)

31.1 概要

本 MCU は、USB (Universal Serial Bus) 2.0 規格に準拠したホストコントローラまたはデバイスコントローラとして動作する USB2.0 フルスピードモジュール (USBFS) を内蔵しています。ホストコントローラは USB2.0 フルスピード転送とロースピード転送に対応し、デバイスコントローラは USB2.0 フルスピード転送に対応しています。また、USBFS は USB トランシーバを内蔵し、USB2.0 規格で定義されている全転送タイプに対応しています。

USBFS はデータ転送用に FIFO バッファを内蔵し、最大 10 本のパイプを使用できます。また、パイプ 1 ~ 9 に対しては、周辺デバイスやユーザシステムの通信要件に合わせた任意のエンドポイント番号の割り付けが可能です。

表 31.1 に USBFS の仕様を、図 31.1 にそのブロック図を、表 31.2 に入出力端子を示します。

表 31.1 USBFS の仕様

項目	内容
機能	<ul style="list-style-type: none"> • USB デバイスコントローラ (UDC) および USB2.0 トランシーバ (ホストコントローラ/デバイスコントローラ/OTG (On-The-Go) 機能に対応 (1チャンネル)) • ホストコントローラとデバイスコントローラはソフトウェアで切り替え可能 • セルフパワーモード、バスパワーモードが使用可能 <p>ホストコントローラの特長</p> <ul style="list-style-type: none"> • フルスピード転送 (12Mbps) およびロースピード転送 (1.5Mbps) • SOF およびパケット送信のスケジュールを自動化 • アイソクロナス転送およびインタラプト転送の転送インターバル設定機能 • 1段のハブを経由して、複数の周辺デバイスと接続した通信が可能 <p>デバイスコントローラ機能選択時</p> <ul style="list-style-type: none"> • フルスピード転送 (12Mbps) (注1) • コントロール転送ステージ管理機能 • デバイスステート管理機能 • SET_ADDRESS リクエストに対する自動応答機能 • SOF 補完
対応する転送タイプ	<ul style="list-style-type: none"> • コントロール転送 • バルク転送 • インタラプト転送 • アイソクロナス転送
パイプコンフィグレーション	<ul style="list-style-type: none"> • USB 通信用の FIFO バッファ • 最大 10 本のパイプを選択可能 (デフォルトコントロールパイプを含む) • パイプ 1 ~ 9 は任意のエンドポイント番号を割り付け可能 <p>パイプごとに指定可能な転送条件:</p> <ul style="list-style-type: none"> • パイプ 0: 64 バイトシングルバッファによるコントロール転送 • パイプ 1 ~ 2: 64 バイトダブルバッファのバルク転送と 256 バイトダブルバッファのアイソクロナス転送から選択可能 • パイプ 3 ~ 5: 64 バイトダブルバッファによるバルク転送 • パイプ 6 ~ 9: 64 バイトシングルバッファによるインタラプト転送
その他の機能	<ul style="list-style-type: none"> • トランザクションカウントによる受信終了機能 • BRDY 割り込みイベント通知タイミング変更機能 (BFRE) • DnFIFO ポート (n = 0, 1) で指定したパイプのデータを読み出した後に自動で FIFO バッファをクリアする機能 (DCLRM) • 転送終了による応答 PID の NAK 設定機能 (SHTNAK) • D+/D- ラインのプルアップ抵抗、プルダウン抵抗をチップに内蔵
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減

注 1. ロースピード転送 (1.5Mbps) は未対応です。




図 31.1 USBFS のブロック図

表 31.2 USBFS の端子構成

ポート	端子名	入出力	機能
USBFS	USB_DP	入出力	USB内蔵トランシーバD+入出力端子 USBバスのD+データ線に接続してください。
	USB_DM	入出力	USB内蔵トランシーバD-入出力端子 USBバスのD-データ線に接続してください。
	USB_VBUS	入力	USBケーブル接続モニタ端子 USBバスのVBUS信号に接続してください。USBFSがデバイスコントローラとして動作しているときにVBUS端子の状態（接続/切断）を検出することが可能です。(注1)
	USB_EXICEN	出力	OTG電源IC用ローパワー制御信号
	USB_VBUSEN	出力	外部電源IC用VBUS (5V) イネーブル信号
	USB_OVRCURA USB_OVRCURB	入力	USBFS用オーバーカレント端子 外部オーバーカレント検出信号に接続してください。OTG電源チップとの接続時にはVBUSコンパレータ信号に接続してください。
	USB_ID	入力	OTGモード時MicroABコネクタのID入力信号に接続してください。
共通	VCC_USB	入力	USBトランシーバの入力供給電圧
	VSS_USB	入力	USB用グランド端子

注 1. P407 は 5V トレラントです。

31.2 レジスタの説明

31.2.1 システムコンフィグレーションコントロールレジスタ (SYSCFG)

アドレス USBFS.SYSCFG 4009 0000h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	SCKE	—	—	—	DCFM	DRPD	DPRPU	—	—	—	USBE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	USBE	USBFS動作許可	0:無効 1:有効	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	DPRPU	D+ライン抵抗制御	0:ラインのプルアップは禁止 1:ラインのプルアップは許可	R/W
b5	DRPD	D+/D-ライン抵抗制御	0:ラインのプルダウンは禁止 1:ラインのプルダウンは許可	R/W
b6	DCFM	コントローラ機能選択	0:デバイスコントローラを選択 1:ホストコントローラを選択	R/W
b9-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10	SCKE	USBクロック許可	0:USBFSへのクロック供給を停止 1:USBFSへのクロック供給を許可	R/W
b15-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. SCKE ビットに 1 を書き込んだ後、SCKE ビットを読み出して 1 になっていることを確認してください。

USBE ビット (USBFS 動作許可)

USBFS の動作許可/禁止を指定します。

USBE ビットを 1 から 0 に変更したときに初期化されるビットを表 31.3 に示します。本ビットの変更は、SCKE ビットが 1 のときに限り実施してください。ホストコントローラモード時は、DRPD ビットを 1 にした後、SYSSTS0.LNST[1:0] フラグのチャタリング除去を行い、USB バスステートが安定したことを確認した後で、USBE ビットを 1 にしてください。

表 31.3 SYSCFG.USBE ビットへの 0 の書き込みにより初期化されるレジスタ

選択した機能	レジスタ	ビット	備考
デバイスコントローラ	SYSSTS0	LNST[1:0]	ホストコントローラモード時、値を保持
	DVSTCTR0	RHST[2:0]	-
	INTSTS0	DVSQ[2:0]	ホストコントローラモード時、値を保持
	USBADDR	USBADDR[6:0]	ホストコントローラモード時、値を保持
	USBREQ	BREQUEST[7:0]、 BMREQUESTTYPE[7:0]	ホストコントローラモード時、値を保持
	USBVAL	WVALUE[15:0]	ホストコントローラモード時、値を保持
	USBINDX	WINDEX[15:0]	ホストコントローラモード時、値を保持
	USBLENG	WLENTUH[15:0]	ホストコントローラモード時、値を保持
ホストコントローラ	DVSTCTR0	RHST[2:0]	-
	FRNUM	FRNM[10:0]	デバイスコントローラモード時、値を保持

DPRPU ビット (D+ ライン抵抗制御)

デバイスコントローラモードで、D+ ラインのプルアップ許可/禁止を指定します。

デバイスコントローラモードで DPRPU ビットを 1 にすると、USBFS は D+ ラインをプルアップし、USB ホストに対して、アタッチされたことを通知します。DPRPU ビットを 1 から 0 に変更すると、プルアップが解除されるため、USB ホストに対して、デタッチされたことを通知します。

デバイスコントローラモードでは 1、ホストコントローラモードでは 0 にしてください。

DRPD ビット (D+/D- ライン抵抗制御)

ホストコントローラモードで、D+/D- ラインのプルダウン許可/禁止を指定します。

ホストコントローラモードでは 1、デバイスコントローラモードでは 0 にしてください。

DCFM ビット (コントローラ機能選択)

USBFS の機能をホスト機能にするかデバイス機能にするかを選択します。

DCFM ビットの変更は、DPRPU ビットおよび DRPD ビットの両方が 0 のときに行ってください。

SCKE ビット (USB クロック許可)

USBFS への 48MHz クロック供給の停止/許可を指定します。

本ビットが 0 の場合、SYSCFG レジスタのみ読み出し/書き込みが可能です。他の USBFS 関連レジスタの読み出し/書き込みはしないでください。

31.2.2 システムコンフィグレーションステータスレジスタ 0 (SYSSTS0)

アドレス USBFS.SYSSTS0 4009 0004h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	OVCMON[1:0]	—	—	—	—	—	—	—	—	HTACT	SOFEA	—	—	IDMON	LNST[1:0]	
リセット後の値	0 (注1)	0 (注1)	0	0	0	0	0	0	0	0	0	0	0	0 (注1)	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	LNST[1:0]	USB データラインステータスマニタ	USB データラインのステータスを示します。 表 31.4 を参照してください。	R
b2	IDMON	外部 ID0 入力端子モニタ	0 : USB_ID 端子が Low 1 : USB_ID 端子が High	R
b4-b3	—	予約ビット	読むと 0 が読めます。書き込みは無効になります。	R
b5	SOFEA	ホストコントローラモード選択時のアクティブモニタ	0 : SOF 出力停止 1 : SOF 出力動作	R
b6	HTACT	USB ホストシーケンサステータスマニタ	0 : ホストシーケンサが完全に停止している 1 : ホストシーケンサが完全に停止していない	R
b13-b7	—	予約ビット	読むと 0 が読めます。書き込みは無効になります。	R
b15-b14	OVCMON[1:0]	外部 USB_OVRCURA/ USB_OVRCURB 入力端子モニタ	OVCMON[1] は、USB_OVRCURA 端子のステータスを示します。OVCMON[0] は、USB_OVRCURB 端子のステータスを示します。	R

注 1. USB_OVRCURA/USB_OVRCURB 端子および USB_ID 端子のステータスに依存します。

LNST[1:0] ビット (USB データラインステータスマニタ)

USB データライン (D+ および D-) のステータスを示します。詳細は、表 31.4 を参照してください。

デバイスコントローラモード時は、アタッチ処理 (SYSCFG.DPRPU ビットを 1 にする) 以降に LNST[1:0] ビットを読み出してください。ホストコントローラモード時は、ラインのプルダウンの許可 (SYSCFG.DRPD ビットを 1 にする) 以降に読み出してください。

表 31.4 USB データバスライン (D+ および D-) のステータス

LNST[1:0] ビット	フルスピード動作時	ロースピード動作時
00b	SE0	SE0
01b	J-State	K-State
10b	K-State	J-State
11b	SE1	SE1

SOFEA ビット (ホストコントローラモード選択時のアクティブモニタ)

ホストコントローラモードで、DVSTCTR0.UACT ビットが 0 のために USBFS が中断した場合、最後の SOF が完了したかどうかを確認するために使用します。

ホストコントローラモードで、SYSCFG.USBE ビットを 0 にして USBFS を停止する場合、または SYSCFG.SCKE ビットを 0 にして通信時のクロック信号供給を停止する場合は、事前に HTACT ビットと SOFEA ビットがどちらも 0 であることを確認してください。

HTACT ビット (USB ホストシーケンサステータスマニタ)

USBFS のホストシーケンサが完全に停止しているとき、HTACT ビットは 0 になります。

ホストコントローラモードで、DVSTCTR0.UACT ビットを 0 にして USBFS を Suspended ステートにする場合、または SYSCFG.SCKE ビットを 0 にして通信時のクロック信号供給を停止する場合は、事前に HTACT ビットが 0 であることを確認してください。

OVCMON[1:0] ビット (外部 USB_OVRCURA/USB_OVRCURB 入力端子モニタ)

外部電源 IC からのオーバーカレント信号のステータスを示します。

31.2.3 デバイスステートコントロールレジスタ 0 (DVSTCTR0)

アドレス USBFS.DVSTCTR0 4009 0008h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	HNPBTOA	EXICEN	VBUSEN	WKUP	RWUPE	USBRS	RESUME	UACT	—	RHST[2:0]		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	RHST[2:0]	USBバスリセットステータス	<ul style="list-style-type: none"> • ホストコントローラモード時 : b2 b0 0 0 0 : 通信速度は不確定 (パワード時または非接続時) 1 x x : USBバスリセット処理中 0 0 1 : ロースピード接続時 0 1 0 : フルスピード接続時 • デバイスコントローラモード時 : b2 b0 0 0 0 : 通信速度は不確定 0 0 1 : USBバスリセット処理中 0 1 0 : USBバスリセット処理中またはフルスピード接続時 	R
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	UACT	USBバス許可	0 : ダウンストリームポート動作禁止 (SOF送出禁止) 1 : ダウンストリームポート動作許可 (SOF送出許可)	R/W
b5	RESUME	レジューム出力	0 : レジューム信号を出力しない 1 : レジューム信号を出力する	R/W
b6	USBRS	USBバスリセット出力	0 : USBバスリセット信号を出力しない 1 : USBバスリセット信号を出力する	R/W
b7	RWUPE	ウェイクアップ検出許可	0 : ダウンストリームポートリモートウェイクアップ禁止 1 : ダウンストリームポートリモートウェイクアップ許可	R/W
b8	WKUP	ウェイクアップ出力	0 : リモートウェイクアップ信号を出力しない 1 : リモートウェイクアップ信号を出力する	R/W
b9	VBUSEN	USB_VBUSEN出力端子制御	0 : 外部USB_VBUSEN端子はLowを出力 1 : 外部USB_VBUSEN端子はHighを出力	R/W
b10	EXICEN	USB_EXICEN出力端子制御	0 : 外部USB_EXICEN端子はLowを出力 1 : 外部USB_EXICEN端子はHighを出力	R/W
b11	HNPBTOA	ホストネゴシエーションプロトコル (HNP) 制御	OTGモードで、BデバイスからAデバイスに切り替えるときに使用します。HNPBTOAビットが1であれば、内部機能制御はSYSCFG.DPRPU = 0またはSYSCFG.DCFM = 1にしてもHNP処理が終了するまでSuspended状態を保ちます。	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

x : Don't care

デバイスコントローラモード時、USBFS コントローラはロースピード接続に対応しません。この値を読み出したときは、上位のアプリケーションソフトウェアで異常接続処理を実行する必要があります。

RHST[2:0] ビット (USB バスリセットステータス)

USB バスリセットのステータスを示します。

ホストコントローラモードでは、USBRST ビットを 1 にすると RHST[2:0] ビットが 100b になります。USBRST ビットを 0 にして USBFS が SE0 ステートを終了すると、RHST[2:0] ビットが新しい値に更新されます。

デバイスコントローラモードでは、USBFS が USB バスリセットを検出すると、DPRPU ビットが 1 の場合に RHST[2:0] ビットが 010b を表示し、DVST 割り込みが発生します。

UACT ビット (USB バス許可)

ホストコントローラモードで UACT ビットを 1 にすると、UACT ビットは USB バスへの SOF パケットの送信 (データと受信を含む) を制御することで、USB バス動作を許可します。USBFS は、UACT ビットを 1 にすると、1 フレーム時間内に SOF パケット出力を開始します。UACT ビットを 0 にすると、USBFS は SOF パケット出力後にアイドル状態に遷移します。

以下のいずれかの場合に、USBFS は UACT ビットを 0 にします。

- 通信中 (UACT ビットが 1 のとき) に DTCH 割り込みを検出したとき
- 通信中 (UACT ビットが 1 のとき) に EOFERR 割り込みを検出したとき

UACT ビットに 1 を書くときは、必ず、USB バスリセット処理終了時 (USBRST ビットへの 0 書き込み)、または Suspended ステートからのレジューム処理終了時 (RESUME ビットへの 1 書き込み) のいずれかのタイミングで行ってください。

デバイスコントローラモードでは、本ビットを必ず 0 にしてください。

RESUME ビット (レジューム出力)

ホストコントローラモードで、レジューム信号の出力制御を行います。

RESUME ビットを 1 にすると、USBFS は USB ポートを K-State にドライブし、レジューム信号を出力します。RWUPE ビットが 1 で USB Suspended ステートのとき、USBFS がリモートウェイクアップ信号を検出すると、本ビットを 1 にします。

また、RESUME ビットが 1 のとき、ソフトウェアが RESUME ビットを 0 にするまで、USBFS は K-State 出力を継続します。RESUME ビットが 1 の期間 (レジューム期間) は、USB2.0 規格に定められた時間を確保してください。インタフェースが Suspended ステートのときのみ、RESUME ビットを 1 にしてください。レジューム処理の終了 (RESUME ビットへの 0 書き込み) と同時に UACT ビットに 1 を書いてください。

デバイスコントローラモードでは、常に本ビットを 0 にしてください。

USBRST ビット (USB バスリセット出力)

ホストコントローラモード時に、USB バス信号の出力制御を行います。本ビットを 1 にすると、USBFS は USB ポートを SE0 ステートにして USB バスをリセットします。USBFS は USBRST ビットが 1 の状態の間は、本ビットがソフトウェアにより 0 にクリアされるまで、SE0 出力を継続します。USB2.0 規格に定められた期間は、USBRST ビットは 1 (USB バスリセット期間) でなくてはなりません。通信中 (UACT = 1) またはレジューム処理中 (RESUME = 1) に USBRST ビットに 1 を書き込むと、UACT ビットと RESUME ビットの両方が 0 になるまで、USBFS が USB バスリセット処理の開始を防げてしまいます。USB バスリセット処理の終了 (USBRST ビットへの 0 書き込み) と同時に UACT ビットに 1 を書くようにしてください。

デバイスコントローラモードでは、常に本ビットを 0 にしてください。

RWUPE ビット (ウェイクアップ検出許可)

ホストコントローラモードで、ダウンストリームポートの周辺デバイスからのリモートウェイクアップ信号 (レジューム信号) の受け付けを許可または禁止します。本ビットを 1 にすると、USBFS は下流周辺デバイスからのリモートウェイクアップ信号 (2.5 μ s 間の K-State) を検出し、レジューム処理を実行して K-State にします。

本ビットを 0 にした場合、USBFS は、USB ポートに接続された周辺デバイスからのリモートウェイクアップ信号 (K-State) を検出しても無視します。RWUPE ビットが 1 のときは、Suspended ステートであっても内部クロックを停止しないでください (SYSCFG.SCKE ビットは 1 にしてください)。

デバイスコントローラモードでは、常に本ビットを 0 にしてください。

WKUP ビット (ウェイクアップ出力)

デバイスコントローラモードで、USB バスへのリモートウェイクアップ信号 (レジューム信号) を許可または禁止します。

USBFS は、リモートウェイクアップ信号の出力タイミングを管理しています。WKUP ビットを 1 にすると、USBFS は 10ms の K-State を出力した後、WKUP ビットをクリアして 0 にします。USB2.0 規格では、リモートウェイクアップ信号の送信までに最短 5ms の USB バスアイドル状態を保持する必要があります。このため、USBFS は、Suspended ステートを検出した直後に WKUP ビットに 1 を書いて、2ms 待ってから K-State を出力します。

WKUP ビットへの 1 の書き込みは、デバイスが Suspended ステート (INTSTS0.DVSQ[2:0] ビットが 1xxb) であり、かつ USB ホストからリモートウェイクアップ信号が許可されている場合のみ行ってください。本ビットが 1 のときは、Suspended ステートであっても内部クロックを停止しないでください (SYSCFG.SCKE ビットは 1 にしてください)。

ホストコントローラモードでは、常に本ビットを 0 にしてください。

HNPBTOA ビット (ホストネゴシエーションプロトコル (HNP) 制御)

OTG モードにて使用時に、B デバイスから A デバイスに切り替えるときに使用します。


HNPBTOA ビットが 1 の場合、SYSCFG.DPRPU ビットを 0 または SYSCFG.DCFM ビットを 1 にしても、内部機能制御は HNP 処理が終了するまで Suspended ステートを維持します。D+ の立ち下がりを検出しても、レジューム (RESM) 割り込みは発生しません。

1 にした後、発信側のプルアップによりホストアタッチイベントを検出するか、または HNP 処理のタイムアウトによりソフトウェアが HNPBTOA ビットを 0 にすると、HNP 処理は終了します。

31.2.4 CFIFO ポートレジスタ (CFIFO/CFIFOL) D0FIFO ポートレジスタ (D0FIFO/D0FIFOL) D1FIFO ポートレジスタ (D1FIFO/D1FIFOL)


(1) MBW ビットが 1 のとき

アドレス [USBFS.CFIFO 4009 0014h](#), [USBFS.D0FIFO 4009 0018h](#), [USBFS.D1FIFO 4009 001Ch](#)



(2) MBW ビットが 0 のとき

アドレス [USBFS.CFIFOL 4009 0014h](#), [USBFS.D0FIFOL 4009 0018h](#), [USBFS.D1FIFOL 4009 001Ch](#)



ビット	シンボル	ビット名	機能	R/W
b15-b0	FIFOPORT[15:0] (注1)	FIFOポート	これらのビットにアクセスして、FIFOバッファから受信データを読み出すか、またはFIFOバッファへ送信データを書き込みます。	R/W

注 1. 有効ビットは、関連するポート選択レジスタにおける MBW の設定値 (CFIFOSEL.MBW、D0FIFOSEL.MBW、D1FIFOSEL.MBW) および BIGEND の設定値 (CFIFOSEL.BIGEND、D0FIFOSEL.BIGEND、D1FIFOSEL.BIGEND) により異なります。表 31.5、表 31.6 を参照してください。

下記の 3 つの FIFO ポートが用意されています。

- CFIFO
- D0FIFO
- D1FIFO

各 FIFO ポートの構成は以下のとおりです。

- FIFO バッファからのデータの読み出しおよび FIFO バッファへのデータの書き込みを行うポートレジスタ (CFIFO、D0FIFO、または D1FIFO)
- FIFO ポートに割り当てられたパイプを選択するポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL)
- ポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR)

各 FIFO ポートには、下記の制限事項があります。

- DCP コントロール転送用 FIFO バッファへのアクセスは CFIFO ポートを通して行います。
- DMA/DTC 転送用 FIFO バッファへのアクセスは D0FIFO または D1FIFO ポートを通して行います。
- CPU による D0FIFO あるいは D1FIFO ポートアクセスも可能です。
- DMA/DTC 転送機能などの FIFO ポート固有の機能を使用している場合、ポート選択レジスタの CURPIPE[3:0] ビットで選択したパイプ番号は変更できません。
- FIFO ポートを設定するレジスタ群が他の FIFO ポートに影響を与えることはありません。
- 同一パイプを複数の FIFO ポートに割り当てないでください。

- FIFO バッファの状態には、アクセス権が CPU にある場合と Serial Interface Engine (SIE) にある場合の 2 種類があります。SIE にアクセス権がある場合は、CPU から FIFO バッファにアクセスできません。

FIFOPORT[15:0] ビット (FIFO ポート)

FIFOPORT[15:0] ビットへのアクセス時に、USBFS は FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。FIFO ポートレジスタへのアクセスは、関連するポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR) の FRDY ビットが 1 のときに限り可能です。

FIFO ポートレジスタの有効ビットは、ポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL) の MBW ビットおよび BIGEND ビットの設定値により異なります。表 31.5、表 31.6 を参照してください。

表 31.5 16 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット D0FIFOSEL.BIGEND ビット D1FIFOSEL.BIGEND ビット	ビット 15~8	ビット 7~0
0	N+1 データ	N+0 データ
1	N+0 データ	N+1 データ

表 31.6 8 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット D0FIFOSEL.BIGEND ビット D1FIFOSEL.BIGEND ビット	ビット 15~8	ビット 7~0
0	アクセス禁止 (注1)	N+0 データ
1	アクセス禁止 (注1)	N+0 データ

注 1. アクセス禁止領域に対する書き込みや読み出しはしないでください。

31.2.5 CFIFO ポート選択レジスタ (CFIFOSEL) D0FIFO ポート選択レジスタ (D0FIFOSEL) D1FIFO ポート選択レジスタ (D1FIFOSEL)

CFIFOSEL

アドレス USBFS.CFIFOSEL 4009 0020h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
RCNT	REW	—	—	—	MBW	—	BIGEND	—	—	ISEL	—	CURPIPE[3:0]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	CURPIPE[3:0]	CFIFOポートアクセスパイプ指定	b3 b0 0 0 0 0 : DCP (デフォルトコントロールパイプ) 0 0 0 1 : パイプ1 0 0 1 0 : パイプ2 0 0 1 1 : パイプ3 0 1 0 0 : パイプ4 0 1 0 1 : パイプ5 0 1 1 0 : パイプ6 0 1 1 1 : パイプ7 1 0 0 0 : パイプ8 1 0 0 1 : パイプ9 上記以外は設定しないでください。	R/W
b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	ISEL	DCP選択時CFIFOポートアクセス方向	0 : FIFOバッファ読み出し選択 1 : FIFOバッファ書き込み選択	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	BIGEND	CFIFOポートエンディアン制御	0 : リトルエンディアン 1 : ビッグエンディアン	R/W
b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10	MBW	CFIFOポートアクセスビット幅	0 : 8ビット幅 1 : 16ビット幅	R/W
b13-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	REW	バッファポインタリワインド	0 : バッファポインタのリワインドをしない 1 : バッファポインタのリワインドをする	W (注1)
b15	RCNT	リードカウントモード	0 : CFIFOからすべての受信データを読み出したときに、DTLN[8:0]ビット (CFIFOCTR.DTLN[8:0]、D0FIFOCTR.DTLN[8:0]、D1FIFOCTR.DTLN[8:0]) をクリア (ダブルバッファモードの場合、一面のみ読み出し終了時にDTLN[8:0]の値をクリア) 1 : CFIFOから受信データを読み出すごとにDTLN[8:0]ビットをダウンカウント	R/W

注 1. 読むと0が読み出されます。

CFIFOSEL、D0FIFOSEL、およびD1FIFOSELレジスタのCURPIPE[3:0]ビットに同じパイプ番号を設定しないでください。D0FIFOSEL、D1FIFOSELレジスタのCURPIPE[3:0]ビットの設定が0000bの場合には、パイプ指定なしとなります。

なお、DMA または DTC 転送が許可されている状態でパイプ番号の変更は行わないでください。

CURPIPE[3:0] ビット (CFIFO ポートアクセスパイプ指定)

CFIFO ポート経由のデータの読み出し／書き込みに使用するパイプ番号を指定します。これらのビットに書き込む際は、書き込み後に読み出して、書き込み値と読み出し値が一致していることを確認してから、次の処理に進んでください。CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0] ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセス中は、ソフトウェアが CURPIPE[3:0] ビットの設定値を変更しようとしても、アクセスが完了するまで現在のアクセス設定が維持されます。

ISEL ビット (DCP 選択時 CFIFO ポートアクセス方向)

選択パイプが DCP のときに ISEL ビットへの新しい値の書き込みを行ったときは、その後で ISEL ビットの読み出しを行い、書き込み値と読み出し値が一致することを確認してから次の処理に進んでください。ISEL ビットと CURPIPE[3:0] ビットの設定は同時に行ってください。

MBW ビット (CFIFO ポートアクセスビット幅)

CFIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、CURPIPE[3:0] ビットと MBW ビットを同時に設定してください。これらのビットへの書き込みで FIFO バッファからのデータ読み出しが開始したら、すべてのデータが読み出されるまで MBW ビットの変更を行わないでください。FIFO バッファを読み出すときは、MBW に設定されているアクセスサイズで読み出してください。

選択パイプが送信方向の場合、FIFO バッファへの書き込み処理実行中に 8 ビットから 16 ビットへのビット幅切り替えは行えません。

16 ビット幅の設定でも、バイトアクセス制御することにより、奇数バイトの書き込みは可能です。

REW ビット (バッファポインタリワインド)

バッファポインタのリワインドを行うか否かを指定します。


選択パイプが受信方向の場合、FIFO バッファの読み出し中に本ビットを 1 にすると、FIFO バッファの最初のデータから再読み出しが可能になります。ダブルバッファの場合は、この設定により現在読み出し中の FIFO バッファの面の最初のデータから再読み出しすることが可能になります。

REW ビットを 1 にするとき、CURPIPE[3:0] ビットの設定変更を同時に行わないでください。REW ビットを 1 にする前に、必ず FRDY ビットが 1 であることを確認してください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

D0FIFOSEL、D1FIFOSEL

アドレス **USBFS.D0FIFOSEL 4009 0028h, USBFS.D1FIFOSEL 4009 002Ch**



ビット	シンボル	ビット名	機能	R/W
b3-b0	CURPIPE[3:0]	FIFOポートアクセスパイプ指定	b3 b0 0 0 0 0 : パイプ指定なし 0 0 0 1 : パイプ1 0 0 1 0 : パイプ2 0 0 1 1 : パイプ3 0 1 0 0 : パイプ4 0 1 0 1 : パイプ5 0 1 1 0 : パイプ6 0 1 1 1 : パイプ7 1 0 0 0 : パイプ8 1 0 0 1 : パイプ9 上記以外は設定しないでください。	R/W
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	BIGEND	FIFOポートエンディアン制御	0 : リトルエンディアン 1 : ビッグエンディアン	R/W
b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10	MBW	FIFOポートアクセスビット幅	0 : 8ビット幅 1 : 16ビット幅	R/W
b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12	DREQE	DMA/DTC転送要求許可	0 : DMA/DTC転送要求禁止 1 : DMA/DTC転送要求許可	R/W
b13	DCLRM	指定パイプデータ読み出し後自動バッファメモリクリアモードアクセス	0 : 自動バッファクリアモード禁止 1 : 自動バッファクリアモード許可	R/W
b14	REW	バッファポインタリワインド	0 : バッファポインタのリワインドをしない 1 : バッファポインタのリワインドをする	R/W (注1)
b15	RCNT	リードカウントモード	0 : DnFIFOの全受信データ読み出し終了時（ダブルバッファモードの場合は一面のみ読み出し終了後）にDTLN[8:0]ビット（CFIFOCTR.DTLN[8:0]、D0FIFOCTR.DTLN[8:0]、D1FIFOCTR.DTLN[8:0]）をクリアしてください 1 : DnFIFOから受信データ読み出しごとにDTLN[8:0]ビットをダウンカウント n = 0, 1	R/W

注 1. 読むと 0 が読み出されます。

CFIFOSEL、D0FIFOSEL、D1FIFOSEL レジスタの CURPIPE[3:0] ビットで同一のパイプを指定しないでください。D0FIFOSEL、D1FIFOSEL レジスタの CURPIPE[3:0] ビットの設定が 0000b の場合には、パイプ指定なしとなります。DMA または DTC 転送が許可されている状態でパイプ番号の変更は行わないでください。

CURPIPE[3:0] ビット (FIFO ポートアクセスパイプ指定)

DnFIFO ポート経由のデータの読み出し／書き込みに使用するパイプ番号を指定します。これらのビットに書き込む際は、書き込み後に読み出して、書き込み値と読み出し値が一致していることを確認してから、次の処理に進んでください。CFIFOSEL、D0FIFOSEL、およびD1FIFOSEL レジスタの CURPIPE[3:0] ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセス中は、ソフトウェアが CURPIPE[3:0] ビットの設定値を変更しようとしても、アクセスが完了するまで現在のアクセスの設定値が維持されます。

MBW ビット (FIFO ポートアクセスビット幅)

DnFIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、これらのビットへの書き込みで FIFO バッファからのデータ読み出しが開始したら、全データが読み出されるまで MBW ビットの変更を行わないでください。CURPIPE[3:0] ビットと MBW ビットの設定は同時に行ってください。FIFO バッファを読み出すときは、MBW に設定されているアクセスサイズで読み出してください。

選択パイプが送信方向の場合、FIFO バッファへの書き込み処理実行中に 8 ビットから 16 ビットへのビット幅切り替えは行えません。

16 ビット幅の設定でも、バイトアクセス制御することにより、奇数バイトの書き込みは可能です。

DREQE ビット (DMA/DTC 転送要求許可)

DMA または DTC 転送要求発行の許可／禁止を指定します。DMA または DTC 転送要求を許可する場合、CURPIPE[3:0] ビット設定後に DREQE ビットを 1 にしてください。CURPIPE[3:0] ビットを書き換える場合、まず DREQE ビットを 0 にしてから書き換えてください。

DCLRM ビット (指定パイプデータ読み出し後自動バッファメモリクリアモードアクセス)

選択パイプのデータを読み出した後の自動 FIFO バッファクリアを許可または禁止します。

本ビットを 1 にすると、指定パイプに割り当てられた FIFO バッファが空のときに Zero-Length パケットを受信した場合、または PIPECFG.BFRE ビットが 1 で受信したショートパケットの読み出しが完了した場合には、USBFS は FIFO ポートコントロールレジスタの BCLR ビットを 1 にします。

SOFCFG.BRDYM ビットを 1 にして USBFS を使用する場合、DCLRM ビットを 0 にしてください。

REW ビット (バッファポインタリワインド)

バッファポインタのリワインドを行うか否かを指定します。

選択パイプが受信方向の場合、FIFO バッファの読み出し中に本ビットを 1 にすると、FIFO バッファの最初のデータから再読み出しが可能になります。ダブルバッファの場合は、この設定により現在読み出し中の FIFO バッファの面の最初のデータから再読み出しすることが可能になります。

REW ビットを 1 にするとき、CURPIPE[3:0] ビットの設定変更を同時に行わないでください。FRDY ビットが 1 であることを確認してから、本ビットを 1 にしてください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

RCNT ビット (リードカウントモード)

D0FIFOCTR.DTLN ビット、D1FIFOCTR.DTLN ビットの読み出しモードを指定します。PIPECFG.BFRE ビットを 1 にして DnFIFO にアクセスを行う場合は、RCNT ビットを 0 にしてください。

31.2.6 CFIFO ポートコントロールレジスタ (CFIFOCTR) D0FIFO ポートコントロールレジスタ (D0FIFOCTR) D1FIFO ポートコントロールレジスタ (D1FIFOCTR)

アドレス USBFS.CFIFOCTR 4009 0022h, USBFS.D0FIFOCTR 4009 002Ah, USBFS.D1FIFOCTR 4009 002Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
BVAL	BCLR	FRDY	—	—	—	—	DTLN[8:0]									
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b8-b0	DTLN[8:0]	受信データ長	受信データ長を示します。 ポート選択レジスタのRCNTビットの設定により、表示される内容が異なります。詳細は、DTLN[8:0]ビットを参照してください。	R
b12-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13	FRDY	FIFOポートレディ	0 : FIFOポートアクセス不可能 1 : FIFOポートアクセス許可	R
b14	BCLR	CPUバッファクリア	0 : 何もしない 1 : CPU側FIFOバッファクリア	R/W (注1)
b15	BVAL	バッファメモリ有効フラグ	0 : 無効 (0の書き込みは無効です) 1 : 書き込み終了	R/W

注 1. 読むと0が読み出されます。

CFIFOCTR レジスタ、D0FIFOCTR レジスタ、および D1FIFOCTR レジスタは、それぞれ CFIFO、D0FIFO、および D1FIFO バッファに対応しています。

DTLN[8:0] ビット (受信データ長)

受信データ長が表示されます。

FIFO バッファ読み出し中の DTLN[8:0] ビットの値は、DnFIFOSEL.RCNT ビット (n=0,1) により、以下のように異なります。

- RCNT = 0
CPU または DMAC/DTC が FIFO バッファ 1 面分の全受信データの読み出しを完了するまで、USBFS は受信データ長を DTLN[8:0] ビットに表示します。
PIPECFG.BFRE ビットが 1 の場合、読み出しが完了しても、BCLR ビットが 1 になるまで USBFS は受信データ長を保持します。
- RCNT = 1
FIFO バッファからデータを読み出すごとに USBFS は DTLN[8:0] ビットの表示値をダウンカウントします。MBW ビットが 0 のときは -1 ずつ、MBW ビットが 1 のときは -2 ずつ値がダウンカウントされます。
1 面分の FIFO バッファ読み出し完了時に、USBFS は DTLN[8:0] ビットを 0 にします。ダブルバッファモード時かつ FIFO バッファ 1 面分の受信データの読み出しを完了する前にもう 1 面分の FIFO バッファにデータを受信した場合は、USBFS は先の 1 面分の読み出し完了時に後の 1 面の受信データ長を DTLN[8:0] ビットに設定します。

FRDY ビット (FIFO ポートレディ)

CPU または DMAC/DTC から FIFO ポートにアクセス可能かどうかが表示されます。

以下の場合、USBFS は FRDY ビットを 1 にしますが、読み出すべきデータがないため FIFO ポート経由のデータ読み出しはできません。

- 選択パイプに割り当てられている FIFO バッファが空の状態 Zero-Length パケットを受信した場合
- PIPECFG.BFRE ビットが 1 のときに、ショートパケットを受信し、データ読み出しを完了した場合

これらのケースでは、BCLR ビットを 1 にして FIFO バッファのクリアを行い、次のデータ送受信を行える状態にしてください。

BCLR ビット (CPU バッファクリア)

選択パイプの CPU 側の FIFO バッファをクリアする場合は 1 にします。

選択パイプに割り当てられている FIFO バッファにダブルバッファモードが設定されている場合、FIFO バッファの両面ともに読み出し可能な場合でも、USBFS は片面の FIFO バッファのみをクリアします。選択パイプが DCP のときに BCLR ビットを 1 にすると、FIFO バッファへのアクセス権を持つのが CPU 側か SIE 側にかかわらず、USBFS は FIFO バッファをクリアします。SIE 側にアクセス権があるときに FIFO バッファをクリアする場合、DCPCTR.PID[1:0] ビットを 00b (NAK 応答) にしてから BCLR ビットを 1 にしてください。

選択パイプが送信方向の場合、同時に BVAL フラグと BCLR ビットの両方に 1 を書き込むと、USBFS はすでに書き込まれたデータをクリアし、Zero-Length パケットの送信を可能にします。

選択パイプが DCP 以外の場合、BCLR ビットへの 1 の書き込みは、FIFO ポートコントロールレジスタの FRDY ビットの (USBFS による) 設定値が 1 のときにのみ行ってください。

BVAL フラグ (バッファメモリ有効フラグ)

CURPIPE[3:0] ビットで選択したパイプの CPU 側の FIFO バッファへの書き込み終了時に 1 にします。

選択パイプが送信方向のとき、以下の場合に BVAL フラグを 1 にしてください。

- ショートパケットを送信する場合は、データ書き込み後に本フラグを 1 にする
- Zero-Length パケットの送信を行いたいとき、FIFO バッファへデータを書き込む前に本フラグを 1 にする

これを行うと、USBFS は CPU の FIFO バッファを SIE に切り替え、送信可能状態にします。

連続転送モード時にパイプに対して最大パケットサイズ分のデータを書き込むと、USBFS は BVAL フラグを 1 にし、FIFO バッファを CPU から SIE に切り替え、送信可能状態にします。

BVAL フラグへの 1 の書き込みは、USBFS が FRDY ビットを 1 にしているときにのみ行ってください。選択パイプが受信方向の場合、BVAL フラグは 1 にしないでください。

31.2.7 割り込みイネーブルレジスタ 0 (INTENB0)

アドレス USBFS.INTENB0 4009 0030h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
VBSE	RSME	SOFE	DVSE	CTRE	BEMPE	NRDYE	BRDYE	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	BRDYE	バッファレディ割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b9	NRDYE	バッファノットレディ応答割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b10	BEMPE	バッファエンプティ割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b11	CTRE	コントロール転送ステージ遷移割り込み許可 (注1)	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b12	DVSE	デバイスステート遷移割り込み許可 (注1)	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b13	SOFE	フレーム番号更新割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b14	RSME	レジューム割り込み許可 (注1)	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b15	VBSE	VBUS 割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W

注 1. RSME、DVSE、および CTRE ビットは、デバイスコントローラモード時にのみ 1 にできます。ホストコントローラモードでは、これらのビットを 1 にしないでください。

INTSTS0 レジスタのステータスフラグが 1 で、INTENB0 レジスタの関連する割り込み要求許可ビットが 1 の場合、USBFS は USBFS 割り込み要求を発行します。

INTENB0 レジスタの設定値にかかわらず、関連する条件を満たすステート切り替えに応じて、INTSTS0 レジスタのステータスフラグは 1 となります。

INTSTS0 レジスタの関連するステータスフラグが 1 の場合に INTENB0 レジスタの割り込み要求許可ビットが 0 から 1 に切り替えられると、USBFS 割り込み要求が発行されます。

31.2.8 割り込みイネーブルレジスタ 1 (INTENB1)

アドレス USBFS.INTENB1 4009 0032h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	OVRCRE	BCHGE	—	DTCHE	ATTCH E	—	—	—	—	EOFERRE	SIGNE	SACKE	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	SACKE	SETUP トランザクション正常応答割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b5	SIGNE	SETUP トランザクションエラー割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b6	EOFERRE	EOF エラー検出割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b10-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11	ATTCH E	接続検出割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b12	DTCHE	切断検出割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	BCHGE	USB バス変化割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b15	OVRCRE	オーバーカレント入力変化割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W

注. INTENB1 レジスタのビットは、ホストコントローラモード時にのみ 1 にできます。デバイスコントローラモードでは、1 にしないでください。

INTENB1 レジスタは、ホストコントローラモードおよび SETUP トランザクションでの割り込みマスクを指定します。

INTSTS1 レジスタのステータスフラグが 1 で、INTENB1 レジスタの関連する割り込み要求許可ビットが 1 の場合、USBFS は USBFS 割り込み要求を発行します。

INTENB1 レジスタの設定値にかかわらず、関連する条件を満たすステータス切り替えに応じて、INTSTS1 レジスタのステータスフラグは 1 となります。

INTSTS1 レジスタの関連するステータスフラグが 1 の場合に INTENB1 レジスタの割り込み要求許可ビットが 0 から 1 に切り替えられると、USBFS 割り込み要求が発行されます。

デバイスコントローラモードでは、割り込みを許可しないでください。

31.2.9 BRDY 割り込みイネーブルレジスタ (BRDYENB)

アドレス USBFS.BRDYENB 4009 0036h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	PIPE9B RDYE	PIPE8B RDYE	PIPE7B RDYE	PIPE6B RDYE	PIPE5B RDYE	PIPE4B RDYE	PIPE3B RDYE	PIPE2B RDYE	PIPE1B RDYE	PIPE0B RDYE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BRDYE	パイプ0のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b1	PIPE1BRDYE	パイプ1のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b2	PIPE2BRDYE	パイプ2のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b3	PIPE3BRDYE	パイプ3のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b4	PIPE4BRDYE	パイプ4のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b5	PIPE5BRDYE	パイプ5のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b6	PIPE6BRDYE	パイプ6のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b7	PIPE7BRDYE	パイプ7のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b8	PIPE8BRDYE	パイプ8のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b9	PIPE9BRDYE	パイプ9のBRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

BRDYENB レジスタは、各パイプの BRDY 割り込み検出時に、INTSTS0.BRDY ビットへの 1 の書き込みの許可/禁止を指定します。

BRDYSTS レジスタのステータスフラグが 1 で、BRDYENB レジスタの関連する PIPE_nBRDYE ビット (n = 0 ~ 9) が 1 の場合、INTSTS0.BRDY フラグは 1 になります。この場合、INTENB0 レジスタの BRDYE ビットが 1 であれば、USBFS は BRDY 割り込み要求を発生させます。PIPE_nBRDY ビットのうち、少なくともひとつのビットが 1 の状態で、ソフトウェアで BRDYENB レジスタの関連する割り込み要求許可ビットを 0 から 1 に変更すると、USB は BRDY 割り込み要求を発生させます。

31.2.10 NRDY 割り込みイネーブルレジスタ (NRDYENB)

アドレス USBFS.NRDYENB 4009 0038h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	PIPE9NRDYE	PIPE8NRDYE	PIPE7NRDYE	PIPE6NRDYE	PIPE5NRDYE	PIPE4NRDYE	PIPE3NRDYE	PIPE2NRDYE	PIPE1NRDYE	PIPE0NRDYE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0NRDYE	パイプ0のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b1	PIPE1NRDYE	パイプ1のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b2	PIPE2NRDYE	パイプ2のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b3	PIPE3NRDYE	パイプ3のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b4	PIPE4NRDYE	パイプ4のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b5	PIPE5NRDYE	パイプ5のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b6	PIPE6NRDYE	パイプ6のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b7	PIPE7NRDYE	パイプ7のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b8	PIPE8NRDYE	パイプ8のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b9	PIPE9NRDYE	パイプ9のNRDY割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

NRDYENB レジスタは、各パイプのNRDY 割り込み検出時に、INTSTS0.NRDY ビットへの1の書き込みの許可/禁止を指定します。

NRDYSTS レジスタのステータスフラグが1で、NRDYENB レジスタの関連する PIPE_nNRDYE ビット (n = 0 ~ 9) が1の場合、INTSTS0.NRDY フラグは1になります。この場合、INTENB0 レジスタのNRDYE ビットが1であれば、USBFS はNRDY 割り込み要求を発生させます。少なくとも1つの PIPE_nNRDYE ビットが1のとき、ソフトウェアでNRDYENB レジスタの関連する割り込み要求許可ビットが0から1に変更されると、USBFS はNRDY 割り込み要求を発生させます。

31.2.11 BEMP 割り込みイネーブルレジスタ (BEMPENB)

アドレス USBFS.BEMPENB 4009 003Ah

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	PIPE9B EMPE	PIPE8B EMPE	PIPE7B EMPE	PIPE6B EMPE	PIPE5B EMPE	PIPE4B EMPE	PIPE3B EMPE	PIPE2B EMPE	PIPE1B EMPE	PIPE0B EMPE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BEMPE	パイプ0のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b1	PIPE1BEMPE	パイプ1のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b2	PIPE2BEMPE	パイプ2のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b3	PIPE3BEMPE	パイプ3のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b4	PIPE4BEMPE	パイプ4のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b5	PIPE5BEMPE	パイプ5のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b6	PIPE6BEMPE	パイプ6のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b7	PIPE7BEMPE	パイプ7のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b8	PIPE8BEMPE	パイプ8のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b9	PIPE9BEMPE	パイプ9のBEMP割り込み許可	0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

BEMPENB レジスタは、各パイプの BEMP 割り込み検出時に、INTSTS0.BEMP ビットへの 1 の書き込みの許可/禁止を指定します。

BEMPSTS レジスタのステータスフラグが 1 で、BEMPENB レジスタの関連する PIPE n BEMPE ビット ($n = 0 \sim 9$) が 1 の場合、INTSTS0.BEMP フラグは 1 になります。この場合、INTENB0 レジスタの BEMPE ビットが 1 であれば、USBFS は BEMP 割り込み要求を発生させます。少なくとも 1 つの PIPE n BEMPE ビットが 1 のとき、ソフトウェアで BEMPENB レジスタの関連する割り込み要求許可ビットが 0 から 1 に変更されると、USBFS は BEMP 割り込み要求を発生させます。

31.2.12 SOF 出力コンフィグレーションレジスタ (SOFCFG)

アドレス USBFS.SOFCFG 4009 003Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	TRNEN SEL	—	BRDY M	—	EDGES TS	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	EDGESTS	エッジ割り込み出力ステータスマニタ ^(注1)	エッジ割り込み出力信号のエッジ処理中は1となります。	R
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	BRDYM	BRDY割り込みステータスクリアタイミング	0: ソフトウェアによるBRDYフラグのクリア 1: FIFOバッファの読み出しまたはFIFOバッファへの書き込み動作によりUSBFSがBRDYフラグをクリア	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	TRNENSEL	トランザクション有効期間切り替え ^(注1)	0: ロースピード通信非対応 1: ロースピード通信対応	R/W
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. USBFS へのクロック供給を停止するときは、事前に本ビットが0であることを確認してください。

EDGESTS ビット (エッジ割り込み出力ステータスマニタ)

エッジ割り込み出力信号のエッジ処理中は1 となります。USBFS へのクロック供給を停止するときは、EDGESTS ビットが0 であることを確認してください。

BRDYM ビット (BRDY 割り込みステータスクリアタイミング)

パイプの BRDY 割り込みステータスフラグのクリア方法を示します。

TRNENSEL ビット (トランザクション有効期間切り替え)

USB ポートでフルスピードまたはロースピード通信を行う場合に、1 フレーム中に USBFS がトークン発行を行う期間 (トランザクション有効期間) を指定します。

ロースピードデバイスが接続されたときは、本ビットを1 にしてください。本ビットは、ホストコントローラモードでのみ有効です。デバイスコントローラモードでは0 にしてください。

31.2.13 割り込みステータスレジスタ 0 (INTSTS0)

アドレス USBFS.INTSTS0 4009 0040h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
VBINT	RESM	SOFR	DVST	CTRT	BEMP	NRDY	BRDY	VBSTS	DVSQ[2:0]		VALID	CTSQ[2:0]			
リセット後の値	0	0	0	0/1 (注1)	0	0	0	0	0	0	0	0/1 (注3)	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	CTSQ[2:0]	コントロール転送ステージ	b2 b0 0 0 0: アイドルまたはセットアップステージ 0 0 1: コントロールリードデータステージ 0 1 0: コントロールリードステータスステージ 0 1 1: コントロールライトデータステージ 1 0 0: コントロールライトステータスステージ 1 0 1: コントロールライト (no-Data) ステータスステージ 1 1 0: コントロール転送シーケンスエラー	R
b3	VALID	USBリクエスト受信	0: Setupパケットを受信していない 1: Setupパケットを受信した	R/W (注4)
b6-b4	DVSQ[2:0]	デバイスステート	デバイスステートを表示 b6 b4 0 0 0: Poweredステート 0 0 1: Defaultステート 0 1 0: Addressステート 0 1 1: Configuredステート 1 x x: Suspendedステート	R
b7	VBSTS	VBUS入カステータス	0: USB_VBUS端子がLow 1: USB_VBUS端子がHigh	R
b8	BRDY	バッファレディ割り込みステータス	0: BRDY割り込み発生なし 1: BRDY割り込み発生あり	R
b9	NRDY	バッファノットレディ割り込みステータス	0: NRDY割り込み発生なし 1: NRDY割り込み発生あり	R
b10	BEMP	バッファエンプティ割り込みステータス	0: BEMP割り込み発生なし 1: BEMP割り込み発生あり	R
b11	CTRT	コントロール転送ステージ遷移割り込みステータス (注5)	0: コントロール転送ステージ遷移割り込み発生なし 1: コントロール転送ステージ遷移割り込み発生あり	R/W (注4)
b12	DVST	デバイスステート遷移割り込みステータス (注5)	0: デバイスステート遷移割り込み発生なし 1: デバイスステート遷移割り込み発生あり	R/W (注4)
b13	SOFR	フレーム番号更新割り込みステータス	0: SOF割り込み発生なし 1: SOF割り込み発生あり	R/W (注4)
b14	RESM	レジューム割り込みステータス (注5) (注6)	0: レジューム割り込み発生なし 1: レジューム割り込み発生あり	R/W (注4)
b15	VBINT	VBUS割り込みステータス (注6)	0: VBUS割り込み発生なし 1: VBUS割り込み発生あり	R/W (注4)

x : Don't care

- 注 1. MCU がリセットされると 0、USB バスリセットのとき 1 になります。
- 注 2. USB_VBUS 端子が High のとき 1、Low のとき 0 になります。
- 注 3. MCU がリセットされると 000b、USB バスリセットのとき 001b になります。
- 注 4. VBINT ビット、RESM ビット、SOFR ビット、DVST ビット、CTRT ビット、または VALID ビットをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書いてください。0 を示しているステータスビットへの 0 書き込みを行わないでください。
- 注 5. RESM、DVST、および CTRT ビットのステータスは、デバイスコントローラモードでのみ変化します。ホストコントローラモードでは関連する割り込み許可ビットを 0 (禁止) にしてください。
- 注 6. USBFS は VBINT ビットおよび RESM ビットが示すステータス変化をクロック停止中 (SYSCFG.SCKE ビットが 0 のとき) でも検出し、関連する割り込み要求ビットが 1 であれば割り込みを要求します。ステータスをソフトウェアでクリアする場合は、クロック供給を許可してから行ってください。

CTSQ[2:0] ビット (コントロール転送ステージ)

ホストコントローラモード時、CTSQ[2:0] ビットの読み出し値は無効です。

VALID ビット (USB リクエスト受信)

ホストコントローラモード時、VALID ビットの読み出し値は無効です。

DVSQ[2:0] ビット (デバイスステート)

USB パスリセットで DVSQ[2:0] ビットは初期化されます。ホストコントローラモードでは、読み出し値は無効です。

BRDY フラグ (バッファレディ割り込みステータス)

BRDY 割り込みステータスを示します。

USBFS は BRDY 割り込みが許可された (BRDYENB.PIPE_nBRDYE が 1) パイプのうち少なくとも 1 つに対して BRDY 割り込みステータス (PIPE_nBRDY が 1、n = 0 ~ 9) を検出したときに、BRDY ビットを 1 にします。

PIPE_nBRDY ステータスがアサートされる条件については、[31.3.3.1 BRDY 割り込み](#)を参照してください。

ソフトウェアで、1 になっている PIPE_nBRDYE ビットに対応する PIPE_nBRDY ビットのすべてに 0 を書くと、USBFS は BRDY ビットを 0 にします。ソフトウェアで BRDY フラグに 0 を書いても、本フラグはクリアされません。

NRDY フラグ (バッファノットレディ割り込みステータス)

NRDY 割り込みステータスを示します。

USBFS は NRDY 割り込みが許可された (NRDYENB.PIPE_nNRDYE が 1) パイプのうち少なくとも 1 つに対して NRDY 割り込みステータス (PIPE_nNRDY が 1、n = 0 ~ 9) を検出したときに、NRDY ビットを 1 にします。

PIPE_nNRDY ステータスがアサートされる条件については、[31.3.3.2 NRDY 割り込み](#)を参照してください。

ソフトウェアで、1 になっている PIPE_nNRDYE ビットに対応する PIPE_nNRDY ビットのすべてに 0 を書くと、USBFS は NRDY ビットを 0 にします。ソフトウェアで NRDY フラグに 0 を書いても、本フラグはクリアされません。

BEMP フラグ (バッファエンプティ割り込みステータス)

BEMP 割り込みステータスを示します。

USBFS は BEMP 割り込みが許可された (BEMPENB.PIPE_nBEMPE が 1) パイプのうち少なくとも 1 つに対して BEMP 割り込みステータス (PIPE_nBEMP が 1、n = 0 ~ 9) を検出したときに、BEMP ビットを 1 にします。

PIPE_nBEMP ステータスのアサート条件については、[31.3.3.3 BEMP 割り込み](#)を参照してください。

ソフトウェアで、1 になっている PIPE_nBEMPE ビットに対応する PIPE_nBEMP ビットのすべてに 0 を書くと、USBFS は BEMP ビットを 0 にします。ソフトウェアで BEMP フラグに 0 を書いても、本フラグはクリアされません。

CTRT フラグ (コントロール転送ステージ遷移割り込みステータス)

デバイスコントローラモード時、USBFS がコントロール転送のステージ遷移を検出すると、USBFS は CTSQ[2:0] ビットの値を更新し、CTRT フラグを 1 にします。コントロール転送ステージ遷移割り込みが発生した場合、USBFS が次のコントロール転送ステージ遷移を検出するまでに CTRT フラグをクリアしてください。

ホストコントローラモード時に CTRT フラグから読み出した値は無効です。

DVST フラグ (デバイスステート遷移割り込みステータス)

デバイスコントローラモード時、USBFS がデバイスステートの切り替えを検出すると、USBFS は DVSQ[2:0] ビットの値を更新し、DVST フラグを 1 にします。デバイスステート遷移割り込みが発生した場合、USBFS が次のデバイスステート遷移を検出する前に DVST フラグをクリアしてください。

ホストコントローラモード時に DVST フラグから読み出した値は無効です。

SOFR フラグ (フレーム番号更新割り込みステータス)

ホストコントローラモード時に、ソフトウェアで DVSTCTR0.UACT ビットを 1 にしている場合、USBFS はフレーム番号の更新タイミングで SOFR フラグを 1 にします。SOFR 割り込みの検出間隔は 1ms です。

デバイスコントローラモード時には、USBFS はフレーム番号更新時に SOFR フラグを 1 にします。フレーム番号更新割り込みは、1ms ごとに検出します。

USB ホストから受信した SOF パケットが破損していても、内部補完機能により、USBFS は SOFR 割り込みを検出できます。

RESM フラグ (レジューム割り込みステータス)

デバイスコントローラモード時、USBFS は、Suspended ステート (DVSQ[2:0] = 1xxb) であり、かつ、USB_DP 端子で信号の立ち下がりを検出したときに、RESM フラグを 1 にします。ホストコントローラモード時に RESM フラグから読み出した値は無効です。

VBINT フラグ (VBUS 割り込みステータス)

USBFS は、USB_VBUS 端子入力値のレベル変化 (High から Low、または Low から High) を検出すると、VBINT フラグを 1 にします。USBFS は USB_VBUS 端子の入力値を、VBSTS フラグに表示します。VBUS 割り込みが発生した場合は、ソフトウェアで VBSTS フラグを 3 回以上読み出し、値が一致することを確認してチャタリング除去を行ってください。

31.2.14 割り込みステータスレジスタ 1 (INTSTS1)

アドレス USBFS.INTSTS1 4009 0042h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	OVRCR	BCHG	—	DTCH	ATTCH	—	—	—	—	EOFERR	SIGN	SACK	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	SACK	SETUP トランザクション正常応答割り込みステータス	0 : SACK 割り込み発生なし 1 : SACK 割り込み発生あり	R/W (注1)
b5	SIGN	SETUP トランザクションエラー割り込みステータス	0 : SIGN 割り込み発生なし 1 : SIGN 割り込み発生あり	R/W (注1)
b6	EOFERR	EOF エラー検出割り込みステータス	0 : EOFERR 割り込み発生なし 1 : EOFERR 割り込み発生あり	R/W (注1)
b10-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11	ATTCH	ATTCH 割り込みステータス	0 : ATTCH 割り込み発生なし 1 : ATTCH 割り込み発生あり	R/W (注1)
b12	DTCH	USB 切断検出割り込みステータス	0 : DTCH 割り込み発生なし 1 : DTCH 割り込み発生あり	R/W (注1)
b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	BCHG	USB バス変化割り込みステータス (注2)	0 : BCHG 割り込み発生なし 1 : BCHG 割り込み発生あり	R/W (注1)
b15	OVRCR	オーバーカレント入力変化割り込みステータス (注2)	0 : OVRCR 割り込み発生なし 1 : OVRCR 割り込み発生あり	R/W (注1)

- 注 1. INTSTS1 レジスタの各ビットを 0 にする場合は、クリアしたいビットにのみ 0 を書いてください。その他のビットには 1 を書いてください。
- 注 2. USBFS は OVRCR ビットまたは BCHG ビットのステータス変化をクロック停止中 (SYSCFG.SCKE が 0) でも検出し、関連する割り込み要求ビットが 1 であれば割り込みを要求します。ソフトウェアでステータスをクリアする前にクロック供給を許可してください (SYSCFG.SCKE を 1 にする)。その他の割り込みは、クロック停止中 (SYSCFG.SCKE ビットが 0) は検出しません。

INTSTS1 レジスタは、ホストコントローラモードでの各割り込みのステータスを確認するレジスタです。INTSTS1 レジスタの各ビットが示すステータス変化による割り込みは、ホストコントローラモードでのみ許可してください。

SACK フラグ (SETUP トランザクション正常応答割り込みステータス)

ホストコントローラモード時、SETUP トランザクション正常応答割り込みステータスを示します。

USBFS が発行した SETUP トランザクションにおいて周辺デバイスから ACK 応答が返されると、USBFS は SACK 割り込みを検出し、本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

デバイスコントローラモード時に SACK フラグから読み出した値は無効です。

SIGN フラグ (SETUP トランザクションエラー割り込みステータス)

ホストコントローラモード時、SETUP トランザクションエラー割り込みステータスを示します。

USBFS が発行した SETUP トランザクションにおいて、周辺デバイスが ACK 応答を行わない事態が連続 3 回発生すると、USBFS は SIGN 割り込みを検出し、本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS の SIGN 割り込み検出条件は、3 回の連続した SETUP トランザクションに対して、以下のいずれかの応答条件が発生したときです。

- 周辺デバイスが何も応答しない状態で USBFS がタイムアウトを検出したとき
- 破損した ACK パケットを受信したとき
- ACK 以外のハンドシェイク (NAK、NYET、または STALL) を受信したとき

デバイスコントローラモード時に SIGN フラグから読み出した値は無効です。

EOFERR フラグ (EOF エラー検出割り込みステータス)

ホストコントローラモード時、EOF エラー検出割り込みステータスを示します。

USBFS は、USB2.0 規格で定められている EOF2 タイミング時点で通信が終了しないことを検出すると、EOFERR 割り込みを検出して本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS は、EOFERR 割り込みを検出後、関連する割り込み許可ビットの設定値にかかわらず、以下のハードウェア制御を行います。

- EOFERR 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- EOFERR 割り込みが発生したポートをアイドル状態に遷移させる

ソフトウェアで、通信を行っているすべてのパイプを終了させ、USB ポートへの再エニュメレーションを行ってください。

デバイスコントローラモードで EOFERR フラグから読み出した値は無効です。

ATTCH フラグ (ATTCH 割り込みステータス)

ホストコントローラモード時、USB アタッチ検出割り込みステータスを示します。

USBFS は、フルスピード信号レベルまたはロースピード信号レベルの J-State または K-State を 2.5 μ s 間検出すると、ATTCH 割り込みを検出して本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS の ATTCH 割り込み検出条件は以下のいずれかです。

- K-State、SE0、または SE1 から J-State に変化し、J-State のまま 2.5 μ s 間継続したとき
- J-State、SE0、または SE1 から K-State に変化し、K-State のまま 2.5 μ s 間継続したとき

デバイスコントローラモード時に ATTCH フラグから読み出した値は無効です。

DTCH フラグ (USB 切断検出割り込みステータス)

ホストコントローラモード時、USB 切断検出割り込みステータスを示します。

USBFS は、USB バスデタッチイベントを検出すると、DTCH 割り込みを検出して本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS は、USB2.0 規格に準じてバスデタッチイベントを検出します。

USBFS は、DTCH 割り込みを検出後、関連する割り込み許可ビットの設定値にかかわらず、以下のハードウェア制御を行います。

- DTCH 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- DTCH 割り込みが発生したポートをアイドル状態に遷移させる

ソフトウェアで、通信を行っているすべてのパイプを終了させ、USB ポートへのアタッチ待ちの状態 (ATTCH 割り込み発生待ちの状態) に遷移してください。

デバイスコントローラモードで DTCH フラグから読み出した値は無効です。

BCHG フラグ (USB バス変化割り込みステータス)

ホストコントローラモード時、USB バス変化割り込みステータスを示します。

USBFS は、USB ポートでフルスピード信号レベルまたはロースピード信号レベルの変化が起こると、BCHG 割り込みを検出して本フラグを 1 にします。対象とする変化には、J-State、K-State、SE0 のいずれかから J-State、K-State、SE0 のいずれかへの変化すべてを含みます。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

USBFS は USB ポートの入力状態を、LNST[1:0] ビットに表示します。BCHG 割り込みが発生した場合は、ソフトウェアで LNST[1:0] ビットの読み出しを同じ値が 3 回以上得られるまで繰り返し、チャタリング除去を行ってください。

USB バスステートの変化は、内部クロック停止状態でも検出します。

デバイスコントローラモードで BCHG フラグから読み出した値は無効です。

OVRCCR フラグ (オーバーカレント入力変化割り込みステータス)

USB_OVRCURA および USB_OVRCURB 入力端子の変化割り込みステータスを示します。

USB_OVRCURA および USB_OVRCURB 端子の入力値の少なくともどちらか一方が変化 (High から Low への変化あるいは Low から High への変化) すると、USBFS は OVRCCR 割り込みを検出して本フラグを 1 にします。ソフトウェアで関連する割り込み許可ビットを 1 にしていれば、USBFS は割り込みを発生させます。

31.2.15 BRDY 割り込みステータスレジスタ (BRDYSTS)

アドレス USBFS.BRDYSTS 4009 0046h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	PIPE9B RDY	PIPE8B RDY	PIPE7B RDY	PIPE6B RDY	PIPE5B RDY	PIPE4B RDY	PIPE3B RDY	PIPE2B RDY	PIPE1B RDY	PIPE0B RDY
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BRDY	パイプ0のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b1	PIPE1BRDY	パイプ1のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b2	PIPE2BRDY	パイプ2のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b3	PIPE3BRDY	パイプ3のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b4	PIPE4BRDY	パイプ4のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b5	PIPE5BRDY	パイプ5のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b6	PIPE6BRDY	パイプ6のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b7	PIPE7BRDY	パイプ7のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b8	PIPE8BRDY	パイプ8のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b9	PIPE9BRDY	パイプ9のBRDY割り込みステータス (注2)	0 : BRDY割り込み発生なし 1 : BRDY割り込み発生あり	R/W (注1)
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

- 注1. SOFCFG.BRDYM ビットが0の場合、BRDYSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ0を書きしてください。その他のビットには1を書きしてください。
- 注2. SOFCFG.BRDYM ビットが0の場合、BRDY 割り込みのクリアは、FIFOにアクセスする前に行ってください。

31.2.16 NRDY 割り込みステータスレジスタ (NRDYSTS)

アドレス USBFS.NRDYSTS 4009 0048h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	PIPE9NRDY	PIPE8NRDY	PIPE7NRDY	PIPE6NRDY	PIPE5NRDY	PIPE4NRDY	PIPE3NRDY	PIPE2NRDY	PIPE1NRDY	PIPE0NRDY
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0NRDY	パイプ0のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b1	PIPE1NRDY	パイプ1のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b2	PIPE2NRDY	パイプ2のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b3	PIPE3NRDY	パイプ3のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b4	PIPE4NRDY	パイプ4のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b5	PIPE5NRDY	パイプ5のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b6	PIPE6NRDY	パイプ6のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b7	PIPE7NRDY	パイプ7のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b8	PIPE8NRDY	パイプ8のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b9	PIPE9NRDY	パイプ9のNRDY割り込みステータス	0 : NRDY 割り込み発生なし 1 : NRDY 割り込み発生あり	R/W (注1)
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. NRDYSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ0を書いてください。その他のビットには1を書いてください。

31.2.17 BEMP 割り込みステータスレジスタ (BEMPSTS)

アドレス USBFS.BEMPSTS 4009 004Ah


b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	PIPE9B EMP	PIPE8B EMP	PIPE7B EMP	PIPE6B EMP	PIPE5B EMP	PIPE4B EMP	PIPE3B EMP	PIPE2B EMP	PIPE1B EMP	PIPE0B EMP
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BEMP	パイプ0のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b1	PIPE1BEMP	パイプ1のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b2	PIPE2BEMP	パイプ2のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b3	PIPE3BEMP	パイプ3のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b4	PIPE4BEMP	パイプ4のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b5	PIPE5BEMP	パイプ5のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b6	PIPE6BEMP	パイプ6のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b7	PIPE7BEMP	パイプ7のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b8	PIPE8BEMP	パイプ8のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b9	PIPE9BEMP	パイプ9のBEMP割り込みステータス	0 : BEMP 割り込み発生なし 1 : BEMP 割り込み発生あり	R/W (注1)
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. BEMPSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ0を書いてください。その他のビットには1を書いてください。

31.2.18 フレームナンバレジスタ (FRMNUM)

アドレス USBFS.FRNUM 4009 004Ch



ビット	シンボル	ビット名	機能	R/W
b10-b0	FRNM[10:0]	フレーム番号	最新のフレーム番号	R
b13-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	CRCE	受信データエラー	0: エラーなし 1: エラー発生	R/W (注1)
b15	OVRN	オーバーラン/アンダーラン検出ステータス	0: エラーなし 1: エラー発生	R/W (注1)

注1. ステータスをクリアする場合は、クリアしたいビットにのみ0を書いてください。その他のビットには1を書いてください。

FRNM[10:0] フラグ (フレーム番号)

SOF パケットの発行時または受信時に最新のフレーム番号 (1ms ごとに更新) を示します。

CRCE フラグ (受信データエラー)

アイソクロナス転送中に CRC エラーやビットスタッフィングエラーが発生した場合、1 になります。ホストコントローラモードで CRC エラー検出時、USBFS は内部 NRDY 割り込みを発生させます。

CRCE フラグをクリアする場合は、本フラグに 0 を書き、FRMNUM レジスタの他のビットは 1 にします。

OVRN フラグ (オーバーラン/アンダーラン検出ステータス)

アイソクロナス転送中にオーバーランエラーやアンダーランエラーが発生した場合、1 になります。本フラグをクリアする場合は、本フラグに 0 を書き、FRMNUM レジスタの他のビットは 1 にします。

ホストコントローラモード時、以下のいずれかの場合に OVRN フラグは 1 になります。

- 転送タイプがアイソクロナスの送信方向パイプにおいて、FIFO バッファへのすべての送信データの書き込みが完了する前に OUT トークン発行タイミングに達したとき
- 転送タイプがアイソクロナスの受信方向パイプにおいて、FIFO バッファのすべての面で空きがない状態で、IN トークン発行タイミングに達したとき

デバイスコントローラモード時、以下のいずれかの場合に OVRN フラグは 1 になります。

- 転送タイプがアイソクロナスの送信方向パイプにおいて、FIFO バッファへのすべての送信データの書き込みが完了する前に IN トークンを受信したとき
- 転送タイプがアイソクロナスの受信方向パイプにおいて、FIFO バッファのすべての面で空きがない状態で、OUT トークンを受信したとき

31.2.19 デバイスステート切り替えレジスタ (DVCHGR)

アドレス USBFS.DVCHGR 4009 004Eh


	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	DVCH G	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b14-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	DVCHG	デバイスステート切り替え	0 : USBADDR.STSRECOV[3:0]ビットおよび USBADDR.USBADDR[6:0]ビットへの書き込み無効 1 : USBADDR.STSRECOV[3:0]ビットおよび USBADDR.USBADDR[6:0]ビットへの書き込み有効	R/W

詳細は、[31.3.1.5 USBのサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモードの解除](#)を参照してください。

31.2.20 USB アドレスレジスタ (USBADDR)

アドレス USBFS.USBADDR 4009 0050h



ビット	シンボル	ビット名	機能	R/W
b6-b0	USBADDR[6:0]	USBアドレス	デバイスコントローラモード時、USBFSがSET_ADDRESSリクエストを正常に処理したときに、ホストから割り付けられたUSBアドレスを表示します。	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11-b8	STSRECOV[3:0]	ステータスリカバリ	<ul style="list-style-type: none"> デバイスコントローラモード時の復帰 <ul style="list-style-type: none"> b11 b8 1 0 0 1: フルスピード状態に復帰 (DVSTCTR0.RHST[2:0]ビットが010b)、INTSTS0.DVSQ[2:0]ビットが001b (Defaultステート) 1 0 1 0: フルスピード状態に復帰 (DVSTCTR0.RHST[2:0]ビットが010b)、INTSTS0.DVSQ[2:0]ビットが010b (Addressステート) 1 0 1 1: フルスピード状態に復帰 (DVSTCTR0.RHST[2:0]ビットが010b)、INTSTS0.DVSQ[2:0]ビットが011b (Configuredステート) 上記以外は設定しないでください。 ホストコントローラモード時の復帰 <ul style="list-style-type: none"> b11 b8 0 1 0 0: ロースピード状態に復帰 (DVSTCTR0.RHST[2:0]ビットが001b) 1 0 0 0: フルスピード状態に復帰 (DVSTCTR0.RHST[2:0]ビットが010b) 上記以外は設定しないでください。 	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

USBADDR[6:0] ビット (USB アドレス)

デバイスコントローラモード時、USBFS が SetAddress 要求の処理を正常に終了すると、USBADDR[6:0] フラグは受信した USB アドレスを表示します。USBFS は USB バスリセットを検出すると、USBADDR[6:0] ビットを 00h にします。

DVCHGR.DVCHG ビットを 1 にしているときに USBADDR[6:0] ビットに書き込み可能となります。USB 電源遮断からの復帰時に、ソフトウェアによる遮断の前に設定されていた USB アドレスから再開することが可能です。

ホストコントローラモード時、USBADDR[6:0] ビットは無効です。


STSRECOV[3:0] ビット (ステータスリカバリ)

USB 電源遮断から復帰するときの内部シーケンサの状態を遮断前の状態に復帰させるときに使用します。詳細は、31.3.1.5 USB のサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモードの解除を参照してください。

DVCHGR.DVCHG ビットを 1 にしているときに STSRECOV[3:0] ビットに書き込み可能となります。

31.2.21 USB リクエストタイプレジスタ (USBREQ)

アドレス `USBFS.USBREQ 4009 0054h`



ビット	シンボル	ビット名	機能	R/W
b7-b0	<code>BMREQUESTTYPE[7:0]</code>	リクエストタイプ	USB リクエスト <code>bmRequestType</code> の値	R/W (注1)
b15-b8	<code>BREQUEST[7:0]</code>	リクエスト	USB リクエスト <code>bRequest</code> の値	R/W (注1)

注1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらとともに読み出し/書き出しビットです。

USBREQ レジスタは、コントロール転送のセットアップリクエストを格納します。

デバイスコントローラモード時、USBREQ レジスタは受信した `bRequest` および `bmRequestType` の値を格納します。ホストコントローラモード時には、送信する `bRequest` および `bmRequestType` の値を設定します。

USBREQ レジスタは、USB バスリセットで初期化されます。

BMREQUESTTYPE[7:0] ビット (リクエストタイプ)

USB リクエスト `bmRequestType` の値を保持します。

- ホストコントローラモード時：
送信する SETUP トランザクションの USB リクエストデータ値を設定してください。DCPCTR.SUREQ ビットが 1 の状態でこれらのビットの値の書き換えは行わないでください。
- デバイスコントローラモード時：
SETUP トランザクションで受信した USB リクエストデータ値を表示します。書き込みは無効です。


BREQUEST[7:0] ビット (リクエスト)

USB リクエスト `bRequest` の値を格納します。

- ホストコントローラモード時：
送信する SETUP トランザクションの USB リクエストデータ値を設定してください。DCPCTR.SUREQ ビットが 1 の状態でこれらのビットの値の書き換えは行わないでください。
- デバイスコントローラモード時：
SETUP トランザクションで受信した USB リクエストデータ値を表示します。書き込みは無効です。

31.2.22 USB リクエストバリュeregister (USBVAL)

アドレス USBFS.USBVAL 4009 0056h



ビット	シンボル	ビット名	機能	R/W
b15-b0	WVALUE[15:0]	バリュー	USB リクエスト wValue の値を格納	R/W (注1)

注1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらとともに読み出し/書き出しビットです。

デバイスコントローラモードでは、USBVAL レジスタは受信した wValue の値を格納します。ホストコントローラモードでは、送信する wValue の値を設定します。

USBVAL レジスタは、USB バスリセットで初期化されます。


WVALUE[15:0] ビット (バリュー)

USB リクエスト wValue の値を格納します。

- ホストコントローラモード時：
送信する SETUP トランザクションの USB リクエスト wValue の値を設定してください。
DCPCTR.SUREQ ビットが 1 の状態でこれらのビットの値の書き換えは行わないでください。
- デバイスコントローラモード時：
SETUP トランザクションで受信した USB リクエスト wValue の値を示します。書き込みは無効です。

31.2.23 USB リクエストインデックスレジスタ (USBINDX)

アドレス **USBFS.USBINDX 4009 0058h**



ビット	シンボル	ビット名	機能	R/W
b15-b0	WINDEX[15:0]	インデックス	USB リクエスト wIndex の値を格納	R/W (注1)

注1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらとともに読み出し/書き出しビットです。

USBINDX レジスタは、コントロール転送のセットアップリクエストを格納するためのレジスタです。

デバイスコントローラモードでは、USBINDX レジスタは受信した wIndex の値を格納します。ホストコントローラモードでは、送信する wIndex の値を設定します。

USBINDX レジスタは、USB バスリセットで初期化されます。


WINDEX[15:0] ビット (インデックス)

USB リクエスト wIndex の値を格納します。

- ホストコントローラモード時：
送信する SETUP トランザクションの USB リクエスト wIndex の値を設定してください。
DCPCTR.SUREQ ビットが 1 の状態でこれらのビットの値の書き換えは行わないでください。
- デバイスコントローラモード時：
SETUP トランザクションで受信した USB リクエスト wIndex の値を示します。書き込みは無効です。

31.2.24 USB リクエストレングスレジスタ (USBLENG)

アドレス USBFS.USBLENG 4009 005Ah



ビット	シンボル	ビット名	機能	R/W
b15-b0	WLENTUH[15:0]	レングス	USB リクエスト wLength の値を格納	R/W (注1)

注1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。ホストコントローラモードでは、これらとともに読み出し/書き出しビットです。

USBLENG レジスタはコントロール転送のセットアップリクエストを格納するためのレジスタです。

デバイスコントローラモード時、受信した wLength の値を格納します。ホストコントローラモードでは、送信する wLength の値を設定します。

USBLENG レジスタは、USB バスリセットで初期化されます。

WLENTUH[15:0] ビット (レングス)

USB リクエスト wLength の値を格納します。

- ホストコントローラモード時：
送信する SETUP トランザクションの USB リクエスト wLength の値を設定してください。
DCPCTR.SUREQ ビットが 1 の状態でこれらのビットの値の書き換えは行わないでください。
- デバイスコントローラモード時：
SETUP トランザクションで受信した USB リクエスト wLength の値を示します。書き込みは無効です。

31.2.25 DCP コンフィグレーションレジスタ (DCPCFG)

アドレス USBFS.DCPCFG 4009 005Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	SHTNA K	—	—	DIR	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	DIR	転送方向 ^(注1)	0: データ受信方向 1: データ送信方向	R/W
b6-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	SHTNAK	転送終了時のパイプ禁止 ^(注1)	0: 転送終了後パイプがオープンの状態を維持 1: 転送終了後にパイプを禁止	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. 設定は、PID = NAK の状態のときのみ実施してください。設定する場合には、DCPCTR.PBUSY ビットが0であることを確認し、DCP の DCPCTR.PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

DIR ビット (転送方向)

ホストコントローラモード時、コントロール転送のデータステージ、ステータスステージの転送方向を設定します。デバイスコントローラモードでは、DIR ビットは0にしてください。

SHTNAK ビット (転送終了時のパイプ禁止)


選択パイプが受信方向の場合に、転送終了時に PID を NAK に変更するかどうかを指定します。SHTNAK ビットは、選択パイプが受信方向の場合のみ有効なビットです。

SHTNAK ビットが1の場合、USBFS は、転送の終了を判定したときに DCP の DCPCTR.PID[1:0] ビットを NAK に変更します。USBFS は、以下の条件が満たされると転送終了を判定します。

- ショートパケット (Zero-Length パケットを含む) を正常に受信したとき

31.2.26 DCP マックスパケットサイズレジスタ (DCPMAXP)

アドレス USBFS.DCPMAXP 4009 005Eh



ビット	シンボル	ビット名	機能	R/W
b6-b0	MXPS[6:0]	最大パケットサイズ(注1)	DCPの最大データペイロード(最大パケットサイズ)を指定します。	R/W
b11-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b12	DEVSEL[3:0]	デバイス選択(注2)	b15 b12 0 0 0 0 : アドレス 0000b 0 0 0 1 : アドレス 0001b 0 0 1 0 : アドレス 0010b 0 0 1 1 : アドレス 0011b 0 1 0 0 : アドレス 0100b 0 1 0 1 : アドレス 0101b 上記以外は設定しないでください。	R/W

注 1. MXPS[6:0] ビットの設定は、PID = NAK の状態のときのみ実施してください。これらのビットを設定する場合には、DCPCTR.PBUSY ビットが 0 であることを確認し、DCP の DCPCTR.PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。MXPS[6:0] ビットの設定後は、ポート選択レジスタの CURPIPE[3:0] ビットに DCP を設定してから、ポートコントロールレジスタの BCLR ビットを 1 にしてバッファをクリアしてください。

注 2. DEVSEL[3:0] ビットの設定は、PID = NAK の状態および DCPCTR.SUREQ ビットが 0 の期間にのみ実施してください。これらのビットを設定する場合には、DCPCTR.PBUSY ビットが 0 であることを確認し、DCP の DCPCTR.PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

MXPS[6:0] ビット (最大パケットサイズ)

DCP の最大データペイロード(最大パケットサイズ)を指定します。初期値は 40h (64 バイト) です。MXPS[6:0] ビットは、USB2.0 規格に準じた値を設定してください。MXPS[6:0] ビットが 0 の状態で FIFO バッファへの書き込み、あるいは PID = BUF の設定を行わないでください。

DEVSEL[3:0] ビット (デバイス選択)

ホストコントローラモード時、コントロール転送の対象の周辺デバイスのアドレスを指定します。関連する DEVADDn (n=0~5) レジスタにデバイスアドレスを設定した後で、DEVSEL[3:0] ビットを対応する値に設定してください。たとえば、DEVSEL[3:0] ビットを 0010b にするには、まず DEVADD2 レジスタのアドレスを設定します。

デバイスコントローラモードでは、DEVSEL[3:0] ビットを 0000b にしてください。

31.2.27 DCP コントロールレジスタ (DCPCTR)

アドレス USBFS.DCPCTR 4009 0060h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
BSTS	SUREQ	—	—	SUREQ CLR	—	—	SQCLR	SQSET	SQMON	PBUSY	—	—	CCPL	PID[1:0]	
リセット後の値	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	PID[1:0]	応答PID	b1 b0 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
b2	CCPL	コントロール転送終了許可	0: コントロール転送終了を許可しない 1: コントロール転送終了を許可する	R/W
b4-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	PBUSY	パイプビジー	0: DCP を USBバスにて未使用 1: DCP を USBバスにて使用中	R
b6	SQMON	シーケンストグルビットモニタ	0: DATA0 1: DATA1	R
b7	SQSET	シーケンストグルビットセット (注2)	DCP 転送においてシーケンストグルビットを設定します。 0: 無効 (0の書き込みは無効です) 1: 次回トランザクションの期待値を DATA1にする 読むと0が読めます。	R/W (注1)
b8	SQCLR	シーケンストグルビットクリア (注2)	DCP 転送におけるシーケンストグルビットをクリアします。 0: 無効 (0の書き込みは無効です) 1: 次回トランザクションの期待値を DATA0にクリアする 読むと0が読めます。	R/W (注1)
b10-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11	SUREQCLR	SUREQ ビットクリア	ホストコントローラモード時に SUREQ ビットをクリアします。 0: 無効 (0の書き込みは無効です) 1: SUREQ を 0にクリアする 読むと0が読めます。	R/W
b13-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	SUREQ	SETUP トークン送出	ホストコントローラモード時のトークン送出を設定します。 0: 無効 (0の書き込みは無効です) 1: Setup パケット送出	R/W
b15	BSTS	バッファステータス	0: バッファアクセス不可能 1: バッファアクセス可能	R

注 1. 読むと 0 が読めます。

注 2. PID = NAK の状態のときに限り SQSET ビットおよび SQCLR ビットを 1 に設定してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、DCP の PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PID[1:0] ビット (応答 PID)

PID[1:0] ビットは、コントロール転送における USB 応答の種類を制御します。

ホストコントローラモードでは、以下のように PID[1:0] ビットの設定を NAK から BUF に変更します。

- 送信方向設定時：
 - a. DVSTCTR0.UACT ビットが 1 かつ PID = NAK の状態で FIFO バッファにすべての送信データを書き込みます。
 - b. PID[1:0] ビットを 01b (BUF) にします。
これにより、USBFS が OUT トランザクションを実行します。
- 受信方向設定時：
 - a. DVSTCTR0.UACT ビットが 1 かつ PID = NAK の状態で FIFO バッファが空の状態であることを確認します (または空の状態にします)。
 - b. PID[1:0] ビットを 01b (BUF) にします。
これにより、USBFS が IN トランザクションを実行します。

USBFS は PID[1:0] ビットの設定値変更を以下のように行います。

- ソフトウェアが PID[1:0] ビットを BUF (01b) にし、USBFS が MaxPacketSize を超えるデータを受信すると、USBFS は PID[1:0] ビットを STALL (11b) にします。
- CRC エラーなどの受信エラーを 3 回連続で検出した場合、USBFS は PID[1:0] ビットを NAK (00b) にします。
- STALL ハンドシェイクを受信すると、USBFS は PID[1:0] ビットを STALL (11b) にします。

デバイスコントローラモードでは、USBFS は PID[1:0] ビットの設定値変更を以下のように行います。

- Setup パケットを受信すると、USBFS は PID[1:0] ビットを NAK (00b) にします。このとき、USBFS は INTSTS0.VALID フラグを 1 にし、ソフトウェアで VALID フラグが 0 にクリアされるまで、PID[1:0] ビットの設定値変更は不可となります。
- ソフトウェアが PID[1:0] ビットを BUF (01b) にし、USBFS が MaxPacketSize を超えるデータを受信すると、USBFS は PID[1:0] ビットを STALL (11b) にします。
- コントロール転送シーケンスエラーを検出すると、USBFS は PID[1:0] ビットを STALL (1xb) にします。
- USB バスリセットを検出したとき、USBFS は PID[1:0] ビットを NAK にします。

SET_ADDRESS リクエスト処理時には、USBFS は PID[1:0] ビットの設定値を参照しません。

PID[1:0] ビットは USB バスリセットで初期化されます。

CCPL ビット (コントロール転送終了許可)

デバイスコントローラモード時、CCPL ビットを 1 にすることによりコントロール転送のステータスステージの終了を許可します。関連する PID[1:0] ビットが BUF のとき、ソフトウェアで CCPL ビットを 1 にすると、USBFS はコントロール転送のステータスステージを完了させます。

コントロールリード転送では、USBFS は USB ホストからの OUT トランザクションに対して、ACK ハンドシェイクを送信します。コントロールライト転送またはノーデータコントロール転送では、USBFS は USB ホストからの IN トランザクションに対して、Zero-Length パケットを送信します。SET_ADDRESS リクエスト検出時は、CCPL ビットの設定値に関係なく USBFS はセットアップステージからステータスステージ完了まで自動応答モードで動作します。

新たな Setup パケットを受信したときに、USBFS は CCPL ビットを 1 から 0 に変更します。INTSTS0.VALID ビットが 1 のとき、ソフトウェアは CCPL ビットを 1 にできません。CCPL ビットは USB バスリセットで初期化されます。

ホストコントローラモードでは、必ず CCPL ビットを 0 にしてください。

PBUSY ビット (パイプビジー)

USBFS が PID[1:0] ビットを BUF から NAK に変更した場合に、DCP がトランザクションに使用されるかどうかを示します。USBFS は、選択パイプに対する USB トランザクションの開始時に、PBUSY ビットを 0 から 1 へ変更します。1 つのトランザクションの完了時に、USBFS は PBUSY ビットを 1 から 0 に変更します。

ソフトウェアが PID を NAK にすると、PBUSY ビットの値はパイプ設定の変更が可能かどうかを示します。

詳細は、[31.3.4.1 パイプコントロールレジスタの切り替え手順](#)を参照してください。

SQMON ビット (シーケンスストグルビットモニタ)

DCP 転送において、次のトランザクションのシーケンスストグルビットの期待値を示します。

トランザクションが正常終了すると、USBFS は SQMON ビットをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON ビットをトグルしません。

デバイスコントローラモードでは、Setup パケット正常受信時に、USBFS は SQMON ビットを 1 (期待値を DATA1 に設定) にします。

デバイスコントローラモード時、USBFS はステータスステージの IN または OUT トランザクションでは SQMON ビットを参照しません。また、正常終了しても SQMON ビットをトグルしません。

SQSET ビット (シーケンスストグルビットセット)

DCP 転送において、次のトランザクションのシーケンスストグルビットの期待値を DATA1 に設定します。

SQCLR ビットと SQSET ビットを同時に 1 にしないでください。

SQCLR ビット (シーケンスストグルビットクリア)

DCP 転送において、次のトランザクションのシーケンスストグルビットの期待値を DATA0 に設定します。読むと 0 が読めます。

SQCLR ビットと SQSET ビットを同時に 1 にしないでください。

SUREQCLR ビット (SUREQ ビットクリア)

ホストコントローラモードでは、SUREQCLR ビットを 1 にすると SUREQ ビットが 0 になります。読むと 0 が読めます。

SETUP トランザクションにおいて SUREQ ビットが 1 のときに転送が停止した場合、ソフトウェアで SUREQCLR ビットを 1 にしてください。正常な SETUP トランザクションでは、その終了時に USBFS が自動的に SUREQ ビットを 0 するため、ソフトウェアによるクリア処理は必要ありません。

SUREQCLR ビットによる SUREQ ビットの制御は、DVSTCTR0.UACT ビットが 0 のときにのみ行ってください。UACT が 0 のときは、通信が停止しているか、バス切断検出により転送が行われていない状態となっています。

デバイスコントローラモードでは、必ず本ビットを 0 にしてください。

SUREQ ビット (SETUP トークン送出)

ホストコントローラモード時、SUREQ ビットを1にすると、USBFS による Setup パケット送信がトリガされます。SETUP トランザクション処理終了後、USBFS は SACK 割り込み、もしくは SIGN 割り込みのどちらかを発生させ、SUREQ ビットを0にします。また、SUREQCLR ビットをソフトウェアで1にすることにより、USBFS は SUREQ ビットを0にします。

DCPMAXP.DEVSEL[3:0] ビット、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタおよび USBLENG レジスタに SETUP トランザクションで送信したい USB リクエストを設定した後で、SUREQ ビットを1にしてください。また、DCP の PID[1:0] ビットを NAK にしていることを確認してください。SUREQ ビットを1にした後、SETUP トランザクションが終了するまで (SUREQ ビットが1) の期間は DCPMAXP.DEVSEL[3:0] ビット、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタの値を変更しないでください。SETUP トークンを出すときのみ SUREQ ビットを1にしてください。それ以外の場合は0にしてください。

デバイスコントローラモードでは、必ず本ビットを0にしてください。

BSTS フラグ (バッファステータス)

DCP FIFO バッファへのアクセスステータスを示します。本フラグが示す内容は、CFIFOSEL.ISEL ビットの設定に応じて以下のように異なります。

- ISEL ビットが0のとき、本フラグはバッファから受信データの読み出しが可能かどうかを示します。
- ISEL ビットが1のとき、本フラグはバッファへの送信データの書き込みが可能かどうかを示します。

31.2.28 パイプウィンドウ選択レジスタ (PIPESEL)

アドレス USBFS.PIPESEL 4009 0064h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	—	PIPESEL[3:0]			—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	PIPESEL[3:0]	パイプウィンドウ選択	b3 b0 0 0 0 0: パイプ選択なし 0 0 0 1: パイプ1 0 0 1 0: パイプ2 0 0 1 1: パイプ3 0 1 0 0: パイプ4 0 1 0 1: パイプ5 0 1 1 0: パイプ6 0 1 1 1: パイプ7 1 0 0 0: パイプ8 1 0 0 1: パイプ9 上記以外は設定しないでください。	R/W
b15-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

PIPESEL レジスタ、PIPECFG レジスタ、PIPEMAXP レジスタ、PIPEPERI レジスタ、PIPEnCTR レジスタ、PIPEnTRE レジスタ、および PIPEnTRN レジスタ (n=0~9) を使用して、パイプ1~9を設定します。

PIPESEL レジスタでパイプを選択した後、関連する PIPECFG、PIPEMAXP、および PIPEPERI レジスタでパイプ機能設定を行います。PIPEnCTR、PIPEnTRE、および PIPEnTRN レジスタは、PIPESEL レジスタによるパイプ選択とは無関係に設定可能です。

PIPESEL[3:0] ビット (パイプウィンドウ選択)

書き込み/読み出しに使用する PIPECFG、PIPEMAXP、PIPEPERI レジスタに関連付けるパイプ番号を指定します。PIPESEL[3:0] ビットで指定したパイプ番号に関連付けられた PIPECFG、PIPEMAXP、PIPEPERI レジスタの読み出し/書き込みができます。

PIPESEL[3:0] ビットを 0000b にしたときは、PIPECFG、PIPEMAXP、および PIPEPERI レジスタの各ビットは、すべて 0 が読めます。書き込みは無効になります。

31.2.29 パイプコンフィグレーションレジスタ (PIPECFG)

アドレス USBFS.PIPECFG 4009 0068h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
TYPE[1:0]	—	—	—	BFRE	DBLB	—	SHTNAK	—	—	DIR	EPNUM[3:0]				
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	EPNUM[3:0]	エンドポイント番号(注1)	選択パイプのエンドポイント番号を指定します。0000bの設定は、未使用パイプを意味します。	R/W
b4	DIR	転送方向(注2)(注3)	0: 受信方向 1: 送信方向	R/W
b6-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	SHTNAK	転送終了時のパイプ禁止(注1)	0: 転送終了後にパイプ動作を継続 1: 転送終了後にパイプを禁止	R/W
b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b9	DBLB	ダブルバッファモード(注2)(注3)	0: シングルバッファ 1: ダブルバッファ	R/W
b10	BFRE	BRDY割り込み動作指定(注2)(注3)	0: データ送受信でBRDY割り込み生成 1: データ読み出し完了時にBRDY割り込み生成	R/W
b13-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15-b14	TYPE[1:0]	転送タイプ(注1)	<ul style="list-style-type: none"> パイプ1~2 b15 b14 0 0: パイプ不使用 0 1: バルク転送 1 0: 設定禁止 1 1: アイソクロナス転送 パイプ3~5 b15 b14 0 0: パイプ不使用 0 1: バルク転送 1 0: 設定禁止 1 1: 設定禁止 パイプ6~9 b15 b14 0 0: パイプ不使用 0 1: 設定禁止 1 0: インタラプト転送 1 1: 設定禁止 	R/W

- 注1. TYPE[1:0] ビット、SHTNAK ビット、および EPNUM[3:0] ビットの設定は、PID = NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが0であることを確認し、PIPEnCTR.PID[1:0] ビットを01b (BUF) から00b (NAK) へ変更してから実施してください。USBFSがPID[1:0] ビットを00 (NAK) に変更した場合には、ソフトウェアによるPBUSY ビットの確認は必要ありません。
- 注2. BFRE ビット、DBLB ビット、および DIR ビットの設定は、PID = NAK かつポート選択レジスタのCURPIPE[3:0] ビットにパイプ未設定の状態のときにのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが0であることを確認し、PIPEnCTR.PID[1:0] ビットを01b (BUF) から00b (NAK) へ変更してから実施してください。USBFSがPID[1:0] ビットを00 (NAK) に変更した場合には、ソフトウェアによるPBUSY ビットの確認は必要ありません。
- 注3. 選択パイプを使用したUSB通信の終了後にBFRE ビット、DBLB ビット、またはDIR ビットを変更する場合は、注2.の制限事項にある状態に加え、ソフトウェアでPIPEnCTR.ACLRM ビットに1と0を連続して書き込み、選択パイプに割り当てられたFIFOバッファのクリアを実行してください。

PIPECFG レジスタは、パイプ1~9に対して、各パイプの転送タイプ、FIFOバッファのアクセス方向、およびエンドポイント番号を指定します。またシングルバッファかダブルバッファか、および転送終了時のパイプ動作を禁止するか否かの選択をするレジスタです。

EPNUM[3:0] ビット (エンドポイント番号)

選択パイプのエンドポイント番号を指定します。0000b の設定は、未使用パイプを意味します。

DIR ビットと EPNUM[3:0] ビットの設定の組み合わせが、他のパイプの設定と重複しないように EPNUM[3:0] ビットを設定してください。(すべてのパイプに対して EPNUM[3:0] ビットの設定を 0000b とすることは可能です。)

DIR ビット (転送方向)

選択パイプの転送方向を指定します。

ソフトウェアで DIR ビットを 0 にすると、USBFS は選択パイプを受信方向に使用します。ソフトウェアで DIR ビットを 1 にすると、USBFS は選択パイプを送信方向に使用します。

SHTNAK ビット (転送終了時のパイプ禁止)

選択パイプの転送方向が受信の場合、転送終了時に PIPEnCTR.PID[1:0] ビットを 00b (NAK) に変更するかどうかを指定します。SHTNAK ビットは、受信方向のパイプ 1～5 の場合に有効なビットです。

受信方向パイプに対してソフトウェアで SHTNAK ビットを 1 にすると、USBFS は転送終了を判定したときに、関連する PIPEnCTR.PID[1:0] ビットを 00b (NAK) に変更します。USBFS は、以下の条件が満たされると転送終了を判定します。

- ショートパケットデータ (Zero-Length パケットを含む) を正常受信したとき
- トランザクションカウンタを使用し、トランザクションカウンタ分のパケットを正常受信したとき

DBLB ビット (ダブルバッファモード)

選択パイプが使用する FIFO バッファがシングルバッファかダブルバッファかを指定します。本ビットはパイプ 1～5 の場合に有効です。

BFRE ビット (BRDY 割り込み動作指定)

USBFS から CPU への選択パイプに関する BRDY 割り込みの発行タイミングを指定します。

ソフトウェアで BFRE ビットを 1 にし、かつ選択パイプを受信方向で使用している場合、USBFS は転送終了を検出し、パケットの読み出し時に BRDY 割り込みを発行します。

この設定で BRDY 割り込みが発生した場合、ソフトウェアによりポートコントロールレジスタの BCLR ビットに 1 を書く必要があります。BCLR ビットに 1 を書くまでは選択パイプに割り付けられた FIFO バッファは受信可能状態になりません。

ソフトウェアで BFRE ビットを 1 にし、かつ選択パイプを送信方向で使用している場合、USBFS は BRDY 割り込みを発生させません。詳細は、[31.3.3.1 BRDY 割り込み](#)を参照してください。

TYPE[1:0] ビット (転送タイプ)

PIPESEL.PIPESEL[3:0] ビットに指定したパイプの転送タイプを指定します。PID を BUF にして選択パイプで USB 通信を開始する前に、TYPE[1:0] ビットを 00b 以外の値にしてください。

31.2.30 パイプマックスパケットサイズレジスタ (PIPEMAXP)

アドレス USBFS.PIPEMAXP 4009 006Ch

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
DEVSEL[3:0]				—	—	—	MXPS[8:0]								
リセット後の値										0/1 (注1)	0				

ビット	シンボル	ビット名	機能	R/W																																	
b8-b0	MXPS[8:0]	最大パケットサイズ(注2)	<ul style="list-style-type: none"> パイプ1および2 1バイト (001h) ~ 256バイト (100h) パイプ3~5 8バイト (008h)、16バイト (010h)、 32バイト (020h)、64バイト (040h) MXPS[8:7]ビット、およびMXPS[2:0]ビットはサポート されていません。 パイプ6~9 1バイト (001h) ~ 64バイト (040h) MXPS[8:7]ビットはサポートされていません。 	R/W																																	
b11-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																																	
b15-b12	DEVSEL[3:0]	デバイス選択(注3)	<table border="0"> <tr> <td>b3</td><td>b0</td><td></td></tr> <tr> <td>0</td><td>0</td><td>0</td><td>0</td><td>: アドレス0000b</td></tr> <tr> <td>0</td><td>0</td><td>0</td><td>1</td><td>: アドレス0001b</td></tr> <tr> <td>0</td><td>0</td><td>1</td><td>0</td><td>: アドレス0010b</td></tr> <tr> <td>0</td><td>0</td><td>1</td><td>1</td><td>: アドレス0011b</td></tr> <tr> <td>0</td><td>1</td><td>0</td><td>0</td><td>: アドレス0100b</td></tr> <tr> <td>0</td><td>1</td><td>0</td><td>1</td><td>: アドレス0101b</td></tr> </table> 上記以外は設定しないでください。	b3	b0		0	0	0	0	: アドレス0000b	0	0	0	1	: アドレス0001b	0	0	1	0	: アドレス0010b	0	0	1	1	: アドレス0011b	0	1	0	0	: アドレス0100b	0	1	0	1	: アドレス0101b	R/W
b3	b0																																				
0	0	0	0	: アドレス0000b																																	
0	0	0	1	: アドレス0001b																																	
0	0	1	0	: アドレス0010b																																	
0	0	1	1	: アドレス0011b																																	
0	1	0	0	: アドレス0100b																																	
0	1	0	1	: アドレス0101b																																	

- 注 1. MXPS[8:0] ビットの値は、PIPESEL.PIPESEL[3:0] ビットでパイプを選択していないときは 000h、選択しているときは 040h です。
- 注 2. MXPS[8:0] ビットの設定は、PID = NAK かつポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。
- 注 3. DEVSEL[3:0] ビットの設定は、PID = NAK の状態のときのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEMAXP レジスタは、パイプ 1 ~ 9 に対して、最大パケットサイズを指定するレジスタです。

MXPS[8:0] ビット (最大パケットサイズ)

選択パイプの最大データペイロード (最大パケットサイズ) を指定します。

MXPS[8:0] ビットの設定は、転送タイプごとに USB2.0 規格に準拠した値を設定してください。MXPS[8:0] ビットが 000h のとき、FIFO バッファへの書き込み、または PID = BUF の設定は行わないでください。これらの書き込みは無効です。

DEVSEL[3:0] ビット (デバイス選択)

ホストコントローラモード時、USB 通信対象デバイスのアドレスを指定します。関連する DEVADDn (n = 0 ~ 5) レジスタにデバイスアドレスを設定した後で、DEVSEL[3:0] ビットを対応する値に設定してください。たとえば、DEVSEL[3:0] ビットを 0010b にするには、まず DEVADD2 レジスタのアドレスを設定します。

デバイスコントローラモードでは、DEVSEL[3:0] ビットを 0000b にしてください。

31.2.31 パイプ周期コントロールレジスタ (PIPEPERI)

アドレス USBFS.PIPEPERI 4009 006Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	IFIS	—	—	—	—	—	—	—	—	—	IITV[2:0]		—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	IITV[2:0] ^(注1)	インターバルエラー検出間隔	選択パイプのインターバルエラー検出タイミングを、フレームタイミングの2のn乗で指定してください。	R/W
b11-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12	IFIS	アイソクロナスINバッファフラッシュ	0: バッファフラッシュしない 1: バッファフラッシュする	R/W
b15-b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. IITV[2:0] ビットの設定は、PID = NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが0であることを確認し、PID[1:0] ビットを01b (BUF) から00b (NAK) へ変更してから実施してください。USBFS がPID[1:0] ビットを00 (NAK) に変更した場合には、ソフトウェアによるPBUSY ビットの確認は必要ありません。

PIPEPERI レジスタはパイプ1～9に対して、アイソクロナスIN転送時にインターバルエラーが発生した場合にバッファフラッシュ機能を動作させるか否かの選択、およびインターバルエラーの検出間隔の設定をするレジスタです。

IITV[2:0] ビット (インターバルエラー検出間隔)

IITV[2:0] ビットを設定し、USB通信を行った後でIITV[2:0] ビットを別の値に変更する場合は、PIPEnCTR.PID[1:0] ビットを00b (NAK) にしてからPIPEnCTR.ACLRM ビットを1にして、インターバルタイマの初期化を行ってください。

パイプ3～5に対しては、IITV[2:0] ビットは存在しません。パイプ3～5に関連するIITV[2:0] ビットの位置には、000b を書いてください。

IFIS ビット (アイソクロナスIN バッファフラッシュ)

PIPESEL.PIPESEL[3:0] ビットで選択したパイプがアイソクロナスIN転送で使用される場合に、バッファフラッシュの有無を指定します。

デバイスコントローラモードでは、選択パイプの転送タイプがアイソクロナス、かつ転送方向がIN転送の場合において、IITV[2:0] ビットに設定したインターバルごとのフレーム中にUSBホストからINトークンをUSBFSが受信しなかった場合に、USBFSが自動的にFIFOバッファをクリアします。

ダブルバッファ設定時 (PIPECFG.DBLLB ビットが1のとき) は、USBFSは前回使用した1面分のデータのみクリアします。

USBFSがFIFOバッファをクリアするタイミングは、USBFSがINトークンを受信するはずのフレーム直後のSOFパケット受信時です。SOFパケットが破損した場合でも、内部補完機能によりSOFパケットの受信が見込まれるタイミングでFIFOバッファをクリアします。

ホストコントローラ機能が選択された場合は、本ビットを0にしてください。選択されたパイプがアイソクロナス転送用でない場合は、本ビットを0にしてください。

31.2.32 パイプ n コントロールレジスタ (PIPEnCTR) (n = 1 ~ 9)

PIPEnCTR (n = 1 ~ 5)

アドレス USBFS.PIPE1CTR 4009 0070h, USBFS.PIPE2CTR 4009 0072h, USBFS.PIPE3CTR 4009 0074h,
USBFS.PIPE4CTR 4009 0076h, USBFS.PIPE5CTR 4009 0078h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
BSTS	INBUFM	—	—	—	ATREPM	ACLRM	SQCLR	SQSET	SQMON	PBUSY	—	—	—	PID[1:0]	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	PID[1:0]	応答PID	b1 b0 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
b4-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	PBUSY	パイプビジー	0: パイプnをトランザクションで未使用 1: パイプnをトランザクションで使用	R
b6	SQMON	シーケンスストグルビット確認	0: DATA0 1: DATA1	R
b7	SQSET	シーケンスストグルビットセット (注2)	パイプnにシーケンスストグルビットを設定します。 0: 無効 (0の書き込みは無効です) 1: 次回トランザクションの期待値をDATA1にする 読むと0が読めます。	R/W (注1)
b8	SQCLR	シーケンスストグルビットクリア (注2)	パイプnのシーケンスストグルビットをクリアします。 0: 無効 (0の書き込みは無効です) 1: 次回トランザクションの期待値をDATA0にクリアする 読むと0が読めます。	R/W (注1)
b9	ACLRM	自動バッファクリアモード (注3)	0: 無効 1: 許可 (全バッファ初期化)	R/W
b10	ATREPM	自動応答モード (注2)	0: 自動応答モード禁止 1: 自動応答モード許可	R/W
b13-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	INBUFM	送信バッファモニタ	0: FIFOバッファに送信可能データなし 1: FIFOバッファに送信可能データあり	R
b15	BSTS	バッファステータス	0: CPUからのバッファアクセス不可能 1: CPUからのバッファアクセス可能	R

注 1. 読むと0が読み出されます。

注 2. ATREPM ビットの設定および SQCLR ビットまたは SQSET ビットへの1書き込みは、PID = NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが0であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 3. ACLRM ビットの設定は、PID = NAK かつポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときにのみ実施してください。ACLRM ビットを設定する場合には、PBUSY ビットが0であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEnCTR レジスタは、PIPESEL レジスタにより選択されたどのパイプに対しても設定可能です。

PID[1:0] ビット (応答 PID)

選択パイプの次回トランザクションにおける応答の種類を指定します。

PID[1:0] ビットの初期値は NAK です。当該パイプで USB 転送を行う場合には PID[1:0] ビット設定値を BUF に変更してください。PID[1:0] ビット設定値ごとの USBFS の基本動作（通信パケットにエラーがない場合の動作）は表 31.7 および表 31.8 のとおりです。

選択パイプが USB 通信中であるときに、ソフトウェアで PID[1:0] ビットの設定を BUF から NAK に変更する場合、NAK を書いた後、実際にそのパイプの USB 転送が NAK 状態に遷移したことを確認するために PBUSY ビットが 1 であることを確認してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

以下の場合には、USBFS が PIPEnCTR.PID[1:0] ビット設定値を変更します。

- 選択パイプが受信方向の場合で、かつ、ソフトウェアで選択パイプの PIPECFG.SHTNAK ビットを 1 にしている場合、USBFS は転送終了を認識したときに PID = NAK を表示
- 選択パイプに対し、最大パケットサイズを超えるペイロードのデータパケットを受信した場合、USBFS は PID = STALL (11b) を表示
- デバイスコントローラモード時に USB バスリセットを検出した場合、USBFS は PID = NAK を表示
- ホストコントローラモード時に CRC エラーなどの受信エラーを 3 回連続で検出した場合、USBFS は PID = NAK を表示
- ホストコントローラモード時に STALL ハンドシェイクを受信した場合、USBFS は PID = STALL (11b) を表示

応答の種類を指定するための PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、10b を書く
- BUF (01b) 状態から STALL 状態にする場合には、11b を書く
- STALL (11b) 状態から NAK 状態にする場合には、一度 10b を書いてから 00b を書く
- STALL 状態から BUF 状態にする場合には、一度 NAK 状態にしてから BUF 状態にする

表 31.7 PID[1:0] の設定値ごとの USBFS の動作 (ホストコントローラモード時)

PID[1:0] 値	転送タイプ	転送方向 (DIR ビット)	USBFS 動作
00b (NAK)	設定値に依存しません。	設定値に依存しません。	トークンを発行しません。
01b (BUF)	バルクまたはインタラプト	設定値に依存しません。	DVSTCTR0.UACT ビットが 1 で、選択パイプに関連付けられている FIFO バッファが送受信可能な状態にある場合、トークンを発行します。 DVSTCTR0.UACT ビットが 0 であるか、選択パイプに関連付けられている FIFO バッファが送受信可能な状態にない場合、トークンを発行しません。
	アイソクロナス	設定値に依存しません。	選択パイプに関連付けられている FIFO バッファの状態にかかわらずトークンを発行します。
10b (STALL) または 11b (STALL)	設定値に依存しません。	設定値に依存しません。	トークンを発行しません。

表 31.8 PID[1:0]の設定値ごとのUSBFSの動作 (デバイスコントローラモード時)

PID[1:0]値	転送タイプ	転送方向 (DIR ビット)	USBFS 動作
00b (NAK)	バルクまたはインタラプト	設定値に依存しません。	USBホストからのトークンにNAK応答を行います。
	アイソクロナス	設定値に依存しません。	USBホストからのトークンに応答を行いません。
01b (BUF)	バルク	受信方向 (DIR = 0)	USBホストからのOUTトークンに対し、選択パイプに関連付けられているFIFOバッファが受信可能な状態であればデータを受信しACK応答を行います。
	インタラプト	受信方向 (DIR = 0)	USBホストからのOUTトークンに対し、選択パイプに関連付けられているFIFOバッファが受信可能な状態であればデータを受信しACK応答を行います。
	バルクまたはインタラプト	送信方向 (DIR = 1)	USBホストからのトークンに対し、選択パイプに関連付けられているFIFOバッファが送信可能な状態であればデータを送信します。送信可能な状態でなければ、NAK応答を行います。
	アイソクロナス	受信方向 (DIR = 0)	USBホストからのOUTトークンに対し、選択パイプに関連付けられているFIFOバッファが受信可能な状態であればデータを受信します。受信可能な状態でなければ、データを破棄します。
	アイソクロナス	送信方向 (DIR = 1)	USBホストからのトークンに対し、関連するFIFOバッファが送信可能な状態であればデータを送信します。送信可能な状態でなければ、Zero-Lengthパケットを送信します。
10b (STALL) または 11b (STALL)	バルクまたはインタラプト	設定値に依存しません。	USBホストからのトークンにSTALL応答を行います。
	アイソクロナス	設定値に依存しません。	USBホストからのトークンに応答を行いません。

PBUSY ビット (パイプビジー)

選択パイプを現在のトランザクションで使用しているかどうかが表示されます。

USBFS は、選択パイプの USB トランザクション開始時に PBUSY ビットを 0 から 1 に変更し、1 つのトランザクションが終了すると PBUSY ビットを 1 から 0 に変更します。

PID = NAK を設定した後、ソフトウェアで PBUSY ビットを読み出すことにより、パイプ設定変更が可能になったかどうかを確認することが可能です。詳細は、[31.3.4.1 パイプコントロールレジスタの切り替え手順](#)を参照してください。

SQMON ビット (シーケンストグルビット確認)

選択パイプの次回トランザクションにおけるシーケンストグルビットの期待値が表示されます。

選択パイプの転送タイプがアイソクロナス以外の場合、トランザクションの正常完了時に USBFS は SQMON ビットをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON ビットをトグルしません。

SQSET ビット (シーケンストグルビットセット)

ソフトウェアで SQSET ビットを 1 にすると、USBFS は選択パイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA1 に設定します。USBFS は、SQSET ビットを 0 にクリアします。

SQCLR ビット (シーケンストグルビットクリア)

ソフトウェアで SQCLR ビットを 1 にすると、USBFS は選択パイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA0 にクリアします。USBFS は、SQCLR ビットを 0 にクリアします。

ACLRM ビット (自動バッファクリアモード)

選択パイプの自動バッファクリアモードの禁止または許可を指定します。選択パイプに割り当てられた FIFO バッファのデータを完全にクリアする場合、ACLRM ビットに 1 と 0 を連続して書いてください。

表 31.9 は、ACLRM ビットに 1 と 0 を連続して書いた場合にクリアされるデータと、この処理が必要な状況を示しています。

表 31.9 ACLRM = 1のときにUSBFSがクリアするデータ

番号	ACLRMビットの設定によりクリアされるデータ	データのクリアが必要な状況
1	選択パイプに割り当てられたFIFOバッファの全データ (ダブルバッファモードでは2つのFIFOバッファ)	選択パイプを初期化する場合
2	転送タイプがアイソクロナスの選択パイプのときはインターバルカウント値	インターバルカウント値をリセットする場合
3	PIPECFG.BFRE ビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値を変更する場合
4	FIFOバッファトグル制御	PIPECFG.DBLB ビットの設定値を変更する場合
5	トランザクションカウントに関する内部フラグ	トランザクションカウント機能を強制終了する場合

ATREPM ビット (自動応答モード)

選択パイプの自動応答モードの許可/禁止を指定します。

デバイスコントローラモードで、選択パイプの転送タイプがバルク転送のとき、本ビットを1にすることが可能です。本ビットを1にした場合、USBFSはUSBホストからのトークンに対し以下のように応答します。

- 選択パイプの設定がバルク IN 転送 (PIPECFG.TYPE[1:0] = 01b かつ PIPECFG.DIR = 1) のとき :
 - a. ATREPM ビットが1かつPID = BUF の状態の場合、IN トークンに対してUSBFSはZero-Lengthパケットを送信します。
 - b. USBFSは、USBホストからACKを受信するごとに、シーケンストグルビット (DATA-PID) を更新します。1トランザクションでは、IN トークン受信→Zero-Lengthパケット送信→ACK受信がこの順序で発生します。USBFSはBRDY割り込みやBEMP割り込みを生成しません。

- 選択パイプの設定がバルク OUT 転送 (PIPECFG.TYPE[1:0] = 01b かつ PIPECFG.DIR = 0) のとき :

ATREPM ビットが1かつPID = BUF の状態の場合、OUT トークンに対してUSBFSはNAK応答を行い、NRDY割り込みを発生させます。

自動応答モードでUSB通信を行う場合、FIFOバッファは空の状態にてATREPMビットを1にしてください。自動応答モードでUSB通信を行っている期間はFIFOバッファへの書き込みを行わないでください。選択パイプの転送タイプがアイソクロナスの場合、本ビットは必ず0にしてください。

ホストコントローラモードでは、必ずATREPMビットは0にしてください。

INBUFM ビット (送信バッファモニタ)

選択パイプが送信方向の場合に、選択パイプのFIFOバッファステータスを示します。

選択パイプを送信方向 (PIPECFG.DIR ビットが1) に設定している場合、CPUまたはDMAC/DTCが少なくとも1面分のデータをFIFOバッファに書き込み完了したときに、USBFSは本ビットを1にします。

書き込みが完了している面のFIFOバッファ上のデータをUSBFSがすべて送信完了したときに、USBFSは本ビットを0にします。ダブルバッファモード時 (PIPECFG.DBLB = 1) には、USBFSがFIFOバッファの2面分のデータを送信完了しかつCPUまたはDMAC/DTCがFIFOバッファの1面分のデータ書き込みを完了していないときに、USBFSはINBUFMビットを0にします。

選択パイプを受信方向 (PIPECFG.DIR ビットが0) に設定している場合には、INBUFMビットはBSTSビットと同じ値を示します。

BSTS ビット (バッファステータス)

選択パイプのFIFOバッファステータスを示します。

BSTSビットの機能は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、およびDnFIFOSEL.DCLRMビットの設定値により表31.10に示すように異なります。

表 31.10 BSTS ビットの動作

DIR 値	BFRE 値	DCLRM 値	BSTS ビットの機能
0	0	0	FIFOバッファからの受信データの読み出しが可能な場合は1になり、データ読み出し完了時には0になります。
		1	設定禁止
	1	0	FIFOバッファからの受信データの読み出しが可能な場合は1になり、データ読み出し完了後にソフトウェアがポートコントロールレジスタのBCLRビットを1にすると0になります。
1	0	1	FIFOバッファからの受信データの読み出しが可能な場合は1になり、データ読み出し完了時には0になります。
		1	設定禁止
	1	0	設定禁止
		1	設定禁止

PIPEnCTR (n = 6 ~ 9)

アドレス [USBFS.PIPE6CTR 4009 007Ah](#), [USBFS.PIPE7CTR 4009 007Ch](#), [USBFS.PIPE8CTR 4009 007Eh](#), [USBFS.PIPE9CTR 4009 0080h](#)

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	BSTS	—	—	—	—	—	ACLRM	SQCLR	SQSET	SQMON	PBUSY	—	—	—	PID[1:0]	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	PID[1:0]	応答PID	b1 b0 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
b4-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	PBUSY	パイプビジー	0: パイプnをトランザクションで未使用 1: パイプnをトランザクションで使用	R
b6	SQMON	シーケンストグルビット確認	0: DATA0 1: DATA1	R
b7	SQSET	シーケンストグルビットセット ^(注2)	パイプnにシーケンストグルビットを設定します。 0: 無効 (0の書き込みは無効です) 1: 次回トランザクションの期待値をDATA1にする 読むと0が読めます。	R/W ^(注1)
b8	SQCLR	シーケンストグルビットクリア ^(注2)	パイプnのシーケンストグルビットをクリアします。 0: 無効 (0の書き込みは無効です) 1: 次回トランザクションの期待値をDATA0にクリアする 読むと0が読めます。	R/W ^(注1)
b9	ACLRM	自動バッファクリアモード ^(注3)	0: 無効 1: 許可 (全バッファ初期化)	R/W
b14-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	BSTS	バッファステータス	0: バッファアクセス不可能 1: バッファアクセス可能	R

注 1. 読むと0が読み出されます。1のみ書けます。

注 2. SQCLR ビットまたは SQSET ビットへの1書き込みは、PID = NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが0であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注3. ACLRM ビットの設定は、PID = NAK かつポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときにのみ実施してください。ACLRM ビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PID[1:0] ビット (応答 PID)

選択パイプの次回トランザクションにおける応答の種類を指定します。

PID[1:0] ビットの初期値は NAK です。当該パイプで USB 転送を行う場合には PID[1:0] ビット設定値を BUF に変更してください。PID[1:0] ビット設定値ごとの USBFS の基本動作 (送受信パケットにエラーがない場合) は表 31.7 および表 31.8 のとおりです。

選択パイプが USB 通信中であるときに、ソフトウェアで PID[1:0] ビットの設定を BUF から NAK に変更する場合、NAK を書いた後、実際にそのパイプの USB 転送が NAK 状態に遷移したことを確認するために PBUSY ビットが 1 であることを確認してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

以下の場合には、USBFS が PIPEnCTR.PID[1:0] ビットの設定値を変更します。

- 選択パイプに対し、最大パケットサイズを超えるペイロードのデータパケットを受信した場合、USBFS は PID を STALL (11b) にする
- デバイスコントローラモード時に USB バスリセットを検出した場合、USBFS は PID を NAK にする
- ホストコントローラモード時に CRC エラーなどの受信エラーを 3 回連続で検出した場合、USBFS は PID を NAK にする
- ホストコントローラモード時に STALL ハンドシェイクを受信した場合、USBFS は PID を STALL (11b) にする

応答の種類を指定するための PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、10b を設定
- BUF (01b) 状態から STALL 状態にする場合には、11b を設定
- STALL (11b) 状態から NAK 状態にする場合には、一度 10b を設定してから 00b を設定
- STALL 状態から BUF 状態にする場合には、一度 00b (NAK) を設定してから 01b (BUF) を設定

PBUSY ビット (パイプビジー)

選択パイプを現在のトランザクションで使用中かどうかが表示されます。

USBFS は、選択パイプの USB トランザクション開始時に PBUSY ビットを 0 から 1 に変更し、1 つのトランザクションが終了すると PBUSY ビットを 1 から 0 に変更します。

PID を NAK に設定した後、ソフトウェアで PBUSY ビットを読み出すことにより、パイプ設定の変更が可能かどうかを確認することができます。

SQMON ビット (シーケンストグルビット確認)

選択パイプの次回トランザクションにおけるシーケンストグルビットの期待値が表示されます。

トランザクションが正常終了すると、USBFS は SQMON ビットをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON ビットをトグルしません。

SQSET ビット (シーケンストグルビットセット)

ソフトウェアで SQSET ビットを 1 にすると、USBFS は選択パイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA1 に設定します。USBFS は、SQSET ビットを 0 にします。

SQCLR ビット (シーケンストグルビットクリア)

ソフトウェアで SQCLR ビットを 1 にすると、USBFS は選択パイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA0 にクリアします。USBFS は、SQCLR ビットを 0 にします。

ACLRM ビット (自動バッファクリアモード)

選択パイプの自動バッファクリアモードの禁止または許可を指定します。選択パイプに割り当てられた FIFO バッファのデータを完全にクリアする場合、ACLRM ビットに 1 と 0 を連続して書いてください。

表 31.11 は、ACLRM ビットに 1 と 0 を連続して書いた場合にクリアされるデータと、この処理が必要な状況を示しています。

表 31.11 ACLRM = 1 のときに USBFS がクリアするデータ

番号	ACLRM ビットの設定によりクリアされるデータ	データのクリアが必要な状況
1	選択パイプに割り当てられた FIFO バッファの全データ	選択パイプを初期化する場合
2	転送タイプがアイソクロナスの選択パイプのときはインターバルカウンタ値	インターバルカウンタ値をリセットする場合
3	PIPECFG.BFRE ビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値を変更する場合
4	トランザクションカウントに関する内部フラグ	トランザクションカウント機能を強制終了する場合

BSTS ビット (バッファステータス)

選択パイプの FIFO バッファステータスを示します。

BSTS ビットの機能は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、および DnFIFOSEL.DCLRM ビットの設定値により表 31.10 に示すように異なります。

31.2.33 パイプ n トランザクションカウンタインーブルレジスタ (PIPEnTRE) (n = 1 ~ 5)

アドレス [USBFS.PIPE1TRE 4009 0090h](#), [USBFS.PIPE2TRE 4009 0094h](#), [USBFS.PIPE3TRE 4009 0098h](#),
[USBFS.PIPE4TRE 4009 009Ch](#), [USBFS.PIPE5TRE 4009 00A0h](#)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	TRENB	TRCLR	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	TRCLR	トランザクションカウンタクリア	0: 無効 (0の書き込みは無効です) 1: カウンタ値をクリア	R/W
b9	TRENB	トランザクションカウンタ許可	0: トランザクションカウンタ禁止 1: トランザクションカウンタ許可	R/W
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注. PIPEnTRE レジスタの各ビットの設定は、PID = NAK 時に実施してください。選択パイプの PIPEnCTR.PID[1:0] ビットを BUF から NAK へ変更した後で各ビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認してから設定してください。ただし、USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

TRCLR ビット (トランザクションカウンタクリア)

TRCLR ビットが 1 の場合、USBFS は選択パイプに関連付けられているトランザクションカウンタの値をクリアし、その後で TRCLR ビットを 0 にします。

TRENB ビット (トランザクションカウンタ許可)

トランザクションカウンタの許可または禁止を指定します。

受信パイプに対して、ソフトウェアで PIPEnTRN.TRNCNT[15:0] ビットに総受信パケット数を設定した後で TRENB ビットを 1 にすると、USBFS は TRNCNT[15:0] ビットの設定値と同数のパケット受信を終了したときに以下のハードウェア制御を行います。


- PIPECFG.SHTNAK ビットが 1 のとき、TRNCNT[15:0] ビットの設定値と同数のパケットの受信を終了した時点で USBFS は関連するパイプの PIPEnCTR.PID[1:0] ビットを NAK に変更します
- PIPECFG.BFRE ビットが 1 のとき、TRNCNT[15:0] ビットの設定値と同数のパケットを受信しその最後の受信データを読み出し終えたときに、USBFS は BRDY 割り込みをアサートします

送信パイプについては、TRENB ビットを 0 にしてください。

トランザクションカウンタを使用しない場合は、TRENB ビットを 0 にしてください。トランザクションカウンタを使用する場合、TRENB ビットを 1 にする前に TRNCNT[15:0] ビットの設定を行ってください。トランザクションカウンタのカウント対象となる最初のパケットを受信する前に TRENB ビットを 1 にしてください。

31.2.34 パイプ n トランザクションカウンタレジスタ (PIPE_nTRN) (n = 1 ~ 5)

アドレス [USBFS.PIPE1TRN 4009 0092h](#), [USBFS.PIPE2TRN 4009 0096h](#), [USBFS.PIPE3TRN 4009 009Ah](#),
[USBFS.PIPE4TRN 4009 009Eh](#), [USBFS.PIPE5TRN 4009 00A2h](#)



ビット	シンボル	ビット名	機能	R/W
b15-b0	TRNCNT[15:0]	トランザクションカウンタ	<ul style="list-style-type: none"> レジスタ書き込み時、選択パイプが受信すべき総パケット数（トランザクション回数）を指定します。 レジスタ読み出し時、PIPE_nTRE.TRENB ビットが0の場合は、指定したトランザクション回数を示します。PIPE_nTRE.TRENB ビットが1の場合は、現在のトランザクションカウンタを示します。 	R/W

PIPE_nTRN レジスタは、USB バスリセット時にもその設定値を保持します。

TRNCNT[15:0] ビット (トランザクションカウンタ)

USBFS は、パケット受信時の状態が以下をすべて満たしたときに TRNCNT[15:0] ビットの値を 1 インクリメントします。

- PIPE_nTRE.TRENB ビットが 1 である
- パケット受信時に「TRNCNT[15:0] 設定値 ≠ 現在のカウンタ値 + 1」である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[8:0] ビットの設定値と一致した

USBFS は、以下のいずれかの条件を満たした場合、TRNCNT[15:0] ビットの値を 0 にします。

以下の条件がすべて満たされたとき：

- PIPE_nTRE.TRENB ビットが 1 である
- パケット受信時に「TRNCNT[15:0] 設定値 = 現在のカウンタ値 + 1」である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[8:0] ビットの設定値と一致した

以下条件がどちらも満たされたとき：

- PIPE_nTRE.TRENB ビットが 1 である
- USBFS がショートパケットを受信した

以下条件がどちらも満たされたとき：

- PIPE_nTRE.TRENB ビットが 1 である
- PIPE_nTRE.TRCLR ビットがソフトウェアによって 1 にされた

送信パイプについては、TRNCNT[15:0] ビットを 0 にしてください。トランザクションカウンタを使用しない場合は、TRNCNT[15:0] ビットを 0 にしてください。

TRNCNT[15:0] ビットのトランザクション転送回数の設定は、PIPE_nTRE.TRENB ビットが 0 のときのみ可能です。トランザクション転送回数を設定するには、PIPE_nTRE.TRENB ビットを 1 にする前に、TRCLR ビットを 1 にして現在のカウンタ値をクリアしてください。

31.2.35 デバイスアドレス n コンフィグレーションレジスタ (DEVADDn) (n = 0 ~ 5)

アドレス [USBFS.DEVADD0 4009 00D0h](#), [USBFS.DEVADD1 4009 00D2h](#), [USBFS.DEVADD2 4009 00D4h](#),
[USBFS.DEVADD3 4009 00D6h](#), [USBFS.DEVADD4 4009 00D8h](#), [USBFS.DEVADD5 4009 00DAh](#)

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	USBSPD[1:0]	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7-b6	USBSPD[1:0]	通信対象デバイス転送速度	b7 b6 0 0 : DEVADDnレジスタ未使用 0 1 : ロースピード 1 0 : フルスピード 1 1 : 設定禁止	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DEVADDn レジスタは、パイプ 0 ~ 9 に対して、通信対象の周辺デバイスの転送速度を指定するレジスタです。

ホストコントローラモードでは、パイプへの通信を開始する前に、DEVADDn レジスタのビットをすべて設定してください。DEVADDn レジスタの各ビットの変更は、各ビットの設定を使用している有効なパイプが存在しないときにのみ行ってください。有効なパイプとは、以下の両方の条件を満たしているパイプです。

- DEVSEL[3:0] ビットの設定が、DEVADDn レジスタの対象デバイスを指定している
- 選択パイプのPID[1:0] ビットにBUFを設定しているか、または選択パイプがDCPでありDCPCTR.SUREQビットが1になっている

デバイスコントローラモードでは、本レジスタのすべてのビットは0にしてください。

USBSPD[1:0] ビット (通信対象デバイス転送速度)

対象の周辺デバイスの USB 転送速度を設定します。HUB 経由でフルスピードデバイスが接続されたときには、USBSPD[1:0] ビットを 10b にしてください。ホストコントローラモード時、USBFS は USBSPD[1:0] の設定に応じてパケットを生成します。デバイスコントローラモードでは、USBSPD[1:0] ビットを 00b にしてください。

31.2.36 PHY クロスポイント調整レジスタ (PHYSLEW)

アドレス USBFS.PHYSLEW 4009 00F0h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	0	0	0	0	0	0	x	0	x	x	0	0	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	SLEWF01	SLEWF00	SLEWR01	SLEWR00
	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	SLEWR00	ドライバのクロスポイント調整00	1にしてください	R/W
b1	SLEWR01	ドライバのクロスポイント調整01	0にしてください	R/W
b2	SLEWF00	ドライバのクロスポイント調整00	1にしてください	R/W
b3	SLEWF01	ドライバのクロスポイント調整01	0にしてください	R/W
b15-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b17-b16	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W
b19-b18	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b21-b20	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W
b22	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b23	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W
b31-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

PHYSLEW レジスタは、ドライバのクロスポイントを調整します。ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、コントローラを動作させる前にこのレジスタの設定を行ってください。

31.2.37 ディープソフトウェアスタンバイ USB トランシーバコントロール/端子モニタレジスタ (DPUSR0R)

アドレス USBFS.DPUSR0R 4009 0400h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	0	0	0	0	0	0	DVBST0S0	0	DOVCB0	DOVCA0	0	0	DM0	DP0
	0	0	0	0	0	0	0	0	x	0	x	x	0	0	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	FIXPHY0	DRPD0	0	RPUE0	SRPC0
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	SRPC0	USB シングルエンドレシーバ制御	0: DP/DMの入力を禁止 1: DP/DMの入力を許可	R/W
b1	RPUE0 ^(注1)	DP プルアップ抵抗制御	0: DP プルアップ抵抗を禁止 1: DP プルアップ抵抗を許可	R/W

ビット	シンボル	ビット名	機能	R/W
b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b3	DRPD0 ^(注1)	D+/D-プルダウン抵抗制御	0: DP/DMプルダウン抵抗を禁止 1: DP/DMプルダウン抵抗を許可	R/W
b4	FIXPHY0	USBトランシーバ出力固定	0: 通常モード時およびディープソフトウェアスタンバイモードからの復帰時に出力を固定 1: ディープソフトウェアスタンバイモードへの遷移時に出力を固定	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	DP0	USB D+入力	USBFS側のD+入力信号を示します。	R
b17	DM0	USB D-入力	USBFS側のD-入力信号を示します。	R
b19-b18	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b20	DOVCA0	USB OVRCURA入力	USBFS側のOVRCURA入力信号を示します。	R
b21	DOVCB0	USB OVRCURB入力	USBFS側のOVRCURB入力信号を示します。	R
b22	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b23	DVBST0	USB VBUS入力	USBFS側のVBUS入力信号を示します。	R
b31-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. 本ビットは、ディープソフトウェアスタンバイモードでの動作時に使用してください。詳細は、[31.3.1.5 USBのサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモードの解除](#)を参照してください。

SRPC0 ビット (USB シングルエンドレシーバ制御)

USB トランシーバの D+/D- 入力制御を行います。FIXPHY0 ビットが 1 のときのみ有効となります。

FIXPHY0 ビット (USB トランシーバ出力固定)

USB トランシーバの出力を不可に固定します。

31.2.38 ディープソフトウェアスタンバイ USB サスペンド/レジューム割り込みレジスタ (DPUSR1R)

アドレス USBFS.DPUSR1R 4009 0404h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	DVBINT0	—	DOVRCRB0	DOVRCRA0	—	—	DMINT0	DPINT0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	DVBSE0	—	DOVRCRBE0	DOVRCRAE0	—	—	DMINTE0	DPINTE0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DPINTE0	USB DP 割り込み許可/クリア	0: DP入力によるディープソフトウェアスタンバイモードからの復帰を禁止 1: DP入力によるディープソフトウェアスタンバイモードからの復帰を許可	R/W
b1	DMINTE0	USB DM 割り込み許可/クリア	0: DM入力によるディープソフトウェアスタンバイモードからの復帰を禁止 1: DM入力によるディープソフトウェアスタンバイモードからの復帰を許可	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	DOVRCRAE0	USB OVRCURA 割り込み許可/クリア	0: OVRCURA入力によるディープソフトウェアスタンバイモードからの復帰を禁止 1: OVRCURA入力によるディープソフトウェアスタンバイモードからの復帰を許可	R/W
b5	DOVRCRBE0	USB OVRCURB 割り込み許可/クリア	0: OVRCURB入力によるディープソフトウェアスタンバイモードからの復帰を禁止 1: OVRCURB入力によるディープソフトウェアスタンバイモードからの復帰を許可	R/W
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	DVBSE0	USB VBUS 割り込み許可/クリア	0: VBUS入力によるディープソフトウェアスタンバイモードからの復帰を禁止 1: VBUS入力によるディープソフトウェアスタンバイモードからの復帰を許可	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	DPINT0	USB DP 割り込み要因による復帰	0: ディープソフトウェアスタンバイモードからの復帰なし 1: DP入力によるディープソフトウェアスタンバイモードからの復帰あり	R
b17	DMINT0	USB DM 割り込み要因による復帰	0: ディープソフトウェアスタンバイモードからの復帰なし 1: DM入力によるディープソフトウェアスタンバイモードからの復帰あり	R
b19-b18	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b20	DOVRCRA0	USB OVRCURA 割り込み要因による復帰	0: ディープソフトウェアスタンバイモードからの復帰なし 1: OVRCURA入力によるディープソフトウェアスタンバイモードからの復帰あり	R
b21	DOVRCRB0	USB OVRCURB 割り込み要因による復帰	0: ディープソフトウェアスタンバイモードからの復帰なし 1: OVRCURB入力によるディープソフトウェアスタンバイモードからの復帰あり	R
b22	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b23	DVBINT0	USB VBUS 割り込み要因による復帰	0: ディープソフトウェアスタンバイモードからの復帰なし 1: VBUS入力によるディープソフトウェアスタンバイモードからの復帰あり	R
b31-b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DPINTE0 ビット (USB DP 割り込み許可/クリア)

USBFS の DP 入力によるディープソフトウェアスタンバイモードからの復帰の許可/禁止を指定します。DPINT0 ビットが 1 のときに本ビットに 0 を書くことにより、DPINT0 ビットが 0 になります。

DMINTE0 ビット (USB DM 割り込み許可/クリア)

USBFS の DM 入力によるディープソフトウェアスタンバイモードからの復帰の許可/禁止を指定します。DMINT0 ビットが 1 のときに本ビットに 0 を書くことにより、DMINTE0 ビットが 0 にクリアされます。

DOVRCRAE0 ビット (USB OVRCURA 割り込み許可/クリア)

USBFS の OVRCURA 入力によるディープソフトウェアスタンバイモードからの復帰の許可/禁止を指定します。DOVRCRA0 ビットが 1 のときに本ビットに 0 を書くことにより、DOVRCRAE0 ビットが 0 にクリアされます。

DOVRCRBE0 ビット (USB OVRCURB 割り込み許可/クリア)

USBFS の OVRCURB 入力によるディープソフトウェアスタンバイモードからの復帰の許可/禁止を指定します。DOVRCRB0 ビットが 1 のときに本ビットに 0 を書くことにより、DOVRCRBE0 ビットが 0 にクリアされます。

DVBSE0 ビット (USB VBUS 割り込み許可/クリア)

USBFS の VBUS 入力によるディープソフトウェアスタンバイモードからの復帰の許可/禁止を指定します。DVBINT0 ビットが 1 のときに本ビットに 0 を書くことにより、DVBINT0 ビットが 0 にクリアされます。

DPINT0 ビット (USB DP 割り込み要因による復帰)

USBFS の DP 入力が必要でディープソフトウェアスタンバイモードから復帰したことを表示します。この復帰は、DPINTE0 ビットが 1 のときのみ許可されます。本ビットが 1 のときに DPINTE0 ビットに 0 を書くことにより、本ビットは 0 にクリアされます。

DMINT0 ビット (USB DM 割り込み要因による復帰)

USBFS の DM 入力が必要でディープソフトウェアスタンバイモードから復帰したことを表示します。この復帰は、DMINTE0 ビットが 1 のときのみ許可されます。本ビットが 1 のときに DPINTE0 ビットに 0 を書くことにより、本ビットは 0 にクリアされます。

DOVRCRA0 ビット (USB OVRCURA 割り込み要因による復帰)

USBFS の OVRCURA 入力が必要でディープソフトウェアスタンバイモードから復帰したことを表示します。この復帰は、DOVRCRAE0 ビットが 1 のときのみ許可されます。本ビットが 1 のときに DOVRCRAE0 ビットに 0 を書くことにより、本ビットは 0 にクリアされます。

DOVRCRB0 ビット (USB OVRCURB 割り込み要因による復帰)

USBFS の OVRCURB 入力が必要でディープソフトウェアスタンバイモードから復帰したことを表示します。この復帰は、DOVRCRBE0 ビットが 1 のときのみ許可されます。本ビットが 1 のときに DOVRCRBE0 ビットに 0 を書くことにより、本ビットは 0 にクリアされます。

DVBINT0 ビット (USB VBUS 割り込み要因による復帰)

USBFS の VBUS 入力が必要でディープソフトウェアスタンバイモードから復帰したことを表示します。この復帰は、DVBSE0 ビットが 1 のときのみ許可されます。本ビットが 1 のときに DVBSE0 ビットに 0 を書くことにより、本ビットは 0 にクリアされます。

31.3 動作説明

31.3.1 システム制御

USBFS の初期化および消費電力の制御に必要なレジスタの設定について説明します。

31.3.1.1 USBFS レジスタのデータ設定

クロック供給が開始された (SYSCFG.SCKE ビットが 1) 状態で、SYSCFG.USBE ビットを 1 にすることにより、USBFS は動作が許可され、動作を開始します。

31.3.1.2 コントローラ機能の選択

USBFS の動作は、ホストコントローラとデバイスコントローラの 2 種類の機能から選択できます。

どちらの機能にするかは、SYSCFG.DCFM ビットで選択できます。DCFM ビットの変更は、リセット解除直後の初期設定時、または D+ プルアップ禁止 (SYSCFG.DPRPU ビットは 0) かつ D+/D- プルダウン禁止 (SYSCFG.DRPD ビットは 0) のときに行ってください。

31.3.1.3 抵抗による USB データバス制御

USBFS は、D+/D- ラインのプルアップ抵抗およびプルダウン抵抗を内蔵しています。SYSCFG.DPRPU、SYSCFG.DRPD ビットの設定によりラインのプルアップ、プルダウンを設定してください。

デバイスコントローラモードでは、USB ホストへの接続を確認した後で、SYSCFG.DPRPU ビットを 1 にし、D+ ライン (フルスピード通信時) をプルアップしてください。

PC と通信中に SYSCFG.DPRPU ビットに 0 を設定した場合は、USBFS は USB データラインのプルアップ抵抗を無効にするので、USB ホストにデバイス切断を通知することが可能です。

ホストコントローラモード時は、SYSCFG.DRPD ビットを 1 に設定し、D+/D- ラインをプルダウンしてください。

表 31.12 USB データバス抵抗制御

SYSCFG レジスタ設定		USB データバス制御		
DRPD ビット	DPRPU ビット	D-	D+	機能
0	0	オープン	オープン	抵抗未使用時
0	1	オープン	プルアップ	デバイスコントローラとしてフルスピードで動作させる場合
1	0	プルダウン	プルダウン	ホストコントローラとして動作させる場合
1	1	—	—	設定禁止

31.3.1.4 外部接続回路例

図 31.2 にセルフパワーシステムでの OTG 接続例を示します。USBFS は、D+ ラインのプルアップ抵抗と D+、D- ラインのプルダウン抵抗を制御します。SYSCFG.DPRPU ビットおよび SYSCFG.DRPD ビットでラインのプルアップとプルダウンを選択してください。デバイスコントローラモードでは、USB ホストとの通信中に SYSCFG.DPRPU ビットを 0 にすると、USB データラインのプルアップ抵抗が無効になります。USBFS はこれを使用して、USB ホストに対してデバイスの切断を知らせることができます。




図 31.2 セルフパワーシステムでの OTG 接続例

図 31.3 にセルフパワーシステムでのデバイス接続例を示します。




図 31.3 セルフパワーシステムでのデバイス接続例

図 31.4 にホスト接続例を示します。




図 31.4 ホスト接続例

図 31.5 にバスパワーシステムでのデバイス接続例を示します。




図 31.5 バスパワーシステムでのデバイス接続例

本項に記載した各外部回路例は、概略回路であり、すべてのシステムにおいて動作保証するものではありません。

31.3.1.5 USBのサスペンド/レジューム割り込みによるディープソフトウェアスタンバイモードの解除

ディープソフトウェアスタンバイモードは、USBのサスペンド/レジューム割り込みにより解除できます。USBのサスペンド/レジューム割り込みの検出は、USBレジューム検出部が行います。USBレジューム検出部は、USB用の入出力端子の制御およびモニタを行い、割り込みを検出する機能を果たします。

図 31.6 に USB レジューム検出部と USB 用の入出力端子の接続概略図を示します。




図 31.6 USBレジューム検出部とUSB用の入出力端子の接続

表 31.13 に、USB のサスペンド/レジューム割り込みの要因およびそれらに関連する入出力端子を示します。

表 31.13 USBのサスペンド/レジューム割り込みの要因およびそれらに関連する入出力端子

USB動作モード	要因	端子名
デバイス、OTG	レジューム	USB_DP
ホスト、OTG	アタッチまたはデタッチ	USB_DP、USB_DM
デバイス	アタッチまたはデタッチ	USB_VBUS
ホスト	過電流検出	USB_OVRCURA
OTG	過電流検出	USB_OVRCURA、USB_OVRCURB

図 31.7 に、ホストコントローラモードまたはデバイスコントローラモードからディープソフトウェアスタンバイモードに遷移するときの USBFS 設定フローを示します。図 31.8 に、ホストコントローラモードからディープソフトウェアスタンバイモードを解除するときの USBFS 設定フローを示します。図 31.9 に、デバイスコントローラモードからディープソフトウェアスタンバイモードを解除するときの USBFS 設定フローを示します。




図 31.7 ホストコントローラ機能またはデバイスコントローラ機能選択時におけるディープソフトウェアスタンバイモード遷移時の USBFS 設定フロー




図 31.8 ホストコントローラ機能選択時におけるディープソフトウェアスタンバイモード解除時の USBFS 設定フロー




図 31.9 デバイスコントローラ機能選択時におけるディープソフトウェアスタンバイモード解除時の USBFS 設定フロー

31.3.2 割り込み

表 31.14 に USBFS の割り込み要因一覧を示します。これらの割り込み発生条件が成立し、関連する割り込み許可レジスタにて割り込み出力許可に設定されているとき、USBFS は割り込みコントローラユニット (ICU) に対して USBFS 割り込み要求を発行し、USBFS 割り込みが発生します。

表 31.14 割り込み要因 (1/2)

1にするビット	名称	割り込み要因	対象となるコントローラ機能	ステータスフラグ
VBINT	VBUS 割り込み	<ul style="list-style-type: none"> USB_VBUS 入力端子の状態変化を検出したとき (Low→High または High→Low) 	ホストまたはデバイス (注1)	INTSTS0. VBSTS
RESM	レジューム割り込み	<ul style="list-style-type: none"> Suspended ステートにおいて USB バスの状態変化を検出したとき (J-State→K-State または J-State→SE0) 	デバイス	—
SOFR	フレーム番号更新割り込み	ホストコントローラモード時： <ul style="list-style-type: none"> フレーム番号の異なる SOF パケットを送信したとき デバイスコントローラモード時： <ul style="list-style-type: none"> フレーム番号の異なる SOF パケットを受信したとき 	ホストまたはデバイス	—
DVST	デバイスステート遷移割り込み	<ul style="list-style-type: none"> 以下のいずれかのデバイスステート遷移を検出したとき： <ul style="list-style-type: none"> - USB バスリセットを検出 - Suspended ステートを検出 - SET_ADDRESS リクエストを受信 - SET_CONFIGURATION リクエストを受信 	デバイス	INTSTS0. DVSQ[2:0]
CTRT	コントロール転送ステージ遷移割り込み	<ul style="list-style-type: none"> コントロール転送ステージ遷移を、以下のいずれかの状態の発生により検出したとき： <ul style="list-style-type: none"> - セットアップステージ完了 - コントロールライト転送ステータスステージ遷移発生 - コントロールリード転送ステータスステージ遷移発生 - コントロール転送完了 - コントロール転送シーケンスエラー発生 	デバイス	INTSTS0. CTSQ[2:0]
BEMP	バッファエンプティ割り込み	<ul style="list-style-type: none"> FIFO バッファ中の全データを送信しバッファが空になったとき 最大パケットサイズを超えたパケットを受信したとき 	ホストまたはデバイス	BEMPSTS. PIPEnBEMP
NRDY	バッファノットレディ割り込み	ホストコントローラモード時： <ul style="list-style-type: none"> 発行したトークンに対して周辺デバイス側からの STALL 応答を受信したとき 発行したトークンに対して、周辺デバイス側から応答が正しく受信できなかったとき (無応答が3回連続、またはパケット受信エラーが3回連続) アイソクロナス転送時にオーバーランエラーまたはアンダーランエラーが発生したとき デバイスコントローラモード時： <ul style="list-style-type: none"> PID[1:0] ビットが 01b (BUF) のときに、IN トークンまたは OUT トークンに対して NAK を応答したとき アイソクロナス転送でデータ受信時に CRC エラーまたはビットスタッフィングエラーが発生したとき アイソクロナス転送でデータ受信時にオーバーラン/アンダーランが発生したとき 	ホストまたはデバイス	NRDYSTS. PIPEnNRDY
BRDY	バッファレディ割り込み	<ul style="list-style-type: none"> バッファがレディ (読み出しもしくは書き込み可能状態) になったとき 	ホストまたはデバイス	BRDYSTS. PIPEnBRDY
OVRCCR	オーバーカレント入力変化割り込み	<ul style="list-style-type: none"> USB_OVRCURA 入力端子、または USB_OVRCURB 入力端子の状態変化を検出したとき (Low→High または High→Low) 	ホスト	INTSTS1. OVRCCR
BCHG	バス変化割り込み	<ul style="list-style-type: none"> USB バスステートの変化を検出したとき 	ホストまたはデバイス	SYSSTS0. LNST[1:0]
DTCH	フルスピード動作時切断検出	<ul style="list-style-type: none"> フルスピード動作時に周辺デバイスの切断を検出したとき 	ホスト	DVSTCTRO. RHST[2:0]
ATTCH	デバイス接続検出割り込み	<ul style="list-style-type: none"> USB バスで J-State または K-State を継続的に 2.5μs 検出したときこの割り込みを使って、周辺デバイスが接続されているかどうかを確認できます。 	ホスト	—

表 31.14 割り込み要因 (2/2)

1にするビット	名称	割り込み要因	対象となるコントローラ機能	ステータスフラグ
EOFERR	EOFエラー検出割り込み	• 周辺デバイスのEOFエラーを検出したとき	ホスト	—
SACK	SETUP正常割り込み	• SETUPトランザクションの正常応答 (ACK) を受信したとき	ホスト	—
SIGN	SETUPエラー割り込み	• SETUPトランザクションのエラー (無応答またはACKパケット破損) を3回連続で検出したとき	ホスト	—

注 1. この割り込みは、ホストコントローラモードでも発生しますが、通常はホストコントローラモードでは使用しません。

図 31.10 に USBFS 割り込みに関連する回路を示します。




図 31.10 USBFS 割り込みに関連する回路

表 31.15 に USBFS が発生させる割り込みの一覧を示します。

表 31.15 USBFSの割り込み

割り込み名	割り込みステータスフラグ	DTCの起動	DMACの起動	優先順位
USBFS_D0FIFO	DMA転送要求0	可能	可能	高 ↑
USBFS_D1FIFO	DMA転送要求1	可能	可能	
USBFS_USBI	VBUS割り込み、レジューム割り込み、フレーム番号更新割り込み、デバイスステート遷移割り込み、コントロール転送ステージ遷移割り込み、バッファエンプティ割り込み、バッファノットレディ割り込み、バッファレディ割り込み、オーバーカレント入力変化割り込み、バス変化割り込み、フルスピード動作時切断検出割り込み、デバイス接続検出割り込み、EOFエラー検出割り込み、SETUP正常動作割り込み、SETUPエラー割り込み	不可能	不可能	低
USBFS_USBR	VBUS割り込み、レジューム割り込み、オーバーカレント入力変化割り込み、バス変化割り込み	不可能	不可能	—

31.3.3 割り込みの説明

31.3.3.1 BRDY 割り込み

BRDY 割り込みは、ホストコントローラモードとデバイスコントローラモードのどちらを選択しても発生します。ここでは、USBFS が BRDYSTS の関連するビットを 1 にする条件について説明します。これらの条件の下では、ソフトウェアで当該パイプに関連付けられている BRDYENB レジスタのビットを 1 にし、かつ、INTENB0.BRDYE ビットを 1 にしていれば、USBFS は BRDY 割り込みを発生させます。

BRDY 割り込みは、各パイプの SOFCFG.BRDYM ビットおよび PIPECFG.BFRE ビットの設定により、発生条件およびクリア条件が異なります。

(1) SOFCFG.BRDYM ビットが 0 かつ PIPECFG.BFRE ビットが 0 のとき

この設定の場合、BRDY 割り込みは FIFO ポートにアクセス可能になったことを示す割り込みになります。

USBFS は、以下のいずれかの条件のときに、内部 BRDY 割り込み要求トリガを発生させ、選択パイプに関連付けられている BRDYSTS.PIPE_nBRDY ビットを 1 にします。

(a) 送信パイプの場合

- ソフトウェアで DIR ビットを 0 から 1 に変更したとき
- パイプに割り付けた FIFO バッファへの CPU からの書き込みが不可能な状態のとき (BSTS ビットの読み出し値が 0 のとき) に、パイプのバケット送信が完了したとき
- FIFO バッファをダブルバッファモードに設定しているときで、片方の FIFO バッファ書き込み完了時にもう一方の FIFO バッファが空であったとき
- FIFO バッファへの書き込み中にもう一方の FIFO バッファへの送信が完了しても、現在書き込み中の面が書き込み完了になるまでは要求トリガは発生しません
- 転送タイプがアイソクロナスのパイプにおいて、ハードウェアによるバッファフラッシュが発生したとき
- PIPE_nCTR.ACLRM ビットに 1 を書くことより、FIFO バッファが書き込み不可能な状態から書き込み可能な状態になったとき

DCP に対しては (すなわち、コントロール転送でのデータ送信においては) 要求トリガは発生しません。

(b) 受信パイプの場合

- 当該パイプに割り付けた FIFO バッファへの CPU からの読み出しが不可能な状態のとき (BSTS ビットの読み出し値が 0 のとき) に、パケット受信が正常に完了し、FIFO バッファが読み出し可能状態になったとき。DATA-PID 不一致のトランザクションに対し、要求トリガは発生しません。
- FIFO バッファをダブルバッファモードに設定しているときで、片方の FIFO バッファ読み出し完了時にもう一方の FIFO バッファも読み出し可能であったとき。FIFO バッファからの読み出し中にもう一方の FIFO バッファが受信を完了しても、現在読み出し中の面が読み出し完了になるまで要求トリガは発生しません。

デバイスコントローラモードでは、コントロール転送のステータスステージでは BRDY 割り込みは発生しません。選択パイプの PIPE_nBRDY 割り込みステータスは、関連する PIPE_nBRDY ビットにソフトウェアで 0 を書くことにより 0 にすることが可能です。この場合、他の PIPE_nBRDY ビットは 1 にしてください。

BRDY ステータスのクリアは、FIFO バッファへのアクセスを行う前に実施してください。

(2) SOFCFG.BRDYM ビットが 0 かつ PIPECFG.BFRE ビットが 1 のとき

この設定の場合、USBFS は、受信パイプにおいて 1 転送分の全データ読み出し完了時に BRDY 割り込みを発生させ、BRDYSTS レジスタの当該パイプに関連付けられているビットを 1 にします。

USBFS は、以下のいずれかのときに、1 転送における最後のデータを受信したと判定します。

- Zero-Length パケットを含むショートパケットを受信したとき

- パイプ n トランザクションカウンタレジスタ (PIPE n TRN) を使用し、PIPE n TRN.TRNCNT[15:0] ビット設定値分のパケットを受信したとき

上記判定条件を満たした後、そのデータの読み出しが完了したときに、USBFS は 1 転送分の全データ読み出し完了と判断します。

FIFO バッファが空の状態では Zero-Length パケットを受信した場合は、FIFO ポートコントロールレジスタの FRDY ビットが 1、DTLN[8:0] ビットが 0 の状態になった時点で、USBFS は 1 転送分の全データ読み出し完了と判断します。この場合、次の転送を開始するためには、関連するポートコントロールレジスタの BCLR ビットにソフトウェアで 1 を書いてください。この設定の場合には、USBFS は送信パイプに対して BRDY 割り込みを検出しません。

パイプの PIPE n BRDY 割り込みステータスは、関連する BRDYSTS.PIPE n BRDY ビットにソフトウェアで 0 を書くことにより 0 にすることが可能です。この場合、他の PIPE n BRDY ビットは 1 にしてください。

このモードを使用するときには、1 転送分のすべてのデータの処理を終了するまで PIPECFG.BFRE ビットの設定値を変更しないでください。途中で PIPECFG.BFRE ビットを変更する場合には、PIPECTR.ACLRM ビットによりパイプの FIFO バッファをすべてクリアしてください。

(3) SOFCFG.BRDYM ビットが 1 かつ PIPECFG.BFRE ビットが 0 のとき

この設定の場合、BRDYSTS.PIPE n BRDY ビットの値は各パイプの BSTS ビットに連動します。すなわち、BRDY 割り込みステータスビット (PIPE n BRDY) は FIFO バッファの状態によって USBFS が 1 または 0 にします。

(a) 送信パイプの場合


BRDY 割り込みステータスビットは、FIFO バッファにデータが書き込み可能な状態であれば 1 になり、書き込み不可能な状態になれば 0 になります。送信方向の DCP が書き込み可能であっても、BRDY 割り込みは発生しません。

(b) 受信パイプの場合

BRDY 割り込みステータスビットは、FIFO バッファからデータが読み出し可能であれば 1 になり、すべてのデータを読み出したら (読み出しが不可能になったら) 0 になります。

FIFO バッファが空の状態では Zero-Length パケットを受信した場合、ソフトウェアで BCLR に 1 を書くまで、関連するビットには 1 が表示され BRDY 割り込みは発生し続けます。この設定の場合、ソフトウェアで PIPE n BRDY ビットを 0 にすることはできません。

SOFCFG.BRDYM ビットが 1 のときは、全パイプの PIPECFG.BFRE ビットは 0 にしてください。

 31.11 に、BRDY 割り込み発生タイミングを示します。




図 31.11 BRDY 割り込み発生タイミング

INTSTS0.BRDY ビットがクリアされる条件は、表 31.16 に示すように、SOFCFG.BRDYM ビットの設定値によって異なります。

表 31.16 BRDY ビットクリア条件

BRDYM ビット	BRDY ビットのクリア条件
0	ソフトウェアで BRDYSTS レジスタの全ビットを 0 にしたとき
1	全パイプの BSTS ビットが 0 にクリアされたとき

31.3.3.2 NRDY 割り込み

ソフトウェアで PID=BUF に設定したパイプに対して、USBFS が内部 NRDY 割り込み要求を発生させた場合に、USBFS は関連する NRDYSTS.PIPEnNRDY ビットを 1 にします。ソフトウェアによって NRDYENB レジスタの関連するビットを 1 にしている場合、USBFS は INTSTS0.NRDY ビットを 1 にし、USBFS 割り込みを発生させます。

USBFS が、あるパイプに対して内部 NRDY 割り込み要求を発生させる条件を以下に示します。

ホストコントローラモードでの SETUP トランザクション実行時は、内部 NRDY 割り込み要求を発生させません。ホストコントローラモード時の SETUP トランザクションでは、SACK 割り込みまたは SIGN 割り込みを検出します。

デバイスコントローラモードでのコントロール転送ステータスステージ実行時は、内部 NRDY 割り込み要求を発生させません。

(1) ホストコントローラモード時

(a) 送信パイプの場合

USBFS は、以下のいずれかの条件を満たした場合に、NRDY 割り込みを検出します。

- 転送タイプがアイソクロナスのパイプにおいて、FIFO バッファに送信データがない状態で OUT トークン発行タイミングに達したとき。このとき USBFS は、OUT トークンに続けて Zero-Length パケットを送信し、関連する NRDYSTS.PIPEnNRDY ビットを 1 にし、FRMNUM.OVRN ビットも 1 にします。
- 転送タイプがアイソクロナス以外のパイプ、かつ SETUP トランザクション以外の通信において、以下の 2 つのケースが任意の組み合わせで 3 回連続で発生したとき：
 - 周辺デバイスからの応答がないとき（周辺デバイスからのハンドシェイクパケットを検出する前にタイムアウトが検出される時）
 - 周辺デバイスからのパケットにエラーが検出される時。このとき USBFS は、関連する PIPEnNRDY ビットを 1 にし、当該パイプの関連する PID[1:0] ビットの設定値を NAK に変更します。
- SETUP トランザクション以外の通信において、周辺デバイスから STALL ハンドシェイクを受信したとき。このとき USBFS は、関連する PIPEnNRDY ビットを 1 にし、関連するパイプの PID[1:0] ビットの設定値を STALL (11b) に変更します。

(b) 受信パイプの場合

- 転送タイプがアイソクロナスのパイプにおいて、IN トークン発行タイミングに達したが、FIFO バッファに空きがないとき。このとき USBFS は、IN トークンに対する受信データを破棄し、当該パイプの関連する PIPEnNRDY ビットを 1 にし、OVRN ビットも 1 にします。さらに、IN トークンに対する受信データにパケットエラーを検出した場合には、USBFS は FRMNUM.CRCE ビットも 1 にします。
- 転送タイプがアイソクロナス以外のパイプにおいて、以下の 2 つのケースが任意の組み合わせで 3 回連続で発生したとき：
 - USBFS が発行した IN トークンに対して周辺デバイスから応答がないとき（周辺デバイスからの DATA パケットを検出する前にタイムアウトが検出される時）
 - 周辺デバイスからのパケットにエラーが検出される時。このとき USBFS は、関連する PIPEnNRDY ビットを 1 にし、当該パイプの関連する PID[1:0] ビットの設定値を NAK に変更します。
- 転送タイプがアイソクロナスのパイプにおいて、IN トークンに対して周辺デバイスから応答がない（周辺デバイスからの DATA パケットを検出する前にタイムアウトが検出される時）、または周辺デバイスからのパケットにエラーが検出される時。このとき USBFS は、当該パイプの関連する PIPEnNRDY ビットを 1 にします。当該パイプの PID[1:0] ビットの設定値変更は行いません。
- 転送タイプがアイソクロナスのパイプにおいて、受信したデータパケットに CRC エラーまたはビットスタッピングエラーが検出される時。このとき USBFS は、当該パイプの関連する PIPEnNRDY ビットを 1 にし、CRCE ビットを 1 にします。

- STALL ハンドシェイクを受信したとき。このとき USBFS は、当該パイプの関連する PIPEnNRDY ビットを 1 にし、関連するパイプの PID[1:0] ビットの設定値を STALL に変更します。

(2) デバイスコントローラモード時

(a) 送信パイプの場合

- FIFO バッファに送信データがない状態で IN トークンを受信したとき。このとき USBFS は、IN トークン受信時に NRDY 割り込み要求を発生させ NRDYSTS.PIPEnNRDY ビットを 1 にします。割り込み発生パイプの転送タイプがアイソクロナスの場合、USBFS は Zero-Length パケットを送信し、FRMNUM.OVRN ビットを 1 にします。

(b) 受信パイプの場合

- OUT トークンを受信したが、FIFO バッファに空きがないとき。割り込み発生パイプの転送タイプがアイソクロナスの場合、OUT トークン受信時に USBFS は NRDY 割り込み要求を発生させ、PIPEnNRDY ビットを 1 にし、OVRN ビットを 1 にします。割り込み発生パイプの転送タイプがアイソクロナス以外の場合、OUT トークンに続くデータ受信後 NAK ハンドシェイクが送信されるときに USBFS は NRDY 割り込み要求を発生させ、PIPEnNRDY ビットを 1 にします。DATA-PID 不一致の発生による再送時には、NRDY 割り込み要求を発生させません。また、DATA パケットにエラーがある場合にも、NRDY 割り込み要求を発生させません。
- 転送タイプがアイソクロナスのパイプにおいて、インターバルフレーム内にトークンが正常受信されなかったとき。このとき USBFS は、SOF 受信のタイミングで NRDY 割り込み要求を発生させ、PIPEnNRDY ビットを 1 にします。

図 31.12 に、デバイスコントローラモード時の NRDY 割り込み発生タイミングを示します。




図 31.12 デバイスコントローラモード時の NRDY 割り込み発生タイミング

31.3.3.3 BEMP 割り込み

ソフトウェアで PID = BUF に設定したパイプに対して、BEMP 割り込みを検出すると、USBFS は関連する BEMPSTS.PIPEnBEMP ビットを 1 にします。ソフトウェアによって BEMPENB レジスタの関連するビットを 1 にしている場合、USBFS は INTSTS0.BEMP ビットを 1 にし、USBFS 割り込みを発生させます。以下に、USBFS が内部 BEMP 割り込み要求を発生させる条件を示します。

(1) 送信パイプの場合

送信完了時 (Zero-Length パケットの送信時を含む) に、関連するパイプの FIFO バッファが空のとき、シングルバッファモード時は、DCP 以外のパイプに対しては BRDY 割り込みと同時に内部 BEMP 割り込み要求を発生させます。以下のいずれかの場合は、内部 BEMP 割り込み要求を発生させません。

- ダブルバッファモードで、片方の FIFO バッファからのデータ送信完了時に、CPU または DMAC/DTC が CPU 側の FIFO バッファに対する書き込みを開始しているとき
- PIPEnCTR.ACLRM ビットまたはポートコントロールレジスタの BCLR ビットを 1 にしてバッファをクリア (空) にしたとき
- デバイスコントローラモードでのコントロール転送ステータスステージの IN 転送 (Zero-Length パケット送信) を実行したとき

(2) 受信パイプの場合

指定された最大パケットサイズより大きなデータパケットサイズを正常受信したとき。このとき USBFS は、BEMP 割り込み要求を発生させ、関連する BEMPSTS.PIPEnBEMP ビットを 1 にし、受信データを破棄し、当該パイプの関連する PID[1:0] ビットの設定を STALL (11b) に変更します。USBFS は、ホストコントローラモードでは応答を返さず、デバイスコントローラモードでは STALL 応答を行います。

以下のいずれかの場合は、内部 BEMP 割り込み要求を発生させません。

- 受信データに CRC エラーまたはビットスタッフィングエラーを検出したとき
- SETUP トランザクション実行時
 - BEMPSTS.PIPEnBEMP ビットに 0 を書くことにより、ステータスをクリアすることが可能です
 - BEMPSTS.PIPEnBEMP ビットに 1 を書いても、動作に影響ありません

図 31.13 に、デバイスコントローラモード時の BEMP 割り込み発生タイミングを示します。




図 31.13 デバイスコントローラモード時の BEMP 割り込み発生タイミング

31.3.3.4 デバイスステート遷移割り込み (デバイスコントローラモード時)

図 31.14 に、USBFS のデバイスステート遷移図を示します。USBFS はデバイスステートを制御し、デバイスステート遷移割り込みを発生させます。ただし、Suspended ステートからの復帰 (レジューム信号検出) は、レジューム割り込みで検出します。デバイスステート遷移割り込みの許可/禁止は、INTENB0 レジスタで個別に指定できます。状態が変化したデバイスは、INTSTS0.DVSQ[2:0] ビットで確認できます。

Default ステートに遷移する場合には、USB バスリセット検出後に、デバイスステート遷移割り込みが発生します。

デバイスステートは USBFS が制御し、デバイスステート遷移割り込みはデバイスコントローラモードでのみ発生させることが可能です。




図 31.14 デバイスステートの遷移

31.3.3.5 コントロール転送ステージ遷移割り込み (デバイスコントローラモード時)

図 31.15 に USBFS のコントロール転送ステージ遷移図を示します。USBFS はコントロール転送のシーケンスを制御し、コントロール転送ステージ遷移割り込みを発生させます。コントロール転送ステージ遷移割り込みは、INTENB0 レジスタで個別に許可または禁止できます。遷移が発生した転送ステージは、INTSTS0.CTSQ[2:0] ビットで確認できます。

コントロール転送ステージ遷移割り込みは、デバイスコントローラモードでのみ発生します。ここではコントロール転送のシーケンスエラーについて説明します。エラーが発生した場合は、DCPCTR.PID[1:0] ビットが 1xb (STALL 応答) になります。

(1) コントロールリード転送エラー

- データステージの IN トークンに対して一度もデータ転送していない状態で OUT トークンを受信
- ステータスステージで IN トークンを受信
- ステータスステージで DATAPID = DATA0 のデータパケットを受信

(2) コントロールライト転送エラー

- データステージの OUT トークンに対して一度も ACK 応答していない状態で IN トークンを受信
- データステージで最初のデータパケットとして DATAPID = DATA0 のデータパケットを受信
- ステータスステージで OUT トークンを受信

(3) コントロールライトノーデータ転送エラー

- ステータスステージで OUT トークンを受信

コントロールライト転送データステージで、受信データ長が USB リクエストの wLength 値を超えた場合は、コントロール転送シーケンスエラーと認識されません。コントロールリード転送ステータスステージで、Zero-Length パケット以外のパケット受信には、ACK 応答を行い転送は正常終了します。

シーケンスエラーによる CTRT 割り込み発生時 (INTSTS0.CTRT = 1) は、CTRT ビットに 0 を書いて割り込みステータスクリアが行われるまで、CTSQ[2:0] = 110b の値が保持されます。CTSQ[2:0] = 110b が保持されている状態では、新しい USB リクエストを受信しても、セットアップステージ完了の CTRT 割り込みは発生しません。セットアップステージ完了ステータスは USBFS が保持しており、ソフトウェアによる割り込みステータスクリア後に、USBFS が CTRT 割り込みを発生させます。




図 31.15 コントロール転送ステージの遷移

31.3.3.6 フレーム番号更新割り込み

ホストコントローラモードでは、フレーム番号が更新されると割り込みが発生します。

デバイスコントローラモードでは、フレーム番号が更新されると SOFR 割り込みが発生します。USBFS は、フルスピード動作中に新しい SOF パケットを検出すると、フレーム番号を更新して SOFR 割り込みを発生させます。

31.3.3.7 VBUS 割り込み

USB_VBUS 端子レベルに変化があった場合に VBUS 割り込みが発生します。INTSTS0.VBSTS ビットにて USB_VBUS 端子のレベルを確認できます。VBUS 割り込みによって、ホストコントローラの接続および切断の確認ができます。ホストコントローラが接続された状態でシステムが起動された場合は、USB_VBUS 端子レベルが変化しないため、最初の VBUS 割り込みは発生しません。

31.3.3.8 レジューム割り込み

デバイスコントローラモードでは、デバイスステートが Suspended ステートで USB バスステートが変化 (J-State → K-State または J-State → SE0) したときにレジューム割り込みが発生します。レジューム割り込みによって Suspended ステートからの復帰を検出します。

ホストコントローラモードでは、レジューム割り込みは発生しません。USB バスステートの変化は BCHG 割り込みを用いて検出してください。

31.3.3.9 OVRCCR 割り込み

USB_OVRCURA 端子レベルまたは USB_OVRCURB 端子レベルに変化があった場合に、OVRCCR 割り込みが発生します。SYSSTS0.OVCMON[1:0] ビットで、USB_OVRCURA 端子および USB_OVRCURB 端子のレベルを確認できます。OVRCCR 割り込みによって外部電源 IC からオーバーカレント検出の確認ができます。

OTG 接続時には、OVRCCR 割り込みで VBUS コンパレータ変化検出の確認ができます。

31.3.3.10 BCHG 割り込み

USB バスステートに変化があった場合に、BCHG 割り込みが発生します。BCHG 割り込みは、ホストコントローラモードでの周辺デバイスの接続、リモートウェイクアップの検出に使用します。BCHG 割り込みは、ホストコントローラモードとデバイスコントローラモードの両方で発生します。

31.3.3.11 DTCH 割り込み

ホストコントローラモード時に USB バス切断を検出した場合、DTCH 割り込みが発生します。USBFS は、USB2.0 規格に準じてバス切断を検出します。

割り込みが検出されたら、当該ポートに対して通信を行っているすべてのパイプをソフトウェアで終了させてください。通信を終了したパイプは、当該ポートへのバス接続 (ATTCH 割り込み発生) 待ちの状態に遷移します。関連する割り込み許可ビットの設定値にかかわらず、USBFS ハードウェアは以下の処理を行います。

- DTCH 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- DTCH 割り込みが発生したポートをアイドル状態に遷移させる

31.3.3.12 SACK 割り込み

ホストコントローラモード時に、送信した Setup パケットに対して周辺デバイスからの ACK 応答を受信した場合に、SACK 割り込みが発生します。SACK 割り込みにより、SETUP トランザクションが正常に終了したことを知ることができます。

31.3.3.13 SIGN 割り込み

ホストコントローラモード時に、送信した Setup パケットに対して周辺デバイスからの ACK 応答を 3 回連続で正常に受信できなかった場合、SIGN 割り込みが発生します。SIGN 割り込みを使用して、周辺デバイスが ACK を送信しなかった場合や、ACK パケットの破損を検出することが可能です。

31.3.3.14 ATTCH 割り込み

ホストコントローラモード時、USB ポートにフルスピード信号レベルの J-State または K-State を 2.5 μ s 間検出した場合、ATTCH 割り込みが発生します。ATTCH 割り込み検出条件は、具体的には以下のとおりです。

- K-State、SE0、または SE1 から J-State に変化し、J-State のまま 2.5 μ s 間継続したとき
- J-State、SE0、または SE1 から K-State に変化し、K-State のまま 2.5 μ s 間継続したとき

31.3.3.15 EOFERR 割り込み

USB2.0 規格で定められている EOF2 タイミング時点で通信が終了しないことを USBFS が検出した場合、EOFERR 割り込みが発生します。

割り込み検出時には、該当ポートに対して通信を行っているパイプをすべてソフトウェアで終了させ、該当ポートへの再エニュメレーションを行ってください。関連する割り込み許可ビットの設定値にかかわらず、USBFS ハードウェアは以下の処理を行います。

- EOFERR 割り込みを検出したポートの DVSTCTR0.UACT ビットを 0 にする
- EOFERR 割り込みが発生したポートをアイドル状態に遷移させる

31.3.4 パイプコントロール

表 31.17 に USBFS のパイプ設定項目一覧を示します。USB データ転送は、ソフトウェアがエンドポイントと関連付けた論理パイプにて行います。USBFS にはデータ転送用に 10 本のパイプがあります。各パイプは、ユーザシステムの仕様に合わせて設定を行ってください。

表 31.17 パイプ設定項目

レジスタ名	ビット名	設定内容	備考
DCPCFG PIPECFG	TYPE	転送タイプ	パイプ1~9：設定可能
	BFRE	BRDY 割り込みモード	パイプ1~5：設定可能
	DBLB	ダブルバッファ選択	パイプ1~5：設定可能
	DIR	転送方向選択	INまたはOUT設定可能
	EPNUM	エンドポイント番号	パイプ1~9：設定可能 パイプ使用時は0000b以外に設定
	SHTNAK	転送終了時のパイプ禁止選択	パイプ1~2：バルク転送時のみ設定可能 パイプ3~5：設定可能
DCPMAXP PIPEMAXP	DEVSEL	デバイス選択	ホストコントローラモード時のみ参照
	MXPS	最大パケットサイズ	USB2.0規格準拠
PIPEPERI	IFIS	バッファフラッシュ	パイプ1~2：アイソクロナス転送時のみ設定可能 パイプ3~9：設定不可能
	IITV	インターバルカウンタ	パイプ1~2：アイソクロナス転送時のみ設定可能 パイプ3~5：設定不可能 パイプ6~9：ホストコントローラモード時のみ設定可能
DCPCTR PIPECTR	BSTS	バッファステータス	DCPはISELビットにより、受信/送信バッファ状態を切り替えます。
	INBUFM	INバッファモニタ	パイプ1~5のみ搭載
	SUREQ	SETUPリクエスト	DCPのみ設定可能、ホストコントローラモード時のみ制御
	SUREQCLR	SUREQクリア	DCPのみ設定可能、ホストコントローラモード時のみ制御
	ATREPM	自動応答モード	パイプ1~5：デバイスコントローラモード時のみ設定可能
	ACLRM	自動バッファクリア	パイプ1~9：設定可能
	SQCLR	シーケンスクリア	データトグルビットのクリア
	SQSET	シーケンスセット	データトグルビットのセット
	SQMON	シーケンスモニタ	データトグルビットの監視
	PBUSY	パイプビジーステータス	-
	PID	応答PID	31.3.4.6 応答PIDを参照してください。
PIPEnTRE	TRENB	トランザクションカウンタ許可	パイプ1~5：設定可能
	TRCLR	カレントトランザクションカウンタのクリア	パイプ1~5：設定可能
PIPEnTRN	TRNCNT	トランザクションカウンタ	パイプ1~5：設定可能

31.3.4.1 パイプコントロールレジスタの切り替え手順

パイプコントロールレジスタの以下のビットは、USB 通信が禁止 (PID = NAK) されているときのみ書き換えが可能になります。

USB 通信が許可 (PID = BUF) されている状態で、以下のレジスタおよびビットを変更しないでください。

- DCPCFG レジスタ、DCPMAXP レジスタの各ビット
- DCPCTR.SQCLR、SQSET ビット
- PIPECFG レジスタ、PIPEMAXP レジスタ、PIPEPERI レジスタの各ビット
- PIPEnCTR.ATREPM、ACLRM、SQCLR、SQSET ビット
- PIPEnTRE レジスタ、PIPEnTRN レジスタの各ビット

USB 通信が許可 (PID = BUF) されている状態で、上記の各ビットを設定する場合は、以下の手順で行ってください。

1. パイプコントロールレジスタのビット変更要求が発生します。
2. 当該パイプの PID[1:0] ビットを NAK にします。
3. 当該パイプの PBUSY ビットが 0 になるまで待ちます。
4. パイプコントロールレジスタのビット設定を開始します。

パイプコントロールレジスタの以下のビットは、CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0] ビットに選択パイプ情報が設定されていない場合のみ書き換えが可能です。

CURPIPE[3:0] ビット設定中には以下のレジスタを設定しないでください。

- DCPCFG レジスタ、DCPMAXP レジスタの各ビット
- PIPECFG レジスタ、PIPEMAXP レジスタ、PIPEPERI レジスタの各ビット

パイプ情報を変更する場合には、ポート選択レジスタの CURPIPE[3:0] ビットの設定を変更パイプ以外に指定してください。DCP についてはパイプ情報修正後、ポートコントロールレジスタの BCLR ビットにてバッファのクリア処理をしてください。

31.3.4.2 転送タイプ

PIPECFG.TYPE[1:0] ビットで各パイプに以下の転送タイプを設定します。

- DCP : 設定不要 (コントロール転送固定)
- パイプ 1 ~ 2 : バルク転送またはアイソクロナス転送を設定
- パイプ 3 ~ 5 : バルク転送を設定
- パイプ 6 ~ 9 : インタラプト転送を設定

31.3.4.3 エンドポイント番号

PIPECFG.EPNUM[3:0] ビットにて、各パイプのエンドポイント番号を設定します。DCP は、エンドポイント 0 に固定されています。他のパイプは、エンドポイント 1 からエンドポイント 15 までの設定が可能です。

- DCP : 設定不要 (エンドポイント 0 固定)
- パイプ 1 ~ 9 : エンドポイント番号 1 から 15 までを選択して設定。PIPECFG.DIR ビットと EPNUM[3:0] ビットの組み合わせが重複しないように設定する必要があります

31.3.4.4 最大パケットサイズ設定

DCP_{MAXP}.MXPS[6:0] ビットおよび PIPE_{MAXP}.MXPS[8:0] ビットにて各パイプの最大パケットサイズを設定します。DCP およびパイプ 1～5 は USB2.0 規格で定義されているすべての最大パイプサイズに設定が可能です。パイプ 6～9 では、64 バイトが最大パケットサイズです。最大パケットサイズは、転送を開始 (PID=BUF) する前に、以下のように設定してください。

- DCP : 8、16、32、64 から選択して設定
- パイプ 1～5 : バルク転送時は 8、16、32、64 から選択して設定
- パイプ 1～2 : アイソクロナス転送時は 1 から 256 の値を設定
- パイプ 6～9 : 1 から 64 の値を設定

31.3.4.5 トランザクションカウンタ (受信方向パイプ 1～5)

USBFS は、データパケット受信方向で、指定回数のトランザクションが終了した場合に、転送終了と認識します。トランザクションカウンタには、実行トランザクション回数を指定する PIPE_nTRN レジスタと、実行されたトランザクションを内部でカウントするカレントカウンタがあります。PIPECFG.SHTNAK ビットが 1 の状態でカレントカウンタの値がトランザクションの指定回数と一致すると、関連する PIPE_nCTR.PID[1:0] ビットが NAK に設定され、次の転送を禁止状態にします。PIPE_nTRE.TRCLR ビットにて、トランザクションカウンタ機能のカレントカウンタを初期化し、トランザクションを最初からカウントし直すことができます。PIPE_nTRE.TRENB ビットの設定により、PIPE_nTRN レジスタ読み出し時のデータは以下のように異なります。

- TRENB ビットが 0 : トランザクションカウンタの設定値を読み出し可能
- TRENB ビットが 1 : 内部でカウントした実行済みトランザクション数を示すカレントカウンタ値を読み出し可能

TRCLR ビットの操作には、以下の制限事項があります。

- トランザクションカウント中かつ PID=BUF の場合、カレントカウンタはクリア不可
- バッファ内にデータが残っている状態ではカレントカウンタはクリア不可

31.3.4.6 応答 PID

DCPCTR レジスタおよび PIPE_nCTR レジスタの PID[1:0] ビットで、各パイプの応答 PID を設定します。ここでは、各応答 PID 設定における USBFS の動作について説明します。

(1) ソフトウェアの応答 PID 設定 (ホストコントローラモード時)

応答 PID を選択して、以下のようにトランザクションの実行について指定します。

- NAK 設定 : パイプ禁止状態かつトランザクション実行なし
- BUF 設定 : FIFO バッファの状態に応じて下記のトランザクションを実行
 - OUT 方向の場合 : FIFO バッファに送信データがある場合、OUT トークンを発行
 - IN 方向の場合 : FIFO バッファに空きがあり受信可能な場合に、IN トークンを発行
- STALL 設定 : パイプ禁止状態かつトランザクション実行なし

注 . DCP の SETUP トランザクションを実行するには、DCPCTR.SUREQ ビットを使用してください。

(2) ソフトウェアの応答 PID 設定 (デバイスコントローラモード時)

応答 PID を選択して、以下のようにホストからのトランザクションに反応します。

- NAK 設定 : 発生したすべてのトランザクションに対して NAK 応答を返答
- BUF 設定 : FIFO バッファの状態に応じてトランザクションに反応
- STALL 設定 : 発生したすべてのトランザクションに対して STALL 応答を返答

注. SETUP トランザクションに対しては、PID[1:0] ビットの設定にかかわらず、常に ACK 応答し、レジスタに USB リクエストを格納します。

以下の (3) および (4) では、特定のトランザクションの結果に従って USBFS が PID[1:0] ビットに書き込みを行う状況について説明します。

(3) ハードウェアの応答 PID 設定 (ホストコントローラモード時)

- NAK 設定：以下の場合に PID = NAK となり、トークンの発行が自動的に停止
 - アイソクロナス以外の転送で、NRDY 割り込みが発生したとき (詳細は、[31.3.3.2 NRDY 割り込み](#)を参照してください。)
 - バルク転送時で PIPECFG.SHTNAK ビットが 1 の場合にショートパケットを受信したとき
 - バルク転送時で PIPECFG.SHTNAK ビットが 1 の場合にトランザクションカウンタが終了したとき
- BUF 設定：USBFS によるこの設定の書き込みはなし
- STALL 設定：以下の場合に PID = STALL となり、トークンの発行が自動的に停止
 - 送信したトークンに対して STALL を受信したとき
 - 最大パケットサイズより大きなデータパケットを受信したとき

(4) ハードウェアの応答 PID 設定 (デバイスコントローラモード時)

- NAK 設定：以下の場合に PID = NAK となり、トランザクションに対し NAK 応答が発生
 - SETUP トークンを正常に受信したとき (DCP のみ)
 - バルク転送時で PIPECFG.SHTNAK ビットが 1 の場合に、トランザクションカウンタが終了したとき、またはショートパケットを受信したとき
- BUF 設定：USBFS による BUF 書き込みはなし
- STALL 設定：以下の場合に PID = STALL となり、トランザクションに対し STALL 応答が発生
 - 最大パケットサイズより大きなデータパケットを受信したとき
 - コントロール転送シーケンスエラーを検出したとき (DCP のみ)

31.3.4.7 データ PID シーケンスビット

コントロール転送のデータステージ、バルク転送、インタラプト転送において正常なデータ転送が行われると、USBFS がデータ PID のシーケンスビットを自動的にトグルします。次に送出されるデータ PID のシーケンスビットは、DCPCTR レジスタおよび PIPEnCTR レジスタの SQMON ビットにて確認できます。データ送信時は ACK ハンドシェイク受信のタイミングでシーケンスビットが切り替わります。データ受信時は ACK ハンドシェイク送信のタイミングでシーケンスビットが切り替わります。DCPCTR レジスタの SQCLR ビットと PIPEnCTR レジスタの SQSET ビットで、データ PID シーケンスビットの変更が可能です。

デバイスコントローラモードでのコントロール転送では、ステージ遷移時に USBFS が自動的にシーケンスビットを設定します。セットアップステージ終了時は DATA1 が返されます。ステータスステージではシーケンスビットは参照せず、PID = DATA1 で応答します。このため、ソフトウェアによる設定は必要ありません。ただし、ホストコントローラモードでのコントロール転送では、ステージ遷移時にシーケンスビットをソフトウェアで設定する必要があります。

ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、ClearFeature リクエストの送信または受信時には、ソフトウェアでデータ PID シーケンスビットを設定する必要があります。

31.3.4.8 応答 PID = NAK 機能

USBFS には、トランザクションの最後のデータパケットの受信タイミングで、パイプ動作を禁止 (応答 PID = NAK) する機能があります。USBFS は、ショートパケット受信またはトランザクションカウンタでトランザクションの終了を自動識別します。PIPECFG.SHTNAK ビットが 1 の場合、この機能が有効です。

この機能を使用することで、FIFO バッファをダブルバッファモードで使用している場合に、転送単位でのデータパケットの受信が可能で、パイプ動作が禁止された場合は、ソフトウェアで再度パイプを許可 (応答 PID = BUF) する必要があります。

なお、応答 PID = NAK 機能はバルク転送時のみ動作することが可能です。

31.3.4.9 自動応答モード

バルク転送のパイプ (1 ~ 5) において、PIPEnCTR.ATREPM ビットを 1 にすると、自動応答モードとなります。OUT 転送時 (PIPECFG.DIR ビットが 0) には OUT-NAK モードとなり、IN 転送時 (DIR ビットが 1) には Null 自動応答モードとなります。

31.3.4.10 OUT-NAK モード

バルク OUT 転送のパイプにおいて、PIPEnCTR.ATREPM ビットを 1 にすると、OUT トークンに対して NAK 応答し、NRDY 割り込みを出力します。通常モードから OUT-NAK モードへ遷移させるためには、パイプ動作禁止状態 (PID[1:0] ビットが 00b (NAK 応答)) で、OUT-NAK モードを指定してください。次に、パイプ動作を許可 (PID[1:0] ビットが 01b (BUF 応答)) します。OUT-NAK モードが有効になります。パイプ動作禁止にする直前で OUT トークンを受け付けた場合は、そのトークンのデータは正常に受信され、ホストへ ACK 応答されます。

OUT-NAK モードから通常モードへ遷移させるためには、パイプ動作禁止状態 (NAK) で、OUT-NAK モードを解除してください。次に、パイプ動作を許可 (BUF) します。通常モードでは、OUT データ受信が可能となります。

31.3.4.11 Null 自動応答モード

バルク IN 転送のパイプにおいて、PIPEnCTR.ATREPM ビットを 1 にすると、Zero-Length パケットを送信し続けます。

通常モードから Null 自動応答モードへ遷移させるためには、パイプ動作禁止状態 (応答 PID = NAK) で、Null 自動応答モードを指定してください。次に、パイプ動作を許可 (応答 PID = BUF) します。Null 自動応答モードが有効になります。ただし、Null 自動応答モードを設定する場合は、バッファ内は空である必要があります。PIPEnCTR.INBUFM ビットが 0 であることを確認してください。INBUFM ビットが 1 の場合には、PIPEnCTR.ACLRM ビットによりバッファを空にしてください。また、Null 自動応答モードへの遷移中は、FIFO ポートからのデータ書き込みは行わないでください。

Null 自動応答モードから通常モードへ遷移させるためには、パイプ動作禁止状態 (応答 PID = NAK) を Zero-Length パケット送信分ウェイト (約 10 μ s) した後、Null 自動応答モードを解除してください。通常モードでは、FIFO ポートからの書き込みが可能となり、パイプ動作許可 (応答 PID = BUF) を行うことにより、ホストへのパケット送信が可能となります。

31.3.5 FIFO バッファ

USBFS はデータ転送用の FIFO バッファを備えており、これによって各パイプに使用されるメモリ領域を管理します。FIFO バッファの状態には、アクセス権がシステム (CPU 側) にある場合と USBFS (SIE 側) にある場合があります。

(1) バッファステータス

表 31.18 および表 31.19 に、USBFS のバッファステータスを示します。FIFO バッファステータスは、DCPCTR.BSTS ビットおよび PIPE_nCTR.INBUFM ビットを使用して確認できます。FIFO バッファの転送方向は、PIPECFG.DIR ビットまたは CFIFOSEL.ISEL ビット (DCP 選択時) で指定します。

INBUFM ビットは送信方向のパイプ 1 ~ 5 でのみ有効です。

送信側の転送パイプがダブルバッファモードを使用している場合、ソフトウェアは BSTS ビットを読み出して CPU 側の FIFO バッファステータスを監視し、INBUFM ビットを読み出して SIE 側の FIFO バッファステータスを監視します。CPU または DMAC/DTC による FIFO ポートへの書き込みが遅く、BEMP 割り込みではバッファの空き状態が判別できない場合に、ソフトウェアは INBUFM ビットで送信完了を確認できます。

表 31.18 BSTS ビットが示すバッファステータス

ISEL または DIR	BSTS	FIFO バッファステータス
0 (受信方向)	0	受信データなし、または受信中。 FIFO ポートからの読み出し不可能。
0 (受信方向)	1	受信データあり、または Zero-Length パケット受信。 FIFO ポートからの読み出し可能。 Zero-Length パケット受信時は読み出し不可能のためバッファクリアが必要。
1 (送信方向)	0	送信未完了。 FIFO ポートへの書き込み不可能。
1 (送信方向)	1	送信完了。 CPU は書き込み可能。

表 31.19 INBUFM ビットが示すバッファステータス

DIR	INBUFM	FIFO バッファステータス
0 (受信方向)	無効	無効。
1 (送信方向)	0	送信完了。 送信可能データなし。
1 (送信方向)	1	データが FIFO ポートからバッファへ書き込まれた。 送信可能データあり。

31.3.6 FIFO バッファクリア

表 31.20 に、FIFO バッファのクリア方式一覧を示します。FIFO バッファは、ポートコントロールレジスタの BCLR ビット、DnFIFOSEL.DCLRM ビット、または PIPEnCTR.ACLRM ビットでクリアできます。

パイプ 1～5 は、PIPECFG.DBLLB ビットにてシングルバッファまたはダブルバッファを選択できます。

表 31.20 バッファクリア方式一覧

FIFO バッファ クリアモード	CPU側FIFOバッファ クリアモード	指定パイプのデータ読み出し後に FIFO バッファを自動でクリアする モード	すべての受信パケットを破棄する ための自動バッファクリアモード
使用するレジスタ	CFIFOCTR DnFIFOCTR	DnFIFOSEL	PIPEnCTR
使用するビット	BCLR	DCLRM	ACLRM
クリア条件	1書き込みでクリア	1: モード有効 0: モード無効	1: モード有効 0: モード無効

(1) 自動バッファクリアモード機能

PIPEnCTR.ACLRM ビットが 1 の場合、USBFS は受信したすべてのデータパケットを破棄します。正常なデータパケットを受信した場合は、ホストコントローラに対して ACK 応答を行います。自動バッファクリアモード機能は、FIFO バッファ読み出し方向にのみ設定可能です。

ACLRM ビットを 1 にし、続けて 0 にすると、アクセス方向に関係なく、選択パイプの FIFO バッファがクリアされます。ハードウェアの内部シーケンス実行時間として、ACLRM ビットへの 1 書き込みと 0 書き込みの間隔を 100ns 以上とってください。

31.3.7 FIFO ポートの機能

表 31.21 に FIFO ポート機能設定を示します。データ書き込み時は、最大パケットサイズまで書き込みを行うと、自動的にデータが送信可能状態となります。最大パケットサイズ未満のデータを送信可能状態にするには、ポートコントロールレジスタの BVAL フラグを書き込み終了に設定してください。Zero-Length パケットを送信するには、BCLR ビットでバッファをクリアし、BVAL フラグを書き込み終了に設定してください。

読み出し時は、すべてのデータを読み出すと、自動的に新しいパケットを受信可能な状態になります。Zero-Length パケット受信時 (DTLN[8:0] ビットが 0) は、データは読み出せませんので、BCLR ビットによるバッファクリアが必要です。受信データ長は、ポートコントロールレジスタの DTLN[8:0] ビットにて確認します。

表 31.21 FIFO ポート機能設定

レジスタ名	ビット名	機能
CFIFOSEL、 DnFIFOSEL (n = 0, 1)	RCNT	DTLN[8:0]読み出しモード選択
	REW	FIFOバッファリワインド (再読み出し、再書き込み)
	DCLRM	指定パイプの受信データ読み出し後、受信データの自動クリア (DnFIFO専用)
	DREQE	DMA/DTC転送許可 (DnFIFO専用)
	MBW	FIFOポートアクセスビット幅
	BIGEND	FIFOポートエンディアン選択
	ISEL	FIFOポートアクセス方向 (DCP専用)
CFIFOCTR、 DnFIFOCTR (n = 0, 1)	CURPIPE	カレントパイプ選択
	BVAL	FIFOバッファ書き込み終了
	BCLR	CPU側FIFOバッファクリア
	DTLN	受信データ長確認

(1) FIFO ポート選択

表 31.22 に各 FIFO ポートで選択可能なパイプを示します。ポート選択レジスタの CURPIPE[3:0] ビットにて、アクセスするパイプを選択します。パイプ選択後、書き込んだ CURPIPE[3:0] ビット値が正しく読み出せたかどうかをソフトウェアで確認する必要があります。前回のパイプ番号が読み出された場合には、USBFS がパイプ変更処理中であることを示します。次に、ポートコントロールレジスタの FRDY ビットが 1 であることをソフトウェアで確認します。

また、ポート選択レジスタの MBW ビットでアクセスするバス幅をソフトウェアで指定する必要があります。FIFO バッファアクセス方向は、PIPECFG.DIR ビットの設定値に従います。DCP のみ、ポート選択レジスタの ISEL ビットにより方向を決定します。

表 31.22 パイプ別 FIFO ポートアクセス

パイプ	アクセス方法	使用可能なポート
DCP	CPU アクセス	CFIFOポートレジスタ
パイプ1~9	CPU アクセス	<ul style="list-style-type: none"> CFIFOポートレジスタ D0FIFO/D1FIFOポートレジスタ
	DMA/DTC アクセス	D0FIFO/D1FIFOポートレジスタ

(2) REW ビット

実行中のパイプアクセスを一時的に中断し、別のパイプに対するアクセスを行ってから、再度最初のパイプの処理を続行することが可能です。このような処理には、ポート選択レジスタの REW ビットを使用します。

ポート選択レジスタの CURPIPE[3:0] ビットでパイプ選択を行うのと同時に REW ビットを 1 にすると、FIFO バッファの読み出しまたは書き込みポインタをリセットし、最初のバイトから読み出しまたは書き込みを行うことができます。REW ビットを 0 にしてパイプ選択を行うと、バッファの読み出しまたは書き込みポインタをリセットせずに、前回選択時の続きから継続してデータの読み出しおよび書き込みができます。

FIFO ポートにアクセスするには、パイプ選択後、ポートコントロールレジスタの FRDY ビットが 1 であることをソフトウェアで確認する必要があります。

31.3.8 DMA 転送 (D0FIFO/D1FIFO ポート)

(1) DMA 転送概要

パイプ 1 ~ 9 に対して、DMAC による FIFO ポートアクセスが可能です。DMA 転送用のパイプのバッファがアクセス可能になったとき、DMA 転送要求を出力します。

DnFIFOSEL.MBW ビットにて FIFO ポートへの転送単位を、DnFIFOSEL.CURPIPE[3:0] ビットにて DMA 転送するパイプを選択してください。なお、DMA 転送中は選択しているパイプを変更しないでください。

(2) DnFIFO 自動クリアモード (D0FIFO/D1FIFO ポート読み出し方向)

USBFS は、DnFIFOSEL.DCLRM ビットを 1 にすることで、FIFO バッファからのデータ読み出しを完了したとき、選択パイプの FIFO バッファを自動的にクリアします。

表 31.23 に各設定での、パケット受信とソフトウェアによる FIFO バッファクリア処理の関連を示します。表に示すように、PIPECFG.BFRE ビットの設定値によりバッファクリア条件が異なります。バッファクリアが必要などのような状態においても、DnFIFOSEL.DCLRM ビットを使用することでソフトウェアによるバッファクリアが不要になります。ソフトウェアを介在させない DMA 転送が可能となります。

DnFIFO 自動クリアモードは、FIFO バッファ読み出し方向のみ設定できます。

表 31.23 パケット受信とソフトウェアによるFIFOバッファクリア処理

パケット受信時の バッファステータス	レジスタ設定			
	DCLRM = 0		DCLRM = 1	
	BFRE = 0	BFRE = 1	BFRE = 0	BFRE = 1
バッファフル	クリア不要	クリア不要	クリア不要	クリア不要
Zero-Lengthパケット受信	クリア必要	クリア必要	クリア不要	クリア不要
通常のショートパケット受信	クリア不要	クリア必要	クリア不要	クリア不要
トランザクションカウント終了	クリア不要	クリア必要	クリア不要	クリア不要

31.3.9 DCP を使用したコントロール転送

コントロール転送データステージのデータ転送は、DCP を使用します。DCP の FIFO バッファは、コントロールリードおよびコントロールライト共用の固定領域を持つ 64 バイトシングルバッファです。FIFO バッファへのアクセスは、CFIFO ポートのみ可能です。

31.3.9.1 ホストコントローラモードでのコントロール転送

(1) セットアップステージ

USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタは、SETUP トランザクションの USB リクエスト送信用のレジスタです。Setup パケットのデータをレジスタに書き込み、DCPCTR.SUREQ ビットに 1 を書き込むことで、設定されているデータが SETUP トランザクションとして送出されます。SUREQ ビットは、トランザクションが終了すると 0 にクリアされます。SUREQ ビットが 1 のとき、上記 USB リクエストレジスタを操作しないでください。

アタッチされたファンクションデバイスが検出された場合、ソフトウェアで DCPMAXP.DEVSEL[3:0] ビットを 0 に、DEVADD0.USBSPD[1:0] ビットを適切に設定し、前述のシーケンスに従って当該デバイスの最初の SETUP トランザクションを発行してください。

アタッチされたファンクションデバイスが Address ステートに遷移したとき、ソフトウェアによって、DEVSEL[3:0] ビットに割り付けた USB アドレス値を設定し、指定 USB アドレスに対応する DEVADDn レジスタの各ビットを適切に設定した後に、前述のシーケンスに従って SETUP トランザクションを発行してください。たとえば、PIPEMAXP.DEVSEL[3:0] = 0010b のときは、DEVADD2 レジスタを適切に設定してください。PIPEMAXP.DEVSEL[3:0] = 0101b のときは、DEVADD5 レジスタを適切に設定してください。

SETUP トランザクションデータを送信すると、周辺デバイスからの応答に基づき割り込み要求が発生します (INTSTS1 レジスタの SIGN ビットまたは SACK ビット)。この割り込み要求によりソフトウェアで SETUP トランザクション結果を確認できます。

SETUP トランザクションの DATA0 データパケット (USB リクエスト) は、DCPCTR.SQMON ビットのステータスにかかわらず常に送信されます。

(2) データステージ

DCP の FIFO バッファを使用してデータの転送を行うためにデータステージを使用します。

DCP の FIFO バッファにアクセスする前に、CFIFOSEL.ISEL ビットでアクセス方向を指定してください。DCPCFG.DIR ビットで転送方向を指定してください。

データステージの第 1 データパケットは、データ PID を DATA1 として転送する必要があります。DCPCTR.SQSET ビットでデータ PID を DATA1 に設定し、PID ビットを BUF に設定します。データ転送の完了は、BRDY 割り込みまたは BEMP 割り込みによって検出します。

コントロールライト転送の場合、送信データバイト数が最大パケットサイズの整数倍の場合は、ソフトウェアで最後に Zero-Length パケットを送出してください。

(3) ステータスステージ

データステージと逆方向の Zero-Length パケットのデータ転送を行うためにステータスステージを使用します。データステージ同様に DCP の FIFO バッファを使用したデータ転送になります。データステージと同様の手順でトランザクションを実行します。

ステータスステージのデータパケットは、DCPCTR.SQSET ビットを使用してデータ PID を DATA1 として送受信する必要があります。

Zero-Length パケットを受信した場合、BRDY 割り込み発生後に CFIFOCTR.DTLN[8:0] ビットで受信データ長を確認してから、BCLR ビットで FIFO バッファをクリアしてください。

31.3.9.2 デバイスコントローラモードでのコントロール転送

(1) セットアップステージ

USBFS は、USBFS に対する正常な Setup パケットに対して ACK 応答します。セットアップステージの USBFS の動作を以下に示します。

新しい Setup パケットを受信すると、USBFS は以下のビットを設定します。

- INTSTS0.VALID ビットを 1 にする
- DCPCTR.PID[1:0] ビットを NAK にする
- DCPCTR.CCPL ビットを 0 にする

Setup パケットの後にデータパケットを受信すると、USBFS は、USB リクエストのパラメータを、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタに格納します。

コントロール転送に対する応答処理は、VALID フラグを 0 にしてから実行してください。VALID ビットが 1 の状態では PID = BUF 設定が行えず、データステージを終了することができません。

VALID ビットの機能により、USBFS は、コントロール転送中に新しい USB リクエストを受信すると、実行中のリクエスト処理を中断し、最新のリクエストに対する応答を行うことができます。

また、USBFS は、受信した USB リクエストの方向ビット (bmRequestType のビット 8) と、リクエストデータ長 (wLength) を自動検出します。USBFS は他にも、コントロールリード転送、コントロールライト転送、およびノーデータコントロール転送を判別し、ステージ遷移を管理します。間違ったシーケンスに対しては、コントロール転送ステージ遷移割り込み中にシーケンスエラーが発生し、ソフトウェアに割り込みが報告されます。USBFS のステージ管理を示す図については、[図 31.15](#) を参照してください。

(2) データステージ

受信した USB リクエストに対応したデータ転送を DCP にて行ってください。DCP の FIFO バッファにアクセスする前に、CFIFOSEL.ISEL ビットでアクセス方向を指定してください。

転送データが DCP の FIFO バッファのサイズより大きい場合には、コントロールライト転送では BRDY 割り込みを、コントロールリード転送では BEMP 割り込みを使用してデータ転送を行ってください。

(3) ステータスステージ

DCPCTR.PID[1:0] ビットが BUF に設定された状態で、DCPCTR.CCPL ビットを 1 にすることによりコントロール転送を終了します。

上記設定後、セットアップステージで確定したデータ転送方向に従い、USBFS が自動的にステータスステージを実行します。手順は以下です。

- コントロールリード転送の場合
USBFS は、USB ホストから Zero-Length パケットを受信し、ACK 応答を送信します。
- コントロールライト転送、ノーデータコントロール転送の場合
USBFS は、Zero-Length パケットを送信し、USB ホストから ACK 応答を受信します。

(4) コントロール転送自動応答機能

USBFS は、正常な SET_ADDRESS リクエストに自動応答します。SET_ADDRESS リクエストに下記のエラーのいずれかが発生した場合は、ソフトウェアによる応答が必要です。

- bmRequestType が 00h でない場合：コントロールライト転送以外
- wIndex が 00h でない場合：リクエストエラー
- wLength が 00h でない場合：ノーデータコントロール転送以外
- wValue が 7Fh より大きい場合：リクエストエラー
- INTSTS0.DVSQ[2:0] ビットが 011b (Configured ステート) の場合：デバイスステートエラーのコントロール転送

SET_ADDRESS リクエスト以外のすべてのリクエストには、対応するソフトウェアによる応答が必要です。

31.3.10 バルク転送 (パイプ 1 ~ 5)

バルク転送は、FIFO バッファ使用方法 (シングル/ダブルバッファ設定) の設定ができます。USBFS は、バルク転送専用として下記の機能を備えています。

- BRDY 割り込み機能 (PIPECFG.BFRE ビット) : [31.3.3.1,\(2\) SOFCFG.BRDYM ビットが 0 かつ PIPECFG.BFRE ビットが 1 のとき参照](#)
- トランザクションカウンタ機能 (PIPEnTRE.TRENB、TRCLR ビット、PIPEnTRN.TRNCNT[15:0] ビット) : [31.3.4.5 トランザクションカウンタ \(受信方向パイプ 1 ~ 5\) 参照](#)
- 応答 PID = NAK 機能 (PIPECFG.SHTNAK ビット) : [31.3.4.8 応答 PID = NAK 機能参照](#)
- 自動応答モード (PIPEnCTR.ATREPM ビット) : [31.3.4.9 自動応答モード参照](#)

31.3.11 インタラプト転送 (パイプ 6 ~ 9)

デバイスコントローラモードでは、USBFS は、ホストコントローラが指示しているタイミングに基づいてインタラプト転送を行います。

ホストコントローラモードでは、インターバルカウンタを使用してソフトウェアでトークン発行タイミングを設定できます。

31.3.11.1 ホストコントローラモードでのインタラプト転送時のインターバルカウンタ

インタラプト転送を行う場合、PIPEPERI.IITV[2:0] ビットにトランザクションのインターバルを指定します。USBFS は、指定されたインターバルに従ってインタラプト転送のトークンを発行します。

(1) カウンタの初期化

USBFS は、以下の条件でインターバルカウンタを初期化します。

- パワーオンリセット
IITV[2:0] ビットが初期化されます。
- PIPEnCTR.ACLRM ビットを使用した FIFO バッファの初期化
IITV[2:0] ビットは初期化されませんが、カウント値は初期化されます。PIPEnCTR.ACLRM ビットを 0 にすると、IITV[2:0] ビット設定値からカウントが開始します。

なお、下記の場合にはインターバルカウンタは初期化されません。

- USB バスリセットまたは USB Suspended
IITV[2:0] ビットは初期化されません。DVSTCTR0.UACT ビットを 1 にすることにより、USB バスリセット状態または USB Suspended ステートとなる前に保存された値からカウントが開始します。

(2) トークン発生タイミングであってもトークンの送受信ができない場合の動作

以下の場合、トークンの発生タイミングであってもトークンは発生しません。このような場合、USBFS は次のインターバルにトランザクションの実行を試みます。

- PID を NAK または STALL に設定した場合
- IN 方向（受信）の転送でトークンの送信タイミングに FIFO バッファに空き領域がない場合
- OUT 方向（送信）の転送でトークンの送信タイミングに FIFO バッファに送信データがない場合

31.3.12 アイソクロナス転送（パイプ 1～2）

USBFS は、アイソクロナス転送専用として下記の機能を備えています。

- アイソクロナス転送のエラー通知
- PIPEPERI.IITV[2:0] ビットで指定されたインターバルカウンタ
- アイソクロナス IN 転送データセットアップコントロール（IDLY 機能）
- PIPEPERI.IFIS ビットで指定されたアイソクロナス IN 転送バッファフラッシュ機能

31.3.12.1 アイソクロナス転送のエラー検出

USBFS は、アイソクロナス転送時に発生したエラーをソフトウェアで管理できるようにするために、下記のエラーの検出機能を備えています。表 31.24 および表 31.25 に、USBFS によるエラー検出の優先順位、および関連する割り込みを示します。

(a) PID エラー

- 受信パケットの PID 値が不正な場合

(b) CRC エラー、ビットスタッフィングエラー

- 受信パケットに CRC エラーがあった場合、またはビットスタッフィングが不正な場合

(c) 最大パケットサイズオーバー

- 受信パケットのデータサイズが、最大パケットサイズの設定値を越える場合

(d) オーバーラン、アンダーランエラー

ホストコントローラモード時：

- IN 方向（受信）の転送時にトークンの送信タイミングに FIFO バッファに空き領域がない場合
- OUT 方向（送信）の転送時にトークンの送信タイミングに FIFO バッファに送信データがない場合

デバイスコントローラモード時：

- IN 方向（送信）の転送時にトークンの受信タイミングに FIFO バッファに送信データがない場合
- OUT 方向（受信）の転送時にトークンの受信タイミングに FIFO バッファに空き領域がない場合

(e) インターバルエラー

デバイスコントローラモードでは、以下の場合にインターバルエラーとして処理されます。

- アイソクロナス IN 転送時に、インターバルフレーム内に IN トークンを受信できなかった場合
- アイソクロナス OUT 転送時に、インターバルフレーム内に OUT トークンを受信できなかった場合

表 31.24 トークン送受信エラーの検出

検出の優先順位	エラー	発生する割り込みとステータス
1	PIDエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも割り込みを発生させません。(破損パケットとして無視)
2	CRCエラー、ビットスタックフィングエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも割り込みを発生させません。(破損パケットとして無視)
3	オーバーランエラー、アンダーランエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、NRDY 割り込みを発生させ、FRMNUM.OVRN ビットを1にします。デバイスコントローラモードでは、IN トークンに対して、Zero-Lengthパケットを送信しません。OUT トークンに対してはデータパケットを受信しません。
4	インターバルエラー	デバイスコントローラモード時はNRDY 割り込みを発生させます。ホストコントローラモード時は割り込みを発生させません。

表 31.25 データパケット受信エラーの検出

検出の優先順位	エラー	発生する割り込みとステータス
1	PIDエラー	割り込みを発生させません。(破損パケットとして無視)
2	CRCエラー、ビットスタックフィングエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、NRDY 割り込みを発生させ、FRMNUM.CRCE ビットを1にします。
3	最大パケットサイズオーバーエラー	ホストコントローラモードとデバイスコントローラモードのどちらの場合でも、BEMP 割り込みを発生させ、PID[1:0] ビットをSTALLにします。

31.3.12.2 DATA-PID

デバイスコントローラモードでの受信 PID に対する USBFS の対応を以下に示します。

(1) IN 方向の場合

- DATA0 : データパケットの PID として送信
- DATA1 : 送信しない
- DATA2 : 送信しない
- mData : 送信しない

(2) OUT 方向の場合

- DATA0 : データパケットの PID として正常受信
- DATA1 : データパケットの PID として正常受信
- DATA2 : パケットを無視
- mData : パケットを無視

31.3.12.3 インターバルカウンタ

アイソクロナス転送のインターバルは、PIPEPERI.IITV[2:0] ビットで設定できます。デバイスコントローラモードでは、インターバルカウンタにより、表 31.26 に示す機能を実現します。ホストコントローラモードでは、USBFS はトークン発行タイミングを生成し、インターバルカウンタはインタラプト転送と同じように動作します。

表 31.26 デバイスコントローラモード時のインターバルカウンタ機能

転送方向	機能	検出条件
IN	送信バッファフラッシュ	アイソクロナスIN転送でインターバルフレーム内にINトークンを正常受信できない。
OUT	トークン未受信の通知	アイソクロナスOUT転送でインターバルフレーム内にOUTトークンを正常受信できない。

インターバルのカウンタは、SOF の受信時または補完された SOF で行いますので、SOF が破損しても等時性を保つことができます。設定できるフレーム間隔は 2^{IITV} フレームです。

(1) デバイスコントローラモード時のカウンタの初期化

USBFS は、以下の条件でインターバルカウンタを初期化します。

- パワーオンリセット
PIPEPERI.IITV[2:0] ビットが初期化されます。
- ACLRM ビットを使用した FIFO バッファの初期化
IITV[2:0] ビットは初期化されませんが、カウンタ値は初期化されます。

インターバルカウンタが初期化されると、パケットを正常転送した後に、下記の一方向の条件でインターバルのカウンタを開始します。

- PID = BUF のときに IN トークンに対してデータを送信後の SOF 受信
- PID = BUF のときに OUT トークンに対してデータを受信後の SOF 受信

なお、下記の条件ではインターバルカウンタは初期化されません。

- PID[1:0] ビットを NAK または STALL に設定した場合
インターバルタイマは停止しません。USBFS は次のインターバルにトランザクションの実行を試みます。
- USB バスリセットまたは USBFS サスペンド
IITV[2:0] ビットは初期化されません。SOF を受信すると、SOF 受信前に設定された値からインターバルカウンタのカウンタを開始します。

(2) ホストコントローラモード時のインターバルカウンタと転送制御

USBFS は、PIPEPERI.IITV[2:0] ビットの設定値に従い、トークン発行間隔を制御します。具体的には、USBFS は 2^{IITV} 回のフレームに 1 回の間隔で、選択パイプに対するトークンを発行します。

USBFS は、ソフトウェアで PID[1:0] ビットを BUF に設定したフレームの次のフレームからトークン発行間隔のカウンタを開始します。




図 31.16 IITV = 0 の場合のトークン発行の有無




図 31.17 IITV = 1 の場合のトークン発行の有無

選択パイプの転送タイプがアイソクロナスの場合、USBFS はトークン発行間隔の制御に付随して以下の動作を行います。NRDY 割り込み発生条件を満たした場合でも、USBFS はトークンを発行します。

(a) 選択パイプがアイソクロナス IN 転送パイプの場合

USBFS は、IN トークンを発行しても周辺デバイスからパケットを正常受信しなかった場合（無応答やパケットエラーの場合）、NRDY 割り込みを発生させます。

CPU または DMAC/DTC が FIFO バッファからデータを読み出すのが遅いなどの原因で FIFO バッファがフルのために、USBFS がデータを受信できない状態で、IN トークン発行タイミングになった場合、USBFS は FRMNUM.OVRN ビットを 1 にし、NRDY 割り込みを発生させます。

(b) 選択パイプがアイソクロナス OUT 転送パイプの場合

CPU または DMAC/DTC が FIFO バッファにデータを書き込むのが遅いなどの原因で送信可能なデータが FIFO バッファにない状態で OUT トークン発行タイミングに至った場合、USBFS は OVRN ビットを 1 にし、NRDY 割り込みを発生させ、Zero-Length パケットを送信します。

以下の条件を満たす場合、トークン発行間隔はリセットされます。

- USBFS がリセット端子でリセットされた場合
IITV[2:0] ビットが初期化されます。
- ソフトウェアが PIPEnCTR.ACLRM ビットを 1 にした場合

(3) デバイスコントローラモード時のインターバルカウントと転送制御

(a) 選択パイプがアイソクロナス OUT 転送パイプの場合

PIPEPERI.IITV[2:0] ビットに設定したインターバル中にデータパケットを受信しなかったとき、USBFS は NRDY 割り込みを発生させます。

データパケットに CRC エラーなどのエラーが発生したため、または FIFO バッファがフルのために USBFS がデータを受信できなかったときにも USBFS は NRDY 割り込みを発生させます。

NRDY 割り込みの発生のタイミングは、SOF パケット受信時です。SOF パケットが破損した場合でも内部補完機能により SOF パケットを受信したタイミングに割り込みを発生させます。ただし、IITV ビットが 0 以外のときには、インターバルカウント開始後のインターバルごとに、USBFS は SOF パケット受信のタイミングで NRDY 割り込みを発生させます。

インターバルタイム起動後、ソフトウェアで PID[1:0] ビットに NAK を設定した場合、USBFS は SOF パケットを受信しても NRDY 割り込みを発生させません。

インターバルのカウント開始タイミングは、IITV[2:0] ビットの設定値により下記のように異なります。

- IITV[2:0] ビットが 0 のとき：
選択パイプの PID[1:0] ビットを 01b (BUF) に変更した時点でインターバルのカウントを開始します。

- IITV[2:0] ビットが 0 ではないとき：
選択パイプの PID[1:0] ビットを BUF に変更した後、最初のデータパケットの正常受信完了時点からインターバルのカウントを開始します。




図 31.18 IITV[2:0] = 0 の場合のフレームとトークン受信期待の関係




図 31.19 IITV[2:0] ≠ 0 の場合のフレームとトークン受信期待の関係

(b) 選択パイプがアイソクロナス IN 転送パイプの場合

この場合、PIPEPERI.IFIS ビットを 1 にする必要があります。IFIS ビットが 0 の場合、PIPEPERI.IITV[2:0] ビットの設定に関係なく、USBFS は IN トークン受信時にデータパケットを送信します。

IFIS ビットが 1 で、FIFO バッファに送信可能なデータがある場合、IITV[2:0] ビットに設定したインターバルごとのフレーム中に IN トークンを受信できなければ、USBFS は FIFO バッファをクリアします。

USBFS は、IN トークンに CRC エラーなどのバスエラーが発生したために正常受信できなかった場合も、FIFO バッファをクリアします。

FIFO バッファクリアのタイミングは、SOF パケット受信時です。また、SOF パケットが破損した場合でも、内部補完機能により、SOF パケットを受信したタイミングで FIFO バッファをクリアします。

インターバルのカウント開始タイミングは、OUT 転送と同様に、IITV[2:0] ビットの設定値により異なります。

デバイスコントローラモード時は、以下のいずれかの条件でインターバルカウントを行います。

- USBFS がハードウェアリセットされた場合 (IITV[2:0] ビットの設定値も 000b になります)
- ソフトウェアが PIPEnCTR.ACLRM ビットを 1 にした場合
- USBFS が USB バスリセットを検出した場合

(4) デバイスコントローラモード時のアイソクロナス転送用送信データセットアップ

デバイスコントローラモードでのUSBFSのアイソクロナスデータ送信では、FIFOバッファへのデータ書き込み後、SOFパケットを検出した後の最初のフレームでデータパケットの送出が可能になります。このアイソクロナス転送送信データセットアップ機能により、送信を開始したフレームを特定することが可能です。

バッファをダブルバッファモードで使用している場合で、両方のバッファの書き込みが終了している場合も、送信可能状態になるバッファは先に書き込みを終了した1面だけとなります。このため、複数のINトークンを受信しても、送出されるFIFOバッファデータは1パケット分のみとなります。

INトークン受信時にFIFOバッファがデータ送信可能であれば、データを転送し正常応答が返されます。しかし、FIFOバッファがデータ送信不能であれば、Zero-Lengthパケットを送出しアンダーランエラーとなります。

図 31.20 に、IITV = 0 (毎フレーム) にした場合のアイソクロナス転送送信データセットアップ機能による送信例を示します。




図 31.20 データセットアップ動作例

(5) デバイスコントローラモード時のアイソクロナス転送用送信バッファフラッシュ

デバイスコントローラモードでのアイソクロナスデータ転送時に、USBFS がインターバルフレーム内に IN トークンを受信しないまま、次フレームの SOF パケットを受信した場合は、USBFS はそれを IN トークン破損として扱い、送信可能状態となっているバッファをクリアし、そのバッファを書き込み可能状態とします。

このときにバッファをダブルバッファモードで使用しており、両方のバッファの書き込みが終了している場合は、クリアされた FIFO バッファ内のデータが上記の同インターバルフレーム内に送信されたものとみなされて、SOF パケット受信でクリアされていない FIFO バッファを送信可能状態とします。

バッファフラッシュ機能は、以下のように PIPEPERL.IITV[2:0] ビットの設定値により動作開始タイミングが異なります。

- IITV = 0 の場合 :
パイプが有効となった後の最初のフレームからバッファフラッシュ動作を開始します。
- IITV ≠ 0 の場合 :
最初の正常なトランザクション以降にバッファフラッシュ動作を開始します。

図 31.21 にバッファフラッシュの例を示します。インターバルフレーム前に予期しないトークンを受信した場合、データセットアップ状態に応じ、USBFS は書き込みデータを送出またはアンダーランエラーとして Zero-Length パケットを送出します。




図 31.21 バッファフラッシュ動作例

図 31.22 にインターバルエラー発生例を示します。図に示すとおり、インターバルエラーは 5 種類あります。図中の①のタイミングでインターバルエラーが発生し、バッファフラッシュ機能が動作します。

IN 転送時にインターバルエラーが発生した場合は、バッファフラッシュ機能が動作します。OUT 転送時にインターバルエラーが発生した場合は、NRDY 割り込みが発生します。この NRDY 割り込みや受信パケットエラーによる NRDY 割り込みとオーバーランエラーとの区別は、FRMNUM.OVRN ビットで判定してください。

図中網掛けのトークンに対しては、FIFO バッファステータスに応じた応答になります。

- IN 方向の場合 :
 - バッファがデータ転送可能であれば、データを転送して正常応答
 - バッファがデータ転送不能であれば、Zero-Length パケットを送信してアンダーランエラー
- OUT 方向の場合 :
 - バッファがデータ受信可能であれば、データを受信して正常応答
 - バッファがデータ受信不能であれば、受信データを破棄してオーバーランエラー




図 31.22 IITV = 1 のときのインターバルエラー発生例

31.3.13 SOF 補完機能

デバイスコントローラモードでは、SOF パケットの破損または欠落のために、1ms 間隔でパケットを受信できなかった場合に、USBFS は SOF を補完します。SOF 補完の開始は、SYSCFG.USBE ビットと SYSCFG.SCKE ビットがともに 1 であること、および SOF パケットの受信が条件となります。

下記の条件で補完機能が初期化されます。

- MCU のリセット
- USB バスリセット
- Suspended ステート検出

SOF 補完は次の仕様で動作します。

- SOF パケット受信までは補完機能は動作しない
- 最初の SOF パケットを受信すると 48MHz の内部クロックで 1ms をカウントし補完する
- 2 回目以降の SOF パケットを受信したときは前回の受信間隔を用いて補完する
- Suspended ステート時および USB バスリセット受信時は補完しない

USBFS は、SOF パケットの受信で制御される下記の機能を動作させます。SOF パケットが欠落した場合はこれらの機能により SOF 補完を行うため、正常動作を継続させることができます。

- フレーム番号の更新
- SOFR 割り込みタイミング
- アイソクロナス転送インターバルカウント

フルスピード動作時に SOF パケットが欠落した場合には、FRMNUM.FRNM[10:0] ビットは更新されません。

31.3.14 パイプスケジュール

31.3.14.1 トランザクション発行条件

ホストコントローラモードで DVSTCTR0.UACT ビットを 1 にすると、USBFS は表 31.27 に示す条件でトランザクションを発行します。

表 31.27 トランザクション発行条件

トランザクション	発行条件				
	DIR	PID	IITV[0]	バッファステート	SUREQ
SETUP	— (注1)	— (注1)	— (注1)	— (注1)	1 設定
コントロール転送のデータステージ、ステータスステージ、バルク転送	IN	BUF	無効	受信領域あり	— (注1)
	OUT	BUF	無効	送信データあり	— (注1)
インタラプト転送	IN	BUF	有効	受信領域あり	— (注1)
	OUT	BUF	有効	送信データあり	— (注1)
アイソクロナス転送	IN	BUF	有効	(注2)	— (注1)
	OUT	BUF	有効	(注3)	— (注1)

注 1. 表中の「—」は、トークンの発行に関係のない条件であることを示します。「有効」はインタラプト転送とアイソクロナス転送において、インターバルカウンタによる転送フレームでのみトランザクションが発行されることを示します。「無効」はインターバルカウンタにかかわらずトランザクションが発行されることを示します。

注 2. 受信領域の有無にかかわらずトランザクションを発行します。ただし受信領域がなかった場合は、受信データを破棄します。

注 3. 送信データの有無にかかわらずトランザクションを発行します。ただし送信データがなかった場合は、Zero-Length パケットを送信します。

31.3.14.2 転送スケジュール

USBFS のフレーム内の転送スケジューリング方法について説明します。USBFS は、SOF を送信後、以下の順番で転送を行います。

1. 周期的転送の実行：

パイプ 1 →パイプ 2 →パイプ 6 →パイプ 7 →パイプ 8 →パイプ 9 の順にパイプを検索し、アイソクロナス転送またはインタラプト転送のトランザクションの発行が可能なパイプがあれば、トランザクションを発行します。

2. コントロール転送の SETUP トランザクション：

DCP を確認して、SETUP トランザクションが可能であれば送信します。

3. バルク転送、コントロール転送データステージ、コントロール転送ステータスステージの実行：

DCP →パイプ 1 →パイプ 2 →パイプ 3 →パイプ 4 →パイプ 5 の順にパイプを検索し、バルク転送、コントロール転送データステージ、コントロール転送ステータスステージのトランザクションの発行が可能なパイプがあれば、トランザクションを発行します。

トランザクションを発行したとき、周辺デバイスからの応答が ACK であっても NAK であっても、処理は次のパイプのトランザクションに移ります。また、フレーム内に転送を行う時間があれば、3. を繰り返します。

31.3.14.3 USB 通信許可

DVSTCTR0.UACT ビットを 1 にすると、SOF の送信が開始され、トランザクションの発行が可能となります。UACT ビットを 0 にすると、SOF の送信を停止し Suspended ステートとなります。UACT ビットを 1 から 0 にする場合、次の SOF を送信してから処理を停止します。

31.4 使用上の注意事項

31.4.1 モジュールストップ状態の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、USBFS の動作を禁止/許可することが可能です。USBFS は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

31.4.2 ソフトウェアスタンバイモード終了時の割り込みステータスレジスタのクリア

ソフトウェアスタンバイモードでは入力バッファが常に有効となるため、以下の各条件を満たすとき、予期せぬ割り込みが発生することがあります。

- 通常モードで割り込みを許可する
- ソフトウェアスタンバイモードで割り込みを禁止する
- ソフトウェアスタンバイモードを解除する端子の入力レベルが SSTBY モードで変更されている

これらの条件を満たすと、割り込みステータスレジスタの関連する割り込みフラグが予期せず設定されることがあります。MCU がソフトウェアスタンバイモードを終了した後に、予期せぬ割り込みが割り込みコントローラに送信される場合があります。この問題を避けるために、解除シーケンスで INTSTS0 および INTSTS1 レジスタを必ずクリアしてください。

31.4.3 ポート機能設定後の割り込みステータスレジスタのクリア

入力バッファは PmnPFS.PSEL および PmnPFS.PMR でポートを設定する前は無効であるため、内部信号は High または Low に固定されます。入力バッファはポート設定後に有効にされるので、外部端子の状態が MCU に伝播します。このとき、予期せぬ割り込みが発生する場合があります。INTSTS0 と INTSTS1 レジスタの VBINT と OVRCCR ビット、またはその他の割り込みステータフラグが 1 になります。誤作動を避けるために、ポート設定後は INTSTS0 および INTSTS1 レジスタを必ずクリアしてください。

32. シリアルコミュニケーションインタフェース (SCI)

32.1 概要

シリアルコミュニケーションインタフェース (SCI) は、下記の 5 種類の調歩同期式および同期式シリアルインタフェースとして設定が可能です。

- 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA))
- 8 ビットクロック同期式インタフェース
- 簡易 IIC (マスタのみ)
- 簡易 SPI
- スマートカードインタフェース

スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。各 SCI は FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データの転送速度を個別に設定することが可能です。

表 32.1 に SCI の仕様を、図 32.1 に SCI チャンネル n のブロック図を、表 32.2 にモードごとの入出力端子を示します。

表 32.1 SCI の仕様 (1/2)

項目	内容
シリアル通信方式	<ul style="list-style-type: none"> • 調歩同期式 • クロック同期式 • スマートカードインタフェース • 簡易 IIC • 簡易 SPI
転送速度	内蔵のボーレートジェネレータにより任意のビットレートを設定可能
全二重通信	<ul style="list-style-type: none"> • 送信部：ダブルバッファによる連続送信が可能 • 受信部：ダブルバッファによる連続受信が可能
入出力端子	表 32.2 を参照してください。
データ転送	LSB ファースト / MSB ファースト転送を選択可能
割り込み要因	<ul style="list-style-type: none"> • 送信終了、送信データエンプティ、受信データフル、受信エラー、受信データレディ、およびアドレス一致 • 開始条件 / 再開条件 / 停止条件の生成完了 (簡易 IIC モード用)
モジュールストップ機能	チャンネルごとにモジュールストップ状態の設定が可能
スヌーズ終了要求	SCI0 アドレス不一致 (SCI0_DCUF)

表 32.1 SCIの仕様 (2/2)

項目	内容	
調歩同期式モード	データ長	7ビット/8ビット/9ビット
	送信ストップビット	1ビット/2ビット
	パリティ	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出	パリティエラー、オーバーランエラー、フレーミングエラー
	ハードウェアフロー制御	CTSn_RTSn端子を用いた送受信制御が可能
	送信/受信	1段レジスタ/16段FIFOを選択可能
	アドレス一致	受信データとコンペアマッチレジスタの値が一致したとき、割り込み要求/イベント出力の発行が可能
	アドレス不一致 (SCI0のみ) 受信データ	受信データとコンペアマッチレジスタの値が一致しないとき、スヌーズ終了要求の発行が可能
	スタートビットの検出	Low検出/立ち下がリエッジ検出を選択可能
	ブレークの検出	SPTRレジスタを読み出すことで、フレーミングエラーからのブレークの検出が可能
	クロックソース	内部クロック/外部クロックを選択可能
	倍速モード	ボーレートジェネレータ倍速モードを選択可能
	マルチプロセッサ通信機能	複数プロセッサ間でシリアル通信が可能
	ノイズ除去	RXDn端子入力経路にデジタルノイズフィルタを内蔵
クロック同期式モード	データ長	8ビット
	受信エラー検出	オーバーランエラー
	クロックソース	内部クロック (マスタモード) /外部クロック (スレーブモード) を選択可能
	ハードウェアフロー制御	CTSn_RTSn端子を用いた送受信制御が可能
	送信/受信	1段レジスタ/16段FIFOを選択可能
スマートカードインタフェースモード	エラー処理	受信中にパリティエラーを検出するとエラーシグナルを自動送出 送信中にエラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンベンション/インバースコンベンションをサポート
簡易IICモード	通信フォーマット	I ² Cバスフォーマット (MSBファーストのみ)
	動作モード	マスタ (シングルマスタ動作のみ)
	転送速度	最大400kbps
	ノイズ除去	SCLn端子とSDAn端子の入力経路にデジタルノイズフィルタを内蔵し、ノイズ除去幅の調整が可能
簡易SPIモード	データ長	8ビット
	エラー検出	オーバーランエラー
	クロックソース	内部クロック (マスタモード) /外部クロック (スレーブモード) を選択可能
	SS入力端子機能	SSn端子をHighにすることで、出力端子をハイインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を4種類から選択可能
ビットレートモジュレーション機能	内蔵ボーレートジェネレータの出力補正により誤差の低減が可能	
イベントリンク機能	受信エラーまたはエラーシグナル検出におけるエラーイベント出力 (SCIn_ERI) (注1)	
	受信データフルイベント出力 (SCIn_RXI) (注1) (注2)	
	送信データエンブティイベント出力 (SCIn_TXI) (注1) (注2)	
	送信終了イベント出力 (SCIn_TEI) (注1) (注2)	
	アドレス一致イベント出力 (SCIn_AM) (注1)	

注 1. チャンネル番号、n = 0 ~ 9

注 2. 本イベントリンク機能は、調歩同期式モードにおいて FIFO 動作が選択された場合、使用禁止となります。




図 32.1 SCI チャンネル n のブロック図

表 32.2 SCIの入出力端子 (1/2)

チャンネル	端子名	入出力	機能
SCI0	SCK0	入出力	SCI0のクロック入出力端子
	RXD0/SCL0/MISO0	入出力	SCI0の受信データ入力端子 SCI0のI ² Cクロック入出力端子 SCI0のスレーブ送出データ入出力端子
	TXD0/SDA0/MOSI0	入出力	SCI0の送信データ出力端子 SCI0のI ² Cデータ入出力端子 SCI0のマスタ送出データ入出力端子
	SS0/CTS0_RTS0	入出力	SCI0のチップセレクト入力端子、アクティブLow SCI0の送受信開始制御用入出力端子、アクティブLow
SCI1	SCK1	入出力	SCI1のクロック入出力端子
	RXD1/SCL1/MISO1	入出力	SCI1の受信データ入力端子 SCI1のI ² Cクロック入出力端子 SCI1のスレーブ送出データ入出力端子
	TXD1/SDA1/MOSI1	入出力	SCI1の送信データ出力端子 SCI1のI ² Cデータ入出力端子 SCI1のマスタ送出データ入出力端子
	SS1/CTS1_RTS1	入出力	SCI1のチップセレクト入力端子、アクティブLow SCI1の送受信開始制御用入出力端子、アクティブLow
SCI2	SCK2	入出力	SCI2のクロック入出力端子
	RXD2/SCL2/MISO2	入出力	SCI2の受信データ入力端子 SCI2のI ² Cクロック入出力端子 SCI2のスレーブ送出データ入出力端子
	TXD2/SDA2/MOSI2	入出力	SCI2の送信データ出力端子 SCI2のI ² Cデータ入出力端子 SCI2のマスタ送出データ入出力端子
	SS2/CTS2_RTS2	入出力	SCI2のチップセレクト入力端子、アクティブLow SCI2の送受信開始制御用入出力端子、アクティブLow
SCI3	SCK3	入出力	SCI3のクロック入出力端子
	RXD3/SCL3/MISO3	入出力	SCI3の受信データ入力端子 SCI3のI ² Cクロック入出力端子 SCI3のスレーブ送出データ入出力端子
	TXD3/SDA3/MOSI3	入出力	SCI3の送信データ出力端子 SCI3のI ² Cデータ入出力端子 SCI3のマスタ送出データ入出力端子
	SS3/CTS3_RTS3	入出力	SCI3のチップセレクト入力端子、アクティブLow SCI3の送受信開始制御用入出力端子、アクティブLow
SCI4	SCK4	入出力	SCI4のクロック入出力端子
	RXD4/SCL4/MISO4	入出力	SCI4の受信データ入力端子 SCI4のI ² Cクロック入出力端子 SCI4のスレーブ送出データ入出力端子
	TXD4/SDA4/MOSI4	入出力	SCI4の送信データ出力端子 SCI4のI ² Cデータ入出力端子 SCI4のマスタ送出データ入出力端子
	SS4/CTS4_RTS4	入出力	SCI4のチップセレクト入力端子、アクティブLow SCI4の送受信開始制御用入出力端子、アクティブLow

表 32.2 SCIの入出力端子 (2/2)

チャンネル	端子名	入出力	機能
SCI5	SCK5	入出力	SCI5のクロック入出力端子
	RXD5/SCL5/MISO5	入出力	SCI5の受信データ入力端子 SCI5のI ² Cクロック入出力端子 SCI5のスレーブ送出データ入出力端子
	TXD5/SDA5/MOSI5	入出力	SCI5の送信データ出力端子 SCI5のI ² Cデータ入出力端子 SCI5のマスタ送出データ入出力端子
	SS5/CTS5_RTS5	入出力	SCI5のチップセレクト入力端子、アクティブLow SCI5の送受信開始制御用入出力端子、アクティブLow
SCI6	SCK6	入出力	SCI6のクロック入出力端子
	RXD6/SCL6/MISO6	入出力	SCI6の受信データ入力端子 SCI6のI ² Cクロック入出力端子 SCI6のスレーブ送出データ入出力端子
	TXD6/SDA6/MOSI6	入出力	SCI6の送信データ出力端子 SCI6のI ² Cデータ入出力端子 SCI6のマスタ送出データ入出力端子
	SS6/CTS6_RTS6	入出力	SCI6のチップセレクト入力端子、アクティブLow SCI6の送受信開始制御用入出力端子、アクティブLow
SCI7	SCK7	入出力	SCI7のクロック入出力端子
	RXD7/SCL7/MISO7	入出力	SCI7の受信データ入力端子 SCI7のI ² Cクロック入出力端子 SCI7のスレーブ送出データ入出力端子
	TXD7/SDA7/MOSI7	入出力	SCI7の送信データ出力端子 SCI7のI ² Cデータ入出力端子 SCI7のマスタ送出データ入出力端子
	SS7/CTS7_RTS7	入出力	SCI7のチップセレクト入力端子、アクティブLow SCI7の送受信開始制御用入出力端子、アクティブLow
SCI8	SCK8	入出力	SCI8のクロック入出力端子
	RXD8/SCK8/MISO8	入出力	SCI8の受信データ入力端子 SCI8のI ² Cクロック入出力端子 SCI8のスレーブ送出データ入出力端子
	TXD8/SDA8/MOSI8	入出力	SCI8の送信データ出力端子 SCI8のI ² Cデータ入出力端子 SCI8のマスタ送出データ入出力端子
	SS8/CTS8_RTS8	入出力	SCI8のチップセレクト入力端子、アクティブLow SCI8の送受信開始制御用入出力端子、アクティブLow
SCI9	SCK9	入出力	SCI9のクロック入出力端子
	RXD9/SCL9/MISO9	入出力	SCI9の受信データ入力端子 SCI9のI ² Cクロック入出力端子 SCI9のスレーブ送出データ入出力端子
	TXD9/SDA9/ MOSI9	入出力	SCI9の送信データ出力端子 SCI9のI ² Cデータ入出力端子 SCI9のマスタ送出データ入出力端子
	SS9/CTS9_RTS9	入出力	SCI9のチップセレクト入力端子、アクティブLow SCI9の送受信開始制御用入出力端子、アクティブLow


32.2 レジスタの説明

32.2.1 受信シフトレジスタ (RSR)

RSR レジスタは、RXDn 端子から入力されたシリアルデータをパラレルデータに変換するための受信用シフトレジスタです。1 フレーム分のデータを受信すると、データは自動的に RDR レジスタ、RDRHL レジスタ、または受信 FIFO へ転送されます。CPU から RSR レジスタに直接アクセスすることはできません。

32.2.2 受信データレジスタ (RDR)

アドレス [SCI0.RDR 4007 0005h](#), [SCI1.RDR 4007 0025h](#), [SCI2.RDR 4007 0045h](#), [SCI3.RDR 4007 0065h](#),
[SCI4.RDR 4007 0085h](#), [SCI5.RDR 4007 00A5h](#), [SCI6.RDR 4007 00C5h](#), [SCI7.RDR 4007 00E5h](#),
[SCI8.RDR 4007 0105h](#), [SCI9.RDR 4007 0125h](#)




RDR レジスタは、受信データを格納するための 8 ビットのレジスタです。1 フレーム分のシリアルデータを受信すると、受信データは RSR レジスタから RDR レジスタへ転送され、RSR レジスタは次のデータを受信できるようになります。RSR レジスタと RDR レジスタはダブルバッファとして機能するため、連続受信動作が可能になります。

RDR レジスタの読み出しは、受信データフル割り込み (SCI_{In}_RXI) 要求が発生したときに 1 回だけ行ってください。

注 . 受信データを RDR から読み出す前に次のフレームのデータを受け取ると、オーバーランエラーになります。CPU から RDR レジスタに書き込むことはできません。

32.2.3 受信 9 ビットデータレジスタ (RDRHL)

アドレス [SCI0.RDRHL 4007 0010h](#), [SCI1.RDRHL 4007 0030h](#), [SCI2.RDRHL 4007 0050h](#), [SCI3.RDRHL 4007 0070h](#),
[SCI4.RDRHL 4007 0090h](#), [SCI5.RDRHL 4007 00B0h](#), [SCI6.RDRHL 4007 00D0h](#), [SCI7.RDRHL 4007 00F0h](#),
[SCI8.RDRHL 4007 0110h](#), [SCI9.RDRHL 4007 0130h](#)



RDRHL レジスタは、受信データを格納するための 16 ビットのレジスタです。調歩同期式モードおよび 9 ビットデータ長選択時に使用します。

RDRHL レジスタの下位 8 ビットは RDR レジスタのシャドールレジスタであるため、RDRHL レジスタへアクセスすると RDR レジスタに影響を与えます。7 ビットまたは 8 ビットのデータ長を選択した場合、RDRHL レジスタへのアクセスはしないでください。

1 フレーム分のデータを受信すると、受信データは RSR レジスタから RDRHL レジスタへ転送されるため、RSR レジスタは次のデータを受信できるようになります。

RSR レジスタと RDRHL レジスタはダブルバッファとして機能するため、連続受信動作が可能になります。RDRHL レジスタの読み出しは、受信データフル割り込み (SCI_{In}_RXI) 要求が発生した場合にのみ行ってください。受信データを RDRHL レジスタから読み出す前に次の 1 フレーム分のデータを受け取ると、オーバーランエラーになります。

CPU から RDRHL レジスタに書き込むことはできません。RDRHL[15:9] ビットは 0 に固定されているため、読むと 0 が読めます。書く場合、0 としてください。

32.2.4 受信 FIFO データレジスタ H, L, HL (FRDRH, FRDRL, FRDRHL)

受信 FIFO データレジスタ H (FRDRH)


アドレス SCI0.FRDRH 4007 0010h, SCI1.FRDRH 4007 0030h, SCI2.FRDRH 4007 0050h, SCI3.FRDRH 4007 0070h,
SCI4.FRDRH 4007 0090h, SCI5.FRDRH 4007 00B0h, SCI6.FRDRH 4007 00D0h, SCI7.FRDRH 4007 00F0h,
SCI8.FRDRH 4007 0110h, SCI9.FRDRH 4007 0130h

受信 FIFO データレジスタ L (FRDRL)

アドレス SCI0.FRDRL 4007 0011h, SCI1.FRDRL 4007 0031h, SCI2.FRDRL 4007 0051h, SCI3.FRDRL 4007 0071h,
SCI4.FRDRL 4007 0091h, SCI5.FRDRL 4007 00B1h, SCI6.FRDRL 4007 00D1h, SCI7.FRDRL 4007 00F1h,
SCI8.FRDRL 4007 0111h, SCI9.FRDRL 4007 0131h

受信 FIFO データレジスタ HL (FRDRHL)

アドレス SCI0.FRDRHL 4007 0010h, SCI1.FRDRHL 4007 0030h, SCI2.FRDRHL 4007 0050h, SCI3.FRDRHL 4007 0070h,
SCI4.FRDRHL 4007 0090h, SCI5.FRDRHL 4007 00B0h, SCI6.FRDRHL 4007 00D0h, SCI7.FRDRHL 4007 00F0h,
SCI8.FRDRHL 4007 0110h, SCI9.FRDRHL 4007 0130h



ビット	シンボル	ビット名	機能	R/W
b8-b0	RDAT[8:0]	シリアル受信データ	調歩同期式モード（マルチプロセッサモードを含む）およびクロック同期式モードにおいて、FIFO 選択時にのみ有効です。シリアル受信データを格納します。	R
b9	MPB	マルチプロセッサビットフラグ	シリアル受信データ（RDAT[8:0]）のマルチプロセッサビットの値を格納します。 0：データ送信サイクル 1：ID送信サイクル 調歩同期式モードにおいて、SMR.MP = 1 および FIFO 選択時にのみ有効です。	R
b10	DR	受信データレディフラグ	本フラグは SSR_FIFO.DR と同じです。 0：受信中であるか、または正常に受信を完了した後、FRDRH および FRDRL レジスタに受信データが残っていない 1：正常に受信を完了した後、次の受信データが一定期間来ない	R (注1)
b11	PER	パリティエラーフラグ	0：FRDRH および FRDRL の第1データにパリティエラーの発生なし 1：FRDRH および FRDRL の第1データにパリティエラーの発生あり	R
b12	FER	フレーミングエラーフラグ	0：FRDRH および FRDRL の第1データにフレーミングエラーの発生なし 1：FRDRH および FRDRL の第1データにフレーミングエラーの発生あり	R
b13	ORER	オーバーランエラーフラグ	本フラグは SSR_FIFO.ORER と同じです。 0：オーバーランエラーの発生なし 1：オーバーランエラーの発生あり	R (注1)
b14	RDF	受信FIFOデータフルフラグ	本フラグは SSR_FIFO.RDF と同じです。 0：FRDRH および FRDRL に書き込まれた受信データ量が指定された受信トリガ数より少ない 1：FRDRH および FRDRL に書き込まれた受信データ量が指定された受信トリガ数以上である	R (注1)
b15	—	予約ビット	読むと0が読めます。	R

注1. 本フラグを読むと、SSR_FIFO レジスタと同じ値が読み出されます。フラグをクリアする場合は、SSR_FIFO レジスタに0を書いてください。

FRDRHL レジスタは、それぞれ 8 ビットの FRDRH と FRDRL からなる 16 ビットのレジスタです。

FRDRH と FRDRL は、ソフトウェアで読み出し可能なシリアル受信データと関連するステータス情報を格納するための 16 段の FIFO レジスタを構成します。このレジスタは、調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードでのみ有効です。


SCI は、受信データを受信シフトレジスタ (RSR) から FRDRH と FRDRL へ転送し格納することで、1 フレーム分のシリアルデータの受信動作を完了します。16 段が格納されるまで連続受信が実行されます。FRDRH と FRDRL に受信データが存在しない場合、データを読み出すと、その値は不定です。FRDRH と FRDRL がいっぱいになると、それ以降のシリアル受信データは失われます。CPU から FRDRH レジスタと FRDRL レジスタを読み出すことはできますが、書き込むことはできません。

FRDRH レジスタの RDF、ORER、または DR フラグから 1 を読むことは、SSR_FIFO レジスタの対応するビットを読むことと同等です。FRDRH レジスタの読み出し後、SSR_FIFO レジスタのフラグに 0 を書いてクリアする場合は、クリアするフラグにのみ 0 を書いて、他のフラグには 1 を書いてください。

FRDRH レジスタと FRDRL レジスタの両方を読み出す場合は、FRDRH から FRDRL の順に読んでください。FRDRHL レジスタは、16 ビット単位でアクセスが可能です。

32.2.5 送信データレジスタ (TDR)

アドレス SCI0.TDR 4007 0003h, SCI1.TDR 4007 0023h, SCI2.TDR 4007 0043h, SCI3.TDR 4007 0063h,
SCI4.TDR 4007 0083h, SCI5.TDR 4007 00A3h, SCI6.TDR 4007 00C3h, SCI7.TDR 4007 00E3h,
SCI8.TDR 4007 0103h, SCI9.TDR 4007 0123h



TDR レジスタは、送信データを格納するための 8 ビットのレジスタです。


SCI は、TSR レジスタに空きを検出すると、TDR レジスタに書き込まれた送信データを TSR レジスタへ転送し、送信を開始します。

TDR レジスタと TSR レジスタはダブルバッファとして機能するため、連続送信動作が可能になります。1 フレーム分のデータを送信したとき、TDR レジスタに次の送信データが書き込まれていれば、SCI はそれを TSR レジスタへ転送して送信を続けます。

CPU からいつでも TDR レジスタの読み出し／書き込みが可能です。TDR レジスタへの送信データの書き込みは、送信データエンプティ割り込み (SCIn_TXI) 要求が発生するごとに 1 回だけ行ってください。

32.2.6 送信 9 ビットデータレジスタ (TDRHL)

アドレス SCI0.TDRHL 4007 000Eh, SCI1.TDRHL 4007 002Eh, SCI2.TDRHL 4007 004Eh, SCI3.TDRHL 4007 006Eh,
SCI4.TDRHL 4007 008Eh, SCI5.TDRHL 4007 00AEh, SCI6.TDRHL 4007 00CEh, SCI7.TDRHL 4007 00EEh,
SCI8.TDRHL 4007 010Eh, SCI9.TDRHL 4007 012Eh



TDRHL レジスタは、送信データを格納するための 16 ビットのレジスタです。調歩同期式モードおよび 9 ビットデータ長選択時に使用します。

TDRHL レジスタの下位 8 ビットは TDR レジスタのシャドウレジスタであるため、TDRHL レジスタへアクセスすると TDR レジスタに影響を与えます。7 ビットまたは 8 ビットのデータ長を選択した場合、TDRHL レジスタへのアクセスはしないでください。

TSR レジスタに空きが検出されると、TDRHL レジスタに書き込まれている送信データが TSR レジスタへ転送されて、送信が開始されます。

TSR レジスタと TDRHL レジスタはダブルバッファとして機能するため、連続送信動作が可能になります。1 フレーム分のデータを送信したとき、TDRHL レジスタに次の送信データが書き込まれていれば、TDRHL レジスタから TSR レジスタへデータが転送されて、送信動作が継続します。

CPU から TDRHL レジスタの読み出し／書き込みが可能です。TDRHL[15:9] ビットは 1 に固定されているため、読むと 1 が読めます。書く場合、1 としてください。

TDRHL レジスタへの送信データの書き込みは、送信データエンプティ割り込み (SCIn_TXI) 要求が発生したときに 1 回だけ行ってください。

32.2.7 送信 FIFO データレジスタ H, L, HL (FTDRH, FTDL, FTDRHL)

送信 FIFO データレジスタ H (FTDRH)


アドレス SCI0.FTDRH 4007 000Eh, SCI1.FTDRH 4007 002Eh, SCI2.FTDRH 4007 004Eh, SCI3.FTDRH 4007 006Eh,
SCI4.FTDRH 4007 008Eh, SCI5.FTDRH 4007 00AEh, SCI6.FTDRH 4007 00CEh, SCI7.FTDRH 4007 00EEh,
SCI8.FTDRH 4007 010Eh, SCI9.FTDRH 4007 012Eh

送信 FIFO データレジスタ L (FTDL)

アドレス SCI0.FTDL 4007 000Fh, SCI1.FTDL 4007 002Fh, SCI2.FTDL 4007 004Fh, SCI3.FTDL 4007 006Fh,
SCI4.FTDL 4007 008Fh, SCI5.FTDL 4007 00AFh, SCI6.FTDL 4007 00CFh, SCI7.FTDL 4007 00EFh,
SCI8.FTDL 4007 010Fh, SCI9.FTDL 4007 012Fh

送信 FIFO データレジスタ HL (FTDRHL)

アドレス SCI0.FTDRHL 4007 000Eh, SCI1.FTDRHL 4007 002Eh, SCI2.FTDRHL 4007 004Eh, SCI3.FTDRHL 4007 006Eh,
SCI4.FTDRHL 4007 008Eh, SCI5.FTDRHL 4007 00AEh, SCI6.FTDRHL 4007 00CEh, SCI7.FTDRHL 4007 00EEh,
SCI8.FTDRHL 4007 010Eh, SCI9.FTDRHL 4007 012Eh



ビット	シンボル	ビット名	機能	R/W
b8-b0	TDAT[8:0]	シリアル送信データ	シリアル送信データを設定します。 調歩同期式モード（マルチプロセッサモードを含む）および クロック同期式モードにおいて、FIFO 選択時にのみ有効です。 シリアル送信データを設定します。	W
b9	MPBT	マルチプロセッサ通信ビット フラグ	送信フレーム中のマルチプロセッサビットを設定します。 0：データ送信サイクル 1：ID送信サイクル 調歩同期式モードにおいて、SMR.MP = 1 および FIFO 選択時に のみ有効です。	W
b15-b10	—	予約ビット	書く場合、1としてください。	W

FTDRHL レジスタは、8 ビットレジスタの FTDRH と FTDL からなる 16 ビットのレジスタです。

FTDRH レジスタと FTDL レジスタは、シリアル送信データとマルチプロセッサ通信ビットを格納するための 16 段の FIFO レジスタを構成します。このレジスタは、調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードでのみ有効です。

SCI は、送信シフトレジスタ（TSR）に空きを検出すると、FTDRH と FTDL に書き込まれたデータを TSR レジスタに転送し、シリアル送信を開始します。FTDRH と FTDL に送信データが残っていない状態になるまで、連続シリアル送信が実行されます。FTDRHL レジスタが送信データでいっぱいになると、次のデータを書き込むことはできません。新たに書き込みを試みても、そのデータは無視されます。CPU から FTDRH レジスタと FTDL レジスタに書き込むことはできますが、読み出すことはできません。

FTDRH レジスタと FTDL レジスタの両方に書き込む場合は、FTDRH から FTDL の順に書いてください。

MPBT フラグ（マルチプロセッサ通信ビットフラグ）

MPBT フラグは、送信フレームのマルチプロセッサビットの値を指定します。FCR.FM = 1 の場合、SSR.MPBT ビットは無効です。

32.2.8 送信シフトレジスタ (TSR)

TSR レジスタは、シリアルデータを送信するためのシフトレジスタです。シリアルデータ送信を行う場合、SCI ははじめに TDR、TDRHL、または送信 FIFO から TSR レジスタへ送信データを自動転送し、そのデータを TXDn 端子に送出します。CPU から TSR レジスタに直接アクセスすることはできません。

32.2.9 非スマートカードインタフェースモード用シリアルモードレジスタ (SMR) (SCMR.SMIF = 0)

アドレス SCI0.SMR 4007 0000h, SCI1.SMR 4007 0020h, SCI2.SMR 4007 0040h, SCI3.SMR 4007 0060h,
SCI4.SMR 4007 0080h, SCI5.SMR 4007 00A0h, SCI6.SMR 4007 00C0h, SCI7.SMR 4007 00E0h,
SCI8.SMR 4007 0100h, SCI9.SMR 4007 0120h

b7	b6	b5	b4	b3	b2	b1	b0
CM	CHR	PE	PM	STOP	MP	CKS[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロック選択	b1 b0 0 0 : PCLKAクロック (n = 0) (注1) 0 1 : PCLKA/4クロック (n = 1) (注1) 1 0 : PCLKA/16クロック (n = 2) (注1) 1 1 : PCLKA/64クロック (n = 3) (注1)	R/W (注4)
b2	MP	マルチプロセッサモード	調歩同期式モードでのみ有効です。 0 : マルチプロセッサ通信機能は無効 1 : マルチプロセッサ通信機能は有効	R/W (注4)
b3	STOP	ストップビット長	調歩同期式モードでのみ有効です。 0 : 1ストップビット 1 : 2ストップビット	R/W (注4)
b4	PM	パリティモード	PEビット = 1の場合にのみ有効です。 0 : 偶数パリティを選択 1 : 奇数パリティを選択	R/W (注4)
b5	PE	パリティ許可	調歩同期式モードでのみ有効です。 • 送信時 0 : パリティビットを付加しない 1 : パリティビットを付加する • 受信時 0 : パリティビットをチェックしない 1 : パリティビットをチェックする	R/W (注4)
b6	CHR	キャラクタ長	調歩同期式モードでのみ有効です。(注2) SCMR.CHR1ビットと組み合わせて送受信キャラクタ長を選択します。 CHR1 CHR 0 0 : データ長9ビットで送受信 0 1 : データ長9ビットで送受信 1 0 : データ長8ビットで送受信 (初期値) 1 1 : データ長7ビットで送受信 (注3)	R/W (注4)
b7	CM	通信モード	0 : 調歩同期式モード、または簡易IICモード 1 : クロック同期式モード、または簡易SPIモード	R/W (注4)

- 注 1. n は BRR レジスタの設定値を 10 進表記で示します。32.2.17 ビットレートレジスタ (BRR) を参照してください。
 注 2. 調歩同期式モード以外では、本ビットの設定は無効であり、データ長は 8 ビット固定です。
 注 3. LSB ファースト固定となり、送信モードでは TDR レジスタの MSB (ビット 7) は送信されません。
 注 4. SCR.TE ビットと SCR.RE ビットが 0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

SMR レジスタは、通信フォーマットと、内蔵ボーレートジェネレータのクロックソースを設定するためのレジスタです。

CKS[1:0] ビット (クロック選択)

CKS[1:0] ビットは、内蔵ボーレートジェネレータのクロックソースを選択します。これらのビットの設定値とボーレートの関係については、[32.2.17 ビットレートレジスタ \(BRR\)](#) を参照してください。

MP ビット (マルチプロセッサモード)

MP ビットは、マルチプロセッサ通信機能を有効または無効にします。マルチプロセッサモードでは、PE および PM ビットの設定は無効です。

STOP ビット (ストップビット長)

STOP ビットは、送信データのストップビット長を選択します。

受信時には、本ビットの設定にかかわらず、受信したストップビットの 1 ビット目のみがチェックされます。2 ビット目が 0 の場合は、次の送信フレームのスタートビットとみなされます。

PM ビット (パリティモード)

PM ビットは、送受信時のパリティ (偶数パリティ/奇数パリティ) を選択します。マルチプロセッサモードでは、PM ビットの設定は無効です。

PE ビット (パリティ許可)

PE ビットが 1 のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。マルチプロセッサフォーマットでは、PE ビットの設定にかかわらず、パリティビットの付加、チェックは行いません。

CHR ビット (キャラクタ長)

CHR ビットは、SCMR.CHR1 ビットと組み合わせて、送受信データのデータ長を選択します。調歩同期式モード以外では、データ長は 8 ビット固定です。

CM ビット (通信モード)

CM ビットは、通信モードを以下から選択します。

- 調歩同期式モード、または簡易 IIC モード
- クロック同期式モード、または簡易 SPI モード

32.2.10 スマートカードインタフェースモード用シリアルモードレジスタ (SMR_SMCI) (SCMR.SMIF = 1)

アドレス SCI0.SMR_SMCI 4007 0000h, SCI1.SMR_SMCI 4007 0020h, SCI2.SMR_SMCI 4007 0040h, SCI3.SMR_SMCI 4007 0060h, SCI4.SMR_SMCI 4007 0080h, SCI5.SMR_SMCI 4007 00A0h, SCI6.SMR_SMCI 4007 00C0h, SCI7.SMR_SMCI 4007 00E0h, SCI8.SMR_SMCI 4007 0100h, SCI9.SMR_SMCI 4007 0120h

	b7	b6	b5	b4	b3	b2	b1	b0
	GM	BLK	PE	PM	BCP[1:0]		CKS[1:0]	
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロック選択	b1 b0 0 0 : PCLKAクロック (n = 0) (注1) 0 1 : PCLKA/4クロック (n = 1) (注1) 1 0 : PCLKA/16クロック (n = 2) (注1) 1 1 : PCLKA/64クロック (n = 3) (注1)	R/W (注2)
b3-b2	BCP[1:0]	基本クロックパルス	SCMR.BCP2ビットと組み合わせて基本クロックのサイクル数を選択します。表 32.3に、SCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合わせを示します。	R/W (注2)
b4	PM	パリティモード	PEビット = 1の場合にのみ有効です。 0 : 偶数パリティを選択 1 : 奇数パリティを選択	R/W (注2)
b5	PE	パリティ許可	PEビットが1のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。スマートカードインタフェースモードでは、本ビットを1にしてください。	R/W (注2)
b6	BLK	ブロック転送モード	0 : 非ブロック転送モードで動作 1 : ブロック転送モードで動作	R/W (注2)
b7	GM	GSMモード	0 : 非GSMモードで動作 1 : GSMモードで動作	R/W (注2)

注 1. nはBRRレジスタの設定値を10進表記で示します。32.2.17 ビットレートレジスタ (BRR) を参照してください。

注 2. SCR_SMCI.TEビットとSCR_SMCI.REビットが0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

SMR_SMCIレジスタは、通信フォーマットと、内蔵ボーレートジェネレータのクロックソースを設定するためのレジスタです。

CKS[1:0] ビット (クロック選択)

CKS[1:0]ビットは、内蔵ボーレートジェネレータのクロックソースを選択します。これらのビットの設定値とボーレートの関係については、32.2.17 ビットレートレジスタ (BRR) を参照してください。

BCP[1:0] ビット (基本クロックパルス)

BCP[1:0]ビットは、スマートカードインタフェースモードにおいて、1ビット転送時間中の基本クロックのサイクル数を選択します。SCMR.BCP2ビットと組み合わせて選択します。

詳細は、32.6.4 受信データのサンプリングタイミングと受信マージンを参照してください。

表 32.3 SCMR.BCP2ビットとSMR_SMCI.BCP[1:0]ビットの組み合わせ

SCMR.BCP2ビット	SMR_SMCI.BCP[1:0]ビット	1ビット転送時間中の基本クロックのサイクル数
0	00	93クロックサイクル (S = 93) (注1)
0	01	128クロックサイクル (S = 128) (注1)
0	10	186クロックサイクル (S = 186) (注1)
0	11	512クロックサイクル (S = 512) (注1)
1	00	32クロックサイクル (S = 32) (注1) (初期値)
1	01	64クロックサイクル (S = 64) (注1)
1	10	372クロックサイクル (S = 372) (注1)
1	11	256クロックサイクル (S = 256) (注1)

注1. SはBRRレジスタのSの値を表します。32.2.17 ビットレートレジスタ (BRR) を参照してください。

PM ビット (パリティモード)

PM ビットは、送受信時のパリティモード (偶数パリティ/奇数パリティ) を選択します。スマートカードインタフェースモードにおける本ビットの使用方法については、32.6.2 データフォーマット (ブロック転送モード時を除く) を参照してください。

PE ビット (パリティ許可)

PE ビットは1にしてください。送信前、送信データにパリティビットを付加し、受信時はパリティチェックを行います。

BLK ビット (ブロック転送モード)

BLK ビットを1にすると、ブロック転送モードで動作します。詳細は、32.6.3 ブロック転送モードを参照してください。

GM ビット (GSM モード)

GM ビットを1にすると、GSM モードで動作します。

GSM モードでは、SSR_SMCI.TEND フラグのセットタイミングが、先頭ビットから 11.0ETU (ETU : Elementary Time Unit = 1 ビット転送時間) に繰り上げられ、クロック出力制御機能が有効になります。詳細は、32.6.6 シリアルデータの送信 (ブロック転送モード時を除く) および 32.6.8 クロック出力制御を参照してください。

32.2.11 非スマートカードインタフェースモード用シリアルコントロールレジスタ (SCR) (SCMR.SMIF = 0)

アドレス SCI0.SCR 4007 0002h, SCI1.SCR 4007 0022h, SCI2.SCR 4007 0042h, SCI3.SCR 4007 0062h, SCI4.SCR 4007 0082h, SCI5.SCR 4007 00A2h, SCI6.SCR 4007 00C2h, SCI7.SCR 4007 00E2h, SCI8.SCR 4007 0102h, SCI9.SCR 4007 0122h

b7	b6	b5	b4	b3	b2	b1	b0
TIE	RIE	TE	RE	MPIE	TEIE	CKE[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKE[1:0]	クロック許可	<ul style="list-style-type: none"> 調歩同期式モード b1 b0 0 0 : 内蔵ポーレートジェネレータ I/Oポートの設定によって、SCKn端子は入出力ポートとして使用できます。 0 1 : 内蔵ポーレートジェネレータ SCKn端子からビットレートと同じ周波数のクロックを出力します。 1 x : 外部クロック SEMR.ABCSビットが0の場合、SCKn端子からビットレートの16倍の周波数のクロックを入力してください。 SEMR.ABCSビットが1の場合、8倍の周波数のクロック信号を入力してください。 クロック同期式モード b1 b0 0 x : 内部クロック SCKn端子はクロック出力端子となります。 1 x : 外部クロック SCKn端子はクロック入力端子となります。 	R/W (注1)
b2	TEIE	送信終了割り込み許可	0 : SCIn_TEI割り込み要求を禁止 1 : SCIn_TEI割り込み要求を許可	R/W
b3	MPIE	マルチプロセッサ割り込み許可	調歩同期式モードで、SMR.MPビット = 1のとき有効です。 0 : 非マルチプロセッサ受信動作 1 : マルチプロセッサビットが0のデータを受信した場合、そのデータは読み飛ばし、SSRレジスタのRDRF、ORERおよびFERの各ステータスフラグを1にすることはできない。マルチプロセッサビットが1のデータを受信した場合、MPIEビットは自動的に0になり、れ、非マルチプロセッサ受信動作に戻る	R/W (注3)
b4	RE	受信許可	0 : シリアル受信動作を禁止 1 : シリアル受信動作を許可	R/W (注2)
b5	TE	送信許可	0 : シリアル送信動作を禁止 1 : シリアル送信動作を許可	R/W (注2)
b6	RIE	受信割り込み許可	0 : SCIn_RXIおよびSCIn_ERI割り込み要求を禁止 1 : SCIn_RXIおよびSCIn_ERI割り込み要求を許可	R/W
b7	TIE	送信割り込み許可	0 : SCIn_TXI割り込み要求を禁止 1 : SCIn_TXI割り込み要求を許可	R/W

x : Don't care

注 1. TEビット = 0かつREビット = 0の場合にのみ書き込み可能です。

注 2. SMR.CMビットが1のとき、TEビット = 0かつREビット = 0の場合にのみ1の書き込みが可能です。TEビットまたはREビットを1にした後は、TEビットとREビットには0の書き込みのみが可能です。SMR.CMビットが0、かつSIMR1.IICMビットが0の場合、任意のタイミングで書き込みが可能です。

注 3. マルチプロセッサモード (SMR.MPビット = 1) では、このレジスタのMPIEビット以外のビットに新しい値を書き込む場合、ビット操作命令を用いたときにリードモディファイライト命令によってMPIEビットが誤って1になってしまうのを防ぐため、ストア命令を用いてMPIEビットに0を書いてください。

SCR レジスタは、送受信の制御とクロックソース選択を行うためのレジスタです。

CKE[1:0] ビット (クロック許可)

CKE[1:0] ビットは、クロックソースと SCKn 端子機能を選択します。

TEIE ビット (送信終了割り込み許可)

TEIE ビットは、SCIn_TEI 割り込み要求を許可または禁止します。SCIn_TEI 割り込み要求を禁止にするには、TEIE ビットを 0 にしてください。

簡易 IIC モードでは、開始/再開/停止条件の発行完了時の割り込み (STIn 割り込み) に SCIn_TEI 割り込みが割り当てられます。この場合、TEIE ビットによって STI 割り込み要求を許可/禁止することが可能です。

MPIE ビット (マルチプロセッサ割り込み許可)

MPIE ビットを 1 にすると、マルチプロセッサビットが 0 のデータを受信した場合、そのデータは読み飛ばされて、SSR/SSR_FIFO レジスタの RDRF、RDF、ORER、および FER の各ステータスフラグを 1 にすることはできません。マルチプロセッサビットが 1 のデータを受信した場合、MPIE ビットは自動的に 0 にクリアされ、非マルチプロセッサ受信動作に戻ります。詳細は、32.4 マルチプロセッサ通信機能を参照してください。

SSR レジスタの MPB ビットが 0 のときは、RSR レジスタから RDR レジスタへ受信データは転送されず、受信エラーも検出されません。また、ORER および FER フラグを 1 にすることはできません。

MPB ビットが 1 であると、MPIE ビットは自動的に 0 に設定され、SCIn_RXI および SCIn_ERI 割り込み要求が許可されます (SCR.RIE ビットが 1 の場合)。また、ORER および FER フラグを 1 に設定できます。

マルチプロセッサ通信機能を使用しない場合、MPIE ビットを 0 にしてください。

RE ビット (受信許可)

RE ビットは、シリアル受信動作を許可または禁止します。RE ビットを 1 にすると、調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力を検出することで、シリアル受信を開始します。RE ビットを 1 にする前に、SMR レジスタに受信フォーマットを設定してください。

非 FIFO 動作選択時は、RE ビットを 0 にして受信動作を停止させても、SSR レジスタの RDRF、ORER、FER、および PER の各フラグは影響を受けず、以前の値が保持されます。

FIFO 選択時は、RE ビットを 0 にして受信動作を停止させても、SSR_FIFO レジスタの RDF、ORER、FER、PER、および DR の各フラグは影響を受けず、以前の値が保持されます。

TE ビット (送信許可)

TE ビットは、シリアル送信動作を許可または禁止します。

TE ビットを 1 にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。TE ビットを 1 にする前に、SMR レジスタに送信フォーマットを設定してください。

RIE ビット (受信割り込み許可)

RIE ビットは、SCIn_RXI および SCIn_ERI 割り込み要求を許可または禁止します。

RIE ビットを 0 にすると、SCIn_RXI および SCIn_ERI の割り込み要求は禁止されます。

SCIn_ERI 割り込み要求の解除は、SSR/SSR_FIFO レジスタの ORER、FER、または PER フラグから 1 を読み出した後に 0 にするか、RIE ビットを 0 にすることで行うことができます。

TIE ビット (送信割り込み許可)

TIE ビットは、SCIn_TXI 割り込み要求を許可または禁止します。SCIn_TXI 割り込み要求を禁止にするには、TIE ビットを 0 にしてください。TE ビットが 1 のときに、TIE ビットを 1 にしてください。SCIn_TXI 割り込みを発生させるには、転送が開始する前に TE と TIE を同時に 1 に設定してください。

32.2.12 スマートカードインタフェースモード用シリアルコントロールレジスタ (SCR_SMCI) (SCMR.SMIF = 1)

アドレス SCI0.SCR_SMCI 4007 0002h, SCI1.SCR_SMCI 4007 0022h, SCI2.SCR_SMCI 4007 0042h, SCI3.SCR_SMCI 4007 0062h, SCI4.SCR_SMCI 4007 0082h, SCI5.SCR_SMCI 4007 00A2h, SCI6.SCR_SMCI 4007 00C2h, SCI7.SCR_SMCI 4007 00E2h, SCI8.SCR_SMCI 4007 0102h, SCI9.SCR_SMCI 4007 0122h

b7	b6	b5	b4	b3	b2	b1	b0
TIE	RIE	TE	RE	MPIE	TEIE	CKE[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKE[1:0]	クロック許可	<ul style="list-style-type: none"> SMR_SMCI.GMビット=0の場合 b1 b0 0 0: 出力を禁止 (SCKn端子は、I/Oポートの設定でセットアップすれば、入出力ポートとして使用可能です) 0 1: クロックを出力 1 x: 設定禁止 SMR_SMCI.GMビット=1の場合 b1 b0 0 0: 出力をLowに固定 x 1: クロックを出力 1 0: 出力をHighに固定 	R/W (注1)
b2	TEIE	送信終了割り込み許可	スマートカードインタフェースモードでは、本ビットを0にしてください。	R/W
b3	MPIE	マルチプロセッサ割り込み許可	スマートカードインタフェースモードでは、本ビットを0にしてください。	R/W
b4	RE	受信許可	0: シリアル受信動作を禁止 1: シリアル受信動作を許可	R/W (注2)
b5	TE	送信許可	0: シリアル送信動作を禁止 1: シリアル送信動作を許可	R/W (注2)
b6	RIE	受信割り込み許可	0: SCIn_RXIおよびSCIn_ERI割り込み要求を禁止 1: SCIn_RXIおよびSCIn_ERI割り込み要求を許可	R/W
b7	TIE	送信割り込み許可	0: SCIn_TXI割り込み要求を禁止 1: SCIn_TXI割り込み要求を許可	R/W

x : Don't care

注1. TEビット=0かつREビット=0の場合にのみ書き込み可能です。

注2. TEビット=0かつREビット=0の場合にのみ1の書き込みが可能です。TEビットまたはREビットを1にした後は、TEビットとREビットには0の書き込みのみが可能です。

SCR_SMCIレジスタは、送受信制御、割り込み制御、および送受信のクロックソース選択を行うためのレジスタです。

各割り込み要求については、[32.10 割り込み要因](#)を参照してください。

CKE[1:0] ビット (クロック許可)

CKE[1:0]ビットは、SCKn端子からのクロック出力を制御します。

GSMモードでは、クロック出力を動的に切り替えることが可能です。詳細は、[32.6.8 クロック出力制御](#)を参照してください。

TEIE ビット (送信終了割り込み許可)

スマートカードインタフェースモードでは、TEIEビットを0にしてください。

MPIE ビット (マルチプロセッサ割り込み許可)

スマートカードインタフェースモードでは、MPIE ビットを 0 にしてください。

RE ビット (受信許可)

RE ビットは、シリアル受信動作を許可または禁止します。

RE ビットを 1 にすると、スタートビットを検出することでシリアル受信を開始します。RE ビットを 1 にする前に、SMR_SMCI レジスタに受信フォーマットを設定してください。

RE ビットを 0 にして受信動作を停止しても、SSR_SMCI レジスタの ORER、FER、および PER の各フラグは影響を受けず、以前の値を保持します。

TE ビット (送信許可)

TE ビットは、シリアル送信動作を許可または禁止します。TE ビットを 1 にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。TE ビットを 1 にする前に、SMR_SMCI レジスタに送信フォーマットを設定してください。

RIE ビット (受信割り込み許可)

RIE ビットは、SCIn_RXI および SCIn_ERI 割り込み要求を許可または禁止します。RIE ビットを 0 にすると、SCIn_RXI および SCIn_ERI の割り込み要求は禁止されます。

SCIn_ERI 割り込み要求の解除は、SSR_SMCI レジスタの ORER、FER、または PER フラグから 1 を読み出した後に 0 にするか、RIE ビットを 0 にすることで行うことができます。

TIE ビット (送信割り込み許可)

TIE ビットは、SCIn_TXI 割り込み要求を許可または禁止します。

SCIn_TXI 割り込み要求を禁止にするには、TIE ビットを 0 にしてください。TE ビットが 1 のときに、TIE ビットを 1 にしてください。SCIn_TXI 割り込みを発生させるには、転送が開始する前に TE ビットと TIE ビットを同時に 1 に設定してください。

32.2.13 非スマートカードインタフェースおよび非 FIFO モード用シリアルステータスレジスタ (SSR) (SCMR.SMIF = 0 および FCR.FM = 0)

アドレス SCI0.SSR 4007 0004h, SCI1.SSR 4007 0024h, SCI2.SSR 4007 0044h, SCI3.SSR 4007 0064h, SCI4.SSR 4007 0084h, SCI5.SSR 4007 00A4h, SCI6.SSR 4007 00C4h, SCI7.SSR 4007 00E4h, SCI8.SSR 4007 0104h, SCI9.SSR 4007 0124h

	b7	b6	b5	b4	b3	b2	b1	b0
	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT
リセット後の値	1	0	0	0	0	1	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビット転送	送信フレーム中のマルチプロセッサビットの値を設定します。 0 : データ送信サイクル 1 : ID送信サイクル	R/W
b1	MPB	マルチプロセッサ	受信フレーム中のマルチプロセッサビットの値を設定します。 0 : データ送信サイクル 1 : ID送信サイクル	R
b2	TEND	送信終了フラグ	0 : キャラクタを送信中 1 : キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0 : パリティエラーの発生なし 1 : パリティエラーの発生あり	R/(W) (注1)
b4	FER	フレーミングエラーフラグ	0 : フレーミングエラーの発生なし 1 : フレーミングエラーの発生あり	R/(W) (注1)
b5	ORER	オーバーランエラーフラグ	0 : オーバーランエラーの発生なし 1 : オーバーランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0 : RDR レジスタに受信データなし 1 : RDR レジスタに受信データあり	R/(W) (注1)
b7	TDRE	送信データエンプティフラグ	0 : TDR レジスタに送信データあり 1 : TDR レジスタに送信データなし	R/(W) (注1)

注1. フラグをクリアするため、1を読んだ後に0を書き込むことのみ可能です。

SSR レジスタは、SCI ステータスフラグと送受信マルチプロセッサビットを設定するためのレジスタです。

MPBT ビット (マルチプロセッサビット転送)

MPBT ビットは、送信フレームのマルチプロセッサビットの値を設定します。

MPB ビット (マルチプロセッサ)

MPB ビットは、受信フレーム中のマルチプロセッサビットの値を格納します。SCR.RE ビットが0のときは変化しません。

TEND フラグ (送信終了フラグ)

TEND フラグは、送信が終了したことを示します。

[1になる条件]

- SCR.TE ビットが0 (シリアル送信動作を禁止)、かつ FCR.FM ビットが0 (非 FIFO 選択時) のとき
SCR.TE ビットが1のときは、TEND フラグは影響を受けず、1の値を保持します。
- 送信キャラクタの最後尾ビットの送信時、TDR レジスタが更新されないとき

[0になる条件]

- SCR.TE ビットが1の状態、TDR レジスタに送信データを書いたとき

- SCR.TE ビットが 1 の状態で、TDRE = 1 を読んだ後、TDRE に 0 を書いたとき

PER フラグ (パリティエラーフラグ)

PER フラグは、調歩同期式モードで、受信中にパリティエラーが発生して異常終了したことを示します。

[1 になる条件]

- 調歩同期式モードでの受信時に、アドレス一致検出機能が無効 (DCCR.DCME = 0) の状態で、パリティエラーが検出されたとき
パリティエラーが発生した場合、受信データは RDR レジスタへ転送されますが、SCIn_RXI 割り込み要求は発生しません。PER フラグが 1 の状態では、以降の受信データは RDR レジスタへ転送されません。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

PER ビットに 0 を書いた後は、PER ビットを読み出して、実際に 0 になっていることを確認してください。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず、以前の値を保持します。

FER フラグ (フレーミングエラーフラグ)

FER フラグは、調歩同期式モードで、受信中にフレーミングエラーが発生して異常終了したことを示します。

[1 になる条件]

- 調歩同期式モードでの受信時に、アドレス一致検出機能が無効 (DCCR.DCME = 0) の状態で、ストップビットとして 0 がサンプリングされたとき
2 ストップビットモードでは、ストップビットの 1 ビット目のみがチェックされます。2 ビット目はチェックされません。フレーミングエラーが発生した場合、受信データは RDR レジスタへ転送されますが、SCIn_RXI 割り込み要求は発生しません。FER フラグが 1 の状態では、以降の受信データは RDR レジスタへ転送されません。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

FER ビットに 0 を書いた後は、FER ビットを読み出して、実際に 0 になっていることを確認してください。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、FER フラグは影響を受けず、以前の値を保持します。

ORER フラグ (オーバーランエラーフラグ)

ORER フラグは、受信中にオーバーランエラーが発生して異常終了したことを示します。

[1 になる条件]

- RDR レジスタからパリティエラーもフレーミングエラーもない受信データを読み出す前に、次のデータを受信したとき
オーバーランエラーが発生する前に受信したデータは RDR レジスタに保持されますが、発生後に受信したデータは失われます。ORER フラグが 1 の状態では、受信データは RDR レジスタへ転送されません。クロック同期式モードでは、シリアル送受信は停止します。

[0 になる条件]

- ORER フラグが 1 であることを確認した後、0 を書き込んだとき

ORER ビットに 0 を書いた後は、ORER ビットを読み出して、実際に 0 になっていることを確認してください。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、ORER フラグは影響を受けず、以前の値を保持します。

RDRF フラグ (受信データフルフラグ)

RDRF フラグは、RDR レジスタ内の受信データの有無を示します。

[1 になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき

[0 になる条件]

- RDRF フラグが 1 であることを確認した後、0 を書き込んだとき
- RDR レジスタからデータを読んだとき

注. 通信が中断しない限り、SSR レジスタの RDRF ビットにアクセスすることによって RDRF フラグをクリアしないでください。

TDRE フラグ (送信データエンプティフラグ)

TDRE フラグは、TDR レジスタ内の送信データの有無を示します。

[1 になる条件]

- SCR.TE ビットが 0 のとき
- TDR レジスタから TSR レジスタへデータが転送されたとき

[0 になる条件]

- TDRE フラグが 1 であることを確認した後、0 を書き込んだとき
- SCR.TE ビットが 1 の状態で、データを TDR レジスタに書き込んだとき

注. 通信が中断しない限り、SSR レジスタの TDRE ビットにアクセスすることによって TDRE フラグをクリアしないでください。

32.2.14 非スマートカードインタフェースおよび FIFO モード用シリアルステータスレジスタ (SSR_FIFO) (SCMR.SMIF = 0 および FCR.FM = 1)

アドレス SCI0.SSR_FIFO 4007 0004h, SCI1.SSR_FIFO 4007 0024h, SCI2.SSR_FIFO 4007 0044h, SCI3.SSR_FIFO 4007 0064h, SCI4.SSR_FIFO 4007 0084h, SCI5.SSR_FIFO 4007 00A4h, SCI6.SSR_FIFO 4007 00C4h, SCI7.SSR_FIFO 4007 00E4h, SCI8.SSR_FIFO 4007 0104h, SCI9.SSR_FIFO 4007 0124h

	b7	b6	b5	b4	b3	b2	b1	b0
	TDFE	RDF	ORER	FER	PER	TEND	—	DR
リセット後の値	1	0	0	0	0	0	x	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	DR	受信データレディフラグ	0: 受信中であるか、または正常に受信を完了した後、FRDRHLに受信データが残っていない(受信FIFOが空である) 1: FIFOに格納されているデータ量が受信トリガ数以下であるとき、正常に受信を完了した後、次の受信データが一定期間来ない	R/(W) (注1)
b1	—	予約ビット	読むと不定値が読めます。書く場合、1としてください。	R/W
b2	TEND	送信終了フラグ	0: キャラクタを送信中 1: キャラクタを送信終了	R/(W) (注1)
b3	PER	パリティエラーフラグ	0: パリティエラーの発生なし 1: パリティエラーの発生あり	R/(W) (注1)
b4	FER	フレーミングエラーフラグ	0: フレーミングエラーの発生なし 1: フレーミングエラーの発生あり	R/(W) (注1)
b5	ORER	オーバーランエラーフラグ	0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R/(W) (注1)
b6	RDF	受信FIFOデータフルフラグ	0: FRDRHLに書き込まれた受信データ量が指定された受信トリガ数より少ない 1: FRDRHLに書き込まれた受信データ量が指定された受信トリガ数以上である	R/(W) (注1)
b7	TDFE	送信FIFOデータエンプティフラグ	0: FTDRHLに書き込まれた送信データ量が指定された送信トリガ数を超過している 1: FTDRHLに書き込まれた送信データ量が指定された送信トリガ数以下である	R/(W) (注1)

注1. フラグをクリアするため、1を読んだ後に0を書き込むことのみ可能です。

SSR_FIFO レジスタは、FIFO モード用のステータスフラグのためのレジスタです。

DR フラグ (受信データレディフラグ)

DR フラグは、受信 FIFO データレジスタ (FRDRHL) に格納されたデータ量が指定された受信トリガ数より少ないこと、および、調歩同期式モードにおいて最後のストップビットから 15ETU 経過しても次のデータが受信されていないことを示します。本フラグは、調歩同期式モード (マルチプロセッサモードを含む) において、FIFO 選択時にのみ有効です。

クロック同期式モードでは、DR フラグは 1 になりません。

[1 になる条件]

- FRDRHL 内のデータ数が指定された受信トリガ数より少なく、最後のストップビットから 15ETU (注1) 経過しても次のデータが受信されておらず、かつ SSR_FIFO.FER および SSR_FIFO.PER フラグが 0 のとき

[0 になる条件]

- 受信データをすべて読み出した後、DR フラグから 1 を読んだとき
- FCR.FM ビットが 0 から 1 に切り替わったとき

注 1. 15ETU は、8 ビットフォーマットで 1 ストップビットが選択されている場合の 1.5 フレーム分に相当します。DR フラグは、調歩同期式モード（マルチプロセッサモードを含む）において、FIFO 選択時にのみ 1 になります。他の動作モードでは 1 になりません。

TEND フラグ（送信終了フラグ）

TEND フラグは、シリアルキャラクタの最後尾ビットの送信時に、FTDRHL レジスタに有効なデータがなく、送信が停止したことを示します。

[1 になる条件]

- 1 バイトのシリアル送信キャラクタの最後尾ビット送信時に、FTDRHL レジスタに送信データがないとき

[0 になる条件]

- SCR.TE ビットが 1 の状態で、FTDRHL レジスタに送信データを書いたとき
- SCR.TE ビットが 1 の状態で、TEND から 1 を読んだ後、TEND に 0 を書いたとき
- FCR.FM ビットが 0 から 1 に切り替わったとき

PER フラグ（パリティエラーフラグ）

PER フラグは、アドレス一致検出機能が無効（DCCR.DCME = 0）のとき、調歩同期式モードで FRDRHL レジスタから読み出したデータにパリティエラーが存在するか否かを示します。

[1 になる条件]

- アドレス一致検出機能が無効（DCCR.DCME = 0）の状態で、データ受信時にパリティエラーが検出されたとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

データ受信中にパリティエラーが発生しても、受信動作は継続し、受信データが FRDRHL レジスタに格納されます。

SCR.RE ビットを 0（シリアル受信動作を禁止）にしても、PER フラグは影響を受けず、以前の値を保持します。

FER フラグ（フレーミングエラーフラグ）

FER フラグは、アドレス一致検出機能が無効（DCCR.DCME = 0）のとき、調歩同期式モードで FRDRHL レジスタから読み出したデータにフレーミングエラーが存在するか否かを示します。

[1 になる条件]

- アドレス一致検出機能が無効（DCCR.DCME = 0）の状態で、受信時にストップビットとして 0 がサンプリングされたとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

データ受信中にフレーミングエラーが発生しても、受信動作は継続し、受信データが FRDRHL レジスタに格納されます。

SCR.RE ビットを 0（シリアル受信動作を禁止）にしても、FER フラグは影響を受けず、以前の値を保持します。

ORER フラグ (オーバーランエラーフラグ)

ORER フラグは、オーバーランエラーの発生が原因で受信動作が異常停止したことを示します。

[1 になる条件]

- 受信 FIFO が 16 バイトの受信データでいっぱいになった状態で、次のシリアル受信を完了したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、ORER フラグは影響を受けず、以前の値を保持します。

RDF フラグ (受信 FIFO データフルフラグ)

RDF フラグは、受信データが FRDRHL レジスタへ転送されて、FRDRHL のデータ量が指定された受信トリガ数と等しいか、または超えたことを示します。RTRG が 0 の場合は、受信 FIFO のデータ量が 0 であっても、RDF フラグはセットされません。

[1 になる条件]

- 指定された受信トリガ数以上の受信データ量が FRDRHL レジスタ (注 1) に格納され、かつ FIFO が空状態でないとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- FRDRHL レジスタが DMAC または DTC によって読み出されたとき (ブロック転送が最終送信の場合のみ)
- 1 になる条件と 0 になる条件が同時に発生したとき

この場合、RDF フラグは 0 になります。その後、FRDRHL レジスタに格納されたデータ量が RTRG の値以上になると、1PCLKA 後に RDF フラグは 1 になります。

注 . 通信が中断しない限り、受信データを読み出す前に SSR レジスタの RDF ビットにアクセスすることによって RDF フラグをクリアしないでください。

注 1. FRDRHL は 16 段の FIFO レジスタであるため、RDF が 1 のときに読み出し可能な最大データ量は、指定された受信トリガ数と同等です。FRDRHL 内のデータをすべて読み出した後に、さらに読み出しを実行すると、不定値が読み出されます。

TDFE フラグ (送信 FIFO データエンptyフラグ)

TDFE フラグは、データが FTDRHL レジスタから TSR レジスタへ転送されて、FTDRHL のデータ量が指定された送信トリガ数を下回り、FTDRHL への送信データの書き込みが可能になったことを示します。

[1 になる条件]

- SCR.TE ビットが 0 のとき
- FTDRHL に書き込まれた送信データ量が、指定された送信トリガ数以下であるとき (注 1)

[0 になる条件]

- DMAC または DTC が起動している状態で、最終送信に対する FTDRHL への書き込みが実行されたとき
- TDFE フラグが 1 であることを確認した後、0 を書き込んだとき
TE = 0 のときは、1 になる条件が優先されます。1 になる条件と 0 になる条件が同時に発生した場合、TDFE フラグは 0 になります。その後、FTDRHL レジスタに格納されたデータ量が TTRG の値と同じまたは以下になると、1PCLKA 後に TDFE フラグは 1 になります。

注 . 通信が中断しない限り、送信データを書き込む前に SSR レジスタの TDFE ビットにアクセスすることによって TDFE フラグをクリアしないでください。

注1. FTDRHL レジスタは 16 段の FIFO レジスタであるため、TDFE フラグが 1 のときに FTDRHL レジスタに書き込み可能なデータの最大バイト数は 16 - FDR.T[4:0] になります。さらにデータを書き込んでも、そのデータは破棄されます。

32.2.15 スマートカードインタフェースモード用シリアルステータスレジスタ (SSR_SMCI) (SCMR.SMIF = 1)

アドレス SCI0.SSR_SMCI 4007 0004h, SCI1.SSR_SMCI 4007 0024h, SCI2.SSR_SMCI 4007 0044h, SCI3.SSR_SMCI 4007 0064h, SCI4.SSR_SMCI 4007 0084h, SCI5.SSR_SMCI 4007 00A4h, SCI6.SSR_SMCI 4007 00C4h, SCI7.SSR_SMCI 4007 00E4h, SCI8.SSR_SMCI 4007 0104h, SCI9.SSR_SMCI 4007 0124h

	b7	b6	b5	b4	b3	b2	b1	b0
	TDRE	RDRF	ORER	ERS	PER	TEND	MPB	MPBT
リセット後の値	1	0	0	0	0	1	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビット転送	スマートカードインタフェースモードでは、本ビットを0にしてください。	R/W
b1	MPB	マルチプロセッサ	スマートカードインタフェースモードでは、本ビットを0にしてください。	R
b2	TEND	送信終了フラグ	0: キャラクタを送信中 1: キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0: パリティエラーの発生なし 1: パリティエラーの発生あり	R/(W) (注1)
b4	ERS	エラーシグナルステータスフラグ	0: エラーシグナルLow応答なし 1: エラーシグナルLow応答あり	R/(W) (注1)
b5	ORER	オーバーランエラーフラグ	0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0: RDR レジスタに受信データなし 1: RDR レジスタに受信データあり	R/(W) (注1)
b7	TDRE	送信データエンptyフラグ	0: TDR レジスタに送信データあり 1: TDR レジスタに送信データなし	R/(W) (注1)

注1. フラグをクリアするため、1 を読んだ後に 0 を書き込むことのみ可能です。

SSR_SMCI レジスタは、スマートカードインタフェースモード用のステータスフラグのためのレジスタです。

TEND フラグ (送信終了フラグ)

受信側からエラー信号がなく、次の送信データが TDR レジスタに転送可能となったとき、TEND フラグは 1 になります。

[1 になる条件]

- SCR_SMCI.TE ビット = 0 (シリアル送信動作を禁止) のとき

SCR_SMCI.TE ビットを 0 から 1 に変更しても、TEND フラグは影響を受けず、1 の値を保持します。

- 1 バイトのデータを送信してから指定した期間が経過した後、ERS フラグが 0 で、かつ TDR レジスタが更新されないとき

1 になるタイミングは、以下のように、レジスタの設定値によって決定されます。

- SMR_SMCI.GM = 0、SMR_SMCI.BLK = 0 のとき、送信開始から 12.5ETU 経過後
- SMR_SMCI.GM = 0、SMR_SMCI.BLK = 1 のとき、送信開始から 11.5ETU 経過後
- SMR_SMCI.GM = 1、SMR_SMCI.BLK = 0 のとき、送信開始から 11.0ETU 経過後

- SMR_SMCI.GM = 1、SMR_SMCI.BLK = 1 のとき、送信開始から 11.0ETU 経過後

[0 になる条件]

- SCR_SMCI.TE ビットが 1 である間に、TDR レジスタに送信データを書いたとき
- SCR_SMCI.TE ビットが 1 である間に TDRE から 1 を読んだ後、TDRE に 0 を書いたとき

PER フラグ (パリティエラーフラグ)

PER フラグは、調歩同期式モードで、受信中にパリティエラーが発生して異常終了したことを示します。

[1 になる条件]

- 受信中にパリティエラーが検出されたとき

パリティエラーが発生した場合、受信データは RDR レジスタへ転送されますが、SCI_{In}_RXI 割り込み要求は発生しません。PER フラグが 1 になった後は、以降の受信データは RDR レジスタへ転送されません。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

PER ビットに 0 を書いた後は、PER ビットを読み出して、実際に 0 になっていることを確認してください。

SCR_SMCI.RE ビットを 0 (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず、以前の値を保持します。

ERS フラグ (エラーシグナルステータスフラグ)

[1 になる条件]

- エラーシグナル Low をサンプリングしたとき

[0 になる条件]

- ERS フラグが 1 であることを確認した後、0 を書き込んだとき

ORER フラグ (オーバーランエラーフラグ)

ORER フラグは、受信中にオーバーランエラーが発生して異常終了したことを示します。

[1 になる条件]

- RDR レジスタからパリティエラーのない受信データを読み出す前に、次のデータを受信したとき

オーバーランエラーが発生する前に受信したデータは RDR レジスタに保持されますが、発生後に受信したデータは失われます。ORER フラグが 1 の状態では、受信データは RDR レジスタへ転送されません。

[0 になる条件]

- ORER フラグが 1 であることを確認した後、0 を書き込んだとき

ORER フラグに 0 を書いた後は、ORER フラグを読み出して、実際に 0 になっていることを確認してください。

SCR_SMCI.RE ビットを 0 にしても、ORER フラグは影響を受けず、以前の値を保持します。

RDRF フラグ (受信データフルフラグ)

RDRF フラグは、RDR レジスタ内の受信データの有無を示します。

[1 になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき

[0 になる条件]

- RDRF フラグが 1 であることを確認した後、0 を書き込んだとき

- RDR レジスタからデータを読んだとき

注. 通信が中断しない限り、SSR レジスタの RDRF ビットにアクセスすることによって RDRF フラグをクリアしないでください。

TDRE フラグ (送信データエンプティフラグ)

TDRE フラグは、TDR レジスタ内の送信データの有無を示します。

[1 になる条件]

- SCR_SMCI.TE ビットが 0 のとき
- TDR レジスタから TSR レジスタへデータが転送されたとき

[0 になる条件]

- TDRE フラグが 1 であることを確認した後、0 を書き込んだとき
- SCR_SMCI.TE ビットが 1 の状態で、データを TDR レジスタに書き込んだとき

注. 通信が中断しない限り、SSR レジスタの TDRE ビットにアクセスすることによって TDRE フラグをクリアしないでください。

32.2.16 スマートカードモードレジスタ (SCMR)

アドレス SCI0.SCMR 4007 0006h, SCI1.SCMR 4007 0026h, SCI2.SCMR 4007 0046h, SCI3.SCMR 4007 0066h,
SCI4.SCMR 4007 0086h, SCI5.SCMR 4007 00A6h, SCI6.SCMR 4007 00C6h, SCI7.SCMR 4007 00E6h,
SCI8.SCMR 4007 0106h, SCI9.SCMR 4007 0126h

b7	b6	b5	b4	b3	b2	b1	b0
BCP2	—	—	CHR1	SDIR	SINV	—	SMIF
リセット後の値	1	1	1	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	SMIF	スマートカードインタフェースモード選択	0 : 非スマートカードインタフェースモード (調歩同期式モード、クロック同期式モード、簡易SPIモード、または簡易IICモード) 1 : スマートカードインタフェースモード	R/W (注1)
b1	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b2	SINV	送受信データ反転	0 : TDRレジスタはそのまま送信。受信データをそのままRDRレジスタに格納 1 : TDRレジスタの内容を反転して送信。受信データを反転してRDRレジスタに格納 以下のモードで使用可能です。 • スマートカードインタフェースモード • 調歩同期式モード (マルチプロセッサモードを含む) • クロック同期式モード • 簡易SPIモード 簡易IICモードで動作させる場合は、SINVビットを0にしてください。	R/W (注1)
b3	SDIR	送受信データ転送方向	0 : LSBファースト転送 1 : MSBファースト転送 このビットは以下のモードで使用可能です。 • スマートカードインタフェースモード • 調歩同期式モード (マルチプロセッサモードを含む) • クロック同期式モード • 簡易SPIモード 簡易IICモードで動作させる場合は、SDIRビットを1にしてください。	R/W (注1)
b4	CHR1	キャラクタ長1	調歩同期式モードでのみ有効です。(注2) SMR.CHRビットと組み合わせて送受信キャラクタ長を選択します。 CHR1 CHR 0 0 : データ長9ビットで送受信 0 1 : データ長9ビットで送受信 1 0 : データ長8ビットで送受信 (初期値) 1 1 : データ長7ビットで送受信 (注3)	R/W (注1)
b6-b5	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b7	BCP2	基本クロックパルス2	SMR_SMCI.BCP[1:0]ビットと組み合わせて基本クロックのサイクル数を選択します。 表 32.4に、SCMR.BCP2ビットとSMR_SMCI.BCP[1:0]ビットの組み合わせを示します。	R/W (注1)

注 1. SCR/SCR_SMCI レジスタの TE ビットと RE ビットが 0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

注 2. 調歩同期式モード以外では、本ビットの設定は無効であり、データ長は 8 ビット固定となります。

注 3. LSB ファーストを選択する必要があります。TDR レジスタの MSB (ビット 7) の値は送信されません。

SCMR レジスタは、スマートカードインタフェースと通信フォーマットを選択するためのレジスタです。

SMIF ビット (スマートカードインタフェースモード選択)

SMIF ビットを1にすると、スマートカードインタフェースモードが選択されます。

SMIF ビットを0にすると、下記のすべてのモードが選択されます。

- マルチプロセッサモードを含む調歩同期式モード
- クロック同期式モード
- 簡易 SPI モード
- 簡易 IIC モード

SINV ビット (送受信データ反転)

SINV ビットは、送受信データのロジックレベルを反転します。本ビットは、パリティビットのロジックレベルには影響を与えません。パリティビットを反転させる場合は、SMR または SMR_SMCI レジスタの PM ビットを反転してください。

CHR1 ビット (キャラクタ長 1)

CHR1 ビットは、SMR レジスタの CHR ビットと組み合わせて、送受信データのデータ長を選択します。調歩同期式モード以外では、データ長は8ビット固定です。

BCP2 ビット (基本クロックパルス 2)

BCP2 ビットは、スマートカードインタフェースモードにおける、1ビット転送時間中の基本クロックのサイクル数を選択します。SMR_SMCI.BCP[1:0] ビットと組み合わせて設定します。


表 32.4 SCMR.BCP2 ビットと SMR_SMCI.BCP[1:0] ビットの組み合わせ

SCMR.BCP2 ビット	SMR_SMCI.BCP[1:0] ビット	1ビット転送時間中の基本クロックのサイクル数
0	00	93クロックサイクル (S = 93) (注1)
0	01	128クロックサイクル (S = 128) (注1)
0	10	186クロックサイクル (S = 186) (注1)
0	11	512クロックサイクル (S = 512) (注1)
1	00	32クロックサイクル (S = 32) (注1) (初期値)
1	01	64クロックサイクル (S = 64) (注1)
1	10	372クロックサイクル (S = 372) (注1)
1	11	256クロックサイクル (S = 256) (注1)

注1. 32.2.17 ビットレートレジスタ (BRR) を参照してください。

32.2.17 ビットレートレジスタ (BRR)

アドレス SCI0.BRR 4007 0001h, SCI1.BRR 4007 0021h, SCI2.BRR 4007 0041h, SCI3.BRR 4007 0061h,
SCI4.BRR 4007 0081h, SCI5.BRR 4007 00A1h, SCI6.BRR 4007 00C1h, SCI7.BRR 4007 00E1h,
SCI8.BRR 4007 0101h, SCI9.BRR 4007 0121h



BRR レジスタは、ビットレートを調整するための 8 ビットのレジスタです。

SCI はチャンネルごとにボーレートジェネレータが独立しているため、それぞれ異なるビットレートの設定が可能です。調歩同期式モード、マルチプロセッサ通信、クロック同期式モード、スマートカードインタフェースモード、簡易 SPI モード、および簡易 IIC モードにおける、BRR レジスタの設定値 N とビットレート B の関係を表 32.5 に示します。

BRR レジスタの初期値は FFh です。BRR レジスタは、CPU から読み出しは可能ですが、書き込みは SCR/SCR_SMCI レジスタの TE および RE ビットが 0 の場合にのみ可能です。

表 32.5 BRR レジスタの設定値 N とビットレート B の関係

モード	SEMR レジスタの設定値			BRR レジスタの設定値	誤差
	BGDM ビット	ABCS ビット	ABCSE ビット		
調歩同期式、マルチプロセッサ通信	0	0	0	$N = \frac{PCLKA \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLKA \times 10^6}{B \times 64 \times 2^{2n-1} \times (N + 1)} - 1 \right\} \times 100$
	1	0	0	$N = \frac{PCLKA \times 10^6}{32 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLKA \times 10^6}{B \times 32 \times 2^{2n-1} \times (N + 1)} - 1 \right\} \times 100$
	0	1	0		
	1	1	0	$N = \frac{PCLKA \times 10^6}{16 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLKA \times 10^6}{B \times 16 \times 2^{2n-1} \times (N + 1)} - 1 \right\} \times 100$
	Don't care	Don't care	1	$N = \frac{PCLKA \times 10^6}{12 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLKA \times 10^6}{B \times 12 \times 2^{2n-1} \times (N + 1)} - 1 \right\} \times 100$
クロック同期式、簡易 SPI				$N = \frac{PCLKA \times 10^6}{8 \times 2^{2n-1} \times B} - 1$	-
スマートカードインタフェース				$N = \frac{PCLKA \times 10^6}{S \times 2^{2n+1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLKA \times 10^6}{B \times S \times 2^{2n+1} \times (N + 1)} - 1 \right\} \times 100$
簡易 IIC (注1)				$N = \frac{PCLKA \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	-

B : ビットレート (bps)

N : 内蔵ボーレートジェネレータの BRR の設定値 ($0 \leq N \leq 255$)

PCLKA : 動作周波数 (MHz)

n および S : 表 32.7 および表 32.8 に示すように、SMR/SMR_SMCI レジスタと SCMR レジスタの設定値によって決まります。

注 1. 簡易 IIC モードでは、SCL 出力の High/Low 幅が I²C バス規格を満たすように、ビットレートを調整してください。

表 32.6 SCL High/Low幅算出式

モード	SCL	算出式 (結果は秒単位)	
IIC	High幅 (min値)	$(N + 1) \times 4 \times 2^{2n-1} \times 7 \times$	1
			$PCLKA \times 10^6$
	Low幅 (min値)	$(N + 1) \times 4 \times 2^{2n-1} \times 8 \times$	1
			$PCLKA \times 10^6$

表 32.7 クロックソースの設定

SMR/SMR_SMCI.CKS[1:0] ビットの設定	クロックソース	n
CKS[1:0]ビット		
0 0	PCLKAクロック	0
0 1	PCLKA/4クロック	1
1 0	PCLKA/16クロック	2
1 1	PCLKA/64クロック	3

表 32.8 スマートカードインタフェースモード時の基本クロックの設定

SCMR.BCP2ビットの設定	SMR_SMCI.BCP[1:0] ビットの設定	1ビット期間中の 基本クロックのサイクル数	S
0	0 0	93クロックサイクル	93
0	0 1	128クロックサイクル	128
0	1 0	186クロックサイクル	186
0	1 1	512クロックサイクル	512
1	0 0	32クロックサイクル	32
1	0 1	64クロックサイクル	64
1	1 0	372クロックサイクル	372
1	1 1	256クロックサイクル	256

調歩同期式モードにおける、BRR レジスタ値 N の設定例を表 32.9 と表 32.10 に示します。各動作周波数において選択可能な最大ビットレートを表 32.11 に示します。また、スマートカードインタフェースモードにおける、BRR レジスタ値 N の設定例を表 32.15 に示します。

スマートカードインタフェースモードでは、1 ビット転送時間における基本クロックのサイクル数 S を選択できます。詳細は、32.6.4 受信データのサンプリングタイミングと受信マージンを参照してください。また、表 32.12 と表 32.14 に、外部クロック入力時の最大ビットレートを示します。

調歩同期式モードにおいて、シリアル拡張モードレジスタ (SEMR) の調歩同期基本クロック選択ビット (ABCS) またはボーレートジェネレータ倍速モード選択ビット (BGDM) のいずれか一方を 1 にした場合、ビットレートは表 32.16 に記載された値の 2 倍になります。両ビットとも 1 にした場合、ビットレートは記載値の 4 倍になります。

表 32.9 各ビットレートに対するBRRの設定例 (調歩同期式モード) (1)

ビット レート (bps)	動作周波数PCLKA (MHz)														
	8			9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	141	0.03	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	103	0.16	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	207	0.16	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	103	0.16	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	207	0.16	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	103	0.16	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	51	0.16	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	25	0.16	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	12	0.16	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	7	0.00	0	9	-1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	—	—	—	0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00

ビット レート (bps)	動作周波数PCLKA (MHz)														
	14			16			17.2032			18			19.6608		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	248	-0.17	3	70	0.03	3	75	0.48	3	79	-0.12	3	86	0.31
150	2	181	0.16	2	207	0.16	2	223	0.00	2	233	0.16	2	255	0.00
300	2	90	0.16	2	103	0.16	2	111	0.00	2	116	0.16	2	127	0.00
600	1	181	0.16	1	207	0.16	1	223	0.00	1	233	0.16	1	255	0.00
1200	1	90	0.16	1	103	0.16	1	111	0.00	1	116	0.16	1	127	0.00
2400	0	181	0.16	0	207	0.16	0	223	0.00	0	233	0.16	0	255	0.00
4800	0	90	0.16	0	103	0.16	0	111	0.00	0	116	0.16	0	127	0.00
9600	0	45	-0.93	0	51	0.16	0	55	0.00	0	58	-0.69	0	63	0.00
19200	0	22	-0.93	0	25	0.16	0	27	0.00	0	28	1.02	0	31	0.00
31250	0	13	0.00	0	15	0.00	0	16	1.20	0	17	0.00	0	19	-1.70
38400	—	—	—	0	12	0.16	0	13	0.00	0	14	-2.34	0	15	0.00

注. この例は、SEMR.ABCS = 0、SEMR.ABCSE = 0、およびSEMR.BGDM = 0の場合を示しています。
 ABCSビットまたはBGDMビットのいずれか一方を1にした場合は、ビットレートが2倍になります。
 ABCSおよびBGDMを両方に1にした場合は、ビットレートが4倍になります。

表 32.10 各ビットレートに対するBRRの設定例 (調歩同期式モード) (2)

ビット レート (bps)	動作周波数PCLKA (MHz)														
	20			25			30			33			40		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	3	88	-0.25	3	110	-0.02	3	132	0.13	3	145	0.33	3	177	-0.25
150	3	64	0.16	3	80	0.47	3	97	-0.35	3	106	0.39	3	129	0.16
300	2	129	0.16	2	162	-0.15	2	194	0.16	2	214	-0.07	3	64	0.16
600	2	64	0.16	2	80	0.47	2	97	-0.35	2	106	0.39	2	129	0.16
1200	1	129	0.16	1	162	-0.15	1	194	0.16	1	214	-0.07	2	64	0.16
2400	1	64	0.16	1	80	0.47	1	97	-0.35	1	106	0.39	1	129	0.16
4800	0	129	0.16	0	162	-0.15	0	194	0.16	0	214	-0.07	1	64	0.16
9600	0	64	0.16	0	80	0.47	0	97	-0.35	0	106	0.39	0	129	0.16
19200	0	32	-1.36	0	40	-0.76	0	48	-0.35	0	53	-0.54	0	64	0.16
31250	0	19	0.00	0	24	0.00	0	29	0.00	0	32	0.00	0	39	0.00
38400	0	15	1.73	0	19	1.73	0	23	1.73	0	26	-0.54	0	32	-1.36

ビット レート (bps)	動作周波数PCLKA (MHz)								
	50			60			120		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	3	221	-0.02	—	—	—	—	—	—
150	3	162	-0.15	3	194	0.16	—	—	—
300	3	80	0.47	3	97	-0.35	3	194	0.16
600	2	162	-0.15	3	48	-0.35	3	97	-0.35
1200	2	80	0.47	2	97	-0.35	3	48	-0.35
2400	1	162	-0.15	2	48	-0.35	2	97	-0.35
4800	1	80	0.47	1	97	-0.35	2	48	-0.35
9600	0	162	-0.15	1	48	-0.35	1	97	-0.35
19200	0	80	0.47	0	97	-0.35	1	48	-0.35
31250	0	49	0.00	0	59	0.00	0	119	0
38400	0	40	-0.76	0	48	-0.35	0	97	-0.35

注 . この例は、SEMR.ABCS = 0、SEMR.ABCSE = 0、およびSEMR.BGDM = 0の場合を示しています。
 ABCSビットまたはBGDMビットのいずれか一方を1にした場合は、ビットレートが2倍になります。
 ABCS = 1かつBGDM = 1の場合は、ビットレートが4倍になります。

表 32.11 各動作周波数における最大ビットレート (調歩同期式モード) (1/2)

PCLKA (MHz)	SEMRレジスタの設定値					最大ビットレート (bps)	PCLKA (MHz)	SEMRレジスタの設定値					最大ビットレート (bps)
	BGDM ビット	ABCS ビット	ABCSE ビット	n	N			BGDM ビット	ABCS ビット	ABCSE ビット	n	N	
8	0	0	0	0	0	250000	16	0	0	0	0	0	500000
		1	0	0	0	500000			1	0	0	0	1000000
	1	0	0	0	0	1000000		1	0	0	0	0	2000000
		1	0	0	0				1	0	0	0	
9.8304	0	0	0	0	0	307200	17.2032	0	0	0	0	0	537600
		1	0	0	0	614400			1	0	0	0	1075200
	1	0	0	0	0	1228800		1	0	0	0	0	2150400
		1	0	0	0				1	0	0	0	
10	0	0	0	0	0	312500	18	0	0	0	0	0	562500
		1	0	0	0	625000			1	0	0	0	1125000
	1	0	0	0	0	1250000		1	0	0	0	0	2250000
		1	0	0	0				1	0	0	0	
12	0	0	0	0	0	375000	19.6608	0	0	0	0	0	614400
		1	0	0	0	750000			1	0	0	0	1228800
	1	0	0	0	0	1500000		1	0	0	0	0	2457600
		1	0	0	0				1	0	0	0	
12.288	0	0	0	0	0	384000	20	0	0	0	0	0	625000
		1	0	0	0	768000			1	0	0	0	1250000
	1	0	0	0	0	1536000		1	0	0	0	0	2500000
		1	0	0	0				1	0	0	0	
14	0	0	0	0	0	437500	25	0	0	0	0	0	781250
		1	0	0	0	875000			1	0	0	0	1562500
	1	0	0	0	0	1750000		1	0	0	0	0	3125000
		1	0	0	0				1	0	0	0	
30	0	0	0	0	0	937500	50	0	0	0	0	0	1562500
		1	0	0	0	1875000			1	0	0	0	3125000
	1	0	0	0	0	3750000		1	0	0	0	0	6250000
		1	0	0	0				1	0	0	0	
30	0	0	0	0	0	937500	50	0	0	0	0	0	1562500
		1	0	0	0	1875000			1	0	0	0	3125000
	1	0	0	0	0	3750000		1	0	0	0	0	6250000
		1	0	0	0				1	0	0	0	

表 32.11 各動作周波数における最大ビットレート (調歩同期式モード) (2/2)

PCLKA (MHz)	SEMRレジスタの設定値					最大ビットレート (bps)	PCLKA (MHz)	SEMRレジスタの設定値					最大ビットレート (bps)
	BGDM ビット	ABCS ビット	ABCSE ビット	n	N			BGDM ビット	ABCS ビット	ABCSE ビット	n	N	
33	0	0	0	0	0	1031250	60	0	0	0	0	0	1875000
		1	0	0	0	2062500			1	0	0	0	3750000
	1	0	0	0	0	4125000		1	0	0	0	0	7500000
		1	0	0	0				1	0	0	0	
	Don't care	Don't care	1	0	0	5500000		Don't care	Don't care	1	0	0	10000000
40	0	0	0	0	0	1250000	120	0	0	0	0	0	3750000
		1	0	0	0	2500000			1	0	0	0	7500000
	1	0	0	0	0	5000000		1	0	0	0	0	15000000
		1	0	0	0				1	0	0	0	
	Don't care	Don't care	1	0	0	6666666		Don't care	Don't care	1	0	0	20000000

表 32.12 外部クロック入力時の最大ビットレート (調歩同期式モード)

PCLKA (MHz)	外部入力クロック (MHz)	最大ビットレート (bps)	
		SEMR.ABCS ビット = 0	SEMR.ABCS ビット = 1
8	2.0000	125000	250000
9.8304	2.4576	153600	307200
10	2.5000	156250	312500
12	3.0000	187500	375000
12.288	3.0720	192000	384000
14	3.5000	218750	437500
16	4.0000	250000	500000
17.2032	4.3008	268800	537600
18	4.5000	281250	562500
19.6608	4.9152	307200	614400
20	5.0000	312500	625000
25	6.2500	390625	781250
30	7.5000	468750	937500
33	8.2500	515625	1031250
40	10.0000	625000	1250000
50	12.5000	781250	1562500
60	15.0000	937500	1875000
120	30.0000	1875000	3750000

表 32.13 各ビットレートに対するBRRの設定例 (クロック同期式モード、簡易SPIモード)

ビット レート (bps)	動作周波数PCLKA (MHz)																					
	8		10		16		20		25		30		33		40		50		60		120	
	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N	n	N
110																						
250	3	124	—	—	3	249																
500	2	249	—	—	3	124	—	—			3	233										
1k	2	124	—	—	2	249	—	—	3	97	3	116	3	128	3	155	3	194	3	233		
2.5k	1	199	1	249	2	99	2	124	2	155	2	187	2	205	2	249	3	77	3	93	3	186
5k	1	99	1	124	1	199	1	249	2	77	2	93	2	102	2	124	2	155	3	46	3	93
10k	0	199	0	249	1	99	1	124	1	155	1	187	1	205	1	249	2	77	2	93	3	46
25k	0	79	0	99	0	159	0	199	0	249	1	74	1	82	1	99	1	124	1	149	2	74
50k	0	39	0	49	0	79	0	99	0	124	0	149	0	164	1	49	1	61	1	74	1	149
100k	0	19	0	24	0	39	0	49	0	62	0	74	0	82	0	99	0	124	0	149	1	74
250k	0	7	0	9	0	15	0	19	0	24	0	29	0	32	0	39	0	49	0	59	1	29
500k	0	3	0	4	0	7	0	9	—	—	0	14	—	—	0	19	0	24	0	29	1	14
1M	0	1			0	3	0	4	—	—	—	—	—	—	0	9	—	—	0	14	0	29
2.5M			0	0 (注1)			0	1	—	—	0	2	—	—	0	3	0	4	0	5	0	11
5M							0	0 (注1)	—	—	—	—	—	—	0	1	—	—	0	2	0	5
7.5M											0	0 (注1)							0	1	0	3
10M															0	0 (注1)					0	2

空欄：設定禁止

—：設定可能ですが誤差が生じます。

注 1. 連続送受信はできません。1フレームの送受信後、次のフレームの送受信を開始するまでに1ビット期間の間隔が空きます。すなわち、同期クロックの出力が1ビット期間停止します。そのため、1フレーム(8ビット)のデータ転送に9ビット分の時間がかかり、平均転送レートはビットレートの8/9倍になります。FIFO選択時は、この設定(BRR = 00h かつ SMR.CKS[1:0] = 00b)は利用できません。

表 32.14 外部クロック入力時の最大ビットレート (クロック同期式モード、簡易SPIモード)

PCLKA (MHz)	外部入力クロック (MHz)	最大ビットレート (Mbps)
8	1.3333	1.3333333
10	1.6667	1.6666667
12	2.0000	2.0000000
14	2.3333	2.3333333
16	2.6667	2.6666667
18	3.0000	3.0000000
20	3.3333	3.3333333
25	4.1667	4.1666667
30	5.0000	5.0000000
33	5.5000	5.5000000
40	6.6667	6.6666667
50	8.3333	8.3333333
60	10.0000	10.0000000
120	20.0000 (クロック同期式モード)	20.0000000
	10.0000 (簡易SPIモード)	10.0000000

表 32.15 各ビットレートに対するBRRの設定例 (スマートカードインタフェースモード、n = 0, S = 372の場合)

ビットレート (bps)	動作周波数PCLKA (MHz)											
	7.1424			10.00			10.7136			13.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	0	0.00	0	1	-30	0	1	-25	0	1	-8.99

ビットレート (bps)	動作周波数PCLKA (MHz)											
	14.2848			16.00			18.00			20.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	1	0.00	0	1	12.01	0	2	-15.99	0	2	-6.66

ビットレート (bps)	動作周波数PCLKA (MHz)											
	25.00			30.00			33.00			40.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	3	-12.49	0	3	5.01	0	4	-7.59	0	5	-6.66

ビットレート (bps)	動作周波数PCLKA (MHz)								
	50.00			60.00			120.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	6	0.01	0	7	5.01	0	16	-1.17

表 32.16 各動作周波数における最大ビットレート (スマートカードインタフェースモード、S = 32の場合)

PCLKA (MHz)	最大ビットレート (bps)	n	N
10.00	156250	0	0
10.7136	167400	0	0
13.00	203125	0	0
16.00	250000	0	0
18.00	281250	0	0
20.00	312500	0	0
25.00	390625	0	0
30.00	468750	0	0
33.00	515625	0	0
40.00	625000	0	0
50.00	781250	0	0
60.00	937500	0	0
120.00	1875000	0	0

表 32.17 各ビットレートに対するBRRの設定例 (簡易IICモード)

ビット レート (bps)	動作周波数PCLKA (MHz)														
	8			10			16			20			25		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	0	24	0.0	0	30	0.8	1	12	-3.8	1	15	-2.3	1	19	-2.3
25k	0	9	0.0	0	12	-3.8	1	4	0.0	1	5	4.2	1	7	-2.3
50k	0	4	0.0	0	5	4.2	1	2	-16.7	1	2	4.2	1	3	-2.3
100k (注1)	0	2	-16.7	0	3	-21.9	0	4	0.0	0	6	-10.7	1	1	-2.3
250k	0	0	0.0	0	0	25	0	1	0.0	0	2	-16.7	0	2	4.2
350k										0	1	-10.7	0	1	11.6 (注2)
400k (注1)										0	1	-21.9	0	1	-2.3 (注2)

ビット レート (bps)	動作周波数PCLKA (MHz)														
	30			33			40			50			60		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	1	22	1.9	1	25	-0.8	0	124	0.00	2	9	-2.3	1	46	-0.3
25k	1	8	4.2	1	9	3.1	0	49	0.00	2	3	-2.3	0	74	0.00
50k	1	4	-6.3	1	4	3.1	0	24	0.00	2	1	-2.3	0	37	-1.3
100k (注1)	1	2	-21.9	1	2	-14.1	0	12	-3.9	1	3	-2.3	0	18	-1.3
250k	0	3	-6.3	0	3	3.1	0	4	0.00	0	5	4.2	0	7	-6.3
350k	0	2	-10.7	0	2	-1.8	0	3	-10.7	0	4	-10.7	0	4	7.1
400k (注1)	0	1	17.2	0	2	-14.1	0	3	-21.9	0	3	-2.3 (注2)	0	4	-6.3

ビット レート (bps)	動作周波数PCLKA (MHz)		
	120		
	n	N	誤差 (%)
10k	1	93	-0.3
25k	0	149	0.00
50k	0	74	0.00
100k (注1)	0	37	-1.3
250k	0	14	0.00
350k	0	10	-2.6
400k (注1)	0	9	-6.3

注 1. 100kbps と 400kbps のビットレートは、設定値の誤差がマイナス側にあることを意味しています。

注 2. Low 幅の最小値は、ファストモードでの標準値である 1.3 μ s 未満です。

表 32.18 異なるビットレート設定でのSCL High/Low幅最小値 (簡易IICモード)

ビット レート (bps)	動作周波数PCLKA (MHz)											
	8			10			16			20		
	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)
10k	0	24	43.75/50.00	0	30	43.40/49.60	1	12	45.5/52.00	1	15	44.80/51.20
25k	0	9	17.50/20.00	0	12	18.2/20.80	1	4	17.50/20.00	1	5	16.80/19.20
50k	0	4	8.75/10.00	0	5	8.40/9.60	1	2	10.50/12.00	1	2	8.40/9.60
100k	0	2	5.25/6.00	0	3	5.60/6.40	0	4	4.38/5.00	0	6	4.90/5.60
250k	0	0	1.75/2.00	0	0	1.40/1.60	0	1	1.75/2.00	0	2	2.10/2.40
350k										0	1	1.40/1.60
400k										0	1	1.40/1.60

ビット レート (bps)	動作周波数PCLKA (MHz)											
	25			30			33			40		
	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)
10k	1	19	44.80/51.20	1	22	42.93/49.60	1	25	44.12/50.42	0	124	43.75/50.00
25k	1	7	17.92/20.48	1	8	16.80/19.20	1	9	16.97/19.39	0	49	17.50/20.00
50k	1	3	8.96/10.24	1	4	9.33/10.66	1	4	8.48/9.70	0	24	8.75/10.00
100k	1	1	4.48/5.12	1	2	5.60/6.40	1	2	5.09/5.82	0	12	4.55/5.20
250k	0	2	1.68/1.92	0	3	1.86/2.13	0	3	1.70/1.94	0	4	1.75/2.00
350k	0	1	1.12/1.28 (注1)	0	2	1.40/1.60	0	2	1.27/1.45	0	3	1.40/1.60
400k	0	1	1.12/1.28 (注1)	0	2	1.40/1.60	0	2	1.27/1.45	0	3	1.40/1.60

ビット レート (bps)	動作周波数PCLKA (MHz)								
	50			60			120		
	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)	n	N	SCL High/Low 幅最小値 (μs)
10k	2	9	44.80/51.20	1	46	43.87/50.13	1	93	43.87/50.13
25k	2	3	17.92/20.48	0	74	17.50/20.00	0	149	17.50/20.00
50k	2	1	8.96/10.24	0	37	8.87/10.13	0	74	8.75/10.00
100k	1	3	4.48/5.12	0	18	4.43/5.07	0	37	4.43/5.07
250k	0	5	1.68/1.92	0	7	1.87/2.13	0	14	1.75/2.00
350k	0	4	1.40/1.60	0	4	1.17/1.33	0	10	1.28/1.47
400k	0	3	1.12/1.28	0	4	1.17/1.33	0	8	1.05/1.20

注 1. Low 幅の最小値は、ファストモードの標準値である 1.3μs 未満です。設定値は表 32.17 と同一です。

32.2.18 モジュレーションデューティレジスタ (MDDR)

アドレス SCI0.MDDR 4007 0012h, SCI1.MDDR 4007 0032h, SCI2.MDDR 4007 0052h, SCI3.MDDR 4007 0072h,
SCI4.MDDR 4007 0092h, SCI5.MDDR 4007 00B2h, SCI6.MDDR 4007 00D2h, SCI7.MDDR 4007 00F2h,
SCI8.MDDR 4007 0112h, SCI9.MDDR 4007 0132h



MDDR レジスタは、BRR レジスタで調整されたビットレートを補正するためのレジスタです。

SEMR.BRME ビットが 1 のとき、内蔵ボーレートジェネレータにより生成されるビットレートは、MDDR レジスタの設定に応じて均一に補正されます (M/256)。MDDR レジスタの設定値 M とビットレート B の関係を表 32.19 に示します。

MDDR レジスタの初期値は FFh です。ビット 7 は 1 に固定されています。MDDR レジスタは、CPU から読み出しは可能ですが、書き込みは SCR/SCR_SMCI レジスタの TE ビットと RE ビットが 0 の場合にのみ可能です。

表 32.19 ビットレートモジュレーション機能使用時の MDDR レジスタ設定値 M とビットレート B の関係

モード	SEMR レジスタの設定値			BRR レジスタの設定値	誤差
	BGDM ビット	ABCS ビット	ABCSE ビット		
調歩同期式 マルチプロ セッサ通信	0	0	0	$N = \frac{PCLKA \times 10^6}{64 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) $= \left\{ \frac{PCLKA \times 10^6}{B \times 64 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	1	0	0	$N = \frac{PCLKA \times 10^6}{32 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) $= \left\{ \frac{PCLKA \times 10^6}{B \times 32 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	0	1	0	$N = \frac{PCLKA \times 10^6}{16 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) $= \left\{ \frac{PCLKA \times 10^6}{B \times 16 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	1	1	0	$N = \frac{PCLKA \times 10^6}{12 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) $= \left\{ \frac{PCLKA \times 10^6}{B \times 12 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
	Don't care	Don't care	1	$N = \frac{PCLKA \times 10^6}{8 \times 2^{2n-1} \times (256/M) \times B} - 1$	誤差 (%) $= \left\{ \frac{PCLKA \times 10^6}{B \times 8 \times 2^{2n-1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
クロック同期式、簡易 SPI (注1)				$N = \frac{PCLKA \times 10^6}{8 \times 2^{2n-1} \times (256/M) \times B} - 1$	—
スマートカードインタフェース				$N = \frac{PCLKA \times 10^6}{S \times 2^{2n+1} \times (256/M) \times B} - 1$	誤差 (%) $= \left\{ \frac{PCLKA \times 10^6}{B \times S \times 2^{2n+1} \times (256/M) \times (N+1)} - 1 \right\} \times 100$
簡易 IIC (注2)				$N = \frac{PCLKA \times 10^6}{64 \times 2^{2n-1} \times (256/M) \times B} - 1$	—

B : ビットレート (bps)

M : MDDR レジスタの設定値 (128 ≤ MDDR ≤ 255)

N : ボーレートジェネレータの BRR の設定値 (0 ≤ N ≤ 255)

PCLKA : 動作周波数 (MHz)

n および S : 「32. ビットレートレジスタ (BRR)」の表 32.7 と表 32.8 に示すように、SMR/SMR_SMCI レジスタと SCMR レジスタの設定値によって決まります。

注 1. クロック同期式モードと、簡易 SPI モードの最高速設定 (SMR.CKS[1:0] ビット = 00b, SCR.CKE[1] ビット = 0、および BRR = 0) では、この機能を使用しないでください。

注 2. 簡易 IIC モードでは、SCL 出力の High/Low 幅が I2C 規格を満たすように、ビットレートを調整してください。

調歩同期式モードにおける BRR レジスタの設定値 N と MDDR レジスタの設定値 M の設定例を表 32.20 と表 32.21 に示します。

表 32.20 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (1)

ビット レート (bps)	動作周波数 PCLKA (MHz)														
	8					9.8304					16				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	5	236	0	0.03	0	7	(256) (注1)	0	0.00	0	10	173	1	-0.01
57600	0	3	236	0	0.03	0	4	240	0	0.00	0	4	236	0	0.03
115200	0	1	236	0	0.03	0	1	192	0	0.00	0	4	236	1	0.03
230400	0	0	236	0	0.03	0	0	192	0	0.00	0	1	189	1	0.14
460800	0	0	236	1	0.03	0	0	192	1	0.00	0	0	189	1	0.14

ビット レート (bps)	動作周波数 PCLKA (MHz)														
	12					12.288					14				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	8	236	0	0.03	0	9	(256) (注1)	0	0.00	0	16	191	1	0.00
57600	0	5	236	0	0.03	0	4	192	0	0.00	0	13	236	1	0.03
115200	0	2	236	0	0.03	0	4	192	1	0.00	0	6	236	1	0.03
230400	0	2	236	1	0.03	0	2	230	1	-0.17	0	2	202	1	-0.11
460800	0	0	157	1	-0.18	0	0	154	1	-0.26	0	0	135	1	0.14

ビット レート (bps)	動作周波数 PCLKA (MHz)														
	16					17.2032					18				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	11	236	0	0.03	0	13	(256) (注1)	0	0.00	0	18	166	1	-0.01
57600	0	7	236	0	0.03	0	6	192	0	0.00	0	18	249	1	-0.01
115200	0	3	236	0	0.03	0	6	192	1	0.00	0	8	236	1	0.03
230400	0	1	236	0	0.03	0	3	219	1	-0.20	0	1	210	0	0.14
460800	0	1	236	1	0.03	0	1	219	1	-0.20	0	0	210	0	0.14

注 1. この例は、SEMR レジスタの ABCS ビットと ABCSE ビットが 0 の場合を示しています。
SEMR.BRME = 0 (M = 256) の場合、ビットレートモジュレーション機能は無効になります。

表 32.21 各ビットレートに対するBRRとMDDRの設定例 (調歩同期式モード) (2)

ビット レート (bps)	動作周波数PCLKA (MHz)														
	19.6608					20					25				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	15	(256) (注2)	0	0.00	0	10	173	0	-0.01	0	11	151	0	0.00
57600	0	9	240	0	0.00	0	9	236	0	0.03	0	7	151	0	0.00
115200	0	4	240	0	0.00	0	4	236	0	0.03	0	3	151	0	0.00
230400	0	1	192	0	0.00	0	4	236	1	0.03	0	1	151	0	0.00
460800	0	0	192	0	0.00	0	0	189	0	0.14	0	0	151	0	0.00

ビット レート (bps)	動作周波数PCLKA (MHz)														
	30					33					40				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	36	194	1	0.01	0	14	143	0	0.01	0	21	173	0	-0.01
57600	0	10	173	0	-0.01	0	9	143	0	0.01	0	38	230	1	-0.01
115200	0	10	173	1	-0.01	0	4	143	0	0.01	0	9	236	0	0.03
230400	0	6	220	1	-0.09	0	4	143	1	0.01	0	4	236	0	0.03
460800	0	3	252	1	0.14	0	1	229	0	0.10	0	4	236	1	0.03

ビット レート (bps)	動作周波数PCLKA (MHz)														
	50					60					120				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	23	151	0	0.00	0	36	194	0	0.01	0	73	194	0	0.01
57600	0	15	151	0	0.00	0	21	173	0	-0.01	0	58	232	0	0.00
115200	0	7	151	0	0.00	0	10	173	0	-0.01	0	21	173	0	-0.01
230400	0	3	151	0	0.00	0	10	173	1	-0.01	0	10	173	0	-0.01
460800	0	1	151	0	0.00	0	6	220	1	-0.09	0	10	173	1	-0.09

注2. この例は、SEMRレジスタのABCSビットとABCSEビットが0の場合を示しています。
SEMR.BRME = 0 (M = 256) の場合、ビットレートモジュレーション機能は無効になります。

32.2.19 シリアル拡張モードレジスタ (SEMR)

アドレス SCI0.SEMR 4007 0007h, SCI1.SEMR 4007 0027h, SCI2.SEMR 4007 0047h, SCI3.SEMR 4007 0067h, SCI4.SEMR 4007 0087h, SCI5.SEMR 4007 00A7h, SCI6.SEMR 4007 00C7h, SCI7.SEMR 4007 00E7h, SCI8.SEMR 4007 0107h, SCI9.SEMR 4007 0127h

	b7	b6	b5	b4	b3	b2	b1	b0
	RXDESEL	BGDM	NFEN	ABCS	ABCSE	BRME	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	BRME	ビットレートモジュレーション有効	0: ビットレートモジュレーション機能は無効 1: ビットレートモジュレーション機能は有効	R/W (注1)
b3	ABCSE	調歩同期拡張基本クロック選択1	調歩同期式モードにおいて、SCR.CKE[1]=0の場合にのみ有効です。 0: 1ビット期間のクロックサイクル数は、SEMRレジスタのBGDMとABCSの組み合わせにより決定 1: ポーレートは1ビット期間に対して基本クロックの6サイクル	R/W (注1)
b4	ABCS	調歩同期基本クロック選択	調歩同期式モードでのみ有効です。 0: 基本クロックの16サイクルを1ビット期間として選択 1: 基本クロックの8サイクルを1ビット期間として選択	R/W (注1)
b5	NFEN	デジタルノイズフィルタ機能有効	0: RXDn入力信号のノイズ除去機能は無効 1: RXDn入力信号のノイズ除去機能は有効 • 簡易IICモードの場合 0: SCLnおよびSDAn入力信号のノイズ除去機能は無効 1: SCLnおよびSDAn入力信号のノイズ除去機能は有効 他のすべてのモードでは、NFENビットは0でなければなりません。	R/W (注1)
b6	BGDM	ポーレートジェネレータ倍速モード選択	調歩同期式モードにおいて、SCR.CKE[1]=0の場合にのみ有効です。 0: ポーレートジェネレータから1倍の周波数のクロックを出力 1: ポーレートジェネレータから2倍の周波数のクロックを出力	R/W (注1)
b7	RXDESEL	調歩同期スタートビットエッジ検出選択	調歩同期式モードでのみ有効です。 0: RXDn端子入力のLowレベルでスタートビットを検出 1: RXDn端子入力の立ち下がりがエッジでスタートビットを検出	R/W (注1)

注1. SCR/SCR_SMCI レジスタのTEビットとREビットが0（シリアル送信動作およびシリアル受信動作を禁止）の場合にのみ書き込み可能です。

SEMR レジスタは、調歩同期式モードにおいて、1ビット期間のクロックソースを選択するためのレジスタです。

BRME ビット (ビットレートモジュレーション有効)

BRME ビットは、ビットレートモジュレーション機能を有効または無効にします。有効にすると、内蔵ポーレートジェネレータによって生成されるビットレートが均一に補正されます。

ABCSE ビット (調歩同期拡張基本クロック選択1)

ABCSE ビットは、1ビット期間における基本クロックのパルス数を6に設定します。ポーレートジェネレータからは2倍の周波数のクロックが出力されます。バスクロック周波数を分周しているときにビットレートを6にする場合、本ビットを使用し、かつSMR.CKS[1:0]=00b、BRR=0に設定してください。本ビットは、調歩同期式モード以外では0にしてください。

ABCS ビット (調歩同期基本クロック選択)

ABCS ビットは、1ビット期間のクロックサイクル数を選択します。本ビットは、調歩同期式モード以外では0にしてください。

NFEN ビット (デジタルノイズフィルタ機能有効)

NFEN ビットは、デジタルノイズフィルタ機能を有効または無効にします。

デジタルノイズフィルタ機能を有効にした場合：

- 調歩同期式モードでは、RXDn 入力信号のノイズを除去する
- 簡易 IIC モードでは、SDAn および SCLn の入力信号のノイズを除去する

他のすべてのモードでは、NFEN ビットを 0 にして、デジタルノイズフィルタ機能を無効にしてください。デジタルノイズフィルタ機能を無効にすると、受信した入力信号がそのまま転送されます。

BGDM ビット (ポーレートジェネレータ倍速モード選択)

BGDM ビットは、ポーレートジェネレータから出力する基本クロックの周波数を 2 倍にするかどうかを選択します。

BGDM ビットは、調歩同期式モード (SMR.CM ビット=0) において、クロックソースに内蔵ポーレートジェネレータ (SCR.CKE[1] ビット=0) を選択したとき有効です。ポーレートジェネレータから出力されるクロックは基本クロックの生成に使用されます。BGDM ビットを 1 にすると、基本クロックの周期が 1/2 倍になり、ビットレートが 2 倍になります。

本ビットは、調歩同期式モード以外では 0 にしてください。


RXDESEL ビット (調歩同期スタートビットエッジ検出選択)

RXDESEL ビットは、調歩同期式モードにおいて、受信時のスタートビットの検出方法を選択します。本ビットの設定により、ブレイク時のデータ受信動作が異なります。ブレイク中に受信動作を停止させたい場合、または、ブレイク終了後に RXDn 端子入力を 1 フレーム期間以上 High レベルに保持せずに受信を開始したい場合、本ビットを 1 にしてください。

本ビットは、調歩同期式モード以外では 0 にしてください。

32.2.20 ノイズフィルタ設定レジスタ (SNFR)

アドレス SCI0.SNFR 4007 0008h, SCI1.SNFR 4007 0028h, SCI2.SNFR 4007 0048h, SCI3.SNFR 4007 0068h,
SCI4.SNFR 4007 0088h, SCI5.SNFR 4007 00A8h, SCI6.SNFR 4007 00C8h, SCI7.SNFR 4007 00E8h,
SCI8.SNFR 4007 0108h, SCI9.SNFR 4007 0128h



ビット	シンボル	ビット名	機能	R/W
b2-b0	NFCS[2:0]	ノイズフィルタクロック 選択	調歩同期式モードの場合、基本クロックの標準設定を次のように選択 します。 b2 b0 0 0 0: 1分周のクロックをノイズフィルタに使用 簡易IICモードの場合、SMR.CKS[1:0]ビットで選択した内蔵ポーレー トジェネレータのクロックソースの標準設定を選択します。 b2 b0 0 0 1: 1分周のクロックをノイズフィルタに使用 0 1 0: 2分周のクロックをノイズフィルタに使用 0 1 1: 4分周のクロックをノイズフィルタに使用 1 0 0: 8分周のクロックをノイズフィルタに使用 上記以外は設定しないでください。	R/W (注1)
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SCR/SCR_SMCI レジスタのTE ビットとRE ビットが0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。


SNFR レジスタは、デジタルノイズフィルタのクロックを設定するためのレジスタです。

NFCS[2:0] ビット (ノイズフィルタクロック選択)

NFCS[2:0] ビットは、デジタルノイズフィルタのサンプリングクロックを選択します。調歩同期式モードでノイズフィルタを使用する場合、これらのビットを000bにしてください。簡易IICモードでは、これらのビットを001b～100bの範囲で設定してください。

32.2.21 IICモードレジスタ 1 (SIMR1)

アドレス SCI0.SIMR1 4007 0009h, SCI1.SIMR1 4007 0029h, SCI2.SIMR1 4007 0049h, SCI3.SIMR1 4007 0069h,
SCI4.SIMR1 4007 0089h, SCI5.SIMR1 4007 00A9h, SCI6.SIMR1 4007 00C9h, SCI7.SIMR1 4007 00E9h,
SCI8.SIMR1 4007 0109h, SCI9.SIMR1 4007 0129h



ビット	シンボル	ビット名	機能	R/W
b0	IICM	簡易IICモード選択	SMIF IICM 0 0: 調歩同期式モード (マルチプロセッサモードを含む)、クロック同期式モード、または簡易SPIモード 0 1: 簡易IICモード 1 0: スマートカードインタフェースモード 1 1: 設定禁止	R/W (注1)
b2-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7-b3	IICDL[4:0]	SDA遅延出力選択	内蔵ポーレートジェネレータからのクロック信号のサイクル数で示すSDA信号出力遅延です。 b7 b3 0 0 0 0 0 : 出力遅延なし 0 0 0 0 1 : 0~1サイクル 0 0 0 1 0 : 1~2サイクル 0 0 0 1 1 : 2~3サイクル 0 0 1 0 0 : 3~4サイクル 0 0 1 0 1 : 4~5サイクル : 1 1 1 1 0 : 29~30サイクル 1 1 1 1 1 : 30~31サイクル	R/W (注1)

注1. SCR.TE ビットと SCR.RE ビットが0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

SIMR1 レジスタは、簡易 IIC モードと、SDAn 出力の遅延段数を選択するためのレジスタです。

IICM ビット (簡易 IIC モード選択)

IICM ビットは、SCMR.SMIF ビットとの組み合わせで動作モードを選択します。

IICDL[4:0] ビット (SDA 遅延出力選択)

IICDL[4:0] ビットは、SCLn 端子出力の立ち上がりに対する SDAn 端子出力の遅延を指定します。

内蔵ポーレートジェネレータのクロック信号を基準として、「遅延なし」から 31 サイクルまでの範囲で設定が可能です。SMR.CKS[1:0] ビットの設定によって分周された PCLKA クロックが、内蔵ポーレートジェネレータからのクロック信号として供給されます。簡易 IIC モード以外では、これらのビットを 00000b にしてください。簡易 IIC モードでは、これらのビットを 00001b ~ 11111b の範囲で設定してください。

32.2.22 IIC モードレジスタ 2 (SIMR2)

アドレス SCI0.SIMR2 4007 000Ah, SCI1.SIMR2 4007 002Ah, SCI2.SIMR2 4007 004Ah, SCI3.SIMR2 4007 006Ah, SCI4.SIMR2 4007 008Ah, SCI5.SIMR2 4007 00AAh, SCI6.SIMR2 4007 00CAh, SCI7.SIMR2 4007 00EAh, SCI8.SIMR2 4007 010Ah, SCI9.SIMR2 4007 012Ah

b7	b6	b5	b4	b3	b2	b1	b0
—	—	IICACK T	—	—	—	IICCCSC	IICINT M
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	IICINTM	IIC 割り込みモード選択	0 : ACK/NACK 割り込みを使用 1 : 受信割り込み、送信割り込みを使用	R/W (注1)
b1	IICCCSC	クロック同期化	0 : クロック信号と同期しない 1 : クロック信号と同期する	R/W (注1)
b4-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	IICACKT	ACK送信データ	0 : ACK送信 1 : NACK送信またはACK/NACK受信	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SCR.RE ビットと SCR.TE ビットが0 (シリアル受信動作およびシリアル送信動作を禁止) の場合にのみ書き込み可能です。

SIMR2 レジスタは、簡易 IIC モードにおいて、送受信の制御方法を選択するためのレジスタです。

IICINTM ビット (IIC 割り込みモード選択)

IICINTM ビットは、簡易 IIC モードにおいて、割り込み要求の要因を選択します。

IICCCSC ビット (クロック同期化)

たとえば、他のデバイスがウェイトを挿入したため SCLn 端子が Low になったとき、内部で生成する SCL クロック信号を同期化する場合は、IICCCSC ビットを 1 にしてください。

IICCCSC ビットを 0 にすると、SCL クロック信号の同期化を行いません。SCLn 端子の入力レベルにかかわらず、BRR レジスタで選択したビットレートに従って SCL クロック信号を生成します。


デバッグ時を除いて、IICCCSC ビットは 1 にしてください。

IICACKT ビット (ACK 送信データ)

送信データの ACK ビットを格納します。ACK/NACK ビット受信時は、IICACKT ビットを 1 にしてください。

32.2.23 IIC モードレジスタ 3 (SIMR3)

アドレス SCI0.SIMR3 4007 000Bh, SCI1.SIMR3 4007 002Bh, SCI2.SIMR3 4007 004Bh, SCI3.SIMR3 4007 006Bh,
SCI4.SIMR3 4007 008Bh, SCI5.SIMR3 4007 00ABh, SCI6.SIMR3 4007 00CBh, SCI7.SIMR3 4007 00EBh,
SCI8.SIMR3 4007 010Bh, SCI9.SIMR3 4007 012Bh



ビット	シンボル	ビット名	機能	R/W
b0	IICSTAREQ	開始条件生成	0: 開始条件を生成しない 1: 開始条件を生成する (注1) (注3) (注5) (注6)	R/W
b1	IICRSTAREQ	再開条件生成	0: 再開条件を生成しない 1: 再開条件を生成する (注2) (注3) (注5) (注6)	R/W
b2	IICSTPREQ	停止条件生成	0: 停止条件を生成しない 1: 停止条件を生成する (注2) (注3) (注5) (注6)	R/W
b3	IICSTIF	開始/再開/停止条件生成完了フラグ	0: 各条件の生成要求がない状態、または生成中の状態 1: 開始条件、再開条件、停止条件の生成が完了した状態 IICSTIF ビットに0を書くと、0になります (注4)	R/W (注4)
b5-b4	IICSDAS[1:0]	SDA出力選択	b5 b4 0 0: シリアルデータ出力 0 1: 開始条件、再開条件、停止条件の生成 1 0: SDA _n 端子はLowを出力 1 1: SDA _n 端子はハイインピーダンス状態	R/W
b7-b6	IICSCLS[1:0]	SCL出力選択	b7 b6 0 0: シリアルクロック出力 0 1: 開始条件、再開条件、停止条件の生成 1 0: SCL _n 端子はLowを出力 1 1: SCL _n 端子はハイインピーダンス状態	R/W

- 注1. バスの状態を確認し、バスフリー状態のときにのみ開始条件を生成してください。
 注2. バスの状態を確認し、バスビジー状態のときに再開条件または停止条件を生成してください。
 注3. IICSTAREQ ビット、IICRSTAREQ ビット、IICSTPREQ ビットは、2つ以上を1にしないでください。
 注4. 0のみを書いてください。1を書くと、その値は無視されます。
 注5. IICSTIF フラグを0にしてから、各条件生成を行ってください。
 注6. 1の状態にあるとき、0を書かないでください。本ビットが1の状態にあるとき0を書くと、条件生成が中断します。

IICSTAREQ ビット (開始条件生成)

開始条件の生成を行うときは、IICSTAREQ ビットを1にするとともに、IICSDAS[1:0] ビットとIICSCLS[1:0] ビットをそれぞれ01bにしてください。

[1になる条件]

- 1を書いたとき

[0になる条件]

- 開始条件の生成が完了したとき

IICRSTAREQ ビット (再開条件生成)

再開条件の生成を行うときは、IICRSTAREQ ビットを1にするとともに、IICSDAS[1:0] ビットとIICSCLS[1:0] ビットをそれぞれ01bにしてください。

[1になる条件]

- 1を書いたとき

[0になる条件]

- 再開条件の生成が完了したとき

IICSTPREQ ビット (停止条件生成)

停止条件の生成を行うときは、IICSTPREQ ビットを 1 にするとともに、IICSDAS[1:0] ビットと IICSCLS[1:0] ビットをそれぞれ 01b にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 停止条件の生成が完了したとき

IICSTIF フラグ (開始/再開/停止条件生成完了フラグ)

IICSTIF フラグは、各条件の生成後に、生成が完了したことを示します。IICSTAREQ ビット、IICRSTAREQ ビット、または IICSTPREQ ビットを用いて各条件の生成を行うときは、IICSTIF フラグを 0 にしてから生成を実行してください。

SCR.TEIE ビットで割り込み要求が許可されているとき、IICSTIF フラグが 1 の場合に STI 要求が出力されます。

[1 になる条件]

- 開始条件、再開条件、停止条件の生成が完了したとき

1 になる条件が 0 になる条件と競合した場合は、0 になる条件が優先されます。

[0 になる条件]

- 0 を書いたとき
IICSTIF ビットに 0 を書いた後は、IICSTIF ビットを読み出して、実際に 0 になっていることを確認してください。
- SIMR1.IICM ビットに 0 を書いたとき (簡易 IIC モード以外の場合)
- SCR.TE ビットに 0 を書いたとき

IICSDAS[1:0] ビット (SDA 出力選択)

IICSDAS[1:0] ビットは、SDAn 端子からの出力を制御します。IICSDAS[1:0] ビットと IICSCLS[1:0] ビットは同じ値にしてください。

IICSCLS[1:0] ビット (SCL 出力選択)

IICSCLS[1:0] ビットは、SCLn 端子からの出力を制御します。IICSCLS[1:0] ビットと IICSDAS[1:0] ビットは同じ値にしてください。

32.2.24 IIC ステータスレジスタ (SISR)

アドレス SCI0.SISR 4007 000Ch, SCI1.SISR 4007 002Ch, SCI2.SISR 4007 004Ch, SCI3.SISR 4007 006Ch,
SCI4.SISR 4007 008Ch, SCI5.SISR 4007 00ACh, SCI6.SISR 4007 00CCh, SCI7.SISR 4007 00ECh,
SCI8.SISR 4007 010Ch, SCI9.SISR 4007 012Ch

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	IICACK R
リセット後の値	0	0	x	x	0	x	0	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	IICACKR	ACK受信データフラグ	0: ACK受信 1: NACK受信	R
b1	—	予約ビット	読むと0が読めます。	R
b2	—	予約ビット	読むと不定値が読めます。	R
b3	—	予約ビット	読むと0が読めます。	R
b5-b4	—	予約ビット	読むと不定値が読めます。	R
b7-b6	—	予約ビット	読むと0が読めます。	R

SISR レジスタは、簡易 IIC モードにおける状態をモニタするためのレジスタです。

IICACKR フラグ (ACK 受信データフラグ)

IICACKR フラグから、受信された ACK/NACK ビットを読み出すことができます。IICACKR フラグは、ACK/NACK ビット受信時の SCLn クロックの立ち上がりのタイミングで更新されます。

32.2.25 SPI モードレジスタ (SPMR)

アドレス SCI0.SPMR 4007 000Dh, SCI1.SPMR 4007 002Dh, SCI2.SPMR 4007 004Dh, SCI3.SCI3 4007 006Dh,
SCI4.SPMR 4007 008Dh, SCI5.SPMR 4007 00ADh, SCI6.SPMR 4007 00CDh, SCI7.SCI7 4007 00EDh,
SCI8.SPMR 4007 010Dh, SCI9.SPMR 4007 012Dh

	b7	b6	b5	b4	b3	b2	b1	b0
	CKPH	CKPOL	—	MFF	—	MSS	CTSE	SSE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SSE	SSn 端子機能有効	0 : SSn 端子機能は無効 1 : SSn 端子機能は有効	R/W (注1)
b1	CTSE	CTS 有効	0 : CTS 機能は無効 (RTS 出力機能は有効) 1 : CTS 機能は有効	R/W (注1)
b2	MSS	マスタスレーブ選択	0 : TXDn 端子は送信、RXDn 端子は受信 (マスタモード) 1 : TXDn 端子は受信、RXDn 端子は送信 (スレーブモード)	R/W (注1)
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	MFF	モードフォルトフラグ	0 : モードフォルトエラーなし 1 : モードフォルトエラーあり	R/W (注2)
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	CKPOL	クロック極性選択	0 : クロック極性反転なし 1 : クロック極性反転あり	R/W (注1)
b7	CKPH	クロック位相選択	0 : クロック遅延なし 1 : クロック遅延あり	R/W (注1)

注1. SCR.TE ビットと SCR.RE ビットが0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

注2. フラグをクリアするための0の書き込みのみ可能です。

SPMR レジスタは、簡易 SPI モードの設定を選択するためのレジスタです。

SSE ビット (SSn 端子機能有効)

簡易 SPI モードで SSn 端子を用いて送受信制御を行う場合、SSE ビットを1にしてください。他のすべてのモードでは0にしてください。簡易 SPI モードでは、マスタモード (SCR.CKE[1:0] ビット=00b、SPMR.MSS ビット=0) を選択し、かつシングルマスタで使用する場合、マスタ側の SSn 端子を用いた送受信制御は不要です。そのような場合は、SSE ビットを0にします。SSE ビットと CTSE ビットの両方を1にしないでください。両方を1にした場合、これらのビットを0にしたときと同じ動作になります。

CTSE ビット (CTS 有効)

SSn 端子を CTS 制御信号入力として用いて送受信制御を行う場合、CTSE ビットを1にしてください。本ビットを0にした場合は RTS 信号が出力されます。スマートカードインタフェースモード、簡易 SPI モード、および簡易 IIC モードでは、本ビットを0にしてください。CTSE ビットと SSE ビットの両方を1にしないでください。両方を1にした場合、これらのビットを0にしたときと同じ動作になります。

MSS ビット (マスタスレーブ選択)

MSS ビットは、簡易 SPI モードにおいて、マスタ動作またはスレーブ動作を選択します。本ビットを1にすると、TXDn 端子と RXDn 端子の機能が逆になり、データは TXDn 端子を介して受信され、RXDn 端子を介して送信されます。簡易 SPI モード以外では0にしてください。

MFF フラグ (モードフォルトフラグ)

MFF フラグは、モードフォルトエラーが発生したことを示します。マルチマスタ構成では、本フラグを読み出すことでモードフォルトエラーの発生を判定できます。

[1 になる条件]

- 簡易 SPI モードでマスタモード (SSE ビット = 1 かつ MSS ビット = 0) の場合に、SS_n 端子入力が Low になったとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

CKPOL ビット (クロック極性選択)


CKPOL ビットは、SCK_n 端子からのクロック出力の極性を選択します。詳細は、[図 32.70](#) を参照してください。簡易 SPI モードおよびクロック同期式モード以外のすべてのモードで、CKPOL ビットを 0 としてください。

CKPH ビット (クロック位相選択)

CKPH ビットは、SCK_n 端子からのクロック出力の位相を選択します。詳細は、[図 32.70](#) を参照してください。簡易 SPI モードおよびクロック同期式モード以外のすべてのモードで、CKPH ビットを 0 としてください。

32.2.26 FIFO コントロールレジスタ (FCR)

アドレス SCI0.FCR 4007 0014h, SCI1.FCR 4007 0034h, SCI2.FCR 4007 0054h, SCI3.FCR 4007 0074h,
SCI4.FCR 4007 0094h, SCI5.FCR 4007 00B4h, SCI6.FCR 4007 00D4h, SCI7.FCR 4007 00F4h,
SCI8.FCR 4007 0114h, SCI9.FCR 4007 0134h



ビット	シンボル	ビット名	機能	R/W
b0	FM	FIFOモード選択	調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードでのみ有効です。 0：非FIFOモード 通信にはTDR/RDRまたはTDRHL/RDRHLレジスタが選択されます。 1：FIFOモード 通信にはFTDRHL/FRDRHLレジスタが選択されます。	R/W (注1)
b1	RFRST	受信FIFOデータレジスタリセット	FCR.FM = 1の場合にのみ有効です。 0：FRDRHLレジスタをリセットしない 1：FRDRHLレジスタをリセットする	R/W
b2	TFRST	送信FIFOデータレジスタリセット	FCR.FM = 1の場合にのみ有効です。 0：FTDRHLレジスタをリセットしない 1：FTDRHLレジスタをリセットする	R/W
b3	DRES	受信データレディエラー選択	受信データレディ検出時に要求する割り込みを選択します。 0：受信データフル割り込み (SCIn_RXI) 1：受信エラー割り込み (SCIn_ERI)	R/W
b7-b4	TTRG[3:0]	送信FIFOデータトリガ数	調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードでのみ有効です。 0000：トリガ数0 ： 1111：トリガ数15	R/W
b11-b8	RTRG[3:0]	受信FIFOデータトリガ数	調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードでのみ有効です。 0000：トリガ数0 ： 1111：トリガ数15	R/W
b15-b12	RSTRG[3:0]	RTS出力アクティブトリガ数選択	調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードにおいて、FCR.FM = 1、SPMR.CTSE = 0、およびSPMR.SSE = 0の場合にのみ有効です。 0000：トリガ数0 ： 1111：トリガ数15	R/W

注1. TEビット=0かつREビット=0の場合にのみ書き込み可能です。

FCRレジスタは、FIFOモードの選択、FTDRHL/FRDRHLレジスタのリセット、送受信のFIFOデータトリガ数の選択、およびRTS出力アクティブトリガ数の選択を行うためのレジスタです。

FMビット (FIFOモード選択)

FMビットを1にすると、通信にはFTDRHLとFRDRHLが選択されます。FMビットを0にすると、通信にはTDRとRDRまたはTDRHLとRDRHLが選択されます。

RFRSTビット (受信FIFOデータレジスタリセット)

RFRSTビットを1にすると、FRDRHLレジスタがリセットされ、受信データ数は0にリセットされます。1を書きしてから1PCLKA経過後、RFRSTビットは0に設定されます。

TFRST ビット (送信 FIFO データレジスタリセット)

TFRST ビットを 1 にすると、FTDRHL レジスタがリセットされ、送信データ数は 0 にリセットされます。1 を書いてから 1PCLKA 経過後、TFRST ビットは 0 に設定されます。

DRES ビット (受信データレディエラー選択)

受信データレディエラーを検出する場合、SCIn_TXI 割り込み要求または SCIn_ERI 割り込み要求から選択できます。

TTRG[3:0] ビット (送信 FIFO データトリガ数)

FTDRHL レジスタ内の送信データ数が、TTRG[3:0] ビットに指定された送信トリガ数以下の場合、TDFE フラグが 1 になり、ソフトウェアによる FTDRHL レジスタへのデータ書き込みが可能になります。SCR.TIE = 1 の場合は、SCIn_TXI 割り込み要求が発生します。

RTRG[3:0] ビット (受信 FIFO データトリガ数)

FRDRHL レジスタ内の受信データ数が、RTRG[3:0] ビットに指定された受信トリガ数以上の場合、RDF フラグが 1 になり、ソフトウェアによる FRDRHL レジスタからのデータ読み出しが可能になります。SCR.RIE = 1 の場合は、SCIn_RXI 割り込み要求が発生します。

RTRG[3:0] ビットが 0 の場合は、受信 FIFO 内のデータ数が 0 であっても、RDF フラグはセットされません。また、SCIn_RXI 割り込みは発生しません。


RSTRG[3:0] ビット (RTS 出力アクティブトリガ数選択)

FRDRHL レジスタに格納された受信データ数が、RSTRG[3:0] ビットに指定された受信トリガ数以上の場合、RTS 信号は High 状態になります。

RSTRG[3:0] ビットが 0 の場合は、FRDRHL レジスタのデータ数が 0 であっても、RTS 信号は High 状態になりません。

32.2.27 FIFO データ数レジスタ (FDR)

アドレス SCI0.FDR 4007 0016h, SCI1.FDR 4007 0036h, SCI2.FDR 4007 0056h, SCI3.FDR 4007 0076h,
SCI4.FDR 4007 0096h, SCI5.FDR 4007 00B6h, SCI6.FDR 4007 00D6h, SCI7.FDR 4007 00F6h,
SCI8.FDR 4007 0116h, SCI9.FDR 4007 0136h



ビット	シンボル	ビット名	機能	R/W
b4-b0	R[4:0]	受信FIFOデータ数	調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードにおいて、FCR.FM = 1の場合にのみ有効です。FRDRHLレジスタに格納された受信データ数を示します。	R
b7-b5	—	予約ビット	読むと0が読めます。	R
b12-b8	T[4:0]	送信FIFOデータ数	調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードにおいて、FCR.FM = 1の場合にのみ有効です。FTDRHLレジスタに格納された未送信データ数を示します。	R
b15-b13	—	予約ビット	読むと0が読めます。	R

FDR レジスタは、FRDRHL/FTDRHL レジスタに格納されたデータ数を示します。

R[4:0] ビット (受信 FIFO データ数)


R[4:0] ビットは、FRDRHL レジスタに格納された受信データ数を示します。値 00h は受信データがないことを示します。また、値 10h は最大数の受信データが FRDRHL レジスタに格納されていることを示します。

T[4:0] ビット (送信 FIFO データ数)

T[4:0] ビットは、FTDRHL レジスタに格納された未送信データ数を示します。値 00h は送信データがないことを示します。また、値 10h は全送信データ（最大数）が FTDRHL レジスタに格納されていることを示します。

32.2.28 ラインステータスレジスタ (LSR)

アドレス SCI0.LSR 4007 0018h, SCI1.LSR 4007 0038h, SCI2.LSR 4007 0058h, SCI3.LSR 4007 0078h,
SCI4.LSR 4007 0098h, SCI5.LSR 4007 00B8h, SCI6.LSR 4007 00D8h, SCI7.LSR 4007 00F8h,
SCI8.LSR 4007 0118h, SCI9.LSR 4007 0138h



ビット	シンボル	ビット名	機能	R/W
b0	ORER	オーバーランエラーフラグ	調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードにおいて、FIFO動作選択時にのみ有効です。 0：オーバーランエラーの発生なし 1：オーバーランエラーの発生あり	R (注1)
b1	—	予約ビット	読むと0が読めます。	R
b6-b2	FNUM[4:0]	フレーミングエラー数	受信FIFOデータレジスタ（FRDRHL）に格納された受信データの中でフレーミングエラーを含むデータ数を示します。	R
b7	—	予約ビット	読むと0が読めます。	R
b12-b8	PNUM[4:0]	パリティエラー数	受信FIFOデータレジスタ（FRDRHL）に格納された受信データの中でパリティエラーを含むデータ数を示します。	R
b15-b13	—	予約ビット	読むと0が読めます。	R

注1. SSR_FIFO.ORERに0を書いて、フラグをクリアしてください。

LSRレジスタは、受信エラーのステータスを示すレジスタです。

ORER ビット（オーバーランエラーフラグ）

ORER ビットは、SSR_FIFO.ORER の値を反映します。

FNUM[4:0] ビット（フレーミングエラー数）


FNUM[4:0] ビットの値は、FRDRHL レジスタに格納されたフレーミングエラーを含むデータ数を示します。

PNUM[4:0] ビット（パリティエラー数）

PNUM[4:0] ビットの値は、FRDRHL レジスタに格納されたパリティエラーを含むデータ数を示します。

32.2.29 コンペアマッチデータレジスタ (CDR)

アドレス SCI0.CDR 4007 001Ch, SCI1.CDR 4007 003Ah, SCI2.CDR 4007 005Ah, SCI3.CDR 4007 007Ah,
SCI4.CDR 4007 009Ah, SCI5.CDR 4007 00BAh, SCI6.CDR 4007 00DAh, SCI7.CDR 4007 00FAh,
SCI8.CDR 4007 011Ah, SCI9.CDR 4007 013Ah



ビット	シンボル	ビット名	機能	R/W
b8-b0	CMPD[8:0]	コンペアマッチデータ	アドレス一致ウェイクアップ機能用の比較データパターンを格納します。	R/W
b15-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CDR レジスタは、アドレス一致検出機能の比較データを設定するためのレジスタです。

CMPD[8:0] ビット (コンペアマッチデータ)

CMPD[8:0] ビットは、アドレス一致検出機能が有効 (DCCR.DCME = 1) のとき、アドレス一致検出機能で受信データと比較するデータを設定します。

3種類のビット長から1つ選択できます。

- 7ビット長の CMPD[6:0]
- 8ビット長の CMPD[7:0]
- 9ビット長の CMPD[8:0]

32.2.30 データコンペアマッチコントロールレジスタ (DCCR)

アドレス SCI0.DCCR 4007 0013h, SCI1.DCCR 4007 0033h, SCI2.DCCR 4007 0053h, SCI3.DCCR 4007 0073h, SCI4.DCCR 4007 0093h, SCI5.DCCR 4007 00B3h, SCI6.DCCR 4007 00D3h, SCI7.DCCR 4007 00F3h, SCI8.DCCR 4007 0113h, SCI9.DCCR 4007 0133h

b7	b6	b5	b4	b3	b2	b1	b0
DCME	IDSEL	—	DFER	DPER	—	—	DCMF
リセット後の値	0	1	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DCMF	データコンペアマッチフラグ	0 : 不一致 1 : 一致	R/(W) (注1)
b2-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b3	DPER	データコンペアマッチパリティエラーフラグ	0 : パリティエラーの発生なし 1 : パリティエラーの発生あり	R/(W) (注1)
b4	DFER	データコンペアマッチフレーミングエラーフラグ	0 : フレーミングエラーの発生なし 1 : フレーミングエラーの発生あり	R/(W) (注1)
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	IDSEL	IDフレーム選択	調歩同期式モード（マルチプロセッサモードを含む）でのみ有効です。 0 : MPB ビット値とは無関係に、常にデータを比較する 1 : MPB ビットが1 (IDフレーム) の場合にのみデータを比較する	R/W
b7	DCME	データコンペアマッチ有効	調歩同期式モード（マルチプロセッサモードを含む）でのみ有効 0 : アドレス一致検出機能は無効 1 : アドレス一致検出機能は有効	R/W

注1. フラグをクリアするため、1を読んだ後に0を書き込むことのみ可能です。

DCCR レジスタは、アドレス一致検出機能を制御するためのレジスタです。

DCMF フラグ (データコンペアマッチフラグ)

DCMF フラグは、SCI が受信データと比較データ (CDR.CMPD) の一致を検出したことを示します。

[1になる条件]

- DCCR.DCME = 1 の状態で、受信データが比較データ (CDR.CMPD) と一致したとき

[0になる条件]

- 1を読んだ後、0を書いたとき

SCR.RE ビットを0にしても、DCMF フラグは影響を受けず、以前の値を保持します。

DPER フラグ (データコンペアマッチパリティエラーフラグ)

DPER フラグは、アドレス一致検出 (受信データの一致検出) 時に、パリティエラーが発生したことを示します。

[1になる条件]

- アドレス一致が検出されたフレームでパリティエラーが検出されたとき

[0になる条件]

- 1を読んだ後、0を書いたとき

SCR.RE ビットを0 (シリアル受信動作を禁止) にしても、DPER フラグは影響を受けず、以前の値を保持します。

DFER フラグ (データコンペアマッチフレーミングエラーフラグ)

DFER フラグは、アドレス一致検出 (受信データの一致検出) 時に、フレーミングエラーが発生したことを示します。

[1 になる条件]

- アドレス一致が検出されたフレームのストップビットが 0 のとき

2 ストップビットモードの場合、ストップビットの 1 ビット目のみが 1 であるかチェックされます (2 ビット目はチェックされません)。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、DFER フラグは影響を受けず、以前の値を保持します。

IDSEL ビット (ID フレーム選択)

IDSEL ビットは、アドレス一致検出機能が有効な場合、MPB ビットの値とは無関係に比較を行うか、または MPB ビット=1 (ID フレーム) の場合にのみ比較を行うかを選択します。

DCME ビット (データコンペアマッチ有効)

DCME ビットは、アドレス一致検出機能 (データコンペアマッチ機能) の有効/無効を選択します。

SCI によって受信データと比較データ (CDR.CMPD) の一致が検出された場合、DCME ビットは自動的にクリアされ、その後、SCI の動作はデータコンペアマッチ機能なしの受信モードになります。[32.3.6 アドレス一致 \(受信データ一致\) 検出機能](#)を参照してください。

調歩同期式モード以外では、書き込み値は 0 にする必要があります。

32.2.31 シリアルポートレジスタ (SPTR)

アドレス SCI0.SPTR 4007 001Ch, SCI1.SPTR 4007 003Ch, SCI2.SPTR 4007 005Ch, SCI3.SPTR 4007 007Ch,
SCI4.SPTR 4007 009Ch, SCI5.SPTR 4007 00BCh, SCI6.SPTR 4007 00DCh, SCI7.SPTR 4007 00FCh,
SCI8.SPTR 4007 011Ch, SCI9.SPTR 4007 013Ch

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	SPB2IO	SPB2DT	RXDMON
リセット後の値	0	0	0	0	0	1	1

ビット	シンボル	ビット名	機能	R/W
b0	RXDMON	シリアル入力データモニタ	RXDn端子の状態を示します。 0 : RXDn端子はLow 1 : RXDn端子はHigh	R
b1	SPB2DT	シリアルポートブ레이크データ選択	SCR.TE = 0の場合、TXDn端子の出力レベルを選択します。 0 : TXDn端子にはLowを出力 1 : TXDn端子にはHighを出力	R/W
b2	SPB2IO	シリアルポートブ레이크入出力	TXDn端子へSPB2DTの値を出力するか否かを選択します。 0 : SPB2DTビットの値をTXDn端子に出力しない 1 : SPB2DTビットの値をTXDn端子に出力する	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SPTR レジスタは、シリアル受信端子 (RXDn 端子) の状態を確認し、送信端子 (TXDn 端子) の状態を設定するためのレジスタです。

このレジスタは調歩同期式モードでのみ使用可能です。

表 32.22 に示すように、TXDn 端子の状態は、SCR.TE、SPTR.SPB2IO、SPTR.SPB2DT の各ビット設定値の組み合わせで決定されます。

表 32.22 TXDn 端子の状態

SCR.TE ビットの値	SPTR.SPB2IO ビットの値	SPTR.SPB2DT ビットの値	TXDn 端子の状態
0	0	x	Hi-Z (初期値)
0	1	0	Low を出力
0	1	1	High を出力
1	x	x	シリアル送信データを出力

x : Don't care

注 . SPTR レジスタは調歩同期式モードでのみ使用してください。他のモードでの使用は保証されません。

32.3 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なデータフォーマットを、[図 32.2](#)に示します。1 フレームは、スタートビット (Low) で始まり、送受信データ、パリティビット、ストップビット (High) の順に構成されます。調歩同期式シリアル通信では、通信していないときの通信回線はマーク状態 (High) に保たれています。

SCI は通信回線を監視しています。Low を検出すると、スタートビットとみなしてシリアル通信を開始します。

SCI 内部では送信部と受信部は独立しており、全二重通信が可能です。また、送信部と受信部はどちらも FIFO モードに加えてダブルバッファ構成になっているため、送受信中でもデータの読み出し/書き込みが可能です。連続送受信動作が実現されます。




図 32.2 調歩同期式シリアル通信のデータフォーマット (8 ビットデータ/パリティあり/2 ストップビットの場合)

32.3.1 シリアル転送フォーマット

調歩同期式モードで設定できるシリアル転送フォーマットを表 32.23 に示します。フォーマットは 18 種類あり、SMR レジスタおよび SCMR レジスタの設定で選択できます。マルチプロセッサ機能の詳細については 32.4 マルチプロセッサ通信機能を参照してください。

表 32.23 シリアル転送フォーマット (調歩同期式モード) (1/2)

SCMR の設定	SMRの設定				シリアル転送フォーマットとフレーム長													
	CHR1	CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12	13
0	0	0	0	0	0	S 9ビットデータ STOP												
0	0	0	0	1	1	S 9ビットデータ STOP STOP												
0	0	1	0	0	0	S 9ビットデータ P STOP												
0	0	1	0	1	1	S 9ビットデータ P STOP STOP												
1	0	0	0	0	0	S 8ビットデータ STOP												
1	0	0	0	1	1	S 8ビットデータ STOP STOP												
1	0	1	0	0	0	S 8ビットデータ P STOP												
1	0	1	0	1	1	S 8ビットデータ P STOP STOP												
1	1	0	0	0	0	S 7ビットデータ STOP												
1	1	0	0	1	1	S 7ビットデータ STOP STOP												
1	1	1	0	0	0	S 7ビットデータ P STOP												

表 32.23 シリアル転送フォーマット (調歩同期式モード) (2/2)

SCMR の設定	SMRの設定				シリアル転送フォーマットとフレーム長																	
	CHR1	CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12	13				
1	1	1	0	1	1	S	7ビットデータ							P	STOP	STOP						
0	0	—	1	0	0	S	9ビットデータ									MPB	STOP					
0	0	—	1	1	0	S	9ビットデータ									MPB	STOP	STOP				
1	0	—	1	0	0	S	8ビットデータ								MPB	STOP						
1	0	—	1	1	0	S	8ビットデータ								MPB	STOP	STOP					
1	1	—	1	0	0	S	7ビットデータ							MPB	STOP							
1	1	—	1	1	0	S	7ビットデータ							MPB	STOP	STOP						

S : スタートビット
 STOP : ストップビット
 P : パリティビット
 MPB : マルチプロセッサビット

32.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCIはビットレートの16倍（注1）の周波数の基本クロックで動作します。

受信時はスタートビットの立ち下がり基本クロックでサンプリングして内部を同期化します。

また、図 32.3 に示すように、受信データは基本クロックの8パルス目（注1）の立ち上がりエッジでサンプリングされるため、各ビットの途中でデータが取り込まれます。調歩同期式モードでの受信マージンは以下の式（1）のように表すことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5) F - \frac{D - 0.5}{N} (1 + F) \right| \times 100 [\%] \dots \text{Formula (1)}$$

M：受信マージン

N：クロックに対するビットレートの比

（SEMR.ABCSE ビット=0かつSEMR.ABCS ビット=0のとき N = 16、

SEMR.ABCS ビット=1のとき N = 8、SEMR.ABCSE ビット=1のとき N = 6）

D：クロックのデューティ（D = 0.5 ~ 1.0）

L：フレーム長（L = 9 ~ 13）

F：クロック周波数の偏差の絶対値

式（1）で、F（クロック周波数の偏差の絶対値）= 0、D（クロックのデューティ）= 0.5 とすると、受信マージンは下記の式で算出されます。

$$M = \{0.5 - 1/(2 \times 16)\} \times 100 (\%) = 46.875\%$$

これは計算上の値を表しています。システム設計の際には20～30%の余裕を持たせることが推奨されます。

注1. この例では、SEMR.ABCS ビットとSEMR.ABCSE ビットが0です。ABCS ビットが1でABCSE ビットが0の場合は、ビットレートの8倍の周波数が基本クロックとなり、受信データは基本クロックの4パルス目の立ち上がりエッジでサンプリングされます。
ABCSE ビットが1の場合は、ビットレートの6倍の周波数が基本クロックとなり、受信データは基本クロックの3パルス目の立ち上がりエッジでサンプリングされます。




図 32.3 調歩同期式モードでの受信データのサンプリングタイミング

32.3.3 クロック

SCIの送受信クロックは、SMR.CMビットとSCR.CKE[1:0]ビットの設定により、内蔵ポーレートジェネレータが生成する内部クロック、またはSCKn端子に入力される外部クロックのいずれかを選択できます。

外部クロックを使用する場合は、SCKn端子にビットレートの16倍（SEMR.ABCSビット=0のとき）、または8倍（SEMR.ABCSビット=1のとき）の周波数のクロックを入力する必要があります。

内部クロックで動作させるときは、SCKn端子からクロックを出力させることができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図32.4に示すように、送信データの間でクロックが立ち上がるように設定されます。




図 32.4 出力クロックと送信データの位相関係（調歩同期式モード：SMR.CHR = 0、PE = 1、MP = 0、STOP = 1）

32.3.4 倍速動作とビットレートの6倍の周波数

SEMR.ABCSビットを1にして、1ビット期間として基本クロックの8パルスを選択した場合、ABCSビットが0の場合に比べて、SCIは2倍のビットレートで動作します。SEMR.BGDMビットが1になると、基本クロックの周期は1/2倍になり、ビットレートはBGDMビットが0の場合の2倍になります。SCR.CKE[1]ビットを0にして、内蔵ポーレートジェネレータを選択した場合、ABCSビットとBGDMビットを1にすることにより、ABCSビットとBGDMビットが0の場合に比べて、SCIは4倍のビットレートで動作できるようになります。SEMR.ABCSEビットが1になっている場合、基本クロックのパルス数は1ビット期間中6になり、SEMR.ABCS、SEMR.BGDM、およびSEMR.ABCSEが0の場合に比べて、SCIは16/3倍のビットレートで動作します。

32.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージンの式(1)に示すとおり、SEMR.ABCSビットまたはSEMR.ABCSEビットが1の場合、受信マージンは減少します。そのため、ABCSビットまたはABCSEビットが0の状態でも目的とするビットレートが達成できるのであれば、ABCSビットとABCSEビットを0にしてSCIを使用することが推奨されます。

32.3.5 CTS、RTS 機能

CTS機能は、CTS_n_RTS_n端子入力を使用して送信制御を行います。SPMR.CTSEビットを1にすると、CTS機能が有効になります。CTS機能が有効な場合、CTS_n_RTS_n端子入力がLowになると送信が開始されます。

送信中にCTS_n_RTS_n端子入力をHighにしても、送信中のフレームは影響を受けません。

RTS機能は、CTS_n_RTS_n端子出力を用いる機能であり、受信可能な状態になるとLowが出力されます。LowおよびHighを出力する条件は以下のとおりです。

[Lowになる条件]

(a) 非FIFO選択時に、下記条件がすべて満たされたとき

- SCR.REビットが1
- 受信動作中でない
- 読み出し前の受信データがない

- SSR レジスタの ORER、FER、PER フラグがすべて 0

(b) FIFO 選択時に、下記条件がすべて満たされたとき

- SCR.RE ビットが 1
- FRDRHL に書き込まれた受信データ数が指定された受信トリガ数以下
- SSR_FIFO レジスタの ORER ビット (FRDRH.ORER) が 0

[High になる条件]

(a) 非 FIFO 選択時

- Low になる条件を満たさない場合
- 受信完了後に RDR レジスタを読み出すことなく、SCR.RE = 0 によって受信を終了させた場合、RTS は High を維持します。このとき、SCR.RE → 0 を書き込んだ後に SCR レジスタをダミーリードしてください

(b) FIFO 選択時

- Low になる条件を満たさない場合

32.3.6 アドレス一致 (受信データ一致) 検出機能

アドレス一致検出機能は、調歩同期式モードでのみ使用可能です。

DCCR.DCME ビットを 1 にした場合 (注4)、1 フレーム分のデータを受信すると、SCI は受信データと CDR.CMPD ビットの値を比較します。SCI によって受信データと比較データ (CDR.CMPD (注3)) の一致が検出された場合、SCI_{In}_RXI 割り込み要求を発生させることができます。

SMR.MP ビットが 0 の場合は、受信フォーマットの有効データのみが比較対象になります。マルチプロセッサモード (SMR.MP ビット = 1) では、DCCR.IDSEL ビットが 1 の場合、MPB ビット = 1 の受信データがアドレス一致の比較対象になり、MPB ビット = 0 の受信データは、常に不一致として処理されます。

DCCR.IDSEL ビットが 0 の場合、受信データの MPB ビットの値にかかわらず、SCI はアドレス一致検出を実行します。受信データと比較データ (CDR.CMPD (注3)) の一致が検出されるまで、受信データが読み飛ばされる (廃棄される) ので、SCI はパリティエラーもフレーミングエラーも検出することができません。

SCI が一致を検出すると、DCCR.DCME ビットは自動的にクリアされ、DCCR.DCMF フラグは 1 になります。DCCR.IDSEL ビットが 1 であれば、SCR.MPIE ビットが自動的にクリアされます。また、DCCR.IDSEL ビットが 0 であれば、SCR.MPIE ビットの値が保持されます。SCR.RIE ビットが 1 になっていると、SCI は SCI_{In}_RXI 割り込み要求を発行します。

一致が検出された受信データに対して、SCI がフレーミングエラーを検出すると、DCCR.DFER ビットが 1 になります。また、そのフレームにパリティエラーを検出すると、DCCR.DPER ビットが 1 になります。比較された受信データは RDR レジスタ (注1) に格納されません。また、SSR.RDRF フラグ (注2) は 0 を保持します。

SCI が一致を検出すると、DCCR.DCME ビットは自動的にクリアされ、SCI は現在のレジスタ設定に基づいて次のデータを連続して受信します。

DCCR.DFER フラグまたは DCCR.DPER フラグが 1 の状態では、アドレス一致検出は実行されません。アドレス一致検出機能を有効にする場合は、事前に DCCR.DFER フラグと DCCR.DPER フラグを 0 にしてください。

アドレス一致検出機能の例を [図 32.5](#) および [図 32.6](#) に示します。

注 1. FCR.FM = 1 の場合、これは FRDRHL レジスタになります。

注 2. FCR.FM = 1 の場合、これは SSR_FIFO.RDF フラグになります。

注 3. 比較対象は、3 種類のビット長 (7 ビット長の CMPD[6:0]、8 ビット長の CMPD[7:0]、および 9 ビット長の CMPD[8:0]) から 1 つ選択できます。

注 4. アドレス一致検出を実行する受信フレームのスタートビットを受信する前に、DCCR.DCME ビットを 1 にしてください。




図 32.5 アドレス一致検出の例 (1) (非マルチプロセッサモード)




図 32.6 アドレス一致検出の例 (2) (マルチプロセッサモード)

32.3.7 SCIの初期化（調歩同期式モード）

データを送受信する前に、最初に SCR レジスタに初期値 00h を書き込み、次に図 32.7 と図 32.8 のフローチャートに従って SCI の初期設定（非 FIFO 選択時または FIFO 選択時）を続けてください。動作モードまたは通信フォーマットを変更する場合も、SCR レジスタを初期値にしてから変更してください。

調歩同期式モードで外部クロックを使用する場合は、初期化の間も含めてクロックを供給してください。

- 注． SCR.RE ビットを 0 にしても、SSR/SSR_FIFO レジスタの ORER、FER、RDRF、RDF、PER、DR の各フラグは初期化されず、また、RDR レジスタと RDRHL レジスタも初期化されません。TE ビットが 0 の場合、選択した FIFO バッファに対する TEND フラグは初期化されません。
- 注． SCR.TIE ビットが 1 の状態で、SCR.TE ビットを 1 から 0、または 0 から 1 に変更すると、SCI_n_TXI 割り込み要求が発生します。




図 32.7 調歩同期式モードにおける SCI の初期化フローチャート例（非 FIFO 選択時）




図 32.8 調歩同期式モードにおけるSCIの初期化フローチャート例 (FIFO 選択時)

32.3.8 シリアルデータの送信 (調歩同期式モード)

(1) 非 FIFO 選択時

図 32.9、図 32.10、および図 32.11 に、調歩同期式モードにおけるシリアル送信の動作例を示します。

本節では、シリアルデータ送信時の SCI の動作について説明します。SCR.TE ビットが 1 の場合、1 フレーム (プリアンブル) 分の High レベルが TXD 端子に出力されます。

1. SCIn_TXI 割り込み処理ルーチンで TDR レジスタ (注 1) にデータが書き込まれると、SCI は TDR レジスタ (注 1) から TSR レジスタへデータを転送します。
なお、送信開始時の SCIn_TXI 割り込み要求は、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることで発生します。
2. SPMR.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTSn_RTSn 端子入力が Low であると、TDR レジスタ (注 1) から TSR レジスタへデータが転送され、送信が開始されます。SCR.TIE ビットが 1 であれば、SCIn_TXI 割り込み要求が発生します。この SCIn_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、TDR レジスタ (注 1) に次の送信データを書き込むことで連続送信が可能になります。SCIn_TEI 割り込み要求を使用する場合、SCIn_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを TDR レジスタ (注 1) に書き込んだ後、SCR.TIE ビットを 0 (SCIn_TXI 割り込み要求を禁止) にして、SCR.TEIE ビットを 1 (SCIn_TEI 割り込み要求を許可) にします。
3. データは、以下の順に TXDn 端子から送り出されます。
 - スタートビット
 - 送信データ
 - パリティビットまたはマルチプロセッサビット (フォーマットによっては、ない場合もある)
 - ストップビット
4. ストップビットを送り出すタイミングで、SCI は TDR レジスタの更新をチェックします。
5. TDR レジスタが更新されていると、SPMR.CTSE ビットが 0 (CTS 機能は無効)、または CTSn_RTSn 端子入力が Low に設定されていれば、次の送信データが TDR レジスタ (注 1) から TSR レジスタへ転送され、ストップビット送出後、次のフレームのシリアル送信が開始されます。
6. TDR レジスタが更新されていない場合は、SSR.TEND フラグが 1 になり、ストップビットを送り出した後、1 を出力するマーク状態になります。このとき、SCR.TEIE ビットが 1 になっていると、SSR.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。

注 1. データ長 9 ビット選択時は、TDRHL レジスタになります。

図 32.9、図 32.10、および図 32.11 に調歩同期式モードにおけるシリアル送信の動作を示します。




図 32.9 調歩同期式モードにおけるシリアル送信の動作例 (1) (8 ビットデータ/パリティあり/1ストップビット/CTS 機能不使用/送信開始時)




図 32.10 調歩同期式モードにおけるシリアル送信の動作例 (2) (8 ビットデータ/パリティあり/1ストップビット/CTS 機能使用/送信開始時)




図 32.11 調歩同期式モードにおけるシリアル送信の動作例 (3) (8 ビットデータ/パリティあり/1 ストップビット/CTS 機能不使用/送信中~送信終了時)




図 32.12 調歩同期式モードにおけるシリアル送信のフローチャート例（非 FIFO 選択時）

(2) FIFO 選択時

図 32.13 に、調歩同期式モードにおいて FTDRH レジスタと FTDRL レジスタに書き込まれるデータフォーマットの例を示します。

データ長に対応したデータが FTDRH レジスタと FTDRL レジスタに設定されます。使用しないビットには 0 を書いてください。FTDRH から FTDRL の順に書いてください。

データ長	レジスタ設定		FTDRH、FTDRLの送信データ																
	SCMR. CHR1	SMR. CHR	FTDRHL																
			FTDRH							FTDRL									
			b7	b6	b5	b4	b3	b2	b1	b0	b7	b6	b5	b4	b3	b2	b1	b0	
7ビット	1	0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	7ビット送信データ
8ビット	1	1	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	8ビット送信データ
9ビット	0	Don't care	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	9ビット送信データ

— : 無効ビット。書く場合、0 としてください。

図 32.13 FTDRH と FTDRL に書き込まれるデータフォーマット (FIFO 選択時)

本節では、シリアルデータ送信時の SCI の動作について説明します。TE ビットが 1 の場合、1 フレーム (プリアンブル) 分の High レベルが TXD 端子に出力されます。

- SCI_{In}_TXI 割り込み処理ルーチンで FTDRL レジスタ (注 1) にデータが書き込まれると、SCI は FTDRL レジスタ (注 1) から TSR レジスタへデータを転送します。FTDRL レジスタに書き込み可能なデータのバイト数は 16 - FDR.T[4:0] です。なお、送信開始時の SCI_{In}_TXI 割り込み要求は、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることで発生します。
- SPMR.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTS_n_RTS_n 端子入力が Low であると、FTDRL レジスタ (注 1) から TSR レジスタへデータが転送され、送信が開始されます。FTDRL に書き込まれた送信データ数が指定された送信トリガ数以下のとき、SSR_FIFO.TDFE ビットが 1 になります。SCR.TIE ビットが 1 であれば、SCI_{In}_TXI 割り込み要求が発生します。この SCI_{In}_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、FTDRL レジスタ (注 1) に次の送信データを書き込むことで連続送信が可能になります。SCI_{In}_TEI 割り込み要求を使用する場合、SCI_{In}_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを FTDRL レジスタ (注 1) (注 2) に書き込んだ後、SCR.TIE ビットを 0 (SCI_{In}_TXI 割り込み要求を禁止) にして、SCR.TEIE ビットを 1 (SCI_{In}_TEI 割り込み要求を許可) にします。
- データは、以下の順に TXD_n 端子から送り出されます。
 - スタートビット
 - 送信データ
 - パリティビットまたはマルチプロセッサビット (フォーマットによっては、ない場合もある)
 - ストップビット
- ストップビットを送り出すタイミングで、SCI は FTDRL レジスタ (注 3) に未送信データが残っていないかチェックします。
- FTDRL レジスタ (注 3) にデータがある場合、SPMR.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTS_n_RTS_n 端子入力が Low であると、次の送信データが FTDRL レジスタ (注 1) から TSR レジスタへ転送され、ストップビット送過後、次のフレームのシリアル送信が開始されます。
- FTDRL レジスタ (注 3) にデータがない場合、SSR_FIFO レジスタの TEND フラグが 1 になり、ストップビットを送り出した後、1 を出力するマーク状態になります。このとき、SCR.TEIE ビットが 1 になっていると、SSR_FIFO.TEND フラグが 1 になり、SCI_{In}_TEI 割り込み要求が発生します。

- 注 1. FTDRH および FTDRL レジスタにデータを書き込んでください。
- 注 2. データ長 9 ビット選択時は、FTDRH レジスタ→FTDRL レジスタの順にデータを書き込んでください。
- 注 3. データ長 9 ビット選択時は、SCI によって FTDRL レジスタの更新のみがチェックされ、FTDRH レジスタの更新はチェックされません。

図 32.14 に、調歩同期式モードにおける FIFO 選択時のシリアル送信のフローチャート例を示します。




図 32.14 調歩同期式モードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

32.3.9 シリアルデータの受信（調歩同期式モード）

(1) 非 FIFO 選択時

図 32.15 と図 32.16 に、調歩同期式モードにおけるシリアル受信の動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。

1. SCR.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります。
2. SCI が通信回線を監視し、スタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り込み、パリティビットとストップビットをチェックします。
3. オーバーランエラーが発生した場合、SSR.ORER フラグが 1 になります。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信データは RDR レジスタ（注 1）へ転送されません。
4. パリティエラーが検出された場合は、SSR.PER フラグが 1 になり、受信データが RDR レジスタ（注 1）へ転送されます。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。
5. フレーミングエラーが検出された場合は、SSR.FER フラグが 1 になり、受信データが RDR レジスタ（注 1）へ転送されます。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。
6. 正常に受信したときは、受信データが RDR レジスタ（注 1）へ転送されます。SCR.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、次のデータ受信が終了する前に、RDR レジスタへ転送された受信データを読み出すことで連続受信が可能になります。RDR レジスタへ転送された受信データを読み出されると、CTS_n_RTS_n 端子出力が Low になります。

注 1. データ長 9 ビット選択時は、RDRHL レジスタになります。




図 32.15 調歩同期式モードにおけるシリアル受信の動作例 (1) (RTS 機能を使用しない場合) (8 ビットデータ / パリティあり / 1 ストップビットの場合)




図 32.16 調歩同期式モードにおけるシリアル受信の動作例 (2) (RTS 機能を使用する場合) (8 ビットデータ / パリティあり / 1 ストップビットの場合)

受信エラーを検出した場合の SSR レジスタの各ステータスフラグの状態と受信データの処理を表 32.24 に示します。

受信エラーが検出されると、SCI_ERI 割り込み要求は発生しますが、SCI_RXI 割り込み要求は発生しません。受信エラーフラグが 1 の状態では、受信動作を再開できません。受信を再開する前に、ORER、FER、および PER の各ビットを 0 にする必要があります。また、オーバーランエラー処理では、必ず RDR または RDRHL レジスタを読み出してください。受信動作中に SCR.RE ビットを 0 にして受信動作を強制終了させた場合、RDR または RDRHL レジスタに読み出し前の受信データが残っている可能性があるため、RDR または RDRHL レジスタを読み出す必要があります。

図 32.17 と図 32.18 に、シリアル受信のフローチャート例を示します。

表 32.24 SSR レジスタのステータスフラグの状態と受信データの処理

SSR レジスタのステータスフラグ			受信データ	受信エラーの種類
ORER	FER	PER		
1	0	0	消失	オーバーランエラー
0	1	0	RDR へ転送	フレーミングエラー
0	0	1	RDR へ転送	パリティエラー
1	1	0	消失	オーバーランエラー + フレーミングエラー
1	0	1	消失	オーバーランエラー + パリティエラー
0	1	1	RDR へ転送	フレーミングエラー + パリティエラー
1	1	1	消失	オーバーランエラー + フレーミングエラー + パリティエラー

注 1. データ長 9 ビット選択時は、RDRHL レジスタになります。




図 32.17 調歩同期式モードにおけるシリアル受信のフローチャート例 (非 FIFO 選択時) (1)




図 32.18 調歩同期式モードにおけるシリアル受信のフローチャート例 (非 FIFO 選択時) (2)

(2) FIFO 選択時

図 32.19 に、調歩同期式モードにおいて FRDRH レジスタと FRDRL レジスタに書き込まれるデータフォーマットの例を示します。

調歩同期式モードでは、FRDRH レジスタの MPB フラグに 0 が書き込まれます。データ長に対応したデータが FRDRH レジスタと FRDRL レジスタに書き込まれます。使用されないビットには、0 が書き込まれます。FRDRH から FRDRL の順に読み出してください。ソフトウェアが FRDRL レジスタを読み出すと、SCI は FER、PER、および FRDRL レジスタの受信データ (RDAT[8:0]) を次のデータで更新します。FRDRH レジスタの RDF、ORER、および DR フラグは、常に SSR_FIFO レジスタの対応するフラグを反映しています。

データ長	レジスタ設定		FRDRH、FRDRLの受信データ																
	SCMR. CHR1	SMR. CHR	FRDRHL																
			FRDRH							FRDRL									
			b7	b6	b5	b4	b3	b2	b1	b0	b7	b6	b5	b4	b3	b2	b1	b0	
7ビット	1	0	—	RDF	ORER	FER	PER	DR	0	0	0								7ビット受信データ
8ビット	1	1	—	RDF	ORER	FER	PER	DR	0	0									8ビット受信データ
9ビット	0	Don't care	—	RDF	ORER	FER	PER	DR	0										9ビット受信データ

注. MPB フラグからは常に 0 が読み出されます (FRDRH[1])。
 データ長が 7 ビットするとき、FRDRH[0]、FRDRL[7] からは常に 0 が読み出されます。
 データ長が 8 ビットするとき、FRDRH[0] から常に 0 が読み出されます。
 FRDRH[7] ビットの読み出し値は不定です。

図 32.19 FRDRH と FRDRL に格納されるデータフォーマット (FIFO 選択時)

シリアルデータの受信時、SCI は以下のように動作します。

- SCR.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります。
- SCI が通信回線を監視し、スタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り込み、パリティビットとストップビットをチェックします。
- オーバーランエラーが発生した場合、SSR_FIFO.ORER フラグが 1 になります。このとき、SCR.RIE ビットが 1 になっていると、SCIn_ERI 割り込み要求が発生します。受信データは FRDRL レジスタ (注 1) へ転送されません。
- パリティエラーが検出された場合は、PER フラグと受信データが FRDRL レジスタ (注 1) へ転送されます。このとき、RIE ビットが 1 になっていると、SCIn_ERI 割り込み要求が発生します。
- フレーミングエラーが検出された場合は、FER フラグと受信データが FRDRL レジスタ (注 1) へ転送されます。このとき、RIE ビットが 1 になっていると、SCIn_ERI 割り込み要求が発生します。
- フレーミングエラーが検出された後、SCI によって連続受信データが 1 フレーム分であることが検出された場合、受信動作が停止します。
- FRDRL レジスタに格納されたデータ数が、指定された受信トリガ数より少なく、かつ、調歩同期式モードにおいて最後のストップビットから 15ETU 経過しても次のデータが受信されていない場合は、SSR_FIFO.DR ビットが 1 になります。RIE ビットが 1 で、FCR.DRES ビットが 0 の場合、SCI は SCIn_RXI 割り込み要求を発生させません。FCR.DRES ビットが 1 の場合、SCI は SCIn_ERI 割り込み要求を発生させます。
- 正常に受信したときは、受信データが FRDRL レジスタ (注 1) へ転送されます。FRDRHL に書き込まれた受信データ数が、指定された受信トリガ数以上であると、RDF フラグが 1 になります。このとき、SCR.RIE ビットが 1 になっていると、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、オーバーランエラーが発生する前に、FRDRL レジスタ (注 2) へ転送された受信データを読み出すことで連続受信が可能になります。FRDRL レジスタ (注 3) へ転送された受信データ数が RTS トリガ数未満であると、CTS_n_RTS_n 端子出力が Low になります。

- 注 1. データ長 9 ビット選択時は、FRDRH レジスタと FRDRL レジスタになります。
- 注 2. データ長 9 ビット選択時は、FRDRH レジスタ→FRDRL レジスタの順にデータを読み出してください。
- 注 3. データ長 9 ビット選択時は、SCIによって FRDRL レジスタの更新のみがチェックされ、FRDRH レジスタの更新はチェックされません。




図 32.20 調歩同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択時) (1)




図 32.21 調歩同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択時) (2)

32.4 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により、複数のプロセッサ間で通信回線を共有したデータの送受信が可能になります。マルチプロセッサ通信では、各受信局にそれぞれ固有の ID コードが割り付けられます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと、指定された受信局にデータを送信するためのデータ送信サイクルで構成されます。

ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。

- マルチプロセッサビットが 1 のとき、送信サイクルは ID 送信サイクル
- マルチプロセッサビットが 0 のとき、送信サイクルはデータ送信サイクル

図 32.22 に、マルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット 1 を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット 0 を付加した通信データを送信します。受信局は、マルチプロセッサビットが 1 の通信データを受信すると、受信した ID を自局の ID と比較します。2 つが一致した場合、受信局は、続いて送信される通信データを受信します。一致しなかった場合、マルチプロセッサビットが 1 の通信データを受信するまで、受信局は通信データを読み飛ばします。

(1) 非 FIFO 選択時

SCI はこの機能をサポートするため、SCR.MPIE ビットを設けています。MPIE ビットを 1 にすると、マルチプロセッサビットが 1 のデータを受信するまで、下記の動作が禁止されます。

- RSR レジスタから RDR レジスタ (データ長 9 ビット選択時は RDRHL レジスタ) への受信データの転送
- 受信エラーの検出
- SSR レジスタの RDRF、ORER、FER の各ステータスフラグのセット

マルチプロセッサビットが 1 のキャラクタを受信すると、SSR.MPBT ビットが 1 になるとともに、SCR.MPIE ビットが自動的にクリアされ、SCI は非マルチプロセッサ受信動作に戻ります。このとき、SCR.RIE ビットが 1 になっていると、SCI_n_RXI 割り込み要求が発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビット機能は無効です。それ以外は、非マルチプロセッサ調歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも、非マルチプロセッサ調歩同期式モードで使用するクロックと同一です。




図 32.22 マルチプロセッサフォーマットを使用した通信例 (データ AAh を受信局 A に送信する場合)

(2) FIFO 選択時

データ送信では、ソフトウェアにおいて、FTDRHL.TDAT 内の送信データに対応する FTDRHL.MPBT ビットにデータを書き込む必要があります。データ受信では、受信データの一部であるマルチプロセッサビットが FRDRHL.MPB ビットに書き込まれ、受信データは FRDRL レジスタに書き込まれます。

MPIE ビットを 1 にすると、マルチプロセッサビットが 1 のデータを受信するまで、下記の動作が禁止されます。

- RSR レジスタから FRDRHL レジスタへの受信データの転送
- 受信エラーの検出
- ブレーク
- SSR_FIFO レジスタの RDF、ORER、FER の各ステータスフラグのセット

マルチプロセッサビットが 1 の 8 ビットキャラクタを SCI が受信すると、FRDRHL.MPB ビットが 1 になるとともに、受信データが FRDRHL.RDAT に書き込まれます。SCR.MPIE ビットが自動的にクリアされ、SCI は非マルチプロセッサ受信動作に戻ります。このとき、SCR.RIE ビットが 1 になっていると、SCI_{In}_RXI 割り込み要因が発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビット機能は無効です。それ以外は、非マルチプロセッサ調歩同期式モードの非 FIFO 選択時と変わりません。

32.4.1 マルチプロセッサシリアルデータ送信

(1) 非 FIFO 選択時

図 32.23 に、マルチプロセッサシリアル送信のフローチャート例を示します。ID 送信サイクルでは、SSR.MPBT ビットを 1 にして ID を送信してください。データ送信サイクルでは、MPBT ビットを 0 にしてデータを送信してください。その他の動作は、調歩同期式モードの動作と同じです。




図 32.23 マルチプロセッサシリアル送信のフローチャート例（非 FIFO 選択時）

(2) FIFO 選択時

図 32.24 に、マルチプロセッサモードにおいて FTDRH レジスタと FTDRL レジスタに書き込まれるデータフォーマットの例を示します。FTDRH.MPBT ビットは 1 になります。適切なデータ長のデータが FTDRH レジスタと FTDRL レジスタに書き込まれます。使用しないビットには 0 を書いてください。FTDRH レジスタ→FTDRL レジスタの順に書いてください。

データ長	レジスタ設定		FTDRH、FTDRLの送信データ															
	SCMR. CHR1	SMR. CHR	FTDRH、FTDRLの送信データ															
			FTDRH							FTDRL								
			b7	b6	b5	b4	b3	b2	b1	b0	b7	b6	b5	b4	b3	b2	b1	b0
7ビット	1	0	—	—	—	—	—	—	MPBT	—	—	7ビット送信データ						
8ビット	1	1	—	—	—	—	—	—	MPBT	—	8ビット送信データ							
9ビット	0	Don't care	—	—	—	—	—	—	MPBT	9ビット送信データ								

—：無効ビット。書く場合、0としてください。

図 32.24 マルチプロセッサモードにおいて FTDRH と FTDRL に書き込まれるデータフォーマット (FIFO 選択時)

図 32.25 に、FIFO 選択時のマルチプロセッサデータ送信のフローチャート例を示します。ID 送信サイクルでは、FTDRH.MPBT ビットを 1 にして ID を送信してください。データ送信サイクルでは、MPBT ビットを 0 にしてデータを送信してください。その他の動作は、調歩同期式モードにおける非 FIFO 選択時の動作と同じです。




図 32.25 マルチプロセッサモードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

32.4.2 マルチプロセッサシリアルデータ受信

(1) 非 FIFO 選択時

図 32.27 と図 32.28 に、マルチプロセッサデータ受信のフローチャート例を示します。SCR.MPIE ビットを 1 にすると、マルチプロセッサビットが 1 の通信データを受信するまで、通信データは読み飛ばされます。マルチプロセッサビットが 1 の通信データを受信すると、その受信データは RDR レジスタ（データ長 9 ビット選択時は RDRHL レジスタ）へ転送され、SCI_{In}_RXI 割り込み要求が発生します。その他の動作は、調歩同期式モードの動作と同じです。

図 32.26 に、データ受信時の動作例を示します。




図 32.26 SCI の受信時の動作例 (8 ビットデータ/マルチプロセッサビットあり/1 ストップビットの場合)




図 32.27 マルチプロセッサシリアル受信のフローチャート例 (非 FIFO 選択時) (1)




図 32.28 マルチプロセッサシリアル受信のフローチャート例 (非 FIFO 選択時) (2)

(2) FIFO 選択時

図 32.29 に、マルチプロセッサモードにおいて FRDRH レジスタと FRDRL レジスタに書き込まれるデータフォーマットの例を示します。

マルチプロセッサモードでは、受信データの一部である MPB の値が FFRDRH.MPB フラグに書き込まれます。FRDRH.PER フラグに 0 が書き込まれます。適切なデータ長のデータが FRDRH レジスタと FRDRL レジスタに書き込まれます。使用されないビットには、0 が書き込まれます。

FRDRH から FRDRL の順に読み出してください。ソフトウェアが FRDRL レジスタを読み出すと、SCI は FER、MPB、および FRDRL レジスタの受信データ (RDAT[8:0]) を次のデータで更新します。FRDRH レジスタの RDF、ORER、および DR フラグは、常に SSR_FIFO レジスタの対応するフラグを反映しています。

データ長	レジスタ設定		FRDRH、FRDRLの受信データ														
	SCMR. CHR1	SMR. CHR	FRDRH								FRDRL						
			b7	b6	b5	b4	b3	b2	b1	b0	b7	b6	b5	b4	b3	b2	b1
7ビット	1	0	—	RDF	ORER	FER	0	DR	MPB	0	0	7ビット受信データ					
8ビット	1	1	—	RDF	ORER	FER	0	DR	MPB	0	8ビット受信データ						
9ビット	0	Don't care	—	RDF	ORER	FER	0	DR	MPB	9ビット受信データ							

注. データ長が7ビットのとき、FRDRH[0], FRDRL[7]からは常に0が読み出されます。
 データ長が8ビットのとき、FRDRH[0]から常に0が読み出されます。
 FRDRH[7]ビットの読み出し値は不定です。

図 32.29 マルチプロセッサモードにおいて FRDRH と FRDRL に格納されるデータフォーマット (FIFO 選択時)

図 32.30 に、FIFO 選択時のマルチプロセッサデータ受信のフローチャート例を示します。

SCR.MPIE ビットを 1 にすると、マルチプロセッサビットが 1 の通信データを受信するまで、通信データは読み飛ばされます。マルチプロセッサビットが 1 の通信データを受信すると、その受信データ、MPB、および関連のエラーが FRDRHL レジスタへ転送されます。SCR.MPIE ビットは自動的にクリアされ、非マルチプロセッサ受信動作が継続します。

フレーミングエラーが発生して SSR_FIFO.FER フラグが 1 になると、SCI はデータ受信を継続します。その他の動作は、調歩同期式モードにおける非 FIFO 選択時の動作と同じです。




図 32.30 マルチプロセッサモードにおけるシリアル受信のフローチャート例 (FIFO 選択時)

32.5 クロック同期式モードの動作

クロック同期式シリアル通信のデータフォーマットを図 32.31 に示します。

クロック同期式モードでは、クロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成されます。クロック同期式モードでは、パリティビットの付加はできません。

SCI は、データ送信時は同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は同期クロックの立ち上がり時に同期してデータを取り込みます。8 ビット出力後の送信ラインは、最終ビットの出力状態を保ちます。スリープモードにおいて SPMR.CKPH ビットが 1 の場合、送信ラインは第 1 ビットの出力状態を保ちます。

SCI 内部では送信部と受信部は独立しており、クロックを共有することで全二重通信が可能です。また、送信部と受信部はどちらもダブルバッファ構成になっているため、送信中に次の送信データの書き込み、受信中に前の受信データの読み出しが可能であり、連続送受信動作が実現されます。

ただし、最高速ビットレートの設定 (BRR[7:0] = 00h かつ SMR.CKS[1:0] = 00b) では、連続送受信動作が不可能です。そのため FIFO 選択時は、この設定 (BRR[7:0] = 00h かつ SMR.CKS[1:0] = 00b) は利用できません。




図 32.31 クロック同期式シリアル通信のデータフォーマット (LSB ファーストの並び順の場合)

32.5.1 クロック

SCR.CKE[1:0] ビットの設定により、内蔵ポーレートジェネレータが生成する内部クロック、または SCKn 端子に入力される外部同期クロックのいずれかを選択できます。

SCI が内部クロックで動作する場合は、SCKn 端子から同期クロックが出力されます。1 キャラクタの送受信で 8 パルスの同期クロックが出力されます。送受信を行わないとき、クロックは High に固定されます。ただし、受信動作のみで CTS 機能が無効な場合、SCR.RE ビットが 1 になると、同期クロックの出力が始まります。オーバーランエラーが発生するか、または SCR.RE ビットが 0 になると、同期クロックは High レベル (注 1) になったところで停止します。

受信動作のみで CTS 機能が有効な場合は、SCR.RE ビットが 1 になっても CTSn_RTSn 端子入力が High であれば、クロック出力は始まりません。SCR.RE ビットが 1 になったとき、CTSn_RTSn 端子入力が Low であれば、同期クロックの出力が始まります。その後、フレームの受信が完了した時点で CTSn_RTSn 端子入力が High であれば、同期クロック出力は High レベルになったところで停止します。CTSn_RTSn 端子入力が引き続き Low であれば、オーバーランエラーが発生するか、または SCR.RE ビットが 0 になったときに、同期クロックは High レベル (注 1) になったところで停止します。

注 1. 「SPMR.CKPH = 0、かつ SPMR.CKPOL = 0」または「SPMR.CKPH = 1、かつ SPMR.CKPOL = 1」の状態にあるとき、信号は High に固定されます。
「SPMR.CKPH = 0、かつ SPMR.CKPOL = 1」または「SPMR.CKPH = 1、かつ SPMR.CKPOL = 0」の状態にあるとき、信号は Low に固定されます。

32.5.2 CTS、RTS 機能

CTS 機能では、クロックソースが内部クロックの場合に、CTS_n RTS_n 端子入力を使用してデータ送受信の開始制御を行います。SPMR.CTSE ビットを 1 にすると、CTS 機能が有効になります。CTS 機能が有効な場合、CTS_n RTS_n 端子入力が Low になると、データの送受信が開始されます。

送受信中に CTS_n RTS_n 端子入力を High にしても、処理中のフレームの送受信には影響を与えません。

RTS 機能では、クロックソースが外部同期クロックの場合に、CTS_n RTS_n 端子出力を使用してデータ送受信の開始要求を行います。シリアル通信が可能な状態になると、CTS_n RTS_n 端子出力が Low になります。CTS_n RTS_n 端子出力が Low および High となる条件は以下のとおりです。

[Low になる条件]

(a) 非 FIFO 選択時に、下記条件がすべて満たされたとき

- SCR.RE ビットまたは SCR.TE ビットが 1
- シリアル通信が許可されている
- 読み出し前の受信データがない (SCR.RE ビットが 1 のとき)
- 送信データを書き込み済み (SCR.TE ビットが 1、SCR.CKE[1] ビットが 0 の場合)
- TSR レジスタに送信用データがある (SCR.TE ビットが 1、SCR.CKE[1] ビットが 1 の場合)
- SSR.ORER フラグが 0

(b) FIFO 選択時に、下記条件がすべて満たされたとき

- SCR.RE ビットまたは SCR.TE ビットが 1
- シリアル通信が許可されている
- FRDRHL に書き込まれた受信データ数が指定された CTS_n RTS_n 出力トリガ数より少ない (SCR.RE = 1 の場合)
- FTDRHL レジスタに未送信データがある (SCR.TE ビットが 1、SCR.CKE[1] ビットが 0 の場合)
- TSR レジスタに送信用データがある (SCR.TE ビットが 1、SCR.CKE[1] ビットが 1 の場合)
- SSR_FIFO.ORER フラグが 0

[High になる条件]

(a) 非 FIFO 選択時

- Low になる条件を満たさない場合
- 受信完了後に RDR レジスタを読み出すことなく、SCR.RE = 0 によって受信を終了させた場合、RTS は High を維持します。このとき、SCR.RE = 0 を書き込んだ後に SCR レジスタをダミーリードしてください

(b) FIFO 選択時

- Low になる条件を満たさない場合

32.5.3 SCIの初期化（クロック同期式モード）

データを送受信する前に、最初に SCR レジスタに初期値 00h を書き込み、次に [32.5.2 CTS、RTS 機能](#) の SCI 初期化手順を続けてください。動作モードまたは転送フォーマットを変更する場合も、SCR レジスタを初期値にしてから変更してください。

- 注． SCR.RE ビットを 0 にしても、SSR/SSR_FIFO レジスタの ORER、FER、RDRF、RDF、PER、DR の各フラグ、ならびに RDR レジスタと RDRHL レジスタは初期化されません。TE ビットが 0 の場合、選択した FIFO バッファに対する TEND フラグは初期化されません。
- 注． SCR.TIE ビットが 1 の状態で、SCR.TE ビットを 1 から 0、または 0 から 1 に変更すると、SCI_n_TXI 割り込み要求が発生します。




図 32.32 クロック同期式モードにおける SCI の初期化フローチャート例（非 FIFO 選択時）




図 32.33 クロック同期式モードにおけるSCIの初期化フローチャート例 (FIFO選択時)

32.5.4 シリアルデータの送信 (クロック同期式モード)

(1) 非 FIFO 選択時

図 32.34、図 32.35、および図 32.36 に、クロック同期式モードにおけるシリアル送信の動作例を示します。

シリアルデータの送信時、SCI は以下のように動作します。

1. SCI_{In}_TXI 割り込み処理ルーチンで TDR レジスタにデータが書き込まれると、SCI は TDR レジスタから TSR レジスタへデータを転送します。なお、送信開始時の SCI_{In}_TXI 割り込み要求は、SCR.TIE ビットを 1 にした後、SCR.TE ビットを 1 にするか、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることで発生します。
2. SCI は、TDR レジスタから TSR レジスタへデータを転送した後、送信を開始します。このとき、SCR.TIE ビットが 1 になっていると、SCI_{In}_TXI 割り込み要求が発生します。この SCI_{In}_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、TDR レジスタに次の送信データを書き込むことで連続送信が可能になります。SCI_{In}_TEI 割り込み要求を使用する場合は、SCI_{In}_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを TDR レジスタに書き込んだ後、SCR.TIE ビットを 0 にして、SCR.TEIE ビットを 1 にします。
3. クロック出力モードを指定したときは出力クロックに同期して、外部クロックを指定したときは入力クロックに同期して、TXD_n 端子から 8 ビットのデータが送信されます。クロック信号出力は、SPMR.CTSE ビットが 1 のとき、CTS 信号入力 Low になるまで待機します。
4. 最終ビットを送り出すタイミングで、SCI は TDR レジスタの更新をチェックします。
5. TDR レジスタが更新されていれば、TDR レジスタから TSR レジスタにデータを転送し、次のフレームの送信を開始します。
6. TDR レジスタが更新されていなければ、SSR.TEND フラグを 1 にします。TXD_n 端子は最終ビットの出力状態を保持します。このとき、SCR.TEIE ビットが 1 になっていると、SCI_{In}_TEI 割り込み要求が発生し、SCK_n 端子は High に固定されます。

受信エラーフラグ (SSR.ORER、FER、または PER) が 1 の状態では、送信は開始されません。送信を開始する前に、受信エラーフラグは必ず 0 にしてください。

注 . 受信エラーフラグは、SCR.RE ビットを 0 にしてもクリアされません。




図 32.34 クロック同期式モードにおけるシリアル送信の動作例 (送信開始時に CTS 機能を使用しない場合)




図 32.35 クロック同期式モードにおけるシリアル送信の動作例 (送信開始時に CTS 機能を使用する場合)




図 32.36 クロック同期式モードにおけるシリアル送信の動作例 (送信中～送信終了時)




図 32.37 クロック同期式モードにおけるシリアル送信のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 32.38 に、クロック同期式モードにおける FIFO 選択時のシリアル送信のフローチャート例を示します。シリアルデータの送信時、SCI は以下のように動作します。

- SCIn_TXI 割り込み処理ルーチンで FTDRL レジスタ (注 1) にデータが書き込まれると、SCI は FTDRL レジスタ (注 1) から TSR レジスタへデータを転送します。FTDRL レジスタに書き込み可能なデータのバイト数は $16 - \text{FDR.T}[4:0]$ です。なお、送信開始時の SCIn_TXI 割り込み要求は、SCR.TIE ビットを 1 にした後に SCR.TE ビットを 1 にするか、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることで発生します。
- SCI は、FTDRL レジスタから TSR レジスタにデータを転送した後、送信を開始します。FTDRL に書き込まれた送信データ数が、指定された送信トリガ数以下のとき、SSR_FIFO.TDFE ビットが 1 になります。このとき、SCR.TIE ビットが 1 になっていると、SCIn_TXI 割り込み要求が発生します。SCIn_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、FTDRL レジスタに次の送信データを書き込むことで連続送信が可能になります。SCIn_TEI 割り込み要求を使用する場合は、TXI 割り込み要求に対応する処理ルーチン内で最終送信データを FTDRL レジスタに書き込んだ後、SCR.TIE ビットを 0 にして、SCR.TEIE ビットを 1 にします。

3. クロック出力モードを指定したときは出力クロックに同期して、外部クロックを指定したときは入力クロックに同期して、TXDn 端子から 8 ビットのデータが送信されます。クロック信号出力は、SPMR.CTSE ビットが 1 のとき、CTS 信号入力が高レベルになるまで待機します。
4. ストップビットを送り出すタイミングで、SCI は FTDRL レジスタに未送信データが残っていないかチェックします。
5. FTDRL レジスタが更新されていれば、FTDRL レジスタから TSR レジスタにデータを転送し、次のフレームの送信を開始します。
6. FTDRL レジスタが更新されていなければ、SSR_FIFO.TEND フラグを 1 にします。TXDn 端子は最終ビットの出力状態を保持します。このとき、SCR.TEIE ビットが 1 になっていると、SCIn_TEI 割り込み要求が発生し、SCKn 端子は High に固定されます。

注 1. クロック同期式モードでは、FTDRH レジスタを使用しません。




図 32.38 クロック同期式モードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

32.5.5 シリアルデータの受信 (クロック同期式モード)

(1) 非 FIFO 選択時

図 32.39 と図 32.40 に、クロック同期式モードにおけるシリアル受信の動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。

1. SCR.RE ビットの値が 1 になると、CTS_n_RTS_n 端子出力は Low になります。
2. SCI は内部を初期化し、同期クロックの入力または出力に同期して受信を開始して、受信データを RSR レジスタに取り込みます。
3. オーバーランエラーが発生した場合、SSR.ORER ビットが 1 になります。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信データは RDR レジスタへ転送されません。
4. 正常に受信したときは、受信データが RDR レジスタへ転送されます。SCR.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、次のデータ受信が終了する前に、RDR レジスタへ転送された受信データを読み出すことで連続受信が可能になります。RDR レジスタから受信データが読み出されると、CTS_n_RTS_n 端子出力が Low になります。




図 32.39 クロック同期式モードにおけるシリアル受信の動作例 (1) (RTS 機能を使用しない場合)




図 32.40 クロック同期式モードにおけるシリアル受信の動作例 (2) (RTS 機能を使用する場合)

受信エラーフラグが 1 の状態では、送受信動作を再開できません。したがって、SSR レジスタの ORER、FER、および PER ビットを 0 にしてから受信を再開してください。また、オーバーランエラー処理では、必ず RDR レジスタを読み出してください。受信動作中に SCR.RE ビットに 0 を書いてデータ受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

図 32.41 に、シリアル受信のフローチャート例を示します。




図 32.41 クロック同期式モードにおけるシリアル受信のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 32.42 に、クロック同期式モードにおける FIFO 選択時のシリアル受信のフローチャート例を示します。シリアルデータの受信時、SCI は以下のように動作します。

1. SCR.RE ビットの値が 1 になると、CTS_n_RTS_n 端子出力は Low になります。
2. SCI は内部を初期化し、同期クロックの入力または出力に同期して受信を開始して、受信データを RSR レジスタに取り込みます。
3. オーバーランエラーが発生した場合、SSR_FIFO. ORER ビットが 1 になります。SCR.RIE ビットが 1 であれば、SCI_n_ERI 割り込み要求が発生します。受信データは FRDRL レジスタ (注 1) へ転送されません。
4. 正常に受信したときは、受信データが FRDRL レジスタ (注 1) へ転送されます。FRDRL に格納された受信データ数が、指定された受信トリガ数以上であると、RDF フラグが 1 になります。SCR.RIE ビットが 1 であれば、SCI_n_RXI 割り込み要求が発生します。SCI_n_RXI 割り込み処理ルーチンにおいて、オーバーランエラーが発生する前に、FRDRL レジスタ (注 2) へ転送された受信データを読み出すことで連続受信が可能になります。FRDRL レジスタへ転送された受信データ数が RTS トリガ数未満であると、CTS_n_RTS_n 端子出力が Low になります。

注 1. クロック同期式モードでは、FRDRH レジスタを使用しません。

注 2. RDF と ORER を受信データとともに読み出す場合は、FRDRH → FRDRL の順に読み出してください。




図 32.42 クロック同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択時)

32.5.6 シリアルデータの同時送受信動作 (クロック同期式モード)

(1) 非 FIFO 選択時

図 32.43 に、クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例を示します。シリアル同時送受信動作は、SCI の初期化後、以下の手順に従って行ってください。

送信モードから同時送受信モードへの切り替えは、次の手順で行います。

1. SCI が送信完了状態であることを SSR.TEND フラグが 1 になっていることで確認してください。
2. その後、SCR レジスタを初期化してから、SCR レジスタの TIE、RIE、TE、RE の各ビットを 1 命令で同時に 1 にしてください。

受信モードから同時送受信モードへの切り替えは、次の手順で行います。

1. SCI が受信完了状態であることを確認してください。
2. SCR レジスタの RIE ビットと RE ビットを 0 にした後、SSR レジスタの受信エラーフラグ (ORER) が 0 になっていることを確認します。
3. その後、SCR レジスタの TIE、RIE、TE、RE の各ビットを 1 命令で同時に 1 にしてください。




図 32.43 クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 32.44 に、クロック同期式モードにおける FIFO 選択時のシリアル同時送受信動作のフローチャート例を示します。

シリアル同時送受信動作は、SCI の初期化後、以下の手順に従って行ってください。

送信モードから同時送受信モードへの切り替えは、次の手順で行います。

1. SCI が送信完了状態であることを `SSR_FIFO.TEND` フラグが 1 になっていることで確認してください。
2. その後、`SCR` レジスタを初期化してから、`SCR` レジスタの `TIE`、`RIE`、`TE`、`RE` の各ビットを 1 命令で同時に 1 にしてください。

受信モードから同時送受信モードへの切り替えは、次の手順で行います。

1. SCI が受信完了状態であることを確認してください。
2. `RIE` ビットと `RE` ビットを 0 にした後、`SSR_FIFO` レジスタの受信エラーフラグ (`ORER`) が 0 になっていることを確認してください。
3. その後、`SCR` レジスタの `TIE`、`RIE`、`TE`、`RE` の各ビットを 1 命令で同時に 1 にしてください。




図 32.44 クロック同期モードにおけるシリアル同時送受信動作のフローチャート例 (FIFO 選択時)

32.6 スマートカードインタフェースモードの動作

SCIは拡張機能として、ISO/IEC 7816-3 (Identification Card 規格) に対応したスマートカード (IC カード) インタフェースをサポートしています。

スマートカードインタフェースモードへの切り替えはレジスタにより行います。

32.6.1 接続例

図 32.45 に、スマートカード (IC カード) と本 MCU の接続例を示します。図 32.45 に示すように、MCU と IC カードは 1 本のデータ伝送線で通信を行うため、TXDn 端子と RXDn 端子を結線し、データ伝送線を抵抗で電源 VCC 側にプルアップしてください。

IC カードを接続しない状態で SCR_SMCI レジスタの TE ビットと RE ビットを 1 にすると、閉ループの送受信が実現され、自己診断が可能になります。SCI で生成するクロックを IC カードに供給する場合は、SCKn 端子出力を IC カードの CLK 端子に入力してください。

リセット信号の出力には、MCU の出力ポートを使用できます。




図 32.45 スマートカード (IC カード) との接続例

32.6.2 データフォーマット (ブロック転送モード時を除く)

図 32.46 に、スマートカードインタフェースモードでの送受信フォーマットを示します。

- 調歩同期式モードでは、1 フレームは 8 ビットデータとパリティビットで構成
- 送信中は、パリティビットの終了から次のフレーム開始まで、2ETU (Elementary Time Unit = 1 ビット転送時間) 以上のガードタイムが必要
- 受信中にパリティエラーを検出した場合、スタートビットから 10.5ETU 経過後、エラーシグナル (Low) を 1ETU 期間出力
- 送信時にエラーシグナルをサンプリングすると、2ETU 以上経過後、自動的に同じデータを再送信




図 32.46 スマートカードインタフェースモードにおけるデータフォーマット

本節では、ダイレクトコンベンションタイプと、インバースコンベンションタイプの 2 種類の IC カードと送受信する場合について説明します。

(1) ダイレクトコンベンションタイプ

ダイレクトコンベンションタイプでは、[図 32.47](#) に示すように、ロジックレベル 1 は状態 Z を、ロジックレベル 0 は状態 A をそれぞれ表し、開始キャラクタに対して LSB ファーストでデータが転送されます。したがって、この図の開始キャラクタでは、データは 3Bh となります。

ダイレクトコンベンションタイプを使用する場合、SCMR.SDIR ビットと SCMR.SINV ビットの両方を 0 にしてください。また、スマートカード規格に従って偶数パリティとするため、SMR_SMCI.PM ビットは 0 にしてください。




図 32.47 **ダイレクトコンベンション (SCMR.SDIR ビット = 0、SCMR.SINV ビット = 0、SMR_SMCI.PM ビット = 0)**

(2) インバースコンベンションタイプ

インバースコンベンションタイプでは、[図 32.48](#) に示すように、ロジックレベル 1 は状態 A を、ロジックレベル 0 は状態 Z をそれぞれ表し、開始キャラクタに対して MSB ファーストでデータが転送されます。したがって、この図の開始キャラクタでは、データは 3Fh となります。

インバースコンベンションタイプを使用する場合、SCMR.SDIR ビットと SCMR.SINV ビットの両方を 1 にしてください。また、スマートカード規格に要求される偶数パリティとするため、パリティビットは状態 Z に対応するロジックレベル 0 になります。本 MCU では、SINV ビットはデータビット D7 ~ D0 のみを反転させます。そのため、送信時と受信時の両方において、SMR_SMCI.PM ビットに 1 を書いてパリティビットを反転させてください。




図 32.48 **インバースコンベンション (SCMR.SDIR ビット = 1、SCMR.SINV ビット = 1、SMR_SMCI.PM ビット = 1)**

32.6.3 ブロック転送モード

ブロック転送モードは、スマートカードインタフェースモードの非ブロック転送モードと比較して以下の点が異なります。

- 受信中にパリティエラーが検出されても、エラーシグナルは出力されません。エラー検出時に SSR_SMCI.PER ビットがセットされるので、次のフレームのパリティビットを受信する前にクリアしてください。
- 送信中は、パリティビットの終了から次のフレーム開始までのガードタイムとして 1ETU 以上が必要です。
- 同じデータの再送信を行わないため、送信開始から 11.5ETU 経過後に、SSR_SMCI.TEND フラグがセットされます。
- ブロック転送モードでは、SSR_SMCI.ERS フラグは、スマートカードインタフェースモードの非ブロック転送モードと同様に、エラーシグナル状態を示しますが、エラーシグナルの転送を行わないため、読むと 0 が読めます。

32.6.4 受信データのサンプリングタイミングと受信マージン

スマートカードインタフェースモードで使用できる送受信クロックは、内蔵ボーレートジェネレータが生成するクロックのみです。

スマートカードインタフェースモードでは、SCMR.BCP2 ビットと SMR_SMCI.BCP[1:0] ビットの設定により、SCIはビットレートの32倍、64倍、372倍、256倍、93倍、128倍、186倍、または512倍の周波数の基本クロックで動作します。

データ受信時、SCIはスタートビットの立ち下がり基本クロックでサンプリングして同期化します。

また、[図 32.49](#)に示すように、受信データは基本クロックのそれぞれ16、32、186、128、46、64、93、256サイクルの立ち上がりエッジでサンプリングされるため、各ビットの中間でデータが取り込まれます。このときの受信マージンは次式で表わすことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 [\%]$$

M : 受信マージン (%)

N : クロックに対するビットレートの比 (N = 32, 64, 372, 256)

D : クロックのデューティ (D = 0 ~ 1.0)

L : フレーム長 (L = 10)

F : クロック周波数の偏差の絶対値

上の式で、F = 0、D = 0.5、N = 372 とすると、受信マージンは次式のようにになります。

$$M = \{0.5 - 1/(2 \times 372)\} \times 100 [\%] = 49.866\%$$




図 32.49 スマートカードインタフェースモードにおける受信データのサンプリングタイミング (ビットレートの372倍のクロック周波数の場合)

32.6.5 SCIの初期化

データの送受信前に、SCR_SMCIレジスタに初期値 00h を書き込み、図 32.50 に示すフローチャートの例に従って、SCIを初期化してください。

送信モードから受信モードへ（またはその逆へ）切り替える場合、必ず事前に SCR_SMCI レジスタの TIE、RIE、TE、RE、および TEIE ビットに初期値を設定してください。なお、SCR_SMCI.RE ビットを 0 にしても RDR レジスタは初期化されません。

受信モードから送信モードへ切り替える場合、受信動作が完了していることを確認してから、SCIを初期化してください。初期化の最後では、SSR_SMCI.TE ビット = 1、SSR_SMCI.RE ビット = 0 にしてください。受信動作の完了は、SCIn_RXI 割り込み要求、SSR_SMCI.ORER フラグ、あるいは SSR_SMCI.PER フラグで確認できます。

送信モードから受信モードへ切り替える場合、送信動作が完了していることを確認してから、SCIを初期化してください。初期化の最後では、SSR_SMCI.TE ビット = 0 および SSR_SMCI.RE ビット = 1 にしてください。送信動作の完了は SSR_SMCI.TEND フラグで確認できます。



図 32.50 SCIの初期化フローチャート例（スマートカードインタフェースモード）

図 32.50 のフローに従ってスマートカードインタフェースモードに移移することでデータ送信が行われるときのタイミング図を図 32.51 に示します。図 32.51 は、SMR_SMCI.GM ビットが 0 になるタイミングを示します。図 32.51 のタイミングは、ポートが SCKn および TXDn として接続されている場合、SCR_SMCI レジスタの CKE[0] ビットは 0 になるため、SCKn 端子および TXDn 端子は Hi-Z となることを示します。

SCR_SMCI.CKE[0] ビットを 1 にすることによって SCK 端子へのクロック出力を開始します。そして、SCR_SMCI.TE ビットを 1 にした後、送信データを書き込むことでデータ送信を開始します。SCR_SMCI.TE ビットを 0 から 1 に変更すると、データ送信の開始前に 1 フレーム分のプリアンブル期間が生じます。スマートカードインタフェースモードでは、プリアンブル期間がある場合、TXDn 端子は Hi-Z となります。MCU 外部で SCKn 端子および TXDn 端子に対するプルアップまたはプルダウンが必要です。

スマートカードインタフェースモードでは、SCR_SMCI レジスタの TE ビットおよび RE ビットが 0 であっても、クロック出力設定を使用すればクロック出力は継続されます。




図 32.51 スマートカードインタフェースモードにおけるデータ送信のタイミング例

32.6.6 シリアルデータの送信（ブロック転送モード時を除く）

スマートカードインタフェースモードにおけるシリアルデータ送信（ブロック転送モード時を除く）では、エラーシグナルのサンプリングと再送信処理があるため、非スマートカードインタフェースモードと動作が異なります。送信中の再転送動作を [図 32.52](#) に示します。

- [1] 1 フレーム分のデータ送信を完了した後、受信側からのエラーシグナルがサンプリングされると、SSR_SMCI.ERS フラグが 1 になります。SCR_SMCI.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。次のパリティビットがサンプリングされる前に、ERS フラグを 0 にクリアしてください。
- [2] エラーシグナルを受信したフレームでは、SSR_SMCI.TEND フラグはセットされません。TDR レジスタから TSR レジスタへ再度データが転送され、自動的に再送信が行われます。
- [3] 受信側からエラーシグナルが返ってこない場合、ERS フラグは 1 になりません。
- [4] SCI は再転送を含む 1 フレーム分の送信が完了したと判断し、TEND フラグがセットされます。SCR_SMCI.TIE ビットが 1 であれば、SCIn_TXI 割り込み要求が発生します。送信データを TDR レジスタに書き込むことにより次のデータが送信されます。

[図 32.54](#) に、シリアル送信のフローチャート例を示します。これら一連の処理は、SCIn_TXI 割り込み要求で DMAC または DTC を起動することによって、自動的に行うことができます。

送信動作では、SSR_SMCI.TEND フラグが 1 になっていると、SCR_SMCI.TIE ビットが 1 の場合、SCIn_TXI 割り込み要求が発生します。

あらかじめ DMAC または DTC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によって DMAC または DTC が起動され、送信データの転送が可能になります。TEND フラグは、DMAC または DTC によるデータ転送時に自動的に 0 になります。

エラーが発生した場合は、SCI が自動的に同じデータを再送信します。再送信中、TEND フラグは 0 のまま保持され、DMAC または DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI および DMAC または DTC が、指定されたバイト数を自動的に送信します。ただし、ERS フラグは自動的にクリアされないため、RIE ビットを 1 にしておくことで、エラー発生時に SCIn_ERI 割り込み要求が発生させて、ERS フラグをクリアしてください。

なお、DMAC または DTC を使用して送受信を行う場合は、必ず DMAC または DTC を有効にしてから SCI の設定を行ってください。

DMAC または DTC の設定方法については、「[17. DMA コントローラ \(DMAC\)](#)」と「[18. データトランスファコントローラ \(DTC\)](#)」を参照してください。




図 32.52 SCI 送信モードでの再転送動作

SMR_SMCI.GM ビットの設定によっては、SSR_SMCI.TEND フラグのセットタイミングが異なります。図 32.53 に、TEND フラグの発生タイミングを示します。




図 32.53 送信中の SSR.TEND フラグの発生タイミング




図 32.54 スマートカードインタフェース送信のフローチャート例

32.6.7 シリアルデータの受信（ブロック転送モード時を除く）

スマートカードインタフェースモードにおけるシリアル受信は、非スマートカードインタフェースモードと同様の処理手順になります。受信モードでのデータ再転送動作を [図 32.55](#) に示します。

- [1] 受信データにパリティエラーが検出されると、SSR_SMCI.PER フラグが 1 になります。このとき、SCR_SMCI.RIE ビットが 1 になっていると、SCIn_ERI 割り込み要求が発生します。次のパリティビットがサンプリングされる前に、PER フラグをクリアしてください。
- [2] パリティエラーが検出されたフレームに対しては、SCIn_RXI 割り込みは発生しません。
- [3] パリティエラーが検出されない場合、SCR_SMCI.PER フラグは 1 になりません。
- [4] 正常に受信が完了したと判断されます。このとき、SCR_SMCI.RIE ビットが 1 になっていると、SCIn_RXI 割り込み要求が発生します。

[図 32.56](#) に、シリアル受信のフローチャート例を示します。これら一連の処理は、SCIn_RXI 割り込み要求で DMAC または DTC を起動することによって、自動的に行うことができます。

受信動作では、RIE ビットを 1 にしておくと、SCIn_RXI 割り込み要求が発生します。あらかじめ DMAC または DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DMAC または DTC が起動され、受信データの転送が可能になります。

また、受信中にエラーが発生して SSR_SMCI.ORER フラグまたは SSR_SMCI.PER フラグのいずれかが 1 になると、受信エラー割り込み (SCIn_ERI) 要求が発生します。エラー発生後に、エラーフラグをクリアしてください。エラーが発生した場合、DMAC または DTC は起動されず、受信データはスキップされます。そのため、DMAC または DTC に指定されたバイト数だけ受信データが転送されます。

なお、受信中にパリティエラーが発生して PER フラグが 1 になった場合でも、受信したデータは RDR レジスタへ転送されるので、このデータを読み出すことは可能です。

また、受信動作中に SCR_SMCI.RE ビットを 0 にして受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

注． ブロック転送モードの場合は、[32.3.9 シリアルデータの受信（調歩同期式モード）](#) を参照してください。




図 32.55 SCI 受信モードでの再転送動作




図 32.56 スマートカードインタフェース受信のフローチャート例

32.6.8 クロック出力制御

SMR_SMCI.GM ビットを 1 にすると、SCR_SMCI.CKE[1:0] ビットでクロック出力の制御が行えます。CKE[1:0] ビットの詳細については、32.2.12 スマートカードインタフェースモード用シリアルコントロールレジスタ (SCR_SMCI) (SCMR.SMIF=1) を参照してください。クロック出力を設定すると、32.6.4 受信データのサンプリングタイミングと受信マージンで説明されている基本クロックが出力されます。

図 32.57 に、SCR_SMCI レジスタの CKE[1] ビットを 0 にして SCR_SMCI レジスタの CKE[0] ビットを制御する場合のクロック出力制御のタイミング例を示します。

SMR_SMCI.GM ビットを 0 にすると、SCR_SMCI.CKE[0] ビットによる出力制御がただちに SCK 端子に反映されるため、SCK 端子から意図しない幅のパルスが出力される可能性があります。

SMR_SMCI.GM ビットを 1 にすると、SCR_SMCI.CKE[0] ビットが変更されても基本クロックと同じパルス幅のクロックが出力されます。




図 32.57 クロック出力制御

32.7 簡易 IIC モードの動作

簡易 IIC モードのフォーマットは、8 ビットのデータと 1 ビットのアクノリッジから構成されます。開始条件および再開始条件に続くフレームはスレーブアドレスのフレームであり、マスタデバイスは、通信先であるスレーブデバイスを指定するために使用します。指定されたスレーブデバイスは、新たにスレーブデバイスが指定されるか、または停止条件が満たされるまで有効です。各フレーム内の 8 ビットのデータは、MSB から順に送信されます。

図 32.58 に、I²C バスフォーマットを、図 32.59 に、I²C バスタイミングを示します。




図 32.58 I²C バスフォーマット




図 32.59 I²C バスタイミング (SLA = 7 ビットの場合)

- S : 開始条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、SDAn ラインのレベルを High から Low へ変化させます
- SLA : スレーブアドレスを示します。これによってマスタデバイスがスレーブデバイスを選択します
- R/W# : 転送方向 (送信/受信) を示します。値 1 のときはスレーブデバイスからマスタデバイスへ、値 0 のときはマスタデバイスからスレーブデバイスへデータを送信します

- A/A#: アクノリッジを示します。マスタ送信モードでは、スレーブデバイスがアクノリッジを返します。マスタ受信モードでは、マスタデバイスがアクノリッジを返します。Low を返すことで ACK を、High を返すことで NACK を示します
- Sr: 再開条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、セットアップ時間経過後に SDA_n ラインのレベルを High から Low へ変化させます
- DATA: 送受信データを示します
- P: 停止条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、SDA_n ラインのレベルを Low から High へ変化させます

32.7.1 開始条件、再開条件、停止条件の生成

SIMR3.IICSTAREQ ビットに 1 を書き込むことにより、開始条件の生成を行います。開始条件の生成では、以下の動作が行われます。

- SDA_n ラインを立ち下げ (High から Low へ変化)、SCLn ラインは開放状態を保持
- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、開始条件のホールド時間に設定
- SCLn ラインを立ち下げ (High から Low へ変化)、SIMR3.IICSTAREQ ビットを 0 にして、開始条件生成割り込み要求を出力

SIMR3.IICRSTAREQ ビットに 1 を書き込むことにより、再開条件の生成を行います。再開条件の生成では、以下の動作が行われます。

- SDA_n ラインを開放、SCLn ラインは Low を保持
- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、SCLn ラインの Low 期間に設定
- SCLn ラインを開放 (Low から High へ変化)
- SCLn ラインの High を検出後、BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、再開条件のセットアップ時間に設定
- SDA_n ラインを立ち下げ (High から Low へ変化)
- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、再開条件のホールド時間に設定
- SCLn ラインを立ち下げ (High から Low へ変化)、SIMR3.IICRSTAREQ ビットを 0 にして、再開条件生成割り込み要求を出力

SIMR3.IICSTPREQ ビットに 1 を書き込むことにより、停止条件の生成を行います。停止条件の生成では、以下の動作が行われます。

- SDA_n ラインを立ち下げ (High から Low へ変化)、SCLn ラインは Low を保持
- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、SCLn ラインの Low 期間に設定
- SCLn ラインを開放 (Low から High へ変化)
- SCLn ラインの High を検出後、BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、停止条件のセットアップ時間に設定
- SDA_n ラインを開放 (Low から High へ変化)、SIMR3.IICSTPREQ ビットを 0 にして、停止条件生成割り込み要求を出力

図 32.60 に、開始条件、再開条件、停止条件生成の動作タイミングを示します。




図 32.60 開始条件、再開条件、停止条件生成の動作タイミング

32.7.2 クロック同期化

通信先のスレーブデバイスがウェイトを挿入する目的で、SCLn ラインを Low にする場合があります。SIMR2.IICCSC ビットを 1 にすると、内部 SCLn クロック信号が SCLn 端子入力のレベルと異なる場合に、同期を取るための制御を行います。

SIMR2.IICCSC ビットが 1 の場合、内部 SCLn クロック信号が Low から High へ変化すると、SCLn 端子入力が Low の間は High 期間のカウントを停止し、SCLn 端子入力が High へ変化すると、High 期間のカウントを開始します。

このとき、SCLn 端子が High へ変化して High 期間のカウントを開始するまでの間隔は、SCLn 端子入力遅延、SCLn 端子入力のノイズフィルタ遅延（ノイズフィルタのサンプリングクロックで 2～3 サイクル）、および内部処理遅延（PCLKA で 1～2 サイクル）の合計になります。この間、他のデバイスが SCLn ラインを Low にしていなくても、内部 SCLn クロックの High 期間が延長されます。

SIMR2.IICCSC ビットが 1 の場合、データの送受信は、SCLn 端子入力と内部 SCLn クロックの論理積に同期して行われます。SIMR2.IICCSC ビットが 0 の場合は、データの送受信は、内部 SCLn クロックに同期して行われます。

開始条件、再開条件、または停止条件の生成要求発行後、内部 SCLn クロックが Low から High へ変化するまでの間にスレーブデバイスからウェイトが挿入された場合、その期間分、生成までの時間が延長されます。

内部 SCLn クロック信号が Low から High へ変化した後、スレーブデバイスがウェイトを挿入した場合は、そのウェイト期間も停止はせず、生成完了割り込み要求を発行しますが、条件生成自体は保証されません。

図 32.61 に、クロック同期化の動作例を示します。




図 32.61 クロック同期化の動作例

32.7.3 SDA 出力遅延

SIMR1.IICDL[4:0] ビットを用いて、SCLn 端子出力の立ち下がりに対し、SDAn 端子出力を遅延させることが可能です。遅延時間は 0 ~ 31 サイクルから選択できます。遅延設定は、対応する内蔵ポーレートジェネレータからのクロック信号のサイクル数を表します (SMR.CKS[1:0] ビットで選択した分周ベースクロック (PCLKA) を基準とします)。SDAn 端子出力の遅延は、開始条件/再開条件/停止条件の各信号、8 ビットの送信データ、およびアクノリッジビットに適用されます。

SDA 出力遅延が SCLn 端子出力の立ち下がり時間より短い場合、SCLn 端子出力の立ち下がり中に SDAn 端子出力が変化を開始して、スレーブデバイスが誤動作する可能性があります。SDAn 出力遅延は、SCLn 端子出力の立ち下がり時間の最大値 (IIC の標準モード、ファストモードでは 300ns) より大きくなるように設定してください。

図 32.62 に、SDA 出力遅延のタイミングを示します。




図 32.62 SDA 出力遅延のタイミング

32.7.4 SCIの初期化 (簡易 IIC モード)

データの送受信前に、SCRレジスタに初期値 00h を書き込み、図 32.63 のフローチャート例に従って、インタフェースを初期化してください。

動作モードや転送フォーマットに変更を加える場合は、必ず SCR レジスタをその初期値に設定してから行ってください。

また、簡易 IIC モード時の通信ポートのオープンドレイン設定は、ポート側で行ってください。




図 32.63 SCIの初期化フローチャート例 (簡易 IIC モード)

32.7.5 マスタ送信動作 (簡易 IIC モード)

図 32.64 と図 32.65 に、マスタ送信の動作例を、図 32.66 に、データ送信のフローチャート例を示します。下図では、SIMR2.IICINTM ビットが 1 (受信割り込み、送信割り込みを使用) で、かつ SCR.RIE ビットが 0 (SCIn_RXI および SCIn_ERI 割り込み要求を禁止) の場合を想定しています。STI 割り込みについては、表 32.29 を参照してください。

10 ビットスレーブアドレス使用時は、図 32.66 の [3] ~ [4] の手順を 2 回繰り返します。

簡易 IIC モードでの送信データエンpty割り込み (SCIn_TXI) は、クロック同期式送信時の SCIn_TXI 割り込み要求の発生タイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 32.64 簡易 IIC モードにおけるマスタ送信の動作例 1 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)

マスタ送信で、SIMR2.IICINTM ビットを ACK 割り込み、NACK 割り込みを使用して 0 にした場合、ACK 割り込みをトリガにして DMAC または DTC を起動し、データを必要バイト数送信します。NACK を受信した場合は、NACK 割り込みをトリガにして、送信中止や再送信などのエラー処理を行います。




図 32.65 簡易 IIC モードにおけるマスタ送信の動作例 2 (7 ビットスレーブアドレス、ACK 割り込み、NACK 割り込み使用時)




図 32.66 簡易 IIC モードにおけるマスタ送信のフローチャート例（送信割り込み、受信割り込み使用時）

32.7.6 マスタ受信動作 (簡易 IIC モード)

図 32.67 に簡易 IIC モードにおけるマスタ受信の動作例を、図 32.68 にマスタ受信のフローチャート例を示します。

下図では、SIMR2.IICINTM ビットが 1 (受信割り込み、送信割り込みを使用) の場合を想定しています。

簡易 IIC モードでの送信データエンプティ割り込み (SCIn_TXI) は、クロック同期式送信時の SCIn_TXI 割り込み要求の発生タイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 32.67 簡易 IIC モードにおけるマスタ受信の動作例 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)




図 32.68 簡易 IIC モードにおけるマスタ受信のフローチャート例 (送信割り込み、受信割り込み使用時)

32.8 簡易 SPI モードの動作

SCI は拡張機能として、1 つまたは複数のマスタと複数のスレーブとの間で通信が可能な、簡易 SPI モードをサポートしています。

SCI を簡易 SPI モードにするには、クロック同期式モードの設定 (SCMR.SMIF = 0、SIMR1.IICM = 0、SMR.CM = 1) を使用し、SPMR.SSE ビットを 1 にします。マスタが一つしかない構成では、簡易 SPI モードでマスタとして使用されているデバイスへの接続に、マスタ側の SSn 端子機能は必要ありません。したがってそのような場合は、SPMR.SSE ビットを 0 にします。

図 32.69 に、簡易 SPI モードの接続例を示します。汎用ポート端子を使用して、マスタからの SSn 出力信号を生成してください。

簡易 SPI モードでは、クロック同期式モードと同様に、クロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成され、パリティビットの付加はできません。SCMR.SINV ビットを 1 にすることで、送受信データを反転できます。

SCI 内部では送信部と受信部は独立しており、クロックを共有することで全二重通信が可能です。また、送信部と受信部はどちらもバッファ構成になっているため、送信中に次の送信データを書き込むことや、受信中に前の受信データを読み出すことが可能です。これにより、連続転送が可能となります。




図 32.69 簡易 SPI モードでの接続例 (シングルマスタ時、SPMR.SSE ビット = 0)

32.8.1 マスタモード、スレーブモードと各端子の状態

簡易 SPI モードでは、マスタモード (SCR.CKE[1:0] = 00b または 01b、かつ SPMR.MSS = 0) と、スレーブモード (SCR.CKE[1:0] = 10b または 11b、かつ SPMR.MSS = 1) で、各端子の入出力方向が異なります。

表 32.25 に、端子状態、モード、および SSn 端子入力との関係を示します。

表 32.25 モードおよび SSn 端子入力と各端子状態の関係

モード	SSn 端子入力	TXDn 端子状態	RXDn 端子状態	SCKn 端子状態
マスタモード (注1)	High レベル (通信可能)	送信データ出力 (注2)	受信データ入力	クロック出力 (注3)
	Low レベル (通信不可能)	ハイインピーダンス	受信データ入力 (無効)	ハイインピーダンス
スレーブモード	High レベル (通信不可能)	受信データ入力 (無効)	ハイインピーダンス	クロック入力 (無効)
	Low レベル (通信可能)	受信データ入力	送信データ出力	クロック入力

注 1. シングルマスタ構成 (SPMR.SSE ビット = 0) のみの場合、SSn 端子の入力レベルにかかわらず、通信可能となります。これは、SSn 端子入力が High のときと等価です。SSn 端子機能は不要であり、別の用途に使用できます。

注 2. シリアル送信禁止 (SCR.TE ビット = 0) の場合、MOSIn 端子出力はハイインピーダンスです。

注 3. マルチマスタ構成 (SPMR.SSE ビット = 1) では、シリアル送受信禁止 (SCR.TE および SCR.RE ビット = 00b) の場合、SCKn 端子出力はハイインピーダンスです。

32.8.2 マスタモード時の SS 機能

SCR.CKE[1:0] ビットを 00b にして、SPMR.MSS ビットを 0 にすると、マスタモードになります。

シングルマスタ構成 (SPMR.SSE ビット = 0) では、SSn 端子が使用されないため、SSn 端子の値にかかわらず送受信が可能です。

マルチマスタ構成 (SPMR.SSE ビット = 1) において SSn 端子入力が High の場合、他にマスタが存在しないこと、あるいは別のマスタが送受信動作を行っていないことを示すために、マスタデバイスは送受信動作を開始する前に、SCKn 端子からクロック信号を出力します。

マルチマスタ構成 (SPMR.SSE = 1) において SSn 端子入力が Low の場合は、別のマスタが存在し、送受信を行っていることを示しています。MOSIn 端子出力と SCKn 端子出力はハイインピーダンス状態になり、送受信動作を開始することができません。また、SPMR.MFF ビットが 1 のときは、モードフォルトエラーを示します。マルチマスタ構成では、SPMR.MFF フラグを読むことでエラー処理を開始してください。なお、送受信動作中にモードフォルトが発生しても、送受信動作は停止せず、送受信動作完了後に MOSIn 端子出力および SCKn 端子出力がハイインピーダンス状態になります。マスタからの SS 出力信号については、汎用ポート端子を用いて生成してください。

32.8.3 スレーブモード時の SS 機能

SCR.CKE[1:0] ビットを 10b にして、SPMR.MSS ビットを 1 にすると、スレーブモードになります。SSn 端子入力が High のとき、MISOIn 出力端子の状態はハイインピーダンスになり、SCKn 端子からのクロック入力は無視されます。SSn 端子入力が Low のとき、SCKn 端子からのクロック入力が有効になり、送信または受信動作が可能になります。

送信または受信動作中に SSn 端子入力が Low から High に変化した場合、MISOIn 出力端子の状態をハイインピーダンスにします。なお、内部的な送信または受信処理は、SCKn 端子から入力されるクロックレートで継続し、1 キャラクター分の送受信が完了すると、動作が停止して、割り込み (SCIIn_TXI、SCIIn_RXI、SCIIn_TEI のいずれか) が発生します。

32.8.4 クロックと送受信データの関係

SPMR.CKPOL ビットと SPMR.CKPH ビットを用いて、送受信に用いるクロックを4種類から選択できます。クロック信号と送受信データの関係を図 32.70 に示します。マスタモードとスレーブモードの両方で、クロックと送受信データの関係は同一です。これは、SSn 端子入力が High のときと等価です。




図 32.70 簡易 SPI モードにおけるクロックと送受信データの関係

32.8.5 SCI の初期化 (簡易 SPI モード)

簡易 SPI モードでの初期化は、クロック同期式モードの場合と同じです。初期化フローの例は、図 32.32 を参照してください。SPMR.CKPOL ビットと SPMR.CKPH ビットは、マスタデバイスとスレーブデバイスの両方に適切なクロック信号となるように設定する必要があります。

動作モードや転送フォーマットに変更を加える場合は、必ず SCR レジスタを初期化してから行ってください。

- 注. 0 になるのは RE ビットのみです。SSR.ORER、FER、PER、および RDR の各フラグは初期化されません。
- 注. TE ビットの値を 1 から 0、または 0 から 1 に変更すると、SCR.TIE ビットが 1 の場合、送信データエンブティ割り込み (SCIn_TXI) が発生します。

32.8.6 シリアルデータの送受信 (簡易 SPI モード)

マスタモードでは、送受信先のスレーブデバイスの SS_n 端子を、送受信開始前に Low にして、送受信終了後に High にしてください。それ以外の手順はクロック同期式モードと同様です。

32.9 ビットレートモジュレーション機能

ビットレートモジュレーション機能では、PCLKA が SMR/SMR_SMCI レジスタの CKS[1:0] ビットで選択された場合に、MDDR レジスタで指定した数を用いて、ビットレートを均一に補正することが可能です。

調歩同期式モードにおいて、PCLKA が SMR/SMR_SMCI レジスタの CKS[1:0] ビットで選択されたとき、BRR と MDDR がそれぞれ 0 と 160 の場合の例を図 32.71 に示します。この例では、基本クロックの周期が均一に 256/160 に補正され、同時にビットレートも 160/256 に補正されています。

注． 内部クロックを有効にするとバイアスが発生し、内部基本クロックのパルス幅に伸縮が生じます。

クロック同期式モードと、簡易 SPI モードでの最高速設定 (SMR.CKS[1:0] = 00b、SCR.CKE[1] = 0、および BRR = 0) では、この機能を使用しないでください。




図 32.71 ビットレートモジュレーション機能使用時の内部基本クロックの例

32.10 割り込み要因

32.10.1 SCIn_TXI および SCIn_RXI 割り込みのバッファ動作 (非 FIFO 選択時)

割り込みコントローラ (ICU) の割り込みステータスフラグが 1 のときは、SCIn_TXI 割り込みと SCIn_RXI 割り込みの発生条件が成立していても、ICU は割り込み要求を出力せず、内部で保持します。内部で保持できる容量は、1 要因ごとに 1 要求までです。

ICU の割り込みステータスフラグが 0 になると、ICU 内に保持されていた割り込み要求が出力されます。割り込み要求が出力されると、内部で保持されていた割り込みは自動的に破棄されます。また、内部で保持されていた割り込み要求は、対応する割り込み許可ビット (SCR/SCR_SMCI レジスタの TIE ビットまたは RIE ビット) をクリアすることでも破棄できます。

32.10.2 SCIn_TXI および SCIn_RXI 割り込みのバッファ動作 (FIFO 選択時)

SCIn_TXI 割り込みと SCIn_RXI 割り込みは、ICU の割り込みステータスフラグが 1 であっても、ICU に対して割り込み要求を出力しません。ICU の割り込みステータスフラグが 0 にクリアされた場合に SCIn_TXI 割り込みと SCIn_RXI 割り込みの条件が満たされていれば、割り込み要求が発生します。

32.10.3 調歩同期式モード、クロック同期式モード、および簡易 SPI モードにおける割り込み

(1) 非 FIFO 選択時

表 32.26 に、調歩同期式モード、クロック同期式モード、および簡易 SPI モードにおける割り込み要因を示します。各割り込み要因には、異なる割り込みベクタの割り当てが可能です。SCR レジスタの許可ビットによって、割り込み要因を個別に許可/禁止することが可能です。

SCR.TIE ビットが 1 のとき、送信データが TDR レジスタまたは TDRHL レジスタ (注 1) から TSR レジスタへ転送されると、SCIn_TXI 割り込み要求が発生します。また、SCIn_TXI 割り込み要求は、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることでも発生します。SCIn_TXI 割り込み要求を用いて DMAC または DTC を起動し、データ転送を行うことができます。

SCIn_TXI 割り込み要求は、SCR.TIE ビットが 0 の状態で SCR.TE ビットを 1 にした場合、または SCR.TE ビットが 1 の状態で SCR.TIE ビットを 1 にした場合には発生しません。(注 2)

SCR.TEIE ビットが 1 のとき、送信データの最終ビットを送信するタイミングまでに次のデータが書き込まれていないと、SSR.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。また、SCR.TE ビットを 1 にしてから TDR レジスタまたは TDRHL レジスタ (注 1) に送信データを書き込むまでの間は、SSR.TEND フラグは 1 を保持しており、SCR.TEIE ビットを 1 にすると SCIn_TEI 割り込み要求が発生します。

TDR レジスタまたは TDRHL レジスタ (注 1) にデータを書き込むと、SSR.TEND フラグがクリアされて SCIn_TEI 割り込み要求は取り消されますが、取り消されるまである程度時間がかかります。

SCR.RIE ビットが 1 のとき、受信データが RDR レジスタに格納されると、SCIn_RXI 割り込み要求が発生します。SCIn_RXI 割り込み要求を用いて DMAC または DTC を起動し、データ転送を行うことができます。

SCR.RIE ビットが 1 のとき、SSR.ORER、FER、PER のいずれかのフラグが 1 になると、SCIn_ERI 割り込み要求が発生します。このとき、SCIn_RXI 割り込み要求は発生しません。これら 3 つのフラグ (ORER、FER、PER) のすべてをクリアすることによって、SCIn_ERI 割り込み要求を取り消すことができます。

(2) FIFO 選択時

表 32.27 に、FIFO モード選択時の割り込み要因を示します。

SCR.TIE ビットが 1 のとき、FTDRL レジスタに格納されたデータ数が FCR.TTRG で指示されたしきい値以下になると、SCIn_TXI 割り込み要求が発生します。また、SCIn_TXI 割り込み要求は、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることでも発生します。

SCIn_TXI 割り込み要求は、SCR.TIE ビットが 0 の状態で SCR.TE ビットを 1 にした場合、または SCR.TE ビットが 1 の状態で SCR.TIE ビットを 1 にした場合には発生しません。

SCR.TEIE ビットが1のとき、送信データの最終ビットを送信するタイミングまでに次のデータが FTDRL レジスタに書き込まれていないと、SSR_FIFO.TEND フラグが1になり、SCIn_TEI 割り込み要求が発生します。

SCR.RIE ビットが1のとき、FRDRL レジスタに格納されたデータ数が FCR.RTRG で指示されたしきい値以上になると、SCIn_RXI 割り込み要求が発生します。RTRG が0の場合は、受信 FIFO 内のデータ数が0であっても、SCIn_RXI 割り込み要求は発生しません。

SCR.RIE ビットが1のとき、SSR_FIFO.ORER フラグが1になるか、あるいは、フレーミングエラーまたはパリティエラーのあるデータが FRDRL レジスタに格納されると、SCIn_ERI 割り込み要求が発生します。FRDRL レジスタに格納されたデータ数がしきい値以上であると、同時に SCIn_RXI 割り込み要求も発生します。SSR_FIFO.ORER、FER、および PER フラグをすべてクリアすることで、SCIn_ERI 割り込み要求を取り消すことができます。

注1. 調歩同期式モードにおいて、データ長9ビットを選択した場合です。

注2. 最終データの送信時に SCIn_TXI 割り込みを一時的に禁止して、送信終了割り込みによる処理を行った後、新たにデータ送信を開始したい場合は、SCR.TIE ビットではなく、ICU の割り込み要求許可ビットを用いて、割り込みの発行を制御してください。この方法によって、新しいデータの送信時に、SCIn_TXI 割り込み要求の発生が抑止されるのを防ぐことができます。

表 32.26 SCIの割り込み要因 (非FIFO選択時)

名称	割り込み要因	割り込みフラグ	割り込み許可	DTCの起動	DMACの起動
SCIn_ERI	受信エラー (注1)	ORER, FER, PER, DFER, DPER	RIE	不可能	不可能
SCIn_RXI	受信データフル	RDRF	RIE	可能	可能
	アドレス一致	DCMF	RIE	可能	可能
SCIn_AM	アドレス一致	DCMF	—	可能	可能
SCIn_TXI	送信データエンプティ	TDRE	TIE	可能	可能
SCIn_TEI	送信終了	TEND	TEIE	不可能	不可能

注1. 割り込みフラグが ORER になるのはクロック同期式モードおよび簡易 SPI モードにおいてのみです。

表 32.27 SCIの割り込み要因 (FIFO選択時)

名称	割り込み要因	割り込みフラグ	割り込み許可	DTCの起動	DMACの起動
SCIn_ERI	受信エラー (注1)	ORER, FER, PER, DFER, DPER	RIE	不可能	不可能
		DR (FCR.DRES = 1の場合)	RIE	不可能	不可能
SCIn_RXI	受信データフル	RDF	RIE	可能	可能
	受信データレディ	DR (FCR.DRES = 0の場合)	RIE	可能	可能
	アドレス一致	DCMF	RIE	可能	可能
SCIn_AM	アドレス一致	DCMF	—	可能	可能
SCIn_TXI	送信データエンプティ	TDFE	TIE	可能	可能
SCIn_TEI	送信終了	TEND	TEIE	不可能	不可能

注1. 割り込みフラグが ORER になるのはクロック同期式モードおよび簡易 SPI モードにおいてのみです。

32.10.4 スマートカードインタフェースモードにおける割り込み

スマートカードインタフェースモードにおける割り込み要因を表 32.28 に示します。このモードでは、送信終了割り込み (SCIn_TEI) 要求とアドレス一致 (SCIn_AM) 要求は使用できません。

表 32.28 SCIの割り込み要因

名称	割り込み要因	割り込みフラグ	割り込み許可	DTCの起動	DMACの起動
SCIn_ERI	受信エラー、 エラーシグナル検出	ORER, FER, ERS	RIE	不可能	不可能
SCIn_RXI	受信データフル	RDRF	RIE	可能	可能
SCIn_TXI	送信終了	TEND	TIE	可能	可能

スマートカードインタフェースモードの場合も、DMAC または DTC を使用した送受信が可能です。送信動作では、SSR_SMCI.TEND フラグが 1 になると、SCIn_TXI 割り込み要求が発生します。あらかじめ DMAC または DTC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によって DMAC または DTC が起動され、送信データの転送が可能になります。TEND フラグは、DMAC または DTC によるデータ転送時に自動的に 0 になります。

エラーが発生した場合は、SCI が自動的に同じデータを再送信します。再送信中、TEND フラグは 0 のまま保持され、DMAC または DTC は起動されません。したがって、エラー発生後の再送信を含め、SCI と DMAC または DTC が、指定されたバイト数を自動的に送信します。ただし、エラー発生時に SSR_SMCI.ERS フラグは自動的に 0 にクリアされません。そのため、あらかじめ SCR_SMCI.RIE ビットを 1 にしておき、エラー発生時に SCIn_ERI 割り込み要求が発生させることで、ERS フラグをクリアしてください。

なお、DMAC または DTC を使用して送受信を行う場合は、必ず DMAC または DTC を有効にしてから SCI の設定を行ってください。DMAC または DTC の設定方法については、「17. DMA コントローラ (DMAC)」と「18. データトランスファコントローラ (DTC)」を参照してください。

受信動作では、受信データが RDR レジスタに格納されると、SCIn_RXI 割り込み要求が発生します。あらかじめ DMAC または DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DMAC または DTC が起動され、受信データの転送が可能になります。エラーが発生した場合は、エラーフラグがセットされます。そのため、DMAC または DTC は起動せず、代わりに CPU に対して SCIn_ERI 割り込み要求が発行されます。エラーフラグをクリアしてください。

32.10.5 簡易 IIC モードにおける割り込み

簡易 IIC モードにおける割り込み要因を表 32.29 に示します。STI 割り込みは、送信終了割り込み (SCIn_TEI) 要求に割り当てられます。受信エラー割り込み (SCIn_ERI) 要求とアドレス一致 (SCIn_AM) 要求は使用できません。

簡易 IIC モードにおいても、DMAC または DTC を使用した送受信が可能です。

SIMR2.IICINTM ビットが 1 のときは、次の設定を行ってください。

- SCLn 信号の 8 ビット目の立ち下がり、SCIn_RXI 割り込み要求が発生します。あらかじめ DMAC または DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DMAC または DTC が起動され、受信データの転送が可能になります。
- また、SCLn 信号の 9 ビット目 (アクノリッジビット) の立ち下がり、SCIn_TXI 割り込み要求が発生します。あらかじめ DMAC または DTC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によって DMAC または DTC が起動され、送信データの転送が可能になります。

SIMR2.IICINTM ビットが 0 のときは、次の設定を行ってください。

- SCLn 信号の 9 ビット目 (アクノリッジビット) の立ち上がり、SDAn 端子入力が Low であると、SCIn_RXI 割り込み要求 (ACK 検出) が発生します。
- SCLn 信号の 9 ビット目 (アクノリッジビット) の立ち上がり、SDAn 端子入力が High であると、SCIn_TXI 割り込み要求 (NACK 検出) が発生します。
- あらかじめ DMAC または DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DMAC または DTC が起動されて、受信データの転送が可能になります。

なお、DMAC または DTC を使用して送受信を行う場合は、必ず DMAC または DTC を有効にしてから SCI の設定を行ってください。

SIMR3.IICSTAREQ、IICRSTAREQ、IICSTPREQ の各ビットを用いて開始条件、再開条件、停止条件を生成した場合、生成が完了すると STI 割り込み要求が発生します。

表 32.29 SCI の割り込み要因

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC の起動	DMAC の起動
SCIn_RXI	受信、ACK 検出	—	RIE	可能	可能
SCIn_TXI	送信、NACK 検出	—	TIE	可能	可能
STIn	開始条件、再開条件、停止条件生成終了	IICSTIF	TEIE	不可能	不可能

注 1. SIMR2.IICINTM ビットが 1 (受信割り込み、送信割り込みを使用) の場合にのみ、DTC の起動が可能です。

32.11 イベントリンク機能

SCI は、各割り込み要因をイベントとしてイベントリンクコントローラ (ELC) へ出力し、あらかじめ設定しておいたモジュールを動作させることが可能です。イベントは、対応する割り込みの割り込み要求許可ビットの設定に関係なく出力させることができます。

(1) エラーイベント出力 (受信エラーまたはエラーシグナル検出時)

- 調歩同期式モードで、受信中にパリティエラーが発生して異常終了したことを示します。
- 調歩同期式モードで、受信中にフレーミングエラーが発生して異常終了したことを示します。
- 受信中にオーバーランエラーが発生して異常終了したことを示します。
- スマートカードインタフェースモードで、送信時にエラー信号が検出されたことを示します。
- FIFO 選択時かつ FCR.DRES ビットが 1 の場合、SSR_FIFO.FER フラグと SSR_FIFO.PER フラグが 0 であり、受信 FIFO データトリガ数より少ない受信データが受信 FIFO バッファに格納され、15ETU 経過したことを示します。

(2) 受信データフルイベント出力

- 簡易 IIC モードで、SIMR2.IICINTM ビットが 0 のとき、ACK が検出されたことを示します。
- 簡易 IIC モードで、SIMR2.IICINTM ビットが 1 のとき、SCLn 信号の 8 ビット目の立ち下がりが検出されたことを示します。
- 簡易 IIC モードでのマスタ送信時に、SIMR2.IICINTM ビットが 1 のときは、受信データフルイベントを使用しないようにイベントリンクコントローラ (ELC) を設定してください。

(a) 非 FIFO 選択時

- 受信データが受信データレジスタ (RDR または RDRHL) に格納されたことを示します。

(b) FIFO 選択時

- このイベント出力は使用しないでください。

(3) 送信データエンptyイベント出力

- SCR/SCR_SMCI.TE ビットが 0 から 1 に変化したことを示します。
- スマートカードインタフェースモードで、送信が完了したことを示します。
- 簡易 IIC モードで、SIMR2.IICINTM ビットが 0 のとき、NACK が検出されたことを示します。
- 簡易 IIC モードで、SIMR2.IICINTM ビットが 1 のとき、SCLn 信号の 9 ビット目の立ち下がりが検出されたことを示します。

(a) 非 FIFO 選択時

- 送信データが送信データレジスタ (TDR または TDRHL) から送信シフトレジスタ (TSR) へ転送されたことを示します。

(b) FIFO 選択時

- このイベント出力は使用しないでください。

(4) 送信終了イベント出力

- 送信が完了したことを示します。
- 簡易 IIC モードで、開始条件、再開条件、停止条件の生成が完了したことを示します。
- FIFO が選択されている場合、このイベント出力は使用しないでください。

(5) アドレス一致イベント出力

- 調歩同期式モード（マルチプロセッサモードを含む）において、DCCR.DCME ビットが1の場合、比較データ（CDR.CMPD）と受信データの1フレームが一致したことを示します。

32.12 アドレス不一致イベント出力（SCI0_DCUF）

アドレス不一致イベント出力（SCI0_DCUF）は、調歩同期式モード（マルチプロセッサモードを含む）において、DCCR.DCME ビットが1に設定されている場合、比較データ（CDR.CMPD）と受信データの1フレームが一致しないことを示します。このイベントは、スヌーズ終了要求に対してのみ使用可能です。

32.13 ノイズ除去機能

ノイズ除去機能に用いるノイズフィルタの構成を [図 32.72](#) に示します。ノイズフィルタは2段のフリップフロップ回路と一致検出回路で構成されます。ノイズフィルタの入力信号と、2段のフリップフロップ回路の出力信号が完全に一致したとき、一致したレベルが内部信号として伝えられます。一致しない場合は前の値が保持されます。ノイズフィルタのサンプリングクロックで、同じレベルが3サイクル以上保持された場合、有効な受信信号とみなされます。3サイクルに達する前にパルスが変化した場合、それは受信信号ではなく、ノイズとみなされます。

SEMR.ABCS = 0 かつ SEMR.ABCSE = 0 の場合、周期は1ビット期間の1/16となります。

SEMR.ABCS = 1 かつ SEMR.ABCSE = 0 の場合、周期は1ビット期間の1/8となります。

SEMR.ABCSE = 1 の場合、周期は1ビット期間の1/6となります。

調歩同期式モードでは、RXDn 端子に入力される受信信号にノイズ除去機能を使用できます。RXDn 端子の受信レベルは、調歩同期式モードの基本クロックを使用して、ノイズフィルタのフリップフロップ回路に取り込まれます。

簡易 IIC モードでは、SDAn 端子と SCLn 端子の各入力信号に、この機能を使用できます。ノイズ除去機能のサンプリングクロックは、ボーレートジェネレータソースクロックを1、2、4、または8で分周することによって SNFR.NFCS[2:0] ビットで選択されます。

ノイズフィルタが有効な状態で基本クロックをいったん停止させ、その後、基本クロック入力を再開させた場合、ノイズフィルタは、クロック停止時の状態から動作を再開します。基本クロックの入力中に SCR.TE ビットと SCR.RE ビットを0にすると、ノイズフィルタのフリップフロップ値はすべて1に初期化されます。したがって、受信再開時の入力データが1の場合は、レベル一致が検出されたと判断され、その結果が内部信号として伝えられます。入力レベルが0の場合は、サンプリングサイクルで連続して3回信号のレベルが一致するまで、ノイズフィルタの最初の出力値が保持されます。




図 32.72 デジタルノイズフィルタ回路のブロック図

32.14 使用上の注意事項

32.14.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、SCI の動作禁止/許可を設定できます。SCI は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

32.14.2 低消費電力状態での SCI の動作について

(1) 送信

モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、TXDn 端子を汎用入出力ポート機能に切り替えた後、送信動作を停止 (SCR/SCR_SMCI レジスタの TIE、TE、TEIE ビットを 0) にしてください。入出力ポートを SCI 接続に設定すると、SPTR レジスタによって TXDn 端子状態の制御が可能になります。TE ビットを 0 にすることにより、TSR レジスタが初期化され、SSR/SSR_SMCI レジスタの TEND ビットは、非 FIFO 選択時には 1 にリセットされ、FIFO 選択時には値が保持されます。モジュールストップ状態またはソフトウェアスタンバイモードから復帰した後の出力端子の状態は、ポートの設定と SPTR レジスタの設定に依存し、低消費電力状態へ遷移する前のレベルを出力する場合があります。送信中に低消費電力状態へ遷移すると、送信中のデータは不定になります。

低消費電力状態を解除した後、同じ送信モードでデータを送信する場合は、以下の手順を実行します。

1. TE ビットを 1 にします。
2. SSR/SSR_FIFO/SSR_SMCI レジスタを読み出します。
3. 連続して TDR レジスタへの書き込みを行い、データ送信を開始します。

異なる送信モードで送信する場合は、SCI の初期化からやり直してください。

図 32.73 に、送信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例を示します。図 32.74 と図 32.75 に、ソフトウェアスタンバイモード遷移時のポートの端子状態を示します。

DTC 転送による送信モードから、モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、最初に、送信動作を停止 (TE ビットを 0) にしてください。低消費電力状態の解除後に DTC による送信を開始する場合は、TE ビットを 1 にしてください。SCI_In_TXI 割り込みフラグが 1 になり、DTC による送信が始まります。

(2) 受信

(a) ウェイクアップ条件としてアドレス一致検出機能を使用しない場合

モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、最初に、受信動作を停止 (SCR/SCR_SMCI.RE ビットを 0) にしてください。受信中に遷移すると、受信中のデータは無効になります。

図 32.76 に、受信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例を示します。

(b) ウェイクアップ条件としてアドレス一致検出機能を使用する場合

モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、以下の手順を実行します。

1. 低消費電力状態解除後の動作を設定します。
2. CDR.CMPD ビットと DCCR.DCME ビットを 1 にします。
3. 受信動作を許可 (SCR/SCR_SMCI.RE = 1) にします。
4. モジュールストップ状態またはソフトウェアスタンバイモードを設定します。

SCI が低消費電力モードへ遷移するとき、受信データ端子 (RXD) が Low であれば、SEMR.RXDESEL を 0 にしてください。SEMR.RXDESEL が 1 になっていると、低消費電力モードの解除時にスタートビット (RXDn 端子の立ち下がり) が検出されない可能性があります。

図 32.77 に、アドレス一致を用いて受信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例を示します。

(c) SCI0 をスヌーズモードで使用する場合

SCI0 をスヌーズモードで使用する場合は、最大ビットレートなどのいくつかの制限事項があります。詳細は、「11. 低消費電力モード」を参照してください。




図 32.73 送信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例




図 32.74 ソフトウェアスタンバイモード遷移中のポートの端子状態 (内部クロック、調歩同期送信)




図 32.75 ソフトウェアスタンバイモード遷移中のポートの端子状態 (内部クロック、クロック同期送信)




図 32.76 受信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例




図 32.77 アドレス一致を用いて受信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例

32.14.3 ブレークの検出と処理について

(1) 非 FIFO 選択時

フレーミングエラー検出時に、RXDn 端子の値を直接読み出すことでブレークを検出できます。ブレークでは、RXDn 端子からの入力がすべて 0 になるため、SSR.FER フラグが 1 (フレーミングエラーの発生あり) になり、さらに SSR.PER フラグも 1 (パリティエラーの発生あり) になる可能性があります。SCI は、ブレークを受信した後も受信動作を続けます。したがって、FER フラグを 0 (フレーミングエラーの発生なし) にしても、再び FER フラグが 1 になります。SEMR.RXDESEL ビットが 1 のとき、SCI は、SSR.FER フラグを 1 にして、次のデータフレームのスタートビットが検出されるまで、受信動作を停止します。このとき、SSR.FER フラグが 0 であれば、ブレーク中は SSR.FER フラグは 0 を保持します。

RXDn 端子が 1 になってブレークが終了した後、最初の RXDn 端子の立ち下がりですtartビットの先頭を検出すれば、受信動作を開始させることが可能です。

(2) FIFO 選択時

フレーミングエラーが検出された後、SCI によって 1 フレーム分の連続する受信データが 0 であることが検出された場合、受信動作が停止します。フレーミングエラー検出時に、SPTR.RXDMON ビットの値を読み出すことでブレークを検出できます。RXD 信号がマーク状態になってブレークが終了した後、FRDRHL レジスタへのデータ受信が再開されます。

32.14.4 マーク状態とブレークの送出

SCR/SCR_SMCI.TE ビットが 0 (シリアル送信動作を禁止) のとき、SPTR.SPB2IO ビットと SPTR.SPB2DT ビットを用いて TXDn 端子状態の設定が可能です。この方法により、TXDn 端子をマーク状態にしてブレークを送出できます。

SCR/SCR_SMCI.TE ビットを 1 (シリアル送信動作を許可) にする前に、SPB2IO ビットと SPB2DT ビットによって通信回線をマーク状態 (1 の状態) に設定し、I/O ポート機能を用いて TXDn 端子を変更してください。データ送信時にブレークを出力したいときは、SPB2IO ビットと SPB2DT ビットによって TXDn 端子を 0 出力に設定した後、I/O ポート機能を用いて TXDn 端子を変更し、SCR/SCR_SMCI.TE ビットを 0 にしてください。SCR/SCR_SMCI.TE ビットを 0 にすると、現在の送信状態とは無関係に送信部は初期化されません。

32.14.5 受信エラーフラグと送信動作 (クロック同期式モードおよび簡易 SPI モード)

受信エラーフラグ (SSR/SSR_FIFO.ORER) が 1 の状態では、TDR または FTDR (注 1) レジスタにデータを書き込んでも、送信は開始されません。送信を開始する前に、受信エラーフラグは必ず 0 にしてください。

注 . SCR/SCR_SMCI.RE ビットを 0 にしてシリアル受信を禁止すると、受信エラーフラグは 0 になりません。

注 1. 簡易 SPI モードでは、FTDRH レジスタを使用しないでください。

32.14.6 クロック同期送信に関する制限事項（クロック同期式モードおよび簡易 SPI モード）

同期クロックに外部クロックソースを使用する場合、以下の制限事項があります。

(1) 送信開始時

TDR レジスタへの送信データの書き込みから、外部クロック入力開始まで、下記に示す以上の待機時間を確保してください

$1PCLKA$ + スレーブのデータ出力遅延時間 (t_{DO}) + マスタのセットアップ時間 (t_{SU})。図 32.78 を参照してください。

(2) 連続送信時

送信クロックのビット 7 の立ち下がり以前に、TDR または TDRHL レジスタに次の送信データを書き込んでください (図 32.78 参照)。

ビット [7] 送信開始以降に TDR をレジスタ更新する場合は、同期クロックが Low の期間に TDR を更新し、かつ送信クロックの 7 ビット目の High 幅を、 $4PCLKA$ 以上にしてください (図 32.78 参照)。




図 32.78 クロック同期送信時の外部クロック使用に関する制限事項

32.14.7 DMAC または DTC 使用時の制限事項

DMAC または DTC による送受信動作中は、DMAC/DTC に転送データを設定しないでください。

(1) TDR (FTDRHL) レジスタへの書き込み

(a) 非 FIFO 選択時

TDR および TDRHL レジスタにデータを書き込むことが可能です。ただし、TDR または TDRHL レジスタに送信データが残っている状態で、TDR または TDRHL レジスタに新しいデータを書き込むと、残っていたデータは TSR レジスタへ転送されず、失われます。DMAC または DTC を使用する場合、TDR または TDRHL レジスタへの送信データの書き込みは、必ず SCI_{In}_TXI 割り込み要求の処理ルーチンで行ってください。

(b) FIFO 選択時

SCR.TE ビットが 1 の場合に、FTDRH および FTDRL レジスタにデータを書き込むことが可能です。FDR.T[4:0] ビットによって、書き込み可能なデータ数を確認してください。

(2) RDR (FRDRHL) レジスタからの読み出し

DMAC または DTC を用いて RDR および RDRHL レジスタを読み出すときは、対応する SCI の起動要因として、必ず受信データフル割り込み (SCI_{In}_RXI) を設定してください。

32.14.8 通信の開始に関する注意事項

ICU の割り込みステータスフラグ (IELSR_n.IR) が 1 である間に転送が開始する場合は、動作を許可 (SCR/SCR_SMCI.TE ビットを 1、または SCR/SCR_SMCI.RE ビットを 1) にする前に、以下の手順で割り込み要求をクリアしてください。割り込みステータスフラグの詳細については、「[14. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

1. 通信が停止していること (SCR/SCR_SMCI.TE ビットまたは SCR/SCR_SMCI.RE ビットが 0 になっていること) を確認します。
2. 対応する割り込み許可ビット (SCR/SCR_SMCI.TIE ビットまたは SCR/SCR_SMCI.RIE ビット) を 0 にします。
3. 対応する割り込み許可ビット (SCR/SCR_SMCI.TIE ビットまたは SCR/SCR_SMCI.RIE ビット) を読み出して、実際に 0 になっていることを確認します。
4. ICU の割り込みステータスフラグ (IELSR_n.IR フラグ) を 0 にします。

32.14.9 クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力

クロック同期式モードと簡易 SPI モードでは、外部クロック (SCK_n) 入力を下記のように設定してください。

High パルス期間および Low パルス期間は 2PCLKA 以上、周期は 6PCLKA 以上。

32.14.10 簡易 SPI モードでの制限事項

(1) マスタモード

- SPMR.SSEビットが1の場合、SPMR.CKPHビットとSPMR.CKPOLビットで設定した送受信クロックの初期値に合わせて、クロック線を抵抗でプルアップまたはプルダウンしてください。
これによって、SCR.TEビットを0にしたときにクロック線がハイインピーダンス状態になったり、SCR.TEビットを0から1に変更したときにクロック線に意図しないエッジが発生したりするのを防止できます。シングルマスタモードでSPMR.SSEビットが0の場合は、SCR.TEビットを0にしてもクロック線はハイインピーダンスにならないので、プルアップまたはプルダウンは不要です。
- クロック遅れありの設定 (SPMR.CKPHビット=1) では、[図 32.79](#) に示すように、SCKn 端子の最終クロックエッジ手前のクロックエッジで受信データフル割り込み (SCIn_RXI) が発生します。SCR.TEビットとSCR.REビットをSCKn 端子の最終クロックエッジより前に0にすると、SCKn 端子出力がハイインピーダンスとなり、送受信クロックの最後のクロックパルス幅が短くなります。また、SCIn_RXI 割り込みの発生によって、SCKn 端子の最終クロックエッジより前に接続先スレーブのSSn 端子入力信号がHighになった場合、スレーブが誤動作する可能性があります。
- マルチマスタ構成では、キャラクタ転送中にモードフォルトエラーが発生すると、SSn 端子入力がLowの間に、SCKn 端子出力がハイインピーダンスとなり、接続先スレーブへの送受信クロック供給が停止します。送受信動作再開時のビットずれを回避するために、接続先スレーブの再設定を行ってください。




図 32.79 簡易 SPI モードにおける SCIn_RXI 割り込みの発生タイミング (クロック遅れあり)

(2) スレーブモード

- TDR レジスタへの送信データの書き込みから、外部クロック入力の開始まで、下記に示す以上の待機時間を確保してください。

$1PCLKA + \text{スレーブのデータ出力遅延時間 (} t_{D0} \text{)} + \text{マスタのセットアップ時間 (} t_{SU} \text{)}$

また、SSn 端子への Low 入力から、外部クロック入力の開始までについても、 $5PCLKA$ 以上の待機時間を確保してください。

- マスタからの外部クロックの供給は、転送データ長に合わせてください
- SSn 端子入力は、データ転送開始前と完了後に制御する必要があります
- キャラクタの転送中に SSn 端子への入力レベルが Low から High に変化した場合は、SCR.TE ビットと SCR.RE ビットを 0 にして、再設定後に 1 バイト目から転送をやり直してください

33. IrDA インタフェース

33.1 概要

IrDA インタフェースは、SCI1 と連携して IrDA (Infrared Data Association) 規格バージョン 1.0 に基づく IrDA データ通信波形の送受信を行います。

IRCR レジスタの IRE ビットで IrDA 機能を有効にすると、SCI1 の TXD1、RXD1 信号は IrDA 規格バージョン 1.0 に準拠した波形にエンコード/デコードされます (IRTXD1/IRRXD1 端子)。

この波形を赤外線送受信機と接続することにより、IrDA 規格バージョン 1.0 システムに準拠した赤外線データ通信を実現します。

IrDA 規格バージョン 1.0 システムでは、9600bps の転送レートで通信を開始し、その後、必要に応じて転送レートを変化させることができます。IrDA インタフェースは、自動的に転送レートを変更する機能を内蔵していないため、転送レートは、ソフトウェアで変更する必要があります。

図 33.1 に、IrDA インタフェースと SCI1 の連携を示します。




図 33.1 IrDA インタフェースと SCI1 の連携

表 33.1 IrDA インタフェースの入出力端子

端子名	入出力	機能
IRTXD1	出力	送信データ
IRRXD1	入力	受信データ

33.2 レジスタの説明

33.2.1 IrDA コントロールレジスタ (IRCR)

アドレス IRDA.IRCR 4007 0F00h

	b7	b6	b5	b4	b3	b2	b1	b0
	IRE	—	—	—	IRTXINV	IRRXINV	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	IRRXINV	IRRXD極性切り替え	0: IRRXD入力を受信データとしてそのまま使用 1: IRRXD入力を極性反転して受信データとして使用	R/W
b3	IRTXINV	IRTXD極性切り替え	0: 送信データをそのままIRTXD出力 1: 送信データを極性反転してIRTXD出力	R/W
b6-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	IRE	IrDA有効	0: シリアル入出力端子を通常のシリアル通信に使用 1: シリアル入出力端子をIrDAデータ通信に使用	R/W

注. IRCR レジスタの値は、スリープモード、ソフトウェアスタンバイモード、およびディープソフトウェアスタンバイモード時に保持されます。

IRRXINV ビット (IRRXD 極性切り替え)

IRRXINV ビットは、IRRXD 入力のロジックレベルを反転します。反転したとき、High パルス幅は Low パルス幅となります。

IRTXINV ビット (IRTXD 極性切り替え)

IRTXINV ビットは、IRTXD 出力のロジックレベルを反転します。反転したとき、High パルス幅は Low パルス幅となります。

IRE ビット (IrDA 有効)

IRE ビットは、入出力端子を通常の通信モード用、または IrDA 通信モード用にするかを設定します。

33.3 動作説明

33.3.1 IrDA インタフェースの設定手順

IrDA インタフェースの動作設定方法：

1. 端子機能コントロールレジスタで、当該端子の I/O ポート機能を IRTXD1 端子と IRRXD1 端子に割り当てます (PmnPFS.PSEL = 00101b)。
2. 端子機能コントロールレジスタで、I/O ポート機能を周辺機能に設定します (PmnPFS.PMR = 1)。
3. IRCR レジスタで IrDA 機能を設定します。
4. シリアルコミュニケーションインタフェース (SCI) の SCI1 関連レジスタを設定します。

33.3.2 送信

送信時には、SCI1 からの出力信号 (UART フレーム) は IrDA インタフェースによって IR フレームに変換されます (図 33.2 参照)。IRCR.IRTXINV ビットが 0 で、シリアルデータが 0 の場合、ビット周期 (1 ビット幅の期間) の $3/16$ の High パルスが出力されます (初期設定)。規格では、High パルス幅は、最小で $1.41\mu\text{s}$ 、最大で $(3/16 + 2.5\%) \times \text{ビット周期}$ 、または $(3/16 \times \text{ビット周期}) + 1.08\mu\text{s}$ と定められています。シリアルデータが 1 の場合、パルスは出力されません。




図 33.2 IrDA の送信/受信動作

33.3.3 受信

受信時には、IR フレームのデータは IrDA インタフェースによって UART フレームに変換され、SCI1 に入力されます。

IRCR.IRRXINV ビットが 0 で、High パルスが検出されたときに、Low データが SCI1 に入力されます。1 ビット期間中にパルスが検出されないと、High データが SCI1 に入力されます。

33.4 使用上の注意事項

33.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタによって、IrDAの動作を禁止/許可することが可能です。IrDAは、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. [低消費電力モード](#)」を参照してください。

33.4.2 調歩同期式モードにおけるSCI1の基準クロック

IrDAはビットレートの16倍の周波数のクロックをSCI1から受信し、SCI1と連携して動作します。

IrDAを使用する場合は、SCI1.SEMR.ABCSビットを0にしてください。

34. I²Cバスインタフェース (IIC)

34.1 概要

3チャンネルのI²Cバスインタフェース (IIC) モジュールは、NXP社のI²Cバス (inter-integrated circuit bus) インタフェース方式に準拠しており、そのサブセット機能を内蔵しています。表 34.1 にIICの仕様を、図 34.1 にブロック図を、図 34.2 に入出力端子の外部回路接続例 (I²Cバス構成例) を示します。表 34.2 に入出力端子を示します。

表 34.1 IICの仕様 (1/2)

項目	内容
通信フォーマット	<ul style="list-style-type: none"> I²CバスフォーマットまたはSMBusフォーマット マスタ/スレーブモードを選択可能 設定した転送速度に応じたセットアップ時間、ホールド時間、バスフリー時間を自動確保
転送速度	ファストモードプラス対応 (~1Mbps)
SCLクロック	マスタ時、SCLクロックのデューティ比を4%~96%の範囲で設定可能
コンディション発行・コンディション検出	<ul style="list-style-type: none"> スタートコンディション/リスタートコンディション/ストップコンディションの自動生成 スタートコンディション (リスタートコンディション含む) /ストップコンディション検出可能
スレーブアドレス	<ul style="list-style-type: none"> 異なるスレーブアドレスを3種類まで設定可能 7ビット/10ビットアドレスフォーマット対応 (混在可能) ジェネラルコールアドレス検出、デバイスIDアドレス検出、SMBusのホストアドレス検出が可能
アクノリッジ応答	<ul style="list-style-type: none"> 送信時、アクノリッジビットの自動ロード ノットアクノリッジビット検出時に次送信データ転送の自動中断が可能 受信時、アクノリッジビットの自動送出 8クロック目と9クロック目の間にウェイトありを選択すると、受信値に応じたアクノリッジビット値のソフトウェア制御が可能
ウェイト機能	受信時、SCLクロックのLowホールドによる下記期間のウェイトが可能 <ul style="list-style-type: none"> 8クロック目と9クロック目の間をウェイト 9クロック目と次の転送の1クロック目の間をウェイト
SDA出力遅延機能	アクノリッジ送信を含むデータ送信の出力タイミングを遅延させることが可能
アービトレーション	<ul style="list-style-type: none"> マルチマスタ対応 <ul style="list-style-type: none"> -他のマスタとのSCLクロック衝突時、SCLクロックの同期が可能 -スタートコンディション発行がバスで競合した場合、SDAライン用の内部信号とSDAラインのレベルの間に不一致があるかどうかのテストによるアービトレーションロストを検出可能 -マスタ動作時、SDA内部信号とSDAラインの状態が不一致ならアービトレーションロストを検出可能 バスビジー中のスタートコンディション発生によるアービトレーションロストを検出可能 (スタートコンディションの二重発行防止) ノットアクノリッジビット転送時、SDA内部信号とSDAラインの状態の不一致でアービトレーションロストを検出可能 スレーブ送信時、データのSDA内部信号とSDAラインの状態の不一致でアービトレーションロストを検出可能
タイムアウト検出機能	SCLクロックの長時間停止を内部で検出
ノイズ除去	<ul style="list-style-type: none"> SCLおよびSDA信号用のデジタルノイズフィルタ フィルタによるノイズ除去幅をプログラマブルに調整可能
割り込み要因	<ul style="list-style-type: none"> 転送エラー/イベント発生：アービトレーション検出、NACK、タイムアウト、スタートまたはリスタートコンディション、ストップコンディション 受信データフル (スレーブアドレス一致時含む) 送信データエンプティ (スレーブアドレス一致時含む) 送信終了
モジュールストップ機能	モジュールストップ状態を設定して消費電力を削減可能
IICの動作モード	<ul style="list-style-type: none"> マスタ送信 マスタ受信 スレーブ送信 スレーブ受信

表 34.1 IICの仕様 (2/2)

項目	内容
イベントリンク機能 (出力)	<ul style="list-style-type: none"> 転送エラー/イベント発生: アービトレーション検出、NACK、タイムアウト、スタートまたはリスタートコンディション、ストップコンディション 受信データフル (スレーブアドレス一致時含む) 送信データエンプティ (スレーブアドレス一致時含む) 送信終了
ウェイクアップ機能 (注1)	ウェイクアップイベントを使用したCPUのソフトウェアスタンバイモードからの復帰が可能

注 1. IIC0 の場合のみサポート。IIC1 と IIC2 は非サポート。




図 34.1 IICのブロック図




図 34.2 入出力端子の外部回路接続例 (I²C バス構成例)

IIC の各信号の入力レベルは、I²C バス選択時 (ICMR3.SMBS = 0) は CMOS レベルであり、SMBus 選択時 (ICMR3.SMBS = 1) は TTL レベルです。

表 34.2 IIC の入出力端子

チャンネル	端子名	入出力	機能
IIC0	SCL0	入出力	IIC0 シリアルクロック入出力端子
	SDA0	入出力	IIC0 シリアルデータ入出力端子
IIC1	SCL1	入出力	IIC1 シリアルクロック入出力端子
	SDA1	入出力	IIC1 シリアルデータ入出力端子
IIC2	SCL2	入出力	IIC2 シリアルクロック入出力端子
	SDA2	入出力	IIC2 シリアルデータ入出力端子

34.2 レジスタの説明

34.2.1 I²Cバスコントロールレジスタ 1 (ICCR1)

アドレス IIC0.ICCR1 4005 3000h, IIC1.ICCR1 4005 3100h, IIC2.ICCR1 4005 3200h

	b7	b6	b5	b4	b3	b2	b1	b0
	ICE	IICRST	CLO	SOWP	SCLO	SDAO	SCLI	SDAI
リセット後の値	0	0	0	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	SDAI	SDAラインモニタ	0 : SDA _n ラインはLow 1 : SDA _n ラインはHigh	R
b1	SCLI	SCLラインモニタ	0 : SCL _n ラインはLow 1 : SCL _n ラインはHigh	R
b2	SDAO	SDA出力制御/モニタ	<ul style="list-style-type: none"> 読み出し時 0 : SDA_n端子をLowにしている 1 : SDA_n端子を解放している 書き込み時 0 : SDA_n端子をLowにする 1 : SDA_n端子を解放する 	R/W
b3	SCLO	SCL出力制御/モニタ	<ul style="list-style-type: none"> 読み出し時 0 : SCL_n端子をLowにしている 1 : SCL_n端子を解放している 書き込み時 0 : SCL_n端子をLowにする 1 : SCL_n端子を解放する 外部プルアップ抵抗を使用して信号をHighにしてください。	R/W
b4	SOWP	SCLO/SDAOライトプロテクト	0 : SCLOおよびSDAOビットの書き込みを許可 1 : SCLOおよびSDAOビットの書き込みを禁止 読むと1が読めます。	R/W
b5	CLO	SCLクロック追加出力	0 : SCLクロックを追加で出力しない (デフォルト) 1 : SCLクロックを追加で出力する 1クロック出力後、自動的に0になります。	R/W
b6	IICRST	IICバスインタフェース内部リセット	0 : IICリセットまたは内部リセットを解除する 1 : IICリセットまたは内部リセットを行う これにより、ビットカウンタをクリアし、SCL _n /SDA _n 出力ラッチを解除します。	R/W
b7	ICE	IICバスインタフェース許可	0 : 禁止 (SCL _n およびSDA _n 端子は非駆動状態) 1 : 許可 (SCL _n およびSDA _n 端子は駆動状態) IICRSTビットとの組み合わせで、IICリセット、または内部リセットを選択します。	R/W

SDAO ビット (SDA 出力制御/モニタ)、SCLO ビット (SCL 出力制御/モニタ)

IICが出力するSDA_n信号、SCL_n信号を直接操作するビットです。

これらのビットに値を書く場合は、同時にSOWPビットにも0を書いてください。これらのビットを設定すると、入力バッファによってIICに入力されます。スレーブモードに設定していると、ビットの設定によってはスタートコンディションを検出してバスを解放することがあります。

スタートコンディション、ストップコンディション、リスタートコンディションの期間中、または送受信中に、これらのビットを書き換えしないでください。これらの期間に書き換えた場合の動作は保証されません。これらのビットを読んだ場合は、そのときIICが出力している信号の状態が読めます。

CLO ビット (SCL クロック追加出力)

CLO ビットは、SCL クロックを1クロック単位で追加出力できるようにするもので、デバッグ時またはエラー処理時に使用します。通常動作では、本ビットを0にしてください。通常の通信状態でCLO ビットを1にすると、通信エラーの原因になります。この機能の詳細については、[34.12.2 SCL クロック追加出力機能](#)を参照してください。

IICRST ビット (IIC バスインタフェース内部リセット)

IICRST ビットは、IIC の内部状態をリセットします。本ビットを1にすると、IIC リセットまたは内部リセットを起動できます。IIC リセットまたは内部リセットのどちらが起動するかは、ICE ビットと組み合わせたIICRST ビットの設定によって決定されます。

表 34.3 に IIC のリセットの種類を示します。

IIC リセットでは、ICCR1.ICE ビットと ICCR1.IICRST ビットを除くすべてのレジスタと IIC の内部状態が初期化されます。IIC の内部状態の他に、内部リセットでは以下が初期化されます。

- ビットカウンタ (ICMR1.BC[2:0] ビット)
- I²C バスシフトレジスタ (ICDRS)
- I²C バスステータスレジスタ (ICSR1 と ICSR2)
- SDAO と SCLO の出力制御/モニタ (ICCR1.SCLO ビットと ICCR1.SDAO ビット)
- I²C バスコントロールレジスタ 2 (ICCR2.BBSY ビットを除く)

各レジスタのリセット条件については、[34.15 各コンディション発行時のレジスタの状態](#)を参照してください。

動作中に (ICE ビット=1 の状態で) IICRST ビットを1にして内部リセットを行うと、通信不具合によってバスやIIC がハングしたとき、ポートの設定とIIC のコントロールレジスタや設定レジスタを初期化することなく、IIC の内部状態がリセットされます。また、IIC が Low を出力したままハングアップした場合、内部状態をリセットすることで、Low 出力状態が解除され、SCLn 端子と SDA_n 端子がハイインピーダンスの状態でバスが解放されます。

注. スレーブモード時に、マスタデバイスとの通信中に生じたバスのハングアップに対してIICRST ビットで内部リセットを行うと、ビットカウンタ情報の差異が原因で、スレーブデバイスとマスタデバイスが異なる状態になる可能性があります。そのため、スレーブモード時には内部リセットは行わないでください。復帰処理はマスタデバイスから行うようにしてください。スレーブモード時に SCLn ラインが Low 出力状態のままIIC がハングアップしたため、内部リセットが必要になった場合は、内部リセット後にマスタデバイスからリスタートコンディションを発行するか、またはストップコンディションを発行して、スタートコンディションから通信をやり直してください。スレーブデバイスのみ単独でリセットを行い、マスタデバイスからスタートコンディションまたはリスタートコンディション発行がないまま通信が再開された場合、双方の動作状態に差異が生じたまま動作することになるため同期ズレの原因になります。

表 34.3 IIC のリセット

IICRST	ICE	状態	内容
1	0	IIC リセット	ICCR1.ICE ビットと ICCR1.IICRST ビットを除くすべてのレジスタとIIC の内部状態がリセットされます
	1	内部リセット	以下がリセットされます <ul style="list-style-type: none"> • ICMR1.BC[2:0] ビット • ICSR1 レジスタ、ICSR2 レジスタ、ICDRS レジスタ • SDAO と SCLO の出力制御/モニタ (ICCR1.SCLO ビットと ICCR1.SDAO ビット) • I²C バスコントロールレジスタ 2 (ICCR2.BBSY ビットを除く) • IIC の内部状態

ICE ビット (IIC バスインタフェース許可)

ICE ビットは、SCLn および SDA_n 端子の駆動状態/非駆動状態を選択します。また、IICRST ビットと組み合わせて、2 種類のリセットを行うことができます。リセットの種類については表 34.3 を参照してください。

IICを使用するときは、ICEビットを1にしてください。ICEビットを1にすると、SCLnおよびSDAn端子は駆動状態になります。IICを使用しないときは、ICEビットを0にしてください。ICEビットを0にすると、SCLnおよびSDAn端子は非駆動状態になります。端子機能制御を設定するときに、SCLnまたはSDAn端子をIICに割り当てないでください。これらの端子がIICに割り当てられると、スレーブアドレス比較が行われます。

34.2.2 I²Cバスコントロールレジスタ 2 (ICCR2)

アドレス IIC0.ICCR2 4005 3001h, IIC1.ICCR2 4005 3101h, IIC2.ICCR2 4005 3201h

	b7	b6	b5	b4	b3	b2	b1	b0
	BBSY	MST	TRS	—	SP	RS	ST	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b1	ST	スタートコンディション発行要求	0: スタートコンディション要求を発行しない 1: スタートコンディション要求を発行する	R/W
b2	RS	リスタートコンディション発行要求	0: リスタートコンディション要求を発行しない 1: リスタートコンディション要求を発行する	R/W
b3	SP	ストップコンディション発行要求	0: ストップコンディション要求を発行しない 1: ストップコンディション要求を発行する	R/W
b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	TRS	送信/受信モード	0: 受信モード 1: 送信モード	R/W (注1)
b6	MST	マスタ/スレーブモード	0: スレーブモード 1: マスタモード	R/W (注1)
b7	BBSY	バスビジー検出フラグ	0: I ² Cバスは解放状態 (バスフリー状態) 1: I ² Cバスは占有状態 (バスビジー状態)	R

注 1. ICMR1.MTWP ビットが1の場合に、MST および TRS ビットへの書き込みが可能です。

ST ビット (スタートコンディション発行要求)

ST ビットは、マスタモードへの遷移を要求し、スタートコンディションをトリガします。

本ビットを1にすると、BBSY フラグが0 (バスフリー状態) のときにスタートコンディションが発行されます。スタートコンディション発行の詳細については、[34.11 スタートコンディション、リスタートコンディション、ストップコンディション発行機能](#)を参照してください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 0 を書いたとき
- スタートコンディションが発行されたとき (スタートコンディションが検出されたとき)
- ICSR2.AL (アービトレーションロスト) フラグが1になったとき
- ICCR1.IICRST ビットに1を書いて、IIC リセットまたは内部リセットを行ったとき

注. ST ビットは、BBSY フラグが0 (バスフリー状態) のときに1 (スタートコンディション発行要求) にしてください。BBSY フラグが1 (バスビジー状態) のときに、ST ビットを1 (スタートコンディション要求) にすると、アービトレーションロストが発生する場合があります。

RS ビット (リスタートコンディション発行要求)

RS ビットは、マスタモード時にリスタートコンディションの発行を要求します。

本ビットを 1 にしてリスタートコンディションを要求すると、BBSY フラグが 1 (バスビジー状態) かつ MST ビットが 1 (マスタモード) のときに、リスタートコンディションが発行されます。リスタートコンディション発行の詳細については、[34.11 スタートコンディション、リスタートコンディション、ストップコンディション発行機能](#)を参照してください。

[1 になる条件]

- ICCR2.BBSY フラグが 1 の状態で、1 を書いたとき

[0 になる条件]

- 0 を書いたとき
- リスタートコンディションが発行されたとき (スタートコンディションが検出されたとき)
- ICSR2.AL (アービトレーションロスト) フラグが 1 になったとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. ストップコンディション発行中に RS ビットを 1 にしないでください。

注. スレーブモードで RS ビットを 1 (リスタートコンディション要求) にすると、リスタートコンディションは発行されず、RS ビットは 1 のままになります。本ビットがクリアされていない状態で動作モードをマスタモードに変更すると、リスタートコンディションが発行される場合があります。

SP ビット (ストップコンディション発行要求)

SP ビットは、マスタモード時にストップコンディションの発行を要求します。

本ビットが 1 になると、BBSY フラグが 1 (バスビジー状態) でかつ MST ビットが 1 (マスタモード) のとき、ストップコンディションの発行を行います。ストップコンディション発行の詳細については、[34.11 スタートコンディション、リスタートコンディション、ストップコンディション発行機能](#)を参照してください。

[1 になる条件]

- ICCR2.BBSY フラグと ICCR2.MST ビットが両方とも 1 の状態で、1 を書いたとき

[0 になる条件]

- 0 を書いたとき
- ストップコンディションが発行されたとき (ストップコンディションが検出されたとき)
- ICSR2.AL (アービトレーションロスト) フラグが 1 になったとき
- スタートコンディションおよびリスタートコンディションが検出されたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. BBSY フラグが 0 (バスフリー状態) のとき、SP ビットへの書き込みはできません。

注. リスタートコンディション発行中に SP ビットを 1 にしないでください。

TRS ビット (送信/受信モード)

TRS ビットは、送信/受信モードを示します。

IIC は、TRS ビットが 0 のときは受信モード、1 のときは送信モードになります。本ビットと MST ビットの組み合わせで IIC の動作モードを示します。

スタートコンディションの発行または検出時、および R/W# ビットの設定時に、TRS ビット値は自動的に 1 (送信モード) または 0 (受信モード) に変化します。ICMR1.MTWP ビットが 1 のとき書き込みはできますが、通常では書き込みの必要はありません。

[1になる条件]

- スタートコンディション要求によってスタートコンディションが正常に発行されたとき (ST ビットが 1 の状態で、スタートコンディションが検出されたとき)
- リスタートコンディション要求によってリスタートコンディションが正常に発行されたとき (RS ビットが 1 の状態で、リスタートコンディションが検出されたとき)
- マスタモード時、スレーブアドレスの末尾に付加した R/W# ビットが 0 になったとき
- スレーブモードで受信したアドレスが、ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットが 1 のとき
- ICMR1.MTWP ビットが 1 の状態で、TRS ビットに 1 を書いたとき

[0になる条件]

- ストップコンディションが検出されたとき
- ICSR2.AL (アービトレーションロスト) フラグが 1 になったとき
- マスタモード時、スレーブアドレスの末尾に付加した R/W# ビットが 1 になったとき
- スレーブモード時、受信したスレーブアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットに 0 を受信したとき (ジェネラルコールアドレスを受信した場合を含む)
- スレーブモード時、リスタートコンディションが検出されたとき (ICCR2.BBSY = 1、ICCR2.MST = 0 の状態でリスタートコンディションが検出されたとき)
- ICMR1.MTWP ビットが 1 の状態で、TRS ビットに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

MST ビット (マスタ/スレーブモード)

MST ビットは、マスタモード/スレーブモードを示します。IIC は、MST ビットが 0 のときはスレーブモード、1 のときはマスタモードになります。MST ビットと TRS ビットの組み合わせで IIC の動作モードを示します。

スタートコンディションの発行時、あるいはストップコンディションの発行または検出時、MST ビットの値は自動的に 1 (マスタモード) または 0 (スレーブモード) に変化します。ICMR1.MTWP ビットが 1 のとき、MST ビットへ書き込みはできますが、通常では書き込みの必要はありません。

[1になる条件]

- スタートコンディション要求によってスタートコンディションが正常に発行されたとき (ST ビットが 1 の状態で、スタートコンディションが検出されたとき)
- ICMR1.MTWP ビットが 1 の状態で、MST ビットに 1 を書いたとき

[0になる条件]

- ストップコンディションが検出されたとき
- ICSR2.AL (アービトレーションロスト) フラグが 1 になったとき
- ICMR1.MTWP ビットが 1 の状態で、MST ビットに 0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

BBSY フラグ (バスビジー検出フラグ)

BBSY フラグは、I²C バスが占有されているか (バスビジー状態)、解放されているか (バスフリー状態) を示します。

SCLn ラインが High のときに SDAn ラインが High から Low に変化すると、スタートコンディションが発行されたと認識してフラグが 1 になります。

SCLn ラインが High の状態で SDAn ラインが Low から High に変化するとき、バスフリー時間 (ICBRL レジスタの設定) のスタートコンディションが検出されないと、ストップコンディションが発行されたとみなされて、本フラグは 0 になります。

[1 になる条件]


- スタートコンディションが検出されたとき

[0 になる条件]

- ストップコンディション検出後、バスフリー時間 (ICBRL レジスタの設定) のスタートコンディションが検出されないとき
- ICCR1.ICE ビットが 0 の状態で、ICCR1.IICRST ビットに 1 を書いたとき (IIC リセット)

34.2.3 I²Cバスモードレジスタ 1 (ICMR1)

アドレス IIC0.ICMR1 4005 3002h, IIC1.ICMR1 4005 3102h, IIC2.ICMR1 4005 3202h



ビット	シンボル	ビット名	機能	R/W
b2-b0	BC[2:0]	ビットカウンタ	b2 b0 0 0 0: 9ビット 0 0 1: 2ビット 0 1 0: 3ビット 0 1 1: 4ビット 1 0 0: 5ビット 1 0 1: 6ビット 1 1 0: 7ビット 1 1 1: 8ビット	R/W (注1)
b3	BCWP	BCライトプロテクト	0: BC[2:0]ビットへの書き込み許可 1: BC[2:0]ビットへの書き込み禁止 読むと1が読めます。	R/W (注1)
b6-b4	CKS[2:0]	内部基準クロック選択	IICの内部基準クロックソース (IICφ) を選択します。 b6 b4 0 0 0: PCLKBクロック 0 0 1: PCLKB/2クロック 0 1 0: PCLKB/4クロック 0 1 1: PCLKB/8クロック 1 0 0: PCLKB/16クロック 1 0 1: PCLKB/32クロック 1 1 0: PCLKB/64クロック 1 1 1: PCLKB/128クロック	R/W
b7	MTWP	MST/TRSライトプロテクト	0: ICCR2.MST、TRSビットへの書き込み禁止 1: ICCR2.MST、TRSビットへの書き込み許可	R/W

注1. BC[2:0]ビットを書き換える場合は、同時にBCWPビットを0にしてください。

BC[2:0]ビット (ビットカウンタ)


BC[2:0]ビットは、SCLnラインの立ち上がりエッジの検出時に、残りの転送ビット数を示すカウンタです。BC[2:0]ビットは読み出し/書き込みが可能なビットですが、通常はこれらのビットへのアクセスは不要です。

なお、これらのビットへ書き込む場合は、SCLnラインがLowの状態、転送するデータのビット数+1 (追加のアクノリッジビット分) を転送フレーム間で指定してください。

BC[2:0]ビットの値は、アクノリッジビットを含むデータ転送の終了時、あるいはスタートコンディション/リスタートコンディションの検出時に000bに戻ります。

34.2.4 I²C バスモードレジスタ 2 (ICMR2)

アドレス IIC0.ICMR2 4005 3003h, IIC1.ICMR2 4005 3103h, IIC2.ICMR2 4005 3203h



ビット	シンボル	ビット名	機能	R/W																																																						
b0	TMOS	タイムアウト検出時間選択	0 : ロングモードを選択 1 : ショートモードを選択	R/W																																																						
b1	TMOL	タイムアウトLカウント制御	0 : SCLnラインがLowの間カウントを禁止 1 : SCLnラインがLowの間カウントを許可	R/W																																																						
b2	TMOH	タイムアウトHカウント制御	0 : SCLnラインがHighの間カウントを禁止 1 : SCLnラインがHighの間カウントを許可	R/W																																																						
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																																																						
b6-b4	SDDL[2:0]	SDA出力遅延カウンタ	<ul style="list-style-type: none"> ICMR2.DLCS = 0 (IICφ) のとき <table border="0"> <tr><td>b6</td><td>b4</td><td></td></tr> <tr><td>0</td><td>0</td><td>0 : 出力遅延なし</td></tr> <tr><td>0</td><td>0</td><td>1 : IICφの1サイクル</td></tr> <tr><td>0</td><td>1</td><td>0 : IICφの2サイクル</td></tr> <tr><td>0</td><td>1</td><td>1 : IICφの3サイクル</td></tr> <tr><td>1</td><td>0</td><td>0 : IICφの4サイクル</td></tr> <tr><td>1</td><td>0</td><td>1 : IICφの5サイクル</td></tr> <tr><td>1</td><td>1</td><td>0 : IICφの6サイクル</td></tr> <tr><td>1</td><td>1</td><td>1 : IICφの7サイクル</td></tr> </table> ICMR2.DLCS = 1 (IICφ/2) のとき <table border="0"> <tr><td>b6</td><td>b4</td><td></td></tr> <tr><td>0</td><td>0</td><td>0 : 出力遅延なし</td></tr> <tr><td>0</td><td>0</td><td>1 : IICφの1または2サイクル</td></tr> <tr><td>0</td><td>1</td><td>0 : IICφの3または4サイクル</td></tr> <tr><td>0</td><td>1</td><td>1 : IICφの5または6サイクル</td></tr> <tr><td>1</td><td>0</td><td>0 : IICφの7または8サイクル</td></tr> <tr><td>1</td><td>0</td><td>1 : IICφの9または10サイクル</td></tr> <tr><td>1</td><td>1</td><td>0 : IICφの11または12サイクル</td></tr> <tr><td>1</td><td>1</td><td>1 : IICφの13または14サイクル</td></tr> </table> 	b6	b4		0	0	0 : 出力遅延なし	0	0	1 : IICφの1サイクル	0	1	0 : IICφの2サイクル	0	1	1 : IICφの3サイクル	1	0	0 : IICφの4サイクル	1	0	1 : IICφの5サイクル	1	1	0 : IICφの6サイクル	1	1	1 : IICφの7サイクル	b6	b4		0	0	0 : 出力遅延なし	0	0	1 : IICφの1または2サイクル	0	1	0 : IICφの3または4サイクル	0	1	1 : IICφの5または6サイクル	1	0	0 : IICφの7または8サイクル	1	0	1 : IICφの9または10サイクル	1	1	0 : IICφの11または12サイクル	1	1	1 : IICφの13または14サイクル	R/W
b6	b4																																																									
0	0	0 : 出力遅延なし																																																								
0	0	1 : IICφの1サイクル																																																								
0	1	0 : IICφの2サイクル																																																								
0	1	1 : IICφの3サイクル																																																								
1	0	0 : IICφの4サイクル																																																								
1	0	1 : IICφの5サイクル																																																								
1	1	0 : IICφの6サイクル																																																								
1	1	1 : IICφの7サイクル																																																								
b6	b4																																																									
0	0	0 : 出力遅延なし																																																								
0	0	1 : IICφの1または2サイクル																																																								
0	1	0 : IICφの3または4サイクル																																																								
0	1	1 : IICφの5または6サイクル																																																								
1	0	0 : IICφの7または8サイクル																																																								
1	0	1 : IICφの9または10サイクル																																																								
1	1	0 : IICφの11または12サイクル																																																								
1	1	1 : IICφの13または14サイクル																																																								
b7	DLCS	SDA出力遅延クロックソース選択	0 : SDA出力遅延カウンタのクロックソースに内部基準クロック (IICφ) を選択 1 : SDA出力遅延カウンタのクロックソースに内部基準クロックの2分周 (IICφ/2) を選択 (注1)	R/W																																																						

注1. DLCS = 1 (IICφ/2) の設定は、SCL が Low のときのみ有効です。SCL が High のとき、DLCS = 1 の設定は無効となり、クロックソースは内部基準クロック (IICφ) となります。

TMOS ビット (タイムアウト検出時間選択)

TMOS ビットは、タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) に、タイムアウト検出時間のロングモードまたはショートモードを選択します。

本ビットを 0 にすると、ロングモードが選択されます。本ビットを 1 にすると、ショートモードが選択されます。

ロングモードでは、タイムアウト検出用の内部カウンタが 16 ビットカウンタとして機能します。ショートモードでは、このカウンタが 14 ビットカウンタとして機能します。TMOH ビットと TMOL ビットで指定されたカウンタが有効なステートに SCLn ラインがあるとき、カウンタは内部基準クロック (IICφ) をカウントソースとしてアップカウントを行います。

この機能の詳細については、34.12.1 タイムアウト検出機能を参照してください。

TMOL ビット (タイムアウトLカウント制御)

TMOL ビットは、SCLn ラインが Low ホールドであり、かつタイムアウト検出機能が有効時 (ICFER.TMOE = 1) に、タイムアウト検出機能の内部カウンタによるカウントアップを許可または禁止します。

TMOH ビット (タイムアウトHカウント制御)

TMOH ビットは、SCLn ラインが High ホールドであり、かつタイムアウト検出機能が有効時 (ICFER.TMOE = 1) に、タイムアウト検出機能の内部カウンタによるカウントアップを許可または禁止します。

SDDL[2:0] ビット (SDA 出力遅延カウンタ)

SDDL[2:0] ビットを使用して、SDA 出力を遅延させることができます。SDA 出力遅延カウンタは、DLCS ビットで選択したクロックソースで動作します。この設定値は、アクノリッジビット送出を含むすべての種類の SDA 出力に適用されます。

SDA 出力遅延の設定は、データ有効時間/アクノリッジ有効時間 (注1) の I²C バス規格、または SMBus 規格に収まるようにしてください。SMBus 規格は、「データホールド時間 (300ns 以上 + SCL クロックの Low 幅) - データセットアップ時間 (250ns)」です。規格外に設定すると、デバイス間の通信に誤動作を引き起こすか、バスの状態によってはスタートコンディションまたはストップコンディションを誤って表示する可能性があります。

この機能の詳細については、[34.5 SDA 出力遅延機能](#)を参照してください。

- 注 1. データ有効時間/アクノリッジ有効時間
- 3450ns (~ 100kbps) : スタンダードモード (Sm)
 - 900ns (~ 400kbps) : ファストモード (Fm)
 - 450ns (~ 1Mbps) : ファストモードプラス (Fm+)

34.2.5 I²C バスモードレジスタ 3 (ICMR3)

アドレス IIC0.ICMR3 4005 3004h, IIC1.ICMR3 4005 3104h, IIC2.ICMR3 4005 3204h

b7	b6	b5	b4	b3	b2	b1	b0
SMBS	WAIT	RDRFS	ACKW P	ACKBT	ACKBR	NF[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	NF[1:0]	ノイズフィルタ 段数選択	b1 b0 0 0: 1IICφサイクル以下のノイズを除去 (フィルタは1段) 0 1: 2IICφサイクル以下のノイズを除去 (フィルタは2段) 1 0: 3IICφサイクル以下のノイズを除去 (フィルタは3段) 1 1: 4IICφサイクル以下のノイズを除去 (フィルタは4段)	R/W
b2	ACKBR	受信アクノリッジ	0: アクノリッジビットに0を受信 (ACK受信) 1: アクノリッジビットに1を受信 (NACK受信)	R
b3	ACKBT	送信アクノリッジ	0: アクノリッジビットに0を送出 (ACK送信) 1: アクノリッジビットに1を送出 (NACK送信)	R/W (注1)
b4	ACKWP	ACKBT ライトプロテクト	0: ACKBT ビットへの書き込み禁止 1: ACKBT ビットへの書き込み許可	R/W (注1)
b5	RDRFS	RDRF フラグセットタイミング 選択	0: SCLクロックの9クロック目の立ち上がりでRDRFフラグを セット。8クロック目の立ち下がりSCLnラインのLowホー ルドを行わない 1: SCLクロックの8クロック目の立ち上がりでRDRFフラグを セット。8クロック目の立ち下がりSCLnラインをLowホー ルドを行う LowホールドはACKBTビットへの書き込みで解除	R/W (注2)
b6	WAIT	WAIT	0: ウェイトなし。9クロック目と1クロック目の間にLowホー ルドを行わない 1: ウェイトあり。9クロック目と1クロック目の間にLowホー ルドを行う LowホールドはICDRRレジスタの読み出しで解除	R/W (注2)
b7	SMBS	SMBus/I ² Cバス選択	0: I ² Cバスを選択 1: SMBusを選択	R/W

注1. ACKBT ビットに書き込む場合には、ACKWP ビットが1の状態で行ってください。アプリケーションがACKWP ビットとACKBT ビットに同時に1を書き込んでも、ACKBT ビットは1になりません。

注2. WAIT ビットとRDRFS ビットは、受信モード時のみ有効、送信モード時は無効です。

NF[1:0] ビット (ノイズフィルタ 段数選択)

NF[1:0] ビットは、デジタルノイズフィルタの段数を選択します。

この機能の詳細については、34.6 デジタルノイズフィルタ回路を参照してください。

注. 除去するノイズ幅は、SCLn ラインの High 幅または Low 幅よりも狭くなるように設定してください。ノイズ幅の設定が [SCL クロックの幅: High 幅または Low 幅のいずれか短い方] — [1.5 内部基準クロック (IICφ) サイクル + アナログノイズフィルタ: 120ns (参考値)] の値以上の場合、SCL クロックはノイズとみなされ、IIC が正常に動作しない可能性があります。

ACKBR ビット (受信アクノリッジ)

ACKBR ビットは、送信モード時に受信デバイスから受け取ったアクノリッジビットの内容を格納します。

[1 になる条件]

- ICCR2.TRS ビットが1の状態であクノリッジビットに1を受信したとき

[0 になる条件]

- ICCR2.TRS ビットが1の状態であクノリッジビットに0を受信したとき

- ICCR1.ICE ビットが 0 の状態で ICCR1.IICRST ビットに 1 を書いたとき (IIC リセット)

ACKBT ビット (送信アクノリッジ)

ACKBT ビットは、受信モード時に送出されるアクノリッジビットを設定します。

[1 になる条件]

- ACKWP ビットが 1 の状態で本ビットに 1 を書いたとき
- [0 になる条件]
- ACKWP ビットが 1 の状態で本ビットに 0 を書いたとき
 - ICCR2.SP ビットが 1 の状態で、ストップコンディションの発行を検出したとき
 - ICCR1.ICE ビットが 0 の状態で ICCR1.IICRST ビットに 1 を書いたとき (IIC リセット)

ACKWP ビット (ACKBT ライトプロテクト)

ACKWP ビットは、ACKBT ビットの書き込み許可を制御します。

RDRFS ビット (RDRF フラグセットタイミング選択)

RDRFS ビットは、受信モード時の RDRF フラグのセットタイミングと、SCL クロックの 8 クロック目の立ち下がり で SCLn ラインの Low ホールドを行うか否かを選択します。

RDRFS ビットが 0 のとき、SCL クロックの 8 クロック目の立ち下がり で SCLn ラインの Low ホールドは行わず、SCL クロックの 9 クロック目の立ち上がり で RDRF フラグを 1 にします。

RDRFS ビットが 1 のとき、SCL クロックの 8 クロック目の立ち上がり で RDRF フラグを 1 にし、SCL クロックの 8 クロック目の立ち下がり で SCLn ラインの Low ホールドを行います。この SCLn ラインの Low ホールドは、ACKBT ビットへの書き込みによって解除されます。

この設定でデータを受信した後、アクノリッジビット送出前に、SCLn ラインは自動的に Low ホールドされます。これによって、受信データの内容に応じた ACK (ACKBT ビットが 0) または NACK (ACKBT ビットが 1) の送出処理が可能となります。

WAIT ビット (WAIT)

WAIT ビットは、受信モードにおいて 1 バイト受信ごとに、受信データバッファ (ICDRR レジスタ) の読み出しが完了するまで、SCL クロックの 9 クロック目と 1 クロック目の間を強制的に Low ホールドするか否かを制御します。

WAIT ビットが 0 のとき、SCL クロックの 9 クロック目と 1 クロック目の間の Low ホールドは行わず、受信動作をそのまま続けます。RDRFS ビットと WAIT ビットがともに 0 のとき、ダブルバッファによる連続受信動作が可能です。

WAIT ビットが 1 のとき、1 バイト受信ごとに、9 クロック目の立ち下がり以降、ICDRR レジスタ値が読み出されるまでの間、SCLn ラインを Low にホールドします。これによって、1 バイトごとの受信動作が可能になります。

注 . WAIT ビットの値を読み出す場合は、必ず最初に ICDRR レジスタを読み出してください。

SMBS ビット (SMBus/I²C バス選択)

SMBS ビットを 1 にすると、SMBus が選択されて、ICSER.HOAE ビットが有効になります。

34.2.6 I²Cバスファンクションイネーブルレジスタ (ICFER)

アドレス IIC0.ICFER 4005 3005h, IIC1.ICFER 4005 3105h, IIC2.ICFER 4005 3205h

	b7	b6	b5	b4	b3	b2	b1	b0
	FMPE	SCLE	NFE	NACKE	SALE	NALE	MALE	TMOE
リセット後の値	0	1	1	1	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	TMOE	タイムアウト検出機能有効	0: 無効 1: 有効	R/W
b1	MALE	マスターアービトレーションロスト検出有効	0: アービトレーションロスト検出機能を無効にして、アービトレーションロスト発生によるICCR2.MSTおよびTRSビットの自動クリアを禁止 1: アービトレーションロスト検出機能を有効にして、アービトレーションロスト発生によるICCR2.MSTおよびTRSビットの自動クリアを許可	R/W
b2	NALE	NACK送信アービトレーションロスト検出有効	0: 無効 1: 有効	R/W
b3	SALE	スレーブアービトレーションロスト検出有効	0: 無効 1: 有効	R/W
b4	NACKE	NACK受信転送中断許可	0: NACK受信時、転送を中断しない (転送中断禁止) 1: NACK受信時、転送を中断する (転送中断許可)	R/W
b5	NFE	デジタルノイズフィルタ回路有効	0: デジタルノイズフィルタ回路を使用しない 1: デジタルノイズフィルタ回路を使用する	R/W
b6	SCLE	SCL同期回路有効	0: SCL同期回路を使用しない 1: SCL同期回路を使用する	R/W
b7	FMPE (注1)	ファストモードプラス有効	0: SCLnおよびSDAn端子にFm+のスローブ制御回路を使用しない 1: SCLnおよびSDAn端子にFm+のスローブ制御回路を使用する	R/W

注1. ファストモードプラス有効ビット (FMPE) は、IIC0 (SCL0-A, SDA0-A) のみ対応しています。IIC1とIIC2では、ビット7は予約ビットです。

TMOE ビット (タイムアウト検出機能有効)

TMOE ビットは、タイムアウト検出機能を有効または無効にします。

この機能の詳細については、[34.12.1 タイムアウト検出機能](#)を参照してください。

MALE ビット (マスターアービトレーションロスト検出有効)

MALE ビットは、マスターモード時にアービトレーションロスト検出機能を使用するか否かを指定します。通常の動作では、本ビットを1にしてください。

NALE ビット (NACK送信アービトレーションロスト検出有効)

NALE ビットは、受信モード時のNACK送出中にACKが検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、2つ以上のマスタが同時に同一のスレーブデバイスを選択し、それぞれ受信バイト数が異なる場合など) に、アービトレーションロストを発生させるか否かを選択します。

SALE ビット (スレーブアービトレーションロスト検出有効)

SALE ビットは、スレーブ送信モード時に送出中の値と異なる値がバス上で検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、ノイズが原因で送信データとの不一致が生じた場合など) に、アービトレーションロストを発生させるか否かを選択します。

NACKE ビット (NACK 受信転送中断許可)

NACKE ビットは、送信モード時に NACK を受信した場合、転送動作を継続するか中断するかを選択します。通常の動作では、本ビットを 1 にしてください。

NACKE ビットが 1 の状態で NACK を受信した場合、次の転送動作が中断されます。NACKE ビットが 0 のとき、受信したアクノリッジの内容にかかわらず、次の転送動作が継続されます。

詳細は、[34.9.2 NACK 受信転送中断機能](#)を参照してください。

SCLE ビット (SCL 同期回路有効)

SCLE ビットは、SCL クロックを SCL 入力クロックと同期させるか否かを選択します。通常の動作では、本ビットを 1 にしてください。

SCLE ビットを 0 (SCL 同期回路を使用しない) にすると、IIC は SCL クロックを SCL 入力クロックと同期させません。この設定の場合、SCL_n ラインの状態にかかわらず、IIC は、ICBRH および ICBRL レジスタで設定した転送速度の SCL クロックを出力します。そのため、I²C バスラインのバス負荷が規格値よりも大幅に大きい場合や、マルチマスタにおいて SCL クロック出力が重なった場合など、規格外の短いクロックになる可能性がありますので注意してください。また SCL 同期回路を使用しない場合、スタートコンディション、リスタートコンディション、ストップコンディションの発行および SCL クロック追加出力の連続出力にも影響します。

本ビットは、設定した転送速度が出力されているかどうかを確認する場合などを除き 0 にしないでください。

FMPE ビット (ファストモードプラス有効)

FMPE ビットは、ファストモードプラス (Fm+) 用のスロープ制御回路を使用するか否かを指定します。

本ビットを 1 にすると、I²C バスのファストモードプラス (Fm+) 規格 (tof) に準拠したスロープ制御回路が選択されます。本ビットを 0 にすると、I²C バスの標準モード (Sm) およびファストモード (Fm) 規格 (tof) に準拠したスロープ制御回路が選択されます。

通信速度を ~1Mbps (ファストモードプラス (Fm+)) で使用する場合、本ビットを 1 にしてください。それ以外の通信速度 (~100kbps (Sm)、~400kbps (Fm)) または SMBus (10kbps ~ 100kbps) で使用する場合は、本ビットを 0 にしてください。

34.2.7 I²C バスステータスイネーブルレジスタ (ICSER)

アドレス IIC0.ICSER 4005 3006h, IIC1.ICSER 4005 3106h, IIC2.ICSER 4005 3206h

	b7	b6	b5	b4	b3	b2	b1	b0
	HOAE	—	DIDE	—	GCAE	SAR2E	SAR1E	SAR0E
リセット後の値	0	0	0	0	1	0	0	1

ビット	シンボル	ビット名	機能	R/W
b0	SAR0E	スレーブアドレスレジスタ0有効	0 : SARL0およびSARU0のスレーブアドレスは無効 1 : SARL0およびSARU0のスレーブアドレスは有効	R/W
b1	SAR1E	スレーブアドレスレジスタ1有効	0 : SARL1およびSARU1のスレーブアドレスは無効 1 : SARL1およびSARU1のスレーブアドレスは有効	R/W
b2	SAR2E	スレーブアドレスレジスタ2有効	0 : SARL2およびSARU2のスレーブアドレスは無効 1 : SARL2およびSARU2のスレーブアドレスは有効	R/W
b3	GCAE	ジェネラルコールアドレス有効	0 : ジェネラルコールアドレス検出は無効 1 : ジェネラルコールアドレス検出は有効	R/W
b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	DIDE	デバイスIDアドレス検出有効	0 : デバイスIDアドレス検出は無効 1 : デバイスIDアドレス検出は有効	R/W
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	HOAE	ホストアドレス有効	0 : ホストアドレス検出は無効 1 : ホストアドレス検出は有効	R/W

SARyE ビット (スレーブアドレスレジスタ y 有効) (y = 0 ~ 2)

SARyE ビットは、受信したスレーブアドレスと、SARLy および SARUy レジスタで設定したスレーブアドレスを有効または無効にします。

本ビットを 1 にすると、SARLy および SARUy レジスタで設定したスレーブアドレスが有効になり、受信したスレーブアドレスと比較されます。本ビットを 0 にすると、SARLy および SARUy レジスタで設定したスレーブアドレスが無効になり、受信したスレーブアドレスと一致しても無視されます。

GCAE ビット (ジェネラルコールアドレス有効)

GCAE ビットは、ジェネラルコールアドレス (0000 000b + 0[W] : すべて 0) を受信した場合、無視するかどうかを選択します。

本ビットが 1 の場合、受信したスレーブアドレスがジェネラルコールアドレスと一致すると、IIC は SARLy および SARUy レジスタ (y = 0 ~ 2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをジェネラルコールアドレスと認識し、データ受信動作を行います。本ビットが 0 の場合、受信したスレーブアドレスは、ジェネラルコールアドレスと一致しても無視されます。

DIDE ビット (デバイス ID アドレス検出有効)

DIDE ビットは、スタートコンディションまたはリスタートコンディション検出後の第 1 フレームでデバイス ID (1111 100b) を受信した場合、デバイス ID アドレスと認識して動作させるかどうかを選択します。

本ビットが 1 のときに、受信した第 1 フレームがデバイス ID と一致すると、IIC はデバイス ID アドレスを受信したと認識します。続く R/W# ビットが 0 (W) の場合、IIC は第 2 フレーム以降をスレーブアドレスとみなして、受信動作を継続します。本ビットが 0 の場合、IIC は受信した第 1 フレームがデバイス ID アドレスと一致してもそれを無視し、第 1 フレームを通常のスレーブアドレスと認識します。

この機能の詳細については、[34.7.3 デバイス ID アドレス検出機能](#)を参照してください。

HOAE ビット (ホストアドレス有効)

HOAE ビットは、ICMR3.SMBS ビットが 1 の場合、受信したホストアドレス (0001 000b) を無視するかどうかを選択します。

本ビットが 1 で、かつ ICMR3.SMBS ビットも 1 の場合、受信したスレーブアドレスがホストアドレスと一致すると、IIC は SARLy および SARUy レジスタ (y=0 ~ 2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをホストアドレスとして認識し、受信動作を行います。

ICMR3.SMBS ビットまたは HOAE ビットが 0 の場合、受信したスレーブアドレスがホストアドレスと一致しても無視されます。

34.2.8 I²C バス割り込みイネーブルレジスタ (ICIER)

アドレス IIC0.ICIER 4005 3007h, IIC1.ICIER 4005 3107h, IIC2.ICIER 4005 3207h

	b7	b6	b5	b4	b3	b2	b1	b0
	TIE	TEIE	RIE	NAKIE	SPIE	STIE	ALIE	TMOIE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TMOIE	タイムアウト割り込み要求許可	0: タイムアウト割り込み (TMOI) 要求を禁止 1: タイムアウト割り込み (TMOI) 要求を許可	R/W
b1	ALIE	アービトレーションロスト割り込み要求許可	0: アービトレーションロスト割り込み (ALI) 要求を禁止 1: アービトレーションロスト割り込み (ALI) 要求を許可	R/W
b2	STIE	スタートコンディション検出割り込み要求許可	0: スタートコンディション検出割り込み (STI) 要求を禁止 1: スタートコンディション検出割り込み (STI) 要求を許可	R/W
b3	SPIE	ストップコンディション検出割り込み要求許可	0: ストップコンディション検出割り込み (SPI) 要求を禁止 1: ストップコンディション検出割り込み (SPI) 要求を許可	R/W
b4	NAKIE	NACK 受信割り込み要求許可	0: NACK 受信割り込み (NAKI) 要求を禁止 1: NACK 受信割り込み (NAKI) 要求を許可	R/W
b5	RIE	受信データフル割り込み要求許可	0: 受信データフル割り込み (IICn_RXI) 要求を禁止 1: 受信データフル割り込み (IICn_RXI) 要求を許可	R/W
b6	TEIE	送信終了割り込み要求許可	0: 送信終了割り込み (IICn_TEI) 要求を禁止 1: 送信終了割り込み (IICn_TEI) 要求を許可	R/W
b7	TIE	送信データエンプティ割り込み要求許可	0: 送信データエンプティ割り込み (IICn_TXI) 要求を禁止 1: 送信データエンプティ割り込み (IICn_TXI) 要求を許可	R/W

TMOIE ビット (タイムアウト割り込み要求許可)

TMOIE ビットは、ICSR2.TMOF フラグが 1 のとき、タイムアウト割り込み (TMOI) 要求を許可または禁止します。TMOI 割り込み要求を解除するには、TMOF フラグまたは TMOIE ビットを 0 にします。

ALIE ビット (アービトレーションロスト割り込み要求許可)

ALIE ビットは、ICSR2.AL フラグが 1 のとき、アービトレーションロスト割り込み (ALI) 要求を許可または禁止します。ALI 割り込み要求を解除するには、AL フラグまたは ALIE ビットを 0 にします。

STIE ビット (スタートコンディション検出割り込み要求許可)

STIE ビットは、ICSR2.START フラグが 1 のとき、スタートコンディション検出割り込み (STI) 要求を許可または禁止します。STI 割り込み要求を解除するには、START フラグまたは STIE ビットを 0 にします。

SPIE ビット (ストップコンディション検出割り込み要求許可)

SPIE ビットは、ICSR2.STOP フラグが 1 のとき、ストップコンディション検出割り込み (SPI) 要求を許可または禁止します。SPI 割り込み要求を解除するには、STOP フラグまたは SPIE ビットを 0 にします。

NAKIE ビット (NACK 受信割り込み要求許可)

NAKIE ビットは、ICSR2.NACKF フラグが 1 のとき、NACK 受信割り込み (NAKI) 要求を許可または禁止します。NAKI 割り込み要求を解除するには、NACKF フラグまたは NAKIE ビットを 0 にします。

RIE ビット (受信データフル割り込み要求許可)

RIE ビットは、ICSR2.RDRF フラグが 1 のとき、受信データフル割り込み (IICn_RXI) 要求を許可または禁止します。

TEIE ビット (送信終了割り込み要求許可)

TEIE ビットは、ICSR2.TEND フラグが 1 のとき、送信終了割り込み (IICn_TEI) 要求を許可または禁止します。IICn_TEI 割り込み要求を解除するには、TEND フラグまたは TEIE ビットを 0 にします。

TIE ビット (送信データエンプティ割り込み要求許可)

TIE ビットは、ICSR2.TDRE フラグが 1 のとき、送信データエンプティ割り込み (IICn_TXI) 要求を許可または禁止します。

34.2.9 I²C バスステータスレジスタ 1 (ICSR1)

アドレス IIC0.ICSR1 4005 3008h, IIC1.ICSR1 4005 3108h, IIC2.ICSR1 4005 3208h

	b7	b6	b5	b4	b3	b2	b1	b0
	HOA	—	DID	—	GCA	AAS2	AAS1	AAS0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	AAS0	スレーブアドレス0検出フラグ	0: スレーブアドレス0未検出 1: スレーブアドレス0検出	R/(W) (注1)
b1	AAS1	スレーブアドレス1検出フラグ	0: スレーブアドレス1未検出 1: スレーブアドレス1検出	R/(W) (注1)
b2	AAS2	スレーブアドレス2検出フラグ	0: スレーブアドレス2未検出 1: スレーブアドレス2検出	R/(W) (注1)
b3	GCA	ジェネラルコールアドレス検出フラグ	0: ジェネラルコールアドレス未検出 1: ジェネラルコールアドレス検出	R/(W) (注1)
b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	DID	デバイスIDアドレス検出フラグ	0: デバイスIDコマンド未検出 1: デバイスIDコマンド検出 スタートコンディション検出直後に受信した第1フレームがデバイスIDアドレス (1111 100b) + 0[W]と一致した場合、1になります。	R/(W) (注1)
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	HOA	ホストアドレス検出フラグ	0: ホストアドレス未検出 1: ホストアドレス検出 受信したスレーブアドレスがホストアドレス (0001 000b)と一致した場合、1になります。	R/(W) (注1)

注1. フラグをクリアするための0の書き込みのみ可能です。

AASy フラグ (スレーブアドレス y 検出フラグ) (y = 0 ~ 2)

AASy フラグは、スレーブアドレス y が検出されたかどうかを示します。

[1 になる条件]

【7 ビットアドレスフォーマット選択時 (SARUy.FS = 0)】

- ICSR.SARyE ビットが1 (スレーブアドレス y 検出有効) の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビット値と一致したとき
AASy フラグは、そのフレームの SCL クロックの9クロック目の立ち上がりで1になります。

【10 ビットアドレスフォーマット選択時 (SARUy.FS = 1)】

- ICSR.SARyE ビットが1 (スレーブアドレス y 検出有効) の状態で、受信したスレーブアドレスが (11110b + SARUy.SVA[1:0]) の値と一致し、かつ、それに続くアドレスが SARLy レジスタの値と一致したとき、
AASy フラグは、そのフレームの SCL クロックの9クロック目の立ち上がりで1になります。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ストップコンディションが検出されたとき
- ICCR1.IICRST ビットに1を書いて、IIC リセットまたは内部リセットを行ったとき

【7 ビットアドレスフォーマット選択時 (SARUy.FS = 0)】

- ICSEr.SARyE ビットが 1 (スレーブアドレス y 検出有効) の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビット値と一致しなかったとき
AASy フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。

【10 ビットアドレスフォーマット選択時 (SARUy.FS = 1)】

- ICSEr.SARyE ビットが 1 (スレーブアドレス y 検出有効) の状態で、受信したスレーブアドレスが (11110b + SARUy.SVA[1:0]) の値と一致しなかったとき
AASy フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICSEr.SARyE ビットが 1 (スレーブアドレス y 検出有効) の状態で、受信したスレーブアドレスが (11110b + SARUy.SVA[1:0]) の値と一致し、かつ、それに続くアドレスが SARLy レジスタの値と一致しなかったとき
AASy フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。

GCA フラグ (ジェネラルコールアドレス検出フラグ)

GCA フラグは、ジェネラルコールアドレスが検出されたかどうかを示します。

[1 になる条件]

- ICSEr.GCAE ビットが 1 (ジェネラルコールアドレス検出有効) の状態で、受信したスレーブアドレスがジェネラルコールアドレス (0000 000b + 0[W]) と一致したとき
GCA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ストップコンディションが検出されたとき
- ICSEr.GCAE ビットが 1 (ジェネラルコールアドレス検出有効) の状態で、受信したスレーブアドレスがジェネラルコールアドレス (0000 000b + 0[W]) と一致しなかったとき
GCA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

DID フラグ (デバイス ID アドレス検出フラグ)

DID フラグは、デバイス ID アドレスが検出されたかどうかを示します。

[1 になる条件]

- ICSEr.DIDE ビットが 1 (デバイス ID アドレス検出有効) の状態で、スタートコンディションまたはリスタートコンディション検出直後に受信した第 1 フレームが (デバイス ID (1111 100b) + 0[W]) の値と一致したとき
DID フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ストップコンディションが検出されたとき
- ICSEr.DIDE ビットが 1 (デバイス ID アドレス検出有効) の状態で、スタートコンディションまたはリスタートコンディション検出直後に受信した第 1 フレームが (デバイス ID (1111 100b)) の値と一致しなかったとき
DID フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICSEr.DIDE ビットが 1 (デバイス ID アドレス検出有効) の状態で、スタートコンディションまたはリスタートコンディション検出直後に受信した第 1 フレームが (デバイス ID (1111 100b) + 0[W]) の値と一致し、かつ、第 2 フレームがスレーブアドレス 0 ~ 2 のすべてと一致しなかったとき
DID フラグは、第 2 フレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。

- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

HOA フラグ (ホストアドレス検出フラグ)

HOA フラグは、ホストアドレスが検出されたかどうかを示します。

[1 になる条件]

- IC SER.HOAE ビットが 1 (ホストアドレス検出有効) の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と一致したとき
HOA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 1 になります。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ストップコンディションが検出されたとき
- IC SER.HOAE ビットが 1 (ホストアドレス検出有効) の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と一致しなかったとき
HOA フラグは、そのフレームの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

34.2.10 I²C バスステータスレジスタ 2 (ICSR2)

アドレス IIC0.ICSR2 4005 3009h, IIC1.ICSR2 4005 3109h, IIC2.ICSR2 4005 3209h

	b7	b6	b5	b4	b3	b2	b1	b0
	TDRE	TEND	RDRF	NACKF	STOP	START	AL	TMOF
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TMOF	タイムアウト検出フラグ	0: タイムアウト未検出 1: タイムアウト検出	R/(W) (注1)
b1	AL	アービトレーションロストフラグ	0: アービトレーションロスト未発生 1: アービトレーションロスト発生	R/(W) (注1)
b2	START	スタートコンディション検出フラグ	0: スタートコンディション未検出 1: スタートコンディション検出	R/(W) (注1)
b3	STOP	ストップコンディション検出フラグ	0: ストップコンディション未検出 1: ストップコンディション検出	R/(W) (注1)
b4	NACKF	NACK 検出フラグ	0: NACK 未検出 1: NACK 検出	R/(W) (注1)
b5	RDRF	受信データフルフラグ	0: ICDRR レジスタに受信データなし 1: ICDRR レジスタに受信データあり	R/(W) (注1)
b6	TEND	送信終了フラグ	0: データ送信中 1: データ送信完了	R/(W) (注1)
b7	TDRE	送信データエンプティフラグ	0: ICDRT レジスタに送信データあり 1: ICDRT レジスタに送信データなし	R

注1. フラグをクリアするための0の書き込みのみ可能です。

TMOF フラグ (タイムアウト検出フラグ)

TMOF フラグは、SCLn ラインの状態が一定期間変化しないために、IIC がタイムアウトを検出したときに1になります。

[1になる条件]

- マスタモードまたはスレーブモード時に、ICFER.TMOE ビットが1 (タイムアウト検出機能有効) で、かつ、受信したスレーブアドレスが一致した状態で、ICMR2.TMOH、TMOL、TMOS ビットで指定した期間 SCLn ライン状態が変化しなかったとき

[0になる条件]

- 1を読んだ後、0を書いたとき
- ICCR1.IICRST ビットに1を書いて、IIC リセットまたは内部リセットを行ったとき

AL フラグ (アービトレーションロストフラグ)

AL フラグは、スタートコンディション発行時やアドレスおよびデータ送信時に、バス競合などが原因で、バス占有権がアービトレーションロストしたことを示します。

IIC は、送信中に SDA_n ラインのレベルを監視し、SDA_n ラインのレベルと出力中のビット値が一致していないと、AL フラグを1にすることで、バスが他のデバイスによって占有されていることを示します。さらに IIC は、本フラグをセットすることで、NACK 送信中またはデータ送信中に、アービトレーションロストが検出されたことも示します。

[1になる条件]

【マスタアービトレイションロスト検出有効時 (ICFER.MALE = 1)】

- マスタ送信モード時のデータ送信において、ACK 期間を除く SCL クロックの立ち上がりで出力した SDA 信号と SDA_n ライン上の信号の状態が一致しなかったとき
- ICCR2.ST ビットが 1 (スタートコンディション要求) の状態でスタートコンディションが検出されたとき、または、出力した SDA 信号と SDA_n ライン上の信号の状態が一致しなかったとき
- ICCR2.BBSY フラグが 1 の状態で、ICCR2.ST ビットが 1 (スタートコンディション要求) のとき

【NACK アービトレイションロスト検出有効時 (ICFER.NALE = 1)】

- 受信モードでの NACK 送信中に、ACK 期間において、内部の SDA 出力状態が SCL クロックの立ち上がりで SDA_n ラインレベルと一致しなかったとき

【スレーブアービトレイションロスト検出有効時 (ICFER.SALE = 1)】

- スレーブ送信モードでのデータ送信中に、ACK 期間を除き、内部の SDA 出力状態が SCL クロックの立ち上がりで SDA_n ラインレベルと一致しなかったとき

[0になる条件]

- 1 を読んだ後、0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

表 34.4 アービトレイションロスト発生要因と各アービトレイションロスト有効機能との関係

ICFER			ICSR2	エラー内容	アービトレイションロスト発生要因
MALE	NALE	SALE	AL		
1	x	x	1	スタートコンディション発行エラー	ICCR2.STが1の状態ですタートコンディション検出時に出力した SDA 信号と SDA _n ライン上の信号の状態が一致しなかったとき ICCR2.BBSYが1のときに、ICCR2.STを1にしたとき
			1	送信データ不一致	マスタ送信モードで、送信データ (スレーブアドレス含む) とバス状態が一致しなかったとき
x	1	x	1	NACK送信不一致	マスタまたはスレーブ受信モードで、NACK送信時にACKを検出したとき
x	x	1	1	送信データ不一致	スレーブ送信モードで、送信データとバス状態が一致しなかったとき

x : Don't care

START フラグ (スタートコンディション検出フラグ)

START フラグは、スタートコンディションまたはリスタートコンディションが検出されたかどうかを示します。

[1になる条件]

- スタートコンディションまたはリスタートコンディションが検出されたとき

[0になる条件]

- 1 を読んだ後、0 を書いたとき
- ストップコンディションが検出されたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

STOP フラグ (ストップコンディション検出フラグ)

STOP フラグは、ストップコンディションが検出されたかどうかを示します。

[1 になる条件]

- ストップコンディションが検出されたとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

NACKF フラグ (NACK 検出フラグ)

NACKF フラグは、NACK が検出されたかどうかを示します。

[1 になる条件]

- ICFER.NACKE ビットが 1 (転送中断許可) の状態で、送信モード時に受信デバイスからアクノリッジを受信しなかった (NACK を受信した) とき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. NACKF フラグが 1 になると IIC はデータ送受信動作を中断します。NACKF フラグが 1 の状態で送信モード時に ICDRT レジスタへの書き込みや、受信モード時に ICDRR レジスタの読み出しを行っても、データ送受信動作は許可されません。データ送受信動作を再開するには、NACKF フラグを 0 にしてください。

RDRF フラグ (受信データフルフラグ)

RDRF フラグは、IDCRR レジスタに受信データが含まれているかどうかを示します。

[1 になる条件]

- ICDRS レジスタから ICDRR レジスタに受信データが転送されたとき
RDRF フラグは、SCL クロックの 8 クロック目または 9 クロック目 (ICMR3.RDRFS ビットで選択) の立ち上がりで 1 になります。
- スタート (またはリスタート) コンディション検出後、受信したスレーブアドレスが一致し ICCR2.TRS ビットが 0 のとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ICDRR レジスタからデータを読んだとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

TEND フラグ (送信終了フラグ)

TEND フラグは、データ送信がまだ送信中であるか、完了したかを示します。

[1 になる条件]

- TDRE フラグが 1 の状態での SCL クロックの 9 クロック目の立ち上がり時

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- ICDRT レジスタへデータを書いたとき
- ストップコンディションが検出されたとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

TDRE フラグ (送信データエンプティフラグ)

TDRE フラグは、ICDRT レジスタに送信データが含まれているかどうかを示します。

[1 になる条件]

- ICDRT レジスタから ICDRS レジスタへデータ転送が行われ、ICDRT レジスタが空になったとき
- ICCR2.TRS ビットが 1 になったとき
- 受信したスレーブアドレスが一致し、TRS ビットが 1 のとき

[0 になる条件]

- ICDRT レジスタへデータを書いたとき
- ICCR2.TRS ビットが 0 になったとき
- ICCR1.IICRST ビットに 1 を書いて、IIC リセットまたは内部リセットを行ったとき

注. ICFER.NACKF ビットが 1 の状態で NACKF フラグが 1 になると IIC はデータ送受信動作を中断します。このとき、TDRE フラグが 0 (次の送信データがすでに書き込まれている状態) の場合、9 クロック目の立ち上がりで ICDRS レジスタへのデータ転送が行われて ICDRT レジスタは空になりますが、TDRE フラグは 1 になりません。

34.2.11 I²Cバスウェイクアップユニットレジスタ (ICWUR)

アドレス IIC0.ICWUR 4005 3016h

	b7	b6	b5	b4	b3	b2	b1	b0
	WUAE	WUIE	WUF	WUACK	—	—	—	WUAFA
リセット後の値	0	0	0	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	WUAFA	ウェイクアップアナログフィルタ追加選択	0: ウェイクアップアナログフィルタを追加しない 1: ウェイクアップアナログフィルタを追加する	R/W
b3-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	WUACK	ウェイクアップモード用ACK	IICR1.IICRSTビットとWUACKビットの組み合わせで、4つの応答モードから選択します。表 34.5を参照してください。	R/W
b5	WUF	ウェイクアップイベント発生フラグ	0: ウェイクアップ時にスレーブアドレス不一致 1: ウェイクアップ時にスレーブアドレス一致	R/W
b6	WUIE	ウェイクアップ割り込み要求許可	0: ウェイクアップ割り込み要求 (IIC0_WUI) を禁止 1: ウェイクアップ割り込み要求 (IIC0_WUI) を許可	R/W
b7	WUAE	ウェイクアップ機能有効	0: ウェイクアップ機能は無効 1: ウェイクアップ機能は有効	R/W

表 34.5 ウェイクアップモード

IICRST	WUACK	動作モード	機能
0	0	ノーマルウェイクアップモード1	SCLクロックの9クロック目でACK応答を行い、9クロック目の後でSCLのLowホールドを行う。
0	1	ノーマルウェイクアップモード2	即時ACK応答せず、SCLクロックの8クロック目と9クロック目の間でSCLのLowホールドを行う。SCLのLowホールドを解除し、SCLクロックの9クロック目でACK応答を行う。
1	0	コマンドリカバリモード	SCLクロックの9クロック目でACK応答を行い、SCLのLowホールドは行わない。
1	1	ECP応答モード	SCLクロックの9クロック目でNACK応答を行い、SCLのLowホールドは行わない。

WUFフラグ (ウェイクアップイベント発生フラグ)

WUFフラグは、ウェイクアップ時にスレーブアドレスが一致しているかどうかを示します。

[1になる条件]

- ウェイクアップモード時、スレーブアドレスが一致し、SCLクロックがLowホールドされた後、PCLKBが供給されたとき

[0になる条件]

- 1を読んだ後、0を書いたとき
- ICEビットが0でIICRSTビットが1のとき

34.2.12 I²Cバスウェイクアップユニットレジスタ 2 (ICWUR2)

アドレス IIC0.ICWUR2 4005 3017h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	WUSY F	WUAS YF	WUSE N
リセット後の値	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	WUSEN	ウェイクアップ機能同期許可	0: IIC非同期動作を許可 1: IIC同期動作を許可	R/W
b1	WUASYF	ウェイクアップ機能非同期動作ステータスフラグ	0: IIC同期回路動作状態 1: IIC非同期回路動作状態	R
b2	WUSYF	ウェイクアップ機能同期動作ステータスフラグ	0: IIC非同期回路動作状態 1: IIC同期回路動作状態	R
b7-b3	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W

WUSEN ビット (ウェイクアップ機能同期許可)

ウェイクアップ有効機能が有効 (ICWUR.WUE = 1) のとき、WUSEN ビットは、WUASYF フラグ (または WUSYF フラグ) との組み合わせで、PCLKB の動作 (同期動作/非同期動作) の切り替えに使用されます。

PCLKB の動作は、以下の場合に同期動作から非同期動作に切り替わります：

- WUASYF フラグが0の状態でも WUSEN ビットに0が書き込まれ、ICCR2.BBSY フラグが0のとき、PCLKB 非同期動作に切り替わった後、ウェイクアップイベントを検出すると、PCLKB の動作状態に関係なく、(PCLKB 停止状態で) 受信が実行される

PCLKB の動作は、以下の場合に非同期動作から同期動作に切り替わります：

- WUASYF フラグが1の状態でも WUSEN ビットに1が書き込まれ、ウェイクアップイベントを検出したとき。1が書き込まれると、WUASYF フラグはただちに0になる
- ウェイクアップイベントが未検出の状態でもストップコンディションを検出したとき

WUASYF フラグ (ウェイクアップ機能非同期動作ステータスフラグ)

ウェイクアップ有効機能が有効 (ICWUR.WUE = 1) のとき、IIC を PCLKB 非同期動作に切り替えることが可能です。

[1 になる条件]

- ICCR2.BBSY フラグが0の場合に、ICWUR.WUE ビットが1の状態でも WUSEN ビットを0にしたとき

[0 になる条件]

- ICWUR.WUE ビットが1の状態でもウェイクアップイベント検出後、WUSEN ビットに1が書き込まれたとき
- WUASYF フラグが1で ICWUR.WUE ビットも1の状態でもウェイクアップイベントを検出する前に、WUSEN ビットが1の状態でもストップコンディションが検出されたとき
- WUASYF フラグが1でウェイクアップイベントが ICWUR.WUE = 1 の状態で、WUSEN ビットに1が書き込まれたとき
- ICCR1.ICE = 0 かつ ICCRST = 1 (ICC リセット)
- ICWUR.WUE = 0

WUSYF フラグ (ウェイクアップ機能同期動作ステータスフラグ)

ウェイクアップ有効機能が有効 (ICWUR.WUE = 1) のとき、IIC を PCLKB 同期動作に切り替えることが可能です。本フラグを使用すると、WUASYF フラグが常に予約されます。

[1 になる条件]


- ICWUR.WUE ビットが 1 かつ WUSYF フラグが 0 の状態でウェイクアップイベント検出後、WUSEN ビットに 1 が書き込まれたとき
- WUASY フラグが 0、ICWUR.WUE ビットが 1 の状態でウェイクアップイベントを検出する前に、WUSEN ビットが 1 の状態でストップコンディションが検出されたとき
- ICCR1.ICE = 0 かつ ICCRST = 1 (ICC リセット)
- ICWUR.WUE = 0

[0 になる条件]

- ICCR2.BBSY フラグが 0 の場合に、ICWUR.WUE ビットが 1 の状態で WUSEN ビットを 0 にしたとき

34.2.13 スレーブアドレスレジスタ Ly (SARLy) (y = 0 ~ 2)

アドレス IIC0.SARL0 4005 300Ah, IIC1.SARL0 4005 310Ah, IIC2.SARL0 4005 320Ah,
IIC0.SARL1 4005 300Ch, IIC1.SARL1 4005 310Ch, IIC2.SARL1 4005 320Ch,
IIC0.SARL2 4005 300Eh, IIC1.SARL2 4005 310Eh, IIC2.SARL2 4005 320Eh



ビット	シンボル	ビット名	機能	R/W
b0	SVA0	10ビットアドレス最下位ビット	スレーブアドレス設定	R/W
b7-b1	SVA[6:0]	7ビットアドレス/10ビットアドレス下位ビット	スレーブアドレス設定	R/W

SVA0 ビット (10 ビットアドレス最下位ビット)

10 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 1)、SVA0 ビットは 10 ビットアドレスの最下位ビットとして機能します。また、SVA[6:0] ビットと組み合わせて 10 ビットアドレスの下位 8 ビットを形成します。

本ビットは、ICSER.SARyE ビットが 1 (SARLy および SARUy レジスタ有効) で、かつ SARUy.FS ビットが 1 の場合に有効です。SARUy.FS ビットまたは SARyE ビットが 0 の場合、本ビットの設定値は無視されます。

SVA[6:0] ビット (7 ビットアドレス/10 ビットアドレス下位ビット)

7 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 0)、SVA[6:0] ビットは 7 ビットアドレスとして機能します。10 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 1)、これらのビットは、SVA0 ビットと組み合わせて 10 ビットアドレスの下位 8 ビットを形成します。ICSER.SARyE ビットが 0 のとき設定値は無視されます。

34.2.14 スレーブアドレスレジスタ Uy (SARUy) (y = 0 ~ 2)

アドレス IIC0.SARU0 4005 300Bh, IIC1.SARU0 4005 310Bh, IIC2.SARU0 4005 320Bh,
IIC0.SARU1 4005 300Dh, IIC1.SARU1 4005 310Dh, IIC2.SARU1 4005 320Dh,
IIC0.SARU2 4005 300Fh, IIC1.SARU2 4005 310Fh, IIC2.SARU2 4005 320Fh



ビット	シンボル	ビット名	機能	R/W
b0	FS	7ビット/10ビットアドレスフォーマット選択	0: 7ビットアドレスフォーマット選択 1: 10ビットアドレスフォーマット選択	R/W
b2-b1	SVA[1:0]	10ビットアドレス上位ビット	スレーブアドレス設定	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

FS ビット (7 ビット/10 ビットアドレスフォーマット選択)

FS ビットは、スレーブアドレス y (SARLy および SARUy レジスタ) に対して、7 ビットアドレスフォーマットまたは 10 ビットアドレスフォーマットを選択します。

ICSER.SARyE ビットが 1 (SARLy および SARUy レジスタ有効) で、かつ SARUy.FS ビットが 0 の場合、スレーブアドレス y には 7 ビットアドレスフォーマットが選択されて、SARLy.SVA[6:0] ビットの設定値が有効になり、SVA[1:0] ビットと SARLy.SVA0 ビットの設定値は無視されます。

ICSER.SARyE ビットが 1 (SARLy および SARUy レジスタ有効) で、かつ SARUy.FS ビットが 1 の場合、スレーブアドレス y には 10 ビットアドレスフォーマットが選択されて、SVA[1:0] ビットおよび SARLy レジスタの設定値が有効になります。

ICSER.SARyE ビットが 0 (SARLy および SARUy レジスタ無効) の場合、SARUy.FS ビットの設定値は無効です。


SVA[1:0] ビット (10 ビットアドレス上位ビット)

10 ビットアドレスフォーマット選択時 (FS ビット = 1)、SVA[1:0] ビットは 10 ビットアドレスの上位 2 ビットとして機能します。

これらのビットは、ICSER.SARyE ビットが 1 (SARLy および SARUy レジスタ有効) で、かつ SARUy.FS ビットが 1 の場合に有効です。SARUy.FS ビットまたは SARyE ビットが 0 の場合、これらのビットの設定値は無視されます。

34.2.15 I²C バスビットレート Low レジスタ (ICBRL)

アドレス IIC0.ICBRL 4005 3010h, IIC1.ICBRL 4005 3110h, IIC2.ICBRL 4005 3210h



ビット	シンボル	ビット名	機能	R/W
b4-b0	BRL[4:0]	ビットレート Low 幅設定	SCL クロックの Low 幅	R/W
b7-b5	—	予約ビット	読むと 1 が読めます。書く場合、1 としてください。	R/W

ICBRL レジスタは、SCL クロックの Low 幅を設定する 5 ビットのレジスタです。ICBRL レジスタは、SCL 自動 Low ホールド機能 (34.9 SCL の自動 Low ホールド機能を参照) のデータセットアップ時間の生成にも使用されます。IIC をスレーブモードのみで使用する場合、ICBRL レジスタはデータセットアップ時間を超える値に設定する必要があります。(注 1)

ICBRL レジスタは、ICMR1.CKS[2:0] ビットで指定した内部基準クロックソース (IICφ) で Low 幅をカウントします。

デジタルノイズフィルタ回路の使用を許可 (ICFER.NFE ビット = 1) した場合、ICBRL レジスタにはノイズフィルタの段数 + 1 以上の値を設定してください。この段数については、ICMR3.NF[1:0] ビットの説明を参照してください。

- 注 1. データセットアップ時間 (t_{SU} : DAT)
- 250ns (~ 100kbps) : スタンダードモード (Sm)
 - 100ns (~ 400kbps) : ファストモード (Fm)
 - 50ns (~ 1Mbps) : ファストモードプラス (Fm+)

34.2.16 I²C バスビットレート High レジスタ (ICBRH)

アドレス IIC0.ICBRH 4005 3011h, IIC1.ICBRH 4005 3111h, IIC2.ICBRH 4005 3211h



ビット	シンボル	ビット名	機能	R/W
b4-b0	BRH[4:0]	ビットレート High 幅設定	SCL クロックの High 幅	R/W
b7-b5	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W

ICBRH レジスタは、SCL クロックの High 幅を設定する 5 ビットのレジスタです。ICBRH レジスタはマスターモードで有効になります。IIC をスレープモードのみで使用する場合、このレジスタの設定は不要です。

ICBRH レジスタは、ICMR1.CKS[2:0] ビットで選択された内部基準クロックソース (IICφ) で High 幅をカウントします。

デジタルノイズフィルタ回路を許可 (ICFER.NFE ビット = 1) した場合、ICBRH レジスタにはノイズフィルタの段数 + 1 以上の値を設定してください。この段数については、ICMR3.NF[1:0] ビットの説明を参照してください。

IIC 転送速度と SCL クロックのデューティ比は、下記の式 (1) ~ (5) で計算されます。

- ICFER.SCLE = 0 の場合
 転送速度 = $1 / \{[(BRH + 1) + (BRL + 1)] / IIC\phi + tr + tf\}$
 デューティ比 = $\{tr + [(BRH + 1) / IIC\phi]\} / \{tr + tf + [(BRH + 1) + (BRL + 1)] / IIC\phi\}$
- ICFER.SCLE = 1、ICFER.NFE = 0、CKS[2:0] = 000b (IICφ = PCLKB) の場合
 転送速度 = $1 / \{[(BRH + 3) + (BRL + 3)] / IIC\phi + tr + tf\}$
 デューティ比 = $\{tr + [(BRH + 3) / IIC\phi]\} / \{tr + tf + [(BRH + 3) + (BRL + 3)] / IIC\phi\}$
- ICFER.SCLE = 1、ICFER.NFE = 1、CKS[2:0] = 000b (IICφ = PCLKB) の場合
 転送速度 = $1 / \{[BRH + 3 + nf] + (BRL + 3 + nf) / IIC\phi + tr + tf\}$
 デューティ比 = $\{tr + [(BRH + 3 + nf) / IIC\phi]\} / \{tr + tf + [(BRH + 3 + nf) + (BRL + 3 + nf)] / IIC\phi\}$
- ICFER.SCLE = 1、ICFER.NFE = 0、CKS[2:0] ≠ 000b の場合
 転送速度 = $1 / \{[(BRH + 2) + (BRL + 2)] / IIC\phi + tr + tf\}$
 デューティ比 = $\{tr + [(BRH + 2) / IIC\phi]\} / \{tr + tf + [(BRH + 2) + (BRL + 2)] / IIC\phi\}$
- ICFER.SCLE = 1、ICFER.NFE = 1、CKS[2:0] ≠ 000b の場合
 転送速度 = $1 / \{[BRH + 2 + nf] + (BRL + 2 + nf) / IIC\phi + tr + tf\}$
 デューティ比 = $\{tr + [(BRH + 2 + nf) / IIC\phi]\} / \{tr + tf + [(BRH + 2 + nf) + (BRL + 2 + nf)] / IIC\phi\}$

注 1. IICφ = PCLKB × 分周比

注 2. SCLn ライン立ち上がり時間 (tr) および SCLn ライン立ち下がり時間 (tf) は、バスライン総容量 (Cb) とプルアップ抵抗 (Rp) に依存します。詳細については、NXP 社の I²C バス規格書を参照してください。

注 3. nf = ICMR3.NF ビットで選択したデジタルノイズフィルタの段数

表 34.6 SCLE = 0 のときの転送速度に対する ICBRH、ICBRL レジスタの設定例

転送速度 (kbps)	CKS[2:0]	BRH[4:0] (ICBRH)	BRL[4:0] (ICBRL)	PCLKB (MHz)	NF[1:0]	計算式
100	100b	14 (EEh)	17 (F1h)	60	—	(1)
400	010b	8 (E8h)	19 (F3h)	60	—	(1)
1000	000b	15 (EFh)	29 (FDh)	60	—	(1)

表 34.7 SCLE = 1かつNFE = 0のときの転送速度に対するICBRH、ICBRLレジスタの設定例


転送速度 (kbps)	CKS[2:0]	BRH[4:0] (ICBRH)	BRL[4:0] (ICBRL)	PCLKB (MHz)	NF[1:0]	計算式
100	100b	13 (EDh)	16 (F0h)	60	—	(4)
400	010b	7 (E7h)	18 (F2h)	60	—	(4)
1000	000b	13 (EDh)	27 (FBh)	60	—	(2)

表 34.8 SCLE = 1かつNFE = 1のときの転送速度に対するICBRH、ICBRLレジスタの設定例

転送速度 (kbps)	CKS[2:0]	BRH[4:0] (ICBRH)	BRL[4:0] (ICBRL)	PCLKB (MHz)	NF[1:0]	計算式
100	100b	11 (EBh)	14 (EEh)	60	01b	(5)
400	010b	5 (E5h)	16 (F0h)	60	01b	(5)
1000	000b	11 (EBh)	25 (F9h)	60	01b	(3)

34.2.17 I²C バス送信データレジスタ (ICDRT)

アドレス IIC0.ICDRT 4005 3012h, IIC1.ICDRT 4005 3112h, IIC2.ICDRT 4005 3212h




ICDRT レジスタは、I²C バスシフトレジスタ (ICDRS) の空きを検出すると、ICDRT レジスタに書き込まれた送信データを ICDRS レジスタへ転送し、送信モードでデータ送信を開始します。

ICDRT レジスタと ICDRS レジスタはダブルバッファ構造になっているため、ICDRS レジスタのデータ送信中に、次に送信するデータを ICDRT レジスタに書けば連続送信動作が可能です。

ICDRT レジスタは常に読み出し/書き込みが可能です。ICDRT レジスタへの送信データの書き込みは、送信データエンプティ割り込み (IICn_TXI) 要求が発生したときに行ってください。

34.2.18 I²C バス受信データレジスタ (ICDRR)

アドレス IIC0.ICDRR 4005 3013h, IIC1.ICDRR 4005 3113h, IIC2.ICDRR 4005 3213h




1 バイトのデータを受信すると、受信したデータは I²C バスシフトレジスタ (ICDRS) から ICDRR レジスタへ転送され、次のデータを受信可能にします。

ICDRS レジスタと ICDRR レジスタはダブルバッファ構造になっているため、ICDRS レジスタのデータ送信中に、すでに受信したデータを ICDRR レジスタから読めば連続受信動作が可能です。ICDRR レジスタに書き込むことはできません。ICDRR レジスタからの読み出しは、受信データフル割り込み (IICn_RXI) 要求が発生したときに行ってください。

現在のデータを ICDRR レジスタから読み出す前に (ICSR2.RDRF フラグが 1 の状態のまま) ICDRR レジスタが次の受信データを受け取ると、IIC は RDRF フラグが再び 1 になる前に自動的に SCL クロックを 1 クロックサイクル分 Low ホールドします。

34.2.19 I²C バスシフトレジスタ (ICDRS)



ICDRS レジスタは、データを送受信するための 8 ビットのシフトレジスタです。

送信時は、送信データが ICDRT レジスタから ICDRS レジスタへ転送されて、SDAn 端子からデータが送信されます。受信時は、1 バイトのデータ受信後に、データが ICDRS レジスタから ICDRR レジスタへ転送されます。ICDRS レジスタは、直接アクセスすることはできません。

34.3 動作説明

34.3.1 通信データフォーマット

I²C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジで構成されています。スタートコンディションまたはリスタートコンディションに続くフレームは、マスタデバイスの通信先であるスレーブデバイスを指定するアドレスフレームです。指定されたスレーブは、新たにスレーブが指定されるか、またはストップコンディションが発行されるまで有効です。

図 34.3 に I²C バスフォーマットを、図 34.4 に I²C バスタイミングを示します。




図 34.3 I²C バスフォーマット




図 34.4 I²C バスタイミング (SLA 設定値 = 7 ビットの場合)

- S: スタートコンディションを表します。SCLnラインがHighのとき、マスタデバイスがSDAnラインをHighからLowに変化させます。
- SLA: スレーブアドレスを表します。これによって、マスタデバイスがスレーブデバイスを選択します。
- R/W#: データ転送の方向を表します。R/W#が1のとき、スレーブデバイスからマスタデバイスの方向、R/W#が0のとき、マスタデバイスからスレーブデバイスの方向になります。
- A: アクノリッジを表します。受信デバイスがSDAnラインをLowにします。マスタ送信モード時はスレーブデバイスがアクノリッジを返します。マスタ受信モード時はマスタデバイスがアクノリッジを返します。
- A#: ノットアクノリッジを表します。受信デバイスがSDAnラインをHighにします。
- Sr: リスタートコンディションを表します。SCLnラインがHighのときに、セットアップ時間が経過した後、マスタデバイスがSDAnラインをHighからLowに変化させます。
- DATA: 送信データまたは受信データを示します。
- P: ストップコンディションを表します。SCLnラインがHighのときに、マスタデバイスがSDAnラインをLowからHighに変化させます。

34.3.2 初期設定

データの送受信を開始する前に、[図 34.5](#) に示す手順に従って IIC を初期化してください。

1. ICCR1.ICE ビットを 0 にして SCLn 端子と SDA_n 端子を非駆動状態します。
2. ICCR1.IICRST ビットを 1 にして、IIC リセットを行います。
3. ICCR1.ICE ビットを 1 にして内部リセットを起動し、ICSR1 レジスタの各フラグや内部状態を初期化します。
4. SARL_y、SARU_y、ICSER、ICMR1、ICBRH、ICBRL の各レジスタ ($y=0\sim 2$) を設定します。必要に応じて、それ以外のレジスタも設定します。IIC の初期設定は、[図 34.5](#) を参照してください。
5. 必要なレジスタの設定が完了したら、ICCR1.IICRST ビットを 0 にして IIC リセットを解除してください。

注. すでに IIC の初期化が完了している場合、この手順は不要です。




図 34.5 IIC の初期化フローチャート例

34.3.3 マスタ送信動作

マスタ送信動作では、マスタデバイスであるIICがSCLクロックと送信データ信号を出力し、スレーブデバイスがアクノリッジを返します。図 34.6 にマスタ送信の例を、図 34.7 ~ 図 34.9 にマスタ送信の動作タイミングを示します。

マスタ送信の設定および実行は以下の手順で行います。

1. 初期設定を行います。詳細は、34.3.2 初期設定を参照してください。
2. ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットを1 (スタートコンディション要求) にします。IIC はスタートコンディション要求を受け付けると、スタートコンディションを発行します。同時に、BBSY フラグと ICSR2.START フラグが自動的に1になり、ST ビットが自動的に0になります。このとき、ST ビットが1の状態ですスタートコンディションが検出され、かつ、SDA 出力状態の内部レベルと SDA_n ラインのレベルが一致していれば、IIC はST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST、TRS ビットが自動的に1になり、IIC はマスタ送信モードになります。TRS ビットが1になることにより、ICSR2.TDRE フラグが自動的に1になります。
3. ICSR2.TDRE フラグが1であることを確認した後、ICDRT レジスタに送信データ (スレーブアドレスと R/W# ビット) を書いてください。ICDRT レジスタに送信データを書くと、TDRE フラグは自動的に0になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが1になります。スレーブアドレスと R/W# ビットを含むバイトの送信後、送信された R/W# ビットの値に応じて TRS ビットの値が自動的に更新され、マスタ送信モードまたはマスタ受信モードが選択されます。R/W# ビットの値が0であったなら、IIC はマスタ送信モードの状態を継続します。このとき ICSR2.NACKF フラグが1であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、ICCR2.SP ビットに1を書いて、ストップコンディションを発行してください。
データを10ビットフォーマットのアドレスで送信する場合は、まず1回目のアドレス送信処理で ICDRT レジスタに1111 0b + スレーブアドレスの上位2ビットと W を書きます。2回目のアドレス送信処理では、ICDRT レジスタにスレーブアドレスの下位8ビットを書いてください。
4. ICSR2.TDRE フラグが1であることを確認した後、送信データを ICDRT レジスタに書いてください。なお、送信データの準備ができるまで、またはストップコンディションが発行されるまで、IIC は自動的に SCL_n ラインを Low にホールドします。
5. 送信データの全バイトを ICDRT レジスタに書いた後、ICSR2.TEND フラグが1に戻るまで待つてから、ICCR2.SP ビットを1 (ストップコンディション要求) にしてください。IIC は、ストップコンディション要求を受け付けると、ストップコンディションを発行します。ストップコンディション発行については、34.11.3 ストップコンディション発行動作を参照してください。
6. IIC はストップコンディションを検出すると、ICCR2.MST ビットと ICCR2.TRS ビットを自動的に0にして、スレーブ受信モードへ遷移します。さらにIICは、TDRE フラグと TEND フラグを自動的に0にして、ICSR2.STOP フラグを1にします。
7. ICSR2.STOP フラグが1であることを確認した後、次の転送動作のために、ICSR2.NACKF フラグと ICSR2.STOP フラグを0にしてください。




図 34.6 マスタ送信のフロー例




図 34.7 マスタ送信の動作タイミング (1) (7ビットアドレスフォーマット)




図 34.8 マスタ送信の動作タイミング (2) (10ビットアドレスフォーマット)




図 34.9 マスタ送信の動作タイミング (3)

34.3.4 マスタ受信動作

マスタ受信動作では、マスタデバイスである IIC が SCL クロックを出力し、スレーブデバイスからデータを受信して、アクノリッジを返します。最初に、対応するスレーブデバイスにスレーブアドレスを送信するため、手順のスレーブアドレスパートはマスタ送信モードで実行し、その後の手順はマスタ受信モードで実行します。

図 34.10 と図 34.11 にマスタ受信の例 (7 ビットアドレスフォーマットの場合) を、図 34.12 ~ 図 34.14 にマスタ受信の動作タイミングを示します。

マスタ受信の設定および実行は以下の手順で行います。

1. 初期設定を行います。詳細は、34.3.2 初期設定を参照してください。
2. ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットを 1 にしてスタートコンディションの発行を要求します。IIC はスタートコンディション要求を受け付けると、スタートコンディションを発行します。IIC がスタートコンディションを検出すると、BBSY フラグと ICSR2.START フラグが自動的に 1 になり、ST ビットは自動的に 0 になります。このとき、ST ビットが 1 の状態でスタートコンディションが検出され、かつ SDA 出力のレベルと SDA_n ラインのレベルが一致したとき、IIC は ST ビットで要求したスタートコンディション発行が正しく完了したと認識し、ICCR2.MST ビットと ICCR2.TRS ビットが自動的に 1 になって、IIC はマスタ送信モードになります。TRS ビットが 1 になることにより、ICSR2.TDRE フラグが自動的に 1 になります。
3. ICSR2.TDRE フラグが 1 であることを確認した後、ICDRT レジスタに送信データ (1 バイト目はスレーブアドレスと R/W# ビットの値を示す) を書いてください。ICDRT レジスタに送信データを書くと、TDRE フラグは自動的に 0 になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが 1 になります。スレーブアドレスと R/W# ビットを含むバイトが送信されると、送信された R/W# ビットの値に応じて ICCR2.TRS ビットの値が自動的に更新され、送信モードまたは受信モードが選択されます。R/W# ビットが 1 の場合、9 クロック目の立ち上がりで TRS ビットが 0 になり、IIC はマスタ受信モードになります。このとき TDRE フラグは 0 に、ICSR2.RDRF フラグは自動的に 1 になります。このとき ICSR2.NACKF フラグが 1 であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、ICCR2.SP ビットに 1 を書いて、ストップコンディションを発行してください。なお、10 ビットアドレスフォーマットでマスタ受信を行う場合は、まずマスタ送信で 10 ビットアドレスを送信した後、リスタートコンディションを発行します。その後、1111 0b (スレーブアドレスの上位 2 ビット) と R ビットを送信することで、IIC はマスタ受信モードになります。
4. ICSR2.RDRF フラグが 1 であることを確認した後、ICDRR レジスタをダミーリードします。これにより、IIC は SCL クロックの出力とデータ受信動作を開始します。
5. 1 バイトのデータの受信後、ICMR3.RDRFS ビットで選択した SCL クロックの 8 クロック目、あるいは 9 クロック目の立ち上がりで、ICSR2.RDRF フラグが 1 になります。このとき ICDRR レジスタを読むと、受信したデータを読むことができ、同時に RDRF フラグは自動的に 0 になります。また、SCL クロックの 9 クロック目のアクノリッジビットには、ICMR3.ACKBT ビットに設定した値が返信されます。次に受信するバイトが最後から 2 番目のバイトの場合、そのデータ (最後から 2 番目のバイト) を含む ICDRR レジスタを読む前に、ICMR3.WAIT ビットを 1 (WAIT あり) にしてください。これにより、手順 (6) の ICMR3.ACKBT ビットを 1 (NACK) にする処理が割り込みなどの他の処理によって遅れた場合でも、NACK 出力が可能になるとともに、最終バイトの受信時に 9 クロック目の立ち上がりで SCL_n ラインを Low に固定して、ストップコンディションの発行が可能になります。
6. ICMR3.RDRFS ビットが 0 で、かつスレーブデバイスに対して、次および最終バイトの転送でデータ受信が終了することを通知する必要がある場合は、ICMR3.ACKBT ビットを 1 (NACK) にしてください。
7. 最後から 2 番目のバイトを ICDRR レジスタから読み出した後、ICSR2.RDRF フラグが 1 であれば、ICCR2.SP ビットを 1 (ストップコンディション要求) にした後、ICDRR レジスタの最終バイトを読み出してください。ICDRR レジスタの読み出し時、IIC はウェイト状態から解除され、9 クロック目の Low 出力終了後または SCL_n ラインの Low ホールド解除後に、ストップコンディションを発行します。
8. IIC はストップコンディションを検出すると、ICCR2.MST ビットと ICCR2.TRS ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。また、ストップコンディションの検出によって、ICSR2.STOP フラグが 1 になります。
9. ICSR2.STOP フラグが 1 であることを確認した後、次の転送動作のために、ICSR2.NACKF フラグと ICSR2.STOP フラグを 0 にしてください。




図 34.10 マスタ受信のフローチャート例 (7ビットアドレスフォーマットで1または2バイト受信の場合)




図 34.11 マスタ受信のフローチャート例 (7ビットアドレスフォーマットで3バイト以上受信の場合)




図 34.12 マスタ受信の動作タイミング (1) (7 ビットアドレスフォーマットで RDRFS = 0 の場合)




図 34.13 マスタ受信の動作タイミング (2) (10 ビットアドレスフォーマットで RDRFS = 0 の場合)




図 34.14 マスタ受信の動作タイミング (3) (RDRFS = 0 の場合)

34.3.5 スレーブ送信動作

スレーブ送信動作では、マスタデバイスが SCL クロックを出力し、スレーブデバイスである IIC がデータを送信し、マスタデバイスがアクノリッジを返します。

図 34.15 にスレーブ送信の例を、図 34.16 ~ 図 34.17 にスレーブ送信の動作タイミングを示します。

スレーブ送信の設定および実行は以下の手順で行います。

1. 初期設定を行います。詳細は、34.3.2 初期設定を参照してください。
初期設定完了後、IIC は受信したスレーブアドレスが一致するまで待機状態となります。
2. スレーブアドレスが一致した後、IIC は対応する ICSR1.HOA, GCA, AAS_y フラグ (y=0~2) のいずれかを SCL クロックの 9 クロック目の立ち上がりで 1 にし、SCL クロックの 9 クロック目のアクノリッジビットに ICMR3.ACKBT ビットの設定値を出力します。このとき、受信した R/W# ビットの値が 1 であれば、IIC は ICCR2.TRS ビットと ICSR2.TDRE フラグの両方を 1 にすることで、自動的にスレーブ送信モードに切り替わります。
3. ICSR2.TEND フラグが 1 であることを確認した後、送信データを ICDRT レジスタに書いてください。このとき、ICFER.NACKF ビットが 1 の状態でマスタデバイスからアクノリッジを受信しなかった (NACK を受信した) 場合、IIC は次の転送動作を中断します。
4. ICSR2.NACKF フラグが 1 になるか、または最終送信データを ICDRT レジスタに書いた後、ICSR2.TDRE フラグが 1 の状態で、ICSR2.TEND フラグが 1 になるまで待ってください。ICSR2.NACKF フラグが 1 または TEND フラグが 1 の場合、IIC は SCL クロックの 9 クロック目の立ち下がり SCL_n ラインを Low にします。
5. ICSR2.NACKF フラグが 1 または ICSR2.TEND フラグが 1 の場合、終了処理のため ICDRR レジスタをダミーリードしてください。これによって SCL_n ラインが開放されます。
6. IIC はストップコンディションを検出すると、ICSR1.HOA、GCA、AAS_y フラグ (y=0~2)、ICSR2.TDRE、TEND フラグ、および ICCR2.TRS ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。
7. ICSR2.STOP フラグが 1 であることを確認した後、次の転送動作のために、ICSR2.NACKF フラグと ICSR2.STOP フラグを 0 にしてください。




図 34.15 スレーブ送信のフロー例




図 34.16 スレーブ送信の動作タイミング (1) (7 ビットアドレスフォーマット)




図 34.17 スレーブ送信の動作タイミング (2)

34.3.6 スレーブ受信動作

スレーブ受信動作では、マスタデバイスが SCL クロックと送信データを出力し、スレーブデバイスである IIC がアクノリッジを返します。

図 34.18 にスレーブ受信の例を、図 34.19 ~ 図 34.20 にスレーブ受信の動作タイミングを示します。

スレーブ受信の設定および実行は以下の手順で行います。

1. 初期設定を行います。詳細は、34.3.2 初期設定を参照してください。
初期設定完了後、IIC は受信したスレーブアドレスが一致するまで待機状態となります。
2. スレーブアドレスが一致した後、IIC は対応する ICSR1.HOA, GCA, AASy フラグ (y=0~2) のいずれかを SCL クロックの 9 クロック目の立ち上がりで 1 にし、SCL クロックの 9 クロック目のアクノリッジビットに ICMR3.ACKBT ビットの設定値を出力します。このとき、受信した R/W# ビットの値が 0 であれば、IIC はスレーブ受信モードを継続し、ICSR2.RDRF フラグを 1 にします。
3. ICSR2.STOP フラグが 0 であることと、ICSR2.RDRF フラグが 1 であることを確認し、ICDRR レジスタをダミーで読んでください。ダミーリードした値は、7 ビットアドレスフォーマット選択時はスレーブアドレス + R/W# ビット、10 ビットアドレスフォーマット選択時は下位 8 ビットアドレスです。
4. ICDRR レジスタが読み出されると、IIC は ICSR2.RDRF フラグを自動的に 0 にします。なお、ICDRR レジスタの読み出しが遅れて、RDRF フラグが 1 になった状態で次のバイトを受信すると、IIC は RDRF フラグが設定されるポイントの 1 つ手前の SCL クロックで SCLn ラインを Low にホールドします。この Low ホールドは ICDRR レジスタを読むことで解除され、IIC は SCLn ラインを開放します。ICSR2.STOP フラグが 1 で、かつ ICSR2.RDRF フラグが 1 の場合、全データの受信が完了するまで ICDRR レジスタを読み出してください。
5. IIC はストップコンディションを検出すると、ICSR1.HOA, GCA, AASy フラグ (y=0~2) を自動的に 0 にします。
6. ICSR2.STOP フラグが 1 であることを確認した後、次の転送動作のために ICSR2.STOP フラグを 0 にしてください。




図 34.18 スレーブ受信のフロー例




図 34.19 スレーブ受信の動作タイミング (1) (7 ビットアドレスフォーマットで RDRFS = 0 の場合)




図 34.20 スレーブ受信の動作タイミング (2) (RDRFS = 0 の場合)

34.4 SCL 同期回路

SCL クロック生成では、IIC が SCLn ラインの立ち上がりを検出すると、ICBRH レジスタで設定した High 幅のカウンタを開始し、カウンタが終了すると SCLn ラインを Low にします。また、IIC が SCLn ラインの立ち下がりを検出すると、ICBRL レジスタで設定した Low 幅のカウンタを開始し、カウンタが終了すると SCLn ラインを開放します。IIC はこのプロセスを繰り返すことによって、SCL クロックを生成します。

I²C バスをマルチマスタで使用する場合、他のマスタデバイスとの競合により SCL クロック同士が衝突する場合があります。SCL クロックが衝突した場合、マスタデバイスは SCL 信号の同期化を行う必要があります。この SCL 信号の同期はビットごとに行う必要があるため、IIC はマスタモード時に SCLn ラインを監視することで、ビットごとに SCL クロック信号の同期を取る SCL 同期回路を備えています。

IIC が SCLn ラインの立ち上がりエッジを検出して、ICBRH レジスタで指定した High 幅のカウンタを開始し、他のマスタデバイスが生成している SCL 信号によって SCLn ラインのレベルが Low になると、IIC は以下の処理を実行します。

1. 立ち下がりエッジを検出すると、カウンタを停止します。
2. SCLn ラインのレベルを Low に変化させます。
3. ICBRL レジスタで指定した Low 幅のカウンタを開始します。

Low 幅のカウンタが終了すると、IIC は、SCLn ラインのレベルを Low にするのを停止し、SCLn ラインを開放します。他のマスタデバイスからの SCL クロック信号の Low 幅が、IIC 側で設定した Low 幅よりも長いと、SCL 信号の Low 幅が延長されます。他のマスタデバイスの Low 幅出力が終了すると、SCLn ラインの解放によって SCL クロック信号が立ち上がります。IIC が SCL クロックの Low 幅の出力を終了すると、SCLn ラインが開放され、SCL クロックが立ち上がります。すなわち、マルチマスタによる SCL 信号衝突時の SCL 信号の High 幅は、High 幅の短いクロックに同期化され、SCL 信号の Low 幅は、Low 幅の長いクロックに同期化されます。なお、この SCL 信号同期は、ICFER.SCLE ビットが 1 のときのみ有効です。




図 34.21 IIC の SCL クロック生成および SCL 同期化動作

34.5 SDA出力遅延機能

IICモジュールはSDA出力遅延機能を備えています。SDA出力遅延機能は、すべてのSDA出力タイミング（スタート/リスタート/ストップコンディションの発行、データ出力、ACK/NACK出力）を遅延させることができます。

この機能は、SCL信号の立ち下がり検出からSDA出力を遅延させ、SCLクロックがLowである期間中に確実にSDA信号が出力されるようにします。この方法により、SMBus仕様の最小データホールド時間（300ns）の要件を満たして、通信デバイスの誤動作を防止できるようになります。このSDA出力遅延機能は、ICMR2.SDDL[2:0]ビットが000b以外のとき有効で、SDDL[2:0]ビットが000bのとき無効です。

SDA出力遅延機能が有効のとき、たとえばICMR2.DLCSビットは、IICモジュール用の内部基本クロック（IICφ）とその2分周クロック（IICφ/2）のどちらをSDA出力遅延カウンタのクロックソースとして使用するかを選択します。カウンタは、ICMR2.SDDL[2:0]ビットに設定されたサイクル数をカウントします。遅延カウントに達すると、IICモジュールはSDAライン上で必要な出力（スタート/リスタート/ストップコンディション、データ、ACK/NACK信号）を行います。




図 34.22 SDA出力遅延機能

34.6 デジタルノイズフィルタ回路

SCL_n 端子および SDA_n 端子の状態は、内部からはアナログノイズフィルタ回路およびデジタルノイズフィルタ回路を通じて確認できます。図 34.23 にデジタルノイズフィルタ回路のブロック図を示します。

IIC に内蔵されているデジタルノイズフィルタ回路は、4 段の直列に接続されたフリップフロップ回路と一致検出回路で構成されています。

デジタルノイズフィルタの有効段数は ICMR3.NF[1:0] ビットで選択します。ノイズ除去能力は、選択した有効段数に応じて 1IIC ϕ ~ 4IIC ϕ サイクル分となります。

SCL_n 端子入力信号（または SDA_n 端子入力信号）は IIC ϕ の立ち下がりでもサンプリングされます。入力信号レベルが、ICMR3.NF[1:0] ビットで選択した有効なフリップフロップ回路段数の出力レベルと一致したとき、その信号レベルが後続の段数に伝えられます。一致しない場合は前のレベルを保持します。

なお、内部動作クロック (PCLKB) の周波数と転送速度の比が小さい場合、たとえば PCLKB = 4MHz 時の 400kbps データ転送では、デジタルノイズフィルタは有効信号をノイズとして処理する可能性があります。そのような場合は、ICFER.NFE ビットを 0 にすることでデジタルノイズフィルタ回路を無効にし、アナログノイズフィルタ回路のみを使用することが可能です。




図 34.23 デジタルノイズフィルタ回路のブロック図

34.7 アドレス一致検出機能

IICは、ジェネラルコールアドレス、ホストアドレスの他に3種類の固有のスレーブアドレスの設定が可能です。またスレーブアドレスには、7ビットアドレスまたは10ビットアドレスを設定できます。

34.7.1 スレーブアドレス一致検出機能

IICは3種類の固有のスレーブアドレスの設定が可能であり、それぞれに対してスレーブアドレス検出機能を備えています。ICSER.SARyEビット ($y=0\sim 2$) が1のとき、SARUyおよびSARLyレジスタ ($y=0\sim 2$) に設定されたスレーブアドレスを検出できます。

IICが設定されたスレーブアドレス一致を検出すると、対応するICSR1.AASyフラグ ($y=0\sim 2$) がSCLクロックの9クロック目の立ち上がりで1になり、続くR/W#ビットによりICSR2.RDRFフラグまたはICSR2.TDREフラグが1になります。これによって、受信データフル割り込み (IICn_RXI) または送信データEMPTY割り込み (IICn_TXI) を発生させることができます。どのスレーブアドレスが指定されたかはAASyフラグで識別できます。

図 34.24 ~ 図 34.26 に AASy フラグが 1 になるタイミングを 3 つのケースで示します。




図 34.24 AASy フラグが 1 になるタイミング (7 ビットアドレスフォーマット)




図 34.25 AASy フラグが 1 になるタイミング (10 ビットアドレスフォーマット)




図 34.26 AASy フラグが 1 または 0 になるタイミング (7 ビット / 10 ビットアドレスフォーマット混在)

34.7.2 ジェネラルコールアドレス検出機能

IIC は、ジェネラルコールアドレス (0000 000b + 0[W]) の検出機能を備えています。この機能は、ICSER.GCAE ビットを 1 にすることで有効になります。

スタートコンディションまたはリスタートコンディション発行後に受信したアドレスが 0000 000b + 1[R] (開始バイト) の場合は、IIC はスレーブアドレスの内容はすべて 0 であるとみなし、ジェネラルコールアドレスは認識しません。

IIC がジェネラルコールアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりで ICSR1.GCA フラグと ICSR2.RDRF フラグが 1 になります。これによって、受信データフル割り込み (IICn_RXI) が発生します。GCA フラグを確認することで、ジェネラルコールアドレスが送信されたことを確認できます。

なお、ジェネラルコールアドレス検出後の動作は、通常のスレーブ受信動作と同じです。




図 34.27 ジェネラルコールアドレス受信時に GCA フラグが 1 になるタイミング

34.7.3 デバイス ID アドレス検出機能

IIC では、I²C バスの仕様 (リビジョン 03) に準拠したデバイス ID アドレスの検出が可能です。ICSER.DIDE ビットを 1 にした状態で、スタートコンディションまたはリスタートコンディション発行後の 1 バイト目に 1111 100b を受信すると、IIC はこのアドレスをデバイス ID アドレスと認識し、続く R/W# ビットが 0 のとき、SCL クロックの 9 クロック目の立ち上がりで ICSR1.DID フラグを 1 にした後、2 バイト目以降と自スレーブアドレスとの比較動作を行います。この 2 バイト目以降のアドレスがスレーブアドレスレジスタの値と一致した場合、IIC は対応する ICSR1.AASy フラグ (y=0~2) を 1 にします。

スタートコンディションまたはリスタートコンディション発行後の 1 バイト目が再びデバイス ID アドレス (1111 100b) と一致し、続く R/W# ビットが 1 のとき、IIC は続く 2 バイト目以降はアドレス比較を行わず、ICSR2.TDRE フラグを 1 にします。

デバイス ID アドレス検出機能では、IIC スレーブアドレスと一致しなかった場合、あるいは IIC スレーブアドレスが一致し、リスタートコンディションの検出後のアドレスがデバイス ID アドレスと一致しなかった場合、IIC は DID フラグを 0 にします。スタートコンディションまたはリスタートコンディション検出後の 1 バイト目がデバイス ID アドレス (1111 100b) と一致し、かつ R/W# ビットが 0 の場合は、IIC は DID フラグを 1 にして、続く 2 バイト目以降を IIC のスレーブアドレスと比較します。R/W# ビットが 1 の場合、DID フラグは前値の状態を継続し、IIC は 2 バイト目以降の比較を行いません。このようにして、TDRE = 1 の確認後、DID フラグを読むことで、デバイス ID アドレスを受信したことを確認することが可能です。

なお、一連のデバイス ID フィールド受信後にホストに送信するデバイス ID フィールドとして必要な情報 (3 バイトデータ: メーカー情報 [12 ビット] + 部品識別 [9 ビット] + リビジョン [3 ビット]) を、通常の送信データとして準備しておいてください。デバイス ID フィールドに含める必要のある情報については、NXP 社にお問い合わせください。




図 34.28 デバイス ID 受信時の AASy および DID フラグのセット/クリアタイミング

34.7.4 ホストアドレス検出機能

IICは、SMBus動作時のホストアドレス検出機能を備えています。ICMR3.SMBSビットが1のときICSER.HOAEビットを1にすると、スレーブ受信モード (ICCR2.MST、TRSビット=00b) 時に、ホストアドレス (0001 000b) の検出が可能です。

IICがホストアドレスを検出すると、SCLクロックの9クロック目の立ち上がりでICSR1.HOAフラグが1になり、R/W#ビットが0 (Wrビット) のとき、ICSR2.RDRFフラグが1になります。これによって、受信データフル割り込み (IICn_RXI) が発生します。HOAフラグは、他のデバイスからホストアドレスが送信されたことを示します。

なお、ホストアドレス (0001 000b) に続くビットが読み出しビット (R/W#ビット=1) の場合にも、ホストアドレスの検出が可能です。ホストアドレス検出後の動作は、通常のスレーブ動作と同じです。




図 34.29 ホストアドレス受信時に HOA フラグが1になるタイミング

34.8 ウェイクアップ機能

IICは、MCUをソフトウェアスタンバイモードから通常動作に遷移させるウェイクアップ機能を備えています。ウェイクアップ機能は、システムクロック停止時にデータの受信を許可し、受信データのスレーブアドレスが一致した場合にウェイクアップ割り込み信号を生成します。この割り込み信号が、通常動作への復帰をトリガします。

ウェイクアップ機能には、下記の4つの動作モードがあります。

- ノーマルウェイクアップモード1
- ノーマルウェイクアップモード2
- コマンドリカバリモード
- EEP 応答モード

表 34.9 に各モードの動作を示します。

表 34.9 ウェイクアップ動作モード

動作モード	ACK応答タイミング	ウェイクアップ前のACK応答	ウェイクアップ時のSCL状態
ノーマルウェイクアップモード1	ウェイクアップ前	ACK	Lowに固定
ノーマルウェイクアップモード2	ウェイクアップ後	ウェイクアップ前：応答なし ウェイクアップ後：ACK応答	Lowに固定
コマンドリカバリモード	ウェイクアップ前	ACK	解放
EEP 応答モード	ウェイクアップ前	NACK	解放

ウェイクアップ機能使用時の注意事項

1. ウェイクアップ割り込みによってソフトウェアスタンバイモードから通常動作へ遷移させた後、ウェイクアップ機能を無効 (WUE=0) にしてください。
2. WUF が 0 の場合は、ウェイクアップ割り込みによってシステムクロックが回復しても、IIC レジスタの内容を変更しないでください。WUF が 1 であることを確認してから、レジスタ設定を行ってください。
3. ソフトウェアスタンバイモードへ遷移する前に、WUE、WUIE ビットを 1 に、MST、TRS ビットを 0 (スレーブ受信モード) にしてください。
4. BBSY が 1 のときは、ソフトウェアスタンバイモードにしないでください。
5. ウェイクアップ機能は、スレーブアドレスレジスタ SARL0 の 7 ビットスレーブアドレス、ジェネラルコールアドレス、およびホストアドレスをサポートしています。10 ビットスレーブアドレス、SARL1、SARL2 はサポートされていません。
6. ウェイクアップ機能を有効にする場合、ICIER レジスタの TIE、TEIE、RIE、NAKIE、SPIE、STIE、ALIE、および TMOIE の各ビットで選択可能な割り込みは禁止してください。
7. ウェイクアップ機能を有効にする場合、タイムアウト機能を使用しないでください。
8. ウェイクアップ割り込み以外の割り込み (IRQn など) で、ソフトウェアスタンバイモードからの遷移がトリガされると、WUF フラグは 1 になりません。図 34.31 および図 34.36 に示す処理に従ってください。

34.8.1 ノーマルウェイクアップモード 1

以下では、ノーマルウェイクアップモード1の動作、タイミング、および動作例について説明します。

ノーマルウェイクアップモードでは、スレーブアドレスの一致によってトリガされたウェイクアップ割り込みにより、以下のような通常動作への遷移が行われます。

ウェイクアップ前 : IIC の自スレーブアドレスとともに受信したデータに対して ACK を送信する。

ウェイクアップ中 : SCL の 9 クロック目で ACK 応答を行ってから、SCL の Low ホールドを行う。(注 1)

ウェイクアップ後 : 通常動作が継続する。

スレーブアドレスが不一致の場合、SCL の 9 クロック目の立ち下がり後に SCL ラインの Low ホールドは行われず、スレーブ動作が継続します。

図 34.30 に動作例を、図 34.32 に詳細なタイミングを示します。

注 1. ウェイクアップ中の 9 クロック目と 1 クロック目の間では、WAIT = 1 は無効です。

ウェイクアップ割り込み以外の割り込み (IRQn など) で、ソフトウェアスタンバイモードからの遷移がトリガされると、WUF フラグは 1 になりません。図 34.31 に動作例を示します。




図 34.30 ノーマルウェイクアップモード1の動作例 (スレープアドレス一致時のウェイクアップ割り込みによるウェイクアップの場合)

注. [ウェイクアップ機能使用時の注意事項](#)を参照してください。





図 34.31 ノーマルウェイクアップモード 1 および 2 の動作例 (IIC ウェイクアップ割り込み以外の割り込み (たとえば IRQn) によるウェイクアップの場合)

注. IIC 初期設定の詳細は、[34.3.2 初期設定](#) を参照してください。



34.8.2 ノーマルウェイクアップモード2

以下では、ノーマルウェイクアップモード2の動作、タイミング、および動作例について説明します。

スレーブアドレスの一致によってトリガされたウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。

ウェイクアップ前：IICの自スレーブアドレスとともに受信したデータに対してSCLの8クロック目の終わりまで応答しない。

ウェイクアップ中：8クロック目と9クロック目の間でSCLラインのLowホールドを行う。

ウェイクアップ後：SCLの9クロック目でACKを返し、通常動作が継続する。

スレーブアドレスが不一致の場合、SCLの8クロック目の後にSCLラインのLowホールドは行われず、スレーブ動作が継続します。

図 34.34 に詳細なタイミングを、図 34.33 に動作例を示します。

ウェイクアップ割り込み以外の割り込み (IRQn など) で、ソフトウェアスタンバイモードからの遷移がトリガされると、WUFフラグは1になりません。図 34.31 に示す処理に従ってください。




図 34.33 ノーマルウェイクアップモード2の動作例 (スレーブアドレス一致時のウェイクアップ割り込みによるウェイクアップの場合)

注. ウェイクアップ機能使用時の注意事項を参照してください。




図 34.34 ノーマルウェイクアップモード2のタイミング

34.8.3 コマンドリカバリモードとEEP応答モード（特殊ウェイクアップモード）

以下では、コマンドリカバリモードとEEP応答モードの動作、タイミング、および動作例について説明します。

コマンドリカバリモードとEEP応答モードでは、ウェイクアップ期間中（SCLの9クロック目の立ち上がり後）にSCLラインのLowホールドは行われません。したがって、他のIICデバイスはこの期間にI²Cバスを利用できます。

スレーブアドレスの一致によってトリガされたウェイクアップ割り込みにより、以下のように通常動作への遷移が行われます。

ウェイクアップ前：IICの自スレーブアドレスとともに受信したデータに対してACK（コマンドリカバリモードの場合）またはNACK（EEP応答モードの場合）を返す。

ウェイクアップ中：SCLラインのLowホールドを行わない。

ウェイクアップ後：IICの初期設定後、通常動作が継続する。

スレーブアドレスが不一致の場合、スレーブ動作が継続します。

- 注． ウェイクアップ中にSCLラインのLowホールドは行われないので、スレーブアドレスの後続データは送受信できません。
- 注． コマンドリカバリモードとEEP応答モードは、内部リセット状態（ICE = IICRST = 1）です。したがって、スレーブアドレスが一致しても、ICSR1レジスタのHOA、GCA、ASS0、ASS1、およびASS2の各フラグは設定されません。

ウェイクアップ割り込み以外の割り込み（IRQnなど）で、ソフトウェアスタンバイモードからの遷移がトリガされると、WUFフラグは1になりません。図 34.36 に示す処理に従ってください。




図 34.35 コマンドリカバリモードとEEP 応答モードの動作例 (スレーブアドレス一致時のウェイクアップ割り込みによるウェイクアップの場合)

注. ウェイクアップ機能使用時の注意事項を参照してください。




図 34.36 コマンドリカバリモードと EEP 応答モードの動作例 (IIC ウェイクアップ割り込み以外の割り込み (たとえば IRQn) によるウェイクアップの場合)

注 . IIC 初期設定の詳細は、34.3.2 初期設定を参照してください。




図 34.37 コマンドリカバリモードとEEP 応答モードのタイミング

34.8.4 WFI コマンドの実行に関する注意事項

図 34.30、図 34.33、図 34.35 に示すウェイクアップモードの動作例では、BBSY = 0 を設定してから WFI コマンドを実行するまでの間は、スタートコンディションを発行しないようにしてください。

この間にスタートコンディションを発行すると、先頭データブロックの 1 バイト目の受信後に NACK が返されます。その後、スタートコンディションまたはリスタートコンディションの検出によって、ウェイクアップ機能が有効になります。

34.9 SCLの自動Lowホールド機能

34.9.1 送信データの誤送信防止機能

IICが送信モード (ICCR2.TRS ビット=1) のとき、I²Cバス送信データレジスタ (ICDRT) にデータが書かれていない場合で、I²Cバスシフトレジスタ (ICDRS) が空の場合、以下に示す区間、自動的に SCLn ラインの Low ホールドを行います。この Low ホールドは、送信データの書き込みが行われるまでの期間 Low 区間を延長し、意図しない送信データの誤送信を防止します。

マスタ送信モード

- スタートコンディション/リスタートコンディション発行後の Low 区間
- 9クロック目と1クロック目の間の Low 区間

スレーブ送信モード

- 9クロック目と1クロック目の間の Low 区間




図 34.38 送信モード時の自動 Low ホールド動作

34.9.2 NACK 受信転送中断機能

この機能は、送信モード時 (ICCR2.TRS ビット = 1)、NACK を受信した場合に転送動作を中断します。この機能は、ICFER.NACKF ビットが 1 のとき有効になります。NACK 受信時にすでに次の送信データが書き込まれていた場合 (ICSR2.TDRE フラグ = 0)、SCL クロックの 9 クロック目の立ち下がり、次のデータ送信を自動的に中断します。これによって、次送信データの MSB が 0 の場合、SDAn ライン Low 出力固定を防止することが可能です。

この機能によって転送動作が中断された場合 (ICSR2.NACKF フラグ = 1)、以後の送受信動作は行われません。送受信動作を再開するには、NACKF フラグを 0 にする必要があります。マスタ送信モードでは、リスタートコンディションまたはストップコンディション発行後に、NACKF フラグを 0 にしてから、再度スタートコンディションを発行してください。




図 34.39 NACK 受信時のデータ転送中断動作 (NACKF = 1 の場合)

34.9.3 受信データ取りこぼし防止機能

受信モード時 (ICCR2.TRS ビット=0) に、受信データフル (ICSR2.RDRF フラグ=1) の状態で受信データ (ICDRR レジスタ) の読み出しが 1 転送フレーム以上遅れるなどの応答処理遅延が発生した場合、IIC は次のデータ受信の直前で自動的に SCLn ラインの Low ホールドを行い、受信データの取りこぼしを防止します。

この機能は、最終受信データの読み出し処理が遅れて、その間にストップコンディションが発行され、IIC スレーブアドレスが指定された場合でも有効です。ストップコンディション発行後に自スレーブアドレスとの不一致が発生した場合は、IIC は SCLn ラインの Low ホールドを行わないため、本機能によって他の通信を妨げることはありません。

また、ICMR3 レジスタの WAIT ビットと RDRFS ビットの組み合わせにより、SCLn ラインが Low ホールドされる期間を選択できます。

(1) WAIT ビットによる 1 バイト受信動作 / 自動 Low ホールド機能

ICMR3.WAIT ビットを 1 にすると、IIC は WAIT ビット機能を用いた 1 バイト受信動作を行います。また、ICMR3.RDRFS ビットが 0 の場合、SCL クロックの 8 クロック目の立ち下がりから 9 クロック目の立ち下がりまでの期間、IIC はアクノリッジビットに対し自動的に ICMR3.ACKBT ビットの内容を送出し、9 クロック目の立ち下がりを検出すると、WAIT ビット機能を用いて自動的に SCLn ラインの Low ホールドを行います。この Low ホールドは、ICDRR レジスタからデータを読み出すことで解除されます。そのため 1 バイトごとの受信動作が可能となります。

なお WAIT ビット機能は、マスタ受信モードまたはスレーブ受信モード時に、ジェネラルコールアドレスとホストアドレスを含む IIC スレーブアドレスとの一致があった以降の受信フレームから有効になります。

(2) RDRFS ビットによる 1 バイト受信動作 (ACK/NACK 送出制御) / 自動 Low ホールド機能

ICMR3.RDRFS ビットを 1 にすると、IIC は RDRFS ビット機能を用いた 1 バイト受信動作を行います。RDRFS ビットを 1 にすると、SCL の 8 クロック目の立ち上がりで ICSR2.RDRF フラグが 1 (受信データフル) になり、8 クロック目の立ち下がりですべて自動的に SCLn ラインの Low ホールドが行われます。この Low ホールドは、ICMR3.ACKBT ビットに値を書き込むことで解除されますが、ICDRR レジスタからデータを読み出しても解除されません。そのため、1 バイトごとに受信したデータの内容に応じて ACK/NACK の送信を制御することにより、受信動作が可能となります。

なお RDRFS ビット機能は、マスタ受信モードまたはスレーブ受信モード時に、ジェネラルコールアドレスとホストアドレスを含む IIC スレーブアドレスとの一致があった以降の受信フレームから有効になります。




図 34.40 受信モード時の自動 Low ホールド動作 (RDRFS および WAIT ビットの使用)

34.10 アービトレーションロスト検出機能

IICにはI²Cバス規格で定められている通常のアービトレーションロスト検出機能の他に、スタートコンディションの二重発行防止機能、NACK送信時のアービトレーションロスト検出機能やスレーブ送信モードにおけるアービトレーションロスト検出機能も備えています。

34.10.1 マスタアービトレーションロスト検出機能 (MALEビット)

IICはスタートコンディション発行の際、SDAnラインをLowにします。ただし、これよりも早く他のマスタデバイスがスタートコンディションを発行してSDAnラインをLowにした場合、IICは自身のスタートコンディションをエラーと判断し、これをアービトレーションロストとみなします。他のマスタデバイスによる転送の方が優先されます。同様に、バスビジー (ICCR2.BBSYフラグ=1) の状態でICCR2.STビットを1にすることでスタートコンディション発行を要求すると、IICはこれをスタートコンディションの二重発行エラーと判断し、自身がアービトレーションロストを発生させたとみなします。この機能は、転送中のスタートコンディション発行により転送の失敗を防止します。

スタートコンディション発行が正常に行われた場合、アドレスビットを含む送信データ (内部のSDA出力レベル) とSDAnラインのレベルが不一致 (内部SDA出力がHigh出力、すなわちSDAn端子がハイインピーダンス状態であれば、SDAnラインにLowが検出されたとき) の場合、IICはアービトレーションロストを発生させます。

マスタアービトレーションロストが発生した後、IICはただちにスレーブ受信モードへ遷移します。このとき、ジェネラルコールアドレスを含むスレーブアドレスが自身のアドレスと一致していれば、IICはスレーブ動作を継続します。

なお、マスタアービトレーションロストは、ICFER.MALEビットが1 (マスタアービトレーションロスト検出有効) の状態で、以下に示す条件が成立したとき検出されます。

[マスタアービトレーションロスト条件]

- ICCR2.BBSYフラグが0の状態(ICCR2.STビットを1にしてスタートコンディションを発行した後、SDAの内部出力レベルとSDAnラインのレベルが不一致のとき (スタートコンディション発行エラー))
- ICCR2.BBSYフラグが1の状態(ICCR2.STビットを1にしたとき (スタートコンディション二重発行エラー))
- マスタ送信モード時 (ICCR2.MST、TRSビット=11b)、アクノリッジを除く送信データ (内部のSDA出力レベル) とSDAnラインのレベルが不一致のとき




図 34.41 マスタアビトラージョンロスト検出の動作例 (MALE = 1 の場合)




図 34.42 スタートコンディション発行時のアビトラージョンロスト (MALE = 1 の場合)

34.10.2 NACK 送信中のアービトレーションロスト検出機能 (NALE ビット)

この機能は、受信モードで NACK 送信時に、内部の SDA 出力レベルと SDA_n ラインのレベルが不一致の場合、本機能はアービトレーションロストを発生させます。マルチマスタのシステムにおいて、2 つ以上のマスタデバイスが同じスレーブデバイスから同時にデータを受信するとき、NACK 送信と ACK 送信の衝突が原因で、アービトレーションロストが発生します。このような衝突は、複数のマスタデバイスが 1 つのスレーブデバイスに対して同じ情報を送受信する際に生じます。図 34.43 に、NACK 送信中のアービトレーションロスト検出の動作例を示します。




図 34.43 NACK 送信中のアービトレーションロスト検出の動作例 (NALE = 1 の場合)

以下では、2 つのマスタデバイス (マスタ A、B) と 1 つのスレーブデバイスがバス上に接続されている場合を例に挙げてアービトレーションロストを説明します。マスタ A はスレーブデバイスから 2 バイト受信、マスタ B はスレーブデバイスから 4 バイト分のデータ受信を行うものとします。

マスタ A とマスタ B が同時にスレーブデバイスにアクセスした場合、スレーブアドレスが同じであるため、スレーブデバイスアクセス中にマスタ A にも B にもアービトレーションロストは発生しません。マスタ A とマスタ B は、どちらもバス権を取得したものと認識して動作します。ここでマスタ A は、スレーブデバイスから最終バイトである 2 バイト分の受信が完了した時点で NACK を送信します。一方マスタ B は、スレーブデバイスからの受信データが必要な 4 バイト受信に満たないため ACK 送信を行います。

このときマスタ A の NACK 送信とマスタ B の ACK 送信の衝突が発生します。一般的に、このような衝突が発生した場合、マスタ A はマスタ B が出した ACK 送信を検出できずにストップコンディションを発行します。このストップコンディションの発行は、マスタ B の SCL クロック出力と競合し、通信を中断させます。

IIC は、NACK 送信時に ACK を受信した場合、他のマスタデバイスと競合負けが発生したことを検知し、アービトレーションロストを発生させることができます。NACK 送信時にアービトレーションロストが発生すると、IIC はただちにスレーブ一致状態を解除して、スレーブ受信モードへ遷移します。この機能は、ストップコンディション発行を未然に防ぎ、バスの通信エラーを防止します。

同様に、SMBus の ARP コマンド処理においても、NACK 送信中のアービトレーションロスト検出機能を用いて、割り付けられたアドレスコマンド後の Get UDID 汎用処理で割り付けられたアドレスの UDID (ユニークデバイス ID) が不一致の場合に、FFh 送信処理などの追加クロック処理を省くことができます。

ICFER.NALE ビットが 1 (NACK 送信中アービトレーションロスト検出有効) の状態で、以下に示す条件が成立したとき、IIC は NACK 送信中のアービトレーションロストを検出します。

[NACK 送信中アービトレーションロスト条件]

- NACK 送信時 (ICMR3.ACKBT ビット = 1)、内部の SDA 出力レベルと SDA_n ラインの状態 (ACK 受信) が不一致のとき

34.10.3 スレーブアービトレーションロスト検出機能 (SALE ビット)

この機能は、スレーブ送信モード時に、送信データ（内部の SDA 出力レベル）と SDA_n ラインのレベルが不一致（内部 SDA 出力が High 出力、すなわち SDA_n 端子がハイインピーダンス状態であれば、SDA_n ラインに Low が検出されたとき）の場合、アービトレーションロストを発生させます。このアービトレーションロスト検出機能は、主に SMBus での UDID（ユニークデバイス ID）送信時に使用します。

IIC でスレーブアービトレーションロストが発生した場合、IIC はただちにスレーブ一致状態を解除してスレーブ受信モードへ遷移します。この機能によって、SMBus での UDID 送信時のデータ衝突を検出し、以降の余剰な FFh 送信処理を省くことができます。

ICFER.SALE ビットが 1（スレーブアービトレーションロスト検出有効）の状態、以下に示す条件が成立したとき、IIC はスレーブアービトレーションロストを検出します。

[スレーブアービトレーションロスト条件]

- スレーブ送信モード時 (ICCR2.MST、TRS ビット = 01b)、アクノリッジを除く送信データ（内部 SDA 出力レベル）と SDA_n ラインが不一致のとき




図 34.44 スレーブアービトレーションロスト検出の動作例 (SALE = 1 の場合)

34.11 スタートコンディション、リスタートコンディション、ストップコンディション発行機能

34.11.1 スタートコンディション発行動作

IICは、ICCR2.STビットが1のときにスタートコンディションを発行します。STビットを1にすると、スタートコンディション要求が行われ、ICCR2.BBSYフラグが0（バスフリー状態）の場合、IICはスタートコンディションを発行します。スタートコンディションが正常に発行された場合、IICは自動的にマスタ送信モードへ遷移します。

スタートコンディションの発行方法：

1. SDA_nラインを立ち下げる（HighからLowに遷移）。
2. ICBRHレジスタで設定した時間とスタートコンディションのホールド時間が経過したことを確認する。
3. SCL_nラインを立ち下げる（HighからLowに遷移）。
4. SCL_nラインのLowを検出後、ICBRLレジスタで設定したSCL_nラインのLow幅が経過したことを確認する。

34.11.2 リスタートコンディション発行動作

IICは、ICCR2.RSビットが1のときリスタートコンディションを発行します。

RSビットを1にすると、リスタートコンディション要求が行われ、ICCR2.BBSYフラグが1（バスビジー状態）で、かつICCR2.MSTビットが1（マスタモード）の場合、IICはリスタートコンディションを発行します。

リスタートコンディションの発行方法：

1. SDA_nラインを開放する。
2. ICBRLレジスタで設定したSCL_nラインのLow幅が経過したことを確認する。
3. SCL_nラインを開放する（LowからHighに遷移）。
4. SCL_nラインのHighを検出後、ICBRLレジスタで設定した時間とリスタートコンディションのセットアップ時間が経過したことを確認する。
5. SDA_nラインを立ち下げる（HighからLowに遷移）。
6. ICBRHレジスタで設定した時間とリスタートコンディションのホールド時間が経過したことを確認する。
7. SCL_nラインを立ち下げる（HighからLowに遷移）。
8. SCL_nラインのLowを検出後、ICBRLレジスタで設定したSCL_nラインのLow幅が経過したことを確認する。

注． リスタートコンディション要求の発行時、ICCR2.RSが0であることを確認してから、ICDRTレジスタにスレーブアドレスを書いてください。ICCR2.RSが1のときに書き込まれたデータは、以前の再送条件と判断されるため、転送されません。




図 34.45 スタートコンディション、リスタートコンディションの発行動作タイミング (ST および RS ビットの使用)

図 34.46 に、マスタ送信後にリスタートコンディションが発行されたときの動作タイミングを示します。

マスタ送信後にリスタートコンディションを発行するには：

- 34.3.2 初期設定の内容に従って、IIC を初期化します。
- IICR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットを 1 (スタートコンディション要求) にします。IIC はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。同時に、ICSR2.BBSY フラグと ICSR2.START フラグが自動的に 1 になり、ST ビットが自動的に 0 になります。このとき、ST ビットが 1 の状態でスタートコンディションが検出され、かつ、内部の SDA 出力レベルと SDA_n ラインのレベルが一致していれば、IIC は ST ビットによるスタートコンディション発行が正常に行われたと認識します。ICCR2.MST、TRS ビットは自動的に 1 になり、IIC はマスタ送信モードになります。TRS ビットが 1 になると、ICSR2.TDRE フラグも自動的に 1 になります。
- ICSR2.TDRE フラグが 1 であることを確認した後、ICDRT レジスタに送信データ (スレーブアドレスと R/W# ビット) を書いてください。ICDRT レジスタに送信データが書き込まれると、TDRE フラグは自動的に 0 になり、ICDRT レジスタから ICDRS レジスタへデータが転送されて、再び TDRE フラグが 1 になります。スレーブアドレスと R/W# ビットを含むバイトの送信が完了すると、送信された R/W# ビットの値に応じて自動的に TRS ビットの値が更新され、マスタ送信モードまたはマスタ受信モードが選択されます。R/W# ビットの値が 0 であったなら、IIC はマスタ送信モードの状態を継続します。このとき ICSR2.NACKF フラグが 1 であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、ICCR2.SP ビットに 1 を書いて、ストップコンディションを発行してください。データを 10 ビットフォーマットのアドレスで送信する場合は、最初に、1 回目のアドレス送信処理で ICDRT レジスタに 1111 0b + スレーブアドレスの上位 2 ビットと W を書きます。次に、2 回目のアドレス送信処理では、ICDRT レジスタにスレーブアドレスの下位 8 ビットを書いてください。
- ICSR2.TDRE フラグが 1 であることを確認した後、送信データを ICDRT レジスタに書いてください。なお、送信データの準備ができて、リスタートコンディションまたはストップコンディションが発行されるまで、IIC は自動的に SCLn ラインを Low にホールドします。
- 送信する全バイトを ICDRT レジスタに書いた後、ICSR2.TEND フラグが 1 に戻るのを待ちます。次に、ICSR2.START フラグが 1 であることを確認した後、ICSR2.START フラグを 0 にしてください。
- ICCR2.RS ビットを 1 (リスタートコンディション要求) にします。IIC はこの要求を受け付けると、リスタートコンディションを発行します。
- ICSR2.START フラグが 1 であることを確認した後、ICDRT レジスタに送信データ (スレーブアドレスと R/W# ビット) を書いてください。




図 34.46 マスタ送信後のリスタートコンディション発行タイミング

34.11.3 ストップコンディション発行動作

IICは、ICCR2.SPビットが1のときストップコンディションを発行します。

SPビットを1にすると、ストップコンディション要求が行われ、ICCR2.BBSYフラグが1（バスビジー状態）で、かつICCR2.MSTビットが1（マスタモード）の場合、IICはストップコンディションを発行します。

ストップコンディションの発行方法：

1. SDA_nラインを立ち下げる（HighからLowに遷移）。
2. ICBRLレジスタで設定したSCL_nラインのLow幅が経過したことを確認する。
3. SCL_nラインを開放する（LowからHighに遷移）。
4. SCL_nラインのHigh検出後、ICBRHレジスタで設定した時間とストップコンディションのセットアップ時間が経過したことを確認する。
5. SDA_nラインを開放する（LowからHighに遷移）。
6. ICBRLレジスタで設定した時間とバスフリー時間が経過したことを確認する。
7. BBSYフラグをクリアしてバス権を解放する。




図 34.47 ストップコンディション発行動作タイミング（SPビットの使用）

34.12 バスハングアップ

I²Cバスではノイズなどの影響によりマスタデバイスとスレーブデバイス間で同期ズレが発生すると、SCL_nラインやSDA_nライン上のレベルが固定されたままバスハングアップを起こす場合があります。

バスハングアップを管理するため、IICは以下の機能を備えています。

- SCL_nラインを監視してハングアップを検出するためのタイムアウト検出機能
- クロック信号の同期ズレによるバスのハングアップ状態を解除するためのSCLクロックサイクル追加出力機能
- IICリセット機能
- 内部リセット機能

ICCR1.SCLO、SDAO、SCLI、SDAIの各ビットをチェックすることで、IIC自身と通信相手のどちらがSCL_nラインまたはSDA_nラインをLowにしているのか確認することが可能です。

34.12.1 タイムアウト検出機能

タイムアウト検出機能では、SCL_nラインに一定時間以上変化が見られない状態を検出できます。IICは、SCL_nラインがLowまたはHighに固定されたまま一定時間以上経過したことを監視して、バスの異常状態を検出することが可能です。

タイムアウト検出機能はSCL_nラインの状態を監視し、LowまたはHighの時間を内部カウンタでカウントします。タイムアウト検出機能は、SCL_nラインが変化（立ち上がり／立ち下がり）があった場合、内部カウンタをリセットし、変化がない場合カウント動作を続けます。SCL_nラインに変化がないために内部カウンタがオーバーフローすると、IICはタイムアウトを検出してバスハングアップ状態を報告します。

タイムアウト検出機能は、ICFER.TMOEビットが1のときのみ有効です。以下の条件でSCL_nラインがLow固定またはHigh固定の場合にバスハングアップを検出します。

- マスタモード (ICCR2.MSTビット=1) で、バスビジー (ICCR2.BBSYフラグ=1)
- スレーブモード (ICCR2.MSTビット=0) で、IICスレーブアドレス検出 (ICSR1レジスタ≠00h) かつバスビジー (ICCR2.BBSYフラグ=1)
- スタートコンディション要求中 (ICCR2.STビット=1) で、バスフリー (ICCR2.BBSYフラグ=0)

タイムアウト検出機能の内部カウンタは、ICMR1.CKS[2:0]ビットで設定された内部基準クロック (IIC ϕ) をカウントソースとして使用します。このカウンタは、ロングモード選択時 (ICMR2.TMOSビット=0) は16ビットカウンタ、ショートモード選択時 (TMOSビット=1) は14ビットカウンタとして機能します。

また、内部カウンタのカウント動作は、SCL_nラインがLowのときカウントさせるか、Highのときカウントさせるか、あるいはその両方をカウントさせるかをICMR2.TMOH、TMOLビットで選択することが可能です。TMOLビットとTMOHビットの両方を0にした場合、内部カウンタは動作しません。




図 34.48 タイムアウト検出機能 (TMOE、TMOS、TMOH および TMOL ビットの使用)

34.12.2 SCL クロック追加出力機能

マスタモード時、この機能はSCLクロックを追加出力して、スレーブデバイスとの同期ズレによるスレーブデバイスのSDAnラインLow固定状態を開放します。

この機能は主にマスタモードで使用され、SCLクロックをIICから追加出力することによって、スレーブデバイスのSDAnラインをLow固定から開放します。この機能は、スレーブデバイスがSDAnラインをLow固定しているため、IICがストップコンディションを発行できない状態のバスエラー発生時に、SCLクロックを1クロック単位で使用します。通常はこの機能を使用しないでください。正常な通信動作中に使用すると通信異常の原因になります。

マスタモードでICCR1.CLOビットを1にすると、ICMR1.CKS[2:0]ビットおよびICBRH、ICBRLレジスタで設定した転送速度で、SCLクロックが1クロック分追加クロックとして出力されます。1クロック分の追加クロック出力が終了するとCLOビットは自動的に0になります。このとき、ICCR2.BBSY=1の場合、SCL端子はLowを出力し、ICCR2.BBSY=0の場合、SCL端子はHighになります。また、ソフトウェアでCLOビットが0であることを確認した後、CLOビットに1を書くことにより、追加クロックを連続的に出力することが可能です。

IICモジュールがマスタモードであるとき、ノイズなどによるスレーブデバイスとの同期ズレが原因で、スレーブデバイスがSDAnラインをLowに固定したままであると、ストップコンディションを出力できません。この機能を使用してSCL追加クロックを1クロックずつ出力することで、スレーブデバイスのSDAnラインのLow固定状態を開放させ、バスを使用できない状態から回復させることができます。スレーブデバイスによるSDAnラインの開放は、ICCR1.SDAIビットを読みだすことで確認できます。スレーブデバイスによるSDAnラインの開放を確認した後、通信を終了させるため再度ストップコンディション発行を行ってください。

[ICCR1.CLOビット使用時の出力条件]

- バスフリー状態 (ICCR2.BBSY フラグ = 0) またはマスタモード (ICCR2.MST ビット = 1、BBSY フラグ = 1) のとき
- 通信デバイスがSCLnラインをLowホールドにしていない状態のとき

図 34.49 に SCL クロック追加出力機能 (CLO ビット) の動作タイミングを示します。




図 34.49 SCL クロック追加出力機能 (CLO ビットの使用)

34.12.3 IICリセット、内部リセット

IICモジュールがサポートするリセットには2種類あります。

- IICリセット：ICCR2.BBSYフラグを含めたすべてのレジスタを初期化
- 内部リセット：他の設定を保持したままIICをスレーブアドレス一致状態から解放し、内部カウンタを初期化

リセット後は、必ずICCR1.IICRSTビットを0にしてください。

いずれのリセットも、SCLn端子／SDAn端子の出力状態を解除してハイインピーダンスに戻すため、バスハングアップ状態の解除に有効です。

なおスレーブ動作時のリセットは、マスタデバイスとの同期ズレを引き起こす原因になるので、使用は極力避けてください。また、IICリセット (ICCR1.ICE、IICRSTビット=01b) 中は、スタートコンディションの有無など、バス状態の監視はできません。

IICリセットと内部リセットの詳細については、[34.15 各コンディション発行時のレジスタの状態](#)を参照してください。

34.13 SMBus 動作

IIC は、SMBus 仕様 (Ver.2.0) に準拠した通信動作が可能です。SMBus 通信を行うには、ICMR3.SMBS ビットを 1 にしてください。転送速度が SMBus 規格の 10kbps ~ 100kbps の範囲に収まるように、ICMR1.CKS[2:0] ビットと ICBRH および ICBRL レジスタを設定してください。また、データホールド時間の規定値 300ns 以上を満たすように、ICMR2.DLCS ビットおよび ICMR2.SDDL[2:0] ビットの値を指定してください。IIC をスレーブデバイスとしてのみ使用する場合は、転送速度の設定は不要ですが、ICBRL レジスタにはデータセットアップ時間 (250ns) 以上の値を設定してください。

なお、SMBus デバイスデフォルトアドレス (1100 001b) には、スレーブアドレスレジスタ L0 ~ L2 (SARL0、SARL1、SARL2) のいずれか 1 本を使用し、対応する SARUy.FS ビット (y=0 ~ 2) (7 ビットまたは 10 ビットアドレスフォーマット選択ビット) を 0 (7 ビットアドレスフォーマット) にしてください。

また、UDID (ユニークデバイス ID) 送信時には、ICFER.SALE ビットを 1 にして、スレーブアービトレーションロスト検出機能を有効にしてください。

34.13.1 SMBus タイムアウト測定

(1) スレーブデバイスのタイムアウト測定

SMBus 通信では、スレーブデバイスは以下に示す区間 (タイムアウト間隔: $T_{\text{LOW:SEXT}}$) を計測する必要があります。

- スタートコンディションからストップコンディションまで

スレーブデバイスでタイムアウト測定を行うには、IIC スタートコンディション検出割り込み (STIn) とストップコンディション検出割り込み (SPIn) を利用して、スタートコンディション検出からストップコンディション検出までの期間を GPT を使用して計測してください。測定したタイムアウト時間は、SMBus 規格のクロック Low 累積時間 (スレーブデバイス) $T_{\text{LOW:SEXT}} : 25\text{ms (max)}$ 以内である必要があります。

GPT で計測した時間が、SMBus 規格のクロック Low 検出のタイムアウト ($T_{\text{TIMEOUT}} : 25\text{ms (min)}$) を超えた場合、スレーブデバイスは ICCR1.IICRST ビットに 1 を書き込み IIC の内部リセットを発行してバス解放動作を行う必要があります。内部リセットを行うと IIC は SCLn 端子と SDA_n 端子のバス駆動を中止し、両端子の出力をハイインピーダンスにします。これによりバス解放を行うことができます。

(2) マスタデバイスのタイムアウト測定

SMBus 通信のマスタデバイスは以下に示す区間 (タイムアウト間隔: $T_{\text{LOW:MEXT}}$) を計測する必要があります。

- スタートコンディションからアクノリッジビットまで
- アクノリッジビットから次のアクノリッジビットまで
- アクノリッジビットからストップコンディションまで

マスタデバイスでタイムアウト測定を行うには、IIC スタートコンディション検出割り込み (STIn)、ストップコンディション検出割り込み (SPIn)、送信終了割り込み (IICn_TEI)、または受信データフル割り込み (IICn_RXI) を利用して、GPT を使用して計測してください。測定したタイムアウト時間は、SMBus 規格のクロック Low 累積延長時間 (マスタデバイス) $T_{\text{LOW:MEXT}} : 10\text{ms (max)}$ 以内である必要があり、かつスタートコンディションからストップコンディションまでのすべての $T_{\text{LOW:MEXT}}$ の値の合計が $T_{\text{LOW:SEXT}} : 25\text{ms (max)}$ 以内である必要があります。

ACK 受信タイミング (SCL クロックの 9 クロック目の立ち上がり) は、マスタ送信モード時 (マスタトランスミッタ) は ICSR2.TEND フラグ、マスタ受信モード時 (マスタレシーバ) は ICSR2.RDRF フラグで監視します。マスタ送信モード時は 1 バイト送信動作を行い、マスタ受信モード時は最終バイト受信の直前まで ICMR3.RDRFS ビットを 0 に保持してください。RDRFS ビットが 0 のとき、RDRF フラグは SCL クロックの 9 クロック目の立ち上がりで 1 になります。

GPT で計測した時間が、SMBus 規格のクロック Low 累積延長時間 (マスタデバイス) $T_{\text{LOW:MEXT}} : 10\text{ms (max)}$ を超えた場合、または各計測時間の合計が、SMBus 規格のクロック Low 検出のタイムアウト $T_{\text{TIMEOUT}} : 25\text{ms (min)}$ を超えた場合は、マスタデバイスはストップコンディションを発行してトランザクションを中止する必要があります。マスタ送信モード時には即座に送信動作 (ICDRT レジスタへの書き込み) を中止してください。




図 34.50 SMBus タイムアウト測定

34.13.2 パケットエラーコード (PEC)

本 MCU は CRC 演算器を内蔵しており、この CRC 演算器を利用して、パケットエラーコード (PEC) の送信や IIC の SMBus データ通信時の受信データチェックを行うことができます。CRC 演算器の生成多項式については「[38. 巡回冗長検査 \(CRC\) 演算器](#)」を参照してください。

マスタ送信モード時の PEC データは、全送信データを CRC 演算器の CRC データ入力レジスタ (CRCDIR) に書くことで生成することができます。

マスタ受信モード時の PEC データは、全受信データを CRC 演算器の CRCDIR レジスタに書き、取得した CRC データ出力レジスタ (CRCDOR) の値と受信した PEC データを比較することでチェックできます。

PEC コードチェックの結果として最終バイトを受信したとき、結果 (一致/不一致) に応じて ACK/NACK 送出を行う場合は、最終バイト受信時の SCL の 8 クロック目の立ち上がりまでに ICMR3.RDRFS ビットを 1 にし、8 クロック目の立ち下がり SCLn ラインを Low にホールドしてください。

34.13.3 SMBus ホスト通知プロトコル (Notify ARP Master コマンド)

SMBus 通信では、スレーブデバイスが一時的にマスタデバイスとなり、SMBus ホスト (または ARP マスタ) に対して自スレーブアドレスを通知したり、SMBus ホストに対して自スレーブアドレスを要求したりできます。

本 MCU を使用する製品を SMBus ホストまたは ARP マスタとして動作させる場合、スレーブデバイスからのホストアドレス (0001 000b) 送信をスレーブアドレスとして検出する必要があるため、IIC はホストアドレス検出機能を備えています。ホストアドレスをスレーブアドレスとして検出するには、ICMR3.SMBS ビットを 1、ICSER.HOAE ビットを 1 にしてください。ホストアドレス検出後の動作は、通常のスレーブ動作と同じです。

34.14 割り込み要因

IIC が発行する割り込み要求には 4 種類あります。

- 転送エラー／イベント発生（アービトレーションロスト、NACK、タイムアウト、スタートまたはリスタートコンディション、ストップコンディションの検出）
- 受信データフル
- 送信データエンプティ
- 送信終了

表 34.10 に割り込み要求の詳細を示します。受信データフル割り込みと送信データエンプティ割り込みは、どちらも DTC または DMAC を起動してデータ転送を可能にします。

表 34.10 割り込み要因

シンボル	割り込み要因	割り込みフラグ	DMAC/DTC の起動	割り込み条件
IICn_EEI (注5)	通信エラー／イベント発生	AL	不可能	AL = 1かつALIE = 1
		NACKF		NACKF = 1かつNAKIE = 1
		TMOF		TMOF = 1かつTMOIE = 1
		START		START = 1かつSTIE = 1
		STOP		STOP = 1かつSPIE = 1
IICn_RXI (注2) (注5)	受信データフル	RDRF	可能	RDRF = 1かつRIE = 1
IICn_TXI (注1) (注5)	送信データエンプティ	TDRE	可能	TDRE = 1かつTIE = 1
IICn_TEI (注3) (注5)	送信終了	TEND	不可能	TEND = 1かつTEIE = 1
IIC0_WUI (注4)	ウェイクアップ機能時にスレーブアドレス一致	WUF	不可能	スレーブアドレス一致 スレーブ受信完了 RWAK動作ASY0 = 1 WUIE = 1

注 . CPU による周辺モジュールへの書き込み命令の実行と、実際にモジュールに書き込まれるタイミングとの間には、遅延があります。割り込みフラグをクリアまたはマスクした場合は、関連するフラグを再度読み出し、クリアまたはマスク処理の完了を確認した後、割り込み処理から復帰させてください。そうしないと、同じ割り込み処理が繰り返される可能性があります。

注 1. IICn_TXI 割り込みはエッジ検出割り込みであるため、クリアの必要はありません。また IICn_TXI 割り込みの条件となる ICSR2.TDRE フラグは、ICDRT レジスタへの送信データの書き込み、あるいはストップコンディションの検出 (ICSR2.STOP フラグ = 1) で自動的に 0 になります。

注 2. IICn_RXI 割り込みはエッジ検出割り込みであるため、クリアの必要はありません。また IICn_RXI 割り込みの条件となる ICSR2.RDRF フラグは、ICDRR レジスタの読み出しで自動的に 0 になります。

注 3. IICn_TEI 割り込みを使用する場合、IICn_TEI 割り込み処理で ICSR2.TEND フラグをクリアしてください。ICSR2.TEND フラグは、ICDRT レジスタへの送信データの書き込み、あるいはストップコンディションの検出 (ICSR2.STOP フラグ = 1) で自動的に 0 になります。

注 4. ウェイクアップ機能はチャンネル 0 のみのため、IIC0_WUI はチャンネル 0 の場合しか使用できません。

注 5. チャンネル番号 (n = 0 ~ 2)

割り込み処理の中でそれぞれのフラグをクリアまたはマスクしてください。

34.14.1 IICn_TXI 割り込みおよび IICn_RXI 割り込みのバッファ動作

対応する IR フラグが 1 のときに、IICn_TXI 割り込みまたは IICn_RXI 割り込みの発生条件が成立した場合、割り込み要求は ICU へ出力されず、内部に保存されます。1 要因あたり 1 要求を内部に保持できます。

ICU.IELSRn.IR フラグが 0 になると、ICU に保持していた割り込み要求を出力します。通常の状態では、内部的に保存されていた割り込み要求が自動的にクリアされます。これらは、対応する周辺モジュール側の割り込み許可ビットを 0 にすることでクリアが可能です。

34.15 各コンディション発行時のレジスタの状態

IICは2種類の専用リセット機能、すなわちIICリセットと内部リセットを備えています。表 34.11 に、各コンディション発行時のレジスタの状態を示します。

表 34.11 各コンディション発行時のレジスタの状態

レジスタ		リセット	IICリセット (ICEビット=0、 IICRSTビット=1)	内部リセット (ICEビット=1、 IICRSTビット=1)	スタートコンディション またはリスタートコン ディション検出	ストップコンディション 検出
ICCR1	ICE, IICRST	リセット	保持	保持	保持	保持
	SCLO, SDAO		リセット	リセット		
	その他		保持			
ICCR2	BBSY	リセット	リセット	保持	セット	リセット
	ST, RS			リセット	リセット	保持
	SP			セットまたは保持	リセット	リセット
	TRS					リセット
	MST					リセット
ICMR1	BC[2:0]	リセット	リセット	リセット	リセット	保持
	その他			保持	保持	
ICMR2		リセット	リセット	保持	保持	保持
ICMR3	ACKBIT	リセット	リセット	保持	保持	リセット
	その他					保持
ICFER		リセット	リセット	保持	保持	保持
ICSER		リセット	リセット	保持	保持	保持
ICIER		リセット	リセット	保持	保持	保持
ICSR1		リセット	リセット	リセット	保持	リセット
ICSR2	TEND	リセット	リセット	リセット	保持	リセット
	TDRE				セットまたは保持	
	START				セット	
	STOP				保持	セット
	その他				保持	保持
ICWUR		リセット	リセット	保持	保持	保持
SARL0~SARL2 SARU0~SARU2		リセット	リセット	保持	保持	保持
ICBRH、ICBRL		リセット	リセット	保持	保持	保持
ICDRT		リセット	リセット	保持	保持	保持
ICDRR		リセット	リセット	保持	保持	保持
ICDRS		リセット	リセット	リセット	保持	保持
タイムアウト検出機能		リセット	リセット	リセット	動作	動作
バスフリー時間計測		リセット	リセット	動作	動作	動作
ICUWR2	WUSEN	リセット	リセット	保持	保持	保持
	その他					保持、セットまたは リセット

34.16 イベントリンクコントローラ (ELC) への出力

IIC0 ~ IIC2 モジュールは、ELC に対して以下の要因によってイベント出力を行います。

(1) 通信エラーイベント

通信エラーイベントが発生すると、対応するイベント信号を ELC によって他のモジュールに出力できません。

(2) 受信データフル

受信データレジスタが受信データフルになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(3) 送信データエンプティ

送信データレジスタが送信データエンプティになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(4) 送信終了

転送が終了すると、対応するイベント信号を ELC によって他のモジュールに出力できます。

34.16.1 割り込み処理とイベントリンク機能

IIC の各割り込み (表 34.10 参照) には、対応する割り込み信号の許可または禁止を制御する許可ビットがあります。対応する割り込み許可ビットがセットされている場合に割り込み要因の条件が成立すると、CPU に対して割り込み要求信号が出力されます。

割り込み要因が発生すると、割り込み許可ビットの設定にかかわらず、対応するイベントリンク出力信号が ELC によって他のモジュールにイベント信号として出力されます。各割り込み要因については、表 34.10 を参照してください。

34.17 使用上の注意事項

34.17.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) によって、IIC の動作を許可または禁止することが可能です。IIC は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。

詳細は、「11. 低消費電力モード」を参照してください。

34.17.2 割り込み発生後の転送開始

転送開始 (ICCR1.ICE ビット = 1) 時点で IIC の割り込みに対応した IR フラグが 1 であれば、動作を許可する前に下記の手順で割り込み要求をクリアしてください。ICCR1.ICE ビットが 1 の状態で IR フラグを 1 にして転送を開始すると、転送開始後、割り込み要求が内部で保持されるため、IR フラグが予期しない動作となる可能性があります。

転送開始前に割り込みをクリアする方法：

1. ICCR1.ICE ビットが 0 であることを確認する。
2. 周辺機能で対応する割り込み許可ビット (ICIER.TIE など) を 0 にする。
3. 周辺機能で対応する割り込み許可ビット (ICIER.TIE など) を読み出して、それらの値が 0 であることを確認する。
4. IR フラグを 0 にする。

35. CAN (Controller Area Network) モジュール

35.1 概要

CAN (Controller Area Network) モジュールは、電磁的ノイズの多いアプリケーションにおいて、メッセージベースのプロトコルを用いて複数のスレーブとマスタ間でデータの送受信を行います。このモジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠し、最大 32 個のメールボックスをサポートしています。これらは、通常のメールボックスモードと FIFO モードでの送信用に設定可能です。標準 (11 ビット) と拡張 (29 ビット) の両方のメッセージフォーマットに対応しています。

表 35.1 に CAN モジュールの仕様を、図 35.1 にブロック図を示します。CAN モジュールには、追加の外部 CAN トランシーバが必要です。

表 35.1 CANモジュールの仕様 (1/2)

項目	内容
データ転送レート	ISO11898-1 準拠の標準フレームと拡張フレーム
ビットレート	最大 1Mbps のデータ転送レートをプログラム可能 (fCAN ≥ 8MHz) fCAN : CAN クロックソース
メッセージボックス	32 個のメールボックスに対し、下記の 2 種類のメールボックスモードを選択可能 <ul style="list-style-type: none"> • 通常モード : 32 個のメールボックスを送信または受信に個別に設定可能 • FIFO モード : 24 個のメールボックスを送信または受信に個別に設定可能、残りのメールボックスは受信および送信の 4 段 FIFO で使用
受信	<ul style="list-style-type: none"> • データフレームとリモートフレームの受信をサポート • 受信 ID フォーマットは、標準 ID のみ、拡張 ID のみ、またはミックス ID を選択可能 • ワンショット受信機能をプログラム可能 • オーバーライトモード (未読メッセージ上書き) またはオーバーランモード (未読メッセージ保持) を選択可能 • メールボックスごとに個別に受信完了割り込みを許可または禁止に設定可能
アクセプタンスフィルタ	<ul style="list-style-type: none"> • 8 つのアクセプタンスマスク (4 メールボックスごとに 1 つ) • メールボックスごとに個別にマスクを有効または無効に設定可能
送信	<ul style="list-style-type: none"> • データフレームとリモートフレームの送信をサポート • 送信 ID フォーマットは、標準 ID のみ、拡張 ID のみ、またはミックス ID に選択可能 • ワンショット送信機能を選択可能 • ブロードキャストメッセージ機能 • メッセージ ID またはメールボックス番号に基づく優先モードを選択可能 • 送信要求アボートをサポート、アボート完了はステータスフラグで確認可能 • メールボックスごとに個別に送信完了割り込みを許可または禁止に設定可能
バスオフ復帰のモード遷移	バスオフ状態からの復帰のモード遷移を選択可能 : <ul style="list-style-type: none"> • ISO11898-1 仕様準拠 • バスオフ開始で自動的に CAN halt モードへ遷移 • バスオフ終了で自動的に CAN halt モードへ遷移 • ソフトウェアにより CAN halt モードへ遷移 • ソフトウェアによりエラーアクティブ状態へ遷移
エラー状態の監視	<ul style="list-style-type: none"> • CAN バスエラー (スタッフエラー、フォームエラー、ACK エラー、15 ビット CRC エラー、ビットエラー、ACK デリミタエラー) の監視 • エラー状態 (エラーワーニング、エラーパッシブ、バスオフ開始、バスオフ復帰) への遷移の検出 • エラーカウンタ読み出しのサポート
タイムスタンプ機能	<ul style="list-style-type: none"> • 16 ビットカウンタによるタイムスタンプ機能 • 基準クロックは、1、2、4、8 ビットタイム期間から選択可能
割り込み機能	5 種類の割り込み要因をサポート : 受信完了割り込み、送信完了割り込み、受信 FIFO 割り込み、送信 FIFO 割り込み、エラー割り込み
CAN スリープモード	CAN クロック停止による消費電力の削減
ソフトウェアサポートユニット	3 つのソフトウェアサポートユニット : <ul style="list-style-type: none"> • アクセプタンスフィルタサポート • メールボックス検索サポート (受信メールボックス検索、送信メールボックス検索、メッセージロスト検索) • チャンネル検索サポート
CAN クロックソース	PCLKB または CANMCLK

表 35.1 CANモジュールの仕様 (2/2)

項目	内容
テストモード	評価用に3つのテストモードを用意： ・リッスンオンリモード ・セルフテストモード0 (外部ループバック) ・セルフテストモード1 (内部ループバック)
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減




図 35.1 CANモジュールブロック図 (i = 0, 1)

CAN モジュールには、次のブロックが含まれます。

- CAN の入出力端子
CRXi および CTXi (i = 0, 1)
- プロトコルコントローラ
バスアービトラージ、送受信時のビットタイミング、スタッフ処理、エラー処理などの CAN プロトコル処理を行います。
- メールボックス
送信または受信のいずれかに設定可能な 32 個のメールボックスで構成されます。各メールボックスは、固有の ID、データ長コード (DLC)、データフィールド (8 バイト)、およびタイムスタンプを持ちます。
- アクセプタンスフィルタ
受信メッセージのフィルタ処理を行います。このフィルタ処理には、MKR0 ~ MKR7 レジスタを使用します。
- タイマ
タイムスタンプ機能に使用します。メールボックスにメッセージを格納するときのタイマ値がタイムスタンプ値として書き込まれます。
- 割り込み発生回路
下記の 5 種類の割り込みを生成します。
 - CANi 受信完了割り込み
 - CANi 送信完了割り込み
 - CANi 受信 FIFO 割り込み
 - CANi 送信 FIFO 割り込み
 - CANi エラー割り込み

CAN モジュールは、表 35.2 に示す端子で通信を行います。これらは、本 MCU の他の信号との兼用端子です。詳細は、「20. I/O ポート」を参照してください。

表 35.2 CANモジュールの入出力端子

端子名	入出力	機能
CRX0	入力	データ受信端子
CTX0	出力	データ送信端子
CRX1	入力	データ受信端子
CTX1	出力	データ送信端子

35.2 レジスタの説明

35.2.1 コントロールレジスタ (CTRL)

アドレス CAN0.CTRL 4005 0840h, CAN1.CTRL 4005 1840h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	RBOC	BOM[1:0]	SLPM	CANM[1:0]	TSPPS[1:0]	TSRC	TPM	MLM	IDFM[1:0]	MBM				
リセット後の値	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MBM	CANメールボックスモード選択 (注1)	0: 通常メールボックスモード 1: FIFOメールボックスモード	R/W
b2-b1	IDFM[1:0]	IDフォーマットモード選択 (注1)	b2 b1 0 0: 標準IDモード FIFOメールボックスを含むすべてのメールボックスは標準IDのみを処理します。 0 1: 拡張IDモード FIFOメールボックスを含むすべてのメールボックスは拡張IDのみを処理します。 1 0: ミックスIDモード FIFOメールボックスを含むすべてのメールボックスは標準IDと拡張IDの両方を処理します。通常メールボックスモードでは、対応するIDEビットを使用して標準IDと拡張IDを識別してください。FIFOメールボックスモードでは、対応するIDEビットはメールボックス0~23に使用します。FIDCR0およびFIDCR1レジスタのIDEビットは受信FIFO用に、メールボックス24に対応するIDEビットは送信FIFO用に使用します。 1 1: 設定禁止	R/W
b3	MLM	メッセージロストモード選択 (注1)	0: オーバーライトモード 1: オーバーランモード	R/W
b4	TPM	送信優先順位モード選択 (注1)	0: ID優先送信モード 1: メールボックス番号優先送信モード	R/W
b5	TSRC	タイムスタンプカウンタリセットコマンド (注4)	0: 何もしない 1: リセット (注3)	R/W
b7-b6	TSPPS[1:0]	タイムスタンププリスケアラ選択 (注1)	b7 b6 0 0: 1ビットタイムごと 0 1: 2ビットタイムごと 1 0: 4ビットタイムごと 1 1: 8ビットタイムごと	R/W
b9-b8	CANM[1:0]	CANオペレーションモード選択 (注5)	b9 b8 0 0: CANオペレーションモード 0 1: CANリセットモード 1 0: CANhaltモード 1 1: CANリセットモード (強制遷移)	R/W
b10	SLPM	CANスリープモード (注5) (注6)	0: その他の全モード 1: CANスリープモード	R/W
b12-b11	BOM[1:0]	バスオフ復帰モード (注1)	b12 b11 0 0: 通常モード (ISO11898-1準拠) 0 1: バスオフ開始で自動的にCANhaltモードへ遷移 1 0: バスオフ終了で自動的にCANhaltモードへ遷移 1 1: ソフトウェア要求によりバスオフ復帰期間中にCANhaltモードへ遷移	R/W
b13	RBOC	バスオフ強制復帰 (注2)	0: 何もしない 1: バスオフ状態から強制復帰 (注3)	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

- 注 1. BOM[1:0]、TSPS[1:0]、TPM、MLM、IDFM[1:0]、および MBM ビットへの書き込みは、CAN リセットモード時に行ってください。
- 注 2. RBOC ビットはバスオフ状態で 1 にしてください。
- 注 3. 本ビットは、1 にした後、自動的に 0 になります。読むと 0 が読めます。
- 注 4. TSRC ビットは CAN オペレーションモード時に 1 にしてください。
- 注 5. CANM[1:0] および SLPM ビットを変更した場合は、STR レジスタでモードが切り替わったことを確認してください。モードが切り替わるまで、CANM[1:0] ビットまたは SLPM ビットを変更しないでください。
- 注 6. SLPM ビットへの書き込みは、CAN リセットモードまたは CAN halt モード時に行ってください。SLPM ビットを変更する場合は、SLPM ビットのみで 0 または 1 を書いてください。

MBM ビット (CAN メールボックスモード選択)

MBM ビットが 0 (通常メールボックスモード) の場合、メールボックス 0 ~ 31 は送信または受信メールボックスに設定されます。

MBM ビットが 1 (FIFO メールボックスモード) の場合、メールボックス 0 ~ 23 は送信または受信メールボックスに設定されます。メールボックス 24 ~ 27 は送信 FIFO に、メールボックス 28 ~ 31 は受信 FIFO に設定されます。送信データは、メールボックス 24 (送信 FIFO のウィンドウメールボックス) に書き込まれます。受信データは、メールボックス 28 (受信 FIFO のウィンドウメールボックス) から読み出されます。

表 35.3 にメールボックスの構成を示します。

IDFM[1:0] ビット (ID フォーマットモード選択)

IDFM[1:0] ビットは、ID フォーマットを指定します。

MLM ビット (メッセージロストモード選択)

MLM ビットは、未読メールボックスに新しいメッセージを取り込む場合の動作を指定します。オーバーライトモードまたはオーバーランモードを選択できます。いずれの場合も、選択したモードが受信 FIFO を含めたすべてのメールボックスに適用されます。

MLM ビットが 0 の場合、すべてのメールボックスはオーバーライトモードになります。新しいメッセージを受信すると、それによって既存のメッセージが上書きされます。

MLM ビットが 1 の場合、すべてのメールボックスはオーバーランモードになります。新しいメッセージは、古いメッセージを上書きすることなく、破棄されます。

TPM ビット (送信優先順位モード選択)

TPM ビットは、メッセージを送信する場合の優先順位を指定します。ID 優先送信モードまたはメールボックス番号送信モードから選択できます。すべてのメールボックスは、ID 優先送信またはメールボックス番号優先送信のどちらかになります。

TPM ビットが 0 の場合、ID 優先送信モードが選択され、送信優先順位は ISO11898-1 の CAN 仕様に定められているように調停されます。ID 優先送信モードでは、メールボックス 0 ~ 31 (通常メールボックスモード時)、メールボックス 0 ~ 23 (FIFO メールボックスモード時)、および送信 FIFO が、送信用に設定されたメールボックスの ID と比較されます。2 つ以上のメールボックス ID が同一であると、小さい番号のメールボックスが優先されます。

送信 FIFO から送信される次のメッセージのみが、送信アービトレーションの対象となります。FIFO メッセージを送信中の場合、送信 FIFO 内の次の待機メッセージが送信アービトレーションの対象となります。

TPM ビットが 1 の場合、メールボックス番号送信モードが選択され、一番小さい番号の送信メールボックスが最優先されます。FIFO メールボックスモードでは、送信 FIFO は通常メールボックス (0 ~ 23) よりも優先順位が低くなります。

TSRC ビット (タイムスタンプカウンタリセットコマンド)

TSRC ビットは、タイムスタンプカウンタをリセットします。本ビットを 1 にすると、TSR レジスタは 0000h になります。TSRC ビットは、自動的に 0 になります。

TSPS[1:0] ビット (タイムスタンププリスケアラ選択)

TSPS[1:0] ビットは、タイムスタンプ用のプリスケアラを選択します。タイムスタンプ用の基準クロックは、1、2、4、または 8 ビットタイム期間から選択できます。

CANM[1:0] ビット (CAN オペレーションモード選択)

CANM[1:0] ビットは、CAN モジュールのモードを、CAN オペレーションモード、CAN リセットモード、CAN halt モードから 1 つ選択します。CAN スリープモードは SLPM ビットで設定します。詳細は、[35.3 動作モード](#)を参照してください。

CAN モジュールが、BOM[1:0] ビットの設定値に基づいて CAN halt モードへ遷移した場合、CANM[1:0] ビットは自動的に 10b になります。

SLPM ビット (CAN スリープモード)

SLPM ビットを 1 にすると、CAN モジュールは CAN スリープモードへ遷移します。SLPM ビットを 0 にすると、CAN モジュールは CAN スリープモードから復帰します。詳細は、[35.3 動作モード](#)を参照してください。

BOM[1:0] ビット (バスオフ復帰モード)

BOM[1:0] ビットは、CAN モジュールのバスオフ復帰モードを選択します。

BOM[1:0] ビットが 00b の場合、ISO11898-1 仕様に準拠してバスオフから復帰します。CAN モジュールは、11 ビットの連続したレセシブビットを 128 回検出すると、CAN 通信 (エラーアクティブ状態) を回復させます。バスオフからの復帰時に、バスオフ復帰割り込み要求が発生します。

BOM[1:0] ビットが 01b の場合、CAN モジュールがバスオフ状態に達すると、CTRL.CANM[1:0] ビットが 10b になり CAN halt モードへ遷移します。バスオフからの復帰時にバスオフ復帰割り込み要求は発生せず、TECR レジスタと RECR レジスタは 00h になります。

BOM[1:0] ビットが 10b の場合、CAN モジュールがバスオフ状態に達すると、ただちに CANM[1:0] ビットが 10b になります。CAN モジュールは、バスオフ状態から復帰した後、および 11 ビットの連続したレセシブビットを 128 回検出した後、CAN halt モードへ遷移します。バスオフからの復帰時にバスオフ復帰割り込み要求が発生し、TECR レジスタと RECR レジスタは 00h になります。

BOM[1:0] ビットが 11b の場合、CAN モジュールがまだバスオフ状態のときに CANM[1:0] ビットを 10b にすると、CAN halt モードへ遷移します。バスオフからの復帰時にバスオフ復帰割り込み要求は発生せず、TECR レジスタと RECR レジスタは 00h になります。ただし、CANM[1:0] ビットを 10b にする前に、11 ビットの連続したレセシブビットを 128 回検出して CAN モジュールがバスオフから復帰した場合は、割り込みが発生します。

CAN モジュールが CAN halt モードへ遷移しようとしたとき (BOM[1:0] ビット = 01b のときはバスオフ開始時、BOM[1:0] ビット = 10b のときはバスオフ終了時)、同時に CPU が CAN リセットモードへの遷移を要求した場合は、CPU 要求の CAN リセットモードへの遷移が優先されます。

RBOC ビット (バスオフ強制復帰)

バスオフ状態のとき RBOC ビットを 1 にすると、CAN モジュールは強制的にバスオフを終了させます。RBOC ビットは自動的に 0 になり、エラー状態はバスオフからエラーアクティブに変化します。RBOC ビットを 1 にすると、RECR、TECR は 00h になり、STR の BOST ビットは 0 になり、バスオフ状態ではないことを示します。他のレジスタは RBOC ビットを 1 にしても変化しません。バスオフ復帰割り込み要求は発生しません。RBOC ビットは、BOM[1:0] ビットが 00b (通常モード) の場合にのみ使用してください。

表 35.3 メールボックスの構成

メールボックス	MBM ビット = 0 (通常メールボックスモード)	MBM ビット = 1 (FIFO メールボックスモード) (注1) ~ (注5)
メールボックス 0 ~ 23	通常メールボックス	通常メールボックス
メールボックス 24 ~ 27		送信 FIFO
メールボックス 28 ~ 31		受信 FIFO

注 1. 送信 FIFO は TFCR レジスタで制御します。メールボックス 24 ~ 27 に対応する MCTL_TXj レジスタは無効です。MCTL_TX24 ~ MCTL_TX27 レジスタは送信 FIFO では使用できません。

注 2. 受信 FIFO は RFCR レジスタで制御します。メールボックス 28 ~ 31 に対応する MCTL_RXj レジスタは無効です。MCTL_RX28 ~ MCTL_RX31 レジスタは受信 FIFO では使用できません。

注 3. FIFO 割り込みについては、MIER_FIFO レジスタの説明を参照してください。

注 4. メールボックス 24 ~ 31 に対応する MKIVLR レジスタのビットは無効です。これらのビットは 0 にしてください。

注 5. 送信および受信 FIFO は、データフレームとリモートフレームの両方に使用可能です。

35.2.2 ビットコンフィグレーションレジスタ (BCR)

アドレス CAN0.BCR 4005 0844h, CAN1.BCR 4005 1844h



ビット	シンボル	ビット名	機能	R/W
b0	CCLKS	CANクロックソース選択	0 : PCLKB (PLLクロックで生成) 1 : CANMCLK (メインクロック発振器で生成)	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10-b8	TSEG2[2:0]	タイムセグメント2制御	b10 b8 0 0 0 : 設定禁止 0 0 1 : 2Tq 0 1 0 : 3Tq 0 1 1 : 4Tq 1 0 0 : 5Tq 1 0 1 : 6Tq 1 1 0 : 7Tq 1 1 1 : 8Tq	R/W
b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13-b12	SJW[1:0]	同期ジャンプ幅制御	b13 b12 0 0 : 1Tq 0 1 : 2Tq 1 0 : 3Tq 1 1 : 4Tq	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b25-b16	BRP[9:0]	ポーレートプリスケラ選択 (注1)	CAN通信クロック (fCANCLK) の周波数を設定します。	R/W
b27-b26	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31-b28	TSEG1[3:0]	タイムセグメント1制御	b31 b28 0 0 0 0 : 設定禁止 0 0 0 1 : 設定禁止 0 0 1 0 : 設定禁止 0 0 1 1 : 4Tq 0 1 0 0 : 5Tq 0 1 0 1 : 6Tq 0 1 1 0 : 7Tq 0 1 1 1 : 8Tq 1 0 0 0 : 9Tq 1 0 0 1 : 10Tq 1 0 1 0 : 11Tq 1 0 1 1 : 12Tq 1 1 0 0 : 13Tq 1 1 0 1 : 14Tq 1 1 1 0 : 15Tq 1 1 1 1 : 16Tq	R/W

Tq : Time Quantum

注1. SCKSCR.CKSEL[2:0] ビットが011b (メインクロック発振器選択) の場合、1以下の値を選択しないでください。

ビットタイミングの設定については、[35.4 データ転送レートの設定](#)を参照してください。BCR レジスタは、CAN リセットモードから CAN halt モード、または CAN リセットモードから CAN オペレーションモードへ遷移する前に設定してください。このレジスタは、いったん設定した後も、CAN リセットモードまたは CAN halt モードで書き込みが可能です。32 ビットでリード/ライトアクセスする場合、ビット 0～7 を変更しないように注意して行う必要があります。

CCLKS ビット (CAN クロックソース選択)

CCLKS ビットが 0 の場合、CAN クロックソース (fCAN) には、PLL 周波数シンセサイザで生成された周辺クロック (PCLKB) が使用されます。CCLKS ビットが 1 の場合、CAN クロックソース (fCAN) には、外部の EXTAL 端子で生成された CANMCLK が使用されます。

TSEG2[2:0] ビット (タイムセグメント 2 制御)

TSEG2[2:0] ビットは、フェーズバッファセグメント 2 (PHASE_SEG2) の長さを Tq 値で指定します。2～8Tq の値が設定可能です。TSEG1[3:0] ビット値未満の値を設定してください。

SJW[1:0] ビット (同期ジャンプ幅制御)

SJW[1:0] ビットは、同期ジャンプ幅を Tq 値で指定します。1～4Tq の値が設定可能です。TSEG2[2:0] ビット値以下の値を設定してください。

BRP[9:0] ビット (ボーレートプリスケール選択)


BRP[9:0] ビットは、CAN 通信クロック (fCANCLK) の周波数を設定します。fCANCLK の周期が 1Tq となります。設定値を P (0～1023) とすると、ボーレートプリスケールは fCAN を P+1 で分周します。

TSEG1[3:0] ビット (タイムセグメント 1 制御)

TSEG1[3:0] ビットは、プロパゲーションタイムセグメント (PROP_SEG) とフェーズバッファセグメント 1 (PHASE_SEG1) の合計長を Tq 値で指定します。4～16Tq の値が設定可能です。

35.2.3 マスクレジスタ k (MKRk) (k = 0 ~ 7)

アドレス CAN0.MKR0 4005 0400h ~ CAN0.MKR7 4005 041Ch, CAN1.MKR0 4005 1400h ~ CAN1.MKR7 4005 141Ch



x: 不定

ビット	シンボル	ビット名	機能	R/W
b17-b0	EID[17:0]	拡張ID	0: 対応するEID[17:0]ビットを比較しない 1: 対応するEID[17:0]ビットを比較する	R/W
b28-b18	SID[10:0]	標準ID	0: 対応するSID[10:0]ビットを比較しない 1: 対応するSID[10:0]ビットを比較する	R/W
b31-b29	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W

FIFO メールボックスモードでのマスク機能については、[35.6 アクセプタンスフィルタ機能とマスク機能](#)を参照してください。

MKR0 ~ MKR7 レジスタへの書き込みは、CAN リセットモードまたは CAN halt モード時に行ってください。

EID[17:0] ビット (拡張 ID)


EID[17:0] ビットは、CAN 拡張 ID ビットに対応するフィルタマスクビットです。拡張 ID のメッセージを受信するために使用します。EID[17:0] ビットを 0 にした場合、受信した ID は、対応するメールボックスの ID と比較されません。EID[17:0] ビットを 1 にした場合、受信した ID は、対応するメールボックスの ID と比較されます。

SID[10:0] ビット (標準 ID)

SID[10:0] ビットは、CAN 標準 ID ビットに対応するフィルタマスクビットです。標準 ID と拡張 ID の両メッセージを受信するために使用します。SID[10:0] ビットを 0 にした場合、受信した ID は、対応するメールボックスの ID と比較されません。SID[10:0] ビットを 1 にした場合、受信した ID は、対応するメールボックスの ID と比較されます。

35.2.4 FIFO 受信 ID 比較レジスタ 0、1 (FIDCR0、FIDCR1)

アドレス CAN0.FIDCR0 4005 0420h, CAN0.FIDCR1 4005 0424h, CAN1.FIDCR0 4005 1420h, CAN1.FIDCR1 4005 1424h



x: 不定

ビット	シンボル	ビット名	機能	R/W
b17-b0	EID[17:0]	拡張ID	データフレームとリモートフレームの拡張ID	R/W
b28-b18	SID[10:0]	標準ID	データフレームとリモートフレームの標準ID	R/W
b29	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W
b30	RTR	リモート送信要求	0: データフレーム 1: リモートフレーム	R/W
b31	IDE	ID 拡張 ^(注1)	0: 標準ID 1: 拡張ID	R/W

注 1. IDE ビットは、CTRL.IDFM[1:0] ビットが 10b (ミックス ID モード) の場合に有効です。IDFM[1:0] ビットが 10b 以外の場合、IDE には 0 のみを書いてください。読むと 0 が読めます。

FIDCR0 および FIDCR1 レジスタは、CTRL.MBM ビットが 1 (FIFO メールボックスモード) のとき有効です。このモードでは、メールボックス 28 ~ 31 の EID[17:0]、SID[10:0]、RTR、および IDE ビットは無効です。FIDCR0 および FIDCR1 レジスタへの書き込みは、CAN リセットモードまたは CAN halt モード時に行ってください。FIDCR0 および FIDCR1 レジスタの使用方法については、[35.6 アクセプタンスフィルタ機能とマスク機能](#)を参照してください。

EID[17:0] ビット (拡張 ID)

EID[17:0] ビットはデータフレームとリモートフレームの拡張 ID を設定します。拡張 ID のメッセージを受信するために使用します。

SID[10:0] ビット (標準 ID)

SID[10:0] ビットはデータフレームとリモートフレームの標準 ID を設定します。標準 ID と拡張 ID の両メッセージを受信するために使用します。

RTR ビット (リモート送信要求)

RTR ビットは、フレームフォーマットをデータフレームまたはリモートフレームに設定します：

- FIDCR0 レジスタと FIDCR1 レジスタの RTR ビットが両方とも 0 の場合、データフレームのみを受信します
- FIDCR0 レジスタと FIDCR1 レジスタの RTR ビットが両方とも 1 の場合、リモートフレームのみを受信します
- FIDCR0 レジスタと FIDCR1 レジスタの RTR ビット同士が異なる値の場合、データフレームとリモートフレームの両方を受信します

IDE ビット (ID 拡張)

IDE ビットは、ID フォーマットを標準 ID または拡張 ID に設定します。IDE ビットは、CTRL.IDFM[1:0] ビットが 10b (ミックス ID モード) の場合に有効です：

- FIDCR0 レジスタと FIDCR1 レジスタの IDE ビットが両方とも 0 の場合、標準 ID フレームのみを受信します
- FIDCR0 レジスタと FIDCR1 レジスタの IDE ビットが両方とも 1 の場合、拡張 ID フレームのみを受信します
- FIDCR0 レジスタと FIDCR1 レジスタの IDE ビット同士が異なる値の場合、標準 ID フレームと拡張 ID フレームの両方を受信します

35.2.5 マスク無効レジスタ (MKIVLR)

アドレス CAN0.MKIVLR 4005 0428h, CAN1.MKIVLR 4005 1428h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	MB31	MB30	MB29	MB28	MB27	MB26	MB25	MB24	MB23	MB22	MB21	MB20	MB19	MB18	MB17	MB16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	MB15	MB14	MB13	MB12	MB11	MB10	MB9	MB8	MB7	MB6	MB5	MB4	MB3	MB2	MB1	MB0
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b31-b0	MB31 ~ MB0	マスク無効	0: マスク有効 1: マスク無効	R/W

MKIVLR レジスタの各ビットは、同じ番号のメールボックスに対応しています。MKIVLR レジスタのビット 0 はメールボックス 0 (MB0) に対応し、ビット 31 はメールボックス 31 (MB31) にそれぞれ対応しています。(注1)

ビットを 1 にすると、対応するメールボックスのアクセプタンスマスクレジスタが無効になります。マスク無効ビットを 1 にすると、受信メッセージの ID がメールボックスの ID に完全に一致する場合にのみ、対応するメールボックスによってメッセージ受信が行われます。

MKIVLR レジスタへの書き込みは、CAN リセットモードまたは CAN halt モード時に行ってください。

注 1. FIFO メールボックスモード時は、ビット 31 ~ 24 を 0 にしてください。

35.2.6 メールボックスレジスタ j (MBj_ID、MBj_DL、MBj_Dm、MBj_TS) ($j = 0 \sim 31$; $m = 0 \sim 7$)

表 35.4 に CANi メールボックスのメモリ配置を、表 35.5 に CAN データフレームの構成を示します。

CANi メールボックスのリセット後の値は不定です。

MBj_ID、MBj_DL、MBj_Dm、MBj_TS レジスタは、関連する MCTL_TXj または MCTL_RXj ($j = 0 \sim 31$) レジスタが 00h で、かつ対応するメールボックスがアボート処理中でないときのみ変更してください。

レジスタアドレスの詳細については、表 35.4 を参照してください。

表 35.4 CANi メールボックスのメモリ配置


アドレス		メッセージ内容
CAN0	CAN1	メモリ配置
4005 0200h + 16 × j + 0	4005 1200h + 16 × j + 0	IDE、RTR、SID10～SID6
4005 0200h + 16 × j + 1	4005 1200h + 16 × j + 1	SID5～SID0、EID17、EID16
4005 0200h + 16 × j + 2	4005 1200h + 16 × j + 2	EID15～EID8
4005 0200h + 16 × j + 3	4005 1200h + 16 × j + 3	EID7～EID0
4005 0200h + 16 × j + 4	4005 1200h + 16 × j + 4	—
4005 0200h + 16 × j + 5	4005 1200h + 16 × j + 5	データ長コード (DLC[3:0])
4005 0200h + 16 × j + 6	4005 1200h + 16 × j + 6	データバイト0
4005 0200h + 16 × j + 7	4005 1200h + 16 × j + 7	データバイト1
4005 0200h + 16 × j + 8	4005 1200h + 16 × j + 8	データバイト2
4005 0200h + 16 × j + 9	4005 1200h + 16 × j + 9	データバイト3
4005 0200h + 16 × j + 10	4005 1200h + 16 × j + 10	データバイト4
4005 0200h + 16 × j + 11	4005 1200h + 16 × j + 11	データバイト5
4005 0200h + 16 × j + 12	4005 1200h + 16 × j + 12	データバイト6
4005 0200h + 16 × j + 13	4005 1200h + 16 × j + 13	データバイト7
4005 0200h + 16 × j + 14	4005 1200h + 16 × j + 14	タイムスタンプ上位バイト
4005 0200h + 16 × j + 15	4005 1200h + 16 × j + 15	タイムスタンプ下位バイト

表 35.5 CAN データフレームの構成

SID10～SID6	SID5～SID0	EID17～EID16	EID15～EID8	EID7～EID0	DLC3～DLC1	DATA0	DATA1	...	DATA7
------------	-----------	-------------	------------	-----------	-----------	-------	-------	-----	-------

各メールボックスの内容は、新しいメッセージを受信しないかぎり、以前の値を保持します。

アドレス CAN0.MB0_ID 4005 0200h~CAN0.MB31_ID 4005 03F0h, CAN1.MB0_ID 4005 1200h~CAN1.MB31_ID 4005 13F0h




x: 不定

ビット	シンボル	ビット名	機能	R/W
b17-b0	EID[17:0]	拡張ID(注1)	データフレームとリモートフレームの拡張ID	R/W
b28-b18	SID[10:0]	標準ID	データフレームとリモートフレームの標準ID	R/W
b29	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W
b30	RTR	リモート送信要求	0: データフレーム 1: リモートフレーム	R/W
b31	IDE	ID 拡張(注2)	0: 標準ID 1: 拡張ID	R/W

- 注 1. メールボックスが n バイト (n は 8 未満) のデータ長 (DLC[3:0] ビットで設定) のメッセージを受信した場合、そのメールボックスの DATA_n ~ DATA₇ レジスタ内のデータは不定です。ここで、DATA₀ ~ DATA₇ が、このメールボックスのデータレジスタです。たとえば、データ長が 6 バイト (DLC[3:0] = 6h) であれば、DATA₆ レジスタと DATA₇ レジスタのデータは不定です。
- 注 2. IDE ビットは、CTRL.IDFM[1:0] ビットが 10b (ミックス ID モード) の場合に有効です。IDFM[1:0] ビットが 10b 以外の場合、IDE には 0 のみを書いてください。読むと 0 が読めます。

アドレス CAN0.MB0_DL 4005 0204h~CAN0.MB31_DL 4005 03F4h, CAN1.MB0_DL 4005 1204h~CAN1.MB31_DL 4005 13F4h




x: 不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	DLC[3:0]	データ長コード(注1)	b3 b0 0 0 0 0: データ長 = 0 バイト 0 0 0 1: データ長 = 1 バイト 0 0 1 0: データ長 = 2 バイト 0 0 1 1: データ長 = 3 バイト 0 1 0 0: データ長 = 4 バイト 0 1 0 1: データ長 = 5 バイト 0 1 1 0: データ長 = 6 バイト 0 1 1 1: データ長 = 7 バイト 1 x x x: データ長 = 8 バイト	R/W
b15-b4	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W


x: Don't care

- 注 1. メールボックスが n バイト (n は 8 未満) のデータ長 (DLC[3:0] ビットで設定) のメッセージを受信した場合、そのメールボックスの DATA_n ~ DATA₇ レジスタ内のデータは不定です。ここで、DATA₀ ~ DATA₇ が、このメールボックスのデータレジスタです。たとえば、データ長が 6 バイト (DLC[3:0] = 6h) であれば、DATA₆ レジスタと DATA₇ レジスタのデータは不定です。


アドレス CAN0.MB0_D0 4005 0206h ~ CAN0.MB31_D0 4005 03F6h, CAN1.MB0_D0 4005 1206h ~ CAN1.MB31_D0 4005 13F6h




アドレス CAN0.MB0_D1 4005 0207h ~ CAN0.MB31_D1 4005 03F7h, CAN1.MB0_D1 4005 1207h ~ CAN1.MB31_D1 4005 13F7h




アドレス CAN0.MB0_D2 4005 0208h ~ CAN0.MB31_D2 4005 03F8h, CAN1.MB0_D2 4005 1208h ~ CAN1.MB31_D2 4005 13F8h




アドレス CAN0.MB0_D3 4005 0209h ~ CAN0.MB31_D3 4005 03F9h, CAN1.MB0_D3 4005 1209h ~ CAN1.MB31_D3 4005 13F9h




アドレス CAN0.MB0_D4 4005 020Ah ~ CAN0.MB31_D4 4005 03FAh, CAN1.MB0_D4 4005 120Ah ~ CAN1.MB31_D4 4005 13FAh




アドレス CAN0.MB0_D5 4005 020Bh ~ CAN0.MB31_D5 4005 03FBh, CAN1.MB0_D5 4005 120Bh ~ CAN1.MB31_D5 4005 13FBh



アドレス CAN0.MB0_D6 4005 020Ch ~ CAN0.MB31_D6 4005 03FCh, CAN1.MB0_D6 4005 120Ch ~ CAN1.MB31_D6 4005 13FCh



アドレス CAN0.MB0_D7 4005 020Dh ~ CAN0.MB31_D7 4005 03FDh, CAN1.MB0_D7 4005 120Dh ~ CAN1.MB31_D7 4005 13FDh




x: 不定

ビット	シンボル	ビット名	機能	R/W
b7-b0	DATA0 ~ DATA7	データバイト0~7 (注1) (注2)	DATA0~7は送信または受信したCANメッセージデータを格納します。送受信は、DATA0から開始されます。CANバス上のビットオーダはMSBファーストであり、ビット7から送受信が開始されます。	R/W

注1. メールボックスがnバイト (nは8未満) のデータ長 (DLC[3:0] ビットで設定) のメッセージを受信した場合、そのメールボックスの DATA_n ~ DATA7 レジスタ内のデータは不定です。ここで、DATA0 ~ DATA7 が、このメールボックスのデータレジスタです。たとえば、データ長が6バイト (DLC[3:0] = 6h) であれば、DATA6 レジスタと DATA7 レジスタのデータは不定です。

注2. メールボックスがリモートフレームを受信した場合、そのメールボックスの DATA0 ~ DATA7 は以前の値を保持します。

アドレス CAN0.MB0_TS 4005 020Eh ~ CAN0.MB31_TS 4005 03FEh, CAN1.MB0_TS 4005 120Eh ~ CAN1.MB31_TS 4005 13FEh



ビット	シンボル	ビット名	機能	R/W
b7-b0	TSL[7:0]	タイムスタンプ下位バイト	TSH[7:0]ビットとTSL[7:0]ビットは、受信メッセージがメールボックスに取り込まれた時点のタイムスタンプのカウント値を格納します。	R/W
b15-b8	TSH[7:0]	タイムスタンプ上位バイト		R/W

EID[17:0] ビット (拡張 ID)

EID[17:0] ビットはデータフレームとリモートフレームの拡張 ID を設定します。拡張 ID のメッセージを送受信するために使用します。

SID[10:0] ビット (標準 ID)

SID[10:0] ビットはデータフレームとリモートフレームの標準 ID を設定します。標準 ID と拡張 ID の両メッセージを送受信するために使用します。

RTR ビット (リモート送信要求)

RTR ビットは、データフレームまたはリモートフレームのフレームフォーマットを設定します。

- 受信メールボックスは、RTR ビットで指定されたフォーマットのフレームのみを受信する
- 送信メールボックスは、RTR ビットで指定されたフレームフォーマットで送信する
- 受信 FIFO メールボックスは、FIDCR0 および FIDCR1 レジスタの RTR ビットで指定されたデータフレーム、リモートフレーム、またはその両方を受信する
- 送信 FIFO メールボックスは、送信メッセージ内の RTR ビットで指定されたデータフレームまたはリモートフレームを送信する

IDE ビット (ID 拡張)

IDE ビットは、ID フォーマットを標準 ID または拡張 ID に設定します。IDE ビットは、CTRL.IDFM[1:0] ビットが 10b (ミックス ID モード) の場合に有効です。

- 受信メールボックスは、IDE ビットで指定された ID フォーマットのみを受信する
- 送信メールボックスは、IDE ビットで指定された ID フォーマットで送信する
- 受信 FIFO メールボックスは、FIDCR0 および FIDCR1 レジスタの IDE ビットで指定された標準 ID と拡張 ID の設定でメッセージを受信する
- 送信 FIFO メールボックスは、送信メッセージ内の IDE ビットで指定された標準 ID または拡張 ID の設定で

メッセージを送信する

DLC[3:0] ビット (データ長コード)

DLC[3:0] ビットは、データフレームで送信されるデータ長を指定します。リモートフレームを使用してデータを要求する場合、DLC[3:0] ビットは要求するデータ長を指定します。

データフレームを受信した場合、DLC[3:0] ビットには受信したデータ長が格納されます。リモートフレームを受信した場合、DLC[3:0] ビットには要求されたデータ長が格納されます。

35.2.7 メールボックス割り込みイネーブルレジスタ (MIER)

アドレス CAN0.MIER 4005 042Ch, CAN1.MIER 4005 142Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	MB31	MB30	MB29	MB28	MB27	MB26	MB25	MB24	MB23	MB22	MB21	MB20	MB19	MB18	MB17	MB16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	MB15	MB14	MB13	MB12	MB11	MB10	MB9	MB8	MB7	MB6	MB5	MB4	MB3	MB2	MB1	MB0
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b31-b0	MB31 ~ MB0	割り込み許可	0: 割り込み禁止 1: 割り込み許可 ビット31はメールボックス31 (MB31) に、ビット0はメールボックス0 (MB0) に対応しています。	R/W

MIER レジスタは、メールボックスごとに個別に割り込みを許可できます。このレジスタは、通常メールボックスモードで利用可能です。FIFO メールボックスモードでは、このレジスタにアクセスしないでください。

各ビットは、同じ番号のメールボックスに対応しています。これらのビットは、対応するメールボックスの送信完了割り込みと受信完了割り込みを許可または禁止します：

- MIER レジスタのビット 0 はメールボックス 0 (MB0) に対応
- MIER レジスタのビット 31 はメールボックス 31 (MB31) に対応

MIER レジスタは、関連する MCTL_TXj または MCTL_RXj (j=0 ~ 31) レジスタが 00h で、関連するメールボックスが送受信アボートの処理をしていないときのみ変更してください。

35.2.8 FIFO メールボックスモード用メールボックス割り込みイネーブルレジスタ (MIER_FIFO)

アドレス CAN0.MIER_FIFO 4005 042Ch, CAN1.MIER_FIFO 4005 142Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	MB29	MB28	—	—	MB25	MB24	MB23	MB22	MB21	MB20	MB19	MB18	MB17	MB16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	MB15	MB14	MB13	MB12	MB11	MB10	MB9	MB8	MB7	MB6	MB5	MB4	MB3	MB2	MB1	MB0
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

ビット	シンボル	ビット名	機能	R/W
b23-b0	MB23 ~ MB0	割り込み許可	0: 割り込み禁止 1: 割り込み許可 ビット23はメールボックス23 (MB23) に、ビット0はメールボックス0 (MB0) に対応しています。	R/W
b24	MB24	送信 FIFO 割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b25	MB25	送信 FIFO 割り込み発生タイミング制御	0: 送信完了ごとに発生 1: 送信完了時に送信 FIFO が空になると発生	R/W
b27-b26	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W
b28	MB28	受信 FIFO 割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b29	MB29	受信 FIFO 割り込み発生タイミング制御 (注1)	0: 受信完了ごとに発生 1: 受信完了時に受信 FIFO がバッファワーニング (注2) になると発生	R/W
b31-b30	—	予約ビット	読むと不定値が読めます。書く場合、0としてください。	R/W

注1. 受信 FIFO がフルのためにバッファワーニングとなった場合、割り込み要求は発生しません。

注2. バッファワーニングとは、受信 FIFO に3つ目のメッセージが格納された状態です。

MIER_FIFO レジスタは、メールボックスごとに割り込みを許可することができ、それとは別に、FIFO ごとに割り込みを許可することもできます。このレジスタは、FIFO メールボックスモードで利用可能です。通常メールボックスモードではアクセスしないでください。

MB0 ~ MB23 ビットは、同じ番号のメールボックスに対応しています。これらのビットは、対応するメールボックスの送信完了割り込みと受信完了割り込みを許可または禁止します。

- MIER_FIFO レジスタのビット 0 はメールボックス 0 (MB0) に対応
- MIER_FIFO レジスタのビット 23 はメールボックス 23 (MB23) に対応

MB24、MB25、MB28、MB29 は、送信/受信 FIFO 割り込みを許可するか否か、および割り込み要求のタイミングを指定します。

MIER_FIFO レジスタは、関連する MCTL_TXj または MCTL_RXj (j=0 ~ 31) レジスタが 00h で、関連するメールボックスが送受信アポートの処理をしていないときにのみ変更してください。また、対応する FIFO の MIER_FIFO レジスタのビットは、TFCR.TFE ビットが 0 で TFEST ビットが 1、かつ、RFCR.RFE ビットが 0 で RFCR.RFEST ビットが 1 の場合にのみ変更してください。

35.2.9 送信用メッセージコントロールレジスタ (MCTL_TXj) (j = 0 ~ 31)

- 送信モード (TRMREQ ビットが1、RECREQ ビットが0の場合)

アドレス CAN0.MCTL_TX[0] 4005 0820h ~ CAN0.MCTL_TX[31] 4005 083Fh,
CAN1.MCTL_TX[0] 4005 1820h ~ CAN1.MCTL_TX[31] 4005 183Fh

	b7	b6	b5	b4	b3	b2	b1	b0
	TRMREQ	RECREQ	—	ONESHOT	—	TRMABT	TRMACTIVE	SENTDATA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SENTDATA	送信完了フラグ(注1)(注2)	0: 送信未完了 1: 送信完了	R/W
b1	TRMACTIVE	送信中ステータスフラグ	0: 送信待機中または送信要求なし 1: 送信中	R
b2	TRMABT	送信アボート完了フラグ(注1)(注2)	0: 送信開始、送信完了により送信アボート失敗、または送信アボート要求なし 1: 送信アボート完了	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	ONESHOT	ワンショット許可(注2)(注3)	0: ワンショット送信禁止 1: ワンショット送信許可	R/W
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	RECREQ	受信メールボックス要求(注2)(注3)(注4)(注5)	0: 受信用に設定しない 1: 受信用に設定する	R/W
b7	TRMREQ	送信メールボックス要求(注2)(注4)	0: 送信用に設定しない 1: 送信用に設定する	R/W

- 注 1. 0 のみ書けます。1 の書き込みは無効です。
- 注 2. このレジスタに書き込むとき、SENTDATA および TRMABT ビットが書き込み対象でない場合はこれらのビットに 1 を書いてください。
- 注 3. ワンショット送信モードへ遷移するためには、TRMREQ ビットを 1 にすると同時に、ONESHOT ビットに 1 を書いてください。ワンショット送信モードを解除するには、メッセージが送信またはアボートされた後、ONESHOT ビットに 0 を書いてください。
- 注 4. RECREQ ビットと TRMREQ ビットの両方を 1 にしないでください。
- 注 5. RECREQ ビットを 0 にするときは、SENTDATA、TRMACTIVE、および TRMABT フラグを同時に 0 にしてください。

MCTL_TXj は、メールボックス j を送信モードまたは受信モードに設定します。送信モードでは、MCTL_TXj は送信状態の制御と表示も行います。メールボックス j が受信モードのときは、MCTL_TXj にアクセスしないでください。MCTL_TXj は、CAN オペレーションモードまたは CAN halt モード時に変更してください。FIFO メールボックスモードでは、MCTL_TX24 ~ MCTL_TX31 レジスタを使用しないでください。

SENTDATA フラグ (送信完了フラグ)

SENTDATA フラグは、対応するメールボックスからのデータ送信が完了すると 1 になります。SENTDATA フラグは、ソフトウェア書き込みにより 0 になります。本フラグを 0 にする場合、最初に TRMREQ ビットを 0 にしてください。SENTDATA フラグと TRMREQ フラグを同時に 0 にすることはできません。対応するメールボックスから新しいメッセージを送信するには、SENTDATA フラグを 0 にしてください。

TRMACTIVE フラグ (送信中ステータスフラグ)

TRMACTIVE フラグは、CAN モジュールの対応するメールボックスがメッセージ送信を開始すると 1 になります。CAN モジュールが CAN バスアービトラクションに負けるか、CAN バスエラーが起こるか、あるいはデータ送信が完了すると 0 になります。

TRMABT フラグ (送信アボート完了フラグ)

TRMABT フラグは、次の場合、1 (送信アボート完了) になります。

- 送信アボート要求に続いて、送信開始前に送信アボートが完了したとき
- 送信アボート要求に続いて、CAN モジュールが CAN バスアービトレーションロストまたは CAN バスエラーを検出したとき
- ワンショット送信モード時 (RECREQ=0、TRMREQ=1、ONESHOT=1) に、CAN モジュールが CAN バスアービトレーションロストまたは CAN バスエラーを検出したとき

TRMABT フラグは、データ送信が完了しても 1 になりません。SENTDATA フラグは 1 になります。TRMABT フラグは、ソフトウェア書き込みにより 0 になります。

ONESHOT ビット (ワンショット許可)

送信モード時 (RECREQ=0、TRMREQ=1) に ONESHOT ビットを 1 にすると、CAN モジュールはメッセージを 1 回だけ送信します。(CAN バスエラーまたは CAN バスアービトレーションロストが発生しても、CAN モジュールはメッセージを再送信しません) 送信が完了したとき、SENTDATA フラグが 1 になります。CAN バスエラーまたは CAN バスアービトレーションロストエラーが原因で送信が完了しないと、TRMABT フラグが 1 になります。ONESHOT ビットは、SENTDATA または TRMABT フラグが 1 になった後に 0 にしてください。

RECREQ ビット (受信メールボックス要求)

RECREQ ビットは、表 35.10 に示す受信モードを選択します。

RECREQ ビットを 1 にすると、対応するメールボックスはデータフレームまたはリモートフレームの受信用に設定されます。

RECREQ ビットを 0 にすると、対応するメールボックスはデータフレームまたはリモートフレームの受信用に設定されません。

以下の期間は、ハードウェアプロテクトのため、RECREQ ビットはソフトウェアで書き込みをしても 0 になりません。

- ハードウェアプロテクトは、アクセプタンスフィルタ処理から開始されます (CRC フィールドの始まり)
- ハードウェアプロテクトの解除
 - メッセージの受信用に指定されたメールボックスで、受信したデータがメールボックスに格納された後、または CAN バスエラーが発生した後。すなわち、ハードウェアプロテクトの最長期間は、CRC フィールドの始まりから EOF の 7 ビット目の終わりまでの期間
 - その他のメールボックスは、アクセプタンスフィルタ処理後
 - 受信メッセージに指定されたメールボックスがない場合は、アクセプタンスフィルタ処理後

RECREQ ビットを 1 にする場合は、TRMREQ ビットを 1 にしないでください。メールボックスの設定を送信から受信に変更する場合は、受信に変更する前に、まず送信をアボートし、そして SENTDATA ビットと TRMABT フラグを 0 にしてください。

注. MCTL_TXj.RECREQ は、MCTL_RXj.RECREQ のミラービットです。

TRMREQ ビット (送信メールボックス要求)

TRMREQ ビットは、表 35.10 に示す送信モードを選択します。

TRMREQ ビットを 1 にすると、対応するメールボックスはデータフレームまたはリモートフレームの送信用に設定されます。

TRMREQ ビットを 0 にすると、対応するメールボックスはデータフレームまたはリモートフレームの送信用に設定されません。

TRMREQ ビットを 1 から 0 に変更して、対応する送信要求を解除すると、TRMABT フラグまたは SENTDATA フラグのいずれかが 1 になります。TRMREQ ビットを 1 にする場合は、RECREQ ビットを 1 にしないでください。メールボックスの設定を受信から送信に変更する場合は、送信に変更する前に、まず受信をアボートし、それから NEWDATA ビットと MSGLOST ビットを 0 にしてください。

注. MCTL_TXj.TRMREQ は、MCTL_RXj.TRMREQ のミラービットです。

35.2.10 受信メッセージコントロールレジスタ (MCTL_RXj) (j = 0 ~ 31)

- 受信モード (TRMREQ ビットが0、RECREQ ビットが1の場合)

アドレス CAN0.MCTL_RX[0] 4005 0820h ~ CAN0.MCTL_RX[31] 4005 083Fh,
CAN1.MCTL_RX[0] 4005 1820h ~ CAN1.MCTL_RX[31] 4005 183Fh

b7	b6	b5	b4	b3	b2	b1	b0
TRMREQ	RECREQ	—	ONESHOT	—	MSGLOST	INVALIDATA	NEWDATA
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	NEWDATA	受信完了フラグ (注1) (注2)	0: 受信データなし、または本ビットに0を書いた場合 1: 新しいメッセージをメールボックスに格納中または格納済み	R/W
b1	INVALIDATA	受信中ステータスフラグ	0: メッセージは有効 1: メッセージを更新中	R
b2	MSGLOST	メッセージロストフラグ (注1) (注2)	0: メッセージのオーバーライトまたはオーバーランなし 1: メッセージのオーバーライトまたはオーバーランあり	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	ONESHOT	ワンショット許可 (注2) (注3)	0: ワンショット受信禁止 1: ワンショット受信許可	R/W
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	RECREQ	受信メールボックス要求 (注2) (注3) (注4) (注5)	0: 受信用に設定しない 1: 受信用に設定する	R/W
b7	TRMREQ	送信メールボックス要求 (注2) (注4)	0: 送信用に設定しない 1: 送信用に設定する	R/W

注 1. 0のみ書けます。1の書き込みは無効です。

注 2. このレジスタの各ビットに書き込む際は、NEWDATA および MSGLOST ビットが書き込み対象でない場合、これらのビットには1を書いてください。

注 3. ワンショット受信モードへ遷移するには、RECREQ ビットを1にすると同時に、ONESHOT ビットに1を書いてください。ワンショット受信モードを解除するときは、RECREQ ビットに0を書いた後、RECREQ ビットが0であることを確認してから ONESHOT ビットに0を書いてください。

注 4. RECREQ ビットと TRMREQ ビットの両方を1にしないでください。

注 5. RECREQ ビットを0にする場合、MSGLOST、NEWDATA、および RECREQ ビットを同時に0にしてください。

MCTL_RXj は、メールボックス j を送信モードまたは受信モードに設定します。受信モードでは、MCTL_RXj は受信状態の制御と表示も行います。メールボックス j が送信モードのときは、MCTL_RXj にアクセスしないでください。MCTL_RXj レジスタは、CAN オペレーションモードまたは CAN halt モード時に変更してください。FIFO メールボックスモードでは、MCTL_RX24 ~ MCTL_RX31 を使用しないでください。

NEWDATA フラグ (受信完了フラグ)

NEWDATA フラグは、メールボックスに新しいメッセージを格納中または格納が完了したときに1になります。常に INVALIDATA フラグと同時に1にしてください。NEWDATA フラグは、ソフトウェア書き込みにより0になります。対応する INVALIDATA フラグが1の場合、NEWDATA フラグをソフトウェア書き込みで0にすることはできません。

INVALIDATA フラグ (受信中ステータスフラグ)

INVALIDATA フラグは、メッセージの受信完了後、対応するメールボックスに受信したメッセージを更新中に1になります。INVALIDATA フラグは、メッセージの格納完了時点で0になります。INVALIDATA フラグが1のときにメールボックスを読み出すと、そのデータは不定です。

MSGLOST フラグ (メッセージロストフラグ)

MSGLOST フラグは、NEWDATA フラグが 1 のとき、メールボックスのメッセージが新規の受信メッセージによって上書きまたはオーバーランされた場合、1 に設定されます。MSGLOST フラグは、EOF の 6 番目のビットの終わりで 1 に設定されます。MSGLOST フラグは、ソフトウェア書き込みで 0 にクリアされます。

オーバーライトモードとオーバーランモードの両方において、EOF の 6 番目のビットの終わりから、PCLKB の 5 サイクルの間は、MSGLOST フラグをソフトウェア書き込みで 0 にすることはできません。

ONESHOT ビット (ワンショット許可)

受信モード時 (RECREQ = 1、TRMREQ = 0) に ONESHOT ビットを 1 にすると、メールボックスはメッセージを 1 回だけ受信します。メールボックスがメッセージを 1 回受信すると、その後、受信メールボックスとして動作しません。NEWDATA フラグと INVALIDDATA フラグの動作は、通常の実受モードと同じです。ワンショット受信モードでは、MSGLOST フラグは 1 になりません。ONESHOT ビットを 0 にする場合、最初に RECREQ ビットに 0 を書いて、RECREQ ビットが 0 であることを確認してから行ってください。

RECREQ ビット (受信メールボックス要求)

RECREQ ビットは、表 35.10 に示す受信モードを選択します。

RECREQ ビットを 1 にすると、対応するメールボックスはデータフレームまたはリモートフレームの受信用に設定されます。

RECREQ ビットを 0 にすると、対応するメールボックスはデータフレームまたはリモートフレームの受信用に設定されません。

ハードウェア保護により、以下の期間はソフトウェア書き込みにより RECREQ ビットは 0 にすることはできません。

- ハードウェアプロテクトがアクセプタンスフィルタ処理から開始 (CRC フィールドの始まり)
- ハードウェアプロテクトが解除される時：
 - メッセージの受信に指定されたメールボックスについては、受信メッセージがメールボックスに格納された後、または CAN バスエラーが発生した後。すなわち、ハードウェアプロテクトの最長期間は CRC フィールドの始まりから EOF の 7 番目のビットの終わりまで
 - その他のメールボックスについては、アクセプタンスフィルタ処理後
 - メッセージ受信用に指定されたメールボックスがない場合は、アクセプタンスフィルタ処理後

RECREQ ビットを 1 にする場合は、TRMREQ ビットを 1 にしないでください。メールボックスの設定を送信から受信に変更する場合、受信に変更する前にまず送信をアポートしてから、SENTDATA ビットと TRMABT フラグを 0 に設定してください。

注. MCTL_RXj.RECREQ は、MCTL_TXj.RECREQ のミラービットです。

TRMREQ ビット (送信メールボックス要求)

TRMREQ ビットは、表 35.10 に示す送信モードを選択します。

TRMREQ ビットを 1 にすると、対応するメールボックスはデータフレームまたはリモートフレームの送信用に設定されます。


TRMREQ ビットを 0 にすると、対応するメールボックスはデータフレームまたはリモートフレームの送信用に設定されません。

TRMREQ ビットを 1 から 0 に変更して、対応する送信要求を解除すると、TRMABT フラグまたは SENTDATA フラグのいずれかが 1 になります。TRMREQ ビットを 1 にする場合は、RECREQ ビットを 1 にしないでください。メールボックスの設定を受信から送信に変更する場合、最初に受信をアポートし、次に NEWDATA ビットと MSGLOST ビットを 0 にしてから、送信に変更してください。

注. MCTL_RXj.TRMREQ は、MCTL_TXj.TRMREQ のミラービットです。

35.2.11 受信 FIFO コントロールレジスタ (RFCR)

アドレス CAN0.RFCR 4005 0848h, CAN1.RFCR 4005 1848h



ビット	シンボル	ビット名	機能	R/W
b0	RFE	受信 FIFO 許可	0: 受信 FIFO 禁止 1: 受信 FIFO 許可	R/W
b3-b1	RFUST[2:0]	受信 FIFO 未読メッセージ数ステータス	b3 b1 0 0 0: 未読メッセージなし 0 0 1: 未読メッセージ1件あり 0 1 0: 未読メッセージ2件あり 0 1 1: 未読メッセージ3件あり 1 0 0: 未読メッセージ4件あり 1 0 1: 予約 1 1 0: 予約 1 1 1: 予約	R
b4	RFMLF	受信 FIFO メッセージロストフラグ	0: 受信 FIFO メッセージロスト発生なし 1: 受信 FIFO メッセージロスト発生あり	R/W
b5	RFFST	受信 FIFO フルステータスフラグ	0: 受信 FIFO はフルでない 1: 受信 FIFO はフル (未読メッセージ4件)	R
b6	RFWST	受信 FIFO バッファワーニングステータスフラグ	0: 受信 FIFO はバッファワーニングでない 1: 受信 FIFO はバッファワーニング (未読メッセージ3件)	R
b7	RFEST	受信 FIFO 空ステータスフラグ	0: 受信 FIFO に未読メッセージあり 1: 受信 FIFO に未読メッセージなし	R

RFCR レジスタへの書き込みは、CAN オペレーションモードまたは CAN halt モード時に行ってください。

RFE ビット (受信 FIFO 許可)

RFE ビットを 1 にすると、受信 FIFO が許可されます。

RFE ビットを 0 にすると、受信 FIFO は受信禁止になり、空状態 (RFEST ビット = 1) になります。RFMLF フラグの設定と同時に RFE ビットに 0 を書いてください。

通常メールボックスモード (CTRL.MBM が 0) では、本ビットを 1 にしないでください。

ハードウェアプロテクトのため、下記の期間中、RFE ビットをソフトウェア書き込みで 0 にすることはできません。

- ハードウェアプロテクトは、アクセプタンスフィルタ処理から開始されます (CRC フィールドの始まり)
- ハードウェアプロテクトが解除される時:
 - メッセージの受信用に受信 FIFO が指定されている場合に、受信したデータが受信 FIFO に格納された後、または CAN バスエラーが発生した後。すなわち、ハードウェアプロテクトの最長期間は CRC フィールドの始まりから EOF の 7 番目のビットの終わりまで
 - メッセージの受信用に受信 FIFO が指定されていない場合は、アクセプタンスフィルタ処理後

RFUST[2:0] ビット (受信 FIFO 未読メッセージ数ステータス)

RFUST[2:0] ビットは、受信 FIFO 内の未読メッセージの数を示します。RFE ビットを 0 にすると、RFUST[2:0] ビットの値は 000b に初期化されます。

RFMLF フラグ (受信 FIFO メッセージロストフラグ)

受信 FIFO がフルのときに新しいメッセージを受信すると、RFMLF ビットは 1 (受信 FIFO メッセージロスト発生) になります。EOF の 6 番目のビットの終わりで 1 になります。

RFMLF フラグは、ソフトウェア書き込みにより 0 になります。(1 を書いても無効です)。オーバーライトモードとオーバーランモードの両方において、受信 FIFO がフルのときにメッセージを受信したことが確認された場合、ハードウェアプロテクトにより、EOF の 6 番目のビットの終わりから PCLKB の 5 サイクルの間は、RFMLF フラグをソフトウェア書き込みで 0 (受信 FIFO メッセージロスト未発生) にできません。

RFFST フラグ (受信 FIFO フルステータスフラグ)

受信 FIFO 内の未読メッセージが 4 件になると、RFFST フラグは 1 (受信 FIFO はフル) になります。受信 FIFO 内の未読メッセージが 4 件より少なくなると、0 (受信 FIFO はフルでない) になります。本フラグは、RFE ビットを 0 にすると 0 になります。

RFWST フラグ (受信 FIFO バッファワーニングステータスフラグ)

受信 FIFO 内の未読メッセージが 3 件になると、RFWST フラグは 1 (受信 FIFO はバッファワーニング) になります。受信 FIFO 内の未読メッセージの数が 3 件未満または 4 件になると、0 (受信 FIFO はバッファワーニングでない) になります。RFWST フラグは、RFE ビットを 0 にすると 0 になります。

RFEST フラグ (受信 FIFO 空ステータスフラグ)

受信 FIFO 内の未読メッセージがなくなると、RFEST フラグは 1 (受信 FIFO に未読メッセージなし) になります。RFE ビットを 0 にすると 1 になります。受信 FIFO 内の未読メッセージ数が 1 件以上になると、本フラグは 0 (受信 FIFO に未読メッセージあり) になります。図 35.2 に受信 FIFO メールボックスの動作を示します。





図 35.2 受信 FIFO メールボックスの動作 (MIER_FIFO レジスタのビット 29、28 が 01b または 11b のとき)

35.2.12 受信 FIFO ポインタコントロールレジスタ (RFPCR)

アドレス CAN0.RFPCR 4005 0849h, CAN1.RFPCR 4005 1849h



ビット	機能	R/W
b7-b0	RFPCRにFFhを書き込むと、受信FIFOのCPU側ポインタが増加	W

受信 FIFO が空状態でないとき、CPU ポインタを増加させて次のメールボックス位置に移動させるには、RFPCR レジスタにソフトウェアで FFh を書いてください。RFCR.RFE ビットが 0 (受信 FIFO 禁止) のときは、RFPCR レジスタに書かないでください。

オーバーライトモードで RFFST フラグが 1 (受信 FIFO はフル) のときに新しいメッセージが受信されると、CAN ポインタと CPU ポインタの両方が増加します。この状態で RFMLF フラグが 1 のとき、RFPCR レジスタにソフトウェア書き込みを行っても CPU ポインタは増加しません。

35.2.13 送信 FIFO コントロールレジスタ (TFCR)

アドレス CAN0.TFCR 4005 084Ah, CAN1.TFCR 4005 184Ah

b7	b6	b5	b4	b3	b2	b1	b0
TFEST	TFFST	—	—	TFUST[2:0]		TFE	
リセット後の値	1	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TFE	送信 FIFO 許可	0: 送信 FIFO 禁止 1: 送信 FIFO 許可	R/W
b3-b1	TFUST[2:0]	送信 FIFO 未送信メッセージ数ステータス	b3 b1 0 0 0: 未送信メッセージなし 0 0 1: 未送信メッセージ1件 0 1 0: 未送信メッセージ2件 0 1 1: 未送信メッセージ3件 1 0 0: 未送信メッセージ4件 1 0 1: 予約 1 1 0: 予約 1 1 1: 予約	R
b5-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	TFFST	送信 FIFO フルスステータス	0: 送信 FIFO はフルでない 1: 送信 FIFO はフル (未送信メッセージ4件)	R
b7	TFEST	送信 FIFO 空ステータス	0: 送信 FIFO に未送信メッセージあり 1: 送信 FIFO に未送信メッセージなし	R

TFCR レジスタへの書き込みは、CAN オペレーションモードまたは CAN halt モード時に行ってください。

TFE ビット (送信 FIFO 許可)

TFE ビットを 1 にすると、送信 FIFO が許可されます。TFE ビットを 0 にすると、送信 FIFO は空状態 (TFEST ビット = 1) になり、下記のように送信 FIFO から未送信メッセージが失われます。

- 送信 FIFO から次のメッセージ送信予定がなく、まだ送信中でもない場合はただちに
- 送信 FIFO から次のメッセージ送信予定があるか、あるいはすでに送信中の場合、送信完了、CAN バスエラー、CAN バスアービトラクションロスト、または CAN halt モードへの遷移が発生した時点

TFE ビットを再度 1 にする前に、TFEST ビットが 1 になっていることを確認してください。TFE ビットを 1 にした後、送信データをメールアドレス 24 に書いてください。

通常メールアドレスモード (CTRL.MBM が 0) では、TFE ビットを 1 にしないでください。

TFUST[2:0] ビット (送信 FIFO 未送信メッセージ数ステータス)

TFUST[2:0] ビットは、送信 FIFO 内の未送信メッセージの数を示します。TFE ビットを 0 にした後、送信アポートまたは送信が完了すると、これらのビットは 000b になります。

TFFST ビット (送信 FIFO フルスステータス)

送信 FIFO 内の未送信メッセージの数が 4 件になると、TFFST ビットは 1 (送信 FIFO はフル) になります。送信 FIFO 内の未送信メッセージの数が 4 件より少なくなると、TFFST ビットは 0 (送信 FIFO はフルではない) になります。送信 FIFO の送信アポートが完了すると、TFFST ビットは 0 になります。

TFEST ビット (送信 FIFO 空ステータス)

送信 FIFO 内の未送信メッセージがなくなると、TFEST ビットは 1 (送信 FIFO にメッセージなし) になります。送信 FIFO の送信アポートが完了すると、TFEST ビットは 1 になります。送信 FIFO 内の未送信メッセージの数が 1 件以上になると、TFEST ビットは 0 (送信 FIFO にメッセージあり) になります。

図 35.3 に送信 FIFO メールボックスの動作を示します。





図 35.3 送信 FIFO メールボックスの動作 (MIER_FIFO レジスタのビット 25、24 が 01b または 11b のとき)

35.2.14 送信 FIFO ポインタコントロールレジスタ (TFPCR)

アドレス CAN0.TFPCR 4005 084Bh, CAN1.TFPCR 4005 184Bh



ビット	機能	R/W
b7-b0	TFPCRにFFhを書き込むと、送信 FIFO の CPU ポインタが増加	W

送信 FIFO がフルでないとき、送信 FIFO の CPU ポインタを増加させて次のメールボックス位置に移動させるには、ソフトウェアで TFPCR レジスタに FFh を書いてください。

TFPCR.TFE ビットが 0 (送信 FIFO 禁止) のときは、TFPCR レジスタに書かないでください。

35.2.15 ステータスレジスタ (STR)

アドレス CAN0.STR 4005 0842h, CAN1.STR 4005 1842h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	RECST	TRMST	BOST	EPST	SLPST	HLTST	RSTST	EST	TABST	FMLST	NMLST	TFST	RFST	SDST	NDST
リセット後の値	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	NDST	NEWDATA ステータスフラグ	0 : NEWDATA ビットが1のメールボックスなし 1 : NEWDATA ビットが1のメールボックスあり	R
b1	SDST	SENTDATA ステータスフラグ	0 : SENTDATA ビットが1のメールボックスなし 1 : SENTDATA ビットが1のメールボックスあり	R
b2	RFST	受信FIFOステータスフラグ	0 : 受信FIFOにメッセージなし 1 : 受信FIFOにメッセージあり	R
b3	TFST	送信FIFOステータスフラグ	0 : 送信FIFOはフル 1 : 送信FIFOはフルではない	R
b4	NMLST	通常メールボックスメッセージロストステータスフラグ	0 : MSGLOST ビットが1のメールボックスなし 1 : MSGLOST ビットが1のメールボックスあり	R
b5	FMLST	FIFOメールボックスメッセージロストステータスフラグ	0 : RFMLF ビットが0 1 : RFMLF ビットが1	R
b6	TABST	送信アボートステータスフラグ	0 : TRMABT ビットが1のメールボックスなし 1 : TRMABT ビットが1のメールボックスあり	R
b7	EST	エラーステータスフラグ	0 : エラー発生なし 1 : エラー発生あり	R
b8	RSTST	CANリセットステータスフラグ	0 : CANリセットモードではない 1 : CANリセットモード	R
b9	HLTST	CANhaltステータスフラグ	0 : CANhaltモードではない 1 : CANhaltモード	R
b10	SLPST	CANスリープステータスフラグ	0 : CANスリープモードではない 1 : CANスリープモード	R
b11	EPST	エラーパッシブステータスフラグ	0 : エラーパッシブ状態ではない 1 : エラーパッシブ状態	R
b12	BOST	バスオフステータスフラグ	0 : バスオフ状態ではない 1 : バスオフ状態	R
b13	TRMST	送信ステータスフラグ	0 : バスアイドルまたは受信中 1 : 送信中またはモジュールがバスオフ状態	R
b14	RECST	受信ステータスフラグ	0 : バスアイドルまたは送信中 1 : 受信中	R
b15	—	予約ビット	読むと0が読めます。	R

NDST フラグ (NEWDATA ステータスフラグ)

MCTL_RXj.NEWDATA フラグ (j=0~31) が1つでも1であると、MIER または MIER_FIFO の値にかかわらず、NDST フラグは1になります。NEWDATA フラグがすべて0のとき、0になります。

SDST フラグ (SENTDATA ステータスフラグ)

MCTL_TXj.SENTDATA フラグ (j=0~31) が1つでも1であると、MIER または MIER_FIFO の値にかかわらず、SDST フラグは1になります。SENTDATA フラグがすべて0のとき、0になります。

RFST フラグ (受信 FIFO ステータスフラグ)

RFST フラグは、受信 FIFO が空状態でないとき 1 になります。受信 FIFO が空状態か、または通常メールボックスモードが選択されている場合、0 になります。

TFST フラグ (送信 FIFO ステータスフラグ)

TFST フラグは、送信 FIFO がフルでないとき 1 になります。送信 FIFO がフルか通常メールボックスモードになると 0 になります。

NMLST フラグ (通常メールボックスメッセージロストステータスフラグ)

MCTL_RXj.MSGLOST フラグ ($j=0 \sim 31$) が 1 つでも 1 になると、MIER または MIER_FIFO の値にかかわらず、NMLST フラグは 1 になります。MSGLOST フラグがすべて 0 のとき、0 になります。

FMLST フラグ (FIFO メールボックスメッセージロストステータスフラグ)

RFCR.RFMLF フラグが 1 になると、MIER_FIFO の値にかかわらず、FMLST フラグは 1 になります。FMLST フラグは、RFMLF フラグが 0 のとき 0 になります。

TABST フラグ (送信アポートステータスフラグ)

MCTL_TXj.TRMABT フラグ ($j=0 \sim 31$) が 1 つでも 1 になると、MIER または MIER_FIFO の値にかかわらず、TABST フラグは 1 になります。TRMABT フラグがすべて 0 のとき、0 になります。

EST フラグ (エラーステータスフラグ)

EIFR レジスタで 1 つでもエラーが検出されると、EIER の値にかかわらず、EST フラグは 1 になります。EIFR レジスタで 1 つもエラーが検出されない場合は 0 になります。

RSTST フラグ (CAN リセットステータスフラグ)

RSTST フラグは、CAN モジュールが CAN リセットモードになると 1 になります。CAN モジュールが CAN リセットモード以外るとき、0 になります。CAN リセットモードからスリープモードへ遷移しても 1 のままです。

HLTST フラグ (CAN halt ステータスフラグ)

HLTST フラグは、CAN モジュールが CAN halt モードになると 1 になります。CAN モジュールが CAN halt モード以外るとき、0 になります。CAN halt モードからスリープモードへ遷移しても 1 のままです。

SLPST フラグ (CAN スリープステータスフラグ)

SLPST フラグは、CAN モジュールが CAN スリープモードになると 1 になります。CAN モジュールが CAN スリープモード以外るとき、0 になります。

EPST フラグ (エラーパッシブステータスフラグ)

TECR または RECR レジスタの値が 127 を超えて、CAN モジュールがエラーパッシブ状態 ($128 \leq \text{TEC} < 256$ または $128 \leq \text{REC} < 256$) になると、EPST フラグは 1 になります。CAN モジュールがエラーパッシブ状態以外るとき、0 になります。

BOST フラグ (バスオフステータスフラグ)

TECR レジスタの値が 255 を超えて CAN モジュールがバスオフ状態 ($\text{TEC} \geq 256$) になると、BOST フラグは 1 になります。CAN モジュールがバスオフ状態以外るとき、0 になります。

TRMST フラグ (送信ステータスフラグ)


TRMST フラグは、CAN モジュールが送信ノードとして動作するか、またはバスオフ状態になると 1 になります。CAN モジュールが受信ノードとして動作するか、またはバスアイドル状態になると 0 になります。

RECST フラグ (受信ステータスフラグ)

RECST フラグは、CAN モジュールが受信ノードとして動作すると 1 になります。CAN モジュールが送信ノードとして動作するか、またはバスアイドル状態になると 0 になります。

35.2.16 メールボックスサーチモードレジスタ (MSMR)

アドレス CAN0.MSMR 4005 0853h, CAN1.MSMR 4005 1853h



ビット	シンボル	ビット名	機能	R/W
b1-b0	MBSM[1:0]	メールボックス検索モード選択	b1 b0 0 0: 受信メールボックス検索モード 0 1: 送信メールボックス検索モード 1 0: メッセージロスト検索モード 1 1: チャネル検索モード	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

MSMR レジスタへの書き込みは、CAN オペレーションモードまたは CAN halt モード時に行ってください。

MBSM[1:0] ビット (メールボックス検索モード選択)

MBSM[1:0] ビットは、メールボックス検索機能の検索モードを選択します。

MBSM[1:0] ビットが 00b の場合、受信メールボックス検索モードになります。このモードでの検索対象は、通常メールボックスでの MCTL_RXj.NEWDATA (j=0~31) フラグと、RFCR.RFEST ビットです。


MBSM[1:0] ビットが 01b の場合、送信メールボックス検索モードになります。このモードでの検索対象は、MCTL_TXj.SENTDATA フラグです。

MBSM[1:0] ビットが 10b の場合、メッセージロスト検索モードになります。このモードでの検索対象は、通常メールボックスでの MCTL_RXj.MSGLOST フラグと、RFCR.RFMLF フラグです。

MBSM[1:0] ビットが 11b の場合、チャネル検索モードになります。このモードで検索対象となるレジスタは、CSSR レジスタです。35.2.18 [チャネルサーチサポートレジスタ \(CSSR\)](#) を参照してください。

35.2.17 メールボックスサーチステータスレジスタ (MSSR)

アドレス CAN0.MSSR 4005 0852h, CAN1.MSSR 4005 1852h



ビット	シンボル	ビット名	機能	R/W
b4-b0	MBNST[4:0]	検索結果メールボックス番号ステータス	MSMRレジスタの各モードで検索された最小メールボックス番号を表示	R
b6-b5	—	予約ビット	読むと0が読めます。	R
b7	SEST	検索結果ステータス	0: 検索結果あり 1: 検索結果なし	R

MBNST[4:0] ビット (検索結果メールボックス番号ステータス)

MBNST[4:0] ビットは、すべての MSMR モードで検索された最小のメールボックス番号を出力します。受信メールボックス検索モード、送信メールボックス検索モード、およびメッセージロスト検索モードでは、メールボックスの値 (検索結果出力) が次の場合に更新されます。

- MBNST ビットで出力されたメールボックスの NEWDATA、SENTDATA、または MSGLOST フラグが 0 の場合
- MBNST ビットより小さな番号のメールボックスの NEWDATA、SENTDATA、または MSGLOST フラグが 1 の場合

MBSM[1:0] ビットが 00b (受信メールボックス検索モード) または 10b (メッセージロスト検索モード) の場合、受信 FIFO (メールボックス 28) が空状態ではなく、すべての通常メールボックス (メールボックス 0 ~ 23) に未読の受信メッセージもロストメッセージもないと、受信 FIFO が出力されます。MBSM[1:0] ビットが 01b (送信メールボックス検索モード) の場合、送信 FIFO (メールボックス 24) は出力されません。表 35.6 に、FIFO メールボックスモードでの MBNST[4:0] ビットの動作を示します。

チャンネル検索モードでは、MBNST[4:0] ビットは対応するチャンネル番号を出力します。MSSR レジスタがソフトウェアで読み出された後に、次のターゲットチャンネル番号が出力されます。

SEST ビット (検索結果ステータス)


すべてのメールボックスの検索で対応するメールボックスがない場合、SEST ビットは 1 (検索結果なし) になります。たとえば送信メールボックス検索モードで、該当するすべてのメールボックスの SENTDATA フラグが 1 以外の場合は、SEST ビットが 1 になります。少なくとも 1 つの SENTDATA フラグが 1 のとき、SEST ビットは 0 になります。SEST ビットが 1 の場合、MBNST[4:0] ビットの値は不定です。

表 35.6 FIFO メールボックスモードでの MBNST[4:0] ビットの動作

MBSM[1:0] ビット	メールボックス 24 (送信 FIFO)	メールボックス 28 (受信 FIFO)
00b	メールボックス 24 は表示されない	通常メールボックスのどの MCTL_RXj.NEWDATA フラグも 1 (新しいメッセージがメールボックスに格納中または格納済み) ではなく、かつ受信 FIFO が空状態でない場合、メールボックス 28 が表示される
01b		メールボックス 28 は表示されない
10b		通常メールボックスのどの MCTL_RXj.MSGLOST フラグも 1 (メッセージのオーバーライトまたはオーバーランあり) ではなく、かつ受信 FIFO の RFCR.RFMLF フラグが 1 (受信 FIFO メッセージロスト発生) になった場合、メールボックス 28 が表示される
11b		メールボックス 28 は表示されない

35.2.18 チャンルサーチサポートレジスタ (CSSR)

アドレス CAN0.CSSR 4005 0851h, CAN1.CSSR 4005 1851h



ビット	機能	R/W
b7-b0	チャンネル検索の値が入力された場合、チャンネル番号をMSSRレジスタに出力	R/W

1 になった CSSR レジスタのビットは、8/3 エンコーダ (最小ビット位置がより高い優先順位) によってエンコードされ、MSSR.MBNST[4:0] ビットに出力されます。MSSR レジスタは、MSSR レジスタをソフトウェアで読み出すたびに更新された値が表示されます。

なお、CSSR レジスタは、MSMR.MBSM[1:0] ビットが 11b (チャンネル検索モード) のときのみ変更してください。また、CSSR レジスタへの書き込みは、CAN オペレーションモードまたは CAN halt モード時に行ってください。

図 35.4 に、CSSR および MSSR レジスタに対する書き込みと読み出しについて示します。





図 35.4 CSSR および MSSR レジスタに対する書き込みと読み出し

CSSR レジスタの値も MSSR レジスタを読み出すたびに更新されます。読んだ場合、8/3 エンコーダ変換前の値が読めます。

35.2.19 アクセプタンスフィルタサポートレジスタ (AFSR)

アドレス CAN0.AFSR 4005 0856h, CAN1.AFSR 4005 1856h



ビット	機能	R/W
b15-b0	受信メッセージの標準IDを書いた後に、データテーブル検索用に変換された値が読める	R/W

注. AFSR レジスタへの書き込みは、CAN オペレーションモードまたは CAN halt モード時に行ってください。

アクセプタンスフィルタサポートユニット (ASU) が、データテーブル (8 ビット × 256) の検索に使用可能です。このデータテーブルには、ユーザにより作成されたすべての標準 ID の有効/無効が 1 ビット単位で設定されています。受信した標準 ID が格納された MB_j_ID.SID[10:0] ビット (j=0 ~ 31) を含む 16 ビット単位のデータを AFSR に書き込むと、デコードされたデータテーブル検索用の行 (バイトオフセット) 位置と、列 (ビット) 位置が読み出せます。ASU は、標準 (11 ビット) ID にのみ使用できます。

ASU は、次の場合に有効です。

- 受信する ID がアクセプタンスフィルタでマスクできない場合。たとえば、受信する ID が 078h、087h、111h の場合
- 受信する ID が多すぎるため、ソフトウェアによるフィルタリング処理時間を短縮したい場合

注. AFSR レジスタは、CAN リセットモードでは設定できません。

図 35.5 に、AFSR レジスタに対する書き込みと読み出しについて示します。




図 35.5 AFSR レジスタに対する書き込みと読み出し

35.2.20 エラー割り込みイネーブルレジスタ (EIER)

アドレス CAN0.EIER 4005 084Ch, CAN1.EIER 4005 184Ch

	b7	b6	b5	b4	b3	b2	b1	b0
	BLIE	OLIE	ORIE	BORIE	BOEIE	EPIE	EWIE	BEIE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	BEIE	バスエラー割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b1	EWIE	エラーワーニング割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b2	EPIE	エラーパッシブ割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b3	BOEIE	バスオフ開始割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b4	BORIE	バスオフ復帰割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b5	ORIE	オーバーラン割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b6	OLIE	オーバーロードフレーム送信割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W
b7	BLIE	バスロック割り込み許可	0: 割り込み禁止 1: 割り込み許可	R/W

EIER レジスタは、EIFR レジスタの個々のエラー割り込み要因を許可または禁止するためのレジスタです。EIER レジスタへの書き込みは、CAN リセットモード時に行ってください。

BEIE ビット (バスエラー割り込み許可)

BEIE ビットが 0 の場合、EIFR.BEIF ビットが 1 であっても、エラー割り込み要求は発生しません。BEIE ビットが 1 の場合、BEIF ビットが 1 になると、エラー割り込み要求が発生します。

EWIE ビット (エラーワーニング割り込み許可)

EWIE ビットが 0 の場合、EIFR.EWIF ビットが 1 であっても、エラー割り込み要求は発生しません。EWIE ビットが 1 の場合、EWIF ビットが 1 になると、エラー割り込み要求が発生します。

EPIE ビット (エラーパッシブ割り込み許可)

EPIE ビットが 0 の場合、EIFR.EPIF ビットが 1 であっても、エラー割り込み要求は発生しません。EPIE ビットが 1 の場合、EPIF ビットが 1 になると、エラー割り込み要求が発生します。

BOEIE ビット (バスオフ開始割り込み許可)

BOEIE ビットが 0 の場合、EIFR.BOEIF ビットが 1 であっても、エラー割り込み要求は発生しません。BOEIE ビットが 1 の場合、BOEIF ビットが 1 になると、エラー割り込み要求が発生します。

BORIE ビット (バスオフ復帰割り込み許可)

BORIE ビットが 0 の場合、EIFR.BORIF ビットが 1 であっても、エラー割り込み要求は発生しません。BORIE ビットが 1 の場合、BORIF ビットが 1 になると、エラー割り込み要求が発生します。

ORIE ビット (オーバーラン割り込み許可)

ORIE ビットが 0 の場合、EIFR.ORIF ビットが 1 であっても、エラー割り込み要求は発生しません。ORIE ビットが 1 の場合、ORIF ビットが 1 になると、エラー割り込み要求が発生します。

OLIE ビット (オーバーロードフレーム送信割り込み許可)

OLIE ビットが 0 の場合、EIFR.OLIF ビットが 1 であっても、エラー割り込み要求は発生しません。OLIE ビットが 1 の場合、OLIF ビットが 1 になると、エラー割り込み要求が発生します。

BLIE ビット (バスロック割り込み許可)

BLIE ビットが 0 の場合、EIFR.BLIF ビットが 1 であっても、エラー割り込み要求は発生しません。BLIE ビットが 1 の場合、BLIF ビットが 1 になると、エラー割り込み要求が発生します。

35.2.21 エラー割り込み要因判定レジスタ (EIFR)

アドレス CAN0.EIFR 4005 084Dh, CAN1.EIFR 4005 184Dh

	b7	b6	b5	b4	b3	b2	b1	b0
	BLIF	OLIF	ORIF	BORIF	BOEIF	EPIF	EWIF	BEIF
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	BEIF	バスエラー検出フラグ	0: バスエラー未検出 1: バスエラー検出	R/W
b1	EWIF	エラーワーニング検出フラグ	0: エラーワーニング未検出 1: エラーワーニング検出	R/W
b2	EPIF	エラーパッシブ検出フラグ	0: エラーパッシブ未検出 1: エラーパッシブ検出	R/W
b3	BOEIF	バスオフ開始検出フラグ	0: バスオフ開始未検出 1: バスオフ開始検出	R/W
b4	BORIF	バスオフ復帰検出フラグ	0: バスオフ復帰未検出 1: バスオフ復帰検出	R/W
b5	ORIF	受信オーバーラン検出フラグ	0: 受信オーバーラン未検出 1: 受信オーバーラン検出	R/W
b6	OLIF	オーバーロードフレーム送信検出フラグ	0: オーバーロードフレーム送信未検出 1: オーバーロードフレーム送信検出	R/W
b7	BLIF	バスロック検出フラグ	0: バスロック未検出 1: バスロック検出	R/W

これらのビットの1つに対応したイベントが発生すると、EIER レジスタの設定にかかわらず、EIFR レジスタの対応するビットが1になります。

これらのビットは、ソフトウェア書き込みで0にしてください。ソフトウェアによるクリアと同時にビットが1になると、そのビットは1になります。個々のビットをソフトウェアで0にする場合、転送 (MOV) 命令を使用して、必ず指定されたビットのみを0にし、その他のビットは1にしてください。1を書いてもこれらのビットの値は変化しません。

BEIF フラグ (バスエラー検出フラグ)

バスエラーが検出されると、BEIF フラグは1になります。

EWIF フラグ (エラーワーニング検出フラグ)

受信エラーカウンタ (REC) または送信エラーカウンタ (TEC) の値が95を超えると、EWIF フラグは1になります。REC または TEC が最初に95を超えたときのみ1になります。REC または TEC が95を超えたまま、EWIF フラグにソフトウェアで0を書いた場合、REC または TEC が95以下になった後、再び95を超えるまで、EWIF フラグは1にはなりません。

EPIF フラグ (エラーパッシブ検出フラグ)

CAN エラーの状態がエラーパッシブになったとき、受信エラーカウンタ (REC) または送信エラーカウンタ (TEC) の値が127を超えると、EPIF フラグは1になります。REC または TEC が最初に127を超えたときのみ1になります。REC または TEC が127を超えたまま、EPIF フラグにソフトウェアで0を書いた場合、REC または TEC が127以下になった後、再び127を超えるまで、本フラグは1にはなりません。

BOEIF フラグ (バスオフ開始検出フラグ)

CAN エラー状態がバスオフ状態で、送信エラーカウンタ (TEC) の値が255を超えると、BOEIF フラグは1になります。CTRL レジスタのBOM[1:0] ビットが01b (バスオフ開始で自動的にCAN halt モードへ遷移) で、CAN モジュールがバスオフ状態になった場合も1になります。

BORIF フラグ (バスオフ復帰検出フラグ)

CAN モジュールが、下記の条件下でバスオフ状態から通常復帰 (11 の連続するレセシブビットを 128 回検出) した場合、BORIF フラグは 1 になります。

- CTLR.BOM[1:0] ビットが 00b の場合
- CTLR.BOM[1:0] ビットが 10b の場合
- CTLR.BOM[1:0] ビットが 11b の場合

ただし、CAN モジュールが、下記の条件下でバスオフ状態から復帰した場合、BORIF フラグは 1 になりません。

- CTLR.CANM[1:0] ビットが 01b または 11b (CAN リセットモード) の場合
- CTLR.RBOC ビットが 1 (バスオフからの強制復帰) の場合
- CTLR.BOM[1:0] ビットが 01b の場合
- CTLR.BOM[1:0] ビットが 11b で、通常復帰が発生する前に、CTLR.CANM[1:0] ビットを 10b (CAN halt モード) にした場合

表 35.7 に、CTLR.BOM[1:0] ビットの設定値ごとの BOEIF および BORIF ビットの動作を示します。

表 35.7 CTLR.BOM[1:0] の設定値ごとの BOEIF、BORIF フラグの動作

BOM[1:0] ビット	BOEIF ビット	BORIF ビット
00b	バスオフ状態への遷移時に 1 になる	バスオフ状態からの復帰時に 1 になる
01b		1 にはならない
10b		バスオフ状態からの復帰時に 1 になる
11b		CANM[1:0] ビットが 10b (CAN halt モード) になる前に、通常のバスオフ状態からの復帰が発生した場合 1 になる

ORIF フラグ (受信オーバーラン検出フラグ)

ORIF フラグは、受信オーバーランが発生すると 1 になります。オーバーライトモードでは 1 になりません。

オーバーライトモードでは、オーバーライト条件が発生すると受信完了割り込み要求が発生し、ORIF ビットは 1 になりません。

通常メールボックスモードの場合、オーバーランモードでは、メールボックス 0 ~ 31 のいずれかでオーバーランが発生すると、本フラグが 1 になります。FIFO メールボックスモードの場合、オーバーランモードで、メールボックス 0 ~ 23 のいずれかまたは受信 FIFO でオーバーランが発生すると、本ビットは 1 になります。

OLIF フラグ (オーバーロードフレーム送信検出フラグ)

CAN モジュールが送信または受信動作中であるとき、オーバーロードフレームの送信条件が検出されると、OLIF フラグは 1 になります。


BLIF フラグ (バスロック検出フラグ)

CAN モジュールが CAN オペレーションモードのとき、CAN バス上に 32 の連続するドミナントビットが検出されると、BLIF フラグは 1 になります。BLIF フラグが 1 になった後、次のいずれかの条件下では、32 の連続するドミナントビットが再検出されます。

- 本フラグが 1 から 0 に変化した後、レセシブビットが検出された場合
- 本フラグが 1 から 0 に変化した後、CAN モジュールが CAN リセットモードまたは CAN halt モードになり、その後、再び CAN オペレーションモードになった場合

35.2.22 受信エラーカウントレジスタ (RECR)

アドレス CAN0.RECR 4005 084Eh, CAN1.RECR 4005 184Eh




ビット	機能	R/W
b7-b0	受信エラーカウント機能 受信中のCANモジュールのエラー状態に基づいて、RECRはカウンタ値をインクリメントまたはデクリメント	R

RECR レジスタは、受信エラーカウンタの値を示します。受信エラーカウンタの増減条件については、CAN仕様 (ISO11898-1) を参照してください。

バスオフ状態時の RECR レジスタの値は不定になります。

35.2.23 送信エラーカウントレジスタ (TECR)

アドレス CAN0.TECR 4005 084Fh, CAN1.TECR 4005 184Fh



ビット	機能	R/W
b7-b0	送信エラーカウント機能 送信中のCANモジュールのエラー状態に基づいて、TECRはカウンタ値をインクリメントまたはデクリメント	R

TECR レジスタは、送信エラーカウンタの値を示します。送信エラーカウンタの増減条件については、CAN仕様 (ISO11898-1) を参照してください。

バスオフ状態時の TECR レジスタの値は不定になります。

35.2.24 エラーコード格納レジスタ (ECSR)

アドレス CAN0.ECSR 4005 0850h, CAN1.ECSR 4005 1850h

	b7	b6	b5	b4	b3	b2	b1	b0
	EDPM	ADEF	BE0F	BE1F	CEF	AEF	FEF	SEF
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SEF	スタッフエラーフラグ(注1)(注2)	0: スタッフエラー未検出 1: スタッフエラー検出	R/W
b1	FEF	フォームエラーフラグ(注1)(注2)	0: フォームエラー未検出 1: フォームエラー検出	R/W
b2	AEF	ACKエラーフラグ(注1)(注2)	0: ACKエラー未検出 1: ACKエラー検出	R/W
b3	CEF	CRCエラーフラグ(注1)(注2)	0: CRCエラー未検出 1: CRCエラー検出	R/W
b4	BE1F	ビットエラー (レセシブ) フラグ (注1)(注2)	0: ビットエラー (レセシブ) 未検出 1: ビットエラー (レセシブ) 検出	R/W
b5	BE0F	ビットエラー (ドミナント) フラグ (注1)(注2)	0: ビットエラー (ドミナント) 未検出 1: ビットエラー (ドミナント) 検出	R/W
b6	ADEF	ACKデリミタエラーフラグ(注1)(注2)	0: ACKデリミタエラー未検出 1: ACKデリミタエラー検出	R/W
b7	EDPM	エラー表示モード選択(注3)(注4)	0: 最初に検出されたエラーコードを出力 1: 蓄積したエラーコードを出力	R/W

- 注1. 1を書いても、これらのビットの値は影響されません。
- 注2. SEF、FEF、AEF、CEF、BE1F、BE0F、ADEF ビットに0を書く場合は、転送(MOV)命令を使用して、必ず指定されたビットのみを0にし、その他のビットは1にしてください。
- 注3. EDPM ビットへの書き込みは、CANリセットモードまたはCAN haltモード時に行ってください。
- 注4. 同時に2つ以上のエラー条件が検出された場合は、関係するすべてのビットが1になります。

ECSRレジスタは、CANバス上のエラー発生の有無を示します。各エラーの発生条件については、CAN仕様(ISO11898-1)を参照してください。

ソフトウェア書き込みでEDPMビット以外のビットをすべて0にしてください。ソフトウェアによるクリアの実行と同時にビットを1にすると、そのビットは1になります。

SEF フラグ (スタッフエラーフラグ)

スタッフエラーが検出されると、SEFフラグは1になります。

FEF フラグ (フォームエラーフラグ)

フォームエラーが検出されると、FEFフラグは1になります。

AEF フラグ (ACKエラーフラグ)

ACKエラーが検出されると、AEFフラグは1になります。

CEF フラグ (CRCエラーフラグ)

CRCエラーが検出されると、CEFフラグは1になります。

BE1F フラグ (ビットエラー (レセシブ) フラグ)

レセシブビットエラーが検出されると、BE1Fフラグは1になります。

BE0F フラグ (ビットエラー (ドミナント) フラグ)

ドミナントビットエラーが検出されると、BE0F フラグは1になります。

ADEF フラグ (ACK デリミタエラーフラグ)


送信中に ACK デリミタでフォームエラーが検出されると、ADEF フラグは1になります。

EDPM ビット (エラー表示モード選択)

EDPM ビットは、ECSR レジスタの出力モードを選択します。EDPM ビットを0にすると、ECSR レジスタは最初のエラーコードを出力します。EDPM ビットを1にすると、ECSR レジスタは蓄積したエラーコードを出力します。

35.2.25 タイムスタンプレジスタ (TSR)

アドレス CAN0.TSR 4005 0854h, CAN1.TSR 4005 1854h




ビット	機能	R/W
b15-b0	タイムスタンプ機能のためのフリーランカウンタ値	R

注. TSR レジスタの読み出しは 16 ビット単位で実行してください。

TSR レジスタを読むと、その時点のタイムスタンプカウンタ (16 ビットフリーランカウンタ) の値が読み出せます。タイムスタンプカウンタの基準クロックは、CTLR.TSPS[1:0] ビットで設定します。カウンタは、CAN スリープモードおよび CAN halt モードで停止し、CAN リセットモードで初期化されます。カウンタの値は、受信メッセージが受信メールボックスに格納される時、MB_j_TS レジスタの TSL[7:0] ビットと TSH[7:0] ビットに格納されます。

35.2.26 テストコントロールレジスタ (TCR)

アドレス CAN0.TCR 4005 0858h, CAN1.TCR 4005 1858h



ビット	シンボル	ビット名	機能	R/W
b0	TSTE	CANテストモード許可	0: CANテストモード禁止 1: CANテストモード許可	R/W
b2-b1	TSTM[1:0]	CANテストモード選択	b2 b1 0 0: CANテストモードではない 0 1: リッスンオンリモード 1 0: セルフテストモード0 (外部ループバック) 1 1: セルフテストモード1 (内部ループバック)	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

TCR レジスタは、CAN テストモードの制御を行います。TCR レジスタは、CAN halt モード時のみ変更しててください。

(1) リッスンオンリモード

CAN 仕様 (ISO11898-1) では、オプションのバスモニタモードが推奨されています。リッスンオンリモードでは、有効なデータフレームとリモートフレームを受信できます。ただし、CAN バスではレセシブビットのみが送信可能であり、ACK ビット、オーバーロードフラグ、アクティブエラーフラグは送信できません。

リッスンオンリモードは、ポーレート検出に使用できます。

リッスンオンリモードでは、どのメールボックスからも送信要求を行わないでください。

図 35.6 にリッスンオンリモード選択時の接続を示します。




図 35.6 リッスンオンリモード選択時の接続 (i = 0, 1)

(2) セルフテストモード 0 (外部ループバック)

セルフテストモード 0 は、CAN トランシーバテスト用です。このモードでは、プロトコルモジュールは、送信したメッセージを CAN トランシーバ経由で受信したメッセージとして取り扱い、送信したメッセージを受信メールボックスに格納します。外部の刺激に影響されないようにするため、プロトコルモジュールは ACK ビットを生成します。

CTXi および CRXi 端子はトランシーバに接続してください。

図 35.7 にセルフテストモード 0 選択時の接続を示します。




図 35.7 セルフテストモード 0 選択時の接続 (i = 0, 1)

(3) セルフテストモード 1 (内部ループバック)

セルフテストモード 1 は、セルフテスト機能用です。

セルフテストモード 1 では、プロトコルコントローラは送信したメッセージを受信したメッセージとして取り扱い、送信したメッセージを受信メールボックスに格納します。外部の刺激に影響されないようにするため、プロトコルコントローラは ACK ビットを生成します。

セルフテストモード 1 では、内部 CTXi 端子から内部 CRXi 端子への内部フィードバックを行います。外部 CRXi 端子の入力値は無視されます。外部 CTXi 端子はレセプビットのみを出力します。CTXi および CRXi 端子は、CAN バスや他のどの外部デバイスにも接続する必要がありません。

図 35.8 にセルフテストモード 1 選択時の接続を示します。




図 35.8 セルフテストモード 1 選択時の接続 (i = 0, 1)

35.3 動作モード

CAN モジュールには以下の動作モードがあります。

- CAN リセットモード
- CAN halt モード
- CAN オペレーションモード
- CAN スリープモード

図 35.9 に、動作モード間の遷移を示します。




図 35.9 各動作モード間の遷移

35.3.1 CAN リセットモード

CAN リセットモードは、CAN 通信を設定するためのモードです。CTRL.CANM[1:0] ビットを 01b または 11b にすると、CAN モジュールは CAN リセットモードになります。そのとき、STR.RSTST ビットが 1 になります。RSTST ビットが 1 になるまで、CTRL.CANM[1:0] ビットを変更しないでください。CAN リセットモードから他のモードへ遷移する前に、BCR レジスタを設定してください。

以下のレジスタは、CAN リセットモードへ遷移すると、それぞれのリセット後の値に初期化され、CAN リセットモード中はその初期値を保持します。

- MCTL_TXj、MCTL_RXj
- STR (SLPST ビットと TFST ビットを除く)
- EIFR
- RECR
- TECR
- TSR
- MSSR
- MSMR
- RFCR
- TFCR
- TCR
- ECSR (EDPM ビットを除く)

以下のレジスタは、CAN リセットモードへ遷移後も以前の値を保持します。

- CTRL
- STR (SLPST ビットと TFST ビットのみ)
- MIER および MIER_FIFO
- EIER
- BCR
- CSSR
- ECSR (EDPM ビットのみ)
- MBj_ID、MBj_DL、MBj_Dm、MBj_TS
- MKRk
- FIDCR0 および FIDCR1
- MKIVLR
- AFSR
- RFPCR
- TFPCR

35.3.2 CAN halt モード

CAN halt モードは、メールボックスの設定とテストモードの設定のためのモードです。

CTLR.CANM[1:0] ビットを 10b にすると、CAN halt モードになります。そのとき、STR.HLTST ビットが 1 になります。HLTST ビットが 1 になるまで、CTLR.CANM[1:0] ビットを変更しないでください。

送信または受信時の状態遷移条件については、表 35.8 を参照してください。

CAN halt モードへの遷移では、STR レジスタの RSTST、HLTST、および SLPST ビット以外、すべてのレジスタは変化しません。

CAN halt モードでは、CTLR レジスタ (CANM[1:0] ビットおよび SLPM ビットを除く) および EIER レジスタを変更しないでください。自動ボーレート検出のためにリッスンオンリモードを選択している場合のみ、CAN halt モードで BCR レジスタを変更できます。

表 35.8 CAN リセットモードと CAN halt モードでの動作

動作モード	受信	送信	バスオフ
CAN リセットモード (強制遷移) CANM[1:0] = 11b	CAN モジュールはメッセージ受信の終了を待たずに CAN リセットモードへ遷移	CAN モジュールはメッセージ送信の終了を待たずに CAN リセットモードへ遷移	CAN モジュールはバスオフ復帰の終了を待たずに CAN リセットモードへ遷移
CAN リセットモード CANM[1:0] = 01b	CAN モジュールはメッセージ受信の終了を待たずに CAN リセットモードへ遷移	CAN モジュールはメッセージ送信の終了を待って CAN リセットモードへ遷移 (注1) (注4)	CAN モジュールはバスオフ復帰の終了を待たずに CAN リセットモードへ遷移
CAN halt モード	CAN モジュールはメッセージ受信の終了を待って CAN halt モードへ遷移 (注2) (注3)	CAN モジュールはメッセージ送信の終了を待って CAN halt モードへ遷移 (注1) (注4)	<p>BOM[1:0] ビットが 00b のとき： バスオフ復帰後のみ、ソフトウェアからの Halt 要求を受け付ける</p> <p>BOM[1:0] ビットが 01b のとき： CAN モジュールは、ソフトウェアからの Halt 要求とは無関係に、バスオフ復帰の終了を待たずに自動的に CAN halt モードへ遷移</p> <p>BOM[1:0] ビットが 10b のとき： CAN モジュールは、ソフトウェアからの Halt 要求とは無関係に、バスオフ復帰の終了を待って自動的に CAN halt モードへ遷移</p> <p>BOM[1:0] ビットが 11b のとき： CAN モジュールは、バスオフ中にソフトウェアによる Halt 要求があると、バスオフ復帰の終了を待たずに CAN halt モードへ遷移</p>

BOM[1:0] ビット : CTLR レジスタのビット

- 注 1. 複数メッセージの送信要求があると、最初の送信完了時にモード遷移が発生します。送信のサスペンド中に CAN リセットモードが要求されている状態では、バスアイドルになったとき、次の送信が終了したとき、または CAN モジュールがレシーバになったときに、モード遷移が発生します。
- 注 2. CAN バスがドミナントレベルでロックされた場合、EIFR レジスタの BLIF ビットをモニタすると、プログラムはバスロック状態を検出できます。
- 注 3. CAN halt モードが要求された後、受信中に CAN バスエラーが発生すると、CAN モジュールは CAN halt モードへ遷移します。
- 注 4. CAN リセットモードまたは CAN halt モードが要求された後、送信中に CAN バスエラーまたはアービトラージロストが発生すると、CAN モジュールは要求された CAN モードへ遷移します。

35.3.3 CAN スリープモード

CAN スリープモードは、CAN モジュールへのクロック供給を停止することで、消費電力を削減します。MCU の端子リセットまたはソフトウェアリセット後、CAN モジュールは、CAN スリープモードから動作を開始します。

CTLR.SLPM ビットを 1 にすると、CAN モジュールは CAN スリープモードへ遷移します。そのとき、STR レジスタの SLPST ビットが 1 になります。SLPST ビットが 1 になるまで、SLPM ビットの値を変更しないでください。CAN モジュールが CAN スリープモードへ遷移しても、他のレジスタが変化することはありません。

SLPM ビットへの書き込みは、CAN リセットモードおよび CAN halt モード時に行ってください。CAN スリープモード時には、どのレジスタも変更しないでください (SLPM ビットは除く)。ただし、読み出し動作は許可されます。

SLPM ビットを 0 にすると、CAN スリープモードから解除されます。CAN モジュールが CAN スリープモードから復帰しても、他のレジスタが変化することはありません。

35.3.4 CAN オペレーションモード (バスオフ状態以外)

CAN オペレーションモードは、CAN 通信を行うためのモードです。

CTLR.CANM[1:0] ビットを 00b にすると、CAN モジュールは CAN オペレーションモードになります。そのとき、STR レジスタの RSTST ビットと HLTST ビットが 0 になります。RSTST ビットと HLTST ビットが 0 になるまで、CANM[1:0] ビットの値を変更しないでください。

CAN オペレーションモードへ遷移後、11 の連続するレセシブビットが検出されると、以下の状態になります。

- CAN モジュールは、ネットワーク上でアクティブノードとなり、CAN メッセージの送受信が可能になる
- 受信エラーカウンタや送信エラーカウンタなど、CAN バスのエラー監視処理が行われる

CAN モジュールは、CAN バスの状態によって、CAN オペレーションモード中に、次の 3 つのいずれかのサブモードになります。

- アイドルモード：送受信は行われない
- 受信モード：他のノードが送信した CAN メッセージを受信中
- 送信モード：CAN メッセージを送信中。セルフテストモード 0 (TCR.TSTM[1:0] = 10b) またはセルフテストモード 1 (TCR.TSTM[1:0] = 11b) を選択した場合、CAN モジュールは同時に自ノードが送信したメッセージを受信する

図 35.10 に CAN オペレーションモードのサブモードを示します。




図 35.10 CAN オペレーションモードのサブモード

35.3.5 CAN オペレーションモード (バスオフ状態)

CAN 仕様に定められた送信およびエラーカウンタの増減ルールに従って、CAN モジュールはバスオフ状態へ遷移します。CAN モジュールがバスオフ状態から復帰するとき、下記のケースがあります。CAN モジュールがバスオフ状態のとき、STR、EIFR、RECR、TECR、TSR を除いて、CAN 関連レジスタの値は変化しません。

(1) CTLR.BOM[1:0] = 00b (通常モード) の場合

CAN モジュールは、バスオフ状態からの復帰を完了すると、エラーアクティブ状態となり、CAN 通信が可能になります。このとき、EIFR レジスタの BORIF フラグが 1 (バスオフ復帰検出) になります。

(2) CTLR.RBOC = 1 (バスオフ強制復帰) の場合

CAN モジュールは、バスオフ状態時に RBOC ビットが 1 であると、エラーアクティブ状態になります。11 の連続するレセンプビットを検出した後、再び CAN 通信が可能になります。このとき、BORIF ビットは 1 になりません。

(3) CTLR.BOM[1:0] = 01b (バスオフ開始で自動的に CAN halt モードへ遷移) の場合

CAN モジュールは、バスオフ状態に達したとき、CAN halt モードになります。このとき、BORIF フラグは 1 になりません。

(4) CTLR.BOM[1:0] = 10b (バスオフ終了で自動的に CAN halt モードへ遷移) の場合

CAN モジュールは、バスオフからの復帰を完了すると、CAN halt モードになります。このとき、BORIF フラグは 1 になります。

(5) CTLR.BOM[1:0] = 11b (ソフトウェアにより自動的に CAN halt モードへ遷移) およびバスオフ状態時に CTLR.CANM[1:0] = 10b (CAN halt モード) の場合

CAN モジュールは、バスオフ状態時に CANM[1:0] ビットが 10b (CAN halt モード) になっていると、CAN halt モードになります。このとき、BORIF フラグは 1 になりません。

バスオフ時に CANM[1:0] ビットが 10b にされていないと、(1) と同じ動作になります。

35.4 データ転送レートの設定

以下では、データ転送レートの設定方法について説明します。

35.4.1 クロックの設定

CAN モジュールは、BCR レジスタの CCLKS ビットと BRP[9:0] ビットで設定できる CAN クロック発生回路を内蔵しています。図 35.11 に CAN クロック発生回路のブロック図を示します。




図 35.11 CAN クロック発生回路のブロック図

35.4.2 ビットタイミングの設定

ビットタイミングは、図 35.12 に示す3つのセグメントで構成されます。




図 35.12 ビットタイミング

35.4.3 データ転送レート

データ転送レートは、fCAN (CAN システムクロック) の分周値、ボーレートプリスケアラ分周値、および1ビットタイムのTq数に依存します。

$$\text{データ転送レート (bps)} = \frac{\text{fCAN}}{\text{ボーレートプリスケアラ分周値 (注1)} \times \text{1ビットタイムのTq数}} = \frac{\text{fCANCLK}}{\text{1ビットタイムのTq数}}$$

注1. ボーレートプリスケアラ分周値 = P + 1 (P = 0 ~ 1023)、ここでPは、BCR.BRP[9:0]ビットの設定値

表 35.9 に、データ転送レートの例を示します。

表 35.9 データ転送レート例

fCAN データ転送 レート	50MHz		48MHz		40MHz		32MHz	
	Tq数	P + 1	Tq数	P + 1	Tq数	P + 1	Tq数	P + 1
1Mbps	10Tq	5	8Tq	6	10Tq	4	8Tq	4
	25Tq	2	12Tq	4	20Tq	2	16Tq	2
			16Tq	3				
500kbps	10Tq	10	8Tq	12	10Tq	8	8Tq	8
	25Tq	4	12Tq	8	20Tq	4	16Tq	4
			16Tq	6				
250kbps	10Tq	20	8Tq	24	10Tq	16	8Tq	16
	25Tq	8	12Tq	16	20Tq	8	16Tq	8
			16Tq	12				
125kbps	10Tq	40	8Tq	48	10Tq	32	8Tq	32
	25Tq	16	12Tq	32	20Tq	16	16Tq	16
			16Tq	24				
83.3kbps	10Tq	60	8Tq	72	8Tq	60	8Tq	48
	25Tq	24	12Tq	48	10Tq	48	16Tq	24
			16Tq	36	16Tq	30		
					20Tq	24		
33.3kbps	10Tq	150	8Tq	180	8Tq	150	8Tq	120
	25Tq	60	12Tq	120	10Tq	120	10Tq	96
			16Tq	90	20Tq	60	16Tq	60
							20Tq	48

35.5 メールボックスとマスクレジスタの構成

図 35.13 に、32 本のメールボックスレジスタ (MBj_ID、MBj_DL、MBj_Dm、MBj_TS) の構成を示します。




図 35.13 メールボックスレジスタの構成 (j = 0 ~ 31)

図 35.14 に、8 本のマスクレジスタ (MKRk) の構成を示します。




図 35.14 MKRk レジスタの構成 (k = 0 ~ 7)

図 35.15 に、2 本の FIFO 受信 ID 比較レジスタ (FIDCR0 および FIDCR1) の構成を示します。




図 35.15 FIDCRn レジスタの構成 (n = 0, 1)

35.6 アクセプタンスフィルタ機能とマスク機能

アクセプタンスフィルタ機能とマスク機能によって、指定範囲内のメールボックスに対して、複数 ID のメッセージを選択および受信することが可能になります。

MKRk レジスタは、標準 ID と 29 ビットの拡張 ID をマスクできます。

- MKR0 レジスタは、メールボックス 0 ~ 3 を制御
- MKR1 レジスタは、メールボックス 4 ~ 7 を制御
- MKR2 レジスタは、メールボックス 8 ~ 11 を制御
- MKR3 レジスタは、メールボックス 12 ~ 15 を制御
- MKR4 レジスタは、メールボックス 16 ~ 19 を制御
- MKR5 レジスタは、メールボックス 20 ~ 23 を制御
- MKR6 レジスタは、通常メールボックスモードの場合はメールボックス 24 ~ 27、FIFO メールボックスモードの場合は受信 FIFO メールボックス 28 ~ 31 を制御
- MKR7 レジスタは、通常メールボックスモードの場合はメールボックス 28 ~ 31、FIFO メールボックスモードの場合は受信 FIFO メールボックス 28 ~ 31 を制御

MKIVLR レジスタは、各メールボックスに対して個別にアクセプタンスフィルタ処理を禁止します。

MBj_ID.IDE ビットは、CTLR.IDFM[1:0] ビットが 10b (ミックス ID モード) のときに有効です。

MBj_ID.RTR ビットは、データフレームまたはリモートフレームを選択します。

FIFO メールボックスモードの場合、通常メールボックス (0 ~ 23) は、アクセプタンスフィルタ処理に MKR0 ~ MKR5 レジスタの中から対応する 1 つのレジスタを使用します。受信 FIFO メールボックス (28 ~ 31) は、アクセプタンスフィルタ処理に MKR6 および MKR7 レジスタの 2 つを使用します。

また、受信 FIFO は、FIDCR0 および FIDCR1 レジスタの 2 つを使用して、ID の比較を行います。受信 FIFO のメールボックス 28 ~ 31 の EID[17:0]、SID[10:0]、RTR、IDE ビットは無効になります。2 つの論理和の結果でアクセプタンスフィルタ処理を行うので、受信 FIFO は 2 つの範囲の ID を受信することが可能です。

MKIVLR レジスタは、受信 FIFO に対しては無効です。

異なる標準 ID と拡張 ID の値が、FIDCR0 レジスタと FIDCR1 レジスタの IDE ビットに設定された場合、両方の ID フォーマットが受信されます。

異なるデータフレームとリモートフレームの値が、FIDCR0 レジスタと FIDCR1 レジスタの RTR ビットに設定された場合、データフレームとリモートフレームの両方が受信されます。

2 つの範囲の ID の組み合わせを必要としない場合は、FIFO ID とマスクレジスタの両方に同じマスク値と同じ ID を設定してください。

図 35.16 は、マスクレジスタとメールボックスの対応関係を示しています。図 35.17 は、アクセプタンスフィルタ機能を示しています。




図 35.16 マスクレジスタとメールボックスの対応関係




図 35.17 アクセプタンスフィルタ機能

35.7 受信／送信

表 35.10 に、CAN 通信モードの設定方法を示します。

表 35.10 CAN受信モードと送信モードの設定

MCTL_TXj. TRMREQ および MCTL_RXj. TRMREQ	MCTL_TXj. RECREQ および MCTL_RXj. RECREQ	MCTL_TXj. ONESHOT および MCTL_RXj. ONESHOT	メールボックス通信モード
0	0	0	メールボックス使用不可、または送信アボート中
0	0	1	ワンショットモードでプログラムされたメールボックスからの送受信がアボートされた場合のみ、設定可能
0	1	0	データフレームまたはリモートフレーム用の受信メールボックスとして設定
0	1	1	データフレームまたはリモートフレーム用のワンショット受信メールボックスとして設定
1	0	0	データフレームまたはリモートフレーム用の送信メールボックスとして設定
1	0	1	データフレームまたはリモートフレーム用のワンショット送信メールボックスとして設定
1	1	0	設定禁止
1	1	1	設定禁止

j = 0 ~ 31

メールボックスを受信メールボックスまたはワンショット受信メールボックスとして設定する場合、以下の制限が適用されます。

- メールボックスを設定する前に、MCTL_RXj レジスタを 00h にしてください。
- 受信メッセージは、受信モード設定とアクセプタンスフィルタ機能に基づく条件に一致する最初のメールボックスに格納されます。このとき、最も番号の小さいメールボックスを優先して受信メッセージが格納されます。
- CAN オペレーションモードでは、ID が一致していても、CAN モジュールは自ら送信したデータを受信しません。ただし、セルフテストモードでは、CAN モジュールは自ら送信したデータを受信し、ACK を返します。

メールボックスを送信メールボックスまたはワンショット送信メールボックスとして設定する場合、以下の制約が適用されます。

- メールボックスを設定する前に、MCTL_TXj レジスタが 00h であり、かつ保留中のアボート処理がないことを確認してください。

35.7.1 受信

図 35.18 に、データフレーム受信時の動作例（オーバーライトモードの場合）を示します。この例は、MCTL_RXj レジスタ（j=0~31）の受信条件に一致する2つの連続した CAN メッセージを受信したときに、CAN モジュールが最初のメッセージを上書きする場合の動作です。




図 35.18 データフレーム受信時の動作例（オーバーライトモードの場合）

1. CAN バス上で SOF を検知すると、CAN モジュールに送信開始するメッセージがない場合、STR.RECST ビットが 1（受信中）になります。
2. 受信メールボックスを選択するために、CRC フィールドの最初からアクセプタンスフィルタ処理が開始されます。
3. メッセージの受信を完了すると、受信メールボックスの MCTL_RXj.NEWDATA フラグが 1（新しいメッセージをメールボックスに格納中または格納された）になります。同時に MCTL_RXj.INVALIDDATA フラグが 1（メッセージを更新中）になり、そのメールボックスにメッセージ全体が転送された後、INVALIDDATA フラグは 0（メッセージは有効）に戻ります。
4. 受信メールボックスの MIER レジスタの割り込み許可ビットが 1（割り込み許可）の場合、INVALIDDATA フラグは 0 になり、CAN0 受信完了割り込み要求がトリガされます。
5. メールボックスからメッセージを読み出した後、NEWDATA フラグをソフトウェアで 0 にする必要があります。
6. オーバーライトモードでは、MCTL_RXj.NEWDATA フラグが 1 のときに、次の CAN メッセージを受信すると、MCTL_RXj.MSGLOST フラグが 1（メッセージはオーバーライトされた）になります。新しく受信したメッセージはメールボックスに転送されます。CAN0 受信完了割り込み要求が、手順 4. と同様に発生します。

図 35.19 に、データフレーム受信時の動作例（オーバーランモードの場合）を示します。この例は、MCTL_RXj レジスタ (j=0~31) の受信条件に一致する2つの連続したCANメッセージを受信したときに、CANモジュールが2番目のメッセージをオーバーランする場合の動作です。




図 35.19 データフレーム受信時の動作例（オーバーランモードの場合）

手順 1. ~ 5. はオーバーライトモードと同じです。

- オーバーランモードでは、MCTL_RXj.NEWDATA フラグが 0 になる前に、次の CAN メッセージを受信すると、MCTL_RXj.MSGLOST フラグが 1（メッセージオーバーラン）になります。新しく受信したメッセージは破棄され、EIER レジスタの対応する割り込み許可ビットが 1（割り込み許可）の場合、CANi エラー割り込み要求が発生します。

35.7.2 送信

図 35.20 に、データフレーム送信時の動作例を示します。




図 35.20 データフレーム送信時の動作例

- バスアイドル状態で、MCTL_TXj.TRMREQ ビット ($j=0 \sim 31$) を 1 (送信メールボックス) にすると、最も優先順位の高い送信メールボックスを決定するために、メールボックススキャンが開始されます。送信メールボックスが決定されると、MCTL_TXj.TRMACTIVE フラグが 1 (送信要求の取り込みから、送信完了まで、あるいは、エラー発生またはアービトレーションロスト発生まで) になり、さらに STR.TRMST ビットが 1 (送信中) になって、CAN モジュールは送信を開始します (注 1)。
- 他の TRMREQ ビットが設定されている場合は、次の送信の CRC デリミタから送信スキャンが開始されます。
- アービトレーションロストが発生せずに送信が完了すると、MCTL_TXj.SENTDATA フラグが 1 (送信完了) になり、TRMACTIVE フラグが 0 (送信待機中または送信要求なし) になります。そして、MIER レジスタの割り込み許可ビットが 1 (割り込み許可) の場合は、CANi 送信完了割り込み要求が発生します。
- 同一のメールボックスから次の送信を要求する場合は、SENTDATA および TRMREQ フラグを 0 にした後、SENTDATA および TRMREQ フラグが 0 になったことを確認してから、TRMREQ ビットを 1 にしてください。

注 1. CAN モジュールが送信開始した後でアービトレーションロストが発生した場合、TRMACTIVE フラグは 0 になります。CRC デリミタの始めから最も優先順位の高い送信メールボックスを検索するために、再び送信スキャンが行われます。送信中またはアービトレーションロストに続いてエラーが発生すると、エラーデリミタの始めから最も優先順位の高い送信メールボックスを検索するために、再び送信スキャンが行われます。

35.8 割り込み

CAN モジュールには、チャンネルごとに下記の割り込みがあります。表 35.11 に CAN 割り込み一覧を示します。

- メールボックス 0～31 の CAN_i 受信完了割り込み (CAN_i_RXM)
- メールボックス 0～31 の CAN_i 送信完了割り込み (CAN_i_TXM)
- CAN_i 受信 FIFO 割り込み (CAN_i_RXF)
- CAN_i 送信 FIFO 割り込み (CAN_i_TXF)
- CAN_i エラー割り込み (CAN_i_ERS)

CAN_i エラー割り込みには、下記の 8 つの割り込み要因が利用可能です。EIFR レジスタを確認して、これらの要因がトリガされたかどうかを判定してください。

- バスエラー
- エラーワーニング
- エラーパッシブ
- バスオフ開始
- バスオフ復帰
- 受信オーバーラン
- オーバーロードフレーム送信
- バスロック

表 35.11 CANの割り込み

モジュール	割り込み名称	割り込み要因	要因フラグ
CAN _i i = 0, 1	CAN _i _ERS	バスロック検出	EIFR.BLIF
		オーバーロードフレーム送信検出	EIFR.OLIF
		オーバーラン検出	EIFR.ORIF
		バスオフ復帰検出	EIFR.BORIF
		バスオフ開始検出	EIFR.BOEIF
		エラーパッシブ検出	EIFR.EPIF
		エラーワーニング検出	EIFR.EWIF
		バスエラー検出	EIFR.BEIF
	CAN _i _RXF	受信FIFOメッセージ受信 (MIER_FIFO.MB29 = 0)	RFCR.RFUST[2:0]
		受信FIFOワーニング (MIER_FIFO.MB29 = 1)	
	CAN _i _TXF	送信FIFOメッセージ送信完了 (MIER_FIFO.MB25 = 0)	TFCR.TFUST[2:0]
		FIFOラストメッセージ送信完了 (MIER_FIFO.MB25 = 1)	
	CAN _i _RXM	メールボックス0～31メッセージ受信	MCTL_RX0.NEWDATA～ MCTL_RX31.NEWDATA
	CAN _i _TXM	メールボックス0～31メッセージ送信完了	MCTL_TX0.SENTDATA～ MCTL_TX31.SENTDATA

35.9 使用上の注意事項

35.9.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) によって、CAN の動作を禁止または許可することが可能です。CAN モジュールは、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[11. 低消費電力モード](#)」を参照してください。

35.9.2 動作クロックの設定

動作クロックは以下のように設定してください。

- CCLKS ビットが 1 のとき、CAN モジュールは下記のクロック制約を満たす必要があります。

$$fPCLKB \geq fCANMCLK$$

- CCLKS ビットが 0 のとき、CAN モジュールの周辺モジュールクロックソースは PLL でなければなりません。

36. シリアルペリフェラルインタフェース (SPI)

36.1 概要

本 MCU は、独立した 2 チャンネルのシリアルペリフェラルインタフェース (SPI) を内蔵しています。SPI チャンネルによって、複数のプロセッサや周辺デバイスとの高速な全二重同期式のシリアル通信が可能です。[表 36.1](#) に SPI の仕様を、[図 36.1](#) にブロック図を、[表 36.2](#) に入出力端子を示します。

本章では、 n は A または B を指し、 i は 0 または 1 を指します。端子または信号名の小文字の i は 0 ~ 3 の値を指し、SPI コマンドレジスタ m (SPCMD m) の小文字の m は 0 ~ 7 の値を指します。

表 36.1 SPIの仕様 (1/2)

項目	内容
チャンネル数	2チャンネル
SPI転送機能	<ul style="list-style-type: none"> • MOSI (Master Out/Slave In)、MISO (Master In/Slave Out)、SSL (Slave Select)、RSPCK (SPIClock) の各信号を使用して、SPI動作 (4線式) またはクロック同期式動作 (3線式) によるシリアル通信が可能 • 送信のみの動作が可能 • 全二重または送信のみの通信モードを選択可能 • RSPCK極性切り替え • RSPCK位相切り替え
データフォーマット	<ul style="list-style-type: none"> • MSBファースト/LSBファースト選択可能 • 転送ビット長を8、9、10、11、12、13、14、15、16、20、24、32ビットから選択可能 • 送信/受信バッファは128ビット • 一度の送受信で最大4フレームを転送 (1フレームは最大32ビット) • バイトスワップ動作機能
ビットレート	<ul style="list-style-type: none"> • マスタモード時、内蔵ポーレートジェネレータでPCLKAを分周してRSPCKを生成 (分周比は2~4096分周) • スレーブモード時は、PCLKAの最小4分周のクロックを、RSPCKとして入力可能 (RSPCKの最大周波数はPCLKAの4分周) High幅: PCLKAの2サイクル、Low幅: PCLKAの2サイクル
バッファ構成	<ul style="list-style-type: none"> • 送信および受信バッファはそれぞれダブルバッファ構造 • 送信および受信バッファは128ビット
エラー検出	<ul style="list-style-type: none"> • モードフォルトエラー検出 • アンダーランエラー検出 • オーバーランエラー検出 (注1) • パリティエラー検出
SSL制御機能	<ul style="list-style-type: none"> • 1チャンネルあたり4本のSSL端子 (SSLn0~SSLn3) • シングルマスタモード時、SSLn0~SSLn3端子は出力 • マルチマスタモード時、SSLn0端子は入力、SSLn1~SSLn3端子は出力または不使用 • スレーブモード時、SSLn0端子は入力、SSLn1~SSLn3端子は不使用 • SSL出力のアサートからRSPCK動作までの遅延 (RSPCK遅延) を制御可能 設定範囲: 1~8RSPCK周期 (設定単位: 1RSPCK周期) • RSPCK停止からSSL出力のネゲートまでの遅延 (SSLネゲート遅延) を制御可能 設定範囲: 1~8RSPCK周期 (設定単位: 1RSPCK周期) • 次アクセスのSSL出力アサートのウェイト (次アクセス遅延) を制御可能 設定範囲: 1~8RSPCK周期 (設定単位: 1RSPCK周期) • SSL極性変更機能
マスタ転送時の制御方式	<ul style="list-style-type: none"> • 最大8コマンドで構成された転送を連続してループ実行可能 • 各コマンドに以下の項目を設定可能: SSL信号値、ビットレート、RSPCK極性/位相、転送データ長、MSB/LSBファースト、バースト、RSPCK遅延、SSLネゲート遅延、次アクセス遅延 • 送信バッファへの書き込みで転送を起動可能 • SSLネゲート時のMOSI信号値を設定可能 • RSPCK自動停止機能
割り込み要因	<p>割り込み要因:</p> <ul style="list-style-type: none"> • 受信バッファフル割り込み • 送信バッファエンプティ割り込み • SPIエラー割り込み (モードフォルト、オーバーラン、パリティエラー) • SPIアイドル割り込み (SPIアイドル) • 送信完了割り込み

表 36.1 SPIの仕様 (2/2)

項目	内容
イベントリンク機能 (出力)	以下のイベントをイベントリンクコントローラ (ELC) へ出力可能： <ul style="list-style-type: none">• 受信バッファフル信号• 送信バッファエンプティ信号• モードフォルト/アンダーラン/オーバーラン/パリティエラー信号• SPIアイドル信号• 送信完了信号
その他の機能	<ul style="list-style-type: none">• CMOS出力/オープンドレイン出力の切り替え• SPIの初期化機能• ループバックモード
モジュールストップ機能	モジュールストップ状態を設定して消費電力を削減可能

注 1. マスタ受信時に RSPCK 自動停止機能が有効な場合は、オーバーランエラーが検出されると転送クロックが停止するため、オーバーランエラーは発生しません。




図 36.1 SPIのブロック図

表 36.2 に SPI で使用する入出力端子を示します。SSLn0 端子の入出力方向は、SPI が自動的に切り替えます。SSLn0 は、SPI がシングルマスタの場合は出力に、マルチマスタまたはスレーブの場合は入力に設定されます。RSPCKn、MOSIn、および MISOn 端子の入出力方向は、マスタ/スレーブ設定と SSLn0 端子の入力レベルに応じて、SPI が自動的に切り替えます。詳細は、36.3.2 SPI 端子の制御を参照してください。

表 36.2 SPIの入出力端子

チャンネル	端子名	入出力	機能
SPI0	RSPCKA	入出力	クロック入出力
	MOSIA	入出力	マスタ送出データ入出力
	MISOA	入出力	スレーブ送出データ入出力
	SSLA0	入出力	スレーブセレクト入出力
	SSLA1	出力	スレーブセレクト出力
	SSLA2	出力	スレーブセレクト出力
	SSLA3	出力	スレーブセレクト出力
SPI1	RSPCKB	入出力	クロック入出力
	MOSIB	入出力	マスタ送出データ入出力
	MISOB	入出力	スレーブ送出データ入出力
	SSLB0	入出力	スレーブセレクト入出力
	SSLB1	出力	スレーブセレクト出力
	SSLB2	出力	スレーブセレクト出力
	SSLB3	出力	スレーブセレクト出力

36.2 レジスタの説明

36.2.1 SPI コントロールレジスタ (SPCR)

アドレス SPI0.SPCR 4007 2000h, SPI1.SPCR 4007 2100h

	b7	b6	b5	b4	b3	b2	b1	b0
	SPRIE	SPE	SPTIE	SPEIE	MSTR	MODFEN	TXMD	SPMS
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SPMS	SPIモード選択	0: SPI動作 (4線式) を選択 1: クロック同期式動作 (3線式) を選択	R/W
b1	TXMD	通信動作モード選択	0: 全二重同期式シリアル通信を選択 1: 送信のみのシリアル通信を選択	R/W
b2	MODFEN	モードフォルトエラー検出許可	0: モードフォルトエラー検出を禁止 1: モードフォルトエラー検出を許可	R/W
b3	MSTR	SPIマスタ/スレーブモード選択	0: スレーブモードを選択 1: マスタモードを選択	R/W
b4	SPEIE	SPIエラー割り込み許可	0: SPIエラー割り込み要求を禁止 1: SPIエラー割り込み要求を許可	R/W
b5	SPTIE	送信バッファエンプティ割り込み許可	0: 送信バッファエンプティ割り込み要求を禁止 1: 送信バッファエンプティ割り込み要求を許可	R/W
b6	SPE	SPI機能有効	0: SPI機能は無効 1: SPI機能は有効	R/W
b7	SPRIE	SPI受信バッファフル割り込み許可	0: SPI受信バッファフル割り込み要求を禁止 1: SPI受信バッファフル割り込み要求を許可	R/W

SPCR.SPE ビットが 1 の状態で、SPCR.MSTR ビット、SPCR.MODFEN ビット、または SPCR.TXMD ビットを変更した場合、以降の動作を行わないでください。

SPMS ビット (SPI モード選択)

SPI 動作 (4 線式) またはクロック同期式動作 (3 線式) を選択します。

クロック同期式動作では、SSLn0 ~ SSLn3 端子は使用されません。RSPCKn 端子、MOSIn 端子、MISO_n 端子の 3 端子を用いて通信を行います。また、マスタモード (SPCR.MSTR = 1) でクロック同期式動作を行う場合は、SPCMDm.CPHA ビットを 0 または 1 にしてください。スレーブモード (SPCR.MSTR = 0) でクロック同期式動作を行う場合は、必ず CPHA ビットを 1 にしてください。スレーブモード (SPCR.MSTR = 0) でクロック同期式動作を行う場合、CPHA ビットが 0 であれば、動作を行わないでください。

TXMD ビット (通信動作モード選択)

全二重同期式のシリアル通信または送信のみの動作を選択します。本ビットを 1 にした場合、SPI は送信動作のみを行い、受信動作を行いません (36.3.6 データ転送モードを参照)。また、受信バッファフル割り込み要求を使用することはできません。

MODFEN ビット (モードフォルトエラー検出許可)

モードフォルトエラーの検出を許可または禁止します (36.3.8 エラー検出を参照)。また、SPI は MODFEN ビットと MSTR ビットの組み合わせに従って、SSLn0 ~ SSLn3 端子の入出力方向を決定します (36.3.2 SPI 端子の制御を参照)。

MSTR ビット (SPI マスタ/スレーブモード選択)

SPI に対してマスタモードまたはスレーブモードを選択します。SPI は MSTR ビットの設定に従って、RSPCKn、MOSIn、MISO_n、および SSLn0 ~ SSLn3 端子の方向を決定します。

SPEIE ビット (SPI エラー割り込み許可)

以下のいずれかが発生した場合に、SPI エラー割り込み要求の発生を許可または禁止します。

- SPI がモードフォルトエラーまたはアンダーランエラーを検出し、SPSR.MODF フラグを 1 にした場合
- SPI がオーバーランエラーを検出し、SPSR.OVRF フラグを 1 にした場合
- SPI がパリティエラーを検出し、SPSR.PERF フラグを 1 にした場合

詳細は、[36.3.8 エラー検出](#)を参照してください。

SPTIE ビット (送信バッファエンプティ割り込み許可)

SPI が送信バッファエンプティを検出したときの、送信バッファエンプティ割り込み要求の発生を許可または禁止します。送信開始時の送信バッファエンプティ割り込み要求は、SPE ビットと SPTIE ビットを同時に 1 にするか、または SPTIE ビットを 1 にした後、SPE ビットを 1 にすることで発生します。

SPI 機能を無効 (SPE ビットを 0 に変更) にしても、SPTIE ビットが 1 であると、送信バッファ割り込みが発生します。

SPE ビット (SPI 機能有効)

SPI 機能を有効または無効にします。SPSR.MODF フラグが 1 の場合、SPE ビットを 1 にすることはできません。詳細は、[36.3.8 エラー検出](#)を参照してください。

SPE ビットを 0 にすると、SPI 機能が無効になり、このモジュール機能の一部が初期化されます。詳細は、[36.3.9 SPI の初期化](#)を参照してください。また、SPE ビットを 0 から 1、または 1 から 0 に変更すると、送信バッファエンプティ割り込み要求が発生します。

SPRIE ビット (SPI 受信バッファフル割り込み許可)

SPI がシリアル転送完了後の受信バッファフルを検出したときの、SPI 受信バッファフル割り込み要求の発生を許可または禁止します。

36.2.2 SPIスレーブ選択極性レジスタ (SSLP)

アドレス SPI0.SSLP 4007 2001h, SPI1.SSLP 4007 2101h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	SSL3P	SSL2P	SSL1P	SSL0P
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SSL0P	SSL0信号極性設定	0 : SSL0信号はアクティブLow 1 : SSL0信号はアクティブHigh	R/W
b1	SSL1P	SSL1信号極性設定	0 : SSL1信号はアクティブLow 1 : SSL1信号はアクティブHigh	R/W
b2	SSL2P	SSL2信号極性設定	0 : SSL2信号はアクティブLow 1 : SSL2信号はアクティブHigh	R/W
b3	SSL3P	SSL3信号極性設定	0 : SSL3信号はアクティブLow 1 : SSL3信号はアクティブHigh	R/W
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SPCR.SPE ビットが1の状態、SSLPレジスタの内容を変更した場合、以降の動作を行わないでください。

36.2.3 SPI 端子コントロールレジスタ (SPPCR)

アドレス SPI0.SPPCR 4007 2002h, SPI1.SPPCR 4007 2102h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	MOIFE	MOIFV	—	—	SPLP2	SPLP
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SPLP	SPIループバック	0 : 通常モード 1 : ループバックモード (データを反転して送信)	R/W
b1	SPLP2	SPIループバック2	0 : 通常モード 1 : ループバックモード (データを反転せずに送信)	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	MOIFV	MOSIアイドル固定値	0 : MOSIアイドル時のMOSIn端子の出力レベルをLowに設定 1 : MOSIアイドル時のMOSIn端子の出力レベルをHighに設定	R/W
b5	MOIFE	MOSIアイドル値固定許可	0 : MOSI出力値を前回転送の最終データに設定 1 : MOSI出力値をMOIFVビットの設定値に設定	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SPCR.SPE ビットが 1 の状態で、SPPCR レジスタの内容を変更した場合、以降の動作は行わないでください。

SPLP ビット (SPI ループバック)

SPI の端子モードを選択します。本ビットが 1 の場合、SPCR.MSTR ビットが 1 であれば、SPI は MISO_n 端子とシフトレジスタ間の経路を遮断し、SPCR.MSTR ビットが 0 であれば、MOSIn 端子とシフトレジスタ間の経路を遮断します。その後、SPI はシフトレジスタの入力経路と出力経路を接続します (ループバックモード)。

SPLP2 ビット (SPI ループバック 2)

SPI の端子モードを選択します。本ビットが 1 の場合、SPCR.MSTR ビットが 1 であれば、SPI は MISO_n 端子とシフトレジスタ間の経路を遮断し、SPCR.MSTR ビットが 0 であれば、MOSIn 端子とシフトレジスタ間の経路を遮断します。その後、SPI はシフトレジスタの入力経路と出力経路を接続します (ループバックモード)。

MOIFV ビット (MOSI アイドル固定値)

マスタモードで MOIFE ビットが 1 の場合、MOIFV ビットは、バースト転送における SSL 保持期間を含む SSL ネゲート期間中の MOSIn 端子の出力値を決定します。

MOIFE ビット (MOSI アイドル値固定許可)

マスタモードの SPI が SSL ネゲート期間中 (バースト転送における SSL 保持期間を含む) のとき、MOIFE ビットは MOSIn 出力値を固定します。MOIFE ビットが 0 の場合、SPI は SSL ネゲート期間中に前回のシリアル転送の最終データを MOSIn 端子に出力します。MOIFE ビットが 1 の場合、SPI は MOIFV ビットに設定された固定値を MOSIn 端子に出力します。

36.2.4 SPI ステータスレジスタ (SPSR)

アドレス SPI0.SPSR 4007 2003h, SPI1.SPSR 4007 2103h

	b7	b6	b5	b4	b3	b2	b1	b0
	SPRF	—	SPTEF	UDRF	PERF	MODF	IDLNF	OVRF
リセット後の値	0	0	1	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OVRF	オーバーランエラーフラグ	0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R/(W) (注1)
b1	IDLNF	SPIアイドルフラグ	0: SPIはアイドル状態 1: SPIは転送状態	R
b2	MODF	モードフォルトエラーフラグ	0: モードフォルトエラーおよびアンダーランエラー発生なし 1: モードフォルトエラーまたはアンダーランエラー発生あり	R/(W) (注1)
b3	PERF	パリティエラーフラグ	0: パリティエラーの発生なし 1: パリティエラーの発生あり	R/(W) (注1)
b4	UDRF	アンダーランエラーフラグ	0: モードフォルトエラー発生 (MODF = 1) 1: アンダーランエラー発生 (MODF = 1) 本ビットはMODFフラグが0の場合、無効です。	R/W (注1) (注2)
b5	SPTEF	SPI送信バッファエンプティフラグ	0: 送信バッファにデータあり 1: 送信バッファにデータなし	R/(W) (注3)
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	SPRF	SPI受信バッファフルフラグ	0: SPDR/SPDR_HAに有効なデータなし 1: SPDR/SPDR_HAに有効なデータあり	R/(W) (注3)

注1. フラグをクリアするため、1を読んだあとに0を書き込むことのみ可能です。

注2. UDRF フラグは、MODF フラグをソフトウェアでクリアすると同時にクリアされます。

注3. 書く場合、1としてください。

OVRF フラグ (オーバーランエラーフラグ)

オーバーランエラーの発生を示します。マスタモード (SPCR.MSTR = 1) 時に RSPCK クロック自動停止機能が有効 (SPCR2.SCKASE = 1) の場合、オーバーランエラーは発生しません。このフラグは1になります。詳細は、[36.3.8.1 オーバーランエラー](#)を参照してください。

[1になる条件]

- SPCR.TXMD ビットが0かつ受信バッファフルの状態、次のシリアル転送が終了したとき

[0になる条件]

- SPSR レジスタを読んで OVRF フラグが1であることを確認した後、OVRF フラグに0を書いたとき

IDLNF フラグ (SPI アイドルフラグ)

SPI の転送状況を示します。

[1になる条件]

マスタモード

- 0になる条件に示したマスタモード時の条件 [1.](#) および [2.](#) が成立しないとき

スレーブモード

- SPCR.SPE ビットが1 (SPI機能が有効) のとき

[0 になる条件]

マスタモード

- 条件 1. が成立したとき、または条件 2.、3.、および 4. が成立したとき
1. SPCR.SPE ビットが 0 (SPI 初期化)
 2. 送信バッファ (SPTX) が空である (次転送データがセットされていない)
 3. SPSSR.SPCP[2:0] ビットが 000b である (シーケンス制御の先頭)
 4. SPI 内部シーケンサがアイドル状態へ遷移した (次アクセス遅延までの動作が完了した状態)

スレーブモード

- 条件 1. が成立したとき

MODF フラグ (モードフォルトエラーフラグ)

モードフォルトエラーまたはアンダーランエラーの発生を示します。UDRF フラグを使用して、どちらのエラーが発生したかを識別してください。

[1 になる条件]

マルチマスタモード

- SPCR.MSTR ビットが 1 (マスタモード)、かつ SPCR.MODFEN ビットが 1 (モードフォルトエラー検出を許可) の状態で、SSLni 端子の入力レベルがアクティブレベルに変化し、SPI がモードフォルトエラーを検出したとき

スレーブモード

- 条件 1. または 2. が成立したとき
1. SPCR.MSTR ビットが 0 (スレーブモード)、かつ SPCR.MODFEN ビットが 1 (モードフォルトエラー検出を許可) の状態で、データ転送に必要な RSPCK サイクルが終了する前に SSLni 端子がネゲートされ、SPI がモードフォルトエラーを検出したとき
 2. SPCR.MSTR ビットが 0 (スレーブモード)、SPCR.SPE ビットが 1、かつ送信データが用意されていない状態で、シリアル転送が開始され、SPI がアンダーランエラーを検出したとき

なお、SSLni 信号のアクティブレベルは、SSLP.SSLiP ビット (SSLi 信号極性設定ビット) によって決定されます。

[0 になる条件]

- SPSR レジスタを読んで MODF フラグが 1 であることを確認した後、MODF フラグに 0 を書いたとき

PERF フラグ (パリティエラーフラグ)

パリティエラーの発生を示します。

[1 になる条件]

- SPCR.TXMD ビットが 0、かつ SPCR2.SPPE ビットが 1 の状態で、シリアル転送が終了し、SPI がパリティエラーを検出したとき

[0 になる条件]

- SPSR レジスタを読んで PERF フラグが 1 であることを確認した後、PERF フラグに 0 を書いたとき

UDRF フラグ (アンダーランエラーフラグ)

アンダーランエラーの発生を示します。

[1 になる条件]

- SPCR.MSTR ビットが 0 (スレーブモード)、SPCR.SPE ビットが 1、かつ送信データが用意されていない状態で、シリアル転送が開始され、SPI がアンダーランエラーを検出したとき

[0になる条件]

- SPSRレジスタを読んでUDRFフラグが1であることを確認した後、UDRFフラグに0を書いたとき

SPTEF フラグ (SPI 送信バッファエンプティフラグ)

SPI データレジスタ (SPDR/SPDR_HA) の送信バッファの状態を示します。

[1になる条件]

- 条件 1. または 2. が成立したとき
1. SPCR.SPE ビットが 0 (SPI 初期化) であるとき
 2. 送信データが送信バッファからシフトレジスタに転送されたとき

[0になる条件]

- SPDR/SPDR_HA レジスタに書き込まれたデータが、SPI データコントロールレジスタ (SPDCR) の SPFC[1:0] ビットに設定したフレーム数に等しいとき

SPTEF フラグが 1 の場合のみ、データを SPDR/SPDR_HA レジスタに書き込むことができます。SPTEF フラグが 0 のときに SPDR/SPDR_HA レジスタの送信バッファにデータが書き込まれた場合、送信バッファのデータは更新されません。

SPRF フラグ (SPI 受信バッファフルフラグ)

SPI データレジスタ (SPDR/SPDR_HA) の受信バッファの状態を示します。

[1になる条件]


- SPI コントロールレジスタ (SPCR) の通信動作モード選択ビット (TXMD) が 0、SPRF フラグが 0 の状態で、シリアル転送が終了し、SPI がシフトレジスタから SPDR/SPDR_HA へ受信データを転送したとき。ただし、OVRF フラグが 1 の場合、SPRF フラグは 0 から 1 に変化しない

[0になる条件]


- 受信データが SPDR/SPDR_HA レジスタから読み出されたとき

36.2.5 SPI データレジスタ (SPDR/SPDR_HA)

アドレス SPI0.SPDR 4007 2004h, SPI1.SPDR 4007 2104h



アドレス SPI0.SPDR_HA 4007 2004h, SPI1.SPDR_HA 4007 2104h



SPDR/SPDR_HA レジスタは、SPI 送受信用のデータを格納するバッファとのインタフェースです。ワードアクセス (SPLW ビットが 1) の場合は、SPDR レジスタにアクセスしてください。ハーフワードアクセス (SPLW ビットが 0) の場合は、SPDR_HA レジスタにアクセスしてください。

送信バッファ (SPTX) と受信バッファ (SPRX) は独立したバッファですが、SPDR/SPDR_HA レジスタにマッピングされています。図 36.2 に構成図を示します。




図 36.2 SPDR/SPDR_HA レジスタの構成図

送信バッファと受信バッファには、それぞれ 4 ステージあります。使用するステージ数は、SPI データコントロールレジスタのフレーム数設定ビット (SPDCR.SPFC[1:0]) で設定できます。SPDR/SPDR_HA レジスタの 1 アドレスに、この合計 8 バッファステージすべてがマッピングされます。

SPDR/SPDR_HA レジスタへ書き込まれたデータは、送信バッファステージ (SPTX_n) (n=0~3) へ書き込まれた後、バッファから送信されます。受信バッファは、受信完了時に受信データを格納します。オーバーランが発生すると、受信バッファは更新されません。

また、データ長が 32 ビット以外の場合、SPRX_n (n=0~3) の対応するビットには、SPTX_n (n=0~3) の非参照ビットが格納されます。たとえば、データ長が 9 ビットのデータを受信した場合、SPRX_n[8:0] ビットには受信データが格納され、SPRX_n[31:9] ビットには SPTX_n[31:9] ビットが格納されます。

(1) バスインタフェース

SPDR/SPDR_HA レジスタは、32 ビットの送信および受信バッファとのインタフェースであり、それぞれのバッファには 4 ステージあり、合計 32 バイトになります。これらの 32 バイトを SPDR/SPDR_HA レジスタの 4 バイトのアドレス空間にマッピングしています。SPDR/SPDR_HA レジスタへのアクセスは、SPI データコントロールレジスタの SPI ワードアクセス/ハーフワードアクセス設定ビット (SPDCR.SP1W) で設定したアクセスサイズで行ってください。SPDR レジスタへのアクセスは、SPI データコントロールレジスタの SPI バイトアクセスビット (SPDCR.SPBYT) で設定したアクセスサイズで行ってください。

送信データは LSB 詰めで書いてください。受信データは LSB 詰めで格納されます。

以下では、SPDR/SPDR_HA レジスタに対する書き込みおよび読み出しに関連する動作について説明します。

(a) 書き込み

SPDR/SPDR_HA レジスタに書き込むことによって、送信バッファ (SPTXn) にデータを書くことができます。SPDR/SPDR_HA レジスタの読み出し時と異なり、書き込みは SPDCR.SPRDTD ビットの値に影響されません。送信バッファには送信バッファライトポインタがあり、SPDR/SPDR_HA レジスタへデータを書き込むたびに、ポインタが自動更新され、次のステージを参照するようになります。

図 36.3 に、SPDR レジスタへの書き込み時の送信バッファのバスインタフェースの構成図を示します。




図 36.3 書き込み時の SPDR/SPDR_HA レジスタの構成図

送信バッファライトポインタの切り替え順序は、SPI データコントロールレジスタのフレーム数設定ビット (SPDCR.SPFC[1:0]) の設定値によって異なります。SPFC[1:0] ビットの設定値と、SPTX0 ~ SPTX3 間のポインタ切り替え順序との関係は以下のとおりです。

- SPFC[1:0] = 00b のとき : SPTX0 → SPTX0 → SPTX0 → . . .
- SPFC[1:0] = 01b のとき : SPTX0 → SPTX1 → SPTX0 → SPTX1 → . . .
- SPFC[1:0] = 10b のとき : SPTX0 → SPTX1 → SPTX2 → SPTX0 → SPTX1 → . . .
- SPFC[1:0] = 11b のとき : SPTX0 → SPTX1 → SPTX2 → SPTX3 → SPTX0 → SPTX1 → . . .

SPI コントロールレジスタの SPI 機能有効ビット (SPCR.SPE) の値が 0 の状態で、同ビットに 1 を書くと、次の書き込み先は SPTX0 になります。

送信バッファ (SPTXn) へ書き込む際は、送信バッファエンpty割り込みの発生後 (SPSR.SPTEF ビット = 1)、SPI データコントロールレジスタ (SPDCR) の SPFC[1:0] ビットで設定したフレーム数分を書き込んでください。書き込み完了から次の送信バッファエンpty割り込み発生 (SPTEF = 0) までの期間は、送信バッファ (SPTXn) に対して、設定したフレーム数分の書き込みを行っても、バッファの値は更新されません。

(b) 読み出し

SPDR/SPDR_HA レジスタにアクセスすることによって、受信バッファ (SPRXn) または送信バッファ (SPTXn) の値を読むことができます。SPI データコントロールレジスタの SPI 受信/送信データ選択ビット (SPDCR.SPRDTD) の設定によって、受信バッファと送信バッファのどちらを読み出すか選択できます。SPDR/SPDR_HA レジスタの読み出し順序は、独立した受信バッファリードポインタと送信バッファリードポインタによって制御されます。

図 36.4 に、SPDR/SPDR_HA レジスタからの読み出し時の受信および送信バッファのバスインタフェースの構成図を示します。





図 36.4 読み出し時の SPDR/SPDR_HA レジスタの構成図

受信バッファを読み出すと、受信バッファリードポインタが次のバッファに自動的に切り替わります。受信バッファリードポインタの切り替え順序は、送信バッファライトポインタと同じです。ただし、SPI コントロールレジスタの SPI 機能有効ビット (SPCR.SPE) が 1 の状態で、本ビットに 1 を書くと、次の読み出し時はバッファリードポインタによって SPRX0 が参照されます。

送信バッファリードポインタは、SPDR/SPDR_HA レジスタへの書き込み時に更新され、送信バッファからの読み出し時には更新されません。送信バッファを読み出すと、SPDR/SPDR_HA レジスタに最後に書き込まれた値が読み出せます。ただし、送信バッファエンpty割り込み発生後、SPDCR.SPFC[1:0] ビットで設定したフレーム数分のデータ書き込み完了から次の送信バッファエンpty割り込み発生 (SPTEF = 0) までの期間は、送信バッファからの読み出し値がすべて 0 となります。

36.2.6 SPI シーケンスコントロールレジスタ (SPSCR)

アドレス SPI0.SPSCR 4007 2008h, SPI1.SPSCR 4007 2108h



ビット	シンボル	ビット名	機能	R/W
b2-b0	SPSLN[2:0]	SPIシーケンス長設定	b2 b0 シーケンス長 参照するSPCMD0~7レジスタ (番号) 0 0 0: 1 0→0→... 0 0 1: 2 0→1→0→... 0 1 0: 3 0→1→2→0→... 0 1 1: 4 0→1→2→3→0→... 1 0 0: 5 0→1→2→3→4→0→... 1 0 1: 6 0→1→2→3→4→5→0→... 1 1 0: 7 0→1→2→3→4→5→6→0→... 1 1 1: 8 0→1→2→3→4→5→6→7→0→... これらのビットで設定したシーケンス長によって、SPCMD0~SPCMD7レジスタの参照順序が決まります。また、シーケンス長と、SPIが参照するSPCMD0~SPCMD7レジスタの関係が定義されます。スレーブモードでは、SPIはSPCMD0レジスタを参照します。	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


SPSCR レジスタは、SPI がマスターモードで動作する場合のシーケンス長を指定するためのレジスタです。SPCR.MSTR および SPCR.SPE ビットがともに 1 の状態で SPSCR.SPSSLN[2:0] ビットを変更する場合、必ず事前に SPSR.IDLNF フラグが 0 であることを確認してください。

SPSLN[2:0] ビット (SPI シーケンス長設定)

マスターモードの SPI がシーケンス動作する場合のシーケンス長を指定します。マスターモードの SPI は、このシーケンス長の設定に応じて、参照する SPCMD0 ~ SPCMD7 レジスタとその参照順序を変更します。スレーブモードでは、SPCMD0 レジスタが参照されます。

36.2.7 SPI シーケンスステータスレジスタ (SPSSR)

アドレス SPI0.SPSSR 4007 2009h, SPI1.SPSSR 4007 2109h



ビット	シンボル	ビット名	機能	R/W
b2-b0	SPCP[2:0]	SPIコマンドポインタ	b2 b0 0 0 0 : SPCMD0 0 0 1 : SPCMD1 0 1 0 : SPCMD2 0 1 1 : SPCMD3 1 0 0 : SPCMD4 1 0 1 : SPCMD5 1 1 0 : SPCMD6 1 1 1 : SPCMD7	R
b3	—	予約ビット	読むと0が読めます。	R
b6-b4	SPECM[2:0]	SPIエラーコマンド	b6 b4 0 0 0 : SPCMD0 0 0 1 : SPCMD1 0 1 0 : SPCMD2 0 1 1 : SPCMD3 1 0 0 : SPCMD4 1 0 1 : SPCMD5 1 1 0 : SPCMD6 1 1 1 : SPCMD7	R
b7	—	予約ビット	読むと0が読めます。	R

SPSSR レジスタは、SPI がマスターモードで動作する場合のシーケンス制御の状態を示します。SPSSR レジスタへの書き込みは無効です。

SPCP[2:0] ビット (SPI コマンドポインタ)

SPI によるシーケンス制御中に、ポインタで参照されている SPCMD_m レジスタを示します。SPI のシーケンス制御については、[36.3.10.1 マスタモード動作](#)を参照してください。


SPECM[2:0] ビット (SPI エラーコマンド)

SPI によるシーケンス制御中にエラーが検出されたとき、SPCP[2:0] ビットで指定した SPCMD_m レジスタを示します。SPI は、エラー検出時にのみ SPECM[2:0] ビットを更新します。SPSR.OVRF および SPSR.MODF フラグがともに 0 で、エラーが発生していない場合、SPECM[2:0] ビット値には意味がありません。

SPI のエラー検出機能については、[36.3.8 エラー検出](#)を参照してください。SPI のシーケンス制御については、[36.3.10.1 マスタモード動作](#)を参照してください。

36.2.8 SPI ビットレートレジスタ (SPBR)

アドレス SPI0.SPBR 4007 200Ah, SPI1.SPBR 4007 210Ah



SPBR レジスタは、マスタモード時のビットレートを設定するレジスタです。SPCR.MSTR ビットと SPCR.SPE ビットがともに 1 の状態で、SPBR レジスタの内容を変更した場合、以降の動作は行わないでください。

SPI をスレーブモードで使用する場合、SPBR レジスタと SPCMDm.BRDV[1:0] ビット (ビットレート分周設定ビット) の設定に関係なく、ビットレートは入力クロックのビットレートに依存します。電気的特性を満たすビットレートを使用してください。

ビットレートは、SPBR レジスタの設定値と SPCMDm.BRDV[1:0] ビットの設定値の組み合わせで決定されます。ビットレートの計算式は下記のとおりです。

$$\text{Bit rate} = \frac{f(\text{PCLKA})}{2 \times (n + 1) \times 2^N}$$

この式で、n は SPBR レジスタの設定値 (0, 1, 2, ..., 255)、N は BRDV[1:0] ビットの設定値 (0, 1, 2, 3) です。

SPBR レジスタの設定値、BRDV[1:0] ビットの設定値、およびビットレートの関係の例を表 36.3 に示します。

表 36.3 SPBRレジスタ設定値、BRDV[1:0]ビット設定値、およびビットレートの関係

SPBR (n)	BRDV[1:0] ビット (N)	分周比	ビットレート								
			PCLKA = 32MHz	PCLKA = 36MHz	PCLKA = 40MHz	PCLKA = 50MHz	PCLKA = 60MHz	PCLKA = 80MHz	PCLKA = 100MHz	PCLKA = 120MHz	
0	0	2	16.0Mbps	18.0Mbps	20.0Mbps	25.0Mbps	30.0Mbps	なし			
1	0	4	8.00Mbps	9.00Mbps	10.0Mbps	12.5Mbps	15.0Mbps	20.0Mbps	25.0Mbps	30.0Mbps	
2	0	6	5.33Mbps	6.00Mbps	6.67Mbps	8.33Mbps	10.0Mbps	13.3Mbps	16.7Mbps	20.0Mbps	
3	0	8	4.00Mbps	4.50Mbps	5.00Mbps	6.25Mbps	7.50Mbps	10.0Mbps	12.5Mbps	15.0Mbps	
4	0	10	3.20Mbps	3.60Mbps	4.00Mbps	5.00Mbps	6.00Mbps	8.00Mbps	10.0Mbps	12.0Mbps	
5	0	12	2.67Mbps	3.00Mbps	3.33Mbps	4.16Mbps	5.00Mbps	6.67Mbps	8.33Mbps	10.0Mbps	
5	1	24	1.33Mbps	1.50Mbps	1.67Mbps	2.08Mbps	2.50Mbps	3.33Mbps	4.17Mbps	5.00Mbps	
5	2	48	667kbps	750kbps	833kbps	1.04Mbps	1.25Mbps	1.67Mbps	2.08Mbps	2.50Mbps	
5	3	96	333kbps	375kbps	417kbps	521kbps	625kbps	833kbps	1.04Mbps	1.25Mbps	
255	3	4096	7.81kbps	8.80kbps	9.78kbps	12.2kbps	14.6kbps	19.5kbps	24.4kbps	29.3kbps	

36.2.9 SPI データコントロールレジスタ (SPDCR)

アドレス SPI0.SPDCR 4007 200Bh, SPI1.SPDCR 4007 210Bh

b7	b6	b5	b4	b3	b2	b1	b0
—	SPBYT	SPLW	SPRDT D	—	—	SPFC[1:0]	
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	SPFC[1:0]	フレーム数設定	b1 b0 0 0 : 1フレーム 0 1 : 2フレーム 1 0 : 3フレーム 1 1 : 4フレーム	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	SPRDTD	SPI受信/送信データ選択	0 : SPDR/SPDR_HAの値は受信バッファから読み出す 1 : SPDR/SPDR_HAの値は送信バッファから読み出す (送信バッファが空の場合のみ)	R/W
b5	SPLW	SPIワードアクセス/ハーフワードアクセス設定	0 : SPDR_HAが有効 (ハーフワードアクセス) 1 : SPDRが有効 (ワードアクセス)	R/W
b6	SPBYT	SPIバイトアクセス設定	0 : SPDRへのアクセスはハーフワードアクセスまたはワードアクセス (SPLW有効) 1 : SPDRへのアクセスはバイトアクセス (SPLW無効)	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

1回の送受信で最大4フレームを送受信できます。各転送におけるデータ量は、SPCMDm.SP[3:0]ビット、SPSCR.SP[2:0]ビット、およびSPDCR.SPFC[1:0]ビットの組み合わせで制御されます。

SPCR.SPEビットが1の状態、SPDCR.SPFC[1:0]ビットを変更する場合、必ずSPSR.IDLNFフラグが0であることを確認してください。

SPFC[1:0]ビット (フレーム数設定)

1回の転送起動でSPDR/SPDR_HAレジスタに格納できるフレーム数を設定します。1回の送受信で最大4フレームを送受信できます。

SPFC[1:0]ビットで指定したフレーム数分の送信データが、SPDR/SPDR_HAレジスタに書き込まれると、SPIはSPSR.SPTEFフラグを0にして送信を開始します。その後、SPFC[1:0]ビットで指定されたフレーム数分の送信データがシフトレジスタに送信されると、SPIは送信バッファエンプティ割り込みを発生させません (SPSR.SPTEFが1になります)。

SPFC[1:0]ビットで指定されたフレーム数分のデータが受信されると、SPIは受信バッファフル割り込みを発生させます (SPSR.SPRFが1になります)。

表 36.4 SP[2:0]ビットとSPFC[1:0]ビットの設定可能な組み合わせ (1/2)

設定	SP[2:0]	SPFC[1:0]	1シーケンスで転送するフレーム数	送信バッファ/受信バッファがフルになるフレーム数
1-1	000b	00b	1	1
1-2	000b	01b	2	2
1-3	000b	10b	3	3
1-4	000b	11b	4	4
2-1	001b	01b	2	2
2-2	001b	11b	4	4
3	010b	10b	3	3
4	011b	11b	4	4
5	100b	00b	5	1

表 36.4 SPSLN[2:0]ビットとSPFC[1:0]ビットの設定可能な組み合わせ (2/2)

設定	SPSLN[2:0]	SPFC[1:0]	1シーケンスで転送するフレーム数	送信バッファ/受信バッファがフルになるフレーム数
6	101b	00b	6	1
7	110b	00b	7	1
8	111b	00b	8	1

SPRDTD ビット (SPI 受信/送信データ選択)

SPDR/SPDR_HA レジスタが、値を受信バッファと送信バッファのどちらから読み出すかを選択します。送信バッファから読み出す場合、SPDR/SPDR_HA レジスタへ直前に書き込まれた値が読み出されます。送信バッファの読み出しは、SPFC[1:0] ビットで設定したフレーム数の書き込み終了前、かつ送信バッファエンプティ割り込みの発生後 (SPSR.SPTEF = 1 のとき) に行ってください。

詳細は、[36.2.5 SPI データレジスタ \(SPDR/SPDR_HA\)](#) を参照してください。

SPLW ビット (SPI ワードアクセス/ハーフワードアクセス設定)


SPDR レジスタへのアクセス幅を設定します。SPLW ビットが 0 の場合、SPDR_HA レジスタへのハーフワードアクセスが有効となり、SPLW ビットが 1 の場合、SPDR レジスタへのワードアクセスが有効となります。また、本ビットが 0 の場合、SPCMDm.SPB[3:0] ビット (SPI データ長設定ビット) は 8 ~ 16 ビットに設定してください。20、24、または 32 ビットに設定した場合、すべての動作を行わないでください。

SPBYT ビット (SPI バイトアクセス設定)

本ビットは、SPI データレジスタ (SPDR) にアクセスする際のデータ幅を設定するのに使用します。SPBYT = 0 の場合、SPDR へのアクセスにはワードアクセスまたはハーフワードアクセスを使用してください。SPBYT = 1 (この場合 SPLW は無効) の場合、SPDR へのアクセスにはバイトアクセスを使用してください。SPBYT = 1 の場合、SPI コマンドレジスタ n (SPCMDn) の SPI データ長ビット (SPB[3:0]) を 8 ビットに設定してください。SPB[3:0] を 9 ~ 16、20、24 または 32 ビットに設定した場合、その後の動作は保証されません。

36.2.10 SPI クロック遅延レジスタ (SPCKD)

アドレス SPI0.SPCKD 4007 200Ch, SPI1.SPCKD 4007 210Ch



ビット	シンボル	ビット名	機能	R/W
b2-b0	SCKDL[2:0]	RSPCK遅延設定	b2 b0 0 0 0 : 1RSPCK 0 0 1 : 2RSPCK 0 1 0 : 3RSPCK 0 1 1 : 4RSPCK 1 0 0 : 5RSPCK 1 0 1 : 6RSPCK 1 1 0 : 7RSPCK 1 1 1 : 8RSPCK	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


SPCKD レジスタは、SPCMDm.SCKDEN ビットが1の場合、SSLni 信号アサート開始から RSPCK 発振までの期間 (RSPCK 遅延) を設定するためのレジスタです。SPCR.MSTR ビットと SPCR.SPE ビットがともに1の状態、SPCKD レジスタの内容を変更した場合、以降の動作は行わないでください。

SCKDL[2:0] ビット (RSPCK 遅延設定)

SPCMDm.SCKDEN ビットが1の場合の RSPCK 遅延値を指定します。SPI をスレーブモードで使用する場合は、SCKDL[2:0] ビットを 000b にしてください。

36.2.11 SPI スレーブ選択ネゲート遅延レジスタ (SSLND)

アドレス SPI0.SSLND 4007 200Dh, SPI1.SSLND 4007 210Dh



ビット	シンボル	ビット名	機能	R/W
b2-b0	SLNDL[2:0]	SSLネゲート遅延設定	b2 b0 0 0 0 : 1RSPCK 0 0 1 : 2RSPCK 0 1 0 : 3RSPCK 0 1 1 : 4RSPCK 1 0 0 : 5RSPCK 1 0 1 : 6RSPCK 1 1 0 : 7RSPCK 1 1 1 : 8RSPCK	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


SSLNDレジスタは、マスタモードのSPIがシリアル転送の最終RSPCKエッジを送信してからSSLni信号をネゲートするまでの期間（SSLネゲート遅延）を指定するためのレジスタです。SPCR.MSTRビットとSPCR.SPEビットがともに1の状態、SSLNDレジスタの内容を変更した場合、以降の動作は行わないでください。

SLNDL[2:0] ビット (SSLネゲート遅延設定)

SPIがマスタモードのとき、SSLネゲート遅延値を指定します。SPIをスレーブモードで使用する場合は、SLNDL[2:0]ビットを000bにしてください。

36.2.12 SPI 次アクセス遅延レジスタ (SPND)

アドレス SPI0.SPND 4007 200Eh, SPI1.SPND 4007 210Eh



ビット	シンボル	ビット名	機能	R/W
b2-b0	SPNDL[2:0]	SPI次アクセス遅延設定	b2 b0 0 0 0 : 1RSPCK + 2PCLKA 0 0 1 : 2RSPCK + 2PCLKA 0 1 0 : 3RSPCK + 2PCLKA 0 1 1 : 4RSPCK + 2PCLKA 1 0 0 : 5RSPCK + 2PCLKA 1 0 1 : 6RSPCK + 2PCLKA 1 1 0 : 7RSPCK + 2PCLKA 1 1 1 : 8RSPCK + 2PCLKA	R/W
b7-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SPND レジスタは、SPCMDm.SPNDEN ビットが1の場合、シリアル転送終了後の SSLni 信号の非アクティブ期間（次アクセス遅延）を指定するためのレジスタです。SPCR.MSTR ビットと SPCR.SPE ビットがともに1の状態、SPND レジスタの内容を変更した場合、以降の動作は行わないでください。

SPNDL[2:0] ビット (SPI 次アクセス遅延設定)

SPCMDm.SPNDEN ビットが1の場合に、次アクセス遅延を指定します。SPI をスレーブモードで使用する場合は、SPNDL[2:0] ビットを 000b にしてください。

36.2.13 SPI コントロールレジスタ 2 (SPCR2)

アドレス SPI0.SPCR2 4007 200Fh, SPI1.SPCR2 4007 210Fh

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	SCKASE	PTE	SPIIE	SPOE	SPPE
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SPPE	パリティ有効	0 : 送信データにパリティビットを付加せず、受信データのパリティビットをチェックしない 1 : SPCR.TXMD = 0 の場合 : 送信データにパリティビットを付加し、受信データのパリティビットをチェックする SPCR.TXMD = 1 の場合 : 送信データにパリティビットを付加するが、受信データのパリティビットをチェックしない	R/W
b1	SPOE	パリティモード	0 : 送信用に偶数パリティを選択 1 : 送信用に奇数パリティを選択	R/W
b2	SPIIE	SPI アイドル割り込み許可	0 : アイドル割り込み要求を禁止 1 : アイドル割り込み要求を許可	R/W
b3	PTE	パリティ自己診断	0 : パリティ回路自己診断機能は無効 1 : パリティ回路自己診断機能は有効	R/W
b4	SCKASE	RSPCK 自動停止機能有効	0 : RSPCK 自動停止機能は無効 1 : RSPCK 自動停止機能は有効	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SPCR.SPE ビットが 1 の状態で、SPCR2 レジスタの SPPE、SPOE、または SCKASE ビットを変更した場合、以降の動作は行わないでください。

SPPE ビット (パリティ有効)

パリティ機能を有効または無効にします。

SPCR.TXMD ビットが 0 で、本ビットが 1 のとき、送信データにパリティビットを付加し、受信データのパリティチェックを行います。

SPCR.TXMD ビットが 1 で、本ビットが 1 のとき、送信データにパリティビットを付加するが、受信データのパリティチェックは行いません。

SPOE ビット (パリティモード)

偶数パリティまたは奇数パリティを指定します。

偶数パリティが設定された場合、パリティビットと送受信キャラクタを合わせて、値が 1 のビットの個数の合計が偶数になるように、パリティビットが付加されます。同様に、奇数パリティが設定された場合、パリティビットと送受信キャラクタを合わせて、値が 1 のビットの個数の合計が奇数になるように、パリティビットが付加されます。

SPOE ビットは、SPPE ビットが 1 のときのみ有効です。

SPIIE ビット (SPI アイドル割り込み許可)

SPI のアイドル状態が検出されて SPSR.IDLNF フラグが 0 になった場合に、SPI アイドル割り込み要求の発生を許可または禁止します。

PTE ビット (パリティ自己診断)

パリティ機能が正常であることを確認するため、パリティ回路の自己診断機能を有効にします。

SCKASE ビット (RSPCK 自動停止機能有効)

RSPCK 自動停止機能を有効または無効にします。この機能を有効にすると、マスタモードでのデータ受信時に、オーバーランエラーが発生する前に RSPCK クロックが停止します。詳細は、[36.3.8.1 オーバーランエラー](#)を参照してください。

36.2.14 SPI コマンドレジスタ 0 ~ 7 (SPCMD0 ~ SPCMD7)

アドレス SPI0.SPCMD0 4007 2010h, SPI0.SPCMD1 4007 2012h, SPI0.SPCMD2 4007 2014h, SPI0.SPCMD3 4007 2016h, SPI0.SPCMD4 4007 2018h, SPI0.SPCMD5 4007 201Ah, SPI0.SPCMD6 4007 201Ch, SPI0.SPCMD7 4007 201Eh, SPI1.SPCMD0 4007 2110h, SPI1.SPCMD1 4007 2112h, SPI1.SPCMD2 4007 2114h, SPI1.SPCMD3 4007 2116h, SPI1.SPCMD4 4007 2118h, SPI1.SPCMD5 4007 211Ah, SPI1.SPCMD6 4007 211Ch, SPI1.SPCMD7 4007 211Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
SCKDEN	SLNDEN	SPNDEN	LSBF	SPB[3:0]			SSLKP	SSLA[2:0]		BRDV[1:0]		CPOL	CPHA			
リセット後の値	0	0	0	0	0	1	1	1	0	0	0	0	1	1	0	1

ビット	シンボル	ビット名	機能	R/W
b0	CPHA	RSPCK位相設定	0: 立ち上がりエッジでデータサンプリング、立ち下がりエッジでデータ変化を選択 1: 立ち上がりエッジでデータ変化、立ち下がりエッジでデータサンプリングを選択	R/W
b1	CPOL	RSPCK極性設定	0: アイドル時のRSPCKをLowに設定 1: アイドル時のRSPCKをHighに設定	R/W
b3-b2	BRDV[1:0]	ビットレート分周設定	b3 b2 0 0: ベースのビットレート 0 1: ベースのビットレートの2分周 1 0: ベースのビットレートの4分周 1 1: ベースのビットレートの8分周	R/W
b6-b4	SSLA[2:0]	SSL信号アサート設定	b6 b4 0 0 0: SSL0 0 0 1: SSL1 0 1 0: SSL2 0 1 1: SSL3 1 x x: 設定禁止 x: Don't care	R/W
b7	SSLKP	SSL信号レベル保持	0: 転送完了時にすべてのSSL信号をネゲート 1: SSL信号レベルを転送後から次のアクセス開始まで保持	R/W
b11-b8	SPB[3:0]	SPIデータ長設定	b11 b8 0100~0111: 8ビット 1 0 0 0: 9ビット 1 0 0 1: 10ビット 1 0 1 0: 11ビット 1 0 1 1: 12ビット 1 1 0 0: 13ビット 1 1 0 1: 14ビット 1 1 1 0: 15ビット 1 1 1 1: 16ビット 0 0 0 0: 20ビット 0 0 0 1: 24ビット 0010、0011: 32ビット	R/W
b12	LSBF	SPI LSBファースト	0: MSBファースト 1: LSBファースト	R/W
b13	SPNDEN	SPI次アクセス遅延許可	0: 次アクセス遅延に1RSPCK + 2PCLKAを選択 1: 次アクセス遅延にSPI次アクセス遅延レジスタ (SPND) の設定値を選択	R/W
b14	SLNDEN	SSLネゲート遅延設定許可	0: SSLネゲート遅延に1RSPCKを選択 1: SSLネゲート遅延にSPIスレーブセレクトネゲート遅延レジスタ (SSLND) の設定値を選択	R/W
b15	SCKDEN	RSPCK遅延設定許可	0: RSPCK遅延に1RSPCKを選択 1: RSPCK遅延にSPIクロック遅延レジスタ (SPCKD) の設定値を選択	R/W

SPCMDm レジスタは、マスタモードのSPIに対して転送フォーマットを指定するレジスタです。チャンネルごとに8つのSPIコマンドレジスタ (SPCMD0 ~ SPCMD7) があります。SPCMD0 レジスタの一部のビットは、スレーブモードのSPIに対して転送モードを設定するために使用されます。マスタモードのSPIは、SPSCR.SPSSLN[2:0] ビットの設定に従ってシーケンシャルにSPCMDm レジスタを参照し、参照した

SPCMDm レジスタに設定されたシリアル転送を実行します。

SPCMDm レジスタの設定は、送信バッファが空の (SPSR.SPTEF = 1 で、次転送のデータがセットされていない) 状態で、その SPCMDm レジスタが参照されたときに送信されるデータの設定前に行ってください。

マスタモードの SPI が参照している SPCMDm レジスタは、SPSSR.SPCP[2:0] ビットで確認できます。SPCR.MSTR ビットが 0、かつ SPCR.SPE ビットが 1 の状態で、SPCMDm レジスタの内容を変更した場合、以降の動作は行わないでください。

CPHA ビット (RSPCK 位相設定)

マスタモードまたはスレーブモードの SPI に対して、RSPCK の位相を選択します。SPI モジュール間でデータ通信を行う場合、モジュール間では同一の RSPCK 位相を設定する必要があります。

CPOL ビット (RSPCK 極性設定)

マスタモードまたはスレーブモードの SPI に対して、RSPCK の極性を選択します。SPI モジュール間でデータ通信を行う場合、モジュール間では同一の RSPCK 極性を設定する必要があります。

BRDV[1:0] ビット (ビットレート分周設定)

ビットレートを決定します。ビットレートは、この BRDV[1:0] ビットと SPBR レジスタの設定値の組み合わせで決定します (36.2.8 SPI ビットレートレジスタ (SPBR) を参照してください)。SPBR レジスタの設定値は、ベースとなるビットレートを決定します。BRDV[1:0] ビットの設定値は、ベースのビットレートに対して分周なし / 2 分周 / 4 分周 / 8 分周したビットレートを選択します。SPCMDm レジスタには、それぞれ異なる BRDV[1:0] ビット値を指定できます。このため、コマンドごとに異なるビットレートでシリアル転送を実行できます。

SSLA[2:0] ビット (SSL 信号アサート設定)

マスタモードの SPI がシリアル転送を行う際の、SSLni 信号のアサートを制御します。SSLni 信号アサート時の信号極性は、対応する SSLP レジスタの設定値により決定します。マルチマスタモードで SSLA[2:0] ビットを 000b にした場合、SSLn0 端子は入力になるため、全 SSL 信号がネゲート状態でシリアル転送が実行されます。

SPI をスレーブモードで使用する場合は、SSLA[2:0] ビットを 000b にしてください。

SSLKP ビット (SSL 信号レベル保持)

マスタモード SPI がシリアル転送を行う際、SSLKP ビットは現在のコマンドに関連する SSL ネゲーションおよび次のコマンドに関連する SSL アサーション間と、現在の SSLni 信号レベルをキープするまたはネゲートするかを指定します。SSLKP ビットを 1 にすると、バースト転送が有効になります。詳細は、36.3.10.1 マスタモード動作の (4) バースト転送を参照してください。SPI スレーブモードを使用する際は SSLKP ビットを 0 にしてください。

SPB[3:0] ビット (SPI データ長設定)

マスタモードまたはスレーブモードの SPI に対して、転送データ長を指定します。SPLW ビットが 0 の場合、これらのビットは 8 ~ 16 ビットに設定してください。

LSBF ビット (SPI LSB ファースト)

マスタモードまたはスレーブモードの SPI に対して、そのデータフォーマットを MSB ファーストまたは LSB ファーストに指定します。

SPNDEN ビット (SPI 次アクセス遅延許可)

マスタモードの SPI がシリアル転送を終了して SSLni 信号を非アクティブにしてから、次アクセスの SSLni 信号アサートを可能にするまでの期間 (次アクセス遅延) を指定します。SPNDEN ビットが 0 のとき、SPI は次アクセス遅延を 1RSPCK + 2PCLKA に設定します。SPNDEN ビットが 1 のとき、SPI は SPND レジスタの設定値に従って次アクセス遅延を挿入します。

SPI をスレーブモードで使用する場合は、SPNDEN ビットを 0 にしてください。

SLNDEN ビット (SSL ネゲート遅延設定許可)

マスタモードの SPI が、RSPCK の発振を停止してから SSLni 信号を非アクティブにするまでの期間 (SSL ネゲート遅延) を指定します。SLNDEN ビットが 0 のとき、SPI は SSL ネゲート遅延を 1RSPCK に設定します。SLNDEN ビットが 1 のとき、SPI は SSLND レジスタの設定に従った SSL ネゲート遅延値で SSL 信号をネゲートします。

SPI をスレーブモードで使用する場合は、SLNDEN ビットを 0 にしてください。

SCKDEN ビット (RSPCK 遅延設定許可)

マスタモードの SPI が、SSLni 信号をアサートしてから RSPCK の発振を開始するまでの期間 (SPI クロック遅延) を指定します。SCKDEN ビットが 0 のとき、SPI は RSPCK 遅延を 1RSPCK に設定します。SCKDEN ビットが 1 のとき、SPI は SPCKD レジスタの設定で決まる RSPCK 遅延値で RSPCK の発振を開始します。

SPI をスレーブモードで使用する場合は、SCKDEN ビットを 0 にしてください。

36.2.15 SPI データコントロールレジスタ 2 (SPDCR2)

アドレス SPI0.SPDCR24007 2020h, SPI1.SPDCR2 4007 2120h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	BYSW
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	BYSW	バイトスワップ動作モード選択	0 : バイトスワップOFF 1 : バイトスワップON	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SPI データコントロールレジスタ 2 (SPDCR2) は、送受信データのバイト単位スワップを設定するレジスタです。送信バッファのデータがシフトレジスタにコピーされると、そのデータはバイト単位でスワップされます。シフトレジスタのデータが受信バッファにコピーされると、そのデータはバイト単位でスワップされます。

BYSW ビット (バイトスワップ動作モード選択)

本ビットは、送受信データのバイト単位スワップを設定するビットです。バイトアクセスが有効 (SPDCR.SPBYT=1) の場合、バイトスワップは無効です。バイトスワップが有効の場合、パリティ機能は無効でなければなりません (SPCR2.SPPE ビット=0)。BYSW ビットの設定を変更するには、SPCR.SPPE ビット=0 にしてください。

バイトスワップ後のデータは、指定のデータ長だけ異なります (SPCMD.SPB[3:0] の設定)。

バイトスワップの場合は、データ長 (SPB[3:0] の設定) は、32 ビットまたは 16 ビットに設定してください。その他のデータ長 (すなわち 8 ~ 15、20、24 ビット長) の場合、バイトスワップは保証されません。スワップ前およびスワップ後 (データ長 : 32 ビット / 16 ビット) を以下に示します。

- データ長 32 ビット (SPB[3:0]=0010 または 0011)

スワップ前 : [31:24] [23:16] [15:8] [7:0]

スワップ後 : [7:0] [15:8] [23:16] [31:24]

- データ長 16 ビット (SPB[3:0]=1111)

スワップ前 : [31:24] [23:16]

スワップ後 : [23:16] [31:24]

バイトアクセスモード (SPDCR.SPBT=1) の場合、バイトスワップ設定は無効です。

バイトスワップが有効の場合、パリティ機能は無効に設定してください (SPCR2.SPPE=0)。パリティ機能を有効に設定した場合の動作は保証されません。

36.3 動作説明

本項では、「シリアル転送期間」という用語を、有効データのドライブ開始から最終有効データの取り込みまでの期間という意味で使用します。

36.3.1 SPI 動作の概要

SPI は、下記のモードでの同期式シリアル転送が可能です。

- スレーブモード (SPI 動作)
- シングルマスタモード (SPI 動作)
- マルチマスタモード (SPI 動作)
- スレーブモード (クロック同期式動作)
- マスタモード (クロック同期式動作)

SPI のモードは、SPCR.MSTR、MODFEN、および SPMS ビットで選択できます。表 36.5 に、SPI のモードと SPCR レジスタの設定値との関係、および各モードの概要を示します。

表 36.5 SPCR レジスタの設定値と SPI のモードの関係 (1/2)

モード	スレーブ (SPI 動作)	シングルマスタ (SPI 動作)	マルチマスタ (SPI 動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
MSTR ビット設定値	0	1	1	0	1
MODFEN ビット設定値	0 または 1	0	1	0	0
SPMS ビット設定値	0	0	0	1	1
RSPCKn 信号	入力	出力	出力 / Hi-Z	入力	出力
MOSIn 信号	入力	出力	出力 / Hi-Z	入力	出力
MISO _n 信号	出力 / Hi-Z	入力	入力	出力	入力
SSL _{n0} 信号	入力	出力	入力	Hi-Z (注1)	Hi-Z (注1)
SSL _{n1} ~ SSL _{n3} 信号	Hi-Z (注1)	出力	出力 / Hi-Z	Hi-Z (注1)	Hi-Z (注1)
SSL 極性変更機能	あり	あり	あり	-	-
最大転送速度	PCLKA/4	PCLKA/2	PCLKA/2	PCLKA/4	PCLKA/2
クロックソース	RSPCKn 入力	内蔵ポーレートジェネレータ	内蔵ポーレートジェネレータ	RSPCKn 入力	内蔵ポーレートジェネレータ
クロック極性	2種				
クロック位相	2種	2種	2種	1種 (CPHA = 1)	2種
先頭転送ビット	MSB/LSB				
転送データ長	8 ~ 16、20、24、32 ビット				
バースト転送	可能 (CPHA = 1)	可能 (CPHA = 0, 1)	可能 (CPHA = 0, 1)	-	-
RSPCK 遅延制御	なし	あり	あり	なし	あり
SSL ネゲート遅延制御	なし	あり	あり	なし	あり
次アクセス遅延制御	なし	あり	あり	なし	あり
転送起動方法	SSL 入力アクティブまたは RSPCK 発振	送信バッファエンプティ割り込み要求発生で送信バッファ書き込み (SPTEF = 1)	送信バッファエンプティ割り込み要求発生で送信バッファ書き込み (SPTEF = 1)	RSPCK 発振	送信バッファエンプティ割り込み要求発生で送信バッファ書き込み (SPTEF = 1)
シーケンス制御	なし	あり	あり	なし	あり
送信バッファエンプティ検出	あり				
受信バッファフル検出	あり (注2)				
オーバーランエラー検出	あり (注2)	あり (注2) (注4)	あり (注2) (注4)	あり (注2)	あり (注2)

表 36.5 SPCRレジスタの設定値とSPIのモードの関係 (2/2)

モード	スレーブ (SPI動作)	シングルマスタ (SPI動作)	マルチマスタ (SPI動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
パリティエラー検出	あり (注2) (注3)				
モードフォルトエラー検出	あり (MODFEN = 1)	なし	あり	なし	なし
アンダーランエラー検出	あり	なし	なし	あり	なし

注 1. この機能は本モードでは使用しません。

注 2. SPCR.TXMD ビットが 1 のときは、受信バッファフル検出、オーバーランエラー検出、パリティエラー検出を行いません。

注 3. SPCR2.SPPE ビットが 0 のときは、パリティエラー検出を行いません。

注 4. SPCR2.SCKASE ビットが 1 のときは、オーバーランエラー検出を行いません。

36.3.2 SPI 端子の制御

SPI は、SPCR.MSTR、MODFEN、SPMS ビット、および入出力ポートの PmnPFS.NCODR ビットの設定値に基づいて、端子状態を切り替えます。端子状態とビット設定値との関係を表 36.6 に示します。入出力ポートの PmnPFS.NCODR ビットの設定値を 0 にすると、CMOS 出力となります。設定値を 1 にするとオープンドレイン出力となります。入出力ポートの設定も同じとなるよう設定してください。

表 36.6 端子状態とビット設定値の関係

モード	端子	端子状態 (注2)	
		入出力ポートの PmnPFS.NCODR ビット = 0	入出力ポートの PmnPFS.NCODR ビット = 1
シングルマスタモード (SPI動作) (MSTR = 1, MODFEN = 0, SPMS = 0)	RSPCKn	CMOS出力	オープンドレイン出力
	SSLn0 ~ SSLn3	CMOS出力	オープンドレイン出力
	MOSIn	CMOS出力	オープンドレイン出力
	MISO _n	入力	入力
マルチマスタモード (SPI動作) (MSTR = 1, MODFEN = 1, SPMS = 0)	RSPCKn (注3)	CMOS出力 / Hi-Z	オープンドレイン出力 / Hi-Z
	SSLn0	入力	入力
	SSLn1 ~ SSLn3 (注3)	CMOS出力 / Hi-Z	オープンドレイン出力 / Hi-Z
	MOSIn (注3)	CMOS出力 / Hi-Z	オープンドレイン出力 / Hi-Z
スレーブモード (SPI動作) (MSTR = 0, SPMS = 0)	RSPCKn	入力	入力
	SSLn0	入力	入力
	SSLn1 ~ SSLn3 (注5)	Hi-Z (注1)	Hi-Z (注1)
	MOSIn	入力	入力
マスタモード (クロック同期式動作) (MSTR = 1, MODFEN = 0, SPMS = 1)	RSPCKn	CMOS出力	オープンドレイン出力
	SSLn0 ~ SSLn3 (注5)	Hi-Z (注1)	Hi-Z (注1)
	MOSIn	CMOS出力	オープンドレイン出力
	MISO _n	入力	入力
スレーブモード (クロック同期式動作) (MSTR = 0, SPMS = 1)	RSPCKn	入力	入力
	SSLn0 ~ SSLn3 (注5)	Hi-Z (注1)	Hi-Z (注1)
	MOSIn	入力	入力
	MISO _n	CMOS出力	オープンドレイン出力

注 1. この機能は本モードでは使用しません。

注 2. SPI 機能が選択されていない兼用端子には、SPI の設定値は反映されません。

注 3. SSLn0 がアクティブレベルの場合、端子状態が Hi-Z になります。

注 4. SSLn0 が非アクティブレベルまたは SPCR.SPE ビットが 0 の場合、端子状態が Hi-Z になります。

注 5. これらの端子は入出力ポート端子として使用できます。

シングルマスタモード (SPI 動作) またはマルチマスタモード (SPI 動作) の SPI は、SPPCR.MOIFE ビットと SPPCR.MOIFV ビットの設定値に基づいて、SSL ネゲート期間 (バースト転送における SSL 保持期間を含む) の MOSI 信号値を表 36.7 のように決定します。

表 36.7 SSL ネゲート期間の MOSI 信号値の決定方法

MOIFE ビット	MOIFV ビット	SSL ネゲート期間の MOSI _n 信号値
0	0, 1	前回転送の最終データ
1	0	Low
1	1	High

36.3.3 SPI システム構成例

36.3.3.1 シングルマスタおよびシングルスレーブ (MCU はマスタ)

図 36.5 に、MCU をマスタとして使用する場合のシングルマスタおよびシングルスレーブの SPI システム構成例を示します。シングルマスタおよびシングルスレーブの構成では、MCU (マスタ) の SSL_n0 ~ SSL_n3 出力は使用しません。SPI スレーブの SSL 入力は Low に固定して、SPI スレーブは選択状態を維持します。(注 1)

MCU (マスタ) は、RSPCK_n および MOSI_n 信号をドライブします。SPI スレーブは、MISO 信号をドライブします。

注 1. SPCMDm.CPHA ビットが 0 のときに設定される転送フォーマットでは、SSL 信号をアクティブレベルに固定することができないスレーブデバイスも存在します。SSL 信号を固定できない場合は、MCU の SSL_ni 出力をスレーブデバイスの SSL 入口に接続してください。




図 36.5 シングルマスタおよびシングルスレーブの構成例 (MCU はマスタ)

36.3.3.2 シングルマスタおよびシングルスレーブ (MCU はスレーブ)

図 36.6 に、MCU をスレーブとして使用する場合のシングルマスタおよびシングルスレーブの SPI システム構成例を示します。MCU をスレーブとして使用する場合は、SSLn0 端子は SSL 入力として使用されます。SPI マスタは、RSPCK および MOSI 信号をドライブします。MCU (スレーブ) は、MISO_n 信号をドライブします。(注 1)

SPCMDm.CPHA ビットを 1 にしたシングルスレーブ構成の場合には、MCU (スレーブ) の SSLn0 入力は Low に固定され、MCU (スレーブ) が選択されている状態を維持します。これによって、シリアル転送の実行が可能になります (図 36.7)。

注 1. SSLn0 が非アクティブレベルの場合、端子状態が Hi-Z になります。




図 36.6 シングルマスタおよびシングルスレーブの構成例 (MCU はスレーブ、CPHA = 0)




図 36.7 シングルマスタおよびシングルスレーブの構成例 (MCU はスレーブ、CPHA = 1)

36.3.3.3 シングルマスタおよびマルチスレーブ (MCU はマスタ)

図 36.8 に、MCU をマスタとして使用する場合のシングルマスタおよびマルチスレーブの SPI システム構成例を示します。この例では、MCU (マスタ) と 4 つのスレーブ (SPI スレーブ 0 ~ SPI スレーブ 3) から SPI システムを構成しています。

MCU (マスタ) の RSPCKn 出力と MOSIn 出力は、SPI スレーブ 0 ~ SPI スレーブ 3 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 0 ~ SPI スレーブ 3 の MISO 出力は、すべて MCU (マスタ) の MISO_n 入力に接続します。MCU (マスタ) の SSLn0 ~ SSLn3 出力は、それぞれ SPI スレーブ 0 ~ SPI スレーブ 3 の SSL 入力に接続します。

MCU (マスタ) は、RSPCKn、MOSIn、および SSLn0 ~ SSLn3 信号をドライブします。SPI スレーブ 0 ~ SPI スレーブ 3 のうち、SSL 入力に Low を入力されているスレーブが、MISO 信号をドライブします。




図 36.8 シングルマスタおよびマルチスレーブの構成例 (MCU はマスタ)

36.3.3.4 シングルマスタおよびマルチスレーブ (MCU はスレーブ)

図 36.9 に、MCU をスレーブとして使用する場合のシングルマスタおよびマルチスレーブの SPI システム構成例を示します。この例では、SPI マスタと 2 つの MCU (スレーブ X、スレーブ Y) から SPI システムを構成しています。

SPI マスタの SPCK 出力と MOSI 出力は、MCU (スレーブ X、スレーブ Y) の RSPCKn 入力と MOSIn 入力に接続します。MCU (スレーブ X、スレーブ Y) の MISO_n 出力は、すべて SPI マスタの MISO 入力に接続します。SPI マスタの SSLX 出力と SSLY 出力は、MCU (それぞれ、スレーブ X とスレーブ Y) の SSL_n0 入力に接続します。

SPI マスタは、SPCK、MOSI、SSLX、および SSLY 信号をドライブします。MCU (スレーブ X、スレーブ Y) のうち、SSL_n0 入りに Low を入力されているスレーブが、MISO_n 信号をドライブします。




図 36.9 シングルマスタおよびマルチスレーブの構成例 (MCU はスレーブ)

36.3.3.5 マルチマスタおよびマルチスレーブ (MCU はマスタ)

図 36.10 に、MCU をマスタとして使用する場合のマルチマスタおよびマルチスレーブの SPI システム構成例を示します。この例では、2 つの MCU (マスタ X、マスタ Y) と 2 つの SPI スレーブ (SPI スレーブ 1、SPI スレーブ 2) から SPI システムを構成しています。

MCU (マスタ X、マスタ Y) の RSPCKn 出力と MOSIn 出力は、SPI スレーブ 1、SPI スレーブ 2 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 1、SPI スレーブ 2 の MISO 出力は、MCU (マスタ X、マスタ Y) の MISO_n 入力に接続します。MCU (マスタ X) の任意の汎用ポート Y 出力は、MCU (マスタ Y) の SSL_n0 入力に接続します。MCU (マスタ Y) の任意の汎用ポート X 出力は、MCU (マスタ X) の SSL_n0 入力に接続します。MCU (マスタ X、マスタ Y) の SSL_n1 出力と SSL_n2 出力は、SPI スレーブ 1、SPI スレーブ 2 の SSL 入力に接続します。この構成例では、SSL_n0 入力と、スレーブ接続用の SSL_n1 出力および SSL_n2 出力のみでシステムを構成できるため、MCU の SSL_n3 出力は必要ありません。

SSL_n0 入力レベルが High の場合、MCU は RSPCK_n、MOSIn、SSL_n1、および SSL_n2 信号をドライブします。SSL_n0 入力レベルが Low の場合、MCU はモードフォルトエラーを検出し、RSPCK_n、MOSIn、SSL_n1、および SSL_n2 を Hi-Z にして、他方のマスタに SPI バスを直接解放します。SPI スレーブ 1 ~ SPI スレーブ 2 のうち、SSL 入力に Low を入力されているスレーブが、MISO 信号をドライブします。




図 36.10 マルチマスタおよびマルチスレーブの構成例 (MCU はマスタ)

36.3.3.6 クロック同期式モードでのマスタ/スレーブ (MCU をマスタとして使用)

図 36.11 に、MCU をマスタとして使用した場合のクロック同期式モードでのマスタ/スレーブの構成を示します。この構成では、MCU (マスタ) の SSLn0 ~ SSLn3 は使用しません。

MCU (マスタ) は、RSPCKn および MOSIn 信号をドライブします。SPI スレーブは、MISO 信号をドライブします。




図 36.11 クロック同期式モードでのマスタ/スレーブの構成例 (MCU をマスタとして使用)

36.3.3.7 クロック同期式モードでのマスタ/スレーブ (MCU をスレーブとして使用)

図 36.12 に、MCU をスレーブとして使用した場合のクロック同期式モードでのマスタ/スレーブの構成を示します。クロック同期式モードで、MCU がスレーブとして動作する場合には、MCU (スレーブ) は MISO_n 信号をドライブし、SPI マスタは SPCK および MOSI 信号をドライブします。また、MCU (スレーブ) の SSLn0 ~ SSLn3 は使用しません。

SPCMDm.CPHA ビットを 1 にしたシングルスレーブ構成の場合にのみ、MCU (スレーブ) はシリアル転送の実行が可能です。




図 36.12 クロック同期式モードでのマスタ/スレーブの構成例 (MCU = スレーブ、CPHA = 1)

36.3.4 データフォーマット

SPI のデータフォーマットは、SPI コマンドレジスタ m (SPCMD m) ($m=0\sim7$) と、SPI コントロールレジスタ 2 のパリティ有効ビット (SPCR2.SPPE) の設定値で決まります。MSB ファーストか LSB ファーストかにかかわらず、SPI は SPI データレジスタ (SPDR/SPDR_HA) の LSB ビットから、選択したデータ長に対応するビットまでの範囲を転送データとして扱います。

以下では、転送前または転送後のデータの 1 フレーム分のデータフォーマットについて説明します。

(a) パリティ機能無効時のデータフォーマット

パリティ機能が無効の場合、SPI コマンドレジスタ m の SPI データ長設定ビット (SPCMD m .SPB[3:0]) で選択したビット長でデータの送受信を行います。

(b) パリティ機能有効時のデータフォーマット

パリティ機能が有効の場合、SPI コマンドレジスタ m の SPI データ長設定ビット (SPCMD m .SPB[3:0]) で選択したビット長でデータの送受信を行います。ただし、最終ビットはパリティビットです。




図 36.13 パリティ機能無効時と有効時のデータフォーマット

36.3.4.1 パリティ機能無効時 (SPCR2.SPPE = 0) の動作

パリティ機能が無効の場合、送信データを加工せず、シフトレジスタにコピーします。以下では、SPIデータレジスタ (SPDR/SPDR_HA) とシフトレジスタの関係を、MSB/LSB ファーストとビット長の組み合わせで説明します。

(1) MSB ファースト転送 (32 ビットデータ)

図 36.14 に、パリティ機能無効時、SPI データ長 32 ビットの MSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージのビット T31 ~ T00 をシフトレジスタにコピーします。送信データは、T31 → T30 → … → T00 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R31 ~ R00 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 36.14 MSB ファースト転送 (32 ビットデータ/パリティ機能無効)

(2) MSB ファースト転送 (24 ビットデータ)

図 36.15 に、パリティ機能無効時、SPI データ長 24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの下位 24 ビット (T23 ~ T00) をシフトレジスタにコピーします。送信データは、T23 → T22 → … → T00 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R23 ~ R00 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時にビット T31 ~ T24 に 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 36.15 MSB ファースト転送 (24 ビットデータ/パリティ機能無効)

(3) LSB ファースト転送 (32 ビットデータ)

図 36.16 に、パリティ機能無効時、SPI データ長 32 ビットの LSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージのビット T31 ~ T00 をビット単位で T00 ~ T31 の順序に並び替えて、シフトレジスタにコピーします。送信データは、T00 → T01 → … → T31 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00 ~ R31 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 36.16 LSB ファースト転送 (32 ビットデータ / パリティ機能無効)

(4) LSB ファースト転送 (24 ビットデータ)

図 36.17 に、パリティ機能無効時、SPI データ長 24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの下位 24 ビット (T23 ~ T00) をビット単位で T00 ~ T23 の順序に並び換えて、シフトレジスタにコピーします。送信データは、T00 → T01 → … → T23 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 8 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00 ~ R23 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。

このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時にビット T31 ~ T24 に 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 36.17 LSB ファースト転送 (24 ビットデータ / パリティ機能無効)

36.3.4.2 パリティ機能有効時 (SPCR2.SPPE = 1) の動作

パリティ機能が有効の場合、送信データの最下位ビットはパリティビットになります。パリティビットの値は、ハードウェアが計算します。

(1) MSB ファースト転送 (32 ビットデータ)

図 36.18 に、パリティ機能有効時、SPI データ長 32 ビットの MSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T31 ~ T01 ビットからパリティビット (P) の値を計算し、最終ビットである T00 と置き換えて、値全体をシフトレジスタにコピーします。データは、T31 → T30 → … → T01 → P の順に送信します。

受信時は、受信データをシフトレジスタのビット 0 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R31 ~ P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R31 ~ P のデータをチェックします。




図 36.18 MSB ファースト転送 (32 ビットデータ/パリティ機能有効)

(2) MSB ファースト転送 (24 ビットデータ)

図 36.19 に、パリティ機能有効時、SPI データ長 24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T23 ~ T01 ビットからパリティビット (P) の値を計算し、最終ビットである T00 と置き換えて、全体をシフトレジスタにコピーします。データは、T23 → T22 → … → T01 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R23 ~ P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R23 ~ P のデータをチェックします。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時にビット T31 ~ T24 に 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 36.19 MSB ファースト転送 (24 ビットデータ/パリティ機能有効)

(3) LSB ファースト転送 (32 ビットデータ)

図 36.20 に、パリティ機能有効時、SPI データ長 32 ビットの LSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T30 ~ T00 ビットからパリティビット (P) の値を計算し、最終ビットである T31 と置き換えて、全体をシフトレジスタにコピーします。データは、T00 → T01 → … → T30 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00 ~ P ビットまでデータがたまと、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R00 ~ P のデータをチェックします。




図 36.20 LSB ファースト転送 (32 ビットデータ/パリティ機能有効)

(4) LSB ファースト転送 (24 ビットデータ)

図 36.21 に、パリティ機能有効時、SPI データ長 24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T22 ~ T00 ビットからパリティビット (P) の値を計算し、最終ビットである T23 と置き換えて、全体をシフトレジスタにコピーします。データは、T00 → T01 → … → T22 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 8 から格納し始め、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00 ~ P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R00 ~ P のデータをチェックします。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時にビット T31 ~ T24 に 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 36.21 LSB ファースト転送 (24 ビットデータ / パリティ機能有効)

36.3.5 転送フォーマット

36.3.5.1 CPHA ビット = 0 の場合の転送フォーマット

図 36.22 に、SPCMDm.CPHA ビットが 0 の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。SPI がスレーブモード (SPCR.MSTR=0) で、CPHA ビットが 0 の場合、クロック同期式動作 (SPCR.SPMS=1) は行わないでください。この図において、RSPCKn (CPOL=0) は、SPCMDm.CPOL ビットが 0 の場合の RSPCKn 信号波形を示し、RSPCKn (CPOL=1) は、SPCMDm.CPOL ビットが 1 の場合の RSPCKn 信号波形を示します。サンプリングタイミングは、SPI がシフトレジスタにシリアル転送データを取り込むタイミングを表します。各信号の入出力方向は、SPI の設定に依存します。詳細は、36.3.2 SPI 端子の制御を参照してください。

SPCMDm.CPHA ビットが 0 の場合には、SSLni 信号のアサートタイミングで、MOSIn 信号と MISOOn 信号への有効データのドライブが開始されます。SSLni 信号のアサート後に発生する最初の RSPCKn 信号変化が、最初の転送データ取り込みになり、これ以降、1RSPCK 周期ごとにデータがサンプリングされます。MOSIn 信号と MISOOn 信号の変化タイミングは、転送データ取り込みタイミングの 1/2RSPCK 周期後になります。CPOL ビットの設定値は、RSPCK 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1 は、SSLni 信号のアサートから RSPCKn 発振までの期間 (RSPCK 遅延) です。t2 は、RSPCKn 発振停止から SSLni 信号のネゲートまでの期間 (SSL ネゲート遅延) です。t3 は、シリアル転送終了後に次転送のための SSLni 信号アサートを抑制するための期間 (次アクセス遅延) です。t1、t2、t3 は、SPI システム上のマスタデバイスによって制御されます。SPI がマスタモードである場合の t1、t2、t3 については、36.3.10.1 マスタモード動作を参照してください。




図 36.22 SPI 転送フォーマット (CPHA ビット = 0)

36.3.5.2 CPHA ビット = 1 の場合

図 36.23 に、SPCMDm.CPHA ビットが 1 の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。ただし、SPCR.SPMS ビットが 1 の場合は SSLni 信号を用いず、RSPCKn 信号、MOSIn 信号、MISOOn 信号の 3 つの信号のみで通信を行います。図 36.23 において、RSPCK (CPOL = 0) は、SPCMDm.CPOL ビットが 0 の場合の RSPCKn 信号波形を示し、RSPCK (CPOL = 1) は、SPCMDm.CPOL ビットが 1 の場合の RSPCKn 信号波形を示します。サンプリングタイミングは、SPI がシフトレジスタにシリアル転送データを取り込むタイミングを表します。各信号の入出力方向は、SPI のモード (マスタ/スレーブ) に依存します。詳細は、36.3.2 SPI 端子の制御を参照してください。

SPCMDm.CPHA ビットが 1 の場合には、SSLni 信号のアサートタイミングで、MISOOn 信号への無効データのドライブが開始されます。SSLni 信号のアサート後に発生する最初の RSPCKn 信号変化で、MOSIn 信号と MISOOn 信号への有効データの出力が開始され、これ以降、1RSPCK 周期ごとにデータが更新されます。転送データの取り込みは、このデータ更新タイミングの 1/2RSPCK 周期後になります。SPCMDm.CPOL ビットの設定値は、RSPCKn 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1、t2、t3 の内容は、CPHA ビット = 0 の場合と同様です。MCU の SPI がマスタモードである場合の t1、t2、t3 については、36.3.10.1 マスタモード動作を参照してください。




図 36.23 SPI 転送フォーマット (CPHA ビット = 1)

36.3.6 データ転送モード

通信動作モード選択ビット (SPCR.TXMD) の設定により、全二重同期式シリアル通信または送信のみの動作を選択できます。図 36.24、図 36.25 に記載の SPDR/SPDR_HA アクセスは、SPDR/SPDR_HA レジスタへのアクセス状況を示しています。W はライトサイクルを示しています。

36.3.6.1 全二重同期式シリアル通信 (SPCR.TXMD = 0)

図 36.24 に、通信動作モード選択ビット (SPCR.TXMD) を 0 にした場合の動作例を示します。この例では、SPDCR.SPFC[1:0] ビットが 00b、SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は、RSPCK サイクル数 (= 転送ビット数) を示しています。




図 36.24 SPCR.TXMD = 0 の動作例

以下に、図 36.24 の (1)、(2) に示したタイミングでのフラグ動作を説明します。

1. SPDR_HA レジスタの受信バッファが空の状態ではシリアル転送が終了すると、SPI は受信バッファフル割り込み要求 (SPIi_SPRI) を発生させて (SPSR.SPRF フラグを 1 にして)、シフトレジスタの受信データを受信バッファにコピーします。
2. SPDR_HA レジスタの受信バッファに以前のシリアル転送の受信データがある状態でシリアル転送が終了すると、SPI は SPSR.OVRF フラグを 1 にして、シフトレジスタの受信データを破棄します。

36.3.6.2 送信のみ動作 (SPCR.TXMD = 1)

図 36.25 に、通信動作モード選択ビット (SPCR.TXMD) を 1 にした場合の動作例を示します。この例では、SPDCR.SPFC[1:0] ビットが 00b、SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は、RSPCK サイクル数 (= 転送ビット数) を示しています。




図 36.25 SPCR.TXMD = 1 の動作例

以下に、図 36.25 の (1) ~ (3) に示したタイミングでのフラグ動作を説明します。

1. 送信のみモード (SPCR.TXMD = 1) へ遷移する前に、受信バッファにデータが残っていないこと (SPSR.SPRF フラグ = 0)、および SPSR.OVRF フラグが 0 であることを確認してください。
2. SPDR_HA レジスタの受信バッファが空の状態ではシリアル転送が終了すると、送信のみモード (SPCR.TXMD = 1) を選択している場合、SPSR.SPRF フラグは 0 を保持し、SPI はシフトレジスタのデータを受信バッファへコピーしません。
3. SPDR_HA レジスタの受信バッファに以前のシリアル転送の受信データは存在しないため、シリアル転送が終了しても、SPSR.OVRF フラグは 0 を保持し、シフトレジスタのデータを受信バッファへコピーしません。

送信のみモード (SPCR.TXMD = 1) では、SPI はデータを送信しますが、受信しません。そのため、SPSR.SPRF および SPSR.OVRF フラグは (1) ~ (3) それぞれのタイミングで 0 を保持します。

36.3.7 送信バッファエンプティ/受信バッファフル割り込み

図 36.26 および図 36.27 に、送信バッファエンプティ割り込み (SPI_i SPTI) と受信バッファフル割り込み (SPI_i SPRI) の動作例を示します。これらの図に記載の SPDR_HA アクセスは、SPDR_HA レジスタへのアクセス状況を示しています。W はライトサイクル、R はリードサイクルを示しています。図 36.26 の例では、SPCR.TXMD ビットが 0、SPDCR.SPFC[1:0] ビットが 00b、SPCMDm.CPHA ビットが 0、SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。図 36.27 の例では、SPCR.TXMD ビットが 0、SPDCR.SPFC[1:0] ビットが 00b、SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCK_n 波形の下に記載した数字は、RSPCK サイクル数 (= 転送ビット数) を示しています。




図 36.26 SPI_i SPTI および SPI_i SPRI 割り込みの動作例 (CPHA = 0、CPOL = 0)




図 36.27 SPI_i SPTI および SPI_i SPRI 割り込みの動作例 (CPHA = 1、CPOL = 0)

以下に、図 36.27 の (1) ~ (5) に示したタイミングでの SPI の動作を説明します。

1. SPDR_HA レジスタの送信バッファが空の (次転送のデータがセットされていない) 状態で、SPDR_HA レジスタに送信データを書き込むと、SPI は送信バッファにデータを書き込み、SPSR.SPTEF フラグを 0 にクリアします。
2. シフトレジスタが空の場合には、SPI は送信バッファのデータをシフトレジスタにコピーして送信バッファエンプティ割り込み要求 (SPI_i SPTI) を発生させ、SPSR.SPTEF フラグを 1 にします。なお、シリアル転送の開始方法は、SPI のモードに依存します。詳細は、36.3.10 SPI 動作および 36.3.11 クロック同期式動作を参照してください。

3. 送信バッファエンプティ割り込みルーチン、または SPTEF フラグによる送信バッファエンプティ状態の処理で、SPDR_HA レジスタに送信データを書き込むと、SPI は送信バッファにデータを書き込み、SPTEF フラグを 0 にクリアします。シフトレジスタにはシリアル転送中のデータが格納されているため、SPI は送信バッファのデータをシフトレジスタにコピーしません。
4. SPDR_HA レジスタの受信バッファが空の状態ではシリアル転送が終了すると、SPI はシフトレジスタの受信データを受信バッファにコピーし、受信バッファフル割り込み要求 (SPI_i_SPRI) を発生させ、SPRF フラグを 1 にします。また、シリアル転送が終了するとシフトレジスタが空になるため、シリアル転送が終了する前に送信バッファがフルであった場合には、SPI が SPTEF フラグを 1 にして、送信バッファのデータをシフトレジスタにコピーします。なお、オーバーランエラー発生状態で、シフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると、SPI はシフトレジスタが空であると判断し、送信バッファからシフトレジスタへのデータ転送が可能な状態になります。
5. 受信バッファフル割り込みルーチン、または SPRF フラグによる受信バッファフル状態の処理で SPDR_HA レジスタを読み出すと、受信データが読み出せます。

送信バッファに未送信のデータがある (SPTEF フラグが 0 の) 状態で、SPDR_HA レジスタへ書き込みが行われた場合には、SPI は送信バッファのデータを更新しません。SPDR_HA レジスタへ書き込みを行う場合は、必ず送信バッファエンプティ割り込み要求を使用するか、または SPTEF フラグによる送信バッファエンプティ割り込み処理を行ってください。また、送信バッファエンプティ割り込みを利用する場合には、SPCR.SPTIE ビットを 1 にしてください。SPI 機能が無効 (SPCR.SPE ビットが 0) の場合には、SPTIE ビットを 0 にしてください。

受信バッファフルの状態 (SPRF フラグ = 1) で、シリアル転送が終了した場合には、SPI はシフトレジスタから受信バッファへデータをコピーせず、オーバーランエラーを検出します (36.3.8 エラー検出を参照)。受信データのオーバーランエラーを防ぐために、受信バッファフル割り込み要求で、次のシリアル転送終了よりも前に受信データを読み出してください。また、SPI 受信バッファフル割り込みを利用する場合には、SPCR.SPRIE ビットを 1 にしてください。

送信/受信バッファの状態は、送信/受信割り込み、または ICU の関連する IELSR_n.IR フラグ (n は割り込みベクタ番号) によって確認できます。

同様に、SPTEF および SPRF フラグによっても、送信/受信バッファの状態を確認できます。割り込みベクタ番号については、「14. 割り込みコントローラユニット (ICU)」を参照してください。

36.3.8 エラー検出

通常の SPI のシリアル転送では、SPDR/SPDR_HA レジスタの送信バッファに書き込んだデータが送信され、受信されたデータを SPDR/SPDR_HA レジスタの受信バッファから読み出すことができます。SPDR/SPDR_HA レジスタにアクセスがあった場合、送信または受信バッファの状態やシリアル転送の開始時または終了時の SPI の状態によっては、通常以外の転送となることがあります。

通常以外の転送動作が発生した場合には、SPI はアンダーランエラー、オーバーランエラー、パリティエラー、またはモードフォルトエラーとして検出します。表 36.8 に、通常以外の転送動作と SPI のエラー検出機能の関係を示します。

表 36.8 通常以外の転送動作と SPI のエラー検出機能の関係

動作	発生条件	SPI 動作	エラー検出
1	送信バッファフルの状態です PDR/SPDR_HA レジスタに書き込み	<ul style="list-style-type: none"> 送信バッファ内容を保持 書き込みデータ欠落 	なし
2	受信バッファエンプティの状態です PDR/SPDR_HA レジスタを読み出し	受信バッファ内容および受信済みデータを出カ	なし
3	SPI がデータ送信不能のときに、スレーブモードでシリアル転送が開始	<ul style="list-style-type: none"> シリアル転送を中断 送受信データ欠落 MISOA 出力信号のドライブ停止 SPI 機能は無効 	アンダーランエラー
4	受信バッファフルの状態です、シリアル転送が終了	<ul style="list-style-type: none"> 受信バッファ内容を保持 受信データ欠落 	オーバーランエラー
5	全二重同期式シリアル通信時にパリティ機能が有効な状態で誤ったパリティビットを受信	パリティエラーフラグのアサート	パリティエラー
6	マルチマスタモードでシリアル転送アイドル時に SSLn0 入力信号アサート	<ul style="list-style-type: none"> RSPCKn、MOSIn、SSLn1～SSLn3 出力信号のドライブ停止 SPI 機能は無効 	モードフォルトエラー
7	マルチマスタモードでシリアル転送中に SSLn0 入力信号アサート	<ul style="list-style-type: none"> シリアル転送を中断 送受信データ欠落 RSPCKn、MOSIn、SSLn1～SSLn3 出力信号のドライブ停止 SPI 機能は無効 	モードフォルトエラー
8	スレーブモードでシリアル転送中に SSLn0 入力信号ネゲート	<ul style="list-style-type: none"> シリアル転送を中断 送受信データ欠落 MISOOn 出力信号のドライブ停止 SPI 機能は無効 	モードフォルトエラー

表 36.8 の 1 に示した動作に対しては、SPI はエラーを検出しません。SPDR/SPDR_HA レジスタへの書き込み時にデータを欠落させないために、送信バッファエンプティ割り込み要求で SPDR/SPDR_HA レジスタへの書き込みを実行してください (SPSR.SPTEF フラグ = 1 の場合)。

2 に示した動作に対しても、SPI はエラーを検出しません。不要なデータを読み出さないようにするには、SPI 受信バッファフル割り込み要求で SPDR/SPDR_HA レジスタの読み出しを実行するようにしてください (SPSR.SPRF フラグ = 1 の場合)。

表中のその他のエラーについては、下記の節を参照してください。

- アンダーランエラー (動作 3) : [36.3.8.4 アンダーランエラー](#)
- オーバーランエラー (動作 4) : [36.3.8.1 オーバーランエラー](#)
- パリティエラー (動作 5) : [36.3.8.2 パリティエラー](#)
- モードフォルトエラー (動作 6～8) : [36.3.8.3 モードフォルトエラー](#)

送受信の割り込みについては、[36.3.7 送信バッファエンプティ/受信バッファフル割り込み](#)を参照してください。

36.3.8.1 オーバーランエラー

SPDR/SPDR_HA レジスタの受信バッファフル状態でシリアル転送が終了すると、SPI はオーバーランエラーを検出して SPSR.OVRF フラグを 1 にします。OVRF フラグが 1 の状態では、SPI はシフトレジスタのデータを受信バッファにコピーしないので、受信バッファにはエラー発生前のデータが保持されます。OVRF フラグを 0 にするには、OVRF フラグが 1 の状態の SPSR レジスタを CPU が読み出した後に、OVRF フラグに 0 を書いてください。

図 36.28 に、OVRF フラグと SPRF フラグの動作例を示します。この図に記載の SPSR アクセスと SPDR_HA アクセスは、それぞれ SPSR レジスタと SPDR_HA レジスタへのアクセス状況を示しています。W はライトサイクル、R はリードサイクルを示しています。この例では、SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下の記載した数字は、RSPCK サイクル数 (= 転送ビット数) を示しています。




図 36.28 OVRF フラグおよび SPRF フラグの動作例

以下に、図中の (1) ~ (4) に示したタイミングでのフラグ動作を説明します。

- SPRF フラグが 1 (受信バッファフル) の状態でシリアル転送が終了すると、SPI がオーバーランエラーを検出し、OVRF フラグを 1 にします。SPI はシフトレジスタのデータを受信バッファにコピーしません。また、SPPE ビットが 1 であってもパリティエラーの検出は行いません。マスタモードの場合、SPI は SPCMDm レジスタに対するポインタの値を SPSSR.SPECM[2:0] ビットにコピーします。
- SPDR_HA レジスタを読み出すと、SPI は受信バッファのデータを出力します。その後、SPRF フラグが 0 になります。受信バッファが空になっても、OVRF フラグは 0 になりません。
- OVRF フラグが 1 (オーバーランエラー) の状態でシリアル転送が終了すると、SPI はシフトレジスタのデータを受信バッファにコピーしません (SPRF フラグは 1 になりません)。受信バッファフル割り込みも発生しません。また、SPPE ビットが 1 であってもパリティエラーの検出は行いません。マスタモードの場合、SPI は SPSSR.SPECM[2:0] ビットを更新しません。オーバーランエラー状態で、SPI がシフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると、SPI はシフトレジスタが空であると判断します。これによって、送信バッファからシフトレジスタへのデータ転送が可能になります。
- OVRF フラグが 1 の状態で SPSR レジスタを読んだ後、OVRF フラグに 0 を書くと、OVRF フラグは 0 にクリアされます。

オーバーランの発生は、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。シリアル転送を実行する際は、SPDR_HA レジスタの読み出し直後に SPSR レジスタを読み出すなどの方法で、オーバーランエラー発生を早期に検出できるように対処してください。マスタモード時は、SPSSR.SPECM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確認できます。

オーバーランエラーが発生して OVRF フラグが 1 になると、OVRF フラグが 0 にクリアされるまで正常な受信動作ができなくなります。

マスタモードで RSPCK 自動停止機能を有効にした場合は、オーバーランエラーが発生しません。図 36.29、図 36.30 にマスタモードの受信バッファフル状態でシリアル転送が継続するときのクロック停止波形を示します。




図 36.29 マスタモードの受信バッファフル状態でシリアル転送が継続するときのクロック停止波形 (CPHA = 1)




図 36.30 マスタモードの受信バッファフル状態でシリアル転送が継続するときのクロック停止波形 (CPHA = 0)

以下に、図中の (1)、(2) に示したタイミングでのフラグ動作を説明します。

1. 受信バッファフルの場合は、RSPCK クロックが停止するためオーバーランエラーは発生しません。
2. クロック停止中に SPDR_HA レジスタを読み出すと、受信バッファのデータが読み出せます。受信バッファの読み出し後 (SPSR.SPRF フラグが 0 にクリアされた後)、RSPCK クロックが再開します。

36.3.8.2 パリティエラー

SPCR.TXMD ビットが 0、SPCR2.SPPE ビットが 1 の状態で、全二重同期式シリアル通信を行い、転送が終了すると、SPI はパリティエラーの判定を行います。SPI は、受信データにパリティエラーを検出すると、SPSR.PERF フラグを 1 にします。SPSR.OVRF フラグが 1 の状態では、SPI はシフトレジスタのデータを受信バッファにコピーしないので、受信データに対するパリティエラーの検出は行いません。PERF フラグを 0 にするには、PERF フラグが 1 の状態の SPSR レジスタを読んだ後、PERF フラグに 0 を書いてください。

図 36.31 に、OVRF フラグと PERF フラグの動作例を示します。図 36.31 に記載の SPSR アクセスは、SPSR レジスタへのアクセス状況を示しています。W はライトサイクル、R はリードサイクルを示しています。この例では、SPCR.TXMD ビットが 0、SPCR2.SPPE ビットが 1 の状態で全二重同期式シリアル通信を行います。SPCMDm.CPHA ビットが 1、SPCMDm.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は、転送ビット数を意味する RSPCK サイクル数を示しています。




図 36.31 PERF フラグの動作例

以下に、図中の (1) ~ (3) に示したタイミングでのフラグ動作を説明します。

1. SPI がオーバーランエラーを検出せず、シリアル転送が終了すると、SPI はシフトレジスタのデータを受信バッファにコピーします。このとき、SPI が受信データをチェックし、パリティエラーを検出すると PERF フラグを 1 にします。マスタモードの場合、SPI は SPCMDm ポインタの値を SPSR.SPECM[2:0] ビットにコピーします。
2. PERF フラグが 1 の状態で SPSR レジスタを読んだ後、PERF フラグに 0 を書くと、PERF フラグが 0 にクリアされます。
3. SPI がオーバーランエラーを検出し、シリアル転送が終了すると、シフトレジスタのデータを受信バッファにコピーしません。このとき、SPI はパリティエラーを検出しません。

パリティエラーの発生は、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。シリアル転送を実行する場合は、このような方法でパリティエラー発生を早期に検出できるようにしてください。SPI をマスタモードで使用する場合は、SPSR.SPECM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm ポインタ値を確認できます。

36.3.8.3 モードフォルトエラー

SPCR.MSTR ビットが 1、SPCR.SPMS ビットが 0、SPCR.MODFEN ビットが 1 の場合には、SPI はマルチマスタモードで動作します。マルチマスタモードの SPI の SSLn0 入力信号に対してアクティブレベルが入力されると、シリアル転送状態にかかわらず、SPI はモードフォルトエラーを検出して SPSR.MODF フラグを 1 にします。SPI はモードフォルトエラーを検出すると、SPCMDm レジスタに対するポインタの値を SPSR.SPECM[2:0] ビットにコピーします。なお、SSLn0 信号のアクティブレベルは、SSLP.SSL0P ビットによって決定されます。

MSTR ビットが 0 の場合には、SPI はスレーブモードで動作します。スレーブモードの SPI の MODFEN ビットが 1、SPMS ビットが 0 の場合、シリアル転送期間（有効データのドライブ開始から最終有効データの取り込みまで）に SSLn0 入力信号がネゲートされると、SPI はモードフォルトエラーを検出します。

SPI はモードフォルトエラーを検出すると、出力信号のドライブを停止して、SPCR.SPE ビットを 0 にクリアします（36.3.9 SPI の初期化を参照）。マルチマスタ構成では、モードフォルトエラーの検出によって、出力信号のドライブと SPI 機能を停止させ、マスタであることを解除できます。

モードフォルトエラーの発生は、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。SPI エラー割り込みを利用せずにモードフォルトエラーを検出するには、SPSR レジスタをポーリングする必要があります。SPI をマスタモードで使用する場合、SPSR.SPECM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm ポインタ値を確認できます。

MODF フラグが 1 の状態では、SPI は SPE ビットへの 1 の書き込みを無視します。モードフォルトエラー検出後に SPI 機能を有効にするには、MODF フラグを 0 にしてください。

36.3.8.4 アンダーランエラー

SPCR.MSTR ビットが 0（スレーブモード）、SPCR.SPE ビットが 1、送信データが用意されていない状態でシリアル転送が開始すると、SPI はアンダーランエラーを検出します。その後、SPI は SPSR.MODF および SPSR.UDRF フラグを 1 にします。

SPI はアンダーランエラーを検出すると、出力信号のドライブを停止して、SPCR.SPE ビットを 0 にクリアします（36.3.9 SPI の初期化を参照）。

アンダーランエラーの発生は、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。SPI エラー割り込みを利用せずにアンダーランエラーを検出するには、SPSR レジスタをポーリングする必要があります。

MODF フラグが 1 の状態では、SPI は SPE ビットへの 1 の書き込みを無視します。アンダーランエラー検出後に SPI 機能を有効にするには、MODF フラグを 0 にクリアしてください。

36.3.9 SPIの初期化

SPCR.SPE ビットに 0 を書いた場合、あるいは SPI がモードフォルトエラーまたはアンダーランエラーを検出して SPE ビットを 0 にした場合は、SPI は SPI 機能を無効にして、モジュール機能の一部を初期化します。また、システムリセットが発生した場合には、SPI はモジュール機能をすべて初期化します。以下では、SPCR.SPE ビットのクリアによる初期化と、システムリセットによる初期化について説明します。

36.3.9.1 SPE ビットのクリアによる初期化

SPCR.SPE ビットを 0 にしたとき、SPI は以下に示す初期化を実施します。

- 実行中のシリアル転送を中断
- スレーブモードの場合、出力信号のドライブ停止 (Hi-Z)
- SPI 内部ステータスの初期化
- SPI 送信バッファの初期化 (SPSR.SPTEF フラグを 1 にする)

SPE ビットのクリアによる初期化では、SPI の制御ビットは初期化されません。このため、再度 SPE ビットを 1 にすると、初期化前と同じ転送モードで SPI を起動できます。

SPSR.SPRF、SPSR.OVRF、SPSR.MODF、SPSR.PERF、および SPSR.UDRF フラグの値は初期化されません。また、SPI シーケンスステータスレジスタ (SPSSR) の値も初期化されません。このため、SPI の初期化後も受信バッファからデータを読み出すことで、SPI 転送時のエラー発生状況を確認できます。

送信バッファは空の状態に初期化されます (SPSR.SPTEF フラグが 1 になる)。このため、SPI 初期化後に SPCR.SPTIE ビットを 1 にしていると、送信バッファエンプティ割り込みが発生します。SPI を初期化する場合に、送信バッファエンプティ割り込みを禁止するには、SPE ビットへ 0 を書くと同時に、SPTIE ビットにも 0 を書いてください。

36.3.9.2 システムリセット

システムリセットによる初期化では、[36.3.9.1 SPE ビットのクリアによる初期化](#)に記載の事項に加え、すべての SPI 制御用ビット、ステータスビット、およびデータレジスタが初期化され、SPI が完全に初期化されます。

36.3.10 SPI 動作

36.3.10.1 マスタモード動作

シングルマスタモード動作とマルチマスタモード動作の違いは、モードフォルトエラー検出の有無のみです (36.3.8 エラー検出を参照)。SPI は、シングルマスタモードではモードフォルトエラーを検出しませんが、マルチマスタモードでは検出します。以下では、シングル/マルチマスタモードで共通する動作について説明します。

(1) シリアル転送の開始

SPI 送信バッファが空き (次転送データがセットされておらず、SPSR.SPTEF フラグが 1) の状態で、SPI データレジスタ (SPDR/SPDR_HA) ヘデータを書き込むと、SPI は送信バッファ (SPTX) のデータを更新します。SPDCR.SPFC[1:0] ビットで設定したフレーム数分のデータを、SPDR/SPDR_HA レジスタへ書き込んだ後、シフトレジスタが空の場合は、SPI は送信バッファのデータをシフトレジスタにコピーしてシリアル転送を開始します。SPI はシフトレジスタに送信データをコピーすると、シフトレジスタのステータスを「フル」に変更します。シリアル転送が終了すると、シフトレジスタのステータスを「空」に変更します。シフトレジスタのステータスを参照することはできません。

SSLni 出力端子の極性は、SSLP レジスタの設定値で決まります。SPI の転送フォーマットの詳細については、36.3.5 転送フォーマットを参照してください。

(2) シリアル転送の終了

SPCMDm.CPHA ビットの設定にかかわらず、SPI は最終サンプリングタイミングに対応する RSPCKn エッジを送出するとシリアル転送を終了します。受信バッファ (SPRX) が空 (SPSR.SPRF フラグ=0) の場合には、シリアル転送終了後に、SPI はシフトレジスタから SPDR/SPDR_HA レジスタの受信バッファにデータをコピーします。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの SPI のデータ長は、SPCMDm.SP[3:0] ビットの設定値で決まります。SSLni 出力端子の極性は、SSLP レジスタの設定値で決まります。SPI の転送フォーマットの詳細については、36.3.5 転送フォーマットを参照してください。

(3) シーケンス制御

マスタモード時の転送フォーマットは、SPSCR レジスタ、SPCMDm レジスタ、SPBR レジスタ、SPCKD レジスタ、SSLND レジスタ、および SPND レジスタによって決定されます。

SPSCR レジスタは、マスタモードの SPI で実行するシリアル転送のシーケンス構成を決定するためのレジスタです。SPCMDm レジスタでは、以下の項目を設定します。

- SSLni 端子の出力信号値
- MSB/LSB ファースト
- データ長
- ビットレート設定の一部
- RSPCK 極性/位相
- SPCKD レジスタの参照要否
- SSLND レジスタの参照要否
- SPND レジスタの参照要否

SPBR レジスタは、SPCKD レジスタ (SPI クロック遅延)、SSLND レジスタ (SSL ネゲート遅延)、SPND レジスタ (次アクセス遅延) などの、ビットレート設定の一部を保持しています。

SPI は、SPSCR レジスタに設定されたシーケンス長に従って、SPCMDm レジスタの一部/全部からなるシーケンスを構成します。SPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPSSR.SPCP[2:0] ビットの読み出しによって確認できます。SPCR.SPE ビットを 1 にして SPI 機能を有効にすると、SPI はコマンドに対するポインタを SPCMD0 レジスタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。SPI は、各

データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスの最終コマンドに対応するシリアル転送が終了すると、SPI はポインタを SPCMD0 レジスタにセットするため、シーケンスが繰り返し実行されます。




図 36.32 マスタモードでのシリアル転送方式の決定方法

ここでは、データ (SPDR/SPDR_HA) と設定 (SPCMDm) の 2 つを合わせてフレームとします。




図 36.33 フレームの概念図

表 36.4 の設定でシーケンス動作を行ったときのコマンドと送信バッファ/受信バッファの対応関係を [図 36.34](#) に示します。




図 36.34 シーケンス動作時の SPI コマンドレジスタと送受信バッファの対応関係

(4) バースト転送

SPIが現在のシリアル転送で参照しているSPCMDm.SSLKPビットが1の場合には、SPIはシリアル転送中のSSLni信号レベルを次のシリアル転送のSSLni信号アサート開始まで保持します。次のシリアル転送でのSSLni信号レベルが、現在のシリアル転送でのSSLni信号レベルと同じであれば、SPIはSSLni信号アサート状態を保持したまま連続的にシリアル転送を実行することが可能です（バースト転送）。

図 36.35 に、SPCMD0 および SPCMD1 レジスタの設定値を使用してバースト転送を実現した場合のSSLni信号の動作例を示します。以下では、図 36.35 に示す (1) ~ (7) のSPI動作内容について説明します。

注. SSLni出力信号の極性は、SSLPレジスタの設定値で決まります。




図 36.35 SSLKP ビットを利用したバースト転送の動作例

図中の (1) ~ (7) に示したタイミングでのSPIの動作は以下のとおりです。

1. SPIは、SPCMD0レジスタの設定値に従ってSSLni信号をアサートし、RSPCK遅延を挿入します。
2. SPIはSPCMD0レジスタの設定に従ったシリアル転送を実行します。
3. SPIは、SSLネゲート遅延を挿入します。
4. SPCMD0.SSLKPビットが1であるため、SPIはSPCMD0レジスタで指定したSSLni信号値を保持します。この期間は、最短でもSPCMD0レジスタの次アクセス遅延と同じだけ継続されます。最短期間が経過してもシフトレジスタが空の場合は、次転送のための送信データがシフトレジスタに格納されるまで、この期間は継続します。
5. SPIは、SPCMD1レジスタの設定値に従ってSSLni信号をアサートし、RSPCK遅延を挿入します。
6. SPIはSPCMD1レジスタの設定に従ったシリアル転送を実行します。
7. SPCMD1.SSLKPビットが0であるため、SPIはSSLni信号をネゲートします。また、SPCMD1レジスタに従った次アクセス遅延が挿入されます。

SSLKPビットを1にしたSPCMDmレジスタでのSSLni信号出力設定と、次転送で使用するSPCMDmレジスタでのSSLni信号出力設定が異なる場合、SPIは図 36.35 の (5) で示すように、SSLni信号状態をSSLni信号アサートに切り替えます。このSSLni信号は次転送のコマンドに対応しています。

注. このようなSSLni信号の切り替えが発生した場合、MISO_n信号をドライブするスレーブが競合して信号レベルの衝突が発生する可能性があります。

マスタモードのSPIは、SSLKPビットを使用しない場合は、SSLni信号動作をモジュール内部で参照しています。SPCMDm.CPHAビットが0であると、SPIは内部で検出した次転送のSSLni信号のアサートを使用してシリアル転送を正確に開始できます。

(5) RSPCK 遅延 (t1)

マスタモードの SPI の RSPCK 遅延値は、SPCMDm.SCKDEN ビットの設定と SPCKD レジスタの設定で決まります。SPI は、ポインタ制御によってシリアル転送中に参照する SPCMDm レジスタを決定し、SPCMDm.SCKDEN ビットと SPCKD レジスタを使用して、表 36.9 のように RSPCK 遅延値を決定します。なお、RSPCK 遅延の定義については、36.3.5 転送フォーマットを参照してください。

表 36.9 SCKDEN ビット、SPCKD レジスタ、RSPCK 遅延の関係

SPCMDm.SCKDEN ビット	SPCKD.SCKDL[2:0] ビット	RSPCK 遅延
0	000b ~ 111b	1RSPCK
1	000b	1RSPCK
	001b	2RSPCK
	010b	3RSPCK
	011b	4RSPCK
	100b	5RSPCK
	101b	6RSPCK
	110b	7RSPCK
	111b	8RSPCK

(6) SSL ネゲート遅延 (t2)

マスタモードの SPI の SSL ネゲート遅延値は、SPCMDm.SLNDEN ビットの設定と SSLND レジスタの設定で決まります。SPI は、ポインタ制御によってシリアル転送中に参照する SPCMDm レジスタを決定し、SPCMDm.SLNDEN ビットと SSLND レジスタを使用して、表 36.10 のように SSL ネゲート遅延値を決定します。なお、SSL ネゲート遅延の定義については、36.3.5 転送フォーマットを参照してください。

表 36.10 SLNDEN ビット、SSLND レジスタ、SSL ネゲート遅延の関係

SPCMDm.SLNDEN ビット	SSLND.SLNDL[2:0] ビット	SSL ネゲート遅延
0	000b ~ 111b	1RSPCK
1	000b	1RSPCK
	001b	2RSPCK
	010b	3RSPCK
	011b	4RSPCK
	100b	5RSPCK
	101b	6RSPCK
	110b	7RSPCK
	111b	8RSPCK

(7) 次アクセス遅延 (t3)

マスタモードのSPIの次アクセス遅延値は、SPCMDm.SPNDENビットの設定とSPNDレジスタの設定で決まります。SPIは、ポインタ制御によってシリアル転送中に参照するSPCMDmレジスタを決定し、SPCMDm.SPNDENビットとSPNDレジスタを使用して、表36.11のようにシリアル転送時の次アクセス遅延値を決定します。なお、次アクセス遅延の定義については、36.3.5 転送フォーマットを参照してください。

表 36.11 SPNDENビット、SPNDレジスタ、次アクセス遅延の関係

SPCMDm.SPNDENビット	SPND.SPNDL[2:0]ビット	次アクセス遅延
0	000b~111b	1RSPCK + 2PCLKA
1	000b	1RSPCK + 2PCLKA
	001b	2RSPCK + 2PCLKA
	010b	3RSPCK + 2PCLKA
	011b	4RSPCK + 2PCLKA
	100b	5RSPCK + 2PCLKA
	101b	6RSPCK + 2PCLKA
	110b	7RSPCK + 2PCLKA
	111b	8RSPCK + 2PCLKA

(8) 初期化フロー

図 36.36 に、SPI をマスタモードで使用する場合の SPI 動作の初期化フロー例を示します。なお、割り込みコントローラユニット (ICU)、DMAC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 36.36 マスタモード時の SPI 動作の初期化フロー例

(9) ソフトウェア処理フロー

ソフトウェア処理フローの例を図 36.37 ~ 図 36.39 に示します。

(a) 送信処理フロー

データの送信時、SPIi_SPII 割り込みが許可されていれば、最終データの書き込み完了後に、データ送信完了が CPU に通知されます。




図 36.37 マスタモードでの送信フロー

(b) 受信処理フロー

SPIは受信のみの動作を行わないため、送信を必要とします。




図 36.38 マスタモードでの受信フロー

(c) エラー処理フロー

SPIは、モードフォルトエラー、アンダーランエラー、オーバーランエラー、およびパリティエラーの検出を行います。モードフォルトエラー発生時は、SPCR.SPEビットが自動的にクリアされ、送信/受信動作を停止させます。その他のエラー要因では、SPCR.SPEビットはクリアされず、送信/受信動作は継続します。そのため、モードフォルトエラー以外のエラーの場合は、SPCR.SPEビットをクリアし、動作を停止することが推奨されます。動作を停止しないと、SPSSR.SPECM[2:0]ビットが更新されます。

割り込みによるエラー検出時は、エラー処理ルーチンにてICU.IELSRn.IRフラグをクリアしてください。クリアしないと、ICU.IELSRn.IRフラグにSPI_i_SPTIまたはSPI_i_SPRI割り込み要求が保持されている可能性があります。また、SPI_i_SPRI割り込み要求が保持されている場合は、受信バッファを読み出してSPIの内部シーケンサを初期化してください。




図 36.39 マスタモードでのエラー処理フロー

36.3.10.2 スレーブモード動作

(1) シリアル転送の開始

SPCMD0.CPHA ビットが 0 の場合、SPI は SSLn0 入力信号のアサートを検出すると、MISO_n 出力信号への有効データのドライブを実行する必要があります。このため、CPHA ビットが 0 の場合には、SSLn0 入力信号のアサートがシリアル転送開始のトリガになります。

CPHA ビットが 1 の場合には、SPI は SSLn0 入力信号のアサート状態で最初の RSPCK_n エッジを検出すると、MISO_n 出力信号への有効データのドライブを実行する必要があります。このため、CPHA ビットが 1 の場合には、SSLn0 信号アサート状態における最初の RSPCK_n エッジがシリアル転送開始のトリガになります。

CPHA ビットの設定にかかわらず、SPI は SSLn0 信号のアサート時に、MISO_n 出力信号のドライブを実行します。CPHA ビットの設定によって、SPI が出力するデータの有効/無効が異なります。

SPI の転送フォーマットの詳細については、[36.3.5 転送フォーマット](#)を参照してください。SSLn0 入力信号の極性は、SSLP.SSLOP ビットの設定値で決まります。

(2) シリアル転送の終了

SPCMD0.CPHA ビットの設定にかかわらず、SPI は最終サンプリングタイミングに対応する RSPCK_n エッジを検出するとシリアル転送を終了します。受信バッファが空 (SPSR.SPRF フラグ=0) の場合には、シリアル転送の終了後、SPI はシフトレジスタから SPDR/SPDR_{HA} レジスタの受信バッファに受信データをコピーします。また、受信バッファの状態にかかわらず、SPI はシリアル転送の終了時にシフトレジスタの状態を「空」に変更します。シリアル転送開始からシリアル転送終了までの間に SPI が SSLn0 入力信号のネゲートを検出すると、モードフォルトエラーが発生します ([36.3.8 エラー検出](#)を参照)。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの SPI のデータ長は SPCMD0.SPB[3:0] ビットの設定値で決まります。SSLn0 入力信号の極性は、SSLP.SSLOP ビットの設定値で決まります。SPI の転送フォーマットの詳細については、[36.3.5 転送フォーマット](#)を参照してください。

(3) シングルスレーブ動作時の注意点

SPCMD0.CPHA ビットが 0 の場合、SPI は SSLn0 入力信号のアサートエッジを検出するとシリアル転送を開始します。[図 36.7](#) の例に示したような構成で SPI をシングルスレーブモードで使用する場合は、SSLn0 入力信号がアクティブ状態に固定されます。そのため、CPHA ビットを 0 に設定した SPI では、シリアル転送を正しく開始できません。SSLn0 入力信号がアクティブ状態に固定されているときに、スレーブモードの SPI の送受信を正しく実行するには、CPHA ビットを 1 にしてください。CPHA ビットを 0 にする必要がある場合は、SSLn0 入力信号を固定しないでください。

(4) バースト転送

SPCMD0.CPHA ビットが 1 であれば、SSLn0 入力信号のアサート状態を保持したままで連続的なシリアル転送 (バースト転送) を実行できます。CPHA ビットが 1 の場合、シリアル転送期間は、SSLn0 入力信号アクティブ状態における最初の RSPCK_n エッジから、最終ビット受信のためのサンプリングタイミングまでとなります。SSLn0 入力信号がアクティブレベルのままであっても、SPI はアクセスの開始を検出できるため、バースト転送に対応できます。

CPHA ビットが 0 の場合、バースト転送の 2 回目以降のシリアル転送を正しく実行できません。

(5) 初期化フロー

図 36.40 に、SPI をスレーブモードで使用する場合の SPI 動作の初期化フロー例を示します。なお、割り込みコントローラユニット (ICU)、DMAC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 36.40 スレーブモード時の SPI 動作の初期化フロー例

(6) ソフトウェア処理フロー

ソフトウェア処理フローの例を図 36.41 ~ 図 36.43 に示します。

(a) 送信処理フロー




図 36.41 スレーブモードでの送信フロー

(b) 受信処理フロー

SPIは受信のみの動作を行わないため、送信を必要とします。




図 36.42 スレーブモードでの受信フロー

(c) エラー処理フロー

スレーブ動作では、モードフォルトエラーが発生しても、SSLn0 端子の状態にかかわらず SPSR.MODF フラグをクリアすることが可能です。

割り込みによるエラー検出時は、エラー処理ルーチンにて ICU.IELSRn.IR フラグをクリアしてください。クリアしないと、ICU.IELSRn.IR フラグに SPI_i_SPTI または SPI_i_SPRI 割り込み要求が保持されている可能性があります。また、SPI_i_SPRI 割り込み要求が保持されている場合は、受信バッファを読み出して SPI の内部シーケンサを初期化してください。




図 36.43 スレーブモードでのエラー処理フロー

36.3.11 クロック同期式動作

SPIは、SPCR.SPMSビットが1であるとき、クロック同期式動作となります。クロック同期式動作は、SSLni端子を使用せず、RSPCKn、MOSIn、およびMISOOn端子を用いて通信を行います。SSLni端子はすべて入出力ポート端子として使用することが可能です。

クロック同期式動作は、SSLni端子を使用せずに通信を行いますが、モジュールの動作はSPI動作と同様です。マスタ動作とスレーブ動作のいずれにおいても、SPI動作時と同様のフローで通信を行うことができます。ただし、SSLni端子を使用しないので、モードフォルトエラーは検出されません。

また、クロック同期式動作では、スレーブモード時 (SPCR.MSTR = 0) に SPCMDm.CPHA ビットを 0 にした場合の動作を行わないでください。

36.3.11.1 マスタモード動作

(1) シリアル転送の開始

送信バッファが空 (次転送のデータがセットされておらず、SPSR.SPTEF フラグが 1) の状態で、SPDR/SPDR_HA レジスタへデータを書くと、SPIはSPDR/SPDR_HA レジスタの送信バッファ (SPTX) のデータを更新します。SPDCR.SPFC[1:0] ビットで設定したフレーム数分のデータを、SPDR/SPDR_HA レジスタへ書き込んだ後、シフトレジスタが空の場合は、SPIは送信バッファのデータをシフトレジスタにコピーしてシリアル送信を開始します。SPIは、シフトレジスタに送信データをコピーすると、シフトレジスタのステータスを「フル」に変更し、シリアル転送が終了すると、シフトレジスタのステータスを「空」に変更します。シフトレジスタのステータスを参照することはできません。

クロック同期式動作時は、SSLn0出力信号を用いずに転送を行います。SPIの転送フォーマットの詳細については、[36.3.5 転送フォーマット](#)を参照してください。

(2) シリアル転送の終了

SPIはサンプリングタイミングに対応するRSPCKnエッジを送出するとシリアル転送を終了します。受信バッファが空 (SPSR.SPRF フラグ = 0) の場合には、シリアル転送終了後にSPIはシフトレジスタからSPIデータレジスタ (SPDR/SPDR_HA) の受信バッファにデータをコピーします。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードのSPIのデータ長は、SPCMDm.SPB[3:0] ビットの設定値で決まります。クロック同期式動作時は、SSLn0出力信号を用いずに転送を行います。SPIの転送フォーマットの詳細については、[36.3.5 転送フォーマット](#)を参照してください。

(3) シーケンス制御

マスタモード時の転送フォーマットは、SPSCRレジスタ、SPCMDmレジスタ、SPBRレジスタ、SPCKDレジスタ、SSLNDレジスタ、およびSPNDレジスタによって決定されます。クロック同期式動作時は、SSLni信号の出力を行いませんが、これらの設定は有効です。

SPSCRレジスタは、マスタモードのSPIで実行するシリアル転送のシーケンス構成を決定するためのレジスタです。SPCMDmレジスタでは、以下の項目を指定します。

- SSLni端子の出力信号値
- MSB/LSBファースト
- データ長
- ビットレート設定の一部
- RSPCKn極性/位相
- SPCKDレジスタの参照要否
- SSLNDレジスタの参照要否
- SPNDレジスタの参照要否

SPBR レジスタは、SPCKD レジスタ (SPI クロック遅延)、SSLND レジスタ (SSL ネゲート遅延)、SPND レジスタ (次アクセス遅延) などの、ビットレート設定の一部を保持しています。

SPI は、SPSCR レジスタに設定されたシーケンス長に従って、SPCMDm レジスタの一部／全部からなるシーケンスを構成します。SPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPSSR.SPCP[2:0] ビットの読み出しによって確認できます。SPCR.SPE ビットを 1 にして SPI 機能を有効にすると、SPI はコマンドに対するポインタを SPCMD0 レジスタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。SPI は、各データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスを構成している最終コマンドに対応するシリアル転送が終了すると、SPI はポインタを SPCMD0 レジスタにセットするので、シーケンスが繰り返し実行されます。




図 36.44 マスタモードでのシリアル転送方式の決定方法

ここでは、データ (SPDR/SPDR_HA) と設定 (SPCMDm) の 2 つを合わせてフレームとします。




図 36.45 フレームの概念図

表 36.4 の設定でシーケンス動作を行ったときのコマンドと送信バッファ/受信バッファの対応関係を図 36.46 に示します。




図 36.46 シーケンス動作時の SPI コマンドレジスタと送受信バッファの対応関係

(4) 初期化フロー

図 36.47 に、SPI をマスタモードで使用する場合のクロック同期式動作の初期化フローの例を示します。なお、割り込みコントローラユニット (ICU)、DMAC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 36.47 マスタモード時のクロック同期式動作の初期化フロー例

(5) ソフトウェア処理フロー

クロック同期式動作時のマスタモードでのソフトウェア処理は、SPI動作時のマスタモードでのソフトウェア処理と同様になります。詳細は、[36.3.10.1 マスタモード動作の\(9\) ソフトウェア処理フロー](#)を参照してください。クロック同期式動作では、モードフォルトエラーは発生しません。

36.3.11.2 スレーブモード動作

(1) シリアル転送の開始

SPCR.SPMS ビットが1であるとき、最初の RSPCK_n エッジが SPI のシリアル転送開始のトリガになり、SPI は MISO_n 出力信号をドライブします。クロック同期式動作時は SSL_{n0} 入力信号を使用しません。SPI の転送フォーマットの詳細については、[36.3.5 転送フォーマット](#)を参照してください。

(2) シリアル転送の終了

SPI は最終サンプリングタイミングに対応する RSPCK_n エッジを検出するとシリアル転送を終了します。受信バッファが空 (SPSR.SPRF フラグ=0) の場合には、シリアル転送終了後に SPI はシフトレジスタから SPDR/SPDR_HA レジスタの受信バッファに受信データをコピーします。また、受信バッファの状態にかかわらず、SPI はシリアル転送の終了時にシフトレジスタの状態を「空」に変更します。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの SPI のデータ長は SPCMD0.SPB[3:0] ビットの設定値で決まります。SPI の転送フォーマットの詳細については、[36.3.5 転送フォーマット](#)を参照してください。

(3) 初期化フロー

図 36.48 に、SPI をスレーブモードで使用する場合のクロック同期式動作の初期化フロー例を示します。なお、割り込みコントローラユニット (ICU)、DMAC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 36.48 スレーブモード時のクロック同期式動作の初期化フロー例

(4) ソフトウェア処理フロー

クロック同期式動作時のスレーブモードでのソフトウェア処理は、SPI 動作時のスレーブモードでのソフトウェア処理と同様になります。詳細は、[36.3.10.2 スレーブモード動作の \(6\) ソフトウェア処理フロー](#)を参照してください。クロック同期式モードでは、モードフォルトエラーは発生しません。

36.3.12 ループバックモード

SPPCR.SPLP2 ビットまたは SPPCR.SPLP ビットに 1 を書き込むと、SPI は、SPCR.MSTR ビットが 1 であれば、MISO_n 端子とシフトレジスタ間の経路を遮断し、SPCR.MSTR ビットが 0 であれば、MOSI_n 端子とシフトレジスタ間の経路を遮断して、シフトレジスタの入力経路と出力経路を接続します。また、SPCR.MSTR ビットが 1 であれば、SPI は MOSI_n 端子とシフトレジスタ間の経路を遮断せず、SPCR.MSTR ビットが 0 であれば、MISO_n 端子とシフトレジスタ間の経路を遮断しません。これをループバックモードと呼びます。ループバックモードでシリアル転送を実行すると、SPI の送信データまたは送信データの反転が SPI の受信データになります。

表 36.12 に、SPLP2 ビット、SPLP ビット、および受信データの関係を示します。また、図 36.49 に、マスターモードの SPI をループバックモード (SPPCR.SPLP2 = 1、SPPCR.SPLP = 0 または 1) に設定した場合のシフトレジスタ入出力経路の構成を示します。

表 36.12 SPLP2 ビット、SPLP ビットの設定と受信データ

SPPCR.SPLP2 ビット	SPPCR.SPLP ビット	受信データ
0	0	MOSI _n 端子または MISO _n 端子からの入力データ
0	1	送信データの反転
1	0	送信データ
1	1	送信データ




図 36.49 ループバックモード時のシフトレジスタ入出力経路の構成 (マスターモード)

36.3.13 パリティビット機能の自己診断

パリティ回路は、送信データに対するパリティ付加部と、受信データに対するエラー検出部で構成されます。パリティ回路のパリティ付加部とエラー検出部の故障を検出するため、[図 36.50](#) に示すフローに従って、パリティ回路の自己診断が実行されます。




図 36.50 パリティ回路の自己診断フロー

36.3.14 割り込み要因

SPIには以下の割り込み要因があります。

- 受信バッファフル
- 送信バッファエンプティ
- SPIエラー（モードフォルト、アンダーラン、オーバーラン、パリティエラー）
- SPIアイドル
- 送信終了

受信バッファフルまたは送信バッファエンプティ割り込みによってDTCまたはDMACを起動し、データ転送を行うことが可能です。

SPI_i_SPEI（SPIエラー割り込み）のベクタアドレスが、モードフォルト、アンダーラン、オーバーラン、パリティエラー時の割り込み要求に割り付けられるため、実際の割り込み要因は、フラグから判断する必要があります。表 36.13 に SPI の割り込み要因を示します。表 36.13 のいずれかの割り込み条件が成立すると、割り込みが発生します。受信バッファフルと送信バッファエンプティの要因に対しては、データ転送でクリアしてください。

DTCまたはDMACを使用して送受信を行う場合、最初にDTCまたはDMACを転送許可状態に設定してからSPIの設定を行ってください。DTCまたはDMACの設定については、それぞれ「17. DMAコントローラ (DMAC)」と「18. データトランスファコントローラ (DTC)」を参照してください。

ICU.IELSRn.IR フラグが1の状態、送信バッファエンプティ割り込みまたは受信バッファフル割り込みの発生条件が生じて、ICUに対して割り込み要求は出力されず、内部で保持されます（内部で保持できる容量は、1要因ごとに1要求までです）。ICU.IELSRn.IR フラグが0にクリアされると、ICUに対して保持されていた割り込み要求を出力します。保持されていた割り込み要求が出力されると、その割り込み要求は自動的に破棄されます。また、内部で保持されている割り込み要求は、対応する割り込み許可ビット（SPCR.SPTIE ビットまたはSPCR.SPRIE ビット）を0にすることでクリアできます。

表 36.13 SPIの割り込み要因

割り込み要因	シンボル	割り込み条件	DMAC/DTC起動
受信バッファフル	SPI _i _SPRI	SPCR.SPRIE ビットが1の状態、受信バッファフル (SPSR.SPRF フラグ = 1) になったとき	可能
送信バッファエンプティ	SPI _i _SPTI	SPCR.SPTIE ビットが1の状態、送信バッファエンプティ (SPSR.SPTEF フラグ = 1) になったとき	可能
SPIエラー（モードフォルト、アンダーラン、オーバーラン、パリティエラー）	SPI _i _SPEI	SPCR.SPEIE ビットが1の状態、SPSR.MODF、OVRF、PERF、またはUDRF フラグが1になったとき	不可能
SPIアイドル	SPI _i _SPII	SPCR2.SPIIE ビットが1の状態、SPSR.IDLNF フラグが0にクリアされたとき	不可能
送信終了	SPI _i _SPTEND	<ul style="list-style-type: none"> • マスタモード時：IDLNF フラグ（SPIアイドルフラグ）が1から0になると割り込みが発生 • スレーブモード時：表 36.15 に示す条件で割り込みが発生 	不可能

36.4 イベントリンクコントローラ (ELC) への出力

ELC は、下記のイベント出力信号を生成することが可能です。

- 受信バッファフルイベント出力
- 送信バッファエンptyイベント出力
- モードフォルト/アンダーラン/オーバーラン/パリティエラーイベント出力
- SPI アイドルイベント出力
- 送信完了イベント出力

イベントリンク出力信号は、割り込み許可ビットの設定に関係なく出力されます。

36.4.1 受信バッファフルイベント出力

このイベント信号は、シリアル転送の終了時に、受信したデータがシフトレジスタから SPDR/SPDR_HA レジスタへ転送されたときに出力されます。

36.4.2 送信バッファエンptyイベント出力

このイベント信号は、送信用のデータが送信バッファからシフトレジスタへ転送されたとき、および SPE ビットの値が 0 から 1 に変化したときに出力されます。

36.4.3 モードフォルト/アンダーラン/オーバーラン/パリティエラーイベント出力

このイベント信号は、モードフォルト、アンダーラン、オーバーラン、またはパリティエラーが検出されたときに出力されます。このイベント信号を使用する場合は、[36.5.4 モードフォルト/アンダーラン/オーバーラン/パリティエラーイベント出力に関する制限](#)を参照してください。

(1) モードフォルト

[表 36.14](#) にモードフォルトイベントの発生条件を示します。

表 36.14 モードフォルトの発生条件

SPIモード	SPCR.MODFEN ビット	SSLn0 端子	備考
SPI動作 (SPMS = 0) スレーブ (SPCR.MSTR ビット = 0)	1	非アクティブ	通信動作中に SSLn0 端子が非アクティブになった場合のみイベント出力

(2) アンダーラン

アンダーランイベント信号は、送信データが準備されておらず、SPCR.MSTR ビットが 0 かつ SPCR.SPE ビットが 1 の状態でシリアル転送が開始されたときに出力されます。この場合、MODF フラグと UDRF フラグが 1 になります。

(3) オーバーラン

オーバーランイベント信号は、受信バッファに未読データがあり、かつ SPCR.TXMD ビットが 0 の状態でシリアル転送が終了したときに出力されます。この場合、OVRF フラグは 1 になります。

(4) パリティエラー

パリティエラーイベント信号は、SPCR.TXMD ビットが 0 かつ SPCR2.SPPE ビットが 1 の状態でシリアル転送が終了したとき、パリティエラーの検出時に出力されます。

36.4.4 SPI アイドルイベント出力

(1) マスタモード時

マスタモードの場合、IDLNF フラグ (SPI アイドルフラグ) が 0 になる条件が成立すると、イベントが出力されます。

(2) スレーブモード時

スレーブモードの場合、SPCR.SPE ビットが 0 (SPI 初期化) のとき、イベントが出力されます。

36.4.5 送信完了イベント出力

SPI 動作とクロック同期式動作ともに、マスタモード時に IDLNF フラグ (SPI アイドルフラグ) が 1 から 0 に変化すると、イベントが出力されます。表 36.15 に、スレーブモード時の送信完了イベントの発生条件を示します。

表 36.15 送信完了イベントの発生条件 (スレーブモード時)

SPIモード	送信バッファ状態	シフトレジスタ状態	その他
SPI動作 (SPMS = 0)	エンプティ	エンプティ	SSLn0 入力ネゲート
クロック同期式動作 (SPMS = 1)	エンプティ	エンプティ	最終 RSPCKn のエッジ検出

動作がマスタモードまたはスレーブモードのどちらであっても、送信中に SPCR.SPE ビットに 0 が書き込まれた場合、あるいは、モードフォルトエラーまたはアンダーランエラーの発生によって SPCR.SPE ビットがクリアされた場合、イベントは出力されません。

36.5 使用上の注意事項

36.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) によって、SPI の動作を禁止または許可することが可能です。リセット後の初期状態では、SPI の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

36.5.2 低消費電力機能に関する制約

モジュールストップ機能を使用する場合、およびスリープモード以外の低消費電力モードへ遷移する場合は、あらかじめ SPCR.SPE ビットを 0 にしてから通信を終了させてください。

36.5.3 転送の開始に関する制限

ICU.IELSRn.IR フラグが 1 で転送を開始すると、割り込み要求が内部で保持されるため、ICU.IELSRn.IR フラグが予期しない挙動となる可能性があります。

このような事態を防ぐため、動作を許可する (SPCR.SPE ビットを 1 にする) 前に、下記の手順で割り込み要求をクリアしてください。

1. 転送が停止していること (SPCR.SPE ビットが 0 であること) を確認する。
2. 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を 0 にする。
3. 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を読み出して、その値が 0 であることを確認する。
4. ICU.IELSRn.IR フラグを 0 にする。

36.5.4 モードフォルト/アンダーラン/オーバーラン/パリティエラーイベント出力に関する制限

SPI がマルチマスタモード (SPCR.SPMS ビット = 0、SPCR.MSTR ビット = 1、SPCR.MODFEN ビット = 1) の場合は、モードフォルト、アンダーラン、オーバーラン、およびパリティエラーイベントを使用することはできません。

36.5.5 SPRF および SPTEF フラグに関する制限

ポーリング用のフラグ (SPRF および SPTEF) を使用している場合、割り込みを使用することはできません。SPCR.SPRIE および SPCR.SPTIE ビットは 0 にしてください。割り込みまたはフラグのどちらか一方のみ使用可能です。

37. クワッドシリアルペリフェラルインタフェース (QSPI)

37.1 概要

クワッドシリアルペリフェラルインタフェース (QSPI) モジュールは、SPI 互換インタフェースを実装したシリアルROM (シリアルフラッシュメモリ、シリアルEEPROM、シリアルFeRAMなどの不揮発性メモリ) に接続するためのメモリコントローラです。

表 37.1 に QSPI の仕様を、図 37.1 にブロック図を、表 37.2 に入出力端子を示します。

表 37.1 QSPIの仕様

項目	内容
チャンネル数	1チャンネル
SPI	<ul style="list-style-type: none"> 拡張SPI、Dual-SPI、Quad-SPIの各プロトコルをサポート SPIモード0とSPIモード3の構成が可能 アドレス幅として8、16、24、32ビットから選択可能
タイミング補正機能	各種シリアルフラッシュに対応した構成が可能
フラッシュリード機能	<ul style="list-style-type: none"> リード、ファストリード、ファストリードDual出力、ファストリードDual I/O、ファストリードQuad出力、ファストリードQuad I/Oの各命令をサポート 命令コードの代替が可能 ダミーサイクル数の補正が可能 プリフェッチ機能 ポーリング処理 SPIバスサイクル拡張機能
直接通信機能	ソフトウェア制御による、イレース、ライト、IDリード、パワーダウン制御を含む各種シリアルフラッシュ命令/機能を柔軟にサポート
割り込み要因	エラー割り込み
モジュールストップ機能	モジュールストップ状態を設定して消費電力を削減可能




図 37.1 QSPIのブロック図

表 37.2 QSPIの入出力端子

端子名	入出力	機能
QSPCLK	出力	QSPIのクロック出力端子
QSSL	出力	QSPIのスレーブ選択端子
QIO0	入出力	データ0入出力
QIO1	入出力	データ1入出力
QIO2	入出力	データ2入出力
QIO3	入出力	データ3入出力

37.2 レジスタの説明

37.2.1 転送モードコントロールレジスタ (SFMSMD)

アドレス QSPI.SFMSMD 6400 0000h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
SFMCCE	—	—	—	SFMOSW	SFMOHW	SFMOEX	SFMD3	SFMPAE	SFMPFE	SFMSSE[1:0]	—	—	—	SFMRM[2:0]	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	SFMRM[2:0]	シリアルインタフェースリードモード選択	b2 b0 0 0 0: 標準リード 0 0 1: ファストリード 0 1 0: ファストリードDual出力 0 1 1: ファストリードDual/O 1 0 0: ファストリードQuad出力 1 0 1: ファストリードQuad/O 1 1 0: 設定禁止 (動作が予測不能) 1 1 1: 設定禁止 (動作が予測不能)	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	SFMSSE[1:0]	SPIバスアクセス後のQSSL拡張機能選択	b5 b4 0 0: QSSLの拡張なし 0 1: QSPCLK33クロックでQSSLを拡張 1 0: QSPCLK129クロックでQSSLを拡張 1 1: 無限にQSSLを拡張	R/W
b6	SFMPFE	プリフェッチ機能選択	0: 機能は無効 1: 機能は有効	R/W
b7	SFMPAE	バイト境界以外でのプリフェッチ停止機能選択	0: 機能は無効 1: 機能は有効	R/W
b8	SFMD3	SPIモード選択	0: SPIモード0 1: SPIモード3	R/W
b9	SFMOEX	シリアルインタフェースの入出力パッファ出力許可信号拡張選択	0: 拡張なし 1: QSPCLK 1クロックで拡張	R/W
b10	SFMOHW	シリアル送信のホールド時間補正	0: 送信時にQSPCLKのHighレベル幅を拡張しない 1: 送信時にQSPCLKのHighレベル幅をPCLKA 1クロック分拡張	R/W
b11	SFMOSW	シリアル送信のセットアップ時間補正	0: 送信時にQSPCLKのLowレベル幅を拡張しない 1: 送信時にQSPCLKのLowレベル幅をPCLKA 1クロック分拡張	R/W
b14-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	SFMCCE	リード命令コード選択	0: 命令ごとにデフォルト命令コードを設定 1: SFMSICレジスタに設定した命令コードを使用	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.2 チップ選択コントロールレジスタ (SFMSCC)


アドレス QSPI.SFMSCC 6400 0004h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	SFMSLD	SFMSHD	SFMSW[3:0]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	1	1	0	1	1	1

ビット	シンボル	ビット名	機能	R/W
b3-b0	SFMSW[3:0]	QSSL 信号の最小Highレベル幅選択	b3 b0 0 0 0 0 : 1QSPCLK 0 0 0 1 : 2QSPCLK 0 0 1 0 : 3QSPCLK 0 0 1 1 : 4QSPCLK 0 1 0 0 : 5QSPCLK 0 1 0 1 : 6QSPCLK 0 1 1 0 : 7QSPCLK 0 1 1 1 : 8QSPCLK 1 0 0 0 : 9QSPCLK 1 0 0 1 : 10QSPCLK 1 0 1 0 : 11QSPCLK 1 0 1 1 : 12QSPCLK 1 1 0 0 : 13QSPCLK 1 1 0 1 : 14QSPCLK 1 1 1 0 : 15QSPCLK 1 1 1 1 : 16QSPCLK	R/W
b4	SFMSHD	QSSL 信号解除タイミング選択	0 : QSPCLKの最後の立ち上がりエッジから QSPCLK 0.5クロック後にQSSLを解除 1 : QSPCLKの最後の立ち上がりエッジから QSPCLK 1.5クロック後にQSSLを解除	R/W
b5	SFMSLD	QSSL 信号出力タイミング選択	0 : QSPCLKの最初の立ち上がりエッジより QSPCLK 0.5クロック前にQSSLを出力 1 : QSPCLKの最初の立ち上がりエッジより QSPCLK 1.5クロック前にQSSLを出力	R/W
b31-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.3 クロックコントロールレジスタ (SFMSKC)

アドレス QSPI.SFMSKC 6400 0008h



ビット	シンボル	ビット名	機能	R/W
b4-b0	SFMDV[4:0]	シリアルインタフェース基準周期選択 (不規則性に注意)	b4 b0 0 0 0 0 0 : 2PCLKA 0 0 0 0 1 : 3PCLKA (奇数で通倍) (注1) 0 0 0 1 0 : 4PCLKA 0 0 0 1 1 : 5PCLKA (奇数で通倍) (注1) 0 0 1 0 0 : 6PCLKA 0 0 1 0 1 : 7PCLKA (奇数で通倍) (注1) 0 0 1 1 0 : 8PCLKA 0 0 1 1 1 : 9PCLKA (奇数で通倍) (注1) 0 1 0 0 0 : 10PCLKA 0 1 0 0 1 : 11PCLKA (奇数で通倍) (注1) 0 1 0 1 0 : 12PCLKA 0 1 0 1 1 : 13PCLKA (奇数で通倍) (注1) 0 1 1 0 0 : 14PCLKA 0 1 1 0 1 : 15PCLKA (奇数で通倍) (注1) 0 1 1 1 0 : 16PCLKA 0 1 1 1 1 : 17PCLKA (奇数で通倍) (注1) 1 0 0 0 0 : 18PCLKA 1 0 0 0 1 : 20PCLKA 1 0 0 1 0 : 22PCLKA 1 0 0 1 1 : 24PCLKA 1 0 1 0 0 : 26PCLKA 1 0 1 0 1 : 28PCLKA 1 0 1 1 0 : 30PCLKA 1 0 1 1 1 : 32PCLKA 1 1 0 0 0 : 34PCLKA 1 1 0 0 1 : 36PCLKA 1 1 0 1 0 : 38PCLKA 1 1 0 1 1 : 40PCLKA 1 1 1 0 0 : 42PCLKA 1 1 1 0 1 : 44PCLKA 1 1 1 1 0 : 46PCLKA 1 1 1 1 1 : 48PCLKA	R/W
b5	SFMDTY	QSPCLK信号のデューティ比補正機能選択	0 : 補正なし 1 : QSPCLK信号の立ち上がりをPCLKA 0.5クロック分遅延。PCLKAを奇数で通倍した場合に有効	R/W
b31-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. 奇数で通倍したPCLKAを選択すると、デューティ比補正前のQSPCLK信号のHighレベル幅は、Lowレベル幅よりもPCLKA 1クロック分長くなります。

37.2.4 ステータスレジスタ (SFMSST)

アドレス QSPI.SFMSST 6400 000Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	PFOFF	PFFUL	—	PFCNT[4:0]				
リセット後の値	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	PFCNT[4:0]	プリフェッチデータのバイト数	b4 b0 0 0 0 0 0 : 0バイト 0 0 0 0 1 : 1バイト 0 0 0 1 0 : 2バイト 0 0 0 1 1 : 3バイト 0 0 1 0 0 : 4バイト 0 0 1 0 1 : 5バイト 0 0 1 1 0 : 6バイト 0 0 1 1 1 : 7バイト 0 1 0 0 0 : 8バイト 0 1 0 0 1 : 9バイト 0 1 0 1 0 : 10バイト 0 1 0 1 1 : 11バイト 0 1 1 0 0 : 12バイト 0 1 1 0 1 : 13バイト 0 1 1 1 0 : 14バイト 0 1 1 1 1 : 15バイト 1 0 0 0 0 : 16バイト 1 0 0 0 1 : 17バイト 1 0 0 1 0 : 18バイト 上記以外の設定は予約されています。	R
b5	—	予約ビット	読むと0が読めます。	R
b6	PFFUL	プリフェッチバッファ状態	0 : プリフェッチバッファに空きあり 1 : プリフェッチバッファに空きなし	R
b7	PFOFF	プリフェッチ機能動作状態	0 : プリフェッチ機能は動作中 1 : プリフェッチ機能は無効または動作していない	R
b31-b8	—	予約ビット	読むと0が読めます。	R

37.2.5 通信ポートレジスタ (SFMCOM)

アドレス QSPI.SFMCOM 6400 0010h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16		
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0		
	—	—	—	—	—	—	—	—	SFMD[7:0]								—	—
リセット後の値	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x		

x: 不定

ビット	シンボル	ビット名	機能	R/W
b7-b0	SFMD[7:0]	SPIバスとの直接通信用ポート	直接通信モード (SFMCMD.DCOM = 1) ではこのレジスタの入出力はSPIバスサイクルに変換されます。ROMアクセスモードでは、このレジスタへのアクセスは無視されます。	R/W
b31-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.6 通信モードコントロールレジスタ (SFMCMD)

アドレス QSPI.SFMCMD 6400 0014h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DCOM
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	DCOM	SPIバスとの通信モード選択	0: ROMアクセスモード 1: 直接通信モード	R/W
b31-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.7 通信ステータスレジスタ (SFCMST)

アドレス QSPI.SFCMST 6400 0018h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	EROM R	—	—	—	—	—	—	COMB SY
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	COMBSY	直接通信時SPIバスサイクル完了状態	0 : 処理中のシリアル転送なし 1 : 処理中のシリアル転送あり	R
b6-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	EROMR	直接通信モード時ROMアクセス検出状態	0 : ROMアクセスの検出なし 1 : ROMアクセスの検出あり	R/(W) (注1)
b31-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. このビットには0のみ書けます。

37.2.8 命令コードレジスタ (SFMSIC)

アドレス QSPI.SFMSIC 6400 0020h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	—	—	—	—	—	—	—	—	SFMCIC[7:0]							—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b7-b0	SFMCIC[7:0]	代替シリアルフラッシュ命令コード	この設定値が命令コードとして使用されます。 SFMSMD.SMFCCEが0のときは無視されます。	R/W
b31-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.9 アドレスモードコントロールレジスタ (SFMSAC)

アドレス QSPI.SFMSAC 6400 0024h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	SFM4BC	—	—	—	SFMAS[1:0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	SFMAS[1:0]	シリアルインタフェースのアドレス バイト数選択	b1 b0 0 0 : 1バイト 0 1 : 2バイト 1 0 : 3バイト 1 1 : 4バイト	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	SFM4BC	デフォルト命令コード選択 (シリアル インタフェースアドレス幅が4バイトの 場合)	0 : 4バイトアドレスリード命令コードを使用しない 1 : 4バイトアドレスリード命令コードを使用する	R/W
b31-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.10 ダミーサイクルコントロールレジスタ (SFMSDC)

アドレス QSPI.SFMSDC 6400 0028h



ビット	シンボル	ビット名	機能	R/W
b3-b0	SFMDN[3:0]	ファストリード命令のダミーサイクル数選択	b3 b0 0 0 0 0 : 命令ごとのデフォルトダミーサイクル -ファストリードQuadI/O : 6QSPCLK -ファストリードQuad出力 : 8QSPCLK -ファストリードDualI/O : 4QSPCLK -ファストリードDual出力 : 8QSPCLK -ファストリード : 8QSPCLK 0 0 0 1 : 3QSPCLK (注1) 0 0 1 0 : 4QSPCLK 0 0 1 1 : 5QSPCLK 0 1 0 0 : 6QSPCLK 0 1 0 1 : 7QSPCLK 0 1 1 0 : 8QSPCLK 0 1 1 1 : 9QSPCLK 1 0 0 0 : 10QSPCLK 1 0 0 1 : 11QSPCLK 1 0 1 0 : 12QSPCLK 1 0 1 1 : 13QSPCLK 1 1 0 0 : 14QSPCLK 1 1 0 1 : 15QSPCLK 1 1 1 0 : 16QSPCLK 1 1 1 1 : 17QSPCLK	R/W
b5-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	SFMXST	XIPモード状態	0 : 通常 (非XIP) モード 1 : XIPモード	R
b7	SFMXEN	QSPIでのXIPモード許可	0 : XIPモード禁止 1 : XIPモード許可	R/W
b15-b8	SFMXD[7:0]	シリアルフラッシュのモードデータ (XIPモードを制御) (注2)	XIPモードを制御します。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. QIO0 端子に接続したシリアルフラッシュ端子の入出力切り替えと競合しないように、SFMSMD.SFMOEX ビットを 1 にして出力許可信号を拡張した場合は、QSPCLK の 4 クロック分より長いダミーサイクルを選択してください。

注 2. シリアルフラッシュメモリのモードデータとして、実際のシリアルフラッシュメモリに設定された XIP モード設定データを指定してください。

37.2.11 SPI プロトコルコントロールレジスタ (SFMSPC)

アドレス QSPI.SFMSPC 6400 0030h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	SFMSDE	—	—	—	SFMSPI[1:0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	SFMSPI[1:0]	SPI プロトコル選択	b1 b0 0 0: 拡張SPIプロトコル 0 1: Dual-SPIプロトコル 1 0: Quad-SPIプロトコル 1 1: 設定禁止	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	SFMSDE	最小入出力切り換え時間選択 (標準リードモードでDual-SPIプロトコルまたはQuad-SPIプロトコルを選択した場合)	0: 最小切り換え時間を割り当てない 1: QSPCLK 1クロック分の最小切り換え時間を割り当てる	R/W
b31-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.12 ポートコントロールレジスタ (SFMPMD)


アドレス QSPI.SFMPMD 6400 0034h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	SFMWPL	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	SFMWPL	WP端子レベル指定	0: Lowレベル 1: Highレベル	R/W
b31-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

37.2.13 外部 QSPI アドレスレジスタ (SFMCNT1)

アドレス QSPI.SFMCNT1 6400 0804h



ビット	シンボル	ビット名	機能	R/W
b25-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31-b26	QSPI_EXT[5:0]	バンク切り替えアドレス	6000 0000hから63FF FFFFhまでアクセスする場合、アドレスバスは、QSPI_EXT[5:0]ビットを内部バスアドレスの上位6ビットに設定します。	R/W

37.3 メモリマップ

37.3.1 内部バス空間

AHB 空間のシリアルフラッシュとコントロールレジスタの場所は、構成された領域のアドレス範囲で決まります。




図 37.2 デフォルト領域設定および AHB 空間メモリマップ

37.3.2 SPI空間とSPIバスのアドレス幅

SPI空間は、シリアルフラッシュを参照するための32ビットアドレス幅を持っています。SPI空間にリードアクセスをすると、SPIバスサイクルが自動的に開始し、シリアルフラッシュから読み出されたデータが返されます。

SPI空間のアドレス幅は32ビット固定です。ただし、SPIバスのアドレス幅は、SFMSAC.SFMAS[1:0]ビットによって、8ビット、16ビット、24ビット、32ビットから選択できます。SPIバスのアドレス幅として8ビット、16ビット、24ビットを選択すると、SPI空間へのアクセスに使用するアドレスの下位部分のみが、SPIバスを介してシリアルフラッシュに送られます。結果として、SPIバスのアドレス幅に対応したシリアルフラッシュのミラーイメージがSPI空間に繰り返し現れます。




図 37.3 SPI空間のメモリマップ

注 . SFMSAC.SFMAS[1:0]ビットにより、SPIバスのアドレス幅は8ビット、16ビット、24ビット、32ビットから選択できます。8ビットのアドレス幅を選択すると、9番目のビットのアドレス情報をリード命令コードに埋め込むことができます。この図のアドレスマップは、アドレス幅が9ビットのSPIの場合です。リード命令の詳細は、[37.6.2 標準リード命令](#)を参照してください。

37.4 SPI バス

37.4.1 SPI プロトコル

QSPI は、シリアルフラッシュ接続に使用する SPI プロトコルの他に、拡張 SPI、Dual-SPI、および Quad-SPI をサポートしています。初期状態は拡張 SPI です。プロトコルを変更するには、SFMSPC.SFMSPI ビットを設定してください。拡張 SPI プロトコルは、常に単一の QIO0 端子から命令コードを出力します。命令コードのフォーマットに従い、1 から 4 端子を使用して、後続アドレス/データの入出力動作を実行します。




図 37.4 拡張 SPI プロトコル例 1 (ファストリード)




図 37.5 拡張 SPI プロトコル例 2 (ファストリード Quad I/O)

Dual-SPI プロトコルは、QIO0 および QIO1 の 2 端子を使用して、命令コード、アドレス、データなど、すべての信号の入出力動作を実行します。




図 37.6 Dual-SPI プロトコル例 (ファストリード Dual I/O)

Quad-SPI プロトコルは、QIO0、QIO1、QIO2、QIO3 の 4 端子を使用して、命令コード、アドレス、データなど、すべての信号の入出力動作を実行します。




図 37.7 Quad-SPI プロトコル例 (ファストリード Quad I/O)

37.4.2 SPI モード

SPI モードは SFMSMD.SFMMD3 ビットにより SPI モード 0 または SPI モード 3 に設定されています。この設定は、動作中にレジスタ設定を変更して切り替えることができます。SPI モード 0 と SPI モード 3 の違いは、QSPCLK 信号のスタンバイレベルです。QSPCLK 信号のスタンバイレベルは、SPI モード 0 では Low、SPI モード 3 では High です。

シリアルデータは、シリアルクロックの立ち下がりエッジで QSPI から出力され、シリアルクロックの立ち上がりエッジで外部フラッシュに読み込まれます。シリアルデータは、シリアルクロックの立ち下がりエッジで外部フラッシュから出力され、シリアルクロックの次の立ち下がりエッジで QSPI に読み込まれます。




図 37.8 シリアルインタフェースの基本タイミング

37.5 SPI バスタイミング補正

SPI バス信号のタイミングは、レジスタで補正可能です。設定されたタイミングは、ROM アクセスと直接通信の全 SPI バスアクセスに適用されます。

37.5.1 SPI バス基準周期

SPI バスは、PCLKA を整数で逡倍して得られる基準周期に従って動作します。基準周期は、SFMSKC.SFMDV[4:0] ビットで、PCLKA の逡倍値 2 ~ 48 の範囲で選択できます。

表 37.3 SFMDV[4:0] ビット、逡倍値、およびシリアルクロック周波数の関係

SFMDV[4:0]	逡倍値	PCLKA周波数 (MHz)
		120
11111	48	2.50
11110	46	2.61
11101	44	2.73
11100	42	2.86
11011	40	3.00
11010	38	3.16
11001	36	3.33
11000	34	3.53
10111	32	3.75
10110	30	4.00
10101	28	4.29
10100	26	4.62
10011	24	5.00
10010	22	5.45
10001	20	6.00
10000	18	6.67
01111	17	7.06
01110	16	7.50
01101	15	8.00
01100	14	8.57
01011	13	9.23
01010	12	10.00
01001	11	10.91
01000	10	12.00
00111	9	13.33
00110	8	15.00
00101	7	17.14
00100	6	20.00
00011	5	24.00
00010	4	30.00
00001	3	40.00
00000	2	60.00

37.5.2 QSPCLK 信号デューティ比

基準クロックが偶数で通倍された PCLKA に設定されている場合、QSPCLK 信号の High レベル幅と Low レベル幅は互いに一致します。一方、PCLKA が奇数で通倍される場合は、High レベル幅は Low レベル幅よりも PCLKA の 1 クロック分長くなります。

奇数で通倍した PCLKA が基準クロックの場合、QSPCLK 信号のデューティ比を 50% に近づけるには、SFMSKC.SFMDTY ビットを 1 にしてください。この設定では、QSPCLK 出力信号の立ち上がりエッジは PCLKA の半周期分遅れ、デューティ比 50% と同等のインタフェース動作が実行されます。

基準クロックが偶数で通倍された PCLKA の場合、SFMSKC レジスタの SFMDTY ビット設定は無視されます。




図 37.9 SFMDTY ビットを使用した QSPCLK 信号デューティ比の補正例 (PCLKA を 3 通倍した場合)

37.5.3 QSSL 信号の最小 High レベル幅

隣り合う SPI バスサイクル間では、QSSL 信号を十分な期間 High (非アクティブ) に保持して、シリアルフラッシュに必要な非選択時間を確保する必要があります。QSSL 出力信号の最小 High レベル幅は、SFMSKC.SFMSW[3:0] ビットで、1 ~ 16 の整数で通倍して得られる基準周期として選択可能です。

37.5.4 QSSL 信号セットアップ時間

QSSL 信号が Low になってから QSPCLK 信号の最初の立ち上がりエッジまでに、シリアルフラッシュに必要な QSSL 信号セットアップ時間を設定できます。このセットアップ時間は、SFMSSC.SFMSLD ビットで、QSPCLK の 0.5 クロック分または 1.5 クロック分から選択できます。

SFMSSC.SFMSLD ビットの設定は、シリアルデータ出力許可信号 (QIO0OE/QIO1OE/QIO2OE/QIO3OE) の出力から QSPCLK 信号の最初の立ち上がりエッジまでのセットアップ時間の割り当てに適用されます。アプリケーションの最も制約の厳しいタイミング条件を満たすように、値を設定してください。




図 37.10 SFMSLD ビットを使用した QSSL 信号のセットアップ時間調整

37.5.5 QSSL 信号ホールド時間

デバイスの制約を満足するように、QSPCLK 信号の最後の立ち上がりエッジから QSSL 信号を High にするまでの QSSL 信号ホールド時間を設定できます。このホールド時間は、SFMSSC.SFMSHD ビットで、QSPCLK の 0.5 クロック分または 1.5 クロック分から選択できます。




図 37.11 SFMSHD ビットを使用した QSSL 信号のホールド時間調整

37.5.6 シリアルデータ出力許可のホールド時間

QIO0 端子、QIO1 端子、QIO2 端子、QIO3 端子のバッファ出力許可は、SFMSMD.SFMOEX ビットを使用して QSPCLK の 1 クロック分拡張できます。拡張対象の信号は、出力許可信号である QIO0OE 信号、QIO1OE 信号、QIO2OE 信号、および QIO3OE 信号のみです。QIO0O、QIO1O、QIO2O、QIO3O の出力データ信号は含まれません。




図 37.12 SFMOEX ビットを使用した出力許可ホールド時間調整

37.5.7 シリアルデータ出力のセットアップ時間

コマンドまたはアドレスをシリアルフラッシュに送信する場合、セットアップ時間はシリアルデータ出力で開始し、QSPCLK 信号の立ち上がりで終了します。このセットアップ時間が不十分な場合は、SFMSMD.SFMOSW ビットを使用して PCLKA の 1 クロック分拡張できます。SFMOSW ビットを 1 にすると、QSPI からデータが出力されている間、シリアルデータ送信時の QSPCLK の Low レベル幅が PCLKA の 1 クロック分拡張されます。この機能はシリアルデータ受信には影響しません。




図 37.13 SFMOSW ビットを使用したシリアルデータ出力のセットアップ時間調整

37.5.8 シリアルデータ出力のホールド時間

コマンドまたはアドレスをシリアルフラッシュに送信する場合、ホールド時間は QSPCLK の立ち上がりエッジで開始し、シリアルデータの次の送信で終了します。このホールド時間が不十分な場合は、SFMSMD.SFMOHW ビットを使用して PCLKA の 1 クロック分拡張できます。SFMOHW ビットを 1 にすると、QSPI からデータが出力されている間、シリアルデータ送信時の QSPCLK の High レベル幅が PCLKA の 1 クロック分拡張されます。この機能はシリアルデータ受信には影響しません。




図 37.14 SFMOHW ビットを使用したシリアルデータ出力のホールド時間調整

37.6 フラッシュアクセスに使用される SPI 命令セット

37.6.1 自動生成される SPI 命令

シリアルフラッシュがアクセスされると、SFMSAC.SFMAS[1:0] ビットと SFMSMD レジスタの設定値に基づいて、表 37.4 ～表 37.8 に示す命令の 1 つを用いた SPI バスサイクルが自動的に生成されます。

表 37.4 SFMAS[1:0] = 00b の場合に自動生成される SPI 命令

命令フォーマット	命令コード	アドレス バイト数	ダミー サイクル数	データ バイト数	備考
リード	03h (注1)	1	—	1～∞	SFMRM[2:0] = 000, A8 = 0
	0Bh (注1)	1	—	1～∞	SFMRM[2:0] = 000, A8 = 1

注 1. SFMSMD.SFMCCE ビットが 1 のとき、SFMSIC.SFMCIC[7:0] ビットの設定値が命令コードとして使用されます。

表 37.5 SFMAS[1:0] = 01b の場合に自動生成される SPI 命令

命令フォーマット	命令コード	アドレス バイト数	ダミー サイクル数	データ バイト数	備考
リード	03h (注1)	2	—	1～∞	SFMRM[2:0] = 000

注 1. SFMSMD.SFMCCE ビットが 1 のとき、SFMSIC.SFMCIC[7:0] ビットの設定値が命令コードとして使用されます。

表 37.6 SFMAS[1:0] = 10b の場合に自動生成される SPI 命令

命令フォーマット	命令コード	アドレス バイト数	ダミー サイクル数	データ バイト数	備考
リード	03h (注1)	3	—	1～∞	SFMRM[2:0] = 000
ファストリード	0Bh (注1)	3	8 (注2)	1～∞	選択可能 : SFMRM[2:0] = 001
ファストリードDual出力	3Bh (注1)	3	8 (注2)	1～∞	選択可能 : SFMRM[2:0] = 010
ファストリードDual I/O	BBh (注1)	3	4 (注2)	1～∞	選択可能 : SFMRM[2:0] = 011
ファストリードQuad出力	6Bh (注1)	3	8 (注2)	1～∞	選択可能 : SFMRM[2:0] = 100
ファストリードQuad I/O	EBh (注1)	3	6 (注2)	1～∞	選択可能 : SFMRM[2:0] = 101

注 1. SFMSMD.SFMCCE ビットが 1 のとき、SFMSIC.SFMCIC[7:0] ビットの設定値が命令コードとして使用されます。

注 2. SFMSDC.SFMDN[3:0] ビットで、ダミーサイクル数を設定できます。

表 37.7 SFMAS[1:0] = 11b、SFM4BC = 0 の場合に自動生成される SPI 命令

命令フォーマット	命令コード	アドレス バイト数	ダミー サイクル数	データ バイト数	備考
リード	03h (注1)	4	—	1～∞	SFMRM[2:0] = 000
ファストリード	0Bh (注1)	4	8 (注2)	1～∞	選択可能 : SFMRM[2:0] = 001
ファストリードDual出力	3Bh (注1)	4	8 (注2)	1～∞	選択可能 : SFMRM[2:0] = 010
ファストリードDual I/O	BBh (注1)	4	4 (注2)	1～∞	選択可能 : SFMRM[2:0] = 011
ファストリードQuad出力	6Bh (注1)	4	8 (注2)	1～∞	選択可能 : SFMRM[2:0] = 100
ファストリードQuad I/O	EBh (注1)	4	6 (注2)	1～∞	選択可能 : SFMRM[2:0] = 101

注 1. SFMSMD.SFMCCE ビットが 1 のとき、SFMSIC.SFMCIC[7:0] ビットの設定値が命令コードとして使用されます。

注 2. SFMSDC.SFMDN[3:0] ビットで、ダミーサイクル数を設定できます。

表 37.8 SFMAS[1:0] = 11b、SFM4BC = 1 の場合に自動生成される SPI 命令

命令フォーマット	命令コード	アドレス バイト数	ダミー サイクル数	データ バイト数	備考
リード	13h (注1)	4	—	1~∞	SFMRM[2:0] = 000
ファストリード	0Ch (注1)	4	8 (注2)	1~∞	選択可能 : SFMRM[2:0] = 001
ファストリードDual出力	3Ch (注1)	4	8 (注2)	1~∞	選択可能 : SFMRM[2:0] = 010
ファストリードDual I/O	BCh (注1)	4	4 (注2)	1~∞	選択可能 : SFMRM[2:0] = 011
ファストリードQuad出力	6Ch (注1)	4	8 (注2)	1~∞	選択可能 : SFMRM[2:0] = 100
ファストリードQuad I/O	ECh (注1)	4	6 (注2)	1~∞	選択可能 : SFMRM[2:0] = 101

注1. SFMSMD.SFMCCE ビットが1のとき、SFMSIC.SFMCIC[7:0] ビットの設定値が命令コードとして使用されます。

注2. SFMSDC.SFMDN[3:0] ビットで、ダミーサイクル数を設定できます。

37.6.2 標準リード命令

標準リード命令は、大部分のシリアルフラッシュデバイスでサポートされている一般的なリード命令です。SPI バスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされ、命令コード (03h/13h) (注1) が出力されます。次に、SFMSAC.SFMAS[1:0] ビットで指定した1~4バイト幅のアドレスが送信されます。その後、データが受信されます。

この標準リード命令は、QSPI の初期設定で選択されます。

注1. 多くの4KBシリアルフラッシュデバイスは、オーバーヘッドを最小化しリード命令コードのビット[3]からA8情報を受信するために、1バイト(A7~A0)以内のアドレスフィールドを持っています。これらのデバイスをサポートするため、1バイトのアドレス幅(SFMAS[1:0]ビット=00)が指定されている場合、QSPIは標準リード命令コードのビット[3]にA8(アドレスビット8)だけを出力します。そのため、標準リード命令コードとして03hの代わりに0Bhが出力される場合があります。このコードはファストリード命令コードと重複します。ただし、1バイトのアドレス幅を持つほとんどの2KB以下のシリアルフラッシュデバイスでは、コマンドのビット[3]はdon't-careビットとしてデコードから除外するよう設計されているため、このようなリード命令コードは標準リード命令コードとして正しく認識されます。まれに、ビット[3]のデコードを許可しているシリアルフラッシュデバイスがあります。そのようなシリアルフラッシュを接続する場合、A8=1になるアクセスを回避するようにアプリケーションを設定してください。




図 37.15 標準リードバスサイクル

37.6.3 ファストリード命令

ファストリード命令は、標準リード命令よりも高速の通信クロックをサポートするリード命令です。SPI バスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされ、命令コード (0Bh/0Ch) が出力されます。次に、SFMSAC.SFMAS[1:0] ビットで指定した 3, 4 バイト幅のアドレスと、SFMSDC レジスタで指定した数のダミーサイクルが送信されます。その後、データが受信されます。

ダミーサイクルの最初の 2 サイクルは、XIP モードの選択/非選択に使用します。XIP モードを選択した場合、同じ命令が次の SPI バスサイクルにも適用され、次の SPI バスサイクルで命令コード送信はスキップされます。XIP モードの詳細は、[37.8 XIP 制御](#)を参照してください。

ファストリード命令への切り替えは、SFMSMD レジスタで制御します。




図 37.16 ファストリードバスサイクル




図 37.17 XIP モード時のファストリードバスサイクル

注 . ファストリード命令を使用するには、ファストリード転送をサポートするシリアルフラッシュデバイスが必要です。

37.6.4 ファストリード Dual 出力命令

ファストリード Dual 出力命令は、データ受信に 2 本の信号線を使用するリード命令です。SPI バスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされます。命令コード (3Bh/3Ch) および SFMSAC.SFMAS[1:0] ビットで指定した 3, 4 バイト幅のアドレスが QIO0 端子から送信されます。次に、SFMSDC レジスタで指定した数のダミーサイクルが生成されます。その後、QIO0 端子と QIO1 端子経由でデータを受信します。QIO0 端子からは偶数ビットのデータを受信し、QIO1 端子からは奇数ビットのデータを受信します。

ダミーサイクルの最初の 2 サイクルは、XIP モードの選択/非選択に使用されます。XIP モードを選択した場合、このとき使用される命令と同じ命令が次の SPI バスサイクルにも適用され、次の SPI バスサイクルで命令コード送信はスキップされます。XIP モードの詳細は、[37.8 XIP 制御](#)を参照してください。

ファストリード Dual 出力への切り替えは、SFMSMD レジスタで制御します。




図 37.18 ファストリード Dual 出力バスサイクル




図 37.19 XIP モード時のファストリード Dual 出力バスサイクル

注. ファストリード Dual 出力命令を使用するには、ファストリード Dual 出力転送をサポートするシリアルフラッシュデバイスが必要です。

37.6.5 ファストリード Dual I/O 命令

ファストリード Dual I/O 命令は、アドレス送信とデータ受信に 2 本の信号線を使用するリード命令です。SPI バスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされ、命令コード (BBh/BCh) が QIO0 端子から出力されます。次に、SFMSAC.SFMAS[1:0] ビットで指定した 3, 4 バイト幅のアドレスが QIO0 端子および QIO1 端子経由で送信され、SFMSDC レジスタで指定した数のダミーサイクルが生成されます。その後、QIO0 端子、QIO1 端子からデータを受信します。アドレスとダミーサイクルの送信およびデータ受信は、偶数ビットについては QIO0 端子経由で、奇数ビットについては QIO1 端子経由で行われます。

ダミーサイクルの最初の 2 サイクルは、XIP モードの選択/非選択に使用します。XIP モードを選択した場合、このとき使用される命令と同じ命令が次の SPI バスサイクルにも適用され、次の SPI バスサイクルで命令コード送信はスキップされます。XIP モードの詳細は、[37.8 XIP 制御](#)を参照してください。

ファストリード Dual I/O への切り替えは、SFMSMD レジスタで制御します。




図 37.20 ファストリード Dual I/O バスサイクル




図 37.21 XIP モード時のファストリード Dual I/O バスサイクル

注 . ファストリード Dual I/O 命令を使用するには、ファストリード Dual I/O 転送をサポートするシリアルフラッシュデバイスが必要です。

37.6.6 ファストリード Quad 出力命令

ファストリード Quad 出力命令は、データ受信に4本の信号線を使用するリード命令です。SPI バスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされます。命令コード (6Bh/6Ch) および SFMSAC.SFMAS[1:0] ビットで指定した3,4バイト幅のアドレスが QIO0 端子から出力されます。次に、SFMSDC.SFMDN[3:0] ビットで指定した数のダミーサイクルが生成されます。その後、QIO0 端子、QIO1 端子、QIO2 端子、および QIO3 端子経由でデータを受信します。

ダミーサイクルの最初の2サイクルは、XIP モードの選択/非選択に使用されます。XIP モードを選択した場合、このとき使用される命令と同じ命令が次の SPI バスサイクルにも適用され、次の SPI バスサイクルで命令コード送信はスキップされます。XIP モードの詳細は、[37.8 XIP 制御](#)を参照してください。

ファストリード Quad 出力への切り替えは、SFMSMD レジスタで制御します。




図 37.22 ファストリード Quad 出力バスサイクル




図 37.23 XIP モード時のファストリード Quad 出力バスサイクル

注. ファストリード Quad 出力を使用するには、ファストリード Quad 出力転送をサポートするシリアルフラッシュが必要です。

37.6.7 ファストリード Quad I/O 命令

ファストリード Quad I/O 命令は、アドレス送信とデータ受信に 4 本の信号線を使用するリード命令です。SPI バスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされ、命令コード (EBh/ECh) が出力されます。次に、SFMSAC.SFMAS[1:0] ビットで指定した 3, 4 バイト幅のアドレスが QIO0 端子、QIO1 端子、QIO2 端子、QIO3 端子経由で送信され、SFMSDC.SFMDN[3:0] ビットで指定した数のダミーサイクルが生成されます。その後、QIO0 端子、QIO1 端子、QIO2 端子、および QIO3 端子経由でデータを受信します。

ダミーサイクルの最初の 2 サイクルは、XIP モードの選択/非選択に使用されます。XIP モードを選択した場合、このとき使用される命令と同じ命令が次の SPI バスサイクルにも適用され、次の SPI バスサイクルで命令コード送信はスキップされます。XIP モードの詳細は、[37.8 XIP 制御](#)を参照してください。

ファストリード Quad I/O への切り替えは、SFMSMD レジスタで制御します。




図 37.24 ファストリード Quad I/O バスサイクル




図 37.25 XIP モード時のファストリード Quad I/O バスサイクル

注. ファストリード Quad I/O 命令を使用するには、ファストリード Quad I/O 転送をサポートするシリアルフラッシュデバイスが必要です。

37.6.8 4バイトモード遷移命令

4バイトモード遷移命令では、シリアルフラッシュのアドレス幅を4バイトに設定します。SPIバスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされ、命令コード (B7h) が出力されます。




図 37.26 4バイトモード遷移バスサイクル

注. 4バイトモード遷移命令の発行は、シリアルフラッシュが3バイトモード/4バイトモードのいずれであるかにかかわらず実行されます。

37.6.9 4バイトモード解除命令

4バイトモード解除命令では、シリアルフラッシュのアドレス幅を3バイトに設定します。SPIバスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされ、命令コード (E9h) が出力されます。




図 37.27 4バイトモード解除バスサイクル

注. 4バイトモード解除命令の発行は、シリアルフラッシュが3バイトモード/4バイトモードのいずれであるかにかかわらず実行されます。

37.6.10 ライトイネーブル命令

ライトイネーブル命令は、シリアルフラッシュのアドレス幅の変更を許可します。SPI バスサイクルの開始時に、シリアルフラッシュ選択信号がアサートされ、命令コード (06h) が出力されます。




図 37.28 ライトイネーブルバスサイクル

37.7 SPI バスサイクル配置

37.7.1 個々の変換に基づくフラッシュリード

ROM リード内部バスサイクルは、サイクルごとに 1 対 1 で SPI バスサイクルに変換されます。ROM リードバスサイクルが検出されると、QSSL 信号がアサートされ、SPI バスサイクルがスタートします。シリアルフラッシュからデータを受信すると、QSSL 信号がデアサートされ、SPI バスサイクルが終了します。

別の ROM リードバスサイクルが検出されると、QSSL 信号の最小 High 幅が確保されていることを確認した後、QSSL 信号が再びアサートされます。その後、別の SPI バスサイクルが始まります。




図 37.29 個々の変換に基づく連続データリード動作

37.7.2 プリフェッチ機能を使用したフラッシュリード

CPU 命令実行やブロックデータ転送のような動作では、多くの場合、データは連続したフラッシュアドレスから昇順に読み出されます。シリアルフラッシュには、命令コードやアドレスを再発行せずにデータ受信を繰り返す機能があります。ただし、MCU が発行したバスサイクルが個々に変換される場合、SPI バスサイクルは互いに切り離され、シリアルフラッシュが持つこの機能の利点を活用できなくなります。QSPI は、この機能を利用するためのプリフェッチ機能を備えています。

プリフェッチ機能を有効にするには、SFMSMD.SFMPFE ビットを 1 にします。プリフェッチ機能を有効にすると、データは別のフラッシュリード要求を待つことなく、連続的に受信されてバッファに格納されます。MCU がフラッシュリード動作を行うと、アドレスチェックが実行されます。アドレス一致が確認されると、バッファ内のデータは MCU に送られます。アドレスの不一致が見つかったら、バッファ内のデータが廃棄され、新しい SPI バスサイクルが発行されます。

プリフェッチ用バッファの長さは 18 バイトです。このバッファがいっぱいになると、SPI バスサイクルが終了します。バッファデータが読み出されて空きができるので、新しい SPI バスサイクルが自動的に開始され、プリフェッチが再開されます。

命令フェッチやブロックデータ転送のように連続アドレスから昇順でデータを読み出す場合、プリフェッチ機能は効率的な転送動作を可能にします。




図 37.30 プリフェッチ機能を使用した連続データのリード動作

37.7.3 プリフェッチの停止

プリフェッチのシリアル転送中に別のアドレスから読み出すための ROM リードバスサイクルが発生すると、実行中の不要なシリアル転送が停止して、新しい SPI バスサイクルが開始されます。通常、このようなシリアル転送の停止は、データ受信のバイト境界で発生します。ただし、SFMSMD.SFMPAE ビットを 1 にすると、バイト境界以外の場所で停止することが可能です。この機能を使用するには、シリアルフラッシュデバイスがバイト境界以外での停止をサポートしている必要があります。

37.7.4 プリフェッチ先の直接指定

SFMPFE ビットを設定して、QSPI が QSPI ウィンドウ領域への内部バスライトアクセスを受信すると、システムはそれをプリフェッチアドレスとして入手し、プリフェッチを開始します。QSPI ウィンドウ領域への内部バスライトアクセスは、プリフェッチアドレスデータの入手のためにのみ使用できます。シリアルフラッシュに書き込むことはできません。

この機能を [37.7.5 プリフェッチ状態ポーリング](#) で述べるプリフェッチ状態ポーリング機能と組み合わせると、低速シリアルフラッシュからデータを読み出す際に、内部バスの負荷を削減できます。

注． QSPI ウィンドウ領域に書き込みを行ってプリフェッチ先を指定する場合は、プリフェッチを開始するアドレスの先頭バイトに書き込んでください。2 バイト以上のデータサイズで QSPI ウィンドウ領域に書き込みを行うと、エラー応答が返ります。

37.7.5 プリフェッチ状態ポーリング

低速シリアルフラッシュからデータを読み出すと、SPI 受信バスサイクルが完了するまで内部バスは待機状態になるため、システム負荷が増大します。プリフェッチ状態ポーリング機能は、この負荷を軽減するための機能です。

SFMSST.PFOFF ビットはプリフェッチ機能の状態を示し、SFMSST.PFCNT[4:0] ビットはプリフェッチ済みのデータバイト数を示します。そのため、プリフェッチ状態は単一の CPU 動作で確認できます。

```

//
// 1Kバイト (32ビット × 256ワード) データをシリアルフラッシュからSDRAMへコピー
//
unsigned long *sptr;           // シリアルフラッシュのポインタ
unsigned long *dptr;          // SDRAMのポインタ
int i;

SFMSMD |= 0x0040;             // SFMPFE ビットを設定して、プリフェッチを許可
*(volatile unsigned char *) sptr = 0; // TAGを有効にして、プリフェッチを開始

for (i = 0; i < 256; i++) {
while ( ( SFMSST & 0x00FF ) < 0x04 ); // 4バイトデータの受信待ち
*(dptr++) = *(sptr++);
}

```

注． ポーリングプログラムを実行する場合、プログラムをシリアルフラッシュの外部に置くか、命令キャッシュを有効にしてください。ポーリングプログラムを実行するとき、そのプログラムがシリアルフラッシュに置かれていた場合、または命令キャッシュを使わずにプログラムを実行した場合、プリフェッチの対象がしばしば命令コードに切り替わります。その結果、ポーリングの効果が損なわれ、プリフェッチバッファに空きができるために無限ループに陥ることがあります。

37.7.6 SPI バスサイクル拡張機能を使用したフラッシュリード

SFMSMD.SFMSE[1:0] ビットを 00b 以外の値にすると、QSPI は次のフラッシュリードを待ちます。このとき、QSPCLK 信号は停止し、シリアルフラッシュからデータを入力した後も QSSL 信号が Low に保持され、SPI バスサイクルが中断されます。

次のフラッシュリードのアドレスが昇順の連続アドレスの場合、QSPCLK 信号のトグルが再開され、後続データの受信が継続します。次のフラッシュリードのアドレスが昇順の連続アドレスではない場合、QSSL 信号はいったん High になり、中断されていた SPI バスサイクルを終了させます。その後、新しい SPI バスサイクルが開始されます。

昇順の連続アドレスからデータが断続的に読み出される場合、この機能は、命令コードとアドレス送信の負荷を削減することにより、効率的な転送動作を実現します。

SPI バスサイクル拡張時間は、SFMSMD.SFMSE[1:0] ビットで選択できます。指定した拡張時間が経過すると、QSSL 信号は High レベルに戻り、中断されていた SPI バスサイクルを自動的に終了させます。SFMSE[1:0] ビットを 11b にすると、QSSL は無限に拡張されます。その場合、シリアルフラッシュの消費電力が増大するので、それに対応できるようにシステムを設計する必要があります。




図 37.31 SPI バスサイクル拡張を使用した連続データのリード動作

37.8 XIP 制御

シリアルフラッシュデバイスの中には、フラッシュリードのための命令コード受信をスキップすることで、待ち時間を削減できるものもあります。この命令コードスキップ機能は、前回のシリアルバスサイクルのダミーサイクル期間中に受信したモードデータで選択されます。

ファストリード命令のダミーサイクルでは、[図 37.32](#) に示すように、QSPI は最初の 2 サイクル中に SFMSDC.SFMXD[7:0] ビットで設定したモードデータを、シリアルデータ信号を使用して送信することによって、シリアルフラッシュの XIP モードを制御します。

XIP モードを有効にするモードデータは、シリアルフラッシュごとに異なります。そのため、SFMXD[7:0] ビットには適切なモードデータを設定してください。




図 37.32 XIP モード制御データ

37.8.1 XIP モードの選択

XIP モードを選択するには、SFMSDC.SFMXD[7:0] ビットでシリアルフラッシュデバイスの XIP モード設定を指定し、SFMXEN ビットを 1 にします。次のファストリード命令のダミーサイクルでは、SFMXD[7:0] ビットで指定したモードデータがシリアルフラッシュデバイスへ転送されます。その時点から、シリアルフラッシュコントローラとシリアルフラッシュデバイスの両方で XIP モードが有効になります。XIP モード選択の完了を確認するには、SFMSDC.SFMXST ビットから 1 を読み出します。

注． SFMSDC.SFMXD[7:0] ビットでは、実際のシリアルフラッシュデバイスに指定された XIP モード設定データを指定してください。シリアルフラッシュコントローラの XIP モードは、SFMSDC.SFMXD[7:0] ビットの設定にかかわらず、SFMXEN ビットでのみ有効にできます。

37.8.2 XIP モードの解除

XIP モードを解除するには、SFMSDC.SFMXD[7:0] ビットでシリアルフラッシュの解除設定を指定し、SFMXEN ビットを 0 にします。次のファストリード命令のダミーサイクルでは、SFMXD[7:0] ビットで指定したモードデータが、最初の 2 サイクルの間にシリアルフラッシュへ転送されます。その時点から、QSPI とシリアルフラッシュデバイスの両方で XIP モードが無効になります。XIP モード解除の完了を確認するには、SFMSDC.SFMXST ビットから 0 を読み出します。

注． SFMSDC.SFMXD[7:0] ビットでは、実際のシリアルフラッシュデバイスに指定された XIP モード設定データを指定してください。シリアルフラッシュコントローラの XIP モードは、SFMSDC.SFMXD[7:0] ビットの設定にかかわらず、SFMXEN ビットでのみ無効にできます。

37.9 QIO2 端子、QIO3 端子の状態

QIO2 端子と QIO3 端子の状態は、SFMSMD.SFMRM[2:0] ビットに指定されたシリアルインタフェースのリードモードに依存します。

表 37.9 QIO2 端子と QIO3 端子の状態

SFMSMD.SFMRM[2:0] ビット	QIO2 端子の状態 (注1)	QIO3 端子の状態 (注2)	備考
111	設定禁止		
110			
101	シリアルデータ信号としての入力/出力 (スタンバイレベルは Hi-Z)	シリアルデータ信号としての入力/出力 (スタンバイレベルは Hi-Z)	ファストリード Quad I/O
100			ファストリード Quad 出力
011	SFMPMD.SFMWPL ビット変数出力 (初期出力変数は Low レベル)	出力 High レベル	ファストリード Dual I/O
010			ファストリード Dual 出力
001			ファストリード
000			リード (初期状態)

注 1. シリアルフラッシュは、WP 機能用に QIO2 端子も使用できます。

注 2. シリアルフラッシュは、HOLD または RESET 機能用に QIO3 端子も使用できます。

37.10 直接通信モード

37.10.1 直接通信

QSPIは、ROMリードバスサイクルをSPIバスサイクルに自動変換することにより、シリアルフラッシュの内容を読み出すことが可能です。ただし、シリアルフラッシュデバイスはメモリデータリードの他にも、ID情報のリード、イレース、プログラミング、状態情報リードなどの各種機能を備えています。これらの機能を使用するための標準命令セットは存在せず、多くのベンダーが様々なデバイスに次々と機能を追加しています。そのため、これらの機能をハードウェア制御でサポートすることは困難です。

ソフトウェアが直接シリアルフラッシュと通信できる手段を提供することで、QSPIはこれらのシリアルフラッシュデバイスを柔軟にサポートしています。結果として、ソフトウェアで必要なSPIバスサイクルを作成することが可能です。

37.10.2 直接通信モードの使用

シリアルフラッシュと直接通信するには、SFMCMD.DCOMビットを1にして直接通信モードへ遷移してください。直接通信モードを選択している間は、通常のフラッシュリード動作は無効になります。直接通信後の通常のフラッシュアクセスでは、SFMCMD.DCOMビットを0にして直接通信モードを停止してください。

注． QSPIをXIPモードに設定している場合、XIPモードを停止してから直接通信モードを開始してください。

37.10.3 直接通信時のSPIバスサイクルの発生

直接通信でのSPIバスサイクルは、SFMCOMポートへの最初のアクセスで開始し、SFMCOMポート経由で一連の入出力動作が実行された後、SFMCMDレジスタへの書き込みで終了します。その時点で、SFMCOMポートへの書き込みはSPIバスへの1バイト送信に変換され、SFMCOMポートからの読み出しはSPIバスからの1バイト受信に変換されます。

SFMCOMポートへの最初のアクセスからSFMCMDレジスタへの最後の書き込み動作までの期間中、シリアルフラッシュ選択信号はアクティブに保持され、シリアルフラッシュに一連のSPIバスサイクルが進行中であることを通知します。

注． 直接通信モードでは、SFMCMDおよびSFMCOM以外のレジスタ（SFMSMD、SFMSSC、SFMSKC、SFMSST、SFMCST、SFMSIC、SFMSAC、SFMSDC、SFMSPC、SFMPMDを含む）への書き込みはすべて禁止されており、設定値は無効となります。直接通信モードでは、SFMCOMポート以外のレジスタ領域への書き込みによってSPIバスサイクルが停止します。ただし、SPIバスサイクルを停止させる目的で、SFMCMD以外のレジスタ領域に書き込みを行わないでください。このような動作は、通常機能として保証されていません。

以下に、直接通信のプログラム例を示します。

```
##### 注意！### このコードは、制御するシリアルフラッシュの外部に配置してください。

// 対象シリアルフラッシュデバイスの具体的な命令コードを定義
#define Instruction_FREAD 0x0B // ファストリード
#define Instruction_RDSDR 0x05 // ステータスレジスタリード
#define Instruction_RDID 0x9F // IDリード
#define Instruction_WREN 0x06 // ライトイネーブル
#define Instruction_CERA 0xC7 // チップイレース

unsigned char mfid, mtype, mcap, data, temp;

SFMCMDCMD = 0x01; // 直接動作を許可

// JEDECにより割り当てられたデバイスIDを取得
SFMCMDCOM = Instruction_RDID; // "IDリード"命令 (SPIバスサイクルをオープン)
mfid = (unsigned char) SFMCMDCOM; // "メーカーID"を取得
mtype = (unsigned char) SFMCMDCOM; // "メモリタイプ"を取得
mcap = (unsigned char) SFMCMDCOM; // "メモリ容量"を取得
SFMCMDCMD = 0x01h; // SPIバスサイクルをクローズ

// アドレス0x012345hから1バイト取得
SFMCMDCOM = Instruction_FREAD; // "ファストリード"命令 (SPIバスサイクルをオープン)
SFMCMDCOM = 0x01; // アドレス0x012345の上位バイトを入力
SFMCMDCOM = 0x23; // 対象アドレス0x012345の中間バイトを入力
SFMCMDCOM = 0x45; // 対象アドレス0x012345の下位バイトを入力
temp = (unsigned char) SFMCMDCOM; // FAST READ トランザクションの1バイトダミーコードを取得
data = (unsigned char) SFMCMDCOM; // データを取得
SFMCMDCMD = 0x01; // SPIバスサイクルをクローズ

// すべての内容を消去
SFMCMDCOM = Instruction_WREN; // "ライトイネーブル"命令 (SPIバスサイクルをオープン)
SFMCMDCMD = 0x01; // SPIバスサイクルをクローズ
SFMCMDCOM = Instruction_CERA; // "チップイレース"命令 (SPIバスサイクルをオープン)
SFMCMDCMD = 0x01; // SPIバスサイクルをクローズ
SFMCMDCOM = Instruction_RDSDR; // "ステータスレジスタリード"命令 (SPIバスサイクルをオープン)
while (SFMCMDCOM & 0x01){}; // 完了するまで"ライト進捗ビット"をポーリング
SFMCMDCMD = 0x01; // SPIバスサイクルをクローズ

SFMCMDCMD = 0x00; // 直接動作を禁止
```




図 37.33 ID リードの直接通信タイミング例

注 . 直接通信モードで拡張 SPI プロトコルを使用している場合、シリアルフラッシュの内容を参照するために標準リード命令またはファストリード命令を使用する必要があります。この構成では、QSPI はファストリード Dual 出力、ファストリード Dual I/O、ファストリード Quad 出力、ファストリード Quad I/O の各転送をサポートしていません。これらの高速リード動作が必要な場合、通常のフラッシュアクセスを使用してください。

37.11 動作説明

37.11.1 複数のコントロールレジスタの設定変更手順

QSPI コントロールレジスタの設定は、システム動作中に動的に変更できます。ただし、複数のコントロールレジスタの設定を連続して変更する場合、すべてのレジスタの更新が完了する前に SPI バスサイクルが発生する場合があります。すべてのレジスタ設定変更段階では、SPI バスタイミング仕様を満たすように、レジスタ設定シーケンスを慎重に設計する必要があります。

```
//  
// QSPCLK の高速化  
//  
SFMSMD = 0x0041; // SFMPAE : 0 SFMPFE : 1 SFMSE : 00 SFMRM : 01 (プリフェッチ許可ファストリード)  
SFMSSC = 0x04; // SFMSLD : 0 SFMSHD : 0 SFMSW : 4 (最小QSSL High幅 = 5sck)  
SFMSKC = 0x00; // SFMDTY : 0 SFMDV : 0 (1/2モード) ### 最後にクロック速度切り替え ###  
  
//  
// QSPCLK の低速化  
//  
SFMSKC = 0x06; // SFMDTY : 0 SFMDV : (1/8モード) ### 最初にクロック速度切り替え ###  
SFMSSC = 0x01; // SFMSLD : 0 SFMSHD : 0 SFMSW : 1 (最小QSSL High幅 = 2sck)  
SFMSMD = 0x0040; // SFMPAE : 0 SFMPFE : 1 SFMSE : 00 SFMRM : 00 (プリフェッチ許可、標準リード)
```

37.12 割り込み

SFMCST.EROMR ビットを 1 にすると、QSPI は割り込みを要求します。直接通信モードで ROM リードアクセスが検出されると、EROMR ビットは 1 になります。0 書き込みによって EROMR ビットがクリアされるまで、割り込み要求は保持されます。詳細は、「14. 割り込みコントローラユニット (ICU)」を参照してください。

37.13 使用上の注意事項

37.13.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) によって、QSPI の動作を禁止または許可することが可能です。リセット後の初期状態では、QSPI の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

38. 巡回冗長検査 (CRC) 演算器

38.1 概要

巡回冗長検査 (CRC: Cyclic Redundancy Check) 演算器は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダを切り替えることができます。さらに、アプリケーションに合わせて、いくつかの CRC 生成多項式を使用できます。スヌープ機能により、特定のアドレスに対する読み出しと書き込みをモニタできます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しをモニタする場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。

表 38.1 に CRC 演算器の仕様を、図 38.1 にブロック図を示します。

表 38.1 CRC 演算器の仕様

項目	8ビットデータ用の仕様	32ビットデータ用の仕様
データサイズ	8ビット	32ビット
CRC 演算対象データ (注1)	8nビット単位のデータに対しCRCコードを生成 (n = 自然数)	32nビット単位のデータに対しCRCコードを生成 (n = 自然数)
CRC 演算処理方式	8ビット並列実行	32ビット並列実行
CRC 生成多項式	3つの生成多項式から1つ選択可能 [8ビットCRC] • $X^8 + X^2 + X + 1$ (CRC-8) [16ビットCRC] • $X^{16} + X^{15} + X^2 + 1$ (CRC-16) • $X^{16} + X^{12} + X^5 + 1$ (CRC-CCITT)	2つの生成多項式から1つ選択可能 [32ビットCRC] • $X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$ (CRC-32) • $X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$ (CRC-32C)
CRC 演算切り替え	LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダの切り替えが可能	
モジュールストップ機能	モジュールストップ状態を設定して消費電力を削減可能	
CRC スヌープ	特定のレジスタアドレスに対する読み出しと書き込みのモニタ	—

注 1. 回路は、CRC 演算で使用するデータを分割できません。8 または 32 ビット単位で書いてください。




図 38.1 CRC 演算器のブロック図

38.2 レジスタの説明

38.2.1 CRC コントロールレジスタ 0 (CRCCR0)

アドレス [CRC.CRCCR0 4007 4000h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	DORCLR	LMS	—	—	—	GPS[2:0]		
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	GPS[2:0]	CRC 生成多項式切り替え	b2 b0 0 0 0: 演算しない 0 0 1: 8ビットCRC-8 ($X^8 + X^2 + X + 1$) 0 1 0: 16ビットCRC-16 ($X^{16} + X^{15} + X^2 + 1$) 0 1 1: 16ビットCRC-CCITT ($X^{16} + X^{12} + X^5 + 1$) 1 0 0: 32ビットCRC-32 ($X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$) 1 0 1: 32ビットCRC-32C ($X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$) その他: 演算しない	R/W
b5-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	LMS	CRC 演算切り替え	0: LSBファースト通信用にCRCを生成 1: MSBファースト通信用にCRCを生成	R/W
b7	DORCLR	CRCDOR/CRCDOR_HA/ CRCDOR_BYレジスタクリア	1: CRCDOR/CRCDOR_HA/CRCDOR_BYレジスタをクリア 読むと0が読めます。	W (注1)

注1. このレジスタに書き込みを行うときは、本ビットを必ず1にしてください。

[DORCLR](#) ビット (CRCDOR/CRCDOR_HA/CRCDOR_BY)

DORCLR ビットを1にすると、CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタが 0000_0000h になります。読むと0が読めます。1のみ書けます。

[LMS](#) ビット (CRC 演算切り替え)

生成したCRCコードのビットオーダを選択します。LSBファーストで通信を行う場合はCRCコードの下位バイトから先に、MSBファーストで通信を行う場合はCRCコードの上位バイトから先に送信してください。CRCコードの送信および受信については、[38.3 動作説明](#)を参照してください。

[GPS\[2:0\]](#) ビット (CRC 生成多項式切り替え)

CRC 生成多項式を選択します。

38.2.2 CRC コントロールレジスタ 1 (CRCCR1)

アドレス [CRC.CRCCR1 4007 4001h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	CRCSE N	CRCS WR	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	CRCSWR	スヌープオンライト/リード切り替え	0: スヌープオンリード 1: スヌープオンライト	R/W
b7	CRCSEN	スヌープ許可	0: 禁止 1: 許可	R/W

CRCSWR ビット (スヌープオンライト/リード切り替え)

アドレスモニタ機能でのアクセス方向を選択します。本ビットを0 (初期値) にすると、特定のレジスタアドレスの読み出しに対してCRCスヌープ動作が有効になります。本ビットを1にすると、特定のレジスタアドレスの書き込みに対してCRCスヌープ動作が有効になります。

CRCSEN ビット (スヌープ許可)

CRCSEN ビットを1にすると、CRCスヌープ動作が有効になります。本ビットを0にすると、CRCスヌープ動作が無効になります。

38.2.3 CRC データ入力レジスタ (CRCDIR/CRCDIR_BY)


アドレス [CRC.CRCDIR/CRCDIR_BY 4007 4004h](#)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

CRCDIR レジスタは、CRC-32 または CRC-32C 演算用データを書き込む32ビットの読み出し/書き込みレジスタです。CRCDIR_BY レジスタは、CRC-8、CRC-16、または CRC-CCITT 演算用データを書き込む8ビットの読み出し/書き込みレジスタです。

38.2.4 CRC データ出力レジスタ (CRCDOR/CRCDOR_HA/CRCDOR_BY)

アドレス CRC.CRCDOR/CRCDOR_HA/CRCDOR_BY 4007 4008h



CRCDOR レジスタは、CRC-32 または CRC-32C 用の 32 ビットの読み出し/書き込みレジスタです。CRCDOR_HA レジスタは、CRC-16 または CRC-CCITT 用の 16 ビットの読み出し/書き込みレジスタです。CRCDOR_BY レジスタは、CRC-8 用の 8 ビットの読み出し/書き込みレジスタです。初期値は 0000_0000h であるため、初期値以外の値を用いて演算する場合は、CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタを書き換えてください。


CRCDIR/CRCDIR_BY レジスタに書き込まれたデータに対して CRC 演算が実行され、結果が CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタに格納されます。転送データに続いて CRC コードを計算し、その結果が 0000_0000h であると、CRC エラーなしと判断できます。

8 ビット CRC ($X^8 + X^2 + X + 1$ の多項式) を使用した場合、CRCDOR_BY レジスタに有効な CRC コードが得られます。

16 ビット CRC ($X^{16} + X^{15} + X^2 + 1$ 、または $X^{16} + X^{12} + X^5 + 1$ の多項式) を使用した場合、CRCDOR_HA レジスタに有効な CRC コードが得られます。

38.2.5 スヌープアドレスレジスタ (CRCSAR)

アドレス **CRC.CRCSAR 4007 400Ch**



ビット	シンボル	ビット名	機能	R/W
b13-b0	CRCSA[13:0]	レジスタスヌープアドレス	スヌープ対象となる、SCIモジュールのTDRまたはRDRアドレスを格納します。	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CRCSA[13:0] ビット (レジスタスヌープアドレス)

CRCSA[13:0] ビットは、CRC スヌープ動作でモニタされるレジスタアドレスの下位 14 ビットを指定します。CRCSA[13:0] ビットで使用できるのは、以下のアドレスのみです。

- 4007 0003h: SCI0.TDR, 4007 0005h: SCI0.RDR
- 4007 0023h: SCI1.TDR, 4007 0025h: SCI1.RDR
- 4007 0043h: SCI2.TDR, 4007 0045h: SCI2.RDR
- 4007 0063h: SCI3.TDR, 4007 0065h: SCI3.RDR
- 4007 0083h: SCI4.TDR, 4007 0085h: SCI4.RDR
- 4007 00A3h: SCI5.TDR, 4007 00A5h: SCI5.RDR
- 4007 00C3h: SCI6.TDR, 4007 00C5h: SCI6.RDR
- 4007 00E3h: SCI7.TDR, 4007 00E5h: SCI7.RDR
- 4007 0103h: SCI8.TDR, 4007 0105h: SCI8.RDR
- 4007 0123h: SCI9.TDR, 4007 0125h: SCI9.RDR
- 4007 000Fh: SCI0.FTDRL, 4007 0011h: SCI0.FRDL
- 4007 002Fh: SCI1.FTDRL, 4007 0031h: SCI1.FRDL
- 4007 004Fh: SCI2.FTDRL, 4007 0051h: SCI2.FRDL
- 4007 006Fh: SCI3.FTDRL, 4007 0071h: SCI3.FRDL
- 4007 008Fh: SCI4.FTDRL, 4007 0091h: SCI4.FRDL
- 4007 00AFh: SCI5.FTDRL, 4007 00B1h: SCI5.FRDL
- 4007 00CFh: SCI6.FTDRL, 4007 00D1h: SCI6.FRDL
- 4007 00EFh: SCI7.FTDRL, 4007 00F1h: SCI7.FRDL
- 4007 010Fh: SCI8.FTDRL, 4007 0111h: SCI8.FRDL
- 4007 012Fh: SCI9.FTDRL, 4007 0131h: SCI9.FRDL

38.3 動作説明

38.3.1 基本動作

CRC 演算器は、LSB ファーストまたは MSB ファースト転送用の CRC コードを生成します。

16 ビットの CRC-CCITT 生成多項式 ($X^{16} + X^{12} + X^5 + 1$) を使用して、入力データ (F0h) に対し CRC コードを生成する例を以下に示します。この例では、CRC 演算の前に、CRC データ出力レジスタ (CRCDOR_HA) の値をクリアします。

8 ビット CRC ($X^8 + X^2 + X + 1$ の多項式) を使用している場合は、CRCDOR_BY レジスタに有効な CRC コードのビットが得られます。32 ビット CRC を使用している場合は、CRCDOR レジスタに有効な CRC コードのビットが得られます。




図 38.2 LSB ファーストのデータ送信




図 38.3 MSB ファーストのデータ送信




図 38.5 MSB ファーストのデータ受信

38.3.2 CRC スヌープ

CRC スヌープ機能は、指定された I/O レジスタアドレスに対する読み出しと書き込みを監視し、そのレジスタアドレスで読み出しおよび書き込みを行ったデータを用いて自動的に CRC 演算を実行します。CRC スヌープは、特定のレジスタアドレスに対する読み出しと書き込みを、CRC 演算を自動実行するためのトリガとして認識するため、CRC_{DIR_BY} レジスタにデータを書き込む必要がありません。CRC スヌープの対象アドレスは、[38.2.5 スヌープアドレスレジスタ \(CRCSAR\)](#) で指定したすべての I/O レジスタアドレスです。CRC スヌープは、シリアル送信バッファへの書き込みと、シリアル受信バッファからの読み出しの監視に役立ちます。

この機能を使用するには、対象となる I/O レジスタアドレスを CRCSAR レジスタの CRCSA13 ~ CRCSA0 ビットに書き込み、CRCCR1 レジスタの CRCSEN ビットを 1 にします。次に、CRCCR1.CRCSWR ビットを 1 にして、対象アドレスへの書き込みに対してスヌープを有効にするか、あるいは、CRCCR1.CRCSWR ビットを 0 にして、対象アドレスからの読み出しに対してスヌープを有効にします。

CRCSEN ビットと CRCSWR ビットの両方を 1 にして、バスマスタモジュール (CPU、DMAC、DTC など) の対象となる I/O レジスタアドレスにデータを書き込むと、CRC 演算器はそのデータを CRC_{DIR_BY} レジスタに格納して CRC 演算を実行します。同様に、CRCSEN ビットを 1、CRCSWR ビットを 0 にして、バスマスタモジュール (CPU、DMAC、DTC など) の対象となる I/O レジスタアドレスからデータを読み出すと、CRC 演算器はそのデータを CRC_{DIR_BY} レジスタに格納して CRC 演算を実行します。

一度に 1 バイトの CRC 演算が実行されます。対象となる I/O レジスタアドレスに対してワード (16 ビット) またはロングワード (32 ビット) でアクセスすると、データの下位バイト (1 バイト) に CRC コードが生成されます。

38.4 使用上の注意事項

38.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) によって、CRC 演算器の動作を禁止または許可することが可能です。リセット後の初期状態では、CRC 演算器の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[11. 低消費電力モード](#)」を参照してください。

38.4.2 送信時の注意事項

LSB ファーストで送信する場合と、MSB ファーストで送信する場合とは、CRC コードの送信順序が異なります。




図 38.6 LSB ファーストと MSB ファーストのデータ送信

39. 拡張シリアルサウンドインタフェース (SSIE)

39.1 概要

拡張シリアルサウンドインタフェース (SSIE) は、I²S、モノラル、およびTDMなどの異なるオーディオデータフォーマットをサポートするさまざまなデバイス間でオーディオデータの送受信ができます。

39.2 特徴

表 39.1 SSIEの仕様

パラメータ		内容
チャンネル数		1チャンネル (SSIE0)
通信モード		<ul style="list-style-type: none"> マスタ/スレーブ 送信/受信 (SSIE0全二重通信または半二重通信)
通信フォーマット		<ul style="list-style-type: none"> I²Sフォーマット モノラルフォーマット TDMフォーマット
シリアルデータ		<ul style="list-style-type: none"> MSBファースト データは左詰めまたは右詰めに選択が可能 SSILRCK/SSIFSとSSITXD0/SSIRXD0/SSIDATA0間の期間について、データ遅延 (1クロックサイクル)、または遅延なしの選択が可能 システムワード長: 8、16、24、32、48、64、128、または256ビット データワード長: 8、16、18、20、22、24、または32ビット パディング極性: Low/High
ビットクロック (SSIBCK)	マスタモード時	<ul style="list-style-type: none"> 2つのクロックソースが可能 (AUDIO_CLK/GPT出力 (GTIOC1A)) クロックソース分周比: 1/1、1/2、1/4、1/6、1/8、1/12、1/16、1/24、1/32、1/48、1/64、1/96、および1/128 通信が停止しているとき、供給/停止の選択が可能
	マスタ/スレーブモード時	<ul style="list-style-type: none"> 極性 (立ち上がりエッジまたは立ち下がりエッジ) の選択が可能
LRクロック/フレーム同期 (SSILRCK/SSIFS)	マスタモード時	<ul style="list-style-type: none"> 極性 (Low/High) の選択が可能 通信が停止しているとき、供給/停止の選択が可能
送信データ (SSITXD0/SSIDATA0) および受信データ (SSIRXD0/SSIDATA0)	送信	<ul style="list-style-type: none"> ミュート方式 (送信FIFOデータまたは0固定データの送信) の選択が可能
FIFO	容量	<ul style="list-style-type: none"> 送信FIFO/受信FIFO: 4バイト×32段
	データアライメント	<ul style="list-style-type: none"> FIFOとシフトレジスタ間でのデータ転送について、データアライメント方式 (左詰めまたは右詰め) の選択が可能
割り込み	割り込み出力	<ul style="list-style-type: none"> 通信エラー/アイドルモード 受信データフル 送信データエンプティ
低消費電力機能		<ul style="list-style-type: none"> マスタモード時、オーディオクロック供給の有無の選択が可能
モジュールストップ機能		<ul style="list-style-type: none"> モジュールストップ状態に設定して消費電力を削減

以下の表に、SSIE で使用可能な通信フォーマットの用語と定義を示します。

表 39.2 用語の定義

用語	定義
開始トリガ	LRCKPで指定した値に設定し通信可能にしたときの、SSILRCK/SSIFS端子信号の1つ目のエッジ
フレーム境界	SSIEで、フレームの先頭データの転送を開始した時点、または、最終データの転送を終了した時点
フレームワード数	フレームごとのサウンドチャンネルの数
システムワード長	チャンネルごとのビット数
データワード長	チャンネルごとの有効ビット数
通信フォーマットに関する制御ビット	<ul style="list-style-type: none"> SSICRレジスタ：FRM、DWL、SWL、LRCKP、SPDP、SDTA、PDTA、およびDELビット SSIFCRレジスタ：BSWビット SSIOFRレジスタ：OMODビット SSISCRレジスタ：TDES[4:0]およびRDFS[4:0]ビット




図 39.1 通信フォーマットの定義

39.3 ブロック図

図 39.2 および図 39.3 に、SSIE のブロック図を示します。




図 39.2 全二重通信の SSIE ブロック図 (SSIE0)




図 39.3 半二重通信の SSIE ブロック図 (SSIE0)

図 39.4 に、SSIE のクロック構成を示します。




図 39.4 SSIE クロック構成

39.4 レジスタの説明

39.4.1 コントロールレジスタ (SSICR)

アドレス SSIE0.SSICR4004 E000h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	CKS	TUIEN	TOIEN	RUIEN	ROIEN	I IEN	—	FRM[1:0]		DWL[2:0]		SWL[2:0]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	MST	BCKP	LRCKP	SPDP	SDTA	PDTA	DEL		CKDV[3:0]		MUEN	—	TEN	REN	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	REN	送受信許可 (注2)	b1 b0 0 0: 送受信禁止 0 1: 受信許可 (受信開始) 1 0: 送信許可 (送信開始) 1 1: 送受信許可 (送受信開始)	R/W
b1	TEN			
b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b3	MUEN	ミュート許可	0: 次のフレーム境界でミュート禁止 1: 次のフレーム境界でミュート許可	R/W
b7-b4	CKDV[3:0]	ビットクロック分周比選択 (注1)	b7 b4 0 0 0 0: AUDIO_MCK 0 0 0 1: AUDIO_MCK/2 0 0 1 0: AUDIO_MCK/4 0 0 1 1: AUDIO_MCK/8 0 1 0 0: AUDIO_MCK/16 0 1 0 1: AUDIO_MCK/32 0 1 1 0: AUDIO_MCK/64 0 1 1 1: AUDIO_MCK/128 1 0 0 0: AUDIO_MCK/6 1 0 0 1: AUDIO_MCK/12 1 0 1 0: AUDIO_MCK/24 1 0 1 1: AUDIO_MCK/48 1 1 0 0: AUDIO_MCK/96 1 1 0 1: 設定禁止 1 1 1 0: 設定禁止 1 1 1 1: 設定禁止	R/W
b8	DEL	シリアルデータディレイ選択 (注1)	0: SSILRCK/SSIFSとSSITXD0/SSIRXD0/SSIDATA0の間に、SSIBCKの1サイクル分の遅延あり 1: SSILRCK/SSIFSとSSITXD0/SSIRXD0/SSIDATA0の間に遅延なし モノラルフォーマットでは、SSILRCK/SSIFSの波形を制御しません。 詳細は、39.5.2 モノラルフォーマットを参照してください。	R/W
b9	PDTA	配置データアライメント選択 (注1)	0: データ (SSIFTDR, SSIFRDR) を左詰めに配置 1: データ (SSIFTDR, SSIFRDR) を右詰めに配置	R/W
b10	SDTA	シリアルデータアライメント選択 (注1)	0: シリアルデータ、パディングビットの順に送受信 1: パディングビット、シリアルデータの順に送受信	R/W
b11	SPDP	シリアルパディング極性選択 (注1)	0: パディングデータはLow 1: パディングデータはHigh	R/W
b12	LRCKP	LRクロック/フレーム同期信号の初期値と極性選択 (注1)	0: 初期値はHigh フレームの開始トリガは、SSILRCK/SSIFSの立ち下がりがエッジに同期します。 1: 初期値はLow フレームの開始トリガは、SSILRCK/SSIFSの立ち上がりがエッジに同期します。	R/W

ビット	シンボル	ビット名	機能	R/W																								
b13	BCKP	ビットクロック極性選択 (注1)	0: SSILRCK/SSIFS と SSITXD0/SSIRXD0/SSIDATA0 は、立ち上がりエッジで変化 (SSILRCK/SSIFS と SSIRXD0/SSIDATA0 は、SSIBCK の立ち上がりエッジでサンプリング) 1: SSILRCK/SSIFS と SSITXD0/SSIRXD0/SSIDATA0 は、立ち上がりエッジで変化 (SSILRCK/SSIFS と SSIRXD0/SSIDATA0 は、SSIBCK の立ち下がりエッジでサンプリング)	R/W																								
b14	MST	マスタ有効 (注1)	0: スレーブモード通信 1: マスタモード通信	R/W																								
b15	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																								
b18-b16	SWL[2:0]	システムワード長選択 (注1)	b18 b16 0 0 0: 8ビット 0 0 1: 16ビット 0 1 0: 24ビット 0 1 1: 32ビット 1 0 0: 48ビット 1 0 1: 64ビット 1 1 0: 128ビット 1 1 1: 256ビット	R/W																								
b21-b19	DWL[2:0]	データワード長選択 (注1)	b21 b19 0 0 0: 8ビット 0 0 1: 16ビット 0 1 0: 18ビット 0 1 1: 20ビット 1 0 0: 22ビット 1 0 1: 24ビット 1 1 0: 32ビット 1 1 1: 設定禁止	R/W																								
b23-b22	FRM[1:0]	フレームワード数選択 (注1)	<table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th colspan="4">通信フォーマット (SSIOFR.OMOD[1:0])</th> </tr> <tr> <th>FRM[1:0]</th> <th>I²S (00b)</th> <th>モノラル (10b)</th> <th>TDM (01b)</th> </tr> </thead> <tbody> <tr> <td>00b</td> <td>2</td> <td>1</td> <td>設定禁止</td> </tr> <tr> <td>01b</td> <td>設定禁止</td> <td>設定禁止</td> <td>4</td> </tr> <tr> <td>10b</td> <td></td> <td></td> <td>6</td> </tr> <tr> <td>11b</td> <td></td> <td></td> <td>8</td> </tr> </tbody> </table>	通信フォーマット (SSIOFR.OMOD[1:0])				FRM[1:0]	I ² S (00b)	モノラル (10b)	TDM (01b)	00b	2	1	設定禁止	01b	設定禁止	設定禁止	4	10b			6	11b			8	R/W
通信フォーマット (SSIOFR.OMOD[1:0])																												
FRM[1:0]	I ² S (00b)	モノラル (10b)	TDM (01b)																									
00b	2	1	設定禁止																									
01b	設定禁止	設定禁止	4																									
10b			6																									
11b			8																									
b24	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																								
b25	I IEN	アイドルモード割り込み出力許可	0: アイドルモード割り込み出力禁止 1: アイドルモード割り込み出力許可	R/W																								
b26	ROIEN	受信オーバーフロー割り込み出力許可	0: 受信オーバーフロー割り込み出力禁止 1: 受信オーバーフロー割り込み出力許可	R/W																								
b27	RUIEN	受信アンダーフロー割り込み出力許可	0: 受信アンダーフロー割り込み出力禁止 1: 受信アンダーフロー割り込み出力許可	R/W																								
b28	TOIEN	送信オーバーフロー割り込み出力許可	0: 送信オーバーフロー割り込み出力禁止 1: 送信オーバーフロー割り込み出力許可	R/W																								
b29	TUIEN	送信アンダーフロー割り込み出力許可	0: 送信アンダーフロー割り込み出力禁止 1: 送信アンダーフロー割り込み出力許可	R/W																								
b30	CKS	マスタモード通信のオーディオクロック選択 (注1)	0: AUDIO_CLK 入力選択 1: GTIOC1A (GPT出力) 選択	R/W																								
b31	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																								

注 1. SSIE が通信状態 (SSISR.IIRQ = 0) のとき、本ビットへ書き込みしないでください。ビットを書き換えた場合、変更後の動作は予測できません。

注 2. TEN ビットまたは REN ビットを書き換えた場合、SSISR.IIRQ ビットが目的の状態になっていることを確認してください。ビットを書き換えた場合、変更直後の動作は予測できません。たとえば、送信または受信許可の場合は SSISR.IIRQ が 0、送信または受信禁止の場合は SSISR.IIRQ が 1 であることを確認してください。

SSICR では、オーディオクロックを選択して割り込み要求を制御し、データフォーマットを選択して動作モードを設定してください。

TEN ビット、REN ビット (送受信許可)

送信および受信を許可/禁止します。いずれかのビットに 1 を書いたとき、SSILRCK/SSIFS 信号の開始トリガと同期して、対応する通信動作を開始します。詳細は、39.8.2 ~ 39.8.4 を参照してください。0 を書いたとき、次のフレーム境界で、通信中の動作を停止します。送信と受信の両方で SSIE を使用するには、TEN ビットと REN ビットの両方へ常に 1 を書いてください。SSIE での通信を停止するときは、常に送信と受信の両方を禁止してください (TEN ビットと REN ビットへ 0 の書き込み)。

フレーム境界まで達する前に SSIE を停止する場合、ソフトウェアリセットを実行してください。

MUEN ビット (ミュート許可)

SSITXD0/SSIDATA0 端子からの出力データのミュート機能を設定/解除します。フレームの中間部分でビットを 1 にすると、SSITXD0/SSIDATA0 出力は、次のフレーム境界で 0 に変わります。フレームの中間部分でビットを 0 にすると、SSITXD0/SSIDATA0 出力は、次のフレーム境界で送信 FIFO データレジスタのデータに変わります。MUEN ビットは、データに対してのみ制御します。ステータスフラグと割り込み信号は、通常通りに生成されます。

MUEN ビットは、使用する通信フォーマットを設定してから変更するようにしてください。




図 39.5 ミュート機能設定時の送信データ

CKDV[3:0] ビット (ビットクロック分周比選択)

マスタモード通信 (MST = 1) で、ビットクロック分周比を AUDIO_MCK に基づいて設定します。スレーブモード通信 (MST = 0) では、本ビットに設定しても無効です。

AUDIO_MCK 供給が停止しているときに、本ビットへ書き込んでください。設定するタイミングの詳細は、SSIFCR の AUCKE ビットについての説明を参照してください。




図 39.6 マスタモード通信時のサンプリング周波数

DEL ビット (シリアルデータディレイ選択)

SSILRCK/SSIFS と SSITXD0/SSIRXD0/SSIDATA0 の間の、遅延の有無を設定します。

I²S または TDM フォーマットでは、DEL ビットは 0 にしてください。モノラルフォーマットの場合、本ビットを設定すると、SSILRCK/SSIFS の High 期間幅が変わります。詳細は、[39.5.2 モノラルフォーマット](#)を参照してください。互換性がある通信フォーマットの場合、通信が有効になるように本ビットを指定してください。




図 39.7 シリアルデータディレイの設定

PDTA ビット (配置データアライメント選択)

配置データのアライメントを設定します。データワード長が 32 ビット (SSICR.DWL[2:0] = 110b) の設定では、PDTA ビットは無効です。

送信するときは図 39.8 を参照してください。

	トランスミッションデータ1回目	トランスミッションデータ2回目	トランスミッションデータ3回目	トランスミッションデータ4回目
	SSIFTDR			トランスミッションシフトレジスタ
DWL[2:0]	PDTA = 0 (左詰)		PDTA = 1 (右詰)	
000 (8ビット)	7 0 無効	7 0 無効	設定禁止	
	7 0 無効	7 0 無効		
	7 0 無効	7 0 無効		
	7 0 無効	7 0 無効		
001 (16ビット)	15 0 無効	15 0 無効	設定禁止	
	15 0 無効	15 0 無効		
	15 0 無効	15 0 無効		
	15 0 無効	15 0 無効		
010~100 18ビット : X = 17 20ビット : X = 19 22ビット : X = 21 24ビット : X = 23	X 0 無効	無効 X 0	X 0 無効	無効 X 0
	X 0 無効	無効 X 0	X 0 無効	無効 X 0
	X 0 無効	無効 X 0	X 0 無効	無効 X 0
	X 0 無効	無効 X 0	X 0 無効	無効 X 0
110 (32ビット)	31 0	31 0	31 0	31 0
	31 0	31 0	31 0	31 0
	31 0	31 0	31 0	31 0
	31 0	31 0	31 0	31 0
111 (設定禁止)	設定禁止			

図 39.8 送信時の配置データのアライメント

受信するときは図 39.9 を参照してください。

		トランスミッションデータ1回目	トランスミッションデータ2回目	トランスミッションデータ3回目	トランスミッションデータ4回目
DWL[2:0]	レシーブシフトレジスタ	SSIFRDR			
		PDTA = 0 (左詰)		PDTA = 1 (右詰)	
000 (8ビット)	無効	7	0	7	0
	無効	7	0	7	0
	無効	7	0	7	0
	無効	7	0	7	0
001 (16ビット)	無効	15	0	15	0
	無効	15	0	15	0
	無効	15	0	15	0
	無効	15	0	15	0
010~100 18ビット : X = 17 20ビット : X = 19 22ビット : X = 21 24ビット : X = 23	無効	X	0	X	0
	無効	X	0	X	0
	無効	X	0	X	0
	無効	X	0	X	0
110 (32ビット)	31	31	0	31	0
	31	31	0	31	0
	31	31	0	31	0
	31	31	0	31	0
111 (設定禁止)					

図 39.9 受信時の配置データのアライメント

SDTA ビット (シリアルデータディレイ選択)

シリアルデータとパディングビットの調整方法を設定します。パディングビットのない通信では、本ビットは無効です。




図 39.10 パディングビットのあるシリアルデータのアライメント設定

SPDP ビット (シリアルパディング極性選択)

パディングビットの極性を設定します。




図 39.11 パディングビット極性

LRCKP ビット (LR クロック/フレーム同期信号の初期値と極性選択)

SSILRCK/SSIFS の初期値および極性を設定します。SSIE で使用する通信フォーマットに従って設定してください。表 39.3 SSILRCK/SSIFS 端子の初期出力値と極性を参照してください。スレーブモード通信 (MST = 0) では、開始トリガのみ使用します。

SSILRCK/SSIFS 端子への LR クロック供給が停止しているときに、本ビットへ書き込んでください。LR クロック出力の詳細は、SSIOFR の LRCONT ビットについての説明を参照してください。

表 39.3 SSILRCK/SSIFS 端子の初期出力値と極性

通信フォーマット	期待初期状態	LRCKP の設定値
I ² S	High	0
モノラル	Low	1
TDM	Low	1

注. I²S、モノラル、または TDM のフォーマット間で互換性のある通信フォーマットを使用する場合、各フォーマットでの通信が有効になるようにビットを指定してください。




図 39.12 LR クロック/フレーム同期極性設定

BCKP ビット (ビットクロック極性選択)

ビットクロック極性を設定します。

AUDIO_MCK 供給が停止しているときに、本ビットへ書き込んでください。設定するタイミングの詳細は、39.4.3 FIFO コントロールレジスタ (SSIFCR) の AUCKE ビットについての説明を参照してください。

表 39.4 ビットクロック極性

通信状態	マスタ/スレーブ	タイミング	BCKP = 0	BCKP = 1
受信	スレーブ	SSILRCK/SSIFS サンプリング時	SSIBCK 立ち上がりエッジ	SSIBCK 立ち下がりエッジ
	マスタ/スレーブ	SSIRXD0/SSIDATA0 サンプリング時	SSIBCK 立ち上がりエッジ	SSIBCK 立ち下がりエッジ
送信	マスタ	SSILRCK/SSIFS 出力の変化時	SSIBCK 立ち下がりエッジ	SSIBCK 立ち上がりエッジ
	マスタ/スレーブ	SSITXD0/SSIDATA0 出力の変化時	SSIBCK 立ち下がりエッジ	SSIBCK 立ち上がりエッジ

MST ビット (マスタ有効)

マスタ/スレーブモード通信を設定します。

AUDIO_MCK 供給が停止しているときに、本ビットへ書き込んでください。設定するタイミングの詳細は、39.4.3 FIFO コントロールレジスタ (SSIFCR) の AUCKE ビットについての説明を参照してください。

SWL[2:0] ビット (システムワード長選択)

1つのシステムワードでのビット数を設定します。パディングビットが、DWL[2:0] で設定したデータワード1つごとに送受信されます。詳細は、表 39.11 を参照してください。

SSILRCK/SSIFS 端子への LR クロック供給が停止しているときに、本ビットへ書き込んでください。LR クロック出力の詳細は、39.4.7 オーディオフォーマットレジスタ (SSIOFR) の LRCONT ビットについての説明を参照してください。

DWL[2:0] ビット (データワード長選択)

1つのデータワードのビット数を設定します。データワード長 (データワードごとのビット数) は、システムワード長 (システムワードごとのビット数) を超えないようにしてください。詳細は、表 39.11 を参照してください。

FRM[1:0] ビット (フレームワード数選択)

各通信フォーマットでのフレームワード数を設定します。

SSILRCK/SSIFS 端子への LR クロック供給が停止しているときに、本ビットへ書き込んでください。LR クロック出力の詳細は、SSIOFR の LRCONT ビットについての説明を参照してください。




図 39.13 フレームワード数

I IEN ビット (アイドルモード割り込み出力許可)

アイドルモード割り込み出力を許可/禁止します。本ビットを有効にする (1 にする) と、SSISR.IIRQ = 1 の立ち上がりエッジで割り込みを出力します。SSISR.IIRQ = 1 のときに本ビットを 0 から 1 へ変更した場合も、割り込みを出力します。

ROIEN ビット (受信オーバーフロー割り込み出力許可)

受信オーバーフロー割り込み出力を許可/禁止します。本ビットを有効にする (1 にする) と、SSISR.ROI RQ = 1 の立ち上がりエッジで割り込みを出力します。SSISR.ROI RQ = 1 のときに本ビットを 0 から 1 へ変更した場合も、割り込みを出力します。

RUIEN ビット (受信アンダーフロー割り込み出力許可)

受信アンダーフロー割り込み出力を許可/禁止します。本ビットを有効にする (1 にする) と、SSISR.RUI RQ = 1 の立ち上がりエッジで割り込みを出力します。SSISR.RUI RQ = 1 のときに本ビットを 0 から 1 へ変更した場合も、割り込みを出力します。

TOIEN ビット (送信オーバーフロー割り込み出力許可)

送信オーバーフロー割り込み出力を許可/禁止します。本ビットを有効にする (1 にする) と、SSISR.TOI RQ = 1 の立ち上がりエッジで割り込みを出力します。SSISR.TOI RQ = 1 のときに本ビットを 0 から 1 へ変更した場合も、割り込みを出力します。

TUIEN ビット (送信アンダーフロー割り込み出力許可)

送信アンダーフロー割り込み出力を許可/禁止します。本ビットを有効にする (1 にする) と、SSISR.TUIRQ = 1 の立ち上がりエッジで割り込みを出力します。SSISR.TUIRQ = 1 のときに本ビットを 0 から 1 へ変更した場合も、割り込みを出力します。

CKS ビット (マスタモード通信のオーディオクロック選択)

マスタモード通信 (MST = 1) で、オーディオクロックを設定します。スレーブモード通信 (MST = 0) では、本ビットに設定しても無効です。

AUDIO_MCK 供給が停止しているときに、本ビットへ書き込んでください。設定するタイミングの詳細は、SSIFCR の AUCKE ビットについての説明を参照してください。

39.4.2 ステータスレジスタ (SSISR)

アドレス SSIE0.SSISR4004 E004h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	TUIRQ	TOIRQ	RUIRQ	ROIRQ	IIRQ	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b24-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b25	IIRQ	アイドルモードステータスフラグ	0: 通信状態 1: アイドル状態	R
b26	ROIRQ	受信オーバーフローエラーステータスフラグ	0: 受信オーバーフローエラーの発生なし 1: 受信オーバーフローエラーの発生あり	R/W
b27	RUIRQ	受信アンダーフローエラーステータスフラグ	0: 受信アンダーフローエラーの発生なし 1: 受信アンダーフローエラーの発生あり	R/W
b28	TOIRQ	送信オーバーフローエラーステータスフラグ	0: 送信オーバーフローエラーの発生なし 1: 送信オーバーフローエラーの発生あり	R/W
b29	TUIRQ	送信アンダーフローエラーステータスフラグ	0: 送信アンダーフローエラーの発生なし 1: 送信アンダーフローエラーの発生あり	R/W
b31-b30	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

本レジスタは、SSIE の動作状態を示すステータスフラグで構成されます。

IIRQ ビット (アイドルモードステータスフラグ)

アイドル状態を示すステータスフラグです。SSIE が、アイドル状態にあるか通信状態にあるかを示します。

詳細は、[図 39.14](#) および [図 39.15](#) を参照してください。




図 39.14 IIRQ 設定タイミング (送信)

- トランスミッタ (送信専用)

[0 になる条件]

送信が許可されている場合 (SSICR.TEN = 1 かつ SSICR.REN = 0) に、送信フレームの送信データが SSIFTDR レジスタに書き込まれ、開始トリガが SSILRCK/SSIFS 信号によって生成されたとき

[0 になるタイミング]

0 になる条件である開始トリガの生成から、「SSIBCK 1 サイクル + PCLKB 2 サイクル」が経過したとき

[1 になる条件]

送信と受信が禁止されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 0) に、1 つのフレームの送信が完了したとき

[1 になるタイミング]

1 になる条件である送信の終了 (フレーム境界) から、PCLKB の 2 サイクルが経過したとき




図 39.15 IIRQ 設定タイミング (受信)

- レシーバ (受信専用)

[0 になる条件]

受信が許可されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 01) に、開始トリガが SSILRCK/SSIFS 信号によって生成されたとき

[0 になるタイミング]

0 になる条件である開始トリガの生成から、「SSIBCK 1 サイクル + PCLKB 2 サイクル」が経過したとき

[1 になる条件]

送信と受信が禁止されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 0) に、1 つのフレームの受信が完了したとき

[1 になるタイミング]

1 になる条件である受信の終了 (フレーム境界) から、PCLKB の 2 サイクルが経過したとき

- トランシーバ (送信および受信)

[0 になる条件]

送信と受信が許可されている場合 (SSICR.TEN = 1 かつ SSICR.REN = 1) に、送信フレームの送信データが SSIFTD0 レジスタに書き込まれ、開始トリガが SSILRCK/SSIFS 信号によって生成されたとき

[0 になるタイミング]

0 になる条件である開始トリガの生成から、「SSIBCK 1 サイクル + PCLKB 2 サイクル」が経過したとき

[1 になる条件]

送信と受信が禁止されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 0) に、1 つのフレームの送信が完了したとき

[1 になるタイミング]

1 になる条件である送信の終了（フレーム境界）から、PCLKB の 2 サイクルが経過したとき

ROIRQ ビット（受信オーバーフローエラーステータスフラグ）

受信オーバーフローエラーを示すステータスフラグです。本フラグは自動判定により設定されますが、レジスタアクセスによるフラグクリアが必要です。要求レートより高いレートで受信データが供給されたことを示します。受信シフトレジスタから、受信オーバーフローエラーが発生した SSIFRDR へは、データは転送されません。オーバーフローエラーから回復する手順は、[39.8.6 エラー処理](#)を参照してください。本フラグは、受信 FIFO データレジスタリセット（SSIFCR.RFRST）ではクリアできません。

[1 と 0 の優先順位]

1 が優先されます。（注 1）

[0 になる条件]

下記のいずれかの操作を行ったとき

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき（注 2）
2. 通信を許可したとき（SSICR.REN を 0 から 1 に変更）

[0 になるタイミング]

前述の 0 になる条件に対応して 0 になるタイミング

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき（[図 39.19](#) に示すタイミングと同じ）
2. SSICR.REN に 1 を書き込んでから PCLKB の 1 サイクルが経過したとき（注 3）

- 注 1. 本ビットは、ソフトウェアリセット（SSIFCR.SSIRST = 1）によってクリアします。ソフトウェアリセットは、前述したすべての 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット（SSIFCR.SSIRST = 1）を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - SSICR.REN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき
- 注 3. 通信を許可した後（SSICR.REN ビットを 0 から 1 に変更）、受信エラーフラグ（SSISR レジスタの RUIRQ および ROIRQ）はクリアされます。ただし、SSISR レジスタが継続して読み出されると、受信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

[1 になる条件]

SSIFRDR がフルの状態でのデータの受信が完了したとき

[1 になるタイミング]

受信が完了した後に、PCLKB の 3 サイクルが経過したとき




図 39.16 ROIRQ 設定タイミング

RUIRQ ビット (受信アンダーフローエラーステータスフラグ)

受信アンダーフローエラーを示すステータスフラグです。本フラグは自動判定により設定されますが、レジスタアクセスによるフラグクリアが必要です。SSIFRDR が空の状態を読み出されたことを示します。受信アンダーフローエラーが発生した SSIFRDR から読み出されたデータは、無効です。エラーから回復する手順は、[39.8.6 エラー処理](#)を参照してください。本フラグは、受信 FIFO データレジスタリセット (SSIFCR.RFRST) ではクリアできません。なお、受信 FIFO データレジスタをリセット (SSIFCR.RFRST を 1 にする) して SSIFRDR レジスタを読み出しても、本フラグは設定できません。

[1 と 0 の優先順位]

1 が優先されます。(注 1)

[0 になる条件]

下記のいずれかの操作を行ったとき

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき (注 2)
2. 通信を許可したとき (SSICR.REN を 0 から 1 に変更)

[0 になるタイミング]

前述の 0 になる条件に対応して 0 になるタイミング

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき (図 39.19 に示すタイミングと同じ)
2. SSICR.REN に 1 を書き込んでから PCLKB の 1 サイクルが経過したとき (注 3)

注 1. 本ビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) によってクリアします。ソフトウェアリセットは、前述したすべての 0 になる条件より優先されます。

注 2. - 本ビットから 1 を読み出した後、以下 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
 - ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき

- SSICR.REN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき

注 3. 通信を許可した後 (SSICR.REN ビットを 0 から 1 に変更)、受信エラーフラグ (SSISR レジスタの RUIRQ および ROIRQ) はクリアされます。ただし、SSISR レジスタが継続して読み出されると、受信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

[1 になる条件]

SSIFRDR が空の状態を読み出したとき

[1 になるタイミング]

SSIFRDR からの読み出しが完了したとき。図 39.17 を参照してください。




図 39.17 RUIRQ 設定タイミング

TOIRQ ビット (送信オーバーフローエラーステータスフラグ)

送信オーバーフローエラーを示すステータスフラグです。本フラグは自動判定により設定されますが、レジスタアクセスによるフラグクリアが必要です。SSIFTDR レジスタがデータフルのときに、SSIFTDR レジスタヘータを書き込みしたことを示します。送信オーバーフローの原因となったデータ書き込みは、無視されます。オーバーフローエラーから回復する手順は、[39.8.6 エラー処理](#)を参照してください。本フラグは、送信 FIFO データレジスタリセット (SSIFCR.TFRST) ではクリアできません。

[1 と 0 の優先順位]

1 が優先されます。(注 1)

[0 になる条件]

下記のいずれかの操作を行ったとき

- (1) 本ビットから 1 を読み出した後に、0 を書き込んだとき (注 2)
- (2) 通信を許可したとき (SSICR.TEN を 0 から 1 に変更)

[0 になるタイミング]

前述の 0 になる条件に対応して 0 になるタイミング

- (1) 本ビットから 1 を読み出した後に、0 を書き込んだとき (図 39.19 に示すタイミングと同じ)
- (2) SSICR.TEN に 1 を書き込んでから PCLKB の 1 サイクルが経過したとき (注 3)

- 注 1. 本ビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) によってクリアします。ソフトウェアリセットは、前述したすべての 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - SSICR.TEN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき
- 注 3. 通信を許可した後 (SSICR.TEN ビットを 0 から 1 に変更)、送信エラーフラグ (SSISR レジスタの TOIRQ および TUIRQ) はクリアされます。ただし、SSISR レジスタが継続して読み出されると、送信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

[1 になる条件]

SSIFTDR レジスタがデータフルのときに、SSIFTDR レジスタヘータを書き込みしたことを示します。

[1 になるタイミング]

SSIFTDR への書き込みが完了したとき。詳細は、[図 39.18](#) を参照してください。




図 39.18 TOIRQ 設定タイミング

TUIRQ ビット (送信アンダーフローエラーステータスフラグ)

送信アンダーフローエラーを示すステータスフラグです。本フラグは自動判定により設定されますが、レジスタアクセスによるフラグクリアが必要です。フレームに必要なシリアルデータの SSIFTDR への書き込みが、フレームの送信に追いつかなかったことを示します。設定されたフラグをクリアしても、SSITXD0/SSIDATA0 出力は 0 のままです。送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたデータを、SSITXD0/SSIDATA0 端子へ出力するには、[図 39.56](#) の通信停止の手順、および [図 39.57](#) のエラー処理手順に従ってください。エラーから回復する手順は、[39.8.6 エラー処理](#) を参照してください。本フラグは、送信 FIFO データレジスタリセット (SSIFCR.TFRST 信号) ではクリアできません。

[1 と 0 の優先順位]

1 が優先されます。(注 1)

[0 になる条件]

下記のいずれかの操作を行ったとき

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき (注 2)
2. 通信を許可したとき (SSICR.TEN を 0 から 1 に変更)

[0 になるタイミング]

前述の 0 になる条件に対応して 0 になるタイミング

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき
2. SSICR.TEN に 1 を書き込んでから PCLKB の 1 サイクルが経過したとき (注 3)




図 39.19 TUIRQ クリアタイミング

- 注 1. 本ビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) によってクリアします。ソフトウェアリセットは、前述したすべての 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - SSICR.TEN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき
- 注 3. 通信を許可した後 (SSICR.TEN ビットを 0 から 1 に変更)、送信エラーフラグ (SSISR レジスタの TOIRQ および TUIRQ) はクリアされます。ただし、SSISR レジスタが継続して読み出されると、送信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

[1 になる条件]

フレーム境界を越えて通信が継続する場合に、次のフレームに必要な送信データが SSIFTDR に書き込みされなかったとき。詳細は、[図 39.20](#) および [図 39.21](#) を参照してください。

[1 になるタイミング]

フレーム境界から PCLKB の 3 サイクルが経過したとき。詳細は、[図 39.20](#) を参照してください。




図 39.20 TUIRQ 設定タイミング (通信が継続する場合)




図 39.21 TUIRQ 設定タイミング (通信が停止する場合)

39.4.3 FIFO コントロールレジスタ (SSIFCR)

アドレス SSIE0.SSIFCR4004 E010h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	AUCKE	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SSIRST
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	BSW	—	—	—	—	—	—	—	TIE	RIE	TFRST	RFRST
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	RFRST	受信FIFOデータレジスタリセット(注1)	0: 受信データFIFOリセットを解除 1: 受信データFIFOリセットを設定	R/W
b1	TFRST	送信FIFOデータレジスタリセット(注1)	0: 送信データFIFOリセットを解除 1: 送信データFIFOリセットを設定	R/W
b2	RIE	受信データフル割り込み出力許可	0: 受信データフル割り込み禁止 1: 受信データフル割り込み許可	R/W
b3	TIE	送信データエンプティ割り込み出力許可	0: 送信データエンプティ割り込み禁止 1: 送信データエンプティ割り込み許可	R/W
b10-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11	BSW	バイトスワップ許可(注1)	0: バイトスワップ禁止 1: バイトスワップ許可	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	SSIRST	ソフトウェアリセット	0: ソフトウェアリセットを解除 1: ソフトウェアリセットを設定	R/W
b30-b17	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31	AUCKE	マスターモード通信時にAUDIO_MCK許可(注1)	0: AUDIO_MCK供給を禁止 1: AUDIO_MCK供給を許可	R/W

注 1. SSIE が通信状態 (SSISR.IIRQ = 0) のとき、本ビットへ書き込みしないでください。ビットを書き換えた場合、変更後の動作は予測できません。

本レジスタは、ソフトウェアリセット、バイトスワップ、および割り込み要求の許可/禁止を設定します。

RFRST ビット (受信 FIFO データレジスタリセット)

受信 FIFO データレジスタ (SSIFRDR) のソフトウェアリセットを設定します。1 を書き込むと、SSIFRDR の内部状態を初期化します。本ビットへの書き込みによりソフトウェアリセットを行うレジスタビットを、表 39.5 に網掛けで示します。本ビットは設定すると自動的にクリアされないため、0 を書き込んでソフトウェアリセットからレジスタビットを解放してください。0 を書き込んだ後、本ビットが 0 になっていることを確認してから次の手順を開始してください。

本ビットは、SSIRST ビットによるソフトウェアリセットの対象です。SSIRST ビットでのソフトウェアリセットは、本ビットでのリセットより優先されるため、SSIRST ビットが設定されている場合、本ビットの設定は無視されます。

表 39.5 RFRST ビットによるソフトウェアリセットを行うレジスタビット

シンボル	アドレス (BASE+)	+0								+1									
		31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16		
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0		
SSICR	00h	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	IEN	—	FRM[1:0]			DWL[2:0]			SWL[2:0]		
		+2	—	MS T	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]						MU EN	—	TEN
SSISR	04h	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIRQ	—	—	—	—	—	—	—	—		
		+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
SSIFCR	10h	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST		
		+2	—	—	—	—	BS W	—	—	—	—	—	—	—	TIE	RIE	TFR ST	RFR ST	
SSIFSR	14h	+0	—	—	TDC[5:0]					—	—	—	—	—	—	—	TDE		
		+2	—	—	RDC[5:0]					—	—	—	—	—	—	—	RDF		
SSIFTDR	18h	+0	SSIFTDR[31:16]																
		+2	SSIFTDR[15:0]																
SSIFRDR	1ch	+0	SSIFRDR[31:16]																
		+2	SSIFRDR[15:0]																
SSIOFR	20h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
		+2	—	—	—	—	—	—	BCK AST P	LRC ON T	—	—	—	—	—	—	OMOD[1:0]		
SSISCR	24h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
		+2	—	—	—	TDES[4:0]					—	—	—	RDFS[4:0]					

TFRST ビット (送信 FIFO データレジスタリセット)

送信 FIFO データレジスタ (SSIFTDR) のソフトウェアリセットを設定します。1 を書き込むと、SSIFTDR の内部状態を初期化します。本ビットへの書き込みによりソフトウェアリセットを行うレジスタビットを、表 39.6 に網掛けで示します。本ビットは設定すると自動的にクリアされないため、0 を書き込んでソフトウェアリセットからレジスタビットを解放してください。0 を書き込んだ後、本ビットが 0 になっていることを確認してから次の手順を開始してください。

本ビットは、SSIRST ビットによるソフトウェアリセットの対象です。SSIRST ビットでのソフトウェアリセットは、本ビットでのリセットより優先されるため、SSIRST ビットが設定されている場合、本ビットの設定は無視されます。

表 39.6 TFRST ビットによるソフトウェアリセットを行うレジスタビット

シンボル	アドレス (BASE+)	+0								+1							
		31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
		15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSICR	00h	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	I IEN	—	FRM[1:0]	DWL[2:0]			SWL[2:0]		
	+2	—	MS T	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]			MU EN	—	TEN	RE N	
SSISR	04h	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIRQ	—	—	—	—	—	—	—	—
	+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
SSIFCR	10h	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST
	+2	—	—	—	—	BS W	—	—	—	—	—	—	—	—	TIE	RIE	TFR ST
SSIFSR	14h	+0	—	—	TDC[5:0]					—	—	—	—	—	—	—	TDE
	+2	—	—	RDC[5:0]					—	—	—	—	—	—	—	—	—
SSIFTDR	18h	+0	SSIFTDR[31:16]														
	+2	SSIFTDR[15:0]															
SSIFRDR	1ch	+0	SSIFRDR[31:16]														
	+2	SSIFRDR[15:0]															
SSIOFR	20h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	+2	—	—	—	—	—	—	BCK AST P	LRC ON T	—	—	—	—	—	—	—	OMOD[1:0]
SSISCR	24h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	+2	—	—	—	TDES[4:0]					—	—	—	RDFS[4:0]				

RIE ビット (受信データフル割り込み出力許可)

受信データフル割り込みの出力を許可/禁止します。受信データフル割り込みは、受信 FIFO データレジスタからの読み出しを開始するための割り込みとして使用してください。受信データフル割り込みの設定条件 (1 になる条件) を指定してから (SSISCR.RDFS[4:0] ビットを使用)、本ビットに 1 を書き込んでください。図 39.22 に、受信データフル割り込み発生タイミングを示します。




図 39.22 受信データフル割り込みのタイミング

TIE ビット (送信データエンプティ割り込み出力許可)

送信データエンプティ割り込みの出力を許可/禁止します。送信データエンプティ割り込みは、送信 FIFO データレジスタへの書き込みを開始するための割り込みとして使用してください。送信データエンプティ割り込みの設定条件 (1 になる条件) を指定してから (SSISCR.TDES[4:0] ビットを使用)、本ビットに 1 を書き込んでください。図 39.23 に、送信データエンプティ割り込み発生タイミングを示します。




図 39.23 送信データエンプティ割り込みのタイミング

BSW ビット (バイトスワップ許可)

送信 FIFO データレジスタ (SSIFTDR) および受信 FIFO データレジスタ (SSIFRDR) について、レジスタアクセスのバイトスワップを許可/禁止します。本ビットは、SSIFTDR および SSIFRDR への 16 ビットアクセスまたは 32 ビットアクセスでのみ有効です。詳細は、図 39.24 を参照してください。




図 39.24 バイトスワップの動作例

SSIRST ビット (ソフトウェアリセット)

SSIE のソフトウェアリセットを設定します。1 を書き込むと、SSIE の内部状態を初期化します。本ビットへの書き込みによりソフトウェアリセットを行うレジスタビットを、表 39.7 に網掛けで示します。本ビットは設定すると自動的にクリアされないため、0 を書き込んでソフトウェアリセットからレジスタビットを解放してください。0 を書き込んだ後、本ビットが 0 になっていることを確認してから次の手順を開始してください。

SSIE の通信をすぐに停止するには、周辺機能をオフにしてから本ビットに 1 を書き込んでください。ビットクロックとは関係なく、ソフトウェアリセットによる初期化が行われます。

表 39.7 SSIRSTビットによるソフトウェアリセットを行うレジスタビット

シンボル	アドレス (BASE+)		+0								+1								
			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	
			15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
SSICR	00h	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	IEN	—	FRM[1:0]			DWL[2:0]			SWL[2:0]		
		+2	—	MS T	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]			MU EN	—	TEN	RE N		
SSISR	04h	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIRQ	—	—	—	—	—	—	—	—		
		+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
SSIFCR	10h	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST		
		+2	—	—	—	—	BS W	—	—	—	—	—	—	—	TIE	RIE	TFR ST	RFR ST	
SSIFSR	14h	+0	—	—	TDC[5:0]					—	—	—	—	—	—	—	TDE		
		+2	—	—	RDC[5:0]					—	—	—	—	—	—	—	RDF		
SSIFTDR	18h	+0	SSIFTDR[31:16]																
		+2	SSIFTDR[15:0]																
SSIFRDR	1ch	+0	SSIFRDR[31:16]																
		+2	SSIFRDR[15:0]																
SSIOFR	20h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
		+2	—	—	—	—	—	—	BCK AST P	LRC ON T	—	—	—	—	—	—	—	OMOD[1:0]	
SSISCR	24h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—		
		+2	—	—	—	TDES[4:0]					—	—	—	RDFS[4:0]					

AUCKE ビット (マスタモード通信時に AUDIO_MCK 許可)

マスタモード通信 (MST=1) のとき、AUDIO_MCK 供給を許可/禁止します。

AUDIO_MCK に関連する設定を指定してから (SSICR レジスタの CKS、MST、BCKP、および CKDV ビットを使用)、本ビットを変更してください。




図 39.25 AUDIO_MCK の停止/再開

注. スレーブモード通信 (SSICR.MST=0) では、SSIBCK 供給が必要です。マスタ側で BCK を停止するには、SSIE がアイドル状態 (SSISR.IIRQ=1) であることを確認してください。SSIE がアイドル状態になる前に BCK が停止した場合、[図 39.52](#) の通信開始手順に従うか、あるいは、[図 39.58](#) の通信再開の手順に従ってアイドル状態になるまで待機してください。マスタモード通信 (SSICR.MST=1) では、SSIE はオーディオクロック (AUDIO_MCK) と連携して動作します。SSIE を完全に停止するには、SSIE がアイドル状態 (SSISR.IIRQ=1) であることを確認してから、SSIFCR.AUCKE に 0 を書き込んでください。アイドル状態になる前に SSIFCR.AUCKE へ 0 を書き込んだときは、[図 39.52](#) の通信開始手順に従ってください。

[図 39.26](#) および [図 39.27](#) に、本ビットを 1 にしてから SSIBCK 端子出力までの間の、信号動作のタイミングを示します。




図 39.26 システムリセットからマスタモード通信開始までの動作のタイミング図




図 39.27 通信停止からマスタモード通信開始までの動作のタイミング図

注 . AUDIO_MCK 供給が停止した場合、SSIBCK 端子の値は保持されます。そのため、SSIBCK 信号は High の状態で停止する可能性があります。

39.4.4 FIFO ステータスレジスタ (SSIFSR)

アドレス SSIE0.SSIFSR4004 E014h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16			
—	—	TDC[5:0]										—	—	—	—	—	—	TDE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1		
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0			
—	—	RDC[5:0]										—	—	—	—	—	—	RDF
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

ビット	シンボル	ビット名	機能	R/W
b0	RDF	受信データフルフラグ	0 : SSIFRDRの受信データのサイズが、SSISCR.RDFS[4:0]の値以下 1 : SSIFRDRの受信データのサイズが、SSISCR.RDFS[4:0] + 1の値以上	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13-b8	RDC[5:0]	受信FIFO有効データ数	受信FIFOデータレジスタに保存されている有効データ数を表示	R
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b16	TDE	送信データエンプティフラグ	0 : SSIFTDRの空きが、SSISCR.TDES[4:0]の値以下 1 : SSIFTDRの空きが、SSISCR.TDES[4:0] + 1の値以上	R/W
b23-b17	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b29-b24	TDC[5:0]	送信FIFO有効データ数	送信FIFOデータレジスタに保存されている有効データ数を表示	R
b31-b30	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

本レジスタは、送信 FIFO データレジスタおよび受信 FIFO データレジスタのステータスを示すステータスフラグで構成されます。

RDF ビット (受信データフルフラグ)

受信 FIFO データレジスタ (SSIFRDR) に、SSISCR.RDFS[4:0] ビット + 1 の値以上の未読の受信データがあることを示します。本フラグは自動判定により設定されますが、レジスタアクセスによるフラグクリアが必要です。

[1 と 0 の優先順位]

0 が優先されます。

[0 になる条件]

下記 2 つのうちいずれかのとき (注 1)

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき (CPU 動作) (注 2)
2. DTC および DMAC を使用した割り込みルーチンによる、SSIFRDR からのデータ読み出しの最終アクセスのとき (DTC/DMAC 動作)

[0 になるタイミング]

前述の 0 になる条件に対応して 0 になるタイミング

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき (図 39.19 に示すタイミングと同じ)
2. DTC および DMAC を使用した割り込みルーチンによる、SSIFRDR からのデータ読み出しの最終アクセス命令が発行された PCLKB サイクルの後

注 1. 本ビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) および受信 FIFO データレジスタリセット (SSIFCR.RFRST = 1) によってクリアします。上述のクリア条件に加えて、ソフトウェアリセットおよび受信 FIFO データレジスタリセットもリセット条件として適用されます。

注2. 本ビットから 1 を読み出した後、以下 4 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。

- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
- 受信 FIFO データレジスタリセット (SSIFCR.RFRST = 1) を行ったとき
- 1 を読み出した後、0 の書き込みが完了したとき
- DTC および DMAC を使用した割り込みルーチンによる、SSIFRDR からのデータ読み出しの最終アクセスを行ったとき

[1 になる条件]

SSIFRDR に、SSISCR.RDFS[4:0] ビット + 1 の値以上のデータがあるとき

[1 になるタイミング]

SSIFRDR で SSISCR.RDFS[4:0] ビット + 1 の値以上のデータとなった場合の、シフトレジスタからの転送が完了したとき




図 39.28 RDF の設定およびクリアのタイミング図

RDC[5:0] ビット (受信 FIFO 有効データ数)

受信 FIFO データレジスタ (SSIFRDR) に格納された有効なデータ数を示します。本フラグが 0h の場合、受信データはありません。20h の場合、レジスタは受信データフルで空きはありません。

TDE ビット (送信データエンプティフラグ)

送信 FIFO データレジスタ (SSIFTDR) に、SSISCR.TDES ビット + 1 の値以上の空きがあることを示します。本フラグは自動判定により設定されますが、レジスタアクセスによるフラグクリアが必要です。

[1 と 0 の優先順位]

0 が優先されます。(注 1)

[0 になる条件]

下記 2 つのうちいずれかのとき

1. 本ビットから 1 を読み出した後に、0 を書き込んだとき (CPU 動作) (注 2)
2. DTC および DMAC を使用した割り込みルーチンによる、SSIFTDR へのデータ書き込みの最終アクセスのとき (DTC/DMAC 動作)

[0 になるタイミング]

前述の 0 になる条件に対応して 0 になるタイミング

(1) 本ビットから 1 を読み出した後に、0 を書き込んだとき (図 39.19 に示すタイミングと同じ)

(2) DTC および DMAC を使用した割り込みルーチンによる、SSIFTDR へのデータ書き込みの最終アクセスのとき (DTC/DMAC 動作)

- 注 1. 本ビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) および送信 FIFO データレジスタリセット (SSIFCR.TFRST = 1) によってクリアします。ソフトウェアリセットおよび送信 FIFO データレジスタリセットは、前述したすべての 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下 4 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 送信 FIFO データレジスタリセット (SSIFCR.TFRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - DTC および DMAC を使用した割り込みルーチンによる、SSIFTDR へのデータ書き込みの最終アクセスを行ったとき
- [1 になる条件]

SSIFTDR に、SSIFCR.TTRG ビット + 1 の値以上の空きがあるとき

[1 になるタイミング]

PCLKB で動作しており、SSIFTDR に「SSISCR.TDES[4:0] ビットで設定したサイズ + 1」以上の空きがあるとき




図 39.29 TDE の設定およびクリアのタイミング図

TDC[5:0] ビット (送信 FIFO 有効データ数)

送信 FIFO データレジスタ (SSIFTDR) に格納された有効なデータ数を示します。本フラグが 0h の場合、送信データはありません。20h の場合、データを書き込みできる空きはありません。

39.4.5 送信 FIFO データレジスタ (SSIFTDR)

アドレス SSIE0.SSIFTDR4004 E018h



ビット	シンボル	ビット名	機能	R/W
b31-b0	SSIFTDR[31:0]	送信FIFOデータ	送信FIFOデータ	W

シリアル送信するデータを格納します。本レジスタを読み出すとき、0 が返されます。

本レジスタで送信するときは、本レジスタへの書き込みを、送信データエンプティ割り込みにより開始される DTC/DMAC 動作として指定してください。通信対象のデータワード長に対応した本レジスタへのアクセスサイズは、表 39.8 で確認してください。

表 39.8 FIFO データへのレジスタアクセス制限

アクセスサイズ		バイト	ハーフワード	ワード
SSICR.DWL[2:0]	データワード長			
000b	8	○	—	—
001b	16	—	○	—
010b	18	—	—	○
011b	20	—	—	○
100b	22	—	—	○
101b	24	—	—	○
110b	32	—	—	○
111b	設定禁止	—	—	—

図 39.30 に、送信 FIFO データレジスタへのレジスタアクセスを示します。




図 39.30 送信 FIFO データレジスタへのレジスタアクセス例

図 39.31 に、送信 FIFO データレジスタおよび送信シフトレジスタの構成と動作例を示します。FIFO レジスタにデータを格納するための構成であり、通信とは関係ありません。





図 39.31 送信 FIFO データレジスタと送信シフトレジスタの構成および FIFO 動作例

39.4.6 受信 FIFO データレジスタ (SSIFRDR)

アドレス SSIE0.SSIFRDR4004 E01Ch



ビット	シンボル	ビット名	機能	R/W
b31-b0	SSIFRDR[31:0]	受信FIFOデータ	受信FIFOデータ	R

本レジスタで受信するときは、本レジスタからの読み出しを、受信データフル割り込みにより開始される DTC/DMAC 動作として指定してください。通信対象のデータワード長に対応した本レジスタへのアクセスサイズは、表 39.8 で確認してください。

受信 FIFO データレジスタへのレジスタアクセスは、送信 FIFO データレジスタへのレジスタアクセスの場合と同様です。

図 39.32 に、受信 FIFO データレジスタおよび受信シフトレジスタの構成と動作例を示します。




図 39.32 受信 FIFO データレジスタと受信シフトレジスタの構成および FIFO 動作例

39.4.7 オーディオフォーマットレジスタ (SSIOFR)

アドレス SSIE0.SSIOFR4004 E020h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	BCKAS TP	LRCON T	—	—	—	—	—	—	—	OMOD[1:0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	OMOD[1:0]	オーディオフォーマット選択 (注3) (注4)	b1 b0 0 0 : I ² S フォーマット 0 1 : TDM フォーマット 1 0 : モノラルフォーマット 1 1 : 設定禁止	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	LRCONT	LRCK/FS継続の許可/禁止 (注1) (注2)	0 : LRCK/FS 継続禁止 1 : LRCK/FS 継続許可	R/W
b9	BCKASTP	BCK出力停止の許可/禁止 (アイドル状態の場合) (注1) (注2)	0 : SSIBCK 端子へ BCK を常に出力 1 : SSIBCK 端子への BCK 出力を自動制御	R/W
b31-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

- 注 1. マスタモード通信時 (SSICR.MST = 1) のみ有効です。スレーブモード通信時 (SSICR.MST = 0) は、設定しても無効です。
 注 2. BCKASTP ビットと LRCONT ビットは、同時に 1 にしないでください。
 注 3. SSIE の通信時 (SSISR.IIRQ = 0) は、書き込みしないでください。ビットを書き換えた場合、変更後の動作は予測できません。
 注 4. 相手側デバイスと SSIE 間で、通信フォーマットに互換性がある場合、そのデバイスとの通信が可能になるような通信フォーマットを指定して使用してください。

本レジスタは、オーディオフォーマットを設定するために使用します (通信フォーマット、LR クロック / フレーム同期継続モード、および BCK 出力停止の設定を含む)。

OMOD[1:0] ビット (オーディオフォーマット選択)

オーディオフォーマットを設定します。SSILRCK/SSIFS 端子への LR クロック供給が停止しているときに、本ビットへ書き込んでください。LR クロック出力の詳細は、39.4.7 の LRCONT ビットについての説明を参照してください。

LRCONT ビット (LRCK/FS 継続の許可/禁止)

マスタモード通信 (SSICR.MST = 1) かつアイドル状態 (SSISR.IIRQ = 1) のとき、SSILRCK/SSIFS 端子からの出力を許可/禁止します。

アイドル状態のときでも、マスタモード (SSICR.MST = 1) で本ビットを 1 にした場合 (LR クロック / フレーム同期継続を許可)、SSILRCK/SSIFS 端子からの信号出力が可能です。




図 39.33 LR クロック/フレーム同期継続の動作例

BCKASTP ビット (BCK 出力停止の許可/禁止 (アイドル状態の場合))

図 39.34 および図 39.35 に示したマスターモード通信 (SSICR.MST = 1) で、SSIBCK 端子への BCK 出力機能をオン/オフにします。

本ビットの値を変更する場合は、使用する通信フォーマットを設定してからにしてください。

本ビットの使用方法は、以下のとおりです。

本ビットに 0 を書き込んでから通信を開始してください。通信中に、本ビットに 1 を書き込んでください。これにより、SSIBCK 端子へのビットクロック出力は、通信が停止したときに自動的に停止します。通信を再開するには、SSIE をアイドル状態にして (SSICR.IIRQ = 1)、AUDIO_MCK 供給を許可 (SSIFCR.AUCKE = 1) してから本ビットに 0 を書き込んでください。

マスターモード通信 (SSICR.MST = 1) かつアイドル状態 (SSICR.IIRQ = 1) のとき：

表 39.9 BCKASTP ビットステータスおよび SSIBCK 端子出力

BCKASTP ビット	SSIBCK 端子出力ステータス
0	出力
1	停止

注．相手側デバイス (スレーブ側) が、通信前および通信中に SSIBCK 端子からのクロック出力を要求するとき、BCKASTP ビットは使用できません。この場合、通信が終了してから本ビットでクロックを停止してください。クロック停止機能の許可タイミングの詳細は、図 39.34 を参照してください。




図 39.34 BCKASTP ビットの動作例 (アイドル状態の場合)

マスタモード通信 (SSICR.MST = 1) かつ BCK 出力停止機能が許可されているとき (BCKASTP = 1) :
 SSIBCK 端子への BCK 出力の詳細は、以下のとおりです。

出力開始タイミング : LR クロック / フレーム同期信号が有効な値に変換されたときに有効エッジが生成されるよう、BCK は適切なタイミングで出力されます。

出力停止タイミング : フレーム境界の 1 ~ 1.5 クロックサイクル後

それぞれのタイミングの詳細は、[図 39.35](#) のタイミング図を参照してください。




図 39.35 BCKASTP ビットの動作例 (BCKASTP = 1 での通信動作の場合)

39.4.8 ステータスコントロールレジスタ (SSISCR)

アドレス SSIE0.SSISCR4004 E024h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	TDES[4:0]				—	—	—	RDFS[4:0]					
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	RDFS[4:0]	RDF 設定条件選択 (注1)	b4 b0 0 0 0 0 0 : SSIFRDR のデータサイズが1段以上 0 0 0 0 1 : SSIFRDR のデータサイズが2段以上 : 1 1 1 1 0 : SSIFRDR のデータサイズが31段以上 1 1 1 1 1 : SSIFRDR のデータサイズが32段以上	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b12-b8	TDES[4:0]	TDE 設定条件選択 (注1)	b12 b8 0 0 0 0 0 : SSIFTDR の空きが1段以上 0 0 0 0 1 : SSIFTDR の空きが2段以上 : 1 1 1 1 0 : SSIFTDR の空きが31段以上 1 1 1 1 1 : SSIFTDR の空きが32段以上	R/W
b31-b13	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SSIE が通信状態 (SSISR.IIRQ = 0) のとき、本ビットへ書き込みしないでください。通信状態で書き込んだ場合、書き込み後の動作は保証されません。

RDFS[4:0] ビット (RDF 設定条件選択)

受信データフルフラグ (RDF) の設定条件 (1 になる条件) を設定します。

TDES[4:0] ビット (TDE 設定条件選択)

送信データエンptyフラグ (TDE) の設定条件 (1 になる条件) を設定します。

39.5 通信フォーマット

SSIEでは、3つの通信フォーマットをサポートしています。表 39.10 に、使用できる通信フォーマットを示します。

表 39.10 SSIEで使用できる通信フォーマット

通信フォーマット	SSIOFR.OMOD[1:0]
I ² Sフォーマット	00
TDMフォーマット	01
モノラルフォーマット	10

以下に、各通信フォーマットで共通のシリアルデータ構成について説明します。シリアルデータ構成は、システムワード長 (SSICR.SWL[2:0] で設定) およびデータワード長 (SSICR.DWL[2:0] で設定) により定義されます。データワード長がシステムワード長よりも短い場合、パディングビットはシリアルデータで転送されます。詳細は、図 39.36 を参照してください。




図 39.36 パディングビットの転送例 (I²S フォーマット、システムワード長>データワード長)

表 39.11 に、転送されるパディングビットの数を、システムワード長 (SSICR.SWL[2:0]) とデータワード長 (SSICR.DWL[2:0]) の組み合わせごとに示します。「—」は、設定禁止を示します。

表 39.11 パディングビットの数

	SSICR.DWL[2:0]	000b	001b	010b	011b	100b	101b	110b	111b
SSICR.SWL[2:0]	システムワード長	8	16	18	20	22	24	32	設定禁止
000b	8	0	—	—	—	—	—	—	—
001b	16	8	0	—	—	—	—	—	—
010b	24	16	8	6	4	2	0	—	—
011b	32	24	16	14	12	10	8	0	—
100b	48	40	32	30	28	26	24	16	—
101b	64	56	48	46	44	42	40	32	—
110b	128	120	112	110	108	106	104	96	—
111b	256	248	240	238	236	234	232	224	—

39.5.1 I²S フォーマット

I²S フォーマットは、I²S と互換性のあるシリアルデバイスとの通信に使用します。本フォーマット設定では (SSIOFR.OMOD[1:0] = 00b)、1 フレームは 2 つのシステムワードで構成されます。1 つはチャンネル L 用、もう 1 つはチャンネル R 用です。SSILRCK/SSIFS 信号は、チャンネル L では Low、チャンネル R では High となります。SSICR.LRCKP ビットで信号極性を設定してください。図 39.37 に、パディングなしの場合の I²S フォーマットを示します。パディングありの場合のフォーマットは、図 39.36 を参照してください。




図 39.37 I²S フォーマット (パディングなし、システムワード長 = データワード長)

SSIE がアイドル状態のときの外部端子の状態は、39.7.1 を参照してください。

注. SSIE の SSILRCK/SSIFS 端子は通信の同期を示します。スレーブモード (SSICR.MST = 0) で通信するとき、SSIE の通信フォーマットは、相手側デバイスと同じにしてください。SSIE は、SSILRCK/SSIFS 端子による信号入力を、通信開始のトリガとしてのみ使用します。

39.5.2 モノラルフォーマット

モノラルフォーマットは、モノラルと互換性のあるシリアルデバイスとの通信に使用します。モノラルフォーマットを使用するように指定した場合 (SSIOFR.OMOD[1:0] = 10b)、1 フレームは 1 つのシステムワードで構成されます。また、SSILRCK/SSIFS 信号の立ち上がりエッジは、通信開始のトリガを示します。図 39.38 および図 39.39 に、それぞれパディングあり/なしの場合のモノラルフォーマットを示します。




図 39.38 モノラルフォーマットでのショートフレーム (パディングなし、システムワード長 = データワード長)




図 39.39 モノラルフォーマットでのショートフレーム (パディングあり、システムワード長 > データワード長)

SSIE でのモノラルフォーマットは、ショートフレームとロングフレームから構成されます。ショートフレームとロングフレームの違いについては、39.5.2.1 および 39.5.2.2 を参照してください。

SSIE がアイドル状態のときの外部端子の状態は、39.7.1 を参照してください。

注． SSIE の SSILRCK/SSIFS 端子は通信の同期を示します。スレーブモード (SSICR.MST = 0) で通信するとき、SSIE の通信フォーマットは、相手側デバイスと同じにしてください。SSIE は、SSILRCK/SSIFS 端子による信号入力、通信開始のトリガとしてのみ使用します。

39.5.2.1 ショートフレーム

ショートフレームを使用する場合 (SSICR.DEL = 0)、シリアルデータの開始を示す SSILRCK/SSIFS 信号は、SSIBCK の 1 サイクルの間だけ High になります。データ転送は、信号の立ち下がりエッジで開始します。

39.5.2.2 ロングフレーム

ロングフレームを使用する場合 (SSICR.DEL = 1)、シリアルデータの開始を示す SSILRCK/SSIFS 信号は、SSIBCK の 2 サイクルの間だけ High になります。図 39.40 を参照してください。データ転送は、信号の立ち上がりエッジで開始します。




図 39.40 モノラルフォーマットでのロングフレーム (パディングなし)

39.5.3 TDM フォーマット

TDM フォーマットは、TDM と互換性のあるマルチチャンネルデバイスとの通信に使用します。本フォーマット設定では (SSIOFR.OMOD[1:0] = 01b)、SSICR.FRM[1:0] ビットで設定したとおり、1 フレームは 4 ~ 8 個のシステムワードで構成されます。SSILRCK/SSIFS 信号は、最初のシステムワードでは High、2 目以降のシステムワードでは Low になります。SSILRCK/SSIFS 信号で生成されるパルスは SYNC パルスとして定義され、パルスの立ち上がりエッジは、1 フレームの開始を意味します。図 39.41 および図 39.42 に、それぞれパディングあり/なしの場合の TDM フォーマットを示します。




図 39.41 TDM フォーマット (パディングなし、システムワード長 = データワード長)




図 39.42 TDM フォーマット (パディングあり、システムワード長>データワード長)

SSIE がアイドル状態のときの外部端子の状態は、[39.7.1](#) を参照してください。

注. SSIE の SSILRCK/SSIFS 端子は通信の同期を示します。スレーブモード (SSICR.MST = 0) で通信するとき、SSIE の通信フォーマットは、相手側デバイスと同じにしてください。SSIE は、SSILRCK/SSIFS 端子による信号入力を、通信開始のトリガとしてのみ使用します。

39.6 通信モード

SSIE では、以下の通信モードをサポートしています。表 39.13 に、各通信モードで使用できない制御ビットを示します。通信モードの詳細は、39.6.1 から 39.6.5 を参照してください。

表 39.12 通信モード

通信モード	SSICR.MSTビット	SSICR.RENビット	SSICR.TENビット
スレーブモード送信	0	0	1
スレーブモード受信	0	1	0
スレーブモード送信および受信	0	1	1
マスタモード送信	1	0	1
マスタモード受信	1	1	0
マスタモード送信および受信	1	1	1

表 39.13 各通信モードで使用できない制御ビット

通信モード 制御ビット	スレーブモード 受信	スレーブモード 送信	スレーブモード 送信および受信	マスタモード 受信	マスタモード 送信	マスタモード 送信および受信
SSICR.CKS	無効	無効	無効	使用可能	使用可能	使用可能
SSICR.CKDV	無効	無効	無効	使用可能	使用可能	使用可能
SSICR.MUEN	無効	使用可能	使用可能	無効	使用可能	使用可能
SSICR.TEN	無効	使用可能	使用可能	無効	使用可能	使用可能
SSICR.REN	使用可能	無効	使用可能	使用可能	無効	使用可能
SSIFCR.AUCKEN	無効	無効	無効	使用可能	使用可能	使用可能
SSIFCR.TIE	無効	使用可能	使用可能	無効	使用可能	使用可能
SSIFCR.RIE	使用可能	無効	使用可能	使用可能	無効	使用可能
SSIFCR.TFRST	無効	使用可能	使用可能	無効	使用可能	使用可能
SSIFCR.RFRST	使用可能	無効	使用可能	使用可能	無効	使用可能
SSIOFR.BCKASTP	無効	無効	無効	使用可能	使用可能	使用可能
SSIOFR.LRCONT	無効	無効	無効	使用可能	使用可能	使用可能
SSIOFR.OMOD	使用可能	使用可能	使用可能	使用可能	使用可能	使用可能
SSISCR.TDES[4:0]	無効	使用可能	使用可能	無効	使用可能	使用可能
SSISCR.RDFS[4:0]	使用可能	無効	使用可能	使用可能	無効	使用可能

「無効」は、動作に何ら影響のないことを意味します。書き込みは可能です。

39.6.1 スレーブモード通信

SSIE は、SSICR.MST = 0 のときにスレーブモードで動作します。シリアルデータ通信に使用する SSIBCK および SSILRCK/SSIFS 信号は、外部デバイスからの供給が必要です。これらの信号が SSIE での通信フォーマットに適合しない場合の動作は保証されません。

39.6.2 マスタモード通信

SSIE は、SSICR.MST = 1 のときにマスタモードで動作します。シリアルデータ通信に使用する SSIBCK および SSILRCK/SSIFS 信号は、オーディオクロックからの内部生成が必要です。これらの信号は、SSIE の設定フォーマットを使用します。スレーブデバイスの通信フォーマットが、SSIE の通信フォーマットと異なる場合の動作は保証されません。

39.6.3 送信

SSIE は、SSICR.TEN ビットが 1、SSICR.REN ビットが 0 のとき、シリアルデータを相手側デバイスへ送信します。相手側デバイスの通信フォーマットが、SSIE の通信フォーマットと異なる場合の動作は保証されません。

39.6.4 受信

SSIE は、SSICR.TEN ビットが 0、SSICR.REN ビットが 1 のとき、シリアルデータを相手側デバイスから受信します。相手側デバイスの通信フォーマットが、SSIE の通信フォーマットと異なる場合の動作は保証されません。

39.6.5 送信および受信

SSIE は、SSICR.TEN ビットが 1、SSICR.REN ビットが 1 のとき、シリアルデータを相手側デバイスとの間で送受信します。相手側デバイスの通信フォーマットが、SSIE の通信フォーマットと異なる場合の動作は保証されません。

39.7 動作説明

SSIEには、主要な動作状態として以下の2つがあります。図 39.43 に、SSIE の状態遷移を示します。

- アイドル状態 (SSISR.IIRQ = 1)
- 通信状態 (SSISR.IIRQ = 0)




図 39.43 SSIE の状態遷移

39.7.1 アイドル状態

アイドル状態のとき、SSIE の通信は停止しています。なお、SSICR.MST ビットが 1 のとき、外部端子への BCK および LR クロック/フレーム同期信号の出力は、SSIOFR.BCKASTP ビットと SSIOFR.LRCONT ビットの設定に従って制御できます。本機能は、すべての通信フォーマットで共通です。詳細は、表 39.14 を参照してください。

表 39.14 アイドル状態時の外部端子への出力

SSICR.MST	SSIOFR.BCKASTP	SSIOFR.LRCONT	端子への出力		
			SSIBCK	SSILRCK/SSIFS	SSITXD0/SSIDATA0
0	—	—	停止	停止	停止
1	0	0	供給	停止	停止
1	0	1	供給	供給	停止
1	1	0	停止	停止	停止
1	1	1	停止	供給	停止




図 39.44 SSIOFR.LRCONT ビットによる LR クロック/フレーム同期継続の禁止例

注． SSIE がマスターモード通信 (SSICR.MST = 1) でアイドル状態のとき、SSIOFR.LRCONT ビットで SSILRCK/SSIFS 端子への出力を停止する際は、以下に留意してください。SSIOFR.LRCONT ビットの値が 1 から 0 に変わると、出力は停止します。相手側デバイスには影響がないことを確認してください。




図 39.45 SSIOFR.BCKASTP ビットによる SSIBCK 出力の停止例

注 . SSIE がマスタモード通信 (SSICR.MST = 1) でアイドル状態のとき、SSIOFR.BCKASTP ビットで SSIBCK 端子への出力を停止する際は、以下に留意してください。SSIOFR.BCKASTP ビットの値が 0 から 1 に変わると、出力は停止します。相手側デバイスには影響がないことを確認してください。

39.7.2 通信状態

通信状態のとき、SSIE では常に通信を行っています。図 39.46 および表 39.15 に、それぞれ通信状態の遷移と遷移条件を示します。遷移条件が満たされない場合、状態の遷移はありません。




図 39.46 通信の状態遷移

表 39.15 通信の状態遷移の条件

条件番号	遷移条件
1	SSICR.SDTA = 0またはパディングビットなし設定の場合に、SSICR.TEN = 1またはSSICR.REN = 1を書いたとき
2	SSICR.SDTA = 1およびパディングビットあり設定の場合に、SSICR.TEN = 1またはSSICR.REN = 1を書いたとき
3	以下3つの条件をすべて満たしたとき • SSICR.TEN = 1またはSSICR.REN = 1 • パディングビットありの設定 • データワードの最終ビットの転送が完了
4	以下2つの条件を両方満たしたとき • SSICR.SDTA = 1またはパディングビットなし • SSICR.TEN = 0かつSSICR.REN = 0で、フレームのデータワードの最終ビットの転送が完了
5	SSICR.TEN = 1またはSSICR.REN = 1で、最終パディングビットの転送が完了
6	以下2つの条件を両方満たしたとき • SSICR.SDTA = 0かつパディングビットあり • SSICR.TEN = 0かつSSICR.REN = 0で、最終パディングビットの転送が完了

パディングビットあり／なしの設定は、表 39.11 を参照してください。

39.7.2.1 データ通信状態

データ通信状態のとき、SSIEでは通信を行っています。SSICR.DWL[2:0]ビットで設定したデータワード長のデータが送信または受信、あるいは送受信されます。

- パディングビットなし設定での状態遷移

通信状態のとき (SSISR.IIRQ = 0)、SSIEでは常に通信を行っています。送信と受信を禁止すると (SSICR.TEN = 0, SSICR.REN = 0)、SSIEはアイドル状態に遷移します。詳細は、[図 39.47](#) および [図 39.48](#) を参照してください。




図 39.47 データ通信の継続




図 39.48 データ通信からの停止 (パディングビットなし)

- パディングビットあり設定での状態遷移

SSIE の通信中に (SSISR.IIRQ = 0) データワードの最終ビットの転送を完了したとき、[図 39.49](#) に示すように、SSIE はデータ通信状態からパディング通信状態へ遷移します。SSICR.SDTA = 1 で送受信を禁止 (SSICR.TEN = 0 かつ SSICR.REN = 0) した場合、[図 39.50](#) に示すように通信を停止したとき、データ通信状態からアイドル状態へ遷移します。




図 39.49 データ通信からパディング通信への遷移




図 39.50 データ通信からの停止 (パディングビットあり)

39.7.2.2 パディング通信

パディング通信状態のとき、SSIEでは常に通信を行っています。SSICR.SWL[2:0]ビットとSSICR.DWL[2:0]で設定したパディングビットが送信または受信、あるいは送受信されます。

- パディングビットあり設定での状態遷移

SSIEの通信中に(SSISR.IIRQ=0)最終パディングビットの転送を完了したとき、[図 39.49](#)に示すように、SSIEはデータ通信状態へ遷移します。SSICR.SDTA=0で送受信を禁止(SSICR.TEN=0かつSSICR.REN=0)した場合、[図 39.51](#)に示すように通信を停止したとき、パディング通信状態からアイドル状態に遷移します。




図 39.51 パディング通信からの停止

39.8 通信動作

図 39.52 に、SSIE の通信フローを示します。




図 39.52 SSIE 通信動作

各動作の手順は、39.8.1 ~ 39.8.7 で説明します。

39.8.1 通信開始

本項では、SSIE の通信開始方法について説明します。図 39.53 に、通信を開始する手順を示します。以下の手順に従ってください。送信および受信動作については、それぞれ 39.8.2 および 39.8.3 を参照してください。




図 39.53 通信開始手順 (CPU 動作手順)

SSIE では、DTC/DMAC 割り込みによる継続的な通信が可能です。送信の場合、SSIFCR.TIE、SSICR.TUIEN、および SSICR.TOIEN に 1 を書き込んでください。受信の場合、SSIFCR.RIE、SSICR.RUIEN、および SSICR.ROIEN に 1 を書き込んでください。

39.8.2 送信

送信動作については、すべて図 39.54 の送信手順に従ってください。

送信を許可 (SSICR.TEN = 1 かつ SSICR.REN = 0) すると、少なくとも 1 フレームのシリアルデータが送信 FIFO データレジスタ (SSIFTDR) にあり、SSILRCK/SSIFS によって開始トリガが生成されたとき、SSIE は送信を開始します。SSIE は、TDE 設定条件 (SSISCR.TDES[4:0]) および通信の開始手順で指定した送信データエンプティ割り込み許可ビット (SSIFCR.TIE) の状態に応じて、送信データエンプティ割り込みを DTC/DMAC に出力します。送信データエンプティ割り込みは、送信 FIFO データレジスタ (SSIFTDR) への書き込みを要求します。通信の開始手順で、送信 FIFO データレジスタ (SSIFTDR) への書き込みは、送信データエンプティ割り込みに対応した DTC/DMAC 動作として指定してください。これにより、CPU を介さずに継続的なデータの送信が可能です。送信 FIFO データレジスタの空き容量が SSISCR.TDES[4:0] で指定した値に達したとき、送信データエンプティ割り込みは生成されます。送信 FIFO データレジスタへの書き込み回数は、送信データエンプティ割り込みによって示される送信 FIFO データレジスタの空き容量に応じて指定してください。エラーが発生したときは、通信の停止手順にあるエラー処理手順に従ってください。




図 39.54 送信手順

注 . SSIE に定義した通信フローでは、DTC/DMAC を使用します。DTC/DMAC を使用していない場合、SSIFSR.TDE の値 1 のポーリングを実行して SSIFTDR にデータを書き込むようにしてください。SSIFSR.TDE の値 1 の検出によって SSIFTDR へデータを書き込む回数は、SSISCR.TDES[4:0] ビットで指定した送信 FIFO データレジスタの空き容量に応じて決定してください。空き容量と同じサイズの送信データが SSIFTDR に書き込まれたら、SSIFSR.TDE フラグをクリアしてください。データ書き込みを繰り返すことで、継続的な送信が可能です。SSIFSR.TDE フラグは、クリアしないと自動的にクリアされません。

39.8.3 受信

受信動作については、すべて [図 39.55](#) の受信手順に従ってください。

受信を許可 (SSICR.TEN = 0 かつ SSICR.REN = 1) すると、SSILRCK/SSIFS によって開始トリガが生成され、SSIE は受信を開始します。SSIE は、RDF 設定条件 (SSISCR.RDFS[4:0]) および通信の開始手順で指定した受信データフル割り込み許可ビット (SSIFCR.RIE) の状態に応じて、受信データフル割り込みを DTC/DMAC に出力します。受信データフル割り込みは、受信 FIFO データレジスタ (SSIFRDR) からの読み出しを要求します。通信の開始手順で、受信 FIFO データレジスタ (SSIFRDR) からの読み出しは、受信データフル割り込みに対応した DTC/DMAC 動作として指定してください。これにより、CPU を介さずに継続的なデータの読み出しが可能です。受信 FIFO データレジスタと同容量のデータが格納されると、受信データフル割り込みは生成されます。受信 FIFO データレジスタからの読み出し回数は、受信データフル割り込みによって示される受信 FIFO データレジスタのデータサイズに応じて指定してください。エラーが発生したときは、通信の停止手順にあるエラー処理手順に従ってください。




図 39.55 受信手順

注． SSIE に定義した通信フローでは、DTC/DMAC を使用します。DTC/DMAC を使用していない場合、SSIFSR.RDF の値 1 のポーリングを実行して SSIFRDR からデータを読み出すようにしてください。SSIFSR.RDF の値 1 の検出によって SSIFRDR からデータを読み出す回数は、SSISCR.RDFS[4:0] ビットで指定した受信 FIFO データレジスタの受信データ格納容量に応じて決定してください。受信データが SSIFRDR から読み出されたら、SSIFSR.RDF フラグをクリアしてください。データ読み出しを繰り返すことで、継続的な受信が可能です。**SSIFSR.RDF フラグは、クリアしないと自動的にクリアされません。**

39.8.4 送信および受信

送信および受信を許可 (SSICR.TEN = 1 かつ SSICR.REN = 1) すると、少なくとも 1 フレームのシリアルデータが送信 FIFO データレジスタ (SSIFTRDR) にあり、SSILRCK/SSIFS によって開始トリガが生成されたとき、SSIE は送信および受信を開始します。[39.8.2](#) および [39.8.3](#) で説明する手順をそれぞれ実行することにより、継続的な送信および受信が可能です。送信および受信を停止する手順は、[39.8.5](#) を参照してください。

39.8.5 通信停止

本項では、SSIE の通信停止方法について説明します。[図 39.56](#) に、通信を停止する手順を示します。以下の手順に従ってください。




図 39.56 通信停止手順 (CPU 動作手順)

SSIE の通信を停止するには、SSISR.IIRQ ビットがアイドル状態を示すまで、以下のクロック供給が必要です。

- SSICR.MST = 0 のときは、SSIBCK 端子からの入力クロック
- SSICR.MST = 1 のときは、AUDIO_MCK

この設定のまま SSIE の通信を再開するときは、39.8.7 を参照してください。

注 . 図 39.56 に示す通信停止手順に従って SSIE を停止した後に通信を再開する場合、図 39.58 に示す通信再開手順に従ってください。

39.8.6 エラー処理

SSIE には、以下の 4 種類のエラーがあります。

- 送信アンダーフローエラー
- 送信オーバーフローエラー
- 受信アンダーフローエラー
- 受信オーバーフローエラー

アンダーフローエラーまたはオーバーフローエラーが生成された場合、SSIE はリスタートが必要です。

図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。




図 39.57 エラー処理手順

4 つのエラー動作について以下に説明します。SSICR レジスタの割り込み出力許可ビットを許可し、エラーフラグが設定されたとき、エラー割り込みが生成されます。エラーフラグの設定条件 (1 になる条件) は、39.4.2 のフラグについての説明を参照してください。

(1) 送信アンダーフローエラー

送信アンダーフローエラーが発生した場合、送信データエンプティ割り込みに応じた送信 FIFO データレジスタ (SSIFTDR) への書き込み回数を見直してください。送信アンダーフローエラーが発生すると、SSIE はデータとして 0 を出力します。送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたシリアルデータが、SSITXD0/SSIDATA0 端子へ正常に出力されるようにするには、図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。エラーが発生するときは、通常はシリアルデータはありません。通信を再開したら、最初からシリアルデータを書いてください。

(2) 送信オーバーフローエラー

送信オーバーフローエラーが発生した場合、送信データエンプティ割り込みに応じた送信 FIFO データレジスタ (SSIFTDR) への書き込み回数を見直してください。送信オーバーフローエラーの原因となった送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたシリアルデータは、無効になります。送信オーバーフローエラーは、送信動作の途中であっても発生します。エラーから回復するには、図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。通信を再開する際は、無効なシリアルデータに適切に対処してください。

(3) 受信アンダーフローエラー

受信アンダーフローエラーが発生した場合、受信データフル割り込みに応じた受信 FIFO データレジスタ (SSIFRDR) からの読み出し回数を見直してください。受信アンダーフローエラーの原因となった受信 FIFO データレジスタ (SSIFRDR) から読み出される値は不定です。受信アンダーフローエラーは、受信動作の途中であっても発生します。エラーから回復するには、図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。

(4) 受信オーバーフローエラー

受信オーバーフローエラーが発生した場合、受信データフル割り込みに応じた受信 FIFO データレジスタ (SSIFRDR) からの読み出し回数を見直してください。受信オーバーフローエラーの原因となった受信データは、受信 FIFO データレジスタ (SSIFRDR) に格納できません。エラーから回復するには、図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。

39.8.7 通信再開

SSIE の通信を再開するときは、図 39.58 の通信再開の手順に従ってください。この手順は、通信停止手順で停止した通信設定に何も変更を加えずに再開することを前提としています。クロックおよびスレーブ/マスタ設定を変更するには、図 39.53 の通信開始手順に従ってください。通信を開始した後の送信および受信動作についての詳細は、39.8.2 および 39.8.3 をそれぞれ参照してください。




図 39.58 通信再開手順 (CPU 動作手順)

39.9 割り込み

表 39.16 に、割り込み要因の一覧を示します。各割り込み要因の割り込み出力を、SSICR レジスタの TUIEN、TOIEN、RUIEN、ROIEN、および I1IEN ビット、ならびに SSIFCR レジスタの TIE および RIE ビットで許可/禁止してください。

表 39.16 SSIE 割り込み要因

チャンネル	割り込み要因	機能	割り込みフラグ	DMAC/DTC 起動
SSIE0	SSIE0_SSIF	<ul style="list-style-type: none"> 送信アンダーフロー割り込み 送信オーバーフロー割り込み 受信アンダーフロー割り込み 受信オーバーフロー割り込み アイドル割り込み 	SSISR.TUIRQ SSISR.TOIRQ SSISR.RUIRQ SSISR.ROIHQ SSISR.IIRQ	不可能
	SSIE0_SSIRXI	受信データフル割り込み	SSIFSR.RDF	可能
	SSIE0_SSITXI	送信データエンpty割り込み	SSIFSR.TDE	可能

39.9.1 SSIE_n_SSIF 割り込み

本割り込み要因は、5 種類の割り込みを組み合わせたものです。必要な割り込みの出力を許可してから、SSIE の使用を開始してください。これら 5 種類の割り込みは、それぞれ個別に割り当てられたフラグと割り込み出力許可ビットを使用することで動作します。割り込みを解除するには、割り込み許可ビットを 0 にするか、または割り込みフラグを 0 にクリアしてください。




図 39.59 割り込み要因共通のタイミング図 (SSIE0_SSIF)

- 送信アンダーフロー割り込み

SSICR.TUIEN = 1 のとき、送信アンダーフロー割り込みとして SSISR.TUIRQ が出力されます。SSIE で送信するときは、送信アンダーフロー割り込みの出力を許可してください (SSICR.TUIEN = 1)。本割り込みが発生したら、図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。

- 送信オーバーフロー割り込み

SSICR.TUIEN = 1 のとき、送信オーバーフロー割り込みとして SSISR.TOIRQ が出力されます。SSIE で送信するときは、送信オーバーフロー割り込みの出力を許可してください (SSICR.TUIEN = 1)。本割り込みが発生したら、図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。

- 受信アンダーフロー割り込み

SSICR.RUIEN = 1 のとき、受信アンダーフロー割り込みとして SSISR.RUIRQ が出力されます。SSIE で受信するときは、受信アンダーフロー割り込みの出力を許可してください (SSICR.RUIEN = 1)。本割り込みが発生したら、図 39.56 の通信停止手順と図 39.57 のエラー処理手順に従ってください。

- 受信オーバーフロー割り込み

SSICR.ROIEN = 1 のとき、受信オーバーフロー割り込みとして SSISR.ROIIRQ が出力されます。SSIE で受信するときは、受信オーバーフロー割り込みの出力を許可してください (SSICR.ROIEN = 1)。本割り込みが発生したら、[図 39.56](#) の通信停止手順と [図 39.57](#) のエラー処理手順に従ってください。

- アイドルモード割り込み

SSICR.IIEN = 1 のとき、アイドルモード割り込みとして SSISR.IIRQ が出力されます。本割り込みは、通信が完全に停止したことを確認するために使用します。

39.9.2 SSIE0_SSITXI 割り込み (全二重通信)

送信データエンプティ割り込みは、パルス割り込みです。以下の条件になると出力されます。

- SSIFCR.TIE = 1 かつ SSIFSR.TDE = 1

SSIE 動作 : SSIFCR.TIE の値が 1 で、SSIFSR.TDE の値が 0 から 1 に変わったとき

CPU 命令 : SSIFSR.TDE の値が 1 で、SSIFCR.TIE の値が 0 から 1 に変わったとき

本割り込みには、割り込みの抑止機能が働きます。DTC/DMAC がビジー状態のときに (DTC/DMAC で割り込みの受け付けが不可能) 本割り込みの割り込み条件になった場合、割り込みの抑止機能によって割り込み出力がホールドされます。ホールドされた割り込みは、DTC/DMAC で割り込みの受け付けが可能になると出力されるようになります。詳細は、[図 39.60](#) を参照してください。




図 39.60 SSIE0_SSITXI 割り込みのタイミング図

39.9.3 SSIE0_SSIRXI 割り込み

受信データフル割り込みは、パルス割り込みです。以下の条件になると出力されます。

- SSIFCR.RIE = 1 かつ SSIFSR.RDF = 1

SSIE 動作 : SSIFCR.RIE の値が 1 で、SSIFSR.RDF の値が 0 から 1 に変わったとき

CPU 命令 : SSIFSR.RDE の値が 1 で、SSIFCR.RIE の値が 0 から 1 に変わったとき

本割り込みには、割り込みの抑止機能が働きます。DTC/DMAC がビジー状態のときに (DTC/DMAC で割り込みの受け付けが不可能) 本割り込みの割り込み条件になった場合、割り込みの抑止機能によって割り込み出力がホールドされます。ホールドされた割り込みは、DTC/DMAC で割り込みの受け付けが可能になると出力されるようになります。本割り込みは、[図 39.60](#) と同様に動作します。

39.10 ソフトウェアリセット

SSIE の状態をリセットするために、以下 3 種類のソフトウェアリセットビットがあります。

- SSIE ソフトウェアリセット (SSIFCR.SSIRST)
- 送信 FIFO データレジスタリセット (SSIFCR.TFRST)
- 受信 FIFO データレジスタリセット (SSIFCR.RFRST)

本項では、3 種類のソフトウェアリセットの手順を説明します。

39.10.1 ソフトウェアリセット手順

(1) SSIE ソフトウェアリセット

SSIE のソフトウェアリセットビット (SSIFCR.SSIRST) を使用するときには、[図 39.61](#) に示す手順に従ってください。リセット後に再開したときは、リセット前と同じ設定が適用されます。クロックおよびスレーブ / マスタモードの設定を変更するには、[図 39.53](#) の通信開始手順に従ってください。通信再開後の送信および受信については、それぞれ [39.8.2](#) および [39.8.3](#) を参照してください。




図 39.61 ソフトウェアリセット手順 (CPU 動作手順)

(2) 送信 FIFO データレジスタリセット

送信 FIFO データレジスタリセットを行うには、[図 39.53](#) に示す通信開始手順および[図 39.58](#) に示す通信再開手順に従ってください。

(3) 受信 FIFO データレジスタリセット

受信 FIFO データレジスタリセットを行うには、[図 39.53](#) に示す通信開始手順および[図 39.58](#) に示す通信再開手順に従ってください。

39.11 注意事項

39.11.1 スレーブモード通信の注意事項

39.11.1.1 SSIBCK 制御

SSIE では、スレーブモード通信 (SSICR.MST=0) のとき、SSIBCK 供給が必要です。マスタ側で BCK を停止するには、SSIE がアイドル状態 (SSISR.IIRQ=1) であることを確認してください。SSIE がアイドル状態になる前に BCK が停止した場合、[図 39.53](#) に示す通信開始手順に従うか、あるいは、[図 39.58](#) に示す通信再開手順に従ってアイドル状態になるまで待機してください。

39.11.1.2 SSILRCK/SSIFS 端子

SSIE の SSILRCK/SSIFS 端子は通信の同期を示します。スレーブモード (SSICR.MST=0) で通信するとき、SSIE の通信フォーマットは、相手側デバイスと同じにしてください。SSIE は、SSILRCK/SSIFS 端子による信号入力を、通信開始のトリガとしてのみ使用します。

39.11.2 マスタモード通信の注意事項

39.11.2.1 AUCKE 制御

マスタモード通信 (SSICR.MST=1) では、SSIE はオーディオクロック (AUDIO_MCK) と連携して動作します。SSIE を完全に停止するには、SSIE がアイドル状態 (SSISR.IIRQ=1) であることを確認してから、SSIFCR.AUCKE に 0 を書き込んでください。

39.11.2.2 LRCONT 制御

SSIE がマスタモード通信 (SSICR.MST=1) でアイドル状態のとき、SSIOFR.LRCONT ビットで SSILRCK/SSIFS 端子への出力を停止する際は、SSIOFR.LRCONT ビットの値が 1 から 0 に変わると出力が停止することに留意してください。相手側デバイスには影響がないことを確認してください。詳細は、[図 39.44](#) を参照してください。

39.11.2.3 BCKASTP 制御

SSIE がマスタモード通信 (SSICR.MST=1) でアイドル状態のとき、SSIOFR.BCKASTP ビットで SSIBCK 端子への出力を停止する際は、SSIOFR.BCKASTP ビットの値が 0 から 1 に変わると出力が停止することに留意してください。相手側デバイスには影響がないことを確認してください。詳細は、[図 39.45](#) を参照してください。

相手側デバイス (スレーブ側) が、通信前および通信中に SSIBCK 端子からのクロック出力を要求するとき、BCKASTP ビットは使用できません。

39.11.3 通信フローの注意事項

39.11.3.1 エラー割り込み発生

SSIE には、以下の 4 種類のエラーがあります。

- 送信アンダーフローエラー
- 送信オーバーフローエラー
- 受信アンダーフローエラー
- 受信オーバーフローエラー

アンダーフローエラーまたはオーバーフローエラーが発生した場合、SSIE をリスタートしてください。[図 39.56](#) の通信停止手順と [図 39.57](#) のエラー処理手順に従ってください。

(1) 送信アンダーフローエラー

送信アンダーフローエラーが発生した場合、送信データエンプティ割り込みに応じた送信 FIFO データレジスタ (SSIFTDR) への書き込み回数を見直してください。送信アンダーフローエラーが発生すると、SSIE はデータとして 0 を出力します。送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたシリアルデータが、SSITXD0/SSIDATA0 端子へ正常に出力されるようにするには、[図 39.56](#) に示す通信停止手順と [図 39.57](#) のエラー処理手順に従ってください。エラーが発生するときは、通常はシリアルデータはありません。通信を再開したら、最初からシリアルデータを書いてください。

(2) 送信オーバーフローエラー

送信オーバーフローエラーが発生した場合、送信データエンプティ割り込みに応じた送信 FIFO データレジスタ (SSIFTDR) への書き込み回数を見直してください。送信オーバーフローエラーの原因となった送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたシリアルデータは、無効になります。送信オーバーフローエラーは、送信動作の途中であっても発生します。エラーから回復するには、[図 39.56](#) に示す通信停止手順と [図 39.57](#) のエラー処理手順に従ってください。通信を再開する際は、無効なシリアルデータに適切に対処してください。

(3) 受信アンダーフローエラー

受信アンダーフローエラーが発生した場合、受信データフル割り込みに応じた受信 FIFO データレジスタ (SSIFRDR) からの読み出し回数を見直してください。受信アンダーフローエラーの原因となった受信 FIFO データレジスタ (SSIFRDR) から読み出される値は不定です。受信アンダーフローエラーは、受信動作の途中であっても発生します。エラーから回復するには、[図 39.56](#) に示す通信停止手順と [図 39.57](#) のエラー処理手順に従ってください。

(4) 受信オーバーフローエラー

受信オーバーフローエラーが発生した場合、受信データフル割り込みに応じた受信 FIFO データレジスタ (SSIFRDR) からの読み出し回数を見直してください。受信オーバーフローエラーの原因となった受信データは、受信 FIFO データレジスタ (SSIFRDR) に格納できません。エラーから回復するには、[図 39.56](#) に示す通信停止手順と [図 39.57](#) のエラー処理手順に従ってください。

39.11.3.2 送信データエンプティ割り込み

SSIE に定義した通信フローでは、DTC/DMAC を使用します。DTC/DMAC を使用していない場合、SSIFSR.TDE の値 1 のポーリングを実行して SSIFTDR にデータを書き込むようにしてください。SSIFSR.TDE の値 1 の検出によって SSIFTDR へデータを書き込む回数は、SSISCR.TDES[4:0] ビットで指定した送信 FIFO データレジスタの空き容量に応じて決定してください。空き容量と同じサイズの送信データが SSIFTDR に書き込まれたら、SSIFSR.TDE フラグをクリアしてください。データ書き込みを繰り返すことで、継続的な送信が可能です。SSIFSR.TDE フラグは、クリアしないと自動的にクリアされません。

39.11.3.3 受信データフル割り込み

SSIE に定義した通信フローでは、DTC/DMAC を使用します。DTC/DMAC を使用していない場合、SSIFSR.RDF の値 1 のポーリングを実行して SSIFRDR からデータを読み出すようにしてください。SSIFSR.RDF の値 1 の検出によって SSIFRDR からデータを読み出す回数は、SSISCR.RDFS[4:0] ビットで指定した受信 FIFO データレジスタの受信データ格納容量に応じて決定してください。受信データが SSIFRDR から読み出されたら、SSIFSR.RDF フラグをクリアしてください。データ読み出しを繰り返すことで、継続的な受信が可能です。SSIFSR.RDF フラグは、クリアしないと自動的にクリアされません。

39.11.3.4 転送モードの切り替え

1. 送信、受信、および送受信から状態遷移する場合、送信および受信を禁止してください (SSICR.TEN = 0、SSICR.REN = 0)。
2. 通信がアイドル状態にあることを確認してください (SSISR.IIRQ = 1)。
3. アイドル状態で SSICR.TEN ビットまたは SSICR.REN ビットを再設定し、転送を再開してください。

39.11.3.5 SSIE 停止後の通信再開

[図 39.56](#) の通信停止手順に従って SSIE を停止した後に通信を再開する場合、[図 39.58](#) の通信再開手順に従ってください。

39.11.4 書き込みアクセス制限

39.11.4.1 SSICR レジスタ

TEN ビットまたは REN ビットを書き換えた場合、SSISR.IIRQ ビットが目的の状態になっていることを確認してください。書き換えによって TEN または REN ビットの値を変更した場合、以降の動作は予測できません。たとえば、送信または受信許可の場合は SSISR.IIRQ が 0、送信または受信禁止の場合は SSISR.IIRQ が 1 であることを確認してください。

(1) TEN ビットおよび REN ビット

送信および受信を許可/禁止します。いずれかのビットに 1 を書いたとき、SSILRCK/SSIFS 信号の開始トリガと同期して、対応する通信動作を開始します。詳細は、39.8.2、39.8.3、および 39.8.4 を参照してください。0 を書いたとき、次のフレーム境界で、通信中の動作を停止します。送信と受信の両方で SSIE を使用するには、TEN ビットと REN ビットの両方へ常に 1 を書いてください。SSIE での通信を停止するときは、常に送信と受信の両方を禁止してください (TEN ビットと REN ビットへ 0 の書き込み)。

39.11.4.2 SSISR レジスタ

(1) TUIRQ フラグおよび TOIRQ フラグのクリア

通信を許可した後 (SSICR.TEN ビットを 0 から 1 に変更)、送信エラーフラグ (SSISR レジスタの TOIRQ および TUIRQ) はクリアされます。ただし、SSISR レジスタが継続して読み出される時、送信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

(2) RUIRQ フラグおよび ROIRQ フラグのクリア

通信を許可した後 (SSICR.REN ビットを 0 から 1 に変更)、受信エラーフラグ (SSISR レジスタの RUIRQ および ROIRQ) はクリアされます。ただし、SSISR レジスタが継続して読み出される時、受信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

39.11.4.3 通信状態

表 39.17 で網掛けしたビットへは書き込みしないでください。書き込んだ場合、書き込み後の動作は保証されません。

表 39.17 通信時のビットへの書き込み保護

シンボル	アドレス (BASE+)		+0								+1							
			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSICR	00h	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	IIEN	—	FRM[1:0]		DWL[2:0]		SWL[2:0]			
		+2	—	MS T	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]			MU EN	—	TEN	RE N	
SSISR	04h	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIRQ	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
SSIFCR	10h	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST	
		+2	—	—	—	—	BS W	—	—	—	—	—	—	—	TIE	RIE	TFR ST	RFR ST
SSIFSR	14h	+0	—	—	TDC[5:0]					—	—	—	—	—	—	—	TDE	
		+2	—	—	RDC[5:0]					—	—	—	—	—	—	—	RDF	
SSIFTDR	18h	+0	SSIFTDR[31:16]															
		+2	SSIFTDR[15:0]															
SSIFRDR	1ch	+0	SSIFRDR[31:16]															
		+2	SSIFRDR[15:0]															
SSIOFR	20h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	BCK AST P	LRC ON T	—	—	—	—	—	—	OMOD[1:0]	
SSISCR	24h	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
		+2	—	—	—	TDES[4:0]					—	—	—	RDFS[4:0]				

40. サンプリングレートコンバータ (SRC)

40.1 概要

サンプリングレートコンバータ (SRC) は、WMA/MP3/AAC を含む各種オーディオデコーダで生成されたデータのサンプリングレートを変換するために使用されます。16 ビットのステレオデータとモノラルデータの両方に対応しています。入力信号のサンプリングレートは、8kHz、11.025kHz、12kHz、16kHz、22.05kHz、24kHz、32kHz、44.1kHz、48kHz のいずれかになります。出力信号のサンプリングレートは、8kHz、16kHz、32kHz、44.1kHz、48kHz のいずれかになります。入力用と出力用で FIFO が独立しています。一般的な用途では、DMA コントローラを使用して PCM オーディオデータを (たとえば) SRAM から SRC に転送することが可能です。その後、SRC からサンプル変換されたオーディオデータは、DMA コントローラを使用して SSIE インタフェースに転送され、SSI から外部オーディオコーデックに送信することが可能です。

表 40.1 に SRC の仕様を、図 40.1 にブロック図を示します。

表 40.1 SRCの仕様

項目	内容	
データサイズ	16ビット (ステレオ/モノラル)	
サンプリングレート	入力	8kHz、11.025kHz、12kHz、16kHz、22.05kHz、24kHz、32kHz、44.1kHz、48kHzから選択可能
	出力	8kHz (注1)、16kHz (注1)、32kHz、44.1kHz、48kHzから選択可能
処理性能	1サンプルの出力間隔は最大7.7μs (PCLKB = 60MHz、462クロック)	
SNR	80dB以上	
割り込み要因	5種類 入力FIFOエンプティ、出力FIFOフル、出力FIFOオーバーフロー、出力FIFOアンダーフロー、変換処理終了	
DMA転送要因	2種 入力FIFOエンプティ、出力FIFOフル	
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減	

注 1. 入力 44.1kHz 選択時のみ





図 40.1 SRCのブロック図

40.2 レジスタの説明

40.2.1 入力データレジスタ (SRCID)

アドレス SRC.SRCID 4004 DFF0h



SRCID レジスタは、32 ビットの書き込み専用レジスタで、サンプリングレート変換前のデータの入力に用います。すべてのビットは読み出すと 0 が読み出されます。SRCID へ書き込まれたデータは、8 段の入力 FIFO に格納されます。入力 FIFO のデータ数が 8 のときは、SRCID への書き込みは無効になります。

ステレオデータの場合、b31 ~ b16 には Lch のデータ、b15 ~ b0 には Rch のデータを格納します。モノラルデータの場合、b31 ~ b16 が有効なデータで、b15 ~ b0 が無効なデータです。


変換処理の対象となるデータは、SRCIDCTRL の IED 設定値によりアライメントが異なります。表 40.2 に SRCIDCTRL の IED の設定値とデータのアライメントとの関係を示します。

表 40.2 サンプリングレート返還前のデータアライメント

IED	Lch[15:8]	Lch[7:0]	Rch[15:8]	Rch[7:0]
0	SRCID[31:24]	SRCID[23:16]	SRCID[15:8]	SRCID[7:0]
1	SRCID[23:16]	SRCID[31:24]	SRCID[7:0]	SRCID[15:8]

40.2.2 出力データレジスタ (SRCOD)

アドレス SRC.SRCOD 4004 DFF4h



SRCOD レジスタは、32 ビットの読み出し専用レジスタで、サンプルングレート変換後のデータの出力に用います。16 段の出力 FIFO に格納されたデータを SRCOD から読み出します。変換処理の開始後に、出力 FIFO がエンプティのときは、前回と同じ値が読み出されます。

SRCOD のデータは、SRCODCTRL の OCH と OED の設定値によりアライメントが異なります。表 40.3 に SRCODCTRL の OCH および OED の設定値と SRCOD におけるデータのアライメントとの関係を示します。

表 40.3 SRCOD のデータアライメント

OCH	OED	SRCOD[31:24]	SRCOD[23:16]	SRCOD[15:8]	SRCOD[7:0]
0	0	Lch[15:8]	Lch[7:0]	Rch[15:8] (注1)	Rch[7:0] (注1)
	1	Lch[7:0]	Lch[15:8]	Rch[7:0] (注1)	Rch[15:8] (注1)
1 (注2)	0	Rch[15:8]	Rch[7:0]	Lch[15:8]	Lch[7:0]
	1	Rch[7:0]	Rch[15:8]	Lch[7:0]	Lch[15:8]

注 1. モノラルデータを処理する場合は無効なデータとなります。32 ビットで読み出したあと、無効データを破棄してください。

注 2. モノラルデータを処理する場合は無効なデータとなります。

40.2.3 入力データコントロールレジスタ (SRCIDCTRL)

アドレス SRC.SRCIDCTRL 4004 DFF8h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	IED	IEN	—	—	—	—	—	—	IFTRG[1:0]	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	IFTRG[1:0]	入力FIFOデータ数トリガ	b1 b0 0 0: 0 0 1: 2 1 0: 4 1 1: 6	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	IEN	入力FIFOエンプティ割り込み許可	0: 入力FIFOエンプティ割り込み禁止 1: 入力FIFOエンプティ割り込み許可	R/W
b9	IED	入力データエンディアン(注1)	0: リトルエンディアン 1: ビッグエンディアン	R/W
b15-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SRCCTRL.SRCEN ビットが0の場合に限り書き換えてください。

SRCIDCTRL レジスタは、16 ビットの読み出し/書き込みレジスタで、入力データのエンディアン形式、割り込み要求の許可/禁止、トリガデータ数を設定します。

IFTRG[1:0] ビット (入力 FIFO データ数トリガ)

ステータスレジスタ (SRCSTAT) の IINT フラグが1のときのデータ数を指定します。入力 FIFO に格納された入力データ数が設定トリガ数以下になったとき、IINT フラグを1にします。

IEN ビット (入力 FIFO エンプティ割り込み許可)

入力 FIFO のデータ数が IFTRG[1:0] ビットで設定されたトリガ数以下になり、ステータスレジスタ (SRCSTAT) の IINT フラグが1になったときに、入力 FIFO エンプティ割り込み要求の発行を許可/禁止します。

IED ビット (入力データエンディアン)

入力データのエンディアン形式を指定します。

40.2.4 出力データコントロールレジスタ (SRCODCTRL)

アドレス SRC.SRCODCTRL 4004 DFFAh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	OCH	OED	OEN	—	—	—	—	—	—	—	OFTRG[1:0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	OFTRG[1:0]	出力FIFOデータ数トリガ	b1 b0 0 0: 1 0 1: 4 1 0: 8 1 1: 12	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	OEN	出力FIFOフル割り込み許可	0: 出力FIFOフル割り込み禁止 1: 出力FIFOフル割り込み許可	R/W
b9	OED	出力データエンディアン	0: リトルエンディアン 1: ビッグエンディアン	R/W
b10	OCH	出力データチャンネル入れ替え (注1)	0: チャンネルを入れ替えない (入力データの順と同じにする) 1: チャンネルを入れ替える (入力データの順と逆にする)	R/W
b15-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. SRCCTRL.SRCEN ビットが0の場合に限り書き換えてください。

SRCODCTRL レジスタは、16ビットの読み出し/書き込みレジスタで、出力データのチャンネル入れ替え、エンディアン形式、割り込み要求の許可/禁止、トリガデータ数を設定します。

OFTRG[1:0] ビット (出力FIFOデータ数トリガ)

ステータスレジスタ (SRCSTAT) の OINT フラグが1のときのデータ数を指定します。出力FIFOに格納された出力データ数が設定トリガ数以上になったとき、OINTフラグを1にします。

OEN ビット (出力FIFOフル割り込み許可)

出力FIFOのデータ数がOFTRG[1:0]ビットで設定された数以上になり、ステータスレジスタ (SRCSTAT) のOINTフラグが1になったときに、出力FIFOフル割り込み要求の発行を許可/禁止します。

OED ビット (出力データエンディアン)

出力データのエンディアン形式を指定します。

OCH ビット (出力データチャンネル入れ替え)

出力データレジスタ (SRCOD) のチャンネル入れ替えを指定します。モノラルデータを変換する場合には1にしないでください。

40.2.5 コントロールレジスタ (SRCCTRL)

アドレス SRC.SRCCTRL 4004 DFFCh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
FICRAE	—	CEEN	SRCEN	UDEN	OVEN	FL	CL	IFS[3:0]			—	OFS[2:0]			
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	OFS[2:0]	出力サンプリングレート	b2 b0 0 0 0: 44.1kHz 0 0 1: 48.0kHz 0 1 0: 32.0kHz 0 1 1: 設定禁止 1 0 0: 8.0kHz (注1) 1 0 1: 16.0kHz (注1) 上記以外は設定しないでください。	R/W
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7-b4	IFS[3:0]	入力サンプリングレート	b7 b4 0 0 0 0: 8.0kHz 0 0 0 1: 11.025kHz 0 0 1 0: 12.0kHz 0 0 1 1: 設定禁止 0 1 0 0: 16.0kHz 0 1 0 1: 22.05kHz 0 1 1 0: 24.0kHz 0 1 1 1: 設定禁止 1 0 0 0: 32.0kHz 1 0 0 1: 44.1kHz 1 0 1 0: 48.0kHz 上記以外は設定しないでください。	R/W
b8	CL	内部ワークメモリクリア	1を書き込むと、入力FIFO、出力FIFO、入力バッファメモリ、中間メモリ、およびアキュムレータをクリア	R/W
b9	FL	内部ワークメモリフラッシュ	1を書き込むと、入力FIFO、入力バッファメモリ、および中間メモリに格納されたすべてのデータに対するサンプリングレートの変換（フラッシュ処理）を開始します。	R/W
b10	OVEN	出力FIFOオーバーフロー割り込み許可	0: 出力FIFOオーバーフロー割り込み禁止 1: 出力FIFOオーバーフロー割り込み許可	R/W
b11	UDEN	出力FIFOアンダーフロー割り込み許可	0: 出力FIFOアンダーフロー割り込み禁止 1: 出力FIFOアンダーフロー割り込み許可	R/W
b12	SRCEN	モジュール許可	0: SRCモジュール動作を禁止 1: SRCモジュール動作を許可 (注2)	R/W
b13	CEEN	変換処理終了割り込み許可	0: 変換処理終了割り込み禁止 1: 変換処理終了割り込み許可	R/W
b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	FICRAE	フィルタ係数テーブルアクセス許可	0: フィルタ係数テーブルRAMへの読み出し/書き込み禁止 1: フィルタ係数テーブルRAMへの読み出し/書き込み許可	R/W

注 1. IFS[3:0] = 1001b のときのみ有効です。

注 2. SRCEN = 1 のときは、下記ビットの設定値を変更しないでください。

SRCIDCTRL.IED ビット、SRCODCTRL.OED および SRCODCTRL.OCH ビット、SRCCTRL.OFS[2:0]、SRCCTRL.IFS[3:0]、および SRCCTRL.FICRAE ビット

SRCCTRL は、16 ビットの読み出し/書き込みレジスタで、フィルタ係数テーブルへのアクセス、モジュール動作、および割り込み要求の許可/禁止を設定します。また、フラッシュ処理、内部ワークメモリのクリア処理、および入力/出力サンプリングレートの設定も行います。

OFS[2:0] ビット (出力サンプリングレート)

出力サンプリングレートを指定します。

IFS[3:0] ビット (入力サンプリングレート)

入力サンプリングレートを指定します。

CL ビット (内部ワークメモリクリア)

1 を書き込むと、入力 FIFO、出力 FIFO、入力バッファメモリ、中間バッファメモリ、およびアキュムレータをクリアし、CL ビットは 0 になります。読むと 0 が読めます。SRCEN = 0 の場合でも、1 を書き込むとクリアします。

FL ビット (内部ワークメモリフラッシュ)

1 を書き込むと、入力 FIFO、入力バッファメモリ、および中間メモリに格納されたすべてのデータに対するサンプリングレートの変換を開始することでフラッシュ処理を開始します。読むと 0 が読めます。SRCEN = 0 のときは、1 を書き込んでフラッシュ処理を実行しません。

また、入力バッファメモリ内のデータの数が表 40.6 に示す値を下回る状態で FL ビットに 1 を書き込んだ場合は、有効な出力データが受信できません。フラッシュ処理を実行しないまま、内部ワークメモリがクリアされます。

OVEN ビット (出力 FIFO オーバーフロー割り込み許可)

ステータスレジスタ (SRCSTAT) の OVF フラグが 1 の場合に、出力 FIFO オーバーフロー割り込み要求の発行を許可/禁止します。

OVEN = 1 の場合は、出力 FIFO オーバーフロー割り込みが発生すると、CPU による SRCSTAT へのアクセスで OVF フラグがクリアされるまで、変換処理が停止します。出力 FIFO への変換結果の書き込みも停止します。

OVEN = 0 の場合は、出力 FIFO に空きができると自動的に OVF フラグがクリアされ、変換処理を継続できます。

UDEN ビット (出力 FIFO アンダーフロー割り込み許可)

出力 FIFO のデータ数が 0 の状態で出力 FIFO が読み出され、ステータスレジスタ (SRCSTAT) の UDF フラグが 1 になったときの、出力 FIFO アンダーフロー割り込み要求の発行を許可/禁止します。

SRCEN ビット (モジュール許可)

SRC 動作を許可/禁止します。SRCEN が 0 のときに 1 を書き込むと、内部ワークメモリをクリアします。

CEEN ビット (変換処理終了割り込み許可)

フラッシュ処理が完了してすべての出力データが読み出され、ステータスレジスタ (SRCSTAT) の CEF フラグが 1 になったときの、変換終了割り込み要求の発行を許可/禁止します。

FICRAE ビット (フィルタ係数テーブルアクセス許可)

フィルタ係数テーブル RAM へのアクセスを許可/禁止します。フラッシュ処理終了後、変換結果として得られる出力データ数は、以下に示す式から求められます。

$$\frac{\text{出力データ数} - 1}{\text{出力サンプリングレート}} = \frac{\text{入力データ数} \times n - 1}{\text{入力サンプリングレート} \times n}$$

$$\text{出力データ数} = \left[(\text{入力データ数} \times n - 1) \times \frac{\text{出力サンプリングレート}}{\text{入力サンプリングレート} \times n} \right] + 1$$

n の値は、表 40.4 から得られます。入力データ数は表 40.5 の値以上に設定してください。

表 40.4 サンプリングレート設定とN値

OFS[2:0] 設定値 (出力サンプリング レート [kHz])	IFS[3:0] 設定値 (入力サンプリングレート [kHz])								
	0000b (8.0)	0001b (11.025)	0010b (12.0)	0100b (16.0)	0101b (22.05)	0110b (24.0)	1000b (32.0)	1001b (44.1)	1010b (48.0)
000b (44.1)	6	4	4	3	2	2	3	—	1
001b (48.0)	6	4	4	3	2	2	3	1	—
010b (32.0)	4	8	4	2	4	2	—	2	1
100b (8.0)	—	—	—	—	—	—	—	1	—
101b (16.0)	—	—	—	—	—	—	—	1	—

一定数のデータが入力されるまでは、変換処理を開始しないため、出力データを得ることはできません。最初の出力データを得るために必要となる入力データ数は、IFS ビットと OFS ビットの設定値により異なります。表 40.5 は、IFS ビットと OFS ビットの設定値の関係と、必要な初期入力データ数を示しています。表 40.6 は、IFS ビットと OFS ビットの設定値の関係と、処理に必要な初期入力データ数を示しています。

表 40.5 サンプリングレート設定値と必要な初期入力データ数の関係


OFS[2:0] 設定値 (出力サンプリング レート [kHz])	IFS[3:0] 設定値 (入力サンプリングレート [kHz])								
	0000b (8.0)	0001b (11.025)	0010b (12.0)	0100b (16.0)	0101b (22.05)	0110b (24.0)	1000b (32.0)	1001b (44.1)	1010b (48.0)
000b (44.1)	38	40	40	43	48	48	43	—	63
001b (48.0)	38	40	40	43	48	48	43	32	—
010b (32.0)	40	37	40	48	40	48	—	48	63
100b (8.0)	—	—	—	—	—	—	—	63	—
101b (16.0)	—	—	—	—	—	—	—	63	—

表 40.6 サンプリングレート設定値とフラッシュ処理に必要な入力データ数の関係

OFS[2:0] 設定値 (出力サンプリング レート [kHz])	IFS[3:0] 設定値 (入力サンプリングレート [kHz])								
	0000b (8.0)	0001b (11.025)	0010b (12.0)	0100b (16.0)	0101b (22.05)	0110b (24.0)	1000b (32.0)	1001b (44.1)	1010b (48.0)
000b (44.1)	27	24	24	22	16	16	22	—	1
001b (48.0)	27	24	24	22	16	16	22	32	—
010b (32.0)	24	29	24	16	24	16	—	16	1
100b (8.0)	—	—	—	—	—	—	—	1	—
101b (16.0)	—	—	—	—	—	—	—	1	—

40.2.6 ステータスレジスタ (SRCSTAT)

アドレス SRC.SRCSTAT 4004 DFFEH



ビット	シンボル	ビット名	機能	R/W
b0	OINT	出力 FIFO フル割り込み要求フラグ	0: 出力 FIFO に格納されているデータ数がトリガ数以上になっていない 1: 出力 FIFO に格納されているデータ数がトリガ数以上になった	R/(W) (注1)
b1	IINT	入力 FIFO エンプティ割り込み要求フラグ	0: 入力 FIFO に格納されているデータ数がトリガ数以下になっていない 1: 入力 FIFO に格納されているデータ数がトリガ数以下になった	R/(W) (注1)
b2	OVF	出力 FIFO オーバーフロー割り込み要求フラグ	0: 出力 FIFO オーバーフローなし 1: 出力 FIFO オーバーフロー発生	R/(W) (注1)
b3	UDF	出力 FIFO アンダーフロー割り込み要求フラグ	0: 出力 FIFO アンダーフローなし 1: 出力 FIFO アンダーフロー発生	R/(W) (注1)
b4	FLF	フラッシュ処理ステータスフラグ	0: フラッシュ処理完了 1: フラッシュ処理実行中	R
b5	CEF	変換処理終了フラグ	0: すべての出力データは読み出されていない 1: すべての出力データが読み出された	R/(W) (注1)
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b10-b7	IFDN[3:0]	入力 FIFO データカウント	入力 FIFO のデータ数表示	R
b15-b11	OFDN[4:0]	出力 FIFO データカウント	出力 FIFO のデータ数表示	R

注 1. 1 を読み出したあとの 0 書き込みのみ可能です。

SRCSTAT レジスタは、16 ビットの読み出し/書き込みレジスタで、入力 FIFO および出力 FIFO のデータ数、各割り込み要因の発生状態、フラッシュ処理の実行状態を示します。

OINT フラグ (出力 FIFO フル割り込み要求フラグ)

出力 FIFO に格納されたデータ数が、SRC 出力データコントロールレジスタ (SRCODCTRL) の OFTRG[1:0] ビットで設定されたトリガ数以上になったことを示します。

[1 になる条件]

- 出力 FIFO に格納されたデータ数が、設定されたトリガ数以上になったとき

[0 になる条件]

- OINT フラグで、1 を読んだ後 0 を書いたとき
- DMA 転送において、最終転送が行われたとき
- SRCCTRL.CL ビットに 1 を書いたとき
- SRCCTRL.SRCEN ビットが 0 の場合に 1 を書いたとき

IINT フラグ (入力 FIFO エンプティ割り込み要求フラグ)

入力 FIFO に格納されたデータ数が SRC 入力データコントロールレジスタ (SRCIDCTRL) の IFTRG[1:0] ビットで設定されたトリガ数以下になったことを示します。

[1 になる条件]

- 入力 FIFO に格納されたデータ数が、設定されたトリガ数以下になったとき
- SRCCTRL.CL ビットに 1 を書いたとき
- SRCCTRL.SRCEN ビットが 0 の場合に 1 を書いたとき

[0 になる条件]

- IINT フラグで、1 を読んだ後 0 を書いたとき
- DMA 転送において、最終転送が行われたとき

OVF フラグ (出力 FIFO オーバーフロー割り込み要求フラグ)

出力 FIFO がフルの状態、次のデータのサンプリングレート変換が完了したことを示します。OVF フラグがクリアされるまで、変換処理は停止します。

[1 になる条件]

- 出力 FIFO がフルの状態、次のデータのサンプリングレート変換が完了したとき

[0 になる条件]

- SRCCTRL.OVEN ビットが 1 の場合に OVF フラグで 1 を読んだ後 0 を書いたとき
- SRCCTRL.OVEN ビットが 0 の場合に、SRCOD を読み出したあとに出力 FIFO のデータ数が減少したとき
- SRCCTRL.CL ビットに 1 を書いたとき
- SRCCTRL.SRCEN ビットが 0 の場合に 1 を書いたとき

UDF フラグ (出力 FIFO アンダーフロー割り込み要求フラグ)

出力 FIFO のデータ数が 0 の状態で、出力 FIFO を読み出したことを示します。

[1 になる条件]

- 出力 FIFO のデータ数が 0 の状態で、出力 FIFO を読み出したとき

[0 になる条件]

- UDF フラグで、1 を読んだ後 0 を書いたとき
- SRCCTRL.CL ビットに 1 を書いたとき
- SRCCTRL.SRCEN ビットが 0 の場合に 1 を書いたとき

FLF フラグ (フラッシュ処理ステータスフラグ)

フラッシュ処理の実行中であることを示します。

[1 になる条件]

- SRCCTRL.FL ビットに 1 を書いたとき
フラッシュ処理が実行されていないときは 1 になりません

[0 になる条件]

- フラッシュ処理が完了したとき
- SRCCTRL.CL ビットに 1 を書いたとき
- SRCCTRL.SRCEN ビットが 0 の場合に 1 を書いたとき

CEF フラグ (変換処理終了フラグ)

フラッシュ処理が終了したあと、すべての出力データが読み出されたことを示します。

[1 になる条件]

- フラッシュ処理が終了したあと、出力 FIFO のデータ数が 0 になったとき

[0 になる条件]

- CEF フラグで、1 を読んだ後 0 を書いたとき
- SRCCTRL.CL ビットに 1 を書いたとき
- SRCCTRL.SRCEN ビットが 0 の場合に 1 を書いたとき

IFDN[3:0] ビット (入力 FIFO データカウント)


入力 FIFO 内のデータ数を示します。

OFDN[4:0] ビット (出力 FIFO データカウント)

出力 FIFO 内のデータ数を示します。

40.2.7 フィルタ係数テーブル n (SRCFCTRn) (n = 0 ~ 5551)

アドレス SRCRAM.SRCFCTR0 ~ 5551 4004 8000h ~ 4004 D6BFh



ビット	シンボル	ビット名	機能	R/W
b21-b0	SRCFCOE[21:0]	フィルタ係数テーブル	フィルタ係数値を格納	R/W
b31-b22	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SRCFCTR0 ~ SRCFCTR5551 は 32 ビットの読み出し/書き込み SRAM モジュールで、サンプリングレート変換処理に使用するフィルタ係数を格納するメモリです。SRCCTRL の FICRAE ビット = 1 で、かつ SRCEN ビット = 0 のときのみ、周辺バスから読み出し/書き込みが可能です。b31 ~ b22 は予約ビットで、読むと 0 が読み出されます。書く場合、0 にしてください。b21 ~ b0 はフィルタ係数値が格納されるレジスタで、初期値は不定です。

40.3 動作説明

40.3.1 初期設定

図 40.2 は、初期設定のフロー例を示しています。モジュールストップ解除後、SRC 変換動作開始前にフラッシュなどに格納してあるフィルタ係数データを、フィルタ係数テーブル (SRCFCTR) に転送する必要があります。フィルタ係数値がフィルタ係数テーブルに格納されている状態であれば、転送を省略し、必須パラメータの設定から始めることができます。




図 40.2 初期設定のフロー例

40.3.2 データ入力

図 40.3 に、データ入力のフロー例を示します。




図 40.3 データ入力フロー

(1) CPU への割り込み発行時

1. SRCIDCTRL の IEN ビットを 1 にします。
2. SRCSTAT の IINT フラグを 1 にすると、IDEI 割り込み要求を発生します。割り込み処理ルーチンで SRCSTAT の IINT フラグを読み出し、1 であることを確認したあと、SRCID へデータを書き込み、SRCSTAT の IINT フラグに 0 を書き込みます。その後、割り込み処理ルーチンから復帰します。
3. 2. を繰り返し、すべてのデータ入力が終わったら、SRCCTRL の FL ビットに 1 を書き込みます。

(2) 割り込みを使用して DMAC を起動する場合

1. DMAC のいずれかのチャンネルに、SRC の SRC_IDEI 割り込みを割り当てます。
2. SRCIDCTRL の IEN ビットを 1 にします。
3. SRCSTAT の IINT フラグを 1 に設定すると、SRC_IDEI 割り込み要求を発生し、DMAC を起動します。DMA 転送により SRCID レジスタへデータが書き込まれ、入力 FIFO のデータ数が SRCIDCTRL の IFTRG[1:0] ビットで設定したトリガ数を上回ると、SRCSTAT の IINT フラグがクリアされます。
4. 3. を繰り返し、すべてのデータ入力が終わったら、SRCCTRL の FL ビットに 1 を書き込みます。

(3) SSIE インタフェースから入力データを転送するために SSIE インタフェース割り込みを使用して DMAC を起動する場合

1. DMAC のいずれかのチャンネルに、DMA 転送要求元として SSIE インタフェースを割り当てます。SSIE インタフェースの SSIFRDR を転送元に、SRC の SRCID を転送先に設定し、受信動作を許可するよう SSIE インタフェースを設定します。
2. SSIFSR の RDF ビットを 1 にすると、SSIE インタフェースが割り込み要求を発生し、DMAC を起動します。DMAC は SSIFRDR からのデータを読み出し、SRCID に書き込みます。
3. 2. を繰り返し、すべてのデータ入力が終わったら、SRCCTRL の FL ビットに 1 を書き込みます。

注. 入力 FIFO は 8 段です。また、SRC_IDEI 割り込み要求が発生したときの転送可能データ数 (FIFO の空き) は、SRCIDCTRL の IFTRG[1:0] ビットの設定により異なります。入力 FIFO にはオーバーフローを防ぐ/検出する機能はないため、オーバーフローが生じた場合はデータが壊れます。それを防止するため、DMA 転送による連続データ転送数は SRCCTRL の IFTRG[1:0] ビットの設定を考慮して設定してください。

40.3.3 データ出力

図 40.4 に、データ出力のフロー例を示します。




図 40.4 データ出力フロー

(1) CPU への割り込み発行時

1. SRCODCTRL の OEN ビットを 1 にします。
2. SRCSTAT の OINT フラグを 1 にすると、SRC_ODFI 割り込み要求が発生します。割り込み処理ルーチンで SRCSTAT の OINT フラグを読み出し、1 であることを確認したあと、SRCOD からデータを読み出し、SRCSTAT の OINT フラグに 0 を書き込みます。その後、割り込み処理ルーチンから復帰します。
3. フラッシュ処理開始後、SRCSTAT の CEF フラグが 1 であることを読み出すまで、2. を繰り返します。

(2) 割り込みを使用して DMAC を起動する場合

1. DMAC のいずれかのチャンネルに、SRC の SRC_ODFI 割り込みを割り当てます。
2. SRCODCTRL の OEN ビットを 1 にします。
3. SRCSTAT の OINT フラグを 1 に設定すると、SRC_ODFI 割り込み要求が発生し、DMAC を起動します。DMA 転送により、SRCOD レジスタからデータが読み出され、出力 FIFO のデータ数が SRCODCTRL の OFTRG[1:0] ビットで設定したトリガ数を下回ると、SRCSTAT の OINT フラグがクリアされます。
4. フラッシュ処理開始後、SRCSTAT の FLF フラグが 0 であることを読み出すまで、3. を繰り返します。

(3) SSIE インタフェースへ出力データを転送するために SSIE インタフェース割り込みを使用して DMAC を起動する場合

1. SRCCTRL の OVEN ビットを 0 にして、SRC_OVFI 割り込み要求の発生を禁止します。
2. DMAC のいずれかのチャンネルに、DMA 転送要求元として SSIE インタフェースを割り当てます。SRC の SRCID を転送元に、SSIE インタフェースの SSIFTDR を転送先に設定し、送信動作を許可するよう SSIE インタフェースを設定します。
3. SSIFSR の TDE ビットを 1 にすると、SSIE インタフェースが割り込み要求を発生し、DMAC を起動します。DMAC は SRCOD からデータを読み出し、SSIFTDR に書き込みます。
4. フラッシュ処理開始後、SRCSTAT の CEF フラグが 1 であることを読み出すまで、3. を繰り返します。

- 注 1. 出力 FIFO は 16 段です。データ読み出しがなくて出力 FIFO がオーバーフローすると、変換処理は停止します。オーバーフロー状態でも出力 FIFO からのデータ読み出しは可能ですが、設定によっては変換処理再開の手続きが必要です。(詳細については、SRCCTRL の OVEN ビットの説明をご参照ください。)
- 注 2. 出力 FIFO のデータ数が 0 の状態でデータを読み出した場合は、不正なデータが読み出されます。これを防止するために、DMAC により連続転送されるデータ数は、OFTRG[1:0] ビットの設定を考慮して設定してください。

40.4 割り込み

SRC 割り込み要因には以下が含まれます。

- 入力 FIFO エンプティ (SRC_IDEI)
- 出力 FIFO フル (SRC_ODFI)
- 出力 FIFO オーバーフロー (SRC_OVFI)
- 出力 FIFO アンダーフロー (SRC_UDFI)
- 変換処理終了 (SRC_CEFI)

表 40.7 に割り込み要求の種類と発生条件を示します。

表 40.7 割り込み要求と発生条件

割り込み要求	略称	割り込み条件	DMACの起動
入力FIFOエンプティ	SRC_IDEI	IINT = 1、IEN = 1、SRCEN = 1	可能
出力FIFOフル	SRC_ODFI	OINT = 1、OEN = 1、SRCEN = 1	可能
出力FIFOオーバーフロー	SRC_OVFI	OVF = 1、OVEN = 1、SRCEN = 1	不可能
出力FIFOアンダーフロー	SRC_UDFI	UDF = 1、UDEN = 1、SRCEN = 1	不可能
変換処理終了	SRC_CEFI	CEF = 1、CEEN = 1、SRCEN = 1	不可能

割り込み発生条件が成立すると、CPU は割り込み例外処理を実行します。この処理の実行中に、割り込み要因フラグをクリアします。

SRC_IDEI 割り込みと SRC_ODFI 割り込みは、DMAC を起動することが可能です。DMAC を起動した場合は、SRC から CPU への割り込みは発生しません。

DMA 転送中は CPU 書き込みによる IINT/OINT フラグのクリア (1 読み出し後の 0 書き込み) を行わないでください。

40.5 使用上の注意事項

40.5.1 レジスタアクセス時の注意

下記に示す SRCCTRL への書き込みが SRCSTAT に反映されるまでに、周辺クロック (PCLKB) で 3 サイクルが必要です。

- SRCCTRL の FL ビットに 1 を書いて SRCSTAT の FLF フラグを設定する
- SRCCTRL の CL ビットに 1 を書いて SRCSTAT の各ビットを初期化する
- SRCEN ビットが 0 の場合に SRCCTRL の SRCEN ビットに 1 を書いて SRCSTAT の各ビットを初期化する

ただし、CPU はレジスタ書き込みの完了を待たずに後続の命令を実行するため、SRCCTRL への書き込み命令の直後の命令では、SRCSTAT の変更後の状態を正しく読み出すことはできません。SRCSTAT の変更後の状態を確認する場合は、SRCCTRL への書き込み命令のあとに SRCCTRL または SRCSTAT をダミーリードしてください。

40.5.2 フラッシュ処理に関する注意

SRC コントロールレジスタ (SRCCTRL) の FL ビットに 1 が書き込まれると、SRC はそれまでに入力されたデータのエンドポイントに 0 データを付加しながら、フラッシュ処理を続行します。そのため、フラッシュ処理は、オーディオデータのエンドポイントとなるデータの入力が完了し、後続するデータが存在しない場合に限り行ってください。

また、フラッシュ処理を実行したあとに、再度、フラッシュ処理を行う場合は、下記のいずれかの動作によって内部ワークメモリをクリアしてください。

- SRCCTRL の CL ビットに 1 を書き込む
- SRCCTRL の SRCEN ビットに 0 を書き込んだあとに、1 を書き込む

40.5.3 DMAC/DTC 転送時の注意

入出力データレジスタ (SRCID、SRCOD) へのデータ転送に DMAC/DTC を使用する場合、DMAC/DTC 転送中はステータスレジスタ (SRCSTAT) の IINT フラグと OINT フラグを CPU でクリア (1 読み出し後に 0 書き込み) しないでください。

40.5.4 SRC 動作時の注意

SRC 動作時 (SRCCTRL.SRCEN = 1) は、フィルタ係数テーブルへアクセスしないでください。

40.5.5 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、SRC 動作の禁止/許可を設定することが可能です。SRC モジュールは、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

41. SD/MMCホストインタフェース (SDHI)

41.1 概要

セキュアデジタルホストインタフェース (SDHI) およびマルチメディアカード (MMC) インタフェースは、各種外部メモリカードをMCUと接続するために必要な機能を備えています。SDHIは、SD、SDHC、SDXCフォーマットに対応するさまざまなメモリカードを接続するために1ビットと4ビットのいずれのバスもサポートしています。SD規格に対応したホスト機器を開発するには、SD Host/Ancillary Product License Agreement (SD HALA) に準拠する必要があります。

MMCインタフェースは、eMMC 4.51 (JEDEC Standard JESD 84-B451) デバイスアクセスを可能にするために1ビット、4ビットおよび8ビットのMMCバスをサポートしています。また、このインタフェースは高速SDR転送モードに対して下位互換とサポートも提供しています。

表 41.1 にSD/MMCホストインタフェースの仕様を、図 41.1 にブロック図を示します。

表 41.1 SD/MMCホストインタフェースの仕様

インタフェース	項目	内容
SD	SDバスインタフェース	<ul style="list-style-type: none"> SDメモリカード、SDIOカードに対応 転送バス幅をワイドバスモード (4ビット)、デフォルトバスモード (1ビット) から選択可能 SD、SDHC、SDXCのSDメモリカードアクセスに対応
SD/MMC共通仕様	SD/MMCクロック周波数	PCLKAを 2^n ($n=1\sim 9$) で分周してSD/MMCクロックを生成
	エラーチェック機能	CRC7 (コマンド/レスポンス)、CRC16 (転送データ)
	割り込み要因	カードアクセス割り込み (SDHI_MMCh_ACCS)、SDIOアクセス割り込み (SDHI_MMCh_SDIO)、カード検出割り込み (SDHI_MMCh_CARD) ($n=0\sim 1$)
	DMA転送要因	SDバッファアクセス割り込み (SBFAI) によりDMAC/DTCを起動可能 DMACによるSDバッファの読み出し/書き込みが可能
	その他の機能	<ul style="list-style-type: none"> カード検出機能 ライトプロテクトサポート
MMC	MMCBUSインタフェース	転送バスモードを1ビット、4ビット、8ビットから選択可能
	転送モード	Backward-compatibleモードとHigh-speed SDRモードから選択可能
	その他の機能	eMMCデバイスアクセスに対応




図 41.1 SD/MMCホストインタフェースのブロック図

表 41.2 SDHIの入出力端子

チャンネル	端子名	入出力	機能
Ch 0	SD0CLK	出力	SD/MMCクロック
	SD0CMD	入出力	コマンドの出力、レスポンスの入力
	SD0DAT0	入出力	データ0 (DAT0)
	SD0DAT1	入出力	データ1 (DAT1)、SDIO 割り込み
	SD0DAT2	入出力	データ2 (DAT2)、SDIO Read Wait
	SD0DAT3	入出力	データ3 (DAT3)、SD カード検出
	SD0DAT4	入出力	MMC データ 4 (DAT4)
	SD0DAT5	入出力	MMC データ 5 (DAT5)
	SD0DAT6	入出力	MMC データ 6 (DAT6)
	SD0DAT7	入出力	MMC データ 7 (DAT7)
	SD0CD	入力	SD カード検出
	SD0WP	入力	SD ライトプロテクト
Ch 1	SD1CLK	出力	SD/MMCクロック
	SD1CMD	入出力	コマンドの出力、レスポンスの入力
	SD1DAT0	入出力	データ0 (DAT0)
	SD1DAT1	入出力	データ1 (DAT1)、SDIO 割り込み
	SD1DAT2	入出力	データ2 (DAT2)、SDIO Read Wait
	SD1DAT3	入出力	データ3 (DAT3)、SD カード検出
	SD1DAT4	入出力	MMC データ 4 (DAT4)
	SD1DAT5	入出力	MMC データ 5 (DAT5)
	SD1DAT6	入出力	MMC データ 6 (DAT6)
	SD1DAT7	入出力	MMC データ 7 (DAT7)
	SD1CD	入力	SD カード検出

41.2 レジスタの説明

41.2.1 コマンドタイプレジスタ (SD_CMD)

アドレス SDHI0.SD_CMD 4006 2000h, SDHI1.SD_CMD 4006 2400h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CMD12AT[1:0]	TRSTP	CMDRW	CMDTP	RSPTP[2:0]		ACMD[1:0]		CMDIDX[5:0]							
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	CMDIDX[5:0]	Command index フィールド値選択	Command index フィールド値を設定します。例にはACMD[1:0] ビットのビット値が含まれています。 b7 b0 0 0 0 0 0 1 1 0 : CMD6 0 0 0 1 0 0 1 0 : CMD18 0 1 0 0 1 1 0 1 : ACMD13	R/W
b7-b6	ACMD[1:0]	コマンドタイプ選択	b7 b6 0 0 : CMD 0 1 : ACMD 上記以外は設定しないでください。	R/W
b10-b8	RSPTP[2:0]	レスポンスタイプ選択 (注1)	b10 b8 0 0 0 : ノーマルモード コマンド (ACMD[1:0] ビットおよびCMDIDX[5:0] ビットの組み合わせ) によって、レスポンスの種類と転送の方法が決まります。このとき、本レジスタの b15-b11 の設定は無効です。 0 1 1 : 拡張モード、レスポンスなし 1 0 0 : 拡張モード、R1、R5、R6、R7 レスポンス 1 0 1 : 拡張モード、R1b レスポンス 1 1 0 : 拡張モード、R2 レスポンス 1 1 1 : 拡張モード、R3 または R4 レスポンス 上記以外は設定しないでください。	R/W
b11	CMDTP	データ転送選択 (注2)	0 : コマンドタイプは、bc、bcr、ac のいずれか (データ転送を行わないコマンド) 1 : コマンドタイプは、adtc (データ転送を行うコマンド)	R/W
b12	CMDRW	データ転送方向選択 (注3)	0 : 書き込み (SD/MMCホストインタフェース→SDカード/MMC) 1 : 読み出し (SD/MMCホストインタフェース←SDカード/MMC)	R/W
b13	TRSTP	ブロック転送選択 (注3)	0 : シングルブロック転送 1 : マルチブロック転送	R/W
b15-b14	CMD12AT[1:0]	CMD12自動送信選択 (注4)	b15 b14 0 0 : マルチブロック転送時にCMD 12を自動送信する 0 1 : マルチブロック転送時にCMD 12を自動送信しない 上記以外は設定しないでください。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. ノーマルモードで使用できないコマンドがあります。

注 2. CMDTP ビットは、RSPTP[2:0] ビットが 011b、100b、101b、110b、または 111b のときのみ有効です。

注 3. CMDRW ビットと TRSTP ビットは、RSPTP[2:0] ビットが 011b、100b、101b、110b、または 111b で、CMDTP ビットが 1 のときのみ有効です。

注 4. CMD12AT[1:0] ビットは、RSPTP[2:0] ビットが 011b、100b、101b、110b、または 111b で、TRSTP ビットが 1 のときのみ有効です。

SD_CMD レジスタは、コマンドやレスポンスの種類を設定するレジスタです。RSPTP[2:0] ビットが 011b、100b、101b、110b、または 111b の場合、コマンドタイプや転送モードを設定する必要があります。SD_CMD レジスタに値を書き込むと、SDHI はコマンドシーケンスを開始します。設定例については、表 41.8、表 41.9 を参照してください。SD_INFO2.CBSY フラグが 1 のとき、SD_CMD レジスタへ書き込まないでください。

41.2.2 SD コマンドアークギュメントレジスタ (SD_ARG)

アドレス SDHI0.SD_ARG 4006 2008h, SDHI1.SD_ARG 4006 2408h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b31-b0	—	—	コマンドのフォーマット[39:8] (argument) を設定	R/W

SD_ARG レジスタは、argument フィールド値を設定するレジスタです。SD_CMD レジスタに書き込む前に SD_ARG レジスタに書き込んでください。なお、自動送信される CMD12 の argument フィールド値は、SD_ARG レジスタの値にかかわらず 0000_0000h です。

41.2.3 SD コマンドアークギュメントレジスタ 1 (SD_ARG1)

アドレス SDHI0.SD_ARG1 4006 200Ch, SDHI1.SD_ARG1 4006 240Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b15-b0	—	—	コマンドのフォーマット[39:24] (argument) を設定	R/W
b31-b16	—	予約ビット	読むと0が読めます。	R

SD_ARG1 レジスタは、argument フィールド値を設定するレジスタです。SD_CMD レジスタに書き込む前に SD_ARG1 レジスタに書き込んでください。なお、自動送信される CMD12 の argument フィールド値は、SD_ARG1 レジスタの値にかかわらず 0000_0000h です。

41.2.4 データストップレジスタ (SD_STOP)

アドレス SDHI0.SD_STOP 4006 2010h, SDHI1.SD_STOP 4006 2410h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	SEC	0	0	0	0	0	0	0	STP

ビット	シンボル	ビット名	機能	R/W
b0	STP	転送停止	1にするとデータ転送が停止します。	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	SEC	ブロックカウントレジスタ有効 (注1)	0 : SD_SECCNT レジスタ値を無効にする 1 : SD_SECCNT レジスタ値を有効にする	R/W
b31-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SD_INFO2.CBSY フラグが1のとき、本ビットを書き換えしないでください。

SD_STOP レジスタは、転送の停止を行うレジスタです。また、マルチブロック転送時は、SD_SECCNT レジスタ値 (転送ブロック数) を有効または無効にします。

STP ビット (転送停止)

マルチブロック転送時に STP ビットを 1 にすると、SDHI により転送を停止するために CMD12 が送信されます。

ただし、通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、CMD12 は送信されません。STP を 1 にした後も引き続きバッファアクセスは可能ですが、これにより SD_INFO2 のバッファアクセスエラービット (ILR または ILW) が設定されます。

シングルブロックライトの転送時に STP を 1 にすると、SD_BUF がエンプティの場合はアクセスエンドフラグが設定され、CMD12 は送信されません。SD_BUF にデータがある場合、CMD12 が送信されずにビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

シングルブロックリードの転送時に STP を 1 にすると、STP ビット設定後にアクセスエンドフラグが設定され、CMD12 は送信されません。

R1b レスポンス後、ビジー状態の受信時に STP を 1 にすると、CMD12 が送信されずにビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

コマンドシーケンスの完了後に STP を 1 にすると、CMD12 は送信されず、アクセスエンドフラグも設定されません。

レスポンスエンドフラグの設定後に STP を 1 にしてください。

アクセスエンドフラグの設定後に STP を 0 にしてください。

SEC ビット (ブロックカウントレジスタ有効)

SEC ビットを 1 にしている間に以下で SD_CMD を設定してコマンドシーケンスを開始すると、CMD12 が自動送信され、SD_SECCNT で設定したブロック数でマルチブロック転送が停止します。


ノーマルモード (SD_CMD[10:8]=000) の CMD18 または CMD25

拡張モードの SD_CMD[15:13]=001 (CMD12 自動送信、マルチブロック転送)

通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、CMD12 は自動送信されません。

41.2.5 ブロックカウントレジスタ (SD_SECCNT)


アドレス SDHI0.SD_SECCNT 4006 2014h, SDHI1.SD_SECCNT 4006 2414h



SD_SECCNT レジスタは、マルチブロック転送時の転送ブロック数を設定する読み出し/書き込みレジスタです。たとえば、レジスタ値が 0000_0001h の場合、1 ブロックが転送されます。レジスタ値が 0000_FFFFh の場合は 65535 ブロックが転送され、レジスタ値が FFFF_FFFFh の場合は 4294967295 ブロックが転送されます。0000_0000h は設定しないでください。SD_INFO2.CBSY フラグが 1 のときは、SD_SECCNT レジスタを書き換えしないでください。


41.2.6 SD カードレスポンスレジスタ 10 (SD_RSP10)、 SD カードレスポンスレジスタ 32 (SD_RSP32)、 SD カードレスポンスレジスタ 54 (SD_RSP54)

アドレス SDHI0.SD_RSP10 4006 2018h, SDHI1.SD_RSP10 4006 2418h, SDHI0.SD_RSP32 4006 2020h, SDHI1.SD_RSP32 4006 2420h
SDHI0.SD_RSP54 4006 2028h, SDHI1.SD_RSP54 4006 2428h



41.2.7 SDカードレスポンスレジスタ 1 (SD_RSP1)、 SDカードレスポンスレジスタ 3 (SD_RSP3)、 SDカードレスポンスレジスタ 5 (SD_RSP5)


アドレス SDHI0.SD_RSP1 4006 201Ch, SDHI1.SD_RSP1 4006 241Ch, SDHI0.SD_RSP3 4006 2024h, SDHI1.SD_RSP3 4006 2424h, SDHI0.SD_RSP5 4006 202Ch, SDHI1.SD_RSP5 4006 242Ch



ビット	シンボル	ビット名	機能	R/W
b15-b0	—	—	SDカード/MMCからのレスポンスを格納します。	R
b31-b16	—	予約ビット	読むと0が読めます。	R

41.2.8 SDカードレスポンスレジスタ 76 (SD_RSP76)

アドレス SDHI0.SD_RSP76 4006 2030h, SDHI1.SD_RSP76 4006 2430h



ビット	シンボル	ビット名	機能	R/W
b23-b0	—	—	SDカード/MMCからのレスポンスを格納します。	R
b31-b24	—	予約ビット	読むと0が読めます。	R

41.2.9 SD カードレスポンスレジスタ 7 (SD_RSP7)

アドレス SDHI0.SD_RSP7 4006 2034h, SDHI1.SD_RSP7 4006 2434h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	—	SDカード/MMCからのレスポンスを格納します。	R
b31-b8	—	予約ビット	読むと0が読めます。	R

SD_RSP10、SD_RSP32、SD_RSP54、SD_RSP1、SD_RSP3、SD_RSP5、SD_RSP76、SD_RSP7 は、SD カード/MMC からのレスポンスを格納する、読み出し専用のレジスタです。SD/MMC ホストインタフェースは、SD カード/MMC からのレスポンスの種類により、レスポンスの内容を4つのレジスタに分割して格納します。

レスポンスタイプとその格納先の対応を表 41.3 に示します。

表 41.3 レスポンスタイプと格納先の対応

レスポンスタイプ	SD_RSP10 レジスタ	SD_RSP32 レジスタ	SD_RSP54 レジスタ	SD_RSP1 レジスタ	SD_RSP3 レジスタ	SD_RSP5 レジスタ	SD_RSP76 レジスタ	SD_RSP7 レジスタ
R1	[39:8]	—	[39:8] (注1)	—	—	—	—	—
R1b	[39:8]	—	[39:8] (注1)	—	—	—	—	—
R2	[39:8]	[71:40]	[103:72]	—	—	—	[127:104]	—
R3	[39:8]	—	—	—	—	—	—	—
R4	[39:8]	—	—	—	—	—	—	—
R5	[39:8]	—	—	—	—	—	—	—
R6	[39:8]	—	—	—	—	—	—	—
R7	[39:8]	—	—	—	—	—	—	—

注 1. CMD18 および CMD25 に対するレスポンスは、SD_RSP10 レジスタおよび SD_RSP54 レジスタに格納されます。このため、SD_RSP10 レジスタが自動送信された CMD12 に対するレスポンスで上書きされても、SD_RSP54 レジスタを読み出すことで CMD18 または CMD25 に対するレスポンスを確認できます。

41.2.10 SD カード割り込みフラグレジスタ 1 (SD_INFO1)

アドレス SDHI0.SD_INFO1 4006 2038h, SDHI1.SD_INFO1 4006 2438h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	SDD3M ON	SDD3I N	SDD3R M	SDWP MON	—	SDCD MON	SDCDI N	SDCDR M	ACEND	—	RSPEN D
リセット後の値	0	0	0	0	0	x	0	0	x	0	x	0	0	0	0
													(注1)	0	(注1)

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	RSPEND	レスポンスエンド検出フラグ	0: レスポンスエンドを検出していない 1: レスポンスエンドを検出した	R/(W) (注2)
b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	ACEND	アクセスエンド検出フラグ	0: アクセスエンドを検出していない 1: アクセスエンドを検出した	R/(W) (注2)
b3	SDCDRM	SDnCD 抜去フラグ	0: SDnCD 端子による SD カード/MMC 抜去を検出していない 1: SDnCD 端子による SD カード/MMC 抜去を検出した	R/(W) (注2)
b4	SDCDIN	SDnCD 挿入フラグ	0: SDnCD 端子による SD カード/MMC 挿入を検出していない 1: SDnCD 端子による SD カード/MMC 挿入を検出した	R/(W) (注2)
b5	SDCDMON	SDnCD 端子モニタフラグ	0: SDnCD 端子のレベルは High (注3) 1: SDnCD 端子のレベルは Low (注3)	R
b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	SDWPMON (注4)	SD0WP 端子モニタフラグ	0: SD0WP 端子のレベルは High 1: SD0WP 端子のレベルは Low	R
b8	SDD3RM	SDnDAT3 抜去フラグ	0: SDnDAT3 端子による SD カード/MMC 抜去を検出していない 1: SDnDAT3 端子による SD カード/MMC 抜去を検出した	R/(W) (注2)
b9	SDD3IN	SDnDAT3 挿入フラグ	0: SDnDAT3 端子による SD カード/MMC 挿入を検出していない 1: SDnDAT3 端子による SD カード/MMC 挿入を検出した	R/(W) (注2)
b10	SDD3MON	SDnDAT3 端子モニタフラグ	0: SDnDAT3 端子のレベルは Low 1: SDnDAT3 端子のレベルは High	R
b31-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. リセットで初期化されます。また、SOFT_RST.SDRST フラグによるリセットの場合も初期化されます。

注 2. 1 にしてもフラグは変化しません。0 を書くとフラグの値は 0 になります。

注 3. SD_OPTION.CTOP[3:0] ビットで指定した期間以上、同じ端子レベルが継続したときにフラグが変化します。

注 4. SDWPMON ビットに対応するのは SDHI0 (SD0WP) だけです。SDHI1 では、ビット [7] は予約ビットです。

SD_INFO1 レジスタは、コマンドシーケンスにおけるレスポンスエンドおよびアクセスエンドの検出を表示します。また、SD カード/MMC の挿抜検出、ライトプロテクトの状態を表示します。

マルチブロック転送中に CMD12 または CMD52 (SDIO abort) を送信した場合、ACEND フラグは 1 になりますが、RSPEND フラグは 1 になりません。

通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、ACEND フラグまたは RSPEND フラグが 1 になります。

SDD3MON ビット、SDD3IN フラグ、SDD3RM フラグはリセット解除後、SDnDAT3 (n=0, 1) 端子の状態により変化します。また、ワイドバスモードでのデータ転送中にも変化します。これらの 3 つのビットは SD カードにのみ使用されます。クリアするフラグを 0 にしてください。クリアされていないフラグは 1 にしてください。

RSPEND フラグ (レスポンスエンド検出フラグ)

レスポンスエンドが検出されたことを示します。

[1 になる条件]

- レスポンスの受信が完了したとき
- レスポンスがないコマンドの送信が完了したとき
- R1b レスポンス後のビジー状態の受信が完了したとき
- マルチブロックリードの転送で、C52PUB ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき
- マルチブロックライトの転送で、C52PUB ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき
- 通信エラーまたはタイムアウトによりコマンドシーケンスが停止したとき

[0 になる条件]

- RSPEND に 0 を書いたとき
- データがないコマンドが生成されたとき

注. データ転送のないコマンドを発行したときは、コマンドシーケンスが終了した後に RSPEND フラグが 1 になります。

ACEND フラグ (アクセスエンド検出フラグ)

アクセスエンドが検出されたことを示します。

[1 になる条件]

- シングルブロックリードの転送で、バッファに対する読み出しが完了したとき
- マルチブロックリードの転送で、データの最終ブロックのバッファに対する読み出しが完了したとき
- CMD12 の自動送信によるマルチブロックリードの転送で、バッファに対する読み出しおよび CMD12 に対するレスポンスの受信が完了したとき
- シングルブロックライトの転送で、CRC ステータスを受信した後、ビジー状態の受信が完了したとき
- マルチブロックライトの転送で、最終ブロックの CRC ステータスを受信した後、ビジー状態の受信が完了したとき
- CMD12 の自動送信によるマルチブロックライトの転送で、CMD12 に対するレスポンスビジー状態の受信が完了したとき
- マルチブロックリードの転送で、STP ビットを 1 にして送信された CMD12 に対するレスポンスの受信が完了したとき
- マルチブロックライトの転送で、STP ビットを 1 にして送信された CMD12 に対するレスポンスビジー状態の受信が完了したとき
- マルチブロックリードの転送で、IOABT ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき
- マルチブロックライトの転送で、IOABT ビットを 1 にして送信された CMD52 に対するレスポンスの受信が完了したとき
- 通信エラーまたはタイムアウトによりコマンドシーケンスが停止したとき

[0 になる条件]

- ACEND に 0 を書いたとき
- アクセスエンドビットが 1 に設定されたとき

注. コマンドシーケンスが終了した後、ACEND フラグは 1 になります。

SDCDRM フラグ (SDnCD 抜去フラグ)

SDnCD が抜去されたことを示します。

[1 になる条件]

- SDnCD が 0 から 1 に変化した後、SDnCD が 1 に保持された状態で Mcycle が経過したとき
[0 になる条件]
- SDCDRM に 0 を書いたとき

注. SD_OPTION[3:0] ビットによって Mcycle が設定されたとき

SDCDIN フラグ (SDnCD 挿入フラグ)

SDnCD が挿入されたことを示します。

[1 になる条件]

- SDnCD が 1 から 0 に変化した後、SDnCD が 0 に保持された状態で Mcycle が経過したとき
[0 になる条件]
- SDCDIN に 0 を書いたとき

注. SD_OPTION[3:0] ビットによって Mcycle が設定されたとき

SDD3RM フラグ (SDnDAT3 抜去フラグ)

SDnDAT3 が抜去されたことを示します。

[1 になる条件]

- SDnDAT3 が 1 から 0 に変化した後、SDnDAT3 が 0 に保持された状態で PCLKA の 2 サイクルが経過したとき
[0 になる条件]
- SDD3RM に 0 を書いたとき

SDD3IN フラグ (SDnDAT3 挿入フラグ)

SDnDAT3 が挿入されたことを示します。

[1 になる条件]

- SDnDAT3 が 0 から 1 に変化した後、SDnDAT3 が 1 に保持された状態で PCLKA の 2 サイクルが経過したとき
[0 になる条件]
- SDD3IN に 0 を書いたとき

41.2.11 SD カード割り込みフラグレジスタ 2 (SD_INFO2)

アドレス SDHI0.SD_INFO2 4006 203Ch, SDHI1.SD_INFO2 4006 243Ch

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
ILA	CBSY	SD_CLK_CTRLLEN	—	—	—	BWE	BRE	SDD0MON	RSPTO	ILR	ILW	DTO	ENDE	CRCE	CMDE	
リセット後の値	0 (注1)	0	1	0	0	0	0 (注1)	0 (注1)	x	0 (注1)	0 (注1)	0 (注1)	0 (注1)	0 (注1)	0 (注1)	0 (注1)

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	CMDE	コマンドエラー検出フラグ	0: コマンドエラーの発生なし 1: コマンドエラーの発生あり	R/W (注1)
b1	CRCE	CRCエラー検出フラグ	0: CRCエラーの発生なし 1: CRCエラー検出	R/W (注1)
b2	ENDE	エンドビットエラー検出フラグ	0: エンドビットエラーの発生なし 1: エンドビットエラーの発生あり	R/W (注1)
b3	DTO	データタイムアウト検出フラグ	0: データタイムアウトの発生なし 1: データタイムアウトの発生あり	R/W (注1)
b4	ILW	SD_BUF0不正書き込み検出フラグ	0: SD_BUF0レジスタへの不正な書き込みなし 1: SD_BUF0レジスタへの不正な書き込みあり	R/W (注1)
b5	ILR	SD_BUF0不正読み出し検出フラグ	0: SD_BUF0レジスタから不正な読み出しなし 1: SD_BUF0レジスタから不正な読み出しあり	R/W (注1)
b6	RSPTO	レスポンスタイムアウト検出フラグ	0: レスポンスタイムアウトの発生なし 1: レスポンスタイムアウトの発生あり	R/W (注1)
b7	SDD0MON	SDHI_D0端子ステータスフラグ	0: SDnDAT0端子がLow 1: SDnDAT0端子がHigh	R
b8	BRE	SD_BUF0読み出し許可フラグ	0: SD_BUF0レジスタへのリードアクセス禁止 1: SD_BUF0レジスタへのリードアクセス許可	R/W (注1)
b9	BWE	SD_BUF0書き込み許可フラグ	0: SD_BUF0レジスタへのライトアクセス禁止 1: SD_BUF0レジスタへのライトアクセス許可	R/W (注1)
b12-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13	SD_CLK_CTRLLEN	SD_CLK_CTRL書き込み許可フラグ	0: SD/MMCバス (CMDラインとDATライン) がビジーなので、SD_CLK_CTRL.CLKENビットとCLKSEL[7:0]ビットへの書き込み禁止 1: SD/MMCバス (CMDラインとDATライン) がビジーではないので、SD_CLK_CTRL.CLKENビットとCLKSEL[7:0]ビットへの書き込み許可	R
b14	CBSY	コマンドシーケンス状態表示フラグ	0: コマンドシーケンス終了 1: コマンドシーケンス実行中 (ビジー状態)	R
b15	ILA	不正アクセスエラー検出フラグ	0: 不正アクセスエラーの発生なし 1: 不正アクセスエラーの発生あり	R/W (注1)
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. 1にしてもフラグは変化しません。0を書くとフラグの値は0になります。

SD_INFO2レジスタは、SDバッファおよびSDカード/MMCのステータスを表示します。クリアするフラグを0にしてください。クリアされていないフラグは1にしてください。

CMDE フラグ (コマンドエラー検出フラグ)

コマンドエラーが検出されたことを示します。コマンドシーケンスはコマンドエラーが発生すると停止します。SDIO_MODE.C52PUB ビットが 1 および CMD52 が自動作成されたとき、通信エラーまたはレスポンスタイムアウトが起こると、コマンドシーケンスは完了しません。41.3.12 IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックリード) または 41.3.13 IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックライト) のエラー処理を実行しコマンドシーケンスを完了してください。

[1 になる条件]

- 送信したコマンドの `command index` と受信したレスポンスの `command index` が異なるとき
- コマンドシーケンス中に送信したコマンドの `command index` と受信したレスポンスの `command index` が異なるとき

[0 になる条件]

- CMDE に 0 を書いたとき

CRCE フラグ (CRC エラー検出フラグ)

CRC エラーが検出されたことを示します。コマンドシーケンスは CRC エラーが発生すると停止します。SDIO_MODE.C52PUB ビットが 1 および CMD52 が自動作成されたとき、通信エラーまたはレスポンスタイムアウトが起こると、コマンドシーケンスは完了しません。41.3.12 IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックリード) または 41.3.13 IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックライト) のエラー処理を実行しコマンドシーケンスを完了してください。

[1 になる条件]

- CRC ステータスにエラーが発生したとき
- 読み出したデータに CRC エラーが発生したとき
- レスポンスに CRC エラーが発生したとき
- コマンドシーケンス中に送信したコマンドに対するレスポンスに CRC エラーがあるとき

[0 になる条件]

- CRCE に 0 を書いたとき

ENDE フラグ (エンドビットエラー検出フラグ)

エンドビットエラーが検出されたことを示します。コマンドシーケンスはエンドビットエラーが発生すると停止します。SDIO_MODE.C52PUB ビットが 1 および CMD52 が自動作成されたとき、通信エラーまたはレスポンスタイムアウトが起こると、コマンドシーケンスは完了しません。41.3.12 IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックリード) または 41.3.13 IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックライト) のエラー処理を実行しコマンドシーケンスを完了してください。

[1 になる条件]

- レスポンス長にエラーが発生したとき (エンドビットが検出されなかったとき)
- 読み出しデータ長にエラーが発生したとき (有効ビットのエンドビットが検出されなかったとき)
- CRC ステータス長にエラーが発生したとき (エンドビットが検出されなかったとき)
- コマンドシーケンス中に送信したコマンドに対するレスポンス長にエラーがあるとき (たとえば、エンドビットが検出されなかったとき)

[0 になる条件]

- ENDE に 0 を書いたとき

DTO フラグ (データタイムアウト検出フラグ)

データタイムアウトエラーが検出されたことを示します。タイムアウトが発生するとコマンドシーケンスは停止します。

[1 になる条件]

- R1b レスポンス後、Ncycle を超える期間にわたってビジー状態 (SDnDAT0=0) が継続しているとき
- CRC ステータス後、Ncycle を超える期間にわたってビジー状態 (SDnDAT0=0) が継続しているとき
- データを書き込んだ後、Ncycle が経過しても CRC ステータスを受信しないとき
- リードコマンド後、Ncycle を超える時間が経過しても読み出しデータを受信しないとき
- コマンドシーケンス中に CMD12 が送信された後、Ncycle を超える期間にわたってビジー状態 (SDnDAT0=0) が継続しているとき
- 読み出しデータを受信した後、Ncycle を超える時間が経過しても次のブロックの読み出しデータを受信しないとき
- Read Wait 状態が解除された後、Ncycle を超える時間が経過しても次のブロックの読み出しデータを受信しないとき

注. Ncycle は SD_OPTION[7:4] ビットに設定されます。

[0 になる条件]

- DTO に 0 を書いたとき

ILW フラグ (SD_BUF0 不正書き込み検出フラグ)

SD_BUF0 不正ライトアクセスが検出されたことを示します。

[1 になる条件]

- リードまたはライトコマンドステートでないときに SD_BUF0 にデータを書き込んだとき
- SD_BUF がフルのときに SD_BUF0 にデータを書き込んだとき
- CRC ステータスまたは CRC ステータス長にエラーが発生した場合に SD_BUF0 にデータを書き込んだとき
- CRC ステータス後のビジー状態が Ncycle を超える期間にわたって継続しているときに SD_BUF0 にデータを書き込んだとき

注. Ncycle は SD_OPTION[7:4] ビットに設定されます。

[0 になる条件]

- ILW に 0 を書いたとき

ILR フラグ (SD_BUF0 不正読み出し検出フラグ)

SD_BUF0 不正リードアクセスが検出されたことを示します。

[1 になる条件]

- SD_BUF0 を読み出しているときに SD_BUF がエンプティのとき
- CRC エラーまたは END エラーを含むデータを SD_BUF0 から読み出したとき

[0 になる条件]

- ILR に 0 を書いたとき

RSPTO フラグ (レスポンスタイムアウト検出フラグ)

レスポンスタイムアウトが検出されたことを示します。コマンドシーケンスはレスポンスタイムアウトが発生すると停止します。SDIO_MODE.C52PUB ビットが 1 および CMD52 が自動送信されたとき、通信エラーまたはレスポンスタイムアウトが起こると、コマンドシーケンスは完了していません。41.3.12

IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックリード) または 41.3.13

IO_RW_EXTENDED コマンド (SD : CMD53 / マルチブロックライト) のエラー処理を実行しコマンドシーケンスを完了してください。

[1 になる条件]

- SD/MMC クロックで 640 サイクルを超える時間が経過してもレスポンスを受信しないとき (コマンドシーケンス中に送信したコマンドに対するレスポンスを含みます)

[0 になる条件]

- RSPTO に 0 を書いたとき

SDD0MON フラグ (SDHI_D0 端子ステータスフラグ)

SDHI_D0 端子の状態が表示されます。イレースコマンドを送信した後、データタイムアウト (DTO) が設定されていても、レスポンスタイムアウト (RSPTO) が設定されていない場合、DAT0 のポーリングによりイレースシーケンスの終了 (SDD0MON = 1) が確認されます。

なお、ライトシーケンス中に通信エラーまたはタイムアウトが発生すると、DAT0 ビットの値が 0 のままになっている場合があります。

SD/MMC クロックが停止しているとき、DAT0 ビットはクロックが停止する前に値を保持します。

BRE フラグ (SD_BUF0 読み出し許可フラグ)

SD_BUF0 の読み出しが許可されていることを示します。

[1 になる条件]

- シングルブロック転送時、SD_SIZE に設定したデータが SD_BUF0 に格納されたとき
- マルチブロック転送時、SD_SIZE に設定したデータが SD_BUF0 のバンク 1 またはバンク 2 のいずれかに格納されたとき

[0 になる条件]

- BRE に 0 を書いたとき
- DMA 転送にて SD_BUF0 からデータを 1 ブロック分読み出したとき

CPU にて SD_BUF0 からデータを読み出す場合、BRE をクリアしてから、SD_SIZE に設定したデータ量を読み出すようにしてください。

ブロックデータを読み出しているときに CRC エラーまたは END エラーが発生した場合も、SD_BUF0 にデータが格納され、BRE が設定されます。

BWE フラグ (SD_BUF0 書き込み許可フラグ)

SD_BUF0 への書き込みが許可されていることを示します。

[1 になる条件]

- シングルブロック転送時、SD_BUF0 がエンプティのとき
- マルチブロック転送時、SD_BUF0 のバンク 1 またはバンク 2 のいずれかがエンプティのとき

[0 になる条件]

- BWE に 0 を書いたとき
- DMA 転送にて SD_BUF0 にデータを 1 ブロック分書いたとき

CPU にて SD_BUF0 にデータを書き込む場合、BWE をクリアしてから、SD_SIZE に設定したデータ量を書き込むようにしてください。

SD_CLK_CTRLLEN フラグ (SD_CLK_CTRL 書き込み許可フラグ)

SD_CMD への書き込みによってコマンドシーケンスが開始すると、CBSY ビットが 1 になると同時に、SD_CLK_CTRLLEN ビットが 0 になります。コマンドシーケンスの完了により CBSY ビットが 0 になった後、SDnCLK クロックの 8 サイクル後に SD_CLK_CTRLLEN ビットが 1 になります。

ILA フラグ (不正アクセスエラー検出フラグ)

不正アクセスエラーが検出されたことを示します。

[1 になる条件]

- コマンドシーケンス中に SD_CMD にデータを書き込んだとき (CBSY = 1)
- SD_CMD において SD_CMD[11]=1 (データ転送のあるコマンド) かつ SD_CMD[7:0]=0000 1100b (CMD12) にしたとき

[0 になる条件]

- ILA に 0 を書いたとき

41.2.12 SD_INFO1 割り込みマスクレジスタ (SD_INFO1_MASK)

アドレス SDHI0.SD_INFO1_MASK 4006 2040h, SDHI1.SD_INFO1_MASK 4006 2440h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	SDD3I NM	SDD3R MM	—	—	—	SDCDI NM	SDCDR MM	ACEND M	—	RSPEN DM
リセット後の値	0	0	0	0	0	1	1	0	0	0	1	1	1	0	1

ビット	シンボル	ビット名	機能	R/W
b0	RSPENDM	レスポンスエンド割り込み要求マスク	0 : レスポンスエンド割り込み要求をマスクしない 1 : レスポンスエンド割り込み要求をマスクする	R/W
b1	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b2	ACENDM	アクセスエンド割り込み要求マスク	0 : アクセスエンド割り込み要求をマスクしない 1 : アクセスエンド割り込み要求をマスクする	R/W
b3	SDCDRMM	SDnCD 抜去割り込み要求マスク	0 : SDnCD 端子によるSDカード/MMC 抜去割り込み要求をマスクしない 1 : SDnCD 端子によるSDカード/MMC 抜去割り込み要求をマスクする	R/W
b4	SDCDINM	SDnCD 挿入割り込み要求マスク	0 : SDnCD 端子によるSDカード/MMC 挿入割り込み要求をマスクしない 1 : SDnCD 端子によるSDカード/MMC 挿入割り込み要求をマスクする	R/W
b7-b5	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b8	SDD3RMM	SDnDAT3 抜去割り込み要求マスク	0 : SDnDAT3 端子によるSDカード/MMC 抜去割り込み要求をマスクしない 1 : SDnDAT3 端子によるSDカード/MMC 抜去割り込み要求をマスクする	R/W
b9	SDD3INM	SDnDAT3 挿入割り込み要求マスク	0 : SDnDAT3 端子によるSDカード/MMC 挿入割り込み要求をマスクしない 1 : SDnDAT3 端子によるSDカード/MMC 挿入割り込み要求をマスクする	R/W
b31-b10	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R

SD_INFO1_MASK レジスタは、SD_INFO1 レジスタの各ステータスフラグによる割り込みの要求を許可または禁止します。各ステータスフラグと要求される割り込み要因の関係は表 41.5 割り込み要因を参照してください。

41.2.13 SD INFO2 割り込みマスクレジスタ (SD_INFO2_MASK)

アドレス SDHI0.SD_INFO2_MASK 4006 2044h, SDHI1.SD_INFO2_MASK 4006 2444h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ILAM	—	—	—	—	—	BWEM	BREM	—	RSPTOM	ILRM	ILWM	DTOM	ENDEM	CRCEM	CMDEM
リセット後の値	1	0	0	0	1	0	1	1	0	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	CMDEM	コマンドエラー割り込み要求マスク	0: コマンドエラー割り込み要求をマスクしない 1: コマンドエラー割り込み要求をマスクする	R/W
b1	CRCEM	CRCエラー割り込み要求マスク	0: CRCエラー割り込み要求をマスクしない 1: CRCエラー割り込み要求をマスクする	R/W
b2	ENDEM	エンドビットエラー割り込み要求マスク	0: エンドビット検出エラー割り込み要求をマスクしない 1: エンドビット検出エラー割り込み要求をマスクする	R/W
b3	DTOM	データタイムアウト割り込み要求マスク	0: データタイムアウト割り込み要求をマスクしない 1: データタイムアウト割り込み要求をマスクする	R/W
b4	ILWM	SD_BUF0レジスタ不正書き込み割り込み要求マスク	0: SD_BUF0レジスタへの不正書き込み検出割り込み要求をマスクしない 1: SD_BUF0レジスタへの不正書き込み検出割り込み要求をマスクする	R/W
b5	ILRM	SD_BUF0レジスタ不正読み出し割り込み要求マスク	0: SD_BUF0レジスタへの不正読み出し検出割り込み要求をマスクしない 1: SD_BUF0レジスタへの不正読み出し検出割り込み要求をマスクする	R/W
b6	RSPTOM	レスポンスタイムアウト割り込み要求マスク	0: レスポンスタイムアウト割り込み要求をマスクしない 1: レスポンスタイムアウト割り込み要求をマスクする	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	BREM (注1)	BRE割り込み要求マスク	0: SDバッファの読み出し許可割り込み要求をマスクしない 1: SDバッファの読み出し許可割り込み要求をマスクする	R/W
b9	BWEM (注1)	BWE割り込み要求マスク	0: SD_BUF0レジスタへの書き込み許可割り込み要求をマスクしない 1: SD_BUF0レジスタへの書き込み許可割り込み要求をマスクする	R/W
b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b14-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	ILAM	不正アクセスエラー割り込み要求マスク	0: 不正アクセスエラー割り込み要求をマスクしない 1: 不正アクセスエラー割り込み要求をマスクする	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. SD_INFO2_MASK.BWEM ビットもしくはSD_INFO2_MASK.BREM ビットのいずれかが0 のとき、SD_DMAEN.DMAEN ビットは0 にしてください。SD_DMAEN.DMAEN ビットが1 のとき、SD_INFO2_MASK.BWEM ビットおよびSD_INFO2_MASK.BREM ビットは1 にしてください。

SD_INFO2_MASK レジスタは、SD_INFO2 レジスタの各ステータスフラグによる割り込みの要求を許可または禁止します。各ステータスフラグと要求される割り込み要因の関係は表 41.5 を参照してください。

41.2.14 SD クロックコントロールレジスタ (SD_CLK_CTRL)

アドレス SDHI0.SD_CLK_CTRL 4006 2048h, SDHI1.SD_CLK_CTRL 4006 2448h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	CLKCT RLEN	CLKEN	CLKSEL[7:0]							
リセット後の値	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	CLKSEL[7:0]	SD/MMCクロック周波数選択 (注1)	b7 0 0 0 0 0 0 0 0 : PCLKA/2 0 0 0 0 0 0 0 1 : PCLKA/4 0 0 0 0 0 0 1 0 : PCLKA/8 0 0 0 0 0 1 0 0 : PCLKA/16 0 0 0 0 1 0 0 0 : PCLKA/32 0 0 0 1 0 0 0 0 : PCLKA/64 0 0 1 0 0 0 0 0 : PCLKA/128 0 1 0 0 0 0 0 0 : PCLKA/256 1 0 0 0 0 0 0 0 : PCLKA/512 上記以外は設定しないでください。	R/W
b8	CLKEN	SD/MMCクロック出力制御 (注1)	0 : SD/MMCクロック出力は無効 (SDnCLK信号をLowに固定) 1 : SD/MMCクロック出力は有効	R/W
b9	CLKCTRLLEN	SD/MMCクロック出力自動制御選択	0 : SD/MMCクロック出力の自動制御は無効 1 : SD/MMCクロック出力の自動制御は有効	R/W
b31-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SD_INFO2.SD_CLK_CTRLLEN フラグが0のとき、CLKSEL[7:0] ビット、CLKEN ビットに書き込むことはできません。

SD_CLK_CTRL レジスタは、SD/MMC クロックの周波数の設定や出力の制御を行います。SD_CMD レジスタに値を書き込んでコマンドシーケンスが開始される前に CLKEN ビットを1にしてください。SD_INFO2.SD_CLK_CTRLLEN フラグが0のとき、SD_CLK_CTRL レジスタへ書き込まないでください。

CLKCTRLLEN ビット (SD/MMC クロック出力自動制御選択)

コマンドシーケンス中だけ SD/MMC クロックを出力する SD/MMC クロック出力の自動制御機能を許可/禁止します。


SD/MMC クロック出力が開始・停止するタイミングは以下のとおりです。

- SD/MMC クロック出力は、SD_CMD への書き込み後に開始します。
- SD/MMC クロック出力は、コマンドシーケンスの終了後に SD/MMC クロックの8サイクルが経過すると停止します。

また、SD_CLK_CTRL の CLKEN が0のときは、CLKCTRLLEN ビットの値にかかわらず、SD/MMC クロックは0に固定されます。

41.2.15 転送データ長レジスタ (SD_SIZE)

アドレス SDHI0.SD_SIZE 4006 204Ch, SDHI1.SD_SIZE 4006 244Ch



ビット	シンボル	ビット名	機能	R/W
b9-b0	LEN[9:0]	転送データサイズ設定	転送データサイズを設定します。(注1)	R/W
b31-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. SD_INFO2.CBSY フラグが1のとき、これらのビットを書き換えしないでください。

SD_SIZE レジスタは、転送データサイズを設定するレジスタです。

LEN[9:0] ビット (転送データサイズ設定)

シングルブロック転送時には、LEN[9:0] ビットに転送データサイズを1バイト～512バイトの範囲で設定できます。CMD12を自動送信するマルチブロック転送時 (CMD18とCMD25) には、512バイトのみ設定できます。CMD12を自動送信しないマルチブロック転送時には、512バイトの他、32、64、128、256バイトを設定できます。ただし、32、64、128、256バイトのマルチブロックリード転送は、SDIOのマルチブロック転送時 (CMD53) に限ります。なお、データ転送のあるコマンドのとき、LEN[9:0] ビットを0にしないでください。

41.2.16 SD カードアクセスコントロールオプションレジスタ (SD_OPTION)

アドレス SDHI0.SD_OPTION 4006 2050h, SDHI1.SD_OPTION 4006 2450h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
WIDTH	—	WIDTH 8	—	—	—	—	TOUTM ASK	TOP[3:0]			CTOP[3:0]				
リセット後の値	0 (注2)	1	0 (注2)	0	0	0	0 (注2)	1 (注2)	1 (注2)	1 (注2)	0 (注2)	1 (注2)	1 (注2)	1 (注2)	0 (注2)

ビット	シンボル	ビット名	機能		R/W
b3-b0	CTOP[3:0]	カード検出タイムカウンタ (注1)	b3 b0 0 0 0 0 : PCLKA × 2 ¹⁰ 0 0 0 1 : PCLKA × 2 ¹¹ 0 0 1 0 : PCLKA × 2 ¹² 0 0 1 1 : PCLKA × 2 ¹³ 0 1 0 0 : PCLKA × 2 ¹⁴ 0 1 0 1 : PCLKA × 2 ¹⁵ 0 1 1 0 : PCLKA × 2 ¹⁶ 0 1 1 1 : PCLKA × 2 ¹⁷	b3 b0 1 0 0 0 : PCLKA × 2 ¹⁸ 1 0 0 1 : PCLKA × 2 ¹⁹ 1 0 1 0 : PCLKA × 2 ²⁰ 1 0 1 1 : PCLKA × 2 ²¹ 1 1 0 0 : PCLKA × 2 ²² 1 1 0 1 : PCLKA × 2 ²³ 1 1 1 0 : PCLKA × 2 ²⁴ 1 1 1 1 : 設定禁止	R/W
b7-b4	TOP[3:0]	タイムアウトカウンタ (注1)	b7 b4 0 0 0 0 : SD/MMCクロック × 2 ¹³ 0 0 0 1 : SD/MMCクロック × 2 ¹⁴ 0 0 1 0 : SD/MMCクロック × 2 ¹⁵ 0 0 1 1 : SD/MMCクロック × 2 ¹⁶ 0 1 0 0 : SD/MMCクロック × 2 ¹⁷ 0 1 0 1 : SD/MMCクロック × 2 ¹⁸ 0 1 1 0 : SD/MMCクロック × 2 ¹⁹ 0 1 1 1 : SD/MMCクロック × 2 ²⁰	b7 b4 1 0 0 0 : SD/MMCクロック × 2 ²¹ 1 0 0 1 : SD/MMCクロック × 2 ²² 1 0 1 0 : SD/MMCクロック × 2 ²³ 1 0 1 1 : SD/MMCクロック × 2 ²⁴ 1 1 0 0 : SD/MMCクロック × 2 ²⁵ 1 1 0 1 : SD/MMCクロック × 2 ²⁶ 1 1 1 0 : SD/MMCクロック × 2 ²⁷ 1 1 1 1 : 設定禁止	R/W
b8	TOUTMASK	タイムアウトマスク	0 : タイムアウトの有効化 1 : タイムアウトの無効化 (SD_INFO2のRSPT0ビットとDTOビット、およびSD_ERR_STS2の6~0ビットは設定しないでください。 タイムアウトの無効化によりタイムアウトが発生した場合、ソフトウェアリセットを実行してコマンドシーケンスを終了してください。)		R/W
b12-b9	—	予約ビット	読むと0が読めます。		R
b13	WIDTH8 (注1)	バス幅	ビット15 (WIDTHビット) を参照してください。		R/W
b14	—	予約ビット	読むと1が読めます。		R
b15	WIDTH	バス幅 (注1)	b15 b13 0 1 : 8ビット幅 0 0 : 4ビット幅 1 0 : 1ビット幅 1 1 : 1ビット幅 1バイトライト転送の場合、4ビット幅または1ビット幅を設定してください。8ビット幅を設定しないでください。		R/W
b31-b16	—	予約ビット	読むと0が読めます。		R

注 1. SD_INFO2.CBSY フラグが1のとき、これらのビットを書き換えないでください。
注 2. リセット時およびSOFT_RST.SDRST フラグが0の場合、初期値が適用されます。

SD_OPTION レジスタは、SD バスの幅およびタイムアウトカウンタを設定するレジスタです。

41.2.17 SD エラーステータスレジスタ 1 (SD_ERR_STS1)

アドレス SDHI0.SD_ERR_STS1 4006 2058h, SDHI1.SD_ERR_STS1 4006 2458h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	—	CRCTK[2:0]		CRCTK E	RDCR CE	RSPCR CE1	RSPCR CE0	—	—	CRCLNE	RDLENE	RSPLE NE1	RSPLE NE0	CMDE1	CMDE0	
	x	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
		(注3)	(注3)	(注3)	(注3)	(注3)	(注3)	(注3)			(注3)	(注3)	(注3)	(注3)	(注3)	(注3)

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	CMDE0	コマンドエラーフラグ0	0: コマンド (注1) レスポンスのcommand indexフィールド値にエラーなし 1: コマンド (注1) レスポンスのcommand indexフィールド値にエラーあり	R
b1	CMDE1	コマンドエラーフラグ1	0: コマンド (注2) レスポンスのcommand indexフィールド値にエラーなし 1: コマンド (注2) レスポンスのcommand indexフィールド値にエラーあり (SD_CMD.CMDIDX[5:0]設定では、CMD12送信で発生したエラーをCMDE0フラグに表示)	R
b2	RSPLNE0	レスポンス長エラーフラグ0	0: コマンド (注1) レスポンス長にエラーなし 1: コマンド (注1) レスポンス長にエラーあり	R
b3	RSPLNE1	レスポンス長エラーフラグ1	0: コマンド (注2) レスポンス長にエラーなし 1: コマンド (注2) レスポンス長にエラーあり (SD_CMD.CMDIDX[5:0]設定では、CMD12送信で発生したエラーをRSPLNE0フラグに表示)	R
b4	RDLENE	読み出しデータ長エラーフラグ	0: 読み出しデータ長エラーの発生なし 1: 読み出しデータ長エラーの発生あり	R
b5	CRCLNE	CRCステータストークン長エラーフラグ	0: CRCステータストークン長エラーの発生なし 1: CRCステータストークン長エラーの発生あり	R
b7-b6	—	予約ビット	読むと0が読めます。	R
b8	RSPCRCE0	レスポンスCRCエラーフラグ0	0: コマンド (注1) のレスポンスにCRCエラーなし 1: コマンド (注1) のレスポンスにCRCエラーあり	R
b9	RSPCRCE1	レスポンスCRCエラーフラグ1	0: コマンド (注2) レスポンスにCRCエラーなし (SD_CMD.CMDIDX[5:0]設定では、CMD12送信で発生したエラーをRSPCRCE0フラグに表示) 1: コマンド (注2) のレスポンスにCRCエラーあり	R
b10	RDCRCE	読み出しデータCRCエラーフラグ	0: 読み出しデータにCRCエラーなし 1: 読み出しデータにCRCエラーあり	R
b11	CRCTKE	CRCステータストークンエラーフラグ	0: CRCステータストークンにエラーなし 1: CRCステータストークンにエラーあり	R
b14-b12	CRCTK[2:0]	CRCステータストークン	これらのビットはCRCステータストークン値を格納します (正常値は010b)	R
b15	—	予約ビット	読むと0が読めます。	R
b31-b16	—	予約ビット	読むと不定値が読めます。	R

注1. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52

注2. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52

注3. リセット時および SOFT_RST.SDRST フラグが 0 の場合、初期値が適用されます。

SD_ERR_STS1 レジスタは、CRC ステータストークン、CRC エラー、エンドビットエラー、およびコマンドエラーを表示します。

41.2.18 SD エラーステータスレジスタ 2 (SD_ERR_STS2)

アドレス SDHI0.SD_ERR_STS2 4006 205Ch, SDHI1.SD_ERR_STS2 4006 245Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	CRCBS YTO	CRCTO	RDTO	BSYTO 1	BSYTO 0	RSPTO 1	RSPTO 0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
										(注4)	(注4)	(注4)	(注4)	(注4)	(注4)	(注4)

ビット	シンボル	ビット名	機能	R/W
b0	RSPTO0	レスポンスタイムアウトフラグ0	0: コマンド(注1)を送信した後、SD/MMCクロックで640サイクル未満でレスポンスを受信した 1: コマンド(注1)を送信した後、SD/MMCクロックで640サイクル以上経過してもレスポンスを受信しなかった	R
b1	RSPTO1	レスポンスタイムアウトフラグ1	0: コマンド(注2)を送信した後、SD/MMCクロックで640サイクル未満でレスポンスを受信した 1: コマンド(注2)を送信した後、SD/MMCクロックで640サイクル以上経過してもレスポンスを受信しなかった (SD_CMD.CMDIDX[5:0]の設定により、CMD12送信時のエラーはRSPTO0フラグに表示されます)	R
b2	BSYTO0	ビジータイムアウトフラグ0	0: R1bレスポンス受信後、指定時間(注3)以内にSD/MMCのビジー状態が解除された 1: R1bレスポンス受信後、指定時間(注3)が経過してもSD/MMCはビジー状態のまま	R
b3	BSYTO1	ビジータイムアウトフラグ1	0: CMD12の自動送信後、指定時間(注3)以内にSD/MMCのビジー状態が解除された 1: CMD12の自動送信後、指定時間(注3)が経過してもSD/MMCはビジー状態のまま (SD_CMD.CMDIDX[5:0]の設定により、CMD12送信時のエラーはBSYTO0フラグに表示されます)	R
b4	RDTO	読み出しデータタイムアウトフラグ	リードコマンド送信時、指定時間(注3)が経過してもリードデータを受信しないとき1になります。 リードデータ受信時、指定時間(注3)が経過しても次ブロックリードデータを受信しないとき1になります。 SD/MMCのRead Wait解除時、指定時間(注3)が経過しても次ブロックリードデータを受信しないとき1になります。	R
b5	CRCTO	CRCステータストークンタイムアウトフラグ	0: CRCデータをSDカード/MMCに書き込んだ後、指定時間(注3)以内にCRCステータストークンを受信した 1: CRCデータをSDカード/MMCに書き込んだ後、指定時間(注3)が経過してもCRCステータストークンを受信しなかった	R
b6	CRCBSYTO	CRCステータストークンビジータイムアウトフラグ	0: CRCステータストークン受信後、指定時間(注3)以内にSD/MMCのビジー状態が解除された 1: CRCステータストークン受信後、指定時間(注3)が経過してもSD/MMCはビジー状態のまま	R
b31-b7	—	予約ビット	読むと0が読めます。	R

注 1. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52

注 2. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52

注 3. SD_OPTION.TOP[3:0] ビットで設定して、サイクル数 n を選択します

注 4. リセット時および SOFT_RST.SDRST フラグが 0 の場合、初期値が適用されます。

SD_ERR_STS2 レジスタは、タイムアウトの状態を表示します。

41.2.19 SD バッファレジスタ (SD_BUF0)

アドレス SDHI0.SD_BUF0 4006 2060h, SDHI1.SD_BUF0 4006 2460h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

x: 不定

SD カードに書き込みを行うと、書き込みデータはこのレジスタに書き込まれます。SD カードから読み出しを行うと、読み出しデータはこのレジスタから読み出されます。このレジスタは2つの512バイトバッファに内部的に接続されます。

マルチブロックリードの実行時に両方のバッファがエンプティでない場合、データ受信を中断するためにSD カード/MMC クロックが停止します。どちらかのバッファがエンプティの場合、データ受信を再開するためにSD カード/MMC クロックが供給されます。

41.2.20 SDIO モードコントロールレジスタ (SDIO_MODE)

アドレス SDHI0.SDIO_MODE 4006 2068h, SDHI1.SDIO_MODE 4006 2468h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	C52PUB	IOABT	—	—	—	—	—	RWREQ	—	INTEN
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	INTEN	SDIO 割り込み受け付け許可 (注1)	0 : SDIO 割り込み受け付け禁止 1 : SDIO 割り込み受け付け許可	R/W
b1	—	予約ビット	読むと0が読めます。	R
b2	RWREQ	Read Wait 要求	0 : SD/MMC の Read Wait 状態の解除を許可 1 : SD/MMC の Read Wait 状態への遷移を要求	R/W
b7-b3	—	予約ビット	読むと0が読めます。	R
b8	IOABT	SDIO Abort	CMD53 によるマルチブロック転送時に1にするとただちに CMD52 が送信され、コマンドシーケンスは中断します。	R/W
b9	C52PUB	SDIO None Abort	CMD53 によるマルチブロック転送時に1にすると、転送中の処理 を終えてから CMD52 が送信され、コマンドシーケンスは終了し ます。	R/W
b31-b10	—	予約ビット	読むと0が読めます。	R

注1. SD_INFO2.CBSY フラグが1のとき、本ビットを書き換えしないでください。

SDIO_MODE レジスタは、SDIO 割り込みの受け付け、マルチブロック転送時の CMD52 の送信、Read Wait 要求の制御を行うレジスタです。C52PUB ビットと IOABT ビットを同時に1にしないでください。

RWREQ ビット (Read Wait 要求)

CMD53 (マルチブロック) リードシーケンスで RWREQ を1にすると、ブロック転送はブロック間で Read Wait 状態になります。

[Read Wait 状態の解除]

- Read Wait 状態で RWREQ を0にクリアすると、Read Wait 状態が解除される
- Read Wait 状態で IOABT を1にすると、CMD52 の送信後、RWREQ が0にクリアされ、Read Wait 状態が解除される
- CMD53 (マルチブロック) リードシーケンスで C52PUB と同時に RWREQ を1にした場合、Read Wait 状態は自動で解除されない。そのため、CMD52 レスポンスを受信した後に RWREQ をクリアしてください。RWREQ と C52PUB は必ず同時に設定すること

CMD53 (マルチブロック) リードシーケンスで最終ブロックの転送中に RWREQ を1にした場合、Read Wait 状態にはならず、アクセスエンドを設定することで RWREQ は自動的にクリアされます。レスポンスエンドフラグの設定後に RWREQ を1にしてください。

IOABT ビット (SDIO Abort)

CMD53 (マルチブロック) シーケンスで IOABT ビットを 1 にすると、CMD53 のシーケンスが停止し、CMD52 が送信されます。ただし、通信エラーまたはタイムアウトによりコマンドシーケンスが停止した場合、CMD52 は送信されません。IOABT を 1 にした後も引き続きバッファアクセスは可能ですが、これにより SD_INFO2 のバッファアクセスエラービット (ILR または ILW) が設定されます。IOABT を 1 にする前に SD_ARG を設定してください。

シングルブロックライトの転送時に IOABT を 1 にすると、SD_BUF0 がエンプティの場合はアクセスエンドフラグが設定され、CMD52 は送信されません。SD_BUF0 にデータがある場合、CMD52 が送信されずにビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

シングルブロックリードの転送時に IOABT を 1 にすると、IOABT 設定後にアクセスエンドフラグが設定され、CMD52 は送信されません。

R1b レスポンス後、ビジー状態の受信時に IOABT を 1 にすると、CMD52 が送信されずにビジー状態の受信を完了したときにアクセスエンドフラグが設定されます。

コマンドシーケンスの完了後に IOABT を 1 にすると、CMD52 は送信されず、アクセスエンドフラグも設定されません。

レスポンスエンドフラグの設定後に IOABT を 1 にしてください。

アクセスエンドフラグの設定後に IOABT を 0 にしてください。

C52PUB ビット (SDIO None Abort)

CMD53 (マルチブロック) ライトシーケンスで C52PUB ビットを 1 にすると、SD_BUF0 がエンプティになる場合、CMD52 がブロック間で自動送信されます。C52PUB は、CMD52 に対するレスポンスの受信を完了した後、自動的にクリアされます。また、最終ブロック転送中に C52PUB を 1 にすると、CMD52 は送信されません。この場合、アクセスエンドフラグを 1 にした後、C52PUB は自動的にクリアされます。

CMD53 (マルチブロック) リードシーケンスで C52PUB と RWREQ を 1 にすると、ブロック転送はブロック間で Read Wait 状態になり、CMD52 は自動送信されます。C52PUB は、CMD52 に対するレスポンスの受信を完了した後、自動的にクリアされます。また、最終ブロック転送中に C52PUB を 1 にすると、CMD52 は送信されません。この場合、アクセスエンドフラグを 1 にした後、C52PUB は自動的にクリアされます。

CMD53 (マルチブロック) リードシーケンスで C52PUB を 1 にした場合、C52PUB に加えて RWREQ を 1 にする必要があります。

C52PUB を 1 にする前に SD_ARG を設定してください。

レスポンスエンドフラグの設定後に C52PUB を 1 にしてください。

41.2.21 SDIO 割り込みフラグレジスタ (SDIO_INFO1)

アドレス SDHI0.SDIO_INFO1 4006 206Ch, SDHI1.SDIO_INFO1 4006 246Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
リセット後の値	EXWT	EXPUB52	—	—	—	—	—	—	—	—	—	—	—	—	—	IOIRQ	
	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	x	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b0	IOIRQ	SDIO 割り込みステータスフラグ	0: SDIO 割り込みの検出なし 1: SDIO 割り込みの検出あり	R(W) (注1)
b2-b1	—	予約ビット	読むと不定値が読めます。書く場合、1としてください。	R/W
b13-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	EXPUB52	EXPUB52 ステータスフラグ	EXPUB52 ステータスを表示します。	R(W) (注1)
b15	EXWT	EXWT ステータスフラグ	EXWT ステータスを表示します。	R(W) (注1)
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. ビットをクリアするための0の書き込みのみ可能です。

SDIO_INFO1 レジスタは、SDIO カードアクセスに関するステータスを表示します。クリアするフラグを0にしてください。クリアされていないフラグは1にしてください。

IOIRQ フラグ (SDIO 割り込みステータスフラグ)

SDIO 割り込みの発生を表示します。

[1 になる条件]

- SDIO_MODE の INTEN が 1 のときに SDIO カードからの SDIO 割り込みを受信したとき

[0 になる条件]

- IOIRQ に 0 を書いたとき (注1)

注1. このビットをクリアする前に、SDIO カードにアクセスして SDIO カードからの SDIO 割り込み信号をネゲートしてください。割り込み信号をネゲートしない場合、このビットが再び設定される可能性があります。

EXPUB52 フラグ (EXPUB52 ステータスフラグ)

EXPUB52 のステータスを表示します。

[1 になる条件]

- CMD53 (マルチブロック) シーケンスで最終ブロックの転送中に、SDIO_MODE の C52PUB を 1 にしたとき
- CMD53 (マルチブロック) ライトシーケンスで C52PUB を 1 にして、最終ブロックが転送されたとき

[0 になる条件]

- EXPUB52 に 0 を書いたとき

EXWT フラグ (EXWT ステータスフラグ)

EXWT のステータスを表示します。

[1 になる条件]

- CMD53 (マルチブロック) リードシーケンスで最終ブロックの転送中に、SDIO_MODE の RWREQ を 1 にしたとき

[0 になる条件]

- EXWT に 0 を書いたとき

41.2.22 SD INFO1 割り込みマスクレジスタ (SDIO_INFO1_MASK)

アドレス SDHI0.SDIO_INFO1_MASK 4006 2070h, SDHI1.SDIO_INFO1_MASK 4006 2470h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
リセット後の値	EXWT M	EXPUB 52M	—	—	—	—	—	—	—	—	—	—	—	—	—	IOIRQ M
	1	1	0	0	0	0	0	0	0	0	0	0	0	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	IOIRQM	IOIRQ 割り込みマスク制御	0 : IOIRQ 割り込みをマスクしない 1 : IOIRQ 割り込みをマスクする	R/W
b2-b1	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b13-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14	EXPUB52M	EXPUB52 割り込み要求マスク制御	0 : EXPUB52 割り込み要求をマスクしない 1 : EXPUB52 割り込み要求をマスクする	R/W
b15	EXWTM	EXWT 割り込み要求マスク制御	0 : EXWT 割り込み要求をマスクしない 1 : EXWT 割り込み要求をマスクする	R/W
b31-b16	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SDIO_INFO1_MASK レジスタは、SDIO_INFO1 レジスタの各ステータスフラグによる割り込みの要求を許可または禁止します。各ステータスフラグと要求される割り込み要因の関係は表 41.5 割り込み要因を参照してください。

41.2.23 DMA モードイネーブルレジスタ (SD_DMAEN)

アドレス SDHI0.SD_DMAEN 4006 21B0h, SDHI1.SD_DMAEN 4006 25B0h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DMAEN	—
リセット後の値	0	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと0が読めます。	R
b1	DMAEN	DMA 転送許可 (注1) (注2)	0 : DMA 転送を使用した SD_BUF0 レジスタへのアクセスを禁止 1 : DMA 転送を使用した SD_BUF0 レジスタへのアクセスを許可	R/W
b3-b2	—	予約ビット	読むと0が読めます。	R
b4	—	予約ビット	読むと1が読めます。	R
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7-b6	—	予約ビット	読むと0が読めます。	R
b9-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11-b10	—	予約ビット	読むと0が読めます。	R
b12	—	予約ビット	読むと1が読めます。	R
b31-b13	—	予約ビット	読むと0が読めます。	R

注1. SD_INFO2.CBSY ビットが1のとき、本ビットを書き換えしないでください。

注2. SD_INFO2_MASK.BWEM ビットもしくはSD_INFO2_MASK.BREM ビットのいずれかが0のとき、SD_DMAEN.DMAEN ビットは0にしてください。SD_DMAEN.DMAEN ビットが1のとき、SD_INFO2_MASK.BWEM ビットおよびSD_INFO2_MASK.BREM ビットは1にしてください。

SD_DMAEN レジスタは、DMA 転送の許可/禁止を設定するレジスタです。

DMAEN ビット (DMA 転送許可)

SD バッファの読み出しおよび書き込みを DMA 転送を用いて行う場合、SD_CMD レジスタを設定する前に DMAEN ビットを1にしてください。

41.2.24 ソフトウェアリセットレジスタ (SOFT_RST)

アドレス SDHI0.SOFT_RST 4006 21C0h, SDHI1.SOFT_RST 4006 25C0h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SDRST
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1

ビット	シンボル	ビット名	機能	R/W
b0	SDRST	ソフトウェアリセット制御	0 : SD/MMCホストインタフェースソフトウェアをリセット 1 : SD/MMCホストインタフェースソフトウェアのリセットを解除	R/W
b2-b1	—	予約ビット	読むと1が読めます。	R
b31-b3	—	予約ビット	読むと0が読めます。	R

SD/MMCホストインタフェースソフトウェアリセットで初期化されるビットおよびフラグを表 41.4 に示します。

表 41.4 SD/MMCホストインタフェースソフトウェアリセットで初期化されるビットおよびフラグ

レジスタ	ビット/フラグ
SD_STOP	SEC
SD_INFO1	RSPEND, ACEND
SD_INFO2	CMDE, CRCE, ENDE, DTO, ILW, ILR, RSPTO, SDD0MON, BRE, BWE, SD_CLK_CTRLLEN, ILA
SD_CLK_CTRL	CLKEN
SD_OPTION	CTOP[3:0], TOP[3:0], WIDTH SD_OPTIONレジスタのb8とb13もSDHIソフトウェアリセットで初期化されます。
SD_ERR_STS1	CMDE0, CMDE1, RSPLNE0, RSPLNE1, RDLENE, CRCLNE, RSPCRCE0, RSPCRCE1, RDCRCE, CRCTKE, CRCTK[2:0]
SD_ERR_STS2	RSPTO0, RSPTO1, BSYTO0, BSYTO1, RDTO, CRCTO, CRCBSYTO
SDIO_INFO1	IOIRQ, EXPUB52, EXWT

41.2.25 SD インタフェースモード設定レジスタ (SDIF_MODE)

アドレス SDHI0.SDIF_MODE 4006 21CCh, SDHI1.SDIF_MODE 4006 25CCh

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	NOCH KCR	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b8	NOCHKCR	CRCチェックのマスク	MMCテストコマンドのCRCチェックマスクビット。CRC16またはCRCステータス値チェックが実行されていないときに設定してください。 0：CRCチェックの許可 1：CRCチェックの禁止（読み出し時のCRC16値は無視、書き込み時のCRCステータス値は無視）	R/W
b31-b9	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

NOCHKCR ビット (CRC チェックのマスク)

MMC テストコマンドで使用します。CRC16 または CRC ステータス値チェックが実行されていないときに設定します。

41.2.26 スワップコントロールレジスタ (EXT_SWAP)

アドレス SDHI0.EXT_SWAP 4006 21E0h, SDHI1.EXT_SWAP 4006 25E0h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	BRSW P	BWSW P	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b4-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b6	BWSWP	SD_BUF0スワップ書き込み (注1)	0: 通常の書き込み 1: バイトのエンディアン順番を入れ替えてSD_BUF0レジスタに書き込む	R/W
b7	BRSWP	SD_BUF0スワップ読み出し (注1)	0: 通常の読み出し 1: バイトのエンディアン順番を入れ替えてSD_BUF0レジスタを読み出す	R/W
b10-b8	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b12-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14-b13	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R
b15	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b31-b16	—	予約ビット	読むと0が読めます。書き込みは無効になります。	R

注1. SD_INFO2.CBSY フラグが1のとき、本ビットを書き換えないでください。

EXT_SWAP レジスタは、SD_BUF0 レジスタにアクセスするとき、データのバイトエンディアンの順番を入れ替えてアクセスするかどうかを選択するレジスタです。EXT_SWAP レジスタ値による SD_BUF0 レジスタへのアクセス方法の差異については [41.3.1 SD/MMC インタフェース](#) を参照してください。

41.3 動作説明

41.3.1 SD/MMC インタフェース

SD カード/MMC からデータを読み出すときの処理は以下のとおりです。

1. SD/MMC ホストインタフェースが SDnDAT 信号により SD カード/MMC からデータを受信する (図 41.2 および図 41.3 を参照)。
2. 受信データが MMC ホストインタフェースの SD_BUF に格納される (図 41.4 を参照)。
3. SD_BUF に格納されたデータが SD_BUF0 から読み出される (図 41.5 を参照)。

SD カード/MMC にデータを書き込むときは、指定手順は逆になります。

SD_BUF0 にアクセスするときは、SDnDAT の転送順と SD_BUF の格納順に注意してください。必用に応じて、SD_BUF0 の読み出し/書き込みデータのバイトエンディアンを EXT_SWAP レジスタで変更できます。図 41.6 を参照してください。




図 41.2 1ビット幅モードのSDnDAT




図 41.3 4ビット幅モードのSDnDAT




図 41.4 8ビット幅モードのSDnDAT




図 41.5 SD_BUF 格納データ




図 41.6 SD_BUF0 からの読み出し

41.3.2 カード検出／ライトプロテクト

41.3.2.1 カード検出

SD/MMC ホストインタフェースには2種類のカード検出機能があります。

(1) SDnCD (n = 0, 1) によるカード検出

SDnCD によるカード検出のタイミングを図 41.7 に示します。SDnCD はカードソケットに接続され、ホスト機器側でプルアップします。プルアップ抵抗値は SD/MMC ホスト機器の仕様により決定します。

(2) カード挿入

SDnCD はカード挿入時にプルダウンします。このとき、SDnCD が Mcycle 期間 (SD_OPTION.CTOP[3:0] で設定される) にわたってプルダウンすると、SD_INFO1 の SDCDIN が 1 になります。0 書き込みで 0 になります。

(3) カード抜去

SDnCD はカード抜去時にプルアップします。このとき、SDnCD が Mcycle 期間 (SD_OPTION.CTOP[3:0] で設定される) にわたってプルアップすると、SD_INFO1 の SDCDRM が 1 になります。0 書き込みで 0 になります。




図 41.7 SDnCD によるカード検出例

(4) SDnDAT3 (n = 0, 1) による SD カード検出

SDnDAT3 による SD カード検出時のタイミングを図 41.8 に示します。また、SDnDAT3 はホスト機器によってプルダウンし、プルダウン抵抗値は SD ホスト機器により決定します。

(5) カード挿入

SD カードが挿入されると、SDnDAT3 がプルアップし、SD_INFO1 の SDD3IN が 1 になります。0 書き込みで 0 になります。

(6) カード抜去

SD カードが抜去されると、SDnDAT3 がプルダウンし、SD_INFO1 の SDD3RM が 1 になります。0 書き込みで 0 になります。




図 41.8 SDnDAT3 による SD カード検出

41.3.2.2 ライトプロテクト

SD/MMC ホストインタフェースには 2 種類のライトプロテクト機能があります。

(1) SD0WP によるライトプロテクト

SD0WP はカードソケットに接続され、カード挿入によりプルアップまたはプルダウンします。プルアップまたはプルダウンの選択および抵抗値は SD ホスト機器の仕様により決定します。SD0WP ステータスが SD_INFO1 の SDWPMON に反映されると、SD カードの挿入後にライトプロテクトステータスが設定されます。

(2) コマンドによるライトプロテクト

カードの内部的なライトプロテクトおよびカードのロック/アンロック動作はコマンドによって実現します。

41.3.3 割り込み要求と DMA 転送要求

41.3.3.1 割り込み

SDHI の割り込み要因を表 41.5 に示します。SDHI は、以下の場合に割り込みを要求します。

- SD_INFO1、SD_INFO2、および SDIO_INFO1 レジスタの各ステータスフラグが 1 になっている
- SD_INFO1_MASK、SD_INFO2_MASK、および SDIO_INFO1_MASK レジスタの関連ビットが 0 である

SD_INFO1、SD_INFO2、および SDIO_INFO1 レジスタの各ステータスフラグをクリアする場合は、クリアするステータスフラグに 0 を、それ以外のステータスフラグには 1 を書き込んでください。

表 41.5 割り込み要因

割り込み要因	ステータスフラグレジスタ		割り込みマスクレジスタ		割り込み名称	
	レジスタシンボル	ビットシンボル	レジスタシンボル	ビットシンボル	Ch 0	Ch 1
カードアクセス割り込み (CACI)	SD_INFO1	ACEND	SD_INFO1_MASK	ACENDM	SDHI_MM C0_ACCS	SDHI_MM C1_ACCS
		RSPEND		RSPENDM		
	SD_INFO2	ILA	SD_INFO2_MASK	ILAM		
		BWE		BWEM		
		BRE		BREM		
		RSPTO		RSPTOM		
		ILR		ILRM		
		ILW		ILWM		
		DTO		DTOM		
		ENDE		ENDEM		
		CRCE		CRCEM		
		CMDE		CMDEM		
SDIOアクセス割り込み (SDACI)	SDIO_INFO1	EXWT	SDIO_INFO1_MASK	EXWTM	SDHI_MM C0_SDIO	SDHI_MM C1_SDIO
		EXPUB52		EXPUB52M		
		IOIRQ		IOIRQM		
カード検出割り込み (CDETI)	SD_INFO1	SDD3IN	SD_INFO1_MASK	SDD3INM	SDHI_MM C0_CARD	SDHI_MM C1_CARD
		SDD3RM		SDD3RMM		
		SDCDIN		SDCDINM		
		SDCDRM		SDCDRMM		

41.3.3.2 DMA 転送要求 (SDHI_MM_n_ODMSDBREQ、n = 0 ~ 1)

SD/MMC ホストインタフェースには2種類のDMA転送要求があります。

(1) SD_BUF のライト DMA 転送要求

- SD_DMAENのDMAENビットが1のときにSD_INFO2のBWEビットを1にすると、SD_BUFのライトDMA転送要求がアサートされる
- 1ブロック (SD_SIZEに設定された転送データサイズに基づく) の最終データを転送すると、SD_BUFのライトDMA転送要求がネゲートされる。SOFT_RSTのSDRSTビットを0に変更するか、SD_STOPのSTPビットを1にすることによっても、SD_BUFのライトDMA転送要求がネゲートされる。ただし、DMA転送時に通信エラーまたはタイムアウトが発生した場合、SD_BUFのライトDMA転送要求はネゲートされない
- DMA転送によるSD_BUFへの書き込み要求に続いて1ブロックの最終データを転送した後、SD_INFO2のBWEビットがクリアされる
- DMA転送数はn×1ブロックにする必要がある (n=整数、1ブロック=SD_SIZEに設定された転送データサイズ)
- SDIO_MODEのIOABTビットを1にすると、SD_BUFのライトDMA転送要求がネゲートされる
- DMAENビットを0にすることによっても、DMA転送要求がネゲートされる。ただし、SD_CMDへの書き込み前にDMAENビットを1にすると、DMA転送要求は再びアサートされる
- STP/IOABTビットを設定しても、また通信エラーまたはタイムアウトが発生しても、SD_INFO2のBWEビットはクリアされないため、次のコマンドを送信する前に0にクリアする。BWEビットが設定されている場合、DMA転送でSD_BUFへの書き込みデータは送信されない

(2) SD_BUF のリード DMA 転送要求

- SD_DMAENレジスタのDMAENビットが1のときにSD_INFO2のBREビットを1にすると、SD_BUFのリードDMA転送要求がアサートされる
- 1ブロック (SD_SIZE に設定された転送データサイズに基づく) の最終データを転送すると、SD_BUF のリードDMA転送要求がネゲートされる。SOFT_RST のSDRSTビットを0に変更するか、SD_STOP のSTPビットを1にすることによっても、SD_BUF のリードDMA転送要求がネゲートされる。ただし、DMA転送時に通信エラーまたはタイムアウトが発生した場合、SD_BUF のリードDMA転送要求はネゲートされない
- DMA転送によるSD_BUFからの読み出し要求に続いて1ブロックの最終データを転送した後、SD_INFO2のBREビットがクリアされる
- DMA転送数は $n \times 1$ ブロックにする必要がある (n = 整数、1ブロック = SD_SIZE に設定された転送データサイズ)
- SDIO_MODE のIOABTを1にすると、SD_BUFのリードDMA転送要求がネゲートされる
- DMAENビットを0にすることによっても、DMA転送要求がネゲートされる。ただし、SD_CMD への書き込み前にDMAENビットを1にすると、DMA転送要求は再びアサートされる
- STP/IOABTビットを設定しても、また通信エラーまたはタイムアウトが発生しても、SD_INFO2のBREビットはクリアされないため、次のコマンドを送信する前に0にクリアする。BREビットが設定されている場合、DMA転送でSD_BUFからの読み出しデータは送信されない

41.3.4 通信エラーとタイムアウト

通信エラーまたはタイムアウトが発生すると、発生したエラーの種類により、SD_INFO2レジスタの関連するステータスフラグが1になります。また、発生したエラー要因により、SD_ERR_STS1レジスタまたはSD_ERR_STS2レジスタの関連するステータスフラグが1になります。

SD_ERR_STS1レジスタとSD_ERR_STS2レジスタの各ステータスフラグは、SD_CMDレジスタに書き込むか、SOFT_RST.SDRSTビットを0にすることで0になります。

表 41.6 通信エラー

通信エラー	割り込みフラグレジスタ		エラーステータスレジスタ		説明
	レジスタシンボル	ビットシンボル	レジスタシンボル	ビットシンボル	
エンドビットエラー	SD_INFO2	ENDE	SD_ERR_STS1	CRCLENE	CRCステータストークン長がエラーのとき
				RDLENE	リードデータ長がエラーのとき
				RSPLENE1	レスポンス長がエラーのとき (注1)
				RSPLENE0	レスポンス長がエラーのとき (注2)
CRCエラー	SD_INFO2	CRCE	SD_ERR_STS1	CRCTKE	CRCステータストークンがエラーのとき
				RDCRCE	リードデータにCRCエラーがあるとき
				RSPCRCE1	レスポンスにCRCエラーがあるとき (注1)
				RSPCRCE0	レスポンスにCRCエラーがあるとき (注2)
コマンドエラー	SD_INFO2	CMDE	SD_ERR_STS1	CMDE1	送信したコマンドと受信したレスポンスのcommand indexフィールド値が異なるとき (注1)
				CMDE0	送信したコマンドと受信したレスポンスのcommand indexフィールド値が異なるとき (注2)

注 1. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP のSTPビットが1の場合は CMD12、SDIO_MODE のC52PUBビットまたはIOABTビットが1の場合は CMD52

注 2. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP のSTPビットが1の場合は CMD12、SDIO_MODE のC52PUBビットまたはIOABTビットが1の場合は CMD52

表 41.7 タイムアウト

タイムアウト	割り込みフラグレジスタ		エラーステータスレジスタ		説明
	レジスタシンボル	ビットシンボル	レジスタシンボル	ビットシンボル	
レスポンスタイムアウト	SD_INFO2	RSPT0	SD_ERR_STS2	RSPT01	SD/MMCクロックで640サイクル以上経過してもレスポンスを受信しないとき (注1)
				RSPT00	SD/MMCクロックで640サイクル以上経過してもレスポンスを受信しないとき (注2)
データタイムアウト (レスポンスタイムアウト除く)	SD_INFO2	DTO	SD_ERR_STS2	CRCBSYTO	CRCステータストークン受信後、指定期間 (注3) 以上ビジー状態のとき
				CRCTO	ライトデータを送信した後、指定期間 (注3) 以上経過してもCRCステータストークンを受信しないとき
				RDTO	リードコマンドの後、指定期間 (注3) 以上経過してもリードデータを受信しないとき
					リードデータ受信の後、指定期間 (注3) 以上経過しても次ブロックリードデータを受信しないとき
				BSYTO1	コマンドシーケンス中のCMD12送信の後、指定期間 (注3) 以上ビジー状態のとき
BSYTO0	R1bレスポンスの後、指定期間 (注3) 以上ビジー状態のとき (コマンドシーケンス中のCMD12以外のコマンド)				

注 1. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52

注 2. SD_CMD でマルチブロック転送の自動送信が有効な場合は CMD12 以外の CMD、SD_STOP の STP ビットが 1 の場合は CMD12、SDIO_MODE の C52PUB ビットまたは IOABT ビットが 1 の場合は CMD52

注 3. SD_OPTION.TOP[3:0] ビットで指定します。

41.3.5 データ転送を行わないコマンド (SD/MMC)

図 41.9 および図 41.10 に、フロー例を示しています。




図 41.9 レスポンスまたはデータがないコマンドのフロー例




図 41.10 データがないコマンドのフロー例

41.3.5.1 データ転送を行わないコマンドの動作

レジスタ読み出し／書き込みの説明には以下の記号を使用します。

W (レジスタ名称、値) : レジスタに書き込む

R (レジスタ名称) : レジスタから読み出す

動作について以下に説明します。

(1) レスポンスとデータがないコマンド

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1およびSD_INFO2) のビットをクリアする
- b. コントロールレジスタ設定
SD/MMCクロックおよび割り込みマスク (SD_CLK_CTRL、SD_INFO1_MASK、およびSD_INFO2_MASK) を設定する
- c. コマンド送信
SD_ARGのCMDアークギュメントを設定し、SD_CMDに書き込む
これにより、CMDが送信され、動作が開始する
- d. フラグクリア
コマンドの送信が完了すると、割り込みを発生させるためにSD_INFO1のRSPEND (レスポンスエンド) が1になる。RSPENDを0にクリアする

(2) データがないコマンド

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1およびSD_INFO2) のビットをクリアする
- b. コントロールレジスタ設定
SD/MMCクロックおよび割り込みマスク (SD_CLK_CTRL、SD_INFO1_MASK、およびSD_INFO2_MASK) を設定する
- c. コマンド送信
SD_ARGのCMDアークギュメントを設定し、SD_CMDに書き込む
これにより、CMDが送信され、動作が開始する
- d. フラグクリア
レスポンスが受信されると、割り込みを発生させるためにSD_INFO1のRSPEND (レスポンスエンド) が1になる。RSPENDを0にクリアする
- e. SD_RSP10からレスポンスを読み出す。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を行う

41.3.6 シングルブロックリード (SD/MMC)

図 41.11 にシングルブロックリード動作のフロー例を示します。




図 41.11 シングルブロックリード動作のフロー例

41.3.6.1 シングルブロックリード動作

シングルブロックリード動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1およびSD_INFO2) のビットをクリアする
- b. コントロールレジスタ設定
SD/MMCクロック、データ転送サイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、およびSD_INFO2_MASK) を設定する
- c. コマンド送信 (CMD17)
SD_ARGのCMD17アーギュメントを設定し、SD_CMDに0000_0011hを書き込む。CMD17が送信され、シングルブロックリード動作が開始する
- d. レスポンスチェック
レスポンスが受信されると、割り込みを発生させるためにSD_INFO1のRSPEND (レスポンスエンド) が1になる。RSPENDを0にクリアし、SD_RSP10からレスポンスを読み出す。レスポンスの復号結果がエラーの場合、SD_STOPのSTPビットまたはSDIO_MODEのIOABTビットを1にすることでコマンドシーケンスを停止できる。また、これによりCMD12とCMD52が送信されなくなる。SD_INFO1のACENDビット (アクセスエンド) が設定されている場合、コマンドシーケンスを停止すると割り込みが発生する
- e. SDカード/MMCからのデータ受信とデータ読み出し
SD_INFO1_MASKに0000_FFFBhを書き込み、アクセスエンド割り込みを有効にする。さらに、SD_INFO2_MASKに0000_7E80hを書き込み、BRE割り込みを有効にする。SDカード/MMCからのデータ受信が完了すると、割り込みを発生させるためにSD_INFO2のBREビットが1になる。BREビットを0にクリアし、SD_SIZEに指定されたデータ量をSD_BUF0から読み出す。SD_BUF0の読み出し中にデータが受信されていると、通信エラーまたはタイムアウトが発生する可能性がある
- f. 動作完了
SD_BUF0からのデータ読み出しが完了すると、割り込みを発生させるためにSD_INFO1のACEND (アクセスエンド) が1になる。ACENDを0にクリアし、シングルブロックリード動作を終了する。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を行う

41.3.7 シングルブロックライト (SD/MMC)

図 41.12 にシングルブロックライト動作のフロー例を示します。




図 41.12 シングルブロックライト動作の例

41.3.7.1 シングルブロックライト動作

シングルブロックライト動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1およびSD_INFO2) のビットをクリアする
- b. コントロールレジスタ設定
SD/MMCクロック、データ転送サイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、およびSD_INFO2_MASK) を設定する
- c. コマンド送信 (CMD24)
SD_ARGのCMD24アーギュメントを設定し、SD_CMDに0000_0018hを書き込む。CMD24が送信され、シングルブロックライト動作が開始する
- d. レスポンスチェック
レスポンスが受信されると、割り込みを発生させるためにSD_INFO1のRSPEND (レスポンスエンド) が1になる。RSPENDを0にクリアし、SD_RSP10からレスポンスを読み出す。レスポンスの復号結果がエラーの場合、SD_STPのSTPビットまたはSDIO_MODEのIOABTビットを1にすることでコマンドシーケンスを停止できる。また、これによりCMD12とCMD52が送信されなくなる。SD_INFOのACENDビット (アクセスエンド) が設定されている場合、コマンドシーケンスを停止すると割り込みが発生する
- e. データ書き込みとSDカード/MMCへのデータ送信
SD_INFO1_MASKに0000_FFFBhを書き込み、アクセスエンド割り込みを有効にする。さらに、SD_INFO2_MASKに0000_7D80hを書き込み、BWE割り込みを有効にする。SD_BUF0でデータの書き込みが可能になると、割り込みを発生させるためにSD_INFO2のBWEビットが1になる。BWEビットを0にクリアし、SD_SIZEに指定されたデータ量をSD_BUF0に書き込む。SD_BUF0へのデータ書き込みが完了すると、SDカードにデータが送信される。その後、SDカード/MMCからCRCステータスとビジー状態が受信される。なお、SD_BUF0レジスタに書き込んだ後、送信中のデータによる通信エラーまたはタイムアウトが発生する可能性がある
- f. 動作完了
CRCステータスとビジー状態がSDカード/MMCから受信されると、割り込みを発生させるためにSD_INFO1のACEND (アクセスエンド) が1になる。ACENDビットを0にクリアし、シングルブロックライト動作を終了する。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を行う

41.3.8 マルチブロックリード (SD/MMC)

図 41.13 にマルチブロックリード動作のフロー例を示します。




図 41.13 マルチブロックリード動作の例

41.3.8.1 マルチブロックリード動作

マルチブロックリード動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1およびSD_INFO2) のビットをクリアする
- b. コントロールレジスタ設定
SD/MMCクロック、データ転送サイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、およびSD_INFO2_MASK) を設定する。
SD_STOPのSECを1にして、SD_SECCNTに転送ブロック数を設定する
- c. コマンド送信 (CMD18)
SD_ARGのCMD18アーギュメントを設定し、SD_CMDに0000_0012hを書き込む。CMD18が送信され、マルチブロックリード動作が開始する
- d. レスポンスチェック
レスポンスが受信されると、割り込みを発生させるためにSD_INFO1のRSPEND (レスポンスエンド) が1になる。RSPENDを0にクリアし、SD_RSP54からレスポンスを読み出す。レスポンスの復号結果がエラーの場合、SD_STOPのSTPビットを1にすることでコマンドシーケンスを停止できる。また、STPビットを1にすると、CMD12が送信され、レスポンスが受信される。アクセスエンド割り込みが許可されているためにコマンドシーケンスが停止した場合、レスポンスの受信完了時にSD_INFO1のACENDビット (アクセスエンド) が1になり割り込みが発生する。ACENDビットを0にクリアし、レスポンスを読み出す
- e. SDカード/MMCからのデータ受信とデータ読み出し
SD_INFO1_MASKに0000_FFFBhを書き込み、アクセスエンド割り込みを有効にする。さらに、SD_INFO2_MASKに0000_7E80hを書き込み、BRE割り込みを有効にする。SDカード/MMCからの1ブロックデータ受信が完了すると、割り込みを発生させるためにSD_INFO2のBREビットが1になる。BREビットを0にクリアし、SD_SIZEに指定されたデータ量をSD_BUF0から読み出す。これにより、SD_SECCNTに設定されたブロック数の転送が繰り返される。ただし、SD_BUF0の読み出し中にデータが受信されていると、通信エラーまたはタイムアウトが発生する可能性がある。SD_SECCNTに設定されているブロック数でマルチブロック転送を停止するためにCMD12が自動送信され、レスポンスが受信される。このとき、CMD12アーギュメントが0000_0000hに自動設定される
- f. 動作完了
すべてのブロックデータ読み出しとCMD12レスポンス受信が完了すると、割り込みを発生させるためにSD_INFO1のACEND (アクセスエンド) が1になる。ACENDを0にクリアし、レスポンスを読み出す。これでマルチブロックリード動作が終了する。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を行う

41.3.9 マルチブロックライト (内蔵タイマによる SD/MMC)

図 41.14 に内蔵タイマによるマルチブロックライトのフロー例を示します。




図 41.14 内蔵タイマによるマルチブロックライト動作の例

41.3.9.1 内蔵タイマによるマルチブロックライト動作

マルチブロックライト動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1およびSD_INFO2) のビットをクリアする
- b. コントロールレジスタ設定
SD/MMCクロック、データ転送サイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、およびSD_INFO2_MASK) を設定する。
SD_STOPのSECビットを1にして、SD_SECCNTに転送ブロック数を設定する
- c. コマンド送信 (CMD25)
SD_ARGのCMD25アーギュメントを設定し、SD_CMDに0000_0019hを書き込む。CMD25が送信され、マルチブロックライト動作が開始する
- d. レスポンスチェック
レスポンスが受信されると、割り込みを発生させるためにSD_INFO1のRSPEND (レスポンスエンド) が1になる。RSPENDビットを0にクリアし、SD_RSP54からレスポンスを読み出す。レスポンスの復号結果がエラーの場合、SD_STOPのSTPビットを1にすることでコマンドシーケンスを停止できる。また、STPビットを1にすると、CMD12が送信され、レスポンスが受信される。アクセスエンド割り込みが許可されているためにコマンドシーケンスが停止した場合、レスポンスの受信完了時にSD_INFO1のACENDビット (アクセスエンド) が1になり割り込みが発生する。ACENDビットを0にクリアし、レスポンスを読み出す
- e. データ書き込みとSDカード/MMCへのデータ送信
SD_INFO1_MASKに0000_FFFBhを書き込み、アクセスエンド割り込みを有効にする。さらに、SD_INFO2_MASKに0000_7D80hを書き込み、BWE割り込みを有効にする。SD_BUF0でデータの書き込みが可能になると、割り込みを発生させるためにSD_INFO2レジスタのBWEビットが1になる。BWEビットを0にクリアし、SD_SIZEに指定されたデータ量をSD_BUF0に書き込む。SD_BUF0へのデータ書き込みが完了すると、SDカード/MMCにデータが送信される。SDカード/MMCからCRCステータスとビジー状態が受信される。これにより、SD_SECCNTに設定されたブロック数の転送が繰り返される。ただし、SD_BUF0への書き込み中にデータが受信されていると、通信エラーまたはタイムアウトが発生する可能性がある。SD_SECCNTに設定されているブロック数でマルチブロック転送を停止するためにCMD12が自動送信され、レスポンスが受信される。このとき、CMD12アーギュメントが0000_0000hに自動設定される
- f. 動作完了
すべてのブロックデータ送信とCRCステータス受信が完了すると、割り込みを発生させるためにSD_INFO1のACENDビット (アクセスエンド) が1になる。ACENDビットを0にクリアし、レスポンスを読み出す。これでマルチブロックライト動作が終了する。なお、通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を行う

41.3.10 マルチブロックライト (外付けタイマによる MMC)

図 41.15 に外付けタイマによるマルチブロックライトのフロー例を示します。




図 41.15 外付けタイマによるマルチブロックライト動作の例

41.3.10.1 外付けタイマによるマルチブロックライト動作

マルチブロックライト動作について以下に説明します。

- a. フラグレジスタクリア
最初にフラグレジスタ (SD_INFO1およびSD_INFO2) のビットをクリアする
- b. コントロールレジスタ設定
MMCクロック、データ転送サイズ、割り込みマスク (SD_CLK_CTRL、SD_SIZE、SD_INFO1_MASK、およびSD_INFO2_MASK) を設定する。
SD_STOPのSECビットを1にして、SD_SECCNTに転送ブロック数を設定する
- c. コマンド送信 (CMD54)
SD_ARGのCMD54アーギュメントを設定し、SD_CMDに0000_6C36hを書き込む。CMD54が送信され、マルチブロックライト動作が開始する
- d. レスポンスチェック
レスポンスが受信されると、割り込みを発生させるためにSD_INFO1のRSPENDビット (レスポンスエンド) が1になる。RSPENDビットを0にクリアし、SD_RSP54からレスポンスを読み出す。レスポンスの復号結果がエラーの場合、SD_STOPのSTPビットを1にすることでコマンドシーケンスを停止できる。また、STPビットを1にすると、CMD12が送信され、レスポンスが受信される。アクセスエンド割り込みが許可されているためにコマンドシーケンスが停止した場合、レスポンスの受信完了時にSD_INFO1のACENDビット (アクセスエンド) が1になり割り込みが発生する。ACENDビットを0にクリアし、レスポンスを読み出す
- e. データ書き込みとMMCへのデータ送信
SD_INFO1_MASKに0000_FFFBhを書き込んでアクセスエンド割り込みを許可し、SD_INFO2_MASKに0000_7D80hを書き込んでBWE割り込みを許可し、SD_OPTIONのTOUTMASKを1にしてタイムアウトを無効にする。さらに、外付けタイマを開始する。SD_BUF0でデータの書き込みが可能になると、割り込みを発生させるためにSD_INFO2レジスタのBWEビットが1になる。BWEビットを0にクリアし、SD_SIZEに指定されたデータ量をSD_BUF0に書き込む。SD_BUF0へのデータ書き込みが完了すると、MMCにデータが送信される。MMCからCRCステータスとビジー状態が受信される。これにより、SD_SECCNTに設定されたブロック数の転送が繰り返される。ただし、SD_BUF0への書き込み中にデータが受信されていると、通信エラーまたはタイムアウトが発生する可能性がある
- f. 動作完了
すべてのブロックデータ送信とCRCステータス受信が完了すると、割り込みを発生させるためにSD_INFO1のACENDビット (アクセスエンド) が1になる。ACENDビットを0にクリアし、レスポンスを読み出す。これでマルチブロックライト動作が終了する。なお、レスポンス受信時に通信エラーまたはタイムアウトが発生した場合、エラー処理 (割り込みフラグレジスタのクリア) を行う。データ送信時に外付けタイマによるタイムアウトが発生した場合、ソフトウェアリセットを実行する

41.3.11 IO_RW_DIRECT コマンド (SD : CMD52)

図 41.16 に IO_RW_DIRECT コマンド (CMD52) 動作のフロー例を示します。




図 41.16 IO_RW_DIRECT コマンド (CMD52) 動作の例

41.3.12 IO_RW_EXTENDED コマンド (SD : CMD53 /マルチブロックリード)

図 41.17 に CMD53 マルチブロックリード動作のフロー例を示します。




図 41.17 マルチブロックリード動作の IO_RW_EXTENDED コマンド (CMD53) の例

CMD53 マルチブロックリード時に CMD52 (SDIO abort) が送信される場合のフロー例を図 41.18 に示します。




図 41.18 CMD53 マルチブロックリード時に CMD52 (SDIO abort) が送信される場合のフロー

SDHI が Read Wait 状態で、CMD53 マルチブロックリード時に CMD52 (SDIO none abort) が送信される場合のフロー例を図 41.19 に示します。




図 41.19 SD ホストインタフェースが Read Wait 状態で、CMD53 マルチブロックリード時に CMD52 (SDIO none abort) が送信される場合のフロー

41.3.13 IO_RW_EXTENDED コマンド (SD : CMD53 /マルチブロックライト)

図 41.20 に CMD53 マルチブロックライトのフロー例を示します。




図 41.20 CMD53 マルチブロックライト動作時の IO_RW_EXTENDED コマンドの例

CMD53 マルチブロックライト時に CMD52 (SDIO abort) が送信される場合のフロー例を [図 41.21](#) に示します。




図 41.21 CMD53 マルチブロックライト時に CMD52 (SDIO Abort) が送信される場合のフロー

CMD53 マルチブロックライト時に CMD52 (SDIO none abort) が送信される場合のフロー例を [図 41.22](#) に示します。




図 41.22 CMD53 マルチブロックライト時に CMD52 (SDIO none abort) が送信される場合のフロー

41.3.14 DMA 転送 (SD/MMC)

41.3.14.1 SD_BUF DMA 転送

CMD18 マルチブロックリードが送信される場合の SD_BUF DMA リードのフロー例を図 41.23 に示します。




図 41.23 SD_BUF_DMA リード動作の例

CMD25 マルチブロックライトが送信される場合の SD_BUF DMA ライトのフロー例を図 41.24 に示します。




図 41.24 SD_BUF_DMA ライト動作の例

41.3.15 SD_CMD レジスタへの設定例

表 41.8 および表 41.9 に SD_CMD レジスタへの設定例を示します。

表 41.8 SDのSD_CMDレジスタ設定例 (1/2)

種類	コマンド	SD_CMD レジスタ 設定例	説明
CMD	CMD0	0000_0000h	
	CMD2	0000_0002h	
	CMD3	0000_0003h	
	CMD4	0000_0004h	
	CMD5	0000_0705hまたは0000_0005h	
	CMD6	0000_1C06hまたは0000_0006h	
	CMD7	0000_0007h	カードを非選択状態にすると、レスポンスがないためレスポンスタイムアウトフラグが設定されます。
	CMD8	0000_0408hまたは0000_0008h	
	CMD9	0000_0009h	
	CMD10	0000_000Ah	
	CMD11	0000_040Bhまたは0000_000Bh	
	CMD12	0000_000Ch	
	CMD13	0000_000Dh	
	CMD15	0000_000Fh	
	CMD16	0000_0010h	
	CMD17	0000_0011h	
	CMD18	0000_0012h	自動CMD12による
	CMD20	0000_0514hまたは0000_0014h	
	CMD24	0000_0018h	
	CMD25	0000_0019h	自動CMD12による
	CMD27	0000_001Bh	
	CMD28	0000_001Ch	
	CMD29	0000_001Dh	
	CMD30	0000_001Eh	
	CMD32	0000_0020h	
	CMD33	0000_0021h	
	CMD38	0000_0026h	
	CMD42	0000_002Ah	
	CMD52	0000_0434hまたは0000_0034h	
	CMD53	0000_1C35h	シングルリード
		0000_0C35h	シングルライト
		0000_7C35h	マルチリード
0000_6C35h		マルチライト	
0000_0035h		左側の値は、シングル動作とマルチ動作の両方に設定可能です。ただし、SD_ARGのCF39ビットは以下のように設定する必要があります。 読み出し：0、書き込み時：1	
CMD55	0000_0037h		
CMD56	0000_0038h		

表 41.8 SDのSD_CMDレジスタ設定例 (2/2)

種類	コマンド	SD_CMDレジスタ設定例	説明
ACMD	ACMD6	0000_0046h	
	ACMD13	0000_004Dh	
	ACMD22	0000_0056h	
	ACMD23	0000_0057h	
	ACMD41	0000_0069h	
	ACMD42	0000_006Ah	
	ACMD51	0000_0073h	

表 41.9 MMCのSD_CMDレジスタ設定例

種類	コマンド	SD_CMDレジスタ設定例	説明	
CMD	CMD0	0000_0000h		
	CMD1	0000_0701h		
	CMD2	0000_0002h		
	CMD3	0000_0003h		
	CMD4	0000_0004h		
	CMD5	0000_0505h		
	CMD6	0000_0506h		レスポンスビジーあり
		0000_0406h		レスポンスビジーなし
	CMD7	0000_0007h		カードを非選択状態にすると、レスポンスがないためレスポンスタイムアウトフラグが設定されます。
	CMD8	0000_1C08h		
	CMD9	0000_0009h		
	CMD10	0000_000Ah		
	CMD12	0000_000Ch		
	CMD13	0000_000Dh		
	CMD14	0000_1C0Eh		必須の設定 : SDIF_MODE = 0000_0100h (CRCチェックが無効)
	CMD15	0000_000Fh		
	CMD16	0000_0010h		
	CMD17	0000_0011h		
	CMD18	0000_7C12h		Pre-defined
	CMD19	0000_0C13h		必須の設定 : SDIF_MODE = 0000_0100h (CRCチェックが無効)
	CMD21	0000_1C15h		DDRモードが抑止されます。
	CMD23	0000_0017h		
	CMD24	0000_0018h		
	CMD25	0000_6C19h		Pre-defined
	CMD26	0000_0C1Ah		
	CMD27	0000_001Bh		
	CMD28	0000_001Ch		
	CMD29	0000_001Dh		
	CMD30	0000_001Eh		
	CMD31	0000_1C1Fh		
	CMD	CMD35	0000_0423h	-
CMD36		0000_0424h	-	
CMD38		0000_0026h	-	
CMD39		0000_0427h	-	
CMD40		0000_0428h	-	
CMD42		0000_002Ah	-	
CMD49		0000_0C31h	-	
CMD53		0000_7C35h	-	
CMD54		0000_6C36h	-	
CMD55		0000_0037h	-	
CMD56	0000_0038h	-		

41.4 使用上の注意事項

41.4.1 SD_BUF0 不正書き込み (SD/MMC)

シングルブロックライトまたはマルチブロックライトコマンドを送信した後に SD_BUF0 にデータを書きこむ場合、SD_SIZE で設定したサイズ分のデータを書き込む必要があります。

データが SD_SIZE で設定したサイズを超えると、SD_INFO2 の ILW ビットが 1 になります。また、SD_BUF0 に書き込まれたデータを転送できず、SD_INFO2 の SD_CLK_CTRLLEN ビットは値 0 に保持される可能性があります。その場合、SOFT_RST の SDRST ビットを 0 にクリアした後にその値を 1 に戻すと、SD_CLK_CTRLLEN ビットが 1 になります。

ただし、ダミーデータ部分の書き込みは超過データとみなされて無視されるため、SD_SIZE 設定が奇数の場合は 1 バイトまたは 3 バイト、SD_SIZE 設定が偶数の場合は端数バイト (4 バイト単位になっていない 2 バイト) がダミーデータであり、エラーにはなりません。

41.4.2 マルチブロックリードのブロック数制限 (SD)

1 ブロックまたは 2 ブロックのマルチブロックリードを実行するときに、SD カードレスポンスレジスタが読み出されるタイミングによっては、レスポンス値が適切に読み出されない場合があります。これを回避するためには、以下のいずれかを実行します。

- 1 ブロックまたは 2 ブロックのデータを受信するときに、シングルブロックリードを使用する
- SD_RSP54 から CMD18 へのレスポンスを読み出す

41.4.2.1 誤った読み出しのメカニズム

2 ブロックのマルチブロックリードが実行された場合の SDHI (ハードウェア) 動作とソフトウェア動作の処理フローを図 41.25 に示します。図 41.25 に示す誤動作のように、CMD18 レスポンスの受信時に割り込みが発生し、SD カードレスポンスレジスタ (SD_RSP10) が割り込みによって読み出されるタイミングが遅延した場合、CMD12 レスポンス受信中のデータまたは CMD12 レスポンスが読み出される場合があります。データブロックが読み出されるまで CMD12 は送信されないため、この問題は 3 ブロック以上のマルチブロックリードでは発生しません。同様に、CMD25 レスポンスはデータブロック送信前に読み出されるため、この問題はマルチブロックライトでも発生しません。




図 41.25 マルチブロックリード動作のフローチャート (2 ブロック)

41.4.3 SD/MMC クロック出力の自動制御 (SD/MMC)

SD カード / MMC 規格では、カードを初期化する前に SD/MMC クロックを 74 サイクル出力する必要があります。このため、SD/MMC クロックが 74 サイクル出力された後に、SD/MMC クロック出力の自動制御を使用します。また、SD/MMC クロック出力の自動制御を有効にした場合、通信エラーまたはタイムアウトによりシーケンスが完了すると SD/MMC クロック出力が停止します。シーケンスの完了後に SD カード / MMC 内の状態遷移が必要な場合、SD/MMC クロック出力の自動制御を解除し、SD カード / MMC への SD/MMC クロックの供給を再開させてください。

41.4.4 マルチブロックライトの C52PUB 設定の制御 (SD)

CMD53 によるマルチブロックライトシーケンス中に SDIO_MODE の C52PUB ビットを 1 にすると、SD_BUF がエンプティになるまで CMD52 は送信されません。このため、以下の適切ないずれかの手順に従って SD_BUF への書き込みを一時停止してから C52PUB ビットを設定してください。

(a) DMA 転送を使用しない場合

1. C52PUB ビットを設定する前に、BWE 割り込みを禁止するように SD_INFO2 を設定することで SD_BUF への書き込みを一時停止する
2. SDIO_MODE の C52PUB ビットを 1 にする (これにより、SD_BUF がエンプティになると CMD52 が送信される)
3. CMD52 の送信による SD_INFO1 での RSPEND 割り込み処理が完了した後に、BWE 割り込みを許可するように SD_INFO2 を設定することで SD_BUF への書き込みを再開する

(b) DMA 転送を使用する場合

1. SD_SIZE に設定された値 × n ブロック (n=1, 2, ...) の DMA 転送が始まるたびに、C52PUB ビットを設定する前に DMA 転送による SD_BUF への書き込みを一時停止する
2. SDIO_MODE の C52PUB ビットを 1 にする (これにより、SD_BUF がエンプティになると CMD52 が送信される)
3. CMD52 の送信による SD_INFO1 での RSPEND 割り込み処理が完了した後に、DMA 転送による SD_BUF への書き込みを再開する

41.4.5 SD_CLK_CTRL レジスタ設定時の注意 (SD/MMC)

SD_INFO2 の SD_CLK_CTRLLEN ビットが 0 の場合、SD_CLK_CTRL に書き込むことはできません。SD_CLK_CTRL に書き込むときは、SD_INFO2 の SD_CLK_CTRLLEN ビットが 1 であることを確認してから行ってください。

41.4.6 仕様の制限

1. SDIO の一時停止 / 再開動作はサポートされていない
2. SPI Bus はサポートされていない (SD/MMC)
3. Embedded SDIO の Shared Bus と 8 ビット SD Bus はサポートされていない
4. MMC のストリーム転送はサポートされていない
5. MMC の High Priority Interrupt (HPI) はサポートされていない
6. MMC の Boot Operation/Alternative Boot Operation はサポートされていない
7. MMC の Open-ended マルチブロック転送はサポートされていない

41.4.7 マルチブロックリード時の STP ビット設定 (SD/MMC)

SD_STOP の SEC ビットを 1 にすることで自動 CMD12 実行によるマルチブロックリードを実行しているときは、強制的に実行を停止するために SD_STOP の STP ビットを 1 にしても、STP ビットを設定するタイミングによってはコマンドシーケンスが停止しない場合があります。

これを回避するには、マルチブロック転送時に SD_STOP の STP ビットを 1 にするときに、同時に SD_STOP の SEC ビットを 0 にクリアします。SD_INFO2 の SD_CLK_CTRLLEN ビットが 0 の場合でも、SEC ビットを 1 から 0 に変更します。

SEC ビットが 0 にクリアされないためにコマンドシーケンスが停止しないときは、SOFT_RST の SDRST ビットを 0 にクリアすることでコマンドシーケンスを停止することが可能です。

CMD53 マルチブロック転送を SDIO_MODE の IOABT ビットで強制的に終了するときは、必ず SD_STOP の SEC ビットを 1 のままにしてください。

41.4.8 レジスタ設定時の注意

1. [41.2 レジスタの説明](#)の全レジスタへのアクセスは、32 ビットアクセスに限定されます。
2. レジスタは、I/O ポートレジスタを設定してから設定してください。

42. パラレルデータキャプチャユニット (PDC)

42.1 概要

本 MCU は、1つのパラレルデータキャプチャユニット (PDC) を提供します。PDC はイメージセンサなどの外部 I/O デバイスと通信し、外部 I/O から出力される画像などのパラレルデータを DTC または DMAC を介して内蔵 SRAM、外部アドレス空間 (CS 領域、SDRAM 領域) へ転送します。表 42.1 に PDC の仕様を、図 42.1 にブロック図を、表 42.2 に入出力端子を示します。

表 42.1 PDCの仕様

項目	内容
キャプチャ範囲	任意の垂直、水平方向のパラレルデータをキャプチャ可能 <ul style="list-style-type: none"> 垂直方向：1～4095ライン 水平方向：4～4095バイト
パラレル転送クロック (PIXCLK)	動作周波数：1～27MHz (注1)
割り込み要因	<ul style="list-style-type: none"> 受信データレディ フレームエンド オーバーラン アンダーラン 垂直方向ライン数設定エラー 水平方向バイト数設定エラー
DTC/DMACの起動	フレームエンドと受信データレディ割り込みによるDTC/DMACの起動が可能
パラレル転送クロック出力 (PCKO)	<ul style="list-style-type: none"> 動作周波数：1～30MHz (注2) クロックソース：周辺モジュールクロック B (PCLKB) 分周比：2、4、6、8、10、12、14、16分周から選択可能
その他の機能	<ul style="list-style-type: none"> PDCリセット機能 VSYNC信号およびHSYNC信号の極性選択機能 VSYNC信号およびHSYNC信号のモニタ機能 エンディアン順番の選択機能
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減
内部バスインタフェース	内部周辺バス5

注 1. パラレルデータ転送クロック (PIXCLK) の周波数は、 $0.6 \times \text{PCLKB}$ (周辺モジュールクロック) 未満に設定してください。

注 2. 周辺モジュールクロック B (PCLKB) の周波数を 60MHz、分周比を 2 分周に設定した場合に 30MHz になります。




図 42.1 PDC のブロック図

表 42.2 PDCの入出力端子

端子名	入出力	機能
PIXCLK	入力	パラレル転送クロック
VSYNC	入力	垂直同期信号
HSYNC	入力	水平同期信号
PIXD7~PIXD0	入力	8ビットデータ
PCKO	出力	パラレル転送クロック出力

42.2 レジスタの説明

42.2.1 PDC コントロールレジスタ 0 (PCCR0)

アドレス PDC.PCCR0 4009 4000h

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	EDS	PCKDIV[2:0]		PCKOE	HERIE	VERIE	UDRIE	OVIE	FEIE	DFIE	PRST	HPS	VPS	PCKE	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PCKE	PIXCLK入力許可	0 : PIXCLK入力禁止 1 : PIXCLK入力許可	R/W
b1	VPS	VSYNC信号極性選択	0 : VSYNC信号をアクティブHighに設定 1 : VSYNC信号をアクティブLowに設定	R/W
b2	HPS	HSYNC信号極性選択	0 : HSYNC信号をアクティブHighに設定 1 : HSYNC信号をアクティブLowに設定	R/W
b3	PRST	PDCリセット	0 : PDCリセットを適用しない 1 : PDCをリセットする	R/(W) (注1)
b4	DFIE	受信データレディ割り込み許可	0 : 受信データレディ割り込み要求を禁止 1 : 受信データレディ割り込み要求を許可	R/W
b5	FEIE	フレームエンド割り込み許可	0 : フレームエンド割り込み要求を禁止 1 : フレームエンド割り込み要求を許可	R/W
b6	OVIE	オーバーラン割り込み許可	0 : オーバーラン割り込み要求を禁止 1 : オーバーラン割り込み要求を許可	R/W
b7	UDRIE	アンダーラン割り込み許可	0 : アンダーラン割り込み要求を禁止 1 : アンダーラン割り込み要求を許可	R/W
b8	VERIE	垂直方向ライン数設定エラー割り込み許可	0 : 垂直方向ライン数設定エラー割り込み要求を禁止 1 : 垂直方向ライン数設定エラー割り込み要求を許可	R/W
b9	HERIE	水平方向バイト数設定エラー割り込み許可	0 : 水平方向バイト数設定エラー割り込み要求を禁止 1 : 水平方向バイト数設定エラー割り込み要求を許可	R/W
b10	PCKOE	PCKO出力許可	0 : PCKO出力を禁止 (Highレベルに固定) 1 : PCKO出力を許可	R/W
b13-b11	PCKDIV[2:0]	PCKO分周比選択	b13 b11 0 0 0 : PCLKB/2 0 0 1 : PCLKB/4 0 1 0 : PCLKB/6 0 1 1 : PCLKB/8 1 0 0 : PCLKB/10 1 0 1 : PCLKB/12 1 1 0 : PCLKB/14 1 1 1 : PCLKB/16	R/W
b14	EDS	エンディアン選択	0 : リトルエンディアン 1 : ビッグエンディアン	R/W
b31-b15	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. 本ビットには1のみ書けます。

PCCR0 レジスタは、PCCR1.PCE ビットが0の場合に限り設定してください。

PCKE ビット (PIXCLK 入力許可)

PIXCLK 端子からの入力を許可/禁止します。受信動作を許可する前に 1 にしてください。PIXCLK 入力許可後は、PRST ビットで PDC を初期化してください。

0 にする前に受信動作を禁止してください。

VPS ビット (VSYNC 信号極性選択)

VSYNC 信号のアクティブ極性を選択します。

HPS ビット (HSYNC 信号極性選択)

HSYNC 信号のアクティブ極性を選択します。

PRST ビット (PDC リセット)

PDC の内部状態および PDC リセット対象レジスタを初期化するビットです。PDC リセット対象レジスタについては、[42.3.11 リセット状況](#)を参照してください。PDC をリセットする前に、PCKE ビットを 1 にしてください。

PRST ビットに 1 が書き込まれた場合、PIXCLK に同期して初期化が実行されます。初期化が完了すると、PRST ビットは 0 になります。PDC がリセットされたら、PIXCLK 端子に入力信号があることを確認してください。PRST ビットに 1 を書き込んだ場合は、0 になったことを確認してから次の処理を実行してください。

PDC リセットを連続して実行する場合、PRST ビットが 0 になったことを確認した後、最低 1PIXCLK サイクル待ってから実行してください。

DFIE ビット (受信データレディ割り込み許可)

受信データレディ割り込み要求の発生を許可/禁止します。

FEIE ビット (フレームエンド割り込み許可)

フレームエンド割り込み要求の発生を許可/禁止します。

OVIE ビット (オーバーラン割り込み許可)

オーバーラン割り込み要求の発生を許可/禁止します。

UDRIE ビット (アンダーラン割り込み許可)

アンダーラン割り込み要求の発生を許可/禁止します。

VERIE ビット (垂直方向ライン数設定エラー割り込み許可)

垂直方向ライン数設定エラー割り込み要求の発生を許可/禁止します。

HERIE ビット (水平方向バイト数設定エラー割り込み許可)

水平方向バイト数設定エラー割り込み要求の発生を許可/禁止します。

PCKOE ビット (PCKO 出力許可)

PCKO の出力を許可/禁止します。PCKO が Low 出力中に PCKOE ビットを 0 にクリアした場合、クリアしたタイミングで High 出力となりデューティ比が崩れる場合があります。

PCKDIV[2:0] ビット (PCKO 分周比選択)

PCKO の分周比を選択します。PCKO が出力するのはクロック信号で、PCKDIV[2:0] ビットの設定に基づき、PCLKB クロック信号を 2 ~ 16 の値で分周した信号です。PCLKB の分周によって得られる PCKO 動作周波数は、必ず 1 ~ 30MHz の範囲になるよう設定してください。

EDS ビット (エンディアン選択)

キャプチャしたデータのエンディアンの順番を選択します。

42.2.2 PDC コントロールレジスタ 1 (PCCR1)

アドレス PDC.PCCR1 4009 4004h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	PCE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PCE	PDC 動作許可	0 : 受信動作の禁止 1 : 受信動作の許可	R/W
b31-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

PCE ビット (PDC 動作許可)

受信動作の許可/禁止を選択します。VSYNC 信号がアサート中に PCE ビットを 1 にした場合、PDC は次の VSYNC 信号の有効エッジから受信動作を開始します。

フレームエンド割り込みの場合など、受信動作または継続受信動作が停止している場合に限り PCE ビットを 0 にしてください。継続受信について、詳しくは [42.3.6 フレームエンドでの継続受信動作](#) を参照してください。

42.2.3 PDC ステータスレジスタ (PCSR)

アドレス PDC.PCSR 4009 4008h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	HERF	VERF	UDRF	OVRF	FEF	FEMPF	FBSY
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0

ビット	シンボル	ビット名	機能	R/W
b0	FBSY	フレームビジーフラグ	0: 受信動作停止 1: 受信動作中	R
b1	FEMPF	FIFOエンプティフラグ	0: FIFOはエンプティではない 1: FIFOはエンプティ	R
b2	FEF	フレームエンドフラグ	0: フレームエンドの発生なし 1: フレームエンドの発生あり	R/(W) (注1)
b3	OVRF	オーバーランフラグ	0: FIFOオーバーラン発生なし 1: FIFOオーバーラン発生あり	R/(W) (注1)
b4	UDRF	アンダーランフラグ	0: アンダーラン発生なし 1: アンダーラン発生あり	R/(W) (注1)
b5	VERF	垂直方向ライン数設定エラーフラグ	0: 垂直方向ライン数設定エラー発生なし 1: 垂直方向ライン数設定エラー発生あり	R/(W) (注1)
b6	HERF	水平方向バイト数設定エラーフラグ	0: 水平方向バイト数設定エラー発生なし 1: 水平方向バイト数設定エラー発生あり	R/(W) (注1)
b31-b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. フラグをクリアするため、1を読んだ後に0のみ書き込むことができます。

FBSY フラグ (フレームビジーフラグ)

PDC の動作状態を示します。

[1 になる条件]

- 受信動作を許可した後、VSYNC 信号の有効エッジを検出したとき

[0 になる条件]

- VCR レジスタおよび HCR レジスタで設定した 1 フレームのデータを受信したとき (注1)
- オーバーラン、アンダーラン、垂直方向ライン数設定エラー、水平方向バイト数エラーが発生したとき
- PCCR1.PCE ビットが 0 のとき

注1. 継続受信動作中は 0 です。

FEMPF フラグ (FIFO エンプティフラグ)

垂直方向ライン数設定エラーまたは水平バイト数設定エラーが発生した場合の FIFO 状態を示します。オーバーランの後は 0 になり、アンダーランの後は不定となります。

[1 になる条件]

- FIFO がエンプティの状態でも PDCDR レジスタを読み出したとき
- VSYNC 信号の有効エッジを検出したとき

- PDC をリセットしたとき
[0 になる条件]
- FIFO にキャプチャしたデータが格納されたとき

FEF フラグ (フレームエンドフラグ)

フレームエンドの発生を示します。

[1 になる条件]

- VCR レジスタおよび HCR レジスタで設定した 1 フレームのデータを受信したとき (注 1)
[0 になる条件]
- PDC をリセットしたとき
- フラグから 1 を読み出した後に 0 を書き込んだとき

注 1. 継続受信動作が完了すると、FEF フラグが 1 になります。

OVRF フラグ (オーバーランフラグ)

オーバーランの発生状況を示します。

[1 になる条件]

- FIFO がフルの状態データ受信が発生したとき
[0 になる条件]
- PDC をリセットしたとき
- フラグから 1 を読み出した後に 0 を書き込んだとき

UDRF フラグ (アンダーランフラグ)

アンダーランの発生状況を示します。

[1 になる条件]

- FIFO がエンプティの状態 PCDR レジスタを読み出したとき
[0 になる条件]
- PDC をリセットしたとき
- フラグから 1 を読み出した後に 0 を書き込んだとき

VERF フラグ (垂直方向ライン数設定エラーフラグ)

垂直方向ライン数設定エラーの発生を示します。

[1 になる条件]

- VCR レジスタの値よりキャプチャされたライン数が少なかったため VSYNC 信号がネゲートしたとき
[0 になる条件]
- PDC をリセットしたとき
- フラグから 1 を読み出した後に 0 を書き込んだとき

HERF フラグ (水平方向バイト数設定エラーフラグ)

水平方向バイト数エラーの発生を示します。

[1 になる条件]

- HCR レジスタの値より、ラインごとのキャプチャされたバイト数が少なかったため HSYNC 信号がネゲートしたとき

[0になる条件]

- PDCをリセットしたとき
- フラグから1を読み出した後に0を書き込んだとき

42.2.4 PDC 端子モニタレジスタ (PCMONR)

アドレス PDC.PCMONR 4009 400Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	HSYNC	VSYNC
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	VSYNC	VSYNC 信号ステータスフラグ	0 : VSYNC 信号のレベルはLow 1 : VSYNC 信号のレベルはHigh	R
b1	HSYNC	HSYNC 信号ステータスフラグ	0 : HSYNC 信号のレベルはLow 1 : HSYNC 信号のレベルはHigh	R
b31-b2	—	予約ビット	読むと0が読めます。	R

VSYNC フラグ (VSYNC 信号ステータスフラグ)


VSYNC 信号の状態を示します。

HSYNC フラグ (HSYNC 信号ステータスフラグ)

HSYNC 信号の状態を示します。

42.2.5 PDC 受信データレジスタ (PCDR)

アドレス PDC.PCDR 4009 4010h



PDC は、キャプチャしたデータを格納する 32 ビット幅の 22 段 FIFO を内蔵しています。FIFO は 4 バイトの PCDR レジスタにマッピングされており、PCDR レジスタを読み出すことでキャプチャしたデータを一度に 4 バイト読み出すことができます。32 バイトデータ受信ごとに受信データレディフラグがセットされ、PCCR0 レジスタの DFIE ビットが 1 の場合、受信データレディ割り込みが発生します。受信データレディ割り込みが発生した場合、PCDR レジスタを 8 回読み出ししてください。PCDR レジスタの構造図を [図 42.2](#) に示します。




図 42.2 PCDR レジスタの構造図

キャプチャしたデータのフォーマットは、PCCR0 レジスタの EDS ビットでビッグエンディアンまたはリトルエンディアンを選択することが可能です。[図 42.3](#) にエンディアンフォーマットのデータ配置を示します。





図 42.3 エンディアンフォーマット

42.2.6 垂直方向キャプチャレジスタ (VCR)

アドレス PDC.VCR 4009 4014h



ビット	シンボル	ビット名	機能	R/W
b11-b0	VST[11:0]	垂直方向キャプチャ開始ライン位置	垂直方向のキャプチャ開始ライン位置を指定します。	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b27-b16	VSZ[11:0]	垂直方向キャプチャサイズ	垂直方向のキャプチャライン数を指定します。	R/W
b31-b28	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

VCR レジスタの設定とキャプチャ範囲の関係については、[42.3.3 VCR レジスタ、HCR レジスタの設定とキャプチャ範囲](#)を参照してください。VCR レジスタは、PCCR1.PCE ビットが0の場合に限り設定してください。

VST[11:0] ビット (垂直方向キャプチャ開始ライン位置)

垂直方向のキャプチャ開始ライン位置を指定します。1 ライン目を設定する場合は 000h、4095 ライン目を設定する場合は FFEh にしてください。VST[11:0] 設定は 000h から FFEh の範囲で、VSZ[11:0] 設定と合わせて以下の範囲で設定してください。

$$\text{VST}[11:0] \text{ ビットの設定範囲} : 1 \leq \text{VST}[11:0] + \text{VSZ}[11:0] \leq \text{FFFh}$$


VSZ[11:0] ビット (垂直方向キャプチャサイズ)

垂直方向のキャプチャライン数を指定します。1 ライン目を設定する場合は 001h、4095 ライン目を設定する場合は FFFh にしてください。VSZ[11:0] 設定は 001h から FFFh の範囲で、VST[11:0] 設定と合わせて以下の範囲で設定してください。

$$\text{VSZ}[11:0] \text{ ビットの設定範囲} : 1 \leq \text{VST}[11:0] + \text{VSZ}[11:0] \leq \text{FFFh}$$

42.2.7 水平方向キャプチャレジスタ (HCR)

アドレス PDC.HCR 4009 4018h



ビット	シンボル	ビット名	機能	R/W
b11-b0	HST[11:0]	水平方向キャプチャ開始バイト位置	水平方向のキャプチャ開始バイト位置を指定します。	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b27-b16	HSZ[11:0]	水平方向キャプチャサイズ	水平方向のキャプチャバイト数を指定します。	R/W
b31-b28	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

HCR レジスタの設定とキャプチャ範囲の関係については、[42.3.3 VCR レジスタ、HCR レジスタの設定とキャプチャ範囲](#)を参照してください。HCR レジスタは、PCCR1.PCE ビットが0の場合に限り設定してください。

HST[11:0] ビット (水平方向キャプチャ開始バイト位置)

水平方向のキャプチャ開始バイト位置を指定します。1 バイト目を設定する場合は 000h、4092 バイト目を設定する場合は FFBh にしてください。HST[11:0] 設定は 000h から FFBh の範囲で、HSZ[11:0] 設定と合わせて以下の範囲で設定してください。

$$\text{HST}[11:0] \text{ ビットの設定範囲} : 1 \leq \text{HST}[11:0] + \text{HSZ}[11:0] \leq \text{FFh}$$

HSZ[11:0] ビット (水平方向キャプチャサイズ)

水平方向のキャプチャバイト数を指定します。4 バイトを設定する場合は 004h、4095 バイトを設定する場合は FFFh にしてください。HSZ[11:0] 設定は 004h から FFFh の範囲で、HST[11:0] 設定と合わせて以下の範囲で設定してください。

$$\text{HSZ}[11:0] \text{ ビットの設定範囲} : 1 \leq \text{HST}[11:0] + \text{HSZ}[11:0] \leq \text{FFh}$$

42.3 動作説明

42.3.1 転送フォーマット

PDCは、図42.4～図42.7に示す4種類の転送フォーマットをサポートします。このフォーマットは、PCCR0レジスタのVPSビットおよびHPSビットによって設定されます。




図 42.4 VPS = 0、HPS = 0 の場合の PDC 転送フォーマット




図 42.5 VPS = 1、HPS = 0 の場合の PDC 転送フォーマット




図 42.6 VPS = 0、HPS = 1 の場合の PDC 転送フォーマット




図 42.7 VPS = 1、HPS = 1 の場合の PDC 転送フォーマット

42.3.2 転送タイミング

PDC の転送タイミングを、[図 42.8](#) および [表 42.3](#) に示します。




図 42.8 VPS = 0、HPS = 0 の場合の PDC 転送タイミング

表 42.3 VPS = 0、HPS = 0 の場合の PDC 転送タイミング

項目	シンボル	Min (注1)	Max	単位
垂直ブランキング期間	t_{VBL}	128	-	PIXCLK
垂直バックポーチ	t_{VBP}	10	-	PIXCLK
水平有効期間	t_{HACT}	4	4095	PIXCLK
水平ブランキング期間	t_{HBL}	128	-	PIXCLK
垂直フロントポーチ	t_{VFP}	10	-	PIXCLK
垂直有効期間	t_{VACT}	1	4095	ライン

注 1. 最小値は、PDC が達成可能な最小値です。これらの値での動作は、オーバーラン、垂直方向ライン数設定エラー、水平方向バイト数設定エラーの発生回避を保証するものではありません。

42.3.3 VCR レジスタ、HCR レジスタの設定とキャプチャ範囲

VCR レジスタ、HCR レジスタ設定とキャプチャ範囲の関係を、[図 42.9](#) および[図 42.10](#) に示します。




図 42.9 VCR = 0FFF 0000h、HCR = 0FFF 0000h の場合の VCR レジスタ、HCR レジスタ設定とキャプチャ範囲




図 42.10 VCR = 01E0 0002h、HCR = 0500 0002h の場合の VCR レジスタ、HCR レジスタ設定とキャプチャ範囲

42.3.4 受信動作

図 42.11 に、受信データレディ割り込み (DTC/DMAC 起動) およびフレームエンド割り込みを使用した場合の受信動作例を示します。




図 42.11 受信動作の例

ここでは、図 42.11 の (1)、(2)、(3)、(4) に示したタイミングの動作内容を説明します。

PCCR1.PCE ビットを 1 にした後で VSYNC 信号の有効エッジを検出した場合、PCSR レジスタの FEMPF フラグが 1 になり FIFO が初期化されます。同時に、PCSR レジスタの FBSY フラグが 1 になり受信動作が開始します。

VCR レジスタおよび HCR レジスタで設定したキャプチャ範囲のデータを受信すると、データを FIFO に格納します。PDC は 32 バイトデータ受信ごとに受信データレディ割り込みを発生し、DTC/DMAC によりキャプチャしたデータを内蔵 SRAM または外部アドレス空間へ転送します。PCDR レジスタの読み出し間隔がデータ受信間隔より長いと FIFO がオーバーランする可能性があります。オーバーランの発生の有無は PCSR.OVRF フラグで確認することが可能です。

最終バイトデータの受信が完了すると PCSR.FBSY フラグを 0 にクリアし、PCSR.FEF フラグを 1 にし、受信データレディ割り込みおよびフレームエンド割り込みを発生します。

PCSR レジスタの FEMPF フラグはフレームエンド割り込みでポーリングされ、その後、プログラムは DTC/DMAC によりデータ転送の完了を検証する必要があります。PCCR1.PCE ビットが 0 になると、PCSR レジスタの FEF フラグも 0 になり、1 データフレームの受信が完了します。

PCCR1.PCE ビットを 1 にする際、PCSR.FEF フラグが 1 の場合、VSYNC 信号の有効エッジは検出せず受信動作を開始しません。データ受信動作を開始するには PCSR.FEF フラグを 0 にクリアしてください。

42.3.5 水平ブランキング期間中の動作

前回の受信データレディからデータ受信バイト数が 32 バイト未満で水平ブランキング期間に入った場合、データ受信バイトのカウンタは保持され、次の有効期間に持ち越されます。水平ブランキング期間中の動作を [図 42.12](#) に示します。




図 42.12 水平ブランキング期間中の動作例

42.3.6 フレームエンドでの継続受信動作

前回の受信データレディから受信したデータ数が 32 バイト未満で最終データを受信した場合、PDC は受信データ数が 32 になるまでデータ受信を継続します。この動作を継続受信と呼びます。継続受信を終了すると、PDC は受信データレディ割り込みとフレームエンド割り込みを発生させます。継続受信中は、常に PIXCLK を入力してください。この動作中に FIFO に格納したデータを読み出すと、不定値となります。 [図 42.13](#) は、フレームエンドでの動作例を示しています。




図 42.13 フレームエンドでの継続受信動作例

42.3.7 エラー検出

PDCは、受信動作中のエラーにソフトウェアで対応できるように、エラー検出機能を持っています。表42.4に、各エラー検出条件とエラー検出に伴って発生する割り込みについて示します。

表 42.4 エラー検出

エラー要因	エラー検出の条件	割り込みフラグ	動作例
オーバーラン	FIFOがフルの状態データを受信したとき (注1)	PCSR.OVRF	図 42.14
アンダーラン	FIFOがエンプティの状態PCDRレジスタを読み出したとき	PCSR.UDRF	図 42.15
垂直方向ライン数エラー	VCRレジスタで設定した垂直方向キャプチャライン数未満でVSYNC信号がネゲートしたとき	PCSR.VERF	図 42.16
水平方向バイト数エラー	HCRレジスタで設定した水平方向キャプチャバイト数未満でHSYNC信号がネゲートしたとき	PCSR.HERF	図 42.17

注1. 継続受信動作中のデータ受信も含まれます。

エラーを検出すると、PDCは関連する割り込みフラグを1にし、受信動作を停止します。割り込みフラグが1の状態では、VSYNC信号の有効エッジは検出せず、受信動作を開始しません。受信動作を開始するには、すべてのエラー要因の割り込みフラグを0にクリアしてください。

エラーが発生した場合、FIFOに格納されているデータは無効になります。




図 42.14 オーバーラン検出時の動作




図 42.15 アンダーラン検出時の動作




図 42.16 垂直方向ライン数設定エラー検出時の動作




図 42.17 水平方向バイト数設定エラー検出時の動作

42.3.8 初期設定

図 42.18 は、初期設定のフロー例を示しています。なお、入出力ポート、割り込みコントローラユニット (ICU) の設定方法については、各ブロックの説明を参照してください。




図 42.18 初期 PDC 設定のフロー例

42.3.9 動作フロー

図 42.19 に、受信データレディ割り込み (DTC/DMAC 起動) およびフレームエンド割り込みを使用した場合の動作フロー例を示します。なお、DTC/DMAC の設定方法については、「17. DMA コントローラ (DMAC)」および「18. データトランスファコントローラ (DTC)」を参照してください。




図 42.19 動作フロー例

図 42.20 に、エラー処理フローの例を示します。




図 42.20 エラー処理フロー例

42.3.10 割り込み要因

PDC 割り込み要因には以下が含まれます。

- 受信データレディ
- フレームエンド
- オーバーラン
- アンダーラン
- 垂直方向ライン数設定エラー
- 水平方向バイト数設定エラー

また、受信データレディの割り込み要求で DTC または DMAC を起動し、データ転送を行うことができます。

PDC 割り込み要因を [表 42.5](#) にまとめています。[表 42.5](#) の割り込み条件が成立すると、関連する割り込みが発生します。受信データレディ割り込みでは、プログラムは PCDR レジスタを読み出すことで割り込み要因フラグをクリアできます。フレームエンド割り込みでは、PCSR レジスタの FEF フラグをクリアします。オーバーラン、アンダーラン、垂直方向ライン数設定エラー、水平方向バイト数設定エラーの割り込み要求が PDC_PCERI のベクタアドレスに割り付けられているため、フラグによる要因の判断が必要です。要因を特定したら、PCSR レジスタの関連するエラー割り込み要因フラグ (OVRF、UDRF、VERF、HERF) をクリアする必要があります。

DTC/DMAC モジュールがデータ転送を処理する場合、まずモジュールを選択してください。モジュールによる転送を許可してから、PDC を設定します。DTC/DMAC の設定方法については、「[17. DMA コントローラ \(DMAC\)](#)」および「[18. データトランスファコントローラ \(DTC\)](#)」を参照してください。

出力完了時、要求フラグは自動的にクリアされます。また、内部で保持している割り込み要求は、関連する割り込み許可ビット (PCCR0.DFIE ビット) を 0 にすることでクリアが可能です。

表 42.5 PDCの割り込み要因

割り込み要因	略称	割り込み条件	DTC/DMAC の起動
受信データレディ 割り込み	PDC_PCDFI	PCCR0 レジスタの DFIE ビットが 1 の状態で受信データレディになったとき	可能
フレームエンド 割り込み	PDC_PCFEI	PCCR0 レジスタの FEIE ビットが 1 の状態でフレームエンドになったとき	不可能
エラー割り込み	PDC_PCERI	<ul style="list-style-type: none"> • PCCR0 レジスタの OVIE ビットが 1 の状態でオーバーランになったとき • PCCR0 レジスタの UDRIE ビットが 1 の状態でアンダーランになったとき • PCCR0 レジスタの VERIE ビットが 1 の状態で垂直方向ライン数設定エラーになったとき • PCCR0 レジスタの HERIE ビットが 1 の状態で水平方向バイト数設定エラーになったとき 	不可能

42.3.11 リセット状況

PDCには、PDCリセット (PCCR0.PRST ビットに1を書き込む) とその他リセットの2種類のリセットがあります。

その他リセットには下記が含まれます。

- RES 端子リセット
- パワーオンリセット
- 電圧監視リセット0
- 電圧監視リセット1
- 電圧監視リセット2
- ディープソフトウェアスタンバイリセット
- 独立ウォッチドッグタイマリセット
- ウォッチドッグタイマリセット
- ソフトウェアリセット
- SRAM パリティエラーリセット
- SRAM ECC エラーリセット
- 不当命令リセット
- 発振停止検出リセット
- バスマスタ MPU エラーリセット
- バススレーブ MPU エラーリセット
- スタックポインタエラーリセット
- リセットシーケンスのウォッチドッグタイマリセット

表 42.6 に、各リセット後のレジスタ状態を示します。

表 42.6 リセット時のレジスタ状態

PDCレジスタ	PDCリセット	その他のリセット
PCCR0	保持	リセット
PCCR1	保持	リセット
PCSR	リセット	リセット
PCMONR	保持	リセット
PCDR	保持	リセット
VCR	保持	リセット
HCR	保持	リセット

42.4 使用上の注意事項

42.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) の MSTPC2 により、PDC 動作の禁止/許可を設定できます。PDC は、リセット後の初期状態では動作が停止しています (MSTPC2 = 1)。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[11. 低消費電力モード](#)」を参照してください。

42.4.2 低消費電力機能の制限

低消費電力機能を使用して PDC の消費電力を削減する場合、PCCR1.PCE ビットを 0 にして受信動作を禁止し、PCCR0.PCKE ビットを 0 にして PIXCLK 端子からの入力を禁止します。この設定が完了してから低消費電力機能を使用してください。

PCCR0.PCKOE ビットが 1 の場合、PCKE の PIXCLK 端子からの入力を禁止するだけでなく、PCCR0.PCKOE ビットを 0 にして PCKO 信号の出力を停止します。この設定が完了してから低消費電力機能を使用してください。

42.4.3 エラー割り込みの制限

エラー割り込み発生時、動作状態によっては DTC または DMAC がパラレルデータを転送している場合があります。そのため、エラー割り込み処理ルーチンは、PDC 動作を禁止 (PCCR1.PCE = 0) した直後に DTC/DMAC によるデータ送信を禁止する必要があります。

42.4.4 DTC 使用の制限

受信データレディ割り込みで DTC を使用する場合、MRB.DISEL ビットを 0、MRA.SZ ビットを 10b にしてください。

ブロック転送モードのブロック転送回数は最大 65536 回になります。1 回のブロック転送で 32 バイトを転送した場合、2097152 バイトまでしか転送できません。それ以上のデータを転送する場合、水平ブランキング期間中に再度 DTC を設定してください。詳細は、「[18. データトランスファコントローラ \(DTC\)](#)」を参照してください。

42.4.5 DMAC 使用の制限

受信データレディ割り込みで DMAC を使用する場合、DMTMD.SZ ビットを 10b にし、DELSRn.DELS[8:0] ビット (n = 0 ~ 7) を適切に設定してください。

ブロック転送モードのブロック転送回数は最大 65536 回になります。1 回のブロック転送で 32 バイトを転送した場合、2097152 バイトまでしか転送できません。それ以上のデータを転送する場合、水平ブランキング期間中に再度 DMAC を設定してください。詳細は、「[14. 割り込みコントローラユニット \(ICU\)](#)」、および「[17. DMA コントローラ \(DMAC\)](#)」を参照してください。

43. バウンダリスキャン

43.1 概要

バウンダリスキャン機能は、JTAG（Joint Test Action Group）、IEEE Std.1149.1 および IEEE Standard Test Access Port and Boundary-Scan Architecture に基づくシリアル入出力インタフェースを提供します。表 43.1 にバウンダリスキャンの仕様を、図 43.1 にブロック図を、表 43.2 に入出力端子を示します。

表 43.1 バウンダリスキャンの仕様

項目	内容
実行条件	RES端子がLowの場合は必ずバウンダリスキャンを実行する必要があります。
テストモード	<ul style="list-style-type: none"> • BYPASSモード • EXTESTモード • SAMPLE/PRELOADモード • CLAMPモード • HIGHZモード • IDCODEモード




図 43.1 バウンダリスキャン機能のブロック図

表 43.2 バウンダリスキャンの入出力端子

端子名	入出力	機能
TCK	入力	テストクロック入力 バウンダリスキャン用のクロック信号。バウンダリスキャン機能使用時、入力クロックデューティ比は50%です。
TMS	入力	テストモードセレクト
TDI	入力	テストデータ入力
TDO	出力	テストデータ出力

注． 本MCUは、JTAGインタフェース用のTRST端子はサポートしていません。

43.2 レジスタの説明

表 43.3 にバウンダリスキャンのレジスタ一覧を示します。

表 43.3 バウンダリスキャンレジスタ

レジスタ名	シンボル	リセット後の値
インストラクションレジスタ	JTIR	Eh
IDコードレジスタ	JTIDR	0838 D447h
バイパスレジスタ	JTBPR	不定
バウンダリスキャンレジスタ	JTBSR	不定

バウンダリスキャンレジスタの使用上の注意


- インストラクションは、TDI 端子からシリアル転送によりインストラクションレジスタ (JTIR) へ入力できます
- バイパスレジスタ (JTBPR) は 1 ビットのレジスタで、BYPASS モード時に TDI 端子と TDO 端子はこのレジスタに接続されます
- バウンダリスキャンレジスタ (JTBSR) は BSDL の記述に基づき構成されており、テストデータをシフトインするときに TDI 端子と TDO 端子の間に接続されます

表 43.4 に各レジスタのシリアル転送を示します。

表 43.4 レジスタのシリアル転送

レジスタ名	シリアル入力	シリアル出力
インストラクションレジスタ (JTIR)	可能	可能
IDコードレジスタ (JTIDR)	可能	可能
バイパスレジスタ (JTBPR)	可能	可能
バウンダリスキャンレジスタ (JTBSR)	可能	可能

43.2.1 インストラクションレジスタ (JTIR)




ビット	シンボル	ビット名	機能	R/W
b3-b0	TS[3:0]	テストビットセット	表 43.5に、これらのビットのコマンド構成を示します。	—

表 43.5 コマンド構成

TS3	TS2	TS1	TS0	インストラクション
0	0	0	0	EXTEST
0	0	0	1	SAMPLE/PRELOAD
0	0	1	1	IDCODE (ルネサスコード)
0	1	0	1	CLAMP
0	1	1	0	HIGHZ
1	1	1	1	BYPASS
上記以外の設定				予約ビット

JTAG 命令は、TDI 端子からのシリアル入力によって JTIR レジスタに転送することが可能です。JTIR レジスタは、パワーオンリセットが発生したとき、または TAP コントローラが Test-Logic-Reset 状態のときに初期化されます。

43.2.2 IDコードレジスタ (JTIDR)



ビット	シンボル	ビット名	機能	R/W
b31-b0	DID[31:0]	デバイスID	デバイスIDCODEを示す固定値を格納します。	—

IDCODE 命令の実行時、JTIDR レジスタのデータを TDO 端子から出力します。リセット解除後、JTIDR の IDCODE は Arm[®] デバッグコードに変わります。ARM[®] CoreSight[™] SoC-400 Technical Reference Manual (ARM DDI 0480F) を参照してください。

43.2.3 バイパスレジスタ (JTBPR)

JTBPR は、1 ビットのレジスタです。BYPASS モードに設定された場合、TDI 端子と TDO 端子は JTBPR レジスタに接続されます。CPU から JTBPR レジスタへ読み出し/書き込みできません。

43.2.4 バウンダリスキャンレジスタ (JTBSR)

JTBSR は、本 MCU の入出力端子の制御を行うために PAD 上に配置されたシフトレジスタです。バウンダリスキャンテスト中の JTBSR レジスタを適用するには、EXTEST、SAMPLE/PRELOAD、CLAMP、HIGHZ の命令を発行します。BSDL ファイルは、JTBSR ビットと本 MCU の端子の対応について説明しています。リセット後の値は、不定です。

43.3 動作説明

リセット時に、JTAGポートのTCK、TMS、TDI、およびTDOがデフォルトの端子機能として割り当てられます。TCK、TMS、およびTDI端子はプルアップ抵抗によってプルアップします。PORがネゲートされ、RESがLowになった場合、セットアップ時間が経過した後にバウンダリスキャンテストを行うことが可能です。

43.3.1 TAP コントローラ

図 43.2 に TAP コントローラの状態遷移図を示します。すべての遷移は TMS 信号によって制御されます。




図 43.2 TAP コントローラの状態遷移図

43.3.2 コマンド

(1) BYPASS

BYPASS 命令は、バイパスレジスタ (JTBPR) を動作させます。この命令はシフトパスを短縮してプリント基板上の他の LSI のシリアルデータの転送速度を高速化するものです。この命令の実行中、テスト回路はシステム回路に何の影響も与えません。

TDI 端子と TDO 端子にはバイパスレジスタ (JTBPR) が接続されます。Shift-DR 動作でバイパス動作となります。Shift-DR の 1 クロック目では TDO が Low となります。その後の Shift-DR で TDI が TDO から出力されます。

(2) EXTEST

EXTEST 命令は、本 MCU をプリント基板に実装したとき、外部回路をテストするためのものです。この命令の実行時、出力端子はバウンダリスキャンレジスタ (JTBSR) からテストデータ (SAMPLE/PRELOAD 命令ですでに設定されています) をプリント基板へ出力するために使用され、入力端子はプリント基板から JTBSR レジスタにそのテスト結果を取り込むために使用されます。

(3) SAMPLE/PRELOAD

SAMPLE/PRELOAD 命令は、MCU の内部回路からバウンダリスキャンレジスタ (JTBSR) に値を入力し、スキャンパスから出力したり、スキャンパスにデータをロードする命令です。この命令の実行中、MCU の入力端子はそのまま内部回路に伝達され、内部回路の値はそのまま出力端子から外部へ出力されます。この命令の実行により MCU のシステム回路は何の影響も受けません。

SAMPLE 動作では、バウンダリスキャンレジスタ (JTBSR) は入力端子から内部回路に転送されたデータ、または内部回路から出力端子に転送されたデータのスナップショットをラッチします。ラッチしたデータは、スキャンパスから読み出します。JTBSR レジスタは、Capture-DR 状態の TCK 端子の立ち上がり同期してデータのスナップショットをラッチします。データのスナップショットは、リセット中に限り内部回路から出力端子に転送されます。

PRELOAD 動作では、EXTEST 命令に先立ちスキャンパスから JTBSR レジスタの平行出力ラッチに初期値を設定します。PRELOAD 動作がないと、EXTEST 命令を実行するとき、EXTEST シーケンスの最初から最後 (出力ラッチへの転送) まで出力端子から不定値が出力されます。EXTEST 命令では、常に出力端子に平行出力ラッチを出力します。

(4) IDCODE

IDCODE 命令が選択されると、TAP コントローラの Shift-DR 状態時に ID コードレジスタ (JTIDR) の値を TDO 端子に出力します。この場合、JTIDR レジスタ値は LSB ファーストで出力されます。この命令の実行中、テスト回路はシステム回路に何の影響も与えません。

(5) CLAMP

CLAMP 命令が選択されると、出力端子はあらかじめ SAMPLE/PRELOAD 命令によって設定されたバウンダリスキャンレジスタ (JTBSR) の値を出力します。CLAMP 命令が選択されている間、JTBSR レジスタの状態は TAP コントローラの状態に関係なく前の状態で保持されます。

TDI 端子と TDO 端子の間にはバイパスレジスタ (JTBPR) が接続され、BYPASS 命令が選択されたときと同様の動作をします。

(6) HIGHZ

HIGHZ 命令が選択されると、すべての出力端子はハイインピーダンス状態となります。HIGHZ 命令が選択されている間、バウンダリスキャンレジスタ (JTBSR) の状態は TAP コントローラの状態に関係なく前の状態で保持されます。

TDI 端子と TDO 端子の間にはバイパスレジスタ (JTBPR) が接続され、BYPASS 命令が選択されたときと同様の動作をします。

43.4 使用上の注意事項

バウンダリスキャン機能には、以下の制限が適用されます。

- RES 端子が Low の場合は必ずバウンダリスキャンを実行する
- 図 43.3 で示すとおりシリアルデータは LSB 側から入出力する




図 43.3 シリアルデータ入出力

以下の端子は、バウンダリスキャン対象外です。

- 電源端子 (VCC、VCL、VCL0、VSS、VBATT、AVCC0、AVSS0、VCC_USB、VSS_USB)
- アナログリファレンス端子 (VREFH0、VREFL0、VREFH、VREFL)
- クロック端子 (EXTAL、XTAL、XCIN、XCOUT)
- リセット信号 (RES)
- USB 専用端子 (USB_DP、USB_DM)
- バウンダリスキャンの端子 (TCK、TMS、TDI、TDO)

44. セキュア暗号エンジン (SCE7)

本 MCU はセキュリティ機能向けにセキュア暗号エンジン (SCE7) モジュールを搭載しています。本モジュールは、アクセス管理回路と暗号エンジン、および乱数生成器で構成されています。

44.1 概要

表 44.1 に SCE7 の仕様を、図 44.1 にブロック図を示します。

表 44.1 SCE7の仕様 (1/2)

パラメータ	内容
アクセス制御	アクセス管理回路 <ul style="list-style-type: none"> 不正プログラムやプログラム実行の暴走により SCE7 に異常なアクセスがあった場合、この回路は後続のすべてのアクセスを遮断し、SCE7 からのデータ出力を停止します。
暗号エンジン	Advanced Encryption Standard (AES) : NIST FIPS PUB 197 アルゴリズムに準拠 <ul style="list-style-type: none"> キーサイズ : 128、192、256 ビットのいずれか ブロックサイズ : 128 ビット 連鎖モード <ul style="list-style-type: none"> ECB、CBC、CTR : NIST SP 800-38A に準拠 GCM : NIST SP 800-38D に準拠 XTS : NIST SP 800-38E に準拠 GCTR <ul style="list-style-type: none"> 128 ビットデータに対するスループット <ul style="list-style-type: none"> 128 ビット鍵に対して 11 PCLKB サイクル 256 ビット鍵に対して 15 PCLKB サイクル AES-GCM <ul style="list-style-type: none"> AES-GCM は AES-GCTR と GHASH を組み合わせることにより実現 Triple Data Encryption Standard (3DES) <ul style="list-style-type: none"> 168 ビット鍵長 8 バイトの固定データブロックで動作 レガシーな Secure Socket Layer (SSL) および Transport Layer Security (TLS) プロトコルを使用 64 ビットデータに対するスループット <ul style="list-style-type: none"> 56 ビット鍵に対して 16PCLKB サイクル Alleged RC4 (ARC4) <ul style="list-style-type: none"> 2048 ビット鍵長 128 ビットデータに対するスループット <ul style="list-style-type: none"> 2048 ビット鍵に対して 16PCLKB サイクル キー管理 <ul style="list-style-type: none"> ラップされた鍵は SCE7 でのみ有効
乱数の生成	128 ビット真性乱数生成器
署名生成と認証	RSA <ul style="list-style-type: none"> 1024 ビットおよび 2048 ビットの鍵サイズをサポート 署名生成、署名認証、公開鍵暗号、秘密鍵暗号 DSA <ul style="list-style-type: none"> DSA の鍵サイズをサポート <ul style="list-style-type: none"> (1024 ビット、160 ビット) (2048 ビット、224 ビット) (2048 ビット、256 ビット) 署名生成、署名認証 ECC <ul style="list-style-type: none"> P-192、P-224、P-256、P-384 の曲線をサポート 署名生成、署名認証 スカラー倍算
メッセージダイジェストの計算	HASH <ul style="list-style-type: none"> SHA1, SHA224, SHA256, MD5
ユニーク ID	<ul style="list-style-type: none"> MCU 固有の ID (ユニーク ID) では、アクセス管理回路から専用バスまでアクセスが可能 ユニーク ID と鍵生成情報を組み合わせることにより、他の MCU への不正なデータコピーを防止

表 44.1 SCE7の仕様 (2/2)

パラメータ	内容
低消費電力	モジュールストップ状態の設定が可能




図 44.1 SCE7 ブロック図

44.2 動作説明

44.2.1 暗号エンジン

暗号エンジンは下記の機能をハードウェアで実行します。(図 44.2 参照)

- 平文から暗号文への暗号化
- 暗号文から平文への復号




図 44.2 暗号エンジンによる暗号化と復号

44.2.2 暗号化と復号

データの暗号化または復号する方法：

1. 暗号化または復号するデータを SCE7 に入力する。
SCE7 は平文を暗号文に、暗号文を平文に変換します。
2. 変換されたデータを読み出す

暗号エンジンは入力バッファと出力バッファを備えており、入出力データの暗号化/復号を並行して処理することが可能です。図 44.3 に暗号エンジンタイミングを示します。




図 44.3 暗号化と復号タイミング (AES)

44.3 使用上の注意事項

44.3.1 ソフトウェアスタンバイモード

暗号エンジンの処理中にソフトウェアスタンバイモードへ遷移した場合、ソフトウェアスタンバイモードが終わっても適切な処理を再開することができません。そのため、ソフトウェアスタンバイモードへの遷移は、暗号エンジンが動作していない状態で行ってください。

44.3.2 モジュールストップ機能の設定

SCE7 の動作は、モジュールストップコントロールレジスタ C (MSTPCRC) を用いて有効または無効にすることが可能です。リセット後の初期状態では、SCE7 モジュールの動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。

45. 12 ビット A/D コンバータ (ADC12)

45.1 概要

本 MCU は、逐次比較方式の 12 ビット A/D コンバータ (ADC12) を 2 ユニット内蔵しています。ユニット 0 では最大 13 チャンネル、ユニット 1 では最大 9 チャンネルのアナログ入力を選択可能です。ただしユニット 0 およびユニット 1 の各 2 つのアナログ入力は共通のポートに割り当てられており (AN005/AN105, AN006/AN106)、同時に使用可能なアナログ入力は、最大 20 端子です。また内蔵の温度センサ出力および内部基準電圧を各ユニットのアナログ入力として選択できます。A/D 変換精度は 12 ビット変換、10 ビット変換、および 8 ビット変換から選択可能で、デジタル値の生成時に速度と分解能のバランスを最適化することが可能です。

ADC12 は以下の特性を持ちます。

- 13 チャンネル (ユニット 0)、9 チャンネル (ユニット 1)、うち各 2 チャンネルは端子共用
- PCLKB = 60MHz (最大)
- PCLKC = 60MHz (最大)
- アナログチャンネル: AN000 ~ AN007, AN016 ~ AN020 (ユニット 0)、AN100 ~ AN102, AN105 ~ AN107, AN116 ~ AN118 (ユニット 1)
- 分解能: 12 ビット、10 ビット、8 ビット
- 専用サンプル&ホールド回路内蔵

ADC12 には次の動作モードがあります。

- 任意に選択したチャンネルのアナログ入力を、チャンネル番号の昇順に変換するシングルスキャンモード
- 任意に選択したチャンネルのアナログ入力を、順次チャンネル番号の昇順に連続して変換する連続スキャンモード
- チャンネルのアナログ入力を任意に 2 つのグループ (A と B) に分け、グループ単位で選択したチャンネルのアナログ入力をチャンネル番号の昇順に変換するグループスキャンモード

グループスキャンモードでは、グループ A とグループ B のスキャン開始条件を個別に選択することで、グループ A とグループ B は異なるタイミングで A/D 変換を開始することが可能です。さらに、グループ A の優先制御動作を設定すると、ADC12 はグループ B の A/D 変換動作中にグループ A のスキャン開始を受け付けて、グループ B の A/D 変換動作を中断します。このようにして、グループ A の A/D 変換を優先的に開始することが可能です。

ダブルトリガモードは、任意に選択した 1 チャンネルのアナログ入力をシングルスキャンモードかグループスキャンモード (グループ A) で変換し、1 回目の A/D 変換開始トリガで変換したデータと 2 回目の A/D 変換開始トリガで変換したデータを別々のレジスタに格納 (A/D 変換データの 2 重化) します。

自己診断は、スキャンごとの最初に 1 回実施され、ADC12 内部で生成する 3 つの電圧値のうち 1 つを A/D 変換します。

温度センサ出力、内部基準電圧は、チャンネルのアナログ入力と同時に選択可能です。最初の A/D 変換は、チャンネルのアナログ入力、温度センサ出力、内部基準電圧の順で行われます。

ADC12 は比較機能 (ウィンドウ A およびウィンドウ B) を搭載しています。この比較機能は、ウィンドウ A およびウィンドウ B それぞれの上側基準値および下側基準値を指定し、選択したチャンネルの A/D 変換値が比較条件に一致すると割り込み要求を出力します。

表 45.1 に ADC12 の仕様を、表 45.2 にその機能一覧を示します。図 45.1 に ADC12 (ユニット 0) のブロック図を、図 45.2 に ADC12 (ユニット 1) のブロック図を示します。表 45.3 に、入出力端子を示します。

表 45.1 ADC12の仕様 (1/2)

項目	内容
ユニット数	2ユニット (0および1)
入力チャネル	<ul style="list-style-type: none"> ユニット0 : 最大13チャネル ユニット1 : 最大9チャネル (うち各2チャネルは端子共用)
拡張アナログ機能	温度センサ出力、内部基準電圧
A/D変換方式	逐次比較方式
分解能	12ビット (12ビット、10ビット、8ビット変換から選択可能)
変換時間	A/D変換クロック PCLKC (ADCLK) が60MHzで動作時、1チャネル当たり0.4μs (条件については表 55.35 および表 55.36 を参照してください)
A/D変換クロック	周辺モジュールクロック PCLKB (注1) と A/D変換クロック PCLKC (ADCLK) (注1) を以下の分周比で設定可能 PCLKB : PCLKC (ADCLK) 分周比 = 1:1、2:1、4:1、8:1、1:2、1:4
データレジスタ	<ul style="list-style-type: none"> アナログ入力用22本 (ユニット0 : 13本、ユニット1 : 9本)、ダブルトリガモードでのA/D変換データ2重化用1本/各ユニット、ダブルトリガモード拡張動作時のA/D変換データ2重化用2本/各ユニット 温度センサ出力用1本 内部基準電圧用1本 自己診断用1本 A/D変換結果をA/Dデータレジスタに保持 A/D変換結果の8、10、12ビット精度出力対応 A/D変換値加算モード (A/D変換結果の加算値を変換精度ビット数 + 2ビット (注4) でA/Dデータレジスタに保持) ダブルトリガモード (シングルスキャンとグループスキャンモードで選択可能) 選択した1つのチャネルのアナログ入力のA/D変換データを1回目は対象チャネルのデータレジスタに保持、2回目のA/D変換データは2重化レジスタに保持 ダブルトリガモード拡張動作 (特定トリガ種別で有効) 選択した1つのチャネルのアナログ入力のA/D変換データを関連するトリガに準備した2重化レジスタに保持
動作モード	<ul style="list-style-type: none"> シングルスキャンモード <ul style="list-style-type: none"> - 任意に選択したチャネルのアナログ入力、温度センサ出力、内部基準電圧を1回のみA/D変換 連続スキャンモード <ul style="list-style-type: none"> - 任意に選択したチャネルのアナログ入力、温度センサ出力、内部基準電圧を繰り返しA/D変換 グループスキャンモード <ul style="list-style-type: none"> - 任意に選択したチャネルのアナログ入力、温度センサ出力、内部基準電圧をグループAとグループBに分け、グループ単位で選択したアナログ入力を1回のみA/D変換 - グループAとグループBのスキャン開始条件を個別に選択することで、グループAとグループBのA/D変換をそれぞれ異なるタイミングで開始することが可能 グループスキャンモード (グループA優先制御選択時) <ul style="list-style-type: none"> - グループBのA/D変換動作中にグループAのトリガ入力があった場合、グループBのA/D変換動作を中断し、グループAのA/D変換動作を実行 - グループAのA/D変換動作終了後にグループBのA/D変換動作の再実行 (再スキャン) の設定が可能
A/D変換開始条件	<ul style="list-style-type: none"> ソフトウェアトリガ イベントリンクコントローラ (ELC) からの同期トリガ 外部トリガADTRG0端子 (ユニット0) およびADTRG1端子 (ユニット1) による非同期トリガ
機能	<ul style="list-style-type: none"> 専用サンプル&ホールド機能 (3ch : ユニット0および1、常時サンプリング設定可能) サンプリングステート数可変機能 ADC12の自己診断機能 A/D変換値加算モードと平均モードが選択可能 アナログ入力断線検出機能 (ディスチャージ機能/プリチャージ機能) ダブルトリガモード (A/D変換データ2重化機能) 12/10/8ビット変換切り替え機能 (注2) A/Dデータレジスタオートクリア機能 デジタルコンペア機能 (コンペアレジスタとデータレジスタとの比較、データレジスタ間の比較)

表 45.1 ADC12の仕様 (2/2)

項目	内容
割り込み要因およびELCイベント	<ul style="list-style-type: none"> • ADC12i_ADI : A/Dスキャン終了割り込み • ADC12i_GBADI : グループBのA/Dスキャン終了割り込み • ADC12i_CMPAI : ウィンドウAのコンペアマッチ • ADC12i_CMPBI : ウィンドウBのコンペアマッチ • ADC12i_WCMPPM : コンペアマッチ • ADC12i_WCMPUM : コンペア不一致
ELCインタフェース	ELCからのトリガでスキャン開始可能
バスインタフェース	周辺クロック (PCLKB) とバスクロック同期 (最大周波数 = 60MHz)
基準電圧	<ul style="list-style-type: none"> • ユニット0 : VREFH0は高電位基準電圧 VREFL0は低電位基準電圧 • ユニット1 : VREFH1は高電位基準電圧 VREFL1は低電位基準電圧
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減 (注3)

iが0の場合はユニット0を、iが1の場合はユニット1を表します。

- 注1. 周辺モジュールクロック PCLKB は SCKDIVCR.PCKB[2:0] ビットに指定し、A/D変換クロック ADCLK は SCKDIVCR.PCKC[2:0] ビットに指定します (ユニット0および1)。
- 注2. A/D変換精度を変えた場合、A/D変換時間も変わります。詳細は、45.3.6 アナログ入力のサンプリング時間とスキャン変換時間を参照してください。
- 注3. 詳細は、「11. 低消費電力モード」を参照してください。
- 注4. 加算用の拡張ビット数は、A/D変換精度および加算回数によって異なります。A/D変換精度が8、10、または12ビットの場合、2ビット拡張は最大で変換4回 (加算3回) となります。A/D変換精度が12ビットの場合、4ビット拡張は変換16回 (加算15回) となります。

表 45.2 ADC12の機能一覧

項目			ユニット0 (ADC120)	ユニット1 (ADC121)
アナログ入力チャネル (注3)			AN000 ~ AN007、 AN016 ~ AN020 内部基準電圧 温度センサ出力	AN100 ~ AN102、 AN105 ~ AN107、 AN116 ~ AN118 内部基準電圧 温度センサ出力
A/D変換開始条件	ソフトウェア	ソフトウェアトリガ	許可	許可
	外部トリガ	トリガ入力端子	ADTRG0	ADTRG1
	同期トリガ (ELCからのトリガ)	ELCトリガ	ELC_AD00、ELC_AD01	ELC_AD10、ELC_AD11
チャネル専用サンプル &ホールド機能	対象チャネル		AN000 ~ AN002	AN100 ~ AN102
割り込み			ADC120_ADI ADC120_GBADI ADC120_CMPAI ADC120_CMPBI	ADC121_ADI ADC121_GBADI ADC121_CMPAI ADC121_CMPBI
ELCへの出力			ADC120_ADI ADC120_WCMPPM ADC120_WCMPUM	ADC121_ADI ADC121_WCMPPM ADC121_WCMPUM
モジュールストップ機能の設定 (注1) (注2)			MSTPCRD.MSTPD16 ビット	MSTPCRD.MSTPD15 ビット

- 注1. 詳細は、「11. 低消費電力モード」を参照してください。
- 注2. モジュールストップ状態の解除後にA/D変換を開始するのに、1μs以上待機します。
- 注3. AN005とAN105、およびAN006とAN106はそれぞれ同じポートに割り当てられています。




図 45.1 ADC12 (ユニット0) のブロック図




図 45.2 ADC12 (ユニット 1) のブロック図

表 45.3 ADC12の入出力端子

ユニット	端子名	入出力	機能
ユニット0	AVCC0	入力	アナログ部の電源端子 (ADC12、DAC12、TSN、およびコンパレータを使用しない場合は、VCCに接続してください)
	AVSS0	入力	アナログ部の電源グランド端子 (ADC12、DAC12、TSN、およびコンパレータを使用しない場合は、VSSに接続してください)
	VREFH0	入力	基準電源端子
	VREFL0	入力	基準電源グランド端子
	AN000 ~ AN007 (注1)、 AN016 ~ AN020	入力	アナログ入力端子0 ~ 7、16 ~ 20
	ADTRG0	入力	A/D変換開始のための外部トリガ入力端子、アクティブLow
ユニット1	AVCC0	入力	アナログ部の電源端子 (ADC12、DAC12、TSN、およびコンパレータを使用しない場合は、VCCに接続してください)
	AVSS0	入力	アナログ部の電源グランド端子 (ADC12、DAC12、TSN、およびコンパレータを使用しない場合は、VSSに接続してください)
	VREFH	入力	ADC12 (ユニット1) およびDACの基準電源端子
	VREFL	入力	ADC12 (ユニット1) およびDACの基準電源グランド端子
	AN100 ~ AN102、 AN105 ~ AN107 (注1)、 AN116 ~ AN118	入力	アナログ入力端子0 ~ 2、5 ~ 7、16 ~ 18
	ADTRG1	入力	A/D変換開始のための外部トリガ入力端子、アクティブLow

注1. AN005 と AN105、および AN006 と AN106 はそれぞれ同じポートに割り当てられています。

45.2 レジスタの説明

45.2.1 A/D データレジスタ y (ADDRy)、 A/D データ 2 重化レジスタ (ADDBLDR)、 A/D データ 2 重化レジスタ A (ADDBLDRA)、 A/D データ 2 重化レジスタ B (ADDBLDRB)、 A/D 温度センサデータレジスタ (ADTSDR)、 A/D 内部基準電圧データレジスタ (ADOCDR)

データレジスタには以下の種類があります。

- ADDRy レジスタ (y=0~7, 16~20 (ユニット0)、y=0~2, 5~7, 16~18 (ユニット1)): A/D 変換結果を格納する 16 ビットの読み出し専用レジスタ
- ADDBLDR レジスタ: ダブルトリガモード選択時の2回目のトリガによって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタ
- ADDBLDRA および ADDBLDRB レジスタ: ダブルトリガモード選択時、拡張動作中のトリガによって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタ
- ADTSDR レジスタ: 温度センサ出力を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタ
- ADOCDR レジスタ: 内部基準電圧を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタ

これらのレジスタは、下記の条件によりデータフォーマットが異なります。


- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (右詰め、または左詰め)
 - A/D 変換精度指定ビット (ADCER.ADPRC[1:0]) の設定値 (8 ビット、10 ビット、または 12 ビット)
- 以下では、各モードにおける条件ごとのデータフォーマットについて説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

以下に、条件ごとのデータフォーマットを示します。


右詰めフォーマット、12ビット精度に設定した場合

アドレス [ADC12.ADDR0 4005 C020h](#)~[ADC12.ADDR7 4005 C02Eh](#),
[ADC12.ADDR16 4005 C040h](#)~[ADC12.ADDR20 4005 C048h](#)
[ADC12.ADDBLDR 4005 C018h](#), [ADC12.ADDBLDRA 4005 C084h](#), [ADC12.ADDBLDRB 4005 C086h](#),
[ADC12.ADTSDR 4005 C01Ah](#), [ADC12.ADOCDR 4005 C01Ch](#),
[ADC121.ADDR0 4005 C220h](#)~[ADC121.ADDR2 4005 C224h](#),
[ADC121.ADDR5 4005 C22Ah](#)~[ADC121.ADDR7 4005 C22Eh](#),
[ADC121.ADDR16 4005 C240h](#)~[ADC121.ADDR18 4005 C244h](#),
[ADC121.ADDBLDR 4005 C218h](#), [ADC121.ADDBLDRA 4005 C284h](#), [ADC121.ADDBLDRB 4005 C286h](#),
[ADC121.ADTSDR 4005 C21Ah](#), [ADC121.ADOCDR 4005 C21Ch](#)




ビット	シンボル	ビット名	機能	R/W
b11-b0	AD[11:0]	変換値 11~0	12ビットA/D変換値	R
b15-b12	—	予約ビット	読むと0が読めます。	R

右詰めフォーマット、10ビット精度に設定した場合




ビット	シンボル	ビット名	機能	R/W
b9-b0	AD[9:0]	変換値9~0	10ビットA/D変換値	R
b15-b10	—	予約ビット	読むと0が読めます。	R

右詰めフォーマット、8ビット精度に設定した場合




ビット	シンボル	ビット名	機能	R/W
b7-b0	AD[7:0]	変換値7~0	8ビットA/D変換値	R
b15-b8	—	予約ビット	読むと0が読めます。	R

左詰めフォーマット、12ビット精度に設定した場合




ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。	R
b15-b4	AD[11:0]	変換値11~0	12ビットA/D変換値	R

左詰めフォーマット、10ビット精度に設定した場合



ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと0が読めます。	R
b15-b6	AD[9:0]	変換値9~0	10ビットA/D変換値	R

左詰めフォーマット、8ビット精度に設定した場合



ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと0が読めます。	R
b15-b8	AD[7:0]	変換値7~0	8ビットA/D変換値	R

(2) A/D変換値平均モードを選択した場合

A/D変換値加算モードで2回または4回を指定した場合、A/D変換値平均モードを選択できます。A/D変換値平均モードを選択した場合、このレジスタは指定したチャンネルのA/D変換値を平均した値を示します。通常のA/D変換と同様にA/Dデータレジスタフォーマット選択ビットの設定に従い、A/Dデータレジスタに値が格納されます。

(3) A/D変換値加算モードを選択した場合


8、10、または12ビット精度（ADPRCビットの設定値）の場合、A/D変換値加算で1回、2回、3回、または4回を選択できます。12ビット精度を選択した場合に限り、加算モードで16回を選択することもできます。加算モードでは、本レジスタは特定チャンネルのA/D変換値を加算した結果の値を示します。A/D変換結果の合計を、指定した変換精度のビット数に2ビット分拡張したデータとして、A/Dデータレジスタに保持します。通常のA/D変換と同様にA/Dデータレジスタフォーマット選択ビットの設定に従い、A/Dデータレジスタに値が格納されます。

加算モードで1回、2回、3回、または4回変換を設定し、8、10、または12ビットの精度を指定した場合、変換結果の値を、指定した精度のビット数に2ビット分拡張したデータとしてA/Dデータレジスタに保持します。

加算モードで16回変換を設定し、12ビットの精度を指定した場合、変換結果の値を、指定した精度のビット数に4ビット分拡張したデータとしてA/Dデータレジスタに保持します。

以下に、条件ごとのデータフォーマットを示します。

右詰めフォーマット、12ビット精度に設定した場合（A/D変換値加算モード時）




ビット	シンボル	ビット名	機能	R/W
b15-b0	AD[15:0] (注1)	加算結果15~0	16ビットA/D変換値加算結果	R

ビット	シンボル	ビット名	機能	R/W
b13-b0	AD[13:0] (注2)	加算結果13~0	14ビットA/D変換値加算結果	R
b15-b14	—	予約ビット	読むと0が読めます。	R

注1. A/D変換値加算モードで16回変換の値を指定した場合に使用。


注2. A/D変換値加算モードで1回、2回、3回、または4回変換の値を指定した場合に使用。

右詰めフォーマット、10ビット精度に設定した場合 (A/D変換値加算モード時)




ビット	シンボル	ビット名	機能	R/W
b11-b0	AD[11:0]	加算結果11~0	12ビットA/D変換値加算結果	R
b15-b12	—	予約ビット	読むと0が読めます。	R

右詰めフォーマット、8ビット精度に設定した場合 (A/D変換値加算モード時)



ビット	シンボル	ビット名	機能	R/W
b9-b0	AD[9:0]	加算結果9~0	10ビットA/D変換値加算結果	R
b15-b10	—	予約ビット	読むと0が読めます。	R

左詰めフォーマット、12ビット精度に設定した場合 (A/D変換値加算モード時)




ビット	シンボル	ビット名	機能	R/W
b15-b0	AD[15:0] (注1)	加算結果15~0	16ビットA/D変換値加算結果	R

ビット	シンボル	ビット名	機能	R/W
b1-b0	—	予約ビット	読むと0が読めます。	R
b15-b2	AD[13:0] (注2)	加算結果13~0	14ビットA/D変換値加算結果	R

注 1. A/D変換値加算モードで16回変換の値を指定した場合に使用。


注 2. A/D変換値加算モードで1回、2回、3回、または4回変換の値を指定した場合に使用。

左詰めフォーマット、10ビット精度に設定した場合 (A/D変換値加算モード時)



ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。	R
b15-b4	AD[11:0]	加算結果11~0	12ビットA/D変換値加算結果	R

左詰めフォーマット、8ビット精度に設定した場合 (A/D変換値加算モード時)



ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと0が読めます。	R
b15-b6	AD[9:0]	加算結果9~0	10ビットA/D変換値加算結果	R

45.2.2 A/D自己診断データレジスタ (ADRD)


ADRDレジスタは、ADC12の自己診断でA/D変換した結果を格納する16ビットの読み出し専用レジスタです。A/D変換値を示すAD[11:0]ビットに加えて、自己診断ステータスビット (DIAGST) が付加されています。

このレジスタは、下記の条件によりデータフォーマットが異なります。

- A/Dデータレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (右詰め、または左詰め)
- A/D変換精度指定ビット (ADCER.ADPRC[1:0]) の設定値 (8ビット、10ビット、または12ビット)

A/D自己診断機能にはA/D変換加算モードとA/D変換平均モードを適用することはできません。自己診断の詳細については、[45.2.11 A/Dコントロール拡張レジスタ \(ADCER\)](#) を参照してください。以下では、各条件のデータフォーマットについて説明します。


右詰めフォーマット、12ビット精度に設定した場合

アドレス [ADC120.ADRD 4005 C01Eh](#), [ADC121.ADRD 4005 C21Eh](#)

ビット	シンボル	ビット名	機能	R/W
b11-b0	AD[11:0]	変換値11~0	12ビットA/D変換値	R
b13-b12	—	予約ビット	読むと0が読めます。	R
b15-b14	DIAGST[1:0]	自己診断ステータス	b15 b14 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0Vの電圧値の自己診断を実行したことを示す 1 0: 基準電源 (注1) × 1/2の電圧値の自己診断を実行したことを示す 1 1: 基準電源 (注1) の電圧値の自己診断を実行したことを示す 自己診断の詳細については、 45.2.11 A/Dコントロール拡張レジスタ (ADCER) を参照してください。	R

注1. 基準電圧はユニット0の場合 VREFH0 を、ユニット1の場合 VREFH を指します。


右詰めフォーマット、10ビット精度に設定した場合



ビット	シンボル	ビット名	機能	R/W
b9-b0	AD[9:0]	変換値9~0	10ビットA/D変換値	R
b13-b10	—	予約ビット	読むと0が読めます。	R
b15-b14	DIAGST[1:0]	自己診断ステータス	b15 b14 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0Vの電圧値の自己診断を実行したことを示す 1 0: 基準電源 (注1) × 1/2の電圧値の自己診断を実行したことを示す 1 1: 基準電源 (注1) の電圧値の自己診断を実行したことを示す 自己診断の詳細については、 45.2.11 A/Dコントロール拡張レジスタ (ADCER) を参照してください。	R

注1. 基準電圧はユニット0の場合 VREFH0 を、ユニット1の場合 VREFH を指します。

右詰めフォーマット、8ビット精度に設定した場合



ビット	シンボル	ビット名	機能	R/W
b7-b0	AD[7:0]	変換値7~0	8ビットA/D変換値	R
b13-b8	—	予約ビット	読むと0が読めます。	R
b15-b14	DIAGST[1:0]	自己診断ステータス	b15 b14 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0Vの電圧値の自己診断を実行したことを示す 1 0: 基準電源 ^(注1) × 1/2の電圧値の自己診断を実行したことを示す 1 1: 基準電源 ^(注1) の電圧値の自己診断を実行したことを示す 自己診断の詳細については、 45.2.11 A/Dコントロール拡張レジスタ (ADCER) を参照してください。	R

注1. 基準電圧はユニット0の場合 VREFH0 を、ユニット1の場合 VREFH を指します。


左詰めフォーマット、12ビット精度に設定した場合



ビット	シンボル	ビット名	機能	R/W
b1-b0	DIAGST[1:0]	自己診断ステータス	b1 b0 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0Vの電圧値の自己診断を実行したことを示す 1 0: 基準電源 ^(注1) × 1/2の電圧値の自己診断を実行したことを示す 1 1: 基準電源 ^(注1) の電圧値の自己診断を実行したことを示す 自己診断の詳細については、 45.2.11 A/Dコントロール拡張レジスタ (ADCER) を参照してください。	R
b3-b2	—	予約ビット	読むと0が読めます。	R
b15-b4	AD[11:0]	変換値11~0	12ビットA/D変換値	R

注1. 基準電圧はユニット0の場合 VREFH0 を、ユニット1の場合 VREFH を指します。


左詰めのフォーマット、10ビット精度に設定した場合



ビット	シンボル	ビット名	機能	R/W
b1-b0	DIAGST[1:0]	自己診断ステータス	b1 b0 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0Vの電圧値の自己診断を実行したことを示す 1 0: 基準電源 (注1) × 1/2の電圧値の自己診断を実行したことを示す 1 1: 基準電源 (注1) の電圧値の自己診断を実行したことを示す 自己診断の詳細については、 45.2.11 A/Dコントロール拡張レジスタ (ADCER) を参照してください。	R
b5-b2	—	予約ビット	読むと0が読めます。	R
b15-b6	AD[9:0]	変換値9~0	10ビットA/D変換値	R

注1. 基準電圧はユニット0の場合 VREFH0 を、ユニット1の場合 VREFH を指します。

左詰めのフォーマット、8ビット精度に設定した場合



ビット	シンボル	ビット名	機能	R/W
b1-b0	DIAGST[1:0]	自己診断ステータス	b1 b0 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0Vの電圧値の自己診断を実行したことを示す 1 0: 基準電源 (注1) × 1/2の電圧値の自己診断を実行したことを示す 1 1: 基準電源 (注1) の電圧値の自己診断を実行したことを示す 自己診断の詳細については、 45.2.11 A/Dコントロール拡張レジスタ (ADCER) を参照してください。	R
b7-b2	—	予約ビット	読むと0が読めます。	R
b15-b8	AD[7:0]	変換値7~0	8ビットA/D変換値	R

注1. 基準電圧はユニット0の場合 VREFH0 を、ユニット1の場合 VREFH を指します。

45.2.3 A/D コントロールレジスタ (ADCSR)

アドレス ADC120.ADCSR 4005 C000h, ADC121.ADCSR 4005 C200h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ADST	ADCS[1:0]		—			TRGE	EXTRG	DBLE	GBADIE	—					DBLANS[4:0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	DBLANS[4:0]	ダブルトリガ対象チャンネル選択	ダブルトリガ対象のアナログ入力を1チャンネル選択します。ダブルトリガモード時のみ有効です。	R/W
b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	GBADIE	グループBスキャン終了割り込みおよびELCイベント許可	0: グループBのスキャン終了後にADC12i_GBADI割り込み発生を禁止 1: グループBのスキャン終了後にADC12i_GBADI割り込み発生を許可 グループBのスキャンは、グループスキャンモードでのみ実行できます。	R/W
b7	DBLE	ダブルトリガモード選択	0: ダブルトリガモード非選択 1: ダブルトリガモード選択	R/W
b8	EXTRG	トリガ選択 (注1)	0: 同期トリガ (ELC) により A/D 変換開始 1: 非同期トリガ (ADTRGi) により A/D 変換開始	R/W
b9	TRGE	トリガ開始許可	0: 同期、非同期トリガによる A/D 変換の開始を禁止 1: 同期、非同期トリガによる A/D 変換の開始を許可	R/W
b12-b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b14-b13	ADCS[1:0]	スキャンモード選択	b14 b13 0 0: シングルスキャンモード 0 1: グループスキャンモード 1 0: 連続スキャンモード 1 1: 設定禁止	R/W
b15	ADST	A/D 変換スタート	0: A/D 変換停止 1: A/D 変換開始	R/W

i が 0 の場合はユニット 0 を、i が 1 の場合はユニット 1 を表します。

注 1. 外部端子 (非同期トリガ) で A/D 変換を起動するには、外部端子 (ADTRG0 (ユニット 0)、ADTRG1 (ユニット 1)) に High を入力した状態で、ADCSR.TRGE ビットと ADCSR.EXTRG ビットをどちらも 1 にし、これらの外部端子を Low にします。この設定の場合、ADTRG0 (ユニット 0)、ADTRG1 (ユニット 1) の立ち下がりエッジを検出すると、スキャン変換を開始します。この構成では、Low 入力のパルス幅は 1.5PCLKB クロック以上必要です。

DBLANS[4:0] ビット (ダブルトリガ対象チャンネル選択)

ダブルトリガモードで A/D 変換データを 2 重化する 1 チャンネルを選択します。指定したアナログ入力チャンネルを、1 回目の A/D 変換開始トリガで変換した結果が A/D データレジスタ y に格納され、2 回目の A/D 変換開始トリガで変換した結果が A/D データ 2 重化レジスタに格納されます。表 45.4 にダブルトリガ対象チャンネルの選択表を示します。

A/D 変換値加算/平均モードは、ダブルトリガモードで、ADADS0 および ADADS1 レジスタを使用して DBLANS[4:0] ビットで選択したチャンネル用に使用することが可能です。ダブルトリガモードでは、ADANSA0 および ADANSA1 レジスタで選択したチャンネルは無効となり、DBLANS[4:0] ビットで選択したチャンネルが代わりに A/D 変換されます。

グループスキャンモードでダブルトリガモードを使用する場合、ダブルトリガ制御はグループ A のみに適用され、グループ B には適用されません。そのため、ダブルトリガモードでもグループ B に対しては、マルチチャンネルアナログ入力、温度センサ出力、内部基準電圧を選択できます。

DBLANS[4:0] ビットの設定は、ADST ビットが 0 のときのみ行ってください。この設定を ADST ビットへの 1 書き込みと同時にに行わないでください。

ダブルトリガモードの場合に A/D 変換値加算／平均モードに遷移するには、DBLANS[4:0] ビットで選択したチャンネルを ADADS0、ADADS1 レジスタに設定してください。

表 45.4 DBLANS ビット設定値とダブルトリガ対象チャンネルの関係

ユニット0		ユニット1	
DBLANS[4:0]	2重化チャンネル	DBLANS[4:0]	2重化チャンネル
00000	AN000	00000	AN100
00001	AN001	00001	AN101
00010	AN002	00010	AN102
00011	AN003	00011	—
00100	AN004	00100	—
00101	AN005	00101	AN105
00110	AN006	00110	AN106
00111	AN007	00111	AN107

ユニット0		ユニット1	
DBLANS[4:0]	2重化チャンネル	DBLANS[4:0]	2重化チャンネル
10000	AN016	10000	AN116
10001	AN017	10001	AN117
10010	AN018	10010	AN118
10011	AN019	10011	—
10100	AN020	10100	—

注． 自己診断機能、温度センサ出力、および内部基準電圧の A/D 変換データは、ダブルトリガモードで使用できません。
表 45.4 に示す設定以外は使用しないでください。

GBADIE ビット (グループ B スキャン終了割り込みおよび ELC イベント許可)

グループスキャンモードでのグループ B のスキャン終了割り込み (ADC12i_GBADI (i = 0, 1)) の発生を許可／禁止します。

DBLE ビット (ダブルトリガモード選択)

ダブルトリガモードの選択／非選択を指定します。ダブルトリガモードは、ADSTRGR.TRSA[5:0] で選択された同期トリガ (ELC) のみで動作できます。

ダブルトリガは以下のように動作します。

1. ADC12i_ADI (i = 0, 1) を 1 回目の変換終了時は出力せず、2 回目の変換終了時に出力します。
2. 1 回目のトリガで開始した 2 重化チャンネル (DBLANS[4:0] で選択) の A/D 変換結果は、A/D データレジスタ y に格納され、2 回目のトリガで開始した変換結果は、A/D データ 2 重化レジスタに格納されます。

DBLE が設定されている場合 (ダブルトリガモードを選択)、ADANSA0 および ADANSA1 レジスタで指定したチャンネルは無効です。DBLE を 0 にすると、ダブルトリガモードは非選択となります。DBLE を再度 1 にすると、ダブルトリガモードの動作は、1. および 2. に示した 1 回目のトリガによる最初のスキャンと同じ動作になります。

ダブルトリガモードは、連続スキャンモードで選択しないでください。また、温度センサ出力や内部基準電圧を変換する場合はダブルトリガモードを選択しないでください (グループスキャンモードでのグループ B スキャンは除く)。ダブルトリガモードでは、ソフトウェアトリガを設定できません。DBLE ビットの設定は、必ず ADST ビットを 0 にクリアしてから行ってください。すなわち、DBLE ビットの設定を ADST ビットへの 1 書き込みと同時に行わないでください。

EXTRG ビット (トリガ選択)

A/D 変換を起動するトリガを同期トリガと非同期トリガのどちらにするかを選択します。

TRGE ビット (トリガ開始許可)

同期トリガ、非同期トリガによる A/D 変換の起動を許可/禁止します。グループスキャンモード時は本ビットを 1 にしてください。

ADCS[1:0] ビット (スキャンモード選択)

スキャンモードを選択します。

シングルスキャンモードは、ADANSA0、ADANSA1 レジスタで選択した最大 13 チャンネル (ユニット 0) / 9 チャンネル (ユニット 1) のアナログ入力を若いチャンネル番号順に A/D 変換を実行します。選択したすべてのチャンネルの A/D 変換が終了するとスキャン変換を停止します。温度センサ出力または内部基準電圧を選択した場合、チャンネルのアナログ入力の A/D 変換の後に温度センサ出力、内部基準電圧の順に A/D 変換されます。

連続スキャンモードは、ADCSR.ADST ビットが 1 の間、ADANSA0、ADANSA1 レジスタで選択したアナログ入力を若いチャンネル番号順に A/D 変換を実行し、選択したすべてのチャンネルの変換が終了すると最初のチャンネルに戻り A/D 変換を継続します。連続スキャン中に ADCSR.ADST ビットを 0 にすると、スキャン中でも A/D 変換を停止します。温度センサ出力または内部基準電圧を選択した場合、チャンネルのアナログ入力の A/D 変換の後に温度センサ出力、内部基準電圧の順に A/D 変換されます。

グループスキャンモードは、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガ (ELC) によりスキャンを開始します。ADANSA0、ADANSA1 レジスタで選択した最大チャンネル数までのアナログ入力 (グループ A) を若いチャンネル番号順に A/D 変換を実行します。選択したすべてのチャンネルの A/D 変換が終了すると A/D 変換を停止します。また、同じトリガで、ADANSB0、ADANSB1 レジスタで選択した最大チャンネル数までのアナログ入力 (グループ B) を若いチャンネル番号順に A/D 変換を実行します。選択したすべてのチャンネルの A/D 変換が終了すると A/D 変換を停止します。このとき、グループ A 側とグループ B 側の変換が重なった場合、変換制御は別々に制御することができません。この場合は、A/D グループスキャン優先コントロールレジスタのグループ A 優先制御設定ビット (ADGSPCR.PGS) を 1 にして、変換優先順位を A 側に設定してください。温度センサ出力または内部基準電圧を選択した場合、チャンネルのアナログ入力の A/D 変換の後に温度センサ出力、内部基準電圧の順に A/D 変換されます。

グループスキャンモード時は、グループ A とグループ B で別々のチャンネルとトリガを選択してください。ADCS[1:0] ビットの設定は、ADCS ビットの 0 クリア後に行ってください。すなわち、ADST ビットへの 1 書き込みと ADCS[1:0] ビットの設定を同時に行うことは禁止されています。

表 45.5 スキャンモード、ダブルトリガモードと A/D 変換対象の選択可否

スキャンモード設定	ダブルトリガモード設定	A/D 変換対象				
		自己診断	アナログ入力 (グループ A 含む)	アナログ入力 (グループ B)	温度センサ出力	内部基準電圧
シングルスキャン	DBLE = 0	○	○	-	○	○
	DBLE = 1	-	○ (1chのみ)	-	-	-
連続スキャン	DBLE = 0	○	○	-	○	○
	DBLE = 1	-	-	-	-	-
グループスキャン	DBLE = 0	○	○	○	○	○
	DBLE = 1	-	○ (1chのみ)	○	○	○

○ : 選択可能、- : 選択不可能

ADST ビット (A/D 変換スタート)

A/D 変換の開始/停止を制御します。ADST ビットを 1 にする場合は、事前に A/D 変換クロック、変換モード、および変換対象アナログ入力の設定を行ってください。

[1 になる条件]

- ソフトウェアで 1 を書き込んだとき
- ADCSR.EXTRG ビットを 0、ADCSR.TRGE ビットを 1 にし、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガ (ELC) を検出したとき

- グループスキャンモードでADCSR.TRGEビットを1にし、ADSTRGR.TRSB[5:0]ビットで選択した同期トリガ (ELC) を検出したとき
- ADCSR.TRGEビットと ADCSR.EXTRG ビットを1、ADSTRGR.TRSA[5:0]ビットを000000bにし、非同期トリガを検出したとき
- グループA優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット=01bかつADGSPCR.PGSビット=1)に、ADGSPCR.GBRPビットを1にして、グループBのA/D変換を開始したとき

[0になる条件]

- ソフトウェアで0を書き込んだとき
- シングルスキャンモードで、選択したすべてのチャンネル、温度センサ出力、または内部基準電圧のA/D変換が終了したとき
- グループスキャンモードでグループAのスキャンが終了したとき
- グループスキャンモードでグループBのスキャンが終了したとき
- グループA優先制御動作モード有効時(ADCSR.ADCS[1:0]ビット=01bかつADGSPCR.PGSビット=1)に、ADGSPCR.GBRSCNビットを1にして、グループBのスキャンが終了したとき

注. グループA優先制御動作モード有効時 (ADCSR.ADCS[1:0]ビット=01b)、ADSTビットを1にしないでください。
グループA優先制御動作モード有効時 (ADCSR.ADCS[1:0]ビット=01bかつADGSPCR.PGSビット=1)は、ADGSPCR.GBRPビット=1の場合、ADSTビットを0にしないでください。A/D変換を強制停止させる場合、ADSTビットのクリア手順に従ってください。

注. グループ優先動作モード有効時 (ADCSR.ADCS[1:0]ビット=01bかつADGSPCR.PGSビット=1)、シングルスキャン連続機能が使用されると (ADGSPCR.GBRP=1)、ADSTビットは1に保持されます。

45.2.4 A/D チャンネル選択レジスタ A0 (ADANSA0)

アドレス ADC120.ADANSA0 4005 C004h, ADC121.ADANSA0 4005 C204h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	ANSA0 7	ANSA0 6	ANSA0 5	ANSA0 4	ANSA0 3	ANSA0 2	ANSA0 1	ANSA0 0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	ANSA07 ~ ANSA00	A/D 変換チャンネル選択	0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ANSAn ビット (n = 00 ~ 07) (A/D 変換チャンネル選択)

A/D 変換を行うチャンネルのアナログ入力 AN000 ~ AN007 (ユニット 0)、AN100 ~ AN102 および AN105 ~ AN107 (ユニット 1) の選択/非選択を制御します。チャンネルおよびチャンネル数は任意に設定可能です。ユニット 0 では、ANSA00 ビットが AN000 に、ANSA07 ビットが AN007 に対応します。ユニット 1 では、ANSA00 ビットが AN100 に、ANSA07 ビットが AN107 に対応します。

ダブルトリガモード時は、ADANSA0 レジスタで選択した 1 チャンネルがグループ A の選択チャンネルとなり、ADANSA0 レジスタの設定は無効になります。

グループスキャンモード時は、A/D チャンネル選択レジスタ B0 (ADANSB0)、および A/D チャンネル選択レジスタ B1 (ADANSB1) で指定したチャンネルを設定しないでください。

ADANSA0 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

45.2.5 A/D チャンネル選択レジスタ A1 (ADANSA1)

アドレス ADC120.ADANSA1 4005 C006h, ADC121.ADANSA1 4005 C206h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	ANSA2 0	ANSA1 9	ANSA1 8	ANSA1 7	ANSA1 6
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	ANSA20 ~ ANSA16	A/D 変換チャンネル選択	0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ANSA_n ビット (n = 16 ~ 20) (A/D 変換チャンネル選択)

A/D 変換を行うチャンネルのアナログ入力 AN016 ~ AN020 (ユニット 0)、AN116 ~ AN118 (ユニット 1) の選択/非選択を制御します。チャンネルおよびチャンネル数は任意に設定可能です。ユニット 0 では、ANSA16 ビットが AN016 に、ANSA20 ビットが AN020 に対応します。ユニット 1 では、ANSA16 ビットが AN116 に、ANSA18 ビットが AN118 に対応します。

ダブルトリガモード時は、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルがグループ A の選択チャンネルとなり、ANSA1[15:0] ビットの設定は無効になります。

グループスキャンモード時は、A/D チャンネル選択レジスタ B0 (ADANSB0)、および A/D チャンネル選択レジスタ B1 (ADANSB1) で指定したチャンネルを選択しないでください。

ADANSA1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

45.2.6 A/D チャンネル選択レジスタ B0 (ADANSB0)

アドレス ADAC120.ADANSB0 4005 C014h, ADC121.ADANSB0 4005 C214h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	ANSB0 7	ANSB0 6	ANSB0 5	ANSB0 4	ANSB0 3	ANSB0 2	ANSB0 1	ANSB0 0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	ANSB07 ~ ANSB00	A/D 変換チャンネル選択	0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ANSBn ビット (n = 00 ~ 07) (A/D 変換チャンネル選択)

グループスキャンモード時にグループ B で A/D 変換を行うチャンネルのアナログ入力 AN000 ~ AN007 (ユニット 0)、AN100 ~ AN102 および AN105 ~ AN107 (ユニット 1) の選択を行います。ADANSB0 レジスタは他のスキャンモードでは使用しません。選択するチャンネルおよび設定するチャンネル数は、グループ A で指定したチャンネル (ADANSA0 および ADANSA1 レジスタで選択したグループ A に関連するチャンネル、またはダブルトリガモードの場合は ADCSR.DBLANS[4:0] ビット) のどちらも除外してください。

ユニット 0 では、ANSB00 ビットが AN000 に、ANSB07 ビットが AN007 に対応します。ユニット 1 では、ANSB00 ビットが AN100 に、ANSB07 ビットが AN107 に対応します。

ADANSB0 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

45.2.7 A/D チャンネル選択レジスタ B1 (ADANSB1)

アドレス AD120.ADANSB1 4005 C016h, AD121.ADANSB1 4005 C216h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	ANSB2 0	ANSB1 9	ANSB1 8	ANSB1 7	ANSB1 6
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	ANSB20～ANSB16	A/D変換チャンネル選択	0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ANSBn ビット (n = 16 ~ 20) (A/D 変換チャンネル選択)

グループスキャンモード時にグループ B で A/D 変換を行うチャンネルのアナログ入力 AN016 ~ AN020 (ユニット 0)、AN116 ~ AN118 (ユニット 1) の選択を行います。ADANSB1 レジスタは他のスキャンモードでは使用しません。選択するチャンネルおよびチャンネル数は、グループ A で指定したチャンネル (ADANSA0、ADANSA1、またはダブルトリガモードによる ADCSR.DBLANS[4:0] で選択したグループ A に関連付けられているチャンネル) 以外から設定します。

ユニット 0 では、ANSB16 ビットが AN016 に、ANSB20 ビットが AN020 に対応します。ユニット 1 では、ANSB16 ビットが AN116 に、ANSB18 ビットが AN118 に対応します。

ADANSB1 レジスタの設定は、ADST ビットが 0 のときのみ行ってください。

45.2.8 A/D 変換値加算／平均チャンネル選択レジスタ 0 (ADADS0)

アドレス ADC120.ADADS0 4005 C008h, ADC121.ADADS0 4005 C208h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	ADS07	ADS06	ADS05	ADS04	ADS03	ADS02	ADS01	ADS00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	ADS07 ~ ADS00	A/D 変換値加算／平均チャンネル選択	0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ADS_n ビット (n = 00 ~ 07) (A/D 変換値加算／平均チャンネル選択)


ADANSA0.ANSA_n ビット (n = 00 ~ 07)、または ADCSR.DBLANS[4:0] ビットと ADANSB0.ANSB_n ビット (n = 00 ~ 07) で選択した A/D 変換チャンネルと同一番号の ADS_n ビットを 1 にすると、選択したチャンネルのアナログ入力の A/D 変換が ADADC.ADC[2:0] ビットで指定した回数 (1 ~ 16 回) 分、順次行われます。ADADC.AVEE ビットが 0 の場合、加算 (積算) した値を A/D データレジスタに格納します。ADADC.AVEE ビットが 1 の場合、加算 (積算) 値から平均した値を A/D データレジスタに格納します。加算／平均モードが非選択の A/D 変換チャンネルは、通常の 1 回変換を実行し、A/D データレジスタに変換結果を格納します。

ユニット 0 では、ADS00 ビットが AN000 に、ADS07 ビットが AN007 に対応します。ユニット 1 では、ADS00 ビットが AN100 に、ADS07 ビットが AN107 に対応します。

ADADS0 レジスタのビット設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

45.2.9 A/D 変換値加算／平均チャンネル選択レジスタ 1 (ADADS1)

アドレス ADC120.ADADS1 4005 C00Ah, ADC121.ADADS1 4005 C20Ah



ビット	シンボル	ビット名	機能	R/W
b4-b0	ADS20～ADS16	A/D 変換値加算／平均チャンネル選択	0 : 対応する入力チャンネルを非選択 1 : 対応する入力チャンネルを選択	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ADS_n ビット (n = 16 ~ 21) (A/D 変換値加算／平均チャンネル選択)

ADANSA1.ANSA_n ビット (n = 16 ~ 20)、または ADCSR.DBLANS[4:0] ビットと ADANSB1.ANSB_n ビット (n = 16 ~ 18) で選択した A/D 変換チャンネルと同一番号の ADS_n ビットを 1 にすると、ADADC.ADC[2:0] ビットで指定した回数 (1 ~ 16 回) 分、選択したチャンネルのアナログ入力を連続して A/D 変換し、ADADC.AVEE ビットが 0 の場合、加算 (積算) した値を、ADADC.AVEE ビットが 1 の場合、加算 (積算) 値から平均した値を A/D データレジスタに格納します。加算／平均モードが非選択の A/D 変換チャンネルは、通常の 1 回変換を実行し、A/D データレジスタに値を格納します。

ユニット 0 では、ADS16 ビットが AN016 に、ADS20 ビットが AN020 に対応します。ユニット 1 では、ADS16 ビットが AN116 に、ADS18 ビットが AN118 に対応します。

ADADS1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

図 45.3 に、ADADS0.ADS02 および ADS06 ビットを 1 にしたときのスキャン動作シーケンスを示します。

この例では、連続スキャンモード (ADCSR.ADCS[1:0] = 10b) で、加算モードを選択 (ADADS.AVEE = 0)、変換回数は 4 回に設定 (ADADC.ADC[1:0] = 11b)、AN000 ~ AN006 チャンネルが選択 (ADANSA0.ANSA0[15:0] = 007Fh) されています。AN000 から変換を開始します。AN002 の変換は 4 回連続変換し、加算 (積算) 値を A/D データレジスタ ADDR2 に返します。次に、AN003 の変換を開始して、AN006 の変換は 4 回連続変換し、加算 (積算) 値を A/D データレジスタ ADDR6 に返します。AN006 の変換後、再度 AN000 から同じシーケンスで動作します。




図 45.3 ADADC.ADC[2:0] = 011b、ADADS0.ADS02 = 1、ADS06 = 1 選択時のスキャン変換シーケンス

45.2.10 A/D 変換値加算／平均回数選択レジスタ (ADADC)

アドレス ADADC120.ADADC 4005 C00Ch, ADC121.ADADC 4005 C20Ch

b7	b6	b5	b4	b3	b2	b1	b0
AVEE	—	—	—	—	ADC[2:0]		
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	ADC[2:0]	回数選択	b2 b0 0 0 0: 1回変換 (加算なし。通常変換と同じ) 0 0 1: 2回変換 (1回加算を行う) 0 1 0: 3回変換 (2回加算を行う) 0 1 1: 4回変換 (3回加算を行う) 1 0 1: 16回変換 (15回加算を行う) 上記以外は設定しないでください。	R/W
b6-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	AVEE	平均モードイネーブル	0: 平均モードを禁止 (注1) 1: 平均モードを許可 (注2)	R/W

注 1. ADADC.AVEE ビットを 0 にして平均モードを非選択にする場合、加算回数は、1 回、2 回、3 回、4 回、または 16 回変換に設定してください。16 回変換は 12 ビット精度選択時のみ使用できます。

注 2. ADADC.AVEE ビットを 1 にして平均モードを選択する場合、1 回、2 回、または 4 回変換に設定してください。加算回数は、3 回または 16 回変換 (ADC[2:0] = 010b または 101b) に設定しないでください。

ADC[2:0] ビット (回数選択)

ダブルトリガモードでの選択チャンネル (ADCSR.DBLANS[4:0] ビットでの選択チャンネル) を含む A/D 変換および加算／平均モードが選択されたすべてのチャンネルに対して加算回数を設定します。加算回数は、温度センサ出力、内部基準電圧の A/D 変換にも適用されます。

ADADC.AVEE ビットを 1 にして平均モードを選択する場合、3 回変換 (ADADC.ADC[2:0] = 010b) に設定しないでください。また、4.5.2.1 で説明しているように、16 回変換 (ADADC.ADC[2:0] = 101b) と変換精度 8 ビットまたは 10 ビット (ADCER.ADPRC[1:0] = 10b または 01b) の設定を組み合わせることは禁止されています。

ADC[2:0] ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。自己診断機能 (ADCER.DIAGM = 1) を実施する場合、ADC[2:0] を 000b 以外の値にしないでください。変換精度が 8 または 10 ビット (ADCER.ADPRC[1:0] = 10b または 01b) の場合、ADC[2:0] ビットを 101b にしないでください。

AVEE ビット (平均モードイネーブル)

ダブルトリガモードでの選択チャンネル (ADCSR.DBLANS[4:0] ビットでの選択チャンネル) を含む A/D 変換および加算／平均モードが選択されたすべてのチャンネル、温度センサ出力、内部基準電圧の A/D 変換に対して、加算モードまたは平均モードの選択を行います。

ADADC.AVEE ビットを 1 にして平均モードを選択する場合、3 回変換 (ADADC.ADC[2:0] = 010b) に設定しないでください。

AVEE ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

45.2.11 A/D コントロール拡張レジスタ (ADCER)

アドレス ADC120.ADCER 4005 C00Eh, ADC121.ADCER 4005 C20Eh

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
ADRFMT	—	—	—	DIAGM	DIAGLD	DIAGVAL[1:0]	—	—	ACE	—	—	ADPRC[1:0]	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b2-b1	ADPRC[1:0]	A/D 変換精度指定	b2 b1 0 0: 12ビット精度 0 1: 10ビット精度 1 0: 8ビット精度 1 1: 設定禁止	R/W
b4-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	ACE	A/D データレジスタ自動クリアイネーブル	0: 自動クリアを禁止 1: 自動クリアを許可	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b9-b8	DIAGVAL[1:0]	自己診断変換電圧選択	b9 b8 0 0: 自己診断有効時は設定禁止 0 1: 0V 1 0: 基準電源の電圧値 (注1) × 1/2 1 1: 基準電源の電圧値 (注1)	R/W
b10	DIAGLD	自己診断モード選択	0: 自己診断電圧ローテーションモードを選択 1: 自己診断電圧固定モードを選択	R/W
b11	DIAGM	自己診断イネーブル	0: ADC12の自己診断を実行しない 1: ADC12の自己診断を実行する	R/W
b14-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	ADRFMT	A/D データレジスタフォーマット選択	0: A/D データレジスタのフォーマットを右詰めにする 1: A/D データレジスタのフォーマットを左詰めにする	R/W

注1. 基準電圧はユニット0の場合 VREFH0 を、ユニット1の場合 VREFH を指します。

ADPRC[1:0] ビット (A/D 変換精度指定)

A/D 変換精度を、8 ビット、10 ビット、12 ビット精度から選択して設定します。A/D 変換精度を変えた場合、結果レジスタに格納する有効データのビット幅、A/D 変換時間も変わります。詳細は、[45.3.6 アナログ入力のサンプリング時間とスキャン変換時間](#)を参照してください。

ADPRC[1:0] ビットの設定は、ADCSR.ADST ビットが0のときのみ行ってください。

ACE ビット (A/D データレジスタ自動クリアイネーブル)

CPU、DTC、またはDMACによってADDRy、ADDRD、ADDBLDR、ADDBLDRDRA、ADDBLDRB、ADTSDR、またはADOCADR レジスタを読み出した後、当該レジスタの自動クリア (すべて0) を行うか行わないかを選択します。A/D データレジスタの自動クリアにより各 A/D データレジスタの未更新障害を検出することが可能です。

DIAGVAL[1:0] ビット (自己診断変換電圧選択)

自己診断電圧固定モードでの電圧値を選択します。詳細は、ADCER.DIAGLD ビットの説明を参照してください。

ADCER.DIAGVAL[1:0] ビットが00bの場合、ADCER.DIAGLD ビットを1にして自己診断を実行しないでください。

DIAGLD ビット (自己診断モード選択)

自己診断で変換する3つの電圧値をローテーションするか、電圧値を固定するかを選択します。本ビットを0にすると、0V → 基準電源電圧 × 1/2 → 基準電源電圧の順番にローテーションして変換していきます。リセット後、自己診断電圧ローテーションモードを選択した場合は、0V から自己診断を行います。

ADCSR.DIAGVAL[1:0] ビットで指定した固定電圧は、自己診断電圧固定モード選択時に変換されます。自己診断電圧ローテーションモードでは、スキャン変換が終了しても自己診断電圧は0Vに戻りません。再びスキャン変換を実行すると、前回の続きからローテーションします。固定モードから、ローテーションモードに切り替えた場合は、固定電圧値からローテーションを開始します。

DIAGLD ビットの設定は、ADCSR.ADST ビットが0のときのみ行ってください。

DIAGM ビット (自己診断イネーブル)

自己診断を実施するかしないかを選択します。自己診断は、ADC12の故障を検出するための機能です。自己診断モードでは、内部で生成する0V、基準電源電圧 × 1/2、基準電源電圧の3つの電圧値のいずれかを変換します。変換が終了すると、A/D 自己診断データレジスタ (ADRD) に変換した電圧の情報と変換結果を格納します。ADRD レジスタをソフトウェアで読み出し、変換結果が正常な範囲内にあるかどうか (値が正常か異常か) を判断します。自己診断は、スキャンごとの最初に1回実施され、3つの電圧値のうち1つをA/D変換します。ダブルトリガモードを設定 (ADCSR.DBLE = 1) した場合は、自己診断をしないでください (DIAGM = 0)。グループスキャンモードで自己診断を選択した場合は、グループAとグループBでそれぞれ別々に自己診断を実行します。

DIAGM ビットの設定は、ADCSR.ADST ビットが0のときのみ行ってください。


ADRFMT ビット (A/D データレジスタフォーマット選択)

ADDR_y、ADDBLDR、ADDBLDRA、ADDBLDRB、ADTSDR、ADOCDR、ADCMPDR0/1、ADWINLLB、ADWINULB、またはADRDレジスタに格納するデータの右詰め/左詰めを選択します。

ADRFMT ビットの設定は、ADCSR.ADST ビットが0のときのみ行ってください。

45.2.12 A/D 変換開始トリガ選択レジスタ (ADSTRGR)

アドレス ADC120.ADSTRGR 4005 C010h, ADC121.ADSTRGR 4005 C210h



ビット	シンボル	ビット名	機能	R/W
b5-b0	TRSB[5:0]	グループB用A/D変換開始トリガ選択	グループスキャンモードでグループBのA/D変換開始トリガを選択します。	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13-b8	TRSA[5:0]	A/D変換開始トリガ選択	シングルスキャンモード、連続モードではA/D変換開始トリガを指定します。グループスキャンモードではグループAのA/D変換開始トリガを選択します。	R/W
b15-b14	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

TRSB[5:0] ビット (グループ B 用 A/D 変換開始トリガ選択)

グループ B で選択したアナログ入力のスキャンを開始するトリガを選択します。TRSB[5:0] ビットはグループスキャンモードでのみ設定が必要なビットで、他のスキャンモードでは使用しません。グループ B のスキャン変換開始トリガには、ソフトウェアトリガと非同期トリガの設定はしないでください。グループスキャンモードでは、TRSB[5:0] ビットを 000000b 以外の値にし、ADCSR.TRGE ビットを 1 にしてください。

グループスキャンモードのグループ A 優先制御時に、ADGSPCR.GBRP ビットを 1 にすることで、グループ B をシングルスキャンモードで連続動作させることができます。ADGSPCR.GBRP ビットを 1 にする場合は、TRSB[5:0] ビットを 3Fh にしてください。変換トリガの発行間隔は、実際のスキャン変換時間 (tSCAN) 以上となるように設定してください。発行間隔が tSCAN より短い場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに 120MHz 動作モジュール (GPT) からのトリガを選択した場合、同期化処理の分だけ遅延が発生します。詳細は、45.3.6 アナログ入力のサンプリング時間とスキャン変換時間を参照してください。

表 45.6 に TRSB[5:0] ビットでの A/D 変換起動要因選択一覧を示します。

表 45.6 TRSB[5:0] ビットでの A/D 変換起動要因選択一覧

要因	備考	TRSB[5]	TRSB[4]	TRSB[3]	TRSB[2]	TRSB[1]	TRSB[0]
トリガ要因非選択状態		1	1	1	1	1	1
ELC_ADC00 (ユニット0)、 ELC_ADC10 (ユニット1)	ELC	0	0	1	0	0	1
ELC_ADC01 (ユニット0)、 ELC_ADC11 (ユニット1)	ELC	0	0	1	0	1	0
ELC_ADC00/ELC_ADC01 (ユニット0) ELC_ADC10/ELC_ADC11 (ユニット1)	ELC	0	0	1	0	1	1

TRSA[5:0] ビット (A/D 変換開始トリガ選択)

シングルスキャンモード、連続スキャンモードでの A/D 変換開始トリガの選択を行います。グループスキャンモードでは、グループ A で選択したアナログ入力のスキャンを開始するトリガを選択します。グループスキャンモードまたはダブルトリガモードでスキャンを行う場合、ソフトウェアトリガと非同期トリガは使用しないでください。

同期トリガ (ELC) を A/D 変換起動要因として使用する場合は、ADCSR.TRGE ビットを 1 にし、かつ ADCSR.EXTRG ビットを 0 にしてください。

非同期トリガ (ADTRGn) を使用する場合は、ADCSR.TRGE ビットを 1 にし、かつ ADCSR.EXTRG ビットを 1 にしてください。

ソフトウェアトリガ (ADCSR.ADST) は、ADCSR.TRGE ビット、ADCSR.EXTRG ビット、TRSA[5:0] ビットの設定値にかかわらず有効です。変換トリガの発行間隔は、実際のスキャン変換時間 (tSCAN) 以上となるように設定してください。発行間隔が tSCAN より短い場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに 120MHz 動作モジュール (GPT) からのトリガを選択した場合、同期化処理の分だけ遅延が発生します。詳細は、[45.3.6 アナログ入力のサンプリング時間とスキャン変換時間](#)を参照してください。

表 45.7 に TRSA[5:0] ビットでの A/D 変換起動要因選択一覧を示します。

表 45.7 TRSA[5:0] ビットでの A/D 変換起動要因選択一覧

要因	備考	TRSA[5]	TRSA[4]	TRSA[3]	TRSA[2]	TRSA[1]	TRSA[0]
トリガ要因非選択状態		1	1	1	1	1	1
ADTRGn	トリガ入力端子	0	0	0	0	0	0
ELC_ADC00 (ユニット0)、 ELC_ADC10 (ユニット1)	ELC	0	0	1	0	0	1
ELC_ADC01 (ユニット0)、 ELC_ADC11 (ユニット1)	ELC	0	0	1	0	1	0
ELC_ADC00/ELC_ADC01 (ユニット0) ELC_ADC10/ELC_ADC11 (ユニット1)	ELC	0	0	1	0	1	1

45.2.13 A/D 変換拡張入力コントロールレジスタ (ADEXICR)

アドレス AD120.ADEXICR 4005 C012h, AD121.ADEXICR 4005 C212h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	OCSB	TSSB	OCSA	TSSA	—	—	—	—	—	—	OCSAD	TSSAD
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TSSAD	温度センサ出力 A/D 変換値加算/平均モード選択	0: 温度センサ出力に対し加算/平均モード非選択 1: 温度センサ出力に対し加算/平均モード選択	R/W
b1	OCSAD	内部基準電圧 A/D 変換値加算/平均モード選択	0: 内部基準電圧に対し加算/平均モード非選択 1: 内部基準電圧に対し加算/平均モード選択	R/W
b7-b2	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W
b8	TSSA	温度センサ出力 A/D 変換選択	0: 温度センサ出力の A/D 変換禁止 1: 温度センサ出力の A/D 変換許可	R/W
b9	OCSA	内部基準電圧 A/D 変換選択	0: 内部基準電圧の A/D 変換禁止 1: 内部基準電圧の A/D 変換許可	R/W
b10	TSSB	グループ B 用温度センサ出力 A/D 変換選択	グループ スキャンモードの場合のグループ B の選択 0: 温度センサ出力の A/D 変換禁止 1: 温度センサ出力の A/D 変換許可	R/W
b11	OCSB	グループ B 用内部基準電圧 A/D 変換選択	グループ スキャンモードの場合のグループ B の選択 0: 内部基準電圧の A/D 変換禁止 1: 内部基準電圧の A/D 変換許可	R/W
b15-b12	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W

TSSAD ビット (温度センサ出力 A/D 変換値加算/平均モード選択)

TSSAD ビットが 1 の場合、ADADC.ADC[2:0] ビットで設定した回数分、連続して温度センサ出力の A/D 変換が行われます。最大加算回数は、45.2.1 で示すように変換精度によって異なります。ADADC.AVEE ビットが 0 の場合は加算 (積算) した値を、ADADC.AVEE ビットが 1 の場合は平均した値を A/D 温度センサデータレジスタ (ADTSDR) に返します。

TSSAD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

OCSAD ビット (内部基準電圧 A/D 変換値加算/平均モード選択)

OCSAD ビットが 1 の場合、ADADC.ADC[2:0] ビットで設定した回数分、連続して内部基準電圧の A/D 変換が行われます。最大加算回数は、45.2.1 で示すように変換精度によって異なります。ADADC.AVEE ビットが 0 の場合は加算 (積算) した値を、ADADC.AVEE ビットが 1 の場合は平均した値を A/D 内部基準電圧データレジスタ (ADOCDR) に返します。

OCSAD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

TSSA ビット (温度センサ出力 A/D 変換選択)

シングルスキャンモード、連続スキャンモード、およびグループ スキャンモードのグループ A での温度センサ出力の A/D 変換を選択します。温度センサ出力の A/D 変換をする場合、ADCSR.DBLE ビットを 0 にしてください。

TSSA ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

OCSA ビット (内部基準電圧 A/D 変換選択)

シングルスキャンモード、連続スキャンモード、およびグループ スキャンモードのグループ A での内部基準電圧の A/D 変換を選択します。内部基準電圧の A/D 変換をする場合、ADCSR.DBLE ビットを 0 にしてください。

OCSA ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。また、OCSA ビットを 1 に設定した場合は、設定後 400ns 以上待ってから A/D 変換を開始してください。

TSSB ビット (グループ B 用温度センサ出力 A/D 変換選択)

グループスキャンモードのグループ B での温度センサ出力の A/D 変換を選択します。

TSSB ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。TSSA ビットが 1 のときは、TSSB ビットを 1 にしないでください。

OCSB ビット (グループ B 用内部基準電圧 A/D 変換選択)


グループスキャンモードのグループ B での内部基準電圧の A/D 変換を選択します。

OCSB ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。OCSA ビットが 1 のときは、OCSB ビットを 1 にしないでください。

また、OCSB ビットを 1 にしてから 400ns 以上待ってから A/D 変換を開始してください。

45.2.14 A/D サンプリングステートレジスタ n (ADSSTRn) (n = 00 ~ 07, L, T, O)

アドレス [ADC120.ADSSTR00 4005 C0E0h](#)~[ADC120.ADSSTR07 4005 C0E7h](#),
[ADC120.ADSSTRL 4005 C0DDh](#), [ADC120.ADSSTRT 4005 C0DEh](#), [ADC120.ADSSTRO 4005 C0DFh](#),
[ADC121.ADSSTR00 4005 C2E0h](#)~[ADC121.ADSSTR03 4005 C2E3h](#),
[ADC121.ADSSTR05 4005 C2E5h](#)~[ADC121.ADSSTR07 4005 C2E7h](#),
[ADC121.ADSSTRL 4005 C2DDh](#), [ADC121.ADSSTRT 4005 C2DEh](#), [ADC121.ADSSTRO 4005 C2DFh](#)



ビット	シンボル	ビット名	機能	R/W
b7-b0	SSTR[7:0]	サンプリング時間設定	5~255ステートの間でサンプリング時間を設定します。	R/W

ADSSTRn レジスタは、アナログ入力のサンプリング時間の設定を行います。1ステート = 1ADCLK (A/D変換クロック) 幅で ADCLK クロックが 60MHz であれば、1ステート = 16.7ns になります。初期値は 11ステートです。アナログ入力信号源のインピーダンスが高くサンプリング時間が不足する場合や、ADCLK クロックが低速な場合に、サンプリング時間を調整することが可能です。

SSTR[7:0] ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

サンプリング時間の下限値は分周比によって以下のように異なります。

- PCLKB : PCLKC (ADCLK) の分周比が 1:1、2:1、4:1、または 8:1 の場合、サンプリング時間は 5ステートより長く設定してください
- PCLKB : PCLKC (ADCLK) の分周比が 1:2 または 1:4 の場合、サンプリング時間は 6ステートより長く設定してください

表 45.8 に A/D サンプリングステートレジスタと関連チャネルの関係を示します。

詳細は、[45.3.6 アナログ入力のサンプリング時間とスキャン変換時間](#)を参照してください。


表 45.8 A/D サンプリングステートレジスタと関連チャネルの関係

ビット名	関連チャネル	
	ユニット0	ユニット1
ADSSTR00.SSTR[7:0]ビット (注1)	AN000	AN100
ADSSTR01.SSTR[7:0]ビット	AN001	AN101
ADSSTR02.SSTR[7:0]ビット	AN002	AN102
ADSSTR03.SSTR[7:0]ビット	AN003	-
ADSSTR04.SSTR[7:0]ビット	AN004	-
ADSSTR05.SSTR[7:0]ビット	AN005	AN105
ADSSTR06.SSTR[7:0]ビット	AN006	AN106
ADSSTR07.SSTR[7:0]ビット	AN007	AN107
ADSSTRL.SSTR[7:0]ビット	AN016~AN020	AN116~AN118
ADSSTRT.SSTR[7:0]ビット	温度センサ出力	温度センサ出力
ADSSTRO.SSTR[7:0]ビット	内部基準電圧	内部基準電圧

注 1. 自己診断機能を選択したときは、ADSSTR00.SSTR[7:0] で設定したサンプリング時間が適用されます。

45.2.15 A/D サンプル & ホールド回路コントロールレジスタ (ADSHCR)

アドレス ADC120.ADSHCR 4005 C066h, ADC121.ADSHCR 4005 C266h



ビット	シンボル	ビット名	機能	R/W
b7-b0	SSTSH[7:0]	チャンネル専用サンプル&ホールド回路 サンプリング時間設定	サンプリング時間 (4~255ステート)	R/W
b10-b8	SHANS[2:0]	チャンネル専用サンプル&ホールド回路 バイパス選択	AN000~AN002 (ユニット0) / AN100~AN102 (ユ ニット1) のチャンネル専用サンプル&ホールド回路を使 用するか、使用せずバイパスするかを選択します。 0: 上記回路をバイパス 1: 上記回路を使用	R/W
b15-b11	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SSTSH[7:0] ビット (チャンネル専用サンプル & ホールド回路サンプリング時間設定)

チャンネル専用サンプル&ホールド回路のサンプリング時間設定をします。1ステート=1ADCLK (A/D変換クロック) 幅で ADCLK クロックが 60MHz であれば、1ステート=16.7ns になります。初期値は 24ステートです。アナログ入力信号源のインピーダンスが高くサンプリング時間が不足する場合や、ADCLK クロックが低速な場合に、サンプリング時間を調整することが可能です。

SSTSH[7:0] ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。サンプリング時間の設定値は、4ステート以上 255ステート以下の値を設定してください。

SHANS[2:0] ビット (チャンネル専用サンプル & ホールド回路バイパス選択)

AN000~AN002 (ユニット0) / AN100~AN102 (ユニット1) のチャンネル専用サンプル & ホールド回路を使用するか、使用せずバイパスするかを選択します。ユニット0では、SHANS[0] ビットが AN000 に、SHANS[1] ビットが AN001 に、SHANS[2] ビットが AN002 に対応します。ユニット1では、SHANS[0] ビットが AN100 に、SHANS[1] ビットが AN101 に、SHANS[2] ビットが AN102 に対応します。

グループスキャンモードのグループ A 優先制御時に、グループ B に AN000~AN002 (ユニット0) / AN100~AN102 (ユニット1) のいずれかのチャンネルを選択した場合は、この設定で当該チャンネルの専用サンプル&ホールド回路をバイパスするようにしてください。

SHANS[2:0] ビットの設定は、ADCSR.ADST ビットと ADSHMSR.SHMD ビットがどちらも 0 であるときのみ行ってください。

45.2.16 A/D サンプル & ホールド動作モード選択レジスタ (ADSHMSR)

アドレス ADC120.ADSHMSR 4005 C07Ch, ADC121.ADSHMSR 4005 C27Ch

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	SHMD
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	SHMD	サンプリング動作選択	0: 常時サンプリング機能は無効 1: 常時サンプリング機能は有効	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


SHMD ビット (サンプリング動作選択)

SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0] ビットで選択されたチャネル専用サンプル&ホールド回路の常時サンプリング機能が有効になります。SHMD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

常時サンプリング機能が有効な場合、サンプル&ホールド回路は、ADC12 が動作していないときにはサンプリング動作を行い、ADC12 が動作中のときにはホールド動作を行います。

注. SHMD ビットを 1 にしてから 400ns (許容信号源インピーダンスが 1kΩ の場合) 以上の時間が経過してから、ADCSR.ADST ビットが 1 になるようにしてください。サンプル&ホールド回路のサンプリング周期は 400ns (許容信号源インピーダンスが 1kΩ の場合) 以上でなければなりません。

45.2.17 A/D 断線検出コントロールレジスタ (ADDISCR)

アドレス [ADC120.ADDISCR 4005 C07Ah](#), [ADC121.ADDISCR 4005 C27Ah](#)

ビット	シンボル	ビット名	機能	R/W
b3-b0	ADNDIS[3:0]	断線検出アシスト設定	b3-b0 0000 : 断線検出アシスト機能は無効 0001 : 設定禁止 その他 : プリチャージ/ディスチャージ期間のステート数	R/W
b4	PCHG	プリチャージ/ディスチャージ選択	0 : ディスチャージ 1 : プリチャージ	R/W
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

A/D 断線検出アシスト機能におけるプリチャージ/ディスチャージの選択およびプリチャージ/ディスチャージ期間の設定を行います。

ADDISCR レジスタの設定は、ADCSR.ADST ビットが0のときのみ行ってください。下記の機能のいずれかが使用されている場合、断線検出アシスト機能は無効にしてください。

- 温度センサ
- 内部基準電圧
- A/D 自己診断

ADNDIS[3:0] ビット (断線検出アシスト設定)

ADNDIS[3:0] ビットは、プリチャージ/ディスチャージの期間を指定します。ADNDIS[3:0] = 0000b の場合は、断線検出アシスト機能は無効です。ADNDIS[3:0] = 0001b は設定禁止です。ADNDIS[3:0] = 0000b、0001b 以外では、設定した値がプリチャージ/ディスチャージ期間のステート数となります。ADNDIS[3:0] ビットが 0000b または 0001b 以外の値の場合、断線検出アシスト機能は有効になります。

PCHG ビット (プリチャージ/ディスチャージ選択)

PCHG ビット = 1 でプリチャージが選択され、PCHG ビット = 0 でディスチャージが選択されます。

45.2.18 A/D グループスキャン優先コントロールレジスタ (ADGSPCR)

アドレス AD120.ADGSPCR 4005 C080h, ADC121.ADGSPCR 4005 C280h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	GBRP	—	—	—	—	—	—	—	—	—	—	—	—	—	GBRSCN	PGS
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PGS	グループA優先制御設定 ^(注1)	0: グループAの優先制御動作を行わない 1: グループAの優先制御動作を行う	R/W
b1	GBRSCN	グループB再起動設定	PGS = 1のときのみ有効。PGS = 0のときは予約ビット 0: グループAの優先制御でグループBのスキャンを中断した後にそのスキャンの再起動をしない 1: グループAの優先制御でグループBのスキャンを中断した後にそのスキャンを再起動する	R/W
b14-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b15	GBRP	グループB用シングルスキャン連続起動設定 ^(注2)	PGS = 1のときのみ有効。PGS = 0のときは予約ビット 0: グループBのシングルスキャン連続動作を行わない 1: グループBのシングルスキャン連続動作を行う	R/W

注1. ADCSR.ADCS[1:0] ビットは、PGS を 1 にする前に 01b (グループスキャンモード) にする必要があります。それ以外の値にした場合、動作は保証されません。

注2. GBRP ビットを 1 にした場合は、GBRSCN ビットの設定にかかわらず、グループ B のシングルスキャン連続動作を実行します。

PGS ビット (グループ A 優先制御設定)

PGS ビットを 1 にすると、グループ A の優先動作が行われます。PGS ビットを 1 にする場合は、事前に ADCSR.ADCS[1:0] ビットを 01b (グループスキャンモード) にしてください。それ以外の値にした場合、動作は保証されません。

PGS ビットを 0 にする場合は、45.6.2 A/D 変換停止時の注意事項に従い、ソフトウェアでのクリアを行ってください。PGS ビットを 1 にする場合は、45.3.4.3 グループ A 優先制御動作の手順に従い設定を行ってください。

GBRSCN ビット (グループ B 再起動設定)

グループ A 優先制御時の、グループ B の再スキャン動作を制御します。GBRSCN ビットを 1 にすると、グループ A のトリガ入力によるグループ B のスキャン動作中断後、グループ A の変換終了を待ってグループ B の再スキャン動作を実行します。また、グループ A の A/D 変換動作中にグループ B のトリガ入力があった場合、グループ A の変換終了を待ってグループ B の再スキャン動作を行います。

GBRSCN ビットを 0 にした場合は、A/D 変換実行中に入力されたトリガは無視されます。GBRSCN ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

GBRSCN ビットの設定は、PGS ビットが 1 のときに有効となります。

GBRP ビット (グループ B 用シングルスキャン連続起動設定)

GBRP ビットを設定すると、グループ B のシングルスキャン連続動作を実行します。GBRP ビットを 1 にした場合は、グループ B のシングルスキャンが起動します。スキャン終了後は自動的にグループ B のシングルスキャンを再開します。グループ A の動作によってグループ B の変換が中断した場合、グループ A の動作が優先され、グループ A の変換終了後、自動的にグループ B のシングルスキャンを再開します。

GBRP ビットを 1 にする場合は、事前にグループ B のトリガ入力を無効にしてください。GBRP ビットを 1 にした場合、GBRSCN ビットの設定は無効となります。GBRP ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

GBRP ビットの設定は、PGS ビットが 1 のときに有効となります。

45.2.19 A/D コンペア機能コントロールレジスタ (ADCMPCR)

アドレス ADC120.ADCMPCR 4005 C090h, ADC121.ADCMPCR 4005 C290h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
CMPAIE	WCMPPE	CMPBIE	—	CMPAE	—	CMPBE	—	—	—	—	—	—	—	CMPAB[1:0]	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CMPAB[1:0]	ウィンドウA/B複合条件設定	b1 b0 0 0: ウィンドウA比較条件に一致ORウィンドウB比較条件に一致の場合、ADC12i_WCMPMを出力。その他の場合はADC12i_WCMPUMを出力 0 1: ウィンドウA比較条件に一致EXORウィンドウB比較条件に一致の場合、ADC12i_WCMPMを出力。その他の場合はADC12i_WCMPUMを出力 1 0: ウィンドウA比較条件に一致ANDウィンドウB比較条件に一致の場合、ADC12i_WCMPMを出力。その他の場合はADC12i_WCMPUMを出力 1 1: 設定禁止 これらのビットは、ウィンドウAおよびウィンドウBがどちらも有効 (CMPAE = 1およびCMPBE = 1) な場合に有効となります。	R/W
b8-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b9	CMPBE	コンペアウィンドウB動作許可	0: コンペアウィンドウB動作禁止 ADC12i_WCMPMおよびADC12i_WCMPUMの出力不可 1: コンペアウィンドウB動作許可	R/W
b10	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11	CMPAE	コンペアウィンドウA動作許可	0: コンペアウィンドウA動作禁止 ADC12i_WCMPMおよびADC12i_WCMPUMの出力不可 1: コンペアウィンドウA動作許可	R/W
b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b13	CMPBIE	コンペアB割り込み許可	0: 比較条件 (ウィンドウB) 一致によるADC12i_CMPBI割り込み禁止 1: 比較条件 (ウィンドウB) 一致によるADC12i_CMPBI割り込み許可	R/W
b14	WCMPPE	ウィンドウ機能設定	0: ウィンドウ機能無効 ウィンドウAおよびBはコンパレータとして動作し、下位の1つの値をA/D変換結果と比較 1: ウィンドウ機能有効 ウィンドウAおよびBはコンパレータとして動作し、上位および下位の2つの値をA/D変換結果と比較	R/W
b15	CMPAIE	コンペアA割り込み許可	0: 比較条件 (ウィンドウA) 一致によるADC12i_CMPAI割り込み禁止 1: 比較条件 (ウィンドウA) 一致によるADC12i_CMPAI割り込み許可	R/W

注. i = 0: ユニット0、i = 1: ユニット1

CMPAB[1:0] ビット (ウィンドウ A/B 複合条件設定)

シングルスキャンモードでウィンドウ A およびウィンドウ B がどちらも有効 (CMPAE = 1 および CMPBE = 1) な場合に有効となります。CMPAB[1:0] ビットにより、ADWINMON.MONCONB のコンペア機能一致/不一致イベント出力条件および監視条件を指定します。

CMPAB[1:0] ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

CMPBE ビット (コンペアウィンドウ B 動作許可)

コンペアウィンドウ B の動作を許可/禁止します。CMPBE ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

本ビットは、以下のレジスタを設定する前に 0 にしてください。

- A/D チャンネル選択レジスタ ADANSA0、ADANSA1、ADANSB0、および ADANSB1
- A/D 変換拡張入力コントロールレジスタ (ADEXICR) の OCSB、TSSB、OCSA、または TSSA ビット
- ウィンドウ B チャンネル選択レジスタ (ADCMPBNSR) の CMPCHB[5:0] ビット

CMPAE ビット (コンペアウィンドウ A 動作許可)

コンペアウィンドウ A の動作を許可/禁止します。CMPAE ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

本ビットは、以下のレジスタを設定する前に 0 にしてください。

- A/D チャンネル選択レジスタ ADANSA0、ADANSA1、ADANSB0、および ADANSB1
- A/D 変換拡張入力コントロールレジスタ (ADEXICR) の OCSB、TSSB、OCSA、または TSSA ビット
- ウィンドウ A チャンネル選択レジスタ 0 および 1 (ADCMPANSR0 および ADCMPANSR1)
- ウィンドウ A 拡張入力選択レジスタ (ADCMPANSER)

CMPBIE ビット (コンペア B 割り込み許可)

比較条件 (ウィンドウ B) の一致による ADC12i_CMPBI (i = 0, 1) 割り込み出力を許可/禁止します。

WCMPE ビット (ウィンドウ機能設定)

ウィンドウ機能の有効/無効を選択します。WCMPE ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

CMPAIE ビット (コンペア A 割り込み許可)

比較条件 (ウィンドウ A) の一致による ADC12i_CMPAI (i = 0, 1) 割り込み出力を許可/禁止します。

45.2.20 A/Dコンペア機能ウィンドウAチャンネル選択レジスタ0 (ADCOMPANSR0)

アドレス ADC120.ADCMPANSR0 4005 C094h, ADC121.ADCMPANSR0 4005 C294h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	CMPC HA07	CMPC HA06	CMPC HA05	CMPC HA04	CMPC HA03	CMPC HA02	CMPC HA01	CMPC HA00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	CMPCHA07 ~ CMPCHA00	コンペアウィンドウAチャンネル選択	0: 関連する入力チャンネルに対するコンペア機能を禁止 1: 関連する入力チャンネルに対するコンペア機能を許可 ユニット0では、ビット7 (CMPCHA07) がAN007に、 ビット0 (CMPCHA00) がAN000に対応します。 ユニット1では、ビット7 (CMPCHA07) がAN107に、 ビット0 (CMPCHA00) がAN100に対応します。	R/W
b15-b8	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPCHANn ビット (n = 00 ~ 07) (コンペアウィンドウAチャンネル選択)

ADANSA0.ANSAn ビット (n = 00 ~ 07) および ADANSB0.ANSBn ビット (n = 00 ~ 07) で選択した A/D 変換チャンネルと同一番号の CMPCHANn ビットを 1 にすると、コンペア機能が有効になります。

CMPCHANn ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

45.2.21 A/Dコンペア機能ウィンドウAチャンネル選択レジスタ1 (ADCOMPANSR1)

アドレス ADC120.ADCMPANSR1 4005 C096h, ADC121.ADCMPANSR1 4005 C296h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	CMPC HA20	CMPC HA19	CMPC HA18	CMPC HA17	CMPC HA16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	CMPCHA20～ CMPCHA16	コンペアウィンドウAチャンネル選択	0: 関連する入力チャンネルに対するコンペア機能を禁止 1: 関連する入力チャンネルに対するコンペア機能を許可 ユニット0では、ビット4 (CMPCHA20) がAN020に、 ビット0 (CMPCHA16) がAN016に対応します。 ユニット1では、ビット2 (CMPCHA18) がAN118に、 ビット0 (CMPCHA16) がAN116に対応します。	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPCHAN ビット (n = 16 ~ 20) (コンペアウィンドウAチャンネル選択)

ADANSA1.ANSAn ビット (n = 16 ~ 20) および ADANSB1.ANSBn ビット (n = 16 ~ 20) で選択した A/D 変換チャンネルと同一番号の CMPCHAN ビットを 1 にすると、コンペア機能が有効になります。

CMPCHAN ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

45.2.22 A/Dコンペア機能ウィンドウA拡張入力選択レジスタ (ADCMPANSER)

アドレス ADC120.ADCMPANSER 4005 C092h, ADC121.ADCMPANSER 4005 C292h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	CMPO CA	CMPTS A
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CMPTSA	温度センサ出力コンペア選択	0: 温度センサ出力をコンペアウィンドウA対象から外す 1: 温度センサ出力をコンペアウィンドウA対象とする	R/W
b1	CMPOCA	内部基準電圧コンペア選択	0: 内部基準電圧をコンペアウィンドウA対象から外す 1: 内部基準電圧をコンペアウィンドウA対象とする	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPTSA ビット (温度センサ出力コンペア選択)

ADEXICR.TSSA ビットまたは ADEXICR.TSSB ビットが1のときに CMPTSA ビットを1にすると、コンペアウィンドウA機能が有効になります。CMPTSA ビットは、ADCSR.ADST ビットが0のときに設定してください。

CMPOCA ビット (内部基準電圧コンペア選択)

ADEXICR.OCSA ビットまたは ADEXICR.OCSB ビットが1のときに CMPOCA ビットを1にすると、コンペアウィンドウA機能が有効になります。CMPOCA ビットは、ADCSR.ADST ビットが0のときに設定してください。

45.2.23 A/Dコンペア機能ウィンドウA比較条件設定レジスタ0 (ADCMPLR0)

アドレス ADC120.ADCMPLR0 4005 C098h, ADC121.ADCMPLR0 4005 C298h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	CMPLC HA07	CMPLC HA06	CMPLC HA05	CMPLC HA04	CMPLC HA03	CMPLC HA02	CMPLC HA01	CMPLC HA00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	CMPLCHA07 ~ CMPLCHA00	コンペアウィンドウA比較 条件選択	ウィンドウA比較条件を適用するチャンネル (AN000 ~ AN007 (ユニット0) / AN100 ~ AN102 および AN105 ~ AN107 (ユニット1) から選択) の比較条件を設定します。比較条件を 図45.4 に示します。 <ul style="list-style-type: none"> ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0) 0 : ADCMPDR0 値 > A/D 変換値 1 : ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1) 0 : A/D 変換値 < ADCMPDR0 値 または ADCMPDR1 値 < A/D 変換値 1 : ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値 	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPLCHAn ビット (n = 00 ~ 07) (コンペアウィンドウA比較条件選択)

ウィンドウA比較条件を適用するチャンネル (AN000 ~ AN007 (ユニット0) / AN100 ~ AN102 および AN105 ~ AN107 (ユニット1) から選択) の比較条件を指定します。CMPLCHAn ビットはコンペア対象のアナログ入力ごとに設定可能です。ユニット0では、CMPLCHA00がAN000に、CMPLCHA07がAN007に対応します。ユニット1では、CMPLCHA00がAN100に、CMPLCHA07がAN107に対応します。各アナログ入力の比較結果が設定条件と一致すると、ADCMPDR0.CMPSTCHAn フラグは1になり、コンペア割り込み (ADC12i_CMPAI (i = 0, 1)) が発生します。

ウィンドウ機能が無効のときの比較条件			
CMPLCHAN = 0		CMPLCHAN = 1	
ADCMPDR0値 ≤ A/D変換値	不一致	ADCMPDR0値 < A/D変換値	一致
ADCMPDR0値 > A/D変換値	一致	ADCMPDR0値 ≥ A/D変換値	不一致
ウィンドウ機能が有効のときの比較条件			
CMPLCHAN = 0			
ADCMPDR1値 < A/D変換値		一致	
ADCMPDR0値 ≤ A/D変換値 ≤ ADCMPDR1値		不一致	
A/D変換値 < ADCMPDR0値		一致	
CMPLCHAN = 1			
ADCMPDR1値 ≤ A/D変換値		不一致	
ADCMPDR0値 < A/D変換値 < ADCMPDR1値		一致	
A/D変換値 ≤ ADCMPDR0値		不一致	

図 45.4 コンペア機能ウィンドウ A 比較条件の説明

45.2.24 A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1 (ADCMPLR1)

アドレス ADC120.ADCMPLR1 4005 C09Ah, ADC121.ADCMPLR1 4005 C29Ah

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	CMPLC HA20	CMPLC HA19	CMPLC HA18	CMPLC HA17	CMPLC HA16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	CMPLCHA20 ~ CMPLCHA16	コンペアウィンドウA比較 条件選択	ウィンドウA比較条件を適用するチャンネル (AN016 ~ AN020 (ユニット0) / AN116 ~ AN118 (ユニット1) から選択) の比較条件を設定します。比較条件を図 45.4 に示します。 <ul style="list-style-type: none"> ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0) 0 : ADCMPDR0 値 > A/D 変換値 1 : ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1) 0 : A/D 変換値 < ADCMPDR0 値、または ADCMPDR1 値 < A/D 変換値 1 : ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値 	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPLCHAN ビット (n = 16 ~ 20) (コンペアウィンドウ A 比較条件選択)

ウィンドウ A 比較条件を適用するチャンネル (AN016 ~ AN020 (ユニット 0) / AN116 ~ AN118 (ユニット 1) から選択) の比較条件を指定します。CMPLCHAN ビットはコンペア対象のアナログ入力ごとに設定可能です。ユニット 0 では、CMPLCHA16 が AN016 に、CMPLCHA20 が AN020 に対応します。ユニット 1 では、CMPLCHA16 が AN116 に、CMPLCHA18 が AN118 に対応します。各アナログ入力の比較結果が設定条件と一致すると、ADCMPSTR1.CMPSTCHAN フラグは 1 になり、コンペア割り込み (ADC12i_CMPAI (i = 0, 1)) が発生します。

45.2.25 A/Dコンペア機能ウィンドウA拡張入力比較条件設定レジスタ (ADCMPLER)

アドレス ADC120.ADCMPLER 4005 C093h, ADC121.ADCMPLER 4005 C293h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	CMPLO CA	CMPLT SA
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CMPLTSA	コンペアウィンドウA温度センサ出力比較条件選択	比較条件を図45.4に示します。 <ul style="list-style-type: none"> ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0) 0 : ADCMPDR0値 > A/D変換値 1 : ADCMPDR0値 < A/D変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1) 0 : A/D変換値 < ADCMPDR0値または A/D変換値 > ADCMPDR1値 1 : ADCMPDR0値 < A/D変換値 < ADCMPDR1値 	R/W
b1	CMPLOCA	コンペアウィンドウA内部基準電圧比較条件選択	比較条件を図45.4に示します。 <ul style="list-style-type: none"> ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0) 0 : ADCMPDR0値 > A/D変換値 1 : ADCMPDR0値 < A/D変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1) 0 : A/D変換値 < ADCMPDR0値または A/D変換値 > ADCMPDR1値 1 : ADCMPDR0値 < A/D変換値 < ADCMPDR1値 	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPLTSA ビット (コンペアウィンドウA温度センサ出力比較条件選択)


温度センサ出力がウィンドウA比較条件の対象である場合の比較条件を指定します。温度センサ出力の比較結果が設定条件と一致すると、ADCMPSER.CMPSTTSAフラグは1になり、コンペア割り込み (ADC12i_CMPAI (i=0,1)) が発生します。

CMPLOCA ビット (コンペアウィンドウA内部基準電圧比較条件選択)

内部基準電圧がウィンドウA比較条件の対象である場合の比較条件を指定します。内部基準電圧の比較結果が設定条件と一致すると、ADCMPSER.CMPSTOCAフラグは1になり、コンペア割り込み (ADC12i_CMPAI) が発生します。

45.2.26 A/D コンペア機能ウィンドウ A 下側レベル設定レジスタ (ADCMPDR0)、
 A/D コンペア機能ウィンドウ A 上側レベル設定レジスタ (ADCMPDR1)、
 A/D コンペア機能ウィンドウ B 下側レベル設定レジスタ (ADWINLLB)、
 A/D コンペア機能ウィンドウ B 上側レベル設定レジスタ (ADWINULB)

アドレス ADC120.ADCMPDR0 4005 C09Ch, ADC120.ADCMPDR1 4005 C09Eh,
 ADC120.ADWINLLB 4005 C0A8h, ADC120.ADWINULB 4005 C0AAh,
 ADC121.ADCMPDR0 4005 C29Ch, ADC121.ADCMPDR1 4005 C29Eh,
 ADC121.ADWINLLB 4005 C2A8h, ADC121.ADWINULB 4005 C2AAh



ビット	シンボル	ビット名	機能	R/W
b15-b0	—	—	基準値	R/W

ADCMPDR_y (y=0, 1) レジスタは、コンペアウィンドウ A 機能使用時、基準となるデータを指定するレジスタです。ADCMPDR0 はウィンドウ A の下側基準を設定し、ADCMPDR1 は上側基準を設定します。

ADWINULB および ADWINLLB は、コンペアウィンドウ B 機能使用時、基準となるデータを指定します。ADWINLLB はウィンドウ B の下側基準を設定し、ADWINULB は上側基準を設定します。ADCMPDR_y、ADWINULB、および ADWINLLB はともに読み出し/書き込みレジスタです。

ADCMPDR_y、ADWINULB、および ADWINLLB は A/D 変換中でも書き込むことができます。A/D 変換中にレジスタ値を書き換えることにより、基準データを動的に変更することが可能です。

これらのレジスタを設定するときは、上側基準が下側基準を下回らないようにしてください (ADCMPDR1 ≥ ADCMPDR0、ADWINULB ≥ ADWINLLB)。ADCMPDR1 および ADWINULB はウィンドウ機能無効時は使用しません。

下側基準および上側基準は、それぞれのレジスタが書き込まれるときに変更されます。たとえば上側基準値が変更され、下側基準値が変更中の場合、本 MCU は上側基準値 (変更後) と下側基準値 (変更前) を A/D 変換結果と比較します。(図 45.5 を参照してください。) 2つの基準値の書き換え時に比較エラーとなった場合、ADCSR.ADST および関連するコンペアウィンドウ動作許可ビット (ADCMPCR.CMPAE または ADCMPCR.CMPBE) がどちらも 0 のときに、それらの基準値を書き換えてください。




図 45.5 書き換え前後の上側基準値と下側基準値の比較

ADCMPCRy、ADWINLLB、および ADWINULB レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値 (右詰めまたは左詰め)
- A/D 変換精度指定ビットの設定値 (12 ビット、10 ビット、または 8 ビット)
- A/D 変換値加算/平均チャンネル選択ビットの設定値 (A/D 変換値加算モード選択、または非選択)

以下に、条件ごとのデータフォーマットを示します。

(1) A/D 変換値加算モードを非選択とした場合

- 右詰めフォーマット、12 ビット精度の場合：下位 12 ビット ([11:0]) が有効
- 右詰めフォーマット、10 ビット精度の場合：下位 10 ビット ([9:0]) が有効
- 右詰めフォーマット、8 ビット精度の場合：下位 8 ビット ([7:0]) が有効
- 左詰めフォーマット、12 ビット精度の場合：上位 12 ビット ([15:4]) が有効
- 左詰めフォーマット、10 ビット精度の場合：上位 10 ビット ([15:6]) が有効
- 左詰めフォーマット、8 ビット精度の場合：上位 8 ビット ([15:8]) が有効

(2) A/D 変換値加算モードを選択した場合

- 右詰めフォーマット、12 ビット精度の場合：下位 14 ビット ([13:0]) または 16 ビット ([15:0]) が有効
- 右詰めフォーマット、10 ビット精度の場合：下位 12 ビット ([11:0]) が有効
- 右詰めフォーマット、8 ビット精度の場合：下位 10 ビット ([9:0]) が有効
- 左詰めフォーマット、12 ビット精度の場合：上位 14 ビット ([15:2]) または 16 ビット ([15:0]) が有効
- 左詰めフォーマット、10 ビット精度の場合：上位 12 ビット ([15:4]) が有効
- 左詰めフォーマット、8 ビット精度の場合：上位 10 ビット ([15:6]) が有効
- 加算用の拡張ビット数は、A/D 変換精度および加算回数によって異なります。

注 . 加算用の拡張ビット数は、A/D 変換精度および加算回数によって異なります。
A/D 変換精度が 8、10、または 12 ビットの場合、変換 4 回までは 2 ビット拡張、A/D 変換精度が 12 ビットの場合、変換 16 回時に 4 ビット拡張となります。

45.2.27 A/Dコンペア機能ウィンドウAチャネルステータスレジスタ0 (ADCMPSTR0)

アドレス ADC120.ADCMPSTR0 4005 C0A0h, ADC121.ADCMPSTR0 4005 C2A0h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	CMPST CHA07	CMPST CHA06	CMPST CHA05	CMPST CHA04	CMPST CHA03	CMPST CHA02	CMPST CHA01	CMPST CHA00
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	CMPSTCHA07 ~ CMPSTCHA00	コンペアウィンドウAフラグ	ウィンドウA動作が有効 (ADCMPPCR.CMPAE = 1b) な場合、ウィンドウA比較条件を適用するチャネル (AN000 ~ AN007 (ユニット0) / AN100 ~ AN102 および AN105 ~ N107 (ユニット1) から選択) の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
b15-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPSTCHAN フラグ (n = 00 ~ 07) (コンペアウィンドウAフラグ)

ウィンドウA比較条件を適用するチャネル (AN000 ~ AN007 (ユニット0) / AN100 ~ AN102 および AN105 ~ N107 (ユニット1) から選択) の比較結果を示します。ADCMPPLR0.CMPLCHAN で設定した比較条件がA/D変換終了時に成立すると、関連するCMPSTCHANフラグが1になります。ADCMPPCR.CMPAIEビットが1の場合、本フラグが1になるとコンペア割り込み要求 (ADC12i_CMPAI (i = 0, 1)) が発生します。ユニット0では、CMPSTCHA00がAN000に、CMPSTCHA07がAN007に対応します。ユニット1では、CMPSTCHA00がAN100に、CMPSTCHA07がAN107に対応します。

CMPSTCHANフラグへの1書き込みは無効です。

[1になる条件]

- ADCMPPCR.CMPAEが1のときに、ADCMPPLR0.CMPLCHANで設定した条件が成立したとき

[0になる条件]

- 1を読んだ後、0を書いたとき

45.2.28 A/Dコンペア機能ウィンドウAチャネルステータスレジスタ1 (ADCMPSTR1)

アドレス ADC120.ADCMPSTR1 4005 C0A2h, ADC121.ADCMPSTR1 4005 C2A2h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	—	—	—	—	CMPST CHA20	CMPST CHA19	CMPST CHA18	CMPST CHA17	CMPST CHA16
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b4-b0	CMPSTCHA20 ~ CMPSTCHA16	コンペアウィンドウAフラグ	ウィンドウA動作が有効 (ADCMPPCR.CMPAE = 1) な場合、ウィンドウA比較条件を適用するチャネル (AN016 ~ AN020 (ユニット0) / AN116 ~ AN118 (ユニット1) から選択) の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
b15-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPSTCHAN フラグ (n = 16 ~ 20) (コンペアウィンドウAフラグ)

ウィンドウA比較条件を適用するチャネル (AN016 ~ AN020 (ユニット0) / AN116 ~ AN118 (ユニット1) から選択) の比較結果を示します。ADCMPPLR1.CMPLCHAN で設定した比較条件がA/D変換終了時に成立すると、関連するCMPSTCHANフラグが1になります。ADCMPPCR.CMPAIEビットが1の場合、本フラグが1になるとコンペア割り込み要求 (ADC12i_CMPAI (i = 0, 1)) が発生します。ユニット0では、CMPSTCHA16がAN016に、CMPSTCHA20がAN020に対応します。ユニット1では、CMPSTCHA16がAN116に、CMPSTCHA18がAN118に対応します。

CMPSTCHANフラグへの1書き込みは無効です。

[1になる条件]

- ADCMPPCR.CMPAEが1のときに、ADCMPPLR1.CMPLCHANで設定した条件が成立したとき

[0になる条件]

- 1を読んだ後、0を書いたとき

45.2.29 A/Dコンペア機能ウィンドウA拡張入力チャネルステータスレジスタ (ADCMPSER)

アドレス `ADC120.ADCMPSER 4005 C0A4h`, `ADC121.ADCMPSER 4005 C2A4h`

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	CMPST OCA	CMPST TSA
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CMPSTTSA	コンペアウィンドウA温度センサ出力コンペアフラグ	ウィンドウA動作が有効 (ADCMPPCR.CMPAE = 1) な場合、温度センサ出力の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
b1	CMPSTOCA	コンペアウィンドウA内部基準電圧コンペアフラグ	ウィンドウA動作が有効 (ADCMPPCR.CMPAE = 1) な場合、内部基準電圧の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPSTTSA フラグ (コンペアウィンドウA 温度センサ出力コンペアフラグ)

温度センサ出力の比較結果を示すフラグです。ADCMPPLER.CMPLTSA で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPPCR.CMPAIE ビットが 1 の場合、本フラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPAI (i=0, 1)) が発生します。

CMPSTTSA フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPPCR.CMPAE が 1 のときに、ADCMPPLER.CMPLTSA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

CMPSTOCA フラグ (コンペアウィンドウA 内部基準電圧コンペアフラグ)

内部基準電圧の比較結果を示すフラグです。ADCMPPLER.CMPLOCA で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPPCR.CMPAIE ビットが 1 の場合、本フラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPAI) が発生します。

CMPSTOCA フラグへの 1 書き込みは無効です。

[1 になる条件]


- ADCMPPCR.CMPAE が 1 のときに、ADCMPPLER.CMPLOCA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

45.2.30 A/D コンペア機能ウィンドウ B チャンネル選択レジスタ (ADCMPBNSR)

アドレス [ADC120.ADCMPBNSR 4005 C0A6h](#), [ADC121.ADCMPBNSR 4005 C2A6h](#)



ビット	シンボル	ビット名	機能	R/W																																																																
b5-b0	CMPCHB[5:0]	コンペアウィンドウ B チャンネル 選択	コンペアウィンドウ B 条件と比較するチャンネルを選択します。最大チャンネルは、ユニット 0 では AN020、ユニット 1 では AN118 です。 <table style="font-size: small; margin-top: 5px;"> <tr> <td style="text-align: right;">b5</td> <td style="text-align: left;">b0</td> <td style="text-align: left;">ユニット 0</td> <td style="text-align: left;">ユニット 1</td> </tr> <tr> <td>0 0 0 0 0</td> <td>0</td> <td>AN000</td> <td>AN100</td> </tr> <tr> <td>0 0 0 0 0</td> <td>1</td> <td>AN001</td> <td>AN101</td> </tr> <tr> <td>0 0 0 0 1</td> <td>0</td> <td>AN002</td> <td>AN102</td> </tr> <tr> <td>0 0 0 0 1</td> <td>1</td> <td>AN003</td> <td>—</td> </tr> <tr> <td>0 0 0 1 0</td> <td>0</td> <td>AN004</td> <td>—</td> </tr> <tr> <td>0 0 0 1 0</td> <td>1</td> <td>AN005</td> <td>AN105</td> </tr> <tr> <td>0 0 0 1 1</td> <td>0</td> <td>AN006</td> <td>AN106</td> </tr> <tr> <td>0 0 0 1 1</td> <td>1</td> <td>AN007</td> <td>AN107</td> </tr> <tr> <td>0 1 0 0 0</td> <td>0</td> <td>AN016</td> <td>AN116</td> </tr> <tr> <td colspan="4" style="text-align: center;">⋮</td> </tr> <tr> <td>0 1 0 0 1</td> <td>0</td> <td>AN018</td> <td>AN118</td> </tr> <tr> <td>0 1 0 0 1</td> <td>1</td> <td>AN019</td> <td>—</td> </tr> <tr> <td>0 1 0 1 0</td> <td>0</td> <td>AN020</td> <td>—</td> </tr> <tr> <td>1 0 0 0 0</td> <td>0</td> <td>温度センサ</td> <td></td> </tr> <tr> <td>1 0 0 0 0</td> <td>1</td> <td>内部基準電圧</td> <td></td> </tr> </table> 上記以外は設定しないでください。	b5	b0	ユニット 0	ユニット 1	0 0 0 0 0	0	AN000	AN100	0 0 0 0 0	1	AN001	AN101	0 0 0 0 1	0	AN002	AN102	0 0 0 0 1	1	AN003	—	0 0 0 1 0	0	AN004	—	0 0 0 1 0	1	AN005	AN105	0 0 0 1 1	0	AN006	AN106	0 0 0 1 1	1	AN007	AN107	0 1 0 0 0	0	AN016	AN116	⋮				0 1 0 0 1	0	AN018	AN118	0 1 0 0 1	1	AN019	—	0 1 0 1 0	0	AN020	—	1 0 0 0 0	0	温度センサ		1 0 0 0 0	1	内部基準電圧		R/W
b5	b0	ユニット 0	ユニット 1																																																																	
0 0 0 0 0	0	AN000	AN100																																																																	
0 0 0 0 0	1	AN001	AN101																																																																	
0 0 0 0 1	0	AN002	AN102																																																																	
0 0 0 0 1	1	AN003	—																																																																	
0 0 0 1 0	0	AN004	—																																																																	
0 0 0 1 0	1	AN005	AN105																																																																	
0 0 0 1 1	0	AN006	AN106																																																																	
0 0 0 1 1	1	AN007	AN107																																																																	
0 1 0 0 0	0	AN016	AN116																																																																	
⋮																																																																				
0 1 0 0 1	0	AN018	AN118																																																																	
0 1 0 0 1	1	AN019	—																																																																	
0 1 0 1 0	0	AN020	—																																																																	
1 0 0 0 0	0	温度センサ																																																																		
1 0 0 0 0	1	内部基準電圧																																																																		
b6	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W																																																																
b7	CMPPLB	コンペアウィンドウ B 比較条件 設定	ウィンドウ B のチャンネル比較条件を設定します。比較条件を 図 45.6 に示します。 ● ウィンドウ機能無効時 (ADCMPPCR.WCMPE = 0) 0 : ADWINLLB 値 > A/D 変換値 1 : ADWINLLB 値 < A/D 変換値 ● ウィンドウ機能有効時 (ADCMPPCR.WCMPE = 1) 0 : A/D 変換値 < ADWINLLB 値または ADWINULB 値 < A/D 変換値 1 : ADWINLLB 値 < A/D 変換値 < ADWINULB 値	R/W																																																																

CMPCHB[5:0] ビット (コンペアウィンドウ B チャンネル選択)

コンペアウィンドウ B 条件と比較するチャンネル (AN000 ~ AN007 および AN016 ~ AN020 (ユニット 0) / AN100 ~ AN102, AN105 ~ AN107 および AN116 ~ AN118 (ユニット 1))、温度センサ、および内部基準電圧を指定します。コンペアウィンドウ B 機能は、以下のビットで選択した A/D 変換チャンネルの 16 進数を指定することで有効になります。

ユニット 0 :

- ADANSA0.ANSA00 ~ ANSA07 ビット
- ADANSA1.ANSA16 ~ ANSA20 ビット
- ADANSB0.ANSB00 ~ ANSB07 ビット
- ADANSB1.ANSB16 ~ ANSB20 ビット

ユニット 1 :

- ADANSA0.ANSA00 ~ ANSA02 ビット
- ADANSA0.ANSA05 ~ ANSA07 ビット

- ADANSA1.ANSA16 ~ ANSA18 ビット
- ADANSB0.ANSB00 ~ ANSB02 ビット
- ADANSB0.ANSB05 ~ ANSB07 ビット
- ADANSB1.ANSB16 ~ ANSB18 ビット

CMPCHB[5:0] ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

CMPLB ビット (コンペアウィンドウ B 比較条件設定)

ウィンドウ B のチャンネル比較条件を指定します。アナログ入力の比較結果が設定条件と一致すると、関連する ADCMPBSR.CMPSTB フラグは 1 になり、コンペア割り込み要求 (ADC12i_CMPBI (i = 0, 1)) が生成されます。

ウィンドウ機能が無効のときの比較条件	
CMPLB = 0	
ADWINLLB値 ≤ A/D変換値	不一致
ADWINLLB値 > A/D変換値	一致
CMPLB = 1	
ADWINLLB値 < A/D変換値	一致
ADWINLLB値 ≥ A/D変換値	不一致
ウィンドウ機能が有効のときの比較条件	
CMPLB = 0	
A/D変換値 > ADWINULB値	一致
ADWINLLB値 ≤ A/D変換値 ≤ ADWINULB値	不一致
A/D変換値 < ADWINLLB値	一致
CMPLB = 1	
A/D変換値 ≥ ADWINULB値	不一致
ADWINLLB値 < A/D変換値 < ADWINULB値	一致
A/D変換値 ≤ ADWINLLB値	不一致

図 45.6 コンペア機能ウィンドウ B 比較条件の説明

45.2.31 A/D コンペア機能ウィンドウ B ステータスレジスタ (ADCMPBSR)

アドレス ADC120.ADCMPBSR 4005 C0Ach, ADC121.ADCMPBSR 4005 C2Ach

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	CMPST B
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CMPSTB	コンペアウィンドウBフラグ	ウィンドウB動作が有効 (ADCMPPCR.CMPBE = 1) な場合、ウィンドウB比較条件を適用するチャンネル (AN000 ~ AN007 および AN016 ~ AN020 (ユニット0) / AN100 ~ AN102、AN105 ~ AN107 および AN116 ~ AN118 (ユニット1) から選択)、温度センサ出力、および内部基準電圧の比較結果を示します。 0 : 比較条件不成立 1 : 比較条件成立	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CMPSTB ビット (コンペアウィンドウ B フラグ)

ウィンドウ B 比較条件を適用するチャンネル (AN000 ~ AN007 および AN016 ~ AN020 (ユニット 0) / AN100 ~ AN102、AN105 ~ AN107 および AN116 ~ AN118 (ユニット 1) から選択)、温度センサ、および内部基準電圧の比較結果を示します。ADCMPBNSR.CMPLB で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPPCR.CMPBIE ビットが 1 の場合、本フラグが 1 になるとコンペア割り込み要求 (ADC12i_CMPBI (i=0, 1)) が発生します。

CMPSTB フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPPCR.CMPBE が 1 のときに、ADCMPBNSR.CMPLB で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

45.2.32 A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ (ADWINMON)

アドレス ADC120.ADWINMON 4005 C08Ch, ADC121.ADWINMON 4005 C28Ch

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	MONC MPB	MONC MPA	—	—	—	MONC OMB
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MONCOMB	組み合わせ結果監視	組み合わせ結果を示します。本ビットは、ウィンドウAとウィンドウBの動作がどちらも有効な場合に有効となります。 0: ウィンドウA/ウィンドウBの複合条件が不成立 1: ウィンドウA/ウィンドウBの複合条件が成立	R
b3-b1	—	予約ビット	読むと0が読めます。	R
b4	MONCMPA	比較結果監視A	0: ウィンドウA比較条件が不成立 1: ウィンドウA比較条件が成立	R
b5	MONCMPB	比較結果監視B	0: ウィンドウB比較条件が不成立 1: ウィンドウB比較条件が成立	R
b7-b6	—	予約ビット	読むと0が読めます。	R

MONCOMB ビット (組み合わせ結果監視)

ADCMPCR.CMPAB[1:0] ビットで設定した複合条件に従って比較条件結果 A および B の組み合わせの結果を示す読み出し専用ビットです。

[1 になる条件]

- ADCMPCR.CMPAE が 1 かつ ADCMPCR.CMPBE が 1 のとき、組み合わせ結果が ADCMPCR.CMPAB[1:0] ビットで設定した複合条件と一致したとき

[0 になる条件]

- 組み合わせ結果が ADCMPCR.CMPAB[1:0] ビットで設定した複合条件と一致しないとき
- ADCMPCR.CMPAE が 0 または ADCMPCR.CMPBE が 0 のとき

MONCMPA ビット (比較結果監視 A)

ウィンドウ A の対象チャネルの A/D 変換値が ADCMPLR0/ADCMPLR1 および ADCMPLER で設定した条件と一致すると 1 が読み出される読み出し専用ビットです。それ以外の場合は読むと 0 が読み出されます。

[1 になる条件]

- ADCMPCR.CMPAE が 1 のときに、A/D 変換値が ADCMPLR0.CMPLCHAn、ADCMPLR1.CMPLCHAn、ADCMPLER.CMPLTSA、ADCMPLER.CMPLOCA で設定した条件と一致するとき

[0 になる条件]

- ADCMPCR.CMPAE が 1 のときに、A/D 変換値が ADCMPLR0.CMPLCHAn、ADCMPLR1.CMPLCHAn、ADCMPLER.CMPLTSA、ADCMPLER.CMPLOCA で設定した条件と一致しないとき
- ADCMPCR.CMPAE が 0 のとき (ADCMPCR.CMPAE の値が 1 から 0 に変化すると自動的に 0 になる)

MONCMPB ビット (比較結果監視 B)

ウィンドウ B の対象チャネルの A/D 変換値が ADCMPBNSR.CMPLB ビットで設定した条件と一致すると 1 が読み出される読み出し専用ビットです。それ以外の場合は読むと 0 が読み出されます。

[1 になる条件]

- ADCMPCR.CMPBE が 1 のときに、A/D 変換値が ADCMPBNSR.CMPLB で設定した条件と一致するとき

[0 になる条件]

- ADCMPCR.CMPBE が 1 のときに、A/D 変換値が ADCMPBNSR.CMPLB で設定した条件と一致しないとき
- ADCMPCR.CMPBE が 0 のとき (ADCMPCR.CMPBE の値が 1 から 0 に変化すると自動的に 0 になる)

45.3 動作説明

45.3.1 スキャンの動作説明

スキャンとは、選択したチャンネルのアナログ入力を順次 A/D 変換する動作です。

スキャン変換の動作モードには、シングルスキャンモード、連続スキャンモード、およびグループスキャンモードの 3 種類の動作モードがあります。シングルスキャンモードは、指定した 1 チャンネル以上のスキャンを 1 回実行して終了するモードです。連続スキャンモードは、指定した 1 チャンネル以上のスキャンをソフトウェアで ADCSR.ADST ビットを 1 から 0 にクリアするまで繰り返し実行するモードです。グループスキャンモードは、グループ A とグループ B のスキャンをそれぞれ選択した同期トリガ (ELC) で開始し、グループ A とグループ B で選択したチャンネルのスキャンをそれぞれ 1 回ずつ実行して終了するモードです。

シングルスキャンモードと連続スキャンモードでは、ADANSA0、ADANSA1 レジスタで選択した AN_n の n が小さい番号のチャンネルから順に A/D 変換を行います。グループスキャンモードでは、ADANSA0、ADANSA1 レジスタで選択したグループ A のアナログ入力チャンネル (AN_n)、ADANSB0、ADANSB1 レジスタで選択したグループ B のアナログ入力チャンネル (AN_n) に対して最小のチャンネル番号 n から A/D 変換を開始します。

自己診断を選択した場合は、スキャンごとの最初に 1 回実行され、ADC12 内部で生成する 3 つの電圧値のうち 1 つを A/D 変換します。

温度センサ出力、内部基準電圧は、チャンネルのアナログ入力と同時に選択可能で、チャンネルのアナログ入力、温度センサ出力、内部基準電圧の順に A/D 変換を行います。

ダブルトリガモードは、シングルスキャンモードまたはグループスキャンモードで使用可能です。ダブルトリガモードを許可 (ADCSR.DBLE=1) すると、ADSTRGR.TRSA[5:0] ビットで選択した、同期トリガ (ELC) でのスキャン起動でのみ、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換データを 2 重化します。グループスキャンモードのグループ A のみダブルトリガモードを使用可能です。

ダブルトリガモードの拡張動作では、A/D 変換動作が同期トリガコンビネーションから発生します。トリガコンビネーションは、ダブルトリガモードで ADSTRGR.TRSA[5:0] ビットによって選択します。ELC_AD00 および ELC_AD01 はユニット 0 に対応します。ELC_AD10 および ELC_AD11 はユニット 1 に対応します。ダブルトリガモードの拡張動作では、通常のダブルトリガモードでの動作に加えて、ELC_AD00 (ユニット 0) および ELC_AD10 (ユニット 1) の A/D 変換データは A/D データ 2 重化レジスタ A (ADDBLDRA) に格納され、ELC_AD01 (ユニット 0) および ELC_AD11 (ユニット 1) の A/D 変換データは A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。ダブルトリガモードの拡張動作では、トリガコンビネーションの 1 つが同時発生すると、指定したトリガのデータ二重化レジスタ設定が実行されず、A/D 変換データは A/D データ二重化レジスタ B (ADDBLDRB) に格納されます。

同期トリガによって開始された A/D 変換中に別の同期トリガが入力された場合は、他の A/D 変換がキャンセルされると以降のトリガが入力されます。

ADSHCR.SHANS[2:0] ビットで AN000 ~ AN002 (ユニット 0)、および AN100 ~ AN102 (ユニット 1) のいずれかをチャンネル専用サンプル&ホールド回路に設定すると、スキャンごとに最初の A/D 変換開始前に対象となるアナログ入力のサンプル&ホールドを行います。

45.3.2 シングルスキャンモード

45.3.2.1 基本動作 (チャンネル専用サンプル&ホールド回路なし)

シングルスキャンモードの基本動作は、指定されたチャンネルのアナログ入力を1サイクルのみA/D変換します。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ (ADDRy) に格納されます。
3. 選択したすべてのチャンネルの A/D 変換終了後、ADC12i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
4. ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。




図 45.7 シングルスキャンモードの基本動作例 (AN004 ~ AN006 選択)

45.3.2.2 基本動作 (チャンネル専用サンプル&ホールドあり、常時サンプリング無効)

チャンネル専用サンプル&ホールド回路を使用すると、サンプル&ホールド実行後、指定したすべてのチャンネルのアナログ入力を1回のみA/D変換します。チャンネル専用サンプル&ホールド回路を使用するチャンネルは、ADSHCR.SHANS[2:0]ビットで選択します。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のサンプリングを開始します。
- サンプリング&ホールド実行後に、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ (ADDR_y) に格納されます。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12_i_ADI (i=0, 1) 割り込み要求が発生します (レジスタ設定なし)。
- ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。




図 45.8 シングルスキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000 ~ AN002 選択)

45.3.2.3 基本動作 (チャンネル専用サンプル&ホールド回路あり、常時サンプリング有効)

常時サンプリング有効設定でチャンネル専用サンプル&ホールド回路を使用すると、以下のようにサンプル&ホールド実施後に選択したすべてのチャンネルのアナログ入力を1回のみ A/D 変換します。チャンネル専用サンプル&ホールド回路を使用するチャンネルは、ADSHCR.SHANS[2:0] ビットで指定します。

動作は以下のとおりです。

- ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0] ビットで選択されたサンプル&ホールド回路が常時サンプリングを開始します。
- ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。
- サンプル&ホールド回路の安定時間経過後に、ADANSA0/1 レジスタで選択したチャンネル ANn の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ (ADDRy) へ格納され、サンプル&ホールド回路は常時サンプリングを再開します。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
- ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。続けてシングルスキャンを実行する場合は、サンプル & ホールド回路の常時サンプリング期間が 400ns (許容信号源インピーダンスが 1kΩ の場合) 以上となるようにしてください。
- ADSHMSR.SHMD ビットを 0 にすると、サンプル&ホールド回路が停止します。




図 45.9 シングルスキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000 ~ AN002 選択、常時サンプリング有効)

45.3.2.4 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールド回路なし)

チャンネル選択とともに自己診断を選択すると、ADC12に供給される基準電圧 VREFH0 (ユニット 0) または VREFH (ユニット 1) ($\times 0$, $\times 1/2$, $\times 1$ のいずれか) の A/D 変換を行い、その後、指定したチャンネルのアナログ入力を 1 回のみ A/D 変換します。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ (ADDRy) に格納されます。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12i_ADI ($i=0, 1$) 割り込み要求が発生します (レジスタ設定なし)。
- ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。




図 45.10 シングルスキャンモードの基本動作例 (AN000、AN006 選択 + 自己診断)

45.3.2.5 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、常時サンプリング無効)

チャンネル選択とともに自己診断を選択し、常時サンプリング無効設定でチャンネル専用サンプル&ホールド回路を使用すると、サンプル&ホールド実行後に、ADC12に供給される基準電圧 VREFH0 (ユニット 0)、VREFH (ユニット 1) ($\times 0$, $\times 1/2$, $\times 1$ のいずれか) の A/D 変換を行い、その後選択したチャンネルのアナログ入力を 1 回のみ A/D 変換します。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のサンプリングを開始します。
- サンプリング&ホールド実行後に、自己診断での A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN n の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDR y) に格納されます。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12 i _ADI ($i=0, 1$) 割り込み要求が発生します (レジスタ設定なし)。
- ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。




図 45.11 シングルスキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000 および AN002 選択 + 自己診断、常時サンプリング無効)

45.3.2.6 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、常時サンプリング有効)

チャンネル選択とともに自己診断を選択し、常時サンプリング有効設定でチャンネル専用サンプル&ホールド回路を使用すると、サンプル&ホールド実行後に、ADC12に供給される基準電圧 VREFH0 (ユニット 0)、VREFH (ユニット 1) の A/D 変換を行い、その後選択したチャンネルのアナログ入力を 1 回のみ A/D 変換します。

動作は以下のとおりです。

- ADSHMSR.SHMD ビットを 1 にすると、ADSHCR.SHANS[2:0] ビットで選択されたサンプル&ホールド回路が常時サンプリングを開始します。
- ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。ADSHMSR.SHMD ビットを 1 にしてから 400ns (許容信号源インピーダンスが 1k Ω の場合) 以上経過してから、ADCSR.ADST ビットが 1 になるようにしてください。
- サンプル&ホールド回路の安定時間経過後に、自己診断での A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN n の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDR y) へ格納され、サンプル&ホールド回路は常時サンプリングを再開します。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12 i _ADI ($i=0, 1$) 割り込み要求が発生します (レジスタ設定なし)。
- ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。続けてシングルスキャンを実行する場合は、サンプル & ホールド回路の常時サンプリング期間が 400ns (許容信号源インピーダンスが 1k Ω の場合) 以上となるようにしてください。
- ADSHMSR.SHMD ビットを 0 にすると、サンプル&ホールド回路が停止します。




図 45.12 シングルスキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000 ~ AN002 選択 + 自己診断、常時サンプリング有効)

45.3.2.7 温度センサ出力／内部基準電圧選択時の A/D 変換動作

チャンネル選択とともに温度センサ出力または内部基準電圧を選択すると、選択したチャンネルのアナログ入力の A/D 変換を行い、その後温度センサ出力または内部基準電圧を 1 回のみ A/D 変換します。温度センサ出力と内部基準電圧の両方を選択した場合は、温度センサ、内部基準電圧の順に A/D 変換します。チャンネルを非選択とし、温度センサまたは内部基準電圧のみを選択することも可能です。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ (ELC) または非同期トリガによって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
2. チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) へ格納され、次に温度センサ出力の A/D 変換を開始します。
3. 温度センサ出力の A/D 変換が終了すると、結果は関連する A/D 温度センサデータレジスタ (ADTSDR) へ格納され、次に内部基準電圧の A/D 変換を開始します。
4. 内部基準電圧の A/D 変換が終了すると、結果は関連する A/D 内部基準電圧データレジスタ (ADOCDR) へ格納され、ADC12i_ADI (i=0, 1) 割り込み要求が発生します (レジスタ設定なし)。
5. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。




図 45.13 シングルスキャンモードの基本動作例 (AN000、温度センサ出力または内部基準電圧選択)

45.3.2.8 ダブルトリガモード時の A/D 変換

シングルスキャンモードでダブルトリガモードを選択した場合は、同期トリガ (ELC) で開始するシングルスキャンモードの実行 2 回分を一連の動作として実行します。

自己診断は非選択とし、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCOSA) は 0 にしてください。

A/D 変換データ 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効となります。ADCSR.DBLE ビットを 1 にした場合は ADANSA0、ADANSA1 レジスタのチャンネル選択は無効になります。

ダブルトリガモード時は、ADSTRGR.TRSA[5:0] ビットで同期トリガ (ELC) を選択し、ADCSR.EXTRG ビットを 0 に、ADCSR.TRGE ビットを 1 にしてください。ソフトウェアトリガは使用しないでください。

動作は以下のとおりです。

1. 同期トリガ入力 (ELC) によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDR y) に格納されます。
3. ADST ビットは自動的にクリアされ、ADC12 は待機状態になります。ADC12 i _ADI ($i = 0, 1$) 割り込み要求は発生しません。
4. 2 回目のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
5. A/D 変換が終了すると、結果はダブルトリガモード専用の A/D データ 2 重化レジスタ (ADDBLDR) に格納されます。
6. ADC12 i _ADI ($i = 0, 1$) 割り込み要求が発生します (レジスタ設定なし)。
7. ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に 0 にクリアされ、ADC12 は待機状態になります。




図 45.14 シングルスキャンモードの動作例 (ダブルトリガモード選択、AN003 を 2 重化)

45.3.2.9 ダブルトリガモード選択時の拡張動作

シングルスキャンモードでダブルトリガモードを選択した場合で、A/D変換開始トリガとして同期トリガ (ELC_AD00/ELC_AD01 (ユニット0) / ELC_AD10/ELC_AD11 (ユニット1)) を選択した場合、シングルスキャンモードの実行2回分を行います。

自己診断は非選択とし、温度センサ出力A/D変換選択ビット (ADEXICR.TSSA および ADEXICR.TSSB) と内部基準電圧A/D変換選択ビット (ADEXICR.OCSA および ADEXICR.OCSE) はともに0にしてください。

A/D変換データ2重化は、2重化するチャンネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを1にすると有効となります。ADCSR.DBLE ビットを1にした場合は ADANSA0、ADANSA1 レジスタのチャンネル選択は無効になります。

ダブルトリガ拡張モード時は、ADSTRGR.TRSA[5:0] ビットを0Bhにして同期トリガ (ELC_AD00/ELC_AD01 (ユニット0) / ELC_AD10/ELC_AD11 (ユニット1)) を選択し、ADCSR.EXTRG ビットを0に、ADCSR.TRGE ビットを1にしてください。ソフトウェアトリガは使用しないでください。

動作は以下のとおりです。

1. 同期トリガ入力 (ELC_AD00/ELC_AD01 (ユニット0) / ELC_AD10/ELC_AD11 (ユニット1)) によって ADCSR.ADST ビットが1 (A/D変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した1チャンネルのA/D変換を開始します。
2. 1チャンネルのA/D変換が終了すると、A/D変換結果は、関連するA/Dデータレジスタ (ADDR_y)、および ELC_ADi0 のトリガが入力の場合 (i=0, 1) はA/Dデータ2重化レジスタA (ADDBLDRA)、または ELC_ADi1 のトリガが入力の場合 (i=0, 1) はA/Dデータ2重化レジスタB (ADDBLDRB) へ格納されます。
3. ADCSR.ADST ビットは自動的に0にクリアされ、ADC12は待機状態になります。ADC12i_ADI (i=0, 1) 割り込み要求は発生しません。
4. 2回目のトリガ入力 (ELC_AD00/ELC_AD01 (ユニット0) / ELC_AD10/ELC_AD11 (ユニット1)) によって ADCSR.ADST ビットが1 (A/D変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した1チャンネルのA/D変換を開始します。
5. A/D変換が終了すると、その結果は、A/Dデータ2重化レジスタ (ADDBLDR)、および ELC_ADi0 のトリガが入力の場合 (i=0, 1) はA/Dデータ2重化レジスタA (ADDBLDRA)、または ELC_ADi1 のトリガが入力の場合 (i=0, 1) はA/Dデータ2重化レジスタB (ADDBLDRB) へ格納されます。
6. ADC12i_ADI (i=0, 1) 割り込み要求が発生します (レジスタ設定なし)。
7. ADCSR.ADST ビットはA/D変換中は1 (A/D変換開始) を保持し、A/D変換が終了すると自動的に0にクリアされ、ADC12は待機状態になります。




図 45.15 ダブルトリガモードの拡張動作例 (1) (AN003 の 2 重化を選択、ELC_AD00/ELC_AD01 選択)

45.3.3 連続スキャンモード

45.3.3.1 基本動作 (チャンネル専用サンプル&ホールド回路なし)

連続スキャンモードの基本動作は、選択されたチャンネルのアナログ入力を繰り返しA/D変換します。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。また ADC12 は、継続して ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
- ADCSR.ADST ビットは自動的にクリアされず、1 (A/D 変換開始) の状態の間は (2) ~ (3) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADCSR.ADST ビットを 1 (A/D 変換開始) にすると、ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に再び A/D 変換を開始します。




図 45.16 連続スキャンモードの基本動作例 (AN000 ~ AN002 選択)

45.3.3.2 基本動作 (チャンネル専用サンプル&ホールドあり、常時サンプリング無効)

常時サンプリング無効時にチャンネル専用サンプル&ホールド回路を使用すると、サンプル&ホールド実行後、指定したすべてのチャンネルのアナログ入力を繰り返し A/D 変換します。チャンネル専用サンプル&ホールド回路を使用するチャンネルは、ADSHCR.SHANS[2:0] ビットで選択します。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のサンプリングを開始します。
- サンプリング&ホールド実行後に、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDR_y) に格納されます。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12_i_ADI (i=0, 1) 割り込み要求が発生します (レジスタ設定なし)。また、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力のサンプリングが開始されます。
- ADCSR.ADST ビットは自動的にクリアされず、1 の状態の間は (2) ~ (4) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力のサンプリングが再び開始されます。




図 45.17 連続スキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000 および AN001 選択)

45.3.3.3 基本動作 (チャンネル専用サンプル&ホールド回路あり、常時サンプリング有効)

常時サンプリング有効設定でチャンネル専用サンプル&ホールド回路を使用すると、以下のように、サンプル&ホールド実行後、選択したすべてのチャンネルのアナログ入力をA/D変換する動作を繰り返します。チャンネル専用サンプル&ホールド回路を使用するチャンネルは、ADSHCR.SHANS[2:0]ビットで選択します。

動作は以下のとおりです。

1. ADSHMSR.SHMD ビットを1にすると、ADSHCR.SHANS[2:0]ビットで選択されたサンプル&ホールド回路が常時サンプリングを開始します。
2. ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが1 (A/D変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。ADSHMSR.SHMD ビットを1にしてから400ns (許容信号源インピーダンスが1kΩの場合) 以上経過してから、ADCSR.ADST ビットが1になるようにしてください。
3. サンプル&ホールド回路の安定時間経過後に、ADANSA0/1 レジスタで選択したチャンネル ANn の n が小さい番号順にA/D変換を開始します。
4. 1チャンネルのA/D変換が終了すると、A/D変換結果は関連するA/Dデータレジスタ y (ADDRy) へ格納され、サンプル&ホールド回路は常時サンプリングを再開します。
5. 選択したすべてのチャンネルのA/D変換終了後、ADC12i_ADI (i=0,1) 割り込み要求が発生します (レジスタ設定なし)。また、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。
6. ADCSR.ADST ビットは自動的にクリアされず、1の状態の間は(3)～(5)を繰り返します。ADCSR.ADST ビットを0 (A/D変換停止) にすると、A/D変換は停止し、ADC12は待機状態になります。
7. ADSHMSR.SHMD ビットを0にすると、サンプル&ホールド回路が停止します。
8. その後、ADSHMSR.SHMD ビットを1にすると、ADSHCR.SHANS[2:0]ビットで選択されたサンプル&ホールド回路が常時サンプリングを開始します。
9. ADCSR.ADST ビットが1 (A/D変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。

注. サンプル&ホールド回路ありのチャンネルのみを選択し連続スキャンを実施すると、連続スキャンの2回目以降に常時サンプリングの期間が確保されなくなります。サンプル&ホールド回路の常時サンプリング有効で連続スキャンする場合、ユニット0ではAN003～AN007およびAN016～AN020の中の1つ以上のチャンネル、温度センサ出力、および内部基準電圧、ユニット1ではAN105～AN107およびAN116～AN118の中の1つ以上のチャンネル、温度センサ出力、および内部基準電圧を選択し、サンプル&ホールド回路の常時サンプリング期間が400ns (許容信号源インピーダンスが1kΩの場合) 以上となるようにしてください。




図 45.18 連続スキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000、AN001、および AN003 選択、常時サンプリング有効)

45.3.3.4 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールド回路なし)

チャンネル選択とともに自己診断を選択すると、ADC12 に供給される基準電圧 VREFH0 (ユニット 0)、VREFH (ユニット 1) ($\times 0$, $\times 1/2$, $\times 1$ のいずれか) の A/D 変換を行い、その後、選択したチャンネルのアナログ入力を A/D 変換するという流れを繰り返します。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12i_ADI ($i=0, 1$) 割り込み要求が発生します (レジスタ設定なし)。また、ADC12 は同時に自己診断での A/D 変換を開始し、次に ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の n が小さい番号順に A/D 変換を開始します。
- ADCSR.ADST ビットは自動的にクリアされず、1 の状態の間は (2) ~ (4) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADCSR.ADST ビットが 1 (A/D 変換開始) に設定されると、再び自己診断での A/D 変換から開始します。




図 45.19 連続スキャンモードの基本動作例 (AN001 および AN002 選択 + 自己診断)

45.3.3.5 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、常時サンプリング無効)

チャンネル選択とともに自己診断を選択し、常時サンプリング無効設定でチャンネル専用サンプル&ホールド回路を使用すると、サンプル&ホールド処理後に、ADC12に供給される基準電圧 VREFH0 (ユニット0)、VREFH (ユニット1) ($\times 0$, $\times 1/2$, $\times 1$ のいずれか) の A/D 変換を行い、その後、選択したチャンネルのアナログ入力を A/D 変換する動作を繰り返し行います。

動作は以下のとおりです。

- ソフトウェアトリガ、同期トリガ入力 (ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のサンプリングを開始します。
- サンプリング&ホールド実行後に、自己診断での A/D 変換を開始します。
- 自己診断の A/D 変換が終了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN n の n が小さい番号順に A/D 変換を開始します。
- 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDR y) に格納されます。
- 選択したすべてのチャンネルの A/D 変換終了後、ADC12 i _ADI ($i=0, 1$) 割り込み要求が発生します (レジスタ設定なし)。また、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力のサンプリングが開始されます。
- ADCSR.ADST ビットは自動的にクリアされず、1 の状態の間は (2) ~ (5) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADCSR.ADST ビットが 1 (A/D 変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するすべてのチャンネルのアナログ入力のサンプリングが再び開始されます。




図 45.20 連続スキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000 および AN001 選択 + 自己診断)

45.3.3.6 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、常時サンプリング有効)

チャンネル選択とともに自己診断を選択し、常時サンプリング有効設定でチャンネル専用サンプル&ホールド回路を使用すると、サンプル&ホールド実行後に、ADC12に供給される基準電圧 VREFH0 (ユニット0)、VREFH (ユニット1) (×0, ×1/2, ×1 のいずれか) のA/D変換を行い、その後、選択したチャンネルのアナログ入力をA/D変換するという流れを繰り返します。

動作は以下のとおりです。

1. ADSHMSR.SHMD ビットを1にすると、ADSHCR.SHANS[2:0] ビットで選択されたサンプル&ホールド回路が常時サンプリングを開始します。
 2. ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが1 (A/D変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。ADSHMSR.SHMD ビットを1にしてから400ns (許容信号源インピーダンスが1kΩの場合) 以上経過してから、ADCSR.ADST ビットが1になるようにしてください。
 3. サンプル&ホールド回路の安定時間経過後に、自己診断でのA/D変換を開始します。
 4. 自己診断のA/D変換が終了すると、A/D変換結果はA/D自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の n が小さい番号順にA/D変換を開始します。
 5. 1チャンネルのA/D変換が終了すると、A/D変換結果は関連するA/Dデータレジスタ y (ADDR_y) へ格納され、サンプル&ホールド回路は常時サンプリングを再開します。
 6. 選択したすべてのチャンネルのA/D変換終了後、ADC12_i_ADI (i=0,1) 割り込み要求が発生します (レジスタ設定なし)。また、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。
 7. ADCSR.ADST ビットは自動的にクリアされず、1の状態の間は(3)～(6)を繰り返します。ADCSR.ADST ビットを0 (A/D変換停止) にすると、A/D変換は停止し、ADC12は待機状態になります。
 8. ADSHMSR.SHMD ビットを0にすると、サンプル&ホールド回路が停止します。
 9. その後、ADSHMSR.SHMD ビットを1にすると、ADSHCR.SHANS[2:0] ビットで選択されたサンプル&ホールド回路が常時サンプリングを開始します。
 10. ADCSR.ADST ビットが1 (A/D変換開始) になると、チャンネル専用サンプル&ホールド回路を使用するチャンネルはすべてアナログ入力のホールドを開始します。
- 注. サンプル & ホールド回路ありのチャンネルのみを選択し連続スキャンを実施すると、連続スキャンの2回目以降に常時サンプリングの期間が確保されなくなります。サンプル & ホールド回路の常時サンプリング有効で連続スキャンする場合、ユニット0ではAN003～AN007およびAN016～AN020の中の1つ以上のチャンネル、温度センサ出力、および内部基準電圧、ユニット1ではAN105～AN107およびAN116～AN118の中の1つ以上のチャンネル、温度センサ出力、および内部基準電圧を選択し、サンプル & ホールド回路の常時サンプリング期間が400ns (許容信号源インピーダンスが1kΩの場合) 以上となるようにしてください。




図 45.21 連続スキャンモードの動作例 (チャンネル専用サンプル&ホールド回路使用、AN000、AN001、および AN003 選択 + 自己診断、常時サンプリング有効)

45.3.3.7 温度センサ出力／内部基準電圧選択時の A/D 変換動作

チャンネル選択とともに温度センサ出力または内部基準電圧を選択すると、選択したチャンネルのアナログ入力の A/D 変換を行い、その後温度センサ出力または内部基準電圧を繰り返し A/D 変換します。温度センサ出力と内部基準電圧の両方を選択した場合は、温度センサ、内部基準電圧の順に A/D 変換します。

チャンネルを非選択とし、温度センサまたは内部基準電圧のみを選択することも可能です。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ (ELC) または非同期トリガによって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
2. チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) へ格納され、次に温度センサ出力の A/D 変換を開始します。
3. 温度センサ出力の A/D 変換が終了すると、結果は関連する A/D 温度センサデータレジスタ (ADTSDR) へ格納され、次に内部基準電圧の A/D 変換を開始します。
4. 内部基準電圧の A/D 変換が終了すると、結果は関連する A/D 内部基準電圧データレジスタ (ADOCDR) へ格納され、ADC12i_ADI 割り込み要求が発生します。また ADC12 は、継続して ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
5. ADCSR.ADST ビットは自動的にクリアされず、1 の状態の間は (2) ~ (4) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
6. その後、ADCSR.ADST ビットを 1 (A/D 変換開始) にすると、ADANSA0、ADANSA1 レジスタで選択した ANn の n が小さい番号順に再び A/D 変換を開始します。




図 45.22 連続スキャンモードの基本動作例 (AN000、温度センサ出力または内部基準電圧選択)

45.3.4 グループスキャンモード

45.3.4.1 基本動作

グループスキャンモードでは、同期トリガ (ELC) をスキャン開始条件とし、グループ A とグループ B のそれぞれで選択したすべてのチャンネルのアナログ入力を 1 回のみ A/D 変換します。グループ A とグループ B のそれぞれのスキャン動作は、シングルスキャンモードと同じ動作になります。

同期トリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガ、ADSTRGR.TRSB[5:0] ビットでグループ B の同期トリガを選択します。グループ A とグループ B の A/D 変換が同時に起こらないように、グループ A とグループ B のトリガは別々のトリガにしてください。ソフトウェアトリガは使用しないでください。

A/D 変換対象とするチャンネルは、ADANSA0、ADANSA1 レジスタ、ADEXICR.TSSA、OCSA ビットでグループ A のチャンネルを選択し、ADANSB0、ADANSB1 レジスタ、ADEXICR.TSSB、OCSB ビットでグループ B のチャンネルを選択します。グループ A とグループ B で同一のチャンネルを選択することはできません。

グループスキャンモードで自己診断を選択した場合は、グループ A とグループ B それぞれで自己診断を実施します。

以下に ELC からの同期トリガによるグループスキャンモードの動作例を示します。この例では、ELC からの ELC_AD00 および ELC_AD01 トリガ (ユニット 0)、ELC_AD10 および ELC_AD11 トリガ (ユニット 1)、を使用して、グループ A およびグループ B の変換をそれぞれ開始します。また、ELC_AD00 および ELC_AD01 (ユニット 0)、ELC_AD10 および ELC_AD11 (ユニット 1) は、関連する ELC.ELSRn レジスタで GPT イベントに選択されます。

動作は以下のとおりです。

1. ELC_AD00 (ユニット 0) または ELC_AD10 (ユニット 1) でグループ A のスキャンを開始します。
2. グループ A のスキャン終了後、ADC12i_ADI ($i=0, 1$) 割り込みが発生します (レジスタ設定なし)。
3. ELC_AD01 (ユニット 0) または ELC_AD11 (ユニット 1) でグループ B のスキャンを開始します。
4. グループ B のスキャン完了時に ADCSR.GBADIE ビットが 1 (スキャン終了による ADC12i_GBADI 割り込み許可) になっていると、ADC12i_GBADI 割り込みが発生します。




図 45.23 グループスキャンモードの基本動作例 (ELC からの同期トリガ使用)

45.3.4.2 ダブルトリガモード選択時の A/D 変換動作

グループスキャンモードでダブルトリガモードを選択した場合は、グループ A は同期トリガ (ELC) で開始するシングルスキャンモードの実行 2 回分を一連の動作として実行します。グループ B は同期トリガ (ELC) で開始するシングルスキャンモードの動作を 1 回実行します。

グループスキャンモード時、同期トリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0] ビットでグループ B の同期トリガを選択します。グループ A とグループ B の A/D 変換が同時に起こらないように、グループ A とグループ B のトリガは別々のトリガにしてください。ソフトウェアトリガ、非同期トリガ (ADTRGn) は使用しないでください。

ADSTRGR.TRSA[5:0] ビットを 0Bh にすることによって ELC_AD00/ELC_AD01 (ユニット 0) および ELC_AD10/ELC_AD11 (ユニット 1) をグループ A の同期トリガに選択した場合は、ダブルトリガ拡張モードで動作します。

A/D 変換対象とするチャンネルは、ADCSR.DBLANS[4:0] ビットでグループ A のチャンネルを選択し、ADANSB0、ADANSB1 レジスタでグループ B のチャンネルを選択します。グループ A とグループ B で同一のチャンネルを選択することはできません。

グループスキャンモードでダブルトリガモードを選択した場合は、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCSA) はともに 0 (非選択) にします。グループスキャンモードでダブルトリガモード選択時は自己診断を選択できません。

A/D 変換データ 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効となります。

以下に ELC からの同期トリガによるグループスキャンモードかつダブルトリガモード設定時の動作例を示します。この例では、ELC からの ELC_AD00 および ELC_AD01 (ユニット 0) トリガ、ELC_AD10 および ELC_AD11 (ユニット 1) トリガを使用して、グループ A およびグループ B の変換をそれぞれ開始します。また、ELC_AD00 および ELC_AD01 (ユニット 0)、ELC_AD10 および ELC_AD11 (ユニット 1) は、関連する ELC.ELSRn レジスタで GPT イベントに選択されます。

動作は以下のとおりです。

1. ELC からの ELC_AD00 (ユニット 0) または ELC_AD10 (ユニット 1) トリガでグループ B のスキャンを開始します。
2. グループ B のスキャン終了時に ADCSR.GBADIE ビットが 1 (スキャン完了による ADC12i_GBADI 割り込み許可) になっていると、ADC12i_GBADI (i=0, 1) 割り込みが発生します。
3. 1 回目の ELC_AD01 (ユニット 0) または ELC_AD11 (ユニット 1) トリガでグループ A の 1 回目のスキャンを開始します。
4. グループ A の 1 回目のスキャンが完了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。ADC12i_ADI 割り込み要求は発生しません。
5. 2 回目の ELC_AD01 (ユニット 0) または ELC_AD11 (ユニット 1) トリガでグループ A の 2 回目のスキャンを開始します。
6. グループ A の 2 回目のスキャン終了時、A/D 変換結果を ADDBLDR に格納します。ADC12i_ADI 割り込みが発生します。




図 45.24 グループスキャンモードでダブルトリガモードを使用する場合の基本動作例 (ELC からの同期トリガ使用時)

45.3.4.3 グループ A 優先制御動作

グループスキャンモードで A/D グループスキャン優先コントロールレジスタ (ADGSPCR) の PGS ビットを 1 にすると、グループ A 優先制御動作を行います。ADGSPCR レジスタの PGS ビットを 1 に設定する際は、[図 45.25](#)に記載された手順に従って設定を実行してください。フロー以外の設定をした場合、A/D 変換の動作および格納されたデータは保証されません。

グループスキャンモードの基本動作では、グループ A、もしくはグループ B の A/D 変換動作中に他方の A/D 変換のトリガ入力があっても無視されます。グループ A 優先制御動作では、グループ B の A/D 変換動作中にグループ A のトリガ入力があった場合、グループ B の A/D 変換動作を中断して、グループ A の A/D 変換動作を行います。ADGSPCR.GBRSCN ビットが 0 のときは、ADC12 はグループ A の A/D 変換完了時に待機状態となります。ADGSPCR.GBRSCN ビットが 1 のときは、グループ A の A/D 変換完了後、自動的にグループ B のスキャンをグループ先頭から自動で再開します。ADGSPCR.GBRSCN ビットの設定と A/D 変換動作中のトリガ入力時の動作を [表 45.9](#) に示します。

グループ A とグループ B のスキャン動作は、シングルスキャンモードと同じ動作になります。また、ADGSPCR.GBRP ビットを 1 にすると、グループ B のシングルスキャンを連続して実行する動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0] ビットでグループ A のトリガとは異なるグループ B の同期トリガを選択してください。ADGSPCR.GBRP ビットを 1 にする場合は、ADSTRGR.TRSB[5:0] ビットを 3Fh にしてください。

また A/D 変換対象とするチャンネルは、ADANSA0、ADANSA1 レジスタ、ADEXICR.TSSA、OCSA ビットでグループ A のチャンネルを選択し、ADANSB0、ADANSB1 レジスタ、ADEXICR.TSSB、OCSB ビットでグループ A とは異なるグループ B のチャンネルを選択してください。




図 45.25 ADGSPCR.PGS ビット 設定時のフロー

表 45.9 ADGSPCR.GBRSCN ビットの設定による A/D 変換動作制御

A/D 変換動作	トリガ入力	ADGSPCR.GBRSCN = 0	ADGSPCR.GBRSCN = 1
グループAのA/D変換動作中	グループAのトリガ入力	トリガ入力無効	トリガ入力無効
	グループBのトリガ入力	トリガ入力無効	グループAの変換動作終了後に グループBを変換
グループBのA/D変換動作中	グループAのトリガ入力	グループBの変換を中断し グループAの変換を開始	<ul style="list-style-type: none"> グループBの変換を中断し グループAの変換を開始 グループAの変換終了後に グループBの変換を開始
	グループBのトリガ入力	トリガ入力無効	トリガ入力無効

以下に、グループ A にチャンネル 0 を、グループ B にチャンネル 1～3 を選択したグループスキャンモードグループ A 優先制御動作の動作例 (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 時) を示します。

動作は以下のとおりです。

1. グループ B のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択したチャンネル AN_n の n が小さい番号順に A/D 変換を開始します。
2. A/D 変換が完了すると、結果は関連する A/D データレジスタ y (ADDR_y) に格納されます。
3. グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットが 1 を保持しながらグループ B の A/D 変換を中断し、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の n が小さい番号順に A/D 変換を開始します。グループ B の変換が割り込みされたときにまだ A/D 変換が終了していない場合、A/D 変換結果は A/D データレジスタ (ADDR_y) に格納されません。
4. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDR_y) に格納されません。
5. ADC12_i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
6. ADCSR.ADST ビットが 1 を保持しながら、ADANSB0、ADANSB1 レジスタで選択したチャンネル AN_n の n が小さい番号順に、グループ B の A/D 変換を再開します。
7. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDR_y) に格納されません。
8. ADCSR.GBADIE ビットが 1 (グループ B のスキャン終了による ADC12_i_GBADI 割り込み許可) になっていると、ADC12_i_GBADI 割り込み要求が発生します。
9. A/D 変換が終了すると、ADCSR.ADST ビットは自動的にクリアされ、ADC12 は待機状態になります。




図 45.26 グループ A 優先制御の動作例 (1) (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 の場合)

以下では、グループ B 再スキャン動作時に、再度グループ A のトリガが入力された場合の例として、グループ A 優先動作時 (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0) に、グループ A にチャンネル 0 を、グループ B にチャンネル 1 ~ 3 を選択した場合の例を示します。

動作は以下のとおりです。

1. グループ B のトリガ入力によって、ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャンネル ANn の n が小さい番号順に A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
3. グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットが 1 を保持し、グループ B の A/D 変換を中断します。グループ B の変換が割り込みされたときにまだ A/D 変換が終了していない場合、A/D 変換結果は A/D データレジスタ (ADDRy) に格納されません。
4. ADANSA0、ADANSA1 レジスタで選択した、グループ A のチャンネル ANn の n が小さい番号順に、グループ A の A/D 変換を開始します。
5. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
6. ADC12i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
7. ADGSPCR.GBRSCN ビットが 1 の場合は、グループ A の A/D 変換終了時、ADCSR.ADST ビットは 1 に保持され、グループ B が再スキャン動作されます。ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャンネル ANn の n が小さい番号順に、A/D 変換を再度開始します。
8. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
9. 再スキャン起動によるグループ B の A/D 変換中にグループ A のトリガ入力があると、ADCSR.ADST ビットは 1 に保持され、動作中のグループ B の A/D 変換を中断します。
10. ADANSA0、ADANSA1 レジスタで選択した、グループ A のチャンネル ANn の n が小さい番号順に、グループ A の A/D 変換を開始します。
11. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
12. ADC12i_ADI 割り込み要求が発生します (レジスタ設定なし)。
13. ADGSPCR.GBRSCN ビットが 1 の場合は、グループ A の A/D 変換終了時、ADCSR.ADST ビットは 1 に保持され、グループ B が再スキャン動作されます。ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャンネル ANn の n が小さい番号順に、A/D 変換を再度開始します。
14. 再スキャンによるグループ B の A/D 変換中にグループ A のトリガ入力があると、(9) ~ (13) を繰り返し実行します。グループ A のトリガ入力がない場合は、グループ B の A/D 変換が終了すると ADCSR.ADST ビットが自動的にクリアされ、ADC12 は待機状態になります。




図 45.27 グループ A 優先制御の動作例 (2) (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 の場合)

以下では、グループ A の A/D 変換動作中に、グループ B のトリガが入力された場合の再スキャン動作例として、グループ A 優先動作時 (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0) に、グループ A にチャンネル 1 ~ 3 を、グループ B にチャンネル 0 を選択した場合の例を示します。

動作は以下のとおりです。

1. グループ A のトリガ入力によって、ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0、ADANSA1 レジスタで選択した、チャンネル ANn の n が小さい番号順に A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
3. グループ A の A/D 変換動作中に、グループ B のトリガ入力があると、グループ A の A/D 変換終了後に、グループ B の A/D 変換を実行できる状態となります。ただし、グループ A のトリガが連続で入力された場合、グループ B のスキャン動作は、グループ A に打ち消されて実行されません。
4. グループ A の A/D 変換終了後、ADC12i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
5. グループ A の A/D 変換終了時、ADCSR.ADST ビットは 1 に保持され、グループ B が再スキャン動作されます。その後、ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャンネル ANn の n が小さい番号順に、A/D 変換を開始します。
6. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
7. 再スキャン起動によるグループ B のスキャン終了後、ADCSR.GBADIE ビットが 1 (スキャン終了による ADC12i_GBADI 割り込み許可) になっていると、ADC12i_GBADI 割り込み要求が発生します。
8. A/D 変換が終了すると、ADCSR.ADST ビットは自動的にクリアされ、ADC12 は待機状態になります。




図 45.28 グループ A 優先制御の動作例 (3) (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 の場合)

本項では、グループ A にチャンネル 0 を、グループ B にチャンネル 1～3 を選択したときのグループ A 優先制御の動作例 (ADGSPCR.GBRSCN = 0、ADGSPCR.GBRP = 0) を示します。

動作は以下のとおりです。

1. グループ B のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSB0、ADANSB1 レジスタで選択したチャンネル ANn の n が小さい番号順に A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
3. グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットを 1 に保持し、グループ B の A/D 変換を中断します。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の n が小さい番号順に A/D 変換を開始します。
4. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
5. ADC12i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
6. A/D 変換が終了すると、ADCSR.ADST ビットは自動的にクリアされ、ADC12 は待機状態になります。




図 45.29 グループ A 優先制御の動作例 (4) (ADGSPCR.GBRSCN = 0、ADGSPCR.GBRP = 0 の場合)

本項では、グループ A にチャンネル 0 を、グループ B にチャンネル 1～3 を選択したときのグループ A 優先制御の動作例 (ADGSPCR.GBRP = 1) を示します。

動作は以下のとおりです。

1. ADGSPCR.GBRP を 1 にすると、ADCSR.ADST ビットが 1 (A/D 変換開始) になり、ADANSB0、ADANSB1 レジスタで選択したチャンネル AN_n の n が小さい番号順に A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDR_y) に格納されます。
3. グループ B の A/D 変換動作中に、グループ A のトリガ入力があると、ADCSR.ADST ビットを 1 に保持し、グループ B の A/D 変換を中断します。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル AN_n の n が小さい番号順に A/D 変換を開始します。
4. 1 チャンネルの A/D 変換が終了すると、結果は関連する A/D データレジスタ y (ADDR_y) に格納されます。
5. ADC12_i_ADI (i = 0, 1) 割り込み要求が発生します (レジスタ設定なし)。
6. ADCSR.ADST ビットを 1 に保持しながら、ADANSB0、ADANSB1 レジスタで選択した、グループ B のチャンネル AN_n の n が小さい番号順に、グループ B の A/D 変換を再開します。
7. 1 チャンネルの A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDR_y) に格納されます。
8. ADCSR.GBADIE ビットが 1 の場合は、ADC12_i_GBADI 割り込み要求が発生します。
9. ADANSB0、ADANSB1 レジスタで選択したチャンネル AN_n の n が小さい番号順に A/D 変換を開始します。ADGSPCR.GBRP ビットが 1 の状態の間は、(6)～(9)の動作を繰り返します。ADGSPCR.GBRP ビットが 1 になっている間は、ADCSR.ADST ビットを 0 にクリアしないでください。ADGSPCR.GBRP ビットが 1 のときに、A/D 変換を強制停止させるには、[図 45.40](#) に示すソフトウェアによる ADCSR.ADST ビットのクリア手順に従ってください。




図 45.30 グループ A 優先制御の動作例 (5) (ADGSPCR.GBRP = 1 の場合)

45.3.5 コンペア機能 (ウィンドウ A、ウィンドウ B)

45.3.5.1 コンペア機能

コンペア機能は、基準値と A/D 変換結果を比較する機能です。基準値はウィンドウ A およびウィンドウ B それぞれに設定することが可能です。コンペア機能の使用中は、自己診断機能およびダブルトリガモードは使用できません。ウィンドウ A とウィンドウ B の大きな違いとしては、割り込み出力信号の違いと、ウィンドウ B は1つのチャンネルしか選択できないという制限が挙げられます。

本項では、連続スキャンモードとコンペア機能を組み合わせた動作例を示します。

動作は以下のとおりです。

1. ソフトウェア、同期トリガ (ELC)、または非同期トリガで ADCSR.ADST ビットを 1 (A/D 変換開始) にした場合、選択したチャンネル、温度センサ、および内部基準電圧で A/D 変換を開始します。
2. A/D 変換が終了すると、A/D 変換結果は関連する A/D データレジスタ y (ADDRy、ADTSDR、または ADOCDR) に格納されます。ADCMPCR.CMPAE が 1 のとき、ウィンドウ A に対して ADCMPANSRy または ADCMPANSER レジスタのビットを設定すると、A/D 変換結果を、設定した ADCMPDR0/1 レジスタ値と比較します。ADCMPCR.CMPBE が 1 のとき、ウィンドウ B に対して ADCMPBNSR レジスタのビットを設定すると、A/D 変換結果を、ADWINULB/ADWINLLB レジスタの設定値と比較します。
3. 比較した結果、ウィンドウ A が ADCMPLR0/1 または ADCMPLER に設定された条件と一致すると、コンペアウィンドウ A フラグ (ADCMPSR0.CMPSTCHA0n、ADCMPSR1.CMPSTCHA1n、ADCMPSER.CMPSTTSA、または ADCMPSER.CMPSTOCA) が 1 になります。このとき ADCMPCR.CMPAIE ビットが 1 であれば、ADC12i_CMPAI (i = 0, 1) 割り込み要求が発生します。同様に、ウィンドウ B が ADCMPBNSR.CMPLB に設定された条件と一致すると、コンペアウィンドウ B フラグ (ADCMPSR0.CMPSTB) が 1 になります。このとき ADCMPCR.CMPBIE ビットが 1 であれば、ADC12i_CMPBI 割り込み要求が発生します。
4. 選択したすべての A/D 変換および比較が終了すると、スキャンが再開します。
5. ADC12i_CMPAI および ADC12i_CMPBI 割り込みを受け付けると、ADCSR.ADST ビットは 0 (A/D 変換停止) になり、コンペアフラグが 1 であるチャンネルの処理を行います。
6. ウィンドウ A のすべてのコンペアフラグをクリアすると、ADC12i_CMPAI 割り込み要求は取り消されます。同様に、ウィンドウ B のすべてのコンペアフラグをクリアすると、ADC12i_CMPBI 割り込み要求はリセットされます。再度比較を実行するには、A/D 変換を再開してください。




図 45.31 コンペア機能の動作例 (AN000 ~ AN003 を比較)

45.3.5.2 コンペア機能のイベント出力

コンペア機能のイベント出力は、上側基準電圧値と下側基準電圧値をそれぞれウィンドウ A とウィンドウ B に設定し、選択したチャンネルの A/D 変換値を上側/下側基準電圧値と比較します。その後、イベント条件 (A OR B、A AND B、A XOR B) とウィンドウ A およびウィンドウ B の比較結果に従って、ADC12i_WCMPPM および ADC12i_WCMPUM (i = 0, 1) イベントを出力します。

ウィンドウ A で複数のチャンネルを選択し、チャンネルのうち 1 つでも比較条件と一致した場合、ウィンドウ A の比較結果は一致となります。この機能を使用する場合、A/D 変換はシングルスキャンモードで行ってください。ウィンドウ A の場合、AN000 ~ AN007 および AN016 ~ AN020 (ユニット 0)、AN100 ~ AN102、AN105 ~ AN107 および AN116 ~ AN118 (ユニット 1) のチャンネル、内部基準電圧、温度センサ出力を選択できます。

本項では、コンペア機能のイベント出力使用時の設定手順および設定例を示します。

コンペア機能のイベント出力は以下の手順です。

1. ADCSR.ADCS ビットの値が 00b (シングルスキャンモード) であることを確認します。
2. ADCMPANSR0/1 および ADCMPANSER でウィンドウ A のチャンネルを選択します。ADCMPLR0/1 および ADCMPLER レジスタにウィンドウ比較条件を設定します。ADCMPDR0/1 レジスタに上側および下側基準値を設定します。
3. ADCMPBNSR レジスタでウィンドウ B のチャンネルおよび比較条件を選択し、ADWINULB/ADWINLLB レジスタで上側および下側基準値を設定します。
4. ウィンドウ A/B の複合条件、ウィンドウ A/B 動作許可、および割り込み出力許可を ADCMPPCR に設定してください。




図 45.32 コンペア機能のイベント出力使用時の設定例

コンペア機能でウィンドウ A のみを使用するときのイベント出力の使用法の注意点：

- ウィンドウ A および B をどちらも有効 (ADCMPCR.CMPAE = 1、ADCMPCR.CMPBE = 1) にしてください
- ウィンドウ A および B の複合条件を「OR 条件」にしてください (ADCMPCR.CMPAB[1:0] = 00b)
- ウィンドウ B の比較対象チャンネルを「非選択」にしてください (ADCMPCR.CMPCHB[5:0] = 111111b)
- ウィンドウ B の比較条件を、常に不一致を表す「0 < 結果 < 0」に設定してください (ADCMPCR.WCMPPE = 1、ADWINLLB.ADWINLLB[15:0] = ADWINULB.ADWINULB[15:0] = 0000h、および ADCMPBNSR.CMPLB = 1)

コンペア機能のイベント出力動作例を図 45.33 に示します。

シングルスキャンが一度終了するタイミングで、スキャン終了イベント (ADC12i_ADI) を出力します。その後、ADCMPCR.CMPAB[1:0] の設定に従い、1PCLKB 遅れて一致または不一致イベント (ADC12i_WCMPM または ADC12i_WCMPUM) を出力します。

注． 一致イベントと不一致イベントは排他的であるため、2つのイベントを同時に出力することはありません。




図 45.33 コンペア機能のイベント出力動作例 (AN000 ~ AN001 を比較)

注． コンペア機能のイベント出力は、ADCMPCR.CMPAB[1:0] の設定に従い、ウィンドウ A およびウィンドウ B の比較結果の一致／不一致を出力します。ウィンドウ A の比較結果は、ウィンドウ A の比較対象チャンネルの比較結果の論理和です。ウィンドウ A および B の比較結果は、A/D 変換ごとに更新され、シングルスキャンが終了しても保持されます。比較結果をクリアするには、ADCMPCR.CMPAE および ADCMPPCR.CMPBE を 0 にしてください。

45.3.5.3 コンペア機能の制限事項

コンペア機能には以下の制限事項があります。

- コンペア機能は、自己診断機能またはダブルトリガモードと一緒に使用できません。(ADRD、ADDBLDR、ADDBLDRA、およびADDBLDRBではコンペア機能は使用できません)
- 一致/不一致イベント出力を使用する場合はシングルスキャンモードにしてください
- ウィンドウ A に温度センサ出力または内部基準電圧を選択した場合、ウィンドウ B 動作は無効になります
- ウィンドウ B に温度センサ出力または内部基準電圧を選択した場合、ウィンドウ A 動作は無効になります
- ウィンドウ A とウィンドウ B に同じチャンネルを設定することはできません
- 基準電圧値を設定する際は、高電位基準電圧値が低電位基準電圧値以上となるように設定してください

45.3.6 アナログ入力のサンプリング時間とスキャン変換時間

スキャン変換は、ソフトウェア起動、同期トリガ (ELC) による起動および非同期トリガ (ADTRGn) による起動が選択できます。スキャン変換開始遅延時間 (t_D) の経過後に、チャンネル専用サンプル&ホールド回路処理、断線検出アシスト処理、自己診断変換処理をすべて行い、その後 A/D 変換処理が開始されます。

図 45.34 に、ソフトウェアトリガと同期トリガ (ELC) 起動によるスキャン変換を行う場合のタイミングを示します。また、図 45.35 に、非同期トリガ (ADTRGn) 起動によるスキャン変換を行う場合のタイミングを示します。スキャン変換時間 (t_{SCAN}) は、スキャン変換開始遅延 (t_D)、チャンネル専用サンプル&ホールド回路処理時間 (t_{SPLSH}) (注 1)、断線検出アシスト処理時間 (t_{DIS}) (注 2)、自己診断変換時間 (t_{DIAG}) (注 3)、A/D 変換処理時間 (t_{CONV} および t_{DSD})、チャンネル専用サンプル&ホールド回路終了処理時間 (t_{SHED}) (注 4)、スキャン変換終了遅延 (t_{ED}) を含めた時間となります。

A/D 変換処理時間 (t_{CONV}) は、入力サンプリング時間 (t_{SPL})、逐次変換時間 (t_{SAM}) を合わせた時間となります。サンプリング時間 (t_{SPL}) は、ADC12 内のサンプル&ホールド回路に電荷を充電するための時間です。アナログ入力の信号源インピーダンスが高くサンプリング時間が不足する場合や、A/D 変換クロック (ADCLK) が低速の場合には、ADSSTR レジスタでサンプリング時間を調整することが可能です。

逐次変換時間 (t_{SAM}) は、12 ビット精度選択時で 13 ステート (ADCLK)、10 ビット精度選択時で 11 ステート (ADCLK)、8 ビット精度選択時で 9 ステート (ADCLK) となります。

選択チャンネル数が n のシングルスキャンのスキャン変換時間 (t_{SCAN}) は、次のように表されます。

$$t_{SCAN} = t_D + t_{SPLSH} + (t_{DIS} \times n) + t_{DIAG} + (t_{CONV} \times n) \text{ (注 5)} + t_{ED}$$

連続スキャンの 1 サイクル目は、シングルスキャンの t_{SCAN} から t_{ED} を省き t_{SHED} を加えた時間です。連続スキャンの 2 サイクル目以降は、 $t_{SPLSH} + (t_{DIS} \times n) + t_{DIAG} + t_{DSD} + (t_{CONV} \times n)$ (注 5) + t_{SHED} 固定となります。

- 注 1. チャンネル専用サンプル&ホールド回路を使用しない場合は、 $t_{SPLSH} = 0$ となります。
- 注 2. 断線検出アシストを設定しない場合は、 $t_{DIS} = 0$ となります。
- 注 3. 自己診断機能を使用しない場合は、 $t_{DIAG} = 0$ 、 $t_{DSD} = 0$ となります。
- 注 4. チャンネル専用サンプル&ホールド回路を使用しない場合は、 $t_{SHED} = 0$ となります。シングルスキャンモード時とグループスキャンモード時、 t_{SHED} はスキャン変換終了遅延 (t_{ED}) に含まれます。
- 注 5. 選択したすべてのチャンネルの入力サンプリング時間 (t_{SPL}) が同じである場合、この要素は $t_{CONV} \times n$ になります。チャンネルごとに異なるサンプリング時間の場合、この要素は選択したチャンネルごとに設定した t_{SPL} と t_{SAM} の和となります。

表 45.10 スキャン変換時間 (ADCLKとPCLKBのサイクル数)

項目	シンボル	種別/条件			単位		
		同期トリガ (注4)	非同期トリガ	ソフトウェアトリガ			
スキャン開始処理時間 (注1) (注2)	t_D	グループA優先制御動作によるグループAのA/D変換	グループB中断あり (グループAのA/D変換要因によってグループBを停止させた後、グループAを起動)	3PCLKB + 6ADCLK 5PCLKB + 3ADCLK (注5)	-	-	サイクル
		グループB中断なし (グループAのA/D変換要因によって起動)	2PCLKB + 4ADCLK	-	-		
	自己診断有効時のA/D変換	自己診断変換開始時	2PCLKB + 6ADCLK	4PCLKB + 6ADCLK	6ADCLK		
	上記以外		2PCLKB + 4ADCLK	2PCLKB + 4ADCLK	4ADCLK		
チャンネル専用サンプル&ホールド処理時間 (注1)	サンプリング時間	t_{SPLSH}	t_{SH}	常時サンプリング無効時 : ADSHCR.SSTSH[7:0]設定値 (初期値 18h) × ADCLK 常時サンプリング有効時 : 0			
	サンプリング-A/D変換の待機時間		t_W	12ADCLK			
断線検出アシスト処理時間		t_{DIS}	ADNDIS[3:0]設定値 (初期値 0h) × ADCLK				
自己診断変換処理時間 (注1)	サンプリング時間	t_{DIAG}	t_{SPL}	ADSSTR00設定値 (初期値 0Bh) × ADCLK (注3)	-	-	
	逐次変換時間	12ビット変換精度	t_{SAM}	15ADCLK	-	-	
				13ADCLK	-	-	
				11ADCLK	-	-	
	自己診断変換終了からアナログチャンネルサンプリング開始までの待機時間		t_{DED}	2ADCLK			
連続スキャンモードでの最後のチャンネル変換終了から自己診断サンプリング開始までの待機時間		t_{DSD}	2ADCLK				
A/D変換処理時間 (注1)	サンプリング時間	t_{CONV}	t_{SPL}	ADSSTRn (n = 00 ~ 07, L, T, O) 設定値 (初期値 0Bh) × ADCLK + 0.5ADCLK			
	逐次変換時間		t_{SAM}	13ADCLK			
				11ADCLK			
				9ADCLK			
チャンネル専用サンプル&ホールド終了処理時間		t_{SHED}	2ADCLK				
スキャン終了処理時間 (注1)		t_{ED}	1PCLKB + 3ADCLK 2PCLKB + 3ADCLK (注5)				

- 注 1. t_D , t_{SPLSH} , t_{DIAG} , t_{CONV} , t_{ED} の各タイミングについては、図 45.34 および図 45.35 を参照してください。
- 注 2. ソフトウェア書き込み、またはトリガ入力から A/D 変換開始までの最大時間です。
- 注 3. サンプリング時間は電気的特性を満たすように設定してください。
- 注 4. タイマ出力からトリガ入力までの経路で使われる時間は含みません。
- 注 5. ADCLK が PCLKB より速い場合 (PCLKB : ADCLK の分周比 = 1 : 2 または 1 : 4)、スキャン処理時間は変化します。




図 45.34 スキャン変換のタイミング (ソフトウェア起動または同期トリガ入力 (ELC) 起動の場合)




図 45.35 スキャン変換のタイミング (非同期トリガ入力 (ADTRG0) 起動の場合)

45.3.7 A/D データレジスタの自動クリア機能の使用例

A/D 変換値加算／平均モードは、選択したチャンネルのアナログ入力、温度センサ出力、および内部基準電圧のいずれかの A/D 変換の選択時に使用できます。

ADCER.ACE ビットを 1 にすることにより、CPU、DTC、または DMAC によってデータレジスタ (ADDRy、ADDRD、ADDBLDR、ADDBLDRB、ADDBLDRB、ADTSDR、および ADOCDR) を読み出す際、自動的にこれらのレジスタを 0000h にクリアできます。この機能を使用することで、これらのデータレジスタの未更新障害を検出することが可能です。以下に、ADDRy レジスタの自動クリア機能が無効時と有効時の例をそれぞれ示します。

- ADCER.ACE ビットが 0 (自動クリア禁止) の場合、および A/D 変換結果 (0222h) が何らかの原因で ADDRy レジスタに書き込みされなかったとき、ADDRy レジスタの値は古いデータ (0111h) を保持します。さらに A/D スキャン終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合、古いデータ (0111h) が汎用レジスタに保存できます。ただし、未更新のチェックを行う場合、古いデータを SRAM または汎用レジスタに逐一保持しながらチェックを行う必要があります。
- ADCER.ACE ビットが 1 (自動クリア許可) の場合には、ADDRy = 0111h が CPU、DTC、または DMAC によって読み出された場合、ADDRy レジスタは自動的に 0000h にクリアされます。次に、A/D 変換結果 (0222h) が ADDRy レジスタに何らかの原因で転送できなかったとき、クリアされたデータ (0000h) が ADDRy レジスタ値として残ります。ここで A/D スキャン終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合、0000h が汎用レジスタに保持されます。読み出されたデータ値が 0000h であることをチェックすることで、ADDRy レジスタの未更新障害があったことを判断できます。

45.3.8 A/D 変換値加算／平均モード

A/D 変換値加算モードは、同じチャンネルを 1、2、3、4、または 16 (注 1) 回連続で A/D 変換し、その変換値の合計をデータレジスタに保持します。A/D 変換値平均モードは、同じチャンネルを 2 回または 4 回連続で A/D 変換し、その変換値の平均をデータレジスタに保持します。この結果の平均値を使用することで、ノイズ成分によっては A/D 変換精度が良くなります。ただし、A/D 変換精度が必ず向上することを保証する機能ではありません。

A/D 変換値加算／平均モードは、チャンネル選択アナログ入力 A/D 変換、温度センサ出力 A/D 変換、内部基準電圧 A/D 変換に使用できます。

注 1. 加算回数は 12 ビット精度選択している場合のみ 16 回に設定できます。

45.3.9 断線検出アシスト機能

A/D変換開始前に、サンプリング容量の電荷を所定の状態（ユニット0はVREFH0またはVREFL0、ユニット1はVREFHまたはVREFL）に固定する機能をADC12は内蔵しています。この機能により、アナログ入力に接続した配線の断線検出が可能になります。

チャンネル専用サンプル&ホールド回路の断線検出アシスト機能を使用する場合、ADSHMSR.SHMDビットを0にしてください（「常時サンプリング機能は無効」を選択してください）。

以下の機能のいずれかを使用する場合、断線検出アシスト機能は無効にしてください。

- 温度センサ
- 内部基準電圧
- A/D自己診断

図45.36に断線検出アシスト機能を使用した場合のA/D変換動作図を示します。図45.37にプリチャージを選択した場合の断線検出例を示します。図45.38にディスチャージを選択した場合の断線検出例を示します。





図 45.36 断線検出アシスト機能を使用した場合のA/D変換動作



注 1. 断線時の変換結果は外付け回路によって変わりますので、十分な評価の上で変換結果を使用してください。

図 45.37 プリチャージを選択した場合の断線検出例




図 45.38 ディスチャージを選択した場合の断線検出例

45.3.10 非同期トリガによる A/D 変換の開始

非同期トリガの入力により A/D 変換を開始することが可能です。非同期トリガを使用して A/D 変換を開始する場合は、まず PmnPFS レジスタで端子機能を設定し、次に、A/D 変換開始トリガ選択ビット (ADSTRGR.TRSA[5:0]) を 000000b にしてから、非同期トリガ (ADTRGn 端子) に High を入力した後、ADCSR.TRGE ビットと ADCSR.EXTRG ビットをどちらも 1 にしてください。図 45.39 に非同期トリガ入力タイミングを示します。

非同期トリガは、グループスキャンモードで使用するグループ B の A/D 変換開始トリガ選択ビット (ADSTRGR.TRSB[5:0]) では選択できません。端子機能の設定については、「20. I/O ポート」を参照してください。




図 45.39 非同期トリガ入力タイミング

45.3.11 周辺モジュールからの同期トリガによる A/D 変換の開始

A/D 変換は同期トリガ (ELC) によって開始できます。同期トリガで A/D 変換を開始するには、ADCSR.TRGE ビットを 1 にし、ADCSR.EXTRG ビットを 0 にクリアして、ADSTRGR.TRSA[5:0] ビットおよび ADSTRGR.TRSB[5:0] ビットで該当の要因を選択してください。

45.4 割り込み要因と DTC/DMAC 転送要求

45.4.1 割り込み要求

ADC12 は、CPU へのスキャン終了割り込み要求である ADC12i_ADI (i=0, 1)、ADC12i_GBADI を発生させることができます。また、比較条件成立で、CPU への ADC12i_CMPAI および ADC12i_CMPBI 割り込みを発生させます。

ADC12i_ADI 割り込みは常時発生します。ADC12i_GBADI 割り込みは、ADCSR.GBADIE ビットを 1 にすることで発生させることができます。同様に、ADC12i_CMPAI および ADC12i_CMPBI 割り込みは ADCMPCR.CMPAIE ビットおよび ADCMPCR.CMPBIE ビットを 1 にすることで発生させることができます。

また、ADC12i_ADI または ADC12i_GBADI 割り込み発生時、ADC12i_WCMPPM または ADC12i_WCMPUM イベント発生時に DTC または DMAC を起動できます。これらの割り込みまたはイベントで変換されたデータの読み出しを DTC または DMAC で行うと、連続変換がソフトウェアの負担なく実現できます。

DTC の設定の詳細は「18. データトランスファコントローラ (DTC)」を、DMAC の設定の詳細は「17. DMA コントローラ (DMAC)」を参照してください。

表 45.11 に、ADC12 で使用可能な割り込み要因および ELC イベントを示します。

表 45.11 ADC12のイベント一覧 (1/2)

○：使用可能 x：使用不可

動作		割り込み要求/ELCイベント			割り込み要求	DTC/DMAC 起動	ELC イベント要求	機能
スキャンモード	ダブルトリガモード	コンペア機能ウィンドウ A/B	ユニット0	ユニット1				
シングル スキャン モード	非選択	非選択	ADC120_ADI	ADC121_ADI	○	○	○	シングルスキャンの最後にADC12i_ADI発生
		選択	ADC120_ADI	ADC121_ADI	○	○	○	シングルスキャンの最後にADC12i_ADI発生
			ADC120_CMPAI	ADC121_CMPAI	○	x	x	ウィンドウAの比較条件一致でADC12i_CMPAI発生
			ADC120_CMPBI	ADC121_CMPBI	○	x	x	ウィンドウBの比較条件一致でADC12i_CMPBI発生
			ADC120_WCMPPM	ADC121_WCMPPM	x	○	○	ウィンドウA/Bコンペア機能の条件一致でADC12i_WCMPPM発生
	ADC120_WCMPUM	ADC121_WCMPUM	x	○	○	ウィンドウA/Bコンペア機能の条件不一致でADC12i_WCMPUM発生		
選択	非選択	ADC120_ADI	ADC121_ADI	○	○	○	偶数回数のスキャン終了時にADC12i_ADI発生	
連続 スキャン モード	非選択	非選択	ADC120_ADI	ADC121_ADI	○	○	○	選択したすべてのチャンネルのスキャン終了時にADC12i_ADI発生
		選択	ADC120_CMPAI	ADC121_CMPAI	○	x	x	ウィンドウAの比較条件一致でADC12i_CMPAI発生
		ADC120_CMPBI	ADC121_CMPBI	○	x	x	ウィンドウBの比較条件一致でADC12i_CMPBI発生	

表 45.11 ADC12のイベント一覧 (2/2)

○ : 使用可能 x : 使用不可

動作		割り込み要求/ELCイベント			割り込み要求	DTC/DMAC起動	ELCイベント要求	機能
スキャンモード	ダブルトリガモード	コンペア機能ウィンドウA/B	ユニット0	ユニット1				
グループスキャンモード	非選択	非選択	ADC120_ADI	ADC121_ADI	○	○	○	グループAのスキャン終了時にADC12i_ADI発生
			ADC120_GBADI	ADC121_GBADI	○	○	x	グループBのスキャン終了時にグループB用のADC12i_GBADI発生
		選択	ADC120_ADI	ADC121_ADI	○	○	○	グループAのスキャン終了時にADC12i_ADI発生
			ADC120_GBADI	ADC121_GBADI	○	○	x	グループBのスキャン終了時にグループB用のADC12i_GBADI発生
			ADC120_CMPAI	ADC121_CMPAI	○	x	x	ウィンドウAの比較条件一致でADC12i_CMPAI発生
			ADC120_CMPBI	ADC121_CMPBI	○	x	x	ウィンドウBの比較条件一致でADC12i_CMPBI発生
	選択	非選択	ADC120_ADI	ADC121_ADI	○	○	○	偶数回数のグループAのスキャン終了時にADC12i_ADI発生
			ADC120_GBADI	ADC121_GBADI	○	○	x	グループBのスキャン終了時にグループB用のADC12i_GBADI発生

注. i = 0 : ユニット0、i = 1 : ユニット1

45.5 イベントリンク機能

45.5.1 ELC へのイベント出力

ELC は、ADC12i_ADI 割り込み要求信号をイベント信号として使用し、事前設定モジュールに対してリンク動作が可能です。ADC12i_GBADI 割り込みおよび ADC12i_CMPAI/ADC12i_CMPBI 割り込みをイベント信号として使用することはできません。詳細は、[表 45.11](#) を参照してください。

45.5.2 ELC からのイベントによる ADC12 の動作

ADC12 は、以下のように、ELC の ELSRn 設定で指定した事前設定イベントによって A/D 変換を開始できます。

- ELC.ELSR8 レジスタで ELC_AD00 (ユニット 0) 信号を選択する
- ELC.ELSR9 レジスタで ELC_AD01 (ユニット 0) 信号を選択する
- ELC.ELSR10 レジスタで ELC_AD10 (ユニット 1) 信号を選択する
- ELC.ELSR11 レジスタで ELC_AD11 (ユニット 1) 信号を選択する

A/D 変換中に ELC_ADi0 または ELC_ADi1 イベントが発生した場合、そのイベントは無効となります。

45.6 使用上の注意事項

45.6.1 データレジスタの読み出しに関する制限

以下のレジスタの読み出しは、ハーフワード単位で行ってください。

- A/D データレジスタ
- A/D データ 2 重化レジスタ
- A/D データ 2 重化レジスタ A
- A/D データ 2 重化レジスタ B
- A/D 温度センサデータレジスタ
- A/D 内部基準電圧レジスタ
- A/D 自己診断データレジスタ

バイト単位で上位バイトと下位バイトの2回に分けてレジスタを読み出すと、1回目に読み出したA/D変換値と2回目に読み出したA/D変換値が一致しないことがあります。これを避けるため、バイト単位のデータレジスタの読み出しは行わないでください。

45.6.2 A/D 変換停止時の注意事項

A/D 変換開始条件に非同期トリガまたは同期トリガを選択している場合、A/D 変換を停止させるためには、[図 45.40](#) のフローチャートの手順に従ってください。




図 45.40 ソフトウェアによる ADCSR.ADST ビットのクリア手順

45.6.3 A/D 変換強制停止と再開時の動作タイミング

ADC12 の停止状態のアナログ部を ADCSR.ADST ビットへの 1 書き込み時に再開するには、ADCLK で最大 6 クロックの時間を必要とします。ADC12 の動作中のアナログ部を ADCSR.ADST ビットへの 0 書き込み時に強制終了するには、ADCLK で最大 2 クロックの時間を必要とします。

45.6.4 スキャン終了割り込み処理の制限

トリガ起動による同一アナログ入力のスキャンを2回行う場合などで、1回目のスキャン終了割り込み発生から、2回目のスキャンによる最初のアナログ入力のA/D変換が終了するまでに、CPUがA/D変換データを読み出し終わっていなければ、1回目のA/D変換データが2回目のA/D変換データで上書きされます。

45.6.5 モジュールストップ機能の設定

モジュールストップコントロールレジスタによって、ADC12の動作を禁止/許可することが可能です。ADC12は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップ状態を解除した後は、1 μ s以上待つてからA/D変換を開始してください。詳細は、11.4 **モジュールストップ機能**を参照してください。

45.6.6 低消費電力状態への遷移に関する注意事項

モジュールストップ状態やソフトウェアスタンバイモードへ遷移する場合は、事前にA/D変換を停止させてください。A/D変換を停止させる際は、ADCSR.ADSTビットを0にした後、ADC12のアナログ部が停止するまでの時間を確保する必要があります。

この時間を確保するため、[図 45.40](#)に示す、ソフトウェアによるADCSR.ADSTビットのクリア手順に従ってください。その後、ADCLKの2クロック期間待った後、モジュールストップ状態やソフトウェアスタンバイモードへ遷移させてください。

45.6.7 断線検出アシスト機能使用時の絶対精度誤差

断線検出アシスト機能を使用する場合、ADC12の絶対精度誤差が生じます。この誤差は、アナログ入力端子にプルアップ/プルダウン抵抗 (R_p) と信号源抵抗 (R_s) の抵抗分圧分の誤差電圧が入力されるために生じます。絶対精度の誤差は下式で表されます。

$$\text{最大絶対精度誤差 (LSB)} = (2^{\text{分解能}} - 1) \times R_s / (R_s + R_p), (\text{分解能} = 12, 10, 8)$$

断線検出アシスト機能は、十分な評価の上、使用してください。

45.6.8 動作モードおよびステータスビット

自己診断の電圧値、ダブルトリガモードでの1回目または2回目のスキャンの判定、およびコンペア機能のステータスマニタビットは、それぞれ必要に応じて初期化または再設定を行います。

- 自己診断の電圧値は、ADCER.DIAGLDを1にしてからADCER.DIAGVAL[1:0]で選択することが可能です
- ダブルトリガモードは、ADCSR.DBLEを0から1にした後、1回目のスキャンとして動作します
- コンペア機能のステータスマニタビット (MONCMPA、MONCMPB、およびMONCOMB) は、ADCMPCR.CMPAEおよびADCMPCR.CMPBEビットを0にクリアした後、初期化されます
- 常時サンプリング機能 (ADSHMSR.SHMD = 1) は、ADSHMSR.SHMDを0にした後、初期化されます。常時サンプリング機能を再び使用する場合 (ADSHMSR.SHMDを1にする場合)、ADCLKで1サイクル以上待機する必要があります

45.6.9 ボード設計に関する注意事項

デジタル回路とアナログ回路の間はできるだけ離れるように、ボードを設計してください。

また、デジタル信号線とアナログ信号線は、交差させたり互いに近づけたりしないでください。これらのルールに従わないと、アナログ信号にノイズが発生し、A/D変換精度に影響を及ぼします。アナログ入力端子 (AN000 ~ AN007, AN016 ~ AN020, AN100 ~ AN102, AN105 ~ AN107, および AN116 ~ AN118)、基準電源端子 (VREFH0/VREFH)、基準グランド端子 (VREFL0/VREFL)、およびアナログ電源 (AVCC0) は、アナロググランド (AVSS0) を使用したデジタル回路と離すようにしてください。アナロググランド (AVSS0) は、ボード上の安定したデジタルグランド (VSS) に接続してください (単一グランドプレーン接続)。

45.6.10 ノイズ対策時の制約

過剰電圧などの異常電圧によってアナログ入力端子 (AN000 ~ AN007, AN016 ~ AN020, AN100 ~ AN102, AN105 ~ AN107 および AN116 ~ AN118) が破壊されないようにするため、AVCC0 と AVSS0 間、VREFH0 と VREFL0 間、および VREFH と VREFL 間にコンデンサを設置してください。また、アナログ入力端子 (AN000 ~ AN007, AN016 ~ AN020, AN100 ~ AN102, AN105 ~ N107 および AN116 ~ AN118) を保護するため、[図 45.41](#) に示すように保護回路を接続してください。




図 45.41 アナログ入力用保護回路例

45.6.11 ADC12 入力使用時のポート設定

高精度チャネルを使用する場合は、ポート 0 をデジタル出力ポートとして使用しないでください。通常精度チャネルを使用している場合は、A/D アナログ入力とデジタル出力に同じポートは使用しないことを推奨します。A/D アナログ入力としても使用しているデジタル出力を出力信号用に使用する場合は、A/D 変換を複数回実行し、最大値と最小値を除いた平均をとるなどの対策を行ってください。

45.6.12 ADC12 (ユニット 0 およびユニット 1) と ACMPHS の関係

表 45.12 に示す A/D 変換対象の場合、ユニット 0 およびユニット 1 は同時に A/D 変換を行うことができません。

表 45.12 相互排他的関係にある A/D 変換対象

A/D 変換対象	
ユニット 0	ユニット 1
温度センサ	
内部基準電圧	
AN005/DA0	AN105/DA0
AN006/DA1	AN106/DA1

表 45.13 に示す A/D 変換対象は、A/D 変換中に ACMPHS 入力として選択しないでください。これらの端子は ADC12 と ACMPHS との兼用端子であるためです。

表 45.13 A/D 変換中に選択できない ACMPHS 端子一覧

ユニット 0	A/D 変換対象	
	ユニット 1	ACMPHS
AN000	-	ACMPHS0.IVCMP2
AN001	-	ACMPHS1.IVCMP2
AN002	-	ACMPHS2.IVCMP2
AN005/DA0	-	ACMPHS0 ~ ACMPHS5.IVREF3
AN006/DA1	-	ACMPHS0 ~ ACMPHS5.IVCMP1
AN016	-	ACMPHS0 ~ ACMPHS5.IVREF0
AN017	-	ACMPHS0 ~ ACMPHS5.IVCMP0
内部基準電圧	-	ACMPHS0 ~ ACMPHS5.IVREF2
-	AN100	ACMPHS3.IVCMP2
-	AN101	ACMPHS4.IVCMP2
-	AN102	ACMPHS5.IVCMP2
-	AN105/DA0	ACMPHS0 ~ ACMPHS5.IVREF3
-	AN106/DA1	ACMPHS0 ~ ACMPHS5.IVCMP1
-	AN116	ACMPHS0 ~ ACMPHS5.IVREF1
-	内部基準電圧	ACMPHS0 ~ ACMPHS5.IVREF2

46. 12ビットD/Aコンバータ (DAC12)

46.1 概要

本MCUは、出力アンプ付きの12ビットD/Aコンバータ(DAC12)を内蔵しています。表46.1にDAC12の仕様を、図46.1にそのブロック図を、表46.2に入出力端子を示します。

表 46.1 DAC12の仕様

項目	内容
分解能	12ビット
出力チャンネル	2チャンネル
アナログモジュール間の干渉低減	D/A変換とA/D変換の干渉を最小化するための対策 ・ADC12(ユニット1)が出力するADC12同期D/A変換許可入力信号により、D/A変換データの更新タイミングを制御する ・DAC12のインラッシュカレント発生タイミングを許可信号で制御し、干渉によるA/D変換精度の劣化を低減する
モジュールストップ機能	モジュールストップ状態を設定して消費電力を削減可能
イベントリンク機能(入力)	イベント信号の入力により、DA0およびDA1変換の開始が可能
D/A出力アンプ制御機能	出力アンプ(アンプスルー制御およびアンプバイアス制御)の使用/不使用を制御




図 46.1 DAC12のブロック図


表 46.2 DAC12の入出力端子

端子名	入出力	機能
AVCC0	入力	ADC12、DAC12、TSN、およびコンパレータ用のアナログ電源端子 これらのモジュールを使用しない場合は、VCCに接続してください
AVSS0	入力	ADC12、DAC12、TSN、およびコンパレータ用のアナロググランド端子 これらのモジュールを使用しない場合は、VSSに接続してください
VREFH	入力	ADC12 (ユニット1) とDAC12のアナログ基準電源端子
VREFL	入力	ADC12 (ユニット1) とDAC12のアナログ基準グランド端子
DA0	出力	チャンネル0のアナログ出力端子
DA1	出力	チャンネル1のアナログ出力端子

46.2 レジスタの説明

46.2.1 D/A データレジスタ m (DADRm) (m = 0, 1)

アドレス [DAC12.DADR0 4005 E000h](#), [DAC12.DADR1 4005 E002h](#)



DADRm レジスタは、D/A 変換を行うデータを格納するための 16 ビットの読み出し/書き込みレジスタです。アナログ出力を許可すると、DADRm レジスタの値が変換されアナログ出力端子に出力されます。

12 ビットデータを左詰めにするか右詰めにするかは、DADPR.DPSEL ビットで設定できます。右詰め形式 (DADPR.DPSEL = 0) では、下位 12 ビット ([11:0]) が有効です。左詰め形式 (DADPR.DPSEL = 1) では、上位 12 ビット ([15:4]) が有効です。

出力アンプの使用方法については、[46.6.5 出力アンプ使用時の初期設定手順](#)を参照してください。

46.2.2 D/A コントロールレジスタ (DACR)

アドレス DAC12.DACR 4005 E004h

	b7	b6	b5	b4	b3	b2	b1	b0
	DAOE1	DAOE0	DAE	—	—	—	—	—
リセット後の値	0	0	0	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b4-b0	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b5	DAE	D/A許可 (注1)	0: チャンネル0とチャンネル1のD/A変換を個別制御 1: チャンネル0とチャンネル1のD/A変換を一括制御	R/W
b6	DAOE0	D/A出力許可0	0: チャンネル0のD/A変換とアナログ出力 (DA0) を禁止 1: チャンネル0のD/A変換とアナログ出力 (DA0) を許可	R/W
b7	DAOE1	D/A出力許可1	0: チャンネル1のD/A変換とアナログ出力 (DA1) を禁止 1: チャンネル1のD/A変換とアナログ出力 (DA1) を許可	R/W

注1. 変換結果の出力を制御する DAOE_i ビット (i=0, 1) との組み合わせで D/A 変換とアナログ出力を制御します。詳細は、表 46.3 を参照してください。

表 46.3 D/A 変換の制御

b5	b7	b6	機能
DAE	DAOE1	DAOE0	
0	0	0	D/A変換とアナログ出力 (DA0, DA1) (注1) を禁止
		1	<ul style="list-style-type: none"> チャンネル0のD/A変換を許可、チャンネル1のD/A変換を禁止 チャンネル0のアナログ出力 (DA0) を許可、チャンネル1のアナログ出力 (DA1) (注1) を禁止
	1	0	<ul style="list-style-type: none"> チャンネル0のD/A変換を禁止、チャンネル1のD/A変換を許可 チャンネル0のアナログ出力 (DA0) (注1) を禁止、チャンネル1のアナログ出力 (DA1) を許可
		1	<ul style="list-style-type: none"> チャンネル0とチャンネル1のD/A変換を許可 チャンネル0とチャンネル1のアナログ出力 (DA0, DA1) を許可
1	x	x	<ul style="list-style-type: none"> チャンネル0とチャンネル1のD/A変換を許可 チャンネル0とチャンネル1のアナログ出力 (DA0, DA1) を一括して許可

x: Don't care

注1. アナログ出力禁止時、アナログ出力信号は Hi-Z 状態になります。

DACR レジスタは、DAADSCR.DAADST ビットが 1 (D/A 変換と A/D 変換の干渉低減が有効) の状態で、ADC12 が停止中の場合のみ設定してください。DACR を設定するときは、ADC12 トリガで ADC12 を確実に停止させるために、ADCSR.ADST ビットが 0、かつソフトウェアトリガを選択した状態でのみ行ってください。本 MCU でサポートされる ADC12 はユニット 1 のみです。

DAE ビット (D/A 許可)

DAE ビット、DAOE_i ビット (i=0, 1) および DAAMPCR.DAAMP_i ビット (i=0, 1) の組み合わせで、D/A 変換、アンプ動作、およびアナログ出力を制御します。表 46.4 を参照してください。

D/A 変換と A/D 変換の干渉防止が有効 (DAADSCR.DAADST=1) のときは、ADC12 (ユニット 1) の ADCSR.ADST ビットを 0 にしてください。このとき、ADC12 (ユニット 1) を確実に停止させるため、ADC12 (ユニット 1) のトリガ選択をソフトウェアトリガに設定してください。

DAOE_i ビット (D/A 出力許可 i)

DAE ビット、DAOE_i ビット (i=0, 1)、および DAAMPCR.DAAMP_i ビット (i=0, 1) の組み合わせで、D/A 変換、アンプ動作、およびアナログ出力を制御します。表 46.4 を参照してください。

DAOE_i ビット ($i=0, 1$) が 0 で DAE ビットも 0 のとき、チャンネル i ($i=0, 1$) の D/A 変換は行われず、変換結果も出力されません。

D/A 変換と A/D 変換の干渉防止が有効 (DAADSCR.DAADST=1) のときは、ADC12 (ユニット 1) の ADCSR.ADST ビットが 0 の状態で DAOE_i ビットを設定してください。このとき、ADC12 (ユニット 1) を確実に停止させるため、ADC12 (ユニット 1) のトリガ選択をソフトウェアトリガに設定してください。

イベントリンク機能を使用して、DAOE_i ビットを 1 にできます。ELC の ELSR12 レジスタで設定されたイベント (ELC_DA0 イベント) が発生すると、DAOE0 ビットが 1 になり、D/A 変換結果の出力を開始します。ELC の ELSR13 レジスタで設定されたイベント (ELC_DA1 イベント) が発生すると、DAOE1 ビットが 1 になり、D/A 変換結果の出力を開始します。

表 46.4 D/A 変換とアナログ出力制御

DACR		DAAMPCR	チャンネル <i>i</i> の動作	チャンネル <i>i</i> アンプ動作	チャンネル <i>i</i> アナログ出力
DAE	DAOE _i	DAAMP _i			
0	0	0	停止	停止	Hi-Z
		1	停止	停止	Hi-Z
	1	0	動作	停止	アンプスルー
		1	動作	動作	アンプ出力
1	0	0	動作	停止	アンプスルー
		1	動作	動作	アンプ出力
	1	0	動作	停止	アンプスルー
		1	動作	動作	アンプ出力

$i = 0, 1$

46.2.3 DADR_m フォーマット選択レジスタ (DADPR)

アドレス DAC12.DADPR 4005 E005h

b7	b6	b5	b4	b3	b2	b1	b0
DPSEL	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	DPSEL	DADR _m フォーマット選択	0: 右詰め 1: 左詰め	R/W

46.2.4 D/A A/D 同期スタートコントロールレジスタ (DAADSCR)

アドレス DAC12.DAADSCR 4005 E006h

	b7	b6	b5	b4	b3	b2	b1	b0
	DAADST	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b6-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	DAADST	D/A A/D 同期変換	0 : DAC12の動作はADC12 (ユニット1) の動作と同期しない (D/A変換とA/D変換の干渉防止が無効) 1 : DAC12の動作はADC12 (ユニット1) の動作と同期する (D/A変換とA/D変換の干渉防止が有効)	R/W

DAADSCR レジスタは、D/A 変換と A/D 変換の干渉を最小化するために、D/A 変換の開始タイミングを ADC12 同期 D/A 変換許可入力信号に同期させることができます。

このレジスタの設定は、ADC12 (ユニット1) が停止中のとき (ADC12 (ユニット1) のトリガ選択をソフトウェアトリガにした後、ADCSR.ADST ビットが0のとき) のみ行ってください。

DAADST ビットを1にする前に、ADC12 の対象ユニットをユニット1に設定してください。

DAADUSR レジスタの b1 を1にして、ユニット1を選択してください。本MCUでサポートされるADC12はユニット1のみです。

DAADST ビット (D/A A/D 同期変換)

DAADST ビットを0にすると、DADRm レジスタの値を随時 D/A 変換します。DAADST ビットを1にすると、ADC12 (ユニット1) からの ADC12 同期 D/A 変換許可入力信号に同期して D/A 変換が行われます。本ビットを設定した場合、DADRm レジスタの値を書き換えても、ADC12 (ユニット1) の A/D 変換が終了するまで D/A 変換は行われません。

DAADST ビットの設定は ADCSR.ADST ビットが0のときに行ってください。このとき、ADC12 (ユニット1) を確実に停止させるため、ADC12 (ユニット1) のトリガ選択をソフトウェアトリガに設定してください。また、DAADST ビットを1にする前に、DAADUSR レジスタの b1 を1にしてください。

なお、DAADST ビットを1にした場合は、イベントリンク機能は使用できません。ELC の ELSR12 および ELSR13 レジスタでイベントリンク機能を停止に設定してください。DAADST ビットの設定は、DAC12 のチャンネル0およびチャンネル1に共通です。

46.2.5 D/A 出力アンプコントロールレジスタ (DAAMPCR)

アドレス DAC12.DAAMPCR 4005 E008h

	b7	b6	b5	b4	b3	b2	b1	b0
	DAAMP1	DAAMP0	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	DAAMP0	アンプ制御0	0 : チャネル0の出力アンプを使用しない 1 : チャネル0の出力アンプを使用する	R/W
b7	DAAMP1	アンプ制御1	0 : チャネル1の出力アンプを使用しない 1 : チャネル1の出力アンプを使用する	R/W

DAAMPCR レジスタは、D/A 出力に対してアンプを使用するか、使用せずにスルー出力するかを選択します。

DAAMP0 ビット (アンプ制御0)

DAAMP0 ビットを0にすると、チャネル0のD/A出力に対してアンプを介さずにアナログ値を出力します。DAAMP0 ビットを1にすると、チャネル0のD/A出力に対してアンプを介してアナログ値を出力します。

なお、DAE ビットと DAOE0 ビットの両方が0の状態では、DAAMP0 ビットの設定にかかわらずアンプは停止します。詳細は表 46.4 を参照してください。

DAAMP1 ビット (アンプ制御1)

DAAMP1 ビットを0にすると、チャネル1のD/A出力に対してアンプを介さずにアナログ値を出力します。DAAMP1 ビットを1にすると、チャネル1のD/A出力に対してアンプを介してアナログ値を出力します。

なお、DAE ビットと DAOE1 ビットの両方が0の状態では、DAAMP1 ビットの設定にかかわらずアンプは停止します。詳細は表 46.4 を参照してください。

46.2.6 D/A アンプ安定ウェイトコントロールレジスタ (DAASWCR)

アドレス DAC12.DAASWCR 4005 E01Ch

	b7	b6	b5	b4	b3	b2	b1	b0
	DAASW1	DAASW0	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b5-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	DAASW0	D/A アンプ安定待ち0	0: チャンネル0のアンプ安定待ちオフ (出力) 1: チャンネル0のアンプ安定待ちオン (High-Z)	R/W
b7	DAASW1	D/A アンプ安定待ち1	0: チャンネル1のアンプ安定待ちオフ (出力) 1: チャンネル1のアンプ安定待ちオン (High-Z)	R/W

DAASWCR レジスタは、出力アンプを使用してD/A 出力を制御します。本レジスタは、D/A 出力アンプ安定待ちのための初期化手順で使用します。DACR レジスタの DAE ビットと DAOE_i ビット (i=0, 1) がともに0 のとき、DAASWCR の各ビットを1 にしてください。46.6.5 出力アンプ使用時の初期設定手順を参照してください。

DAASW0 ビット (D/A アンプ安定待ち0)

チャンネル0 のD/A 出力アンプ安定待ちのための初期化手順で、DAASW0 ビットを1 にしてください。DAASW0 を1 にすると、D/A 変換は動作しますが、D/A 変換結果は、チャンネル0 から出力されません。DAASW0 ビットを0 にすると、安定待機時間は終了し、チャンネル0 のD/A 変換結果が出力アンプによって出力されます。

DAASW1 ビット (D/A アンプ安定待ち1)

チャンネル1 のD/A 出力アンプ安定待ちのための初期化手順で、DAASW1 ビットを1 にしてください。DAASW1 を1 にすると、D/A 変換は動作しますが、D/A 変換結果は、チャンネル1 から出力されません。DAASW1 ビットを0 にすると、安定待機時間は終了し、チャンネル1 のD/A 変換結果が出力アンプによって出力されます。

46.2.7 D/A A/D 同期ユニット選択レジスタ (DAADUSR)

アドレス DAC12.DAADUSR 4005 F0C0h

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	AMADS EL1	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b1	AMADSEL1	A/Dユニット1選択	0: ユニット1を選択しない 1: ユニット1を選択する	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

DDAADUSR レジスタは、D/A A/D 同期変換する ADC12 の対象ユニットを選択するレジスタです。MCU で b1 を 1 にして、ユニット 1 を同期対象ユニットとして選択してください。DAADSCR.DAADST ビットを 1 にして同期変換する場合は、事前に本レジスタで対象ユニットを選択してください。

DAADUSR レジスタの設定は、ADC12 の ADCSR.ADST ビットが 0 かつ DAADSCR.DAADST ビットが 0 のときのみ行ってください。

46.3 動作説明

DAC12には2チャンネルのD/A変換回路があり、それぞれ独立して変換を行うことができます。DACR.DA0Enビット (n=0, 1) を1にすると、DAC12が有効になり、変換結果が出力されます。

以下にチャンネル0でのD/A変換例を示します。このときの動作タイミングを図46.2に示します。

チャンネル0でD/A変換を実行する場合の手順は以下のとおりです。

1. DADPR.DPSELビットとDADR0レジスタにD/A変換を行うためのデータを設定します。
2. DACR.DA0E0ビットを1にすると、D/A変換を開始します。tDCONV時間経過後、変換結果をアナログ出力端子DA0より出力します。DADR0レジスタを書き換えるか、DA0E0ビットを0にするまで、この変換結果が出力され続けます。出力値(参考)は以下の式で計算します。

$$\frac{\text{DADRmの設定値}}{4096} \times \text{VREFH}$$

3. 変換を再度開始するため、もう一度DADR0へ書き込みます。tDCONV時間経過後、変換結果が出力されます。DAADSCR.DAADSTビットが1(D/A変換とA/D変換の干渉防止が有効)の場合、D/A変換開始まで最大でA/D変換1回分の時間が必要です。ADCLKが周辺クロックよりも速い場合は、さらに時間が必要となる場合があります。
4. アナログ出力を禁止する場合は、DA0E0ビットを0にしてください。




図 46.2 DAC12の動作例

46.3.1 D/A変換とA/D変換の干渉の低減

D/A変換が始まるとDAC12はインラッシュカレントを発生させます。DAC12とADC12(ユニット1)のアナログ電源が共通であるため、発生したインラッシュカレントがADC12(ユニット1)の変換に干渉することがあります。

DAADSCR.DAADSTビットが1の場合、ADC12(ユニット1)がA/D変換中にDADR_mレジスタのデータを書き換えても、D/A変換はすぐに開始されず、A/D変換終了タイミングに同期して開始します。DADR_mレジスタデータの更新がD/A変換回路の入力に反映されるまで、最大でA/D変換1回分の時間が必要です。その間DADR_mレジスタ値とアナログ出力値は一致しません。

本機能が有効なときに、DADR_mレジスタの値がD/A変換されたかどうかをソフトウェアで確認する手段はありません。ADC12(ユニット1)が停止中にDADR_mレジスタのデータが変更された場合、DAADSCR.DAADSTビットが1であっても、1PCLKBサイクル後にD/A変換が開始されます。

以下に、DAC12をADC12(ユニット1)に同期して動作させる場合のチャンネル0のD/A変換手順例を示します。

チャンネル0のD/A変換をADC12(ユニット1)に同期して動作させる場合は、以下の手順で行ってください。

1. ADC12(ユニット1)が停止中であることを、DAADSCR.DAADSTビットが0であることを確認し、DAADUSR.AMADESEL1ビットを1にします。
2. ADC12(ユニット1)が停止中であることを確認し、DAADSCR.DAADSTビットを1にします。
3. ADC12(ユニット1)が停止中であることを確認し、DACR.DAEOE0ビットを1にします。
4. DADR0レジスタを設定します。ADCLKが周辺クロックよりも速い場合は、A/D変換1回分以上の時間が必要となる場合があります。
 - DADR0レジスタを書き換えたとき、12ビットA/D変換が停止していた場合(ADCSR.ADSTビット=0)、1PCLKBサイクル後にD/A変換が開始されます
 - DADR0レジスタを書き換えたとき、12ビットA/D変換中の場合(ADCSR.ADSTビット=1)、A/D変換終了時にD/A変換が開始されます。A/D変換中にDADR0レジスタを2回書き換えた場合は、1回目の値がD/A変換されないことがあります




図 46.3 DAC12 を ADC12 に同期して変換する例

ADCLK が PCLKB よりも速い場合、A/D 変換 1 と A/D 変換 2 の間に出力される ADCLK 1 サイクル分の ADC12 (ユニット 1) 同期 D/A 変換許可入力信号を DAC12 が取り込めない可能性があります。図 46.4 にその例を示します。この場合、DA0 信号は D/A 変換値 A の出力を継続します。




図 46.4 DAC12 が ADC12 (ユニット 1) からの同期 D/A 変換許可入力信号を取り込めない場合の例

46.4 イベントリンクの動作設定手順

以下にイベントリンク動作手順を示します。

46.4.1 DA0 イベントリンクの動作設定手順

DA0 イベントリンクの動作を設定する場合は、以下の手順で行います。

1. DADPR.DPSEL ビットを設定し、DADR0 レジスタに D/A 変換を行うためのデータを設定します。
2. ELC_DA0 イベント信号が ELSR12 レジスタの各周辺モジュールとリンクするよう設定します。
3. ELCR.ELCON ビットを 1 にします。これによりイベントリンク機能が設定されている全モジュールのイベントリンク動作が有効となります。
4. イベント出力元のモジュールを設定し、イベントリンクを起動します。モジュールからイベントが出力されると、DACR.DAOE0 ビットが 1 になり、チャンネル 0 の D/A 変換が開始されます。
5. DAC12 のチャンネル 0 のイベントリンク動作を停止するときは、ELSR12.ELS[8:0] ビットを 000h にしてください。また ELCR.ELCON ビットを 0 にすることにより、全モジュールのイベントリンク動作が停止します。

46.4.2 DA1 イベントリンクの動作設定手順

DA1 イベントリンクの動作を設定する場合は、以下の手順で行います。

1. DADPR.DPSEL ビットを設定し、DADR1 レジスタに D/A 変換を行うためのデータを設定します。
2. ELC_DA1 イベント信号が ELSR13 レジスタの各周辺モジュールとリンクするよう設定します。
3. ELCR.ELCON ビットを 1 にします。これによりイベントリンク機能が設定されている全モジュールのイベントリンク動作が有効となります。
4. イベント出力元のモジュールを設定し、イベントリンクを起動します。モジュールからイベントが出力されると、DACR.DAOE1 ビットが 1 になり、チャンネル 1 の D/A 変換が開始されます。
5. DAC12 のチャンネル 1 のイベントリンク動作を停止するときは、ELSR13.ELS[8:0] ビットを 000h にしてください。また ELCR.ELCON ビットを 0 にすることにより、全モジュールのイベントリンク動作が停止します。

46.5 イベントリンク動作における注意事項

- イベントリンク機能を使用する場合、アンプ出力機能を使用しないでください
- イベントリンク機能を使用する場合、DACR.DAE ビットは 0 にしてください
- DACR.DAOE0 ビットへの書き込みサイクル中に ELC_DA0 イベント信号で設定されたイベントが発生すると、DACR.DAOE0 ビットへの書き込みサイクルは停止し、イベント発生が優先的にビットを 1 にします
- DACR.DAOE1 ビットへの書き込みサイクル中に ELC_DA1 イベント信号で設定されたイベントが発生すると、DACR.DAOE1 ビットへの書き込みサイクルは停止し、イベント発生が優先的にビットを 1 にします
- D/A 変換と A/D 変換の干渉低減のため DAADSCR.DAADST ビットを 1 にしている場合、イベントリンク機能は使用禁止です

46.6 使用上の注意事項

46.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ D (MSTPCRD) によって、DAC12 のモジュールストップ状態の遷移/解除を設定できます。DAC12 は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「11. 低消費電力モード」を参照してください。

46.6.2 モジュールストップ時の DAC12 の動作

D/A 変換を許可した状態で MCU がモジュールストップ状態になると、D/A 出力は保持され、アナログ電源電流は D/A 変換中と同様になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、DACR.DAOE1、DAOE0、および DAE ビットをすべて 0 にして D/A 変換を禁止してください。

46.6.3 ソフトウェアスタンバイモード時の DAC12 の動作

D/A 変換を許可した状態で MCU がソフトウェアスタンバイモードになると、D/A 出力は保持され、アナログ電源電流は D/A 変換中と同様になります。ソフトウェアスタンバイモード時にアナログ電源電流を低減する必要がある場合は、DACR.DAOE1、DAOE0、および DAE ビットをすべて 0 にして D/A 変換を禁止してください。

46.6.4 ディープソフトウェアスタンバイモードへの遷移に関する制約

D/A 変換を許可した状態で MCU がディープソフトウェアスタンバイモードに遷移すると、DAC12 の出力はハイインピーダンスとなります。

46.6.5 出力アンプ使用時の初期設定手順

出力アンプを使用して、以下の初期化手順に従ってください。ここではチャンネル 0 を例に説明します。

出力アンプを使用して DAC12 を初期化するには、以下の手順を行います。

1. DADR0 レジスタに 0000h を書き込みます。
2. DAASWCR.DAASW0 ビットを 1 にします。
3. DAAMP0CR.DAAMP0 ビットを 1 にします。
4. DACR.DAE ビットまたは DACR.DAOE0 ビットを 1 にして、アンプ動作を開始します。
5. D/A 変換時間 (tDCONV) を待機してから、DAASWCR.DAASW0 ビットを 0 にクリアします。
6. 変換する値を DADR0 レジスタに書き込みます。

なお、アンプが動作している状態で、DACR.DAE ビットと DACR.DAOE0 ビットを 0 にクリアすると、アンプは停止状態になります。再びアンプを使用する場合には、手順 1 ~ 6 を再度行ってください。




図 46.5 出力アンプを使用した DAC12 の初期化フロー例

46.6.6 D/A 変換と A/D 変換の干渉低減有効時の制限事項

DAADSCR.DAADST ビットが 1 (D/A 変換と A/D 変換の干渉防止が有効) の場合、ADC12 をモジュールストップ状態にしないでください。モジュールストップ状態にすると、A/D 変換が停止するだけでなく、D/A 変換も停止する可能性があります。

47. 温度センサ (TSN)

47.1 概要

デバイス動作の信頼性確保のため、内蔵されている温度センサでチップの温度を決定し、監視することが可能です。センサはチップの温度と正比例する電圧を出力します。チップ温度と出力電圧はほとんどリニアの関係にあります。出力された電圧はADC12で変換されてから、末端の応用機器で使用できます。

表 47.1 に温度センサの仕様を、図 47.1 にブロック図を示します。

表 47.1 温度センサの仕様

項目	内容
温度センサ電圧出力	12ビットA/Dコンバータ (ADC12) に電圧を出力
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減
温度センサ補正データ	工場出荷時に各MCU用に測定された参考データを格納




図 47.1 温度センサのブロック図

47.2 レジスタの説明

47.2.1 温度センサコントロールレジスタ (TSCR)

アドレス TSN.TSCR 4005 D000h

	b7	b6	b5	b4	b3	b2	b1	b0
	TSEN	—	—	TSOE	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b3-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	TSOE	温度センサ出力許可	0 : 温度センサからADC12への出力を禁止 1 : 温度センサからADC12への出力を許可	R/W
b6-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	TSEN	温度センサ許可	0 : 温度センサが停止 1 : 温度センサが動作	R/W

図 47.3 に示すタイミング制約は、TSCR レジスタ設定に適用されます。

47.2.2 温度センサ補正データレジスタ (TSCDR)

アドレス TSD.TSCDR 407F B17Ch

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—												
リセット後の値	0	0	0	0	MCU固有の値											

TSCDR レジスタには、工場出荷時に各 MCU 用に測定された温度センサ補正データが格納されています。温度センサ補正データは、温度センサが出力した電圧を、12 ビット A/D コンバータユニット 0 によって $T_a = T_j = 127\text{ }^\circ\text{C}$ および $AVCC0 = 3.3\text{V}$ の条件下で変換したデジタル値です。

TSCDR レジスタは 32 ビットの読み出し専用レジスタであり、32 ビット単位で読み出されます。

47.3 温度センサの使用法

温度センサが出力する電圧は、温度により変化します。この電圧は ADC12 でデジタル値に変換されます。デジタル値を温度に換算することで、チップの温度を求めることができます。

47.3.1 使用前の準備

温度 (T) はセンサの電圧出力 (Vs) と比例関係にあるため、以下の式で温度を求められます。

$$T = (V_s - V_1) / \text{Slope} + T_1$$

T : 測定温度 (°C)

Vs : 温度測定時の温度センサの出力電圧 (V)

T1 : 1 点目の試行測定時の温度 (°C)

V1 : T1 測定時の温度センサの出力電圧 (V)

T2 : 2 点目の試行測定時の温度 (°C)

V2 : T2 測定時の温度センサの出力電圧 (V)

Slope : 温度センサの温度傾斜 (V/°C) $\text{Slope} = (V_2 - V_1) / (T_2 - T_1)$

式のパラメータ (V1、T1、Slope) 測定値を決定します。これらの値はセンサによりばらつきがあるため、異なる温度 2 点において以下のような試行測定を実施し、パラメータの値を決定することを推奨します。

1. ADC12 を使用して、温度 T1 のときの温度センサの出力電圧 V1 を測定します。
2. ADC12 を使用して、温度 T1 と異なる温度 T2 のときの温度センサの出力電圧 V2 を測定します。両者の測定結果から、温度傾斜 ($\text{Slope} = (V_2 - V_1) / (T_2 - T_1)$) を求めます。
3. この Slope の値を温度特性の式 ($T = (V_s - V_1) / \text{Slope} + T_1$) に代入し、温度を求めます。

また、「55. 電气的特性」の表 55.40 に記載の温度傾斜を用いる場合は、12 ビット A/D コンバータユニット 0 を使用して、温度 T1 のときの温度センサの出力電圧 V1 を測定し、以下の式で温度特性を求めます。

$$T = (V_s - V_1) / \text{Slope} + T_1$$

T : 測定温度 (°C)

Vs : 温度測定時の温度センサの出力電圧 (V)

T1 : 1 点目のサンプル測定温度 (°C)

V1 : T1 測定時の温度センサの出力電圧 (V)

Slope : 表 55.40 に記載の温度傾斜 ÷ 1000 (V/°C)

本 MCU では、TSCDR レジスタに、 $T_a = T_j = 127^\circ\text{C}$ および $AVCC0 = 3.3\text{V}$ の条件下で測定された温度センサの温度値 (CAL127) が格納されています。この温度値を 1 点目のサンプル測定結果として使用する場合、温度センサ使用前の準備を省略することが可能です。

V1 を CAL127 から算出する場合、

$$V_1 = 3.3 \times \text{CAL127} / 4096 \text{ [V]}$$

この値を用いて、以下の式により測定温度が算出できます。

$$T = (V_s - V_1) / \text{Slope} + 127 \text{ [}^\circ\text{C]}$$

T : 測定温度 (°C)

Vs : 温度測定時の温度センサの出力電圧 (V)

V1 : $T_a = T_j = 127^\circ\text{C}$ および $AVCC0 = 3.3\text{V}$ のときの温度センサの出力電圧 (V)

Slope : 表 55.40 に記載の温度傾斜 ÷ 1000 (V/°C)

47.3.2 温度センサの使用手順

図 47.2 に温度センサの使用手順フローを示します。ADC12 の設定手順については、「45. 12 ビット A/D コンバータ (ADC12)」を参照してください。




図 47.2 温度センサの使用手順

ADC12 がシングルスキャンモードで、温度センサ出力のみを A/D 変換対象としたときの、温度センサの動作開始から A/D 変換完了までのタイミングを図 47.3 に示します。表 47.2 に図中に示す時間を説明します。




図 47.3 温度センサの動作開始から A/D 変換完了までのタイミング

表 47.2 温度センサの動作開始から A/D 変換完了までの時間

項目	シンボル	時間
温度センサ基準電圧安定待ち時間	tTSTBL	30 μ s (min)
温度センサ出力安定待ち時間	tOSTBL	0 μ s (min)
ADC12入力サンプリング時間	tSPL	ADSSTRTの設定値 \times ADCLKサイクル
A/D変換処理時間	tSAM	表 45.10 スキャン変換時間 (ADCLKとPCLKBのサイクル数) を参照。
スキャン変換終了遅延	tED	

47.4 使用上の注意事項

47.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ D (MSTPCRD) の関連ビットにより、温度センサ動作の禁止/許可を設定できます。温度センサは、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[11. 低消費電力モード](#)」を参照してください。

47.4.2 制限事項

温度センサの測定に、ADC12 の両方のチャンネルを同時に使用することは禁止されています。

48. 高速アナログコンパレータ (ACMPHS)

48.1 概要

高速アナログコンパレータ (ACMPHS) は、テスト電圧と基準電圧を比較し、変換結果に基づいたデジタル出力を行います。テスト電圧および基準電圧は、どちらも内部電源 (D/A コンバータ出力および内部基準電圧) および外部電源から ACMPHS に供給することが可能です。こうした柔軟性は、A/D 変換を必要とせずにアナログ信号に対して実行/中止の比較を行わなければならないようなアプリケーションに有効です。

表 48.1 に ACMPHS の仕様を、図 48.1 にブロック図を、表 48.2 に入力電源構成を示します。

表 48.1 ACMPHS0～5の仕様

項目	内容
チャンネル数	6チャンネル: ACMPHS0～ACMPHS5
アナログ入力電圧	<ul style="list-style-type: none"> 内部D/Aコンバータから出力 内部A/Dコンバータ入力端子 (1つを選択可能) から入力
基準電圧	<ul style="list-style-type: none"> 内部基準電圧 (Vref) 内部D/Aコンバータから出力 内部A/Dコンバータ入力端子 (1つを選択可能) から入力
ACMPHS出力	<ul style="list-style-type: none"> 比較結果 ELCイベント出力の発生 レジスタからの出力監視
割り込み要求信号	<ul style="list-style-type: none"> 比較結果からの有効エッジ検出時に生成された割り込み要求 立ち上がりエッジ、立ち下がりエッジ、両エッジを選択可能
デジタルフィルタ機能	<ul style="list-style-type: none"> 3つのサンプリング周波数のいずれかを選択可能 フィルタ機能不使用の選択可能




図 48.1 ACMPHS のブロック図

表 48.2 ACMPHS の入力電源構成

コンパレータ	基準電圧入力電源				アナログ電圧入力電源			出力端子
	IVREF3	IVREF2	IVREF1	IVREF0	IVCMP2	IVCMP1	IVCMP0	
ACMPHS0	DA0 (注1)	Vref (注2)	AN116	AN016	AN000	DA1 (注3)	AN017	VCOUT (注4)
ACMPHS1	DA0 (注1)	Vref (注2)	AN116	AN016	AN001	DA1 (注3)	AN017	
ACMPHS2	DA0 (注1)	Vref (注2)	AN116	AN016	AN002	DA1 (注3)	AN017	
ACMPHS3	DA0 (注1)	Vref (注2)	AN116	AN016	AN100	DA1 (注3)	AN017	
ACMPHS4	DA0 (注1)	Vref (注2)	AN116	AN016	AN101	DA1 (注3)	AN017	
ACMPHS5	DA0 (注1)	Vref (注2)	AN116	AN016	AN102	DA1 (注3)	AN017	

- 注 1. D/A コンバータ 0 出力を使用しない場合、AN005/AN105 アナログ入力として信号を使用できます。
- 注 2. 内部電圧基準。
- 注 3. D/A コンバータ 1 出力を使用しない場合、AN006/AN106 アナログ入力として信号を使用できます。
- 注 4. ACMPHS0 ~ ACMPHS5 のコンペア出力は VCOUT 端子に束ねられています。

48.2 レジスタの説明

48.2.1 コンパレータコントロールレジスタ (CMPCTL)

アドレス ACMPHS0.CMPCTL 4008 5000h, ACMPHS1.CMPCTL 4008 5100h, ACMPHS2.CMPCTL 4008 5200h,
ACMPHS3.CMPCTL 4008 5300h, ACMPHS4.CMPCTL 4008 5400h, ACMPHS5.CMPCTL 4008 5500h

	b7	b6	b5	b4	b3	b2	b1	b0
	HCMPON	CDFS[1:0]	CEG1	CEG0	CSTEN	COE	CINV	
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CINV	コンパレータ出力極性選択 (注2) (注3)	0: コンパレータ出力を反転しない 1: コンパレータ出力を反転する	R/W
b1	COE	コンパレータ出力許可	0: コンパレータ出力禁止 (出力信号はLow) 1: コンパレータ出力許可	R/W
b2	CSTEN	割り込み選択 (注1)	0: エッジセクタによる出力 1: 直接出力	R/W
b4-b3	CEG1/ CEG0	有効エッジ選択 (エッジセクタ)	b4 b3 0 0: エッジ検出なし 0 1: 立ち上がりエッジ検出 1 0: 立ち下がりエッジ検出 1 1: 両エッジを検出	R/W
b6-b5	CDFS[1:0]	ノイズフィルタ選択 (注1) (注2) (注3) (注4)	b6 b5 0 0: ノイズフィルタを使用しない 0 1: PCLKB/2 ³ のノイズフィルタサンプリング周波数を使用 1 0: PCLKB/2 ⁴ のノイズフィルタサンプリング周波数を使用 1 1: PCLKB/2 ⁵ のノイズフィルタサンプリング周波数を使用	R/W
b7	HCMPON	コンパレータ動作制御 (注5)	0: 動作停止 (コンパレータがLowの信号を出力) 1: 動作許可 (コンパレータ端子への入力許可)	R/W

- 注 1. ACMPHS 割り込みによってソフトウェアスタンバイモードまたはスヌーズモードが解除される場合、CSTEN ビットを 1、CDFS[1:0] ビットを 00b にしてください。CSTEN は ACMPHS0 のみ対応しています。ACMPHSn.CMPCTL.CTESN (n = 1 ~ 5) は、0 にしてください。
- 注 2. CDFS[1:0] ビット、CINV ビットを変更する前に、ACMPHS 出力を禁止 (COE = 0) にしてください。
- 注 3. CDFS[1:0] ビットおよび CINV ビットが変更されると、ACMPHS 割り込み要求および ELC イベントが発生する場合があります。これらのビットを変更する前に、ELSRn レジスタを 0 (ACMPHS 出力がリンクしていない) にしてください。ビット変更後、IELSRn レジスタの IR フラグを 0 にして割り込みステータスをクリアしてください。
- 注 4. CDFS[1:0] ビットを 00b (ノイズフィルタ不使用) から 00b 以外の値 (ノイズフィルタ使用) に変更する場合、サンプリングを 4 回行い、フィルタ出力を更新した後、ACMPHS 割り込み要求または ELC イベントを使用してください。
- 注 5. ACMPHS 動作を有効 (HCMPON = 1) にした後は、ACMPHS 動作を許可するために安定待機時間が必要です。ACMPHS モジュール 0 ~ 5 の動作安定待機時間は 300ns です。


CMPCTL レジスタで次の操作を行うことができます。

- ACMPHS 動作の制御
- ACMPHS 出力の許可/禁止
- ノイズフィルタの選択
- 割り込み信号の有効エッジの選択
- 割り込みの選択

リセットによりこのレジスタは 00h にクリアされます。

48.2.2 コンパレータ入力選択レジスタ (CMPSEL0)

アドレス [ACMPHS0.CMPSEL0 4008 5004h](#), [ACMPHS1.CMPSEL0 4008 5104h](#), [ACMPHS2.CMPSEL0 4008 5204h](#),
[ACMPHS3.CMPSEL0 4008 5304h](#), [ACMPHS4.CMPSEL0 4008 5404h](#), [ACMPHS5.CMPSEL0 4008 5504h](#)



ビット	シンボル	ビット名	機能	R/W															
b3-b0	CMPSEL[3:0]	コンパレータ入力選択 (注1)	<table border="0"> <tr> <td>b3</td> <td>b0</td> <td></td> </tr> <tr> <td>0 0 0 0</td> <td>0</td> <td>: 入力しない</td> </tr> <tr> <td>0 0 0 1</td> <td>1</td> <td>: IVCMP0を選択 (注2)</td> </tr> <tr> <td>0 0 1 0</td> <td>0</td> <td>: IVCMP1を選択 (注2)</td> </tr> <tr> <td>0 1 0 0</td> <td>0</td> <td>: IVCMP2を選択 (注2)</td> </tr> </table> 上記以外は設定しないでください。	b3	b0		0 0 0 0	0	: 入力しない	0 0 0 1	1	: IVCMP0を選択 (注2)	0 0 1 0	0	: IVCMP1を選択 (注2)	0 1 0 0	0	: IVCMP2を選択 (注2)	R/W
b3	b0																		
0 0 0 0	0	: 入力しない																	
0 0 0 1	1	: IVCMP0を選択 (注2)																	
0 0 1 0	0	: IVCMP1を選択 (注2)																	
0 1 0 0	0	: IVCMP2を選択 (注2)																	
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W															

注 1. CMPSEL[3:0] ビットは下記の手順で変更してください。CMPSEL0 レジスタの値が 0000 0000b 以外の場合、0000 0000b 以外の値の書き込みは無効です。2つ以上のビットへの1の書き込みも無効です。どちらの場合も、変更前の値が保持されません。


CMPSEL[3:0] ビットを変更するには、以下を実行します。

- CMPCTL.COE ビットを0にする。
- CMPSEL0 レジスタを 0000 0000b にする。
- CMPSEL[3:0] ビットに新しい値を設定する。このとき、いずれか1つのビットのみを1にする。
- 入力切り替え安定待機時間として 200ns の経過を待つ。
- CMPCTL.COE ビットを1にする。
- IELSRn レジスタの IR フラグをクリアし、割り込みステータスをクリアする。

注 2. 詳細は、[表 48.2 ACMPHS の入力電源構成](#)を参照してください。

48.2.3 コンパレータ基準電圧選択レジスタ (CMPSEL1)

アドレス [ACMPHS0.CMPSEL1 4008 5008h](#), [ACMPHS1.CMPSEL1 4008 5108h](#), [ACMPHS2.CMPSEL1 4008 5208h](#),
[ACMPHS3.CMPSEL1 4008 5308h](#), [ACMPHS4.CMPSEL1 4008 5408h](#), [ACMPHS5.CMPSEL1 4008 5508h](#)




ビット	シンボル	ビット名	機能	R/W																		
b3-b0	CRVS[3:0]	基準電圧選択 (注1)	<table border="0"> <tr> <td>b3</td><td>b0</td><td></td></tr> <tr> <td>0 0 0 0</td><td>:</td><td>入力しない</td></tr> <tr> <td>0 0 0 1</td><td>:</td><td>IVREF0を選択 (注2)</td></tr> <tr> <td>0 0 1 0</td><td>:</td><td>IVREF1を選択 (注2)</td></tr> <tr> <td>0 1 0 0</td><td>:</td><td>IVREF2を選択 (注2)</td></tr> <tr> <td>1 0 0 0</td><td>:</td><td>IVREF3を選択 (注2)</td></tr> </table> 上記以外は設定しないでください。	b3	b0		0 0 0 0	:	入力しない	0 0 0 1	:	IVREF0を選択 (注2)	0 0 1 0	:	IVREF1を選択 (注2)	0 1 0 0	:	IVREF2を選択 (注2)	1 0 0 0	:	IVREF3を選択 (注2)	R/W
b3	b0																					
0 0 0 0	:	入力しない																				
0 0 0 1	:	IVREF0を選択 (注2)																				
0 0 1 0	:	IVREF1を選択 (注2)																				
0 1 0 0	:	IVREF2を選択 (注2)																				
1 0 0 0	:	IVREF3を選択 (注2)																				
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W																		

- 注 1. CRVS[3:0] ビットは下記の手順で変更してください。CMPSEL1 レジスタの値が 0000 0000b 以外の場合、0000 0000b 以外の値の書き込みは無効です。2つ以上のビットへの1の書き込みも無効です。どちらの場合も、変更前の値が保持されます。CRVS[3:0] ビットを変更するには、以下を実行します。
1. CMPCTL.COE ビットを0にする。
 2. CMPSEL1 レジスタを 0000 0000b にする。
 3. CRVS[3:0] ビットに新しい値を設定する。このとき、いずれか1つのビットのみを1にする。
 4. 入力切り替え安定待機時間として 200ns の経過を待つ。
 5. CMPCTL.COE ビットを1にする。
 6. IELSRn レジスタの IR フラグをクリアし、割り込みステータスをクリアする。
- 注 2. 詳細は、表 48.2 ACMPHS の入力電源構成を参照してください。

48.2.4 コンパレータ出力モニタレジスタ (CMPMON)

アドレス [ACMPHS0.CMPMON 4008 500Ch](#), [ACMPHS1.CMPMON 4008 510Ch](#), [ACMPHS2.CMPMON 4008 520Ch](#),
[ACMPHS3.CMPMON 4008 530Ch](#), [ACMPHS4.CMPMON 4008 540Ch](#), [ACMPHS5.CMPMON 4008 550Ch](#)



ビット	シンボル	ビット名	機能	R/W
b0	CMPMON	コンパレータ出力監視 (注1)	0 : コンパレータ出力はLow 1 : コンパレータ出力はHigh	R
b7-b1	—	予約ビット	読むと0が読めます。	R

- 注 1. ACMPHS の動作が有効 (HCOMPON = COE = 1) であるが、ノイズフィルタを使用していない (CDFS[1:0] = 00b) 場合、CMPMON ビットを2度読み出し、2つの連続した値が一致した後でのみ値を使用するようにしてください。

48.2.5 コンパレータ出カコントロールレジスタ (CPIOC)

アドレス ACMPHS0.CPIOC 4008 5010h, ACMPHS1.CPIOC 4008 5110h, ACMPHS2.CPIOC 4008 5210h,
ACMPHS3.CPIOC 4008 5310h, ACMPHS4.CPIOC 4008 5410h, ACMPHS5.CPIOC 4008 5510h

	b7	b6	b5	b4	b3	b2	b1	b0
	VREFEN	—	—	—	—	—	—	CPOE
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CPOE	コンパレータ出力選択	0 : コンパレータのVCOOUT端子出力を禁止 (出力信号はLow) 1 : コンパレータのVCOOUT端子出力を許可	R/W
b6-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	VREFEN	内部Vref許可 ^(注1)	0 : 内部Vrefを禁止 1 : 内部Vrefを許可	R/W

注 1. ACMPHS モジュール 0 ~ 5 の場合、VREFEN は ACMPHS0.CPIOC だけにあります。COMP0 ~ COMP5 で内部 Vref を使用する場合、ACMPHS0.CPIOC の VREFEN ビットを 1 にしてください。ACMPHS1.CPIOC ~ ACMPHS5.CPIOC レジスタのビット 7 は、内部 Vref を使用するかどうかにかかわらず、0 にしてください。

48.3 動作説明

ACMPHS は、基準電圧とアナログ入力電圧を比較します。ACMPHS の動作中にレジスタの値を変更した場合、動作は保証されません。表 48.3 に、ACMPHS に関連するレジスタの設定手順を示します。

表 48.3 ACMPHSn (n = 0~5) に関連するレジスタの設定手順

手順	レジスタ	ビット	設定
1	関連 MSTPCRDR レジスタ	MSTPD28~MSTPD23	0 : 入力クロック供給
2	関連する端子機能コントロールレジスタ (PFS)	ASEL	1 : IVREF および IVCMP 端子の機能を選択
3	ACMPHS0.CPIOC	VREFEN	1 : 内部 Vref を使用する場合
4	関連する D/A コンバータ		D/A コンバータを使用する場合、レジスタで選択
5	CMPSEL0、CMPSEL1	CMPSEL0~CMPSEL3、 CRVS0~CRVS3	ACMPHSn 入力を選択します。このとき、いずれか1つのビットのみを1にします。
6	CMPCTL	CDFS[1:0]、CEG1、CEG0、 CINV	ACMPHSn 制御を設定
		HCM PON	1 : ACMPHSn 動作を許可
7	ACMPHS 安定時間 (最小300ns) 待機		
8	CMPCTL	COE	1 : ACMPHSn 出力を許可
9	CPIOC	CPOE	VCOOUT 出力を設定
	関連するポート mn 端子機能選択レジスタ (PmnPFS)	PSEL、PMR	VCOOUT ポート機能を選択
10	IELSRn	IR、IELS[8:0]	割り込みを使用する場合は割り込みステータスフラグおよび ICU イベントリンクを選択 (注1)
11	ELSRn	ELS[8:0]	ELC を使用する場合はイベントリンクを選択 (注2)
12	動作開始		
13	CMPCTL	COE	0 : IVREF または IVCMP を変更する場合は ACMPHSn 出力を禁止
14	CMPSEL1	CRVS0~CRVS3	以下の手順で CMPSEL1 ビットを変更してください。 1. CMPSEL1 ビットを 0000 0000b にします。 2. 新しい値を CMPSEL1 ビットに設定します。 このとき、いずれか1つのビットのみを1にします。
	CMPSEL0	CMPSEL0~CMPSEL3	以下の手順で CMPSEL0 ビットを変更してください。 1. CMPSEL0 ビットを 0000 0000b にします。 2. 新しい値を CMPSEL0 ビットに設定します。 このとき、いずれか1つのビットのみを1にします。
15	ACMPHS 切り替え安定時間 (最小200ns) 待機		
16	CMPCTL	COE	1 : ACMPHSn 出力を許可
17	動作再開		

注 1. ACMPHSn を設定した後、動作が安定するまで不要な割り込みが発生する可能性があるため、割り込みフラグを初期化してください。

注 2. ACMPHSn を設定した後、動作が安定するまで不要な割り込みが発生する可能性があるため、イベントリンク選択を初期化してください。

ACMPHS の動作例を図 48.2 に示します。アナログ入力電圧が ACMPHS 基準入力電圧より高くなると VCOOUT 出力は 1 になり、低くなると 0 になります。ACMPHS 出力が変わると、割り込み要求および ELC イベントが出力されます。




図 48.2 ACMPHS の動作例

図 48.2 は $CPOE = 1$ (端子出力許可)、 $CDFS[1:0] = 00b$ (フィルタ不使用)、および $CEG1 = CEG0 = 1$ (両エッジ検出を選択) の場合に適用されます。 $CINV = 0$ 、 $CEG0 = 1$ 、 $CEG1 = 0$ (ACMPHS からの非反転出力信号の立ち上がりエッジ検出を選択) の場合、IELSR.IR フラグは (A) で示されるように変化します。 $CINV = 0$ 、 $CEG0 = 0$ 、 $CEG1 = 1$ (ACMPHS からの非反転出力信号の立ち下がりエッジ検出を選択) の場合、IELSR.IR フラグは (B) で示されるように変化します。 $CPOE = 1$ の場合、VCOUT は ELC イベント出力を直接出力します。

48.4 ノイズフィルタ

ACMPHSはノイズフィルタを搭載しています。CMPCTL.CDFS[1:0]ビットによってサンプリングクロックの選択が可能です。ACMPHS信号は、サンプリングクロックごとにサンプリングされます。同じ値が3回サンプリングされた場合、次のサンプリングクロック周期のノイズフィルタ出力がACMPHS出力として使用されます。

ノイズフィルタとエッジ検出器の構成を図48.3に、ノイズフィルタと割り込み動作の例を図48.4に示します。




図 48.3 ノイズフィルタおよびエッジ検出の構成




図 48.4 ノイズフィルタおよび割り込み動作例

図48.4の動作例はCMPCTL.CDFS[1:0]ビットが01b、10b、または11b（ノイズフィルタ使用）の場合に適用されます。

48.5 ACMPHS 割り込み

ACMPHS は、ACMPHS0 ~ ACMPHS5 のソースから 6 つの割り込み要求を生成します。ACMPHS 割り込みを使用するには、使用する割り込みを割り込みコントローラユニット (ICU) の IELSR レジスタで選択します。割り込み要求にエッジセレクタを使用するかしないかは、CMPCTL.CSTEN ビットで選択します。

エッジセレクタで ACMPHS 割り込みを使用する場合は、CMPCTL.CEG0 ビットおよび CMPCTL.CEG1 ビットのうち少なくとも 1 つを 1 (00b (エッジ選択なし) 以外の値) にしてください。ほとんどの場合、CMPCTL.CSTEN ビットを 0 (エッジセレクタによる出力) にします。本ビットは、ソフトウェアスタンバイまたはスヌーズモードの解除時のみ 1 にできます。

ソフトウェアスタンバイまたはスヌーズモード時に ACMPHS 割り込みを使用するには、CMPCTL.CSTEN ビットを 1 (直接出力) に、CMPCTL.CDFS[1:0] ビットを 00b (デジタルノイズフィルタ不使用) に、CMPCTL.CINV を以下のとおり設定してください。

- 比較結果 0 から 1 を検出する場合、CMPCTL.CINV を 0 (コンパレータ出力を反転しない) にします
- 比較結果 1 から 0 を検出する場合、CMPCTL.CINV を 1 (コンパレータ出力を反転する) にします

ACMPHS0 割り込み要求を使用して、ソフトウェアスタンバイまたはスヌーズモードを解除できます。ACMPHS1 ~ ACMPHS5 は使用できません。ACMPHS 割り込み要求に関連するレジスタ設定については、[48.2.1 コンパレータコントロールレジスタ \(CMPCTL\)](#) を参照してください。

48.6 イベントリンクコントローラ (ELC) への ACMPHS 出力

ELC は、ACMPHS 割り込み要求信号を ELC イベント信号として使用し、事前設定モジュールに対してリンク動作が可能です。ACMPHS ELC イベントを使用するには、使用するイベントを ELC の ELSRn レジスタで選択します。ELC イベント要求を使用する場合、CMPCTL.CSTEN ビットを 0 (エッジセレクタを介して出力) にします。また、CMPCTL.CEG0 ビットおよび CMPCTL.CEG1 ビットのうち少なくとも 1 つを 1 (00b (エッジ選択なし) 以外の値) にしてください。

48.7 ACMPHS 端子出力

ACMPHS からの比較結果は外部端子に出力できます。CMPCTL.CINV および CPIOC.CPOE ビットを使用して、出力極性 (非反転出力または反転出力) および出力許可/禁止を設定することが可能です。ACMPHS 比較結果を VCOUT 出力端子に出力するには、I/O レジスタの関連するポート mn 端子機能選択レジスタ (PmnPFS) を設定してください。

48.8 使用上の注意事項

48.8.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタは、ACMPHS 動作を禁止/許可できます。ACMPHS は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[11. 低消費電力モード](#)」を参照してください。

48.8.2 ADC12 との関係

ACMPHS アナログ入力と ADC12 アナログ入力を同時に使用する場合は制限がかかります。詳細は、[45.6.12 ADC12 \(ユニット 0 およびユニット 1\) と ACMPHS の関係](#) を参照してください。

49. 静電容量式タッチセンシングユニット (CTSU)

49.1 概要

静電容量式タッチセンシングユニット (CTSU) は、タッチセンサの静電容量を測定します。ソフトウェアで静電容量の変化を判定することによって、指などがタッチセンサに接触したことを検出できます。通常、タッチセンサの電極表面は電気絶縁体で覆われており、指が電極に直接接触することはありません。

図 49.1 に示すように、電極と周囲の絶縁体との間には静電容量（寄生容量）が存在します。人体も導電体ですので、電極に指が近づくと静電容量の値が増加します。




図 49.1 指による静電容量の増加

静電容量の検出方式には、自己容量方式と相互容量方式があります。自己容量方式では、指と1つの電極との間に生じる静電容量を検出します。一方、相互容量方式は、2つの電極を送信電極と受信電極として使用し、指が接近することによって両者の間に生じる静電容量の変化を検出する方式です。




図 49.2 自己容量方式と相互容量方式

静電容量の測定は、充放電電流の量に応じて周波数が変化するクロック信号を一定の時間カウントすることにより行います。CTSU の計測原理の詳細については、[49.3.1 計測動作原理](#)を参照してください。表 49.1 に CTSU の仕様を、[図 49.3](#) にそのブロック図を示します。

表 49.1 CTSUの仕様

項目		内容
動作クロック		PCLKB、PCLKB/2、またはPCLKB/4
端子	静電容量計測	18チャンネル (TS00~TS17)
	TSCAP	LPF (Low Pass Filter) 接続端子
計測モード	自己容量シングルスキャンモード	自己容量方式で1チャンネルの静電容量を計測
	自己容量マルチスキャンモード	自己容量方式で複数チャンネルの静電容量を連続して計測
	相互容量フルスキャンモード	相互容量方式で複数チャンネルの静電容量を連続して計測
ノイズ対策		同期系ノイズ対策、高域ノイズ対策
計測開始条件		<ul style="list-style-type: none"> ソフトウェアトリガ 外部トリガ (イベントリンクコントローラ (ELC) からのELC_CTSU)

CTSUSは、図 49.3 に示すようにステータス制御部、トリガ制御部、クロック制御部、チャンネル制御部、ポート制御部、センサドライブパルス生成部、計測部、割り込み部、I/O レジスタで構成されます。




図 49.3 CTSUSのブロック図

表 49.2 CTSUSの入出力端子

端子名	入出力	機能
TS00 ~ TS17	入力	静電容量計測端子 (タッチ端子)
TSCAP	-	LPF 接続端子

49.2 レジスタの説明

49.2.1 CTSU コントロールレジスタ 0 (CTSUCR0)

アドレス CTSU.CTSUCR0 4008 1000h

	b7	b6	b5	b4	b3	b2	b1	b0
	CTSUT XVSEL	—	—	CTSUI NIT	—	CTSUS NZ	CTSUC AP	CTSUS TRT
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CTSUSTRT	CTSU計測動作開始	0: 計測動作停止 (注1) 1: 計測動作開始	R/W
b1	CTSUCAP	CTSU計測動作開始トリガ選択	0: ソフトウェアトリガ 1: 外部トリガ	R/W
b2	CTSUSNZ	CTSU待機時省電力有効	0: 待機時省電力機能無効 1: 待機時省電力機能有効	R/W
b3	—	予約ビット	読むと0が読み出されます。書く場合、0としてください。	R/W
b4	CTSUINIT	CTSU制御部初期化	1を書くと、CTSU制御部と、CTSUSC、CTSURC、CTSUSMCH0、CTSUSMCH1、CTSUSTの各レジスタが初期化されます。読むと0が読めます。	W
b6-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b7	CTSUTXVSEL	CTSU送信電源選択	0: VCC選択 1: 内部論理電源選択	R/W

注1. CTSU を使用しない場合、本ビットの値は0に固定してください。

CTSUCAP ビットと CTSUSNZ ビットの設定は、CTSUSTRT ビットが0のときのみ行ってください。計測動作開始時に同時に設定可能です。

CTSUSTRT ビット (CTSU 計測動作開始)

計測動作開始/停止を指定します。CTSUCAP ビットが0のとき、ソフトウェアでCTSUSTRT ビットに1を書く (ソフトウェアトリガ) と計測が開始し、ハードウェアがCTSUSTRT ビットを0にクリアすると停止します。CTSUCAP ビットが1のとき、CTSUSTRT ビットに1を書き込むことにより外部トリガの待機状態となり、外部トリガの立ち上がりで計測を開始します。計測が終了したら、次の外部トリガの待機状態となり動作が継続されます。

CTSU の状態を、表 49.3 に示します。

表 49.3 CTSUの状態

CTSUSTRT ビット	CTSUCAP ビット	CTSUの状態
0	0	停止
0	1	停止
1	0	計測中
1	1	計測中および外部トリガ待ち (注1)

注1. CTSUST.CTSUSTC[2:0] フラグで以下のとおり状態を判断できます。

計測中 : CTSUST.CTSUSTC[2:0] フラグ ≠ 000b

外部トリガ待ち : CTSUST.CTSUSTC[2:0] フラグ = 000b

CTSUSTRT ビットがすでに 1 になっている場合、ソフトウェアで本ビットを 1 にしても、その書き込みは無視され動作が継続します。CTSUSTRT ビットが 1 のとき、ソフトウェアにより動作を強制的に終了する場合は、CTSUSTRT ビットを 0 にして、同時に CTSUINIT ビットを 1 にしてください。

CTSUCAP ビット (CTSUS 計測動作開始トリガ選択)

計測開始条件を指定します。詳細は、CTSUSTRT ビット (CTSUS 計測動作開始) を参照してください。

CTSUSNZ ビット (CTSUS 待機時省電力有効)

待機時省電力動作の有効/無効を選択します。また、本ビットにより CTSUS 電源はサスペンド状態になり、待機状態の低消費電力化が可能になります。サスペンド状態では、CTSUS 電源は OFF になりますが外部 TSCAP は引き続き充電されます。

CTSUS 電源状態制御を表 49.4 に示します。

表 49.4 CTSUS 電源状態制御

CTSUCR1.CTSUPON ビット	CTSUSNZ ビット	CTSUCAP ビット	CTSUSTRT ビット	CTSUS 電源の状態
0	0	0	0	停止
1	0	—	—	動作
1	1	0	0	サスペンド状態

注. 上記以外は設定しないでください。

サスペンド状態から計測を開始する場合は、CTSUSNZ ビットを 0 にしてから CTSUSTRT ビットを 1 にしてください。計測終了後、モジュールをサスペンド状態にするには、CTSUSNZ ビットを 1 にしてください。

CTSUINIT ビット (CTSUS 制御部初期化)

1 を書き込むと、内部コントロールレジスタを初期化します。動作中に強制終了させる場合は、CTSUSTRT ビットを 0 にして、同時に CTSUINIT ビットを 1 にしてください。この場合は動作が停止し、内部コントロールレジスタが初期化されます。

CTSUSTRT ビットが 1 のとき、CTSUINIT ビットに 1 を書き込まないでください。

CTSUTXVSEL ビット (CTSUS 送信電源選択)


相互容量フルスキャンモードで、送信バッファの電源を切り替えるために使用します。相互容量フルスキャンモード以外のモードのときは、本ビットを 0 にしてください。本ビットにより、CTSUCHTRCn レジスタでの送信用に設定したタッチ専用 I/O 電源を切り替えます。表 49.5 に、TSM 端子の電源を示します。出力バッファの切り替えにより VCC 電圧が大きく揺らぐ場合に内部論理電源へ切り替えると、電圧の揺らぎによる影響を低減できる可能性があります。

表 49.5 TSM 端子への供給電源

CTSUCHTRCn レジスタの設定	CTSUTXVSEL ビット	TSM 端子の電源
0 (受信)	*	VCC
1 (送信)	0 (VCC)	
	1 (内部論理電源)	内部論理電源

49.2.2 CTSU コントロールレジスタ 1 (CTSUCR1)

アドレス CTSU.CTSUCR1 4008 1001h



ビット	シンボル	ビット名	機能	R/W
b0	CTSUPON	CTSU 電源供給許可	0 : CTSU 電源 OFF 1 : CTSU 電源 ON	R/W
b1	CTSUCSW	CTSU LPF 容量充電制御	TSCAP 端子に接続される LPF 容量の充電を制御します。 0 : 容量スイッチ OFF 1 : 容量スイッチ ON	R/W
b2	—	予約ビット	読むと 0 が読めます。書く場合、0 としてください。	R/W
b3	CTSUA TUNE1	CTSU 電源能力調整	0 : 通常出力 1 : 高出力	R/W
b5-b4	CTSUCLK[1:0]	CTSU 動作クロック選択	b5 b4 0 0 : PCLKB 0 1 : PCLKB/2 (PCLKB を 2 分周したクロック) 1 0 : PCLKB/4 (PCLKB を 4 分周したクロック) 1 1 : 設定禁止	R/W
b7-b6	CTSUMD[1:0]	CTSU 計測モード選択	b7 b6 0 0 : 自己容量シングルスキャンモード 0 1 : 自己容量マルチスキャンモード 1 0 : 設定禁止 1 1 : 相互容量フルスキャンモード	R/W

CTSUCR1 レジスタの設定は、CTSUCR0.CTSUSTRT ビットが 0 のときのみ行ってください。

CTSUPON ビット (CTSUCR1 電源供給許可)

CTSUCR1 の電源制御を行います。CTSUPON ビットと CTSUCSW ビットには同じ値を設定してください。

CTSUCSW ビット (CTSUCR1 LPF 容量充電制御)

容量スイッチの ON/OFF により、TSCAP 端子に接続される LPF 容量の充電制御を行います。容量スイッチを ON にしてから TSCAP 端子に接続している容量が充電されるまで、一定時間待った後、CTSUCR0.CTSUSTRT を 1 にして計測を開始してください。計測に先立って、I/O ポートで TSCAP 端子に Low を出力し、すでに充電されている LPF 容量を放電してください。CTSUPON ビットと CTSUCSW ビットには同じ値を設定してください。

CTSUA TUNE1 ビット (CTSUCR1 電源能力調整)

CTSUCR1 の電源能力を設定します。通常は 0 にしてください。

CTSUCLK[1:0] ビット (CTSUCR1 動作クロック選択)


動作クロックを選択します。

CTSUMD[1:0] ビット (CTSUCR1 計測モード選択)

計測モードを設定します。詳細は、49.3.2 計測モードを参照してください。

49.2.3 CTSU 同期ノイズ低減設定レジスタ (CTSUSDPRS)

アドレス CTSU.CTSUSDPRS 4008 1002h



ビット	シンボル	ビット名	機能	R/W
b3-b0	CTSUPRRATIO [3:0]	CTSUS 計測時間、計測パルス数調整	CTSUS 計測時間、計測パルス数を設定します。 推奨設定：3 (0011b)	R/W
b5-b4	CTSUPRMODE [1:0]	CTSUS 基本周期、基本パルス数設定	基本パルス数を設定します。 b5 b4 0 0: 510パルス 0 1: 126パルス 1 0: 62パルス (推奨設定) 1 1: 設定禁止	R/W
b6	CTSUSOFF	CTSUS 高域ノイズ低減機能OFF設定	高域ノイズを低減するスペクトラム拡散のON/OFFを 設定します。 0: ONに設定 1: OFFに設定	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CTSUSDPRS レジスタの設定は、CTSUCR0.CTSUSTRT ビットが0のときのみ行ってください。

CTSUPRRATIO[3:0] ビット (CTSUS 計測時間、計測パルス数調整)

計測時間と計測パルス数の決定に使用します。このビットの値は以下の式により計算され、CTSUPRMODE[1:0] ビットの設定により基本パルス数が決定されます。

$$\text{計測パルス数} = \text{基本パルス数} \times (\text{CTSUPRRATIO}[3:0] \text{ ビット} + 1)$$

$$\text{計測時間} = (\text{基本パルス数} \times (\text{CTSUPRRATIO}[3:0] \text{ ビット} + 1) + \text{基本パルス数} - 2) \times 0.25 \times \text{ベースクロック周期}$$

注. ベースクロック周期の詳細は、49.2.17 CTSU センサオフセットレジスタ 1 (CTSUSO1) を参照してください。

CTSUPRMODE[1:0] ビット (CTSUS 基本周期、基本パルス数設定)


計測で発生する基本パルス数を選択します。

CTSUSOFF ビット (CTSUS 高域ノイズ低減機能 OFF 設定)

高域ノイズを低減する機能の ON/OFF を設定します。1 にすると OFF になります。

49.2.5 CTSU 計測チャンネルレジスタ 0 (CTSUMCH0)

アドレス CTSU.CTSMCH0 4008 1004h



ビット	シンボル	ビット名	機能	R/W
b4-b0	CTSUMCH0[4:0]	CTSU計測チャンネル0	<p>自己容量シングルスキャンモードでは、計測するCTSUのチャンネルを設定します。</p> <p>b4 b0</p> <p>0 0 0 0 0 : TS00 0 0 0 0 1 : TS01 0 0 0 1 0 : TS02 0 0 0 1 1 : TS03 0 0 1 0 0 : TS04 0 0 1 0 1 : TS05 0 0 1 1 0 : TS06 0 0 1 1 1 : TS07 0 1 0 0 0 : TS08 0 1 0 0 1 : TS09 0 1 0 1 0 : TS10 0 1 0 1 1 : TS11 0 1 1 0 0 : TS12 0 1 1 0 1 : TS13 0 1 1 1 0 : TS14 0 1 1 1 1 : TS15 1 0 0 0 0 : TS16 1 0 0 0 1 : TS17</p> <p>上記以外の設定でCTSUCR0.CTUSUSTRTビットを1にして計測動作を開始することは禁止されています。</p> <p>他の計測モードでは、現在計測中のチャンネルを示します。</p> <p>b4 b0</p> <p>0 0 0 0 0 : TS00 0 0 0 0 1 : TS01 0 0 0 1 0 : TS02 0 0 0 1 1 : TS03 0 0 1 0 0 : TS04 0 0 1 0 1 : TS05 0 0 1 1 0 : TS06 0 0 1 1 1 : TS07 0 1 0 0 0 : TS08 0 1 0 0 1 : TS09 0 1 0 1 0 : TS10 0 1 0 1 1 : TS11 0 1 1 0 0 : TS12 0 1 1 0 1 : TS13 0 1 1 1 0 : TS14 0 1 1 1 1 : TS15 1 0 0 0 0 : TS16 1 0 0 0 1 : TS17 1 1 1 1 1 : 計測停止中</p>	R/W (注1)
b7-b5	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. 自己容量シングルスキャンモード時 (CTSUCR1.CTSMUMD[1:0] ビット = 00b) のみ書き込み可能です。


CTSUMCH0 レジスタの設定は、CTSUCR0.CTUSUSTRT ビットが0のときのみ行ってください。

CTSUSMCH0[4:0] ビット (CTSUS 計測チャネル 0)

自己容量シングルスキャンモードでは、計測する CTSUS のチャネルを設定します。このモードでは、有効なチャネル (00000b ~ 10001b) のみ指定します。それ以外のモードでは計測中の受信チャネルを示し、書き込みは無効になります。

49.2.6 CTSUS 計測チャネルレジスタ 1 (CTSUSMCH1)

アドレス CTSUS.CTSUSMCH1 4008 1005h




ビット	シンボル	ビット名	機能	R/W
b4-b0	CTSUSMCH1[4:0]	CTSUS計測チャネル1	b4 b0 0 0 0 0 0 : TS00 0 0 0 0 1 : TS01 0 0 0 1 0 : TS02 0 0 0 1 1 : TS03 0 0 1 0 0 : TS04 0 0 1 0 1 : TS05 0 0 1 1 0 : TS06 0 0 1 1 1 : TS07 0 1 0 0 0 : TS08 0 1 0 0 1 : TS09 0 1 0 1 0 : TS10 0 1 0 1 1 : TS11 0 1 1 0 0 : TS12 0 1 1 0 1 : TS13 0 1 1 1 0 : TS14 0 1 1 1 1 : TS15 1 0 0 0 0 : TS16 1 0 0 0 1 : TS17 1 1 1 1 1 : 計測停止中	R
b7-b5	—	予約ビット	読むと0が読めます。	R

CTSUSMCH1[4:0] ビット (CTSUS 計測チャネル 1)

フルスキャンモード時に、計測中の送信チャネルを示します。計測停止中、または自己容量シングルスキャンモード時およびマルチスキャンモード時は、必ず 11111b になります。

49.2.7 CTSU チャネルイネーブルコントロールレジスタ 0 (CTSUCHAC0)

アドレス CTSU.CTSUCHAC0 4008 1006h



ビット	シンボル	ビット名	機能	R/W
b7-b0	CTSUCHAC0[7:0]	CTSUSチャネル有効制御0	対応するTS端子を計測するかどうかを選択します。 0：計測しない 1：計測する 本ビットはTS00～TS07端子の設定を行います。	R/W


CTSUCHAC0 レジスタの設定は、CTSUCR0.CTSUSTRT ビットが0のときのみ行ってください。

CTSUCHAC0[7:0] ビット (CTSUS チャネル有効制御 0)

静電容量を計測する受信端子と送信端子を選択します。CTSUCHAC0[0] は TS00 に、CTSUCHAC0[7] は TS07 に対応します。

49.2.8 CTSU チャネルイネーブルコントロールレジスタ 1 (CTSUCHAC1)

アドレス CTSU.CTSUCHAC1 4008 1007h



ビット	シンボル	ビット名	機能	R/W
b7-b0	CTSUCHAC1[7:0]	CTSUSチャネル有効制御1	対応するTS端子を計測するかどうかを選択します。 0：計測しない 1：計測する 本ビットはTS08～TS15端子の設定を行います。	R/W


CTSUCHAC1 レジスタの設定は、CTSUCR0.CTSUSTRT ビットが0のときのみ行ってください。

CTSUCHAC1[7:0] ビット (CTSUS チャネル有効制御 1)

静電容量を計測する受信端子と送信端子を選択します。CTSUCHAC1[0] は TS08 に、CTSUCHAC1[7] は TS15 に対応します。

49.2.9 CTSU チャネルイネーブルコントロールレジスタ 2 (CTSUCHAC2)

アドレス CTSU.CTSUCHAC2 4008 1008h



ビット	シンボル	ビット名	機能	R/W
b1-b0	CTSUCHAC2[1:0]	CTSUSチャネル有効制御2	対応するTS端子を計測するかどうかを選択します。 0: 計測しない 1: 計測する 本ビットはTS16~TS17端子の設定を行います。	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


CTSUCHAC2 レジスタの設定は、CTSUCR0.CTSUSTRT ビットが0のときのみ行ってください。

CTSUCHAC2[1:0] ビット (CTSUSチャネル有効制御2)

静電容量を計測する受信端子と送信端子を選択します。CTSUCHAC2[0] はTS16に、CTSUCHAC2[1] はTS17に対応します。

49.2.10 CTSU チャネル送受信コントロールレジスタ 0 (CTSUCHTRC0)

アドレス CTSU.CTSUCHTRC0 4008 100Bh



ビット	シンボル	ビット名	機能	R/W
b7-b0	CTSUCHTRC0[7:0]	CTSUSチャネル送受信制御0	0: 受信 1: 送信 本ビットはTS00~TS07端子の設定を行います。	R/W


CTSUCHTRC0 レジスタの設定は、CTSUCR0.CTSUSTRT ビットが0のときのみ行ってください。

CTSUCHTRC0[7:0] ビット (CTSUSチャネル送受信制御0)

フルスキャンモード時、関連するTS端子の受信/送信割り当てを設定します。自己容量シングルスキャンモード、および自己容量マルチスキャンモードでは、この設定は無視されます。CTSUCHTRC0[0] はTS00に、CTSUCHTRC0[7] はTS07に対応します。

49.2.11 CTSU チャネル送受信コントロールレジスタ 1 (CTSUCHTRC1)

アドレス CTSU.CTSUCHTRC1 4008 100Ch



ビット	シンボル	ビット名	機能	R/W
b7-b0	CTSUCHTRC1[7:0]	CTSUSチャネル送受信制御1	0: 受信 1: 送信 本ビットはTS08~TS15端子の設定を行います。	R/W


CTSUCHTRC1 レジスタの設定は、CTSUCR0.CTSUSTRT ビットが0のときのみ行ってください。

CTSUCHTRC1[7:0] ビット (CTSUSチャネル送受信制御1)

フルスキャンモード時、関連する TS 端子を受信または送信に割り当てます。自己容量シングルスキャンモード、および自己容量マルチスキャンモードでは、この設定は無視されます。CTSUCHTRC1[0] は TS08 に、CTSUCHTRC1[7] は TS15 に対応します。

49.2.12 CTSU チャネル送受信コントロールレジスタ 2 (CTSUCHTRC2)

アドレス CTSU.CTSUCHTRC2 4008 100Dh



ビット	シンボル	ビット名	機能	R/W
b1-b0	CTSUCHTRC2[1:0]	CTSUSチャネル送受信制御2	0: 受信 1: 送信 本ビットはTS16~TS17端子の設定を行います。	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CTSUCHTRC2 レジスタの設定は、CTSUCR0.CTSUSTRT ビットが0のときのみ行ってください。

CTSUCHTRC2[1:0] ビット (CTSUSチャネル送受信制御2)

フルスキャンモード時、関連する TS 端子を受信または送信に割り当てます。自己容量シングルスキャンモード、および自己容量マルチスキャンモードでは、この設定は無視されます。CTSUCHTRC2[0] は TS16 に、CTSUCHTRC2[1] は TS17 に対応します。

49.2.13 CTSU 高域ノイズ低減コントロールレジスタ (CTSUDCLKC)

アドレス CTSU.CTSUDCLKC 4008 1010h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	CTSUSSCNT[1:0]	—	—	—	CTSUSSMOD[1:0]	—
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CTSUSSMOD[1:0]	CTSU 拡散クロックモード選択	00bにしてください。	R/W
b3-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5-b4	CTSUSSCNT[1:0]	CTSU 拡散クロックモード制御	11bにしてください。	R/W
b7-b6	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CTSUDCLKC レジスタの設定は、CTSUCR0.CTSUSTRT ビットが 0 のときのみ行ってください。

CTSUSSMOD[1:0] ビット (CTSU 拡散クロックモード選択)

高域ノイズ低減に関わるスペクトラム拡散クロックのモードを設定します。高域機能を使用する場合は必ず 00b にしてください。本ビットが設定されていない場合、CTSU は効果的に高域ノイズを低減できません。

CTSUSSCNT[1:0] ビット (CTSU 拡散クロックモード制御)

高域ノイズ低減のためのスペクトラム拡散量を調整します。高域ノイズ低減機能を使用する場合は必ず 11b にしてください。本ビットが設定されていない場合、タッチ計測が正しく行われな可能性がります。

49.2.14 CTSU ステータスレジスタ (CTSUST)

アドレス CTSU.CTSUST 4008 1011h

b7	b6	b5	b4	b3	b2	b1	b0
CTSUPS	CTSUR	CTSUS	CTSUD	—	CTSUSTC[2:0]		
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b2-b0	CTSUSTC[2:0]	CTSU計測ステータスカウンタ	現在の計測ステータスを示します。 b2 b0 0 0 0 : Status0 0 0 1 : Status1 0 1 0 : Status2 0 1 1 : Status3 1 0 0 : Status4 1 0 1 : Status5	R
b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b4	CTSUDTSR	CTSUデータ転送ステータスフラグ	センサカウンタ、リファレンスカウンタに格納された計測結果を読み出したか否かを示します。 0 : 読み出し 1 : 読み出しなし	R
b5	CTSUSOVF	CTSUセンサカウンタオーバーフローフラグ	センサカウンタのオーバーフローを示します。 0 : オーバーフロー発生なし 1 : オーバーフロー発生	R/W
b6	CTSUROVF	CTSUリファレンスカウンタオーバーフローフラグ	リファレンスカウンタのオーバーフローを示します。 0 : オーバーフロー発生なし 1 : オーバーフロー発生	R/W
b7	CTSUPS	CTSU相互容量計測ステータスフラグ	相互容量フルスキャンモードでの計測ステータスを示します。 0 : 1回目の計測 1 : 2回目の計測	R

CTSUCR0.CTSUINIT ビットでオーバーフローフラグをクリアする場合は、必ず CTSUCR0.CTSUSTRT ビットが 0 であるときに行ってください。

CTSUSTC[2:0] フラグ (CTSU 計測ステータスカウンタ)

現在の計測ステータスを示すカウンタです。各ステータスの詳細は、49.3.2.2 ステータスカウンタを参照してください。

CTSUDTSR フラグ (CTSU データ転送ステータスフラグ)

センサカウンタ、リファレンスカウンタに格納された計測結果を読み出したか否かを示します。計測完了時に 1 になり、ソフトウェアまたは DTC でリファレンスカウンタを読み出すと 0 となります。また本フラグは、CTSUCR0.CTSUINIT ビットでもクリアされます。

CTSUSOVF フラグ (CTSU センサカウンタオーバーフローフラグ)

センサカウンタ (CTSUSC) でオーバーフローが発生すると 1 になります。オーバーフロー発生時、カウンタ値は FFFFh になります。計測は指定期間継続します。

オーバーフロー発生時に割り込みは発生しません。そのため、どのチャンネルでオーバーフローが発生したかは、測定終了割り込み発生により計測完了が判明してから、各チャンネルの計測結果により判定してください。

本フラグは、ソフトウェアで 1 を読み出した後、0 を書き込むことによりクリアされます。また、CTSUCR0.CTSUINIT ビットでもクリアされます。

CTSUROVF フラグ (CTSU リファレンスカウンタオーバーフローフラグ)

リファレンスカウンタ (CTSURC) でオーバーフローが発生すると 1 になります。オーバーフロー発生時、カウンタ値は FFFFh になります。計測は指定期間継続します。

オーバーフロー発生時に割り込みは発生しません。そのため、どのチャンネルでオーバーフローが発生したかは、測定終了割り込み発生により計測完了が判明してから、各チャンネルの計測結果により判定してください。

本フラグは、ソフトウェアで 1 を読み出した後、0 を書き込むことによりクリアされます。また、CTSUCR0.CTSUINIT ビットでもクリアされます。

CTSUPS フラグ (CTSU 相互容量計測ステータスフラグ)

相互容量フルスキャンモード (CTSUCR1.CTSUMD[1:0] = 11b) のとき、1 チャンネルあたり 2 回の計測において計測回数が 1 回目なのか 2 回目なのかを示します。計測停止時、またはその他の計測モードの場合は 0 になります。

49.2.15 CTSU 高域ノイズ低減スペクトラム拡散コントロールレジスタ (CTSUSSC)

アドレス CTSU.CTSUSSC 4008 1012h

b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
—	—	—	—	CTSUSSDIV[3:0]				—	—	—	—	—	—	—	—	—
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b7-b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b11-b8	CTSUSSDIV[3:0]	CTSUスペクトラム拡散分周設定	ベースクロックの分周設定に基づき、スペクトラム拡散分周設定値を設定します。	R/W
b15-b12	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

CTSUSSDIV[3:0] ビット (CTSU スペクトラム拡散分周設定)


ベースクロックの分周設定に基づいて、スペクトラム拡散分周設定値を設定します。CTSUSSDIV[3:0] の正しい設定値を決めるには、表 49.6 でベースクロック周波数と設定値の関係を参照してください。

表 49.6 ベースクロック周波数とCTSUSSDIV[3:0]ビットの設定値の関係

ベースクロック周波数 f_b (MHz)	CTSUSSDIV[3:0] ビットの設定値
$4.00 \leq f_b$	0000b
$2.00 \leq f_b < 4.00$	0001b
$1.33 \leq f_b < 2.00$	0010b
$1.00 \leq f_b < 1.33$	0011b
$0.80 \leq f_b < 1.00$	0100b
$0.67 \leq f_b < 0.80$	0101b
$0.57 \leq f_b < 0.67$	0110b
$0.50 \leq f_b < 0.57$	0111b
$0.44 \leq f_b < 0.50$	1000b
$0.40 \leq f_b < 0.44$	1001b
$0.36 \leq f_b < 0.40$	1010b
$0.33 \leq f_b < 0.36$	1011b
$0.31 \leq f_b < 0.33$	1100b
$0.29 \leq f_b < 0.31$	1101b
$0.27 \leq f_b < 0.29$	1110b
$f_b < 0.27$	1111b

49.2.16 CTSU センサオフセットレジスタ 0 (CTSUSO0)

アドレス CTSU.CTSUSO0 4008 1014h



ビット	シンボル	ビット名	機能	R/W
b9-b0	CTSUSO[9:0]	CTSUSOセンサオフセット調整	電極が非タッチ状態のときの静電容量を調整します。 b9 0 0 0 0 0 0 0 0 0 0 : 電流オフセット量0 0 0 0 0 0 0 0 0 0 1 : 電流オフセット量1 0 0 0 0 0 0 0 0 1 0 : 電流オフセット量2 : 1 1 1 1 1 1 1 1 1 0 : 電流オフセット量1022 1 1 1 1 1 1 1 1 1 1 : 電流オフセット最大	R/W
b15-b10	CTSUSNUM[5:0]	CTSUSNUM計測回数設定	CTSUSNUMの計測回数を設定します。	R/W

CTSUSO[9:0] ビット (CTSUSO センサオフセット調整)


タッチ計測時に電極が非タッチ状態のときの静電容量により発生するセンサ ICO 入力電流をオフセットします。これは、CTSUSO センサカウンタのオーバーフローを防止します。次に計測する TS 端子の設定は、CTSUSO_CTSUWR 割り込みの発生後に行ってください。

CTSUSNUM[5:0] ビット (CTSUSNUM 計測回数設定)

CTSUSDPRS.CTSUPRRATIO[3:0] ビットおよび CTSUSDPRS.CTSUPRMODE[1:0] ビットで決定される計測パルス数を計測時間内に何回繰り返すかを設定します。繰り返し回数は (CTSUSNUM[5:0] ビット + 1) となります。次に計測する TS 端子の設定は、CTSUSO_CTSUWR 割り込みの発生後に行ってください。

49.2.17 CTSU センサオフセットレジスタ 1 (CTSUSO1)

アドレス CTSU.CTSUSO1 4008 1016h



ビット	シンボル	ビット名	機能	R/W
b7-b0	CTSURICOA[7:0]	CTSUリファレンスICO電流調整	リファレンスICOの入力電流を調整します。 b7 b0 0 0 0 0 0 0 0 0 : 電流オフセット量0 0 0 0 0 0 0 0 1 : 電流オフセット量1 0 0 0 0 0 0 1 0 : 電流オフセット量2 : 1 1 1 1 1 1 1 0 : 電流オフセット量254 1 1 1 1 1 1 1 1 : 電流オフセット最大	R/W
b12-b8	CTSUSDPA[4:0]	CTSUベースクロック設定	CTSUのベースクロックを生成します。 b12 b8 0 0 0 0 0 : 動作クロックの2分周 (注1) 0 0 0 0 1 : 動作クロックの4分周 0 0 0 1 0 : 動作クロックの6分周 0 0 0 1 1 : 動作クロックの8分周 0 0 1 0 0 : 動作クロックの10分周 0 0 1 0 1 : 動作クロックの12分周 0 0 1 1 0 : 動作クロックの14分周 0 0 1 1 1 : 動作クロックの16分周 0 1 0 0 0 : 動作クロックの18分周 0 1 0 0 1 : 動作クロックの20分周 0 1 0 1 0 : 動作クロックの22分周 0 1 0 1 1 : 動作クロックの24分周 0 1 1 0 0 : 動作クロックの26分周 0 1 1 0 1 : 動作クロックの28分周 0 1 1 1 0 : 動作クロックの30分周 0 1 1 1 1 : 動作クロックの32分周 1 0 0 0 0 : 動作クロックの34分周 1 0 0 0 1 : 動作クロックの36分周 1 0 0 1 0 : 動作クロックの38分周 1 0 0 1 1 : 動作クロックの40分周 1 0 1 0 0 : 動作クロックの42分周 1 0 1 0 1 : 動作クロックの44分周 1 0 1 1 0 : 動作クロックの46分周 1 0 1 1 1 : 動作クロックの48分周 1 1 0 0 0 : 動作クロックの50分周 1 1 0 0 1 : 動作クロックの52分周 1 1 0 1 0 : 動作クロックの54分周 1 1 0 1 1 : 動作クロックの56分周 1 1 1 0 0 : 動作クロックの58分周 1 1 1 0 1 : 動作クロックの60分周 1 1 1 1 0 : 動作クロックの62分周 1 1 1 1 1 : 動作クロックの64分周	R/W
b14-b13	CTSUICOG[1:0]	CTSU ICO ゲイン調整	センサICOとリファレンスICOの出力周波数ゲインを調整します。 b14 b13 0 0 : ゲイン100% 0 1 : ゲイン66% 1 0 : ゲイン50% 1 1 : ゲイン40%	R/W
b15	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. 相互容量フルスキャンモード時 (CTSUCR1.CTSMUMD[1:0] ビット = 11b) の高域ノイズ低減機能 OFF 状態 (CTSUSDPRS.CTSSUSOFF ビット = 1) では、CTSUSDPA[4:0] ビットを 00000b にしないでください。

CTSUSUWR 割り込み発生後に、CTSUSSC レジスタ、CTSUSO0 レジスタ、CTSUSO1 レジスタの順に書き込んでください。CTSUSO1 レジスタへの書き込みにより Status3 へ遷移します。表 49.7、表 49.8 を参照してください。CTSUSO1 レジスタに書き込む場合は、一度の動作で全ビットに書き込むようにしてください。

CTSURICOA[7:0] ビット (CTSUS リファレンス ICO 電流調整)

リファレンス ICO の入力電流により、発振周波数を調整します。

CTSUSDPA[4:0] ビット (CTSUS ベースクロック設定)


動作クロックを分周して、センサドライブパルスの元となるベースクロックを選択します。設定手順の詳細は、49.3.2.1 初期設定フローを参照してください。

CTSUICOG[1:0] ビット (CTSUS ICO ゲイン調整)

センサ ICO とリファレンス ICO の出力周波数ゲインを調整します。通常は最大ゲインの 00b にします。電極タッチ時-非タッチ時の容量変化が、センサ ICO のダイナミックレンジを大きく超える場合は、このビットを適切なゲインに調整してください。

49.2.18 CTSUS センサカウンタ (CTSUSC)

アドレス CTSUS.CTSUSC 4008 1018h



ビット	シンボル	ビット名	機能	R/W
b15-b0	CTSUSC[15:0]	CTSUS センサカウンタ	センサ ICO の計測結果を示します。オーバーフロー発生時は FFFFh が読み出されます。	R


CTSUSURD 割り込み発生後、まず CTSUSC カウンタ、次に CTSURC カウンタの順で読み出してください。

CTSUSC[15:0] ビット (CTSUS センサカウンタ)

センサ ICO クロック用のインクリメントカウンタです。CTSUSURD 割り込み発生後に読み出してください。本ビットは CTSURC カウンタ読み出し後、次の計測で CTSUS 測定ステータスカウンタの値が Status4 に遷移する (CTSUST.CTSUSTC[2:0] フラグの値が 100b に遷移する) 直前にクリアされます。また、CTSUCR0.CTSUINIT ビットでもクリアされます。

49.2.19 CTSU リファレンスカウンタ (CTSURC)

アドレス CTSU.CTSURC 4008 101Ah



ビット	シンボル	ビット名	機能	R/W
b15-b0	CTSURC[15:0]	CTSURCリファレンスカウンタ	リファレンスICOの計測結果を示します。オーバーフロー発生時はFFFFhが読み出されます。	R

CTSUSURD 割り込み発生後、まず CTSUSC カウンタ、次に CTSURC カウンタの順で読み出してください。Status3 に指定した安定時間を経過しても、CTSURC カウンタが読み出されるまで Status3 が継続します。

CTSURC[15:0] ビット (CTSUS リファレンスカウンタ)

リファレンス ICO クロック用のインクリメントカウンタです。リファレンス ICO はセンサ ICO によるタッチ計測を最適化します。CTSUS に内蔵されたセンサ ICO とリファレンス ICO は個体により若干の偏差はありますが、ダイナミックレンジや電流一周波数の特性などはほぼ同様の特性を持っています。リファレンス ICO 電流調整ビットで設定できる電流量の範囲がほぼ、両 ICO のダイナミックレンジになるため、センサ ICO に入力する電流量もこのダイナミックレンジに収める必要があります。そのためには、ICO の個体差を確認するためにリファレンス ICO を使い、電流一周波数の特性を計測します。リファレンス ICO 発振周波数はリファレンス ICO カウンタで取得できるので、リファレンス ICO 電流調整ビットに値を設定し、リファレンス ICO カウンタを計測することで、入力した電流量に対する ICO の発振周波数（カウンタ値／計測時間）を計測できます。また、リファレンス ICO 電流調整ビットの最大値で計測されるリファレンス ICO カウンタの値が、ICO のダイナミックレンジの最大値となります。センサ ICO カウンタの値がこの値を超えないように、オフセット調整ビットでセンサ ICO の電流をオフセットする必要があります。

CTSURC[15:0] ビットは、CTSUSURD 割り込み発生後に読み出してください。本ビットは読み出し後に、次の計測で CTSUS 測定ステータスカウンタの値が Status4 に遷移する (CTSUST.CTSUSTC[2:0] フラグの値が 100b に遷移する) 直前にクリアされます。また、CTSUCR0.CTSUINIT ビットでもクリアされます。

49.2.20 CTSU エラーステータスレジスタ (CTSUERRS)

アドレス CTSU.CTSUERRS 4008 101Ch

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	CTSUI COMP	—	—	—	—	—	—	—	CTSUT SOC	CTSUC LKSEL1	—	—	CTSUD RV	CTSUT SOD	CTSUSPMD[1:0]	
リセット後の値	x	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

x: 不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	CTSUSPMD[1:0]	キャリブレーションモード	キャリブレーションモード b1 b0 0 0: 静電容量測定モード 1 0: キャリブレーションモード その他: 設定禁止	R/W
b2	CTSUTSOD	TS端子固定出力	TS端子の固定出力 0: 静電容量測定モード 1: TS端子はHighまたはLowに強制される	R/W
b3	CTSUDRV	キャリブレーション設定1	キャリブレーション設定1 0: 静電容量測定モード 1: キャリブレーション設定1	R/W
b5-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b6	CTSUCLKSEL1	キャリブレーション設定3	キャリブレーション設定3 0: 静電容量測定モード 1: キャリブレーション設定3	R/W
b7	CTSUTSOC	キャリブレーション設定2	キャリブレーション設定2 0: 静電容量測定モード 1: キャリブレーション設定2	R/W
b14-b8	—	予約ビット	読むと0が読めます。	R/W
b15	CTSUICOMP	TSCAP 電圧異常監視	TSCAP 電圧の異常状態を監視します。 0: TSCAP 電圧正常 1: TSCAP 電圧異常 (注1)	R

注 1. CTSUCR1.CTSUPON ビットが0のとき、本ビットは1になります。

CTSUSPMD[1:0] ビット (キャリブレーションモード)

CTSUSPMD[1:0] ビットは CTSU のキャリブレーションに使用されます。容量を計測するときは、これらのビットを 00b にしてください。

CTSUTSOD ビット (TS 端子固定出力)

CTSUTSOD ビットは CTSU のキャリブレーションに使用されます。このビットを 1 にすると、TS 端子は CTSUCR0.CTSUIOC ビットで指定されたロジックレベルに強制されます。容量を計測するときは、このビットを 0 にしてください。

CTSUDRV ビット (キャリブレーション設定 1)

CTSUDRV ビットは CTSU のキャリブレーションに使用されます。容量を計測するときは、このビットを 0 にしてください。

CTSUCLKSEL1 ビット (キャリブレーション設定 3)

CTSUCLKSEL1 ビットは CTSU のキャリブレーションに使用されます。容量を計測するときは、このビットを 0 にしてください。

CTSUTSOC ビット (キャリブレーション設定 2)

CTSUTSOC ビットは CTSU のキャリブレーションに使用されます。容量を計測するときは、このビットを 0 にしてください。

CTSUICOMP ビット (TSCAP 電圧異常監視)

TSCAP 電圧を監視し、電圧異常となった場合は1になります。

CTSUSO0 レジスタで設定したオフセット電流量が、タッチ計測時のセンサ ICO 入力電流を上回った場合、TSCAP 電圧が異常となりタッチ計測が正しく行われません。

TSCAP 電圧が異常となった場合、センサ ICO カウンタの値は不定になりますが、タッチ計測は正常に終了するので、センサ ICO カウンタの値から異常を検知することは困難です。CTSUSO1 レジスタの CTSU リファレンス ICO 電流調整ビット (CTSURICOA[7:0]) を 0 以外の値にしてある場合は、必ずタッチ計測終了時に本ビットを確認してください。

本ビットは、CTSUCR1.CTSUPON ビットに 0 を書き込み、電源 OFF とすることでクリアされます。

49.3 動作説明

49.3.1 計測動作原理

図 49.4 に計測部回路を示します。




図 49.4 計測部回路

図 49.5 ~ 図 49.7 に CTSU の電流周波数変換方式の静電容量計測動作原理を示します。

SW1 : ON、SW2 : OFF にすることで、電極の静電容量に充電されます (図 49.5)。

SW1 : OFF、SW2 : ON にすることで、充電された容量は放電されます (図 49.6)。

充放電を切り替えることにより、スイッチドキャパシタフィルタに電流が流れます。この時点で指が接近していれば、容量および流れる電流が変化します。TSCAP 電源を生成する回路からスイッチドキャパシタフィルタに流れる電流に比例した制御電流を ICO に供給することで、クロックを生成します。カウンタは、指が接近しているかどうかにより変化するクロック周波数を計測します。ソフトウェアは、カウンタから読み出した値に基づき指の接触を判断します (図 49.7)。




図 49.5 充電動作




図 49.6 放電動作




図 49.7 接触／非接触による計測値の変化

49.3.2 計測モード

CTSUは、自己容量方式と相互容量方式に対応しています。図 49.8 に自己容量方式と相互容量方式の概要を示します。




図 49.8 自己容量方式と相互容量方式の概要

自己容量方式では、1つのタッチキーに1つのタッチ端子を割り当て、それぞれにおける指の接近時の静電容量を計測します。この方法では、シングルスキャンモードとマルチスキャンモードの両方で容量を計測できます。相互容量方式では、対向する2つの電極（送信端子と受信端子）間の容量を計測します。

49.3.2.1 初期設定フロー

図 49.9 に、CTSU の初期設定フローを示します。




図 49.9 CTSU 初期設定フロー

図 49.10 に、CTSU の動作を停止させスタンバイ状態にするフローを示します。




図 49.10 CTSU 停止フロー

停止した動作を再開する場合は、図 49.9 の初期設定フローに従ってください。

49.3.2.2 ステータスカウンタ

CTSU ステータスレジスタ (CTSUST) の計測ステータスカウンタは、現在の計測ステータスを示します。計測ステータスは、3つの計測モードで共通です。図 49.11 にステータス動作遷移図を示します。




図 49.11 ステータス動作遷移図

ステータスカウンタは、指定したすべての計測チャンネルの計測が終了すると Status0 に遷移します。

CTSUCR0.CTSUSTRT ビットは、ソフトウェアトリガではハードウェアにより 0 にクリアされます。また外部トリガでは 1 が保持され、次のトリガの待機状態になります。

計測中またはトリガ待機状態で強制終了する (CTSUCR0.CTSUSTRT ビットに 0 を、CTSUCR0.CTSUINIT ビットに 1 を同時に書き込む) ことにより、Status0 に遷移して計測は停止します。

計測対象チャンネルが CTSUCHAC0 ~ CTSUCHAC2 レジスタまたは CTSUCHTRC0 ~ CTSUCHTRC2 レジスタに設定されていない場合、Status1 に遷移した直後に CTSU_CTSUFN 割り込みが発生し、その後ステータスは Status0 に遷移します。

以下の場合、計測するチャンネルはありません。

- CTSUCHAC0 ~ CTSUCHAC2 レジスタに計測対象チャンネルが指定されていない場合
- 自己容量シングルスキャンモードで、CTSUMCH0 レジスタで指定したチャンネルが CTSUCHAC0 ~ CTSUCHAC2 レジスタで計測対象外となっている場合
- フルスキャンモードで、CTSUCHAC0 ~ CTSUCHAC2 レジスタ、CTSUCHTRC0 ~ CTSUCHTRC2 レジスタの組み合わせで、計測する送信チャンネルまたは受信チャンネルがない場合

49.3.2.3 自己容量シングルスキャンモード動作

自己容量シングルスキャンモードは、任意の1チャンネルの静電容量を計測します。図 49.12 にソフトウェアフローと動作例を、図 49.13 にタイミングを示します。




図 49.12 自己容量シングルスキャンモードのソフトウェアフローと動作例




図 49.13 自己容量シングルスキャンモードのタイミング (計測開始条件がソフトウェアトリガの場合)

図 49.13 に示した動作を以下で説明します。

1. 初期設定を実施後、CTSUCR0.CTSUSTRT ビットに 1 を書き込むと開始します。
2. あらかじめ設定された条件に従って計測対象チャンネルが決定された後に、そのチャンネルの設定要求 (CTSU_CTSUWR) を出力します。
3. 計測チャンネルの設定書き込み (CTSUSSC、CTSUSO0、および CTSUSO1 レジスタ) が完了するとセンサドライブパルスが出力され、センサ ICO クロックとリファレンス ICO クロックが動作します。
4. センサ安定待ち時間、計測時間が経過して計測が終了した後、計測結果読み出し要求 (CTSU_CTSURD) を出力します。
5. 計測終了割り込み (CTSU_CTSUFN) を出力して計測終了 (Status0 へ遷移) します。

表 49.7 に自己容量シングルスキャンモードのタッチ端子状態を示します。

表 49.7 自己容量シングルスキャンモードのタッチ端子状態

Status	タッチ端子	
	計測チャンネル	非計測チャンネル
0	Low	Low
1	Low	Low
2	Low	Low
3	パルス	Low
4	パルス	Low
5	Low	Low

49.3.2.4 自己容量マルチスキャンモードの動作

自己容量マルチスキャンモードは、CTSUCHAC0～CTSUCHAC2レジスタで計測対象に指定したすべてのチャンネルに対して、静電容量を昇順で順次計測します。図 49.14 にソフトウェアフローと動作例を、図 49.15 にタイミングを示します。




図 49.14 自己容量マルチスキャンモードのソフトウェアフローと動作例




図 49.15 自己容量マルチスキャンモードのタイミング (計測開始条件がソフトウェアトリガの場合)

図 49.15 に示した動作を以下で説明します。

1. 初期設定を実施後、CTSUCR0.CTSUSTRT ビットに 1 を書き込むと開始します。
2. あらかじめ設定された条件に従って計測対象チャンネルが決定された後に、そのチャンネルの設定要求 (CTSU_CTSUWR) を出力します。
3. 計測チャンネルの設定書き込み (CTSUSSC、CTSUSO0、および CTSUSO1 レジスタ) が完了するとセンサドライブパルスが出力され、センサ ICO クロックとリファレンス ICO クロックが動作します。
4. センサ安定待ち時間、計測時間が経過して計測が終了した後、計測結果読み出し要求 (CTSU_CTSURD) を出力します。
5. 次に計測するチャンネルが決定した後、計測チャンネルの設定要求 (CTSU_CTSUWR) を出力します。
6. 安定待ち時間の経過、および前回の計測結果の読み出しによって、前回の計測結果をクリアし、計測を開始します。
7. すべてのチャンネル計測が完了したら、計測終了割り込み (CTSU_CTSUFN) を出力して計測を終了 (Status0 へ遷移) します。

表 49.8 に自己容量マルチスキャンモードのタッチ端子状態を示します。

表 49.8 自己容量マルチスキャンモードのタッチ端子状態

Status	タッチ端子	
	計測チャンネル	非計測チャンネル
0	Low	Low
1	Low	Low
2	Low	Low
3	パルス	Low
4	パルス	Low
5	Low	Low

49.3.2.5 相互容量フルスキャンモード動作

相互容量フルスキャンモードは、受信チャンネルのセンサドライブパルスの High 期間に対して、計測対象の送信チャンネルにエッジを印加して計測を行います。1 計測対象に対して立ち上がりエッジと立ち下がりエッジの 2 回の計測を実施します。この 2 回の計測データの差分からタッチ判定を行い、より高いタッチ感度を実現します。

CTSUCHTRC0 ~ CTSUCHTRC2 レジスタで送信用または受信用に設定され、CTSUCHAC0 ~ CTSUCHAC2 レジスタで計測対象に設定されたチャンネルに対して、静電容量を順次計測します。図 49.16 にソフトウェアフローと動作例を、図 49.17 にタイミングを示します。




図 49.16 相互容量フルスキャンモードのソフトウェアフローと動作例




図 49.17 相互容量フルスキャンモードのタイミング (計測開始条件がソフトウェアトリガの場合)

図 49.17 に示した動作を以下で説明します。

1. 初期設定を実施後、CTSUCR0.CTUSSTRT ビットに 1 を書き込むと開始します。
2. あらかじめ設定された条件に従って計測対象チャンネルが決定された後に、そのチャンネルの設定要求 (CTSUSU_CTSUWR) を出力します。
3. 計測チャンネルの設定書き込み (CTSUSUSC、CTSUSUSO0、および CTSUSUSO1 レジスタ) が完了するとセンサドライブパルスが出力され、センサ ICO クロックとリファレンス ICO クロックが動作します。同時に、センサドライブパルスの High 期間に対して、立ち上がりエッジで検出されたパルスを実測チャンネルの送信端子に出力します。
4. センサ安定待ち時間、計測時間が経過して計測が終了した後、計測結果読み出し要求 (CTSUSU_CTSURD) を出力します。
5. 同一チャンネルに対して、センサドライブパルスの High 期間に、立ち下がりエッジで検出されたパルスを出力して計測を行います。
6. 同一チャンネルに対して 2 回の計測を行った後、次に計測するチャンネルを決定し、同様の計測を行います。
7. すべてのチャンネル計測が完了したら、計測終了割り込み (CTSUSU_CTSUFN) を出力して計測を終了 (Status0 へ遷移) します。

なお、CTSUS 相互容量ステータスフラグ (CTSUST.CTUSUPS ビット) は、Status5 から Status1 へ遷移するタイミングで変化します。

表 49.9 に相互容量フルスキャンモードのタッチ端子状態を示します。

表 49.9 相互容量フルスキャンモードのタッチ端子状態

Status	受信チャンネルのタッチ端子		送信チャンネルのタッチ端子		備考
	計測チャンネル	非計測チャンネル	計測チャンネル	非計測チャンネル	
0	Low	Low	Low	Low	-
1	Low	Low	Low/High	Low	-
2	Low	Low	Low	Low	-
3	パルス	Low	パルス	Low	位相パルスは、1回目の計測では受信チャンネルと同相になり、2回目の計測では逆相になります。
4	パルス	Low	パルス	Low	-
5	Low	Low	Low	Low	-

49.3.3 複数モードに関わる共通事項

49.3.3.1 センサ安定待ち時間と計測時間

図 49.18 にセンサ安定待ちと計測のタイミングを示します。




図 49.18 センサ安定待ちと計測のタイミング

図 49.18 に示した動作を以下で説明します。

1. CTSU_CTSUWR 割り込み要求に対して、CTSUSO1 レジスタへライトアクセスすることでセンサドライブパルスの出力を開始し、CTSUSST レジスタで設定した安定時間を待ちます。
2. センサ安定時間が経過し、かつ CTSUST.CTSUDTSR フラグが 0 にクリアされ、Status4 に遷移することによって計測を開始します。計測時間は、ベースクロックの周期と CTSUSDPRS.CTSUPRMODE[1:0] ビット、CTSUPRRATIO[3:0] ビット、CTSUSO0.CTSUSNUM[5:0] ビットの設定で決定します。計測時間が経過するとチャンネルの計測を終了します。
3. 計測時間経過後、動作クロック 2 サイクルで Status1 に遷移し、CTSUCR0.CTSURD 割り込みが発生します。CTSUSC カウンタと CTSURC カウンタからデータを読み出してください。このとき、センサドライブパルスは Low 出力になります。設定した全チャンネルの計測が完了すると、CTSUCR0.CTSUSTRT ビットは 0 にクリアされます。
4. センサ ICO クロックは、CTSUST.CTSUSTC[2:0] フラグが 011b (Status3) または 100b (Status4) となっている期間に発振します。

49.3.3.2 割り込み

CTSUSは下記の割り込みに対応しています。

- チャンネルごとの設定レジスタ書き込み要求割り込み (CTSUS_CTSUWR)
- 測定データ転送要求割り込み (CTSUS_CTSURD)
- 測定終了割り込み (CTSUS_CTSUFN)

(1) チャンネルごとの設定レジスタ書き込み要求割り込み (CTSUS_CTSUWR)

計測チャンネルごとの設定データをSRAM上に用意しておき、あらかじめCTSUS_CTSUWR割り込みに対応したDTC/ICUの転送設定を行います。CTSUS_CTSUWR割り込みはStatus1からStatus2へ遷移したタイミングで出力します。選択したチャンネルの設定データをSRAMからCTSUSSC、CTSUSO0、CTSUSO1の各レジスタに書き込んでください(図49.19)。CTSUSO1レジスタへのライトアクセスにより次のStatusへの遷移が制御されるため、CTSUSO1レジスタを必ず最後に設定してください。




図 49.19 CTSUS_CTSUWR 割り込みを用いた DTC 転送動作例

設定するレジスタ (CTSUSSC、CTSUSO0、CTSUSO1 の各レジスタ) は、連続したアドレスに配置しています。CTSUS_CTSUWR 割り込み発生では、以下のように動作を設定してください。

- 転送先アドレス : CTSUSSC レジスタのアドレス
- 転送先アドレスの処理 : 先頭バイトのアドレスは固定
- 転送元アドレス : SRAM 上に用意した設定の番号が最小のチャンネルの CTSUSSC レジスタデータ格納アドレス
- 転送元アドレスの処理 : 2 バイトのデータを転送。先頭バイトのアドレスは前回の割り込み処理から継続
- 割り込み 1 回あたりの転送回数 : 3 回転送

(2) 測定データ転送要求割り込み (CTSU_CTSURD)

あらかじめ、CTSU_CTSURD 割り込みに対応した DTC/ICU の転送設定を行います。CTSU_CTSURD 割り込みは、Status5 から Status1 へ遷移するタイミングで出力します。計測結果を CTSUSC カウンタと CTSURC カウンタから読み出してください (図 49.20)。




図 49.20 CTSU_CTSURD 割り込みを用いた DTC 転送動作例

転送元である計測結果レジスタ (CTSUSC カウンタと CTSURC カウンタ) は、連続したアドレスに配置してあります。CTSU_CTSURD 割り込み発生では、以下のように動作を設定してください。

- 転送元アドレス : CTSUSC カウンタのアドレス
- 転送元アドレスの処理 : 先頭アドレスは固定
- 転送先アドレス : SRAM 上に用意した設定の番号が最小のチャンネルの CTSUSC カウンタデータ格納アドレス
- 転送先アドレスの処理 : 2 バイトのデータを転送。先頭アドレスは前回の割り込み処理から継続
- 割り込み 1 回あたりの転送回数 : 2 回転送

(3) 測定終了割り込み (CTSU_CTSUFN)

すべてのチャンネル計測が終了すると、Status1 から Status0 に遷移するタイミングで割り込みが発生します。ソフトウェアで、オーバーフローフラグ (CTSUST.CTSUSOVF と CTSUROVF) の確認を行い、計測結果を読み出して電極とのタッチの有無を判定します。割り込み要求の受付、禁止は割り込み制御部で行います。

49.4 使用上の注意事項

49.4.1 計測結果データ (CTSUSC カウンタ、CTSURC カウンタ)

計測中のリードアクセスは禁止です。アクセスした場合は、非同期のため正しくない値を読み出す場合があります。

49.4.2 ソフトウェアトリガに対する制限事項

CTSUCR1.CTSUCLK[1:0] ビットで 10b (PCLKB/4) を選択した場合、計測完了後に CTSUCR0.CTSUSTRT ビットへ 1 を書き込み計測を再開させるときは、割り込み発生から 3 サイクル以上待ってから書き込むようにしてください。




図 49.21 再開時の注意事項

49.4.3 外部トリガに対する制限事項

- 計測時間中に外部トリガが入力された場合、計測は開始されない。次の外部イベントは、CTSU_CTSUFN 割り込みが発生した動作クロックの 1 サイクル後から有効
- 外部トリガモードを終了する場合は、CTSUCR0.CTSUSTRT ビットの 0 と CTSUCR0.CTSUINIT ビットの 0 の同時書き込み (強制停止) で停止

49.4.4 強制終了に関する制限事項

動作中に強制停止させる場合は、CTSUCR0.CTSUSTRT ビットに 0、CTSUCR0.CTSUINIT ビットに 1 を同時に書き込んでください。動作が停止し、内部コントロールレジスタが初期化されます。

CTSUCR0.CTSUINIT ビットによる初期化では、内部計測状態の初期化に加え、以下のレジスタが初期化されます。

- CTSUMCH0 レジスタ
- CTSUMCH1 レジスタ
- CTSUST レジスタ
- CTSUSC カウンタ
- CTSURC カウンタ

強制停止した場合、内部状態によっては割り込み要求が発生することがあります。強制停止後、DTC/ICU の停止/無効処理も行ってください。搭載するシステムが何らかの要因で DTC 転送を停止する場合は、CTSUS に対しても強制終了および初期化処理を行ってください。

49.4.5 TSCAP 端子

TSCAP 端子は、CTSU 内部電圧を一定に保つために、外部デカップリングキャパシタを必要とします。TSCAP 端子とキャパシタ間、およびキャパシタとグランド間の配線は、物理的に可能な限り短く幅広くしてください。

TSCAP 端子に接続されたキャパシタは、スイッチを ON (CTSUCR1.CTSUCSW ビット = 1) して接続する前に、I/O ポート制御により Low を出力させ、十分放電させてください。

49.4.6 計測動作時 (CTSUCR0.CTSUSTRT ビット = 1) の制限事項

計測中 (CTSUCR0.CTSUSTRT ビット = 1) には、システムの上位レイヤから「周辺クロックの停止」、「タッチ端子 (TSn 端子、TSCAP 端子) に関わるポート設定の変更」、および「送信電源選択 (CTSUCR0.CTSUTXVSEL)」を行わないでください。

これらの制限に違反する制御を設定した場合は、動作の強制停止 (CTSUCR0.CTSUSTRT ビット = 0、CTSUCR0.CTSUINIT ビット = 1) 後、CTSUCR1.CTSUPON ビットと CTSUCR1.CTSUCSW ビットに 0 を同時に書き込み、CTSUCR0.CTSUSNZ ビットを 0 にしてください。次に、[図 49.9](#) の初期設定フローから再開してください。

50. データ演算回路 (DOC)

50.1 概要

データ演算回路 (DOC) は、16 ビットのデータを比較、加算、または減算する機能です。選択した条件に該当する場合、16 ビットのデータが比較されて、割り込みが発生します。表 50.1 に DOC の仕様を、図 50.1 にブロック図を示します。

表 50.1 DOCの仕様

項目	内容
データ演算機能	16ビットデータの比較、加算、または減算
モジュール停止機能	モジュール停止状態に設定して消費電力を削減
割り込みとイベントリンク機能 (DOC_DOPCI)	割り込みの発生条件 <ul style="list-style-type: none"> データ比較の結果が一致または不一致のとき データ加算の結果がFFFFhより大きくなったとき データ減算の結果が0000hより小さくなったとき




図 50.1 DOC ブロック図

50.2 レジスタの説明

50.2.1 DOC コントロールレジスタ (DOCR)

アドレス `DOC.DOCR 4005 4100h`

	b7	b6	b5	b4	b3	b2	b1	b0
	—	DOPCF CL	DOPCF	—	—	DCSEL	OMS[1:0]	
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	OMS[1:0]	動作モード選択	b1 b0 0 0: データ比較モード 0 1: データ加算モード 1 0: データ減算モード 1 1: 設定禁止	R/W
b2	DCSEL (注1)	検出条件選択	0: データの不一致検出時にDOPCFを設定 1: データの一致検出時にDOPCFを設定	R/W
b4-b3	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b5	DOPCF	データ演算回路フラグ	演算結果を示します。	R
b6	DOPCFCL	DOPCFクリア	0: DOPCFフラグ状態を保持 1: DOPCFフラグをクリア	R/W
b7	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. データ比較モード選択時のみ有効

OMS[1:0] ビット (動作モード選択)

DOC の動作モードを選択します。

DCSEL ビット (検出条件選択)

データ比較モード時の検出条件を選択します。データ比較モード選択時のみ有効です。

DOPCF フラグ (データ演算回路フラグ)

動作結果を示します。

[1 になる条件]

- DCSEL ビットで選択した条件になったとき
- データ加算の結果が FFFFh より大きくなったとき
- データ減算の結果が 0000h より小さくなったとき

[0 になる条件]


- DOPCFCL ビットに 1 を書き込んだとき

DOPCFCL ビット (DOPCF クリア)

本ビットを 1 にすると DOPCF フラグをクリアします。読むと 0 が読めます。

50.2.2 DOC データインプットレジスタ (DODIR)


アドレス `DOC.DODIR 4005 4102h`



DODIR は、演算対象の 16 ビットのデータを格納する 16 ビットの読み出し/書き込みレジスタです。

50.2.3 DOC データ設定レジスタ (DODSR)

アドレス `DOC.DODSR 4005 4104h`



DODSR は、データ比較モードで基準として使用される 16 ビットのデータを格納する 16 ビットの読み出し/書き込みレジスタです。また、データ加算モードおよびデータ減算モードでは、演算結果を格納しません。

50.3 動作説明

50.3.1 データ比較モード

図 50.2 に DOC によるデータ比較モードの動作例を示します。以下は DCSEL = 0 (データ比較の結果、不一致を検出) 設定時の動作例です。

1. DOCR.OMS[1:0] ビットに 00b を書き込み、データ比較モードにします。
2. DODSR レジスタに基準となる 16 ビットのデータを設定します。
3. DODIR レジスタに比較する 16 ビットのデータを書き込みます。
4. 比較するデータの書き込みが完了するまで、続けて 16 ビットのデータを DODIR レジスタに書き込みます。
5. DODIR レジスタに書き込まれたデータが DODSR レジスタ内のデータと一致しなかったとき (注 1)、DOCR.DOPCF フラグが 1 になります。

注 1. DOCR.DCSEL = 0 の場合




図 50.2 データ比較モードの動作例

50.3.2 データ加算モード

図 50.3 に DOC によるデータ加算モードの動作例を示します。

1. DOCR.OMS[1:0] ビットに 01b を書き込むと、データ加算モードになります。
2. DODSR レジスタに初期値として 16 ビットのデータを設定します。
3. DODIR レジスタに加算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。
4. 加算するデータの書き込みが完了するまで、続けて 16 ビットのデータを DODIR レジスタに書き込みます。
5. 演算結果が FFFFh よりも大きくなったとき DOCR.DOPCF フラグが 1 になります。




図 50.3 データ加算モードの動作例

50.3.3 データ減算モード

図 50.4 に DOC によるデータ減算モードの動作例を示します。

1. DOCR.OMS[1:0] ビットに 10b を書き込むと、データ減算モードになります。
2. DODSR レジスタに初期値として 16 ビットのデータを設定します。
3. DODIR レジスタに減算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。
4. 減算するデータの書き込みが完了するまで、続けて 16 ビットのデータを DODIR レジスタに書き込みます。
5. 演算結果が 0000h よりも小さくなったとき DOCR.DOPCF フラグが 1 になります。




図 50.4 データ減算モードの動作例

50.4 イベントリンクコントローラ (ELC) への割り込み要求と出力

DOC は以下の条件で ELC にイベント信号を出力します。

- データ比較の結果が一致または不一致のとき
- データの加算結果が FFFFh より大きいとき
- データの減算結果が 0000h より小さいとき

この信号を使用して、あらかじめ設定していたモジュールの動作を開始させることができます。また、割り込み要求として使用することもできます。イベント信号が発生すると、データ演算回路フラグ (DOCR.DOPCF) が 1 になります。

50.5 使用上の注意事項

50.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、DOC 動作の禁止/許可を設定することが可能です。DOC は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[11. 低消費電力モード](#)」を参照してください。

51. SRAM

51.1 概要

本 MCU は、パリティビットチェックまたは ECC（誤り訂正コード）のいずれかを備えた内蔵高速 SRAM モジュールを搭載しています。ECC の対象は SRAM0 の最初の 32KB 領域です。パリティチェックは、その他の領域で実行されます。SRAM の仕様を表 51.1 に示します。

表 51.1 SRAMの仕様

項目	内容 (ECCなしの場合)	内容 (ECCありの場合)	内容 (SRAMHSの場合)
SRAM容量	SRAM0 : 224KB	SRAM0 (ECC領域) : 32KB	SRAMHS : 128KB
SRAMアドレス (注2)	SRAM0 : 2000 8000h ~ 2003 FFFFh	SRAM0 (ECC領域) : 2000 0000h ~ 2000 7FFFh	SRAMHS : 1FFE 0000h ~ 1FFF FFFFh
アクセス (注1)	リードサイクルにウェイトステートがデフォルトで挿入されています。ICLK周波数が60MHzより高い(最高120MHz)場合、ウェイトステートが必要になります。ICLK周波数が60MHz以下の場合、ウェイトステートは必要ありません。詳細は、51.4 使用上の注意事項を参照してください。	リードサイクルにウェイトステートがデフォルトで挿入されています。ICLK周波数が60MHzより高い(最高120MHz)場合、ウェイトステートが必要になります。ICLK周波数が60MHz以下の場合、ウェイトステートは必要ありません。詳細は、51.4 使用上の注意事項を参照してください。	SRAMHSへのアクセスは、常にウェイトステートなしになります。
データ保持	ディープソフトウェアスタンバイモード時のデータ保持機能なし		
モジュール ストップ機能	モジュールストップ状態に設定して消費電力を削減		
パリティ	偶数パリティ (データ : 8ビット、 パリティ : 1ビット)	パリティなし	偶数パリティ (データ : 8ビット、 パリティ : 1ビット)
エラーチェック 機能	偶数パリティエラーチェック	2ビット以下の誤り検出	偶数パリティエラーチェック


注 1. 詳細は、51.3.7 アクセスサイクルを参照してください。

注 2. Cortex®-M4 プロセッサは、Arm®v7 非整列アクセスに対応しています。本製品では、SRAMHS と SRAM0 は互いに隣接しており、両者間にはアクセス境界があります。そのため SRAMHS と SRAM0 をメモリ空間の連続領域として使用する場合、境界をまたぐアクセスは、意図しないデータアクセスとなる恐れがあるので、行わないでください。詳細は、ARM® Cortex®-M4 Processor Technical Reference Manual を参照してください。

51.2 レジスタの説明

51.2.1 SRAM パリティエラー検出後動作レジスタ (PARIOAD)

アドレス `SRAM.PARIOAD 4000 2000h`



ビット	シンボル	ビット名	機能	R/W
b0	OAD	検出後の動作	1: リセット 0: ノンマスカブル割り込み	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W


PARIOAD レジスタは、パリティエラー検出時の動作を制御します。本レジスタへの書き込みは SRAM プロテクトレジスタ (SRAMPRCR) によって保護されています。本レジスタに書き込む前に、必ず SRAMPRCR レジスタの SRAMPRCR ビットを書き込み許可に設定してください。SRAM アクセス中は、PARIOAD レジスタへの書き込みは行わないでください。

OAD ビット (検出後の動作)

パリティエラーが検出された場合、リセットまたはノンマスカブル割り込みのどちらを発生させるか指定します。PARIOAD.OAD ビットは SRAM0 (ECC なし)、SRAMHS、スタンバイ SRAM で共有されます。

51.2.2 SRAM プロテクトレジスタ (SRAMPRCR)

アドレス `SRAM.SRAMPRCR 4000 2004h`



ビット	シンボル	ビット名	機能	R/W
b0	SRAMPRCR	レジスタ書き込み制御	0: 保護対象のレジスタへの書き込みを禁止 1: 保護対象のレジスタへの書き込みを許可	R/W
b7-b1	KW[6:0]	書き込みキーコード	SRAMPRCR ビットへの書き込みを許可または禁止します。	R/W

SRAMPRCR ビット (レジスタ書き込み制御)

SRAMWTSC レジスタおよび PARIOAD レジスタのライトモードを制御します。本ビットが 1 のとき、SRAMWTSC レジスタおよび PARIOAD レジスタへの書き込みが許可されます。本ビットに書き込む場合、同時に KW[6:0] ビットに 78h を書き込んでください。

KW[6:0] ビット (書き込みキーコード)

SRAMPRCR ビットへの書き込みを許可または禁止します。SRAMPRCR ビットに書き込む場合、同時に KW[6:0] ビットに 78h を書き込んでください。それ以外の値を KW[6:0] に書き込むと、SRAMPRCR ビットは更新されません。KW[6:0] は読むと常に 00h が読み出されます。

51.2.3 SRAM ウェイトステートコントロールレジスタ (SRAMWTSC)

アドレス SRAM.SRAMWTSC 4000 2008h

b7	b6	b5	b4	b3	b2	b1	b0	
—	—	—	—	—	SRAM0W TEN	SRAM0E RDWTEN	—	
リセット後の値	0	0	0	0	1	1	1	0

ビット	シンボル	ビット名	機能	R/W
b0	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W
b1	SRAM0ERDWTEN	SRAM0 (ECC領域) リードウェイト許可	1: SRAM0 (ECC領域) へのリードアクセスサイクルにウェイトステートを追加する 0: SRAM0 (ECC領域) へのリードアクセスサイクルにウェイトステートを追加しない	R/W
b2	SRAM0WTEN	SRAM0ウェイト許可	1: SRAM0へのリードアクセスサイクルにウェイトステートを追加する 0: SRAM0へのリードアクセスサイクルにウェイトステートを追加しない	R/W
b3	—	予約ビット	読むと1が読めます。書く場合、1としてください。	R/W
b7-b4	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

SRAMWTSC レジスタは、SRAM モジュールのウェイトステートを制御します。本レジスタへの書き込みは SRAM プロテクトレジスタ (SRAMPRCR) によって保護されています。本レジスタに書き込む前に、必ず SRAMPRCR レジスタの SRAMPRCR ビットを書き込み許可に設定してください。SRAM アクセス中は、SRAMWTSC レジスタへの書き込みは行わないでください。

SRAM0ERDWTEN ビット (SRAM0 (ECC 領域) リードウェイト許可)

SRAM0 の ECC 領域から読み出すためのウェイトサイクルを許可します。1 にすると、SRAM0 の ECC 領域のリードサイクルにウェイトサイクルが 1 サイクル挿入されます。リードアクセス周波数が 60MHz より高い場合、この 1 ウェイトサイクル設定が必要です。

SRAM0WTEN ビット (SRAM0 ウェイト許可)

SRAM0 から読み出すためのウェイトサイクルを許可します。1 にすると、SRAM0 のリードサイクルにウェイトサイクルが 1 サイクル挿入されます。リードアクセス周波数が 60MHz より高い場合、この 1 ウェイトサイクル設定が必要です。

51.2.4 ECC 動作モードコントロールレジスタ (ECCMODE)

アドレス **SRAM.ECCMODE 4000 20C0h**

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	ECCMOD[1:0]	—
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	ECCMOD[1:0]	ECC動作モード選択	b1 b0 0 0: ECC機能は無効 0 1: 設定禁止 1 0: ECC機能は有効/エラーチェックなし 1 1: ECC機能は有効/エラーチェックあり	R/W
b7-b2	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ECCMODE レジスタは ECC の動作モードを設定するレジスタです。本レジスタへの書き込みは ECC プロテクトレジスタ (ECCPRCR) によって保護されています。本レジスタに書き込む前に、必ず ECCPRCR レジスタの ECCPRCR ビットを書き込み許可に設定してください。SRAM アクセス中は、ECCMODE レジスタへの書き込みは行わないでください。

ECCMOD[1:0] ビット (ECC 動作モード選択)

SRAM0 の ECC 領域へのアクセスモードを設定します。

51.2.5 ECC 2 ビットエラーステータスレジスタ (ECC2STS)

アドレス **SRAM.ECC2STS 4000 20C1h**

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	ECC2ERR
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ECC2ERR	ECC 2 ビットエラーステータス	0: ECC 2 ビットエラー発生なし 1: ECC 2 ビットエラー発生	R(/W) (注1)
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注1. ビットをクリアするための0の書き込みのみ可能です。

ECC2ERR ビット (ECC 2 ビットエラーステータス)

SRAM の ECC 領域で ECC 2 ビットエラーが発生したかどうかを示します。ECC 動作が有効で誤り訂正が選択されている場合、2 ビットエラーが検出されると本ビットが1になります。SRAM エラー信号もアサートされます。ECC2ERR ビットに0を書き込むと、ECC 2 ビットエラーによってトリガされた SRAM エラー信号がネゲートされます。

SRAM エラーでは、ECCOAD レジスタでノンマスクابل割り込みまたはリセットを指定できます。本レジスタに0を書き込む間、SRAM の ECC 領域にはアクセスしないでください。

51.2.6 ECC 1 ビットエラー情報更新イネーブルレジスタ (ECC1STSEN)

アドレス SRAM.ECC1STSEN 4000 20C2h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	E1STS EN
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	E1STSEN	ECC 1ビットエラー情報更新許可	0 : ECC 1ビットエラー情報の更新禁止 1 : ECC 1ビットエラー情報の更新許可	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ECC1STSEN レジスタは、SRAM (ECC 領域) の ECC 1 ビットエラー発生時に、ECC 1 ビットエラーステータスレジスタ (ECC1STS) の更新を許可/禁止します。本レジスタへの書き込みは ECC プロテクトレジスタ (ECCPRCR) によって保護されています。まず、ECCPRCR.ECCPRCR ビットを書き込み許可にしてから本ビットへの書き込みを行ってください。

E1STSEN ビット (ECC 1 ビットエラー情報更新許可)

SRAM の ECC 領域における 1 ビットエラー発生時に、SRAM (ECC 領域) 1 ビットエラーステータスレジスタ (ECC1STS) の更新を許可/禁止します。本レジスタは、割り込みおよびリセットマスクとしても機能します。

51.2.7 ECC 1 ビットエラーステータスレジスタ (ECC1STS)

アドレス SRAM.ECC1STS 4000 20C3h

b7	b6	b5	b4	b3	b2	b1	b0
—	—	—	—	—	—	—	ECC1E RR
リセット後の値	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	ECC1ERR	ECC 1ビットエラーステータス	0 : ECC 1ビットエラー発生なし 1 : ECC 1ビットエラー発生	R(/W) (注1)
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

注 1. ビットをクリアするための 0 の書き込みのみ可能です。


ECC1ERR ビット (ECC 1 ビットエラーステータス)

SRAM の ECC 領域で ECC 1 ビットエラーが発生したかどうかを示します。ECC 動作が有効で、誤り訂正が選択されており、1 ビットエラー情報の更新が許可されている場合、1 ビットエラーが検出されると 1 になります。SRAM エラー信号もアサートされます。ECC1ERR ビットに 0 を書き込むと、ECC 1 ビットエラーによってトリガされた SRAM エラー信号がネゲートされます。

SRAM エラーには、ECCOAD レジスタでノンマスク割込みまたはリセットを指定できます。本レジスタに 0 を書き込む間、SRAM の ECC 領域にはアクセスしないでください。

51.2.8 ECC プロテクトレジスタ (ECCPRCR)

アドレス SRAM.ECCPRCR 4000 20C4h



ビット	シンボル	ビット名	機能	R/W
b0	ECCPRCR	レジスタ書き込み制御	0: 保護対象のレジスタへの書き込みを禁止 1: 保護対象のレジスタへの書き込みを許可	R/W
b7-b1	KW[6:0]	書き込みキーコード	ECCPRCR ビットへの書き込みを許可または禁止します。	R/W

ECCPRCR ビット (レジスタ書き込み制御)


ECCMODE レジスタ、ECC1STSEN レジスタ、ECCOAD レジスタのライトモードを制御します。本ビットが 1 のとき、ECCMODE レジスタ、ECC1STSEN レジスタ、ECCOAD レジスタへの書き込みが許可されます。本ビットに書き込む場合、同時に KW[6:0] に 78h を書き込んでください。

KW[6:0] ビット (書き込みキーコード)

ECCPRCR ビットへの書き込みを許可または禁止します。ECCPRCR ビットに書き込む場合、同時に KW[6:0] ビットに 78h を書き込んでください。それ以外の値を KW[6:0] に書き込むと、ECCPRCR ビットは更新されません。KW[6:0] は読むと常に 0 が読み出されます。

51.2.9 ECC プロテクトレジスタ 2 (ECCPRCR2)

アドレス SRAM.ECCPRCR2 4000 20D0h



ビット	シンボル	ビット名	機能	R/W
b0	ECCPRCR2	レジスタ書き込み制御	0: 保護対象のレジスタへの書き込みを禁止 1: 保護対象のレジスタへの書き込みを許可	R/W
b7-b1	KW[6:0]	書き込みキーコード	ECCPRCR2 ビットへの書き込みを許可または禁止します。	R/W

ECCPRCR2 ビット (レジスタ書き込み制御)

ECCETST レジスタのライトモードを制御します。本ビットが 1 のとき、ECCETST レジスタへの書き込みが許可されます。本ビットに書き込む場合、同時に KW2[6:0] ビットに 78h を書き込んでください。

KW[6:0] ビット (書き込みキーコード)

ECCPRCR2 ビットへの書き込みを許可または禁止します。本ビットに書き込む場合、同時に KW2[6:0] に 78h を書き込んでください。それ以外の値を KW2[6:0] に書き込むと、ECCPRCR2 ビットは更新されません。KW2[6:0] ビットは読むと常に 00h が読み出されます。

51.2.10 ECC テストコントロールレジスタ (ECCETST)

アドレス [SRAM.ECCETST 4000 20D4h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	TSTBY P
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TSTBYP	ECCバイパス選択	0 : ECCバイパス無効 1 : ECCバイパス有効	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

本レジスタへの書き込みは ECC プロテクトレジスタ (ECCPRCR2) によって保護されています。まず、ECCPRCR2.ECCPRCR2 ビットを書き込み許可にしてから本ビットへの書き込みを行ってください。SRAM アクセス中は、ECCETST レジスタへの書き込みは行わないでください。

TSTBYP ビット (ECC バイパス選択)

ECC 機能をバイパスして、ECC コードへの直接アクセスを許可します。ECC バイパス機能は、ECCMODE.ECCMOD[1:0] ビットを 00b にして使用します。ECC がチェックするデータと同じアドレスに 32 ビットアクセスサイズでアクセスしてください。ECC バイパスが有効の場合、32 ビットライトデータの低位 7 ビットは ECC コードとして書き込むことができます。このとき、ライトデータの上位 25 ビットは無視されます。32 ビットリードデータの低位 7 ビットは、ECC コードとして使用できます。このリードデータの上位 25 ビットは不定です。

注． ECC テストの詳細については、[51.3.4 ECC デコーダのテスト方法を参照してください](#)。

51.2.11 SRAM ECC エラー検出後動作レジスタ (ECCOAD)

アドレス [SRAM.ECCOAD 4000 20D8h](#)

	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	OAD
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	OAD	検出後の動作	1 : リセット 0 : ノンマスカブル割り込み	R/W
b7-b1	—	予約ビット	読むと0が読めます。書く場合、0としてください。	R/W

ECCOAD レジスタは、ECC エラー検出時の動作を制御します。本レジスタへの書き込みは ECC プロテクトレジスタ (ECCPRCR) によって保護されています。本レジスタに書き込む前に、必ず ECCPRCR レジスタの ECCPRCR ビットを書き込み許可に設定してください。SRAM アクセス中は、ECCOAD レジスタへの書き込みは行わないでください。

OAD ビット (検出後の動作)

ECC エラーが検出されると、リセットまたはノンマスカブル割り込みの生成を定義します。ECCOAD.OAD ビットは、SRAM (ECC 領域) で使用されます。

51.3 動作説明

51.3.1 低消費電力機能

モジュールストップコントロールレジスタ A (MSTPCRA) の設定により、SRAM へのクロック信号の供給を停止することで、消費電力を低減できます。各モジュールの制御ビットは以下のとおりです。

- MSTPCRA.MSTPA0 ビットと MSTPCRA.MSTPA6 ビットの両方を 1 にすると、SRAM0 へのクロック信号の供給が停止 (注 1)
- MSTPCRA.MSTPA5 ビットを 1 にすると、SRAMHS へのクロック信号の供給が停止
- MSTPCRA.MSTPA7 ビットを 1 にすると、スタンバイ SRAM へのクロック信号の供給が停止

クロック信号の供給が停止すると、SRAM はモジュールストップ状態になります。リセット後は、SRAM は動作します。

モジュールストップ状態では SRAM にアクセスできません。SRAM アクセス中は、モジュールストップ状態に遷移しないでください。

MSTPCRA レジスタの詳細については、「11. 低消費電力モード」の章を参照してください。

注 1. MSTPCRA.MSTPA0 ビットおよび MSTPCRA.MSTPA6 ビットは、同じ設定にしてください。

51.3.2 ECC 機能

ECCMODE レジスタの設定によって、ECC 機能の有効/無効を選択することが可能です。初期状態では、ECC 機能は無効です。ECC チェックのタイプは、SEC-DED (Single-Error-Correction/Double-Error-Detection Code: 単一誤り訂正/二重誤り検出符号) です。

ECC 機能が有効な場合、書き込み時は、32 ビットのデータに 7 ビットのチェックビットが付与されます。読み出し時は SRAM (ECC 領域) から 39 ビット (データ: 32 ビット、チェックビット: 7 ビット) のデータが読み出されます。

ECC 機能とエラーチェックの両方が有効の場合、1 ビットエラーが発生すると誤り訂正が実行され、ECC1STSEN レジスタの E1STSEN ビットが 1 の場合、ECC1STS レジスタの ECC1ERR ビットが 1 になります。2 ビットエラーが発生すると、このエラーが検出され、ECC2STS レジスタの ECC2ERR ビットが 1 になりますが、誤り訂正は行われません。

ECC 機能が有効でエラーチェックが無効の場合、1 ビットエラーが発生すると誤り訂正が実行されますが、ECC1STS レジスタの ECC1ERR ビットは更新されません (ECC1STSEN レジスタの E1STSEN ビットは 1)。2 ビットエラーが発生すると、このエラーが検出されますが、ECC2STS レジスタの ECC2ERR ビットは更新されず、誤り訂正は行われません。

ECC 機能が無効の場合、1 ビットエラーまたは 2 ビットエラーが発生しても、誤り訂正と誤り検出は実行されません。そのため、ECC1ERR ビットと ECC2ERR ビットは更新されません。

エラーを検出した場所を確認する方法はありません。したがって、エラー発生後は、全データを更新してください。エラー発生後の全データ更新時には、32 ビットデータ書き込みだけがサポートされます。

電源投入後およびディープソフトウェアスタンバイモード解除後、SRAM データは不定であるため、「ECC 有効/エラーチェックあり」モードで SRAM にアクセスを行うと ECC エラーが発生します。したがって、ECC 機能使用前には、SRAM 内で使用する領域に 32 ビットデータサイズの初期書き込みを行ってください。

ライトアクセスの後にリードアクセスを続けて実行すると、リードアクセスが優先的に実行されます。したがって、初期化中は、ライトアクセスの後に続けてリードアクセスを行わないでください。

51.3.3 ECC エラー発生

SRAM (ECC 領域) が「ECC 有効/エラーチェックあり」モードのとき、ECC 2 ビットエラーを示す ECC2STS.ECC2ERR ビット、または ECC 1 ビットエラーを示す ECC1STS.ECC1ERR ビットのいずれかが 1 になると、ECC エラーが発生します。

ECC エラーは、ICLK のパルス幅で出力されます。なお、ECC1 ビットエラーをマスクしたい場合は、ECC1STSEN.E1STSEN ビットを 0 にして、ECC1ERR ビットの更新を禁止してください。ECC エラーは ECC 機能の無効時、または「ECC 有効/エラーチェックなし」モードでは発生しません。

ECCOAD レジスタでは、ECC エラーをノンマスカブル割り込みにするか、またはリセットにするかを選択できます。ECCOAD レジスタの OAD ビットが 1 のとき、ECC エラーはリセット機能に出力されます。ECCOAD レジスタの OAD ビットが 0 のとき、ECC エラー割り込みはノンマスカブル割り込みとして ICU に出力されます。

51.3.4 ECC デコーダのテスト方法

図 51.1 に ECC デコーダのテスト方法を示します。




図 51.1 ECC デコーダのテスト方法

51.3.5 パリティ計算機能

IEC60730 規格に準拠するには、SRAM データのチェックが必要です。そのため、32 ビットデータ幅の SRAM モジュールに格納されている 8 ビット単位の各データにはパリティビットが追加されています。SRAM パリティエラー検出機能を使用すると、データ書き込み時にパリティビットが付加され、データ読み出し時にパリティチェックが行われます。パリティエラーが発生すると、パリティエラー通知が生成されます。この機能は、リセットを起こすためにも使用できます。ECC なしの SRAM0、SRAMHS、およびスタンバイ SRAM の仕様は偶数パリティです。

パリティエラー通知には、PARIOAD レジスタでノンマスカブル割り込みまたはリセットを指定できます。PARIOAD.OAD ビットが 1 のとき、パリティエラーはリセット機能に出力されます。PARIOAD.OAD ビットが 0 のとき、パリティエラーは ICU にノンマスカブル割り込みとして出力されます。

パリティエラーはしばしばノイズにより発生します。パリティエラーの原因がノイズか破損かを確認するには、[図 51.2](#) および [図 51.3](#) に示されたパリティチェックフローを参照してください。




図 51.2 SRAM パリティリセット許可の場合の SRAM パリティチェックのフロー




図 51.3 SRAM パリティ割り込み許可の場合の SRAM パリティチェックのフロー

51.3.6 SRAM エラー要因

SRAM エラー要因は、ECC エラーとパリティエラーです。ECC エラーは ECCOAD.OAD ビットでノンマスカブル割り込みまたはリセットとして指定でき、パリティエラーは PARIOAD レジスタでノンマスカブル割り込みまたはリセットとして指定できます。

表 51.2 SRAMエラー要因

割り込み要因	DTC 起動	DMAC 起動
ECCエラー (ECCありのSRAM0領域)	不可能	不可能
パリティエラー (ECCなしのSRAM0領域、SRAMHS)	不可能	不可能

51.3.7 アクセスサイクル

表 51.3 SRAMHS (パリティ領域1FFE 0000h～1FFF FFFFh)

リード (サイクル)		ライト (サイクル)	
ワードアクセス	ハーフワード/バイトアクセス	ワードアクセス	ハーフワード/バイトアクセス
2		2	

表 51.4 SRAM0 (ECC領域2000 0000h～2000 7FFFh)

設定ビット		リード (サイクル)		ライト (サイクル)	
		ワードアクセス	ハーフワード/ バイトアクセス	ワードアクセス	ハーフワード/ バイトアクセス
ECCオフ ECCMOD[1] = 0	SRAM0ERDWTEN = 0	2		2	
	SRAM0ERDWTEN = 1	3		2	
ECCオン ECCMOD[1] = 1	SRAM0ERDWTEN = 0	2		2	4
	SRAM0ERDWTEN = 1	3		2	4

表 51.5 SRAM0 (パリティ領域2000 8000h～2003 FFFFh)

設定ビット	リード (サイクル)		ライト (サイクル)	
	ワードアクセス	ハーフワード/ バイトアクセス	ワードアクセス	ハーフワード/ バイトアクセス
SRAM0WTEN = 0	2		2	
SRAM0WTEN = 1	3		2	

51.4 使用上の注意事項

51.4.1 ウェイトステートの挿入

以下に基づき、SRAMWTSC レジスタの SRAM ウェイトサイクル数を設定してください。

- SRAM0
 - 1 ウェイト : $60\text{MHz} < \text{ICLK} \leq 120\text{MHz}$
 - ウェイトなし : $\text{ICLK} \leq 60\text{MHz}$

51.4.2 SRAM 領域からの命令フェッチ

SRAM0、または SRAMHS を使用してプログラムを実行する場合、CPU が正確にデータをプリフェッチできるように、SRAM 領域を初期化してください。初期化されていない SRAM 領域から CPU がデータをプリフェッチすると、ECC エラーまたはパリティエラーが発生する場合があります。4 バイト境界のプログラムの終了アドレスから追加で 12 バイト領域を初期化してください。弊社からは、データの初期化には NOP 命令の使用を推奨します。

51.4.3 SRAM のストアバッファ

SRAM と CPU 間的高速アクセスには、ストアバッファが使用されます。SRAM へのストア命令の後に同じアドレスからロード命令が実行されると、そのロード命令は SRAM からではなくバッファからデータを読み出す場合があります。SRAM のデータを正確に読み出すには、以下の手順のうちいずれかを使用します。

- SRAM (アドレス = A) に書き込んだ後、NOP 命令を使用し、SRAM (アドレス = A) を読み出します。
- SRAM (アドレス = A) に書き込んだ後、SRAM (アドレス = A) 以外の領域からデータを読み出し、SRAM (アドレス = A) を読み出します。

52. スタンバイ SRAM

52.1 概要

内蔵 SRAM は、ディープソフトウェアスタンバイモードでデータを保持するために提供されています。
[表 52.1](#) に、スタンバイ SRAM の仕様を示します。

表 52.1 **スタンバイ SRAM の仕様**

項目	内容
SRAM 容量	8KB
SRAM アドレス	200F E000h ~ 200F FFFFh
アクセス	アクセス回数は、ICLK と PCLKB との周波数関係に依存します。詳細は、 52.2.4 アクセスサイクル を参照してください。
データ保持	ディープソフトウェアスタンバイモード時、データを保持可能
パリティ	偶数パリティ（データ：8ビット、パリティ：1ビット）
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減

52.2 動作説明

52.2.1 データ保持

DPSBYCR.DEEPCUT[1:0] ビットの設定により、ディープソフトウェアスタンバイモード時にスタンバイ SRAM へ電源を供給できます。DPSBYCR.DEEPCUT[1:0] ビットが 00b の場合、スタンバイ SRAM のデータをディープソフトウェアスタンバイモードで保持できます。DPSBYCR.DEEPCUT[1:0] ビットの詳細については、「[11. 低消費電力モード](#)」を参照してください。

52.2.2 低消費電力機能

モジュールストップコントロールレジスタ A (MSTPCRA) の設定により、SRAM へのクロック供給を停止することで、消費電力を低減することが可能です。MSTPCRA.MSTPA7 ビットを 1 にすると、スタンバイ SRAM へのクロック信号の供給が停止します。クロック供給の停止により、スタンバイ SRAM はモジュールストップ状態になります。リセット後は、スタンバイ SRAM は動作状態になります。モジュールストップ状態になると、スタンバイ SRAM へのアクセスができなくなります。スタンバイ SRAM アクセス中は、モジュールストップ状態に遷移させないでください。MSTPCRA レジスタの詳細については、「[11. 低消費電力モード](#)」を参照してください。

52.2.3 パリティ計算機能

スタンバイ SRAM のパリティ計算機能は、誤り訂正コード (ECC) なしの SRAM0 と同じです。PARIOAD.OAD ビットの機能と SRAM パリティチェックのフローは、スタンバイ SRAM モジュールと共有されています。詳細は、[51.3.5 パリティ計算機能](#)と [51.3.6 SRAM エラー要因](#)を参照してください。

52.2.4 アクセスサイクル

表 52.2 スタンバイ SRAM アクセスサイクル

周波数	読み出し (サイクル)		書き込み (サイクル)	
	ワードアクセス	ハーフワード/ バイトアクセス	ワードアクセス	ハーフワード/ バイトアクセス
同じ周波数 ICLK = PCLKB	3ICLK		2ICLK	
異なる周波数 ICLK > PCLKB	1ICLK + 2~3PCLKB		1ICLK + 1~2PCLKB	

52.3 使用上の注意事項

52.3.1 スタンバイ SRAM 領域からの命令フェッチ

スタンバイ SRAM を使用してプログラムを実行する場合、スタンバイ SRAM 領域を初期化して CPU が正確にデータをプリフェッチできるようにします。CPU が初期化されていない領域からプリフェッチすると、パリティエラーが発生する場合があります。4 バイト境界のプログラムの終了アドレスから 12 バイト領域を初期化してください。データの初期化には、NOP 命令の使用を推奨します。

53. フラッシュメモリ

53.1 概要

本MCUは、最大1MBのコードフラッシュメモリと32KBのデータフラッシュメモリを内蔵しています。フラッシュコントロールユニット（FCU）はフラッシュメモリのプログラム/イレースの制御を行います。フラッシュアプリケーションコマンドインタフェース（FACI）は、指定されたFACIコマンドに従ってFCUを制御します。

表53.1にコードフラッシュメモリとデータフラッシュメモリの仕様を、図53.1に関連モジュールのブロック図を示します。図53.2にコードフラッシュメモリの構成を、図53.3にデータフラッシュメモリの構成を示します。

表 53.1 コードフラッシュメモリとデータフラッシュメモリの仕様

項目	コードフラッシュメモリの仕様	データフラッシュメモリの仕様
メモリ容量	<ul style="list-style-type: none"> 最大1MB 	32KB
リードサイクル	<ul style="list-style-type: none"> 80MHz < ICLK周波数 ≤ 120MHz キャッシュヒット：1サイクル キャッシュミス：3サイクル 40MHz < ICLK周波数 ≤ 80MHz キャッシュヒット：1サイクル キャッシュミス：2サイクル ICLK周波数 ≤ 40MHz キャッシュヒット：1サイクル キャッシュミス：1サイクル 	ワード、バイトアクセス時にはFCLK 7サイクルでのリード（FCLK周波数は最高60MHz）
イレース後の値	FFh	不定
プログラム/イレース方式	<ul style="list-style-type: none"> FACIコマンド発行領域（407E 0000h）に設定したFACIコマンドで、コードフラッシュメモリ/データフラッシュメモリのプログラム/イレースが可能 専用フラッシュメモリプログラマによるシリアルインタフェース通信を介したプログラム（シリアルプログラミング） ユーザプログラムによるフラッシュメモリのプログラム（セルフプログラミング） 	
セキュリティ機能	フラッシュメモリの不正改ざん/不正リードを防止	
プロテクション機能	フラッシュメモリの誤オーバーライトを防止	
BGO（バックグラウンドオペレーション）機能	<ul style="list-style-type: none"> データフラッシュメモリのプログラム中にコードフラッシュメモリの読み出しが可能 コードフラッシュメモリのプログラム中にデータフラッシュメモリの読み出しが可能 	
プログラム/イレース単位	<ul style="list-style-type: none"> ユーザ領域へのプログラム：128バイト単位 ユーザ領域のイレース：ブロック単位 	<ul style="list-style-type: none"> データ領域へのプログラム：4/8/16バイト単位 データ領域のイレース：64/128/256バイト単位
その他の機能	セルフプログラミング中の割り込み受け付け可能	
	本MCUの初期設定でフラッシュメモリ拡張領域（オプションバイト）の設定可能	
オンボードプログラミング（4種類）	シリアルプログラミングモード（SCIブートモード）でのプログラム <ul style="list-style-type: none"> 調歩同期式シリアルインタフェース（SCI9）を使用 転送速度は自動調整 シリアルプログラミングモード（USBブートモード）でのプログラム <ul style="list-style-type: none"> USBFSを使用 特別なハードウェアが不要で、PCと直結可能 オンチップデバッグモードによるプログラム <ul style="list-style-type: none"> JTAG/SWDインタフェースを使用 専用ハードウェアは必要なし ユーザプログラム中のコードフラッシュメモリ/データフラッシュメモリ書き換えルーチンによるプログラム <ul style="list-style-type: none"> システムをリセットすることなくコードフラッシュメモリ/データフラッシュメモリのプログラムが可能 	




図 53.1 フラッシュメモリ関連モジュールのブロック図

53.2 メモリ構成

図 53.2 にコードフラッシュメモリのマッピングを、表 53.2 に製品別の読み出しアドレスと、プログラム/イレースアドレスを示します。コードフラッシュメモリのユーザ空間は 8KB または 32KB のブロックに分割されており、各ブロック単位でイレース可能です。ユーザ領域は、ユーザプログラムの格納に使用できます。




図 53.2 コードフラッシュメモリマッピング

表 53.2 コードフラッシュメモリの製品別リード、P/Eアドレス

製品	読み出しアドレス	P/Eアドレス	ブロック数
1MB製品	0000 0000h ~ 000F FFFFh	0000 0000h ~ 000F FFFFh	0 ~ 37
512KB製品	0000 0000h ~ 0007 FFFFh	0000 0000h ~ 0007 FFFFh	0 ~ 21

データフラッシュメモリのデータ領域は 64 バイトのブロックに分割されており、各ブロック単位でイレース可能です。図 53.3 にデータフラッシュメモリのマッピングを示します。




図 53.3 データフラッシュメモリマッピング

53.3 レジスタの説明

53.3.1 フラッシュキャッシュイネーブルレジスタ (FCACHEE)

アドレス FCACHE.FCACHEE 4001 C100h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	FCACHEEN
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FCACHEEN	FCACHE許可	0: FCACHE禁止 1: FCACHE許可	R/W
b15-b1	—	予約ビット	読むと0が読めます。	R

FCACHEE.FCACHEEN ビットは、FCACHE1、FCACHE2、FLPF のフラッシュキャッシュ機能を許可/禁止します。FCACHEIV.FCACHEIV には影響しません。FCACHE が許可されている場合、HPROT[3] はそれがキャッシュブルなのかノンキャッシュブルなのかを決定します。HPROT[3] の詳細は、[15.8 フラッシュキャッシュ使用時の注意事項](#)を参照してください。

53.3.2 フラッシュキャッシュインバリデートレジスタ (FCACHEIV)

アドレス FCACHE.FCACHEIV 4001 C104h


	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	FCACHEIV
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	FCACHEIV	FCACHEインバリデート	<ul style="list-style-type: none"> 読み出し: <ul style="list-style-type: none"> 0: インバリデートしない 1: インバリデートする 書き込み: <ul style="list-style-type: none"> 1を書くときFCACHEをインバリデートします。0を書くとき無視されます。 	R/W
b15-b1	—	予約ビット	読むと0が読めます。	R

FCACHEIV.FCACHEIV ビットに1を書くと、FCACHE1、FCACHE2、FLPF のフラッシュキャッシュデータがインバリデートされます。

53.3.3 フラッシュウェイトサイクルレジスタ (FLWT)

アドレス FCACHE.FLWT 4001 C11Ch



ビット	シンボル	ビット名	機能	R/W
b2-b0	FLWT[2:0] (注1)	フラッシュウェイトサイクル	b2 b0 0 0 0 : 0ウェイト (ICLK ≤ 40MHz) 0 0 1 : 1ウェイト (40MHz < ICLK ≤ 80MHz) 0 1 0 : 2ウェイト (80MHz < CLK ≤ 120MHz) その他の設定は予約されています。	R/W
b7-b3	—	予約ビット	読むと0が読めます。	R

注 1. Subosc-speed モードでは、000b 以外の設定は禁止されています。

フラッシュウェイトサイクルレジスタ (FLWT) は、フラッシュメモリのアクセスウェイト数を設定します。クロック周波数をこれより高くする場合、クロック周波数を変更する前に FLWT.FLWT を設定してください。クロック周波数をこれより低くする場合、クロック周波数を変更した後に FLWT.FLWT を設定してください。

53.3.4 ファクトリ MCU インフォメーションフラッシュルートテーブル (FMIFRT)

アドレス 407F B19Ch




ビット	機能	R/W
b31-b0	ユニーク ID のベースアドレス	R

FMIFRT レジスタは読出し専用のレジスタで、ユニーク ID レジスタ、型名レジスタ、MCU パーティションレジスタのベースアドレスを格納しています。FMIFRT は 32 ビット単位で読み出してください。RA6M2 MCU のベースアドレスは 0x0100_7000 です。

53.3.5 ユニーク ID レジスタ n (UIDRn) (n = 0 ~ 3)

アドレス UIDR0 FMIFRT+14h, UIDR1 FMIFRT+18h, UIDR2 FMIFRT+1Ch, UIDR3 FMIFRT+20h




ビット	機能	R/W
b31-b0	ユニーク ID	R

UIDRn レジスタは読み出し専用のレジスタで、チップ固有の 16 バイトの ID (ユニーク ID) を格納しています。UIDRn は 32 ビット単位で読み出してください。

53.3.6 型名レジスタ n (PNRn) (n = 0 ~ 3)

アドレス PNR0 FMIFRT+24h, PNR1 FMIFRT+28h, PNR2 FMIFRT+2Ch, PNR3 FMIFRT+30h




ビット	機能	R/W
b31-b0	製品の型名	R

PNRn レジスタは読み出し専用のレジスタで、16 バイトの型名を格納しています。PNRn レジスタは 32 ビット単位で読み出してください。各バイトは、表 1.15 製品一覧の型名の ASCII コード表現に対応しています。型名の最初の文字 (“R”、ASCII コードでは 0x52) は、アドレスが最小のバイト (FMIFRT + 24h) に格納されています。

53.3.7 MCUバージョンレジスタ (MCUVER)

アドレス FMIFRT+44h



ビット	機能	R/W
b7-b0	MCUバージョン	R

MCUVER レジスタは読み出し専用のレジスタで、MCUバージョンを格納しています。MCUVER レジスタは8ビット単位で読み出してください。この値が大きいほど、MCUバージョンは新しいです。

53.4 フラッシュキャッシュ

53.4.1 概要

フラッシュキャッシュ (FCACHE) は、バスマスタからフラッシュメモリへのリードアクセスを高速化します。FCACHE には以下が含まれます。

- CPU 命令フェッチで使用する FCACHE1
- CPU オペランドアクセスと DMA で使用する FCACHE2
- CPU 命令フェッチのプリフェッチアクセスで使用する FLPF

表 53.3 フラッシュキャッシュの概要

項目	フラッシュキャッシュ 1 (FCACHE1)	フラッシュキャッシュ 2 (FCACHE2)	プリフェッチバッファ (FLPF)
キャッシュ対象領域	0000 0000h ~ 000F FFFFh	0000 0000h ~ 000F FFFFh	0000 0000h ~ 000F FFFFh
対象バスマスタ	CPU 命令フェッチ	CPU オペランドアクセスおよび CPU 以外からのアクセス	FLPF
容量	256 バイト	16 バイト	32 バイト
アソシアティブ方式	<ul style="list-style-type: none"> • 8 ウェイセットアソシアティブ • 128 ビット/エントリ (128 ビット整列データ) • 2 エントリ/ウェイ 	<ul style="list-style-type: none"> • フルアソシアティブ • 128 ビット/エントリ (128 ビット整列データ) • FCACHE2 の 1 エントリ 	<ul style="list-style-type: none"> • フルアソシアティブ • 128 ビット/エントリ (128 ビット整列データ) • 2 エントリ
アクセスサイクル	<ul style="list-style-type: none"> • キャッシュヒット: 0 ウェイト • キャッシュミス: フラッシュ ウェイトサイクルレジスタに設定されたウェイト数 	<ul style="list-style-type: none"> • キャッシュヒット: 0 ウェイト • キャッシュミス: フラッシュ ウェイトサイクルレジスタに設定されたウェイト数 	<ul style="list-style-type: none"> • キャッシュヒット: 0 ウェイト • キャッシュミス: フラッシュ ウェイトサイクルレジスタに設定されたウェイト数




図 53.4 FCACHE のブロック図

53.5 動作説明

フラッシュ動作を設定して有効にするには FCACHEE レジスタを使用します。

フラッシュキャッシュを設定してフラッシュメモリの書き換えに備えるには、以下を実行します。

1. FCACHEE.FCACHEEN をリセットしてフラッシュキャッシュを禁止します。(注1)
2. FCACHEIV.FCACHEIV を設定してフラッシュキャッシュをインバリデートします。
3. FCACHEIV.FCACHEIV が 0 であることを確認します。
4. FCACHEE.FCACHEEN を設定してフラッシュキャッシュを許可します。

注1. リセット後の最初の設定でフラッシュキャッシュを禁止にする必要はありません。

53.5.1 フラッシュキャッシュ使用における注意

CPU からフラッシュキャッシュにアクセスする場合は、Arm[®] MPU もキャッシュブルに設定しなければなりません。

ARMv7-M Architecture Reference Manual および *Cortex[®]-M4 Devices Generic User Guide* を参照してください。

53.6 フラッシュメモリ関連の動作モード

図 53.5 にフラッシュメモリに関するモード遷移図を示します。モード設定の方法については「3. 動作モード」を参照してください。




図 53.5 フラッシュメモリに関するモード遷移図

各モードで、プログラム/イレースが可能なフラッシュメモリの領域、リセット後の起動プログラムを実行するフラッシュメモリの領域は異なります。表 53.4 に各モードの相違点を示します。

表 53.4 各モードの相違点

項目	通常動作モード	シリアルプログラミングモード (SCI/USBブートモード)	オンチップデバッグモード (JTAG/SWDブートモード)
プログラム/イレースが可能な領域	<ul style="list-style-type: none"> コードフラッシュメモリ データフラッシュメモリ 	<ul style="list-style-type: none"> コードフラッシュメモリ データフラッシュメモリ 	<ul style="list-style-type: none"> コードフラッシュメモリ データフラッシュメモリ
ブロック単位のイレース	可能	可能	可能
リセット時の起動プログラム	ユーザ領域のプログラム	シリアルプログラミング用組み込みプログラム	デバッグコマンドに依存

53.6.1 IDコードプロテクト

この機能は、プログラミングとオンチップデバッグを禁止します。デバイスは、IDコードを有効または無効にし、フラッシュメモリに格納されたIDコードに基づきIDコードを決定します。IDコードプロテクト機能が有効の場合、ホストから送られてくるコードとフラッシュメモリのIDコードを比較して一致するか判定します。プログラミングとオンチップデバッグは、この2つが一致する場合に限り許可されます。フラッシュメモリのIDコードは、32ビットワード4つで構成されます。

IDコードのビット [127] とビット [126] は、IDコードプロテクト機能の有効/無効を判定し、ホストで使用する認証方法を決定します。IDコードがどのように認証方法を決定するかについて、表 53.5 に示します。

表 53.5 IDコードプロテクト機能の仕様

ブートアップ時の動作モード	IDコード	プロテクト状態	プログラマまたはオンチップデバッガ接続時の動作
シリアルプログラミングモード (SCI/USB ブートモード)	FFh, ..., FFh (全バイトがFFh)	プロテクト無効	IDコードは検証されません。IDコードは常に一致して、プログラマまたはオンチップデバッガへの接続が許可されます。
オンチップデバッグモード (JTAG/SWD ブートモード)	ビット[127]=1および ビット[126]=1、かつ 16バイトのうち少なくとも 1つがFFh以外	プロテクト有効	IDコード一致：認証を終了し、プログラマまたは オンチップデバッガへの接続を許可 IDコード不一致：IDコードプロテクト待機状態へ遷移 プログラマまたはオンチップデバッガから送られてきた IDコードがASCIIコードのALeRASE (414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFFh) の場合、ユーザフラッシュ（コードフラッシュおよび データフラッシュ）領域および構成領域の内容は消去さ れます。 ただし、AWS.FSPR（注1）ビットが0であれば、 強制消去は実行されません。
	ビット[127]=1、 ビット[126]=0	プロテクト有効	IDコード一致：認証を終了し、プログラマまたはオン チップデバッガへの接続を許可 IDコード不一致：IDコードプロテクト待機状態へ遷移
	ビット[127]=0	プロテクト有効	IDコードは検証されません。IDコードは常に一致せず、 プログラマまたはオンチップデバッガへの接続は禁止さ れます。

注 1. AWS.FSPR ビットの詳細については、[7.2.3 アクセスウィンドウ設定レジスタ \(AWS\)](#) を参照してください。

53.7 機能概要

シリアルインタフェース経由（シリアルプログラミングモード）、または JTAG/SWD インタフェース経由（オンチップデバッグモード）で、専用フラッシュメモリプログラマを使用してオンチップフラッシュメモリを書き替えることにより、ターゲットシステムへの実装前／実装後にかかわらずデバイスのプログラムが可能です。

また、第三者によるプログラムの改ざん防止のため、オンチップフラッシュメモリに書かれたユーザプログラムの書き換えを禁止するセキュリティ機能をサポートしています。

ユーザプログラムによるプログラミング（セルフプログラミング）は、システムの製造／出荷後の更新が必要なアプリケーションに有効です。フラッシュメモリ領域を安全に書き換えるためのプロテクション機能もサポートしています。また、セルフプログラミング中の割り込み処理もサポートされており、外部通信およびその他の機能を実行している間もプログラミングを継続できます。表 53.6 は、プログラミング方法と対応する動作モードを示しています。

表 53.6 プログラミング方式

プログラミング方式	機能概要	動作モード
シリアルプログラミング	SCI/USBFS インタフェース経由で接続されている専用フラッシュメモリプログラマを用いて、ターゲットシステムへの実装後もフラッシュメモリのオンボード書き換えが可能です。	シリアルプログラミングモード
	SCI/USBFS インタフェース経由で接続されている専用フラッシュメモリプログラマ、および専用プログラミングアダプタボードを用いて、たとえばデバイスのプログラミングなど、ターゲットシステム実装前にフラッシュメモリのオフボード書き換えが可能です。	
セルフプログラミング	シリアルプログラミングによってあらかじめメモリに書き込まれたユーザプログラムを実行することによっても、フラッシュメモリの書き換えが可能です。データフラッシュメモリの書き換え時には、バックグラウンドオペレーション機能によりコードフラッシュメモリからの命令フェッチまたはデータの読み出しが可能です。そのため、コードフラッシュメモリ上のプログラムを実行してデータフラッシュメモリを書き換えることができます。 バックグラウンドオペレーションを利用できない場合は、セルフプログラミングによるコードフラッシュメモリの書き換え時には、コードフラッシュメモリからの命令フェッチおよびデータアクセスはできません。内蔵 SRAM または外部メモリへ書き換え用のプログラムをあらかじめ転送して実行する必要があります。	通常動作モード
JTAG/SWD プログラミング	JTAG/SWD を経由した専用フラッシュメモリプログラマまたはオンチップデバッガを用いて、ターゲットシステムへの実装後もフラッシュメモリのオンボード書き換えが可能です。	オンチップデバッグモード
	JTAG/SWD を経由した専用フラッシュメモリプログラマまたはオンチップデバッガ、および専用プログラミングアダプタボードを用いて、デバイスのプログラミングなど、ターゲットシステム実装前にフラッシュメモリをオフボードで書き換えることが可能です。	

内蔵フラッシュメモリの機能一覧を表 53.7 に示します。シリアルプログラミングにおける各機能は、シリアルプログラマのコマンドで実現されます。一方、セルフプログラミングにおける各機能は、FACI コマンドまたはユーザプログラムによる内蔵フラッシュメモリの読み出しで実現されます。

表 53.7 基本機能

機能	機能概要	サポートの有無	
		シリアルプログラミング	セルフプログラミング
ブランクチェック	指定したブロックがプログラムされていないことを確認します。イレース後にプログラムされていない状態のデータフラッシュメモリの読み出し結果は保証されません。イレース後にプログラムされていない状態を確認するには、ブランクチェックを使用してください。	なし	あり (データフラッシュプログラミングのみ)
ブロックイレース	指定したブロックのメモリの内容のイレースを行います。	あり	あり
プログラム	指定したアドレスのプログラムを行います。	あり	あり
読み出し	フラッシュメモリにプログラムしたデータの読み出しを行います。	あり	なし (ユーザプログラムにて読み出しは可能)
IDコードチェック	ホストが送信したIDコードとROMに格納されているコードとを比較し、一致する場合、FCUは待機状態に遷移してホストからのプログラミングとイレースコマンドを待ちます。	あり	なし (ID認証は行わない)
セキュリティ設定	シリアルプログラミング用のセキュリティ機能の設定を行います。	あり (条件つき) (有効から無効への設定切り替えのみ許可)	あり (条件つき) (有効から無効への設定切り替えのみ許可)
プロテクション設定	コードフラッシュメモリにおけるフラッシュ領域プロテクションのアクセスウィンドウを設定します。	あり	あり

内蔵フラッシュメモリはIDコードセキュリティ機能をサポートしています。ID認証は、シリアルプログラミングとJTAG/SWDプログラミングで使用できるセキュリティ機能です。内蔵フラッシュメモリでサポートされるセキュリティ機能を表 53.8 に、セキュリティ設定時の動作を表 53.9 に示します。

表 53.8 セキュリティ機能

機能	内容
ID認証	シリアルプログラミング時のシリアルプログラマ接続をID認証結果で制御可能です。

表 53.9 セキュリティ設定時の動作

機能	各セキュリティ設定時のイレース/プログラミング/リード動作		セキュリティ設定に関する注意事項
	シリアルプログラミングとオンチップデバッグモード	セルフプログラミングモード	セルフプログラミングモード
ID認証	IDが不一致の場合 ・ブロックイレースコマンド：× ・プログラムコマンド：× ・リードコマンド：× ・セキュリティ設定コマンド：× ・プロテクション設定コマンド：× IDが一致した場合 ・ブロックイレースコマンド：○ ・プログラムコマンド：○ ・リードコマンド：○ ・セキュリティ設定コマンド：○ ・プロテクション設定コマンド：○	(ID認証は行わない) ・ブランクチェック：○ ・ブロックイレース：○ ・プログラム：○ ・セキュリティ設定：○ ・プロテクション設定：○	ID認証は行わない

53.7.1 構成領域ビットマップ

図 53.6 に、構成領域ビットマップを示します。ブートプログラムは、必ずこれらのビットを 16 進数データとして使用しなければなりません。

ベース R - アドレス : 0100 A100h P/E - アドレス : 0000 A100h		ビット																																
オフセット		+31	+30	+29	+28	+27	+26	+25	+24	+23	+22	+21	+20	+19	+18	+17	+16	+15	+14	+13	+12	+11	+10	+9	+8	+7	+6	+5	+4	+3	+2	+1	+0	
00BCh																																		
:																																		
0080h																																		
007Ch																																		
0078h																																		
0074h																																		
0070h																																		
006Ch																																		
0068h																																		
0064h	<small>BTFLG</small>																																	
0060h																																		
005Ch																																		
0058h																																		
0054h																																		
0050h																																		
004Ch																																		
0048h																																		
0044h																																		
0040h																																		

図 53.6 構成領域ビットマップ

53.7.2 スタートアップ領域選択

スタートアップ領域選択機能によって、ブートプログラムの安全な更新が可能になります。スタートアップ領域のサイズは 8KB で、ユーザ領域に配置されています。FACI は、構成領域スタートアップ領域選択フラグ (AWS.BTFLG) に基づきスタートアップ領域のアドレスを制御します。スタートアップ領域は AWS.FSPR ビット (注 1) でロックすることが可能です。

注 1. AWS.FSPR ビットについては、7.2.3 アクセスウィンドウ設定レジスタ (AWS) を参照してください。




図 53.7 スタートアッププログラムプロテクションの概要

53.7.3 アクセスウィンドウによるプロテクション

アクセスウィンドウの外側にあるフラッシュメモリ領域にプログラムまたはブロックイレースコマンドを発行すると、コマンドロック状態に陥ります。アクセスウィンドウは、コードフラッシュメモリのユーザ領域においてのみ有効です。アクセスウィンドウは、セルフプログラミングモード、シリアルプログラミングモード、およびオンチップデバッグモードにおいて、プロテクション機能を提供します。

アクセスウィンドウは、AWS.FAWS[10:0] ビットおよび AWS.FAWE[10:0] ビット（注1）の両方で指定されています。以下に、異なる条件でのFAWS ビットおよびFAWE ビットの設定方法を説明します。

- FAWE = FAWS : P/E コマンドは、コードフラッシュメモリのユーザ領域のどこでも実行できます。
- FAWE > FAWS : P/E コマンドは、FAWS ビットで指示されたブロックから、FAWE ビットで指示されたブロックより1つ下のブロックまでのウィンドウにおいてのみ実行できます。
- FAWE < FAWS : P/E コマンドは、コードフラッシュメモリのユーザ領域のどこでも実行できません。

注1. AWS.FAWS ビットおよび AWS.FAWE ビットについては [7.2.4 OCD / シリアルプログラマ ID 設定レジスタ \(OSIS\)](#) を参照してください。




図 53.8 アクセスウィンドウに8KBのブロックのみ含まれる場合のアクセスウィンドウの開始ブロックアドレス (FAWS) と終了ブロックアドレス (FAWE)




図 53.9 アクセスウィンドウに 8KB および 32KB のブロックが含まれる場合のアクセスウィンドウの開始ブロックアドレス (FAWS) と終了ブロックアドレス (FAWE)




図 53.10 アクセスウィンドウに 32KB のブロックのみ含まれる場合のアクセスウィンドウの開始ブロックアドレス (FAWS) と終了ブロックアドレス (FAWE)




図 53.11 アクセスウィンドウに最終ブロックのみ含まれる場合のアクセスウィンドウの開始ブロックアドレス (FAWS) と終了ブロックアドレス (FAWE)

53.8 プログラムコマンド

FACI は設定された FACI コマンドに従って、FCU の制御を行います。

53.9 サスペンド動作

アドレス範囲がバックグラウンドオペレーション機能の条件を満足していない場合、プログラミングまたはイレース実行中に、コードフラッシュメモリまたはデータフラッシュメモリからの読み出しはできません。P/E サスペンドコマンドを発行し、コードフラッシュメモリ/データフラッシュメモリへのプログラム/イレース処理を中断させることによって、メモリの読み出しが可能になります。プログラムに対するサスペンドコマンドモードが 1 種類、イレースに対するサスペンドコマンドモードが 2 種類（サスペンド優先モード、イレース優先モード）存在します。中断したプログラム/イレース処理を再開するための P/E レジュームコマンドも使用できます。

53.10 プロテクション機能

以下の種類のプロテクションが提供されています。

- ソフトウェアプロテクション
- エラープロテクション
- ブートプログラムプロテクション

53.11 シリアルプログラミングモード

シリアルプログラミングモードには以下が含まれます。

- SCI9 を使用するブートモード
- USBFS を使用する USB ブートモード

表 53.10 にフラッシュメモリ関連モジュールの入出力端子を示します。

表 53.10 フラッシュメモリ関連モジュールの入出力端子

端子名	入出力	適用モード	機能
MD	入力	SCI ブートモード USB ブートモード (シリアルプログラミングモード)	動作モードの選択
P110/RXD9	入力	SCI ブートモード	ホスト通信における SCI データ受信用
P109/TXD9	出力		ホスト通信における SCI データ送信用
USB_DP, USB_DM	入出力	USB ブートモード	USB データの入出力
USB_VBUS	入力		USB ケーブルの接続/切断の検出

53.11.1 SCI ブートモード

SCI ブートモードでは、ホストから制御コマンドやプログラミングデータを送信して、コードフラッシュメモリ/データフラッシュメモリ領域へのプログラム/イレースが実行可能です。ホストと本 MCU 間の通信には、内蔵の SCI を調歩同期式モードで使用します。ホストには制御コマンドを送信するためのツールとプログラム用データを準備する必要があります。

本 MCU を SCI ブートモードで起動すると、シリアルプログラミング用の組み込みプログラムが実行されます。このプログラムは、SCI のビットレートの自動調整とホストからの制御コマンドを受けて、プログラムおよびイレースを制御します。リセット解除時に USB ケーブルが接続されていないはいけません。

図 53.12 に、SCI ブートモード時のシステム構成を示します。




図 53.12 SCI ブートモード時のシステム構成

53.11.2 USB ブートモード

USB ブートモードは、USB インタフェースを経由して外部に接続されたホストから制御コマンドやプログラムデータを送信し、コードフラッシュメモリ/データフラッシュメモリへのプログラム/イレースを行うモードです。

USB ブートモードでは、制御コマンドやプログラムデータを送信するツールと、プログラムデータをホスト側に準備しておく必要があります。図 53.13 に、USB ブートモードで使用するシステム構成を示します。リセット解除時、USB ケーブルが接続されていないはいけません。




図 53.13 USB ブートモード時のシステム構成

53.12 シリアルプログラマを使用したプログラミング

専用フラッシュメモリプログラマを使用して、シリアルプログラミングモードでフラッシュメモリのプログラムを行うことができます。

53.12.1 シリアルプログラミング

本 MCU は、シリアルプログラミング用にボードに装着されています。ボードにコネクタを備えることにより、フラッシュメモリプログラマはプログラムを行うことができます。

53.12.2 プログラミング環境

図 53.14 に、本 MCU のフラッシュメモリにデータをプログラミングするための推奨される環境を示します。




図 53.14 フラッシュメモリにプログラムを書き込むための環境

53.13 セルフプログラミングでの書き換え

53.13.1 概要

本MCUは、ユーザプログラム自体によるフラッシュメモリの書き換えをサポートします。プログラムコマンドをユーザのプログラムで使用することにより、コードフラッシュメモリとデータフラッシュメモリの両方を書き換えることができます。したがって、ユーザプログラムのアップグレードと、定数データフィールドの書き換えが可能になります。

データフラッシュメモリを書き換える場合、バックグラウンドオペレーション機能を利用してコードフラッシュメモリ上の書き換えプログラムからメモリを書き換えることができます。この書き換えプログラムを事前に内蔵SRAMまたは外部メモリに複製し、そこから実行することも可能です。

コードフラッシュメモリのプログラムでは、書き換えプログラムを内蔵SRAMまたは外部メモリに複製し、そこから実行することが可能です。




図 53.15 セルフプログラミングの概念

53.13.2 バックグラウンドオペレーション

書き込み対象および読み出し対象のフラッシュメモリが表 53.11 に示す組み合わせである場合には、バックグラウンドオペレーションを利用することが可能です。

表 53.11 バックグラウンドオペレーションの利用可能な条件

製品	書き込み範囲	読み出し範囲
全製品	データフラッシュメモリ	コードフラッシュメモリ
	コードフラッシュメモリ	データフラッシュメモリ

53.14 フラッシュメモリの読み出し

53.14.1 コードフラッシュメモリの読み出し

通常モードでコードフラッシュメモリを読み出すのに、特別な設定は必要ありません。コードフラッシュメモリのアドレスにアクセスすることで、データを読み出すことが可能です。イレース後にプログラミングしていない（未プログラム状態の）コードフラッシュメモリを読み出すと、値はすべて1が読み出されません。

53.14.2 データフラッシュメモリの読み出し

通常モードでデータフラッシュメモリを読み出すのに、特別な設定は必要ありません。データフラッシュメモリのアドレスにアクセスすることで、データを読み出すことが可能です。未プログラム状態のデータフラッシュメモリなど、イレース後に書き換えられていないデータフラッシュメモリを読み出すと、値はすべて不定です。未プログラム状態の確認には、ブランクチェック機能を使用してください。

53.15 使用上の注意事項

53.15.1 プログラム／イレースを中断した領域の読み出し

プログラム／イレースを中断したフラッシュメモリ領域の格納データは不定です。誤動作の原因となる不定データの読み出しを回避するため、プログラム／イレースを中断した領域の命令フェッチやデータリードを実行しないでください。

53.15.2 追加の書き込みに関する制約

構成領域を除き、同一領域に2回以上の書き込みを行うことはできません。フラッシュメモリ領域への書き込みが完了したら、その領域の書き換えを行う前にイレースしてください。構成領域は上書き可能です。

53.15.3 プログラム／イレース中のリセット

プログラム／イレース中にRES端子への信号アサートによりリセットが発生したら、電気的特性に定める動作電圧範囲になるまでtRESWの期間を待機してからデバイスのリセット状態を解除してください。tRESWについては、[55.3.3 リセットタイミング](#)を参照してください。

53.15.4 プログラム／イレース中の割り込み／例外ベクタの配置

プログラム／イレース中に割り込み／例外が発生すると、コードフラッシュメモリからのベクタフェッチが発生する場合があります。ベクタ配置がバックグラウンドオペレーションの使用条件を満足しない場合、ベクタフェッチのアドレスをコードフラッシュメモリ以外に設定してください。

53.15.5 プログラム／イレース中の制約

プログラム／イレース中は、下記を禁止します。

- 電源を動作電圧範囲外にする
- 周辺クロックの動作周波数を変更する

53.15.6 プログラム／イレース中の異常終了

RES 端子によるリセットの発生によりプログラム／イレースが異常終了した場合、不定データを格納したフラッシュメモリのプログラム状態／イレース状態は検証または確認できません。プログラム／イレースが異常終了した領域では、ブランクチェック機能では当該領域のイレースに成功したかどうかを判断できません。当該領域を使用する前にイレースを完了するためには、イレースを再実行してください。

54. 内部電圧レギュレータ

54.1 概要

本 MCU は、入出力、アナログ、USB、およびバッテリバックアップパワードメイン以外の内部回路およびメモリに電圧を供給するリニアレギュレータ（LDO）を内蔵しています。

54.2 動作説明

表 54.1 に LDO モード端子の設定内容を、図 54.1 に LDO モードの設定を示します。LDO モードでは、内部電圧は VCC から生成します。

表 54.1 LDOモード端子の設定内容

端子	内容
全VCC端子	<ul style="list-style-type: none"> システムの電源に接続してください。 0.1μFの積層セラミックコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください。
VCL端子およびVCL0端子	0.1 μ Fの積層セラミックコンデンサを介してVSSに接続してください。コンデンサは端子近くに配置してください。




図 54.1 LDOモード設定

55. 電気的特性

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

- $VCC = AVCC0 = VCC_USB = VBATT = 2.7 \sim 3.6V$
- $2.7 \leq VREFH0/VREFH \leq AVCC0$
- $VSS = AVSS0 = VREFL0/VREFL = VSS_USB = 0V$
- $T_a = T_{opr}$

図 55.1 は、タイミング条件を示しています。




図 55.1 入出力タイミング計測条件

装備されている各周辺モジュールのタイミング仕様の推奨計測条件は、最良な周辺モジュール動作におけるものです。ただし、ユーザ条件に合うように、各端子の駆動能力を調整してください。

55.1 絶対最大定格

表 55.1 絶対最大定格

項目	シンボル	値	単位
電源電圧	VCC、VCC_USB (注2)	-0.3~+4.0	V
VBATT 電源電圧	VBATT	-0.3~+4.0	V
入力電圧 (5Vトレラントポートを除く (注1))	V _{in}	-0.3~VCC + 0.3	V
入力電圧 (5Vトレラントポート (注1))	V _{in}	-0.3~VCC + 4.0 (max 5.8)	V
リファレンス電源電圧	VREFH/VREFH0	-0.3~AVCC0 + 0.3	V
アナログ電源電圧	AVCC0 (注2)	-0.3~+4.0	V
アナログ入力電圧	V _{AN}	-0.3~AVCC0 + 0.3	V
動作温度 (注3) (注4) (注5)	T _{opr}	-40~+85 -40~+105	°C
保存温度	T _{stg}	-55~+125	°C

【使用上の注意】 絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

- 注 1. P205、P206、P400、P401、P407 ~ P415、P511、P512、P708 ~ P713 は 5V トレラントポートです。
 注 2. AVCC0 および VCC_USB を VCC に接続してください。
 注 3. 55.2.1 T_j/T_a の定義を参照してください。
 注 4. T_a = +85 ~ +105 °C の場合のディレーティング動作について、詳しくは弊社の営業担当までお問い合わせください。ディレーティングとは、信頼性向上のための系統的な負荷軽減策です。
 注 5. 動作温度の上限は 85 °C または 105 °C であり、製品によって異なります。詳細は、1.3 型名を参照してください。

表 55.2 推奨動作条件

項目	シンボル	値	Min	Typ	Max	単位
電源電圧	VCC	USB/SDRAM 未使用時	2.7	-	3.6	V
		USB/SDRAM 使用時	3.0	-	3.6	V
	VSS	-	0	-	V	
USB 電源電圧	VCC_USB	-	VCC	-	V	
	VSS_USB	-	0	-	V	
VBATT 電源電圧	VBATT	1.65 (注2)	-	3.6	V	
アナログ電源電圧	AVCC0 (注1)	-	VCC	-	V	
	AVSS0	-	0	-	V	

- 注 1. AVCC0 を VCC に接続してください。A/D コンバータ、D/A コンバータおよびコンパレータのいずれも使用していない場合、AVCC0 端子、VREFH/VREFH0 端子、AVSS0 端子および VREFL/VREFL0 端子を開放したままにしないでください。AVCC0 端子および VREFH/VREFH0 端子を VCC に、AVSS0 端子および VREFL/VREFL0 端子を VSS に接続してください。
 注 2. VBATT = 1.8V 未満は、低 CL 水晶振動子は使用できません。

55.2 DC 特性

55.2.1 Tj/Ta の定義

表 55.3 DC 特性

条件：動作温度 (T_a) が -40 ~ +105 °C の製品

項目	シンボル	Typ	Max	単位	測定条件
許容ジャンクション温度	T _j	-	125	°C	High-speed モード Low-speed モード Subosc-speed モード
			105 (注1)		

注 . T_j = T_a + θ_{ja} × 総消費電力 (W) となるようにしてください。

このとき、総消費電力 = (VCC - V_{OH}) × ΣI_{OH} + V_{OL} × ΣI_{OL} + I_{CCmax} × VCC です。

注 1. 動作温度の上限は、85 °C または 105 °C です (製品による)。詳細は、1.3 型名を参照してください。型名が動作温度 85 °C を示している場合は、T_{j max} は 105 °C になります。それ以外の場合 125 °C になります。

55.2.2 I/O V_{IH} , V_{IL}

表 55.4 I/O V_{IH} , V_{IL}

項目			シンボル	Min	Typ	Max	単位		
入力電圧 (シュミット トリガ入力端子 を除く)	周辺機能 端子	EXTAL (外部クロック入力)、WAIT, SPI (RSPCK を 除く)	V_{IH}	$VCC \times 0.8$	-	-	V		
			V_{IL}	-	-	$VCC \times 0.2$			
		D00 ~ D15、DQ00 ~ DQ15	V_{IH}	$VCC \times 0.7$	-	-			
			V_{IL}	-	-	$VCC \times 0.3$			
		ETHERC	V_{IH}	2.3	-	-			
			V_{IL}	-	-	$VCC \times 0.2$			
		IIC (SMBus) (注1)	V_{IH}	2.1	-	-			
			V_{IL}	-	-	0.8			
		IIC (SMBus) (注2)	V_{IH}	2.1	-	$VCC + 3.6$ (max 5.8)			
			V_{IL}	-	-	0.8			
シュミット トリガ入力電圧	周辺機能 端子	IIC (SMBus を除く) (注1)	V_{IH}	$VCC \times 0.7$	-	-	V		
			V_{IL}	-	-	$VCC \times 0.3$			
			ΔV_T	$VCC \times 0.05$	-	-			
		IIC (SMBus を除く) (注2)	V_{IH}	$VCC \times 0.7$	-	$VCC + 3.6$ (max 5.8)			
			V_{IL}	-	-	$VCC \times 0.3$			
			ΔV_T	$VCC \times 0.05$	-	-			
		5Vトレラントポート (注3) (注7)	V_{IH}	$VCC \times 0.8$	-	$VCC + 3.6$ (max 5.8)			
			V_{IL}	-	-	$VCC \times 0.2$			
			ΔV_T	$VCC \times 0.05$	-	-			
		RTCIC0, RTCIC1, RTCIC2	バッテリーバック アップ機能使用時	V_{BATT} 電源選択時	V_{IH}	$V_{BATT} \times 0.8$		-	$V_{BATT} + 0.3$
					V_{IL}	-		-	$V_{BATT} \times 0.2$
					ΔV_T	$V_{BATT} \times 0.05$		-	-
				V_{BATT} パワー供給 選択時	V_{IH}	$VCC \times 0.8$		-	$VCC + 0.3V$ または $V_{BATT} + 0.3V$ の うち高電位の側
					V_{IL}	-		-	$VCC \times 0.2$
					ΔV_T	$VCC \times 0.05$		-	-
		バッテリーバックアップ機能未使用時	V_{IH}	$VCC \times 0.8$	-	$VCC + 0.3$			
			V_{IL}	-	-	$VCC \times 0.2$			
			ΔV_T	$VCC \times 0.05$	-	-			
		その他の入力端子 (注4)	V_{IH}	$VCC \times 0.8$	-	-			
			V_{IL}	-	-	$VCC \times 0.2$			
			ΔV_T	$VCC \times 0.05$	-	-			
		ポート	5Vトレラントポート (注5) (注7)	V_{IH}	$VCC \times 0.8$	-		$VCC + 3.6$ (max 5.8)	V
				V_{IL}	-	-		$VCC \times 0.2$	
			その他の入力端子 (注6)	V_{IH}	$VCC \times 0.8$	-		-	
				V_{IL}	-	-		$VCC \times 0.2$	
				ΔV_T	$VCC \times 0.05$	-		-	

注 1. SCL0_B (P204)、SCL1_B、SDA1_B (合計 3 端子)
 注 2. SCL0_A、SDA0_A、SCL0_B (P408)、SDA0_B、SCL1_A、SDA1_A、SCL2、SDA2 (合計 8 端子)
 注 3. P205、P206、P400、P401、P407 ~ P415、P511、P512、P708 ~ P713 (合計 22 端子) に関連する RES および周辺機能端子
 注 4. 表で説明した周辺機能端子を除くすべての入力端子
 注 5. P205、P206、P400、P401、P407 ~ P415、P511、P512、P708 ~ P713 (合計 21 端子)
 注 6. 表で説明したポートを除くすべての入力端子
 注 7. 5Vトレラントポートは耐圧違反防止用に電氣的制御されているため、故障しないよう VCC が 2.7V 以下の場合には入力電圧を 3.6V 以下として
 ください。

55.2.3 I/O I_{OH} , I_{OL} 表 55.5 I/O I_{OH} , I_{OL}

	項目		シンボル	Min	Typ	Max	単位
許容出力電流 (端子ごとの平均値)	ポートP000～P009、P201	-	I_{OH}	-	-	-2.0	mA
			I_{OL}	-	-	2.0	mA
	ポートP014、P015	-	I_{OH}	-	-	-4.0	mA
			I_{OL}	-	-	4.0	mA
	ポートP205、P206、P407～ P415、P602、P708～P713 (合計18端子)	低駆動 (注1)	I_{OH}	-	-	-2.0	mA
			I_{OL}	-	-	2.0	mA
		中駆動 (注2)	I_{OH}	-	-	-4.0	mA
			I_{OL}	-	-	4.0	mA
		高駆動 (注3)	I_{OH}	-	-	-20	mA
			I_{OL}	-	-	20	mA
	その他の出力端子 (注4)	低駆動 (注1)	I_{OH}	-	-	-2.0	mA
			I_{OL}	-	-	2.0	mA
		中駆動 (注2)	I_{OH}	-	-	-4.0	mA
			I_{OL}	-	-	4.0	mA
		高駆動 (注3)	I_{OH}	-	-	-16	mA
			I_{OL}	-	-	16	mA
許容出力電流 (端子ごとの最大値)	ポートP000～P009、P201	-	I_{OH}	-	-	-4.0	mA
			I_{OL}	-	-	4.0	mA
	ポートP014、P015	-	I_{OH}	-	-	-8.0	mA
			I_{OL}	-	-	8.0	mA
	ポートP205、P206、P407～ P415、P602、P708～P713 (合計18端子)	低駆動 (注1)	I_{OH}	-	-	-4.0	mA
			I_{OL}	-	-	4.0	mA
		中駆動 (注2)	I_{OH}	-	-	-8.0	mA
			I_{OL}	-	-	8.0	mA
		高駆動 (注3)	I_{OH}	-	-	-40	mA
			I_{OL}	-	-	40	mA
	その他の出力端子 (注4)	低駆動 (注1)	I_{OH}	-	-	-4.0	mA
			I_{OL}	-	-	4.0	mA
		中駆動 (注2)	I_{OH}	-	-	-8.0	mA
			I_{OL}	-	-	8.0	mA
		高駆動 (注3)	I_{OH}	-	-	-32	mA
			I_{OL}	-	-	32	mA
許容出力電流 (全端子の最大値)	全出力端子の最大値		$\Sigma I_{OH} (max)$	-	-	-80	mA
			$\Sigma I_{OL} (max)$	-	-	80	mA

【使用上の注意】 MCUの信頼性を確保するため、出力電流値はこの表の値を超えないようにしてください。平均出力電流は、100 μ sの間に計測した電流の平均値を意味します。

- 注 1. PmnPFSレジスタのポート駆動能力ビットで低駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。
- 注 2. PmnPFSレジスタのポート駆動能力ビットで中駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。
- 注 3. PmnPFSレジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。
- 注 4. 入力ポートであるP200を除きます。

55.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性表 55.6 I/O V_{OH} 、 V_{OL} 、その他の特性

項目	シンボル	Min	Typ	Max	単位	測定条件	
出力電圧	IIC	V_{OL}	-	-	0.4	V	$I_{OL} = 3.0\text{mA}$
		V_{OL}	-	-	0.6		$I_{OL} = 6.0\text{mA}$
	IIC (注1)	V_{OL}	-	-	0.4		$I_{OL} = 15.0\text{mA}$ (ICFER.FMPE = 1)
		V_{OL}	-	0.4	-		$I_{OL} = 20.0\text{mA}$ (ICFER.FMPE = 1)
	ETHERC	V_{OH}	$VCC - 0.5$	-	-		$I_{OH} = -1.0\text{mA}$
		V_{OL}	-	-	0.4		$I_{OL} = 1.0\text{mA}$
	ポートP205、P206、P407～ P415、P602、P708～P713 (合計18端子) (注2)	V_{OH}	$VCC - 1.0$	-	-		$I_{OH} = -20\text{mA}$ $VCC = 3.3\text{V}$
		V_{OL}	-	-	1.0		$I_{OL} = 20\text{mA}$ $VCC = 3.3\text{V}$
	その他の出力端子	V_{OH}	$VCC - 0.5$	-	-		$I_{OH} = -1.0\text{mA}$
		V_{OL}	-	-	0.5		$I_{OL} = 1.0\text{mA}$
入力リーク電流	RES	$ I_{in} $	-	-	5.0	μA	$V_{in} = 0\text{V}$ $V_{in} = 5.5\text{V}$
	ポートP200		-	-	1.0		$V_{in} = 0\text{V}$ $V_{in} = VCC$
スリーステートリーク電流 (オフ状態)	5Vトレラントポート	$ I_{TSI} $	-	-	5.0	μA	$V_{in} = 0\text{V}$ $V_{in} = 5.5\text{V}$
	その他のポート (P200を除く)		-	-	1.0		$V_{in} = 0\text{V}$ $V_{in} = VCC$
入力プルアップMOS電流	ポートP0～PB	I_p	-300	-	-10	μA	$VCC = 2.7 \sim 3.6\text{V}$ $V_{in} = 0\text{V}$
入力容量	USB_DP、USB_DM、および ポートP014、P015、P400、 P401、P511、P512	C_{in}	-	-	16	pF	$V_{bias} = 0\text{V}$ $V_{amp} = 20\text{mV}$ $f = 1\text{MHz}$ $T_a = 25^\circ\text{C}$
	その他の入力端子		-	-	8		

注1. SCL0_A、SDA0_A (合計2端子)

注2. PmnPFSレジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。

55.2.5 動作電流とスタンバイ電流

表 55.7 動作電流とスタンバイ電流 (1/2)

項目		シンボル	Min	Typ	Max	Unit	測定条件		
消費電流 (注1)	High-speed モード	最大動作 (注2)	I _{CC} (注3)	-	-	102 (注2)	mA	ICLK = 120MHz PCLKA = 120MHz (注7) PCLKB = 60MHz PCLKC = 60MHz PCLKD = 120MHz FCLK = 60MHz BCLK = 120MHz	
		CoreMark® (注5)		-	19	-			
		通常モード		すべての周辺クロックが有効、その間 (1) コードがフラッシュから実行 (注4)	-	26			-
				すべての周辺クロックが無効、その間 (1) コードはフラッシュから実行 (注5) (注6)	-	12			-
		スリープモード (注5) (注6)		-	10	40			
		BGO動作中に増加		データフラッシュ P/E	-	6			-
				コードフラッシュ P/E	-	8			-
		Low-speed モード (注5)		-	1.3	-			ICLK = 1MHz
		Subosc-speed モード (注5)		-	1.2	-			ICLK = 32.768kHz
		ソフトウェアスタンバイモード		-	1.3	15			Ta ≤ 85°C
		-	1.3	24	Ta ≤ 105°C				
	Low-power モード	スタンバイSRAM、USBレジューム検出部への電源供給あり	-	29	67	μA	Ta ≤ 85°C		
			-	29	96	Ta ≤ 105°C			
		SRAM、USBレジューム検出部への電源供給なし	パワーオンリセット回路、低消費電力機能無効	-	11.6	32.4	Ta ≤ 85°C		
			パワーオンリセット回路、低消費電力機能有効	-	11.6	40	Ta ≤ 105°C		
RTC、AGT動作中に増加		低速オンチップ発振器 (LOCO) 使用時	-	4.9	23.5	Ta ≤ 85°C			
		低CL水晶発振子使用時	-	4.9	31	Ta ≤ 105°C			
標準CL水晶発振子使用時		-	4.4	-	-				
		-	1.0	-	-				
VCCオフ時のRTC動作 (バッテリーバックアップ機能により、RTC、サブクロック発振器のみ動作)		低CL水晶発振子使用時	-	1.4	-	-			
		標準CL水晶発振子使用時	-	0.9	-	V _{BATT} = 1.8V, V _{CC} = 0V			
	-	1.1	-	V _{BATT} = 3.3V, V _{CC} = 0V					
	-	1.0	-	V _{BATT} = 1.8V, V _{CC} = 0V					
	-	1.6	-	V _{BATT} = 3.3V, V _{CC} = 0V					
アナログ電源電流	12ビットA/D変換中	Al _{CC}	-	0.8	1.1	mA	-		
	サンプル&ホールドAMPを使用した12ビットA/D変換時		-	2.3	3.3				
	ACMPHS (1ユニット)		-	100	150			μA	
	温度センサ		-	0.1	0.2			mA	
	D/A変換中 (1ユニット当り)		AMP出力なし	-	0.1			0.2	mA
			AMP出力あり	-	0.6			1.1	mA
	A/D、D/A変換待機時 (全ユニット)		-	0.9	1.6			mA	
	スタンバイモードのADC12、DAC12 (全ユニット) (注8)		-	2	8			μA	
リファレンス電源電流 (VREFH0)	12ビットA/D変換中 (ユニット0)	Al _{REFH0}	-	70	120	μA	-		
	12ビットA/D変換待機時 (ユニット0)		-	0.07	0.5				
	スタンバイモードのADC12 (ユニット0)		-	0.07	0.5				
リファレンス電源電流 (VREFH)	12ビットA/D変換中 (ユニット1)	Al _{REFH}	-	70	120	μA	-		
	D/A変換中 (1ユニット当り)		AMP出力なし	-	0.1			0.4	mA
			AMP出力あり	-	0.1			0.4	mA
	12ビットA/D (ユニット1)、D/A (全ユニット) 変換待機時		-	0.07	0.8			μA	
	スタンバイモードのADC12ユニット1		-	0.07	0.8			μA	

表 55.7 動作電流とスタンバイ電流 (2/2)

項目			シンボル	Min	Typ	Max	Unit	測定条件
USB 動作電流	ロースピード	USB	I _{CCUSBLS}	-	3.5	6.5	mA	VCC_USB
	フルスピード	USB	I _{CCUSBFS}	-	4.0	10.0	mA	VCC_USB

- 注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらにすべての入力プルアップ MOS トランジスタをオフ状態にした場合の値です。
- 注 2. 周辺機能にクロックが供給された状態で計測しました。BGO 動作は含まれません。
- 注 3. I_{CC} は、下記の式に従って f (ICLK) に依存します。(ICLK:PCLKA:PCLKB:PCLKC:PCLKD:BCK:EBCLK = 2:2:1:1:2:1:1)
 I_{CC} Max. = 0.61 × f + 29 (High-speed モードでの最大動作時)
 I_{CC} Typ. = 0.08 × f + 2.6 (High-speed モードでの通常動作時)
 I_{CC} Typ. = 0.1 × f + 1.2 (Low-speed モード 1)
 I_{CC} Max. = 0.09 × f + 29 (スリープモード)
- 注 4. BGO 動作は含まれません。
- 注 5. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。
- 注 6. FCLK、BCLK、PCLKA、PCLKB、PCLKC、PCLKD は、64 分周 (3.75MHz) に設定されています。
- 注 7. ETHERC を使用した場合の PCLKA 周波数は PCLKA = ICLK です。
- 注 8. 本 MCU がソフトウェアスタンバイモードの場合または MSTPCR.D.MSTPD16 (12 ビット A/D コンバータ 0 モジュールストップビット) および MSTPCR.D.MSTPD15 (12 ビット A/D コンバータ 1 モジュールストップビット) がモジュールストップ状態の場合




図 55.2 ソフトウェアスタンバイモード時の温度依存性 (参考データ)




図 55.3 ディープソフトウェアスタンバイモード時の温度依存性：スタンバイ SRAM および USB レジューム検出部への電源供給あり（参考データ）




図 55.4 ディープソフトウェアスタンバイモード時の温度依存性：SRAM および USB レジューム検出部への電源供給なし、パワーオンリセット回路の低消費電力機能無効（参考データ）




図 55.5 ディープソフトウェアスタンバイモード時の温度依存性：SRAM および USB レジューム検出部への電源供給なし、パワーオンリセット回路の低消費電力機能有効（参考データ）

55.2.6 VCC 立ち上がり／立ち下がり勾配とリップル周波数

表 55.8 立ち上がり／立ち下がり勾配の特性

項目		シンボル	Min	Typ	Max	単位	測定条件
VCC立ち上がり勾配	スタートアップ時の電圧監視0リセット禁止	SrVCC	0.0084	-	20	ms/V	-
	スタートアップ時の電圧監視0リセット許可		0.0084	-	-		-
	SCI/USB ブートモード (注1)		0.0084	-	20		-
VCC立ち下がり勾配 (注2)		SfVCC	0.0084	-	-	ms/V	-

注1. ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧モニタ0リセットは無効です。

注2. VBATTを使用する場合に適用します。

表 55.9 立ち上がり／立ち下がり勾配とリップル周波数特性

リップル電圧は、VCC上限 (3.6V) と下限 (2.7V) の範囲内で、許容リップル周波数 $f_r(VCC)$ を満たす必要があります。VCC変動がVCC \pm 10%を超える場合は、許容電圧変動立ち上がり／立ち下がり勾配 $dt/dVCC$ を満たす必要があります。

項目	シンボル	Min	Typ	Max	単位	測定条件
許容リップル周波数	$f_r(VCC)$	-	-	10	kHz	図 55.6 $V_r(VCC) \leq VCC \times 0.2$
		-	-	1	MHz	図 55.6 $V_r(VCC) \leq VCC \times 0.08$
		-	-	10	MHz	図 55.6 $V_r(VCC) \leq VCC \times 0.06$
許容電圧変動立ち上がり／立ち下がり勾配	$dt/dVCC$	1.0	-	-	ms/V	VCC変動がVCC \pm 10%を超える場合




図 55.6 リップル波形

55.3 AC 特性

55.3.1 周波数

表 55.10 Hig-speedモードにおける動作周波数

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK) (注2)	f	-	-	120	MHz
	周辺モジュールクロック (PCLKA) (注2)		-	-	120	
	周辺モジュールクロック (PCLKB) (注2)		-	-	60	
	周辺モジュールクロック (PCLKC) (注2)		- (注3)	-	60	
	周辺モジュールクロック (PCLKD) (注2)		-	-	120	
	フラッシュインタフェースクロック (FCLK) (注2)		- (注1)	-	60	
	外部バスクロック (BCLK) (注2)		-	-	120	
	EBCLK端子出力		-	-	60	
	SDCLK端子出力		VCC ≥ 3.0V	-	-	

- 注 1. フラッシュメモリのプログラミング/イレース中、FCLK は 4MHz 以上の周波数で実行する必要があります。
 注 2. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、FCLK、および BCLK 相互間の周波数関係については「9. クロック発生回路」を参照してください。
 注 3. ADC12 使用時、PCLKC 周波数は 1MHz 以上でなければなりません。

表 55.11 Low-speedモードにおける動作周波数の値

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK) (注2)	f	-	-	1	MHz
	周辺モジュールクロック (PCLKA) (注2)		-	-	1	
	周辺モジュールクロック (PCLKB) (注2)		-	-	1	
	周辺モジュールクロック (PCLKC) (注2) (注3)		- (注3)	-	1	
	周辺モジュールクロック (PCLKD) (注2)		-	-	1	
	フラッシュインタフェースクロック (FCLK) (注1) (注2)		-	-	1	
	外部バスクロック (BCLK)		-	-	1	
	EBCLK端子出力		-	-	1	

- 注 1. フラッシュメモリのプログラム/イレースは、Low-speed モードでは許可されていません。
 注 2. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、FCLK、および BCLK 相互間の周波数関係については「9. クロック発生回路」を参照してください。
 注 3. ADC12 使用時、PCLKC 周波数は 1MHz 以上でなければなりません。

表 55.12 Subosc-speedモードにおける動作周波数

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK) (注2)	f	29.4	-	36.1	kHz
	周辺モジュールクロック (PCLKA) (注2)		-	-	36.1	
	周辺モジュールクロック (PCLKB) (注2)		-	-	36.1	
	周辺モジュールクロック (PCLKC) (注2) (注3)		-	-	36.1	
	周辺モジュールクロック (PCLKD) (注2)		-	-	36.1	
	フラッシュインタフェースクロック (FCLK) (注1) (注2)		29.4	-	36.1	
	外部バスクロック (BCLK) (注2)		-	-	36.1	
	EBCLK端子出力		-	-	36.1	

- 注 1. フラッシュメモリのプログラム/イレースは、Subosc-speed モードでは許可されていません。
 注 2. ICLK、PCLKA、PCLKB、PCLKC、PCLKD、FCLK、および BCLK 相互間の周波数関係については「9. クロック発生回路」を参照してください。
 注 3. ADC12 は使用できません。

55.3.2 クロックタイミング

表 55.13 サブクロック発振器以外のクロックタイミング

項目	シンボル	Min	Typ	Max	単位	測定条件	
EBCLK端子出力サイクル時間	t_{Bcyc}	16.6	-	-	ns	図 55.7	
EBCLK端子出力Highレベルパルス幅	t_{CH}	3.3	-	-	ns		
EBCLK端子出力Lowレベルパルス幅	t_{CL}	3.3	-	-	ns		
EBCLK端子出力立ち上がり時間	t_{Cr}	-	-	5.0	ns		
EBCLK端子出力立ち下がり時間	t_{Cf}	-	-	5.0	ns		
SDCLK端子出力サイクル時間	t_{SDcyc}	8.33	-	-	ns		
SDCLK端子出力Highレベルパルス幅	t_{CH}	1.0	-	-	ns		
SDCLK端子出力Lowレベルパルス幅	t_{CL}	1.0	-	-	ns		
SDCLK端子出力立ち上がり時間	t_{Cr}	-	-	3.0	ns		
SDCLK端子出力立ち下がり時間	t_{Cf}	-	-	3.0	ns		
EXTAL外部クロック入力サイクル時間	t_{EXcyc}	41.66	-	-	ns	図 55.8	
EXTAL外部クロック入力Highレベルパルス幅	t_{EXH}	15.83	-	-	ns		
EXTAL外部クロック入力Lowレベルパルス幅	t_{EXL}	15.83	-	-	ns		
EXTAL外部クロック立ち上がり時間	t_{EXr}	-	-	5.0	ns		
EXTAL外部クロック立ち下がり時間	t_{EXf}	-	-	5.0	ns		
メインクロック発振器周波数	f_{MAIN}	8	-	24	MHz	-	
メインクロック発振安定待機時間 (水晶) (注1)	$t_{MAINOSCWT}$	-	-	- (注1)	ms	図 55.9	
LOCOクロック発振周波数	f_{LOCO}	29.4912	32.768	36.0448	kHz	-	
LOCOクロック発振安定待機時間	t_{LOCOWT}	-	-	60.4	μ s	図 55.10	
ILOCOクロック発振周波数	f_{ILOCO}	13.5	15	16.5	kHz	-	
MOCOクロック発振周波数	F_{MOCO}	6.8	8	9.2	MHz	-	
MOCOクロック発振安定待機時間	t_{MOCOWT}	-	-	15.0	μ s	-	
HOCOクロック発振器発振周波数	FLLなし	f_{HOCO16}	15.78	16	16.22	MHz	$-20 \leq Ta \leq 105^\circ\text{C}$
		f_{HOCO18}	17.75	18	18.25		
		f_{HOCO20}	19.72	20	20.28		
		f_{HOCO16}	15.71	16	16.29		$-40 \leq Ta \leq -20^\circ\text{C}$
		f_{HOCO18}	17.68	18	18.32		
		f_{HOCO20}	19.64	20	20.36		
	FLLあり	f_{HOCO16}	15.960	16	16.040	MHz	$-40 \leq Ta \leq 105^\circ\text{C}$ サブクロック周波数精度は、 $\pm 50\text{ppm}$ です。
		f_{HOCO18}	17.955	18	18.045		
		f_{HOCO20}	19.950	20	20.050		
HOCOクロック発振安定待機時間 (注2)	t_{HOCOWT}	-	-	64.7	μ s	-	
FLL安定待機時間	t_{FLLWT}	-	-	1.8	ms	-	
PLLクロック周波数	f_{PLL}	120	-	240	MHz	-	
PLLクロック発振安定待機時間	t_{PLLWT}	-	-	174.9	μ s	図 55.11	

注 1. メインクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。MOSCWTCRレジスタを、推奨値以上に設定してください。

メインクロック動作を開始するために MOSCCR.MOSTP ビット設定を変更したら、OSCSF.MOSCSF フラグが1であることを確認してからメインクロック発振器の使用を開始してください。

注 2. リセット状態の解除から HOCO 発振周波数 (f_{HOCO}) が動作保証範囲に達するまでの時間です。

表 55.14 サブクロック発振器のクロックタイミング

項目	シンボル	Min	Typ	Max	単位	測定条件
サブクロック周波数	f_{SUB}	-	32.768	-	kHz	-
サブクロック発振安定待機時間	$t_{SUBOSCWT}$	-	-	- (注1)	s	図 55.12

注 1. サブクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。
サブクロック動作を開始するために SOSCCR.SOSTP ビットの設定を変更したら、必ずサブクロック発振安定時間が十分に経過してからサブクロック発振器の使用を開始してください。示された時間の 2 倍を推奨します。




図 55.7 EBCLK および SDCLK の出力タイミング




図 55.8 EXTAL 外部クロック入力タイミング




図 55.9 メインクロック発振開始タイミング




図 55.10 LOCO クロック発振開始タイミング




図 55.11 PLL クロック発振開始タイミング

注. メインクロックの発振が安定した後に PLL を動作させてください。




図 55.12 サブクロック発振開始タイミング

55.3.3 リセットタイミング

表 55.15 リセットタイミング

項目		シンボル	Min	Typ	Max	単位	測定条件
RESパルス幅	パワーオン	t_{RESWP}	1	-	-	ms	図 55.13
	ディープソフトウェアスタンバイモード	t_{RESWD}	0.6	-	-	ms	図 55.14
	ソフトウェアスタンバイモード、Subosc-speedモード	t_{RESWS}	0.3	-	-	ms	
	上記以外	t_{RESW}	200	-	-	μ s	
RES解除後の待機時間		t_{RESWT}	-	29	32	μ s	図 55.13
内部リセット解除後の待機時間 (IWDTリセット、WDTリセット、ソフトウェアリセット、SRAMパリティエラーリセット、SRAM ECCエラーリセット、バスマスタMPUエラーリセット、バスマスタMPUエラーリセット、スタックポインタエラーリセット)		t_{RESW2}	-	320	390	μ s	-




図 55.13 パワーオンリセットタイミング




図 55.14 リセット入力タイミング

55.3.4 ウェイクアップタイミング

表 55.16 低消費電力モードからの復帰のタイミング

項目		シンボル	Min	Typ	Max	単位	測定条件	
ソフトウェアスタンバイモードからの復帰時間 (注1)	メインクロック発振器に水晶振動子を接続	システムクロックソースはメインクロック発振器 (注2)	t _{SBYMC}	-	2.4 (注9)	2.8 (注9)	ms	図 55.15 全発振器の分周比は1です。
		システムクロックソースはメインクロック発振器を使用したPLL (注3)	t _{SBYPC}	-	2.7 (注9)	3.2 (注9)	ms	
	メインクロック発振器に外部クロックを入力	システムクロックソースはメインクロック発振器 (注4)	t _{SBYEX}	-	230 (注9)	280 (注9)	μs	
		システムクロックソースはメインクロック発振器を使用したPLL (注5)	t _{SBYPE}	-	570 (注9)	700 (注9)	μs	
	システムクロックソースはサブクロック発振器 (注8)		t _{SBYSC}	-	1.2 (注9)	1.3 (注9)	ms	
	システムクロックソースはLOCO (注8)		t _{SBYLO}	-	1.2 (注9)	1.4 (注9)	ms	
	システムクロックソースはHOCOクロック発振器 (注6)		t _{SBYHO}	-	240 (注9) (注10)	300 (注9) (注10)	μs	
	システムクロックソースはMOCOクロック発振器 (注7)		t _{SBYMO}	-	220 (注9)	300 (注9)	μs	
ディープソフトウェアスタンバイモードからの復帰時間		t _{DSBY}	-	0.65	1.0	ms	図 55.16	
ディープソフトウェアスタンバイモード解除後待機時間		t _{DSBYWT}	34	-	35	t _{cyc}		
ソフトウェアスタンバイモードからスヌーズモードへの復帰時間	システムクロックソースがHOCO (20MHz) の場合はHigh-speedモード	t _{SNZ}	-	35 (注9) (注10)	70 (注9) (注10)	μs	図 55.17	
	システムクロックソースがMOCO (8MHz) の場合はHigh-speedモード	t _{SNZ}	-	11 (注9)	14 (注9)	μs		

- 注 1. 復帰時間はシステムクロックソースにより決定されます。複数の発振器が起動している場合、復帰時間は以下の計算式で決定できます。
 総復帰時間 = システムクロックソースとしての発振器の復帰時間 + システムクロックソースより長い安定時間を要する発振器の最長発振安定時間 + 2LOCO サイクル (LOCO が動作している場合) + 3SOSC サイクル (Subosc が発振中かつ MSTPC0 = 0 (CAC モジュール停止) の場合)。
- 注 2. 水晶の周波数が 24MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 05h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。
 $t_{SBYMC} (MOSCWTCR = Xh) = t_{SBYMC} (MOSCWTCR = 05h) + (t_{MAINOSCWT} (MOSCWTCR = Xh) - t_{MAINOSCWT} (MOSCWTCR = 05h))$
- 注 3. PLL の周波数が 240MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 05h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。
 $t_{SBYMC} (MOSCWTCR = Xh) = t_{SBYMC} (MOSCWTCR = 05h) + (t_{MAINOSCWT} (MOSCWTCR = Xh) - t_{MAINOSCWT} (MOSCWTCR = 05h))$
- 注 4. 外部クロックの周波数が 24MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 01h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。
 $t_{SBYMC} (MOSCWTCR = Xh) = t_{SBYMC} (MOSCWTCR = 01h) + (t_{MAINOSCWT} (MOSCWTCR = Xh) - t_{MAINOSCWT} (MOSCWTCR = 01h))$
- 注 5. PLL の周波数が 240MHz の場合 (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 01h のとき)。その他の設定 (MOSCWTCR が Xh) の場合、復帰時間は以下の計算式で決定できます。
 $t_{SBYMC} (MOSCWTCR = Xh) = t_{SBYMC} (MOSCWTCR = 01h) + (t_{MAINOSCWT} (MOSCWTCR = Xh) - t_{MAINOSCWT} (MOSCWTCR = 01h))$
- 注 6. HOCO 周波数は 20MHz です。
- 注 7. MOCO 周波数は 8MHz です。
- 注 8. Subosc-speed モードでは、サブクロック発振器または LOCO はソフトウェアスタンバイモードで発振を継続します。
- 注 9. SNZCR.RXDREQEN ビットが 0 のとき、下記の時間が電源復帰時間として追加されます：
 STCONR.STCON[1:0] = 00b : 16μs (標準)、34μs (最大)
 STCONR.STCON[1:0] = 11b : 16μs (標準)、104μs (最大)
- 注 10. SNZCR.RXDREQEN ビットが 0 のとき、16μs (標準) または 18μs (最大) が HOCO 待機時間として追加されます。




図 55.15 ソフトウェアスタンバイモード解除タイミング





図 55.16 ディープソフトウェアスタンバイモード解除タイミング



注 1. SNZCR.SNZDTCEN が 1 に設定されているときは、ICLK は DTC および SRAM に供給されています。

図 55.17 ソフトウェアスタンバイモードからスリープモードへのリカバリタイミング

55.3.5 NMI/IRQ ノイズフィルタ

表 55.17 NMI/IRQ ノイズフィルタ

項目	シンボル	Min	Typ	Max	単位	測定条件	
NMIパルス幅	t_{NMIW}	200	-	-	ns	NMI デジタルフィルタ無効	$t_{Pcyc} \times 2 \leq 200ns$
		$t_{Pcyc} \times 2$ (注1)	-	-			$t_{Pcyc} \times 2 > 200ns$
		200	-	-		NMI デジタルフィルタ有効	$t_{NMICK} \times 3 \leq 200ns$
		$t_{NMICK} \times 3.5$ (注2)	-	-			$t_{NMICK} \times 3 > 200ns$
IRQパルス幅	t_{IRQW}	200	-	-	ns	IRQ デジタルフィルタ無効	$t_{Pcyc} \times 2 \leq 200ns$
		$t_{Pcyc} \times 2$ (注1)	-	-			$t_{Pcyc} \times 2 > 200ns$
		200	-	-		IRQ デジタルフィルタ有効	$t_{IRQCK} \times 3 \leq 200ns$
		$t_{IRQCK} \times 3.5$ (注3)	-	-			$t_{IRQCK} \times 3 > 200ns$

注. ソフトウェアスタンバイモード時は最小 200ns です。

注. クロックソースを切り替えたときは、切り替え後のクロックソースの 4 クロックサイクル分を加えてください。

注 1. t_{Pcyc} は PCLKB の周期を意味します。

注 2. t_{NMICK} は、NMI デジタルフィルタサンプリングクロックの周期を意味します。

注 3. t_{IRQCK} は、IRQi デジタルフィルタサンプリングクロックの周期を意味します。




図 55.18 NMI 割り込み入カタイミング




図 55.19 IRQ 割り込み入カタイミング

55.3.6 バスタイミング

表 55.18 バスタイミング

条件1：CS領域コントローラ（CSC）を使用する場合

BCLK = 8～120MHz、EBCLK = 8～60MHz

VCC = AVCC0 = VCC_USB = VBATT = 2.7～3.6V、VREFH/VREFH0 = 2.7V～AVCC0

出力負荷条件：VOH = VCC × 0.5、VOL = VCC × 0.5、C = 30pF

EBCLK：PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

その他：PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

条件2：SDRAM領域コントローラ（SDRAMC）を使用する場合

BCLK = SDCLK = 8～120MHz

VCC = AVCC0 = VCC_USB = VBATT = 3.0～3.6V、VREFH/VREFH0 = 3.0V～AVCC0

出力負荷条件：VOH = VCC × 0.5、VOL = VCC × 0.5、C = 15pF

PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

条件3：SDRAM領域コントローラ（SDRAMC）とCS領域コントローラ（CSC）を同時に使用する場合

BCLK = SDCLK = 8～60MHz

VCC = AVCC0 = VCC_USB = VBATT = 3.0～3.6V、VREFH/VREFH0 = 3.0V～AVCC0

出力負荷条件：VOH = VCC × 0.5、VOL = VCC × 0.5、C = 15pF

PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件
アドレス遅延時間	t_{AD}	-	12.5	ns	図 55.20 ~ 図 55.25
バイトコントロール遅延時間	t_{BCD}	-	12.5	ns	
CS遅延時間	t_{CSD}	-	12.5	ns	
ALE遅延時間	t_{ALEd}	-	12.5	ns	
RD遅延時間	t_{RSD}	-	12.5	ns	
リードデータセットアップ時間	t_{RDS}	12.5	-	ns	
リードデータホールド時間	t_{RDH}	0	-	ns	
WR/WRn遅延時間	t_{WRD}	-	12.5	ns	
ライトデータ遅延時間	t_{WDD}	-	12.5	ns	
ライトデータホールド時間	t_{WDH}	0	-	ns	
WAITセットアップ時間	t_{WTS}	12.5	-	ns	
WAITホールド時間	t_{WTH}	0	-	ns	
アドレス遅延時間2（SDRAM）	t_{AD2}	0.8	6.8	ns	図 55.27 ~ 図 55.30
CS遅延時間2（SDRAM）	t_{CSD2}	0.8	6.8	ns	
DQM遅延時間（SDRAM）	t_{DQMD}	0.8	6.8	ns	
CKE遅延時間（SDRAM）	t_{CKED}	0.8	6.8	ns	
リードデータセットアップ時間2（SDRAM）	t_{RDS2}	2.9	-	ns	
リードデータホールド時間2（SDRAM）	t_{RDH2}	1.5	-	ns	
ライトデータ遅延時間2（SDRAM）	t_{WDD2}	-	6.8	ns	
ライトデータホールド時間2（SDRAM）	t_{WDH2}	0.8	-	ns	
WE遅延時間（SDRAM）	t_{WED}	0.8	6.8	ns	
RAS遅延時間（SDRAM）	t_{RASD}	0.8	6.8	ns	
CAS遅延時間（SDRAM）	t_{CASD}	0.8	6.8	ns	




図 55.20 アドレス/データマルチプレクスバスのリードアクセスタイミング




図 55.21 アドレス/データマルチプレクスバスのライトアクセスタイミング




図 55.22 バスクロック同期を使用したノーマルリードサイクルの外部バスタイミング




図 55.23 バスクロック同期を使用したノーマルライトサイクルの外部バスタイミング





図 55.24 バスクロック同期を使用したページリードサイクルの外部バスタイミング



注1. WDOFF, WDOFF は、必ず EBCLK 1 サイクル以上を設定してください。

図 55.25 バスクロック同期を使用したページライトサイクルの外部バスタイミング




図 55.26 外部ウェイト制御の外部バスタイミング




図 55.27 SDRAM シングルリードタイミング




図 55.28 SDRAM シングルライトタイミング




図 55.29 SDRAM モードレジスタセットタイミング




図 55.30 SDRAM セルフリフレッシュタイミング

55.3.7 I/O ポート、POEG、GPT、AGT、KINT、ADC12 トリガタイミング

表 55.19 I/Oポート、POEG、GPT、AGT、KINT、ADC12トリガタイミング

GPT条件：

PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

AGT条件：

PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件	
I/Oポート	入力データパルス幅	t_{PRW}	1.5	-	t_{Pcyc}	図 55.31	
POEG	POEG入力トリガパルス幅	t_{POEW}	3	-	t_{Pcyc}	図 55.32	
GPT32	インプットキャプチャパルス幅	単エッジ	t_{GTICW}	1.5	-	t_{PDcyc}	図 55.33
		両エッジ		2.5	-		
	GTIOCxY 出カスケュー (x = 0~7、Y = AまたはB)	中駆動バッファ	t_{GTISK} (注1)	-	4	ns	図 55.34
		高駆動バッファ		-	4		
	GTIOCxY 出カスケュー (x = 8~13、Y = AまたはB)	中駆動バッファ		-	4		
		高駆動バッファ		-	4		
GTIOCxY 出カスケュー (x = 0~13、Y = AまたはB)	中駆動バッファ	-		6			
	高駆動バッファ	-		6			
OPS 出カスケュー GTOUUP、GTOULO、GTOVUP、 GTOVLO、GTOWUP、GTOWLO		t_{GTOSK}	-	5	ns	図 55.35	
GPT (PWM 遅延 生成回路)	GTIOCxY_Z 出カスケュー (x = 0~3、Y = AまたはB、Z = A)	t_{HRSK} (注2)	-	2.0	ns	図 55.36	
AGT	AGTIO、AGTEE 入力サイクル	t_{ACYC} (注3)	100	-	ns	図 55.37	
	AGTIO、AGTEE 入力 High レベル幅、Low レベル幅	t_{ACKWH} 、 t_{ACKWL}	40	-	ns		
	AGTIO、AGTO、AGTOA、AGTOB 出力サイクル	t_{ACYC2}	62.5	-	ns		
ADC12	ADC12 トリガ入力パルス幅	t_{TRGW}	1.5	-	t_{Pcyc}	図 55.38	
KINT	KRn パルス幅 (n = 00~07)	t_{KR}	250	-	ns	図 55.39	

注. t_{Pcyc} : PCLKB サイクル、 t_{PDcyc} : PCLKD サイクル

注 1. このスケューは、同じドライバ I/O が使用されている場合に適用されます。中駆動ドライバと高駆動ドライバの I/O が混在する場合、動作は保証されません。

注 2. 負荷は 30pF です。

注 3. 入力サイクルの制約：


クロックソースを切り替えないときは、 $t_{Pcyc} \times 2 < t_{ACYC}$ としてください。クロックソースを切り替えたときは、 $t_{Pcyc} \times 6 < t_{ACYC}$ としてください。

図 55.31 I/Oポート入力タイミング




図 55.32 POEG 入力トリガタイミング




図 55.33 GPT インพุットキャプチャタイミング




図 55.34 GPT 出力遅延スキュー




図 55.35 OPS の GPT 出力遅延スキュー




図 55.36 GPT (PWM 遅延生成回路) 出力遅延スキュー




図 55.37 AGT 入出力タイミング




図 55.38 ADC12 トリガ入力タイミング




図 55.39 キー割り込み入力タイミング

55.3.8 PWM 遅延生成回路タイミング

表 55.20 PWM遅延生成回路タイミング

項目	Min	Typ	Max	単位	測定条件
動作周波数	80	-	120	MHz	-
分解能	-	260	-	ps	PCLKD = 120MHz
DNL (注1)	-	± 2.0	-	LSB	-

注 1. この値は、1LSB 分解能の行間の差異を正規化します。

55.3.9 CAC タイミング

表 55.21 CACタイミング

項目		シンボル	Min	Typ	Max	単位	測定条件
CAC	CACREF 入力パルス幅	t_{CACREF}	$t_{PBcyc} \text{ (注1)} \leq t_{cac} \text{ (注2)}$	-	-	ns	-
			$t_{PBcyc} \text{ (注1)} > t_{cac} \text{ (注2)}$	$4.5 \times t_{cac} + 3 \times t_{PBcyc}$	-	-	

注 1. t_{PBcyc} : PCLKB の周期

注 2. t_{cac} : CAC カウントクロックソースの周期

55.3.10 SCI タイミング

表 55.22 SCI タイミング (1)

条件：以下の端子は、PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています：SCK0～SCK9
 その他の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位 (注1)	測定条件	
SCI	入カロックサイクル	調歩同期式	t_{Scyc}	4	-	t_{Pcyc}	図 55.40
		クロック同期式		6	-		
	入カロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}	
	入カロック立ち上がり時間		t_{SCKr}	-	5	ns	
	入カロック立ち下がり時間		t_{SCKf}	-	5	ns	
	出カロックサイクル	調歩同期式	t_{Scyc}	6	-	t_{Pcyc}	
		クロック同期式		4	-		
	出カロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}	
	出カロック立ち上がり時間		t_{SCKr}	-	5	ns	
	出カロック立ち下がり時間		t_{SCKf}	-	5	ns	
送信データ遅延時間	クロック同期式	t_{TXD}	-	25	ns	図 55.41	
受信データセットアップ時間	クロック同期式	t_{RXS}	15	-	ns		
受信データホールド時間	クロック同期式	t_{RXH}	5	-	ns		

注1. t_{Pcyc} : PCLKA の周期




図 55.40 SCK クロック入出力タイミング




図 55.41 クロック同期式モードにおける SCI 入出力タイミング

表 55.23 SCI タイミング (2)

条件：以下の端子は、PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています：SCK0～SCK9
 その他の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
簡易 SPI	SCK クロックサイクル出力 (マスタ)	t_{SPCyc}	4 (PCLKA \leq 60MHz) 8 (PCLKA $>$ 60MHz)	65536	t_{Pcyc}	図 55.42
	SCK クロックサイクル入力 (スレーブ)	-	6 (PCLKA \leq 60MHz) 12 (PCLKA $>$ 60MHz)	65536		
	SCK クロック High レベル パルス幅	t_{SPCKWH}	0.4	0.6	t_{SPCyc}	
	SCK クロック Low レベル パルス幅	t_{SPCKWL}	0.4	0.6	t_{SPCyc}	
	SCK クロック立ち上がり／立ち下がり時間	t_{SPCKr} , t_{SPCKf}	-	20	ns	
データ入力セットアップ時間	t_{SU}	33.3	-	ns	図 55.43 ~ 図 55.46	
データ入力ホールド時間	t_H	33.3	-	ns		
SS 入力セットアップ時間	t_{LEAD}	1	-	t_{SPCyc}		
SS 入力ホールド時間	t_{LAG}	1	-	t_{SPCyc}		
データ出力遅延時間	t_{OD}	-	33.3	ns		
データ出力ホールド時間	t_{OH}	-10	-	ns		
データ立ち上がり／立ち下がり時間	t_{Dr} , t_{Df}	-	16.6	ns		
SS 入力立ち上がり／立ち下がり時間	t_{SSLr} , t_{SSLf}	-	16.6	ns		
スレーブアクセス時間	t_{SA}	-	4 (PCLKA \leq 60MHz) 8 (PCLKA $>$ 60MHz)	t_{Pcyc}	図 55.46	
スレーブ出力解放時間	t_{REL}	-	5 (PCLKA \leq 60MHz) 10 (PCLKA $>$ 60MHz)	t_{Pcyc}		




図 55.42 SCI 簡易 SPI モードクロックタイミング




図 55.43 CKPH = 1 の場合におけるマスタの SCI 簡易 SPI モードタイミング




図 55.44 CKPH = 0 の場合におけるマスタの SCI 簡易 SPI モードタイミング




図 55.45 CKPH = 1 の場合におけるスレーブの SCI 簡易 SPI モードタイミング




図 55.46 CKPH = 0 の場合におけるスレーブの SCI 簡易 SPI モードタイミング

表 55.24 SCI タイミング (3)

条件: PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
簡易 IIC (標準モード)	SDA 入力立ち上がり時間	t_{Sr}	-	1000	ns	図 55.47
	SDA 入力立ち下がり時間	t_{Sf}	-	300	ns	
	SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{IICcyc}$	ns	
	データ入カセットアップ時間	t_{SDAS}	250	-	ns	
	データ入カホールド時間	t_{SDAH}	0	-	ns	
	SCL、SDA の負荷容量	C_b (注1)	-	400	pF	
簡易 IIC (ファストモード)	SDA 入力立ち上がり時間	t_{Sr}	-	300	ns	図 55.47
	SDA 入力立ち下がり時間	t_{Sf}	-	300	ns	
	SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{IICcyc}$	ns	
	データ入カセットアップ時間	t_{SDAS}	100	-	ns	
	データ入カホールド時間	t_{SDAH}	0	-	ns	
	SCL、SDA の負荷容量	C_b (注1)	-	400	pF	

注. t_{IICcyc} : IIC 内部基準クロック (IIC ϕ) の周期

注 1. C_b はバスラインの容量総計を意味します。




図 55.47 SCI 簡易 IIC モード タイミング

55.3.11 SPI タイミング

表 55.25 SPI タイミング

条件：RSPCKA端子およびRSPCKB端子は、PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。
その他の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位 (注1)	測定条件 (注2)	
SPI	RSPCKクロックサイクル	マスタ	t_{SPCyc}	2 (PCLKA ≤ 60MHz) 4 (PCLKA > 60MHz)	4096	t_{Pcyc}	図 55.48 C = 30pF
		スレーブ		4	4096		
	RSPCKクロック High レベルパルス幅	マスタ	t_{SPCKWH}	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2 - 3$	-	ns	
		スレーブ		$2 \times t_{Pcyc}$	-		
	RSPCK クロック Low レベルパルス幅	マスタ	t_{SPCKWL}	$(t_{SPCyc} - t_{SPCKr} - t_{SPCKf})/2 - 3$	-	ns	
		スレーブ		$2 \times t_{Pcyc}$	-		
	RSPCKクロック立ち上がり／立ち下がり時間	マスタ	t_{SPCKr}	-	5	ns	
		スレーブ	t_{SPCKf}	-	1	μs	
	データ入力セットアップ時間	マスタ	t_{SU}	4	-	ns	図 55.49 ~ 図 55.54 C = 30pF
		スレーブ		5	-		
	データ入力ホールド時間	マスタ (PCLKA分周比が1/2の場合)	t_{HF}	0	-	ns	
		マスタ (PCLKA分周比が1/2以外の場合)	t_H	t_{Pcyc}	-		
		スレーブ	t_H	20	-		
	SSLセットアップ時間	マスタ	t_{LEAD}	$N \times t_{SPCyc} - 10$ (注3)	$N \times t_{SPCyc} + 100$ (注3)	ns	
		スレーブ		$6 \times t_{Pcyc}$	-	ns	
	SSLホールド時間	マスタ	t_{LAG}	$N \times t_{SPCyc} - 10$ (注4)	$N \times t_{SPCyc} + 100$ (注4)	ns	
		スレーブ		$6 \times t_{Pcyc}$	-	ns	
	データ出力遅延時間	マスタ	t_{OD}	-	6.3	ns	
		スレーブ		-	20		
	データ出力ホールド時間	マスタ	t_{OH}	0	-	ns	
		スレーブ		0	-		
	連続転送遅延時間	マスタ	t_{TD}	$t_{SPCyc} + 2 \times t_{Pcyc}$	$8 \times t_{SPCyc} + 2 \times t_{Pcyc}$	ns	
		スレーブ		$6 \times t_{Pcyc}$			
	MOSI、MISOの立ち上がり／立ち下がり時間	出力	t_{Dr}, t_{Df}	-	5	ns	
		入力		-	1	μs	
	SSL立ち上がり／立ち下がり時間	出力	t_{SSLr}, t_{SSLf}	-	5	ns	
		入力		-	1	μs	
	スレーブアクセス時間		t_{SA}	-	$2 \times t_{Pcyc} + 28$	ns	図 55.53 と 図 55.54 C = 30pF
	スレーブ出力開放時間		t_{REL}	-	$2 \times t_{Pcyc} + 28$		

注 1. t_{Pcyc} : PCLKA の周期

注 2. 所属グループを示すため、“_A” や “_B” などのように端子名の後ろに文字を付加した端子を使用してください。SPI インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 3. N は、SPCKD レジスタで設定可能な 1 ~ 8 の整数です。

注 4. N は、SSLND レジスタで設定可能な 1 ~ 8 の整数です。




図 55.48 SPI クロックタイミング




図 55.49 CPHA = 0 の場合におけるマスタの SPI タイミング




図 55.50 CPHA = 0 で、PCLKA/2 にピットレートが設定されている場合におけるマスタの SPI タイミング




図 55.51 CPHA = 1 の場合におけるマスタの SPI タイミング




図 55.52 CPHA = 1 で、PCLKA/2 にビットレートが設定されている場合におけるマスタの SPI タイミング




図 55.53 CPHA = 0 の場合におけるスレーブの SPI タイミング




図 55.54 CPHA = 1 の場合におけるスレーブの SPI タイミング

55.3.12 QSPI タイミング

表 55.26 QSPI タイミング

条件：PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目		シンボル	Min	Max	単位 (注1)	測定条件
QSPI	QSPCKクロックサイクル	t_{QScyc}	2	48	t_{Pcyc}	図 55.55
	QSPCKクロックHighレベルパルス幅	t_{QSWH}	$t_{QScyc} \times 0.4$	-	ns	
	QSPCKクロックLowレベルパルス幅	t_{QSWL}	$t_{QScyc} \times 0.4$	-	ns	
	データ入力セットアップ時間	t_{Su}	8	-	ns	図 55.56
	データ入力ホールド時間	t_{H}	0	-	ns	
	QSSLセットアップ時間	t_{LEAD}	$(N + 0.5) \times t_{QScyc} - 5$ (注2)	$(N + 0.5) \times t_{QScyc} + 100$ (注2)	ns	
	QSSLホールド時間	t_{LAG}	$(N + 0.5) \times t_{QScyc} - 5$ (注3)	$(N + 0.5) \times t_{QScyc} + 100$ (注3)	ns	
	データ出力遅延時間	t_{OD}	-	4	ns	
	データ出力ホールド時間	t_{OH}	-3.3	-	ns	
	連続転送遅延時間	t_{TD}	1	16	t_{QScyc}	

- 注 1. t_{pcyc} : PCLKA の周期
- 注 2. SFMSLD で N は 0 または 1 になっています。
- 注 3. SFMSHD で N は 0 または 1 になっています。




図 55.55 QSPI クロックタイミング




図 55.56 送受信タイミング

55.3.13 IIC タイミング

表 55.27 IIC タイミング (1)

- (1) 条件：以下の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています：SDA0_B、SCL0_B、SDA1_A、SCL1_A、SDA1_B、SCL1_B
- (2) 以下の端子の設定は必要ありません：SCL0_A、SDA0_A、SCL2、SDA2
- (3) 所属グループを示すため、“_A”や“_B”のように端子名の後ろに文字を付加した端子を使用してください。IIC インタフェースについては、電氣的特性のACタイミングを各グループで測定しています。

項目	シンボル	Min (注1)	Max	単位	測定条件 (注3)	
IIC (標準モード、 SMBus) ICFER.FMPE = 0	SCL入力サイクル時間	t_{SCL}	$6(12) \times t_{IICcyc} + 1300$	-	ns	図 55.57
	SCL入力Highレベルパルス幅	t_{SCLH}	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL入力Lowレベルパルス幅	t_{SCLL}	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL、SDA入力立ち上がり時間	t_{Sr}	-	1000	ns	
	SCL、SDA入力立ち下がり時間	t_{Sf}	-	300	ns	
	SCL、SDA入カスパイクパルス除去時間	t_{SP}	0	$1(4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合のSDA入力バスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSDA入力バスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 300$	-	ns	
	ウェイクアップ機能が無効な場合のSTART条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSTART条件入力ホールド時間	t_{STAH}	$1(5) \times t_{IICcyc} + t_{Pcyc} + 300$	-	ns	
	再送START条件入力セットアップ時間	t_{STAS}	1000	-	ns	
	STOP条件入力セットアップ時間	t_{STOS}	1000	-	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	-	ns	
	データ入力ホールド時間	t_{SDAH}	0	-	ns	
	SCL、SDAの負荷容量	C_b	-	400	pF	
IIC (ファストモード)	SCL入力サイクル時間	t_{SCL}	$6(12) \times t_{IICcyc} + 600$	-	ns	図 55.57
	SCL入力Highレベルパルス幅	t_{SCLH}	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL入力Lowレベルパルス幅	t_{SCLL}	$3(6) \times t_{IICcyc} + 300$	-	ns	
	SCL、SDA入力立ち上がり時間	t_{Sr}	$20 \times$ (外付けブルアップ電圧/5.5V) (注2)	300	ns	
	SCL、SDA入力立ち下がり時間	t_{Sf}	$20 \times$ (外付けブルアップ電圧/5.5V) (注2)	300	ns	
	SCL、SDA入カスパイクパルス除去時間	t_{SP}	0	$1(4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合のSDA入力バスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSDA入力バスフリー時間	t_{BUF}	$3(6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 300$	-	ns	
	ウェイクアップ機能が無効な場合のSTART条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	-	ns	
	ウェイクアップ機能が有効な場合のSTART条件入力ホールド時間	t_{STAH}	$1(5) \times t_{IICcyc} + t_{Pcyc} + 300$	-	ns	
	再送START条件入力セットアップ時間	t_{STAS}	300	-	ns	
	STOP条件入力セットアップ時間	t_{STOS}	300	-	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	-	ns	
	データ入力ホールド時間	t_{SDAH}	0	-	ns	
	SCL、SDAの負荷容量	C_b	-	400	pF	

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) の周期、 t_{Pcyc} : PCLKB の周期

注 1. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0] が 11b であると () 内の値が適用されます。

注 2. SCL0_A、SDA0_A、SCL2、SDA2 に限りサポートされています。

注 3. 所属グループを示すため、“_A”や“_B”のように端子名の後ろに文字を付加した端子を使用してください。IIC インタフェースについては、電氣的特性の AC タイミングを各グループで測定しています。

表 55.28 IIC タイミング (2)

PmnPFS レジスタのポート駆動能力ビットでは、SCL0_A 端子、SDA0_A 端子の設定は必要ありません。

項目	シンボル	Min (注1) (注2)	Max	単位	測定条件	
IIC (ファストモード+) ICFER.FMPE = 1	SCL 入力サイクル時間	t_{SCL}	$6 (12) \times t_{IICcyc} + 240$	-	ns	図 55.57
	SCL 入力 High レベルパルス幅	t_{SCLH}	$3 (6) \times t_{IICcyc} + 120$	-	ns	
	SCL 入力 Low レベルパルス幅	t_{SCLL}	$3 (6) \times t_{IICcyc} + 120$	-	ns	
	SCL、SDA 入力立ち上がり時間	t_{Sr}	-	120	ns	
	SCL、SDA 入力立ち下がり時間	t_{Sf}	-	120	ns	
	SCL、SDA 入カスパイクパルス除去時間	t_{SP}	0	$1 (4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合の SDA 入カバスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 120$	-	ns	
	ウェイクアップ機能が有効な場合の SDA 入カバスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 120$	-	ns	
	ウェイクアップ機能が無効な場合の START 条件入カホールド時間	t_{STAH}	$t_{IICcyc} + 120$	-	ns	
	ウェイクアップ機能が有効な場合の START 条件入カホールド時間	t_{STAH}	$1 (5) \times t_{IICcyc} + t_{Pcyc} + 120$	-	ns	
	リスタート条件入カセットアップ時間	t_{STAS}	120	-	ns	
	停止条件入カセットアップ時間	t_{STOS}	120	-	ns	
	データ入カセットアップ時間	t_{SDAS}	$t_{IICcyc} + 30$	-	ns	
	データ入カホールド時間	t_{SDAH}	0	-	ns	
	SCL、SDA の負荷容量	C_b	-	550	pF	

注 . t_{IICcyc} : IIC 内部基準クロック (IICφ) の周期、 t_{Pcyc} : PCLKB の周期

注 1. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0] が 11b であると () 内の値が適用されます。

注 2. C_b はバスラインの容量総計を意味します。




図 55.57 I2C バスインタフェース入出カタイミング

55.3.14 SSIE タイミング

表 55.29 SSIE タイミング

- (1) PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
 (2) 所属グループを示すため、“_A”や“_B”などのように端子名の後ろに文字を付加した端子を使用してください。SSIE インタフェースについては、電気的特性のAC タイミングを各グループで測定しています。

項目		シンボル	Min	Max	単位	測定条件	
SSIBCK0	サイクル	マスタ	t_O	80	-	ns	図 55.58
		スレーブ	t_I	80	-	ns	
	High レベル/Low レベル	マスタ	t_{HC}/t_{LC}	0.35	-	t_O	
		スレーブ		0.35	-	t_I	
	立ち上がり時間/立ち下がり時間	マスタ	t_{RC}/t_{FC}	-	0.15	t_O/t_I	
		スレーブ		-	0.15	t_O/t_I	
SSILRCK0/SSIFS0, SSITXD0, SSIRXD0, SSIDATA0	入力セットアップ時間	マスタ	t_{SR}	12	-	ns	図 55.60、 図 55.61
		スレーブ		12	-	ns	
	入力ホールド時間	マスタ	t_{HR}	8	-	ns	
		スレーブ		15	-	ns	
	出力遅延時間	マスタ	t_{DTR}	-10	5	ns	図 55.60、 図 55.61
		スレーブ		0	20	ns	
	SSILRCK0/SSIFS0 変化時からの出力遅延時間	スレーブ	t_{DTRW}	-	20	ns	図 55.62 (注1)
	GTIOC1A, AUDIO_CLK	サイクル	t_{EXcyc}	20	-	ns	図 55.59
High レベル/Low レベル		t_{EXL}/t_{EXH}	0.4	0.6	t_{EXcyc}		

注 1. SSIE はスレーブモード送信用に 1 本の経路を備え、その経路により SSILRCK0/SSIFS0 端子からの信号入力が送信データの生成に使用され、送信データが SSITXD0 端子または SSIDATA0 端子へ論理出力されます。




図 55.58 SSIE クロック入出力タイミング




図 55.59 クロック入力タイミング




図 55.60 SSICR.BCKP = 0 の場合の SSIE データ送受信タイミング




図 55.61 SSICR.BCKP = 1 の場合の SSIE データ送受信タイミング




図 55.62 SSILRCK0/SSIFS0 変化時からの SSIE データ出力遅延

55.3.15 SD/MMC ホストインタフェースタイミング

表 55.30 SD/MMCホストインタフェース信号タイミング

条件：PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。
クロックデューティ比は50%です。

項目	シンボル	Min	Max	単位	測定条件 (注1)
SDnCLKクロックサイクル	T_{SDCYC}	20	-	ns	図 55.63
SDnCLKクロックHighレベルパルス幅	T_{SDWH}	6.5	-	ns	
SDnCLKクロックLowレベルパルス幅	T_{SDWL}	6.5	-	ns	
SDnCLKクロック立ち上がり時間	T_{SDLH}	-	3	ns	
SDnCLKクロック立ち下がり時間	T_{SDHL}	-	3	ns	
SDnCMD/SDnDATm出力データ遅延	T_{SDODLY}	-6	5	ns	
SDnCMD/SDnDATm入力データセットアップ	T_{SDIS}	4	-	ns	
SDnCMD/SDnDATm入力データホールド	T_{SDIH}	2	-	ns	

注1. 所属グループを示すため、“_A”や“_B”などのように端子名の後ろに文字を付加した端子を使用してください。SD/MMCホストインタフェースについては、電気的特性のACタイミングを各グループで測定しています。




図 55.63 SD/MMC ホストインタフェース信号タイミング

55.3.16 ETHERC タイミング

表 55.31 ETHERC タイミング

条件：ETHERC (RMII)：以下の端子は、PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています：ET0_MDC、ET0_MDIO

その他の端子は、PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

ETHERC (MII)：PmnPFSレジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件 (注3)
ETHERC (RMII)	REF50CK0サイクル時間	T_{ck}	20	-	ns	図 55.64 ~ 図 55.67
	REF50CK0周波数、Typ. 50MHz	-	-	50 + 100ppm	MHz	
	REF50CK0 デューティ	-	35	65	%	
	REF50CK0立ち上がり/立ち下がり時間	$T_{ckr/ckf}$	0.5	3.5	ns	
	RMII_xxxx (注1) 出力遅延時間	T_{co}	2.5	12.0	ns	
	RMII_xxxx (注2) セットアップ時間	T_{su}	3	-	ns	
	RMII_xxxx (注2) ホールド時間	T_{hd}	1	-	ns	
	RMII_xxxx (注1) (注2) 立ち上がり/立ち下がり時間	T_r/T_f	0.5	4	ns	
ET0_WOL出力遅延時間	t_{WOLd}	1	23.5	ns	図 55.68	
ETHERC (MII)	ET0_TX_CLKサイクル時間	t_{Tcyc}	40	-	ns	-
	ET0_TX_EN出力遅延時間	t_{TENd}	1	20	ns	図 55.69
	ET0_ETXD0~ET0_ETXD3出力遅延時間	t_{MTDd}	1	20	ns	
	ET0_CRSセットアップ時間	t_{CRSSs}	10	-	ns	
	ET0_CRSホールド時間	t_{CRSh}	10	-	ns	
	ET0_COLセットアップ時間	t_{COLs}	10	-	ns	図 55.70
	ET0_COLホールド時間	t_{COLh}	10	-	ns	
	ET0_RX_CLKサイクル時間	t_{TRcyc}	40	-	ns	-
	ET0_RX_DVセットアップ時間	t_{RDVs}	10	-	ns	図 55.71
	ET0_RX_DVホールド時間	t_{RDVh}	10	-	ns	
	ET0_ERXD0~ET0_ERXD3セットアップ時間	t_{MRDs}	10	-	ns	
	ET0_ERXD0~ET0_ERXD3ホールド時間	t_{MRDh}	10	-	ns	
	ET0_RX_ERセットアップ時間	t_{RERs}	10	-	ns	図 55.72
	ET0_RX_ERホールド時間	t_{RESh}	10	-	ns	
	ET0_WOL出力遅延時間	t_{WOLd}	1	23.5	ns	図 55.73

注 1. RMII_TXD_EN, RMII_TXD1, RMII_TXD0

注 2. RMII_CRS_DV, RMII_RXD1, RMII_RXD0, RMII_RX_ER

注 3. 下記の端子については、所属グループを示すため、“_A”や“_B”などのように端子名の後ろに文字を付加した端子を使用する必要があります。ETHERC (RMII) ホストインタフェースについては、電気的特性の AC タイミングを各グループで測定しています。
REF50CK0_A, REF50CK0_B, RMII0_xxxx_A, RMII0_xxxx_B




図 55.64 REF50CK0、RMII の信号タイミング




図 55.65 RMII 送信タイミング




図 55.66 正常動作時の RMII 受信タイミング




図 55.67 エラー発生時の RMIi 受信タイミング




図 55.68 RMIi に対する WOL 出力タイミング




図 55.69 正常動作時の MII 送信タイミング




図 55.70 競合発生時の MII 送信タイミング




図 55.71 正常動作時の MII 受信タイミング




図 55.72 エラー発生時の MII 受信タイミング




図 55.73 MII に対する WOL 出力タイミング

55.3.17 PDC タイミング

表 55.32 PDC タイミング

条件 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

出力負荷条件 : $V_{OH} = V_{CC} \times 0.5$ 、 $V_{OL} = V_{CC} \times 0.5$ 、 $C = 30\text{pF}$

項目		シンボル	Min	Max	単位	測定条件
PDC	PIXCLK入力サイクル時間	t_{PIXcyc}	37	-	ns	図 55.74
	PIXCLK入力Highレベルパルス幅	t_{PIXH}	10	-	ns	
	PIXCLK入力Lowレベルパルス幅	t_{PIXL}	10	-	ns	
	PIXCLK立ち上がり時間	t_{PIXr}	-	5	ns	
	PIXCLK立ち下がり時間	t_{PIXf}	-	5	ns	
	PCKO出力サイクル時間	t_{PCKcyc}	$2 \times t_{PBcyc}$ (注1)	-	ns	
PCKO出力Highレベルパルス幅	t_{PCKH}	$(t_{PCKcyc} - t_{PCKr} - t_{PCKf})/2 - 3$	-	ns		
PCKO出力Lowレベルパルス幅	t_{PCKL}	$(t_{PCKcyc} - t_{PCKr} - t_{PCKf})/2 - 3$	-	ns		
PCKO立ち上がり時間	t_{PCKr}	-	5	ns		
PCKO立ち下がり時間	t_{PCKf}	-	5	ns		
VSYNV/HSYNC入力セットアップ時間	t_{SYNCS}	10	-	ns	図 55.76	
VSYNV/HSYNC入力ホールド時間	t_{SYNCH}	5	-	ns		
PIXD入力セットアップ時間	t_{PIXDS}	10	-	ns		
PIXD入力ホールド時間	t_{PIXDH}	5	-	ns		

注 1. t_{PBcyc} : PCLKB の周期




図 55.74 PDC 入力クロックタイミング




図 55.75 PDC 出力クロックタイミング




図 55.76 PDC AC タイミング

55.4 USB 特性

55.4.1 USBFS タイミング

表 55.33 ホストに限定したUSBFS ロースピード特性 (USB_DP端子およびUSB_DM端子の特性)

条件 : VCC= AVCC0 = VCC_USB = VBATT = 3.0~3.6V、 $2.7 \leq VREFH0/VREFH \leq AVCC0$ 、UCLK = 48MHz

項目	シンボル	Min	Typ	Max	単位	測定条件	
入力特性	入力Highレベル電圧	V_{IH}	2.0	-	-	V	-
	入力Lowレベル電圧	V_{IL}	-	-	0.8	V	-
	差動入力感度	V_{DI}	0.2	-	-	V	USB_DP - USB_DM
	差動コモンモードレンジ	V_{CM}	0.8	-	2.5	V	-
出力特性	出力Highレベル電圧	V_{OH}	2.8	-	3.6	V	$I_{OH} = -200\mu A$
	出力Lowレベル電圧	V_{OL}	0.0	-	0.3	V	$I_{OL} = 2mA$
	クロスオーバー電圧	V_{CRS}	1.3	-	2.0	V	図 55.77
	立ち上がり時間	t_{LR}	75	-	300	ns	
	立ち下がり時間	t_{LF}	75	-	300	ns	
	立ち上がり/立ち下がり時間比	t_{LR}/t_{LF}	80	-	125	%	t_{LR}/t_{LF}
プリアップ/プルダウン特性	ホストコントローラモードにおけるUSB_DP、USB_DMのプルダウン抵抗	R_{pd}	14.25	-	24.80	k Ω	-




図 55.77 Low-speed モードにおけるUSB_DP、USB_DM の出力タイミング




図 55.78 Low-speed モードにおける測定回路

表 55.34 USBFS フルスピード特性 (USB_DP 端子、USB_DM 端子の特性)

条件 : VCC = AVCC0 = VCC_USB = VBATT = 3.0 ~ 3.6V, $2.7 \leq VREFH0/VREFH \leq AVCC0$, UCLK = 48MHz

項目	シンボル	Min	Typ	Max	単位	測定条件	
入力特性	入力 High レベル電圧	V_{IH}	2.0	-	-	V	-
	入力 Low レベル電圧	V_{IL}	-	-	0.8	V	-
	差動入力感度	V_{DI}	0.2	-	-	V	USB_DP - USB_DM
	差動コモンモードレンジ	V_{CM}	0.8	-	2.5	V	-
出力特性	出力 High レベル電圧	V_{OH}	2.8	-	3.6	V	$I_{OH} = -200\mu A$
	出力 Low レベル電圧	V_{OL}	0.0	-	0.3	V	$I_{OL} = 2mA$
	クロスオーバー電圧	V_{CRS}	1.3	-	2.0	V	図 55.79
	立ち上がり時間	t_{FR}	4	-	20	ns	
	立ち下がり時間	t_{FF}	4	-	20	ns	
	立ち上がり/立ち下がり時間比	t_{FR}/t_{FF}	90	-	111.11	%	t_{FR}/t_{FF}
	出力抵抗	Z_{DRV}	28	-	44	Ω	USBFS : $R_s = 27\Omega$ 含む
プルアップ/プルダウン特性	デバイスコントローラモードにおける DM プルアップ抵抗	R_{pu}	0.900	-	1.575	k Ω	アイドル状態の間
			1.425	-	3.090	k Ω	送受信中
	ホストコントローラモードにおける USB_DP、USB_DM のプルダウン抵抗	R_{pd}	14.25	-	24.80	k Ω	-




図 55.79 フルスピードモードにおける USB_DP、USB_DM の出力タイミング




図 55.80 フルスピードモードにおける測定回路

55.5 ADC12 特性

表 55.35 ユニット0のA/D変換特性

条件: PCLKC = 1~60MHz

項目			Min	Typ	Max	単位	測定条件
周波数			1	-	60	MHz	-
アナログ入力容量			-	-	30	pF	-
量子化誤差			-	± 0.5	-	LSB	-
分解能			-	-	12	ビット	-
チャンネル専用サンプル ホールド回路使用時 (注3) (AN000~AN002)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	1.06 (0.4 + 0.25) (注2)	-	-	μs	<ul style="list-style-type: none"> チャンネル専用サンプル& ホールド回路のサンプリ ング24ステート サンプリング15ステート
	オフセット誤差		-	± 1.5	± 3.5	LSB	AN000~AN002 = 0.25V
	フルスケール誤差		-	± 1.5	± 3.5	LSB	AN000~AN002 = VREFH0 - 0.25V
	絶対精度		-	± 2.5	± 5.5	LSB	-
	DNL 微分非直線性誤差		-	± 1.0	± 2.0	LSB	-
	INL 積分非直線性誤差		-	± 1.5	± 3.0	LSB	-
	サンプル&ホールド回路のホールド特性		-	-	20	μs	-
ダイナミックレンジ			0.25	-	VREFH 0 - 0.25	V	-
チャンネル専用サンプル &ホールド回路未使用 時 (AN000~AN002)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング16ステート
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-	
高精度チャンネル (AN003~AN007)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング16ステート
		max = 400Ω	0.40 (0.183) (注2)	-	-	μs	サンプリング11ステート VCC = AVCC0 = 3.0~3.6V 3.0V ≤ VREFH0 ≤ AVCC0
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-	
通常精度チャンネル (AN016~AN020)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.88 (0.667) (注2)	-	-	μs	サンプリング40ステート
	オフセット誤差		-	± 1.0	± 5.5	LSB	-
	フルスケール誤差		-	± 1.0	± 5.5	LSB	-
	絶対精度		-	± 2.0	± 7.5	LSB	-
	DNL 微分非直線性誤差		-	± 0.5	± 4.5	LSB	-
INL 積分非直線性誤差		-	± 1.0	± 5.5	LSB	-	

注. これらの規格値は、A/D変換中に外部バスアクセスを行わなかった場合の数値です。A/D変換中にアクセスが発生した場合は、提示した範囲に数値が収まらない可能性があります。

12ビットA/Dコンバータ使用時は、ポート0をデジタル出力として使用しないでください。

上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFLおよび12ビットA/Dコンバータの入力電圧が安定しているときの特性です。

注1. 変換時間にはサンプリング時間と比較時間が含まれます。測定条件には、サンプリングステート数が示されています。

注2. ()内の値は、サンプリング時間を意味します。

注3. ユニット0とユニット1それぞれのチャンネル専用サンプル&ホールド回路を同時に使用する場合、表55.37を参照してください。

表 55.36 ユニット1のA/D変換特性

条件 : PCLKC = 1 ~ 60MHz

項目			Min	Typ	Max	単位	測定条件
周波数			1	-	60	MHz	-
アナログ入力容量			-	-	30	pF	-
量子化誤差			-	± 0.5	-	LSB	-
分解能			-	-	12	ビット	-
チャンネル専用サンプル & ホールド回路使用時 (注3) (AN100 ~ AN102)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	1.06 (0.4 + 0.25) (注2)	-	-	μs	<ul style="list-style-type: none"> チャンネル専用サンプル& ホールド回路のサンプリング 24ステート サンプリング15ステート
	オフセット誤差		-	± 1.5	± 3.5	LSB	AN100 ~ AN102 = 0.25V
	フルスケール誤差		-	± 1.5	± 3.5	LSB	AN100 ~ AN102 = VREFH - 0.25V
	絶対精度		-	± 2.5	± 5.5	LSB	-
	DNL 微分非直線性誤差		-	± 1.0	± 2.0	LSB	-
	INL 積分非直線性誤差		-	± 1.5	± 3.0	LSB	-
	サンプル&ホールド回路のホールド特性		-	-	20	μs	-
ダイナミックレンジ		0.25	-	VREFH - 0.25	V	-	
チャンネル専用サンプル & ホールド回路未使用 時 (AN100 ~ AN102)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング16ステート
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
	INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-
高精度チャンネル (AN105 ~ AN107)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.48 (0.267) (注2)	-	-	μs	サンプリング16ステート
		max = 400Ω	0.40 (0.183) (注2)	-	-	μs	サンプリング11ステート VCC = AVCC0 = 3.0 ~ 3.6V 3.0V ≤ VREFH ≤ AVCC0
	オフセット誤差		-	± 1.0	± 2.5	LSB	-
	フルスケール誤差		-	± 1.0	± 2.5	LSB	-
	絶対精度		-	± 2.0	± 4.5	LSB	-
	DNL 微分非直線性誤差		-	± 0.5	± 1.5	LSB	-
	INL 積分非直線性誤差		-	± 1.0	± 2.5	LSB	-
通常精度チャンネル (AN116 ~ AN118)	変換時間 (注1) (PCLKC = 60MHz時)	許容信号源インピー ダンス max = 1kΩ	0.88 (0.667) (注2)	-	-	μs	サンプリング40ステート
	オフセット誤差		-	± 1.0	± 5.5	LSB	-
	フルスケール誤差		-	± 1.0	± 5.5	LSB	-
	絶対精度		-	± 2.0	± 7.5	LSB	-
	DNL 微分非直線性誤差		-	± 0.5	± 4.5	LSB	-
	INL 積分非直線性誤差		-	± 1.0	± 5.5	LSB	-

注. これらの規格値は、A/D 変換中に外部バスアクセスを行わなかった場合の数値です。A/D 変換中にアクセスが発生した場合は、提示した範囲に数値が収まらない可能性があります。

12ビットA/Dコンバータ使用時は、ポート0をデジタル出力として使用しないでください。

上記の特性は、AVCC0、AVSS0、VREFH0、VREFH、VREFL0、VREFL および 12ビットA/Dコンバータの入力電圧が安定しているときの特性です。

注1. 変換時間にはサンプリング時間と比較時間が含まれています。測定条件には、サンプリングステート数が示されています。

注2. () 内の値は、サンプリング時間を意味します。

注3. ユニット0とユニット1それぞれのチャンネル専用サンプル&ホールド回路を同時に使用する場合、表 55.37 を参照してください。

表 55.37 ユニット0およびユニット1のチャンネル専用サンプル&ホールド回路の同時使用時のA/D変換特性

条件 : PCLKC = 30/60MHz

項目		Min	Typ	Max	単位	測定条件
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN000~AN002)	オフセット誤差	-	± 1.5	± 5.0	LSB	<ul style="list-style-type: none"> • PCLKC = 60MHz • サンプリング15ステート
	フルスケール誤差	-	± 2.5	± 5.0	LSB	
	絶対精度	-	± 4.0	± 8.0	LSB	
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN100~AN102)	オフセット誤差	-	± 1.5	± 5.0	LSB	
	フルスケール誤差	-	± 2.5	± 5.0	LSB	
	絶対精度	-	± 4.0	± 8.0	LSB	
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN000~AN002)	オフセット誤差	-	± 1.5	± 3.5	LSB	<ul style="list-style-type: none"> • PCLKC = 30MHz • サンプリング7ステート
	フルスケール誤差	-	± 1.5	± 3.5	LSB	
	絶対精度	-	± 3.0	± 5.5	LSB	
連続サンプリング機能許可でチャンネル専用サンプル &ホールド回路使用時 (AN100~AN102)	オフセット誤差	-	± 1.5	± 3.5	LSB	
	フルスケール誤差	-	± 1.5	± 3.5	LSB	
	絶対精度	-	± 3.0	± 5.5	LSB	

注. ユニット0およびユニット1でチャンネル専用のサンプル&ホールド回路を同時に使う場合、ADSHMSR.SHMD ビットを1に設定することを推奨します。

表 55.38 A/D内部基準電圧特性

項目	Min	Typ	Max	単位	測定条件
A/D内部基準電圧	1.13	1.18	1.23	V	-
サンプリング時間	4.15	-	-	μs	-




図 55.81 ADC12 特性用語の解説図

絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅（1LSB 幅）の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧 $V_{REFH0} = 3.072V$ の場合、1LSB 幅は $0.75mV$ になり、アナログ入力電圧には $0mV$ 、 $0.75mV$ 、 $1.5mV$ が使用されます。 $\pm 5LSB$ の絶対精度とは、アナログ入力電圧が $6mV$ の場合、理論的 A/D 変換特性から期待される出力コードが $008h$ であっても、実際の A/D 変換結果は $003h \sim 00Dh$ の範囲になることを意味します。

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロとした場合の理想的な直線と、実際の出力コードとの最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1LSB 幅と、実際の出力コード幅との差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と、実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と、実際の最後の出力コードとの差です。

55.6 DAC12 特性

表 55.39 D/A 変換特性

項目	Min	Typ	Max	単位	測定条件
分解能	-	-	12	ビット	-
出力アンプなし					
絶対精度	-	-	± 24	LSB	負荷抵抗 2MΩ
INL	-	± 2.0	± 8.0	LSB	負荷抵抗 2MΩ
DNL	-	± 1.0	± 2.0	LSB	-
出力インピーダンス	-	8.5	-	kΩ	-
変換時間	-	-	3.0	μs	負荷抵抗 2MΩ 負荷容量 20pF
出力電圧範囲	0	-	VREFH	V	-
出力アンプあり					
INL	-	± 2.0	± 4.0	LSB	-
DNL	-	± 1.0	± 2.0	LSB	-
変換時間	-	-	4.0	μs	-
負荷抵抗	5	-	-	kΩ	-
負荷容量	-	-	50	pF	-
出力電圧範囲	0.2	-	VREFH - 0.2	V	-

55.7 TSN 特性

表 55.40 TSN 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
相対精度	-	-	± 1.0	-	°C	-
温度傾斜	-	-	4.0	-	mV/°C	-
出力電圧 (25°C)	-	-	1.24	-	V	-
温度センサ起動時間	t _{START}	-	-	30	μs	-
サンプリング時間	-	4.15	-	-	μs	-

55.8 OSC 停止検出特性

表 55.41 発振停止検出回路特性

項目	シンボル	Min	Typ	Max	単位	測定条件
検出時間	t_{dr}	-	-	1	ms	図 55.82




図 55.82 発振停止検出タイミング

55.9 POR/LVD 特性

表 55.42 パワーオンリセット回路、電圧検出回路の特性

項目			シンボル	Min	Typ	Max	単位	測定条件	
電圧検出レベル	パワーオンリセット (POR)	DPSBYCR.DEEPCUT[1:0] = 00b または 01b	V_{POR}	2.5	2.6	2.7	V	図 55.83	
		DPSBYCR.DEEPCUT[1:0] = 11b		1.8	2.25	2.7			
	電圧検出回路 (LVD0)		V_{det0_1}	2.84	2.94	3.04		図 55.84	
				V_{det0_2}	2.77	2.87			2.97
				V_{det0_3}	2.70	2.80			2.90
	電圧検出回路 (LVD1)		V_{det1_1}	2.89	2.99	3.09		図 55.85	
				V_{det1_2}	2.82	2.92			3.02
				V_{det1_3}	2.75	2.85			2.95
	電圧検出回路 (LVD2)		V_{det2_1}	2.89	2.99	3.09		図 55.86	
				V_{det2_2}	2.82	2.92			3.02
				V_{det2_3}	2.75	2.85			2.95
	内部リセット時間	パワーオンリセット時間		t_{POR}	-	4.5		-	ms
LVD0 リセット時間		t_{LVD0}	-	0.51	-	図 55.84			
LVD1 リセット時間		t_{LVD1}	-	0.38	-	図 55.85			
LVD2 リセット時間		t_{LVD2}	-	0.38	-	図 55.86			
最小VCC低下時間 (注1)			t_{VOFF}	200	-	-	μ s	図 55.83、 図 55.84	
応答遅延時間			t_{det}	-	-	200	μ s	図 55.83 ~ 図 55.86	
LVD動作安定時間 (LVD有効切り替え後)			$t_{d(E-A)}$	-	-	10	μ s	図 55.85、 図 55.86	
ヒステリシス幅 (LVD1、LVD2)			V_{LVH}	-	70	-	mV		

注 1. 最小 VCC 低下時間は、VCC が POR/LVD の電圧検出レベル V_{POR} 、 V_{det1} 、 V_{det2} の min 値を下回っている時間です。




図 55.83 パワーオンリセットタイミング




図 55.84 電圧検出回路タイミング (V_{det0})




図 55.85 電圧検出回路タイミング (V_{det1})




図 55.86 電圧検出回路タイミング (V_{det2})

55.10 VBATT 特性

表 55.43 バッテリバックアップ機能の特性

条件 : VCC = AVCC0 = VCC_USB = 2.7 ~ 3.6V、 $2.7V \leq VREFH0/VRFEH \leq AVCC0$ 、VBATT = 1.65 ~ 3.6V (注1)

項目	シンボル	Min	Typ	Max	単位	測定条件
バッテリバックアップ切り替え電圧レベル	$V_{DET\text{BATT}}$	2.50	2.60	2.70	V	図 55.87
VCC 電圧低下による電源切り替え時の VBATT 下限電圧	$V_{BATT\text{SW}}$	2.70	-	-	V	
電源切り替え開始時 VCC オフ期間	$t_{\text{V}\text{OFF}\text{BATT}}$	200	-	-	μs	

注 . 電源切り替え開始時 VCC オフ期間は、VCC がバッテリバックアップ切り替え電圧レベル $V_{DET\text{BATT}}$ の min 値を下回っている時間です。

注 1. VBATT = 1.8V 未満は、低 CL 水晶振動子は使用できません。




図 55.87 バッテリバックアップ機能特性

55.11 CTSU 特性

表 55.44 CTSU 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
TSCAP 端子に接続された外付け容量	C_{tscap}	9	10	11	nF	-
TS 端子の負荷容量	C_{base}	-	-	50	pF	-
許容大電流出力	ΣI_{oH}	-	-	-40	mA	相互容量方式適用時

55.12 ACPHPS 特性

表 55.45 ACPHPS 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
基準電圧範囲	VREF	0	-	AVCC0	V	-
入力電圧範囲	VI	0	-	AVCC0	V	-
出力遅延時間 (注1)	Td	-	50	100	ns	VI = VREF ± 100mV
内部基準電圧	Vref	1.13	1.18	1.23	V	-

注 1. 内部伝搬遅延の値です。

55.13 フラッシュメモリ特性

55.13.1 コードフラッシュメモリ特性

表 55.46 コードフラッシュメモリ特性

条件：プログラム/イレース：FCLK = 4 ~ 60MHz

読み出し：FCLK ≤ 60MHz

項目		シンボル	FCLK = 4MHz			20MHz ≤ FCLK ≤ 60MHz			単位	測定条件
			Min	Typ	Max	Min	Typ	Max		
プログラム時間 N _{PEC} ≤ 100回	128バイト	t _{P128}	-	0.75	13.2	-	0.34	6.0	ms	
	8KB	t _{P8K}	-	49	176	-	22	80	ms	
	32KB	t _{P32K}	-	194	704	-	88	320	ms	
プログラム時間 N _{PEC} > 100回	128バイト	t _{P128}	-	0.91	15.8	-	0.41	7.2	ms	
	8KB	t _{P8K}	-	60	212	-	27	96	ms	
	32KB	t _{P32K}	-	234	848	-	106	384	ms	
イレース時間 N _{PEC} ≤ 100回	8KB	t _{E8K}	-	78	216	-	43	120	ms	
	32KB	t _{E32K}	-	283	864	-	157	480	ms	
イレース時間 N _{PEC} > 100回	8KB	t _{E8K}	-	94	260	-	52	144	ms	
	32KB	t _{E32K}	-	341	1040	-	189	576	ms	
再プログラム/イレースサイクル (注4)	N _{PEC}	10000 (注1)	-	-	-	10000 (注1)	-	-	回	
プログラム中のサスペンド遅延時間	t _{SPD}	-	-	264	-	-	120	μs		
サスペンド優先モードにおける イレース中の1回目のサスペンド 遅延時間	t _{SESD1}	-	-	216	-	-	120	μs		
サスペンド優先モードにおける イレース中の2回目のサスペンド 遅延時間	t _{SESD2}	-	-	1.7	-	-	1.7	ms		
イレース優先モードにおける イレース中のサスペンド遅延時間	t _{SEED}	-	-	1.7	-	-	1.7	ms		
強制終了コマンド	t _{FD}	-	-	32	-	-	20	μs		
データ保持時間 (注2)	t _{DRP}	10 (注2) (注3)	-	-	10 (注2) (注3)	-	-	年		
		30 (注2) (注3)	-	-	30 (注2) (注3)	-	-	Ta = +85°C		

注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1 ~ 最小値です。

注 2. 書き換えが min 値を含む仕様範囲内で行われたときの特性です。

注 3. 信頼性試験から取得された結果です。

注 4. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 10000) の場合、ブロックごとにそれぞれ n 回ずつ消去することが可能です。たとえば、8KB のブロックについて、それぞれ異なる番地に 128 バイト書き込みを 64 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。




図 55.88 フラッシュメモリのプログラム/イレースのサスペンドタイミングと強制停止タイミング

55.13.2 データフラッシュメモリ特性

表 55.47 データフラッシュメモリ特性

条件：プログラム/イレース：FCLK = 4~60MHz

読み出し：FCLK ≤ 60MHz

項目	シンボル	FCLK = 4MHz			20MHz ≤ FCLK ≤ 60MHz			単位	測定条件
		Min	Typ	Max	Min	Typ	Max		
プログラム時間	4バイト	t _{DP4}	-	0.36	3.8	-	0.16	1.7	ms
	8バイト	t _{DP8}	-	0.38	4.0	-	0.17	1.8	
	16バイト	t _{DP16}	-	0.42	4.5	-	0.19	2.0	
イレース時間	64バイト	t _{DE64}	-	3.1	18	-	1.7	10	ms
	128バイト	t _{DE128}	-	4.7	27	-	2.6	15	
	256バイト	t _{DE256}	-	8.9	50	-	4.9	28	
ブランクチェック時間	4バイト	t _{DBC4}	-	-	84	-	-	30	μs
再プログラム/イレースサイクル (注1)		N _{DPEC}	125000 (注2)	-	-	125000 (注2)	-	-	-
プログラム中のサスペンド 遅延時間	4バイト	t _{DSPD}	-	-	264	-	-	120	μs
	8バイト		-	-	264	-	-	120	
	16バイト		-	-	264	-	-	120	
サスペンド優先モードに おけるイレース中の1回目 のサスペンド遅延時間	64バイト	t _{DSESD1}	-	-	216	-	-	120	μs
	128バイト		-	-	216	-	-	120	
	256バイト		-	-	216	-	-	120	
サスペンド優先モードに おけるイレース中の2回目 のサスペンド遅延時間	64バイト	t _{DSESD2}	-	-	300	-	-	300	μs
	128バイト		-	-	390	-	-	390	
	256バイト		-	-	570	-	-	570	
イレース優先モードに おけるイレース中の サスペンド遅延時間	64バイト	t _{DSEED}	-	-	300	-	-	300	μs
	128バイト		-	-	390	-	-	390	
	256バイト		-	-	570	-	-	570	
強制終了コマンド		t _{FD}	-	-	32	-	-	20	μs
データ保持時間 (注3)		t _{DRP}	10 (注3) (注4)	-	-	10 (注3) (注4)	-	-	年
			30 (注3) (注4)	-	-	30 (注3) (注4)	-	-	

注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 125000) の場合、ブロックごとにそれぞれ n 回ずつ消去することが可能です。たとえば、64 バイトのブロックについて、それぞれ異なる番地に 4 バイト書き込みを 16 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。

注 2. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1 ~ 最小値です。

注 3. 書き換えが min 値を含む仕様範囲内で行われたときの特性です。

注 4. 信頼性試験から取得された結果です。

55.14 バウンダリスキャン

表 55.48 バウンダリスキャン特性

項目	シンボル	Min	Typ	Max	単位	測定条件
TCKクロックサイクル時間	t_{TCKcyc}	100	-	-	ns	図 55.89
TCKクロックHighレベルパルス幅	t_{TCKH}	45	-	-	ns	
TCKクロックLowレベルパルス幅	t_{TCKL}	45	-	-	ns	
TCKクロック立ち上がり時間	t_{TCKr}	-	-	5	ns	
TCKクロック立ち下がり時間	t_{TCKf}	-	-	5	ns	
TMSセットアップ時間	t_{TMSS}	20	-	-	ns	図 55.90
TMSホールド時間	t_{TMSh}	20	-	-	ns	
TDIセットアップ時間	t_{TDis}	20	-	-	ns	
TDIホールド時間	t_{TDIH}	20	-	-	ns	
TDOデータ遅延時間	t_{TDOD}	-	-	40	ns	図 55.91
バウンダリスキャン回路起動時間 (注1)	T_{BSSTUP}	t_{RESWP}	-	-	-	

注1. パワーオンリセットが無効になるまで、バウンダリスキャンは機能しません。




図 55.89 バウンダリスキャン TCK タイミング




図 55.90 バウンダリスキャン入出力タイミング




図 55.91 バウンダリスキャン回路起動タイミング

55.15 ジョイントテストアクショングループ (JTAG)

表 55.49 JTAG 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
TCKクロックサイクル時間	t_{TCKcyc}	40	-	-	ns	図 55.92
TCKクロック High レベルパルス幅	t_{TCKH}	15	-	-	ns	
TCKクロック Low レベルパルス幅	t_{TCKL}	15	-	-	ns	
TCKクロック立ち上がり時間	t_{TCKr}	-	-	5	ns	
TCKクロック立ち下がり時間	t_{TCKf}	-	-	5	ns	
TMSセットアップ時間	t_{TMSS}	8	-	-	ns	図 55.93
TMSホールド時間	t_{TMSH}	8	-	-	ns	
TDIセットアップ時間	t_{TDIS}	8	-	-	ns	
TDIホールド時間	t_{TDIH}	8	-	-	ns	
TDOデータ遅延時間	t_{TDOD}	-	-	20	ns	




図 55.92 JTAG TCK タイミング




図 55.93 JTAG 入出力タイミング

55.16 シリアルワイヤデバッグ (SWD)

表 55.50 SWD 特性

項目	シンボル	Min	Typ	Max	単位	測定条件
SWCLKクロックサイクル時間	$t_{SWCKcyc}$	40	-	-	ns	図 55.94
SWCLKクロック High レベルパルス幅	t_{SWCKH}	15	-	-	ns	
SWCLKクロック Low レベルパルス幅	t_{SWCKL}	15	-	-	ns	
SWCLKクロック立ち上がり時間	t_{SWCKr}	-	-	5	ns	
SWCLKクロック立ち下がり時間	t_{SWCKf}	-	-	5	ns	
SWDIOセットアップ時間	t_{SWDS}	8	-	-	ns	図 55.95
SWDIOホールド時間	t_{SWDH}	8	-	-	ns	
SWDIOデータ遅延時間	t_{SWDD}	2	-	28	ns	




図 55.94 SWD SWCLK タイミング




図 55.95 SWD 入出力タイミング

55.17 エンベデッドトレースマクロインタフェース (ETM)

表 55.51 ETM特性

条件：PmnPFSレジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目	シンボル	Min	Typ	Max	単位	測定条件
TCLKクロックサイクル時間	$t_{TCLKcyc}$	33.3	-	-	ns	図 55.96
TCLKクロックHighレベルパルス幅	t_{TCLKH}	13.6	-	-	ns	
TCLKクロックLowレベルパルス幅	t_{TCLKL}	13.6	-	-	ns	
TCLKクロック立ち上がり時間	t_{TCLKr}	-	-	3	ns	
TCLKクロック立ち下がり時間	t_{TCLKf}	-	-	3	ns	
TDATA[3:0]出力セットアップ時間	t_{TRDS}	3.5	-	-	ns	図 55.97
TDATA[3:0]出力ホールド時間	t_{TRDH}	2.5	-	-	ns	




図 55.96 ETM TCLK タイミング




図 55.97 ETM 出力タイミング

付録 1. 各プロセスモードのポート状態

表 1.1 各プロセスモードのポート状態 (1/5)

ポート名	リセット	ソフトウェアスタンバイモード		ディープソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード解除後 (スタートアップモードに復帰)	
		OPE = 0	OPE = 1		IOKEEP = 0	IOKEEP = 1 (注1)
P000/IRQ6-DS, P001/IRQ7-DS, P002/IRQ8-DS	Hi-Z	Keep-O (注2)		Keep-O (注3)	Hi-Z	Keep
P003	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P004/IRQ9-DS, P005/IRQ10-DS, P006/IRQ11-DS	Hi-Z	Keep-O (注2)		Keep-O (注3)	Hi-Z	Keep
P007	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P008/IRQ12-DS, P009/IRQ13-DS	Hi-Z	Keep-O (注2)		Keep-O (注3)	Hi-Z	Keep
P014/DA0	Hi-Z	[DA0出力 (DAOE0 = 1)] D/A出力保持 [上記以外 (DAOE0 = 0)] Keep-O		Keep	Hi-Z	Keep
P015/IRQ13/DA1	Hi-Z	[DA1出力 (DAOE1 = 1)] D/A出力保持 [上記以外 (DAOE1 = 0)] Keep-O (注2)		Keep	Hi-Z	Keep
P100/D00[A00/D00]/ DQ00/KR00/AGTIO0/ RXD0/IRQ2	Hi-Z	[D00出力] Hi-Z [DQ00出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P101/D01[A01/D01]/ DQ01/KR01/IRQ1	Hi-Z	[D01出力] Hi-Z [DQ01出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P102/D02[A02/D02]/ DQ02/KR02	Hi-Z	[D02出力] Hi-Z [DQ02出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P103/D03[A03/D03]/ DQ03/KR03	Hi-Z	[D03出力] Hi-Z [DQ03出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P104/D04[A04/D04]/ DQ04/KR04/IRQ1	Hi-Z	[D04出力] Hi-Z [DQ04出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P105/D05[A05/D05]/ DQ05/KR05/IRQ0	Hi-Z	[D05出力] Hi-Z [DQ05出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P106/D06[A06/D06]/ DQ06/KR06	Hi-Z	[D06出力] Hi-Z [DQ06出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P107/D07[A07/D07]/ DQ07/KR07	Hi-Z	[D07出力] Hi-Z [DQ07出力] Hi-Z [上記以外] Keep-O (注2)		Keep	Hi-Z	Keep
P108/TMS	Pull-up	Keep-O		Keep	Pull-up	Keep

表 1.1 各プロセスモードのポート状態 (2/5)

ポート名	リセット	ソフトウェアスタンバイモード		ディープソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード解除後 (スタートアップモードに復帰)	
		OPE = 0	OPE = 1		IOKEEP = 0	IOKEEP = 1 (注1)
P109/TDO/ CLKOUT	TDO出力	[CLKOUT選択] CLKOUT出力 [上記以外] Keep-O		[TDO出力] TDO出力保持 [上記以外] Keep	[TDO出力] TDO出力保持 [上記以外] Hi-Z	[TDO出力] TDO出力保持 [上記以外] Keep
P110/IRQ3/TDI/ VCOOUT	Pull-up	[ACMPHS選択] VCOOUT出力 [上記以外] Keep-O (注2)		Keep	Pull-up	Keep
P111/A05/IRQ4	Hi-Z	[A05出力] Hi-Z [上記以外] Keep-O (注2)	[A05出力] アドレス出力保持 [上記以外] Keep-O (注2)	Keep	Hi-Z	Keep
P112/A04	Hi-Z	[A04出力] Hi-Z [上記以外] Keep-O	[A04出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P113/A03	Hi-Z	[A03出力] Hi-Z [上記以外] Keep-O	[A03出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P114/A02	Hi-Z	[A02出力] Hi-Z [上記以外] Keep-O	[A02出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P115/A01	Hi-Z	[A01出力] Hi-Z [上記以外] Keep-O	[A01出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P200/NMI	Hi-Z	Hi-Z		Keep	Hi-Z	Keep
P201	Pull-up	Keep-O		Keep	Pull-up	Keep
P202/WR1/BC1/ IRQ3-DS	Hi-Z	[WR1/BC1出力] Hi-Z [上記以外] Keep-O (注2)	[WR1/BC1出力] H [上記以外] Keep-O (注2)	Keep-O (注3)	Hi-Z	Keep
P203/A19/ IRQ2-DS	Hi-Z	[A19出力] Hi-Z [上記以外] Keep-O (注2)	[A19出力] アドレス出力保持 [上記以外] Keep-O (注2)	Keep-O (注3)	Hi-Z	Keep
P204/A18/AGTIO1/ SCL0_B/USB_ OVRCURB-DS	Hi-Z	[A18出力] Hi-Z [上記以外] Keep-O (注2)	[A18出力] アドレス出力保持 [上記以外] Keep-O (注2)	Keep-O (注3)	Hi-Z	Keep
P205/A16/USB_ OVRCURA-DS/ CLKOUT/IRQ1-DS	Hi-Z	[A16出力] Hi-Z [CLKOUT選択] CLKOUT出力 [上記以外] Keep-O (注2)	[A16出力] アドレス出力保持 [CLKOUT選択] CLKOUT出力 [上記以外] Keep-O (注2)	Keep-O (注3)	Hi-Z	Keep
P206/WAIT/IRQ0-DS	Hi-Z	Keep-O (注2)		Keep-O (注3)	Hi-Z	Keep
P207/A17	Hi-Z	[A17出力] Hi-Z [上記以外] Keep-O	[A17出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P208/CS4	Hi-Z	[CS4出力] Hi-Z [上記以外] Keep-O	[CS4出力] H [上記以外] Keep-O	Keep	Hi-Z	Keep
P209/CS5	Hi-Z	[CS5出力] Hi-Z [上記以外] Keep-O	[CS5出力] H [上記以外] Keep-O	Keep	Hi-Z	Keep
P210/CS6	Hi-Z	[CS6出力] Hi-Z [上記以外] Keep-O	[CS6出力] H [上記以外] Keep-O	Keep	Hi-Z	Keep
P211/CS7	Hi-Z	[CS7出力] Hi-Z [上記以外] Keep-O	[CS7出力] H [上記以外] Keep-O	Keep	Hi-Z	Keep
P212/IRQ3/EXTAL, P213/IRQ2/XTAL	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P214	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P300/TCK	Pull-up	Keep-O		Keep	Pull-up	Keep

表 1.1 各プロセスモードのポート状態 (3/5)

ポート名	リセット	ソフトウェアスタンバイモード		ディープソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード解除後 (スタートアップモードに復帰)	
		OPE = 0	OPE = 1		IOKEEP = 0	IOKEEP = 1 (注1)
P301/A06/AGTIO0/ IRQ6	Hi-Z	[A06出力] Hi-Z [上記以外] Keep-O (注2)	[A06出力] アドレス出力保持 [上記以外] Keep-O (注2)	Keep	Hi-Z	Keep
P302/A07/IRQ5	Hi-Z	[A07出力] Hi-Z [上記以外] Keep-O (注2)	[A07出力] アドレス出力保持 [上記以外] Keep-O (注2)	Keep	Hi-Z	Keep
P303/A08	Hi-Z	[A08出力] Hi-Z [上記以外] Keep-O	[A08出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P304/A09/IRQ9	Hi-Z	[A09出力] Hi-Z [上記以外] Keep-O (注2)	[A09出力] アドレス出力保持 [上記以外] Keep-O (注2)	Keep	Hi-Z	Keep
P305/A10/IRQ8	Hi-Z	[A10出力] Hi-Z [上記以外] Keep-O (注2)	[A10出力] アドレス出力保持 [上記以外] Keep-O (注2)	Keep	Hi-Z	Keep
P306/A11	Hi-Z	[A11出力] Hi-Z [上記以外] Keep-O	[A11出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P307/A12	Hi-Z	[A12出力] Hi-Z [上記以外] Keep-O	[A12出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P308/A13	Hi-Z	[A13出力] Hi-Z [上記以外] Keep-O	[A13出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P309/A14	Hi-Z	[A14出力] Hi-Z [上記以外] Keep-O	[A14出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P310/A15	Hi-Z	[A15出力] Hi-Z [上記以外] Keep-O	[A15出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P311/CS2/RAS	Hi-Z	[CS2出力] Hi-Z [RAS出力] Hi-Z [上記以外] Keep-O	[CS2出力] H [RAS出力] SDSELF.SFEN = 0: H SDSELF.SFEN = 1: L [上記以外] Keep-O	Keep	Hi-Z	Keep
P312/CS3/CAS	Hi-Z	[CS3出力] Hi-Z [CAS出力] Hi-Z [上記以外] Keep-O	[CS3出力] H [CAS出力] SDSELF.SFEN = 0: H SDSELF.SFEN = 1: L [上記以外] Keep-O	Keep	Hi-Z	Keep
P313/A20	Hi-Z	[A20出力] Hi-Z [上記以外] Keep-O	[A20出力] アドレス出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P400/AGTIO1/ SCL0_A/IRQ0	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P401/SDA0_A/ IRQ5-DS, P402/IRQ4-DS/ RTCIC0/ AGTIO0/AGTIO1, P403/RTCIC1/ AGTIO0/AGTIO1, P404/RTCIC2	Hi-Z	Keep-O (注2)		Keep-O (注3)	Hi-Z	Keep
P405, P406	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P407/AGTIO0/ SDA0_B/USB_VBUS/ RTCCOUT	Hi-Z	[RTCCOUT選択] RTCCOUT出力 [上記以外] Keep-O (注2)		Keep-O (注3)	Hi-Z	Keep
P408/SCL0_C/IRQ7, P409/IRQ6, P410/RXD0/IRQ5, P411/IRQ4	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep

表 1.1 各プロセスモードのポート状態 (4/5)

ポート名	リセット	ソフトウェアスタンバイモード		ディープソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード解除後 (スタートアップモードに復帰)	
		OPE = 0	OPE = 1		IOKEEP = 0	IOKEEP = 1 (注1)
P412, P413	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P414/IRQ9, P415/IRQ8	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P500	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P501/ USB_OVRCURA/ IRQ11, P502/ USB_OVRCURB/ IRQ12	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P503	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P504/ALE	Hi-Z	[ALE出力] Hi-Z [上記以外] Keep-O	[ALE出力] L [上記以外] Keep-O	Keep	Hi-Z	Keep
P505/IRQ14, P506/IRQ15	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P508	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P511/IRQ15, P512/IRQ14	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P600/RD/CLKOUT	Hi-Z	[RD出力] Hi-Z [CLKOUT選択] CLKOUT出力 [上記以外] Keep-O	[RD出力] H [CLKOUT選択] CLKOUT出力 [上記以外] Keep-O	Keep	Hi-Z	Keep
P601/WR0/WR/DQM0	Hi-Z	[WR0/WR出力] Hi-Z [DQM0出力] Hi-Z [上記以外] Keep-O	[WR0/WR出力] H [DQM0出力] DQM0出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P602/EBCLK/SDCLK	Hi-Z	[EBCLK出力] H [SDCLK出力] H [上記以外] Keep-O		Keep	Hi-Z	Keep
P603/D13[A13/D13]/ DQ13	Hi-Z	[D13出力] Hi-Z [DQ13出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
P604/D12[A12/D12]/ DQ12	Hi-Z	[D12出力] Hi-Z [DQ12出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
P605/D11[A11/D11]/ DQ11	Hi-Z	[D11出力] Hi-Z [DQ11出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
P608/A00/BC0/DQM1	Hi-Z	[A00出力] Hi-Z [BC0出力] Hi-Z [DQM1出力] Hi-Z [上記以外] Keep-O	[A00出力] アドレス出力保持 [BC0出力] H [DQM1出力] DQM1出力保持 [上記以外] Keep-O	Keep	Hi-Z	Keep
P609/CS1/CKE	Hi-Z	[CS1出力] Hi-Z [CKE出力] Hi-Z [上記以外] Keep-O	[CS1出力] H [CKE出力] SDSELF.SFEN = 0: H SDSELF.SFEN = 1: L [上記以外] Keep-O	Keep	Hi-Z	Keep
P610/CS0/WE	Hi-Z	[CS0出力] Hi-Z [WE出力] Hi-Z [上記以外] Keep-O	[CS0出力] H [WE出力] H [上記以外] Keep-O	Keep	Hi-Z	Keep

表 1.1 各プロセスモードのポート状態 (5/5)

ポート名	リセット	ソフトウェアスタンバイモード		ディープソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード解除後 (スタートアップモードに復帰)	
		OPE = 0	OPE = 1		IOKEEP = 0	IOKEEP = 1 (注1)
P611/SDCS/CLKOUT	Hi-Z	[SDCS出力] Hi-Z [CLKOUT選択] CLKOUT出力 [上記以外] Keep-O	[SDCS出力] SDSELF.SFEN = 0: H SDSELF.SFEN = 1: L [CLKOUT選択] CLKOUT出力 [上記以外] Keep-O	Keep	Hi-Z	Keep
P612/D08[A08/D08]/ DQ08	Hi-Z	[D08出力] Hi-Z [DQ08出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
P613/D09[A09/D09]/ DQ09	Hi-Z	[D09出力] Hi-Z [DQ09出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
P614/D10[A10/D10]/ DQ10	Hi-Z	[D10出力] Hi-Z [DQ10出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
P700~P702	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P703/VCOUT	Hi-Z	[ACMPHS選択] VCOUT出力 [上記以外] Keep-O		Keep	Hi-Z	Keep
P704	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P705/AGTIO0	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P708/IRQ11, P709/IRQ10	Hi-Z	Keep-O (注2)		Keep	Hi-Z	Keep
P710~P713	Hi-Z	Keep-O		Keep	Hi-Z	Keep
P800/D14[A14/D14]/ DQ14	Hi-Z	[D14出力] Hi-Z [DQ14出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
P801/D15[A15/D15]/ DQ15	Hi-Z	[D15出力] Hi-Z [DQ15出力] Hi-Z [上記以外] Keep-O		Keep	Hi-Z	Keep
USB_DP	Hi-Z	Keep-O (注4)		Hi-Z (注3)	Hi-Z	
USB_DM	Hi-Z	Keep-O (注4)		Hi-Z (注3)	Hi-Z	

H : High レベル

L : Low レベル

Hi-Z : ハイインピーダンス

Keep-O : 出力端子は前の値を保持します。入力端子はハイインピーダンスになります。

Keep : ソフトウェアスタンバイモード期間中、端子状態は保持されます。

注 1. DPSBYCR.IOKEEP ビットが 0 になるまで、I/O ポートの状態が保持されます。

注 2. 端子が外部割り込み端子として使用され、ソフトウェアスタンバイのキャンセル要因に指定されている場合、入力が許可されます。

注 3. 端子がディープソフトウェアスタンバイのキャンセル要因に指定された場合、入力が許可されます。

注 4. 入力端子として使用されている端子への入力は許可されています。

付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサスエレクトロニクスウェブサイトの「パッケージ」を参照してください。




図 2.1 145 ピン LGA





図 2.2 144 ピン LQFP

JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP100-14x14-0.50	PLQP0100KB-B	—	0.6



- NOTE)
1. DIMENSIONS **1" AND **2" DO NOT INCLUDE MOLD FLASH.
 2. DIMENSION **3" DOES NOT INCLUDE TRIM OFFSET.
 3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
 4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.

Reference Symbol	Dimensions in millimeters		
	Min	Nom	Max
D	13.9	14.0	14.1
E	13.9	14.0	14.1
A ₂	—	1.4	—
H _D	15.8	16.0	16.2
H _E	15.8	16.0	16.2
A	—	—	1.7
A ₁	0.05	—	0.15
b _p	0.15	0.20	0.27
c	0.09	—	0.20
θ	0°	3.5°	8°
ⓔ	—	0.5	—
x	—	—	0.08
y	—	—	0.08
L _p	0.45	0.6	0.75
L ₁	—	1.0	—

© 2015 Renesas Electronics Corporation. All rights reserved.

図 2.3 100ピン LQFP

付録3. I/O レジスタ

この付録では、I/O レジスタアドレス、アクセスサイクル、およびリセット値について機能ごとに説明します。

3.1 周辺機能のベースアドレス

本節では、本マニュアルでとりあげた周辺機能のベースアドレスについて説明します。

表 3.1 に、各周辺機能の名称、内容、およびベースアドレスを示します。

表 3.1 周辺機能のベースアドレス (1/3)

名称	内容	ベースアドレス
MMPU	バスマスタ MPU	0x40000000
SMPU	バススレーブ MPU	0x40000C00
SPMON	CPU スタックポインタモニタ	0x40000D00
MMF	メモリミラー機能	0x40001000
SRAM	SRAM コントロール	0x40002000
BUS	バスコントロール	0x40003000
DMAC0	ダイレクトメモリアクセスコントローラ 0	0x40005000
DMAC1	ダイレクトメモリアクセスコントローラ 1	0x40005040
DMAC2	ダイレクトメモリアクセスコントローラ 2	0x40005080
DMAC3	ダイレクトメモリアクセスコントローラ 3	0x400050C0
DMAC4	ダイレクトメモリアクセスコントローラ 4	0x40005100
DMAC5	ダイレクトメモリアクセスコントローラ 5	0x40005140
DMAC6	ダイレクトメモリアクセスコントローラ 6	0x40005180
DMAC7	ダイレクトメモリアクセスコントローラ 7	0x400051C0
DMA	DMAC モジュール起動	0x40005200
DTC	データ転送コントローラ	0x40005400
ICU	割り込みコントローラ	0x40006000
DBG	デバッグ機能	0x4001B000
FCACHE	フラッシュキャッシュ	0x4001C000
SYSTEM	システムコントロール	0x4001E000
PORT0	ポート0 コントロールレジスタ	0x40040000
PORT1	ポート1 コントロールレジスタ	0x40040020
PORT2	ポート2 コントロールレジスタ	0x40040040
PORT3	ポート3 コントロールレジスタ	0x40040060
PORT4	ポート4 コントロールレジスタ	0x40040080
PORT5	ポート5 コントロールレジスタ	0x400400A0
PORT6	ポート6 コントロールレジスタ	0x400400C0
PORT7	ポート7 コントロールレジスタ	0x400400E0
PORT8	ポート8 コントロールレジスタ	0x40040100
PFS	Pmn 端子機能コントロールレジスタ	0x40040800
PMISC	その他のポートコントロールレジスタ	0x40040D00
ELC	イベントリンクコントローラ	0x40041000
POEG	GPT 用ポートアウトプットイネーブル	0x40042000
RTC	リアルタイムクロック	0x40044000
WDT	ウォッチドッグタイマ	0x40044200
IWDT	独立ウォッチドッグタイマ	0x40044400
CAC	クロック周波数精度測定回路	0x40044600

表 3.1 周辺機能のベースアドレス (2/3)

名称	内容	ベースアドレス
MSTP	モジュールストップコントロールB、C、D	0x40047000
SRGRAM	サンプリングレートコンバータ RAM	0x40048000
SRC	サンプリングレートコンバータ	0x4004DFF0
SSIE0	拡張シリアルサウンドインタフェース (SSIE)	0x4004E000
CAN0	CAN0モジュール	0x40050000
CAN1	CAN1モジュール	0x40051000
IIC0	Inter-Integrated Circuit 0	0x40053000
IIC1	Inter-Integrated Circuit 1	0x40053100
IIC2	Inter-Integrated Circuit 2	0x40053200
DOC	データ演算回路	0x40054100
ADC120	12ビットA/Dコンバータ0	0x4005C000
ADC121	12ビットA/Dコンバータ1	0x4005C200
TSN	温度センサ	0x4005D000
DAC12	12ビットD/Aコンバータ	0x4005E000
SDHI0	SDホストインタフェース0	0x40062000
SDHI1	SDホストインタフェース1	0x40062400
EDMAC0	イーサネットコントローラ用DMAコントローラチャネル0	0x40064000
ETHERC0	イーサネットコントローラチャネル0	0x40064100
SCI0	シリアルコミュニケーションインタフェース0	0x40070000
SCI1	シリアルコミュニケーションインタフェース1	0x40070020
SCI2	シリアルコミュニケーションインタフェース2	0x40070040
SCI3	シリアルコミュニケーションインタフェース3	0x40070060
SCI4	シリアルコミュニケーションインタフェース4	0x40070080
SCI5	シリアルコミュニケーションインタフェース5	0x400700A0
SCI6	シリアルコミュニケーションインタフェース6	0x400700C0
SCI7	シリアルコミュニケーションインタフェース7	0x400700E0
SCI8	シリアルコミュニケーションインタフェース8	0x40070100
SCI9	シリアルコミュニケーションインタフェース9	0x40070120
IRDA	赤外線通信協会	0x40070F00
SPI0	シリアルペリフェラルインタフェース0	0x40072000
SPI1	シリアルペリフェラルインタフェース1	0x40072100
CRC	CRC演算器	0x40074000
GPT32EH0	汎用PWMタイマ0 (32ビット拡張高分解能)	0x40078000
GPT32EH1	汎用PWMタイマ1 (32ビット拡張高分解能)	0x40078100
GPT32EH2	汎用PWMタイマ2 (32ビット拡張高分解能)	0x40078200
GPT32EH3	汎用PWMタイマ3 (32ビット拡張)	0x40078300
GPT32E4	汎用PWMタイマ4 (32ビット拡張)	0x40078400
GPT32E5	汎用PWMタイマ5 (32ビット拡張)	0x40078500
GPT32E6	汎用PWMタイマ6 (32ビット拡張)	0x40078600
GPT32E7	汎用PWMタイマ7 (32ビット拡張)	0x40078700
GPT328	汎用PWMタイマ8 (32ビット)	0x40078800
GPT329	汎用PWMタイマ9 (32ビット)	0x40078900
GPT3210	汎用PWMタイマ10 (32ビット)	0x40078A00
GPT3211	汎用PWMタイマ11 (32ビット)	0x40078B00
GPT3212	汎用PWMタイマ12 (32ビット)	0x40078C00

表 3.1 周辺機能のベースアドレス (3/3)

名称	内容	ベースアドレス
GPT3213	汎用PWMタイマ13 (32ビット)	0x40078D00
GPT_OPS	出力相切り替えコントローラ	0x40078FF0
GPT_ODC	PWM遅延生成回路	0x4007B000
KINT	キー割り込み機能	0x40080000
CTSU	静電容量式タッチセンシングユニット	0x40081000
AGT0	低消費電力非同期汎用タイマ0	0x40084000
AGT1	低消費電力非同期汎用タイマ1	0x40084100
ACMPHS0	高速アナログコンパレータ0	0x40085000
ACMPHS1	高速アナログコンパレータ1	0x40085100
ACMPHS2	高速アナログコンパレータ2	0x40085200
ACMPHS3	高速アナログコンパレータ3	0x40085300
ACMPHS4	高速アナログコンパレータ4	0x40085400
ACMPHS5	高速アナログコンパレータ5	0x40085500
USBFS	USB2.0 フルススピードモジュール	0x40090000
PDC	パラレルデータキャプチャユニット	0x40094000
QSPI	クワッドシリアルペリフェラルインタフェース	0x64000000

名称 = 周辺機能の名前

内容 = 周辺機能

ベースアドレス = 最下位の予約アドレスまたは周辺機能で使用されるアドレス

3.2 アクセスサイクル

本節では、本マニュアルでとりあげた I/O レジスタのアクセスサイクル情報を示します。

以下の情報は、表 3.2 に適用されます。

- レジスタは対応するモジュールごとにグループ化されています
- アクセスサイクル数は指定の基準クロックに基づいたサイクル数となります
- 内部 I/O 領域では、レジスタに割り付けられていないリザーブアドレスは、アクセス禁止であり、アクセスしたときの動作については、保証できません
- I/O レジスタのアクセスサイクル数は、内部周辺バスのバスサイクル、分周クロック同期化サイクル、および各モジュールのウェイトサイクルによって異なります。分周クロック同期化サイクルは、ICLK と PCLK 間の周波数比によって異なります
- ICLK と PCLK の周波数が等しい場合は、分周クロック同期化サイクル数は常に定数となります
- ICLK の周波数が PCLK の周波数よりも大きい場合、PCLKD1 クロック分が分周クロック同期化サイクル数に追加されます

注. これは、CPU からのアクセスが外部メモリへの命令フェッチや DTC または DMAC のような他のバスマスタからのバスアクセスと衝突しない場合のサイクル数に適用します。

表 3.2 にレジスタアクセスサイクルを示します。

表 3.2 アクセスサイクル (1/2)

周辺機能	アドレス		アクセスサイクル数						関連機能
			ICLK = PCLK		ICLK > PCLK (注1)		サイクルの単位		
	開始	終了	読み出し	書き込み	読み出し	書き込み			
MMPU, SMPU, SPMON, MMF, SRAM, BUS, DMACn, DMA, DTC, ICU, DBG, FCACHE	4000 0000h	4001 CFFFh	4				ICLK	メモリプロテクションユニット、メモリミラー機能、SRAM、バス、DMAコントローラ、データトランスファコントローラ、割り込みコントローラ、CPU、フラッシュメモリ	
SYSTEM	4001 E000h	4001 E3FFh	5				ICLK	低消費電力モード、リセット、低電圧検出、クロック発生回路、レジスタライトプロテクション	
SYSTEM	4001 E400h	4001 E6FFh	9		5~8		PCLKB	低消費電力モード、リセット、低電圧検出、バッテリーバックアップ機能	
PORTn, PFS, PMISC, ELC, POEG, RTC, WDT, IWDT, CAC, MSTP	4004 0000h	4004 7FFFh	3		2~3		PCLKB	I/Oポート、イベントリンクコントローラ、GPT用ポートアウトプットイネーブル、リアルタイムクロック、ウォッチドッグタイマ、独立ウォッチドッグタイマ、クロック周波数精度測定回路、モジュールストップコントロール	
SRCRAM	4004 8000h	4004 DFEFh	4	3	3~4	2~3	PCLKB	サンプリングレートコンバータ	
SRC	4004 DFF0h	4004 DFF7h	5		4~5		PCLKB		
SRC	4004 DFF8h	4004 DFFFh	3		2~3		PCLKB		
SSIE0, CANn, IICn, DOC, ADC12n, TSN, DAC12	4004 E000h	4005 FFFFh	3		2~3		PCLKB	拡張シリアルサウンドインタフェース、コントローラエリアネットワークモジュール、I ² Cバスインタフェース、データ演算回路、12ビットA/Dコンバータ、温度センサ、12ビットD/Aコンバータ	
SDHIn	4006 2000h	4006 2FFFh	3		2~3		PCLKA	SD/MMCホストインタフェース	
EDMAC0	4006 4000h	4006 40FFh	4		-		PCLKA	イーサネットDMAコントローラ	
ETHERC0	4006 4100h	4006 41FFh	13		-		PCLKA	イーサネットMACコントローラ	
ETHERC0	4006 4500h	4006 45BFh	(1+ウェイトサイクル数)		-		PCLKA	イーサネットMACコントローラ	
SCI0~SCI9	4007 0000h	4007 0EFFh	3 (注2)		2~3 (注2)		PCLKA	シリアルコミュニケーションインタフェース	

表 3.2 アクセスサイクル (2/2)

周辺機能	アドレス		アクセスサイクル数					関連機能
			ICLK = PCLK		ICLK > PCLK (注1)		サイクルの 単位	
	開始	終了	読み出し	書き込み	読み出し	書き込み		
IRDA	4007 0F00h	4007 0FFFh	3		2~3		PCLKA	IrDA インタフェース
SPI0, SPI1	4007 2000h	4007 2FFFh	3 (注3)		2~3 (注3)		PCLKA	シリアルペリフェラルインタフェース
CRC	4007 4000h	4007 4FFFh	3		2~3		PCLKA	CRC 演算器
GPT32EHj, GPT32Ej, GPT32k, GPT_OPS	4007 8000h	4007 8FFFh	5	3	4~5	2~3	PCLKA	汎用PWM タイマ
GPT_ODC	4007 B000h	4007 BFFFh	2		1~2		PCLKA	PWM 遅延生成回路
KINT, CTSU	4008 0000h	4008 1FFFh	2		1~2		PCLKB	キー割り込み機能、静電容量式 タッチセンシングユニット
AGTn	4008 4000h	4008 4FFFh	5	3	4~5	2~3	PCLKB	低消費電力非同期汎用タイマ
ACMPHSn	4008 5000h	4008 5FFFh	2		1~2		PCLKB	高速アナログコンバータ
USBFS	4009 0000h	4009 03FFh	4		3~4		PCLKB	USB2.0 フルスピードモジュール
USBFS	4009 0400h	4009 04FFh	2		1~2		PCLKB	USB2.0 フルスピードモジュール
PDC	4009 4000h	4009 4FFFh	3		2~3		PCLKB	パラレルデータキャプチャユニット
QSPI	6400 0000h	6400 000Fh	3	13~ (注4)	2~3	12~ (注4)	PCLKA	クワッドシリアルペリフェラルイ ンタフェース
QSPI	6400 0010h	6400 0013h	24~ (注4)	5~ (注4)	23~ (注4)	4~ (注4)	PCLKA	クワッドシリアルペリフェラルイ ンタフェース
QSPI	6400 0014h	6400 0037h	3	13~ (注4)	2~3	12~ (注4)	PCLKA	クワッドシリアルペリフェラルイ ンタフェース
QSPI	6400 0804h	6400 0807h	2	2	1~2	1~2	PCLKA	クワッドシリアルペリフェラルイ ンタフェース

注 1. PCLK サイクル数が整数ではない (たとえば 1.5) 場合、最小値は小数点以下を切り捨て、最大値は小数点を四捨五入します。(たとえば、1.5 ~ 2.5 は 1 ~ 3)

注 2. 16 ビットレジスタ (FTDRHL, FRDRHL, FCR, FDR, LSR、および CDR) にアクセスを行う場合は、表 3.2 に記載の値よりも 2 サイクル分多いアクセスサイクルとなります。8 ビットレジスタ (FTDRH, FTDRL, FRDRH、および FRDRL) にアクセスを行う場合は、表 3.2 に記載のアクセスサイクルとなります。

注 3. 32 ビットレジスタ (SPDR) にアクセスを行う場合は、表 3.2 の値よりも 2 サイクル分多いアクセスサイクルとなります。8 ビットまたは 16 ビットレジスタ (SPDR_HA を含む) にアクセスを行う場合は、表 3.2 に記載のアクセスサイクルとなります。

注 4. アクセスサイクルは QSPI バスサイクルによって異なります。

3.3 レジスタの説明

本節では、本マニュアルでとりあげたレジスタに関する情報を示します。

表 3.3 に、アドレスオフセット、アドレスサイズ、アクセス権、およびリセット値を含むレジスタ一覧を示します。

表 3.3 レジスタの説明 (1/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレスオフセット	サイズ	R/W	リセット値	リセットマスク
MMPU	2	0x400	A,B	MMPUCTL%s	Bus Master MPU Control Register	0x000	16	read/write	0x0000	0xFFFF
	-	-	-	MMPUPTA	Group A Protection of Register	0x102	16	read/write	0x0000	0xFFFF
	32	0x010	0-31	MMPUACA%s	Group A Region %s Access Control Register	0x200	16	read/write	0x0000	0xFFFF
	32	0x010	0-31	MMPUSA%s	Group A Region %s Start Address Register	0x204	32	read/write	0x00000000	0x00000003
	32	0x010	0-31	MMPUEA%s	Group A Region %s End Address Register	0x208	32	read/write	0x00000003	0x00000003
	-	-	-	MMPUPTB	Group B Protection of Register	0x502	16	read/write	0x0000	0xFFFF
	8	0x010	0-7	MMPUACB%s	Group B Region %s Access Control Register	0x600	16	read/write	0x0000	0xFFFF
	8	0x010	0-7	MMPUSB%s	Group B Region %s Start Address Register	0x604	32	read/write	0x00000000	0x00000003
	8	0x010	0-7	MMPUEB%s	Group B Region %s End Address Register	0x608	32	read/write	0x00000003	0x00000003
SMPU	-	-	-	SMPUCTL	Slave MPU Control Register	0x00	16	read/write	0x0000	0xFFFF
	-	-	-	SMPUMBIU	Access Control Register for MBIU	0x10	16	read/write	0x2000	0xFFFF
	-	-	-	SMPUFBIU	Access Control Register for FBIU	0x14	16	read/write	0x00C0	0xFFFF
	2	0x4	0,1	SMPUSRAM%s	Access Control Register for SRAM%s	0x18	16	read/write	0x0000	0xFFFF
	3	0x4	0,2,6	SMPUP%sBIU	Access Control Register for P%sBIU	0x20	16	read/write	0x00F0	0xFFFF
	-	-	-	SMPUEXBIU	Access Control Register for EXBIU	0x30	16	read/write	0x0000	0xFFFF
	-	-	-	SMPUEXBIU2	Access Control Register for EXBIU2	0x34	16	read/write	0x0000	0xFFFF
SPMON	-	-	-	MSPMPOAD	Stack Pointer Monitor Operation After Detection Register	0x00	16	read/write	0x0000	0xFFFF
	-	-	-	MSPMUCTL	Stack Pointer Monitor Access Control Register	0x04	16	read/write	0x0000	0xFEFF
	-	-	-	MSPMPT	Stack Pointer Monitor Protection Register	0x06	16	read/write	0x0000	0xFFFF
	-	-	-	MSPMPUSA	Main Stack Pointer Monitor Start Address Register	0x08	32	read/write	0x00000000	0x00000003
	-	-	-	MSPMPUEA	Main Stack Pointer Monitor End Address Register	0x0C	32	read/write	0x00000003	0x00000003
	-	-	-	PSPMPOAD	Stack Pointer Monitor Operation After Detection Register	0x10	16	read/write	0x0000	0xFFFF
	-	-	-	PSPMUCTL	Stack Pointer Monitor Access Control Register	0x14	16	read/write	0x0000	0xFEFF
	-	-	-	PSPMPT	Stack Pointer Monitor Protection Register	0x16	16	read/write	0x0000	0xFFFF
	-	-	-	PSPMPUSA	Process Stack Pointer Monitor Start Address Register	0x18	32	read/write	0x00000000	0x00000003

表 3.3 レジスタの説明 (2/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
SPMON				PSPMPUEA	Process Stack Pointer Monitor End Address Register	0x1C	32	read/write	0x00000003	0x00000003
MMF	-	-	-	MMSFR	MemMirror Special Function Register	0x00	32	read/write	0x00000000	0xFFFFFFFF
				MMEN	MemMirror Enable Register	0x04	32	read/write	0x00000000	0xFFFFFFFF
SRAM	-	-	-	PARIODAD	SRAM Parity Error Operation After Detection Register	0x00	8	read/write	0x00	0xFF
				SRAMPSCR	SRAM Protection Register	0x04	8	read/write	0x00	0xFF
				SRAMWTSC	RAM Wait State Control Register	0x08	8	read/write	0x0E	0xFF
				ECCMODE	ECCRAM Operating Mode Control Register	0xC0	8	read/write	0x00	0xFF
				ECC2STS	ECCRAM 2-Bit Error Status Register	0xC1	8	read/write	0x00	0xFF
				ECC1STSEN	ECCRAM 1-Bit Error Information Update Enable Register	0xC2	8	read/write	0x00	0xFF
				ECC1STS	ECCRAM 1-Bit Error Status Register	0xC3	8	read/write	0x00	0xFF
				ECCPRCR	ECCRAM Protection Register	0xC4	8	read/write	0x00	0xFF
				ECCEST	ECC Test Control Register	0xD4	8	read/write	0x00	0xFF
				ECCOAD	RAM ECC Error Operation After Detection Register	0xD8	8	read/write	0x00	0xFF
BUS	8	0x10	0-7	CS%MOD	CS% Mode Register	0x0002	16	read/write	0x0000	0xFFFF
	8	0x10	0-7	CS%WCR1	CS% Wait Control Register 1	0x0004	32	read/write	0x07070707	0xFFFFFFFF
	8	0x10	0-7	CS%WCR2	CS% Wait Control Register 2	0x0008	32	read/write	0x00000007	0xFFFFFFFF
	-	-	-	CS0CR	CS0 Control Register	0x0802	16	read/write	0x0021	0xFFFF
	8	0x10	0-7	CS%REC	CS% Recovery Cycle Register	0x080A	16	read/write	0x0000	0xFFFF
	7	0x10	1-7	CS%CR	CS% Control Register	0x0812	16	read/write	0x0000	0xFFFF
	-	-	-	CSRECEEN	CS Recovery Cycle Insertion Enable Register	0x0880	16	read/write	0x3E3E	0xFFFF
				SDCCR	SDC Control Register	0x0C00	8	read/write	0x00	0xFF
				SDCMOD	SDC Mode Register	0x0C01	8	read/write	0x00	0xFF
				SDSELF	SDRAM Self-Refresh Control Register	0x0C10	8	read/write	0x00	0xFF
				SDRFCR	SDRAM Refresh Control Register	0x0C14	16	read/write	0x0001	0xFFFF
				SDRFEN	SDRAM Auto-Refresh Control Register	0x0C16	8	read/write	0x00	0xFF
				SDICR	SDRAM Initialization Sequence Control Register	0x0C20	8	read/write	0x00	0xFF
				SDIR	SDRAM Initialization Register	0x0C24	16	read/write	0x0010	0xFFFF
SDADR	SDRAM Address Register	0x0C40	8	read/write	0x00	0xFF				
SDTR	SDRAM Timing Register	0x0C44	32	read/write	0x00000002	0xFFFFFFFF				

表 3.3 レジスタの説明 (3/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
BUS	-	-	-	SDMOD	SDRAM Mode Register	0x0C48	16	read/write	0x0000	0xFFFF
				SDSR	SDRAM Status Register	0x0C50	8	read-only	0x00	0xFF
	2	0x4	M4I, M4D	BUSMCNT%s	Master Bus Control Register %s	0x1000	16	read/write	0x0000	0xFFFF
	-	-	-	BUSMCNTSYS	Master Bus Control Register SYS	0x1008	16	read/write	0x0000	0xFFFF
				BUSMCNTDMA	Master Bus Control Register DMA	0x100C	16	read/write	0x0000	0xFFFF
	1	0x4	EDM	BUSMCNT%s	Master Bus Control Register %s	0x1010	16	read/write	0x0000	0xFFFF
	2	0x4	FLI, RAMH	BUSSCNT%s	Slave Bus Control Register %s	0x1100	16	read/write	0x0000	0xFFFF
	-	-	-	BUSSCNTMBIU	Slave Bus Control Register MBIU	0x1108	16	read/write	0x0000	0xFFFF
	2	0x4	RAM0, RAM1	BUSSCNT%s	Slave Bus Control Register %s	0x110C	16	read/write	0x0000	0xFFFF
	4	0x4	P0B, P2B, P3B, P4B	BUSSCNT%s	Slave Bus Control Register %s	0x1114	16	read/write	0x0000	0xFFFF
	1	0x4	P6B	BUSSCNT%s	Slave Bus Control Register %s	0x1128	16	read/write	0x0000	0xFFFF
	3	0x4	FBU, EXT, EXT2	BUSSCNT%s	Slave Bus Control Register %s	0x1130	16	read/write	0x0000	0xFFFF
	5	0x10	1-5	BUS%sERRADD	Bus Error Address Register %s	0x1800	32	read-only	0x00000000	0x00000000
			BUS%sERRSTAT	Bus Error Status Register %s	0x1804	8	read-only	0x00	0xFE	
DMAC0-7	-	-	-	DMSAR	DMA Source Address Register	0x00	32	read/write	0x00000000	0xFFFFFFFF
				DMDAR	DMA Destination Address Register	0x04	32	read/write	0x00000000	0xFFFFFFFF
				DMCRA	DMA Transfer Count Register	0x08	32	read/write	0x00000000	0xFFFFFFFF
				DMCRB	DMA Block Transfer Count Register	0x0C	16	read/write	0x0000	0xFFFF
				DMTMD	DMA Transfer Mode Register	0x10	16	read/write	0x0000	0xFFFF
				DMINT	DMA Interrupt Setting Register	0x13	8	read/write	0x00	0xFF
				DMAMD	DMA Address Mode Register	0x14	16	read/write	0x0000	0xFFFF
				DMOFR	DMA Offset Register	0x18	32	read/write	0x00000000	0xFFFFFFFF
				DMCNT	DMA Transfer Enable Register	0x1C	8	read/write	0x00	0xFF
				DMREQ	DMA Software Start Register	0x1D	8	read/write	0x00	0xFF
				DMSTS	DMAC Module Activation Register	0x1E	8	read/write	0x00	0xFF
DMA	-	-	-	DMAST	DMA Module Activation Register	0x00	8	read/write	0x00	0xFF
DTC	-	-	-	DTCCR	DTC Control Register	0x00	8	read/write	0x08	0xFF
				DTCVBR	DTC Vector Base Register	0x04	32	read/write	0x00000000	0xFFFFFFFF
				DTCST	DTC Module Start Register	0x0C	8	read/write	0x00	0xFF

表 3.3 レジスタの説明 (4/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
DTC	-	-	-	DTCSTS	DTC Status Register	0x0E	16	read-only	0x0000	0xFFFF
ICU	16	0x1	0-15	IRQCR%s	IRQ Control Register %s	0x000	8	read/write	0x00	0xFF
	-	-	-	NMICR	NMI Pin Interrupt Control Register	0x100	8	read/write	0x00	0xFF
	-	-	-	NMIER	Non-Maskable Interrupt Enable Register	0x120	16	read/write	0x0000	0xFFFF
	-	-	-	NMICLR	Non-Maskable Interrupt Status Clear Register	0x130	16	write-only	0x0000	0xFFFF
	-	-	-	NMISR	Non-Maskable Interrupt Status Register	0x140	16	read-only	0x0000	0xFFFF
	-	-	-	WUPEN	Wake Up interrupt enable register	0x1A0	32	read/write	0x00000000	0xFFFFFFFF
	-	-	-	SELSR0	SYS Event Link Setting Register	0x200	16	read/write	0x0000	0xFFFF
DBG	8	0x4	0-7	DELSR%s	DMAC Event Link Setting Register %s	0x280	32	read/write	0x00000000	0xFFFFFFFF
	96	0x4	0-95	IELSR%s	INT Event Link Setting Register %s	0x300	32	read/write	0x00000000	0xFFFFFFFF
	-	-	-	DBGSTR	Debug Status Register	0x000	32	read-only	0x00000000	0xFFFFFFFF
FCACHE	-	-	-	DBGSTOPCR	Debug Stop Control Register	0x010	32	read/write	0x00000003	0xFFFFFFFF
	-	-	-	TRACETR	Trace Control Register	0x020	32	read/write	0x00000000	0xFFFFFFFF
	-	-	-	FCACHEE	Flash Cache Enable Register	0x100	16	read/write	0x0000	0xFFFF
FCACHE	-	-	-	FCACHEIV	Flash Cache Invalidate Register	0x104	16	read/write	0x0000	0xFFFF
	-	-	-	FLWT	Flash Wait Cycle Register	0x11C	8	read/write	0x00	0xFF
SYSTEM	-	-	-	SBYCR	Standby Control Register	0x00C	16	read/write	0x4000	0xFFFF
	-	-	-	MSTPCRA	Module Stop Control Register A	0x01C	32	read/write	0xFFBFFF1C	0xFFFFFFFF
	-	-	-	SCKDIVCR	System Clock Division Control Register	0x020	32	read/write	0x22022222	0xFFFFFFFF
	-	-	-	SCKDIVCR2	System Clock Division Control Register 2	0x024	8	read/write	0x40	0xFF
	-	-	-	SCKSCR	System Clock Source Control Register	0x026	8	read/write	0x01	0xFF
	-	-	-	PLLCCR	PLL Clock Control Register	0x028	16	read/write	0x1300	0xFFFF
	-	-	-	PLLCR	PLL Control Register	0x02A	8	read/write	0x01	0xFF
	-	-	-	BCKCR	External Bus Clock Control Register	0x030	8	read/write	0x00	0xFF
	-	-	-	MOSCCR	Main Clock Oscillator Control Register	0x032	8	read/write	0x01	0xFF
	-	-	-	HOCOCCR	High-Speed On-Chip Oscillator Control Register	0x036	8	read/write	0x00	0xFE
	-	-	-	MOCOCCR	Middle-Speed On-Chip Oscillator Control Register	0x038	8	read/write	0x00	0xFF
	-	-	-	FLLCR1	FLL Control Register 1	0x039	8	read/write	0x00	0xFF
	-	-	-	FLLCR2	FLL Control Register 2	0x03A	16	read/write	0x0000	0xFFFF
-	-	-	OSCSF	Oscillation Stabilization Flag Register	0x03C	8	read-only	0x00	0xFE	

表 3.3 レジスタの説明 (5/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク			
SYSTEM	-	-	-	CKOCR	Clock Out Control Register	0x03E	8	read/write	0x00	0xFF			
				TRCKCR	Trace Clock Control Register	0x03F	8	read/write	0x01	0xFF			
				OSTDCR	Oscillation Stop Detection Control Register	0x040	8	read/write	0x00	0xFF			
				OSTDSR	Oscillation Stop Detection Status Register	0x041	8	read/write	0x00	0xFF			
				EBCKOCR	External Bus Clock Output Control Register	0x052	8	read/write	0x00	0xFF			
				SDCKOCR	SDRAM Clock Output Control Register	0x053	8	read/write	0x00	0xFF			
				MOCOUTCR	MOCO User Trimming Control Register	0x061	8	read/write	0x00	0xFF			
				HOCOUTCR	HOCO User Trimming Control Register	0x062	8	read/write	0x00	0xFF			
				SNZCR	Snooze Control Register	0x092	8	read/write	0x00	0xFF			
				SNZEDCR	Snooze End Control Register	0x094	8	read/write	0x00	0xFF			
				SNZREQCR	Snooze Request Control Register	0x098	32	read/write	0x00000000	0xFFFFFFFF			
				OPCCR	Operating Power Control Register	0x0A0	8	read/write	0x00	0xFF			
				MOSCWTCR	Main Clock Oscillator Wait Control Register	0x0A2	8	read/write	0x05	0xFF			
				HOCOWTCR	High-speed on-chip oscillator wait control register	0x0A5	8	read/write	0x02	0xFF			
				SOPCCR	Sub Operating Power Control Register	0x0AA	8	read/write	0x00	0xFF			
				RSTSR1	Reset Status Register 1	0x0C0	16	read/write	0x0000	0xE0F8			
				2	0x2	1,2	LVD% <i>s</i> CR1	Voltage Monitor % <i>s</i> Circuit Control Register 1	0x0E0	8	read/write	0x01	0xFF
				2	0x2	1,2	LVD% <i>s</i> SR	Voltage Monitor % <i>s</i> Circuit Status Register	0x0E1	8	read/write	0x02	0xFF
				-	-	-	PRCR	Protect Register	0x3FE	16	read/write	0x0000	0xFFFF
							DPSBYCR	Deep Standby Control Register	0x400	8	read/write	0x01	0xFF
DPSIER0	Deep Standby Interrupt Enable Register 0	0x402	8				read/write	0x00	0xFF				
DPSIER1	Deep Standby Interrupt Enable Register 1	0x403	8				read/write	0x00	0xFF				
DPSIER2	Deep Standby Interrupt Enable Register 2	0x404	8				read/write	0x00	0xFF				
DPSIER3	Deep Standby Interrupt Enable Register 3	0x405	8				read/write	0x00	0xFF				
DPSIFR0	Deep Standby Interrupt Flag Register 0	0x406	8				read/write	0x00	0xFF				
DPSIFR1	Deep Standby Interrupt Flag Register 1	0x407	8				read/write	0x00	0xFF				
DPSIFR2	Deep Standby Interrupt Flag Register 2	0x408	8				read/write	0x00	0xFF				
DPSIFR3	Deep Standby Interrupt Flag Register 3	0x409	8				read/write	0x00	0xFF				
DPSIEGR0	Deep Standby Interrupt Edge Register 0	0x40A	8				read/write	0x00	0xFF				
DPSIEGR1	Deep Standby Interrupt Edge Register 1	0x40B	8				read/write	0x00	0xFF				

表 3.3 レジスタの説明 (6/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
SYSTEM	-	-	-	DPSIEGR2	Deep Standby Interrupt Edge Register 2	0x40C	8	read/write	0x00	0xFF
				SYOCDRCR	System Control OCD Control Register	0x40E	8	read/write	0x00	0xFE
				STCONR	Standby Condition Register	0x40F	8	read/write	0xC3	0xFF
				RSTSR0	Reset Status Register 0	0x410	8	read/write	0x00	0x70
				RSTSR2	Reset Status Register 2	0x411	8	read/write	0x00	0xFE
				MOMCR	Main Clock Oscillator Mode Oscillation Control Register	0x413	8	read/write	0x00	0xFF
				FWEPROR	Flash P/E Protect Register	0x416	8	read/write	0x02	0xFF
				LVCMPCR	Voltage Monitor Circuit Control Register	0x417	8	read/write	0x00	0xFF
				LVDLVLR	Voltage Detection Level Select Register	0x418	8	read/write	0xF3	0xFF
	2	0x1	1,2	LVD%SCR0	Voltage Monitor %s Circuit Control Register 0	0x41A	8	read/write	0x8A	0xF7
	-	-	-	SOSCCR	Sub-clock oscillator control register	0x480	8	read/write	0x00	0xFF
				SOMCR	Sub Clock Oscillator Mode Control Register	0x481	8	read/write	0x00	0xFD
				LOCOCR	Low-Speed On-Chip Oscillator Control Register	0x490	8	read/write	0x00	0xFF
				LOCOUTCR	LOCO User Trimming Control Register	0x492	8	read/write	0x00	0xFF
VBTICTLR				VBATT Input Control Register	0x4BB	8	read/write	0x00	0xF8	
512	0x1	0-511	VBTKR[%s]	VBATT Backup Register [%s]	0x500	8	read/write	0x00	0x00	
PORT0, 5-8	-	-	-	PCNTR1	Port Control Register 1	0x00	32	read/write	0x00000000	0xFFFFFFFF
				PODR	Output data register	0x00	16	read/write	0x0000	0xFFFF
				PDR	Data direction register	0x02	16	read/write	0x0000	0xFFFF
				PCNTR2	Port Control Register 2	0x04	32	read-only	0x00000000	0xFFFF0000
				PIDR	Input data register	0x06	16	read-only	0x0000	0x0000
				PCNTR3	Port Control Register 3	0x08	32	write-only	0x00000000	0xFFFFFFFF
				PORR	Output reset register	0x08	16	write-only	0x0000	0xFFFF
				POSR	Output set register	0x0A	16	write-only	0x0000	0xFFFF
PORT1-4	-	-	-	PCNTR1	Port Control Register 1	0x00	32	read/write	0x00000000	0xFFFFFFFF
				PODR	Output data register	0x00	16	read/write	0x0000	0xFFFF
				PDR	Data direction register	0x02	16	read/write	0x0000	0xFFFF
				PCNTR2	Port Control Register 2	0x04	32	read-only	0x00000000	0xFFFF0000
				EIDR	Event input data register	0x04	16	read-only	0x0000	0x0000
				PIDR	Input data register	0x06	16	read-only	0x0000	0x0000

表 3.3 レジスタの説明 (7/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク	
PORT1-4	-	-	-	PCNTR3	Port Control Register 3	0x08	32	write-only	0x00000000	0xFFFFFFFF	
				PORR	Output set register	0x08	16	write-only	0x0000	0xFFFF	
				POSR	Output reset register	0x0A	16	write-only	0x0000	0xFFFF	
				PCNTR4	Port Control Register 4	0x0C	32	read/write	0x00000000	0xFFFFFFFF	
				EORR	Event output set register	0x0C	16	read/write	0x0000	0xFFFF	
				EOSR	Event output reset register	0x0E	16	read/write	0x0000	0xFFFF	
PFS	-	-	-	P000PFS	P000 Pin Function Control Register	0x000	32	read/write	0x00008000	0xFFFFFFFFD	
				P000PFS_HA	P000 Pin Function Control Register	0x002	16	read/write	0x8000	0xFFFD	
				P000PFS_BY	P000 Pin Function Control Register	0x003	8	read/write	0x00	0xFD	
	7	0x4	1-7	P00%sPFS	P00%s Pin Function Control Register	0x004	32	read/write	0x00008000	0xFFFFFFFFD	
	7	0x4	1-7	P00%sPFS_HA	P00%s Pin Function Control Register	0x006	16	read/write	0x8000	0xFFFD	
	7	0x4	1-7	P00%sPFS_BY	P00%s Pin Function Control Register	0x007	8	read/write	0x00	0xFD	
	2	0x4	8-9	P00%sPFS	P00%s Pin Function Control Register	0x020	32	read/write	0x00000000	0xFFFFFFFFD	
	2	0x4	8-9	P00%sPFS_HA	P00%s Pin Function Control Register	0x022	16	read/write	0x0000	0xFFFD	
	2	0x4	8-9	P00%sPFS_BY	P00%s Pin Function Control Register	0x023	8	read/write	0x00	0xFD	
	2	0x4	14-15	P0%sPFS	P0%s Pin Function Control Register	0x038	32	read/write	0x00000000	0xFFFFFFFFD	
	2	0x4	14-15	P0%sPFS_HA	P0%s Pin Function Control Register	0x03A	16	read/write	0x0000	0xFFFD	
	2	0x4	14-15	P0%sPFS_BY	P0%s Pin Function Control Register	0x03B	8	read/write	0x00	0xFD	
	-	-	-	-	P100PFS	P100 Pin Function Control Register	0x040	32	read/write	0x00000000	0xFFFFFFFFD
					P100PFS_HA	P100 Pin Function Control Register	0x042	16	read/write	0x0000	0xFFFD
					P100PFS_BY	P100 Pin Function Control Register	0x043	8	read/write	0x00	0xFD
	7	0x4	1-7	P10%sPFS	P10%s Pin Function Control Register	0x044	32	read/write	0x00000000	0xFFFFFFFFD	
	7	0x4	1-7	P10%sPFS_HA	P10%s Pin Function Control Register	0x046	16	read/write	0x0000	0xFFFD	
	7	0x4	1-7	P10%sPFS_BY	P10%s Pin Function Control Register	0x047	8	read/write	0x00	0xFD	
	-	-	-	-	P108PFS	P108 Pin Function Control Register	0x060	32	read/write	0x00010410	0xFFFFFFFFD
					P108PFS_HA	P108 Pin Function Control Register	0x062	16	read/write	0x0410	0xFFFD
					P108PFS_BY	P108 Pin Function Control Register	0x063	8	read/write	0x10	0xFD
P109PFS					P109 Pin Function Control Register	0x064	32	read/write	0x00010410	0xFFFFFFFFD	
P109PFS_HA					P109 Pin Function Control Register	0x066	16	read/write	0x0410	0xFFFD	
P109PFS_BY					P109 Pin Function Control Register	0x067	8	read/write	0x10	0xFD	

表 3.3 レジスタの説明 (8/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
PFS	-	-	-	P110PFS	P110 Pin Function Control Register	0x068	32	read/write	0x00010010	0xFFFFFFFF
				P110PFS_HA	P110 Pin Function Control Register	0x06A	16	read/write	0x0010	0xFFFF
				P110PFS_BY	P110 Pin Function Control Register	0x06B	8	read/write	0x10	0xFD
5	0x4	11-15	P1%PFS	P1% Pin Function Control Register	0x06C	32	read/write	0x00000000	0xFFFFFFFF	
5	0x4	11-15	P1%PFS_HA	P1% Pin Function Control Register	0x06E	16	read/write	0x0000	0xFFFF	
5	0x4	11-15	P1%PFS_BY	P1% Pin Function Control Register	0x06F	8	read/write	0x00	0xFD	
-	-	-	-	P200PFS	P200 Pin Function Control Register	0x080	32	read/write	0x00000000	0xFFFFFFFF
				P200PFS_HA	P200 Pin Function Control Register	0x082	16	read/write	0x0000	0xFFFF
				P200PFS_BY	P200 Pin Function Control Register	0x083	8	read/write	0x00	0xFD
				P201PFS	P201 Pin Function Control Register	0x084	32	read/write	0x00000010	0xFFFFFFFF
				P201PFS_HA	P201 Pin Function Control Register	0x086	16	read/write	0x0010	0xFFFF
				P201PFS_BY	P201 Pin Function Control Register	0x087	8	read/write	0x10	0xFD
8	0x4	2-9	P20%PFS	P20% Pin Function Control Register	0x088	32	read/write	0x00000000	0xFFFFFFFF	
8	0x4	2-9	P20%PFS_HA	P20% Pin Function Control Register	0x08A	16	read/write	0x0000	0xFFFF	
8	0x4	2-9	P20%PFS_BY	P20% Pin Function Control Register	0x08B	8	read/write	0x00	0xFD	
5	0x4	10-14	P2%PFS	P2% Pin Function Control Register	0x0A8	32	read/write	0x00000000	0xFFFFFFFF	
5	0x4	10-14	P2%PFS_HA	P2% Pin Function Control Register	0x0AA	16	read/write	0x0000	0xFFFF	
5	0x4	10-14	P2%PFS_BY	P2% Pin Function Control Register	0x0AB	8	read/write	0x00	0xFD	
-	-	-	-	P300PFS	P300 Pin Function Control Register	0x0C0	32	read/write	0x00010010	0xFFFFFFFF
				P300PFS_HA	P300 Pin Function Control Register	0x0C2	16	read/write	0x0010	0xFFFF
				P300PFS_BY	P300 Pin Function Control Register	0x0C3	8	read/write	0x10	0xFD
9	0x4	1-9	P30%PFS	P30% Pin Function Control Register	0x0C4	32	read/write	0x00000000	0xFFFFFFFF	
9	0x4	1-9	P30%PFS_HA	P30% Pin Function Control Register	0x0C6	16	read/write	0x0000	0xFFFF	
9	0x4	1-9	P30%PFS_BY	P30% Pin Function Control Register	0x0C7	8	read/write	0x00	0xFD	
4	0x4	10-13	P3%PFS	P3% Pin Function Control Register	0x0E8	32	read/write	0x00000000	0xFFFFFFFF	
4	0x4	10-13	P3%PFS_HA	P3% Pin Function Control Register	0x0EA	16	read/write	0x0000	0xFFFF	
4	0x4	10-13	P3%PFS_BY	P3% Pin Function Control Register	0x0EB	8	read/write	0x00	0xFD	
10	0x4	0-9	P40%PFS	P40% Pin Function Control Register	0x100	32	read/write	0x00000000	0xFFFFFFFF	
10	0x4	0-9	P40%PFS_HA	P40% Pin Function Control Register	0x102	16	read/write	0x0000	0xFFFF	
10	0x4	0-9	P40%PFS_BY	P40% Pin Function Control Register	0x103	8	read/write	0x00	0xFD	

表 3.3 レジスタの説明 (9/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
PFS	6	0x4	10-15	P4%PFS	P4% Pin Function Control Register	0x128	32	read/write	0x00000000	0xFFFFFFFF
	6	0x4	10-15	P4%PFS_HA	P4% Pin Function Control Register	0x12A	16	read/write	0x0000	0xFFFF
	6	0x4	10-15	P4%PFS_BY	P4% Pin Function Control Register	0x12B	8	read/write	0x00	0xFD
	7	0x4	0-6	P5%PFS	P5% Pin Function Control Register	0x140	32	read/write	0x00000000	0xFFFFFFFF
	7	0x4	0-6	P5%PFS_HA	P5% Pin Function Control Register	0x142	16	read/write	0x0000	0xFFFF
	7	0x4	0-6	P5%PFS_BY	P5% Pin Function Control Register	0x143	8	read/write	0x00	0xFD
	-	-	-	P508PFS	P50% Pin Function Control Register	0x160	32	read/write	0x00000000	0xFFFFFFFF
				P508PFS_HA	P50% Pin Function Control Register	0x162	16	read/write	0x0000	0xFFFF
				P508PFS_BY	P50% Pin Function Control Register	0x163	8	read/write	0x00	0xFD
	2	0x4	11-12	P5%PFS	P5% Pin Function Control Register	0x16C	32	read/write	0x00000000	0xFFFFFFFF
	2	0x4	11-12	P5%PFS_HA	P5% Pin Function Control Register	0x16E	16	read/write	0x0000	0xFFFF
	2	0x4	11-12	P5%PFS_BY	P5% Pin Function Control Register	0x16F	8	read/write	0x00	0xFD
	6	0x4	0-5	P6%PFS	P6% Pin Function Control Register	0x180	32	read/write	0x00000000	0xFFFFFFFF
	6	0x4	0-5	P6%PFS_HA	P6% Pin Function Control Register	0x182	16	read/write	0x0000	0xFFFF
	6	0x4	0-5	P6%PFS_BY	P6% Pin Function Control Register	0x183	8	read/write	0x00	0xFD
	2	0x4	8-9	P6%PFS	P6% Pin Function Control Register	0x1A0	32	read/write	0x00000000	0xFFFFFFFF
	2	0x4	8-9	P6%PFS_HA	P6% Pin Function Control Register	0x1A2	16	read/write	0x0000	0xFFFF
	2	0x4	8-9	P6%PFS_BY	P6% Pin Function Control Register	0x1A3	8	read/write	0x00	0xFD
	5	0x4	10-14	P6%PFS	P6% Pin Function Control Register	0x1A8	32	read/write	0x00000000	0xFFFFFFFF
	5	0x4	10-14	P6%PFS_HA	P6% Pin Function Control Register	0x1AA	16	read/write	0x0000	0xFFFF
	5	0x4	10-14	P6%PFS_BY	P6% Pin Function Control Register	0x1AB	8	read/write	0x00	0xFD
	6	0x4	0-5	P7%PFS	P7% Pin Function Control Register	0x1C0	32	read/write	0x00000000	0xFFFFFFFF
	6	0x4	0-5	P7%PFS_HA	P7% Pin Function Control Register	0x1C2	16	read/write	0x0000	0xFFFF
	6	0x4	0-5	P7%PFS_BY	P7% Pin Function Control Register	0x1C3	8	read/write	0x00	0xFD
	2	0x4	8-9	P7%PFS	P7% Pin Function Control Register	0x1E0	32	read/write	0x00000000	0xFFFFFFFF
	2	0x4	8-9	P7%PFS_HA	P7% Pin Function Control Register	0x1E2	16	read/write	0x0000	0xFFFF
	2	0x4	8-9	P7%PFS_BY	P7% Pin Function Control Register	0x1E3	8	read/write	0x00	0xFD
	4	0x4	10-13	P7%PFS	P7% Pin Function Control Register	0x1E8	32	read/write	0x00000000	0xFFFFFFFF
	4	0x4	10-13	P7%PFS_HA	P7% Pin Function Control Register	0x1EA	16	read/write	0x0000	0xFFFF
	4	0x4	10-13	P7%PFS_BY	P7% Pin Function Control Register	0x1EB	8	read/write	0x00	0xFD

表 3.3 レジスタの説明 (10/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
PFS	2	0x4	0-1	P80%sPFS	P80%s Pin Function Control Register	0x200	32	read/write	0x00000000	0xFFFFFFFF
	2	0x4	0-1	P80%sPFS_HA	P80%s Pin Function Control Register	0x202	16	read/write	0x0000	0xFFFF
	2	0x4	0-1	P80%sPFS_BY	P80%s Pin Function Control Register	0x203	8	read/write	0x00	0xFD
PMISC	-	-	-	PFENET	Ethernet Control Register	0x00	8	read/write	0x00	0xFF
	-	-	-	PWPR	Write-Protect Register	0x03	8	read/write	0x80	0xFF
ELC	-	-	-	ELCR	Event Link Controller Register	0x00	8	read/write	0x00	0xFF
	2	0x2	0,1	ELSEGR%s	Event Link Software Event Generation Register %s	0x02	8	read/write	0x80	0xFF
	19	0x4	0-18	ELSR%s	Event Link Setting Register %s	0x10	16	read/write	0x0000	0xFFFF
POEG	4	0x100	A,B,C,D	POEGG%s	POEG Group %s Setting Register	0x00	32	read/write	0x00000000	0xFFFFFFFF
RTC	-	-	-	R64CNT	64-Hz Counter	0x00	8	read-only	0x00	0x80
	-	-	-	RSECCNT	Second Counter	0x02	8	read/write	0x00	0x00
	-	-	-	BCNT0	Binary Counter 0	0x02	8	read/write	0x00	0x00
	-	-	-	RMINCNT	Minute Counter	0x04	8	read/write	0x00	0x00
	-	-	-	BCNT1	Binary Counter 1	0x04	8	read/write	0x00	0x00
	-	-	-	RHRCNT	Hour Counter	0x06	8	read/write	0x00	0x00
	-	-	-	BCNT2	Binary Counter 2	0x06	8	read/write	0x00	0x00
	-	-	-	RWKCNT	Day-of-Week Counter	0x08	8	read/write	0x00	0x00
	-	-	-	BCNT3	Binary Counter 3	0x08	8	read/write	0x00	0x00
	-	-	-	RDAYCNT	Day Counter	0x0A	8	read/write	0x00	0xC0
	-	-	-	RMONCNT	Month Counter	0x0C	8	read/write	0x00	0xE0
	-	-	-	RYRCNT	Year Counter	0x0E	16	read/write	0x0000	0xFF00
	-	-	-	RSECAR	Second Alarm Register	0x10	8	read/write	0x00	0x00
	-	-	-	BCNT0AR	Binary Counter 0 Alarm Register	0x10	8	read/write	0x00	0x00
	-	-	-	RMINAR	Minute Alarm Register	0x12	8	read/write	0x00	0x00
	-	-	-	BCNT1AR	Binary Counter 1 Alarm Register	0x12	8	read/write	0x00	0x00
	-	-	-	RHRAR	Hour Alarm Register	0x14	8	read/write	0x00	0x00
	-	-	-	BCNT2AR	Binary Counter 2 Alarm Register	0x14	8	read/write	0x00	0x00
	-	-	-	RWKAR	Day-of-Week Alarm Register	0x16	8	read/write	0x00	0x00
-	-	-	BCNT3AR	Binary Counter 3 Alarm Register	0x16	8	read/write	0x00	0x00	
-	-	-	RDAYAR	Date Alarm Register	0x18	8	read/write	0x00	0x00	

表 3.3 レジスタの説明 (11/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク			
RTC	-	-	-	BCNT0AER	Binary Counter 0 Alarm Enable Register	0x18	8	read/write	0x00	0x00			
				RMONAR	Month Alarm Register	0x1A	8	read/write	0x00	0x00			
				BCNT1AER	Binary Counter 1 Alarm Enable Register	0x1A	8	read/write	0x00	0x00			
				RYRAR	Year Alarm Register	0x1C	16	read/write	0x0000	0xFF00			
				BCNT2AER	Binary Counter 2 Alarm Enable Register	0x1C	16	read/write	0x0000	0xFF00			
				RYRAREN	Year Alarm Enable Register	0x1E	8	read/write	0x00	0x00			
				BCNT3AER	Binary Counter 3 Alarm Enable Register	0x1E	8	read/write	0x00	0x00			
				RCR1	RTC Control Register 1	0x22	8	read/write	0x00	0x0A			
				RCR2	RTC Control Register 2	0x24	8	read/write	0x00	0x0E			
				RCR4	RTC Control Register 4	0x28	8	read/write	0x00	0xFE			
				RFRH	Frequency Register H	0x2A	16	read/write	0x0000	0xFFFF			
				RFRL	Frequency Register L	0x2C	16	read/write	0x0000	0x0000			
				RADJ	Time Error Adjustment Register	0x2E	8	read/write	0x00	0x00			
				3	0x2	0-2	RTCCR%s	Time Capture Control Register %s	0x40	8	read/write	0x00	0x00
				3	0x10	0-2	RSECCP%s	Second Capture Register %s	0x52	8	read-only	0x00	0x00
3	0x10	0-2	BCNT0CP%s	BCNT0 Capture Register %s	0x52	8	read-only	0x00	0x00				
3	0x10	0-2	RMINCP%s	Minute Capture Register %s	0x54	8	read-only	0x00	0x00				
3	0x10	0-2	BCNT1CP%s	BCNT1 Capture Register %s	0x54	8	read-only	0x00	0x00				
3	0x10	0-2	RHRCP%s	Hour Capture Register %s	0x56	8	read-only	0x00	0x00				
3	0x10	0-2	BCNT2CP%s	BCNT2 Capture Register %s	0x56	8	read-only	0x00	0x00				
3	0x10	0-2	RDAYCP%s	Date Capture Register %s	0x5A	8	read-only	0x00	0x00				
3	0x10	0-2	BCNT3CP%s	BCNT3 Capture Register %s	0x5A	8	read-only	0x00	0x00				
3	0x10	0-2	RMONCP%s	Month Capture Register %s	0x5C	8	read-only	0x00	0x00				
WDT	-	-	-	WDTRR	WDT Refresh Register	0x00	8	read/write	0xFF	0xFF			
				WDTCR	WDT Control Register	0x02	16	read/write	0x33F3	0xFFFF			
				WDTSR	WDT Status Register	0x04	16	read/write	0x0000	0xFFFF			
				WDTRCR	WDT Reset Control Register	0x06	8	read/write	0x80	0xFF			
				WDTCSYPR	WDT Count Stop Control Register	0x08	8	read/write	0x80	0xFF			
IWDT	-	-	-	IWDTTR	IWDT Refresh Register	0x00	8	read/write	0xFF	0xFF			
				IWDTSR	IWDT Status Register	0x04	16	read/write	0x0000	0xFFFF			

表 3.3 レジスタの説明 (12/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
CAC	-	-	-	CACR0	CAC Control Register 0	0x00	8	read/write	0x00	0xFF
				CACR1	CAC Control Register 1	0x01	8	read/write	0x00	0xFF
				CACR2	CAC Control Register 2	0x02	8	read/write	0x00	0xFF
				CAICR	CAC Interrupt Control Register	0x03	8	read/write	0x00	0xFF
				CASTR	CAC Status Register	0x04	8	read-only	0x00	0xFF
				CAULVR	CAC Upper-Limit Value Setting Register	0x06	16	read/write	0x0000	0xFFFF
				CALLVR	CAC Lower-Limit Value Setting Register	0x08	16	read/write	0x0000	0xFFFF
				CACNTBR	CAC Counter Buffer Register	0x0A	16	read-only	0x0000	0xFFFF
MSTP	-	-	-	MSTPCRB	Module Stop Control Register B	0x00	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				MSTPCRC	Module Stop Control Register C	0x04	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				MSTPCRD	Module Stop Control Register D	0x08	32	read/write	0xFFFFFFFF	0xFFFFFFFF
SRCRAM	5552	0x4	0-5551	SRCFCTR[%s]	Filter Coefficient Table [%s]	0x00	32	read/write	0x00000000	0xFFC00000
SRC	-	-	-	SRCID	Input Data Register	0x00	32	write-only	0x00000000	0xFFFFFFFF
				SRCOD	Output Data Register	0x04	32	read-only	0x00000000	0xFFFFFFFF
				SRCIDCTRL	Input Data Control Register	0x08	16	read/write	0x0000	0xFFFF
				SRCODCTRL	Output Data Control Register	0x0A	16	read/write	0x0000	0xFFFF
				SRCCTRL	Control Register	0x0C	16	read/write	0x0000	0xFFFF
				SRCSTAT	Status Register	0x0E	16	read/write	0x0002	0xFFFF
SSIE0	-	-	-	SSICR	Control Register	0x00	32	read/write	0x00000000	0xFFFFFFFF
				SSISR	Status Register	0x04	32	read/write	0x02000013	0x3E00007F
				SSIFCR	FIFO Control Register	0x10	32	read/write	0x00000000	0xFFFFFFFF
				SSIFSR	FIFO Status Register	0x14	32	read/write	0x00010000	0xFFFFFFFF
				SSIFTDR	Transmit FIFO Data Register	0x18	32	write-only	0x00000000	0x00000000
				SSIFRDR	Receive FIFO Data Register	0x1C	32	read-only	0x00000000	0x00000000
				SSIOFR	Audio Format Register	0x20	32	read/write	0x00000000	0xFFFFFFFF
				SSISCR	Status Control Register	0x24	32	read/write	0x00000000	0xFFFFFFFF
CAN0,1	32	0x10	0-31	MB%s_ID	Mailbox Register	0x200	32	read/write	0x00000000	0x00000000
	32	0x10	0-31	MB%s_DL	Mailbox Register	0x204	16	read/write	0x0000	0x0000
	32	0x10	0-31	MB%s_D0	Mailbox Register	0x206	8	read/write	0x00	0x00
	32	0x10	0-31	MB%s_D1	Mailbox Register	0x207	8	read/write	0x00	0x00

表 3.3 レジスタの説明 (13/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
CAN0,1	32	0x10	0-31	MB%s_D2	Mailbox Register	0x208	8	read/write	0x00	0x00
	32	0x10	0-31	MB%s_D3	Mailbox Register	0x209	8	read/write	0x00	0x00
	32	0x10	0-31	MB%s_D4	Mailbox Register	0x20A	8	read/write	0x00	0x00
	32	0x10	0-31	MB%s_D5	Mailbox Register	0x20B	8	read/write	0x00	0x00
	32	0x10	0-31	MB%s_D6	Mailbox Register	0x20C	8	read/write	0x00	0x00
	32	0x10	0-31	MB%s_D7	Mailbox Register	0x20D	8	read/write	0x00	0x00
	32	0x10	0-31	MB%s_TS	Mailbox Register	0x20E	16	read/write	0x0000	0x0000
	8	0x4	0-7	MKR[%s]	Mask Register	0x400	32	read/write	0x00000000	0x00000000
	2	0x4	0,1	FIDCR%s	FIFO Received ID Compare Registers	0x420	32	read/write	0x00000000	0x00000000
	-	-	-	MKIVLR	Mask Invalid Register	0x428	32	read/write	0x00000000	0x00000000
			MIER		Mailbox Interrupt Enable Register	0x42C	32	read/write	0x00000000	0x00000000
			MIER_FIFO		Mailbox Interrupt Enable Register for FIFO Mailbox Mode	0x42C	32	read/write	0x00000000	0x00000000
	32	0x1	0-31	MCTL_TX[%s]	Message Control Register for Transmit	0x820	8	read/write	0x00	0xFF
	32	0x1	0-31	MCTL_RX[%s]	Message Control Register for Receive	0x820	8	read/write	0x00	0xFF
	-	-	-	CTLR	Control Register	0x840	16	read/write	0x0500	0xFFFF
				STR	Status Register	0x842	16	read-only	0x0500	0xFFFF
				BCR	Bit Configuration Register	0x844	32	read/write	0x00000000	0xFFFFFFFF
				RFCR	Receive FIFO Control Register	0x848	8	read/write	0x80	0xFF
				RFPCR	Receive FIFO Pointer Control Register	0x849	8	write-only	0x00	0x00
				TFCR	Transmit FIFO Control Register	0x84A	8	read/write	0x80	0xFF
				TFPCR	Transmit FIFO Pointer Control Register	0x84B	8	write-only	0x00	0x00
				EIER	Error Interrupt Enable Register	0x84C	8	read/write	0x00	0xFF
				EIFR	Error Interrupt Factor Judge Register	0x84D	8	read/write	0x00	0xFF
				RECR	Receive Error Count Register	0x84E	8	read-only	0x00	0xFF
				TECR	Transmit Error Count Register	0x84F	8	read-only	0x00	0xFF
				ECSR	Error Code Store Register	0x850	8	read/write	0x00	0xFF
			CSSR	Channel Search Support Register	0x851	8	read/write	0x00	0x00	
			MSSR	Mailbox Search Status Register	0x852	8	read-only	0x80	0xFF	
			MSMR	Mailbox Search Mode Register	0x853	8	read/write	0x00	0xFF	
			TSR	Time Stamp Register	0x854	16	read-only	0x0000	0xFFFF	

表 3.3 レジスタの説明 (14/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク			
CAN0,1	-	-	-	AFSR	Acceptance Filter Support Register	0x856	16	read/write	0x0000	0x0000			
				TCR	Test Control Register	0x858	8	read/write	0x00	0xFF			
IIC0	-	-	-	ICCR1	I2C Bus Control Register 1	0x00	8	read/write	0x1F	0xFF			
				ICCR2	I2C Bus Control Register 2	0x01	8	read/write	0x00	0xFF			
				ICMR1	I2C Bus Mode Register 1	0x02	8	read/write	0x08	0xFF			
				ICMR2	I2C Bus Mode Register 2	0x03	8	read/write	0x06	0xFF			
				ICMR3	I2C Bus Mode Register 3	0x04	8	read/write	0x00	0xFF			
				ICFER	I2C Bus Function Enable Register	0x05	8	read/write	0x72	0xFF			
				ICSER	I2C Bus Status Enable Register	0x06	8	read/write	0x09	0xFF			
				ICIER	I2C Bus Interrupt Enable Register	0x07	8	read/write	0x00	0xFF			
				ICSR1	I2C Bus Status Register 1	0x08	8	read/write	0x00	0xFF			
				ICSR2	I2C Bus Status Register 2	0x09	8	read/write	0x00	0xFF			
				3	0x2	0-2	SARL%s	Slave Address Register L%s	0x0A	8	read/write	0x00	0xFF
				3	0x2	0-2	SARU%s	Slave Address Register U%s	0x0B	8	read/write	0x00	0xFF
				-	-	-	ICBRL	I2C Bus Bit Rate Low-Level Register	0x10	8	read/write	0xFF	0xFF
							ICBRH	I2C Bus Bit Rate High-Level Register	0x11	8	read/write	0xFF	0xFF
ICDRT	I2C Bus Transmit Data Register	0x12	8				read/write	0xFF	0xFF				
ICDRR	I2C Bus Receive Data Register	0x13	8				read-only	0x00	0xFF				
ICWUR	I2C Bus Wake Up Unit Register	0x16	8				read/write	0x00	0xFF				
ICWUR2	I2C Bus Wake Up Unit Register 2	0x17	8				read-only	0x03	0xFF				
IIC1,2	-	-	-	ICCR1	I2C Bus Control Register 1	0x00	8	read/write	0x1F	0xFF			
				ICCR2	I2C Bus Control Register 2	0x01	8	read/write	0x00	0xFF			
				ICMR1	I2C Bus Mode Register 1	0x02	8	read/write	0x08	0xFF			
				ICMR2	I2C Bus Mode Register 2	0x03	8	read/write	0x06	0xFF			
				ICMR3	I2C Bus Mode Register 3	0x04	8	read/write	0x00	0xFF			
				ICFER	I2C Bus Function Enable Register	0x05	8	read/write	0x72	0xFF			
				ICSER	I2C Bus Status Enable Register	0x06	8	read/write	0x09	0xFF			
				ICIER	I2C Bus Interrupt Enable Register	0x07	8	read/write	0x00	0xFF			
				ICSR1	I2C Bus Status Register 1	0x08	8	read/write	0x00	0xFF			
				ICSR2	I2C Bus Status Register 2	0x09	8	read/write	0x00	0xFF			

表 3.3 レジスタの説明 (15/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク	
IIC1,2	3	0x2	0-2	SARL%s	Slave Address Register L%s	0x0A	8	read/write	0x00	0xFF	
	3	0x2	0-2	SARU%s	Slave Address Register U%s	0x0B	8	read/write	0x00	0xFF	
	-	-	-	ICBRL	I2C Bus Bit Rate Low-Level Register	0x10	8	read/write	0xFF	0xFF	
	-	-	-	ICBRH	I2C Bus Bit Rate High-Level Register	0x11	8	read/write	0xFF	0xFF	
	-	-	-	ICDRT	I2C Bus Transmit Data Register	0x12	8	read/write	0xFF	0xFF	
	-	-	-	ICDRR	I2C Bus Receive Data Register	0x13	8	read-only	0x00	0xFF	
DOC	-	-	-	DOCR	DOC Control Register	0x00	8	read/write	0x00	0xFF	
	-	-	-	DODIR	DOC Data Input Register	0x02	16	read/write	0x0000	0xFFFF	
	-	-	-	DODSR	DOC Data Setting Register	0x04	16	read/write	0x0000	0xFFFF	
ADC120	-	-	-	ADCSR	A/D Control Register	0x000	16	read/write	0x0000	0xFFFF	
	-	-	-	ADANSA0	A/D Channel Select Register A0	0x004	16	read/write	0x0000	0xFFFF	
	-	-	-	ADANSA1	A/D Channel Select Register A1	0x006	16	read/write	0x0000	0xFFFF	
	-	-	-	ADADS0	A/D-Converted Value Addition/Average Channel Select Register 0	0x008	16	read/write	0x0000	0xFFFF	
	-	-	-	ADADS1	A/D-Converted Value Addition/Average Channel Select Register 1	0x00A	16	read/write	0x0000	0xFFFF	
	-	-	-	ADADC	A/D-Converted Value Addition/Average Count Select Register	0x00C	8	read/write	0x00	0xFF	
	-	-	-	ADCER	A/D Control Extended Register	0x00E	16	read/write	0x0000	0xFFFF	
	-	-	-	ADSTRGR	A/D Conversion Start Trigger Select Register	0x010	16	read/write	0x0000	0xFFFF	
	-	-	-	ADEXICR	A/D Conversion Extended Input Control Register	0x012	16	read/write	0x0000	0xFFFF	
	-	-	-	ADANSB0	A/D Channel Select Register B0	0x014	16	read/write	0x0000	0xFFFF	
	-	-	-	ADANSB1	A/D Channel Select Register B1	0x016	16	read/write	0x0000	0xFFFF	
	-	-	-	ADDBLDR	A/D Data Duplication Register	0x018	16	read-only	0x0000	0xFFFF	
	-	-	-	ADTSDR	A/D Temperature Sensor Data Register	0x01A	16	read-only	0x0000	0xFFFF	
	-	-	-	ADOCDR	A/D Internal Reference Voltage Data Register	0x01C	16	read-only	0x0000	0xFFFF	
	-	-	-	ADRD	A/D Self-Diagnosis Data Register	0x01E	16	read-only	0x0000	0xFFFF	
	-	8	0x2	0-7	ADDR%s	A/D Data Register %s	0x020	16	read-only	0x0000	0xFFFF
	-	5	0x2	16-20	ADDR%s	A/D Data Register %s	0x040	16	read-only	0x0000	0xFFFF
	-	-	-	-	ADSHCR	A/D Sample and Hold Circuit Control Register	0x066	16	read/write	0x0018	0xFFFF
	-	-	-	-	ADDISCR	A/D Disconnection Detection Control Register	0x07A	8	read/write	0x00	0xFF
	-	-	-	-	ADSHMSR	A/D Sample and Hold Operation Mode Select Register	0x07C	8	read/write	0x00	0xFF

表 3.3 レジスタの説明 (16/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
ADC120	-	-	-	ADGSPCR	A/D Group Scan Priority Control Register	0x080	16	read/write	0x0000	0xFFFF
				ADDBLDRA	A/D Data Duplication Register A	0x084	16	read-only	0x0000	0xFFFF
				ADDBLDRB	A/D Data Duplication Register B	0x086	16	read-only	0x0000	0xFFFF
				ADWINMON	A/D Compare Function Window A/B Status Monitor Register	0x08C	8	read-only	0x00	0xFF
				ADCMPCR	A/D Compare Function Control Register	0x090	16	read/write	0x0000	0xFFFF
				ADCMPANSER	A/D Compare Function Window A Extended Input Select Register	0x092	8	read/write	0x00	0xFF
				ADCMPLER	A/D Compare Function Window A Extended Input Comparison Condition Setting Register	0x093	8	read/write	0x00	0xFF
				ADCMPANSR0	A/D Compare Function Window A Channel Select Register 0	0x094	16	read/write	0x0000	0xFFFF
				ADCMPANSR1	A/D Compare Function Window A Channel Select Register 1	0x096	16	read/write	0x0000	0xFFFF
				ADCMPLR0	A/D Compare Function Window A Comparison Condition Setting Register 0	0x098	16	read/write	0x0000	0xFFFF
				ADCMPLR1	A/D Compare Function Window A Comparison Condition Setting Register 1	0x09A	16	read/write	0x0000	0xFFFF
				ADCMPDR0	A/D Compare Function Window A Lower-Side Level Setting Register	0x09C	16	read/write	0x0000	0xFFFF
				ADCMPDR1	A/D Compare Function Window A Upper-Side Level Setting Register	0x09E	16	read/write	0x0000	0xFFFF
				ADCMPSR0	A/D Compare Function Window A Channel Status Register 0	0x0A0	16	read/write	0x0000	0xFFFF
				ADCMPSR1	A/D Compare Function Window A Channel Status Register 1	0x0A2	16	read/write	0x0000	0xFFFF
				ADCMPSER	A/D Compare Function Window A Extended Input Channel Status Register	0x0A4	8	read/write	0x00	0xFF
				ADCMPBNSR	A/D Compare Function Window B Channel Selection Register	0x0A6	8	read/write	0x00	0xFF
				ADWINLLB	A/D Compare Function Window B Lower-Side Level Setting Register	0x0A8	16	read/write	0x0000	0xFFFF
				ADWINULB	A/D Compare Function Window B Upper-Side Level Setting Register	0x0AA	16	read/write	0x0000	0xFFFF
				ADCMPBSR	A/D Compare Function Window B Status Register	0x0AC	8	read/write	0x00	0xFF
				ADSSTRL	A/D Sampling State Register L	0x0DD	8	read/write	0x0B	0xFF
				ADSSTRT	A/D Sampling State Register T	0x0DE	8	read/write	0x0B	0xFF
				ADSSTRO	A/D Sampling State Register O	0x0DF	8	read/write	0x0B	0xFF

表 3.3 レジスタの説明 (17/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク				
ADC120	8	0x1	0-7	ADSSTR0%s	A/D Sampling State Register %s (Corresponding Channel is AN00%s)	0x0E0	8	read/write	0x0B	0xFF				
ADC121	-	-	-	ADCSR	A/D Control Register	0x000	16	read/write	0x0000	0xFFFF				
				ADANSA0	A/D Channel Select Register A0	0x004	16	read/write	0x0000	0xFFFF				
				ADANSA1	A/D Channel Select Register A1	0x006	16	read/write	0x0000	0xFFFF				
				ADADS0	A/D-Converted Value Addition/Average Channel Select Register 0	0x008	16	read/write	0x0000	0xFFFF				
				ADADS1	A/D-Converted Value Addition/Average Channel Select Register 1	0x00A	16	read/write	0x0000	0xFFFF				
				ADADC	A/D-Converted Value Addition/Average Count Select Register	0x00C	8	read/write	0x00	0xFF				
				ADCER	A/D Control Extended Register	0x00E	16	read/write	0x0000	0xFFFF				
				ADSTRGR	A/D Conversion Start Trigger Select Register	0x010	16	read/write	0x0000	0xFFFF				
				ADEXICR	A/D Conversion Extended Input Control Register	0x012	16	read/write	0x0000	0xFFFF				
				ADANSB0	A/D Channel Select Register B0	0x014	16	read/write	0x0000	0xFFFF				
				ADANSB1	A/D Channel Select Register B1	0x016	16	read/write	0x0000	0xFFFF				
				ADDBLDR	A/D Data Duplication Register	0x018	16	read-only	0x0000	0xFFFF				
				ADTSDR	A/D Temperature Sensor Data Register	0x01A	16	read-only	0x0000	0xFFFF				
				ADOCDR	A/D Internal Reference Voltage Data Register	0x01C	16	read-only	0x0000	0xFFFF				
				ADRD	A/D Self-Diagnosis Data Register	0x01E	16	read-only	0x0000	0xFFFF				
				3	0x2	0-2	ADDR%s	A/D Data Register %s	0x020	16	read-only	0x0000	0xFFFF	
				3	0x2	5-7	ADDR%s	A/D Data Register %s	0x02A	16	read-only	0x0000	0xFFFF	
				3	0x2	16-18	ADDR%s	A/D Data Register %s	0x040	16	read-only	0x0000	0xFFFF	
				-	-	-	-	ADSHCR	A/D Sample and Hold Circuit Control Register	0x066	16	read/write	0x0018	0xFFFF
								ADDISCR	A/D Disconnection Detection Control Register	0x07A	8	read/write	0x00	0xFF
ADSHMSR	A/D Sample and Hold Operation Mode Select Register	0x07C	8					read/write	0x00	0xFF				
ADGSPCR	A/D Group Scan Priority Control Register	0x080	16					read/write	0x0000	0xFFFF				
ADDBLDRA	A/D Data Duplication Register A	0x084	16					read-only	0x0000	0xFFFF				
ADDBLDRB	A/D Data Duplication Register B	0x086	16					read-only	0x0000	0xFFFF				
ADWINMON	A/D Compare Function Window A/B Status Monitor Register	0x08C	8					read-only	0x00	0xFF				
ADCMPCR	A/D Compare Function Control Register	0x090	16					read/write	0x0000	0xFFFF				

表 3.3 レジスタの説明 (18/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク				
ADC121	-	-	-	ADCOMPANER	A/D Compare Function Window A Extended Input Select Register	0x092	8	read/write	0x00	0xFF				
				ADCMPLER	A/D Compare Function Window A Extended Input Comparison Condition Setting Register	0x093	8	read/write	0x00	0xFF				
				ADCOMPANSR0	A/D Compare Function Window A Channel Select Register 0	0x094	16	read/write	0x0000	0xFFFF				
				ADCOMPANSR1	A/D Compare Function Window A Channel Select Register 1	0x096	16	read/write	0x0000	0xFFFF				
				ADCMPLR0	A/D Compare Function Window A Comparison Condition Setting Register 0	0x098	16	read/write	0x0000	0xFFFF				
				ADCMPLR1	A/D Compare Function Window A Comparison Condition Setting Register 1	0x09A	16	read/write	0x0000	0xFFFF				
				ADCOMPDR0	A/D Compare Function Window A Lower-Side Level Setting Register	0x09C	16	read/write	0x0000	0xFFFF				
				ADCOMPDR1	A/D Compare Function Window A Upper-Side Level Setting Register	0x09E	16	read/write	0x0000	0xFFFF				
				ADCOMPSTR0	A/D Compare Function Window A Channel Status Register 0	0x0A0	16	read/write	0x0000	0xFFFF				
				ADCOMPSTR1	A/D Compare Function Window A Channel Status Register 1	0x0A2	16	read/write	0x0000	0xFFFF				
				ADCOMPSESR	A/D Compare Function Window A Extended Input Channel Status Register	0x0A4	8	read/write	0x00	0xFF				
				ADCOMPBSNR	A/D Compare Function Window B Channel Selection Register	0x0A6	8	read/write	0x00	0xFF				
				ADWINLLB	A/D Compare Function Window B Lower-Side Level Setting Register	0x0A8	16	read/write	0x0000	0xFFFF				
				ADWINULB	A/D Compare Function Window B Upper-Side Level Setting Register	0x0AA	16	read/write	0x0000	0xFFFF				
				ADCOMPBSR	A/D Compare Function Window B Status Register	0x0AC	8	read/write	0x00	0xFF				
				ADSSTRL	A/D Sampling State Register L	0x0DD	8	read/write	0x0B	0xFF				
				ADSSTRT	A/D Sampling State Register T	0x0DE	8	read/write	0x0B	0xFF				
				ADSSTRO	A/D Sampling State Register O	0x0DF	8	read/write	0x0B	0xFF				
					3	0x1	0-2	ADSSTR0%s	A/D Sampling State Register %s (Corresponding Channel is AN10%s)	0x0E0	8	read/write	0x0B	0xFF
					3	0x1	5-7	ADSSTR0%s	A/D Sampling State Register %s (Corresponding Channel is AN10%s)	0x0E5	8	read/write	0x0B	0xFF
TSN	-	-	-	TSCR	Temperature Sensor Control Register	0x00	8	read/write	0x00	0xFF				

表 3.3 レジスタの説明 (19/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
DAC12	2	0x2	0,1	DADR%s	D/A Data Register %s	0x00	16	read/ write	0x0000	0xFFFF
	-	-	-	DACR	D/A Control Register	0x0004	8	read/ write	0x1F	0xFF
	-	-	-	DADPR	DADRm Format Select Register	0x0005	8	read/ write	0x00	0xFF
	-	-	-	DAADSCR	D/A-A/D Synchronous Start Control Register	0x0006	8	read/ write	0x00	0xFF
	-	-	-	DAAMPCR	D/A Output Amplifier Control Register	0x0008	8	read/ write	0x00	0xFF
	-	-	-	DAASWCR	D/A Amplifier Stabilization Wait Control Register	0x001C	8	read/ write	0x00	0xFF
	-	-	-	DAADUSR	D/A A/D Synchronous Unit Select Register	0x10C0	8	read/ write	0x00	0xFF
SDHI0,1	-	-	-	SD_CMD	Command Type Register	0x000	32	read/ write	0x00000000	0xFFFFFFFF
	-	-	-	SD_ARG	SD Command Argument Register	0x008	32	read/ write	0x00000000	0xFFFFFFFF
	-	-	-	SD_ARG1	SD Command Argument Register 1	0x00C	32	read/ write	0x00000000	0xFFFFFFFF
	-	-	-	SD_STOP	Data Stop Register	0x010	32	read/ write	0x00000000	0xFFFFFFFF
	-	-	-	SD_SECCNT	Block Count Register	0x014	32	read/ write	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP10	SD Card Response Register 10	0x018	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP1	SD Card Response Register 1	0x01C	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP32	SD Card Response Register 32	0x020	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP3	SD Card Response Register 3	0x024	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP54	SD Card Response Register 54	0x028	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP5	SD Card Response Register 5	0x02C	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP76	SD Card Response Register 76	0x030	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_RSP7	SD Card Response Register 7	0x034	32	read-only	0x00000000	0xFFFFFFFF
	-	-	-	SD_INFO1	SD Card Interrupt Flag Register 1	0x038	32	read/ write	0x00000000	0xFFFFFB5F
	-	-	-	SD_INFO2	SD Card Interrupt Flag Register 2	0x03C	32	read/ write	0x00002000	0xFFFFF7F
	-	-	-	SD_INFO1_MAS K	SD_INFO1 Interrupt Mask Register	0x040	32	read/ write	0x0000031D	0xFFFFFFFF
	-	-	-	SD_INFO2_MAS K	SD_INFO2 Interrupt Mask Register	0x044	32	read/ write	0x00008B7F	0xFFFFFFFF
	-	-	-	SD_CLK_CTRL	SD Clock Control Register	0x048	32	read/ write	0x00000020	0xFFFFFFFF
	-	-	-	SD_SIZE	Transfer Data Length Register	0x04C	32	read/ write	0x00000200	0xFFFFFFFF
	-	-	-	SD_OPTION	SD Card Access Control Option Register	0x050	32	read/ write	0x000040EE	0xFFFFFFFF
-	-	-	SD_ERR_STS1	SD Error Status Register 1	0x058	32	read-only	0x00002000	0xFFFFFFFF	
-	-	-	SD_ERR_STS2	SD Error Status Register 2	0x05C	32	read-only	0x00000000	0xFFFFFFFF	
-	-	-	SD_BUF0	SD Buffer Register	0x060	32	read/ write	0x00000000	0x00000000	

表 3.3 レジスタの説明 (20/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
SDHI0,1	-	-	-	SDIO_MODE	SDIO Mode Control Register	0x068	32	read/write	0x00000000	0xFFFFFFFF
				SDIO_INFO1	SDIO Interrupt Flag Register 1	0x06C	32	read/write	0x00000000	0xFFFFFFFF9
				SDIO_INFO1_M ASK	SDIO_INFO1 Interrupt Mask Register	0x070	32	read/write	0x0000C007	0xFFFFFFFF
				SD_DMAEN	DMA Mode Enable Register	0x1B0	32	read/write	0x00001010	0xFFFFFFFF
				SOFT_RST	Software Reset Register	0x1C0	32	read/write	0x00000007	0xFFFFFFFF
				SDIF_MODE	SD Interface Mode Setting Register	0x1CC	32	read/write	0x00000000	0xFFFFFFFF
				EXT_SWAP	Swap Control Register	0x1E0	32	read/write	0x00000000	0xFFFFFFFF
EDMAC0	-	-	-	EDMR	EDMAC Mode Register	0x00	32	read/write	0x00000000	0xFFFFFFFF
				TRIMD	Transmit Interrupt Setting Register	0x07C	32	read/write	0x00000000	0xFFFFFFFF
				EDTRR	EDMAC Transmit Request Register	0x08	32	read/write	0x00000000	0xFFFFFFFF
				TBRAR	Transmit Buffer Read Address Register	0x0D4	32	read-only	0x00000000	0xFFFFFFFF
				EDRRR	EDMAC Receive Request Register	0x10	32	read/write	0x00000000	0xFFFFFFFF
				TDLAR	Transmit Descriptor List Start Address Register	0x18	32	read/write	0x00000000	0xFFFFFFFF
				RDLAR	Receive Descriptor List Start Address Register	0x20	32	read/write	0x00000000	0xFFFFFFFF
				EESR	ETHERC/EDMAC Status Register	0x28	32	read/write	0x00000000	0xFFFFFFFF
				EESIPR	ETHERC/EDMAC Status Interrupt Enable Register	0x30	32	read/write	0x00000000	0xFFFFFFFF
				TRSCER	ETHERC/EDMAC Transmit/Receive Status Copy Enable Register	0x38	32	read/write	0x00000000	0xFFFFFFFF
				RMFCR	Missed-Frame Counter Register	0x40	32	read/write	0x00000000	0xFFFFFFFF
				TFTR	Transmit FIFO Threshold Register	0x48	32	read/write	0x00000000	0xFFFFFFFF
				FDR	Transmit FIFO Threshold Register	0x50	32	read/write	0x00000000	0xFFFFFFFF
				RMCR	Receive Method Control Register	0x58	32	read/write	0x00000000	0xFFFFFFFF
				TFUCR	Transmit FIFO Underflow Counter	0x64	32	read/write	0x00000000	0xFFFFFFFF
				RFOCR	Receive FIFO Overflow Counter	0x68	32	read/write	0x00000000	0xFFFFFFFF
				IOSR	Independent Output Signal Setting Register	0x6C	32	read/write	0x00000000	0xFFFFFFFF
				FCFTR	Flow Control Start FIFO Threshold Setting Register	0x70	32	read/write	0x00070007	0xFFFFFFFF
				RPADIR	Receive Data Padding Insert Register	0x78	32	read/write	0x00000000	0xFFFFFFFF
				RBWAR	Receive Buffer Write Address Register	0xC8	32	read-only	0x00000000	0xFFFFFFFF
RDFAR	Receive Descriptor Fetch Address Register	0xCC	32	read-only	0x00000000	0xFFFFFFFF				
TDFAR	Transmit Descriptor Fetch Address Register	0xD8	32	read-only	0x00000000	0xFFFFFFFF				

表 3.3 レジスタの説明 (21/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
ETHERCO	-	-	-	ECMR	ETHERC Mode Register	0x00	32	read/ write	0x00000000	0xFFFFFFFF
				RFLR	Receive Frame Maximum Length Register	0x08	32	read/ write	0x00000000	0xFFFFFFFF
				ECSR	ETHERC Status Register	0x10	32	read/ write	0x00000000	0xFFFFFFFF
				ECSIPR	ETHERC Interrupt Enable Register	0x18	32	read/ write	0x00000000	0xFFFFFFFF
				PIR	PHY Interface Register	0x20	32	read/ write	0x00000000	0xFFFFFFFF7
				PSR	PHY Status Register	0x28	32	read- only	0x00000000	0xFFFFFFFFE
				RDMLR	Random Number Generation Counter Upper Limit Setting Register	0x40	32	read/ write	0x00000000	0xFFFFFFFF
				IPGR	IPG Register	0x50	32	read/ write	0x00000014	0xFFFFFFFF
				APR	Automatic PAUSE Frame Register	0x54	32	read/ write	0x00000000	0xFFFFFFFF
				MPR	Manual PAUSE Frame Register	0x58	32	write- only	0x00000000	0xFFFF0000
				RFCF	Received PAUSE Frame Counter	0x60	32	read- only	0x00000000	0xFFFFFFFF
				TPAUSER	PAUSE Frame Retransmit Count Setting Register	0x64	32	read/ write	0x00000000	0xFFFFFFFF
				TPAUSECR	PAUSE Frame Retransmit Counter	0x68	32	read- only	0x00000000	0xFFFFFFFF
				BCFRR	Broadcast Frame Receive Count Setting Register	0x6C	32	read/ write	0x00000000	0xFFFFFFFF
				MAHR	MAC Address Upper Bit Register	0xC0	32	read/ write	0x00000000	0xFFFFFFFF
				MALR	MAC Address Lower Bit Register	0xC8	32	read/ write	0x00000000	0xFFFFFFFF
				TROCR	Transmit Retry Over Counter Register	0xD0	32	read/ write	0x00000000	0xFFFFFFFF
				CDCR	Late Collision Detect Counter Register	0xD4	32	read/ write	0x00000000	0xFFFFFFFF
				LCCR	Lost Carrier Counter Register	0xD8	32	read/ write	0x00000000	0xFFFFFFFF
				CNDCR	Carrier Not Detect Counter Register	0xDC	32	read/ write	0x00000000	0xFFFFFFFF
				CEFCR	CRC Error Frame Receive Counter Register	0xE4	32	read/ write	0x00000000	0xFFFFFFFF
				FRECR	Frame Receive Error Counter Register	0xE8	32	read/ write	0x00000000	0xFFFFFFFF
				TSFRRCR	Too-Short Frame Receive Counter Register	0xEC	32	read/ write	0x00000000	0xFFFFFFFF
				TLFRRCR	Too-Long Frame Receive Counter Register	0xF0	32	read/ write	0x00000000	0xFFFFFFFF
				RFCR	Received Alignment Error Frame Counter Register	0xF4	32	read/ write	0x00000000	0xFFFFFFFF
				MAFCR	Multicast Address Frame Receive Counter Register	0xF8	32	read/ write	0x00000000	0xFFFFFFFF

表 3.3 レジスタの説明 (22/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
SCI0-9	-	-	-	SMR	Serial Mode Register (SCMR.SMIF = 0)	0x00	8	read/write	0x00	0xFF
				SMR_SMC1	Serial mode register (SCMR.SMIF = 1)	0x00	8	read/write	0x00	0xFF
				BRR	Bit Rate Register	0x01	8	read/write	0xFF	0xFF
				SCR	Serial Control Register (SCMR.SMIF = 0)	0x02	8	read/write	0x00	0xFF
				SCR_SMC1	Serial Control Register (SCMR.SMIF = 1)	0x02	8	read/write	0x00	0xFF
				TDR	Transmit Data Register	0x03	8	read/write	0xFF	0xFF
				SSR	Serial Status Register(SCMR.SMIF = 0 and FCR.FM=0)	0x04	8	read/write	0x84	0xFF
				SSR_FIFO	Serial Status Register(SCMR.SMIF = 0 and FCR.FM=1)	0x04	8	read/write	0x80	0xFD
				SSR_SMC1	Serial Status Register(SCMR.SMIF = 1)	0x04	8	read/write	0x84	0xFF
				RDR	Receive Data Register	0x05	8	read-only	0x00	0xFF
				SCMR	Smart Card Mode Register	0x06	8	read/write	0xF2	0xFF
				SEMR	Serial Extended Mode Register	0x07	8	read/write	0x00	0xFF
				SNFR	Noise Filter Setting Register	0x08	8	read/write	0x00	0xFF
				SIMR1	I2C Mode Register 1	0x09	8	read/write	0x00	0xFF
				SIMR2	I2C Mode Register 2	0x0A	8	read/write	0x00	0xFF
				SIMR3	I2C Mode Register 3	0x0B	8	read/write	0x00	0xFF
				SISR	I2C Status Register	0x0C	8	read-only	0x00	0xCB
				SPMR	SPI Mode Register	0x0D	8	read/write	0x00	0xFF
				TDRHL	Transmit 9-bit Data Register	0x0E	16	read/write	0xFFFF	0xFFFF
				FTDRHL	Transmit FIFO Data Register HL	0x0E	16	write-only	0xFFFF	0xFFFF
				FTDRH	Transmit FIFO Data Register H	0x0E	8	write-only	0xFF	0xFF
				FTDRL	Transmit FIFO Data Register L	0x0F	8	write-only	0xFF	0xFF
				RDRHL	Receive 9-bit Data Register	0x10	16	read-only	0x0000	0xFFFF
				FRDRHL	Receive FIFO Data Register HL	0x10	16	read-only	0x0000	0xFFFF
				FRDRH	Receive FIFO Data Register H	0x10	8	read-only	0x00	0xFF
				FRDRL	Receive FIFO Data Register L	0x11	8	read-only	0x00	0xFF
				MDDR	Modulation Duty Register	0x12	8	read/write	0xFF	0xFF

表 3.3 レジスタの説明 (23/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
SCI0-9	-	-	-	DCCR	Data Compare Match Control Register	0x13	8	read/write	0x40	0xFF
				FCR	FIFO Control Register	0x14	16	read/write	0xF800	0xFFFF
				FDR	FIFO Data Count Register	0x16	16	read-only	0x0000	0xFFFF
				LSR	Line Status Register	0x18	16	read-only	0x0000	0xFFFF
				CDR	Compare Match Data Register	0x1A	16	read/write	0x0000	0xFFFF
				SPTR	Serial Port Register	0x1C	8	read/write	0x03	0xFF
IRDA	-	-	-	IRCR	IrDA Control Register	0x00	8	read/write	0x00	0xFF
SPI0,1	-	-	-	SPCR	SPI Control Register	0x00	8	read/write	0x00	0xFF
				SSLP	SPI Slave Select Polarity Register	0x01	8	read/write	0x00	0xFF
				SPPCR	RSPI Pin Control Register	0x02	8	read/write	0x00	0xFF
				SPSR	SPI Status Register	0x03	8	read/write	0x20	0xFF
				SPDR	SPI Data Register	0x04	32	read/write	0x00000000	0xFFFFFFFF
				SPDR_HA	SPI Data Register (halfword access)	0x04	16	read/write	0x0000	0xFFFF
				SPSCR	SPI Sequence Control Register	0x08	8	read/write	0x00	0xFF
				SPSSR	SPI Sequence Status Register	0x09	8	read-only	0x00	0xFF
				SPBR	SPI Bit Rate Register	0x0A	8	read/write	0xFF	0xFF
				SPDCR	SPI Data Control Register	0x0B	8	read/write	0x00	0xFF
				SPCKD	SPI Clock Delay Register	0x0C	8	read/write	0x00	0xFF
				SSLND	SPI Slave Select Negation Delay Register	0x0D	8	read/write	0x00	0xFF
				SPND	SPI Next-Access Delay Register	0x0E	8	read/write	0x00	0xFF
				SPCR2	SPI Control Register 2	0x0F	8	read/write	0x00	0xFF
				8	0x2	0-7	SPCMD%s	SPI Command Register %s	0x10	16
-	-	-	SPDCR2	SPI Data Control Register 2	0x20	8	read/write	0x00	0xFF	
CRC	-	-	-	CRCCR0	CRC Control Register0	0x00	8	read/write	0x00	0xFF
				CRCCR1	CRC Control Register1	0x01	8	read/write	0x00	0xFF
				CRCDIR	CRC Data Input Register	0x04	32	read/write	0x00000000	0xFFFFFFFF
				CRCDIR_BY	CRC Data Input Register (byte access)	0x04	8	read/write	0x00	0xFF
				CRCDOR	CRC Data Output Register	0x08	32	read/write	0x00000000	0xFFFFFFFF
				CRCDOR_HA	CRC Data Output Register (halfword access)	0x08	16	read/write	0x0000	0xFFFF
				CRCDOR_BY	CRC Data Output Register (byte access)	0x08	8	read/write	0x00	0xFF

表 3.3 レジスタの説明 (24/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
CRC	-	-	-	CRCSAR	Snoop Address Register	0x0C	16	read/ write	0x0000	0xFFFF
GPT32EH 0-3, GPT32E4- 7	-	-	-	GTWP	General PWM Timer Write-Protection Register	0x00	32	read/ write	0x00000000	0xFFFFFFFF
				GTSTR	General PWM Timer Software Start Register	0x04	32	read/ write	0x00000000	0xFFFFFFFF
				GTSTP	General PWM Timer Software Stop Register	0x08	32	read/ write	0xFFFFFFFF	0xFFFFFFFF
				GTCLR	General PWM Timer Software Clear Register	0x0C	32	write- only	0x00000000	0xFFFFFFFF
				GTSSR	General PWM Timer Start Source Select Register	0x10	32	read/ write	0x00000000	0xFFFFFFFF
				GTCSR	General PWM Timer Stop Source Select Register	0x14	32	read/ write	0x00000000	0xFFFFFFFF
				GTCSR	General PWM Timer Clear Source Select Register	0x18	32	read/ write	0x00000000	0xFFFFFFFF
				GTUPSR	General PWM Timer Up Count Source Select Register	0x1C	32	read/ write	0x00000000	0xFFFFFFFF
				GTDNSR	General PWM Timer Down Count Source Select Register	0x20	32	read/ write	0x00000000	0xFFFFFFFF
				GTICASR	General PWM Timer Input Capture Source Select Register A	0x24	32	read/ write	0x00000000	0xFFFFFFFF
				GTICBSR	General PWM Timer Input Capture Source Select Register B	0x28	32	read/ write	0x00000000	0xFFFFFFFF
				GTCR	General PWM Timer Control Register	0x2C	32	read/ write	0x00000000	0xFFFFFFFF
				GTUDDTYC	General PWM Timer Count Direction and Duty Setting Register	0x30	32	read/ write	0x00000001	0xFFFFFFFF
				GTIOR	General PWM Timer I/O Control Register	0x34	32	read/ write	0x00000000	0xFFFFFFFF
				GTINTAD	General PWM Timer Interrupt Output Setting Register	0x38	32	read/ write	0x00000000	0xFFFFFFFF
				GTST	General PWM Timer Status Register	0x3C	32	read/ write	0x00008000	0xFFFFFFFF
				GTBER	General PWM Timer Buffer Enable Register	0x40	32	read/ write	0x00000000	0xFFFFFFFF
				GTITC	General PWM Timer Interrupt and A/D Converter Start Request Skipping Setting Register	0x44	32	read/ write	0x00000000	0xFFFFFFFF
				GTCNT	General PWM Timer Counter	0x48	32	read/ write	0x00000000	0xFFFFFFFF
				GTCCRA	General PWM Timer Compare Capture Register A	0x4C	32	read/ write	0xFFFFFFFF	0xFFFFFFFF
GTCCRB	General PWM Timer Compare Capture Register B	0x50	32	read/ write	0xFFFFFFFF	0xFFFFFFFF				
GTCCRC	General PWM Timer Compare Capture Register C	0x54	32	read/ write	0xFFFFFFFF	0xFFFFFFFF				
GTCCRE	General PWM Timer Compare Capture Register E	0x58	32	read/ write	0xFFFFFFFF	0xFFFFFFFF				
GTCCRD	General PWM Timer Compare Capture Register D	0x5C	32	read/ write	0xFFFFFFFF	0xFFFFFFFF				

表 3.3 レジスタの説明 (25/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
GPT32EH 0-3, GPT32E4- 7	-	-	-	GTCCR	General PWM Timer Compare Capture Register F	0x60	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTPR	General PWM Timer Cycle Setting Register	0x64	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTPBR	General PWM Timer Cycle Setting Buffer Register	0x68	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTPDBR	General PWM Timer Cycle Setting Double-Buffer Register	0x6C	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTADTRA	A/D Converter Start Request Timing Register A	0x70	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTADTBRA	A/D Converter Start Request Timing Buffer Register A	0x74	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTADTDBRA	A/D Converter Start Request Timing Double-Buffer Register A	0x78	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTADTRB	A/D Converter Start Request Timing Register B	0x7C	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTADTBRB	A/D Converter Start Request Timing Buffer Register B	0x80	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTADTDBRB	A/D Converter Start Request Timing Double-Buffer Register B	0x84	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTDTCR	General PWM Timer Dead Time Control Register	0x88	32	read/write	0x00000000	0xFFFFFFFF
				GTDVU	General PWM Timer Dead Time Value Register U	0x8C	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTDVD	General PWM Timer Dead Time Value Register D	0x90	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTDBU	General PWM Timer Dead Time Buffer Register U	0x94	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTDBD	General PWM Timer Dead Time Buffer Register D	0x98	32	read/write	0xFFFFFFFF	0xFFFFFFFF
GTSOS	General PWM Timer Output Protection Function Status Register	0x9C	32	read-only	0x00000000	0xFFFFFFFF				
GTSOTR	General PWM Timer Output Protection Function Temporary Release Register	0xA0	32	read/write	0x00000000	0xFFFFFFFF				
GPT328- 13	-	-	-	GTWP	General PWM Timer Write-Protection Register	0x00	32	read/write	0x00000000	0xFFFFFFFF
				GTSTR	General PWM Timer Software Start Register	0x04	32	read/write	0x00000000	0xFFFFFFFF
				GTSTP	General PWM Timer Software Stop Register	0x08	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTCLR	General PWM Timer Software Clear Register	0x0C	32	write-only	0x00000000	0xFFFFFFFF
				GTSSR	General PWM Timer Start Source Select Register	0x10	32	read/write	0x00000000	0xFFFFFFFF
				GTPSR	General PWM Timer Stop Source Select Register	0x14	32	read/write	0x00000000	0xFFFFFFFF
				GTCSR	General PWM Timer Clear Source Select Register	0x18	32	read/write	0x00000000	0xFFFFFFFF
				GTUPSR	General PWM Timer Up Count Source Select Register	0x1C	32	read/write	0x00000000	0xFFFFFFFF
				GTNSR	General PWM Timer Down Count Source Select Register	0x20	32	read/write	0x00000000	0xFFFFFFFF

表 3.3 レジスタの説明 (26/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
GPT328-13	-	-	-	GTICASR	General PWM Timer Input Capture Source Select Register A	0x24	32	read/write	0x00000000	0xFFFFFFFF
				GTICBSR	General PWM Timer Input Capture Source Select Register B	0x28	32	read/write	0x00000000	0xFFFFFFFF
				GTCR	General PWM Timer Control Register	0x2C	32	read/write	0x00000000	0xFFFFFFFF
				GTUDDTYC	General PWM Timer Count Direction and Duty Setting Register	0x30	32	read/write	0x00000001	0xFFFFFFFF
				GTIOR	General PWM Timer I/O Control Register	0x34	32	read/write	0x00000000	0xFFFFFFFF
				GTINTAD	General PWM Timer Interrupt Output Setting Register	0x38	32	read/write	0x00000000	0xFFFFFFFF
				GTST	General PWM Timer Status Register	0x3C	32	read/write	0x00008000	0xFFFFFFFF
				GTBER	General PWM Timer Buffer Enable Register	0x40	32	read/write	0x00000000	0xFFFFFFFF
				GTCNT	General PWM Timer Counter	0x48	32	read/write	0x00000000	0xFFFFFFFF
				GTCCRA	General PWM Timer Compare Capture Register A	0x4C	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTCCRB	General PWM Timer Compare Capture Register B	0x50	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTCCRC	General PWM Timer Compare Capture Register C	0x54	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTCCRE	General PWM Timer Compare Capture Register E	0x58	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTCCRD	General PWM Timer Compare Capture Register D	0x5C	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTCCRF	General PWM Timer Compare Capture Register F	0x60	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTPR	General PWM Timer Cycle Setting Register	0x64	32	read/write	0xFFFFFFFF	0xFFFFFFFF
				GTPBR	General PWM Timer Cycle Setting Buffer Register	0x68	32	read/write	0xFFFFFFFF	0xFFFFFFFF
GTDTCR	General PWM Timer Dead Time Control Register	0x88	32	read/write	0x00000000	0xFFFFFFFF				
GTDVU	General PWM Timer Dead Time Value Register U	0x8C	32	read/write	0xFFFFFFFF	0xFFFFFFFF				
GPT_OPS	-	-	-	OPSCR	Output Phase Switching Control Register	0x00	32	read/write	0x00000000	0xFFFFFFFF
GPT_ODC	-	-	-	GTDLYCR	PWM Output Delay Control Register	0x00	16	read/write	0x0000	0xFFFF
				GTDLYCR2	PWM Output Delay Control Register2	0x02	16	read/write	0x0000	0xFFFF
	4	0x4	0-3	GTDLYR%sA	GTIOC%sA Rising Output Delay Register	0x18	16	read/write	0x0000	0xFFFF
	4	0x4	0-3	GTDLYR%sB	GTIOC%sB Rising Output Delay Register	0x1A	16	read/write	0x0000	0xFFFF
	4	0x4	0-3	GTDLYF%sA	GTIOC%sA Falling Output Delay Register	0x28	16	read/write	0x0000	0xFFFF
	4	0x4	0-3	GTDLYF%sB	GTIOC%sB Falling Output Delay Register	0x2A	16	read/write	0x0000	0xFFFF

表 3.3 レジスタの説明 (27/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
KINT	-	-	-	KRCTL	KEY Return Control Register	0x00	8	read/write	0x00	0xFF
				KRF	KEY Return Flag Register	0x04	8	read/write	0x00	0xFF
				KRM	KEY Return Mode Register	0x08	8	read/write	0x00	0xFF
CTSU	-	-	-	CTSUCR0	CTSU Control Register 0	0x00	8	read/write	0x00	0xFF
				CTSUCR1	CTSU Control Register 1	0x01	8	read/write	0x00	0xFF
				CTSUSDRS	CTSU Synchronous Noise Reduction Setting Register	0x02	8	read/write	0x00	0xFF
				CTSUSST	CTSU Sensor Stabilization Wait Control Register	0x03	8	read/write	0x00	0xFF
				CTSUMCH0	CTSU Measurement Channel Register 0	0x04	8	read/write	0x1F	0xFF
				CTSUMCH1	CTSU Measurement Channel Register 1	0x05	8	read-only	0x1F	0xFF
				CTSUCHAC0	CTSU Channel Enable Control Register 0	0x06	8	read/write	0x00	0xFF
				CTSUCHAC1	CTSU Channel Enable Control Register 1	0x07	8	read/write	0x00	0xFF
				CTSUCHAC2	CTSU Channel Enable Control Register 2	0x08	8	read/write	0x00	0xFF
				CTSUCHTRC0	CTSU Channel Transmit/Receive Control Register 0	0x0B	8	read/write	0x00	0xFF
				CTSUCHTRC1	CTSU Channel Transmit/Receive Control Register 1	0x0C	8	read/write	0x00	0xFF
				CTSUCHTRC2	CTSU Channel Transmit/Receive Control Register 2	0x0D	8	read/write	0x00	0xFF
				CTSUDCLKC	CTSU High-Pass Noise Reduction Control Register	0x10	8	read/write	0x00	0xFF
				CTSUST	CTSU Status Register	0x11	8	read/write	0x00	0xFF
				CTSUSSC	CTSU High-Pass Noise Reduction Spectrum Diffusion Control Register	0x12	16	read/write	0x0000	0xFFFF
				CTSUSO0	CTSU Sensor Offset Register 0	0x14	16	read/write	0x0000	0xFFFF
				CTSUSO1	CTSU Sensor Offset Register 1	0x16	16	read/write	0x0000	0xFFFF
				CTSUSC	CTSU Sensor Counter	0x18	16	read-only	0x0000	0xFFFF
				CTSURC	CTSU Reference Counter	0x1A	16	read-only	0x0000	0xFFFF
				CTSUERRS	CTSU Error Status Register	0x1C	16	read-only	0x0000	0x7FFF
AGT0,1	-	-	-	AGT	AGT Counter Register	0x00	16	read/write	0xFFFF	0xFFFF
				AGTCMA	AGT Compare Match A Register	0x02	16	read/write	0xFFFF	0xFFFF
				AGTCMB	AGT Compare Match B Register	0x04	16	read/write	0xFFFF	0xFFFF
				AGTCR	AGT Control Register	0x08	8	read/write	0x00	0xFF
				AGTMR1	AGT Mode Register 1	0x09	8	read/write	0x00	0xFF
				AGTMR2	AGT Mode Register 2	0x0A	8	read/write	0x00	0xFF
				AGTIOC	AGT I/O Control Register	0x0C	8	read/write	0x00	0xFF

表 3.3 レジスタの説明 (28/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
AGT0,1	-	-	-	AGTISR	AGT Event Pin Select Register	0x0D	8	read/write	0x00	0xFF
				AGTCMSR	AGT Compare Match Function Select Register	0x0E	8	read/write	0x00	0xFF
				AGTIOSEL	AGT Pin Select Register	0x0F	8	read/write	0x00	0xFF
ACMPHS0	-	-	-	CMPCTL	Comparator Control Register	0x000	8	read/write	0x00	0xFF
				CMPSEL0	Comparator Input Select Register	0x004	8	read/write	0x00	0xFF
				CMPSEL1	Comparator Reference Voltage Select Register	0x008	8	read/write	0x00	0xFF
				CMPMON	Comparator Output Monitor Register	0x00C	8	read-only	0x00	0xFF
				CPIOC	Comparator Output Control Register	0x010	8	read/write	0x00	0xFF
ACMPHS1-5	-	-	-	CMPCTL	Comparator Control Register	0x000	8	read/write	0x00	0xFF
				CMPSEL0	Comparator Input Select Register	0x004	8	read/write	0x00	0xFF
				CMPSEL1	Comparator Reference Voltage Select Register	0x008	8	read/write	0x00	0xFF
				CMPMON	Comparator Output Monitor Register	0x00C	8	read-only	0x00	0xFF
				CPIOC	Comparator Output Control Register	0x010	8	read/write	0x00	0xFF
USBFS	-	-	-	SYSCFG	System Configuration Control Register	0x000	16	read/write	0x0000	0xFFFF
				SYSTS0	System Configuration Status Register 0	0x004	16	read-only	0x0000	0x0000
				DVSTCTR0	Device State Control Register 0	0x008	16	read/write	0x0000	0xFFFF
				CFIFO	CFIFO Port Register	0x014	16	read/write	0x0000	0xFFFF
				CFIFOL	CFIFO Port Register L	0x014	8	read/write	0x00	0xFF
				D0FIFO	D0FIFO Port Register	0x018	16	read/write	0x0000	0xFFFF
				D0FIFOL	D0FIFO Port Register L	0x018	8	read/write	0x00	0xFF
				D1FIFO	D1FIFO Port Register	0x01C	16	read/write	0x0000	0xFFFF
				D1FIFOL	D1FIFO Port Register L	0x01C	8	read/write	0x00	0xFF
				CFIFOSEL	CFIFO Port Select Register	0x020	16	read/write	0x0000	0xFFFF
				CFIFOCTR	CFIFO Port Control Register	0x022	16	read/write	0x0000	0xFFFF
				D0FIFOSEL	D0FIFO Port Select Register	0x028	16	read/write	0x0000	0xFFFF
				D0FIFOCTR	D0FIFO Port Control Register	0x02A	16	read/write	0x0000	0xFFFF
				D1FIFOSEL	D1FIFO Port Select Register	0x02C	16	read/write	0x0000	0xFFFF
				D1FIFOCTR	D1FIFO Port Control Register	0x02E	16	read/write	0x0000	0xFFFF
				INTENB0	Interrupt Enable Register 0	0x030	16	read/write	0x0000	0xFFFF
				INTENB1	Interrupt Enable Register 1	0x032	16	read/write	0x0000	0xFFFF

表 3.3 レジスタの説明 (29/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク			
USBFS	-	-	-	BRDYENB	BRDY Interrupt Enable Register	0x036	16	read/write	0x0000	0xFFFF			
				NRDYENB	NRDY Interrupt Enable Register	0x038	16	read/write	0x0000	0xFFFF			
				BEMPENB	BEMP Interrupt Enable Register	0x03A	16	read/write	0x0000	0xFFFF			
				SOFCFG	SOF Output Configuration Register	0x03C	16	read/write	0x0000	0xFFFF			
				INTSTS0	Interrupt Status Register 0	0x040	16	read/write	0x0000	0xFF7F			
				INTSTS1	Interrupt Status Register 1	0x042	16	read/write	0x0000	0xFFFF			
				BRDYSTS	BRDY Interrupt Status Register	0x046	16	read/write	0x0000	0xFFFF			
				NRDYSTS	NRDY Interrupt Status Register	0x048	16	read/write	0x0000	0xFFFF			
				BEMPSTS	BEMP Interrupt Status Register	0x04A	16	read/write	0x0000	0xFFFF			
				FRMNUM	Frame Number Register	0x04C	16	read/write	0x0000	0xFFFF			
				DVCHGR	Device State Change Register	0x04E	16	read/write	0x0000	0xFFFF			
				USBADDR	USB Address Register	0x050	16	read/write	0x0000	0xFFFF			
				USBREQ	USB Request Type Register	0x054	16	read/write	0x0000	0xFFFF			
				USBVAL	USB Request Value Register	0x056	16	read/write	0x0000	0xFFFF			
				USBINDX	USB Request Index Register	0x058	16	read/write	0x0000	0xFFFF			
				USBLENG	USB Request Length Register	0x05A	16	read/write	0x0000	0xFFFF			
				DCPCFG	DCP Configuration Register	0x05C	16	read/write	0x0000	0xFFFF			
				DCPMAXP	DCP Maximum Packet Size Register	0x05E	16	read/write	0x0040	0xFFFF			
				DCPCTR	DCP Control Register	0x060	16	read/write	0x0040	0xFFFF			
				PIPESEL	Pipe Window Select Register	0x064	16	read/write	0x0000	0xFFFF			
				PIPECFG	Pipe Configuration Register	0x068	16	read/write	0x0000	0xFFFF			
				PIPEMAXP	Pipe Maximum Packet Size Register	0x06C	16	read/write	0x0000	0xFFBF			
				PIPEPERI	Pipe Cycle Control Register	0x06E	16	read/write	0x0000	0xFFFF			
				5	0x002	1-5	PIPE%sCTR	Pipe %s Control Register	0x070	16	read/write	0x0000	0xFFFF
				4	0x002	6-9	PIPE%sCTR	Pipe %s Control Register	0x07A	16	read/write	0x0000	0xFFFF
				5	0x004	1-5	PIPE%sTRE	Pipe %s Transaction Counter Enable Register	0x090	16	read/write	0x0000	0xFFFF
				5	0x004	1-5	PIPE%sTRN	Pipe %s Transaction Counter Register	0x092	16	read/write	0x0000	0xFFFF
				6	0x002	0-5	DEVADD%s	Device Address %s Configuration Register	0x0D0	16	read/write	0x0000	0xFFFF
-	-	-	PHYSLEW	PHY Cross Point Adjustment Register	0x0F0	32	read/write	0x0000000E	0xFF4CFFFF				
-	-	-	DPUSR0R	Deep Software Standby USB Transceiver Control/ Pin Monitor Register	0x400	32	read/write	0x00000000	0xFF4CFFFF				

表 3.3 レジスタの説明 (30/30)

周辺機能	Dim	Dim incr	Dim index	レジスタ名	機能	アドレス オフセット	サイズ	R/W	リセット値	リセットマスク
USBFS	-	-	-	DPUSR1R	Deep Software Standby USB Suspend/Resume Interrupt Register	0x404	32	read/write	0x00000000	0xFFFFFFFF
PDC	-	-	-	PCCR0	PDC Control Register 0	0x000	32	read/write	0x00000000	0xFFFFFFFF
				PCCR1	PDC Control Register 1	0x004	32	read/write	0x00000000	0xFFFFFFFF
				PCSR	PDC Status Register	0x008	32	read/write	0x00000002	0xFFFFFFFF
				PCMONR	PDC Pin Monitor Register	0x00C	32	read-only	0x00000000	0xFFFFFFFF
				PCDR	PDC Receive Data Register	0x010	32	read-only	0x00000000	0xFFFFFFFF
				VCR	Vertical Capture Register	0x014	32	read/write	0x00000000	0xFFFFFFFF
				HCR	Horizontal Capture Register	0x018	32	read/write	0x00000000	0xFFFFFFFF
QSPI	-	-	-	SFMSMD	Transfer Mode Control Register	0x000	32	read/write	0x00000000	0xFFFFFFFF
				SFMSSC	Chip Selection Control Register	0x004	32	read/write	0x00000037	0xFFFFFFFF
				SFMSKC	Clock Control Register	0x008	32	read/write	0x00000008	0xFFFFFFFF
				SFMSST	Status Register	0x00C	32	read-only	0x00000080	0xFFFFFFFF
				SFMCOM	Communication Port Register	0x010	32	read/write	0x00000000	0xFFFFFFFF00
				SFMCMD	Communication Mode Control Register	0x014	32	read/write	0x00000000	0xFFFFFFFF
				SFMCST	Communication Status Register	0x018	32	read/write	0x00000000	0xFFFFFFFF
				SFMSIC	Instruction Code Register	0x020	32	read/write	0x00000000	0xFFFFFFFF
				SFMSAC	Address Mode Control Register	0x024	32	read/write	0x00000002	0xFFFFFFFF
				SFMSDC	Dummy Cycle Control Register	0x028	32	read/write	0x0000FF00	0xFFFFFFFF
				SFMSPC	SPI Protocol Control Register	0x030	32	read/write	0x00000010	0xFFFFFFFF
				SFMPMD	Port Control Register	0x034	32	read/write	0x00000000	0xFFFFFFFF
				SFMCNT1	External QSPI Address Register 1	0x804	32	read/write	0x00000000	0xFFFFFFFF

周辺機能名 = 周辺機能の名称

Dim = レジスタ配列の要素数

Dim incr = アドレスマップにおいてアドレス配列の2つの隣接するレジスタ間のアドレスインクリメントを示します。

Dim index = レジスタ名においてプレースホルダー「%s」を置き換えるサブstringを示します。

レジスタ名 = レジスタの名称

機能 = レジスタの説明

アドレスオフセット = レジスタの周辺機能により定義されるベースアドレスに関連するレジスタアドレス

サイズ = レジスタのビット幅

R/W = レジスタアクセス権:

read-only: 読み出しのみ可能。書き込んでも、その結果は不定

write-only: 書き込みのみ可能。読み出しでも、その結果は不定

read-write: 読み出しも書き込みも可能。書き込みはレジスタの状態に影響を与え、読み出しはレジスタに関する値を返す

リセット値 = レジスタのデフォルトのリセット値

リセットマスク = レジスタのどのビットにリセット値が定義されているのかを特定します。

改訂記録	RA6M2 グループユーザーズマニュアル ハードウェア編
------	------------------------------

Rev.	発行日	章	改訂内容
1.00	2020.03.24	—	初版発行
1.10	2022.09.30	—	第 1.10 版発行
		はじめに	9. 略称の TRNG の内容を更新
		特長	<ul style="list-style-type: none"> ■ タイマの説明を更新 ■ セキュリティおよび暗号化の説明を更新 ■ 動作温度およびパッケージの説明を更新
		1. 概要	<ul style="list-style-type: none"> 表 1.7 タイマの低消費電力非同期汎用タイマ (AGT) を更新 表 1.9 アナログの 12 ビット A/D コンバータ (ADC12) の説明を更新 表 1.13 セキュリティを更新 表 1.14 I/O ポートを追加 図 1.2 型名の読み方を更新 表 1.15 製品一覧を更新 表 1.16 機能の比較を更新 表 1.17 端子機能の ADC12 の説明を更新 1.7 端子一覧を更新
		2. CPU	<ul style="list-style-type: none"> 2.6.4.2 デバッグストップコントロールレジスタ (DBGSTOPCR) の説明を更新 2.11.3.2 OCD モードにおける低消費電力モードの切り替えの説明を更新 2.11.3.4 接続順序と JTAG/SWD 認証の説明を更新
		4. アドレス空間	図 4.1 メモリマップを更新
		5. メモリミラー機能 (MMF)	<ul style="list-style-type: none"> 図 5.1 MMF 動作を更新 図 5.2 MMF ブロック図を更新
		7. オプション設定メモリ	<ul style="list-style-type: none"> 7.2.1 オプション機能選択レジスタ 0 (OFS0) の説明を更新 7.2.2 オプション機能選択レジスタ 1 (OFS1) の説明を更新 図 7.2 アクセスウィンドウの概要を更新 表 7.1 ID コードプロテクト機能の仕様を更新 7.3.2 オプション設定メモリにプログラムするデータの設定方法の説明を更新
		8. 低電圧検出 (LVD)	<ul style="list-style-type: none"> 図 8.1 電圧検出 0、1、2 回路のブロック図を更新 8.2.3 電圧モニタ 2 回路コントロールレジスタ 1 (LVD2CR1) の説明を更新 図 8.4 電圧監視 0 リセットの動作例を更新 表 8.4 電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順を更新 表 8.6 電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順を更新 表 8.7 電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの停止設定手順を更新
		9. クロック発生回路	<ul style="list-style-type: none"> 図 9.1 クロック発生回路のブロック図を更新 9.2.7 メインクロック発振器コントロールレジスタ (MOSCCR) の説明を更新 9.2.8 サブクロック発振器コントロールレジスタ (SOSCCR) の説明を更新 9.2.9 低速オンチップオシレータコントロールレジスタ (LOCOCR) の説明を更新 9.2.10 高速オンチップオシレータコントロールレジスタ (HOCO CR) の説明を更新 9.2.11 高速オンチップオシレータウェイトコントロールレジスタ (HOCOWTCR) の説明を更新 図 9.4 FLL 設定フロー (リセット解除後/ディープソフトウェアスタンバイモード解除後) を更新 図 9.5 ソフトウェアスタンバイモード遷移/解除フローを更新 9.2.15 発振安定フラグレジスタ (OSCSF) の説明を更新 9.2.17 発振停止検出ステータスレジスタ (OSTDSR) の説明を更新 9.2.18 メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の説明を更新 9.2.19 メインクロック発振器モード発振コントロールレジスタ (MOMCR) の説明を更新 9.7.1 システムクロック (ICLK) の説明を更新 図 9.14 クロックソース切り替えのタイミング図を更新 9.7.2 周辺モジュールクロック (PCLKA、PCLKB、PCLKC、PCLKD) の説明を更新 9.7.3 フラッシュインタフェースクロック (FCLK) の説明を更新

Rev.	発行日	章	改訂内容
1.10	2022.09.30	9. クロック発生回路	9.7.4 外部バスクロック (BCLK) の説明を更新
			9.7.5 SDRAMクロック (SDCLK) の説明を更新
			9.7.12 SysTickタイマ専用クロック (SYSTICLK) の説明を更新
			9.7.13 クロック/プザー出力クロック (CLKOUT) の説明を更新
			9.8.5 サブクロック発振器使用時の注意事項 (LGAパッケージ) の説明を更新
			9.8.6 メインクロック発振器駆動能力自動切り替え機能に関する注意事項の説明を更新
		11. 低消費電力モード	表 11.1 低消費電力モード機能の仕様を更新
			表 11.2 各低消費電力モードの動作状態を更新
			11.2.5 モジュールストップコントロールレジスタ D (MSTPCRD) の説明を更新
			11.5.1 動作電力制御モードの設定方法の説明を更新
			11.6.2 スリープモードの解除の説明を更新
			11.7.3 ソフトウェアスタンバイモードの応用例の説明を更新
			図 11.4 ソフトウェアスタンバイモードの応用例を更新
			図 11.9 スヌーズモードエントリでSCI0を使用するための設定例を更新
			11.9.1 ディープソフトウェアスタンバイモードへの遷移の説明を更新
			11.9.4 ディープソフトウェアスタンバイモードの応用例の説明を更新
		12. バッテリバックアップ機能	12.1.3 バックアップレジスタの説明を更新
		14. 割り込みコントロールユニット (ICU)	図 14.1 ICUのブロック図を更新
			14.2.1 IRQコントロールレジスタ i (IRQCRI) (i = 0 ~ 15) の説明を更新
			14.2.2 ノンマスクابل割り込みステータスレジスタ (NMISR) の説明を更新
			14.2.3 ノンマスクابل割り込みイネーブルレジスタ (NMIER) の説明を更新
			14.2.4 ノンマスクابل割り込みステータスクリアレジスタ (NMICLR) の説明を更新
			14.2.5 NMI端子割り込みコントロールレジスタ (NMICR) の説明を更新
			14.2.8 SYSイベントリンク設定レジスタ (SELSR0) の説明を更新
			表 14.4 イベントテーブルの注釈文を更新
			表 14.5 DTCが起動するときの動作の注釈文を更新
			14.4.2.3 DMACの起動の説明を更新
		15. バス	15.3.1 CSnコントロールレジスタ (CSnCR) (n = 0 ~ 7) の説明を更新
		16. メモリプロテクションユニット (MPU)	16.2.1.7 スタックポインタモニタ保護レジスタ (MSPMPUPT, PSPMPUPT) の説明を更新
			16.4.1.3 グループm領域nアクセスコントロールレジスタ (MMPUACmn) (m = AまたはB; n = 0 ~ 31) の説明を更新
			16.4.1.5 グループmレジスタ保護 (MMPUPTm) (m = AまたはB) の説明を更新
			16.6.1.1 セキュリティ MPUプログラムカウンタ開始アドレスレジスタ (SECMPUPCSn) (n = 0, 1) の説明を更新
		20. I/O ポート	表 20.2 I/Oポートの機能を更新
			20.2.2 ポートコントロールレジスタ 2 (PCNTR2/EIDR/PIDR) の説明を更新
			20.2.3 ポートコントロールレジスタ 3 (PCNTR3/PORR/POSr) の説明を更新
			20.3.2 ポート機能選択の説明を更新
			表 20.3 未使用端子の処理を更新
			20.5.3 ポート出力データレジスタ (PODR) の概要の説明を更新
			表 20.5 入出力端子機能のレジスタ設定 (ポート0) を更新
			表 20.6 入出力端子機能のレジスタ設定 (ポート0) を更新
			表 20.7 入出力端子機能のレジスタ設定 (ポート1) の注釈文を更新
			表 20.8 入出力端子機能のレジスタ設定 (ポート1) の注釈文を更新
			表 20.9 入出力端子機能のレジスタ設定 (ポート2) を更新
			表 20.10 入出力端子機能のレジスタ設定 (ポート2) の注釈文を更新
			表 20.11 入出力端子機能のレジスタ設定 (ポート3) の注釈文を更新
			表 20.12 入出力端子機能のレジスタ設定 (ポート3) の注釈文を更新
			表 20.13 入出力端子機能のレジスタ設定 (ポート4) の注釈文を更新
			表 20.14 入出力端子機能のレジスタ設定 (ポート4) を更新
			表 20.15 入出力端子機能のレジスタ設定 (ポート5) を更新
			表 20.16 入出力端子機能のレジスタ設定 (ポート5) の注釈文を更新
			表 20.17 入出力端子機能のレジスタ設定 (ポート6) の注釈文を更新
			表 20.18 入出力端子機能のレジスタ設定 (ポート6) の注釈文を更新
		表 20.19 入出力端子機能のレジスタ設定 (ポート7) の注釈文を更新	
表 20.20 入出力端子機能のレジスタ設定 (ポート7) の注釈文を更新			

Rev.	発行日	章	改訂内容
1.10	2022.09.30	21. キー割り込み機能 (KINT)	図 21.1 キー割り込みのブロック図の注釈文を更新
			21.3.2 キー割り込みフラグを使用する場合の動作 (KRMD = 1) の説明を更新
		22. GPT 用ポートアウトブツイネーブル (POEG)	22.3 出力禁止制御の動作の説明を更新
			22.3.1.1 デジタルフィルタの説明を更新
			22.4 割り込み要因の説明を更新
			22.5 GPTに対する外部トリガ出力の説明を更新
			図 22.4 GPTに対する外部トリガ出力のタイミングを更新
		23. 汎用 PWM タイマ (GPT)	表 23.2 GPTの機能一覧を更新
			図 23.1 GPTのブロック図を更新
			23.2.8 汎用PWMタイマアップカウンタ要因選択レジスタ (GTUPSR) の説明を更新
			23.2.9 汎用PWMタイマダウンカウンタ要因選択レジスタ (GTDNSR) の説明を更新
			23.2.12 汎用PWMタイマコントロールレジスタ (GTCR) の説明を更新
			23.2.13 汎用PWMタイマカウンタ方向、デューティ設定レジスタ (GTUDDTYC) の説明を更新
			23.2.14 汎用PWMタイマI/Oコントロールレジスタ (GTIOR) の説明を更新
			表 23.5 GTIOA[4:0]ビットとGTIOB[4:0]ビットの設定値の注釈文を更新
			23.2.17 汎用PWMタイマバッファイネーブルレジスタ (GTBER) の説明を更新
			23.2.18 汎用PWMタイマ割り込み、A/D変換開始要求間引き設定レジスタ (GTITC) の説明を更新
			23.2.25 A/D変換開始要求タイミングバッファレジスタ n (GTADTBn) (n = A, B) の説明を更新
			23.2.30 汎用PWMタイマ出力保護機能ステータスレジスタ (GTSOS) の説明を更新
			23.2.32 出力相切り替えコントロールレジスタ (OPSCR) の説明を更新
			23.3.1.1 カウンタの動作の説明を更新
			図 23.8 ハードウェア要因によるアップカウンタ時のイベントカウンタ動作設定例を更新
			図 23.10 ハードウェア要因によるダウンカウンタ時のイベントカウンタ動作設定例を更新
			23.3.1.3 インพุットキャプチャ機能の説明を更新
			図 23.22 GTCCRA、GTCCRBレジスタのバッファ動作例 (アウトプットコンペア、アップカウンタ時ののこぎり波、GTCCRAレジスタのコンペアマッチでHigh出力、周期の終わりでLow出力の場合) を更新
			図 23.28 GTCCRA、GTCCRBレジスタのバッファ動作設定例 (インพุットキャプチャ時) を更新
			23.3.2.3 GTADTRA、GTADTRBレジスタのバッファ動作の説明を更新
			図 23.38 三角波PWMモード1設定例の注釈文を更新
			図 23.40 三角波PWMモード2設定例の注釈文を更新
			23.3.4 デッドタイム自動設定機能の説明を更新
			図 23.47 デッドタイム自動設定機能の設定例 (のこぎり波ワンショットパルスモード、三角波PWMモード3の場合) を更新
			図 23.48 デッドタイム自動設定機能の設定例 (三角波PWMモード1または2の場合) を更新
			図 23.61 ソフトウェアによる同時スタート/ストップ/クリア動作例 (カウンタ周期 (GTPRレジスタ値) が同一のとき) を更新
			表 23.11 位相計数モード2でのアップカウンタ/ダウンカウンタの条件 (C) を更新
			図 23.81 GPT_OPS制御フローの概念図を更新
			23.3.11 出力相切り替え (GPT_OPS) の説明を更新
			23.3.11.1 外部入力信号の同期および入力選択の説明を更新
			23.3.11.5 出力選択制御 (グループ出力禁止機能) の説明を更新
			23.3.11.6 イベントリンクコントローラ (ELC) 出力の説明を更新
			表 23.22 割り込み要因を更新
		23.4.3 割り込み、A/D変換要求の間引き機能の説明を更新	
		図 23.93 A/D変換開始要求タイミング動作設定例を更新	
		図 23.94 ノイズフィルタのタイミングを更新	
		23.7 ノイズフィルタ機能の説明を更新	

Rev.	発行日	章	改訂内容	
1.10	2022.09.30	23. 汎用 PWM タイマ (GPT)	図 23.99 谷でのバッファ転送中にGTCCRAレジスタが0になった場合の出力保護機能の動作例 (山でのバッファ転送中に0 < GTCCRAレジスタ < GTPRレジスタを回復、アクティブLowの場合) を更新	
			図 23.106 谷でのバッファ転送中にGTCCRAレジスタ ≥ GTPRレジスタとなった場合の出力保護機能一時解除例 (谷でのバッファ転送中に0 < GTCCRAレジスタ < GTPRレジスタを回復、アクティブLowの場合) を更新	
			23.10.5 イベントごとの優先順位の説明を更新	
		25. 低消費電力非同期汎用タイマ (AGT)	章のタイトルを更新	
			25.1 概要の説明を更新	
			25.2.5 AGTモードレジスタ1 (AGTMR1) の注釈文を更新	
			25.2.10 AGT端子選択レジスタ (AGTIOSEL) の説明を更新	
			図 25.2 TSTARTビット値、TCMEAおよびTCMEBビット値による書き換え動作のタイミング (コンペアマッチレジスタAおよびBが無効の場合) のタイトルを更新	
			図 25.11 コンペアマッチモードでの動作例 (TOPOLA = 0、TOPOLB = 0) を更新	
			25.4.3 モード変更時の説明を更新	
			25.4.11 クロックソースの切り替えの説明を更新	
			27. ウォッチドッグタイマ (WDT)	27. ウォッチドッグタイマ (WDT) の説明を更新
				図 27.1 WDTのブロック図を更新
		27.2.2 WDTコントロールレジスタ (WDTCR) の説明を更新		
		図 27.2 RPSS[1:0]およびRPES[1:0]ビットとリフレッシュ許可期間の注釈文を更新		
		27.2.3 WDTステータスレジスタ (WDTSR) の説明を更新		
		27.2.4 WDTリセットコントロールレジスタ (WDTRCR) の説明を更新		
		27.2.5 WDTカウント停止コントロールレジスタ (WDCSTPR) の説明を更新		
		27.3.1.1 レジスタスタートモードの説明を更新		
		図 27.3 レジスタスタートモードでの動作例の注釈文を更新		
		27.3.1.2 オートスタートモードの説明を更新		
		図 27.4 オートスタートモードでの動作例の注釈文を更新		
		27.3.2 WDTCR、WDTRCR、およびWDCSTPRレジスタへの書き込み制御の説明を更新		
		図 27.5 WDTCRレジスタへの書き込みに対して生成される制御波形を更新		
		27.3.3 リフレッシュ動作 27.3.3 リフレッシュ動作の説明を更新		
		表 27.5 オプション機能選択レジスタ0 (OFS0) とWDTレジスタの対応関係を更新		
		27.5.1 ICUイベントリンク設定レジスタn (IELSRn) の設定の説明を更新		
		28. 独立ウォッチドッグタイマ (IWDT)		図 28.1 IWDTのブロック図を更新
				28.2.2 IWDTステータスレジスタ (IWDTSR) の説明を更新
				28.2.3 オプション機能選択レジスタ0 (OFS0) の説明を更新
				図 28.2 IWDRPSS[1:0]およびIWDRPES[1:0]ビットとリフレッシュ許可期間の注釈文を更新
			28.3.1 オートスタートモードの説明を更新	
			28.3.2 リフレッシュ動作の説明を更新	
			図 28.4 IWDTリフレッシュ動作波形 (OFS0.IWDTCK[3:0] = 0000b、OFS0.IWDTTOPS[1:0] = 11bの場合) を更新	
			図 28.5 IWDTカウンタ値の読み出し処理 (OFS0.IWDTCK[3:0] = 0000b、OFS0.IWDTTOPS[1:0] = 11bの場合) を更新	
			31. USB2.0 フルスピードモジュール (USBFS)	表 31.1 USBFSの仕様を更新
				31.2.2 システムコンフィギュレーションステータスレジスタ0 (SYSSTS0) の説明を更新
		31.2.3 デバイスステートコントロールレジスタ0 (DVSTCTR0) の説明を更新		
		31.2.5 CFIFOポート選択レジスタ (CFIFOSEL) D0FIFOポート選択レジスタ (D0FIFOSEL) D1FIFOポート選択レジスタ (D1FIFOSEL) の説明を更新		
		31.2.13 割り込みステータスレジスタ0 (INTSTS0) の説明を更新		
		31.2.14 割り込みステータスレジスタ1 (INTSTS1) の説明を更新		
		31.2.26 DCPマックスパケットサイズレジスタ (DCPMAXP) の説明を更新		
		31.2.30 パイプマックスパケットサイズレジスタ (PIPEMAXP) の説明を更新		
		31.2.32 パイプnコントロールレジスタ (PIPEnCTR) (n = 1~9) の説明を更新		
		31.2.35 デバイスアドレスnコンフィギュレーションレジスタ (DEVADDn) (n = 0~5) の説明を更新		
		31.2.36 PHYクロスポイント調整レジスタ (PHYSLEW) の説明を更新		

Rev.	発行日	章	改訂内容	
1.10	2022.09.30	31. USB2.0 フルスピードモジュール (USBFS)	31.2.38 ディープソフトウェアスタンバイUSBサスペンド/レジューム割り込みレジスタ (DPUSR1R) の説明を更新	
			31.3.3.1 BRDY 割り込みの説明を更新	
			図 31.12 デバイスコントローラモード時のNRDY割り込み発生タイミングの注釈文を更新	
			31.3.4.6 応答PIDの説明を更新	
			31.3.5 FIFOバッファの説明を更新	
			表 31.27 トランザクション発行条件を更新	
		32. シリアルコミュニケーションインタフェース (SCI)	31.4.3 ポート機能設定後の割り込みステータスレジスタのクリアの説明を更新	
			32.2.26 FIFOコントロールレジスタ (FCR) の説明を更新	
			34. I ² C バスインタフェース (IIC)	34.2.2 I ² Cバスコントロールレジスタ2 (ICCR2) の説明を更新
				34.2.6 I ² Cバスファンクションイネーブルレジスタ (ICFER) の説明を更新
				34.2.9 I ² Cバスステータスレジスタ1 (ICSR1) の説明を更新
				34.2.10 I ² Cバスステータスレジスタ2 (ICSR2) の説明を更新
				表 34.5 ウェイクアップモードを更新
				34.2.11 I ² Cバスウェイクアップユニットレジスタ (ICWUR) の説明を更新
				34.2.12 I ² Cバスウェイクアップユニットレジスタ2 (ICWUR2) の説明を更新
				34.3.3 マスタ送信動作の説明を更新
				34.3.6 スレーブ受信動作の説明を更新
				図 34.23 デジタルノイズフィルタ回路のブロック図を更新
				34.7.3 デバイスIDアドレス検出機能の説明を更新
				図 34.28 デバイスID受信時のAASyおよびDIDフラグのセット/クリアタイミングを更新
		図 34.39 NACK受信時のデータ転送中断動作 (NACKE = 1の場合) を更新		
		34.10.1 マスタアービトラクションロスト検出機能 (MALEビット) の説明を更新		
		34.10.3 スレーブアービトラクションロスト検出機能 (SALEビット) の説明を更新		
		34.11.2 リスタートコンディション発行動作の説明を更新		
		34.12 バスハングアップの説明を更新		
		34.12.2 SCLクロック追加出力機能の説明を更新		
		図 34.49 SCLクロック追加出力機能 (CLOビットの使用) を更新		
		表 34.10 割り込み要因の注釈文を更新		
		表 34.11 各コンディション発行時のレジスタの状態を更新		
		35. CAN (Controller Area Network) モジュール	図 35.9 各動作モード間の遷移を更新	
		36. シリアルペリフェラルインタフェース (SPI)	36.2.9 SPIデータコントロールレジスタ (SPDCR) の説明を更新	
		37. クワッドシリアルペリフェラルインタフェース (QSPI)	図 37.1 QSPIのブロック図を更新	
			37.2.1 転送モードコントロールレジスタ (SFMSMD) の説明を更新	
			37.2.2 チップ選択コントロールレジスタ (SFMSSC) の説明を更新	
			37.2.3 クロックコントロールレジスタ (SFMSKC) の説明を更新	
			37.2.4 ステータスレジスタ (SFMSST) の説明を更新	
			37.2.5 通信ポートレジスタ (SFMCOM) の説明を更新	
			37.2.8 命令コードレジスタ (SFMSIC) の説明を更新	
			37.2.9 アドレスモードコントロールレジスタ (SFMSAC) の説明を更新	
			37.2.10 ダミーサイクルコントロールレジスタ (SFMSDC) の説明を更新	
			37.2.11 SPIプロトコルコントロールレジスタ (SFMSPC) の説明を更新	
			図 37.2 デフォルト領域設定およびAHB空間メモリマップを更新	
			図 37.3 SPI空間のメモリマップを更新	
			図 37.6 Dual-SPIプロトコル例 (ファストリード Dual I/O) のタイトルを更新	
			図 37.7 Quad-SPIプロトコル例 (ファストリード Quad I/O) のタイトルを更新	
			37.4.2 SPIモードの説明を更新	
			図 37.9 SFMDTYビットを使用したQSPCLK信号デューティ比の補正例 (PCLKAを3通倍した場合) を更新	
			37.5.4 QSSL信号セットアップ時間の説明を更新	
			図 37.10 SFMSLDビットを使用したQSSL信号のセットアップ時間調整を更新	
			37.5.5 QSSL信号ホールド時間の説明を更新	
図 37.11 SFMSHDビットを使用したQSSL信号のホールド時間調整を更新				

Rev.	発行日	章	改訂内容	
1.10	2022.09.30	37. クワッドシリアルペリフェラルインタフェース (QSPI)	37.5.6 シリアルデータ出力許可のホールド時間の説明を更新	
			図 37.12 SFMOEXビットを使用した出力許可ホールド時間調整を更新	
			図 37.13 SFMOSWビットを使用したシリアルデータ出力のセットアップ時間調整を更新	
			37.5.8 シリアルデータ出力のホールド時間の説明を更新	
			図 37.14 SFMOHWビットを使用したシリアルデータ出力のホールド時間調整を更新	
			37.5.9 シリアルデータ受信レイテンシ、図 37.15 受信レイテンシを削除	
			表 37.4 SFMAS[1:0] = 00bの場合に自動生成されるSPI命令を更新	
			表 37.5 SFMAS[1:0] = 01bの場合に自動生成されるSPI命令を更新	
			表 37.6 SFMAS[1:0] = 10bの場合に自動生成されるSPI命令を更新	
			表 37.7 SFMAS[1:0] = 11b、SFM4BC = 0の場合に自動生成されるSPI命令を更新	
			表 37.8 SFMAS[1:0] = 11b、SFM4BC = 1の場合に自動生成されるSPI命令を更新	
			37.6.6 ファストリードQuad出力命令の説明を更新	
			37.6.7 ファストリードQuad I/O命令の説明を更新	
			37.7.5 プリフェッチ状態ポーリングの説明を更新	
			37.10.3 直接通信時のSPIバスサイクルの発生の注釈文を更新	
			39. 拡張シリアルサウン ドインタフェース (SSIE)	39.4.1 コントロールレジスタ (SSICR) の説明を更新
				図 39.5 ミュート機能設定時の送信データを更新
				図 39.8 送信時の配置データのライメントを更新
				図 39.9 受信時の配置データのライメントを更新
				39.4.3 FIFOコントロールレジスタ (SSIFCR) の説明を更新
				表 39.5 RFRSTビットによるソフトウェアリセットを行うレジスタビットを更新
				表 39.6 TFRSTビットによるソフトウェアリセットを行うレジスタビットを更新
				表 39.7 SSIRSTビットによるソフトウェアリセットを行うレジスタビットを更新
				図 39.25 AUDIO_MCKの停止/再開と注釈文を更新
				39.4.4 FIFOステータスレジスタ (SSIFSR) の説明を更新
				図 39.31 送信FIFOデータレジスタと送信シフトレジスタの構成およびFIFO動作例を更新
				図 39.32 受信FIFOデータレジスタと受信シフトレジスタの構成およびFIFO動作例を更新
				図 39.35 BCKASTPビットの動作例 (BCKASTP = 1での通信動作の場合) と注釈文を更新
				図 39.43 SSIEの状態遷移を更新
				39.7.2.1 データ通信状態の説明を更新
				図 39.53 通信開始手順 (CPU動作手順) を更新
				図 39.54 送信手順を更新
				図 39.55 受信手順を更新
		図 39.58 通信再開手順 (CPU動作手順) を更新		
		39.9.1 SSIE _{en} SSIF割り込みの説明を更新		
		図 39.61 ソフトウェアリセット手順 (CPU動作手順) を更新		
		39.11.1.1 SSIBCK制御のタイトルを更新		
		39.11.2.1 AUCKE制御のタイトルと説明を更新		
		39.11.3.4 転送モードの切り替えの説明を更新		
		39.11.4.1 SSICRレジスタの説明を更新		
		表 39.17 通信時のビットへの書き込み保護を更新		
		41. SD/MMC ホストイン タフェース (SDHI)		表 41.1 SD/MMCホストインタフェースの仕様を更新
				表 41.2 SDHIの入出力端子を更新
				41.2.1 コマンドタイプレジスタ (SD_CMD) の説明を更新
				41.2.4 データストップレジスタ (SD_STOP) の説明を更新
				41.2.10 SDカード割り込みフラグレジスタ1 (SD_INFO1) の説明を更新
				41.2.11 SDカード割り込みフラグレジスタ2 (SD_INFO2) の説明を更新
				41.2.13 SD INFO2割り込みマスクレジスタ (SD_INFO2_MASK) の説明を更新
			41.2.14 SDクロックコントロールレジスタ (SD_CLK_CTRL) の説明を更新	
			41.2.16 SDカードアクセスコントロールオプションレジスタ (SD_OPTION) の説明を更新	
			41.2.17 SDエラーステータスレジスタ1 (SD_ERR_STS1) の説明を更新	
			41.2.18 SDエラーステータスレジスタ2 (SD_ERR_STS2) の説明を更新	
		41.2.20 SDIOモードコントロールレジスタ (SDIO_MODE) の説明を更新		
		41.3.1 SD/MMCインタフェースの説明を更新		

Rev.	発行日	章	改訂内容	
1.10	2022.09.30	41. SD/MMC ホストインタフェース (SDHI)	図 41.6 SD_BUF0からの読み出しを更新	
			41.3.2.1 カード検出の説明を更新	
			41.3.3.2 DMA転送要求 (SDHI_MMCh_ODMSDBREQ、n = 0~1) の説明を更新	
			表 41.6 通信エラーを更新	
			表 41.7 タイムアウトを更新	
			41.3.6.1 シングルブロックリード動作の説明を更新	
			41.3.7.1 シングルブロックライト動作の説明を更新	
			41.3.8.1 マルチブロックリード動作の説明を更新	
			41.3.9.1 内蔵タイマによるマルチブロックライト動作の説明を更新	
			41.3.10.1 外付けタイマによるマルチブロックライト動作の説明を更新	
			41.3.11 IO_RW_DIRECTコマンド (SD : CMD52) の説明を更新	
			図 41.16 IO_RW_DIRECTコマンド (CMD52) 動作の例を更新	
			表 41.9 MMCのSD_CMDレジスタ設定例を更新	
			41.4.1 SD_BUF0不正書き込み (SD/MMC) の説明を更新	
		44. セキュア暗号エンジン (SCE7)	表 44.1 SCE7の仕様を更新	
			図 44.1 SCE7ブロック図を更新	
		45. 12ビットA/Dコンバータ (ADC12)	45.1 概要の説明を更新	
			表 45.1 ADC12の仕様を更新	
			表 45.2 ADC12の機能一覧を更新	
			図 45.1 ADC12 (ユニット0) のブロック図を更新	
			図 45.2 ADC12 (ユニット1) のブロック図を更新	
			表 45.3 ADC12の入出力端子を更新	
			45.2.2 A/D自己診断データレジスタ (ADRD) の説明を更新	
			45.2.3 A/Dコントロールレジスタ (ADCSR) の説明を更新	
			45.2.5 A/Dチャンネル選択レジスタA1 (ADANSA1) の説明を更新	
			45.2.11 A/Dコントロール拡張レジスタ (ADCER) の説明を更新	
			45.2.18 A/Dグループスキャン優先コントロールレジスタ (ADGSPCR) の説明を更新	
			45.2.26 A/Dコンペア機能ウィンドウA下側レベル設定レジスタ (ADCMPDR0)、A/Dコンペア機能ウィンドウA上側レベル設定レジスタ (ADCMPDR1)、A/Dコンペア機能ウィンドウB下側レベル設定レジスタ (ADWINLLB)、A/Dコンペア機能ウィンドウB上側レベル設定レジスタ (ADWINULB) の説明を更新	
			45.2.30 A/Dコンペア機能ウィンドウBチャンネル選択レジスタ (ADCMPBNSR) の説明を更新	
			45.2.32 A/Dコンペア機能ウィンドウA/Bステータスマニタレジスタ (ADWINMON) の説明を更新	
			45.3.1 スキャンの動作説明の説明を更新	
			45.3.2.8 ダブルトリガモード時のA/D変換の説明を更新	
			45.3.2.9 ダブルトリガモード選択時の拡張動作の説明を更新	
			45.3.3.2 基本動作 (チャンネル専用サンプル&ホールドあり、常時サンプリング無効) の説明を更新	
			45.3.3.4 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールド回路なし) の説明を更新	
			45.3.3.5 チャンネル選択と自己診断 (チャンネル専用サンプル&ホールドあり、常時サンプリング無効) の説明を更新	
			図 45.33 コンペア機能のイベント出力動作例 (AN000~AN001を比較) の注釈文を更新	
			45.3.6 アナログ入力のサンプリング時間とスキャン変換時間の注釈文を更新	
			表 45.10 スキャン変換時間 (ADCLKとPCLKBのサイクル数) を更新	
			45.3.8 A/D変換値加算/平均モードの注釈文を更新	
			45.6.8 動作モードおよびステータスピットの説明を更新	
			46. 12ビットD/Aコンバータ (DAC12)	表 46.2 DAC12の入出力端子を更新
				46.2.2 D/Aコントロールレジスタ (DACR) の説明を更新
				46.3.1 D/A変換とA/D変換の干渉の低減の説明を更新
				46.6.1 モジュールストップ機能の設定の説明を更新
				46.6.5 出力アンプ使用時の初期設定手順のタイトルと説明を更新
			図 46.5 出力アンプを使用したDAC12の初期化フロー例を更新	
			48. 高速アナログコンパレータ (ACMPHS)	48.5 ACMPHS割り込みの説明を更新
			49. 静電容量式タッチセンシングユニット (CTSUS)	図 49.3 CTSUのブロック図を更新

Rev.	発行日	章	改訂内容
1.10	2022.09.30	49. 静電容量式タッチセンシングユニット (CTSUS)	49.2.3 CTSU同期ノイズ低減設定レジスタ (CTSUSDPRS) の説明を更新
			49.2.5 CTSU計測チャンネルレジスタ0 (CTSUSMCHO) の説明を更新
			49.2.14 CTSUステータスレジスタ (CTSUST) の説明を更新
			49.2.20 CTSUエラーステータスレジスタ (CTSUERRS) の説明を更新
			図 49.9 CTSU初期設定フローを更新
			図 49.10 CTSU停止フローを更新
			図 49.11 ステータス動作遷移図を更新
			図 49.12 自己容量シングルスキャンモードのソフトウェアフローと動作例を更新
			図 49.14 自己容量マルチスキャンモードのソフトウェアフローと動作例を更新
			49.3.2.5 相互容量フルスキャンモード動作の説明を更新
			図 49.16 相互容量フルスキャンモードのソフトウェアフローと動作例を更新
			49.3.3.2 割り込みの説明を更新
			49.4.2 ソフトウェアトリガに対する制限事項の説明を更新
			51. SRAM
		図 51.2 SRAMパリティリセット許可の場合のSRAMパリティチェックのフローを更新	
		図 51.3 SRAMパリティ割り込み許可の場合のSRAMパリティチェックのフローを更新	
		53. フラッシュメモリ	53.3 レジスタの説明
			53.3.1 フラッシュキャッシュイネーブルレジスタ (FCACHEE)
			53.3.2 フラッシュキャッシュインバリデートレジスタ (FCACHEIV)
			53.3.3 フラッシュウェイトサイクルレジスタ (FLWT)
			53.3.4 ファクトリMCUインフォメーションフラッシュルートテーブル (FMIFRT)
			53.3.5 ユニークIDレジスタ n (UIDRn) (n = 0~3)
			53.3.6 型名レジスタ n (PNRn) (n = 0~3)
			53.3.7 MCUバージョンレジスタ (MCUVER)
			・上記を追加
			・53.3、53.3.1、53.3.2、53.3.3は同章の別ページから移動
		・53.3.4、53.3.5、53.3.6、53.3.7は新規追加	
		55. 電気的特性	表 55.2 推奨動作条件を更新
			表 55.13 サブクロック発振器以外のクロックタイミングを更新
			表 55.16 低消費電力モードからの復帰のタイミングの注釈文を更新
			表 55.30 SD/MMCホストインタフェース信号タイミングを更新
			表 55.43 バッテリバックアップ機能の特性を更新
		付録 3. I/O レジスタ	表 3.1 周辺機能のベースアドレスのAGT0、AGT1の内容を更新
表 3.2 アクセスサイクルのAGTnの関連機能を更新			
表 3.3 レジスタの説明のレジスタ名 : DAASWCRのアドレスオフセットを更新			

RA6M2グループ ユーザーズマニュアル ハードウェア編

発行年月日 2022年9月30日 Rev.1.10

発行 ルネサスエレクトロニクス株式会社
〒135-0061 東京都江東区豊洲3-2-24 (豊洲フォレシア)

RA6M2 グループ