

# R-IN32M4-CL2

ユーザーズ・マニュアル

R9J03G019GBG  
**arm**

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、  
予告なしに、本資料に記載した製品または仕様を変更することがあります。  
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

## ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
  2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
  3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
  4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
  5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
  6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット等  
高品質水準：輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等  
当社製品は、データシート等により高信頼性、Harsh environment向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。
  7. あらゆる半導体製品は、外部攻撃からの安全性を100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因またはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
  8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上的一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
  9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
  10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制するRoHS指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
  11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
  12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
  13. 本資料の全部または一部を当社の文書による事前の承認を得ることなく転載または複製することを禁じます。
  14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。  
注2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

## 本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

[www.renesas.com](http://www.renesas.com)

## お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

[www.renesas.com/contact/](http://www.renesas.com/contact/)

## 商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

## 商標について（つづき）

R-IN32M4 のドキュメントで使用されている商標または登録商標は、以下になります。

Arm®およびCortex®は、Arm Limited（またはその子会社）のEUまたはその他の国における登録商標です。All rights reserved.

Ethernet およびイーサネットは、富士ゼロックス株式会社の登録商標です。

IEEE は、the Institute of Electrical and Electronics Engineers, Inc.の登録商標です。

TRON は “The Real-time Operation system Nucleus” の略称です。

ITRON は “Industrial TRON” の略称です。

μITRON は “Micro Industrial TRON” の略称です。

TRON、ITRON、およびμITRON は、特定の商品ないし商品群を指す名称ではありません。

CC-Link 及び CC-Link IE Field は、CC-Link 協会（CC-Link Partner Association: CLPA）の登録商標です。

なお、マニュアルの各項目では、®やTMなどの商標表記を省略させていただくことがあります。

すべての商標および登録商標は、それぞれの所有者に帰属します。

## 製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

### 1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレイやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

### 2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

### 3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

### 4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

### 5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

### 6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 $V_{IL}$  (Max.) から  $V_{IH}$  (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

### 7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

### 8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

# このマニュアルの使い方

## 1. 目的と対象者

このマニュアルは産業イーサネット通信向け ASSP（Application Specific Standard Product）「R-IN32M4-CL2」(R9J03G019GBG) の機能を理解し、それを用いた応用設計をするユーザを対象とします。このマニュアルを使用するには、電気回路、論理回路、マイクロコンピュータに関する基本的な知識が必要です。

本製品は、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

関連資料 関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。あらかじめご了承ください。また各コアの開発・企画段階で資料を作成しているため、関連資料は個別のお客様向け資料の場合があります。下記資料番号の末尾\*\*\*\*部分は版数です。当社ホームページより最新版をダウンロードして参照ください。

### R-IN32M4-CL2に関する資料

資料名	資料番号
R-IN32M4-CL2 ユーザーズ・マニュアル（本マニュアル）	R18UZ0032JJ****
R-IN32M4-CL2 ユーザーズ・マニュアル 周辺機能編	R18UZ0034JJ****
R-IN32M4-CL2 ユーザーズ・マニュアル Gigabit Ethernet PHY 編	R18UZ0044JJ****
R-IN32M4-CL2 ユーザーズ・マニュアル ボード設計編	R18UZ0045JJ****
R-IN32M4-CL2 プログラミング・マニュアル ドライバ編	R18UZ0036JJ****
R-IN32M4-CL2 プログラミング・マニュアル OS 編	R18UZ0040JJ****

## 2. 数や記号の表記

データ表記の重み：左が上位桁、右が下位桁

アクティブ・ローの表記：

xxxZ (端子、信号名称のあとにZ)

またはxxx\_N (端子、信号名称のあとに\_N)

またはxxnx (端子、信号名称にnを含む)

注：

本文中につけた注の説明

注意：

気をつけて読んでいただきたい内容

備考：

本文の補足説明

数の表記：

2進数 … xxxx, xxxx\_Bまたはn'bxxxx(nビット)

10進数 … xxxx

16進数 … xxxx\_Hまたはn'hxxxx(nビット)

2のべき数を示す接頭語（アドレス空間、メモリ容量）：

K (キロ) …  $2^{10} = 1024$

M (メガ) …  $2^{20} = 1024^2$

G (ギガ) …  $2^{30} = 1024^3$

データ・タイプ：

ワード … 32 ビット

ハーフワード … 16 ビット

バイト … 8 ビット

# 目次

1. 機能概要 .....	1
1.1 概説 .....	1
1.2 機能概要 .....	2
1.3 機能ブロック構成 .....	4
1.4 端子配置図 (Top View) .....	5
1.5 システム・レジスタ領域のベース・アドレス .....	6
2. 端子機能 .....	7
2.1 端子一覧 .....	8
2.1.1 ポート端子、リアルタイム・ポート端子 .....	9
2.1.2 イーサネット端子 .....	14
2.1.3 外部 SRAM／マイコン・インターフェース .....	15
2.1.4 シリアル・フラッシュ ROM インタフェース .....	20
2.1.5 DMA インタフェース端子 .....	21
2.1.6 外部割込み入力端子 .....	22
2.1.7 タイマ入出力端子 .....	23
2.1.8 ウオッチドッグ・タイマ出力端子 .....	24
2.1.9 シリアル・インターフェース端子 .....	24
2.1.10 CC-Link IE Field 端子 .....	25
2.1.11 CC-Link 端子（インテリジェントデバイス局） .....	26
2.1.12 CC-Link 端子（リモートデバイス局） .....	27
2.1.13 システム端子 .....	28
2.1.14 トレース端子 .....	28
2.1.15 CPU パワー制御端子 .....	28
2.1.16 テスト端子 .....	29
2.1.17 動作モード設定端子 .....	30
2.1.18 ADC 端子 .....	32
2.2 端子状態 .....	33
2.2.1 外部メモリ・ブート時の端子状態 .....	34
2.2.2 外部シリアル・フラッシュ ROM ブート時の端子状態 .....	37
2.2.3 外部マイコン・ブート時の端子状態 .....	41
2.3 動作モード・モニタ機能 .....	44
2.4 バッファ機能切り替え機能 .....	45
2.5 各端子のバッファ・タイプと未使用端子処理 .....	46
2.5.1 ポート端子 .....	46

2.5.2	イーサネット端子 .....	47
2.5.3	外部 SRAM／外部マイコン・インターフェース端子 .....	48
2.5.4	外部割り込み入力端子 .....	48
2.5.5	CC-Link IE Field 端子 .....	48
2.5.6	CC-Link Master（インテリジェントデバイス局）端子 .....	48
2.5.7	システム端子 .....	49
2.5.8	トレース端子 .....	49
2.5.9	テスト端子 .....	50
2.5.10	動作モード設定端子 .....	50
2.5.11	ADC 端子 .....	50
3.	メモリ・マップ .....	51
4.	例外処理機能 .....	55
4.1	例外一覧 .....	55
4.2	割り込み一覧 .....	56
5.	周辺機能 .....	60
6.	CC-Link IE Field 機能 .....	61
6.1	CC-Link IE Field制御レジスタ .....	61
6.1.1	CC-Link IE Field バス・サイズ制御レジスタ (CIEBSC) .....	62
6.1.2	CC-Link IE Field バス・ブリッジ制御レジスタ (CIESMC) .....	62
6.1.3	CC-Link IE Field クロック・ゲート・レジスタ (CIECLKGTD) .....	63
6.2	注意事項 .....	64
7.	ポート機能 .....	65
7.1	特徴 .....	65
7.2	ポートの構成 .....	66
7.3	レジスター一覧 .....	68
7.3.1	ポート・レジスタ (P, RP, EXTP) .....	75
7.3.2	ポート・モード・レジスタ (PM, RPM, EXTPM) .....	78
7.3.3	ポート・モード・コントロール・レジスタ (PMC, RPMC, EXTPMC) .....	81
7.3.4	ポート・ファンクション・コントロール・レジスタ (PFC, RPFC, EXTPFC) .....	85
7.3.5	ポート・ファンクション・コントロール拡張レジスタ (PFCE, RPFCE, EXTPFCE) .....	89
7.3.6	ポート端子入力レジスタ (PIN, RPIN, EXTPIN) .....	93
7.4	兼用機能の選択一覧 .....	96
7.5	バッファ機能切り替えレジスタ (DRCTL) .....	101
7.5.1	ポート 0 バッファ機能切り替えレジスタ (DRCTLP0L, DRCTLP0H) .....	102
7.5.2	ポート 1 バッファ機能切り替えレジスタ (DRCTLP1L, DRCTLP1H) .....	103

7.5.3	ポート2バッファ機能切り替えレジスタ (DRCTLP2L, DRCTLP2H) .....	104
7.5.4	ポート3バッファ機能切り替えレジスタ (DRCTLP3L, DRCTLP3H) .....	105
7.5.5	ポート4バッファ機能切り替えレジスタ (DRCTLP4L, DRCTLP4H) .....	106
7.5.6	ポート5バッファ機能切り替えレジスタ (DRCTLP5L, DRCTLP5H) .....	107
7.5.7	ポート6バッファ機能切り替えレジスタ (DRCTLP6L, DRCTLP6H) .....	108
7.5.8	ポート7バッファ機能切り替えレジスタ (DRCTLP7L, DRCTLP7H) .....	109
7.5.9	EXTポート0バッファ機能切り替えレジスタ (DRCTLEXTP0L, DRCTLEXTP0H) .....	110
7.5.10	EXTポート1バッファ機能切り替えレジスタ (DRCTLEXTP1L) .....	111
7.5.11	リアルタイム・ポート0バッファ機能切り替えレジスタ (DRCTLRP0L, DRCTLRP0H) .....	112
7.5.12	リアルタイム・ポート1バッファ機能切り替えレジスタ (DRCTLRP1L, DRCTLRP1H) .....	113
7.5.13	リアルタイム・ポート2バッファ機能切り替えレジスタ (DRCTLRP2L, DRCTLRP2H) .....	114
7.5.14	リアルタイム・ポート3バッファ機能切り替えレジスタ (DRCTLRP3L, DRCTLRP3H) .....	115
7.6	ポート機能の動作 .....	116
7.6.1	入出力ポートへのリード／ライト動作 .....	116
7.6.2	コントロール・モード時の兼用機能の出力状態 .....	116
7.7	トリガ同期式ポート機能 (RP00-RP37) .....	117
8.	電気的特性 .....	118
8.1	用語説明 .....	118
8.2	絶対最大定格 .....	119
8.3	推奨動作範囲 .....	120
8.4	DC特性 .....	121
8.5	プルアップ／プルダウン抵抗値 .....	122
8.6	端子容量 .....	122
8.7	電源投入／遮断手順 .....	123
8.8	AC特性 .....	125
8.8.1	クロック端子 .....	125
8.8.2	リセット端子 .....	126
8.8.3	外部メモリ・インターフェース端子 .....	127
8.8.4	外部マイコン・インターフェース端子 .....	133
8.8.5	シリアル・フラッシュROMインターフェース .....	149
8.8.6	外部DMAインターフェース .....	150
8.8.7	CSIインターフェース .....	151
8.8.8	I2Cインターフェース .....	153
8.8.9	CANインターフェース .....	154
8.8.10	デバッグ・インターフェース .....	155

# 図の目次

図3.1	メモリ・マップ（全体） .....	51
図3.2	メモリ・マップ（APB周辺レジスタ領域） .....	52
図3.3	メモリ・マップ（外部メモリ領域） .....	53
図3.4	メモリ・マップ（CC-Link Master領域） .....	53
図3.5	外部マイコン・インターフェース空間.....	54
図7.1	ポートの基本回路構成 .....	67
図7.2	ポート・レジスタ（8bit表記） .....	75
図7.3	ポート・レジスタ（16bit表記） .....	76
図7.4	ポート・レジスタ（32bit表記） .....	77
図7.5	ポート・モード・レジスタ（8bit表記） .....	78
図7.6	ポート・モード・レジスタ（16bit表記） .....	79
図7.7	ポート・モード・レジスタ（32bit表記） .....	80
図7.8	ポート・モード・コントロール・レジスタ（8bit表記） .....	81
図7.9	ポート・モード・コントロール・レジスタ（16bit表記） .....	82
図7.10	ポート・モード・コントロール・レジスタ（32bit表記） .....	84
図7.11	ポート・ファンクション・コントロール・レジスタ（8bit表記） .....	85
図7.12	ポート・ファンクション・コントロール・レジスタ（16bit表記） .....	86
図7.13	ポート・ファンクション・コントロール・レジスタ（32bit表記） .....	88
図7.14	ポート・ファンクション・コントロール拡張レジスタ（8bit表記） .....	89
図7.15	ポート・ファンクション・コントロール拡張レジスタ（16bit表記） .....	90
図7.16	ポート・ファンクション・コントロール拡張レジスタ（32bit表記） .....	92
図7.17	ポート端子入力レジスタ（8bit表記） .....	93
図7.18	ポート端子入力レジスタ（16bit表記） .....	94
図7.19	トリガ同期式ポート構成図.....	117
図8.1	電源投入/遮断シーケンス .....	124
図8.2	R-IN32M4チップとGbE-PHYへの電源供給経路 .....	124
図8.3	出力クロック・タイミング .....	125
図8.4	リセット・タイミング .....	126
図8.5	メモリ・コントローラ・リード・タイミング（非同期メモリ） .....	128
図8.6	メモリ・コントローラ・ライト・タイミング（非同期メモリ） .....	129
図8.7	メモリ・コントローラ・リード・タイミング（クロック同期式メモリ） .....	131
図8.8	メモリ・コントローラ・ライト・タイミング（クロック同期式メモリ） .....	132
図8.9	外部マイコン・インターフェース・ライト・タイミング（MEMCSEL=L, HIFSYNC=H） .....	134
図8.10	外部マイコン・インターフェース・リード・タイミング（MEMCSEL=L, HIFSYNC=H） .....	135
図8.11	外部マイコン・インターフェース・ページ・リード・タイミング（MEMCSEL=L, HIFSYNC=H） .....	136
図8.12	外部マイコン・インターフェース・ライト・タイミング（MEMCSEL=L, HIFSYNC=H） .....	138
図8.13	外部マイコン・インターフェース・リード・タイミング（MEMCSEL=L, HIFSYNC=H） .....	139
図8.14	外部マイコン・インターフェース・ライト・タイミング（MEMCSEL=L, HIFSYNC=L） .....	141
図8.15	外部マイコン・インターフェース・リード・タイミング（MEMCSEL=L, HIFSYNC=L） .....	142

図8.16	外部マイコン・インターフェース・ページ・リード・タイミング (MEMCSEL=L, HIFSYNC=L)	143
図8.17	外部マイコン・インターフェース・ライト・タイミング (MEMCSEL=H, ADMUXMODE=L) ...	145
図8.18	外部マイコン・インターフェース・リード・タイミング (MEMCSEL=H, ADMUXMODE=L) ...	146
図8.19	外部マイコン・インターフェース・ライト・タイミング (MEMCSEL=H, ADMUXMODE=H) ...	147
図8.20	外部マイコン・インターフェース・リード・タイミング (MEMCSEL=H, ADMUXMODE=H) ...	148
図8.21	シリアルFlashメモリ・アクセス・タイミング .....	149
図8.22	外部DMAアクセス・タイミング .....	150
図8.23	CSIアクセス・タイミング (マスタ・モード) .....	151
図8.24	CSIアクセス・タイミング (スレーブ・モード) .....	152
図8.25	I2Cアクセス・タイミング .....	153
図8.26	CANアクセス・タイミング .....	154
図8.27	CANアクセス・タイミング (補足) .....	154
図8.28	デバッグ・シリアル・インターフェース .....	155
図8.29	トレース・インターフェース .....	156

# 表の目次

表1.1	R-IN32M4-CL2の機能概要（1/2）	2
表2.1	端子一覧における項目の意味	7
表2.2	端子一覧における記号・略号の意味	7
表2.3	確認可能な動作モード設定端子	44
表4.1	割り込み一覧	56
表6.1	CC-Link IE Field概略仕様	61
表6.2	バス制御機能のレジスタ概要	61
表8.1	絶対最大定格に関する用語	118
表8.2	推奨動作範囲に関する用語	118
表8.3	DC特性に関する用語	119
表8.4	絶対最大定格	119
表8.5	推奨動作範囲	120
表8.6	DC特性（VDD = 3.3±0.165V, TA = -40～+85°C）（1/2）	121
表8.7	DC特性（VDD = 3.3±0.165V, TA = -40～+85°C）（2/2）	121
表8.8	プルアップ／プルダウン抵抗値（VDD = 3.3±0.165V, TA = -40～+85°C）	122
表8.9	端子容量	122
表8.10	外部供給電源	123

## 1. 機能概要

### 1.1 概説

産業分野におけるイーサネット通信は従来と比較し、高速リアルタイム応答性などの高性能な機能の要求が強くなっています。従来の方法（イーサネットワーク処理そのものをハードウェア化する方法、または高速ネットワーク処理専用 CPU を用いる方法）では必ずしも実現できるわけではありません。

ルネサス製イーサネット通信 LSI 「R-IN32M4-CL2」は FA 分野におけるイーサネット通信で必要となる以下の機能を搭載しております。

- Arm®社製 Cortex®-M4 コア内蔵
- リアルタイム OS (Real-Time OS) アクセラレータ内蔵 ( $\mu$ ITRON version4.0 相当)
- 10/100/1000BASE-PHY 内蔵
- ネットワーク処理専用 DMA コントローラ及びバッファ
- タイマ、各種シリアル・インターフェース、汎用 I/O ポート (GPIO) 、外部メモリ・インターフェース
- 高速リアルタイム応答性、高精度通信制御 (低ジッター通信)
- リアルタイム OS アクセラレータによる低 CPU 負荷での高速通信処理

## 1.2 機能概要

表 1.1 R-IN32M4-CL2 の機能概要 (1/2)


項目	品名
CPU コア	R-IN32M4-CL2
動作周波数	Arm 社 Cortex-M4 32 ビット RISC CPU +Real-Time OS Accelerator (Hardware Real-Time OS) 100MHz
命令セット	Thumb®-2 命令 Armv7-M アーキテクチャ
浮動小数点 UNIT	Armv7M FPv4-SP (32bit 単精度)
命令 RAM	768K バイト (ECC 対応)
データ RAM	512K バイト (ECC 対応)
バッファ RAM	64K バイト (ECC 対応)
内部システム・バス	・32 ビット・システム・バス 100MHz ・128 ビット・コミュニケーション・バス 100MHz
DMA バス機能 (システム・バス側)	・4 チャネル+1 チャネル (リアルタイム・ポート用) ・ソフトウェア・トリガ、各種割り込み信号からの DMA 起動が可能
ブート・モード	・シリアル・フラッシュ ROM ブート ・外部メモリ・ブート ・外部マイコン・ブート
外部メモリ・アクセス機能	・バス・サイジング機能 (16 ビット/32 ビット) ・ページ ROM/RAM/SRAM インタフェース ・同期式バースト・メモリ・インターフェース ・スタティック・メモリ用チップ・セレクト信号 : 4 本 ・外部メモリ空間 : 合計 256M バイト (最大時) ・プログラマブル・ウェイト機能
外部マイコン・インターフェース	・バス・サイジング機能 (16 ビット/32 ビット) ・スタティック・メモリ用の汎用インターフェース ・アドレス空間 : 2M バイト (Instruction RAM, Data RAM, レジスタ領域)
シリアル・フラッシュ ROM メモリ・コントローラ機能	・各社 SPI 互換シリアル・インターフェース対応 ・シリアル・メモリ・デバイスから直接ブート可能 ・Fast Read, Fast Read Dual Output, Fast Read Dual I/O, Fast Read Quad Output, Fast Read Quad I/O モードに対応 ・メモリ空間に直接割り付け
割り込み	・外部割り込み 29 本
内蔵周辺機能	
I/O ポート	CMOS 入出力 : 最大 106 本
タイマ (4 系統搭載)	・ハードウェア RTOS 内蔵タイマ ・CPU 内蔵タイマ ・32 ビット・タイマ (4ch) ・16 ビット・タイマ (16ch)
ウォッチドッグ・タイマ	・1 チャネル ・ソフトウェア・トリガ・スタート・モード ・エラー時の動作 -NMI 要求の生成 -リセット要求の生成 ・カウンタ・オーバフロー値の 75% 割り込み

表 1.1 R-IN32M4-CL2 の機能概要 (2/2)

項目	品名
内蔵周辺機能	R-IN32M4-CL2
アシンクロナス・シリアル・インターフェース	<ul style="list-style-type: none"> <li>・2チャネル</li> <li>・全二重通信</li> <li>・受信FIFO（10ビット×16）、送信FIFO（8ビット×16）内蔵</li> <li>・受信エラーとステータス出力機能</li> <li>・キャラクタ長：7, 8ビット、</li> <li>・パリティ機能：奇数、偶数、0、なし</li> <li>・送信ストップ・ビット：1, 2ビット</li> </ul>
I2Cシリアル・インターフェース	<ul style="list-style-type: none"> <li>・2チャネル</li> <li>・動作モード（標準モード、高速モード）</li> <li>・転送モード（シングル転送モード、連続転送モード）</li> <li>・通信データ長：8ビット</li> </ul>
CANコントローラ	<ul style="list-style-type: none"> <li>・2チャネル</li> <li>・ISO11898に準拠</li> <li>・標準フレームと拡張フレームの送受信が可能</li> <li>・転送速度：最大1Mbps</li> </ul>
クロック同期式シリアル・インターフェース	<ul style="list-style-type: none"> <li>・2チャネル</li> <li>・3線式シリアル同期データ転送</li> <li>・マスター・モードまたはスレーブ・モードを選択可能</li> <li>・ポート・レート・ジェネレータを内蔵</li> <li>・通信データ長：7ビット～16ビット</li> </ul>
10ビットADコンバータ	<ul style="list-style-type: none"> <li>・逐次比較型10ビットA/Dコンバータ</li> <li>・8チャネル</li> <li>・ハードウェアトリガ、ソフトウェア・トリガ対応</li> </ul>
CC-Link	<ul style="list-style-type: none"> <li>・インテリジェントデバイス局<sup>注</sup></li> <li>・リモートデバイス局</li> </ul>
10/100/1000Mbps Ether MAC	<ul style="list-style-type: none"> <li>・1チャネル</li> <li>・スイッチ機能（2ポート）</li> </ul>
CC-Link IE	CC-Link IE Field（インテリジェントデバイス局/リモートデバイス局）
オンチップ・デバッグ機能	<ul style="list-style-type: none"> <li>・シリアルワイヤもしくはJTAGの選択</li> <li>・フル・トレース機能（ETM内蔵）</li> </ul>
内蔵PLL	25MHz入力で、各クロックを内蔵PLLで生成
電源電圧	<p>VDD33=3.3±0.165V (R-IN32M4, GbE-PHY)</p> <p>VDD10=1.0±0.05V (R-IN32M4, GbE-PHY)</p> <p>VDD25=2.5±0.125V (GbE-PHY)</p>

注. 詳細は弊社にお問い合わせください。

### 1.3 機能ブロック構成



## 1.4 端子配置図 (Top View)

	A	B	C	D	E	F	G	H	J	K	L	M	N	P	R	T	U	V	W	Y	AA	AB	
22	GND	GND	RP21	RP23	RP25	RP27	RP02	RP00	AIN7	AIN5	AIN3	P20	P22	P25	GND	P67	P65	P63	P60	P30	GND	GND	22
21	GND	RP20	RP22	RP24	RP26	RP04	RP03	RP01	AIN6	AIN4	AIN2	P21	P23	P26	P27	P66	P64	P62	P61	P31	P32	GND	21
20	RP30	RP32	RP10	RP11	RP12	RP13	RP07	RP05	AVREFM	AVREFFP	AIN1	GND	P24	EXTPO	EXTP1	EXTP2	EXTP3	HWRZSEL	HOTRESETZ	PONRZ	P33	RESETZ	20
19	RP31	RP33	RP37	RP14	RP15	RP16	RP17	RP06	AGND	AVDD	AIN0	GND	GND	TMC2	TMC1	VDD33	MEMCSEL	ADMUXMODE	BUS32EN	RSTOUTZ	P35	P34	19
18	BUSCLK	RP34	RP36	D15	GND	VDD33	GND	VDD33	GND	VDD33	VDD33	GND	GND	VDD10	GND	GND	VDD33	TEST6	MEMIFSEL	BOOT0	GND	CCICL K2_09 7M	18
17	D6	RP35	D13	D14	TEST3	VDD33	GND	VDD10	VDD10	VDD10	VDD10	VDD10	VDD10	VDD10	VDD10	GND	VDD33	PLL_VD	HIFSYNC	BOOT1	P36	CCM_C LK80M	17
16	D4	D5	D11	D12	GND	VDD33	GND	VDD10	GND	GND	GND	GND	GND	VDD10	GND	GND	VDD33	PLL_GND	EXTP9	EXTP8	P37	GND	16
15	D2	D3	D9	D10	GND	GND	GND	VDD10	GND	GND	GND	GND	GND	VDD10	GND	GND	GND	EXTP7	EXTP6	P70	XT2	15	
14	DO	D1	D7	D8	GND	VDD33	GND	VDD10	GND	GND	GND	GND	GND	VDD10	GND	GND	GND	EXTP5	EXTP4	P71	XT1	14	
13	RDZ	WRSTBZ	CSZ0	A20	GND	GND	GND	VDD10	VDD10	VDD10	VDD10	VDD10	VDD10	VDD10	VDD10	GND	VDD33	GND	OSCTH	NMZ	P73	P72	13
12	P10	P12	WRZ0	A19	GND	VDD33	VDD33	GND	VDD33	GND	VDD33	VDD33	GND	VDD33	VDD33	GND	VDD33	VDD33	GND	TRACECLK	P75	P74	12
11	P11	P13	WRZ1	A18	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	TRACE DATA1	TRACE DATA0	P77	P76	11	
10	P14	P15	A17	GND	GND	GND	GND	GND	GND	TEST2	GND	GND	GND	GND	GND	GND	GND	GND	TRACE DATA2	P01	P00	10	
9	P16	P17	A15	A16	GND	GND	GND	GND	VDD33_GPHY	GND	GND	GND	TRSTZ	TRACE DATA3	P03	P02	9						
8	P47	P44	A13	A14	GND	GND	GND	GND	VDD33_GPHY	GND	GND	GND	GND	VDD33_GPHY	GND	GND	GND	GND	TDO	JTAGSEL	P05	P04	8
7	P45	P46	A11	A12	GND	GND	GND	GND	VDD1	GND	GND	GND	VDD1	GND	GND	GND	GND	TCK	TMODE2	P07	P06	7	
6	P43	P41	A9	A10	GND	GND	GND	GND	VDD1	GND	GND	GND	VDD1	GND	GND	TEST1	GND	TDI	TMODE1	P51	P50	6	
5	P42	A7	A8	PHYAD D1	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	TMS	TMODE0	P53	P52	5	
4	P40	A5	A6	PHYAD D2	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	GND	TEST5	TEST4	P55	P54	4	
3	A2	A3	A4	PHYAD D3	GND	GND	GND	GND	VDD1A	VDD1A	GND	VDD25A	VDD25A	VDD25A	GND	GND	GND	GND	GND	P57	P56	3	
2	GND	PHYO_L EDO	PHYAD D4	GND	GND	GND	P0_D3N	P0_D2N	P0_D1N	P0_D0N	GND	REF_FILT	GND	P1_D3N	P1_D2N	P1_D1N	P1_D0N	GND	GND	PHY1_L EDO	GND	2	
1	GND	GND	GND	GND	GND	GND	P0_D3P	P0_D2P	P0_D1P	P0_D0P	GND	REF_REFXT	GND	P1_D3P	P1_D2P	P1_D1P	P1_D0P	GND	GND	GND	GND	GND	1

## 1.5 システム・レジスタ領域のベース・アドレス

以降の章で記載されている各レジスタのアドレスの記載は、ベース・アドレスからの相対アドレスで記載しています。外部マイコン・インターフェースからアクセスする場合には D\_0000H 番地、また CPU および DMA コントローラからのアクセスは、4001\_0000H 番地がベース・アドレスになります。

- CPU および DMA コントローラからのアクセスの場合

BASE = 4001\_0000H

- 外部マイコン・インターフェースからのアクセスの場合

BASE = D\_0000H

## 2. 端子機能

本書における記号・略号の意味を以下に示します。

表 2.1 端子一覧における項目の意味

項目	意味
機能名	下記「端子名」の端子が持つ機能名称です。
端子名	「1.4 端子配置図 (Top View)」で示した端子名称です。
入出力	対象端子の入出力方向です。
機能説明	対象端子の機能概略です。
アクティブ	対象端子のアクティブルベルです。
リセット中	リセット中は RSTOUTZ = Low 期間の端子状態を示します。 リセット仕様に関する詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編」を参照して下さい。

表 2.2 端子一覧における記号・略号の意味

対象	記号・略号	意味
端子名	— (ハイフン)	ポート兼用がない専用端子です。
入出力	— (ハイフン)	電源／GND など入出力方向がない端子です。
アクティブルベル	— (ハイフン)	アクティブルベルがないことを示しています。 (クロック／データ／アドレス)
	High	アクティブルベルは High です。
	Low	アクティブルベルは Low です。
リセット中	— (ハイフン)	リセット初期値がない入力専用端子です。
	High	リセット中の端子状態は、High です。
	Low	リセット中の端子状態は、Low です。
	Hi-Z (High)	リセット中の端子状態は、内蔵 Pull-up 抵抗による Hi-Z (High) です。
	Hi-Z (Low)	リセット中の端子状態は、内蔵 Pull-down 抵抗による Hi-Z (Low) です。

## 2.1 端子一覧

「2.1.2 イーサネット端子」～「2.1.18 ADC 端子」の各端子は「2.1.1 ポート端子、リアルタイム・ポート端子」に示した各ポート端子に兼用しています。詳細は「2.1.1 ポート端子、リアルタイム・ポート端子」の兼用機能 1～兼用機能 4 をご参照下さい。

### 2.1.1 ポート端子、リアルタイム・ポート端子

ポートは、3.3V インタフェース 8 ビット・ポートが 13 セット（EXTP のみ 10 ビット）あります。このうち、ポート 0～3（P00-P37）、ポート 4～7（P40-P77）、リアルタイム・ポート 0～3（RP00-RP37）は、4 ポートをまとめて 32 ビット・アクセスも可能です。

(1/5)

端子名	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	リセット中
P00	INTPZ0	—	CCI_RUNLEDZ	CCS_MON1	Hi-Z (High)
P01	INTPZ1	—	—	CCS_MON2	
P02	INTPZ2	—	CCI_DLINKLEDZ	CCS_STBMSK	
P03	INTPZ3	—	CCI_ERRLEDZ	CCS_MON5	
P04	INTPZ4	—	CCI_LERR1LEDZ	CCS_MON6	
P05	INTPZ5	—	CCI_LERR2LEDZ	CCS_MON7	
P06	—	—	CCI_SDLEDZ	CCS_MON0	
P07	—	—	CCI_RDLEDZ	CCS_RESOUT	
P10	SMIO2	—	—	CCS_MON1	
P11	SMIO3	—	—	CCS_MON2	
P12	CSZ3	—	CCI_WDTIZ / CCM_WDTENZ / CCS_WDTZ	CCS_MON3	
P13	CSZ2	—	—	—	
P14	SMSCK	—	—	—	
P15	SMIO0	—	—	—	
P16	SMIO1	—	—	—	
P17	SMCSZ	—	—	—	
P20	RXD0	—	CCM_LINKERRZ	—	
P21	TXD0	—	CCM_ERRZ	—	
P22	INTPZ8	—	CCS_IOTENSU	—	
P23	INTPZ9	—	CCS_SENYU0	—	
P24	INTPZ10	ETHSWSYNCOUT	CCS_SENYU1	—	
P25	WDTOUTZ	—	CCS_ERRZ	—	
P26	TINJ1 / TIND5 <sup>注1</sup>	TOUTJ1 / TOUTD5 <sup>注1</sup>	CCM_RUNZ / CCS_RUNZ <sup>注2</sup>	—	
P27	TINJ0 / TIND4 <sup>注1</sup>	TOUTJ0 / TOUTD4 <sup>注1</sup>	—	—	

**注 1. TMISEL レジスタにて、TAUJ2/TAUD のどちらの端子を有効とするかを選択できます。**

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 25.18 タイマ I/F 選択レジスタ(TMISEL)」を参照して下さい。

**2. CCSRUN レジスタと CC-Link の信号で生成された信号を P26 端子として出力します。**

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 24.1.6 CC-Link Slave RUN LED 制御レジスタ(CCSRUN)」を参照して下さい。

(2/5)

端子名	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	リセット中
P30	RXD1	—	—	—	Hi-Z (High)
P31	TXD1	—	—	—	
P32	DMAREQZ1	—	CCM_LNKRUNZ / CCS_LNKRUNZ	—	
P33	DMAACKZ1	—	CCM_RDLEDZ / CCS_RDLEDZ	—	
P34	DMATCZ1	—	—	—	
P35	CSISCK1	INTPZ22	—	—	Hi-Z (Low)
P36	CSISI1	INTPZ23	—	—	Hi-Z (High)
P37	CSISO1	INTPZ24	—	—	Hi-Z (Low)
P40	A1 / MA0	HA1	—	—	Hi-Z (High)
P41	WAITZ	HWAITZ	—	—	
P42	CSICS00	HERROUTZ	CCS_FUSEZ	—	
P43	CSICS01	HBUSCLK	CCM_IRLZ	—	
P44	CSZ1	HPGCSZ	—	—	
P45	CSISCK0	WAITZ1	—	—	
P46	CSISI0	WAITZ2	—	—	
P47	CSISO0	WAITZ3	—	—	
P50	INTPZ6	—	—	CCS_REFSTB	Hi-Z (High)
P51	INTPZ7	—	—	CCS_SDGATEON	
P52	TINJ3 / TIND7 <sup>注</sup>	TOUTJ3 / TOUTD7 <sup>注</sup>	CCI_NMIZ	CCS_DCHANG	
P53	CRXD0	CCI_INTZ	—	—	
P54	CTXD0	CCS_RD	CCM_RD	—	
P55	CRXD1	CCS_MON4	—	—	
P56	CTXD1	CCS_SD	CCM_SD	—	
P57	TINJ2 / TIND6 <sup>注</sup>	TOUTJ2 / TOUTD6 <sup>注</sup>	CCM_SDGCZ	—	

注. TMISEL レジスタにて、TAUJ2/TAUD のどちらの端子を有効とするかを選択可能です。

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 25.18 タイマ I/F 選択レジスタ (TMISEL)」を参照して下さい。

(3/5)

端子名	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	リセット中
P60	SCL0	—	—	—	Hi-Z (High)
P61	SDA0	—	—	—	
P62	RTDMAREQZ	—	CCM_MDIN0	—	
P63	RTDMAACKZ	—	CCM_MDIN1	—	
P64	RTDMATCZ	—	CCM_MDIN2	—	
P65	DMAREQZ0	—	CCM_MDIN3	—	
P66	DMAACKZ0	—	CCM_MSTZ	—	
P67	DMATCZ0	—	CCS_MON3	—	
P70	CSICS10	—	CCS_STATION_NO_0 / CCM_SNIN0	—	
P71	CSICS11	—	CCS_STATION_NO_1 / CCM_SNIN1	—	
P72	SLEEPING	—	CCS_STATION_NO_2 / CCM_SNIN2	—	
P73	INTPZ11	—	CCS_STATION_NO_3 / CCM_SNIN3	—	
P74	INTPZ12	—	CCS_STATION_NO_4 / CCM_SNIN4	—	
P75	INTPZ13	—	CCS_STATION_NO_5 / CCM_SNIN5	—	
P76	INTPZ14	—	CCS_STATION_NO_6 / CCM_SNIN6	—	
P77	INTPZ15	—	CCS_STATION_NO_7 / CCM_SNIN7	—	

(4/5)

端子名	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	リセット中
EXTP0	—	TOUTD0	—	TIND0	Hi-Z (High)
EXTP1	—	TOUTD1	—	TIND1	
EXTP2	—	TOUTD2	—	TIND2	
EXTP3	WDTOUTZ	TOUTD3	—	TIND3	
EXTP4	—	—	—	—	
EXTP5	—	—	—	—	
EXTP6	—	—	—	—	Hi-Z (Low)
EXTP7	CCM_STMON3	—	—	—	Hi-Z (High)
EXTP8	—	—	—	—	
EXTP9	—	—	—	—	

ポート RP0x～ポート RP3x (x : 0-7) は、リアルタイム・ポートとして動作します。リアルタイム・ポート専用の DMA コントローラにより、32 ビット単位で DMA 転送トリガに同期して、ポートの入出力が行えます。

(5/5)

端子名	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	リセット中
RP00	INTPZ16	SCL1	CCM_SDLEDZ / CCS_SDLEDZ	—	Hi-Z (High)
RP01	INTPZ17	SDA1	CCM_SMSTZ	—	
RP02	INTPZ18	ADTRG	CCS_BS1	—	
RP03	INTPZ19	ADTRGRDY	CCS_BS2	—	
RP04	INTPZ20	—	CCS_BS4	—	
RP05	INTPZ21	—	CCS_BS8	—	
RP06	WRZ2 / BENZ2	HWRZ2 / HBENZ2	—	—	
RP07	WRZ3 / BENZ3	HWRZ3 / HBENZ3	—	—	
RP10	D24 / MD24 / HD24	LED0_PHY0	—	—	
RP11	D25 / MD25 / HD25	LED1_PHY0	—	—	
RP12	D26 / MD26 / HD26	LED2_PHY0	—	—	
RP13	D27 / MD27 / HD27	LED3_PHY0	—	—	
RP14	D28 / MD28 / HD28	LED0_PHY1	—	—	
RP15	D29 / MD29 / HD29	LED1_PHY1	—	—	
RP16	D30 / MD30 / HD30	LED2_PHY1	—	—	
RP17	D31 / MD31 / HD31	LED3_PHY1	—	—	
RP20	BCYSTZ / ADVZ	HBCYSTZ	—	—	Hi-Z (Low)
RP21	A21 / MA20	—	—	—	
RP22	A22 / MA21	—	—	—	
RP23	A23 / MA22	—	—	—	
RP24	A24 / MA23	INTPZ25	—	—	
RP25	A25 / MA24	INTPZ26	—	—	
RP26	A26 / MA25	INTPZ27	—	—	
RP27	A27 / MA26	INTPZ28	—	—	Hi-Z (High)
RP30	D16 / MD16 / HD16	TOUTD8	TIND8	—	
RP31	D17 / MD17 / HD17	TOUTD9	TIND9	—	
RP32	D18 / MD18 / HD18	TOUTD10 <small>注</small>	TIND10	—	
RP33	D19 / MD19 / HD19	TOUTD11 <small>注</small>	TIND11	—	
RP34	D20 / MD20 / HD20	TOUTD12 <small>注</small>	TIND12	—	
RP35	D21 / MD21 / HD21	TOUTD13 <small>注</small>	TIND13	—	
RP36	D22 / MD22 / HD22	TOUTD14 <small>注</small>	TIND14	—	
RP37	D23 / MD23 / HD23	TOUTD15 <small>注</small>	TIND15	—	

注. TAUD 端子出力か PIC 端子出力を TOUTDSEL レジスタにて選択可能です。

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 25.21 TOUTD 出力選択レジスタ (TOUTD\_SEL)」を参照して下さい。

## 2.1.2 イーサネット端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
P0_D0N	—	入出力	PHY 0 Tx/Rx channel A negative signal	—	—
P0_D0P	—	入出力	PHY 0 Tx/Rx channel A positive signal	—	—
P0_D1N	—	入出力	PHY 0 Tx/Rx channel B negative signal	—	—
P0_D1P	—	入出力	PHY 0 Tx/Rx channel B positive signal	—	—
P0_D2N	—	入出力	PHY 0 Tx/Rx channel C negative signal	—	—
P0_D2P	—	入出力	PHY 0 Tx/Rx channel C positive signal	—	—
P0_D3N	—	入出力	PHY 0 Tx/Rx channel D negative signal	—	—
P0_D3P	—	入出力	PHY 0 Tx/Rx channel D positive signal	—	—
P1_D0N	—	入出力	PHY 1 Tx/Rx channel A negative signal	—	—
P1_D0P	—	入出力	PHY 1 Tx/Rx channel A positive signal	—	—
P1_D1N	—	入出力	PHY 1 Tx/Rx channel B negative signal	—	—
P1_D1P	—	入出力	PHY 1 Tx/Rx channel B positive signal	—	—
P1_D2N	—	入出力	PHY 1 Tx/Rx channel C negative signal	—	—
P1_D2P	—	入出力	PHY 1 Tx/Rx channel C positive signal	—	—
P1_D3N	—	入出力	PHY 1 Tx/Rx channel D negative signal	—	—
P1_D3P	—	入出力	PHY 1 Tx/Rx channel D positive signal	—	—
PHYADD1	—	入力	Device SMI Address bit 1. (PD 抵抗付)	—	—
PHYADD2	—	入力	Device SMI Address bit 2. (PD 抵抗付)	—	—
PHYADD3	—	入力	Device SMI Address bit 3. (PD 抵抗付)	—	—
PHYADD4	—	入力	Device SMI Address bit 4. (PD 抵抗付)	—	—
REF_FILT	—	入出力	Copper media reference filter pin.	—	—
REF_REXT	—	入出力	Copper media reference external pin.	—	—
VDD1	—	—	1.0 V internal power supply	—	—
VDD1A	—	—	1.0 V analog power requiring additional PCB power supply filtering	—	—
VDD25A	—	—	2.5 V general analog power supply	—	—
VDD33_GPHY	—	—	3.3 V general I/O power supply	—	—
PHY0_LED0	—	出力	GbE-PHY の LED0_PHY0 出力信号	Low	High
PHY1_LED0	—	出力	GbE-PHY の LED0_PHY1 出力信号	Low	High
ETHSWSYNCOUT	P24	出力	EtherSwitch のイベント出力	High	Hi-Z (High)

### 2.1.3 外部 SRAM／マイコン・インターフェース

外部 SRAM／外部マイコン・インターフェースは、排他利用となります。  
MEMIFSEL 端子の設定により選択されます。（設定値が Low の時は外部 SRAM インタフェース、High の時は外部マイコン・インターフェースとなります。）

### 2.1.3.1 SRAM インタフェース端子

#### (a) 非同期 SRAM MEMC (MEMCSEL=0) 選択時

機能名	端子名	入出力	機能説明	アクティブ	リセット中		
BUSCLK	—	出力	バス・クロック出力	—	クロック出力		
CSZ0	—	出力	チップ・セレクト 信号出力	Low	Hi-Z (High)		
CSZ1	P44	出力					
CSZ2	P13	出力					
CSZ3	P12	出力					
A1	P40	出力	アドレス出力	—	Hi-Z (Low)		
A2-A20	—	出力					
A21-A27	RP21-RP27	出力					
D0-D15	—	入出力	データ・バス	High	Hi-Z (High)		
D16-D31	RP30-RP37、 RP10-RP17	入出力					
RDZ	—	出力	リード・ストローブ出力				
WRSTBZ	—	出力	ライト・ストローブ出力	Low			
WRZ0 / BENZ0 <sup>注</sup>	WRZ0	出力	有効バイト・レーン・ ストローブ出力				
WRZ1 / BENZ1 <sup>注</sup>	WRZ1	出力					
WRZ2 / BENZ2 <sup>注</sup>	RP06	出力					
WRZ3 / BENZ3 <sup>注</sup>	RP07	出力					
WAITZ	P41	入力	ウェイト入力				
BCYSTZ	RP20	出力	バス・サイクル・スタート・ ステータス出力				

**備考.** 外部メモリ・インターフェース端子の BUSCLK 以外の端子は、内部リセット信号 (HRESETZ) のアクティブ期間中は、入力信号になります。

**注.** WREN レジスタで WRZ3 - WRZ0 と BENZ3 - BENZ0 を切り替えます。レジスタの詳細は、「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 10.3.5 ライト・イネーブル切り替えレジスタ (WREN)」を参照して下さい。

## (b) 同期式バースト・アクセス MEMC (MEMCSEL = 1) 選択時

機能名	端子名	入出力	機能説明	アクティブ	リセット中
BUSCLK	—	出力	バス・クロック出力	—	クロック出力
CSZ0	—	出力	チップ・セレクト 信号出力	Low	Hi-Z (High)
CSZ1	P44	出力			
CSZ2	P13	出力			
CSZ3	P12	出力			
MA0	P40	出力	アドレス出力	—	Hi-Z (Low)
MA1-MA19	A2-A20	出力			
MA20-MA26	RP21-RP27	出力			
MD0-MD15 / MA0-MA15 <sup>注1</sup>	D0-D15	入出力	データ・バス	Low	Hi-Z (High)
MD16-MD31 / MA16-MA31 <sup>注1</sup>	RP30-RP37、 RP10-RP17	入出力			
RDZ	—	出力	リード・ストローブ出力		
WRSTBZ	—	出力	ライト・ストローブ出力	有効バイト・レーン・ ストローブ出力	
WRZ0 / BENZ0 <sup>注2</sup>	WRZ0	出力			
WRZ1 / BENZ1 <sup>注2</sup>	WRZ1	出力			
WRZ2 / BENZ2 <sup>注2</sup>	RP06	出力			
WRZ3 / BENZ3 <sup>注2</sup>	RP07	出力	ウェイト入力	—	Hi-Z (High)
WAITZ	P41	入力			
WAITZ1-WAITZ3	P45-P47	入力			
ADVZ	RP20	出力	アドレス・バリッド出力		

備考. 外部メモリ・インターフェース端子の BUSCLK 以外の端子は、内部リセット信号 (HRESETZ) のアクティブ期間中は、入力信号になります。

注 1. ADMUXMODE 端子が High の場合、アドレス端子と兼用になります。

ADMUXMODE = 0 : MD0-MD31 (アドレス/データ分離)

ADMUXMODE = 1 : MD0-MD31/MA0-MA31 (アドレス/データ多重)

2. SET\_OPMODE レジスタで WRZ3 - WRZ0 と BENZ3 - BENZ0 を切り替えます。

レジスタの詳細は、「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編

11.2.8 同期式バースト・アクセス MEMC モード設定レジスタ (SET\_OPMODE)」を参照して下さい。

### 2.1.3.2 外部マイコン・インターフェース端子

#### (a) 非同期 SRAM MEMC (MEMCSEL = 0) 選択時

機能名	端子名	入出力	機能説明	アクティブ	リセット中
HBUSCLK <sup>注1</sup>	P43	入力	バス・クロック入力	—	Hi-Z (High)
HCSZ	CSZ0	入力	チップ・セレクト入力	Low	
HPGCSZ	P44	入力	PageROM モード・チップ・セレクト入力		
HWAITZ	P41	出力	ウェイト信号出力		
HA1	P40	入力	アドレス信号入力	—	
HA2-HA20	A2-A20	入力			Hi-Z (Low)
HD0-HD15	D0-D15	入出力	データ・バス		
HD16-HD31	RP30-RP37、 RP10-RP17	入出力			Hi-Z (High)
HRDZ	RDZ	入力		Low	
HWRSTBZ	WRSTBZ	入力	ライト・ストローブ入力		
HWRZ0 / HBENZ0 <sup>注2</sup>	WRZ0	入力	有効バイト・レーン・ストローブ入力		
HWRZ1 / HBENZ1 <sup>注2</sup>	WRZ1	入力			
HWRZ2 / HBENZ2 <sup>注2</sup>	RP06	入力			
HWRZ3 / HBENZ3 <sup>注2</sup>	RP07	入力			
HERROUTZ	P42	出力	エラー割り込み出力		High
HBCYSTZ	RP20	入力	バス・サイクル入力		Hi-Z (High)

注 1. HBUSCLK 端子は同期 SRAM 対応 MCU 接続モード (HIFSYNC 端子が High) の場合のみ使用します。

非同期 SRAM 対応 MCU 接続モード (HIFSYNC 端子が Low) の場合は使用しません。

なお、HBUSCLK 端子以外の外部マイコン・インターフェース端子の使用要否は各モード共通です。

端子接続例の詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル ボード設計編 10.1 外部マイコン・インターフェース」を参照してください。

2. HWRZSEL 端子の入力レベルによって、HWRZ3 - HWRZ0 と HBENZ3 - HBENZ0 を切り替えます。

備考. 外部マイコン・インターフェース端子は、リセット期間中でも外部マイコン・インターフェース端子として動作します。

## (b) 同期式バースト・アクセス MEMC (MEMCSEL = 1) 選択時

機能名	端子名	入出力	機能説明	アクティブ	リセット中		
HBUSCLK	P43	入力	バス・クロック入力	—	Hi-Z (High)		
HCSZ	CSZ0	入力	チップ・セレクト入力	Low			
HPGCSZ	P44	入力	PageROM モード・チップ・セレクト入力				
HWAITZ	P41	出力	ウェイト信号出力				
HA1 <sup>注1</sup>	P40	入力	アドレス信号入力	—	Hi-Z (Low)		
HA2-HA20 <sup>注1</sup>	A2-A20	入力					
HD0-HD15 <sup>注1</sup>	D0-D15	入出力	データ・バス		Hi-Z (High)		
HD16-HD31 <sup>注1</sup>	RP30-RP37、 RP10-RP17	入出力					
HRDZ	RDZ	入力	リード・ストローブ入力	Low	Hi-Z (High)		
HWRSTBZ	WRSTBZ	入力	ライト・ストローブ入力				
HWRZ0 / HBENZ0 <sup>注2</sup>	WRZ0	入力	有効バイト・レーン・ストローブ入力				
HWRZ1 / HBENZ1 <sup>注2</sup>	WRZ1	入力					
HWRZ2 / HBENZ2 <sup>注2</sup>	RP06	入力					
HWRZ3 / HBENZ3 <sup>注2</sup>	RP07	入力					
HERROUTZ	P42	出力	エラー割り込み出力	High	Hi-Z (High)		
HBCYSTZ	RP20	入力	バス・サイクル入力				

注1. アドレス／データ・マルチプレクス・モード (ADMUXMODE 端子が High) 時と、  
アドレス／データ・セパレート・モード (ADMUXMODE 端子が Low) 時において  
アドレス・データ端子の接続方法が異なります。  
端子接続例の詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル ボード設計編  
10.1 外部マイコン・インターフェース」を参照してください。

2. MEMCSEL 端子が “1” の場合、HWRZSEL 端子を “1” に設定することは禁止です。

備考. 外部マイコン・インターフェース端子は、リセット期間中でも外部マイコン・インターフェース端子として動作します。

### 2.1.4 シリアル・フラッシュ ROM インタフェース

シリアル・フラッシュROMメモリ・コントローラの端子です。

Fast Read, Fast Read Dual Output, Fast Read Dual I/O, Fast Read Quad Output, Fast Read Quad I/Oモードに対応しています。

機能名	端子名	入出力	機能説明	アクティブ	リセット中
SMSCK	P14	出力	シリアル・フラッシュ ROM 用 シリアル・クロック出力信号	—	Hi-Z (High)
SMIO0	P15	入出力	シリアル・フラッシュ ROM 用 シリアル・データ入出力信号 (シリアル ROM の IO0 端子に接続)		
SMIO1	P16	入出力	シリアル・フラッシュ ROM 用 シリアル・データ入出力信号 (シリアル ROM の IO1 端子に接続)		
SMIO2	P10	入出力	シリアル・フラッシュ ROM 用 シリアル・データ入出力信号 (シリアル ROM の/WP(IO2)端子に接続)		
SMIO3	P11	入出力	シリアル・フラッシュ ROM 用 シリアル・データ入出力信号 (シリアル ROM の/HOLD(IO3)端子に接続)		
SMCSZ	P17	出力	シリアル・フラッシュ ROM 用 チップ・セレクト出力	Low	

### 2.1.5 DMA インタフェース端子

内蔵AHBバス用DMAコントローラの外部インターフェース端子です。

R-IN32M4-CL2に内蔵している2種類のDMAコントローラを外部DMAインターフェースとして制御可能です。制御可能なDMAコントローラは、汎用DMAコントローラのチャネル0、チャネル1およびリアルタイム・ポート用DMAコントローラです。

機能名	端子名	入出力	機能説明	アクティブ	リセット中
RTDMAREQZ	P62	入力	RTDMAC DMA 転送要求入力	Low	Hi-Z (High)
RTDMAACKZ	P63	出力	RTDMAC DMA アクノリッジ出力		
RTDMATCZ	P64	出力	RTDMAC ターミナル・カウント出力		
DMAREQZ0	P65	入力	DMA 転送要求入力 0		
DMAACKZ0	P66	出力	DMA アクノリッジ出力 0		
DMATCZ0	P67	出力	ターミナル・カウント出力 0		
DMAREQZ1	P32	入力	DMA 転送要求入力 1		
DMAACKZ1	P33	出力	DMA アクノリッジ出力 1		
DMATCZ1	P34	出力	ターミナル・カウント出力 1		

**注意.** DMA インタフェース端子は、DMA コントローラのチャネル固定です。任意の DMA コントローラ、任意のチャネルに割り当てることはできません。詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル 周辺機能編 14.DMA 機能」を参照してください。

### 2.1.6 外部割込み入力端子

1 本のノンマスカブル割り込みと、29 本のマスカブル割り込み入力端子があります。

機能名	端子名	入出力	機能説明	アクティブ	リセット中
NMZ	—	入力	ノンマスカブル外部割り込み入力	Low	Hi-Z (High)
INTPZ0-INTPZ5	P00-P05	入力	外部割り込み入力		Hi-Z (Low)
INTPZ6	P50				
INTPZ7	P51				
INTPZ22	P35				
INTPZ24	P37				
INTPZ8-INTPZ10	P22-P24				
INTPZ11-INTPZ15	P73-P77				
INTPZ16-INTPZ21	RP00-RP05				
INTPZ23	P36				
INTPZ25-INTPZ28	RP24-RP27				

### 2.1.7 タイマ入出力端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
TINJ0 / TOUTJ0 <sup>注</sup>	P27	入出力	タイマ TAUJ2 入出力端子 タイマ TAUD 入出力端子	-	Hi-Z (High)
TINJ1 / TOUTJ1 <sup>注</sup>	P26				
TINJ2 / TOUTJ2 <sup>注</sup>	P57				
TINJ3 / TOUTJ3 <sup>注</sup>	P52				
TIND0 / TOUTD0	EXTP0				
TIND1 / TOUTD1	EXTP1				
TIND2 / TOUTD2	EXTP2				
TIND3 / TOUTD3	EXTP3				
TIND4 / TOUTD4 <sup>注</sup>	P27				
TIND5 / TOUTD5 <sup>注</sup>	P26				
TIND6 / TOUTD6 <sup>注</sup>	P57				
TIND7 / TOUTD7 <sup>注</sup>	P52				
TIND8 / TOUTD8	RP30				
TIND9 / TOUTD9	RP31				
TIND10 / TOUTD10	RP32				
TIND11 / TOUTD11	RP33				
TIND12 / TOUTD12	RP34				
TIND13 / TOUTD13	RP35				
TIND14 / TOUTD14	RP36				
TIND15 / TOUTD15	RP37				

**注.** TINJ0-TINJ3 と TIND4-TIND7, TOUTJ0-TOUTJ3 と TOUTD4-TOUTD7 は、それぞれ同一端子の兼用機能に割り当てられています。使用する端子を TMISEL レジスタで選択してください。

レジスタ詳細は、「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 25.18 タイマ I/F 選択レジスタ (TMISEL)」を参照して下さい。

なお、内部クロックによるインターバル・タイマ機能など、外部端子を利用しない場合は、TAUJ2/TAUD の双方のチャネルの同時利用ができます。

### 2.1.8 ウオッヂドック・タイマ出力端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
WDTOUTZ	P25 / EXTP3	出力	ウォッヂドッグ・タイマ出力端子	Low	Hi-Z (High)

### 2.1.9 シリアル・インターフェース端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
TXD0	P21	出力	UART0 シリアル・データ出力	—	Hi-Z (High)
RXD0	P20	入力	UART0 シリアル・データ入力		
TXD1	P31	出力	UART1 シリアル・データ出力		
RXD1	P30	入力	UART1 シリアル・データ入力		
CSISCK0	P45	入出力	CSI0 シリアル・クロック入出力		
CSISI0	P46	入力	CSI0 シリアル・データ入力		
CSISO0	P47	出力	CSI0 シリアル・データ出力		
CSICS00	P42	出力	CSI0 チップ・セレクト出力0	Low	
CSICS01	P43	出力	CSI0 チップ・セレクト出力1		
CSISCK1	P35	入出力	CSI1 シリアル・クロック入出力	—	Hi-Z (Low)
CSISI1	P36	入力	CSI1 シリアル・データ入力		Hi-Z (High)
CSISO1	P37	出力	CSI1 シリアル・データ出力		Hi-Z (Low)
CSICS10	P70	出力	CSI1 チップ・セレクト出力0	Low	Hi-Z (High)
CSICS11	P71	出力	CSI1 チップ・セレクト出力1		
SCL0	P60	入出力	I2C0 シリアル・クロック	—	
SDA0	P61	入出力	I2C0 シリアル・データ		
SCL1	RP00	入出力	I2C1 シリアル・クロック		
SDA1	RP01	入出力	I2C1 シリアル・データ		
CRXD0	P53	入力	CAN0 受信データ入力 (5V-tolerant 対応)		
CTXD0	P54	出力	CAN0 送信データ出力 (5V-tolerant 対応)		
CRXD1	P55	入力	CAN1 受信データ入力 (5V-tolerant 対応)		
CTXD1	P56	出力	CAN1 送信データ出力 (5V-tolerant 対応)		

## 2.1.10 CC-Link IE Field 端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
CCI_RUNLEDZ	P00	出力	運転状態出力	Low	Hi-Z (High)
CCI_DLINKLEDZ	P02	出力	サイクリック交信状態出力		
CCI_ERRLEDZ	P03	出力	フィールド・ネットワーク・エラー状態出力		
CCI_LERR1LEDZ	P04	出力	リンクエラー状態出力 1		
CCI_LERR2LEDZ	P05	出力	リンクエラー状態出力 2		
CCI_SDLEDZ	P06	出力	送信状態出力		
CCI_RDLEDZ	P07	出力	ポート受信状態出力		
CCI_NMIZ	P52	出力	マイコンへの NMI 割り込み出力		
CCI_WDTIZ	P12	入力	外部 WDT からの入力		
CCI_INTZ	P53	出力	マイコンへの割り込み出力		
CCI_CLK2_097M	—	入力	2.097152MHz クロック (水晶発振器)	—	—
CCI_WAITEDGEH <sup>注1,2</sup>	TRACEDATA2	入力	ウェイト同期エッジ設定		
CCI_WRLENH <sup>注1,2</sup>	TRACEDATA3	入力	WRZ モード設定		

注 1. CC-Link IE Field の内部入力端子 CCI\_WAITEDGEH、CCI\_WRLENH は以下の外部端子のリセット時の状態をラッチした値が入力されます。

端子機能 (IEF 内部)	ラッチする外部端子
CCI_WAITEDGEH	TRACEDATA2
CCI_WRLENH	TRACEDATA3

2. 外部メモリ・ブート、外部シリアル・フラッシュ ROM ブート、命令 RAM ブートでブートする際、リセット中に TRACEDATA2 端子(CCI\_WAITEDGEH の兼用)と TRACEDATA3 端子(CCI\_WRLENH の兼用)にハイ・レベルを入力してください。  
リセット中に TRACEDATA2、TRACEDATA3 端子にロー・レベルを入力すると、R-IN32M4-CL2 内の CPU から CC-Link IE Field にアクセスできません。

## 2.1.11 CC-Link 端子（インテリジェントデバイス局）

機能名	端子名	入出力	機能説明	アクティブ	リセット中
CCM_LINKERRZ	P20	出力	リンクエラーLED 制御出力	Low	Hi-Z (High)
CCM_ERRZ	P21	出力	未使用		
CCM_RUNZ	P26	出力	RUN LED 制御出力		
CCM_MDIN0- CCM_MDIN3	P62-P65	入力	伝送速度設定入力	-	
CCM_SNIN0- CCM_SNIN7	P70-P77	入力	局番設定スイッチ入力		
CCM_LNKRUNZ	P32	出力	リンク RUN LED 制御出力	Low	
CCM_RDLEDZ	P33	出力	受信データ LED 制御出力		
CCM_SDLEDZ	RP00	出力	送信データ LED 制御出力		
CCM_IRLZ	P43	出力	通信回路からの割り込み信号出力		
CCM_WDTENZ	P12	入力	ウォッチャドック・タイマ・エラー入力		
CCM_MSTZ	P66	出力	未使用		
CCM_SMSTZ	RP01	出力	未使用	-	
CCM_RD	P54	入力	通信回路データ受信端子		
CCM_SD	P56	出力	通信回路データ送信端子	Low	
CCM_SDGCZ	P57	出力	通信回路送信データ・ゲート制御端子		
CCM_STMON3	EXTP7	出力	ステータス出力		
CCM_CLK80M	-	入力	CC-Link クロック入力 (80MHz)	-	-

## 2.1.12 CC-Link 端子（リモートデバイス局）

機能名	端子名	入出力	機能説明	アクティブ	リセット中
CCS_MON0	P06	出力	モニタ信号	—	Hi-Z (High)
CCS_MON1	P00 / P10	出力			
CCS_MON2	P01 / P11	出力			
CCS_MON3	P12 / P67	出力			
CCS_MON4	P55	出力			
CCS_MON5-CCS_MON7	P03-P05	出力			
CCS_RESOUT	P07	出力		High	
CCS_IOTENSU	P22	入力	初期設定端子	—	
CCS_SENYU0	P23	入力			
CCS_SENYU1	P24	入力			
CCS_ERRZ	P25	出力	動作確認用 LED	Low	
CCS_RUNZ	P26	出力	動作確認用 LED		
CCS_LNKRUNZ	P32	出力	リンク RUN LED 制御出力		
CCS_STATION_NO_0-CCS_STATION_NO_7	P70-P77	入力	局番設定スイッチ入力端子	—	
CCS_REFSTB	P50	出力	割込み信号	High	
CCS_STBMSK	P02	入出力	CLK 停止監視用入出力	—	
CCS_DCHANG	P52	入出力	CLK 停止監視用入出力		
CCS_WDTZ	P12	入力	WDT 入力	Low	
CCS_RDLEDZ	P33	出力	受信データ LED 制御出力		
CCS_RD	P54	入力	通信回路データ受信端子		
CCS_SD	P56	出力	通信回路データ送信端子	—	
CCS_SDLEDZ	RP00	出力	動作確認用 LED		
CCS_SDGATEON	P51	出力	通信回路送信データ・ゲート制御端子	High	Hi-Z (Low)
CCS_BS1	RP02	入力	ポート・レート設定 SW 入力端子	—	Hi-Z (High)
CCS_BS2	RP03	入力			
CCS_BS4	RP04	入力			
CCS_BS8	RP05	入力			
CCS_FUSEZ	P42	入力	ヒューズ断入力信号	Low	
CCM_CLK80M <sup>注</sup>	—	入力	CC-Link クロック入力 (80MHz)	—	—

注. 本端子は、CC-Link（インテリジェントデバイス局）と共に用います。

### 2.1.13 システム端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
XT1	—	入力	クロック入力端子 OSCTH = 1 : 発振器使用時です。 XT1 を GND、XT2 に発振器を接続。	—	—
XT2	—	入出力	OSCTH = 0 : 発振子使用時です。 XT1/XT2 に発振子に接続。		
RESETZ	—	入力	リセット入力	Low	
PONRZ	—	入力	パワー・オン・リセット入力		
HOTRESETZ	—	入力	ホット・リセット入力		
OSCTH	—	入力	外部クロック入力モード設定 0 : 発振子使用モード 1 : 外部クロック入力モード	High	
JTAGSEL	—	入力	JTAG 端子の動作モード設定 0 : Cortex-M4 JTAG モード 1 : B-SCAN JTAG モード	—	
RSTOUTZ	—	出力	外部へのリセット出力	Low	Low
PLL_VDD	—	—	PLL 電源 (1.0V)	—	—
PLL_GND	—	—	PLL GND		
VDD33	—	—	I/O 電源 (3.3V)		
VDD10	—	—	内部電源 (1.0V)		
GND	—	—	電源用グランド電位 (GND)		

### 2.1.14 トレース端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
TRACECLK	—	出力	トレース・ポート・クロック出力	—	クロック出力
TRACEDATA3 <sup>注</sup>	—		トレース・ポート・データ出力		Hi-Z (High)
TRACEDATA2 <sup>注</sup>	—				
TRACEDATA1	—				
TRACEDATA0	—				

注. CC-Link IE Field の端子と兼用しています。

兼用機能情報は「2.1.10 CC-Link IE Field 端子」を参照して下さい。

初期状態は入力信号であり、リセット(RSTOUTZ 端子)解除後、20cycle@BUSCLK で  
入力→出力に切り替わります。

### 2.1.15 CPU パワー制御端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
SLEEPING	P72	出力	CPU コアの SLEEP モード出力	High	Hi-Z (High)

### 2.1.16 テスト端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
TMODE0-TMODE2	-	入力	テスト・モード選択端子	-	-
TMS		入出力	モード・セレクト信号		
TDI		入力	シリアル・データ入力		
TDO		出力	シリアル・データ出力		
TRSTZ		入力	リセット信号		
TCK		入力	クロック信号 (JTAG クロック)		
TMC1		入力	ルネサステスト端子		
TMC2		入力	ルネサステスト端子		
TEST1		入力	ルネサステスト端子		
TEST2		入出力	ルネサステスト端子		
TEST3		入力	ルネサステスト端子		
TEST4		入出力	ルネサステスト端子		
TEST5		入出力	ルネサステスト端子		
TEST6		入力	ルネサステスト端子		

## 2.1.17 動作モード設定端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
BOOT1- BOOT0	-	入力	ブート・モード選択 00 : 外部メモリ・ブート 01 : 外部シリアル・フラッシュ・ROM ブート 10 : 外部マイコン・ブート 11 : 命令 RAM ブート (デバッグ時のみ使用可能)	-	-
MEMIFSEL	-	入力	外部メモリ・インターフェース種別選択 0 : スレーブ・メモリ・インターフェース 1 : 外部マイコン・インターフェース		
MEMCSEL	-	入力	内蔵するメモリ・コントローラの選択 0 : 非同期式 SRAM MEMC 1 : 同期式バースト・アクセス MEMC		
BUS32EN	-	入力	外部メモリ・インターフェース・バス幅選択 0 : 16 ビット・バス 1 : 32 ビット・バス		
HIFSYNC	-	入力	外部マイコン・インターフェースの動作モード 0 : 非同期式 SRAM インタフェース 1 : 同期式 SRAM インタフェース		
HWRZSEL	-	入力	外部マイコン・インターフェース HWRZ/HBENZ 選択 0 : HBENZ として使用 1 : HWRZ として使用		
ADMUXMODE	-	入力	アドレス/データのマルチプレクス設定 0 : アドレス/データ分離 1 : アドレス/データ多重		

本製品において使用可能な動作モード設定端子の組み合わせは下表のとおりです。

ブート・モード	外部メモリ・ブート				外部マイコン・ブート				外部シリアル・フラッシュ ROM ブート							
外部メモリ I/F	スレーブ・メモリ I/F				外部マイコン I/F				スレーブ・メモリ I/F				外部マイコン I/F			
MEMC タイプ	非同期		同期式		非同期		同期式		非同期		同期式		非同期		同期式	
外部バス幅	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit
BOOT1-0	00	00	00	00	10	10	10	10	01	01	01	01	01	01	01	01
MEMIFSEL	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
MEMCSEL	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
BUS32EN	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
HIFSYNC	0	0	0	0	注1	注1	1	1	0	0	0	0	注1	注1	1	1
HWRZSEL	0	0	0	0	注2	注2	0	0	0	0	0	0	注2	注2	0	0
ADMUXMODE	0	0	注3	注3	0	0	注3	注3	0	0	注3	注3	0	0	注3	注3

**注意.** 動作モード設定端子は、上記以外の組み合わせは設定禁止です。

**注 1. HIFSYNC 端子によって外部マイコン・インタフェース機能を選択できます。**

HIFSYNC = 0 : 非同期 SRAM 対応 MCU 接続モード

HIFSYNC = 1 : 同期 SRAM 対応 MCU 接続モード

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル 周辺機能編 12. 外部マイコン・インタフェース」を参照して下さい。

**2. HWRZSEL 端子によって外部マイコン・インタフェース HWRZ/HBENZ を選択できます。**

詳細は「2.1.3.2(a) 非同期 SRAM MEMC (MEMCSEL = 0) 選択時」を参照して下さい。

**3. ADMUXMODE 端子によってアドレス/データのマルチプレクス設定を選択できます。**

詳細は「2.1.3.1(b) 同期式バースト・アクセス MEMC (MEMCSEL = 1) 選択時」を参照して下さい。

**備考 1. 命令 RAM ブート (BOOT1-0 = 11) で使用可能な動作モード設定端子の組み合わせは、外部メモリ・ブート (BOOT1-0 = 00) と同様です。**

**2. 非同期 : 非同期式 SRAM MEMC (MEMCSEL = 0) 、**

**同期式 : 同期式バースト・アクセス MEMC (MEMCSEL = 1) を示します。**

## 2.1.18 ADC 端子

機能名	端子名	入出力	機能説明	アクティブ	リセット中
ADTRG	RP02	入力	A/D コンバータの外部変換トリガ入力	—	Hi-Z (High)
ADTRGRDY	RP03	出力	A/D コンバータの外部変換トリガのレディ信号	—	Hi-Z (High)
AIN0-AIN7	—	入力	A/D コンバータのアナログ入力	—	—
AVREFP	—	入力	A/D コンバータの基準電圧入力 (+)	—	—
AVREFM	—	入力	A/D コンバータの基準電圧入力 (-)	—	—
AVDD	—	入力	A/D コンバータのアナログ電源。3.3V 電源に接続。	—	—
AGND	—	入力	A/D コンバータのアナログ電源。GND に接続。	—	—

## 2.2 端子状態

動作モード設定端子の状態によって、リセット解除後のポート機能の初期状態が異なります。各ブート・モード時の動作モード設定端子の状態およびサポートする組み合わせは「2.1.17 動作モード設定端子」を参照して下さい。

**備考 1.** 薄緑の網掛けは、初期状態で兼用機能が有効となる端子を示しています。

**2.** 命令 RAM ブートの初期状態は、外部メモリ・ブートと同様です。

## 2.2.1 外部メモリ・ブート時の端子状態

端子名	外部メモリ・ブート (BOOT1-0 = 00)			
	スレーブ・メモリ・インターフェース (MEMIFSEL = 0)			
	非同期 SRAM MEMC (MEMCSEL = 0)		同期式バースト・アクセス MEMC (MEMCSEL = 1)	
	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)
P00	P00	P00	P00	P00
P01	P01	P01	P01	P01
P02	P02	P02	P02	P02
P03	P03	P03	P03	P03
P04	P04	P04	P04	P04
P05	P05	P05	P05	P05
P06	P06	P06	P06	P06
P07	P07	P07	P07	P07
P10	P10	P10	P10	P10
P11	P11	P11	P11	P11
P12	P12	P12	P12	P12
P13	P13	P13	P13	P13
P14	P14	P14	P14	P14
P15	P15	P15	P15	P15
P16	P16	P16	P16	P16
P17	P17	P17	P17	P17
P20	P20	P20	P20	P20
P21	P21	P21	P21	P21
P22	P22	P22	P22	P22
P23	P23	P23	P23	P23
P24	P24	P24	P24	P24
P25	P25	P25	P25	P25
P26	P26	P26	P26	P26
P27	P27	P27	P27	P27
P30	P30	P30	P30	P30
P31	P31	P31	P31	P31
P32	P32	P32	P32	P32
P33	P33	P33	P33	P33
P34	P34	P34	P34	P34
P35	P35	P35	P35	P35
P36	P36	P36	P36	P36
P37	P37	P37	P37	P37

端子名	外部メモリ・ブート (BOOT1-0 = 00)			
	スレーブ・メモリ・インタフェース (MEMIFSEL = 0)			
	非同期 SRAM MEMC (MEMCSEL = 0)		同期式バースト・アクセス MEMC (MEMCSEL = 1)	
	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)
P40	A1	P40	MA0	MA0
P41	P41	P41	P41	P41
P42	P42	P42	P42	P42
P43	P43	P43	P43	P43
P44	P44	P44	P44	P44
P45	P45	P45	P45	P45
P46	P46	P46	P46	P46
P47	P47	P47	P47	P47
P50	P50	P50	P50	P50
P51	P51	P51	P51	P51
P52	P52	P52	P52	P52
P53	P53	P53	P53	P53
P54	P54	P54	P54	P54
P55	P55	P55	P55	P55
P56	P56	P56	P56	P56
P57	P57	P57	P57	P57
P60	P60	P60	P60	P60
P61	P61	P61	P61	P61
P62	P62	P62	P62	P62
P63	P63	P63	P63	P63
P64	P64	P64	P64	P64
P65	P65	P65	P65	P65
P66	P66	P66	P66	P66
P67	P67	P67	P67	P67
P70	P70	P70	P70	P70
P71	P71	P71	P71	P71
P72	P72	P72	P72	P72
P73	P73	P73	P73	P73
P74	P74	P74	P74	P74
P75	P75	P75	P75	P75
P76	P76	P76	P76	P76
P77	P77	P77	P77	P77
EXTP0	EXTP0	EXTP0	EXTP0	EXTP0
EXTP1	EXTP1	EXTP1	EXTP1	EXTP1
EXTP2	EXTP2	EXTP2	EXTP2	EXTP2
EXTP3	EXTP3	EXTP3	EXTP3	EXTP3
EXTP4	EXTP4	EXTP4	EXTP4	EXTP4
EXTP5	EXTP5	EXTP5	EXTP5	EXTP5
EXTP6	EXTP6	EXTP6	EXTP6	EXTP6
EXTP7	EXTP7	EXTP7	EXTP7	EXTP7
EXTP8	EXTP8	EXTP8	EXTP8	EXTP8
EXTP9	EXTP9	EXTP9	EXTP9	EXTP9

端子名	外部メモリ・ブート (BOOT1-0 = 00)			
	スレーブ・メモリ・インターフェース (MEMIFSEL = 0)			
	非同期 SRAM MEMC (MEMCSEL = 0)		同期式バースト・アクセス MEMC (MEMCSEL = 1)	
	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)
RP00	RP00	RP00	RP00	RP00
RP01	RP01	RP01	RP01	RP01
RP02	RP02	RP02	RP02	RP02
RP03	RP03	RP03	RP03	RP03
RP04	RP04	RP04	RP04	RP04
RP05	RP05	RP05	RP05	RP05
RP06	RP06	WRZ2	RP06	WRZ2
RP07	RP07	WRZ3	RP07	WRZ3
RP10	RP10	D24	RP10	MD24
RP11	RP11	D25	RP11	MD25
RP12	RP12	D26	RP12	MD26
RP13	RP13	D27	RP13	MD27
RP14	RP14	D28	RP14	MD28
RP15	RP15	D29	RP15	MD29
RP16	RP16	D30	RP16	MD30
RP17	RP17	D31	RP17	MD31
RP20	RP20	RP20	ADVZ	ADVZ
RP21	RP21	RP21	RP21	RP21
RP22	RP22	RP22	RP22	RP22
RP23	RP23	RP23	RP23	RP23
RP24	RP24	RP24	RP24	RP24
RP25	RP25	RP25	RP25	RP25
RP26	RP26	RP26	RP26	RP26
RP27	RP27	RP27	RP27	RP27
RP30	RP30	D16	RP30	MD16
RP31	RP31	D17	RP31	MD17
RP32	RP32	D18	RP32	MD18
RP33	RP33	D19	RP33	MD19
RP34	RP34	D20	RP34	MD20
RP35	RP35	D21	RP35	MD21
RP36	RP36	D22	RP36	MD22
RP37	RP37	D23	RP37	MD23

## 2.2.2 外部シリアル・フラッシュ ROM ブート時の端子状態

**備考 1. 非同期タイプ：非同期 SRAM MEMC (MEMCSEL = 0)、同期式タイプ：同期式バースト・アクセス MEMC (MEMCSEL = 1) を示します。**

**2. 16bit：外部メモリ・インターフェース・バス幅 16bit (BUS32EN = 0)、32bit：外部メモリ・インターフェース・バス幅 32bit (BUS32EN = 1) を示します。**

端子名	外部シリアル・フラッシュ ROM ブート (BOOT1-0 = 01)							
	スレーブ・メモリ・インターフェース (MEMIFSEL = 0)				外部マイコン・インターフェース (MEMIFSEL = 1)			
	非同期タイプ		同期式タイプ		非同期タイプ		同期式タイプ	
	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit
P00	P00	P00	P00	P00	P00	P00	P00	P00
P01	P01	P01	P01	P01	P01	P01	P01	P01
P02	P02	P02	P02	P02	P02	P02	P02	P02
P03	P03	P03	P03	P03	P03	P03	P03	P03
P04	P04	P04	P04	P04	P04	P04	P04	P04
P05	P05	P05	P05	P05	P05	P05	P05	P05
P06	P06	P06	P06	P06	P06	P06	P06	P06
P07	P07	P07	P07	P07	P07	P07	P07	P07
P10	P10	P10	P10	P10	P10	P10	P10	P10
P11	P11	P11	P11	P11	P11	P11	P11	P11
P12	P12	P12	P12	P12	P12	P12	P12	P12
P13	P13	P13	P13	P13	P13	P13	P13	P13
P14	SMSCK	SMSCK	SMSCK	SMSCK	SMSCK	SMSCK	SMSCK	SMSCK
P15	SMIO0	SMIO0	SMIO0	SMIO0	SMIO0	SMIO0	SMIO0	SMIO0
P16	SMIO1	SMIO1	SMIO1	SMIO1	SMIO1	SMIO1	SMIO1	SMIO1
P17	SMCSZ	SMCSZ	SMCSZ	SMCSZ	SMCSZ	SMCSZ	SMCSZ	SMCSZ
P20	P20	P20	P20	P20	P20	P20	P20	P20
P21	P21	P21	P21	P21	P21	P21	P21	P21
P22	P22	P22	P22	P22	P22	P22	P22	P22
P23	P23	P23	P23	P23	P23	P23	P23	P23
P24	P24	P24	P24	P24	P24	P24	P24	P24
P25	P25	P25	P25	P25	P25	P25	P25	P25
P26	P26	P26	P26	P26	P26	P26	P26	P26
P27	P27	P27	P27	P27	P27	P27	P27	P27
P30	P30	P30	P30	P30	P30	P30	P30	P30
P31	P31	P31	P31	P31	P31	P31	P31	P31
P32	P32	P32	P32	P32	P32	P32	P32	P32
P33	P33	P33	P33	P33	P33	P33	P33	P33
P34	P34	P34	P34	P34	P34	P34	P34	P34
P35	P35	P35	P35	P35	P35	P35	P35	P35
P36	P36	P36	P36	P36	P36	P36	P36	P36
P37	P37	P37	P37	P37	P37	P37	P37	P37

端子名	外部シリアル・フラッシュ ROM ブート (BOOT1-0 = 01)							
	スレーブ・メモリ・インターフェース (MEMIFSEL = 0)				外部マイコン・インターフェース (MEMIFSEL = 1)			
	非同期タイプ		同期式タイプ		非同期タイプ		同期式タイプ	
	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit
P40	A1	P40	MA0	MA0	HA1	HA1	HA1	HA1
P41	P41	P41	P41	P41	HWAITZ	HWAITZ	HWAITZ	HWAITZ
P42	P42	P42	P42	P42	HERROUTZ	HERROUTZ	HERROUTZ	HERROUTZ
P43	P43	P43	P43	P43	HBUSCLK	HBUSCLK	HBUSCLK	HBUSCLK
P44	P44	P44	P44	P44	HPGCSZ	HPGCSZ	HPGCSZ	HPGCSZ
P45	P45	P45	P45	P45	P45	P45	P45	P45
P46	P46	P46	P46	P46	P46	P46	P46	P46
P47	P47	P47	P47	P47	P47	P47	P47	P47
P50	P50	P50	P50	P50	P50	P50	P50	P50
P51	P51	P51	P51	P51	P51	P51	P51	P51
P52	P52	P52	P52	P52	P52	P52	P52	P52
P53	P53	P53	P53	P53	P53	P53	P53	P53
P54	P54	P54	P54	P54	P54	P54	P54	P54
P55	P55	P55	P55	P55	P55	P55	P55	P55
P56	P56	P56	P56	P56	P56	P56	P56	P56
P57	P57	P57	P57	P57	P57	P57	P57	P57
P60	P60	P60	P60	P60	P60	P60	P60	P60
P61	P61	P61	P61	P61	P61	P61	P61	P61
P62	P62	P62	P62	P62	P62	P62	P62	P62
P63	P63	P63	P63	P63	P63	P63	P63	P63
P64	P64	P64	P64	P64	P64	P64	P64	P64
P65	P65	P65	P65	P65	P65	P65	P65	P65
P66	P66	P66	P66	P66	P66	P66	P66	P66
P67	P67	P67	P67	P67	P67	P67	P67	P67
P70	P70	P70	P70	P70	P70	P70	P70	P70
P71	P71	P71	P71	P71	P71	P71	P71	P71
P72	P72	P72	P72	P72	P72	P72	P72	P72
P73	P73	P73	P73	P73	P73	P73	P73	P73
P74	P74	P74	P74	P74	P74	P74	P74	P74
P75	P75	P75	P75	P75	P75	P75	P75	P75
P76	P76	P76	P76	P76	P76	P76	P76	P76
P77	P77	P77	P77	P77	P77	P77	P77	P77

端子名	外部シリアル・フラッシュ ROM ブート (BOOT1-0 = 01)							
	スレーブ・メモリ・インターフェース (MEMIFSEL = 0)				外部マイコン・インターフェース (MEMIFSEL = 1)			
	非同期タイプ		同期式タイプ		非同期タイプ		同期式タイプ	
	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit
EXTP0	EXTP0	EXTP0	EXTP0	EXTP0	EXTP0	EXTP0	EXTP0	EXTP0
EXTP1	EXTP1	EXTP1	EXTP1	EXTP1	EXTP1	EXTP1	EXTP1	EXTP1
EXTP2	EXTP2	EXTP2	EXTP2	EXTP2	EXTP2	EXTP2	EXTP2	EXTP2
EXTP3	EXTP3	EXTP3	EXTP3	EXTP3	EXTP3	EXTP3	EXTP3	EXTP3
EXTP4	EXTP4	EXTP4	EXTP4	EXTP4	EXTP4	EXTP4	EXTP4	EXTP4
EXTP5	EXTP5	EXTP5	EXTP5	EXTP5	EXTP5	EXTP5	EXTP5	EXTP5
EXTP6	EXTP6	EXTP6	EXTP6	EXTP6	EXTP6	EXTP6	EXTP6	EXTP6
EXTP7	EXTP7	EXTP7	EXTP7	EXTP7	EXTP7	EXTP7	EXTP7	EXTP7
EXTP8	EXTP8	EXTP8	EXTP8	EXTP8	EXTP8	EXTP8	EXTP8	EXTP8
EXTP9	EXTP9	EXTP9	EXTP9	EXTP9	EXTP9	EXTP9	EXTP9	EXTP9

端子名	外部シリアル・フラッシュ ROM ブート (BOOT1-0 = 01)							
	スレーブ・メモリ・インターフェース (MEMIFSEL = 0)				外部マイコン・インターフェース (MEMIFSEL = 1)			
	非同期タイプ		同期式タイプ		非同期タイプ		同期式タイプ	
	16bit	32bit	16bit	32bit	16bit	32bit	16bit	32bit
RP00	RP00	RP00	RP00	RP00	RP00	RP00	RP00	RP00
RP01	RP01	RP01	RP01	RP01	RP01	RP01	RP01	RP01
RP02	RP02	RP02	RP02	RP02	RP02	RP02	RP02	RP02
RP03	RP03	RP03	RP03	RP03	RP03	RP03	RP03	RP03
RP04	RP04	RP04	RP04	RP04	RP04	RP04	RP04	RP04
RP05	RP05	RP05	RP05	RP05	RP05	RP05	RP05	RP05
RP06	RP06	WRZ2	RP06	WRZ2	RP06	HWRZ2	RP06	HWRZ2
RP07	RP07	WRZ3	RP07	WRZ3	RP07	HWRZ3	RP07	HWRZ3
RP10	RP10	D24	RP10	MD24	RP10	HD24	RP10	HD24
RP11	RP11	D25	RP11	MD25	RP11	HD25	RP11	HD25
RP12	RP12	D26	RP12	MD26	RP12	HD26	RP12	HD26
RP13	RP13	D27	RP13	MD27	RP13	HD27	RP13	HD27
RP14	RP14	D28	RP14	MD28	RP14	HD28	RP14	HD28
RP15	RP15	D29	RP15	MD29	RP15	HD29	RP15	HD29
RP16	RP16	D30	RP16	MD30	RP16	HD30	RP16	HD30
RP17	RP17	D31	RP17	MD31	RP17	HD31	RP17	HD31
RP20	RP20	RP20	ADVZ	ADVZ	HBCYSTZ	HBCYSTZ	HBCYSTZ	HBCYSTZ
RP21	RP21	RP21	RP21	RP21	RP21	RP21	RP21	RP21
RP22	RP22	RP22	RP22	RP22	RP22	RP22	RP22	RP22
RP23	RP23	RP23	RP23	RP23	RP23	RP23	RP23	RP23
RP24	RP24	RP24	RP24	RP24	RP24	RP24	RP24	RP24
RP25	RP25	RP25	RP25	RP25	RP25	RP25	RP25	RP25
RP26	RP26	RP26	RP26	RP26	RP26	RP26	RP26	RP26
RP27	RP27	RP27	RP27	RP27	RP27	RP27	RP27	RP27
RP30	RP30	D16	RP30	MD16	RP30	HD16	RP30	HD16
RP31	RP31	D17	RP31	MD17	RP31	HD17	RP31	HD17
RP32	RP32	D18	RP32	MD18	RP32	HD18	RP32	HD18
RP33	RP33	D19	RP33	MD19	RP33	HD19	RP33	HD19
RP34	RP34	D20	RP34	MD20	RP34	HD20	RP34	HD20
RP35	RP35	D21	RP35	MD21	RP35	HD21	RP35	HD21
RP36	RP36	D22	RP36	MD22	RP36	HD22	RP36	HD22
RP37	RP37	D23	RP37	MD23	RP37	HD23	RP37	HD23

### 2.2.3 外部マイコン・ブート時の端子状態

端子名	外部マイコン・ブート (BOOT1-0 = 10)			
	外部マイコン・インタフェース (MEMIFSEL = 1)			
	非同期 SRAM MEMC (MEMCSEL = 0)		同期式バースト・アクセス MEMC (MEMCSEL = 1)	
	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)
P00	P00	P00	P00	P00
P01	P01	P01	P01	P01
P02	P02	P02	P02	P02
P03	P03	P03	P03	P03
P04	P04	P04	P04	P04
P05	P05	P05	P05	P05
P06	P06	P06	P06	P06
P07	P07	P07	P07	P07
P10	P10	P10	P10	P10
P11	P11	P11	P11	P11
P12	P12	P12	P12	P12
P13	P13	P13	P13	P13
P14	P14	P14	P14	P14
P15	P15	P15	P15	P15
P16	P16	P16	P16	P16
P17	P17	P17	P17	P17
P20	P20	P20	P20	P20
P21	P21	P21	P21	P21
P22	P22	P22	P22	P22
P23	P23	P23	P23	P23
P24	P24	P24	P24	P24
P25	P25	P25	P25	P25
P26	P26	P26	P26	P26
P27	P27	P27	P27	P27
P30	P30	P30	P30	P30
P31	P31	P31	P31	P31
P32	P32	P32	P32	P32
P33	P33	P33	P33	P33
P34	P34	P34	P34	P34
P35	P35	P35	P35	P35
P36	P36	P36	P36	P36
P37	P37	P37	P37	P37

端子名	外部マイコン・ブート (BOOT1-0 = 10)			
	外部マイコン・インタフェース (MEMIFSEL = 1)			
	非同期 SRAM MEMC (MEMCSEL = 0)		同期式バースト・アクセス MEMC (MEMCSEL = 1)	
	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)
P40	HA1	HA1	HA1	HA1
P41	HWAITZ	HWAITZ	HWAITZ	HWAITZ
P42	HERROUTZ	HERROUTZ	HERROUTZ	HERROUTZ
P43	HBUSCLK	HBUSCLK	HBUSCLK	HBUSCLK
P44	HPGCSZ	HPGCSZ	HPGCSZ	HPGCSZ
P45	P45	P45	P45	P45
P46	P46	P46	P46	P46
P47	P47	P47	P47	P47
P50	P50	P50	P50	P50
P51	P51	P51	P51	P51
P52	P52	P52	P52	P52
P53	P53	P53	P53	P53
P54	P54	P54	P54	P54
P55	P55	P55	P55	P55
P56	P56	P56	P56	P56
P57	P57	P57	P57	P57
P60	P60	P60	P60	P60
P61	P61	P61	P61	P61
P62	P62	P62	P62	P62
P63	P63	P63	P63	P63
P64	P64	P64	P64	P64
P65	P65	P65	P65	P65
P66	P66	P66	P66	P66
P67	P67	P67	P67	P67
P70	P70	P70	P70	P70
P71	P71	P71	P71	P71
P72	P72	P72	P72	P72
P73	P73	P73	P73	P73
P74	P74	P74	P74	P74
P75	P75	P75	P75	P75
P76	P76	P76	P76	P76
P77	P77	P77	P77	P77
EXTP0	EXTP0	EXTP0	EXTP0	EXTP0
EXTP1	EXTP1	EXTP1	EXTP1	EXTP1
EXTP2	EXTP2	EXTP2	EXTP2	EXTP2
EXTP3	EXTP3	EXTP3	EXTP3	EXTP3
EXTP4	EXTP4	EXTP4	EXTP4	EXTP4
EXTP5	EXTP5	EXTP5	EXTP5	EXTP5
EXTP6	EXTP6	EXTP6	EXTP6	EXTP6
EXTP7	EXTP7	EXTP7	EXTP7	EXTP7
EXTP8	EXTP8	EXTP8	EXTP8	EXTP8
EXTP9	EXTP9	EXTP9	EXTP9	EXTP9

端子名	外部マイコン・ブート (BOOT1-0 = 10)			
	外部マイコン・インタフェース (MEMIFSEL = 1)			
	非同期 SRAM MEMC (MEMCSEL = 0)		同期式バースト・アクセス MEMC (MEMCSEL = 1)	
	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)	16bit (BUS32EN = 0)	32bit (BUS32EN = 1)
RP00	RP00	RP00	RP00	RP00
RP01	RP01	RP01	RP01	RP01
RP02	RP02	RP02	RP02	RP02
RP03	RP03	RP03	RP03	RP03
RP04	RP04	RP04	RP04	RP04
RP05	RP05	RP05	RP05	RP05
RP06	RP06	HWRZ2	RP06	HWRZ2
RP07	RP07	HWRZ3	RP07	HWRZ3
RP10	RP10	HD24	RP10	HD24
RP11	RP11	HD25	RP11	HD25
RP12	RP12	HD26	RP12	HD26
RP13	RP13	HD27	RP13	HD27
RP14	RP14	HD28	RP14	HD28
RP15	RP15	HD29	RP15	HD29
RP16	RP16	HD30	RP16	HD30
RP17	RP17	HD31	RP17	HD31
RP20	HBCYSTZ	HBCYSTZ	HBCYSTZ	HBCYSTZ
RP21	RP21	RP21	RP21	RP21
RP22	RP22	RP22	RP22	RP22
RP23	RP23	RP23	RP23	RP23
RP24	RP24	RP24	RP24	RP24
RP25	RP25	RP25	RP25	RP25
RP26	RP26	RP26	RP26	RP26
RP27	RP27	RP27	RP27	RP27
RP30	RP30	HD16	RP30	HD16
RP31	RP31	HD17	RP31	HD17
RP32	RP32	HD18	RP32	HD18
RP33	RP33	HD19	RP33	HD19
RP34	RP34	HD20	RP34	HD20
RP35	RP35	HD21	RP35	HD21
RP36	RP36	HD22	RP36	HD22
RP37	RP37	HD23	RP37	HD23

### 2.3 動作モード・モニタ機能

動作モード設定端子は、動作モード・モニタ・レジスタで設定状態を確認できます。  
確認可能な動作モード設定端子を、以下に示します。

動作モード・モニタ・レジスタの詳細は、「R-IN32M4-CL2 ユーザーズ・マニュアル 周辺機能編 25.2 動作モード・モニタ・レジスタ」を参照ください。

表 2.3 確認可能な動作モード設定端子

端子名	機能
BUS32EN	外部メモリ・インターフェースの起動時のバス幅選択
MEMIFSEL	外部メモリ・インターフェース種別選択
HIFSYNC	外部マイコン・インターフェースの動作モード
HWRZSEL	外部マイコン・インターフェース HWRZ/HBENZ の選択
JTAGSEL	JTAG 端子の動作モード設定
OSCTH	外部クロック入力モード設定
BOOT0、BOOT1	ブート・モード選択
MEMCSEL	内蔵するメモリ・コントローラの選択
ADMUXMODE	アドレス/データのマルチプレクス設定

## 2.4 バッファ機能切り替え機能

リアルタイム・ポート端子、汎用ポート端子（一部除く）は、ドライブ能力およびプルアップ／プルダウン抵抗の有無を、プログラマブルに変更できます。

負荷の大きいシステムなどでは、ドライブ能力を上げて、安定した動作を実現できます。

バッファ機能の切り替えには、バッファ機能切り替えレジスタ（DRCTL）を使用します。

バッファ機能切り替えレジスタの詳細は、「7.5 バッファ機能切り替えレジスタ（DRCTL）」を参照ください。

## 2.5 各端子のバッファ・タイプと未使用端子処理

### 2.5.1 ポート端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
P00-P07, P20-P21,P25-P26, P32-P33 P50, P66, RP00-RP37	入出力	Programmable I/O Buffer (3.3V) 駆動能力選択機能 (6mA,12mA) 抵抗選択機能 (Pull-up or Pull-down or less)	オープン
P10-P17, P22-P24,P27, P30-P31,P34-P37, P40-P47, P51-P52,P57, P60-P65,P67, P70-P77, EXTPO-EXTP9	入出力	Programmable I/O Buffer (3.3V)(6mA) 抵抗選択機能 (Pull-up or Pull-down or less)	
P53-P56	入出力	5V-tolerant I/O Buffer 4mA 50kΩ Pull-up	

### 2.5.2 イーサネット端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
P0_D0N	入出力	Management data interface (analog)	オープン
P0_D0P	入出力	Management data interface (analog)	オープン
P0_D1N	入出力	Management data interface (analog)	オープン
P0_D1P	入出力	Management data interface (analog)	オープン
P0_D2N	入出力	Management data interface (analog)	オープン
P0_D2P	入出力	Management data interface (analog)	オープン
P0_D3N	入出力	Management data interface (analog)	オープン
P0_D3P	入出力	Management data interface (analog)	オープン
P1_D0N	入出力	Management data interface (analog)	オープン
P1_D0P	入出力	Management data interface (analog)	オープン
P1_D1N	入出力	Management data interface (analog)	オープン
P1_D1P	入出力	Management data interface (analog)	オープン
P1_D2N	入出力	Management data interface (analog)	オープン
P1_D2P	入出力	Management data interface (analog)	オープン
P1_D3N	入出力	Management data interface (analog)	オープン
P1_D3P	入出力	Management data interface (analog)	オープン
PHYADD1	入力	Device SMI Address bit 1. (PD 抵抗付)	オープン
PHYADD2	入力	Device SMI Address bit 2. (PD 抵抗付)	オープン
PHYADD3	入力	Device SMI Address bit 3. (PD 抵抗付)	オープン
PHYADD4	入力	Device SMI Address bit 4. (PD 抵抗付)	オープン
REF_FILT	入出力	Copper media reference filter pin.	Connect the pin to GND via an external $1\ \mu F$ capacitor. (常時、この処置を行ってください)
REF_REXT	入出力	Copper media reference external pin.	Connect the pin to GND via an external $2.0\ k\Omega$ (1%) resistor. (常時、この処置を行ってください)
VDD1	—	1.0 V internal power supply	VDD (1.0V) に接続
VDD1A	—	1.0 V analog power requiring additional PCB power supply filtering	VDD (1.0V) に接続
VDD25A	—	2.5 V general analog power supply	VDD (2.5V) に接続
VDD33_GPHY	—	3.3 V general I/O power supply	VDD (3.3V) に接続
PHY0_LED0	出力	GbE-PHY の LED0_PHY0 出力信号 Output Buffer (3.3V) 3mA	オープン
PHY1_LED0	出力	GbE-PHY の LED0_PHY1 出力信号 Output Buffer (3.3V) 3mA	オープン

### 2.5.3 外部 SRAM／外部マイコン・インターフェース端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
BUSCLK	出力	Output Buffer (3.3V) 9mA	オープン
CSZ0	入出力	I/O Buffer (3.3V) 6mA 50kΩ Pull-up	オープン
A2-A20	入出力	I/O Buffer (3.3V) 6mA 50kΩ Pull-down	オープン
D0-D15			
RDZ	入出力	I/O Buffer (3.3V) 6mA 50kΩ Pull-up	オープン
WRSTBZ			
WRZ0, WRZ1			

### 2.5.4 外部割り込み入力端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
NMZ	入力	Input Buffer (3.3V) Schmitt in 50kΩ Pull-up	VDD (3.3V) に接続

### 2.5.5 CC-Link IE Field 端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
CCI_CLK2_097M	入力	Input Buffer (3.3V)	GND に接続

### 2.5.6 CC-Link Master（インテリジェントデバイス局）端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
CCM_CLK80M	入力	Input Buffer (3.3V)	GND に接続

### 2.5.7 システム端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
XT1	入力	Oscillator with EN	注
XT2	入出力		
RSTOUTZ	出力	Output Buffer (3.3V) 6mA	オープン
RESETZ	入力	Input Buffer (3.3V) Schmitt in	必ず使用する端子のため、リセット信号を接続
PONRZ			VDD (3.3V) に接続
HOTRESETZ			
OSCTH	入力	Input Buffer (3.3V) Schmitt in, 50kΩ Pull-down	動作モードに応じて設定
JTAGSEL			
PLL_VDD	—	PLL 電源 (1.0V)	VDD (1.0V) に接続
PLL_GND	—	PLL GND	GND に接続
VDD33	—	I/O 電源 (3.3V)	VDD (3.3V) に接続
VDD10	—	内部電源 (1.0V)	VDD (1.0V) に接続
GND	—	電源用グランド電位 (GND)	GND に接続

注. OSCTH 端子の設定によって接続方法が変わります。

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル ボード設計編」を参照してください。

### 2.5.8 トレース端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
TRACECLK	出力	Output Buffer (3.3V) 6mA	オープン
TRACEDATA3-TRACEDATA0	入出力	Programmable I/O Buffer (3.3V) (6mA) 50kΩ Pull-up	

### 2.5.9 テスト端子

端子名称	入出力	インターフェース	未使用時の接続方法（必須）
TMODE0-TMODE2	入力	Input Buffer (3.3V) Schmitt in, 50kΩ Pull-down	GND に接続
TMS	入出力	I/O Buffer (3.3V) 6mA, 25kΩ Pull-up	オープン
TDI	入力	Input Buffer (3.3V), 25kΩ Pull-up	オープン
TDO	出力	3-state Output Buffer (3.3V) 6mA	オープン
TRSTZ	入力	Input Buffer (3.3V), Schmitt in, 50kΩ Pull-up	オープン
TCK	入力	Input Buffer (3.3V), 25kΩ Pull-up	オープン
TMC1	入力	(TMC1) Input Buffer (3.3V) for TMC Terminal	GND に接続
TMC2	入力	(TMC2) Input Buffer (3.3V) for TMC Terminal	GND に接続
TEST1	入力	ルネサステスト信号	GND に接続
TEST2	入出力	ルネサステスト信号	オープン
TEST3	入力	ルネサステスト信号	VDD (3.3V) に接続
TEST4	入出力	ルネサステスト信号	オープン
TEST5	入出力	ルネサステスト信号	オープン
TEST6	入力	ルネサステスト信号	GND に接続

### 2.5.10 動作モード設定端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
BOOT0, BOOT1	入力	Input Buffer (3.3V) Schmitt in	動作モードに応じて設定
MEMIFSEL			
BUS32EN			
HIFSYNC			
HWRZSEL			
MEMCSEL			
ADMUXMODE			

### 2.5.11 ADC 端子

端子名称	入出力	インターフェース	未使用時の推奨接続方法
AIN0-AIN7	入力	Analog	オープン
AVREFP			VDD (3.3V) に接続
AVREFM			GND に接続
AVDD			VDD (3.3V) に接続
AGND			GND に接続

### 3. メモリ・マップ<sup>®</sup>




図 3.1 メモリ・マップ（全体）

**注** 上記命令 RAM ミラー領域(768K バイト)はブート・モードにより実際にアクセスが発生するアドレスが変化します。詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル 周辺機能編」の「5.3 ブート・モードによるメモリ MAP の違い」を参照してください。




図 3.2 メモリ・マップ (APB 周辺レジスタ領域)




図 3.3 メモリ・マップ（外部メモリ領域）




図 3.4 メモリ・マップ（CC-Link Master 領域）




図 3.5 外部マイコン・インターフェース空間

- 注 1. AHB 周辺レジスタ領域(上位 52K バイト)**は、「GPIO」領域～「同期式バースト MEMC 制御レジスタ」領域を示します。詳細は「図 3.1 メモリ・マップ(全体)」を参照して下さい。
- 2. 上記命令 RAM ミラー領域(768K バイト)**はブート・モードにより実際にアクセスが発生する領域が以下のように変化します。詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル 周辺機能編」の「5.3 ブート・モードによるメモリ MAP の違い」および「4. バス構成」を参照してください。

BOOT1	BOOT0	ブート・モード	アクセス先領域	備考
0	0	外部メモリ・ブート	—	外部マイコン・インターフェースの使用不可
0	1	外部シリアル・フラッシュ ROM ブート	予約領域	アクセス不可
1	0	外部マイコン・ブート	命令 RAM 領域	—
1	1	命令 RAM ブート	命令 RAM 領域	デバッグ時のみ使用可

## 4. 例外処理機能

R-IN32M4 は、Cortex-M4 内蔵の割り込みコントローラを使用しています。

Cortex-M4 の例外処理動作は、Arm 社の下記 URL を参照してください。

<http://infocenter.arm.com/help/topic/com.arm.doc.set.cortexm/index.html>

### 4.1 例外一覧

例外番号 1-15 は Cortex-M4 CPU のシステム例外です。例外番号 16 以降に、R-IN32M4 内蔵ハードウェアや外部端子からの割り込みが割り当てられています。

例外番号	例外タイプ	優先度	説明
1	リセット	-3 (最上位)	<ul style="list-style-type: none"> <li>・リセット端子 (RESETZ, PONRZ, HOTRESETZ) 入力</li> <li>・ウォッチドッグ・タイマからのリセット</li> <li>・Cortex-M4 CPU 内蔵 NVIC の SYSRESETREQ ビットのセット (1)</li> <li>・SYSRESET レジスタによるリセット</li> </ul>
2	NMI	-2	<ul style="list-style-type: none"> <li>・NMI 端子入力</li> <li>・ウォッチドッグ・タイマからの NMI 発生</li> </ul>
3	ハード・フォールト	-1	他の例外によって処理できないすべてのクラスの例外 フォールトの昇格に使用
4	メモリ管理フォールト	プログラマブル	MPU からの例外
5	バス・フォールト	プログラマブル	MPU 管理外の領域に対するバス・アクセスのバス・エラー
6	用法フォールト	プログラマブル	未定義命令の実行を含む命令実行に関するエラー
7~10	予約	—	—
11	SVCall	プログラマブル	SVC 命令によるシステム・サービスの呼び出し
12	デバッグ・モニタ	プログラマブル	デバッグ・モニタ
13	予約	—	—
14	PendSV	プログラマブル	保留可能なシステム・サービスへの要求
15	SysTick	プログラマブル	システム・タイマからの通知
16~	R-IN32M4-CL2 固有割り込み	プログラマブル	R-IN32M4-CL2 内蔵ハードウェアや外部端子からの割り込み

## 4.2 割り込み一覧

Cortex-M4 CPU の NVIC に割り当てられている例外番号 16 以降の例外（割り込み）です。

R-IN32M4-CL2 では、内蔵ハードウェアや、外部端子からの割り込みは、Cortex-M4 の NVIC 以外に、内蔵ハードウェア・リアルタイム OS (HW-RTOS) や、内蔵 DMA コントローラの起動トリガ（汎用 DMAC, リアルタイム・ポート用 DMAC とも共通）、タイマにも接続されています。

R-IN32M4-CL2 には以下の割り込みがあります。

表 4.1 割り込み一覧

(1/4)

例外番号	名称	発生要因	接続先				
			NVIC	HW-RTOS	DMAC	Real Time Port	Timer TAUJ2 /TAUD
16	INTTAUJ2I0	TAUJ2 チャネル 0 割り込み	○	○	○	○	○
17	INTTAUJ2I1	TAUJ2 チャネル 1 割り込み	○	○	○	○	○
18	INTTAUJ2I2	TAUJ2 チャネル 2 割り込み	○	○	○	○	○
19	INTTAUJ2I3	TAUJ2 チャネル 3 割り込み	○	○	○	○	○
20	INTUAJ0TIT	UARTJ0 送信割り込み	○	○	○	○	○
21	INTUAJ0TIR	UARTJ0 受信割り込み	○	○	○	○	○
22	INTUAJ1TIT	UARTJ1 送信割り込み	○	○	○	○	○
23	INTUAJ1TIR	UARTJ1 受信割り込み	○	○	○	○	○
24	INTCSIH0IC	CSIH0 通信ステータス割り込み	○	○	○	○	○
25	INTCSIH0IR	CSIH0 受信ステータス割り込み	○	○	○	○	○
26	INTCSIH0IJC	CSIH0 ジョブ完了割り込み	○	○	○	○	○
27	INTCSIH1IC	CSIH1 通信ステータス割り込み	○	○	○	○	○
28	INTCSIH1IR	CSIH1 受信ステータス割り込み	○	○	○	○	○
29	INTCSIH1IJC	CSIH1 ジョブ完了割り込み	○	○	○	○	○
30	INTIICB0TIA	IICB0 データ送受信割り込み	○	○	○	○	○
31	INTIICB1TIA	IICB1 データ送受信割り込み	○	○	○	○	○
32	INTFCN0REC	FCN0 受信完了割り込み	○	○	○	○	○
33	INTFCN0TRX	FCN0 送信完了割り込み	○	○	○	○	○
34	INTFCN0WUP	FCN0 スリープ・ウェイクアップ／送信中断割り込み	○	○	○	○	○
35	INTFCN1REC	FCN1 受信完了割り込み	○	○	○	○	○
36	INTFCN1TRX	FCN1 送信完了割り込み	○	○	○	○	○
37	INTFCN1WUP	FCN1 スリープ・ウェイクアップ／送信中断割り込み	○	○	○	○	○
38	INTDMA00	汎用 DMAC チャネル 0 転送完了割り込み	○	○	○	○	○
39	INTDMA01	汎用 DMAC チャネル 1 転送完了割り込み	○	○	○	○	○
40	INTDMA02	汎用 DMAC チャネル 2 転送完了割り込み	○	○	○	○	○
41	INTDMA03	汎用 DMAC チャネル 3 転送完了割り込み	○	○	○	○	○
42	INTRTDMA	リアルタイム・ポート用 DMAC 転送完了割り込み	○	○	○	○	○
43	INTTAUDIO	TAUD チャネル 0 割り込み	○	○	○	○	○
44	INTTAUDI1	TAUD チャネル 1 割り込み	○	○	○	○	○
45	INTTAUDI2	TAUD チャネル 2 割り込み	○	○	○	○	○

○…接続有り      —…未使用

(2/4)

例外番号	名称	発生要因	接続先				
			NVIC	HW-RTOS	DMAC	Real Time Port	Timer TAUJ2 /TAUD
46	INTTAUDI3	TAUD チャネル 3 割り込み	○	○	○	○	○
47	INTTAUDI4	TAUD チャネル 4 割り込み	○	○	○	○	○
48	INTBUFDMA	Inter-Buffer DMA 転送完了割り込み	○	○	○	○	○
49	INTETHPHY0	Gigabit Ethernet PHY Port0 割り込み	○	○	○	○	○
50	INTETHPHY1	Gigabit Ethernet PHY Port1 割り込み	○	○	○	○	○
51	INTETHMIICMP	Ether MII マネージメント・アクセス完了割り込み	○	○	○	○	○
52	INTETHPAUSECMP	Ether ポーズ・パケット送信完了割り込み	○	○	○	○	○
53	INTETHTXCMP	Ether 送信完了割り込み	○	○	○	○	○
54	INTETHSW	Ether SWITCH Timer 割り込み	○	○	○	○	○
55	INTETHSWDLR	Ether SWITCH DLR 割り込み	○	○	○	○	○
56	INTETHSWSYNC	Ether SWITCH SYNC 割り込み	○	○	○	○	○
57	INTETHRXFIFO	RX FIFO オーバーフロー割り込み	○	○	—	—	—
58	INTETHTXFIFO	TX FIFO アンダーフロー割り込み	○	○	—	—	—
59	INTETHRXDMA	Ether MACDMA 受信完了割り込み	○	○	○	○	○
60	INTETHTDXDMA	Ether MACDMA 送信完了割り込み	○	○	○	○	○
61	INTMACDMARX FRM	受信フレーム正常割り込み	○	○	○	○	○
62	—	Reserve	—	—	—	—	—
63	INTPZ0	INTPZ0 入力	○	○	○	○	○
64	INTPZ1	INTPZ1 入力	○	○	○	○	○
65	INTPZ2	INTPZ2 入力	○	○	○	○	○
66	INTPZ3	INTPZ3 入力	○	○	○	○	○
67	INTPZ4	INTPZ4 入力	○	○	○	○	○
68	INTPZ5	INTPZ5 入力	○	○	○	○	○
69	INTPZ6	INTPZ6 入力	○	○	○	○	○
70	INTPZ7	INTPZ7 入力	○	○	○	○	○
71	INTPZ8	INTPZ8 入力	○	○	○	○	○
72	INTPZ9	INTPZ9 入力	○	○	○	○	○
73	INTPZ10	INTPZ10 入力	○	○	○	○	○
74	INTPZ11	INTPZ11 入力/TAUD チャネル 5 割り込み <sup>注</sup>	○	○	○	○	○
75	INTPZ12	INTPZ12 入力/TAUD チャネル 6 割り込み <sup>注</sup>	○	○	○	○	○
76	INTPZ13	INTPZ13 入力/TAUD チャネル 7 割り込み <sup>注</sup>	○	○	○	○	○
77	INTPZ14	INTPZ14 入力/TAUD チャネル 8 割り込み <sup>注</sup>	○	○	○	○	○

○…接続有り    —…未使用

注. INTPZ / TAUD 割り込みは、INTSEL レジスタで選択されます。

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 25.19 INTPZ/タイマ割り込み選択レジスタ（INTSEL）」を参照して下さい。

(3/4)

例外番号	名称	発生要因	接続先				
			NVIC	HW-RTOS	DMAC	Real Time Port	Timer TAUJ2 /TAUD
78	INTPZ15	INTPZ15 入力/TAUD チャネル 9 割り込み <sup>注</sup>	○	○	○	○	○
79	INTPZ16	INTPZ16 入力/TAUD チャネル 10 割り込み <sup>注</sup>	○	○	○	○	○
80	INTPZ17	INTPZ17 入力/TAUD チャネル 11 割り込み <sup>注</sup>	○	○	○	○	○
81	INTPZ18	INTPZ18 入力/TAUD チャネル 12 割り込み <sup>注</sup>	○	○	○	○	○
82	INTPZ19	INTPZ19 入力/TAUD チャネル 13 割り込み <sup>注</sup>	○	○	○	○	○
83	INTPZ20	INTPZ20 入力/TAUD チャネル 14 割り込み <sup>注</sup>	○	○	○	○	○
84	INTPZ21	INTPZ21 入力/TAUD チャネル 15 割り込み <sup>注</sup>	○	○	○	○	○
85	INTPZ22	INTPZ22 入力/山割り込み (TAPA) <sup>注</sup>	○	○	○	○	○
86	INTPZ23	INTPZ23 入力/谷割り込み (TAPA) <sup>注</sup>	○	○	○	○	○
87	INTPZ24	INTPZ24 入力	○	○	○	○	○
88	INTPZ25	INTPZ25 入力	○	○	○	○	○
89	INTPZ26	INTPZ26 入力	○	○	○	○	○
90	INTPZ27	INTPZ27 入力	○	○	○	○	○
91	INTPZ28	INTPZ28 入力	○	○	○	○	○
92	INTHWRRTOS	HW-RTOS 割り込み	○	—	—	—	—
93	INTBRAMERR	Buffer RAM 領域アクセス・エラー割り込み	○	○	—	—	—
94	INTIICB0TIS	IICB0 ステータス割り込み	○	○	—	—	—
95	INTIICB1TIS	IICB1 ステータス割り込み	○	○	—	—	—
96	INTWDTA	WDT アラーム割り込み (75%割り込みも含む)	○	○	—	—	—
97	INTSFLASH	シリアル・フラッシュ ROM コントローラ・エラー割り込み	○	○	—	—	—
98	INTUAJ0TIS	UARTJ0 ステータス割り込み	○	○	—	—	—
99	INTUAJ1TIS	UARTJ1 ステータス割り込み	○	○	—	—	—
100	INTCSIH0IRE	CSIH0 通信エラー割り込み	○	○	—	—	—
101	INTCSIH1IRE	CSIH1 通信エラー割り込み	○	○	—	—	—
102	INTFCN0ERR	FCN0 エラー検出割り込み	○	○	—	—	—
103	INTFCN1ERR	FCN1 エラー検出割り込み	○	○	—	—	—
104	INTDERR0	汎用 DMAC エラー応答割り込み	○	○	—	—	—
105	INTDERR1	リアルタイム・ポート用 DMAC エラー応答割り込み	○	○	—	—	—
106	INTEHTX FIFOERR	TX-FIFO エラー割り込み	○	○	—	—	—
107	INTEHTRXERR	Ether 受信フレーム・エラー割り込み	○	○	—	—	—
108	INTEHTRXDERR	MACDMA 受信エラー割り込み	○	○	—	—	—
109	INTEHTXDERR	MACDMA 送信エラー割り込み	○	○	—	—	—
110	INTBUFDMAERR	Internal Buffer DMA エラー割り込み	○	○	—	—	—

○…接続有り    —…未使用

**注. INTPZ / TAUD 割り込みは、INTSEL レジスタで選択されます。**

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 25.19 INTPZ/タイマ割り込み選択レジスタ (INTSEL)」を参照して下さい。

(4/4)

例外番号	名称	発生要因	接続先				
			NVIC	HW-RTOS	DMAC	Real Time Port	Timer TAUJ2 /TAUD
111	INTLED0PHY0	Gigabit Ethernet PHY LED0_PHY0 入力割り込み	○	○	○	○	○
112	INTLED0PHY1	Gigabit Ethernet PHY LED0_PHY1 入力割り込み	○	○	○	○	○
113	—	Reserve	—	—	—	—	—
114	—	Reserve	—	—	—	—	—
115	IRAMECCSEC	内蔵命令 RAM ECC 1bit エラー補正割り込み	○	—	—	—	—
116	DRAMECCSEC	データ RAM ECC 1bit エラー補正割り込み	○	—	—	—	—
117	BRAMECCSEC	バッファ RAM ECC 1bit エラー補正割り込み	○	—	—	—	—
118	IRAMECCDED	内蔵命令 RAM ECC 2bit エラー検出割り込み	○	—	—	—	—
119	DRAMECCDED	データ RAM ECC 2bit エラー検出割り込み	○	—	—	—	—
120	BRAMECCDED	バッファ RAM ECC 2bit エラー検出割り込み	○	—	—	—	—
121	—	Reserve	—	—	—	—	—
122	—	Reserve	—	—	—	—	—
123	INTCCINMIZ	CC-Link IE Field NMIZ 割り込み	○	○	○	○	○
124	INTCCIWDTZ	CC-Link IE Field WDTZ 割り込み	○	○	○	○	○
125	INTCCIINTZ	CC-Link IE Field INTZ 割り込み	○	○	○	○	○
126	INTCCICLKLOSSZ	CC-Link IE Field CLKLOSSZ 割り込み	○	○	○	○	○
127	—	Reserve	—	—	—	—	—
128	—	Reserve	—	—	—	—	—
129	—	Reserve	—	—	—	—	—
130	—	Reserve	—	—	—	—	—
131	—	Reserve	—	—	—	—	—
132	INTCCSIRZ	CC-Link IRZ 割り込み	○	○	○	○	○
133	INTCCSREFSTB	CC-Link REFSTB 割り込み	○	○	○	○	○
134	INTCCSMON3	CC-Link MON3 割り込み	○	○	○	○	○
135	—	Reserve	—	—	—	—	—
136	—	Reserve	—	—	—	—	—
137	INTGBEPHYFLF	Gigabit Ethernet PHY FASTLINK_FAIL 割り込み	○	○	—	—	—
138	INTLED1PHY0	Gigabit Ethernet PHY LED1_PHY0 入力割り込み	○	○	○	○	○
139	INTLED1PHY1	Gigabit Ethernet PHY LED1_PHY1 入力割り込み	○	○	○	○	○
140	INTLED2PHY0	Gigabit Ethernet PHY LED2_PHY0 入力割り込み	○	○	—	—	—
141	INTLED2PHY1	Gigabit Ethernet PHY LED2_PHY1 入力割り込み	○	○	—	—	—
142	INTFPU	FPU 割り込み	○	○	—	—	—
143	INTADC	A/D 変換完了割り込み	○	○	○	○	○

○…接続有り    —…未使用

## 5. 周辺機能

下記の周辺機能については、「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編」を参照してください。

- クロック／リセット機能
- CPU／内蔵 RAM
- バス構成
- 起動手順
- ハードウェア・リアルタイム OS
- ギガビット・イーサネット PHY
- ギガビット・イーサネット MAC
- イーサネット・スイッチ
- 非同期 SRAM MEMC (ROM/RAM)
- 同期式バースト・アクセス MEMC
- 外部マイコン・インターフェース
- シリアル・フラッシュ ROM メモリ・コントローラ
- DMA 機能
- 32bit タイマ・アレイ・ユニット (TAUJ2)
- 16bit タイマ・アレイ・ユニット (TAUD)
- モータ制御 (TAPA/PIC)
- ウィンドウ・ウォッチドッグ・タイマ A (WDTA)
- アシンクロナス・シリアル・インターフェース J (UARTJ)
- クロック同期シリアル・インターフェース H (CSIH)
- I2C バス (IICB)
- CAN コントローラ (FCN)
- 10 ビット A/D コンバータ
- CC-Link インタフェース
- システム・レジスタ (APB 周辺レジスタ領域)
- デバッグ機能

## 6. CC-Link IE Field 機能

CC-Link IE Field の概略仕様は以下のとおりです。CC-Link IE Field に関する詳細仕様については CC-Link 協会の下記 URL を参照してください。

<http://www.cc-link.org/jp/cclink/cclinkie/index.html>

表 6.1 CC-Link IE Field 概略仕様

項目	仕様
イーサネット規格	IEEE802.3ab (1000BASE-T) 準拠
通信速度	1Gbps
トポロジ	ライン、スター、リング
最大接続台数	254 台
最大局間距離	100m

### 6.1 CC-Link IE Field 制御レジスタ

CPU から CC-Link IE Field へのアクセス・タイミングを調整するための制御レジスタです。

表 6.2 バス制御機能のレジスタ概要

レジスタ名	略号	アドレス
CC-Link IE Field バス・サイズ制御レジスタ	CIEBSC	400A 4004H
CC-Link IE Field バス・ブリッジ制御レジスタ	CIESMC	400A 4008H
CC-Link IE Field クロック・ゲート・レジスタ	CIECLKGTD	BASE + 0938H

### 6.1.1 CC-Link IE Field バス・サイズ制御レジスタ (CIEBSC)

CIEBSC レジスタは、CC-Link IE Field をアクセスするデータ・バス幅を設定します。CC-Link IE Field を使用時には本レジスタに 0000 FFFFH を設定してください。

- アクセス 32 ビット単位でリード／ライト可能です。

CIEBSC	アドレス																																	
	400A 4004H																初期値																	
R/W	0000 FFFFH																																	
	ビット位置	ビット名	意味																															
	15-0	CIEBSC15-0	FFFFH に設定してください。																															

### 6.1.2 CC-Link IE Field バス・ブリッジ制御レジスタ (CIESMC)

CIESMC レジスタは、アクセス制御を行います。CC-Link IE Field の機能を使用時には必ず 0000 0050H を設定してください。

- アクセス 32 ビット単位でリード／ライト可能です。

CIESMC	アドレス																																	
	400A 4008H																初期値																	
R/W	0000 FFFFH																																	
	ビット位置	ビット名	意味																															
	15-0	CIESMC15-0	0050H を設定してください。																															

### 6.1.3 CC-Link IE Field クロック・ゲート・レジスタ (CIECLKGTD)

CIECLKGTD レジスタは、CC-Link IE Field のバス・クロック切り替え時にクロックのグリッジ発生を防止するため、バス・クロックの供給を一時的に停止するためのレジスタです。本レジスタに 1 をライトすることによりバス・クロックを停止し、0 をライトすることによりバス・クロックの供給を再開します。

SRAM ブリッジ選択レジスタ (SRAMBRSEL) でシステム・バス (AHB) からの SRAM バス経路を有効にするか、外部 MCU からの SRAM バス経路を有効にするかの設定を切り替える場合には、必ず本レジスタにてクロックを停止してから切り替えを行ってください。SRAMBRSEL レジスタの詳細は、「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編 25.13 SRAM ブリッジ選択レジスタ (SRAMBRSEL)」を参照してください。

- アクセス 32 ビット単位でリード／ライト可能です。

																															アドレス	
																															BASE + 0938H	
																															初期値	
CIECLKGTD	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	CIECLKGTD		
R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W		
ビット位置	ビット名		意味																													
0	CIECLKGTD		CC-Link IE Field のバス・クロックを停止します。 0 : 動作 1 : 停止																													

## 6.2 注意事項

R-IN32M4-CL2搭載のCC-Link IEは、リセット解除からCC-Link IEのウォッチ・ドッグ・タイマ (WDT) のカウントが開始となります。そのため、CC-Link IE Field未使用時には、プログラム中 (イニシャライズ) でWDTを停止頂く必要があります。また、デバッガ使用時にはセットアップマクロにてCC-Link IE FieldのWDTを停止する必要があります。

## 7. ポート機能

### 7.1 特徴

- 入出力ポート：106 本
- 周辺機能の入出力端子と兼用
- ビット単位で入力／出力指定可能

**注意 1.** ポートと兼用している内蔵周辺機能の信号は、兼用機能の切り替えを行うと、直前の端子状態などによりスパイクが発生する可能性があります。

- 内蔵機能の動作が停止している間に切り替える。
- 割り込み信号との兼用端子は、いったん割り込み要求フラグをクリアしてからマスクを解除する。
- 出力値を確定させてから、モードを切り替える。

など、一般的なスパイク対策をソフトウェアで行ってください。

**2.** 入力バッファは、貫通電流対策を行っていないため、中間電位を外部から与えないでください。

## 7.2 ポートの構成

ポートは、8ビット・ポートが13セット（EXTPのみ10ビット）あります。汎用ポートを9セット（EXTPのみ10ビット）と、リアルタイムに制御を行うポートを4セット内蔵しています。ポートは1ビット単位に入出力指定が可能です。ポートの基本構造は8ビット単位ですが、P0x-P3x、P4x-P7x、RP0x-RP3x（x=0-7）、EXTPO-EXTP9をアラインした32ビット単位でのリード／ライトが可能な構成になっています。また、リアルタイムポート（RP00-RP37）は、割り込み信号に同期した入出力が可能な構成です。ポートには、下記のレジスタがあり、入出力の設定、兼用機能の選択を行います。またポートの基本回路構成を図7.1に示します。

レジスタ名	用途と動作	
	リード	ライト
ポート・レジスタ（Pn、RPm、EXTPp）	出力ラッチの値を読み出します。	出力ラッチに値を設定します。
ポート・モード・レジスタ（PMn、RPMm、EXTPMp）	ポートの入出力モードを読み出します。	ポートの入出力モードを設定します。
ポート・モード・コントロール・レジスタ（PMCn、RPMCm、EXTPMCp）	ポートとして利用するか、兼用機能を利用するかの選択状態を読み出します。	ポートとして利用するか、兼用機能を利用するかを選択します。
ポート・ファンクション・コントロール・レジスタ（PFCn、RPFCm、EXTPFCp）	兼用機能の選択状態を読み出します。	兼用機能を選択します。
ポート・ファンクション・コントロール拡張レジスタ（PFCEn、RPFCEm、EXTPFCEp）		
ポート端子入力レジスタ（PINn、RPINm、EXTPINp）	ポート端子の入力レベルを読み出します。	ライトできません。

**注意.** 兼用機能の割り当てが無い設定を行った場合の動作は保証されません。例えば、P00端子のように兼用機能2の割り当てが無い場合、兼用機能2を選択しても正常に動作しないため、ご注意ください。  
兼用端子割り当てに関しては「7.4 兼用機能の選択一覧」を参照して下さい。

**備考.** n = 0-7 m = 0-3 p = 0-1




図 7.1 ポートの基本回路構成

## 7.3 レジスター一覧

(1/7)

レジスタ名	略号	アドレス
ポート・レジスタ 0 (8bit)	P0B	400A 3000H
ポート・レジスタ 1 (8bit)	P1B	400A 3001H
ポート・レジスタ 2 (8bit)	P2B	400A 3002H
ポート・レジスタ 3 (8bit)	P3B	400A 3003H
ポート・レジスタ 4 (8bit)	P4B	400A 3004H
ポート・レジスタ 5 (8bit)	P5B	400A 3005H
ポート・レジスタ 6 (8bit)	P6B	400A 3006H
ポート・レジスタ 7 (8bit)	P7B	400A 3007H
ポート・レジスタ 0 (16bit)	P0H	400A 3000H
ポート・レジスタ 2 (16bit)	P2H	400A 3002H
ポート・レジスタ 4 (16bit)	P4H	400A 3004H
ポート・レジスタ 6 (16bit)	P6H	400A 3006H
ポート・レジスタ 0 (32bit)	P0W	400A 3000H
ポート・レジスタ 4 (32bit)	P4W	400A 3004H
ポート・モード・レジスタ 0 (8bit)	PM0B	400A 3010H
ポート・モード・レジスタ 1 (8bit)	PM1B	400A 3011H
ポート・モード・レジスタ 2 (8bit)	PM2B	400A 3012H
ポート・モード・レジスタ 3 (8bit)	PM3B	400A 3013H
ポート・モード・レジスタ 4 (8bit)	PM4B	400A 3014H
ポート・モード・レジスタ 5 (8bit)	PM5B	400A 3015H
ポート・モード・レジスタ 6 (8bit)	PM6B	400A 3016H
ポート・モード・レジスタ 7 (8bit)	PM7B	400A 3017H
ポート・モード・レジスタ 0 (16bit)	PM0H	400A 3010H
ポート・モード・レジスタ 2 (16bit)	PM2H	400A 3012H
ポート・モード・レジスタ 4 (16bit)	PM4H	400A 3014H
ポート・モード・レジスタ 6 (16bit)	PM6H	400A 3016H
ポート・モード・レジスタ 0 (32bit)	PM0W	400A 3010H
ポート・モード・レジスタ 4 (32bit)	PM4W	400A 3014H

(2/7)

レジスタ名	略号	アドレス
ポート・モード・コントロール・レジスタ 0 (8bit)	PMC0B	400A 3020H
ポート・モード・コントロール・レジスタ 1 (8bit)	PMC1B	400A 3021H
ポート・モード・コントロール・レジスタ 2 (8bit)	PMC2B	400A 3022H
ポート・モード・コントロール・レジスタ 3 (8bit)	PMC3B	400A 3023H
ポート・モード・コントロール・レジスタ 4 (8bit)	PMC4B	400A 3024H
ポート・モード・コントロール・レジスタ 5 (8bit)	PMC5B	400A 3025H
ポート・モード・コントロール・レジスタ 6 (8bit)	PMC6B	400A 3026H
ポート・モード・コントロール・レジスタ 7 (8bit)	PMC7B	400A 3027H
ポート・モード・コントロール・レジスタ 0 (16bit)	PMC0H	400A 3020H
ポート・モード・コントロール・レジスタ 2 (16bit)	PMC2H	400A 3022H
ポート・モード・コントロール・レジスタ 4 (16bit)	PMC4H	400A 3024H
ポート・モード・コントロール・レジスタ 6 (16bit)	PMC6H	400A 3026H
ポート・モード・コントロール・レジスタ 0 (32bit)	PMC0W	400A 3020H
ポート・モード・コントロール・レジスタ 4 (32bit)	PMC4W	400A 3024H
ポート・ファンクション・コントロール・レジスタ 0 (8bit)	PFC0B	400A 3030H
ポート・ファンクション・コントロール・レジスタ 1 (8bit)	PFC1B	400A 3031H
ポート・ファンクション・コントロール・レジスタ 2 (8bit)	PFC2B	400A 3032H
ポート・ファンクション・コントロール・レジスタ 3 (8bit)	PFC3B	400A 3033H
ポート・ファンクション・コントロール・レジスタ 4 (8bit)	PFC4B	400A 3034H
ポート・ファンクション・コントロール・レジスタ 5 (8bit)	PFC5B	400A 3035H
ポート・ファンクション・コントロール・レジスタ 6 (8bit)	PFC6B	400A 3036H
ポート・ファンクション・コントロール・レジスタ 7 (8bit)	PFC7B	400A 3037H
ポート・ファンクション・コントロール・レジスタ 0 (16bit)	PFC0H	400A 3030H
ポート・ファンクション・コントロール・レジスタ 2 (16bit)	PFC2H	400A 3032H
ポート・ファンクション・コントロール・レジスタ 4 (16bit)	PFC4H	400A 3034H
ポート・ファンクション・コントロール・レジスタ 6 (16bit)	PFC6H	400A 3036H
ポート・ファンクション・コントロール・レジスタ 0 (32bit)	PFC0W	400A 3030H
ポート・ファンクション・コントロール・レジスタ 4 (32bit)	PFC4W	400A 3034H

(3/7)

レジスタ名	略号	アドレス
ポート・ファンクション・コントロール拡張レジスタ 0 (8bit)	PFCE0B	400A 3040H
ポート・ファンクション・コントロール拡張レジスタ 1 (8bit)	PFCE1B	400A 3041H
ポート・ファンクション・コントロール拡張レジスタ 2 (8bit)	PFCE2B	400A 3042H
ポート・ファンクション・コントロール拡張レジスタ 3 (8bit)	PFCE3B	400A 3043H
ポート・ファンクション・コントロール拡張レジスタ 4 (8bit)	PFCE4B	400A 3044H
ポート・ファンクション・コントロール拡張レジスタ 5 (8bit)	PFCE5B	400A 3045H
ポート・ファンクション・コントロール拡張レジスタ 6 (8bit)	PFCE6B	400A 3046H
ポート・ファンクション・コントロール拡張レジスタ 7 (8bit)	PFCE7B	400A 3047H
ポート・ファンクション・コントロール拡張レジスタ 0 (16bit)	PFCE0H	400A 3040H
ポート・ファンクション・コントロール拡張レジスタ 2 (16bit)	PFCE2H	400A 3042H
ポート・ファンクション・コントロール拡張レジスタ 4 (16bit)	PFCE4H	400A 3044H
ポート・ファンクション・コントロール拡張レジスタ 6 (16bit)	PFCE6H	400A 3046H
ポート・ファンクション・コントロール拡張レジスタ 0 (32bit)	PFCE0W	400A 3040H
ポート・ファンクション・コントロール拡張レジスタ 4 (32bit)	PFCE4W	400A 3044H
ポート端子入力レジスタ 0 (8bit)	PIN0B	400A 3050H
ポート端子入力レジスタ 1 (8bit)	PIN1B	400A 3051H
ポート端子入力レジスタ 2 (8bit)	PIN2B	400A 3052H
ポート端子入力レジスタ 3 (8bit)	PIN3B	400A 3053H
ポート端子入力レジスタ 4 (8bit)	PIN4B	400A 3054H
ポート端子入力レジスタ 5 (8bit)	PIN5B	400A 3055H
ポート端子入力レジスタ 6 (8bit)	PIN6B	400A 3056H
ポート端子入力レジスタ 7 (8bit)	PIN7B	400A 3057H
ポート端子入力レジスタ 0 (16bit)	PIN0H	400A 3050H
ポート端子入力レジスタ 2 (16bit)	PIN2H	400A 3052H
ポート端子入力レジスタ 4 (16bit)	PIN4H	400A 3054H
ポート端子入力レジスタ 6 (16bit)	PIN6H	400A 3056H
ポート端子入力レジスタ 0 (32bit)	PIN0W	400A 3050H
ポート端子入力レジスタ 4 (32bit)	PIN4W	400A 3054H

(4/7)

レジスタ名	略号	アドレス
RT ポート・レジスタ 0 (8bit)	RP0B	400A 3400H
RT ポート・レジスタ 1 (8bit)	RP1B	400A 3401H
RT ポート・レジスタ 2 (8bit)	RP2B	400A 3402H
RT ポート・レジスタ 3 (8bit)	RP3B	400A 3403H
RT ポート・レジスタ 0 (16bit)	RP0H	400A 3400H
RT ポート・レジスタ 2 (16bit)	RP2H	400A 3402H
RT ポート・レジスタ 0 (32bit)	RP0W	400A 3400H
RT ポート・モード・レジスタ 0 (8bit)	RPM0B	400A 3410H
RT ポート・モード・レジスタ 1 (8bit)	RPM1B	400A 3411H
RT ポート・モード・レジスタ 2 (8bit)	RPM2B	400A 3412H
RT ポート・モード・レジスタ 3 (8bit)	RPM3B	400A 3413H
RT ポート・モード・レジスタ 0 (16bit)	RPM0H	400A 3410H
RT ポート・モード・レジスタ 2 (16bit)	RPM2H	400A 3412H
RT ポート・モード・レジスタ 0 (32bit)	RPM0W	400A 3410H
RT ポート・モード・コントロール・レジスタ 0 (8bit)	RPMC0B	400A 3420H
RT ポート・モード・コントロール・レジスタ 1 (8bit)	RPMC1B	400A 3421H
RT ポート・モード・コントロール・レジスタ 2 (8bit)	RPMC2B	400A 3422H
RT ポート・モード・コントロール・レジスタ 3 (8bit)	RPMC3B	400A 3423H
RT ポート・モード・コントロール・レジスタ 0 (16bit)	RPMC0H	400A 3420H
RT ポート・モード・コントロール・レジスタ 2 (16bit)	RPMC2H	400A 3422H
RT ポート・モード・コントロール・レジスタ 0 (32bit)	RPMC0W	400A 3420H
RT ポート・ファンクション・コントロール・レジスタ 0 (8bit)	RPFC0B	400A 3430H
RT ポート・ファンクション・コントロール・レジスタ 1 (8bit)	RPFC1B	400A 3431H
RT ポート・ファンクション・コントロール・レジスタ 2 (8bit)	RPFC2B	400A 3432H
RT ポート・ファンクション・コントロール・レジスタ 3 (8bit)	RPFC3B	400A 3433H
RT ポート・ファンクション・コントロール・レジスタ 0 (16bit)	RPFC0H	400A 3430H
RT ポート・ファンクション・コントロール・レジスタ 2 (16bit)	RPFC2H	400A 3432H
RT ポート・ファンクション・コントロール・レジスタ 0 (32bit)	RPFC0W	400A 3430H

(5/7)

レジスタ名	略号	アドレス
RT ポート・ファンクション・コントロール拡張レジスタ 0 (8bit)	RPFCE0B	400A 3440H
RT ポート・ファンクション・コントロール拡張レジスタ 1 (8bit)	RPFCE1B	400A 3441H
RT ポート・ファンクション・コントロール拡張レジスタ 2 (8bit)	RPFCE2B	400A 3442H
RT ポート・ファンクション・コントロール拡張レジスタ 3 (8bit)	RPFCE3B	400A 3443H
RT ポート・ファンクション・コントロール拡張レジスタ 0 (16bit)	RPFCE0H	400A 3440H
RT ポート・ファンクション・コントロール拡張レジスタ 2 (16bit)	RPFCE2H	400A 3442H
RT ポート・ファンクション・コントロール拡張レジスタ 0 (32bit)	RPFCE0W	400A 3440H
RT ポート端子入力レジスタ 0 (8bit)	RPIN0B	400A 3450H
RT ポート端子入力レジスタ 1 (8bit)	RPIN1B	400A 3451H
RT ポート端子入力レジスタ 2 (8bit)	RPIN2B	400A 3452H
RT ポート端子入力レジスタ 3 (8bit)	RPIN3B	400A 3453H
RT ポート端子入力レジスタ 0 (16bit)	RPIN0H	400A 3450H
RT ポート端子入力レジスタ 2 (16bit)	RPIN2H	400A 3452H
RT ポート端子入力レジスタ 0 (32bit)	RPIN0W	400A 3450H

(6/7)

レジスタ名	略号	アドレス
EXT ポート・レジスタ 0 (8bit)	EXTP0B	400A 3800H
EXT ポート・レジスタ 1 (8bit)	EXTP1B	400A 3801H
EXT ポート・レジスタ 0 (16bit)	EXTP0H	400A 3800H
EXT ポート・レジスタ 0 (32bit)	EXTP0W	400A 3800H
EXT ポート・モード・レジスタ 0 (8bit)	EXTPM0B	400A 3810H
EXT ポート・モード・レジスタ 1 (8bit)	EXTPM1B	400A 3811H
EXT ポート・モード・レジスタ 0 (16bit)	EXTPM0H	400A 3810H
EXT ポート・モード・レジスタ 0 (32bit)	EXTPM0W	400A 3810H
EXT ポート・モード・コントロール・レジスタ 0 (8bit)	EXTPMC0B	400A 3820H
EXT ポート・モード・コントロール・レジスタ 1 (8bit)	EXTPMC1B	400A 3821H
EXT ポート・モード・コントロール・レジスタ 0 (16bit)	EXTPMC0H	400A 3820H
EXT ポート・モード・コントロール・レジスタ 0 (32bit)	EXTPMC0W	400A 3820H
EXT ポート・ファンクション・コントロール・レジスタ (8bit)	EXTPFC0B	400A 3830H
EXT ポート・ファンクション・コントロール・レジスタ (8bit)	EXTPFC1B	400A 3831H
EXT ポート・ファンクション・コントロール・レジスタ (16bit)	EXTPFC0H	400A 3830H
EXT ポート・ファンクション・コントロール・レジスタ (32bit)	EXTPFC0W	400A 3830H
EXT ポート・ファンクション・コントロール・拡張レジスタ 0 (8bit)	EXTPFCE0B	400A 3840H
EXT ポート・ファンクション・コントロール・拡張レジスタ 1 (8bit)	EXTPFCE1B	400A 3841H
EXT ポート・ファンクション・コントロール・拡張レジスタ 0 (16bit)	EXTPFCE0H	400A 3840H
EXT ポート・ファンクション・コントロール・拡張レジスタ 0 (32bit)	EXTPFCE0W	400A 3840H
EXT ポート端子入力レジスタ 0 (8bit)	EXTPIN0B	400A 3850H
EXT ポート端子入力レジスタ 1 (8bit)	EXTPIN1B	400A 3851H
EXT ポート端子入力レジスタ 0 (16bit)	EXTPIN0H	400A 3850H
EXT ポート端子入力レジスタ 0 (32bit)	EXTPIN0W	400A 3850H

(7/7)

レジスタ名	略号	アドレス
バッファ機能切り替えレジスタ P0L	DRCTLP0L	4001 0220H
バッファ機能切り替えレジスタ P0H	DRCTLP0H	4001 0224H
バッファ機能切り替えレジスタ P1L	DRCTLP1L	4001 0228H
バッファ機能切り替えレジスタ P1H	DRCTLP1H	4001 022CH
バッファ機能切り替えレジスタ P2L	DRCTLP2L	4001 0230H
バッファ機能切り替えレジスタ P2H	DRCTLP2H	4001 0234H
バッファ機能切り替えレジスタ P3L	DRCTLP3L	4001 0238H
バッファ機能切り替えレジスタ P3H	DRCTLP3H	4001 023CH
バッファ機能切り替えレジスタ P4L	DRCTLP4L	4001 0240H
バッファ機能切り替えレジスタ P4H	DRCTLP4H	4001 0244H
バッファ機能切り替えレジスタ P5L	DRCTLP5L	4001 0248H
バッファ機能切り替えレジスタ P5H	DRCTLP5H	4001 024CH
バッファ機能切り替えレジスタ P6L	DRCTLP6L	4001 0250H
バッファ機能切り替えレジスタ P6H	DRCTLP6H	4001 0254H
バッファ機能切り替えレジスタ P7L	DRCTLP7L	4001 0258H
バッファ機能切り替えレジスタ P7H	DRCTLP7H	4001 025CH
バッファ機能切り替えレジスタ RP0L	DRCTLRP0L	4001 0260H
バッファ機能切り替えレジスタ RP0H	DRCTLRP0H	4001 0264H
バッファ機能切り替えレジスタ RP1L	DRCTLRP1L	4001 0268H
バッファ機能切り替えレジスタ RP1H	DRCTLRP1H	4001 026CH
バッファ機能切り替えレジスタ RP2L	DRCTLRP2L	4001 0270H
バッファ機能切り替えレジスタ RP2H	DRCTLRP2H	4001 0274H
バッファ機能切り替えレジスタ RP3L	DRCTLRP3L	4001 0278H
バッファ機能切り替えレジスタ RP3H	DRCTLRP3H	4001 027CH
バッファ機能切り替えレジスタ EXTP0L	DRCTLEXTP0L	4001 0280H
バッファ機能切り替えレジスタ EXTP0H	DRCTLEXTP0H	4001 0284H
バッファ機能切り替えレジスタ EXTP1L	DRCTLEXTP1L	4001 0288H

### 7.3.1 ポート・レジスタ (P, RP, EXTP)

ポートは、8ビット・ポートが13セット (EXTPのみ10ビット) あります。

3ステート入出力ポートを9セット (EXTPのみ10ビット) と、リアルタイムに制御を行うポートを4セット内蔵しています。1ビット単位に入出力指定が可能です。ポート・レジスタは、出力ポートの場合は出力レベルの書き込みに使用し、リードの場合は、ポート・レジスタの値を読み出します。端子レベルをリードする場合は、PIN/RPIN/EXTPINレジスタを使用します。

	7	6	5	4	3	2	1	0	アドレス	初期値
P0B	P07	P06	P05	P04	P03	P02	P01	P00	400A 3000H	00H
P1B	P17	P16	P15	P14	P13	P12	P11	P10	400A 3001H	00H
P2B	P27	P26	P25	P24	P23	P22	P21	P20	400A 3002H	00H
P3B	P37	P36	P35	P34	P33	P32	P31	P30	400A 3003H	00H
P4B	P47	P46	P45	P44	P43	P42	P41	P40	400A 3004H	00H
P5B	P57	P56	P55	P54	P53	P52	P51	P50	400A 3005H	00H
P6B	P67	P66	P65	P64	P63	P62	P61	P60	400A 3006H	00H
P7B	P77	P76	P75	P74	P73	P72	P71	P70	400A 3007H	00H
EXTP0B	EXTP7	EXTP6	EXTP5	EXTP4	EXTP3	EXTP2	EXTP1	EXTP0	400A 3800H	00H
EXTP1B	0	0	0	0	0	0	EXTP9	EXTP8	400A 3801H	00H
RP0B	RP07	RP06	RP05	RP04	RP03	RP02	RP01	RP00	400A 3400H	00H
RP1B	RP17	RP16	RP15	RP14	RP13	RP12	RP11	RP10	400A 3401H	00H
RP2B	RP27	RP26	RP25	RP24	RP23	RP22	RP21	RP20	400A 3402H	00H
RP3B	RP37	RP36	RP35	RP34	RP33	RP32	RP31	RP30	400A 3403H	00H

ビット位置	ビット名	意 味
7-0	Pmn/RPin EXTPp	出力ポートとして利用する場合の出カラッチの値を設定するレジスタです。 リードすると出カラッチの値を読み出します。

図 7.2 ポート・レジスタ (8bit 表記)

**備考.** I = 0 - 3, m = 0 - 7, n = 0 - 7, p = 0-9

	アドレス																
P0H	P17	P16	P15	P14	P13	P12	P11	P10	P07	P06	P05	P04	P03	P02	P01	P00	400A 3000H
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H
P2H	P37	P36	P35	P34	P33	P32	P31	P30	P27	P26	P25	P24	P23	P22	P21	P20	400A 3002H
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H
P4H	P57	P56	P55	P54	P53	P52	P51	P50	P47	P46	P45	P44	P43	P42	P41	P40	400A 3004H
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H
P6H	P77	P76	P75	P74	P73	P72	P71	P70	P67	P66	P65	P64	P63	P62	P61	P60	400A 3006H
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H
EXTPOH	0	0	0	0	0	0	EXTP9	EXTP8	EXTP7	EXTP6	EXTP5	EXTP4	EXTP3	EXTP2	EXTP1	EXTP0	400A 3800H
	0	0	0	0	0	0	R/W	初期値 0000H									
RP0H	RP17	RP16	RP15	RP14	RP13	RP12	RP11	RP10	RP07	RP06	RP05	RP04	RP03	RP02	RP01	RP00	400A 3400H
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H
RP2H	RP37	RP36	RP35	RP34	RP33	RP32	RP31	RP30	RP27	RP26	RP25	RP24	RP23	RP22	RP21	RP20	400A 3402H
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H
ビット位置		ビット名		意味													
15-0	Pmn/RPln EXTPp	出力ポートとして利用する場合の出力ラッチの値を設定するレジスタです。 リードすると出力ラッチの値を読み出します。															

図 7.3 ポート・レジスタ (16bit 表記)

備考. I = 0 - 3, m = 0 - 7, n = 0 - 7, p = 0 - 9

POW	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3000H 初期値 0000 0000H	
		P37 P36 P35 P34 P33 P32 P31 P30 P29 P28 P27 P26 P25 P24 P23 P22 P21 P20 P19 P18 P17 P16 P15 P14 P13 P12 P11 P10 P09 P08 P07 P06 P05 P04 P03 P02 P01 P00		
P4W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3004H 初期値 0000 0000H	
		P77 P76 P75 P74 P73 P72 P71 P70 P67 P66 P65 P64 P63 P62 P61 P60 P57 P56 P55 P54 P53 P52 P51 P50 P47 P46 P45 P44 P43 P42 P41 P40		
EXTPOW	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3800H 初期値 0000 0000H	
		0 R/W 0 R/W		
RP0W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3400H 初期値 0000 0000H	
		RP37 RP36 RP35 RP34 RP33 RP32 RP31 RP30 RP27 RP26 RP25 RP24 RP23 RP22 RP21 RP20 RP17 RP16 RP15 RP14 RP13 RP12 RP11 RP10 RP07 RP06 RP05 RP04 RP03 RP02 RP01 RP00		
ビット位置		ビット名	意味	
31-0		Prmn/RPln EXTPp	出力ポートとして利用する場合の出力ラッチの値を設定するレジスタです。 リードすると出力ラッチの値を読み出します。	

図 7.4 ポート・レジスタ (32bit 表記)

**備考.** I = 0-3 m = 0-7 n = 0-7 p = 0-9

### 7.3.2 ポート・モード・レジスタ (PM, RPM, EXTPM)

ポートの入力／出力を設定するレジスタです。

	7	6	5	4	3	2	1	0	アドレス	初期値
PM0B	PM07	PM06	PM05	PM04	PM03	PM02	PM01	PM00	400A 3010H	FFH
PM1B	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	400A 3011H	FFH
PM2B	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20	400A 3012H	FFH
PM3B	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30	400A 3013H	FFH
PM4B	PM47	PM46	PM45	PM44	PM43	PM42	PM41	PM40	400A 3014H	FFH
PM5B	PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	400A 3015H	FFH
PM6B	PM67	PM66	PM65	PM64	PM63	PM62	PM61	PM60	400A 3016H	FFH
PM7B	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	400A 3017H	FFH
EXTPM0B	EXTPM7	EXTPM6	EXTPM5	EXTPM4	EXTPM3	EXTPM2	EXTPM1	EXTPM0	400A 3810H	FFH
EXTPM1B	0	0	0	0	0	0	EXTPM9	EXTPM8	400A 3811H	03H
RPM0B	RPM07	RPM06	RPM05	RPM04	RPM03	RPM02	RPM01	RPM00	400A 3410H	FFH
RPM1B	RPM17	RPM16	RPM15	RPM14	RPM13	RPM12	RPM11	RPM10	400A 3411H	FFH
RPM2B	RPM27	RPM26	RPM25	RPM24	RPM23	RPM22	RPM21	RPM20	400A 3412H	FFH
RPM3B	RPM37	RPM36	RPM35	RPM34	RPM33	RPM32	RPM31	RPM30	400A 3413H	FFH

ビット位置	ビット名	意 味
7-0	PMmn/ RPMln/ EXTPMp	ポートの入出力を設定します。 0 : 出力モード (出力バッファ・オン) 1 : 入力モード (出力バッファ・オフ) (初期値)

図 7.5 ポート・モード・レジスタ (8bit 表記)

**備考.** l = 0-3 m = 0-7 n = 0-7 p = 0-9

	アドレス																																	
PM0H	<table border="1"><tr><td>PM17</td><td>PM16</td><td>PM15</td><td>PM14</td><td>PM13</td><td>PM12</td><td>PM11</td><td>PM10</td><td>PM07</td><td>PM06</td><td>PM05</td><td>PM04</td><td>PM03</td><td>PM02</td><td>PM01</td><td>PM00</td></tr></table>																PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	PM07	PM06	PM05	PM04	PM03	PM02	PM01	PM00	400A 3010H	
PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	PM07	PM06	PM05	PM04	PM03	PM02	PM01	PM00																			
	R/W																初期値 FFFFH																	
PM2H	<table border="1"><tr><td>PM37</td><td>PM36</td><td>PM35</td><td>PM34</td><td>PM33</td><td>PM32</td><td>PM31</td><td>PM30</td><td>PM27</td><td>PM26</td><td>PM25</td><td>PM24</td><td>PM23</td><td>PM22</td><td>PM21</td><td>PM20</td></tr></table>																PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20	400A 3012H	
PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20																			
	R/W																初期値 FFFFH																	
PM4H	<table border="1"><tr><td>PM57</td><td>PM56</td><td>PM55</td><td>PM54</td><td>PM53</td><td>PM52</td><td>PM51</td><td>PM50</td><td>PM47</td><td>PM46</td><td>PM45</td><td>PM44</td><td>PM43</td><td>PM42</td><td>PM41</td><td>PM40</td></tr></table>																PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	PM47	PM46	PM45	PM44	PM43	PM42	PM41	PM40	400A 3014H	
PM57	PM56	PM55	PM54	PM53	PM52	PM51	PM50	PM47	PM46	PM45	PM44	PM43	PM42	PM41	PM40																			
	R/W																初期値 FFFFH																	
PM6H	<table border="1"><tr><td>PM77</td><td>PM76</td><td>PM75</td><td>PM74</td><td>PM73</td><td>PM72</td><td>PM71</td><td>PM70</td><td>PM67</td><td>PM66</td><td>PM65</td><td>PM64</td><td>PM63</td><td>PM62</td><td>PM61</td><td>PM60</td></tr></table>																PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	PM67	PM66	PM65	PM64	PM63	PM62	PM61	PM60	400A 3016H	
PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	PM67	PM66	PM65	PM64	PM63	PM62	PM61	PM60																			
	R/W																初期値 FFFFH																	
EXTPM0H	<table border="1"><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>EXTP M9</td><td>EXTP M8</td><td>EXTP M7</td><td>EXTP M6</td><td>EXTP M5</td><td>EXTP M4</td><td>EXTP M3</td><td>EXTP M2</td><td>EXTP M1</td><td>EXTP M0</td></tr></table>																0	0	0	0	0	0	0	EXTP M9	EXTP M8	EXTP M7	EXTP M6	EXTP M5	EXTP M4	EXTP M3	EXTP M2	EXTP M1	EXTP M0	400A 3810H
0	0	0	0	0	0	0	EXTP M9	EXTP M8	EXTP M7	EXTP M6	EXTP M5	EXTP M4	EXTP M3	EXTP M2	EXTP M1	EXTP M0																		
	0 0 0 0 0 0 R/W																初期値 03FFH																	
RPM0H	<table border="1"><tr><td>RPM 17</td><td>RPM 16</td><td>RPM 15</td><td>RPM 14</td><td>RPM 13</td><td>RPM 12</td><td>RPM 11</td><td>RPM 10</td><td>RPM 07</td><td>RPM 06</td><td>RPM 05</td><td>RPM 04</td><td>RPM 03</td><td>RPM 02</td><td>RPM 01</td><td>RPM 00</td></tr></table>																RPM 17	RPM 16	RPM 15	RPM 14	RPM 13	RPM 12	RPM 11	RPM 10	RPM 07	RPM 06	RPM 05	RPM 04	RPM 03	RPM 02	RPM 01	RPM 00	400A 3410H	
RPM 17	RPM 16	RPM 15	RPM 14	RPM 13	RPM 12	RPM 11	RPM 10	RPM 07	RPM 06	RPM 05	RPM 04	RPM 03	RPM 02	RPM 01	RPM 00																			
	R/W																初期値 FFFFH																	
RPM2H	<table border="1"><tr><td>RPM 37</td><td>RPM 36</td><td>RPM 35</td><td>RPM 34</td><td>RPM 33</td><td>RPM 32</td><td>RPM 31</td><td>RPM 30</td><td>RPM 27</td><td>RPM 26</td><td>RPM 25</td><td>RPM 24</td><td>RPM 23</td><td>RPM 22</td><td>RPM 21</td><td>RPM 20</td></tr></table>																RPM 37	RPM 36	RPM 35	RPM 34	RPM 33	RPM 32	RPM 31	RPM 30	RPM 27	RPM 26	RPM 25	RPM 24	RPM 23	RPM 22	RPM 21	RPM 20	400A 3412H	
RPM 37	RPM 36	RPM 35	RPM 34	RPM 33	RPM 32	RPM 31	RPM 30	RPM 27	RPM 26	RPM 25	RPM 24	RPM 23	RPM 22	RPM 21	RPM 20																			
	R/W																初期値 FFFFH																	
ビット位置		ビット名	意 味																															
15-0		PMmn/ RPMln/ EXTPMp	ポートの入出力を設定します。 0 : 出力モード（出力バッファ・オン） 1 : 入力モード（出力バッファ・オフ）（初期値）																															

図 7.6 ポート・モード・レジスタ（16bit 表記）

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

PM0W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3010H 初期値 FFFF FFFFH
		PM37 PM36 PM35 PM34 PM33 PM32 PM31 PM30 PM27 PM26 PM25 PM24 PM23 PM22 PM21 PM20 PM17 PM16 PM15 PM14 PM13 PM12 PM11 PM10 PM07 PM06 PM05 PM04 PM03 PM02 PM01 PM00	
PM4W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3014H 初期値 FFFF FFFFH
		PM77 PM76 PM75 PM74 PM73 PM72 PM71 PM70 PM67 PM66 PM65 PM64 PM63 PM62 PM61 PM60 PM57 PM56 PM55 PM54 PM53 PM52 PM51 PM50 PM47 PM46 PM45 PM44 PM43 PM42 PM41 PM40	
EXTPM0W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3014H 初期値 0000 03FFH
		0 R/W 0 R/W	
RPM0W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3410H 初期値 FFFF FFFFH
		RPM37 RPM36 RPM35 RPM34 RPM33 RPM32 RPM31 RPM30 RPM27 RPM26 RPM25 RPM24 RPM23 RPM22 RPM21 RPM20 RPM17 RPM16 RPM15 RPM14 RPM13 RPM12 RPM11 RPM10 RPM07 RPM06 RPM05 RPM04 RPM03 RPM02 RPM01 RPM00	
ビット位置		ビット名	意味
31-0	PMmn/RPMln EXTPMp	ポートの入出力を設定します。 0 : 出力モード（出力バッファ・オン） 1 : 入力モード（出力バッファ・オフ）（初期値）	

図 7.7 ポート・モード・レジスタ（32bit 表記）

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

### 7.3.3 ポート・モード・コントロール・レジスタ (PMC, RPMC, EXTPMC)

ポートをポートとして使用するか、兼用機能で使用するかを選択するレジスタです。

	7	6	5	4	3	2	1	0	アドレス	初期値	
PMC0B	PMC07	PMC06	PMC05	PMC04	PMC03	PMC02	PMC01	PMC00	400A 3020H	00H	
PMC1B	PMC17	PMC16	PMC15	PMC14	PMC13	PMC12	PMC11	PMC10	400A 3021H	00H <sup>注1</sup>	
PMC2B	PMC27	PMC26	PMC25	PMC24	PMC23	PMC22	PMC21	PMC20	400A 3022H	00H	
PMC3B	PMC37	PMC36	PMC35	PMC34	PMC33	PMC32	PMC31	PMC30	400A 3023H	00H	
PMC4B	PMC47	PMC46	PMC45	PMC44	PMC43	PMC42	PMC41	PMC40	400A 3024H	00H <sup>注1</sup>	
PMC5B	PMC57	PMC56	PMC55	PMC54	PMC53	PMC52	PMC51	PMC50	400A 3025H	00H	
PMC6B	PMC67	PMC66	PMC65	PMC64	PMC63	PMC62	PMC61	PMC60	400A 3026H	00H	
PMC7B	PMC77	PMC76	PMC75	PMC74	PMC73	PMC72	PMC71	PMC70	400A 3027H	00H	
EXTPMC0B	EXTPMC7	EXTPMC6	EXTPMC5	EXTPMC4	EXTPMC3	EXTPMC2	EXTPMC1	EXTPMC0	400A 3820H	00H	
EXTPMC1B	0	0	0	0	0	0	EXTPMC9	EXTPMC8	400A 3821H	00H	
RPMCOB	RPMCO7	RPMCO6	RPMCO5	RPMCO4	RPMCO3	RPMCO2	RPMCO1	RPMCO0	400A 3420H	00H <sup>注1</sup>	
RPMCI1B	RPMCI7	RPMCI6	RPMCI5	RPMCI4	RPMCI3	RPMCI2	RPMCI1	RPMCI0	400A 3421H	00H <sup>注1</sup>	
RPMCO2B	RPMCO27	RPMCO26	RPMCO25	RPMCO24	RPMCO23	RPMCO22	RPMCO21	RPMCO20	400A 3422H	00H <sup>注1</sup>	
RPMCO3B	RPMCO37	RPMCO36	RPMCO35	RPMCO34	RPMCO33	RPMCO32	RPMCO31	RPMCO30	400A 3423H	00H <sup>注1</sup>	
<b>ビット位置</b> <b>ビット名</b> <b>意味</b>											
7-0	PMCMn / RPMCI <sub>n</sub> / EXTPMC <sub>p</sub>	ポートとして利用するか、兼用機能を利用するかを選択します。 <sup>注2</sup> 0 : ポート・モード（入力系の兼用機能にはインアクティブ・レベルが入力されます） 1 : 兼用機能（コントロール・モード）									

図 7.8 ポート・モード・コントロール・レジスタ (8bit 表記)

注 1. 端子の状態によって初期値が変わります。詳細は「2.2 端子状態」を参照ください。

2. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

アドレス																
PMC0H																400A 3020H
																初期値
																0000H <sup>注1</sup>
アドレス																
PMC2H																400A 3022H
																初期値
																0000H
アドレス																
PMC4H																400A 3024H
																初期値
																0000H <sup>注1</sup>
アドレス																
PMC6H																400A 3026H
																初期値
																0000H
アドレス																
EXTPMC0H																400A 3820H
																初期値
																0000H
アドレス																
RPMCOH																400A 3420H
																初期値
																0000H <sup>注1</sup>
アドレス																
RPMCOH																400A 3422H
																初期値
																0000H <sup>注1</sup>
ビット位置	ビット名	意味														
15-0	PMCmn / RPMCIn / EXTPMCp	ポートとして利用するか、兼用機能を利用するかを選択します。 <sup>注2</sup> 0 : ポート・モード（入力系の兼用機能にはインアクティブ・レベルが入力されます） 1 : 兼用機能（コントロール・モード）														

図 7.9 ポート・モード・コントロール・レジスタ（16bit 表記）

- 注 1. 端子の状態によって初期値が変わります。詳細は「2.2 端子状態」を参照ください。
2. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

PMC0W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3020H 初期値 0000 0000H <sup>注1</sup>
		PMC37 PMC36 PMC35 PMC34 PMC33 PMC32 PMC31 PMC30 PMC27 PMC26 PMC25 PMC24 PMC23 PMC22 PMC21 PMC20 PMC19 PMC18 PMC17 PMC16 PMC15 PMC14 PMC13 PMC12 PMC11 PMC10 PMC07 PMC06 PMC05 PMC04 PMC03 PMC02 PMC01 PMC00	
PMC4W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3024H 初期値 0000 0000H <sup>注1</sup>
		PMC77 PMC76 PMC75 PMC74 PMC73 PMC72 PMC71 PMC70 PMC67 PMC66 PMC65 PMC64 PMC63 PMC62 PMC61 PMC60 PMC57 PMC56 PMC55 PMC54 PMC53 PMC52 PMC51 PMC50 PMC47 PMC46 PMC45 PMC44 PMC43 PMC42 PMC41 PMC40	
EXTPMC0W	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3820H 初期値 0000 0000H
		0 R/W 0 R/W	
RPMCOw	R/W	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス 400A 3420H 初期値 0000 0000H <sup>注1</sup>
		RPMC37 RPMC36 RPMC35 RPMC34 RPMC33 RPMC32 RPMC31 RPMC30 RPMC27 RPMC26 RPMC25 RPMC24 RPMC23 RPMC22 RPMC21 RPMC20 RPMC19 RPMC18 RPMC17 RPMC16 RPMC15 RPMC14 RPMC13 RPMC12 RPMC11 RPMC10 RPMC07 RPMC06 RPMC05 RPMC04 RPMC03 RPMC02 RPMC01 RPMC00	
ビット位置		ビット名	意味
31-0	PMCmn/RPMCln EXTPMCp	ポートとして利用するか、兼用機能を利用するかを選択します。 <sup>注2</sup> 0 : ポート・モード（入力系の兼用機能にはインアクティブ・レベルが入力されます） 1 : 兼用機能（コントロール・モード）	

図 7.10 ポート・モード・コントロール・レジスタ（32bit 表記）

注 1. 端子の状態によって初期値が変わります。詳細は「2.2 端子状態」を参照ください。

2. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

### 7.3.4 ポート・ファンクション・コントロール・レジスタ (PFC, RPFC, EXTPFC)

兼用機能の選択を行うレジスタです。1ビット単位で選択可能です。

	7	6	5	4	3	2	1	0	アドレス	初期値
PFC0B	PFC07	PFC06	PFC05	PFC04	PFC03	PFC02	PFC01	PFC00	400A 3030H	00H
PFC1B	PFC17	PFC16	PFC15	PFC14	PFC13	PFC12	PFC11	PFC10	400A 3031H	00H
PFC2B	PFC27	PFC26	PFC25	PFC24	PFC23	PFC22	PFC21	PFC20	400A 3032H	00H
PFC3B	PFC37	PFC36	PFC35	PFC34	PFC33	PFC32	PFC31	PFC30	400A 3033H	00H
PFC4B	PFC47	PFC46	PFC45	PFC44	PFC43	PFC42	PFC41	PFC40	400A 3034H	00H <sup>注1</sup>
PFC5B	PFC57	PFC56	PFC55	PFC54	PFC53	PFC52	PFC51	PFC50	400A 3035H	00H
PFC6B	PFC67	PFC66	PFC65	PFC64	PFC63	PFC62	PFC61	PFC60	400A 3036H	00H
PFC7B	PFC77	PFC76	PFC75	PFC74	PFC73	PFC72	PFC71	PFC70	400A 3037H	00H
EXT_PFC0B	EXT_PFC7	EXT_PFC6	EXT_PFC5	EXT_PFC4	EXT_PFC3	EXT_PFC2	EXT_PFC1	EXT_PFC0	400A 3830H	00H
EXT_PFC1B	0	0	0	0	0	0	EXT_PFC9	EXT_PFC8	400A 3831H	00H
RPFC0B	RPFC07	RPFC06	RPFC05	RPFC04	RPFC03	RPFC02	RPFC01	RPFC00	400A 3430H	00H <sup>注1</sup>
RPFC1B	RPFC17	RPFC16	RPFC15	RPFC14	RPFC13	RPFC12	RPFC11	RPFC10	400A 3431H	00H
RPFC2B	RPFC27	RPFC26	RPFC25	RPFC24	RPFC23	RPFC22	RPFC21	RPFC20	400A 3432H	00H <sup>注1</sup>
RPFC3B	RPFC37	RPFC36	RPFC35	RPFC34	RPFC33	RPFC32	RPFC31	RPFC30	400A 3433H	00H
ビット位置	ビット名	意味								
7-0	PFCmn / RPFCmn / EXT_PFCp	兼用機能を選択します。 <sup>注2</sup> 0 : 兼用機能 1 / 兼用機能 3 1 : 兼用機能 2 / 兼用機能 4								

図 7.11 ポート・ファンクション・コントロール・レジスタ (8bit 表記)

注 1. 端子の状態によって初期値が変わります。詳細は「2.2 端子状態」を参照ください。

2. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

																アドレス																	
PFC0H																400A 3030H																	
<table border="1"> <tr><td>PFC 17</td><td>PFC 16</td><td>PFC 15</td><td>PFC 14</td><td>PFC 13</td><td>PFC 12</td><td>PFC 11</td><td>PFC 10</td><td>PFC 07</td><td>PFC 06</td><td>PFC 05</td><td>PFC 04</td><td>PFC 03</td><td>PFC 02</td><td>PFC 01</td><td>PFC 00</td></tr> </table>																PFC 17	PFC 16	PFC 15	PFC 14	PFC 13	PFC 12	PFC 11	PFC 10	PFC 07	PFC 06	PFC 05	PFC 04	PFC 03	PFC 02	PFC 01	PFC 00	初期値 0000H	
PFC 17	PFC 16	PFC 15	PFC 14	PFC 13	PFC 12	PFC 11	PFC 10	PFC 07	PFC 06	PFC 05	PFC 04	PFC 03	PFC 02	PFC 01	PFC 00																		
PFC2H																400A 3032H																	
<table border="1"> <tr><td>PFC 37</td><td>PFC 36</td><td>PFC 35</td><td>PFC 34</td><td>PFC 33</td><td>PFC 32</td><td>PFC 31</td><td>PFC 30</td><td>PFC 27</td><td>PFC 26</td><td>PFC 25</td><td>PFC 24</td><td>PFC 23</td><td>PFC 22</td><td>PFC 21</td><td>PFC 20</td></tr> </table>																PFC 37	PFC 36	PFC 35	PFC 34	PFC 33	PFC 32	PFC 31	PFC 30	PFC 27	PFC 26	PFC 25	PFC 24	PFC 23	PFC 22	PFC 21	PFC 20	初期値 0000H	
PFC 37	PFC 36	PFC 35	PFC 34	PFC 33	PFC 32	PFC 31	PFC 30	PFC 27	PFC 26	PFC 25	PFC 24	PFC 23	PFC 22	PFC 21	PFC 20																		
PFC4H																400A 3034H																	
<table border="1"> <tr><td>PFC 57</td><td>PFC 56</td><td>PFC 55</td><td>PFC 54</td><td>PFC 53</td><td>PFC 52</td><td>PFC 51</td><td>PFC 50</td><td>PFC 47</td><td>PFC 46</td><td>PFC 45</td><td>PFC 44</td><td>PFC 43</td><td>PFC 42</td><td>PFC 41</td><td>PFC 40</td></tr> </table>																PFC 57	PFC 56	PFC 55	PFC 54	PFC 53	PFC 52	PFC 51	PFC 50	PFC 47	PFC 46	PFC 45	PFC 44	PFC 43	PFC 42	PFC 41	PFC 40	初期値 0000H <sup>注1</sup>	
PFC 57	PFC 56	PFC 55	PFC 54	PFC 53	PFC 52	PFC 51	PFC 50	PFC 47	PFC 46	PFC 45	PFC 44	PFC 43	PFC 42	PFC 41	PFC 40																		
PFC6H																400A 3036H																	
<table border="1"> <tr><td>PFC 77</td><td>PFC 76</td><td>PFC 75</td><td>PFC 74</td><td>PFC 73</td><td>PFC 72</td><td>PFC 71</td><td>PFC 70</td><td>PFC 67</td><td>PFC 66</td><td>PFC 65</td><td>PFC 64</td><td>PFC 63</td><td>PFC 62</td><td>PFC 61</td><td>PFC 60</td></tr> </table>																PFC 77	PFC 76	PFC 75	PFC 74	PFC 73	PFC 72	PFC 71	PFC 70	PFC 67	PFC 66	PFC 65	PFC 64	PFC 63	PFC 62	PFC 61	PFC 60	初期値 0000H	
PFC 77	PFC 76	PFC 75	PFC 74	PFC 73	PFC 72	PFC 71	PFC 70	PFC 67	PFC 66	PFC 65	PFC 64	PFC 63	PFC 62	PFC 61	PFC 60																		
EXTPFC0H																400A 3830H																	
<table border="1"> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>EXTPFC9</td><td>EXTPFC8</td><td>EXTPFC7</td><td>EXTPFC6</td><td>EXTPFC5</td><td>EXTPFC4</td><td>EXTPFC3</td><td>EXTPFC2</td><td>EXTPFC1</td><td>EXTPFC0</td></tr> </table>																0	0	0	0	0	0	0	EXTPFC9	EXTPFC8	EXTPFC7	EXTPFC6	EXTPFC5	EXTPFC4	EXTPFC3	EXTPFC2	EXTPFC1	EXTPFC0	初期値 0000H
0	0	0	0	0	0	0	EXTPFC9	EXTPFC8	EXTPFC7	EXTPFC6	EXTPFC5	EXTPFC4	EXTPFC3	EXTPFC2	EXTPFC1	EXTPFC0																	
RPFC0H																400A 3430H																	
<table border="1"> <tr><td>RPFC 17</td><td>RPFC 16</td><td>RPFC 15</td><td>RPFC 14</td><td>RPFC 13</td><td>RPFC 12</td><td>RPFC 11</td><td>RPFC 10</td><td>RPFC 07</td><td>RPFC 06</td><td>RPFC 05</td><td>RPFC 04</td><td>RPFC 03</td><td>RPFC 02</td><td>RPFC 01</td><td>RPFC 00</td></tr> </table>																RPFC 17	RPFC 16	RPFC 15	RPFC 14	RPFC 13	RPFC 12	RPFC 11	RPFC 10	RPFC 07	RPFC 06	RPFC 05	RPFC 04	RPFC 03	RPFC 02	RPFC 01	RPFC 00	初期値 0000H <sup>注1</sup>	
RPFC 17	RPFC 16	RPFC 15	RPFC 14	RPFC 13	RPFC 12	RPFC 11	RPFC 10	RPFC 07	RPFC 06	RPFC 05	RPFC 04	RPFC 03	RPFC 02	RPFC 01	RPFC 00																		
RPFC2H																400A 3432H																	
<table border="1"> <tr><td>RPFC 37</td><td>RPFC 36</td><td>RPFC 35</td><td>RPFC 34</td><td>RPFC 33</td><td>RPFC 32</td><td>RPFC 31</td><td>RPFC 30</td><td>RPFC 27</td><td>RPFC 26</td><td>RPFC 25</td><td>RPFC 24</td><td>RPFC 23</td><td>RPFC 22</td><td>RPFC 21</td><td>RPFC 20</td></tr> </table>																RPFC 37	RPFC 36	RPFC 35	RPFC 34	RPFC 33	RPFC 32	RPFC 31	RPFC 30	RPFC 27	RPFC 26	RPFC 25	RPFC 24	RPFC 23	RPFC 22	RPFC 21	RPFC 20	初期値 0000H <sup>注1</sup>	
RPFC 37	RPFC 36	RPFC 35	RPFC 34	RPFC 33	RPFC 32	RPFC 31	RPFC 30	RPFC 27	RPFC 26	RPFC 25	RPFC 24	RPFC 23	RPFC 22	RPFC 21	RPFC 20																		
ビット位置		ビット名		意味																													
15-0		PFCmn / RPFCmn / EXTPFCp		兼用機能を選択します。 <sup>注2</sup> 0 : 兼用機能 1 / 兼用機能 3 1 : 兼用機能 2 / 兼用機能 4																													

図 7.12 ポート・ファンクション・コントロール・レジスタ (16bit 表記)

- 注 1. 端子の状態によって初期値が変わります。詳細は「2.2 端子状態」を参照ください。
2. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

PFC0W	R/W																														アドレス						
		PFC37	PFC36	PFC35	PFC34	PFC33	PFC32	PFC31	PFC30	PFC27	PFC26	PFC25	PFC24	PFC23	PFC22	PFC21	PFC20	PFC17	PFC16	PFC15	PFC14	PFC13	PFC12	PFC11	PFC10	PFC07	PFC06	PFC05	PFC04	PFC03	PFC02	PFC01	PFC00	400A 3030H 初期値 0000 0000H			
PFC4W	R/W																															アドレス					
		PFC77	PFC76	PFC75	PFC74	PFC73	PFC72	PFC71	PFC70	PFC67	PFC66	PFC65	PFC64	PFC63	PFC62	PFC61	PFC60	PFC57	PFC56	PFC55	PFC54	PFC53	PFC52	PFC51	PFC50	PFC47	PFC46	PFC45	PFC44	PFC43	PFC42	PFC41	PFC40	400A 3034H 初期値 0000 0000H <sup>注1</sup>			
EXTPFC0W	R/W																															アドレス					
		0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	400A 3830H 初期値 0000 0000H						
RPFC0W	R/W																															アドレス					
		RPFC37	RPFC36	RPFC35	RPFC34	RPFC33	RPFC32	RPFC31	RPFC30	RPFC27	RPFC26	RPFC25	RPFC24	RPFC23	RPFC22	RPFC21	RPFC20	RPFC17	RPFC16	RPFC15	RPFC14	RPFC13	RPFC12	RPFC11	RPFC10	RPFC07	RPFC06	RPFC05	RPFC04	RPFC03	RPFC02	RPFC01	RPFC00	400A 3430H 初期値 0000 0000H <sup>注1</sup>			
<table border="1"> <thead> <tr> <th>ビット位置</th> <th>ビット名</th> <th>意味</th> </tr> </thead> <tbody> <tr> <td>31-0</td> <td>PFCmn / RPFCIn / EXTPFCp</td> <td>兼用機能を選択します。<sup>注2</sup> 0 : 兼用機能 1 / 兼用機能 3 1 : 兼用機能 2 / 兼用機能 4</td> </tr> </tbody> </table>																																ビット位置	ビット名	意味	31-0	PFCmn / RPFCIn / EXTPFCp	兼用機能を選択します。 <sup>注2</sup> 0 : 兼用機能 1 / 兼用機能 3 1 : 兼用機能 2 / 兼用機能 4
ビット位置	ビット名	意味																																			
31-0	PFCmn / RPFCIn / EXTPFCp	兼用機能を選択します。 <sup>注2</sup> 0 : 兼用機能 1 / 兼用機能 3 1 : 兼用機能 2 / 兼用機能 4																																			

図 7.13 ポート・ファンクション・コントロール・レジスタ（32bit 表記）

注 1. 端子の状態によって初期値が変わります。詳細は「2.2 端子状態」を参照ください。

2. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

### 7.3.5 ポート・ファンクション・コントロール拡張レジスタ (PFCE, RPFCE, EXTPFCE)

兼用拡張機能の選択を行うレジスタです。1ビット単位で選択可能です。

	7	6	5	4	3	2	1	0	アドレス	初期値						
PFCE0B	PFCE07	PFCE06	PFCE05	PFCE04	PFCE03	PFCE02	PFCE01	PFCE00	400A 3040H	00H						
PFCE1B	PFCE17	PFCE16	PFCE15	PFCE14	PFCE13	PFCE12	PFCE11	PFCE10	400A 3041H	00H						
PFCE2B	PFCE27	PFCE26	PFCE25	PFCE24	PFCE23	PFCE22	PFCE21	PFCE20	400A 3042H	00H						
PFCE3B	PFCE37	PFCE36	PFCE35	PFCE34	PFCE33	PFCE32	PFCE31	PFCE30	400A 3043H	00H						
PFCE4B	PFCE47	PFCE46	PFCE45	PFCE44	PFCE43	PFCE42	PFCE41	PFCE40	400A 3044H	00H						
PFCE5B	PFCE57	PFCE56	PFCE55	PFCE54	PFCE53	PFCE52	PFCE51	PFCE50	400A 3045H	00H						
PFCE6B	PFCE67	PFCE66	PFCE65	PFCE64	PFCE63	PFCE62	PFCE61	PFCE60	400A 3046H	00H						
PFCE7B	PFCE77	PFCE76	PFCE75	PFCE74	PFCE73	PFCE72	PFCE71	PFCE70	400A 3047H	00H						
EXTPFCE0B	EXTPFCE7	EXTPFCE6	EXTPFCE5	EXTPFCE4	EXTPFCE3	EXTPFCE2	EXTPFCE1	EXTPFCE0	400A 3840H	00H						
EXTPFCE1B	0	0	0	0	0	0	EXTPFCE9	EXTPFCE8	400A 3841H	00H						
RPFCE0B	RPFCE07	RPFCE06	RPFCE05	RPFCE04	RPFCE03	RPFCE02	RPFCE01	RPFCE00	400A 3440H	00H						
RPFCE1B	RPFCE17	RPFCE16	RPFCE15	RPFCE14	RPFCE13	RPFCE12	RPFCE11	RPFCE10	400A 3441H	00H						
RPFCE2B	RPFCE27	RPFCE26	RPFCE25	RPFCE24	RPFCE23	RPFCE22	RPFCE21	RPFCE20	400A 3442H	00H						
RPFCE3B	RPFCE37	RPFCE36	RPFCE35	RPFCE34	RPFCE33	RPFCE32	RPFCE31	RPFCE30	400A 3443H	00H						
<table border="1"> <thead> <tr> <th>ビット位置</th> <th>ビット名</th> <th>意味</th> </tr> </thead> <tbody> <tr> <td>7-0</td> <td>PFCEmn / RPFCEln / EXTPFCEp</td> <td>兼用機能を選択します。 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4</td> </tr> </tbody> </table>											ビット位置	ビット名	意味	7-0	PFCEmn / RPFCEln / EXTPFCEp	兼用機能を選択します。 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4
ビット位置	ビット名	意味														
7-0	PFCEmn / RPFCEln / EXTPFCEp	兼用機能を選択します。 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4														

図 7.14 ポート・ファンクション・コントロール拡張レジスタ (8bit 表記)

注. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

PFCE0H	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	アドレス					
	PFCE 17	PFCE 16	PFCE 15	PFCE 14	PFCE 13	PFCE 12	PFCE 11	PFCE 10	PFCE 07	PFCE 06	PFCE 05	PFCE 04	PFCE 03	PFCE 02	PFCE 01	PFCE 00	400A 3040H					
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H					
PFCE2H	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	アドレス					
	PFCE 37	PFCE 36	PFCE 35	PFCE 34	PFCE 33	PFCE 32	PFCE 31	PFCE 30	PFCE 27	PFCE 26	PFCE 25	PFCE 24	PFCE 23	PFCE 22	PFCE 21	PFCE 20	400A 3042H					
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H					
PFCE4H	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	アドレス					
	PFCE 57	PFCE 56	PFCE 55	PFCE 54	PFCE 53	PFCE 52	PFCE 51	PFCE 50	PFCE 47	PFCE 46	PFCE 45	PFCE 44	PFCE 43	PFCE 42	PFCE 41	PFCE 40	400A 3044H					
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H					
PFCE6H	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	アドレス					
	PFCE 77	PFCE 76	PFCE 75	PFCE 74	PFCE 73	PFCE 72	PFCE 71	PFCE 70	PFCE 67	PFCE 66	PFCE 65	PFCE 64	PFCE 63	PFCE 62	PFCE 61	PFCE 60	400A 3046H					
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H					
EXTPFCE0H	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	アドレス					
	0	0	0	0	0	0	EXTP FCE9	EXTP FCE8	EXTP FCE7	EXTP FCE6	EXTP FCE5	EXTP FCE4	EXTP FCE3	EXTP FCE2	EXTP FCE1	EXTPF CE0	400A 3840H					
	0	0	0	0	0	0	R/W	初期値 0000H														
RPFCE0H	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	アドレス					
	RPF E17	RPF E16	RPF E15	RPF E14	RPF E13	RPF E12	RPF E11	RPF E10	RPF E07	RPF E06	RPF E05	RPF E04	RPF E03	RPF E02	RPF E01	RPF E00	400A 3440H					
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H					
RPFCE2H	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	アドレス					
	RPF E37	RPF E36	RPF E35	RPF E34	RPF E33	RPF E32	RPF E31	RPF E30	RPF E27	RPF E26	RPF E25	RPF E24	RPF E23	RPF E22	RPF E21	RPF E20	400A 3442H					
	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	初期値 0000H					
<table border="1"> <thead> <tr> <th>ビット位置</th><th>ビット名</th><th>意味</th></tr> </thead> <tbody> <tr> <td>15-0</td><td>PFCEmn / RPFCEln / EXTPFCEp</td><td>兼用機能を選択します。 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4</td></tr> </tbody> </table>																	ビット位置	ビット名	意味	15-0	PFCEmn / RPFCEln / EXTPFCEp	兼用機能を選択します。 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4
ビット位置	ビット名	意味																				
15-0	PFCEmn / RPFCEln / EXTPFCEp	兼用機能を選択します。 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4																				

図 7.15 ポート・ファンクション・コントロール拡張レジスタ (16bit 表記)

注. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考.  $I = 0\text{-}3$   $m = 0\text{-}7$   $n = 0\text{-}7$   $p = 0\text{-}9$

PFCE0W																														アドレス							
																															400A 3040H						
R/W																															初期値						
																															0000 0000H						
PFCE4W																															アドレス						
																															400A 3044H						
R/W																															初期値						
																															0000 0000H						
EXTPFCE0W																															アドレス						
																															400A 3840H						
R/W																															初期値						
																															0000 0000H						
RPFCE0W																															アドレス						
																															400A 3440H						
R/W																															初期値						
																															0000 0000H						
<table border="1"> <thead> <tr> <th>ビット位置</th> <th>ビット名</th> <th>意味</th> </tr> </thead> <tbody> <tr> <td>31-0</td> <td>PFCEmn / RPFCEln / EXTPFCEp</td> <td>兼用機能を選択します。 注 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4</td> </tr> </tbody> </table>																																ビット位置	ビット名	意味	31-0	PFCEmn / RPFCEln / EXTPFCEp	兼用機能を選択します。 注 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4
ビット位置	ビット名	意味																																			
31-0	PFCEmn / RPFCEln / EXTPFCEp	兼用機能を選択します。 注 0 : 兼用機能 1 / 兼用機能 2 1 : 兼用機能 3 / 兼用機能 4																																			

図 7.16 ポート・ファンクション・コントロール拡張レジスタ（32bit 表記）

注. 兼用機能は、ポート・モード・コントロール・レジスタ、ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタにて選択します。詳細は「7.4 兼用機能の選択一覧」を参照してください。

備考. l = 0-3 m = 0-7 n = 0-7 p = 0-9

### 7.3.6 ポート端子入力レジスタ (PIN, RPIN, EXTPIN)

ポート端子の入力レベルを読むことができるリード専用レジスタです

	7	6	5	4	3	2	1	0	アドレス	初期値
PIN0B	PIN07	PIN06	PIN05	PIN04	PIN03	PIN02	PIN01	PIN00	400A 3050H	端子 レベル
PIN1B	PIN17	PIN16	PIN15	PIN14	PIN13	PIN12	PIN11	PIN10	400A 3051H	端子 レベル
PIN2B	PIN27	PIN26	PIN25	PIN24	PIN23	PIN22	PIN21	PIN20	400A 3052H	端子 レベル
PIN3B	PIN37	PIN36	PIN35	PIN34	PIN33	PIN32	PIN31	PIN30	400A 3053H	端子 レベル
PIN4B	PIN47	PIN46	PIN45	PIN44	PIN43	PIN42	PIN41	PIN40	400A 3054H	端子 レベル
PIN5B	PIN57	PIN56	PIN55	PIN54	PIN53	PIN52	PIN51	PIN50	400A 3055H	端子 レベル
PIN6B	PIN67	PIN66	PIN65	PIN64	PIN63	PIN62	PIN61	PIN60	400A 3056H	端子 レベル
PIN7B	PIN77	PIN76	PIN75	PIN74	PIN73	PIN72	PIN71	PIN70	400A 3057H	端子 レベル
EXTPIN0B	EXTPIN7	EXTPIN6	EXTPIN5	EXTPIN4	EXTPIN3	EXTPIN2	EXTPIN1	EXTPIN0	400A 3850H	端子 レベル
EXTPIN1B	0	0	0	0	0	0	EXTPIN9	EXTPIN8	400A 3851H	端子 レベル
RPIN0B	RPIN07	RPIN06	RPIN05	RPIN04	RPIN03	RPIN02	RPIN01	RPIN00	400A 3450H	端子 レベル
RPIN1B	RPIN17	RPIN16	RPIN15	RPIN14	RPIN13	RPIN12	RPIN11	RPIN10	400A 3451H	端子 レベル
RPIN2B	RPIN27	RPIN26	RPIN25	RPIN24	RPIN23	RPIN22	RPIN21	RPIN20	400A 3452H	端子 レベル
RPIN3B	RPIN37	RPIN36	RPIN35	RPIN34	RPIN33	RPIN32	RPIN31	RPIN30	400A 3453H	端子 レベル
ビット位置	ビット名	意味								
7-0	PINmn / RPINln / EXTPINp	ポート端子の入力レベルをリードできます。								

図 7.17 ポート端子入力レジスタ (8bit 表記)

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

																	アドレス																		
PIN0H																	400A 3050H																		
<table border="1"> <tr><td>PIN 17</td><td>PIN 16</td><td>PIN 15</td><td>PIN 14</td><td>PIN 13</td><td>PIN 12</td><td>PIN 11</td><td>PIN 10</td><td>PIN 09</td><td>PIN 08</td><td>PIN 07</td><td>PIN 06</td><td>PIN 05</td><td>PIN 04</td><td>PIN 03</td><td>PIN 02</td><td>PIN 01</td><td>PIN 00</td></tr> </table>																	PIN 17	PIN 16	PIN 15	PIN 14	PIN 13	PIN 12	PIN 11	PIN 10	PIN 09	PIN 08	PIN 07	PIN 06	PIN 05	PIN 04	PIN 03	PIN 02	PIN 01	PIN 00	初期値
PIN 17	PIN 16	PIN 15	PIN 14	PIN 13	PIN 12	PIN 11	PIN 10	PIN 09	PIN 08	PIN 07	PIN 06	PIN 05	PIN 04	PIN 03	PIN 02	PIN 01	PIN 00																		
端子レベル																																			
PIN2H																	アドレス																		
<table border="1"> <tr><td>PIN 37</td><td>PIN 36</td><td>PIN 35</td><td>PIN 34</td><td>PIN 33</td><td>PIN 32</td><td>PIN 31</td><td>PIN 30</td><td>PIN 29</td><td>PIN 28</td><td>PIN 27</td><td>PIN 26</td><td>PIN 25</td><td>PIN 24</td><td>PIN 23</td><td>PIN 22</td><td>PIN 21</td><td>PIN 20</td></tr> </table>																	PIN 37	PIN 36	PIN 35	PIN 34	PIN 33	PIN 32	PIN 31	PIN 30	PIN 29	PIN 28	PIN 27	PIN 26	PIN 25	PIN 24	PIN 23	PIN 22	PIN 21	PIN 20	400A 3052H
PIN 37	PIN 36	PIN 35	PIN 34	PIN 33	PIN 32	PIN 31	PIN 30	PIN 29	PIN 28	PIN 27	PIN 26	PIN 25	PIN 24	PIN 23	PIN 22	PIN 21	PIN 20																		
<table border="1"> <tr><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>初期値</td></tr> </table>																	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値	端子レベル
R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値																		
PIN4H																	アドレス																		
<table border="1"> <tr><td>PIN 57</td><td>PIN 56</td><td>PIN 55</td><td>PIN 54</td><td>PIN 53</td><td>PIN 52</td><td>PIN 51</td><td>PIN 50</td><td>PIN 49</td><td>PIN 48</td><td>PIN 47</td><td>PIN 46</td><td>PIN 45</td><td>PIN 44</td><td>PIN 43</td><td>PIN 42</td><td>PIN 41</td><td>PIN 40</td></tr> </table>																	PIN 57	PIN 56	PIN 55	PIN 54	PIN 53	PIN 52	PIN 51	PIN 50	PIN 49	PIN 48	PIN 47	PIN 46	PIN 45	PIN 44	PIN 43	PIN 42	PIN 41	PIN 40	400A 3054H
PIN 57	PIN 56	PIN 55	PIN 54	PIN 53	PIN 52	PIN 51	PIN 50	PIN 49	PIN 48	PIN 47	PIN 46	PIN 45	PIN 44	PIN 43	PIN 42	PIN 41	PIN 40																		
<table border="1"> <tr><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>初期値</td></tr> </table>																	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値	端子レベル
R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値																		
PIN6H																	アドレス																		
<table border="1"> <tr><td>PIN 77</td><td>PIN 76</td><td>PIN 75</td><td>PIN 74</td><td>PIN 73</td><td>PIN 72</td><td>PIN 71</td><td>PIN 70</td><td>PIN 69</td><td>PIN 68</td><td>PIN 67</td><td>PIN 66</td><td>PIN 65</td><td>PIN 64</td><td>PIN 63</td><td>PIN 62</td><td>PIN 61</td><td>PIN 60</td></tr> </table>																	PIN 77	PIN 76	PIN 75	PIN 74	PIN 73	PIN 72	PIN 71	PIN 70	PIN 69	PIN 68	PIN 67	PIN 66	PIN 65	PIN 64	PIN 63	PIN 62	PIN 61	PIN 60	400A 3056H
PIN 77	PIN 76	PIN 75	PIN 74	PIN 73	PIN 72	PIN 71	PIN 70	PIN 69	PIN 68	PIN 67	PIN 66	PIN 65	PIN 64	PIN 63	PIN 62	PIN 61	PIN 60																		
<table border="1"> <tr><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>初期値</td></tr> </table>																	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値	端子レベル
R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値																		
EXTPIN0H																	アドレス																		
<table border="1"> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>EXTP IN9</td><td>EXTP IN8</td><td>EXTP IN7</td><td>EXTP IN6</td><td>EXTP IN5</td><td>EXTP IN4</td><td>EXTP IN3</td><td>EXTP IN2</td><td>EXTP IN1</td><td>EXTP IN0</td></tr> </table>																	0	0	0	0	0	0	0	EXTP IN9	EXTP IN8	EXTP IN7	EXTP IN6	EXTP IN5	EXTP IN4	EXTP IN3	EXTP IN2	EXTP IN1	EXTP IN0	400A 3850H	
0	0	0	0	0	0	0	EXTP IN9	EXTP IN8	EXTP IN7	EXTP IN6	EXTP IN5	EXTP IN4	EXTP IN3	EXTP IN2	EXTP IN1	EXTP IN0																			
<table border="1"> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>初期値</td></tr> </table>																	0	0	0	0	0	0	0	R	R	R	R	R	R	R	R	R	R	初期値	端子レベル
0	0	0	0	0	0	0	R	R	R	R	R	R	R	R	R	R	初期値																		
RPIN0H																	アドレス																		
<table border="1"> <tr><td>RPIN 17</td><td>RPIN 16</td><td>RPIN 15</td><td>RPIN 14</td><td>RPIN 13</td><td>RPIN 12</td><td>RPIN 11</td><td>RPIN 10</td><td>RPIN 09</td><td>RPIN 08</td><td>RPIN 07</td><td>RPIN 06</td><td>RPIN 05</td><td>RPIN 04</td><td>RPIN 03</td><td>RPIN 02</td><td>RPIN 01</td><td>RPIN 00</td></tr> </table>																	RPIN 17	RPIN 16	RPIN 15	RPIN 14	RPIN 13	RPIN 12	RPIN 11	RPIN 10	RPIN 09	RPIN 08	RPIN 07	RPIN 06	RPIN 05	RPIN 04	RPIN 03	RPIN 02	RPIN 01	RPIN 00	400A 3450H
RPIN 17	RPIN 16	RPIN 15	RPIN 14	RPIN 13	RPIN 12	RPIN 11	RPIN 10	RPIN 09	RPIN 08	RPIN 07	RPIN 06	RPIN 05	RPIN 04	RPIN 03	RPIN 02	RPIN 01	RPIN 00																		
<table border="1"> <tr><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>初期値</td></tr> </table>																	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値	端子レベル
R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値																		
RPIN2H																	アドレス																		
<table border="1"> <tr><td>RPIN 37</td><td>RPIN 36</td><td>RPIN 35</td><td>RPIN 34</td><td>RPIN 33</td><td>RPIN 32</td><td>RPIN 31</td><td>RPIN 30</td><td>RPIN 29</td><td>RPIN 28</td><td>RPIN 27</td><td>RPIN 26</td><td>RPIN 25</td><td>RPIN 24</td><td>RPIN 23</td><td>RPIN 22</td><td>RPIN 21</td><td>RPIN 20</td></tr> </table>																	RPIN 37	RPIN 36	RPIN 35	RPIN 34	RPIN 33	RPIN 32	RPIN 31	RPIN 30	RPIN 29	RPIN 28	RPIN 27	RPIN 26	RPIN 25	RPIN 24	RPIN 23	RPIN 22	RPIN 21	RPIN 20	400A 3452H
RPIN 37	RPIN 36	RPIN 35	RPIN 34	RPIN 33	RPIN 32	RPIN 31	RPIN 30	RPIN 29	RPIN 28	RPIN 27	RPIN 26	RPIN 25	RPIN 24	RPIN 23	RPIN 22	RPIN 21	RPIN 20																		
<table border="1"> <tr><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>R</td><td>初期値</td></tr> </table>																	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値	端子レベル
R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	初期値																		
ビット位置		ビット名															意 味																		
15-0		PINmn / RPINIn / EXTPINp																																	

図 7.18 ポート端子入力レジスタ (16bit 表記)

備考. I = 0-3 m = 0-7 n = 0-7 p = 0-9

備考. I = 0-3 m = 0-7 n = 0-7 p =0-9

## 7.4 兼用機能の選択一覧

ポート関連レジスタで選択される兼用機能の選択一覧を以下に示します。

### (1) ポート (P00-P77)

(1/3)

端子 名称	PMCmn = 0 (ポート・モード)		PMCmn = 1 (コントロール・モード)			
			PFCEmn = 0		PFCEmn = 1	
	PMmn = 0 (出力ポート)	PMmn = 1 (入力ポート)	PFCmn = 0 (兼用機能 1)	PFCmn = 1 (兼用機能 2)	PFCmn = 0 (兼用機能 3)	PFCmn = 1 (兼用機能 4)
P00	P00 (出力モード)	P00 (入力モード)	INTPZ0	—	CCI_RUNLEDZ	CCS_MON1
P01	P01 (出力モード)	P01 (入力モード)	INTPZ1	—	—	CCS_MON2
P02	P02 (出力モード)	P02 (入力モード)	INTPZ2	—	CCI_DLINKLEDZ	CCS_STBMSK
P03	P03 (出力モード)	P03 (入力モード)	INTPZ3	—	CCI_ERRLEDZ	CCS_MON5
P04	P04 (出力モード)	P04 (入力モード)	INTPZ4	—	CCI_LERR1LEDZ	CCS_MON6
P05	P05 (出力モード)	P05 (入力モード)	INTPZ5	—	CCI_LERR2LEDZ	CCS_MON7
P06	P06 (出力モード)	P06 (入力モード)	—	—	CCI_SDLEDZ	CCS_MON0
P07	P07 (出力モード)	P07 (入力モード)	—	—	CCIRDLEDZ	CCS_RESOUT
P10	P10 (出力モード)	P10 (入力モード)	SMIO2	—	—	CCS_MON1
P11	P11 (出力モード)	P11 (入力モード)	SMIO3	—	—	CCS_MON2
P12	P12 (出力モード)	P12 (入力モード)	CSZ3	—	CCI_WDTIZ / CCM_WDTENZ/ CCS_WDTZ	CCS_MON3
P13	P13 (出力モード)	P13 (入力モード)	CSZ2	—	—	—
P14	P14 (出力モード)	P14 (入力モード)	SMSCK	—	—	—
P15	P15 (出力モード)	P15 (入力モード)	SMIO0	—	—	—
P16	P16 (出力モード)	P16 (入力モード)	SMIO1	—	—	—
P17	P17 (出力モード)	P17 (入力モード)	SMCSZ	—	—	—
P20	P20 (出力モード)	P20 (入力モード)	RXD0	—	CCM_LINKERRZ	—
P21	P21 (出力モード)	P21 (入力モード)	TXD0	—	CCM_ERRZ	—
P22	P22 (出力モード)	P22 (入力モード)	INTPZ8	—	CCS_IOTENSU	—
P23	P23 (出力モード)	P23 (入力モード)	INTPZ9	—	CCS_SENYU0	—
P24	P24 (出力モード)	P24 (入力モード)	INTPZ10	ETHSWSYNCOUT	CCS_SENYU1	—
P25	P25 (出力モード)	P25 (入力モード)	WDTOUTZ	—	CCS_ERRZ	—
P26	P26 (出力モード)	P26 (入力モード)	TINJ1/TIND5	TOUTJ1 / TOUTD5	CCM_RUNZ / CCS_RUNZ	—
P27	P27 (出力モード)	P27 (入力モード)	TINJ0/TIND4	TOUTJ0 / TOUTD4	—	—

備考. m = 0-7 n = 0-7

(2/3)

端子 名称	PMCmn = 0 (ポート・モード)		PMCmn = 1 (コントロール・モード)			
			PFCEmn = 0		PFCEmn = 1	
	PMmn = 0 (出力ポート)	PMmn = 1 (入力ポート)	PFCmn = 0 (兼用機能 1)	PFCmn = 1 (兼用機能 2)	PFCmn = 0 (兼用機能 3)	PFCmn = 1 (兼用機能 4)
P30	P30 (出力モード)	P30(入力モード)	RXD1	—	—	—
P31	P31 (出力モード)	P31(入力モード)	TXD1	—	—	—
P32	P32 (出力モード)	P32(入力モード)	DMAREQZ1	—	CCM_LNKRUNZ/ CCS_LNKRUNZ	—
P33	P33 (出力モード)	P33(入力モード)	DMAACKZ1	—	CCM_RDLEDZ/ CCS_RDLEDZ	—
P34	P34 (出力モード)	P34(入力モード)	DMATCZ1	—	—	—
P35	P35 (出力モード)	P35(入力モード)	CSISCK1	INTPZ22	—	—
P36	P36 (出力モード)	P36(入力モード)	CSISO1	INTPZ23	—	—
P37	P37 (出力モード)	P37(入力モード)	CSISO1	INTPZ24	—	—
P40	P40 (出力モード)	P40(入力モード)	A1	HA1	—	—
P41	P41 (出力モード)	P41(入力モード)	WAITZ	HWAITZ	—	—
P42	P42 (出力モード)	P42(入力モード)	CSICS00	HERROUTZ	CCS_FUSEZ	—
P43	P43 (出力モード)	P43(入力モード)	CSICS01	HBUSCLK	CCM_IRLZ	—
P44	P44 (出力モード)	P44(入力モード)	CSZ1	HPGCSZ	—	—
P45	P45 (出力モード)	P45(入力モード)	CSISCK0	WAITZ1	—	—
P46	P46 (出力モード)	P46(入力モード)	CSISO0	WAITZ2	—	—
P47	P47 (出力モード)	P47(入力モード)	CSISO0	WAITZ3	—	—
P50	P50 (出力モード)	P50(入力モード)	INTPZ6	—	—	CCS_REFSTB
P51	P51 (出力モード)	P51(入力モード)	INTPZ7	—	—	CCS_SDGATEON
P52	P52 (出力モード)	P52(入力モード)	TINJ3 / TIND7	TOUTJ3 / TOUTD7	CCI_NMIZ	CCS_DCHANG
P53	P53 (出力モード)	P53(入力モード)	CRXD0	CCI_INTZ	—	—
P54	P54 (出力モード)	P54(入力モード)	CTXD0	CCS_RD	CCM_RD	—
P55	P55 (出力モード)	P55(入力モード)	CRXD1	CCS_MON4	—	—
P56	P56 (出力モード)	P56(入力モード)	CTXD1	CCS_SD	CCM_SD	—
P57	P57 (出力モード)	P57(入力モード)	TINJ2 / TIND6	TOUTJ2 / TOUTD6	CCM_SDGCZ	—

備考. m = 0-7 n = 0-7

(3/3)

端子 名称	PMCmn = 0 (ポート・モード)		PMCmn = 1 (コントロール・モード)			
			PFCEmn = 0		PFCEmn = 1	
	PMmn = 0 (出力ポート)	PMmn = 1 (入力ポート)	PFCmn = 0 (兼用機能 1)	PFCmn = 1 (兼用機能 2)	PFCmn = 0 (兼用機能 3)	PFCmn = 1 (兼用機能 4)
P60	P60 (出力モード)	P60 (入力モード)	SCL0	—	—	—
P61	P61 (出力モード)	P61 (入力モード)	SDA0	—	—	—
P62	P62 (出力モード)	P62 (入力モード)	RTDMAREQZ	—	CCM_MDIN0	—
P63	P63 (出力モード)	P63 (入力モード)	RTDMAACKZ	—	CCM_MDIN1	—
P64	P64 (出力モード)	P64 (入力モード)	RTDMATCZ	—	CCM_MDIN2	—
P65	P65 (出力モード)	P65 (入力モード)	DMAREQZ0	—	CCM_MDIN3	—
P66	P66 (出力モード)	P66 (入力モード)	DMAACKZ0	—	CCM_MSTZ	—
P67	P67 (出力モード)	P67 (入力モード)	DMATCZ0	—	CCS_MON3	—
P70	P70 (出力モード)	P70 (入力モード)	CSICS10	—	CCS_STATION_N O_0 / CCM_SNIN0	—
P71	P71 (出力モード)	P71 (入力モード)	CSICS11	—	CCS_STATION_N O_1 / CCM_SNIN1	—
P72	P72 (出力モード)	P72 (入力モード)	SLEEPING	—	CCS_STATION_N O_2 / CCM_SNIN2	—
P73	P73 (出力モード)	P73 (入力モード)	INTPZ11	—	CCS_STATION_N O_3 / CCM_SNIN3	—
P74	P74 (出力モード)	P74 (入力モード)	INTPZ12	—	CCS_STATION_N O_4 / CCM_SNIN4	—
P75	P75 (出力モード)	P75 (入力モード)	INTPZ13	—	CCS_STATION_N O_5 / CCM_SNIN5	—
P76	P76 (出力モード)	P76 (入力モード)	INTPZ14	—	CCS_STATION_N O_6 / CCM_SNIN6	—
P77	P77 (出力モード)	P77 (入力モード)	INTPZ15	—	CCS_STATION_N O_7 / CCM_SNIN7	—

備考. m = 0-7 n = 0-7

## (2) リアルタイム・ポート (RP00-RP37)

端子 名称	RPMCmn = 0 (ポート・モード)		RPMCmn = 1 (コントロール・モード)			
			RPFCEmn = 0		RPFCEmn = 1	
	RPMmn = 0 (出力ポート)	RPMmn = 1 (入力ポート)	RPFCmn = 0 (兼用機能 1)	RPFCmn = 1 (兼用機能 2)	RPFCmn = 0 (兼用機能 3)	RPFCmn = 1 (兼用機能 4)
RP00	RP00(出力モード)	RP00(入力モード)	INTPZ16	SCL1	CCM_SDLEDZ / CCS_SDLEDZ	—
RP01	RP01(出力モード)	RP01(入力モード)	INTPZ17	SDA1	CCM_SMSTZ	—
RP02	RP02(出力モード)	RP02(入力モード)	INTPZ18	ADTRG	CCS_BS1	—
RP03	RP03(出力モード)	RP03(入力モード)	INTPZ19	ADTRGRDY	CCS_BS2	—
RP04	RP04(出力モード)	RP04(入力モード)	INTPZ20	—	CCS_BS4	—
RP05	RP05(出力モード)	RP05(入力モード)	INTPZ21	—	CCS_BS8	—
RP06	RP06(出力モード)	RP06(入力モード)	WRZ2/BENZ2	HWRZ2/ HBENZ2	—	—
RP07	RP07(出力モード)	RP07(入力モード)	WRZ3/BENZ3	HWRZ3/ HBENZ3	—	—
RP10	RP10(出力モード)	RP10(入力モード)	D24/HD24	LED0_PHY0	—	—
RP11	RP11(出力モード)	RP11(入力モード)	D25/HD25	LED1_PHY0	—	—
RP12	RP12(出力モード)	RP12(入力モード)	D26/HD26	LED2_PHY0	—	—
RP13	RP13(出力モード)	RP13(入力モード)	D27/HD27	LED3_PHY0	—	—
RP14	RP14(出力モード)	RP14(入力モード)	D28/HD28	LED0_PHY1	—	—
RP15	RP15(出力モード)	RP15(入力モード)	D29/HD29	LED1_PHY1	—	—
RP16	RP16(出力モード)	RP16(入力モード)	D30/HD30	LED2_PHY1	—	—
RP17	RP17(出力モード)	RP17(入力モード)	D31/HD31	LED3_PHY1	—	—
RP20	RP20(出力モード)	RP20(入力モード)	BCYSTZ/ADVZ	HBCYSTZ	—	—
RP21	RP21(出力モード)	RP21(入力モード)	A21	—	—	—
RP22	RP22(出力モード)	RP22(入力モード)	A22	—	—	—
RP23	RP23(出力モード)	RP23(入力モード)	A23	—	—	—
RP24	RP24(出力モード)	RP24(入力モード)	A24	INTPZ25	—	—
RP25	RP25(出力モード)	RP25(入力モード)	A25	INTPZ26	—	—
RP26	RP26(出力モード)	RP26(入力モード)	A26	INTPZ27	—	—
RP27	RP27(出力モード)	RP27(入力モード)	A27	INTPZ28	—	—
RP30	RP30(出力モード)	RP30(入力モード)	D16/HD16	TOUTD8	TIND8	—
RP31	RP31(出力モード)	RP31(入力モード)	D17/HD17	TOUTD9	TIND9	—
RP32	RP32(出力モード)	RP32(入力モード)	D18/HD18	TOUTD10	TIND10	—
RP33	RP33(出力モード)	RP33(入力モード)	D19/HD19	TOUTD11	TIND11	—
RP34	RP34(出力モード)	RP34(入力モード)	D20/HD20	TOUTD12	TIND12	—
RP35	RP35(出力モード)	RP35(入力モード)	D21/HD21	TOUTD13	TIND13	—
RP36	RP36(出力モード)	RP36(入力モード)	D22/HD22	TOUTD14	TIND14	—
RP37	RP37(出力モード)	RP37(入力モード)	D23/HD23	TOUTD15	TIND15	—

備考. m = 0-3 n = 0-7

## (3) EXT ポート (EXTP0-EXTP9)

端子 名称	EXTPMCp = 0 (ポート・モード)		EXTPMCp = 1 (コントロール・モード)			
			EXTPFCEp = 0		EXTPFCEp = 1	
	EXTPMp = 0 (出力ポート)	EXTPMp = 1 (入力ポート)	EXTPFCp = 0 (兼用機能 1)	EXTPFCp = 1 (兼用機能 2)	EXTPFCp = 0 (兼用機能 3)	EXTPFCp = 1 (兼用機能 4)
EXTP0	EXTP0 (出力モード)	EXTP0 (入力モード)	—	TOUTD0	—	TIND0
EXTP1	EXTP1 (出力モード)	EXTP1 (入力モード)	—	TOUTD1	—	TIND1
EXTP2	EXTP2 (出力モード)	EXTP2 (入力モード)	—	TOUTD2	—	TIND2
EXTP3	EXTP3 (出力モード)	EXTP3 (入力モード)	WDTOUTZ	TOUTD3	—	TIND3
EXTP4	EXTP4 (出力モード)	EXTP4 (入力モード)	—	—	—	—
EXTP5	EXTP5 (出力モード)	EXTP5 (入力モード)	—	—	—	—
EXTP6	EXTP6 (出力モード)	EXTP6 (入力モード)	—	—	—	—
EXTP7	EXTP7 (出力モード)	EXTP7 (入力モード)	CCM_STMON3	—	—	—
EXTP8	EXTP8 (出力モード)	EXTP8 (入力モード)	—	—	—	—
EXTP9	EXTP9 (出力モード)	EXTP9 (入力モード)	—	—	—	—

## 7.5 バッファ機能切り替えレジスタ (DRCTL)

一部のポート端子は、ドライブ能力、プルアップ／プルダウン抵抗をプログラマブルに変更できます。

DRCTL レジスタは、リセット解除後の初期化処理で設定し、以降の設定変更は、バッファ機能を切り替える端子を利用してないことを条件に切り替えてください。たとえば、内部アクセスのみを行っているときに設定を変更してください。

DRCTL レジスタの設定は、その端子の動作モード（ポート・モードと兼用機能を利用するコンロトール・モードなど）に関係なく有効になります。

- アクセス32 ビット／16 ビット単位でリード／ライト可能です。

**注意 1.** 本レジスタは、システム・プロテクト・コマンド・レジスタ (SYSPCMD) を用いた特定のシーケンスでプロテクトを解除したときのみライト可能です。プロテクト解除手順はシステム・プロテクト・コマンド・レジスタ (SYSPCMD) を参照してください。なお、レジスタの内容を読み出す場合は、特別なシーケンスは必要ありません。

**2.** プルアップ／プルダウンの設定変更は、ハイ・インピーダンス時のレベルが変化するため、十分に注意してください。

## 7.5.1 ポート0バッファ機能切り替えレジスタ (DRCTLP0L, DRCTLP0H)

DRCTLP0L	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																													アドレス												
																															BASE + 0220H											
DRCTLP0H	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0																													アドレス												
																															BASE + 0224H											
R/W	0 0																													初期値												
R/W	0 0																														0000 9999H											
ビット位置		ビット名	意味																																							
31-16		—	Reserved (ライトは0を書き込んでください。リードは0が読み出されます。)																																							
15,14,11, 10,7,6,3,2		PUIOP0n, PDIOP0n	P07-P00 端子のプルアップ抵抗／プルダウン抵抗を設定します。																																							
			<table border="1"> <thead> <tr> <th>PUIOP0n</th><th>PDIOP0n</th><th>P07-P00 端子のプルアップ抵抗／プルダウン抵抗</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>プルアップ抵抗／プルダウン抵抗なし</td></tr> <tr> <td>0</td><td>1</td><td>プルダウン抵抗</td></tr> <tr> <td>1</td><td>0</td><td>プルアップ抵抗</td></tr> <tr> <td>1</td><td>1</td><td>設定禁止</td></tr> </tbody> </table>																												PUIOP0n	PDIOP0n	P07-P00 端子のプルアップ抵抗／プルダウン抵抗	0	0	プルアップ抵抗／プルダウン抵抗なし	0	1	プルダウン抵抗	1	0	プルアップ抵抗
PUIOP0n	PDIOP0n	P07-P00 端子のプルアップ抵抗／プルダウン抵抗																																								
0	0	プルアップ抵抗／プルダウン抵抗なし																																								
0	1	プルダウン抵抗																																								
1	0	プルアップ抵抗																																								
1	1	設定禁止																																								
13,12,9,8 5,4,1,0		IOLP0n1, IOLP0n0	P07-P00 端子のドライブ能力を設定します。																																							
			<table border="1"> <thead> <tr> <th>IOLP0n1</th><th>IOLP0n0</th><th>P07-P00 端子のドライブ能力</th></tr> </thead> <tbody> <tr> <td>0</td><td>1</td><td>6mA (推奨)</td></tr> <tr> <td>1</td><td>1</td><td>12mA</td></tr> <tr> <td colspan="2" rowspan="3">上記以外</td><td>設定禁止</td></tr> </tbody> </table>																													IOLP0n1	IOLP0n0	P07-P00 端子のドライブ能力	0	1	6mA (推奨)	1	1	12mA	上記以外	
IOLP0n1	IOLP0n0	P07-P00 端子のドライブ能力																																								
0	1	6mA (推奨)																																								
1	1	12mA																																								
上記以外		設定禁止																																								

備考. n = 7 - 0

#### 7.5.2 ポート1バッファ機能切り替えレジスタ (DRCTLP1L, DRCTLP1H)

備考.  $n = 7 - 0$

### 7.5.3 ポート2バッファ機能切り替えレジスタ (DRCTLP2L, DRCTLP2H)

備考.  $m = 6-5, 1-0, n = 7-0$

## 7.5.4 ポート3バッファ機能切り替えレジスタ (DRCTLP3L, DRCTLP3H)

DRCTLP3L	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス BASE + 0238H 初期値 0000 9999H															
	R/W 0 1 R/W R/W 0 1																
DRCTLP3H	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス BASE + 023CH 初期値 0000 5959H															
	R/W 0 1 R/W R/W 0 1																
ビット位置	ビット名	意味															
31-16	—	Reserved (ライトは0を書き込んでください。リードは0が読み出されます。)															
15,14,11, 10,7,6,3,2	PUIOP3n, PDIOP3n	<p>P37-P30 端子のプルアップ抵抗／プルダウン抵抗を設定します。</p> <table border="1"> <thead> <tr> <th>PUIOP3n</th><th>PDIOP3n</th><th>P37-P30 端子のプルアップ抵抗／プルダウン抵抗</th></tr> </thead> <tbody> <tr> <td>0</td><td>0</td><td>プルアップ抵抗／プルダウン抵抗なし</td></tr> <tr> <td>0</td><td>1</td><td>プルダウン抵抗</td></tr> <tr> <td>1</td><td>0</td><td>プルアップ抵抗</td></tr> <tr> <td>1</td><td>1</td><td>設定禁止</td></tr> </tbody> </table>	PUIOP3n	PDIOP3n	P37-P30 端子のプルアップ抵抗／プルダウン抵抗	0	0	プルアップ抵抗／プルダウン抵抗なし	0	1	プルダウン抵抗	1	0	プルアップ抵抗	1	1	設定禁止
PUIOP3n	PDIOP3n	P37-P30 端子のプルアップ抵抗／プルダウン抵抗															
0	0	プルアップ抵抗／プルダウン抵抗なし															
0	1	プルダウン抵抗															
1	0	プルアップ抵抗															
1	1	設定禁止															
13,12,9,8	IOLP3m1, IOLP3m0	<p>P33-P32 端子のドライブ能力を設定します。</p> <table border="1"> <thead> <tr> <th>IOLP3m1</th><th>IOLP3m0</th><th>P33-P32 端子のドライブ能力</th></tr> </thead> <tbody> <tr> <td>0</td><td>1</td><td>6mA (推奨)</td></tr> <tr> <td>1</td><td>1</td><td>12mA</td></tr> <tr> <td colspan="2">上記以外</td><td>設定禁止</td></tr> </tbody> </table>	IOLP3m1	IOLP3m0	P33-P32 端子のドライブ能力	0	1	6mA (推奨)	1	1	12mA	上記以外		設定禁止			
IOLP3m1	IOLP3m0	P33-P32 端子のドライブ能力															
0	1	6mA (推奨)															
1	1	12mA															
上記以外		設定禁止															

備考. m = 3-2, n = 7-0

7.5.5 ポート4バッファ機能切り替えレジスタ (DRCTLP4L, DRCTLP4H)

備考.  $n = 7 - 0$

#### 7.5.6 ポート5バッファ機能切り替えレジスタ (DRCTLP5L, DRCTLP5H)

備考.  $n = 7, 2-0$

#### 7.5.7 ポート6バッファ機能切り替えレジスタ (DRCTLP6L, DRCTLP6H)

備考.  $n = 7 - 0$

#### 7.5.8 ポート7バッファ機能切り替えレジスタ (DRCTLP7L, DRCTLP7H)

	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0	アドレス																																																																
DRCTLP7L	<table border="1"> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PUIOP73</td><td>PDIOP73</td><td>0</td><td>1</td><td>PUIOP72</td><td>PDIOP72</td><td>0</td><td>1</td><td>PUIOP71</td><td>PDIOP71</td><td>0</td><td>1</td><td>PUIOP70</td><td>PDIOP70</td><td>0</td><td>1</td></tr> <tr><td>R/W</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>RW</td><td>RW</td><td>0</td><td>1</td><td>RW</td><td>RW</td><td>0</td><td>1</td><td>RW</td><td>RW</td><td>0</td><td>1</td><td>RW</td><td>RW</td><td>0</td><td>1</td></tr> </tbody> </table>	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOP73	PDIOP73	0	1	PUIOP72	PDIOP72	0	1	PUIOP71	PDIOP71	0	1	PUIOP70	PDIOP70	0	1	R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	RW	RW	0	1	BASE + 0258H 初期値 0000 9999H												
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOP73	PDIOP73	0	1	PUIOP72	PDIOP72	0	1	PUIOP71	PDIOP71	0	1	PUIOP70	PDIOP70	0	1																																			
R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	RW	RW	0	1																																															
DRCTLP7H	<table border="1"> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PUIOP77</td><td>PDIOP77</td><td>0</td><td>1</td><td>PUIOP76</td><td>PDIOP76</td><td>0</td><td>1</td><td>PUIOP75</td><td>PDIOP75</td><td>0</td><td>1</td><td>PUIOP74</td><td>PDIOP74</td><td>0</td><td>1</td></tr> <tr><td>R/W</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>RW</td><td>RW</td><td>0</td><td>1</td><td>RW</td><td>RW</td><td>0</td><td>1</td><td>RW</td><td>RW</td><td>0</td><td>1</td><td>RW</td><td>RW</td><td>0</td><td>1</td></tr> </tbody> </table>	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOP77	PDIOP77	0	1	PUIOP76	PDIOP76	0	1	PUIOP75	PDIOP75	0	1	PUIOP74	PDIOP74	0	1	R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	RW	RW	0	1	アドレス BASE + 025CH 初期値 0000 9999H												
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOP77	PDIOP77	0	1	PUIOP76	PDIOP76	0	1	PUIOP75	PDIOP75	0	1	PUIOP74	PDIOP74	0	1																																			
R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	RW	RW	0	1																																															

備考.  $n = 7 - 0$

## 7.5.9 EXTポート0バッファ機能切り替えレジスタ(DRCTLEXTP0L, DRCTLEXTP0H)

DRCTL EXTPOL	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 <table border="1"><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PUIOE03 PDIOE03</td><td>0</td><td>1</td><td>PUIOE02 PDIOE02</td><td>0</td><td>1</td><td>PUIOE01 PDIOE01</td><td>0</td><td>1</td><td>PUIOE00 PDIOE00</td><td>0</td><td>1</td></tr></table>	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOE03 PDIOE03	0	1	PUIOE02 PDIOE02	0	1	PUIOE01 PDIOE01	0	1	PUIOE00 PDIOE00	0	1	アドレス BASE + 0280H 初期値 0000 9999H																													
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOE03 PDIOE03	0	1	PUIOE02 PDIOE02	0	1	PUIOE01 PDIOE01	0	1	PUIOE00 PDIOE00	0	1																																
R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W R/W	0	1	R/W R/W	0	1	R/W R/W	0	1	R/W R/W	0	1	R/W R/W	0	1																															
DRCTL EXTP0H	31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 <table border="1"><tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td><td>PUIOE07 PDIOE07</td><td>0</td><td>1</td><td>PUIOE06 PDIOE06</td><td>0</td><td>1</td><td>PUIOE05 PDIOE05</td><td>0</td><td>1</td><td>PUIOE04 PDIOE04</td><td>0</td><td>1</td></tr></table>	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOE07 PDIOE07	0	1	PUIOE06 PDIOE06	0	1	PUIOE05 PDIOE05	0	1	PUIOE04 PDIOE04	0	1	アドレス BASE + 0284H 初期値 0000 9599H																												
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIOE07 PDIOE07	0	1	PUIOE06 PDIOE06	0	1	PUIOE05 PDIOE05	0	1	PUIOE04 PDIOE04	0	1																															
R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W R/W	0	1	R/W R/W	0	1	R/W R/W	0	1	R/W R/W	0	1	R/W R/W	0	1																															
ビット位置	ビット名	意味																																																									
31-16	—	Reserved (ライトは0を書き込んでください。リードは0が読み出されます。)																																																									
15,14,11, 10,7,6,3,2	PUIOE0n, PDIOE0n	EXTP7-EXTP0 端子のプルアップ抵抗／プルダウン抵抗を設定します。																																																									
		PUIOE0n	PDIO E0n	EXTP7-EXTP0 端子のプルアップ抵抗／プルダウン抵抗																																																							
		0	0	プルアップ抵抗／プルダウン抵抗なし																																																							
		0	1	プルダウン抵抗																																																							
		1	0	プルアップ抵抗																																																							
		1	1	設定禁止																																																							

備考. n = 7-0

## 7.5.10 EXT ポート 1 バッファ機能切り替えレジスタ (DRCTLEXTP1L)

DRCTL EXTP1L	アドレス BASE + 0288H																																	
	初期値 0000 0099H																																	
R/W	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0			
	31-16	—	Reserved (ライトは0を書き込んでください。リードは0が読み出されます。)																															
7,6,3,2	PUIOE0n, PDIOE0n	EXTP9-EXTP8 端子のプルアップ抵抗／プルダウン抵抗を設定します。																																
		PUIOE0n	PDIOE0n	EXTP9-EXTP8 端子のプルアップ抵抗／プルダウン抵抗																														
		0	0	プルアップ抵抗／プルダウン抵抗なし																														
		0	1	プルダウン抵抗																														
		1	0	プルアップ抵抗																														
		1	1	設定禁止																														

備考. n = 9-8

#### 7.5.11 リアルタイム・ポート0バッファ機能切り替えレジスタ (DRCTLRP0L, DRCTLRP0H)

備考. n = 7-0

### 7.5.12 リアルタイム・ポート1バッファ機能切り替えレジスタ (DRCTLRP1L, DRCTLRP1H)

																														アドレス		
																														BASE + 0268H		
																														初期値		
																														0000 9999H		
DRCTLRP1L																																
R/W																																
DRCTLRP1H																																
R/W																																
ビット位置	ビット名	意味																														
31-16	—	Reserved (ライトは0を書き込んでください。リードは0が読み出されます。)																														
15,14,11, 10,7,6,3,2	PUIORP1n, PDIORP1n	RP17-RP10 端子のプルアップ抵抗／プルダウン抵抗を設定します。																														
		PUIORP1n	PDIORP1n	RP17-RP10 端子のプルアップ抵抗／プルダウン抵抗																												
		0	0	プルアップ抵抗／プルダウン抵抗なし																												
		0	1	プルダウン抵抗																												
		1	0	プルアップ抵抗																												
		1	1	設定禁止																												
13,12,9,8 5,4,1,0	IOLRP1n1, IOLRP1n0	RP17-RP10 端子のドライブ能力を設定します。																														
		IOLRP1n1	IOLRP1n0	RP17-RP10 端子のドライブ能力																												
		0	1	6mA (推奨)																												
		1	1	12mA																												
		上記以外			設定禁止																											

備考. n = 7 - 0

### 7.5.13 リアルタイム・ポート2バッファ機能切り替えレジスタ (DRCTLRP2L, DRCTLRP2H)

			アドレス																																													
			BASE + 0270H																																													
			初期値																																													
			0000 5559H																																													
DRCTLRP2L			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0														
			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIORP23	PDIORP23	IOLRP231	IOLRP230	IOLRP222	IOLRP221	IOLRP220	IOLRP211	IOLRP210	IOLRP201	IOLRP200																			
R/W			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W	R/W	R/W	R/W	R/W	R/W	R/W																							
DRCTLRP2H			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0														
			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIORP27	PDIORP27	IOLRP271	IOLRP270	IOLRP26	IOLRP26	IOLRP261	IOLRP260	IOLRP25	IOLRP25	IOLRP251	IOLRP250	IOLRP24	IOLRP24	IOLRP241	IOLRP240														
R/W			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W	R/W	R/W	R/W	R/W	R/W	R/W																							
<b>ビット位置</b>		<b>ビット名</b>	<b>意味</b>																																													
31-16		—	Reserved (ライトは0を書き込んでください。リードは0が読み出されます。)																																													
15,14,11, 10,7,6,3,2		PUIORP2n, PDIORP2n	RP27-RP20 端子のプルアップ抵抗／プルダウン抵抗を設定します。																																													
			<table border="1"> <tr> <td>PUIORP2n</td><td>PDIORP2n</td><td>RP27-RP20 端子のプルアップ抵抗／プルダウン抵抗</td></tr> <tr> <td>0</td><td>0</td><td>プルアップ抵抗／プルダウン抵抗なし</td></tr> <tr> <td>0</td><td>1</td><td>プルダウン抵抗</td></tr> <tr> <td>1</td><td>0</td><td>プルアップ抵抗</td></tr> <tr> <td>1</td><td>1</td><td>設定禁止</td></tr> </table>																															PUIORP2n	PDIORP2n	RP27-RP20 端子のプルアップ抵抗／プルダウン抵抗	0	0	プルアップ抵抗／プルダウン抵抗なし	0	1	プルダウン抵抗	1	0	プルアップ抵抗	1	1	設定禁止
PUIORP2n	PDIORP2n	RP27-RP20 端子のプルアップ抵抗／プルダウン抵抗																																														
0	0	プルアップ抵抗／プルダウン抵抗なし																																														
0	1	プルダウン抵抗																																														
1	0	プルアップ抵抗																																														
1	1	設定禁止																																														
13,12,9,8 5,4,1,0		IOLRP2n1, IOLRP2n0	RP27-RP20 端子のドライブ能力を設定します。																																													
			<table border="1"> <tr> <td>IOLRP2n1</td><td>IOLRP2n0</td><td>RP27-RP20 端子のドライブ能力</td></tr> <tr> <td>0</td><td>1</td><td>6mA (推奨)</td></tr> <tr> <td>1</td><td>1</td><td>12mA</td></tr> <tr> <td colspan="2">上記以外</td><td>設定禁止</td></tr> </table>																															IOLRP2n1	IOLRP2n0	RP27-RP20 端子のドライブ能力	0	1	6mA (推奨)	1	1	12mA	上記以外		設定禁止			
IOLRP2n1	IOLRP2n0	RP27-RP20 端子のドライブ能力																																														
0	1	6mA (推奨)																																														
1	1	12mA																																														
上記以外		設定禁止																																														

**備考.** n = 7 - 0

### 7.5.14 リアルタイム・ポート3バッファ機能切り替えレジスタ (DRCTLRP3L, DRCTLRP3H)

			アドレス																																																
			BASE + 0278H																																																
			初期値																																																
			0000 9999H																																																
DRCTLRP3L			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																	
			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIORP33	PDIORP33	IOLRP331	IOLRP330	IOLRP32	IOLRP321	IOLRP320	PUIORP31	PDIORP31	IOLRP311	IOLRP310	PUIORP30	PDIORP30	IOLRP301	IOLRP300																		
R/W			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W											
DRCTLRP3H			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0																	
			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	PUIORP37	PDIORP37	IOLRP371	IOLRP370	IOLRP36	IOLRP361	IOLRP360	PUIORP35	PDIORP35	IOLRP351	IOLRP350	PUIORP34	PDIORP34	IOLRP341	IOLRP340																		
R/W			0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W											
ビット位置		ビット名	意味																																																
31-16		—	Reserved (ライトは0を書き込んでください。リードは0が読み出されます。)																																																
15,14,11, 10,7,6,3,2		PUIORP3n, PDIORP3n	RP37-RP30 端子のプルアップ抵抗／プルダウン抵抗を設定します。																																																
			<table border="1"> <tr> <td>PUIORP3n</td><td>PDIORP3n</td><td>RP37-RP30 端子のプルアップ抵抗／プルダウン抵抗</td></tr> <tr> <td>0</td><td>0</td><td>プルアップ抵抗／プルダウン抵抗なし</td></tr> <tr> <td>0</td><td>1</td><td>プルダウン抵抗</td></tr> <tr> <td>1</td><td>0</td><td>プルアップ抵抗</td></tr> <tr> <td>1</td><td>1</td><td>設定禁止</td></tr> </table>																																	PUIORP3n	PDIORP3n	RP37-RP30 端子のプルアップ抵抗／プルダウン抵抗	0	0	プルアップ抵抗／プルダウン抵抗なし	0	1	プルダウン抵抗	1	0	プルアップ抵抗	1	1	設定禁止	
PUIORP3n	PDIORP3n	RP37-RP30 端子のプルアップ抵抗／プルダウン抵抗																																																	
0	0	プルアップ抵抗／プルダウン抵抗なし																																																	
0	1	プルダウン抵抗																																																	
1	0	プルアップ抵抗																																																	
1	1	設定禁止																																																	
13,12,9,8 5,4,1,0		IOLRP3n1, IOLRP3n0	RP37-RP30 端子のドライブ能力を設定します。																																																
			<table border="1"> <tr> <td>IOLRP3n1</td><td>IOLRP3n0</td><td>RP37-RP30 端子のドライブ能力</td></tr> <tr> <td>0</td><td>1</td><td>6mA (推奨)</td></tr> <tr> <td>1</td><td>1</td><td>12mA</td></tr> <tr> <td colspan="2">上記以外</td><td>設定禁止</td></tr> </table>																																					IOLRP3n1	IOLRP3n0	RP37-RP30 端子のドライブ能力	0	1	6mA (推奨)	1	1	12mA	上記以外		設定禁止
IOLRP3n1	IOLRP3n0	RP37-RP30 端子のドライブ能力																																																	
0	1	6mA (推奨)																																																	
1	1	12mA																																																	
上記以外		設定禁止																																																	

備考. n = 7 - 0

## 7.6 ポート機能の動作

ポートの動作は、次に示すように入出力モードの設定によって異なります。

### 7.6.1 入出力ポートへのリード／ライト動作

#### (1) 出力モードの場合

ポートレジスタ（Pn、RPm、EXTPp）に書き込むことにより、出力ラッチ（Pn、RPm、EXTPp）に値を書き込みます。また、出力ラッチの内容が端子より出力されます。

一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

ポートレジスタ（Pn、RPm、EXTPp）をリードすると、出力ラッチ（Pn、RPm、EXTPp）を読み出せます。

ポート端子入力レジスタ（PINn、RPINm、EXTPINp）をリードすると、端子レベルを直接読み出せます。

**備考.** n = 0-7, m = 0-3, p = 0-1

#### (2) 入力モードの場合

ポートレジスタ（Pn、RPm、EXTPp）に書き込むことにより、出力ラッチ（Pn、RPm、EXTPp）に値を書き込みます。しかし、出力バッファがオフしていますので、端子の状態は変化しません。

一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

入力レベルを読み出すには、ポート端子入力レジスタ（PINn、RPINm、EXTPINp）をリードしてください。

**備考.** n = 0-7, m = 0-3, p = 0-1

### 7.6.2 コントロール・モード時の兼用機能の出力状態

ポート端子の状態は、PM<sub>Cn</sub>/RPM<sub>Cm</sub>/EXTPMC<sub>p</sub> レジスタ、PM<sub>Mn</sub>/RPM<sub>Mm</sub>/EXTPM<sub>Mp</sub> レジスタ、PFC<sub>n</sub>/RPF<sub>Cm</sub>/EXTPFC<sub>p</sub> レジスタ、PFCE<sub>n</sub>/RPCEm/EXTPE<sub>p</sub> レジスタの設定に依存せず、ポート n,m,p 端子入力レジスタ（PINn、RPINm、EXTPINp）をリードすると、端子レベルを直接読み出せます。

**備考.** n = 0-7, m = 0-3, p = 0-1

## 7.7 トリガ同期式ポート機能 (RP00-RP37)

RP00-RP37 の 32 ビットのポート端子は、内蔵周辺からの割り込みに同期してポートの状態を更新することができます。

トリガ同期式ポート制御モードにするには、RPTRGMD レジスタにて、1 ビット単位で設定します。また、対象のトリガを選択するには、RPTFR0-3 レジスタにて行います。

詳細は「R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編」を参照してください。




図 7.19 トリガ同期式ポート構成図

## 8. 電気的特性

### 8.1 用語説明

表 8.1 絶対最大定格に関する用語

項目	略号	意味
電源電圧	V <sub>DD</sub>	V <sub>DD</sub> 端子に印加しても、破壊や信頼性低下を生じない電圧範囲を示します。
入力電圧	V <sub>I</sub>	入力端子に印加しても、破壊や信頼性低下を生じない電圧範囲を示します。
出力電圧	V <sub>O</sub>	出力端子に印加しても、破壊や信頼性低下を生じない電圧範囲を示します。
出力電流	I <sub>O</sub>	出力端子から流し出しても、また流し込んでも、破壊や信頼性低下を生じない DC 電流の許容絶対値を示します。
動作周囲温度	T <sub>A</sub>	正常な論理動作をする周囲温度範囲を示します。
保存温度	T <sub>Sgt.</sub>	電圧、電流を印加しない状態で、破壊や信頼性低下を生じない素子温度範囲を示します。

表 8.2 推奨動作範囲に関する用語

項目	略号	意味
電源電圧	V <sub>DD</sub>	V <sub>SS</sub> = 0V としたときに正常な論理動作をする電圧範囲を示します。
ハイ・レベル入力電圧	V <sub>IH</sub>	R-IN32M4 の入力に印加する電圧で、入力バッファが正常に動作するハイ・レベル状態の電圧を示します。 ● MIN 値以上の電圧を印加すれば、入力電圧がハイ・レベルであることを保証します。
ロー・レベル入力電圧	V <sub>IL</sub>	R-IN32M4 の入力に印加する電圧で、入力バッファが正常に動作するロー・レベル状態の電圧を示します。 ● MAX 値以下の電圧を印加すれば、入力電圧がロー・レベルであることを保証します。
ポジティブ・トリガ電圧	V <sub>P</sub>	R-IN32M4 の入力をロー・レベル側からハイ・レベル側に変化させたときに、出力レベルが反転する入力レベルです。
ネガティブ・トリガ電圧	V <sub>N</sub>	R-IN32M4 の入力をハイ・レベル側からロー・レベル側に変化させたときに、出力レベルが反転する入力レベルです。
ヒステリシス電圧	V <sub>H</sub>	ポジティブ・トリガ電圧とネガティブ・トリガ電圧の差です。
入力立ち上がり時間	t <sub>rid</sub> , t <sub>ric</sub> , t <sub>ris</sub>	R-IN32M4 の入力に印加する入力電圧が 10%から 90%に立ち上がる時間の制限値を示します。t <sub>rid</sub> , t <sub>ric</sub> , t <sub>ris</sub> は、それぞれデータ・クロック、シュミット・バッファの入力立ち上がり時間を示します。
入力立ち下がり時間	t <sub>fid</sub> , t <sub>fic</sub> , t <sub>fis</sub>	R-IN32M4 の入力に印加する入力電圧が 90%から 10%に立ち下がる時間の制限値を示します。t <sub>fid</sub> , t <sub>fic</sub> , t <sub>fis</sub> は、それぞれデータ・クロック、シュミット・バッファの入力立ち下がり時間を示します。

表 8.3 DC 特性に関する用語

項目	略号	意味
オフステート出力電流	$I_{OZ}$	3ステート出力で出力がハイ・インピーダンスのとき、規定された電圧において出力端子を流れる電流を示します。
出力短絡電流	$I_{OS}$	出力ハイ・レベルのときに、出力端子を GND と短絡した場合に流れ出す電流を示します。
入カリーク電流	$I_{UL}$	入力端子に電圧を印加したときに、入力端子を流れる電流を示します。
ロー・レベル出力電流	$I_{OL}$	規定されたロー・レベル出力電圧において、出力端子へ流れ込む電流を示します。
ハイ・レベル出力電流	$I_{OH}$	規定されたハイ・レベル出力電圧において、出力端子から流れ出す電流を示します。
ロー・レベル出力電圧	$V_{OL}$	ロー・レベル状態にある、出力オープン時の出力電圧を示します。
ハイ・レベル出力電圧	$V_{OH}$	ハイ・レベル状態にある、出力オープン時の出力電圧を示します。

## 8.2 絶対最大定格

表 8.4 絶対最大定格

項目	略号	条件		定格	単位
電源電圧	$V_{DD}$	1.0V 系		- 0.3 ~ + 1.10	V
		2.5V 系		- 0.3 ~ + 2.75	V
		3.3V 系		- 0.3 ~ + 3.60	V
入出力電圧	$V_I/V_O$	2.5V バッファ <sup>注1</sup>	-	- 0.3 ~ + 2.75	V
		3.3V バッファ <sup>注2</sup>	-	- 0.3 ~ + 3.6	V
		3.3V バッファ <sup>注3</sup>	$V_I/V_O < V_{DD} + 0.5V$	- 0.5 ~ + 4.1	V
		5V-Tolerant バッファ	$V_I/V_O < V_{DD} + 3.0V$	- 0.5 ~ + 6.6	V
出力電流 (3.3V バッファ)	$I_O$	6mA タイプ		15	mA
		12mA タイプ		25	mA
出力電流(5V-Tolerant バッファ)	$I_O$	4mA タイプ		10.35	mA
動作周囲温度	$T_A$	-		- 40 ~ + 85	°C
保存温度	$T_{Sgt.}$	-		- 65 ~ + 125	°C

注 1. 該当端子は、PHYADD3、PHYADD4 です。

2. 該当端子は、PHYADD1、PHYADD2、TDI、TMS、TCK です。

3. 該当端子は、注 2 の 5 端子以外の端子です。

注意. 各項目のうち 1 項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えるかねない定格値です。必ずこの定格値を越えない状態で製品をご使用ください。

備考. 入出力端子への 3.3V 電圧の印加は、必ず電源電圧が確定してから行ってください。

### 8.3 推奨動作範囲

表 8.5 推奨動作範囲

項目	略号	条件	MIN.	TYP.	MAX.	単位
電源電圧	$V_{DD}$	1.0V 電源	0.95	1.0	1.05	V
		2.5V 電源	2.375	2.5	2.625	V
		3.3V 電源	3.135	3.3	3.465	V
ネガティブ・トリガ電圧	$V_N$	3.3V バッファ	0.6	—	1.8	V
		5V-Tolerant バッファ	0.8	—	1.1	V
ポジティブ・トリガ電圧	$V_P$	3.3V バッファ	1.2	—	2.4	V
		5V-Tolerant バッファ	1.7	—	2.2	V
ヒステリシス電圧	$V_H$	3.3V バッファ	0.3	—	1.5	V
		5V-Tolerant バッファ	0.9	—	1.1	V
ロー・レベル入力電圧	$V_{IL}$	3.3V バッファ	-0.3	—	0.8	V
		5V-Tolerant バッファ	0	—	0.8	V
ハイ・レベル入力電圧	$V_{IH}$	3.3V バッファ	2.0	—	$V_{DD} + 0.3$	V
		5V-Tolerant バッファ	2.0	—	5.5	V
入力立ち上がり／立ち下がり時間	$t_{ried}$	—	0	—	200	ns
	$t_{fid}$	—	0	—	200	ns
入力立ち上がり／立ち下がり時間（クロック）	$t_{ric}$	—	0	—	4	ns
	$t_{fic}$	—	0	—	4	ns
入力立ち上がり／立ち下がり時間（シミュット）	$t_{ris}$	—	0	—	1	ms
	$t_{fis}$	—	0	—	1	ms
動作周囲温度	$T_A$	—	-40	—	85	°C

## 8.4 DC 特性

表 8.6 DC 特性 ( $V_{DD} = 3.3 \pm 0.165V$ ,  $TA = -40 \sim +85^\circ C$ ) (1/2)

項目	略号	条件		MIN.	TYP.	MAX.	単位
動作消費電流	IDD	$V_I = V_{DD}$ or GND	1.0V	—	715	1540	mA
			2.5V	—	290	305	mA
			3.3V	—	70	75	mA
オフステート電流	I <sub>OZ</sub>	$V_I = V_{DD}$ or GND	3.3V 出力	—	—	$\pm 10$	$\mu A$
			5V-Tolerant バッファ	—	—	$\pm 10$	$\mu A$
出力短絡電流 <sup>注</sup>	I <sub>OS</sub>	$V_O = GND$	—	—	—	- 250	mA
入カリーク電流 (3.3V バッファ)	I <sub>I</sub>	$V_I = V_{DD}$ or GND	通常入力	—	—	$\pm 10$	$\mu A$
			プルアップ抵抗付き (50k $\Omega$ )	- 28.9	- 65.7	- 129.8	$\mu A$
			プルアップ抵抗付き (25k $\Omega$ )	- 85.0	- 160.0	- 280.0	$\mu A$
		$V_I = V_{DD}$	プルダウン抵抗付き (50 k $\Omega$ )	10.2	43.4	83.9	$\mu A$
入カリーク電流 (5V-Tolerant バッファ)	I <sub>I</sub>	$V_I = GND$	プルアップ抵抗付き (50 k $\Omega$ )	39.0	—	100.9	$\mu A$

注. 出力短絡電流は 1 秒以下で、1 端子のみ。

備考. 表中の+、-は電流の方向を示しています。デバイスに流れ込む場合が+、流れ出す場合が-です。

表 8.7 DC 特性 ( $V_{DD} = 3.3 \pm 0.165V$ ,  $TA = -40 \sim +85^\circ C$ ) (2/2)

項目	略号	条件		MIN.	TYP.	MAX.	単位
ロー・レベル出力電流 (3.3V バッファ)	I <sub>OL</sub>	$V_{OL} = 0.4V$	6mA タイプ	6.0	—	—	mA
			12mA タイプ	12.0	—	—	mA
ロー・レベル出力電流 (5V-Tolerant バッファ)	I <sub>OL</sub>	$V_{OL} = 0.4V$	4mA タイプ	4.0	—	—	mA
			6mA タイプ	- 6.0	—	—	mA
ハイ・レベル出力電流 (3.3V バッファ)	I <sub>OH</sub>	$V_{OH} = 2.4V$	12mA タイプ	- 12.0	—	—	mA
			4mA タイプ	- 4.0	—	—	mA
ロー・レベル出力電圧	V <sub>OL</sub>	$I_{OL} = 0mA$	3.3V バッファ	—	—	0.1	V
			5V-Tolerant バッファ	—	—	0.1	V
ハイ・レベル出力電圧	V <sub>OH</sub>	$I_{OH} = 0mA$	3.3V バッファ	$V_{DD} - 0.1$	—	—	V
			5V-Tolerant バッファ	$V_{DD} - 0.1$	—	—	V

## 8.5 プルアップ／プルダウン抵抗値

表 8.8 プルアップ／プルダウン抵抗値 (VDD = 3.3±0.165V, TA = -40~+85°C)

項目	ライブラリ表現	MIN.	TYP.	MAX.	単位
Pull-up 抵抗 (3.3V バッファ)	50kΩ	24	45	78	kΩ
Pull-up 抵抗 (3.3V バッファ) (TCK, TMS, TDI)	25kΩ	10	21	40	kΩ
Pull-down 抵抗 (3.3V バッファ)	50kΩ	24	45	78	kΩ
Pull-up 抵抗 (5V-tolerant バッファ)	50kΩ	35.7	51.2	77.0	kΩ

## 8.6 端子容量

表 8.9 端子容量

項目	略号	MIN.	TYP.	MAX.	単位
入力バッファ	C <sub>B</sub>	5.0	—	7.0	pF
出力バッファ		5.0	—	7.0	pF
入出力バッファ		5.0	—	7.0	pF

## 8.7 電源投入／遮断手順

R-IN32M4 と GbE-PHY に対する外部供給電源を、表 8.10 に示します。また、電源投入/遮断シーケンスを図 8.1 に示します。

電源投入順序について特に規定はありません。推奨として、外部供給電源 VDD10 を投入した後に、外部供給電源 VDD33 を投入してください。逆に電源遮断は、VDD33 を遮断した後に、VDD10 を遮断してください。

VDD33 を先に投入した場合は、VDD33 が立ち上がってから VDD10 が立ち上がるまでの期間、I/O バッファの入出力モードが確定せず不定出力となりますので、ご注意願います。

入出力端子への 3.3V 電圧の印加は、必ず電源電圧が確定してから行ってください。

表 8.10 外部供給電源

外部供給電源	電圧[V]	供給先	外部端子名
VDD33	$3.3 \pm 0.165$	R-IN32M4	VDD33 AVDD
		GbE-PHY	VDD33_GPHY
VDD25	$2.5 \pm 0.125$	GbE-PHY	VDD25A
VDD10	$1.0 \pm 0.05$	R-IN32M4	VDD10 PLL_VDD
		GbE-PHY	VDD1 VDD1A

### (1) 電源投入

以下の 2 つの条件を同時に満たすように電源を投入してください。

- ① VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 10% VDD となってから全ての VDD が 90% VDD 以上となるまでの時間が 100ms 以内
- ② VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 95% VDD となってから全ての電源が 95% VDD 以上となる時間が 50ms 以内

### (2) 電源遮断時

以下の 2 つの条件を同時に満たすように電源を遮断してください。

- ① VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 90% VDD となってから全ての電源が 10% VDD 以下となるまでの時間が 100ms 以内
- ② VDD33、VDD25、VDD10 のうち、いずれかの電源が最初に 95% VDD となってから全ての電源が 95% VDD 以下となる時間が 50ms 以内




図 8.1 電源投入/遮断シーケンス




図 8.2 R-IN32M4 チップと GbE-PHY への電源供給経路

## 8.8 AC 特性


### 8.8.1 クロック端子

#### (1) 入力クロック

項目	略号	条件	MIN	MAX	単位
XT1, XT2	tSYSCLK	—	25±50ppm, 5ps-rms	—	MHz
CCM_CLK80M	tCCLCLK	—	80±50ppm	—	MHz
CCI_CLK2_097M	tCCLIECLK	—	2.097152±100ppm	—	MHz
HBUSCLK	tHBUSCLK	—	—	50	MHz
CSISCK0, CSISCK1	tCSISSCK	スレーブ・モード	—	16.6	MHz
TCK	tTCK	—	—	50	MHz

#### (2) 出力クロック

項目	略号	条件	MIN	MAX	単位
BUSCLK 出力周期	tBUSCLK	$C_L = 15\text{pF}$	10	—	ns
BUSCLK ハイ・レベル幅	tBCKH		$0.5 \times t_{\text{BUSCLK}} - 2.0$	$0.5 \times t_{\text{BUSCLK}} + 2.0$	ns
BUSCLK ロー・レベル幅	tBCKL		$0.5 \times t_{\text{BUSCLK}} - 2.0$	$0.5 \times t_{\text{BUSCLK}} + 2.0$	ns
BUSCLK 立ち上がり時間	tBCKR		—	1.2	ns
BUSCLK 立ち下がり時間	tBCKF		—	1.2	ns
CSISCK0, CSISCK1 出力周波数	tCSIMSCK	マスター・モード $C_L = 15\text{pF}$	—	25	MHz
SCL0, SCL1 出力周波数	tSCL	高速モード $C_L = 30\text{pF}$	—	400	kHz
SMSCK 出力周波数	tSMSCK	$C_L = 15\text{pF}$	—	50	MHz
TRACECLK 出力周波数	tTRACECLK	$C_L = 15\text{pF}$	—	50	MHz



※その他のクロックは、各インターフェースのAC特性を参照してください。

図 8.3 出力クロック・タイミング

## 8.8.2 リセット端子

項目	略号	条件	MIN	MAX	単位
RESETZ 端子入力ロー・レベル幅	$t_{WRSL}$	—	(外部発振回路の 発振安定時間+ 1 $\mu$ sec) を確保してく ださい。	—	ns
HOTRESETZ 端子入力ロー・レベル幅	$t_{WHRSR}$	—		—	ns
PONRZ 端子入力ロー・レベル幅	$t_{WPRSL}$	—		—	ns
PONRZ 入力タイミング(対 RESETZ $\uparrow$ )	$t_{SKPR}$	—	0	—	ns




図 8.4 リセット・タイミング

### 8.8.3 外部メモリ・インターフェース端子

#### (1) 外部負荷による遅延値計算方法

R-IN32M4 の外部メモリ・インターフェース端子は、負荷条件がユーザにおいて異なることを考慮し、負荷 0pF の値を記載しています。ユーザの負荷条件に応じて、タイミングを算出してください。また、基板上の配線遅延もユーザにて考慮いただく必要があります。

ドライブ能力	1pFあたりの遅延値 (ns)	
	MIN.	MAX.
6mA	0.026	0.067
12mA	0.012	0.034

計算例)

アドレス端子（6mA 出力バッファ）に、30pF の負荷がある場合、実際の遅延情報は以下のようになります。

$$\text{MIN. } 1.0\text{ns (0pF 時の MIN 遅延値)} + (0.026 \times 30) \text{ ns} = 1.78\text{ns}$$

$$\text{MAX. } 7.0\text{ns (0pF 時の MAX 遅延値)} + (0.067 \times 30) \text{ ns} = 9.01\text{ns}$$

#### (2) 非同期式 SRAM MEMC アクセス・タイミング

項目	略号	MIN	MAX	単位
アドレス、CSZ0-CSZ3 出力遅延時間（対 BUSCLK↑）	tDKA	1.0 (1.78) 注	7.0 (9.01) 注	ns
RDZ 出力遅延時間（対 BUSCLK↑）	tDKRD	1.0 (1.78) 注	7.0 (9.01) 注	ns
WRZ0 - WRZ3 (BENZ0-BENZ3), WRSTBZ 出力遅延時間（対 BUSCLK↑）	tDKWR	1.0 (1.78) 注	7.0 (9.01) 注	ns
BCYSTZ 出力遅延時間（対 BUSCLK↑）	tDKBSL	1.0 (1.78) 注	7.0 (9.01) 注	ns
WAITZ 入力設定時間（対 BUSCLK↓）	tSKW	4.0	—	ns
WAITZ 入力保持時間（対 BUSCLK↓）	tHKW	0	—	ns
データ入力設定時間（対 BUSCLK↑）	tSKID	4.0	—	ns
データ入力保持時間（対 BUSCLK↑）	tHKID	0	—	ns
データ出力遅延時間（対 BUSCLK↑）	tDKOD	1.0 (1.78) 注	7.0 (9.01) 注	ns
データ・フロート遅延時間（対 BUSCLK↑）	tHKOD	1.0 (1.78) 注	7.0 (9.01) 注	ns

注. カッコ内は、30pF負荷の場合の計算結果です。

## (a) リード・タイミング




図 8.5 メモリ・コントローラ・リード・タイミング（非同期メモリ）

注. WRZ0-WRZ3 と BENZ0-BENZ3 は兼用されています。端子名称は WRZ0-WRZ3 です。リセット時は、WRZ0-WRZ3 が選択されています。ライト・イネーブル切り替えレジスタ (WREN) で切り替えられます。

備考. SMCn レジスタによるアイドル・ウェイト数／ライト・リカバリ・ウェイト数／アドレス設定ウェイト数が 0、データ・ウェイト数が 3 の場合のタイミングです。

## (b) ライト・タイミング




図 8.6 メモリ・コントローラ・ライト・タイミング（非同期メモリ）

注. WRZ0-WRZ3 と BENZ0-BENZ3 は兼用されています。端子名称は WRZ0-WRZ3 です。リセット時は、WRZ0-WRZ3 が選択されています。ライト・イネーブル切り替えレジスタ (WREN) で切り替えられます。

備考. SMCn レジスタによるアイドル・ウェイト数／ライト・リカバリ・ウェイト数／アドレス設定ウェイト数が 0、データ・ウェイト数が 3 の場合のタイミングです。

## (3) 同期式バースト・アクセス MEMC アクセス・タイミング

項目	略号	MIN	MAX	単位
BUSCLK 出力周波数	t <sub>BUSCLK</sub>	—	50	MHz
アドレス、CSZ0-CSZ3 出力遅延時間	t <sub>DKA</sub>	1.0 (1.78) 注	7.8 (9.81) 注	ns
RDZ 出力遅延時間	t <sub>DKRD</sub>	1.0 (1.78) 注	7.8 (9.81) 注	ns
WRZ0 - WRZ3 (BENZ0-BENZ3), WRSTBZ 出力遅延時間	t <sub>DKWR</sub>	1.0 (1.78) 注	7.8 (9.81) 注	ns
ADVZ 出力遅延時間	t <sub>DKBSL</sub>	1.0 (1.78) 注	7.8 (9.81) 注	ns
WAITZ, WAITZ1-3 入力設定時間	t <sub>SKW</sub>	5.3	—	ns
WAITZ, WAITZ1-3 入力保持時間	t <sub>HKW</sub>	0	—	ns
データ入力設定時間	t <sub>SKID</sub>	5.3	—	ns
データ入力保持時間	t <sub>HKID</sub>	0	—	ns
データ出力遅延時間	t <sub>DKOD</sub>	1.0 (1.78) 注	7.8 (9.81) 注	ns
データ・フロート遅延時間	t <sub>HKOD</sub>	1.0 (1.78) 注	7.8 (9.81) 注	ns

注. カッコ内は、30pF 負荷の場合の計算結果です。

## (a) リード・タイミング




図 8.7 メモリ・コントローラ・リード・タイミング（クロック同期式メモリ）

備考.  $t_{ceoe}$  が 2、 $t_{rc}$  が 4 の場合のタイミングです。

## (b) ライト・タイミング




図 8.8 メモリ・コントローラ・ライト・タイミング（クロック同期式メモリ）

**備考.**  $t_{wp}$  が 2、 $t_{wc}$  が 5 の場合のタイミングです。

### 8.8.4 外部マイコン・インターフェース端子

外部マイコン・インターフェース端子の負荷条件は、65pF（HD 端子）、35pF（HWAITZ 端子）です。

#### (1) 同期モード

番号	項目	略号	MIN	MAX	単位
1	HBUSCLK ハイ・レベル幅	$t_{HBHIGH}$	0.5 $t_{HBUSCLK}$ -2.1	0.5 $t_{HBUSCLK}$ +2.1	ns
2	HBUSCLK ロー・レベル幅	$t_{HBLOW}$	0.5 $t_{HBUSCLK}$ -2.1	0.5 $t_{HBUSCLK}$ +2.1	ns
3	HBUSCLK 入力周期	$t_{HBUSCLK}$	20.0	—	ns
4	アドレス、HCSZ, HPGCSZ, HRDZ 入力設定時間 (対 HBUSCLK↑)	$t_{SKHA}$	4.0	—	ns
5	HBENZ0-HBENZ3 (HWRZ0-HWRZ3), HWRSTBZ 入力設定時間 (対 HBUSCLK↑)	$t_{SKHWR}$	4.0	—	ns
6	アドレス、HCSZ, HPGCSZ, HRDZ 入力保持時間 (対 HBUSCLK↑)	$t_{HKHA}$	1.0	—	ns
7	HBENZ0-HBENZ3 (HWRZ0-HWRZ3), HWRSTBZ 入力保持時間 (対 HBUSCLK↑)	$t_{HKHWR}$	1.0	—	ns
8	HWRZ0-HWRZ3, HWRSTBZ リカバリ時間 (ハイ幅)	$t_{WHWR}$	35.0	—	ns
9	データ入力設定時間 (対 HBUSCLK↑)	$t_{SKIHD}$	4.0	—	ns
10	データ入力保持時間 (対 HBUSCLK↑)	$t_{HKIHD}$	1.0	—	ns
11	HWAITZ 出力遅延時間 (対 HCSZ, HPGCSZ↓)	$t_{DKHD}$	2.2	—	ns
12	HWAITZ 出力遅延時間 (対 HWRSTBZ, HWRZ0-HWRZ3↓)	$t_{DKHWWT}$	2.2	—	ns
13	HWAITZ 有効データ出力遅延時間 (対 HBUSCLK↑)	$t_{DKHWTV}$	2.0	11.0	ns
14	HWAITZ 有効データ保持期間 (対 HWRSTBZ, HWRZ0-HWRZ3↑)	$t_{HKHWTV}$	4.2	—	ns
15	HWAITZ 出力保持期間 (対 HWRSTBZ, HWRZ0-HWRZ3↑)	$t_{HKWTWR}$	—	16.8	ns
16	データ、HWAITZ の出力保持時間 (対 HCSZ, HPGCSZ↑)	$t_{HKWTCS}$	—	16.8	ns
17	HRDZ リカバリ時間 (ハイ幅)	$t_{WHRD}$	35.0	—	ns
18	データ、HWAITZ 出力遅延時間 (対 HRDZ↓)	$t_{DKHDHR}$	2.2	—	ns
19	データ確定時間 (対 HWAITZ↑)	$t_{SKHDHWT}$	0.5 $t_{HBUSCLK}$ -10.0	—	ns
20	データ、HWAITZ 有効データ出力保持時間 (対 HRDZ↑)	$t_{HKHWTHR}$	2.2	—	ns
21	データ、HWAITZ 出力保持時間 (対 HRDZ↑)	$t_{HKOHD}$	—	16.8	ns
22	オンページ・アクセス時のデータ、HWAITZ 出力遅延時間 (対アドレス)	$t_{DKPON}$	4.2	15.4	ns
23	オフページ・アクセス時のデータ、HWAITZ 出力遅延時間 (対アドレス) (16Byte 境界を超えない場合)	$t_{DKPOFF}$	4.2	15.4	ns
	オフページ・アクセス時のデータ、HWAITZ 出力遅延時間 (対アドレス) (16Byte 境界を超える場合)	$t_{DKPOFF}$	4.2	49.5	ns
24	HWAITZ 有効データ出力遅延時間 (対 HCSZ, HPGCSZ↓)	$t_{DKWTVCs}$	—	15.4	ns




図 8.9 外部マイコン・インターフェース・ライト・タイミング (MEMCSEL=L, HIFSYNC=H)

注意. アクセス中は、アドレス／データ／制御系信号には安定した信号を供給してください。




図 8.10 外部マイコン・インターフェース・リード・タイミング (MEMCSEL=L, HIFSYNC=H)

注意. アクセス中は、アドレス／データ／制御系信号には安定した信号を供給してください。




図 8.11 外部マイコン・インターフェース・ページ・リード・タイミング (MEMCSEL=L, HIFSYNC=H)

注意. アクセス中は、アドレス／データ／制御系信号には安定した信号を供給してください。

## (2) 同期モード (CC-Link IE Field)

番号	項目	略号	MIN	MAX	単位
1	HBUSCLK ハイ・レベル幅	$t_{HBHIGH}$	$0.5t_{HBUSCLK}-2.1$	$0.5t_{HBUSCLK}+2.1$	ns
2	HBUSCLK ロー・レベル幅	$t_{HBLLOW}$	$0.5t_{HBUSCLK}-2.1$	$0.5t_{HBUSCLK}+2.1$	ns
3	HBUSCLK 入力周期	$t_{HBUSCLK}$	20.0	—	ns
4	アドレス、HCSZ, HPGCSZ, 入力設定時間 (対 HBUSCLK ↓)	$t_{SKHCS}$	4.0	—	ns
5	HBENZ0-HBENZ3 (HWRZ0-HWRZ3), HWRSTBZ 入力設定時間 (対 HBUSCLK ↓)	$t_{SKHWR}$	4.0	—	ns
6	アドレス、HCSZ, HPGCSZ, HBENZ0-HBENZ3, データ 入力保持時間 (対 HRDZ, HWRSTBZ, HWRZ0-HWRZ3 ↑)	$t_{HKHA}$	0	—	ns
7	HWRZ0-HWRZ3, HWRSTBZ リカバリ時間 (ハイ幅)	$t_{WHWR}$	$t_{HBUSCLK} \times 1$	—	ns
8	データ入力設定時間 (対 HWRSTBZ, HWRZ0-HWRZ3 ↓)	$t_{SKIHD}$	0	—	ns
9	HWAITZ 出力遅延時間 (対 HCSZ, HPGCSZ ↓)	$t_{DKHD}$	2.2	—	ns
10	HWAITZ 出力遅延時間 (対 HWRSTBZ, HWRZ0-HWRZ3 ↓)	$t_{DKHWT}$	2.2	—	ns
11	HWAITZ 有効データ出力遅延時間 (対 HBUSCLK ↑) HWAITZ 出力は HBUSCLK ↑ 同期モード	$t_{DKHWTv}$	4.0	12.0	ns
	HWAITZ 有効データ出力遅延時間 (対 HBUSCLK ↓) HWAITZ 出力は HBUSCLK ↓ 同期モード	$t_{DKHWTv}$	4.0	12.0	ns
12	HWAITZ 有効データ保持期間 (対 HWRSTBZ, HWRZ0-HWRZ3 ↑)	$t_{HKHWTv}$	4.2	—	ns
13	HWAITZ 出力保持期間 (対 HWRSTBZ, HWRZ0-HWRZ3 ↑)	$t_{HKWTWR}$	—	16.8	ns
14	データ、HWAITZ の出力保持時間 (対 HCSZ, HPGCSZ ↑)	$t_{HKWTCS}$	—	16.8	ns
15	HRDZ リカバリ時間 (ハイ幅)	$t_{WHRD}$	$t_{HBUSCLK} \times 1$	—	ns
16	データ、HWAITZ 出力遅延時間 (対 HRDZ ↓)	$t_{DKHDHR}$	2.2	—	ns
17	HWAITZ 有効データ出力遅延時間 (対 HRDZ, HWWRSTBZ, HWRZ0 - HWRZ3 のラッチタイミング) HWAITZ 出力は HBUSCLK ↑ 同期モード	$t_{DKWTvHR}$	—	$t_{HBUSCLK}/2$ + 12.0	ns
	HWAITZ 有効データ出力遅延時間 (対 HRDZ, HWWRSTBZ, HWRZ0 - HWRZ3 のラッチタイミング) HWAITZ 出力は HBUSCLK ↓ 同期モード	$t_{DKWTvHR}$	—	$t_{HBUSCLK}$ + 12.0	ns
18	データ確定時間 (対 HWAITZ ↑) HWAITZ 出力は HBUSCLK ↑ 同期モード	$t_{SKHDHWT}$	6.23	—	ns
	データ確定時間 (対 HWAITZ ↑) HWAITZ 出力は HBUSCLK ↓ 同期モード	$t_{SKHDHWT}$	16.2	—	ns
19	データ、HWAITZ 有効データ出力保持時間 (対 HRDZ ↑)	$t_{HKHWTHR}$	4.2	—	ns
20	データ、HWAITZ 出力保持時間 (対 HRDZ ↑)	$t_{HKOHD}$	—	16.8	ns
21	HRDZ 入力設定時間 (対 HBUSCLK ↓)	$t_{SKHRD}$	4.0	—	ns




図 8.12 外部マイコン・インターフェース・ライト・タイミング (MEMCSEL=L, HIFSYNC=H)

注意. アクセス中は、アドレス/データ/制御系信号には安定した信号を供給してください。




図 8.13 外部マイコン・インターフェース・リード・タイミング (MEMCSEL=L, HIFSYNC=H)

注意. アクセス中は、アドレス/データ/制御系信号には安定した信号を供給してください。

## (3) 非同期モード

番号	項目	略号	MIN	MAX	単位
1	アドレス、HCSZ/HPGCSZ、HBENZ0-HBENZ3 入力設定時間（対 HWRSTBZ, HWRZ0-HWRZ3 ↓）	t <sub>ADDWRS</sub>	7.0 <sup>注1</sup> - 10 × n	—	ns
2	HWRZ0-HWRZ3, HWRSTBZ リカバリ時間（ハイ幅）	t <sub>WRW</sub>	35.0	—	ns
3	データ入力設定時間（対 HWRSTBZ, HWRZ0-HWRZ3 ↓）	t <sub>WRS</sub>	7.0 <sup>注1</sup> - 10 × n	—	ns
4	データ入力保持時間（対 HWRSTBZ, HWRZ0-HWRZ3 ↑）	t <sub>WRH</sub>	7.0	—	ns
5	HWAITZ 出力遅延時間（対 HCSZ or HPGCSZ ↓）	t <sub>CLZ</sub>	2.2	—	ns
6	HWAITZ 出力遅延時間（対 HWRSTBZ, HWRZ0-HWRZ3 ↓）	t <sub>WAITD</sub>	2.2	—	ns
7	HWAITZ 有効データ出力遅延時間 (対 HWRSTBZ, HWRZ0-HWRZ3 ↓)	t <sub>WRWAITF</sub>	—	15.4	ns
8	HWAITZ 有効データ出力保持時間 (対 HWRSTBZ, HWRZ0-HWRZ3 ↑)	t <sub>WAITVH</sub>	4.2	—	ns
9	HWAITZ 出力保持時間（対 HWRZ0-3, HWRSTBZ ↑）	t <sub>WAITH</sub>	—	16.8	ns
10	アドレス、HWAITZ 出力保持時間（対 HCSZ、HPGCSZ ↑）	t <sub>CHZ</sub>	—	16.8	ns
11	アドレス、HCSZ, HPGCSZ 入力設定時間（対 HRDZ ↓）	t <sub>ADDRDS</sub>	6.2 <sup>注2</sup> - 10 × n	—	ns
12	ページ・アクセス時のアドレス入力保持時間（対 HRDZ ↑）	t <sub>ADDRDH</sub>	7.0	—	ns
13	HRDZ リカバリ時間（ハイ幅）	t <sub>RDW</sub>	35.0	—	ns
14	データ、HWAITZ 出力遅延時間（対 HRDZ ↓）	t <sub>RDLZ</sub>	2.2	—	ns
15	HWAITZ 有効データ出力遅延時間（対 HRDZ ↓）	t <sub>RDWAITF</sub>	—	15.4	ns
16	データ確定時間（対 HWAITZ ↑）	t <sub>WAITR</sub>	—	-6.2 <sup>注3</sup> +10 × n	ns
17	データ、HWAITZ 有効データ出力保持時間（対 HRDZ ↑）	t <sub>DATAOH</sub>	2.2	—	ns
18	データ、HWAITZ 出力保持時間（対 HRDZ ↑）	t <sub>RDHZ</sub>	—	16.8	ns
19	オンページ・アクセス時のデータ、HWAITZ 出力遅延時間 (対アドレス)	t <sub>PAGEOND</sub>	4.2	15.4	ns
20	オフページ・アクセス時のデータ、HWAITZ 出力遅延時間 (対アドレス) (16Byte 境界を超えない場合)	t <sub>PAGEOFD</sub>	4.2	15.4	ns
	オフページ・アクセス時のデータ、HWAITZ 出力遅延時間 (対アドレス) (16Byte 境界を超える場合)	t <sub>PAGEOFD</sub>	4.2	49.5	ns
21	HWAITZ 有効データ出力遅延時間（対 HCSZ, HPGCSZ ↓）	t <sub>WAITVD</sub>	—	15.4	ns

注 1. HIFBTC レジスタの WRSTD2-WRSTD0 の値が 000B の場合です。

n : WRSTD2-WRSTD0 の設定値

2. HIFBTC レジスタの RDSTD1-RDSTD0 の値が 00B の場合です。

n : RDSTD1-RDSTD0 の設定値

3. HIFBTC レジスタの RDDTS1-RDDTS0 の値が 00B の場合です。

n : RDDTS1-RDDTS0 の設定値




図 8.14 外部マイコン・インターフェース・ライト・タイミング (MEMCSEL=L, HIFSYNC=L)

注意. アクセス中は、アドレス/データ/制御系信号には安定した信号を供給してください。




図 8.15 外部マイコン・インターフェース・リード・タイミング (MEMCSEL=L, HIFSYNC=L)

注意. アクセス中は、アドレス／データ／制御系信号には安定した信号を供給してください。




図 8-16 外部マイコン・インターフェース・ページ・リード・タイミング (MEMCSEL=L, HIFSYNC=L)

注意. アクセス中は、アドレス/データ/制御系信号には安定した信号を供給してください。

## (4) 同期式 SRAM タイプ転送モード

番号	項目	略号	MIN	MAX	単位
1	HBUSCLK ハイ・レベル幅	t <sub>HIGH</sub>	0.5t <sub>HBUSCLK</sub> -2.1	0.5t <sub>HBUSCLK</sub> +2.1	ns
2	HBUSCLK ロー・レベル幅	t <sub>BLOW</sub>	0.5t <sub>HBUSCLK</sub> -2.1	0.5t <sub>HBUSCLK</sub> +2.1	ns
3	HBUSCLK 入力周期	t <sub>HBUSCLK</sub>	20	—	ns
4	アドレス、HCSZ/HPGCSZ 入力設定時間 (対 HBUSCLK ↑)	t <sub>SKPHA</sub>	4.0	—	ns
5	アドレス、HCSZ/HPGCSZ 入力保持時間 (対 HBUSCLK ↑)	t <sub>HKPCS</sub>	1.0	—	ns
6	アドレス、HCSZ/HPGCSZ 入力設定時間 (対 HBUSCLK ↓)	t <sub>SKNH</sub>	4.0	—	ns
7	アドレス、HCSZ, HPGCSZ 入力保持時間 (対 HBUSCLK ↓)	t <sub>HKNH</sub>	1.0	—	ns
8	HWRZ0-HWRZ3 入力設定時間 (対 HBUSCLK ↑)	t <sub>SKPHWR</sub>	4.0	—	ns
9	HWRZ0-HWRZ3 入力保持時間 (対 HBUSCLK ↑)	t <sub>HKPHWR</sub>	1.0	—	ns
10	HWRZ0-HWRZ3 入力設定時間 (対 HBUSCLK ↓)	t <sub>SKNHWR</sub>	4.0	—	ns
11	HWRZ0-HWRZ3 入力保持時間 (対 HBUSCLK ↓)	t <sub>HKNHWR</sub>	1.0	—	ns
12	HBCYSTZ, HWRSTBZ 入力設定時間 (対 HBUSCLK ↑)	t <sub>SKPHBCY</sub>	4.0	—	ns
13	HBCYSTZ, HWRSTBZ 入力保持時間 (対 HBUSCLK ↑)	t <sub>HKPHBCY</sub>	1.0	—	ns
14	HBCYSTZ, HWRSTBZ 入力設定時間 (対 HBUSCLK ↓)	t <sub>SKNHBCY</sub>	4.0	—	ns
15	HBCYSTZ, HWRSTBZ 入力保持時間 (対 HBUSCLK ↓)	t <sub>HKNHBCY</sub>	1.0	—	ns
16	HRDZ 入力設定時間 (対 HBUSCLK ↑)	t <sub>SKPHRD</sub>	4.0	—	ns
17	HRDZ 入力保持時間 (対 HBUSCLK ↑)	t <sub>HKPHRD</sub>	1.0	—	ns
18	HRDZ 入力設定時間 (対 HBUSCLK ↓)	t <sub>SKNHRD</sub>	4.0	—	ns
19	HRDZ 入力保持時間 (対 HBUSCLK ↓)	t <sub>HKNHRD</sub>	1.0	—	ns
20	データ入力設定時間 (対 HBUSCLK ↑)	t <sub>SKPHD</sub>	4.0	—	ns
21	データ入力保持時間 (対 HBUSCLK ↑)	t <sub>HKPHD</sub>	1.0	—	ns
22	データ入力設定時間 (対 HBUSCLK ↓)	t <sub>SKNHD</sub>	4.0	—	ns
23	データ入力保持時間 (対 HBUSCLK ↓)	t <sub>HKNH</sub>	1.0	—	ns
24	データ出力遅延時間 (対 HRDZ ↓)	t <sub>DKNHRD</sub>	2.2	—	ns
25	データ出力保持時間 (対 HRDZ ↑)	t <sub>HKPHRD</sub>	—	16.8	ns
26	データ出力遅延時間 (対 HBUSCLK ↑)	t <sub>DKPHD</sub>	2.0	10.0	ns
27	データ出力遅延時間 (対 HBUSCLK ↓)	t <sub>DKNH</sub>	2.0	10.0	ns
28	HWAITZ 出力遅延時間 (対 HBUSCLK ↑)	t <sub>DKPHWT</sub>	2.0	11.0	ns
29	HWAITZ 出力遅延時間 (対 HBUSCLK ↓)	t <sub>DKNHWT</sub>	2.0	11.0	ns
30	データ出力保持時間 (対 HCSZ/HPGCSZ ↑)	t <sub>HKPHCS</sub>	—	16.8	ns




図 8.17 外部マイコン・インターフェース・ライト・タイミング (MEMCSEL=H, ADMUXMODE=L)




図 8.18 外部マイコン・インターフェース・リード・タイミング (MEMCSEL=H, ADMUXMODE=L)




図 8.19 外部マイコン・インターフェース・ライト・タイミング (MEMCSEL=H, ADMUXMODE=H)

**備考. ≈ : データバス幅によってアドレスの取得先が異なります。**

16bit データバス時 : アドレス={HA[20:17], HWDATA[15:0], 1' b0}

32bit データバス時 : アドレス={HWDATA[18:0], 2' b00}




図 8.20 外部マイコン・インターフェース・リード・タイミング (MEMCSEL=H, ADMUXMODE=H)

備考. ※：データバス幅によってアドレスの取得先が異なります。

16bit データバス時： アドレス={HA[20:17], HWDATA[15:0], 1' b0}

32bit データバス時： アドレス={HWDATA[18:0], 2' b00}

## 8.8.5 シリアル・フラッシュ ROM インタフェース

項目	略号	条件	MIN	MAX	単位
SMSCK 出力周期	$t_{SFRCYC}$	$C_L = 15\text{pF}$	20	—	ns
SMSCK ハイ・レベル幅	$t_{SMCKH}$		0.5 $t_{SFRCYC} - 2.0$	0.5 $t_{SFRCYC} + 2.0$	ns
SMSCK ロー・レベル幅	$t_{SMCKL}$		0.5 $t_{SFRCYC} - 2.0$	0.5 $t_{SFRCYC} + 2.0$	ns
SMSCK 立ち上がり時間	$t_{SMCKR}$		—	1.9	ns
SMSCK 立ち下がり時間	$t_{SFRCYC}$		—	1.9	ns
SMCSZ の立ち下りから SMSCK の立ち上がりまでの遅延時間	$t_{DSMCSC}$	$C_L = 15\text{pF}$ Freq = 50MHz	6.0 <sup>注</sup>	—	ns
SMSCK の立ち上がりに対する SMCSZ の立ち上がりまでの保持時間	$t_{DSMCKCS}$	$C_L = 15\text{pF}$ Freq = 50MHz	9.0 <sup>注</sup>	—	ns
SMCSZ のハイ幅	$t_{SMCSH}$	$C_L = 15\text{pF}$	14 <sup>注</sup>	—	ns
SMIO0-3 入力設定時間 (対 SMSCK ↓)	$t_{SSMIO}$	—	6.0	—	ns
SMIO0-3 入力保持時間 (対 SMSCK ↓)	$t_{HSMIO}$	—	0	—	ns
SMIO0-3 出力遅延時間 (対 SMSCK ↓)	$t_{DSMIO}$	$C_L = 15\text{pF}$	- 1.0	5.0	ns

注. SFMSSC レジスタの設定により、タイミングを延ばせます。

詳細は、R-IN32M4-CL2 ユーザーズ・マニュアル周辺機能編の「13.2.2 チップ選択制御レジスタ (SFMSSC)」を参照してください。




図 8.21 シリアル Flash メモリ・アクセス・タイミング

## 8.8.6 外部 DMA インタフェース

項目	略号	条件	MIN	MAX	単位
DMAREQZn, RTDMAREQZ 入力設定時間 (対 BUSCLK↑)	t <sub>SKDR</sub>	—	7.0	—	ns
DMAREQZn, RTDMAREQZ 入力保持時間 1	t <sub>HKDR1</sub>	—	DMAACKZn ↓, RTDMAACKZ ↓ まで	—	ns
DMAREQZn, REDMAREQZ 入力保持時間 2 (対 BUSCLK↑)	t <sub>HKDR2</sub>	—	—	t <sub>BUSCLK</sub> <sup>注1</sup> × m <sup>注2</sup> - 7.0	ns
DMAACKZn, RTDMAACKZ 出力遅延時間 (対 BUSCLK↑)	t <sub>DKDA</sub>	C <sub>L</sub> = 30pF	2.0	10.0	ns
DMAACKZn, RTDMAACKZ 出力口一・レベル幅	t <sub>WDAL</sub>	—	t <sub>BUSCLK</sub> <sup>注1</sup> × m <sup>注2</sup> - 8	t <sub>BUSCLK</sub> <sup>注1</sup> × m <sup>注2</sup> + 8	ns
DMATCZn, RTDMATCZ 出力遅延時間 (対 BUSCLK↑)	t <sub>DKTC</sub>	C <sub>L</sub> = 30pF	2.0	10.0	ns

注 1. t<sub>BUSCLK</sub> は BUSCLK の周期 (10ns) です。

2. n = 0-1, m = 1-31 (DMAIFC0, DMAIFC1, RTMDAIFC レジスタ設定)。




図 8.22 外部 DMA アクセス・タイミング

### 8.8.7 CSI インタフェース

CSI (クロック同期式シリアル・インターフェース) は、マスター・モードとスレーブ・モードがあります。

#### (1) マスター・モード

項目	略号	条件	MIN	MAX	単位
CSISCKn 出力周期	tCSIMSCk	$C_L = 15\text{pF}$	40	—	ns
CSISCKn 出力ハイ・レベル幅	tWSKH	$C_L = 15\text{pF}$	$tCSIMSCk \times 0.5 - 5.0$	—	ns
CSISCKn 出力ロー・レベル幅	tWSKL	$C_L = 15\text{pF}$	$tCSIMSCk \times 0.5 - 5.0$	—	ns
CSISIn 入力設定時間 (対 CSISCKn ↑)	tSMSI	—	8.5	—	ns
CSISIn 入力設定時間 (対 CSISCKn ↓)	tSMSI	—	8.5	—	ns
CSISIn 入力保持時間 (対 CSISCKn ↑)	tHMSI	—	7.0	—	ns
CSISIn 入力保持時間 (対 CSISCKn ↓)	tHMSI	—	7.0	—	ns
CSISON 出力遅延時間 (対 CSISCKn ↑)	tDMSO	$C_L = 15\text{pF}$	—	7.0	ns
CSISON 出力遅延時間 (対 CSISCKn ↓)	tDMSO		—	7.0	ns
CSISON 出力保持時間 (対 CSISCKn ↑)	tHMSO		$tCSIMSCk \times 0.5 - 5.0$	—	ns
CSISON 出力保持時間 (対 CSISCKn ↓)	tHMSO		$tCSIMSCk \times 0.5 - 5.0$	—	ns

備考. n = 0-1




図 8.23 CSI アクセス・タイミング (マスター・モード)

備考. 上図は「対 CSISCKn ↓」のデータ出力、「対 CSISCKn ↑」のデータ入力を例にした  
タイミング図となっています。動作モードに合わせて、参照タイミングを読み替えて下さい。

## (2) スレーブ・モード

項目	略号	条件	MIN	MAX	単位
CSISCKn 入力周期	tcsissck	—	60	—	ns
CSISCKn 入力ハイ・レベル幅	twskh	—	$t_{csissck} \times 0.5 - 5.0$	—	ns
CSISCKn 入力ロー・レベル幅	twskl	—	$t_{csissck} \times 0.5 - 5.0$	—	ns
CSISIn 入力設定時間（対 CSISCKn ↑）	tsssi	—	10.0	—	ns
CSISIn 入力設定時間（対 CSISCKn ↓）	tssi	—	10.0	—	ns
CSISIn 入力保持時間（対 CSISCKn ↑）	tssi	—	15	—	ns
CSISIn 入力保持時間（対 CSISCKn ↓）	tssi	—	15	—	ns
CSISON 出力遅延時間（対 CSISCKn ↑）	tdsso	$C_L = 15\text{pF}$	—	10.0	ns
CSISON 出力遅延時間（対 CSISCKn ↓）	tdsso		—	10.0	ns
CSISON 出力保持時間（対 CSISCKn ↑）	tssso		$t_{csissck} \times 0.5 - 5.0$	—	ns
CSISON 出力保持時間（対 CSISCKn ↓）	tssso	—	$t_{csissck} \times 0.5 - 5.0$	—	ns




図 8.24 CSI アクセス・タイミング（スレーブ・モード）

**備考.** 上図は「対 CSISCKn ↓」のデータ出力、「対 CSISCKn ↑」のデータ入力を例にした  
タイミング図となっています。動作モードに合わせて、参照タイミングを読み替えて下さい。

## 8.8.8 I2C インタフェース

項目	略号	条件	標準モード		高速モード		単位
			MIN	MAX	MIN	MAX	
SCLn 入出力周波数	$t_{SCL}$	$C_L = 30\text{pF}$	0	100	0	400	kHz
ストップ・コンディションとスタート・コンディションの間のバス・フリー・タイム	$t_{BUF}$		4.7	—	1.3	—	$\mu\text{s}$
ホールド・タイム	$t_{HSTA}$		4.0	—	0.6	—	$\mu\text{s}$
SCLn クロックのロー・レベル幅	$t_{SCLL}$		4.7	—	1.3	—	$\mu\text{s}$
SCLn クロックのハイ・レベル幅	$t_{SCLH}$		4.0	—	0.6	—	$\mu\text{s}$
スタート・コンディションおよびリスタート・コンディションのセットアップ時間	$t_{SSTA}$		4.7	—	0.6	—	$\mu\text{s}$
データ・ホールド・CBUS 互換マスター	$t_{HDAT}$		5.0	—	—	—	$\mu\text{s}$
タイム I2C バス			0	—	0	0.9	$\mu\text{s}$
データ・セットアップ・タイム	$t_{SDAT}$		250	—	100	—	ns
SDAn および SCLn の立ち上がり時間	$t_{SCLR}$		—	1000	$20+0.1C_b$	300	ns
SDAn および SCLn の立ち下がり時間	$t_{SCLF}$		—	300	$20+0.1C_b$	300	ns
ストップ・コンディションのセットアップ・タイム	$t_{SSTO}$		4.0	—	0.6	—	$\mu\text{s}$
入力フィルタによって抑制されるスパイクのパルス幅	$t_{SP}$		—	—	0	50	ns
各バス・ラインの容量性負荷	$C_b$	—	—	400	—	400	pF

備考. n = 0-1




図 8.25 I2C アクセス・タイミング

## 8.8.9 CAN インタフェース

項目	略号	条件	MIN	MAX	単位
内部遅延時間	$t_{NODE}$	$C_L = 30\text{pF}$	—	75	ns




図 8.26 CAN アクセス・タイミング

**備考. CAN 内部クロック ( $f_{CAN}$ ) : CAN ボー・レート・クロック**

内部遅延時間 ( $t_{NODE}$ ) = 内部送信遅延時間 ( $t_{OUTPUT}$ ) + 内部受信遅延時間 ( $t_{INPUT}$ )




図 8.27 CAN アクセス・タイミング (補足)

### 8.8.10 デバッグ・インターフェース

#### (1) デバッグ・シリアル・インターフェース

項目	略号	条件	MIN	MAX	単位
TCK 入力周期	$t_{TCK}$	—	20	—	ns
TMS 入力設定時間 (対 TCK ↑)	$t_{STMS}$	—	6.5	—	ns
TMS 入力保持時間 (対 TCK ↑)	$t_{HTMS}$	—	0	—	ns
TDI 入力設定時間 (対 TCK ↑)	$t_{STDI}$	—	6.5	—	ns
TDI 入力保持時間 (対 TCK ↑)	$t_{HTDI}$	—	0	—	ns
TDO 出力遅延時間 (対 TCK ↓)	$t_{DTDO}$	$C_L = 30\text{pF}$	3.0	13.0	ns




図 8.28 デバッグ・シリアル・インターフェース

## (2) トレース・インターフェース

項目	略号	条件	MIN	MAX	単位
TRACECLK 出力周期	$t_{TRCCLK}$	$C_L = 15\text{pF}$	20	—	ns
TRACEDATAn 出力遅延時間（対 TRACECLK）	$t_{dTRCDAT}$	$C_L = 15\text{pF}$	0.26	8.43	ns


備考.  $n = 0\text{-}3$ 

図 8.29 トレース・インターフェース

改訂記録		R-IN32M4-CL2 ユーザーズ・マニュアル	
Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2015.11.20	—	初版発行
1.01	2016.1.29	16-17	「2.1.3.1 SRAM インタフェース端子」BUSCLK のリセット初期値を修正
		18-19	「2.1.3.2 外部マイコン・インターフェース端子」 HBUSCLK 端子、アドレス端子、データ端子に注を追加
		25	「2.1.10 CC-Link IE Field 端子（インテリジェントデバイス局）」注 2 を追加
		27	「2.1.12 CC-Link 端子（リモートデバイス局）」CCM_CLK80M を追加
		47	「2.5.2 イーサネット端子」PHY0-1_LED0 のバッファタイプを追記
		48	「2.5.7 システム端子」XT1/XT2 の未使用時の推奨接続方法を修正
		55	「4.1 例外一覧」リセットの説明として SYSRESET レジスタを追加
		116	「表 8.4 絶対最大定格」入出力電圧の絶対最大定格を修正
		122	「8.8.1 (1) 入力クロック」CCI_CLK2_097M の有効桁数を変更
1.02	2017.2.28	13	「2.1.2 イーサネット端子」 存在しない端子（Thermal 系、レギュレータ系）を削除
		25	「2.1.11 CC-Link 端子（インテリジェントデバイス局）」 CCM_MDIN0-3 信号の機能説明を修正
		27	「2.1.13 システム端子」 PONRZ 信号の機能説明を修正
		46	「2.5.2 イーサネット端子」 存在しない端子（Thermal 系）を削除
		56	「4.2 割り込み一覧」 表 4.1 例外番号 54 INTETHSW の発生要因名を修正
		58	「4.2 割り込み一覧」表 4.1 ECC エラー割り込みを追加
		59	「5. 周辺機能」 各周辺機能の表記をユーザーズ・マニュアル周辺機能編と統一
		62	「6.1.3 CC-Link IE Field（インテリジェントデバイス局）クロック・ゲート・レジ スタ（CIECLKGTD）」関連レジスタの参照先を追記
		84-85	「7.3.4 ポート・ファンクション・コントロール・レジスタ（PFC, RPFC, EXTPFC）」 注 1,2 に EXTPFCE レジスタを追加
		86	「7.3.5 ポート・ファンクション・コントロール拡張レジスタ（PFCE, RPFCE, EXTPFCE）」注 1,2 に EXTPFC レジスタを追加
		117	「8.4 DC 特性」表 8.7 ハイ・レベル出力電圧のシンボルを修正
2.00	2018.12.28	3	「1.2 機能概要」 「表 1.1 R-IN32M4-CL2 の機能概要（2/2）」中の CC-Link IE 項目にリモート デバイス局の記述を追加
		6	「1.5 システム・レジスタ領域のベース・アドレス」 章を追加
		21	「2.1.5 DMA インタフェース端子」 章冒頭の説明文、および注意を変更
		25	「2.1 端子一覧」 「2.1.10 CC-Link IE Field 端子（インテリジェントデバイス局）」の章題からイン テリジェントデバイス局を削除

Rev.	発行日	改訂内容	
		ページ	ポイント
2.00	2018.12.28	26	「2.1.11 CC-Link 端子（インテリジェントデバイス局）」 CCM_MDIN0-3、CCM_IRLZ の機能説明を修正 CCM_ERRZ、CCM_MSTZ、CCM_SMSTZ の機能説明を未使用に変更
		28	「2.1.14 トレース端子」 注記中の CC-Link IE Field 端子参照からインテリジェントデバイス局の記述を削除
		48	「2.5 各端子のバッファ・タイプと未使用端子処理」 「2.5.5 CC-Link IE Field 端子（インテリジェントデバイス局）」からインテリジェントデバイス局の記述を削除
		51	「3. メモリマップ」
		54	命令 RAM 領域に関する注記を追加 「図 3.1 メモリ・マップ(全体)」の命令 RAM 領域/ミラー領域入れ替わりを修正 「図 3.5 外部マイコン・インターフェース空間」の AHB 周辺レジスタ領域へ注 1 を追加、命令 RAM ミラー領域の誤記を修正
		61-63	「6 CC-Link IE Field（インテリジェントデバイス局）機能」 章題および章中の説明からインテリジェントデバイス局の記述を削除
		65	「7.2 ポートの構成」 ポート・ファンクション・コントロール・レジスタおよびポート・ファンクション・コントロール拡張レジスタの用途と動作の説明を変更 注意の記載を変更
		80-91	「7.3.3 ポート・モード・コントロールレジスタ(PMC,RPMC,EXTPMC)」 「7.3.4 ポート・ファンクション・コントロール・レジスタ(PFC,RPFC,EXTPFC)」 「7.3.5 ポート・ファンクション・コントロール・拡張レジスタ (PFCE,RPFCE,EXTPFCE)」 兼用機能に関する注記を変更
		127,128	「8.8.3 外部メモリ・インターフェース端子」 タイミング図中の BCYSTZ 端子の端子方向を修正(入力→出力)
		132	「8.8.4 外部マイコン・インターフェース端子 (1) 同期モード」 $t_{DKHWV}$ の MAX 規格を修正
		143	「8.8.4 外部マイコン・インターフェース端子 (4) 同期式 SRAM タイプ転送モード」 $t_{DKPHWT}$ および $t_{DKNHWT}$ の MAX 規格を修正
		143-147	「8.8.4 外部マイコン・インターフェース端子 (4) 同期式 SRAM タイプ転送モード」 ADMUXMODE=L の図 8.17、図 8.18 を新規追加 既存の図 8.17、図 8.18 から ADMUXMODE=L 向けの規格を削除し、 ADMUXMODE=H 向けの図 8.19、図 8.20 として記載
		148	「8.8.5 シリアル・フラッシュ ROM インタフェース」 $t_{DSMCSC}$ 、 $t_{DSMCKCS}$ のスペックを変更
		—	誤記訂正、表現訂正、他文書との記載内容統一
3.00	2024.5.31	64	「6.2 注意事項」節を追加

---

R-IN32M4-CL2 ユーザーズマニュアル

発行年月日 2015年11月20日 Rev.1.00  
2024年05月31日 Rev.3.00

発行 ルネサス エレクトロニクス株式会社  
〒135-0061 東京都江東区豊洲3-2-24（豊洲フォレシア）

---

# R-IN32M4-CL2 ユーザーズ・マニュアル



ルネサスエレクトロニクス株式会社

R18UZ0032JJ0300