

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

お客様各位

資料中の「日立製作所」、「日立XX」等名称の株式会社ルネサス テクノロジへの変更について

2003年4月1日を以って三菱電機株式会社及び株式会社日立製作所のマイコン、ロジック、アナログ、ディスクリート半導体、及びDRAMを除くメモリ(フラッシュメモリ・SRAM等)を含む半導体事業は株式会社ルネサス テクノロジに承継されました。従いまして、本資料中には「日立製作所」、「株式会社日立製作所」、「日立半導体」、「日立XX」といった表記が残っておりますが、これらの表記は全て「株式会社ルネサス テクノロジ」に変更されておりますのでご理解の程お願い致します。尚、会社商標・ロゴ・コーポレートステートメント以外の内容については一切変更しておりませんので資料としての内容更新ではありません。

ルネサステクノロジ ホームページ (<http://www.renesas.com>)

2003年4月1日

株式会社ルネサス テクノロジ
カスタマサポート部

ご注意

安全設計に関するお願い

- 弊社は品質、信頼性の向上に努めていますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

- 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
- 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。
- 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
- 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
- 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

H8/3004、H8/3005

ハードウェアマニュアル
ルネサスシングルチップマイクロコンピュータ

1. 本資料に記載された製品及び製品の仕様は、予告なく変更されることがあります。
2. 本資料に記載された内容は、正確かつ信頼し得るものであります。ただし、これら掲載された情報、製品または回路の使用に起因する損害または特許権その他権利の侵害に関しては、株式会社日立製作所は一切その責任を負いません。
3. 本資料によって第三者または株式会社日立製作所の特許権その他権利の実施権を許諾するものではありません。
4. 本資料の一部または全部を当社に無断で転載または複製することを堅くお断りいたします。
5. 日立半導体は、人命にかかわる装置用として特別に開発したものは用意しておりません。ライフサポート関連の医療機器用として日立半導体の採用をお考えのお客様は、当社営業窓口へお客様にてシステム設計上の対策をして頂けるかを是非ご連絡頂きますようお願い致します。

はじめに

H 8／3004、H 8／3005は、内部32ビット構成のH 8／300H CPUを核にして、システム構成に必要な周辺機能を集積した高性能シングルチップマイクロコンピュータです。

H 8／300H CPUは、内部32ビット構成で16ビット×16本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16Mバイトのリニアなアドレス空間を扱うことができます。

周辺機能として、RAM、16ビットインテグレーテッドタイマユニット（ITU）、ウォッチドッグタイマ（WDT）、シリアルコミュニケーションインターフェース（SCI）、A/D変換器、I/Oポートを内蔵しています。

MCU動作モードは、モード1、3があります。

このため、H 8／3004、H 8／3005を用いることにより高性能かつ小型のシステムを容易に実現することができます。

本マニュアルは、H 8／3004、H 8／3005ハードウェアについて説明します。命令の詳細については、「H 8／300Hシリーズ プログラミングマニュアル」をあわせてご覧ください。

目 次

《第 1 章》 概要

1. 1	概要	3
1. 2	内部ブロック図	7
1. 3	端子説明	8
1. 3. 1	ピン配置	8
1. 3. 2	端子機能	9
1. 4	端子機能	10

《第 2 章》 C P U

2. 1	概要	17
2. 1. 1	特長	17
2. 1. 2	H 8 / 3 0 0 C P U との相違点	18
2. 2	C P U 動作モード	19
2. 3	アドレス空間	20
2. 4	レジスタ構成	21
2. 4. 1	概要	21
2. 4. 2	汎用レジスタ	22
2. 4. 3	コントロールレジスタ	23
2. 4. 4	C P U 内部レジスタの初期値	24
2. 5	データ構成	25
2. 5. 1	汎用レジスタのデータ構成	25
2. 5. 2	メモリ上でのデータ構成	27
2. 6	命令セット	28
2. 6. 1	命令セットの概要	28
2. 6. 2	命令とアドレッシングモードの組み合わせ	28
2. 6. 3	命令の機能別一覧	30
2. 6. 4	命令の基本フォーマット	41
2. 6. 5	ビット操作命令使用上の注意	42
2. 7	アドレッシングモードと実効アドレスの計算方法	43
2. 7. 1	アドレッシングモード	43
2. 7. 2	実効アドレスの計算方法	46
2. 8	処理状態	50
2. 8. 1	概要	50
2. 8. 2	プログラム実行状態	50
2. 8. 3	例外処理状態	51

2. 8. 4	例外処理の動作	53
2. 8. 5	リセット状態	54
2. 8. 6	低消費電力状態	54
2. 9	基本動作タイミング	55
2. 9. 1	概要	55
2. 9. 2	内蔵メモリアクセスタイミング	55
2. 9. 3	内蔵周辺モジュールアクセスタイミング	56
2. 9. 4	外部アドレス空間アクセスタイミング	57

《第 3 章》 M C U 動作モード

3. 1	概要	61
3. 1. 1	動作モードの選択の種類	61
3. 1. 2	レジスタ構成	61
3. 2	モードコントロールレジスタ (M D C R)	62
3. 3	システムコントロールレジスタ (S Y S C R)	63
3. 4	各動作モードの説明	66
3. 4. 1	モード 1	66
3. 4. 2	モード 3	66
3. 5	各動作モードのメモリマップ	66

《第 4 章》 例外処理

4. 1	概要	71
4. 1. 1	例外処理の種類と優先度	71
4. 1. 2	例外処理の動作	71
4. 1. 3	例外処理要因とベクタテーブル	71
4. 2	リセット	73
4. 2. 1	概要	73
4. 2. 2	リセットシーケンス	73
4. 2. 3	リセット直後の割込み	75
4. 3	割込み	75
4. 4	トラップ命令	76
4. 5	例外処理後のスタックの状態	76
4. 6	スタック使用上の注意	77

《第 5 章》 割込みコントローラ

5. 1	概要	81
5. 1. 1	特長	81
5. 1. 2	ブロック図	82
5. 1. 3	端子構成	83

5.1.4	レジスタ構成	83
5.2	各レジスタの説明	84
5.2.1	システムコントロールレジスタ (SYSCR)	84
5.2.2	インターラプトプライオリティレジスタ A、B (IPRA、IPRB)	85
5.2.3	IRQステータスレジスタ (ISR)	91
5.2.4	IRQイネーブルレジスタ (IER)	92
5.2.5	IRQセンスコントロールレジスタ (ISCR)	93
5.3	割込み要因	94
5.3.1	外部割込み	94
5.3.2	内部割込み	95
5.3.3	割込み例外処理ベクタテーブル	95
5.4	割込み動作	98
5.4.1	割込み動作の流れ	98
5.4.2	割込み例外処理シーケンス	104
5.4.3	割込み応答時間	106
5.5	使用上の注意	107
5.5.1	割込み発生とディスエーブルとの競合	107
5.5.2	割込みの受け付けを禁止している命令	108
5.5.3	E E P M O V 命令実行中の割込み	108

《第 6 章》 バスコントローラ

6.1	概要	111
6.1.1	特長	111
6.1.2	ブロック図	112
6.1.3	端子構成	113
6.1.4	レジスタ構成	113
6.2	各レジスタの説明	114
6.2.1	ウェイトコントロールレジスタ (WCR)	114
6.2.2	アクセスステートコントロールレジスタ (ASTCR)	115
6.2.3	ウェイトステートコントローライネーブルレジスタ (WCER)	116
6.3	動作説明	117
6.3.1	エリア分割	117
6.3.2	バス制御信号タイミング	118
6.3.3	ウェイトモード	120
6.3.4	メモリとの接続例	126
6.4	使用上の注意	127
6.4.1	レジスタライトタイミング	127

《第 7 章》 I/O ポート

7. 1 概要	131
7. 2 ポート 6	133
7. 2. 1 概要	133
7. 2. 2 レジスタ構成	133
7. 2. 3 端子機能	135
7. 3 ポート 7	136
7. 3. 1 概要	136
7. 3. 2 レジスタ構成	136
7. 4 ポート 8	137
7. 4. 1 概要	137
7. 4. 2 レジスタ構成	138
7. 4. 3 端子機能	140
7. 5 ポート 9	141
7. 5. 1 概要	141
7. 5. 2 レジスタ構成	141
7. 5. 3 端子機能	143
7. 6 ポート A	144
7. 6. 1 概要	144
7. 6. 2 レジスタ構成	145
7. 6. 3 端子機能	147
7. 7 ポート B	152
7. 7. 1 概要	152
7. 7. 2 レジスタ構成	152
7. 7. 3 端子機能	154

《第 8 章》 16ビットインテグレーテッドタイマユニット

8. 1 概要	159
8. 1. 1 特長	159
8. 1. 2 ブロック図	162
8. 1. 3 端子構成	167
8. 1. 4 レジスタ構成	169
8. 2 各レジスタの説明	171
8. 2. 1 タイマスタートレジスタ (T S T R)	171
8. 2. 2 タイマシンクロレジスタ (T S N C)	173
8. 2. 3 タイマモードレジスタ (T M D R)	175
8. 2. 4 タイマファンクションコントロールレジスタ (T F C R)	179
8. 2. 5 タイマアウトプットマスティネーブルレジスタ (T O E R)	182
8. 2. 6 タイマアウトプットコントロールレジスタ (T O C R)	185

8.2.7	タイマカウンタ (T C N T)	187
8.2.8	ジェネラルレジスタ A、B (G R A、G R B)	188
8.2.9	バッファレジスタ A、B (B R A、B R B)	189
8.2.10	タイマコントロールレジスタ (T C R)	190
8.2.11	タイマ I/O コントロールレジスタ (T I O R)	193
8.2.12	タイマステータスレジスタ (T S R)	196
8.2.13	タイマインタラプトイネーブルレジスタ (T I E R)	199
8.3	C P U とのインターフェース	201
8.3.1	16ビットアクセス可能なレジスタ	201
8.3.2	8ビットアクセスのレジスタ	203
8.4	動作説明	204
8.4.1	概要	204
8.4.2	基本機能	206
8.4.3	同期動作	215
8.4.4	P W M モード	217
8.4.5	リセット同期 P W M モード	221
8.4.6	相補 P W M モード	224
8.4.7	位相計数モード	233
8.4.8	バッファ動作	235
8.4.9	I T U 出力タイミング	242
8.5	割込み	245
8.5.1	ステータスフラグのセットタイミング	245
8.5.2	ステータスフラグのクリアタイミング	247
8.5.3	割込み要因	248
8.6	使用上の注意	249

《第 9 章》 ウォッチドッグタイマ

9.1	概要	269
9.1.1	特長	269
9.1.2	ブロック図	270
9.1.3	端子構成	270
9.1.4	レジスタ構成	271
9.2	各レジスタの説明	272
9.2.1	タイマカウンタ (T C N T)	272
9.2.2	タイマコントロール/ステータスレジスタ (T C S R)	273
9.2.3	リセットコントロール/ステータスレジスタ (R S T C S R)	276
9.2.4	レジスタ書換え時の注意	278
9.3	動作説明	280
9.3.1	ウォッチドッグタイマ時の動作	280

9.3.2	インターバルタイマ時の動作	281
9.3.3	オーバフローフラグ (O V F) セットタイミング	281
9.3.4	ウォッチドッグタイマリセット (W R S T) のセットタイミング	282
9.4	割込み	283
9.5	使用上の注意	283

《第10章》 シリアルコミュニケーションインターフェース

10.1	概要	287
10.1.1	特長	287
10.1.2	ブロック図	288
10.1.3	端子構成	289
10.1.4	レジスタ構成	289
10.2	各レジスタの説明	290
10.2.1	レシーブシフトレジスタ (R S R)	290
10.2.2	レシーブデータレジスタ (R D R)	290
10.2.3	トランスマットシフトレジスタ (T S R)	291
10.2.4	トランスマットデータレジスタ (T D R)	291
10.2.5	シリアルモードレジスタ (S M R)	292
10.2.6	シリアルコントロールレジスタ (S C R)	296
10.2.7	シリアルステータスレジスタ (S S R)	300
10.2.8	ビットレートレジスタ (B R R)	305
10.3	動作説明	313
10.3.1	概要	313
10.3.2	調歩同期式モード時の動作	315
10.3.3	マルチプロセッサ通信機能	324
10.3.4	クロック同期式モード時の動作	331
10.4	S C I 割込み	340
10.5	使用上の注意	341

《第11章》 A／D 変換器

11.1	概要	347
11.1.1	特長	347
11.1.2	ブロック図	348
11.1.3	端子構成	349
11.1.4	レジスタ構成	350
11.2	各レジスタの説明	351
11.2.1	A／Dデータレジスタ A～D (A D D R A～D)	351
11.2.2	A／Dコントロール／ステータスレジスタ (A D C S R)	352
11.2.3	A／Dコントロールレジスタ (A D C R)	355

11.3	C P Uとのインターフェイス	356
11.4	動作説明	357
11.4.1	單一モード (S C A N = “0”)	357
11.4.2	スキャンモード (S C A N = “1”)	359
11.4.3	入力サンプリングとA／D変換時間	361
11.4.4	外部トリガ入力タイミング	362
11.5	割込み	363
11.6	使用上の注意	363

《第12章》 R A M

12.1	概要	367
12.1.1	ブロック図	367
12.1.2	レジスタ構成	368
12.2	システムコントロールレジスタ (S Y S C R)	369
12.3	動作説明	370

《第13章》 クロック発振器

13.1	概要	373
13.1.1	ブロック図	373
13.2	発振器	374
13.2.1	水晶発振子を接続する方法	374
13.2.2	外部クロックを入力する方法	376
13.3	デューティ補正回路	378
13.4	プリスケーラ	378

《第14章》 低消費電力状態

14.1	概要	381
14.2	レジスタ構成	382
14.2.1	システムコントロールレジスタ (S Y S C R)	382
14.3	スリープモード	384
14.3.1	スリープモードへの遷移	384
14.3.2	スリープモードの解除	384
14.4	ソフトウェアスタンバイモード	385
14.4.1	ソフトウェアスタンバイモードへの遷移	385
14.4.2	ソフトウェアスタンバイモードの解除	385
14.4.3	ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	386
14.4.4	ソフトウェアスタンバイモードの応用例	387
14.4.5	使用上の注意	387
14.5	ハードウェアスタンバイモード	388

14.5.1 ハードウェアスタンバイモードへの遷移	388
14.5.2 ハードウェアスタンバイモードの解除	388
14.5.3 ハードウェアスタンバイモードのタイミング	388

《第15章》 電気的特性

15.1 絶対最大定格	391
15.2 電気的特性	391
15.2.1 D C 特性	391
15.2.2 A C 特性	399
15.2.3 A／D 変換特性	404
15.3 動作タイミング	405
15.3.1 バスタイミング	405
15.3.2 制御信号タイミング	407
15.3.3 クロックタイミング	409
15.3.4 I／O ポートタイミング	409
15.3.5 I T U タイミング	410
15.3.6 S C I 入出力タイミング	411

《付録》

A. 命令	415
A. 1 命令一覧	415
A. 2 オペレーションコードマップ	430
A. 3 命令実行ステート数	433
B. レジスター一覧	443
B. 1 I／O レジスター一覧(1)	443
B. 2 I／O レジスター一覧(2)	450
C. I／O ポートブロック図	494
C. 1 ポート 6 ブロック図	494
C. 2 ポート 7 ブロック図	495
C. 3 ポート 8 ブロック図	496
C. 4 ポート 9 ブロック図	498
C. 5 ポート A ブロック図	501
C. 6 ポート B ブロック図	504
D. 端子状態	508
D. 1 各処理状態におけるポートの状態	508
D. 2 リセット時の端子状態	509
E. ハードウェアスタンバイモード遷移／復帰時のタイミングについて	512
F. R O M 発注手順	513
F. 1 R O M 書き換え品開発の流れ（発注手順）	513

F. 2 ROM発注時の提出物と注意事項	514
G. 型名一覧	520
H. 外形寸法図	521

1. 概要

1

第1章 目次

1. 1	概要	3
1. 2	内部ブロック図	7
1. 3	端子説明	8
1. 3. 1	ピン配置	8
1. 3. 2	端子機能	9
1. 4	端子機能	10

1. 1 概要

H 8／3004、H 8／3005は、日立オリジナルアーキテクチャを採用したH 8／300H CPUを核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータ（MCU）です。

H 8／300H CPUは、内部32ビット構成で16ビット×16本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16Mバイトのリニアなアドレス空間を扱うことができます。また、H 8／300CPUの命令に対しオブジェクトレベルで上位互換を保っていますので、H 8／300シリーズから容易に移行することができます。

システム構成に必要な周辺機能としては、RAM、16ビットインテグレーテッドタイマユニット（ITU）、ウォッチドッグタイマ（WDT）、シリアルコミュニケーションインターフェース（SCI）、A/D変換器、I/Oポート、などを内蔵しています。

MCU動作モードは、モード1、3があります。

H 8／3004、H 8／3005の特長を表1.1に示します。

表 1.1 特長(1)

項目	仕様
C P U	<p>H 8 / 300 C P U に対してオブジェクトレベルで上位互換</p> <p>汎用レジスタマシン</p> <ul style="list-style-type: none"> ・汎用レジスタ : 16ビット × 16本 (8 ビット × 16本、32ビット × 8 本としても使用可能) <p>高速動作</p> <ul style="list-style-type: none"> ・最大動作周波数 : 16MHz ・加減算 : 125ns ・乗除算 : 875ns <p>2種類の C P U 動作モード</p> <ul style="list-style-type: none"> ・ノーマルモード (アドレス空間64k バイト : H 8 / 300 4、 H 8 / 300 5 では使用できません。) ・アドバンストモード (アドレス空間16M バイト) <p>特長ある命令</p> <ul style="list-style-type: none"> ・8 / 16 / 32ビット転送・演算命令 ・符号なし / 符号付乗算命令 (8 ビット × 8 ビット、16ビット × 16ビット) ・符号なし / 符号付除算命令 (16ビット ÷ 8 ビット、32ビット ÷ 16ビット) ・ビットアキュムレータ機能 ・レジスタ間接指定によりビット番号を指定可能なビット操作命令

表 1.1 特長(2)


項目	仕様
メモリ	<p>H 8 / 3004</p> <ul style="list-style-type: none"> RAM : 2 k バイト <p>H 8 / 3005</p> <ul style="list-style-type: none"> RAM : 4 k バイト
割込みコントローラ	<ul style="list-style-type: none"> 外部割込み端子 6 本 : NMI、IRQ₀～IRQ₄ 内部割込み 21 要因 3 レベルの割込み優先順位が設定可能
バスコントローラ	<ul style="list-style-type: none"> アドレス空間を 8 エリアに分割し、エリアごとに独立してバス仕様を設定可能 エリアごとに 2 ステートアクセス空間／3 ステートアクセス空間を設定可能 4 種類のウェイトモードを設定可能 バス権調停機能
16ビットインテグレーテッドタイマユニット (ITU)	<ul style="list-style-type: none"> 16ビットタイマ 5 チャネルを内蔵。最大 12 端子のパルス出力、または最大 10 種類のパルスの入力処理が可能 16ビットタイマカウンタ × 1 (チャネル 0 ～ 4) アウトプットコンペア出力／インプットキャプチャ入力 (兼用端子) × 2 (チャネル 0 ～ 4) 同期動作可能 (チャネル 0 ～ 4) PWM モード設定可能 (チャネル 0 ～ 4) 位相計数モード設定可能 (チャネル 2) バッファ動作可能 (チャネル 3、4) リセット同期 PWM モード設定可能 (チャネル 3、4) 相補 PWM モード設定可能 (チャネル 3、4)
ウォッチドッグタイマ (WDT) × 1 チャネル	<ul style="list-style-type: none"> オーバフローによりリセット信号を発生可能 リセット信号の外部出力可能 インターバルタイマとして使用可能
シリアルコミュニケーションインターフェース (SCI) × 1 チャネル	<ul style="list-style-type: none"> 調歩同期／クロック同期式モードの選択可能 送受信同時動作 (全二重動作) 可能 専用のボーレートジェネレータ内蔵

表 1.1 特長(3)

A／D 変換器	<ul style="list-style-type: none"> 分解能：10ビット 8 チャネル：単一モード／スキャンモード選択可能 アナログ変換電圧範囲の設定が可能 サンプル＆ホールド機能付 外部トリガによるA／D変換開始可能 																							
I／O ポート	<ul style="list-style-type: none"> 入出力端子21本 入力端子11本 																							
動作モード	<p>2種類のMCU動作モード</p> <table border="1"> <thead> <tr> <th>モード</th><th>アドレス空間</th><th>アドレス端子</th></tr> </thead> <tbody> <tr> <td>モード1</td><td>1Mバイト</td><td>A₀～A₁₉</td></tr> <tr> <td>モード3</td><td>16Mバイト</td><td>A₀～A₂₃</td></tr> </tbody> </table>	モード	アドレス空間	アドレス端子	モード1	1Mバイト	A ₀ ～A ₁₉	モード3	16Mバイト	A ₀ ～A ₂₃														
モード	アドレス空間	アドレス端子																						
モード1	1Mバイト	A ₀ ～A ₁₉																						
モード3	16Mバイト	A ₀ ～A ₂₃																						
低消費電力状態	<ul style="list-style-type: none"> スリープモード ソフトウェアスタンバイモード ハードウェアスタンバイモード 																							
その他の	<ul style="list-style-type: none"> クロック発振器内蔵 																							
製品ラインアップ	<table border="1"> <thead> <tr> <th>製品型名</th><th>パッケージ</th><th>電源電圧</th></tr> </thead> <tbody> <tr> <td>HD6413004F</td><td rowspan="2">80ピンQFP (FP-80A)</td><td>5 V ± 10%</td></tr> <tr> <td>HD6413004VF</td><td>2.7 V ~ 5.5 V</td></tr> <tr> <td>HD6413004TE</td><td rowspan="2">80ピンTQFP (TFP-80C)</td><td>5 V ± 10%</td></tr> <tr> <td>HD6413004VTE</td><td>2.7 V ~ 5.5 V</td></tr> <tr> <td>HD6413005F</td><td rowspan="2">80ピンQFP (FP-80A)</td><td>5 V ± 10%</td></tr> <tr> <td>HD6413005VF</td><td>2.7 V ~ 5.5 V</td></tr> <tr> <td>HD6413005TE</td><td rowspan="2">80ピンTQFP (TFP-80C)</td><td>5 V ± 10%</td></tr> <tr> <td>HD6413005VTE</td><td>2.7 V ~ 5.5 V</td></tr> </tbody> </table>	製品型名	パッケージ	電源電圧	HD6413004F	80ピンQFP (FP-80A)	5 V ± 10%	HD6413004VF	2.7 V ~ 5.5 V	HD6413004TE	80ピンTQFP (TFP-80C)	5 V ± 10%	HD6413004VTE	2.7 V ~ 5.5 V	HD6413005F	80ピンQFP (FP-80A)	5 V ± 10%	HD6413005VF	2.7 V ~ 5.5 V	HD6413005TE	80ピンTQFP (TFP-80C)	5 V ± 10%	HD6413005VTE	2.7 V ~ 5.5 V
製品型名	パッケージ	電源電圧																						
HD6413004F	80ピンQFP (FP-80A)	5 V ± 10%																						
HD6413004VF		2.7 V ~ 5.5 V																						
HD6413004TE	80ピンTQFP (TFP-80C)	5 V ± 10%																						
HD6413004VTE		2.7 V ~ 5.5 V																						
HD6413005F	80ピンQFP (FP-80A)	5 V ± 10%																						
HD6413005VF		2.7 V ~ 5.5 V																						
HD6413005TE	80ピンTQFP (TFP-80C)	5 V ± 10%																						
HD6413005VTE		2.7 V ~ 5.5 V																						

1.2 内部ブロック図

内部ブロック図を図1.1に示します。



1. 3 端子説明

1. 3. 1 ピン配置

H 8 / 3 0 0 4 、 H 8 / 3 0 0 5 のピン配置図を図 1. 2 に示します。




図 1. 2 ピン配置 (F P - 8 0 A、T F P - 8 0 C : 上面図)

1.3.2 端子機能

(1) モード別ピン配置一覧

モード別ピン配置 (FP-80A、TFP-80C) を表1.2に示します。

表1.2 モード別ピン配置一覧 (FP-80A、TFP-80C)

ピン番号	端子名	
	モード1	モード3
1	PB ₀ /TIOCA ₃	PB ₀ /TIOCA ₃
2	PB ₁ /TIOCB ₃	PB ₁ /TIOCB ₃
3	PB ₂ /TIOCA ₄	PB ₂ /TIOCA ₄
4	PB ₃ /TIOCB ₄	PB ₃ /TIOCB ₄
5	PB ₄ /TOCXA ₄	PB ₄ /TOCXA ₄
6	PB ₅ /TOCXB ₄	PB ₅ /TOCXB ₄
7	PB ₆	PB ₆
8	PB ₇ /ADTRG	PB ₇ /ADTRG
9	P9 ₀ /Tx _D	P9 ₀ /Tx _D
10	P9 ₂ /Rx _D	P9 ₂ /Rx _D
11	P9 ₄ /SCK/IRQ ₄	P9 ₄ /SCK/IRQ ₄
12	V _{SS}	V _{SS}
13	D ₀	D ₀
14	D ₁	D ₁
15	D ₂	D ₂
16	D ₃	D ₃
17	D ₄	D ₄
18	D ₅	D ₅
19	D ₆	D ₆
20	D ₇	D ₇
21	V _{CC}	V _{CC}
22	A ₀	A ₀
23	A ₁	A ₁
24	A ₂	A ₂
25	A ₃	A ₃
26	A ₄	A ₄
27	A ₅	A ₅
28	A ₆	A ₆
29	A ₇	A ₇
30	V _{SS}	V _{SS}
31	A ₈	A ₈
32	A ₉	A ₉
33	A ₁₀	A ₁₀
34	A ₁₁	A ₁₁
35	A ₁₂	A ₁₂
36	A ₁₃	A ₁₃
37	A ₁₄	A ₁₄
38	A ₁₅	A ₁₅
39	A ₁₆	A ₁₆
40	A ₁₇	A ₁₇

ピン番号	端子名	
	モード1	モード3
41	A ₁₈	A ₁₈
42	A ₁₉	A ₁₉
43	P6 ₀ /WAIT	P6 ₀ /WAIT
44	MD ₀	MD ₀
45	MD ₁	MD ₁
46	ϕ	ϕ
47	STBY	STBY
48	RES	RES
49	NMI	NMI
50	V _{SS}	V _{SS}
51	EXTAL	EXTAL
52	XTAL	XTAL
53	V _{CC}	V _{CC}
54	AS	AS
55	RD	RD
56	WR	WR
57	RES0	RES0
58	AV _{SS}	AV _{SS}
59	P7 ₀ /AN ₀	P7 ₀ /AN ₀
60	P7 ₁ /AN ₁	P7 ₁ /AN ₁
61	P7 ₂ /AN ₂	P7 ₂ /AN ₂
62	P7 ₃ /AN ₃	P7 ₃ /AN ₃
63	P7 ₄ /AN ₄	P7 ₄ /AN ₄
64	P7 ₅ /AN ₅	P7 ₅ /AN ₅
65	P7 ₆ /AN ₆	P7 ₆ /AN ₆
66	P7 ₇ /AN ₇	P7 ₇ /AN ₇
67	V _{REF}	V _{REF}
68	AV _{CC}	AV _{CC}
69	P8 ₀ /IRQ ₀	P8 ₀ /IRQ ₀
70	P8 ₁ /IRQ ₁	P8 ₁ /IRQ ₁
71	P8 ₂ /IRQ ₂	P8 ₂ /IRQ ₂
72	P8 ₃ /IRQ ₃	P8 ₃ /IRQ ₃
73	PA ₀ /TCLKA	PA ₀ /TCLKA
74	PA ₁ /TCLKB	PA ₁ /TCLKB
75	PA ₂ /TIOCA ₀ /TCLKC	PA ₂ /TIOCA ₀ /TCLKC
76	PA ₃ /TIOCB ₀ /TCLKD	PA ₃ /TIOCB ₀ /TCLKD
77	PA ₄ /TIOCA ₁	A ₂₃
78	PA ₅ /TIOCB ₁	A ₂₂
79	PA ₆ /TIOCA ₂	A ₂₁
80	PA ₇ /TIOCB ₂	A ₂₀

1.4 端子機能

各端子の機能について表 1.3 に示します。

表 1.3 端子機能(1)

分類	記号	ピン記号	入出力	名称および機能
電源	V _{cc}	21、53	入力	電源 電源 (+ 5 V) に接続します。 V _{cc} 端子は、全端子をシステムの電源 (+ 5 V) に接続してください。
	V _{ss}	12、30、50	入力	グランド 電源 (0 V) に接続します。 V _{ss} 端子は、全端子をシステムの電源 (0 V) に接続してください。
クロック	XTAL	52	入力	水晶発振子を接続します。 水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第13章 クロック発振器」を参照してください。
	EXTAL	51	入力	水晶発振子を接続します。また、EXTAL 端子は外部クロックを入力することもできます。 水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第13章 クロック発振器」を参照してください。
	φ	46	出力	システムクロック 外部デバイスにシステムクロックを供給します。

表 1.3 端子機能(2)

分類	記号	ピン記号	入出力	名称および機能															
動作モード コントロール	MD ₁ 、MD ₀	44、45	入力	<u>モード端子</u> 動作モードを設定します。 MD ₁ 、MD ₀ 端子と動作モードの関係は次のとおりです。これらの端子は動作中には変化させないでください。															
				<table border="1"> <thead> <tr> <th>MD₁</th> <th>MD₀</th> <th>動作モード</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>—</td> </tr> <tr> <td>0</td> <td>1</td> <td>モード 1</td> </tr> <tr> <td>1</td> <td>0</td> <td>—</td> </tr> <tr> <td>1</td> <td>1</td> <td>モード 3</td> </tr> </tbody> </table>	MD ₁	MD ₀	動作モード	0	0	—	0	1	モード 1	1	0	—	1	1	モード 3
MD ₁	MD ₀	動作モード																	
0	0	—																	
0	1	モード 1																	
1	0	—																	
1	1	モード 3																	
システム 制御	RES	48	入力	<u>リセット入力</u> この端子が“Low”レベルになると、本LSIはリセット状態となります。															
	RES0	57	出力	<u>リセット出力</u> 外部デバイスに対し、リセット信号を出力します。															
	STBY	47	入力	<u>スタンバイ</u> この端子が“Low”レベルになると、ハードウェアスタンバイモードに遷移します。															
割込み	NMI	49	入力	<u>ノンマスクブル割込み</u> マスク不可能な割込みを要求します。															
	IRQ ₄ ～IRQ ₀	11、 69～72	入力	<u>割込み要求 4～0</u> マスク可能な割込みを要求します。															
アドレス バス	モード1 A ₁₉ ～A ₀	22～29、 31～42	出力	<u>アドレスバス</u> アドレスを出力します。															
	モード3 A ₂₃ ～A ₀	80～77、 22～29、 31～42																	
データバス	D ₇ ～D ₀	13～20	入出力	<u>データバス</u> 双方向データバスです。															
バス制御	AS	54	出力	<u>アドレスストローブ</u> この端子が“Low”レベルのとき、アドレスバス上のアドレス出力が有効であることを示します。															

表 1.3 端子機能(3)

分類	記号	ピン記号	入出力	名称および機能
バス制御	RD	55	出力	<u>リード</u> この端子が“Low”レベルのとき、外部アドレス空間のリード状態であることを示します。
	WR	56	出力	<u>ライト</u> この端子が“Low”レベルのとき、外部アドレス空間のライト状態であり、データバスの上位側(D ₁ ～D ₆)が有効であることを示します。
	WAIT	43	入力	<u>ウェイト</u> 外部アドレス空間をアクセスするときに、バスサイクルにウェイットステートの挿入を要求します。
16ビット インテグ レーテッ ドタイマ ユニット (ITU)	TCLKD ～TCLKA	76～73	入力	<u>クロック入力D～A</u> 外部クロックを入力します。
	TIOCA ₄ ～TIOCA ₀	3、1、 79、77、 75	入出力	<u>インプットキャプチャ／</u> <u>アウトプットコンペアA4～A0</u> G R A 4～A 0 のアウトプットコンペア出力／インプットキャプチャ入力／P W M出力端子です。
	TIOCB ₄ ～TIOCB ₀	4、2、 80、78、 76	入出力	<u>インプットキャプチャ／</u> <u>アウトプットコンペアB4～B0</u> G R B 4～B 0 のアウトプットコンペア出力／インプットキャプチャ入力／P W M出力端子です。
	TOCXA ₄	5	出力	<u>アウトプットコンペアX A 4</u> P W M出力端子です。
	TOCXB ₄	6	出力	<u>アウトプットコンペアX B 4</u> P W M出力端子です。
	TxD	9	出力	<u>トランスマットデータ</u> S C I のデータ出力端子です。
	RxD	10	入力	<u>レシーブデータ</u> S C I のデータ入力端子です。
S C I	SCK	11	入出力	<u>シリアルクロック</u> S C I のクロック入出力端子です。

表 1.3 端子機能(4)

分類	記号	ピン記号	入出力	名称および機能
A/D 変換器	AN ₇ ~AN ₀	66~59	入力	<u>アナログ7~0</u> アナログ入力端子です。
	ADTRG	8	入力	<u>A/D変換外部トリガ入力</u> A/D変換開始のための外部トリガ入力端子です。
	AV _{cc}	68	入力	A/D変換器の電源端子です。 A/D変換器を使用しない場合はシステム電源(+5V)に接続してください。
	AV _{ss}	58	入力	A/D変換器のグランド端子です。 システムの電源(0V)に接続してください。
	V _{REF}	67	入力	A/D変換器の基準電圧入力端子です。 A/D変換器を使用しない場合はシステムの電源(+5V)に接続してください。
I/O ポート	P6 ₀	43	入出力	<u>ポート6</u> 1ビットの入出力端子です。 ポート6データディレクションレジスタ(P6DDR)によって、1ビットごとに入出力を指定できます。
	P7 ₇ ~P7 ₀	66~59	入力	<u>ポート7</u> 8ビットの入力端子です。
	P8 ₃ ~P8 ₁	72~70	入力	<u>ポート8</u> 3ビットの入力端子です。 ポート8データディレクションレジスタ(P8DDR)を出力に指定しないでください。
	P8 ₀	69	入出力	<u>ポート8</u> 1ビットの入出力端子です。 ポート8データディレクションレジスタ(P8DDR)によって、入出力を指定できます。

表 1.3 端子機能(5)

分類	記号	ピン記号	入出力	名称および機能
I/O ポート	P9 ₄ 、P9 ₂ 、 P9 ₀	11～9	入出力	<u>ポート9</u> 3ビットの入出力端子です。 ポート9データディレクションレジスタ(P9DDR)によって、1ビットごとに入出力を指定できます。
	PA ₇ ～PA ₀	80～73	入出力	<u>ポートA</u> 8ビットの入出力端子です。 ポートAデータディレクションレジスタ(PADDR)によって、1ビットごとに入出力を指定できます。
	PB ₇ ～PB ₀	8～1	入出力	<u>ポートB</u> 8ビットの入出力端子です。 ポートBデータディレクションレジスタ(PBDDR)によって、1ビットごとに入出力を指定できます。

2. C P U

第2章 目次

2.1	概要	17
2.1.1	特長	17
2.1.2	H8／300CPUとの相違点	18
2.2	CPU動作モード	19
2.3	アドレス空間	20
2.4	レジスタ構成	21
2.4.1	概要	21
2.4.2	汎用レジスタ	22
2.4.3	コントロールレジスタ	23
2.4.4	CPU内部レジスタの初期値	24
2.5	データ構成	25
2.5.1	汎用レジスタのデータ構成	25
2.5.2	メモリ上でのデータ構成	27
2.6	命令セット	28
2.6.1	命令セットの概要	28
2.6.2	命令とアドレッシングモードの組み合わせ	28
2.6.3	命令の機能別一覧	30
2.6.4	命令の基本フォーマット	41
2.6.5	ビット操作命令使用上の注意	42

2. 7	アドレッシングモードと実効アドレスの計算方法	43
2. 7. 1	アドレッシングモード	43
2. 7. 2	実効アドレスの計算方法	46
2. 8	処理状態	50
2. 8. 1	概要	50
2. 8. 2	プログラム実行状態	50
2. 8. 3	例外処理状態	51
2. 8. 4	例外処理の動作	53
2. 8. 5	リセット状態	54
2. 8. 6	低消費電力状態	54
2. 9	基本動作タイミング	55
2. 9. 1	概要	55
2. 9. 2	内蔵メモリアクセスタイミング	55
2. 9. 3	内蔵周辺モジュールアクセスタイミング	56
2. 9. 4	外部アドレス空間アクセスタイミング	57

2.1 概要

H8／300H CPUは、H8／300CPUの上位互換のアーキテクチャを持つ内部32ビット構成の高速CPUです。H8／300H CPUは、16ビット×16本の汎用レジスタを持ち、16Mバイトのリニアなアドレス空間を取り扱うことができ、リアルタイム制御に最適です。

2.1.1 特長

H8／300H CPUには、次の特長があります。

■ H8／300CPU上位互換

H8／300シリーズのオブジェクトプログラムを実行可能

■ 汎用レジスタ方式

16ビット×16本（8ビット×16本、32ビット×8本としても使用可能）

■ 62種類の基本命令

- 8／16／32ビット転送、演算命令
- 乗除算命令
- 強力なビット操作命令

■ 8種類のアドレッシングモード

- レジスタ直接 (R n)
- レジスタ間接 (@ E R n)
- ディスプレースメント付レジスタ間接 (@ (d:16, E R n), @ (d:24, E R n))
- ポストインクリメント／プリデクリメントレジスタ間接 (@ E R n + / @ - E R n)
- 絶対アドレス (@aa:8, @aa:16, @aa:24)
- イミディエイト (#xx:8, #xx:16, #xx:32)
- プログラムカウンタ相対 (@ (d:8, P C), @ (d:16, P C))
- メモリ間接 (@@aa:8)

■ 16Mバイトのリニアアドレス空間

■ 高速動作

- 頻出命令をすべて2～4ステートで実行
- 最高動作周波数：16MHz
- 8／16／32ビットレジスタ間加減算 125ns
- 8×8ビットレジスタ間乗算 875ns
- 16÷8ビットレジスタ間除算 875ns
- 16×16ビットレジスタ間乗算 1.375μs
- 32÷16ビットレジスタ間除算 1.375μs

■ 2種類のCPU動作モード

- ・ノーマルモード（H8/3004、H8/3005では使用できません。）
- ・アドバンストモード

■ 低消費電力動作

SLEEP命令により低消費電力状態に遷移

2.1.2 H8/300CPUとの相違点

H8/300H CPUは、H8/300CPUに対して、次の点が強化、拡張されています。

■ 汎用レジスタを拡張

16ビット×8本の拡張レジスタを追加

■ アドレス空間を拡張

- ・アドバンストモードのとき、最大16Mバイトのアドレス空間を使用可能
- ・ノーマルモードのとき、H8/300CPUと同一の64kバイトのアドレス空間を使用可能（H8/3004、H8/3005では使用できません。）

■ アドレッシングモードを強化

16Mバイトのアドレス空間を有効に使用可能


■ 命令強化

- ・32ビット転送、演算命令を追加
- ・符号付き乗除算命令などを追加

2.2 C P U 動作モード

H 8 / 3 0 0 H C P U は、ノーマルモードおよびアドバンストモードの 2 つの C P U 動作モードをもっています。サポートするアドレス空間は、ノーマルモードの場合最大 64 k バイト、アドバンストモードの場合最大 16M バイトとなります。

本 L S I では、アドバンストモードのみを使用できます。



【注】* ノーマルモードは、本 L S I では使用できません。


図 2.1 C P U 動作モード

2.3 アドレス空間


H 8 / 300H CPUのアドレス空間は最大16Mバイトです。H 8 / 300Hでは、MCU動作モードによりアドレス空間は、1Mバイトモードと16Mバイトモードを選択できます。

本LSIのメモリマップの概略を図2.2に示します。詳細は「3.5 各動作モードのメモリマップ」を参照してください。

アドレス空間が1Mバイトモードの場合、実効アドレスの上位4ビットは無視され、20ビットのアドレスとなります。



(a) 1Mバイトモード



(b) 16Mバイトモード

図2.2 メモリマップ

2.4 レジスタ構成


2.4.1 概要

H 8 / 300H CPU の内部レジスタ構成を図 2.3 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。

汎用レジスタ (E R n)

15	0	7	0	7	0
E R 0	E 0	R 0 H	R 0 L		
E R 1	E 1	R 1 H	R 1 L		
E R 2	E 2	R 2 H	R 2 L		
E R 3	E 3	R 3 H	R 3 L		
E R 4	E 4	R 4 H	R 4 L		
E R 5	E 5	R 5 H	R 5 L		
E R 6	E 6	R 6 H	R 6 L		
E R 7	E 7	(S P)	R 7 H	R 7 L	

コントロールレジスタ (C R)



《記号説明》

S P : スタックポインタ

PC : プログラムカウンタ

CCR：コンディションコードレジスター

割込みマスクビット

III : ユーザビット／割込みマスクビット

H : ハニフキカリフラグ

上二三集

N : ネガティブ

7. ゲロフラグ

Y - 東 バス

卷之三

図2-3 C1の内部レンズ構成

2.4.2 汎用レジスタ

H 8 / 300H CPUは32ビット長の汎用レジスタ8本を持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。

データレジスタとしては32ビット、16ビットまたは8ビットレジスタとして使用できます。

アドレスレジスタおよび32ビットレジスタとしては、一括して汎用レジスタER (ER0~ER7) として使用します。

16ビットレジスタとしては、汎用レジスタERを分割して汎用レジスタE (E0~E7)、汎用レジスタR (R0~R7) として使用します。これらは同等の機能を持っており、16ビットレジスタを最大16本使用することができます。なお、汎用レジスタE (E0~E7) を、特に拡張レジスタと呼ぶ場合があります。

8ビットレジスタとしては、汎用レジスタRを分割して汎用レジスタRH (R0H~R7H)、汎用レジスタRL (R0L~R7L) として使用します。これらは同等の機能を持っており、8ビットレジスタを最大16本使用することができます。

汎用レジスタの使用方法を図2.4に示します。各レジスタを独立に使用方法を選択することができます。

- ・アドレスレジスタ
- ・32ビットレジスタ
- ・16ビットレジスタ
- ・8ビットレジスタ




図2.4 汎用レジスタの使用方法

汎用レジスタER7には、汎用レジスタとしての機能に加えて、スタックポインタ(S P)としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図2.5に示します。




図 2.5 スタックの状態

2.4.3 コントロールレジスタ

コントロールレジスタには、24ビットのプログラムカウンタ（P C）と8ビットのコンディションコードレジスタ（C C R）があります。

(1) プログラムカウンタ（P C）

24ビットのカウンタで、C P Uが次に実行する命令のアドレスを示しています。C P Uの命令は、すべて2バイト（ワード）を単位としているため、最下位ビットは無効です（命令コードのリード時には最下位ビットは“0”とみなされます）。

(2) コンディションコードレジスタ（C C R）

8ビットのレジスタで、C P Uの内部状態を示しています。割込みマスクビット（I）とハーフキャリ（H）、ネガティブ（N）、ゼロ（Z）、オーバフロー（V）、キャリ（C）の各フラグを含む8ビットで構成されています。

ビット7：割込みマスクビット（I）

本ビットが“1”にセットされると、割込みがマスクされます。ただし、N M IはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに“1”にセットされます。

ビット6：ユーザビット／割込みマスクビット（U I）

ソフトウェア（L D C、S T C、A N D C、O R C、X O R C命令）でリード／ライトできます。割込みマスクビットとしても使用可能です。詳細は「第5章 割込みコントローラ」を参照してください。

ビット5：ハーフキャリフラグ（H）

A D D . B、A D D X . B、S U B . B、S U B X . B、C M P . B、N E G . B命令の実行により、ビット3にキャリまたはボローが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。A D D . W、S U B . W、C M P . W、N E G . W命令の実行によりビット11にキャリまたはボローが生じたとき、またはA D D . L、S U B . L、C M P . L、N E G . L命令の実行により

ビット27にキャリまたはボローが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。

ビット4：ユーザビット（U）

ソフトウェア（LDC、STC、ANDC、ORC、XORC命令）でリード／ライトできます。

ビット3：ネガティブフラグ（N）

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2：ゼロフラグ（Z）

データがゼロのとき“1”にセットされ、ゼロ以外のとき“0”にクリアされます。

ビット1：オーバフローフラグ（V）

算術演算命令の実行により、オーバフローが生じたとき“1”にセットされます。それ以外のとき“0”にクリアされます。

ビット0：キャリフラグ（C）

演算の実行により、キャリが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c) シフト／ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。CCRは、LDC、STC、ANDC、ORC、XORC命令で操作することができます。また、N、Z、V、Cの各フラグは、条件分岐命令（Bcc）で使用されます。

各命令ごとのフラグの変化については、「付録A.1 命令一覧」を参照してください。

またI、UIビットについては、「第5章 割込みコントローラ」を参照してください。

2.4.4 CPU内部レジスタの初期値

リセット例外処理によって、CPU内部レジスタのうち、PCはベクタからロードすることにより初期化され、CCRのIビットは“1”にセットされますが、汎用レジスタとCCRの他のビットは初期化されません。SP（ER7）の初期値も不定です。したがって、リセット直後に、MOV.L命令を使用してSP（ER7）を初期化してください。

2.5 データ構成

H8／300H CPUは、1ビット、4ビットBCD、8ビット（バイト）、16ビット（ワード）、および32ビット（ロングワード）のデータを扱うことができます。

1ビットデータはビット操作命令で扱われ、オペランドデータ（バイト）の第nビット（ $n = 0, 1, 2, \dots, 7$ ）という形式でアクセスされます。

なお、DAAおよびDASの10進補正命令では、バイトデータは2桁の4ビットBCDデータとなります。

2.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図2.6に示します。





図2.6 汎用レジスタのデータ構成(1)



《記号説明》

- ER_n : 汎用レジスタ
- E_n : 汎用レジスタ E
- R_n : 汎用レジスタ R
- R_nH : 汎用レジスタ R H
- R_nL : 汎用レジスタ R L
- MSB : 最上位ビット
- LSB : 最下位ビット

図 2.7 汎用レジスタのデータ構成(2)

2.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図2.8に示します。

H8／300H CPUは、メモリ上のワードデータ／ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ／ロングワードデータをアクセスした場合、アドレスの最下位ビットは“0”とみなされ、1番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図2.8 メモリ上でのデータ構成

なお、ER7(SP)をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。

2.6 命令セット

2.6.1 命令セットの概要

H8/300H CPUの命令は合計62種類あり、各命令の機能によって、表2.1に示すように分類されます。

表2.1 命令の分類

機能	命令	種類
データ転送命令	MOV、PUSH ^{*1} 、POP ^{*1} 、MOVTP ^E ^{*2} 、MOVFPE ^{*2}	3
算術演算命令	ADD、SUB、ADDX、SUBX、INC、DEC、 ADDS、SUBS、DAA、DAS、MULXU、 MULXS、DIVXU、DIVXS、CMP、NEG、 EXTS、EXTU	18
論理演算命令	AND、OR、XOR、NOT	4
シフト命令	SHAL、SHAR、SHLL、SHLR、 ROTL、ROT R、ROTXL、ROTXR	8
ビット操作命令	BSET、BCLR、BNOT、BTST、BAND、 BIAND、BOR、BIOR、BXOR、BIXOR、BLD、 BILD、BST、BIST	14
分岐命令	Bcc ^{*3} 、JMP、BSR、JSR、RTS	5
システム制御命令	TRAPA、 RTE、SLEEP、LDC、STC、ANDC、 ORC、XORC、NOP	9
ブロック転送命令	EEP MOV	1

合計62種類

【注】^{*1} POP.W Rn、PUSH.W Rnは、それぞれMOV.W @SP+, Rn、
MOV.W Rn, @-SPと同一です。

また、POP.L ERn、PUSH.L ERnはそれぞれMOV.L @SP+, Rn、
MOV.L Rn, @-SPと同一です。

^{*2} 本LSIでは使用できません。

^{*3} Bccは条件分岐命令の総称です。

2.6.2 命令とアドレッシングモードの組み合わせ

H8/300H CPUで使用可能な命令を表2.2に示します。

表 2.2 命令とアドレスシングモードの組み合わせ

機能	命令	#xx	Rn	@ERn	@(d:16,ERn)	@(d:24,ERn)	@ERn+/@-ERn	@aa:8	@aa:16	@aa:24	@(d:8,PC)	@(d:16,PC)	@(d:8,PC)	@(d:16,PC)	@(d:8,PC)	@(d:16,PC)
デク	MOV	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL	-	-	-	-	-	-
送	POP, PUSH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
転送命令	MOVPE,	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
算術	MOVPE	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
演算	ADD, CMP	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL	-	-	-	-	-	-
算	SUB	WL	BWL	BWL	BWL	BWL	BWL	-	-	-	-	-	-	-	-	-
論理	ADDX, SUBX	B	B	B	B	B	B	-	-	-	-	-	-	-	-	-
論理	ADDS, SUBS	-	L	-	L	-	L	-	-	-	-	-	-	-	-	-
算	INC, DEC	-	BWL	-	BWL	-	BWL	-	-	-	-	-	-	-	-	-
算	DAA, DAS	-	B	-	-	-	-	-	-	-	-	-	-	-	-	-
算	MULXU,	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
算	MULXS,	-	BW	-	-	-	-	-	-	-	-	-	-	-	-	-
論理	DIVXU,	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
論理	DIVXS	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
算	NEG	-	BWL	-	BWL	-	BWL	-	-	-	-	-	-	-	-	-
算	EXTU, EXTS	-	WL	-	-	-	-	-	-	-	-	-	-	-	-	-
論理	AND, OR, XOR	BWL	BWL	BWL	BWL	BWL	BWL	-	-	-	-	-	-	-	-	-
論理	NOT	-	BWL	-	BWL	-	BWL	-	-	-	-	-	-	-	-	-
算	BSR	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
分岐命令	JMP, JSR	-	B	B	B	B	B	-	-	-	-	-	-	-	-	-
ビット操作命令	RTS	-	-	-	-	-	-	-	-	-	-	-	-	-	O	-
システム制御命令	TRAP A	-	-	-	-	-	-	-	-	-	-	-	-	-	O	-
システム制御命令	RTE	-	-	-	-	-	-	-	-	-	-	-	-	-	O	-
システム制御命令	SLEEP	-	-	-	-	-	-	-	-	-	-	-	-	-	O	-
システム制御命令	LDC	B	B	W	W	W	W	W	W	W	W	W	W	W	W	W
システム制御命令	STC	-	B	W	W	W	W	W	W	W	W	W	W	W	W	W
ANDC, ORC,	XORC	B	-	-	-	-	-	-	-	-	-	-	-	-	-	-
NOP		-	-	-	-	-	-	-	-	-	-	-	-	-	O	-
ブロック転送命令		-	-	-	-	-	-	-	-	-	-	-	-	-	-	BW

《記号説明》

B : バイト、W : ワード、L : ロングワード

2. 6. 3 命令の機能別一覧

各命令の機能について表2.3～表2.10に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

《オペレーションの記号》

R d	汎用レジスタ（デスティネーション側）*
R s	汎用レジスタ（ソース側）*
R n	汎用レジスタ*
E R n	汎用レジスタ（32ビットレジスタ／アドレスレジスタ）
(E A d)	デスティネーションオペランド
(E A s)	ソースオペランド
C C R	コンディションコードレジスタ
N	C C RのN（ネガティブ）フラグ
Z	C C RのZ（ゼロ）フラグ
V	C C RのV（オーバフロー）フラグ
C	C C RのC（キャリ）フラグ
P C	プログラムカウンタ
S P	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
^	論理積
∨	論理和
⊕	排他的論理和
→	転送
~	反転論理（論理的補数）
: 3 / : 8 / : 16 / : 24	3 / 8 / 16 / 24ビット長

【注】* 汎用レジスタは、8ビット(R 0 H～R 7 H、R 0 L～R 7 L)、16ビット(R 0～R 7、E 0～E 7)、または32ビットレジスタ／アドレスレジスタ(E R 0～E R 7)です。

表 2.3 データ転送命令

命 令	サ イ ズ*	機 能
M O V	B / W / L	(E A s) ——> R d、R s ——> (E A d) 汎用レジスタと汎用レジスタまたは汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。
M O V F P E	B	(E A s) ——> R d 本 L S I では使用できません。
M O V T P E	B	R s ——> (E A s) 本 L S I では使用できません。
P O P	W / L	@ S P + ——> R n スタックから汎用レジスタへデータを復帰します。 P O P . W R n は M O V . W @ S P +, R n と、 また P O P . L E R n は M O V . L @ S P +, E R n と 同一です。
P U S H	W / L	R n ——> @ - S P 汎用レジスタの内容をスタックに退避します。 P U S H . W R n は M O V . W R n, @ - S P と、 また P U S H . L E R n は M O V . L E R n, @ - S P と同一です。

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表2.4 算術演算命令(1)

命 令	サ イ ズ*	機 能
A D D S U B	B / W / L	R d ± R s → R d, R d ± #IMM → R d 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います（バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。S U B X 命令またはA D D 命令を使用してください）。
A D D X S U B X	B	R d ± R s ± C → R d, R d ± #IMM ± C → R d 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリ付き加減算を行います。
I N C D E C	B / W / L	R d ± 1 → R d, R d ± 2 → R d 汎用レジスタに 1 または 2 を加減算します（バイトサイズの演算では 1 の加減算のみ可能です）。
A D D S S U B S	L	R d ± 1 → R d, R d ± 2 → R d, R d ± 4 → R d 32ビットレジスタに 1、2 または 4 を加減算します。
D A A D A S	B	R d (10進補正) → R d 汎用レジスタ上の加減算結果を C C R を参照して 4 ビット B C D データに補正します。
M U L X U	B / W	R d × R s → R d 汎用レジスタと汎用レジスタ間の符号なし乗算を行います。 8 ビット × 8 ビット → 16 ビット、 16 ビット × 16 ビット → 32 ビットの乗算が可能です。
M U L X S	B / W	R d × R s → R d 汎用レジスタと汎用レジスタ間の符号付き乗算を行います。 8 ビット × 8 ビット → 16 ビット、 16 ビット × 16 ビット → 32 ビットの乗算が可能です。

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.4 算術演算命令(2)

命 令	サ イ ズ*	機 能
D I V X U	B / W	R d ÷ R s → R d 汎用レジスタと汎用レジスタ間の符号なし除算を行います。 16ビット ÷ 8ビット → 商8ビット 余り8ビット、 32ビット ÷ 16ビット → 商16ビット 余り16ビットの除算が可能です。
D I V X S	B / W	R d ÷ R s → R d 汎用レジスタと汎用レジスタ間の符号付き除算を行います。 16ビット ÷ 8ビット → 商8ビット 余り8ビット、 32ビット ÷ 16ビット → 商16ビット 余り16ビットの除算が可能です。
C M P	B / W / L	R d - R s, R d - #IMM 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果を C C R に反映します。
N E G	B / W / L	0 - R d → R d 汎用レジスタの内容の2の補数（算術的補数）をとります。
E X T S	W / L	R d (符号拡張) → R d 16ビットレジスタの下位8ビットをワードサイズに符号拡張します。または、32ビットレジスタの下位16ビットをロングワードサイズに符号拡張します。
E X T U	W / L	R d (ゼロ拡張) → R d 16ビットレジスタの下位8ビットをワードサイズにゼロ拡張します。または、32ビットレジスタの下位16ビットをロングワードサイズにゼロ拡張します。

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.5 論理演算命令

命 令	サ イ ズ*	機 能
A N D	B / W / L	R d \wedge R s \longrightarrow R d, R d \wedge #IMM \longrightarrow R d 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
O R	B / W / L	R d \vee R s \longrightarrow R d, R d \vee #IMM \longrightarrow R d 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理和をとります。
X O R	B / W / L	R d \oplus R s \longrightarrow R d, R d \oplus #IMM \longrightarrow R d 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータの排他的論理和をとります。
N O T	B / W / L	\sim R d \longrightarrow R d 汎用レジスタの内容の 1 の補数（論理的補数）をとります。

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.6 シフト命令

命 令	サ イ ズ*	機 能
S H A L	B / W / L	R d (シフト処理) \longrightarrow R d 汎用レジスタの内容を算術的にシフトします。
S H A R		
S H L L	B / W / L	R d (シフト処理) \longrightarrow R d 汎用レジスタの内容を論理的にシフトします。
S H L R		
R O T L	B / W / L	R d (ローテート処理) \longrightarrow R d 汎用レジスタの内容をローテートします。
R O T R		
R O T X L	B / W / L	R d (ローテート処理) \longrightarrow R d 汎用レジスタの内容をキャリフラグを含めてローテートします。
R O T X R		

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.7 ビット操作命令(1)

命 令	サ イ ズ*	機 能
B S E T	B	1 —————(<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを“1”にセットします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
B C L R	B	0 —————(<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを“0”にクリアします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
B N O T	B	~ (<ビット番号> of <E A d>) ————— (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
B T S T	B	~ (<ビット番号> of <E A d>) ————— Z 汎用レジスタまたはメモリのオペランドの指定された1ビットをテストし、ゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
B A N D	B	C \wedge (<ビット番号> of <E A d>) ————— C 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。
B I A N D	B	C \wedge [~ (<ビット番号> of <E A d>)] ————— C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定します。

【注】* サイズはオペランドサイズを示します。

B : バイト

表 2.7 ビット操作命令(2)

命 令	サ イ ズ*	機 能
B O R	B	$C \vee (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。
B I O R	B	$C \vee [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)] \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定します。
B X O R	B	$C \oplus (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。
B I X O R	B	$C \oplus [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)] \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定します。
B L D	B	$(<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットをキャリフラグに転送します。
B I L D	B	$\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグに転送します。 ビット番号は、3ビットのイミディエイトデータで指定します。

【注】* サイズはオペランドサイズを示します。

B : バイト

表 2.7 ビット操作命令(3)

命 令	サ イ ズ*	機 能
B S T	B	C —————> (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットにキャリフラグの内容を転送します。
B I S T	B	C —————~ (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットに、反転されたキャリフラグの内容を転送します。 ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】* サイズはオペランドサイズを示します。

B : バイト

表 2.8 分岐命令

命 令	サ イ ズ	機 能																																																			
Bcc	-	指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を下表に示します。																																																			
		<table border="1"> <thead> <tr> <th>ニーモニック</th><th>説 明</th><th>分 岐 条 件</th></tr> </thead> <tbody> <tr> <td>BRA (BT)</td><td>Always (True)</td><td>Always</td></tr> <tr> <td>BRN (BF)</td><td>Never (False)</td><td>Never</td></tr> <tr> <td>BHI</td><td>HHigh</td><td>$C \vee Z = 0$</td></tr> <tr> <td>BLS</td><td>Low or Same</td><td>$C \vee Z = 1$</td></tr> <tr> <td>Bcc (BHS)</td><td>Carry Clear (High or Same)</td><td>$C = 0$</td></tr> <tr> <td>BCS (BLO)</td><td>Carry Set (Low)</td><td>$C = 1$</td></tr> <tr> <td>BNE</td><td>Not Equal</td><td>$Z = 0$</td></tr> <tr> <td>BEQ</td><td>EQual</td><td>$Z = 1$</td></tr> <tr> <td>BVC</td><td>oVerflow Clear</td><td>$V = 0$</td></tr> <tr> <td>BVS</td><td>oVerflow Set</td><td>$V = 1$</td></tr> <tr> <td>BPL</td><td>PLus</td><td>$N = 0$</td></tr> <tr> <td>BMI</td><td>MINus</td><td>$N = 1$</td></tr> <tr> <td>BGE</td><td>Greater or Equal</td><td>$N \oplus V = 0$</td></tr> <tr> <td>BLT</td><td>Less Than</td><td>$N \oplus V = 1$</td></tr> <tr> <td>BGT</td><td>Greater Than</td><td>$Z \vee (N \oplus V) = 0$</td></tr> <tr> <td>BLE</td><td>Less or Equal</td><td>$Z \vee (N \oplus V) = 1$</td></tr> </tbody> </table>	ニーモニック	説 明	分 岐 条 件	BRA (BT)	Always (True)	Always	BRN (BF)	Never (False)	Never	BHI	HHigh	$C \vee Z = 0$	BLS	Low or Same	$C \vee Z = 1$	Bcc (BHS)	Carry Clear (High or Same)	$C = 0$	BCS (BLO)	Carry Set (Low)	$C = 1$	BNE	Not Equal	$Z = 0$	BEQ	EQual	$Z = 1$	BVC	oVerflow Clear	$V = 0$	BVS	oVerflow Set	$V = 1$	BPL	PLus	$N = 0$	BMI	MINus	$N = 1$	BGE	Greater or Equal	$N \oplus V = 0$	BLT	Less Than	$N \oplus V = 1$	BGT	Greater Than	$Z \vee (N \oplus V) = 0$	BLE	Less or Equal	$Z \vee (N \oplus V) = 1$
ニーモニック	説 明	分 岐 条 件																																																			
BRA (BT)	Always (True)	Always																																																			
BRN (BF)	Never (False)	Never																																																			
BHI	HHigh	$C \vee Z = 0$																																																			
BLS	Low or Same	$C \vee Z = 1$																																																			
Bcc (BHS)	Carry Clear (High or Same)	$C = 0$																																																			
BCS (BLO)	Carry Set (Low)	$C = 1$																																																			
BNE	Not Equal	$Z = 0$																																																			
BEQ	EQual	$Z = 1$																																																			
BVC	oVerflow Clear	$V = 0$																																																			
BVS	oVerflow Set	$V = 1$																																																			
BPL	PLus	$N = 0$																																																			
BMI	MINus	$N = 1$																																																			
BGE	Greater or Equal	$N \oplus V = 0$																																																			
BLT	Less Than	$N \oplus V = 1$																																																			
BGT	Greater Than	$Z \vee (N \oplus V) = 0$																																																			
BLE	Less or Equal	$Z \vee (N \oplus V) = 1$																																																			
JMP	-	指定されたアドレスへ無条件に分岐します。																																																			
BSR	-	指定されたアドレスへサブルーチン分岐します。																																																			
JSR	-	指定されたアドレスへサブルーチン分岐します。																																																			
RTS	-	サブルーチンから復帰します。																																																			

表 2.9 システム制御命令

命 令	サイズ*	機 能
T R A P A	—	命令トラップ例外処理を行います。
R T E	—	例外処理ルーチンから復帰します。
S L E E P	—	低消費電力状態に遷移します。
L D C	B / W	(E A s) —→ C C R ソースオペランドを C C R に転送します。 C C R はバイトサイズですが、メモリからの転送のときデータのリードはワードサイズで行われます。
S T C	B / W	C C R —→ (E A d) C C R の内容をデスティネーションのロケーションに転送します。 C C R はバイトサイズですが、メモリへの転送のときデータのライトはワードサイズで行われます。
A N D C	B	C C R \wedge #IMM —→ C C R C C R とイミディエイトデータの論理積をとります。
O R C	B	C C R \vee #IMM —→ C C R C C R とイミディエイトデータの論理和をとります。
X O R C	B	C C R \oplus #IMM —→ C C R C C R とイミディエイトデータの排他的論理和をとります。
N O P	—	P C + 2 —→ P C P C のインクリメントだけを行います。

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

表 2.10 ブロック転送命令

命 令	サ イ ズ	機 能
E E P M O V . B	-	<pre> if R 4 L ≠ 0 then Repeat @ E R 5 + → @ E R 6 +, R 4 L - 1 → R 4 L Until R 4 L = 0 else next; </pre>
E E P M O V . W	-	<pre> if R 4 ≠ 0 then Repeat @ E R 5 + → @ E R 6 +, R 4 - 1 → R 4 Until R 4 = 0 else next; </pre> <p>ブロック転送命令です。ER 5で示されるアドレスから始まり、R 4 LまたはR 4で指定されるバイト数のデータを、ER 6で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。</p>

2.6.4 命令の基本フォーマット

H'8 / 300H CPUの命令は、2バイト（ワード）を単位にしています。各命令はオペレーションフィールド（OP）、レジスタフィールド（rn）、EA拡張部（EA）およびコンディションフィールド（cc）から構成されています。

(1) オペレーションフィールド

命令の機能を表し、アドレスリングモードの指定、オペランドの処理内容を指定します。命令の先頭4ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき3ビット、データレジスタのとき3ビットまたは4ビットです。2つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

(3) EA拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8ビット、16ビット、32ビットです。24ビットアドレスおよびディスプレースメントは上位8ビットをすべて“0”（H'00）とした32ビットデータとして扱われます。

(4) コンディションフィールド

Bcc命令の分岐条件を指定します。

図2.9に命令フォーマットの例を示します。

① オペレーションフィールドのみ

op

NOP、RTSなど

② オペレーションフィールドとレジスタフィールド

op	rn	rm
----	----	----

ADD.B Rn, Rmなど

③ オペレーションフィールド、レジスタフィールドおよびEA拡張部

op	rn	rm
EA (disp)		

MOV.B @ (d:16, Rn), Rm

④ オペレーションフィールド、EA拡張部およびコンディションフィールド

op	cc	EA(disp)
----	----	----------

BRA d:8

図2.9 命令フォーマット

2.6.5 ビット操作命令使用上の注意

BSET、BCLR、BNOT、BST、BISTの各命令は、バイト単位でデータをリードし、ビット操作後に再びバイト単位でデータをライトします。したがって、ライト専用ビットを含むレジスタ、またはポートに対してこれらの命令を使用する場合には注意が必要です。

また、内部I/Oレジスタのフラグを“0”にクリアするために、BCLR命令を使用することができます。この場合、割込み処理ルーチンなどで当該フラグが“1”にセットされていることが明らかであれば、事前に当該フラグをリードする必要はありません。

2.7 アドレッシングモードと実効アドレスの計算方法

2.7.1 アドレッシングモード

H8／300H CPUは、表2.11に示すように、8種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス(@aa:8)が使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接(BSET、BCLR、BNOT、BTSTの各命令)、およびイミディエイト(3ビット)が独立して使用できます。

表2.11 アドレッシングモード一覧表

No.	アドレッシングモード	記号
①	レジスタ直接	Rn
②	レジスタ間接	@ERn
③	ディスプレースメント付きレジスタ間接	@(d:16, ERn) / @(d:24, ERn)
④	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接	@ERn+ @-ERn
⑤	絶対アドレス	@aa:8 / @aa:16 / @aa:24
⑥	イミディエイト	#xx:8 / #xx:16 / #xx:32
⑦	プログラムカウンタ相対	@(d:8, PC) / @(d:16, PC)
⑧	メモリ間接	@@aa:8

① レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ(8ビット、16ビットまたは32ビット)がオペランドとなります。

8ビットレジスタとしてはR0H～R7H、R0L～R7Lを指定可能です。

16ビットレジスタとしてはR0～R7、E0～E7を指定可能です。

32ビットレジスタとしてはER0～ER7を指定可能です。

② レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

③ ディスプレースメント付きレジスタ間接 @(d:16, ERn) / @(d:24, ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容に、命令コード中に含まれる16ビットディスプレースメントまたは24ビットディスプレースメントを加算し

た内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、16ビットディスプレースメントは符号拡張されます。

④ ポストインクリメントレジスタ間接 @ERn+ / プリデクリメントレジスタ間接 @-ERn+

・ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

その後、アドレスレジスタの内容 (32ビット) に1、2または4が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ加算されます。ワードサイズ／ロングワードサイズのとき、レジスタの内容が偶数となるようにしてください。

・プリデクリメントレジスタ間接 @-ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から1、2または4を減算した内容の下位24ビットをアドレスとして、メモリ上のオペランドを指定します。

その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズ、ロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

⑤ 絶対アドレス @aa:8 / @aa:16 / @aa:24

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。

絶対アドレスは8ビット (@aa:8)、16ビット (@aa:16)、または24ビット (@aa:24)です。

8ビット絶対アドレスの場合、上位16ビットはすべて“1”(H'FFFF)となります。

16ビット絶対アドレスの場合、上位8ビットは符号拡張されます。

24ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

絶対アドレスのアクセス範囲を表2.12に示します。

表2.12 絶対アドレスのアクセス範囲

絶対アドレス	1Mバイトモード	16Mバイトモード
8ビット (@aa:8)	H'FFF00～H'FFFF (1048320～1048575)	H'FFFF00～H'FFFFFF (16776960～16777215)
16ビット (@aa:16)	H'00000～H'07FFF, H'F8000～H'FFFFF (0～32767, 1015808～1048575)	H'000000～H'007FFF, H'FF8000～H'FFFFFF (0～32767, 16744448～16777215)
24ビット (@aa:24)	H'00000～H'FFFFF (0～1048575)	H'000000～H'FFFFFF (0～16777215)

⑥ イミディエイト #xx:8 / #xx:16 / #xx:32

命令コードの中に含まれる 8 ビット (#xx:8) 、 16 ビット (#xx:16) 、または 32 ビット (#xx:32) のデータを直接オペランドとして使用します。

なお、 ADDS 、 SUBS 、 INC 、 DEC 命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための 3 ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、 TRAP A 命令ではベクタアドレスを指定するための 2 ビットのイミディエイトデータが、命令コード中に含まれます。

⑦ プログラムカウンタ相対 @ (d:8, PC) / @ (d:16, PC)

BCC 、 BSR 命令で使用されます。

PC の内容で指定される 24 ビットのアドレスに、命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して、 24 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 24 ビットに符号拡張されます。また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して -126 ~ +128 バイト (-63 ~ +64 ワード) または -32766 ~ +32768 バイト (-16383 ~ +16384 ワード) です。このとき、加算結果が偶数となるようにしてください。

⑧ メモリ間接 @@aa:8

JMP 、 JSR 命令で使用されます。

命令コードの中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。メモリ上のオペランドはロングワードサイズで指定します。このうち先頭 1 バイトは無視され、 24 ビット長の分岐アドレスを生成します。図 2.10 にメモリ間接による分岐アドレスの指定方法を示します。

8 ビット絶対アドレスの上位のビットはすべて “0” (H'0000) となりますので、分岐アドレスを格納できるのは 0 ~ 255 (H'000000 ~ H'0000FF) 番地です。

ただし、この内の先頭領域は例外処理ベクタ領域と共通になっていますから注意してください。詳細は「第 5 章 割込みコントローラ」を参照してください。




図 2.10 メモリ間接による分岐アドレスの指定

ワードサイズ、またはロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは“0”とみなされ、1番地前から始まるデータまたは命令コードをアクセスします（「2.5.2 メモリ上でのデータ構成」を参照してください）。

2.7.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス（E A : Effective Address）の計算方法を表2.13に示します。

1Mバイトモードの場合、計算結果の上位4ビットは無視され、20ビットの実効アドレスを生成します。

表 2.13 実効アドレスの計算方法(1)




No.	アドレスシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
①	レジスタ直接 (Rn)		オペランドは、汎用レジスタの内容です。
②	レジスタ間接 (@ERn)		
③	ディスプレースメント付レジスタ間接 @(d:16, ERn) / @(d:24, ERn)		
④	オペイクリマドレジスタ間接 / アリケリマドレジスタ間接 • オペイクリマドレジスタ間接 @ERn+ • アリケリマドレジスタ間接 @-ERn		オペランドサイズがバイトのとき1、ワードのとき2、ロングワードのとき4が加減算されます。

表 2.13 実効アドレスの計算方法(2)

No.	アドレスシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
⑤ 絶対アドレス ⑥ aa:8	op abs		23 8 7 0 H' FFFF
⑦ aa:16	op abs		23 15 0 符号拡張
⑧ aa:24	op abs		23 0 符号拡張
⑨ イミディエイト #xx:8/#xx:16/#xx:32	op IMM		23 0 PCの内容
⑩ プログラムカウンタ相対 ⑪ (d:8, PC) / @ (d:16, PC)	op disp		23 0 disp

オペランドはイミディエイトデータです。

表 2.13 實効アドレスの計算方法(3)

No.	アドレスингモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
⑧ メモリ間接@ aa:8	<pre> graph LR subgraph "アドレスングモード・命令フォーマット" direction LR op[Op] --- abs[abs] end subgraph "実効アドレス計算方法" direction TB A["メモリの内容 31---0"] --> B["H'0000"] B --> C["abs 87---0"] C --> D["23---0"] D --> E["メモリの内容 31---0"] E --> F["H'0000"] F --> G["abs 87---0"] G --> H["23---0"] H --> I["実効アドレス EA"] end subgraph "実効アドレス(EA)" EA["実効アドレス EA"] end style op fill:#fff,stroke:#000,stroke-width:1px style abs fill:#fff,stroke:#000,stroke-width:1px style A fill:#fff,stroke:#000,stroke-width:1px style B fill:#fff,stroke:#000,stroke-width:1px style C fill:#fff,stroke:#000,stroke-width:1px style D fill:#fff,stroke:#000,stroke-width:1px style E fill:#fff,stroke:#000,stroke-width:1px style F fill:#fff,stroke:#000,stroke-width:1px style G fill:#fff,stroke:#000,stroke-width:1px style H fill:#fff,stroke:#000,stroke-width:1px style I fill:#fff,stroke:#000,stroke-width:1px style EA fill:#fff,stroke:#000,stroke-width:1px </pre>	<pre> graph TD A["メモリの内容 31---0"] --> B["H'0000"] B --> C["abs 87---0"] C --> D["23---0"] D --> E["メモリの内容 31---0"] E --> F["H'0000"] F --> G["abs 87---0"] G --> H["23---0"] H --> I["実効アドレス EA"] </pre>	実効アドレス(EA)

<記号説明>

r、rn、rn : レジスタフィールド
 op : オペレーションコード
 disp : ディスプレースメント
 IMM : イミディエイトデータ
 abs : 絶対アドレス

2.8 処理状態

2.8.1 概要

H8/300H CPUの処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、リセット状態の4種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモードがあります。処理状態の分類を図2.11に、各状態間の遷移を図2.13に示します。




図2.11 処理状態の分類

2.8.2 プログラム実行状態

CPUがプログラムを順次実行している状態です。

2.8.3 例外処理状態

リセット、割込み、またはトラップ命令の例外処理要因によって起動され、CPUが通常の処理状態の流れを変え、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地に分岐する過度的な状態です。割込みおよびトラップ命令例外処理では、SP (ER7) を参照して、PCおよびCCRの退避を行います。

(1) 例外処理の種類と優先度

例外処理には、リセット、割込み、およびトラップ命令があります。表2.14に、例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

表2.14 例外処理の種類と優先度

優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
高 ↑ ↓ 低	リセット	クロック同期	RES端子が“Low”レベルから“High”レベルに変化すると、ただちに例外処理を開始します。
	割込み	命令の実行終了時 または例外処理終了時*	割込み要求が発生すると、命令の実行終了時または例外処理終了時に例外処理を開始します。
	トラップ命令	TRAP命令実行時	トラップ(TRAP)命令を実行すると、例外処理を開始します。

【注】* ANDC、ORC、XORC、LDC命令の実行終了時点、またはリセット例外処理の終了時点では、割込み要因の検出を行いません。

例外処理要因は、図2.12に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は「第4章 例外処理」および「第5章 割込みコントローラ」を参照してください。





図2.12 例外処理要因の分類



【注】* 1 ハードウェアスタンバイモードを除くすべての状態において、RES端子が“Low”レベルになるとリセット状態に遷移します。

* 2 すべての状態においてSTBY端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。

図 2.13 状態遷移図

2.8.4 例外処理の動作

(1) リセット例外処理の動作


リセット例外処理は、最も優先度の高い例外処理です。RES端子を“Low”レベルにしてリセット状態にした後、RES端子を“High”レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPUは、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMIを含めたすべての割込みが禁止されます。

(2) 割込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPUはSP(ER7)を参照してPCとCCRをスタックに退避します。次に、SYSCRのUEビットが“1”的ときはCCRのIビットが“1”にセットされ、UEビットが“0”的ときはCCRのIビット、UIビットがいずれも“1”にセットされます。

その後、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。

例外処理終了後のスタックの構造を図2.14に示します。



《記号説明》

CCR : コンディションコードレジスタ

SP : スタックポインタ

- 【注】
1. PCはリターン後に実行する最初の命令アドレスです。
 2. レジスタの退避／復帰は必ずワードサイズまたはロングワードサイズで、偶数アドレスから行ってください。

図2.14 例外処理終了後のスタック状態

2.8.5 リセット状態

RES端子が“Low”レベルになると、実行中の処理はすべて中止され、CPUはリセット状態になります。リセットによってCCRのIビットが“1”にセットされます。リセット状態ではすべての割込みが禁止されます。

RES端子を“Low”レベルから“High”レベルにすると、リセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は「第10章 ウォッチドッグタイマ」を参照してください。

2.8.6 低消費電力状態

低消費電力状態はCPUの動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。

(1) スリープモード

スリープモードは、SYSCRのSSBYビットを“0”にクリアした状態で、SLEEP命令を実行することによって遷移するモードです。CPUの動作は、SLEEP命令実行直後で停止します。CPUの内部レジスタの内容は保持されます。

(2) ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SYSCRのSSBYビットを“1”にセットした状態で、SLEEP命令を実行することによって遷移するモードです。

CPUおよびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限りCPUの内部レジスタの内容および内蔵RAMの内容は保持されます。また、I/Oポートの状態も保持されます。

(3) ハードウェアスタンバイモード

ハードウェアスタンバイモードは、STBY端子を“Low”レベルにすることによって遷移するモードです。ソフトウェアスタンバイモードと同様に、CPUおよびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵RAMの内容は保持されます。

低消費電力状態についての詳細は、「第14章 低消費電力状態」を参照してください。

2.9 基本動作タイミング

2.9.1 概要

H8/300H CPUは、クロック (ϕ) を基準に動作しています。 ϕ の立上がりから次の立上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2または3ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。外部アドレス空間のアクセスについては、バスコントローラで設定することができます。

2.9.2 内蔵メモリアクセスタイミング

内蔵メモリのアクセスは、2ステートアクセスを行います。このとき、データバス幅は16ビットで、バイトおよびワードサイズのアクセスが可能です。内蔵メモリアクセスサイクルを図2.15に、端子状態を図2.16に示します。




図2.15 内蔵メモリアクセスサイクル




図 2.16 内蔵メモリアクセス時の端子状態

2.9.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは3ステートで行われます。このとき、データバス幅は8ビットまたは16ビットであり、内部I/Oレジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図2.17に、端子状態を図2.18に示します。




図 2.17 内蔵周辺モジュールアクセスサイクル




図 2.18 内蔵周辺モジュールアクセス時の端子状態

2.9.4 外部アドレス空間アクセスタイミング

外部アドレス空間は 8 つのエリア（エリア 0 ~ 7）に分割されており、バスコントローラの設定により、各エリアごとにアクセスステート（2 ステートまたは 3 ステート）の選択ができます。詳細は「第 6 章 バスコントローラ」を参照してください。

3. M C U 動作モード

第3章 目次

3. 1 概要	61
3. 1. 1 動作モードの選択の種類	61
3. 1. 2 レジスタ構成	61
3. 2 モードコントロールレジスタ (M D C R)	62
3. 3 システムコントロールレジスタ (S Y S C R)	63
3. 4 各動作モードの説明	66
3. 4. 1 モード1	66
3. 4. 2 モード3	66
3. 5 各動作モードのメモリマップ	66

3. 1 概要

3. 1. 1 動作モードの選択の種類

H8／3004、H8／3005には、2種類の動作モード（モード1、3）があります。これらのモードは、モード端子(MD₁、MD₀)を表3.1のように設定することによって選択することができます。

表3.1 動作モードの種類の選択

動作モード	端子設定		内 容	
	MD ₁	MD ₀	アドレス空間	内蔵RAM
—	0	0	—	—
モード1	0	1	1Mバイト	有効 ^{*1}
—	1	0	—	—
モード3	1	1	16Mバイト	有効 ^{*1}

【注】^{*1} SYSCRのRAMEビットを“0”にクリアすると外部アドレス空間に切り換わります。

アドレス空間は、1Mバイト／16Mバイトのいずれかを選択することができます。

モード1、3は、外部メモリおよび周辺デバイスをアクセスすることができる外部拡張モードです。

モード1でサポートするアドレス空間は、最大1Mバイトです。また、モード3でサポートするアドレス空間は、最大16Mバイトです。

モード1、3以外は、本LSIでは使用できません。したがって、モード端子は必ずモード1、3になるように設定してください。

モード端子は、動作中に変化させないでください。

3. 1. 2 レジスタ構成

本LSIにはモード端子(MD₁、MD₀)の状態が反映されるMDCRと、動作を制御するSYSCRがあります。レジスタ構成を表3.2に示します。

表3.2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFF1	モードコントロールレジスタ	MDCR	R	不定
H'FFF2	システムコントロールレジスタ	SYSCR	R/W	H'0B

【注】* アドレスの下位16ビットを示しています。

3.2 モードコントロールレジスタ (MDCR)

MDCRは8ビットのリード専用のレジスタで、本LSIの現在の動作モードをモニタするのに用います。

ビット:	7	6	5	4	3	2	1	0
初期値:	1	1	0	0	0	0	—*	—*
R/W:	—	—	—	—	—	—	R	R
							リザーブビット	モードセレクト1、0

現在の動作モードを示すビットです。

【注】* MD₁、MD₀端子により決定されます。

ビット7、6：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット5～2：リザーブビット

リザーブビットです。リードすると常に“0”が読み出されます。ライトは無効です。

ビット1、0：モードセレクト1、0 (MDS1、0)

これらのビットは、モード端子(MD₁、MD₀)のレベルを反映した値(現在の動作モード)を示しています。MDS1、MDS0ビットはMD₁、MD₀端子にそれぞれ対応します。これらのビットは、リード専用でライトは無効です。MDCRをリードすると、モード端子(MD₁、MD₀)のレベルがこれらのビットにラッピングされます。

3.3 システムコントロールレジスタ (SYSCR)

S Y S C R は 8 ビットのレジスタで本 L S I の動作を制御します。

ピットア：ソフトウェアスタンバイ (SSBY)

ソフトウェアスタンバイモードへの遷移を指定します（ソフトウェアスタンバイモードについて
は「第14章 低消費電力状態」を参照してください）。

なお、外部割込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したとき、このビットは“1”にセットされたままです。クリアする場合は、“0”をライトしてください。

ビット7	説明	
S S B Y		
0	S L E E P 命令実行後、スリープモードに遷移	(初期値)
1	S L E E P 命令実行後、ソフトウェアスタンバイモードに遷移	

ビット 6～4：スタンバイタイムセレクト 2～0 (S T S 2～0)

外部割込みによって、ソフトウェアスタンバイモードを解除する場合に、内部クロックが安定するまで C P U と内蔵周辺モジュールが待機する時間を指定します。

動作周波数に応じて待機時間が 8 ms 以上となるように指定してください。

待機時間の設定については、「14.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定」を参照してください。

ビット 6	ビット 5	ビット 4	説明
S T S 2	S T S 1	S T S 0	
0	0	0	待機時間 = 8192ステート (初期値)
0	0	1	待機時間 = 16384ステート
0	1	0	待機時間 = 32768ステート
0	1	1	待機時間 = 65536ステート
1	0	—	待機時間 = 131072ステート
1	1	—	使用禁止

ビット 3：ユーザビットイネーブル (U E)

C C R の U I ビットをユーザビットとして使用するか、割込みマスクビットとして使用するかを選択します。

ビット 3	説明
U E	
0	C C R の U I ビットを、割込みマスクビットとして使用
1	C C R の U I ビットを、ユーザビットとして使用 (初期値)

ビット 2：N M I エッジ (N M I E G)

N M I 端子の入力エッジ選択を行います。

ビット 2	説明
N M I E G	
0	N M I 入力の立下がりエッジで割込み要求を発生 (初期値)
1	N M I 入力の立上がりエッジで割込み要求を発生

ビット 1：リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

ビット0：RAMイネーブル（RAME）

内蔵RAMの有効／無効を選択します。RAMEビットは、RES端子の立上がりエッジでイニシャライズされます。ソフトウェアスタンバイモードでは、イニシャライズされません。

ビット0	説明
RAME	
0	内蔵RAM無効
1	内蔵RAM有効 (初期値)

3.4 各動作モードの説明

3.4.1 モード1

アドレス端子はA₁₉～A₀が有効となり、最大1Mバイトのアドレス空間をアクセスできます。


3.4.2 モード3

アドレス端子はA₂₃～A₀が有効となり、最大16Mバイトのアドレス空間をアクセスできます。

3.5 各動作モードのメモリマップ


H8／3004のメモリマップを図3.1に、H8／3005のメモリマップを図3.2に示します。アドレス空間は8エリアに分割されています。モード1（1Mバイトモード）とモード3（16Mバイトモード）では、内蔵RAMおよび内部I/Oレジスタの配置が異なります。

また、CPUのアドレッシングモードにおいて、絶対アドレス8ビット／16ビット(@aa:8／@aa:16)で指定できる範囲が異なります。



【注】* SYSCRのRAMEビットを“0”にクリアすることにより外部アドレスとすること
ができます。

図3.1 H8/3004のメモリマップ




【注】* SYSCR の RAME ビットを “0” にクリアすることにより外部アドレスとすることができます。

図3.2 H8/3005のメモリマップ

4. 例外処理

第4章 目次

4. 1 概要	71
4. 1. 1 例外処理の種類と優先度	71
4. 1. 2 例外処理の動作	71
4. 1. 3 例外処理要因とペクタテーブル	71
4. 2 リセット	73
4. 2. 1 概要	73
4. 2. 2 リセットシーケンス	73
4. 2. 3 リセット直後の割込み	75
4. 3 割込み	75
4. 4 トランプ命令	76
4. 5 例外処理後のスタックの状態	76
4. 6 スタック使用上の注意	77



4. 1 概要

4. 1. 1 例外処理の種類と優先度

例外処理には、表4. 1に示すように、リセット、トラップ命令、および割込みによるものがあります。これらの例外処理には表4. 1に示すように優先度が設けられており、複数の例外処理が同時に発生した場合は、この優先度に従って受け付けられ処理されます。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

表4. 1 例外処理の種類と優先度

優先度	例外処理の種類	例外処理開始タイミング
↑ 高 ↓ 低	リセット	RES端子が“Low”レベルから“High”レベルに変化すると、ただちに開始します。
	割込み	割込み要求が発生すると、命令の実行終了時または例外処理終了時に開始します。
	トラップ命令 (T R A P A)	トラップ(T R A P A)命令の実行により開始します。

4. 1. 2 例外処理の動作

例外処理は、各例外処理要因により起動されます。

トラップ命令および割込み例外処理は、次のように動作します。

- (1) プログラムカウンタ(P C)とコンディションコードレジスタ(C C R)をスタックに退避します。
- (2) C C Rの割込みマスクビットを“1”にセットします。
- (3) 起動要因に対応するベクタアドレスを生成し、そのベクタアドレスの内容が示す番地からプログラムの実行が開始されます。

リセット例外処理の場合は上記(2)、(3)の動作を行います。

4. 1. 3 例外処理要因とベクタテーブル

各例外処理要因は、図4. 1に示すように分類されます。

これらの例外処理要因には、それぞれ異なるベクタアドレスが割り当てられています。

これらの要因とベクタアドレスとの対応を表4. 2に示します。




図 4. 1 例外処理要因

表 4. 2 例外処理ベクターテーブル

例外処理要因	ベクタ番号	ベクタアドレス ¹
リセット	0	H' 0000~H' 0003
	1	H' 0004~H' 0007
	2	H' 0008~H' 000B
	3	H' 000C~H' 000F
	4	H' 0010~H' 0013
	5	H' 0014~H' 0017
	6	H' 0018~H' 001B
外部割込み N M I	7	H' 001C~H' 001F
トランプ命令 (4要因)	8	H' 0020~H' 0023
	9	H' 0024~H' 0027
	10	H' 0028~H' 002B
	11	H' 002C~H' 002F
外部割込み	12	H' 0030~H' 0033
	13	H' 0034~H' 0037
	14	H' 0038~H' 003B
	15	H' 003C~H' 003F
	16	H' 0040~H' 0043
システム予約	17	H' 0044~H' 0047
	18	H' 0048~H' 004B
	19	H' 004C~H' 004F
内部割込み ²	20	H' 0050~H' 0053
	5	5
	60	H' 00F0~H' 00F3

【注】¹ アドレスの下位16ビットを示しています。

² 内部割込みのベクターテーブルは、「5.3.3 割込み例外処理ベクターテーブル」を参照してください。

4.2 リセット

4.2.1 概要

リセットは、最も優先順位の高い例外処理です。

RES端子が“Low”レベルになると、実行中の処理はすべて打ち切られ、本LSIはリセット状態になります。リセットによって、CPUの内部状態と内蔵周辺モジュールの各レジスタがイニシャライズされます。

RES端子が“Low”レベルから“High”レベルになるとリセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は、「第10章 ウォッチドッグタイマ」を参照してください。

4.2.2 リセットシーケンス

RES端子が“Low”レベルになると本LSIはリセット状態になります。

本LSIを確実にリセットするために、電源投入時は最低20msの間、RES端子を“Low”レベルに保持してください。また、動作中は最低10システムクロック(φ)サイクルの間“Low”レベルにしてください。リセット状態の各端子の状態は「付録D.2 リセット時の端子状態」を参照してください。

RES端子が一定期間“Low”レベルの後、“High”レベルになるとリセット例外処理が開始され、本LSIは次のように動作します。

- (1) CPUの内部状態と内蔵周辺モジュールの各レジスタがイニシャライズされ、CCRのIビットが“1”にセットされます。
- (2) リセット例外処理ベクタアドレス(H'0000～H'0003)をリードして、そのベクタアドレスの内容が示すアドレスからプログラムの実行を開始します。

モード1、3のリセットシーケンスを図4.2に示します。




図4.2 リセットシーケンス (モード1、3)

4.2.3 リセット直後の割込み

リセット直後、スタックポインタ (S P) をイニシャライズする前に割込みを受け付けると、P CとCCRの退避が正常に行われないため、プログラムの暴走につながります。これを防ぐため、リセット例外処理が実行された直後は、N M Iを含めたすべての割込み要求が禁止されます。すなわち、リセット直後はプログラムの先頭1命令が必ず実行されますので、プログラム先頭命令はS Pをイニシャライズする命令としてください（例：M O V. L # x x : 32, S P）。


4.3 割込み

割込み例外処理を開始させる要因には、6つの外部割込み (N M I、I R Q₀～I R Q₄) と、内蔵周辺モジュールからの要求による21の内部要因があります。割込み要因と要因数を図4.3に示します。

割込み要因を要求する内蔵周辺モジュールには、ウォッチドッグタイマ (W D T)、16ビットインテグレーテッドタイマユニット (I T U)、シリアルコミュニケーションインターフェース (S C I)、およびA／D変換器があります。割込みベクタアドレスは、各要因別に割り当てられています。

N M Iは最優先の割込みで、常に受け付けられます。割込みは、割込みコントローラによって制御されます。割込みコントローラは、N M I以外の割込みを2レベルの優先順位を設定して、多重割込みの制御を行うことができます。割込みの優先順位は、割込みコントローラのインタラプトプライオリティレジスタA、B (I P R A、B) に設定します。

割込みについての詳細は「第5章 割込みコントローラ」を参照してください。



【注】 () 内は要因数を示します。

* W D Tをインターバルタイマとして使用したときは、カウンタがオーバフローすると割込み要求を発生します。

図4.3 割込み要因と要因数

4.4 ト ラ ッ プ 命 令


ト ラ ッ プ 命 令 例 外 処 理 は、 T R A P A 命 令 を 実 行 す る と 例 外 処 理 を 開 始 し ま す。

例 外 処 理 に よ つて、 S Y S C R の U E ビ ッ ト が “ 1 ” の と き は C C R の I ビ ッ ト が “ 1 ” に セ ッ ト さ れ、 U E ビ ッ ト が “ 0 ” の と き に は C C R の I ビ ッ ト、 U I ビ ッ ト が そ れぞ れ “ 1 ” に セ ッ ト さ れ ま す。

T R A P A 命 令 は、 命 令 コ ー ド 中 で 指 定 し た 0 ~ 3 の ベ ク タ 番 号 に 対 応 す る ベ ク タ テ ー ブ ル か ら ス タ ー ト ア ド レ ス を 取 り 出 し ま す。

4.5 例 外 処 理 後 の ス タ ッ ク の 状 態

ト ラ ッ プ 命 令 例 外 処 理 お よ び 割 込 み 例 外 処 理 後 の ス タ ッ ク 状 態 を 図 4.4 に 示 し ま す。



【注】モード1ではP Cの上位4ビットは無視され、20ビットが有効となります。

図 4.4 例 外 処 理 終 了 後 の ス タ ッ ク 状 態

4.6 スタック使用上の注意

本LSIでは、ワードデータまたはロングワードデータをアクセスする場合は、アドレスの最下位ビットは0とみなされます。スタック領域に対するアクセスは、常にワードサイズまたはロングワードサイズで行い、スタックポインタ(S P : E R 7)の内容は奇数にしないでください。すなわち、レジスタの退避は、


```
PUSH. W Rn (MOV. W Rn, @-SP)
PUSH. L ERn (MOV. L ERn, @-SP)
```

また、レジスタの復帰は、

```
POP. W Rn (MOV. W @SP+, Rn)
POP. L ERn (MOV. L @SP+, ERn)
```

を使用してください。

S Pを奇数に設定すると、誤動作の原因となります。S Pを奇数に設定した場合の動作例を図4.5に示します。



《記号説明》

CCR : コンディションコードレジスタ

PC : プログラムカウンタ

R1L : 汎用レジスタR1L

SP : スタックポインタ

図4.5 S Pを奇数に設定したときの動作

5. 割込みコントローラ

第5章 目次

5

5. 1 概要	81
5. 1. 1 特長	81
5. 1. 2 ブロック図	82
5. 1. 3 端子構成	83
5. 1. 4 レジスタ構成	83
5. 2 各レジスタの説明	84
5. 2. 1 システムコントロールレジスタ (SYSCR)	84
5. 2. 2 インタラプトプライオリティレジスタ A、B (IPRA、IPRB)	85
5. 2. 3 IRQステータスレジスタ (ISR)	91
5. 2. 4 IRQイネーブルレジスタ (IER)	92
5. 2. 5 IRQセンスコントロールレジスタ (ISCR)	93
5. 3 割込み要因	94
5. 3. 1 外部割込み	94
5. 3. 2 内部割込み	95
5. 3. 3 割込み例外処理ベクタテーブル	95
5. 4 割込み動作	98
5. 4. 1 割込み動作の流れ	98
5. 4. 2 割込み例外処理シーケンス	104
5. 4. 3 割込み応答時間	106
5. 5 使用上の注意	107
5. 5. 1 割込み発生とディスエーブルとの競合	107
5. 5. 2 割込みの受け付けを禁止している命令	108
5. 5. 3 EEPMOV命令実行中の割込み	108

5. 1 概要

5. 1. 1 特長

割込みコントローラには、次の特長があります。

■ I P Rにより、優先順位を設定可能

割込み優先順位を設定するインタラプトプライオリティレジスタ A、B (I P R A、B) を備えており、N M I 以外の割込みを要因ごとまたはモジュールごとに 2 レベルの優先順位を設定できます。

■ C P Uのコンディションコードレジスタ (C C R) の I、U I ビットにより、3 レベルの許可／禁止状態を設定可能。

■ 独立したベクタアドレス


すべての割込み要因には独立のベクタアドレスが割り当てられており、割込み処理ルーチンで要因を判別する必要がありません。

■ 6 本の外部割込み端子

N M I は最優先の割込みで常に受け付けられます。N M I は立上がりエッジ／立下がりエッジを選択できます。また I R Q₀～I R Q₄は立下がりエッジ／レベルセンスを独立に選択できます。

5.1.2 ブロック図

割込みコントローラのブロック図を図5.1に示します。



《記号説明》

- I S C R : IRQ センスコントロールレジスタ
- I E R : IRQ イネーブルレジスタ
- I S R : IRQ ステータスレジスタ
- I P R A : インタラプトプライオリティレジスタ A
- I P R B : インタラプトプライオリティレジスタ B
- S Y S C R : システムコントロールレジスタ

図5.1 割込みコントローラのブロック図

5.1.3 端子構成

割込みコントローラの端子構成を表5.1に示します。

表5.1 端子構成

名 称	略 称	入出力	機 能
ノンマスカブル割込み	NMI	入力	マスク不可能な外部割込み、立上がりエッジ／立下がりエッジ選択可能
外部割込み要求 4～0	IRQ ₄ ～IRQ ₀	入力	マスク可能な外部割込み、立下がりエッジ／レベルセンス選択可能

5.1.4 レジスタ構成

割込みコントローラのレジスタ構成を表5.2に示します。

表5.2 レジスタ構成

アドレス ^{*1}	名 称	略 称	R/W	初期値
H'FFF2	システムコントロールレジスタ	S Y S C R	R/W	H'0B
H'FFF4	I R Q センスコントロールレジスタ	I S C R	R/W	H'00
H'FFF5	I R Q イネーブルレジスタ	I E R	R/W	H'00
H'FFF6	I R Q ステータスレジスタ	I S R	R/(W) ^{*2}	H'00
H'FFF8	インタラプトプライオリティレジスタA	I P R A	R/W	H'00
H'FFF9	インタラプトプライオリティレジスタB	I P R B	R/W	H'00

【注】^{*1} アドレスの下位16ビットを示しています。

^{*2} フラグをクリアするための“0”ライトのみ可能です。

5.2 各レジスタの説明

5.2.1 システムコントロールレジスタ (SYSCR)

S Y S C R は 8 ビットのリード／ライト可能なレジスタで、ソフトウェアスタンバイモードの制御、CCR の U I ビットの動作の選択、N M I の検出エッジの選択、および内蔵 R A M の有効／無効の選択を行います。

ここでは、ビット3、2についてのみ説明します。なお、その他のビットの詳細については「3.3 システムコントロールレジスタ（SYSCTR）」を参照してください。

S Y S C R はリセット、またはハードウェアスタンバイモード時にH'0Bにイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット3：ユーザビットイネーブル（UE）

CCRのUIビットをユーザビットとして使用するか、割込みマスクビットとして使用するかを選択します。

ビット3	説明
UE	
0	CCRのUIビットを割込みマスクビットとして使用
1	CCRのUIビットをユーザビットとして使用 (初期値)

ビット2：NMIエッジセレクト（NMI EG）

NMI端子の入力エッジ選択を行います。

ビット2	説明
NMI EG	
0	NMI入力の立下がりエッジで割込み要求を発生 (初期値)
1	NMI入力の立上がりエッジで割込み要求を発生

5.2.2 インタラプトプライオリティレジスタA、B（IPRA、IPRB）

IPRA、IPRBは各々8ビットのリード／ライト可能なレジスタで割込みの優先順位を制御します。

(1) インタラプトプライオリティレジスタA (I P R A)

I P R A は 8 ビットのリード／ライト可能なレジスタで、プライオリティレベルを設定できます。

I P R Aはリセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。

ビット7：プライオリティレベルA7（I P R A 7）

I R Q₀の割込み要求のプライオリティレベルを設定します。

ビット7	説明
I P R A 7	
0	I R Q ₀ の割込み要求はプライオリティレベル0（非優先） （初期値）
1	I R Q ₀ の割込み要求はプライオリティレベル1（優先）

ビット6：プライオリティレベルA6（I P R A 6）

I R Q₁の割込み要求のプライオリティレベルを設定します。

ビット6	説明
I P R A 6	
0	I R Q ₁ の割込み要求はプライオリティレベル0（非優先） （初期値）
1	I R Q ₁ の割込み要求はプライオリティレベル1（優先）

ビット5：プライオリティレベルA5（I P R A 5）

I R Q₂、I R Q₃の割込み要求のプライオリティレベルを設定します。

ビット5	説明
I P R A 5	
0	I R Q ₂ 、I R Q ₃ の割込み要求はプライオリティレベル0（非優先） （初期値）
1	I R Q ₂ 、I R Q ₃ の割込み要求はプライオリティレベル1（優先）

ビット4：プライオリティレベルA4（I P R A 4）

I R Q₄の割込み要求のプライオリティレベルを設定します。

ビット4	説明
I P R A 4	
0	I R Q ₄ の割込み要求はプライオリティレベル0（非優先） （初期値）
1	I R Q ₄ の割込み要求はプライオリティレベル1（優先）

ビット3：プライオリティレベルA3 (IPRA3)

WDTの割込み要求のプライオリティレベルを設定します。

ビット3	説	明
IPRA3		
0	WDTの割込み要求はプライオリティレベル0（非優先）	（初期値）
1	WDTの割込み要求はプライオリティレベル1（優先）	

ビット2：プライオリティレベルA2 (IPRA2)

ITUチャネル0の割込み要求のプライオリティレベルを設定します。

ビット2	説	明
IPRA2		
0	ITUチャネル0の割込み要求はプライオリティレベル0（非優先）	（初期値）
1	ITUチャネル0の割込み要求はプライオリティレベル1（優先）	

ビット1：プライオリティレベルA1 (IPRA1)

ITUチャネル1の割込み要求のプライオリティレベルを設定します。

ビット1	説	明
IPRA1		
0	ITUチャネル1の割込み要求はプライオリティレベル0（非優先）	（初期値）
1	ITUチャネル1の割込み要求はプライオリティレベル1（優先）	

ビット0：プライオリティレベルA0 (IPRA0)

ITUチャネル2の割込み要求のプライオリティレベルを設定します。

ビット0	説	明
IPRA0		
0	ITUチャネル2の割込み要求はプライオリティレベル0（非優先）	（初期値）
1	ITUチャネル2の割込み要求はプライオリティレベル1（優先）	

(2) インタラプトプライオリティレジスタ B (IPRB)

I P R B は 8 ビットのリード／ライト可能なレジスタで、プライオリティレベルを設定できます。

I P R B はリセット、ハードウェアスタンバイモード時に、H 00 にイニシャライズされます。

ビット7：プライオリティレベルB7（IPRB7）

ITUチャネル3の割込み要求のプライオリティレベルを設定します。

ビット7	説明
IPRB7	
0	ITUチャネル3の割込み要求はプライオリティレベル0（非優先）（初期値）
1	ITUチャネル3の割込み要求はプライオリティレベル1（優先）

ビット6：プライオリティレベルB6（IPRB6）

ITUチャネル4の割込み要求のプライオリティレベルを設定します。

ビット6	説明
IPRB6	
0	ITUチャネル4の割込み要求はプライオリティレベル0（非優先）（初期値）
1	ITUチャネル4の割込み要求はプライオリティレベル1（優先）

ビット5、4：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

ビット3：プライオリティレベルB3（IPRB3）

SCIの割込み要求のプライオリティレベルを設定します。

ビット3	説明
IPRB3	
0	SCIの割込み要求はプライオリティレベル0（非優先）（初期値）
1	SCIの割込み要求はプライオリティレベル1（優先）

ビット2：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

ビット1：プライオリティレベルB1（IPRB1）

A/D変換器の割込み要求のプライオリティレベルを設定します。

ビット1	説明
IPRB1	
0	A/D変換器の割込み要求はプライオリティレベル0（非優先）（初期値）
1	A/D変換器の割込み要求はプライオリティレベル1（優先）

ビット0：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

5.2.3 IRQステータスレジスタ (ISR)

ISRは8ビットのリード／ライト可能なレジスタで、IRQ_n～IRQ₀割込み要求のステータスの表示を行います。

ビット：	7	6	5	4	3	2	1	0
初期値：	0	0	0	0	0	0	0	0
R/W：	—	—	—	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*
<u>リザーブビット</u>				<u>IRQ₄～IRQ₀フラグ</u>				
IRQ ₄ ～IRQ ₀ 割込み要求のステータスを表示するビットです。								

【注】* フラグをクリアするための“0”ライトのみ可能です。

ISRはリセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。

ビット7～5：リザーブビット

リザーブビットです。リードすると常に“0”が読み出されます。ライトは無効です。

ビット4～0：IRQ₄～IRQ₀フラグ (IRQ4F～IRQ0F)

IRQ₄～IRQ₀割込み要求のステータスの表示を行います。

ビット4～0	説明
IRQ4F～IRQ0F	
0	<p>〔クリア条件〕 (初期値)</p> <p>(1) IRQ_nF = “1”の状態でIRQ_nFフラグをリードした後、IRQ_nFフラグに“0”をライトしたとき</p> <p>(2) IRQ_nSC = “0”、<u>IRQ_n</u>入力が“High”レベルの状態で割込み例外処理を実行したとき</p> <p>(3) IRQ_nSC = “1”の状態でIRQ_n割込み例外処理を実行したとき</p>
1	<p>〔セット条件〕</p> <p>(1) IRQ_nSC = “0”的状態で<u>IRQ_n</u>入力が“Low”レベルになったとき</p> <p>(2) IRQ_nSC = “1”的状態で<u>IRQ_n</u>入力に立下がりエッジが発生したとき</p>

(n = 4～0)

5.2.4 I R Q イネーブルレジスタ (I E R)

I E R は 8 ビットのリード／ライト可能なレジスタで、I R Q₄～I R Q₀割込み要求の許可／禁止を制御します。

ビット :	7	6	5	4	3	2	1	0
	—	—	—	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E
初期値 :	0	0	0	0	0	0	0	0

R/W :	R/W							

リザーブビット

I R Q₄～I R Q₀イネーブル

I R Q₄～I R Q₀割込みを許可／禁止するかを選択するビットです。

I E R はリセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。

ビット 7～5：リザーブビット

リザーブビットです。リード／ライト可能ですが割込み要求の許可／禁止には関係ありません。

ビット 4～0：I R Q₄～I R Q₀イネーブル (I R Q 4 E～I R Q 0 E)

I R Q₄～I R Q₀割込みを許可／禁止するかを選択します。

ビット 4～0	説	明
IRQ4E～IRQ0E		
0	I R Q ₄ ～I R Q ₀ 割込みを禁止	(初期値)
1	I R Q ₄ ～I R Q ₀ 割込みを許可	

5.2.5 IRQ センスコントロールレジスタ (ISCR)

ISCR は 8 ビットのリード／ライト可能なレジスタで、 $\overline{IRQ_4} \sim \overline{IRQ_0}$ 端子の入力のレベルセンスまたは立下がりエッジを選択します。

ビット：	7	6	5	4	3	2	1	0
	—	—	—	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC
初期値：	0	0	0	0	0	0	0	0
R/W：	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

リザーブビット IRQ₄～IRQ₀センスコントロール
IRQ₄～IRQ₀割込みのレベルセンスまたは立下がりエッジを選択するビットです。

ISCR はリセットまたは、ハードウェアスタンバイモード時に、H'00にイニシャライズされます。

ビット 7～5：リザーブビット

リザーブビットです。リード／ライト可能ですが、レベルセンスまたは立下がりエッジの選択には関係ありません。

ビット 4～0：IRQ₄～IRQ₀センスコントロール (IRQ4SC～IRQ0SC)

IRQ₄～IRQ₀割込みをIRQ₄～IRQ₀端子のレベルセンスで要求するか、立下がりエッジで要求するかを選択します。

ビット 4～0	説	明
IRQ4SC～IRQ0SC		
0	$\overline{IRQ_4} \sim \overline{IRQ_0}$ 入力の “Low” レベルで割込み要求を発生	(初期値)
1	$\overline{IRQ_4} \sim \overline{IRQ_0}$ 入力の立下がりエッジで割込み要求を発生	

5.3 割込み要因

割込み要因には、外部割込み（NMI、IRQ₄～IRQ₀）と内部割込み（21要因）があります。

5.3.1 外部割込み

外部割込みには、NMI、IRQ₄～IRQ₀の6要因があります。このうち、NMI、IRQ₂～IRQ₀はソフトウェアスタンバイモードからの復帰に使用できます。

(1) NMI割込み

NMIは最優先の割込みで、CCRのIビット、UIビットの状態にかかわらず常に受け付けられます。NMI端子の立上がりエッジまたは立下がりエッジのいずれかで割込みを要求するか、SYSCRのNMIEGビットで選択できます。


NMI割込み例外処理のベクタ番号は7です。

(2) IRQ₄～IRQ₀割込み

IRQ₄～IRQ₀割込みはIRQ₄～IRQ₀端子の入力信号により要求されます。IRQ₄～IRQ₀割込みには次の特長があります。

- ① IRQ₄～IRQ₀端子の“Low”レベルまたは立下がりエッジのどちらで割込みを要求するか、ISCRで選択できます。
- ② IRQ₄～IRQ₀割込み要求を許可するか禁止するかを、IERで選択できます。また、IPRAのIPRA7～IPRA4ビットにより割込みプライオリティレベルを設定できます。
- ③ IRQ₄～IRQ₀割込み要求のステータスは、ISRに表示されます。ISRのフラグはソフトウェアで“0”にクリアすることができます。


IRQ₄～IRQ₀割込みのブロック図を図5.2に示します。



【注】 n : 4～0

図5.2 IRQ₄～IRQ₀割込みのブロック図

I R Q n F のセットタイミングを図 5. 3 に示します。



【注】 n = 4 ~ 0

図 5. 3 I R Q n F セットタイミング

I R Q₄ ~ I R Q₀ 割込み例外処理のベクタ番号は 12 ~ 16 です。

I R Q₄ ~ I R Q₀ 割込みの検出は、当該の端子が入力に設定されているか、出力に設定されているかに依存しません。したがって、外部割込み入力端子として使用する場合は、対応する D D R を“0”にクリアし、S C I の入出力端子としては使用しないでください。

5. 3. 2 内部割込み

内蔵周辺モジュールからの割込みによる内部割込みは 21 要因あります。

- (1) 各内蔵周辺モジュールには割込み要求のステータスを表示するフラグと、これらの割込みを許可するか禁止するかを選択するイネーブルビットがあります。
- (2) I P R A、B によって割込みプライオリティレベルを設定できます。

5. 3. 3 割込み例外処理ベクタテーブル

表 5. 3 に割込み例外処理要因とベクタアドレスおよび割込み優先順位の一覧を示します。デフォルトの優先順位はベクタ番号の小さいものほど高くなりますが、I P R A、B により N M I 以外の割込みの優先順位を変更することができます。

リセット後の割込み優先順位は表 5. 3 に示されるデフォルトの順位となります。

表 5.3 割込み要因とベクタアドレスおよび割込み優先順位一覧(1)

割込み要因	要因発生元	ベクタ番号	ベクタアドレス*	I P R	優先順位	
NMI	外部端子	7	H' 001C～H' 001F	—	高↑	
IRQ ₀		12	H' 0030～H' 0033	IPRA7		
IRQ ₁		13	H' 0034～H' 0037	IPRA6		
IRQ ₂		14	H' 0038～H' 003B	IPRA5		
IRQ ₃		15	H' 003C～H' 003F			
IRQ ₄		16	H' 0040～H' 0043			
リザーブ	—	17	H' 0044～H' 0047	IPRA4		
		18	H' 0048～H' 004B			
		19	H' 004C～H' 004F			
W0VI(インターバルタイマ)	ウォッチドッグタイマ	20	H' 0050～H' 0053	IPRA3		
リザーブ	—	21	H' 0054～H' 0057			
		22	H' 0058～H' 005B			
		23	H' 005C～H' 005F			
IMIA0(コンペアマッチ/インプットキャプチャA0)	I T U チャネル 0	24	H' 0060～H' 0063	IPRA2		
IMIB0(コンペアマッチ/インプットキャプチャB0)		25	H' 0064～H' 0067			
OVI0 (オーバフロー0)		26	H' 0068～H' 006B			
リザーブ	—	27	H' 006C～H' 006F			
IMIA1(コンペアマッチ/インプットキャプチャA1)	I T U チャネル 1	28	H' 0070～H' 0073	IPRA1		
IMIB1(コンペアマッチ/インプットキャプチャB1)		29	H' 0074～H' 0077			
OVI1 (オーバフロー1)		30	H' 0078～H' 007B			
リザーブ	—	31	H' 007C～H' 007F			
IMIA2(コンペアマッチ/インプットキャプチャA2)	I T U チャネル 2	32	H' 0080～H' 0083	IPRA0		
IMIB2(コンペアマッチ/インプットキャプチャB2)		33	H' 0084～H' 0087			
OVI2 (オーバフロー2)		34	H' 0088～H' 008B			
リザーブ	—	35	H' 008C～H' 008F			
IMIA3(コンペアマッチ/インプットキャプチャA3)	I T U チャネル 3	36	H' 0090～H' 0093	IPRB7		
IMIB3(コンペアマッチ/インプットキャプチャB3)		37	H' 0094～H' 0097			
OVI3 (オーバフロー3)		38	H' 0098～H' 009B			
リザーブ	—	39	H' 009C～H' 009F			
IMIA4(コンペアマッチ/インプットキャプチャA4)	I T U チャネル 4	40	H' 00A0～H' 00A3	IPRB6		
IMIB4(コンペアマッチ/インプットキャプチャB4)		41	H' 00A4～H' 00A7			
OVI4 (オーバフロー4)		42	H' 00A8～H' 00AB			
リザーブ	—	43	H' 00AC～H' 00AF			

【注】* アドレスの下位16ビットを示しています。

表 5.3 割込み要因とベクタアドレスおよび割込み優先順位一覧(2)

割込み要因	要因発生元	ベクタ番号	ベクタアドレス*	I P R	優先順位
リザーブ	—	44 45 46 47 48 49 50 51	H'00B0~H'00B3 H'00B4~H'00B7 H'00B8~H'00BB H'00BC~H'00BF H'00C0~H'00C3 H'00C4~H'00C7 H'00C8~H'00CB H'00CC~H'00CF	—	↑
ERI(受信エラー) RXI(受信データフル) TXI(送信データエンプティ) TEI(送信終了)	S C I	52 53 54 55	H'00D0~H'00D3 H'00D4~H'00D7 H'00D8~H'00DB H'00DC~H'00DF	IPRB3	
リザーブ	—	56 57 58 59	H'00E0~H'00E3 H'00E4~H'00E7 H'00E8~H'00EB H'00EC~H'00EF	—	↓
ADI(A/Dエンド)	A / D	60	H'00F0~H'00F3	IPRB1	低

【注】* アドレスの下位16ビットを示しています。

5.4 割込み動作

5.4.1 割込み動作の流れ

本LSIでは、割込みの動作はUEビットの状態によって異なります。UE = “1”的ときはIビットで割込みの制御が行われます。UE = “0”的ときは、I、UIビットの組み合わせで割込みの制御が行われます。表5.4にUE、I、UIビットの各組み合わせのときの割込みの状態を示します。

NMI割込みはリセット状態、ハードウェアスタンバイ状態を除き常に受け付けられます。IRQ割込みおよび内蔵周辺モジュールの割込みは、それぞれの割込みに対応したイネーブルビットがあります。このイネーブルビットを“0”にクリアすると、その割込み要求は無視されます。

表5.4 UE、I、UIビットの組み合わせによる割込みの状態

SYSCR		CCR		状態
UE		I	UI	
1	0	—		すべての割込みを受け付けます。プライオリティレベル1の割込み要因の優先順位が高くなります。
	1	—		NMI以外の割込みを受け付けません。
0	0	—		すべての割込みを受け付けます。プライオリティレベル1の割込み要因の優先順位が高くなります。
	1	0		NMIおよびプライオリティレベル1の割込み要因のみを受け付けます。
		1		NMI以外の割込みを受け付けません。

(1) UEビット = “1”的場合

IRQ～IRQ割込みおよび内蔵周辺モジュールの割込みはCPUのCCRのIビットにより一括して、許可／禁止を設定できます。Iビットが“0”にクリアされているときは許可状態、“1”にセットされているときは禁止状態です。プライオリティレベル1の割込み要因の優先順位は高くなります。

この場合の割込み受付けの動作フローチャートを図5.4に示します。




図 5.4 UE = “1” の場合の割込み受付けまでのフロー

- ① 対応する割込みイネーブルビットが“1”にセットされている状態で割込み要因が発生したとき、割込みコントローラに対して、割込み要求が送られます。
- ② 割込みコントローラに対して割込み要求が送られると、I P Rに設定された割込み優先順位に従って優先順位が最も高い割込み要求が選択され、その他は保留となります。I P Rの設定が同一の割込み要求が同時に発生したときは、表5.3に示す優先度に従って、優先順位の最も高い割込み要求が選択されます。
- ③ I ビットを参照します。I ビットが“0”にクリアされているときは、割込み要求が受け付けられます。I ビットが“1”にセットされているときは、N M I 割込みのみ受け付けられ、他の割込み要求は保留されます。
- ④ 割込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割込み例外処理を起動します。
- ⑤ 割込み例外処理によって、P CとC C Rがスタック領域に退避されます。退避されるP Cは、リターン後に実行する最初の命令のアドレスを示しています。
- ⑥ 次にC C RのI ビットが“1”にセットされます。これにより、N M I を除く割込みはマスクされます。
- ⑦ 受付けた割込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割込み処理ルーチンの実行が開始されます。

(2) U E ビット = “0” の場合

I R Q₀～I R Q₄割込みおよび内蔵周辺モジュールの割込みはC P UのC C RのI、U I ビット、I P Rによって3レベルの許可／禁止状態を実現できます。

- (a) プライオリティレベル0の割込み要求は、I ビットが“0”にクリアされているとき許可状態、“1”にセットされているとき禁止状態となります。
- (b) プライオリティレベル1の割込み要求は、I ビットまたはU I ビットが“0”にクリアされているとき許可状態、I ビットおよびU I ビットがいずれも“1”にセットされているとき禁止状態となります。

例えば、各割込み要求の対応する割込みイネーブルビットを“1”にセット、IPRA、IPRBをそれぞれH'20、H'00に設定した場合 (IRQ₂、IRQ₃割込み要求の優先順位を他の割込みより高くした場合)、次のようにになります。

- (a) I = “0”的とき、すべての割込みを許可
(優先順位 : NMI > IRQ₂ > IRQ₃ > IRQ₀ …)
- (b) I = “1”、UI = “0”的とき、NMI、IRQ₂、IRQ₃割込みのみを許可
- (c) I = “1”、UI = “1”的とき、NMI以外の割込みを禁止

また、このときの状態遷移を図5.5に示します。




図5.5 割込み許可／禁止状態の遷移例

UE ビット = “0” のときの割込み受付けの動作フローチャートを図 5.6 に示します。

- ① 対応する割込みイネーブルビットが “1” にセットされている状態で割込み要因が発生したとき、割込みコントローラに対して割込み要求が送られます。
- ② 割込みコントローラに対して割込み要求が送られると、IPR に設定された割込み優先順位に従って優先順位が最も高い割込み要求が選択され、その他は保留となります。このとき、IPR の設定が同一の割込み要求が同時に発生したときは、表 5.3 に示す優先度にしたがって、優先順位の最も高い割込み要求が選択されます。
- ③ I ビットを参照します。I ビットが “0” にクリアされているときは、IPR に関係なく割込み要求が受け付けられます。このときは UI ビットの影響を受けません。I ビットが “1” にセットされ、UI ビットが “0” にクリアされているときは、プライオリティレベル 1 の割込み要求のみが受け付けられ、プライオリティレベル 0 の割込み要求は保留となります。I、UI ビットがいずれも “1” にセットされているときは、割込み要求は保留となります。
- ④ 割込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割込み例外処理を起動します。
- ⑤ 割込み例外処理によって PC と CCR がスタック領域に退避されます。退避される PC は、リターン後に実行する最初の命令のアドレスを示しています。
- ⑥ CCR の I、UI ビットが “1” にセットされます。これにより、NMI を除く割込みはマスクされます。
- ⑦ 受け付けた割込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割込み処理ルーチンの実行が開始されます。





図 5.6 $UE = "0"$ の場合の割込み受付けまでのフロー

5.4.2 割込み例外処理シーケンス

モード1で、プログラム領域とスタック領域を外部メモリ2ステートアクセス空間にとった場合の割込みシーケンスを図5.7に示します。



- (1) 命令のプリフェッчアドレス（実行されません。退避PCの内容であり、リターンアドレスです。）
 (2)(4) 命令コード（実行されません。）
 (3) 命令のプリフェッчアドレス（実行されません。）
 (5) SP - 2 (7) SP - 4
 (6)(8) 退避PCと退避CCR
- (9)(1) ベクタアドレス
 (10)(2) 割込み処理ルーチン開始アドレス（ベクタアドレスの内容）
 (13) 割込み処理ルーチン開始アドレス（(13) = (10)(12)）
 (14) 割込み処理ルーチン先頭命令

【注】 モード1でプログラム領域とスタック領域を外部メモリ8ビット2スタートアクセス空間に設定した場合

図5.7 割込みシーケンス（モード1、2スタートアクセス、スタック外部メモリ）

5.4.3 割込み応答時間

割込み要求発生後、割込み処理ルーチンの先頭命令を実行するまでの、割込み応答時間を表5.5に示します。

表5.5 割込み応答時間

No.	項目	内蔵メモリ	外部メモリ	
			8ビットバス	
			2ステート	3ステート
1	割込み優先順位判定		2*1	
2	実行中の命令が終了するまでの最大待ちステート数	1~23	1~27	1~31*4
3	P C、C C R のスタック	4	8	12*4
4	ベクタフェッチ	4	8	12*4
5	命令フェッチ*2	4	8	12*4
6	内部処理*3	4	4	4
合 計		19~41	31~57	43~73

【注】*¹ 内部割込みの場合1ステートとなります。

*² 割込み受付け後のプリフェッチおよび割込み処理ルーチンのプリフェッチ

*³ 割込み受付け後の内部処理およびベクタフェッチ後の内部処理

*⁴ 外部メモリアクセス時にウェイトが挿入される場合には、ステート数が増加します。

5.5 使用上の注意

5.5.1 割込みの発生とディスエーブルとの競合

割込みイネーブルビットを“0”にクリアして割込みを禁止する場合、割込みの禁止はその命令実行終了後有効になります。すなわち、B C L R 命令、M O V 命令などで割込みイネーブルビットを“0”にクリアする場合、命令実行中にその割込みが発生すると、命令実行終了時点では当該割込み許可状態にあるため命令実行終了後にその割込み例外処理を実行します。ただし、その割込みより優先順位の高い割込み要求がある場合には優先順位の高い割込み例外処理を実行し、その割込みは無視されます。割込み要因フラグを“0”にクリアする場合も同様です。

I T U の T I E R の I M I E A ビットを“0”にクリアする場合の例を図 5.8 に示します。




図 5.8 割込みの発生とディスエーブルの競合

なお、割込みをマスクした状態でイネーブルビットまたは割込み要因フラグを“0”にクリアすれば、上記の競合は発生しません。

5.5.2 割込みの受け付けを禁止している命令

割込みを禁止している命令には、LDC、ANDC、ORC、XORC命令があります。

割込み要求が発生すると、割込みコントローラが優先順位を判定した後、CPUに対して割込みを要求します。そのとき、CPUが割込みを禁止している命令を実行している場合は、その命令の実行を終了した後、必ず次の命令を実行します。

5.5.3 EEPMOV命令実行中の割込み

EEPMOV命令は、EEPMOV.W命令とEEPMOV.B命令では、割込み動作が異なります。

EEPMOV.B命令は、転送中にNMIを含めた割込み要求があっても転送終了まで割込みを受け付けません。

EEPMOV.W命令のときは、転送中にNMI以外の割込み要求があっても転送終了まで割込みを受け付けません。NMI割込み要求の場合は、転送サイクルの切れ目でNMI例外処理が開始されます。このときスタックされるPCの値は次命令のアドレスとなります。

このため、EEPMOV.W命令実行中にNMI割込みが発生する場合には、以下のプログラムとしてください。

```
L1 : EEPMOV.W  
      MOV.W R4, R4  
      BNE    L1
```

6. バスコントローラ

第6章 目次

6. 1 概要	111
6. 1. 1 特長	111
6. 1. 2 ブロック図	112
6. 1. 3 端子構成	113
6. 1. 4 レジスタ構成	113
6. 2 各レジスタの説明	114
6. 2. 1 ウェイトコントロールレジスタ (WCR)	114
6. 2. 2 アクセスステートコントロールレジスタ (ASTCR)	115
6. 2. 3 ウェイツステートコントローライネーブルレジスタ (WCER)	116
6. 3 動作説明	117
6. 3. 1 エリア分割	117
6. 3. 2 バス制御信号タイミング	118
6. 3. 3 ウェイトモード	120
6. 3. 4 メモリとの接続例	126
6. 4 使用上の注意	127
6. 4. 1 レジスタライトタイミング	127

6. 1 概要

H8／3004、H8／3005はバスコントローラを内蔵しており、外部アドレス空間を8つのエリアに分割し、エリアごとにバス仕様を設定し、バス制御を行います。これにより、複数のメモリを容易に接続することができます。

また、バスコントローラはバス権の調停機能をもっており、外部にバス権を解放することができます。

6. 1. 1 特長

バスコントローラの特長を次に示します。

■外部アドレス空間をエリア0～7に分割し、エリアごとに独立して設定可能


- ・1Mバイトモードでは128kバイト、16Mバイトモードでは2Mバイトごとにエリアを設定
- ・2ステートアクセス空間／3ステートアクセス空間の選択可能

■4種類のウェイットモード

- ・プログラマブルウェイットモード、端子オートウェイットモード、端子ウェイットモード0、1を選択可能
- ・0～3ステートのウェイットステートを自動的に挿入可能

6.1.2 ブロック図

バスコントローラのブロック図を図6.1に示します。



《記号説明》

ASTCR : アクセスステートコントロールレジスタ

WCER : ウェイタステートコントローラライネーブルレジスタ

WCR : ウェイトコントロールレジスタ

図6.1 バスコントローラのブロック図

6.1.3 端子構成

バスコントローラの入出力端子を表6.1に示します。

表6.1 端子構成

名 称	略 称	入出力	機 能
アドレスストローブ	\overline{AS}	出力	アドレスバス上のアドレス出力が有効であることを示すストローブ信号
リード	\overline{RD}	出力	外部アドレス空間をリードしていることを示すストローブ信号
ライト	\overline{WR}	出力	外部アドレス空間をライトし、データバス($D_7 \sim D_0$)が有効であることを示すストローブ信号
ウェイト	\overline{WAIT}	入力	外部3ステートアクセス空間をアクセスするときのウェイト要求信号

6.1.4 レジスタ構成

バスコントローラのレジスタ構成を表6.2に示します。

表6.2 レジスタ構成

アドレス*	名 称	略 称	R / W	初期値
H'FFED	アクセスステートコントロールレジスタ	ASTCR	R / W	H'FF
H'FFEE	ウェイトコントロールレジスタ	WCR	R / W	H'F3
H'FFEF	ウェイトステートコントローライネーブルレジスタ	WCER	R / W	H'FF

【注】* アドレスは下位16ビットを示しています。

6.2 各レジスタの説明

6.2.1 ウェイトコントロールレジスタ (WCR)

WCRは8ビットのリード／ライト可能なレジスタで、ウェイットステートコントローラ(WSC)のウェイトモードとウェイトステート数を設定します。

ビット：	7	6	5	4	3	2	1	0
初期値：	—	—	—	—	WMS1	WMS0	WC1	WC0
R/W：	—	—	—	—	R/W	R/W	R/W	R/W
リザーブビット					<u>ウェイトカウント1、0</u> 挿入するウェイトステート数を 設定するビットです。			
<u>ウェイトモードセレクト1、0</u> ウェイトモードを設定するビットです。								

WCRはリセット、またはハードウェアスタンバイモード時にH'F3にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7～4：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット3、2：ウェイトモードセレクト1、0 (WMS1、0)

ウェイトモードを設定します。

ビット3	ビット2	説明
WMS1	WMS0	
0	0	プログラマブルウェイトモード (初期値)
	1	ウェイトステートコントローラによるウェイトを禁止
1	0	端子ウェイトモード1
	1	端子オートウェイトモード

ビット1、0：ウェイトカウント1、0 (W C 1、0)

外部3ステートアクセス空間をアクセスするときに、挿入するウェイトステート数を設定します。

ビット1	ビット0	説明
WC1	WC0	
0	0	WSCによるウェイトを禁止
	1	1ステート挿入
1	0	2ステート挿入
	1	3ステート挿入 (初期値)

6.2.2 アクセスステートコントロールレジスタ (ASTCR)

ASTCRは8ビットのリード／ライト可能なレジスタで、各エリアを2ステートアクセス空間または3ステートアクセス空間のいずれかに設定します。

ビット：	7	6	5	4	3	2	1	0
	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0
初期値：	1	1	1	1	1	1	1	1

R/W：	R/W							
------	-----	-----	-----	-----	-----	-----	-----	-----

各エリアのアクセスステート数を選択するビットです。

ASTCRはリセット、またはハードウェアスタンバイモード時に、#FFにイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7～0：エリア7～0アクセスステートコントロール (AST7～AST0)

対応するエリアを2ステートアクセス空間とするか3ステートアクセス空間とするかを選択します。

ビット7～0	説明
AST7～AST0	
0	エリア7～0を2ステートアクセス空間に設定
1	エリア7～0を3ステートアクセス空間に設定 (初期値)

ASTCRは、外部メモリ空間のアクセスステート数を設定します。内蔵メモリ、内部I/Oレジスタに対するアクセスステート数はASTCRの設定値にかかわらず固定です。

6.2.3 ウェイットステートコントローライネーブルレジスタ (WCE R)

WCE Rは8ビットのリード／ライト可能なレジスタで、外部3ステートアクセス空間について、WSCの動作を許可／禁止します。

ビット：	7	6	5	4	3	2	1	0
初期値：	1	1	1	1	1	1	1	1
R/W：	R/W							

ウェイットステートコントローライネーブル7～0

WSCの動作を許可／禁止するビットです。

WCE Rはリセット、またはハードウェアスタンバイモード時にFFにイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

ビット7～0：ウェイットステートコントローライネーブル7～0 (WCE 7～WCE 0)


外部3ステートアクセス空間について、WSCの動作を許可／禁止します。

ビット7～0	説明
WCE 7～WCE 0	WSCの動作を禁止 (端子ウェイットモード0)
1	WSCの動作を許可 (初期値)

6.3 動作説明

6.3.1 エリア分割

外部アドレス空間は、1Mバイトモードのとき128kバイト、16Mバイトモードのとき2Mバイトごとのエリア0～7に分割されています。メモリマップの概要を図6.2に示します。



(a) 1Mバイトモード (モード1)

(b) 16Mバイトモード (モード3)

【注】^{*1} 内蔵RAM、内部I/Oレジスタのバス幅、アクセスステート数は固定です。

^{*2} SYSCRのRAMEビットを“0”にクリアするとエリア7の指定に従います。

^{*3} 外部アドレス空間12バイトは、エリア7の指定に従います。

図6.2 各動作モードにおけるアクセスエリアマップ

各エリアのバス仕様は、ASTCR、WCER、WCRで指定されます。

各エリアのバス仕様を表6.3に示します。

表 6.3 各エリアのバス仕様

ASTCR	WCER	W C R		バス仕様			
		ASTn	WCEn	WMS1	WMS0	バス幅 アクセス ステート	ウェイトモード
0	-	-	-	-	-	8	2 禁止
1	0	-	-	-	-	8	3 端子ウェイトモード0
1	1	0	0	0	0	8	3 プログラマブルウェイトモード
		0	1	1	1	8	3 禁止
		1	0	0	0	8	3 端子ウェイトモード1
		1	1	1	1	8	3 端子オートウェイトモード

【注】 $n = 0 \sim 7$

6.3.2 バス制御信号タイミング

(1) 3ステートアクセス空間

図 6.3 に 3ステートアクセス空間のバス制御信号タイミングを示します。

ウェイットステートを挿入することができます。



【注】 $n = 7 \sim 0$

図 6.3 3ステートアクセス空間のバス制御信号タイミング

(2) 2ステートアクセス空間

図6.4に2ステート空間のバス制御信号タイミングを示します。

ウェイットステートを挿入することはできません。



【注】 $n = 7 \sim 0$

図6.4 2ステートアクセス空間のバス制御信号タイミング

6.3.3 ウエイトモード

ウェイトモードには、4種類のモードがありエリアごとに選択できます。ウェイトモードの選択方法を表6.4に示します。

表6.4 ウエイトモードの選択

ASTCR	WCER	W-C-R		WSC動作	ウェイトモード
		WCEnビット	WMS1ビット		
0	—	—	—	禁止	ウェイト禁止
1	0	—	—	禁止	端子ウェイトモード0
1	1	0	0	許可	プログラマブルウェイトモード
		0	1	許可	ウェイト禁止
		1	0	許可	端子ウェイトモード1
		1	1	許可	端子オートウェイトモード


【注】 n = 0 ~ 7

A S T n 、 W C E n ビットは、エリアごとに独立して選択可能です。W M S 1 、 0 ビットは各エリアに共通です。したがって、W S C の動作を許可したエリアの動作は同一になります。

(1) 端子ウェイトモード 0

端子ウェイトモード 0 では、W S C の動作が禁止され、WAIT端子によるウェイトステートのみが挿入されます。外部 3 ステートアクセス空間をアクセスするとき、 T_z ステートの ϕ の立下がりのタイミングで WAIT端子が “Low” レベルであると、 T_w ステートが挿入されます。WAIT端子が “Low” レベルに保持されると WAIT端子が “High” レベルに立上がるまで T_w が挿入されます。

このタイミングを図 6.5 に示します。



【注】* 矢印は WAIT端子のサンプリングタイミングを示します。

図 6.5 端子ウェイトモード 0


(2) 端子ウェイトモード1

端子ウェイトモード1では、外部3ステートアクセス空間をアクセスすると、常にWC1、0ビットにより設定されたステート数だけTwが挿入されます。この最後のTwのφの立下がりのタイミングでWAIT端子を“Low”レベルにすることで、さらにTwを挿入することができます。WAIT端子が“Low”レベルに保持されると、WAIT端子が“High”レベルに立上がるまでTwが挿入されます。

端子ウェイトモード1は、4ステート以上Twを挿入する場合や、外部デバイスごとに挿入するとTw数を変える場合などに有効です。

ウェイトカウントの“0”的場合は、端子ウェイトモード0と同様の動作になります。

ウェイトカウントが1(WC1 = “0”、WC0 = “1”)で、かつWAIT端子入力によるTwが1ステートの場合のタイミングを図6.6に示します。



【注】* 矢印はWAIT端子のサンプリングタイミングを示します。

図6.6 端子ウェイトモード1


(3) 端子オートウェイトモード

端子オートウェイトモードでは、WAIT端子が“Low”レベルのとき、WC1、0ビットで設定されたTw数が挿入されます。

端子オートウェイトモードでは、T₂ステートの中の立下がりのタイミングでWAIT端子が“Low”レベルであればWC1、0ビットによって設定された数だけTwを挿入します。

WAIT端子を“Low”レベルに保持しても、設定された数を超えるTwは挿入されません。

このタイミングを図6.7に示します。図6.7は、ウェイトカウントが1の場合です。



【注】* 矢印はWAIT端子のサンプリングタイミングを示します。

図6.7 端子オートウェイトモード

(4) プログラマブルウェイトモード

プログラマブルウェイトモードでは、外部3ステートアクセス空間をアクセスすると、常にWC1、0ビットにより設定されたステート数だけTwが挿入されます。

このタイミングを図6.8に示します。図6.8は、ウェイトカウントが1の場合(WC1 = “0”、WC0 = “1”)です。





図6.8 プログラマブルウェイトモード

(5) W S C の設定例

リセット後のW C E R、A S T C Rは、いずれもH'FF、W C RはH'F3となっています。このため全エリアともプログラマブルウェイトモードの3ステート挿入となります。

その後、ソフトウェアにより、A S T C R、W C E R、W C Rを設定し、エリアごとのウェイトモードを選択してください。

ウェイトモードの設定例を図6.9に示します。



【注】 A S T C Rによって2ステートアクセスに設定されたエリアでは、ウェイトステートは挿入できません。

図6.9 ウェイトモードの設定例

6.3.4 メモリとの接続例

バスコントローラは、各エリアごとに、アクセスステート数を2ステートアクセス空間または3ステートアクセス空間のいずれかに設定することができます。3ステートアクセス空間に対しては多種のウェイト挿入が可能ですので高速性が要求されるデバイスと低速デバイスを容易に接続することができます。メモリマップ例を図6.10に示します。

エリア0に16kワード×8ビットのE P R O Mを接続し、3ステートアクセスを行います。

エリア1に32kワード×8ビットのS R A Mを2個（S R A M 1、2）接続し、2ステートアクセスを行います。

エリア7に32kワード×8ビットのS R A Mを1個（S R A M 3）接続し、8ビット3ステートアクセス・端子オートウェイトステートを行います。




図 6.10 メモリマップ例

6.4 使用上の注意

6.4.1 レジスタライトタイミング

(1) ASTCRおよびWCERのライトタイミング

ASTCRおよびWCERをライトした場合、ライトデータは次のバスサイクルから有効になります。

このタイミングを図6.11に示します。

エリア0上の命令でエリア0を3ステートアクセス空間から2ステートアクセス空間へ変更した場合の例です。




図6.11 ASTCRライトタイミング

7. I/O ポート

第7章 目次

7.1	概要	131
7.2	ポート6	133
7.2.1	概要	133
7.2.2	レジスタ構成	133
7.2.3	端子機能	135
7.3	ポート7	136
7.3.1	概要	136
7.3.2	レジスタ構成	136
7.4	ポート8	137
7.4.1	概要	137
7.4.2	レジスタ構成	138
7.4.3	端子機能	140
7.5	ポート9	141
7.5.1	概要	141
7.5.2	レジスタ構成	141
7.5.3	端子機能	143
7.6	ポートA	144
7.6.1	概要	144
7.6.2	レジスタ構成	145
7.6.3	端子機能	147
7.7	ポートB	152
7.7.1	概要	152
7.7.2	レジスタ構成	152
7.7.3	端子機能	154

7.1 概要

H8／3004、H8／3005には、5本の入出力ポート（ポート6、8、9、A、B）と1本の入力専用ポート（ポート7）があります。

ポート機能一覧を表7.1に示します。表7.1に示すように、各ポートは兼用端子になっています。

各ポートは、入出力を制御するデータディレクションレジスタ（DDR）と出力データを格納するデータレジスタ（DR）から構成されています。

ポート6、8は1個のTTL負荷と90pFの容量負荷を駆動することができ、ポート9、A、Bは1個のTTL負荷と30pFの容量負荷を駆動することができます。

また、ポート6、8～Bはダーリントントランジスタを駆動することができます。ポートBはLEDを駆動（シンク電流10mA）することができます。また、ポートP8₂～P8₀、PA₇～PA₀、およびPB₃～PB₀はシュミット入力となっています。

各ポートのブロック図は「付録C. I/Oポートブロック図」を参照してください。

表 7.1 ポートの機能一覧

ポート	概要	端子	モード1	モード3
ポート6	・1ビットの入出力ポート	P6 ₀ /WAIT	バス制御信号出力端子 (WAIT)と入出力ポートの兼用	
ポート7	・8ビットの入力専用ポート	P7 ₇ ～P7 ₀ /AN ₇ ～AN ₀	A/D変換器のアナログ入力端子(AN ₇ ～AN ₀)と入力専用ポートとの兼用	
ポート8	・4ビットの入出力ポート ・P8 ₂ ～P8 ₀ はシュミット入力	P8 ₃ /IRQ ₃	IRQ ₃ ～IRQ ₁ 入力端子と入力ポートの兼用	
		P8 ₂ /IRQ ₂ P8 ₁ /IRQ ₁	DDR="0"のとき(リセット後) 入力ポート DDR="1"は使用禁止	
ポート9	・3ビットの入出力ポート	P8 ₀ /IRQ ₀	IRQ ₀ 入力端子と入出力ポートの兼用	
		P9 ₄ /SCK/IRQ ₄	シリアルコミュニケーション インターフェース(SCI)の入出力端子(SCK、RXD、TXD)およびIRQ ₄ 入力端子と3ビットの入出力ポートの兼用	
		P9 ₂ /RXD P9 ₀ /TXD		
ポートA	・8ビットの入出力ポート ・シュミット入力	PA ₇ /TIOCB ₂ /A ₂₀	16ビットイン	アドレス出力
		PA ₆ /TIOCA ₂ /A ₂₁	テグレーテッド	端子
		PA ₅ /TIOCB ₁ /A ₂₂	ダイマユニ	(A ₂₃ ～A ₂₀)
		PA ₄ /TIOCA ₁ /A ₂₃	ット(ITU)の 入出力端子 (TIOCB ₂ ～ TIOCA ₁)と入 出力ポートの 兼用	
ポートB	・8ビットの入出力ポート ・LED駆動可能 ・PB ₃ ～PB ₀ はシュミット入力	PA ₃ /TIOCB ₀ /TCLKD	ITUの入出力端子(TIOCB ₀ 、 TIOCA ₀ 、TCLKA～TCLKD)と入 出力ポートの兼用	
		PA ₂ /TIOCA ₀ /TCLKC		
		PA ₁ /TCLKB		
		PA ₀ /TCLKA		
ポートB	・8ビットの入出力ポート ・LED駆動可能 ・PB ₃ ～PB ₀ はシュミット入力	PB ₇ /ADTRG	A/D変換器の外部トリガ入	
		PB ₆	力端子(ADTRG)、ITUの入出	
		PB ₅ /TOCXB ₄	力端子(TOCXB ₄ 、TOCXA ₄ 、 TIOCB ₄ 、TIOCA ₄ 、TIOCB ₃ 、 TIOCA ₃)と8ビットの入出力	
		PB ₄ /TOCXA ₄	ポート兼用	
		PB ₃ /TIOCB ₄		
		PB ₂ /TIOCA ₄		
		PB ₁ /TIOCB ₃		
		PB ₀ /TIOCA ₃		

7.2 ポート 6

7.2.1 概要

ポート 6 は、1ビットの入出力ポートです。ポート 6 はバス制御入出力端子(WAIT)と兼用になっています。

ポート 6 の端子構成を図 7.1 に示します。

ポート 6 は、1個の TTL 負荷と 90pF の容量を負荷駆動することができます。また、ダーリントントランジスタを駆動することができます。




図 7.1 ポート 6 の端子構成

7.2.2 レジスタ構成

表 7.2 にポート 6 のレジスタ構成を示します。

表 7.2 ポート 6 レジスタ構成

アドレス*	名 称	略 称	R / W	初期値
H'FFC9	ポート 6 データディレクションレジスタ	P 6 D D R	W	H'80
H'FFCB	ポート 6 データレジスタ	P 6 D R	R / W	H'80

【注】* アドレスの下位16ビットを示しています。

(1) ポート 6 データディレクションレジスタ (P6DDR)

P6DDRは、8ビットのライト専用のレジスタで、ポート6の各端子の入出力をビットごとに指定することができます。

ビット :	7	6	5	4	3	2	1	0	P6DDR
初期値 :	1	0	0	0	0	0	0	0	
R/W :	—	W	W	W	W	W	W	W	
リザーブビット					ポート6データディレクション0				
					ポート6の各端子の入出力を選択するビットです。				

P6DDRに“1”をセットすると対応するポート6の端子は出力端子となり、“0”にクリアすると入力端子になります。

ビット7～1はリザーブビットです。

P6DDRは、ライト専用で、リードは無効です。リードすると“1”が読み出されます。

P6DDRは、リセット、またはハードウェアスタンバイモード時に、H'80にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。このため、P6DDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート 6 データレジスタ (P6DR)

P6DRは、8ビットのリード／ライト可能なレジスタで、ポート6のP6のデータを格納します。

ビット :	7	6	5	4	3	2	1	0	P6
初期値 :	1	0	0	0	0	0	0	0	
R/W :	—	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
リザーブビット					ポート6データ0				
					P6のデータを格納するビットです。				

P₆DDRが“1”的ときポート6のリードを行うと、P₆DRの値を直接リードします。P₆DDRが“0”的ときポート6のリードを行うと端子の状態が読み出されます。

ビット1～7はリザーブビットです。このうち、ビット7はリードすると常に“1”が読み出されます。ライトは無効です。ビット6、2、1はリード／ライト可能ですが、ポートとしては使用できません。P₆DDRのビット6、2、1が“1”的ときリードを行うと、P₆DRの各ビットの値を直接リードします。P₆DDRのビット6、2、1が“0”的ときリードを行うと、“1”が読み出されます。ビット3～5はリード／ライト可能ですが、ポートとしては使用できません。P₆DDRのビット3～5が“1”的ときリードを行うと、P₆DRの各ビットの値を直接リードします。P₆DDRのビット3～5が“0”的ときリードを行うと、不定となります。

P₆DRは、リセット、またはハードウェアスタンバイモード時に、H'80にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7.2.3 端子機能

ポートP₆はWAIT入力端子と兼用となっています。ポートP₆の端子機能について表7.3に示します。

表7.3 ポート6の端子機能

端子	選択方法と端子機能			
P ₆ /WAIT	WCERのWCE7～WCE0、WCRのWMS1ビットとP ₆ DDRビットの組合せで、次のように切り換わります。			
	WCER	すべてが“1”	いずれかが“0”	
	WMS1	0	1	—
	P ₆ DDR	0	1	0*
	端子機能	P ₆ 入力端子	P ₆ 出力端子	WAIT入力端子

【注】* P₆DDRは“1”にセットしないでください。

7.3 ポート7

7.3.1 概要

ポート7は8ビットの入力専用ポートです。ポート7は、A/D変換器のアナログ入力端子と兼用になっています。これらの端子機能はいずれの動作モードでも共通です。ポート7の端子構成を図7.2に示します。

ポート7端子




図7.2 ポート7の端子構成

7.3.2 レジスタ構成

表7.4にポート7のレジスタ構成を示します。ポート7は入力専用ポートであり、データディレクションレジスタはありません。

表7.4 ポート7レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFCE	ポート7データレジスタ	P7DR	R	不 定

【注】* アドレスの下位16ビットを示しています。

(1) ポート7データレジスタ(P7DR)

ビット:	7	6	5	4	3	2	1	0
	P7 ₇	P7 ₆	P7 ₅	P7 ₄	P7 ₃	P7 ₂	P7 ₁	P7 ₀
初期値:	—	*	—	*	—	*	—	*
R/W:	R	R	R	R	R	R	R	R

【注】* P7₇～P7₀端子により決定されます。

P7DRのリードを行うと、常に端子の状態が読み出されます。

7.4 ポート8

7.4.1 概要

ポート8は、4ビットの入出力ポートです。ポート8は、 $\overline{IRQ_3}$ ～ $\overline{IRQ_0}$ 入力端子と兼用になっています。ポート8の端子機能はいずれの動作モードでも共通です。ポート8の端子構成を図7.3に示します。

ポート8は、1個のTTL負荷と90pFの容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。

P8₃～P8₀端子はシュミットトリガ入力です。




図7.3 ポート8の端子構成

7.4.2 レジスタ構成

表7.5にポート8のレジスタ構成を示します。


表7.5 ポート8レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFCD	ポート8データディレクションレジスタ	P8DDR	W	H'E0
H'FFCF	ポート8データレジスタ	P8DR	R/W	H'E0

【注】* アドレスの下位16ビットを示しています。

(1) ポート8データディレクションレジスタ (P8DDR)

P8DDRは、8ビットのライト専用のレジスタで、ポート8各端子の入出力をビットごとに指定することができます。



P8₃～P8₁は入力端子としてのみ使用可能で、P8₃DDR～P8₁DDRは“1”にセットしないでください。

P8₀DDRを“1”にセットすると、P8₀はポート出力端子となります。また、P8₀DDRを“0”にクリアすると入力端子となります。

P8DDRは、ライト専用レジスタで、リードは無効です。リードすると“1”が読み出されます。

P8DDRは、リセット、またはハードウェアスタンバイモード時に、H'E0にイニシャライズされます。P8DDRは、ソフトウェアスタンバイモード時には直前の状態を保持します。したがって、P8DDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート 8 データレジスタ (P 8 D R)

P 8 D R は、8ビットのリード／ライト可能なレジスタで、ポート 8 の各端子 P 8₃～P 8₀のデータを格納します。

ビット：	7	6	5	4	3	2	1	0
	—	—	—	—	P 8 ₃	P 8 ₂	P 8 ₁	P 8 ₀
初期値：	1	1	1	0	0	0	0	0
R/W：	—	—	—	R/W	R/W	R/W	R/W	R/W

リザーブビット ポート 8 データ 3～0
 ポート 8 の各端子のデータを格納するビットです。

P 8 D D R が “1” のときポート 8 のリードを行うと、P 8 D R の値を直接リードします。P 8 D D R が “0” のときポート 8 のリードを行うと端子の状態が読み出されます。

ビット 7～4 はリザーブビットです。このうち、ビット 7～5 はリードすると常に “1” が読み出されます。ライトは無効です。

ビット 4 は、リード／ライト可能ですが、ポートとしては使用できません。P 8 D D R のビット 4 が “1” のとき、リードを行うと、ビット 4 の値を直接リードします。P 8 D D R のビット 4 が “0” のときリードを行うと “1” が読み出されます。

P 8 D R は、リセット、またはハードウェアスタンバイモード時に、H'E0にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7.4.3 端子機能

ポート8の各端子はIRQ₃～IRQ₀入力端子と兼用になっています。

ポート8の端子機能について表7.6に示します。

表7.6 端子機能(ポート8)

端子	選択方法と端子機能		
P8 ₃ /IRQ ₃	P8 ₃ DDRビットにより、次のように切り換わります。		
P8 ₂ /IRQ ₂	P8 ₂ DDR	0	1
	端子機能	P8 ₂ 入力端子	使用禁止
		IRQ ₂ 入力端子	
P8 ₁ /IRQ ₁	P8 ₁ DDRビットにより、次のように切り換わります。		
P8 ₀ /IRQ ₀	P8 ₀ DDR	0	1
	端子機能	P8 ₀ 入力端子	使用禁止
		IRQ ₀ 入力端子	
P8 ₀ DDRビットにより、次のように切り換わります。			
	P8 ₀ DDR	0	1
	端子機能	P8 ₀ 入力端子	P8 ₀ 出力端子
		IRQ ₀ 入力端子	

7.5 ポート9

7.5.1 概要

ポート9は、3ビットの入出力ポートです。ポート9はシリアルコミュニケーションインターフェース（S C I）の入出力端子（TxD、RxD、SCK）、IRQ₄入力端子と兼用になっています。

ポート9の端子機能はいずれの動作モードでも共通です。ポート9の端子構成を図7.4に示します。

ポート9は、1個のTTL負荷と30pFの容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。




図7.4 ポート9の端子構成

7.5.2 レジスタ構成

表7.7にポート9のレジスタ構成を示します。

表7.7 ポート9レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFD0	ポート9データディレクションレジスタ	P9DDR	W	H'C0
H'FFD2	ポート9データレジスタ	P9DR	R/W	H'C0

【注】* アドレスの下位16ビットを示しています。

(1) ポート9データディレクションレジスタ (P9DDR)

P9DDRは、8ビットのライト専用のレジスタで、ポート9各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
	—	—	—	P9 ₄ DDR	—	P9 ₂ DDR	—	P9 ₀ DDR
初期値:	1	1	0	0	0	0	0	0

R/W:	—	—	W	W	W	W	W	W
	—	—	W	W	W	W	W	W

リザーブビット

ポート9データディレクション4、2、0

ポート9の各端子の入出力を選択するビットです。

P9DDRを“1”にセットすると対応するポート9の各端子は出力となり、“0”にクリアすると入力になります。

P9DDRは、ライト専用レジスタで、リードは無効です。リードすると“1”が読み出されます。

P9DDRは、リセット、またはハードウェアスタンバイモード時に、H₃C0にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、P9DDRが、“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポート9データレジスタ (P9DR)

P9DRは、8ビットのリード/ライト可能なレジスタで、ポート9の各端子P9₄、P9₂、P9₀のデータを格納します。

ビット:	7	6	5	4	3	2	1	0
	—	—	—	P9 ₄	—	P9 ₂	—	P9 ₀
初期値:	1	1	0	0	0	0	0	0

R/W:	—	—	R W	R / W	R / W	R / W	R / W	R / W
	—	—	W	W	W	W	W	W

リザーブビット

ポート9データ4、2、0

ポート9の各端子のデータを格納するビットです。

P9DDRが“1”的とき、ポート9のリードを行うと、P9DRの値を直接リードします。

P9DDRが“0”的とき、ポート9のリードを行うと、端子の状態が読み出されます。

ビット7～5、3、1はリザーブビットです。このうちビット7、6はリードすると常に“1”が読み出されます。ライトは無効です。ビット5、3、1はリード／ライト可能ですが、ポートとしては使用できません。P9DDRのビット5、3、1が“1”的ときリードを行うと各ビットの値を直接リードします。P9DDRのビット5、3、1が“0”的ときリードを行うと“1”が読み出されます。

P9DRは、リセット、またはハードウェアスタンバイモード時に、H'COにイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7.5.3 端子機能

ポート9の各端子はSCIの入出力端子(TxD、RxD、SCK)、およびIRQ₄入力端子と兼用になっています。ポート9の端子機能について表7.8に示します。

表7.8 ポート9の端子機能

端子	選択方法と端子機能				
P9 ₄ /SCK/ IRQ ₄	SCIのSMRのC/Aビット、SCRのCKE0、1ビットとP9 ₄ DDRビットの組合せにより次のように切り換わります。				
	CKE1	0	1		
	C/A	0	1	—	—
	CKE0	0	1	—	—
	P9 ₄ DDR	0	1	—	—
端子機能	P9 ₄ 入力端子	P9 ₄ 出力端子	SCK出力端子	SCK出力端子	SCK入力端子
	IRQ ₄ 入力端子				
P9 ₂ /RxD	SCIのSCRのREビットとP9 ₂ DDRビットの組合せにより、次のように切り換わります。				
	RE	0	1		
	P9 ₂ DDR	0	1	—	—
端子機能	P9 ₂ 入力端子	P9 ₂ 出力端子	RxD入力端子		
P9 ₀ /TxD	SCIのSCRのTEビットとP9 ₀ DDRビットの組合せにより、次のように切り換わります。				
	TE	0	1		
	P9 ₀ DDR	0	1	—	—
端子機能	P9 ₀ 入力端子	P9 ₀ 出力端子	TxD出力端子		


7.6 ポートA

7.6.1 概要


ポートAは、8ビットの入出力ポートです。ポートAは、アドレスバス($A_{23} \sim A_{20}$)、16ビットインターフェースユニット(I T U)の入出力端子(TIOCB₂、TIOCA₂、TIOCB₁、TIOCA₁、TIOCB₀、TIOCA₀、TCLKD、TCLKC、TCLKB、TCLKA)、と兼用になっています。ポートAの端子構成を図7.5に示します。

ポートAは、1個のTTL負荷と30pFの容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。ポートAはシミュミットトリガ入力です。

ポートA端子



モード1時の端子機能



モード3時の端子機能




図7.5 ポートAの端子構成

7.6.2 レジスタ構成

表7.9にポートAのレジスタ構成を示します。

表7.9 ポートAレジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFD1	ポートAデータディレクションレジスタ	P A D D R	W	H'00
H'FFD3	ポートAデータレジスタ	P A D R	R/W	H'00

【注】* アドレスの下位16ビットを示しています。

(1) ポートAデータディレクションレジスタ (P A D D R)

P A D D Rは、8ビットのライト専用のレジスタで、ポートA各端子の入出力をビットごとに指定することができます。

モード	ビット	モード1								モード3							
		PA ₇ DDR	PA ₆ DDR	PA ₅ DDR	PA ₄ DDR	PA ₃ DDR	PA ₂ DDR	PA ₁ DDR	PA ₀ DDR	PA ₇	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀
モード1	初期値:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	R/W:	W	W	W	W	W	W	W	W	—	—	—	—	—	—	—	—
モード3	初期値:	1	0	0	0	0	0	0	0	—	W	W	W	W	W	W	W
	R/W:	—	W	W	W	W	W	W	W	—	—	—	—	—	—	—	—

ポートAデータディレクション7~0

ポートAの各端子の入出力を選択するビットです。

PADDRを“1”にセットすると対応するポートAの各端子は出力となり、“0”にクリアすると入力になります。

PADDRは、ライト専用レジスタで、リードは無効です。リードすると“1”が読み出されます。

PADDRは、リセット、またはハードウェアスタンバイモード時に、モード1ではH'00、モード3ではH'80にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、PADDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポートAデータレジスタ (PADR)

PADRは、8ビットのリード／ライト可能なレジスタで、ポートAの各端子PA₇～PA₀のデータを格納します。

ビット：	7	6	5	4	3	2	1	0
	PA ₇	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀
初期値：	0	0	0	0	0	0	0	0
R/W：	R/W							

ポートAデータ7～0

ポートAの各端子のデータを格納するビットです。

PADDRが“1”的とき、ポートAのリードを行うとPADRの値を直接リードします。PADDRが“0”的とき、ポートAのリードを行うと端子の状態が読み出されます。

PADRは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7.6.3 端子機能

ポートAの各端子はITUの入出力端子(TIOCB₂～TIOCB₀、TIOCA₂～TIOCA₀)と入力端子(TCLKD、TCLKC、TCLKB、TCLKA)、およびアドレスバス(A₂₃～A₂₀)と兼用になっています。ポートAの端子機能について表7.10に示します。

表7.10 ポートAの端子機能(1)

端子	選択方法と端子機能			
PA ₇ / TIOCB ₂ /A ₂₀	モード設定とTMDRのPWM2ビット、TIOR2のIOB2～IOB0ビットによるITUチャネル2の設定、およびPADDRのPA,DDRビットの組み合わせにより、次のように切り換わります。			
	モード	1		3
	ITUチャネル2の設定	下表①	下表②	
	PADDR	—	0	1
	端子機能	TIOCB ₂ 出力	PA ₇ 入力	PA ₇ 出力
			TIOCB ₂ 入力*	
			A ₂₀ 出力	
【注】* IOB2 = “1”、PWM2 = “0”的場合にTIOCB ₂ 入力となります。				
	ITUチャネル2の設定	②	①	②
	IOB2	0		1
	IOB1	0	0	1
	IOB0	0	1	—

表 7.10 ポート A の端子機能(2)

端子	選択方法と端子機能																													
PA ₆ / TIOCA ₂ /A ₂₁	モード設定とTMDRのPWM2ビット、TIOR2のIOA2～IOA0ビットによるITUチャネル2の設定、およびPADDRのPA ₆ DDRビットの組み合わせにより、次のように切り換わります。																													
	<table border="1"> <thead> <tr> <th>モード</th><th colspan="3">1</th><th>3</th></tr> </thead> <tbody> <tr> <td>ITUチャネル2の設定</td><td>下表①</td><td colspan="2">下表②</td><td>—</td></tr> <tr> <td>PADDR</td><td>—</td><td>0</td><td>1</td><td>—</td></tr> <tr> <td>端子機能</td><td>TIOCA₂出力</td><td>PA₆入力</td><td>PA₆出力</td><td>A₂₁出力</td></tr> <tr> <td></td><td></td><td colspan="2">TIOCA₂入力*</td><td></td></tr> </tbody> </table>				モード	1			3	ITUチャネル2の設定	下表①	下表②		—	PADDR	—	0	1	—	端子機能	TIOCA ₂ 出力	PA ₆ 入力	PA ₆ 出力	A ₂₁ 出力			TIOCA ₂ 入力*			
モード	1			3																										
ITUチャネル2の設定	下表①	下表②		—																										
PADDR	—	0	1	—																										
端子機能	TIOCA ₂ 出力	PA ₆ 入力	PA ₆ 出力	A ₂₁ 出力																										
		TIOCA ₂ 入力*																												
	【注】* IOA2 = “1” の場合にTIOCA ₂ 入力となります。																													
	<table border="1"> <thead> <tr> <th>ITUチャネル2の設定</th><th>②</th><th>①</th><th>②</th><th>①</th></tr> </thead> <tbody> <tr> <td>PWM2</td><td colspan="3">0</td><td>1</td></tr> <tr> <td>IOA2</td><td colspan="3">0</td><td>1</td></tr> <tr> <td>IOA1</td><td>0</td><td>0</td><td>1</td><td>—</td></tr> <tr> <td>IOA0</td><td>0</td><td>1</td><td>—</td><td>—</td></tr> </tbody> </table>					ITUチャネル2の設定	②	①	②	①	PWM2	0			1	IOA2	0			1	IOA1	0	0	1	—	IOA0	0	1	—	—
ITUチャネル2の設定	②	①	②	①																										
PWM2	0			1																										
IOA2	0			1																										
IOA1	0	0	1	—																										
IOA0	0	1	—	—																										
PA ₅ / TIOCB ₁ /A ₂₂	モード設定とTMDRのPWM1ビット、TIOR1のIOB2～IOB0ビットによるITUチャネル1の設定、およびPADDRのPA ₅ DDRビットの組み合わせにより、次のように切り換わります。																													
	<table border="1"> <thead> <tr> <th>モード</th><th colspan="3">1</th><th>3</th></tr> </thead> <tbody> <tr> <td>ITUチャネル1の設定</td><td>下表①</td><td colspan="2">下表②</td><td>—</td></tr> <tr> <td>PADDR</td><td>—</td><td>0</td><td>1</td><td>—</td></tr> <tr> <td>端子機能</td><td>TIOCB₁出力</td><td>PA₅入力</td><td>PA₅出力</td><td>A₂₂出力</td></tr> <tr> <td></td><td></td><td colspan="2">TIOCB₁入力*</td><td></td></tr> </tbody> </table>					モード	1			3	ITUチャネル1の設定	下表①	下表②		—	PADDR	—	0	1	—	端子機能	TIOCB ₁ 出力	PA ₅ 入力	PA ₅ 出力	A ₂₂ 出力			TIOCB ₁ 入力*		
モード	1			3																										
ITUチャネル1の設定	下表①	下表②		—																										
PADDR	—	0	1	—																										
端子機能	TIOCB ₁ 出力	PA ₅ 入力	PA ₅ 出力	A ₂₂ 出力																										
		TIOCB ₁ 入力*																												
	【注】* IOB2 = “1”、かつPWM1 = “0” の場合にTIOCB ₁ 入力となります。																													
	<table border="1"> <thead> <tr> <th>ITUチャネル1の設定</th><th>②</th><th>①</th><th>②</th><th>①</th></tr> </thead> <tbody> <tr> <td>IOB2</td><td colspan="3">0</td><td>1</td></tr> <tr> <td>IOB1</td><td>0</td><td>0</td><td>1</td><td>—</td></tr> <tr> <td>IOB0</td><td>0</td><td>1</td><td>—</td><td>—</td></tr> </tbody> </table>					ITUチャネル1の設定	②	①	②	①	IOB2	0			1	IOB1	0	0	1	—	IOB0	0	1	—	—					
ITUチャネル1の設定	②	①	②	①																										
IOB2	0			1																										
IOB1	0	0	1	—																										
IOB0	0	1	—	—																										

表 7.10 ポート A の端子機能(3)

端子	選択方法と端子機能																													
PA ₁ / TI0CA ₁ / A _{2,3}	モード設定とTMDRのPWM1ビット、TIOR1のIOA2～IOA0ビットによるITUチャネル1の設定、およびPADDRのPA ₁ DDRビットの組み合わせにより、次のように切り換わります。																													
	<table border="1"> <thead> <tr> <th>モード</th> <th colspan="3">1</th> <th>3</th> </tr> </thead> <tbody> <tr> <td>ITUチャネル1の設定</td> <td>下表①</td> <td colspan="2">下表②</td> <td>—</td> </tr> <tr> <td>PADDR</td> <td>—</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>端子機能</td> <td>TI0CA₁出力</td> <td>PA₁入力</td> <td>PA₁出力</td> <td>A_{2,3}出力</td> </tr> <tr> <td></td> <td></td> <td>TI0CA₁入力*</td> <td></td> <td></td> </tr> </tbody> </table>				モード	1			3	ITUチャネル1の設定	下表①	下表②		—	PADDR	—	0	1	—	端子機能	TI0CA ₁ 出力	PA ₁ 入力	PA ₁ 出力	A _{2,3} 出力			TI0CA ₁ 入力*			
モード	1			3																										
ITUチャネル1の設定	下表①	下表②		—																										
PADDR	—	0	1	—																										
端子機能	TI0CA ₁ 出力	PA ₁ 入力	PA ₁ 出力	A _{2,3} 出力																										
		TI0CA ₁ 入力*																												
	【注】* IOA2 = “1” の場合にTI0CA ₁ 入力となります。																													
	<table border="1"> <thead> <tr> <th>ITUチャネル1の設定</th> <th>②</th> <th>①</th> <th>②</th> <th>①</th> </tr> </thead> <tbody> <tr> <td>PWM1</td> <td colspan="3">0</td> <td>1</td> </tr> <tr> <td>IOA2</td> <td colspan="3">0</td> <td>1</td> </tr> <tr> <td>IOA1</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA0</td> <td>0</td> <td>1</td> <td>—</td> <td>—</td> </tr> </tbody> </table>					ITUチャネル1の設定	②	①	②	①	PWM1	0			1	IOA2	0			1	IOA1	0	0	1	—	IOA0	0	1	—	—
ITUチャネル1の設定	②	①	②	①																										
PWM1	0			1																										
IOA2	0			1																										
IOA1	0	0	1	—																										
IOA0	0	1	—	—																										
PA ₃ / TI0CB ₀ / TCLKD	TMDRのPWM0ビット、TIOR0のIOB2～IOB0ビットによるITUチャネル0の設定、TCR4～TCR0のTPSC2～TPSC0ビット、およびPADDRのPA ₃ DDRビットの組み合わせにより、次のように切り換わります。																													
	<table border="1"> <thead> <tr> <th>ITUチャネル0の設定</th> <th colspan="2">下表①</th> <th colspan="2">下表②</th> </tr> </thead> <tbody> <tr> <td>PADDR</td> <td colspan="2">—</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td rowspan="2">TI0CB₀出力</td> <td>PA₃入力</td> <td>PA₃出力</td> <td>TI0CB₀入力*¹</td> </tr> <tr> <td></td> <td>TCLKD入力*²</td> <td></td> <td></td> </tr> </tbody> </table>					ITUチャネル0の設定	下表①		下表②		PADDR	—		0	1	端子機能	TI0CB ₀ 出力	PA ₃ 入力	PA ₃ 出力	TI0CB ₀ 入力* ¹		TCLKD入力* ²								
ITUチャネル0の設定	下表①		下表②																											
PADDR	—		0	1																										
端子機能	TI0CB ₀ 出力	PA ₃ 入力	PA ₃ 出力	TI0CB ₀ 入力* ¹																										
		TCLKD入力* ²																												
	【注】* ¹ IOB2 = “1”、PWM0 = “0” の場合にTI0CB ₀ 入力となります。																													
	* ² TCR4～TCR0のいずれかの設定がTPSC2 = TPSC1 = TPS C0 = “1” の場合にTCLKD入力となります。																													
	<table border="1"> <thead> <tr> <th>ITUチャネル0の設定</th> <th>②</th> <th>①</th> <th>②</th> </tr> </thead> <tbody> <tr> <td>IOB2</td> <td colspan="2">0</td> <td>1</td> </tr> <tr> <td>IOB1</td> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>IOB0</td> <td>0</td> <td>1</td> <td>—</td> </tr> </tbody> </table>					ITUチャネル0の設定	②	①	②	IOB2	0		1	IOB1	0	0	1	IOB0	0	1	—									
ITUチャネル0の設定	②	①	②																											
IOB2	0		1																											
IOB1	0	0	1																											
IOB0	0	1	—																											

表 7.10 ポート A の端子機能(4)

端子	選択方法と端子機能																											
PA ₂ / TIOCA ₀ /TCLKC	TMDRのPWM0ビット、TIOR0のIOA2～IOA0ビットによるITUチャネル0の設定、TCR4～TCR0のTPSC2～TPSC0ビット、およびPADDRのPA ₂ DDRビットの組合せにより、次のように切り換わります。																											
	<table border="1"> <thead> <tr> <th>ITUチャネル0の設定</th> <th>下表①</th> <th colspan="2">下表②</th> </tr> </thead> <tbody> <tr> <td>PA₂DDR</td> <td>—</td> <td>0</td> <td>1</td> </tr> <tr> <td rowspan="2">端子機能</td> <td rowspan="2">TIOCA₀出力</td> <td>PA₂入力</td> <td>PA₂出力</td> </tr> <tr> <td>TIOCA₀入力^{*1}</td> <td></td> </tr> <tr> <td></td> <td></td> <td colspan="2">TCLKC入力^{*2}</td> </tr> </tbody> </table>			ITUチャネル0の設定	下表①	下表②		PA ₂ DDR	—	0	1	端子機能	TIOCA ₀ 出力	PA ₂ 入力	PA ₂ 出力	TIOCA ₀ 入力 ^{*1}				TCLKC入力 ^{*2}								
ITUチャネル0の設定	下表①	下表②																										
PA ₂ DDR	—	0	1																									
端子機能	TIOCA ₀ 出力	PA ₂ 入力	PA ₂ 出力																									
		TIOCA ₀ 入力 ^{*1}																										
		TCLKC入力 ^{*2}																										
	<p>【注】^{*1} IOA2 = “1” の場合にTIOCA₀入力となります。</p> <p>^{*2} TCR4～TCR0のいずれかの設定がTPSC2 = TPSC1 = “1”、TPSC0 = “0” の場合にTCLKC入力となります。</p> <table border="1"> <thead> <tr> <th>ITUチャネル0の設定</th> <th>②</th> <th>①</th> <th>②</th> <th>①</th> </tr> </thead> <tbody> <tr> <td>PWM0</td> <td>0</td> <td></td> <td></td> <td>1</td> </tr> <tr> <td>IOA2</td> <td>0</td> <td></td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA1</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA0</td> <td>0</td> <td>1</td> <td>—</td> <td>—</td> </tr> </tbody> </table>			ITUチャネル0の設定	②	①	②	①	PWM0	0			1	IOA2	0		1	—	IOA1	0	0	1	—	IOA0	0	1	—	—
ITUチャネル0の設定	②	①	②	①																								
PWM0	0			1																								
IOA2	0		1	—																								
IOA1	0	0	1	—																								
IOA0	0	1	—	—																								
PA ₁ / TCLKB	PADDRのPA ₁ DDRビットにより、次のように切り換わります。																											
	<table border="1"> <thead> <tr> <th>PA₁DDR</th> <th>0</th> <th>1</th> <th></th> </tr> </thead> <tbody> <tr> <td rowspan="2">端子機能</td> <td>PA₁入力</td> <td>PA₁出力</td> <td></td> </tr> <tr> <td colspan="3">TCLKB入力*</td> </tr> </tbody> </table>			PA ₁ DDR	0	1		端子機能	PA ₁ 入力	PA ₁ 出力		TCLKB入力*																
PA ₁ DDR	0	1																										
端子機能	PA ₁ 入力	PA ₁ 出力																										
	TCLKB入力*																											
	<p>【注】* TMDRのMDF = “1” の場合、またはTCR4～TCR0のいずれかの設定がTPSC2 = “1”、TPSC1 = “0”、TPSC0 = “1” の場合にTCLKB入力となります。</p>																											

表 7.10 ポート A の端子機能(5)

端子	選択方法と端子機能		
PA ₀ /TCLKA	PA DDR の PA ₀ DDR ビットにより、次のように切り換わります。		
	PA ₀ DDR	0	1
	端子機能	PA ₀ 入力	PA ₀ 出力
	TCLKA入力*		
【注】* TMDR の MDF = “1” の場合、または TCR4 ~ TCR0 のいずれかの設定が TPS2 = “1”、TPS1 = “0”、TPS0 = “0” の場合に TCLKA入力となります。			

7.7 ポートB

7.7.1 概要

ポートBは、8ビットの入出力ポートです。ポートBはITUの入出力端子(TIOCB₄、TIOCB₃、TIOCA₄、TIOCA₃)と出力端子(TOCXB₄、TOCXA₄)、A/D変換器のADTRG入力端子と兼用になっています。ポートBの端子機能はいずれの動作モードでも共通です。

ポートBの端子構成を図7.6に示します。

ポートBは、1個の TTL負荷と30pFの容量負荷を駆動できます。また、LED、ダーリントントランジスタを駆動することもできます。PB₃～PB₀は、シュミットトリガ入力です。

ポートB端子




図7.6 ポートBの端子構成

7.7.2 レジスタ構成

表7.11にポートBのレジスタ構成を示します。

表7.11 ポートBレジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFD4	ポートBデータディレクションレジスタ	P B D D R	W	H'00
H'FFD6	ポートBデータレジスタ	P B D R	R/W	H'00

【注】* アドレスの下位16ビットを示しています。

(1) ポートBデータディレクションレジスタ (P B D D R)

P B D D Rは、8ビットのライト専用のレジスタで、ポートB各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
	PB ₇ DDR	PB ₆ DDR	PB ₅ DDR	PB ₄ DDR	PB ₃ DDR	PB ₂ DDR	PB ₁ DDR	PB ₀ DDR
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

ポートBデータディレクション7～0

ポートBの各端子の入出力を選択するビットです。

P B D D Rを“1”にセットすると対応するポートBの各端子は出力となり、“0”にクリアすると入力になります。

P B D D Rは、ライト専用レジスタで、リードは無効です。リードすると、“1”が読み出されます。

P B D D Rは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、P B D D Rが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

(2) ポートBデータレジスタ (P B D R)

P B D Rは、8ビットのリード／ライト可能なレジスタで、ポートBの各端子PB₇～PB₀のデータを格納します。

ビット:	7	6	5	4	3	2	1	0
	PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

ポートBデータ7～0

ポートBの各端子のデータを格納するビットです。

P B D D Rが“1”的とき、ポートBのリードを行うとP B D Rの値を直接リードします。P B D D Rが“0”的ときポートBのリードを行うと端子の状態が読み出されます。

P B D Rは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

7.7.3 端子機能

ポートBの各端子はITUの入出力端子(TIOCB₄、TIOCB₃、TIOCA₄、TIOCA₃)と出力端子(TOCXB₄、TOCXA₄)、およびADTRG入力端子と兼用になっています。ポートBの端子機能について表7.12に示します。

表7.12 ポートBの端子機能(1)

端子	選択方法と端子機能														
PB ₇ /ADTRG	ADC RのTRGEビット、およびPBDDRのPB ₇ DDRビットの組み合わせにより、次のように切り換わります。														
	<table border="1"> <tr> <td>PB₇DDR</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>PB₇入力</td><td>PB₇出力</td></tr> <tr> <td></td><td colspan="2">ADTRG入力*</td></tr> </table>			PB ₇ DDR	0	1	端子機能	PB ₇ 入力	PB ₇ 出力		ADTRG入力*				
PB ₇ DDR	0	1													
端子機能	PB ₇ 入力	PB ₇ 出力													
	ADTRG入力*														
	【注】* TRGE = “1”のときADTRG入力となります。														
PB ₆ /	PBDDRのPB ₆ DDRビットにより次のように切り換わります。														
	<table border="1"> <tr> <td>PB₆DDR</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>PB₆入力</td><td>PB₆出力</td></tr> </table>			PB ₆ DDR	0	1	端子機能	PB ₆ 入力	PB ₆ 出力						
PB ₆ DDR	0	1													
端子機能	PB ₆ 入力	PB ₆ 出力													
PB ₅ /TOCXB ₄	TFCRのCMD1ビット、TOERのEXB4ビットによるITUチャネル4の設定、およびPBDDRのPB ₅ DDRビットの組み合わせにより、次のように切り換わります。														
	<table border="1"> <tr> <td>EXB4、CMD1</td><td colspan="2">いずれかが“0”</td></tr> <tr> <td>PB₅DDR</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>PB₅入力</td><td>PB₅出力</td></tr> <tr> <td></td><td colspan="2">TOCXB₄出力</td></tr> </table>			EXB4、CMD1	いずれかが“0”		PB ₅ DDR	0	1	端子機能	PB ₅ 入力	PB ₅ 出力		TOCXB ₄ 出力	
EXB4、CMD1	いずれかが“0”														
PB ₅ DDR	0	1													
端子機能	PB ₅ 入力	PB ₅ 出力													
	TOCXB ₄ 出力														
PB ₄ /TOCXA ₄	TFCRのCMD1ビット、TOERのEXA4ビットによるITUチャネル4の設定、およびPBDDRのPB ₄ DDRビットの組合せにより、次のように切り換わります。														
	<table border="1"> <tr> <td>EXA4、CMD1</td><td colspan="2">いずれかが“0”</td></tr> <tr> <td>PB₄DDR</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>PB₄入力</td><td>PB₄出力</td></tr> <tr> <td></td><td colspan="2">TOCXA₄出力</td></tr> </table>			EXA4、CMD1	いずれかが“0”		PB ₄ DDR	0	1	端子機能	PB ₄ 入力	PB ₄ 出力		TOCXA ₄ 出力	
EXA4、CMD1	いずれかが“0”														
PB ₄ DDR	0	1													
端子機能	PB ₄ 入力	PB ₄ 出力													
	TOCXA ₄ 出力														

表 7.12 ポートBの端子機能(2)

端子	選択方法と端子機能					
PB ₃ /TIOCB ₄	TMDRのPWM4ビット、TFCRのCMD1ビット、TOERのEB4ビット、およびTIOR4のIOB2～IOB0ビットによるITUチャネル4の設定、およびPBDDRのPB ₃ DDRビットの組み合わせにより、次のように切り換わります。					
	ITUチャネル4の設定	下表①		下表②		
	PB ₃ DDR	—		0	1	
	端子機能	TIOCB ₄ 出力		PB ₃ 入力	PB ₃ 出力	
		TIOCB ₄ 入力*				
【注】* CMD1 = PWM4 = “0”、かつIOB2 = “1”的場合にTIOCB ₄ 入力となります。						
	ITUチャネル4の設定	②	②	①	②	①
	EB4	0	—	1	—	
	CMD1	—	—	0	—	1
	IOB2	—	0	0	0	1
	IOB1	—	0	0	1	—
	IOB0	—	0	1	—	—
PB ₂ /TIOCA ₄	TFCRのCMD1ビット、TOERのEA4ビット、TMDRのPWM4ビット、およびTIOR4のIOA2～IOA0ビットによるITUチャネル4の設定、およびPBDDRのPB ₂ DDRビットの組み合わせにより、次のように切り換わります。					
	ITUチャネル4の設定	下表①		下表②		
	PB ₂ DDR	—		0	1	
	端子機能	TIOCA ₄ 出力		PB ₂ 入力	PB ₂ 出力	
		TIOCA ₄ 入力*				
【注】* CMD1 = PWM4 = “0”、IOA2 = “1”的場合にTIOCA ₄ 入力となります。						
	ITUチャネル4の設定	②	②	①	②	①
	EA4	0	—	1	—	
	CMD1	—	—	0	—	1
	PWM4	—	—	0	—	1
	IOA2	—	0	0	0	1
	IOA1	—	0	0	1	—
	IOA0	—	0	1	—	—

表 7.12 ポート B の端子機能(3)

端子	選択方法と端子機能					
PB ₁ /TIOCB ₃	TMDRのPWM3ビット、TFCRのCMD1ビット、TOERのEB3ビット、およびTIOR3のIOB2～IOB0ビットによるITUチャネル3の設定、およびPBDDRのPB ₁ DDRビットの組み合わせにより、次のように切り換わります。					
	ITUチャネル3の設定	下表①		下表②		
	PB ₁ DDR	—		0	1	
	端子機能	TIOCB ₃ 出力		PB ₁ 入力	PB ₁ 出力	
				TIOCB ₃ 入力*		
【注】* CMD1 = PWM3 = “0”、IOB2 = “1”的場合にTIOCB ₃ 入力となります。						
	ITUチャネル3の設定	②	②	①	②	①
	EB3	0	1			
	CMD1	—	0			1
	IOB2	—	0	0	0	1
	IOB1	—	0	0	1	—
	IOB0	—	0	1	—	—
PB ₀ /TIOCA ₃	TFCRのCMD1ビット、TOERのEA3ビット、TMDRのPWM3ビット、およびTIOR3のIOA2～IOA0ビットによるITUチャネル3の設定、およびPBDDRのPB ₀ DDRビットの組み合わせにより、次のように切り換わります。					
	ITUチャネル3の設定	下表①		下表②		
	PB ₀ DDR	—		0	1	
	端子機能	TIOCA ₃ 出力		PB ₀ 入力	PB ₀ 出力	
				TIOCA ₃ 入力*		
【注】* CMD1 = PWM3 = “0”、IOA2 = “1”的場合にTIOCA ₃ 入力となります。						
	ITUチャネル3の設定	②	②	①	②	①
	EA3	0	1			
	CMD1	—	0			1
	PWM3	—	0			—
	IOA2	—	0	0	0	1
	IOA1	—	0	0	1	—
	IOA0	—	0	1	—	—

8. 16ビットインテグレーテッド

タイマユニット (T TU)

第8章 目次

8. 1 概要	159
8. 1. 1 特長	159
8. 1. 2 ブロック図	162
8. 1. 3 端子構成	167
8. 1. 4 レジスタ構成	169
8. 2 各レジスタの説明	171
8. 2. 1 タイマスタートレジスタ (T S T R)	171
8. 2. 2 タイマシンクロレジスタ (T S N C)	173
8. 2. 3 タイマモードレジスタ (T M D R)	175
8. 2. 4 タイマファンクションコントロールレジスタ (T F C R)	179
8. 2. 5 タイマアウトプットマスタイネーブルレジスタ (T O E R)	182
8. 2. 6 タイマアウトプットコントロールレジスタ (T O C R)	185
8. 2. 7 タイマカウンタ (T C N T)	187
8. 2. 8 ジェネラルレジスタ A、B (G R A、G R B)	188
8. 2. 9 バッファレジスタ A、B (B R A、B R B)	189
8. 2. 10 タイマコントロールレジスタ (T C R)	190
8. 2. 11 タイマ I/O コントロールレジスタ (T I O R)	193
8. 2. 12 タイマステータスレジスタ (T S R)	196
8. 2. 13 タイマインタラプトイネーブルレジスタ (T I E R)	199
8. 3 C P Uとのインターフェース	201
8. 3. 1 16ビットアクセス可能なレジスタ	201
8. 3. 2 8ビットアクセスのレジスタ	203

8. 4	動作説明	204
8. 4. 1	概要	204
8. 4. 2	基本機能	206
8. 4. 3	同期動作	215
8. 4. 4	PWMモード	217
8. 4. 5	リセット同期PWMモード	221
8. 4. 6	相補PWMモード	224
8. 4. 7	位相計数モード	233
8. 4. 8	バッファ動作	235
8. 4. 9	ITU出力タイミング	242
8. 5	割込み	245
8. 5. 1	ステータスフラグのセットタイミング	245
8. 5. 2	ステータスフラグのクリアタイミング	247
8. 5. 3	割込み要因	248
8. 6	使用上の注意	249

8.1 概要

H8／3004、H8／3005は、5チャネルの16ビットタイマにより構成される16ビットインターフェレーテッドタイマユニット（ITU）を内蔵しています。

8.1.1 特長

ITUの特長を以下に示します。

- 最大12種類のパルス出力、または最大10種類のパルス入力処理が可能
- 各チャネル2本、合計10本のジェネラルレジスタ（GR）を持ち、各レジスタ独立にアウトプットコンペア／インプットキャプチャの機能設定が可能
- 各チャネルとも8種類のカウンタ入力クロックを選択可能
 - 内部クロック： ϕ 、 $\phi/2$ 、 $\phi/4$ 、 $\phi/8$
 - 外部クロック：TCLKA、TCLKB、TCLKC、TCLKD
- 各チャネルとも次の動作モードを設定可能
 - ・コンペアマッチによる波形出力：0出力／1出力／トグル出力が選択可能（チャネル2は0出力／1出力が可能）
 - ・インプットキャプチャ機能：立上がりエッジ／立下がりエッジ／両エッジ検出が選択可能
 - ・カウンタクリア機能：コンペアマッチ／インプットキャプチャによるカウンタクリアが可能
 - ・同期動作：複数のタイマカウンタ（TCNT）への同時書き込みが可能
コンペアマッチ／インプットキャプチャによる同時クリアが可能
カウンタの同期動作による各レジスタの同期入出力が可能
 - ・PWMモード：任意デューティのPWM出力が可能
同期動作と組み合わせることにより、最大5相のPWM出力が可能
- チャネル2は位相計数モードを設定可能
 - 2相エンコーダのカウント数の自動計測が可能
- チャネル3、4は次の動作モードを設定可能
 - ・リセット同期PWMモード：チャネル3、4を組み合わせることにより、正相・逆相のPWM波形を3相出力可能
 - ・相補PWMモード：チャネル3、4を組み合わせることにより、正相・逆相がノンオーバラップの関係にあるPWM波形を3相出力可能
 - ・バッファ動作：インプットキャプチャレジスタのダブルバッファ構成が可能
アウトプットコンペアレジスタの自動書き換えが可能

■ 内部16ビットバスによる高速アクセス

T C N T、G R、およびバッファレジスタ（B R）の16ビットレジスタに対して、16ビットバスによる高速アクセスが可能

■ 15種類の割込み要因

各チャネルともコンペアマッチ／インプットキャプチャ兼用割込み×2要因、オーバフロー割込み×1要因があり、それぞれ独立に要求可能

ITUの機能一覧を表8.1に示します。

表8.1 ITUの機能一覧

項目	チャネル0	チャネル1	チャネル2	チャネル3	チャネル4
カウントクロック	内部クロック: ϕ 、 $\phi/2$ 、 $\phi/4$ 、 $\phi/8$ 外部クロック: TCLKA、TCLKB、TCLKC、TCLKDから独立に選択可能				
ジェネラルレジスタ (アウトプットコンペア/インプットキャプチャ 兼用レジスタ)	G RA0、 G RB0	G RA1、 G RB1	G RA2、 G RB2	G RA3、 G RB3	G RA4、 G RB4
バッファレジスタ	—	—	—	B RA3、 B RB3	B RA4、 B RB4
入出力端子	TIOCA ₀ 、 TIOCB ₀	TIOCA ₁ 、 TIOCB ₁	TIOCA ₂ 、 TIOCB ₂	TIOCA ₃ 、 TIOCB ₃	TIOCA ₄ 、 TIOCB ₄
出力端子	—	—	—	—	TOCXA ₁ 、 TOCXB ₁
カウンタクリア機能	GRA0/GRB0 のコンペアマッチ または インプットキャプチャ	GRA1/GRB1 のコンペアマッチ または インプットキャプチャ	GRA2/GRB2 のコンペアマッチ または インプットキャプチャ	GRA3/GRB3 のコンペアマッチ または インプットキャプチャ	GRA4/GRB4 のコンペアマッチ または インプットキャプチャ
コンペア	0出力	○	○	○	○
マッチ	1出力	○	○	○	○
出力	トグル出力	○	○	—	○
インプットキャプチャ機能	○	○	○	○	○
同期動作	○	○	○	○	○
PWMモード	○	○	○	○	○
リセット同期PWMモード	—	—	—	○	
相補PWMモード	—	—	—	○	
位相計数モード	—	—	○	—	—
バッファ動作	—	—	—	○	○
割込み要因	3要因 • コンペアマッチ/ インプットキャプ チャA0 • コンペアマッチ/ インプットキャブ チャB0 • オーバフロー	3要因 • コンペアマッチ/ インプットキャブ チャA1 • コンペアマッチ/ インプットキャブ チャB1 • オーバフロー	3要因 • コンペアマッチ/ インプットキャブ チャA2 • コンペアマッチ/ インプットキャブ チャB2 • オーバフロー	3要因 • コンペアマッチ/ インプットキャブ チャA3 • コンペアマッチ/ インプットキャブ チャB3 • オーバフロー	3要因 • コンペアマッチ/ インプットキャブ チャA4 • コンペアマッチ/ インプットキャブ チャB4 • オーバフロー

《記号説明》


○: 可能

–: 不可

8.1.2 ブロック図

(1) ITUのブロック図（全体図）

ITUのブロック図（全体図）を図8.1に示します。




《記号説明》

- TOER : タイマアウトプットマスタイネーブルレジスタ (8ビット)
- TOCR : タイマアウトプットコントロールレジスタ (8ビット)
- TSTR : タイマスタートレジスタ (8ビット)
- TSNC : タイマシンクロレジスタ (8ビット)
- TMDR : タイマモードレジスタ (8ビット)
- TFCR : タイマファンクションコントロールレジスタ (8ビット)

図8.1 ITUのブロック図（全体図）

(2) チャネル 0、1 のブロック図

I T U のチャネル 0、1 は同一の機能をもっています。チャネル 0、1 のブロック図を図 8.2 に示します。




《記号説明》

- $TCNT$: タイマカウンタ (16ビット)
- GRA, B : ジェネラルレジスタ A、B (インプットキャプチャ／アウトプットコンペア兼用レジスタ) (16ビット×2)
- TCR : タイマコントロールレジスタ (8ビット)
- $TIOR$: タイマ I/O コントロールレジスタ (8ビット)
- $TIER$: タイマインタラプトイネーブルレジスタ (8ビット)
- TSR : タイマステータスレジスタ (8ビット)

図 8.2 チャネル 0、1 のブロック図 (チャネル 0 の場合)

(3) チャネル2のブロック図

チャネル2のブロック図を図8.3に示します。チャネル2は0出力、1出力のみ可能です。



《記号説明》

T C N T 2 : タイマカウンタ2 (16ビット)

G R A 2、B 2 : ジェネラルレジスタA 2、B 2 (インプットキャプチャ／アウトプットコンペア兼用レジスタ) (16ビット×2)

T C R 2 : タイマコントロールレジスタ2 (8ビット)

T I O R 2 : タイマI/Oコントロールレジスタ2 (8ビット)


T I E R 2 : タイマインタラプトイネーブルレジスタ2 (8ビット)

T S R 2 : タイマステータスレジスタ2 (8ビット)

図8.3 チャネル2のブロック図

(4) チャネル3、4のブロック図


チャネル3のブロック図を図8.4、チャネル4のブロック図を図8.5に示します。



《記号説明》

- T C N T₃ : タイマカウンタ3 (16ビット)
- G R A₃、B₃ : ジェネラルレジスタA₃、B₃ (インプットキャプチャ／アウトプットコンペア兼用レジスタ) (16ビット×2)
- B R A₃、B₃ : バッファレジスタA₃、B₃ (インプットキャプチャ／アウトプットコンペア兼用バッファレジスタ) (16ビット×2)
- T C R₃ : タイマコントロールレジスタ3 (8ビット)
- T I O R₃ : タイマI/Oコントロールレジスタ3 (8ビット)
- T I E R₃ : タイマインターラプトイネーブルレジスタ3 (8ビット)
- T S R₃ : タイマステータスレジスタ3 (8ビット)

図8.4 チャネル3のブロック図



《記号説明》

- T C N T 4 : タイマカウンタ 4 (16ビット)
- G R A 4 、 B 4 : ジェネラルレジスタ A 4 、 B 4 (インプットキャプチャ／アウトプットコンペア兼用レジスタ) (16ビット×2)
- B R A 4 、 B 4 : バッファレジスタ A 4 、 B 4 (インプットキャプチャ／アウトプットコンペア兼用バッファレジスタ) (16ビット×2)
- T C R 4 : タイマコントロールレジスタ 4 (8ビット)
- T I O R 4 : タイマ I/O コントロールレジスタ 4 (8ビット)
- T I E R 4 : タイマインタラプトイネーブルレジスタ 4 (8ビット)
- T S R 4 : タイマステータスレジスタ 4 (8ビット)

図 8.5 チャネル4のブロック図

8.1.3 端子構成

ITUの端子構成を表8.2に示します。

表8.2 端子構成(1)

チャネル	名 称	略 称	入出力	機 能
共 通	クロック入力A	TCLKA	入 力	外部クロックA入力端子 (位相計数モード時A相入力端子)
	クロック入力B	TCLKB	入 力	外部クロックB入力端子 (位相計数モード時B相入力端子)
	クロック入力C	TCLKC	入 力	外部クロックC入力端子
	クロック入力D	TCLKD	入 力	外部クロックD入力端子
0	インプットキャプチャ／ アウトプットコンペアA0	TI0CA ₀	入出力	G RA 0 アウトプットコンペア出力／ G RA 0 インプットキャプチャ入力／ PWM出力端子(PWMモード時)
	インプットキャプチャ／ アウトプットコンペアB0	TI0CB ₀	入出力	G RB 0 アウトプットコンペア出力／ G RB 0 インプットキャプチャ入力端子
1	インプットキャプチャ／ アウトプットコンペアA1	TI0CA ₁	入出力	G RA 1 アウトプットコンペア出力／ G RA 1 インプットキャプチャ入力／ PWM出力端子(PWMモード時)
	インプットキャプチャ／ アウトプットコンペアB1	TI0CB ₁	入出力	G RB 1 アウトプットコンペア出力／ G RB 1 インプットキャプチャ入力端子
2	インプットキャプチャ／ アウトプットコンペアA2	TI0CA ₂	入出力	G RA 2 アウトプットコンペア出力／ G RA 2 インプットキャプチャ入力／ PWM出力端子(PWMモード時)
	インプットキャプチャ／ アウトプットコンペアB2	TI0CB ₂	入出力	G RB 2 アウトプットコンペア出力／ G RB 2 インプットキャプチャ入力端子
3	インプットキャプチャ／ アウトプットコンペアA3	TI0CA ₃	入出力	G RA 3 アウトプットコンペア出力／ G RA 3 インプットキャプチャ入力／ PWM出力端子(PWMモード／ 相補PWMモード／リセット同期PWM モード時)
	インプットキャプチャ／ アウトプットコンペアB3	TI0CB ₃	入出力	G RB 3 アウトプットコンペア出力／ G RB 3 インプットキャプチャ入力／ PWM出力端子(相補PWMモード／ リセット同期PWMモード時)

表 8.2 端子構成(2)

チャネル	名 称	略 称	入出力	機 能
4	インプットキャプチャ／ アウトプットコンペア A 4	TIOCA ₄	入出力	G R A 4 アウトプットコンペア出力／ G R A 4 インプットキャプチャ入力／ P W M出力端子（P W Mモード／ 相補 P W Mモード／リセット同期 P W M モード時）
	インプットキャプチャ／ アウトプットコンペア B 4	TIOCB ₄	入出力	G R B 4 アウトプットコンペア出力／ G R B 4 インプットキャプチャ入力／ P W M出力端子（相補 P W Mモード／ リセット同期 P W Mモード時）
	アウトプットコンペア X A 4	TOCXA ₄	出 力	P W M出力端子（相補 P W Mモード／ リセット同期 P W Mモード時）
	アウトプットコンペア X B 4	TOCXB ₄	出 力	P W M出力端子（相補 P W Mモード／ リセット同期 P W Mモード時）

8.1.4 レジスタ構成

ITUのレジスタ構成を表8.3に示します。

表8.3 レジスタ構成(1)

チャネル	アドレス ¹⁾	名 称	略 称	R/W	初期値
共 通	H'FF60	タイマスタートレジスタ	T S T R	R/W	H'E0
	H'FF61	タイマシンクロレジスタ	T S N C	R/W	H'E0
	H'FF62	タイマモードレジスタ	T M D R	R/W	H'80
	H'FF63	タイマファンクションコントロールレジスタ	T F C R	R/W	H'C0
	H'FF90	タイマアウトプットマスタイネーブルレジスタ	T O E R	R/W	H'FF
	H'FF91	タイマアウトプットコントロールレジスタ	T O C R	R/W	H'FF
0	H'FF64	タイマコントロールレジスタ0	T C R 0	R/W	H'80
	H'FF65	タイマI/Oコントロールレジスタ0	T I O R 0	R/W	H'88
	H'FF66	タイマインタラブトイネーブルレジスタ0	T I E R 0	R/W	H'F8
	H'FF67	タイマステータスレジスタ0	T S R 0	R/(W) ²⁾	H'F8
	H'FF68	タイマカウンタ0H	T C N T 0 H	R/W	H'00
	H'FF69	タイマカウンタ0L	T C N T 0 L	R/W	H'00
	H'FF6A	ジェネラルレジスタA0H	G R A 0 H	R/W	H'FF
	H'FF6B	ジェネラルレジスタA0L	G R A 0 L	R/W	H'FF
	H'FF6C	ジェネラルレジスタB0H	G R B 0 H	R/W	H'FF
	H'FF6D	ジェネラルレジスタB0L	G R B 0 L	R/W	H'FF
1	H'FF6E	タイマコントロールレジスタ1	T C R 1	R/W	H'80
	H'FF6F	タイマI/Oコントロールレジスタ1	T I O R 1	R/W	H'88
	H'FF70	タイマインタラブトイネーブルレジスタ1	T I E R 1	R/W	H'F8
	H'FF71	タイマステータスレジスタ1	T S R 1	R/(W) ²⁾	H'F8
	H'FF72	タイマカウンタ1H	T C N T 1 H	R/W	H'00
	H'FF73	タイマカウンタ1L	T C N T 1 L	R/W	H'00
	H'FF74	ジェネラルレジスタA1H	G R A 1 H	R/W	H'FF
	H'FF75	ジェネラルレジスタA1L	G R A 1 L	R/W	H'FF
	H'FF76	ジェネラルレジスタB1H	G R B 1 H	R/W	H'FF
	H'FF77	ジェネラルレジスタB1L	G R B 1 L	R/W	H'FF
2	H'FF78	タイマコントロールレジスタ2	T C R 2	R/W	H'80
	H'FF79	タイマI/Oコントロールレジスタ2	T I O R 2	R/W	H'88
	H'FF7A	タイマインタラブトイネーブルレジスタ2	T I E R 2	R/W	H'F8
	H'FF7B	タイマステータスレジスタ2	T S R 2	R/(W) ²⁾	H'F8

【注】¹⁾ アドレスの下位16ビットを示しています。

²⁾ フラグをクリアするための“0”ライトのみ可能です。

表 8. 3 レジスタ構成(2)

チャネル	アドレス*	名 称	略 称	R / W	初期値
2	H'FF7C	タイマカウンタ2 H	T C N T 2 H	R / W	H'00
	H'FF7D	タイマカウンタ2 L	T C N T 2 L	R / W	H'00
	H'FF7E	ジェネラルレジスタA 2 H	G R A 2 H	R / W	H'FF
	H'FF7F	ジェネラルレジスタA 2 L	G R A 2 L	R / W	H'FF
	H'FF80	ジェネラルレジスタB 2 H	G R B 2 H	R / W	H'FF
	H'FF81	ジェネラルレジスタB 2 L	G R B 2 L	R / W	H'FF
3	H'FF82	タイマコントロールレジスタ3	T C R 3	R / W	H'80
	H'FF83	タイマI/Oコントロールレジスタ3	T I O R 3	R / W	H'88
	H'FF84	タイマインタラブトイネーブルレジスタ3	T I E R 3	R / W	H'F8
	H'FF85	タイマステータスレジスタ3	T S R 3	R/(W)* ²	H'F8
	H'FF86	タイマカウンタ3 H	T C N T 3 H	R / W	H'00
	H'FF87	タイマカウンタ3 L	T C N T 3 L	R / W	H'00
	H'FF88	ジェネラルレジスタA 3 H	G R A 3 H	R / W	H'FF
	H'FF89	ジェネラルレジスタA 3 L	G R A 3 L	R / W	H'FF
	H'FF8A	ジェネラルレジスタB 3 H	G R B 3 H	R / W	H'FF
	H'FF8B	ジェネラルレジスタB 3 L	G R B 3 L	R / W	H'FF
	H'FF8C	バッファレジスタA 3 H	B R A 3 H	R / W	H'FF
	H'FF8D	バッファレジスタA 3 L	B R A 3 L	R / W	H'FF
	H'FF8E	バッファレジスタB 3 H	B R B 3 H	R / W	H'FF
	H'FF8F	バッファレジスタB 3 L	B R B 3 L	R / W	H'FF
4	H'FF92	タイマコントロールレジスタ4	T C R 4	R / W	H'80
	H'FF93	タイマI/Oコントロールレジスタ4	T I O R 4	R / W	H'88
	H'FF94	タイマインタラブトイネーブルレジスタ4	T I E R 4	R / W	H'F8
	H'FF95	タイマステータスレジスタ4	T S R 4	R/(W)* ²	H'F8
	H'FF96	タイマカウンタ4 H	T C N T 4 H	R / W	H'00
	H'FF97	タイマカウンタ4 L	T C N T 4 L	R / W	H'00
	H'FF98	ジェネラルレジスタA 4 H	G R A 4 H	R / W	H'FF
	H'FF99	ジェネラルレジスタA 4 L	G R A 4 L	R / W	H'FF
	H'FF9A	ジェネラルレジスタB 4 H	G R B 4 H	R / W	H'FF
	H'FF9B	ジェネラルレジスタB 4 L	G R B 4 L	R / W	H'FF
	H'FF9C	バッファレジスタA 4 H	B R A 4 H	R / W	H'FF
	H'FF9D	バッファレジスタA 4 L	B R A 4 L	R / W	H'FF
	H'FF9E	バッファレジスタB 4 H	B R B 4 H	R / W	H'FF
	H'FF9F	バッファレジスタB 4 L	B R B 4 L	R / W	H'FF

【注】*¹ アドレスの下位16ビットを示しています。*² フラグをクリアするための“0”ライトのみ可能です。

8.2 各レジスタの説明

8.2.1 タイマスタートレジスタ (TSTR)

TSTRは8ビットのリード／ライト可能なレジスタで、チャネル0～4のTCNTの動作／停止を選択します。

ビット:	7	6	5	4	3	2	1	0
初期値:	1	1	1	0	0	0	0	0
R/W:	—	—	—	R/W	R/W	R/W	R/W	R/W
リザーブビット				カウンタスタート4～0				
TCNT4～TCNT0の動作／停止を選択するビットです。								

TSTRはリセット、またはスタンバイモード時に、HE0にイニシャライズされます。

ビット7～5：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット4：カウンタスタート4 (STR4)

タイマカウンタ4 (TCNT4) の動作／停止を選択します。

ビット4	説	明
S TR 4		
0	TCNT4のカウント動作は停止	(初期値)
1	TCNT4はカウント動作	

ビット3：カウンタスタート3 (STR3)

タイマカウンタ3 (TCNT3) の動作／停止を選択します。

ビット3	説	明
S TR 3		
0	TCNT3のカウント動作は停止	(初期値)
1	TCNT3はカウント動作	

ビット2：カウンタスタート2（S T R 2）

タイマカウンタ2（T C N T 2）の動作／停止を選択します。

ビット2	説	明
S T R 2		
0	T C N T 2 のカウント動作は停止	(初期値)
1	T C N T 2 はカウント動作	

ビット1：カウンタスタート1（S T R 1）

タイマカウンタ1（T C N T 1）の動作／停止を選択します。

ビット1	説	明
S T R 1		
0	T C N T 1 のカウント動作は停止	(初期値)
1	T C N T 1 はカウント動作	

ビット0：カウンタスタート0（S T R 0）

タイマカウンタ0（T C N T 0）の動作／停止を選択します。

ビット0	説	明
S T R 0		
0	T C N T 0 のカウント動作は停止	(初期値)
1	T C N T 0 はカウント動作	

8.2.2 タイマシンクロレジスタ (T S N C)

T S N C は 8 ビットのリード／ライト可能なレジスタで、チャネル 0 ～ 4 の独立動作／同期動作を選択します。対応するビットを“1”にセットしたチャネルが同期動作を行います。

ビット：	7	6	5	4	3	2	1	0
	—	—	—	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0
初期値：	1	1	1	0	0	0	0	0
R／W：	—	—	—	R／W	R／W	R／W	R／W	R／W

リザーブビット
タイム同期 4～0

チャネル 4～0 の同期動作を
 設定するビットです。

T S N C はリセット、またはスタンバイモード時に、H'EOにイニシャライズされます。

ビット7～5：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット4：タイマ同期4（SYNC4）

チャネル4の独立動作／同期動作を選択します。

ビット4	説明
S Y N C 4	
0	チャネル4のタイマカウンタ(TCNT4)は独立動作(TCNT4のプリセット／クリアは他チャネルと無関係) (初期値)
1	チャネル4は同期動作 TCNT4の同期プリセット／同期クリアが可能

ビット3：タイマ同期3（S Y N C 3）

チャネル3の独立動作／同期動作を選択します。

ビット3	説	明
S Y N C 3		
0	チャネル3のタイマカウンタ（T C N T 3）は独立動作（T C N T 3のプリセット／クリアは他チャネルと無関係）	（初期値）
1	チャネル3は同期動作 T C N T 3の同期プリセット／同期クリアが可能	

ビット2：タイマ同期2（S Y N C 2）

チャネル2の独立動作／同期動作を選択します。

ビット2	説	明
S Y N C 2		
0	チャネル2のタイマカウンタ（T C N T 2）は独立動作（T C N T 2のプリセット／クリアは他チャネルと無関係）	（初期値）
1	チャネル2は同期動作 T C N T 2の同期プリセット／同期クリアが可能	

ビット1：タイマ同期1（S Y N C 1）

チャネル1の独立動作／同期動作を選択します。

ビット1	説	明
S Y N C 1		
0	チャネル1のタイマカウンタ（T C N T 1）は独立動作（T C N T 1のプリセット／クリアは他チャネルと無関係）	（初期値）
1	チャネル1は同期動作 T C N T 1の同期プリセット／同期クリアが可能	

ビット0：タイマ同期0（S Y N C 0）

チャネル0の独立動作／同期動作を選択します。

ビット0	説	明
S Y N C 0		
0	チャネル0のタイマカウンタ（T C N T 0）は独立動作（T C N T 0のプリセット／クリアは他チャネルと無関係）	（初期値）
1	チャネル0は同期動作 T C N T 0の同期プリセット／同期クリアが可能	

8.2.3 タイマモードレジスタ (TMDR)

TMDR は 8 ビットのリード／ライト可能なレジスタで、チャネル 0～4 の PWM モードの設定、チャネル 2 の位相計数モードの設定およびオーバフローフラグ (OVF) のセット条件の設定を行います。

ビット：	7	6	5	4	3	2	1	0
	—	MDF	FDIR	PWM4	PWM3	PWM2	PWM1	PWM0

初期値： 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

PWM モード 4～0

チャネル 4～0 を PWM モードに設定するビットです。

フラグディレクション

TSR2 の OVF フラグセット条件を設定するビットです。

位相計数モード

チャネル 2 を位相計数モードに設定するビットです。

リザーブビット

TMDR はリセット、またはスタンバイモード時に、H'80 にイニシャライズされます。

ビット 7：リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

ビット 6：位相計数モード (MDF)

チャネル 2 を通常動作させるか、位相計数モードで動作させるかを選択します。

ビット 6	説	明
MDF		
0	チャネル 2 は通常動作	(初期値)
1	チャネル 2 は位相計数モード	

MDFビットを“1”にセットして位相計数モードにすると、TCNT2はアップ／ダウンカウント、TCLKA、TCLKB端子がカウントクロック入力端子となります。TCNT2はTCLKA、TCLKB端子の立上がり（↑）／立下がり（↓）の両エッジでカウントされ、カウントアップ／ダウン方向は次のようになります。

カウント方向	カウントダウン				カウントアップ				
	TCLKA端子	↑	“High”	↓	“Low”	TCLKA端子	↑	“Low”	↓
TCLKB端子	“Low”	↑	“High”	↓	“High”	↑	“Low”	↓	“Low”

位相計数モードでは、TCR2のCKEG1、CKEG0ビットによる外部クロックエッジの選択、およびTPSC2～TPSC0ビットによるカウンタクロックの選択は無効となり、上記の位相計数モードの動作が優先されます。

ただし、TCR2のCCLR1、CCLR0ビットによるカウンタクリア条件の設定、TIOR2、TIER2、TSR2のコンペアマッチ／インプットキャプチャ機能と割込みの設定は位相計数モードでも有効です。

ビット5：フラグディレクション（FDIR）

TSR2のOVFフラグのセット条件を設定します。本ビットの設定は、チャネル2がいずれのモードで動作していても有効となります。

ビット5 FDIR	説	明
0	TSR2のOVFフラグは、TCNT2がオーバフローまたはアンダフローしたときに“1”にセット	（初期値）
1	TSR2のOVFフラグは、TCNT2がオーバフローしたときに“1”にセット	

ビット4：PWMモード4（PWM4）

チャネル4を通常動作させるか、PWMモードで動作させるかを選択します。

ビット4 PWM4	説	明
0	チャネル4は通常動作	（初期値）
1	チャネル4はPWMモード	

PWM4を“1”にセットしてPWMモードにすると、TI0CA4端子はPWM出力端子となり、GRA4のコンペアマッチで1出力、GRB4のコンペアマッチで0出力となります。

TFCRのCMD1、CMD0ビットにより相補PWMモードまたはリセット同期PWMモードが設定されているとき、本ビットの設定は無効となり、CMD1、CMD0ビットの設定が優先されます。

ビット3：PWMモード3（PWM3）

チャネル3を通常動作させるか、PWMモードで動作させるかを選択します。

ビット3	説	明
PWM3		
0	チャネル3は通常動作	(初期値)
1	チャネル3はPWMモード	

PWM3を“1”にセットしてPWMモードにすると、TIOCA3端子はPWM出力端子となり、GRA3のコンペアマッチで1出力、GRB3のコンペアマッチで0出力となります。

TFCRのCMD1、CMD0ビットにより相補PWMモードまたはリセット同期PWMモードが設定されているとき、本ビットの設定は無効となり、CMD1、CMD0ビットの設定が優先されます。

ビット2：PWMモード2（PWM2）

チャネル2を通常動作させるか、PWMモードで動作させるかを選択します。

ビット2	説	明
PWM2		
0	チャネル2は通常動作	(初期値)
1	チャネル2はPWMモード	

PWM2を“1”にセットしてPWMモードにすると、TIOCA2端子はPWM出力端子となり、GRA2のコンペアマッチで1出力、GRB2のコンペアマッチで0出力となります。

ビット1：PWMモード1（PWM1）

チャネル1を通常動作させるか、PWMモードで動作させるかを選択します。

ビット1	説	明
PWM1		
0	チャネル1は通常動作	(初期値)
1	チャネル1はPWMモード	

PWM1を“1”にセットしてPWMモードに設定すると、TIOCA1端子はPWM出力端子となり、GRA1のコンペアマッチ1で出力、GRB1のコンペアマッチで0出力となります。

ビット0：PWMモード0（PWM0）

チャネル0を通常動作させるか、PWMモードで動作させるかを選択します。

ビット0	説明
PWM0	
0	チャネル0は通常動作 (初期値)
1	チャネル0はPWMモード

PWM0を“1”にセットしてPWMモードに設定すると、TIOCA0端子はPWM出力端子となり、GRA0のコンペアマッチで1出力、GRB0のコンペアマッチで0出力となります。

8.2.4 タイマファンクションコントロールレジスタ (TFCR)

TFCRは8ビットのリード／ライト可能なレジスタで、チャネル3、4の相補PWMモード／リセット同期PWMモードの設定、およびバッファ動作の設定を行います。

TECRはリセット、またはスタンバイモード時に、 H_2CO にインシケライズされます。

ピット7...6:リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット5、4：コンピネーションモード1、0（CMD1、CMD0）

チャネル3、4を通常動作させるか、相補PWMモードまたはリセット同期PWMモードで動作させるかを選択します。

ビット5	ビット4	説明
CMD1	CMD0	
0	0	チャネル3、4は通常動作 （初期値）
	1	
1	0	チャネル3、4を組み合わせ、相補PWMモードで動作
	1	チャネル3、4を組み合わせ、リセット同期PWMモードで動作

相補PWMモード、およびリセット同期PWMモードの設定は、使用するTCNTを停止させた状態で行ってください。

本ビットにより、相補PWMモードまたはリセット同期PWMモードに設定した場合、TMDRのPWM4、PWM3ビットによるPWMモードの設定より優先されます。なお、相補PWMモード、リセット同期PWMモードの設定とTSNCのSYNC4、SYNC3ビットによる同期動作の設定は同時に有効となりますが、相補PWMモードを設定したときは、チャネル3とチャネル4を同期動作に設定（TSNCのSYNC4ビットとSYNC3ビットをともに“1”にセット）しないでください。

ビット3：バッファ動作B4（BFB4）

チャネル4のGRB4を通常動作とするか、GRB4とBRB4を組み合わせてバッファ動作とするかを設定します。

ビット3	説明
BFB4	
0	GRB4は通常動作 （初期値）
1	GRB4とBRB4はバッファ動作

ビット2：バッファ動作A4（BFA4）

チャネル4のGRA4を通常動作とするか、GRA4とBRA4を組み合わせてバッファ動作とするかを設定します。

ビット2	説明
BFA4	
0	GRA4は通常動作 （初期値）
1	GRA4とBRA4はバッファ動作

ビット1：バッファ動作B3（BFB3）

チャネル3のGRB3を通常動作とするか、GRB3とBRB3を組み合わせてバッファ動作とするかを設定します。

ビット1	説明
BFB3	
0	GRB3は通常動作
1	GRB3とBRB3はバッファ動作

ビット0：バッファ動作A3（BFA3）

チャネル3のGRA3を通常動作とするか、GRA3とBRA3を組み合わせてバッファ動作とするかを設定します。

ビット0	説明
BFA3	
0	GRA3は通常動作
1	GRA3とBRA3はバッファ動作

8.2.5 タイマアウトプットマスティネーブルレジスタ (T O E R)

T O E R は、 8 ビットのリード／ライト可能なレジスタで、チャネル 3 、 4 の出力設定を許可／禁止します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	EXB4	EXA4	EB3	EB4	EA4	EA3
R / W :	—	—	R / W	R / W	R / W	R / W	R / W	R / W
マスティネーブル TIOCA ₃ 、 TIOCB ₃ 、 TIOCA ₄ 、 TIOCB ₄ TIOCA ₃ 、 TIOCB ₃ 、 TIOCA ₄ 、 TIOCB ₄ 端子の出力設定を許可／禁止するビットです。								
マスティネーブル TOCXA ₄ 、 TOCXB ₄ TOCXA ₄ 、 TOCXB ₄ 端子の出力設定を許可／禁止するビットです。								
<u>リザーブビット</u>								

T O E R はリセット、またはスタンバイモード時に H'FF にイニシャライズされます。

ビット 7 、 6 : リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

ビット 5 : マスティネーブル T O C X B₄ (E X B 4)

TOCXB₄ 端子の I T U 出力を許可／禁止します。

ビット 5 E X B 4	説明
0	T F C R の設定にかかわらず TOCXB ₄ 端子の出力は禁止 (TOCXB ₄ 端子は入出力ポートとして動作) XTGD = “0” の状態で、チャネル 1 のインプットキャプチャ A が発生したとき “0” にクリア
1	T F C R の設定にしたがい TOCXB ₄ 端子の出力は許可 (初期値)

ビット4：マスタイネーブルT0CXA₄(EXA4)

T0CXA₄端子のITU出力を許可／禁止します。

ビット4 EXA4	説	明
0	TFCRの設定にかかわらずT0CXA ₄ 端子の出力は禁止(T0CXA ₄ 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア	
1	TFCRの設定にしたがいT0CXA ₄ 端子の出力は許可	(初期値)

ビット3：マスタイネーブルT1OCB₃(EB3)

T1OCB₃端子のITU出力を許可／禁止します。

ビット3 EB3	説	明
0	TIOR3、TFCRの設定にかかわらずT1OCB ₃ 端子の出力は禁止(T1OCB ₃ 端子は出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア	
1	TIOR3、TFCRの設定にしたがいT1OCB ₃ 端子の出力は許可	(初期値)

ビット2：マスタイネーブルT1OCB₄(EB4)

T1OCB₄端子のITU出力を許可／禁止します。

ビット2 EB4	説	明
0	TIOR4、TFCRの設定にかかわらずT1OCB ₄ 端子の出力は禁止(T1OCB ₄ 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア	
1	TIOR4、TFCRの設定にしたがいT1OCB ₄ 端子の出力は許可	(初期値)

ビット1：マスタイネーブルTIOCA₄(EA4)

TIOCA₄端子のITU出力を許可／禁止します。

ビット1 EA4	説明
0	TIOR4、TMDR、TFCRの設定にかかわらずTIOCA ₄ 端子の出力は禁止 (TIOCA ₄ 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア
1	TIOR4、TMDR、TFCRの設定にしたがいTIOCA ₄ 端子の出力は許可 (初期値)

ビット0：マスタイネーブルTIOCA₃(EA3)

TIOCA₃端子のITU出力を許可／禁止します。

ビット0 EA3	説明
0	TIOR3、TMDR、TFCRの設定にかかわらずTIOCA ₃ 端子の出力は禁止 (TIOCA ₃ 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア
1	TIOR3、TMDR、TFCRの設定にしたがいTIOCA ₃ 端子の出力は許可 (初期値)

8.2.6 タイマアウトプットコントロールレジスタ (T O C R)

T O C R は、8ビットのリード／ライト可能なレジスタで、相補 PWMモード／リセット同期 PWMモード出力の外部トリガによる禁止または出力レベル反転を行います。

ビット : 7 6 5 4 3 2 1 0

	—	—	—	X T G D	—	—	O L S 4	O L S 3
初期値 :	1	1	1	1	1	1	1	1
R / W :	—	—	—	R / W	—	—	R / W	R / W

リザーブビット

出力レベルセレクト3、4

相補 PWMモード／リセット同期 PWMモードの出力レベルを選択するビットです。

リザーブビット

外部トリガディスエーブル

相補 PWMモード／リセット同期 PWMモード出力の外部からのトリガによる出力禁止を設定するビットです。

X T G D、O L S 4 および O L S 3 ビットの設定は、リセット同期 PWMモードまたは相補 PWMモードを設定しているときのみ有効となります。他の出力状態では、これらのビットの設定は無効です。

T O C R はリセット、またはスタンバイモード時にH'FFにイニシャライズされます。

ビット7～5：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット4：外部トリガディスエーブル（X T G D）

リセット同期PWMモード／相補PWMモード時のITU出力の外部トリガによる禁止を設定します。

ビット4	説明
X T G D	
0	リセット同期PWMモード／相補PWMモード時、チャネル1のインプットキャプチャA信号を外部トリガとして使用 外部トリガの発生時、TOERのビット5～0が“0”にクリアされ、ITU出力は禁止
1	外部トリガを禁止 (初期値)

ビット3、2：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット1：出力レベルセレクト4（O L S 4）

リセット同期PWMモード／相補PWMモード出力のレベルを選択します。

ビット1	説明
O L S 4	
0	TIOCA ₃ 、TIOCA ₄ 、TIOCB ₄ は反転出力
1	TIOCA ₃ 、TIOCA ₄ 、TIOCB ₄ は直接出力 (初期値)

ビット0：出力レベルセレクト3（O L S 3）

リセット同期PWMモード／相補PWMモード出力のレベルを選択します。

ビット0	説明
O L S 3	
0	TOCXB ₃ 、TOCXA ₄ 、TOCXB ₄ は反転出力
1	TOCXB ₃ 、TOCXA ₄ 、TOCXB ₄ は直接出力 (初期値)

8.2.7 タイマカウンタ (T C N T)

T C N T は16ビットのカウンタです。I T U には、各チャネル1本、計5本のT C N T があります。

チャネル	略称	機能
0	T C N T 0	アップカウンタ
1	T C N T 1	
2	T C N T 2	位相計数モード : アップ／ダウンカウンタ 上記以外 : アップカウンタ
3	T C N T 3	相補P W Mモード : アップ／ダウンカウンタ
4	T C N T 4	上記以外 : アップカウンタ

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R / W : R/W R/W

T C N T は16ビットのリード／ライト可能なレジスタで、入力したクロックによりカウント動作を行います。入力するクロックは、T C R のT P S C 2～T P S C 0 ビットにより選択します。

T C N T 0、T C N T 1 はアップカウント動作を行います。T C N T 2 は位相計数モード時、またT C N T 3、T C N T 4 は相補P W Mモード時、アップ／ダウンカウント動作を行い、それ以外の場合はアップカウント動作します。

T C N T は、対応するG R A、G R Bとのコンペアマッチ、またはG R A、G R BへのインプットキャプチャによりH'0000にクリアすることができます（カウンタクリア機能）。

T C N T がオーバフロー (H'FFFF→H'0000) すると、対応するチャネルのT S R のO V F フラグが“1”にセットされます。

T C N T がアンダフロー (H'0000→H'FFFF) すると、対応するチャネルのT S R のO V F フラグが“1”にセットされます。

T C N T はC P U と内部16ビットバスで接続されており、ワード／バイト単位のリード／ライトが可能です。

T C N T はリセット、またはスタンバイモード時にH'0000にイニシャライズされます。

8.2.8 ジェネラルレジスタA、B (G R A、G R B)

G Rは、16ビットのレジスタです。I T Uには、各チャネル2本、計10本のジェネラルレジスタがあります。

チャネル	略称	機能
0	G R A 0、G R B 0	アウトプットコンペア／インプットキャプチャ兼用レジスタ
1	G R A 1、G R B 1	
2	G R A 2、G R B 2	
3	G R A 3、G R B 3	アウトプットコンペア／インプットキャプチャ兼用レジスタ。バッファレジスタ (B R A、B R B) と組み合わせることにより、バッファ動作設定可能
4	G R A 4、G R B 4	

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R / W : R/W R/W

G Rは16ビットのリード／ライト可能なレジスタで、アウトプットコンペアレジスタとインプットキャプチャレジスタの両方の機能をもっています。機能の切換えは、T I O Rにより行います。

アウトプットコンペアレジスタとして使用しているときは、G R A／G R Bの値とT C N Tの値は常に比較されています。両者の値が一致（コンペアマッチ）すると、T S RのI M F A／I M F Bフラグが“1”にセットされます。T I O Rによりコンペアマッチ出力を設定することができます。

インプットキャプチャレジスタとして使用しているときは、外部からのインプットキャプチャ信号を検出して、T C N Tの値を格納します。このとき対応するT S RのI M F A／I M F Bフラグが“1”にセットされます。インプットキャプチャ信号の検出エッジはT I O Rにより行います。

P W Mモード、相補P W Mモード、またはリセット同期P W Mモードに設定されている場合には、T I O Rの設定は無視されます。


G RはC P Uと内部16ビットバスで接続されており、ワード／バイト単位のリード／ライトが可能です。

G Rはリセット、またはスタンバイモード時にアウトプットコンペアレジスタ(端子出力なし)に設定され、H' FFFFにイニシャライズされます。

8.2.9 バッファレジスタA、B (BRA、BRB)

B Rは、16ビットのレジスタです。ITUには、チャネル3、4に各2本、計4本のバッファレジスタがあります。

チャネル	略 称	機 能
3	BRA3、BRB3	バッファ動作時に使用 • 対応するG RA、G RBがアウトプットコンペアレジスタのときアウトプットコンペアバッファレジスタとして機能し、コンペアマッチによりB RA、B RBの値をG RA、G RBに自動転送可能
4	BRA4、BRB4	• 対応するG RA、G RBがインプットキャプチャレジスタのときインプットキャプチャバッファレジスタとして機能し、インプットキャプチャ時それまで格納されていたG RA、G RBの値をB RA、B RBに自動転送可能

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0


初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

B Rは、16ビットのリード／ライト可能なレジスタで、バッファ動作設定時に使用されます。バッファ動作の設定はT F C RのB FB 4、B FA 4、B FB 3、およびB FA 3ビットにより独立に行うことができます。

B RはG Rと対になって機能し、G Rがアウトプットコンペアレジスタに設定されているときはアウトプットコンペアバッファレジスタとして、またG Rがインプットキャプチャレジスタとして設定されているときはインプットキャプチャバッファレジスタとして機能します。


B RはC P Uと内部16ビットバスで接続されており、ワード／バイト単位のリード／ライトが可能です。

B Rは、リセット、またはスタンバイモード時にH'FFFFにイニシャライズされます。

8.2.10 タイマコントロールレジスタ (T C R)

T C R は 8 ビットのレジスタです。 I T U には、各チャネル 1 本、計 5 本の T C R があります。

チャネル	略 称	機 能
0	T C R 0	T C R は T C N T の制御を行います。
1	T C R 1	各チャネルの T C R は同一の機能をもっています。
2	T C R 2	チャネル 2 を位相計数モードに設定したとき、 T C R 2 の C K E G 1 、 C K E G 0 ビットおよび T P S C 2 ~ T P S C 0 ビットの設定は無効となります。
3	T C R 3	
4	T C R 4	



T C R は 8 ビットのリード／ライト可能なレジスタで、 T C N T のカウントクロックの選択、外部クロック選択時のエッジの選択、およびカウンタクリア要因の選択を行います。

T C R はリセット、またはスタンバイモード時に、H'80 にイニシャライズされます。

ビット 7 : リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

ビット6、5：カウンタクリア1、0（CCLR1、CCLR0）

TCNTのカウンタクリア要因を選択します。

ビット6 CCLR1	ビット5 CCLR0	説明
0	0	TCNTのクリア禁止 (初期値)
	1	GRAのコンペアマッチ／インプットキャプチャ ^{*1} でTCNTをクリア
1	0	GRBのコンペアマッチ／インプットキャプチャ ^{*1} でTCNTをクリア
	1	同期クリア。同期動作 ^{*2} をしている他のタイマのカウンタクリアに同期してTCNTをクリア

【注】^{*1} GRがアウトプットコンペアレジスタとして機能しているとき、コンペアマッチにより、クリアされます。GRがインプットキャプチャレジスタとして機能しているとき、インプットキャプチャによりクリアされます。

^{*2} 同期動作の設定はTSCにより行います。

ビット4、3：クロックエッジ1、0（CKEG1、CKEG0）

外部クロック選択時に、外部クロックの入力エッジを選択します。

ビット4 CKEG1	ビット3 CKEG0	説明
0	0	立上がりエッジでカウント (初期値)
	1	立下がりエッジでカウント
1	—	立上がり／立下がりの両エッジでカウント

チャネル2が位相計数モードに設定されているとき、TCR2のCKEG1、CKEG0ビットの設定は無効になり、位相計数モードの動作が優先されます。

ビット2～0：タイマプリスケーラ2～0（T P S C 2～T P S C 0）

T C N Tのカウントクロックを選択します。

ビット2 T P S C 2	ビット1 T P S C 1	ビット0 T P S C 0	説明
0	0	0	内部クロック： ϕ でカウント (初期値)
		1	内部クロック： $\phi/2$ でカウント
	1	0	内部クロック： $\phi/4$ でカウント
		1	内部クロック： $\phi/8$ でカウント
1	0	0	外部クロックA：TCLKA端子入力でカウント
		1	外部クロックB：TCLKB端子入力でカウント
	1	0	外部クロックC：TCLKC端子入力でカウント
		1	外部クロックD：TCLKD端子入力でカウント

T P S C 2 ビットを“0”にクリアして内部クロックを選択した場合、クロックの立下がりエッジでカウントされます。また、T P S C 2 ビットを“1”にセットして外部クロックを選択した場合、カウントエッジはCKEG1、CKEG0ビットの設定にしたがいます。

チャネル2が位相計数モードに設定されているとき（TMDRのMDFビット＝“1”）、TCR2のT P S C 2～T P S C 0 ビットの設定は無効となり、位相計数モードの動作が優先されます。

8.2.11 タイマ I/O コントロールレジスタ (T I O R)

T I O R は 8 ビットのレジスタです。I T U には、各チャネル 1 本、計 5 本の T I O R があります。

チャネル	略 称	機 能
0	T I O R 0	T I O R は G R の制御を行います。
1	T I O R 1	P W M モード時、一部機能が異なります。
2	T I O R 2	チャネル 3、4 を相補 P W M モード／リセット同期 P W M モードに設定したとき、T I O R 3、T I O R 4 の設定は無効となります。
3	T I O R 3	
4	T I O R 4	

ビット : 7 6 5 4 3 2 1 0
 ─ ─ I O B 2 I O B 1 I O B 0 ─ ─ I O A 2 I O A 1 I O A 0

初期値 : 1 0 0 0 1 0 0 0

R / W : ─ R / W R / W R / W ─ R / W R / W R / W

I / O コントロール A 2 ~ 0
 G R A の機能を選択するビットです。

リザーブビット

I / O コントロール B 2 ~ 0

G R B の機能を選択するビットです。

リザーブビット

T I O R は 8 ビットのリード／ライト可能なレジスタで、G R A、G R B をアウトプットコンペアレジスタとして使用するか、インプットキャプチャレジスタとして使用するかを選択します。また T I O C A、T I O C B 端子の機能を選択します。アウトプットコンペアレジスタを選択した場合は出力設定を選択し、インプットキャプチャレジスタを選択した場合はインプットキャプチャ信号の入力エッジを選択します。

T I O R はリセット、またはスタンバイモード時に、H'88 にイニシャライズされます。

ビット 7 : リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

ビット6～4：I/OコントロールB2～0 (I O B 2～I O B 0)

G R B の機能を選択します。

ビット6 I O B 2	ビット5 I O B 1	ビット4 I O B 0	説明	
0	0	0	G R B はアウトプットコンペアレジスタ	コンペアマッチによる端子出力禁止 (初期値)
		1		G R B のコンペアマッチで0出力* ¹
	1	0		G R B のコンペアマッチで1出力* ¹
		1		G R B のコンペアマッチでトグル出力 (チャネル2のみ1出力) * ¹ 、* ²
1	0	0	G R B はインプットキャプチャレジスタ	立上がりエッジでG R B へインプットキャプチャ
		1		立下がりエッジでG R B へインプットキャプチャ
	1	0		立上がり／立下がりの両エッジでインプットキャプチャ
		1		

【注】*¹ リセット後、最初のコンペアマッチが発生するまでの出力値は0です。

*² チャネル2はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に1出力が選択されます。

ビット3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット2～0：I/OコントロールA2～0（IOA2～IOA0）

GRAの機能を選択します。

ビット2 IOA2	ビット1 IOA1	ビット0 IOA0		説明
0	0	0	GRAはアウト プットコンペア レジスタ	コンペアマッチによる端子出力禁止 (初期値)
		1		GRAのコンペアマッチで0出力*1
	1	0		GRAのコンペアマッチで1出力*1
		1		GRAのコンペアマッチでトグル出力 (チャネル2のみ1出力) * ¹ * ²
1	0	0		立上がりエッジでGRAへインプットキャ プチャ
		1		立下がりエッジでGRAへインプットキャ プチャ
	1	0		立上がり／立下がりの両エッジでインプッ トキャプチャ
		1		


【注】*¹ リセット後、最初のコンペアマッチが発生するまでの出力値は0です。

*² チャネル2はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に1出力が選択されます。

8.2.12 タイマステータスレジスタ (T S R)

T S R は 8 ビットのレジスタです。I T U には、各チャネル 1 本、計 5 本の T S R があります。

チャネル	略 称	機 能
0	T S R 0	インプットキャップチャ／コンペアマッチやオーバフローのステータスを示します。
1	T S R 1	
2	T S R 2	
3	T S R 3	
4	T S R 4	



【注】* フラグをクリアするための “0” ライトのみ可能です。

T S R は 8 ビットのリード／ライト可能なレジスタで、T C N T のオーバフロー／アンダフローの発生、および G R A、G R B のコンペアマッチ／インプットキャップチャの発生を示します。

これらのフラグは割込み要因であり、T I E R の対応するビットにより割込みが許可されていれば、C P U に割込みを要求します。

T S R はリセット、またはスタンバイモード時に、H'F8にイニシャライズされます。

ビット7～3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット2：オーバフローフラグ（OVF）

T C N Tのオーバフロー／アンダフローの発生を示すステータスフラグです。

ビット2 OVF	説	明
0	[クリア条件] OVF = “1”の状態で、OVFフラグをリードした後、OVFフラグに“0”をライトしたとき	(初期値)
1	[セット条件] T C N Tの値がオーバフロー ($H' FFFF \rightarrow H' 0000$) またはアンダフロー ($H' 0000 \rightarrow H' FFFF$) したとき*	

【注】* T C N Tのアンダフローは、T C N Tがアップ／ダウンカウンタとして機能している場合に発生します。したがって、次の場合のみアンダフローが発生することがあります。

- (1)チャネル2が位相計数モードに設定されているとき (T M D RのM D F = “1”)
- (2)チャネル3、4が相補PWMモードに設定されているとき(T F C RのC M D 1 = “1”、C M D 0 = “0”)

ビット1：インプットキャプチャ／コンペアマッチフラグB（IMFB）

G R Bのコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット1 IMFB	説	明
0	[クリア条件] IMFB = “1”の状態で、IMFBフラグをリードした後、IMFBフラグに“0”をライトしたとき	(初期値)
1	[セット条件] (1)G R Bがアウトプットコンペアレジスタとして機能している場合、T C N T = G R Bになったとき (2)G R Bがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によりT C N Tの値がG R Bに転送されたとき	

ビット0：インプットキャプチャ／コンペアマッチフラグA（IMFA）


GRAのコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット0 IMFA	説明
0	[クリア条件] (1) IMFA = "1" の状態で、IMFAフラグをリードした後、IMFAフラグに "0" をライトしたとき
1	[セット条件] (1) GRAがアウトプットコンペアレジスタとして機能している場合、TCNT = GRAになったとき (2) GRAがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により TCNT の値が GRA に転送されたとき

8.2.13 タイマインタラプトイネーブルレジスタ (TIER)

TIERは8ビットのレジスタです。ITUには、各チャネル1本、計5本のTIERがあります。

チャネル	略称	機能
0	TIER 0	割込み要求の許可／禁止を制御します。
1	TIER 1	
2	TIER 2	
3	TIER 3	
4	TIER 4	



TIERは8ビットのリード／ライト可能なレジスタで、オーバフロー割込み要求、GRのコンペアマッチ／インプットキャプチャ割込み要求の許可／禁止を制御します。

TIERはリセット、またはスタンバイモード時に、H'F8にイニシャライズされます。

ビット7～3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット2：オーバフローインタラプトイネーブル(OVIE)

TSRのOVFフラグが“1”にセットされたとき、OVFフラグによる割込み要求を許可／禁止します。

ビット2	説明
OVIE	
0	OVFフラグによる割込み(OVIE)要求を禁止 (初期値)
1	OVFフラグによる割込み(OVIE)要求を許可

ビット1：インプットキャプチャ／コンペアマッチインタラプトイネーブルB(IMIEB)

TSRのIMFBフラグが“1”にセットされたとき、IMFBによる割込み要求を許可／禁止します。

ビット1	説明
IMIEB	
0	IMFBフラグによる割込み(IMIEB)要求を禁止 (初期値)
1	IMFBフラグによる割込み(IMIEB)要求を許可

ビット0：インプットキャプチャ／コンペアマッチインタラプトイネーブルA(IMIEA)

TSRのIMFAフラグが“1”にセットされたとき、IMFAによる割込み要求を許可／禁止します。

ビット0	説明
IMIEA	
0	IMFAフラグによる割込み(IMIEA)要求を禁止 (初期値)
1	IMFAフラグによる割込み(IMIEA)要求を許可

8.3 CPUとのインターフェース

8.3.1 16ビットアクセス可能なレジスタ

T C N T、G R A、G R B、およびB R A、B R B、B R は16ビットのレジスタです。これらのレジスタは、CPUと内部16ビットデータバスで接続されており、ワード単位のリード／ライトが可能です。また、バイト単位のリード／ライトもできます。

T C N Tに対してワード単位のリード／ライトを行った場合の動作を図8.6、図8.7に示します。

また、T C N T H、T C N T Lに対してバイト単位のリード／ライトを行った場合の動作を図8.8、図8.9、図8.10、図8.11に示します。




図8.6 T C N Tのアクセス動作 [C P U → T C N T (ワード)]




図8.7 T C N Tのアクセス動作 [T C N T → C P U (ワード)]




図 8.8 TCNT のアクセス動作 [CPU → TCNT (上位バイト)]




図 8.9 TCNT のアクセス動作 [CPU → TCNT (下位バイト)]




図 8.10 TCNT のアクセス動作 [TCNT → CPU (上位バイト)]




図 8.11 TCNT のアクセス動作 [TCNT → CPU (下位バイト)]

8.3.2 8ビットアクセスのレジスタ

T C N T、G R、B R以外のレジスタは8ビットレジスタです。これらのレジスタはC P Uと内部8ビットデータバスで接続されています。

T C Rに対してバイト単位のリード／ライトを行った場合の動作を図8.12、図8.13に示します。

なお、ワードサイズの転送命令を実行するとバイト単位2回の転送が行われます。




図8.12 T C Rのアクセス動作 [C P U → T C R]




図8.13 T C Rのアクセス動作 [T C R → C P U]

8.4 動作説明

8.4.1 概要

以下に各モードの動作概要を示します。

(1) 通常動作

各チャネルには、T C N TとG Rがあります。T C N Tは、アップカウント動作を行い、フリーランニング動作、周期カウント動作、または外部イベントカウント動作が可能です。

G R A、G R Bは、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

(2) 同期動作

同期動作を設定したチャネルのT C N Tは、同期プリセット動作を行います。すなわち、同期動作に設定されたチャネルのうち任意のT C N Tを書き換えると他のチャネルのT C N Tも同時に書き換えられます。また、同期動作に設定された複数のチャネルのT C RのC C L R 1、C C L R 0ビットの設定により、T C N Tの同期クリアが可能です。

(3) P W Mモード

T I O C A端子からP W M波形を出力するモードです。コンペアマッチAにより1出力、コンペアマッチBにより0出力となります。G R A、G R Bの設定により、デューティ0～100%のP W M波形を出力できます。P W Mモードに設定すると当該チャネルのG R A、G R Bは自動的にアウトプットコンペアレジスタとして機能します。

(4) リセット同期P W Mモード

チャネル3、4を組み合わせて、正相と逆相のP W M波形を3相出力します（3相のP W M波形は一方の変化点が共通となる関係になります）。リセット同期P W Mモードに設定するとG R A 3、G R B 3、G R A 4、G R B 4は自動的にアウトプットコンペアレジスタとして機能します。また、T I O C A₃、T I O C B₃、T I O C A₄、T O C X A₄、T I O C B₄、T O C X B₄端子は自動的にP W M出力端子となり、T C N T 3はアップカウント動作を行います。T C N T 4は独立に動作します（ただし、G R A 4、G R B 4はT C N T 4とは切り離されています）。

(5) 相補P W Mモード

チャネル3、4を組み合わせて、正相と逆相がノンオーバラップの関係にあるP W M波形を3相出力します。相補P W Mモードに設定するとG R A 3、G R B 3、G R A 4、G R B 4は自動的にアウトプットコンペアレジスタとして機能します。また、T I O C A₃、T I O C B₃、T I O C A₄、T O C X A₄、T I O C B₄、T O C X B₄端子は自動的にP W M出力端子となり、T C N T 3、T C N T 4はアップ／ダウンカウント動作を行います。

(6) 位相計数モード

TCLKA、TCLKB端子から入力される2つのクロックの位相差を検出して、TCNT2をアップ／ダウンカウント動作させるモードです。位相計数モードに設定するとTCLKA、TCLKB端子はクロック入力となり、またTCNT2はアップ／ダウンカウント動作を行います。

(7) バッファ動作

① GRがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると当該チャネルのBRの値が、GRに転送されます。

② GRがインプットキャプチャレジスタの場合

インプットキャプチャが発生するとTCNTの値をGRに転送すると同時に、それまで格納されていたGRの値をBRに転送します。

③ 相補PWMモードの場合

TCNT3、TCNT4のカウント方向が変化するとBRの値が、GRに転送されます。

④ リセット同期PWMモードの場合

GRA3のコンペアマッチによりBRの値が、GRに転送されます。

8.4.2 基本機能

(1) カウンタの動作

タイマスタートレジスタ（TSTR）のSTR0～STR4ビットを“1”にセットすると、対応するチャネルのCNTはカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a) カウント動作の設定手順例

カウント動作の設定手順例を図8.14に示します。




図8.14 カウント動作設定手順例

- ① TCRのTPSC2～TPSC0ビットでカウンタクロックを選択してください。外部クロックを選択した場合は、TCRのCKEG1、CKEG0ビットで外部クロックのエッジを選択してください。
- ② 周期カウント動作の場合TCRのCCLR1、CCLR0ビットでTCNTをGRAのコンペアマッチでクリアするか、GRBのコンペアマッチでクリアするかを選択してください。
- ③ ②で選択したGRAまたはGRBを、T1ORによりアウトプットコンペアレジスタに設定してください。
- ④ ②で選択したGRAまたはGRBに周期カウンタの周期を設定してください。
- ⑤ TSTRのSTRビットを“1”にセットしてカウント動作を開始してください。

(b) フリーランニングカウント動作と周期カウント動作

ITUチャネル0～4のカウンタ(TCNT)はリセット直後は、すべてフリーランニングカウンタの設定となっており、TSTRの対応するビットを“1”にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。TCNTがオーバフロー($H' FFFF \rightarrow H' 0000$)するとTSRのOVFフラグが“1”にセットされます。このとき、対応するTIERのOVIIEビットが“1”ならば、CPUに割込みを要求します。TCNTはオーバフロー後、H' 0000から再びアップカウント動作を継続します。

フリーランニングカウンタの動作を図8.15に示します。




図8.15 フリーランニングカウンタの動作

T C N T のクリア要因にコンペアマッチを選択したときは、当該チャネルの T C N T は周期カウント動作を行います（周期設定用の G R A または G R B をアウトプットコンペアレジスタに設定し、T C R の C C L R 1、C C L R 0 ビットにより、コンペアマッチによるカウンタクリアを選択します）。設定後、T S T R の対応するビットを“1”にセットすると周期カウンタとしてアップカウント動作を開始します。カウント値が G R A / G R B の値と一致すると T S R の I M F A / I M F B フラグが“1”にセットされ、T C N T は H' 0000 にクリアされます。

このとき、対応する T I E R の I M I E A / I M I E B ビットが“1”ならば、C P U に割込みを要求します。T C N T はコンペアマッチ後、H' 0000 から再びアップカウント動作を継続します。

周期カウンタの動作を図 8.16 に示します。




図 8.16 周期カウンタの動作

(c) T C N T のカウントタイミング

①内部クロック動作の場合

T C R の T P S C 2 ~ T P S C 0 ビットにより、システムクロック (ϕ) またはシステムクロックを分周した 3 種類のクロック ($\phi / 2$ 、 $\phi / 4$ 、 $\phi / 8$) が選択できます。

このときのタイミングを図 8.17 に示します。




図 8.17 内部クロック動作時のカウントタイミング

②外部クロック動作の場合

T C R の T P S C 2 ~ T P S C 0 ビットにより外部クロック入力端子 (TCLKA~TCLKD) を、また C K E G 1、C K E G 0 ビットにより検出エッジを選択できます。外部クロックの検出は、立上がりエッジ／立下がりエッジ／両エッジの選択が可能です。

なお、外部クロックのパルス幅は、単エッジの場合は 1.5 システムクロック以上、両エッジの場合は 2.5 システムクロック以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。

立上がり／立下がりの両エッジ検出時のタイミングを図 8.18 に示します。




図 8.18 外部クロック動作時のカウントタイミング（両エッジ検出の場合）

(2) コンペアマッチによる波形出力機能

I T U チャネル 0 、 1 、 3 、 4 は、コンペアマッチ A 、 B により対応する T I O C A 、 T I O C B 端子から 0 出力 / 1 出力 / トグル出力を行うことができます。

チャネル 2 は 0 出力 / 1 出力のみ可能です。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 8.19 に示します。




図 8.19 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

0 出力 / 1 出力の例を図 8.20 に示します。

T C N T をフリーランニングカウント動作、またコンペアマッチ A により 0 出力、コンペアマッチ B により 1 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。

T C N T の値




図 8.20 0 出力、1 出力の動作例

トグル出力の例を図 8.21 に示します。

T C N T を周期カウント動作（コンペアマッチ B でカウンタクリア）に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。

T C N T の値




図 8.21 トグル出力の動作例

(c) アウトプットコンペア出力タイミング

コンペアマッチ信号は、T C N T と G R が一致した最後のステート（T C N T が一致したカウント値を更新するタイミング）で発生します。コンペアマッチ信号が発生したとき、T I O R で設定される出力値がアウトプットコンペア出力端子(TI0CA、TI0CB)に出力されます。T C N T と G R が一致した後、T C N T 入力クロックが発生するまでコンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミングを図 8.22 に示します。




図 8.22 アウトプットコンペア出力タイミング


(3) インプットキャプチャ機能

インプットキャプチャ／アウトプットコンペア端子(TIOCA、TIOCB)の入力エッジを検出して T C N T の値を G R に転送することができます。検出エッジは立上がりエッジ／立下がりエッジ／両エッジから選択できます。

インプットキャプチャ機能を利用することで、パルス幅や周期の測定を行うことができます。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 8.23 に示します。



- ① T I O R により、G R をインプットキャプチャレジスタに設定し、インプットキャプチャ信号の入力エッジを立上がりエッジ／立下がりエッジ／両エッジの 3 種類から選択してください。ただし、対応するポートの D D R を “0” にクリアした状態で T I O R の設定を行ってください。
- ② T S T R の S T R ビットを “1” にセットして、T C N T のカウント動作を開始してください。

図 8.23 インプットキャプチャ動作の設定手順例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 8.24 に示します。

TIOCA 端子のインプットキャプチャ入力エッジは立上がり／立下がりの両エッジ、また TIOCB 端子のインプットキャプチャ入力エッジは立下がりエッジを選択し、TCNT は GRB のインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 8.24 インプットキャプチャ動作例

(c) インプットキャプチャ信号タイミング

インプットキャプチャ入力は、T I O Rの設定により立上がりエッジ／立下がりエッジ／両エッジの選択ができます。

立上がりエッジを選択した場合のタイミングを図8.25に示します。

インプットキャプチャ入力信号のパルス幅は、単エッジの場合は1.5システムクロック以上、両エッジの場合は2.5システムクロック以上必要です。




図 8.25 インプットキャプチャ入力信号タイミング


8.4.3 同期動作

同期動作は、複数の T C N T の値を同時に書き換えることができます（同期プリセット）。また、T C R の設定により複数の T C N T を同時にクリアすることができます（同期クリア）。

同期動作により、1つのタイムベースに対してジェネラルレジスタを増加することができます、チャネル 0～4 はすべて同期動作の設定が可能です。

(1) 同期動作の設定手順例

同期動作の設定手順例を図 8.26 に示します。



- ① 同期動作に設定するチャネルに対応した T S N C の S Y N C ビットを “1” にセットしてください。
- ② 同期動作に設定したチャネルのいずれかの T C N T にライトすると、他の T C N T にも同じ値が同時にライトされます。
- ③ T C R の C C L R 1、C C L R 0 ビットにより、コンペアマッチ／インプットキャプチャでカウンタクリアするように設定してください。
- ④ T C R の C C L R 1、C C L R 0 ビットにより、カウンタクリア要因を同期クリアに設定してください。
- ⑤ T S T R の S T R ビットを “1” にセットして、T C N T のカウント動作を開始してください。

図 8.26 同期モードの設定手順例

(2) 同期動作例

同期動作例を図 8.27 に示します。

チャネル 0 ~ 2 を同期動作かつ PWM モードに設定し、チャネル 0 のカウンタクリア要因を G R B 0 のコンペアマッチ、またチャネル 1、2 のカウンタクリア要因を同期クリアに設定した場合の例です。

このとき、チャネル 0 ~ 2 の T C N T は同期プリセット、G R B 0 のコンペアマッチによる同期クリア動作を行い、3 相の PWM 波形を T I O C A₀、T I O C A₁、T I O C A₂ 端子から出力します。

PWM モードについては「8.4.4 PWM モード」を参照してください。




図 8.27 同期動作例

8.4.4 PWMモード

PWMモードはGRAとGRBをペアで使用し、TIOCA出力端子よりPWM波形を出力します。GRAにはPWM波形の1出力タイミングを設定し、GRBにはPWM波形の0出力タイミングを設定します。

GRAとGRBのいずれかのコンペアマッチをTCNTのカウンタクリア要因とすることにより、デューティ0～100%のPWM波形をTIOCA端子より出力することができます。チャネル0～4はすべてPWMモードの設定が可能です。


PWM出力端子とレジスタの対応を表8.4に示します。GRAとGRBの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

表8.4 PWM出力端子とレジスタの組み合わせ

チャネル	出力端子	1出力	0出力
0	TIOCA ₀	GRA 0	GRB 0
1	TIOCA ₁	GRA 1	GRB 1
2	TIOCA ₂	GRA 2	GRB 2
3	TIOCA ₃	GRA 3	GRB 3
4	TIOCA ₄	GRA 4	GRB 4

(1) PWMモードの設定手順例

PWMモードの設定手順例を図8.28に示します。



- ① TCRのTPSC2～TPSC0ビットでカウンタクロックを選択してください。外部クロックを選択した場合は、TCRのCKEG1、CKEG0ビットにより外部クロックのエッジを選択してください。
- ② TCRのCCLR1、CCLR0ビットによりカウンタクリア要因を選択してください。
- ③ GRAに出力PWM波形の1出力タイミングを設定してください。
- ④ GRBに出力PWM波形の0出力タイミングを設定してください。
- ⑤ TMDRのPWMビットでPWMモードを設定してください。PWMモードを設定すると、TIORの内容にかかわらずGRA／GRBは、PWM出力波形の1出力／0出力タイミング設定用アウトプットコンペアレジスタとなります。TIOCA端子は自動的にPWM出力端子となります。ただし、TIOCB端子は、TIORのIOB1、IOB0ビットの設定に従います。TIOCB端子を出力しない場合は、IOB1、IOB0をいずれも“0”にクリアしてください。
- ⑥ TSTRのSTRビットを“1”にセットして、TCNTのカウント動作を開始してください。


図8.28 PWMモードの設定手順例

(2) PWMモードの動作例


PWMモードの動作例を図8.29に示します。

PWMモードに設定するとTIOCA端子は出力端子となり、GRAのコンペアマッチで1出力、GRBのコンペアマッチで0出力となります。

TCNTのカウンタクリア要因をGRA、GRBのコンペアマッチとした場合の例です。同期動作またはフリーランニングカウント動作も使用できます。



(a) G R A でカウンタクリア





(b) G R B でカウンタクリア

図8.29 PWMモードの動作例(1)

PWMモードで、デューティ0%、デューティ100%のPWM波形を出力する例を図8.30に示します。

カウンタクリア要因をGRBのコンペアマッチに設定し、GRAの設定値>GRBの設定値としたとき、PWM波形はデューティ0%となります。また、カウンタクリア要因をGRAのコンペアマッチに設定し、GRBの設定値>GRAの設定値としたときPWM波形はデューティ100%となります。



(b) デューティ100%の場合

図8.30 PWMモードの動作例(2)

8.4.5 リセット同期 PWM モード

リセット同期 PWM モードは、チャネル 3、4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形（正相と逆相）を 3 相出力します。

リセット同期 PWM モードに設定すると、TIOCA₃、TIOCB₃、TIOCA₄、TOCXA₄、および TIOCB₄、TOCXB₄ 端子は自動的に PWM 出力端子となり、T C N T 3 はアップカウンタとして機能します。

使用される PWM 出力端子を表 8.5 に、使用するレジスタの設定を表 8.6 に示します。

表 8.5 リセット同期 PWM モード時の出力端子


チャネル	出力端子	説明
3	TIOCA ₃	PWM 出力 1
	TIOCB ₃	PWM 出力 1' (PWM 出力 1 の逆相波形)
4	TIOCA ₄	PWM 出力 2
	TOCXA ₄	PWM 出力 2' (PWM 出力 2 の逆相波形)
	TIOCB ₄	PWM 出力 3
	TOCXB ₄	PWM 出力 3' (PWM 出力 3 の逆相波形)

表 8.6 リセット同期 PWM モード時のレジスタ設定

レジスタ	設 定 内 容
T C N T 3	H'0000 を初期設定
T C N T 4	使用しません（独立に動作）
G R A 3	T C N T 3 のカウント周期を設定
G R B 3	TIOCA ₃ 、TIOCB ₃ 端子より出力される PWM 波形の変化点を設定
G R A 4	TIOCA ₄ 、TOCXA ₄ 端子より出力される PWM 波形の変化点を設定
G R B 4	TIOCB ₄ 、TOCXB ₄ 端子より出力される PWM 波形の変化点を設定

(1) リセット同期 PWM モードの設定手順例

リセット同期 PWM モードの設定手順を図 8.31 に示します。



- ① TSTR の STR3 ビットを “0” にクリアし、TCNT3 のカウント動作を停止してください。リセット同期 PWM モードの設定は、TCNT3 が停止した状態で行ってください。
- ② TCR の TPSC2 ~ TPSC0 ビットでチャネル 3 のカウンタクロックを選択してください。外部クロックを選択した場合は、TCR の CKEG1、CKEG0 ビットで外部クロックのエッジを選択してください。
- ③ TCR3 の CCLR1、CCLR0 ビットでカウンタクリア要因を GRA3 のコンペアマッチに設定してください。
- ④ TFCR の CMD1、CMD0 ビットでリセット同期 PWM モードを設定してください。
- ⑤ TCNT3 は、H'0000 としてください。TCNT4 は、設定する必要はありません。
- ⑥ GRA3 は周期レジスタです。GRA3 には、周期を設定してください。GRB3、GRA4、GRB4 には、PWM 出力波形変化タイミングを設定してください。ただし、設定値は、TCNT3 とコンペアマッチする範囲で設定してください。
 $X \leq GRA3$ (X : 設定値)
- ⑦ TSTR の STR3 ビットを “1” にセットして、TCNT3 のカウント動作を開始してください。

図 8.31 リセット同期 PWM モードの設定手順例

(2) リセット同期 PWMモードの動作例

リセット同期 PWMモードの動作例を図 8.32に示します。

リセット同期 PWMモードでは、T C N T 3 はアップカウンタとして動作します。T C N T 4 は独立動作します。ただし、G R A 4、G R B 4 はT C N T 4 から切り離されます。T C N T 3 がG R A 3 とコンペアマッチするとカウンタはクリアされ、H'0000からカウントアップを再開します。

PWM出力端子は、それぞれG R B 3、G R A 4、G R B 4 とT C N T 3 のコンペアマッチおよびカウンタクリアが発生するたびにトグル出力を行います。




図 8.32 リセット同期 PWMモードの動作例（O L S 3 = O L S 4 = 1 の場合）

リセット同期 PWMモードとバッファ動作を同時に設定した場合の動作については、「8.4.8 バッファ動作」を参照してください。

8.4.6 相補 PWM モード

相補 PWM モードは、チャネル 3、4 を組み合わせることにより、正相と逆相がノンオーバラップの関係にある PWM 波形を 3 相出力します。

相補 PWM モードに設定すると、TIOCA₃、TIOCB₃、TIOCA₄、TOCXA₄、および TIOCB₄、TOCXB₄ 端子は自動的に PWM 出力端子となり、TCNT3 と TCNT4 はアップ／ダウンカウンタとして機能します。

使用される PWM 出力端子を表 8.7 に、使用するレジスタの設定を表 8.8 に示します。

表 8.7 相補 PWM モード時の出力端子


チャネル	出力端子	説明
3	TIOCA ₃	PWM 出力 1
	TIOCB ₃	PWM 出力 1 (PWM 出力 1 とノンオーバラップの関係にある逆相波形)
4	TIOCA ₄	PWM 出力 2
	TOCXA ₄	PWM 出力 2 (PWM 出力 2 とノンオーバラップの関係にある逆相波形)
	TIOCB ₄	PWM 出力 3
	TOCXB ₄	PWM 出力 3 (PWM 出力 3 とノンオーバラップの関係にある逆相波形)

表 8.8 相補 PWM モード時のレジスタ設定

レジスタ	設定内容
TCNT3	ノンオーバラップ期間を初期設定 (TCNT4 との差がノンオーバラップ期間となります)
TCNT4	H'0000 を初期設定
GRA3	TCNT3 の上限値 - 1 を設定
GRB3	TIOCA ₃ 、TIOCB ₃ 端子より出力される PWM 波形の変化点を設定
GRA4	TIOCA ₄ 、TOCXA ₄ 端子より出力される PWM 波形の変化点を設定
GRB4	TIOCB ₄ 、TOCXB ₄ 端子より出力される PWM 波形の変化点を設定

(1) 相補 PWM モードの設定手順

相補 PWM モードの設定手順例を図 8.33 に示します。



- ① T S T R の S T R 3、S T R 4 ビットを “0” にクリアし T C N T のカウント動作を停止してください。相補 PWM モードの設定は、T C N T 3、T C N T 4 が停止した状態で行ってください。
- ② T C R の T P S C 2～T P S C 0 ビットでチャネル 3、4 に同一カウンタクロックを選択してください。外部クロックを選択した場合は、T C R の C K E G 1、C K E G 0 ビットで外部クロックのエッジを選択してください。T C R の C C L R 1、C C L R 0 ビットでカウンタクリアは選択しないでください。
- ③ T F C R の C M D 1、C M D 0 ビットで相補 PWM モードを設定してください。T I O C A₃、T I O C B₃、T I O C A₄、T I O C B₄、T O C X A₄、T O C X B₄ 端子は自動的に PWM 出力端子となります。
- ④ T C N T 4 は、H'0000 としてください。T C N T 3 は、ノンオーバラップ期間を設定してください。T C N T 3 と T C N T 4 に同じ値を設定しないでください。
- ⑤ G R A 3 は周期レジスタです。G R A 3 には、T C N T 3 の上限値 -1 を設定してください。G R B 3、G R A 4、G R B 4 には、PWM 出力波形変化タイミングを設定してください。ただし、設定値は、T C N T 3 と T C N T 4 がコンペアマッチする範囲で設定してください。
 $T \leq X$ ($X : G R B 3, G R A 4, G R B 4$ の初期設定値、 $T : T C N T 3$ の初期設定値)
- ⑥ T S T R の S T R 3、S T R 4 ビットを “1” にセットして、T C N T 3、T C N T 4 のカウント動作を開始してください。

【注】 相補 PWM モードを途中で解除した後、再び相補 PWM モードを開始したい場合、設定手順①から、再設定を行ってください。

図 8.33 相補 PWM モードの設定手順例

(2) 相補 PWM モードの解除手順

相補 PWM モードの解除手順を図 8.34 に示します。




図 8.34 相補 PWM モードの解除手順

(3) 相補 PWM モードの動作例

相補 PWM モードの動作例を図 8.35 に示します。

相補 PWM モードでは、TCNT3、TCNT4 はアップ／ダウンカウンタとして動作します。TCNT3 が GRA3 とコンペアマッチするとダウンカウントし、TCNT4 がアンダーフローするとアップカウントします。

GRB3、GRA4、GRB4 はカウンタのアップ／ダウン 1 周期中、それぞれ TCNT3 → TCNT4 → TCNT4 → TCNT3 の順にコンペアマッチを行い PWM 波形を生成します（本モードでは、TCNT3 > TCNT4 に初期設定します）。

TCNT3、TCNT4 の値





図 8.35 相補 PWM モードの動作例(1) (OL S3 = OL S4 = 1 の場合)

相補 PWM モードで、デューティ 0%、デューティ 100% の PWM 波形を出力する例(1 相分)を図 8.36 に示します。

本例では GRB3 のコンペアマッチで端子出力が変化しますので、GRB3 の値を GRA3 の値よりも大きい値とすることでデューティ 0%、デューティ 100% の波形出力が可能となります。バッファ動作を併用すると上記操作を含め、動作中のデューティ変更を行なうことができます。


バッファ動作については「8.4.8 バッファ動作」を参照してください。

T C N T 3、T C M T 4 の値



(a) デューティ 0% の場合

T C N T 3、T C M T 4 の値



(b) デューティ 100% の場合

図 8.36 相補 PWM モードの動作例(2) (O L S 3 = O L S 4 = 1 の場合)

相補 PWM モードを使用しているときのアップカウント／ダウンカウントの変化点で、T C N T 3、T C N T 4 はそれぞれオーバショート／アンダーショートを発生します。

このとき、チャネル 3 の I M F A フラグおよびチャネル 4 の O V F フラグをセットする条件は通常の場合とは異なります。また、バッファ動作での転送条件も異なります。

このタイミングを図 8.37、図 8.38 に示します。




図 8.37 オーバショート時のタイミング




図 8.38 アンダショット時のタイミング

チャネル 3 の IMF A フラグはアップカウント時に、チャネル 4 の OVF フラグはアンダフロー時のみ、それぞれ “1” にセットされます。

バッファ動作を設定された BR は、アップカウント動作時のコンペアマッチ A 3 または T C N T 4 のアンダフローによって GR に転送されます。

(4) 相補 PWM モードでの G R の設定値

相補 PWM モードでの G R の設定および動作中の変更については、以下の点に注意してください。

① 初期値

H' 0000～T - 1 (T : T C N T 3 の初期設定値) の設定は禁止です。

なお、カウントスタート後、最初に発生するコンペアマッチ A 3 のタイミング以降では、この設定も可能です。

② 設定値の変更方法

バッファ動作を使用してください。直接 G R にライトすると、正しく波形出力されない場合があります。

③ 設定値変更時の注意




図 8.39 バッファ動作による G R の設定値変更例(1)

(a) アップカウントからダウンカウントへの変化時のバッファ転送

G R の内容が G R A 3 - T + 1 ～ G R A 3 の範囲内であるとき、この範囲外の値は転送しないでください。また、G R の内容がこの範囲外であるとき、この範囲内の値は転送しないでください。

バッファ動作による G R の設定変更時の注意(I)を図 8.40 に示します。




図 8.40 バッファ動作による G R の設定変更時の注意(1)

(b) ダウンカウントからアップカウントへの変化時のバッファ転送

G R の内容が H' 0000～T - 1 の範囲であるとき、この範囲外の値は転送しないでください。

また、G R の内容がこの範囲外であるとき、この範囲内の値は転送しないでください。

バッファ動作による G R の設定変更時の注意(2)を図 8.41 に示します。




図 8.41 バッファ動作による G R の設定変更時の注意(2)

(c) G R の設定をカウント領域 (H' 0000～G R A 3) 外とするとき

デューティ 0%、100% の波形を出力する場合、G R の設定をカウント領域外とすることにより実現可能です。このとき、カウント領域外の設定値を B R にライトしたときのカウント方向（アップ／ダウンカウント）と、カウント領域内にもどる設定値を B R にライトするときのカウント方向が同一となるようにしてください。




図 8.42 バッファ動作による G R の設定値変更例(2)

上記設定は、G R A 3 のコンペアマッチまたは T C N T 4 のアンダフローが発生したことを検出して、B R へライトをすることによって実現可能です。

8.4.7 位相計数モード

位相計数モードは、2本の外部クロック入力(TCLKA、TCLKB端子)の位相差を検出し、TCNT2をアップ／ダウンカウントします。

位相計数モードに設定すると、TCR2のTPSC2～TPSC0ビット、CKEG1、CKEG0ビットの設定に関わらずTCLKA、TCLKB端子は自動的に外部クロック入力端子として機能し、またTCNT2はアップ／ダウンカウンタとなります。ただし、TCR2のCCLR1、CCLR0ビット、TIOR2、TIER2、TSR2、GRA2、GRB2は有効ですので、インプットキャプチャ／アウトプットコンペア機能や割込み要因は使用することができます。

位相計数モードはチャネル2のみがもつ機能です。

(1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図8.43に示します。




図8.43 位相計数モードの設定手順例

(2) 位相計数モードの動作例

位相計数モードの動作例を図8.44に、T C N T 2 のアップ／ダウンカウント条件を表8.9にそれぞれ示します。

位相計数モードでは、TCLKA、TCLKB端子の立上がり（↑）／立下がり（↓）の両エッジでカウントされます。このとき、TCLKA、TCLKBの位相差およびオーバラップはそれぞれ1.5ステート以上、パルス幅は2.5ステート以上必要です。

T C N T 2 の値




図8.44 位相計数モードの動作例

表8.9 アップ／ダウンカウント条件

カウント方向	アップカウント				ダウンカウント			
TCLKB	↑	High	↓	Low	High	↓	Low	↑
TCLKA	Low	↑	High	↓	↓	High	Low	↑




図8.45 位相計数モード時の位相差、オーバラップおよびパルス幅

8.4.8 バッファ動作

バッファ動作は、G Rをアウトプットコンペアレジスタに設定した場合、G Rをインプットキャプチャレジスタに設定した場合、リセット同期P W Mモード時、および相補P W Mモード時で機能が異なります。

バッファ動作はチャネル3、4のみがもつ機能です。

上記の条件でバッファ動作に設定すると以下のように動作します。

① G Rがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると当該チャネルのB Rの値が、G Rに転送されます。

この動作を図8.46に示します。




図8.46 コンペアマッチバッファ動作

② G Rがインプットキャプチャレジスタの場合

インプットキャプチャが発生するとT C N Tの値をG Rに転送すると同時に、それまで格納されていたG Rの値をB Rに転送します。

この動作を図8.47に示します。




図8.47 インプットキャプチャバッファ動作

③ 相補 PWM モードの場合

T C N T 3、T C N T 4 のカウント方向が変化すると B R の値が G R に転送されます。このとき、B R から G R への転送は以下のタイミングで行われます。


- ・ T C N T 3 と G R A 3 がコンペアマッチしたとき
- ・ T C N T 4 がアンダフローしたとき

④ リセット同期 PWM モードの場合

コンペアマッチ A 3 により B R の値が、G R に転送されます。

(1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 8.48 に示します。



- ① T I O R により G R をアウトプットコンペアレジスタ／インプットキャプチャレジスタの選択をしてください。
- ② T F C R の B F A 3、B F A 4、B F B 3、B F B 4 ビットにより、G R をバッファ動作に設定してください。
- ③ T S T R の S T R ビットを“1”にセットして、T C N T のカウント動作を開始してください。

図 8.48 バッファ動作の設定手順例

(2) バッファ動作例

G R Aをアウトプットコンペアレジスタに設定し、G R AとB R Aをバッファ動作に設定したときの動作を図8.49に示します。

T C N TがコンペアマッチBによりクリアされる周期カウント動作をしている場合の例です。また、TIOCA、TIOCB端子は、それぞれコンペアマッチA、Bによるトグル出力が設定されています。

バッファ動作が設定されているため、コンペアマッチAでTIOCA端子がトグル出力を行うと同時に、B R Aの値がG R Aに転送されます。この動作をコンペアマッチAが発生するたびに繰り返します。この転送タイミングを図8.50に示します。




図8.49 バッファ動作例(1) (アウトプットコンペアレジスタに対するバッファ動作)




図 8.50 バッファ動作時のコンペアマッチタイミング例

G R Aをインプットキャプチャレジスタに設定し、G R AとB R Aをバッファ動作に設定したときの動作を図8.51に示します。

T C N TがインプットキャプチャBによりカウンタクリアされる場合の例です。TIOCB端子のインプットキャプチャ入力エッジは、立下がりエッジが選択され、また、TIOCA端子のインプットキャプチャ入力エッジは、立上がり／立下がりの両エッジが選択されているとします。バッファ動作が設定されているため、インプットキャプチャAによりT C N Tの値がG R Aに格納されると同時に、それまで格納されていたG R Aの値がB R Aに転送されます。

この転送タイミングを図8.52に示します。




図8.51 バッファ動作例(2)（インプットキャプチャレジスタに対するバッファ動作）




図 8.52 バッファ動作時のインプットキャプチャタイミング

相補 PWM モード時、G R B 3 と B R B 3 をバッファ動作に設定したときの動作例を図 8.53 に示します。

バッファ動作を使用して G R B 3 > G R A 3 とすることにより、デューティ 0 % の PWM 波形を生成した場合の例です。

B R B から G R B への転送は、T C N T 3 と G R A 3 がコンペアマッチしたとき、および T C N T 4 がアンダーフローしたときに行われます。

T C N T 3 、T C N T 4 の値




図 8.53 バッファ動作例(4)（相補 PWM モード時のバッファ動作）

8.4.9 ITU出力タイミング

チャネル3、4のITU出力は、TOER、TOCRの設定および外部トリガにより、出力を禁止したり反転したりすることができます。

(1) TOERによるITU出力の許可／禁止タイミング

TOERのマスタイネーブルビットを“0”にクリアして、ITU出力を禁止する場合の例です。対応する入出力ポートのDR、DDRをあらかじめ設定しておくことにより、任意の値を出力することができます。

TOERによるITU出力を許可／禁止するタイミングを図8.54に示します。





図8.54 TOERへのライトによるITU出力禁止タイミングの例

(2) 外部トリガによる I T U 出力禁止タイミング

リセット同期 PWM モードまたは相補 PWM モード時に、T O C R の X T G D ビットが “0” にクリアされている状態でチャネル 1 のインプットキャプチャ A 信号が発生すると、T O E R のマスクタイネーブルビットが “0” にクリアされ I T U 出力が禁止されます。

このタイミングを図 8.55 に示します。



《記号説明》

N : 任意設定値 (H' C1～H' FF)

図 8.55 外部トリガによる I T U 出力禁止タイミングの例

(3) T O C Rによる出力反転タイミング

リセット同期 PWMモードまたは相補 PWMモード時に、T O C Rのアウトプットレベルセレクト(O L S 4、O L S 3)ビットを反転することにより、出力レベルを反転することができます。このタイミングを図 8.56に示します。




図 8.56 T O C Rへのライトによる I T U出力レベル反転タイミングの例

8.5 割込み

I T Uの割込み要因には、インプットキャプチャ／コンペアマッチ割込み、オーバフロー割込みの2種類があります。

8.5.1 ステータスフラグのセットタイミング

(1) コンペアマッチ時のIMFA、IMFBフラグのセットタイミング

IMFフラグは、GRとTCNTが一致したときに発生するコンペアマッチ信号により“1”にセットされます。コンペアマッチ信号は、一致した最後のステート（TCNTが一致したカウント値を更新するタイミング）で発生します。したがって、TCNTとGRが一致した後、TCNT入力クロックが発生するまでコンペアマッチ信号は発生しません。

図8.57にIMFフラグのセットタイミングを示します。




図8.57 コンペアマッチ時のIMFA、IMFBフラグのセットタイミング

(2) インプットキャプチャ時の IMF A、IMF B フラグのセットタイミング

インプットキャプチャ信号の発生により IMF フラグは “1” にセットされ、同時に T C N T の値が対応する G R に転送されます。

このタイミングを図 8.58 に示します。




図 8.58 インプットキャプチャ時の IMF A、IMF B フラグのセットタイミング

(3) オーバフローフラグ (O V F) のセットタイミング

O V F フラグは、T C N T がオーバフロー ($H' FFFF \rightarrow H' 0000$) したとき、またはアンダフロー ($H' 0000 \rightarrow H' FFFF$) したときに “1” にセットされます。

このときのタイミングを図 8.59 に示します。




図 8.59 O V F フラグのセットタイミング

8.5.2 ステータスフラグのクリアタイミング

ステータスフラグはCPUが“1”の状態をリードした後“0”をライトするとクリアされます。このタイミングを図8.60に示します。




図 8.60 ステータスフラグのクリアタイミング

8.5.3 割込み要因

I T Uは各チャネルごとにコンペアマッチ／インプットキャプチャA割込み、コンペアマッチ／インプットキャプチャB割込み、およびオーバフロー割込みをもっています。これら2種類の割込み計15本の割込みは、それぞれ独立のベクタアドレスが割り付けられています。割込み要求フラグが“1”にセットされ、かつ割込み許可ビットが“1”にセットされているとき、当該割込みが要求されます。

チャネル間の優先順位は、I P R A、I P R Bにより変更可能です。詳細は「第5章 割込みコントローラ」を参照してください。

I T Uの割込み要因を表8.10に示します。

表8.10 I T U割込み要因

チャネル	割込み要因	内 容	優先順位*
0	I M I A 0 I M I B 0 O V I 0	コンペアマッチ／インプットキャプチャA 0 コンペアマッチ／インプットキャプチャB 0 オーバフロー 0	高 ↑
1	I M I A 1 I M I B 1 O V I 1	コンペアマッチ／インプットキャプチャA 1 コンペアマッチ／インプットキャプチャB 1 オーバフロー 1	
2	I M I A 2 I M I B 2 O V I 2	コンペアマッチ／インプットキャプチャA 2 コンペアマッチ／インプットキャプチャB 2 オーバフロー 2	
3	I M I A 3 I M I B 3 O V I 3	コンペアマッチ／インプットキャプチャA 3 コンペアマッチ／インプットキャプチャB 3 オーバフロー 3	
4	I M I A 4 I M I B 4 O V I 4	コンペアマッチ／インプットキャプチャA 4 コンペアマッチ／インプットキャプチャB 4 オーバフロー 4	低

【注】* リセット直後の初期状態について示しています。チャネル間の優先順位はI P R A、I P R Bにより変更可能です。

8.6 使用上の注意

I T U の動作中、次のような競合や動作が起こりますので、注意してください。

(1) T C N T のライトとクリアの競合

T C N T のライトサイクル中の T 3 ステートで、カウントクリア信号が発生すると、T C N T への書込みサイクルは行われず T C N T のクリアが優先されます。

このタイミングを図 8.61 に示します。




図 8.61 T C N T のライトとクリアの競合

(2) T C N T のワードライトとカウントアップの競合

T C N T のワードライトサイクル中の T₃ ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。

このタイミングを図 8.62 に示します。




図 8.62 T C N T のワードライトとカウントアップの競合

(3) T C N T のバイトライトとカウントアップの競合

T C N T のバイトライトサイクル中の T 2 ステートまたは T 3 ステートでカウントアップが発生しても、ライトを行った側のバイトデータはカウントアップされず、カウンタライトが優先されます。ライトを行わなかった側のバイトデータもカウントアップされずライトする前の内容となります。

このタイミングを図 8.63 に示します。

T C N T H のバイトライトサイクル中の T 2 ステートでカウントアップが発生した場合の例です。




図 8.63 T C N T のバイトライトとカウントアップの競合

(4) G R のライトとコンペアマッチの競合

G R のライトサイクル中の T₃ ステートでコンペアマッチが発生しても、G R のライトが優先され、コンペアマッチ信号は禁止されます。

このタイミングを図 8.64 に示します。




図 8.64 G R のライトとコンペアマッチの競合

(5) T C N T のライトとオーバフロー／アンダフローとの競合

T C N T のライトサイクル中の T₃ ステートでオーバフローが発生した場合、カウントアップされずカウンタライトが優先されます。このとき O V F フラグは “1” にセットされます。アンダフローの場合も同様です。

このタイミングを図 8.65 に示します。




図 8.65 T C N T のライトとオーバフローの競合

(6) G Rのリードとインプットキャプチャの競合

G Rのリードサイクル中のT3ステートで、インプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送前のデータです。

このタイミングを図8.66に示します。




図 8.66 G R の リード と インプット キャプチャ の 競合

(7) インプットキャプチャによるカウンタクリアとカウントアップの競合

インプットキャプチャ信号とカウントアップ信号が同時に発生すると、カウントアップされずインプットキャプチャによるカウンタクリアが優先されます。また、G Rにはカウンタクリア前のT C N Tの内容が転送されます。

このタイミングを図 8.67に示します。




図 8.67 インプットキャプチャによるカウンタクリアとカウントアップの競合

(8) G R のライトとインプットキャプチャの競合

G R のライトサイクル中の T 3 ステートで、インプットキャプチャ信号が発生すると、G Rへの書き込みは行われず、インプットキャプチャが優先されます。

このタイミングを図 8.68 に示します。




図 8.68 G R のライトとインプットキャプチャの競合

(9) 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、T C N T は G R の値と一致した最後のステート (T C N T が一致したカウント値を更新するタイミング) でクリアされます。このため、実際のカウンタ周波数は次の式のようになります。

$$f = \frac{\phi}{(N + 1)}$$

(f : カウンタ周波数、 ϕ : 動作周波数、 N : G R の設定値)

(10) BRのライトとインプットキャプチャの競合

BRをインプットキャプチャバッファレジスタとして使用しているとき、ライトサイクル中のT3ステートでインプットキャプチャ信号が発生すると、BRへのライトは行われずバッファ動作が優先されます。

このタイミングを図8.69に示します。





図8.69 BRのライトとインプットキャプチャの競合

(11) 同期動作時のライト動作に関する注意事項



同期動作を設定した状態で、T C N T のバイトライトを行った場合、同期しているすべてのカウンタはアドレスで指定した T C N T と、16ビットすべて同じ値となります。

(例) チャネル 2、3 を同期モードで指定した場合

- ・チャネル 2 / チャネル 3 へのバイトライト



- ・チャネル 2 / チャネル 3 へのワードライト



(12) リセット同期 PWM モード / 相補 PWM モード設定時の注意事項

T F C R の C M D 1、C M D 0 ビットを設定するときは、次のことに注意してください。

- ① C M D 1、C M D 0 ビットへのライトは、T C N T 3、T C N T 4 が停止中に行ってください。
- ② リセット同期 PWM モードと相補 PWM モードの相互の設定変更は禁止されています。通常動作 (C M D 1 ビットを“0”にクリア) に設定した後に、リセット同期 PWM モードまたは相補 PWM モードに設定してください。

表8.11(a) ITUの動作モード(チャネル0)

動作モード	レジスタ設定												TCR0
	T SNC	T MDR	F DIR	PWM	相補 PWM	リセット同期 PWM	バッファ動作	X TGD	出力 VOUTセレクト	TOER	TOB	TIOR0	
同期動作	MDF	MDR	FDIR	PWM	相補 PWM	リセット同期 PWM	バッファ動作	X TGD	出力 VOUTセレクト	TOER	TOB	TIOR0	TCR0
同期プリセット	SYNC0="1"	—	—	○	—	—	—	—	—	○	○	○	○
PWMモード	○	—	—	—	—	PWM0="1"	—	—	—	—	—	—	○
アウトプット	○	—	—	—	—	PWM0="0"	—	—	—	—	—	—	○
コンペアA機能	—	—	—	—	—	—	—	—	—	—	—	—	○
アウトプット	○	—	—	—	○	—	—	—	—	—	—	—	○
コンペアB機能	—	—	—	—	—	—	—	—	—	—	—	—	○
インプット	○	—	—	—	—	PWM0="0"	—	—	—	—	—	—	○
チャネルA機能	—	—	—	—	—	—	—	—	—	—	—	—	○
インプット	○	—	—	—	—	PWM0="0"	—	—	—	—	—	—	○
チャネルB機能	—	—	—	—	—	—	—	—	—	—	—	—	○
カウントダウン	○	—	—	—	○	—	—	—	—	—	—	—	○
リンク	—	—	—	—	—	—	—	—	—	—	—	—	○
リンク	○	—	—	—	○	—	—	—	—	—	—	—	○
同期制御	SYNC0="1"	—	—	—	○	—	—	—	—	—	—	—	○

《記号説明》

○ 設定可能(有効)です。 — 設定は当該動作モードに影響しません。

【注】・ PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

表8.11(b) ITUの動作モード(チャネル1)

動作モード	レジスタ設定										TCR1		
	T SNC	TMDR			TFCR			TOCR			TIORI		
同期動作	MDF	FDIR	PWM	相補 PWM	リセット同期 PWM	バッファ 動作	X TGD	出力 リセット	マスター イネーブル	I OA	I OB	クリア選択	クロック 選択
同期プリセット SYNC1="1"	—	—	○	—	—	—	—	—	—	○	○	○	○
PWMモード	○	—	—	PWM1="1"	—	—	—	—	—	—	—	○	○
アウトプット コンペアA機能	○	—	—	PWM1="0"	—	—	—	—	—	10A2="0" 他任意	○	○	○
アウトプット コンペアB機能	○	—	—	○	—	—	—	—	—	10B2="0" 他任意	○	○	○
インプット	○	—	—	PWM1="0"	—	—	○ ^{*2}	—	—	10A2="1" 他任意	○	○	○
キャプチャA機能	○	—	—	PWM1="0"	—	—	—	—	—	10B2="1" 他任意	○	○	○
インプット キャプチャB機能	○	—	—	PWM1="0"	—	—	—	—	—	—	—	○	○
クリアリセット フィルタ	○	—	—	○	—	—	—	—	—	○	○	○	○
アンサンブル フィルタ	○	—	—	○	—	—	—	—	—	○	○	○	○
アダクション フィルタ	○	—	—	○	—	—	—	—	—	○	○	○	○
同期リセット	SYNC1="1"	—	—	○	—	—	—	—	—	○	○	○	○

《記号説明》

○ 設定可能(有効)です。 — 設定は当該動作モードに影響しません。

【注】*1 PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

*2 チャネル3とチャネル4が相補PWMモードまたはリセット同期PWMモードで動作している時のみ有効となります。

表8.11(c) ITUの動作モード(チャネル2)

動作モード	TSNC	TMDR				TFCR				TSCR				TOCR				TIOR2				TCR2			
		MDF	FDIR	PWM	相補PWM	4bit同期PWM	バッファ動作	XTRGD	出力マスクイネーブル	IOA	IOB	クリア選択	クロック選択	TOER	TOCR	TIOR2	TCR2	TIOR2	TCR2	TIOR2	TCR2	TIOR2	TCR2		
同期動作	SYNC2="1"	○	—	○	—	—	—	—	—	○	○	○	○	—	—	—	—	—	—	—	—	—	—	—	
同期プリセット	SYNC2="1"	○	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
PWMモード	○	○	—	—	PWM2="1"	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
アウトプット	○	○	—	—	PWM2="0"	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
コンペアA機能	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
アウトプット	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
コンペアB機能	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
インプット	○	○	—	—	PWM2="0"	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
ナットA機能	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
インプット	○	○	—	—	PWM2="0"	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
ナットB機能	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
カクウリ	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
アンダタ機能	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
同期リセット	SYNC2="1"	○	—	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
立相計数モード	○	MDE="1"	○	○	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	

《記号説明》

○ 設定可能(有効)です。 — 設定は当該動作モードに影響しません。

【注】・ PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

表8.11(d) ITU-R動作モード(チャネル3)

動作モード	レジスタ設定												TCR3	
	TMDR			TFCR			TOCR			TOER				
TSNC	MDF	FDI	PWM	PWM	相補PWM	リセット同期 PWM	バッファ動作	X TGD	出力	マスターイネーブル	IOA	IOB	クリア選択	クロック選択
同期プリセット SYNC3="1"	—	—	○	○ ^{*3}	○	○	—	—	○ ^{*1}	○	○	○	○	○
PWMモード	○	—	—	PWM3="1"	CMD1="0"	CMD1="0"	○	—	○	—	—	○ ^{*2}	○	○
アウトプット	○	—	—	PWM3="0"	CMD1="0"	CMD1="0"	○	—	○	—	○ ^{*1}	○	○	○
コンペアA機能	○	—	—	○	CMD1="0"	CMD1="0"	○	—	○	—	○ ^{*1}	○	○	○
コンペアB機能	○	—	—	—	PWM3="0"	CMD1="0"	○	—	—	—	○ ^{*1}	○	○	○
インプット	○	—	—	—	PWM3="0"	CMD1="0"	○	—	—	E A 3は無効他任意	IOA2="1" [*]	○	○	○
チャプチャA機能	○	—	—	—	PWM3="0"	CMD1="0"	○	—	—	E B 3は無効他任意	IOA2="1" [*]	○	○	○
インプット	○	—	—	—	PWM3="0"	CMD1="0"	○	—	—	E A 3は無効他任意	IOA2="1" [*]	○	○	○
チャプチャB機能	○	—	—	—	PWM3="0"	CMD1="0"	○	—	—	E B 3は無効他任意	IOA2="1" [*]	○	○	○
カウントリセット	○	—	—	○	CMD1="0" ^{*4} CMD0=0 ^p は禁止	○	—	—	○ ^{*1}	○	○	○	○	○
アタッチメント	○	—	—	○	CMD1="0"	CMD1="0" [*]	○	—	○ ^{*1}	○	○	○	○	○
同期例7	SYNC3="1"	—	—	○	CMD1="0" ^{*5} CMD0=0 ^p は禁止	○	○	—	○ ^{*1}	○	○	○	○	○
相補PWMモード	○ ^{*3}	—	—	—	CMD1="0" [*]	CMD1="1"	○	○ ^{*6}	○	○	—	—	—	○
リセット同期	○	—	—	—	CMD0="0"	CMD0="0"	○	—	—	—	—	—	—	○
PWMモード	○	—	—	—	CMD1="1"	CMD1="1"	○	○ ^{*6}	○	○	—	—	—	○
バッファ動作(BRA)	○	—	—	○	CMD0="1" [*]	CMD0="1" [*]	○	○ ^{*1}	○	○	○	○	○	○
バッファ動作(BRB)	○	—	—	○	○	BFA3="1"	—	—	○ ^{*1}	○	○	○	○	○

○ 設定可能（有効）です。 —— 設定は当該動作モードに影響しません。

- 【注】^{*1} マスクネーブル比特の設定は、波形出力動作時のみ有効となります。
- ^{*2} PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。
- ^{*3} 相補PWMモード設定時には、チャネル3とチャネル4を同時に同期動作に設定しないで下さい。
- ^{*4} インプットキャプチャAによるカウントクリアは、リセット同期PWMモード設定時には使用できません。
- ^{*5} 相補PWMモード設定時のクロック選択は、チャネル3とチャネル4を同一としてください。
- ^{*6} チャネル1のインプットキャプチャA機能を使用してください。

表8.11(e) ITUの動作モード(チャネル4)

動作モード	レジス タ設 定										TCR4	
	T SNC		TMDR		TFCR		TOCR		TOER		TIOR4	
同期動作	MDF	FDIR	PWM	相補 PWM	バッファ 動作	XTRGD	出力	マスター イネーブル	IOA	IOB	クリア選択	クロック 選択
同期プリセット SYNC4="1"	—	—	○	○ ^{*3}	○	—	—	○ [*]	○	○	○	○
PWMモード F	○	—	—	PWM4="1"	CMD1="0"	○	—	○	—	○ ^{*4}	○	○
アウトプット コンペア A 機能	○	—	—	PWM4="0"	CMD1="0"	○	—	○	—	○	○	○
アウトプット コンペア B 機能	○	—	—	○	CMD1="0"	○	—	○	○	—	10B2="0" 他任意	○
インプット チャネル A 機能	○	—	—	PWM4="0"	CMD1="0"	○	—	—	E A 4 は無 効他任意	10B2="1" 他任意	○	○
インプット チャネル B 機能	○	—	—	PWM4="0"	CMD1="0"	○	—	—	E B 4 は無 効他任意	10B2="1" 他任意	○	○
カウントアシブ/ リセットアシブ	○	—	—	○	CMD1="1" CMD0="0" は禁止	○ ^{*4}	—	○ [*]	○	○	CCLR1="0" CCLR0="1" ○	○
アンプアシブ/ インバータ	○	—	—	○	CMD1="1" CMD0="0" は禁止	○ ^{*4}	—	○ [*]	○	○	CCLR1="1" CCLR0="0" ○	○
同期リセット 機能	SYNC4="1"	—	—	○	CMD1="1" CMD0="0" は禁止	○ ^{*4}	—	○ [*]	○	○	CCLR1="1" CCLR0="1" ○	○
相補 PWMモード	○ ^{*3}	—	—	—	CMD1="1" CMD0="0" は禁止	○	○	—	—	—	CCLR1="0" CCLR0="0" ^{*5}	○
リセット同期	○	—	—	—	CMD1="1" CMD0="1" —	○	○	○	—	—	—	○ ^{*6}
PWMモード バッファ動作 (BRA)	○	—	—	○	○	○	—	○ [*]	○	○	○	○
バッファ動作 (BRB)	○	—	—	○	○	○	—	○ [*]	○	○	○	○

○ 設定可能（有効）です。 —— 設定は当該動作モードに影響しません。

- 【注】^{*1} マスタイネーブル比特の設定は、波形出力動作時のみ有効となります。
^{*2} PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。
^{*3} 相補PWMモード設定時には、チャンネル3とチャンネル4を同時に同期動作設定しないで下さい。
^{*4} リセット同期PWMモード設定時は、カウンタクリア機能は有効ですが、TCNT4は独立動作しています。出力波形には影響しません。
^{*5} 相補PWMモード設定時のロック選択は、チャンネル3とチャンネル4を同一としてください。
^{*6} リセット同期PWMモード動作時は、TCR4の設定は有効ですが、TCNT4は独立動作しています。出力波形には影響しません。

9. ウオッヂドッグタイマ

第9章 目次

9. 1 概要	269
9. 1. 1 特長	269
9. 1. 2 ブロック図	270
9. 1. 3 端子構成	270
9. 1. 4 レジスタ構成	271
9. 2 各レジスタの説明	272
9. 2. 1 タイマカウンタ (T C N T)	272
9. 2. 2 タイマコントロール／ステータスレジスタ (T C S R)	273
9. 2. 3 リセットコントロール／ステータスレジスタ (R S T C S R)	276
9. 2. 4 レジスタ書換え時の注意	278
9. 3 動作説明	280
9. 3. 1 ウォッヂドッグタイマ時の動作	280
9. 3. 2 インターバルタイマ時の動作	281
9. 3. 3 オーバフローフラグ (O V F) セットタイミング	281
9. 3. 4 ウォッヂドッグタイマリセット (W R S T) のセットタイミング	282
9. 4 割込み	283
9. 5 使用上の注意	283

9. 1 概要

H8／3004、H8／3005は、ウォッチドッグタイマ（WDT）を内蔵しています。WDTには、システムの監視を行うウォッチドッグタイマとインターバルタイマの2つの機能があり、いずれかを選択することができます。

ウォッチドッグタイマは、システムの暴走などによりタイマカウンタ（TCNT）の値が書き換えられずオーバフローすると、本LSIに対してリセット信号を発生します。

また、インターバルタイマは、TCNTがオーバフローするごとにインターバルタイマ割込みを発生することができます。

9. 1. 1 特長

WDTの特長を以下に示します。

- 8種類のカウンタ入力クロックを選択可能

- $\phi/2$ 、 $\phi/32$ 、 $\phi/64$ 、 $\phi/128$ 、 $\phi/256$ 、 $\phi/512$ 、 $\phi/2048$ 、 $\phi/4096$

- インターバルタイマとして使用可能

- TCNTがオーバフローするとリセット信号または割込みを発生

- ウォッチドッグタイマ時にはリセット信号、インターバルタイマ時にはインターバルタイマ割込みを発生します。

- ウォッチドックタイマの発生したリセット信号により、本LSI全体を内部リセット、同時にリセット信号を外部に出力可能

- ウォッチドッグタイマ時にTCNTのオーバフローによってリセット信号を発生すると、本LSI全体は内部リセットされます。同時に、RES0端子からリセット信号を外部に出力し、システム全体をリセットすることができます。

9.1.2 ブロック図

図 9.1 に WDT のブロック図を示します。




図 9.1 WDT のブロック図

9.1.3 端子構成

WDT で使用する出力端子を表 9.1 に示します。

表 9.1 端子構成

名 称	略 称	入出力	機 能
リセット出力	RES0	出力*	ウォッチドッグタイマのリセット信号の外部出力

【注】* オープンドレイン出力端子です。

9.1.4 レジスタ構成

表9.2にWDTのレジスタ構成を示します。

表9.2 レジスタ構成

アドレス ^{*1}		名 称	略 称	R/W	初期値
ライト時 ^{*2}	リード時				
H'FFA8	H'FFA8	タイマコントロール/ ステータスレジスタ	TCSR	R/(W) ^{*3}	H'18
	H'FFA9	タイマカウンタ	TCNT	R/W	H'00
H'FFAA	H'FFAB	リセットコントロール/ ステータスレジスタ	RSTCSR	R/(W) ^{*3}	H'3F

【注】^{*1} アドレスの下位16ビットを示しています。

^{*2} このアドレスから始まるワードデータとしてライトしてください。

^{*3} ビット7は、フラグをクリアするための“0”ライトのみ可能です。

9.2 各レジスタの説明

9.2.1 タイマカウンタ (T C N T)

T C N T は、8ビットのリード／ライト* 可能なアップカウンタです。

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

T C S R の T M E ビットを “1” にセットすると、T C S R の C K S 2 ~ C K S 0 ビットで選択された内部クロックにより、カウントアップを開始します。また、T C N T の値がオーバフロー (H'FF → H'00) すると、T C S R の O V F フラグが “1” にセットされます。

また、T C N T はリセット、または T M E = “0” のとき H'00 にイニシャライズされます。

【注】* T C N T は、容易に書き換えられないようにライト方法が一般のレジスタと異なります。
詳細は「9.2.4 レジスタ書換え時の注意」を参照してください。

9.2.2 タイマコントロール／ステータスレジスタ (TCSR)

TCSRは、8ビットのリード／ライト^{＊1}可能なレジスタで、TCNTに入力するクロックの選択、およびモードの選択などを行います。

ビット7～5はリセット、またはスタンバイモード時に各ビットとも“0”にイニシャライズされます。ビット2～0は、リセット時に各ビットとも“0”にイニシャライズされます。なお、ビット2～0はソフトウェアスタンバイモード時には、イニシャライズされずにソフトウェアスタンバイモードに遷移する直前の値を保持します。

【注】^{*1} TCSRは、容易に書き換えられないようにライト方法が一般的のレジスタと異なります。詳細は「9.2.4 レジスタ書換え時の注意」を参照してください。

*² フラグをクリアするための“0”ライトのみ可能です。

ビット7：オーバフローフラグ（O V F）

T C N Tがオーバフロー ($H'FF \rightarrow H'00$) したことを示すステータスフラグです。

ビット7 O V F	説明
0	[クリア条件] O V F = “1”の状態で、O V F フラグをリード後、O V F フラグに“0”をライトしたとき (初期値)
1	[セット条件] T C N Tが $H'FF \rightarrow H'00$ に変化したとき

ビット6：タイマモードセレクト (W T / I T)

W D Tをウォッチドッグタイマとして使用するか、インターバルタイマとして使用するかを選択するビットです。インターバルタイマ時はT C N Tのオーバフローでインターバルタイマ割込み要求を発生します。また、ウォッチドッグタイマ時はT C N Tのオーバフローでリセット信号を発生します。

ビット6 W T / I T	説明
0	インターバルタイマを選択：インターバルタイマ割込み要求 (初期値)
1	ウォッチドッグタイマを選択：リセット信号を発生

ビット5：タイマイネーブル (T M E)

T C N Tの動作／停止を選択します。

ビット5 T M E	説明
0	T C N Tを $H'00$ にイニシャライズし、カウント動作は停止 (初期値)
1	T C N Tはカウント動作

ビット4、3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット 2～0：クロックセレクト 2～0 (CKS2～0)

システムクロック (ϕ) を分周して得られる 8 種類の内部クロックから T C N T に入力するクロックを選択するビットです。

ビット 2	ビット 1	ビット 0	説明
CKS2	CKS1	CKS0	
0	0	0	$\phi / 2$ (初期値)
0	0	1	$\phi / 32$
0	1	0	$\phi / 64$
0	1	1	$\phi / 128$
1	0	0	$\phi / 256$
1	0	1	$\phi / 512$
1	1	0	$\phi / 2048$
1	1	1	$\phi / 4096$

9.2.3 リセットコントロール／ステータスレジスタ (RSTCSR)

RSTCSRは8ビットのリード／ライト^{*1}可能なレジスタで、ウォッチドッグタイマのオーバーフローによるリセット信号の発生状態のモニタ、およびリセット信号の外部への出力を制御します。

ビット:	7	6	5	4	3	2	1	0		
初期値:	0	0	1	1	1	1	1	1		
R/W:	R/(W) ^{*2}	R/W	—	—	—	—	—	—		
			<u>リザーブビット</u>							
			<u>リセット出力イネーブル</u>							
			リセット信号の外部への出力を許可／禁止するビットです。							
			<u>ウォッチドッグタイマリセット</u>							
			リセット信号が発生したことを示すビットです。							

ビット7、6は、RES端子によるリセット信号でイニシャライズされます。ウォッチドッグタイマのオーバーフローによるリセット信号ではイニシャライズされません。

【注】^{*1} RSTCSRは、容易に書き換えられないように、ライト方法が一般的なレジスタと異なります。詳細は「9.2.4 レジスタ書き換え時の注意」を参照してください。

^{*2} ビット7は、フラグをクリアするための“0”ライトのみ可能です。

ビット7：ウォッチドッグタイマリセット（W R S T）

ウォッチドッグタイマ時にT C N Tがオーバフローし、リセット信号が発生したことを示すビットです。

オーバフローで発生したリセット信号により、本L S I全体がリセットされます。同時に、R S T O Eビットが“1”にセットされていると、このリセット信号をRES0端子から“Low”レベルを外部に出力し、システム全体のイニシャライズを行うことができます。

ビット7	説明
W R S T	
0	〔クリア条件〕 RES端子によるリセット信号または“0”をライトしたとき (初期値)
1	〔セット条件〕 ウォッチドッグタイマ時に、T C N Tがオーバフローし、リセット信号が発生したとき

ビット6：リセット出力イネーブル（R S T O E）

ウォッチドッグタイマ時にT C N Tがオーバフローして発生したリセット信号のRES0端子からの出力の許可／禁止を選択します。

ビット6	説明
R S T O E	
0	リセット信号の外部出力を禁止 (初期値)
1	リセット信号の外部出力を許可

ビット5～0：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

9.2.4 レジスタ書換え時の注意

WDTのTCNT、TCSR、RSTCSRは、容易に書き換えられないように、ライト方法が一般レジスタと異なります。リード／ライトの方法を以下に示します。

(1) TCNT、TCSRへのライト

TCNT、TCSRへライトする場合、必ずワード転送命令を使用してください。バイト命令では、ライトすることができます。図9.2にTCNT、TCSRへのライトデータを示します。

ライト時のアドレスは、TCNT、TCSRとも同一アドレスになっています。そのため、TCNT、TCSRへライトするときは、下位バイトをライトデータに、上位バイトをH'5A (TCNTのとき) またはH'A5 (TCSRのとき) にしてワード転送を行います。

これにより、下位バイトのデータがTCNT、またはTCSRへライトされます。

〈TCNTライト時〉

アドレス	H'FFA8*	15	8 7	0
		H'5A		ライトデータ

〈TCSRライト時〉

アドレス	H'FFA8*	15	8 7	0
		H'A5		ライトデータ

【注】* アドレスの下位16ビットを示しています。

図9.2 TCNT、TCSRへのライトデータ

(2) R S T C S Rへのライト

R S T C S Rへライトする場合、必ずワード転送命令を使用してください。バイト転送命令では、ライトすることができます。図9.3にR S T C S Rのライトデータを示します。

W R S T ビットへ“0”をライトする場合、上位バイトをH' A5、下位バイトをH' 00としてワード転送を行います。これにより、下位バイトのデータ(H' 00)がR S T C S RのW R S T ビットへライトされ、W R S T ビットが“0”にクリアされます。

R S T O E ビットへライトする場合、上位バイトをH' 5A、下位バイトをライトデータとしてワード転送を行います。

これにより、下位バイトのデータがR S T O E ビットへライトされます。

〈W R S T ビットへ“0”をライトするとき〉

	15	8 7	0
アドレス	H' FFAA*	H' A5	H' 00

〈R S T O E ビットライト時〉

	15	8 7	0
アドレス	H' FFAA*	H' 5A	ライトデータ

【注】* アドレスの下位16ビットを示しています。

図9.3 R S T C S Rへのライトデータ

(3) T C N T 、 T C S R 、 R S T C S R のリード

T C N T 、 T C S R 、 R S T C S R をリードする場合、アドレスH' FFA8にT C S R 、 H' FFA9にT C N T 、 H' FFABにR S T C S R が割り当てられています。

したがって、一般的のレジスタと同様にリードしてください。リードの場合は、バイト転送命令を使用することができます。表9.3にT C N T 、 T C S R 、 R S T C S R のリードを示します。

表9.3 T C N T 、 T C S R 、 R S T C S R のリード

アドレス*	レジスタ
H' FFA8	T C S R
H' FFA9	T C N T
H' FFAB	R S T C S R

【注】* アドレスの下位16ビットを示しています。

9.3 動作説明

以下にウォッチドッグタイマ時、インターバルタイマ時のWDTの動作について説明します。

9.3.1 ウォッチドッグタイマ時の動作

図9.4にウォッチドッグタイマ時の動作を示します。

ウォッチドッグタイマとして使用する場合は、TCSRのWT/ITビット、TMEビットをそれぞれ“1”にセットします。

プログラムではTCNTがオーバフローする前に、ソフトウェアでTCNTの値を書き換えて（通常はH'00をライト）、常にオーバフローが発生ないようにします。システムの暴走などにより、TCNTの値が書き換えられず、オーバフローすると、518ステート期間、本LSI内部をリセットします。

WDTによるリセット信号は、RES0端子から外部に出力し、外部システムをリセットすることができます。外部へのリセット信号は、132ステート期間出力されます。外部への出力の許可／禁止は、RSTCSRのRSTOEビットによって選択します。

WDTによるリセットとRES端子によるリセットは、同一ベクタです。そのため、RES端子によるリセットか、WDTによるリセットかは、RSTCSRのWRSTビットをチェックすることによって判別してください。

また、RES端子によるリセットとWDTのオーバフローによるリセットが同時に発生した場合は、RES端子によるリセットが優先されます。




図9.4 ウォッチドッグタイマモード時の動作

9.3.2 インターバルタイマ時の動作

図9.5にインターバルタイマ時の動作を示します。

インターバルタイマとして使用するには、TCSRのWT/ITビットを“0”にクリアし、TMEビットを“1”にセットします。

インターバルタイマとして動作しているときは、TCNTがオーバフローするごとに、インターバルタイマ割込み要求が発生します。これにより、一定時間ごとにインターバルタイマ割込みを発生させることができます。




図9.5 インターバルタイマ時の動作

9.3.3 オーバフローフラグ(OVF)セットタイミング

図9.6にOVFフラグのセットタイミングを示します。

TCSRのOVFフラグは、TCNTがオーバフローすると“1”にセットされます。このとき同時にウォッチドッグタイマ時にはリセット信号出力、インターバルタイマ時にはインターバルタイマ割込みが発生します。




図9.6 OVFフラグのセットタイミング

9.3.4 ウォッチドッグタイマリセット (W R S T) のセットタイミング

R S T C S R の W R S T ビットは、T C S R の W T / I T ビット、T M E ビットをそれぞれ“1”にセットしたとき有効になります。

図 9.7 に W R S T ビットのセット、および内部リセットタイミングを示します。

T C N T がオーバフローして、O V F フラグが“1”にセットされたとき、W R S T ビットは“1”にセットされます。このとき同時に、本 L S I 全体に対して内部リセット信号を発生します。この内部リセット信号で O V F フラグは“0”にクリアされますが、W R S T ビットは“1”にセットされたままです。したがって、リセット処理ルーチンの中で、必ず W R S T ビットのクリアを行ってください。




図 9.7 W R S T ビットのセットおよび内部リセットタイミング

9.4 割込み

インターバルタイマ時、オーバフローによりインターバルタイマ割込み（W O V I）を発生します。インターバルタイマ割込みは T C S R の O V F フラグが“1”にセットされると常に要求されます。

9.5 使用上の注意

(1) T C N T のライトとカウントアップの競合

図 9.8 に T C N T のライトとカウントアップの競合を示します。

T C N T のライトサイクル中の T_3 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。




図 9.8 T C N T のライトとカウントアップの競合

(2) C K S 2 ~ C K S 0 ビットの切り換え


C K S 2 ~ C K S 0 ビットを切り換えるときは、T C S R の T M E ビットを“0”にクリアし、T C N T を停止させてから行ってください。

10. シリアルコミュニケーション

インターフェース

第10章 目次

10.1 概要	287
10.1.1 特長	287
10.1.2 ブロック図	288
10.1.3 端子構成	289
10.1.4 レジスタ構成	289
10.2 各レジスタの説明	290
10.2.1 レシーブシフトレジスタ (R S R)	290
10.2.2 レシーブデータレジスタ (R D R)	290
10.2.3 トランスマットシフトレジスタ (T S R)	291
10.2.4 トランスマットデータレジスタ (T D R)	291
10.2.5 シリアルモードレジスタ (S M R)	292
10.2.6 シリアルコントロールレジスタ (S C R)	296
10.2.7 シリアルステータスレジスタ (S S R)	300
10.2.8 ビットレートレジスタ (B R R)	305
10.3 動作説明	313
10.3.1 概要	313
10.3.2 調歩同期式モード時の動作	315
10.3.3 マルチプロセッサ通信機能	324
10.3.4 クロック同期式モード時の動作	331
10.4 S C I 割込み	340
10.5 使用上の注意	341



10.1 概要

H8／3004、H8／3005は、独立した1チャネルのシリアルコミュニケーションインターフェース（S C I : Serial Communication Interface）を備えています。

S C I は、調歩同期式通信とクロック同期式通信の2方式でシリアル通信ができます。また、複数のプロセッサ間のシリアル通信機能（マルチプロセッサ通信機能）を備えています。

10.1.1 特長

S C I の特長を以下に示します。

■シリアル通信モードを調歩同期式モード／クロック同期式モードから選択可能

(a) 調歩同期式モード

キャラクタ単位で同期をとる調歩同期式方式でシリアルデータの通信を行います。Universal Asynchronous Receiver/Transmitter (U A R T) やAsynchronous Communication Interface Adapter (A C I A) など標準の調歩同期式通信用L S Iとのシリアルデータ通信が可能です。また、複数のプロセッサとシリアルデータ通信ができるマルチプロセッサ間通信機能を備えています。

シリアルデータ通信フォーマットを12種類のフォーマットから選択できます。

- ・データ長：7ビット／8ビット
- ・ストップビット長：1ビット／2ビット
- ・パリティ：偶数パリティ／奇数パリティ／パリティなし
- ・マルチプロセッサビット：“1”／“0”
- ・受信エラーの検出：パリティエラー、オーバランエラー、フレーミングエラーを検出
- ・ブレークの検出：フレーミングエラー発生時にRxD端子のレベルを直接リードすることによりブレークを検出できます。

(b) クロック同期式モード

クロックに同期してシリアルデータ通信を行います。クロック同期式通信機能を持つ他のL S Iとのシリアルデータ通信が可能です。

シリアルデータ通信フォーマットは1種類です。

- ・データ長：8ビット
- ・受信エラーの検出：オーバランエラーを検出

■全二重通信が可能


独立した送信部と受信部を備えているので、送信と受信を同時に行うことができます。

また、送信部、および受信部ともにダブルバッファ構造になっていますのでシリアルデータの連続送信、連続受信ができます。

- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 送受信クロックソースを、ボーレートジェネレータからの内部クロック、またはSCK端子からの外部クロックから選択可能
- 4種類の割込み要因
 - 送信データエンプティ、送信終了、受信データフル、受信エラーの4種類の割込み要因があり、それぞれ独立に要求することができます。

10.1.2 ブロック図

図10.1にSCIのブロック図を示します。



《記号説明》

- R S R : レシーブシフトレジスタ
- R D R : レシーブデータレジスタ
- T S R : トランスマットシフトレジスタ
- T D R : トランスマットデータレジスタ
- S M R : シリアルモードレジスタ
- S C R : シリアルコントロールレジスタ
- S S R : シリアルステータスレジスタ
- B R R : ビットレートレジスタ

図10.1 SCIのブロック図

10.1.3 端子構成

SCIは、表10.1に示すシリアル端子を持っています。

表10.1 端子構成

名 称	略 称	入出力	機 能
シリアルクロック端子	SCK	入出力	SCIのクロック入出力
レシーブデータ端子	RxD	入力	SCIの受信データ入力
トランスマットデータ端子	TxD	出力	SCIの送信データ出力

10.1.4 レジスタ構成

SCIには、表10.2に示す内部レジスタがあります。これらのレジスタにより調歩同期式モード／クロック同期式モードの指定、データフォーマットの指定、ビットレートの指定、および送信部／受信部の制御を行うことができます。

表10.2 レジスタ構成

アドレス ^{*1}	名 称	略 称	R/W	初期値
H'FFB0	シリアルモードレジスタ	S M R	R/W	H'00
H'FFB1	ビットレートレジスタ	B R R	R/W	H'FF
H'FFB2	シリアルコントロールレジスタ	S C R	R/W	H'00
H'FFB3	トランスマットデータレジスタ	T D R	R/W	H'FF
H'FFB4	シリアルステータスレジスタ	S S R	R/(W) ^{*2}	H'84
H'FFB5	レシーブデータレジスタ	R D R	R	H'00

【注】^{*1} アドレスの下位16ビットを示しています。


^{*2} フラグをクリアするための“0”ライトのみ可能です。

10.2 各レジスタの説明

10.2.1 レシーブシフトレジスタ (R S R)

R S R は、シリアルデータを受信するためのレジスタです。

ビット : 7 6 5 4 3 2 1 0



R/W : — — — — — — — —

S C I は、R S R に RxD 端子から入力されたシリアルデータを L S B (ビット 0) から受信した順にセットし、パラレルデータに変換します。1 バイトのデータ受信を終了すると、データは自動的に R D R へ転送されます。

C P U から R S R を直接リード／ライトすることはできません。

10.2.2 レシーブデータレジスタ (R D R)

R D R は、受信したシリアルデータを格納するレジスタです。

ビット : 7 6 5 4 3 2 1 0



初期値 : 0 0 0 0 0 0 0 0

R/W : R R R R R R R R

S C I は、1 バイトのシリアルデータの受信が終了すると、R S R から R D R へ受信したシリアルデータを転送して格納し、受信動作を完了します。この後、R S R は受信可能になります。


このように、R S R と R D R はダブルバッファになっているため連続した受信動作が可能です。

R D R は、リード専用レジスタですので C P U からライトすることはできません。

R D R は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

10.2.3 トランスマットシフトレジスタ (T S R)

T S Rは、シリアルデータを送信するためのレジスタです。



R/W : — — — — — — — —


S C Iは、T D Rから送信データをいったんT S Rに転送し、L S B（ビット0）から順にTxD端子に送り出すことでシリアルデータ送信を行います。

1バイトのデータ送信を終了すると自動的にT D RからT S Rへ次の送信データを転送し、送信を開始します。ただしS S RのT D R Eビットが“1”にセットされている場合には、T D RからT S Rへのデータ転送は行いません。

C P Uから、直接T S Rをリード／ライトすることはできません。

10.2.4 トランスマットデータレジスタ (T D R)

T D Rは、シリアル送信するデータを格納する8ビットのレジスタです。



初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

S C Iは、T S Rのあきを検出すると、T D Rにライトされた送信データをT S Rに転送してシリアル送信を開始します。T S Rのシリアルデータ送信中にT D Rに次の送信データをライトしておくと、連続シリアル送信ができます。

T D Rは、常にC P Uによるリード／ライトが可能です。

T D Rは、リセット、またはスタンバイモード時にH'FFにイニシャライズされます。


10.2.5 シリアルモードレジスタ (SMR)

SMRは、SCIのシリアル通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための8ビットのレジスタです。

ビット:	7	6	5	4	3	2	1	0
	C/A	CHR	PE	0/E	STOP	MP	CKS1	CKS0

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W R/W



SMRは、常にCPUによるリード／ライトが可能です。

SMRは、リセット、またはスタンバイモード時に#00にイニシャライズされます。

ビット7：コミュニケーションモード（C/A）

S C I の動作モードを調歩同期式モード／クロック同期式モードのいずれかから選択します。

ビット7	説明
C/A	
0	調歩同期式モード
1	クロック同期式モード

ビット6：キャラクタレンジス（C H R）

調歩同期式モードのデータ長を7ビット／8ビットデータのいずれかから選択します。クロック同期式モードではC H Rの設定にかかわらず、データ長は8ビットデータ固定です。

ビット6	説明
C H R	
0	8ビットデータ
1	7ビットデータ*

【注】* 7ビットデータを選択した場合、T D R のM S B（ビット7）は送信されません。

ビット5：パリティイネーブル（P E）

調歩同期式モードでは、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。クロック同期式モードでは、P Eビットの設定にかかわらずパリティビットの付加、およびチェックは行いません。

ビット5	説明
P E	
0	パリティビットの付加、およびチェックを禁止
1	パリティビットの付加、およびチェックを許可*

【注】* P Eビットに“1”をセットすると送信時には、O/Eビットで指定した偶数、または奇数パリティを送信データに付加して送信します。受信時には、受信したパリティビットがO/Eビットで指定した偶数、または奇数パリティになっているかどうかをチェックします。

ビット4：パリティモード（O／E）

パリティの付加やチェックを偶数パリティ／奇数パリティのいずれで行うかを選択します。
O／Eビットの設定は、調歩同期式モードでP Eビットに“1”を設定しパリティビットの付加やチェックを許可したときのみ有効になります。クロック同期式モードや、調歩同期式モードでパリティの付加やチェックを禁止している場合には、O／Eビットの指定は無効です。

ビット4	説明
<u>O</u> ／ <u>E</u>	
0	偶数パリティ *1 （初期値）
1	奇数パリティ *2

【注】*1 偶数パリティに設定すると送信時には、パリティビットと送信キャラクタをあわせて、その中の“1”的数の合計が偶数になるようにパリティビットを付加して送信します。

受信時には、パリティビットと受信キャラクタをあわせて、その中の“1”的数の合計が偶数であるかどうかをチェックします。

*2 奇数パリティに設定すると送信時には、パリティビットと送信キャラクタをあわせて、その中の“1”的数の合計が奇数になるようにパリティビットを付加して送信します。

受信時には、パリティビットと受信キャラクタをあわせて、その中の“1”的数の合計が奇数であるかどうかをチェックします。

ビット3：ストップビットレンジス（S T O P）

調歩同期式モードでのストップビットの長さを1ビット／2ビットのいずれかから選択します。
S T O Pビットの設定は調歩同期式モードでのみ有効になります。クロック同期式モードに設定した場合にはストップビットは付加されませんので、このビットの設定は無効です。

ビット3	説明
S T O P	
0	1ストップビット *1 （初期値）
1	2ストップビット *2

【注】*1 送信時には、送信キャラクタの最後尾に1ビットの1（ストップビット）を付加して送信します。

*2 送信時には、送信キャラクタの最後尾に2ビットの1（ストップビット）を付加して送信します。

なお、受信時にはS T O Pビットの設定にかかわらず、受信したストップビットの1ビット目のみをチェックします。ストップビットの2ビット目が“1”的場合は、ストップビットとして扱いますが、“0”的場合は、次の送信キャラクタのスタートビットとして扱います。

ビット2：マルチプロセッサモード(MP)

マルチプロセッサフォーマットを選択します。マルチプロセッサフォーマットを選択した場合、P Eビット、およびO / Eビットにおけるパリティの設定は無効になります。また、MPビットの設定は、調歩同期式モードのときのみ有効です。クロック同期式モードでは、MPビットの設定は無効です。

マルチプロセッサ通信機能については、「10.3.3 マルチプロセッサ通信機能」を参照してください。

ビット2	説明
MP	
0	マルチプロセッサ機能の禁止 (初期値)
1	マルチプロセッサフォーマットを選択

ビット1、0：クロックセレクト1、0(CKS1、0)

内蔵ボーレートジェネレータのクロックソースを選択します。CKS1、0ビットの設定により ϕ 、 $\phi/4$ 、 $\phi/16$ 、 $\phi/64$ の4種類からクロックソースを選択できます。

クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係については、「10.2.8 ビットレートレジスタ」を参照してください。

ビット1	ビット0	説明
CKS1	CKS0	
0	0	ϕ クロック (初期値)
	1	$\phi/4$ クロック
1	0	$\phi/16$ クロック
	1	$\phi/64$ クロック

10.2.6 シリアルコントロールレジスタ (S C R)

S C Rは、S C Iの送信／受信動作、調歩同期式モードでのシリアルクロック出力、割込み要求の許可／禁止、および送信／受信クロックソースの選択を行うレジスタです。

ビット：

7	6	5	4	3	2	1	0
TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0

初期値：

0	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---

R / W：

R / W	R / W	R / W	R / W	R / W	R / W	R / W	R / W
-------	-------	-------	-------	-------	-------	-------	-------

クロックイネーブル1、0
S C Iのクロックソースを
選択するビットです。

トランスマットエンドインタラプト
イネーブル

送信終了割込み（T E I）要求
を許可／禁止するビットです。

マルチプロセッサインタラプトイネーブル
マルチプロセッサ割込みを許可／禁止するビ
ットです。

レシーブイネーブル

受信動作を許可／禁止するビットです。

トランスマットイネーブル

送信動作を許可／禁止するビットです。

レシーブインタラプトイネーブル

受信データフル割込み（R X I）要求と、受信エラー割込み（E R I）
要求を許可／禁止するビットです。

トランスマットインタラプトイネーブル

送信データエンティ割込み（T X I）要求を許可／禁止するビットです。

S C Rは、常にC P Uによるリード／ライトが可能です。

S C Rは、リセット、またはスタンバイモード時にH'00にイニシャライズされます。

ビット7：トランスマットインターラプトイネーブル（TIE）

TDRからTSRへシリアル送信データが転送されSSRのTDRフラグが“1”にセットされたときに、送信データエンプティ割込み（TXI）要求の発生を許可／禁止します。

ビット7	説明
TIE	
0	送信データエンプティ割込み（TXI）要求の禁止* （初期値）
1	送信データエンプティ割込み（TXI）要求の許可

【注】* TXI割込み要求の解除は、TDRフラグから“1”をリードした後、“0”にクリアするか、またはTIEビットを“0”にクリアすることで行うことができます。

ビット6：レシーブインターラプトイネーブル（RIE）

シリアル受信データがRSRからRDRへ転送されてSSRのRDRFフラグが“1”にセットされたとき、受信データフル割込み（RXI）要求、および受信エラー割込み（ERI）要求の発生を許可／禁止します。

ビット6	説明
RIE	
0	受信データフル割込み（RXI）要求、および受信エラー割込み（ERI）要求を禁止* （初期値）
1	受信データフル割込み（RXI）要求、および受信エラー割込み（ERI）要求を許可

【注】* RXI、およびERI割込み要求の解除は、RDRF、またはFER、PER、ORE Rの各フラグから“1”をリードした後、“0”にクリアするか、RIEビットを“0”にクリアすることで行えます。

ビット5：トランスマットイネーブル（TE）

SCIのシリアル送信動作の開始を許可／禁止します。

ビット5	説明
TE	
0	送信動作を禁止* ¹ （初期値）
1	送信動作を許可* ²

【注】*¹ SSRのTDRフラグは“1”に固定されます。

*² この状態で、TDRに送信データをライトして、SSRのTDRフラグを“0”にクリアするとシリアル送信を開始します。

なお、TEビットを“1”にセットする前に必ずSMRの設定を行い送信フォーマットを決定してください。

ビット4：レシーブイネーブル（R E）

S C I のシリアル受信動作の開始を許可／禁止します。

ビット4	説	明
R E		
0	受信動作を禁止* ¹	(初期値)
1	受信動作を許可* ²	

【注】*¹ R Eビットを“0”にクリアしてもR D R F、F E R、P E R、O R E Rの各フラグは影響を受けず、状態を保持しますので注意してください。

*² この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出すると、シリアル受信を開始します。

なお、R Eビットを“1”にセットする前に必ずS M Rの設定を行い、受信フォーマットを決定してください。

ビット3：マルチプロセッサ割込みトライネーブル（M P I E）

マルチプロセッサ割込みを許可／禁止します。M P I Eビットの設定は、調歩同期式モードで、かつ、S M RのM Pビットが“1”に設定されている受信時にのみ有効です。

クロック同期式モードのとき、あるいはM Pビットが“0”的 경우에는M P I Eビットの設定は無効です。

ビット3	説	明
M P I E		
0	マルチプロセッサ割込み禁止状態（通常の受信動作をします） 〔クリア条件〕 (1) M P I Eビットを“0”にクリア (2) M P B = “1”のデータを受信したとき	(初期値)
1	マルチプロセッサ割込み許可状態* マルチプロセッサビットが“1”的データを受け取るまで受信割込み(R X I)要求、受信エラー割込み(E R I)要求、およびS S RのR D R F、F E R、O R E Rの各フラグのセットを禁止します。	

【注】* R S RからR D Rへの受信データの転送、および受信エラーの検出とS S RのR D R F、F E R、O R E Rの各フラグのセットは行いません。M P B = “1”を含む受信データを受信すると、S S RのM P Bビットを“1”にセットし、M P I Eビットを自動的に“0”にクリアし、R X I、E R I割込み要求の発生(S C RのT I E、R I Eビットが“1”にセットされている場合)とF E R、O R E Rフラグのセットが許可されます。

ビット2：トランスマットエンドインターラップトイネーブル（T E I E）

M S B データ送出時に有効な送信データがT D R ないとき、送信終了割込み（T E I ）要求の発生を許可／禁止します。

ビット2	説明
T E I E	
0	送信終了割込み（T E I ）要求を禁止* （初期値）
1	送信終了割込み（T E I ）要求を許可*

【注】* T E I の解除は、S S R のT D R E フラグから“1”をリードした後、“0”にクリアしてT E N D フラグを“0”にクリアするか、T E I E ビットを“0”にクリアすることができます。

ビット1、0：クロックイネーブル1、0（C K E 1、0）

S C I のクロックソースの選択、およびSCK端子からのクロック出力の許可／禁止を設定します。C K E 1 ビットとC K E 0 ビットの組み合わせによってSCK端子を入出力ポートにするか、シリアルクロック出力端子にするか、またはシリアルクロック入力端子にするかが決まります。

ただし、C K E 0 ビットの設定は調歩同期式モードで内部クロック動作（C K E 1 = “0”）時のみ有効です。クロック同期式モードのとき、および外部クロック動作（C K E = “1”）の場合はC K E 0 ビットの設定は無効です。また、C K E 1 、C K E 0 ビットの設定を行ったのちS M R でS C I の動作モードを決定してください。

S C I のクロックソースの選択についての詳細は「10.3 動作説明」の表10.9を参照してください。

ビット1	ビット0	説明
C K E 1	C K E 0	
0	0	調歩同期式モード 内部クロック／SCK端子は入出力ポート* ¹
	1	クロック同期式モード 内部クロック／SCK端子は同期クロック出力* ¹
	0	調歩同期式モード 内部クロック／SCK端子はクロック出力* ²
	1	クロック同期式モード 内部クロック／SCK端子は同期クロック出力
1	0	調歩同期式モード 外部クロック／SCK端子はクロック入力* ³
	1	クロック同期式モード 外部クロック／SCK端子は同期クロック入力
	0	調歩同期式モード 外部クロック／SCK端子はクロック入力* ³
	1	クロック同期式モード 外部クロック／SCK端子は同期クロック入力

【注】*¹ 初期値

*² ビットレートと同じ周波数のクロックを出力

*³ ビットレートの16倍の周波数のクロックを入力

10.2.7 シリアルステータスレジスタ (S S R)

S C I の動作状態を示すステータスフラグと、マルチプロセッサビットを内蔵した 8 ビットのレジスタです。

ビット	7	6	5	4	3	2	1	0
	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT

初期値 : 1 0 0 0 0 1 0 0

R / W : R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R R R/W

マルチプロセッサ
送信時のマルチプロセッサビットの値を設定するビットです。

マルチプロセッサビット

受信したマルチプロセッサビットを格納するビットです。

トランスマットエンド

送信終了を示すステータスフラグです。

パリティエラー

受信時にパリティエラーを検出したことを示すステータスフラグです。

フレーミングエラー

受信時にフレーミングエラーを検出したことを示すステータスフラグです。

オーバランエラー

受信時にオーバランエラーを検出したことを示すステータスフラグです。

レシーブデータレジスタフル

受信を完了し R D R にデータが格納されていることを示すステータスフラグです。

トランスマットデータレジスタエンプティ

T D R から T S R に送信データが転送され T D R にデータをライトすることが可能であることを示すステータスフラグです。

【注】* フラグをクリアするための “0” ライトのみ可能です。

S S R は常に C P U からリード／ライトできます。ただし、T D R E、R D R F、O R E R、P E R、F E R の各フラグへ “1” をライトすることはできません。また、これらを “0” にクリアするためには、あらかじめ “1” をリードしておく必要があります。また、T E N D フラグ、および M P B フラグはリード専用であり、ライトすることはできません。

S S R は、リセット、またはスタンバイモード時に H' 84 にイニシャライズされます。

ビット 7 : トランスマットデータレジスタエンプティ (T D R E)

T D R から T S R にデータ転送が行われ T D R に次のシリアル送信データをライトすることが可能になったことを示します。

ビット 7	説明
T D R E	
0	T D R に有効な送信データがライトされていることを表示 〔クリア条件〕 T D R E = “1” の状態をリードした後、“0” をライトしたとき
1	T D R に有効な送信データがないことを表示 〔セット条件〕 (1) リセット、またはスタンバイモード時 (2) S C R の T E ビットが “0” のとき (3) T D R から T S R にデータ転送が行われ T D R にデータライトが可能になったとき

ビット 6 : レシーブデータレジスタフル (R D R F)

受信したデータが R D R に格納されていることを示します。

ビット 6	説明
R D R F	
0	R D R に受信データが格納されていないことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) R D R F = “1” の状態をリードした後、“0” をライトしたとき
1	R D R に受信データが格納されていることを表示 〔セット条件〕 シリアル受信が正常終了し、R S R から R D R へ受信データが転送されたとき

【注】 受信時にエラーを検出したとき、および S C R の R E ビットを “0” にクリアしたときに R D R および R D R F フラグは影響を受けず以前の状態を保持します。

R D R F フラグが “1” にセットされたまま次のデータを受信完了するとオーバランエラーを発生し、受信データが失われますので注意してください。

ビット5：オーバランエラー(ORER)

受信時にオーバランエラーが発生して異常終了したことを示します。

ビット5 ORER	説明
0	受信中、または正常に受信を完了したことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) ORE R = “1”の状態をリードした後、“0”をライトしたとき
1	受信時にオーバランエラーが発生したことを表示* ² 〔セット条件〕 RDRF = “1”の状態で次のシリアル受信を完了したとき

【注】*¹ SCRのREビットを“0”にクリアしたときには、ORERフラグは影響を受けず以前の状態を保持します。

*² RDRではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。さらに、ORE R = “1”にセットされた状態で、以降のシリアル受信を続けることはできません。なお、クロック同期式モードでは、シリアル送信を続けることもできません。

ビット4：フレーミングエラー(FER)

調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを示します。

ビット4 FER	説明
0	受信中、または正常に受信を完了したことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) FER = “1”の状態をリードした後、“0”をライトしたとき
1	受信時にフレーミングエラーが発生したことを表示 〔セット条件〕 SCIが受信終了時に受信データの最後尾のストップビットが“1”であるかどうかをチェックし、ストップビットが“0”であったとき* ²

【注】*¹ SCRのREビットを“0”にクリアしたときには、FERフラグは影響を受けず以前の状態を保持します。

*² 2ストップビットモードのときは、1ビット目のストップビットが“1”であるかどうかのみを判定し、2ビット目のストップビットはチェックをしません。なお、フレーミングエラーが発生したときの受信データはRDRに転送されますが、RDRFフラグはセットされません。さらに、FERフラグが“1”にセットされた状態においては、以降のシリアル受信を続けることはできません。また、クロック同期式モードでは、シリアル送信も続けることができません。

ビット3：パリティエラー（P E R）

調歩同期式モードで、パリティを付加した受信時にパリティエラーが発生して異常終了したこと示します。

ビット3	説明
P E R	
0	受信中、または正常に受信を完了したことを表示 ^{*1} 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) P E R = “1”の状態をリードした後、“0”をライトしたとき
1	受信時にパリティエラーが発生したことを表示 ^{*2} 〔セット条件〕 受信時の受信データとパリティビットをあわせた1の数が、S M RのO／Eビットで指定した偶数パリティ／奇数パリティの設定と一致しなかったとき

【注】*1 S C RのR Eビットを“0”にクリアしたときには、P E Rフラグは影響を受けず以前の状態を保持します。

*2 パリティエラーが発生したときの受信データはR D Rに転送されますが、R D R Fフラグはセットされません。なお、P E Rフラグが“1”にセットされた状態では、以降のシリアル受信を続けることはできません。さらに、クロック同期式モードでは、シリアル送信も続けることができません。

ビット2：トランスマットエンド（T E N D）

送信キャラクタの最後尾ビットの送信時にT D Rに有効なデータがなく、送信を終了したことを示します。

T E N Dフラグはリード専用ですので、ライトすることはできません。

ビット2	説明
T E N D	
0	送信中であることを表示 〔クリア条件〕 T D R E = “1”の状態をリードした後、T D R Eフラグに“0”をライトしたとき
1	送信を終了したことを表示 〔セット条件〕 (1) リセット、またはスタンバイモード時 (2) S C RのT Eビットが“0”的とき (3) 1バイトのシリアル送信キャラクタの最後尾ビットの送信時にT D R E = “1”であったとき

ビット1：マルチプロセッサビット（M P B）

調歩同期式モードで受信をマルチプロセッサフォーマットで行うときに、受信データ中のマルチプロセッサビットを格納します。

M P Bビットは、リード専用であり、ライトすることはできません。

ビット1	説明
M P B	
0	マルチプロセッサビットが“0”のデータを受信したことを表示* (初期値)
1	マルチプロセッサビットが“1”のデータを受信したことを表示

【注】* マルチプロセッサフォーマットでR Eビットを“0”にクリアしたときには、以前の状態を保持します。

ビット0：マルチプロセッサビットトランスマスク（M P B T）

調歩同期式モードで送信をマルチプロセッサフォーマットで行うときに、送信データに付加するマルチプロセッサビットを格納します。

クロック同期式モードやマルチプロセッサフォーマットでないとき、あるいは送信でないときにはM P B Tビットの設定は無効です。

ビット0	説明
M P B T	
0	マルチプロセッサビットが“0”のデータを送信 (初期値)
1	マルチプロセッサビットが“1”のデータを送信

10.2.8 ビットレートレジスタ (BRR)

BRRは、SMRのCKS1、CKS0ビットで選択されるボーレートジェネレータの動作クロックとあわせて、シリアル送信／受信のビットレートを設定する8ビットのレジスタです。

ビット：

7	6	5	4	3	2	1	0

初期値： 1 1 1 1 1 1 1 1

R/W： R/W R/W R/W R/W R/W R/W R/W R/W

BRRは、常にCPUによるリード／ライトが可能です。

BRRは、リセット、またはスタンバイモード時にFFにイニシャライズされます。

なお、チャネルごとにボーレートジェネレータの制御が独立していますので、それぞれ異なる値を設定することができます。

表10.3に調歩同期式モードのBRRの設定例を表10.4にクロック同期式モードのBBRの設定例を示します。

表10.3 ビットレートに対するBRRの設定例〔調歩同期式モード〕(1)

ϕ (MHz) ビットレート (bit/s)	2			2.097152			2.4576			3		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	141	0.03	1	148	-0.04	1	174	-0.26	1	212	0.03
150	1	103	0.16	1	108	0.21	1	127	0.00	1	155	0.16
300	0	207	0.16	0	217	0.21	0	255	0.00	1	77	0.16
600	0	103	0.16	0	108	0.21	0	127	0.00	0	155	0.16
1200	0	51	0.16	0	54	-0.70	0	63	0.00	0	77	0.16
2400	0	25	0.16	0	26	1.14	0	31	0.00	0	38	0.16
4800	0	12	0.16	0	13	-2.48	0	15	0.00	0	19	-2.34
9600	0	6	-6.99	0	6	-2.48	0	7	0.00	0	9	-2.34
19200	0	2	8.51	0	2	13.78	0	3	0.00	0	4	-2.34
31250	0	1	0.00	0	1	4.86	0	1	22.88	0	2	0.00
38400	0	1	-18.62	0	1	-14.67	0	1	0.00	-	-	-

ϕ (MHz) ビットレート (bit/s)	3.6864			4			4.9152			5		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
100	2	64	0.70	2	70	0.03	2	86	0.31	2	88	-0.25
150	1	191	0.00	1	207	0.16	1	255	0.00	2	64	0.16
300	1	95	0.00	1	103	0.16	1	127	0.00	1	129	0.16
600	0	191	0.00	0	207	0.16	0	255	0.00	1	64	0.16
1200	0	95	0.00	0	103	0.16	0	127	0.00	0	129	0.16
2400	0	47	0.00	0	51	0.16	0	63	0.00	0	64	0.16
4800	0	23	0.00	0	25	0.16	0	31	0.00	0	32	-1.36
9600	0	10	0.00	0	12	0.16	0	15	0.00	0	15	1.73
19200	0	5	0.00	0	6	-6.99	0	7	0.00	0	7	1.73
31250	-	-	-	0	3	0.00	0	4	-1.70	0	4	0.00
38400	0	2	0.00	0	2	8.51	0	3	0.00	0	3	1.73

表10.3 ビットレートに対するBRRの設定例 [調歩同期式モード] (2)

ϕ (MHz) ビットレート (bit/s)	6			6.144			7.3728			8		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
100	2	106	-0.44	2	108	0.08	2	130	-0.07	2	141	0.03
150	2	77	0.16	2	79	0.00	2	95	0.00	2	103	0.16
300	1	155	0.16	1	159	0.00	1	191	0.00	1	207	0.16
600	1	77	0.16	1	79	0.00	1	95	0.00	1	103	0.16
1200	0	155	0.16	0	159	0.00	0	191	0.00	0	207	0.16
2400	0	77	0.16	0	79	0.00	0	95	0.00	0	103	0.16
4800	0	38	0.16	0	39	0.00	0	47	0.00	0	51	0.16
9600	0	19	-2.34	0	19	0.00	0	23	0.00	0	25	0.16
19200	0	9	-2.34	0	9	0.00	0	10	0.00	0	12	0.16
31250	0	5	0.00	0	5	2.40	0	6	5.33	0	7	0.00
38400	0	4	-2.34	0	4	0.00	0	5	0.00	0	6	-6.99

ϕ (MHz) ビットレート (bit/s)	9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
100	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	9	-1.70	0	9	0.00	0	10	0.00	0	10	2.40
38400	0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00

表10.3 ビットレートに対するBRRの設定例〔調歩同期式モード〕(3)

ϕ (MHz) ビットレート (bit/s)	14			14.7456			16		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
100	2	248	-0.17	3	64	0.70	3	70	0.03
150	2	181	0.16	2	191	0.00	2	207	0.16
300	2	90	0.16	2	95	0.00	2	103	0.16
600	1	181	0.16	1	191	0.00	1	207	0.16
1200	1	90	0.16	1	95	0.00	1	103	0.16
2400	0	181	0.16	0	191	0.00	0	207	0.16
4800	0	90	0.16	0	95	0.00	0	103	0.16
9600	0	45	-0.93	0	47	0.00	0	51	0.16
19200	0	22	-0.93	0	23	0.00	0	25	0.16
31250	0	13	0.00	0	14	-1.70	0	15	0.00
38400	0	10	3.57	0	10	0.00	0	12	0.16

表10.4 ビットレートに対するBRRの設定例（クロック同期式モード）

ϕ (MHz) ビットレート (bit/s)	2		4		8		10		16	
	n	N	n	N	n	N	n	N	n	N
110	3	70	-	-	-	-	-	-	-	-
250	2	124	2	249	3	124	-	-	3	249
500	1	249	2	124	2	249	-	-	3	124
1k	1	124	1	249	2	124	-	-	2	249
2.5k	0	199	1	99	1	199	1	249	2	99
5k	0	99	0	199	1	99	1	124	1	199
10k	0	49	0	99	0	199	0	249	1	99
25k	0	19	0	39	0	79	0	99	0	159
50k	0	9	0	19	0	39	0	49	0	79
100k	0	4	0	9	0	19	0	24	0	39
250k	0	1	0	3	0	7	0	9	0	15
500k	0	0*	0	1	0	3	0	4	0	7
1M			0	0*	0	1	-	-	0	3
2M					0	0*	-	-	0	1
2.5M					-	-	0	0*	-	-
5M									0	0*

【注】 誤差は、なるべく1%以内になるように設定してください。

《記号説明》

空欄：設定できません。

-：設定可能ですが誤差がでます。

*：連続送信／受信はできません。

BRRの設定値は以下の計算式で求められます。

[調歩同期式モード]

$$N = \frac{\phi}{64 \times 2^{2n-1} \times B} \times 10^6 - 1$$

[クロック同期式モード]

$$N = \frac{\phi}{8 \times 2^{2n-1} \times B} \times 10^6 - 1$$

B : ビットレート (bit/s)

N : ボーレートジェネレータのBRRの設定値 (0 ≤ N ≤ 255)

φ : 動作周波数 (MHz)

n : ボーレートジェネレータ入力クロック (n = 0, 1, 2, 3)
 (nとクロックの関係は下表を参照してください。)

n	クロック	S M R の設定値	
		C K S 1	C K S 0
0	ϕ	0	0
1	$\phi / 4$	0	1
2	$\phi / 16$	1	0
3	$\phi / 64$	1	1

調歩同期式モードのビットレート誤差は、以下の計算式で求められます。

$$\text{誤差 (\%)} = \left\{ \frac{\phi \times 10^6}{(N+1) \times B \times 64 \times 2^{2n-1}} - 1 \right\} \times 100$$

表10.5に調歩同期式モードの各周波数における最大ビットレートを示します。また、表10.6～表10.7に外部クロック入力時の最大ビットレートを示します。

表10.5 各周波数における最大ビットレート（調歩同期式モード）

ϕ (MHz)	最大ビットレート (bit/s)	設定値	
		n	N
2	62500	0	0
2.097152	65536	0	0
2.4576	76800	0	0
3	93750	0	0
3.6864	115200	0	0
4	125000	0	0
4.9152	153600	0	0
5	156250	0	0
6	187500	0	0
6.144	192000	0	0
7.3728	230400	0	0
8	250000	0	0
9.8304	307200	0	0
10	312500	0	0
12	375000	0	0
12.288	384000	0	0
14	437500	0	0
14.7456	460800	0	0
16	500000	0	0

表10.6 外部クロック入力時の最大ビットレート（調歩同期式モード）

ϕ (MHz)	外部入力クロック (MHz)	最大ビットレート (bit/s)
2	0.5000	31250
2.097152	0.5243	32768
2.4576	0.6144	38400
3	0.7500	46875
3.6864	0.9216	57600
4	1.0000	62500
4.9152	1.2288	76800
5	1.2500	78125
6	1.5000	93750
6.144	1.5360	96000
7.3728	1.8432	115200
8	2.0000	125000
9.8304	2.4576	153600
10	2.5000	156250
12	3.0000	187500
12.288	3.0720	192000
14	3.5000	218750
14.7456	3.6864	230400
16	4.0000	250000

表10.7 外部クロック入力時の最大ビットレート（クロック同期式モード）

ϕ (MHz)	外部入力クロック (MHz)	最大ビットレート (bit/s)
2	0.3333	333333.3
4	0.6667	666666.7
6	1.0000	1000000.0
8	1.3333	1333333.3
10	1.6667	1666666.7
12	2.0000	2000000.0
14	2.3333	2333333.3
16	2.6667	2666666.7

10.3 動作説明

10.3.1 概要

S C I は、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの 2 方式で、シリアル通信ができます。

調歩同期式モードと、クロック同期式モードの選択および送信フォーマットの選択は、S M R で行います。これを表10.8に示します。また、S C I のクロックソースは、S M R の C / A ビットおよび S C R の C K E 1 、 C K E 0 ビットの組合せでできます。これを表10.9に示します。

(1) 調歩同期式モード

- データ長：7 ビット／8 ビットから選択可能
- パリティの付加、マルチプロセッサビットの付加、および1 ビット／2 ビットのストップビットの付加を選択可能（これらの組合せにより送信／受信フォーマットおよび、キャラクタ長を決定）
- 受信時にフレーミングエラー、パリティエラー、オーバランエラー、およびブレークの検出が可能
- S C I のクロックソース：内部クロック／外部クロックから選択可能
 - ・ 内部クロックを選択した場合：S C I はボーレートジェネレータのクロックで動作し、ビットレートと同じ周波数のクロックを出力することが可能
 - ・ 外部クロックを選択した場合：ビットレートの16倍の周波数のクロックを入力することが必要（内蔵ボーレートジェネレータを使用しない）

(2) クロック同期式モード

- 送信／受信フォーマット：8 ビットデータ固定
- 受信時にオーバランエラーの検出可能
- S C I のクロックソース：内部クロック／外部クロックから選択可能
 - ・ 内部クロックを選択した場合：S C I はボーレートジェネレータのクロックで動作し、同期クロックを外部へ出力
 - ・ 外部クロックを選択した場合：内部ボーレートジェネレータを使用せず、入力された同期クロックで動作

表10.8 S M R の設定値とシリアル送信／受信フォーマット

S M R の設定値					モード	S C I の送信／受信フォーマット			
ビット7 C/A	ビット6 CHR	ビット2 MP	ビット5 PE	ビット3 STOP		データ長 ビット	マルチプロセッサ ビット	パリティ ビット	ストップ ビット長
0	0	0	0	0	調歩同期式 モード	8 ビットデータ	なし	1 ビット	
			1	1				2 ビット	
			0	0				1 ビット	
			1	1				2 ビット	
			0	0		7 ビットデータ	なし	1 ビット	
			1	1				2 ビット	
	1	1	0	0			あり	1 ビット	
			1	1				2 ビット	
			0	0		8 ビットデータ	なし	1 ビット	
			1	1				2 ビット	
	0	1	—	0	調歩同期式 モード (マルチプロセッサ フォーマット)	8 ビットデータ	あり	1 ビット	
			—	1				2 ビット	
1	—	—	—	—		7 ビットデータ	なし	1 ビット	
1	—	—	—	—	クロック同 期式モード	8 ビットデータ		2 ビット	
1	—	—	—	—	クロック同 期式モード	8 ビットデータ	なし	なし	

表10.9 S M R 、S C R の設定とS C I のクロックソースの選択

SMR	SCRの設定		モード	S C I の送信／受信クロック		
	ビット7 C/A	ビット1 CKE1		クロック ソース	SCK端子の機能	
0	0	0	調歩同期 式モード	内 部	S C I は、SCK端子を使用しません	
		1			ビットレートと同じ周波数のクロックを出力	
	1	0		外 部	ビットレートの16倍の周波数のクロックを入力	
		1				
1	0	0	クロック 同 期 式 モード	内 部	同期クロックを出力	
		1		外 部	同期クロックを入力	
	1	0				
		1				

10.3.2 調歩同期式モード時の動作

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するストップビットとをデータに付加したキャラクタを送信／受信し、1キャラクタ単位で同期をとりながらシリアル通信を行うモードです。

S C I 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信／受信中にデータのリード／ライトができるので、連続送信／受信が可能です。

調歩同期式シリアル通信の一般的なフォーマットを図10.2に示します。

調歩同期式シリアル通信では、通信回線は通常、マーク状態（“High”レベル）に保たれています。S C I は通信回線を監視し、スペース（“Low”レベル）になったところをスタートビットとみなしてシリアル通信を開始します。

シリアル通信の1キャラクタは、スタートビット（“Low”レベル）から始まり、データ（L S B ファースト：最下位ビットから）、パリティビット（“High”／“Low”レベル）、最後にストップビット（“High”レベル）の順で構成されています。

調歩同期式モードでは、S C I は受信時にスタートビットの立下がりエッジで同期化を行います。またS C I は、データを1ビット期間の16倍の周波数のクロックの8番目でサンプリングしますので、各ビットの中央で通信データが取り込まれます。




図10.2 調歩同期式通信のデータフォーマット
(8ビットデータ／パリティあり／2ストップビットの例)

(1) 送信／受信フォーマット

調歩同期式モードで設定できる送信／受信フォーマットを、表10.10に示します。

送信／受信フォーマットは12種類あり、SMRの選定により選択できます。

表10.10 シリアル送信／受信フォーマット（調歩同期式モード）

SMRの設定				シリアル送信／受信フォーマットとフレーム長											
CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12
0	0	0	0	S	8ビットデータ								STOP		
0	0	0	1	S	8ビットデータ							STOP	STOP		
0	1	0	0	S	8ビットデータ					P	STOP				
0	1	0	1	S	8ビットデータ				P	STOP	STOP				
1	0	0	0	S	7ビットデータ						STOP				
1	0	0	1	S	7ビットデータ					STOP	STOP				
1	1	0	0	S	7ビットデータ				P	STOP					
1	1	0	1	S	7ビットデータ				P	STOP	STOP				
0	-	1	0	S	8ビットデータ					MPB	STOP				
0	-	1	1	S	8ビットデータ					MPB	STOP	STOP			
1	-	1	0	S	7ビットデータ					MPB	STOP				
1	-	1	1	S	7ビットデータ				MPB	STOP	STOP				

《記号説明》

S : スタートビット

STOP : ストップビット

P : パリティビット

MPB : マルチプロセッサビット

(2) クロック

S C I の送受信クロックは、S M R の C / A ビットと S C R の C K E 1 、 C K E 0 ビットの設定により、内蔵ボーレートジェネレータの生成した内部クロックまたは、SCK端子から入力された外部クロックの 2 種類から選択できます。S C I のクロックソースの選択については表10.9を参照してください。

外部クロックをSCK端子に入力する場合には、使用するビットレートの16倍の周波数のクロックを入力してください。

内部クロックで動作させるとき、SCK端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図10.3に示すように送信データの中央にクロック立上がりエッジがくるようになります。




図10.3 出力クロックと通信データの位相関係（調歩同期式モード）

(3) データの送信／受信動作


■ S C I のイニシャライズ（調歩同期式）

データの送信／受信前には、まずS C R の T E 、 R E ビットを “ 0 ” にクリアした後、以下の順でS C I をイニシャライズしてください。

動作モードの変更、通信フォーマットの変更などの場合には必ず、T E ビットおよびR E ビットを “ 0 ” にクリアしてから次の手順で変更を行ってください。T E ビットを “ 0 ” にクリアするとT D R E フラグは “ 1 ” にセットされ、T S R がイニシャライズされます。R E ビットを “ 0 ” にクリアしても、R D R F 、 P E R 、 F E R 、 O R E R の各フラグおよび、R D R の内容は保持されますので注意してください。

外部クロックを使用している場合には、動作が不確実になりますのでイニシャライズを含めた動作中にクロックを止めないでください。

図10.4にS C I のイニシャライズフローチャートの例を示します。



① S C R にクロックの選択を設定してください。

なお、R I E 、T I E 、T E I E 、M P I E 、およびT E 、R E ビットは必ず“0”にクリアしてください。

調歩同期式モードでクロック出力を選択した場合には、S C R の設定後、ただちに出力されます。

② S M R に送信／受信フォーマットを設定します。

③ B R R にビットレートに対応する値をライドします。ただし、外部クロックを使用する場合には必要ありません。

④ 少なくとも1ビット期間待ってから、S C R のT E ビットまたはR E ビットを“1”にセットします。また、R I E 、T I E 、T E I E 、M P I E ビットを設定してください。


T E 、R E ビットを設定することによりTxD、RxD端子が使用可能となります。

図10.4 SCIのイニシャライズフローチャートの例

■シリアルデータ送信（調歩同期式）

図10.5にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は以下の手順にしたがってください。



① SCIをイニシャライズ：

TxD端子は自動的に送信データ出力端子になります。

② SCIの状態を確認して、送信データをライト：

SSRをリードして、TDRフラグが“1”であることを確認した後、TDRに送信データをライトし、TDRフラグを“0”にクリアします。

③ シリアル送信の継続手順：

シリアル送信を続けるときには、TDRフラグの“1”をリードしてライト可能であることを確認した後にTDRにデータをライトし、続いてTDRフラグを“0”にクリアしてください。

④ シリアル送信の終了時にブレークを出力：

シリアル送信時にブレークを出力するときには、ポートのDDRを“1”にセット、DRを“0”にクリアした後にSCRのTEビットを“0”にクリアします。

図10.5 シリアル送信のフローチャートの例

S C I はシリアル送信時に以下のように動作します。

① S C I は、S S R の T D R E フラグを監視し、“0”であると T D R にデータがライトされたと認識し、T D R から T S R にデータを転送します。

② T D R から T S R へデータを転送した後に T D R E フラグを“1”にセットし、送信を開始します。

このとき、S C R の T I E ビットが“1”にセットされていると送信データエンプティ割込み(T X I)要求を発生します。

シリアル送信データは、以下の順に TxD 端子から送り出されます。

(a) スタートビット：1ビットの“0”が出力されます。

(b) 送信データ：8ビット、または7ビットのデータがL S B から順に出力されます。

(c) パリティビットまたはマルチプロセッサビット：1ビットのパリティビット（偶数パリティ、または奇数パリティ）、または1ビットのマルチプロセッサビットが出力されます。

なお、パリティビット、またはマルチプロセッサビットを出力しないフォーマットも選択できます。

(d) ストップビット：1ビット／2ビットの“1”（ストップビット）が出力されます。

(e) マーク状態：次の送信を開始するスタートビットを送り出すまで“1”を出力し続けます。

③ S C I は、ストップビットを送出するタイミングで T D R E フラグをチェックします。

T D R E フラグが“0”であると T D R から T S R にデータを転送し、ストップビットを送り出した後、次フレームのシリアル送信を開始します。

T D R E フラグが“1”であると S S R の T E N D フラグに“1”をセットし、ストップビットを送り出した後、“1”を出力する“マーク状態”になります。このとき S C R の T E I E ビットが“1”にセットされていると T E I 割込み要求を発生します。

調歩同期式モードでの送信時の動作例を図10.6に示します。





図10.6 調歩同期式モードでの送信時の動作例

(8ビットデータ／パリティあり／1ストップビットの例)

■シリアルデータ受信（調歩同期式）

図10.7にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順にしたがってください。



① SCIのイニシャライズ：

RxD端子は自動的に受信データ入力端子になります。

②③ 受信エラー処理とブレークの検出：

受信エラーが発生したときには、SSRの ORER、PER、FER の各フラグをリードしてエラーを判定します。所定のエラー処理を行った後、必ず、ORER、PER、FER フラグをすべて "0" にクリアしてください。ORER、PER、FER フラグのいずれかが "1" にセットされた状態では受信を再開できません。また、フレーミングエラー時にRxD端子の値をリードすることでブレークの検出ができます。

④ SCIの状態を確認して受信データのリード：

SSRをリードして、RDRF = "1" であることを確認した後、RDRの受信データをリードし、RDRF フラグを "0" にクリアします。RDRF フラグが "0" から "1" に変化したことは、RXI割込みによっても知ることができます。

⑤ シリアル受信の継続手順：

シリアル受信を続けるときには、現在のフレームのストップビットを受信する前に、RDRF フラグのリード、RDR のリード、RDRF フラグを "0" にクリアしておいてください。

図10.7 シリアル受信データフローチャートの例(1)

③




図10.7 シリアル受信データフローチャートの例(2)

S C I は受信時に以下のように動作します。

- ① S C I は通信回線を監視し、スタートビットの“0”を検出すると内部を同期化し、受信を開始します。
- ② 受信したデータを R S R の L S B から M S B の順に格納します。
- ③ パリティビットおよび、ストップビットを受信します。

受信後、S C I は以下のチェックを行います。

- (a) パリティチェック：受信データの“1”的数をチェックし、これが S M R の O / E ビットで設定した偶数／奇数パリティになっているかをチェックします。
- (b) ストップビットチェック：ストップビットが“1”であるかをチェックします。
ただし、2ストップビットの場合、1ビット目のストップビットのみをチェックします。
- (c) ステータスチェック：R D R F フラグが“0”であり、受信データを R S R から R D R に転送できる状態であるかをチェックします。

以上のチェックがすべてパスしたとき、R D R F フラグが“1”にセットされ、R D R に受信データが格納されます。

エラーチェックで受信エラー*を発生すると表10.11のように動作します。

【注】* 受信エラーが発生した状態では、以後の受信動作ができません。

また、受信時に R D R F フラグが“1”にセットされませんので、必ずエラーフラグを“0”にクリアしてください。

- ④ R D R F フラグが“1”になったとき、S C R の R I E ビットが“1”にセットされていると受信データフル割込み（R X I）要求を発生します。

また、O R E R 、P E R 、F E R フラグのいずれかが“1”になったとき、S C R の R I E ビットが“1”にセットされていると受信エラー割込み（E R I）要求を発生します。

表10.11 受信エラーと発生条件

受信エラー名	略称	発生条件	データ転送
オーバランエラー	O R E R	S S R の R D R F フラグが“1”にセットされたまま次のデータ受信を完了したとき	R S R から R D R に受信データは転送されません。
フレーミングエラー	F E R	ストップビットが“0”的とき	R S R から R D R に受信データは転送されます。
パリティエラー	P E R	S M R で設定した偶数／奇数パリティの設定と受信したデータが異なるとき	R S R から R D R に受信データが転送されます。

調歩同期式モード受信時の動作例を図10.8に示します。




図10.8 SCIの受信時の動作例（8ビットデータ／パリティあり／1ストップビットの例）

10.3.3 マルチプロセッサ通信機能

マルチプロセッサ通信機能とは、調歩同期式モードでマルチプロセッサビットを付加したフォーマット（マルチプロセッサフォーマット）でシリアル通信をする機能です。この機能を使用すると、複数のプロセッサ間でシリアル通信回線を共有したデータの送受信ができます。

マルチプロセッサ通信を行うとき、受信局は各々固有のIDコードでアドレッシングされています。

シリアル通信サイクルは、受信局を指定するID送信サイクルとデータ送信サイクルの2つから構成されます。このID送信サイクルとデータ送信サイクルの区別は、マルチプロセッサビットで行います。

送信局は、まず、シリアル通信を行いたい受信局のIDを、マルチプロセッサビット“1”を付加したデータにして送信します。続いて、送信データを、マルチプロセッサビット“0”を付加したデータにして送信します。

受信局は、マルチプロセッサビット“1”的データが送信されるまでは、データを読み飛ばします。

マルチプロセッサビット“1”的データを受信したとき、受信局は自局のIDと比較します。そして、一致した局は続いて送信されるデータを受信します。一方一致しなかった局は、再びマルチプロセッサビット“1”的データが送信されるまでは、データを読み飛ばします。このようにして複数のプロセッサ間のデータ送受信が行われます。

図10.9にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。

(1) 送信／受信フォーマット


送信／受信フォーマットは4種類です。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。

詳細は表10.10を参照してください。

(2) クロック

調歩同期式モードの項を参照してください。



《記号説明》

MPB : マルチプロセッサビット


図10.9 マルチプロセッサフォーマットを使用したプロセッサ間通信の例
(受信局 Aへのデータ H' AA の送信の例)

(3) データの送信／受信動作

■マルチプロセッサシリアルデータ送信

図10.10にマルチプロセッサシリアル送信のフローチャートの例を示します。

マルチプロセッサシリアルデータ送信は、以下の手順にしたがってください。



①

① SCIのイニシャライズ：

TxD端子は自動的に送信データ出力端子になります。

②

② SCIの状態を確認して、送信データをライト：

SSRをリードして、TDR.Eフラグが“1”であることを確認した後、TDRに送信データをライトします。

また、SSRのMPBTビットを“0”、または“1”に設定します。

最後にTDREフラグを“0”にクリアしてください。

③

③ シリアル送信の継続手順：

シリアル送信を続けるときには、必ずTDR.Eフラグの“1”をリードしてライト可能であることを確認した後にTDRにデータをライトし、続いてTDREフラグを“0”にクリアしてください。

④

④ シリアル送信の終了時にブレークを出力：

シリアル送信時にブレークを出力するときには、ポートのDDRを“1”にセットし、DRを“0”にクリアした後にSCRのTEビットを“0”にクリアします。

図10.10 マルチプロセッサシリアル送信のフローチャートの例

S C I はシリアル送信時に以下のように動作します。

(1) S C I は、S S R の T D R E フラグを監視し、“0”であると T D R にデータがライトされたと認識し、T D R から T S R にデータを転送します。

(2) T D R から T S R へデータを転送した後に T D R E フラグを “1” にセットし、送信を開始します。

このとき、S C R の T I E ビットが “1” にセットされていると送信データエンプティ割込み (T X I) 要求を発生します。

シリアル送信データは、以下の順に TxD 端子から送りだされます。

- (a) スタートビット：1ビットの“0”が出力されます。
- (b) 送信データ：8ビット／7ビットのデータがL S Bから順に出力されます。
- (c) マルチプロセッサビット：1ビットのマルチプロセッサビット (M P B T の値) が出力されます。
- (d) ストップビット：1ビット／2ビットの“1”(ストップビット)が出力されます。
- (e) マーク状態：次の送信を開始するスタートビットを送り出すまで“1”を出力し続けます。

(3) S C I は、ストップビットを送り出すタイミングで T D R E フラグをチェックします。

T D R E フラグが “0” であると T D R から T S R にデータを転送し、ストップビットを送り出した後、次のフレームのシリアル送信を開始します。

T D R E フラグが “1” であると S S R の T E N D フラグを “1” にセットし、ストップビットを送り出した後、“1”を出力するマーク状態になります。このとき S C R の T E I E ビットが “1” にセットされていると送信終了割込み (T E I) 要求を発生します。

図10.11にマルチプロセッサフォーマットの S C I の送信時の動作例を示します。





図10.11 S C I の送信時の動作例

(8ビットデータ／マルチプロセッサビットあり／1ストップビットの例)

■ マルチプロセッサシリアルデータ受信

図10.12にマルチプロセッサシリアル受信のフローチャートの例を示します。

マルチプロセッサシリアルデータ受信は、以下の手順にしたがってください。



① SCIのイニシャライズ：

RxD端子は自動的に受信データ入力端子になります。

② ID受信サイクル：

SCRのMPIEビットを“1”にセットしておきます。

③ SCIの状態を確認して、IDの受信と比較：

SSRをリードして、RDRFフラグが“1”であることを確認した後、RDRのデータをリードし、自局のIDと比較します。

自局のIDでないときには、再びMPIEビットを“1”にセットし、RDRFフラグを“0”にクリアします。

自局のIDのときには、RDRFフラグを“0”にクリアします。

④ SCIの状態を確認してデータの受信：

SSRをリードして、RDRFフラグが“1”であることを確認した後、RDRのデータをリードします。

⑤ 受信エラー処理とブレークの検出：

受信エラーが発生したときには、SSRのORER、FERフラグをリードしてエラーを判定します。所定のエラー処理を行った後、必ずORER、FERフラグをすべて“0”にクリアしてください。

ORER、FERフラグのいずれかが“1”にセットされた状態では受信を再開できません。

また、フレーミングエラー時にRxD端子の値をリードすることでブレークの検出ができます。

図10.12 マルチプロセッサシリアル受信のフローチャートの例(1)






図10.12 マルチプロセッサシリアル受信のフローチャートの例(2)

図10.13にマルチプロセッサフォーマットのSCIの受信時の動作例を示します。



(a) 自局のIDと一致しないとき



(b) 自局のIDと一致したとき

図10.13 SCIの受信時の動作例

(8ビットデータ／マルチプロセッサビットあり／1ストップビットの例)


10.3.4 クロック同期式モード時の動作

クロック同期式モードは、クロックパルスに同期してデータを送信／受信するモードで、高速シリアル通信に適しています。

S C I 内部では、送信部と受信部は独立していますので、クロックを共有することで全二重通信ができます。

また、送信部と受信部が共にダブルバッファ構造になっていますので送信／受信中にデータのリード／ライトができ、連続送信／受信が可能です。

クロック同期式シリアル通信の一般的なフォーマットを図10.14に示します。



【注】* 連続送信／受信のとき以外は“High”レベル

図10.14 クロック同期式通信のデータフォーマット

クロック同期式シリアル通信では、通信回線のデータは同期クロックの立上がりから次の立上がりまで出力されます。また、同期クロックの立上がりでデータの確定が保証されます。

シリアル通信の1キャラクタは、データのL S Bから始まり最後にM S Bが出力されます。M S B出力後の通信回線の状態はM S Bの状態を保ちます。

クロック同期式モードでは、S C Iは同期クロックの立上がりに同期してデータを受信します。

(1) 送信／受信フォーマット

8ビットデータ固定です。

parityビットやマルチプロセッサビットの付加はできません。

(2) クロック

S M RのC/AビットとS C RのC K E 1、C K E 0ビットの設定により内蔵ボーレートジェネレータの生成した内部クロック、または、SCK端子から入力された外部同期クロックの2種類から選択できます。S C Iのクロックソースの選択については表10.9を参照してください。

内部クロックで動作させるとき、SCK端子からは同期クロックが出力されます。

同期クロックは1キャラクタの送受信で8パルス出力され、送信／受信を行わないときには“High”レベルに固定されます。ただし、受信のみの動作のときは、S C Iは2キャラクタを1単位として受信動作を行いますので、16パルスの同期クロックが出力されます。1キャラクタ単位の受信動作を行いたいときは、クロックソースは外部クロックを選択してください。

(3) データの送信／受信動作


■ S C I のイニシャライズ（クロック同期式）

データの送信／受信前には、S C RのT E、R Eビットを“0”にクリアした後、以下の手順にしたがいS C Iをイニシャライズしてください。

モードの変更、通信フォーマットの変更などの場合には必ず、T E、R Eビットを“0”にクリアしてから下記手順で変更してください。T Eビットを“0”にクリアするとT D R Eフラグは“1”にセットされ、T S Rがイニシャライズされます。

R Eビットを“0”にクリアしてもR D R F、P E R、F E R、O R Eの各フラグ、およびR D Rの内容は保持されますので注意してください。

図10.15にS C Iのイニシャライズフローチャートの例を示します。



① S C Rにクロックの選択を設定してください。なお、R I E、T I E、T E I E、M P I E、T E、R Eビットは必ず“0”に設定してください。

② S M Rに送信／受信フォーマットを設定します。

③ B R Rにビットレートに対応する値をライトします。ただし、外部クロックを使用する場合にはこの作業は必要ありません。

④ 少なくとも1ビット期間待ってから、S C RのT Eまたは、R Eビットを“1”にセットします。


また、R I E、T I E、T E I E、M P I Eビットを設定してください。T E、R Eビットの設定でTxD、RxD端子が使用可能になります。

図10.15 S C Iのイニシャライズフローチャートの例

■シリアルデータ送信（クロック同期式）

図10.16にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は以下の手順にしたがってください。



① S C I のイニシャライズ：

TxD端子は自動的に送信データ出力端子になります。

② S C I の状態を確認して、送信データをライト：

SSRをリードして、TDRフラグが“1”であることを確認した後、TDRに送信データをライトし、TDRフラグを“0”にクリアします。

③ シリアル送信の継続手順：

シリアル送信を続けるときには、必ずTDRフラグの“1”をリードしてライト可能であることを確認した後にTDRにデータをライトし、続いてTDRフラグを“0”にクリアしてください。

図10.16 シリアル送信のフローチャートの例

S C I はシリアル送信時に以下のように動作します。

(1) S C I は、S S R の T D R E フラグを監視し、“0”であると T D R にデータがライトされたと認識し、T D R から T S R にデータを転送します。

(2) T D R から T S R へデータを転送した後に T D R E フラグを“1”にセットし、送信を開始します。

このとき、S C R の T I E ビットが“1”にセットされていると送信データエンプティ割込み（T X I）要求を発生します。

クロック出力モードに設定したときには、S C I は同期クロックを8パルス出力します。

外部クロックに設定したときには、入力クロックに同期してデータを出力します。

シリアル送信データは、L S B（ビット0）～M S B（ビット7）の順にTxD端子から送り出されます。

(3) S C I は、M S B（ビット7）を送り出すタイミングで T D R E フラグをチェックします。

T D R E フラグが“0”であると T D R から T S R にデータを転送し、次フレームのシリアル送信を開始します。

T D R E フラグが“1”であると S S R の T E N D フラグを“1”にセットし、M S B（ビット7）を送り出した後、TxD端子は状態を保持します。

このとき S C R の T E I E ビットが“1”にセットされていると送信終了割込み（T E I）要求を発生します。

(4) シリアル送信終了後は、SCK端子は固定になります。

図10.17にS C Iの送信時の動作例を示します。




図10.17 S C I の送信時の動作例


■シリアルデータ受信（クロック同期式）

図10.18にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順にしたがってください。

動作モードを調歩同期式モードからクロック同期式モードに切り換える際には、必ず、O R E R、P E R、F E Rの各フラグが“0”にクリアされていることを確認してください。

F E R、P E Rフラグが“1”にセットされているとR D R Fフラグがセットされません。また、送信／受信動作が行えません。



① S C I のイニシャライズ：

RxD端子は自動的に受信データ入力端子になります。

②③ 受信エラー処理：

受信エラーが発生したときには、S S RのO R E Rフラグをリードしてから、所定のエラー処理を行った後、O R E Rフラグを“0”にクリアしてください。

O R E Rフラグ = “1”的状態では、送信／受信を再開できません。

④ S C I の状態を確認して受信データのリード：

S S Rをリードして、R D R Fフラグが“1”であることを確認した後、R D Rの受信データをリードし、R D R Fフラグを“0”にクリアします。R D R Fフラグが“0”から“1”に変化したことは、R X I割込みによっても知ることができます。

⑤ シリアル受信の継続手順：

シリアル受信を続けるときには、現在のフレームのM S B(ビット7)を受信する前に、R D R Fフラグのリード、R D Rのリード、R D R Fフラグの“0”クリアを終了しておいてください。

図10.18 シリアルデータ受信フローチャートの例(1)




図10.18 シリアルデータ受信フローチャートの例(2)

S C I は受信時に以下のように動作します。

① S C I は同期クロックの入力または出力に同期して内部を初期化します。

② 受信したデータを R S R の L S B から M S B の順に格納します。

受信後、S C I は、R D R F フラグが “0” であり、受信データを R S R から R D R に転送できる状態であるかをチェックします。

このチェックがパスしたとき R D R F フラグが “1” にセットされ、R D R に受信データが格納されます。エラーチェックで受信エラーを発生すると、表10.11のように動作します。

エラーチェックで受信エラーを発生した状態では以後の送信、受信動作ができません。

③ R D R F フラグが “1” になったとき、S C R の R I E ビットが “1” にセットされていると受信データフル割込み (R X I) 要求を発生します。

また、O R E R フラグが “1” になったとき、S C R の R I E ビットが “1” にセットされていると受信エラー割込み (E R I) 要求を発生します。

図10.19にS C Iの受信時の動作例を示します。





図10.19 S C Iの受信時の動作例

■シリアルデータ送受信同時動作（クロック同期式）

図10.20にシリアル送受信同時動作のフローチャートの例を示します。

シリアルデータ送受信同時動作は、以下の手順にしたがってください。



① イニシャライズ：

TxD端子は送信データ出力端子に、RxD端子は受信データ入力端子になり送受信同時動作可能状態になります。

② SCIの状態確認と送信データのライト：

SSRをリードしてTDRフラグが“1”であることを確認した後、TDRに送信データをライトし、TDRフラグを“0”にクリアします。

TDRフラグが“0”から“1”に変化したことは、TXI割込みによっても知ることができます。

③ 受信エラー処理：

受信エラーが発生したときには、SSRのORERフラグをリードしてから、所定のエラー処理を行った後、ORERフラグを“0”にクリアしてください。ORERフラグが“1”にセットされた状態では送信／受信を再開できません。

④ SCIの状態を確認して受信データのリード：

SSRをリードして、RDRFフラグが“1”であることを確認した後、RDRの受信データをリードし、RDRFフラグを“0”にクリアします。

RDRFフラグが“0”から“1”に変化したことは、RXI割込みによっても知ることができます。

⑤ シリアル送受信の継続手順：

シリアル送受信を続けるときには、現在のフレームのMSB（ビット7）を受信する前に、RDRFフラグのリード、RDRのリード、RDRFフラグの“0”クリアを終了しておいてください。また、現在のフレームのMSB（ビット7）を送信する前にTDRフラグの“1”をリードしてライト可能であることを確認してください。さらにTDRにデータをライトし、TDRフラグを“0”にクリアしておいてください。

【注】 送信、または受信動作から同時送受信に切り換えるときには、TEビットとREビットを“0”にクリアしてからTEビットとREビットを“1”にセットしてください。

図10.20 シリアル送受信同時動作のフローチャートの例

10.4 SCI 割込み

SCIには、送信終了割込み(TEI)要求、受信エラー割込み(ERI)要求、受信データフル割込み(RXI)要求、送信データエンプティ割込み(TXI)要求の4種類の割込み要因があります。表10.12に各割込み要因と優先順位を示します。各割込み要因は、SCRのTIEビット、RIEビットおよびTEIEビットで許可／禁止できます。また、各割込み要求はそれぞれ独立に割込みコントローラに送られます。

SSRのTDREフラグが“1”にセットされると、TXI割込み要求が発生します。また、SRのTENDフラグが“1”にセットされると、TEI割込み要求が発生します。

SSRのRDRFフラグが“1”にセットされるとRXI割込み要求が発生します。SSRのOERR、PER、FERフラグのいずれかが“1”にセットされるとERI割込み要求が発生します。

表10.12 SCI 割込み要因

割込み要因	内 容	優先順位
ERI	受信エラー(OERR、FER、PER)による割込み	高 ↑
RXI	受信データフル(RDRF)による割込み	
TXI	送信データエンプティ(TDRE)による割込み	
TEI	送信終了(TEND)による割込み	低

10.5 使用上の注意

S C I を使用する際は、以下のことに注意してください。

(1) T D RへのライトとT D R E フラグの関係について

S S R の T D R E フラグは T D R から T S R に送信データの転送が行われたことを示すステータスフラグです。S C I が T D R から T S R にデータを転送すると、T D R E フラグが “1” にセットされます。

T D Rへのデータのライトは、T D R E フラグの状態にかかわらず行うことができます。しかし、T D R E フラグが “0” の状態で新しいデータを T D R にライトすると、T D R に格納されていたデータは、まだ T S R に転送されていないため失われてしまいます。したがって T D Rへの送信データのライトは、必ず T D R E フラグが “1” にセットされていることを確認してから行ってください。

(2) 複数の受信エラーが同時に発生した場合の動作について

複数の受信エラーが同時に発生した場合、S S R の各ステータスフラグの状態は、表10.13のようになります。また、オーバランエラーが発生した場合には R S R から R D R へのデータ転送は行われず、受信データは失われます。

表10.13 S S R のステータスフラグの状態と受信データの転送

S S R のステータスフラグ				受信データ転送 R S R → R D R	受信エラーの状態
R D R F	O R E R	F E R	P E R		
1	1	0	0	×	オーバランエラー
0	0	1	0	○	フレーミングエラー
0	0	0	1	○	パリティエラー
1	1	1	0	×	オーバランエラー + フレーミングエラー
1	1	0	1	×	オーバランエラー + パリティエラー
0	0	1	1	○	フレーミングエラー + パリティエラー
1	1	1	1	×	オーバランエラー + フレーミングエラー + パリティエラー

【注】 ○ : R S R → R D R に受信データを転送します。

× : R S R → R D R に受信データを転送しません。

(3) ブレークの検出と処理について

フレーミングエラー（F E R）検出時にRxD端子の値を直接リードすることで、ブレークを検出できます。ブレークでは、RxD端子からの入力がすべて“0”になりますのでF E Rフラグがセットされ、またparityエラー（P E R）もセットされる場合があります。

S C Iは、ブレークを受信した後も受信動作を続けますので、F E Rフラグを“0”にクリアしても再び“1”にセットされますので、注意してください。

(4) ブレークの送り出し

TxD端子は、D RとD D Rにより入出力方向とレベルが決まるI／Oポートと兼用になっています。これを利用してブレークの送り出しができます。

シリアル送信のイニシャライズからT Eビットを“1”にセットするまでは、マーク状態をD Rの値で代替します（T Eビットを1にセットするまで、TxD端子として機能しません）。このため、最初はD D RとD Rを“1”に設定しておきます。

シリアル送信時にブレークを送り出したいときはD Rを“0”にクリアした後、T Eビットを“0”にクリアします。

T Eビットを“0”にクリアすると現在の送信状態とは無関係に送信部は初期化され、TxD端子はI／Oポートになり、TxD端子から“0”が出力されます。

(5) 受信エラーフラグと送信動作について（クロック同期式モードのみ）

受信エラーフラグ（O R E R、P E R、F E R）が“1”にセットされた状態では、T D R Eを“0”にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを“0”にクリアしておいてください。

また、R Eビットを“0”にクリアしても受信エラーフラグは“0”にクリアできませんので注意してください。

(6) 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、S C Iは転送レートの16倍の周波数の基本クロックで動作しています。

受信時にS C Iは、スタートビットの立下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの8クロック目の立上がりエッジで内部に取り込みます。これを図10.21に示します。




図10.21 調歩同期式モードの受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} \right| (1 + F) \times 100\% \quad \dots \dots \text{式(1)}$$

M : 受信マージン (%)

N : クロックに対するビットレートの比 (N = 16)

D : クロックデューティ (D = 0 ~ 1.0)

L : フレーム長 (L = 9 ~ 12)

F : クロック周波数の偏差の絶対値

式(1)で、F = 0、D = 0.5とすると、受信マージンは式(2)より46.875%となります。


D = 0.5、F = 0 のとき、

$$M = \left(0.5 - \frac{1}{2 \times 16} \right) \times 100\% \\ = 46.875\% \quad \dots \dots \text{式(2)}$$

ただし、この値はあくまでも計算上の値ですので、システム設計の際には20~30%の余裕を持たせてください。

(7) クロック同期式使用上の制約事項

同期クロックに外部クロックソースを使用する場合、TDRの更新後、 ϕ クロックで5クロック以上経過した後に、送信クロックを入力してください。TDRの更新後4ステート以内に送信クロックを入力すると、誤動作することがあります。（図10.22）



【注】 外部クロック動作時には、 $t > 4$ ステートとしてください。

図10.22 クロック同期式送信時の例

11. A／D 変換器

第11章 目次

11.1 概要	347
11.1.1 特長	347
11.1.2 ブロック図	348
11.1.3 端子構成	349
11.1.4 レジスタ構成	350
11.2 各レジスタの説明	351
11.2.1 A／DデータレジスタA～D (ADDRA～D)	351
11.2.2 A／Dコントロール／ステータスレジスタ (ADCSR)	352
11.2.3 A／Dコントロールレジスタ (ADCR)	355
11.3 CPUとのインターフェイス	356
11.4 動作説明	357
11.4.1 単一モード (SCAN = "0")	357
11.4.2 スキャンモード (SCAN = "1")	359
11.4.3 入力サンプリングとA／D変換時間	361
11.4.4 外部トリガ入力タイミング	362
11.5 割込み	363
11.6 使用上の注意	363

11.1 概要

H8／3004、H8／3005には、逐次比較方式で動作する10ビットのA／D変換器が内蔵されており、最大8チャネルのアナログ入力を選択することができます。

11.1.1 特長

A／D変換器の特長を以下に示します。

- 10ビットの分解能

- 入力チャネル：8チャネル

- アナログ変換電圧範囲の設定が可能

リファレンス電圧端子(V_{REF})をアナログ基準電圧としてアナログ変換電圧範囲を設定します。

- 高速変換

変換時間：1チャネル当り最小 $8.4\mu s$ （16MHz動作時）

- 単一モード／スキャンモードの2種類の動作モードから選択可能

単一モード：1チャネルのA／D変換

スキャンモード：1～4チャネルの連続A／D変換

- 4本の16ビットデータレジスタ

A／D変換された結果は、各チャネルに対応したデータレジスタに転送され、保持されます。

- サンプル＆ホールド機能


- 外部トリガ信号による、A／D変換の開始が可能

- A／D変換終了割込み要求を発生

A／D変換終了時には、A／D変換終了割込み（ADI）要求を発生させることができます。

11.1.2 ブロック図

A/D変換器のブロック図を図11.1に示します。



《記号説明》

A D C R : A/Dコントロールレジスタ

A D C S R : A/Dコントロール/ステータスレジスタ

A D D R A : A/DデータレジスタA

A D D R B : A/DデータレジスタB

A D D R C : A/DデータレジスタC

A D D R D : A/DデータレジスタD

図11.1 A/D変換器のブロック図

11.1.3 端子構成

A/D変換器で使用する入力端子を表11.1に示します。

8本のアナログ入力端子は2グループに分類されており、アナログ入力端子0～3(AN₀～AN₃)がグループ0、アナログ入力端子4～7(AN₄～AN₇)がグループ1になっています。

AV_{cc}、AV_{ss}端子は、A/D変換器内のアナログ部の電源です。V_{REF}端子は、A/D変換基準電圧端子です。

表11.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	AV _{cc}	入力	アナログ部の電源
アナロググランド端子	AV _{ss}	入力	アナログ部のグランドおよび基準電圧
リファレンス電圧端子	V _{REF}	入力	アナログ部の基準電圧
アナログ入力端子0	AN ₀	入力	グループ0のアナログ入力
アナログ入力端子1	AN ₁	入力	
アナログ入力端子2	AN ₂	入力	
アナログ入力端子3	AN ₃	入力	
アナログ入力端子4	AN ₄	入力	グループ1のアナログ入力
アナログ入力端子5	AN ₅	入力	
アナログ入力端子6	AN ₆	入力	
アナログ入力端子7	AN ₇	入力	
A/D外部トリガ入力端子	ADTRG	入力	A/D変換時間のための外部トリガ入力

11.1.4 レジスタ構成

A／D変換器のレジスタ構成を表11.2に示します。

表11.2 レジスタ構成

アドレス ^{*1}	名 称	略 称	R／W	初期値
H'FFE0	A／DデータレジスタA H	ADDRAH	R	H'00
H'FFE1	A／DデータレジスタA L	ADDRAL	R	H'00
H'FFE2	A／DデータレジスタB H	ADDRBH	R	H'00
H'FFE3	A／DデータレジスタB L	ADDRBL	R	H'00
H'FFE4	A／DデータレジスタC H	ADDRCH	R	H'00
H'FFE5	A／DデータレジスタC L	ADDRCL	R	H'00
H'FFE6	A／DデータレジスタD H	ADDRDH	R	H'00
H'FFE7	A／DデータレジスタD L	ADDRDL	R	H'00
H'FFE8	A／Dコントロール／ステータスレジスタ	ADCSR	R/(W) ^{*2}	H'00
H'FFE9	A／Dコントロールレジスタ	ADCR	R／W	H'7F

【注】^{*1} アドレスの下位16ビットを示しています。

^{*2} ビット7は、フラグをクリアするための“0”ライトのみ可能です。

11.2 各レジスタの説明

11.2.1 A/Dデータレジスタ A～D (ADDRA～ADDRD)

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADD Rn :	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—
初期値 :	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
(n = A～D)																

A/D変換データ

リザーブビット

A/D変換結果の10ビットデータを
格納するビットです。

ADDRは、A/D変換された結果を格納する16ビットのリード専用レジスタで、ADDRA～ADDRDの4本があります。

A/D変換されたデータは10ビットデータで、選択されたチャネルのADDRに転送され、保持されます。A/D変換されたデータの上位8ビットがADDRの上位バイトに、また下位2ビットが下位バイトに対応します。ADDRの下位バイトのビット5～0はリザーブビットで、リードすると常に“0”が読み出されます。アナログ入力チャネルとADDRの対応を表11.3に示します。

ADDRは、常にCPUからリード可能です。上位バイトは直接リードできますが、下位バイトはテンポラリレジスタ(TEMP)を介してデータ転送が行われます。詳細は「11.3 CPUとのインターフェース」を参照してください。

ADDRは、リセットまたはスタンバイモード時に、H'0000にイニシャライズされます。

表11.3 アナログ入力チャネルとADDRA～ADDRDの対応

アナログ入力チャネル		A/Dデータレジスタ
グループ0	グループ1	
AN ₀	AN ₄	ADDRA
AN ₁	AN ₅	ADDRB
AN ₂	AN ₆	ADDRC
AN ₃	AN ₇	ADDRD

11.2.2 A/Dコントロール／ステータスレジスタ (ADC S R)

【注】* フラグをクリアするための“0”ライトのみ可能です。

A D C S R は、 8 ビットのリード／ライト可能なレジスタで、モードの選択など A / D 変換器の動作を制御します。

A D C S R は、リセットまたはスタンバイモード時に、H'00に初期化されます。

ビット7：A／Dエンドフラグ（A D F）

A／D変換の終了を示すステータスフラグです。

ビット7	説明
A D F	
0	〔クリア条件〕 A D F = “1”の状態で、A D F フラグをリードした後、A D F フラグに“0”をライトしたとき (初期値)
1	〔セット条件〕 (1) 単一モード：A／D変換が終了したとき (2) スキャンモード：設定されたすべてのチャネルのA／D変換が終了したとき

ビット6：A／Dインタラプトイネーブル（A D I E）

A／D変換の終了による割込み（A D I）要求の許可／禁止を選択します。

ビット6	説明
A D I E	
0	A／D変換終了による割込み（A D I）要求を禁止 (初期値)
1	A／D変換終了による割込み（A D I）要求を許可

ビット5：A／Dスタート（A D S T）

A／D変換の開始／停止を選択します。

A／D変換中は“1”を保持します。また、A D S T ビットはA／D外部トリガ入力端子(ADTRG)により“1”にセットすることもできます。

ビット5	説明
A D S T	
0	A／D変換を停止 (初期値)
1	(1) 単一モード：A／D変換を開始し、変換が終了すると自動的に“0”にクリア (2) スキャンモード：A／D変換を開始し、ソフトウェア、リセット、またはスタンバイモードによって“0”にクリアされるまで選択されたチャネルを順次連続変換

ビット4：スキャンモード（S C A N）

A/D変換のモードを、单一モード／スキャンモードから選択します。单一モード／スキャンモード時の動作については、「11.4 動作説明」を参照してください。モードの切換えは、A D S T = “0” の状態で行ってください。

ビット4		説明
S C A N		
0	单一モード	(初期値)
1	スキャンモード	

ビット3：クロックセレクト（C K S）

A/D変換時間の設定を行います。

変換時間の切換えは、A D S T = “0” の状態で行ってください。

ビット3		説明
C K S		
0	変換時間 = 266ステート(max)	(初期値)
1	変換時間 = 134ステート(max)	

ビット2～0：チャネルセレクト2～0（C H 2～0）

S C A Nビットとともにアナログ入力チャネルを選択します。

チャネル選択と切換えは、A D S T = “0” の状態で行ってください。

グループ選択	チャネル選択		説明	
C H 2	C H 1	C H 0	单一モード	スキャンモード
0	0	0	A N ₀ (初期値)	A N ₀
	0	1	A N ₁	A N ₀ 、A N ₁
	1	0	A N ₂	A N ₀ ～A N ₂
	1	1	A N ₃	A N ₀ ～A N ₃
1	0	0	A N ₄	A N ₄
	0	1	A N ₅	A N ₄ 、A N ₅
	1	0	A N ₆	A N ₄ ～A N ₆
	1	1	A N ₇	A N ₄ ～A N ₇

11.2.3 A／Dコントロールレジスタ (A D C R)

ビット	7	6	5	4	3	2	1	0
初期値	0	1	1	1	1	1	1	1
R/W	R/W	—	—	—	—	—	—	—
								<u>リザーブビット</u>
								<u>トリガイネーブル</u>

外部トリガによるA／D変換の許可／禁止を選択するビットです。

A D C Rは、8ビットのリード／ライト可能なレジスタで、外部トリガ入力によるA／D変換の開始の許可／禁止を選択します。

A D C Rは、リセットまたはスタンバイモード時、H'7Fにイニシャライズされます。

ビット7：トリガイネーブル (T R G E)

外部トリガ入力によるA／D変換の開始の許可／禁止を選択します。

ビット7	説明	
T R G E		
0	外部トリガ入力によるA／D変換の開始を禁止	(初期値)
1	外部トリガ端子 (ADTRG) の立下がりエッジでA／D変換を開始	

ビット6～0：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

11.3 CPUとのインターフェース


ADDRA～ADDRDはそれぞれ16ビットのレジスタですが、CPUとの間のデータバスは8ビット幅です。そのため、CPUからのアクセスは上位バイトは直接行われますが、下位バイトは8ビットのテンポラリレジスタ（TEMP）を介して行います。

ADDRからのデータのリードは、次のように行われます。上位バイトのリードで上位バイトの値はCPUへ、下位バイトの値はTEMPへ転送されます。次に下位バイトのリードでTEMPの内容がCPUへ転送されます。

ADDRをリードする場合は、必ず上位バイト、下位バイトの順で行ってください。また、上位バイトのみのリードは可能ですが、下位バイトのみのリードでは内容は保証されませんので注意してください。

図11.2に、ADDRのアクセス時のデータの流れを示します。

<上位バイトのリード>



<下位バイトのリード>




図11.2 ADDRのアクセス動作 ([H'AA40] リード時)

11.4 動作説明

A/D変換器は逐次比較方式で動作し、10ビットの分解能をもっています。単一モードとスキャンモードの各モードの動作についての説明をします。

11.4.1 単一モード (SCAN = "0")

单一モードは、1チャネルのみのA/D変換を行う場合に選択します。ソフトウェアまたは外部トリガ入力によってADSTビットが“1”にセットされると、A/D変換を開始します。ADSTビットは、A/D変換中は“1”を保持しており、変換が終了すると自動的に“0”にクリアされます。

また、変換が終了すると、ADFフラグが“1”にセットされます。このとき、ADI Eビットが“1”にセットされていると、ADI割込み要求が発生します。


ADFフラグは、ADC S Rをリードした後、“0”をライトするとクリアされます。

A/D変換中に、モードやアナログ入力チャネルの切換えを行う場合は、誤動作を避けるためにADC S RのADSTビットを“0”にクリアして、A/D変換を停止した状態で行ってください。変更した後、ADSTビットを“1”にセットすると（モードおよびチャネルの変更とADSTビットのセットは、同時に行うことができます）、再びA/D変換を開始します。

单一モードでチャネル1(AN₁)が選択された場合の動作例を以下に示します。また、このときの動作タイミングを図11.3に示します。

- (1) 動作モードを单一モードに(SCAN = "0")、入力チャネルをAN₁に(CH2 = CH1 = "0"、CH0 = "1")、A/D割込み要求許可(ADI E = "1")に設定して、A/D変換を開始(ADST = "1")します。
- (2) A/D変換が終了すると、A/D変換結果がADD RBに転送されます。同時に、ADF = "1"、ADST = "0"となり、A/D変換器は変換待機となります。
- (3) ADF = "1"、ADI E = "1"となっているため、ADI割込み要求が発生します。
- (4) A/D割込み処理ルーチンが開始されます。
- (5) ADC S Rをリードした後、ADFに"0"をライトします。
- (6) A/D変換結果(ADD RB)をリードして、処理します。
- (7) A/D割込み処理ルーチンの実行を終了します。

この後、ADSTビットを“1”にセットするとA/D変換が開始され(2)～(7)を行います。



【注】 * ↓は、ソフトウェアによる命令実行を示します。

図11.3 A/D変換器の動作例（单一モード チャネル1選択時）

11.4.2 スキャンモード (S C A N = “1”)

スキャンモードは、複数チャネル（1チャネルを含む）のアナログ入力を常にモニタするような応用に適しています。A／D変換はソフトウェアまたは外部トリガ入力によってA D S Tビットが“1”にセットされると、グループの第1チャネル（C H 2 = “0”的ときA N₀、C H 2 = “1”的ときA N₁）から開始されます。

複数のチャネルが選択されている場合は、第1チャネルの変換が終了した後、ただちに第2チャネル（A N₁またはA N₂）のA／D変換を開始します。

A／D変換は、A D S Tビットが“0”にクリアされるまで、選択されたチャネル内を連続して繰り返し行います。変換された結果は、各チャネルに対応したA D D Rに転送され保持されます。

A／D変換中に、モードやアナログ入力チャネルの切換えを行う場合は、誤動作を避けるためにA D C S RのA D S Tビットを“0”にクリアして、A／D変換を停止した状態で行ってください。変更した後、A D S Tビットに“1”をセットすると（モードおよびチャネルの変更とA D S Tビットのセットは、同時にできます）、第1チャネルが選択され、再びA／D変換を開始します。

スキャンモードでグループ0の3チャネル（A N₀～A N₂）を選択してA／D変換を行う場合の動作例を以下に示します。また、このときの動作タイミングを図11.4に示します。

- (1) 動作モードをスキャンモードに（S C A N = “1”）、スキャングループをグループ0に（C H 2 = “0”）、アナログ入力チャネルをA N₀～A N₂（C H 1 = “1”、C H 0 = “0”）に設定してA／D変換を開始（A D S T = “1”）します。
- (2) 第1チャネル（A N₀）のA／D変換が開始され、A／D変換が終了すると、変換結果をA D D R Aに転送します。
次に第2チャネル（A N₁）が自動的に選択され、変換を開始します。
- (3) 同様に第3チャネル（A N₂）まで変換を行います。
- (4) 選択されたすべてのチャネル（A N₀～A N₂）の変換が終了すると、A D F = “1”となり、再び第1チャネル（A N₀）を選択し、変換が行われます。
このときA D I Eビットが“1”にセットされていると、A／D変換終了後、A D I割込みを発生します。
- (5) A D S Tビットが“1”にセットされている間は、(2)～(4)を繰り返します。
A D S Tビットを“0”にクリアするとA／D変換が停止します。この後、A D S Tビットを“1”にセットすると再びA／D変換を開始し、第1チャネル（A N₀）から変換が行われます。





図11.4 A／D変換器の動作例（スキャンモード AN₀～AN₂の3チャネル選択時）

11.4.3 入力サンプリングとA/D変換時間

A/D変換器には、サンプル&ホールド回路が内蔵されています。A/D変換器は、ADSTビットが“1”にセットされてから t_0 時間経過後、入力のサンプリングを行い、その後変換を開始します。A/D変換のタイミングを図11.5に示します。また、A/D変換時間を表11.4に示します。

A/D変換時間は、図11.5に示すように、 t_0 と入力サンプリング時間を含めた時間となります。ここで t_0 は、ADC SRへのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表11.4に示す範囲で変化します。

スキャンモードの変換時間は、表11.4に示す値が1回目の変換時間となります。2回目以降はCKS = “0”的場合は256ステート(固定)、CKS = “1”的場合は118ステート(固定)となります。



《記号説明》

(1) : ADC SRライトサイクル

(2) : ADC SRのアドレス

t_0 : A/D変換開始遅延時間

t_{SPL} : 入力サンプリング時間

t_{conv} : A/D変換時間

図11.5 A/D変換タイミング

表11.4 A/D変換時間（单一モード）

	記号	CKS = "0"			CKS = "1"		
		min	typ	max	min	typ	max
A/D変換開始遅延時間	t_n	10	—	17	6	—	9
入力サンプリング時間	t_{SPL}	—	80	—	—	40	—
A/D変換時間	t_{conv}	259	—	266	131	—	134

【注】 表中の数値の単位はステートです。

11.4.4 外部トリガ入力タイミング

A/D変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADC RのTRGEビットが“1”にセットされているとき、ADTRG端子から入力されます。ADTRG入力端子の立下がりエッジで、ADC SRのADSTビットが“1”にセットされ、A/D変換が開始されます。

その他の動作は、单一モード／スキャンモードによらず、ソフトウェアによってADSTビットを“1”にセットした場合と同じです。

このタイミングを図11.6に示します。




図11.6 外部トリガ入力タイミング

11.5 割込み

A/D変換器は、A/D変換の終了により、A/D変換終了割込み（A/D I）を発生します。A/D I割込み要求は、ADC S RのA D I Eビットで許可／禁止することができます。

11.6 使用上の注意

A/D変換器を使用する際は、以下のことに注意してください。

(1) アナログ入力電圧の範囲

A/D変換中、アナログ入力端子AN_nに印加する電圧はAV_{ss}≤AN_n≤V_{REF}の範囲としてください。（n=0～7）

(2) AV_{cc}、AV_{ss}入力電圧

AV_{ss}入力電圧は、AV_{ss}=V_{ss}としてください。A/D変換器を使用しない場合、AV_{cc}=V_{cc}、AV_{ss}=V_{ss}としてください。

(3) V_{REF}入力電圧

V_{REF}端子入力電圧のアナログ基準はV_{REF}≤AV_{cc}としてください。A/D変換器を使用しない場合、V_{REF}=V_{cc}としてください。

12. R A M

第12章 目次

12

12.1 概要	367
12.1.1 ブロック図	367
12.1.2 レジスタ構成	368
12.2 システムコントロールレジスタ (SYSCR)	369
12.3 動作説明	370


12.1 概要

H8/3004は2kバイト、H8/3005は4kバイトのスタティックRAMを内蔵しています。RAMはCPUと16ビット幅のデータバスで接続されており、アクセスはバイトデータ、ワードデータにかかわらず2ステートで行われます。したがって、データの高速転送が可能です。

H8/3004の内蔵RAMはH'FF710～H'FFF0Fに、H8/3005の内蔵RAMはH'FEF10～H'FFF0Fに割り当てられており、システムコントロールレジスタ(SYSCR)のRAMイネーブル(RAME)ビットにより内蔵RAM有効／無効の制御を行います。


12.1.1 ブロック図

H8/3004のRAMのブロック図を図12.1に、H8/3005のRAMのブロック図を図12.2に示します。



【注】* アドレスは下位16ビットを示しています。

図12.1 RAMのブロック図 (H8/3004の場合)



【注】* アドレスは下位16ビットを示しています。

図12.2 RAMのブロック図 (H8/3005の場合)

12.1.2 レジスタ構成

内蔵RAMは、SYSCTRで制御されます。

SYSCTRのアドレスと初期値を表12.1に示します。

表12.1 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H' FFF2	システムコントロールレジスタ	SYSCTR	R/W	H' 0B

【注】* アドレスは下位16ビットを示しています。

12.2 システムコントロールレジスタ (SYSCR)

S Y S C R は、内蔵RAMへのアクセスを許可／禁止するレジスタです。内蔵RAMはS Y S C RのR A M E ビットにより有効／無効が選択されます。なお、S Y S C Rのその他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

ビット0：RAMイネーブル（RAME）

内蔵RAMの有効または無効を選択します。RAM E ビットはRES端子の立上がりエッジで初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 0	説明
R A M E	
0	内蔵 R A M 無効
1	内蔵 R A M 有効 (初期値)

12.3 動作説明

RAME ビットを “1” にセットすると内蔵RAMが有効になります。H8／3004ではH'FF710～H'FFF0Fを、H8／3005ではH'FEF10～H'FFF0Fをアクセスすると内蔵RAMがアクセスされます。

また、RAME ビットが “0” にクリアされているときは、外部アドレス空間がアクセスされます。

13. クロック発振器

第13章 目次

13.1 概要	373
13.1.1 ブロック図	373
13.2 発振器	374
13.2.1 水晶発振子を接続する方法	374
13.2.2 外部クロックを入力する方法	376
13.3 デューティ補正回路	378
13.4 プリスケーラ	378

13.1 概要

H8／3004、H8／3005は、クロック発振器（C P G : Clock Pulse Generator）を内蔵しており、クロック発振器はシステムクロック（ ϕ ）、および内部クロック（ $\phi/2 \sim \phi/4096$ ）を生成します。

クロック発振器は、発振器、デューティ補正回路、およびプリスケーラから構成されます。

13.1.1 ブロック図

図13.1にクロック発振器のブロック図を示します。




図13.1 クロック発振器のブロック図

13.2 発振器

クロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する方法の2つがあります。

13.2.1 水晶発振子を接続する方法

(1) 回路構成

水晶発振子を接続する場合の接続例を図13.2に示します。ダンピング抵抗 R_d は、表13.1に示すものを使用してください。また、水晶発振子は、ATカット並列共振形を使用してください。




図13.2 水晶発振子を接続する場合の接続例

表13.1 ダンピング抵抗値

周波数 (MHz)	2	4	8	10	12	16
R_d (Ω)	1 k	500	200	0	0	0

(2) 水晶発振子

図13.3に水晶発振子の等価回路を示します。水晶発振子は表13.2に示す特性のものを使用してください。




図13.3 水晶発振子の等価回路

表13.2 水晶発振子のパラメータ

周波数 (MHz)	2	4	8	10	12	16
R _{s max} (Ω)	500	120	80	70	60	50
C _o (pF)	7 pF max					

水晶発振子は、 ϕ と同一の周波数のものを使用してください。

(3) ボード設計上の注意

水晶発振子を接続して発振させる場合、次の点に注意してください。

発振回路部の近くで信号線を通過させないでください。誘導により正しい発振ができないなくなる場合があります（図13.4）。

また、ボード設計に際しては、水晶発振子および負荷容量はできるだけXTAL、EXTAL端子の近くに配置してください。





図13.4 発振回路部のボード設計に関する注意事項

13.2.2 外部クロックを入力する方法


(1) 回路構成

外部クロック入力の接続例を図13.5に示します。図13.5(b)の場合、スタンバイモード時には外部クロックが“High”レベルとなるようにしてください。

XTAL端子をオープン状態にする場合は、寄生容量が10pF以下としてください。



(a) XTAL端子をオープンにする接続例



(b) XTAL端子に逆相クロックを入力する接続例

図13.5 外部クロックを入力する場合の接続例

(2) 外部クロック

外部クロックは ϕ と同一の周波数にしてください。表13.3と図13.6にクロックタイミングを示します。

表13.3 クロックタイミング

項目	記号	$V_{cc} = 2.7 \sim 5.5V$ ($V_{cc} = 5.0V \pm 10\%$)				単位	測定条件
		min	max	min	max		
外部クロック立上がり時間	t_{ext}	—	10	—	5	ns	
外部クロック立下がり時間	t_{ext}	—	10	—	5	ns	図13.6
外部クロック入力デューティ (a/t_{cycle})	—	30	70	30	70	%	$\phi \geq 5 \text{ MHz}$
デューティ (b/t_{cycle})		40	60	40	60	%	$\phi \geq 5 \text{ MHz}$
φクロック幅デューティ (b/t_{cycle})	—	40	60	40	60	%	






図13.6 外部クロック入力タイミング

図13.7に外部クロック出力安定遅延時間タイミングを示します。発振器とデューティ補正回路は、EXTAL端子に入力した外部クロック入力の波形を調整する機能を持っています。EXTAL端子に規定のクロック信号を入力すると、外部クロック出力安定遅延時間(t_{DEXT})経過後に内部のクロック信号出力が確定します。 t_{DEXT} 期間中はクロック信号出力が確定していないので、リセット信号を“Low”にし、リセット状態に保持してください。

[条件: $V_{CC}=2.7V \sim 5.5V$ 、 $AV_{CC}=2.7V \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0V$]

項目	記号	min	max	単位	備考
外部クロック出力安定遅延時間	t_{DEXT}^*	500	—	μs	図13.7

【注】*: t_{DEXT} は、RESパルス幅(t_{RESW})を $10t_{cyc}$ 含みます。



【注】*: t_{DEXT} は、RESパルス幅(t_{RESW})を $10t_{cyc}$ 含みます。

図13.7 外部クロック出力安定遅延時間タイミング

13.3 デューティ補正回路

デューティ補正回路は、周波数5MHz以上の発振に対し発振器からのクロックのデューティを補正し、 ϕ を生成します。

13.4 プリスケーラ

プリスケーラは、 ϕ を分周し内部クロック ($\phi/2 \sim \phi/4096$) を生成します。

14. 低消費電力状態

第14章 目次

14.1	概要	381
14.2	レジスタ構成	382
14.2.1	システムコントロールレジスタ (SYSCR)	382
14.3	スリープモード	384
14.3.1	スリープモードへの遷移	384
14.3.2	スリープモードの解除	384
14.4	ソフトウェアスタンバイモード	385
14.4.1	ソフトウェアスタンバイモードへの遷移	385
14.4.2	ソフトウェアスタンバイモードの解除	385
14.4.3	ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	386
14.4.4	ソフトウェアスタンバイモードの応用例	387
14.4.5	使用上の注意	387
14.5	ハードウェアスタンバイモード	388
14.5.1	ハードウェアスタンバイモードへの遷移	388
14.5.2	ハードウェアスタンバイモードの解除	388
14.5.3	ハードウェアスタンバイモードのタイミング	388

14.1 概要

H8/3004、H8/3005には、CPU機能を停止して消費電力を著しく低下させる低消費電力状態があります。

低消費電力状態には、次の3種類のモードがあります。

- (1) スリープモード
- (2) ソフトウェアスタンバイモード
- (3) ハードウェアスタンバイモード

各モードへ遷移する条件とCPUや周辺機能などの状態、および各モードからの解除方法を表14.1に示します。

表14.1 低消費電力状態

モード	遷移条件	状態						解除方法
		クロック	CPU	レジスタ	周辺機能	RAM	I/Oポート	
スリープモード	SYSCRのSSBY="0"の状態でSLEEP命令を実行	動作	停止	保持	動作	保持	保持	<ul style="list-style-type: none"> ・割込み ・RES端子 ・STBY端子
ソフトウェアスタンバイモード	SYSCRのSSBY="1"の状態でSLEEP命令を実行	停止	停止	保持	停止リセット	保持	保持	<ul style="list-style-type: none"> ・NMI端子 ・IRQ₀～IRQ₂端子 ・RES端子 ・STBY端子
ハードウェアスタンバイモード	STBY端子を“Low”レベル	停止	停止	不定	停止リセット	* 保持	ハイビタブルス	<ul style="list-style-type: none"> ・STBY端子 ・RES端子

【注】* プログラム実行状態からハードウェアスタンバイ状態に遷移する場合には、事前にSYSCRのRAMEビットを“0”にクリアする必要があります。

《記号説明》

SYSCR：システムコントロールレジスタ

SSBY：ソフトウェアスタンバイビット

14.2 レジスタ構成

本LSIには低消費電力状態の制御を行うシステムコントロールレジスタ(SYSCR)があります。レジスタ構成を表14.2に示します。

表14.2 レジスタ構成

アドレス*	名 称	略 称	R／W	初期値
H'FFF2	システムコントロールレジスタ	S Y S C R	R／W	H'0B

【注】* アドレスの下位16ビットを示しています。

14.2.1 システムコントロールレジスタ (SYSCR)

S Y S C R は 8 ビットのリード／ライト可能なレジスタで、ビット 7 の S S B Y ビットとビット 6 ~ 4 の S T S 2 ~ S T S 0 ビットにより低消費電力状態の制御を行います。なお、S Y S C R の他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

ビット7：ソフトウェアスタンバイ（S S B Y）

ソフトウェアスタンバイモードへの遷移を指定します。

なお、外部割込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したときこのビットは“1”にセットされたままです。クリアする場合は、“0”をライトしてください。

ビット7	説明
S S B Y	
0	S L E E P 命令実行後、スリープモードに遷移 （初期値）
1	S L E E P 命令実行後、ソフトウェアスタンバイモードに遷移

ビット6～4：スタンバイタイマセレクト2～0（S T S 2～0）

外部割込みによって、ソフトウェアスタンバイモードを解除する場合に、クロックが安定するまでC P Uと周辺機能が待機する時間を選択します。水晶発振の場合、表14.3を参照し動作周波数に応じて待機時間が8ms（発振安定時間）以上となるように選択してください。外部クロックの場合、任意の選択が可能です。

ビット6	ビット5	ビット4	説明
S T S 2	S T S 1	S T S 0	
0	0	0	待機時間 = 8192ステート （初期値）
		1	待機時間 = 16384ステート
0	1	0	待機時間 = 32768ステート
		1	待機時間 = 65536ステート
1	0	—	待機時間 = 131072ステート
	1	—	使用禁止

14.3 スリープモード

14.3.1 スリープモードへの遷移

S Y S C R の S S B Y ビットを“0”にクリアした状態で S L E E P 命令を実行すると、プログラム実行状態からスリープモードに遷移します。C P U の動作は、S L E E P 命令実行直後に停止します。C P U の動作は停止しますが、C P U のレジスタの内容は保持されます。スリープモードでは内蔵周辺モジュールの機能は停止しません。

14.3.2 スリープモードの解除

スリープモードの解除は、割込み、RES端子、STBY端子によって行われます。

(1) 割込みによる解除

割込み要求が発生すると、割込み例外処理状態に遷移し、スリープモードは解除されます。なお、内蔵周辺モジュールによる割込みがモジュール側で禁止されている場合、また、N M I 以外の割込みでC P U がマスクされている場合にはスリープモードは解除されません。

(2) RES端子による解除

RES端子を“Low”レベルにするとリセット状態に遷移し、スリープモードは解除されます。

(3) STBY端子による解除

STBY端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。

14.4 ソフトウェアスタンバイモード

14.4.1 ソフトウェアスタンバイモードへの遷移

ソフトウェアスタンバイモードに遷移するには SYSCR の SS BY ビットを “1” にセットした状態で、SLEEP 命令を実行します。

ソフトウェアスタンバイモードでは、CPU だけでなくクロックをはじめ内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減されます。内蔵周辺モジュールはリセット状態になり、停止します。規定の電圧が与えられている限り、CPU のレジスタ、および内蔵RAM のデータは保持されます。I/O ポートの状態も保持されています。

14.4.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部割込み (NMI 端子、IRQ₀～IRQ₂ 端子)、RES 端子、または STBY 端子によって行われます。

(1) 割込みによる解除

NMI、IRQ₀～IRQ₂ 割込み要求信号が入力されると、クロックの発振が開始され、SYSCR の STS₂～STS₀ ビットによって設定された時間が経過した後、安定したクロックが本 LSI 全体に供給されて、ソフトウェアスタンバイモードは解除され、割込み例外処理を開始します。なお、IRQ₀～IRQ₂ 割込みは、対応するイネーブルビットが “0” にクリアされている場合、または CPU でマスクされている場合には、ソフトウェアスタンバイモードは解除されません。

(2) RES 端子による解除

RES 端子を “Low” レベルにすると、クロックの発振が開始されます。クロックの発振開始と同時に、本 LSI 全体にクロックが供給されます。このとき RES 端子は必ずクロックの発振が安定するまで “Low” レベルに保持してください。RES 端子を “High” レベルにすると、CPU はリセット例外処理を開始します。

(3) STBY 端子による解除

STBY 端子を “Low” レベルにすると、ハードウェアスタンバイモードに遷移します。

14.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定

S Y S C R の S T S 2 ~ S T S 0 ビットの設定は、以下のようにしてください。

(1) 水晶発振の場合

待機時間が 8 ms (発振安定時間) 以上となるように S T S 2 ~ S T S 0 を設定してください。

表14.3に動作周波数と S T S 2 ~ S T S 0 ビットの設定値に対する待機時間を示します。

(2) 外部クロックの場合

任意の値を選択可能です。

表14.3 動作周波数と発振安定待機時間

STS2	STS1	STS0	待機時間	16MHz	12MHz	10MHz	8MHz	6MHz	4MHz	2MHz	単位
0	0	0	8192ステート	0.51	0.65	0.8	1.0	1.3	2.0	4.1	ms
0	0	1	16384ステート	1.0	1.3	1.6	2.0	2.7	4.1	8.2	
0	1	0	32768ステート	2.0	2.7	3.3	4.1	5.5	8.2	16.4	
0	1	1	65536ステート	4.1	5.5	6.6	8.2	10.9	16.4	32.8	
1	0	—	131072ステート	8.2	10.9	13.1	16.4	21.8	32.8	65.5	
1	1	—	使用禁止								

□ : 推奨設定時間

14.4.4 ソフトウェアスタンバイモードの応用例

ここでは、NMI端子の立下がりでソフトウェアスタンバイモードに遷移し、NMI端子の立上がりで解除を行う例を、図14.1に示します。

SYSCTRのNMIエッジ（NMIEG）ビットが“0”にクリアされている（立下がりエッジ指定）状態でNMI割込みを受け付けた後、NMIEGビットを“1”にセットします（立上がりエッジ指定）。SSBYビットを“1”にセットした後、SLEEP命令を実行してソフトウェアスタンバイモードに遷移します。

その後、NMI端子の立上がりエッジで、ソフトウェアスタンバイモードが解除されます。




図14.1 ソフトウェアスタンバイモード時のNMIタイミング（例）

14.4.5 使用上の注意

ソフトウェアスタンバイモードでは、I/Oポートの状態が保持されます。したがって、“High”レベルを出力している場合、出力電流分の消費電流は低減されません。

14.5 ハードウェアスタンバイモード

14.5.1 ハードウェアスタンバイモードへの遷移

STBY端子を“Low”レベルにすると、どの処理状態からでもハードウェアスタンバイモードに遷移します。

ハードウェアスタンバイモードでは、CPU、および内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減します。内蔵RAM以外のすべてのモジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵RAMのデータは保持されます。I/Oポートは、ハイインピーダンス状態になります。

内蔵RAMのデータを保持するためには、STBY端子を“Low”レベルにする前に、SYSCTRのRAMEビットを“0”にクリアしてください。

ハードウェアスタンバイモード中には、モード端子(MD₁、MD₀)の状態を変化させないでください。

14.5.2 ハードウェアスタンバイモードの解除

ハードウェアスタンバイモードの解除は、STBY端子とRES端子とで行われます。RES端子を“Low”レベルにした状態で、STBY端子を“High”レベルにすると、クロックは発振を開始します。このとき、RES端子は必ずクロックの発振が安定するまで“Low”レベルに保持してください。RES端子を“High”レベルにするとリセット例外処理を経て、プログラム実行状態に遷移します。

14.5.3 ハードウェアスタンバイモードのタイミング

ハードウェアスタンバイモードの各端子のタイミング例を図14.2に示します。

RES端子を“Low”レベルにした後、STBY端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。解除は、STBY端子を“High”レベルにし、クロックの発振安定時間経過後、RES端子を“Low”レベルから“High”レベルにすることにより行われます。




図14.2 ハードウェアスタンバイモードのタイミング

15. 電気的特性

第15章 目次

15.1 絶対最大定格	391
15.2 電気的特性	391
15.2.1 D C 特性	391
15.2.2 A C 特性	393
15.2.3 A／D 変換特性	404
15.3 動作タイミング	405
15.3.1 バスタイミング	405
15.3.2 制御信号タイミング	407
15.3.3 クロックタイミング	409
15.3.4 I／Oポートタイミング	409
15.3.5 I T Uタイミング	410
15.3.6 S C I入出力タイミング	411

15.1 絶対最大定格

絶対最大定格を表15.1に示します。

表15.1 絶対最大定格

〔暫定仕様〕

項目	記号	定格値	単位
電源電圧	V_{cc}	-0.3 ~ +7.0	V
入力電圧（ポート7以外）	V_{in}	-0.3 ~ $V_{cc} + 0.3$	V
入力電圧（ポート7）	V_{in}	-0.3 ~ $AV_{cc} + 0.3$	V
リファレンス電源電圧	V_{ref}	-0.3 ~ $AV_{cc} + 0.3$	V
アナログ電源電圧	AV_{cc}	-0.3 ~ +7.0	V
アナログ入力電圧	V_{AN}	-0.3 ~ $AV_{cc} + 0.3$	V
動作温度	T_{op}	通常仕様品 : -20 ~ +75 広温度範囲仕様品 : -40 ~ +85	°C
保存温度	T_{stg}	-55 ~ +125	°C

【使用上の注意】

絶対最大定格を超えてLSIを使用した場合、LSIの永久破壊となることがあります。

15.2 電気的特性

15.2.1 DC特性

DC特性を表15.2に示します。また、出力許容電流値を表15.3に示します。

表 15.2 DC 特性(1)

条件 : $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ ^{*}
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
入力電圧 シミュレートリガ	V_T^-	1.0	—	—	V	
	V_T^+	—	—	$V_{CC} \times 0.7$	V	
	$V_T^+ - V_T^-$	0.4	—	—	V	
入力“High” レベル電圧	RES、STBY、NMI、 MD ₁ 、MD ₀	V_{TH}	$V_{CC} - 0.7$	—	$V_{CC} + 0.3$	V
	EXTAL		$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V
	ポート7		2.0	—	$AV_{CC} + 0.3$	V
	ポート6、9、P8 ₃ 、 PB ₄ ～PB ₇ 、 D ₇ ～D ₀		2.0	—	$V_{CC} + 0.3$	V
入力“Low” レベル電圧	RES、STBY、 MD ₁ 、MD ₀	V_{TL}	-0.3	—	0.5	V
	NMI、EXTAL、 ポート6、7、9、 P8 ₃ 、 PB ₄ ～PB ₇ 、 D ₇ ～D ₀		-0.3	—	0.8	V
出力“High” レベル電圧	全出力端子	V_{OH}	$V_{CC} - 0.5$	—	—	V
			3.5	—	—	V
出力“Low” レベル電圧	全出力端子 (RES0を除く)	V_{OL}	—	—	0.4	V
	ポートB、 A ₁ ～A ₀		—	—	1.0	V
	RES0	I_{IO}	—	—	0.4	V
	STBY、NMI、RES、 MD ₁ 、MD ₀		—	—	1.0	μA
入力リード 電流	ポート7		—	—	1.0	μA
						$V_{IN} = 0.5 \sim V_{CC} - 0.5V$
						$V_{IN} = 0.5 \sim AV_{CC} - 0.5V$

表15.2 DC特性(2)

条件 : $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ *¹
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目		記号	min	typ	max	単位	測定条件
スリーステートリーク 電流 (オフ状態)	ポート6,8~B, $A_{1n} \sim A_0$, $D_7 \sim D_0$	I_{off}	—	—	1.0	μA	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
	RES0		—	—	10.0	μA	
入力容量	NMI	C_{in}	—	—	50	pF	$V_{in} = 0V$ $f = 1MHz$ $T_a = 25^\circ C$
	NMI以外の 全入力端子		—	—	15	pF	
消費電流* ²	通常動作時	I_{cc}	—	45	60	mA	$f = 16MHz$
	スリープ時		—	32	45	mA	$f = 16MHz$
	スタンバイ時* ³		—	0.01	5.0	μA	$T_a \leq 50^\circ C$
			—	—	20.0	μA	$50^\circ C < T_a$
アナログ 電源電流	A/D変換中	AI _{cc}	—	1.2	2.0	mA	
	A/D変換待機時		—	0.01	5.0	μA	
リファレンス 電源電流	A/D変換中	AI _{cc}	—	0.3	0.6	mA	$V_{REF} = 5.0V$
	A/D変換待機時		—	0.01	5.0	μA	
RAMスタンバイ電圧	V_{RAM}		2.0	—	—	V	

【注】*¹ A/D変換器未使用時に AV_{CC} 、 V_{REF} 、 AV_{SS} 端子を開放しないでください。

AV_{CC} 、 V_{REF} 端子は V_{CC} に、 AV_{SS} 端子は V_{SS} にそれぞれ接続してください。

*² 消費電流値は、 $V_{in min} = V_{CC} - 0.5V$ 、 $V_{in max} = 0.5V$ の条件下で、すべての出力端子を無負荷状態にした場合の値です。

*³ $V_{RAM} \leq V_{CC} < 4.5V$ のとき、 $V_{in min} = V_{CC} \times 0.9$ 、 $V_{in max} = 0.3V$ とした場合の値です。

表 15.2 DC 特性(3)

条件: $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ ^{*} $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
入力電圧 シミュットリガ	V_T^-	$V_{CC} \times 0.2$	—	—	V	
	V_T^+	—	—	$V_{CC} \times 0.7$	V	
	$V_T^+ - V_T^-$	$V_{CC} \times 0.07$	—	—	V	
入力 "High" レベル電圧	RES、STBY、NMI、 MD ₁ 、MD ₀	$V_{CC} \times 0.9$	—	$V_{CC} + 0.3$	V	
	EXTAL	$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V	
	ポート 7	$V_{CC} \times 0.7$	—	$AV_{CC} + 0.3$	V	
	ポート 6、9、 P8 ₃ 、 PB ₄ ～PB ₇ 、 D ₇ ～D ₀	$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V	
	RES、STBY、 MD ₁ 、MD ₀	—0.3	—	$V_{CC} \times 0.1$	V	
入力 "Low" レベル電圧	NMI、EXTAL、 ポート 6、7、9、 P8 ₃ 、 PB ₄ ～PB ₇ 、 D ₇ ～D ₀	V_{IN}	—0.3	$V_{CC} \times 0.2$	V	$V_{CC} < 4.0V$
				0.8		$V_{CC} = 4.0 \sim 5.5V$
出力 "High" レベル電圧	全出力端子	V_{OH}	$V_{CC} - 0.5$	—	V	$I_{OH} = -200\mu A$
			$V_{CC} - 1.0$	—	V	$I_{OH} = -1mA$
出力 "Low" レベル電圧	全出力端子 (RESOを除く)	V_{OL}	—	—	V	$I_{OL} = 1.6mA$
	ポート B、 A ₁ ～A ₀		—	—	V	$V_{CC} \leq 4V$ $I_{OL} = 5mA$
	RESO		—	—	V	$4V < V_{CC} \leq 5.5V$ $I_{OL} = 10mA$
入力リード 電流	STBY、NMI、RES、 MD ₁ 、MD ₀	$ I_{IN} $	—	—	μA	$V_{IN} =$ $0.5 \sim V_{CC} - 0.5V$
	ポート 7		—	—	μA	$V_{IN} =$ $0.5 \sim AV_{CC} - 0.5V$

表15.2 DC特性(4)

条件: $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ ^{*1} $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件		
スリーステート リード電流 (オフ状態)	ポート6,8～B、 A ₁₀ ～A ₀ 、 D ₇ ～D ₀	I _{TS1}	—	—	1.0	μA	$V_{IN} = 0.5 \sim V_{CC} - 0.5V$	
			—	—	10.0	μA		
入力容量	NMI	C _{in}	—	—	50	pF	$V_{IN} = 0V$ $f = 1MHz$ $T_a = 25^\circ C$	
	NMI以外の 全入力端子		—	—	15	pF		
消費電流 ^{*2}	通常動作時	I _{CC} ^{*4}	—	12 (3.0V)	33.8 (5.5V)	mA	f = 8MHz	
	スリープ時		—	8 (3.0V)	25.0 (5.5V)	mA	f = 8MHz	
	スタンバイ時 ^{*3}		—	0.01	5.0	μA	$T_a \leq 50^\circ C$	
			—	—	20.0	μA	$50^\circ C < T_a$	
アナログ 電源電流	A/D変換中	AI _{CC}	—	1.0	2.0	mA	$AV_{CC} = 3.0V$	
	A/D変換待機時		—	1.2	—	mA	$AV_{CC} = 5.0V$	
			—	0.01	5.0	μA		
リニアレンズ 電源電流	A/D変換中	AI _{CC}	—	0.2	0.4	mA	$V_{REF} = 3.0V$	
	A/D変換待機時		—	0.3	—	mA	$V_{REF} = 5.0V$	
			—	0.01	5.0	μA		
RAMスタンバイ電圧	V _{RAM}	—	2.0	—	—	V		

【注】^{*1} A/D変換器未使用時にAV_{CC}、V_{REF}、AV_{SS}端子を開放しないでください。AV_{CC}、V_{REF}端子はV_{CC}に、AV_{SS}端子はV_{SS}にそれぞれ接続してください。^{*2} 消費電流値は、V_{IN min}=V_{CC}-0.5V、V_{IN max}=0.5Vの条件下で、すべての出力端子を無負荷状態にした場合の値です。^{*3} V_{RAM}≤V_{CC}<2.7Vのとき、V_{IN min}=V_{CC}×0.9、V_{IN max}=0.3Vとした場合の値です。^{*4} I_{CC}は下記の式にしたがってV_{CC}とfに依存します。

$$I_{CC\ max.} = 3.0(\text{mA}) + 0.7(\text{mA/MHz} \cdot V) * V_{CC} * f \quad (\text{通常動作時})$$

$$I_{CC\ max.} = 3.0(\text{mA}) + 0.5(\text{mA/MHz} \cdot V) * V_{CC} * f \quad (\text{スリープ時})$$

表15.2 D C 特性(5)

条件 : $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ *
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
入力電圧 シミュットリガ	V_T^-	$V_{CC} \times 0.2$	—	—	V	
	V_T^+	—	—	$V_{CC} \times 0.7$	V	
	$V_T^+ - V_T^-$	$V_{CC} \times 0.07$	—	—	V	
入力“High” レベル電圧	RES、STBY、NMI、 MD ₁ 、MD ₀	V_{IH}	$V_{CC} \times 0.9$	—	$V_{CC} + 0.3$	V
	EXTAL		$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V
	ポート7		$V_{CC} \times 0.7$	—	$AV_{CC} + 0.3$	V
	ポート6、9、 P8 ₃ 、 PB ₄ ～PB ₇ 、 D ₇ ～D ₀		$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V
入力“Low” レベル電圧	RES、STBY、 MD ₁ 、MD ₀	V_{IL}	-0.3	—	$V_{CC} \times 0.1$	V
	NMI、EXTAL、 ポート6、7、9、 P8 ₃ 、 PB ₄ ～PB ₇ 、 D ₇ ～D ₀		-0.3	—	$V_{CC} \times 0.2$	V
					0.8	$V_{CC} < 4.0V$
						$V_{CC} = 4.0 \sim 5.5V$
出力“High” レベル電圧	全出力端子	V_{OH}	$V_{CC} - 0.5$	—	—	V
			$V_{CC} - 1.0$	—	—	V
出力“Low” レベル電圧	全出力端子 (RES0を除く)	V_{OL}	—	—	0.4	V
	ポートB、 A ₁₅ ～A ₀		—	—	1.0	V
	RES0		—	—	0.4	V
入力リーク 電流	STBY、NMI、RES、 MD ₁ 、MD ₀	I_{in}	—	—	1.0	μA
	ポート7		—	—	1.0	μA

表15.2 DC特性(6)

条件: $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ ^{*1} $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
スリーステート リード電流 (オフ状態)	I _{off}	—	—	1.0	μA	$V_{in} = 0.5 \sim V_{CC} - 0.5V$
		—	—	10.0	μA	
入力容量	C _{in}	—	—	50	pF	$V_{in} = 0V$ $f = 1MHz$ $T_a = 25^\circ C$
		—	—	15	pF	
消費電流 ^{*2}	I _{cc} ^{*4}	—	15 (3.0V)	41.5 (5.5V)	mA	$f = 10MHz$
		—	10 (3.0V)	30.5 (5.5V)	mA	$f = 10MHz$
		—	0.01	5.0	μA	$T_a \leq 50^\circ C$
		—	—	20.0	μA	$50^\circ C < T_a$
アナログ 電源電流	AI _{cc}	—	1.0	2.0	mA	$AV_{CC} = 3.0V$
		—	1.2	—	mA	$AV_{CC} = 5.0V$
		—	0.01	5.0	μA	
リファレンス 電源電流	AI _{cc}	—	0.2	0.4	mA	$V_{REF} = 3.0V$
		—	0.3	—	mA	$V_{REF} = 5.0V$
		—	0.01	5.0	μA	
RAMスタンバイ電圧	V _{RAM}	2.0	—	—	V	

【注】^{*1} A/D変換器未使用時にAV_{CC}、V_{REF}、AV_{SS}端子を開放しないでください。AV_{CC}、V_{REF}端子はV_{CC}に、AV_{SS}端子はV_{SS}にそれぞれ接続してください。^{*2} 消費電流値は、 $V_{in\ min} = V_{CC} - 0.5V$ 、 $V_{in\ max} = 0.5V$ の条件下で、すべての出力端子を無負荷状態にした場合の値です。^{*3} $V_{RAM} \leq V_{CC} < 3.0V$ のとき、 $V_{IL\ min} = V_{CC} \times 0.9$ 、 $V_{IL\ max} = 0.3V$ とした場合の値です。^{*4} I_{cc}は下記の式にしたがってV_{CC}とfに依存します。

$$I_{cc\ max.} = 3.0(\text{mA}) + 0.7(\text{mA/MHz} \cdot V) * V_{CC} * f \quad (\text{通常動作時})$$

$$I_{cc\ max.} = 3.0(\text{mA}) + 0.5(\text{mA/MHz} \cdot V) * V_{CC} * f \quad (\text{スリープ時})$$

表15.3 出力許容電流値

条件 : $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	min	typ	max	単位
出力“Low”レベル許容電流 (1端子あたり)	I_{OL}	—	—	10	mA
上記以外の出力端子		—	—	2.0	mA
出力“Low”レベル許容電流 (総和)	ΣI_{OL}	—	—	80	mA
上記を含む、全出力端子の総和		—	—	120	mA
出力“High”レベル許容電流 (1端子あたり)	I_{OH}	—	—	2.0	mA
出力“High”レベル許容電流 (総和)	ΣI_{OH}	—	—	40	mA

【注】1. LSIの信頼性を確保するため、出力電流値は表15.3の値を超えないようにしてください。

2. ダーリントントランジスタや、LEDを直接駆動する場合には、図15.1、図15.2に示すように、出力に必ず電流制限抵抗を挿入してください。




図15.1 ダーリントントランジスタ駆動回路例

図15.2 LED駆動回路例

15.2.2 A C 特性

表15.4にバスタイミング、表15.5に制御信号タイミング、表15.6に内蔵周辺モジュールタイミングを示します。

表15.4 バスタイミング(1)

- 条件A : $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 8MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)
- 条件B : $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 10MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)
- 条件C : $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 16MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	条件A		条件B		条件C		測定条件	
		8MHz		10MHz		16MHz			
		min	max	min	max	min	max		
クロックサイクル時間	t_{CYC}	125	500	100	500	62.5	500	図15.4、 図15.5	
クロックパルス幅 "Low" レベル時間	t_{CL}	40	—	30	—	20	—		
クロックパルス幅 "High" レベル時間	t_{CH}	40	—	30	—	20	—		
クロック立上がり時間	t_{CR}	—	20	—	15	—	10		
クロック立下がり時間	t_{CF}	—	20	—	15	—	10		
アドレス遅延時間	t_{AD}	—	60	—	50	—	30		
アドレスホールド時間	t_{AH}	25	—	20	—	10	—		
アドレスストローブ遅延時間	t_{ASD}	—	60	—	40	—	30		
ライトストローブ遅延時間	t_{WSB}	—	60	—	50	—	30		
ストローブ遅延時間	t_{SD}	—	60	—	50	—	30		
ライトデータストローブバルス幅 1	t_{WSW1}^*	85	—	60	—	35	—		
ライトデータストローブバルス幅 2	t_{WSW2}^*	150	—	110	—	65	—		
アドレスセットアップ時間 1	t_{AS1}	20	—	15	—	10	—		
アドレスセットアップ時間 2	t_{AS2}	80	—	65	—	40	—		
リードデータセットアップ時間	t_{RDS}	50	—	35	—	20	—		
リードデータホールド時間	t_{RDH}	0	—	0	—	0	—		
ライトデータ遅延時間	t_{WDD}	—	75	—	75	—	60		
ライトデータセットアップ時間 1	t_{WDS1}	60	—	40	—	15	—		
ライトデータセットアップ時間 2	t_{WDS2}	5	—	-10	—	-5	—		
ライトデータホールド時間	t_{WDH}	25	—	20	—	20	—		
リードデータアクセス時間 1	t_{ACC1}^*	—	110	—	100	—	55		
リードデータアクセス時間 2	t_{ACC2}^*	—	230	—	200	—	115		

単位 : ns

表15.4 バスタイミング(2)

- 条件 A : $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = 0V$ 、
 $\phi = 2 \sim 8MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)
- 条件 B : $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 10MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)
- 条件 C : $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 16MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	条件A		条件B		条件C		測定条件	
		8MHz		10MHz		16MHz			
		min	max	min	max	min	max		
リードデータアクセス時間3	t_{ACC3}^*	—	55	—	50	—	25	図15.4、 図15.5	
リードデータアクセス時間4	t_{ACC4}^*	—	160	—	150	—	85		
プリチャージ時間	t_{PCH}^*	85	—	60	—	40	—	図15.6	
ウェイトセットアップ時間	t_{WTS}	40	—	40	—	25	—		
ウェイトセットホールド時間	t_{WTH}	10	—	10	—	5	—		

単位 : ns

【注】* 8MHzのとき、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$\begin{aligned} t_{ACC1} &= 1.5 \times t_{CYC} - 78 \quad (\text{ns}) & t_{WSW1} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\ t_{ACC2} &= 2.5 \times t_{CYC} - 83 \quad (\text{ns}) & t_{WSW2} &= 1.5 \times t_{CYC} - 38 \quad (\text{ns}) \\ t_{ACC3} &= 1.0 \times t_{CYC} - 70 \quad (\text{ns}) & t_{PCH} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\ t_{ACC4} &= 2.0 \times t_{CYC} - 90 \quad (\text{ns}) \end{aligned}$$

10MHzのとき、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$\begin{aligned} t_{ACC1} &= 1.5 \times t_{CYC} - 50 \quad (\text{ns}) & t_{WSW1} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\ t_{ACC2} &= 2.5 \times t_{CYC} - 50 \quad (\text{ns}) & t_{WSW2} &= 1.5 \times t_{CYC} - 40 \quad (\text{ns}) \\ t_{ACC3} &= 1.0 \times t_{CYC} - 50 \quad (\text{ns}) & t_{PCH} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\ t_{ACC4} &= 2.0 \times t_{CYC} - 50 \quad (\text{ns}) \end{aligned}$$

16MHzのとき、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$\begin{aligned} t_{ACC1} &= 1.5 \times t_{CYC} - 39 \quad (\text{ns}) & t_{WSW1} &= 1.0 \times t_{CYC} - 28 \quad (\text{ns}) \\ t_{ACC2} &= 2.5 \times t_{CYC} - 41 \quad (\text{ns}) & t_{WSW2} &= 1.5 \times t_{CYC} - 28 \quad (\text{ns}) \\ t_{ACC3} &= 1.0 \times t_{CYC} - 38 \quad (\text{ns}) & t_{PCH} &= 1.0 \times t_{CYC} - 23 \quad (\text{ns}) \\ t_{ACC4} &= 2.0 \times t_{CYC} - 40 \quad (\text{ns}) \end{aligned}$$

表 15.5 制御信号タイミング

条件 A : $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = 0V$ 、 $\phi = 2 \sim 8MHz$

$T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

条件 B : $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 10MHz$

$T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

条件 C : $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 16MHz$

$T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	記号	条件 A		条件 B		条件 C		単位	測定条件		
		8MHz		10MHz		16MHz					
		min	max	min	max	min	max				
RESセットアップ時間	$t_{RES\,S}$	200	—	200	—	200	—	ns	図 15.7		
RESパルス幅	$t_{RES\,W}$	10	—	10	—	10	—	t_{cycle}			
RES0出力遅延時間	$t_{RES\,D}$	—	100	—	100	—	100	ns	図 15.8		
RES0出力パルス幅	$t_{RES\,OW}$	132	—	132	—	132	—	t_{cycle}			
NMIセットアップ時間 (NMI、 $\overline{IRQ_4} \sim \overline{IRQ_9}$)	$t_{NMI\,S}$	200	—	200	—	150	—	ns	図 15.9		
NMIホールド時間 (NMI、 $\overline{IRQ_4} \sim \overline{IRQ_9}$)	$t_{NMI\,H}$	10	—	10	—	10	—	ns			
割込みパルス幅 (NMI、 $\overline{IRQ_2} \sim \overline{IRQ_9}$ ソフトウェアスタンバイモードからの復帰時)	$t_{NMI\,W}$	200	—	200	—	200	—	ns			
リセット発振安定時間 (水晶)	$t_{osc\,1}$	20	—	20	—	20	—	ms	図 15.10		
ソフトウェアスタンバイ発振安定時間 (水晶)	$t_{osc\,2}$	8	—	8	—	8	—	ms	図 14.1		

表15.6 内蔵周辺モジュールタイミング

条件 A : $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = 0V$ 、
 $\phi = 2 \sim 8MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

条件 B : $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 10MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

条件 C : $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 16MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

モジ ュ ール	項 目	記 号	条件 A		条件 B		条件 C		単位	測定条件		
			8 MHz		10MHz		16MHz					
			min	max	min	max	min	max				
ITU	タイマ出力遅延時間	t_{TOD}	—	100	—	100	—	100	t_{CYC}	図15.12		
	タイマ入力セットアップ時間	t_{TICS}	50	—	50	—	50	—				
	タイマクロック入力 セットアップ時間	t_{TCKS}	50	—	50	—	50	—				
	タイマクロック 単エッジ指定	t_{TCKWH}	1.5	—	1.5	—	1.5	—				
	パルス幅 両エッジ指定	t_{TCKWL}	2.5	—	2.5	—	2.5	—				
SCI	入力クロ ックサイクル	t_{SCYC}	4	—	4	—	4	—	t_{CYC}	図15.14		
	調歩同期		6	—	6	—	6	—				
	クロック同期	t_{SCCR}	—	1.5	—	1.5	—	1.5				
	入力クロック立上がり時間	t_{SCCKR}	—	1.5	—	1.5	—	1.5				
	入力クロック立下り時間	t_{SCCKI}	—	1.5	—	1.5	—	1.5				
TPC	入力クロックバルス幅	t_{SCCKW}	0.4	0.6	0.4	0.6	0.4	0.6	ns	図15.11		
	送信データ遅延時間	t_{TRXD}	—	100	—	100	—	100				
	受信データセットアップ時間 (クロック同期)	t_{TRXS}	100	—	100	—	100	—				
	受信データホー ルド時間 (クロック同期)	t_{TRXH}	100	—	100	—	100	—				
	クロック出力		0	—	0	—	0	—				
ポート TPC	出力データ遅延時間	t_{PWD}	—	100	—	100	—	100	ns	図15.15		
	入力データセットアップ時間	t_{PRS}	50	—	50	—	50	—				
	入力データホールド時間	t_{PRH}	50	—	50	—	50	—				




図15.3 出力負荷回路

15.2.3 A/D 変換特性

A/D 変換特性を表15.7に示します。

表15.7 A/D 変換特性

- 条件A : $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 8MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)
- 条件B : $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 10MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)
- 条件C : $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、
 $\phi = 2 \sim 16MHz$
 $T_a = -20 \sim +75^\circ C$ (通常仕様品)、 $T_a = -40 \sim +85^\circ C$ (広温度範囲仕様品)

項目	条件A			条件B			条件C			単位	
	8MHz			10MHz			16MHz				
	min	typ	max	min	typ	max	min	typ	max		
分解能	10	10	10	10	10	10	10	10	10	ビット	
変換時間	—	—	16.8	—	—	13.4	—	—	8.4	μS	
アナログ入力容量	—	—	20	—	—	20	—	—	20	pF	
許容信号源	—	—	10 ^{*1}	—	—	10 ^{*1}	—	—	10 ^{*4}	kΩ	
インピーダンス	—	—	5 ^{*2}	—	—	5 ^{*3}	—	—	5 ^{*5}		
非直線性誤差	—	—	±6.0	—	—	±6.0	—	—	±3.0	LSB	
オフセット誤差	—	—	±4.0	—	—	±4.0	—	—	±2.0	LSB	
フルスケール誤差	—	—	±4.0	—	—	±4.0	—	—	±2.0	LSB	
量子化誤差	—	—	±0.5	—	—	±0.5	—	—	±0.5	LSB	
絶対精度	—	—	±8.0	—	—	±8.0	—	—	±4.0	LSB	

【注】^{*1} $4.0 \leq AV_{CC} \leq 5.5$ の場合です。

^{*2} $2.7 \leq AV_{CC} < 4.0$ の場合です。

^{*3} $3.0 \leq AV_{CC} < 4.0$ の場合です。

^{*4} $\phi \leq 12MHz$ の場合です。

^{*5} $\phi > 12MHz$ の場合です。

15.3 動作タイミング

動作タイミングを以下に示します。

15.3.1 バスタイミング

バスタイミングを以下に示します。

(1) 基本バスタイミング／2ステートアクセス

図15.4に外部2ステートアクセス時の動作タイミングを示します。

(2) 基本バスタイミング／3ステートアクセス

図15.5に外部3ステートアクセス時の動作タイミングを示します。

(3) 基本バスタイミング／3ステートアクセス1ウェイト

図15.6に外部3ステートアクセスで1ウェイトを挿入したときの動作タイミングを示します。




図15.4 基本バスタイミング／2ステートアクセス




図15.5 基本バスタイミング／3ステートアクセス




図15.6 基本バスタイミング／3ステートアクセス1ウェイト

15.3.2 制御信号タイミング

制御信号タイミングを以下に示します。

(1) リセット入力タイミング

図15.7にリセット入力タイミングを示します。

(2) リセット出力タイミング

図15.8にリセット出力タイミングを示します。

(3) 割込み入力タイミング

図15.8にNMI、 $\overline{\text{IRQ}_1} \sim \overline{\text{IRQ}_6}$ 割込み入力タイミングを示します。




図15.7 リセット入力タイミング





図15.8 リセット出力タイミング



$\overline{IRQ_E}$: $\overline{IRQ_i}$ がエッジ指定の場合

$\overline{IRQ_L}$: $\overline{IRQ_i}$ がレベル指定の場合 ($i = 0 \sim 4$)




図15.9 割込み入力タイミング

15.3.3 クロックタイミング

クロックタイミングを以下に示します。

(1) 発振安定時間タイミング

図15.10に発振安定時間タイミングを示します。




図15.10 発振安定時間タイミング

15.3.4 I/Oポートタイミング

I/Oポートの入出力タイミングを以下に示します。




図15.11 I/Oポート入出力タイミング

15.3.5 I T U タイミング


I T U の各タイミングを以下に示します。

(1) I T U 入出力タイミング

図15.12にI T U 入出力タイミングを示します。

(2) I T U 外部クロック入力タイミング

図15.13にI T U 外部クロック入力タイミングを示します。



【注】^{*1} T I O C A (0 ~ 4)、T I O C B (0 ~ 4)、T O C X A 4、T O C X B 4

^{*2} T I O C A (0 ~ 4)、T I O C B (0 ~ 4)

図15.12 I T U 入出力タイミング




図15.13 I T U クロック入力タイミング

15.3.6 SCI 入出力タイミング

SCI の各タイミングを以下に示します。

(1) SCI 入力クロックタイミング

図15.14にSCI入力クロックタイミングを示します。

(2) SCI 入出力タイミング（クロック同期式モード）

図15.15にクロック同期式モード時のSCI入出力タイミングを示します。




図15.14 SCK入力クロックタイミング




図15.15 クロック同期式モード時のSCI入出力タイミング

付 錄

付録

付 錄

A. 命 令	415
A. 1 命令一覧	415
A. 2 オペレーションコードマップ	430
A. 3 命令実行ステート数	433
B. レジスター一覧	443
B. 1 I/Oレジスター一覧(1)	443
B. 2 I/Oレジスター一覧(2)	450
C. I/Oポートブロック図	494
C. 1 ポート6ブロック図	494
C. 2 ポート7ブロック図	495
C. 3 ポート8ブロック図	496
C. 4 ポート9ブロック図	498
C. 5 ポートAブロック図	501
C. 6 ポートBブロック図	504
D. 端子状態	508
D. 1 各処理状態におけるポートの状態	508
D. 2 リセット時の端子状態	509
E. ハードウェアスタンバイモード遷移／復帰時のタイミングについて	512
F. R O M発注手順	513
F. 1 R O M書き換え品開発の流れ（発注手順）	513
F. 2 R O M発注時の提出物と注意事項	514
G. 型名一覧	520
H. 外形寸法図	521

A. 命令

A. 1 命令一覧

《オペレーションの記号》

記号	内容
R d	デスティネーション側の汎用レジスタ
R s	ソース側の汎用レジスタ
R n	汎用レジスタ
E R d	デスティネーション側の汎用レジスタ (アドレスレジスタまたは32ビットレジスタ)
E R s	ソース側の汎用レジスタ (アドレスレジスタまたは32ビットレジスタ)
E R n	汎用レジスタ (32ビットレジスタ)
(E A d)	デスティネーションオペランド
(E A s)	ソースオペランド
P C	プログラムカウンタ
S P	スタックポインタ
C C R	コンディションコードレジスタ
N	CCRのN (ネガティブ) フラグ
Z	CCRのZ (ゼロ) フラグ
V	CCRのV (オーバフロー) フラグ
C	CCRのC (キャリ) フラグ
d i s p	ディスプレースメント
→	左辺のオペランドから右辺のオペランドへの転送、 または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
^	両辺のオペランドの論理積
∨	両辺のオペランドの論理和
⊕	両辺のオペランドの排他的論理和
～	反転論理 (論理的補数)
() <>	オペランドの内容

【注】* 汎用レジスタは、8ビット (R 0 H ~ R 7 H, R 0 L ~ R 7 L) または16ビット (R 0 ~ R 7, E 0 ~ E 7) です。

《コンディションコードの記号》

記号	内容
↓	実行結果にしたがって変化することを表します。
*	不確定であることを表します（値を保証しません）。
0	常に“0”にクリアされることを表します。
1	常に“1”にセットされることを表します。
-	実行結果に影響を受けないことを表します。
△	条件によって異なります。注意事項を参照してください。

表 A. 1 命令セット一覧(1)

(1) データ転送命令

二モード	サイズ	アドレスシングモード/命令長(バイト)				オペレーション				コンディションコード				実行箇数 [*]		
		#xx	Rn	@ERn	@(d, ERn)	@ERn/@ERn+	@aa	@(d, PC)	@aa	I	H	N	Z	V	C	
MOV	MOV.B #xx:8, Rd	B	2						#xx:8→Rd8	-	-	†	0	-	-	2
	MOV.B Rs, Rd	B	2						Rs8→Rd8	-	-	†	0	-	-	2
	MOV.B @ERS, Rd	B	2						@ERS→Rd8	-	-	†	0	-	-	4
	MOV.B @(d:16, ERS), Rd	B	4						@(d:16, ERS)→Rd8	-	-	†	0	-	-	6
	MOV.B @(d:24, ERS), Rd	B	8						@(d:24, ERS)→Rd8	-	-	†	0	-	-	10
	MOV.B @ERS+, Rd	B	2						@ERS→Rd8, ERS32+→ERS32	-	-	†	0	-	-	6
	MOV.B @aa:8, Rd	B	2						@aa:8→Rd8	-	-	†	0	-	-	4
	MOV.B @aa:16, Rd	B	4						@aa:16→Rd8	-	-	†	0	-	-	6
	MOV.B @aa:24, Rd	B	6						@aa:24→Rd8	-	-	†	0	-	-	8
	MOV.B Rs, @ERd	B	2						Rs8→@ERd	-	-	†	0	-	-	4
	MOV.B Rs, @(d:16, ERd)	B	4						Rs8→@(d:16, ERd)	-	-	†	0	-	-	6
	MOV.B Rs, @(d:24, ERd)	B	8						Rs8→@(d:24, ERd)	-	-	†	0	-	-	10
	MOV.B Rs, @-ERd	B	2						ERS32-1→ERS32, Rs8→@ERd	-	-	†	0	-	-	6
	MOV.B Rs, @aa:8	B	2						Rs8→@aa:8	-	-	†	0	-	-	4
	MOV.B Rs, @aa:16	B	4						Rs8→@aa:16	-	-	†	0	-	-	6
	MOV.B Rs, @aa:24	B	6						Rs8→@aa:24	-	-	†	0	-	-	8
	MOV.W #xx:16, Rd	W	4						#xx:16→Rd16	-	-	†	0	-	-	4
	MOV.W Rs, Rd	W	2						Rs16→Rd16	-	-	†	0	-	-	2
	MOV.W @ERS, Rd	W	2						@ERS→Rd16	-	-	†	0	-	-	4
	MOV.W @(d:16, ERS), Rd	W	4						@(d:16, ERS)→Rd16	-	-	†	0	-	-	6
	MOV.W @(d:24, ERS), Rd	W	8						@(d:24, ERS)→Rd16	-	-	†	0	-	-	10
	MOV.W @ERS+, Rd	W	2						@ERS→Rd16, ERS32+→ERS32	-	-	†	0	-	-	6
	MOV.W @aa:16, Rd	W	4						@aa:16→Rd16	-	-	†	0	-	-	6
	MOV.W @aa:24, Rd	W	6						@aa:24→Rd16	-	-	†	0	-	-	8

表 A. 1 命令セット一覧(2)

二モニック サ イ ズ	アドレッシングモード/命合長(バイト)	オペレーションコード								I	H	N	Z	V	C	J-N	JKW
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa								
MOV	MOV, W, Rs, @ERd	W		2						-	↑	↑	0	-	-	4	
	MOV, W, Rs, @(d:16, ERd)	W			4					-	↑	↑	0	-	-	6	
	MOV, W, Rs, @(d:24, ERd)	W			8					Rs16->@(d:16, ERd)	-	-	↑	0	-	8	
	MOV, W, Rs, @-ERd	W				2				Rs16->(d:24, ERd)	-	-	↑	0	-	6	
	MOV, W, Rs, @@aa:16	W					4			ERd32-2->ERd32, Rs16->@ERd	-	-	↑	0	-	6	
	MOV, W, Rs, @@aa:24	W					6			Rs16->@aa:16	-	-	↑	0	-	6	
	MOV, L, #xx:32, Rd	L	6							Rs16->@aa:24	-	-	↑	↑	0	-	8
	MOV, L, ERs, ERd	L				2				#xx:32->Rd32	-	-	↑	↑	0	-	8
	MOV, L, @ERs, ERd	L		4						ERs32->ERd32	-	-	↑	↑	0	-	2
	MOV, L, @ERs, ERd	L			6					@ERs->ERd32	-	-	↑	↑	0	-	8
	MOV, L, @(d:16, ERs), ERd	L				10				@(d:16, ERs)->ERd32	-	-	↑	↑	0	-	10
	MOV, L, @(d:24, ERs), ERd	L				4				@(d:24, ERs)->ERd32	-	-	↑	↑	0	-	14
	MOV, L, @ERs+, ERd	L								@ERs->ERd32, ERs32-4->ERs32	-	-	↑	↑	0	-	10
	MOV, L, @aa:16, ERd	L					6			@aa:16->ERd32	-	-	↑	↑	0	-	10
	MOV, L, @aa:24, ERd	L					8			@aa:24->ERd32	-	-	↑	↑	0	-	12
	MOV, L, ERs, @ERd	L		4						ERs32->@ERd	-	-	↑	↑	0	-	8
	MOV, L, ERs, @(d:16, ERd)	L			6					ERs32->@(d:16, ERd)	-	-	↑	↑	0	-	10
	MOV, L, ERs, @(d:24, ERd)	L				10				ERs32->@d:24, ERd)	-	-	↑	↑	0	-	14
	MOV, L, ERs, @-ERd	L				4				ERd32-4->ERd32, ERs32->@ERd	-	-	↑	↑	0	-	10
	MOV, L, ERs, @@aa:16	L					6			ERs32->@aa:16	-	-	↑	↑	0	-	10
	MOV, L, ERs, @@aa:24	L					8			ERs32->@aa:24	-	-	↑	↑	0	-	12
POP	POP, W, Rn	W								@SP->Rn16, SP+2->SP	-	-	↑	↑	0	-	6
	POP, L, ERn	L								@SP->ERn32, SP+4->SP	-	-	↑	↑	0	-	8
PUSH	PUSH, W, Rn	W								SP-2->SP, Rn16->@SP	-	-	↑	↑	0	-	6
	PUSH, L, ERn	L								SP-4->SP, ERn32->@SP	-	-	↑	↑	0	-	8
MOWPE	MOWPE, @aa:16, Rd	B					4			本LSIでは使用できません							
MOTYPE	MOTYPE, Rs, @@aa:16	B					4			本LSIでは使用できません							

(2) 算術演算命令

表 A. 1 命令セット一覧(3)

二モード		アドレッシングモード／命令長(ハイト)								オペレーション				コンディションコード				実行時間						
	サイズ	#xx	Rn	@Rn	@(d,EHn)	@-EHn/@ETh+	@aa	@(d,PC)	@@aa	-	Rd8:#xx:8→Rd8	Rd8#Rs8→Rd8	Rd16#xx:16→Rd16	Rd16+Rs16→Rd16	Rd32:#xx:32→Rd32	Rd8#Rs8-C→Rd8	I	H	N	Z	V	C	J-NZ	M/N
ADD	ADD, B #xx:8, Rd	B	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	ADD, B Rs, Rd	B	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	ADD, W #xx:16, Rd	W	4							-	①	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	4		
	ADD, W Rs, Rd	W	2							-	①	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	ADD, L #xx:32, Erd	L	6							-	②	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	6		
	ADD, L Rs, Erd	L	2							-	②	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
ADDX	ADDX, B #xx:8, Rd	B	2							-	↑	↑	③	↑	↑	↑	↑	↑	↑	↑	↑	2		
	ADDX, B Rs, Rd	B	2							-	↑	↑	③	↑	↑	↑	↑	↑	↑	↑	↑	2		
ADDS	ADDS, L #1, Erd	L	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	ADDS, L #2, Erd	L	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	ADDS, L #4, Erd	L	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
INC	INC, B Rd	B	2							-	—	—	—	—	—	—	—	—	—	—	—	2		
	INC, W #1, Rd	W	2							-	—	—	—	—	—	—	—	—	—	—	—	2		
	INC, W #2, Rd	W	2							-	—	—	—	—	—	—	—	—	—	—	—	2		
	INC, W #4, Rd	W	2							-	—	—	—	—	—	—	—	—	—	—	—	2		
	INC, L #1, Erd	L	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	INC, L #2, Erd	L	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
DAA	DAA, Rd	B	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
SUB	SUB, B Rs, Rd	B	2							-	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	SUB, W #xx:16, Rd	W	4							-	①	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	4		
	SUB, W Rs, Rd	W	2							-	①	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
	SUB, L #xx:32, Erd	L	6							-	②	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	6		
	SUB, L Rs, Erd	L	2							-	②	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2		
SUBX	SUBX, B #xx:8, Rd	B	2							-	↑	↑	③	↑	↑	↑	↑	↑	↑	↑	↑	2		
	SUBX, B Rs, Rd	B	2							-	↑	↑	③	↑	↑	↑	↑	↑	↑	↑	↑	2		

表 A. 1 命令セット一覧(4)

二モード		サインズ		アドレッシングモード/命令長(バイト)		オペレーション		コンディションコード		実行時間*	
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/ERn	@aa	@(d, PC)	@@aa	-	-
SUBS	L #1, Erd	L	2							ERd32-1→ERd32	-
SUBS	L #2, Erd	L	2							ERd32-2→ERd32	-
SUBS	L #4, Erd	L	2							ERd32-4→ERd32	-
DEC	B Rd	B	2							Rd8-1→Rd8	-
DEC	W #1, Rd	W	2							Rd16-1→Rd16	-
DEC	W #2, Rd	W	2							Rd16-2→Rd16	-
DEC	L #1, Erd	L	2							ERd32-1→ERd32	-
DEC	L #2, Erd	L	2							ERd32-2→ERd32	-
DAS	DAS Rd	B	2							Rd8 10進補正→Rd8	-
MULXU	MULXU, B, Rs, Rd	B	2							Rd8×Rs8→Rd16 (符号なし乗算)	-
MULXU	MULXU, W, Rs, Rd	W	2							Rd16×Rs16→ERd32 (符号なし乗算)	-
MULXS	MULXS, B, Rs, Rd	B	4							Rd8×Rs8→Rd16 (符号付乗算)	-
MULXS	MULXS, W, Rs, Rd	W	4							Rd16×Rs16→ERd32 (符号付乗算)	-
DIVXU	DIVXU, B, Rs, Rd	B	2							Rd16÷Rs8→Rd16(RdH:余り, RdL:商) (符号なし除算)	-
DIVXU	DIVXU, W, Rs, Rd	W	2							ERd32÷Rs16→ERd32(Ed:余り, RdL:商) (符号なし除算)	-
DIVXS	DIVXS, B, Rs, Rd	B	4							Rd16÷Rs8→Rd16(RdH:余り, RdL:商) (符号付除算)	-
DIVXS	DIVXS, W, Rs, Rd	W	4							ERd32÷Rs16→ERd32(Ed:余り, RdL:商) (符号付除算)	-
CMP	CMP, B #xx:8, Rd	B	2							Rd8-#xx:8	-
CMP	CMP, B Rs, Rd	B	2							Rd8-Rs8	-
CMP	W #xx:16, Rd	W	4							Rd16-#xx:16	-
CMP	W Rs, Rd	W	2							Rd16-Rs16	-

表 A. 1 命令セット一覧(5)

二-モニック	サイズ	アドレッシングモード／命令長(バイト)				オペレーション				コンディションコード				実行行数*			
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	/-W
CMP	CMP.L #xx:32, Erd	L	6	-	-	-	-	-	-	ERd32-#xx:32	-	②	↑	↑	↑	↑	4
	CMP.L ERs, Erd	L	2	-	-	-	-	-	-	ERd32-Rs32	-	②	↑	↑	↑	↑	2
NEG	NEG.B Rd	B	2	-	-	-	-	-	-	0-Rd8→Rd8	-	↑	↑	↑	↑	↑	2
	NEG.W Rd	W	2	-	-	-	-	-	-	0-Rd16→Rd16	-	↑	↑	↑	↑	↑	2
	NEG.I Erd	L	2	-	-	-	-	-	-	0-ERd32→ERd32	-	↑	↑	↑	↑	↑	2
EXTU	EXTU.W Rd	W	2	-	-	-	-	-	-	0→(<#t15~8>of Rd16)	-	-	0	↑	0	-	2
	EXTU.I Erd	L	2	-	-	-	-	-	-	0→(<#t16>of ERd32)	-	-	0	↑	0	-	2
EXTS	EXTS.W Rd	W	2	-	-	-	-	-	-	(<t,F>of Rd16)→(<t,I5~8>of Ra16)	-	-	↑	0	-	2	
	EXTS.L Erd	L	2	-	-	-	-	-	-	(<t,I5>of ERd32)→(<t,I31~16>of ERd32)	-	-	↑	0	-	2	

(3) 論理演算命令

二-モニック	サイズ	アドレッシングモード／命令長(バイト)				オペレーション				コンディションコード				実行行数*			
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	/-W
AND	AND.B #xx:8, Rd	B	2	-	-	-	-	-	-	Rd8 ∧ #xx:8→Rd8	-	-	↑	0	-	-	2
	AND.B Rs, Rd	B	2	-	-	-	-	-	-	Rd8 ∧ Rs8→Rs8	-	-	↑	0	-	-	2
	AND.W #xx:16, Rd	W	4	-	-	-	-	-	-	Rd16 ∧ #xx:16→Rd16	-	-	↑	0	-	-	4
	AND.W Rs, Rd	W	2	-	-	-	-	-	-	Rd16 ∧ Rs16→Rs16	-	-	↑	0	-	-	2
	AND.L #xx:32, Erd	L	6	-	-	-	-	-	-	ERd32 ∧ #xx:32→ERd32	-	-	↑	0	-	-	6
	AND.L ERs, Erd	L	4	-	-	-	-	-	-	ERd32 ∧ ERs32→ERs32	-	-	↑	0	-	-	4
OR	OR.B #xx:8, Rd	B	2	-	-	-	-	-	-	Rd8 ∨ #xx:8→Rd8	-	-	↑	0	-	-	2
	OR.B Rs, Rd	B	2	-	-	-	-	-	-	Rd8 ∨ Rs8→Rs8	-	-	↑	0	-	-	2
	OR.W #xx:16, Rd	W	4	-	-	-	-	-	-	Rd16 ∨ #xx:16→Rd16	-	-	↑	0	-	-	4
	OR.W Rs, Rd	W	2	-	-	-	-	-	-	Rd16 ∨ Rs16→Rs16	-	-	↑	0	-	-	2

表 A. 1 命令セット一覧(6)

二-モニック		サ イズ		アドレッシングモード/命令長(バイト)				オペレーション				コンディションコード				実行スルト数*			
	#xx	Rn	@Rn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	-			I	H	N	Z	V	C	J-Z#	アドスルト
OR	OR.L #xx:32, Erd	L	6							ERd32 V #xx:32->ERd32	-	-	↑	↑	0	-	6		
	OR.L ERs, Erd	L	4							ERd32 V ERs:32->ERd32	-	-	↑	↑	0	-	4		
XOR	XOR.B #xx:8, Rd	B	2							RD8⊕#xx:8->Rd8	-	-	↑	↑	0	-	2		
	XOR.B Rs, Rd	B	2							RD8⊕Rs8->Rd8	-	-	↑	↑	0	-	2		
	XOR.W #xx:16, Rd	W	4							RD16⊕#xx:16->Rd16	-	-	↑	↑	0	-	4		
	XOR.W Rs, Rd	W	2							RD16⊕Rs16->Rd16	-	-	↑	↑	0	-	2		
	XOR.L #xx:32, Erd	L	6							RD32⊕#xx:32->ERd32	-	-	↑	↑	0	-	6		
	XOR.L ERs, Erd	L	4							ERd32⊕ERs32->ERd32	-	-	↑	↑	0	-	4		
NOT	NOT.B Rd	B	2							~Rd8->Rd8	-	-	↑	↑	0	-	2		
	NOT.W Rd	W	2							~Rd16->Rd16	-	-	↑	↑	0	-	2		
	NOT.L Erd	L	2							~Rd32->Rd32	-	-	↑	↑	0	-	2		

(4) シフト命令

二-モニック		サ イズ		アドレッシングモード/命令長(バイト)				オペレーション				コンディションコード				実行スルト数*			
	#xx	Rn	@Rn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	-			I	H	N	Z	V	C	J-Z#	アドスルト
SHAL	SHAL.B Rd	B	2							↓	↓	↑	↑	↑	↑	↑	↑	2	
	SHAL.W Rd	W	2							↓	↓	↑	↑	↑	↑	↑	↑	2	
	SHAL.L Erd	L	2							C MSB <----- LS8	-	-	↑	↑	↑	↑	↑	2	
SHAR	SHAR.B Rd	B	2							↓	↓	↑	↑	↑	↑	↑	↑	2	
	SHAR.W Rd	W	2							↓	↓	↑	↑	↑	↑	↑	↑	2	
	SHAR.L Erd	L	2							MSB -----> LS8 C	-	-	↑	↑	0	↑	↑	2	
SHLL	SHLL.B Rd	B	2							↓	↓	↑	↑	0	↑	↑	↑	2	
	SHLL.W Rd	W	2							↓	↓	↑	↑	0	↑	↑	↑	2	
	SHLL.L Erd	L	2							C MSB <----- LS8	-	-	↑	↑	0	↑	↑	2	

表 A. 1 命令セット一覧(7)

二モード	サイズ	#xx	Rn	アドレッシングモード／命令長(バイト)				オペレーション				コンディションコード				実行ｽﾃｰﾄﾞ
				@ERn	@(d, ERn)	@ERn/@ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C
SHLR	SHLR. B Rd	B	2							-	-	†	†	0	†	2
	SHLR. W Rd		W	2						-	-	†	†	0	†	2
	SHLR. L Erd	L	2							-	-	†	†	0	†	2
ROTL	ROTL. B Rd	B	2							-	-	†	†	0	†	2
	ROTL. W Rd		W	2						-	-	†	†	0	†	2
	ROTL. L Erd	L	2							-	-	†	†	0	†	2
ROTXR	ROTXR. B Rd	B	2							-	-	†	†	0	†	2
	ROTXR. W Rd		W	2						-	-	†	†	0	†	2
	ROTXR. L Erd	L	2							-	-	†	†	0	†	2
ROTR	ROTR. B Rd	B	2							-	-	†	†	0	†	2
	ROTR. W Rd		W	2						-	-	†	†	0	†	2
	ROTR. L Erd	L	2							-	-	†	†	0	†	2
ROTL	ROTL. B Rd	B	2							-	-	†	†	0	†	2
	ROTL. W Rd		W	2						-	-	†	†	0	†	2
	ROTL. L Erd	L	2							-	-	†	†	0	†	2
ROTR	ROTR. B Rd	B	2							-	-	†	†	0	†	2
	ROTR. W Rd		W	2						-	-	†	†	0	†	2
	ROTR. L Erd	L	2							-	-	†	†	0	†	2

(5) ビット操作命令

二モード	サイズ	#xx	Rn	アドレッシングモード／命令長(バイト)				オペレーション				コンディションコード				実行ｽﾃｰﾄﾞ	
				@ERn	@(d, ERn)	@ERn/@ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	
BSET	BSET #xx:3, Rd	B	2							(#xx:3 of Rd)←1	-	-	-	-	-	-	2
	BSET #xx:3, @Erd	B	4							(#xx:3 of @Erd)←1	-	-	-	-	-	-	8
	BSET #xx:3, @aa:8	B					4			(#xx:3 of @aa:8)←1	-	-	-	-	-	-	8
	BSET Rn, Rd	B	2							(Rn8 of Rd)←1	-	-	-	-	-	-	2
	BSET Rn, @Erd	B	4							(Rn8 of @Erd)←1	-	-	-	-	-	-	8
	BSET Rn, @aa:8	B				4				(Rn8 of @aa:8)←1	-	-	-	-	-	-	8

表 A. 1 命令セット一覧(8)

レーモニック	アドレッシングモード/命令長(バイト)						オペレーション						コンディショナルコード						実行筋数 [*]	
	#xx	Rn	@ERn	@(d, ERn)	@-Rn/@ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	/-v4	Thrust			
BCLR	BCLR #xx:3, Rd	B	2						(#xx:3 of Rd8)→0	-	-	-	-	-	-	-	2			
	BCLR #xx:3, @ERd	B	4						(#xx:3 of @ERd)→0	-	-	-	-	-	-	-	8			
	BCLR #xx:3, @aa:8	B			4				(#xx:3 of @aa:8)→0	-	-	-	-	-	-	-	8			
	BCLR Rn, Rd	B	2						(Rn8 of Rd8)→0	-	-	-	-	-	-	-	2			
	BCLR Rn, @ERd	B	4						(Rn8 of @ERd)→0	-	-	-	-	-	-	-	8			
	BCLR Rn, @aa:8	B			4				(Rn8 of @aa:8)→0	-	-	-	-	-	-	-	8			
	BNOT #xx:3, Rd	B	2						(#xx:3 of Rd8)→~(#xx:3 of Rd8)	-	-	-	-	-	-	-	2			
	BNOT #xx:3, @ERd	B	4						(#xx:3 of @ERd)→~(#xx:3 of @ERd)	-	-	-	-	-	-	-	8			
	BNOT #xx:3, @aa:8	B			4				(#xx:3 of @aa:8)→~(#xx:3 of aa:8)	-	-	-	-	-	-	-	8			
	BNOT Rn, Rd	B	2						(Rn8 of Rd8)→~(Rn8 of Rd8)	-	-	-	-	-	-	-	2			
	BNOT Rn, @ERd	B	4						(Rn8 of @ERd)→~(Rn8 of @ERd)	-	-	-	-	-	-	-	8			
	BNOT Rn, @aa:8	B			4				(Rn8 of @aa:8)→~(Rn8 of @aa:8)	-	-	-	-	-	-	-	8			
	BTST #xx:3, Rd	B	2						(#xx:3 of Rd8)→Z	-	-	-	-	-	-	-	2			
	BTST #xx:3, @ERd	B	4						(#xx:3 of @ERd)→Z	-	-	-	-	-	-	-	6			
	BTST #xx:3, @aa:8	B			4				(#xx:3 of @aa:8)→Z	-	-	-	-	-	-	-	6			
	BTST Rn, Rd	B	2						(Rn8 of @Rd8)→Z	-	-	-	-	-	-	-	2			
	BTST Rn, @ERd	B	4						(Rn8 of @ERd)→Z	-	-	-	-	-	-	-	6			
	BTST Rn, @aa:8	B			4				(Rn8 of @aa:8)→Z	-	-	-	-	-	-	-	6			
BLD	BLD #xx:3, Rd	B	2						(#xx:3 of Rd8)→C	-	-	-	-	-	-	↑	2			
	BLD #xx:3, @ERd	B	4						(#xx:3 of @ERd)→C	-	-	-	-	-	-	↑	6			
	BLD #xx:3, @aa:8	B			4				(#xx:3 of @aa:8)→C	-	-	-	-	-	-	↑	6			
	BLD #xx:3, Rd	B	2						(#xx:3 of Rd8)→C	-	-	-	-	-	-	↑	2			
	BLD #xx:3, @ERd	B	4						(#xx:3 of @ERd)→C	-	-	-	-	-	-	↑	6			
	BLD #xx:3, @aa:8	B			4				(#xx:3 of @aa:8)→C	-	-	-	-	-	-	↑	6			

表 A. 1 命令セット一覧(9)

二モニック	サイズ	アドレッシングモード/命令長(バイト)						オペレーション						コンディションコード						実行灯-ト数 ¹¹
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	-	-	-	
BST	BST #xx:3, Rd	B	2							C->(#xx:3 of Rd8)	-	-	-	-	-	-	-	-	-	2
BST	BST #xx:3, @ERd	B	-	4						C->(#xx:3 of @ERd24)	-	-	-	-	-	-	-	-	-	8
BST	BST #xx:3, @aa:8	B	-				4			C->(#xx:3 of @aa:8)	-	-	-	-	-	-	-	-	-	8
BIST	BIST #xx:3, Rd	B	2							~C->(#xx:3 of Rd8)	-	-	-	-	-	-	-	-	-	2
BIST	BIST #xx:3, @ERd	B	-	4						~C->(#xx:3 of @ERd24)	-	-	-	-	-	-	-	-	-	8
BIST	BIST #xx:3, @aa:8	B	-			4				~C->(#xx:3 of @aa:8)	-	-	-	-	-	-	-	-	-	8
BAND	BAND #xx:3, Rd	B	2							C & (#xx:3 of Rd8) -> C	-	-	-	-	-	-	-	-	-	2
BAND	BAND #xx:3, @ERd	B	-	4						C & (#xx:3 of @ERd24) -> C	-	-	-	-	-	-	-	-	-	6
BAND	BAND #xx:3, @aa:8	B	-		4					C & (#xx:3 of @aa:8) -> C	-	-	-	-	-	-	-	-	-	6
BIAND	BIAND #xx:3, Rd	B	2							C & ~(#xx:3 of Rd8) -> C	-	-	-	-	-	-	-	-	-	2
BIAND	BIAND #xx:3, @ERd	B	-	4						C & ~(#xx:3 of @ERd24) -> C	-	-	-	-	-	-	-	-	-	6
BIAND	BIAND #xx:3, @aa:8	B	-			4				C & ~(#xx:3 of @aa:8) -> C	-	-	-	-	-	-	-	-	-	6
BOR	BOR #xx:3, Rd	B	2							C V (#xx:3 of Rd8) -> C	-	-	-	-	-	-	-	-	-	2
BOR	BOR #xx:3, @ERd	B	-	4						C V (#xx:3 of @ERd24) -> C	-	-	-	-	-	-	-	-	-	6
BOR	BOR #xx:3, @aa:8	B	-			4				C V (#xx:3 of @aa:8) -> C	-	-	-	-	-	-	-	-	-	6
BIOR	BIOR #xx:3, Rd	B	2							C V ~(#xx:3 of Rd8) -> C	-	-	-	-	-	-	-	-	-	2
BIOR	BIOR #xx:3, @ERd	B	-	4						C V ~(#xx:3 of @ERd24) -> C	-	-	-	-	-	-	-	-	-	6
BIOR	BIOR #xx:3, @aa:8	B	-			4				C V ~(#xx:3 of @aa:8) -> C	-	-	-	-	-	-	-	-	-	6
BXOR	BXOR #xx:3, Rd	B	2							C ⊕ (#xx:3 of Rd8) -> C	-	-	-	-	-	-	-	-	-	2
BXOR	BXOR #xx:3, @ERd	B	-	4						C ⊕ (#xx:3 of @ERd24) -> C	-	-	-	-	-	-	-	-	-	6
BXOR	BXOR #xx:3, @aa:8	B	-			4				C ⊕ (#xx:3 of @aa:8) -> C	-	-	-	-	-	-	-	-	-	6
BIXOR	BIXOR #xx:3, Rd	B	2							C ⊕ ~(#xx:3 of Rd8) -> C	-	-	-	-	-	-	-	-	-	2
BIXOR	BIXOR #xx:3, @ERd	B	-	4						C ⊕ ~(#xx:3 of @ERd24) -> C	-	-	-	-	-	-	-	-	-	6
BIXOR	BIXOR #xx:3, @aa:8	B	-			4				C ⊕ ~(#xx:3 of @aa:8) -> C	-	-	-	-	-	-	-	-	-	6

表 A. 1 命令セリュート一覧(10)

(6) 分岐命令

モード		アドレッシングモード/命令長(ビット)										コンディションコード						
サ	イズ	#xx	Rn	@ERn	@(d,ERn)	@-ERn/@ERn†	@aa	@(d,PC)	@@aa	-	分岐条件	I	H	N	Z	V	C	実行バス数
Bcc	BRA d:8(BT d:8)	-							2		if condition is true then PC←PC+d else next;	Always	-	-	-	-	-	4
	BRA d:16(BT d:16)	-						4				-	-	-	-	-	-	6
	BRN d:8(BF d:8)	-						2				Never	-	-	-	-	-	4
	BRN d:16(BF d:16)	-						4				-	-	-	-	-	-	6
BHI	d:8	-						2				C∨Z=0	-	-	-	-	-	4
BHI	d:16	-						4				-	-	-	-	-	-	6
BLS	d:8	-						2				C∨Z=1	-	-	-	-	-	4
BLS	d:16	-						4				-	-	-	-	-	-	6
BCC	d:8(BHS d:8)	-						2				C=0	-	-	-	-	-	4
BCC	d:16(BHS d:16)	-						4				-	-	-	-	-	-	6
BCS	d:8(BLO d:8)	-						2				C=1	-	-	-	-	-	4
BCS	d:16(BLO d:16)	-						4				-	-	-	-	-	-	6
BNE	d:8	-						2				Z=0	-	-	-	-	-	4
BNE	d:16	-						4				-	-	-	-	-	-	6
BEQ	d:8	-						2				Z=1	-	-	-	-	-	4
BEQ	d:16	-						4				-	-	-	-	-	-	6
BVC	d:8	-						2				-	-	-	-	-	-	4
BVC	d:16	-						4				-	-	-	-	-	-	6
BVS	d:8	-						2				Y=1	-	-	-	-	-	4
BVS	d:16	-						4				-	-	-	-	-	-	6
BPL	d:8	-						2				N=0	-	-	-	-	-	4
BPL	d:16	-						4				-	-	-	-	-	-	6
BMI	d:8	-						2				N=1	-	-	-	-	-	4
BMI	d:16	-						4				-	-	-	-	-	-	6

表 A. 1 命令セット一覧(1)

モード		アドレスシングモード／命令長(バイト)						オペレーショナ		コンディションコード				実行条件					
サイズ	#xx	Rn	@ERn	@(d, ERn)	@-Eth/@ERn+	@aa	@(d, PC)	@@aa	-	if condition is true then PC->PC+d	N⊕V=0	I	H	N	Z	V	C	J-ZW	J-NZ
Bcc	BGE d:8	-					2				-	-	-	-	-	-	-	4	
	BGE d:16	-					4				-	-	-	-	-	-	-	6	
	BLT d:8	-					2											4	
	BLT d:16	-					4											6	
	BGT d:8	-					2											4	
	BGT d:16	-					4											6	
	BLE d:8	-					2											4	
	BLE d:16	-					4											6	
JMP	JMP @ERn	-		2														6	
	JMP @aa:24	-				4												4	
	JMP @@aa:8	-						2										6	
BSR	BSR d:8	-					2			PC->@-SP, PC->PC+d:8	-	-	-	-	-	-	-	6	
	BSR d:16	-					4			PC->@ SP, PC->PC+d:16	-	-	-	-	-	-	-	10	
JSR	JSR @ERn	-		2						PC->@-SP, PC->@ERn	-	-	-	-	-	-	-	6	
	JSR @aa:24	-				4				PC->@-SP, PC->@aa:24	-	-	-	-	-	-	-	10	
	JSR @@aa:8	-						2		PC->@-SP, PC->@aa:8	-	-	-	-	-	-	-	12	
RTS	RTS	-								2 PC->@SP+	-	-	-	-	-	-	-	10	

表 A. 1 命令セット一覧(1)

二モニック	サイズ	アドレッシングモード/命令長(バイト)						オペレーション						コンディションコード						実行駆動数 [*]				
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	-	PC→@-SP, CCR→@-SP, <アダ>→PC	1	-	-	-	-	C	I	H	N	Z	V		
TRAPA	TRAPA #x:2	-								2	CCR→@-SP, CCR→@-SP, <アダ>→PC	1	-	-	-	-	-	-	-	-	-	-	14	16
RTE	RTE	-									CCR←@SPt, PC←@SPt	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	10	
SLEEP	SLEEP	-									低消費電力状態に遷移	-	-	-	-	-	-	-	-	-	-	-	2	
LDC	LDC #xx:8, CCR	B	2								#xx:8→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2	
	LDC Rs, CCR	B	2								Rs8→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2	
LDC	LDC @ERs, CCR	W	4								@ERs→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2	
LDC	LDC @(d:16, ERs), CCR	W		6							@(d:16, ERs)→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	8	
LDC	LDC @(d:24, ERs), CCR	W		10							@(d:24, ERs)→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	12	
LDC	LDC @RS:t, CCR	W		4							@ERs→CCR, ERs32+2→ERs32	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	6	
LDC	LDC @aa:16, CCR	W			6						@aa:16→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	8	
LDC	LDC @aa:24, CCR	W				8					@aa:24→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	10	
STC	STC CCR, Rd	B	2								CCR→Rd8	-	-	-	-	-	-	-	-	-	-	-	2	
STC	STC CCR, @ERd	W	4								CCR→@ERd	-	-	-	-	-	-	-	-	-	-	-	6	
STC	STC CCR, @(d:16, ERd)	W		6							CCR→@(d:16, ERd)	-	-	-	-	-	-	-	-	-	-	-	8	
STC	STC CCR, @(d:24, ERd)	W		10							CCR→@(d:24, ERd)	-	-	-	-	-	-	-	-	-	-	-	12	
STC	STC CCR, @-ERd	W			4						ERd32-2→ERd32, CCR→@ERd	-	-	-	-	-	-	-	-	-	-	-	8	
STC	STC CCR, @aa:16	W				6					CCR→@aa:16	-	-	-	-	-	-	-	-	-	-	-	8	
STC	STC CCR, @aa:24	W				8					CCR→@aa:24	-	-	-	-	-	-	-	-	-	-	-	10	
ANDC	ANDC #xx:8, CCR	B	2								CCR^#xx:8→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2	
ORC	ORC #xx:8, CCR	B	2								CCR V #xx:8→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2	
XORC	XORC #xx:8, CCR	B	2								CCR⊕#xx:8→CCR	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	↑	2	
NOP	NOP	-									2 PC→PC+2	-	-	-	-	-	-	-	-	-	-	-	2	

(8) ブロック転送命令

表 A. 1 命令セット一覧(3)

二進数		アドレスシングモード/命令長(バイト)						オペレーション						コンディションコード				実行ステート数 ¹⁾						
#xx	Rn	@ERn	@(d, ERn)	@-ERn/ERn†	@aa	@(d, PC)	@@aa	-	4 if R4L ≠ 0 Repeat @R5→@R6	R5↑1→R5	R6↑1→R6	R4L-1→R4L	Until R4L=0	-	-	-	I	H	N	Z	V	C	J-W	7W&J
EPMOV	EPMOV_B	-																						
EPMOV	EPMOV_W	-																						

【注】¹⁾ 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、「A.3 命令実行ステート数」を参照してください。

*² n は R4L または R4 の設定値です。

- ① ビット11から桁上がりまたはビット11へ桁下がりが発生したとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ② ビット27から桁上がりまたはビット27へ桁下がりが発生したとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ③ 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき“0”にクリアされます。
- ④ 棲正結果に桁上がりが発生したとき、“1”にセットされ、それ以外のとき演算前の値を保持します。
- ⑤ Eクロック同期転送命令の実行ステート数は一定ではありません。
- ⑥ 商が負のとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ⑦ 商がゼロのとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ⑧ 商が負のとき“1”にセットされ、それ以外のとき“0”にクリアされます。


430

A. 2 オペレーシヨンコードマップ

表A：2 オペレーショントラップ(1)

俞含江

第1バイト	第2バイト
A H	A L



BH の最高ビットが 0 の場合を示します。

BH の最高ビットが 0 の場合を示します。


表A. 2 オペレーションコードマップ(2)

命令コード:	第1バイト	第2バイト	
A H	A L	B H	B L

BH AH AL		0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
01		MOV	LDC/STC		SLEEP		表A.2(3)										
0A		INC	INC		INC		ADD		ADD		INC		INC		INC		
0B		ADD S	INC		ADD S		INC		INC		MOV		MOV		MOV		
0F		AAA	SHLL		SHLL		SHAL		SHAL		SHAR		SHAR		SHAR		
10		SHLR	SHLR		SHLR		ROTXL		ROTXL		ROT		ROT		ROT		
11		ROTXL	ROTXL		ROTXL		ROTXR		ROTXR		EXTU		NEG		EXTS		
12		ROTXR	ROTXR		ROTXR		EXTU		EXTU		NEG		EXTS		EXTS		
13		NOT	NOT		NOT		SUB		SUB		DEC		DEC		DEC		
14		DEC	DEC		DEC		SUBS										
1B		SUBS	DEC		DEC		DEC		DEC		DEC		DEC		DEC		
1F		DAS	CMP		CMP		CMP		CMP		CMP		CMP		CMP		
58		BRA	BRN		BHI		BL S		BC S		BNE		BEQ		BVC		
79		MOV	ADD		CMP		SUB		OR		XOR		AND		AND		
7A		MOV	ADD		CMP		SUB		OR		XOR		AND		AND		

表 A. 2 オペレーションコードマップ(3)

命令コード : 第1バイト 第2バイト 第3バイト 第4バイト
 AH AL BH BL CH CL DH DL

 DH の最上位ビットが0の場合を示します。
 DH の最上位ビットが1の場合を示します。

CL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
AH AL BH BL																
01406	MULXS		MULXS													
01C05		DIVXS		DIVXS												
01D05					OR	X OR	AND									
01F06					BTST											
7C106* ¹						BTST	BOR	BXOR	BAND	BID						
7D106* ¹	BSET	BNOT		BCLR			BIOR	BIXOR	BIAND	BILD						
7D107* ¹	BSET	BNOT		BCLR						BST						
7Eaa6* ²					BTST											
7Eaa7* ²						BTST	BOR	BXOR	BAND	BID						
7Faa6* ²	BSET	BNOT		BCLR			BIOR	BIXOR	BIAND	BILD						
7Faa7* ²	BSET	BNOT		BCLR						BST						

【注】*: r はレジスタ指定部

*² a a は絶対アドレス指定部

A.3 命令実行ステート数

H8/300H CPUの各命令についての実行状態と実行ステート数の計算方法を示します。

表A.4に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード/ライト等のサイクル数を示し、表A.3に各々のサイズに必要なステート数を示します。

命令実行ステート数は次の計算式で計算されます。

$$\text{実行ステート数} = I \cdot S_i + J \cdot S_j + K \cdot S_k + L \cdot S_l + M \cdot S_m + N \cdot S_n$$

■実行ステート数計算例

(例) アドバンストモード、スタック領域を外部空間に設定、内部周辺モジュールアクセス時8ビットバス幅、外部デバイスアクセス時16ビットバス幅で3ステートアクセス1ウェイト挿入とした場合

1. BSET #0, @FFFFC7:8

表A.4より

$$I = L = 2, J = K = M = N = 0$$

表A.3より

$$S_i = 4, S_l = 3$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 3 = 14$$

2. JSR @@30

表A.4より

$$I = J = K = 2, L = M = N = 0$$

表A.3より

$$S_i = S_j = S_k = 4$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 4 + 2 \times 4 = 24$$

表A.3 実行状態（サイクル）に要するステート数

実行状態 (サイクル)	アクセス対象						
	内蔵 メモリ	内蔵周辺モジュール		外部デバイス			
				8ビットバス		16ビットバス	
		8ビット バス	16ビット バス	2ステート アクセス	3ステート アクセス	2ステート アクセス	3ステート アクセス
命令フェッチ S ₁	2	6	3	4	6+2m	2	3+m
分岐アドレスリード S ₂				2	3+m		
スタック操作 S ₃				4	6+2m		
バイトデータアクセス S ₄		3	6	1			
ワードデータアクセス S ₅		6					
内部動作 S _N							

《記号説明》

m : 外部デバイスアクセス時のウェイトステート数

表 A.4 命令実行状態（サイクル数）(1)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部
		フューチ	レスリード	操作	アクセス	アクセス	動作
		I	J	K	L	M	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W #xx:16, Rd	2					
	ADD.W Rs, Rd	1					
	ADD.L #xx:32, ERd	3					
	ADD.L ERs, ERd	1					
ADDS	ADDS #1/2/4, ERd	1					
ADDX	ADDX #xx:8, Rd	1					
	ADDX Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
	AND.W #xx:16, Rd	2					
	AND.W Rs, Rd	1					
	AND.L #xx:32, ERd	3					
	AND.L ERs, ERd	2					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @ERd	2			1		
	BAND #xx:3, @aa:8	2			1		
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
	BGT d:8	2					

表 A.4 命令実行状態（サイクル数）(2)

命令	ニーモニック	命令	分岐アド	スタック	バイト一タ	ワード一タ	内部
		フェッチ	レスリード	操作	アクセス	アクセス	動作
		I	J	K	L	M	N
Bcc	BLE d:8	2					
	BRA d:16 (BT d:16)	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 (BHS d:16)	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3, Rd	1					
	BCLR #xx:3, @ERd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1					
	BCLR Rn, @ERd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @ERd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @ERd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:8, Rd	1					
	BIOR #xx:8, @ERd	2			1		
	BIOR #xx:8, @aa:8	2			1		
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @ERd	2			2		
	BIST #xx:3, @aa:8	2			2		

表 A.4 命令実行状態（サイクル数）(3)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		フェッチ	レスリード	操作	アクセス	アクセス	N
		I	J	K	L	M	
BIXOR	BIXOR #xx:3, Rd	1					
	BIXOR #xx:3, @ERd	2			1		
	BIXOR #xx:3, @aa:8	2			1		
BLD	BLD #xx:3, Rd	1					
	BLD #xx:3, @ERd	2			1		
	BLD #xx:3, @aa:8	2			1		
BNOT	BNOT #xx:3, Rd	1					
	BNOT #xx:3, @ERd	2			2		
	BNOT #xx:3, @aa:8	2			2		
	BNOT Rn, Rd	1					
	BNOT Rn, @ERd	2			2		
	BNOT Rn, @aa:8	2			2		
BOR	BOR #xx:3, Rd	1					
	BOR #xx:3, @ERd	2			1		
	BOR #xx:3, @aa:8	2			1		
BSET	BSET #xx:3, Rd	1					
	BSET #xx:3, @ERd	2			2		
	BSET #xx:3, @aa:8	2			2		
	BSET Rn, Rd	1					
	BSET Rn, @ERd	2			2		
	BSET Rn, @aa:8	2			2		
BSR	BSR d:8	ノーマル	2		1		
		アドバスト	2		2		
	BSR d:16	ノーマル	2		1		2
		アドバスト	2		2		2
BST	BST #xx:3, Rd	1					
	BST #xx:3, @ERd	2			2		
	BST #xx:3, @aa:8	2			2		
BTST	BTST #xx:3, Rd	1					
	BTST #xx:3, @ERd	2			1		
	BTST #xx:3, @aa:8	2			1		
	BTST Rn, Rd	1					
	BTST Rn, @ERd	2			1		
	BTST Rn, @aa:8	2			1		

表 A.4 命令実行状態（サイクル数）(4)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		フュッチ	レスリード	操作	アクセス	アクセス	N
		I	J	K	L	M	
BXOR	BXOR #xx:3, Rd	1					
	BXOR #xx:3, @ERd	2			1		
	BXOR #xx:3, @aa:8	2			1		
CMP	CMP.B #xx:8, Rd	1					
	CMP.B Rs, Rd	1					
	CMP.W #xx:16, Rd	2					
	CMP.W Rs, Rd	1					
	CMP.L #xx:32, ERd	3					
	CMP.L ERs, ERd	1					
DAA	DAA Rd	1					
DAS	DAS Rd	1					
DEC	DEC.B Rd	1					
	DEC.W #1/2, Rd	1					
	DEC.L #1/2, ERd	1					
DIVXS	DIVXS.B Rs, Rd	2					12
	DIVXS.W Rs, ERd	2					20
DIVXU	DIVXU.B Rs, Rd	1					12
	DIVXU.W Rs, ERd	1					20
EEPMOV	EEPMOV.B	2			2n+2**		
	EEPMOV.W	2			2n+2**		
EXTS	EXTS.W Rd	1					
	EXTS.L ERd	1					
EXTU	EXTU.W Rd	1					
	EXTU.L ERd	1					
INC	INC.B Rd	1					
	INC.W #1/2, Rd	1					
	INC.L #1/2, ERd	1					
JMP	JMP @ERn	2					
	JMP @aa:24	2					2
	JMP @@aa:8	/ノーマル	2	1			2
		アドレス	2	2			2
JSR	JSR @ERn	/ノーマル	2		1		
		アドレス	2		2		
	JSR @aa:24	/ノーマル	2		1		2

表 A.4 命令実行状態（サイクル数）(5)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部
		フェッチ	レスリード	操作	アクセス	アクセス	動作
		I	J	K	L	M	N
JSR	JSR @aa:24	アドレスト	2		2		2
	JSR @@aa:8	/マル	2	1	1		
		アドレスト	2	2	2		
LDC	LDC #xx:8, CCR	1					
	LDC Rs, CCR	1					
	LDC @ERs, CCR	2				1	
	LDC @(d:16, ERs), CCR	3				1	
	LDC @(d:24, ERs), CCR	5				1	
	LDC @ERst+, CCR	2				1	2
	LDC @aa:16, CCR	3				1	
	LDC @aa:24, CCR	4				1	
MOV	MOV.B #xx:8, Rd	1					
	MOV.B Rs, Rd	1					
	MOV.B @ERs, Rd	1			1		
	MOV.B @(d:16, ERs), Rd	2			1		
	MOV.B @(d:24, ERs), Rd	4			1		
	MOV.B @ERst+, Rd	1			1		2
	MOV.B @aa:8, Rd	1			1		
	MOV.B @aa:16, Rd	2			1		
	MOV.B @aa:24, Rd	3			1		
	MOV.B Rs, @ERd	1			1		
	MOV.B Rs, @(d:16, ERd)	2			1		
	MOV.B Rs, @(d:24, ERd)	4			1		
	MOV.B Rs, @-ERd	1			1		2
	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.B Rs, @aa:24	3			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1					
	MOV.W @ERs, Rd	1				1	
	MOV.W @(d:16, ERs), Rd	2				1	
	MOV.W @(d:24, ERs), Rd	4				1	
	MOV.W @ERst+, Rd	1				1	2
	MOV.W @aa:16, Rd	2				1	

表 A.4 命令実行状態（サイクル数）(6)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		I	J	K	L	M	N
MOV	MOV.W @aa:24, Rd	3				1	
	MOV.W Rs, @ERd	1				1	
	MOV.W Rs, @(d:16, ERd)	2				1	
	MOV.W Rs, @(d:24, ERd)	4				1	
	MOV.W Rs, @-ERd	1				1	2
	MOV.W Rs, @aa:16	2				1	
	MOV.W Rs, @aa:24	3				1	
	MOV.L #xx:32, ERd	3					
	MOV.L ERS, ERd	1					
	MOV.L @ERS, ERd	2				2	
	MOV.L @(d:16, ERs), ERd	3				2	
	MOV.L @(d:24, ERs), ERd	5				2	2
	MOV.L @ERS+, ERd	2				2	
	MOV.L @aa:16, ERd	3				2	
	MOV.L @aa:24, ERd	4				2	
MOVFPE	MOVFPE @aa:16, Rd ^{*2}	2			1		
	MOVTPE Rs, @aa:16 ^{*2}	2			1		
MULXS	MULXS.B Rs, Rd	2					12
	MULXS.W Rs, ERd	2					20
MULXU	MULXU.B Rs, Rd	1					12
	MULXU.W Rs, ERd	1					20
NEG	NEG.B Rd	1					
	NEG.W Rd	1					
	NEG.L ERd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
	NOT.W Rd	1					
	NOT.L ERd	1					

表 A.4 命令実行状態（サイクル数）(7)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		I	J	K	L	M	N
OR	OR.B #xx:8, Rd	1					
	OR.B Rs, Rd	1					
	OR.W #xx:16, Rd	2					
	OR.W Rs, Rd	1					
	OR.L #xx:32, ERd	3					
	OR.L ERs, ERd	2					
ORC	ORC #xx:8, CCR	1					
POP	POP.W Rn	1				1	2
	POP.L ERn	2				2	2
PUSH	PUSH.W Rn	1				1	2
	PUSH.L ERn	2				2	2
ROTL	ROTL.B Rd	1					
	ROTL.W Rd	1					
	ROTL.L ERd	1					
ROTR	ROTR.B Rd	1					
	ROTR.W Rd	1					
	ROTR.L ERd	1					
ROTXL	ROTXL.B Rd	1					
	ROTXL.W Rd	1					
	ROTXL.L ERd	1					
ROTXR	ROTXR.B Rd	1					
	ROTXR.W Rd	1					
	ROTXR.L ERd	1					
RTE	RTE	2		2			2
RTS	RTS	ノーマル	2		1		2
		アドバンスト	2		2		2
SHAL	SHAL.B Rd	1					
	SHAL.W Rd	1					
	SHAL.L ERd	1					
SHAR	SHAR.B Rd	1					
	SHAR.W Rd	1					
	SHAR.L ERd	1					
SHLL	SHLL.B Rd	1					
	SHLL.W Rd	1					

表 A.4 命令実行状態（サイクル数）(8)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部
		フェッチ	レスリード	操作	アクセス	アクセス	動作
I	J	K	L	M	N		
SHLL	SHLL.L ERd	1					
SHLR	SHLR.B Rd	1					
	SHLR.W Rd	1					
	SHLR.L ERd	1					
SLEEP	SLEEP	1					
STC	STC CCR, Rd	1					
	STC CCR, @ERd	2				1	
	STC CCR, @(d:16, ERd)	3				1	
	STC CCR, @(d:24, ERd)	5				1	
	STC CCR, @-ERd	2				1	2
	STC CCR, @aa:16	3				1	
	STC CCR, @aa:24	4				1	
SUB	SUB.B Rs, Rd	1					
	SUB.W #xx:16, Rd	2					
	SUB.W Rs, Rd	1					
	SUB.L #xx:32, ERd	3					
	SUB.L ERs, ERd	1					
SUBS	SUBS #1/2/4, ERd	1					
SUBX	SUBX #xx:8, Rd	1					
	SUBX Rs, Rd	1					
TRAPA	TRAPA #x:2	/マル	2	1	2		4
		アドバスト	2	2	2		4
XOR	XOR.B #xx:8, Rd	1					
	XOR.B Rs, Rd	1					
	XOR.W #xx:16, Rd	2					
	XOR.W Rs, Rd	1					
	XOR.L #xx:32, ERd	3					
	XOR.L ERs, ERd	2					
XORC	XORC #xx:8, CCR	1					

【注】*¹ n は R4L、R4 の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ (n + 1) 回行われます。

*² 本 LSI では使用できません。

B. レジスター一覧

B. 1 I/Oレジスター一覧(1)

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'1C			—	—	—	—	—	—	—	—	
H'1D			—	—	—	—	—	—	—	—	
H'1E			—	—	—	—	—	—	—	—	
H'1F			—	—	—	—	—	—	—	—	
H'20	—	—	—	—	—	—	—	—	—	—	
H'21	—	—	—	—	—	—	—	—	—	—	
H'22	—	—	—	—	—	—	—	—	—	—	
H'23	—	—	—	—	—	—	—	—	—	—	
H'24	—	—	—	—	—	—	—	—	—	—	
H'25	—	—	—	—	—	—	—	—	—	—	
H'26	—	—	—	—	—	—	—	—	—	—	
H'27	—	—	—	—	—	—	—	—	—	—	
H'28	—	—	—	—	—	—	—	—	—	—	
H'29	—	—	—	—	—	—	—	—	—	—	
H'2A	—	—	—	—	—	—	—	—	—	—	
H'2B	—	—	—	—	—	—	—	—	—	—	
H'2C	—	—	—	—	—	—	—	—	—	—	
H'2D	—	—	—	—	—	—	—	—	—	—	
H'2E	—	—	—	—	—	—	—	—	—	—	
H'2F	—	—	—	—	—	—	—	—	—	—	
H'30	—	—	—	—	—	—	—	—	—	—	
H'31	—	—	—	—	—	—	—	—	—	—	
H'32	—	—	—	—	—	—	—	—	—	—	
H'33	—	—	—	—	—	—	—	—	—	—	
H'34	—	—	—	—	—	—	—	—	—	—	
H'35	—	—	—	—	—	—	—	—	—	—	
H'36	—	—	—	—	—	—	—	—	—	—	
H'37	—	—	—	—	—	—	—	—	—	—	
H'38	—	—	—	—	—	—	—	—	—	—	
H'39	—	—	—	—	—	—	—	—	—	—	
H'3A	—	—	—	—	—	—	—	—	—	—	

(次頁に続く)

《記号説明》

DMA : DMAコントローラ

(前頁より続く)

下位 アドレス	レジスタ名	データ バス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H' 3B	_____		—	—	—	—	—	—	—	—	
H' 3C	_____		—	—	—	—	—	—	—	—	
H' 3D	_____		—	—	—	—	—	—	—	—	
H' 3E	_____		—	—	—	—	—	—	—	—	
H' 3F	_____		—	—	—	—	—	—	—	—	
H' 40	_____		—	—	—	—	—	—	—	—	
H' 41	_____		—	—	—	—	—	—	—	—	
H' 42	_____		—	—	—	—	—	—	—	—	
H' 43	_____		—	—	—	—	—	—	—	—	
H' 44	_____		—	—	—	—	—	—	—	—	
H' 45	_____		—	—	—	—	—	—	—	—	
H' 46	_____		—	—	—	—	—	—	—	—	
H' 47	_____		—	—	—	—	—	—	—	—	
H' 48	_____		—	—	—	—	—	—	—	—	
H' 49	_____		—	—	—	—	—	—	—	—	
H' 4A	_____		—	—	—	—	—	—	—	—	
H' 4B	_____		—	—	—	—	—	—	—	—	
H' 4C	_____		—	—	—	—	—	—	—	—	
H' 4D	_____		—	—	—	—	—	—	—	—	
H' 4E	_____		—	—	—	—	—	—	—	—	
H' 4F	_____		—	—	—	—	—	—	—	—	
H' 50	_____		—	—	—	—	—	—	—	—	
H' 51	_____		—	—	—	—	—	—	—	—	
H' 52	_____		—	—	—	—	—	—	—	—	
H' 53	_____		—	—	—	—	—	—	—	—	
H' 54	_____		—	—	—	—	—	—	—	—	
H' 55	_____		—	—	—	—	—	—	—	—	
H' 56	_____		—	—	—	—	—	—	—	—	
H' 57	_____		—	—	—	—	—	—	—	—	
H' 58	_____		—	—	—	—	—	—	—	—	
H' 59	_____		—	—	—	—	—	—	—	—	
H' 5A	_____		—	—	—	—	—	—	—	—	
H' 5B	_____		—	—	—	—	—	—	—	—	
H' 5C	_____		—	—	—	—	—	—	—	—	
H' 5D	_____		—	—	—	—	—	—	—	—	

(次頁に続く)

(前頁より続く)

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'5E	_____	_____	—	—	—	—	—	—	—	—	_____
H'5F	_____	_____	—	—	—	—	—	—	—	—	_____
H'60	T S T R	8	—	—	—	STR4	STR3	STR2	STR1	STR0	I T U 共通
H'61	T S N C	8	—	—	—	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0	
H'62	T M D R	8	—	MDF	FDIR	PWM4	PWM3	PWM2	PWM1	PWM0	
H'63	T F C R	8	—	—	CMD1	CMD0	BFB4	BFA4	BFB3	BFA3	
H'64	T C R 0	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	
H'65	T I O R 0	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0	
H'66	T I E R 0	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'67	T S R 0	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'68	T C N T 0 H	16	—	—	—	—	—	—	—	—	I T U チャネル0
H'69	T C N T 0 L		—	—	—	—	—	—	—	—	
H'6A	G R A 0 H	16	—	—	—	—	—	—	—	—	
H'6B	G R A 0 L		—	—	—	—	—	—	—	—	
H'6C	G R B 0 H	16	—	—	—	—	—	—	—	—	
H'6D	G R B 0 L		—	—	—	—	—	—	—	—	
H'6E	T C R 1	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	I T U チャネル1
H'6F	T I O R 1	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0	
H'70	T I E R 1	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'71	T S R 1	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'72	T C N T 1 H	16	—	—	—	—	—	—	—	—	
H'73	T C N T 1 L		—	—	—	—	—	—	—	—	
H'74	G R A 1 H	16	—	—	—	—	—	—	—	—	
H'75	G R A 1 L		—	—	—	—	—	—	—	—	
H'76	G R B 1 H	16	—	—	—	—	—	—	—	—	
H'77	G R B 1 L		—	—	—	—	—	—	—	—	
H'78	T C R 2	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	I T U チャネル2
H'79	T I O R 2	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0	
H'7A	T I E R 2	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'7B	T S R 2	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'7C	T C N T 2 H	16	—	—	—	—	—	—	—	—	
H'7D	T C N T 2 L		—	—	—	—	—	—	—	—	
H'7E	G R A 2 H	16	—	—	—	—	—	—	—	—	
H'7F	G R A 2 L		—	—	—	—	—	—	—	—	

(次頁へ続く)

《記号説明》

I T U : 16ビットインテグレーテッドタイマユニット

(前頁より続く)

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'80	G R B 2 H	16									I T U チャネル2
H'81	G R B 2 L										
H'82	T C R 3	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	I T U チャネル3
H'83	T I O R 3	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0	
H'84	T I E R 3	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'85	T S R 3	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'86	T C N T 3 H	16									
H'87	T C N T 3 L										
H'88	G R A 3 H	16									
H'89	G R A 3 L										
H'8A	G R B 3 H	16									
H'8B	G R B 3 L										
H'8C	B R A 3 H	16									
H'8D	B R A 3 L										
H'8E	B R B 3 H	16									
H'8F	B R B 3 L										
H'90	T O E R	8	—	—	EXB4	EXA4	EB3	EB4	EA4	EA3	I T U 共通
H'91	T O C R	8	—	—	—	XTGD	—	—	OLS4	OLS3	
H'92	T C R 4	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	
H'93	T I O R 4	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0	
H'94	T I E R 4	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'95	T S R 4	8	—	—	—	—	—	OVF	IMFB	IMFA	I T U チャネル4
H'96	T C N T 4 H	16									
H'97	T C N T 4 L										
H'98	G R A 4 H	16									
H'99	G R A 4 L										
H'9A	G R B 4 H	16									
H'9B	G R B 4 L										
H'9C	B R A 4 H	16									
H'9D	B R A 4 L										
H'9E	B R B 4 H	16									
H'9F	B R B 4 L										
H'A0	_____		—	—	—	—	—	—	—	—	
H'A1	_____		—	—	—	—	—	—	—	—	

《記号説明》

(次頁へ続く)

I T U : 16ビットインテグレーテッドタイマユニット

(前頁より続く)

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'A2	_____	_____	—	—	—	—	—	—	—	—	WDT
H'A3	_____	_____	—	—	—	—	—	—	—	—	
H'A4	_____	_____	—	—	—	—	—	—	—	—	
H'A5	_____	_____	—	—	—	—	—	—	—	—	
H'A6	_____	_____	—	—	—	—	—	—	—	—	
H'A7	_____	_____	—	—	—	—	—	—	—	—	
H'A8	TCSR*¹	8	OVF	WT/IT	TME	—	—	CKS2	CKS1	CKS0	
H'A9	TCNT*¹	8	_____	_____	_____	_____	_____	_____	_____	_____	
H'AA	_____	_____	—	—	—	—	—	—	—	—	
H'AB	RSTCSR*²	8	WRST	RSTOE	—	—	—	—	—	—	
H'AC	_____	_____	—	—	—	—	—	—	—	—	SCI
H'AD	_____	_____	—	—	—	—	—	—	—	—	
H'AE	_____	_____	—	—	—	—	—	—	—	—	
H'AF	_____	_____	—	—	—	—	—	—	—	—	
H'B0	SMR	8	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	
H'B1	BRR	8	_____	_____	_____	_____	_____	_____	_____	_____	
H'B2	SCR	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKEO	
H'B3	TDR	8	_____	_____	_____	_____	_____	_____	_____	_____	
H'B4	SSR	8	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
H'B5	RDR	8	_____	_____	_____	_____	_____	_____	_____	_____	
H'B6	_____	_____	—	—	—	—	—	—	—	—	
H'B7	_____	_____	—	—	—	—	—	—	—	—	
H'B8	_____	_____	—	—	—	—	—	—	—	—	
H'B9	_____	_____	—	—	—	—	—	—	—	—	
H'BA	_____	_____	—	—	—	—	—	—	—	—	
H'BB	_____	_____	—	—	—	—	—	—	—	—	

(次頁に続く)

【注】*¹ 出力トリガの設定によりアドレスが変化します。

*² TCSR、TCNT、RSTCSRのライトについては「10.2.4 レジスタ書き換え時の注意」を参照してください。

《記号説明》

WDT：ウォッチドッグタイマ

(前頁より続く)


下位 アドレス	レジスタ名	データ バス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H' BC	_____	_____	—	—	—	—	—	—	—	—	
H' BD	_____	_____	—	—	—	—	—	—	—	—	
H' BE	_____	_____	—	—	—	—	—	—	—	—	
H' BF	_____	_____	—	—	—	—	—	—	—	—	
H' C0	_____	_____	—	—	—	—	—	—	—	—	
H' C1	_____	_____	—	—	—	—	—	—	—	—	
H' C2	_____	_____	—	—	—	—	—	—	—	—	
H' C3	_____	_____	—	—	—	—	—	—	—	—	
H' C4	_____	_____	—	—	—	—	—	—	—	—	
H' C5	_____	_____	—	—	—	—	—	—	—	—	
H' C6	_____	_____	—	—	—	—	—	—	—	—	
H' C7	_____	_____	—	—	—	—	—	—	—	—	
H' C8	_____	_____	—	—	—	—	—	—	—	—	
H' C9	P 6 DDR	8	—	—	—	—	—	—	—	—	P6 ₀ DDR ポート 6
H' CA	_____	_____	—	—	—	—	—	—	—	—	
H' CB	P 6 DR	8	—	—	—	—	—	—	—	—	P6 ₀ ポート 6
H' CC	_____	_____	—	—	—	—	—	—	—	—	
H' CD	P 8 DDR	8	—	—	—	—	P8 ₃ DDR	P8 ₂ DDR	P8 ₁ DDR	P8 ₀ DDR	ポート 8
H' CE	P 7 DR	8	P7 ₇	P7 ₆	P7 ₅	P7 ₄	P7 ₃	P7 ₂	P7 ₁	P7 ₀	ポート 7
H' CF	P 8 DR	8	—	—	—	—	P8 ₃	P8 ₂	P8 ₁	P8 ₀	ポート 8
H' D0	P 9 DDR	8	—	—	—	P9 ₄ DDR	—	P9 ₂ DDR	—	P9 ₀ DDR	ポート 9
H' D1	P A DDR	8	PA ₇ DDR	PA ₆ DDR	PA ₅ DDR	PA ₄ DDR	PA ₃ DDR	PA ₂ DDR	PA ₁ DDR	PA ₀ DDR	ポート A
H' D2	P 9 DR	8	—	—	—	P9 ₄	—	P9 ₂	—	P9 ₀	ポート 9
H' D3	P A DR	8	PA ₇	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀	ポート A
H' D4	P B DDR	8	PB ₇ DDR	PB ₆ DDR	PB ₅ DDR	PB ₄ DDR	PB ₃ DDR	PB ₂ DDR	PB ₁ DDR	PB ₀ DDR	ポート B
H' D5	_____	_____	—	—	—	—	—	—	—	—	
H' D6	P B DR	8	PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀	ポート B
H' D7	_____	_____	—	—	—	—	—	—	—	—	
H' D8	_____	_____	—	—	—	—	—	—	—	—	
H' D9	_____	_____	—	—	—	—	—	—	—	—	
H' DA	_____	_____	—	—	—	—	—	—	—	—	


(次頁へ続く)

(前頁より続く)

下位 アドレス	レジスタ名	データ バス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H' DB	_____		—	—	—	—	—	—	—	—	A/D変換器
H' DC	_____		—	—	—	—	—	—	—	—	
H' DD	_____		—	—	—	—	—	—	—	—	
H' DE	_____		—	—	—	—	—	—	—	—	
H' DF	_____		—	—	—	—	—	—	—	—	
H' E0	ADDRAH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	A/D変換器
H' E1	ADDRAL	8	AD1	AD0	—	—	—	—	—	—	
H' E2	ADDRBH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H' E3	ADDRBL	8	AD1	AD0	—	—	—	—	—	—	
H' E4	ADDRCH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H' E5	ADDRCL	8	AD1	AD0	—	—	—	—	—	—	
H' E6	ADDRDH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H' E7	ADDRDL	8	AD1	AD0	—	—	—	—	—	—	
H' E8	ADCSR	8	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0	
H' E9	ADCR	8	TRGE	—	—	—	—	—	—	—	バス コントローラ
H' EA	_____		—	—	—	—	—	—	—	—	
H' EB	_____		—	—	—	—	—	—	—	—	
H' EC	_____		—	—	—	—	—	—	—	—	
H' ED	ASTCR	8	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	
H' EE	WCR	8	—	—	—	—	WMS1	WMS0	WC1	WC0	システム制御
H' EF	WCER	8	WCE7	WCE6	WCE5	WCE4	WCE3	WCE2	WCE1	WCE0	
H' F0	_____		—	—	—	—	—	—	—	—	
H' F1	MDCR	8	—	—	—	—	—	—	MDS1	MDS0	
H' F2	SYSCR	8	SSBY	STS2	STS1	STS0	UE	NMIEG	—	RAME	
H' F3	_____		—	—	—	—	—	—	—	—	割込み コントローラ
H' F4	ISCR	8	—	—	—	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC	
H' F5	IER	8	—	—	—	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E	
H' F6	ISR	8	—	—	—	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	
H' F7	_____		—	—	—	—	—	—	—	—	
H' F8	IPRA	8	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0	割込み コントローラ
H' F9	IPRB	8	IPRB7	IPRB6	—	—	IPRB3	—	IPRB1	—	
H' FA	_____		—	—	—	—	—	—	—	—	
H' FB	_____		—	—	—	—	—	—	—	—	
H' FC	_____		—	—	—	—	—	—	—	—	
H' FD	_____		—	—	—	—	—	—	—	—	割込み コントローラ
H' FE	_____		—	—	—	—	—	—	—	—	
H' FF	_____		—	—	—	—	—	—	—	—	


B. 2 I/O レジスター一覧(2)





初期値 : 1 1 1 0 0 0 0 0

R / W : — R / W R / W R / W R / W R / W



ビット : 7 6 5 4 3 2 1 0

—	—	—	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0
---	---	---	-------	-------	-------	-------	-------

初期値 : 1 1 1 0 0 0 0 0

R/W : — — — R/W R/W R/W R/W R/W



タイマ同期 0

0	TCNT0は独立動作
1	TCNT0は同期動作

タイマ同期 1

0	TCNT1は独立動作
1	TCNT1は同期動作

タイマ同期 2

0	TCNT2は独立動作
1	TCNT2は同期動作

タイマ同期 3

0	TCNT3は独立動作
1	TCNT3は同期動作

タイマ同期 4

0	TCNT4は独立動作
1	TCNT4は同期動作

ビット : 7 6 5 4 3 2 1 0

—	MDF	FDIR	PWM4	PWM3	PWM2	PWM1	PWM0
---	-----	------	------	------	------	------	------

初期値 : 1 0 0 0 0 0 0 0

R / W : — R / W R / W R / W R / W R / W R / W R / W

PWMモード 0

0	チャネル 0 は通常動作
1	チャネル 0 は PWM モード

PWMモード 1

0	チャネル 1 は通常動作
1	チャネル 1 は PWM モード

PWMモード 2

0	チャネル 2 は通常動作
1	チャネル 2 は PWM モード

PWMモード 3

0	チャネル 3 は通常動作
1	チャネル 3 は PWM モード

PWMモード 4

0	チャネル 4 は通常動作
1	チャネル 4 は PWM モード

フラグディレクション

0	TSR2のOVF フラグは、TCNT2がオーバフローまたはアンダフローしたときに“1”にセット
1	TSR2のOVF フラグは、TCNT2がオーバフローしたときに“1”にセット

位相計数モード


0	チャネル 2 は通常動作
1	チャネル 2 は位相計数モード

ビット : 7 6 5 4 3 2 1 0

—	—	CMD1	CMD0	BFB4	BFA4	BFB3	BFA3
---	---	------	------	------	------	------	------

初期値 : 1 1 0 0 0 0 0 0

R/W : — — R/W R/W R/W R/W R/W R/W



バッファ動作A3

0	GRA3は通常動作
1	GRA3とBRA3はバッファ動作

バッファ動作B3

0	GRB3は通常動作
1	GRB3とBRB3はバッファ動作

バッファ動作A4

0	GRA4は通常動作
1	GRA4とBRA4はバッファ動作

バッファ動作B4

0	GRB4は通常動作
1	GRB4とBRB4はバッファ動作

コンビネーションモード1、0

ビット5	ビット4	チャネル3、4の動作モードの指定
CMD1	CMD0	
0	0	チャネル3、4は通常動作
	1	
1	0	チャネル3、4を組み合わせ、相補PWMモードで動作
	1	チャネル3、4を組み合わせ、リセット同期PWMモードで動作

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

タイマプリスケーラ 2 ~ 0

ビット2	ビット1	ビット0	TCNTのカウントクロック
TPSC2	TPSC1	TPSC0	
0	0	0	内部クロック : φ
		1	内部クロック : φ/2
	1	0	内部クロック : φ/4
		1	内部クロック : φ/8
1	0	0	外部クロックA : TCLKA端子入力でカウント
		1	外部クロックB : TCLKB端子入力でカウント
	1	0	外部クロックC : TCLKC端子入力でカウント
		1	外部クロックD : TCLKD端子入力でカウント

クロックエッジ 1、0

ビット4	ビット3	外部クロックの検出エッジ
CKEG1	CKEG0	
0	0	立上がりエッジでカウント
	1	立下がりエッジでカウント
1	—	立上がり／立下がりの両エッジでカウント

カウンタクリア 1、0

ビット6	ビット5	TCNTのクリアソース
CCLR1	CCLR0	
0	0	TCNTのクリア禁止
	1	GRAのコンペアマッチ/インプットキャプチャでTCNTをクリア
1	0	GRBのコンペアマッチ/インプットキャプチャでTCNTをクリア
	1	同期クリア。同期動作中の他のタイマのカウンタクリアに同期してTCNTをクリア

ビット : 7 6 5 4 3 2 1 0

—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

I/Oコントロール A 2 ~ 0

ビット2 IOA2	ビット1 IOA1	ビット0 IOA0	GRAの機能の選択	
0	0	0	GRAはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止
		1		GRAのコンペアマッチで0出力
	1	0		GRAのコンペアマッチで1出力
		1		GRAのコンペアマッチでトグル出力
1	0	0	GRAはインプットキャプチャレジスタ	立上がりエッジでGRAへインプットキャプチャ
		1		立下がりエッジでGRAへインプットキャプチャ
	1	0		立上がり／立下がり両エッジでGRA へインプットキャプチャ
		1		

I/Oコントロール B 2 ~ 0

ビット6 IOB2	ビット5 IOB1	ビット4 IOB0	GRBの機能の選択	
0	0	0	GRBはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止
		1		GRBのコンペアマッチで0出力
	1	0		GRBのコンペアマッチで1出力
		1		GRBのコンペアマッチでトグル出力
1	0	0	GRBはインプットキャプチャレジスタ	立上がりエッジでGRBへインプットキャプチャ
		1		立下がりエッジでGRBへインプットキャプチャ
	1	0		立上がり／立下がり両エッジでGRB へインプットキャプチャ
		1		

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

インプットキャプチャ/コンペアマッチインタラプトイネーブルA

0	IMFA フラグによる割込み (IMIA) 要求を禁止
1	IMFA フラグによる割込み (IMIA) 要求を許可

インプットキャプチャ/コンペアマッチインタラプトイネーブルB

0	IMFB フラグによる割込み (IMIB) 要求を禁止
1	IMFB フラグによる割込み (IMIB) 要求を許可

オーバフローインタラプトイネーブル

0	OVF フラグによる割込み (OVI) 要求を禁止
1	OVF フラグによる割込み (OVI) 要求を許可

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)* R/(W)* R/(W)*

インプットキャプチャ／コンペアマッチフラグA

0	〔クリア条件〕
	IMFA = "1" の状態で、 IMFA フラグをリードした後、 IMFA フラグに "0" をライトしたとき
1	〔セット条件〕
	(1) GRA がアプトプットコンペアレジスタとして機能している場合、 TCNT = GRA になったとき (2) GRA がインプットキャプチャレジスタとして機能している場合、 インプットキャプチャ信号により TCNT の値が GRA に転送されたとき

インプットキャプチャ／コンペアマッチフラグB

0	〔クリア条件〕
	IMFB = "1" の状態で、 IMFB フラグをリードした後、 IMFB フラグに "0" をライトしたとき
1	〔セット条件〕
	(1) GRB がアウトプットコンペアレジスタとして機能している場合、 TCNT = GRB になったとき (2) GRB がインプットキャプチャレジスタとして機能している場合、 インプットキャプチャ信号により TCNT の値が GRB に転送されたとき

オーバフローフラグ

0	〔クリア条件〕
	OVF = "1" の状態で、 OVF フラグをリードした後、 OVF フラグに "0" をライトしたとき
1	〔セット条件〕
	TCNT の値がオーバロー (H' FFFF → H' 0000) したとき

【注】* フラグクリアのための "0" ライトのみ可能です。

TCNT0 H,L タイマカウンタ0 H,L | H'68, H'69

ITU0

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

↑
アップカウンタ

GRA0 H,L ジェネラルレジスタA0 H,L | H'6A, H'6B

ITU0

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

↑
アウトプットコンペア／インプットキャプチャ兼用レジスタ

GRB0 H,L ジェネラルレジスタB0 H,L | H'6C, H'6D

ITU0

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

↑
アウトプットコンペア／インプットキャプチャ兼用レジスタ

TCR1 タイマコントロールレジスタ1 H'6E

ITU1

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

※機能は ITU0 と同じです。

T10R1 タイマ1/0コントロールレジスタ1 H'6F

ITU1

ビット : 7 6 5 4 3 2 1 0

—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

※機能は ITU0 と同じです。

TIER1 タイマインターラプトイネーブルレジスタ1 H'70

ITU1

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

※機能は ITU0 と同じです。

TSR1 タイマステータスレジスタ1 H'71

ITU1

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)* R/(W)* R/(W)*

※機能は ITU0 と同じです。

【注】* フラグクリアのための“0”ライトのみ可能です。

TCNT1 H,L タイマカウンタ1 H,L H'72、H'73

ITU1

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

※機能は ITU0 と同じです。

GRA1 H,L ジェネラルレジスタA1 H,L H'74、H'75

ITU1

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU0 と同じです。

GRB1 H,L ジェネラルレジスタB1 H,L H'76、H'77

ITU1

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU0 と同じです。

TCR2 タイマコントロールレジスタ2 H'78

ITU2

ビット:	7	6	5	4	3	2	1	0
	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
初期値:	1	0	0	0	0	0	0	0
R/W:	—	R/W						

※機能はITU0と同じです。

【注】 チャネル2を位相計数モードに設定したとき、TPSC2～TPSC0ビットによるカウントクロックの選択は無効となります。

T10R2 タイマI/Oコントロールレジスタ2 H'79

ITU2

ビット:	7	6	5	4	3	2	1	0
	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0
初期値:	1	0	0	0	1	0	0	0
R/W:	—	R/W	R/W	R/W	—	R/W	R/W	R/W

※機能はITU0と同じです。

TIER2 タイマインタラプトイネーブルレジスタ 2 H'7A

ITU2

ビット	7	6	5	4	3	2	1	0
	—	—	—	—	—	OVIE	IMIEB	IMIEA

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — R/W R/W R/W

※機能は ITU0と同じです。

TSR2 タイマステータスレジスタ 2 H'7B

ITU2

ビット	7	6	5	4	3	2	1	0
	—	—	—	—	—	OVF	IMFB	IMFA

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — R/(W)* R/(W)* R/(W)*

※機能は ITU0と同じです

オーバフローフラグ

	〔クリア条件〕
0	OVF = "1"の状態で、OVFフラグをリードした後、OVFフラグに"0"をライトしたとき
	〔セット条件〕
1	TCNTの値がオーバロー (H'FFFF→H'0000)、またはアンダフロー (H'0000→H'FFFF) したとき

【注】* フラグクリアのための"0"ライトのみ可能です。

TCNT2 H,L タイマカウンタ2 H,L H'7C, H'7D

ITU2

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

位相計数モード時：アップ／ダウンカウンタ

その他のモード時：アップカウンタ

GRA2 H,L ジェネラルレジスタA2 H,L H'7E、H'7F

ITU2

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

初期值： 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

※機能はITU0と同じです。

GRB2 H,L ジェネラルレジスタB2 H,L | H' 80、H' 81

| TU2

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

初期值： 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

※機能はITU0と同じです。

TCR3 タイマコントロールレジスタ 3 H'82

ITU3

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

※機能は ITU0 と同じです。

T10R3 タイマ1/0コントロールレジスタ 3 H'83

ITU3

ビット : 7 6 5 4 3 2 1 0

—	I0B2	I0B1	I0B0	—	I0A2	I0A1	I0A0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

※機能は ITU0 と同じです。

TIER3 タイマインタラプトイネーブルレジスタ 3 H'84

ITU3

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

※機能は ITU0 と同じです。

TSR3 タイマステータスレジスタ 3 H'85

ITU3

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — R/(W)* R/(W)* R/(W)*

※機能は ITU0 と同じです

オーバフローフラグ

	〔クリア条件〕
0	OVF="1"の状態で、OVFをリードした後、OVFに"1"をライトしたとき
	〔セット条件〕
1	TCNTの値がオーバロー (H'FFFF→H'0000)、またはアンダフロー (H'0000→H'FFFF) したとき

【注】* フラグクリアのための"0"ライトのみ可能です。

TCNT3 H,L タイマカウンタ3 H,L H'86、H'87

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

相補 PWM モード時 : アップ／ダウンカウンタ

その他のモード時 : アップカウンタ

GRA3 H,L ジェネラルレジスタA3 H,L | H'88、H'89

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

アウトプットコンペア／インプットキャプチャ兼用レジスタ（バッファ動作可能）

GRB3 H,L ジェネラルレジスタB3 H,L | H'8A、H'8B

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

アウトプットコンペア／インプットキャプチャ兼用レジスタ（バッファ動作可能）

BRA3 H,L バッファレジスタA3 H,L | H'8C、H'8D

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

バッファ動作時にG R Aと組み合わせて使用

BRB3 H,L バッファレジスタB3 H,L | H'8E、H'8F

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W


バッファ動作時にG R Bと組み合わせて使用

ビット : 7 6 5 4 3 2 1 0

—	—	EXB4	EXA4	EB3	EB4	EA4	EA3
---	---	------	------	-----	-----	-----	-----

初期値 : 1 1 1 1 1 1 1 1

R/W : — — R/W R/W R/W R/W R/W R/W



ビット : 7 6 5 4 3 2 1 0

—	—	—	XTGD	—	—	OLS4	OLS3
---	---	---	------	---	---	------	------

初期値 : 1 1 1 1 1 1 1 1

R/W : — — — R/W — — R/W R/W

出力レベルセレクト3

0	TIOCB ₃ 、TOCXA ₄ 、TOCXB ₄ 端子は反転出力
1	TIOCB ₃ 、TOCXA ₄ 、TOCXB ₄ 端子は直接出力

出力レベルセレクト4

0	TIOCA ₃ 、TIOCA ₄ 、TIOCB ₄ 端子は反転出力
1	TIOCA ₃ 、TIOCA ₄ 、TIOCB ₄ 端子は直接出力

外部トリガディスエーブル

0	リセット同期 PWM モードまたは相補 PWM モード時、チャネル1のインプットキャプチャA信号を外部トリガとして使用*
1	外部トリガを禁止

【注】* 外部トリガ発生時、TOERのビット5～0が“0”にクリアされ、ITU出力が禁止されます。

TCR4 タイマコントロールレジスタ4 H'92

ITU4

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

※機能は ITU0 と同じです。

T10R4 タイマ1/0コントロールレジスタ4 H'93

ITU4

ビット : 7 6 5 4 3 2 1 0

—	I0B2	I0B1	I0B0	—	IOA2	IOA1	IOA0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

※機能は ITU0 と同じです。

TIER4 タイマインターブトイネーブルレジスタ4 H'94

ITU4

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

※機能は ITU0 と同じです。

TSR4 タイマステータスレジスタ4 H'95

ITU4

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)* R/(W)* R/(W)*

※機能は ITU0 と同じです。

【注】* フラグクリアのための“0”ライトのみ可能です。

TCNT4 H,L タイマカウンタ4 H,L : H'96、H'97

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

※機能は ITU3 と同じです。

GRA4 H,L ジェネラルレジスタA4 H,L : H'98、H'99

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

GRB4 H,L ジェネラルレジスタB4 H,L	H'9A、H'9B
--------------------------	-----------

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

<input type="checkbox"/>																
--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

BRA4 H,L バッファレジスタA4 H,L	H'9C、H'9D
-------------------------	-----------

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

<input type="checkbox"/>																
--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

BRB4 H,L バッファレジスタB4 H,L	H'9E、H'9F
-------------------------	-----------

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

<input type="checkbox"/>																
--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------	--------------------------

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

ビット : 7 6 5 4 3 2 1 0

OVF	WT/IT	TME	—	—	CKS2	CKS1	CKS0
-----	-------	-----	---	---	------	------	------

初期値 : 0 0 0 1 1 0 0 0

R/W : R/(W)* R/W R/W — — R/W R/W R/W

クロックセレクト 2 ~ 0

0	0	0	$\phi / 2$
		1	$\phi / 32$
1	0	0	$\phi / 64$
		1	$\phi / 128$
0	0	0	$\phi / 256$
		1	$\phi / 512$
1	0	0	$\phi / 2048$
		1	$\phi / 4096$

タイマイネーブル

0	タイマディスエーブル
	・ T C N T を H'00 にイニシャライズし、カウントアップを停止
1	タイマイネーブル
	・ T C N T はカウントアップ開始 ・ C P U への割込み要求を許可

タイマモードセレクト

0	インターバルタイマモード (インターバルタイマ割込み要求)
	1 ウオッチドッグタイマモード (リセット信号を発生)

オーバフローフラグ

0	〔クリア条件〕 OVF = "1" の状態で OVF フラグをリードした後、OVF フラグに "0" をライトしたとき
	1 〔セット条件〕 T C N T が H'FF → H'00 に変化したとき

【注】* フラグをクリアするための "0" ライトのみ可能です。

TCNT タイマカウンタ H'A9 リード時、H'A8 ライト時

WDT

ビット : 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

カウント値

RSTCSR リセットコントロール／ステータスレジスタ H'AB リード時、H'AA ライト時

WDT

ビット : 7 6 5 4 3 2 1 0

WRST	RSTOE	—	—	—	—	—	—	—
------	-------	---	---	---	---	---	---	---

初期値 : 0 0 1 1 1 1 1 1

R/W : R/(W)* R/W — — — — — —

リセット出力イネーブル

0	リセット信号を外部に出力しない
1	リセット信号を外部に出力する

ウォッチドッグタイマリセット

0	〔クリア条件〕 RES端子によるリセット信号またはソフトウェアによる“0”クリア
1	〔セット条件〕 TCNTがオーバフローし、リセット信号が発生したとき


【注】* ビット7は、フラグをクリアする“0”ライトのみ可能です。

ビット : 7 6 5 4 3 2 1 0

C/A	CHR	PE	0/E	STOP	MP	CKS1	CKS0
-----	-----	----	-----	------	----	------	------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W



クロックセレクト 1、0

ビット1	ビット0	クロックの選択
CKS1	CKS0	
0	0	φクロック
	1	φ/4クロック
1	0	φ/16クロック
	1	φ/64クロック

マルチプロセッサモード

0	マルチプロセッサ機能を禁止
1	マルチプロセッサフォーマットを選択

ストップビットレンジス

0	1ストップビット
1	2ストップビット

パリティモード

0	偶数パリティ
1	奇数パリティ

パリティイネーブル

0	パリティビットの付加、およびチェックを禁止
1	パリティビットの付加、およびチェックを許可

キャラクタレンジス

0	8ビットデータ
1	7ビットデータ

コミュニケーションモード

0	調歩同期式モード
1	クロック同期式モード

BRR ビットレートレジスタ H' B1

SCI

ビット : 7 6 5 4 3 2 1 0

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W


シリアル送信／受信のビットレートを設定

ビット : 7 6 5 4 3 2 1 0

TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
-----	-----	----	----	------	------	------	------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W



クロックイネーブル 1、0

ビット1	ビット2	クロックの選択、出力の許可	
CKE1	CKE2		
0	0	調歩同期式モード	内部クロック/SCK端子は入力ポート
	1	クロック同期式モード	内部クロック/SCK端子は同期クロック出力
1	0	調歩同期式モード	内部クロック/SCK端子はクロック出力
	1	クロック同期式モード	内部クロック/SCK端子は同期クロック出力
	0	調歩同期式モード	外部クロック/SCK端子はクロック入力
	1	クロック同期式モード	外部クロック/SCK端子は同期クロック入力

トランスマットエンドインタラプトイネーブル

0	送信終了割込み (TEI) 要求を禁止
1	送信終了割込み (TEI) 要求を許可

マルチプロセッササインタラプトイネーブル

0	マルチプロセッサ割込みを禁止 (通常の受信動作を行う)
1	マルチプロセッサ割込みを許可

レシーブイネーブル

0	送信動作を禁止	0	受信動作を禁止
1	送信動作を許可	1	受信動作を許可

レシーブインターラプトイネーブル

0	受信データ割込み (RXI) 要求、受信エラー割込み (ERI) 要求を禁止
1	受信データ割込み (RXI) 要求、受信エラー割込み (ERI) 要求を許可

トランスマットインターラプトイネーブル

0	送信データ割込み (TXI) 要求を禁止
1	送信データ割込み (TXI) 要求を許可

ビット : 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

シリアル送信データを格納

ビット : 7 6 5 4 3 2 1 0

TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT
------	------	------	-----	-----	------	-----	------

初期値 : 1 0 0 0 0 1 0 0

R / W : R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R R R/W

マルチプロセッサビットトランシット

0	マルチプロセッサビットが“0”的データを送信
1	マルチプロセッサビットが“1”的データを送信

マルチプロセッサビット

0	マルチプロセッサビットが“0”的データを受信
1	マルチプロセッサビットが“1”的データを受信

トランスマットエンド

0	〔クリア条件〕 TDRE = “1”的状態をリードした後、“0”をライトしたとき 〔セット条件〕 1. リセット、またはスタンバイモード時 2. SCRのTEビットが“0”的とき 3. 1バイトのシリアル送信キヤウタの最後尾ビットの送信時にTDRE = “1”的とき
---	--

パリティエラー

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. PER = “1”的状態をリードした後、“0”をライトしたとき 〔セット条件〕 1. パリティエラーが発生したとき（受信したデータのパリティがSMRのO/Eビットで設定したパリティと一致しなかったとき）
---	---

フレーミングエラー

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. FER = “1”的状態をリードした後、“0”をライトしたとき 〔セット条件〕 1. フレーミングエラーが発生したとき（ストップビットが“0”的場合）
---	---

オーバランエラー

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. ORER = “1”的状態をリードした後、“0”をライトしたとき 〔セット条件〕 1. オーバランエラーが発生したとき（RDRF = “1”的状態で次のデータが受信完了したとき）
---	---

レシーブデータレジスタフル

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. RDRF = “1”的状態をリードした後、“0”をライトしたとき 〔セット条件〕 1. データが正常に受信され、RSRからRDRへデータが転送されたとき
---	--

トランスマットデータレジスタエンプティ

	〔クリア条件〕 TDRE = “1”的状態をリードした後、“0”をライトしたとき 〔セット条件〕 1. リセット、またはスタンバイモード時 2. SCRのTEビットが“0”的とき 3. TDRからTSRにデータ転送が行われ、TDRにデータライトが可能になったとき
--	--

【注】* フラグをクリアするための“0”ライトのみ可能です。

RDR レシーブデータレジスタ H' B5

SCI

ビット : 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0

R / W : R R R R R R R R

シリアル受信データを格納

P6DDR ポート 6 データディレクションレジスタ H' C9 ポート 6

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	—	—	P6 DDR
---	---	---	---	---	---	---	--------

初期値 : 1 0 0 0 0 0 0 0

R/W : — W W W W W W W

ポート 6 入出力選択

0	入力ポート
1	出力ポート

P6DR ポート 6 データレジスタ H' CB ポート 6

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	—	—	P6
---	---	---	---	---	---	---	----

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W R/W

ポート 6 の各端子のデータを格納

P8DDR ポート 8 データディレクションレジスタ H' CD

ポート 8

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	P8 ₃ DDR	P8 ₂ DDR	P8 ₁ DDR	P8 ₀ DDR
---	---	---	---	---------------------	---------------------	---------------------	---------------------

初期値 : 1 1 1 0 0 0 0 0

R / W : — — — W W W W W

ポート 8 入出力選択

0	入力ポート
1	出力ポート

P7DR ポート 7 データレジスタ H' CE

ポート 7

ビット : 7 6 5 4 3 2 1 0

P7 ₇	P7 ₆	P7 ₅	P7 ₄	P7 ₃	P7 ₂	P7 ₁	P7 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : — * — * — * — * — * — * — * — * — *

R / W : R R R R R R R R

ポート 7 の各端子の状態を読出す

【注】 * P7₇～P7₀端子により決定されます。

P8DR ポート 8 データレジスタ H'CF

ポート 8

ビット : 7 6 5 4 3 2 1 0

---	---	---	---	P8 ₃	P8 ₂	P8 ₁	P8 ₀
-----	-----	-----	-----	-----------------	-----------------	-----------------	-----------------

初期値 : 1 1 1 0 0 0 0 0

R/W : —— —— —— R/W R/W R/W R/W R/W

ポート 8 の各端子のデータを格納

P9DDR ポート 9 データディレクションレジスタ H'D0

ポート 9

ビット : 7 6 5 4 3 2 1 0

---	---	---	P9 ₃ DDR	—	P9 ₂ DDR	—	P9 ₀ DDR
-----	-----	-----	---------------------	---	---------------------	---	---------------------

初期値 : 1 1 0 0 0 0 0 0

R/W : —— —— W W W W W W

ポート 9 入出力選択

0	入力ポート
1	出力ポート

PADDR ポート A データディレクションレジスタ H'D1

ポート A

ビット : 7 6 5 4 3 2 1 0

PA ₃ DDR	PA ₆ DDR	PA ₅ DDR	PA ₄ DDR	PA ₃ DDR	PA ₂ DDR	PA ₁ DDR	PA ₀ DDR
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

モード 1 { 初期値 : 0 0 0 0 0 0 0 0
R/W : W W W W W W W W

ポート A 入出力選択

0	入力ポート
1	出力ポート

モード 3 { 初期値 : 1 0 0 0 0 0 0 0
R/W : —— W W W W W W W

データ A データディレクション 7 ~ 0

ポート A の各端子の入出力を選択するビットです。

P9DR ポート 9 データレジスタ H'D2

ポート 9

ビット : 7 6 5 4 3 2 1 0

—	—	—	P9 ₄	—	P9 ₂	—	P9 ₀
---	---	---	-----------------	---	-----------------	---	-----------------

初期値 : 1 1 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

ポート 9 の各端子のデータを格納

PADR ポート A データレジスタ H'D3

ポート A

ビット : 7 6 5 4 3 2 1 0

PA ₇	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ポート A の各端子のデータを格納

PBDDR ポート B データディレクションレジスタ H'D4

ポート B

ビット : 7 6 5 4 3 2 1 0

PB ₇ DDR	PB ₆ DDR	PB ₅ DDR	PB ₄ DDR	PB ₃ DDR	PB ₂ DDR	PB ₁ DDR	PB ₀ DDR
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値 : 0 0 0 0 0 0 0 0

R/W : W W W W W W W W

ポート B 入出力選択

0	入力ポート
1	出力ポート

PBDR ポートBデータレジスタ H'D6

ポートB

ビット :	7	6	5	4	3	2	1	0
	PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀

初期値 : 0 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

ポートBの各端子のデータを格納

ADDRA H,L A/DデータレジスタA H,L H'E0、H'E1

A/D

ビット :	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R R R

ADDRA H

ADDRAL

A/D変換データ

A/D変換結果の10ビット

データを格納

ADDRB H,L A/DデータレジスタB H,L H'E2、H'E3

A/D

ビット :	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R R R

ADDRBH

ADDRBL

A/D変換データ

A/D変換結果の10ビット

データを格納

ADDRC H,L A/DデータレジスタC H,L

H'E4、H'E5

A/D

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-
-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R R R

ADDRC H

ADDRC L

A/D変換データ

A/D変換結果の10ビット

データを格納

ADDRD H,L A/DデータレジスタD H,L

H'E6、H'E7

A/D

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-
-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R R R

ADDRD H

ADDRD L

A/D変換データ

A/D変換結果の10ビット

データを格納

ADCR A/Dコントロールレジスタ

H'E9

A/D

ビット : 7 6 5 4 3 2 1 0

TRGE	—	—	—	—	—	—	—
------	---	---	---	---	---	---	---

初期値 : 0 1 1 1 1 1 1 1

R/W : R/W — — — — — — —

トリガイネーブル

0	外部トリガ入力によるA/D変換の開始を禁止
1	外部トリガ端子(ADTRG)の立下がりでA/D変換を開始

ビット : 7 6 5 4 3 2 1 0

ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0
-----	------	------	------	-----	-----	-----	-----

初期値 : 0 0 0 0 0 0 0 0

R/W : R/(W)* R/W R/W R/W R/W R/W R/W R/W

チャネルセレクト

グループ選択	チャネル選択			説明	
	CH2	CH1	CH0	单一モード	スキャンモード
0	0	0	AN ₀	AN ₀	
		1	AN ₁	AN ₀ 、AN ₁	
	1	0	AN ₂	AN ₀ ～AN ₂	
		1	AN ₃	AN ₀ ～AN ₃	
	0	0	AN ₄	AN ₄	
		1	AN ₅	AN ₄ 、AN ₅	
	1	0	AN ₆	AN ₄ ～AN ₆	
		1	AN ₇	AN ₄ ～AN ₇	

クロックセレクト

0	変換時間 = 266ステート (max)
1	変換時間 = 134ステート (max)

スキャンモード

0	单一モード
1	スキャンモード

A/Dスタート

0	A/D変換停止
1	(1) 単一モード: A/D変換を開始し変換が終了すると、自動的に“0”にクリア (2) スキャンモード: A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモードによって“0”にクリアされるまで、選択されたチャネルを順次連続変換

A/Dインターラップトイネーブル

0	A/D変換終了による割込み要求を禁止
1	A/D変換終了による割込み要求を許可

A/Dエンドフラグ

0	〔クリア条件〕 ADF = “1”的状態でADFフラグをリードした後、ADFフラグに“0”をライトしたとき
1	〔セット条件〕 (1) 単一モード: A/D変換が終了したとき (2) スキャンモード: 設定されたすべてのチャネルのA/D変換が終了したとき

【注】* フラグをクリアするための“0”ライトのみ可能です。

ASTCR アクセスステートコントロールレジスタ								H'ED	バスコントローラ	
ビット : 7 6 5 4 3 2 1 0										
AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0			
初期値 :	1	1	1	1	1	1	1	1		
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W		
エリア 7 ~ 0 アクセスステートコントロール										
ビット7~0	アクセスステート数の指定									
AST7 ～AST0										
0	エリア 7 ~ 0 を 2 ステートアクセス空間に設定									
1	エリア 7 ~ 0 を 3 ステートアクセス空間に設定									
WCR ウェイトコントロールレジスタ								H'EE	バスコントローラ	
ビット : 7 6 5 4 3 2 1 0	—	—	—	—	WMS1	WMS0	WC1	WC0		
初期値 :	1	1	1	1	0	0	1	1		
R/W :	—	—	—	—	R/W	R/W	R/W	R/W		
ウェイトカウント 1、0										
ビット1	ビット0	ウェイトステート数の指定								
WC1	WC0									
0	0	W S C によるウェイトを禁止								
	1	1 ステート挿入								
1	0	2 ステート挿入								
	1	3 ステート挿入								
ウェイトモードセレクト 1、0										
ビット3	ビット2	ウェイトモードの指定								
WMS1	WMS0									
0	0	プログラマブルウェイトモード								
	1	W S C によるウェイトを禁止								
1	0	端子ウェイトモード								
	1	端子オートウェイトモード								

WCER ウエイトステートコントローライネーブルレジスタ H'EF

バスコントローラ

ビット : 7 6 5 4 3 2 1 0

WCE7	WCE6	WCE5	WCE4	WCE3	WCE2	WCE1	WCE0
------	------	------	------	------	------	------	------

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ウェイトステートコントローライネーブル 7~0

0	WSC の動作を禁止 (端子ウェイトモード 0)
1	WSC の動作を許可

MDCR モードコントロールレジスタ H'F1

システム制御

ビット : 7 6 5 4 3 2 1 0

---	---	---	---	---	---	MDS1	MDS0
-----	-----	-----	-----	-----	-----	------	------

初期値 : 1 1 0 0 0 0 — * — *

R/W : — — — — — — R R

モードセレクト 1、0

ビット 1	ビット 0	動作モード
0	0	—
	1	モード 1
1	0	—
	1	モード 3

【注】* モード端子 (MD₁、MD₀) の状態により決定されます。

ビット : 7 6 5 4 3 2 1 0

SSBY	STS2	STS1	STS0	UE	NMIEG	—	RAME
------	------	------	------	----	-------	---	------

初期値 : 0 0 0 0 1 0 1 1

R/W : R/W R/W R/W R/W R/W R/W — R/W

RAMイネーブル

0	内蔵RAM無効
1	内蔵RAM有効

NMIエッジセレクト

0	NMI入力の立下がりで、割込み要求を発生
1	NMI入力の立上がりで、割込み要求を発生

ユーザイネーブル

0	C C R のビット6 (UI) を割込みマスクビットとして使用
1	C C R のビット6 (UI) をユーティリティビットとして使用

スタンバイタイマセレクト 2 ~ 0

ビット6 STS2	ビット5 STS1	ビット4 STS0	スタンバイタイマの指定
0	0	0	待機時間 = 8192ステート
		1	待機時間 = 16384ステート
1	1	0	待機時間 = 32768ステート
		1	待機時間 = 65536ステート
1	0	—	待機時間 = 131072ステート
	1	—	使用禁止

ソフトウェアスタンバイ

0	SLEEP命令実行後、スリープモードに遷移
1	SLEEP命令実行後、ソフトウェアスタンバイモードに遷移

ISCR IRQセンスコントロールレジスタ H' F4

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

—	—	—	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC
---	---	---	--------	--------	--------	--------	--------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

IRQ₄～IRQ₀センスコントロール

0	IRQ ₄ ～IRQ ₀ 入力の“Low”レベルで割込み要求を発生
1	IRQ ₄ ～IRQ ₀ 入力の立下がりエッジで割込み要求を発生

IER IRQイネーブルレジスタ H' F5

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

—	—	—	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E
---	---	---	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

IRQ₄～IRQ₀イネーブル

0	IRQ ₄ ～IRQ ₀ 割込みを禁止
1	IRQ ₄ ～IRQ ₀ 割込みを許可

ビット : 7 6 5 4 3 2 1 0

---	---	---	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F
-----	-----	-----	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : — — — R/(W)* R/(W)* R/(W)* R/(W)* R/(W)*

IRQ₄～IRQ₀フラグ

ビット4～0	セット／クリア条件
IRQ4F～IRQ0F	
0	<p>[クリア条件]</p> <p>(1) IRQnF = "1" の状態で IRQnF をリードした後、IRQnF に "0" をライトしたとき</p> <p>(2) IRQnSC = "0"、<u>IRQn</u>入力が "High" レベルの状態で割込み例外処理を実行したとき</p> <p>(3) IRQnSC = "1" の状態で IRQn 割込み例外処理を実行したとき</p>
1	<p>[セット条件]</p> <p>(1) IRQnSC = "0" の状態で <u>IRQn</u>入力が "Low" レベルになったとき</p> <p>(2) IRQnSC = "1" の状態で <u>IRQn</u>入力に立下がりエッジが発生したとき</p>

(n = 4 ~ 0)

【注】* フラグをクリアするための"0"ライトのみ可能です。

IPRA インタラプトプライオリティレジスタ A H'F8

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0
-------	-------	-------	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

プライオリティレベルA7~0

0	プライオリティレベル0（非優先）
1	プライオリティレベル1（優先）

●割込み要因と各ビットの対応

IPRA	ビット	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
		IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0
	割込み 要因	IRQ ₀	IRQ ₁	IRQ ₂ 、 IRQ ₃	IRQ ₄	WDT	ITU チャネル0	ITU チャネル1	ITU チャネル2

IPRB インタラプトプライオリティレジスタ B H'F9

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

IPRB7	IPRB6	—	—	IPRB3	—	IPRB1	—
-------	-------	---	---	-------	---	-------	---

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

プライオリティレベルB7、B6、B3、B1


0	プライオリティレベル0（非優先）
1	プライオリティレベル1（優先）

●割込み要因と各ビットの対応

IPRB	ビット	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
		IPRB7	IPRB6	—	—	IPRB3	—	IPRB1	—
	割込み 要因	ITU チャネル3	ITU チャネル4	—	—	SCI	—	A/D 変換器	—

C. I/O ポートブロック図

C.1 ポート 6 ブロック図



《記号説明》


WP6D : DDR ライト

WP6 : ポートライト

RP6 : ポートリード


図 C.1 ポート 6 ブロック図 (P6.端子)

C.2 ポート7ブロック図



C.2 ポート7ブロック図

C.3 ポート8ブロック図




《記号説明》

WP8D : DDRライト

WP8 : ポートライト

RP8 : ポートリード

図C.3 (a) ポート8ブロック図 (P8端子)



《記号説明》

WP8D : DDRライト


WP8 : ポートライト

RP8 : ポートリード

$n = 1 \sim 3$

図 C.3 (b) ポート 8 ブロック図 (P8₁、P8₂、P8₃端子)

C.4 ポート9ブロック図




《記号説明》

WP9D : DDRライト

WP9 : ポートライト

RP9 : ポートリード

図 C.4 (a) ポート9ブロック図 (P9_0端子)



《記号説明》

W P 9 D : DDR ライト

WP9 ポートライト

R P 9 : ボートリーブ

図 C.4 (b) ポート9ブロック図 (P9₂端子)





図 C.4 (c) ポート 9 ブロック図 (P9₄端子)

C.5 ポートAブロック図



《記号説明》


WPAD : DDRライト

WPA : ポートライト

RPA : ポートリード

$$n = 0, 1$$

図 C.5 (a) ポート A ブロック図 (PA₀、PA₁ 端子)



《記号説明》


WPAD : DDRライト

WPA : ポートライト

RPA : ポートリード

n = 2, 3

図 C.5 (b) ポートAブロック図 (PA₂, PA₃端子)



《記号説明》

WPAD : DDRライト


WPA : ポートライト

RPA : ポートリード

$n = 4 \sim 7$

図 C.5 (c) ポートAブロック図 (PA₄~PA₇端子)

C.6 ポートB ブロック図



《記号説明》


WPBD : DDRライト

WPB : ポートライト

RPB : ポートリード

$n = 0 \sim 3$

図 C.6 (a) ポートB ブロック図 (PB₀～PB₃端子)



《記号説明》


WPBD : DDRライト

WPB : ポートライト

RPB : ポートリード

$n = 4, 5$

図 C.6 (b) ポート B ブロック図 (PB₄, PB₅ 端子)




《記号説明》

W P B D : DDR ライト

W P B : ポートライト

R P B : ポートリード

図 C.6 (c) ポート B ブロック図 (PB₆端子)



《記号説明》

W P B D : D D R ライト

W P B : ポートライト

R P B : ポートリード

図 C.6 (d) ポート B ブロック図 (PB, 端子)

D. 端子状態

D.1 各処理状態におけるポートの状態

表 D.1 各ポートの状態一覧

端子名	モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	スリープ モード	プログラム 実行状態
RES0	—	T * ¹	T	T	T	RES0
φ	—	クロック出力	T	H	クロック出力	クロック出力
P6 ₀	1, 3	WAITとして機能	—	—	T	WAIT
		P6 ₀ として機能	T	T	T	入出力ポート
P7 ₁ ～P7 ₀	1, 3	T	T	T	T	入力ポート
P8 ₃ ～P8 ₀	1, 3	T	T	keep	keep	入出力ポート
P9 ₄ 、P9 ₂ 、 P9 ₀	1, 3	T	T	keep	keep	入出力ポート
PA ₃ ～PA ₀	1, 3	T	T	keep	keep	入出力ポート
PA ₁ ～PA ₄	1	T	T	keep	keep	入出力ポート
	3	T	T	入出力ポート * ²	A2 ₀ ～A2 ₃	A2 ₀ ～A2 ₃
PB ₇ ～PB ₀	1, 3	T	T	keep	keep	入出力ポート

注 1 *¹ WDT のオーバフローによるリセット時のみ “Low” レベルを出力します。

*² このときの端子状態は DDR に依存します。

《記号説明》 H : “High” レベル

L : “Low” レベル

T : ハイインピーダンス

keep : 入力ポートはハイインピーダンス、出力ポートは保持

DDR : データディレクションレジスタ


D.2 リセット時の端子状態

(1) T1ステートでのリセット

外部メモリアクセス中のT1ステートで、RES端子が“Low”レベルになったときのタイミングを図D.1に示します。

RES端子が“Low”レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、AS、RD、WRが“High”レベル、データバスはハイインピーダンスになります。

アドレスバスはRES端子が“Low”レベルをサンプリング（ ϕ の立下がりでサンプリング）してから、0.5ステート後にイニシャライズされアドレスバスは“Low”レベル出力となります。



図D.1 メモリアクセス中のリセット (T1ステートでのリセット)


(2) T 2 ステートでのリセット

外部メモリアクセス中のT 2ステートで、RES端子が“Low”レベルになったときのタイミングを図D.2に示します。

RES端子が“Low”レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、AS、RD、WRが“High”レベル、データバスはハイインピーダンスになります。

アドレスバスはRES端子が“Low”レベルをサンプリングしてから、0.5ステート後にイニシャライズされアドレスバスは“Low”レベルとなります。

T_wサイクルでのリセットについても同様です。



図D.2 メモリアクセス中のリセット (T 2ステートでのリセット)

(3) T 3 ステートでのリセット

外部 3 ステート空間アクセス中の T 3 ステートで、RES端子が “Low” レベルになったときのタイミングを図 D.3 に示します。

RES端子が “Low” レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、AS、RD、WRが “High” レベル、データバスはハイインピーダンスになります。

アドレスバスは T 3 ステート中保持されます。

2 ステートアクセス空間の T 2 ステートでのリセットについても同様です。




図 D.3 メモリアクセス中のリセット (T 3 ステートでのリセット)


E. ハードウェアスタンバイモード遷移／復帰時のタイミングについて

【ハードウェアスタンバイモードの遷移タイミング】

(1) SYSCRのRAMEビットを“1”にセットした状態でRAMの内容を保持する場合

下記に示すようにSTBY信号の立下がりに対し、10システムクロック前にRES信号を“Low”としてください。

また、RES信号の立下がりは、STBY信号の立下がりに対し、min 0nsです。




(2) SYSCRのRAMEビットを“0”にクリアした状態またはRAMの内容を保持しない場合

(1)のようにRES信号を“Low”にする必要はありません。

【ハードウェアスタンバイモードからの復帰タイミング】

STBY信号の立上がりに対し、約100ns前にRES信号を“Low”としてください。




F. ROM書き換え品開発の流れ

F.1 ROM書き換え品開発の流れ（発注手順）

マイコン応用システムプログラムの開発終了後、ROMデータ（2組以上）、注文仕様書、オプションリストおよびマーク仕様と一緒に提出していただきます。これにより、日立では図F.1の流れ図に沿ってROM書き換え品の開発を行います。

図F.1 ROM書き換え品開発の流れ



F.2 ROM発注時の提出物と注意事項

F.2.1 概要

ROM発注時に必要な提出物を表F.1に示します。

発注媒体は、E PROM（またはZTAT®マイコン）としてください。

表F.1 ROM発注時に必要な提出物

発注媒体	E PROMまたはZTAT®マイコン
提出物	ROMデータ
	注文仕様書
	オプションリスト*1
	マーク仕様例*2

【注】*1 製品シリーズにより必要ないものがあります。また、内容も異なります。

*2 特別仕様の場合には、提出してください。

F.2.2 ROMデータ

提出していただくROMデータは、次の注意事項にしたがって、E PROMまたはZTAT®マイコンで提出してください。なお、E PROMまたはZTAT®マイコン以外の媒体（フロッピーディスク等）では対応できませんのでご注意ください。

- (1) E PROMにROMデータを書き込む際は、事前にデータを充分消去し、中途半端なレベルが出力されないことを確認してから使用してください。
- (2) 発注用E PROMにおいて、ROMデータの未使用(NOT USED)領域またはリザーブ領域には、必ず'FF'を書き込んでください。
- (3) 4ビットマイコンでは、実際に使用するROMデータと、マスクに描画するデータの領域が異なる製品があります。その場合、未使用(NOT USED)領域またはリザーブ領域には必ず'FF'を書き込んでください。
- (4) 4ビットマイコンを発注される場合は、E PROMに書き込まれるデータの上位3ビットはすべて“1”としてください。他のデータが書き込まれていると、日立より提出する確認用E PROMとのペリフアイチェックで、エラーとなることがあります。
- (5) 提出していただくE PROMには遮光ラベルを貼り、御社の品番等を記入してください。また、上位ビット、下位ビットを別々に分けるなど、内容の異なったE PROMが複数個ある場合には、その内容が識別できるように表示してください。
- (6) E PROMに書き込みを行った後は、静電気による素子の破壊、紫外線や放射線による書き込みデータの損失を招かないようにするとともに、運搬の際は導伝性のシートに梱包するなど取り扱いに充分注意してください（アルミ箔、発泡スチロール等は不可）。なお、これらによるデータの読み取りエラーに備え、同一内容のE PROMを2組以上提出してください。

F.2.3 シングルチップマイコン注文仕様書（記入要領）

「シングルチップマイコン注文仕様書」は、マイコンを正しく開発するための重要な資料となります。以下の要領にしたがって、漏れなく正確に記入されますようお願いします。

なお、注文仕様書は「ROM発注手順マニュアル（ADJ-602-096A）」の巻末にあります。詳しくは弊社担当営業へお問い合わせください。

(1) 基本項目

(a) シリーズ名を記入してください。

S H、H 8 シリーズマイコン（H 8／300 L シリーズを除く）の場合、「動作周波数」欄には、製品の動作周波数バージョンを記入してください。 その他の製品の場合は、記入不要です。

【例】

マイクロコンピュータファミリ	HD6435328	動作周波数／電圧	10MHz・5V
----------------	-----------	----------	----------

(b) マイコンを搭載する機器名、制御する機能を一般的な名称で具体的に記入してください。

（特に民生用、業務用などの種類が識別できるようにお願いします）。

【例】

用 途	<input checked="" type="checkbox"/> 民生用	家庭用エアコン	用 途	温度調節制御
	<input type="checkbox"/> 業務用 <small>（産業、工業用等）</small>			

(c) ROMコード名（御社の品番等）を記入し、プログラムデータを書き込んだ媒体（E PROMまたはZ T A T ®マイコン）の種別をチェックし、その型名を記入してください。

【例】

ROMコード名	P-123A
ROMコード・メディア	<input type="checkbox"/> ZTAT <input checked="" type="checkbox"/> EPROM (型名：27C101)

(d) 外形（パッケージ）を選択し、ピン数を指定してください。

【例】

外 形	<input type="checkbox"/> D P-()	<input type="checkbox"/> F P-()	<input type="checkbox"/> T F P-()
	<input checked="" type="checkbox"/> C P-(84)	<input type="checkbox"/> その他()	(例) : D P-(64S)、F P-(80B)

(e) LSI の動作温度範囲を選択してください。

【例】

動作温度	<input type="checkbox"/> 標準仕様	<input type="checkbox"/> 広域温度仕様 (I仕様: Ta = -40°C ~ +85°C)
	<input checked="" type="checkbox"/> 高信頼度仕様 (J仕様: Ta = -40°C ~ +85°C)	<input type="checkbox"/> その他特別仕様 ()

(f) その他標準仕様以外の要求について詳しく記入してください。なお、LSI の機能に関する要求については、弊社担当営業までお問い合わせください。

【例】

特別仕様 (製品特仕・マーク特仕等)	日立標準マーク + 顧客指定品番を捺印のこと

(2) 使用環境チェックリスト

この項目は御社でのLSI使用状況を調査し、信頼性設計の参考資料とするものであり、マイコンの開発にあたって特性保証値を決定するものではありません。したがって、実際の製品の保証については(1)の基本項目に記載された内容で決定いたします。

○ マイクロコンピュータLSI周囲温度

マイコンを搭載し実際に動作させる際の周囲温度を記入する。

○ マイクロコンピュータLSI周囲湿度

マイコンを搭載し実際に動作させる際の周囲湿度を記入する。

○ マイクロコンピュータLSIへの通電時間

一日あたりの平均通電時間を記入する。

○ 信頼性目標値

○ AQL

○ 面付けパッケージの実装方法および条件

○ その他特記事項

(3) チェックサム

プログラム内容を確認する方法として、CAD処理結果とチェックサム*値を使用して照合しています。必ず提出していただく E P R O M の全アドレス（先頭アドレス～最終アドレス）の値を記入してください。

なお、上位ビット下位ビット別々に分けるなど内容の異なった E P R O M が複数個ある場合は、チェックサム値の欄を分割するなど各々の E P R O M とチェックサム値が識別できるようにしてください。

【例 1】1MビットのE P R O M × 1 個の場合

E P R O M 内容(ビット)	アドレス	チェックサム値
<input type="checkbox"/> 128 k	0～3 F F F	
<input type="checkbox"/> 256 k	0～7 F F F	
<input type="checkbox"/> 512 k	0～F F F F	
<input checked="" type="checkbox"/> 1 M	0～1 F F F F	3 A 2 0
<input type="checkbox"/> その他 (k)	0～最終アドレス	

【例 2】64kビットのE P R O M × 2 個の場合

E P R O M 内容(ビット)	アドレス	チェックサム値
<input type="checkbox"/> 128 k	0～3 F F F	
<input type="checkbox"/> 256 k	0～7 F F F	
<input type="checkbox"/> 512 k	0～F F F F	
<input type="checkbox"/> 1 M	0～1 F F F F	
<input checked="" type="checkbox"/> その他 (64k) × 2	0～最終アドレス	3 F A 2 2 E 1 B

↑ ↑
上位ビット 下位ビット
(ラベル = P 1 2 3 A H) (ラベル = P 1 2 3 A L)

【注】* チェックサムとは E P R O M の全アドレスのデータを加算した結果を 16 進 (HEXADECIMAL) 表示したもので、E P R O M ライタを用いてデータを E P R O M に書き込む際に表示されます。合計値の下 4 桁を記入してください。

F.2.4 オプションリスト

オプションの選択できる L S I ファミリについては必ず提出してください。

F.2.5 シングルチップマイコンマーク仕様

日立標準マークまたは表 E.2 の中から選択するようお願いします。なお、S O P については パッケージ面積の都合上日立標準マークとさせていただきますので、ご了承願います。

(1) 日立標準マークの場合

この場合の日立標準マークとは、日立マーク、日立製品型名、生産ロットコード、生産国名 (JAPAN) 等を捺印いたしますが、文字の寸法、配置などについては添付の標準フォーマットと異なる場合があります。

(2) 日立て開発実績があるマークの場合（日立標準マーク以外）

実績がある製品の納入仕様書をコピーし、変更する部分を修正（見せ消しでも可）して添付願います。ただし、製品の種類およびパッケージが異なると適用できない場合がありますのでご注意ください。

(3) 日立て開発実績がないマークの場合

表 F.2 のパッケージ別マーキング捺印例を参考とし、「シングルチップマイコンマーク仕様書」を作成してください*。また、顧客ロゴが必要な場合は、できるだけ鮮明で大きなロゴのサンプルを添付願います。 数日後、確認書を提出しますので、2~3日中にご確認の上、返却してください。なお、確認が遅れますと E S 以降 （リスク含む） の日程が守れなくなることもありますのでご注意ください。

【注】* マーク仕様書は「ROM発注手順マニュアル (ADJ-602-096A)」の巻末にあります。詳しくは弊社担当営業までお問い合わせください。

表F.2 パッケージ別マーキング捺印例

パッケージ	N O.2 日立標準+顧客指定品番	N O.3 顧客名+顧客指定品番	N O.4 顧客ロゴ+顧客指定品番
D P-4 2(S) D P-4 2(S)	 [] [] [] JAPAN 14 桁	[] 14 桁 [] 14 桁 [] JAPAN	[] 顧客ロゴ [] 13 桁 [] JAPAN
D P-2 8 S	 [] [] [] JAPAN 12 桁	[] 12 桁 [] 12 桁 [] JAPAN	[] 顧客ロゴ [] 13 桁 [] JAPAN
F P-5 4 F P-6 4 F P-6 4 B F P-8 0 F P-8 0 B F P-1 0 0 F P-1 0 0 A	 [] [] [] JAPAN 13 桁	[] 11 桁 [] 14 桁 [] JAPAN	[] 顧客ロゴ [] 13 桁 [] JAPAN
F P-4 4 A F P-6 4 A F P-8 0 A F P-1 0 0 B F P-1 1 2 T F P-8 0 T F P-8 0 C T F P-8 0 F T F P-1 0 0 B	 [] [] [] JAPAN 11 桁	[] 13 桁 [] 13 桁 [] JAPAN	[] 顧客ロゴ [] 13 桁 [] JAPAN
E P-2 8 D A	 [] [] [] JAPAN 12 桁	選択不可	選択不可
C P-4 4 C P-5 2 C P-6 8 C P-8 4	 [] [] [] JAPAN 13 桁	[] 13 桁 [] 13 桁 [] JAPAN	[] 顧客ロゴ [] 13 桁 [] JAPAN

- [注] 1. [] について指定してください。
2. [] の位置は日立製品型名、ROMコードなどが捺印されます。
- なお、文字の配置および寸法は製品の種類により異なりますので、事前に弊社担当営業へご相談ください。
3. N O.4 の顧客ロゴの位置・寸法については、事前に弊社担当営業へご相談ください。

G. 型名一覧

表G.1 H8/3004、H8/3005型名一覧

製品分類			製品型名	マーク型名	発注用型名	パッケージ (日立パッケージコード)
H8/3004	ROMなし版	標準品	HD6413004F	HD6413004F	HD6413004F	80ピンQFP(FP-80A)
		I仕様	HD6413004TEi	HD6413004TEi	HD6413004Xi	80ピンTQFP(TFP-80C)
H8/3005	ROMなし版	標準品	HD6413005F	HD6413005F	HD6413005F	80ピンQFP(FP-80A)
		I仕様	HD6413005TEi	HD6413005TEi	HD6413005Xi	80ピンTQFP(TFP-80C)

H. 外形寸法図

本 LSI の外形寸法図 F P = 80 Å を図 H.1 に、 TFP = 80 C を図 H.2 に示します。




図 H.1 外形寸法図 (FP-80A) 単位: mm




図 H.2 外形寸法図 (T F P - 8 0 C) ; 単位 : mm

H8/3004, H8/3005 ハードウェアマニュアル

発行年月 平成7年9月 第1版

発 行 株式会社 日立製作所

半導体事業部

編 集 株式会社 日立マイコンシステム

技術ドキュメントセンター

© 株式会社 日立製作所 1995

H8/3004、H8/3005
ハードウェアマニュアル



ルネサス エレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 ☎211-8668

ADJ-602-125