カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



改訂一覧は表紙をクリックして直接ご覧になれます。 改訂一覧は改訂箇所をまとめたものであり、詳細については 必ず本文の内容をご確認ください。



HD404889シリーズ

ハードウェアマニュアル ルネサス4ビットシングルチップマイクロコンピュータ HMCS400ファミリ

ご注意

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

- 1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する 損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 5. 本資料に記載の製品データ、図、表に示す技<mark>術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。</mark>
- 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
- 7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
- 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロ ジ、ルネサス販売または特約店までご照会ください。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC端子には、何も接続しないようにしてください。

2. 未使用入力端子の処理

【注意】未使用の入力端子は、ハイまたはローレベルに固定してください。

CMOS製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。未使用の入力端子は、入力をプルアップかプルダウンによって、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は,製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられています。

これらのレジスタをアクセスしたときの動作および継続する動作については、保証できませんので、アクセスしないようにしてください。

はじめに

HD404889 シリーズは、強力でプログラム生産効率のよい HMCS400 CPU を核に持ち、液晶表示回路をはじめ、A/D コンバータ、多機能タイマなど各種周辺機能を内蔵した 4 ビットマイクロコンピュータです。CD ラジカセなどの AV 機器はもとより、電子ジャー他の家庭電化製品、電話、ページャなどの幅広い分野の表示パネル制御とシステムコントロールに最適です。

周辺機能は独立したモジュールとして開発され、標準化したインタフェースで各モジュールを結合するモジュールアーキテクチャ方式を採用しています。

HD404889 シリーズは、内蔵 ROM 版と PROM 版(ZTAT®版)が用意され、PROM 版は 汎用 PROM ライタを用いて、ユーザサイドで自由にプログラムの書き込みが行えます。 【注】 ZTAT®は、(株)ルネサス テクノロジの登録商標です。

マスク ROM 版および ZTAT®版は、記載しております電気的特性の基準値を十分満足することを確認しています。しかし、製造プロセスの違い、内部の配線パターン等の違いにより、特性上の実力値や動作マージン、ノイズマージン等は異なります。つきましては、いずれの製品におかれましても同等の実機システム評価試験を行い、動作のご確認をお願いいたします。

HD404889 シリーズ関連資料

下記の資料は、すべて現在使用できるものですが、在庫が少量のものもあります。 在庫については、(株)ルネサス テクノロジ カスタマサポートセンタ E-mail: csc@renesas.comへお問い合わせください。

形名	データ	シート	プログラミングマニュアル		
	資料 No.	発行日	資料 No.	発行日	
HD404889 シリーズ	RJJ03B0050	'03.9	ADJ-602-037	'90.3	




機能一覧

機能一頁		
	項目	HD404889 シリーズ
ROM	容量(ワード)	8 / 12 / 16k
RAM	容量(ディジット)	1,344
I/O	本数	46
	大電流端子	ソース 4 本、シンク 8 本
	LCD セグメント兼用端子	16
割り込み	優高	$\overline{WU}_0 \sim \overline{WU}_3$
	先	ĪNT _o
	順	INT₁
	位	タイマ A
		タイマBまたはタイマD
(タイマC
	低	シリアルインタフェースまたは A/D
シリアル	本数	1
インタフェース	アイドル制御	有
	開始命令	STS 命令
A/D コンバータ	チャネル数	6
液晶表示回路	セグメント数	32
ブザー出力回路		有
システムクロック	発振子	外部、セラミック、水晶
発振器	周波数(MHz)	0.4 ~ 1.0 / 1.6 ~ 4.5
	分周比	4 または 32
サブシステム	周波数	32kHz
クロック発振器	分周比	4/8
	ストップモード時の停止	可
低消費電力	スタンバイモード	有
モード	ストップモード	有
	サブアクティブモード	有
	ウォッチモード	有
サブアクティブから	らアクティブモードへの	可
直接復帰		
サブアクティブから	らストップモードへの直接遷移	

タイマ機能一覧

項目		HD404889 シリーズ			
		А	В	С	D
タイマ	クロックソースプリスケーラS				
	クロックソースプリスケーラ W				
	外部イベント入力				
	(立ち下がり/立ち上がり				
	/ 両エッジ)				
	フリーランニングタイマ				
	タイムベース				
	イベントカウンタ				
	リロード				
	ウォッチドッグ				
	トグル出力				
	PWM				
	インプットキャプチャ				
		94	Cyr		

本版で修正または追加された箇所



目次

弗 [早		
1.1	概要		3
1.2	内部ブロック図		7
1.3	端子説明		8
	1.3.1	ピン <mark>配置</mark>	8
	1.3.2	端子機能	12
<u>**</u>	· 辛 · / 干 ! ¬ · ·	_	
弗 Z	2章 メモリマッ		
2.1			
2.2	ROM メモリマップ		19
	2.2.1	ベクタアドレスエリア	19
	2.2.2	ゼロページサブルーチンエリア	
	2.2.3	パターンエリア	19
	2.2.4	プログラムエリア	20
2.3	RAM メモリマップ		21
	2.3.1	RAM マップレジスタエリア	22
		(1)割り込み制御ビットエリア(\$000~\$003)	22
		(2)特殊レジスタエリア(\$004~\$01F、\$024~\$03F)	23
		(3) レジスタフラグエリア (\$020~\$023)	25
	2.3.2	メモリレジスタエリア	27
	2.3.3	液晶表示データエリア	28
	2.3.4	データエリア	29
		(1) バンクレジスタ (V: \$03F)	30
	2.3.5	スタックエリア	31

第3章 CPU

3.1	概要		35
	3.1.1	特長	35
	3.1.2	アドレス空間	36
	3.1.3	レジスタ構成	36
3.2	各レジスタの説明		37
	3.2.1	アキュムレータ (A) 、B レジスタ (B)	37
	3.2.2	W レジスタ (W) 、X レジスタ (X) 、Y レジスタ (Y)	37
	3.2.3	SPX レジスタ (SPX)、SPY レジスタ (SPY)	37
	3.2.4	キャリフラグ (CA)	37
	3.2.5	ステータスフラグ (ST)	37
	3.2.6	プログラムカウンタ(PC)	38
	3.2.7	スタックポインタ (SP)	38
3.3	アドレッシングモー	F	39
	3.3.1	RAM アドレッシングモード	39
		(1)レジスタ間接アドレッシングモード	39
		(2)直接アドレッシングモード	39
		(3)メモリレジスタアドレッシングモード	40
	3.3.2	ROM アドレッシングモードと P 命令	40
		(1)ダイレクトアドレ ッシングモー ド	40
		(2)カレントページアドレ <mark>ッシン</mark> グモード	
		(3)ゼロページアドレッシングモード	41
		(4)テーブルデータアドレッシングモー <mark>ド</mark>	42
		(5)P命令	42
3.4	処理状態		44
	3.4.1	概要	44
	3.4.2	プログラム実行状態	
		(1)アクティブモード	
		(2)サブアクティブモード	45
	3.4.3	例外処理状態	45
	3.4.4	プログラム停止状態	46
		(1)ストップモード	
		(2) ウォッチモード	46
		(3) スタンバイモード	46
笠 4	章 例外処理		
新 4	早则外处理		
4.1	概要		49

4.2	リセット			50
		4.2.1	概要	50
			(1) RESET 端子入力	50
			(2) ウォッチドッグタイマのオーバフロー	50
		4.2.2	リセットシーケンス	50
4.3	ストップモ	三一ド解除		51
		4.3.1	概要	51
		4.3.2	ストップモード解除シーケンス(RESET 端子入力による)	51
		4.3.3	ストップモード解除シーケンス	
			($\overline{\mathrm{WU}}_{\scriptscriptstyle{0}}$ ~ $\overline{\mathrm{WU}}_{\scriptscriptstyle{3}}$ 端子への立ち下がりエッジ入力による)	51
4.4	リセットま	およびストッ	プモード解除時のレジスタ、フラグの初期値	52
4.5	割り込み			55
		4.5.1	概要	55
		4.5.2	各レジスタ、フラグの説明	56
			(1)ポートモードレジスタ0(PMR0:\$008)	57
			(2)ポートモードレジスタ1(PMR1:\$009)	58
			(3)エッジ検出選択レジスタ(ESR: \$006)	60
			(4)割り込み許可フラグ(IE:\$000,0)	60
			(5) ウェイクアップ割り込み要求フラグ(IFWU: \$000,2)	61
			(6) ウェイクアップ割り込みマスク(IMWU:\$000,3)	61
			(7)外部割り込み0、1要求フラグ(IF0:\$001,0、IF1:\$001,2)	62
			(8)外部割り込み0、1マスク(IMO:\$001,1、IM1:\$001,3)	62
			(9)タイマ A~D割り込み要求フラグ	
			(IFTA: \$002,0、IFTB: \$002,2、IFTC: \$003,0、IFTD: \$022,2)	62
			(10)タイマ A ~ D 割り込みマスク	
			(IMTA: \$002,1、IMTB: \$002,3、IMTC: \$003,0、IMTD: \$022,3)	63
			(11)シリアル割り込み要求フラグ(IFS:\$023,2)	63
			(12)シリアル割り込みマスク(IMS: \$023,3)	64
			(13)A/D割り込み要求フラグ(IFAD:\$003,2)	64
			(14) A/D 割り込みマスク (IMAD: \$003,3)	64
		4.5.3	外部割り込み	65
		4.5.4	内部割り込み	65
		4.5.5	割り込み動作	66
筆5	章 低消	書雷力∓	= _ K	
•				
5.1				
		5.1.1	特長	73

	5.1.2	状態遷移図	75
	5.1.3	端子構成	76
	5.1.4	レジスタ、フラグ構成	76
5.2	各レジスタ、フラグ	「の説明	77
	5.2.1	ミセラニアスレジスタ (MIS: \$005)	77
	5.2.2	システムクロック選択レジスタ(SSR:\$004)	79
	5.2.3	タイマモードレジスタ A (TMA : \$00F)	81
	5.2.4	ポートモードレジスタ 0 (PMR0 : \$008)	83
	5.2.5	ポートモードレジスタ1 (PMR1 : \$009)	84
	5.2.6	エッジ検出選択レジスタ (ESR: \$006)	86
	5.2.7	ロースピードオンフラグ (LSON: \$020,0)	87
	5.2.8	DTON フラグ (DTON: \$020,3)	89
	5.2.9	モジュールスタンバイレジスタ1(MSR1:\$00D)	89
	5.2.10	モジュールスタンバイレジスタ 2 (MSR2: \$00E)	90
5.3	スタンバイモード		91
	5.3.1	スタンバイモードへの遷移方法	91
	5.3.2	スタンバイモード <mark>の解除</mark> 方法	91
		(1) RESET 端子入力による解除	91
		(2)割り込みによる <mark>解除</mark>	91
5.4	ストップモード		93
	5.4.1	ストップモードへの遷移方法	
	5.4.2	ストップモードの解除方法	93
		(1)RESET 端子入力による解除	93
		(2) $\overline{\mathrm{WU}}_{\scriptscriptstyle{0}}$ ~ $\overline{\mathrm{WU}}_{\scriptscriptstyle{3}}$ 端子入力による解除	93
	5.4.3	ストップモード解除後の発振安定時間	94
		(1) RESET 端子入力による解除	94
		(2) $\overline{\mathrm{WU}}_{\scriptscriptstyle{0}}$ ~ $\overline{\mathrm{WU}}_{\scriptscriptstyle{3}}$ 端子入力による解除	94
5.5	ウォッチモード		95
	5.5.1	ウォッチモードへの遷移方法	95
	5.5.2	ウォッチモードの解除方法	95
		(1) RESET 端子入力による解除	95
		(2) $\overline{ ext{INT}}_{\scriptscriptstyle 0}$ 、 $\overline{ ext{WU}}_{\scriptscriptstyle 0}$ ~ $\overline{ ext{WU}}_{\scriptscriptstyle 3}$ 、またはタイマ A 割り込みによる解除 $$	95
	5.5.3	ウォッチモード解除後の動作タイミング	96
5.6	サブアクティブモー	· ۴	98
	5.6.1	サブアクティブモードへの遷移方法	98
	5.6.2	サブアクティブモードの解除方法	98
	5.6.3	ダイレクト遷移時(サブアクティブモードからアクティブモード)の	
		動作タイミング	99

5.7	モジュールスタンバイ機能1					
	5.7.1	モジュールスタンバイ機能	100			
	5.7.2	使用上の注意	100			
5.8	割り込みフレーム。		101			
5.9	低消費電力モード重	カ作シーケンス	102			
5.10	使用上の注意		103			
	5.10.1	割り込みフレーム	103			
	5.10.2	WU ₀ ~WU ₃ 端子機能	104			
第6	章 I/O ポート					
6.1	概要					
	6.1.1	特長				
	6.1.2	入出力制御				
		(1)入出力端子の回路構成				
		(2) プル <mark>ア</mark> ップ MOS 制御				
		(3) ミセラニアスレジスタ (MIS: \$005)				
	6.1.3	入出力端子の回路構成	111			
	6.1.4	低消費電力モード時 <mark>のポートの</mark> 状態	113			
	6.1.5	未使用端子の処理				
6.2	Dポート					
	6.2.1	概要				
	6.2.2	レジスタの構成と説明				
		(1) ポートデータレジスタ (PDR)	115			
		(2) データコントロールレジスタ (DCD0~DCD2: \$030~\$032)	116			
		(3)ポートモードレジスタ0(PMR0:\$008)	117			
	6.2.3	端子機能	118			
6.3	R ポート		119			
	6.3.1	概要	119			
	6.3.2	レジスタの構成と説明	121			
		(1)ポートデータレジスタ(PDR)	121			
		(2) データコントロールレジスタ (DCR0~DCR8: \$034~\$03C)	122			
		(3)ポートモードレジスタ1(PMR1:\$009)	124			
		(4)ポートモードレジスタ2(PMR2:\$00A)	125			
		(5)ポートモードレジスタ3(PMR3:\$00B)	127			
		(6) ポートモードレジスタ4(PMR4: \$00C)	128			
		(7) A/D モードレジスタ (AMR: \$028)				
	6.3.3	端子機能	131			

6.4	使用上の注意		137
第7	'章 発振回路 _{概要}		1//1
7.1	7.1.1	特長	
	7.1.2	ブロック図	
	7.1.3	端子構成	
	7.1.4	レジスタ、フラグ構成	
7.2		の説明	
	7.2.1	システムクロック選択レジスタ (SSR: \$004)	
	7.2.2	ロースピードオンフラグ (LSON: \$020,0)	147
	7.2.3	システムクロック切り換え方法	
7.3	発振子の接続および	外部クロック入力方法	149
7.4	使用上の注意		150
8.1 8.2 8.3 第 9	プリスケーラS (PS	S)	155
9.1	概要		159
7.1	9.1.1	特長	
	9.1.2	ブロック図	
	9.1.3	レジスタ構成	160
9.2	各レジスタの説明		
	9.2.1	タイマモードレジスタ A (TMA : \$00F)	
	9.2.2	タイマカウンタ A(TCA)	
9.3	動作説明		164
	9.3.1	フリーランニングタイマ	164
	9.3.2	時計用タイムベース動作	164
9.4	割り込み		165
9.5	使用上の注意		165

第 10 章 タイマ B

10.1	概要		169
	10.1.	1 特長	169
	10.1.	2 プロック図	170
	10.1.	3 端子構成	171
	10.1.	4 レジスタ構成	171
10.2	各レジスタの説	祖	172
	10.2.	.1 タイマモードレジスタ B1 (TMB1: \$010)	172
	10.2.	2 タイマモードレジスタ B2 (TMB2: \$011)	175
	10.2.	3 タイマカウンタB(TCB)	176
	10.2.	4 タイマライトレジスタ BL、U (TWBL: \$012、TWBU: \$013)	177
	10.2.	.5 タイマリードレジスタ BL、U (TRBL: \$012、TRBU: \$013)	178
	10.2.	.6 ポートモードレジスタ2(PMR2: \$00A)	179
	10.2.	.7 モジュールスタンバイレジスタ1(MSR1:\$00D)	180
10.3	動作説明		181
	10.3.	.1 フリーランニングタイマ動作	181
	10.3.	.2 リロードタイマ動作	181
	10.3.	.3 外部イベントカウンタ動作	182
	10.3.	.4 タイマ出力動作	182
		(1) トグル出力モード	182
		(2) PWM 出力モード	183
10.4	割り込み		184
10.5	使用上の注意		184
<u>~</u>	, 立		
弗 T	1章 タイマ	C	
11.1	概要		187
	11.1.	1 特長	187
	11.1.	2 プロック図	188
	11.1.	3 端子構成	189
	11.1.	4 レジスタ構成	189
11.2	各レジスタの説	胡	190
	11.2.	.1 タイマモードレジスタ C1 (TMC1: \$014)	190
	11.2.	2 タイマモードレジスタ C2 (TMC2: \$015)	193
	11.2.	3 タイマカウンタ C (TCC)	194
	11.2.	4 タイマライトレジスタ CL、U (TWCL: \$016、TWCU: \$017)	194
	11.2.	.5 タイマリードレジスタ CL、U (TRCL: \$016、TRCU: \$017)	195
	11.2.	6 ポートモードレジスタ3(PMR3: \$00B)	196

		11.2.7	モジュールスタンバイレジスタ1(MSR1: \$00D)	197
		11.2.8	ウォッチドッグオンフラグ (WDON : \$020,1)	198
11.3	動作説明.			199
		11.3.1	フリーランニングタイマ動作	199
		11.3.2	リロードタイマ動作	199
		11.3.3	16 ビットタイマ動作	200
		11.3.4	ウォッチドッグタイマ動作	200
		11.3.5	タイマ出力動作	200
			(1)トグル出力モード	200
			(2) PWM 出力モード	201
11.4	割り込み.			202
11.5	使用上の流	主意		202
	<u>.</u>			
第 12	章 タ	イマD		
12.1	概要			205
		12.1.1	特長	205
		12.1.2	ブロック図	206
		12.1.3	端子構成	208
		12.1.4	レジスタ構成	208
12.2.	各レジスク	タの説明		209
		12.2.1	タイマモードレジスタ D1 (TMD1: \$018)	209
		12.2.2	タイマモードレジスタ D2 (TMD2: \$019)	212
		12.2.3	タイマカウンタ D (TCD)	213
		12.2.4	タイマライトレジスタ DL、U (TWDL: \$01A、TWDU: \$01B)	214
		12.2.5	タイマリードレジスタ DL、U (TRDL: \$01A、TRDU: \$01B)	215
		12.2.6	ポートモードレジスタ2(PMR2: \$00A)	216
		12.2.7	モジュールスタンバイレジスタ1(MSR1:\$00D)	217
		12.2.8	インプットキャプチャステータスフラグ (ICSF: \$021,0)	218
		12.2.9	インプットキャプチャエラーフラグ (ICEF: \$021,1)	218
12.3	動作説明.			219
		12.3.1	フリーランニングタイマ動作	219
		12.3.2	リロードタイマ動作	219
		12.3.3	外部イベントカウンタ動作	220
		12.3.4	インプットキャプチャタイマ動作	220
12.4	割り込み.			221
12.5	使用上の流	主意		222

第 13 章 シリアルインタフェース

13.1	概要			225
		13.1.1	特長	225
		13.1.2	ブロック図	226
		13.1.3	端子構成	227
		13.1.4	レジスタ構成	227
13.2	各レジス	タの説明		228
		13.2.1	シリアルモードレジスタ1(SMR1:\$024)	228
		13.2.2	シリアルモードレジスタ2(SMR2: \$025)	230
		13.2.3	シリアルデータレジスタL、U(SRL: \$026、SRU: \$027)	231
		13.2.4	8 進カウンタ (OC)	232
		13.2.5	ポートモードレジスタ3(PMR3: \$00B)	233
		13.2.6	モジュールスタンバイレジスタ 2 (MSR2: \$00E)	234
13.3	動作説明			235
		13.3.1	動作モード	235
		13.3.2	シリアルデータのフォーマット	235
		13.3.3	転送クロック	236
		13.3.4	動作状態	236
			(1) STS 命令待ち状態	238
			(2)転送クロック待ち <mark>状態</mark>	238
			(3) 転送状態	238
			(4)転送クロック連続出力状態(内部クロックモードのみ)	238
		13.3.5	送信 / 受信動作	239
			(1)シリアルインタフェースのイニシャライズ	239
			(2) データ送信	239
			(3) データ受信	242
			(4) 転送クロック連続出力動作	244
		13.3.6	アイドル時の Low レベル / High レベル出力の選択	245
		13.3.7	転送クロックエラーの検出(外部クロックモード)	245
13.4	割り込み			247
13.5	使用上の	注意		247
** 4	4 **	D>	>	
弗 14	4章 A/	ロコンバ	√ −9	
14.1	概要			251
		14.1.1	特長	251
		14.1.2	ブロック図	252
		14.1.3	端子構成	253

		14.1.4	レジスタ、フラグ構成	253
14.2	各レジスク	タ、フラグσ)説明	254
		14.2.1	A/D モードレジスタ (AMR: \$028)	254
		14.2.2	A/D データレジスタL、U (ADRL : \$02A、ADRU : \$02B)	256
		14.2.3	A/D スタートフラグ (ADSF: \$020, 2)	256
		14.2.4	モジュールスタンバイレジスタ 2 (MSR2: \$00E)	257
14.3	動作説明			258
		14.3.1	A/D 变換動作	258
		14.3.2	低消費電力モード時の動作	259
		14.3.3	A/D 変換の精度	260
14.4	割り込み			261
14.5	使用上の温	主意	<u>A</u>	261
55 4 -		=+	DA.	
弗 15	草次的	晶表示回	路	
15.1	概要			265
		15.1.1	特長	265
		15.1.2	ブロック図	266
		15.1.3	端子構成	267
		15.1.4	レジスタ構成	267
15.2	各レジスク	タの説明		268
		15.2.1	液晶表示データエリア (\$050 ~ \$06F)	268
		15.2.2	液晶表示制御レジスタ (LCR: \$02C)	269
		15.2.3	液晶表示モードレジスタ (LMR: \$02D)	271
		15.2.4	ポートモードレジスタ4 (PMR4 : \$00C)	274
15.3	動作説明			276
		15.3.1	概要	276
		15.3.2	スタティック駆動	277
		15.3.3	時分割駆動 (デューティ1/2、1/3、1/4)	278
		15.3.4	液晶電源の設定	281
15.4	応用回路例	列		282
		15.4.1	スタティック駆動での表示例(「2.」を表示する場合)	282
		15.4.2	1 / 2 デューティ、1 / 2 バイアス駆動での表示例 (「2.」を表示する場合)	283
		15.4.3	1/3 デューティ、1/3 バイアス駆動での表示例 (「2.」を表示する場合)	284
		15.4.4	1/4 デューティ、1/3 バイアス駆動での表示例 (「2.」を表示する場合)	285
15 5	使用上の流	主音		286

第16章 ブザー出力回路

16.1	概要		. 289
	16.1.1	特長	. 289
	16.1.2	ブロック図	. 289
	16.1.3	端子構成	. 290
	16.1.4	レジスタ構成	. 290
16.2	レジスタの説明		. 291
	16.2.1	ブザーモードレジスタ (BMR: \$02E)	. 291
	16.2.2	ポートモードレジスタ 2 (PMR2 : \$00A)	. 293
16.3	動作説明		. 294
	16.3.1	タイマオーバフローのトグル出力動作	. 294
	16.3.2	システムクロックの分周クロックパルス出力	. 294
第 17	'章 ROM		
17.1	概要		. 297
17.2	PROM モード		. 298
	17.2.1	PROM モード	. 298
	17.2.2	ソケットアダプタの端子対応とメモリマップ	. 298
17.3	プログラミング		. 301
	17.3.1	書き込み / ベリファイ	. 301
	17.3.2	書き込み時の注意	. 304
	17.3.3	書き込み後の信頼性	. 305
17.4	ROM 発注時のお願	頁U1	. 306
第 18	章 RAM		
18.1	概要		. 309
	18.1.1	特長	. 309
	18.1.2	RAM メモリマップ	. 310
	18.1.3	レジスタ構成	. 310
18.2	各レジスタ、フラ	グの説明	. 311
	18.2.1	バンクレジスタ (V: \$03F)	. 311
18.3	使用上の注意		. 311
~ ~ -			
第19	章 使用例		
19.1	概要		. 315

19.2	システム仕様		316
19.3	液晶表示回路図		317
19.4	レジスタ仕様		318
19.5	フローチャート		321
	19.5.1	LCD 表示初期值設定	322
	19.5.2	スタートキーが押されてからの処理	324
19.6	使用上の注意		327
第 20) 章 電気的特性		
20.1	絶対最大定格		331
20.2	電気的特性	<u>A</u>	332
	20.2.1	DC 特性	332
	20.2.2	内蔵周辺モジュールの特性	335
	20.2.3	AC 特性	337
付録			
A.	命令		
	A.1	命令一覧	
	A.2	オペレーションコードマップ	
B.	内部 I/O レジスター覧	<u></u>	
	B.1	アドレス一覧	
	B.2	機能一覧	
C.	ROM 発注手順		
	C.1	ROM 書き換え品開発の流れ(発注手順)	375
	C.2	ROM 発注時の提出物と注意事項	376
D.	オプションリスト		377
E.	型名一覧		379
F.	外形寸法図		380

1. 概要

第1章 目次

1.1	概要	 3
1.2	内部ブロック図	
1.3	端子説明	
	1.3.1	
	1.3.2	



1.1 概要

HD404889 シリーズは、HMCS400 CPU を核にもち、液晶表示回路をはじめ、各種周辺機能を内蔵した 4 ビットマイクロコンピュータユニット (MCU)です。

HD404889 シリーズの製品ラインアップを表 1.1 に、特長を表 1.2 に示します。

表 1.1 製品ラインアップ

シリーズ	ROM	製品名	形名	ROM	RAM	パッケージ
	タイプ			(ワード)	(ディジット)	
HD404889	マスク	HD404888	HD404888H	8,192	1,344	FP-80A
	ROM		HD404888TE			TFP-80C
		HD4048812	HD4048812H	12,288		FP-80A
			HD4048812TE			TFP-80C
		HD404889	HD404889H	16,384		FP-80A
			HD404889TE			TFP-80C
	ZTAT [®]	HD4074889	HD4074889H	16,384		FP-80A
			HD4074889TE			TFP-80C

【注】 ZTAT[®]は、(株)ルネサス テクノロジの登録商標です。

表 1.2 特長 (1)

項目	仕 様
CPU	・3 種類の RAM アドレッシングモード
	(1)レジスタ間接アドレッシング
	(2)直接アドレッシング
	(3)メモリレジスタアドレッシング
	・4 種類の ROM アドレッシングモードと P 命令
	(1) ダイレクトアドレッシング
	(2) カレントアドレッシング
	(3) ゼロページアドレッシング
	(4) テーブルデータアドレッシング
	(5) P 命令(ROM データ参照命令)
	・簡潔かつ効率のよい命令セット
	▶1 サイクルまたは 2 サイクルで実行(リターン命令のみ 3 サイクル)
	・最小命令実行時間:0.89 µ s
ROM	・HD404888 : 8,192 ワード
(1ワード=10ビット)	・HD4048812 : 12,288 ワード
	・HD404889 : 16,384 ワード
	・HD40748 <mark>89 : 16,384 ワード</mark>
RAM	・1,344 ディジット
(1ディジット=4ビット)	・液晶表示データ用 <mark>デュアルポ</mark> ート RAM を内蔵
I/O ポート	・入出力端子 46 本(内 12 <mark>本は大電流端子)</mark>
	・全入出力端子にプログラムで <mark>制</mark> 御可能なプルアップ MOS を内蔵
液晶表示回路	・4 本のコモン信号端子と 32 本のセグメント信号端子
	(内 16 本のセグメント信号端子はRポートと兼用)
	・ソフトウェアにより、液晶電源分割抵抗の切り離しが可能
	・4 種類のデューティ(スタティック、1/2、1/3、1/4)、および
	4 種類の LCD クロックを選択可能 (32.768kHz 発振をクロックソー
	スに選択することで、ウォッチモード時にも表示可能)
	・液晶表示用デュアルポート RAM を内蔵し、表示データを自動的に
	セグメント端子より出力

表1.2 特長(2)

項目	仕 様
タイマA	・8 ビットフリーランニングタイマ:
	システムクロックを分周した8種類の内部クロック、または
	32.768kHz 発振を分周した 5 種類のクロック(時計用タイムベー
	ス)によるカウントアップが可能。
	・オーバフロー時に割り込み発生可能
タイマB	・8 ビットフリーランニング / リロードタイマ:
	7種類の内部クロック、またはイベント入力によるカウントアップ
	が可能。イベント入力の検出は、立ち下がりエッジ、立ち上がりエ
	ッジ、立ち下がり/立ち上がり両エッジの選択が可能。
	タイマ出力(トグル出力、PWM 出力)が可能。
	・オーバフロー時に割り込み発生可能。
タイマC	- 8 ビットフリーランニング / リロードタイマ:
	8 種類の内部クロックによるカウントアップが可能。
	ウォッチドッグタイマ動作が可能。
	タイマ出力(トグル出力、PWM 出力)が可能。
	・オーバフロー時に割り込み発生可能。
	・16 ビットモード(タイマBオーバフロー入力可)。
タイマD	・8 ビットフリーランニング / リロードタイマ:
	7 種類の内部クロック、またはイベント入力によるカウントアップ
	が可能。イベント入力の <mark>検出は、立</mark> ち下がりエッジ、立ち上がりエ
	ッジ、立ち下がり / 立ち上が <mark>り</mark> 両エッジの選択が可能。
	インプットキャプチャ動作可能。
	・オーバフロー、インプットキャプチャ動作時に割り込み発生可能。
シリアルインタフェース	・8 ビットクロック同期式シリアルインタフェース ×1 チャネル
	・転送クロックは、13 種類の内部クロックまたは外部クロックから選
	択可能。
	・アイドル時のデータ送信端子の High レベル / Low レベル出力制御
	可能。
	・転送終了 / 中断時に割り込み発生可能。
A/D コンバータ	・抵抗ラダー方式による逐次比較形 A/D コンバータ
	・分解能:8ビット
	・A/D 変換終了時に割り込み発生可能。
	・アナログ入力:6 チャネル(R ポートと兼用)

表1.2 特長(3)

項目	仕 様
ブザー出力回路	・タイマオーバフローのトグル出力可能
	・システムクロックの分周クロックパルス出力可能
割り込み	・外部割り込み要因:3要因
	・内部割り込み要因:6要因
	・割り込みベクタ:8 種類
低消費電力モード	・スタンバイモード
	・ストップモード
	・ウォッチモード
	・サブアクティブモード
システムクロック	• 0.4 ~ 1.0MHz, 1.6 ~ 4.5MHz
サブシステムクロック	• 32.768kHz

1.2 内部ブロック図

図 1.1 に HD404889 シリーズの内部ブロック図を示します。




図 1.1 HD404889 シリーズの内部ブロック図

1.3 端子説明

1.3.1 ピン配置

HD404889 シリーズの FP-80A、TFP-80C のピン配置図を図 1.2 に示します。また、表 1.3 にピン配置一覧を示します。




図 1.2 HD404889 シリーズのピン配置図 (FP-80A, TFP-80C)

表 1.3 ピン配置一覧 (1)

ピン番号	端子名	端子機能
FP-80A		
TFP-80C		
1	AV _{cc}	アナログ電源
2	R7 ₀ /AN ₀	入出力ポート / アナログ入力チャネル
3	R7₁/AN₁	入出力ポート / アナログ入力チャネル
4	R7 ₂ /AN ₂	入出力ポート / アナログ入力チャネル
5	R7 ₃ /AN ₃	入出力ポート / アナログ入力チャネル
6	R8 ₀ /AN ₄	入出力ポート / アナログ入力チャネル
7	R8 ₁ /AN ₅	入出力ポート / アナログ入力チャネル
8	AV₅s	アナロググランド
9	TEST	テスト
10	OSC ₁	システムクロック発振子接続:入力
11	OSC ₂	システムクロック発振子接続:出力
12	GND	グランド
13	X2	サプシステム発振子接続:出力
14	X1	サプシステム <mark>発振子接続:入力</mark>
15	RESET	リセット
16	V _{cc}	電源
17	D ₀ /INT ₀	ソース大電流入出力ポート / 外部割り込み入力
18	D ₁ /INT ₁	ソース大電流入出力ポート / 外部割り込み入力
19	D ₂	ソース大電流入出力ポート
20	D ₃	ソース大電流入出力ポート
21	D ₄	シンク大電流入出力ポート
22	D ₅	シンク大電流入出力ポート
23	D ₆	シンク大電流入出力ポート
24	D ₇	シンク大電流入出力ポート
25	D ₈	シンク大電流入出力ポート
26	D ₉	シンク大電流入出力ポート
27	D ₁₀	シンク大電流入出力ポート
28	D ₁₁	シンク大電流入出力ポート
29	R0 ₀ /WU ₀	入出力ポート / ウェイクアップ入力
30	R0 ₁ /WU ₁	入出力ポート / ウェイクアップ入力

表 1.3 ピン配置一覧(2)

ピン番号	端子名	端子機能
FP-80A		
TFP-80C		
31	R0 ₂ /WU ₂	入出力ポート / ウェイクアップ入力
32	R0 ₃ /WU ₃	入出力ポート / ウェイクアップ入力
33	R1 ₀ /EVNB	入出力ポート / タイマ B イベント入力
34	R1₁/EVND	入出力ポート / タイマ D イベント入力
35	R1 ₂ /BUZZ	入出力ポート / ブザー出力
36	R1 ₃ /TOB	入出力ポート / タイマ B 出力
37	R2 ₀ /TOC	入出力ポート / タイマ C 出力
38	R2₁/SCK	入出力ポート / シリアル転送クロック入出力
39	R2 ₂ /SI/SO	入出力ポート / シリアルデータ入力 / 出力
40	R2 ₃	入出力ポート
41	R3 ₀ /SEG1	入出力ポート / セグメント信号出力
42	R3₁/SEG2	入出力ポート / セグメント信号出力
43	R3 ₂ /SEG3	入出力ポート / セグメント信号出力
44	R3 ₃ /SEG4	入出力ポート / セグメント信号出力
45	R4 ₀ /SEG5	入出力ポート / セグメント信号出力
46	R4₁/SEG6	入出力ポート / セグメント信号出力
47	R4 ₂ /SEG7	入出力ポート / セグメント信号出力
48	R4 ₃ /SEG8	入出力ポート / セグメント信号出力
49	R5 ₀ /SEG9	入出力ポート / セグメント信号出力
50	R5₁/SEG10	入出力ポート / セグメント信号出力
51	R5 ₂ /SEG11	入出力ポート / セグメント信号出力
52	R5 ₃ /SEG12	入出力ポート / セグメント信号出力
53	R6 ₀ /SEG13	入出力ポート / セグメント信号出力
54	R6₁/SEG14	入出力ポート / セグメント信号出力
55	R6 ₂ /SEG15	入出力ポート / セグメント信号出力
56	R6 ₃ /SEG16	入出力ポート / セグメント信号出力
57	SEG17	セグメント信号出力
58	SEG18	セグメント信号出力
59	SEG19	セグメント信号出力
60	SEG20	セグメント信号出力

表 1.3 ピン配置一覧(3)

ピン番号	端子名	端子機能
FP-80A		
TFP-80C		
61	SEG21	セグメント信号出力
62	SEG22	セグメント信号出力
63	SEG23	セグメント信号出力
64	SEG24	セグメント信号出力
65	SEG25	セグメント信号出力
66	SEG26	セグメント信号出力
67	SEG27	セグメント信号出力
68	SEG28	セグメント信号出力
69	SEG29	セグメント信号出力
70	SEG30	セグメント信号出力
71	SEG31	セグメント信号出力
72	SEG32	セグメント信号出力
73	COM1	コモン信号出力
74	COM2	コモン信号出力
75	сомз	コモン信号出力
76	COM4	コモン信号出力
77	V ₃	液晶表示回路用電源
78	V ₂	液晶表示回路用電源
79	V ₁	液晶表示回路用電源
80	V_0	液晶表示回路用電源

1.3.2 端子機能

表 1.4 に端子機能一覧を示します。

表 1.4 端子機能 (1)

分類	記号	入出力	名称および機能
電源	V _{cc}	-	<u>電源</u>
	-		システム電源に接続します。
	GND	-	<u>グランド</u>
			システムグランドに接続します。
	AV _{cc}	-	アナログ電源
			A/D コンバータ用電源端子です。V _{cc} 端子にできるかぎり近い
4			場所で、V _{cc} と同電位になるように接続してください。
	AV _{ss}	-	アナロググランド
			A/D コンバータ用グランド端子です。 GND 端子にできるかぎり
			近い場所で、GND と同電位になるように接続してください。
	V ₀ , V ₁ ,	` <u>-</u> /	液晶表示回路用電源
	V ₂ , V ₃		液晶表示回路用電源端子です。電源分割抵抗が内蔵されていま
			す。
			電圧条件 <mark>は、V_{cc} V₁ V₂ V₃ GNDです。</mark>
クロック	OSC ₁	入力	システムクロック発振子接続端子 1
			セラミック発振子、水晶発振子を接続します。または、外部ク
			ロックを入力することもで き ます。
			セラミック発振子、水晶発振子を接続する場合、および外部ク
			ロック入力の場合の接続例については、「第7章 発振回路」
			を参照してください。
	OSC ₂	出力	システムクロック発振子接続端子 2
			セラミック発振子、水晶発振子を接続します。
			OSC₁端子から外部クロックを入力する場合には、OSC₂端子は
			開放にしてください。
	X1	入力	サプシステムクロック発振子接続端子 1
			32.768kHz の水晶発振子を接続します。 サブシステムクロック
			発振器を使用しない場合には、V _{cc} 電位に固定してください。
	X2	出力	サブシステムクロック発振子接続端子 2
			32.768kHz の水晶発振子を接続します。 サブシステムクロック
			発振器を使用しない場合には、開放としてください。

表 1.4 端子機能 (2)

分類	記号	入出力	名称および機能
ポート	$D_0 \sim D_3$	入出力	ソース大電流入出力 D ポート
			1 ビットごとにアクセスできる入出力端子です。
			最大 10mA のソース電流を各端子に供給できます。
	D ₄ ~ D ₁₁	入出力	シンク大電流入出力 Dポート
			1 ビットごとにアクセスできる入出力端子です。
			最大 15mA のシンク電流を各端子に供給できます。
	R0 ₀ ~ R0 ₃	入出力	<u>R0 ポート</u>
			4 ビットごとにアクセスできる入出力端子です。
	R1 ₀ ~ R1 ₃	入出力	<u>R1 ポート</u>
			4 ビットごとにアクセスできる入出力端子です。
	R2 ₀ ~ R2 ₃	入出力	R2 ポート
			4 ビットごとにアクセスできる入出力端子です。
	R3 ₀ ~ R3 ₃	入出力	<u>R3</u> ポート
		` /	4 ビットごとにアクセスできる入出力端子です。
	R4 ₀ ~ R4 ₃	入出力	R4 ポート
			4 ビットごとにアクセスできる入出力端子です。
	R5 ₀ ~ R5 ₃	入出力	<u>R5 ポート</u>
			4 ビットごとにアクセスできる入出力端子です。
	R6 ₀ ~ R6 ₃	入出力	R6 ポート
			4 ビットごとにアク <mark>セスでき</mark> る入出力端子です。
	R7 ₀ ~ R7 ₃	入出力	<u>R7 ポート</u>
			4 ビットごとにアクセスできる入出力端子です。
	R8 ₀ , R8 ₁	入出力	<u>R8 ポート</u>
			2 ビットごとにアクセスできる入出力端子です。
システム	TEST	入力	テスト
制御			通常は、GND 電位に接続してください。PROM モード設定時
			に、High レベルとします。
			詳細は、「17.2 PROM モード」を参照してください。
	RESET	入力	リセット
			この端子が、Low レベルになるとリセット状態になります。

表 1.4 端子機能 (3)

分類	記号	入出力	名称および機能
割り込み	ĪNT₀, INT₁	入力	外部割り込み入力 0、1
			INT。は、立ち下がリエッジ検出の外部割り込み入力端子です。
			INT₁は、立ち下がりエッジ、立ち上がりエッジ、立ち下がり /
			立ち上がり両エッジの選択が可能な外部割り込み入力端子で
			す。
ウェイク	$\overline{WU}_0 \sim \overline{WU}_3$	入力	ウェイクアップ入力0~3
アップ			ストップモードおよびウォッチモードを解除するための入力
			端子で、本端子への立ち下がりエッジを検出すると、発振安定
			時間を確保してアクティブモードへ遷移します。
4			その他のモードにおいては、立ち下がりエッジ検出の割り込み
· ·			入力端子となります。
8ビット	ТОВ	出力	タイマB出力
タイマ			タイマBの出力端子です。タイマBオーバフロー時に、トグル
		` /	出力または PWM 出力を設定できます。
	TOC	出力	タイマC出力
			タイ <mark>マCの</mark> 出力端子です。タイマCオーバフロー時に、トグル
			出力、または PWM 出力を設定できます。
	EVNB	入力	タイマBイベント入力
			タイマ B のイベント入力端子です。外部イベント信号のカウン
			トは、立ち下がりエッジ、立ち上がりエッジ、立ち下がり/立
			ち上がり両エッジから選択できます。
	EVND	入力	タイマロイベント入力
			タイマ D のイベント入力端子です。外部イベント信号のカウン
			トは、立ち下がりエッジ、立ち上がりエッジ、立ち下がり/立
			ち上がり両エッジから選択できます。
シリアル	SCK	入出力	シリアル転送クロック入出力
インタ			シリアルインタフェースのクロック入出力端子です。
フェース	SI/SO	入力/	シリアルデータ入出力
		出力	シリアルインタフェースのデータ入出力端子です。

表 1.4 端子機能 (4)

12 1. 〒 別前			T
分類	記号	入出力	名称および機能
A/D	AN ₀ ~ AN ₅	入力	アナログ入力チャネル0~5
コンバータ			A/D コンバータのアナログ入力端子です。
液晶表示	COM1 ~	出力	<u>コモン信号出力 1 ~ 4</u>
回路	COM4		液晶表示用コモン信号出力端子です。
	SEG1~	出力	<u>セグメント信号出力 1 ~ 32</u>
	SEG32		液晶表示用セグメント信号出力端子です。
ブザー出力	BUZZ	出力	ブザー出力
			ブザー信号出力端子です。



2. メモリマップ

第2章 目次

2.1	概要		19
2.2	ROM メモリマップ		19
	2.2.1	ベクタアドレスエリア	19
	2.2.2	ゼロページサブルーチンエリア	19
	2.2.3	パターンエリア	19
	2.2.4	プログラムエリア	20
2.3	RAM メモリマップ		21
	2.3.1	RAM マップレジスタエリア	22
		(1)割り込み制御ビットエリア(\$000~\$003)	22
		(2)特殊レジスタエリア(\$ <mark>0</mark> 04~\$01F、\$024~\$03F)	23
		(3) レジスタフラグエリア(\$020~\$023)	25
	2.3.2	メモリレジスタエリア	
	2.3.3	液晶表示データエリア	28
	2.3.4	データエリア	29
		(1) バンクレジスタ(V: \$03F)	30
	2.3.5	スタックエリア	31



2.1 概要

HD404889 シリーズは、表 2.1 に示す容量の ROM、RAM を内蔵しています。

表 2.1 ROM、RAM 容量

製品名	ROM (ワード)	RAM (ディジット)
HD404888	8,192	1,344
HD4048812	12,288	
HD404889	16,384	
HD4074889	16,384 PROM	

【注】 1ワード:10ビット、1ディジット:4ビット

2.2 ROM メモリマップ

2.2.1 ベクタアドレスエリア

ベクタアドレスエリアは、ROM アドレスの\$0000~\$000Fに割り付けられています。リセット時および割り込み処理時には、その例外処理要因により固有に定められた8種類のベクタアドレスエリアからプログラムが実行されます。したがって、各ベクタアドレスには、リセットおよび各割り込み処理ルーチンの先頭アドレスへ分岐するためのJMPL命令(無条件ロングジャンプ命令:2ワード)をプログラムしてください(図2.1参照)。

2.2.2 ゼロページサブルーチンエリア

ゼロページサブルーチンエリアは、ROM アドレスの $\$00000 \sim \003 F に割り付けられています。CAL 命令により、本エリア内の任意のアドレスを条件サブルーチンコールすることができます。

2.2.3 パターンエリア

パターンエリアは、ROM アドレスの\$0000~\$0FFF に割り付けられています。 P 命令により、本エリア内の ROM ビットパターン(8 ビット)を R1、R2 ポートのポートデータレジスタのペアまたはアキュムレータ、B レジスタのペアに転送できます。

2.2.4 プログラムエリア

ROM の全領域をプログラムエリアとして使用できます。 図 2.1 に HD404889 シリーズの ROM メモリマップを示します。




図 2.1 ROM メモリマップ

2.3 RAM メモリマップ

図 2.2 に HD404889 シリーズの RAM メモリマップを示します。




図 2.2 HD404889 シリーズの RAM メモリマップ

2.3.1 RAM マップレジスタエリア

RAM マップレジスタエリアは、RAM アドレスの $\$000 \sim \03 F に割り付けられており、割り込み制御ビットエリア($\$000 \sim \003)、特殊レジスタエリア($\$004 \sim \01 F、 $\$024 \sim \03 F)、およびレジスタフラグエリア($\$020 \sim \023)の3種類のサブエリアにより構成されます。

電源投入後、メモリレジスタ、LCDデータエリア、データエリア、スタックエリアの値は不定です。初期化の上ご使用ください。

(1)割り込み制御ビットエリア(\$000~\$003)

割り込みビットエリアは、割り込み制御に用いる各ビットにより構成されます。各ビットは、RAM ビット操作命令(SEM/SEMD、REM/REMD、TM/TMD)によってのみアクセスできます。図2.3に割り込みビットエリアの構成を示します。

割り込み制御エリアの各ビットは、SEM / SEMD 命令によりセットされ、REM / REMD 命令によりクリアされます。また、TM / TMD 命令によりテストできます。ただし、ビットにより制約があります。表 2.2 に割り込み制御ビットエリアの各ビットと命令の制約を示します。

RAMアドレス		A		
	ビット3	ビット2	ビット1	ビット0
\$000	<u>IMWU</u> (WU _{0∼} WU ₃ 割り込みマスク)	IFWU (WU _{0~} WU ₃ 割り込み要求 フラグ)	RSP (スタックポインタ リセット)	IE (割り込み許可 フラグ)
\$001	IM1 (INT ₁ 割り込み マスク)	IF1 (INT ₁ 割り込み 要求フラグ)	IM0 (<mark>INT</mark> ₀ 割り込み マスク)	IF0 (INT ₀ 割り込み 要求フラグ)
\$002	IMTB (タイマB割り込み マスク)	IFTB (タイマB割り込み 要求フラグ)	IMTA (タイマA割り込み マスク)	IFTA (タイマA割り込み 要求フラグ)
\$003	IMAD (A/Dコンバータ 割り込みマスク)	IFAD (A/Dコンバータ 割り込み要求 フラグ)	IMTC (タイマC割り込み マスク)	IFTC (タイマC割り込み 要求フラグ)
		ノラク) 		

図2.3 割り込み制御ビットエリアの構成

表 2.2 割り込み制御ビットエリアの各ビットと命令の制約

ビット	SEM / SEMD 命令	REM / REMD 命令	TM / TMD 命令*
IE			
IM			
IF			
RSP			×

【記号説明】

: 使用可能

: 命令実行されません

× : 使用禁止

IE: Interrupt Enable Flag (割り込み許可フラグ)

IM: Interrupt Mask (割り込みマスク)

IF: Interrupt Request Flag (割り込み要求フラグ)

RSP : Reset Stack Pointer (スタックポインタのリセット)

【注】 * TM / TMD 命令を、使用禁止ビットまたは存在しないビットに対して使用した場合、ス

テータスは不定となります。

(2)特殊レジスタエリア(\$004~\$01F、\$024~\$03F)

特殊レジスタエリアは、外部割り込み、周辺機能のモードレジスタ、およびI/Oポートのデータコントロールレジスタなどから構成されます。特殊レジスタエリアに割り付けられたレジスタは、読み出し専用、書き込み専用、および読み出し/書き込み可能の3種類があり、イミディエイト命令、RAM・レジスタ命令、演算命令、および比較命令によりアクセスできます。また、本エリア内の液晶表示制御レジスタおよびブザーモードレジスタビット3のみ、SEM / SEMD 命令、REM / REMD 命令を使用できますが、その他のレジスタはRAM ビット操作命令は使用できません。

図2.4に特殊レジスタエリアの構成を示します。

\$000				
\$003		割り込み制御	『ビットエリア	
SSR \$004	32kHz発振停止設定	32kHz分周比選択		システムクロック分周比切換
MIS \$005	プルアップMOS制御			ーム周期選択
ESR \$006			INT₁エッ:	ジ検出選択
\$007 PMR0 \$008			D //LIT	D. /INIT
PMR1 \$009	R0 ₃ /WU ₃	R0 ₂ /WU ₂	D ₁ /INT ₁ R0 ₁ /WU ₁	D ₀ /INT ₀
PMR2 \$00A	R1 ₃ /TOB	R1 ₂ /WU ₂	R1 ₁ /EVND	R0 ₀ /WU ₀ R1 ₀ /EVNB
PMR3 \$00B		SI/SO	R2 ₁ /SCK	R2 ₀ /TOC
PMR4 \$00C	R6/SEG13 ~ 16	R5/SEG9 ~ 12	R4/SEG5 ~ 8	R3/SEG1 ~ 4
MSR1 \$00D	110/02010 10		タイマCクロックON/OFF	
MSR2 \$00E		, , , , , , , , , , , , , , , , , , , ,		シリアルクロックON/OFF
TMA \$00F	タイマA / タイムベース	9	イマAクロックソース設	
TMB1 \$010	リロードON/OFF		イマBクロックソース設	
TMB2 \$011		タイマB出力モード設定	EVNBエッ	ジ検出選択
TRBL/TWBL \$012		タイマBレジ	スタ(下位)	
TRBU/TWBU \$013		タイマBレジ		
TMC1 \$014	リロードON/OFF		イマCクロックソース設	定
TMC2 \$015		タイマC出力モード設定		
TRCL/TWCL \$016		タイマCレジ		
TRCU/TWCU \$017		タイマCレジ		
TMD1 \$018	リロードON/OFF		イマDクロックソース設	
TMD2 \$019 TRDL/TWDL \$01A		インプットキャプチャ選択		ジ検出選択
TRDU/TWDU \$01B		タイマDレジ		
\$01C		タイマDレジ	スタ (工业)	
\$01F				
\$020		1 252 42		
\$023		レシスタノ	ラグエリア	
SMR1 \$024		シリアル転送クロ	ックスピード選択	
SMR2 \$025		R2 ₂ /SI/SO PMOS制御	SOアイドルH/L設定	
SRL \$026		シリアルデータし	ンジスタ(下位)	
SRU \$027		シリアルデータ	レジスタ(上位)	
AMR \$028		アナログチャネル選択		A/D変換時間
\$029				
ADRL \$02A		A/Dデータレシ		
ADRU \$02B		A/Dデータレシ		=======================================
LCR \$02C LMR \$02D		時計モード時表示選択	内蔵電源スイッチ	表示ON/OFF
BMR \$02E		ック選択 プザー / クロック選択		ティ選択 ックソース選択
\$02F	7 ц 9 7 Ш/JOIW/OFF	フッ ・ ノロッソ 選択	29 / 70	, , , , , , , , , , , , , , , , , , ,
DCD0 \$030	ポートD ₃ DCR	ポートD₂DCR	ポートD₁DCR	ポートD ₀ DCR
DCD1 \$031	ポートD ₇ DCR	ポートD ₆ DCR	ポートD ₅ DCR	ポートD ₄ DCR
DCD2 \$032	ポートD ₁₁ DCR	ポートD ₁₀ DCR	ポートDgDCR	ポートD ₈ DCR
\$033			, ,	Ü
DCR0 \$034	ポートR0 ₃ DCR	ポートR0 ₂ DCR	ポートR0₁DCR	ポートR0 ₀ DCR
DCR1 \$035	ポートR1 ₃ DCR	ポートR1 ₂ DCR	ポートR1₁DCR	ポートR1 ₀ DCR
DCR2 \$036	ポートR2 ₃ DCR	ポートR2 ₂ DCR	ポートR2₁DCR	ポートR2 ₀ DCR
DCR3 \$037	ポートR3 ₃ DCR	ポートR3 ₂ DCR	ポートR3₁DCR	ポートR3 ₀ DCR
DCR4 \$038	ポートR4 ₃ DCR	ポートR4 ₂ DCR	ポートR4 ₁ DCR	ポートR4 ₀ DCR
DCR5 \$039	ポートR5 ₃ DCR	ポートR5 ₂ DCR	ポートR5₁DCR	ポートR5 ₀ DCR
	ポートR6 ₃ DCR	ポートR6 ₂ DCR	ポートR6₁DCR	ポートR6 ₀ DCR
DCR6 \$03A	ポートR7 ₃ DCR	ポートR7 ₂ DCR	ポートR7 ₁ DCR	ポートR7 ₀ DCR
DCR6 \$03A DCR7 \$03B			ポートR8₁DCR	ポートR8 ₀ DCR
DCR6 \$03A DCR7 \$03B DCR8 \$03C				
DCR6 \$03A DCR7 \$03B DCR8 \$03C \$03D				
DCR6 \$03A DCR7 \$03B DCR8 \$03C \$03D \$03E			C	
DCR6 \$03A DCR7 \$03B DCR8 \$03C \$03D			C	RAMパンク設定

図2.4 特殊レジスタエリアの構成

(3) レジスタフラグエリア(\$020~\$023)

レジスタフラグエリアは、DTON、WDON フラグ、および割り込み制御ビットなどから 構成されます。各ビットは、RAM ビット操作命令(SEM / SEMD、REM / REMD、TM / TMD)によってのみアクセスできます。図 2.5 にレジスタフラグエリアの構成を示します。 レジスタフラグエリアの各ビットは、SEM / SEMD 命令によりセットされ、REM / REMD 命令によりクリアされます。また、TM / TMD 命令によりテストできます。ただし、 ビットにより制約があります。表 2.3 にレジスタフラグエリアの各ビットと命令の制約を 示します。

RAMアドレス	ビット3	ビット2	ビット1	ビット0				
\$0 20	DTON (DTONフラグ)	ADSF (A/Dスタート フラグ)	WDON (ウォッチドッグ オンフラグ)	LSON (ロースピード オンフラグ)				
\$021	GEF (ギアイネーブル フラグ)		ICEF (インプットキャプチャ エラーフラグ)	ICSF (インプットキャプチャ ステータスフラグ)				
\$022	IMTD (タイマD割り込み マスク)	IFTD (タイマD割り込み 要求フラグ)						
\$023	IMS (シリアル割り込み マスク)	IFS (シリアル割り込み 要求フ <mark>ラ</mark> グ)						
	□□:使用禁止							

図 2.5 レジスタフラグエリアの構成

表 2.3 レジスタフラグエリアの各ビットと命令の制約

ビット	SEM / SEMD 命令	REM / REMD 命令	TM / TMD 命令*
	SEIVI / SEIVID ID 7	VEINI / VEINID ## 4	IIVI / IIVID pp 🕏 .
IM			
LSON			
IF			
ICSF			
ICEF			
WDON			×
GEF			
ADSF		×	
DTON	(アクティブモード)		
	(サブアクティブモード)		
使用禁止			×

: 使用可能

: 命令実行されません

× : 使用禁止

【注】 * TM / TMD 命令を、使用禁止ビットまたは存在しないビットに対して使用した場合、ス

テータスは不定となります。

2.3.2 メモリレジスタエリア

メモリレジスタ (MR) エリアは、RAM アドレスの $\$040 \sim \$04F$ に割り付けられています。MR エリアの構成を図 2.6 に示します。

本エリアは、16本のMRにより構成され、通常のRAMをアクセスする命令に加えて、 レジスタ・レジスタ命令(LAMR、XMRA)を使用できるデータエリアです。




図 2.6 メモリレジスタエリアの構成

2.3.3 液晶表示データエリア

液晶表示データエリアは、RAM アドレスに割り付けられています。HD404889 シリーズ の液晶表示データエリアの構成を図 2.7 に示します。

本エリアは、32 ディジットのデュアルポート RAM で構成され、このエリアに書き込まれたデータは表示データとして、自動的にセグメント端子より出力されます(1:点灯、0: 非点灯)。液晶表示に使用しない領域は、データエリアとして使用できます。詳細は、「第15章 液晶表示回路」を参照してください。

DAM					DAM				
RAM アドレス	ビット3	ビット2	ビット1	ビット0	RAM アドレス	ビット3	ビット2	ビット1	ビット0
\$050	SEG 1	SEG 1	SEG 1	SEG 1	\$060	SEG 17	SEG 17	SEG 17	SEG 17
\$051	SEG 2	SEG 2	SEG 2	SEG 2	\$061	SEG 18	SEG 18	SEG 18	SEG 18
\$052	SEG 3	SEG 3	SEG 3	SEG 3	\$062	SEG 19	SEG 19	SEG 19	SEG 19
\$053	SEG 4	SEG 4	SEG 4	SEG 4	\$063	SEG 20	SEG 20	SEG 20	SEG 20
\$054	SEG 5	SEG 5	SEG 5	SEG 5	\$064	SEG 21	SEG 21	SEG 21	SEG 21
\$055	SEG 6	SEG 6	SEG 6	SEG 6	\$065	SEG 22	SEG 22	SEG 22	SEG 22
\$056	SEG 7	SEG 7	SEG 7	SEG 7	\$066	SEG 23	SEG 23	SEG 23	SEG 23
\$057	SEG 8	SEG 8	SEG 8	SEG 8	\$067	SEG 24	SEG 24	SEG 24	SEG 24
\$058	SEG 9	SEG 9	SEG 9	SEG 9	\$068	SEG 25	SEG 25	SEG 25	SEG 25
\$059	SEG 10	SEG 10	SEG 10	SEG 10	\$069	SEG 26	SEG 26	SEG 26	SEG 26
\$05A	SEG 11	SEG 11	SEG 11	SEG 11	\$06A	SEG 27	SEG 27	SEG 27	SEG 27
\$05B	SEG 12	SEG 12	SEG 12	SEG 12	\$06B	SEG 28	SEG 28	SEG 28	SEG 28
\$05C	SEG 13	SEG 13	SEG 13	SEG 13	\$06C	SEG 29	SEG 29	SEG 29	SEG 29
\$05D	SEG 14	SEG 14	SEG 14	SEG 14	\$06D	SEG 30	SEG 30	SEG 30	SEG 30
\$05E	SEG 15	SEG 15	SEG 15	SEG 15	\$06E	SEG 31	SEG 31	SEG 31	SEG 31
\$05F	SEG 16	SEG 16	SEG 16	SEG 16	\$06F	SEG 32	SEG 32	SEG 32	SEG 32
	COM4	COM3	COM2	COM1		COM4	COM3	COM2	COM1

図 2.7 液晶表示データエリアの構成

2.3.4 データエリア

データエリアは、RAM アドレスの\$090~\$38Fに割り付けられています。このうち、\$090 ~\$25Fの464ディジットは、バンクレジスタ(V)によりバンク切り換えができます。 \$090~\$25F をアクセスする場合には、必ずバンクレジスタの値を設定してください。 \$260~\$38Fの領域は、Vの値に依存することなくアクセスすることができます。 図 2.8 にデータエリアの構成を示します。




図 2.8 データエリアの構成


(1) バンクレジスタ(V:\$03F)

∨のレジスタ構成を表 2.4 に示します。

表 2.4 レジスタ構成

アドレス	名 称	略称	R/W	初期値
\$03F	バンクレジスタ	V	R/W	0

バンクレジスタは、データエリアの $\$090 \sim \$25F$ のバンクを切り換える読み出し / 書き込み可能な 1 ビットのレジスタです。



リセット、およびストップモード<mark>時に、バン</mark>クレジスタは---0 にイニシャライズされます。

ビット3、2、1:リザーブビット

リザーブビットです。読み出し時には、常に0が読み出されます。書き込みは無効です。

ビット0:バンク切り換え(V0)

データエリアの\$090~\$25Fのバンクを切り換えます。

V0	説 明	
0	バンク0が選択されます	(初期値)
1	バンク 1 が選択されます	

2.3.5 スタックエリア

スタックエリアは、RAM アドレスの\$3C0~\$3FF に割り付けられています。スタックエリアの構成を図 2.9 に示します。

本エリアは、サブルーチンコール時(CAL、CALL 命令)および割り込み処理時に、プログラムカウンタ(PC)、ステータス(ST)、およびキャリ(CA)の内容を退避するために使用されます。 1 レベルにつき 4 ディジットが使用されるので、最大 16 レベルのサブルーチンスタックとして使用できます。

退避された PC の値は、RTN 命令および RTNI 命令により PC に戻されます。ST および CA は、RTNI 命令によってのみ退避された値に復帰されます。

スタックエリア中、退避に使用しない領域はデータエリアとして使用できます。




図 2.9 スタックエリアの構成



3. CPU

第3章 目次

3.1	概要		35
	3.1.1	特長	35
	3.1.2	アドレス空間	36
	3.1.3	レジ <mark>スタ構成</mark>	36
3.2	各レジスタの説明		37
	3.2.1	アキュムレータ (A)、Bレジスタ (B)	37
	3.2.2	W レジスタ (W) 、X レジスタ (X) 、Y レジスタ (Y)	37
	3.2.3	SPX レジスタ (SPX) 、SPY レジスタ (SPY)	37
	3.2.4	キャリフラグ(CA)	37
	3.2.5	ステータスフラグ(ST)	37
	3.2.6	プログラムカウンタ(PC)	38
	3.2.7	スタックポインタ(SP)	38
3.3	アドレッシングモ	ード	39
	3.3.1	RAM アドレッシングモード	39
		(1)レジスタ間接アドレッシングモード	39
		(2)直接アドレッシングモード	39
		(3)メモリレジスタアドレッシングモード	40
	3.3.2	ROM アドレッシングモードと P 命令	40
		(1)ダイレクトアドレッシングモード	40
		(2)カレントページアドレッシングモード	41
		(3)ゼロページアドレッシングモード	41
		(4) テーブルデータアドレッシングモード	42
		(5)P命令	42
3.4	処理状態		44
	3.4.1	概要	44
	3.4.2	プログラム実行状態	45
		(1)アクティブモード	45

	(2) サブアクティブモード	45
3.4.3	例外処理状態	45
3.4.4	プログラム停止状態	46
	(1)ストップモード	46
	(2) ウォッチモード	46
	(3) スタンバイモード	46



3.1 概要

HMCS400 CPUの命令は、すべて1ワードまたは2ワードで構成され、1サイクルまたは2サイクル(リターン命令のみ3サイクル)で実行される簡潔かつ効率のよい命令セットとなっています。

3.1.1 特長

HMCS400 CPUには、次の特長があります。

- 10種類 101の命令
 - ・イミディエイト命令:4
 - ・レジスタ・レジスタ命令:8
 - ・RAM アドレス命令: 13
 - ・RAM・レジスタ命令:10
 - ·演算命令:25
 - ・比較命令:12
 - ・RAM ビット操作命令:6
 - ・ROM アドレス命令:8
 - ·入出力命令:11(P命令*を含む)
 - ・コントロール命令:4
- 3種類のRAMアドレッシングモードと4種類のROMアドレッシングモード
 - ・RAM アドレッシングモード
 - (1) レジスタ間接アドレッシングモード
 - (2)直接アドレッシングモード
 - (3) メモリレジスタアドレッシングモード
 - ・ROM アドレッシングモード
 - (1) ダイレクトアドレッシングモード
 - (2) カレントページアドレッシングモード
 - (3) ゼロページアドレッシングモード
 - (4) テーブルデータアドレッシングモード*
- 【注】* P命令は、テーブルデータアドレッシングモードで決まる ROM アドレスの内容(8 ビット)をアキュムレータ・B レジスタペア、R1・R2 ポートのポートデータレジスタペアに転送する特殊な命令です。

16,384 ワードの ROM アドレス空間と 1,024 ディジットの RAM アドレス空間

最小命令実行時間

 $0.89 \mu s (f_{OSC} = 4.5 MHz)$

低消費電力モード

SBY 命令、STOP 命令により低消費電力モードへ遷移

3.1.2 アドレス空間

HMCS400 CPU のメモリアドレス空間は、ROM アドレス空間と RAM アドレス空間の 2 つが独立しています。

ROM アドレス空間はワード (10 ビット)単位で構成され、 $\$0000 \sim \$3FFF$ のアドレスがアクセスできます。また、RAM アドレス空間はディジット (4 ビット)単位で構成され、 $\$000 \sim \$3FF$ のアドレスがアクセスできます。詳細は、「第2章 メモリマップ」を参照してください。

3.1.3 レジスタ構成

HMCS400 CPU の内部レジスタ構成を図3.1 に示します。




図 3.1 HMCS400 CPU の内部レジスタ構成

3.2 各レジスタの説明

3.2.1 アキュムレータ(A)、Bレジスタ(B)

A と B は、4 ビットのレジスタで、ALU (Arithmetic and Logic Unit)の演算結果の保持と、メモリ、入出力ポートおよび他のレジスタ間とのデータ転送を行います。

3.2.2 W レジスタ(W)、X レジスタ(X)、Y レジスタ(Y)

W は 2 ビットのレジスタ、X と Y は 4 ビットのレジスタで、RAM のレジスタ間接アドレッシングモードに使用します。また、Y は、D ポートのアドレッシングにも使用します。

3.2.3 SPX レジスタ (SPX)、SPY レジスタ (SPY)

SPXとSPYは、4ビットのレジスタで、各々X、Yの補助レジスタとして使用します。

3.2.4 キャリフラグ (CA)

CA は、1 ビットのフラグで、演算命令実行時の ALU のオーバフローを保持します。オーバフローが発生すると1 にセットされ、発生しないと0 にクリアされます。CA は、キャリセット/リセット命令(SEC、REC)、キャリ付きローテート命令(ROTL、ROTR)によっても影響を受けます。

割り込み処理時には、キャリの内容はスタックに退避され、RTNI 命令によってのみスタックから復帰します。

3.2.5 ステータスフラグ(ST)

ST は、1 ビットのフラグで、演算命令、比較命令、およびビットテスト命令の結果を保持し、条件分岐命令(BR、BRL、CAL、CALL)の分岐条件として使用します。

ST は、次の演算命令、比較命令、ビットテスト命令、または条件分岐命令が実行されるまで、その内容が保持されます。条件分岐命令の実行後は、条件成立または不成立に関わらずステータスの値は1にセットされます。

割り込み処理時には、STの内容はスタックに退避され、RTNI 命令によってのみスタックから復帰します。

3.2.6 プログラムカウンタ (PC)

PC は、14 ビットのカウンタで、CPU が次に実行する命令の ROM アドレスを示しています。

3.2.7 スタックポインタ(SP)

SP は、スタックエリア上の次の退避空間の RAM アドレスを示す 10 ビットのレジスタです。

SP は、リセットにより\$3FF にイニシャライズされます。 サブルーチンコールまたは割り込み処理によりデータが退避されると 4 ずつデクリメントされ、 リターン命令によりデータが復帰されると 4 ずつインクリメントされます。

SPの上位4ビットは1111に固定されています。したがって、スタックは最大16レベルまで使用できます。

SP は、上記のリセットによる方法以外に、割り込み制御ビットエリアのリセットスタックポインタ(RSP)ビットを RAM ビット操作命令(REM、REMD)により、0 にクリアすることで\$3FF にイニシャライズされます。

Soot Cx

3.3 アドレッシングモード

HMCS400 CPU は、3 種類の RAM アドレッシングモードと4 種類の ROM アドレッシングモードの合計 7 種類のアドレッシングモードをサポートしています。

3.3.1 RAM アドレッシングモード

HMCS400 CPUには、3種類のRAMアドレッシングモードがあります。

(1) レジスタ間接アドレッシングモード

レジスタ間接アドレッシングモードの命令は1ワードで構成され、W レジスタ、X レジスタ、および Y レジスタの合計 10 ビットの内容で RAM アドレスを指定します。ただし、\$090~\$25Fの領域をアドレッシングするときは、バンクレジスタ(V)により、バンク 0、1 を選択する必要があります。




図3.2 レジスタ間接アドレッシングモード

(2)直接アドレッシングモード

直接アドレッシングモードの命令は2ワードで構成され、1ワード目のオペコードに続く2ワード目の10 ビットで RAM アドレスを指定します。ただし、 $$090 \sim $25F$ の領域をアドレッシングするときは、バンクレジスタ(V)により、バンク0、1 を選択する必要があります。




図3.3 直接アドレッシングモード

(3) メモリレジスタアドレッシングモード

メモリレジスタアドレッシングモードの命令は 1 ワードで構成され、オペコード 6 ビットに続く下位 4 ビットでメモリレジスタ (MR) $0 \sim 15$ を指定します。




図3.4 メモリレジスタアドレッシングモード

3.3.2 ROM アドレッシングモードと P 命令

HMCS400 CPUには、4種類のROM アドレッシングモードがあります。また、特殊な例としてP命令により、テーブルデータアドレッシングで決まるアドレスのROM データを参照することができます(図 3.9 参照)。

(1) ダイレクトアドレッシングモード

ダイレクトアドレッシングモードの命令は2ワードで構成され、1ワード目下位4ビットと2ワード目10ビットの計14ビットにより、ROMアドレスを指定します。




図3.5 ダイレクトアドレッシングモード

(2) カレントページアドレッシングモード

ROM アドレス空間($\$0000 \sim \$3FFF$)を 256 ワード単位に分割して、各 256 ワードをページと呼びます。ROM アドレス空間は、ページ $0 \sim ページ 63$ の計 64 ページに分割されます。

カレントページアドレッシングモードの命令は1ワードで構成され、オペコード2ビットに続く下位8ビットにより同一ページ内のROMアドレスを指定します。

ただし、本アドレッシングを使用する BR 命令が、ページの境界 (アドレス 256n + 255) に置かれた場合には、プログラムカウンタ (PC) の値は次ページに移ります。




図3.6 カレントページアドレッシングモード

(3)ゼロページアドレッシングモード

ゼロページアドレッシングモードの命令は1ワードで構成され、オペコード4ビットに続く下位6ビットにより0ページ内の\$0000~\$003Fのアドレスを指定します。




図3.7 ゼロページアドレッシングモード

(4) テーブルデータアドレッシングモード

テーブルデータアドレッシングモードの命令は 1 ワードで構成され、オペコード 6 ビットに続く下位 4 ビットとアキュムレータ (A) および B レジスタ (B) の内容による計 12 ビットで ROM アドレスを指定します。




図3.8 テーブルデータアドレッシングモード

(5)P命令

P命令により、テーブルデータアドレッシングモードで決まるアドレスの ROM データを参照できます。参照された ROM データの下位 8 ビットは、ROM データのビット 8 が 1 のときは A、B のペアに転送され、ビット 9 が 1 のときには R1、R2 ポートのポートデータレジスタ (PDR) のペアに転送されます。ビット 8 とビット 9 がともに 1 のときは、A、B ペアへの転送と R1、R2 ポートの PDR ペアへの転送が同時に行われます。P 命令の実行により、PC は影響されません。




図 3.9 P 命令による ROM データの 参照

3.4 処理状態

3.4.1 概要

HMCS400 CPU の処理状態には、プログラム実行状態、例外処理状態、プログラム停止 状態の3種類があります。処理状態の分類を図3.10に、各状態間の遷移を図3.11に示し ます。




図3.10 処理状態の分類




図3.11 状態遷移図

3.4.2 プログラム実行状態

HMCS400 CPU が、順次プログラムを実行している状態です。プログラム実行状態にはアクティブモードとサブアクティブモードがあります。

(1) アクティブモード

システムクロックにより、HMCS400 CPU が高速で動作します。

(2) サブアクティブモード

サブシステムクロックにより、HMCS400 CPU が低速で動作します。したがって、消費電力の低い状態が実現できます。

サブアクティブモードは、ウォッチモードにおいてレジスタフラグエリアの LSON フラグ = 1 の状態で、 $\overline{\text{INT}}_0$ 割り込み、 $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ 割り込み、またはタイマ A 割り込みが発生すると遷移するモードです。

システムクロック発振器は停止しますが、CPU、内蔵周辺モジュール、I/O ポートはサブシステムクロックにより動作します。ただし、A/D コンバータは動作を停止します。

低消費電力状態の詳細は、「第5章 低消費電力モード」を参照してください。

3.4.3 例外処理状態

リセット、ストップモード解除、<mark>および割り込みの</mark>例外処理要因によって、HMCS400 CPU が通常の処理の流れを変えるときの過渡的な状態です。割り込み例外処理では、スタックポインタ(SP)を参照して、プログラムカウンタ(PC)、キャリ(CA)、およびステータス(ST)の退避が行われます。

例外処理についての詳細は、「第4章 例外処理」を参照してください。

3.4.4 プログラム停止状態

プログラム停止状態には、ストップモード、ウォッチモード、およびスタンバイモード の3つのモードがあります。これらのモードでは、消費電力の低い状態が実現できます。

(1) ストップモード

ストップモードは、アクティブモードまたはサブアクティブモードにおいてタイマモードレジスタ A (TMA) の TMA3 ビット = 0 の状態で STOP 命令を実行することによって遷移するモードです。

システムクロック発振器は停止し、CPU、内蔵周辺モジュール、およびI/Oポートはストップモード遷移前の状態を保持します。規定の電圧が与えられているかぎり、CPU レジスタ、周辺機能レジスタ、I/Oポート、およびRAMの内容は保持されます。

(2) ウォッチモード

ウォッチモードは、

・アクティブモードにおいて、タイマモードレジスタA(TMA)のTMA3ビット= 1の状態でSTOP命令を実行する

または、

・サブアクティブモードに おいて、LSON フラグ = 1 (DTON フラグは任意)、または、LSON フラグ = 0 かつ DTON フラグ = 0 の状態で、STOP 命令、もしくは SBY 命令を実行することにより遷移するモードです。

システムクロック発振器は停止して、サブシステムクロック発振器は動作を継続します。 CPU、内蔵周辺モジュールは動作を停止しますが、規定の電圧が与えられているかぎり、 CPU レジスタ、周辺機能レジスタ、および RAM の内容は保持されます。また、I/O ポートの状態も保持されます。ただし、内蔵周辺モジュール中、タイマ A は動作を継続します。 また、サブシステムクロック動作による、液晶表示回路も動作を継続します。

(3) スタンバイモード

スタンバイモードは、アクティブモードにおいて SBY 命令を実行することによって遷 移するモードです。

CPU への動作クロックの供給が停止し、CPU は動作を停止しますが、内蔵周辺機能は動作を継続します。CPUの内部レジスタ、RAM の内容、および I/O ポートの状態は保持されます。

4. 例外処理

第4章 目次

概要	4	9
リセット		0
4.2.1	概要5	0
	(1) RESET 端子入力5	0
	(2) ウォッチドッグタイマのオーバフロー5	0
4.2.2	リセットシーケンス5	0
ストップモード解除	5	1
4.3.1	概要5	1
4.3.2	ストップモード解除シー <mark>ケン</mark> ス(<u>RESET</u> 端子入力による)5	1
4.3.3	ストップモード解除シーケンス	
	($\overline{\mathrm{WU}}_{0}$ ~ $\overline{\mathrm{WU}}_{3}$ 端子への立ち下が <mark>りエッ</mark> ジ入力による) 5	1
リセットおよびスト	ップモード解除時のレジスタ、フラグの <mark>初期値</mark> 5	2
割り込み	5	5
	lors	_
4.5.1	概要5	5
4.5.1 4.5.2	概要 5 各レジスタ、フラグの説明 5	
		6
	ーー・ 各レジスタ、フラグの説明5	6 7
	各レジスタ、フラグの説明	6 7 8
	各レジスタ、フラグの説明	6 7 8
	各レジスタ、フラグの説明	6 7 8 0
	各レジスタ、フラグの説明 5 (1)ポートモードレジスタ0(PMR0:\$008) 5 (2)ポートモードレジスタ1(PMR1:\$009) 5 (3)エッジ検出選択レジスタ(ESR:\$006) 6 (4)割り込み許可フラグ(IE:\$000,0) 6	6 7 8 0 0
	各レジスタ、フラグの説明	6 7 8 0 0 1
	各レジスタ、フラグの説明	6 7 8 0 0 1 1 2
	リセット	(1) RESET 端子入力

	(11)シリアル割り込み要求フラグ(IFS: \$023,2)	63
	(12)シリアル割り込みマスク(IMS: \$023,3)	64
	(13) A/D 割り込み要求フラグ (IFAD: \$003,2)	64
	(14) A/D 割り込みマスク (IMAD: \$003,3)	64
4.5.3	外部割り込み	65
4.5.4	内部割り込み	65
155	割川込み動作	66



4.1 概要

MCU の例外処理要因には、リセット、ストップモード解除、および割り込みがあります。表 4.1 に、例外処理の種類と優先度を示します。

表 4.1 例外処理の種類と優先度

12 7.1	ががたというには、		
優先度	例外処理要因	例外処理開始タイミング	
高	リセット	リセット例外処理要因には、次の2種類があります。	
		・RESET 端子入力	
		RESET 端子が Low レベルになると、MCU はリセット状態になり、た	
		だちに例外処理を開始します。	
		・ウォッチドッグタイマのオーバフロー	
		ウォッチドッグタイマがオーバフローすると、MCU はリセット状態に	
		なり、ただちに例外処理を開始します。	
	ストップ	ストップモード解除例外処理要因には、次の 2 種類があります。	
	モード解除	・RESET 端子入力	
		RESET 端子が Low レベルになると、ストップモードは解除されます。	
		このとき、MCU はリセット状態になり、ただちに例外処理を開始しま	
		∮.	
		・ $\overline{WU}_{_0}$ ~ $\overline{WU}_{_3}$ 端子への立ち下がりエッジ入力	
		$\overline{WU}_{_{0}} \sim \overline{WU}_{_{3}}$ 端子への立ち下がりエッジを検出すると例外処理を開始	
		し、システムクロック <mark>の発振安定</mark> 時間を確保して、ストップモードは	
		解除されます。*	
	割り込み	割り込み要求が発生すると、命令の実行終了時または例外処理終了時に	
低		例外処理を開始します。	

【注】 * ストップモードにおいてサブシステムクロック発振器を停止させた場合、ストップモード解除後のサブシステムクロック動作は、ストップモード解除からサブシステムクロックの発振安定時間を確保してから実行してください。

4.2 リセット

4.2.1 概要

リセットは最も優先順位の高い例外処理です。リセット例外処理要因には次の2種類が あります。

(1) RESET 端子入力

RESET 端子が Low レベルになると、実行中の処理はすべて打ち切られ、MCU はリセット状態になります。リセットによって、CPU の内部状態と、内蔵周辺モジュールの各レジスタがイニシャライズされ、ただちにリセット例外処理が開始されます。

(2) ウォッチドッグタイマのオーバフロー

タイマCをウォッチドッグタイマとして使用しているとき、タイマCがオーバフローすると、MCUはリセット状態になります。 \overline{RESET} 端子入力によるリセットと同様の動作を行った後、リセット例外処理が開始されます。

4.2.2 リセットシーケンス

リセット例外処理要因が発生すると、MCU はリセット状態になります。

システムクロック発振器停止時(電源投入時を含む)に $\overline{\text{RESET}}$ 端子入力によるリセットを行う場合は、発振器の発振安定時間 (t_{RC}^*) を確保する必要があります。したがって、 $\overline{\text{RESET}}$ 端子入力を t_{RC} 以上 Low レベルに保持してください。

また、動作中にリセットする場合は、最低 2 インストラクションサイクル時間の間、 RESET 端子を Low レベルに保持してください。

リセット例外処理要因が発生すると、MCU は次のように動作します。

- (1) RESET 端子入力またはウォッチドッグタイマのオーバフローにより、リセット例外 処理が開始されると、CPU の内部状態と内蔵周辺モジュールの各レジスタがイニシャ ライズされます。割り込み許可フラグ(IE)は 0 にクリアされ、すべての割り込みの 受け付けが禁止されます。各レジスタの初期値は、「4.4 リセットおよびストップモード解除時のレジスタ、フラグの初期値」を参照してください。
- (2) プログラムカウンタ (PC) は、ベクタアドレス\$0000 を取り込みます。したがって、 ROM の\$0000~\$0001 番地に JMPL 命令を記述しておくことで、リセット処理ルーチンに分岐することができます。

RESET 端子入力は非同期入力であり、MCU がどのような動作状態であっても、RESET 端子が Low レベルになるとただちにリセット状態になります。

【注】 * tpcは「第20章 電気的特性」を参照してください。

4.3 ストップモード解除

4.3.1 概要

ストップモード解除例外処理要因は、ストップモード時の $\overline{WU}_0 \sim \overline{WU}_3$ 端子への立ち下がリエッジ入力、または \overline{RESET} 端子入力で、この例外処理要因発生により、ストップモードは解除されます。

4.3.2 ストップモード解除シーケンス(RESET 端子入力による)

ストップモード時 $\overline{\text{RESET}}$ 端子を Low レベルにすると、ストップモードは解除され、 $\overline{\text{MCU}}$ はリセット状態になります。このときストップモードの解除を確実に行うために $\overline{\text{RESET}}$ 端子入力を $\overline{\text{t}}_{\text{RC}}$ 以上 Low レベルに保持してください。

4.3.3 ストップモード解除シーケンス

(WU₀~WU₃端子への立ち下がりエッジ入力による)

ストップモード時に $\overline{WU}_0 \sim \overline{WU}_3$ 端子へ立ち下がりエッジを入力すると、システムクロックの発振安定時間 (t_{RC}) を確保してストップモードは解除されます。

ストップモード解除例外処理では、CPU レジスタ、周辺機能レジスタ、I/O ポート、および RAM の内容は保持されます。ストップモード解除後は、ストップモード遷移命令 (STOP または SBY 命令)の2 アドレス後の命令から実行します。ストップモード遷移命令の後には、必ず NOP 命令を入れてください。

4.4 リセットおよびストップモード解除時のレジスタ、 フラグの初期値

リセットおよびストップモード解除時のレジスタ、フラグの初期値を表4.2に示します。

表 4.2 リセットおよびストップモード解除時のレジスタ、フラグの初期値(1)

表 4.2 りと 9 下のよび ストックモード 解除 時の レシスタ、 フラグ の 初期 値 (T)				
項 目			リセット*1	ストップ
				モード解除
プログラムカウンタ (PC)		\$0000	保持	
ステータス		(ST)	1	保持
スタックポイング	ق	(SP)	\$3FF	保持
割り込み	割り込み許可フラグ	(IE)	0	保持
フラグ / マスク	割り込み要求フラグ	(IF)	0	保持
	割り込みマスク	(IM)	1	保持
I/O	ポートデータレジスタ	(PDR)	全ビット1	保持
	データコントロールレジスタ	(DCD0 ~ DCD2)	全ビット0	保持
		(DCR0 ~ DCR7)	全ビット0	保持
		(DCR8)	00	保持
	ポートモードレジスタ 0	(PMR0)	00	保持
	ポートモードレジスタ1	(PMR1)	0000	保持
	ポートモードレジスタ 2	(PMR2)	0000	保持
	ポートモードレジスタ3	(PMR3)	0000	保持
	ポートモードレジスタ 4	(PMR4)	0000	保持
	エッジ検出選択レジスタ	(ESR)	00	保持
タイマ /	タイマモードレジスタA	(TMA)	0000	*2
シリアル	タイマモードレジスタ B1	(TMB1)	0000	保持
インタフェース	タイマモードレジスタ B2	(TMB2)	-000	保持
	タイマモードレジスタ C1	(TMC1)	0000	保持
	タイマモードレジスタ C2	(TMC2)	-0	保持
	タイマモードレジスタ D1	(TMD1)	0000	保持
	タイマモードレジスタ D2	(TMD2)	-000	保持
	シリアルモードレジスタ1	(SMR1)	0000	保持
·		-		

次頁に続く

表 4.2 リセットおよびストップモード解除時のレジスタ、フラグの初期値(2)

	項 目		リセット*1	ストップ
				モード解除
タイマ /	シリアルモードレジスタ2	(SMR2)	-0X-	保持
シリアル	モジュールセレクトレジスタ 1	(MSR1)	-000	保持
インタフェース	モジュールセレクトレジスタ 2	(MSR2)	00	保持
	プリスケーラ S	(PSS)	\$000	不定
	プリスケーラ W	(PSW)	\$00	*2
	タイマカウンタ A	(TCA)	\$00	不定
	タイマカウンタB	(TCB)	\$00	不定
	タイマカウンタ C	(TCC)	\$00	不定
	タイマカウンタ D	(TCD)	\$00	不定
	タイマライトレジスタB	(TWBU, TWBL)	\$X0	保持
	タイマライトレジスタC	(TWCU, TWCL)	\$X0	保持
	タイマライトレジスタD	(TWDU, TWDL)	\$X0	保持
	8 進カウンタ	(OC)	000	保持
A/D コンバータ	A/D モードレジスタ	(AMR)	0000	保持
液晶表示回路	液晶表示制御レジスタ	(LCR)	0000	保持
	液晶表示モードレジスタ	(LMR)	0000	保持
ビットレジスタ	Low スピードオンフラグ	(LSON)	0	保持
	ウォッチドッグタイマオンフラグ	(WDON)	0	保持
	A/D スタートフラグ	(ADSF)	0	保持
	ダイレクトトランスファオンフラグ	(DTON)	0	保持
	インプットキャプチャ	(ICSF)	0	保持
	ステータスフラグ			
	インプットキャプチャ エラーフラグ	(ICEF)	0	保持
	ギアイネーブルフラグ	(GEF)	0	保持
その他	ミセラニアスレジスタ	(MIS)	0-00	保持
	システムクロック選択レジスタ	(SSR2, SSR1,	0000	保持
	ビット 2, 1, 0	SSR0)		
	ブザーモードレジスタ	(BMR)	0000	保持
	バンクレジスタ	(V)	0	保持

[【]注】 *1 X 印は不定を、-印は存在しないビットを示します。

^{*2} ストップモードにおいて、サブシステムクロックを停止した場合は保持されます。

表 4.2 リセットおよびストップモード解除時のレジスタ、フラグの初期値(3)

項	目	リセット	ストップモード解除		
キャリ	(CA)	MCU リセット直前の値は	保持		
アキュムレータ	(A)	保証されません。プログラ			
B レジスタ	(B)	ムによる初期化が必要で			
W レジスタ	(W)	す。			
X/SPX レジスタ	(X/SPX)	-			
Y/SPY レジスタ	(Y/SPY)				
シリアルデータレジスタ	(SRU, SRL)				
A/D データレジスタ	(ADRU, ADRL)				
RAM					
システムクロック選択レジ	スタ				
ビット3	(SSR3)				
ビット3 (SSR3)					

低

4.5 割り込み

4.5.1 概要

割り込み例外処理を開始する要因には、外部要因($\overline{WU}_0 \sim \overline{WU}_3$ 、 \overline{INT}_0 、 \overline{INT}_1)と内蔵周辺モジュールからの要求による内部要因があります。これらの割り込み要因には、それぞれ独立のベクタアドレスが割り当てられています。割り込み要因と優先度ならびにベクタアドレスの一覧表を表 4.3 に示します。複数の割り込みが同時に発生したときは、優先度の高い割り込みから処理されます。

割り込み要因 ベクタアドレス 優先度 リセット \$0000 高 $\overline{WU}_0 \sim \overline{WU}_3$ \$0002 $\overline{\mathsf{INT}}_{\mathsf{o}}$ \$0004 INT_1 \$0006 タイマA \$0008 タイマBまたはタイマD \$000A タイマC \$000C

表 4.3 割り込み要因一覧表

これらの割り込みには次の特長があります。

シリアルまたは A/D コンバータ

(1) すべての外部割り込み、および内部割り込みは、割り込み許可フラグ (E) により制御されます。

すなわち、IE ビットが 0 にクリアされていると、すべての割り込みは受け付けられません。

\$000E

(2) $\overline{WU}_0 \sim \overline{WU}_3$ 、 \overline{INT}_0 端子入力割り込みは、立ち下がりエッジ検出の外部割り込みです。また、 \overline{INT}_1 割り込みは、立ち下がりエッジ、立ち上がりエッジ、立ち下がり / 立ち上がり両エッジ検出のいずれかに設定できます。

4.5.2 各レジスタ、フラグの説明

割り込みを制御するレジスタ、フラグの一覧を表 4.4 に示します。なお、割り込み制御 ビットエリア、レジスタフラグエリアの制御ビットは、RAM ビット操作命令のみ使用可 能です。

表 4.4 割り込み制御レジスタ、フラグ

アドレス	名 称		略称	R/W	初期値
\$008	ポートモードレジスタ 0		PMR0	W	00
\$009	ポートモードレジスタ 1		PMR1	W	\$0
\$006	エッジ検出選択レジスタ		ESR	W	00
\$000,0	割り込み許可フラグ		IE	R/W	0
\$000,1	リセット SP ビット		RSP	(W)	不定
\$000,2	ウェイクアップ要求フラグ		IFWU	R/(W)	0
\$000,3	ウェイクアップマスク		IMWU	R/W	1
\$001,0	外部割り込み0要求フラグ	割	IF0	R/(W)	0
\$001,1	外部割り込み0マスク	り 込	IMO	R/W	1
\$001,2	外部割り込み1要求フラグ	み 制	IF1	R/(W)	0
\$001,3	外部割り込み1マスクピッ		IM1	R/W	1
\$002,0	タイマ A 割り込み要求フラグ		IFTA	R/(W)	0
\$002,1	タイマ A 割り込みマスク	=H=	IMTA	R/W	1
\$002,2	タイマ B 割り込み要求フラグ	リア	IFTB	R/(W)	0
\$002,3	タイマB割り込みマスク		IMTB	R/W	1
\$003,0	タイマC割り込み要求フラグ		IFTC	R/(W)	0
\$003,1	タイマC割り込みマスク		IMTC	R/W	1
\$003,2	A/D 割り込み要求フラグ		IFAD	R/(W)	0
\$003,3	A/D 割り込みマスク		IMAD	R/W	1
\$022,2	タイマD要求フラグ	レジ	IFTD	R/(W)	0
\$022,3	タイマDマスク	レジスタフラグエリア	IMTD	R/W	1
\$023,2	シリアル割り込み要求フラグ	ラ グ T	IFS	R/(W)	0
\$023,3	シリアル割り込みマスク	リ ア	IMS	R/W	1

(W) はフラグクリアのための0書き込みのみ可能

(1) ポートモードレジスタ 0 (PMR0: \$008)

PMR0 は、2 ビットの書き込み専用のレジスタで、 D_0 、 D_1 端子機能の切り換えを行います。

リセット時に、PMR0は00にイニシャライズされます。



ビット1: D₁/INT₁端子機能切り換え (PMR01)

 D_I/INT_I 端子を D_I 入出力端子として使用するか、 INT_I 入力端子として使用するかを選択します。

INT₁入力端子

PMR01	説明	
0	D,/INT,端子は、D,入出力端子として機能します。	(初期値)
1	D₁/INT₁端子は、INT₁入力端子として機能します。	

ビット0:D_/INT₀端子機能切り換え(PMR00)


 $D_0/\overline{\mathrm{INT}}_0$ 端子を D_0 入出力端子として使用するか、 $\overline{\mathrm{INT}}_0$ 入力端子として使用するかを選択します。

PMR00	説 明	
0	D _o /INT _o 端子は、D _o 入出力端子として機能します。	(初期値)
1	│ │D。/ĪNT。端子は、ĪNT。入力端子として機能します。	

(2) ポートモードレジスタ1(PMR1:\$009)

PMR1は、4ビットの書き込み専用レジスタで、R0ポートの端子機能切り換えを行います。

リセット時に、PMR1 は\$0 にイニシャライズされます。



ビット3: RO₃/WU₃端子機能切り換え(PMR13)

 $R0_3/\overline{WU}_3$ 端子を $R0_3$ 入出力端子として使用するか、 \overline{WU}_3 入力端子として使用するかを選択します。

PMR13	説 明	
0	R0 ₃ /WU ₃ 端子は、R0 ₃ 入出力端子として機能します。	(初期値)
1	 R0₃/WU₃端子は、WU₃入力端子として機能します。	

ビット2: RO₂/WU₂端子機能切り換え(PMR12)

 $R0_2/\overline{WU}_2$ 端子を $R0_2$ 入出力端子として使用するか、 \overline{WU}_2 入力端子として使用するかを選択します。

PMR12	説 明
0	RO ₂ /WU ₂ 端子は、RO ₂ 入出力端子として機能します。 (初期値
1	RO₂/WU₂端子は、WU₂入力端子として機能します。

ビット1: R0₁/WU₁端子機能切り換え (PMR11)

 $R0_1/\overline{WU}_1$ 端子を $R0_1$ 入出力端子として使用するか、 \overline{WU}_1 入力端子として使用するかを選択します。

PMR11	説 明
0	RO ₁ /WU ₁ 端子は、RO ₁ 入出力端子として機能します。 (初期値
1	R0 ₁ /WU ₁ 端子は、WU ₁ 入力端子として機能します。

ビット0:R0/WU。端子機能切り換え(PMR10)

 $R0_0/\overline{WU}_0$ 端子を $R0_0$ 入出力端子として使用するか、 \overline{WU}_0 入力端子として使用するかを選択します。

PMR10	説明	
0	RO _o /WU _o 端子は、RO _o 入出力端子として機能します。	(初期値)
1	│RO₀√WU₀端子は、WU₀入力端子として機能します。	

(3) エッジ検出選択レジスタ(ESR: \$006)

ESR は、2 ビットの書き込み専用レジスタで、 INT_1 端子入力の検出エッジを選択します。 リセット時に、ESR は 00 にイニシャライズされます。

 ビット:
 3
 2
 1
 0

 ESR1
 ESR0

 初期値:
 0
 0

 R/W :
 W
 W

INT₁端子検出エッジ選択

ESR1	ESR0	INT₁端子検出エッジ
0	0	検出しない
	1	立ち下がりエッジ検出
1	0	立ち上がりエッジ検出
	1	立ち下がり / 立ち上がり両エッジ検出

ビット1、0:INT₁端子検出エッジ選択(ESR1、ESR0)

ESR1	ESR0	説明
0	0	INT,端子入力の <mark>エッジ</mark> を検出しません。 (初期値)
	1	INT,端子入力の立ち <mark>下</mark> がリエッジ(̄`)で割り込み要求を発生します。
1	0	INT,端子入力の立ち上がリエッジ(」)で割り込み要求を発生します。
	1	INT₁端子入力の立ち下がり/立ち上がり両エッジ(→ 」で割り込み
		要求を発生します。

(4)割り込み許可フラグ(IE:\$000,0)

E は、すべての割り込み要求に対して、CPU が割り込みを受け付けるか否かを制御します。E は、割り込みが受け付けられるとハードウェアにより 0 にクリアされ、RTNI 命令を実行すると 1 にセットされます。

本フラグは、ビット操作命令によってのみ読み出し/書き込みが可能です。 リセット時に、本フラグは0にクリアされます。

IE	説 明
0	CPU は、すべての割り込みの受け付けを禁止します。 (初期値)
1	CPU は、割り込みの受け付けを許可します。

(5) ウェイクアップ割り込み要求フラグ(IFWU: \$000,2)

IFWU は、 $\overline{WU}_0 \sim \overline{WU}_3$ のウェイクアップ割り込み端子入力要求の有無を反映します。ウェイクアップ入力端子の立ち下がり入力エッジを検出すると、ウェイクアップ割り込み要求フラグが 1 にセットされます。

IFWU は、ビット操作命令によってのみ読み出し / 書き込み(0 書き込みのみ)が可能です。

割り込みが受け付けられても、IFWU はオートクリアされません。ソフトウェアで 0 を書き込んでクリアしてください。

リセット時に、本フラグは0にクリアされます。

IFWU	説 明	
0	ウェイクアップ割り込みが要求されていないことを示します。	(初期値)
1	ウェイクアップ割り込みが要求されていることを示します。	

ストップモードから $\overline{WU}_0 \sim \overline{WU}_3$ の立ち下がりエッジを検出してアクティブモードへ遷移する場合、IFWU は 1 にセットされません。また、この遷移は $\mathbb E$ の値にかかわらずに行われます。この場合、アクティブモード遷移後にウェイクアップ割り込みベクタ処理は行われず、ストップモード遷移命令の2 アドレス後の命令からプログラム実行を開始します。ストップモード遷移命令の後には、必ず NOP 命令を入れてください。

(6) ウェイクアップ割り込みマスク(IMWU:\$000,3)

IMWU は、IFWU をマスクするビットです。IFWU が 1 にセットされ、かつ IMWU が 0 の時、ウェイクアップ割り込みは CPU に要求されます (IE=1 のとき)。

IFWU が 1 にセットされても IMWU が 1 のときには、CPU に割り込みは要求されず、ウェイクアップ割り込みは保留されます。

IMWUは、ビット操作命令によってのみ読み出し/書き込みが可能です。 リセット時に、本フラグは1にセットされます。

IMWU	説明
0	IFWU を許可します。
1	IFWU をマスクします(IFWU が 1 にセットされても保留となります)(初期値)

ストップモードから $\overline{WU}_0 \sim \overline{WU}_3$ の立ち下がりエッジを検出してアクティブモードへ遷移する場合は、IMWU を 0 にクリアしてください。IMWU が 0 にクリアされていないと、 $\overline{WU}_0 \sim \overline{WU}_3$ の立ち下がりエッジを検出しても、アクティブモードへの遷移は行われません。ストップモードを保持します。

(7)外部割り込み 0、1要求フラグ(IF0:\$001,0、IF1:\$001,2)

IF0、IF1 は、 \overline{INT}_0 、 INT_1 の外部割り込み端子入力要求の有無を反映します。外部割り込み入力端子が指定された入力エッジを検出すると、対応する外部割り込み要求フラグが 1 にセットされます。

 \overline{INT}_0 端子入力は、立ち下がりエッジのみを検出します。 INT_1 端子入力は、ESR により、立ち下がり、立ち上がり、立ち下がり / 立ち上がり両エッジ検出を選択できます。

IF0、IF1 は、ビット操作命令によってのみ読み出し/書き込み(0書き込みのみ)が可能です。

割り込みが受け付けられても、IF0、IF1 はオートクリアされません。ソフトウェアで0 を書き込んでクリアしてください。

リセット時に本フラグは0にクリアされます。

IF0、IF1	説 明
0	INT。、INT,が要求されていないことを示します。 (初期値)
1	INT。、INT,が要求されていることを示します。

(8)外部割り込み 0、1 マスク (IMO:\$001,1、IM1:\$001,3)

IM0、IM1 は、対応するIF0、IF1 をマスクするビットです。IF0、IF1 が 1 にセットされ、かつ対応するIM0、IM1 が 0 のとき、当該外部割り込みは CPU に要求されます (IE = 1 のとき)。

IF0、IF1 が 1 にセットされても対応する IMO、IM1 が 1 のときには、CPU に割り込みは要求されず当該外部割り込みは保留されます。

IMO、IM1 は、ビット操作命令によってのみ読み出し/書き込みが可能です。 リセット時に本フラグは1にセットされます。

IMO、IM1	説明
0	IF0、IF1 を許可します。
1	IF0、IF1 をマスクします(IF0、IF1 フラグが 1 にセットされても保留となりま
	す)。 (初期値)

(9)タイマA~D割り込み要求フラグ

(IFTA: \$002,0, IFTB: \$002,2, IFTC: \$003,0, IFTD: \$022,2)

IFTA~IFTD は、タイマ A~D割り込み要求の有無を反映します。タイマ A~D がオーバフローすると、対応する IFTA~IFTD が 1 にセットされます。

IFTA~IFTD は、ビット操作命令によってのみ読み出し/書き込み(0 書き込みのみ)が可能です。

割り込みが受け付けられても、IFTA~IFTD はオートクリアされません。ソフトウェアで 0 を書き込んでクリアしてください。

リセット時に、本フラグは0にクリアされます。

IFTA ~ IFTD	説 明				
0	0 タイマA~D割り込みが要求されていないことを示します。				
1	タイマA~D割り込みが要求されていることを示します。				

(10) タイマ A~D 割り込みマスク

(IMTA: \$002,1, IMTB: \$002,3, IMTC: \$003,0, IMTD: \$022,3)

IMTA~IMTD は対応する IFTA~IFTD をマスクするビットです。

IFTA~IFTD が 1 にセットされ、かつ対応する IMTA~IMTD が 0 のとき、当該タイマ割り込みは CPU に要求されます(IE=1 のとき)。

IFTA~IFTD が 1 にセットされても対応する IMTA~IMTD が 1 のときには、CPU に割り込みは要求されず当該タイマ割り込みは保留されます。

IMTA~IMTD は、ビット操作命令によってのみ読み出し/書き込みが可能です。 リセット時に、本フラグは1にセットされます。

IMTA ~ IMTD		説	明	
0	IFTA~IFTD を許可します。	\sim		
1	IFTA~IFTD をマスクします	(IFTA~IFTI	つが1にセットさ	されても保留となりま
	す)。			(初期値)

(11)シリアル割り込み要求フラグ(IFS:\$023,2)

IFS は、シリアル割り込み要求の有無を反映します。シリアルインタフェースが転送終了(強制終了を含む)すると、IFS が1にセットされます。

IFS は、ビット操作命令によってのみ読み出し/書き込み(0 書き込みのみ)が可能です。

割り込みが受け付けられても、IFS はオートクリアされません。ソフトウェアで 0 を書き込んでクリアしてください。

リセット時に、本フラグは0にクリアされます。

IFS	説 明				
0	シリアル割り込みが要求されていないことを示します。 (初期	值)			
1	シリアル割り込みが要求されていることを示します。				

(12)シリアル割り込みマスク(IMS: \$023,3)

IMS は、IFS をマスクするビットです。IFS が 1 にセットされ、かつ IMS が 0 のとき、シリアル割り込みは CPU に要求されます (1E=1 のとき)。

IFS が 1 にセットされても IMS が 1 のときには、CPU に割り込みは要求されずシリアル割り込みは保留されます。

IMS は、ビット操作命令によってのみ読み出し/書き込みが可能です。

リセット時に、本フラグは1にセットされます。

IMS	説明
0	IFS を許可します。
1	IFS をマスクします(シリアル割り込みは、IFS が 1 にセットされても保留とな
	ります)。 (初期値)

(13) A/D 割り込み要求フラグ (IFAD: \$003,2)

IFAD は、A/D 割り込み要求の有無を反映します。A/D コンバータが変換終了すると、IFAD が 1 にセットされます。

IFADは、ビット操作命令によってのみ読み出し/書き込み(0書き込みのみ)が可能です。

割り込みが受け付けられても、IFAD はオートクリアされません。ソフトウェアで 0 を書き込んでクリアしてください。

リセット時に、本フラグは0にクリアされます。

IFAD	説 明
0	A/D 割り込みが要求されていないことを示します。 (初期値)
1	A/D 割り込みが要求されていることを示します。

(14) A/D 割り込みマスク(IMAD: \$003,3)

IMAD は、IFAD をマスクするビットです。IFAD が 1 にセットされ、かつ IMAD が 0 のとき、A/D 割り込みは CPU に要求されます(IE = 1 のとき)。

IFAD が 1 にセットされても IMAD が 1 のときには、CPU に割り込みは要求されず A/D 割り込みは保留されます。

IMADは、ビット操作命令によってのみ読み出し/書き込みが可能です。 リセット時に、本フラグは1にセットされます。

IMAD	説明
0	IFAD を許可します。
1	IFAD をマスクします(A/D 割り込みは、IFAD が 1 にセットされても保留となり
	ます)。 (初期値)

4.5.3 外部割り込み

外部割り込みは、 $\overline{\text{INT}}_0$ と $\overline{\text{INT}}_1$ の 2 要因があります。 $\overline{\text{INT}}_0$ 割り込みは、 $\overline{\text{INT}}_0$ 端子の立ち下がりエッジを検出することで要求されます。 $\overline{\text{INT}}_1$ 割り込みは、立ち下がりエッジ、立ち上がり西エッジ検出をエッジ検出選択レジスタ (ESR) により設定できます。

外部割り込みが要求されると対応する外部割り込み要求フラグ(IF0、IF1)が1にセットされます。これらの割り込み要求は、外部割り込みマスク(IM0、IM1)により、各々独立に許可または禁止を設定できます。また、割り込み許可フラグ(IE)により、割り込み全体の許可または禁止を制御できます。

外部割り込みが受け付けられると、割り込み例外処理中に IE がハードウェアにより 0 にクリアされ、他の割り込みの受け付けは禁止されます。

外部割り込みの優先順位は、 INT_1 の方が低く \overline{INT}_0 の方が高くなります。詳細は、表 4.3 を参照してください。

4.5.4 内部割り込み

内蔵周辺モジュールからの内部割り込み要因は、 $タイマA\sim D割り込み、A/D割り込み、およびシリアル割り込みの6要因があります。$

内部割り込みが要求されると対応する割り込み要求フラグ(IF)が1にセットされます。 これらの割り込み要求は、割り込み要求マスク(IM)により、各々独立に許可または禁止 を設定できます。また、IEにより、割り込み全体の許可または禁止を制御できます。

内部割り込みが受け付けられると、割り込み例外処理中に IE がハードウェアにより 0 にクリアされ、他の割り込みの受け付けは禁止されます。

内部割り込みの優先順位については、表4.3を参照してください。

4.5.5 割り込み動作

割り込みは、割り込みコントローラによって制御されます。割り込みコントローラのブロック図を図4.1に、割り込み例外処理の起動条件を表4.5に示します。また、割り込み受け付けまでのフローおよび割り込みシーケンスをそれぞれ図4.2、図4.3に示します。割り込み動作を以下に説明します。

- [1]対応する割り込みマスク(IM)が0にクリアされている状態で、割り込み要因が発生して割り込み要求フラグ(IF)が1にセットされたとき、プライオリティコントローラに割り込み要求信号が送られます。
- [2] プライオリティコントローラは、最高位の割り込み要求を選択し、その他の割り込みを保留します。
- [3] 割り込み許可フラグ (E) を参照し、E=1 ならば最高位の割り込みが受け付けられますが、E=0 のときにはすべての割り込みは保留となります。
- [4]割り込みが受け付けられると、そのとき実行中の命令の処理が終了した後、プログラムカウンタ(PC)、キャリ(CA)、およびステータス(ST)の内容をスタックに退避し、スタックポインタ(SP)を4だけデクリメントします。
- [5] IE が 0 にクリアされます。これにより、すべての割り込みの受け付けが禁止されます。
- [6]受け付けた割り込みに対応するベクタアドレスを生成し、PC にロードします。ベクタアドレスに記述された JMPL 命令の分岐先のアドレスから、割り込み処理ルーチンの実行を開始します(各ベクタアドレスには、JMPL 命令を記述して、対応する割り込み処理ルーチンへ分岐させてください)。

表 4.5 割り込み例外処理の起動条件

割り込み制御ビット	割り <mark>込</mark> み要因						
	$\overline{WU}_0 \sim \overline{WU}_3$	ĪNT ₀	INT ₁	タイマA	タイマB	タイマC	A/D
					または		または
					タイマD		シリアル
IE	1	1	1	1	1	1	1
IFWU • ĪMWU	1	0	0	0	0	0	0
IF0 · ĪMO	Х	1	0	0	0	0	0
IF1 ⋅ ĪM1	Х	X	1	0	0	0	0
IFTA • ĪMTĀ	Х	Χ	X	1	0	0	0
IFTB • IMTB + IFTD • IMTD	Х	Χ	Х	Х	1	0	0
IFTC · IMTC	Х	X	Х	Х	Х	1	0
IFAD • IMAD + IFS • IMS	X	Χ	X	X	X	X	1

X:0または1いずれの値であっても動作に影響しません。




図4.1 割り込みコントローラのブロック図




図4.2 割り込み受け付けまでのフロー




図4.3 割り込みシーケンス



5. 低消費電力モード

第5章 目次

5.1	概要	<u>.</u>	73
	5.1.1	特長	73
	5.1.2	状態遷移図	75
	5.1.3	端子 <mark>構成</mark>	76
	5.1.4	レジスタ、フラグ構成	76
5.2	各レジスタ、フラク	ブの説明	77
	5.2.1	ミセラニアスレジスタ(MIS:\$005)	77
	5.2.2	システムクロック選択レジスタ(SSR:\$004)	79
	5.2.3	タイマモードレジスタA(TMA:\$00F)	81
	5.2.4	ポートモードレジスタ 0(PMR0:\$008)	83
	5.2.5	ポートモードレジスタ1(PMR1:\$009)	84
	5.2.6	エッジ検出選択レジスタ(ESR:\$006 <mark>)</mark>	86
	5.2.7	ロースピードオンフラグ(LSON:\$020,0)	87
	5.2.8	DTON フラグ (DTON : \$020,3)	89
	5.2.9	モジュールスタンバイレジスタ1(MSR1:\$00D)	89
	5.2.10	モジュールスタンバイレジスタ 2 (MSR2: \$00E)	90
5.3	スタンバイモード.		91
	5.3.1	スタンバイモードへの遷移方法	91
	5.3.2	スタンバイモードの解除方法	91
		(1) RESET 端子入力による解除	91
		(2)割り込みによる解除	91
5.4	ストップモード		93
	5.4.1	ストップモードへの遷移方法	93
	5.4.2	ストップモードの解除方法	93
		(1) RESET 端子入力による解除	93
		(2) $\overline{\mathrm{WU}}_{\scriptscriptstyle{0}}$ $^{\sim}$ $\overline{\mathrm{WU}}_{\scriptscriptstyle{3}}$ 端子入力による解除	93
	5.4.3	ストップモード解除後の発振安定時間	94

5. 低消費電力モード

		(1) RESET 端子入力による解除	94
		(2) $\overline{\mathrm{WU}}_{\scriptscriptstyle{0}}$ ~ $\overline{\mathrm{WU}}_{\scriptscriptstyle{3}}$ 端子入力による解除	94
5.5	ウォッチモード		95
	5.5.1	ウォッチモードへの遷移方法	95
	5.5.2	ウォッチモードの解除方法	95
		(1)RESET 端子入力による解除	95
		$(2)\overline{ ext{INT}}_{\scriptscriptstyle 0}$ 、 $\overline{ ext{WU}}_{\scriptscriptstyle 0}$ ~ $\overline{ ext{WU}}_{\scriptscriptstyle 3}$ 、またはタイマ A 割り込みによる解除	95
	5.5.3	ウォッチモード解除後の動作タイミング	96
5.6	サブアクティブモー	F	98
	5.6.1	サブアクティブモードへの遷移方法	98
	5.6.2	サブアクティブモードの解除方法	98
	5.6.3	ダイレクト遷移時(サブアクティブモードからアクティブモード)の	
		動作タイミング	99
5.7	モジュールスタンバ	`イ機能	100
	5.7.1	モジュールスタンバイ機能	100
	5.7.2	使用上の <mark>注意</mark>	100
5.8	割り込みフレーム		101
5.9	低消費電力モード動	作シーケンス	102
5.10	使用上の注意		103
	5.10.1	割り込みフレーム	103
	5.10.2	WU ₀ ~WU ₃ 端子機能	104
		Cx	

5.1 概要

5.1.1 特長

HD404889 シリーズは、次の4種類の低消費電力モードをサポートしています。

- (1) スタンバイモード
- (2)ストップモード
- (3) ウォッチモード
- (4) サブアクティブモード

各モードの遷移 / 解除方法とクロックの状態を表 5.1 に、CPU や内蔵周辺モジュールの内部状態を表 5.2 に示します。

表 5.1 動作モードとクロック状態

			状	態
モード名	起動方法	解除方法	システム	サブシステム
			クロック	クロック
			発振器	発振器
スタンバイ	アクティブモード <mark>から</mark> の	・RESET 端子入力	発振	発振
モード	SBY 命令	・割り込み要求		
ストップ	アクティブモードからの	・RESET 端子入力	停止	*
モード	STOP 命令 (TMA3 = 0)	・ストップモードにお		
	サブアクティブモードからの	け <mark>る WU</mark> ₀ ~WU ₃ 端子		
	STOP/SBY命令(TMA3 = 0、LSON	への立ち下がりエッジ		
	= 0, DTON = 0)	入力		
ウォッチ	アクティブモードからの STOP	・RESET 端子入力	停止	発振
モード	命令 (TMA3 = 1)	・LSON=0時のタイマ		
	サブアクティブモードからの	A、WU ₀ ~WU ₃ 、また		
	STOP/SBY 命令(TMA3=1で	は INT ₀ 割り込み要求		
	LSON=1またはLSON=0かつ			
	DTON = 0)			
サブアクティブ	LSON = 1 の時のウォッチモード	・RESET 端子入力	停止	発振
モード	からのタイマ A、 $\overline{WU}_0 \sim \overline{WU}_3$ 、ま	・STOP / SBY 命令		
	たは INT ₀ 割り込み要求	(TMA3 = 1、 LSON = 1、		
		またはLSON=0かつ		
		DTON=0)		
		・STOP / SBY 命令		
		(TMA3 = 0, LSON = 0,		
		DTON=0)		

【注】 * システムクロック選択レジスタ (SSR)の SSR3 ビットの設定により、発振 / 停止の選択ができます。

表 5.2 低消費電力モードの動作

人。三 100/10英七	, , , , , , , , , , , , , , , , , , ,			
機能	ストップモード	ウォッチモード	スタンバイモード	サブアクティブ
				モード
CPU	保持	保持	保持	
RAM	保持	保持	保持	
タイマA	リセット			
タイマB	停止	停止		
タイマC	停止	停止		
タイマD	停止	停止		
シリアル	停止* ¹	停止* ¹		
インタフェース				
A/D コンバータ	停止	停止		停止
液晶表示回路	停止	*2		
I/O ポート	保持	保持	保持	

【注】 は動作。

- *1 外部クロックモードでクロックが入力された場合、送信または受信動作を行います。 ただし、割り込み動作は停止します。
- *2 32.768kHz クロックソース使用時に動作します。

5.1.2 状態遷移図

低消費電力モードの状態遷移図を図5.1に示します。




図 5.1 状態遷移図

5.1.3 端子構成

低消費電力モードを制御する端子構成を表5.3に示します。

表 5.3 端子構成

名 称	記号	入出力	機能
ストップモード解除	$\overline{WU}_0 \sim \overline{WU}_3$	入力	ストップモード解除
外部割り込み	$ \overline{\text{INT}}_0, \overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$	入力	ウォッチモード解除、スタンバイモード解除
	INT ₁	入力	スタンバイモード解除

5.1.4 レジスタ、フラグ構成

低消費電力モードを制御するレジスタ、フラグ構成を表 5.4 に示します。

表 5.4 レジスタ、フラグ構成

アドレス	名 称	略称	R/W	初期値
\$005	ミセラニアスレジスタ	MIS	W	0-00
\$004	システムクロック選択レジスタ	SSR	W	\$0
\$00F	タイマモードレジスタA	TMA	W	\$0
\$008	ポートモードレジスタ 0	PMR0	W	00
\$009	ポートモードレジスタ 1	PMR1	W	\$0
\$020,0	ロースピードオンフラグ	LSON	R/W	0
\$020,3	DTON フラグ	DTON	R/W	0
\$006	エッジ検出選択レジスタ	ESR	W	00
\$00D	モジュールスタンバイレジスタ 1	MSR1	W	-000
\$00E	モジュールスタンバイレジスタ 2	MSR2	W	00

【注】 レジスタフラグエリアの制御ビットは、RAM ビット操作命令のみ使用可能です。詳細は、「第2章 メモリマップ」を参照してください。

5.2 各レジスタ、フラグの説明

5.2.1 ミセラニアスレジスタ (MIS: \$005)

MIS は、3 ビットの書き込み専用レジスタで、ポートのプルアップ MOS のオン / オフ、およびウォッチモード、サブアクティブモード時の割り込みフレーム周期とモード解除時の発振安定時間を設定します。

リセット時に、MIS は 0-00 にイニシャライズされます。

ここでは、MIS1、MIS0 ビットについて説明します。MIS3 ビットについては、「6.1.2 (3) ミセラニアスレジスタ (MIS)」を参照してください。

ビット:	3	2	1	0
	MIS3	MIS2*2	MIS1	MIS0
初期値:	0	0	0	0
R/W :	W	W	W	W
	Y 6			

割り込みフレーム周期および発振安定時間設定

MIS1	MIS0	割り込みフレーム 周期 T (ms)	発振安定時間 t _{RC} (ms)	発振回路条件
0	0	0.24414	0.12207 (0.24414) *1	外部クロック入力
	1	3.90625	7.8125	セラミック発振子
1	0	3.90625	31.25	水晶発振子
	1	1	吏用禁止	

プルアップMOS制御

【注】*1 ()内はダイレクト遷移時の値です。
*2 ビット2は "0" を設定してください。

ビット1、0:割り込みフレーム周期および発振安定時間設定(MIS1、MIS0)

低消費電力モード (ウォッチモード、サブアクティブモード) 時の割り込みフレーム周期と低消費電力モード解除時の発振安定時間を設定します。MIS1、MIS0 ビットによる発振安定時間の設定は、AC 特性で規定されるシステムクロック発振子の発振安定時間(t_{RC}) 以上になるようにしてください。

MIS1	MIS0	割り込みフレーム周期	発振安定時間	発振回路条件
		(T)* ¹	(t _{RC}) *1	
0	0	0.24414ms	0.12207ms(0.24414ms) * ²	外部クロック入力
	1	3.90625ms	7.8125ms	セラミック発振子接続
1	0	3.90625ms	31.25ms	水晶発振子接続
	1	使用禁止		-

【注】 *1 T、t_{RC}の値は、X1、X2端子に32.768kHzの水晶発振子を接続したときの値です。*2 サブアクティブモードからアクティブモードへダイレクト遷移させる場合のみ、() 内の値となります。

Soot Cx

5.2.2 システムクロック選択レジスタ (SSR: \$004)

SSR は、4 ビットの書き込み専用レジスタで、システムクロック分周比の選択、使用するシステムクロック発振子周波数 (f_{OSC}) の登録、サブシステムクロック周波数 (f_{SUB}) の分周比の設定、およびストップモード時のサブシステムクロック発振の設定を行います。

リセット時に、SSR は\$0 にイニシャライズされます。

ここでは、SSR3、SSR2、およびSSR0ビットについて説明します。SSR1ビットについては、「7.2.1 システムクロック選択レジスタ(SSR)」を参照してください。



【注】* サブシステムクロックを使用しない場合は、ビット3を必ず "1" に 設定してください。

ビット3:サブシステムクロック停止設定(SSR3)

ストップモード時に、サブシステムクロック (32.768kHz 発振器)を動作させるか停止させるかを選択します。尚、サブシステムクロックを使用しない場合は必ず "1" に設定してください。

SSR3	説 明	
0	ストップモード時、サブシステムクロックは動作します。	(初期値)
1	ストップモード時、サブシステムクロックは停止します。	

ビット2: サブシステムクロック分周比切り換え (SSR2)

サブアクティブモード時に CPU および内蔵周辺モジュールに供給されるサブシステム クロックの分周比を設定します。ただし、プリスケーラ W(PSW) に供給されるサブシステムクロックの分周比は、 $f_w = f_x / 8$ に固定されています。

SSR2	説 明
0	f_{SUB} は、サブシステムクロック発振子周波数 f_{χ} の 1 / 8 (f_{SUB} = f_{χ} / 8)
	CPU の 1 インストラクションサイクルは、244.14 μ s(f _x = 32.768kHz 時)
	(初期値)
1	f_{SUB} は、サブシステムクロック発振子周波数 f_{X} の 1 / 4(f_{SUB} = f_{X} / 4)
	CPU の 1 インストラクションサイクルは、122.07 μ s (f _x = 32.768kHz 時)

ビット0:システムクロック分周比切り換え(SSR0)

アクティブモードおよびスタンバイモード時のシステムクロックの分周比を設定します。

システムクロックの分周比の切り換え方法は、「7.2.3 システムクロック切り換え方法」を参照してください。

SSR0	説明
0	f _{cyc} は、システムクロック発振子周波数 f _{osc} の 1 / 4 (f _{cyc} = f _{osc} / 4)
	CPU の 1 インストラクションサイクルは、1 μ s(f _{osc} = 4.0MHz 時) (初期値)
1	f _{cyc} は、システムクロック発振子周波数 f _{osc} の 1 / 32 (f _{cyc} = f _{osc} / 32)
	CPU の 1 インストラクションサイクルは、8 µ s (f _{osc} = 4.0MHz 時)

5.2.3 タイマモードレジスタA(TMA: \$00F)

TMA は、4 ビットの書き込み専用レジスタで、タイマカウンタ A (TCA) の動作クロックの設定、タイマ A タイムベースモード時のプリスケーラ W (PSW) 、TCA のクリア指定を行います。

リセット時に、TMA は\$0 にイニシャライズされます。

ここでは、TMA3 ビットについて説明します。 $TMA2 \sim TMA0$ ビットについては、「9.2.1 タイマモードレジスタ A (TMA) 」を参照してください。

ビット:

初期値:

R/W :

3 2 1 0

TMA3 TMA2 TMA1 TMA0

0 0 0 0

W W W W

タイマAクロック選択

TMA3	TMA2	TMA1	TMA0	プリスケーラ	入力クロック周期	モード
0	0	0	0	PSS	2048 t _{cyc}	
			1	PSS	1024 t _{cyc}	フリ
		1	0	PSS	512 t _{cyc}	フリー ランニングタイマ
			1	PSS	128 t _{cyc}	2
	1	0	0	PSS	32 t _{cyc}	」
			1	PSS	8 t _{cyc}	クタ
		1	0	PSS	4 t _{cyc}	イマ
			1	PSS	2 t _{cyc}	
1	0	0	0	PSW	32 t _{Wcyc}	
			1	PSW	16 t _{Wcyc}	時
		1	0	PSW	8 t _{Wcyc}	用
			1	PSW	2 t _{Wcyc}	タイ
	1	0	0	-	1 / 2 t _{Wcyc}	時計用タイムベース
			1	-	使用禁止	
		1	Х	-	PSW、TCAクリア	

X : Don't care

ビット3:プリスケーラ選択(TMA3)


TCAのクロックソースを設定します。PSWをクロックソースとした場合、タイマAはタイムベースモードとなり、ウォッチモード、サブアクティブモード時の割り込みフレームのタイミングを生成します。

TMA3	説明
0	TCA のクロックソースは、PSS。タイマ A は、フリーランニングタイマ動作を行
	います。 (初期値)
1	TCA のクロックソースは、PSW。タイマ A は、時計用タイムベース動作を行い
	ます。 (「9.3.2 時計用タイムベース動作」参照)。



5.2.4 ポートモードレジスタ 0 (PMR0: \$008)

PMR0 は、2 ビットの書き込み専用レジスタで、 D_0 、 D_1 端子機能切り換えを行います。 リセット時に、PMR0 は 00 にイニシャライズされます。



D₁/INT₁端子機能切り換え

0	D₁入出力端子
1	INT ₁ 入力端子

ビット1: D₁/INT₁端子機能切り換え (PMR01)

 D_I/INT_I 端子を D_I 入出力端子として使用するか、 INT_I 入力端子として使用するかを選択します。

PMR01	説明	
0	D₁/INT₁端子は、D₁入出力端子として機能します。	(初期値)
1	D,/INT,端子は、INT,入力端子として機能します。	

ビット0:D₀/INT₀端子機能切り換え(PMR00)


 $D_0/\overline{\mathrm{INT}}_0$ 端子を D_0 入出力端子として使用するか、 $\overline{\mathrm{INT}}_0$ 入力端子として使用するかを選択します。

PMR00	説 明	
0	D _o /INT _o 端子は、D _o 入出力端子として機能します。	(初期値)
1	D _o /INT _o 端子は、INT _o 入力端子として機能します。	

5.2.5 ポートモードレジスタ1(PMR1:\$009)

PMR1は、4ビットの書き込み専用レジスタで、R0ポートの端子機能切り換えを行います。

リセット時に、PMR1 は\$0 にイニシャライズされます。



ビット3:R0₃/WU₃端子機能切り換え(PMR13)

 $R0_3/\overline{WU}_3$ 端子を $R0_3$ 入出力端子として使用するか、 \overline{WU}_3 入力端子として使用するかを選択します。

PMR13	説 明
0	RO ₃ /WU ₃ 端子は、RO ₃ 入出力端子として機能します。 (初期値
1	R0₃/WU₃端子は、WU₃入力端子として機能します。

ビット2: RO₂/WU₂端子機能切り換え(PMR12)

 $R0_2/\overline{WU}_2$ 端子を $R0_2$ 入出力端子として使用するか、 \overline{WU}_2 入力端子として使用するかを選択します。

PMR12	説 明	
0	RO ₂ /WU ₂ 端子は、RO ₂ 入出力端子として機能します。 (初期値	≦)
1	 R0₂/WU₂端子は、WU₂入力端子として機能します。	

ビット1: R0₁/WU₁端子機能切り換え (PMR11)

 $R0_1/\overline{WU}_1$ 端子を $R0_1$ 入出力端子として使用するか、 \overline{WU}_1 入力端子として使用するかを選択します。

PMR11	説 明
0	R0,/WU,端子は、R0,入出力端子として機能します。 (初期値)
1	R0 ₁ /WU ₁ 端子は、WU ₁ 入力端子として機能します。

ビット0:R0/WU。端子機能切り換え(PMR10)

 $R0_0/\overline{WU}_0$ 端子を $R0_0$ 入出力端子として使用するか、 \overline{WU}_0 入力端子として使用するかを選択します。

PMR10	説明	
0	RO _o /WU _o 端子は、RO _o 入出力端子として機能します。	(初期値)
1	 RO _o /WU _o 端子は、WU _o 入力端子として機能します。	

5.2.6 エッジ検出選択レジスタ (ESR: \$006)

ESR は、2 ビットの書き込み専用レジスタで、 INT_1 端子入力の検出エッジを選択します。 リセット時に、ESR は 00 にイニシャライズされます。



INT₁端子検出エッジ選択

ESR1	ESR0	INT₁端子検出エッジ	
0	0	検出しない	
	1	立ち下がりエッジ検出	
1	0	立ち上がりエッジ検出	
	1	立ち下がり / 立ち上がり両エッジ検出	

ビット 1、0:INT₁端子検出エッジ選択(ESR1、ESR0)

ESR1	ESR0	説 明
0	0	INT,端子入力のエッジを検出しません。 (初期値)
	1	INT,端子入力の立ち下がりエッジ(¬)で割り込み要求を発
		生します。
1	0	INT,端子入力の立ち上がりエッジ(_厂)で割り込み要求を発
		生します。
	1	INT,端子入力の立ち下がり/立ち上がり両エッジ(¬)
		で割り込み要求を発生します。

5.2.7 ロースピードオンフラグ (LSON: \$020,0)

LSON は、動作モード遷移に伴い、CPU およびタイマ A 以外の内蔵周辺モジュールの動作クロックをシステムクロック ($_{CPU}$ = $_{PER}$ = f_{cyc}) とするか、サブシステムクロック ($_{CPU}$ = $_{PER}$ = f_{SUB}) とするかを選択します。

本ビットは、ウォッチモード、サブアクティブモードの遷移 / 解除に使用され、DTON フラグ (DTON)、TMA の TMA3 ビット、STOP 命令、SBY 命令、およびタイマ A 時計用 タイムベース動作時の $\overline{\text{INT}}_0$ 割り込み、 $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ 割り込み、タイマ A 割り込みとの組み 合わせで機能します。動作モード遷移を起動する命令の実行、割り込み発生時以外は、本ビットの設定は動作に影響しません。

リセット時に、本フラグは0にクリアされます。

LSON	説明
0	タイマ A 以外の内蔵周辺モジュール、および CPU の動作クロックをシステムク
	ロックとします。 (初期値)
1	タイマ A 以外の内蔵周辺モジュール、および CPU の動作クロックをサブシステ
	ムクロックとします。

図 5.2 に LSON、DTON が関係する動作モード遷移を示します。




図 5.2 LSON、DTON とモード遷移

LSON は、書き込みと同時に有効となりますが、読み出し値が有効となるのは、状態遷移後です。一例を図 5.3 に示します。




図 5.3 LSON 読み出しシーケンスの例

5.2.8 DTON フラグ (DTON: \$020,3)

DTON は、サブアクティブモードからアクティブモードへのダイレクト遷移を制御します。


本フラグは、サブアクティブモードにおいてのみ1にセットできます。 リセット時およびアクティブモード時に、本フラグは0にクリアされます。

DTON	説 明
0	サプアクティブモード時、STOP または SBY 命令を実行すると、ウォッチモード、
	またはストップモードに遷移します。 (初期値)
1	サブアクティブモード時、LSON = 0 の状態で STOP または SBY 命令を実行する
	と、アクティブモードにダイレクト遷移(LSON=1 のときは、ウォッチモード
	に遷移)します。

5.2.9 モジュールスタンバイレジスタ1(MSR1:\$00D)

MSR1 は 3 ビットの書き込み専用レジスタで、タイマ B、タイマ C、タイマ D へのシステムクロックの供給 / 停止を設定します。モジュールスタンバイ中は、モードレジスタの設定値は保持されます。

リセット時に、MSR1 は000 にイニシャライズされます。




詳細は、「10.2.7」、「11.2.7」、「12.2.7」の「モジュールスタンバイレジスタ 1」を参照してください。

5.2.10 モジュールスタンバイレジスタ2(MSR2:\$00E)

MSR2 は、2 ビットの書き込み専用レジスタで、A/D コンバータおよびシリアルインタフェースへのシステムクロックの供給 / 停止を設定します。モジュールスタンバイ中は、モードレジスタの設定値は保持されます。

リセット時に、MSR2 は00 にイニシャライズされます。



詳細は「13.2.6」、また<mark>は「14.2.4」の「モジュールスタンバイレジスタ2」を参照してください。</mark>

5.3 スタンバイモード

5.3.1 スタンバイモードへの遷移方法

アクティブモードで、SBY 命令を実行するとスタンバイモードへ遷移します。

スタンバイモードでは、発振器は動作し続けますが、命令実行に関係したクロックが停止します。CPU は動作を停止し、レジスタ、RAM、および出力に設定された D ポート、R ポートは、スタンバイモードに入る直前の状態を保持します。また、割り込み、タイマ、シリアルインタフェースなどの内蔵周辺モジュールは、動作を継続します。

消費電力は、CPU が停止する分だけ、アクティブモードに比べて小さくなります。

5.3.2 スタンバイモードの解除方法

スタンバイモードの解除には、RESET 端子入力による方法と割り込みによる方法があります。

(1) RESET 端子入力による解除

RESET 端子が Low レベルになるとリセット状態となり、スタンバイモードは解除されます。

(2)割り込みによる解除

割り込みが要求されると(当該割り込みの割り込み要求フラグ(IF) = 1、割り込みマスク (IM) = 0)スタンバイモードは解除され、アクティブモードに遷移します。遷移後、SBY 命令の次の 1 命令を実行した後、割り込み許可フラグ (IE) が 1 の場合には、当該割り込み例外処理が行われます。また、IE が 0 の場合には、割り込みは保留され、直前の命令系列の実行が続けられます。

図 5.4 に低消費電力モード解除のフローチャートを示します。




図 5.4 低消費電力モード解除のフローチャート

5.4 ストップモード

5.4.1 ストップモードへの遷移方法

アクティブモードにおいて、TMAのTMA3=0にクリアした状態でSTOP命令を実行するか、サブアクティブモードにおいてDTON=0、LSON=0、TMA3=0の状態でSTOPまたはSBY命令を実行すると、ストップモードに遷移します。ストップモードでは、CPU、I/Oポート、RAM、周辺モジュールのレジスタの内容は保持され、内蔵周辺モジュールのすべての機能が停止します。したがって、すべての動作モードで最も消費電力が小さくなります。

ストップモードでは、システムクロックは停止します。また、サブシステムクロックは、 SSR の SSR3 ビットにより、動作 / 停止を選択できます。

5.4.2 ストップモードの解除方法

ストップモー<mark>ドの解除に</mark>は、 $\overline{\text{RESET}}$ 端子入力による方法と $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ 端子入力による方法があります。

(1) RESET 端子入力による解除

RESET 端子が Low レベルになるとリセット状態となり、ストップモードは解除されます。

(2) WU₀~WU₃端子入力による解除

ストップモードにおいて $\overline{WU}_0 \sim \overline{WU}_3$ 端子で立ち下がりエッジを検出すると、発振安定 時間を確保してストップモードは解除されます。 \overline{RESET} 端子入力とは異なり、CPU、I/O ポート、RAM、周辺モジュールのレジスタの内容は、解除後も保持されます。

5.4.3 ストップモード解除後の発振安定時間

(1) RESET 端子入力による解除

RESET 端子入力によるストップモード解除のタイミングチャートを図 5.5 に示します。 RESET 端子入力は、発振安定時間 (t_{RC}) 以上入力してください (「第 20 章 電気的特性」の「AC 特性」参照)。




図5.5 RESET 端子入力によるストップモードの解除タイミング

(2) WU₀~WU₃端子入力による解除

 $\overline{WU}_0 \sim \overline{WU}_3$ 端子立ち下がりエッジ入力によるストップモード解除のタイミングチャートを図 5.6 に示します。 $\overline{WU}_0 \sim \overline{WU}_3$ 端子への立ち下がりエッジを検出すると、システムクロック発振器が発振を開始し、内部で発振安定時間を確保した後にアクティブモードへ遷移します。発振安定時間の設定は、使用する発振器の種類に合わせて MIS の MIS1、MIS0 ビットにより行ってください。




図 5.6 $\overline{WU}_0 \sim \overline{WU}_3$ 端子入力によるストップモード解除タイミング

5.5 ウォッチモード

5.5.1 ウォッチモードへの遷移方法

アクティブモードにおいて、TMA の TMA3 = 1 にセットした状態で STOP 命令を実行すると、ウォッチモードに遷移します。また、サブアクティブモードにおいて、LSON を 1 にセットした状態、または DTON と LSON を 0 にクリアした状態で STOP または SBY 命令を実行すると、ウォッチモードに遷移します。

ウォッチモード時には、システムクロックは停止しますが、サブシステムクロックは動作します。

ウォッチモードでは、サブシステムクロック動作のタイマ A (時計用タイムベース動作)は動作しますが、その他の内蔵周辺モジュールは停止します。RAM および出力設定された Dポート、R ポートは、ウォッチモードに入る直前の状態を保持します。ウォッチモードでは、ストップモードの次に消費電力が小さくなり、時計動作のみを行うときに便利なモードです。

5.5.2 ウォッチモードの解除方法

ウォッチモードの解除には、 \overline{RESET} 端子入力による方法と \overline{INT}_0 、 $\overline{WU}_0 \sim \overline{WU}_3$ またはタイマ A 割り込みによる方法があります。

(1) RESET 端子入力による解除

RESET 端子が Low レベルになると、リセット状態となり、ウォッチモードは解除されます。

(2) INT。、WU。~ WU。、またはタイマ A 割り込みによる解除

 $\overline{\text{INT}}_0$ 、 $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ 、またはタイマ A 割り込みが要求されると (当該割り込みの IF=1 かつ IM=0) 、ウォッチモードは解除されます。このとき、LSON が 0 ならばアクティブモードに遷移し、LSON が 1 ならばサブアクティブモードに遷移します。

遷移後、STOP または SBY 命令の次の 1 命令を実行した後、E が 1 の場合には、当該の割り込み例外処理が行われます。また、E が 0 の場合には、割り込みは保留され、直前の命令系列の実行が続けられます(図 5.4 参照)。

5.5.3 ウォッチモード解除後の動作タイミング

 $\overline{\text{INT}}_0$ 、 $\overline{\text{WU}}_0$ ~ $\overline{\text{WU}}_3$ 、またはタイマ A 割り込みにより、ウォッチモードが解除され、アクティブモードに遷移するときの動作タイミングを図 5.7 に示します。 $\overline{\text{INT}}_0$ 、 $\overline{\text{WU}}_0$ ~ $\overline{\text{WU}}_3$ 、またはタイマ A 割り込みは、MIS の MIS1、MIS0 ビットにより設定された T に同期して検出されます。続いて、タイマ A 割り込みは、割り込みストローブに対して MIS1、MIS0 ビットにより設定された t_{RC} を経過した後、割り込み例外処理が開始されます。 $\overline{\text{INT}}_0$ および $\overline{\text{WU}}_0$ ~ $\overline{\text{WU}}_3$ 割り込みは、MIS の設定により割り込み例外処理を開始するまでの時間が異なります。




図 5.7 (1) ウォッチモードからアクティブモードへの遷移の動作タイミング (外部クロック時: MIS1、MIS0=00)




図 5.7(2) ウォッチモードからアクティブモードへの遷移の動作タイミング (セラミック発振子または水晶発振子使用時: MIS1、MIS0=01または10)

NOON CX

5.6 サブアクティブモード

5.6.1 サブアクティブモードへの遷移方法

ウォッチモードにおいて、LSON を 1 にセットした状態で、タイマ A、 $\overline{\text{INT}}_0$ および $\overline{\text{WU}}_0$ ~ $\overline{\text{WU}}_3$ 割り込みが発生すると、サブアクティブモードに遷移します。

サブアクティブモードでは、システムクロックは停止し、サブシステムクロックでシステムが動作します。

A/D コンバータ以外の内蔵周辺モジュールおよび CPU が動作しますが、動作クロックが遅いため、消費電力はウォッチモードの次に小さくなります。

CPU の命令処理速度は、SSR の SSR2 ビットの設定により、244.14 μ s (f_{SUB} = f_{X} / 8) または 122.07 μ s (f_{SUB} = f_{X} / 4) の 2 通りの選択ができます。ただし、SSR2 ビットの設定は、アクティブモード時に行ってください。サブアクティブモードで、SSR2 ビットを変更すると誤動作する場合があります。

5.6.2 サブアクティブモードの解除方法

サブアクティブモードを解除するには、STOPまたはSBY 命令を実行します。このとき、LSON、DTON、および TMA3 ビットによって、図 5.2 に示すようにアクティブモード、ウォッチモード、またはストップモードに遷移します。

5.6.3 ダイレクト遷移時(サブアクティブモードからアクティブモード)の 動作タイミング

DTON と LSON を制御することにより、サブアクティブモードからアクティブモードにダイレクト遷移することができます。以下にその手順を示します。

- [1]サブアクティブモードにおいて、LSON=0、かつDTON=1*に設定します。
- 「2] STOP 命令または SBY 命令を実行します。

上記の手順により、図 5.8 に示すように内部処理時間、および MIS の MIS1、MIS0 ビットにより設定された t_{RC} を確保した後、サブアクティブモードからアクティブモードにダイレクト遷移します。

【注】* DTONは、サブアクティブモードでのみ1にセットできます。リセット、ストップモード、アクティブモードでは、本フラグは常に0にクリアされます。




図 5.8 ダイレクト遷移タイミング

図 5.8 に示したように、サブアクティブモードからアクティブモードへの T_D は、 $t_{RC} < T_D < T + t_{RC}$ となります。

5.7 モジュールスタンバイ機能

5.7.1 モジュールスタンバイ機能

モジュールスタンバイ機能は、周辺モジュールへのシステムクロックの供給を低消費電力状態とは独立に停止させることができます。MSR1 の $MSR12 \sim MSR10$ ビット、または MSR2 の MSR21、MSR20 ビットを 1 にセットすることで、対応する周辺モジュール単位に設定できます。モジュールスタンバイが可能な周辺モジュールは、タイマ B、C、D、シリアルインタフェース、A/D コンバータです。

5.7.2 使用上の注意

- (1) A/D 変換中に MSR2 の MSR2 ビットへの 1 書き込みは行わないでください。A/D 変換が正常に行われません。
- (2) モジュールスタンバイ状態にする前に、当該モジュールの割り込みマスクをセットしてください。また、モジュールスタンバイ解除後は当該モジュールの割り込み要求フラグをクリアしてください。

5.8 割り込みフレーム

ウォッチモード、サブアクティブモードでは、サブシステムクロック発振を8分周したクロック($f_{\rm x}$ /8)が、タイマ A、 $\overline{\rm INT}_0$ および $\overline{\rm WU}_0$ ~ $\overline{\rm WU}_3$ 割り込み受け付け回路に供給されます。PSW およびタイマ A は時計用タイムベースとして動作し、割り込みフレーム(T)のタイミングを生成します。T は、MIS の MIS 1、MIS 0 ビットの設定により 3 通りの選択が可能です。

ウォッチモード、サブアクティブモードでは、 \overline{INT}_0 、 $\overline{WU}_0 \sim \overline{WU}_3$ またはタイマ A 割り込みは、割り込みフレームに同期したタイミングで発生します。割り込み例外処理は、アクティブモードへの遷移時以外、割り込みストローブのタイミングで開始されます(図 5.7、図 5.8 参照)。



5.9 低消費電力モード動作シーケンス

図 5.9 に低消費電力モード動作シーケンスを示します。IE フラグがクリアされ、かつ、 割り込みフラグがセットされて当該割り込みマスクが解除された状態で、STOP / SBY 命 令を実行する場合、STOP / SBY 命令はキャンセルされ(NOP とみなされ)次の命令を実 行します。このため STOP / SBY 命令実行時には、あらかじめ全ての割り込みフラグをク リアするか、割り込みをマスクしてください。




図 5.9 低消費電力モード動作シーケンス

5.10 使用上の注意

5.10.1 割り込みフレーム

ウォッチモード、サブアクティブモードにおいて、 $\overline{\text{INT}}_0$ および $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ の High レベルおよび Low レベル期間が、割り込みフレーム周期より小さいと割り込みが正常検出されません。

MCU のエッジセンス方法を図 5.10 に示します。MCU は、 $\overline{\text{INT}}_0$ および $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ の信号を一定周期でサンプリングし、このサンプリングの値が High Low と続いた場合に立ち下がりエッジが発生したと判断します。

割り込み検出エラーは、このサンプリングを割り込みフレーム周期で行っているため発生します。

図 5.11 (a) のように、 $\overline{\text{INT}}_0$ または $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ 信号の High レベル期間が割り込みフレームの間に入ってしまうと、A 点 = Low、B 点 = Low となり、立ち下がりエッジと判断されません。また、図 5.11 (b) のように $\overline{\text{INT}}_0$ または $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ 信号の Low レベル期間が割り込みフレームの間に入ってしまうと、A 点 = High、B 点 = High となり、立ち下がりエッジと判断されません。

このため、ウォッチモード、サブアクティブモードにおいて、 $\overline{\text{INT}}_0$ および $\overline{\text{WU}}_0 \sim \overline{\text{WU}}_3$ 信号の $\overline{\text{High}}$ レベル期間、 $\overline{\text{Low}}$ レベル期間を割り込みフレーム周期以上保つようにしてください。




図 5.10 エッジセンス方法




図 5.11 サンプリング例

5.10.2 WU₀~WU₃端子機能

 $\overline{WU}_0 \sim \overline{WU}_3$ 端子への立ち下がり入力後は、動作モードにより次のように機能します。

動作モード	モードフラグの設定		WU₀~ WU₃端子機能	立ち下がり入力
	IE	IMWU		後の IFWU の値
ストップ	0	0	ストップモードからアクティブモードへ遷移します。	0
モード		1	状態を保持します。	0
	1	0	ストップモードからアクティブモードへ遷移します。	0
		1	状態を保持します。	0
ストップ	0	0	状態を保持します。	1
モード以外		1	状態を保持します。	0
のモード	1	0	ウェイクアップ割り込み要求を発生します。	1
		1	状態を保持します。	0
1 状態を保持します。				

6. I/O ポート

第6章 目次

6.1	概要			107
	6.1	.1 特長		107
	6.1	.2 入出:	力制御	109
		(1)	入出 <mark>力</mark> 端子の回路構成	109
		(2)	プル ア ップ MOS 制御	109
		(3)	ミセラニアスレジスタ (MIS: \$005)	110
	6.1	.3 入出:	力端子の回 <mark>路構成</mark>	111
	6.1	.4 低消	費電力モード時 <mark>のポート</mark> の状態	113
	6.1	.5 未使.	用端子の処理	113
6.2	Dポート			114
	6.2	.1 概要		114
	6.2		スタの構成と説明	
		(1)	ポートデータレジスタ (PDR)	115
		(2)	データコントロールレジスタ (DCD0~DCD2: \$030~\$032)	116
		(3)	ポートモードレジスタ 0 (PMR0 : \$008)	117
	6.2	.3 端子	機能	118
6.3	R ポート			119
	6.3	.1 概要		119
	6.3	.2 レジ	スタの構成と説明	121
		(1)	ポートデータレジスタ (PDR)	121
		(2)	データコントロールレジスタ (DCR0 ~ DCR8 : \$034 ~ \$03C)	122
		(3)	ポートモードレジスタ1(PMR1:\$009)	124
		(4)	ポートモードレジスタ2(PMR2:\$00A)	125
		(5)	ポートモードレジスタ3 (PMR3: \$00B)	127
		(6)	ポートモードレジスタ4(PMR4: \$00C)	128
		(7)	A/D モードレジスタ (AMR: \$028)	130
	6.3	.3 端子	幾能	131



6.1 概要

6.1.1 特長

HD404889 シリーズの I/O ポートの特長を以下に示します。

 $D_0 \sim D_3$ の 4 本はソース大電流入出力端子です。また $D_4 \sim D_{11}$ の 8 本は、シンク大電流入出力端子です。

入出力端子には、タイマやシリアルインタフェースなどの内蔵周辺モジュール用端子と 兼用となっている端子があります。これらの端子は、DポートまたはRポートとしての 入出力設定よりも、内蔵周辺モジュール用端子としての設定が優先するようになってい ます。

入出力端子の入力/出力の選択、および内蔵周辺モジュール用端子と兼用となっている端子のポート/内蔵周辺モジュール用端子の選択は、レジスタの設定により行います。内蔵周辺モジュール用端子のうち出力端子はすべて CMOS 出力となります。ただし、R2₂/SI/SO端子は、レジスタ設定により NMOS オープンドレイン出力にすることができます。

ストップモード時には、MCU内部はストップモード遷移前の状態が保持されます。 各入出力端子はプログラマブルプルアップ MOS を内蔵しており、レジスタ設定により 端子ごとにオン / オフを制御できます。なお、プルアップ MOS のオン / オフ設定は、 アナログ入力用端子を除き、内蔵周辺モジュール用端子としての設定とは独立に行うこ とができます。

各ポートの機能一覧を表6.1に示します。

表 6.1 ポートの機能

ポート	概要	端子	並 田	機能
W-L	似 安	,	兼用機能	機能 切り換え用
D ₀ ~ D ₁₁	・大電流入出力ポート	D_0/\overline{INT}_0	 外部割り込み入力 0	レジスタ PMR0
0 011				I WIKO
	(ディスクリートポート)	D ₁ /INT ₁	外部割り込み入力 1	
	D ₀ ~ D ₃ はソース大電流入出力端子	D ₂ ~ D ₁₁	-	-
	D ₄ ~ D ₁₁ はシンク大電流入出力端子			
	・プログラマブルプルアップ MOS 付			
	• SED、SEDD、RED、REDD、TD、TDD			
	命令によりアクセス			
R0	・4 ビット入出力ポート	R0 ₀ /WU ₀	ウェイクアップ入力 0	PMR1
	・プログラマブルプルアップ MOS 付	R0₁/WU₁	ウェイクアップ入力 1	
	・LAR、LBR、LRA、LRB 命令により	R0 ₂ /WU ₂	ウェイクアップ入力 2	
R1	アクセス	R0 ₃ /WU ₃	ウェイクアップ入力 3	-
	· N	R1 ₀ /EVNB	タイマBイベント入力	PMR2
		R1₁/EVND	タイマDイベント入力	
	· O	R1 ₂ /BUZZ	ブザー出力	
		R1 ₃ /TOB	タイマB出力	
R2		R2 ₀ /TOC	タイマ C 出力	PMR3
		R2₁/SCK	シリアルクロック入出力	
		R2 ₂ /SI/SO	シリアルデータ入力 / 出力	
		R2 ₃	<u>-</u>	-
R3		R3 ₀ /SEG1 ~	セグメント信号出力	PMR4
		R3 ₃ /SEG4	1~4	
R4		R4 ₀ /SEG5 ~	セグメント信号出力	
		R4 ₃ /SEG8	5~8	
R5		R5 ₀ /SEG9 ~	セグメント信号出力	
		R5 ₃ /SEG12	9~12	
R6		R6 ₀ /SEG13 ~	セグメント信号出力	
		R6 ₃ /SEG16	13 ~ 16	
R7		R7 ₀ /AN ₀ ~	アナログ入力チャネル	AMR
		R7 ₃ /AN ₃	0~3	
R8		R8 ₀ /AN ₄ ~	アナログ入力チャネル	
		R8 ₁ /AN ₅	4~5	

6.1.2 入出力制御

(1)入出力端子の回路構成

Dポート、Rポートの各端子は、ポートデータレジスタ(PDR)とデータコントロールレジスタ(DCD、DCR)により、入出力が制御されます。各端子に対応する DCD、DCRのビットが1のとき、当該端子は出力端子となり、PDRの値を出力します。また、対応する DCD、DCR のビットが0のとき、当該端子は入力端子となります。

入出力端子の回路構成を図6.1に示します。

【注】 リセット時には、MCU 内部がリセット状態となり、内蔵周辺モジュール選択が解除されます。また、入出力制御レジスタがリセットされ、入力または出力端子はハイインピーダンスとなります。ストップモード時には、ストップモード遷移前の状態を保持します。




図 6.1 入出力端子の回路構成

(2) プルアップ MOS 制御

ポートの各入出力端子は、プログラマブルプルアップ MOS を内蔵しています。ミセラニアスレジスタ (MIS)の MIS3 ビットが 1 のとき、対応する PDR が 1 の端子のプルアップ MOS がオンとなります。PDR により各端子独立にプルアップ MOS のオン / オフが制御できます。

なお、プルアップ MOS のオン / オフ設定は、内蔵周辺モジュール用端子と兼用になっている端子においても、それらの設定とは独立に設定できます。

レジスタ設定によるポートの入出力制御を表 6.2 に示します。

た。0.2 アンバンはたたにの の人田ハン川 ついい 四									
MIS3		0 1							
DCD、DC	CR	0 1			0		1		
PDR		0	1	0	1	0	1	0	1
CMOS	PMOS				ON				ON
バッファ	NMOS			ON				ON	
プルアッ	プMOS						ON		ON

表 6.2 レジスタ設定による入出力端子の制御

【注】 1. : OFF

2. PDR は、RAM アドレス上に割り付けられていません。PDR は専用の入出力命令により アクセスします。

(3) ミセラニアスレジスタ (MIS: \$005)

MIS は、3 ビットの書き込み専用レジスタで、ポートのプルアップ MOS のオン / オフ、およびウォッチモード、サブアクティブモード時の割り込みフレーム周期とモード解除時の発振安定時間を設定します。

リセット時に、MIS は 0-00 にイニシャライズされます。



ここでは、MIS3 ビットについて説明します。MIS1、MIS0 ビットについては、「5.2.1 ミセラニアスレジスタ (MIS)」を参照してください。

ビット3: プルアップ MOS 制御 (MIS3)

入出力ポートの各端子が内蔵するプルアップ MOS のオン/オフを制御します。

MIS3	説明	
0	プルアップ MOS は、すべてオフとなります。	(初期値)
1	対応する PDR が 1 の各端子のプルアップ MOS がオンとなります。	

6.1.3 入出力端子の回路構成

ポート、内蔵周辺モジュールの各端子の回路構成を表 6.3 に示します。

区分 回路構成 適用端子 入出力端子 $D_0 \sim D_{11}$ プルアップ制御信号 MIS3 $R0_0 \sim R0_3$ バッファ制御信号 R1₀ ~ R1₃ DCD, DCR R2₀, R2₁, R2₃ 出力データ PDR R3₀ ~ R3₃ 入力データ $R4_0 \sim R4_3$ 入力制御信号 $R5_0 \sim R5_3$ $R6_0 \sim R6_3$ $R7_0 \sim R7_3$ R8₀, R8₁ R2₂ プルアップ制御信号 MIS3 バッファ制御信号 DCR SMR22 PDR 出力データ 入力制御信号

表 6.3 入力/出力端子の回路構成(1/2)

【注】 リセット時は、入出力制御レジスタがリセットされることにより、入力/出力端子はハイインピーダンス状態となり、また周辺機能選択が解除されます。




表 6.3 入力/出力端子の回路構成(2/2)

【注】 リセット時は、入出力制御レジスタがリセットされることにより、入力/出力端子はハイインピーダンス状態となり、また周辺機能選択が解除されます。

6.1.4 低消費電力モード時のポートの状態

R ポートは、R2₃端子を除き内蔵周辺モジュール用の入力端子または出力端子との兼用端子となっています。スタンバイモード、ウォッチモード、ストップモードでは、CPUが動作を停止するため、出力ポートに選択された端子は直前の出力を保持します。また、ウォッチモード、スタンバイモードで動作する、内蔵周辺モジュール出力に選択された端子は動作を続けます(停止した内蔵周辺モジュール用出力端子は、直前の値を保持します)。各モードで動作可能な内蔵周辺モジュールについては、「第5章 低消費電力モード」を参照してください。低消費電力モード時のポートの状態を表6.4に示します。

ポート	サブアクティブモード		スタンバイ / ウォッチモード		ストップモード		
	出力	入力	出力	入力	出力	入力	
Dポート、Rポート	動作	動作	保持	停止	保持	停止	
内蔵周辺モジュール	動作	動作	保持または	停止	保持	停止	
出力端子			動作				

表 6.4 低消費電力モード時のポートの状態

6.1.5 未使用端子の処理

ユーザシステムで使用していない人出力端子がフローティングの場合、ノイズにより LSI が誤動作する可能性があります。

未使用端子は、内蔵プルアップ MOS で V_{cc} にプルアップするか、または外部で 100k 程度の抵抗を付けて V_{cc} にプルアップしてください。

6.2 Dポート

6.2.1 概要

Dポートは、ソース大電流入出力ポート4本 ($D_0 \sim D_3$)、およびシンク大電流入出力ポート8本 ($D_4 \sim D_{11}$) で構成され、1 ビット単位にアクセスします。

D ポートは、SED、SEDD、RED、REDD 命令により、1 ビット単位にアクセスして、 High/Low レベル出力を制御します。出力データは、各端子の PDR に格納されます。また、 TD、TDD 命令により、1 ビット単位にアクセスして、端子のレベルをテストすることができます。

Dポートの出力バッファのオン / オフは、DCD により行います。 $D_0 \sim D_{11}$ の各端子に対応する DCD が 1 のとき、対応する PDR の内容が当該端子より出力されます。DCD は、RAM アドレス上に割り付けられています。

 D_0 、 D_1 端子は、各々割り込み入力端子 $\overline{\text{INT}}_0$ 、 $\overline{\text{INT}}_1$ との兼用となっています。これらの端子の機能切り換えは、 $\overline{\text{PMR0}}$ の $\overline{\text{PMR00}}$ 、 $\overline{\text{PMR01}}$ ビットにより行います。

Dポートの構成を図 6.2 に示します。




図 6.2 Dポートの構成

6.2.2 レジスタの構成と説明

Dポートのレジスタの構成を表 6.5 に示します。

表 6.5 Dポートレジスタ構成

アドレス	名 称	略称	R/W	初期値
	ポートデータレジスタ	PDR	W*	1
\$030	データコントロールレジスタ	DCD0	W	\$0
\$031		DCD1	W	\$0
\$032		DCD2	W	\$0
\$008	ポートモードレジスタ 0	PMR0	W	00

【注】 * PDRへの書き込みは、SED、SEDD、RED、REDD 命令により行います。

(1) ポートデータレジスタ (PDR)

 $D_0 \sim D_{11}$ の各入出力端子は、出力データを格納する PDR を各々内蔵しています。 $D_0 \sim D_{11}$ 端子に対して、SED、SEDD 命令を実行すると対応する PDR は 1 にセットされ、また RED、REDD 命令を実行すると 0 にクリアされます。 $D_0 \sim D_{11}$ 端子の DCD が 1 のとき、当該端子の出力バッファがオンとなり、PDR の値が端子より出力されます。

リセット時に、PDR は1 にセットされます。

(2) データコントロールレジスタ (DCD0~DCD2: \$030~\$032)


ビット: 1 0 DCD0: \$030 DCD03 DCD02 DCD01 DCD00 初期値: 0 0 R/W : W W W W ビット: 3 2 1 0 DCD13 DCD12 DCD11 DCD10 DCD1: \$031 0 初期値: 0 R/W : W W W W ビット: DCD23 | DCD22 | DCD21 DCD20 DCD2: \$032 0 0 0 初期値: 0 R/W: W W W

DCD0 ~ 2の	説 明
各ビット	· 🗡
0	出力バッファ(CMOS バッファ)はオフとなり、出力ハイインピーダンスとなり
	ます。 (初期値)
1	出力バッファはオンとなり、対応する PDR の値を出力します。

$DCD0 \sim DCD2$ の各ビットと $D_0 \sim D_{11}$ 端子の対応は次のようになっています。

レジスタ名	ビット3	ビット2	ビット1	ビット0
DCD0	D_3	$D_{\!\scriptscriptstyle 2}$	D ₁	D ₀
DCD1	D_7	$D_{\!\scriptscriptstyle{6}}$	$D_{\scriptscriptstyle{5}}$	$D_{\!\scriptscriptstyle{4}}$
DCD2	D ₁₁	D ₁₀	$D_{\!\scriptscriptstyle{9}}$	D ₈

(3) ポートモードレジスタ 0 (PMR0: \$008)



ビット1: D₁/INT₁端子機能切り換え(PMR01)

 D_I/INT_I 端子を D_I 入出力端子として使用するか、 INT_I 入力端子として使用するかを選択します。

本ビットは、リセット時に0にイニシャライズされます。

PMR01	説 明	
0	D,/INT,端子は、D,入出力端子として機能しまる	· (初期値)
1	D₁/INT₁端子は、INT₁入力端子として機能します	- •

ビット0:D₀/INT₀端子機能切り換え(PMR00)

 $D_0/\overline{\text{INT}}_0$ 端子を D_0 入出力端子として使用するか、 $\overline{\text{INT}}_0$ 入力端子として使用するかを選択します。

本ビットは、リセット時に0にイニシャライズされます。

PMR00	説明	
0	D _o /INT _o 端子は、D _o 入出力端子として機能します。	(初期値)
1	D _o /INT _o 端子は、INT _o 入力端子として機能します。	

6.2.3 端子機能

Dポートの各端子は、PDR、DCD、PMR0の各ビットにより、表 6.6 に示すように端子機能が切り換わります。

表 6.6 Dポート端子機能

端子	選択方法と端子機能						
D_0/\overline{INT}_0	PMR0 の PMR00 ビットと DCD0 の DCD00 ビットにより、以下のように切り換:					Dように切り換わりま	
	उं .						
	PMR00	0				0	
	DCD00		0	1		0	
	端子機能	D ₀ /	力端子	D ₀ 出力端于	7	INT ₀ 入力端子	
	PMR01	PMR01 0				0	
	PMR01	0				0	
	DCD01		0	1		0	
	端子機能	D ₁)	人力端子	D₁出力端子		INT ₁ 入力端子*	
D ₂ ~ D ₁₁	DCD(DCD0~DCD2 の端子に対応するビット)により、以下のように切り換わりま						
	इ .						
	DCD0~2の各ビッ	ット		0		1	
	端子機能		D ₂ ~D ₁₁ 入力端子		D ₂ ~ D ₁₁ 出力端子		

【注】 * INT₁入力端子は、検出エッジの選択ができます。詳細は、「4.5.2(3) エッジ検出選択レジスタ(ESR)」を参照してください。

6.3 Rポート

6.3.1 概要

R ポートは、4 ビット×8 と 2 ビット×1 の入出力ポート ($R0 \sim R7, R8_0, R8_1$) で構成されています。

各ポートは、LAR、LBR 命令による 4 ビット単位の入力、またLRA、LRB 命令による 4 ビット単位 (R8 ポートは 2 ビット単位)の出力ができます。出力データは、各端子の PDR に格納されます。

R ポートの出力バッファのオン / オフは、DCR により行います。R ポートの各端子に対応する DCR が 1 のとき、対応する PDR の内容が当該端子より出力されます。出力バッファのオン / オフは、R ポートの各端子ごとに独立して設定できます。DCR は、RAM アドレス上に割り付けられます。

R ポートの端子は、R23端子を除き、内蔵周辺モジュール用端子と兼用になっています。 これらの端子機能の切り換えは、レジスタ設定により行います(表 6.7 参照)。

Soot Cx

Rポートの端子構成を図6.3に示します。




図 6.3 Rポートの構成

6.3.2 レジスタの構成と説明

Rポートのレジスタ構成を表 6.7 に示します。

表 6.7 Rポートレジスタ構成

アドレス	名 称	略称	R/W	初期値
	ポートデータレジスタ	PDR	W*	\$F
\$034	データコントロールレジスタ	DCR0	W	\$0
\$035		DCR1	W	\$0
\$036		DCR2	W	\$0
\$037		DCR3	W	\$0
\$038		DCR4	W	\$0
\$039		DCR5	W	\$0
\$03A	`O.	DCR6	W	\$0
\$03B		DCR7	W	\$0
\$03C		DCR8	W	00
\$009	ポートモードレジスタ 1	PMR1	W	\$0
\$00A	ポートモードレジスタ 2	PMR2	W	\$0
\$00B	ポートモードレジスタ3	PMR3	W	\$0
\$00C	ポートモードレジスタ 4	PMR4	W	\$0
\$028	A/D モードレジスタ	AMR	W	\$0

【注】 * PDR への書き込みは LRA、LRB 命令により行います。

(1) ポートデータレジスタ (PDR)

R ポートの各入出力端子は、出力データを格納する PDR を内蔵しています。R ポートに対して LRA、LRB 命令を実行すると、アキュムレータ (A)、B レジスタ (B) の内容が、指定された R ポートの PDR に転送されます。R ポートの DCR0~DCR8 の対応するビットが 1 のとき、当該端子の出力バッファがオンとなり、PDR の値が端子より出力されます。 リセット時に、PDR は\$F にイニシャライズされます。

(2) データコントロールレジスタ(DCR0~DCR8: \$034~\$03C)


	ビット:	3	2	1	0
DCR0: \$034		DCR03	DCR02	DCR01	DCR00
	初期値:	0	0	0	0
	R/W :	W	W	W	W
	ビット:	3	2	1	0
DCR1: \$035		DCR13	DCR12	DCR11	DCR10
	初期値:	0	0	0	0
	R/W :	W	W	W	W
	ビット:	3	2	1	0
DCD0 - #00C	L91.	DCR23	DCR22	DCR21	DCR20
DCR2: \$036	初期値:	0	0	0	0
\(\)	nnmie: R/W :	W	W	W	W
	Ν/ ۷۷ .	VV	VV	VV	VV
	ビット:	3	2	1	0
DCR3: \$037		DCR33	DCR32	DCR31	DCR30
	初期値:	0	0	0	0
·	R/W :	W	W	W	W
•	ビット:	3	2	1	0
DCR4: \$038		DCR43	DCR42	DCR41	DCR40
	初期値:	0	0	0	0
	R/W :	W	W	W	W
	ビット:	3	2	1	0
DCR5: \$039	÷⊓ ++⊓ /±	DCR53	DCR52	DCR51	DCR50
	初期値:	0	0	0	0
	R/W :	W	W	W	W
	ビット:	3	2	1	0
DCR6: \$03A	L) .	DCR63	DCR62	DCR61	DCR60
DONO : \$00A	初期値:	0	0	0	0
	R/W :	W	W	W	W
	ビット:	3	2	1	0
DCR7: \$03B	,	DCR73	DCR72	DCR71	DCR70
	初期値:	0	0	0	0
	R/W :	W	W	W	W
	ビット:	3	2	1	0
DCR8: \$03C	18 HS 14	-	-	DCR81	DCR80
	初期値:	-	-	0	0
	R/W :	-	-	W	W

DCR0 ~ 8の	説明
各ビット	
0	出力バッファ(CMOS バッファ)はオフとなり、出力ハイインピーダンスとな
	ります。 (初期値)
1	出力バッファはオンとなり、対応する PDR の値を出力します。

DCR0~DCR8 の各ビットと R0~R8 ポートの各端子との対応は次のようになっています。

レジスタ名	ビット3	ビット2	ビット1	ビット0
DCR0	R0 ₃	R0 ₂	R0 ₁	R0 _o
DCR1	R1 ₃	R1 ₂	R1₁	R1 _o
DCR2	R2 ₃	R2 ₂	R2₁	R2 ₀
DCR3	$R3_3$	R3 ₂	R3 ₁	R3 _o
DCR4	R4 ₃	R4 ₂	R4₁	R4 _o
DCR5	R5 ₃	R5 ₂	R5₁	R5₀
DCR6	R6 ₃	R6 ₂	R6₁	R6 _o
DCR7	R7 ₃	R7 ₂	R7 ₁	R7 _o
DCR8	-	0/	R8₁	R8₀

(3) ポートモードレジスタ1(PMR1:\$009)



ビット3:R0₃/WU₃端子機能切り換え(PMR13)

 $R0_3/\overline{WU}_3$ 端子を $R0_3$ 入出力端子として使用するか、 \overline{WU}_3 入力端子として使用するかを選択します。

PMR13	説明	
0	R0₃/WU₃端子は、R0₃入出力端子として機能します。	(初期値)
1	RO₃/WU₃端子は、WU₃入力端子として機能します。	

ビット2:R0₂/WU₂端子機能切り換え(PMR12)

 $R0_2/\overline{WU}_2$ 端子を $R0_2$ 入出力端子として使用するか、 \overline{WU}_2 入力端子として使用するかを選択します。

PMR12	説 明	
0	R0 ₂ /WU ₂ 端子は、R0 ₂ 入出力端子として機能します。	(初期値)
1	RO ₂ /WU ₂ 端子は、WU ₂ 入力端子として機能します。	

ビット1:R0₁/WU₁端子機能切り換え(PMR11)

 $R0_1/\overline{WU}_1$ 端子を $R0_1$ 入出力端子として使用するか、 \overline{WU}_1 入力端子として使用するかを選択します。

PMR11	説 明	
0	RO√/WU√端子は、RO√入出力端子として機能します。	(初期値)
1	RO,/WU,端子は、WU,入力端子として機能します。	

ビット0:R0/WU。端子機能切り換え(PMR10)

 $R0_0/\overline{WU}_0$ 端子を $R0_0$ 入出力端子として使用するか、 \overline{WU}_0 入力端子として使用するかを選択します。

PMR10	説 明
0	RO _o /WU _o 端子は、RO _o 入出力端子として機能します。 (初期値)
1	 RO _o /WU _o 端子は、WU _o 入力端子として機能します。

(4) ポートモードレジスタ2(PMR2:\$00A)



ビット3:R1₃/TOB 端子機能切り換え(PMR23)

 $R1_3/TOB$ 端子を $R1_3$ 入出力端子として使用するか、TOB 出力端子として使用するかを選択します。

PMR23	説 明	
0	R1₃/TOB 端子は、R1₃入出力端子として機能します。 (初期値))
1	R1₃/TOB 端子は、TOB 出力端子として機能します。	

ビット2:R1₂/BUZZ端子機能切り換え(PMR22)

 $R1_2/BUZZ$ 端子を $R1_2$ 入出力端子として使用するか、BUZZ 出力端子として使用するかを選択します。

PMR22	説 明	
0	R1 ₂ /BUZZ 端子は、R1 ₂ 入出力端子として機能します。 (名	初期値)
1	R1 ₂ /BUZZ 端子は、BUZZ 出力端子として機能します。	

ビット1:R1√EVND端子機能切り換え(PMR21)

R1₁/EVND 端子を R1₁ 入出力端子として使用するか、EVND 入力端子として使用するかを選択します。


PMR21	説明	
0	R1,/EVND 端子は、R1, 入出力端子として機能します。 (初	期値)
1	 R1,/EVND 端子は、EVND 入力端子として <mark>機</mark> 能します。	

ビット0:R1√EVNB端子機能切り換え(PMR20)

 $R1_0$ EVNB 端子を $R1_0$ 入出力端子として使用するか、EVNB 入力端子として使用するかを選択します。

PMR20	説 明	
0	R1。/EVNB 端子は、R1。入出力端子として機能します。	(初期値)
1	│ R1₀/EVNB 端子は、EVNB 入力端子として機能します。	

(5) ポートモードレジスタ3(PMR3:\$00B)



PMR33	PMR32	R2 ₂ /SI/SO
0	*	R2 ₂ 入出力端子
1	0	SI入力端子
	1	SO出力端子

*:任意

ビット3、2:R2₂/SI/SO 端子機能切り換え (PMR33、PMR32)

 $R2_2/SI/SO$ 端子を $R2_2$ 入出力端子、SI 入力端子、または SO 出力端子として使用するかを選択します。

PMR33	PMR32	説 明	
0	*	R2 ₂ /SI/SO 端子は、R2 ₂ 入出力端子として機能します。 (初:	期値)
1	0	R2₂/SI/SO 端子は、SI 入力端子として機能します。	
	1	R2 ₂ /SI/SO 端子は、SO 出力端子として機能します。	

*:任意

ビット1: R2₁/SCK 端子機能切り換え (PMR31)

 $R2_1/\overline{SCK}$ 端子を $R2_1$ 入出力端子として使用するか、 \overline{SCK} 入出力端子として使用するかを選択します。


PMR31	説 明	
0	 R2,/SCK 端子は、R2,入出力端子として機能します。	(初期値)
1	R2,/SCK 端子は、SCK 入出力端子として機能します。	

ビット0:R2/TOC 端子機能切り換え(PMR30)

 $R2_0/TOC$ 端子を $R2_0$ 入出力端子として使用するか、TOC 出力端子として使用するかを選択します。

PMR30	説 明	
0	R2 ₀ /TOC 端子は、R2 ₀ 入出力端子として機能します。	(初期値)
1	R2。/TOC 端子は、TOC 出力端子として機能します。	

(6) ポートモードレジスタ4(PMR4:\$00C)



【注】* セグメント出力端子として使用する場合、当該端子のポートデータレジスタ(PDR)に0を書き込んでください。

ビット3: R6/SEG13~SEG16 端子機能切り換え (PMR43)

R6/SEG13~SEG16 端子を R6 入出力端子として使用するか、SEG13~SEG16 出力端子として使用するかを選択します。

PMR43	説 明
0	R6/SEG13~SEG16 端子は、R6 入出力端子として機能します。 (初期値)
1	 R6/SEG13~SEG16 端子は、SEG13~SEG16 出力端子として機能します。

ビット2: R5/SEG9~SEG12 端子機能切り換え (PMR42)

R5/SEG9~SEG12 端子を R5 入出力端子として使用するか、SEG9~SEG12 出力端子として使用するかを選択します。

PMR42	説明
0	R5/SEG9~SEG12 端子は、R5 入出力端子として機能します。 (初期値
1	R5/SEG9~SEG12 端子は、SEG9~SEG12 出力端子として機能します。

ビット1:R4/SEG5~SEG8端子機能切り換え(PMR41)

R4/SEG5~SEG8 端子を R4 入出力端子として使用するか、SEG5~SEG8 出力端子として使用するかを選択します。

PMR41	説 明
0	R4/SEG5~SEG8 端子は、R4 入出力端子として機能します。 (初期値)
1	 R4/SE <mark>G5</mark> ~SEG8端子は、SEG5~SEG8出力端子として機能します。

ビット0: R3/SEG1~SEG4端子機能切り換え(PMR40)

R3/SEG1~SEG4 端子をR3 入出力<mark>端子として使用するか、SEG1~SEG4 出力端子として</mark>使用するかを選択します。

PMR40	説明	
0	R3/SEG1~SEG4端子は、R3 入出力端子として機能します。 (初期値)
1	 R3/SEG1~SEG4 端子は、SEG1~SEG4 出力端子として機能します。	

(7) A/D モードレジスタ (AMR: \$028)



アナログ入力チャネル選択

AMR3	AMR2	AMR1	入力チャネル
0	0	任意	非選択
	1	0	AN ₀
		1	AN ₁
1	0	0	AN ₂
		1	AN ₃
	1	0	AN ₄
	A	1	AN ₅

ビット3、2、1: R7₀/AN₀、R7₁/AN₁、R7₂/AN₂、R7₃/AN₃、R8₀/AN₄、R8₁/AN₅端子機能切り換え(AMR3、AMR2、AMR1)

 $R7_0/AN_0$ 、 $R7_1/AN_1$ 、 $R7_2/AN_2$ 、 $R7_3/AN_3$ 、 $R8_0/AN_4$ 、 $R8_1/AN_5$ 端子を、R ポート入出力端子として使用するか、アナログ入力端子として使用するかを選択します。

AMR3	AMR2	AMR1	説明	
0	0	任意	Rポート入出力端子として機能します。	(初期値)
	1	0	R7₀/AN₀端子は、AN₀入力端子として機能します。	
		1	R7,/AN,端子は、AN,入力端子として機能します。	
1	0	0	R7 ₂ /AN ₂ 端子は、AN ₂ 入力端子として機能します。	
		1	R7 ₃ /AN ₃ 端子は、AN ₃ 入力端子として機能します。	
	1	0	R8 ₀ /AN ₄ 端子は、AN ₄ 入力端子として機能します。	
		1	R8 ₁ /AN₅端子は、AN₅入力端子として機能します。	

6.3.3 端子機能

R ポートの各端子は、レジスタ設定により、表 6.8 に示すように切り換わります。

表 6.8 Rポート端子機能 (1/6)

端子	選択方法と端子機能							
$R0_{o}/\overline{WU}_{o}$	PMR1のPMR10ビッ	PMR1 の PMR10 ビットと DCR0 の DCR00 ビットにより、以下のように切り換わりま						
	す 。							
	PMR10	0	0					
	DCR00	0	0 1					
	端子機能	RO ₀ 入力端子	R0 ₀ 出力端子	WU ₀ 入力端子				
RO₁/WU₁	PMR1のPMR11ビッす。	ァトと DCR0 の DCR01	ビットにより、以下	のように切り換わり				
	PMR11	0)	1				
	DCR01	0	1	-				
RO /MII	端子機能 PMR1 の PMR12 ビッ	R0 ₁ 入力端子	R0 ₁ 出力端子	WU ₁ 入力端子				
$R0_2/\overline{WU}_2$	PMR1のPMR12ビッす。	レトと DCR0 の DCR02	ビットにより、以下	のように切り換わり				
R0 ₂ /WU ₂	PMR1のPMR12ビッす。 PMR12		ビットにより、以下					
R0 ₂ /WU ₂	PMR1のPMR12ビッす。	レトと DCR0 の DCR02	ビットにより、以下	のように切り換わり				
RO_2/\overline{WU}_2 RO_3/\overline{WU}_3	PMR1のPMR12ビッす。 PMR12 DCR02 端子機能	レトと DCR0 の DCR02	ビットにより、以下 1 RO ₂ 出力端子	のように切り換わり 1 - WU ₂ 入力端子				
	PMR1のPMR12ビッす。 PMR12 DCR02 端子機能 PMR1のPMR13ビッ	ットと DCR0 の DCR02 0 0 R0 ₂ 入力端子	ビットにより、以下 1 R0 ₂ 出力端子 ビットにより、以下	のように切り換わり 1 - WU ₂ 入力端子				
	PMR1のPMR12ビッす。 PMR12 DCR02 端子機能 PMR1のPMR13ビッす。	の の の の の RO ₂ 入力端子 の DCR03	ビットにより、以下 1 R0 ₂ 出力端子 ビットにより、以下	のように切り換わり 1 - WU ₂ 入力端子 のように切り換わり				

表 6.8 Rポート端子機能(2/6)

端子	選択方法と端子機能						
R1 ₀ /EVNB	PMR2の PMR20 ビッ	PMR2 の PMR20 ビットと DCR1 の DCR10 ビットにより、以下のように切り換わりま					
	す。						
	PMR20	1					
	DCR10	0	0 1				
	端子機能	R1 ₀ 入力端子	R1 ₀ 出力端子	EVNB入力端子			
R1₁/EVND	PMR2の PMR21 ビッ	トと DCR1 の DCR11	ビットにより、以下の	のように切り換わり			
·	す 。						
	PMR21		0	1			
	DCR11	0	1	-			
•	端子機能	R1 ₁ 入力端子	R1₁出力端子	EVND入力端子			
R1 ₂ /BUZZ	PMR2の PMR22 ビッ	トと DCR1 の DCR12	! ビットにより、以下(のように切り換わり			
	₫.	_					
	PMR22		0	1			
	DCR12	0	1	-			
	端子機能	R1 ₂ 入力端子	R1 ₂ 出力端子	BUZZ出力端子			
R1 ₃ /TOB	PMR2の PMR23 ビッ	トと DCR1 の DCR13	ドビットにより、以下の	のように切り換わり			
	す 。	70					
	PMR23		0	1			
	DCR13	0	1	-			

表 6.8 Rポート端子機能(3/6)

	一川 一次 10人 7人						
端子	選択方法と端子機能						
R2 ₀ /TOC	PMR3 の PMR30 ビットと DCR2 の DCR20 ビットにより、以下のように切り換わりま						
	₫.						
	PMR30	0 1					
	DCR20	0		1	-		
	端子機能	R2 ₀ 入力端子	R2 ₀ 出	力端子	T	OC出力端子	
R2₁/SCK	PMR3 の PMR31 ビッ	トと DCR2 の DCR21	ビットに	より、以下の	のよう	に切り換わりま	
	ਰ 。						
	PMR31		0			1	
	DCR21	0		1		-	
	端子機能	R2 ₁ 入力端子	R2 ₁ 入力端子 R2 ₁ 出力端子 SCF				
R2 ₂ /SI/SO	PMR3のPMR32ビッ	ト、PMR33 ビットと	: DCR2 の	DCR22 ビッ	ットに	より、以下のよ	
	うに切り換わります。	A					
	PMR33	0			1		
	PMR32	任意		0		1	
	DCR22	0 1 -				-	
	端子機能	R2 ₂ 入力端子 R2 ₂	出力端子	SI入力端	子	SO*出力端子	
R2 ₃	DCR2 の DCR23 ビットにより、以下のように切り換わります。						
	DCR23	DCR23 0 1					
	端子機能	R2 ₃ 入力端	7		R2 ₃ 出	力端子	

【注】 * R22/SI/SO 端子は、出力バッファの PMOS をオフとして、NMOS オープンドレイン出力にすることができます。この設定は、SMR2の SMR22 ビットで行います。SMR22 ビットの設定は、R22 出力端子、SO 出力端子のどちらが選択されていても、有効となります。

表 6.8 Rポート端子機能 (4/6)

端子	選択方法と端子機能							
R3/SEG1 ~	PMR4 の PMR40 ビットと DCR3 の DCR30 ~ DCR33 ビットにより、以下のように切							
SEG4	り換わります。							
	PMR40	0 1						
	DCR3n	0	-					
	端子機能	R3 _n 入力端子	R3 _n 出力端子	SEGm出力端子				
				(n=0~3, m=1~4)				
R4/SEG5 ~	PMR4 の PMR41 ビッ	トと DCR4 の DCR4	0~DCR43 ビットに	より、以下のように切				
SEG8	り換わります。							
	PMR41		0	1				
•	DCR4n	0	1	-				
	端子機能	R4 _n 入力端子	R4 _n 出力端子	SEGm出力端子				
				(n=0~3, m=5~8)				
R5/SEG9 ~ SEG12	PMR4 の PMR42 ビッ り換わります。	トと DCR5 の DCR5	0~DCR53 ビットに	より、以下のように切				
SEG12	り換わります。	A						
	PMR42		0	1				
	DCR5n	0	1	-				
	端子機能	R5 _n 入力端子	R5 _n 出力端子	SEGm出力端子				
				(n=0~3, m=9~12)				
R6/SEG13~	PMR4の PMR43 ビッ	トと DCR6 の DCR6	0~DCR63 ビットに	より、以下のように切				
SEG16	り換わります。							
	PMR43	PMR43 0 1						
	DCR6n	0	1					
	端子機能	R6 _n 入力端子	R6 _n 出力端子	SEGm出力端子				
	(n=0~3, m=13~16)							

表 6.8 Rポート端子機能 (5/6)

端子	選択方法と端子機能					
R7 ₀ /AN ₀	AMR の AMR1、AMR2、AMR3 ビットと DCR7 の DCR70 ビットにより、以下のように切り換わります。					
	AMR3	0		0		
	AMR2	0		1		
	AMR1	-		0		
	DCR70	0	1	-		
	端子機能	R7 ₀ 入力端子	R7 ₀ 出力端子	AN ₀ 入力端子		
R7 ₁ /AN ₁	AMR の AMR1、 AMR2 に <mark>切り</mark> 換わります。					
	AMR3	0		0		
	AMR2	0		1		
	AMR1	-		1		
	DCR71	0	1	-		
	沙 乙	R7. λ 力端子		AN A力從之		
	端子機能	R7₁入力端子	R7 ₁ 出力端子	AN ₁ 入力端子		
R7 ₂ /AN ₂	端子機能 AMRのAMR1、AMR2 に切り換わります。 AMR3	_	R7 の DCR72 ビット			
R7 ₂ /AN ₂	AMR の AMR1、AMR2 に切り換わります。	2、AMR3 ビットと DC	R7 の DCR72 ビット	- により、以下のよ		
R7 ₂ /AN ₂	AMR の AMR1、AMR2 に切り換わります。 AMR3	AMR3 ピットと DC	R7 の DCR72 ビット	トにより、以下のよ ⁻		
R7 ₂ /AN ₂	AMR の AMR1、AMR2 に切り換わります。 AMR3 AMR2	AMR3 ピットと DC	R7 の DCR72 ビット	- により、以下のよ ⁻ 1 0		
R7 ₂ /AN ₂	AMR の AMR1、AMR2 に切り換わります。 AMR3 AMR2 AMR1	2、AMR3 ピットと DC 0 0	R7 の DCR72 ビット	- により、以下のよ ⁻ 1 0		
	AMRのAMR1、AMR2 に切り換わります。 AMR3 AMR2 AMR1 DCR72	2、AMR3 ビットと DC 0 0 0 R7 ₂ 入力端子	R7 の DCR72 ビット 1 R7 ₂ 出力端子	〜により、以下のよー 1 0 0 - AN ₂ 入力端子		
	AMR の AMR1、AMR2 に切り換わります。 AMR3 AMR2 AMR1 DCR72 端子機能	2、AMR3 ビットと DC 0 0 0 R7 ₂ 入力端子	R7 の DCR72 ビット 1 R7 ₂ 出力端子 R7 の DCR73 ビット	〜により、以下のよー 1 0 0 - AN ₂ 入力端子		
	AMR の AMR1、AMR2 に切り換わります。 AMR3 AMR2 AMR1 DCR72 端子機能 AMR の AMR1、AMR2 に切り換わります。	2、AMR3 ビットと DC 0 0 R7 ₂ 入力端子	R7 の DCR72 ビット 1 R7 ₂ 出力端子 R7 の DCR73 ビット	トにより、以下のよう 1 0 0 - AN ₂ 入力端子		
	AMR の AMR1、AMR2 に切り換わります。 AMR3 AMR2 AMR1 DCR72 端子機能 AMR の AMR1、AMR2 に切り換わります。 AMR3	2、AMR3 ビットと DC 0 0 R7 ₂ 入力端子 2、AMR3 ビットと DC	R7 の DCR72 ビット 1 R7 ₂ 出力端子 R7 の DCR73 ビット	トにより、以下のよう 1 0 0 - AN ₂ 入力端子 トにより、以下のよう		
R7 ₂ /AN ₂	AMR の AMR1、AMR2 に切り換わります。 AMR3 AMR2 AMR1 DCR72 端子機能 AMR の AMR1、AMR2 に切り換わります。 AMR3 AMR2	2、AMR3 ビットと DC 0 0 R7 ₂ 入力端子 2、AMR3 ビットと DC	R7 の DCR72 ビット 1 R7 ₂ 出力端子 R7 の DCR73 ビット	へにより、以下のよう 1 0 0 - AN ₂ 入力端子 ~により、以下のよう 1 0		

【注】 アナログ入力をする場合は、当該端子の DCR を 0 に設定してください。

表 6.8 Rポート端子機能(6/6)

端子	選択方法と端子機能			
R8 ₀ /AN ₄	AMR の AMR1、AMR に切り換わります。	2、AMR3 ビットと DCR8 の DCR80 ビットにより、以下のよう		
	に切り換わりより。			
	AMR3	0		1
	AMR2	0		1
	AMR1	-		0
	DCR80	0	1	-
	端子機能	R8 ₀ 入力端子	R8 ₀ 出力端子	AN ₄ 入力端子
R8₁/AN₅	AMR の AMR1、AMR に切り換わります。	、AMR2、AMR3 ビットと DCR8 の DCR81 ビット ます。		- により、以下のよう
1	AMR3	0		1
	AMR3 AMR2	0		1 1
	AMR2			1

【注】 アナログ入力をする場合は、当該端子の DCR を 0 に設定してくだい。

6.4 使用上の注意

ポートを使用するとき、次の点に注意してください。

- (1) PMR3の PMR33、PMR32 ビットにより R2 $_2$ 端子または SO 端子機能のいずれが選択されている場合にも、SMR2の SMR22 ビットを 1 にセットすると、NMOS オープンドレイン出力となります。
- (2) PMR4によりセグメント出力に設定された端子を、LAR、LBR 命令で読み出したときの値は、保証されません。
- (3) MISの MIS3 ビットおよび各端子の PDR によるプルアップ MOS のオン / オフ設定は、 その端子が A/D コンバータ以外の内蔵周辺モジュール用端子に設定されている場合で も、有効となります。



7. 発振回路

第7章 目次

7.1	概要		41
	7.1.1	特長	41
	7.1.2	ブロック図14	42
	7.1.3	端子 <mark>構成</mark> 14	44
	7.1.4	レジスタ、フラグ構成14	44
7.2	各レジスタ、フラク	プの説明1 ¹	45
	7.2.1	システムクロック選択レジスタ(SSR: \$004)14	45
	7.2.2	ロースピードオンフラグ (LSON: \$020,0) 14	47
	7.2.3	システムクロック切り換 <mark>え方法</mark> 14	47
7.3	発振子の接続およて	が外部クロック入力方法14	49
7.4	使用上の注意		50



7.1 概要

7.1.1 特長

HD404889 シリーズは、システムクロック発振器とサブシステムクロック発振器を内蔵しています。発振器には次の特長があります。

システムクロック発振器には、セラミック発振子または水晶発振子を接続するか、外部クロックを入力します。発振周波数を内部で 4 分周または 32 分周したクロック($f_{cyc} = f_{osc}$ / 4 または f_{osc} / 32) がシステムクロックとなります ($_{CPU} = _{PER} = f_{cyc}$)。システムクロックの設定については、「7.2.1 システムクロック選択レジスタ」を参照してください。

システムクロック発振器には、0.4~4.5MHzの範囲の発振子、または外部クロックを使用してください。

内蔵周辺モジュール動作クロック ($_{PER}$) は、 $_{11}$ ビットのプリスケーラ $_{S}$ (PSS) に入力され、分周されたクロックを内蔵周辺モジュールのカウンタ動作クロックに使用します。分周比は、各内蔵周辺モジュールのモードレジスタにより、各々独立して設定できます。

サブシステムクロック発振器には、32.768kHz 水晶発振子を接続します。内部の分周回路で4分周または8分周したクロック($f_{SUB} = f_X / 4$ または $f_X / 8$)がサブアクティブモード時のシステムクロックとなります。分周比は、レジスタ設定で選択可能です。

すべての動作モードにおいて、サブシステムクロックの周波数を8分周したクロックが、5ビットのプリスケーラW(PSW)に入力されています。PSWにより分周されたクロックは、タイマAの時計用タイムベース動作および液晶表示回路に使用します。

7.1.2 ブロック図

図7.1 に発振回路のブロック図を示します。




図7.1 発振器のブロック図

【記号説明】

記号	説明
f _{OSC}	${\sf OSC}_1$ 、 ${\sf OSC}_2$ 発振器に接続されたセラミック発振子または水晶発振子の周波数
f _X	X1、X2発振器に接続された水晶発振子の周波数(32.768kHz)
f _{cyc}	f _{OSC} / 4またはf _{OSC} / 32
t _{cyc}	周波数 f _{cyc} のクロックの周期(=アクティブモード時の1インストラクション サイクル=プリスケーラS(PSS)の 1 カウントの周期)
f _W	f _X / 8
t _{Wcyc}	周波数 f _W のクロックの周期(=プリスケーラW(PSW)の1カウントの周期)
f _{SUB}	f _X / 4、または f _X / 8
t _{subcyc}	周波数 f _{SUB} のクロックの周期(=サブアクティブモード時の1インストラクションサイクル)
CPU	システムクロック(CPUの動作クロック)
CLK	タイマAおよび割り込みフレーム生成用クロック (TMA3ビット=0のときPSSに、またTMA3ビット=1のときPSWから供給されます)
PER	<mark>シ</mark> ステ <mark>ム</mark> クロック(内蔵周辺モジュールおよび割り込み用クロック)

7.1.3 端子構成

発振回路の端子構成を表7.1に示します。

表 7.1 端子構成

名 称	記号	入出力	機能
システムクロック発振子接続端子 1	OSC₁	入力	システムクロック発振子を接続*
システムクロック発振子接続端子 2	OSC ₂	出力	(OSC₁は、外部クロック入力可能)
サプシステムクロック発振子接続端子 1	X1	入力	32.768kHz の水晶発振子を接続
サブシステムクロック発振子接続端子 2	X2	出力	

【注】 * 0.4~4.5MHzのセラミック、または水晶発振子を接続します。

7.1.4 レジスタ、フラグ構成

発振回路を制御するレジスタ、フラグの構成を表7.2に示します。

表 7.2 レジスタ、フラグ構成

アドレス	名 称	略称	R/W	初期值
\$004	システムクロック選択レジスタ	SSR	W	\$0
\$020,0	ロースピードオンフラグ*	LSON	R/W	0


【注】 * LSON は、レジスタフラグエリアに割り付けられている制御ビットで、RAM ビット操作 命令のみ使用可能です。

7.2 各レジスタ、フラグの説明

7.2.1 システムクロック選択レジスタ (SSR: \$004)

SSR は、4 ビットの書き込み専用レジスタで、使用するシステムクロック発振子周波数 (f_{OSC}) に合わせた設定、サブシステムクロック周波数 (f_{SUB}) の分周比の設定、ストップ モード時のサブシステムクロック発振の設定、およびシステムクロック周波数 (f_{OSC}) の分周比の設定を行います。

リセット時にSSRは\$0にイニシャライズされます。



【注】* サブシステムクロックを使用しない場合は、ビット3を必ず "1" に 設定してください。

ビット3:サブシステムクロック停止設定(SSR3)

ストップモード時に、サブシステムクロック (32.768kHz 発振器)を動作させるか停止させるかを選択します。尚、サブシステムクロックを使用しない場合は必ず "1" に設定してください。

SSR3	説明	
0	ストップモード時、サブシステムクロックは動作	(初期値)
1	ストップモード時、サブシステムクロックは停止	

ビット2:サブシステムクロック分周比切り換え(SSR2)

サブアクティブモード時に CPU および内蔵周辺モジュールに供給されるサブシステムクロックの分周比を設定します。ただし、PSW に供給されるサブシステムクロックの分周比は $f_w = f_x / 8$ に固定されています。したがって、タイマ A の時計用タイムベースモード時のクロックは、本ビットの設定に影響されません。

本ビットの設定は必ずアクティブモードで行ってください。サブアクティブモードで変更を行うと誤動作する場合があります。

SSR2	説 明
0	f_{SUB} は、サプシステムクロック発振子周波数 f_x の 1 / 8(f_{SUB} = f_x / 8)
	CPU の 1 インストラクションサイクルは、244.14 μ s (f _x =32.768kHz 時)
	(初期値)
1	f_{SUB} は、サブシステムクロック発振子周波数 f_{χ} の 1 / 4(f_{SUB} = f_{χ} / 4)
	CPU の 1 インストラクションサイクルは、122.07 μ s (f _x =32.768kHz 時)

ビット1:システムクロック選択(SSR1)

システムクロックの周波数に合わせてSSR1ビットを設定してください。

SSR1	説明	
0	システムクロック周波数は 0. 4~1.0 MHz	(初期値)
1	システムクロック周波数は 1.6~4. <mark>5</mark> MHz	

【注】 レジスタ設定値がシステム発振器の周波数と合っていない場合は、32kHz 発振を使用するサブシステムが正常に動作しません。サブシステムクロックを使用するときは、システムクロックの周波数を 0.4~1.0MHz または 1.6~4.5MHz のどちらかの範囲内で使用してください。

ビット0:システムクロック分周比切り換え(SSR0)

システムクロックの分周比を設定します。本ビットの切り換えは、「7.2.3 システムクロック切り換え方法」に示す手順で行ってください。システムクロックの分周比の切り換えは、サブシステムクロックの発振の有無にかかわらずに行えますが、正しい手順で行われなかった場合、MCU は誤動作する場合があります。

SSR0	説 明
0	f _{cyc} は、システムクロック発振子周波数 f _{osc} の 1 / 4 (f _{cyc} = f _{osc} / 4) (初期値)
1	f _{cyc} は、システムクロック発振子周波数 f _{osc} の 1 / 32(f _{cyc} = f _{osc} / 32)

7.2.2 ロースピードオンフラグ(LSON: \$020,0)

LSON は、アクティブモード、ウォッチモード、サブアクティブモード間の動作モード 遷移に伴い、システムの動作クロックをシステムクロックとするかサブシステムクロック とするかを選択します。

詳細は、「5.2.7 ロースピードオンフラグ (LSON)」を参照してください。

7.2.3 システムクロック切り換え方法

MCU は、ソフトウェアによりシステムクロックの分周比の切り換えができる、システムクロックギア機能を内蔵しています。本機能により、システムクロック発振子を4分周と32分周に切り換えることができます。高速処理が必要な場合は4分周に、それ以外は32分周で動作させることにより、効率的な電力消費が可能です。図7.2に、分周比の切り換え手順を示します。

4分周から32分周への分周比の切り換えは、次の手順で行います。初めに32分周の設定(SSR0ビット書き込み)を行います。次にギアイネーブルフラグをセットします。これにより分周比の切り換えをするのか、スタンバイモードへ遷移するのか区別を行います。その後でSBY命令を実行します。

MCU は、ギアイネーブルフラグがセットされていなければスタンバイモードへ、ギアイネーブルフラグがセットされていれば、分周比切り換えモードになります。分周比が切り換わる間、MCU はスタンバイモードへ遷移しますが、切り換え後は自動的にアクティブモードへ復帰します。アクティブモードに遷移すると同時に、ギアイネーブルフラグはリセットされます。

32 分周から 4 分周への分周比の切り換えも、同様の手順で行います。

分周比の切り換えは、すべての割り込みをクリアの上、割り込みを禁止してから行ってください。分周比切り換え中に割り込みが発生すると、MCU は誤動作する場合があります。




図7.2 分周比切り換えフロー


7.3 発振子の接続および外部クロック入力方法

システムクロック発振器は、0.4~4.5MHzのセラミック発振子または水晶発振子を接続するか、同様の周波数の外部クロックを入力します。

サブシステムクロック発振器は、32.768kHzの水晶発振子を接続します。

表 7.3 に発振回路の構成例を示します。

表 7.3 発振回路の構成例



7.4 使用上の注意

発振子を接続して発振させる場合、次の点に注意してください。

- (1)水晶発振子またはセラミック発振子を接続する場合、回路定数は発振子、実装回路の 浮遊容量などにより異なるため、水晶発振子メーカ、セラミック発振子メーカと十分 相談した上で決定してください。
- (2) OSC_1 、 OSC_2 端子(X1、X2 端子)と外付け部品(発振子、負荷容量)との配線は、極力短くし、他の配線がこれらの配線と交差しないようにしてください(図7.3参照)。 配線が交差すると誘導により正しい発振ができなくなる場合があります。
- (3) サブシステムクロック (32.768kHz 発振器) を使用しない場合は、X1 端子を V_{cc} に固定し、X2 端子は開放にしてください。




図7.3 水晶、セラミック発振子の配置例

8. プリスケーラ

第8章 目次

8.1	概要	153
8.2	プリスケーラ S (PSS)	155
8.3	プリスケーラ W (PSW)	155



8.1 概要

HD404889 シリーズはプリスケーラ S (PSS) とプリスケーラ W (PSW) の 2 本のプリスケーラを内蔵しています。

タイマA~Dの内部クロック、各内蔵周辺モジュールの動作クロックは、内蔵周辺モジュールのモードレジスタによりプリスケーラ出力の中から選択します。

各プリスケーラの入力クロックと動作条件を表8.1、出力の供給先を図8.1に示します。

表 8.1 プリスケーラの入力クロックと動作条件

名	称	入力クロック	リセット条件	停止条件
プリスケ	∋s	・アクティブ、スタンバイモード時は、シ	・MCU リセット	・MCU リセット
		ステムクロック		・ストップモード
		・サブアクティブモード時は、サブシステ		・ウォッチモード
		ムクロック		
プリスケ	ラW	・サブシステムクロックによる	・MCU リセット	・MCU リセット
		32. <mark>768</mark> kHz 発振 <mark>を</mark> 8 分周したクロック	・ソフトウェア*	・ストップモード

【注】 * タイマモードレジスタ A(TMA)の TMA3~TMA1 ビットをすべて 1 にセットすると、PSW は\$00 にクリアされます。




図8.1 プリスケーラ出力の供給先

8.2 プリスケーラ S (PSS)

PSS は、アクティブモード、スタンバイモード時はシステムクロックを入力とし、サブ アクティブモード時はサブシステムクロックを入力とする 11 ビットのカウンタです。

リセット時、PSS は\$000 にイニシャライズされ、リセット解除後、システムクロックを 分周します。

PSS は、リセット、ストップモード、およびウォッチモードで動作を停止しますが、その他の動作モードでは停止しません。

PSS の出力は各内蔵周辺モジュールで共有していますが、分周比は各内蔵周辺モジュールで独立に設定できます。

8.3 プリスケーラ W (PSW)

PSW は、サブシステムクロックによる 32.768kHz 発振を 8 分周したクロックを入力とする 5 ビットのカウンタです。

リセット時、PSW は\$00 にイニシャライズされ、リセット解除後、サブシステムクロックを分周します。

PSW は、リセット、ストップモードで動作を停止しますが、その他の動作モードでは 停止しません。

PSW は、ソフトウェアでリセットすることができます。

PSW の出力は、タイマ A、および液晶表示回路で共用していますが、分周比は各内蔵周辺モジュールで独立に設定できます。



9. タイマA

第9章 目次

9.1	概要		159
	9.1.1	特長	159
	9.1.2	ブロック図	160
	9.1.3	レジ <mark>スタ構</mark> 成	160
9.2	各レジスタの説明		161
	9.2.1	タイマモードレジ <mark>スタA</mark> (TMA:\$00F)	161
	9.2.2	タイマカウンタ A(TCA)	163
9.3	動作説明		164
	9.3.1	フリーランニングタイマ	164
	9.3.2	時計用タイムベース動作	164
9.4	割り込み		165
9.5	使用上の注意		165



9.1 概要

9.1.1 特長

タイマAは、8ビットのフリーランニングタイマです。

サブシステムクロック発振器 (32.768kHz) による時計用タイムベースとしての使用も可能です。

タイマAの特長を以下に示します。

プリスケーラ S(PSS)をクロックソースとする 8 種類の内部クロック(2048 t_{cyc} 、1024 t_{cyc} 、512 t_{cyc} 、128 t_{cyc} 、32 t_{cyc} 、8 t_{cyc} 、4 t_{cyc} 、2 t_{cyc})を選択できます。

プリスケーラ W (PSW) をクロックソースとする (時計用タイムベースモード)、5 種類の内部クロック ($32t_{wcyc}$ 、 $16t_{wcyc}$ 、 $8t_{wcyc}$ 、 $2t_{wcyc}$ 、 $1/2t_{wcyc}$) を選択できます。 タイマカウンタ A (TCA) のオーバフローで割り込みを要求できます。

【注】 t_{cyc} (=1/ $_{PER}$) は PSS の 1 カウントの周期、 t_{Wcyc} (=244.14 μ s) は PSW の 1 カウントの周期です。

SOOK CX

9.1.2 ブロック図

タイマAのブロック図を図9.1に示します。




図9.1 タイマAのブロック図

9.1.3 レジスタ構成

タイマAのレジスタ構成を表9.1に示します。

表 9.1 レジスタ構成

アドレス	名	称	略	称	R/W	初期値
\$00F	タイマモー	ドレジスタA	TN	ЛΑ	W	\$0
-	タイマカウン	TCA		-	\$00	

9.2 各レジスタの説明

9.2.1 タイマモードレジスタA(TMA: \$00F)

TMA は、4 ビットの書き込み専用レジスタで、タイマ A のクロックソ - スとなるプリスケ - ラ (PSS、PSW)、およびその分周比を選択します。

リセット時にTMA は\$0 にイニシャライズされます。

 ゼット:
 3
 2
 1
 0

 TMA3
 TMA2
 TMA1
 TMA0

 初期値:
 0
 0
 0

 R/W :
 W
 W
 W

タイマAクロック選択

TMA3	TMA2	TMA1	TMA0	プリスケーラ	入力クロック周期	モード
0	0	0	0	PSS	2048 t _{cyc}	
			1	PSS	1024 t _{cyc}	フリ
		1	0	PSS	512 t _{cyc}	フリーランニングタイマ
)	1	PSS	128 t _{cyc}	<u> </u>
	1	0	0	PSS	32 t _{cyc}	ンジ
			1	PSS	8 t _{cyc}	タ
		1	0	PSS	4 t _{cyc}	イマ
			1	PSS	2 t _{cyc}	
1	0	0	0	PSW	32 t _{Wcyc}	
			1	PSW	16 t _{Wcyc}	時
		1	0	PSW	8 t _{Wcyc}	用用
			1	PSW	2 t _{Wcyc}	タイ
	1	0	0	-	1 / 2 t _{Wcyc}	時計用タイムベース
			1	-	使用禁止]
		1	任意	-	PSW、TCAクリア	

ビット3:タイマAソ-スプリスケ-ラ選択(TMA3) タイマAのクロックソ-スをPSSとするか、PSWとするかを選択します。

TMA3	説明	
0	タイマ A のクロックソースを PSS とします。	(初期値)
1	タイマ A のクロックソースを PSW とします。	

ビット2~0:タイマAクロック選択(TMA2~TMA0)

タイマAの入力クロック周期を選択します。TMA3ビットとの組み合わせで次のようになります。

フリーランニングタイマモード

(a)システムクロック分周比:4分周(SSR0ビット=0)*

				説 明						
ТМАЗ	TMA2	TMA1	TMA0	ソース	入力クロック周期					
				プリスケーラ	記号	f _{osc} =				
						400kHz	800kHz	2MHz	3.58MHz	4MHz
0	0 🬗	0	0	PSS	2048t _{cyc}	20.48ms	10.24ms	4.096ms	2.288ms	2.048ms
			1	PSS	1024t _{cyc}		5.12ms	2.048ms	1.144ms	1.024ms
		1	0	PSS	512t _{cyc}		2.56ms	1.024ms	572.07 μs	
			1	PSS	128t _{cyc}		640 µs	256 µs	143.02 µ s	128 µs
	1	0	0	PSS	32t _{cyc}		160 µs	64 µs	35.75 µs	32 µs
			1	PSS	8t _{cyc}		40 µs	16 µs	8.94 µs	8 µs
		1	0	PSS	4t _{cyc}		20 µs	8 µs	4.45 µs	
			1	PSS	2t _{cyc}		10 µs	4 µs	2.23 µs	2 µs

【注】 * 設定方法については、「7.2.3 システムクロック切り換え方法」を参照してください。

(b)システムクロック分周比:32分周(SSR0ビット=1)*

				説 明						
TMA3	TMA2	TMA1	тмао	ソース	ノース 入力クロック周期					
				プリスケーラ	記号	f _{osc} =				
						400kHz	800kHz	2MHz	3.58MHz	4MHz
0	0	0	0	PSS	2048t _{cyc}	163.84ms	81.92ms	32.768ms	18.306ms	16.384ms
			1	PSS	1024t _{cyc}	81.92ms	40.96ms	16.384ms	9.153ms	8.192ms
		1	0	PSS	512t _{cyc}	40.96ms	20.48ms	8.192ms	4.577ms	4.096ms
			1	PSS	128t _{cyc}	10.24ms	5.12ms	2.048ms	1.144ms	1.024ms
	1	0	0	PSS	32t _{cyc}	2.56ms	1.28ms	512 µs	286.03 μs	256 µs
			1	PSS	8t _{cyc}	640 µs	320 µs	128 µs	71.51 µs	64 µs
		1	0	PSS	4t _{cyc}	320 µs	160 µs	64 µs	35.75 µs	32 µs
			1	PSS	2t _{cyc}	160 µs	80 µs	32 µs	17.88 µs	16 µs

【注】 * 設定方法については、「7.2.3 システムクロック切り換え方法」を参照してください。

時計用タイムベースモード

		/	_ '						
				説 明					
TMA3	TMA2	TMA1	TMA0	ソース 入力クロック周期					
				プリスケーラ	記号	f _x = 32.768kHz			
1	0	0	0	PSW	32t _{Wcyc}	7.8125ms			
			1	PSW	16t _{Wcyc}	3.9063ms			
		1	0	PSW	8t _{wcyc}	1.9531ms			
			1	PSW	2t _{wcyc}	488.29 μ s			
	1	0	0	-	1/2t _{Wcyc}	122.07 µ s			
			1	使用禁止					
		1	X	PSW、TCA クリア					

X: Don't care

9.2.2 タイマカウンタ A (TCA)

TCA は、8 ビットのアップカウンタで、入力する内部クロックによりカウントアップされます。

入力クロック周期は、TMAの TMA3~TMA0 ビットにより選択します。TCA の読み出しおよび書き込みはできません。

TCA がオーバフローすると、タイマ A 割り込み要求フラグ (IFTA) が 1 にセットされます。

リセット時に、TCA は\$00 にイニシャライズされます。



9.3 動作説明

タイマAは8ビットのフリーランニングタイマとして使用できます。タイマAには、以下の機能があります。

- (1) フリーランニングタイマ
- (2) 時計用タイムベース

9.3.1 フリーランニングタイマ

TMAのTMA3=0にすると、タイマAはフリーランニングタイマとして動作します。 タイマAの動作クロックは、TMAのTMA2~TMA0ビットにより、PSSの出力する8 種類の内部クロックから選択できます。

TCA のカウント値が\$FF になった後、クロックが入力されるとタイマ A はオーバフローし、IFTA が 1 にセットされます。このとき、タイマ A 割り込みマスク (IMTA) が 0 ならば、CPU に割り込みを要求します。割り込みについての詳細は、「第 4 章 例外処理」を参照してください。

オ・バフロ・時には、TCA のカウント値は\$00 に戻り、再びカウントアップを開始します。したがって、256 の入力クロックごとに、周期的にオーバフロ・を出力するインタ・バルタイマとして動作します。

フリーランニングタイマ動作時(TMA3=0)にTCAをクリアすることはできません。

9.3.2 時計用タイムベース動作

TMAのTMA3=1にすると、タイマAは時計用タイムベ-スとして動作します。

タイマ A の動作クロックは、TMAの TMA2 ~ TMA0 ビットにより、PSW の出力する 4 種類のクロック、および PSW を介さない 1 種類のクロックの計 5 種類の内部クロックから選択できます。

時計用タイムベース動作では、32.768kHz 水晶発振を基本クロックとした正確なタイミングで割り込みを発生することができます。

時計用タイムベース動作時 (TMA3=1)に、TMA2、TMA1 ビットを 11 にセットすると、TCA および PSW はともに\$00 にクリアされます。

時計用タイムベースモ・ドは、ウォッチモ・ド、サブアクティブモードの遷移/解除に 使用されます。詳細は、「第5章 低消費電力モ・ド」を参照してください。

9.4 割り込み

タイマAの割り込み要因は、TCAのオーバフロ・です。

TCA がオーバフロ - すると、割り込み制御ビットエリアの IFTA が 1 にセットされます。 IFTA は、割り込みが受け付けられてもオートクリアされません。割り込み処理ル - チンの中でソフトウェアにより 0 にクリアしてください。

タイマA割り込みは、割り込み制御ビットエリアのIMTAにより、タイマA割り込みを独立に許可または禁止できます。詳細は、「第4章 例外処理」を参照してください。

9.5 使用上の注意

タイマAを使用するとき、次の点に注意してください。

- (1) タイムベースモード使用時に分周比を途中で切り換えると、オーバフロー周期に誤差が発生しますので、途中切り換えは行わないでください。
- (2)液晶表示回路による液晶表示中にTMAのTMA3~TMA1ビットをすべて1に設定して、PSW、TCAのクリアを選択した場合、液晶表示回路はホルト状態になります(パワースイッチOFFの状態)。したがって、液晶表示を継続する場合には、PSW、TCAのクリア期間を最短にしてください。



10. タイマB

第10章 目次

10.1	概要			169
	10	0.1.1	特長	169
	10	0.1.2	ブロック図	170
	10	0.1.3	端子 <mark>構</mark> 成	171
	10	0.1.4	レジスタ <mark>構成</mark>	171
10.2	各レジスタの	説明		172
	10	0.2.1	タイマモードレジスタB1 (TMB1: \$010)	172
	10	0.2.2	タイマモードレジスタ B2 (TMB2: \$011)	175
	10	0.2.3	タイマカウンタB(TCB)	176
	10	0.2.4	タイマライトレジスタ BL、U (TWBL: \$012、TWBU: \$013)	177
	10	0.2.5	タイマリードレジスタBL、U(TRBL: \$012、TRBU: \$013)	178
	10	0.2.6	ポートモードレジスタ2(PMR2: \$00A)	179
	10	0.2.7	モジュールスタンバイレジスタ1(MSR1: \$00D)	180
10.3	動作説明			181
	10	0.3.1	フリーランニングタイマ動作	181
	10	0.3.2	リロードタイマ動作	181
	10	0.3.3	外部イベントカウンタ動作	182
	10	0.3.4	タイマ出力動作	182
			(1) トグル出力モード	182
			(2) PWM 出力モード	183
10.4	割り込み			184
10.5	使田上の注音	5		18/



10.1 概要

10.1.1 特長

タイマ B は、8 ビットの多機能タイマ (フリーランニング / リロードタイマ)です。 タイマ B の特長を以下に示します。

プリスケーラ S (PSS)をクロックソースとする 7 種類の内部クロック ($2048t_{cyc}$ 、 $512t_{cyc}$ 、 $128t_{cyc}$ 、 $32t_{cyc}$ 、 $8t_{cyc}$ 、 $4t_{cyc}$ 、 $2t_{cyc}$) と外部イベントを選択できます。 タイマカウンタ B (TCB) のオーバフローで割り込みを要求できます。

波形出力(トグル出力、PWM出力)が可能です。

未使用時にシステムクロックの供給を止めることができます(モジュールスタンバイ機能)。

10.1.2 ブロック図

フリーランニング / リロードタイマ動作時のタイマ B のブロック図を図 10.1 に示します。




図 10.1 タイマ B のブロック図 (フリーランニング / リロードタイマ)

10.1.3 端子構成

タイマBの端子構成を表10.1に示します。

表 10.1 端子構成

名 称	記号	入出力	機能
タイマBイベント入力	EVNB	入力	タイマBイベント入力端子
タイマB出力	ТОВ	出力	タイマB出力端子

10.1.4 レジスタ構成

タイマBのレジスタ構成を表 10.2 に示します。

表 10.2 レジスタ構成


アドレス	名称	略称	R/W	初期値
\$010	タイマモードレジスタ B1	TMB1	W	\$0
\$011	タイマモードレジスタ B2	TMB2	W	-000
-	タイマカウンタB	TCB	-	\$00
\$012	タイマライトレジスタ BL	TWBL	W	\$0
\$013	タイマライトレジスタ BU	TWBU	W	不定
\$012	タイマリードレジスタ BL	TRBL	R	不定
\$013	タイマリードレジスタ BU	TRBU	R	不定
\$00A	ポートモードレジスタ 2	PMR2	W	\$0
\$00D	モジュールスタンバイレジスタ 1	MSR1	W	-000

10.2 各レジスタの説明

10.2.1 タイマモードレジスタB1(TMB1:\$010)

TMBI は、4 ビットの書き込み専用レジスタで、タイマ B の機能(フリーランニングリロードタイマ)と動作クロックを選択します。

リセット時に TMB1 は\$0 にイニシャライズされます。



【注】* タイマBクロックに外部イベント入力を設定する場合、PMR2のPMR20ビットを 1に設定してください。

ビット3:タイマB機能選択(TMB13) タイマBの機能を選択します。

TMB13	説明	
0	フリーランニングタイマ機能を選択します。	(初期値)
1	リロードタイマ機能を選択します。	

ビット2~0:タイマBクロック選択 (TMB12~TMB10) TCB の入力クロック周期を選択します。

アクティブモード

(a)システムクロック分周比:4分周(SSR0ビット=0)*

				説 明						
TMB12	TMB11	TMB10	ソース			入力クロ	ック周期			
			プリスケーラ	記号	f _{osc} =	f _{osc} =	f _{osc} =	f _{osc} =	f _{osc} =	
					400kHz	800kHz	2MHz	3.58MHz	4MHz	
0	0	0	PSS	2048t _{cyc}	20.48ms	10.24ms	4.096ms	2.288ms	2.048ms	
		1	PSS	512t _{cyc}	5.12ms	2.56ms	1.024ms	572.07 μs	512 µs	
	1	0	PSS	128t _{cyc}		640 µs	256 µs	143.02 µ s	128 µs	
		1	PSS	32t _{cyc}		160 µs		35.75 μs	32 µs	
1	0	0	PSS	8t _{cyc}						
		1	PSS	4t _{cyc}						
	1	0	PSS	2t _{cyc}						
		1	-		- 20 p 0 ト入力 (EV		_ +μσ			

(b)システムクロック分周比:32分周(SSR0ビット=1)*

				説明							
TMB12	TMB11	TMB10	ソース			入力クロ	入力クロック周期				
			プリスケーラ	記号	f _{osc} =						
					400kHz	800kHz	2MHz	3.58MHz	4MHz		
0	0	0	PSS	2048t _{cyc}	163.84ms	81.92ms	32.768ms	18.306ms	16.384ms		
		1	PSS	512t _{cyc}	40.96ms	20.48ms	8.192ms	4.577ms	4.096ms		
	1	0	PSS	128t _{cyc}		5.12ms	2.048ms	1.144ms	1.024ms		
		1	PSS	32t _{cyc}		1.28ms	512 µs	286.03 μ s	256 µs		
1	0	0	PSS	8t _{cyc}		320 µs	128 µs	71.51 µs	64 µs		
		1	PSS	4t _{cyc}	320 µs	160 µs	64 µs	35.75 µs	32 µs		
	1	0	PSS	2t _{cyc}		80 µs	32 µs	17.88 µs	16 µs		
		1	-	外部イベン		NB 端子)					

【注】 * 設定方法については、「7.2.3 システムクロック切り換え方法」を参照してください。

サブアクティブモード

	7 7 7 1		,•			
			説明			
TMB12	TMB11	TMB10	ソース 入力クロック周期			
			プリスケーラ	記号	f _x =32.768kHz(サブアクティブモード時)	
					SSR2*ビット=0	SSR2*ビット=1
0	0	0	PSS	2048t _{cyc}	500ms	250ms
		1	PSS	512t _{cyc}	125ms	62.5ms
	1	0	PSS	128t _{cyc}		15.625ms
		1	PSS	32t _{cyc}		3.9063ms
1	0	0	PSS	8t _{cyc}		976.56 μ s
		1	PSS	4t _{cyc}		488.28 μ s
	1	0	PSS	2t _{cyc}	488.28 μs	244.14 µ s
	•	1		外部イベン	ノト入力(EVNB 端子)	


O OCA

【注】 * システムクロック選択レジスタ(SSR)のビット2

10.2.2 タイマモードレジスタ B2 (TMB2: \$011)

TMB2 は、3 ビットの書き込み専用レジスタで、EVNB 端子入力の検出エッジ選択およびタイマB出力モードを設定します。

リセット時に、TMB2 は-000 にイニシャライズされます。



EVNB端子検出エッジ選択

TMB21	TMB20	EVNB端子検出エッジ			
0	0	検出しない			
	1	立ち下がりエッジ検出			
1	0	立ち上がりエッジ検出			
	1	立ち下がり / 立ち上がり両エッジ検出			

タイマB出力波形

0	トグル出力
1	PWM出力

ビット3:リザーブビット

リザーブビットです。リードすると常に0が読み出されます。書き込みは無効です。

ビット2:タイマB出力波形選択(TMB22)

タイマBの出力波形を設定します。

TMB22	説明	
0	タイマ B の出力波形を、トグル波形に設定します。	(初期値)
1	タイマ B の出力波形を、PWM 波形に設定します。	

ビット 1、0: EVNB 端子入力の検出エッジの選択 (TMB21、TMB20) EVNB 端子の検出エッジを選択します。

- 6			
	TMB21	TMB20	説明
	0	0	EVNB 端子入力のエッジを検出しません。 (初期値)
İ		1	EVNB 端子入力の立ち下がりエッジ(̄)を検出します。
	1	0	EVNB 端子入力の立ち上がりエッジ(→)を検出します。
		1	EVNB 端子入力の立ち下がり/立ち上がり両エッジ
			(一」 「)を検出します。

10.2.3 タイマカウンタB(TCB)

TCB は、8 ビットのアップカウンタで、入力する内部クロックによりカウントアップされます。



TCB の入力クロックは、TMB1 の TMB12~TMB10 ビットにより選択します。

TRBL、TRBUを読み出すとTCBの値が読め、またTWBL、TWBU に書き込むと同じ値がTCBにも書き込まれます。

TCB がオーバフローすると、タイマ B 割り込み要求フラグ (IFTB) が 1 にセットされます。このとき、タイマ B がフリーランニング機能設定 (TMB13 = 0) ならば、TCB は\$00 にクリアされ再びカウントアップを開始します。また、タイマ B がリロード機能設定 (TMB13 = 1) ならば、TWBL、TWBU の値が書き込まれ、その値からカウントアップを開始します。

リセット時に、TCB は\$00 にイニシャライズされます。

10.2.4 タイマライトレジスタ BL、U (TWBL: \$012、TWBU: \$013)

TWBL、TWBU は、8 ビットの書き込み専用レジスタで、下位ディジット(TWBL)と上位ディジット(TWBU)から構成されています。TWBL、TWBUは、TCBの値の初期設定(リロードタイマ動作時のリロード値の設定)に使用します。

 ビット:
 3
 2
 1
 0

 TWBU
 TWBU3
 TWBU2
 TWBU1
 TWBU0

 初期値:
 不定
 不定
 不定
 不定

 R/W :
 W
 W
 W
 W

 ビット:
 3
 2
 1
 0

 TWBL
 TWBL3
 TWBL2
 TWBL1
 TWBL0

初期値: 0 0 0 0 0 R/W: W W W

データは、まず TWBL、次に TWBU の順に書き込んでください。TWBL の書き込みでは、TCB の値は変更されません。次に TWBU を書き込んだタイミングで、TCB の上位ディジットに TWBU の値が、また TCB の下位ディジットに TWBL の値が書き込まれます。

2度目以降、TWBL、TWBUを書き込む場合、TWBLのリロード値を変更する必要のないときには、TWBUのみ書き込めば、タイマBのイニシャライズが完了します。

リセット時に TWBL は\$0 にイニシャライズされますが、TWBU は不定です。

10.2.5 タイマリードレジスタ BL、U (TRBL: \$012、TRBU: \$013)

TRBL、TRBUは、8 ビットの読み出し専用レジスタで、下位ディジット(TRBL)と TCB の上位ディジットの値を直接読み出す上位ディジット(TRBU)から構成されています。 TRBL、TRBUは、TCBの値を読み出すために使用します。

ビット: TRBU3 TRBU2 TRBU1 TRBU0 **TRBU** 初期値: 不定 不定 不定 不定 R/W: R R R R


ビット: 3 2 1 0 TRBL3 TRBL2 TRBL1 TRBL0 **TRBL** 初期值: 不定 不定 不定 不定 R/W: R R R R

読み出しは、まずTRBU、次にTRBLの順に行ってください。TRBUの読み出しでは、TCBの上位ディジットの現在値を読み出すと同時に、TCBの下位ディジットの値がTRBLにラッチされます。次に、TRBLの読み出しにより、ラッチされた値が読み出され、TRBUを読み出した時点のTCBの値が得られます。

リセット時、TRBL、TRBU は<mark>不</mark>定となります。

10.2.6 ポートモードレジスタ2(PMR2:\$00A)

PMR2は、4ビットの書き込み専用レジスタで、ポートの端子機能切り換えを行います。



R13/TOB端子機能切り換え

0	R1 ₃ 入出力端子	
1	TOB出力端子	

ここでは、PMR23、PMR20 ビットについてのみ説明します。PMR2 の詳細は、「6.3.2 (4) ポートモードレジスタ 2 (PMR2)」を参照してください。

ビット3:R1₃ポート/TOB 端子機能切り換え (PMR23)

 $R1_3/TOB$ 端子を $R1_3$ 入出力端子として使用するか、TOB 出力端子として使用するかを選択します。

本ビットは、リセット時に0にイニシャライズされます。

PMR23	説 明	
0	R1 ₃ /TOB 端子は、R1 ₃ 入出力端子として機能します。	(初期値)
1	│ │R1₃/TOB 端子は、TOB 出力端子として機能します。	

ビット0:R1₆/EVNB 端子機能切り換え(PMR20)

 $R1_0$ /EVNB 端子を $R1_0$ 入出力端子として使用するか、EVNB 入力端子として使用するかを選択します。

本ビットは、リセット時に0にイニシャライズされます。

PMR20	説 明	
0	R1 ₀ /EVNB 端子は、R1 ₀ 入出力端子として機能します。	(初期値)
1	R1 ₀ /EVNB 端子は、EVNB 入力端子として機能します。	

10.2.7 モジュールスタンバイレジスタ1(MSR1:\$00D)

MSR1は3ビットの書き込み専用レジスタで、タイマB、タイマC、タイマDへのシステムクロックの供給 / 停止を設定します。モジュールスタンバイ中は、モードレジスタの設定値は保持されます。

リセット時に MSR1 は-000 にイニシャライズされます。



タイマDクロック供給制御

ここではMSR10 ビットについて説明します。MSR11 およびMSR12 ビットについての詳細は、「11.2.7」「12.2.7」の「モジュールスタンバイレジスタ 1 (MSR1)」を参照してください。

ビット 0: タイマ B システムクロック供給制御 (MSR10) タイマ B へのシステムクロックの供給 / 停止を設定します。

MSR10	説 明		
0	タイマBへのシステムクロックを供給します。	(初期値)	
1	タイマBへのシステムクロックの供給を停止します。		

10.3 動作説明

タイマBは、8ビットの多機能タイマです。タイマBには以下の機能があります。

- (1) フリーランニングタイマ動作
- (2) リロードタイマ動作
- (3)外部イベントカウンタ動作
- (4)タイマ出力動作

10.3.1 フリーランニングタイマ動作

TMB1 の TMB13 = 0 にすると、タイマ B は 8 ビットフリーランニングタイマとして動作します。

リセット時、TCB は\$00 に、TMB13 ビットは 0 にクリアされるため、リセット直後はフリーランニングタイマとして、停止することなくカウントアップを続けます。タイマ B の動作クロックは、TMB1 の TMB12~TMB10 ビットにより、PSS の出力する 7 種類の内部クロック、または外部イベントから選択できます。

割り込みについての詳細は、「第4章 例外処理」を参照してください。

TCB のカウント値が\$FF になった後、クロックが入力されるとタイマ B はオーバフローし、IFTB が 1 にセットされます。このとき、IMTB が 0 ならば、CPU に割り込みを要求します。

オーバフロー時に TCB のカウント値は\$00 に戻り、再びカウントアップを開始します。

10.3.2 リロードタイマ動作

TMB1 の TMB13 = 1 にすると、タイマ B は 8 ビットリロードタイマとして動作します。 TWBL、TWBU にリロード値を設定することにより、同時にその値が TCB にロードされ、 TCB はその値からカウントアップを開始します。

TCB の値が\$FF になった後、クロックが入力されるとタイマ B はオーバフローし、TWBL、TWBU の値が TCB にロードされて、その値からカウントアップを継続します。 したがって、TWBL、TWBU の値により、オーバフロー周期を入力クロック $1\sim256$ の範囲で設定できます。

リロードタイマ動作時の動作クロック、割り込みについてはフリーランニングタイマ動作と同様です。

TWBL、TWBU によりリロード値を再設定すると、同時に TCB にもその値がロードされます。

10.3.3 外部イベントカウンタ動作

タイマBは、EVNB端子をイベント入力端子とする外部イベントカウンタ動作ができます。

TMB1のTMB12~TMB10ビットを111に設定すると、TCBはTMB21、TMB20ビットで指定されたEVNB入力エッジでカウントアップします。

その他の動作については、TMBI の TMBI3 ビットの設定により、フリーランニングタイマ動作、またはリロードタイマ動作と同様になります。

タイマ B をイベントカウンタとして使用する場合、PMR2 の PMR20 ビットを 1 に設定してください。

10.3.4 タイマ出力動作

タイマBは、TMB2により、次の2種類のタイマ出力モードを選択できます。

- (1)トグル出力モード
- (2) PWM 出力モード

PMR2のPMR23 ビットを 1 に設定することにより、R1 $_3$ /TOB 端子は TOB 出力端子(タイマ B 出力端子)として機能します。

(1)トグル出力モード

TMB2のTMB22ビットを0にすると、タイマBはトグル出力モードとなります。

トグル出力モードは、TCBのオーバフロー時に出力レベルを変化させる機能です。この機能を用いるとリロードタイマ機能と組み合わせ、任意の周期でデューティ 50%の波形を出力することができ、ブザー用として使用できます。

フリーランニングタイマ動作時、およびリロードタイマ動作時のトグル出力波形を図 10.2 に示します。




図 10.2 トグル出力波形

(2) PWM 出力モード

TMB2のTMB22ビットを1にセットすると、タイマBはPWM出力モードとなります。 PWM 出力モードは、デューティ可変のパルス出力機能です。出力波形は、TMB1とTWBL、 TWBU の内容により、図 10.3 のようになります。




図 10.3 PWM 出力波形

10.4 割り込み

タイマBの割り込み要因は、TCBのオーバフローです。

割り込み要因が発生すると、割り込み制御ビットエリアのIFTB が 1 にセットされます。 IFTB は、割り込みが受け付けられてもオートクリアされません。割り込み処理ルーチンの中でソフトウェアにより 0 にクリアしてください。

タイマ B 割り込みは、割り込み制御ビットエリアの IMTB により、タイマ B 割り込みを独立に許可または禁止できます。

10.5 使用上の注意

タイマBを使用するとき、次の点に注意してください。

- (1) TWBL、TWBU により、TCB のリロード値設定、および TCB のイニシャライズを行う場合には、まず TWBL、次に TWBU の順序で書き込んでください。TWBU を書き込んだタイミングで、TWBU と TWBL の値が同時に TCB に書き込まれます。したがって、TWBL がすでに設定済みであり、上位ディジットのみ変更したい場合には、TWBU のみ書き換えてください。
- (2) TRBL、TRBU により、TCB の値を読み出す場合には、まず TRBU、次に TRBL の順序で読み出してください。TRBU を読み出したタイミングで、その時点の TCB の下位ディジットの値が TRBL にラッチされます。次に TRBL を読み出すとラッチされたデータが読めます。
- (3) TMBI の変更は、TMBI への書き込み命令実行の 2 命令後から有効になります。したがって、TWBL、TWBU への書き込みによるタイマ B のイニシャライズ (リロード値設定、TCB イニシャライズ) は、TMBI 変更後のモードが有効となってから実行されるようにプログラムする必要があります。
- (4) TMB2 で、EVNB 端子の立ち下がり / 立ち上がり両エッジ検出を選択した場合には、 立ち下がりエッジと立ち上がりエッジの間隔が、2t_{cvc}以上になるようにしてください。
- (5)モジュールスタンバイ状態にする前に当該モジュールの割り込みマスクをセットしてください。また、モジュールスタンバイ解除後は当該モジュールの割り込み要求フラグをクリアしてください。

11. タイマ C

第11章 目次

11.1	概要		187
	11.1.1	特長	187
	11.1.2	ブロック図	188
	11.1.3	端子 <mark>構成</mark>	189
	11.1.4	レジスタ <mark>構成</mark>	189
11.2	各レジスタの説明.		190
	11.2.1	タイマモードレジスタ C1 (TMC1 : \$014)	190
	11.2.2	タイマモードレジスタ C2 (TMC2 : \$015)	193
	11.2.3	タイマカウンタ C(TCC)	194
	11.2.4	タイマライトレジスタ CL、U (TWCL : \$016、TWCU : \$017)	194
	11.2.5	タイマリードレジスタ CL、U (TRCL: \$016、TRCU: \$017)	195
	11.2.6	ポートモードレジスタ3(PMR3:\$00B)	196
	11.2.7	モジュールスタンバイレジスタ 1(MSR1:\$00D)	197
	11.2.8	ウォッチドッグオンフラグ(WDON:\$020,1)	198
11.3	動作説明		199
	11.3.1	フリーランニングタイマ動作	199
	11.3.2	リロードタイマ動作	199
	11.3.3	16 ビットタイマ動作	200
	11.3.4	ウォッチドッグタイマ動作	200
	11.3.5	タイマ出力動作	200
		(1) トグル出力モード	200
		(2) PWM 出力モード	201
11.4	割り込み		202
11 5	使田上の注音		202



11.1 概要

11.1.1 特長

タイマ C は、8 ビットの多機能タイマ (フリーランニング / リロードタイマ) です。クロックソースにタイマ B オーバフローを選択することにより、16 ビットタイマとして使用可能です。

タイマCの特長を以下に示します。

プリスケーラ S (PSS)をクロックソースとする 8 種類の内部クロック ($2048t_{cyc}$ 、 $512t_{cyc}$ 、 $128t_{cyc}$ 、 $32t_{cyc}$ 、 $8t_{cyc}$ 、 $4t_{cyc}$ 、 $2t_{cyc}$ 、タイマ B オーバフロー) を選択できます。

ウォッチドッグタイマとして使用できます。

波形出力(トグル出力、PWM出力)が可能です。

タイマカウンタC(TCC)のオーバフローで割り込みを要求できます。

未使用時にシステムクロックの供給を止めることができます(モジュールスタンバイ機能)。



11.1.2 ブロック図

タイマ C のブロック図を図 11.1 に示します。




図11.1 タイマCのブロック図

11.1.3 端子構成

タイマ C の端子構成を表 11.1 に示します。

表 11.1 端子構成

名 称	記号	入出力	機能
タイマC出力	TOC	出力	タイマC出力端子

11.1.4 レジスタ構成

タイマ C のレジスタ構成を表 11.2 に示します。

表 11.2 レジスタ構成

アドレス	名 称	略称	R/W	初期値
\$014	タイマモードレジスタ C1	TMC1	W	\$0
\$015	タイマモードレジスタ C2	TMC2	W	-0
	タイマカウンタC	TCC		\$00
\$016	タイマライトレジスタ CL	TWCL	W	\$0
\$017	タイマライトレジスタ CU	TWCU	W	不定
\$016	タイマリードレジスタ CL	TRCL	R	不定
\$017	タイマリードレジスタ CU	TRCU	R	不定
\$00B	ポートモードレジスタ3	PMR3	W	\$0
\$00D	モジュールスタンバイレジスタ 1	MSR1	W	-000
\$020,1	ウォッチドッグオンフラグ	WDON*	R/W*	0

【注】 * WDON は、レジスタフラグエリアに割り付けられており、RAM ビット操作命令のみ使用可能です。本フラグは、セットのための1書き込みのみ可能であり、命令で0にクリアすることはできません。詳細は、「第2章 メモリマップ」を参照してください。

11.2 各レジスタの説明

11.2.1 タイマモードレジスタ C1 (TMC1: \$014)

TMC1 は、4 ビットの書き込み専用レジスタで、タイマ C の機能 (フリーランニング / リロードタイマ)と動作クロックを選択します。

リセット時に、TMC1 は\$0 にイニシャライズされます。

 ビット:
 3
 2
 1
 0

 TMC13
 TMC12
 TMC11
 TMC10

 初期値:
 0
 0
 0
 0

 R/W :
 W
 W
 W

タイマCクロック選択

TMC12	TMC12 TMC11		入力クロックソース
0	0	0	2048 t _{cyc}
		1	512 t _{cyc}
	1		128 t _{cyc}
		1	32 t _{cyc}
1	0	0	8 t _{cyc}
		1	4 t _{cyc}
1		0	2 t _{cyc}
		_ 1	タイマBオーバフロー

タイマC機能選択

0	フリーランニングタイマ
1	リロードタイマ

ビット3:タイマC機能選択 (TMC13) タイマCの機能を選択します。

TMC13	説明	
0	フリーランニングタイマ機能を選択します。	(初期値)
1	リロードタイマ機能を選択します。	

ビット2~0:タイマ C クロック選択 (TMC12~TMC10) TCC の入力クロック周期を選択します。

アクティブモード

(a)システムクロック分周比:4分周(SSR0ビット=0)*

			説 明						
TMC12	TMC11	TMC10	ソース	入力クロック周期					
			プリスケーラ	記号 f _{osc} =		f _{osc} =	f _{osc} =	f _{osc} =	f _{osc} =
					400kHz	800kHz	2MHz	3.58MHz	4MHz
0	0	0	PSS	2048t _{cyc}	20.48ms	10.24ms	4.096ms	2.288ms	2.048ms
		1	PSS	512t _{cyc}	5.12ms	2.56ms	1.024ms	572.07 μs	512 μ s
	1	0	PSS	128t _{cyc}		640 µ s	256 µ s	143.02 µ s	128 µ s
		1	PSS	32t _{cyc}		160 µ s			
1	0	0	PSS	8t _{cyc}					
	-	1	PSS	4t _{cyc}					
	1	0	PSS	2t _{cyc}					
	'	1	-	タイマBオ		ο μ σ	_ +μσ		

【注】 * 設定方法については、「7.2.3 システムクロック切り換え方法」を参照してください。

(b)システムクロック分周比:32分周(SSR0ビット=1)*

			説明						
TMC12	TMC11	TMC10	ソース	入力クロック周期					
			プリスケーラ	記号	f _{osc} =				
					400kHz	800kHz	2MHz	3.58MHz	4MHz
0	0	0	PSS	2048t _{cyc}	163.84ms	81.92ms	32.768ms	18.306ms	16.384ms
		1	PSS	512t _{cyc}	40.96ms	20.48ms	8.192ms	4.577ms	4.096ms
	1	0	PSS	128t _{cyc}		5.12ms	2.048ms	1.144ms	1.024ms
		1	PSS	32t _{cyc}		1.28ms	512 μ s	286.03 μ s	256 μ s
1	0	0	PSS	8t _{cyc}		320 µ s	128 µ s	71.51 µ s	
		1	PSS	4t _{cyc}		160 µ s	64 µ s	35.75 μ s	
	1	0	PSS	2t _{cyc}					
		1	-	タイマBオーバフロー					

【注】 * 設定方法については、「7.2.3 システムクロック切り換え方法」を参照してください。

サブアクティブモード


			説明					
TMC12	TMC11	TMC10	ソース	入力クロック周期				
			プリスケーラ	記号 f _x =32.768kHz				
					SSR2 ビット* = 0	SSR2 ビット* = 1		
0	0	0	PSS	2048t _{cyc}	500ms 250m			
		1	PSS	512t _{cyc}	125ms	62.5ms		
	1	0	PSS	128t _{cyc}	31.25ms	15.625ms		
		1	PSS	32t _{cyc}	7.8125ms	3.9063ms		
1	0	0	PSS	8t _{cyc} 1.9531ms		976.56 µ s		
		1	PSS	4t _{cyc}	976.56 μ s	488.28 μ s		
	1	0	PSS	2t _{cyc}	488.28 μs	244.14 µ s		
		1	-	タイマBオーバフロー				

O OCA

【注】 * システムクロック選択レジスタ(SSR)のビット2

11.2.2 タイマモードレジスタ C2 (TMC2: \$015)

TMC2 は、1 ビットの書き込み専用レジスタで、タイマ C 出力モードを設定します。 リセット時に、TMC2 は-0--にイニシャライズされます。



ビット3、1、0:リザーブビット


リザーブビットです。読み出し時には常に0が読み出せます。書き込みは無効です。

ビット2: タイマC出力波形選択 (TMC22) タイマCの出力波形を設定します。

TMC22	説明	
0	タイマCの出力波形を、トグル波形に設定します。	(初期値)
1	タイマCの出力波形を、PWM 波 <mark>形に設定</mark> します。	

11.2.3 タイマカウンタC(TCC)

TCC は、8 ビットのアップカウンタで、入力する内部クロックによりカウントアップされます。



TCCの入力クロックは、TMC1のTMC12~TMC10ビットにより選択します。

TRCL、TRCU を読み出すと TCC の値が読め、また TWCL、TWCU に書き込むと同じ値が TCC も書き込まれます。

TCC がオーバフローすると、タイマ C 割り込み要求フラグ (IFTC) が 1 にセットされます。このとき、タイマ C がフリーランニング機能設定 (TMC13 = 0)ならば、TCC は\$00 にクリアされ再びカウントアップを開始します。また、タイマ C がリロード機能設定 (TMC13 = 1)ならば、TWCL、TWCU の値が書き込まれ、その値からカウントアップを開始します。

リセット時に、TCC は\$00 にイニシャライズされます。

11.2.4 タイマライトレジスタ CL、U (TWCL: \$016、TWCU: \$017)

TWCL、TWCU は、8 ビットの書き込み専用レジスタで、下位ディジット(TWCL)と上位ディジット(TWCU)から構成されています。 TWCL、TWCU は、TCC の値の初期設定(リロードタイマ動作時のリロード値の設定)に使用します。



データは、まず TWCL、次に TWCU の順に書き込んでください。TWCL の書き込みでは、TCC の値は変更されません。次に TWCU を書き込んだタイミングで、TCC の上位ディジットに TWCU の値が、また TCC の下位ディジットに TWCL の値が書き込まれます。2 度目以降、TWCL、TWCU を書き込む場合、TWCL のリロード値を変更する必要のないときには、TWCU のみ書き込めば、タイマ C のイニシャライズが完了します。リセット時に TWCL は\$0 にイニシャライズされますが、TWCU は不定です。

11.2.5 タイマリードレジスタ CL、U (TRCL: \$016、TRCU: \$017)

TRCL、TRCU は、8 ビットの読み出し専用レジスタで、下位ディジット(TRCL)とTCC の上位ディジットの値を直接読み出す上位ディジット(TRCU)から構成されています。 TRCL、TRCU は、TCC の値を読み出すために使用します。




読み出しは、まずTRCU、次にTRCLの順に行ってください。TRCUの読み出しでは、TCCの上位ディジットの現在値を読み出すと同時に、TCCの下位ディジットの値がTRCLにラッチされます。次に、TRCLの読み出しにより、ラッチされた値が読み出され、TRCUを読み出した時点のTCCの値が得られます。

リセット時、TRCL、TRCU は不定となります。

11.2.6 ポートモードレジスタ3(PMR3:\$00B)

PMR3 は、4 ビットの書き込み専用レジスタで、ポートの端子機能切り換えを行います。 リセット時に、PMR3 は\$0 にイニシャライズされます。



R2₂/SI/SO端子機能切り換え

ここでは、PMR30 ビットについてのみ説明します。PMR33~PMR31 ビットの詳細は、「6.3.2(5)ポートモードレジスタ3」を参照してください。

ビット0:R2√TOC 端子機能切り換え(PMR30)

 $R2_0/TOC$ 端子を $R2_0$ 入出力端子として使用するか、TOC 出力端子として使用するかを選択します。

PMR30	説明
0	 R2 _º /TOC 端子は、R2 _º 入出力端子とし <mark>て機能し</mark> ます。 (初期値)
1	R2 ₀ /TOC 端子は、TOC 出力端子として機 <mark>能</mark> します。

11.2.7 モジュールスタンバイレジスタ1(MSR1:\$00D)

MSR1は3ビットの書き込み専用レジスタで、タイマB、タイマC、タイマDへのシステムクロックの供給 / 停止を設定します。モジュールスタンバイ中は、モードレジスタの設定値は保持されます。

リセット時に MSR1 は-000 にイニシャライズされます。



タイマDクロック供給制御

ここではMSR11 ビットについて説明します。MSR10 および MSR12 ビットについての詳細は、「10.2.7」「12.2.7」の「モジュールスタンバイレジスタ1 (MSR1)」を参照してください。

ビット1:タイマCシステムクロック供給制御(MSR11) タイマCへのシステムクロックの供給/停止を設定します。

MSR11	説明	
0	タイマCへのシステムクロックを供給します。	(初期値)
1	タイマCへのシステムクロックの供給を停止します。	

11.2.8 ウォッチドッグオンフラグ(WDON: \$020,1)

WDON は、タイマ C をウォッチドッグタイマとして使用するか否かを設定します。 WDON は、レジスタフラグエリアに割り付けられており、RAM ビット操作命令のみ使用 可能です。本フラグは、セットのための 1 書き込みのみ可能であり、命令により 0 にクリアすることはできません。

リセット時に、WDON は0 にクリアされます。

WDON	説 明	
0	タイマCは、通常機能となります。	(初期値)
1	タイマCは、ウォッチドッグタイマとして機能します。	タイマCがオーバフロー
	すると、MCU はリセット状態となり、リセット例外処理	が開始されます。

11.3 動作説明

タイマ C は、8 ビットの多機能タイマです。タイマ C には以下の機能があります。

- (1) フリーランニングタイマ
- (2) リロードタイマ
- (3) 16 ビットタイマ動作
- (4) ウォッチドッグタイマ
- (5) タイマ出力

11.3.1 フリーランニングタイマ動作

TMC1 の TMC13 = 0 にすると、タイマ C は 8 ビットフリーランニングタイマとして動作します。

リセット時、TCC は\$00 に、TMC13 ビットは 0 にクリアされるために、リセット直後は、フリーランニングカウンタとして停止することなくカウントアップを続けます。タイマ C の動作クロックは、TMC1 の TMC12 ~ TMC10 ビットにより、PSS の出力する 8 種類の内部クロックから選択できます。

TCC の値が\$FFになった後、 ϕ ロックが入力されると、 ϕ イマ C はオーバフローし、 ϕ 1 にセットされます。このとき、 ϕ 1 にセットされます。このとき、 ϕ 2 が ϕ 3 ならば、 ϕ 4 ならば、 ϕ 9 が ϕ 9

オーバフロー時には、TCCのカウント値は\$00に戻り、再びカウントアップを開始します。

11.3.2 リロードタイマ動作

TMC1の TMC13 = 1 とすると、タイマ C は 8 ビットのリロードタイマとして動作します。 TWCL、TWCU にリロード値を設定することにより、同時にその値が TCC に書き込まれ、TCC はその値からカウントアップを開始します。

TCC の値が\$FFになった後、クロックが入力されるとタイマCはオーバフローし、TWCL、TWCU の値が TCC に書き込まれ、その値からカウントアップを継続します。したがって、TWCL、TWCU の値により、オーバフロー周期を入力クロック $1\sim256$ の範囲で指定できます。

リロードタイマ動作時の動作クロック、割り込みについてはフリーランニングタイマと 同様です。

TWCL、TWCU にリロード値を再設定すると、同時に TCC にもその値が書き込まれます。

11.3.3 16 ビットタイマ動作

TMC1 の TMC12 ~ TMC10 ビットを 111 にセットすると、タイマ C のクロックソースに タイマ B のオーバフロー出力が選択され、タイマ C はタイマ B と組み合わせた 16 ビット タイマとして使用できます。

11.3.4 ウォッチドッグタイマ動作

WDON を 1 にセットすると、タイマ C はウォッチドッグタイマとして動作します。 ウォッチドッグタイマは、プログラムの暴走検出に使用します。

ウォッチドッグタイマ動作では、タイマ C がオーバフローすると、MCU はリセット状態になり、リセット例外処理が開始されます。したがってタイマ C をリロードタイマ動作に設定し、TCC の値が\$FF になる前に TCC の再設定を行い、正常動作ではオーバフローが発生しないようにプログラムします。

11.3.5 タイマ出力動作

タイマCは、TMC2により、次の2種類のタイマ出力モードを選択できます。

- (1)トグル出力
- (2) PWM 出力

PMR3のPMR30ビットを1に設定することにより、R2₀/TOC端子はTOC出力端子(タイマC出力端子)として機能します。

(1)トグル出力モード

TMC2のTMC22ビットを0にすると、タイマCはトグル出力モードとなります。

トグル出力モードは、TCCのオーバフロー時に、出力レベルを変化させる機能です。この機能を用いるとリロードタイマ機能と組み合わせ、任意の周期でデューティ 50%の波形を出力することができ、ブザー用として使用できます。

フリーランニングタイマ動作時、およびリロードタイマ動作時のトグル出力波形を図 11.2 に示します。




図 11.2 トグル出力波形

(2) PWM 出力モード

TMC2のTMC22ビットを1にセットすると、タイマはPWM出力モードとなります。
PWM出力モードは、デューティ可変のパルス出力機能です。出力波形は、TMC1とTWCL、
TWCUの内容により、図11.3のようになります。




図 11.3 PWM 出力波形

11.4 割り込み

タイマCの割り込み要因は、TCCのオーバフローです。

TCC がオーバフローすると、割り込み制御ビットエリアの IFTC が 1 にセットされます。 IFTC は、割り込みが受け付けられてもオートクリアされません。割り込み処理ルーチン の中でソフトウェアにより 0 にクリアしてください。

タイマ C 割り込みは、割り込み制御ビットエリアの IMTC により、タイマ C 割り込みを独立に許可または禁止できます。

11.5 使用上の注意

タイマCを使用するとき、次の点に注意してください。

- (1) TWCL、TWCU により、TCC のイニシャライズを行う場合には、まず TWCL、次に TWCU の順序で書き込んでください。TWCU を書き込んだタイミングで、TWCU と TWCL の値が同時に TCC に書き込まれます。したがって、TWCL がすでに設定済みで あり、上位ディジットのみ変更したい場合には、TWCU のみ書き換えてください。
- (2) TRCL、TRCUにより、TCCの値を読み出す場合には、まずTRCU、次にTRCLの順序で読み出してください。TRCUを読み出したタイミングで、その時点のTCCの下位ディジットの値がTRCLにラッチされます。次にTRCLを読み出すとラッチされたデータが読み出せます。
- (3) TMC1 の変更は、TMC1 への書き込み命令実行の 2 命令後から有効になります。したがって、TWCL、TWCU への書き込みによるタイマ C のイニシャライズ (リロード値設定、TCC イニシャライズ) は、TMC1 変更後のモードが有効となってから実行されるようにプログラムする必要があります。
- (4)モジュールスタンバイ状態にする前に当該モジュールの割り込みマスクをセットしてください。また、モジュールスタンバイ解除後は当該モジュールの割り込み要求フラグをクリアしてください。

12. タイマD

第12章 目次

12.1	概要		205
	12.1.	1 特長	205
	12.1.	2 プロック図	206
	12.1.	3 端子 <mark>構成</mark>	208
	12.1.4	4 レジスタ <mark>構成</mark>	208
12.2.	各レジスタの説	明	209
	12.2.	1 タイマモードレジスタ D1(TMD1:\$018)	209
	12.2.2	2 タイマモードレジスタ D2(TMD2: \$019)	212
	12.2.	3 タイマカウンタ D (TCD)	213
	12.2.4	4 タイマライトレジスタ DL、U(TWDL: \$01A、TWDU: \$01B).	214
	12.2.	タイマリードレジスタ DL、U(TRDL:\$01A、TRDU:\$01B)	215
	12.2.0	5 ポートモードレジスタ 2(PMR2:\$00 <mark>A)</mark>	216
	12.2.	7 モジュールスタンバイレジスタ1(MSR1:\$00D)	217
	12.2.3	3 インプットキャプチャステータスフラグ(ICSF:\$021,0)	218
	12.2.9	・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	218
12.3	動作説明		219
	12.3.	フリーランニングタイマ動作	219
	12.3.3	2 リロードタイマ動作	219
	12.3.3	外部イベントカウンタ動作	220
	12.3.4	4 インプットキャプチャタイマ動作	220
12.4	割り込み		221
12.5	使用上の注音		222



12.1 概要

12.1.1 特長

タイマDは、8 ビットの多機能タイマ(フリーランニング/リロードタイマ/インプットキャプチャタイマ)です。

タイマDの特長を以下に示します。

プリスケーラ S (PSS) をクロックソースとする 7 種類の内部クロック ($2048t_{cyc}$ 、 $512t_{cyc}$ 、 $128t_{cyc}$ 、 $32t_{cyc}$ 、 $8t_{cyc}$ 、 $4t_{cyc}$ 、 $2t_{cyc}$) と外部イベントを選択できます。

外部イベントをトリガとするインプットキャプチャタイマ動作が可能です。

タイマカウンタ D (TCD)のオーバフローおよびインプットキャプチャタイマ動作で割り込みを要求できます。

未使用時に、システムクロックの供給を止めることができます(モジュールスタンバイ機能)。

12.1.2 ブロック図

タイマDのブロック図を図12.1、図12.2に示します。




図 12.1 タイマ D のブロック図 (フリーランニング / リロードタイマ)




図12.2 タイマDのブロック図(インプットキャプチャタイマ)

12.1.3 端子構成

タイマDの端子構成を表 12.1 に示します。

表 12.1 端子構成

名 称	記号	入出力	機能
タイマDイベント入力	EVND	入力	タイマDイベント入力端子、インプットキャプチャ
			タイマトリガ入力端子

12.1.4 レジスタ構成

タイマ D のレジスタ構成を表 12.2 に示します。

表 12.2 レジスタ構成

アドレス	名 称	略称	R/W	初期値
\$018	タイマモードレジスタ D1	TMD1	W	\$0
\$019	タイマモードレジスタ D2	TMD2	W	-000
-	タイマカウンタ D	TCD	-	\$00
\$01A	タイマライトレジスタ DL	TWDL	W	\$0
\$01B	タイマライトレジスタ DU	TWDU	W	不定
\$01A	タイマリードレジスタ DL	TRDL	R	不定
\$01B	タイマリードレジスタ DU	TRDU	R	不定
\$00A	ポートモードレジスタ 2	PMR2	W	\$0
\$00D	モジュールスタンバイレジスタ1	MSR1	W	-000
\$021, 0	インプットキャプチャステータスフラグ	ICSF	R/W*	0
\$021, 1	インプットキャプチャエラーフラグ	ICEF	R/W*	0

【注】 * ICSF、ICEF は、レジスタフラグエリアに割り付けられており、RAM ビット操作命令の み使用可能です。これらのフラグは、クリアのための 0 書き込みのみ可能です。詳細は、 「第 2 章 メモリマップ」を参照してください。

12.2. 各レジスタの説明

12.2.1 タイマモードレジスタ D1 (TMD1: \$018)

TMD1 は、4 ビットの書き込み専用レジスタで、タイマ D の機能 (フリーランニング / リロードタイマ) と動作クロックを選択します。

リセット時に、TMD1 は\$0 にイニシャライズされます。



【注】* タイマDクロックに外部イベント入力を設定する場合、PMR2のPMR21ビットを 1に設定してください。

ビット3:タイマD機能選択 (TMD13) タイマDの機能を選択します。

TMD13	説 明	
0	フリーランニングタイマ機能を選択します。	(初期値)
1	リロードタイマ機能を選択します。	

ビット2~0:タイマ D クロック選択(TMD12~TMD10) TCD の入力クロック周期を選択します。

アクティブモード

(a)システムクロック分周比:4分周(SSR0ビット=0)*

			説 明						
TMD12	TMD11	TMD10	ソース	入力クロック周期					
			プリスケーラ	記号	f _{osc} =				
					400kHz	800kHz	2MHz	3.58MHz	4MHz
0	0	0	PSS	2048t _{cyc}	20.48ms	10.24ms	4.096ms	2.288ms	2.048ms
		1	PSS	512t _{cyc}		2.56ms	1.024ms	572.07 μs	512 µs
	1	0	PSS	128t _{cyc}		640 µs	256 µs	143.02 µ s	128 µs
		1	PSS	32t _{cyc}		160 µs		35.75 μs	
1	0	0	PSS	8t _{cyc}					
		1	PSS	4t _{cyc}					
	1	0	PSS						
	'	1	-	2t _{cyc} 外部イベン	- 20 ps ト入力 (EV		4μ3	2.25 μ 3	

【注】 * 設定方法については、「7.2.3 システムクロック切り換え方法」を参照してください。

(b)システムクロック分周比:32分周(SSR0ビット=1)*

			説明						
TMD12	TMD11	TMD10	ソース	入力クロック周期					
			プリスケーラ	記号	f _{osc} =				
					400kHz	800kHz	2MHz	3.58MHz	4MHz
0	0	0	PSS	2048t _{cyc}	163.84ms	81.92ms	32.768ms	18.306ms	16.384ms
		1	PSS	512t _{cyc}	40.96ms	20.48ms	8.192ms	4.577ms	4.096ms
	1	0	PSS	128t _{cyc}		5.12ms	2.048ms	1.144ms	1.024ms
		1	PSS	32t _{cyc}		1.28ms	512 µs	286.03 μs	256 µs
1	0	0	PSS	8t _{cyc}		320 µs	128 µs	71.51 µs	64 µs
		1	PSS	4t _{cyc}					
	1	0	PSS	2t _{cyc}					
	·	1	-		ト入力 (EV	-		75 F 5	1 10 1

【注】 * 設定方法については、「7.2.3 システムクロック切り換え方法」を参照してください。

サブアクティブモード

			説 明			
TMD12	TMD11	TMD10	ソース		入力クロック原	司期
			プリスケーラ	記号	f _x =32.768kHz (サブ	アクティブモード時)
					SSR2*ビット=0	SSR2*ビット=1
0	0	0	PSS	2048 t _{cyc}	500ms	250ms
		1	PSS	512t _{cyc}	125ms	62.5ms
	1	0	PSS	128t _{cyc}	31.25ms	15.625ms
		1	PSS	32t _{cyc}	7.8125ms	3.9063ms
1	0	0	PSS	8t _{cyc}	1.9531ms	976.56 µ s
		1	PSS	4t _{cyc}	976.56 μ s	488.28 μ s
	1	0	PSS	2t _{cyc}	488.28 μs	244.14 µ s
		1		外部イベン	ノト入力(EVND 端子)	

O O CX

【注】 * システムクロック選択レジスタ(SSR)のビット2

12.2.2 タイマモードレジスタ D2 (TMD2: \$019)

TMD2 は、3 ビットの書き込み専用レジスタで、タイマ D の機能(インプットキャプチャ)と EVND 端子入力の検出エッジ選択を設定します。

リセット時に TMD2 は-000 にイニシャライズされます。

 ビット:
 3
 2
 1
 0

 TMD22
 TMD21
 TMD20

 初期値:
 0
 0
 0

 R/W :
 W
 W
 W

EVND端子検出エッジ選択

TMD21	TMD20	EVND端子検出エッジ選択
0	0	検出しない
	1	立ち下がリエッジ検出
1	0	立ち上がりエッジ検出
	1	立ち下がり / 立ち上がり両エッジ検出

インプットキャプチャ機能選択

0	フリーランニング / リロードタイマ
1	インプットキャプチャタイマ

ビット3:リザーブビット

リザーブビットです。読み出し時には、常に0が読み出せます。書き込みは無効です。

ビット2:インプットキャプチャ機能選択(TMD22)

タイマDの機能をインプットキャプチャタイマに設定します。

TMD22	説 明	
0	フリーランニングまたはリロードタイマ機能を選択します。	(初期値)
1	│ │インプットキャプチャタイマ機能を選択します。	

ビット 1、0: EVND 端子入力の検出エッジの選択 (TMD21、TMD20) EVND 端子の検出エッジを選択します。

TMD21	TMD20	説 明
0	0	EVND 端子入力のエッジを検出しません。 (初期値)
	1	 EVND 端子入力の立ち下がりエッジ(̄ ̄)を検出します。
1	0	EVND 端子入力の立ち上がりエッジ(」)を検出します。
	1	EVND 端子入力の立ち下がり/立ち上がり両エッジ
		(

12.2.3 タイマカウンタ D (TCD)

TCD は、8 ビットのアップカウンタで、入力する内部クロック、または外部イベントによりカウントアップされます。



TCD の入力クロックは、TMD1 の TMD12~TMD10 ビットにより選択します。

TRDL、TRDUを読み出すと、TCDの値が読め、また TWDL、TWDU に書き込むと同じ値が TCD に書き込まれます。

TCD がオーバフローすると、タイマ D 割り込み要求フラグ (IFTD) が 1 にセットされます。このとき、タイマ D がフリーランニング機能設定 (TMD13 = 0) ならば、TCD は\$00 にクリアされ再びカウントアップを開始します。また、タイマ D がリロード機能設定 (TMD13 = 1) ならば、TWDL、TWDU の値がロードされ、その値からカウントアップを開始します。

リセット時に TCD は\$00 にイニシャライズされます。

12.2.4 タイマライトレジスタ DL、U (TWDL: \$01A、TWDU: \$01B)

R/W:

TWDL、TWDU は、8 ビットの書き込み専用レジスタで、下位ディジット(TWDL)と上位ディジット(TWDU)から構成されています。TWDL、TWDU は、TCD の値の初期設定(リロードタイマのリロード値設定)に使用します。

 ビット:
 3
 2
 1
 0

 TWDU
 TWDU3
 TWDU2
 TWDU1
 TWDU0

 初期値:
 不定
 不定
 不定
 不定
 不定

W

W

W

W

ビット: 3 0 2 TWDL3 TWDL2 TWDL1 TWDL0 **TWDL** 初期値: 0 0 0 0 R/W: W W W W

データは、まず TWDL、次に TWDU の順に書き込んでください。TWDL の書き込みでは、TCD の値は変更されません。次に TWDU を書き込んだタイミングで、TCD の上位ディジットに TWDU の値が、また TCD の下位ディジットに TWDL の値が書き込まれます。2 度目以降、TWDL、TWDU を書き込む場合、TWDL のリロード値を変更する必要のないときには、TWDU の書き込みのみ行えば、タイマ D のイニシャライズが完了します。リセット時に TWDL は\$0 にイニシャライズされますが、TWDU は不定です。

12.2.5 タイマリードレジスタ DL、U (TRDL: \$01A、TRDU: \$01B)

TRDL、TRDUは、8 ビットの読み出し専用レジスタです。インプットキャプチャタイマ動作以外では、下位ディジット(TRDL)と TCD の上位ディジットの値を直接読み出す上位ディジット(TRDU)から構成されています。 TRDL、TRDU は、TCD の値を読み出すために使用します。

 ビット:
 3
 2
 1
 0

 TRDU
 TRDU3
 TRDU2
 TRDU1
 TRDU0

 初期値:
 不定
 不定
 不定
 不定
 不定

 初期値:
 个定
 个定
 个定

 R/W :
 R
 R
 R
 R

 ビット:
 3
 2
 1
 0

 TRDL
 TRDL3
 TRDL2
 TRDL1
 TRDL0

 初期値:
 不定
 不定
 不定
 不定
 不定

R/W: R R R R


読み出しは、まずTRDU、次にTRDLの順に行ってください。TRDUの読み出しでは、TCDの上位ディジットの現在値を読み出すと同時に、TCDの下位ディジットの値がTRDLにラッチされます。次に、TRDLの読み出しにより、ラッチされた値が読み出され、TRDUを読み出した時点のTCDの値が得られます。

インプットキャプチャタイマ動作<mark>時では、TRDL、TRDU はTCD の値をラッチする 8 ビットレジスタとなり、どちらを先に読み出してもかまいません。</mark>

リセット時、TRDL、TRDU は不定となります。

12.2.6 ポートモードレジスタ2(PMR2:\$00A)

PMR2は、4ビットの書き込み専用レジスタで、ポートの端子機能切り換えを行います。



R13/TOB端子機能切り換え

ここでは、PMR21 ビットのみ説明します。PMR2 の詳細は、「6.3.2 (4) ポートモードレジスタ 2 (PMR2)」を参照してください。

ビット1:R1₁/EVND端子機能切り換え(PMR21)


 $R1_1/EVND$ 端子を、 $R1_1$ 入出力端子として使用するか、EVND 入力端子として使用するかを選択します。

PMR21	説明	
0	R1,/EVND 端子は、R1,入出力端子として機 <mark>能し</mark> ます。 (初期値	直)
1	R1₁/EVND 端子は、EVND 入力端子として機能します。	

12.2.7 モジュールスタンバイレジスタ1(MSR1:\$00D)

MSR1は3ビットの書き込み専用レジスタで、タイマB、タイマC、タイマDへのシステムクロックの供給 / 停止を設定します。モジュールスタンバイ中は、モードレジスタの設定値は保持されます。

リセット時に MSR1 は-000 イニシャライズされます。



ここではMSR12 ビットについて説明します。MSR11 およびMSR10 ビットについての詳細は、「10.2.7」「11.2.7」の「モジュールスタンバイレジスタ1(MSR1)」を参照してください。

ビット2:タイマ D システムクロック供給制御 (MSR12) タイマ D へのシステムクロックの供給 / 停止を設定します。

MSR12	説 明	
0	タイマDへのシステムクロックを供給します。	(初期値)
1	タイマ D へのシステムクロックの供給を停止します。	

12.2.8 インプットキャプチャステータスフラグ(ICSF: \$021,0)

ICSF は、インプットキャプチャタイマ動作時(TMD22 = 1)に、TMD21、TMD20 ビットにより指定されたエッジが EVND 端子に検出されると、1 にセットされます。

ICSF は、RAM ビット操作命令によってのみ、読み出し / 書き込み (0 書き込みのみ)が可能です。

リセット時に ICSF は 0 にイニシャライズされます。

ICSF	説 明
0	インプットキャプチャタイマトリガ入力(EVND 端子)を検出していないことを
	示します。 (初期値)
1	インプットキャプチャタイマトリガ入力(EVND 端子)を検出したことを示しま
	इ .

12.2.9 インプットキャプチャエラーフラグ(ICEF: \$021,1)

ICEF は、ICSF が 1 にセットされた状態で、次のインプットキャプチャタイマトリガ入力を検出したとき、または ICSF が 1 にセットされた状態で、TCD がオーバフローしたときに 1 にセットされます。

ICEF は、RAM ビット操作命令によってのみ、読み出し/書き込み(0書き込みのみ)が可能です。

リセット時に ICEF は0にクリアされます。

ICEF	説明
0	下記のインプットキャプチャタイマ動作のエラーがないことを示します。
	(初期値)
1	ICSF = 1 の状態で、次のインプットキャプチャタイマトリガ入力を検出したか、
	または、ICSF = 1 の状態で TCD がオーバフローしたことを示します。

12.3 動作説明

タイマ D は、8 ビットの多機能タイマです。タイマ D には以下の機能があります。

- (1) フリーランニングタイマ
- (2) リロードタイマ
- (3)外部イベントカウンタ
- (4) インプットキャプチャタイマ

12.3.1 フリーランニングタイマ動作

TMD2のTMD22=0、かつTMD1のTMD13=0にすると、タイマDは8ビットフリーランニングタイマとして動作します。

リセット時、TCD は\$00 に、TMD22 ビットと TMD13 ビットは各々0 にクリアされるため、リセット直後はフリーランニングタイマとして停止することなくカウントアップを続けます。タイマ D の動作クロックは TMD12 ~ TMD10 ビットにより、PSS の出力する 7 種類の内部クロック、または外部イベントから選択できます。

TCD のカウント値が\$FF になった後、クロックが入力されるとタイマ D はオーバフローし、IFTD が 1 にセットされます。このとき、IMTD が 0 ならば、CPU に割り込みを要求します。割り込みについての詳細は、「第 4 章 例外処理」を参照してください。

オーバフロー時に、TCDのカウント値は\$00に戻り、再びカウントアップを開始します。

12.3.2 リロードタイマ動作

TMD2の TMD22 = 0、かつ TMD1の TMD13 = 1 にすると、タイマ D は 8 ビットリロード タイマとして動作します。 TWDL、TWDU にリロード値を設定することにより、同時にその値が TCD に書き込まれ、TCD はその値からカウントアップを開始します。

TCD の値が\$FFになった後、クロックが入力されるとタイマDはオーバフローし、TWDL、TWDU の値が TCD に書き込まれて、その値からカウントアップを継続します。したがって、TWDL、TWDU の値により、オーバフロー周期を入力クロック $1\sim256$ の範囲で設定できます。

リロードタイマ動作時の動作クロック、割り込みについてはフリーランニングタイマ動作と同様です。

TWDL、TWDU によりリロード値を再設定すると、同時に TCD にもその値が書き込まれます。

12.3.3 外部イベントカウンタ動作

タイマ D は、EVND 端子をイベント入力端子とする外部イベントカウンタ動作ができます。

TMD1のTMD12~TMD10ビットを111に設定すると、TCDはTMD21、TMD20ビットで指定されたEVND端子入力エッジでカウントアップします。

その他の動作については、TMD1の TMD13 ビットの設定により、フリーランニングタイマ動作、またはリロードタイマ動作と同様になります。

タイマ D をイベントカウンタとして使用する場合、PMR2 の PMR21 ビットを 1 に設定してください。

12.3.4 インプットキャプチャタイマ動作

インプットキャプチャタイマは、EVND 入力端子の検出エッジ間の時間を計測する機能です。インプットキャプチャタイマとして使用する場合には、TCD の動作クロックは内部クロックを選択してください。

TMD2の TMD22 ビットを 1 にセットすると、タイマ D はインプットキャプチャタイマ 動作となります。このとき、TCD は\$00 にクリアされます。

検出エッジは、TMD21、TMD20 ビットにより、EVND 端子入力の立ち下がりエッジ (¬_)、立ち上がりエッジ(¬_)、立ち下がり / 立ち上がり両エッジ(¬_ ¬_) 検出 のいずれかを選択できます。

EVND 端子にエッジが検出されると、そのときの TCD の値が TRDL、TRDU に格納され、IFTD と ICSF が各々1 にセットされます。同時に TCD は\$00 にクリアされ、カウントアップを継続します。

ICSF が 1 にセットされた状態で、次のエッジを検出したとき、または TCD がオーバフローしたときには、ICEF が 1 にセットされます。

タイマ D をインプットキャプチャタイマとして使用する場合(TMD22 = 1)、TRDL、TRDU は、どちらを先に読み出してもかまいません(図 12.2参照)。また、PMR2のPMR21ビットを 1に設定してください。

12.4 割り込み

タイマ D の割り込み要因は、TCD のオーバフロー、およびインプットキャプチャタイマ 動作時の EVND 端子のエッジ検出です。

割り込み要因が発生すると、割り込み制御ビットエリアのIFTDが1にセットされます。 IFTD は、割り込みが受け付けられてもオートクリアされません。割り込み処理ルーチンの中でソフトウェアにより0にクリアしてください。インプットキャプチャタイマ動作時のタイマDオーバフロー、およびTCD読み出し前の2回以上のエッジ検出は、ICEFにより判別することができます。

タイマ D 割り込みは、割り込み制御ビットエリアの IMTD により、タイマ D 割り込みを独立に許可または禁止できます。また、タイマ D 割り込みは、タイマ B 割り込みと割り込みベクタを共用していますので、この 2 種類の割り込みの判別は、ソフトウェアで行う必要があります。詳細は、「第4章 例外処理」を参照してください。

12.5 使用上の注意

タイマDを使用するとき、次の点に注意してください。

- (1) TWDL、TWDU により、リロード値設定、および TCD のイニシャライズを行う場合には、まず TWDL、次に TWDU の順序で書き込んでください。TWDU を書き込んだタイミングで、TWDU と TWDL の値が同時に TCD に書き込まれます。したがって、TWDLがすでに設定済みであり、上位ディジットのみ変更したい場合には、TWDU のみ書き換えてください。
- (2) TRDL、TRDUにより、TCDの値を読み出す場合には、まずTRDU、次にTRDLの順序で読み出してください。TRDUを読み出したタイミングで、その時点のTCDの下位ディジットの値がTRDLにラッチされます。次にTRDLを読み出すとラッチされたデータが読めます。

ただし、インプットキャプチャタイマ動作時の TRDL、TRDU は、どちらを先に読み出してもかまいません。

- (3) TMD1 の変更は、TMD1 への書き込み命令実行の 2 命令後から有効になります。したがって、TWDL、TWDU への書き込みによるタイマ D のイニシャライズ (リロード値設定、TCD イニシャライズ) は、TMD1 変更後のモードが有効となってから実行されるようにプログラムする必要があります。
- (4) TMD2 で、EVND 端子の立ち下がり / 立ち上がり両エッジ検出を選択した場合には、 立ち下がりエッジと立ち上がりエッジの間隔が、2t_{eve}以上になるようにしてください。
- (5)モジュールスタンバイ状態にする前に当該モジュールの割り込みマスクをセットしてください。また、モジュールスタンバイ解除後は当該モジュールの割り込み要求フラグをクリアしてください。

13. シリアルインタフェース

第13章 目次

13.1	概要		225
	13.1.1	特長	225
	13.1.2	ブロック図	226
	13.1.3	端子 <mark>構成</mark>	227
	13.1.4	レジスタ構成	227
13.2	各レジスタの説明		228
	13.2.1	シリアルモードレジスタ 1 (SMR1 : \$024)	228
	13.2.2	シリアルモードレジスタ 2(SMR2: \$025)	230
	13.2.3	シリアルデータレジスタL、U (SRL : \$026、SRU : \$027)	231
	13.2.4	8 進カウンタ(OC)	232
	13.2.5	ポートモードレジスタ3(PMR3: \$00B)	233
	13.2.6	モジュールスタンバイレジスタ 2 (MSR2: \$00E)	234
13.3	動作説明		235
	13.3.1	動作モード	235
	13.3.2	シリアルデータのフォーマット	235
	13.3.3	転送クロック	236
	13.3.4	動作状態	236
		(1) STS 命令待ち状態	238
		(2) 転送クロック待ち状態	238
		(3) 転送状態	238
		(4)転送クロック連続出力状態(内部クロックモードのみ)	238
	13.3.5	送信 / 受信動作	239
		(1)シリアルインタフェースのイニシャライズ	239
		(2)データ送信	239
		(3) データ受信	242
		(4)転送クロック連続出力動作	244
	13.3.6	アイドル時の Low レベル / High レベル出力の選択	245

	13.3.7	転送クロックエラーの検出(外部クロックモード)	245
13.4	割り込み		247
13.5	使用上の注意		247



13.1 概要

HD404889 シリーズは、1 チャネルのシリアルインタフェースを内蔵しています。シリアルインタフェ - スは、他の LSI とシリアルデータの通信を行う内蔵周辺モジュールで、8 ビットのクロック同期通信を行います。

13.1.1 特長

シリアルインタフェ - スの特長を以下に示します。

クロックソースは、プリスケーラ S (PSS)* 出力を 2 分周または 4 分周したクロックとシステムクロックの計 13 種類の内部クロック、および外部クロックを選択できます。アイドル時に、転送出力の High レベルまたは Low レベルの選択ができます。

転送完了時、エラー発生時に割り込みを要求できます。

未使用時にシステムクロックの供給を止めることができます(モジュールスタンバイ機能)。

Soot Cx

【注】* 詳細は「第8章 プリスケーラ」を参照してください。

13.1.2 ブロック図

図 13.1 にシリアルインタフェースのブロック図を示します。




図 13.1 シリアルインタフェ - スのブロック図

13.1.3 端子構成

シリアルインタフェースの端子構成を表13.1に示します。

表 13.1 端子構成

名 称	記号	入出力	機能
シリアルクロック入出力	SCK	入出力	シリアル転送クロック入出力
シリアル受信データ入力	SI	入力	シリアル受信データ入力
シリアル送信データ出力	SO	出力	シリアル送信データ出力

13.1.4 レジスタ構成

シリアルインタフェ - スのレジスタ構成を表 13.2 に示します。

表 13.2 レジスタ構成

アドレス	名 称	略称	R/W	初期値
\$024	シリアルモードレジスタ1	SMR1	W	\$0
\$025	シリアルモードレジスタ2	SMR2	W	-0X-
\$026	シリアルデータレジスタL	SRL	R/W	不定
\$027	シリアルデータレジスタU	SRU	R/W	不定
	8 連カウンタ	ос		000
\$00B	ポートモードレジスタ 3	PMR3	W	\$0
\$00E	モジュールスタンバイレジスタ 2	MSR2	W	00

【注】 X:SMR2のSMR21ビットは不定となります。

13.2 各レジスタの説明

13.2.1 シリアルモードレジスタ1(SMR1:\$024)

SMRIは、4 ビットの書き込み専用レジスタで、転送クロック選択、およびシリアルインタフェースの初期化を制御します。

SMR1 への書き込み動作によって、シリアルインタフェースは初期化されます。シリアルデータレジスタおよび8進カウンタへのクロックの供給が停止し、8進カウンタは\$0にクリアされます。

転送中に SMR1 への書き込みを行うと、データの送信および受信が途中で打ち切られ、シリアル割り込み要求フラグ (IFS) が 1 にセットされます。

リセット時に、SMR1 は\$0 にイニシャライズされます。

 ビット:
 3
 2
 1
 0

 SMR13
 SMR12
 SMR11
 SMR10

 初期値:
 0
 0
 0
 0

 R/W:
 W
 W
 W

転送クロック選択

SMR13	SMR12	SMR11	SMR10	SCK端子	転送 クロックソース	転送クロック ス (PSS分周比 ÷ 2または4)		転送 クロック周期
0	0	0	0	出力	PSS	(_{PER} / 2048)÷ 2	4096 t _{cyc}
			1	出力	PSS	(_{PER} / 512)÷ 2	1024 t _{cyc}
		1	0	出力	PSS	(_{PER} / 128)÷ 2	256 t _{cyc}
			1	出力	PSS	(_{PER} / 32)÷ 2	64 t _{cyc}
	1	0	0	出力	PSS	(_{PER} / 8)÷ 2	16 t _{cyc}
			1	出力	PSS	(_{PER} / 2)÷ 2	4 t _{cyc}
		1	0	出力	システムクロック		PER	t _{cyc}
			1	入力	外部クロック		-	-
1	0	0	0	出力	PSS	(_{PER} / 2048)÷ 4	8192 t _{cyc}
			1	出力	PSS	(_{PER} / 512)÷ 4	2048 t _{cyc}
		1	0	出力	PSS	(_{PER} / 128)÷ 4	512 t _{cyc}
			1	出力	PSS	(_{PER} / 32)÷ 4	128 t _{cyc}
	1	0	0	出力	PSS	(_{PER} / 8)÷ 4	32 t _{cyc}
			1	出力	PSS	(_{PER} / 2)÷ 4	8 t _{cyc}
		1	0	出力	システムクロック		PER	t _{cyc}
			1	入力	外部クロック		-	-

【注】 PER:内蔵周辺モジュール動作クロック

t_{cyc} :システムクロック周期

ビット3~0: 転送クロック選択 (SMR13~SMR10)

シリアルインタフェースの転送クロックソースを PSS 出力、システムクロック、または外部クロックから選択します。 PSS 出力を選択した場合は、PSS 出力を 2 分周または 4 分周したクロックが転送クロックとなります。

SMR13	SMR12	SMR11	SMR10	SCK	転送クロック	転送クロック分周比	転送
Olviitio	OWNTE	OWNER	OWITTO	端子	ソース	(PSS 分周比÷2	クロック周期
				城丁		-	クロック同期
						または4)	
0	0	0	0	出力	PSS	(_{PER} / 2048) ÷ 2	4096t _{cyc}
							(初期値)
			1	出力	PSS	(_{PER} /512) ÷2	1024t _{cyc}
		1	0	出力	PSS	(_{PER} /128) ÷2	256t _{cyc}
			1	出力	PSS	(_{PER} /32) ÷2	64t _{cyc}
	1	0	0	出力	PSS	(_{PER} /8) ÷2	16t _{c yc}
			1	出力	PSS	(_{PER} /2) ÷2	4t _{cyc}
		1	0	出力	システムクロック	PER	t _{cyc}
			1	入力	外部クロック		
1	0	0	0	出力	PSS	(_{PER} / 2048) ÷ 4	8192t _{cyc}
			1	出力	PSS	(_{PER} /512) ÷4	2048t _{cyc}
		1	0	出力	PSS	(_{PER} /128) ÷4	512t _{cyc}
			1	出力	PSS	(_{PER} /32) ÷4	128t _{cyc}
	1	0	0	出力	PSS	(_{PER} /8) ÷4	32t _{cyc}
			1	出力	PSS	(_{PER} /2) ÷4	8t _{cyc}
		1	0	出力	システムクロック	PER	t _{cyc}
			1	入力	外部クロック		


【注】 PER : 内蔵周辺モジュール動作クロック

t_{cyc} :システムクロック周期

13.2.2 シリアルモードレジスタ2(SMR2: \$025)

SMR2 は、2 ビットの書き込み専用レジスタで、アイドル時の High レベルまたは Low レベル出力の選択、および R 2_2 /SI/SO 端子出力バッファの PMOS オン / オフの設定を行います。

【注】 転送中に本レジスタの書き換えは行わないでください。転送中に書き換えると 誤動作の原因となります。



ビット3、0:リザーブビット リザーブビットです。書き込みは無効です。

ビット 2: R2 $_2$ /SI/SO 端子出力バッファ制御 (SMR2 $_2$) R2 $_2$ /SI/SO 端子出力バッファの PMOS のオン / オフを制御します。 リセット時に SMR22 ビットは $_0$ にイニシャライズされます。

SMR22	説明	
0	R2₂/SI/SO 端子は CMOS 出力となります。	(初期値)
1	 R2₂/SI/SO 端子は NMOS オープンドレイン出力となります。	

ビット1:アイドル時 High / Low レベル出力制御 (SMR21)

アイドル時の SO 端子の状態を制御します。SO 端子は、本ビットの書き込みと同時に変化します。

リセット時にSMR21ビットは不定となります。

SMR21	説明
0	アイドル時、SO 端子は Low レベルとなります。
1	アイドル時、SO 端子は High レベルとなります。

13.2.3 シリアルデータレジスタ L、U (SRL: \$026、SRU: \$027)

SRL、SRUは、8ビットの読み出し/書き込み可能なレジスタで、上位ディジット(SRU)と下位ディジット(SRL)から構成されています。

本レジスタは、送信データの書き込み、および受信データの読み出しに使用します。

SRL、SRU に書き込まれたデータは、転送クロックの立ち下がりに同期して最上位ビット (MSB) から最下位ビット (LSB) 方向に 1 ビットずつシフトし、SO 端子より LSB 側から出力されます。

また、SI 端子より LSB 側から入力された外部データは、転送クロックの立ち上がりに同期して、MSB から LSB 方向に 1 ビットずつシフトして取り込まれます(図 13.2 参照)。

本レジスタの読み出しまたは書き込みは、データの送信および受信が終了してから行う必要があります。データの送信または受信中に本レジスタの読み出しまたは書き込みを行うと、データの内容は保証されません。

リセット時に、SRL、SRUは不定となります。






図 13.2 送信 / 受信時のシフト動作

13.2.4 8 進力ウンタ (OC)

ビット:
2 1 0
OC2 OC1 OC0
初期値: 0 0 0
R/W: - - -

OC は 3 ビットのカウンタで、シリアルインタフェースの動作状態遷移を制御します。 STS 命令待ち状態において STS 命令を実行すると、OC は 000 にイニシャライズされ、


転送状態に遷移した後、転送クロックの立ち上がりで1ずつインクリメントします。転送クロックが8クロック入力されるか、送信または受信が途中で打ち切られたときに、OCは000にクリアされ、シリアルインタフェースは転送状態からSTS命令待ち状態、または転送クロック待ち状態に遷移します。このとき同時にIFSが1にセットされます。

リセット時に、OC は000 にイニシャライズされます。

OCと動作状態遷移の詳細は、「13.3.4 動作状態」を参照してください。

13.2.5 ポートモードレジスタ3(PMR3:\$00B)

PMR3 は、4 ビットの書き込み専用レジスタで、ポートの機能切り換えを行います。 リセット時に、PMR3 は\$0 にイニシャライズされます。



PMR33	PMR32	R2 ₂ /SI/SO
0	任意	R2 ₂
1	0	SI
*	1	SO

ここでは、PMR33~PMR31 ビットに<mark>ついて説</mark>明します。PMR30 ビットについては、「6.3.2(5)ポートモードレジスタ3」を参照してください。

ビット3、2: R2/SI/SO 端子機能切り換え (PMR33、PMR32)

 $R2_2/SI/SO$ 端子を $R2_2$ 入出力端子として使用するか、シリアル受信データ入力端子 (SI) として使用するか、またはシリアル送信データ出力端子 (SO) として使用するかを選択します。

PMR33	PMR32	説明
0	任意	R2 ₂ /SI/SO 端子は、R2 ₂ 入出力端子として機能します。
		(初期値)
1	0	R2 ₂ /SI/SO 端子は、SI 入力端子として機能します。
	1	 R2₂/SI/SO端子は、SO出力端子として機能します。

ビット1: R2√SCK 端子機能切り換え (PMR31)

 $R2_1/\overline{SCK}$ 端子を $R2_1$ 入出力端子として使用するか、シリアル転送クロック入出力端子 (\overline{SCK}) として使用するかを選択します。

PMR31	説 明	
0	R2,/SCK 端子は、R2,入出力端子として機能します。	(初期値)
1	 R2,/SCK 端子は、SCK 入出力端子として機能します。	

13.2.6 モジュールスタンバイレジスタ2(MSR2:\$00E)

MSR2 は、2 ビットの書き込み専用レジスタで、A/D コンバータおよびシリアルインタフェースへのシステムクロックの供給、停止を設定します。モジュールスタンバイ中は、モードレジスタの設定値は保持されます。

リセット時に、MSR2 は--00 にイニシャライズされます。



ここでは MSR20 ビットについて説明します。 MSR21 ビットについての詳細は、「14.2.4 モジュールスタンバイレジスタ2(MSR2)」を参照してください。

ビット 0: シリアルクロック供給制御 (MSR20) シリアルインタフェースへのシステムクロックの供給 / 停止を制御します。

MSR20	説明	
0	シリアルインタフェースへのシステムクロックを供給します。	(初期値)
1	シリアルインタフェースへのシステムクロックの供給を停止します。	

13.3 動作説明

13.3.1 動作モード

シリアルインタフェ - スは8ビットクロック同期式通信を行います。シリアルインタフェ - スは表 13.3に示すように3種類の動作モードがあり、PMR3のPMR33~PMR31ビットにより選択します。

PMR31	PMR31 PMR33 PMR32		動作モード		
1	1 0 任意		 転送クロック連続出力モード		
1		0	受信モード		
		1	送信モード		

表 13.3 シリアルインタフェ - スの動作モード

13.3.2 シリアルデータのフォーマット

クロック同期式シリアルデータ転送フォーマットを図 13.3 に示します。送信および受信できるデータ長は8 ビットです。データの LSB から送信 / 受信される LSB ファースト方式による転送を行います。送信データは、転送クロックの立ち下がりから次の立ち下がりまで出力されます。また、受信データは、転送クロックの立ち上がりで取り込まれます。




図 13.3 クロック同期式シリアルデータ転送フォーマット

13.3.3 転送クロック

転送クロックは、内部クロックまたは外部クロックを使用できます。内部クロックとしては、PSS を 2 分周または 4 分周した 12 種類のクロックとシステムクロックの計 13 種類が選択できます。内部クロックを使用した場合には、 \overline{SCK} 端子は転送クロック出力端子となります。

13.3.4 動作状態

シリアルインタフェ - スの転送動作は、STS 命令によって開始されます。STS 命令を実行すると、OC は 000 にクリアされ、転送クロックの立ち上がりで 1 ずつインクリメントします。転送クロックが 8 クロック入力されたとき、または送信 / 受信が途中で打ち切られたときには、OC は 000 にクリアされ、IFS が 1 にセットされて転送を終了します。

シリアルインタフェ - スの動作状態には、以下の4通りがあります。

- (1) STS 命令待ち状態
- (2) 転送クロック待ち状態
- (3) 転送状態
- (4) 転送クロック連続出力<mark>状態(</mark>内部クロックモードのみ)

シリアルインタフェ - スの動作状態遷移図を図 13.4 に示します。




図 13.4 シリアルインタフェ - スの動作状態遷移

(1) STS 命令待ち状態

リセット (図 13.4 中 $\bigcirc 00$ 、 $\bigcirc 10$) により、シリアルインタフェースは STS 命令待ち状態 となります。STS 命令待ち状態は、シリアルインタフェースの内部状態が初期設定された 状態です。この状態で転送クロックが印加されても、シリアルインタフェースは動作しま せん。STS 命令 ($\bigcirc 01$)、 $\bigcirc 10$)が実行されると、転送クロック待ち状態に遷移します。

(2) 転送クロック待ち状態

転送クロック待ち状態は、STS 命令の実行から最初の転送クロックの立ち下がりまでの期間です。

転送クロック待ち状態において、転送クロックが印加(①2、①2)されると、OCのカウントアップと SRL、SRU のシフト動作が開始され、転送状態に遷移します。ただし、内部クロックモードで転送クロック連続出力モードが選択されている場合には、転送状態にはならず、転送クロック連続出力状態に遷移(①7)します。

転送クロック待ち状態で、SMR1 への書き込み動作を行うと、STS 命令待ち状態に遷移 (04)、(14)) します。

(3) 転送状態

転送状態は、転送クロックの最初の立ち下がりから、8番目の転送クロックの立ち上がりまでの期間です。

転送状態において、STS 命令が実行されるか、または転送クロックが 8 クロック印加されると、OC は 000 にクリアされ、状態が遷移します。STS 命令(①5、①5)が実行された場合には、転送クロック待ち状態に遷移します。また、転送クロックが 8 クロック印加された場合には、外部クロックモード時には転送クロック待ち状態(①3)へ、内部クロックモード時には STS 命令待ち状態(①3)に遷移します。

内部クロックモードでは、転送クロックは8クロック出力後に停止します。

転送状態において、SMR1への書き込み動作(①6、①6)が行われると、シリアルインタフェースは初期化され、STS命令待ち状態に遷移します。

転送状態から他の状態への遷移が起こると、OC は 000 にクリアされ、IFS が 1 にセットされます。

(4) 転送クロック連続出力状態(内部クロックモードのみ)

転送クロック連続出力状態は、送信/受信動作を行わず転送クロックのみを \overline{SCK} 端子から出力する状態です。PMR3のPMR33、PMR32 ビットが00 に設定され、転送クロック待ち状態にあるとき、転送クロックが印加(①7)されると、転送クロック連続出力状態に遷移します。転送クロック連続出力状態において、SMR1への書き込み動作(②8)が行われると、シリアルインタフェースは初期化され、STS 命令待ち状態に遷移します。

13.3.5 送信/受信動作

(1)シリアルインタフェースのイニシャライズ

データの送信 / 受信を行うには、まずシリアルインタフェースをソフトウェアによりイニシャライズします。イニシャライズは、リセットまたは SMR1 への書き込み動作により実行されます。

(2) データ送信

(a)外部クロックモードの送信動作

外部クロックモードの送信動作フローを図13.5に示します。



図 13.5 外部クロックモードの送信動作フロー

送信終了後、SO 端子は送信データの MSB の値を保持しています。SO 端子の出力値は、 SMR21 ビットの設定により変更することができます。

転送クロック待ち状態において、引き続き転送クロックが入力されると再び送信動作を行います。また、SMR1のダミー書き込みを行うと、STS 命令待ち状態に遷移して次回の送信の準備を行います。

送信動作中に SMR1 への書き込みを行うと、OC は 000 にクリアされ、IFS が 1 にセットされます。同時に、STS 命令待ち状態に遷移して、送信は中断されます。

外部クロックモードの送信動作を図13.6に示します。




図 13.6 シリアル送信動作のシーケンス(外部クロックモード)

(b) 内部クロックモードの送信動作 内部クロックモードの送信動作フローを図 13.7 に示します。



図 13.7 内部クロックモードの送信動作フロー

送信終了後、SO 端子は送信データの MSB の値を保持しています。SO 端子の出力値は、 SMR21 ビットの設定により変更することができます。

内部クロックモードでは、SCK 端子は転送クロック出力端子となり、選択された内部クロックと同一の転送クロックを出力します。

送信動作中に SMR1 への書き込みを行うと、OC は 000 にクリアされ、IFS が 1 にセットされます。同時に、STS 命令待ち状態に遷移して、送信は中断されます。

内部クロックモードの送信動作を図13.8に示します。




図 13.8 シリアル送信動作のシーケンス(内部クロックモード)

(3) データ受信

(a)外部クロックモードの受信動作 外部クロックモードの受信動作フローを図 13.9 に示します。



図 13.9 外部クロックモードの受信動作フロー

受信終了後、転送クロック待ち状態に<mark>おいて、引き続き転送クロックが入力されると再び受信動作を行います。また、SMR1のダミー書き込みを行うと STS 命令待ち状態に遷移して、次回の受信の準備を行います。</mark>

受信動作中にSMR1への書き込みを行うと、OCは000にクリアされ、IFSが1にセットされます。同時に、STS命令待ち状態に遷移して、受信は中断されます。

外部クロックモードの受信動作を図13.10に示します。




図 13.10 シリ<mark>ア</mark>ル受<mark>信動</mark>作のシーケンス(外部クロックモード)

(b) 内部クロックモードの受信動作 内部クロックモードの受信動作フローを図 13.11 に示します。



図 13.11 内部クロックモードの受信動作フロー

受信動作中に SMR1 への書き込みを行うと、OC は 000 にクリアされ、IFS が 1 にセットされます。同時に、STS 命令待ち状態に遷移して、受信は中断されます。

内部クロックモードの受信動作を図13.12に示します。




図 13.12 シリアル受信動作のシーケンス (内部クロックモード)

(4) 転送クロック連続出力動作

転送クロック連続出力動作フローを図13.13に示します。



図 13.13 転送クロック連続出力動作フロー

13.3.6 アイドル時の Low レベル / High レベル出力の選択

シリアルインタフェースは、アイドル時(STS 命令待ち状態または転送クロック待ち状態)に、ソフトウェアにより SO 端子の出力レベルを任意に設定できます。アイドル時の Low レベル / High レベル出力の選択は、SMR2 の SMR21 ビットに出力レベルを書き込む ことにより行います。

転送状態では、SO 端子の出力レベルを制御することはできません。

13.3.7 転送クロックエラーの検出(外部クロックモード)

シリアルインタフェースは転送状態において、外来の雑音などによって正規の転送クロックに余分なパルスが重ね合わされた場合、誤動作します。このような場合には、図 13.14、図 13.15 に示す手順によって、転送クロックのエラーを知ることができます。




図 13.14 転送クロックエラー検出フロー

転送状態において、誤って8クロック以上の転送クロックが印加された場合には、ノイズによる不正クロックを含めた8クロック目にOCは000にクリアされ、IFSが1にセットされます。同時に転送状態から転送クロック待ち状態に遷移しますが、続いて入力された正規の転送クロックの立ち下がりで再び転送状態に遷移します。

一方、割り込み処理ルーチンにおいて、転送終了処理を行い、IFS を 0 にクリアして、SMR1 のダミー書き込みを行うと、転送状態から STS 命令待ち状態に遷移するため、IFS は再び 1 にセットされることになります(図 13.15 参照)。したがって、SMR1 のダミー書き込み後、IFS の内容をテストすることで、転送クロックエラーの有無を判別することができます。

図 13.15 に、転送クロックエラー検出シーケンスを示します。




図 13.15 転送クロックエラー検出シーケンス

13.4 割り込み

シリアルインタフェースの割り込み要因は、シリアルインタフェースの転送状態から他の状態への遷移(OCの000クリア)です。シリアルインタフェースの割り込み要因が発生すると、IFSが1にセットされます。

IFS は、割り込みが受け付けられてもオートクリアされません。割り込み処理ルーチンの中でソフトウェアでクリアしてください。

シリアル割り込みは、IMS によりシリアル割り込みを独立に許可または禁止できます。 また、シリアル割り込みは、A/D割り込みと割り込みベクタを共用しています。したがって、どちらが選択されているかソフトウェアで判別する必要があります。

13.5 使用上の注意

シリアルインタフェースを使用するとき、次の点に注意してください。

- (1) 転送クロッ<mark>ク待ち状態</mark>または転送状態で PMR3 の書き込みを行った場合には、再度 SMR1 の書き込みを行い、シリアルインタフェースをイニシャライズしてください。
- (2) 転送状態において、転送クロックの最初の Low レベル期間中に、SMR1 への書き込みや、STS 命令を実行して他の状態に遷移した場合には、IFS は 1 にセットされません。 IFS を確実にセットするためには、SCK 端子が割り付けられている R2, 端子に対する 入力命令を実行して SCK 端子の状態が High レベルであることを確認してください。 その後、SMR1 への書き込み、または STS 命令を実行するようにプログラムしてください。
- (3) SMR1 の変更は、レジスタへの書き込み命令実行の 2 命令後から有効になります。したがって SMR1 への書き込み後、2t_{cyc}以上経過してから、STS 命令を実行するようにプログラムする必要があります。
- (4) SMR2 による PMOS オン / オフ制御は、PMR3 により $R2_2/SI/SO$ 端子のいずれが選択 されていても有効となります。
- (5)モジュールスタンバイ状態にする前に当該モジュールの割り込みマスクをセットしてください。また、モジュールスタンバイ解除後は当該モジュールの割り込み要求フラグをクリアしてください。



14. A/D コンバータ

第14章 目次

14.1	概要		251
	14.1.1	特長	251
	14.1.2	ブロック図	252
	14.1.3	端子 <mark>構成</mark>	253
	14.1.4	. レジスタ <mark>、フ</mark> ラグ構成	253
14.2	各レジスタ、フ	ラグの説明	254
	14.2.1	A/D モードレジスタ (AMR : \$028)	254
	14.2.2	A/D データレジスタL、U (ADRL : \$02A、ADRU : \$02B)	256
	14.2.3	A/D スタートフラグ(ADSF: \$020, 2)	256
	14.2.4	モジュールスタンバイレジス <mark>タ2(MSR2:\$00E)</mark>	257
14.3	動作説明		258
	14.3.1	A/D 变換動作	258
	14.3.2	低消費電力モード時の動作	259
	14.3.3	A/D 変換の精度	260
14.4	割り込み		261
14.5	使用上の注意		261



14.1 概要

14.1.1 特長

HD404889 シリーズは、抵抗ラダー方式による逐次比較方式 A/D コンバータを内蔵しています。

A/D コンバータには、次の特長があります。

8 ビットの分解能(基準電圧の1/256)

入力チャネル:6チャネル

変換時間: $65t_{cyc}$ / 125_{cyc} (t_{cyc} : システムクロック周期)

A/D 変換終了時に割り込みを発生

モジュールスタンバイ機能

未使用時にシステムクロックの供給を止めることが可能。

14.1.2 ブロック図

図 14.1 に A/D コンバータのブロック図を示します。




図 14.1 A/D コンバータのブロック図

14.1.3 端子構成

A/D コンバータの端子構成を表 14.1 に示します。

表 14.1 端子構成

名 称	記号	入出力	機能
アナログ電源	AV _{cc}		アナログ部の電源
アナロググランド	AV _{ss}		アナログ部のグランド
アナログ入力チャネル 0	AN _o	入力	アナログ入力チャネル 0
アナログ入力チャネル 1	AN₁	入力	アナログ入力チャネル 1
アナログ入力チャネル 2	AN ₂	入力	アナログ入力チャネル 2
アナログ入力チャネル3	AN_3	入力	アナログ入力チャネル3
アナログ入力チャネル 4	AN ₄	入力	アナログ入力チャネル 4
アナログ入力チャネル 5	AN ₅	入力	アナログ入力チャネル 5

14.1.4 レジスタ、フラグ構成

A/D コンバータのレジスタ、フラグ構成を表 14.2 に示します。

表 14.2 レジスタ、フラグ構成

アドレス	名 称	略称	R/W	初期値
\$028	A/D モードレジスタ	AMR	W	\$0
\$02A	A/D データレジスタ L	ADRL	R	\$0
\$02B	A/D データレジスタ U	ADRU	R	\$8
\$020, 2	A/D スタートフラグ	ADSF	R/W*	0
\$00E	モジュールスタンバイレジスタ 2	MSR2	W	00

【注】 * ADSF は、レジスタフラグエリアに割り付けられており、RAM ビット操作命令のみ使用できます。ADSF は、フラグセットのための 1 書き込みのみ可能であり、0 を書き込むことはできません。

14.2 各レジスタ、フラグの説明

14.2.1 A/D モードレジスタ (AMR: \$028)

AMR は 4 ビットの書き込み専用レジスタで、A/D 変換を行う入力チャネルを選択します。

リセット時に、AMR は\$0 にイニシャライズされます。



アナログ入力チャネル選択

AMR3	AMR2	AMR1	入力チャネル
0	0	任意	非選択
	1	0	AN ₀
		1	AN ₁
1	0	0	AN ₂
		1	AN ₃
	1	0	AN ₄
		1	AN ₅

ビット3~1:アナログ入力チャネル選択(AMR3~AMR1) アナログ入力チャネルの選択を行います。

AMR3	AMR2	AMR1	説明
0	0	0	非選択 (初期値)
		1	非選択
	1	0	アナログ入力チャネル 0(AN。)を選択
		1	アナログ入力チャネル 1(AN,)を選択
1	0	0	アナログ入力チャネル 2 (AN_2) を選択
		1	アナログ入力チャネル3(AN ₃)を選択
	1	0	アナログ入力チャネル4(AN₄)を選択
•		1	アナログ入力チャネル 5(AN ₅)を選択

ビット0: A/D 変<mark>換時間選</mark>択(AMR0) A/D 変換時間を選択します。

AMR0	説 明	
0	変換時間 = 65t _{cyc}	(初期値)
1	变換時間 = 125t _{cyc}	
	70-	
	~/	
	•	

14.2.2 A/D データレジスタ L、U (ADRL: \$02A、ADRU: \$02B)

ADRL、ADRUは、8 ビットの読み出し専用のレジスタで、下位ディジット (ADRL)と上位ディジット (ADRU) から構成されています。

A/D 変換された 8 ビットデータは、ADRL、ADRU に転送され、次の変換開始まで保持されます。

A/D 変換中は、本レジスタの内容は保証されません。

ADRL、ADRUは、リセットによりクリアされません。



14.2.3 A/D スタートフラグ (ADSF: \$020, 2)

ADSF は、A/D 変換開始を設定します。ADSF に 1 をセットすると A/D 変換が開始されます。変換が終了すると、変換データは ADRL、ADRU に転送され、ADSF は 0 にクリアされます。

ADSF は、RAM ビット操作命令によってのみ読み出しまたは書き込みが可能です。 リセット時に ADSF は 0 にクリアされます。

ADSF	説 明	
0	(読み出し時)A/D変換が終了していることを示します。	(初期値)
	(書き込み時)0書き込みは不可。	
1	(読み出し時)A/D変換中であることを示します。	
	(書き込み時)A/D 変換を開始します。	

14.2.4 モジュールスタンバイレジスタ2(MSR2:\$00E)

MSR2は、2ビットの書き込み専用レジスタで、A/D コンバータおよびシリアルインタ フェースへのシステムクロックの供給、停止を設定します。モジュールスタンバイ中は、 モードレジスタの設定値は保持されます。

リセット時に、MSR2 は--00 にイニシャライズされます。



A/Dクロック供給制御

ここではMSR21 ビットについて説明します。SMR22 ビットについての詳細は、「13.2.6 モジュールスタンバイレジスタ2(MSR2)」を参照してください。

MSR2 の SMR21 ビットを 1 にセットすることにより、スタンバイモードおよびアクテ ィブモードにおいてもラダー抵抗に流れる電流と A/D コンバータに供給されるシステム クロックをカットすることができます。

ただし、この場合 A/D変換は正常に行うことができません。したがって、MSR2 のMSR21 ビットが1の状態でA/D変換を実行しないでください。

MSR21	説明
0	ラダー抵抗に電流を流し、また A/D コンバータにシステムクロックを
	供給します。 (初期値)
1	ラダー抵抗の電流をカットするとともにA/Dコンバータへのシステムクロックの
	供給を停止します。

14.3 動作説明

14.3.1 A/D 变換動作

図 14.2 に A/D 変換動作のシーケンスを示します。




図 14.2 A/D 変換動作のシーケンス

A/D コンバータの動作は次のように行われます。

- [1] AMR によりアナログ入力チャネルと A/D 変換時間を設定します。
- [2] ADSF に 1 をセットして、A/D 変換<mark>を開始し</mark>ます。
- [3] A/D 変換が終了すると変換データは ADRL、ADRU に転送され、ADSF は 0 にクリア されます。同時に IFAD が 1 にセットされます。
- [4] ADRL、ADRU の内容を読み出します。

このうち、[3]はハードウェアにより自動的に処理されます。[1]、[2]、[4]は ソフトウェア動作となります。



A/D 変換動作のタイミングチャートを図 14.3 に示します。

図 14.3 A/D 変換動作のタイミングチャート

14.3.2 低消費電力モード時の動作

ストップモード、ウォッチモード、サブアクティブモード、およびモジュールスタンバイ時には、ラダー抵抗に流れるアナログ電源の供給がオフとなり、A/D コンバータは動作を停止します。

14.3.3 A/D 変換の精度

A/D コンバータは、アナログ信号をデジタルコードに変換するため、本質的に量子化誤差(±0.5LSBで定義される)を伴っています。8 ビットの分解能をもつ A/D コンバータのアナログ入力電圧と A/D 変換結果の対応を図 14.4 に示します。




図 14.4 A/D コンバータのアナログ入力電圧と A/D 変換結果の対応

A/D 変換結果とアナログ入力値との偏差を絶対精度と呼びます。本 A/D コンバータの絶対精度については、「第 20 章 電気的特性」の「A/D コンバータ特性」を参照してください。

14.4 割り込み

A/D コンバータの割り込み要因は、A/D 変換の終了です。

A/D 変換が終了すると、割り込み制御ビットエリアの IFAD が1にセットされます。

IFAD は、割り込みが受け付けられてもオートクリアされません。割り込み処理ルーチンの中でソフトウェアにより0にクリアしてください。

A/D割り込みは、割り込み制御ビットエリアの A/D 割り込みマスク (IMAD) により、独立に許可 / 禁止できます。

また、A/D割り込みは、シリアル割り込みと割り込みベクタを共用しているため、この2種類の割り込みはソフトウェアで判別する必要があります。詳細は、「第4章 例外処理」を参照してください。

14.5 使用上の注意

A/D コンバータを使用するとき、次の点に注意してください。

- (1) ADSF は、レジスタフラグエリアに割り付けられています。ADSFのセットは、SEM または SEMD 命令を使用してください。また、ADSF に 0 を書き込まないでください。
- (2) A/D 変換中に ADSF の書き込みは行わないでください。
- (3) A/D 変換中の ADRL、ADRU の内容は保証されません。
- (4) A/D 変換中に MSR2 の MSR21 ビットの 1 書き込みは行わないでください。
- (5)モジュールスタンバイ状態にする前に当該モジュールの割り込みマスクをセットしてください。また、モジュールスタンバイ解除後は当該モジュールの割り込み要求フラグをクリアしてください。



15. 液晶表示回路

第15章 目次

15.1	概要		265
	15.1.1	特長	265
	15.1.2	ブロック図	266
	15.1.3	端子 <mark>構</mark> 成	267
	15.1.4	レジスタ構成	267
15.2	各レジスタの説明		268
	15.2.1	液晶表示データエリア(\$050~\$06F)	
	15.2.2	液晶表示制御レジスタ (LCR: \$02C)	269
	15.2.3	液晶表示モードレジスタ (LMR: \$02D)	271
	15.2.4	ポートモードレジスタ4(PMR4:\$00C)	274
15.3	動作説明		276
	15.3.1	概要	276
	15.3.2	スタティック駆動	277
	15.3.3	時分割駆動(デューティ1/2、1/3、1/4)	278
	15.3.4	液晶電源の設定	281
15.4	応用回路例		282
	15.4.1	スタティック駆動での表示例(「2.」を表示する場合)	282
	15.4.2	1/2 デューティ、1/2 バイアス駆動での表示例 (「2.」を表示する場合)	283
	15.4.3	1/3 デューティ、1/3 バイアス駆動での表示例 (「2.」を表示する場合)	284
	15.4.4	1/4 デューティ、1/3 バイアス駆動での表示例 (「2.」を表示する場合)	285
15 5	使用上の注音		286



15.1 概要

15.1.1 特長

HD404889 シリーズは、4本のコモン信号出力端子と最大 32本のセグメント信号出力端子を制御する液晶表示回路を内蔵しています。

液晶表示回路には、次の特長があります。

スタティック、1/2 デューティ、1/3 デューティ、1/4 デューティの設定が可能です。 表示データ用デュアルポート RAM を内蔵し、表示データを自動的にセグメント信号出力端子に出力します。

サブシステムクロックをクロックソースとして、ウォッチモード時にも液晶表示が可能 です。

ソフトウェアにより液晶電源分割抵抗間のスイッチをオフにすることができます。



15.1.2 ブロック図

HD404889 シリーズの液晶表示回路のブロック図を図 15.1 に示します。




図 15.1 液晶表示回路のブロック図

15.1.3 端子構成

液晶表示回路の端子構成を表 15.1 に示します。

表 15.1 端子構成

名 称	記号	入出力	機能
液晶表示回路用電源 0、1、2、3	V_0, V_1, V_2, V_3	-	液晶表示回路用電源
コモン信号出力 1~4	COM1 ~ COM4	出力	コモン信号出力
セグメント出力 1~32	SEG1 ~ SEG32	出力	セグメント信号出力

15.1.4 レジスタ構成

液晶表示回路のレジスタ構成を表15.2に示します。

表 15.2 レジスタ構成

アドレス	名 称	略称	R/W	初期値							
\$050 ~ \$06F	液晶表示データエリア	-	R/W	不定							
\$02C	液晶表示制御レジスタ	LCR	W	\$0							
\$02D	液晶表示モードレジスタ	LMR	W	\$0							
\$00C	ポートモードレジスタ 4	PMR4	W	\$0							

15.2 各レジスタの説明

15.2.1 液晶表示データエリア(\$050~\$06F)

HD404889 シリーズの液晶表示データエリアの構成を図 15.2 に示します。液晶表示データエリアは 32 ディジット (1 ディジット = 4 ビット)のデュアルポート RAM で構成され、同一ディジット内の各ビットは 4 種類の各デューティに対応しています。デューティに対応する各エリアに表示データを書き込むことにより、自動的に表示データとしてセグメント出力端子に転送されます。


RAM					RAM				
アドレス	ビット3	ビット2	ビット1	ビット0	アドレス	ビット3	ビット2	ビット1	ビット0
\$050	SEG 1	SEG 1	SEG 1	SEG 1	\$060	SEG 17	SEG 17	SEG 17	SEG 17
\$051	SEG 2	SEG 2	SEG 2	SEG 2	\$061	SEG 18	SEG 18	SEG 18	SEG 18
\$052	SEG 3	SEG 3	SEG 3	SEG 3	\$062	SEG 19	SEG 19	SEG 19	SEG 19
\$053	SEG 4	SEG 4	SEG 4	SEG 4	\$063	SEG 20	SEG 20	SEG 20	SEG 20
\$054	SEG 5	SEG 5	SEG 5	SEG 5	\$064	SEG 21	SEG 21	SEG 21	SEG 21
\$055	SEG 6	SEG 6	SEG 6	SEG 6	\$065	SEG 22	SEG 22	SEG 22	SEG 22
\$056	SEG 7	SEG 7	SEG 7	SEG 7	\$066	SEG 23	SEG 23	SEG 23	SEG 23
\$057	SEG 8	SEG 8	SEG 8	SEG 8	\$067	SEG 24	SEG 24	SEG 24	SEG 24
\$058	SEG 9	SEG 9	SEG 9	SEG 9	\$068	SEG 25	SEG 25	SEG 25	SEG 25
\$059	SEG 10	SEG 10	SEG 10	SEG 10	\$069	SEG 26	SEG 26	SEG 26	SEG 26
\$05A	SEG 11	SEG 11	SEG 11	SEG 11	\$06A	SEG 27	SEG 27	SEG 27	SEG 27
\$05B	SEG 12	SEG 12	SEG 12	SEG 12	\$0 <mark>6</mark> B	SEG 28	SEG 28	SEG 28	SEG 28
\$05C	SEG 13	SEG 13	SEG 13	SEG 13	\$06C	SEG 29	SEG 29	SEG 29	SEG 29
\$05D	SEG 14	SEG 14	SEG 14	SEG 14	\$06D	SEG 30	SEG 30	SEG 30	SEG 30
\$05E	SEG 15	SEG 15	SEG 15	SEG 15	\$06E	SEG 31	SEG 31	SEG 31	SEG 31
\$05F	SEG 16	SEG 16	SEG 16	SEG 16	\$06F	SEG 32	SEG 32	SEG 32	SEG 32
	COM4	СОМЗ	COM2	COM1		COM4	СОМЗ	COM2	COM1

図 15.2 液晶表示データエリアの構成

15.2.2 液晶表示制御レジスタ (LCR: \$02C)

LCR は、4 ビットの書き込み専用レジスタで、液晶表示の点灯 / 非点灯、内蔵液晶電源スイッチのオン / オフ、およびウォッチモード、サブアクティブモード時の液晶表示の点灯 / 非点灯、液晶分割抵抗スイッチのオン / オフを制御します。

LCR は、RAM ビット操作命令(SEM / SEMD、REM / REMD)の使用が可能です。リセット時に、LCR は\$0 にイニシャライズされます。



ビット3:液晶分割抵抗スイッチオン/オフ 内蔵されている液晶分割抵抗の切り離しを制御します。

LCR3	説 明	
0	内蔵されている液晶分割抵抗が接続されます。	(初期値)
1	 内蔵されている液晶分割抵抗が切り離されます。	

ビット2:ウォッチモード/サブアクティブモード時液晶表示(LCR2) ウォッチモード、サブアクティブモード時に液晶表示するか否かを選択します。

LCR2	説 明
0	ウォッチモード、サブアクティブモード時の液晶表示非点灯。ウォッチモード、
	サブアクティブモード時、すべてのコモン信号出力端子、セグメント信号出力端
	子が GND 電位に固定されます。また、内蔵液晶電源スイッチはオフとなります。
	(初期値)
1	ウォッチモード、サブアクティブモード時の液晶表示点灯。ウォッチモード、サ
	ブアクティブモード時、液晶表示データエリアのデータがセグメント信号として
	出力されます。

ビット1:内蔵液晶電源スイッチのオン/オフ(LCR1) 液晶表示回路の内蔵電源のオン/オフを制御します。

LCR1	説 明	
0	内蔵液晶電源スイッチはオフとなります。	(初期値)
1	内蔵液晶電源スイッチ <mark>はオン</mark> となります。	

ビット0:液晶表示点灯/非点灯(LCR0)

LCR0	説明
0	液晶表示非点灯。液晶表示データエリアのデータと関係なく、セグメント信号は
	非点灯状態になります。 (初期値)
1	液晶表示点灯。液晶表示データエリアのデータが、セグメント信号として出力さ
	れます。

【注】 LCR0 の設定が、LCR2 の設定に優先されます。

15.2.3 液晶表示モードレジスタ (LMR: \$02D)

LMR は、4 ビットの書き込み専用レジスタで、4 種類の表示デューティ比、および液晶表示回路用クロックを設定します。

リセット時に、LMR は\$0 にイニシャライズされます。

ビット: 0 LMR3 LMR2 LMR1 LMR0 初期値: 0 0 0 0 R/W: W W W W

デューティ比選択

LMR1	LMR0	デューティ比
0	0	1/4
	1	1/3
1	0	1/2
	1	1 (スタティック駆動)

クロック選択

LMR3	LMR2	液晶表示回路用クロック
0	0	CL0 = 32.768 kHz × Duty / 128
	1	CL1 = 32.768 kHz × Duty / 256
1	0	CL2 = PER × Duty / 256
	1	TMA3=0のときCL3= _{PER} × Duty / 2048
		TMA3 = 1のときCL3 = 32.768 kHz × Duty / 512

【注】 PER:周辺機能用クロック

Duty: LMR1、LMR0ビットで設定されたデューティ比

(1, 1/2, 1/3, 1/4)

TMA3:タイマモードレジスタA(TMA)のビット3

ビット 3、2: クロック選択 (LMR3、LMR2) 液晶表示回路用クロックを選択します。

LMR3	LMR2	説明
0	0	液晶表示回路用クロックは、CL0 = 32.768kHz × Duty / 128。
		(サブシステムクロック発振器使用時) (初期値)
	1	液晶表示回路用クロックは、CL1 = 32.768kHz × Duty / 256。
		(サプシステムクロック発振器使用時)
1	0	液晶表示回路用クロックは、CL2 = PER × Duty / 256。
	1	液晶表示回路用クロックは、
		TMA3 = 0 のとき、CL3 = PER × Duty / 2048。
		TMA3 = 1 のとき、CL3 = 32.768kHz × Duty / 512
		(サプシステムクロック発振器使用時)。

【注】 PER: 周辺機能用クロック

Duty : LMR1、LMR0 ビットで設定されたデューティ比 (1、1/2、1/3、1/4)

TMA3 : タイマモードレジスタ A (TMA) のビット3

ビット 1、0: デューティ比選択 (LMR1、LMR0) コモン信号出力、セグメント信号出力のデューティ比を選択します。

LMR1	LMR0	説 明
0	0	デューティ比は1/4。 (初期値)
	1	デューティ比は1/3。
1	0	デューティ比は1/2。
	1	デューティ比は1(スタティック駆動)。

デューティ別液晶フレーム周波数を表15.3に示します。

表 15.3(a) デューティ別液晶フレーム周波数 (デューティ比:1)

				フレーム周期							
デューティ	LMR3	LMR2		f _{osc} = 40	00kHz 時	f _{OSC} = 80	00kHz 時	f _{osc} = 2.	OMHz 時	f _{OSC} = 4.	0MHz 時
				4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周
スタティック	0	0	CL0	256Hz							
		1	CL1	128Hz							
	1	0	CL2	390.6Hz	48.8Hz	781.3Hz	97.7Hz	1953Hz	244.1Hz	3906Hz	488.3Hz
		1	CL3*	48.8Hz 6.1Hz 97.7Hz 12.2Hz 244.1Hz 30.5Hz 488.3Hz 61.0Hz						61.0Hz	
				64Hz							

表 15.3 (b) /デューティ別液晶フレーム周波数 (デューティ比: 1/2)

-	21 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 - 1 -											
	4				フレーム周期							
	デューティ	LMR3	LMR2		f _{osc} = 40	00kHz 時	f _{OSC} = 80	00kHz 時	f _{osc} = 2.0	OMHz 時	f _{OSC} = 4.	0MHz 時
					4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周
	1/2	0	0	CL0	128Hz							
			1	CL1	64Hz							
		1	0	CL2	195.3Hz	24.4Hz	390.6Hz	48.8Hz	976.6Hz	122.1Hz	1953Hz	244.1Hz
			1	CL3*	24.4Hz	3.1Hz	48.8Hz	6.1Hz	122.1Hz	15.3Hz	244.1Hz	30.5Hz
						(%	32	Hz			

表 15.3(c) デューティ別液晶フレーム周波数 (デューティ比: 1/3)

				フレーム周期							
デューティ	LMR3	LMR2		f _{OSC} = 40	0kHz 時	f _{OSC} = 80	00kHz 時	f _{osc} = 2.	0MHz 時	f _{OSC} = 4.	0MHz 時
				4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周
1/3	0	0	CL0	0 85.3Hz							
		1	CL1	42.7Hz							
	1	0	CL2	130.1Hz	16.3Hz	260.2Hz	32.5Hz	650Hz	81.3Hz	1301Hz	162.6Hz
		1	CL3*	16.3Hz	2.0Hz	32.5Hz	4.1Hz	81.3Hz	10.2Hz	162.6Hz	20.3Hz
				21.3Hz							

【注】 * TMA3 ビットの値により、分周比が異なります。

上段: CL3 = PER × Duty / 2048 (TMA3 = 0 のとき)

下段: CL3 = 32.768kHz×Duty / 512 (TMA3 = 1 のとき)

रह । उ.उ (表 15.3 (d) デューディ別枚韻フレーム周波数(デューティ比:174)										
				フレーム周期							
デューティ	LMR3	LMR2		f _{OSC} = 40	00kHz 時	f _{OSC} = 80	00kHz 時	f _{OSC} = 2.0	OMHz 時	f _{OSC} = 4.	0MHz 時
				4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周
1/4	0	0	CL0	CL0 64Hz							
		1	CL1	32Hz							
	1	0	CL2	97.7Hz	12.2Hz	195.3Hz	24.4Hz	488.3Hz	61.0Hz	976.6Hz	122.1Hz
		1	CL3*	12.2Hz	1.5Hz	24.4Hz	3.1Hz	61.0Hz	7.6Hz	122.1Hz	15.3Hz
					16Hz						

表 15.3(d) デューティ別液晶フレーム周波数 (デューティ比: 1/4)

【注】 * TMA3 ビットの値により、分周比が異なります。

上段: CL3 = PER × Duty / 2048 (TMA3 = 0 のとき)

下段: CL3 = 32.768kHz × Duty / 512 (TMA3 = 1 のとき)

15.2.4 ポートモードレジスタ4(PMR4:\$00C)

PMR4は、4ビットの書き込み専用レジスタで、R3~R6ポートの端子機能切り換えを行います。

リセット時に、PMR4は\$0にイニシャライズされます。



【注】* セグメント出力端子として使用する場合、当該端子のポートデータレジスタ(PDR)に0を書き込んでください。

SEG13~16出力端子*

R6入出力端子

ビット3: R6/SEG13~SEG16 端子機能切り換え (PMR43)

R6/SEG13~SEG16 端子をR6入出力端子として使用するか、SEG13~SEG16 出力端子として使用するかを選択します。

PMR43	説 明
0	R6/SEG13~SEG16 端子は、R6 入出力端子として機能します。 (初期値)
1	 R6/SEG13~SEG16端子は、SEG13~SEG16出力端子として機能します。

ビット2: R5/SEG9~SEG12 端子機能切り換え (PMR42)

R5/SEG9~SEG12 端子を R5 入出力端子として使用するか、SEG9~SEG12 出力端子として使用するかを選択します。

PMR42	説 明
0	R5/SEG9~SEG12 端子は、R5 入出力端子として機能します。 (初期値)
1	R5/SE <mark>G</mark> 9~SEG12端子は、SEG9~SEG12出力端子として機能します。

ビット1:R4/SEG5~SEG8端子機能切り換え(PMR41)

R4/SEG5~SEG8 端子を R4 入出力<mark>端子として使用するか、SEG5~SEG8 出力端子として</mark>使用するかを選択します。

PMR41	説明	
0	R4/SEG5~SEG8 端子は、R4 入出力 <mark>端子とし</mark> て機能します。 (初期値)
1	 R4/SEG5~SEG8 端子は、SEG5~SEG8 出力端子として機能します。	

ビット0:R3/SEG1~SEG4端子機能切り換え(PMR40)

R3/SEG1~SEG4 端子をR3 入出力端子として使用するか、SEG1~SEG4 出力端子として使用するかを選択します。

PMR40	説 明	
0	R3/SEG1~SEG4 端子は、R3 入出力端子として機能します。 (初期値	<u>i</u>)
1	 R3/SEG1~SEG4 端子は、SEG1~SEG4 出力端子として機能します。	

15.3 動作説明

15.3.1 概要

各液晶素子は、図 15.3 に示すようにコモン電圧 (V_c) とセグメント電圧 (V_s) が印加され、点灯 / 非点灯を制御します。




図 15.3 液晶素子の駆動原理(スタティック駆動の例)

15.3.2 スタティック駆動

スタティック駆動は、1本のコモン端子(COM1)と複数のセグメント端子(SEG1~SEG32)により表示を制御します。スタティック駆動では、COM1端子出力の1周期が1フレーム期間となります。スタティック駆動の結線例を図15.4に示します。




図 15.4 スタティック駆動の結線例

スタティック駆動の動作は、次のように行われます。

- 「1]PMR4により、必要な本数のセグメント端子を設定します。
- [2] LMR1、LMR0 ビットを 11 にしてスタティック駆動を選択し、LMR3、LMR2 ビットにより液晶フレーム周波数を設定します。
- [3] 液晶表示データエリアに、必要な表示データをセットします (1:点灯、0:非点灯)。 スタティック駆動では、各アドレスのビット0のみ使用します。
- [4] LCR0 ビットを1にセットして、液晶表示データエリアのデータをセグメント信号として出力します(内蔵液晶電源を使用する場合には、LCR1 ビットを1にセットします)。

以上の手順で、表示用データに応じて、接続された液晶がスタティック駆動されます。

液晶動作クロックソースに、プリスケーラW(PSW)出力を使用している場合、LCR2 ビットによりウォッチモード、サブアクティブモード時に液晶表示を行うか否か選択でき ます(LCR2=1で、ウォッチモード、サブアクティブモード時点灯)。

15.3.3 時分割駆動 (デューティ 1/2、1/3、1/4)

時分割駆動は、複数のコモン信号出力端子(COM1~COM4)と複数のセグメント信号出力端子(SEG1~SEG32)により表示を制御します。使用するコモン信号出力端子の本数(2~4本)に応じてデューティ 1/2~1/4 の時分割駆動となります。時分割駆動では、図 15.5 に示すように、使用される COM1~COM4 端子が順にアクティブとなる 1 周期が 1 フレーム期間となります。




図 15.5 フレーム期間 (1 / 4 デューティの例)

時分割駆動の結線例を図15.6に示します。




図 15.6 時分割駆動の結線例

時分割駆動は、スタティック駆動に比べ必要なセグメント端子の数が少なくてすみます。 反面、良好な表示コントラストを得るために、液晶の電気光学応答特性(電圧 - 表示コントラスト特性)を考慮したバイアス電位の設定が必要になります。

1/N デューティの時分割駆動における最適なバイアス値は、1/(N+1) バイアスとなります。したがって、通常は1/2 デューティの場合 1/2 バイアス、1/3 デューティの場合 1/3 バイアス、1/4 デューティの場合、1/3 バイアスの組み合わせが使用されます。

時分割駆動の動作は、次のように行われます (すでに V_1 、 V_2 、 V_3 端子は適当なバイアス電位に設定されているものとします)。

- 「1]PMR4により、必要な本数のセグメント端子を設定します。
- [2] LMR1、LMR0 ビットにより、デューティを選択し、LMR3、LMR2 ビットにより液 晶フレーム周波数を設定します。
- [3] 液晶表示データエリアに、必要な表示データをセットします(1:点灯、0:非点灯)。
- [4] LCR0 ビットを1 にセットして、液晶表示データエリアのデータをセグメント信号として出力します(内蔵液晶電源を使用する場合には、LCR1を1にセットします)。

以上の手順で、表示用データに応じて、接続された液晶が時分割駆動されます。

液晶動作クロックソースに、PSW出力を使用している場合、LCR の LCR2 ビットによりウォッチモード、サブアクティブモード時に液晶表示を行うか否か選択できます(LCR2 = 1 で、ウォッチモード、サブアクティブモード時点灯)。

15.3.4 液晶電源の設定

HD404889 シリーズは、液晶表示回路の電源に、電源電圧 (V_{cc}) を使用する方法と、外部電源を使用する方法を選択することができます。

液晶表示回路の電源に電源電圧 (V_{CC}) を使用する場合、液晶電源端子 V_0 と V_1 は外部でショートしてください。図 15.7 (a) に接続例を示します。

液晶表示回路の電源に外部電源を使用する場合、液晶電源端子 V_1 に外部電源を印加し、 V_0 は外部で V_{CC} とショートしてください。外部電源の最大値は V_{CC} です。図 15.7 (b) に 接続例を示します。




図 15.7 液晶電源の接続例

15.4 応用回路例

15.4.1 スタティック駆動での表示例(「2.」を表示する場合)

8 セグメント液晶表示回路をスタティックで駆動して、「2.」を表示する例を図 15.8 に示します。8 本のセグメント端子出力(SEG1 ~ SEG8)と1 本のコモン端子出力(COM1)により、8 セグメント液晶表示回路が駆動されます。




図 15.8 スタティック駆動での表示例

15.4.2 1/2 デューティ、1/2 バイアス駆動での表示例(「2.」を表示する場合)

8 セグメント液晶表示回路を 1/2 デューティ、1/2 バイアスで駆動して、「2.」を表示する例を図 15.9 に示します。4 本のセグメント端子出力 (SEG1 ~ SEG4) と 2 本のコモン端子出力 (COM1、COM2) により、8 セグメント液晶表示回路が駆動されます。




図 15.9 1/2 デューティ、1/2 駆動での表示例

15.4.3 1/3 デューティ、1/3 バイアス駆動での表示例(「2.」を表示する場合)

8 セグメント液晶表示回路を 1/3 デューティ、1/3 バイアスで駆動して、「2.」を表示する例を図 15.10 に示します。3 本のセグメント端子出力(SEG1 ~ SEG3)と3 本のコモン端子出力(COM1 ~ COM3)により、8 セグメント液晶表示回路が駆動されます。




図 15.10 1/3 デューティ、1/3 駆動での表示例

15.4.4 1/4 デューティ、1/3 バイアス駆動での表示例(「2.」を表示する場合)

8 セグメント液晶表示回路を 1/4 デューティ、1/3 バイアスで駆動して、「2.」を表示する例を図 15.11 に示します。2 本のセグメント端子出力(SEG1、SEG2)と 4 本のコモン端子出力(COM1 ~ COM4)により、8 セグメント液晶表示回路が駆動されます。




図 15.11 1/4 デューティ、1/3 駆動での表示例

15.5 使用上の注意

(1)駆動する液晶表示の容量が大きい場合、内蔵の分割抵抗に並列に外付け抵抗を設け、 分割抵抗の値を下げて使用してください(図15.12(a)参照)。

液晶表示はマトリックス構造をとっているため、負荷容量に流れる充放電電流の経路は複雑です。しかも点灯状態により変化しますので、液晶表示の負荷容量から単純に抵抗値を決定することはできません。抵抗値は液晶表示を組み込む機器の消費電力の要求に合わせて実験にて決める必要があります(コンデンサ $C=0.1\sim0.3~\mu$ Fの付加も有効です:図 15.12(b)参照)。

一般的には、 $R = 1k \sim 10k$ に設定してください。




図 15.12 外付け抵抗の例

- (2)液晶表示中にTMA3~TMA1 ビットを 111 に設定し、PSW、TCA のクリアを選択した場合、液晶表示回路は非表示状態になります (すべてのコモン信号 / セグメント信号出力端子が GND 電位に固定されます。また内蔵液晶電源スイッチはオフとなります)。したがって、液晶表示を継続する場合には、PSW と TCA のクリア期間を最短にしてください。
- (3) LCR3 ビットを 1 にして内蔵分割抵抗間のスイッチを OFF し、外部抵抗により LCD 電源レベルを設定する場合、内部インピーダンスは無限大とはなりません。外部抵抗 は実験にてご確認の上、決定してください。
- (4) $R3_0$ /SEG1 ~ $R6_3$ /SEG16 端子において、端子をセグメント出力端子として使用する場合、 該当する端子のポートデータレジスタ (PDR) に "0" を書いてください。

16. ブザー出力回路

第16章 目次

16.1	概要	<u>.</u>
	16.1.1	特長289
	16.1.2	ブロック図
	16.1.3	端子 <mark>構成</mark> 290
	16.1.4	レジスタ <mark>構成</mark>
16.2	レジスタの説明	
	16.2.1	ブザーモードレジスタ (BMR: \$02E) 29.
	16.2.2	ポートモードレジスタ 2 (PMR2: \$00A) 29:
16.3	動作説明	
	16.3.1	タイマオーバフローのトグル <mark>出力動作</mark> 29-
	16.3.2	システムクロックの分周クロックパルス出力29 ₄



16.1 概要

16.1.1 特長

HD404889 シリーズは、ブザー出力回路を内蔵しています。 ブザー出力回路の特長を以下に示します。

タイマオーバフローのトグル出力可能 システムクロックの分周クロックパルス出力可能

16.1.2 ブロック図




図 16.1 ブザー出力回路

16.1.3 端子構成

ブザー出力回路の端子構成を表 16.1 に示します。

表 16.1 端子構成

名称	記号	入出力	機能
ブザー出力	BUZZ	出力	ブザー用信号出力

16.1.4 レジスタ構成

ブザー出力回路のレジスタ構成を表16.2に示します。

表 16.2 レジスタ構成

アドレス	名称	略称	R/W	初期値
\$02E	ブザーモードレジスタ	BMR	W	\$0
\$00A	ポートモードレジスタ 2	PMR2	W	\$0
		Cx		

16.2 各レジスタの説明

16.2.1 ブザーモードレジスタ (BMR: \$02E)

BMR は、書き込み専用の4ビットレジスタで、タイマオーバフローによるトグル出力、およびシステムクロック分周パルス出力の設定を行います。

BMRのBMR3ビットは、ビット操作命令専用です。

リセット時にBMRは\$0にリセットされます。

ビット: 2 1 0 3 BMR1 BMR3 BMR2 BMR0 0 0 0 0 初期値: R/W W W W BUZZ端子出力制御

	BMR2	BMR1	BMR0	BUZZ端子出力		
	0	0	任意	タイマBオーバフローの2分周		
Â		1	任意	タイマCオーバフローの2分周		
	1	0	0	PERクロック		
	4		1	1/2 _{PER} クロック		
4		1	0	1/3 _{PER} クロック		
			1	1/4 _{PER} クロック		

クロック出力制御(BMR2=1の場合有効、ビット操作命令)

0	停止(Lowレベル)
1	出力

ビット3: クロック出力制御(BMR3) クロックパルスの出力を選択します。

BMR3	説明
0	クロックパルスの出力は停止し、BUZZ 端子は Low レベルになります。
1	クロックパルスを出力します。


ビット2~0:BUZZ 端子出力制御(BMR2~BMR0)

タイマオーバフローのトグル出力動作とシステムクロックの分周クロックパルス出力 を設定します。

BMR2	BMR1	BMR0	説 明
0	0	任意	タイマBオーバフローの2分周をトリガとするトグル波形
			を出力します。
	1	任意	タイマCオーバフローの2分周をトリガとするトグル波形
			を出力します。
1	0	0	_{PER} クロックを出力します。
		1	1/2 _{PER} クロックを出力します。
	1	0	1/3 рек クロックを出力します。
		1	1/4 рег クロックを出力します。

16.2.2 ポートモードレジスタ2(PMR2:\$00A)

PMR2 は、書き込み専用の 4 ビットレジスタで、 $R1_2/BUZZ$ の端子切り換えを行います。 リセット時に PMR2 は\$0 にリセットされます。



R13/TOB端子機能切り換え

ここではPMR22ビットについて説明します。

PMR23、PMR21、PMR20 ビットについての詳細は、「6.3.2(4) ポートモードレジスタ2」を参照してください。

ビット2:R1₂/BUZZ端子機能切り換え

 $R1_2/BUZZ$ 端子を $R1_2$ 入出力端子として使用するか、ブザー出力端子(BUZZ)として使用するかを選択します。

PMR22	説明
0	R1₂/BUZZ 端子は、R1₂入出力端子として機能します。
1	R1₂/BUZZ 端子は、BUZZ 出力端子として機能します。

16.3 動作説明

16.3.1 タイマオーバフローのトグル出力動作

タイマオーバフローのトグル出力動作の設定は、BMR の BMR2、BMR1 ビットと、PMR2 の PMR22 ビットにより行います。

BMR2 ビットを0とし、BMR1 ビットによりタイマBまたはタイマCのオーバフローを選択し、PMR22 ビットを1に設定してください。BUZZ 端子よりオーバフローをトリガにするトグル波形が出力されます。

16.3.2 システムクロックの分周クロックパルス出力

システムクロックの分周クロックパルス出力動作の設定は、BMR の BMR3 ~ BMR0 ビットと、PMR2の PMR22 ビットにより行います。

BMR2 ビットを1とし、BMR1 および BMR0 ビットによりシステムクロックの分周比を選択し、PMR2の PMR22 ビットを1にします。クロックパルスは、BMR3 ビットを1に設定することにより出力されます。

BMR の BMR3 ビットが 0 の場合は、BUZZ 端子は Low レベルです。

クロックパルス幅は、BMR3 ビットの設定タイミングにかかわらず、一定の幅で出力されますが、出力パルス数については、ソフトウェアと十分に整合をとってください。

BMRのBMR3ビットは、ビット操作命令のみ使用できます。

17. ROM

第 17 章 目次

17.1	概要		97
17.2	PROM モード		98
	17.2.1	PROM ₹ − F	98
	17.2.2	ソケットアダプタの端子対応とメモリマップ29	98
17.3	プログラミング		01
	17.3.1	書き込み / ベリファイ	01
	17.3.2	書き込み時の注 <mark>意</mark>	04
	17.3.3	書き込み後の信頼性30	05
17.4	ROM 発注時のお願い	1	06
		Q'CX	



17.1 概要

HD404889 シリーズの内蔵する ROM を表 17.1 に示します。

表 17.1 内蔵 ROM

形名	容量	ROM タイプ
HD404888H	8,192 ワード	マスク ROM
HD404888TE		
HD4048812H	12,288 ワード	
HD4048812TE		
HD404889H	16,384 ワード	
HD404889TE		
HD4074889H	16,384 ワード	ZTAT®*
HD4074889TE		

【注】 * ZTAT[®]は、(株)ルネサス テクノロジの登録商標です。

17.2 PROM モード

17.2.1 PROM モード

HD4074889 は、ZTAT®マイコンです。PROM モードに設定するとマイクロコンピュータとしての機能を停止して、HN27C256、HN27256と同一方法で内蔵 PROM のプログラムを行うことができます。

PROM モードの設定方法を表 17.2 に示します。

表 17.2 PROM モードの設定方法

端	設 定	
モード端子	$\overline{\mathrm{M}}_{\mathrm{0}}$ (R1 ₁ /EVND)	Low レベル
モード端子	\overline{M}_1 (R1 ₂ /BUZZ)	
リセット端子	RESET	
テスト端子	TEST	V _p レベル

17.2.2 ソケットアダプタの端子対応とメモリマップ

PROM のプログラミングは、表 17.3 に示すようにパッケージに対応したソケットアダプタを付けて、28 ピンに変換し、汎用 PROM ライタでプログラミングを行います。ソケットアダプタの端子対応図を図 17.1 に示します。

なお、HMCS400 シリーズの 1 命令は 10 ビット構成ですので、汎用 PROM ライタが使用できるように変換回路を内蔵しています。 1 命令を下位 5 ビットと上位 5 ビットに分割して、2 アドレスで書き込み / 読み出しを行うことで、汎用 PROM ライタを使用することができます。

HD4074889 の場合、16k ワードのPROM を内蔵していますので、32k バイトのアドレス (\$0000~\$7FFF) を指定してください。

PROM モード時のメモリマップを図 17.2 に示します。

表 17.3 ソケットアダプタ


製品名	パッケージ	ソケットアダプタの形名
HD4074889	FP-80A	HS4889ESH01H
	TFP-80C	HS4889ESN01H

FP-80A, TFP-80C	端子	湿	子 HN2	7C256, HN272
9	TEST		PP	1
45	R4 ₀ /SEG5	· -	D ₀	11
54	R6 ₁ /SEG14		0	
46	R4 ₁ /SEG6		D ₁	12
		Ţ	¹	12
53	R6 ₀ /SEG13			40
47	R4 ₂ /SEG7		02	13
52	R5 ₃ /SEG12			
48	R4 ₃ /SEG8		O ₃	15
51	R5 ₂ /SEG11			
49	R5 ₀ /SEG9	• -	04	16
50	R5 ₁ /SEG10			
17	D ₀ /INT ₀		A 0	10
41	R3 ₀ /SEG1		A 1	9
42	R3 ₁ /SEG2		A 2	8
43	R3 ₂ /SEG3		A 3	7
44	R3 ₃ /SEG4		A 4	6
19	D ₂		A 5	5
20	D ₃		A 6	4
21	D ₄	· ·	A 7	3
22	D ₅		A 8	25
23				24
24	D ₆	'	A 9	21
	D ₇	:	A 10	
25	D ₈	1	A 11	23
26	D ₉		A 12	2
27	D ₁₀		A 13	26
28	D ₁₁	. —	A 14	27
36	R1 ₃ /TOB	·	CE	20
38	R2 ₁ /SCK	Ī	DE	22
1	AV _{CC}	<u> </u>	Vcc	28
10	OSC ₁			
79	V ₁			
2	R7 ₀ /AN ₀			
3	R7 ₁ /AN ₁			
29	R0 ₀ /WU ₀			
16	V _{CC}			
8	AV _{ss}	G	ND	14
15	RESET		110	
14	X1			
12	GND			
	 	I		
34	R1 ₁ /EVND	【記号説明】	W- / EVE	
	(M ₀)		グラム電源	
35	R1 ₂ /BUZZ	O ₀ ~O ₄ : デー		
	(M ₁)	A ₀ ~A ₁₄ : アド OE : 出力	レスヘハ イネーブル	

HD4074889 のソケットアダプタの端子対応図を図 17.1 に示します。

【注】 1.O0~O4は2端子ずつ存在しますので、それぞれの対を短絡して使用してください。

2. PROMライタ側の未使用のデータ端子 $(O_5 \sim O_7)$ は、ソケット側で次のような端子処理をしてください。



3. Ag端子は、ソケット側で次のような端子処理をしてください。



4. 図中に記載されていない端子は、すべてオープンです。

図 17.1 HD4074889 のソケットアダプタの端子対応図

HD4074889の PROM モード時のメモリマップを図 17.2に示します。

HN27C256, HN27256アドレスマップ											HD	4074	8897	アドレ	スマ	ップ					
ビット アドレス	7 6 5 4 3 2 1 0 EYF 9 8 7 6 5 4 3 2 1					1	0														
\$0000)))	1	1	1	RO ₄	RO ₃	RO ₂	RO ₁	RO ₀)))	PO	RO ₈	RO ₇	P∩	RO ₅	P∩	RO ₃	RO ₂	RO ₄	RO
\$0001		1	1	1	RO ₉	RO ₈	RO ₇	RO ₆	RO ₅	\$0000		1009	108	κο ₇	106	105	KO ₄	ΝΟ3	NO ₂	NO ₁	I NC
\$001F		ペクタアドレスエリア (32パイト)								\$000F	ベクタアドレスエリア(16ワード)										
\$0020	П	\$0010																			
\$007F		, 5H	ロページサブルーチンエリア (128バイト)																		
\$0080	Π	110 4				2011, 4				\$0040	I			1º A	S. — I	17.	4.0001	-			
\$1FFF		ハタ	ーン	エリア	' (8,19	32/\1	۲)			\$0FFF			,	(ター	ンエリ)	4,096'	フード)		
\$2000		プログラムエリア(32,768バイト)								\$1000					·- , -		(40)	20.40	10.5		
\$7FFF		<i>)</i> ц	クフュ	ムエリ	J' (3	2,768,	//1 ٢	-)		\$3FFF				ノロク	フム	レリア	(16,3	384ワ-	- 1-)		
	上1	位3ビッ	ノトは	使用し	/ /ない	(111	を入∤	1る)													
バイト:8 ワード:1			(•															

O OLON

図 17.2 HD4074889の PROM モード時のメモリマップ

17.3 プログラミング

PROM モード時の書き込み、ベリファイなどのモード選択は、表 17.4 に示す設定で行います。

表 17.4 PROM モード時の書き込みモードの選択

モード	端子										
	CE	ŌĒ	O ₀ ~ O ₄	A ₀ ~ A ₁₄							
書き込み	L	Н	データ入力	アドレス入力							
ベリファイ	Н	L	データ出力	アドレス入力							
プログラミング禁止	Н	Н	ハイインピーダンス	アドレス入力							

【記号説明】

L:Low レベル

H: High レベル

なお、書き込み、読み出しは、標準 EPROM の HN27C256、HN27256 と同じ仕様となっています。

17.3.1 書き込み/ベリファイ

書き込み / ベリファイは、効率のよい高速プログラミング方式で行うことができます。この方式は、デバイスへの電圧ストレスを与えることなく、また書き込みデータの信頼性を損なうことなく、高速な書き込みを行うことができます。未使用のアドレス領域のデータは\$FFです。高速プログラミングの基本的なフローを図 17.3 に示します。また、プログラミング時の電気的特性を表 17.5、表 17.6 に、タイミングを図 17.4 に示します。

高速プログラミングフローチャートを図17.3に示します。




図 17.3 高速プログラミングフローチャート

DC 特性を表 17.5、AC 特性を表 17.6 に示します。

表 17.5 DC 特性

(特記なき場合は、 V_{∞} = 6.0V ± 0.25V, V_{PP} = 12.5V ± 0.3V, GND = 0V, T_a = 25 ± 5)

	項目	記号	測定条件	min	typ	max	単位
入力 High	$O_0 \sim O_4$	V _{IH}		2.2	-	V _{cc} + 0.3	V
レベル電圧	$A_0 \sim A_{14}, \overline{OE}, \overline{CE}$						
入力 Low	$O_0 \sim O_4$	$V_{\scriptscriptstyle \rm IL}$		-0.3	-	0.8	V
レベル電圧	$A_0 \sim A_{14}, \overline{OE}, \overline{CE}$						
出力 High	O ₀ ~ O ₄	V _{oh}	I _{OH} = -200 μ A	2.4	-	-	V
レベル電圧							
出力 Low	$O_0 \sim O_4$	V _{oL}	I _{OL} = 1.6mA	-	-	0.4	V
レベル電圧							
入力	$O_0 \sim O_4$	I _{IL}	V _{in} = 5.25V/0.5V	-	-	2	μΑ
リーク電流	$A_0 \sim A_{14}, \overline{OE}, \overline{CE}$						
V _{cc} 電流		I _{cc}		-	_	30	mA
V _₽ 電流		l _{pp}		-	_	40	mA

表 17.6 AC 特性


(特記なき場合は、 V_{∞} =6.0V±0.25V, V_{PP} =12.5V±0.3V, T_a =25 ±5)

項目	記号	測定条件	min	typ	max	単位
アドレスセットアップ時間	t _{AS}		2	-	_	μs
OE セットアップ時間	t _{oes}		2	_	_	μs
データセットアップ時間	t _{DS}	-	2	_	_	μs
アドレスホールド時間		1	0			μs
	t _{AH}	1				
データホールド時間	t _{DH}	-	2	-	-	μs
データ出力ディスエーブル時間	t _{DF}	図 17.4*	-	-	130	ns
V _p セットアップ時間	t _{VPS}		2	_	_	μs
プログラムパルス幅	t _{PW}		0.95	1.0	1.05	ms
オーバプログラム時の CE パルス幅	t _{opw}		2.85	1	78.75	ms
V _{cc} セットアップ時間	t _{vcs}		2	-	-	μs
データ出力遅延時間	t _{OE}		0	-	500	ns

【注】 * 入力パルスレベル: 0.8~2.2V

入力立ち上がり/立ち下がり時間 20ns

タイミング参照レベル **く** 入力: 1.0V、2.0V 出力: 0.8V、2.0V



PROM 書き込み / ベリファイタイミングを図 17.4 に示します。

図 17.4 PROM 書き込み / ベリファイタイミング

17.3.2 書き込み時の注意

(1)書き込みは規定された電圧、タイミングで行ってください。

PROM モード時のプログラム電圧 (V_P) は 12.5V です。

定格以上の電圧を加えると、製品の永久破壊に至りますので、注意してください。特に PROM ライタのオーバシュートなどには十分ご注意ください。

PROM ライタの HN27256、または HN27C256 のルネサス仕様またはインテル仕様にセットすると、 V_P は 12.5V になります。

- (2) PROM ライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一致していないと、過剰電流によって製品が破壊することがあります。書き込み前に正しく PROM ライタに装着されていることを必ず確認してください。
- (3)書き込み中はソケットアダプタおよび製品には触れないようにしてください。接触不良により書き込み不良となる場合があります。

17.3.3 書き込み後の信頼性

データ書き込み後、データ保持特性を向上させるために、150 の高温放置をしてスクリーニングを行うと大変有効です。高温放置は、スクリーニングの1つであり、PROMメモリセルの初期のデータ保持不良を短時間で除くことができます。

図 17.5 に推奨するスクリーニングフローを示します。




図 17.5 推奨スクリーニングフロー

17.4 ROM 発注時のお願い

実際に使用するROM データと、マスク描画するデータの領域が異なる製品があります。 発注用EPROM には、ROM データの「未使用」領域アドレスに必ず 1 を書き込んでくだ さい。これは、EPROM を使用して発注する場合と、データ伝送を使用して発注する場合 のどちらにも適用します。

該当製品の ROM データ構成図を図 17.6 に示します。




図 17.6 ROM データ構成図

18. RAM

第18章 目次

18.1	概要	<u>.</u>
	18.1.1	特長
	18.1.2	RAM メモリマップ
	18.1.3	レジ <mark>スタ構成31</mark> 0
18.2	各レジスタ、フラグ	の説明
	18.2.1	バンクレジスタ (V:\$03F) 311
18.3	使用上の注意	



18.1 概要

18.1.1 特長

RAM は、メモリレジスタ、液晶表示、データ、スタックの各エリアで構成されます。 各エリアの特長を以下に示します。

メモリレジスタエリア(\$040~\$04F)

16本のメモリレジスタ (MR0~MR15)で構成される16ディジットの領域です。 このエリアは、通常のRAMをアクセスする命令に加えて、レジスタ・レジスタ命令(LAMR、XMRA)を使用することができます。

液晶表示データエリア(\$050~\$06F)

デュアルポート RAM が実装された 32 ディジットの領域です。このエリアに書き 込まれたデータは、自動的に表示データとしてセグメント信号出力端子から出力 されます。液晶表示に使用しない領域は、データエリアとして使用できます。

データエリア(\$090~\$38F)

RAM アドレス $\$090 \sim \$38F$ の領域です。このうち $\$090 \sim \$25F$ の領域は2 バンク(464 ディジット $\times 2$) が割り付けられており、バンクレジスタ(V) によりバンクを切り換えて使用します。 $\$260 \sim \$38F$ の領域は、バンクレジスタの設定なしに使用できます。

スタックエリア(\$3C0~\$3FF)

サブルーチンコールおよび割り込み処理時に、プログラムカウンタ(PC)、ステータス(ST)、およびキャリ(CA)を退避する領域です。スタックエリアとして使用しない領域は、データエリアとして使用できます。

18.1.2 RAM メモリマップ

HD404889 シリーズの RAM メモリマップを図 18.1 に示します。




図 18.1 RAM メモリマップ

18.1.3 レジスタ構成


RAM を制御するレジスタ、フラグを表 18.1 に示します。

表 18.1 レジスタ構成

アドレス	名 称	略称	R/W	初期値
\$03F	バンクレジスタ	V	R/W	0

18.2 各レジスタ、フラグの説明

18.2.1 バンクレジスタ(V:\$03F)



リセット時に、バンクレジスタは---0 にイニシャライズされます。 Vの詳細は、「2.3.4(1) バンクレジスタ(V)」を参照してください。

18.3 使用上の注意

RAM を使用するとき、次の点に注意してください。

- (1) リセット時の RAM の内容は保証されません。
- (2) リセット時、V は---0 にイニシャライズ<mark>されま</mark>す。したがって、リセット直後はバン ク 0 が選択されています。



19. 使用例

第19章 目次

19.1	概要		315
19.2	システム仕様		316
19.3	液晶表示回路図		317
19.4	レジスタ仕様		318
19.5	フローチャート		321
	19.5.1	LCD 表示初期 <mark>值</mark> 設定	322
	19.5.2	スタートキーが押 <mark>されてから</mark> の処理	324
19.6	使用上の注意		327



19.1 概要

本章では、液晶表示回路や A/D コンバータを用いて、32kHz 発振を使用した「アラーム付きタイマ」の例を説明します。システム設計の際にご活用ください。

【注】 本章に掲載されているフローチャートを実際にご使用になる場合には、必ず動作確認の上ご使用くださいますようお願い致します。 また、本章に掲載されているフローチャートをアセンブラで記述したプログラム例に関しましては、弊社担当営業までご連絡ください。



19.2 システム仕様

(1)時間の設定方法はスイッチでデジタル/アナログ形式を選択可能とします。

デジタル形式の場合:タクトスイッチを用いて秒単位まで設定可能です。

アナログ形式の場合:可変抵抗を用いて分単位で設定可能です。

- (2) 設定時間の最大は60分とします。
- (3)表示には4桁の7セグメントLCDを用い、スタート後1秒ごとにP(パターン)命令を使って時間経過を表示します。
- (4)0秒になるとブザーを鳴らし表示を点滅した後に停止します。
- (5) 再スタートキーを押すと(2) から動作します。




図 19.1 システム構成例

19.3 液晶表示回路図




図 19.2 液晶表示回路図

19.4 レジスタ仕様

(1) ギア機能を使いメインシステムクロックを t_{cvc} = $f_{osc}/4$ $f_{osc}/32$ に変更

システムクロック選択レジスタ(SSR=\$004)

ビット名	SSR3	SSR2	SSR1	SSR0
ビット設定	-	-	-	1

ギアイネーブルフラグ (GEF = \$021)

ビット名	GEF	使用禁止	ICEF	ICSF
ビット設定	1		-	-

【注】 -:本機能設定では無効を示します

(2)ブザー機能の設定(ブザー出力クロック周波数を PERに設定)

ポートモードレジスタ2(PMR2=\$00A)

ビット名	PMR23	PMR22	PMR21	PMR20
ビット設定	-	1	-	-

ブザーモードレジスタ(BMR=\$02E)

ビット名	BMR3	BMR2	BMR1	BMR0
ビット設定	1*	1	0	0

【注】 * ブザーを出力する間のみ1に設定

- :本機能設定では無効を示します

(3)ポートの Pull-up MOS を設定

ミセラニアスレジスタ (MIS=\$005)

ビット名	MIS3	使用禁止	MIS1	MIS0
ビット設定	1		-	-

STOP モードでも各端子の状態を保持するため、外付け Pull-up 抵抗は不要です。

【注】 -:本機能設定では無効を示します

(4) モジュールスタンバイ機能を使い不要な周辺機能へのクロックを停止

モジュールスタンバイレジスタ1(MSR1=\$00D)

ビット名	使用禁止	MSR12	MSR11	MSR10
ビット設定		0	0	1

モジュールスタンバイレジスタ2(MSR2=\$00E)

ビット名	使用禁止	使用禁止	MSR21	MSR20
ビット設定			1*	1

【注】 * デジタル形式で時間を設定する場合、0に設定

(5) LCD 表示の設定

液晶表示制御レジスタ (LCR = \$02C)

ビット名	LCR3	LCR2	LCR1	LCR0
ビット設定	0	1	1	1

液晶表示モードレジスタ (LMR = \$02D): 1/3 デューティ駆動

ビット名	LMR3	LMR2	LMR1	LMR0
ビット設定	1	1	0	1

(6) A/D の設定

A/D モードレジスタ (AMR = \$028)

ビット名	AMR3	AMR2	AMR1	AMR0
ビット設定	0	1	0	0

(7) サブアクティブモード ストップモードへのダイレクト遷移の設定

ダイレクトオンレジスタ (DTON = \$020, 3)

ロースピードオンレジスタ (LSON = \$020, 0)

ビット名	DTON	ADSF	WDON	LSON
ビット設定	0	-	-	0

タイマモードレジスタA(TMA=\$00F)

ビット名	TMA3	TMA2	TMA1	TMA0
ビット設定	0	-	-	-

【注】 -:本機能設定では無効を示します

(8) ストップモード アクティブモードへのダイレクト遷移の設定

WU₀~WU₃割り込みマスクレジスタ (IMWU=\$000)

WU₀~WU₃割り込み要求フラグレジスタ (IFWU = \$000)

ビット名	IMWU	IFWU	RSP	IE
ビット設定	0	0	-	-

【注】 -:本機能設定では無効を示します

19.5 フローチャート




図 19.3 アラーム付きタイマのフローチャート

19.5.1 LCD 表示初期值設定

(1) デジタル形式入力

入力形式選択キーがデジタル形式に設定されている場合、セットキー(INT₀外部割り込み)とタイム入力キー(タイマD内部割り込み)を使ってアラーム付きタイマの初期値を 各桁ごとに設定します。

(a) INT₀外部割り込み

システム仕様

セットキーを押す($\overline{ ext{INT}}_0$ 外部割り込み)ごとに、入力桁の選択を右へシフトします。 機能仕様

INT₀外部割り込み発生ごとに、COMCNT(変数)をインクリメントし、0から4のトグル状態とします。




図 19.4 INT₀外部割り込み機能仕様(デジタル形式)

(b) タイマ D内部割り込み

システム仕様

タイム入力キーを押す毎に、LCD のある桁をインクリメントし、アラーム付きタイマの初期値を設定します。

機能仕様

- ・ 8ms 毎にタイマ D 割り込みを発生させ、タイム入力キーのレベルをサンプリング します。
- タイム入力キーがLow レベルの場合、スイッチが押されたと判断し、COMCNTが 示す桁を1インクリメントします。
- 約1秒(8ms×128)ごとに、COMCNTが示す桁を点滅します。

(2)アナログ形式入力

入力形式選択キーがアナログ形式に設定されている場合、セットキー(INT₀外部割り込み)、タイム入力キー(A/D内部割り込み)、タイマD内部割り込みを使ってアラーム付きタイマの初期値を分刻みで設定します。

(a) INT₀外部割り込み

システム仕様

セットキーを押す(INT₀外部割り込み)ごとに、アラーム付きタイマの初期値設定の 許可/禁止を行います。

機能仕様

・ \overline{INT}_0 外部割り込みが発生するごとに、SET(変数)を0と1のトグル状態にします。




図 19.5 INT₀外部割り込み機能仕様(アナログ形式)

(b) A/D 内部割り込み

システム仕様

アラーム付きタイマの初期値を分刻みでセットします。

機能仕様

・ 可変抵抗の出力電圧を A/D に入力し、 $1\sim60$ 分のデジタル値に変換して、この値を LCD に表示します。

(c)タイマD内部割り込み

システム仕様

アラーム付きタイマの初期値を設定している間、LCD全桁を点滅します。

機能仕様

・ 500ms ごとにタイマ D 割り込みを発生させ、LCD 全桁に点灯 / 消灯のトグル制御を行います。

19.5.2 スタートキーが押されてからの処理

(1) WU,外部割り込み

スタートキーが押されると \overline{WU}_1 外部割り込みが発生し、アラーム付きタイマの初期値 設定を禁止し、タイマ A 割り込みを許可した後ウォッチモードへ(LSON = 1、STOP 命令) 移行します(図 19.6 参照)。




図 19.6 WU₁外部割り込みフロー

(2) タイマ A 内部割り込み

タイマ A 割り込みは 128ms ごとに発生し、処理はサブアクティブモードで実行されます。 割り込みが 8 回入ると LCD を 1 秒デクリメントし、 P (パターン命令)を使い時間を表示します。

時間が0秒になるとブザーを鳴らし、タイマC割り込みを許可します(図19.7参照)。




図 19.7 タイマ A 内部割り込みフロー

(3) タイマ C 内部割り込み

タイマ C 割り込みは 500ms ごとに発生し、処理はサブアクティブモードで実行されます。 割り込みが 6 回入るとブザーを止め、ストップモードへダイレクト遷移します。

再スタートキーが押されるとアクティブモードへダイレクト遷移します(キーウェイクアップ機能)(図19.8参照)。




図 19.8 タイマ C 内部割り込みフロー

19.6 使用上の注意

タイム入力キーが押された直後は、チャタリング等でレベルが安定しません。例えば、図 19.9 のポイント B に示すレベル ' H 'のサンプリングをキャンセルする必要があります (ポイント C で再度、タイム入力キーが押されたと判断してしまいます)。

したがって、タイマ D の割り込み周期 (8ms) で、レベル 'L' を連続サンプリングした時点 (ポイント D) で、キーガ押されたことを確定する必要があります。




図 19.9 チャタリング・キャンセル例



20. 電気的特性

第20章 目次

20.1	絶対最大定格	3	331
20.2	電気的特性	3	332
	20.2.1	DC 特性 3	332
	20.2.2	内蔵周辺モジュールの特性3	335
	20.2.3	AC 特性3	337



20.1 絶対最大定格

HD404889 シリーズの絶対最大定格を表 20.1 に示します。

表 20.1 絶対最大定格

名 称	記号	規格値	単位	注記
電源電圧	V _{cc}	-0.3~+7.0	V	
プログラム電圧	V_{pp}	-0.3 ~ +14.0	V	1
端子電圧	V_{1T}	-0.3 ~ V _{cc} +0.3	V	
許容総入力電流(LSIへの流入)	I _o	100	mA	2
許容総出力電流(LSIからの流出)	- I ₀	50	mA	3
許容入力電流(LSIへの流入)	Io	4	mA	4、5
		30	mA	4、6
許容出力電流(L <mark>SI</mark> からの流出)	-I _o	4	mA	7、8
		20	mA	7、9
動作温度	T _{opr}	-20 ~ +75		
保存温度	T _{stg}	-5 ~ +125		

- 【注】 1. HD4074889のTEST(V→)端子に適用します。
 - 2. 許容総入力電流とは、同時に全入出力端子から GND へ流し込める電流の総和です。
 - 3. 許容総出力電流とは、V_{cc}から全人出力端子へ流し出せる電流の総和です。
 - 4. 許容入力電流とは、各入出力端子から GND へ流し込める電流の最大値です。
 - 5. D₀ ~ D₃、R0 ~ R8 に適用します。
 - 6. D₄ ~ D₁₁ に適用します。
 - 7. 許容出力電流とは、Vccから各入出力端子へ流し出せる電流の最大値です。
 - 8. D₄ ~ D₁₁、R0 ~ R8 に適用します。
 - 9. D₀ ~ D₃ に適用します。

絶対最大定格をこえてLSIを使用した場合、LSIの永久破壊となることがあります。また、通常動作では「電気的特性」の条件で使用することが望ましく、この条件をこえるとLSIの誤動作の原因になると共に、LSIの信頼性に悪影響を及ぼすことがあります。

20.2 電気的特性

20.2.1 DC 特性

HD404889 シリーズの DC 特性を表 20.2~表 20.4に示します。

表 20.2 DC 特性

特記なき場合は、HD404888、HD4048812、HD404889 : V_{CC} = 1.8V ~ 5.5V、GND = 0V、T_a = -20 ~ +75

		74889	: V _{cc}	= 2.0 ~ 5.5V	, GND=	JV、 I _a = - 2	J~+/5	
項目	記号	適用端子	測定条件		規格値	г	単位	注記
				min	typ	max		
入力 High	V _{IH}	RESET, SCK, SI,		0.90V _{CC}	-	V _{cc} +0.3	٧	
レベル電圧		$\overline{\text{INT}}_0$, INT_1 ,						
	1	$\overline{WU}_0 \sim \overline{WU}_3$,						
		EVNB, EVND						
		OSC ₁	外部クロック動作	V _{c c} -0.3	_	V _{cc} +0.3	V	
入力 Low	V _{IL}	RESET, SCK, SI,		-0.3	-	0.10V _{CC}	V	
レベル電圧		$\overline{\text{INT}}_0$, INT_1 ,						
		$\overline{WU}_0 \sim \overline{WU}_3$,	0					
		EVNB, EVND	0					
		OSC ₁	外部クロック動作	-0.3	-	0.3	V	
出力 High	V _{OH}	SCK, SO, BUZZ,	-I _{OH} = 0.3mA	V _{cc} -0.5	-	-	V	
レベル電圧		тов, тос		1				
出力 Low	V _{OL}	SCK, SO, BUZZ,	I _{OL} = 0.4mA	< _	-	0.4	V	
レベル電圧		тов, тос						
入出力リーク	I _{IL}	RESET, SCK, SI,	V _{in} = 0V ~ V _{CC}	-	-	1	μА	1
電流		ĪNT₀, INT₁,						
		$\overline{WU}_0 \sim \overline{WU}_3$,						
		EVNB, EVND,						
		OSC ₁ , TOB, TOC,						
		SO, BUZZ						
アクティブ	I _{CC1}	V _{cc}	V _{CC} = 5V,	-	3.0	5.0	mA	2、4
モード			f _{OSC} = 4MHz					
消費電流	I _{CC2}		V _{CC} = 3V,	-	0.4	1.0	mA	2
			f _{OSC} = 800kHz					

特記なき場合は、HD404888、HD4048812、HD404889 : V_{CC} = 1.8V ~ 5.5V、GND = 0V、 T_{a} = -20 ~ +75

	11040	74889	· Vcc	= 2.0V ~ 5.5	JV, GIND -	· ov、 i _a –	20 +1	
項目	記号	適用端子	測定条件		規格値	r	単位	注記
				min	typ	max		
スタンバイ	I _{SBY1}	V _{cc}	V _{CC} = 5V,	-	1.0	2.0	mA	3, 4
モード			f _{OSC} = 4MHz,					
消費電流			LCD 点灯					
	I _{SBY2}	V _{cc}	V _{CC} = 3V,	-	0.3	0.6	mA	3
			$f_{OSC} = 800kHz,$					
			LCD 点灯		•			
サブ	I _{SUB}	V _{CC} (HD404888,	V _{CC} = 3V,	-	35	60	μА	5, 6
アクティブ		HD4048812,	LCD 点灯,					
モード		HD404889)	32kHz 発振器使用					
消費電流		V _{CC} (HD407889)		-	70	120	μΑ	5, 6
ウォッチ	I _{WTC1}	V _{cc}	V _{CC} = 3V,	-	15	30	μА	5、6
モード		, 🛇	LCD 点灯,					
消費電流			32kHz 発振器使用		_			
	I _{WTC2}	V _{cc}	V _{CC} = 3V,	-	5	8	μА	6
			LCD 消灯,					
			32kHz 発振器使用					
ストップ	I _{STOP}	V _{cc}	V _{CC} = 3V,	-	-	5	μА	6
モード			32kHz 発振器なし	X				
消費電流								
ストップ	V _{STOP}	V _{cc}	32kHz 発振器なし	1.5	-	-	V	7
モード								
維持電圧								

【注】 1. 出力バッファに流れる電流を除きます。

2. MCU がリセット状態にあり、入出力電流が流れないときの電源電流です。

測定条件	MCU の状態	・リセット状態
	 端子の状態	・RESET, TEST:GND 電位

3. 内蔵タイマが動作し、かつ入出力電流が流れないときの電源電流です。

測定条件	MCU の状態	・入出力:リセット状態と同じ
		・スタンバイモード
		$\cdot f_{\text{cyc}} = f_{\text{OSC}}/4$
	端子の状態	・RESET:V _{cc} 電位
		・TEST:GND 電位
		・D _o ~D ₁₁ , R0~R8:V _{cc} 電位

- 4. 動作時およびスタンバイモード時の消費電流は f_{osc} に比例します。 したがって、 f_{osc} = xMHz のときの各電流値はおよそ次のように計算できます。 max 値(f_{osc} = xMHz) = x/4 × max 値(f_{osc} = 4MHz)
- 5. 液晶電源分割抵抗接続時に適用します。
- 6. 入出力電流が流れないときの電源電流です。

測定条件	端子の状態	・RESET:V _{cc} 電位
		・TEST:GND 電位
	. 0	・D _o ~D ₁₁ , R0~R8:V _{cc} 電位

7. RAM データ維持に必要な電圧です。

表 20.3 標準端子入出力特性

特記なき場合は、HD404888、HD4048812、HD404889 : V_{CC} = 1.8V ~ 5.5V、GND = 0V、 T_a = -20 ~ +75

HD4074889 : $V_{cc} = 2.0V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75$

項目	記号	適用端子	測定条件	規格値			単位	注記
				min	typ	max		
入力 High レベル電圧	V _{IH}	R0~ R8		0.7V _{cc}	-	V _{cc} +0.3	V	
入力 Low レベル電圧	V _{IL}	R0~ R8		-0.3	-	0.3V _{cc}	V	
出力 High レベル電圧	V _{OH}	R0~ R8	-I _{OH} = 0.3mA	V _{c.c} -0.5	i	-	V	
出力 Low レベル電圧	V _{oL}	R0~ R8	I _{OL} = 0.4mA	-		0.4	V	
入出力リーク電流		R0~ R8	V _{IN} = 0V ~ V _{CC}	_	_	1	μА	1
プルアップ MOS 電流	-I _{PU}	R0~ R8	$V_{CC} = 3V, V_{IN} = 0V$	10	50	150	μA	

【注】 1. 出力バッファに流れる電流を除きます。

表 20.4 大電流端子入出力特性

特記なき場合は、HD404888、HD4048812、HD404889 : V_{CC} = 1.8V ~ 5.5V、GND = 0V、 T_a = -20 ~ +75

HD4074889 : $V_{CC} = 2.0V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75$

HD4074	. v _{cc}	2.00 ~ 5.50	GIVD - 0	v, I _a – -20) ~ + / \			
項目	項目記号 適用端子		測定条件	規格値				注記
				min	typ	max		
入力 High レベル電圧	V _{IH}	D ₀ ~ D ₁₁		0.7V _{cc}	-	V _{cc} +0.3	V	
入力 Low レベル電圧	V _{IL}	D ₀ ~ D ₁₁		-0.3	-	0.3V _{cc}	V	
出力 High レベル電圧	V _{OH}	D ₄ ~ D ₁₁	-I _{OH} = 0.3mA	V _{cc} -0.5	_	-	V	
		D ₀ ~ D ₃	-I _{OH} = 10mA,	V _{cc} -2.0	-	-	V	
			V _{CC} = 4.5V ~ 5.5V					
出力 Low レベル電圧	V _{OL}	D ₀ ~ D ₃	I _{OL} = 0.4mA	-	_	0.4	V	
		D ₄ ~ D ₁₁	I _{OL} = 15mA,	-	-	2.0	V	
			V _{CC} = 4.5V ~ 5.5V					
入出力リーク電流	11,[D ₀ ~ D ₁₁	V _{IN} = 0V ~ V _{CC}	-	-	1	μΑ	1
プルアップ MOS 電流	-I _{PU}	D ₀ ~ D ₁₁	$V_{CC} = 3V, V_{IN} = 0V$	10	50	150	μΑ	

【注】 1. 出力バッファに流れる電流を除きます。

20.2.2 内蔵周辺モジュールの特性

HD404889 シリーズの内蔵周辺モジュールの電気的特性を表 20.5、表 20.6 に示します。

表 20.5 液晶表示回路特性

特記なき場合は、HD404888、HD4048812、HD404889 : V_{CC} = 1.8V ~ 5.5V、GND = 0V、 T_a = -20 ~ +75

項目	記号	適用端子	測定条件	規格値		単位	注記	
				min	typ	max		
セグメントドライバ	V _{DS}	SEG1 ~ SEG32	$I_d = 3 \mu A$	-	-	0.6	V	1
降下電圧			$V_1 = 2.7 \sim 5.5 V$					
コモンドライバ	V _{DC}	COM1 ~ COM4	$I_d = 3 \mu A$	-	-	0.3	V	1
降下電圧			V ₁ = 2.7 ~ 5.5V					
液晶表示電源分割抵抗	R _w		V₁-GND 間	50	300	900	k	
液晶表示電圧	V _{LCD}	V ₁		2.2	-	V _{cc}	V	2

- 【注】 1. 電源端子 V_1 、 V_2 、 V_3 、GND から各セグメント端子または、各コモン端子までの電圧降下です。
 - 2. V_{LCD} を内部電源により供給する場合は、 V_0 と V_1 を短絡してください。 V_{LCD} を外部電源により供給する場合は、 V_{CC} V_{LCD} 2.2V の関係を維持してください。この場合、 V_0 端子は V_{CC} に固定してください。

表 20.6 A/D コンバータ特性

特記なき場合は、HD404888、HD4048812、HD404889 : V_{CC} = 1.8V ~ 5.5V、GND = 0V、 T_a = -20 ~ +75

	11D4074009 . V _{CC} = 2.0V = 3.5V, GND = 0V, T _a = -2.						20 11	
項目	記号	適用端子	測定条件		規格値			注記
				min	typ	max		
アナログ電源電圧	AV _{cc}	AV _{cc}		V _{CC} -0.3	V _{cc}	V _{cc} +0.3	V	1
アナログ入力電圧	AV_{in}	AN ₀ ~ AN ₅		AV _{SS}	_	AV _{cc}	V	
AV _{cc} -AV _∞ 間電流	I _{AD}		$V_{cc} = AV_{cc} = 5.0V$	-		500	μА	
アナログ入力容量	CA _{in}	AN ₀ ~ AN ₅		-	15	-	pF	
分解能				-	8	_	ビット	
入力数				0	_	6	チャネル	
絶対精度			V _{CC} = AV _{CC} = 2.7 ~	-	-	± 2.0		
			5.5V					
			V _{cc} = AV _{cc} = 1.8 ~	-	-	± 3.0		2
			2.7V					
変換時間				65	_	125	t _{cyc}	
入力		AN ₀ ~ AN ₅		1	-	-	МΩ	
インピーダンス								

- 【注】 1. A/D コンバータを使用しない場合は、 V_{cc} 端子に接続してください。また、 AV_{cc} の設定 範囲は、1.8V AV_{cc} 5.5V です。
 - 2. 変換時間は 125t_{cyc}です。

20.2.3 AC 特性

HD404889 シリーズの AC 特性を表 20.7、表 20.8 に示します。

表 20.7 AC 特性

特記なき場合は、HD404888、HD4048812、HD404889 : V_{CC} = 1.8V ~ 5.5V、GND = 0V、 T_a = -20 ~ +75

ND4074009			. V _{CC} = 2.0V ~ 5.5V, GND = 0V, I				a20 ~ +75		
項目	記号	適用端子	測定条件	_	規格値		単位	注記	
				min	typ	max			
クロック発振	f _{osc}	OSC ₁ , OSC ₂	4 分周	0.4	-	4.5	MHz	1	
周波数		X1, X2		-	32.768	_	kHz		
インストラク	t _{cyc}		4 分周	0.89	-	10	μs		
ションサイクル	t _{subcyc}		32kHz 発振器使用、	-	244.14	-	μs		
タイム	•		8分周						
			32kHz 発振器使用、	-	122.07	-	μs		
			4 分周						
発振安定時間	t _{RC}	OSC ₁ , OSC ₂		-	-	7.5	ms	2	
(外部クロック									
入力、セラミッ									
ク発振子)			0/	•					
発振安定時間	t _{RC}	OSC ₁ , OSC ₂	V _{CC} =2.0V ~ 5.5V	-	-	30	ms	2、6	
(水晶発振子)		X1, X2	T _a = -10 ~ +60	-	-	2	s	2	
外部クロック	t _{CPH}	OSC ₁	f _{OSC} = 4MHz	105	-	-	ns	3	
High レベル幅				•					
外部クロック	t _{CPL}	OSC ₁	f _{OSC} = 4MHz	105	-	-	ns	3	
Low レベル幅									
外部クロック	t _{CPr}	OSC ₁	f _{OSC} = 4MHz	-	-	20	ns	3	
立ち上がり時間									
外部クロック	t _{CPf}	OSC ₁	f _{OSC} = 4MHz	-	-	20	ns	3	
立ち下がり時間									
$\overline{\text{INT}}_0 \sim \text{INT}_1$,	t _{IH}	$\overline{\text{INT}}_0 \sim \text{INT}_1$,		2	-	-	t _{cyc} /t _{subcy}	4	
EVNB, EVND,		EVNB, EVND,					С		
$\overline{WU}_0 \sim \overline{WU}_3$,		$\overline{WU}_0 \sim \overline{WU}_3$							
High レベル幅									

項目	記号	適用端子	測定条件	規格値			単位	注記
				min	typ	max		
$\overline{\text{INT}}_0 \sim \text{INT}_1$,	t _{IL}	$\overline{\text{INT}}_0 \sim \text{INT}_1$,		2	-	-	t _{cyc} /t _{subcy}	4
EVNB, EVND,		EVNB, EVND,					С	
$\overline{WU}_0 \sim \overline{WU}_3$,		$\overline{WU}_0 \sim \overline{WU}_3$						
Low レベル幅								
RESET	t _{RSTL}	RESET		2	-	-	t _{cyc}	5
Low レベル幅								
RESET	t _{RSTr}	RESET		-	-	20	ms	6
立ち上がり幅								
入力容量	C _{in}	TEST を除く	f = 1MHz, V _{in} = 0V	-	-	15	pF	
		全入力端子						
	• (TEST (HD404888,		-	-	15	pF	
		HD4048812,						
		HD404889)						
		TEST (HD4074889)		-	-	40	pF	

- 【注】 1. サブシステム発振器 32.768kHz 水晶発振)を使用する場合には、0.4MHz f_{osc} 1.0MHz および、1.6MHz f_{osc} 4.5MHz の範囲で使用してください。その際、システムクロック選択レジスタ(SSR)の SSR1 ビットの設定を、それぞれ0および1にしてください。
 - 2. 発振安定時間は、
 - (1) 電源投入時に V_{cc} が規格値 min に達して<mark>から</mark>発振が安定するまでの時間、
 - (2) ストップモード解除時に $\overline{\text{RESET}}$ 入力が Low レベルになってから発振が安定するまでの時間です。

パワーオン時には、発振器の発振が安定するのに必要な時間を確保するために、 $\overline{\text{RESET}}$ 入力を \mathbf{t}_{RC} 以上印加してください。発振安定時間は実装回路の定数、浮遊容量により異なるため、発振子メーカと十分ご相談の上、発振子を決定してください。また、システムクロック (OSC_1, OSC_2) については、使用する発振子の発振安定時間に合わせ、ミセラニアスレジスタ (MIS) の MIS1、MIS0 ビットを設定してください。

- 3. 図 20.1 参照
- 4. 図 20.2 参照
- 5. 図 20.3 参照
- 6. V_{cc} =2.0~5.5V です。




図 20.1 外部クロック入力波形




図20.2 割り込みタイミング




図 20.3 リセットタイミング

表 20.8 シリアルインタフェースタイミング特性

特記なき場合は、HD404888、HD4048812、HD404889 : $V_{\rm CC}$ = 1.8V ~ 5.5V、GND = 0V、 T_a = -20 ~ +75

HD4074889 : $V_{CC} = 2.0V \sim 5.5V$, GND = 0V, $T_a = -20 \sim +75$

転送クロック出力時

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
転送クロック	t _{Scyc}	SCK	図 20.5 の負荷	1	-	-	t _{cyc}	1
サイクルタイム								
転送クロック	t _{SCKH}	SCK	図 20.5 の負荷	0.4	-	-	t _{Scyc}	1
High レベル幅								
転送クロック	t _{SCKL}	SCK	図 20.5 の負荷	0.4	-	-	t _{Scyc}	1
Low レベル幅								
転送クロック	t _{SCKr}	SCK	図 20.5 の負荷	-	-	100	ns	1
立ち上がり時間								
転送クロック	t _{SCKf}	SCK	図 20.5 の負荷	_	-	100	ns	1
立ち下がり時間		` 🔎						
シリアル出力	t _{DSO}	so	図 20.5 の負荷	-	-	300	ns	1
データ遅延時間								
シリアル入力	t _{SSI}	SI	0	200	-	-	ns	1
データセットア			4//					
ップ時間								
シリアル入力	t _{HSI}	SI		200	-	-	ns	1
データホールド								
時間								

【注】 1. 図 20.4 参照。

転送クロック入力時

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
転送クロック	t _{Scyc}	SCK		1	-	-	t _{cyc}	1
サイクルタイム								
転送クロック	t _{SCKH}	SCK		0.4	-	-	t _{Scyc}	1
High レベル幅								
転送クロック	t _{SCKL}	SCK		0.4	-	-	t _{Scyc}	1
Low レベル幅								
転送クロック	t _{SCKr}	SCK		-	-	100	ns	1
立ち上がり時間								
転送クロック	t _{SCKf}	SCK		-	-	100	ns	1
立ち下がり時間	•							
シリアル出力	t _{DSO}	SO	図 20.5 の負荷	-	-	300	ns	1
データ遅延時間								
シリアル入力	t _{ssi}	SI		200	-	-	ns	1
データセットア								
ップ時間								
シリアル入力	t _{HSI}	SI	01	200	-	-	ns	1
データホールド			70					
時間								

【注】 1. 図 20.4 参照。




図 20.4 シリアルインタフェースタイミング




図 20.5 タイミング負荷回路

付録

付録 目次

A.	命令		345
	A.1	命令一覧	345
	A.2	オペレーションコードマップ	352
B.	内部 I/O レジスター覧	<u>5</u>	354
	B.1	アドレス一覧	354
	B.2	機能一覧	356
C.	ROM 発注手順		375
	C.1	ROM 書き換え品開発 <mark>の流れ(</mark> 発注手順)	375
	C.2	ROM 発注時の提出物と <mark>注意事項</mark>	376
D.	オプションリスト		377
E.	型名一覧		379
F.	外形寸法図		380



A. 命令

A.1 命令一覧

HMCS400 CPU は 101 の命令を持ち、これらの命令は次の 10 種類に分類されます。

- (1) イミディエイト命令
- (2) レジスタ・レジスタ命令
- (3) RAM アドレス命令
- (4) RAM・レジスタ命令
- (5)演算命令
- (6)比較命令
- (7) RAM ビット操作命令
- (8) ROM アドレス命令
- (9) 入出力命令
- (10) コントロール命令

各命令の機能について表 A.1 (1)~(10)に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

《オペレーションの記号》

r	
АВ	A から B へ転送
Α΄B	A と B の交換
X	論理否定(NOT)記号
1	High レベル
0	Low レベル
LSB	最下位ビット
MSB	最上位ビット
NZ	0 値以外(Not Zero)
NB	演算によるノーボロー(No Borrow)
OVF	加算によるオーバフロー(Overflow)
	論理積(AND)記号
	論理 <mark>和</mark> (OR)記号
≈	排他的論理和(Exclusive OR)
	不等号(Not equal)
≤	比較記号(Less or Equal)
i, m, p	16 進数 1 桁(\$0~\$F)を表します。
d	16 進数 3 桁(\$000~ <mark>\$3FF</mark>)を表します。
n	2進数2ビットを表します。
а	2進数6ビットを表します。
b	2進数8ビットを表します。
u	p と d を意味します。
y, x	0 または 1 を表します。

表 A.1(1) イミディエイト命令

Operation	Mnemonic	Operation Code							е			Function	Status	Words/ Cycles
Load A from Immediate	LAIi	1	0	0	0	1	1	i ₃	i ₂	i ₁	i _o	i A		1/1
Load B from Immediate	LBI i	1	0	0	0	0	0	i ₃	i ₂	i ₁	i _o	і В		1/1
Load Memory from	LMID i, d	0	1	1	0	1	0	i ₃	i ₂	i ₁	i _o	i M		2/2
Immediate		d_9	d_8	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_0			
Load Memory from	LMIIY i	1	0	1	0	0	1	i ₃	i ₂	i ₁	io	i M,	NZ	1/1
Immediate, Increment Y												Y+1 Y		

表 A.1(2) レジスタ・レジスタ命令

Operation	Mnemonic	Operation Code							е			Function	Status	Words/ Cycles
Load A from B	LAB	0	0	0	1	0	0	1	0	0	0	ВА		1/1
Load B from A	LBA	0	0	1	1	0	0	1	0	0	0	А В		1/1
Load A from W	LAW	0	1	0	0	0	0	0	0	0	0	W A		2 / 2*
		0	0	0	0	0	0	0	0	0	0			
Load A from Y	LAY	0	0	1	0	1	0	1	1	1	1	Y A		1/1
Load A from SPX	LASPX	0	0	0	1	1	0	1	0	0	0	SPX A		1/1
Load A from SPY	LASPY	0	0	0	1	0	1	1	0	0	0	SPY A		1/1
Load A from MR	LAMR m	1	0	0	1	1	1	m ₃	m ₂	m ₁	m _o	MR(m) A		1/1
Exchange MR and A	XMRA m	1	0	1	1	1	1	m ₃	m ₂	m ₁	m _o	MR(m) 'A		1/1

表 A.1 (3) RAM アドレス命令

20,01 (0) 10,000	1 2 7 7 7 7	_	_									I		
Operation	Mnemonic			- (Ope	ratio	on (Code	е			Function	Status	Words/
														Cycles
Load W from Immediate	LWI i	0	0	1	1	1	1	0	0	i ₁	i _o	i W		1/1
Load X from Immediate	LXI i	1	0	0	0	1	0	i ₃	i_2	i ₁	i _o	i X		1/1
Load Y from Immediate	LYI i	1	0	0	0	0	1	i ₃	i ₂	i ₁	i _o	i Y		1/1
Load W from A	LWA	0	1	0	0	0	1	0	0	0	0	A W		2/2*
		0	0	0	0	0	0	0	0	0	0			
Load X from A	LXA	0	0	1	1	1	0	1	0	0	0	A X		1/1
Load Y from A	LYA	0	0	1	1	0	1	1	0	0	0	A Y		1/1
Increment Y	IY	0	0	0	1	0	1	1	1	0	0	Y+1 Y	NZ	1/1
Decrement Y	DY	0	0	1	1	0	1	1	1	1	1	Y–1 Y	NB	1/1
Add A to Y	AYY	0	0	0	1	0	1	0	1	0	0	Y+A Y	OVF	1/1
Subtract A from Y	SYY	0	0	1	1	0	1	0	1	0	0	Y–A Y	NB	1/1
Exchange X and SPX	XSPX	0	0	0	0	0	0	0	0	0	1	X'SPX		1/1
Exchange Y and SPY	XSPY	0	0	0	0	0	0	0	0	1	0	Y'SPY		1/1
Exchange X and SPX,	XSPXY	0	0	0	0	0	0	0	0	1	1	X´SPX,		1/1
Y and SPY												Y'SPY		

【注】 * LAW、LWA 命令は2ワード目にオペランド(\$000)が必要ですが、アセンブラで自動 発生するために記述する必要はありません。

表 A.1 (4) RAM・レジスタ命令

Operation	Mnemonic	Operation Code Function St	atus Words/
			Cycles
Load A from Memory	LAM	0 0 1 0 0 1 0 0 0 0 M A	1/1
	LAMX	0 0 1 0 0 1 0 0 0 1 M A, X´SPX	
	LAMY	0 0 1 0 0 1 0 0 1 0 M A, Y'SPY	
	LAMXY	0 0 1 0 0 1 0 0 1 1 M A, X´SPX,	
		Y´SPY	
Load A from Memory	LAMD d	0 1 1 0 0 1 0 0 0 0 M A	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Load B from Memory	LBM	0 0 0 1 0 0 0 0 0 0 M B	1/1
	LBMX	0 0 0 1 0 0 0 0 0 1 M B, X´SPX	
	LBMY	0 0 0 1 0 0 0 0 1 0 M B, Y´SPY	
	LBMXY	0 0 0 1 0 0 0 0 1 1 M B, X´SPX,	
		Y´SPY	
Load Memory from A	LMA	0 0 1 0 0 1 0 1 0 0 A M	1/1
	LMAX	0 0 1 0 0 1 0 1 0 1 A M, X´SPX	
	LMAY	0 0 1 0 0 1 0 1 1 0 A M, Y'SPY	
	LMAXY	0 0 1 0 0 1 0 1 1 1 A M, X'SPX,	
		Y´SPY	
Load Memory from A	LMAD d	0 1 1 0 0 1 0 1 0 0 A M	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Load Memory from A,	LMAIY	0 0 0 1 0 1 0 0 0 0 A M, Y+1 Y	NZ 1/1
Increment Y	LMAIYX	0 0 0 1 0 1 0 0 0 1 A M, Y+1 Y	
•	4	X'SPX	
Load Memory from A,	LMADY	0 0 1 1 0 1 0 0 0 0 A M, Y–1 Y	NB 1/1
Decrement Y	LMADYX	0 0 1 1 0 1 0 0 0 1 A M, Y-1 Y	
		X'SPX	
Exchange Memory and	XMA	0 0 1 0 0 0 0 0 0 M'A	1/1
A	XMAX	0 0 1 0 0 0 0 0 1 M´A, X´SPX	
	XMAY	0 0 1 0 0 0 0 1 0 M'A, Y'SPY	
	XMAXY	0 0 1 0 0 0 0 0 1 1 M'A, X'SPX,	
		Y´SPY	
Exchange Memory and	XMAD d	0 1 1 0 0 0 0 0 0 0 M≈A	2/2
Α		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Exchange Memory and	XMB	0 0 1 1 0 0 0 0 0 0 M'B	1/1
В	XMBX	0 0 1 1 0 0 0 0 0 1 M'B, X'SPX	
	XMBY	0 0 1 1 0 0 0 0 1 0 M'B, Y'SPY	
	XMBXY	0 0 1 1 0 0 0 0 1 1 M'B, X'SPX,	
		Y'SPY	

表 A.1(5) 演算命令

Operation	Mnemonic			C	Dpe	ratic	on C	Cod	е			Function	Status	Words/ Cycles
Add Immediate to A	Al i	1	0	1	0	0	0	i ₃	i ₂	i ₁	i _o	A+i A	OVF	1/1
Increment B	IB	0	0	0	1	0	0	1	1	0	0	B+1 B	NZ	1/1
Decrement B	DB	0	0	1	1	0	0	1	1	1	1	B–1 B	NB	1/1
Decimal Adjust for Addition	DAA	0	0	1	0	1	0	0	1	1	0			1/1
Decimal Adjust for Subtraction	DAS	0	0	1	0	1	0	1	0	1	0			1/1
Negate A	NEGA	0	0	0	1	1	0	0	0	0	0	Ā+1 A		1/1
Complement B	COMB	0	1	0	 1	0	 0		0	0	0	В в		1/1
Rotate Right A with Carry	ROTR	0	0		 0	 1			0	0	0			1/1
Rotate Left A with Carry	ROTL	0	0	1	0	1	0	0	0	0	1			1/1
Set Carry	SEC	0	0	1	 1	 1	 0	 1	1	1	 1	1 CA		1/1
Reset Carry	REC	0	0	1	<u> </u>	<u> </u>	0	 1	1	0	0	0 CA		1/1
Test Carry	TC	0	0	0	1	1	0	1	1	1	1		CA	1/1
Add A to Memory	AM	0	0	0	0	0	0	1	0	0	0	M+A A	OVF	1/1
Add A to Memory	AMD d	0	1	0	0	0	0	1	0	0	0	M+A A	OVF	2/2
		d ₉	d ₈	d ₇	d_6	d_5	d_4	d_3	d_2	d ₁	d_0			
Add A to Memory with Carry	AMC	0	0	0	0	0	1	1	0	0	0	M+A+ CA A OVF CA	OVF	1/1
Add A to Memory with Carry	AMCD d	0 d ₉	1 d ₈	0 d ₇	-	-	1 d ₄	1 d ₃	-	0 d ₁	-	M+A+ CA A OVF CA	OVF	2/2
Subtract A from Memory with Carry	SMC	0	0	1	0	0	1	1	0	0	0	M-A-CA A NB CA	NB	1/1
Subtract A from Memory with Carry	SMCD d	0 d ₉	1 d ₈	1 d ₇	•	_	1 d ₄		-	-	0 d ₀	_	NB	2/2
OR A and B	OR	0	1	0	1	0	0	0	1	0	0	АВА		1/1
AND Memory with A	ANM	0	0	1	0	0	1	1	1	0	0	А М А	NZ	1/1
AND Memory with A	ANMD d	0 d ₉	1 d ₈	1 d ₇	0 d ₆	0 d ₅	1 d₄	1 d ₃	1 d ₂	0 d₁	0 d ₀		NZ	2/2
OR Memory with A	ORM	0	0	0	0	0	0	1	1	0	0	АМА	NZ	1/1
OR Memory with A	ORMD d	0 d _o	1 d _o	0 d ₋	0 d	0 d ₅	0	1	1	0	0 d ₀	A M A	NZ	2/2
EOR Memory with A	EORM	0	0	0		0	1	1	1	0		A≈M A	NZ	1/1
EOR Memory with A	EORMD d	0	1	0	0 d ₆	0	1	1	1	0	0	A≈M A	NZ	2/2

表 A.1(6) 比較命令

Operation	Mnemonic			C	Ope	ratic	on C	Cod	е			F	unction	Status	Words/ Cycles
Immediate Not Equal to Memory	INEM i	0	0	0	0	1	0	i ₃	i ₂	i ₁	i _o	i	М	NZ	1/1
Immediate Not Equal to	INEMD i, d	0	1	0	0	1	0	i ₃	i ₂	i ₁	i _o	i	М	NZ	2/2
Memory		d_9	d_8	d_7	d_6	d_5	$d_{\!\scriptscriptstyle 4}$	d_3	d_2	d_1	d_0				
A Not Equal to Memory	ANEM	0	0	0	0	0	0	0	1	0	0	Α	М	NZ	1/1
A Not Equal to Memory	ANEMD d	0	1	0	0	0	0	0	1	0	0	Α	М	NZ	2/2
		d ₉	d_8	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_0				
B Not Equal to Memory	BNEM	0	0	0	1	0	0	0	1	0	0	В	М	NZ	1/1
Y Not Equal to Immediate	YNEI i	0	0	0	1	1	1	i ₃	i ₂	i ₁	i _o	Υ	i	NZ	1/1
Immediate Less than or Equal	ILEM i	0	0	0	0	1	1		i ₂	i ₁	i _o	i	М	NB	1/1
to Memory															
Immediate Less than or Equal	ILEMD i, d	0	1	0	0	1	1	i ₃	i ₂	i₁	i _o	i	М	NB	2/2
to Memory		d_9	d_8	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_0				
A Less than or Equal to	ALEM	0	0	0	0	0	1	0	1	0	0	Α	М	NB	1/1
Memory															
A Less than or Equal to	ALEMD d	0	1	0	0	0	1	0	1	0	0	Α	М	NB	2/2
Memory		d_9	d_8	d_7	d_6	d_5	d_4	d_3	d_2	d_1	d_0				
B Less than or Equal to	BLEM	0	0	1	1	0	0	0	1	0	0	В	М	NB	1/1
Memory															
A Less than or Equal to	ALEI i	1	0	1	0	1	1	i ₃	i ₂	i ₁	i _o	Α	i	NB	1/1
Immediate															

表 A.1 (7) RAM ビット操作命令

Operation	Mnemonic	Operation Code Function Status	Words/
Operation	Willemonic	Tanction Status	Cycles
Set Memory Bit	SEM n	0 0 1 0 0 0 0 1 n ₁ n ₀ 1 M(n)	1/1
Set Memory Bit	SEMD n, d	0 1 1 0 0 0 0 1 n ₁ n ₀ 1 M(n)	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Reset Memory Bit	REM n	0 0 1 0 0 0 1 0 n ₁ n ₀ 0 M(n)	1/1
Reset Memory Bit	REMD n, d	0 1 1 0 0 0 1 0 n ₁ n ₀ 0 M(n)	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$	
Test Memory Bit	TM n	0 0 1 0 0 0 1 1 n ₁ n ₀ M(n)	1/1
Test Memory Bit	TMD n, d	0 1 1 0 0 0 1 1 n ₁ n ₀ M(n)	2/2
		$d_9 d_8 d_7 d_6 d_5 d_4 d_3 d_2 d_1 d_0$	

表 A.1 (8) ROM アドレス命令

Operation	Mnemonic	Operation Code Function	Status	Words/
				Cycles
Branch on Status 1	BR b	1 1 b ₇ b ₆ b ₅ b ₄ b ₃ b ₂ b ₁ b ₀	1	1/1
Long Branch on Status 1	BRL u	0 1 0 1 1 1 p ₃ p ₂ p ₁ p ₀	1	2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$		
Long Jump Unconditionally	JMPL u	0 1 0 1 0 1 p ₃ p ₂ p ₁ p ₀		2/2
		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$		
Subroutine Jump on Status 1	CAL a	0 1 1 1 a ₅ a ₄ a ₃ a ₂ a ₁ a ₀	1	1/2
Long Subroutine Jump on	CALL u	0 1 0 1 1 0 p ₃ p ₂ p ₁ p ₀	1	2/2
Status 1		$d_9 \ d_8 \ d_7 \ d_6 \ d_5 \ d_4 \ d_3 \ d_2 \ d_1 \ d_0$		
Table Branch	TBR p	0 0 1 0 1 1 p ₃ p ₂ p ₁ p ₀		1/1
Return from Subroutine	RTN	0 0 0 0 0 1 0 0 0 0		1/3
Return from Interrupt	RTNI	0 0 0 0 0 1 0 0 0 1 1 IE,	ST	1/3
		CA回復		

表 A.1(9) 入出力命令

Operation	Mnemonic	Operation Code			F	unction	Status	Words/							
															Cycles
Set Discrete I/O Latch	SED	0	0	1	1	1	0	0	1	0	0	1	D(Y)		1/1
Set Discrete I/O Latch Direct	SEDD m	1	0	1	1	1	0	m	3 m	₂ m	, m	1	D(m)		1/1
Reset Discrete I/O Latch	RED	0	0	0	1	1	0	0	1	0	0	0	D(Y)		1/1
Reset Discrete I/O Latch	REDD m	1	0	0	1	1	0	m	₃ m	₂ m	, m	0	D(m)		1/1
Direct			2												
Test Discrete I/O Latch	TD	0	0	1	1	1	0	0	0	0	0			D(Y)	1/1
Test Discrete I/O Latch	TDD m	1	0	1	0	1	0	m	₃ m ₂	₂ m	, m			D(m)	1/1
Direct					L	J									
Load A from R-Port Register	LAR m	1	0	0	1	0	1	m	₃ m	₂ m	, m	R	(m) A		1/1
Load B from R-Port Register	LBR m	1	0	0	1	0	0	m	₃ m	m	, m	R	(m) B		1/1
Load R-Port Register from A	LRA m	1	0	1	1	0	1	m	_s m	, m	₁ m _c	Α	R(m)		1/1
Load R-Port Register from B	LRB m	1	0	1	1	0	0	m	₃ m	, m	, m	В	R(m)		1/1
Pattern Generation	Рр	0	1	1	0	1	1	p ₃	₃ p ₂	p	₁ p ₀				1/2

表 A.1 (10) コントロール命令

Operation	Mnemonic	Operation Code					Function	Status	Words/ Cycles					
No Operation	NOP	0	0	0	0	0	0	0	0	0	0			1/1
Start Serial	STS	0	1	0	1	0	0	1	0	0	0			1/1
Stand-by Mode/Watch Mode*	SBY	0	1	0	1	0	0	1	1	0	0			1/1
Stop Mode/Watch Mode	STOP	0	1	0	1	0	0	1	1	0	1			1/1

【注】 * サブアクティブモードからの遷移時のみ

A.2 オペレーションコードマップ

表 A.2 オペコードマップ (1/2)

│	R8								()							
R9	H/L	0	1	2	3	4	5	6	7	8	9	Α	В	С	D	E	F
	0	NOP	XSPX	XSPY	XSPXY	ANEM				AM				ORM			
	1	RTN	RTNI			ALEM				AMC				EORM			
	2								INEM	i(4)							
	3								INEM	i(4)							
	4			1(XY)		BNEM				LAB				IB			
	5		AIY(X)			AYY				LASPY				IY			
		NEGA				RED				LASPX							TC
0	7																
	8	,			SEM n(2)					REM	n(2)			TM	n(2)		
	9		LAM	I(XY)			LMA			SMC				ANM			
	A B	ROIR	ROTL					DAA	TBR	n(4)		DAS					LAY
	С		XMF	B(XY)		BLEM			TEIX	LBA							рв
	D	LMA	DY(X)	(,,,)		SYY				LYA							DY
	Е	TD			_	SED				LXA				REC			SEC
	F		LWI i(:	2)			<u></u>										
	0					4			LBI	i(4)							
	1								LYI	i(4)							
	2	LXI i(4)															
	3	LAI i(4)															
	4	LBR m(4)															
	5	LAR m(4)															
	6	REDD m(4)															
1	7	LAMR m(4)															
	9								Al								
	9 A								LMIIY TDD								
	В								ALEI								
	С								LRB								
	D								LRA								
	Е								SEDD								
	F								XMRA								
		1ワー 2サイ	·ド/ 「クル命	÷		1ワー 3サイ	·ド / ′ クル命			RAM アド	Mダイレ レス命 フード /	令	クル)			2ワード 2サイク	・ / / ル命令




表 A.2 オペコードマップ (2/2)

B. 内部 I/O レジスター覧

B.1 アドレス一覧

ス 見 RAM アドレス	エリア名		ビッ	卜名		機能
		ビット3	ビット2	ビット1	ビット0	
\$000	割り込み制御	IMWU	IFWU	RSP	IE	割り込み
\$001	ビットエリア	IM1	IF1	IMO	IF0	
\$002		IMTB	IFTB	IMTA	IFTA	
\$003		IMAD	IFAD	IMTC	IFTC	
\$004	特殊レジスタ	SSR3	SSR2	SSR1	SSR0	システム
\$005	エリア	MIS3		MIS1	MIS0	コントロール
\$006				ESR1	ESR0	割り込み
\$007						使用禁止
\$008	·().			PMR01	PMR00	1/0 ポート
\$009		PMR13	PMR12	PMR11	PMR10	
\$00A		PMR23	PMR22	PMR21	PMR20	
\$00B	` 🔨	PMR33	PMR32	PMR31	PMR30	
\$00C		PMR43	PMR42	PMR41	PMR40	
\$00D	•	MSR13	MSR12	MSR11	MSR10	タイマB~D
\$00E				MSR21	MSR20	A/D、シリアル
\$00F		TMA33	TMA2	TMA1	TMA0	タイマA
\$010		TMB13	TMB12	TMB11	TMB10	タイマB
\$011			TMB22	TMB21	TMB20	
\$012		TRBL3/	TRBL2/	TRBL1/	TRBL0/	
		TWBL3	TWBL2	TWBL1	TWBL0	
\$013		TRBU3/	TRBU2/	TRBU1/	TRBU0/	
		TWBU3	TWBU2	TWBU1	TWBU0	
\$014		TMC13	TMC12	TMC11	TMC10	タイマC
\$015			TMC22	TMC21	TMC20	
\$016		TRCL3/	TRCL2/	TRCL1/	TRCL0/	
		TWCL3	TWCL2	TWCL1	TWCL0	
\$017		TRCU3/	TRCU2/	TRCU1/	TRCU0/	
		TWCU3	TWCU2	TWCU1	TWCU0	
\$018		TMD13	TMD12	TMD11	TMD10	タイマD
\$019			TMD22	TMD21	TMD20	
\$01A		TRDL3/	TRDL2/	TRDL1/	TRDL0/	
		TWDL3	TWDL2	TWDL1	TWDL0	
\$01B		TRDU3/	TRDU2/	TRDU1/	TRDU0/	
		TWDU3	TWDU2	TWDU1	TWDU0	

RAM アドレス	エリア名		ビッ	卜名		機能
		ビット3	ビット2	ビット1	ビット0	
\$01C	特殊レジスタ					使用禁止
\$01D	エリア					
\$01E						
\$01F						
\$020	レジスタフラグ	DTON	ADSF	WDON	LSON	割り込み、システ
\$021	エリア	GEF		ICEF	ICSF	ムコントロール、
\$022		IMTD	IFTD			A/D コンバータ
\$023		IMS	IFS			
\$024	特殊レジスタ	SMR13	SMR12	SMR11	SMR10	シリアル
\$025	エリア		SMR22	SMR21		インタフェース
\$026		SRL3	SRL2	SRL1	SRL0	
\$027		SRU3	SRU2	SRU1	SRU0	
\$028		AMR3	AMR2	AMR1	AMR0	A/D コンバータ
\$029						
\$02A	`	ADRL3	ADRL2	ADRL1	ADRL0	
\$02B		ADRU3	ADRU2	ADRU1	ADRU0	
\$02C		LCR3	LCR2	LCR1	LCR0	液晶表示回路
\$02D		LMR3	LMR2	LMR1	LMR0	
\$02E		BMR3	BMR2	BMR1	BMR0	ブザー
\$02F						使用禁止
\$030		DCD03	DCD02	DCD01	DCD00	1/0 ポート
\$031		DCD13	DCD12	DCD11	DCD10	(Dポート)
\$032		DCD23	DCD22	DCD21	DCD20	
\$033						使用禁止
\$034		DCR03	DCR02	DCR01	DCR00	1/0 ポート
\$035		DCR13	DCR12	DCR11	DCR10	(Rポート)
\$036		DCR23	DCR22	DCR21	DCR20	
\$037		DCR33	DCR32	DCR31	DCR30	
\$038		DCR43	DCR42	DCR41	DCR40	
\$039		DCR53	DCR52	DCR51	DCR50	
\$03A		DCR63	DCR62	DCR61	DCR60	
\$03B		DCR73	DCR72	DCR71	DCR70	
\$03C				DCR81	DCR80	
\$03D						使用禁止
\$03E						
\$03F					V0	RAM

B.2 機能一覧

\$004 システムクロック選択レジスタ SSR:システムコントロール



\$005 ミセラニアスレジスタ MIS:システムコントロール

 ビット:
 3
 2
 1
 0

 MIS3
 MIS1
 MIS0

 初期値:
 0
 0
 0

R/W: <u>W</u> - <u>W</u> W

割り込みフレーム周期および発振安定時間設定

MIS1	MIS0	割り込みフレーム 周期 T (ms)	発振安定時間 t _{RC} (ms)	発振回路条件
0	0	0.24414	0.12207 (0.24414) *	外部クロック入力
	1	3.90625	7.8125	セラミック発振子
1	0	3.90625	31.25	水晶発振子
	1	ſ	-	

プルアップMOS制御

0	プ <mark>ルア</mark> ップMOSはすべてオフ
1	プルアップMOSアクティブ

【注】*()内はダイレクト遷移時の値です。


\$006 エッジ検出選択レジスタ ESR:割り込み

ビット: 3 2 1 0 - - ESR1 ESR0

INT₁端子検出エッジ選択


ESR1	ESR0	INT ₁ 端子検出エッジ
0	0	検出しない
	1	立ち下がリエッジ検出
1	0	立ち上がりエッジ検出
	1	立ち下がり / 立ち上がり両エッジ検出

\$008 ポートモードレジスタ 0 PMR0: I/O ポート



INT₁入力


\$009 ポートモードレジスタ1 PMR1:I/O ポート



\$00A ポートモードレジスタ2 PMR2: I/O ポート




\$00B ポートモードレジスタ3 PMR3: I/O ポート



*: Don't care

\$00C ポートモードレジスタ4 PMR4: I/O ポート




【注】* セグメント出力端子として使用する場合、当該端子の

ポートデータレジスタ (PDR) に0を書き込んでください。

SEG13~16出力端子*

\$00D モジュールスタンバイレジスタ1 MSR1:タイマB~D



\$00E モジュールスタンバイレジスタ 2 MSR2: A/D、シリアルインタフェース



\$00F タイマモードレジスタ A TMRA:タイマ A

ビット:

2 3 0 TMA3 TMA2 TMA1 TMA0 0 初期値: 0 0 0 R/W : W W


タイマAクロック選択

		/ / /253/	-			
TMA3	TMA2	TMA1	TMA0	プリスケーラ	入力クロック周期	モード
0	0	0	0	PSS	2048 t _{cyc}	フリー
			1	PSS	1024 t _{cyc}	
		1	0	PSS	512 t _{cyc}	シー
			1	PSS	128 t _{cyc}	ランニングタイマモー
	1	0	0	PSS	32 t _{cyc}	グタ
			1	PSS	8 t _{cyc}	イマ
		1	0	PSS	4 t _{cyc}	È
			1	PSS	2 t _{cyc}	۴
1	0	0	0	PSW	32 t _{Wcyc}	時計
			1	PSW	16 t _{Wcyc}	用用
		1	0	PSW	8 t _{Wcyc}	7
			1	PSW	2 t _{Wcyc}	ムベ
	1	0	0	<u>-</u>	1 / 2 t _{Wcyc}	時計用タイムベー スモー
			1	4	使用禁止	E
		1	任意	CX	PSW、TCAクリア	۴

\$010 タイマモードレジスタ B1 TMB1:タイマ B

ビット:

初期値: R/W :



タイマBクロック選択

, , , _	. –	~-3/ \	
TMB12	TMB11	TMB10	入力クロックソース
0	0	0	2048 t _{cyc}
		1	512 t _{cyc}
	1	0	128 t _{cyc}
		1	32 t _{cyc}
1	0	0	8 t _{cyc}
		1	4 t _{cyc}
	1	0	2 t _{cyc}
		1	EVNB (外部イベント入力端子)

タイマB機能選択

0	フリーランニングタイマ
1	リロードタイマ

【注】* タイマBに外部イベント入力を設定する場合、PMR2のPMR20ビットを1に設定してください。

\$011 タイマモードレジスタ B2 TMB2:タイマ B

 ビット:
 3
 2
 1
 0

 TMB22
 TMB21
 TMB20

 初期値:
 0
 0
 0

 R/W :
 W
 W
 W

EVNB端子検出エッジ選択

TMB21	TMB20	EVNB端子検出エッジ
0	0	検出しない
	1	立ち下がリエッジ検出
1	0	立ち上がりエッジ検出
	1	立ち下がり / 立ち上がり両エッジ検出

タイマB出力波形

0	トグル出力
1	PWM出力

\$012、\$013 タイマライトレジスタ BL、U TWBL、TWBU: タイマ B

ビット: 3 2 1 0
TWBU3 TWBU2 TWBU1 TWBU0

 TWBU
 TWBU3 | TWBU2 | TWBU1 | TWBU0 |

 初期値:
 不定
 不定
 不定
 不定

R/W : W W W

ビット:3210TWBLTWBL3TWBL2TWBL1TWBL0

初期値: 0 0 0 0 0 R/W: W W W

\$012、\$013 タイマリードレジスタBL、U TRBL、TRBU:タイマB

ビット: 3 0

TRBU TRBU3 TRBU2 TRBU1 TRBU0 初期值: 不定 不定 不定 不定

> R/W : R R R R

ビット: 3

2 0 TRBL3 TRBL2 TRBL1 TRBL0 **TRBL**

初期値: 不定 不定 不定 不定

R/W : R R R R

\$014 タイマモードレジスタ C1 TMC1:タイマ C

ビット: 2 0 TMC13 TMC12 TMC11 TMC10

0 0 0 0 初期値: W W R/W: W W


タイマCクロック選択

ライマしクロック医が									
TMC12	TMC11	TMC10	入力クロックソース						
0	0	0	2048 t _{cyc}						
		1	512 t _{cyc}						
	1	0	128 t _{cyc}						
		1	32 t _{cyc}						
1	0	0	8 t _{cyc}						
		1	4 t _{cyc}						
	1	0	2 t _{cyc}						
		1	タイマBオーバフロー						

タイマC機能選択

0	フリーランニングタイマ
1	リロードタイマ

\$015 タイマモードレジスタ C2 TMC2:タイマ C



\$016、\$017 タイマライトレジスタ CL、U TWCL、TWCU:タイマ C

ビット: 3 TWCU TWCU3 TWCU2 TWCU1 TWCU0 不定 不定 不定 不定 初期值: R/W: W W W W ビット: 3 2 0 TWCL3 TWCL0 **TWCL** TWCL2 TWCL1 初期值: 0 0 0 0 R/W: W W W W

\$016、\$017 タイマリードレジスタ CL、U TRCL、TRCU:タイマ C

1 ビット: 3 2 0 TRCU3 TRCU2 TRCU1 TRCU0 TRCU 初期値: 不定 不定 不定 不定 R/W: R R R R 3 2 1 0 ビット: TRCL3 TRCL2 TRCL1 TRCL0 **TRCL** 不定 不定 不定 不定 初期値:

 初期値:
 不定
 不定
 不定

 R/W :
 R
 R
 R

\$018 タイマモードレジスタ D1 TMD1:タイマ D

ビット:

初期値: R/W :

	3	2	1	0
	TMD13	TMD12	TMD11	TMD10
٠	0	0	0	0
	W	W	W	W

タイマDクロック選択

		. — • .	
TMD12	TMD11	TMD10	入力クロックソース
0	0	0	2048 t _{cyc}
		1	512 t _{cyc}
	1	0	128 t _{cyc}
		1	32 t _{cyc}
1	0	0	8 t _{cyc}
		1	4 t _{cyc}
	1	0	2 t _{cyc}
		1	EVND(外部イベント入力端子)

タイマD機能選択

0	フリーランニングタイマ
1	リロードタイマ

【注】 タイマDに外部イベント入力を設定する場合、PMR2のPMR21ビットを1に設定してください。

\$019 タイマモードレジスタ D2 TMD2:タイマ D

ビット: 3 2 1 0 - TMD22 TMD21 TMD20

初期値: - 0 0 0 0 R/W: - W W W

EVND端子検出エッジ選択

TMD21	TMD20	EVND端子検出エッジ
0	0	検出しない
	1	立ち下がリエッジ検出
1	0	立ち上がりエッジ検出
	1	立ち下がり / 立ち上がり両エッジ検出

, インプットキャプチャ設定

0	フリーランニング / リロードタイマ
1	インプットキャプチャタイマ
_	
	· ()
	70
	C'x
	•


\$024 シリアルモードレジスタ1 SMR1:シリアルインタフェース

2 ビット: 3 1 0 SMR13 SMR12 SMR11 SMR10 0 初期值: 0 R/W: W W W W

転送クロック選択

T4~ /	粒送グロック選択									
SMR13	SMR12	SMR11	SMR10	SCK端子	転送 クロックソース	転送クロック (PSS分周比 ÷ 2または4)	転送 クロック周期			
0	0	0	0	出力	PSS	(_{PER} / 2048)÷2	4096 t _{cyc}			
			1	出力	PSS	(_{PER} / 512)÷2	1024 t _{cyc}			
		1	0	出力	PSS	(_{PER} / 128)÷2	256 t _{cyc}			
			1	出力	PSS	(_{PER} / 32)÷2	64 t _{cyc}			
	1	0	0	出力	PSS	(_{PER} / 8)÷2	16 t _{cyc}			
			1	出力	PSS	(_{PER} / 2)÷2	4 t _{cyc}			
		1	0	出力	システムクロック	PER	$t_{\rm cyc}$			
			1	入力	外部クロック	-	-			
1	0	0	0	出力	PSS	(_{PER} / 2048)÷4	8192 t _{cyc}			
			1	出力	PSS	(_{PER} / 512)÷4	2048 t _{cyc}			
		1	0	出力	PSS	(_{PER} / 128)÷4	512 t _{cyc}			
			1	出力	PSS	(_{PER} / 32)÷4	128 t _{cyc}			
	1	0	0	出力	PSS	(_{PER} / 8)÷4	32 t _{cyc}			
			1	出力	PSS	(_{PER} / 2)÷4	8 t _{cyc}			
		1	0	出力	システムクロック	PER	t _{cyc}			
			1	入力	外部クロック	-	-			

\$025 シリアルモードレジスタ2 SMR2:シリアルインタフェース



\$026、\$027 シリアルデータレジスタL、U SRL、SRU:シリアルインタフェース



\$028 A/D モードレジスタ AMR: A/D コンバータ




アナログ入力チャネル選択

AMDO	AMDO	AMD4) +1 T L + 11
AMR3	AMR2	AMR1	入力チャネル
0	0	任意	非選択
	1	0	AN ₀
		1	AN ₁
1	0	0	AN ₂
		1	AN ₃
	1	0	AN ₄
		1	AN ₅

\$02A、\$02B A/D データレジスタ L、U ADRL、ADRU: A/D コンバータ



\$02C 液晶表示制御レジスタ LCR:液晶表示回路



\$02D 液晶表示モードレジスタ LMR:液晶表示回路



オフ

1

クロック選択

LMR3	LMR2	液晶表示回路用クロック
0	0	CL0 = 32.768 kHz × Duty / 128
	1	CL1 = 32.768 kHz × Duty / 256
1	0	CL2 = PER × Duty / 256
	1	TMA3=0のときCL3= _{PER} × Duty / 2048
		TMA3 = 1のときCL3 = 32.768 kHz × Duty / 512

				フレーム周期							
デューティ	LMR3	LMR2		f _{OSC} = 40	OkHz 時	f _{osc} = 800kHz 時		f _{OSC} = 2.0MHz 時		f _{OSC} = 4.0MHz 時	
				4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周
スタティック	0	0	CL0	256Hz							
		1	CL1		128Hz						
	1	0	CL2	390.6Hz	390.6Hz 48.8Hz 781.3Hz 97.7Hz 1953Hz 244.1Hz 3906Hz 488.3Hz						
		1	CL3*	48.8Hz	6.1Hz	97.7Hz	12.2Hz	244.1Hz	30.5Hz	488.3Hz	61.0Hz
				64Hz							

				フレーム周期							
デューティ	LMR3	LMR2		f _{OSC} = 40	f _{OSC} = 400kHz 時		f _{osc} = 800kHz 時		f _{OSC} = 2.0MHz 時		0MHz 時
	\wedge			4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周
1/2	0	0	CL0	128Hz							
		1	CL1		64Hz						
	1	0	CL2	195.3Hz	195.3Hz 24.4Hz 390.6Hz 48.8Hz 976.6Hz 122.1Hz 1953Hz 24					244.1Hz	
		1	CL3*	24.4Hz	3.1Hz	48.8Hz	6.1Hz	122.1Hz	15.3Hz	244.1Hz	30.5Hz
				32Hz							

				フレーム周期								
デューティ	LMR3	LMR2		f _{OSC} = 40	f _{osc} = 400kHz 時		f _{OSC} = 400kHz 時 f _{OSC} = 800kHz 時		f _{osc} = 2.0MHz 時		f _{OSC} = 4.0MHz 時	
				4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	
1/3	0	0	CL0		8 <u>5.3</u> Hz							
		1	CL1				42.7	7Hz				
	1	0	CL2	130.1Hz	16.3Hz	260.2Hz	32.5Hz	650Hz	81.3Hz	1301Hz	162.6Hz	
		1	CL3*	16.3Hz	16.3Hz 2.0Hz 32.5Hz 4.1Hz 81.3Hz 10.2Hz 162.6Hz 20.3Hz							
				21.3Hz								

				フレーム周期							
デューティ	LMR3	LMR2		f _{osc} = 400kHz 時		z 時		f _{osc} = 2.0MHz 時		f _{osc} = 4.0MHz 時	
				4 分周	32 分周	4 分周	32 分周	4 分周	32 分周	4 分周	32 分周
1/4	0	0	CL0	64Hz							
		1	CL1		32Hz						
	1	0	CL2	97.7Hz	97.7Hz 12.2Hz 195.3Hz 24.4Hz 488.3Hz 61.0Hz 976.6Hz 122.1Hz					122.1Hz	
		1	CL3*	12.2Hz 1.5Hz 24.4Hz 3.1Hz 61.0Hz 7.6Hz 122.1Hz 15.3Hz						15.3Hz	
				16Hz							

\$02E ブザーモードレジスタ BMR:ブザー出力回路

ビット:

BMR3 BMR2 BMR1 BMR0 初期値: 0 0 0 R/W : W W W

2

3

BUZZ端子出力制御

0

0

W

BMR2	BMR1	BMR0	BUZZ端子出力					
0	0	任意	タイマBオーバーフローの2分周					
	1		タイマCオーバーフローの2分周					
1	0	0	PERクロック					
		1	1/2 _{PER} クロック					
	1	0	1/3 _{PER} クロック					
		1	1/4 _{PER} クロック					

クロック出力制御(BMR2=1の場合有効、ビット操作命令)

0	停止 (Lowレベル)
1	出力
	01
	4/,
	40
	CX
	€

C. ROM 発注手順

C.1 ROM 書き換え品開発の流れ(発注手順)

マイコン応用システムプログラムの開発終了後、ROM データ(2 組以上)、注文仕様書、オプションリストおよびマーク仕様を一緒に提出していただきます。これにより、弊社では図 C.1 の流れ図に沿って ROM 書き換え品の開発を行います。

表 C.1 に ROM 発注時に必要な提出物を示します。なお、詳細については、弊社担当営業へお問い合わせください。




図 C.1 ROM 書き換え品開発の流れ

表 C.1 ROM 発注時に必要な提出物

発注媒体	EPROM または ZTAT®マイコン
提出物	ROM データ
	注文仕様書
	オプションリスト*1
	マーク仕様例*2

【注】 *1 製品シリーズにより必要ないものがあります。また、内容も異なります。

*2 特別仕様の場合には、提出してください。

C.2 ROM 発注時の提出物と注意事項

提出していただくROM データは、次の注意事項にしたがって、EPROM またはZTAT® マイコンで提出してください。なお、EPROM またはZTAT®マイコン以外の媒体(フロッピーディスク等)では対応できませんのでご注意ください。

- (1) EPROMにROMデータを書き込む際は、事前にデータを充分消去し、中途半端なレベルが出力されないことを確認してから使用してください。
- (2) 発注用 EPROM において、ROM データの未使用 (NOT USED) 領域またはリザーブ 領域には、必ず'FF'を書き込んでください。
- (3) <u>4 ビットマイコン</u>では、実際に使用する ROM データと、マスクに描画するデータの 領域が異なる製品があります。その場合、未使用(NOT USED)領域またはリザーブ 領域には必ず'FF'を書き込んでください。
- (4) <u>4 ビットマイコン</u>を発注される場合は、EPROM に書き込まれるデータの<u>上位 3 ビットはすべて"1"としてください。</u>他のデータが書き込まれていると、ルネサス テクノロジより提出する確認用 EPROM とのベリファイチェックで、エラーとなることがあります。
- (5)提出していただく EPROM には遮光ラベルを貼り、御社の品番等を記入してください。 また、上位ビット、下位ビットを別々に分けるなど、内容の異なった EPROM が複数 個ある場合には、その内容が識別できるように表示してください。
- (6) EPROM に書き込みを行った後は、静電気による素子の破壊、紫外線や放射線による書き込みデータの損失を招かないようにするとともに、運搬の際は導伝性のシートに梱包するなど取り扱いに充分注意してください(アルミ箔、発泡スチロール等は不可)。なお、これらによるデータの読み取りエラーに備え、同一内容の EPROM を 2 組以上提出してください。

D. オプションリスト

HD404888、HD4048812、HD404889のオプションリスト 選択する仕様に対し 内にチェック (、×、√)をつけてください。

			• •		
発注年月日		年	月	日	
貴社名					
所属					
御芳名					
ROM コード名					
LSI型名(ルネサス テクノロジ	記入)				

(1) ROM サイズ

HD404888	8K ワード
HD4048812	12K ワード
HD404889	16K ワード

(2)機能オプション

*	32kHz CPU 動作あり、時計用 <mark>タイム</mark> ベースあり
*	32kHz CPU 動作なし、時計用タイムベースあり
	32kHz CPU 動作なし、時計用タイムベースなし

【注】 *部のオプション選択時には、サブシステム発振器(X1-X2)の「水晶発振子」が必要となります。

(3) ROM コードデータ構成

EPROM 搭載形マイコン(ZTAT®マイコンを含む)は、下位上位混合タイプを指定してください。

下位上位混合タイプ

データの下位 5 ビット (L)、上位 5 ビット (U) を混合して LULULU..の順に一つの EPROM に書き込んだもの。

下位上位分離タイプ

データの下位 5 ビット (L)、上位 5 ビット (U) をそれぞれ別々の EPROM に書き込んだもの。

(4)システム発振器(OSC1 - OSC2)

セラミック発振子	f =	MHz
水晶発振子	f =	MHz
外部クロック	f =	MHz

次頁につづく

(5) サブシステム発振器 (X1 - X2)

使用しない	-
水晶発振子	f = 32.768kHz

(6) ストップモード

(-)	
有(使用)	
無(未使用)	

(7) パッケージ

•	,	
	FP-80A	
	TFP-80C	





E. 型名一覧

表 E.1 HD404889 シリーズ型名一覧

区分	製品型名	マーク型名	パッケージ(パッケージコード)						
マスク ROM 版	HD404888	HD404888H	80ピンFP (FP-80A)						
		HD404888TE	80 ピン TFP (TFP-80C)						
	HD4048812	HD4048812H	80ピンFP (FP-80A)						
		HD4048812TE	80 ピン TFP (TFP-80C)						
	HD404889	HD404889H	80ピンFP (FP-80A)						
		HD404889TE	80 ピン TFP (TFP-80C)						
ZTAT [®] 版	HD4074889	HD4074889H	80ピンFP (FP-80A)						
		HD4074889TE	80 ピン TFP (TFP-80C)						

F. 外形寸法図







HD404889シリーズ ハードウェアマニュアル

発行年月1996年11月第1版2003年8月29日Rev.3.00

発 行 株式会社ルネサス テクノロジ 営業企画統括部 〒100-0004 東京都千代田区大手町 2-6-2

編 集 株式会社ルネサス小平セミコン 技術ドキュメント部

RENESAS

営業お問合せ窓口	- (-:	http://www.renesas.com

ル	ネサス販売本	社	〒100-0005	千代田区丸の内1-8-2 (第二鉄鋼ビル)	(03) 3215-8600
京	浜 支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	東京支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
札	幌 支	店	〒060-0002	札幌市中央区北二条西4-1 (札幌三井ビル5F)	(011) 210-8717
東	北 支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
しし	わ き 支	店	〒970-8026	いわき市平小太郎町4-9 (損保ジャパンいわき第二ビル3F)	(0246) 22-3222
茨	城 支	社	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	潟 支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本 支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部営業本	部	〒460-0008	名古屋市中区栄3-13-20 (栄センタービル4F)	(052) 261-3000
浜	松 支	店	〒430-7710	浜松市板屋町111-2(浜松アクトタワー10F)	(053) 451-2131
西	部営業本	部	〒541-0044	大阪市中央区伏見町4-1-1 (大阪明治生命館ランドアクシスタワー10F)	(06) 6233-9500
北	陸 支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
中	国 支	社	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
松	山 支 取 支	店	〒790-0003	松山市三番町4-4-6 (GEエジソンビル松山2号館3F)	(089) 933-9595
鳥	取 支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695
鹿	児 島 支	店	〒890-0053	鹿児島市中央町12-2 (明治生命西鹿児島ビル2F)	(099) 256-9021

技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:カスタマサポートセンタ E-Mail: csc@renesas.com

HD404889 シリーズ ハードウェアマニュアル