

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

お客様各位

資料中の「日立製作所」、「日立XX」等名称の株式会社ルネサス テクノロジへの変更について

2003年4月1日を以って三菱電機株式会社及び株式会社日立製作所のマイコン、ロジック、アナログ、ディスクリート半導体、及びDRAMを除くメモリ(フラッシュメモリ・SRAM等)を含む半導体事業は株式会社ルネサス テクノロジに承継されました。従いまして、本資料中には「日立製作所」、「株式会社日立製作所」、「日立半導体」、「日立XX」といった表記が残っておりますが、これらの表記は全て「株式会社ルネサス テクノロジ」に変更されておりますのでご理解の程お願い致します。尚、会社商標・ロゴ・コーポレートステートメント以外の内容については一切変更しておりませんので資料としての内容更新ではありません。

ルネサステクノロジ ホームページ (<http://www.renesas.com>)

2003年4月1日

株式会社ルネサス テクノロジ
カスタマサポート部

ご注意

安全設計に関するお願い

- 弊社は品質、信頼性の向上に努めていますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

- 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
- 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。
- 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
- 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
- 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。

H8/3947 シリーズ

ハードウェアマニュアル
ルネサスシングルチップマイクロコンピュータ

H8/3945	HD6433945
H8/3946	HD6433946
H8/3947	HD6473947
	HD6433947

ご注意

1. 本書に記載の製品及び技術のうち「外国為替及び外国貿易法」に基づき安全保障貿易管理関連貨物・技術に該当するものを輸出する場合、または国外に持ち出す場合は日本国政府の許可が必要です。
2. 本書に記載された情報の使用に際して、弊社もしくは第三者の特許権、著作権、商標権、その他の知的所有権等の権利に対する保証または実施権の許諾を行うものではありません。また本書に記載された情報を使用した事により第三者の知的所有権等の権利に関わる問題が生じた場合、弊社はその責を負いませんので予めご了承ください。
3. 製品及び製品仕様は予告無く変更する場合がありますので、最終的な設計、ご購入、ご使用に際しましては、事前に最新の製品規格または仕様書をお求めになりご確認ください。
4. 弊社は品質・信頼性の向上に努めておりますが、宇宙、航空、原子力、燃焼制御、運輸、交通、各種安全装置、ライフサポート関連の医療機器等のように、特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある用途にご使用をお考えのお客様は、事前に弊社営業担当迄ご相談をお願い致します。
保証値を越えてご使用された場合の故障及び事故につきましては、弊社はその責を負いません。
また保証値内のご使用であっても半導体製品について通常予測される故障発生率、故障モードをご考慮の上、弊社製品の動作が原因でご使用機器が人身事故、火災事故、その他の拡大損害を生じないようにフェールセーフ等のシステム上の対策を講じて頂きますようお願い致します。
5. 設計に際しては、特に最大定格、動作電源電圧範囲、放熱特性、実装条件及びその他諸条件につきましては、弊社保証範囲内でご使用いただきますようお願い致します。
6. 本製品は耐放射線設計をしておりません。
7. 本書の一部または全部を弊社の文書による承認なしに転載または複製することを堅くお断り致します。
8. 本書をはじめ弊社半導体についてのお問い合わせ、ご相談は弊社営業担当迄お願い致します。

はじめに

H8/300Lシリーズは、高速H8/300L CPUを核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータです。

H8/300L CPUは、H8/300CPUと互換性のある命令体系を備えています。

H8/3947シリーズは、システム構成に必要な周辺機能として、I²Cバスインターフェース、8種類のタイマ、8ビットPWM、シリアルコミュニケーションインターフェース、A/D変換器を内蔵しています。I²Cバスインターフェースによって機器内通信を行うシステムの組み込み用マイコンとして活用できます。

本マニュアルは、H8/3947シリーズのハードウェアについて記載しています。命令の詳細については、「H8/300Lシリーズ プログラミングマニュアル」をあわせてご覧ください。

目 次

第 1 章 概要

1. 1	概要	1 - 1
1. 2	内部ブロック図	1 - 5
1. 3	端子説明	1 - 6
1. 3. 1	ピン配置	1 - 6
1. 3. 2	端子機能	1 - 7

第 2 章 C P U

2. 1	概要	2 - 1
2. 1. 1	特長	2 - 1
2. 1. 2	アドレス空間	2 - 2
2. 1. 3	レジスタ構成	2 - 2
2. 2	各レジスタの説明	2 - 3
2. 2. 1	汎用レジスタ	2 - 3
2. 2. 2	コントロールレジスタ	2 - 3
2. 2. 3	C P U 内部レジスタの初期値	2 - 5
2. 3	データ構成	2 - 5
2. 3. 1	汎用レジスタのデータ構成	2 - 6
2. 3. 2	メモリ上でのデータ構成	2 - 7
2. 4	アドレッシングモード	2 - 8
2. 4. 1	アドレッシングモード	2 - 8
2. 4. 2	実効アドレスの計算方法	2 - 10
2. 5	命令セット	2 - 14
2. 5. 1	データ転送命令	2 - 16
2. 5. 2	算術演算命令	2 - 18
2. 5. 3	論理演算命令	2 - 19
2. 5. 4	シフト命令	2 - 19
2. 5. 5	ビット操作命令	2 - 21
2. 5. 6	分岐命令	2 - 26
2. 5. 7	システム制御命令	2 - 28
2. 5. 8	ブロック転送命令	2 - 29
2. 6	基本動作タイミング	2 - 30
2. 6. 1	内蔵メモリ (R A M、R O M)	2 - 30
2. 6. 2	内蔵周辺モジュール	2 - 30
2. 7	C P U の状態	2 - 32
2. 7. 1	概要	2 - 32

2.7.2	プログラム実行状態	2-33
2.7.3	プログラム停止状態	2-33
2.7.4	例外処理状態	2-33
2.8	メモリマップ	2-34
2.9	使用上の注意事項	2-37
2.9.1	データアクセスに関する注意事項	2-37
2.9.2	ビット操作命令使用上の注意事項	2-39
2.9.3	E E P M O V 命令使用上の注意事項	2-45

第3章 例外処理

3.1	概要	3-1
3.2	リセット	3-1
3.2.1	概要	3-1
3.2.2	リセットシーケンス	3-1
3.2.3	リセット直後の割り込み	3-3
3.3	割り込み	3-3
3.3.1	概要	3-3
3.3.2	各レジスタの説明	3-5
3.3.3	外部割り込み	3-15
3.3.4	内部割り込み	3-16
3.3.5	割り込み動作	3-16
3.3.6	割り込み応答時間	3-21
3.4	使用上の注意事項	3-22
3.4.1	スタック領域に関する使用上の注意事項	3-22
3.4.2	ポートモードレジスタを書き換える際の注意事項	3-23

第4章 クロック発振器

4.1	概要	4-1
4.1.1	ブロック図	4-1
4.1.2	システムクロックとサブクロック	4-1
4.2	システムクロック発振器	4-2
4.3	サブクロック発振器	4-5
4.4	プリスケーラ	4-6
4.5	発振子に関する注意事項	4-6

第5章 低消費電力モード

5.1	概要	5-1
5.1.1	システムコントロールレジスタ	5-4
5.2	スリープモード	5-8
5.2.1	スリープモードへの遷移	5-8

5.2.2	スリープモードの解除	5-8
5.3	スタンバイモード	5-9
5.3.1	スタンバイモードへの遷移	5-9
5.3.2	スタンバイモードの解除	5-9
5.3.3	スタンバイモード解除後の発振安定時間の設定	5-10
5.4	ウォッチモード	5-11
5.4.1	ウォッチモードへの遷移	5-11
5.4.2	ウォッチモードの解除	5-11
5.4.3	ウォッチモード解除後の発振安定時間の設定	5-11
5.5	サブスリープモード	5-12
5.5.1	サブスリープモードへの遷移	5-12
5.5.2	サブスリープモードの解除	5-12
5.6	サブアクティブモード	5-13
5.6.1	サブアクティブモードへの遷移	5-13
5.6.2	サブアクティブモードの解除	5-13
5.6.3	サブアクティブモードの動作周波数について	5-13
5.7	アクティブ（中速）モード	5-14
5.7.1	アクティブ（中速）モードへの遷移	5-14
5.7.2	アクティブ（中速）モードの解除	5-14
5.7.3	アクティブ（中速）モードの動作周波数について	5-14
5.8	直接遷移	5-15

第6章 ROM

6.1	概要	6-1
6.1.1	ブロック図	6-1
6.2	PROMモード	6-2
6.2.1	PROMモードの設定	6-2
6.2.2	ソケットアダプタの端子対応とメモリマップ	6-2
6.3	プログラミング	6-5
6.3.1	書き込みとペリファイ	6-6
6.3.2	書き込み時の注意	6-9
6.4	書き込み後の信頼性	6-10

第7章 RAM

7.1	概要	7-1
7.1.1	ブロック図	7-1

第8章 I/Oポート

8.1	概要	8-1
8.2	ポート1	8-3
8.2.1	概要	8-3
8.2.2	レジスタの構成と説明	8-3
8.2.3	端子機能	8-8
8.2.4	端子状態	8-10
8.2.5	入力プルアップMOS	8-10
8.3	ポート2	8-11
8.3.1	概要	8-11
8.3.2	レジスタの構成と説明	8-11
8.3.3	端子機能	8-15
8.3.4	端子状態	8-16
8.4	ポート3	8-17
8.4.1	概要	8-17
8.4.2	レジスタの構成と説明	8-17
8.4.3	端子機能	8-19
8.4.4	端子状態	8-20
8.5	ポート4	8-21
8.5.1	概要	8-21
8.5.2	レジスタの構成と説明	8-21
8.5.3	端子機能	8-23
8.5.4	端子状態	8-24
8.6	ポート5	8-25
8.6.1	概要	8-25
8.6.2	レジスタの構成と説明	8-25
8.6.3	端子機能	8-27
8.6.4	端子状態	8-28
8.6.5	入力プルアップMOS	8-28
8.7	ポート6	8-29
8.7.1	概要	8-29
8.7.2	レジスタの構成と説明	8-29
8.7.3	端子機能	8-31
8.7.4	端子状態	8-31
8.7.5	入力プルアップMOS	8-31
8.8	ポート7	8-32
8.8.1	概要	8-32
8.8.2	レジスタの構成と説明	8-32
8.8.3	端子機能	8-34
8.8.4	端子状態	8-34

8.8.5	入力プルアップMOS	8-34
8.9	ポート8	8-35
8.9.1	概要	8-35
8.9.2	レジスタの構成と説明	8-35
8.9.3	端子機能	8-37
8.9.4	端子状態	8-37
8.10	ポート9	8-38
8.10.1	概要	8-38
8.10.2	レジスタの構成と説明	8-38
8.10.3	端子機能	8-40
8.10.4	端子状態	8-41
8.11	ポートA	8-42
8.11.1	概要	8-42
8.11.2	レジスタの構成と説明	8-42
8.11.3	端子機能	8-44
8.11.4	端子状態	8-44
8.12	ポートB	8-45
8.12.1	概要	8-45
8.12.2	レジスタの構成と説明	8-45
8.12.3	端子機能	8-46
8.12.4	端子状態	8-46
8.13	ポートC	8-47
8.13.1	概要	8-47
8.13.2	レジスタの構成と説明	8-47
8.13.3	端子機能	8-48
8.13.4	端子状態	8-48

第9章 タイマ

9.1	概要	9-1
9.2	タイマA	9-3
9.2.1	概要	9-3
9.2.2	各レジスタの説明	9-5
9.2.3	動作説明	9-7
9.2.4	タイマAの動作モード	9-8
9.3	タイマB1	9-9
9.3.1	概要	9-9
9.3.2	各レジスタの説明	9-10
9.3.3	動作説明	9-13
9.3.4	タイマB1の動作モード	9-14

9. 4	タイマB 2	9 - 15
9. 4. 1	概要	9 - 15
9. 4. 2	各レジスタの説明	9 - 16
9. 4. 3	動作説明	9 - 19
9. 4. 4	タイマB 2 の動作モード	9 - 20
9. 5	タイマB 3	9 - 21
9. 5. 1	概要	9 - 21
9. 5. 2	各レジスタの説明	9 - 22
9. 5. 3	動作説明	9 - 25
9. 5. 4	タイマB 3 の動作モード	9 - 26
9. 6	タイマC	9 - 27
9. 6. 1	概要	9 - 27
9. 6. 2	各レジスタの説明	9 - 30
9. 6. 3	動作説明	9 - 33
9. 6. 4	タイマC の動作モード	9 - 34
9. 7	タイマF	9 - 35
9. 7. 1	概要	9 - 35
9. 7. 2	各レジスタの説明	9 - 38
9. 7. 3	C P Uとのインターフェース	9 - 45
9. 7. 4	動作説明	9 - 47
9. 7. 5	使用上の注意事項	9 - 49
9. 8	タイマG	9 - 51
9. 8. 1	概要	9 - 51
9. 8. 2	各レジスタの説明	9 - 53
9. 8. 3	ノイズ除去回路	9 - 57
9. 8. 4	動作説明	9 - 58
9. 8. 5	タイマG の使用例	9 - 62
9. 8. 6	使用上の注意事項	9 - 63
9. 9	タイマH	9 - 67
9. 9. 1	概要	9 - 67
9. 9. 2	各レジスタの説明	9 - 70
9. 9. 3	動作説明	9 - 75
9. 9. 4	割り込み要因	9 - 79
9. 9. 5	タイマH の使用例	9 - 79
9. 9. 6	使用上の注意事項	9 - 80

———— 第10章 シリアルコミュニケーションインターフェース ————

10. 1	概要	10 - 1
10. 2	S C I 3	10 - 2
10. 2. 1	概要	10 - 2

10.2.2	各レジスタの説明	10- 5
10.2.3	動作概要	10- 22
10.2.4	調歩同期式モード時の動作説明	10- 26
10.2.5	クロック同期式モード時の動作説明	10- 35
10.2.6	マルチプロセッサ通信機能	10- 42
10.2.7	割り込み要因	10- 47
10.2.8	使用上の注意事項	10- 48
10.3	I ² Cバスインターフェース	10- 53
10.3.1	概要	10- 53
10.3.2	各レジスタの説明	10- 57
10.3.3	動作説明	10- 66
10.3.4	使用上の注意事項	10- 78

第11章 8ビットPWM

11.1	概要	11- 1
11.1.1	特長	11- 1
11.1.2	ブロック図	11- 2
11.1.3	端子構成	11- 3
11.1.4	レジスタ構成	11- 3
11.2	各レジスタの説明	11- 4
11.2.1	PWMコントロールレジスタ(PWCR)	11- 4
11.2.2	PWMデータレジスタ0(PWDR0)	11- 4
11.2.3	PWMデータレジスタ1(PWDR1)	11- 5
11.2.4	PWMデータレジスタ2(PWDR2)	11- 5
11.2.5	PWMデータレジスタ3(PWDR3)	11- 5
11.2.6	PWMデータレジスタ4(PWDR4)	11- 6
11.2.7	PWMデータレジスタ5(PWDR5)	11- 6
11.2.8	PWMデータレジスタ6(PWDR6)	11- 6
11.2.9	PWMデータレジスタ7(PWDR7)	11- 7
11.3	動作説明	11- 8
11.4	使用上の注意	11- 11

第12章 A/D変換器

12.1	概要	12- 1
12.1.1	特長	12- 1
12.1.2	ブロック図	12- 2
12.1.3	端子構成	12- 3
12.1.4	レジスタ構成	12- 3
12.2	各レジスタの説明	12- 4
12.2.1	A/Dリザルトレジスタ(ADRR)	12- 4

12.2.2 A/D モードレジスタ (A M R)	12- 4
12.2.3 A/D スタートレジスタ (A D S R)	12- 6
12.3 動作説明	12- 7
12.3.1 A/D 変換動作	12- 7
12.3.2 外部トリガによるA/D 変換器の起動	12- 7
12.4 割り込み要因	12- 8
12.5 使用例	12- 8
12.6 使用上の注意	12- 12

第13章 電気的特性

13.1 絶対最大定格	13- 1
13.2 電気的特性	13- 2
13.2.1 電源電圧と動作範囲	13- 2
13.2.2 D C 特性	13- 4
13.2.3 A C 特性	13- 9
13.2.4 A/D 変換器特性	13- 11
13.3 動作タイミング	13- 12
13.4 出力負荷回路	13- 15
13.5 電気的特性参考図	13- 16

付録

A. 命令	A - 1
A.1 命令一覧	A - 1
A.2 オペレーションコードマップ	A - 11
A.3 命令実行ステート数	A - 12
B. レジスター一覧	B - 1
B.1 I/O レジスター一覧(1)	B - 1
B.2 I/O レジスター一覧(2)	B - 5
C. I/O ポートブロック図	C - 1
C.1 ポート1ブロック図	C - 1
C.2 ポート2ブロック図	C - 6
C.3 ポート3ブロック図	C - 11
C.4 ポート4ブロック図	C - 12
C.5 ポート5ブロック図	C - 16
C.6 ポート6ブロック図	C - 17
C.7 ポート7ブロック図	C - 18
C.8 ポート8ブロック図	C - 19
C.9 ポート9ブロック図	C - 20
C.10 ポートAブロック図	C - 27
C.11 ポートBブロック図	C - 28

C. 12 ポート C ブロック図	C - 29
D. 各処理状態におけるポートの状態	D - 1
E. 外形寸法図	E - 1

1. 概要

1

第1章 目次

1. 1	概要	1 - 1
1. 2	内部ブロック図	1 - 5
1. 3	端子説明	1 - 6
1. 3. 1	ピン配置	1 - 6
1. 3. 2	端子機能	1 - 7

1.1 概要

H 8 / 3 0 0 L シリーズは、高速H 8 / 3 0 0 L C P Uを核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータ（M C U : Microcomputer Unit）です。

H 8 / 3 9 4 7 シリーズは、Philips社の提唱する I²C バスインターフェースを内蔵した H 8 / 3 0 0 L シリーズのシングルチップマイクロコンピュータで、周辺機能として 2 チャネルの I²C バスインターフェース、8種類のタイマ、8チャネルの8ビット PWM、シリアルコミュニケーションインターフェース、A/D変換器などを内蔵しており、I²C バスインターフェースによる機器内通信を行うシステムの組み込み用マイコンに最適な構成となっています。

H 8 / 3 9 4 7 には、ユーザサイドで自由にプログラムの書き込みができる P R O M を内蔵した Z T A T® 版もあります。

H 8 / 3 9 4 7 シリーズの特長を表 1.1 に示します。

【注】* Z T A T は(株)日立製作所の登録商標です。

表 1.1 特長(1)

項目	仕様
C P U	<p>高速H 8 / 3 0 0 L C P U</p> <p>(1) 汎用レジスタ方式</p> <ul style="list-style-type: none">汎用レジスタ：8ビット×16本 (16ビット×8本としても使用可能) <p>(2) 高速演算</p> <ul style="list-style-type: none">最高動作周波数：5 MHz加減算：0.4 μs (φ = 5 MHz動作時)乗除算：2.8 μs (φ = 5 MHz動作時)32 kHzサブクロックによる動作可能 <p>(3) H 8 / 3 0 0 C P U と互換性のある命令体系</p> <ul style="list-style-type: none">命令フォーマットは2バイトまたは4バイト長基本演算はレジスター-レジスター間で実行M O V 命令によるメモリ-レジスター間データ転送 <p>(4) 特長ある命令</p> <ul style="list-style-type: none">乗算命令 (8ビット×8ビット)除算命令 (16ビット÷8ビット)ビットアキュムレータ命令レジスター間接指定によりビット位置の指定が可能
割り込み	<p>38種類の割り込み要因</p> <ul style="list-style-type: none">外部割り込み要因：14要因 (NMI、IRQ₄～IRQ₉、WKP₇～WKP₀)内部割り込み要因：24要因

表 1.1 特長(2)

項目	仕様
クロック発振器	2種類のクロック発振器内蔵 <ul style="list-style-type: none"> ・システムクロック発振器 : 1~10MHz ・サブクロック発振器 : 32.768kHz
低消費電力モード	6種類の低消費電力モード <ul style="list-style-type: none"> ・スリープモード ・スタンバイモード ・ウォッチモード ・サブスリープモード ・サブアクティブモード ・アクティブ(中速)モード
メモリ	大容量メモリ内蔵 <ul style="list-style-type: none"> H8/3945・ROM: 40kバイト・RAM: 2kバイト H8/3946・ROM: 48kバイト・RAM: 2kバイト H8/3947・ROM: 60kバイト・RAM: 2kバイト
I/Oポート	I/Oポート86本 <ul style="list-style-type: none"> ・入出力端子: 69本 (うちNMOSオープンドレイン出力(定格+15V) 8本、大電流出力7本) ・入力端子 : 17本
タイマ	8種類のタイマ内蔵 <ul style="list-style-type: none"> (1) タイマA : 8ビットのタイマ <ul style="list-style-type: none"> ・システムクロック (ϕ)*を分周した8種類の内部クロックまたは時計用クロック (ϕ_w)*を分周した4種類のクロックによりカウントアップ可能 (2) タイマB1 : 8ビットのタイマ <ul style="list-style-type: none"> ・7種類の内部クロックまたは外部端子からのイベント入力によりカウントアップ可能 ・オートリロード機能可能 (3) タイマB2 : 8ビットのタイマ <ul style="list-style-type: none"> ・7種類の内部クロックまたは外部端子からのイベント入力によりカウントアップ可能 ・2つのイベント入力から選択可能 ・オートリロード機能可能 <p>【注】* ϕ、ϕ_wの定義は「第4章 クロック発振器」を参照してください。</p>

表 1.1 特長(3)


項 目	仕 様
タイマ	<p>(4) タイマB 3 : 8ビットのタイマ</p> <ul style="list-style-type: none"> ・7種類の内部クロックによりカウントアップ可能 ・オートリロード機能可能 <p>(5) タイマC : 8ビットのタイマ</p> <ul style="list-style-type: none"> ・7種類の内部クロックまたは外部端子からのイベント入力によりカウントアップ／ダウン可能 ・オートリロード機能可能 <p>(6) タイマF : 16ビットのタイマ</p> <ul style="list-style-type: none"> ・独立した2本の8ビットタイマとして使用可能 ・4種類の内部クロックまたは外部端子からのイベント入力によりカウントアップ可能 ・コンペアマッチ機能によりトグル出力可能 <p>(7) タイマG : 8ビットのタイマ</p> <ul style="list-style-type: none"> ・4種類の内部クロックによりカウントアップ可能 ・インプットキャプチャ機能内蔵（ノイズ除去回路内蔵） <p>(8) タイマH : 8ビットのタイマ</p> <ul style="list-style-type: none"> ・3種類の内部クロックまたは外部端子からのイベント入力によりカウントアップ可能 ・コンペアマッチ機能により波形出力可能
シリアルコミュニケーションインターフェース 〔含む、I ² Cバス〕 インターフェース	<p>3チャネルのシリアルコミュニケーションインターフェース内蔵</p> <p>(1) SCI 3 : 8ビットクロック同期式／調歩同期式</p> <ul style="list-style-type: none"> ・マルチプロセッサ通信機能内蔵 <p>(2) I²C 1 : I²Cバスインターフェース1</p> <ul style="list-style-type: none"> ・シングルマスタモード／スレーブモード内蔵 <p>(3) I²C 2 : I²Cバスインターフェース2</p> <ul style="list-style-type: none"> ・シングルマスタモード／スレーブモード内蔵
8ビットPWM	<p>8チャネルの8ビットPWM内蔵</p> <ul style="list-style-type: none"> ・出力端子は全て中耐圧(+12V) ・外部にローパスフィルタを接続することで8ビットD/A変換器として使用可能
A/D変換器	<p>抵抗ラダー方式による逐次比較方式の8ビットA/D変換器</p> <ul style="list-style-type: none"> ・12チャネルのアナログ入力端子 ・変換時間：1チャネル当たり31/φまたは62/φ

表 1.1 特長(4)

項 目	仕 様		
	製 品 型 名	パッケージ	R O M / R A M サ イ ズ
マスクROM版	Z T A T ® 版		
HD6433945F	—	100ピンQ F P (F P - 100A)	R O M 40k バイト R A M 2 k バイト
HD6433946F	—	100ピンQ F P (F P - 100A)	R O M 48k バイト R A M 2 k バイト
HD6433947F	HD6473947F	100ピンQ F P (F P - 100A)	R O M 60k バイト R A M 2 k バイト
HD6433945E	—	100ピンQ F P (F P - 100A)	R O M 40k バイト R A M 2 k バイト W T R (I仕様)
HD6433946E	—	100ピンQ F P (F P - 100A)	R O M 48k バイト R A M 2 k バイト W T R (I仕様)
HD6433947E	HD6473947E	100ピンQ F P (F P - 100A)	R O M 60k バイト R A M 2 k バイト W T R (I仕様)

1.2 内部ブロック図

H8/3947シリーズの内部ブロック図を図1.1に示します。



【注】
 *1 I²Cバスインターフェース使用時は入出力
 ポート使用時は入力専用

*2 大電流ポート


*3 中耐圧N-MOSオープンンドレインポート(+12V)

図1.1 内部ブロック図

1. 3 端子説明

1.3.1 ピン配置

H 8 / 3 9 4 7 シリーズのピン配置図を図 1.2 に示します。



〈記加說明〉

P9₁～P9₄は、標準耐圧N M O S オープンドレインポート
(ただし、I²Cバスインターフェース使用時のみ)

P₃～P₃₁は、中耐圧N M O S オープンドレインポート (+12 V)

PA₀～PA₆は、大電流ポート

図1-2 ピン配置図(FP-100A:上面図)

1.3.2 端子機能

各端子の機能について表1.2に示します。

表1.2 端子機能(1)

分類	記号	ピン番号	入出力	機能
		FP-100A		
電源	V _{cc}	34	入力	<u>電源</u> V _{cc} 端子は、全端子、システムの電源(+5V)に接続してください。
		79		
	V _{ss}	9	入力	<u>グランド</u> V _{ss} 端子は、全端子、システムの電源(0V)に接続してください。
		30 71		
AV _{cc}	AV _{cc}	92	入力	<u>アナログ電源</u> A/D変換器用電源端子です。A/D変換器を使用しない場合、システムの電源(+5V)に接続してください。
AV _{ss}	AV _{ss}	5	入力	<u>アナロググランド</u> A/D変換器用グランド端子です。システムの電源(0V)に接続してください。
クロック	OSC ₁	10	入力	水晶発振子またはセラミック発振子を接続します。また、外部クロックを入力することもできます。接続例については「第4章 クロック発振器」を参照してください。
	OSC ₂	11	出力	
	X ₁	8	入力	32.768kHzの水晶発振子を接続します。接続例については「第4章 クロック発振器」を参照してください。
	X ₂	7	出力	
システム制御	RES	12	入力	<u>リセット</u> この端子を Low レベルにすると、リセット状態になります。
	TEST	6	入力	<u>テスト端子</u> ユーザは、使用できません。 V _{ss} 電位に接地してください。
割り込み	NMI	13	入力	<u>ノンマスカブル端子</u> 立ち上がりエッジセンス/立ち下がりエッジセンスを選択可能なノンマスカブル割り込み入力端子です。

表 1.2 端子機能(2)

分類	記号	ピン番号	入出力	機能
		FP-100A		
割り込み	IRQ ₀	91	入力	<u>外部割り込み要求 4～0</u>
	IRQ ₁	85		立ち上がりエッジセンスまたは立ち下がりエッジセンスを選択可能な外部割り込み入力端子です。
	IRQ ₂	86		
	IRQ ₃	87		
	IRQ ₄	14		
	WKP ₇ ～WKP ₀	46～39	入力	<u>ウェイクアップ割り込み要求 7～0</u> 立ち下がりエッジセンスの外部割り込み入力端子です。
タイマ	TMOW	80	出力	<u>クロック出力</u> タイマ A 出力回路により生成された波形の出力端子です。
	TMIB1	85	入力	<u>タイマ B 1 イベント入力</u> タイマ B 1 のカウンタに入力するイベント入力端子です。
	TMIB2A	20	入力	<u>タイマ B 2 イベント入力</u> タイマ B 2 のカウンタに入力するイベント入力端子です。
	TMIB2B	21	入力	<u>タイマ B 2 イベント入力</u> タイマ B 2 のカウンタに入力するイベント入力端子です。
	TMIC	86	入力	<u>タイマ C イベント入力</u> タイマ C のカウンタに入力するイベント入力端子です。
	UD	15	入力	<u>タイマ C アップ／ダウンセレクト</u> タイマ C のカウンタのアップ／ダウンカウントを選択します。 High レベル印加でアップカウント、 Low レベル印加でダウンカウントとして動作します。
	TMIF	87	入力	<u>タイマ F イベント入力</u> タイマ F のカウンタに入力するイベント入力端子です。
	TMOLF	81	出力	<u>タイマ F L 出力</u> タイマ F L アウトプットコンペア機能により生成された波形の出力端子です。

表 1.2 端子機能(3)

分類	記号	ピン番号 FP-100A	入出力	機能	
タイマ	TMOFH	82	出力	<u>タイマF H出力</u> タイマF Hアウトプットコンペア機能により生成された波形の出力端子です。	
	TMIG	83	入力	<u>タイマGキャプチャ入力</u> タイマGのインプットキャプチャの入力端子です。	
	TMOH	78	出力	<u>タイマH出力</u> タイマHアウトプットコンペア機能により生成された波形の出力端子です。	
	TMCIH	77	入力	<u>タイマHイベント入力</u> タイマHのカウンタに入力するイベント入力端子です。	
	TMRIH	76	入力	<u>タイマHリセット入力</u> タイマHカウンタリセット入力端子です。	
I/O ポート	PB ₇ ～PB ₀	100～93	入力	<u>ポートB</u> 8ビットの入力端子です。	
	PC ₃ ～PC ₀	4～1	入力	<u>ポートC</u> 4ビットの入力端子です。	
	P4 ₃	91	入力	<u>ポート4(ビット3)</u> 1ビットの入力端子です。	
	P4 ₂ ～P4 ₀	90～88	入出力	<u>ポート4(ビット2～ビット0)</u> 3ビットの入出力端子です。ポートコントローラレジスタ4(PCR4)によって、1ビットごとに入出力を指定できます。	
	P1 ₇ ～P1 ₀	87～80	入出力	<u>ポート1</u> 8ビットの入出力端子です。ポートコントローラレジスタ1(PCR1)によって、1ビットごとに入出力を指定できます。	
	P2 ₇ ～P2 ₀	21～14	入出力	<u>ポート2</u> 8ビットの入出力端子です。ポートコントローラレジスタ2(PCR2)によって、1ビットごとに入出力を指定できます。	
	P3 ₇ ～P3 ₀	29～22	入出力	<u>ポート3</u> 8ビットの入出力端子です。ポートコントローラレジスタ3(PCR3)によって、1ビットごとに入出力を指定できます。	

表 1.2 端子機能(4)

分類	記号	ピン番号	入出力	機能
		FP-100A		
I/O ポート	P5 ₇ ～P5 ₀	46～39	入出力	<u>ポート5</u> 8ビットの入出力端子です。ポートコントロールレジスタ5 (PCR5) によって、1ビットごとに入出力を指定できます。
	P6 ₇ ～P6 ₀	54～47	入出力	<u>ポート6</u> 8ビットの入出力端子です。ポートコントロールレジスタ6 (PCR6) によって、1ビットごとに入出力を指定できます。
	P7 ₇ ～P7 ₀	62～55	入出力	<u>ポート7</u> 8ビットの入出力端子です。ポートコントロールレジスタ7 (PCR7) によって、1ビットごとに入出力を指定できます。
	P8 ₇ ～P8 ₀	70～63	入出力	<u>ポート8</u> 8ビットの入出力端子です。ポートコントロールレジスタ8 (PCR8) によって、1ビットごとに入出力を指定できます。
	P9 ₇ ～P9 ₅	78～76	入出力	<u>ポート9 (ビット7～ビット5)</u> 3ビットの入出力端子です。ポートコントロールレジスタ9 (PCR9) によって、1ビットごとに入出力を指定できます。
	P9 ₄ ～P9 ₁	75～72	入力	<u>ポート9 (ビット4～ビット1)</u> 4ビットの入力端子です。
	PA ₆ ～PA ₀	31～33 35～38	入出力	<u>ポートA</u> 7ビットの入出力端子です。ポートコントロールレジスタA (PCRA) によって、1ビットごとに入出力を指定できます。
シリアル コミュニケーションインターフェース (I ² C1、 I ² C2)	SCL ₁	72	入出力	<u>I²C1 クロック入出力</u> I ² C1のクロック入出力端子です。
	SDA ₁	73	入出力	<u>I²C1 データ入出力</u> I ² C1のデータ入出力端子です。
	SCL ₂	74	入出力	<u>I²C2 クロック入出力</u> I ² C2のクロック入出力端子です。
	SDA ₂	75	入出力	<u>I²C2 データ入出力</u> I ² C2のデータ入出力端子です。

表 1.2 端子機能(5)

分類	記号	ピン番号	入出力	機能
		FP-100A		
シリアル コミュニケ ンショ ンインタ フェース (SCI3)	RXD	89	入力	<u>SCI3受信データ入力</u> SCI3のデータ入力端子です。
	TXD	90	出力	<u>SCI3送信データ出力</u> SCI3のデータ出力端子です。
	SCK ₃	88	入出力	<u>SCI3クロック入出力</u> SCI3のクロック入出力端子です。
A/D 変換器	AN ₁₁ ~AN ₀	4~1、 100~93	入力	<u>アナログ入力(チャネル11~チャネル0)</u> A/D変換器へのアナログデータ入力端子です。
	ADTRG	14	入力	<u>A/D変換器トリガ入力</u> A/D変換器の外部トリガ入力端子です。
8ビット PWM	PWM ₇ ~PWM ₀	29~22	出力	<u>8ビットPWM出力</u> 8ビットPWMにより生成された波形の出力端子です。

2. C P U

第2章 目次

2.1 概要	2-1
2.1.1 特長	2-1
2.1.2 アドレス空間	2-2
2.1.3 レジスタ構成	2-2
2.2 各レジスタの説明	2-3
2.2.1 汎用レジスタ	2-3
2.2.2 コントロールレジスタ	2-3
2.2.3 C P U 内部レジスタの初期値	2-5
2.3 データ構成	2-5
2.3.1 汎用レジスタのデータ構成	2-6
2.3.2 メモリ上でのデータ構成	2-7
2.4 アドレッシングモード	2-8
2.4.1 アドレッシングモード	2-8
2.4.2 実効アドレスの計算方法	2-10
2.5 命令セット	2-14
2.5.1 データ転送命令	2-16
2.5.2 算術演算命令	2-18
2.5.3 論理演算命令	2-19
2.5.4 シフト命令	2-19
2.5.5 ビット操作命令	2-21
2.5.6 分岐命令	2-26
2.5.7 システム制御命令	2-28
2.5.8 ブロック転送命令	2-29

2.6	基本動作タイミング	2 - 30
2.6.1	内蔵メモリ (RAM、ROM)	2 - 30
2.6.2	内蔵周辺モジュール	2 - 30
2.7	CPUの状態	2 - 32
2.7.1	概要	2 - 32
2.7.2	プログラム実行状態	2 - 33
2.7.3	プログラム停止状態	2 - 33
2.7.4	例外処理状態	2 - 33
2.8	メモリマップ	2 - 34
2.9	使用上の注意事項	2 - 37
2.9.1	データアクセスに関する注意事項	2 - 37
2.9.2	ビット操作命令使用上の注意事項	2 - 39
2.9.3	E E P M O V 命令使用上の注意事項	2 - 45

2.1 概要

H8/300L CPUは、8ビット×16本（または16ビット×8本）の汎用レジスタ、ならびに高速動作に適した簡潔な命令セットを備えた高速CPUです。

2.1.1 特長

H8/300L CPUには、次の特長があります。

■ 汎用レジスタ方式

- 8ビット×16本（16ビット×8本としても使用可能）

■ 55種類の基本命令

- 乗除算命令
- 強力なビット操作命令

■ 8種類のアドレッシングモード

- レジスタ直接
- レジスタ間接
- ディスプレースメント付レジスタ間接
- ポストインクリメント／プリデクリメントレジスタ間接
- 絶対アドレス
- イミディエイト
- プログラムカウンタ相対
- メモリ間接

■ 64kバイトのアドレス空間

■ 高速動作

- 頻出命令をすべて2～4ステートで実行
- 高速演算

8/16ビットレジスタ間加減算 0.4μs*

8×8ビット乗算 2.8μs*

16÷8ビット除算 2.8μs*

【注】* 数値は、 $\phi = 5\text{MHz}$ 時のもの

■ 低消費電力動作

- SLEEP命令により低消費電力動作可能

2.1.2 アドレス空間

H8/300L CPUがサポートするアドレス空間は、プログラムコードとデータ領域合計で最大64kバイトです。

メモリマップの詳細は「2.8 メモリマップ」を参照してください。

2.1.3 レジスタ構成

H8/300L CPUの内部レジスタ構成を図2.1に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの2つに分類することができます。

汎用レジスタ (Rn)

7	0	7	0
R0H		R0L	
R1H		R1L	
R2H		R2L	
R3H		R3L	
R4H		R4L	
R5H		R5L	
R6H		R6L	
R7H	(S P)	R7L	

コントロールレジスタ (CR)

15	0							
P C								
7	6	5	4	3	2	1	0	
C C R	I	U	H	U	N	Z	V	C

〈記号説明〉

S P : スタックポインタ

P C : プログラムカウンタ

C C R : コンディションコードレジスタ

I : 割り込みマスクビット

U : ユーザビット

H : ハーフキャリフラグ

N : ネガティブフラグ

Z : ゼロフラグ

V : オーバフローフラグ

C : キャリフラグ

図2.1 CPU内部レジスタ構成

2.2 各レジスタの説明

2.2.1 汎用レジスタ

汎用レジスタは、すべて同じ機能をもっており、データレジスタ、アドレスレジスタの区別なく使用できます。

データレジスタとして使用する場合は、8ビットレジスタとして上位（R7H～R0H）と下位（R7L～R0L）を別々に使用することも、また16ビットレジスタ（R7～R0）として使用することもできます。

アドレスレジスタとして使用する場合は、16ビットレジスタ（R7～R0）として使用します。

レジスタR7には、汎用レジスタとしての機能に加えて、スタックポインタ（SP）としての機能が割り当てられており、例外処理やサブルーチンコールなどで暗黙的に使用されます。このとき、SPは常にスタック領域の先頭を指しています。スタックの状態を図2.2に示します。




図2.2 スタックの状態

2.2.2 コントロールレジスタ

コントロールレジスタには、16ビットのプログラムカウンタ（PC）と8ビットのコンディションコードレジスタ（CCR）があります。

(1) プログラムカウンタ（PC）

16ビットのカウンタで、CPUが次に実行する命令のアドレスを示しています。CPUの命令は、すべて16ビット（ワード）を単位としているため、最下位ビットは無効です（命令コードのリード時には最下位ビットは0とみなされます）。

(2) コンディションコードレジスタ (CCR)

8ビットのレジスタで、CPUの内部状態を示しています。割り込みマスクビット (I) とハーフキャリ (H)、ネガティブ (N)、ゼロ (Z)、オーバフロー (V)、キャリ (C) の各フラグを含む8ビットで構成されています。これらのビットは、ソフトウェア (LDC、STC、AND C、ORC、XORC命令) でリード／ライトできます。N、Z、V、Cの各フラグは、条件分岐命令 (Bcc) で使用されます。

ビット7：割り込みマスクビット (I)

本ビットが1にセットされると、割り込みがマスクされます。例外処理の実行が開始されたときに1にセットされます。本ビットはソフトウェアによりリードまたはライトできます。割り込みマスクビットの詳細については「3.3 割り込み」を参照してください。

ビット6：ユーザビット (U)

ユーザが自由に使用できるビットです。

ビット5：ハーフキャリフラグ (H)

ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B命令の実行により、ビット3にキャリまたはボローが生じたとき1にセットされ、生じなかったとき0にクリアされます。DAAおよびDAS命令実行時に、暗黙的に使用されます。ADD.W、SUB.W、CMP.W命令ではビット11にキャリまたはボローが生じたとき1にセットされ、生じなかったとき0にクリアされます。

ビット4：ユーザビット (U)

ユーザが自由に使用できるビットです。

ビット3：ネガティブフラグ (N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2：ゼロフラグ (Z)

データがゼロのとき1にセットされ、ゼロ以外のとき0にクリアされます。

ビット1：オーバフローフラグ (V)

算術演算命令の実行により、オーバフローが生じたとき1にセットされます。それ以外のとき0にクリアされます。

ビット0：キャリフラグ (C)

演算の実行により、キャリが生じたとき1にセットされ、生じなかったとき0にクリアされます。キャリには次の種類があります。

- ・加算結果のキャリ
- ・減算結果のボロー
- ・シフト／ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。

各命令ごとのフラグの変化については、「H8/300Lシリーズ プログラミングマニュアル」を参照してください。

2.2.3 CPU内部レジスタの初期値

リセット例外処理によって、CPU内部レジスタのうち、PCはベクタアドレス(H'0000)のロードにより初期化され、CCRのIビットは1にセットされますが、汎用レジスタおよびCCRの他のビットは初期化されません。レジスタR7(SP)の初期値も不定です。したがって、リセット直後に、R7の初期化を行ってください。

2.3 データ構成

H8/300L CPUは、1ビット、4ビットBCD、8ビット(バイト)、16ビット(ワード)のデータを扱うことができます。1ビットデータはビット操作命令で扱われ、オペランドデータ(バイト)の第nビット($n = 0, 1, 2, \dots, 7$)という形式でアクセスされます。

バイトデータは、ADDS、SUBS以外の演算命令で扱われます。また、ワードデータは、MOV.W、ADD.W、SUB.W、CMP.W、ADDS、SUBS、MULXU(8ビット×8ビット)、DIVXU(16ビット÷8ビット)命令で扱われます。

なお、DAAおよびDASの10進補正命令では、バイトデータは2桁の4ビットBCDデータとなります。

2.3.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図2.3に示します。

データ形	レジスタ番号	データイメージ
1ビットデータ	RnH	7 6 5 4 3 2 1 0 don't care
1ビットデータ	RnL	7 6 5 4 3 2 1 0 don't care
バイトデータ	RnH	7 MSB 1 2 3 4 5 6 7 LSB don't care
バイトデータ	RnL	7 don't care 1 2 3 4 5 6 7 0 LSB MSB
ワードデータ	Rn	15 MSB 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 LSB LSB
4ビット BCDデータ	RnH	7 上位桁 4 下位桁 3 0 don't care
4ビット BCDデータ	RnL	7 上位桁 4 下位桁 3 0 don't care


〈記号説明〉

- RnH : 汎用レジスタ上位
- RnL : 汎用レジスタ下位
- MSB : 最上位ビット
- LSB : 最下位ビット

図2.3 汎用レジスタのデータ構成

2.3.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図2.4に示します。H8/300L CPUは、メモリ上のワードデータをアクセスすることができます(MOV,W命令)が、偶数番地から始まるワードデータに限定されます。奇数番地から始まるワードデータをアクセスした場合、アドレスの最下位ビットは0とみなされ、1番地前から始まるワードデータをアクセスします。命令コードについても同様です。



【注】* リターン時には無視されます。

〈記号説明〉

CCR: コンディションコードレジスタ

図2.4 メモリ上でのデータ構成

なお、R7をアドレスレジスタとして使用し、スタックをアクセスするときは、必ずワードサイズでアクセスしてください。また、CCRは、ワードデータとして上位8ビット、下位8ビットに同じ値が格納され、リターン時には下位8ビットは無視されます。

2.4 アドレッシングモード

2.4.1 アドレッシングモード

H8/300L CPUは、表2.1に示すように、8種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

表2.1 アドレッシングモード一覧表

No.	アドレッシングモード	記号
①	レジスタ直接	R n
②	レジスタ間接	@ R n
③	ディスプレースメント付レジスタ間接	@(d:16, Rn)
④	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接	@ R n + @ - R n
⑤	絶対アドレス	@aa:8 / @aa:16
⑥	イミディエイト	#xx:8 / #xx:16
⑦	プログラムカウンタ相対	@(d:8, PC)
⑧	メモリ間接	@@aa:8

① レジスタ直接 R n

命令コードのレジスタフィールドで指定されるレジスタ（8ビットまたは16ビット）がオペランドとなります。

16ビットレジスタを使用する命令は、MOV.W、ADD.W、SUB.W、CMP.W、ADDS、SUBS、MULXU（8ビット×8ビット）、DIVXU（16ビット÷8ビット）の各命令です。

② レジスタ間接 @ R n

命令コードのレジスタフィールドで指定されるレジスタ（16ビット）の内容をアドレスとしてメモリ上のオペランドを指定します。

③ ディスプレースメント付レジスタ間接 @(d:16, Rn)

命令コードのレジスタフィールドで指定されるレジスタ（16ビット）の内容に、命令コードの第2ワード（第3、第4バイト）の16ビットディスプレースメントを加算した内容をアドレスとして、メモリ上のオペランドを指定します。

本アドレッシングモードは、MOV命令のみで使用されます。特に、MOV.W命令では、計算結果が偶数となるようにしてください。

④ ポストインクリメントレジスタ間接 @ R n + / プリデクリメントレジスタ間接 @ - R n

・ポストインクリメントレジスタ間接 @ R n +

MOV (Load from)命令で使用されます。

命令コードのレジスタフィールドで指定されるレジスタ（16ビット）の内容をアドレスと

して、メモリ上のオペランドを指定します。その後、レジスタの内容に1または2が加算され、加算結果がレジスタに格納されます。MOV.B命令では1、MOV.W命令では2がそれぞれ加算されます。MOV.W命令では、レジスタの内容が偶数になるようにしてください。

・プリデクリメントレジスタ間接 @-R n

MOV(Store to)命令で使用されます。

命令コードのレジスタフィールドで指定されるレジスタ(16ビット)の内容から1または2を減算した内容をアドレスとして、メモリ上のオペランドを指定します。その後、減算結果がレジスタに格納されます。MOV.B命令では1、MOV.W命令では2がそれぞれ減算されます。MOV.W命令では、レジスタの内容が偶数となるようにしてください。

⑤ 絶対アドレス @aa:8/@aa:16

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。

このとき、絶対アドレスは8ビット(@aa:8)または16ビット(@aa:16)で、8ビット絶対アドレスはMOV.B、ビット操作命令で、16ビット絶対アドレスはMOV.B、MOV.W、JMP、JSRの各命令で使用されます。

8ビット絶対アドレスの場合、上位8ビットはすべて1(H'FF)となります。したがって、アクセス範囲は65280～65535(H'FF00～H'FFFF)番地です。

⑥ イミディエイト #xx:8/#xx:16

命令コードの第2バイト(#xx:8)または第3、第4バイト(#xx:16)を直接オペランドとして使用します。#xx:16は、MOV.W命令のみで使用されます。

なお、ADD.SおよびSUB.S命令では、イミディエイトデータ(1または2)が命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが、命令コードの第2または第4バイトに含まれる場合があります。

⑦ プログラムカウンタ相対 @(d:8, PC)

Bcc、BSRの各命令で使用されます。

PCの内容に、命令コードの第2バイトの8ビットディスプレースメントを加算して、分岐アドレスを生成します。加算に際して、ディスプレースメントは16ビットに符号拡張され、また加算されるPCの内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して-126～+128バイト(-63～+64ワード)です。このとき、加算結果が偶数となるようにしてください。

⑧ メモリ間接 @@aa:8

JMPおよびJSR命令で使用されます。

命令コードの第2バイトに含まれる8ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。この場合、8ビット絶対アドレスの上位8ビットはすべて0(H'00)とされますので、分岐アドレスを格納できるのは0～255(H'0000～H'00FF)番地です。ただし、H8/300Lシリーズでは、アドレスの下位番地はベクタ領域と共になっていますから注意してください。ベクタ領域の詳細は「3.3 割り込み」を参照してください。

分歧アドレスまたはMOV.W命令のオペランドアドレスとして奇数アドレスを指定した場合、最下位ビットは0とみなされ、1番地前から始まるワードデータをアクセスします（「2.3.2 メモリ上でのデータ構成」を参照してください）。

2.4.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス（EA：Effective Address）の計算法を表2.2に示します。

演算命令では、①レジスタ直接、および⑥イミディエイト（ADD.B、ADDX、SUBX、CMP.B、AND、OR、XORの各命令）が使用されます。

転送命令では、⑦プログラムカウンタ相対と⑧メモリ間接を除くすべてのアドレッシングモードが使用可能です。

また、ビット操作命令では、オペランドの指定に①レジスタ直接、②レジスタ間接および⑤絶対アドレス（8ビット）が使用可能です。さらに、オペランド中のビット番号を指定するために①レジスタ直接（BSET、BCLR、BNOT、BTSTの各命令）および⑥イミディエイト（3ビット）が独立して使用可能です。

表2.2 実効アドレスの計算方法(1)

No.	アドレスシングルモード・命令フォーマット	実効アドレス計算方法	実効アドレス (EA)
①	レジスタ直接 R n 15 8 7 4 3 0 op rм rn		3 0 3 0 rn
②	レジスタ間接 @ R n 15 7 8 4 3 0 op rм rn	→ rnが示すレジスタの内容 (16ビット) 15 0 rn	オペランドはrm/rnが示すレジスタの内容です。
③	ディスプレースメント付レジスタ間接 @ (d:16, R n) 15 7 6 4 3 0 op rм disp	→ rnが示すレジスタの内容 (16ビット) 15 0 rn	
④	ポストインクリメントレジスタ間接 / ナチュラルトレジスタ間接 ポストインクリメントレジスタ間接 @ R n + 15 7 6 4 3 0 op rм rn アドレサブルレジスタ間接 @ - R n 15 7 6 4 3 0 op rм rn	→ rnが示すレジスタの内容 (16ビット) 15 0 rn → rnが示すレジスタの内容 (16ビット) 15 0 rn → rnが示すレジスタの内容 (16ビット) 15 0 rn	

表2.2 実効アドレスの計算方法(2)







No.	アドレスингモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
⑤ 絶対アドレス @ aa:8			
⑥ イミディエイト #xx:8			
⑦ プログラムカウンタ相対 @ (d:8, PC)			
⑧ 絶対アドレス @ aa:16			

表2.2 実効アドレスの計算方法(3)

No.	アドレスシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
⑧ メモリ間接 @ aa:8			H'00 00

<記号説明>

rn、rn : レジスタフィールド
 op : オペレーションフィールド
 disp : ディスプレースメント
 IMM : イミディエイトデータ
 abs : 絶対アドレス

2.5 命令セット

H 8 / 300L CPU の命令は合計55種類あり、各命令のもつ機能によって、表2.3に示すように分類されます。

表2.3 命令の分類

機能	命令	種類
データ転送命令	MOV、POP ^{*1} 、PUSH ^{*1}	1
算術演算命令	ADD、SUB、ADDX、SUBX、INC、DEC、 ADDS、SUBS、DAA、DAS、MULXU、 DIVXU、CMP、NEG	14
論理演算命令	AND、OR、XOR、NOT	4
シフト命令	SHAL、SHAR、SHLL、SHLR、ROTL、 ROTR、ROTXL、ROTXR	8
ビット操作命令	BSET、BCLR、BNOT、BTST、BAND、 BIAND、BOR、BIOR、BXOR、BIXOR、 BLD、BILD、BST、BIST	14
分岐命令	Bcc ^{*2} 、JMP、BSR、JSR、RTS	5
システム制御命令	RTE、SLEEP、LDC、STC、ANDC、ORC、 XORC、NOP	8
ブロック転送命令	EPPMOV	1

合計55種

【注】^{*1} POP Rn、PUSH Rn は、それぞれ MOV.W @SP+, Rn、MOV.W Rn, @-SP と同一です。機械語についても同一です。

^{*2} Bcc は条件分岐命令の総称です。

各命令の機能について表2.4から表2.11に示します。各表で使用しているオペレーションの記号の意味は以下のとおりです。

《オペレーションの記号》

R d	汎用レジスタ（デスティネーション側）
R s	汎用レジスタ（ソース側）
R n	汎用レジスタ
(EAd)、<EAd>	デスティネーションオペランド
(EAs)、<EAs>	ソースオペランド
CCR	コンディションコードレジスタ
N	CCRのN（ネガティブ）フラグ
Z	CCRのZ（ゼロ）フラグ
V	CCRのV（オーバフロー）フラグ
C	CCRのC（キャリ）フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
^	論理積
∨	論理和
⊕	排他的論理和
→	転送
~	反転論理（論理的補数）
: 3	3ビット長
: 8	8ビット長
: 16	16ビット長
()、<>	オペランドの実効アドレスの内容

2.5.1 データ転送命令

データ転送命令の機能を表2.4に示します。

表2.4 データ転送命令

命 令	サ イ ズ*	機 能
M O V	B / W	<p>(E A s) —→ R d、R s —→ (E A d)</p> <p>汎用レジスタと汎用レジスタまたは汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。</p> <p>ワードデータはR n、@R n、@(d:16, R n)、@aa:16、#xx:16、@-R n、@R n+の各アドレッシングモードで扱います。@aa:8はバイトデータのみです。</p> <p>ただし、@-R 7、@R 7+を使用する場合は必ずワードサイズを指定してください。</p>
P O P	W	<p>@S P + —→ R n</p> <p>スタックから汎用レジスタへデータを復帰します。</p> <p>本命令はM O V.W @S P +, R nと同一です。</p>
P U S H	W	<p>R n —→ @-S P</p> <p>汎用レジスタの内容をスタックに退避します。</p> <p>本命令はM O V.W R n, @-S Pと同一です。</p>


【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

データアクセスに関して使用上の注意事項があります。詳細は「2.9.1 データアクセスに関する注意事項」を参照してください。

データ転送命令の命令フォーマットを図2.5に示します。



〈記号説明〉

- op : オペレーションフィールド
- rm、rn : レジスタフィールド
- disp : ディスプレースメント
- abs : 絶対アドレス
- IMM : イミディエイトデータ

図2.5 データ転送命令の命令フォーマット

2.5.2 算術演算命令

算術演算命令の機能を表2.5に示します。

表2.5 算術演算命令

命 令	サ イ ズ*	機 能
ADD SUB	B / W	$R_d \pm R_s \longrightarrow R_d$ 、 $R_d + \#IMM \longrightarrow R_d$ 汎用レジスタ間の加減算、または汎用レジスタとイミディエイトデータの加算を行います。汎用レジスタとイミディエイトデータの減算はできません。 ワードデータは、汎用レジスタ間の加減算のみで扱います。
ADDX SUBX	B	$R_d \pm R_s \pm C \longrightarrow R_d$ 、 $R_d \pm \#IMM \pm C \longrightarrow R_d$ 汎用レジスタ間のキャリ付の加減算、または汎用レジスタとイミディエイトデータのキャリ付の加減算を行います。
INC DEC	B	$R_d \pm 1 \longrightarrow R_d$ 汎用レジスタに1を加減算します。
ADDS SUBS	W	$R_d \pm 1 \longrightarrow R_d$ 、 $R_d \pm 2 \longrightarrow R_d$ 汎用レジスタに1または2を加減算します。
DAA DAS	B	R_d (10進補正) $\longrightarrow R_d$ 汎用レジスタ上の加減算結果をCCRを参照して4ビットBCDデータに補正します。
MULXU	B	$R_d \times R_s \longrightarrow R_d$ 汎用レジスタ間の符号なし乗算を行います。8ビット×8ビット→16ビットの演算が可能です。
DIVXU	B	$R_d \div R_s \longrightarrow R_d$ 汎用レジスタ間の符号なし除算を行います。16ビット÷8ビット→商8ビット余り8ビットの演算が可能です。
CMP	B / W	$R_d - R_s$ 、 $R_d - \#IMM$ 汎用レジスタ間の比較、または汎用レジスタとイミディエイトデータの比較を行い、その結果をCCRに反映します。 ワードデータは、汎用レジスタ間の比較のみで扱います。
NEG	B	$0 - R_d \longrightarrow R_d$ 汎用レジスタの内容の2の補数（算術的補数）をとります。

【注】* サイズはオペランドサイズを示します。

B : バイト

W : ワード

2.5.3 論理演算命令

論理演算命令の機能を表2.6に示します。

表2.6 論理演算命令

命 令	サ イ ズ*	機 能
AND	B	$R_d \wedge R_s \longrightarrow R_d, R_d \wedge \#IMM \longrightarrow R_d$ 汎用レジスタ間の論理積、または汎用レジスタとイミディエイトデータの論理積をとります。
OR	B	$R_d \vee R_s \longrightarrow R_d, R_d \vee \#IMM \longrightarrow R_d$ 汎用レジスタ間の論理和、または汎用レジスタとイミディエイトデータの論理和をとります。
XOR	B	$R_d \oplus R_s \longrightarrow R_d, R_d \oplus \#IMM \longrightarrow R_d$ 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータの排他的論理和をとります。
NOT	B	$\sim R_d \longrightarrow R_d$ 汎用レジスタの内容の1の補数（論理的補数）をとります。

【注】* サイズはオペランドサイズを示します。

B : バイト

2.5.4 シフト命令

シフト命令の機能を表2.7に示します。


表2.7 シフト命令

命 令	サ イ ズ*	機 能
SHAL	B	R_d (シフト処理) $\longrightarrow R_d$ 汎用レジスタの内容を算術的にシフトします。
SHAR	B	R_d (シフト処理) $\longrightarrow R_d$ 汎用レジスタの内容を論理的にシフトします。
SHLL	B	R_d (シフト処理) $\longrightarrow R_d$ 汎用レジスタの内容を論理的にシフトします。
SHLR	B	R_d (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容をローテートします。
ROTL	B	R_d (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容をローテートします。
ROTR	B	R_d (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容を、キャリフラグを含めてローテートします。
ROTXL	B	R_d (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容を、キャリフラグを含めてローテートします。
ROTXR	B	R_d (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容を、キャリフラグを含めてローテートします。

【注】* サイズはオペランドサイズを示します。

B : バイト

算術演算命令、論理演算命令およびシフト命令の命令フォーマットを図2.6に示します。



〈記号説明〉

op : オペレーションフィールド

rm, rn : レジスタフィールド

IMM : イミディエイトデータ

図2.6 算術演算命令・論理演算命令・シフト命令の命令フォーマット

2.5.5 ビット操作命令

ビット操作命令の機能を表2.8に示します。

表2.8 ビット操作命令(I)

命 令	サ イ ズ*	機 能
B S E T	B	1 → (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
B C L R	B	0 → (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
B N O T	B	~ (<ビット番号> of <E A d>) → (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
B T S T	B	~ (<ビット番号> of <E A d>) → Z 汎用レジスタまたはメモリのオペランドの指定された1ビットをテストし、ゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
B A N D	B	C ∧ (<ビット番号> of <E A d>) → C 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。
B I A N D	B	C ∧ [~ (<ビット番号> of <E A d>)] → C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】* サイズはオペランドサイズを示します。

B : バイト

表 2.8 ビット操作命令(2)

命 令	サ イ ズ*	機 能
B O R	B	$C \vee (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。
B I O R	B	$C \vee [~(<\text{ビット番号}> \text{ of } <\text{E A d}>)] \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定されます。
B X O R	B	$C \oplus (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。
B I X O R	B	$C \oplus [~(<\text{ビット番号}> \text{ of } <\text{E A d}>)] \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定されます。
B L D	B	$(<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットをキャリフラグに転送します。
B I L D	B	$\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグに転送します。 ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】* サイズはオペランドサイズを示します。

B : バイト

表 2.8 ビット操作命令(3)

命 令	サ イ ズ*	機 能
B S T	B	C —————> (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットに、キャリフラグの内容を転送します。
B I S T	B	~C —————> (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットに、反転されたキャリフラグの内容を転送します。 ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】* サイズはオペランドサイズを示します。

B : バイト

ビット操作命令には使用上の注意事項があります。詳細は「2.9.2 ビット操作命令使用上の注意事項」を参照してください。

ビット操作命令の命令フォーマットを図2.7に示します。

15	8 7	0	BSET、BCLR、BNOT、BTST	
			オペランド	:レジスタ直接 (Rn)
			ビット番号	:イミディエイト (#xx:3)
15	8 7	0	オペランド	:レジスタ直接 (Rn) ビット番号:レジスタ直接 (Rm)
			rn	
15	8 7	0	オペランド	:レジスタ間接 (@Rn) ビット番号:イミディエイト (#xx:3)
			rn	
15	8 7	0	オペランド	:レジスタ間接 (@Rn) ビット番号:レジスタ直接 (Rm)
			rn	
15	8 7	0	オペランド	:絶対アドレス (@aa:8) ビット番号:イミディエイト (#xx:3)
			abs	
15	8 7	0	オペランド	:絶対アドレス (@aa:8) ビット番号:レジスタ直接 (Rm)
			abs	
15	8 7	0	BAND、BOR、BXOR、BLD、BST	
			rn	オペランド :レジスタ直接 (Rn)
			IMM	ビット番号:イミディエイト (#xx:3)
15	8 7	0	オペランド	:レジスタ間接 (@Rn) ビット番号:イミディエイト (#xx:3)
			rn	
15	8 7	0	オペランド	:絶対アドレス (@aa:8) ビット番号:イミディエイト (#xx:3)
			abs	

〈記号説明〉

- op : オペレーションフィールド
- rn、rm : レジスタフィールド
- abs : 絶対アドレス
- IMM : イミディエイトデータ

図2.7 ビット操作命令の命令フォーマット(1)

15	8 7	IMM	rn	0	BAND、BIOR、BIXOR、BILD、BIST オペランド : レジスタ直接 (Rn) ビット番号:イミディエイト (#xx:3)
15	8 7	rn	0 0 0 0	0	オペランド : レジスタ間接 (@Rn) ビット番号:イミディエイト (#xx:3)
15	8 7	abs	0 0 0 0	0	オペランド : 絶対アドレス (@aa:8) ビット番号:イミディエイト (#xx:3)

〈記号説明〉

op : オペレーションフィールド
 rm、rn : レジスタフィールド
 abs : 絶対アドレス
 IMM : イミディエイトデータ

図 2.7 ビット操作命令の命令フォーマット(2)


2.5.6 分岐命令

分岐命令の機能を表2.9に示します。

表2.9 分岐命令

命 令	サ イ ズ	機 能																																																			
B C C	-	<p>指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を下表に示します。</p> <table border="1"> <thead> <tr> <th>ニーモニック</th><th>説 明</th><th>分 岐 条 件</th></tr> </thead> <tbody> <tr> <td>BRA (BT)</td><td>Always (True)</td><td>Always</td></tr> <tr> <td>BRN (BF)</td><td>Never (False)</td><td>Never</td></tr> <tr> <td>BHI</td><td>High</td><td>$C \vee Z = 0$</td></tr> <tr> <td>BLS</td><td>Low or Same</td><td>$C \vee Z = 1$</td></tr> <tr> <td>BCC (BHS)</td><td>Carry Clear (High or Same)</td><td>$C = 0$</td></tr> <tr> <td>BCS (BLO)</td><td>Carry Set (Low)</td><td>$C = 1$</td></tr> <tr> <td>BNE</td><td>Not Equal</td><td>$Z = 0$</td></tr> <tr> <td>BEQ</td><td>EQual</td><td>$Z = 1$</td></tr> <tr> <td>BVC</td><td>oVerflow Clear</td><td>$V = 0$</td></tr> <tr> <td>BVS</td><td>oVerflow Set</td><td>$V = 1$</td></tr> <tr> <td>BPL</td><td>PLus</td><td>$N = 0$</td></tr> <tr> <td>BMI</td><td>MINus</td><td>$N = 1$</td></tr> <tr> <td>BGE</td><td>Greater or Equal</td><td>$N \oplus V = 0$</td></tr> <tr> <td>BLT</td><td>Less Than</td><td>$N \oplus V = 1$</td></tr> <tr> <td>BGT</td><td>Greater Than</td><td>$Z \vee (N \oplus V) = 0$</td></tr> <tr> <td>BLE</td><td>Less or Equal</td><td>$Z \vee (N \oplus V) = 1$</td></tr> </tbody> </table>	ニーモニック	説 明	分 岐 条 件	BRA (BT)	Always (True)	Always	BRN (BF)	Never (False)	Never	BHI	High	$C \vee Z = 0$	BLS	Low or Same	$C \vee Z = 1$	BCC (BHS)	Carry Clear (High or Same)	$C = 0$	BCS (BLO)	Carry Set (Low)	$C = 1$	BNE	Not Equal	$Z = 0$	BEQ	EQual	$Z = 1$	BVC	oVerflow Clear	$V = 0$	BVS	oVerflow Set	$V = 1$	BPL	PLus	$N = 0$	BMI	MINus	$N = 1$	BGE	Greater or Equal	$N \oplus V = 0$	BLT	Less Than	$N \oplus V = 1$	BGT	Greater Than	$Z \vee (N \oplus V) = 0$	BLE	Less or Equal	$Z \vee (N \oplus V) = 1$
ニーモニック	説 明	分 岐 条 件																																																			
BRA (BT)	Always (True)	Always																																																			
BRN (BF)	Never (False)	Never																																																			
BHI	High	$C \vee Z = 0$																																																			
BLS	Low or Same	$C \vee Z = 1$																																																			
BCC (BHS)	Carry Clear (High or Same)	$C = 0$																																																			
BCS (BLO)	Carry Set (Low)	$C = 1$																																																			
BNE	Not Equal	$Z = 0$																																																			
BEQ	EQual	$Z = 1$																																																			
BVC	oVerflow Clear	$V = 0$																																																			
BVS	oVerflow Set	$V = 1$																																																			
BPL	PLus	$N = 0$																																																			
BMI	MINus	$N = 1$																																																			
BGE	Greater or Equal	$N \oplus V = 0$																																																			
BLT	Less Than	$N \oplus V = 1$																																																			
BGT	Greater Than	$Z \vee (N \oplus V) = 0$																																																			
BLE	Less or Equal	$Z \vee (N \oplus V) = 1$																																																			
J M P	-	指定されたアドレスへ無条件に分岐します。																																																			
B S R	-	指定されたアドレスへサブルーチン分岐します。																																																			
J S R	-	指定されたアドレスへサブルーチン分岐します。																																																			
R T S	-	サブルーチンから復帰します。																																																			

分岐命令の命令フォーマットを図2.8に示します。



〈記号説明〉

- op : オペレーションフィールド
- cc : コンディションフィールド
- rm : レジスタフィールド
- disp : ディスプレースメント
- abs : 絶対アドレス

図2.8 分岐命令の命令フォーマット

2.5.7 システム制御命令

システム制御命令の機能を表2.10に示します。


表2.10 システム制御命令

命 令	サ イ ズ*	機 能
R T E	-	割り込み処理ルーチンから復帰します。
S L E E P	-	アクティブモードで本命令を実行すると、低消費電力モードに遷移します。 詳細は「第5章 低消費電力モード」を参照してください。
L D C	B	R s → C C R、#IMM → C C R 汎用レジスタの内容、またはイミディエイトデータをC C Rに転送します。
S T C	B	C C R → R d C C Rの内容を汎用レジスタに転送します。
A N D C	B	C C R ∧ #IMM → C C R C C Rとイミディエイトデータの論理積をとります。
O R C	B	C C R ∨ #IMM → C C R C C Rとイミディエイトデータの論理和をとります。
X O R C	B	C C R ⊕ #IMM → C C R C C Rとイミディエイトデータの排他的論理和をとります。
N O P	-	P C + 2 → P C P Cのインクリメントだけを行います。

【注】* サイズはオペランドサイズを示します。

B : バイト

システム制御命令の命令フォーマットを図2.9に示します。



〈記号説明〉

op : オペレーションフィールド

rn : レジスタフィールド

IMM : イミディエイトデータ

図2.9 システム制御命令の命令フォーマット

2.5.8 ブロック転送命令


ブロック転送命令の機能を表2.11に示します。

表2.11 ブロック転送命令

命 令	サ イ ズ	機 能
E E P M O V	-	<pre> if R 4 L ≠ 0 then Repeat @R 5 + → @R 6 +、R 4 L - 1 → R 4 L Until R 4 L = 0 else next; </pre> <p>ブロック転送命令です。R 5 で示されるアドレスから始まり、R 4 L で指定されるバイト数のデータをR 6 で示されるアドレスから始まるロケーションへ転送します。転送終了後、次の命令を実行します。</p>

E E P M O V 命令には、使用上の注意事項があります。詳細は「2.9.3 E E P M O V 命令使用上の注意事項」を参照してください。

ブロック転送命令の命令フォーマットを図2.10に示します。



〈記号説明〉

op : オペレーションフィールド

図2.10 ブロック転送命令の命令フォーマット

2.6 基本動作タイミング

CPUは、システムクロック (ϕ) またはサブクロック (ϕ_{SUB})を基準に動作しています。システムクロック ϕ およびサブクロック ϕ_{SUB} の定義については「第4章 クロック発振器」を参照してください。 ϕ または ϕ_{SUB} の立ち上がりから次の立ち上がりまでの1単位をステートと呼びます。バスサイクルは、2ステートまたは3ステートで構成され、内蔵メモリ、内蔵周辺モジュールによって異なるアクセスを行います。

2.6.1 内蔵メモリ (RAM, ROM)

内蔵メモリのアクセスは、2ステートで行われます。このとき、データバス幅は16ビットで、バイトおよびワードサイズアクセスが可能です。

内蔵メモリアクセスサイクルを図2.11に示します。




図2.11 内蔵メモリアクセスサイクル

2.6.2 内蔵周辺モジュール

内蔵周辺モジュールのアクセスは、2ステートまたは3ステートで行われます。このとき、データバス幅は8ビットで、バイトサイズアクセスのみ可能です。したがって、ワードデータは、2命令に分けてアクセスしてください。

(1) 内蔵周辺モジュール 2 ステートアクセス

内蔵周辺モジュールを2ステートでアクセスした動作タイミングを図2.12に示します。




図2.12 内蔵周辺モジュールアクセスサイクル（2ステートアクセス）

(2) 内蔵周辺モジュール 3 ステートアクセス

内蔵周辺モジュールを3ステートでアクセスした動作タイミングを図2.13に示します。





図2.13 内蔵周辺モジュールアクセスサイクル（3ステートアクセス）

2.7 C P U の状態

2.7.1 概要

C P Uの状態には、リセット状態、プログラム実行状態、プログラム停止状態、例外処理状態の4種類があります。プログラム実行状態には、アクティブ（高速、中速）モード、サブアクティブモードがあり、プログラム停止状態には、スリープモード、スタンバイモード、ウォッチモード、およびサブスリープモードがあります。

各状態の分類を図2.14に、各状態間の遷移を図2.15に示します。



【注】 各モードの遷移の詳細については「第5章 低消費電力モード」を参照してください。

図2.14 C P U の状態の分類




図 2.15 状態遷移図

2.7.2 プログラム実行状態

CPUがプログラムを順次実行している状態です。

CPUがプログラム実行状態には、アクティブ（高速、中速）モードとサブアクティブモードの3つのモードがあります。アクティブ（高速、中速）モードはシステムクロックで、サブアクティブモードはサブクロックで動作します。

これらのモードについての詳細は「第5章 低消費電力モード」を参照してください。

2.7.3 プログラム停止状態

プログラム停止状態には、スリープモード、スタンバイモード、ウォッチモード、およびサブスリープモードの4つのモードがあります。

これらのモードについての詳細は「第5章 低消費電力モード」を参照してください。

2.7.4 例外処理状態

リセット、割り込みの例外処理要因によって、CPUが通常の処理状態の流れをえるときの過渡的な状態です。割り込み要因による例外処理では、SP(R7)を参照して、PCおよびCCRの退避を行います。

割り込み処理についての詳細は、「3.3 割り込み」を参照してください。

2.8 メモリマップ

H 8 / 3 9 4 5 のメモリマップを図 2.16(1)に、H 8 / 3 9 4 6 のメモリマップを図 2.16(2)に、
H 8 / 3 9 4 7 のメモリマップを図 2.16(3)に示します。




図 2.16(1) H 8 / 3 9 4 5 のメモリマップ




図 2.16(2) H 8 / 3 9 4 6 のメモリマップ




図 2.16(3) H8/3947 のメモリマップ

2.9 使用上の注意事項

2.9.1 データアクセスに関する注意事項

(1) 空きエリアへのアクセス

H8/300L CPUのアドレス空間には、ユーザに開放されたROM、RAM、レジスタ以外の空きエリアがあります。プログラムで誤ってこの空きエリアにアクセスを行うと、以下のように動作します。

CPUから空きエリアへのデータの転送

転送データは失われます。また、CPU誤動作の原因となる可能性があります。

空きエリアからCPUへのデータの転送

転送データは保証されません。

(2) 内部I/Oレジスタへのアクセス

内蔵ROM、RAM領域以外の内蔵周辺モジュールは、内部のデータ転送が8ビットで行われます。この領域にワードアクセスを行うと、以下のように動作します。

CPUからI/Oレジスタ領域へのワードアクセス

上位バイト : I/Oレジスタに書き込まれます。

下位バイト : 転送データは失われます。

内部I/OレジスタからCPUへのワードアクセス

上位バイト : CPU内部レジスタ上位に書き込まれます。

下位バイト : CPU内部レジスタ下位に書き込まれたデータは保証されません。

したがって、内蔵ROM、RAM領域以外のI/Oレジスタ領域とのデータ転送は、バイトサイズの命令を使用してください。

図2.17にアクセスできるデータサイズおよびステート数と内蔵周辺モジュールの対応を示します。

	割り込みベクタ (48バイト)	内蔵ROM	アクセス		ステート数
			ワード	バイト	
H'0000					
H'002F					
H'0030					
H'EDFF*					
H'EE00	未使用		—	—	—
H'F77F					
H'F780	内蔵RAM	2048バイト	○	○	2
H'FF7F					
H'FF80	内部I/Oレジスタ (128バイト)	H'FF88 H'FF8C	×	○	2
		H'FFA8 H'FFAD	×	○	3
H'FFFF			×	○	2

【注】 H 8 / 3 9 4 7 の例です。

* H 8 / 3 9 4 5 では40kバイトでアドレスH'9FFF、H 8 / 3 9 4 6 では48kバイトでアドレスH'BFFFとなります。

図2.17 アクセスできるデータサイズおよびステート数と内蔵周辺モジュールの対応

2.9.2 ビット操作命令使用上の注意事項

BSET、BCLR、BNOT、BST、BISTの各命令は、バイト単位でデータをリードし、ビット操作後に再びバイト単位でデータをライトします。

したがって、同一アドレスに2つのレジスタが割り付けられている場合や、ライト専用ビットを含むレジスタ、またはポートに対してこれらの命令を使用する場合には注意が必要です。

動作順序		動作内容
1	リード	指定したアドレスのデータ（バイト単位）をリードします。
2	ビット操作	リードしたデータの指定された1ビットを操作します。
3	ライト	指定したアドレスに操作したデータ（バイト単位）をライトします。

(1) 同一アドレスに割り付けられた2つのレジスタのビット操作

例1：タイマロードレジスタとタイマカウンタへのビット操作

図2.18に同一アドレスに割り付けられた2つのレジスタを持つタイマの構成例を示します。

リロードタイマのタイマロードレジスタとタイマカウンタにビット操作命令を実行した場合、タイマロードレジスタとタイマカウンタはアドレスを共有しているため、次のように動作します。

動作順序		動作内容
1	リード	タイマカウンタのデータ（バイト単位）をリードします。
2	ビット操作	CPUは命令で指定された1ビットを操作（セットまたはリセット）します。
3	ライト	操作したデータ（バイト単位）をタイマロードレジスタにライトします。

タイマカウンタは、カウントを続けているのでリードした値がタイマロードレジスタとは必ずしも等しくありません。その結果操作の対象となったビット以外は、タイマカウンタの値がタイマロードレジスタへライトされます。




図2.18 タイマの構成例

例 2 : ポート 3 に B S E T 命令を実行した場合

P_{3₇}、P_{3₆}は入力端子に設定され、それぞれ Low レベル、High レベルが入力されているとし、P_{3₅}～P_{3₀}は出力端子に設定され、それぞれ Low レベル出力状態とします。

以下に、B S E T 命令で P_{3₀}に High レベル出力を行う例を示します。

【A ; B S E T 命令を実行前】

	P _{3₇}	P _{3₆}	P _{3₅}	P _{3₄}	P _{3₃}	P _{3₂}	P _{3₁}	P _{3₀}
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
P C R 3	0	0	1	1	1	1	1	1
P D R 3	1	0	0	0	0	0	0	0

【B ; B S E T 命令を実行】

B S E T #0 , @P D R 3

ポート 3 に対して B S E T 命令を実行します。

【C ; B S E T 命令を実行後】

	P _{3₇}	P _{3₆}	P _{3₅}	P _{3₄}	P _{3₃}	P _{3₂}	P _{3₁}	P _{3₀}
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
P C R 3	0	0	1	1	1	1	1	1
P D R 3	0	1	0	0	0	0	0	1

【D ; B S E T 命令の動作説明】

B S E T 命令を実行すると、C P U は、最初にポート 3 をリードします。

P_{3₇}、P_{3₆}は入力端子であるので、C P U は端子の状態 (Low レベル、High レベル入力) をリードします。P_{3₅}～P_{3₀}は出力端子であるので、C P U は P D R 3 の値をリードします。したがって、この例では、P D R 3 は H' 80ですが、C P U がリードしたデータは H' 40となります。

次に、C P U は、リードしたデータのビット 0 を 1 にセットして、データを H' 41 に変更します。

最後に、この値 (H' 41) を P D R 3 に書き込んで、B S E T 命令を終了します。

その結果、P D R 3 のビット 0 が 1 になり、P_{3₀}は High レベル出力になります。しかし、P D R 3 のビット 7、6 が変化してしまいます。

そのため、PDR3と同じデータをメモリ上のワークエリアに格納し、ワークエリア上のデータに対しビット操作を行った後、このデータをPDR3にライトしてください。

【A； BSET命令を実行前】

MOV B #80 R0L
MOV B R0L @RAM0
MOV B R0L @PDR3

PDR3に書き込む値(H'80)をあらかじめメモリ上のワークエリア(RAM0)とPDR3にライトします。

	P3 ₇	P3 ₆	P3 ₅	P3 ₄	P3 ₃	P3 ₂	P3 ₁	P3 ₀
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
PCR3	0	0	1	1	1	1	1	1
PDR3	1	0	0	0	0	0	0	0

RAM0	1	0	0	0	0	0	0	0
------	---	---	---	---	---	---	---	---

【B； BSET命令を実行】

BSET #0 @RAM0

PDR3のワークエリア(RAM0)に対してBSET命令を実行します。

【C； BSET命令を実行後】

MOV B @RAM0, R0L
MOV B R0L @PDR3

ワークエリア(RAM0)の値をPDR3にライトします。

	P3 ₇	P3 ₆	P3 ₅	P3 ₄	P3 ₃	P3 ₂	P3 ₁	P3 ₀
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
PCR3	0	0	1	1	1	1	1	1
PDR3	1	0	0	0	0	0	0	1

RAM0	1	0	0	0	0	0	0	1
------	---	---	---	---	---	---	---	---

(2) ライト専用ビットを含むレジスタのビット操作

例3：ポート3のPCR3にBCLR命令を実行した場合

P_{3₇}、P_{3₆}は入力端子に設定され、それぞれ Low レベル、High レベルが入力されているとします。P_{3₅}～P_{3₀}は出力端子に設定され、それぞれ Low レベル出力状態とします。

ここで、BCLR命令で、P_{3₀}を入力ポートにする例を示します。入力端子に設定されたP_{3₀}はHigh レベルが入力されるものとします。

【A； BCLR命令を実行前】

	P _{3₇}	P _{3₆}	P _{3₅}	P _{3₄}	P _{3₃}	P _{3₂}	P _{3₁}	P _{3₀}
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
PCR3	0	0	1	1	1	1	1	1
PDR3	1	0	0	0	0	0	0	0

【B； BCLR命令を実行】

BCLR #0 @PCR3

PCR3に対してBCLR命令を実行します。

【C； BCLR命令を実行後】

	P _{3₇}	P _{3₆}	P _{3₅}	P _{3₄}	P _{3₃}	P _{3₂}	P _{3₁}	P _{3₀}
入出力	出力	入力						
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
PCR3	1	1	1	1	1	1	1	0
PDR3	1	0	0	0	0	0	0	0

【D； BCLR命令の動作説明】

BCLR命令を実行すると、CPUは、最初にPCR3をリードします。PCR3はライト専用レジスタですので、CPUはH'FFをリードします。したがって、この例ではPCR3はH'3Fですが、CPUがリードしたデータはH'FFとなります。

次に、CPUは、リードしたデータのビット0を0にクリアして、データをH'FBに変更します。

最後に、このデータ(H'FE)をPCR3に書き込んで、BCLR命令を終了します。

その結果、PCR3のビット0が0になり、P_{3₀}は入力ポートになります。しかし、PCR3のビット7、ビット6が1になって、入力ポートであったP_{3₇}、P_{3₆}は出力ポートに変化してしまいます。

そのため、PCR3と同じデータをメモリ上のワークエリアに格納し、ワークエリア上のデータに対しビット操作を行った後、このデータをPCR3にライトしてください。

【A：BCLR命令を実行前】

MOV B #3F, R0L
MOV B R0L, @RAM0
MOV B R0L, @PCR3

PCR3に書き込む値(H'3F)をあらかじめメモリ上のワークエリア(RAM0)とPCR3にライトします。

	P3 ₇	P3 ₆	P3 ₅	P3 ₄	P3 ₃	P3 ₂	P3 ₁	P3 ₀
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル
PCR3	0	0	1	1	1	1	1	1
PDR3	1	0	0	0	0	0	0	0

RAM0	0	0	1	1	1	1	1	1
------	---	---	---	---	---	---	---	---

【B：BCLR命令を実行】

BCLR #0 @RAM0

PCR3のワークエリア(RAM0)に対してBCLR命令を実行します。

【C：BCLR命令を実行後】

MOV B @RAM0, R0L
MOV B R0L, @PCR3

ワークエリア(RAM0)の値をPCR3にライトします。

	P3 ₇	P3 ₆	P3 ₅	P3 ₄	P3 ₃	P3 ₂	P3 ₁	P3 ₀
入出力	入力	入力	出力	出力	出力	出力	出力	出力
端子状態	Low レベル	High レベル	Low レベル	Low レベル	Low レベル	Low レベル	Low レベル	High レベル
PCR3	0	0	1	1	1	1	1	0
PDR3	1	0	0	0	0	0	0	0

RAM0	0	0	1	1	1	1	1	0
------	---	---	---	---	---	---	---	---

同一のアドレスに割り付けられた2つのレジスタの一覧を表2.12に、ライト専用ビットを含むレジスタの一覧を表2.13に示します。

表2.12 同一のアドレスに割り付けられた2つのレジスタの一覧

レジスタ名	略称	アドレス
タイマカウンタB1／タイマロードレジスタB1	TCB1/TLB1	H'FFB3
タイマカウンタB2／タイマロードレジスタB2	TCB2/TLB2	H'FF9D
タイマカウンタB3／タイマロードレジスタB3	TCB3/TLB3	H'FF9F
タイマカウンタC／タイマロードレジスタC	TCC/TLC	H'FFB5
I ² Cバスモードレジスタ1／スレーブアドレスレジスタ1	ICMR1/SAR1	H'FF83
I ² Cバスモードレジスタ2／スレーブアドレスレジスタ2	ICMR2/SAR2	H'FF87
ポートデータレジスタ1*	PDR1	H'FFD4
ポートデータレジスタ2*	PDR2	H'FFD5
ポートデータレジスタ3*	PDR3	H'FFD6
ポートデータレジスタ4*	PDR4	H'FFD7
ポートデータレジスタ5*	PDR5	H'FFD8
ポートデータレジスタ6*	PDR6	H'FFD9
ポートデータレジスタ7*	PDR7	H'FFDA
ポートデータレジスタ8*	PDR8	H'FFDB
ポートデータレジスタ9*	PDR9	H'FFDC
ポートデータレジスタA*	PDR A	H'FFDD


【注】* ポートデータレジスタと端子入力が兼用になっています。

表2.13 ライト専用ビットを含むレジスタの一覧


レジスタ名	略称	アドレス
ポートコントロールレジスタ1	PCR1	H'FFB4
ポートコントロールレジスタ2	PCR2	H'FFB5
ポートコントロールレジスタ3	PCR3	H'FFB6
ポートコントロールレジスタ4	PCR4	H'FFB7
ポートコントロールレジスタ5	PCR5	H'FFB8
ポートコントロールレジスタ6	PCR6	H'FFB9
ポートコントロールレジスタ7	PCR7	H'FFEA
ポートコントロールレジスタ8	PCR8	H'FFEB
ポートコントロールレジスタ9	PCR9	H'FFEC
ポートコントロールレジスタA	PCRA	H'FFED
タイマコントロールレジスタF	TCRF	H'FFB6

2.9.3 EEPMOV命令使用上の注意事項

- (1) EEPMOV命令はブロック転送命令で、R5で示されるアドレスから始まるR4Lで示されるバイト数のデータを、R6で示されるアドレスへ転送します。



- (2) 転送先の最終アドレス ($R_6 + R_4 L$ の値) がH'FFFFを超えないように（実行途中に R_6 の値がH'FFFF→H'0000とならないように）、 $R_4 L$ 、 R_6 を設定してください。



3. 例外処理

第3章 目次

3. 1	概要	3 - 1
3. 2	リセット	3 - 1
3. 2. 1	概要	3 - 1
3. 2. 2	リセットシーケンス	3 - 1
3. 2. 3	リセット直後の割り込み	3 - 3
3. 3	割り込み	3 - 3
3. 3. 1	概要	3 - 3
3. 3. 2	各レジスタの説明	3 - 5
3. 3. 3	外部割り込み	3 - 15
3. 3. 4	内部割り込み	3 - 16
3. 3. 5	割り込み動作	3 - 16
3. 3. 6	割り込み応答時間	3 - 21
3. 4	使用上の注意事項	3 - 22
3. 4. 1	スタック領域に関する使用上の注意事項	3 - 22
3. 4. 2	ポートモードレジスタを書き換える際の注意事項	3 - 23

3.1 概要

本LSIの例外処理には、リセットと割り込みがあります。表3.1に、例外処理の種類と優先度を示します。

表3.1 例外処理の種類と優先度

例外処理開始タイミング		
優先度 ↑ ↓	例外処理要因	
高 ↑ ↓ 低	リセット	リセットが解除されると例外処理を開始します。
	割り込み	割り込み要求が発生すると、命令の実行終了時または例外処理終了時に例外処理を開始します。

3.2 リセット

3.2.1 概要

リセットは最も優先順位の高い例外処理です。

リセットによって、CPUの内部状態と、内蔵周辺モジュールの各レジスタがイニシャライズされます。

3.2.2 リセットシーケンス

RES端子が Low レベルになると、実行中の処理はすべて打ち切られ、本LSIはリセット状態になります。

本LSIを確実にリセットするために、電源投入時には、クロック発振器の発振安定時間の間RES端子を Low レベルに保持してください。また、動作中にリセットする場合は、最低10システムクロックの間、 Low レベルに保持してください。

- ① CPUの内部状態と内蔵周辺モジュールの各レジスタのイニシャライズを行い、コンディションコードレジスタ（CCR）のIビットをセットします。
- ② リセット例外処理ベクタアドレス（H'0000～H'0001）をリードしてPCに転送した後、PCで示されるアドレスからプログラムの実行を開始します。

パワーオン／パワーオフ時には、RES端子を Low レベルにしてください。

リセットシーケンスを図3.1に示します。




図3.1 リセットシーケンス

3.2.3 リセット直後の割り込み

リセット後、スタックポインタ (S P : R 7) をイニシャライズする前に割り込みを受け付けると、P C と C C R の退避が正常に行われないため、プログラムの暴走の原因となります。これを防ぐため、リセット例外処理が実行された直後はすべての割り込み要求が禁止されています。すなわち、リセット直後はプログラムの先頭 1 命令が必ず実行されますので、プログラムの先頭命令は、S P をイニシャライズする命令としてください（例：M O V . W # x x : 1 6 , S P）。

3.3 割り込み

3.3.1 概要

割り込み例外処理を開始する要因には、14の外部割り込み要因 (N M I 、W K P₇～W K P₀、I R Q₄～I R Q₀) と内蔵モジュールから24の内部割り込み要因があります。割り込み要因と優先度、ならびにベクタアドレスの一覧表を表3.2に示します。複数の割り込み要求が発生したときは、優先度の高い方から処理されます。

これらの割り込みには次のような特長があります。

- (1) 内部割り込みおよび外部割り込みは、C C R の I ビットによりマスクされます。C C R の I ビットが 1 にセットされていると、割り込み要求フラグはセットされますが、割り込みは受け付けられません。
- (2) N M I 、I R Q₄～I R Q₀は、立ち上がりエッジセンスまたは立ち下がりエッジセンスのいずれかに設定することができます。

表 3.2 割り込み優先順位

割り込み要因発生元	割り込み内容	ベクタNo.	ベクタアドレス	優先順位
外部割り込み	RES	0	H'0000~H'0001	高↑
	NMI	3	H'0006~H'0007	
	IRQ ₀	4	H'0008~H'0009	
	IRQ ₁	5	H'000A~H'000B	
	IRQ ₂	6	H'000C~H'000D	
	IRQ ₃	7	H'000E~H'000F	
	IRQ ₄	8	H'0010~H'0011	
	WKP ₀	9	H'0012~H'0013	
	WKP ₁			
	WKP ₂			
内部割り込み	WKP ₃			↓低
	WKP ₄			
	WKP ₅			
	WKP ₆			
	WKP ₇			
	タイマB 3	10	H'0014~H'0015	
	タイマA	11	H'0016~H'0017	
	タイマB 1	12	H'0018~H'0019	
	タイマC	13	H'001A~H'001B	
	タイマF L	14	H'001C~H'001D	
	タイマF H	15	H'001E~H'001F	
	タイマG	16	H'0020~H'0021	
	タイマB 2	17	H'0022~H'0023	
	SCI 3	18	H'0024~H'0025	
	A/D変換器	19	H'0026~H'0027	
	(SLEEP命令の実行)	20	H'0028~H'0029	
	タイマH	21	H'002A~H'002B	
	I ² C 1	22	H'002C~H'002D	
	I ² C 2	23	H'002E~H'002F	

【注】 H'0002~H'0005は本LSIではリザーブされており、ユーザは使用できません。

3.3.2 各レジスタの説明

割り込みを制御するレジスタの一覧を表3.3に示します。

表3.3 割り込み制御レジスタ

名 称	略 称	R/W	初期値	アドレス
IRQエッジセレクトレジスタ	I E G R	R/W	H'60	H'FFF2
割り込み許可レジスタ1	I E N R 1	R/W	H'00	H'FFF3
割り込み許可レジスタ2	I E N R 2	R/W	H'00	H'FFF4
割り込み要求レジスタ1	I R R 1	R/W*	H'20	H'FFF6
割り込み要求レジスタ2	I R R 2	R/W*	H'00	H'FFF7
ウェイクアップ割り込み要求レジスタ	I W P R	R/W*	H'00	H'FFF9

【注】* フラグクリアのための0ライトのみ可能です。

(1) IRQエッジセレクトレジスタ (I E G R)

ビット:	7	6	5	4	3	2	1	0
NMIEG	—	—	IEG4	IEG3	IEG2	IEG1	IEG0	
初期値:	0	1	1	0	0	0	0	0
R/W:	R/W	—	—	R/W	R/W	R/W	R/W	R/W

I E G Rは、8ビットのリードとライトが可能なレジスタで、NMIとIRQ₄～IRQ₀端子の立ち上がりエッジセンスまたは立ち下がりエッジセンスを指定します。

ビット7:NMIエッジセレクト (NMIEG)

NMI端子の入力センスを選択します。

ビット7	説 明	
NMIEG		
0	NMI端子入力の立ち下がりエッジを検出	(初期値)
1	NMI端子入力の立ち上がりエッジを検出	

ビット6～5:リザーブビット

リザーブビットです。各ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット4 : IRQ₄エッジセレクト (IEG4)

IRQ₄端子、ADTRG端子の入力センスを選択します。

ビット4	説明	
IEG4		
0	IRQ ₄ 端子、ADTRG端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ ₄ 端子、ADTRG端子入力の立ち上がりエッジを検出	

ビット3 : IRQ₃エッジセレクト (IEG3)

IRQ₃端子、TMIF端子の入力センスを選択します。

ビット3	説明	
IEG3		
0	IRQ ₃ 端子、TMIF端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ ₃ 端子、TMIF端子入力の立ち上がりエッジを検出	

ビット2 : IRQ₂エッジセレクト (IEG2)

IRQ₂端子、TMIC端子の入力センスを選択します。

ビット2	説明	
IEG2		
0	IRQ ₂ 端子、TMIC端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ ₂ 端子、TMIC端子入力の立ち上がりエッジを検出	

ビット1 : IRQ₁エッジセレクト (IEG1)

IRQ₁端子、TMIB1端子の入力センスを選択します。

ビット1	説明	
IEG1		
0	IRQ ₁ 端子、TMIB1端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ ₁ 端子、TMIB1端子入力の立ち上がりエッジを検出	

ビット0 : IRQ₀エッジセレクト (IEG0)

IRQ₀端子の入力センスを選択します。

ビット0	説明	
IEG0		
0	IRQ ₀ 端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ ₀ 端子入力の立ち上がりエッジを検出	

(2) 割り込み許可レジスタ1 (IENR1)

ビット:	7	6	5	4	3	2	1	0
	IENTA	IENTB3	IENWP	IEN4	IEN3	IEN2	IEN1	IENO
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

IENR1は、8ビットのリードとライトが可能なレジスタで、割り込み要求を許可または禁止します。

ビット7: タイマA割り込みイネーブル (IENTA)

タイマAオーバフロー割り込み要求を許可または禁止します。

ビット7	説明
IENTA	
0	タイマAの割り込み要求を禁止
1	タイマAの割り込み要求を許可

ビット6: タイマB3割り込みイネーブル (IENTB3)

タイマB3オーバフロー割り込み要求を許可または禁止します。

ビット6	説明
IENTB3	
0	タイマB3の割り込み要求を禁止
1	タイマB3の割り込み要求を許可

ビット5: ウェイクアップ割り込みイネーブル (IENWP)

WKP₇～WKP₀割り込み要求を許可または禁止します。

ビット5	説明
IENWP	
0	WKP ₇ ～WKP ₀ 端子の割り込み要求を禁止
1	WKP ₇ ～WKP ₀ 端子の割り込み要求を許可

ビット4～0: IRQ₄～IRQ₀割り込みイネーブル (IEN4～IENO)

IRQ₄～IRQ₀割り込み要求を許可または禁止します。

ビットn	説明
IENN	
0	IRQ _n 端子の割り込み要求を禁止
1	IRQ _n 端子の割り込み要求を許可

(n = 4～0)

(3) 割り込み許可レジスタ 2 (IENR2)

ビット:	7	6	5	4	3	2	1	0
	IENDT	IENAD	IENTB2	IENTG	IENTFH	IENTFL	IENTC	IENTB1
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

IENR2は、8ビットのリードとライトが可能なレジスタで、割り込み要求を許可または禁止します。

ビット7: 直接遷移割り込みイネーブル (IENDT)

直接遷移割り込み要求を許可または禁止します。

ビット7	説明
IENDT	
0	直接遷移による割り込み要求を禁止 (初期値)
1	直接遷移による割り込み要求を許可

ビット6: A/D変換器割り込みイネーブル (IENAD)

A/D変換終了割り込み要求を許可または禁止します。

ビット6	説明
IENAD	
0	A/D変換器の割り込み要求を禁止 (初期値)
1	A/D変換器の割り込み要求を許可

ビット5: タイマB2割り込みイネーブル (IENTB2)

タイマB2オーバフロー割り込み要求を許可または禁止します。

ビット5	説明
IENTB2	
0	タイマB2の割り込み要求を禁止 (初期値)
1	タイマB2の割り込み要求を許可

ビット4：タイマG割り込みイネーブル (I ENT G)

タイマGインプットキャプチャまたはオーバフロー割り込み要求を許可または禁止します。

ビット4	説明
I ENT G	
0	タイマGの割り込み要求を禁止
1	タイマGの割り込み要求を許可

ビット3：タイマF H割り込みイネーブル (I ENT F H)

タイマF Hコンペアマッチまたはオーバフロー割り込み要求を許可または禁止します。

ビット3	説明
I ENT F H	
0	タイマF Hの割り込み要求を禁止
1	タイマF Hの割り込み要求を許可

ビット2：タイマF L割り込みイネーブル (I ENT F L)

タイマF Lコンペアマッチまたはオーバフロー割り込み要求を許可または禁止します。

ビット2	説明
I ENT F L	
0	タイマF Lの割り込み要求を禁止
1	タイマF Lの割り込み要求を許可

ビット1：タイマC割り込みイネーブル (I ENT C)

タイマCオーバフローまたはアンダフロー割り込み要求を許可または禁止します。

ビット1	説明
I ENT C	
0	タイマCの割り込み要求を禁止
1	タイマCの割り込み要求を許可

ビット0：タイマB 1割り込みイネーブル (I ENT B 1)

タイマB 1オーバフロー割り込み要求を許可または禁止します。

ビット0	説明
I ENT B 1	
0	タイマB 1の割り込み要求を禁止
1	タイマB 1の割り込み要求を許可

なお、SCI3の割り込みの制御については「10.2.2 (6) シリアルコントロールレジスタ3(SCR3)」を、I²C1、I²C2の割り込みの制御については「10.3 I²Cバスインターフェース」を、タイマHの割り込みの制御については「9.9 タイマH」を参照してください。

(4) 割り込み要求レジスタ1 (IRR1)

ビット:	7	6	5	4	3	2	1	0
	IRRTA	IRRTB3	—	IRRI4	IRRI3	IRRI2	IRRI1	IRRI0

初期値: 0 0 1 0 0 0 0 0 0

R/W: R/W* R/W* — R/W* R/W* R/W* R/W* R/W*

【注】* フラグクリアのための0ライトのみ可能です。

IRR1は、8ビットリードとライトが可能なレジスタで、タイマA、タイマB3、IRQ4～IRQ9。割り込み要求が発生すると対応するフラグが1にセットされます。各フラグは割り込みが受け付けられても自動的にクリアされません。各フラグをクリアする場合は0をライトしてクリアしてください。

ビット7: タイマA割り込み要求フラグ (IRRTA)

ビット7 IRRTA	説明
0	〔クリア条件〕 IRRTA=1の状態でIRRATAに0をライトしたとき (初期値)
1	〔セット条件〕 タイマAのカウンタ値がオーバフロー (H'FF→H'00) したとき

ビット6: タイマB3割り込み要求フラグ (IRRTB3)

ビット6 IRRTB3	説明
0	〔クリア条件〕 IRRTB3=1の状態でIRRTB3に0をライトしたとき (初期値)
1	〔セット条件〕 タイマB3のカウント値がオーバフロー (H'FF→H'00) したとき

ビット5: リザーブビット

リザーブビットです。本ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット4～0：IRQ_n～IRQ₀割り込み要求フラグ (IRR14～IRR10)

ビットn	説明
IRRIn	
0	〔クリア条件〕 IRRIn=1の状態でIRRInに0をライトしたとき (初期値)
1	〔セット条件〕 IRQ _n 端子が割り込み入力に設定されており、かつ当該端子に指定されたエッジが入力されたとき

(n = 4～0)

(5) 割込み要求レジスタ2 (IRR2)

ビット：	7	6	5	4	3	2	1	0
	IRRDT	IRRAD	IRRTB2	IRRTG	IRRTFH	IRRTFL	IRRTC	IRRTB1

初期値： 0 0 0 0 0 0 0 0 0

R/W： R/W* R/W* R/W* R/W* R/W* R/W* R/W* R/W*

【注】* フラグクリアのための0ライトのみ可能です。

IRR2は、8ビットのリードとライトが可能なレジスタで、直接遷移、A/D変換器、タイマB2、タイマG、タイマFH、タイマFL、タイマC、タイマB1割り込み要求が発生すると、対応するフラグが1にセットされます。各フラグは割り込みが受け付けられても自動的にクリアされません。各フラグをクリアする場合は0をライトしてクリアしてください。

ビット7：直接遷移割り込み要求フラグ (IRRDT)

ビット7	説明
IRRDT	
0	〔クリア条件〕 IRRDT=1の状態でIRRDTに0をライトしたとき (初期値)
1	〔セット条件〕 DTONに1をセットした状態でスリープ命令を実行し直接遷移したとき

ビット6：A/D変換器割り込み要求フラグ（IRRAD）

ビット6 IRRAD	説明
0	[クリア条件] IRRAD=1の状態でIRRADに0をライトしたとき (初期値)
1	[セット条件] A/D変換器が変換終了し、ADSFがリセットされたとき

ビット5：タイマB2割り込み要求フラグ（IRRTB2）

ビット5 IRRTB2	説明
0	[クリア条件] IRRTB2=1の状態でIRRTB2に0をライトしたとき (初期値)
1	[セット条件] タイマB2のカウント値がオーバフロー（H'FF→H'00）したとき

ビット4：タイマG割り込み要求フラグ（IRRTG）

ビット4 IRRTG	説明
0	[クリア条件] IRRTG=1の状態でIRRTGに0をライトしたとき (初期値)
1	[セット条件] TMIG端子がTMIG入力に設定されており、かつ当該端子に指定されたエッジが入力されたとき

ビット3：タイマFH割り込み要求フラグ（IRRTFH）

ビット3 IRRTFH	説明
0	[クリア条件] IRRTFH=1の状態でIRRTFHに0をライトしたとき (初期値)
1	[セット条件] 8ビットタイマモードでTCFHとOCRFHが一致したとき、または16ビットタイマモードでTCF(TCFL, TCFH)とOCRF(OCRFL, OCRFH)が一致したとき

ビット2：タイマFL割り込み要求フラグ (IRRTFL)

ビット2 IRRTFL	説明
0	[クリア条件] IRRTFL=1の状態でIRRTFLに0をライトしたとき (初期値)
1	[セット条件] 8ビットタイマモードでTCFLとOCRFLが一致したとき

ビット1：タイマC割り込み要求フラグ (IRRTC)

ビット1 IRRTC	説明
0	[クリア条件] IRRTC=1の状態でIRRTCに0をライトしたとき (初期値)
1	[セット条件] タイマCのカウンタ値がアップカウンタ設定時オーバフロー ($H'FF \rightarrow H'00$) したとき、またはダウンカウンタ設定時アンダフロー ($H'00 \rightarrow H'FF$) したとき

ビット0：タイマB1割り込み要求フラグ (IRRTB1)

ビット0 IRRTB1	説明
0	[クリア条件] IRRTB1=1の状態でIRRTB1に0をライトしたとき (初期値)
1	[セット条件] タイマB1のカウンタ値がオーバフロー ($H'FF \rightarrow H'00$) したとき

(6) ウェイクアップ割り込み要求レジスタ (IWRP)

ビット:	7	6	5	4	3	2	1	0
	IWPF7	IWPF6	IWPF5	IWPF4	IWPF3	IWPF2	IWPF1	IWPF0

初期値: 0 0 0 0 0 0 0 0 0

R/W: R/W* R/W* R/W* R/W* R/W* R/W* R/W* R/W* R/W*

【注】* フラグクリアのための0ライトのみ可能です。

IWRPは、8ビットのリードとライトが可能なレジスタで、WKP₇～WKP₀端子がウェイクアップ入力に設定されており、当該端子に立ち下がりエッジが入力されたとき、対応するフラグが1にセットされます。各フラグは割り込みが受け付けられても自動的にクリアされません。各フラグをクリアする場合は0をライトしてクリアしてください。

ビット7～0：ウェイクアップ割り込み要求フラグ (IWPF7～IWPF0)

ビットn	説明
IWPFn	
0	〔クリア条件〕 IWPF7n=1の状態でIWPF7nに0をライトしたとき （初期値）
1	〔セット条件〕 WKP _n 端子がウェイクアップ入力に設定されており、かつ当該端子に立ち下がりエッジが入力されたとき

(n = 7 ~ 0)

3.3.3 外部割り込み

外部割り込みには、NMI割り込み、WKP₇～WKP₀割り込み、IRQ₄～IRQ₀割り込みの14要因があります。

(1) NMI割り込み

NMI割り込みは、NMI端子の入力信号により要求されます。

NMI割り込みは、立ち上がりエッジセンスまたは立ち下がりエッジセンスをIEGRのNMI EGにより指定できます。

NMI割り込みは最優先の割り込みで、CCRのIビットの値にかかわらず、常に受け付けられます。

NMI割り込み例外処理のベクタ番号は3です。この例外処理が受け付けられると、CCRのIビットが1にセットされます。

(2) WKP₇～WKP₀割り込み

WKP₇～WKP₀割り込みはWKP₇～WKP₀端子の立ち下がりエッジ入力により要求されます。

PMR5により端子機能がWKP₇～WKP₀端子に選択された状態で立ち下がりエッジが入力されると、IWRPの対応するビットが1にセットされ、割り込み要求を発生します。

ウェイクアップ割り込み要求の受け付けは、IENR1のIENWPビットを0にクリアすることにより禁止できます。また、CCRのIビットを1にすることによりすべての割り込みをマスクできます。

WKP₇～WKP₀割り込みの割り込み例外処理が受け付けられると、CCRのIビットが1にセットされます。WKP₇～WKP₀割り込み例外処理のベクタ番号は9です。8つの割り込み要因が1つのベクタ番号に割り付けられているため、例外処理ルーチンで要因を判別してください。

(3) IRQ₄～IRQ₀割り込み

IRQ₄～IRQ₀割り込みは、IRQ₄～IRQ₀端子の入力信号により要求されます。

IRQ₄～IRQ₀割り込みは、立ち上がりエッジセンスまたは立ち下がりエッジセンスをIEGRのIEG4～IEG0により指定できます。

PMR2、PMR1により端子機能がIRQ₄～IRQ₀端子に選択された状態で指定されたエッジが入力されると、IRR1の対応するビットが1にセットされ、割り込み要求を発生します。

割り込み要求の受け付けは、IENR1のIEN4～IEN0ビットを0にクリアすることにより、禁止できます。また、CCRのIビットを1にセットすることによりすべての割り込みをマスクできます。

IRQ₄～IRQ₀割り込みの割り込み例外処理が受け付けられると、CCRのIビットが1にセットされます。

IRQ₄～IRQ₀割り込み例外処理のベクタ番号は8～4です。優先順位はIRQ₄(低)→IRQ₀(高)の順に高くなります。詳細は表3.2を参照してください。

3.3.4 内部割り込み

内蔵周辺モジュールからの割り込みによる内部割り込み要因は、24要因あります。

内蔵周辺モジュールからの割り込み要求が発生すると、IRR2、IRR1の対応するビットが1にセットされます。IENR2、IENR1の各ビットを0にクリアすることにより、各割り込み要求の受け付けは禁止できます。また、CCRのIビットを1にセットすることにより、すべての割り込みをマスクできます。

これらの割り込み例外処理が受け付けられると、CCRのIビットは1にセットされます。ベクタ番号は10~23です。内蔵周辺モジュールからの割り込みの優先順位については表3.2を参照してください。

3.3.5 割り込み動作

割り込みは、割り込みコントローラによって制御されます。割り込みコントローラのブロック図を図3.2に、割り込み受け付けまでのフローを図3.3に示します。

割り込み動作は以下のとおりです。

- ① 割り込み許可レジスタの対応するビットが1にセットされている状態で、割り込み要因が発生したとき、割り込みコントローラに対して割り込み要求信号が送られます。
- ② 割り込みコントローラに割り込み要求信号が送られると、割り込み要求フラグがセットされます。
- ③ 割り込み許可フラグが1にセットされている割り込みの中で、優先順位にしたがって最高位の割り込み要求が選択され、その他は保留となります（表3.2参照）。
- ④ CCRのIビットを参照し、Iビットが0にクリアされている場合は、割り込み要求は受け付けますが、Iビットが1にセットされている場合は割り込み要求は保留となります。
- ⑤ 割り込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、PCとCCRがスタック領域に退避されます。このときのスタックの状態を図3.4に示します。スタックされるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- ⑥ CCRのIビットが1にセットされます。これにより、すべての割り込みはマスクされます。
- ⑦ 受け付けた割り込みに対応するベクタアドレスを生成し、そのアドレスの内容によって示されるアドレスから、割り込み処理ルーチンの実行を開始します。

プログラム領域を内蔵ROMに、スタック領域を内蔵RAMにとった場合の割り込みシーケンスを図3.5に示します。

- 【注】
1. 本LSIでは、割り込み許可レジスタをクリアすることにより割り込みをディスエブルにする場合、または割り込み要求レジスタをクリアする場合は、かならず割り込みをマスクした状態（I=1）で行ってください。
 2. I=0の状態で上記の操作を行うと、当該操作命令の実行と当該割り込みの発生が競合した場合には、当該操作命令の実行終了時に発生した割り込みに対応する例外処理を実行します。





図3.2 割り込みコントローラのブロック図




〈記号説明〉

PC : プログラムカウンタ

CCR : コンディションコードレジスタ

I : CCRのIビット

図 3.3 割り込み受付けまでのフロー



〈記号説明〉

PC_H : プログラムカウンタ (PC) の上位 8 ビット

PC_L : プログラムカウンタ (PC) の下位 8 ビット

CCR : コンディションコードレジスタ

SP : スタックポインタ

【注】 1. PC はリターン後に実行する最初の命令のアドレスです。

2. レジスタの退避および復帰は必ずワードサイズで、偶数アドレスから行ってください。

* リターン時には無視されます。

図 3.4 割り込み例外処理終了後のスタック状態




図3.5 割り込みシーケンス

3.3.6 割り込み応答時間

割り込み要求フラグがセットされた後、割り込み処理ルーチンの先頭命令を実行するまでの待ちステート数を表3.4に示します。

表3.4 割り込み待ちステート数

項目	ステート数	合計
実行中の命令終了時の待ち時間*	1~13	15~27
P C、C C Rのスタック	4	
ベクタフェッチ	2	
命令フェッチ	4	
内部処理	4	


【注】* E E P M O V命令は除きます。

3.4 使用上の注意事項

3.4.1 スタック領域に関する使用上の注意事項

本LSIでは、ワードデータをアクセスする場合は、アドレスの最下位ビットは0とみなされます。スタック領域に対するアクセスは、常にワードサイズで行い、スタックポインタ(S P : R7)の内容は奇数にしないでください。すなわち、レジスタの退避や復帰は、「PUSH Rn (MOV.W Rn, @-S P)」または「POP Rn (MOV.W @SP+, Rn)」を使用してください。

S Pに奇数を設定すると、誤動作の原因となります。S Pに奇数を設定した場合の動作例を図3.6に示します。



〈記号説明〉

PC_H : プログラムカウンタの上位バイト

PC_L : プログラムカウンタの下位バイト

R1L : 汎用レジスタのR1L

SP : スタックポインタ

図3.6 SPに奇数を設定したときの動作

また、割り込み例外処理およびRTE命令実行時のCCRの退避時および復帰時はワードサイズで扱われます。退避時には、ワードサイズデータの上位バイトおよび下位バイトとともにCCRの値が退避されます。復帰時には、偶数アドレスの値がCCRに格納され、奇数アドレスの値は無視されます。

3.4.2 ポートモードレジスタを書き換える際の注意事項

外部割り込み端子の機能切り換えのためにポートモードレジスタを書き換える際には、以下の点に注意してください。

外部割り込み端子 ($\overline{\text{IRQ}_4} \sim \overline{\text{IRQ}_0}$, $\overline{\text{WKP}_7} \sim \overline{\text{WKP}_0}$) を制御しているポートモードレジスタを書き換えて端子機能を切り換えた場合、端子に有効な割り込みが入力されていなくても、端子機能を切り換えた時点での割り込み要求フラグが 1 にセットされますので、割り込み要求フラグを 0 にクリアしてから使用してください。

1 にセットされる割り込み要求フラグとその条件を表 3.5 に示します。

表 3.5 割り込み要求フラグが 1 にセットされる条件

I にセットされる 割り込み要求フラグ		条 件
I R R I 1	I R R I 4	<ul style="list-style-type: none"> • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 4 が 0 の状態で、 P M R 2 の I R Q 4 を 0 から 1 に書き換えたとき • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 4 が 1 の状態で、 P M R 2 の I R Q 4 を 1 から 0 に書き換えたとき
I R R I 3		<ul style="list-style-type: none"> • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 3 が 0 の状態で、 P M R 1 の I R Q 3 を 0 から 1 に書き換えたとき • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 3 が 1 の状態で、 P M R 1 の I R Q 3 を 1 から 0 に書き換えたとき
I R R I 2		<ul style="list-style-type: none"> • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 2 が 0 の状態で、 P M R 1 の I R Q 2 を 0 から 1 に書き換えたとき • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 2 が 1 の状態で、 P M R 1 の I R Q 2 を 1 から 0 に書き換えたとき
I R R I 1		<ul style="list-style-type: none"> • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 1 が 0 の状態で、 P M R 1 の I R Q 1 を 0 から 1 に書き換えたとき • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 1 が 1 の状態で、 P M R 1 の I R Q 1 を 1 から 0 に書き換えたとき
I R R I 0		<ul style="list-style-type: none"> • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 0 が 0 の状態で、 P M R 2 の I R Q 0 を 0 から 1 に書き換えたとき • <u>IRQ</u>, 端子が Low レベルで I E G R の I E G 0 が 1 の状態で、 P M R 2 の I R Q 0 を 1 から 0 に書き換えたとき
I W P R	I W P F 7	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 7 を 0 から 1 に書き換えたとき
	I W P F 6	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 6 を 0 から 1 に書き換えたとき
	I W P F 5	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 5 を 0 から 1 に書き換えたとき
	I W P F 4	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 4 を 0 から 1 に書き換えたとき
	I W P F 3	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 3 を 0 から 1 に書き換えたとき
	I W P F 2	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 2 を 0 から 1 に書き換えたとき
	I W P F 1	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 1 を 0 から 1 に書き換えたとき
	I W P F 0	<u>WKP</u> , 端子が Low レベルの状態で、P M R 5 の W K P 0 を 0 から 1 に書き換えたとき

ポートモードレジスタの操作と割り込み要求フラグのクリアの手順を図3.7に示します。

端子機能を切り換える場合は、ポートモードレジスタの操作前に割り込み禁止状態にして、ポートモードレジスタ操作後に、少なくとも1命令（N O P命令で可）実行してから、1にセットされた割り込み要求フラグを0にクリアしてください。ポートモードレジスタ操作後に1命令実行せず割り込み要求フラグを0にクリアする命令を実行しても、割り込み要求フラグはクリアされませんので注意してください。

なお、端子機能切り換えに伴う割り込み要求フラグのセットを回避する他の方法として、表3.5の条件を満たさないように端子をHighレベルに制御して行う方法もあります。




図3.7 ポートモードレジスタ操作と割り込み要求フラグのクリア手順

4. クロック発振器

第4章 目次

4. 1 概要	4 - 1
4. 1. 1 ブロック図	4 - 1
4. 1. 2 システムクロックとサブクロック	4 - 1
4. 2 システムクロック発振器	4 - 2
4. 3 サブクロック発振器	4 - 5
4. 4 プリスケーラ	4 - 6
4. 5 発振子に関する注意事項	4 - 6

4.1 概要

本LSIは、クロック発生回路(CPG:Clock Pulse Generator)を内蔵しています。

クロック発生回路は、システムクロック発振器、システムクロック分周器からなるシステムクロック発生回路と、サブクロック発振器、サブクロック分周器からなるサブクロック発生回路の2つの回路から構成されます。

4.1.1 ブロック図

図4.1にクロック発生回路のブロック図を示します。




図4.1 クロック発生回路のブロック図

4.1.2 システムクロックとサブクロック

クロック (ϕ および ϕ_{sub}) は、CPUおよび周辺機能を動作させるための基準クロックです。

ϕ をシステムクロック、 ϕ_{sub} をサブクロックと呼びます。また、 ϕ_{osc} をOSCクロック、 ϕ_w をウォッチクロックと呼びます。

クロック $\phi/8192$ 、 $\phi/4096$ 、 $\phi/2048$ 、 $\phi/1024$ 、 $\phi/512$ 、 $\phi/256$ 、 $\phi/128$ 、 $\phi/64$ 、 $\phi/32$ 、 $\phi/16$ 、 $\phi/8$ 、 $\phi/4$ 、 $\phi/2$ 、 $\phi_w/128$ 、 $\phi_w/64$ 、 $\phi_w/32$ 、 $\phi_w/16$ 、 $\phi_w/8$ 、 $\phi_w/4$ 、 $\phi_w/2$ 、 ϕ_w は、周辺機能で必要とするクロックであり各周辺機能によって異なります。

4.2 システムクロック発振器

システムクロック分周器へクロックを供給する方法には、水晶発振子またはセラミック発振子を接続する方法と、外部クロックを入力する方法があります。

(1) 水晶発振子を接続する方法

水晶発振子の接続例を図4.2に示します。




図4.2 水晶発振子の接続例

図4.3に水晶発振子の等価回路を示します。発振子は表4.1に示す特性のものを使用してください。




図4.3 水晶発振子の等価回路

表4.1 水晶発振子のパラメータ

周波数 (MHz)	2	4	8	10
R_s (max)	500Ω	100Ω	50Ω	30Ω
C_o (max)	7 pF			

(2) セラミック発振子を接続する方法

セラミック発振子の接続例を図4.4に示します。




図4.4 セラミック発振子の接続例

(3) ボード設計上の注意

水晶発振子（セラミック発振子）を接続して発振させる場合、次の点に注意してください。

発振回路部の近くで信号線を通過させないでください。誘導により正しい発振ができなくなる場合があります（図4.5参照）。

また、ボード設計に際しては、発振子および負荷容量はできるだけOSC₁、OSC₂端子の近くに配置してください。




図4.5 発振回路部のボード設計に関する注意事項

(4) 外部クロックを入力する方法

外部クロックを OSC_1 端子に接続し、 OSC_2 端子をオープン状態にします。

この場合の接続例を図4.6に示します。




図4.6 外部クロックを入力する場合の接続例

周 波 数	O S C クロック (ϕ_{osc})
duty	45%～55%

4.3 サブクロック発振器

(1) 32.768 kHz水晶発振子を接続する方法

サブクロック分周器へクロックを供給するには、図4.7に示すように32.768 kHzの水晶発振子を接続します。接続する場合の注意については、「4.2 (3) ボード設計上の注意」と同様です。




図4.7 32.768 kHz水晶発振子の接続例

図4.8に32.768 kHz水晶発振子の等価回路を示します。




図4.8 32.768 kHz水晶発振子の等価回路

(2) サブクロックを必要としない場合の端子処理

サブクロックを必要としない場合には、図4.9に示すように X_1 端子を V_{cc} に接続し、 X_2 端子をオープンしてください。




図4.9 サブクロックを必要としない場合の端子処理

4.4 プリスケーラ

本LSIは、入力クロックの異なる2本のプリスケーラ（プリスケーラS、プリスケーラW）を内蔵しています。

プリスケーラSは、システムクロック（ ϕ ）を入力クロックとする13ビットのカウンタで、分周した出力を内蔵周辺モジュールの内部クロックとして使用します。プリスケーラWは32.768 kHzを4分周したクロック（ $\phi_w/4$ ）を入力クロックとする5ビットのカウンタで、分周した出力をタイマAの時計用タイムベース動作に使用します。

(1) プリスケーラS (PSS)

プリスケーラSは、システムクロック（ ϕ ）を入力クロックとする13ビットのカウンタで、1サイクルごとにカウントアップします。

リセット時、プリスケーラSはH'0000にイニシャライズされ、リセット解除後、カウントアップを開始します。

スタンバイモード、ウォッチモード、サブアクティブモード、およびサブスリープモードでは、システムクロック発振器が停止するためプリスケーラSの動作も停止します。このとき、プリスケーラSはH'0000にイニシャライズされます。

CPUによるプリスケーラSのデータリードまたはデータライトはできません。

プリスケーラSの出力は、全ての内蔵周辺モジュールで共用しており、分周比は各内蔵周辺機能で独立に設定できます。

なお、アクティブ（中速）モードではプリスケーラSのクロック入力が $\phi_{osc}/16$ となります。

(2) プリスケーラW (PSW)

プリスケーラWは、32.768 kHzを4分周したクロック（ $\phi_w/4$ ）を入力クロックとする5ビットのカウンタです。

リセット時、プリスケーラWはH'00にイニシャライズされ、リセット解除後、カウントアップを開始します。

スタンバイモード、ウォッチモード、サブアクティブモード、およびサブスリープモードに移行しても、X₁、X₂端子にクロックが供給されているかぎり、プリスケーラWは動作を継続します。

プリスケーラWは、TMAのTMA3、TMA2を各々1に設定することでリセットできます。

また、プリスケーラWの出力は、タイマAのクロックとして使用できます。このとき、タイマAは時計用タイムベースとして機能します。

4.5 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので本章で案内する発振子の接続例を参考に、マスク版、ZTAT[®]版共にユーザ側での充分な評価を実施してご使用願います。発振子の回路定格は発振子、実装回路の浮遊容量などにより異なるため、発振子メーカーと充分ご相談の上決定してください。発振端子に印加される電圧が最大定格を越えないような設計を行ってください。

5. 低消費電力モード

第5章 目次

5. 1	概要	5 - 1
5. 1. 1	システムコントロールレジスタ	5 - 4
5. 2	スリープモード	5 - 8
5. 2. 1	スリープモードへの遷移	5 - 8
5. 2. 2	スリープモードの解除	5 - 8
5. 3	スタンバイモード	5 - 9
5. 3. 1	スタンバイモードへの遷移	5 - 9
5. 3. 2	スタンバイモードの解除	5 - 9
5. 3. 3	スタンバイモード解除後の発振安定時間の設定	5 - 10
5. 4	ウォッチモード	5 - 11
5. 4. 1	ウォッチモードへの遷移	5 - 11
5. 4. 2	ウォッチモードの解除	5 - 11
5. 4. 3	ウォッチモード解除後の発振安定時間の設定	5 - 11
5. 5	サブスリープモード	5 - 12
5. 5. 1	サブスリープモードへの遷移	5 - 12
5. 5. 2	サブスリープモードの解除	5 - 12
5. 6	サブアクティブモード	5 - 13
5. 6. 1	サブアクティブモードへの遷移	5 - 13
5. 6. 2	サブアクティブモードの解除	5 - 13
5. 6. 3	サブアクティブモードの動作周波数について	5 - 13
5. 7	アクティブ（中速）モード	5 - 14
5. 7. 1	アクティブ（中速）モードへの遷移	5 - 14
5. 7. 2	アクティブ（中速）モードの解除	5 - 14
5. 7. 3	アクティブ（中速）モードの動作周波数について	5 - 14
5. 8	直接遷移	5 - 15

5.1 概要

本LSIには、リセット解除後にLSIが動作するモードとして、消費電力を著しく低下させる6種類の低消費電力モードを含む、7種類の動作モードをもっています。


表5.1に動作モードの概要を示します。

表5.1 動作モードの概要

動作モード	説明
アクティブ（高速）モード	CPUがシステムクロックにより、高速動作でプログラムを実行しているモードです。
アクティブ（中速）モード	CPUがシステムクロックにより、低速動作でプログラムを実行しているモードです。
サブアクティブモード	CPUがサブクロックにより、低速動作でプログラムを実行しているモードです。
スリープモード	CPUが動作を停止し、内蔵周辺機能がシステムクロックで動作しているモードです。
サブスリープモード	CPUが動作を停止し、タイマA、タイマC、およびタイマGがサブクロックで動作しているモードです。
ウォッチモード	CPUが動作を停止し、タイマAの時計機能がサブクロックで動作しているモードです。
スタンバイモード	CPUおよびすべての内蔵の周辺機能が動作を停止しているモードです。

上記7種類の動作モードのうち、アクティブ（高速）モード以外の動作モードを低消費電力モードと呼びます。また、本章では、アクティブ（高速）モードとアクティブ（中速）モードを総称してアクティブモードと呼びます。

図5.1にモード遷移図を示します。



→ : 例外処理を行って遷移します。

低速消費電力モード

【注】1. 割り込みによって各モード間の遷移を行う場合は、割り込み要因発生のみで遷移することはできません。必ず割り込み要求を受け付けてから、割り込み処理を行うようにしてください。

2. 各モード間の遷移条件の詳細は、5.2～5.8節の各モードの説明を参照してください。

*¹ タイマA割り込み、I R Q₁割り込み、W K P₇～W K P₀割り込み

*² タイマA割り込み、タイマC割り込み、タイマG割り込み、I R Q₄～I R Q₀割り込み、W K P₇～W K P₀割り込み、N M I 割り込み

*³ すべての割り込み

*⁴ I R Q₁、I R Q₀割り込み、W K P₇～W K P₀割り込み、N M I 割り込み

*⁵ タイマA割り込み、I R Q₀割り込み、N M I 割り込み、W K P₇～W K P₀割り込み

図 5.1 モード遷移図

表5.2に各モードでのLSIの内部状態を示します。

表5.2 各動作モードでのLSIの状態

機能	アクティブ		スリープ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ	
	高速	中速						
システムクロック発振器	動作	動作	動作	停止	停止	停止	停止	
サブクロック発振器	動作	動作	動作	動作	動作	動作	動作	
CPU動作	命令	動作	停止	停止	動作	停止	停止	
	RAM		動作	保持		保持	保持	
	レジスタ						保持 ^{*1}	
	I/O							
外部割り込みの動作	NMI	動作	動作	動作	動作	動作	動作	
	IRQ ₀							
	IRQ ₁		動作	保持 ^{*5}	動作	動作		
	IRQ ₂						保持 ^{*5}	
	IRQ ₃							
	IRQ ₄							
	WKP ₀							
	WKP ₁							
	WKP ₂							
	WKP ₃							
周辺機能の動作	WKP ₄	動作	動作	動作	動作	動作	動作	
	WKP ₅							
	WKP ₆		動作	保持	動作	動作	動作	
	WKP ₇							
	タイマA		動作	動作	動作 ^{*4}	動作 ^{*4}	動作 ^{*4}	
	タイマB1～B3				保持	保持	保持	
	タイマC		動作	動作	動作／保持 ^{*2}	動作／保持 ^{*2}		
	タイマF				保持	保持		
	タイマG				動作／保持 ^{*3}	動作／保持 ^{*3}		
	タイマH				保持	保持		
I ² C1、I ² C2	動作	動作	動作	保持	保持	保持	保持	
				リセット	リセット	リセット	リセット	
	SCI3	動作	動作	保持	保持	保持	保持	
	8ビットPWM			保持	保持	保持	保持	
A/D	動作	動作	動作	保持	保持	保持	保持	

【注】 *1 レジスタは保持、出力はハイインピーダンス

*2 外部クロックまたは内部クロックとして $\phi_w/4$ を選択した場合に動作、その他は停止して保持

*3 内部クロックとして $\phi_w/2$ を選択した場合に動作、その他は停止して保持

*4 時計用タイムベース機能を選択時に動作

*5 外部割り込み要求は無視されます。割り込み要求レジスタの内容は影響を受けません。

5.1.1 システムコントロールレジスタ

表5.3に動作モードを設定するシステムコントロールレジスタを示します。

表5.3 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
システムコントロールレジスタ1	S Y S C R 1	R/W	H'07	H'FFF0
システムコントロールレジスタ2	S Y S C R 2	R/W	H'E0	H'FFF1

(1) システムコントロールレジスタ1 (S Y S C R 1)

ビット:	7	6	5	4	3	2	1	0
	SSBY	STS2	STS1	STS0	LSON	—	—	—
初期値:	0	0	0	0	0	1	1	1
R/W:	R/W	R/W	R/W	R/W	R/W	—	—	—

S Y S C R 1は、8ビットのリードとライトが可能なレジスタで、低消費電力モードの制御を行います。

ビット7:ソフトウェアスタンバイ (S S B Y)

スタンバイモード、ウォッチモードへの遷移を指定します。

ビット7	説 明
S S B Y	
0	アクティブモードでS L E E P命令実行後、スリープモードに遷移 サブアクティブモードでS L E E P命令実行後、サブスリープモードに遷移 (初期値)
1	アクティブモードでS L E E P命令実行後、スタンバイモードあるいはウォッチモードに遷移 サブアクティブモードでS L E E P命令実行後、ウォッチモードに遷移

ビット 6～4：スタンバイタイマセレクト 2～0 (STS 2～STS 0)

特定の割り込みにより、スタンバイモード、ウォッチモードを解除し、アクティブモードに遷移する場合に、クロックが安定するまで C P U と周辺機能が待機する時間を指定します。動作周波数に応じて待機時間が10ms以上となるように指定してください。

ビット 6 STS 2	ビット 5 STS 1	ビット 4 STS 0	説明	
0	0	0	待機時間 = 8,192 ステート (初期値)	
		1	待機時間 = 16,384 ステート	
	1	0	待機時間 = 32,768 ステート	
		1	待機時間 = 65,536 ステート	
1	*	*	待機時間 = 131,072 ステート	

* Don't care

ビット 3：ロースピードオンフラグ (L S O N)

ウォッチモードを解除時に、C P U の動作クロックをシステムクロック (ϕ) にするか、サブクロック (ϕ_{sub}) にするかを選択します。他の制御ビット、割り込み入力の組み合わせで動作モードを決定します。

ビット 3 L S O N	説明	
0	C P U の動作クロックはシステムクロック (ϕ)	(初期値)
1	C P U の動作クロックはサブクロック (ϕ_{sub})	

ビット 2～0：リザーブビット

リザーブビットです。各ビットはリードすると常に 1 が読み出されます。ライトは無効です。

(2) システムコントロールレジスタ 2 (S Y S C R 2)

ビット :	7	6	5	4	3	2	1	0
	—	—	—	NESEL	DTON	MSON	SA1	SA0
初期値 :	1	1	1	0	0	0	0	0

R / W : — — — R / W R / W R / W R / W R / W

S Y S C R 2 は、8 ビットのリードとライトが可能なレジスタで、低消費電力モードの制御を行います。

ビット 7～5：リザーブビット

リザーブビットです。各ビットはリードすると常に 1 が読み出されます。ライトは無効です。

ビット4：ノイズ除去サンプリング周波数選択（N E S E L）

サブクロック発振器より生成されたウォッチクロック（ ϕ_w ）を、システムクロック発振器より生成されたO S C クロック（ ϕ_{osc} ）により、サンプリングする周波数を選択します。 $\phi_{osc} = 2 \sim 10$ MHzのときは、0をセットしてください。

ビット4	説明	
N E S E L		
0	ϕ_{osc} の16分周クロックでサンプリング	(初期値)
1	ϕ_{osc} の4分周クロックでサンプリング	

ビット3：ダイレクトトランスマスクオンフラグ（D T O N）

アクティブ（高速）モード、アクティブ（中速）モード、サブアクティブモードの各モード間を、S L E E P 命令を実行することにより直接遷移するか否かを指定します。S L E E P 命令実行後に遷移する動作モードは、本ビット以外の制御ビットの組み合わせで決定します。

ビット3	説明
D T O N	
0	<ul style="list-style-type: none"> アクティブモードでS L E E P 命令を実行したとき、スタンバイモード、ウォッちモード、またはスリープモードに遷移 サブアクティブモードでS L E E P 命令を実行したとき、ウォッちモード、またはサブスリープモードに遷移
1	<ul style="list-style-type: none"> アクティブ（高速）モードでS L E E P 命令を実行したとき、アクティブ（中速）モード（SSBY=0、MSON=1、LS0N=0のとき）、またはサブアクティブモード（SSBY=1、TMA3=1、LS0N=1のとき）に直接遷移 アクティブ（中速）モードでS L E E P 命令を実行したとき、アクティブ（高速）モード（SSBY=0、MSON=0、LS0N=0のとき）、またはサブアクティブモード（SSBY=1、TMA3=1、LS0N=1のとき）に直接遷移 サブアクティブモードでS L E E P 命令を実行したとき、アクティブ（高速）モード（SSBY=1、TMA3=1、LS0N=0、MSON=0のとき）、またはアクティブ（中速）モード（SSBY=1、TMA3=1、LS0N=0、MSON=1のとき）に直接遷移

ビット2：ミドルスピードオンフラグ（M S O N）

スタンバイモード、ウォッチモード、スリープモード解除後、アクティブ（高速）モードで動作させるか、アクティブ（中速）モードで動作させるかを選択します。

ビット2	説明
M S O N	
0	アクティブ（高速）モードで動作 （初期値）
1	アクティブ（中速）モードで動作

ビット1、0：サブアクティブモードクロックセレクト（S A 1、S A 0）

サブアクティブモードのC P Uの動作クロック（ $\phi_w/8$ 、 $\phi_w/4$ 、 $\phi_w/2$ ）を選択します。S A 1、S A 0はサブアクティブモードでライトしても値は更新されません。

ビット1	ビット0	説明
S A 1	S A 0	
0	0	$\phi_w/8$ （初期値）
	1	$\phi_w/4$
1	*	$\phi_w/2$

* Don't care

5.2 スリープモード

5.2.1 スリープモードへの遷移

アクティブモードで、SYSCTR1のSSBYが0、LSONが0のときSLEEP命令を実行すると、スリープモードに遷移します。スリープモードではCPUの動作は停止しますが、内蔵周辺モジュールは動作します。なお、CPUのレジスタの内容は保持されます。

5.2.2 スリープモードの解除

スリープモードの解除は、すべての割り込み(タイマA、タイマB1、タイマB2、タイマB3、タイマC、タイマF、タイマG、タイマH、NMI、IRQ₄～IRQ₆、WKP₇～WKP₉、SCI3、I²C1、I²C2、A/D変換器)、RES端子入力によって行われます。

(1) 割り込みによる解除

割り込み要求が発生すると、スリープモードは解除され、割り込み例外処理を開始します。SYSCTR2のMSONが0のときアクティブ(高速)モードに、MSONが1のときアクティブ(中速)モードに遷移します。なお、CCRのIビットが1のとき、あるいは割込み許可レジスタにより当該割り込みの受付けが禁止されている場合はスリープ状態は解除されません。

(2) RES端子による解除

RES端子をLowレベルにするとリセット状態に遷移し、スリープモードは解除されます。

5.3 スタンバイモード

5.3.1 スタンバイモードへの遷移

アクティブモードでSYSCR1のSSBYが1、LSONが0、およびTMAのTMA3が0のときSLEEP命令を実行すると、スタンバイモードに遷移します。スタンバイモードではクロック発生回路からのクロック供給を停止するため、CPUおよび内蔵周辺機能が停止します。規定の電圧が与えられている限り、CPUのレジスタと一部の内蔵周辺機能の内部レジスタ、および内蔵RAMのデータは保持されています。さらに、RAMデータ保持電圧で規定した電圧が与えられているかぎり、内蔵RAMのデータは保持されています。このとき、I/Oポートはハイインピーダンス状態となります。

5.3.2 スタンバイモードの解除

スタンバイモードの解除は、割り込み(NMI、IRQ₁、IRQ₀、WK_{P7}～WK_{P0})、RES端子入力によって行われます。

(1) 割り込みによる解除

割り込み要求が発生すると、システムクロックの発振が開始され、SYSCR1のSTS2～STS0により設定された時間が経過した後、安定したシステムクロックがLSI全体に供給されて、スタンバイモードは解除され、割り込み例外処理を開始します。SYSCR2のMSDNが0のときはアクティブ(高速)モードに、1のときはアクティブ(中速)モードに遷移します。なお、CCRのIビットが1のとき、あるいは、割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、スタンバイモードは解除されません。

(2) RES端子による解除

RES端子をLowレベルにすると、システムクロックの発振が開始されます。発振安定時間経過後、RES端子をHighレベルにすると、CPUはリセット例外処理を開始します。なお、システムクロックの発振開始と同時にLSI全体にシステムクロックが供給されます。RES端子は、必ずシステムクロックの発振が安定するまで、Lowレベルを保持してください。

5.3.3 スタンバイモード解除後の発振安定時間の設定

S Y S C R 1 の S T S 2 ~ S T S 0 の設定は、以下のようにしてください。

(1) 水晶発振の場合

表 5.4 に動作周波数と S T S 2 ~ S T S 0 の設定値に対する待機時間を示します。待機時間が10 ms以上となるように S T S 2 ~ S T S 0 を設定してください。

表 5.4 動作周波数と発振安定時間

(単位 : ms)

STS2	STS1	STS0	待機時間	5 MHz	4 MHz	2 MHz	1 MHz	0.5MHz
0	0	0	8,192ステート	1.6	2.0	4.1	8.2	16.4
		1	16,384ステート	3.2	4.1	8.2	16.4	32.8
	1	0	32,768ステート	6.6	8.2	16.4	32.8	65.5
		1	65,536ステート	13.1	16.4	32.8	65.5	131.1
1	*	*	131,072ステート	26.2	32.8	65.5	131.1	262.1

* Don't care

(2) 外部クロックの場合

任意の値を選択可能です。通常の場合は、最短時間 (S T S 2 = S T S 1 = S T S 0 = 0) の使用を推奨します。

5.4 ウオッチモード

5.4.1 ウオッチモードへの遷移

アクティブモード、サブアクティブモードでSYSCTR1のSSBYが1、TMAのTMA3が1のときSLEEP命令を実行すると、ウォッチモードに遷移します。ウォッチモードではタイマA以外の内蔵周辺機能は動作を停止します。規定の電圧が与えられている限り、CPUと一部の内蔵周辺機能の内部レジスタ、および内蔵RAMの内容は保持され、I/Oポートは遷移前の状態を保持します。

5.4.2 ウオッチモードの解除

ウォッチモードの解除は、割り込み(NMI、IRQ₀、WK_{P0}～WK_{Pn}、タイマA)、RES端子入力によって行われます。

(1) 割り込みによる解除

タイマA割り込み、IRQ₀割り込み、またはWK_{P0}～WK_{Pn}割り込み要求が発生するとウォッチモードは解除され、SYSCTR1のLSONとSYSCTR2のMSDNの組み合わせで、LSON=0かつMSDN=0のときはアクティブ(高速)モードに、LSON=0かつMSDN=1のときはアクティブ(中速)モードに、LSON=1のときはサブアクティブモードに遷移します。NMI割り込み要求が発生すると、ウォッチモードは解除され、MSDN=0のときはアクティブ(高速)モードに、MSDN=1のときはアクティブ(中速)モードに遷移します。アクティブモードに遷移するときは、SYSCTR1のSTS2～STS0により設定された時間が経過した後、安定したクロックがLSI全体に供給され、割り込み例外処理を開始します。

なお、CCRのIビットが1の場合、あるいは割り込み許可レジスタにより当該割り込みの受付けが禁止されている場合は、ウォッチモードは解除されません。

(2) RES端子による解除

RES端子による解除については、「5.3.2 スタンバイモードの解除 (2) RES端子による解除」を参照してください。

5.4.3 ウオッチモード解除後の発振安定時間の設定

ウォッチモード解除後の発振安定時間の設定については、「5.3.3 スタンバイモード解除後の発振安定時間の設定」を参照してください。

5.5 サブスリープモード

5.5.1 サブスリープモードへの遷移

サブアクティブモードでSYSCR1のSSBYが0、LSONが1、TMAのTMA3が1のときSLEEP命令を実行すると、サブスリープモードに遷移します。サブスリープモードでは、タイマA、タイマC、およびタイマG以外の内蔵周辺機能は動作を停止します。規定の電圧が与えられている限り、CPUと一部の内蔵周辺機能の内部レジスタ、内蔵RAMの内容は保持され、I/Oポートは遷移前の状態を保持します。

5.5.2 サブスリープモードの解除

サブスリープモードの解除は、割り込み(タイマA、タイマC、タイマG、IRQ₄～IRQ₆、NMI、WK_{P7}～WK_{P0})、RES端子入力によって行われます。

(1) 割り込みによる解除

割り込み要求が発生するとサブスリープモードは解除され、割り込み例外処理を開始します。なお、CCRのIビットが1の場合、あるいは割り込み許可レジスタにより当該割り込みの受付けが禁止されている場合は、サブスリープモードは解除されません。

(2) RES端子による解除

RES端子による解除については、「5.3.2 スタンバイモードの解除 (2) RES端子による解除」を参照してください。

5.6 サブアクティブモード

5.6.1 サブアクティブモードへの遷移

ウォッチモードで割り込み(タイマA、IRQ₀、WKP₁～WKP₀)が発生したとき、SYSCTR1のLSONが1ならば、サブアクティブモードに遷移します。また、サブスリープモードで割り込み(タイマA、タイマC、タイマG、NMI、IRQ₄～IRQ₀、WKP₁～WKP₀)が発生したとき、サブアクティブモードに遷移します。なお、CCRのIビットが1の場合、または割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、サブアクティブモードに遷移しません。

5.6.2 サブアクティブモードの解除

サブアクティブモードの解除は、SLEEP命令またはRES端子入力により行われます。

(1) SLEEP命令による解除

SYSCTR1のSSBYが1、TMAのTMA3が1の状態でSLEEP命令を実行すると、サブアクティブモードは解除され、ウォッチモードに遷移します。また、SYSCTR1のSSBYが0、LSONが1、TMAのTMA3が1の状態でSLEEP命令を実行すると、サブスリープモードに遷移します。また、直接遷移によってアクティブモードへ遷移します。

直接遷移の詳細は「5.8 直接遷移」を参照してください。

(2) RES端子による解除

RBS端子による解除については、「5.3.2 スタンバイモードの解除 (2) RES端子による解除」を参照してください。

5.6.3 サブアクティブモードの動作周波数について

サブアクティブモードの動作周波数は、SYSCTR2のSA1、SA0により、ウォッチクロック(ϕ_w)の2分周、4分周、8分周から選択できます。

5.7 アクティブ（中速）モード

5.7.1 アクティブ（中速）モードへの遷移

スタンバイモードで割り込み（NMI、IRQ₁、IRQ₀、WKP₁～WKP₀）が発生したとき、ウォッチモードで割り込み（タイマA、NMI、IRQ₁、WKP₁～WKP₀）が発生したとき、あるいはスリープモードですべての割り込みが発生したとき、SYSCTR1のLSONが0かつSYSCTR2のMSONが1ならば、アクティブ（中速）モードに遷移します。なお、CCRのIビットが1の場合、または割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、アクティブ（中速）モードに遷移しません。

5.7.2 アクティブ（中速）モードの解除

アクティブ（中速）モードの解除は、SLEEP命令またはRES端子入力により行われます。

(1) SLEEP命令による解除

SYSCTR1のSSBYが1、LSONが0、TMAのTMA3が0の状態でSLEEP命令を実行すると、スタンバイモードに遷移します。SYSCTR1のSSBYが1、TMAのTMA3が1の状態でSLEEP命令を実行すると、ウォッチモードに遷移します。

SYSCTR1のSSBYが0、LSONが0の状態でSLEEP命令を実行すると、スリープモードに遷移します。直接遷移によってアクティブ（高速）モード、またはサブアクティブモードへ遷移します。

直接遷移の詳細は「5.8 直接遷移」を参照してください。

(2) RES端子による解除

RES端子をLowレベルにすると、リセット状態に遷移し、アクティブ（中速）モードは解除されます。

5.7.3 アクティブ（中速）モードの動作周波数について

アクティブ（中速）モードは、アクティブ（高速）モードの1/8の動作周波数のクロックにより動作します。

5.8 直接遷移

CPUがプログラムを実行している動作モードにはアクティブ（高速）モード、アクティブ（中速）モード、サブアクティブモードの3つのモードがあります。この3つの動作モードの間で、プログラムを停止する事なく遷移することを直接遷移と呼びます。直接遷移はSYSCTR2のDTONを1にセットし、SLEEP命令を実行することにより可能です。遷移後は直接遷移割り込み例外処理を開始します。なお、割り込み許可レジスタ2により直接遷移割り込みが禁止されている場合は、スリープモードまたはウォッチモードへ遷移します。また、CCRのIビットを1の状態で直接遷移を行うとスリープモードまたはウォッチモードに遷移し、遷移後のモードから割り込みによる解除は不可能となりますので注意してください。

(1) アクティブ（高速）モードからアクティブ（中速）モードへの直接遷移

アクティブ（高速）モードでSYSCTR1のSSBYを0、LSONを0、SYSCTR2のMS0Nを1、DT0Nを1にセットした状態でSLEEP命令を実行すると、スリープモードを経由してアクティブ（中速）モードに遷移します。

(2) アクティブ（中速）モードからアクティブ（高速）モードへの直接遷移

アクティブ（中速）モードでSYSCTR1のSSBYを0、LSONを0、SYSCTR2のMS0Nを0、DT0Nを1にセットした状態でSLEEP命令を実行すると、スリープモードを経由してアクティブ（高速）モードに遷移します。

(3) アクティブ（高速）モードからサブアクティブモードへの直接遷移

アクティブ（高速）モードでSYSCTR1のSSBYを1、LSONを1、SYSCTR2のDT0Nを1、TMAのTMA3を1にセットした状態でSLEEP命令を実行すると、ウォッチモードを経由してサブアクティブモードに遷移します。

(4) サブアクティブモードからアクティブ（高速）モードへの直接遷移

サブアクティブモードでSYSCTR1のSSBYを1、LSONを0、SYSCTR2のMS0Nを0、DT0Nを1、TMAのTMA3を1にセットした状態でSLEEP命令を実行すると、ウォッチモードを経由し、SYSCTR1のSTS2～STS0により設定された時間を経過した後、直接、アクティブ（高速）モードに遷移します。

(5) アクティブ（中速）モードからサブアクティブモードへの直接遷移

アクティブ（中速）モードでSYSCTR1のSSBYを1、LSONを1、SYSCTR2のDT0Nを1、TMAのTMA3を1にセットした状態でSLEEP命令を実行すると、ウォッチモードを経由してサブアクティブモードに遷移します。

(6) サブアクティブモードからアクティブ（中速）モードへの直接遷移

サブアクティブモードでSYSCTR1のSSBYを1、LSONを0、SYSCTR2のMSONを1、DTONを1、TMAのTMA3を1にセットした状態でSLEEP命令を実行すると、ウォッチモードを経由し、SYSCTR1のSTS2～STS0により設定された時間を経過した後、直接、アクティブ（中速）モードに遷移します。

6. ROM

第6章 目次

6. 1 概要	6 - 1
6. 1. 1 ブロック図	6 - 1
6. 2 PROMモード	6 - 2
6. 2. 1 PROMモードの設定	6 - 2
6. 2. 2 ソケットアダプタの端子対応とメモリマップ	6 - 2
6. 3 プログラミング	6 - 5
6. 3. 1 書き込みとペリファイ	6 - 6
6. 3. 2 書き込み時の注意	6 - 9
6. 4 書き込み後の信頼性	6 - 10

6.1 概要

H 8／3945 は 40k バイトの ROM (マスク ROM)、H 8／3946 は 48k バイトの ROM (マスク ROM)、H 8／3947 は、60k バイトの ROM (PROM またはマスク ROM) を内蔵しています。ROM は 16 ビット幅のデータバスで CPU と接続されており、バイトデータおよびワードデータにかかわらず 2 ステートの高速アクセスが可能です。

なお、H 8／3947 の PROM 版は、PROM モードに設定することにより、汎用 PROM ライタを用いて自由にプログラムの書き込みができます。

6.1.1 ブロック図

ROM のブロック図を図 6.1 に示します。




図 6.1 ROM のブロック図 (H 8／3947 の場合)

6.2 PROMモード

6.2.1 PROMモードの設定

H8/3947のPROM版の場合、PROMモードに設定すると、マイクロコンピュータとしての機能が停止して、HN27C101と同一の方法で内蔵PROMのプログラムを行うことができます。ただし、ページプログラミング方式はサポートしていません。

PROMモードの設定方法を、表6.1に示します。

表6.1 PROMモードの設定

端子名	設定
TEST端子	High レベル
PB ₄ /AN ₄ 端子	Low レベル
PB ₅ /AN ₅ 端子	Low レベル
PB ₆ /AN ₆ 端子	High レベル

6.2.2 ソケットアダプタの端子対応とメモリマップ

PROMのプログラムは、表6.2で示すようにパッケージに対応したソケットアダプタを付けて、32ピンに変換し、汎用PROMライタでプログラミングを行います。

ソケットアダプタの端子対応図を図6.2に示します。また、メモリマップを図6.3に示します。


表6.2 ソケットアダプタ

パッケージ名	ソケットアダプタの名称
100ピン(FP-100A)	HS3947ESF01H

FP-100A	端 子	端 子	HN27C101(32E)
12	RES	V _{cc}	1
47	P6 ₀	E0 ₀	13
48	P6 ₁	E0 ₁	14
49	P6 ₂	E0 ₂	15
50	P6 ₃	E0 ₃	17
51	P6 ₄	E0 ₄	18
52	P6 ₅	E0 ₅	19
53	P6 ₆	E0 ₆	20
54	P6 ₇	E0 ₇	21
70	P8 ₀	EA ₀	12
69	P8 ₁	EA ₁	11
68	P8 ₂	EA ₂	10
67	P8 ₃	EA ₃	9
66	P8 ₄	EA ₄	8
65	P8 ₅	EA ₅	7
64	P8 ₆	EA ₆	6
63	P8 ₇	EA ₇	5
55	P7 ₀	EA ₈	27
91	P4 ₀	EA ₉	26
57	P7 ₁	EA ₁₀	23
58	P7 ₂	EA ₁₁	25
59	P7 ₃	EA ₁₂	4
60	P7 ₄	EA ₁₃	28
61	P7 ₅	EA ₁₄	29
84	P1 ₀	EA ₁₅	3
85	P1 ₁	EA ₁₆	2
62	P7 ₆	CE	22
56	P7 ₇	OE	24
83	P1 ₂	PGM	31
34, 79	V _{cc}	V _{cc}	32
92	AV _{cc}		
6	TEST		
8	X ₁		
99	PB ₀		
13	NMI		
81	P1 ₃		
82	P1 ₄		
86	P1 ₅		
9, 30, 71	V _{ss}	V _{ss}	16
5	AV _{ss}		
97	PB ₁		
98	PB ₂		

【注】 図中に記載されていない端子はすべてオープンにしてください。

図 6.2 ソケットアダプタの端子対応図(HN27C101)



【注】* PROMモードでこのアドレス領域をリードした場合、出力データは保証されません。

したがって、PROMライタでプログラムする際に、アドレスは必ずH'0000～H'EDFFに設定してください。誤ってH'EE00以降にプログラムするとPROMの書き込みや確認ができないことがありますので注意してください。

また、プログラムする際にはこのアドレス領域（H'EE00～H'1FFFF）のデータはH'FFとしてください。

図 6.3 H8/3947のPROMモード時のメモリマップ

6.3 プログラミング

PROMモード時の書き込み、ベリファイなどのモード選択は、表6.3に示すような設定により行います。

表6.3 PROMモード時の書き込みモードの選択

モード	CB	OE	PGM	V _{pp}	V _{cc}	E0 ₇ ～E0 ₀	EA ₁₆ ～EA ₀
書き込み	L	H	L	V _{pp}	V _{cc}	データ入力	アドレス入力
ベリファイ	L	L	H	V _{pp}	V _{cc}	データ出力	アドレス入力
プログラミング禁止	L	L	L	V _{pp}	V _{cc}	ハイインピーダンス	アドレス入力
	L	H	H				
	H	L	L				
	H	H	H				

〈記号説明〉

L : Low レベル

H : High レベル

V_{pp} : V_{pp} レベル

V_{cc} : V_{cc} レベル

なお、書き込み、読み出しへは、標準EPROM HN27C101と同じ仕様になっています。ただし、ページプログラミング方式はサポートしていませんので、ページプログラミングモードに設定しないでください。ページプログラミングモードのみをサポートしているPROMライタは使用できません。PROMライタを選択する場合には、1バイト毎の高速高信頼度プログラミング方式をサポートしていることを確認してください。また、アドレスは必ずH'0000～H'EDFFに設定してください。

6.3.1 書き込みとベリファイ

書き込みとベリファイは効率のよい高速高信頼度プログラミング方式で行うことができます。この方式は、デバイスへの電圧ストレス、あるいは書き込みデータの信頼性を損うことなく高速な書き込みを行うことができます。

高速高信頼度プログラミングの基本的なフローを図6.4に示します。




図6.4 高速高信頼度プログラミングフローチャート

プログラミング時の電気的特性を表6.4、表6.5に示します。

表6.4 DC特性

(条件: $V_{CC} = 6.0V \pm 0.25V$ 、 $V_{PP} = 12.5V \pm 0.3V$ 、 $V_{SS} = 0V$ 、 $T_s = 25^\circ C \pm 5^\circ C$)

項目	記号	min	typ	max	単位	測定条件
入力 High レベル電圧	$E0_1 \sim E0_6, EA_{1:6} \sim EA_6, \overline{OE}, \overline{CE}, \overline{PGM}$	V_{IH}	2.4	—	$V_{CC} + 0.3$	V
入力 Low レベル電圧	$E0_1 \sim E0_6, EA_{1:6} \sim EA_6, \overline{OE}, \overline{CE}, \overline{PGM}$	V_{IL}	-0.3	—	0.8	V
出力 High レベル電圧	$E0_1 \sim E0_6$	V_{OH}	2.4	—	—	V
出力 Low レベル電圧	$E0_1 \sim E0_6$	V_{OL}	—	—	0.45	V
入力 リーク電流	$E0_1 \sim E0_6, EA_{1:6} \sim EA_6, \overline{OE}, \overline{CE}, \overline{PGM}$	$ I_{LH} $	—	—	2	μA
V_{CC} 電流	I_{CC}	—	—	40	mA	$V_{CC} = 5.25V / 0.5V$
V_{PP} 電流	I_{PP}	—	—	40	mA	

表6.5 AC特性

(条件: $V_{CC} = 6.0V \pm 0.25V$ 、 $V_{PP} = 12.5V \pm 0.3V$ 、 $T_s = 25^\circ C \pm 5^\circ C$)

項目	記号	min	typ	max	単位	測定条件
アドレスセットアップ時間	t_{AS}	2	—	—	μs	図6.5 ^{*1}
\overline{OE} セットアップ時間	t_{OES}	2	—	—	μs	
データセットアップ時間	t_{DS}	2	—	—	μs	
アドレスホールド時間	t_{AHD}	0	—	—	μs	
データホールド時間	t_{DHD}	2	—	—	μs	
データ出力ディスエーブル時間	t_{DF}^{**}	—	—	130	ns	
V_{PP} セットアップ時間	t_{VPS}	2	—	—	μs	
プログラムパルス幅	t_{PW}	0.19	0.20	0.21	ns	
オーバーラン時の \overline{PGM} パルス幅	t_{OPW}^{***}	0.19	—	5.25	ns	
V_{CC} セットアップ時間	t_{VCS}	2	—	—	μs	
\overline{CE} セットアップ時間	t_{CES}	2	—	—	μs	
データ出力遅延時間	t_{DE}	0	—	200	ns	

【注】^{*1} 入力パルスレベル: 0.45~2.4V


入力立ち上がり/立ち下がり時間 $\leq 20\text{ns}$

タイミング参照レベル $\left\{ \begin{array}{l} \text{入力: } 0.8V, 2.0V \\ \text{出力: } 0.8V, 2.0V \end{array} \right.$

^{*2} t_{DF} は出力が開放状態に達し、出力レベルを参照できなくなった場合で定義します。

^{*3} t_{OPW} は図6.4 高速高信頼度プログラミングフローチャートに記載した値で定義されます。

PROMの書き込み／ベリファイタイミングを図6.5に示します。



【注】* t_{OPW} はフローチャートに記載した値で定義されます。

図 6.5 PROM書き込み／ベリファイタイミング

6.3.2 書き込み時の注意

- (1) 書き込みは規定された電圧、タイミングで行ってください。
PROMモード時のプログラム電圧(V_{pp})は12.5Vです。
定格以上の電圧を加えると、製品の永久破壊に至りますので、注意してください。特に
PROMライタのオーバーシュートなどには十分注意してください。
PROMライタのHN27C101の日立仕様にセットすると、 V_{pp} は12.5Vになります。
- (2) PROMライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一
致していないと、過剰電流によって製品が破壊することがあります。書き込み前に正しくPRO
Mライタに装着されていることを必ず確認してください。
- (3) 書き込み中はソケットアダプタおよび製品には触れないようにしてください。接触不良により
書き込み不良となる場合があります。
- (4) プログラミングモードは、ページプログラミング方式をサポートしていませんので、プログラ
ミングモードの設定には注意してください。
- (5) PROMライタでプログラミングする際に、アドレスは必ずH'0000～H'EDFFに設定してくだ
さい。誤ってH'EE00以降にプログラミングするとPROMの書き込みや確認ができなくなること
がありますので注意してください。またプログラミングする際にはH'EE00～H'1FFFFのアドレス領域
のデータはH'FFとしてください。

6.4 書き込み後の信頼性

データ書き込み後、データ保持特性を向上させるために、150°Cの高温放置を行うと大変有効です。高温放置は、スクリーニングのひとつであり、PROMメモリセルの初期のデータ保持不良を短時間で除くことができます。

図6.6に推奨するスクリーニングフローを示します。




図6.6 推奨スクリーニングフロー

同じPROMライタでプログラミング中、書き込み不良が連続して発生した場合には書き込みを中止し、PROMライタ、ソケットアダプタなどに異常がないか確認してください。

なお、書き込みあるいは高温放置後のプログラム確認において異常がありましたら、当社技術担当にご連絡ください。

7. RAM

7

第7章 目次

7.1 概要	7-1
7.1.1 ブロック図	7-1

7.1 概要

本LSIは、2kバイトの高速スタティックRAMを内蔵しています。RAMは16ビット幅のデータバスでCPUと接続されており、バイトデータおよびワードデータにかかわらず2ステートの高速アクセスが可能です。

7.1.1 ブロック図

RAMのブロック図を図7.1に示します。




図7.1 RAMのブロック図

8. | / ○ポート

第8章 目次

8. 1	概要	8 - 1
8. 2	ポート1	8 - 3
8. 2. 1	概要	8 - 3
8. 2. 2	レジスタの構成と説明	8 - 3
8. 2. 3	端子機能	8 - 8
8. 2. 4	端子状態	8 - 10
8. 2. 5	入力プルアップMOS	8 - 10
8. 3	ポート2	8 - 11
8. 3. 1	概要	8 - 11
8. 3. 2	レジスタの構成と説明	8 - 11
8. 3. 3	端子機能	8 - 15
8. 3. 4	端子状態	8 - 16
8. 4	ポート3	8 - 17
8. 4. 1	概要	8 - 17
8. 4. 2	レジスタの構成と説明	8 - 17
8. 4. 3	端子機能	8 - 19
8. 4. 4	端子状態	8 - 20
8. 5	ポート4	8 - 21
8. 5. 1	概要	8 - 21
8. 5. 2	レジスタの構成と説明	8 - 21
8. 5. 3	端子機能	8 - 23
8. 5. 4	端子状態	8 - 24
8. 6	ポート5	8 - 25
8. 6. 1	概要	8 - 25
8. 6. 2	レジスタの構成と説明	8 - 25
8. 6. 3	端子機能	8 - 27
8. 6. 4	端子状態	8 - 28

8. 6. 5	入力プルアップMOS	8 - 28
8. 7	ポート 6	8 - 29
8. 7. 1	概要	8 - 29
8. 7. 2	レジスタの構成と説明	8 - 29
8. 7. 3	端子機能	8 - 31
8. 7. 4	端子状態	8 - 31
8. 7. 5	入力プルアップMOS	8 - 31
8. 8	ポート 7	8 - 32
8. 8. 1	概要	8 - 32
8. 8. 2	レジスタの構成と説明	8 - 32
8. 8. 3	端子機能	8 - 34
8. 8. 4	端子状態	8 - 34
8. 8. 5	入力プルアップMOS	8 - 34
8. 9	ポート 8	8 - 35
8. 9. 1	概要	8 - 35
8. 9. 2	レジスタの構成と説明	8 - 35
8. 9. 3	端子機能	8 - 37
8. 9. 4	端子状態	8 - 37
8. 10	ポート 9	8 - 38
8. 10. 1	概要	8 - 38
8. 10. 2	レジスタの構成と説明	8 - 38
8. 10. 3	端子機能	8 - 40
8. 10. 4	端子状態	8 - 41
8. 11	ポート A	8 - 42
8. 11. 1	概要	8 - 42
8. 11. 2	レジスタの構成と説明	8 - 42
8. 11. 3	端子機能	8 - 44
8. 11. 4	端子状態	8 - 44
8. 12	ポート B	8 - 45
8. 12. 1	概要	8 - 45
8. 12. 2	レジスタの構成と説明	8 - 45
8. 12. 3	端子機能	8 - 46
8. 12. 4	端子状態	8 - 46
8. 13	ポート C	8 - 47
8. 13. 1	概要	8 - 47
8. 13. 2	レジスタの構成と説明	8 - 47
8. 13. 3	端子機能	8 - 48
8. 13. 4	端子状態	8 - 48

8.1 概要

本LSIは、8ビット入出力ポートを7本、7ビット入出力ポートを1本、3ビット入出力ポートを2本、8ビット入力専用ポートを1本、4ビット入力専用ポートを2本、および1ビット入力専用ポートを1本備えています。

各ポートの機能一覧を表8.1に示します。

各ポートは、入出力を制御するポートコントロールレジスタ（PCR）と、出力データを格納するポートデータレジスタ（PDR）から構成され、ビット単位に入出力を制御できます。PCR、PDRに対してのビット操作命令の実行については、「2.9.2 ビット操作命令使用上の注意事項」を参照してください。

各ポートのブロック図は「付録C. I/Oポートブロック図」を参照してください。

表 8.1 ポートの機能

ポート	概要	端子	兼用機能	機能切り換え制御レジスタ
ポート1 選択可	・8ビット入出力ポート ・入力プルアップMOS	P1 ₇ ～P1 ₅ / <u>IRQ₃～IRQ₁/</u> TMIF, TMIC, TMIB1	外部割り込み3～1 タイマイイベント入力TMIF, TMIC, TMIB1	PMR1 TCRF, TMC, TMB
		P1 ₄	なし	
		P1 ₃ /TMIG	タイマGインプットキャプチャ入力	PMRI
		P1 ₂ , P1 ₁ / TMOFH, TMOPL	タイマFアウトプットコンペア出力	PMR1
		P1 ₀ /TMOW	タイマAクロック出力	PMR1
ポート2	・8ビット入出力ポート	P2 ₇ , P2 ₆ / TMIB2B, TMIB2A	タイマB2イベント入力TMIB2A、 TMIB2B	PMR2
		P2 ₅ ～P2 ₂	なし	
		P2 ₁ /UD	タイマCカウントアップ／ダウン選択 入力	PMR2
		P2 ₀ /IRQ ₄ / ADTRG	外部割り込み4およびA／D変換器の外 部トリガ	PMR2 AMR
ポート3	・8ビット入出力ポート ・中耐圧N MOSオーブ ンドレイン出力	P3 ₇ ～P3 ₆ / PWM ₇ ～PWM ₆	PWM出力(PWM ₇ ～PWM ₆)	PMR3
ポート4	・1ビット入力専用ポー ト ・3ビット入出力ポート	P4 ₅ /IRQ ₀	外部割り込み0	PMR2
		P4 ₂ /TXD	SCI3のデータ出力(TXD)、データ入	SCR3
		P4 ₁ /RXD	力(RXD)、クロック入出力(SCK ₁)	SMR
		P4 ₀ /SCK ₂		
ポート5	・8ビット入出力ポート ・入力プルアップMOS 選択可	P5 ₇ ～P5 ₆ / <u>WKP₇～WKP₆</u>	・ウェイクアップ入力(WKP ₇ ～WKP ₆)	PMR5
ポート6	・8ビット入出力ポート ・入力プルアップMOS 選択可	P6 ₇ ～P6 ₆	・なし	
ポート7	・8ビット入出力ポート ・入力プルアップMOS 選択可	P7 ₇ ～P7 ₆	・なし	
ポート8	・8ビット入出力ポート	P8 ₇ ～P8 ₆	・なし	
ポート9	・3ビット入出力ポート ・4ビット入力専用ポー ト	P9 ₇ ～P9 ₅ / TMOH, TMCIH, TMRIH	・タイマHのコンペアマッチ出力(TMOH), イベント入力(TMCIH), リセット入力 (TMRIH)	TCSRH
		P9 ₄ , P9 ₃ / SDA ₂ , SCL ₂	I ² CバスインターフェースのSDA入出力 (SDA ₂) SCL入出力(SCL ₂)	ICCR2
		P9 ₂ , P9 ₁ / SDA ₁ , SCL ₁	I ² CバスインターフェースのSDA入出力 (SDA ₁) SCL入出力(SCL ₁)	ICCR1
ポートA	・7ビット入出力ポート ・大電流ポート	PA ₆ ～PA ₀	なし	
ポートB	・8ビット入力ポート	PB ₇ ～PB ₆ / AN ₇ ～AN ₆	A／D変換器のアナログ入力	AMR
ポートC	・4ビット入力ポート	PC ₈ ～PC ₆ / AN ₁₁ ～AN ₈	A／D変換器のアナログ入力	AMR

8.2 ポート1

8.2.1 概要

ポート1は、8ビットの入出力ポートです。ポート1の各端子は、図8.1に示す構成になっています。




図8.1 ポート1の端子構成

8.2.2 レジスタの構成と説明

表8.2にポート1のレジスタ構成を示します。

表8.2 レジスタ構成

名 称	略 称	R/W	初 期 値	アドレス
ポートデータレジスタ1	PDR1	R/W	H'00	H'FFD4
ポートコントロールレジスタ1	PCR1	W	H'00	H'FFE4
ポートプルアップコントロールレジスタ1	PUCR1	R/W	H'00	H'FFE0
ポートモードレジスタ1	PMR1	R/W	H'10	H'FFC8

(1) ポートデータレジスタ1 (PDR1)

ビット:	7	6	5	4	3	2	1	0
	P1 ₇	P1 ₆	P1 ₅	P1 ₄	P1 ₃	P1 ₂	P1 ₁	P1 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PDR1は、ポート1の各端子P1₇～P1₀のデータを格納する8ビットのレジスタです。

PCR1が1のとき、ポート1のリードを行うと、PDR1の値を直接リードします。そのため端子状態の影響を受けません。PCR1が0のとき、ポート1のリードを行うと、端子状態が読み出されます。

リセット時、PDR1はH'00にイニシャライズされます。

(2) ポートコントロールレジスタ1 (PCR1)

ビット:	7	6	5	4	3	2	1	0
	PCR1 ₇	PCR1 ₆	PCR1 ₅	PCR1 ₄	PCR1 ₃	PCR1 ₂	PCR1 ₁	PCR1 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR1は、ポート1の各端子P1₇～P1₀の入出力をビットごとに制御します。PCR1に1をセットすると対応するP1₇～P1₀端子は出力端子となり、0にクリアすると入力端子となります。PMR1により当該端子が汎用入出力に設定されている場合には、PCR1およびPDR1の設定が有効となります。

リセット時、PCR1はH'00にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

(3) ポートプルアップコントロールレジスタ1 (PUCR1)

ビット:	7	6	5	4	3	2	1	0
	PUCR1 ₇	PUCR1 ₆	PUCR1 ₅	PUCR1 ₄	PUCR1 ₃	PUCR1 ₂	PUCR1 ₁	PUCR1 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PUCR1は、ポート1の各端子P1₇～P1₀のプルアップMOSをビットごとに制御します。

PCR1が0の状態でPUCR1に1をセットすると対応するプルアップMOSはON状態となり、0にクリアするとOFF状態となります。

リセット時、PUCR1はH'00にイニシャライズされます。

(4) ポートモードレジスタ1 (PMR1)

ビット:	7	6	5	4	3	2	1	0
	IRQ3	IRQ2	IRQ1	—	TMIG	TMOPH	TMOPL	TMOW
初期値:	0	0	0	1	0	0	0	0
R/W:	R/W	R/W	R/W	—	R/W	R/W	R/W	R/W

PMR1は、8ビットのリードとライトが可能なレジスタで、ポート1の各端子機能の切り換えを制御します。

リセット時、PMR1はH'10にイニシャライズされます。

ビット7: P17/IRQ3/TMIF端子機能切り換え (IRQ3)

P17/IRQ3/TMIF端子をP17端子として使用するか、IRQ3/TMIF端子として使用するかを設定します。

ビット7	説	明
IRQ3		
0	P17入出力端子として機能	(初期値)
1	IRQ3/TMIF入力端子として機能	

【注】 IRQ3/TMIF端子は立ち上がりまたは立ち下がりエッジセンスを選択できます。

TMIF端子の設定については、「9.5.2 (3) タイマコントロールレジスタF (TCRF)」を参照してください。

ビット6: P16/IRQ2/TMIC端子機能切り換え (IRQ2)

P16/IRQ2/TMIC端子をP16端子として使用するか、IRQ2/TMIC端子として使用するかを設定します。

ビット6	説	明
IRQ2		
0	P16入出力端子として機能	(初期値)
1	IRQ2/TMIC入力端子として機能	

【注】 IRQ2/TMIC端子は立ち上がりまたは立ち下がりエッジセンスを選択できます。

TMIC端子の設定については、「9.4.2 (1) タイマモードレジスタC (TMC)」を参照してください。

ビット5 : P1₅ / IRQ₁ / TMIB1端子機能切り換え (IRQ1)

P1₅ / IRQ₁ / TMIB1端子をP1₅端子として使用するか、IRQ₁ / TMIB1端子として使用するかを設定します。

ビット5	説	明
IRQ1		
0	P1 ₅ 入出力端子として機能	(初期値)
1	IRQ ₁ / TMIB1入力端子として機能	

【注】 IRQ₁ / TMIB1端子は立ち上がりまたは立ち下がりエッジセンスを選択できます。

TMIB1端子の設定については、「9.3.2 (1) タイマモードレジスタB1 (TMB1)」を参照してください。

ビット4 : リザーブビット

リザーブビットです。本ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット3 : P1₃ / TMIG端子機能切り換え (TMIG)

P1₃ / TMIG端子をP1₃端子として使用するか、TMIG端子として使用するかを設定します。

ビット3	説	明
TMIG		
0	P1 ₃ 入出力端子として機能	(初期値)
1	TMIG入力端子として機能	

ビット2 : P1₂ / TMOFH端子機能切り換え (TMOFH)

P1₂ / TMOFH端子をP1₂端子として使用するか、TMOFH端子として使用するかを設定します。

ビット2	説	明
TMOFH		
0	P1 ₂ 入出力端子として機能	(初期値)
1	TMOFH出力端子として機能	

ビット1 : P1₁ / TMOFL端子機能切り換え (TMOLF)

P1₁ / TMOLF端子をP1₁端子として使用するか、TMOLF端子として使用するかを設定します。

ビット1	説	明
TMOLF		
0	P1 ₁ 入出力端子として機能	(初期値)
1	TMOLF出力端子として機能	

ビット0：P10./TMOW端子機能切り換え（TMOW）

P10./TMOW端子をP10.端子として使用するか、TMOW端子として使用するかを設定します。

ビット0	説明
TMOW	
0	P10.入出力端子として機能 （初期値）
1	TMOW出力端子として機能

8.2.3 端子機能

表8.3にポート1の端子機能を示します。

表8.3 ポート1の端子機能(1)

端子	選択方法と端子機能				
P1, <u>IRQ₃</u> / TMIF	PMR1のIRQ3、TCRFのCKSL2～CKSL0、PCR1のPCR1 ₁ の組み合わせで次のように切り換わります。				
	IRQ3	0	1		
	PCR1 ₁	0	1	*	
	CKSL2～CKSL0	* * *	0**以外	0**	
	端子機能	P1,入力端子	P1,出力端子	IRQ ₃ ,入力端子	IRQ ₃ /TMIF 入力端子
	【注】 TMIF入力端子として使用する場合には、IENR1のIEN3を0にクリアして、IRQ ₃ 割り込みを禁止してください。				
P1, <u>IRQ₂</u> / TMIC	PMR1のIRQ2、TMCのTMC2～TMC0、PCR1のPCR1 ₁ の組み合わせで次のように切り換わります。				
	IRQ2	0	1		
	PCR1 ₁	0	1	*	
	TMC2～TMC0	* * *	111以外	111	
	端子機能	P1,入力端子	P1,出力端子	IRQ ₂ ,入力端子	IRQ ₂ /TMIC 入力端子
	【注】 TMIC入力端子として使用する場合には、IENR1のIEN2を0にクリアして、IRQ ₂ 割り込みを禁止してください。				
P1, <u>IRQ₁</u> / TMIB1	PMR1のIRQ1、TMB1のTMB2～TMB0、PCR1のPCR1 ₁ の組み合わせで次のように切り換わります。				
	IRQ1	0	1		
	PCR1 ₁	0	1	*	
	TMB2～TMB0	* * *	111以外	111	
	端子機能	P1,入力端子	P1,出力端子	IRQ ₁ ,入力端子	IRQ ₁ /TMIB1 入力端子
	【注】 TMIB1入力端子として使用する場合には、IENR1のIEN1を0にクリアして、IRQ ₁ 割り込みを禁止してください。				

* Don't care

表 8.3 ポート 1 の端子機能(2)

端子	選択方法と端子機能		
P1 ₄	PCR1のPCR1 ₄ により、次のように切り換わります。		
	PCR1 ₄	0	1
	端子機能	P1 ₄ 入力端子	P1 ₄ 出力端子
P1 ₃ /TMIG	PMR1のTMIGとPCR1のPCR1 ₃ の組み合わせで、次のように切り換わります。		
	TMIG	0	1
	PCR1 ₃	0	1
	端子機能	P1 ₃ 入力端子	P1 ₃ 出力端子
			TMIG入力端子
P1 ₂ /TMOFH	PMR1のTMOFHとPCR1のPCR1 ₂ の組み合わせで、次のように切り換わります。		
	TMOFH	0	1
	PCR1 ₂	0	1
	端子機能	P1 ₂ 入力端子	P1 ₂ 出力端子
			TMOFH出力端子
P1 ₁ /TMOFL	PMR1のTMOFLとPCR1のPCR1 ₁ の組み合わせで、次のように切り換わります。		
	TMOFL	0	1
	PCR1 ₁	0	1
	端子機能	P1 ₁ 入力端子	P1 ₁ 出力端子
			TMOFL出力端子
P1 ₀ /TMOW	PMR1のTMOWとPCR1のPCR1 ₀ の組み合わせで、次のように切り換わります。		
	TMOW	0	1
	PCR1 ₀	0	1
	端子機能	P1 ₀ 入力端子	P1 ₀ 出力端子
			TMOW出力端子

* Don't care

8.2.4 端子状態

各動作モードにおけるポート1の端子状態を表8.4に示します。

表8.4 ポート1の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P ₁₇ / <u>IRQ₃</u> / TMIF							
P ₁₆ / <u>IRQ₂</u> / TMIC							
P ₁₅ / <u>IRQ₁</u> / TMIB1	ハイ インピーダンス	保持	保持	ハイ インピーダンス*	保持	動作	動作
P ₁₄							
P ₁₃ / TMIG							
P ₁₂ / TMOFH							
P ₁₁ / TMORL							
P ₁₀ / TMOW							

【注】* プルアップMOSがON状態では High レベル出力となります。

8.2.5 入力プルアップMOS

ポート1は、プログラムで制御可能な入力プルアップMOSを内蔵しています。PCR1が0にクリアされている状態でPUCR1に1をセットすると入力プルアップMOSはON状態となります。また、入力プルアップMOSはリセット時、OFF状態になります。

PCR1 _n	0		1
PUCR1 _n	0	1	*
入力プルアップMOS	OFF	ON	OFF

* Don't care (n = 7 ~ 0)

8.3 ポート2

8.3.1 概要

ポート2は、8ビットの入出力ポートです。ポート2の各端子は、図8.2に示す構成になっています。




図8.2 ポート2の端子構成

8.3.2 レジスタの構成と説明

表8.5にポート2のレジスタ構成を示します。

表8.5 レジスタ構成

名 称	略 称	R/W	初 期 値	アドレス
ポートデータレジスタ2	P D R 2	R/W	H'00	H'FFD5
ポートコントロールレジスタ2	P C R 2	W	H'00	H'FFE5
ポートモードレジスタ2	P M R 2	R/W	H'04	H'FFC9

(1) ポートデータレジスタ2 (PDR2)

ビット:	7	6	5	4	3	2	1	0
	P2 ₇	P2 ₆	P2 ₅	P2 ₄	P2 ₃	P2 ₂	P2 ₁	P2 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PDR2は、ポート2の各端子P2₇～P2₀のデータを格納する8ビットのレジスタです。

PCR2が1のとき、ポート2のリードを行うと、PDR2の値を直接リードします。そのため端子状態の影響を受けません。PCR2が0のとき、ポート2のリードを行うと、端子状態が読み出されます。

リセット時、PDR2はH'00にイニシャライズされます。

(2) ポートコントロールレジスタ2 (PCR2)

ビット:	7	6	5	4	3	2	1	0
	PCR2 ₇	PCR2 ₆	PCR2 ₅	PCR2 ₄	PCR2 ₃	PCR2 ₂	PCR2 ₁	PCR2 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR2は、ポート2の各端子P2₇～P2₀の入出力をビットごとに制御します。PCR2を1にセットすると対応するP2₇～P2₀端子は出力端子となり、0にクリアすると入力端子となります。PMR2により当該端子が汎用入出力に設定されている場合には、PCR2およびPDR2の設定が有効となります。

リセット時、PCR2はH'00にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

(3) ポートモードレジスタ2 (PMR2)

ビット:	7	6	5	4	3	2	1	0
	TMIB2B	TMIB2A	EDGB2	NCS	IRQ0	—	UD	IRQ4
初期値:	0	0	0	0	0	1	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	—	R/W	R/W

PMR2は、8ビットのリードとライトが可能なレジスタで、P2₀、P2₁、P2₆、P2₇、P4₃端子機能の切り換え、TMIB2A端子、TMIB2B端子の立ち上がりまたは立ち下がりエッジセンス、およびTMIG端子入力のノイズキャンセラを制御します。

リセット時、PMR2はH'04にイニシャライズされます。

ビット7：P2₇/TMIB2B端子機能切り換え（T M I B 2 B）

P2₇/TMIB2B端子をP2₇端子として使用するか、TMIB2B端子として使用するかを設定します。ただし、タイマB2のイベント入力はPMR2のTMIB2Aが1のとき、本ビットにかかわらずTMIB2A入力端子が選択されます。

ビット7	説明
T M I B 2 B	
0	P2 ₇ 入出力端子として機能 (初期値)
1	TMIB2B入力端子として機能

ビット6：P2₆/TMIB2A端子機能切り換え（T M I B 2 A）

P2₆/TMIB2A端子をP2₆端子として使用するか、TMIB2A端子として使用するかを設定します。

ビット6	説明
T M I B 2 A	
0	P2 ₆ 入出力端子として機能 (初期値)
1	TMIB2A入力端子として機能

ビット5：TMIB2エッジセレクト（E D G B 2）

TMIB2A、TMIB2B端子の立ち上がりまたは立ち下がりの入力センスを選択します。

ビット5	説明
E D G B 2	
0	TMIB2A、TMIB2B端子入力の立ち下がりエッジを検出 (初期値)
1	TMIB2A、TMIB2B端子入力の立ち上がりエッジを検出

ビット4：TMIGノイズキャンセラセレクト（N C S）

インプットキャプチャ入力信号（TMIG）のノイズ除去回路の制御を行います。

ビット4	説明
N C S	
0	ノイズ除去機能なし (初期値)
1	ノイズ除去機能あり

ビット3 : P₄₃ / IRQ₀端子機能切り換え (IRQ0)

P₄₃ / IRQ₀端子を P₄₃端子として使用するか、IRQ₀端子として使用するかを設定します。

ビット3	説明
IRQ0	
0	P ₄₃ 入力端子として機能
1	IRQ ₀ 入力端子として機能

ビット2 : リザーブビット

リザーブビットです。本ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット1 : P₂₁ / UD端子機能切り換え (UD)

P₂₁ / UD端子を P₂₁端子として使用するか、UD端子として使用するかを設定します。

ビット1	説明
UD	
0	P ₂₁ 入出力端子として機能
1	UD入力端子として機能

ビット0 : P₂₀ / IRQ₄ / ADTRG端子機能切り換え (IRQ4)

P₂₀ / IRQ₄ / ADTRG端子を P₂₀端子として使用するか、IRQ₄ / ADTRG端子として使用するかを設定します。

ビット0	説明
IRQ4	
0	P ₂₀ 入出力端子として機能
1	IRQ ₄ / ADTRG入力端子として機能

【注】 ADTRG端子の設定については、「12.3.2 外部トリガによるA／D変換器の起動」を参照してください。

8.3.3 端子機能

表8.6にポート2の端子機能を示します。

表8.6 ポート2の端子機能

端子	選択方法と端子機能														
P ₇ /TMIB2B	PMR2のTMIB2BとPCR2のPCR2 ₇ の組み合わせで次のように切り換わります。														
<table border="1"> <tr> <td>TMIB2B</td><td>0</td><td>1</td></tr> <tr> <td>PCR2₇</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>P₇入力端子</td><td>P₇出力端子</td></tr> </table>			TMIB2B	0	1	PCR2 ₇	0	1	端子機能	P ₇ 入力端子	P ₇ 出力端子				
TMIB2B	0	1													
PCR2 ₇	0	1													
端子機能	P ₇ 入力端子	P ₇ 出力端子													
<table border="1"> <tr> <td>TMIB2A</td><td>0</td><td>1</td></tr> <tr> <td>PCR2₆</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>P₆入力端子</td><td>P₆出力端子</td></tr> </table>			TMIB2A	0	1	PCR2 ₆	0	1	端子機能	P ₆ 入力端子	P ₆ 出力端子				
TMIB2A	0	1													
PCR2 ₆	0	1													
端子機能	P ₆ 入力端子	P ₆ 出力端子													
P ₅ ～P ₂	PCR2の各ビットにより、次のように切り換わります。 (n=5～2)														
<table border="1"> <tr> <td>PCR2_n</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>P_n入力端子</td><td>P_n出力端子</td></tr> </table>			PCR2 _n	0	1	端子機能	P _n 入力端子	P _n 出力端子							
PCR2 _n	0	1													
端子機能	P _n 入力端子	P _n 出力端子													
P ₁ /UD	PMR2のUDとPCR2のPCR2 ₁ の組み合わせで、次のように切り換わります。														
<table border="1"> <tr> <td>UD</td><td>0</td><td>1</td></tr> <tr> <td>PCR2₁</td><td>0</td><td>1</td></tr> <tr> <td>端子機能</td><td>P₁入力端子</td><td>P₁出力端子</td></tr> </table>			UD	0	1	PCR2 ₁	0	1	端子機能	P ₁ 入力端子	P ₁ 出力端子				
UD	0	1													
PCR2 ₁	0	1													
端子機能	P ₁ 入力端子	P ₁ 出力端子													
P ₀ /IRQ ₄ /ADTRG	PMR2のIRQ4、AMRのTRGE、PCR2のPCR2 ₀ の組み合わせで、次のように切り換わります。														
<table border="1"> <tr> <td>IRQ4</td><td>0</td><td>1</td></tr> <tr> <td>PCR2₀</td><td>0</td><td>1</td></tr> <tr> <td>TRGE</td><td>*</td><td>0</td></tr> <tr> <td>端子機能</td><td>P₀入力端子</td><td>P₀出力端子</td></tr> </table>			IRQ4	0	1	PCR2 ₀	0	1	TRGE	*	0	端子機能	P ₀ 入力端子	P ₀ 出力端子	
IRQ4	0	1													
PCR2 ₀	0	1													
TRGE	*	0													
端子機能	P ₀ 入力端子	P ₀ 出力端子													
<table border="1"> <tr> <td>IRQ4</td><td>0</td><td>1</td></tr> <tr> <td>PCR2₀</td><td>0</td><td>1</td></tr> <tr> <td>TRGE</td><td>*</td><td>0</td></tr> <tr> <td>端子機能</td><td>P₀入力端子</td><td>P₀出力端子</td><td>IRQ₄/ADTRG 入力端子</td></tr> </table>			IRQ4	0	1	PCR2 ₀	0	1	TRGE	*	0	端子機能	P ₀ 入力端子	P ₀ 出力端子	IRQ ₄ /ADTRG 入力端子
IRQ4	0	1													
PCR2 ₀	0	1													
TRGE	*	0													
端子機能	P ₀ 入力端子	P ₀ 出力端子	IRQ ₄ /ADTRG 入力端子												
<p>【注】 ADTRG入力端子として使用する場合には、IENR1のIEN4を0にクリアしてIRQ₄割り込みを禁止してください。</p>															

* Don't care

8.3.4 端子状態

各モードにおけるポート2の端子状態を表8.7に示します。

表8.7 ポート2の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P2 ₇ /TMIB2B							
P2 ₆ /TMIB2A							
P2 ₅ ~P2 ₂	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
P2 ₁ /UD							
P2 ₀ /IRQ ₄ / ADTRG							

8.4 ポート3

8.4.1 概要

ポート3は、8ビットの入出力ポートです。出力は中耐圧N M O Sオープンドレインとなります。ポート3の各端子は、図8.3に示す構成になっています。




図8.3 ポート3の端子構成

8.4.2 レジスタの構成と説明

表8.8にポート3のレジスタ構成を示します。

表8.8 レジスタ構成

名 称	略 称	R/W	初期 値	アドレス
ポートデータレジスタ3	PDR3	R/W	H'00	H'FFD6
ポートコントロールレジスタ3	PCR3	W	H'00	H'FFE6
ポートモードレジスタ3	PMR3	R/W	H'00	H'FFCA

(1) ポートデータレジスタ3 (PDR3)

ビット:	7	6	5	4	3	2	1	0
	P3 ₇	P3 ₆	P3 ₅	P3 ₄	P3 ₃	P3 ₂	P3 ₁	P3 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PDR3は、ポート3の各端子P3₇～P3₀のデータを格納する8ビットのレジスタです。

PCR3が1のとき、ポート3のリードを行うと、PDR3の値を直接リードします。そのため端子状態の影響を受けません。PCR3が0のとき、ポート3のリードを行うと、端子状態が読み出されます。

リセット時、PDR3はH'00にイニシャライズされます。

(2) ポートコントロールレジスタ3 (PCR3)

ビット:	7	6	5	4	3	2	1	0
	PCR3 ₇	PCR3 ₆	PCR3 ₅	PCR3 ₄	PCR3 ₃	PCR3 ₂	PCR3 ₁	PCR3 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR3は、ポート3の各端子P3₇～P3₀の入出力をビットごとに制御します。PCR3に1をセットすると対応するP3₇～P3₀端子は出力端子となり、0にクリアすると入力端子となります。PMR3により当該端子が汎用入出力に設定されている場合には、PCR3およびPDR3の設定が有効となります。

リセット時、PCR3はH'00にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

(3) ポートモードレジスタ3 (PMR3)

ビット:	7	6	5	4	3	2	1	0
	PWM7	PWM6	PWM5	PWM4	PWM3	PWM2	PWM1	PWM0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PMR3は、8ビットのリードとライトが可能なレジスタで、ポート3の各端子機能の切り換えを制御します。

リセット時、PMR3はH'00にイニシャライズされます。

ビットn: P3n/PWMn端子機能切り換え (PWMn)

P3n/PWMn端子をP3n端子として使用するか、PWMn端子として使用するかを設定します。

ビットn	説明	
PWMn		
0	P3n入力端子として機能	(初期値)
1	PWMn出力端子として機能	

(n = 7 ~ 0)

8.4.3 端子機能

表8.9にポート3の端子機能を示します。

表8.9 ポート3の端子機能

端子	選択方法と端子機能		
P37/PWM7 ↓ P30/PWM0	PMR3のPWMnとPCRのPCR3nの組み合わせで、次のように切り換わります。 (n = 7 ~ 0)		
	PWMn	0	1
	PCR3n	0	1
	端子機能	P3n入力端子	P3n出力端子
			PWMn出力端子

* Don't care

8.4.4 端子状態

各動作モードにおけるポート3の端子状態を表8.10に示します。

表8.10 ポート3の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P3 ₇ /PWM ₇	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
P3 ₀ /PWM ₀							

8.5 ポート4

8.5.1 概要

ポート4は、3ビットの入出力ポートと1ビットの入力専用ポートです。ポート4の各端子は、図8.4に示す構成になっています。




図8.4 ポート4の端子構成

8.5.2 レジスタの構成と説明

表8.11にポート4のレジスタ構成を示します。

表8.11 レジスタ構成

名 称	略 称	R/W	初 期 値	ア ド レ ス
ポートデータレジスタ4	P D R 4	R/W	H'F8	H'FFD7
ポートコントロールレジスタ4	P C R 4	W	H'F8	H'FFE7

(1) ポートデータレジスタ4 (PDR4)

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	P4 ₃	P4 ₂	P4 ₁	P4 ₀
初期値:	1	1	1	1	1	0	0	0
R/W:	—	—	—	—	R	R/W	R/W	R/W

PDR4は、ポート4の各端子P4₂～P4₀のデータを格納する8ビットのレジスタです。PCR4が1のとき、ポート4のリードを行うと、PDR4の値を直接リードします。そのため端子状態の影響を受けません。PCR4が0のとき、ポート4のリードを行うと、端子状態が読み出されます。

リセット時、PDR4はH'F8にイニシャライズされます。

(2) ポートコントロールレジスタ4 (PCR4)

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	—	PCR4 ₂	PCR4 ₁	PCR4 ₀
初期値:	1	1	1	1	1	0	0	0
R/W:	—	—	—	—	—	W	W	W

PCR4は、ポート4の各端子P4₂～P4₀の入出力をビットごとに制御します。PCR4に1をセットすると対応するP4₂～P4₀端子は出力端子となり、0にクリアすると入力端子となります。SCR3により当該端子が汎用入出力に設定されている場合には、PCR4およびPDR4の設定が有効となります。

リセット時、PCR4はH'F8にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

8.5.3 端子機能

表 8.12 にポート 4 の端子機能を示します。

表 8.12 ポート 4 の端子機能

端子	選択方法と端子機能		
P _{4₃} / <u>IRQ₀</u>	PMR 2 の IRQ ₀ により、次のように切り換わります。		
	IRQ ₀	0	1
	端子機能	P _{4₃} 入力端子	<u>IRQ₀</u> 入力端子
P _{4₂} / TXD	SCR 3 の TE と PCR 4 の PCR _{4₂} の組み合わせで、次のように切り換わります。		
	TE	0	1
	PCR _{4₂}	0	1
	端子機能	P _{4₂} 入力端子	P _{4₂} 出力端子
P _{4₁} / RXD	SCR 3 の RE と PCR 4 の PCR _{4₁} の組み合わせで、次のように切り換わります。		
	RE	0	1
	PCR _{4₁}	0	1
	端子機能	P _{4₁} 入力端子	RXD出力端子
P _{4₀} / SCK ₃	SCR 3 の CKE 1、CKE 0、SMR の COM、および PCR 4 の PCR _{4₀} の組み合わせで、次のように切り換わります。		
	CKE 1	0	1
	CKE 0	0	1
	COM	0	*
	PCR _{4₀}	0	*
	端子機能	P _{4₀} 入力端子	SCK ₃ 出力端子
			SCK ₃ 入力端子

* Don't care

8.5.4 端子状態

各動作モードにおけるポート4の端子状態を表8.13に示します。

表8.13 ポート4の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P4 ₃ /IRQ ₀	ハイ			ハイ			
P4 ₂ /TXD	ハイ	保持	保持	ハイ	保持	動作	動作
P4 ₁ /RXD	インピーダンス			インピーダンス			
P4 ₀ /SCK ₃							

8.6 ポート 5

8.6.1 概要

ポート 5 は、8 ビットの入出力ポートです。ポート 5 の各端子は、図 8.5 に示す構成になっています。




図 8.5 ポート 5 の端子構成

8.6.2 レジスタの構成と説明

表 8.14 にポート 5 のレジスタ構成を示します。

表 8.14 レジスタ構成

名 称	略 称	R/W	初 期 値	アドレス
ポートデータレジスタ 5	PDR5	R/W	H'00	H'FFD8
ポートコントロールレジスタ 5	PCR5	W	H'00	H'FFE8
ポートプルアップコントロールレジスタ 5	PUCR5	R/W	H'00	H'FFE2
ポートモードレジスタ 5	PMR5	R/W	H'00	H'FFCC

(1) ポートデータレジスタ5 (PDR5)

ビット:	7	6	5	4	3	2	1	0
	P5 ₇	P5 ₆	P5 ₅	P5 ₄	P5 ₃	P5 ₂	P5 ₁	P5 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PDR5は、ポート5の各端子P5₇～P5₀のデータを格納する8ビットのレジスタです。

PCR5が1のとき、ポート5のリードを行うと、PDR5の値を直接リードします。そのため端子状態の影響を受けません。PCR5が0のとき、ポート5のリードを行うと、端子状態が読み出されます。

リセット時、PDR5はH'00にイニシャライズされます。

(2) ポートコントロールレジスタ5 (PCR5)

ビット:	7	6	5	4	3	2	1	0
	PCR5 ₇	PCR5 ₆	PCR5 ₅	PCR5 ₄	PCR5 ₃	PCR5 ₂	PCR5 ₁	PCR5 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR5は、ポート5の各端子P5₇～P5₀の入出力をビットごとに制御します。PCR5に1をセットすると対応するP5₇～P5₀端子は出力端子となり、0にクリアすると入力端子となります。PMR5により当該端子が汎用入出力に設定されている場合には、PCR5およびPDR5の設定が有効となります。

リセット時、PCR5はH'00にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

(3) ポートプルアップコントロールレジスタ5 (PUCR5)

ビット:	7	6	5	4	3	2	1	0
	PUCR5 ₇	PUCR5 ₆	PUCR5 ₅	PUCR5 ₄	PUCR5 ₃	PUCR5 ₂	PUCR5 ₁	PUCR5 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PUCR5は、ポート5の各端子P5₇～P5₀のプルアップMOSをビットごとに制御します。

PCR5が0の状態でPUCR5に1をセットすると対応するプルアップMOSはON状態となり、0にクリアするとOFF状態となります。

リセット時、PUCR5はH'00にイニシャライズされます。

(4) ポートモードレジスタ 5 (PMR5)

ビット:	7	6	5	4	3	2	1	0
	WKP ₇	WKP ₆	WKP ₅	WKP ₄	WKP ₃	WKP ₂	WKP ₁	WKP ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PMR5は、8ビットのリードとライトが可能なレジスタで、ポート5の各端子機能の切り換えを制御します。

リセット時、PMR5はH'00にイニシャライズされます。

ビットn: P5_n/WKP_n端子機能切り換え (WKPn)

P5_n/WKP_n端子をP5_n端子として使用するか、WKP_n端子として使用するかを設定します。

ビットn	説明	
WKPn		
0	P5 _n 入出力端子として機能	(初期値)
1	WKP _n 入力端子として機能	

(n = 7 ~ 0)

8.6.3 端子機能

表8.15にポート5の端子機能を示します。

表8.15 ポート5の端子機能

端子	選択方法と端子機能			
P5 ₇ /WKP ₇	PMR5のWKP ₇ 、PCR5のPCR5 ₇ の組み合わせで、次のように切り換わります。			
P5 ₀ /WKP ₀	(n=7~0)			
	WKP _n	0	1	
	PCR5 _n	0	1	*
端子機能	P5 _n 入力端子	P5 _n 出力端子	WKP _n 入力端子	

* Don't care

8.6.4 端子状態

各動作モードにおけるポート5の端子状態を表8.16に示します。

表8.16 ポート5の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P5 ₇ /WKP ₇ ↓ P5 ₀ /WKP ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス*	保持	動作	動作

【注】* プルアップMOSがON状態では High レベル出力となります。

8.6.5 入力プルアップMOS

ポート5は、プログラムで制御可能な入力プルアップMOSを内蔵しています。PCR5が0にクリアされている状態でPUCR5に1をセットすると入力プルアップMOSはON状態となります。また、入力プルアップMOSはリセット時、OFF状態になります。

PCR5 _n	0	1
PUCR5 _n	0	1
入力プルアップMOS	OFF	ON

* Don't care (n = 7 ~ 0)

8.7 ポート 6

8.7.1 概要

ポート 6 は、8 ビットの入出力ポートです。ポート 6 の各端子は、図 8.6 に示す構成になっています。




図 8.6 ポート 6 の端子構成

8.7.2 レジスタの構成と説明

表 8.17 にポート 6 のレジスタ構成を示します。

表 8.17 レジスタ構成

名 称	略 称	R/W	初 期 値	ア ド レ ス
ポートデータレジスタ 6	P D R 6	R/W	H'00	H'FFD9
ポートコントロールレジスタ 6	P C R 6	W	H'00	H'FFB9
ポートプルアップコントロールレジスタ 6	P U C R 6	R/W	H'00	H'FFE3

(1) ポートデータレジスタ 6 (PDR6)

ビット:	7	6	5	4	3	2	1	0
	P6 ₇	P6 ₆	P6 ₅	P6 ₄	P6 ₃	P6 ₂	P6 ₁	P6 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PDR6は、ポート6の各端子P6₇～P6₀のデータを格納する8ビットのレジスタです。

PCR6が1のとき、ポート6のリードを行うと、PDR6の値を直接リードします。そのため端子状態の影響を受けません。PCR6が0のとき、ポート6のリードを行うと、端子状態が読み出されます。

リセット時、PDR6はH'00にイニシャライズされます。

(2) ポートコントロールレジスタ 6 (PCR6)

ビット:	7	6	5	4	3	2	1	0
	PCR6 ₇	PCR6 ₆	PCR6 ₅	PCR6 ₄	PCR6 ₃	PCR6 ₂	PCR6 ₁	PCR6 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR6は、ポート6の各端子P6₇～P6₀の入出力をビットごとに制御します。PCR6に1をセットすると対応するP6₇～P6₀端子は出力端子となり、0にクリアすると入力端子となります。

リセット時、PCR6はH'00にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

(3) ポートプルアップコントロールレジスタ 6 (PUCR6)

ビット:	7	6	5	4	3	2	1	0
	PUCR6 ₇	PUCR6 ₆	PUCR6 ₅	PUCR6 ₄	PUCR6 ₃	PUCR6 ₂	PUCR6 ₁	PUCR6 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PUCR6は、ポート6の各端子P6₇～P6₀のプルアップMOSをビットごとに制御します。

PCR6が0の状態でPUCR6に1をセットすると対応するプルアップMOSはON状態となり、0にクリアするとOFF状態となります。

リセット時、PUCR6はH'00にイニシャライズされます。

8.7.3 端子機能

表8.18にポート6の端子機能を示します。

表8.18 ポート6の端子機能

端子	選択方法と端子機能		
P6 ₇ ～P6 ₀	PCR6のPCR6 _n により、次のように切り換わります。 (n=7～0)		
	PCR6 _n	0	1
	端子機能	P6 _n 入力端子	P6 _n 出力端子

8.7.4 端子状態

各動作モードにおけるポート6の端子状態を表8.19に示します。

表8.19 ポート6の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P6 ₇ ～P6 ₀	ハイインピーダンス	保持	保持	ハイインピーダンス*	保持	動作	動作

【注】* プルアップMOSがON状態では High レベル出力となります。

8.7.5 入力プルアップMOS

ポート6は、プログラムで制御可能な入力プルアップMOSを内蔵しています。PCR6が0にクリアされている状態でPUCR6に1をセットすると入力プルアップMOSはON状態となります。また、入力プルアップMOSはリセット時、OFF状態になります。

PCR6 _n	0		1
PUCR6 _n	0	1	*
入力プルアップMOS	OFF	ON	OFF

(n = 7～0)

* Don't care

8.8 ポート7

8.8.1 概要

ポート7は、8ビットの入出力ポートです。ポート7の各端子は、図8.7に示す構成になっています。




図8.7 ポート7の端子構成

8.8.2 レジスタの構成と説明

表8.20にポート7のレジスタ構成を示します。

表8.20 レジスタ構成

名 称	略 称	R/W	初 期 値	アドレス
ポートデータレジスタ7	P D R 7	R/W	H'00	H'FFDA
ポートコントロールレジスタ7	P C R 7	W	H'00	H'FFEA
ポートプルアップコントロールレジスタ7	P U C R 7	R/W	H'00	H'FFE1

(1) ポートデータレジスタ7 (PDR7)

ビット:	7	6	5	4	3	2	1	0
	P7 ₇	P7 ₆	P7 ₅	P7 ₄	P7 ₃	P7 ₂	P7 ₁	P7 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PDR7は、ポート7の各端子P7₇～P7₀のデータを格納する8ビットのレジスタです。

PCR7が1のとき、ポート7のリードを行うと、PDR7の値を直接リードします。そのため端子状態の影響を受けません。PCR7が0のとき、ポート7のリードを行うと、端子状態が読み出されます。

リセット時、PDR7はH'00にイニシャライズされます。

(2) ポートコントロールレジスタ7 (PCR7)

ビット:	7	6	5	4	3	2	1	0
	PCR7 ₇	PCR7 ₆	PCR7 ₅	PCR7 ₄	PCR7 ₃	PCR7 ₂	PCR7 ₁	PCR7 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR7は、ポート7の各端子P7₇～P7₀の入出力をビットごとに制御します。PCR7に1をセットすると対応するP7₇～P7₀端子は出力端子となり、0にクリアすると入力端子となります。

リセット時、PCR7はH'00にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

(3) ポートプルアップコントロールレジスタ7 (PUCR7)

ビット:	7	6	5	4	3	2	1	0
	PUCR7 ₇	PUCR7 ₆	PUCR7 ₅	PUCR7 ₄	PUCR7 ₃	PUCR7 ₂	PUCR7 ₁	PUCR7 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PUCR7は、ポート7の各端子P7₇～P7₀のプルアップMOSをビットごとに制御します。

PCR7が0の状態でPUCR7に1をセットすると対応するプルアップMOSはON状態となり、0にクリアするとOFF状態となります。

リセット時、PUCR7はH'00にイニシャライズされます。

8.8.3 端子機能

表8.21にポート7の端子機能を示します。

表8.21 ポート7の端子機能

端子	選択方法と端子機能		
P7 _n ～P7 ₀	PCR7のPCR7 _n により、次のように切り換わります。 (n = 7～0)		
	PCR7 _n	0	1
	端子機能	P7 _n 入力端子	P7 _n 出力端子

8.8.4 端子状態

各動作モードにおけるポート7の端子状態を表8.22に示します。

表8.22 ポート7の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P7 _n ～P7 ₀	ハイインピーダンス	保持	保持	ハイインピーダンス*	保持	動作	動作

【注】* プルアップMOSがON状態では High レベル出力となります。

8.8.5 入力プルアップMOS

ポート7は、プログラムで制御可能な入力プルアップMOSを内蔵しています。PCR7が0にクリアされている状態でPUCR7に1をセットすると入力プルアップMOSはON状態となります。また、入力プルアップMOSはリセット時、OFF状態になります。

PCR7 _n	0	1	
PUCR7 _n	0	1	*
入力プルアップMOS	OFF	ON	OFF

* (n = 7～0)
Don't care

8.9 ポート 8

8.9.1 概要

ポート 8 は、8 ビットの入出力ポートです。ポート 8 の各端子は、図 8.8 に示す構成になっています。




図 8.8 ポート 8 の端子構成

8.9.2 レジスタの構成と説明

表 8.23 にポート 8 のレジスタ構成を示します。

表 8.23 レジスタ構成

名 称	略 称	R/W	初 期 値	アドレス
ポートデータレジスタ 8	P D R 8	R/W	H'00	H'FFDB
ポートコントロールレジスタ 8	P C R 8	W	H'00	H'FFEB

(1) ポートデータレジスタ 8 (PDR8)

ビット:	7	6	5	4	3	2	1	0
	P8 ₇	P8 ₆	P8 ₅	P8 ₄	P8 ₃	P8 ₂	P8 ₁	P8 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PDR8は、ポート8の各端子P8₇～P8₀のデータを格納する8ビットのレジスタです。

PCR8が1のとき、ポート8のリードを行うと、PDR8の値を直接リードします。そのため端子状態の影響を受けません。PCR8が0のとき、ポート8のリードを行うと、端子状態が読み出されます。

リセット時、PDR8はH'00にイニシャライズされます。

(2) ポートコントロールレジスタ 8 (PCR8)

ビット:	7	6	5	4	3	2	1	0
	PCR8 ₇	PCR8 ₆	PCR8 ₅	PCR8 ₄	PCR8 ₃	PCR8 ₂	PCR8 ₁	PCR8 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR8は、ポート8の各端子P8₇～P8₀の入出力をビットごとに制御します。PCR8に1をセットすると対応するP8₇～P8₀端子は出力端子となり、0にクリアすると入力端子となります。

リセット時、PCR8はH'00にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

8.9.3 端子機能

表 8.24 にポート 8 の端子機能を示します。

表 8.24 ポート 8 の端子機能

選 択 方 法 と 端 子 機 能	
P 8 ₇ ～P 8 ₀	P C R 8 の P C R 8 _n により、次のように切り換わります。 (n = 7 ~ 0)
P C R 8 _n	0 1
端子機能	P 8 _n 入力端子 P 8 _n 出力端子

8.9.4 端子状態

各動作モードにおけるポート 8 の端子状態を表 8.25 に示します。

表 8.25 ポート 8 の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P 8 ₇ ～P 8 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作

8.10 ポート 9

8.10.1 概要

ポート 9 は、3 ビットの入出力ポートと 4 ビットの入力専用ポートです。ポート 9 の各端子は、図 8.9 に示す構成になっています。




図 8.9 ポート 9 の端子構成

8.10.2 レジスタの構成と説明

表 8.26 にポート 9 のレジスタ構成を示します。

表 8.26 レジスタ構成

名 称	略 称	R/W	初 期 値	ア ド レ ス
ポートデータレジスタ 9	P D R 9	R/W	H'1F	H'FFDC
ポートコントロールレジスタ 9	P C R 9	W	H'1F	H'FFEC

(1) ポートデータレジスタ9 (PDR9)

ビット:	7	6	5	4	3	2	1	0
	P9 ₇	P9 ₆	P9 ₅	P9 ₄	P9 ₃	P9 ₂	P9 ₁	—
初期値:	0	0	0	1	1	1	1	1
R/W:	R/W	R/W	R/W	R	R	R	R	—

PDR9は、ポート9の各端子P9₇～P9₁のデータを格納する8ビットのレジスタです。

PCR9が1のとき、ポート9のリードを行うと、PDR9の値を直接リードします。そのため端子状態の影響を受けません。PCR9が0のとき、ポート9のリードを行うと、端子状態が読み出されます。

リセット時、PDR9はH'1Fにイニシャライズされます。

(2) ポートコントロールレジスタ9 (PCR9)

ビット:	7	6	5	4	3	2	1	0
	PCR9 ₇	PCR9 ₆	PCR9 ₅	—	—	—	—	—
初期値:	0	0	0	1	1	1	1	1
R/W:	W	W	W	—	—	—	—	—

PCR9は、ポート9の各端子P9₇～P9₅の入出力をビットごとに制御します。PCR9に1をセットすると対応するP9₇～P9₅端子は出力端子となり、0にクリアすると入力端子となります。

リセット時、PCR9はH'1Fにイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

8.10.3 端子機能

表 8.27 にポート 9 の端子機能を示します。

表 8.27 ポート 9 の端子機能(1)

端子	選択方法と端子機能		
P9 ₇ /TM0H	PCR9のPCR9 ₇ とTCSRHのOS3~OS0の組み合わせで、次のように切り換わります。		
	OS3~OS0	0000	0000 以外
	PCR9 ₇	0	1
	端子機能	P9 ₇ 入力端子	P9 ₇ 出力端子
			TM0H出力端子
P9 ₆ /TMCIH	PCR9のPCR9 ₆ により、次のように切り換わります。		
	PCR9 ₆	0	1
	端子機能	P9 ₆ 入力端子	P9 ₆ 出力端子
			TMCIH入力端子
P9 ₅ /TMRIH	PCR9のPCR9 ₅ により、次のように切り換わります。		
	PCR9 ₅	0	1
	端子機能	P9 ₅ 入力端子	P9 ₅ 出力端子
			TMRIH入力端子
P9 ₄ /SDA ₂	ICCR2のICEにより、次のように切り換わります。		
	ICE	0	1
	端子機能	P9 ₄ 入力端子	SDA ₂ 入出力端子
P9 ₃ /SCL ₂	ICCR2のICEにより、次のように切り換わります。		
	ICE	0	1
	端子機能	P9 ₃ 入力端子	SCL ₂ 入出力端子

* Don't care

表 8.27 ポート 9 の端子機能(2)

端子	選択方法と端子機能						
P 9 ₂ / SDA ₁	ICCR1 の ICE により、次のように切り換わります。						
	<table border="1"> <tr> <td>ICE</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>P 9₂入力端子</td> <td>SDA₁入出力端子</td> </tr> </table>	ICE	0	1	端子機能	P 9 ₂ 入力端子	SDA ₁ 入出力端子
ICE	0	1					
端子機能	P 9 ₂ 入力端子	SDA ₁ 入出力端子					
P 9 ₁ / SCL ₁	ICCR1 の ICE により、次のように切り換わります。						
	<table border="1"> <tr> <td>ICE</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>P 9₁入力端子</td> <td>SCL₁入出力端子</td> </tr> </table>	ICE	0	1	端子機能	P 9 ₁ 入力端子	SCL ₁ 入出力端子
ICE	0	1					
端子機能	P 9 ₁ 入力端子	SCL ₁ 入出力端子					

* Don't care

8.10.4 端子状態

各動作モードにおけるポート 9 の端子状態を表 8.28 に示します。

表 8.28 ポート 9 の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P 9 ₇ / TM0H							
P 9 ₆ / TMCIH							
P 9 ₅ / TMRIH	ハイ			ハイ			
P 9 ₄ / SDA ₂	インピーダンス	保持	保持	インピーダンス	保持	動作	動作
P 9 ₃ / SCL ₂							
P 9 ₂ / SDA ₁							
P 9 ₁ / SCL ₁							

8.11 ポートA

8.11.1 概要

ポートAは、7ビットの入出力ポートです。ポートAの各端子は、図8.10に示す構成になっています。




図8.10 ポートAの端子構成

8.11.2 レジスタの構成と説明

表8.29にポートAのレジスタ構成を示します。

表8.29 レジスタ構成

名 称	略 称	R/W	初 期 値	アドレス
ポートデータレジスタA	PDRA	R/W	H'80	H'FFDD
ポートコントロールレジスタA	PCRA	W	H'80	H'FFED

(1) ポートデータレジスタA (P D R A)

ビット:	7	6	5	4	3	2	1	0
	—	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀
初期値:	1	0	0	0	0	0	0	0
R/W:	—	R/W						

P D R Aは、ポートAの各端子PA₆～PA₀のデータを格納する8ビットのレジスタです。

P C R Aが1のとき、ポートAのリードを行うと、P D R Aの値を直接リードします。そのため端子状態の影響を受けません。P C R Aが0のとき、ポートAのリードを行うと、端子状態が読み出されます。

リセット時、P D R AはH'80にイニシャライズされます。

(2) ポートコントロールレジスタA (P C R A)

ビット:	7	6	5	4	3	2	1	0
	—	PCRA ₆	PCRA ₅	PCRA ₄	PCRA ₃	PCRA ₂	PCRA ₁	PCRA ₀
初期値:	1	0	0	0	0	0	0	0
R/W:	—	W	W	W	W	W	W	W

P C R Aは、ポートAの各端子PA₆～PA₀の入出力をビットごとに制御します。P C R Aに1をセットすると対応するPA₆～PA₀端子は出力端子となり、0にクリアすると入力端子となります。

リセット時、P C R AはH'80にイニシャライズされます。

本レジスタはライト専用です。リードした場合各ビットは常に1が読み出されます。

8.11.3 端子機能

表 8.30 にポート A の端子機能を示します。

表 8.30 ポート A の端子機能

端子	選択方法と端子機能						
P A ₆ ～P A ₀	P C R A の P C R A _n により、次のように切り換わります。 $(n = 6 \sim 0)$ <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>P C R A_n</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>P A_n入力端子</td> <td>P A_n出力端子</td> </tr> </table>	P C R A _n	0	1	端子機能	P A _n 入力端子	P A _n 出力端子
P C R A _n	0	1					
端子機能	P A _n 入力端子	P A _n 出力端子					

8.11.4 端子状態

各動作モードにおけるポート A の端子状態を表 8.31 に示します。

表 8.31 ポート A の端子状態

端子名	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P A ₆ ～P A ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作

8.12 ポートB

8.12.1 概要

ポートBは、8ビットの入力専用ポートです。ポートBの各端子は、図8.11に示す構成になっています。




図8.11 ポートBの端子構成

8.12.2 レジスタの構成と説明

表8.32にポートBのレジスタ構成を示します。

表8.32 レジスタ構成

名 称	略 称	R/W	アドレス
ポートデータレジスタB	P D R B	R	H'FFDE

(1) ポートデータレジスタB (P D R B)

ビット:	7	6	5	4	3	2	1	0
R/W:	R	R	R	R	R	R	R	R

P D R Bをリードすると常に各端子の状態が読み出されます。ただし、A/D変換器のA M RのC H 3～C H 0によりアナログ入力チャネルが選択されている端子をリードすると入力電圧に関係なく0が読み出されます。

8.12.3 端子機能

表 8.33にポートBの端子機能を示します。

表 8.33 ポートBの端子機能

端子	選択方法と端子機能		
PB _n / AN _n	常に以下のような状態になっています。 (n=7~0) <table border="1"><tr><td>端子機能</td><td>PB_n 入力端子、AN_n 入力端子</td></tr></table>	端子機能	PB _n 入力端子、AN _n 入力端子
端子機能	PB _n 入力端子、AN _n 入力端子		

8.12.4 端子状態

各動作モードにおけるポートBの端子状態を表 8.34に示します。

表 8.34 ポートBの端子状態

(n=7~0)

端子	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
PB _n / AN _n	ハイ インピーダンス						

8.13 ポート C

8.13.1 概要

ポート C は、4 ビットの入力専用ポートです。ポート C の各端子は、図 8.12 に示す構成になっています。




図 8.12 ポート C の端子構成


8.13.2 レジスタの構成と説明

表 8.35 にポート C のレジスタ構成を示します。

表 8.35 レジスタ構成

名 称	略 称	R/W	アドレス
ポートデータレジスタ C	P D R C	R	H'FFDF

(1) ポートデータレジスタ C (P D R C)



P D R C をリードすると常に各端子の状態が読み出されます。ただし、A/D 変換器の A M R の C H 3 ~ C H 0 によりアナログ入力チャネルが選択されている端子をリードすると入力電圧に関係なく 0 が読み出されます。

8.13.3 端子機能

表 8.36 にポート C の端子機能を示します。

表 8.36 ポート C の端子機能

端子	選択方法と端子機能	
PC ₃ / AN ₁₁ ↓ PC ₀ / AN ₈	常に以下のような状態になっています。	
	端子機能	PC ₃ ～PC ₀ 入力端子、AN ₁₁ ～AN ₈ 入力端子

8.13.4 端子状態

各動作モードにおけるポート C の端子状態を表 8.37 に示します。

表 8.37 ポート C の端子状態

端子	リセット	スリープ	サブスリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
PC ₃ / AN ₁₁ ↓ PC ₀ / AN ₈	ハイ インピーダンス						

9. タイマ

第9章 目次

9. 1	概要	9 - 1
9. 2	タイマA	9 - 3
9. 2. 1	概要	9 - 3
9. 2. 2	各レジスタの説明	9 - 5
9. 2. 3	動作説明	9 - 7
9. 2. 4	タイマAの動作モード	9 - 8
9. 3	タイマB 1	9 - 9
9. 3. 1	概要	9 - 9
9. 3. 2	各レジスタの説明	9 - 10
9. 3. 3	動作説明	9 - 13
9. 3. 4	タイマB 1の動作モード	9 - 14
9. 4	タイマB 2	9 - 15
9. 4. 1	概要	9 - 15
9. 4. 2	各レジスタの説明	9 - 16
9. 4. 3	動作説明	9 - 19
9. 4. 4	タイマB 2の動作モード	9 - 20
9. 5	タイマB 3	9 - 21
9. 5. 1	概要	9 - 21
9. 5. 2	各レジスタの説明	9 - 22
9. 5. 3	動作説明	9 - 25
9. 5. 4	タイマB 3の動作モード	9 - 26

9. 6	タイマ C	9 - 27
9. 6. 1	概要	9 - 27
9. 6. 2	各レジスタの説明	9 - 30
9. 6. 3	動作説明	9 - 33
9. 6. 4	タイマ C の動作モード	9 - 34
9. 7	タイマ F	9 - 35
9. 7. 1	概要	9 - 35
9. 7. 2	各レジスタの説明	9 - 38
9. 7. 3	C P Uとのインターフェース	9 - 45
9. 7. 4	動作説明	9 - 47
9. 7. 5	使用上の注意事項	9 - 49
9. 8	タイマ G	9 - 51
9. 8. 1	概要	9 - 51
9. 8. 2	各レジスタの説明	9 - 53
9. 8. 3	ノイズ除去回路	9 - 57
9. 8. 4	動作説明	9 - 58
9. 8. 5	タイマ G の使用例	9 - 62
9. 8. 6	使用上の注意事項	9 - 63
9. 9	タイマ H	9 - 67
9. 9. 1	概要	9 - 67
9. 9. 2	各レジスタの説明	9 - 70
9. 9. 3	動作説明	9 - 75
9. 9. 4	割り込み要因	9 - 79
9. 9. 5	タイマ H の使用例	9 - 79
9. 9. 6	使用上の注意事項	9 - 80

9.1 概要

本LSIは8本のタイマ(タイマA、B1～B3、C、F、G、H)を内蔵しています。
タイマA、B1～B3、C、F、G、Hの機能概要を表9.1に示します。

表9.1 タイマの機能概要(1)

タイマ名称	機能	内部クロック	イベント入力端子	波形出力端子	備考
タイマA	・8ビットのタイマ ・インターバル機能	$\phi /8 \sim \phi /8192$ (8種類)	-	-	タイマB3 はイベント 機能を除く
	・時計用タイムベース 機能	$\phi_w/128$ (オーバロー周期は 4種類選択可)			
	・クロック出力機能	$\phi /4 \sim \phi /32$ $\phi_w/4 \sim \phi_w/32$ (8種類)	-	TMOW	
タイマB1 ～ タイマB3	・8ビットのタイマ ・インターバル機能 ・イベントカウント機能	$\phi /4 \sim \phi /8192$ (7種類)	TMIB1 TMIB2A TMIB2B	-	タイマB3 はイベント 機能を除く
タイマC	・8ビットのタイマ ・インターバル機能 ・イベントカウント機能 ・カウントアップ/ ダウン選択可能	$\phi /4 \sim \phi /8192$ $\phi_w/4$ (7種類)	TMIC	-	カウンタ アップ/ダ ウンはソフ トウェア制 御、ハード ウェア制御 とともに可 能
タイマF	・16ビットのタイマ ・イベントカウント機能 ・独立した2本の8ビット タイマとして使用可能 ・アウトプットコンペア 出力機能	$\phi /2 \sim \phi /32$ (4種類)	TMIF	TMOLF TMOFH	
タイマG	・8ビットのタイマ ・インプットキャプチャ機能 ・インターバル機能	$\phi /2 \sim \phi /64$ $\phi_w/2$ (4種類)	TMIG	-	・カウンタ のクリア 指定が可 能 ・キャプチ 入力信号 のノイズ 除去回 路 内蔵

表 9.1 タイマの機能概要(2)

タイマ名称	機能	内部クロック	イベント入力端子	波形出力端子	備考
タイマH	<ul style="list-style-type: none"> ・8ビットのタイマ ・イベントカウント機能 ・2つのコンペアマッチ原因による出力制御が可能 ・カウンタクリア指定が可能 	$\phi /8 \sim \phi /1024$ (3種類)	TMCIH	TM0H	外部カウント クリア端子 TMRIH

9.2 タイマA

9.2.1 概要

タイマAはインターバル／時計用タイムベース機能を内蔵した8ビットのタイマです。32.768 kHzの水晶発振器を接続すると時計用タイムベースとして使用できます。また、TMOW端子より、32.768 kHzを分周したクロック、およびシステムクロックを分周したクロックが出力可能です。

(1) 特長

タイマAの特長を以下に示します。

- 8種類の内部クロックを選択可能

8種類の内部クロック ($\phi/8192$ 、 $\phi/4096$ 、 $\phi/2048$ 、 $\phi/512$ 、 $\phi/256$ 、 $\phi/128$ 、 $\phi/32$ 、 $\phi/8$) からの選択が可能です。

- 4種類のオーバフロー周期を選択可能

時計用タイムベースとして4種類のオーバフロー周期 (1 s、0.5 s、0.25 s、31.25 ms) の選択が可能です (32.768 kHz水晶発振器を使用)。


- カウンタのオーバフローで割り込みを発生

- タイマ出力クロックを選択可能

TMOW端子から出力するクロックとして、32.768 kHzの32、16、8、4分周したクロック (1 kHz、2 kHz、4 kHz、8 kHz)、およびシステムクロックを32、16、8、4分周したクロックの計8種類の選択が可能です。

(2) ブロック図

タイマAのブロック図を図9.2.1に示します。



〈記号説明〉

- T M A : タイマモードレジスタA
- T C A : タイマカウンタA
- I R R T A : タイマAオーバフロー割り込み要求フラグ
- P S W : プリスケーラW
- P S S : プリスケーラS

【注】* T C Aの入力クロックがプリスケーラW出力 ($\phi_w/128$) の場合のみ選択可能です。

図9.2.1 タイマAブロック図

(3) 端子構成

タイマAの端子構成を表9.2.1に示します。

表9.2.1 端子構成

名 称	略 称	入 出 力	機 能
クロック出力	TMOW	出 力	タイマA出力回路により生成された波形の出力端子

(4) レジスタ構成

タイマAのレジスタ構成を表9.2.2に示します。

表9.2.2 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
タイマモードレジスタA	TMA	R/W	H'10	H'FFB0
タイマカウンタA	TCA	R	H'00	H'FFB1

9.2.2 各レジスタの説明

(1) タイマモードレジスタA (TMA)

ビット:	7	6	5	4	3	2	1	0
	TMA7	TMA6	TMA5	—	TMA3	TMA2	TMA1	TMA0
初期値:	0	0	0	1	0	0	0	0
R/W:	R/W	R/W	R/W	—	R/W	R/W	R/W	R/W

TMAは、8ビットのリードとライトが可能なレジスタで、プリスケーラ、入力クロック、および出力クロックの選択を行います。

リセット時、TMAはH'10にイニシャライズされます。

ビット7～5：クロック出力セレクト (TMA7～TMA5)

TM0W端子から出力する8種類のクロックを選択します。システムクロックを32、16、8、4分周したクロックは、アクティブモード、スリープモードで出力されます。32.768kHzを32、16、8、4分周したクロックは、アクティブモード、スリープモード、およびサブアクティブモードで出力されます。

ビット7 TMA7	ビット6 TMA6	ビット5 TMA5	説 明	
0	0	0	$\phi / 32$	(初期値)
		1	$\phi / 16$	
	1	0	$\phi / 8$	
		1	$\phi / 4$	
1	0	0	$\phi_w / 32$	
		1	$\phi_w / 16$	
	1	0	$\phi_w / 8$	
		1	$\phi_w / 4$	

ビット4：リザーブビット

リザーブビットです。本ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット3～0：内部クロックセレクト (TMA3～TMA0)

TCAに入力するクロックを選択します。

ビット3	ビット2	ビット1	ビット0	説明		
TMA3	TMA2	TMA1	TMA0	割り勘-ラ分周比またはオーバフロー周期	機能	
0	0	0	0	PSS、 $\phi/8192$ (初期値)	インターバル	
			1	PSS、 $\phi/4096$		
		1	0	PSS、 $\phi/2048$		
			1	PSS、 $\phi/512$		
	1	0	0	PSS、 $\phi/256$		
			1	PSS、 $\phi/128$		
		1	0	PSS、 $\phi/32$		
			1	PSS、 $\phi/8$		
1	0	0	0	PSW、1s	時計用 タイムベース	
			1	PSW、0.5s		
		1	0	PSW、0.25s		
			1	PSW、0.03125s		
	1	0	0	PSW、TCAリセット		
			1			
		1	0			
			1			

(2) タイマカウンタA (TCA)

ビット:	7	6	5	4	3	2	1	0
	TCA7	TCA6	TCA5	TCA4	TCA3	TCA2	TCA1	TCA0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

TCAは、8ビットのリード可能なアップカウンタで、入力する内部クロックによりカウントアップされます。入力するクロックはTMAのTMA3～TMA0ビットにより選択します。TCAの値は、アクティブモード時はCPUからリードできますが、サブアクティブモードではTCAをリードすることはできません。TCAがオーバフローすると、IRR1のIRRATAフラグが1にセットされます。

TCAはTMAのTMA3、TMA2ビットをそれぞれ1にセットすることでクリアできます。

リセット時、TCAはH'00にイニシャライズされます。

9.2.3 動作説明

(1) インターバル動作

TMAのTMA3ビットを0にクリアすると、タイマAは8ビットインターバルタイマとして動作します。

リセット時、TCAはH'00、TMA3ビットは0にクリアされるため、リセット直後はインターバルタイマとして停止することなくカウントアップを続けます。タイマAの動作クロックは、TMAのTMA2～TMA0ビットにより、プリスケーラSの出力する8種類の内部クロックを選択できます。

TCAのカウンタ値がH'FFになった後、クロックが入力されると、タイマAはオーバフローし、IRR1のIRRATAフラグが1にセットされます。このとき、IENR1のIENTAビットが1ならばCPUに割り込みを要求します。*

オーバフロー時には、TCAのカウント値はH'00に戻り、再びカウントアップを開始します。したがって、256回の入力クロックごとに、オーバフロー出力を発生するインターバルタイマとして動作します。

【注】* 割り込みについての詳細は、「3.3 割り込み」を参照してください。

(2) 時計用タイムベース動作

TMAのTMA3ビットを1にセットすると、タイマAはプリスケーラWの出力するクロックをカウントして、時計用タイムベースとして動作します。タイマAのオーバフロー周期は、TMAのTMA1、TMA0ビットにより4種類選択できます。時計用タイムベース動作時(TMA3=1)にTMA2ビットを1にセットすると、TCAおよびプリスケーラWは、ともにH'00にクリアされます。

(3) クロック出力の動作

PMR1のTMOWビットを1にセットすると、TMOW端子からクロックが出力されます。端子から出力されるクロックは、TMAのTMA7～TMA5ビットにより、8種類のクロックが選択できます。システムクロックを32、16、8、4分周したクロックは、アクティブモード、スリープモードで出力され、32.768kHzを32、16、8、4分周したクロックは、アクティブモード、スリープモード、およびサブアクティブモードで出力されます。

9.2.4 タイマAの動作モード

タイマAの動作モードを表9.2.3に示します。

表9.2.3 タイマAの動作モード

動作モード		リセット	アクティブ	スリープ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ
TCA	インターバル	リセット	動作	動作	停止	停止	停止	停止
	時計用タイムベース	リセット	動作	動作	動作	動作	動作	停止
TMA		リセット	動作	保持	保持	動作	保持	保持

【注】 アクティブモード、スリープモード時に、TCAの内部クロックとして時計用タイムベース機能を選択した場合、システムクロックと内部クロックとが非同期であるため、同期回路で同期をとっています。これにより、カウント周期は最大で $1/\phi$ (s) の誤差が生じます。

9.3 タイマB1

9.3.1 概要

タイマB1は、入力クロックによりカウントアップする8ビットのタイマです。タイマB1には、インターバル機能、オートリロード機能の2種類の機能があります。

(1) 特長

タイマB1の特長を以下に示します。


■ 8種類のクロックを選択可能

7種類の内部クロック ($\phi/8192$ 、 $\phi/2048$ 、 $\phi/512$ 、 $\phi/256$ 、 $\phi/64$ 、 $\phi/16$ 、 $\phi/4$) と外部クロックからの選択が可能です（外部イベントのカウントが可能）。

■ カウンタのオーバフローで割り込みを発生

(2) ブロック図

タイマB1のブロック図を図9.3.1に示します。



〈記号説明〉

- TMB1 : タイマモードレジスタB1
- TCB1 : タイマカウンタB1
- TLB1 : タイマロードレジスタB1
- IRRTB1 : タイマB1オーバフロー割り込み要求フラグ
- PSS : プリスケーラS

図9.3.1 タイマB1ブロック図

(3) 端子構成

タイマB1の端子構成を表9.3.1に示します。

表9.3.1 端子構成

名 称	略 称	入出力	機 能
タイマB1イベント入力	TMIB1	入 力	T C B 1に入力するイベント入力端子

(4) レジスタ構成

タイマB1のレジスタ構成を表9.3.2に示します。

表9.3.2 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
タイマモードレジスタB1	TMB1	R/W	H'78	H'FFB2
タイマカウンタB1	T C B 1	R	H'00	H'FFB3
タイマロードレジスタB1	T L B 1	W	H'00	H'FFB3

9.3.2 各レジスタの説明

(1) タイマモードレジスタB1 (TMB1)

ビット:	7	6	5	4	3	2	1	0
	TMB17	—	—	—	—	TMB12	TMB11	TMB10
初期値:	0	1	1	1	1	0	0	0
R/W:	R/W	—	—	—	—	R/W	R/W	R/W

TMB1は、8ビットのリードとライトが可能なレジスタで、オートリロード機能の選択および入力クロックの選択を行います。

リセット時、TMB1はH'78にイニシャライズされます。

ビット7:オートリロード機能選択 (TMB17)

タイマB1のオートリロード機能を選択します。

ビット7	説 明	
TMB17		
0	インターバル機能を選択	(初期値)
1	オートリロード機能を選択	

ビット 6 ~ 3 : リザーブビット

リザーブビットです。各ビットはリードすると常に 1 が読み出されます。ライトは無効です。

ビット 2 ~ 0 : クロックセレクト (TMB12 ~ TMB10)

TCB1に入力するクロックを選択します。外部からのイベント入力は、立ち上がりエッジまたは立ち下がりエッジの選択が可能です。

ビット 2	ビット 1	ビット 0	説明
TMB12	TMB11	TMB10	
0	0	0	内部クロック $\phi/8192$ でカウント (初期値)
		1	内部クロック $\phi/2048$ でカウント
	1	0	内部クロック $\phi/512$ でカウント
		1	内部クロック $\phi/256$ でカウント
1	0	0	内部クロック $\phi/64$ でカウント
		1	内部クロック $\phi/16$ でカウント
	1	0	内部クロック $\phi/4$ でカウント
		1	外部イベント (TMIB1) の立ち上がりエッジまたは立ち下がりエッジでカウント*

【注】* 外部イベントのエッジ選択は、IRQエッジセレクトレジスタ (IEGR) の IEG1 により設定します。詳細は、「3.3.2(1) IRQエッジセレクトレジスタ (IEGR)」を参照してください。なお、TMB12 ~ TMB10 ビットをそれぞれ 1 に設定する前に、必ずポートモードレジスタ 1 (PMR1) の IRQ1 ビットを 1 にセットしてください。

(2) タイマカウンタ B1 (TCB1)

ビット :	7	6	5	4	3	2	1	0
	TCB17	TCB16	TCB15	TCB14	TCB13	TCB12	TCB11	TCB10
初期値 :	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R

TCB1 は、8 ビットのリード可能なアップカウンタで、入力する内部クロックまたは外部イベントによりカウントアップされます。入力するクロックは、TMB1 の TMB12 ~ TMB10 ビットにより選択します。TCB1 の値は、CPU から常にリードできます。

TCB1 がオーバフロー ($H'FF \rightarrow H'00$ または $H'FF \rightarrow TLB1$ の設定値) すると、IRR2 の IR RTB1 フラグが 1 にセットされます。

TCB1 は、TLB1 と同一のアドレスに割り付けられています。

リセット時、TCB1 は $H'00$ にイニシャライズされます。

(3) タイマロードレジスタ B1 (TLB1)

ビット:	7	6	5	4	3	2	1	0
	TLB17	TLB16	TLB15	TLB14	TLB13	TLB12	TLB11	TLB10
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

TLB1は、8ビットのライト専用のレジスタで、TCB1のリロード値を設定します。

TLB1にリロード値を設定すると、同時にその値はTCB1にもロードされ、TCB1はその値からカウントアップを開始します。また、オートリロード動作時、TCB1がオーバフローするとTCB1にTLB1の値がロードされます。したがって、オーバフロー周期を1～256入力クロックの範囲で設定することができます。

TLB1は、TCB1と同一のアドレスに割り付けられています。

リセット時、TLB1はH'00にイニシャライズされます。

9.3.3 動作説明

(1) インターバルタイマの動作

TMB1のTMB17ビットを0にクリアすると、タイマB1は8ビットインターバルタイマとして動作します。

リセット時、TCB1はH'00、TMB17ビットは0にクリアされるため、リセット直後は、インターバルタイマとして停止することなくカウントアップを続けます。タイマB1の動作クロックは、TMB1のTMB12～TMB10ビットにより、プリスケーラSの出力する7種類の内部クロック、TMIB1入力端子からの外部クロックを選択できます。

TCB1のカウント値がH'FFになった後、クロックが入力されると、タイマB1はオーバフローし、IRR2のIRRTB1フラグが1にセットされます。このとき、IENR2のIENTB1ビットが1ならばCPUに割り込みを要求します。*

オーバフロー時には、TCB1のカウント値はH'00に戻り、再びカウントアップを開始します。

インターバルタイマ動作時(TMB17=0)にTLB1を設定すると、同時にTCB1にもTLB1の値をロードします。

【注】* 割り込みについての詳細は、「3.3 割り込み」を参照してください。

(2) オートリロードタイマの動作

TMB1のTMB17ビットを1にセットすると、タイマB1は8ビットオートリロードタイマとして動作します。TLB1にリロード値を設定すると、同時にその値がTCB1にロードされ、TCB1はその値からカウントアップを開始します。

TCB1のカウント値がH'FFになった後、クロックが入力されると、タイマB1はオーバフローし、TLB1の値がTCB1にロードされ、その値からカウントアップを続けます。したがって、TLB1の値により、オーバフロー周期を1～256入力クロックの範囲で設定できます。

オートリロード動作時のクロックおよび割り込みについてはインターバル動作時と同様です。

オートリロード動作時(TMB17=1)にTLB1の値を再設定すると、同時にTCB1にもTLB1の値をロードします。

(3) イベントカウンタ

タイマB1は、TMIB1端子をイベント入力端子とするイベントカウンタとして動作します。

TMB1のTMB12～TMB10ビットをそれぞれ1にセットすると、外部イベントが選択され、TCB1は、TMIB1端子入力の立ち上がりエッジまたは立ち下がりエッジでカウントアップします。外部イベント入力を使用する場合は、PMR1のIRQ1ビットを1にセットし、かつIENR1のIEN1ビットを0にクリアしてIRQ1割り込み要求を禁止してください。

9.3.4 タイマB1の動作モード

タイマB1の動作モードを表9.3.3に示します。

表9.3.3 タイマB1の動作モード

動作モード		リセット	アクティブ	スリーブ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ
T C B 1	インターバル	リセット	動作	動作	停止	停止	停止	停止
	オートリロード	リセット	動作	動作	停止	停止	停止	停止
T M B 1		リセット	動作	保持	保持	保持	保持	保持

9.4 タイマB2

9.4.1 概要

タイマB2は、入力クロックによりカウントアップする8ビットのタイマです。タイマB2には、インターバル機能、オートリロード機能の2種類の機能があります。


(1) 特長

タイマB2の特長を以下に示します。

- 8種類のクロックを選択可能
7種類の内部クロック ($\phi/8192$ 、 $\phi/2048$ 、 $\phi/512$ 、 $\phi/256$ 、 $\phi/64$ 、 $\phi/16$ 、 $\phi/4$) と外部クロックからの選択が可能です（外部イベントのカウントが可能）。
- カウンタのオーバフローで割り込みを発生
- 外部イベント入力を2端子から選択可能

(2) ブロック図

タイマB2のブロック図を図9.4.1に示します。



〈記号説明〉

- TMB2 : タイマモードレジスタB2
- TCB2 : タイマカウンタB2
- TLB2 : タイマロードレジスタB2
- IRR TB2 : タイマB2オーバフロー割り込み要求フラグ
- PSS : プリスケーラS

図9.4.1 タイマB2ブロック図

(3) 端子構成

タイマB2の端子構成を表9.4.1に示します。

表9.4.1 端子構成

名 称	略 称	入出力	機 能
タイマB2イベント入力A	TMIB2A	入 力	T C B 2に入力するイベント入力端子
タイマB2イベント入力B	TMIB2B	入 力	T C B 2に入力するイベント入力端子

(4) レジスタ構成

タイマBのレジスタ構成を表9.4.2に示します。

表9.4.2 レジスタ構成

名 称	略 称	R / W	初期値	アドレス
タイマモードレジスタB2	T M B 2	R / W	H'78	H'FF9C
タイマカウンタB2	T C B 2	R	H'00	H'FF9D
タイマロードレジスタB2	T L B 2	W	H'00	H'FF9D

9.4.2 各レジスタの説明

(1) タイマモードレジスタB2(TMB2)

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	—	TMB22	TMB21	TMB20
初期値:	0	1	1	1	1	0	0	0
R / W:	R / W	—	—	—	—	R / W	R / W	R / W

TMB2は、8ビットのリードとライトが可能なレジスタで、オートリロード機能の選択および入力クロックの選択を行います。

リセット時、TMB2はH'78にイニシャライズされます。

ビット7：オートリロード機能選択（TMB27）

タイマB2のオートリロード機能を選択します。

ビット7	説明	
TMB27		
0	インターバル機能を選択	(初期値)
1	オートリロード機能を選択	

ビット6～3：リザーブビット

リザーブビットです。各ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット2～0：クロックセレクト（TMB22～TMB20）

TCB2に入力するクロックを選択します。外部からのイベント入力は、立ち上がりエッジまたは立ち下がりエッジの選択が可能です。

ビット2	ビット1	ビット0	説明
TMB22	TMB21	TMB20	
0	0	0	内部クロック ϕ /8192でカウント (初期値)
		1	内部クロック ϕ /2048でカウント
	1	0	内部クロック ϕ /512でカウント
		1	内部クロック ϕ /256でカウント
1	0	0	内部クロック ϕ /64でカウント
		1	内部クロック ϕ /16でカウント
	1	0	内部クロック ϕ /4でカウント
		1	外部イベント (TMIB2AまたはTMIB2B) の立ち上がりエッジまたは立ち下がりエッジでカウント*

【注】* 外部イベントのエッジ選択は、ポートモードレジスタ2 (PMR2) のEDGB2により設定します。詳細は、「8.3.2(3) ポートモードレジスタ2 (PMR2)」を参照してください。なお、TMB22～TMB20ビットをそれぞれ1に設定する前に、必ずポートモードレジスタ2 (PMR2) のTMIB2AかTMIB2Bビットのどちらかを1にセットしてください。

(2) タイマカウンタ B 2 (T C B 2)

ビット:	7	6	5	4	3	2	1	0
	TCB27	TCB26	TCB25	TCB24	TCB23	TCB22	TCB21	TCB20
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

T C B 2 は、8 ビットのリード可能なアップカウンタで、入力する内部クロックまたは外部イベントによりカウントアップされます。入力するクロックは、T M B 2 の T M B 2 2 ~ T M B 2 0 ビットにより選択します。T C B 2 の値は、C P U から常にリードできます。

T C B 2 がオーバフロー (H'FF → H'00 または H'FF → T L B 2 の設定値) すると、I R R 2 の I R R T B 2 フラグが 1 にセットされます。

T C B 2 は、T L B 2 と同一のアドレスに割り付けられています。

リセット時、T C B 2 は H'00 にイニシャライズされます。

(3) タイマロードレジスタ B 2 (T L B 2)

ビット:	7	6	5	4	3	2	1	0
	T L B 27	T L B 26	T L B 25	T L B 24	T L B 23	T L B 22	T L B 21	T L B 20
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

T L B 2 は、8 ビットのライト専用のレジスタで、T C B 2 のリロード値を設定します。

T L B 2 にリロード値を設定すると、同時にその値はT C B 2 にもロードされ、T C B 2 はその値からカウントアップを開始します。また、オートリロード動作時、T C B 2 がオーバフローするとT C B 2 にT L B 2 の値がロードされます。したがって、オーバフロー周期を 1 ~ 256 入力クロックの範囲で設定することができます。

T L B 2 は、T C B 2 と同一のアドレスに割り付けられています。

リセット時、T L B 2 は H'00 にイニシャライズされます。

9.4.3 動作説明

(1) インターバルタイマの動作

TMB2のTMB27ビットを0にクリアすると、タイマB2は8ビットインターバルタイマとして動作します。

リセット時、TCB2はH'00、TMB27ビットは0にクリアされるため、リセット直後は、インターバルタイマとして停止することなくカウントアップを続けます。タイマB2の動作クロックは、TMB2のTMB22～TMB20により、プリスケーラSの出力する7種類の内部クロック、TMIB2A入力端子またはTMIB2B端子からの外部クロックを選択できます。

TCB2のカウント値がH'FFになった後、クロックが入力されると、タイマB2はオーバフローし、IRR2のIRRTB2フラグが1にセットされます。このとき、IENR2のIENTB2ビットが1ならばCPUに割り込みを要求します。*

オーバフロー時には、TCB2のカウント値はH'00に戻り、再びカウントアップを開始します。

インターバルタイマ動作時(TMB27=0)にTLB2を設定すると、同時にTCB2にもTLB2の値をロードします。

【注】* 割り込みについての詳細は、「3.3 割り込み」を参照してください。

(2) オートリロードタイマの動作

TMB2のTMB27ビットを1にセットすると、タイマB2は8ビットオートリロードタイマとして動作します。TLB2にリロード値を設定すると、同時にその値がTCB2にロードされ、TCB2はその値からカウントアップを開始します。

TCB2のカウント値がH'FFになった後、クロックが入力されると、タイマB2はオーバフローし、TLB2の値がTCB2にロードされ、その値からカウントアップを続けます。したがって、TLB2の値により、オーバフロー周期を1～256入力クロックの範囲で設定できます。

オートリロード動作時のクロックおよび割り込みについてはインターバル動作時と同様です。

オートリロード動作時(TMB27=1)にTLB2の値を再設定すると、同時にTCB2にもTLB2の値をロードします。

(3) イベントカウンタ

タイマB2は、TMIB2A端子またはTMIB2B端子をイベント入力端子とするイベントカウンタとして動作します。

TMB2のTMB22～TMB20ビットをそれぞれ1にセットすると、外部イベントが選択され、TCB2は、TMIB2A端子入力またはTMIB2B端子入力の立ち上がりエッジまたは立ち下がりエッジでカウントアップします。

イベント入力端子の選択は、ポートモードレジスタ2(PMR2)のTMIB2A、TMIB2Bビットのどちらかを1にセットすることで行います。TCB2がカウント中にイベント入力端子を切り換えるとカウント値が変化することがあります。切り換える際は必ず割り込みを禁止したのちに行い、切り換えた後はTCB2(TLB2)を再設定してください。

9.4.4 タイマB2の動作モード

タイマB2の動作モードを表9.4.3に示します。

表9.4.3 タイマB2の動作モード

動作モード		リセット	アクティプ	スリープ	カット	サブアクティプ	サブスリープ	スタンバイ
TCB2	インターバル	リセット	動作	動作	停止	停止	停止	停止
	オートロード	リセット	動作	動作	停止	停止	停止	停止
TMB2		リセット	動作	保持	保持	保持	保持	保持

9.5 タイマB3

9.5.1 概要

タイマB3は、入力クロックによりカウントアップする8ビットのアップカウンタです。タイマB3には、インターバル機能、オートリロード機能の2種類の機能があります。

(1) 特長

タイマB3の特長を以下に示します。


■ 7種類のクロックを選択可能

7種類の内部クロック ($\phi/8192$ 、 $\phi/2048$ 、 $\phi/512$ 、 $\phi/256$ 、 $\phi/64$ 、 $\phi/16$ 、 $\phi/4$) からの選択が可能です。

■ カウンタのオーバフローで割り込みを発生

(2) ブロック図

タイマB3のブロック図を図9.5.1に示します。



〈記号説明〉

- TMB3 : タイマモードレジスタB3
- TCB3 : タイマカウンタB3
- TLB3 : タイマロードレジスタB3
- IRR TB3 : タイマB3オーバフロー割り込み要求フラグ
- PSS : プリスケーラS

図9.5.1 タイマB3ブロック図

(3) レジスタ構成

タイマB3のレジスタ構成を表9.5.1に示します。

表9.5.1 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
タイマモードレジスタB3	TMB3	R/W	H'78	H'FF9E
タイマカウンタB3	TCB3	R	H'00	H'FF9F
タイマロードレジスタB3	TLB3	W	H'00	H'FF9F

9.5.2 各レジスタの説明

(1) タイマモードレジスタB3 (TMB3)

ビット:	7	6	5	4	3	2	1	0
	TMB37	—	—	—	—	TMB32	TMB31	TMB30
初期値:	0	1	1	1	1	0	0	0
R/W:	R/W	—	—	—	—	R/W	R/W	R/W

TMB3は、8ビットのリードとライトが可能なレジスタで、オートリロード機能の選択および入力クロックの選択を行います。

リセット時、TMB3はH'78にイニシャライズされます。

ビット7:オートリロード機能選択 (TMB37)

タイマB3のオートリロード機能を選択します。

ビット7	説 明	
TMB37		
0	インターバル機能を選択	(初期値)
1	オートリロード機能を選択	

ビット6～3：リザーブビット

リザーブビットです。各ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット2～0：クロックセレクト (TMB32～TMB30)

TCB3に入力するクロックを選択します。

ビット2 TMB32	ビット1 TMB31	ビット0 TMB30	説明	
0	0	0	内部クロック ϕ /8192でカウント	(初期値)
		1	内部クロック ϕ /2048でカウント	
	1	0	内部クロック ϕ /512でカウント	
		1	内部クロック ϕ /256でカウント	
1	0	0	内部クロック ϕ /64でカウント	
		1	内部クロック ϕ /16でカウント	
	1	0	内部クロック ϕ /4でカウント	
		1	リザーブ	

(2) タイマカウンタB3 (TCB3)

ビット：	7	6	5	4	3	2	1	0
	TCB37	TCB36	TCB35	TCB34	TCB33	TCB32	TCB31	TCB30
初期値：	0	0	0	0	0	0	0	0
R/W：	R	R	R	R	R	R	R	R

TCB3は、8ビットのリード可能なアップカウンタで、入力する内部クロックまたは外部イベントによりカウントアップされます。入力するクロックは、TMB3のTMB32～TMB30ビットにより選択します。TCB3の値は、CPUから常にリードできます。

TCB3がオーバフロー (H'FF→H'00またはH'FF→TLB3の設定値) すると、IRR1のIR RTB3フラグが1にセットされます。

TCB3は、TLB3と同一のアドレスに割り付けられています。

リセット時、TCB3はH'00にイニシャライズされます。

(3) タイマロードレジスタ B 3 (TLB3)

ビット:	7	6	5	4	3	2	1	0
	TLB37	TLB36	TLB35	TLB34	TLB33	TLB32	TLB31	TLB30
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

TLB3は、8ビットのライト専用のレジスタで、TCB3のリロード値を設定します。

TLB3にリロード値を設定すると、同時にその値はTCB3にもロードされ、TCB3はその値からカウントアップを開始します。また、オートリロード動作時、TCB3がオーバフローするとTCB3にTLB3の値がロードされます。したがって、オーバフロー周期を1~256入力クロックの範囲で設定することができます。

TLB3は、TCB3と同一のアドレスに割り付けられています。

リセット時、TLB3はH'00にイニシャライズされます。

9.5.3 動作説明

(1) インターバルタイマの動作

TMB3のTMB37ビットを0にクリアすると、タイマB3は8ビットインターバルタイマとして動作します。

リセット時、TCB3はH'00、TMB37ビットは0にクリアされるため、リセット直後は、インターバルタイマとして停止することなくカウントアップを続けます。タイマB3の動作クロックは、TMB3のTMB32～TMB30ビットにより、プリスケーラSの出力する7種類の内部クロックを選択できます。

TCB3のカウント値がH'FFになった後、クロックが入力されると、タイマB3はオーバフローし、IRR1のIRRRTB3フラグが1にセットされます。このとき、IENR1のIENTB3ビットが1ならばCPUに割り込みを要求します。*

オーバフロー時には、TCB3のカウント値はH'00に戻り、再びカウントアップを開始します。

インターバルタイマ動作時(TMB37=0)にTLB3を設定すると、同時にTCB3にもTLB3の値をロードします。

【注】* 割り込みについての詳細は、「3.3 割り込み」を参照してください。

(2) オートリロードタイマの動作

TMB3のTMB37ビットを1にセットすると、タイマB3は8ビットオートリロードタイマとして動作します。TLB3にリロード値を設定すると、同時にその値がTCB3にロードされ、TCB3はその値からカウントアップを開始します。

TCB3のカウント値がH'FFになった後、クロックが入力されると、タイマB3はオーバフローし、TLB3の値がTCB3にロードされ、その値からカウントアップを続けます。したがって、TLB3の値により、オーバフロー周期を1～256入力クロックの範囲で設定できます。

オートリロード動作時のクロックおよび割り込みについてはインターバル動作時と同様です。

オートリロード動作時(TMB37=1)にTLB3の値を再設定すると、同時にTCB3にもTLB3の値をロードします。

9.5.4 タイマB3の動作モード

タイマB3の動作モードを表9.5.2に示します。

表9.5.2 タイマB3の動作モード

動作モード		リセット	アクティブ	スリープ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ
TCB3	インターバル	リセット	動作	動作	停止	停止	停止	停止
	オートリロード	リセット	動作	動作	停止	停止	停止	停止
TMB3		リセット	動作	保持	保持	保持	保持	保持

9. 6 タイマ C

9. 6. 1 概要

タイマCは、入力クロックによりカウントアップまたはカウントダウンする8ビットのタイマです。タイマCには、インターバル機能、オートリロード機能の2種類の機能があります。


(1) 特長

タイマCの特長を以下に示します。

- 8種類のクロックを選択可能
7種類の内部クロック ($\phi /8192$ 、 $\phi /2048$ 、 $\phi /512$ 、 $\phi /64$ 、 $\phi /16$ 、 $\phi /4$ 、 $\phi_w/4$)と外部クロックからの選択が可能です（外部イベントのカウントが可能）。
- カウンタのオーバフロー／アンダフローで割り込みを発生
- アップ／ダウンカウンタ切り換え可能
ハードウェアまたはソフトウェアにより、アップ／ダウンカウンタの切り換えが可能です。
- サブアクティブモード、サブスリープモードで動作
内部クロックとして $\phi_w/4$ を選択した場合、もしくは外部クロックを選択した場合、サブアクティブモード、サブスリープモードで動作可能です。

(2) ブロック図

タイマCのブロック図を図9.6.1に示します。



〈記号説明〉

- T M C : タイマモードレジスタC
- T C C : タイマカウンタC
- T L C : タイマロードレジスタC
- I R R T C : タイマCオーバフロー割り込み要求フラグ
- P S S : プリスケーラS

図9.6.1 タイマCブロック図

(3) 端子構成

タイマCの端子構成を表9.6.1に示します。

表9.6.1 端子構成

名 称	略 称	入出力	機 能
タイマCイベント入力	TMIC	入 力	TCCに入力するイベント入力端子
タイマCアップ／ダウンセレクト	UD	入 力	タイマCのアップ／ダウンカウントを選択

(4) レジスタ構成

タイマCのレジスタ構成を表9.6.2に示します。

表9.6.2 レジスタ構成

名 称	略 称	R／W	初期値	アドレス
タイマモードレジスタC	TMC	R／W	H'18	H'FFB4
タイマカウンタC	TCC	R	H'00	H'FFB5
タイマロードレジスタC	TLC	W	H'00	H'FFB5

9.6.2 各レジスタの説明

(1) タイマモードレジスタC (TMC)

ビット:	7	6	5	4	3	2	1	0
	TMC7	TMC6	TMC5	—	—	TMC2	TMC1	TMC0
初期値:	0	0	0	1	1	0	0	0
R/W:	R/W	R/W	R/W	—	—	R/W	R/W	R/W

TMCは、8ビットのリードとライトが可能なレジスタで、オートリロード機能の選択、カウントのアップ／ダウン制御、および入力クロックの選択を行います。

リセット時、TMCはH'18にイニシャライズされます。

ビット7: オートリロード機能選択 (TMC7)

タイマCのオートリロード機能を選択します。

ビット7	説明	
TMC7		
0	インターバル機能を選択	(初期値)
1	オートリロード機能を選択	

ビット6、5: カウンタアップ／ダウン制御 (TMC6、TMC5)

TCCのアップ／ダウン制御をUD端子入力によるハードウェア制御とするか、ソフトウェアでの制御とするかを選択します。

ビット6	ビット5	説明
TMC6	TMC5	
0	0	TCCはアップカウンタ (初期値)
	1	TCCはダウンカウンタ
1	*	UD端子入力によるハードウェア制御 UD端子入力が High レベル: ダウンカウンタ UD端子入力が Low レベル: アップカウンタ

* Don't care

ビット4～3：リザーブビット

リザーブビットです。各ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット2～0：クロックセレクト (TMC2～TMC0)

TCCに入力するクロックを選択します。外部からのイベント入力は、立ち上がりエッジまたは立ち下がりエッジの選択が可能です。

ビット2	ビット1	ビット0	説明
TMC2	TMC1	TMC0	
0	0	0	内部クロック ϕ /8192でカウント (初期値)
		1	内部クロック ϕ /2048でカウント
	1	0	内部クロック ϕ /512でカウント
		1	内部クロック ϕ /64でカウント
1	0	0	内部クロック ϕ /16でカウント
		1	内部クロック ϕ /4でカウント
	1	0	内部クロック ϕ_w /4でカウント
		1	外部イベント (TMIC) を立ち上がりエッジまたは立ち下がりエッジでカウント*

【注】* 外部イベントのエッジ選択は、IRQエッジセレクトレジスタ (IEGR) のIEG2により設定します。詳細は、「3.3.2(1) IRQエッジセレクトレジスタ (IEGR)」を参照してください。なお、TMC2～TMC0ビットをそれぞれ1に設定する前に必ずポートモードレジスタ1 (PMR1) のIRQ2ビットを1にセットしてください。

(2) タイマカウンタC (TCC)

ビット:	7	6	5	4	3	2	1	0
	TCC7	TCC6	TCC5	TCC4	TCC3	TCC2	TCC1	TCC0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

TCCは、8ビットのリード可能なアップ／ダウンカウンタで、入力する内部クロックまたは外部イベントによりカウントアップまたはダウンされます。入力するクロックは、TMCのTMC2～TMC0により選択します。TCCの値は、CPUから常にリードできます。

TCCがオーバフロー (H'FF→H'00またはH'FF→TLCの設定値)、またはアンダフロー (H'00→H'FFまたはH'00→TLCの設定値) すると、IRR2のIRRTCビットが1にセットされます。

TCCは、TLCと同一のアドレスに割り付けられています。

リセット時、TCCはH'00にイニシャライズされます。

(3) タイマロードレジスタC (TLC)

ビット:	7	6	5	4	3	2	1	0
	TLC7	TLC6	TLC5	TLC4	TLC3	TLC2	TLC1	TLC0
初期値:	0	0	0	0	0	0	0	0

R/W:	W	W	W	W	W	W	W	W

TLCは、8ビットのライト専用のレジスタで、TCCのリロード値を設定します。TLCにリロード値を設定すると、同時にその値はTCCにもロードされ、TCCはその値からカウントアップ／ダウンを開始します。また、オートリロード動作時、TCCがオーバフローまたはアンダフローすると、TCCにTLCの値がロードされます。したがって、オーバフローまたはアンダフロー周期を1～256入力クロックの範囲で設定することができます。

TLCは、TCCと同一のアドレスに割り付けられています。

リセット時、TLCはH'00にイニシャライズされます。

9.6.3 動作説明

(1) インターバルタイマの動作

TMCのTMC7ビットを0にクリアすると、タイマCは8ビットインターバルタイマとして動作します。

リセット時、TCCはH'00、TMCはH'18に初期化されるため、リセット直後は、インターバルのアップカウンタとして停止することなくカウントアップを続けます。タイマCの動作クロックは、TMCのTMC2～TMC0ビットにより、7種類の内部クロック、TMIC入力端子からの外部クロックを選択できます。

また、TCCのカウントアップ／ダウン制御は、TMCのTMC6、TMC5により、ソフトウェア制御およびハードウェア制御のいずれかが選択可能です。

TCCのカウント値がH'FF (H'00) になった後、クロックが入力されると、タイマCはオーバフロー（アンダフロー）し、IRR2のIRRTCが1にセットされます。このとき、IENR2のIENTCが1ならばCPUに割り込みを要求します。*

オーバフロー（アンダフロー）時には、TCCのカウント値はH'00 (H'FF) に戻り、再びカウントアップ（ダウン）を開始します。

インターバル動作時 (TMC7 = 0) にTLCを設定すると、同時にTCCにもTLCの値をロードします。

【注】* 割り込みについての詳細は、「3.3 割り込み」を参照してください。

(2) オートリロードタイマの動作

TMCのTMC7ビットを1にセットすると、タイマCは8ビットオートリロードタイマとして動作します。

TLCにリロード値を設定すると、同時にその値がTCCにロードされ、TCCはその値からカウントアップ／ダウンを開始します。TCCのカウント値がH'FF (H'00) になった後、クロックが入力されると、タイマCはオーバフロー（アンダフロー）し、TLCの値がTCCにロードされ、その値からカウントアップ（ダウン）を継続します。したがって、TLCの値によりオーバフロー（アンダフロー）周期を1～256入力クロックの範囲で設定できます。

オートリロード動作時のクロック、アップ／ダウン制御、割り込みについてはインターバル動作時と同様です。

オートリロード動作時 (TMC7 = 1) にTLCの値を再設定すると、同時にTCCにもTLCの値をロードします。

(3) イベントカウンタ

タイマCは、TMIC端子をイベント入力端子とするイベントカウンタとして動作します。TMCのTMC2～TMC0ビットをそれぞれ1にセットすると、外部イベント動作が選択され、TCCは、TMIC端子入力の立ち上がりエッジまたは立ち下がりエッジでカウントアップまたはカウントダウンします。

外部イベント入力を使用する場合は、PMR1のIRQ2ビットを1にセットし、かつIENR1のIEN2ビットを0としてIRQ2割り込み要求を禁止してください。

(4) ハードウェアによるTCCアップ／ダウン制御

タイマCは、UD端子入力によるTCCのカウントアップ／ダウン制御ができます。TMCのTMC6ビットを1にセットすると、UD端子入力が、Highレベルならばダウンカウンタ、Lowレベルならばアップカウンタとして動作します。

UD端子入力を使用する場合は、PMR2のUDビットを1にセットしてください。

9.6.4 タイマCの動作モード

タイマCの動作モードを表9.6.3に示します。

表9.6.3 タイマCの動作モード

動作モード		リセット	アクティブ	スリーブ	ウォッチ	サブアクティブ	サブスリーブ	スタンバイ
TCC	インターバル	リセット	動作	動作	停止	動作／停止*	動作／停止*	停止
	オートリロード	リセット	動作	動作	停止	動作／停止*	動作／停止*	停止
TMC		リセット	動作	保持	保持	動作	保持	保持

【注】* アクティブモード、スリーブモード時に、TCCの内部クロックとして $\phi_w/4$ を選択した場合、システムクロックと内部クロックとが非同期であるため同期回路で同期をとっています。これにより、カウント周期は最大で $1/\phi_w$ (s)の誤差が生じます。

サブアクティブモード、サブスリーブモード時にカウンタを動作させる場合には、必ず内部クロックとして $\phi_w/4$ を選択するか、または外部クロックを選択してください。その他の内部クロックを選択した場合、カウンタは動作しません。また、サブクロック ϕ_{SUB} として $\phi_w/8$ を選択時にカウンタの内部クロックとして $\phi_w/4$ を選択した場合、カウンタの下位2ビットは同じ周期で動作し、最下位ビットの動作はカウンタ動作とは無関係となります。

9.7 タイマF

9.7.1 概要

タイマFは、アウトプットコンペア機能を内蔵した16ビットのタイマです。外部イベントのカウントが可能なほか、コンペアマッチ信号によりカウンタのリセット、割り込み要求、トグル出力などが可能です。また、2本の独立した8ビットタイマ（タイマFH、タイマFL）としても動作可能です。

(1) 特長

タイマFの特長を以下に示します。

■ 5種類のクロックを選択可能

4種類の内部クロック（ $\phi/32$ 、 $\phi/16$ 、 $\phi/4$ 、 $\phi/2$ ）と、外部クロックからの選択が可能です（外部イベントのカウントが可能）。

■ トグル出力機能

1本のコンペアマッチ信号により、TM0FH端子にトグル出力します（トグル出力の初期値を設定可能）。

■ コンペアマッチ信号によるカウンタリセット

■ 割り込み要因：コンペアマッチ×1要因、オーバフロー×1要因

■ 2本の独立した8ビットタイマとして動作可能


2本の独立した8ビットタイマ（タイマFH、タイマFL）としても動作が可能です（8ビットモード時）。

	タイマFH 8ビットタイマ*	タイマFL 8ビットタイマ／イベントカウンタ
内部クロック	4種類（ $\phi/32$ 、 $\phi/16$ 、 $\phi/4$ 、 $\phi/2$ ）	
イベント入力	——	TMIF端子
トグル出力	コンペアマッチ信号×1本 TM0FH端子に出力 (初期値を設定可能)	コンペアマッチ信号×1本 TM0FL端子に出力 (初期値を設定可能)
カウンタリセット	コンペアマッチ信号により、カウンタのリセットが可能	
割り込み要因	コンペアマッチ×1要因 オーバフロー × 1要因	

【注】* 16ビットタイマとして動作する場合はタイマFLのオーバフロー信号により動作します。

(2) ブロック図

タイマFのブロック図を図9.7.1に示します。



〈記号説明〉

- TCRF : タイマコントロールレジスタF
- TCSR : タイマコントロールステータスレジスタF
- TCFH : 8ビットタイマカウンタF H
- TCFL : 8ビットタイマカウンタF L
- OCRFH : アウトプットコンペアレジスタF H
- OCRFL : アウトプットコンペアレジスタF L
- IRRFTH : タイマF H割り込み要求フラグ
- IRRFTL : タイマF L割り込み要求フラグ
- PSS : プリスケーラS

図9.7.1 タイマFのブロック図

(3) 端子構成

タイマFの端子構成を表9.7.1に示します。

表9.7.1 端子構成

名 称	略 称	入出力	機 能
タイマFイベント入力	TMIF	入 力	T C F Lに入力するイベント入力端子
タイマF H出力	TMOFH	出 力	タイマF Hトグル出力端子
タイマF L出力	TMOFL	出 力	タイマF Lトグル出力端子

(4) レジスタ構成


タイマFのレジスタ構成を表9.7.2に示します。

表9.7.2 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
タイマコントロールレジスタF	T C R F	W	H'00	H'FFB6
タイマコントロールステータスレジスタF	T C S R F	R/W	H'00	H'FFB7
8ビットタイマカウンタF H	T C F H	R/W	H'00	H'FFB8
8ビットタイマカウンタF L	T C F L	R/W	H'00	H'FFB9
アウトプットコンペアレジスタF H	O C R F H	R/W	H'FF	H'FFBA
アウトプットコンペアレジスタF L	O C R F L	R/W	H'FF	H'FFBB

9.7.2 各レジスタの説明

- (1) 16ビットタイマカウンタF (TCF)
8ビットタイマカウンタFH (TCFH)
8ビットタイマカウンタFL (TCFL)



T C F は16ビットのリードとライトが可能なアップカウンタで、8ビットのタイマカウンタT C F HとT C F Lのカスケード接続により構成されています。上位8ビットをT C F H、下位8ビットをT C F Lとする16ビットカウンタとして使用できるほか、T C F H、T C F Lを独立した8ビットカウンタとして使用することもできます。

TCFH、TCFLは、CPUからリードとライトが可能ですが、16ビットモードで使用する場合、CPUとのデータ転送はテンポラリレジスタ（TEMP）を介して行われます。TEMPの詳細は「9.7.3 CPUとのインタフェース」を参照してください。

(a) 16ビットモード (TCF)

TCRFのCKSH 2ビットを0にクリアすると、TCFは16ビットカウンタとして動作します。TCFの入力クロックは、TCRFのCKSL 2～CKSL 0ビットにより選択します。

TCSRのCCLRHビットにより、コンペアマッチ時TCFをクリアすることができます。

T C Fがオーバフロー ($H'FFFF \rightarrow H'0000$) すると、T C S R FのO V F Hフラグが1にセットされます。このときT C S R FのO V I E Hフラグが1の場合、I R R 2のI R R T F Hフラグが1にセットされ、さらにI E N R 2のI E N T F Hフラグが1ならばC P Uに割り込みを要求します。


(b) 8 ビットモード (TCFH/TCFL)

TCRFのCKSH2ビットを1にセットすると、TCFH、TCFLは2本の独立した8ビットカウンタとして動作します。TCFH/TCFLの入力クロックは、TCRFのCKSH2～CKSH0/CKSL2～CKSL0により選択します。

TCSRのCCLRH/CCLRにより、コンペアマッチ時TCFH/TCFLをクリアすることができます。

T C F H / T C F L がオーバフロー ($H'FF \rightarrow H'00$) すると、T C S R F の O V F H / O V F L が 1 にセットされます。このとき T C S R F の O V I E H / O V I E L が 1 の場合、I R R 2 の I R R T F H / I R R T F L が 1 にセットされ、さらに I E N R 2 の I E N T F H / I E N T F L が 1 ならば C P U に割り込みを要求します。

- (2) 16ビットアウトプットコンペアレジスタF (OCRF)
 8ビットアウトプットコンペアレジスタFH (OCRFH)
 8ビットアウトプットコンペアレジスタFL (OCRFL)



OCRFは16ビットのリードとライトが可能な2本のレジスタOCRFHとOCRFLにより構成されています。上位8ビットをOCRFH、下位8ビットをOCRFLとする16ビットコンペアレジスタとして使用できるほか、OCRFH、OCRFLを独立した8ビットコンペアレジスタとして使用することもできます。

OCRFH、OCRFLは、CPUからリードとライトが可能ですが、16ビットモードで使用する場合、CPUとのデータ転送はテンポラリレジスタ(TEMP)を介して行われます。TEMPの詳細は「9.7.3 CPUとのインターフェース」を参照してください。

リセット時、OCRFH、OCRFLはそれぞれH'FFにイニシャライズされます。

(a) 16ビットモード (OCRF)

TCRFのCKSH2ビットを0にクリアすると、OCRFは16ビットコンペアレジスタとして動作します。OCRFの内容は、TCFと常に比較されており、両者の値が一致すると、TC SRFのCMFHフラグが1にセットされます。このときIENR2のIENTFHビットが1ならばCPUに割り込みを要求します。

コンペアマッチによるトグル出力をTMOFH端子より出力することができます。また、TCRFのTOLHビットにより、出力レベル(High / Low)の初期設定が可能です。

(b) 8ビットモード (OCRFH/OCRFL)

TCRFのCKSH2ビットを1にセットすると、OCRFは2本の8ビットコンペアレジスタとして動作します。OCRFHの内容はTCFHと、またOCRFLの内容はTCFLとそれぞれ個別に比較されます。OCRFH/OCRFLとTCFH/TCFLの値が一致すると、TC SRFのCMFH/CMFLが1にセットされます。また、同時にIRR2のIRRTFH/IRRTFLも1にセットされます。このとき、IENR2のIENTFH/IENTFLが1ならばCPUに割り込みを要求します。

コンペアマッチによるトグル出力をTMOFH端子/TMOFL端子より出力することができます。また、TCRFのTOLH/TOLLにより、出力レベル(High / Low)の初期設定が可能です。

(3) タイマコントロールレジスタF (TCRF)

ビット:	7	6	5	4	3	2	1	0
	TOLH	CKSH2	CKSH1	CKSH0	TOLL	CKSL2	CKSL1	CKSL0
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

TCRFは、8ビットのライト専用のレジスタです。16ビットモード、8ビットモードの切り換え、4種類の内部クロックおよび外部イベントの選択、TMOFH、TMOFL端子の出力レベルの設定を行います。

リセット時、TCRFはH'00にイニシャライズされます。

ビット7:トグルアウトプットレベルH (TOLH)

TMOFH端子の出力レベルを初期設定します。出力レベルは、ライトした直後反映されます。

ビット7	説明	
TOLH		
0	Low レベル	(初期値)
1	High レベル	

ビット6~4:クロックセレクトH (CKSH2~CKSH0)

TCFHに入力するクロックを内部4種類、またはTCFLのオーバフローから選択します。

ビット6	ビット5	ビット4	説明
CKSH2	CKSH1	CKSH0	
0	*	*	16ビットモードとなり、TCFLのオーバフロー信号でカウント (初期値)
1	0	0	内部クロック: $\phi/32$ でカウント
		1	内部クロック: $\phi/16$ でカウント
	1	0	内部クロック: $\phi/4$ でカウント
		1	内部クロック: $\phi/2$ でカウント

* Don't care

ビット3：トグルアウトプットレベルL (T O L L)

TMIF端子の出力レベルを初期設定します。出力レベルは、ライトした直後反映されます。

ビット3	説明	
T O L L		
0	Low レベル	(初期値)
1	High レベル	

ビット2～0：クロックセレクトL (C K S L 2～C K S L 0)

T C F Lに入力するクロックを、内部4種類または外部イベントから選択します。

ビット2	ビット1	ビット0	説明
C K S L 2	C K S L 1	C K S L 0	
0	*	*	外部イベント (TMIF) の立ち上がりまたは立ち下がりエッジでカウント*
1	0	0	内部クロック : $\phi / 32$ でカウント
		1	内部クロック : $\phi / 16$ でカウント
	1	0	内部クロック : $\phi / 4$ でカウント
		1	内部クロック : $\phi / 2$ でカウント

* Don't care

【注】* 外部イベントのエッジ選択は、I R Q エッジセレクトレジスタ (I E G R) の I E G 3 により設定します。詳細は、「3.3.2(1) I R Q エッジセレクトレジスタ (I E G R)」を参照してください。

なお、TMIF端子の機能切り換えの為にTMIF端子が Low レベルの状態でポートモードレジスタ1 (P M R 1) の I R Q 3 を 0 から 1 または 1 から 0 に設定変更した場合に、タイマFのカウンタがカウントアップされることがありますので注意してください。

(4) タイマコントロールステータスレジスタF (TCSR F)

ビット:	7	6	5	4	3	2	1	0
	OVFH	C MFH	O VIEH	C CLR H	O VFL	C MFL	O VIEL	C CLRL
初期値:	0	0	0	0	0	0	0	0
R/W:	R/(W)*	R/(W)*	R/W	R/W	R/(W)*	R/(W)*	R/W	R/W

【注】* フラグクリアのための0ライトのみ可能です。

TCSR Fは、8ビットのリードとライト可能なレジスタです。カウンタクリアの選択、オーバフローフラグのセット、コンペアマッチフラグのセット、オーバフローによる割り込み要求の許可の制御を行います。

リセット時、TCSR FはH'00にイニシャライズされます。

ビット7:タイマオーバフローフラグH (OVFH)

TCHがオーバフロー (H'FF→H'00) したことを示すステータスフラグです。本フラグは、ソフトウェアでクリアします。セットは、ハードウェアで行われます。ソフトウェアでセットすることはできません。

ビット7 OVFH	説明
0	〔クリア条件〕 OVFH = 1 の状態で、OVFHをリードした後、OVFHに0をライトしたとき (初期値)
1	〔セット条件〕 16ビットモード: TCHの値がH'FFFF→H'0000になったとき 8ビットモード: TCHの値がH'FF→H'00になったとき

ビット6:コンペアマッチフラグH (CMFH)

TCHとOCR FHがコンペアマッチしたことを示すステータスフラグです。本フラグは、ソフトウェアでクリアします。セットは、ハードウェアで行われます。ソフトウェアでセットすることはできません。

ビット6 CMFH	説明
0	〔クリア条件〕 CMFH = 1 の状態で、CMFHをリードした後、CMFHに0をライトしたとき (初期値)
1	〔セット条件〕 TCHの値とOCR FHの値が、コンペアマッチしたとき

ビット5：タイマオーバフローインタラプトイネーブルH (O V I E H)

T C F H のオーバフローが発生したとき、割り込みの許可または禁止を選択します。

ビット5	説明	
O V I E H		
0	T C F H のオーバフローによる割り込み要求を禁止	(初期値)
1	T C F H のオーバフローによる割り込み要求を許可	

ビット4：カウンタクリアH (C C L R H)

16ビットモード時、T C F と O C R F がコンペアマッチしたとき、T C F をクリアするかしないかを選択します。

8ビットモード時、T C F H と O C R F H がコンペアマッチしたとき、T C F H をクリアするかしないかを選択します。

ビット4	説明	
C C L R H		
0	16ビットモード：コンペアマッチによるT C F のクリアを禁止 8ビットモード：コンペアマッチによるT C F H のクリアを禁止 (初期値)	
1	16ビットモード：コンペアマッチによるT C F のクリアを許可 8ビットモード：コンペアマッチによるT C F H のクリアを許可	

ビット3：タイマオーバフラグL (O V F L)

T C F L がオーバフロー ($H'FF \rightarrow H'00$) したことを示すステータスフラグです。本フラグは、ソフトウェアでクリアします。セットは、ハードウェアで行われます。ソフトウェアでセットすることはできません。

ビット3	説明	
O V F L		
0	[クリア条件] O V F L = 1 の状態で、O V F L をリードした後、O V F L に 0 をライトしたとき (初期値)	
1	[セット条件] T C F L の値が、 $H'FF \rightarrow H'00$ になったとき	

ビット2：コンペアマッチフラグL (CMFL)

T CFLとOCRFLがコンペアマッチしたことを示すステータスフラグです。本フラグは、ソフトウェアでクリアします。セットは、ハードウェアで行われます。ソフトウェアでセットすることはできません。

ビット2	説明
CMFL	
0	[クリア条件] CMFL = 1 の状態で、CMFLをリードした後、CMFLに0をライトしたとき (初期値)
1	[セット条件] T CFLの値とOCRFLの値が、コンペアマッチしたとき

ビット1：タイマオーバフローインタラプトイネーブルL (OVIEL)

T CFLのオーバフローが発生したとき、割り込み要求を許可または禁止します。

ビット1	説明
OVIEL	
0	T CFLのオーバフローによる割り込み要求を禁止 (初期値)
1	T CFLのオーバフローによる割り込み要求を許可

ビット0：カウンタクリアL (CCLRL)

T CFLとOCRFLがコンペアマッチしたとき、T CFLをクリアするかしないかを選択します。

ビット0	説明
CCLRL	
0	コンペアマッチによるT CFLのクリアを禁止 (初期値)
1	コンペアマッチによるT CFLのクリアを許可

9.7.3 CPUとのインターフェース

TCF、OCR Fは16ビットのリードとライトが可能なレジスタで構成されています。一方、CPUと内蔵周辺モジュール間のデータバスは、8ビット幅となっています。したがってCPUがTCF、OCR Fをアクセスする場合、8ビットのテンポラリレジスタ（TEMP）を介して行います。

16ビットモードでTCFのリードまたはライト、OCR Fのライトを行うときは、必ずバイトサイズのMOV命令を2回連続して行い、かつ上位バイト、下位バイトの順序で行います。上位バイトのみや下位バイトのみのアクセスでは、データは正しく転送されません。

なお、8ビットモードでは特にアクセスの順序に制限はありません。


(1) ライト時の動作

上位バイトのライトにより、上位バイトのデータがTEMPに転送されます。

次に下位バイトのライトで、TEMPにあるデータが上位バイトのレジスタへ、下位バイトのデータは直接下位バイトのレジスタへライトされます。

TCFにH'AA55をライトするときのTCFのライト動作を図9.7.2に示します。

〈上位バイトのライト〉



〈下位バイトのライト〉




図9.7.2 TCFのライト動作 (CPU→TCF)


(2) リード時の動作

T C F の場合、上位バイトのリードで、上位バイトのデータは直接 C P U に転送され、下位バイトのデータは T E M P に転送されます。


次に下位バイトのリードで、T E M P にある下位バイトのデータが C P U に転送されます。O C R F の場合、上位バイトのリードで、上位バイトのデータは直接 C P U に転送されます。下位バイトのリードで、下位バイトのデータは直接 C P U に転送されます。

H'AAFFである T C F をリードしたときの T C F のリード動作を図 9.7.3 に示します。

〈上位バイトのリード〉



〈下位バイトのリード〉



【注】* カウンタの更新が1回行われた場合 H'AB00 となる。

図 9.7.3 T C F のリード動作 (T C F → C P U)

9.7.4 動作説明

タイマFは、入力クロックによりカウントアップする16ビットのカウンタです。アウトプットコンペアレジスタFに設定した値とタイマカウンタFの値を常に比較しており、一致したタイミングでカウンタのクリア、割り込み要求、およびポートのトグル出力が可能です。また、2本の独立した8ビットタイマとしても機能できます。

(1) タイマFの動作

タイマFには、16ビットタイマモードと8ビットタイマモードの2種類の動作モードがあります。それぞれのモードの動作について以下に説明します。

(a) 16ビットタイマモードの動作

TCRFのCKSH 2ビットを0にクリアすると、タイマFは16ビットのタイマとして動作します。

リセット直後、TCFはH'0000に、OCRはH'FFFFに、TCRF、TCSRはH'00に初期化されます。

タイマFの動作クロックは、TCRFのCSKL 2～CKSL 0ビットによりプリスケーラSの出力する4種類の内部クロック、または外部イベントを選択できます。

外部イベントのエッジ選択は、IRQエッジセレクトレジスタ(IEGR)のIEG 3ビットにより設定します。

TCFとOCRの内容は常に比較されており、両者が一致するとTCSRのCMFHフラグが1にセットされます。このときIENR2のIENTFHフラグが1ならばCPUに割り込みを要求し、同時にTMOFH端子の出力をトグルします。また、TCRFのCCLRHビットが1ならばTCFをクリアします。

TCFがオーバフロー(H'FFFF→H'0000)すると、TCSRのOVFHフラグが1にセットされます。このとき、TCSRのOVIEHビットとIENR2のIENTFHフラグが共に1ならばCPUに割り込みを要求します。

(b) 8ビットタイマモードの動作

TCRFのCKSH 2を1にセットすると、TCFはTCFH、TCFLの2本の独立した8ビットタイマとして動作します。TCFH/TCFLの入力クロックは、TCRFのCKSH 2～CKSH 0/CKSL 2～CKSL 0により選択します。

OCR FH/OCR FLとTCFH/TCFLの値が一致すると、TCSRのCMFH/CMFLが1にセットされます。また、IENR2のIENTFH/IENTFLが1ならばCPUに割り込みを要求し、同時にTMOFH端子/TMOLF端子の出力をトグルします。また、TCRFのCCLRH/CCLRLが1ならば、TCFH/TCFLをクリアします。

TCFH/TCFLがオーバフロー(H'FF→H'00)すると、TCSRのOVFH/OVFLが1にセットされます。このとき、TCSRのOVI EH/OVI ELとIENR2のIENTFH/IENTFLが共に1ならば、CPUに割り込みを要求します。

(2) TCF のカウントタイミング

TCF は、入力されたクロック（内部クロックまたは外部イベント）によりカウントアップされます。

(a) 内部クロック動作の場合

TCRF の CKSH2 ~ CKSH0 ビットまたは CKSL2 ~ CKSL0 ビットの設定により、システムクロック (ϕ) を分周して作られる 4 種類の内部クロック ($\phi/32$ 、 $\phi/16$ 、 $\phi/4$ 、 $\phi/2$) が選択されます。

(b) 外部イベント動作の場合

TCRF の CKSL2 ビットを 0 にクリアすることにより、外部イベント入力が選択されます。外部イベントは立ち上がりエッジまたは立ち下がりエッジのどちらでもカウントアップが可能です。外部イベントのエッジ選択は、割り込みコントローラの IEGR の IEG3 ビットで設定します。なお、外部イベントのパルス幅は 2 システムクロック (ϕ) 以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。

(3) TMOFH、TMOFL 出力タイミング

TMOFH、TMOFL の出力は、TCRF の TOLH、TOLL で設定した値が出力されていますが、コンペアマッチが発生したとき出力が反転します。

図 9.7.4 に出力タイミングを示します。




図 9.7.4 TMOFH、TMOFL 出力タイミング

(4) コンペアマッチフラグのセットタイミング

コンペアマッチフラグ (CMFHまたはCMFL) は、TCFとOCRFLのコンペアマッチ時に1にセットされます。コンペアマッチ信号は、値が一致した最後のステート (TCFが一致したカウント値を更新するタイミング) で発生します。TCFとOCRFLが一致した後、カウントアップクロックが発生するまで、コンペアマッチ信号は発生しません。

(5) タイマFの動作モード

タイマFの動作モードを表9.7.3に示します。

表9.7.3 タイマFの動作モード

動作モード	リセット	アクティブ	スリープ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ
TCF	リセット	動作	動作	停止	停止	停止	停止
OCRFL	リセット	動作	保持	保持	保持	保持	保持
TCRFL	リセット	動作	保持	保持	保持	保持	保持
TCSRFL	リセット	動作	保持	保持	保持	保持	保持

9.7.5 使用上の注意事項

タイマFの動作中、次のような競合や動作が起こりますので注意してください。

(1) 16ビットモード

トグル出力は16ビットすべてが一致し、コンペアマッチ信号が発生したときTMOFH端子から出力されます。MOV命令によるTCRFLのライトと、コンペアマッチ信号が同時に起こった場合、TCRFLのライトによるTOLHのデータがTMOFH端子に出力されます。TMOLF端子は16ビットモード時には出力は不定となりますので使用しないでください。ポートとしてご使用ください。

OCRFLのライトと、コンペアマッチ信号の発生が同時に起こった場合、コンペアマッチ信号は無効になります。ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、その時点でコンペアマッチ信号が発生します。コンペアマッチ信号は、TCFLのカウントアップクロックに同期して出力されるので、カウントアップクロックが停止している場合、コンペアマッチしていてもコンペアマッチ信号は発生しません。

コンペアマッチフラグは、16ビットすべてが一致し、コンペアマッチ信号が発生したときCMFHにセットされますが、CMFLについても下位8ビットについてのセット条件が満たされていればセットされます。

TCFがオーバフローするとOVFHがセットされますが、OVFLについても下位8ビットがオーバフローした時点で、セット条件が満たされていればセットされます。TCFLのライトと、オーバフロー信号の出力が同時に起こった場合、オーバフロー信号は出力されません。

(2) 8 ビットモード

(a) TCFH、OCR FH

トグル出力は、コンペアマッチ時にTM0FH端子から出力されます。MOV命令によるTCRFのライトと、コンペアマッチ信号の発生が同時に起こった場合、TCRFのライトによるTOLHのデータがTM0FH端子に出力されます。

OCR FHのライトと、コンペアマッチ信号の発生が同時に起こった場合、コンペアマッチ信号は無効になります。ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、その時点でコンペアマッチ信号が発生します。コンペアマッチ信号は、TCFHのカウントアップクロックに同期して出力されます。

TCFHのライトと、オーバフロー信号の出力が同時に起こった場合、オーバフロー信号は出力されません。

(b) TCF L、OCR FL

トグル出力は、コンペアマッチ時にTM0FL端子から出力されます。MOV命令によるTCRFのライトと、コンペアマッチ信号の発生が同時に起こった場合、TCRFのライトによるTOLLのデータがTM0FL端子に出力されます。

OCR FLのライトと、コンペアマッチ信号の発生が同時に起こった場合、コンペアマッチ信号は無効になります。ただし、ライトしたデータとカウンタ値がコンペアマッチする場合は、その時点でコンペアマッチ信号が発生します。コンペアマッチ信号は、TCFLのカウントアップクロックに同期して出力されるので、カウントアップクロックが停止している場合、コンペアマッチしていてもコンペアマッチ信号は発生しません。

TCFLのライトと、オーバフロー信号の出力が同時に起こった場合、オーバフロー信号は出力されません。

9.8 タイマG

9.8.1 概要

タイマGは、インプットキャプチャ機能とインターバル機能を内蔵した8ビットのタイマです。インプットキャプチャ入力端子から入力したパルス（インプットキャプチャ入力信号）の立ち上がりエッジまたは立ち下がりエッジに対し、それぞれ専用のインプットキャプチャ機能をもっています。また、ノイズ除去回路によりインプットキャプチャ入力信号の高域成分のノイズを除去することができます。したがって、インプットキャプチャ入力信号のデューティ比を正確に測定することができます。さらに、タイマGはインプットキャプチャ入力を設定しない場合、8ビットのインターバルタイマとして機能します。

(1) 特長

タイマGの特長を以下に示します。

■ 4種類のカウンタ入力クロックを選択可能

4種類の内部クロック ($\phi/64$ 、 $\phi/32$ 、 $\phi/2$ 、 $\phi_w/2$) からの選択が可能です。

■ インプットキャプチャ機能

立ち上がりエッジまたは立ち下がりエッジのそれぞれ専用のインプットキャプチャ機能があります。

■ カウンタのオーバフロー時のレベルが検出可能

インプットキャプチャ入力信号の High レベルでオーバフローが発生したか、 Low レベルでオーバフローが発生したかを検出することができます。

■ カウンタのクリア指定が可能

インプットキャプチャ入力信号の立ち上がりエッジ、立ち下がりエッジ、両エッジのいずれかでカウンタの値をクリアするか、しないかを選択できます。

■ 2種類の割り込み要求

インプットキャプチャ $\times 1$ 要因、オーバフロー $\times 1$ 要因があります。インプットキャプチャ入力信号による割り込み要求はインプットキャプチャ入力信号の立ち上がりエッジまたは立ち下がりエッジを選択することができます。

■ ノイズ除去回路内蔵


ノイズ除去回路によりインプットキャプチャ入力信号の高域成分のノイズを除去することができます。

■ サブアクティブモード、サブスリープモードで動作

内部クロックとして $\phi_w/2$ を選択した場合、サブアクティブモードまたはサブスリープモードで動作可能です。

(2) ブロック図

タイマGのブロック図を図9.8.1に示します。



〈記号説明〉

- TMG : タイマモードレジスタG
- TCG : タイマカウンタG
- ICRGF : インプットキャプチャレジスタGF
- ICRGGR : インプットキャプチャレジスタGR
- IRRTG : タイマG割り込み要求フラグ
- NCS : ノイズキャンセラゼレクト
- PSS : プリスケーラS

図9.8.1 タイマGのブロック図

(3) 端子構成

タイマGの端子構成を表9.8.1に示します。

表9.8.1 端子構成

名 称	略 称	入出力	機 能
インプットキャプチャ入力端子	TMIG	入 力	インプッチキャプチャ入力

(4) レジスタ構成

タイマGのレジスタ構成を表9.8.2に示します。

表9.8.2 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
タイマモードレジスタ G	TMG	R/W	H'00	H'FFBC
タイマカウンタ G	TCG	—	H'00	—
インプットキャプチャレジスタ GF	ICRGF	R	H'00	H'FFBD
インプットキャプチャレジスタ GR	ICRGR	R	H'00	H'FFBE

9.8.2 各レジスタの説明

(1) タイマカウンタ G (TCG)

ビット:	7	6	5	4	3	2	1	0
	TCG7	TCG6	TCG5	TCG4	TCG3	TCG2	TCG1	TCG0
初期値:	0	0	0	0	0	0	0	0
R/W:	—	—	—	—	—	—	—	—

TCGは、8ビットのアップカウンタで、入力したクロックによりカウントアップされます。入力するクロックは、TMGのCKS1、CKS0ビットで選択します。

TCGはインプットキャプチャタイマとして動作させる場合、PMR1のTMIGビットを1に設定し、インターバルタイマとして動作させる場合、TMIGビットを0に設定します。^{*} インプットキャプチャタイマの動作時は、TMGの設定によりインプットキャプチャ入力信号の立ち上がりエッジ、立ち下がりエッジ、両エッジのいずれかでTCGの値をクリアすることができます。

TCGがオーバフロー (H'FF→H'00) すると、TMGのOVIEビットが1の場合、IRR2のIRR TGフラグが1にセットされ、さらにIENR2のIENTGビットが1の場合、CPUに對して割り込み要求信号が発生します。

なお、割り込みについての詳細は「3.3 割り込み」を参照してください。

TCGはCPUからリードもライトもできません。

リセット時、TCGはH'00にイニシャライズされます。

【注】* TMIGビットの書き換えの際、インプットキャプチャ信号が発生する場合があります。

(2) インプットキャプチャレジスタGF (ICRGF)

ビット:	7	6	5	4	3	2	1	0
	ICRGF7	ICRGF6	ICRGF5	ICRGF4	ICRGF3	ICRGF2	ICRGF1	ICRGF0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

ICRGFは、8ビットのリード専用のレジスタです。インプットキャプチャ入力信号の立ち上がりエッジが検出されると、そのときのTCGの値がICRGFに転送されます。このとき、TMGのIIEGSビットが1の場合、IRR2のIRRTGフラグが1にセットされ、さらにIENR2のIENTGビットが1の場合、CPUに対して割り込み要求信号が発生します。

なお、割り込みについての詳細は「3.3 割り込み」を参照してください。

インプットキャプチャ動作を確実に行うために、インプットキャプチャ入力信号のパルス幅は、少なくとも2φまたは2φ_{sub}（ノイズ除去回路を使用しない場合）以上にしてください。

リセット時、ICRGFはH'00にイニシャライズされます。

(3) インプットキャプチャレジスタGR (ICRGGR)

ビット:	7	6	5	4	3	2	1	0
	ICRGGR7	ICRGGR6	ICRGGR5	ICRGGR4	ICRGGR3	ICRGGR2	ICRGGR1	ICRGGR0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

ICRGGRは、8ビットのリード専用のレジスタです。インプットキャプチャ入力信号の立ち上がりエッジが検出されると、そのときのTCGの値がICRGGRに転送されます。このとき、TMGのIIEGSビットが0の場合、IRR2のIRRTGフラグが1にセットされ、さらにIENR2のIENTGビットが1の場合、CPUに対して割り込み要求信号が発生します。

なお、割り込みについての詳細は「3.3 割り込み」を参照してください。

インプットキャプチャ動作を確実に行うために、インプットキャプチャ入力信号のパルス幅は、少なくとも2φまたは2φ_{sub}（ノイズ除去回路を使用しない場合）以上にしてください。

リセット時、ICRGGRはH'00にイニシャライズされます。

(4) タイマモードレジスタ G (TMG)

ビット:	7	6	5	4	3	2	1	0
	OVFH	OVFL	OVIE	IIEGS	CCLR1	CCLR0	CKS1	CKS0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/(W)*	R/(W)*	R/W	R/W	R/W	R/W	R/W	R/W

【注】* フラグクリアのための0ライトのみ可能です。

TMGは、8ビットのリードとライトが可能なレジスタです。TCGの4種類の内部ロックの選択、カウンタクリアの選択、インプットキャプチャ入力信号による割り込み要求のエッジ選択、オーバフローによる割り込み要求の許可の制御、およびオーバフローフラグの表示を行います。

リセット時、TMGはH'00にイニシャライズされます。

ビット7: タイマオーバフローフラグH (OVFH)

インプットキャプチャ入力信号がHighレベルのときに、TCGの値がオーバフロー (H'FF→H'00) したことを示すステータスフラグです。本フラグは、ソフトウェアでクリアします。セットは、ハードウェアで行われます。ソフトウェアでセットすることはできません。

ビット7 OVFH	説明
0	[クリア条件] OVFH = 1 の状態で、OVFHをリードした後、OVFHに0をライトしたとき (初期値)
1	[セット条件] インプットキャプチャ入力信号がHighレベルの状態で、TCGの値が、H'FF→H'00になったとき

ビット6: タイマオーバフローフラグL (OVFL)

インプットキャプチャ信号がLowレベルのとき、またはインターバル動作時に、TCGの値がオーバフロー (H'FF→H'00) したことを示すステータスフラグです。本フラグは、ソフトウェアでクリアします。セットは、ハードウェアで行われます。ソフトウェアでセットすることはできません。

ビット6 OVFL	説明
0	[クリア条件] OVFL = 1 の状態で、OVFLをリードした後、OVFLに0をライトしたとき (初期値)
1	[セット条件] インプットキャプチャ入力信号がLowレベルの状態で、TCGの値が、H'FF→H'00になったとき

ビット5：タイマオーバフローインタラプトイネーブル（O V I E）

TCGのオーバフローが発生したとき、割り込み要求を許可または禁止します。

ビット5	説明	
O V I E		
0	TCGのオーバフローによる割り込み要求を禁止	(初期値)
1	TCGのオーバフローによる割り込み要求を許可	

ビット4：インプットキャプチャインタラプトエッジセレクト（I I E G S）

インプットキャプチャ入力信号による割り込み要求のエッジ選択を行います。

ビット4	説明	
I I E G S		
0	インプットキャプチャ入力信号の立ち上がりエッジで割り込みを発生(初期値)	
1	インプットキャプチャ入力信号の立ち下がりエッジで割り込みを発生	

ビット3、2：カウンタクリア1、0（C C L R 1、C C L R 0）

インプットキャプチャ入力信号の立ち上がりエッジ、立ち下がりエッジ、両エッジのいずれかでTCGの値をクリアするか、しないかを選択します。

ビット3	ビット2	説明	
C C L R 1	C C L R 0		
0	0	TCGのクリアを禁止	(初期値)
	1	インプットキャプチャ入力信号の立ち下がりエッジにより TCG をクリア	
1	0	インプットキャプチャ入力信号の立ち上がりエッジにより TCG をクリア	
	1	インプットキャプチャ入力信号の両エッジにより TCG をクリア	

ビット1、0：クロックセレクト（C K S 1、C K S 0）

TCGに入力するクロックを、4種類の内部クロックから選択します。

ビット1	ビット0	説明	
C K S 1	C K S 0		
0	0	内部クロック： $\phi / 64$ でカウント	(初期値)
	1	内部クロック： $\phi / 32$ でカウント	
1	0	内部クロック： $\phi / 2$ でカウント	
	1	内部クロック： $\phi_w / 2$ でカウント	

9.8.3 ノイズ除去回路

ノイズ除去回路は、デジタルローパスフィルタとなっており、インプットキャプチャ入力端子から入力したパルスの高域成分のノイズを除去します。ノイズ除去回路は、PMR 2 の NCS* により設定します。

図 9.8.2 にノイズ除去回路のブロック図を示します。




図 9.8.2 ノイズ除去回路のブロック図

ノイズ除去回路は5段直列に接続されたラッチ回路と一致検出回路で構成されています。ノイズ除去機能なし (NCS = 0) の場合、サンプリングクロックはシステムクロックが選択されています。ノイズ除去機能あり (NCS = 1) の場合、サンプリングクロックはTMGのCKS1、CKS0で選択された内部クロックが選択され、このクロックの立ち上がりエッジでインプットキャプチャ入力がサンプリングされ、すべてのラッチ出力が一致したとき正しいデータとみなします。一致しない場合は、前の値を保持します。リセット後は、ノイズ除去出力はインプットキャプチャ入力信号の立ち下がりエッジが5回サンプリングされた状態でイニシャライズされています。したがって、ノイズ除去機能ありを設定した後、サンプリングクロックの5倍より幅の広いパルスは確実にインプットキャプチャ信号になります。なお、ノイズ除去を行わない場合でも、インプットキャプチャ動作を確実に行うために、インプットキャプチャ入力信号のパルス幅は少なくとも2φまたは $2\phi_{\text{SUB}}$ 以上必要です。

【注】* NCSビットの書き換えの際、インプットキャプチャ信号が発生する場合があります。

図 9.8.3 にノイズ除去回路のタイミング例を示します。

この例は、インプットキャプチャ入力端子にサンプリングクロックの 5 倍以下の High レベル入力がノイズとして除去された場合です。




図 9.8.3 ノイズ除去回路タイミング（例）

9.8.4 動作説明

タイマ G は、インプットキャプチャ機能とインターバル機能を内蔵した 8 ビットのタイマです。

(1) タイマ G の機能

タイマ G は 8 ビットのアップカウンタで、インプットキャプチャタイマとインターバルタイマの 2 種類の機能を持っています。

それぞれの動作について、以下に説明します。

(a) インプットキャプチャタイマの動作

ポートモードレジスタ 1 (PMR1) の TMIG を 1 にセットすると、タイマ G はインプットキャプチャタイマとして機能します。*

リセット時、TMG、TCG、ICRGF、ICRGGR は、H'00 に初期化されます。

リセット直後、TCG は内部クロック ($\phi/64$ のクロック) でカウントを開始します。

入力するクロックは、TMG の CKS1、CKS0 ビットにより 4 種類の内部クロックソースから選択できます。

TMIG 端子から入力されるインプットキャプチャ信号の立ち上がりエッジにより、そのときの TCG の値が ICRGGR に、立ち下がりエッジにより、そのときの TCG の値が ICRGF に転送されます。また、IENR2 の IENTG が 1 の状態で、TMG の IIEGS ビットで選択したエッジが入力されると、タイマ G は CPU に割り込みを要求します。なお、割り込みについての詳細は、「3.3 割り込み」を参照してください。

- TCGはTMGのCCLR1、CCRL0ビットにより、インプットキャプチャ信号の立ち上がりエッジ、立ち下がりエッジ、両エッジのいずれかでTCGの値をクリアすることができます。また、インプットキャプチャ信号がHighレベルのときにTCGがオーバフローすると、TMGのOVFHフラグをセットします。一方、インプットキャプチャ信号がLowレベルのときにTCGがオーバフローすると、TMGのOVFLフラグをセットします。これらがセットされたとき、TMGのOVIIEビットが1であればIRR2のIRRTGフラグが1にセットされ、さらにIENR2のIENTGビットが1であれば、タイマGはCPUに割り込みを要求します。なお、割り込みについての詳細は、「3.3 割り込み」を参照してください。

タイマGにはノイズ除去回路が内蔵されており、TMIG端子から入力したパルスの高域成分のノイズを除去できます。詳細は「9.8.3 ノイズ除去回路」を参照してください。

【注】* TMIGの書き換えの際、インプットキャプチャ信号が発生する場合があります。

(b) インターバルタイマの動作

PMR1のTMIGビットを0にクリアすると、タイマGはインターバルタイマとして機能します。TCGは、TMGのCKS1、CKS0ビットにより選択されたクロックでカウントアップし、オーバフロー ($H'FF \rightarrow H'00$) するとTMGのOVFLフラグが1にセットされ、その時のTMGのOVIIEビットとIENR2のIENTGビットが共に1であれば、タイマGはCPUに割り込みを要求します。なお、割り込みについての詳細は、「3.3 割り込み」を参照してください。

(2) カウントタイミング

TCGは入力された内部クロックによりカウントアップされます。TMGのCKS1、CKS0ビットの設定により、システムクロック (ϕ) とウォッチクロック (ϕ_w) を分周して作られる4種類の内部クロック ($\phi/64$ 、 $\phi/32$ 、 $\phi/2$ 、 $\phi_w/2$) が選択されます。

(3) インプットキャプチャ入力のタイミング

(a) ノイズ除去機能なしの場合

インプットキャプチャ入力は、立ち上がりエッジと立ち下がりエッジのそれぞれ専用のインプットキャプチャ機能をもっています。

立ち上がりエッジと立ち下がりエッジのインプットキャプチャ入力のタイミングを図9.8.4に示します。




図9.8.4 インプットキャプチャ入力のタイミング（ノイズ除去機能なし）

(b) ノイズ除去機能ありの場合

インプットキャプチャ入力でノイズ除去を行う場合、インプットキャプチャ信号はノイズ除去回路を経由するため、インプットキャプチャ入力信号エッジからサンプリングクロックの5周期分遅延します。

このときのタイミングを図9.8.5に示します。




図9.8.5 インプットキャプチャ入力のタイミング（ノイズ除去機能あり）

(4) インプットキャプチャ入力によるインプットキャプチャタイミング

インプットキャプチャ入力によるインプットキャプチャタイミングを図9.8.6に示します。




図9.8.6 インプットキャプチャ入力によるインプットキャプチャタイミング

(5) TCG のクリアタイミング

TCG の値は、インプットキャプチャ入力信号の立ち上がりエッジ、立下がりエッジ、両エッジのいずれかでクリアすることができます。

両エッジでクリアする場合のタイミングを図 9.8.7 に示します。




図 9.8.7 TCG のクリアタイミング

(6) タイマ G の動作モード

タイマ G の動作モードを表 9.8.3 に示します。

表 9.8.3 タイマ G の動作モード

動作モード		リセット	アクティブ	スリープ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ
TCG	インプットキャプチャ	リセット	動作*	動作*	停止	動作／停止*	動作／停止*	停止
	インターバル	リセット	動作*	動作*	保持	動作／停止*	動作／停止*	停止
I C R G F	リセット	動作*	動作*	保持	動作／停止*	動作／停止*	動作／停止*	保持
I C R G R	リセット	動作*	動作*	保持	動作／停止*	動作／停止*	動作／停止*	保持
TMG	リセット	動作	保持	保持	動作	保持	保持	保持

【注】* アクティブモード、スリープモード時に、TCG の内部クロックとして $\phi_w/2$ を選択した場合、システムクロックと内部クロックとが非同期であるため同期回路で同期をとっています。これにより、カウント周期は最大で $1/\phi_w$ (s) の誤差が生じます。また、サブアクティブモード、サブスリープモード時に、TCG の内部クロックとして $\phi_w/2$ を選択した場合、サブクロック ($\phi_w/8$ 、 $\phi_w/4$ 、 $\phi_w/2$) に関係なく TCG、ノイズ除去回路は内部クロック $\phi_w/2$ で動作します。その他の内部クロックを選択した場合、TCG、ノイズ除去回路は動作せず、さらにインプットキャプチャ入力信号を入力してもインプットキャプチャされませんので注意してください。

9.8.5 タイマGの使用例

タイマGを使用すると、インプットキャプチャ入力信号の High 幅、Low 幅を絶対値で測定することができます。設定は、TMGのCCLR1、CCLR0ビットをそれぞれ1にセットします。このときの動作例を図9.8.8に示します。




図9.8.8 タイマGの使用例

9.8.6 使用上の注意事項

(1) 内部クロックの切り換えと TCG 動作

内部クロックを切り換えるタイミングによっては、TCGがカウントアップされてしまう場合があります。内部クロックの切り換えタイミング（CKS1、CKS0ビットの書き換え）とTCG動作の関係を表9.8.4に示します。

内部クロックを使用する場合、システムクロック（ ϕ ）またはサブクロック（ ϕ_w ）を分周した内部クロックの立ち下がりエッジで検出してカウントクロックを発生しています。そのため表9.8.4のNo.3のように切り換え前のクロックHighレベル→切り換え後のクロックLowレベルになるようなクロックの切り換えを行うと、切り換えタイミングを立ち下がりエッジとみなしてカウントクロックが発生し、TCGがカウントアップされてしまいます。

表9.8.4 内部クロックの切り換えとTCG動作(1)



No.	CKS1、CKS0 書き換えタイミング	TCG動作
1	Low → Low レベルの 切り換え	 <p>切り換え前のクロック</p> <p>切り換え後のクロック</p> <p>カウント</p> <p>クロック</p> <p>TCG $N \times N + 1$</p> <p>CKS1、CKS0 の書き換え</p>
2	Low → High レベルの 切り換え	 <p>切り換え前のクロック</p> <p>切り換え後のクロック</p> <p>カウント</p> <p>クロック</p> <p>TCG $N \times N + 1 \times N + 2$</p> <p>CKS1、CKS0 の書き換え</p>

表 9.8.4 内部クロックの切り換えと TCG の動作(2)

No.	CKS1、CKS0 書き換えタイミング	T C G 動 作
3	High → Low レベルの 切り換え	<p>切り換え前 のクロック</p> <p>切り換え後 のクロック</p> <p>カウント クロック</p> <p>TCG N N + 1 N + 2</p> <p>CKS1、CKS0の書き換え</p>
4	High → High レベルの 切り換え	<p>切り換え前 のクロック</p> <p>切り換え後 のクロック</p> <p>カウント クロック</p> <p>TCG N N + 1 N + 2</p> <p>CKS1、CKS0の書き換え</p>

【注】* 切り換えのタイミングを立ち下がりエッジとみなすために発生し、TCGはカウントアップされてしまいます。

(2) ポートモードレジスタ書き換えの注意事項

インプットキャプチャの機能を切り換えるために、ポートモードレジスタを書き換える際、またインプットキャプチャの入力のノイズ除去回路の機能切り換えのために、ポートモードレジスタを書き換える際に以下の点に注意してください。

・インプットキャプチャ入力端子の機能切り換え

インプットキャプチャ入力端子を制御しているポートモードレジスタ1 (PMR1) のTMIGビットを書き換えて端子機能を切り換えた場合、端子に有効なエッジが入力されていなくても、エッジが入力されたことになる場合がありますので注意してください。インプットキャプチャ入力信号の入力エッジとその条件を表9.8.5に示します。

表9.8.5 インプットキャプチャ入力端子の機能切り換えによるインプットキャプチャ入力信号の入力エッジとその条件

インプットキャプチャ入力信号の入力エッジ	条 件
立ち上がりエッジが発生する場合	TMIG端子が High レベルの状態で、TMIGを0から1に書き換えたとき
	TMIG端子が High レベルの状態で、NCSを0から1に書き換えた後、ノイズ除去回路で5回サンプリングされる前にTMIGを0から1に書き換えたとき
立ち下がりエッジが発生する場合	TMIG端子が High レベルの状態で、TMIGを1から0に書き換えたとき
	TMIG端子が Low レベルの状態で、NCSを0から1に書き換えた後、ノイズ除去回路で5回サンプリングされる前にTMIGを0から1に書き換えたとき
	TMIG端子が High レベルの状態で、NCSを0から1に書き換えた後、ノイズ除去回路で5回サンプリングされた後にTMIGを1から0に書き換えたとき

【注】 P1₃端子がインプットキャプチャ入力端子に設定されていない場合、タイマGのインプットキャプチャ入力信号は Low レベルとなっています。

・インプットキャプチャ入力のノイズ除去回路の機能切り換え

インプットキャプチャ入力のノイズ除去回路を制御しているポートモードレジスタ2 (PMR2) のNCSビットを書き換えて機能切り換えを行う場合、PMR1のTMIGビットを0にクリアして行ってください。それ以外で書き換えた場合、端子に有効なエッジが入力されていなくても、エッジが入力されたことになる場合がありますので注意してください。インプットキャプチャ入力信号の入力エッジとその条件を表9.8.6に示します。

表 9.8.6 ノイズ除去回路の機能切り換えによるインプットキャプチャ入力信号の入力エッジとその条件

インプットキャプチャ入力信号の入力エッジ	条件
立ち上がりエッジが発生する場合	TMIGが1の状態でTMIG端子を Low レベルから High レベルにした後、ノイズ除去回路で5回サンプリングする前にNCSビットを1から0に書き換えたとき
立ち下がりエッジが発生する場合	TMIGが1の状態でTMIG端子を High レベルから Low レベルにした後、ノイズ除去回路で5回サンプリングする前にNCSを1から0に書き換えたとき

端子機能を切り換え、インプットキャプチャ入力信号にエッジが発生した場合、このエッジとインプットキャプチャインタラプトエッジセレクト（I I E G S）によるエッジ選択とが一致した時、割り込み要求フラグが1にセットされますので、割り込み要求フラグを0にクリアしてから使用してください。ポートモードレジスタの操作と割り込み要求フラグのクリア手順を図9.8.9に示します。端子機能を切り換える場合、ポートモードレジスタの操作前に割り込み禁止状態にしてポートモードレジスタを切り換え、ポートモードレジスタ操作後、インプットキャプチャ入力信号がインプットキャプチャ信号として確定するための期間（ノイズ除去回路を使用しない場合は2システムクロック以上、ノイズ除去回路を使用する場合はサンプリングクロックの5倍以上）待ってから、1にセットされた割り込み要求フラグを0にクリアしてください。なお、端子機能切り換えに伴う割り込み要求フラグのセットを回避する方法として表9.8.5、表9.8.6の条件を満たさないように端子のレベルを制御する方法、または発生するエッジと反対のエッジにTMGのI I E G Sビットを設定して制御する方法もあります。




図 9.8.9 ポートモードレジスタの操作と割り込み要求フラグのクリア手順

9.9 タイマH

9.9.1 概要

本LSIは、8ビットのカウンタをベースにしたタイマHを内蔵しています。タイマHには、タイマカウンタ(TCNTH)のほかに8ビットのタイムコンスタントレジスタA、B(TCORA H、TCORB H)があり、TCNTHとTCRAHおよびTCRBHの値の一致によるコンペアマッチ信号により、任意のデューティ比のパルス出力など、多機能タイマとして種々の応用が可能です。

(1) 特長

■ 4種類のカウンタ入力を選択可能

3種類の内部クロック($\phi/1024$ 、 $\phi/64$ 、 $\phi/8$)と、外部クロックのうちから選択できます(外部イベントのカウントが可能)。

■ カウントのクリア指定が可能

コンペアマッチA、B、または外部リセット信号のうちから選択できます。

■ 2つのコンペアマッチ信号の組み合わせでタイマ出力を制御


独立に動作可能な2つのコンペアマッチ信号の組み合わせによって、任意のデューティのパルス出力やPWM出力など種々の応用が可能です。

■ 3種類の割り込み要因

コンペアマッチ×2要因、オーバフロー×1要因があり、それぞれ独立に要求することができます。

(2) ブロック図

タイマHのブロック図を図9.9.1に示します。



〈記号説明〉

- TCORAH : タイムコンスタントレジスタ AH
- TCORBH : タイムコンスタントレジスタ BH
- TCNTH : タイマカウンタ H
- TCSRH : タイマコントロール／ステータスレジスタ H
- TCRH : タイマコントロールレジスタ H

図9.9.1 タイマHのブロック図

(3) 端子構成

タイマHの端子構成を表9.9.1に示します。

表9.9.1 端子構成

名 称	略 称	入出力	機 能
タイマH出力端子	TMOH	出 力	コンペアマッチ出力
タイマHクロック入力端子	TMCIH	入 力	カウンタ外部クロック入力
タイマHリセット入力端子	TMRIH	入 力	カウンタ外部リセット入力

(4) レジスタ構成

タイマHのレジスタ構成を表9.9.2に示します。

表9.9.2 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
タイマコントロールレジスタH	TCRH	R/W	H'00	H'FF88
タイマコントロール/ステータスレジスタH	TCSRH	R/(W)*	H'10	H'FF89
タイムコンスタントレジスタAH	TCORAH	R/W	H'FF	H'FF8A
タイムコンスタントレジスタBH	TCORBH	R/W	H'FF	H'FF8B
タイマカウンタH	TCNTH	R/W	H'00	H'FF8C

【注】* ビット7~5は、フラグをクリアするための0ライトのみ可能です。

9.9.2 各レジスタの説明

(1) タイマカウンタ (TCNTH)

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

TCNTHは、8ビットのリードとライトが可能なアップカウンタで、入力する内部または外部クロックによりカウントアップされます。入力するクロックは、TCRHのCKS2～CKS0ビットで選択します。TCNTHの値は、CPUから常にリードとライトが可能です。

TCNTHは、外部リセット入力信号またはコンペアマッチ信号(A、B)により、クリアすることができます。いずれの信号でクリアするかは、TCRHのCCLR1、CCLR0ビットで選択します。

また、TCNTHがオーバフロー(H'FF→H'00)すると、TCSRのOVFフラグが1にセットされます。

TCNTHは、リセット、スタンバイモード、ウォッチモード、サブスリープモード、またはサブアクティブモード時に、H'00にイニシャライズされます。

(2) タイムコンスタントレジスタAH、BH (TCORAH、TCORBH)

ビット:	7	6	5	4	3	2	1	0
初期値:	1	1	1	1	1	1	1	1
R/W:	R/W							

TCORAH/TCORBHは、8ビットのリードとライトが可能なレジスタです。

TCORAH/TCORBHとTCNTHの値は常に比較されており、両方の値が一致するとTCSRのCMFA/CMFBが1にセットされます。ただし、TCORAH/TCORBHへのライトサイクルのT₃ステートでの比較は禁止されています。

また、この一致による信号(コンペアマッチ)とTCSRのOS3～OS0の設定により、タイマ出力を自由に制御することができます。

TCORAH/TCORBHは、リセット、スタンバイモード、ウォッチモード、サブスリープモード、またはサブアクティブモード時に、H'FFにイニシャライズされます。

(3) タイマコントロールレジスタH (TCRH)

ビット:	7	6	5	4	3	2	1	0
	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

TCRHは、8ビットのリードとライトが可能なレジスタで、TCNTHの入力クロックの選択、クリア指定、および各割り込み要求の許可を制御します。

TCRHは、リセット、スタンバイモード、ウォッチモード、サブスリープモード、またはサブアクティブモード時に、H'FFにイニシャライズされます。

なお、タイミングについては、「9.9.3 動作説明」を参照してください。

ビット7:コンペアマッチインタラプトイネーブルB (CMIEB)

TCSRHのCMFBが1にセットされたとき、CMFBによる割り込み要求(CMIB)を許可または禁止します。

ビット7	説明	
CMIEB		
0	CMFBによる割り込み要求(CMIB)を禁止	(初期値)
1	CMFBによる割り込み要求(CMIB)を許可	

ビット6:コンペアマッチインタラプトイネーブルA (CMIEA)

TCSRHのCMFAが1にセットされたとき、CMFAによる割り込み要求(CMIA)を許可または禁止します。

ビット6	説明	
CMIEA		
0	CMFAによる割り込み要求(CMIA)を禁止	(初期値)
1	CMFAによる割り込み要求(CMIA)を許可	

ビット5:タイマオーバフローインタラプトイネーブル(OVIE)

TCSRHのOVFが1にセットされたとき、OVFによる割り込み要求(OVI)を許可または禁止します。

ビット5	説明	
OVIE		
0	OVFによる割り込み要求(OVI)を禁止	(初期値)
1	OVFによる割り込み要求(OVI)を許可	

ビット4、3：カウンタクリア1、0 (CCLR1、CCLR0)

TCONTHのクリアを指定します。クリアは、コンペアマッチA、B、または外部リセット入力から選択します。

ビット4 CCLR1	ビット3 CCLR0	説明
0	0	クリアを禁止 (初期値)
	1	コンペアマッチAによりクリア
1	0	コンペアマッチBによりクリア
	1	外部リセット入力の立ち上がりエッジ(F)によりクリア

ビット2～0：クロックセレクト2～0 (CKS2～CKS0)

TCONTHに入力するクロックを、内部クロックまたは外部クロックから選択します。

内部クロックは、システムクロック(φ)を分周した3種類のクロック(φ/8、φ/64、φ/1024)から選択できます。これら内部クロックは、立ち下がりエッジでカウントします。

外部クロックは立ち上がりエッジ、立ち下がりエッジ、または両エッジのカウントの3種類から選択できます。

ビット2 CKS2	ビット1 CKS1	ビット0 CKS0	説明
0	0	0	クロック入力を禁止 (初期値)
		1	内部クロック：φ/8立ち下がりエッジ(M)でカウント
	1	0	内部クロック：φ/64立ち下がりエッジ(M)でカウント
		1	内部クロック：φ/1024立ち下がりエッジ(M)でカウント
1	0	0	クロック入力を禁止
		1	外部クロック：立ち上がりエッジ(F)でカウント
	1	0	外部クロック：立ち下がりエッジ(M)でカウント
		1	外部クロック：両エッジ(F・M)でカウント

(4) タイマコントロール／ステータスレジスタ (TCSRH)

ビット:	7	6	5	4	3	2	1	0
	CMFB	CMFA	OVF	—	OS3	OS2	OS1	OS0

初期値: 0 0 0 1 0 0 0 0 0

R/W: R/(W)* R/(W)* R/(W)* — R/W R/W R/W R/W

【注】 * フラグをクリアするための0ライトのみ可能です。

TCSRHは、8ビットのレジスタで、コンペアマッチやタイマオーバフローのステータスの表示、およびコンペアマッチ出力の制御を行います。

TCSRHは、リセット、スタンバイモード、ウォッチモード、サブスリープモード、またはサブアクティブモード時に、H'10にイニシャライズされます。

ビット7: コンペアマッチフラグB (CMFB)

TCNTHとTCORBHの値が一致したことを示すステータスフラグです。

なお、本フラグのクリアは、ソフトウェアによって行われます。また、本フラグのセットは、ハードウェアで行われ、ソフトウェアでセットすることはできません。

ビット7 CMFB	説明
0	[クリア条件] CMFB = 1 の状態で、CMFB をリードした後、CMFB に 0 をライトしたとき (初期値)
1	[セット条件] TCNTH = TCORBH になったとき

ビット6: コンペアマッチフラグA (CMFA)

TCNTHとTCORAHの値が一致したことを示すステータスフラグです。

なお、本フラグのクリアは、ソフトウェアによって行われます。また、本フラグのセットは、ハードウェアで行われ、ソフトウェアでセットすることはできません。

ビット6 CMFA	説明
0	[クリア条件] CMFA = 1 の状態で、CMFA をリードした後、CMFA に 0 をライトしたとき (初期値)
1	[セット条件] TCNTH = TCORAH になったとき

ビット5：タイマオーバーフラグ（O V F）

T C N T Hがオーバーフロー ($H'FF \rightarrow H'00$) したことを示すステータスフラグです。

なお、本フラグのクリアは、ソフトウェアによって行われます。また、本フラグのセットはハードウェアで行われ、ソフトウェアでセットすることはできません。

ビット5	説明
O V F	
0	〔クリア条件〕 O V F = 1 の状態で、O V F をリードした後、O V F に 0 をライトしたとき (初期値)
1	〔セット条件〕 T C N T H が $H'FF \rightarrow H'00$ になったとき

ビット4：リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット3～0：アウトプットセレクト3～0 (O S 3～O S 0)

T C O R A H または T C O R B H と T C N T H のコンペアマッチによるタイマ出力レベルをどのように変化させるかを選択します。

O S 3 と O S 2 がコンペアマッチ B による出力レベルを選択し、O S 1 と O S 0 がコンペアマッチ A による出力レベルを選択し、それぞれ独立に制御することができます。

ただし、トグル出力 > 1 出力 > 0 出力の順で優先順位が高くなるように設定しておりますので、コンペアマッチが同時に発生した場合は、優先順位が高い方のコンペアマッチにしたがって出力が変化します。

なお、O S 3～O S 0 ビットがすべて0の場合にはタイマ出力は禁止されます。

リセット後、最初のコンペアマッチが起こるまでのタイマ出力は0です。

ビット3	ビット2	説明
O S 3	O S 2	
0	0	コンペアマッチ B で変化しない (初期値)
	1	コンペアマッチ B で 0 出力
1	0	コンペアマッチ B で 1 出力
	1	コンペアマッチ B ごとに反転出力 (トグル出力)

ビット1	ビット0	説明
O S 1	O S 0	
0	0	コンペアマッチ A で変化しない (初期値)
	1	コンペアマッチ A で 0 出力
1	1	コンペアマッチ A で 1 出力
	1	コンペアマッチ A ごとに反転出力 (トグル出力)

9.9.3 動作説明

(1) T C N T H のカウントタイミング

T C N T H は、入力されたクロック（内部クロックまたは外部クロック）によりカウントアップされます。

(a) 内部クロック動作の場合

T C R H の C K S 2 ~ C K S 0 の設定により、システムクロック (ϕ) を分周して作られる 3 種類の内部クロック ($\phi/1024$ 、 $\phi/64$ 、 $\phi/8$) が選択されます。このタイミングを図 9.9.2 に示します。




図 9.9.2 内部クロック動作時のカウントタイミング

(b) 外部クロック動作の場合

T C R H の C K S 2 ~ C K S 0 の設定により、外部クロックの立ち上がりエッジ、立ち下がりエッジ、両エッジのいずれかによるカウントアップが選択されます。

なお、外部クロックのパルス幅は、単エッジの場合は 1.5 システムクロック以上、両エッジの場合は 2.5 システムクロック以上必要です。これ以下のパルス幅では、正しく動作しませんので注意してください。

図 9.9.3 に、外部クロックが両エッジの場合のタイミングを示します。




図 9.9.3 外部クロック動作時のカウントタイミング

(2) コンペアマッチタイミング

(a) コンペアマッチフラグ A、B (CMFA/CMFB) のセットタイミング

TCSRH の CMFA/CMFB は、TCORAH/TCORBH と TCNTH の値が一致したとき出力されるコンペアマッチ信号により 1 にセットされます。コンペアマッチ信号は一致した最後のステート (TCNTH が一致したカウント値を更新するタイミング) で発生します。

したがって、TCNTH と TCORAH/TCORBH が一致した後、カウントアップクロックが発生するまでコンペアマッチ信号は発生しません。このタイミングを図 9.9.4 に示します。




図 9.9.4 CMFA/CMFB セットタイミング

(b) タイマ出力タイミング

タイマ出力はコンペアマッチ A、B が発生したとき、TCSR H の OS3 ~ OS0 で選択された状態（変化しない、0 出力、1 出力、トグル出力）で出力されます。

図 9.9.5 にコンペアマッチ A 信号によるトグル出力の場合の出力タイミングを示します。




図 9.9.5 タイマ出力タイミング

(c) コンペアマッチによるクリア

T CNT H は、TCRH の CCLR1、CCLR0 の選択によりコンペアマッチ A またはコンペアマッチ B でクリアされます。このクリアされるタイミングを図 9.9.6 に示します。




図 9.9.6 コンペアマッチによるクリアタイミング

(3) T C N T H の外部セットタイミング

T C N T H は、T C R H の C C L R 1、C C L R 0 の選択により外部リセット入力の立ち上がりエッジでクリアされます。外部リセット信号のパルス幅は 1.5 システムクロック以上必要となります。このクリアされるタイミングを図 9.9.7 に示します。




図 9.9.7 外部リセット入力によるクリアタイミング

(4) オーバフローフラグ (O V F) のセットタイミング

T C S R H の O V F は、T C N T H がオーバフロー ($H' FF \rightarrow H' 00$) したとき出力されるオーバフロー信号により 1 にセットされます。

このときのタイミングを図 9.9.8 に示します。




図 9.9.8 O V F のセットタイミング

9.9.4 割り込み要因

タイマHの割り込み要因は、CMIA、CMIB、OVIの3種類があります。表9.9.3に各割り込みタイマ要因とベクタアドレスを示します。各割り込み要因は、TCRの各割り込みイネーブルビットにより許可または禁止が設定されます。割り込みのベクタアドレスは共通ですが、各割り込み要因のフラグを備えており、ソフトウェアで割り込み要因の判定が可能です。

表9.9.3 タイマH割り込み要因

割り込み要因	内 容	ベクタアドレス
CMIA	CMFAによる割り込み	H'002A
CMIB	CMFBによる割り込み	
OVI	OVFによる割り込み	

9.9.5 タイマHの使用例

任意のデューティパルスを出力させた例を図9.9.9に示します。これは次に示すように設定します。

- ① TCO RAHのコンペアマッチによりTCNTHがクリアされるように、TCRHのCCLR1を0にクリア、CCLR0を1にセットします。
- ② TCO RAHのコンペアマッチにより1出力、TCOR BHのコンペアマッチにより0出力になるようにTCSR HのOS3~OS0ビットを0110に設定します。

以上の設定により周期がTCO RAH、パルス幅がTCOR BHの波形をソフトウェアの介在なしに出力できます。




図9.9.9 パルス出力例

9.9.6 使用上の注意

タイマHの動作中、次のような競合や動作が起こるので注意してください。

(1) T C N T H のライトとカウンタクリアの競合

T C N T H のライトサイクル中の T_3 ステートで、カウンタクリアが発生すると、カウンタへのライトは行われず、クリアが優先されます。

これを図 9.9.10 に示します。




図 9.9.10 T C N T H のライトとクリアの競合

(2) T C N T H のライトとカウンタクリアの競合

T C N T H のライトサイクル中の T₃ステートでカウントアップが発生しても、カウントアップされず、カウンタライトが優先されます。

これを図 9.9.11 に示します。




図 9.9.11 T C N T H のライトとカウントアップの競合

(3) TCORAH/TCORBHのライトとコンペアマッチの競合

TCORAH/TCORBHのライトサイクル中のT₃ステートで、コンペアマッチが発生しても、TCORAH/TCORBHのライトが優先され、コンペアマッチ信号は禁止されます。これを図9.9.12に示します。




図9.9.12 TCORAH/TCORBHのライトとコンペアマッチの競合

(4) コンペアマッチA、Bの競合

コンペアマッチA、Bが同時に発生すると、コンペアマッチAに対して設定されている出力状態と、コンペアマッチBに対して設定されている出力状態のうち、表9.9.4に示すタイマ出力の優先順位にしたがって動作します。

表9.9.4 タイマ出力の優先順位

出力設定	優先順位
トグル出力	高
1出力	↑
0出力	↓
変化しない	低

(5) 内部クロックの切り換えと T C N T H の動作

内部クロックを切り換えるタイミングによっては、T C N T H がカウントアップされてしまう場合があります。内部クロックの切り換えタイミング (C K S 1、C K S 0 ビットの書き換え) と T C N T H 動作の関係を表 9.9.5 に示します。

内部クロックから T C N T H クロックを生成する場合、内部クロックの立ち下がりエッジで検出しています。そのため表 9.9.5 の No.3 のように、High レベル → Low レベルになるようなクロックの切り換えを行うと、切り換えタイミングを立ち下がりエッジとみなして T C N T H クロックが発生し、T C N T H がカウントアップされてしまいます。

また、内部クロックと外部クロックを切り換えるときも、T C N T H がカウントアップされることがあります。

表 9.9.5 内部クロックの切り換えと T C N T H の動作(1)

No.	C K S 1、C K S 0 書き換えタイミング	T C N T H クロックの動作
1	Low → Low レベル ^{*1} の 切り換え	<p>切り換え前のクロック</p> <p>切り換え後のクロック</p> <p>T C N T H クロック</p> <p>T C N T H</p> <p>C K S 1、C K S 0 ビット書き換え</p>
2	Low → High レベル ^{*2} の 切り換え	<p>切り換え前のクロック</p> <p>切り換え後のクロック</p> <p>T C N T H クロック</p> <p>T C N T H</p> <p>C K S 1、C K S 0 ビット書き換え</p>

【注】^{*1} Low レベル → 停止、および停止 → Low レベルの場合を含みます。

^{*2} 停止 → High レベルの場合を含みます。

表9.9.5 内部クロックの切り換えとTCNTHの動作(2)

No.	CKS1、CKS0 書き換えタイミング	TCNTHクロックの動作
3	High → Lowレベル ^{*3} の 切り換え	<p>切り換え前のクロック</p> <p>切り換え後のクロック</p> <p>TCNTH クロック</p> <p>CKS1、CKS0 ビット書き換え</p> <p>TCNTH N N+1 N+2</p>
4	High → High レベルの 切り換え	<p>切り換え前のクロック</p> <p>切り換え後のクロック</p> <p>TCNTH クロック</p> <p>CKS1、CKS0 ビット書き換え</p> <p>TCNTH N N+1 N+2</p>

【注】^{*3} High レベル → 停止を含みます。

^{*4} 切り換えのタイミングを立ち下がりエッジとみなすために発生し、TCNTHはカウントアップされてしまいます。

10. シリアルコミュニケーション インターフェース

第10章 目次

10.1	概要	10-1
10.2	S C I 3	10-2
10.2.1	概要	10-2
10.2.2	各レジスタの説明	10-5
10.2.3	動作概要	10-22
10.2.4	調歩同期式モード時の動作説明	10-26
10.2.5	クロック同期式モード時の動作説明	10-35
10.2.6	マルチプロセッサ通信機能	10-42
10.2.7	割り込み要因	10-47
10.2.8	使用上の注意事項	10-48
10.3	I ² Cバスインターフェース	10-53
10.3.1	概要	10-53
10.3.2	各レジスタの説明	10-57
10.3.3	動作説明	10-66
10.3.4	使用上の注意事項	10-78

10.1 概要

本LSIは、3チャネルのシリアルコミュニケーションインターフェース(SCI : Serial Communication Interface)を備えています。3チャネルの中の2チャネルはI²Cバスインターフェース(I²C : Inter IC)に準拠した機能を持ちます。

3チャネルのSCIの機能概要を表10.1.1に示します。

表10.1.1 SCIの機能概要

SCIの名称	機能	特長
SCI 3	<p><u>クロック同期式シリアル転送機能</u></p> <ul style="list-style-type: none"> 転送データ長8ビット 送信／受信／同時送受信 <p><u>調歩同期式シリアル転送機能</u></p> <ul style="list-style-type: none"> マルチプロセッサ通信機能 転送データ長を選択可能 (7ビット／8ビット) ストップビット長を選択可能 (1ビット／2ビット) パリティ付加機能 	<ul style="list-style-type: none"> ボーレートジェネレータ内蔵 受信エラーの検出 ブレークの検出 転送完了またはエラーで割り込み発生
I ² C 1 I ² C 2	<p><u>I²Cバスインターフェース機能</u></p> <ul style="list-style-type: none"> データビット長の選択 (1～8ビット) マスター／スレーブ選択と送信／受信選択 転送クロック選択(Φ/64、Φ/56、Φ/50、Φ/40、Φ/32、Φ/24、Φ/20、Φ/14) スレーブアドレスの設定と、データフォーマットの選択が可能 データ転送後、ウェイト挿入が可能 3種類の割り込み要因(データ転送終了、スレーブアドレス検出、バスアービトレーションロスト)を選択 	<ul style="list-style-type: none"> Philips社提唱のI²Cバスインターフェース仕様に準拠 バスアービトレーション確認によるデータ転送の制御 アクノリッジビットによるデータ転送の制御が可能

10.2 S C I 3

10.2.1 概要

S C I 3（シリアルコミュニケーションインターフェース3）は、調歩同期式とクロック同期式の2方式のシリアルデータ通信を行います。また、複数のプロセッサ間のシリアルデータ通信機能（マルチプロセッサ通信機能）を備えています。

(1) 特長

S C I 3の特長を以下に示します。

■シリアルデータ通信モードを調歩同期式モードまたはクロック同期式モードから選択可能

・調歩同期式モード

キャラクタ単位で同期をとる調歩同期方式でシリアルデータ通信を行います。

Universal Asynchronous Receiver/Transmitter(U A R T) や、Asynchronous Communication Interface Adapter(A C I A)などの標準の調歩同期式通信機能をもつ他のL S Iとのシリアルデータ通信ができます。

また、複数のプロセッサとシリアルデータ通信ができるマルチプロセッサ間通信機能を備えています。

通信フォーマットを12種類のフォーマットから選択できます。

データ長	7ビット／8ビット
ストップビット長	1ビット／2ビット
パリティ	偶数パリティ／奇数パリティ／パリティなし
マルチプロセッサビット	1／0
受信エラーの検出	パリティエラー、オーバランエラー フレーミングエラー
ブレークの検出	フレーミングエラー発生時にRxD端子のレベルを直接読み出すことでブレークを検出

・クロック同期式モード

クロックに同期してシリアルデータの通信を行います。クロック同期式通信機能をもつ他のL S Iとのシリアルデータ通信が可能です。

データ長	8ビット
受信エラーの検出	オーバランエラー

■全二重通信が可能


独立した送信部と受信部を備えているので、送信と受信を同時にを行うことができます。

また、送信部および受信部ともにダブルバッファ構造になっていますので、連続送信・連続受信ができます。

- 内蔵のボーレートジェネレータで任意のビットレートを選択可能
- 送受信クロックソースを内部クロック、または外部クロックから選択可能
- 6種類の割り込み要因
送信終了、送信データエンプティ、受信データフル、オーバランエラー、フレーミングエラー、パリティエラーの6種類の割り込み要因があります。

(2) ブロック図

S C I 3 のブロック図を図10.2.1に示します。



〈記号説明〉

- R S R : レシーブシフトレジスタ
- R D R : レシーブデータレジスタ
- T S R : トランスミットシフトレジスタ
- T D R : トランスミットデータレジスタ
- S M R : シリアルモードレジスタ
- S C R 3 : シリアルコントロールレジスタ 3
- S S R : シリアルステータスレジスタ
- B R R : ビットレートレジスタ
- B R C : ビットレートカウンタ

図10.2.1 S C I 3 のブロック図

(3) 端子構成

S C I 3 の端子構成を表10.2.1に示します。

表10.2.1 端子構成

名 称	略 称	入出力	機 能
S C I 3 クロック	SCK ₃	入出力	S C I 3 のクロック入出力端子
S C I 3 レシーブデータ入力	RXD	入 力	S C I 3 の受信データ入力端子
S C I 3 トランスマットデータ出力	TXD	出 力	S C I 3 の送信データ出力端子

(4) レジスタ構成

S C I 3 のレジスタ構成を表10.2.2に示します。

表10.2.2 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
シリアルモードレジスタ	S M R	R/W	H'00	H'FFA8
ビットレートレジスタ	B R R	R/W	H'FF	H'FFA9
シリアルコントロールレジスタ 3	S C R 3	R/W	H'00	H'FFAA
トランスマットデータレジスタ	T D R	R/W	H'FF	H'FFAB
シリアルステータスレジスタ	S S R	R/(W)*	H'84	H'FFAC
レシーブデータレジスタ	R D R	R	H'00	H'FFAD
トランスマットシフトレジスタ	T S R	不 可	—	—
レシーブシフトレジスタ	R S R	不 可	—	—
ビットレートカウンタ	B R C	不 可	—	—

【注】* ビット7～3は、フラグをクリアするための0ライトのみ可能です。

またビット2、ビット1はリード専用です。

10.2.2 各レジスタの説明

(1) レシーブシフトレジスタ (R S R)

ビット :	7	6	5	4	3	2	1	0
R/W :	—	—	—	—	—	—	—	—

R S Rは、シリアルデータを受信するためのレジスタです。R S RにRXD端子から入力されたシリアルデータを、L S B（ビット0）から受信した順にセットしパラレルデータに変換します。1バイトのデータを受信すると、データは自動的にR D Rへ転送されます。

C P UからR S Rを直接リードまたはライトすることはできません。

(2) レシーブデータレジスタ (R D R)

ビット :	7	6	5	4	3	2	1	0
	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0
初期値 :	0	0	0	0	0	0	0	0

R D Rは、受信したシリアルデータを格納する8ビットのレジスタです。

1バイトのデータの受信が終了すると、受信したデータをR S RからR D Rへ転送し、受信動作を完了します。その後、R S Rは受信可能となります。

R S RとR D Rはダブルバッファになっているため連続した受信動作が可能です。

R D Rは、受信専用レジスタですのでC P Uからライトできません。

R D Rは、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード時にH'00にイニシャライズされます。

(3) トランスマットシフトレジスタ (T S R)

ビット :	7	6	5	4	3	2	1	0
R/W :	—	—	—	—	—	—	—	—

T S Rは、シリアルデータを送信するためのレジスタです。T D Rから送信データをいったんT S Rに転送し、L S B（ビット0）から順にT X D端子に送出することでシリアルデータ送信を行います。1バイトのデータを送信すると、自動的にT D RからT S Rへ次の送信データを転送し、送信を開始します。ただし、T D Rにデータが書き込まれていない（T D R Eに1がセットされている）場合にはT D RからT S Rへのデータ転送は行いません。

C P UからT S Rを直接リードまたはライトすることはできません。

(4) トランスマットデータレジスタ (T D R)

ビット :	7	6	5	4	3	2	1	0
	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0
初期値 :	1	1	1	1	1	1	1	1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

T D Rは、送信データを格納する8ビットのレジスタです。T S Rの空を検出すると、T D Rに書き込まれた送信データをT S Rに転送し、シリアルデータ送信を開始します。T S Rのシリアルデータ送信中に、T D Rに次の送信データをライトしておくと、連続送信が可能です。

T D Rは、常にC P Uによるリードとライトが可能です。

T D Rは、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード時にH'FFにイニシャライズされます。

(5) シリアルモードレジスタ (S M R)

ビット :	7	6	5	4	3	2	1	0
	COM	CHR	PE	PW	STOP	MP	CKS1	CKS0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

S M R は、シリアルデータ通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための 8 ビットのレジスタです。

S M R は、常に C P U によるリードとライトが可能です。

S M R は、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード時に H'00 にイニシャライズされます。

ビット 7 : コミュニケーションモード (C O M)

S C I 3 を調歩同期式モードとクロック同期式モードのいずれで動作させるかを選択します。

ビット 7 C O M	説明	
0	調歩同期式モード	(初期値)
1	クロック同期式モード	

ビット 6 : キャラクタレンジス (C H R)

調歩同期式モード時におけるデータ長を選択します。7 ビットデータと 8 ビットデータのいずれかを選択できます。クロック同期式モードでは、C H R の設定にかかわらず、データ長は 8 ビットに固定となります。

ビット 6 C H R	説明	
0	8 ビットデータ	(初期値)
1	7 ビットデータ*	

【注】* 7 ビットデータを選択した場合、T D R のM S B (ビット 7) は送信されません。

ビット5：パリティイネーブル（P E）

調歩同期式モードで、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。クロック同期式モードではP Eの設定にかかわらずパリティビットの付加およびチェックは行いません。

ビット5	説明
P E	
0	パリティビットの付加およびチェックを禁止 （初期値）
1	パリティビットの付加およびチェックを許可*

【注】* P Eに1をセットすると送信時には、P Mで指定した偶数、または奇数パリティを送信データに付加して送信します。受信時には、受信したパリティビットがP Mで指定したパリティになっているかどうかをチェックします。

ビット4：パリティモード（P M）

パリティの付加やチェックを偶数パリティ、または奇数パリティのどちらかで行うかを選択します。P Mの設定は、調歩同期式モードでP Eに1をセットし、パリティビットの付加やチェックを許可したときのみ有効になります。クロック同期式モードや調歩同期式モードでパリティの付加やチェックを禁止している場合にはP Mは無効です。

ビット4	説明
P M	
0	偶数パリティ* ¹ （初期値）
1	奇数パリティ* ²

【注】*¹ 偶数パリティに設定すると、送信時にはパリティビットと送信データを合わせて、その中の1の数の合計が偶数になるようにパリティビットを付加して送信します。受信時には、パリティビットと受信データを合わせて、その中の1の数の合計が偶数になるかどうかをチェックします。

*² 奇数パリティに設定すると、送信時にはパリティビットと送信データを合わせて、その中の1の数の合計が奇数になるようにパリティビットを付加して送信します。受信時には、パリティビットと受信データを合わせて、その中の1の数の合計が奇数になるかどうかをチェックします。

ビット3：ストップビットレンジス（S T O P）

調歩同期式モードでのストップビットの長さを選択します。1ビットまたは2ビットのいずれかを選択できます。S T O Pの設定は調歩同期式モードでのみ有効です。クロック同期式モードに設定した場合にはストップビットは付加されませんのでS T O Pは無効です。

なお、受信時にはS T O Pの設定にかかわらず、受信したストップビットの1ビット目のみをチェックします。ストップビットの2ビット目が1の場合はストップビットとして扱いますが、0の場合は次の送信キャラクタのスタートビットとして扱います。

ビット3	説明
S T O P	
0	1ストップビット * ¹
1	2ストップビット * ²

【注】*¹ 送信時には、送信キャラクタの最後尾に1ビットの1（ストップビット）を付加して送信します。

*² 送信時には、送信キャラクタの最後尾に2ビットの1（ストップビット）を付加して送信します。

ビット2：マルチプロセッサモード（M P）

マルチプロセッサ通信機能を許可します。マルチプロセッサ通信機能を許可した場合、P EおよびP Mにおけるパリティの設定は無効になります。M Pの設定は調歩同期式モードでのみ有効です。クロック同期式モードに設定した場合にはM Pを0にしてください。

マルチプロセッサ通信機能については「10.2.6 マルチプロセッサ通信機能」を参照してください。

ビット2	説明
M P	
0	マルチプロセッサ通信機能を禁止
1	マルチプロセッサ通信機能を許可

ビット1、0：クロックセレクト1、0 (CKS1、CKS0)

内蔵ボーレートジェネレータのクロックソースを選択します。CKS1、CKS0の組み合わせによって、 $\phi/64$ 、 $\phi/16$ 、 $\phi/4$ 、 ϕ の4種類からクロックソースを選択できます。

クロックソースと、ビットトレートレジスタの設定値、およびボーレートの関係については、「(8) ビットトレートレジスタ (BRR)」を参照してください。

ビット1	ビット0	説明
CKS1	CKS0	
0	0	ϕ クロック (初期値)
	1	$\phi/4$ クロック
1	0	$\phi/16$ クロック
	1	$\phi/64$ クロック

(6) シリアルコントロールレジスタ3 (SCR3)

ビット：	7	6	5	4	3	2	1	0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
初期値：	0	0	0	0	0	0	0	0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

SCR3は、送信／受信動作、調歩同期式モードでのクロック出力、割り込み要求の許可または禁止、および送信／受信クロックソースの選択を行う8ビットのレジスタです。

SCR3は、常にCPUによるリードとライトが可能です。

SCR3は、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード時にH'00にイニシャライズされます。

ビット7：トランスマットインターフェース (TIE)

TDRからTSRへ送信データが転送され、SSRのTDR.Eが1にセットされたとき、送信データエンプティ割り込み要求 (TXI) の許可または禁止を選択するビットです。

TXIは、TDR.Eを0にクリアするか、またはTIEを0にクリアすることで解除できます。

ビット7	説明
TIE	
0	送信データエンプティ割り込み要求 (TXI) の禁止 (初期値)
1	送信データエンプティ割り込み要求 (TXI) の許可

ビット6：レシーブインタラプトイネーブル（R I E）

受信データがR S RからR D Rへ転送され、S S RのR D R Fが1にセットされたとき、受信データフル割り込み要求（R X I）、および受信エラー割り込み要求（E R I）を許可または禁止するビットです。なお、受信エラーにはオーバランエラー、フレーミングエラー、パリティエラーの3種類があります。

R X IおよびE R Iは、R D R Fまたは、F E R、P E R、O E Rのエラーフラグを0にクリアするか、R I Eを0にクリアすることで解除できます。

ビット6	説明
R I E	
0	受信データフル割り込み要求（R X I）、および受信エラー割り込み要求（E R I）を禁止 (初期値)
1	受信データフル割り込み要求（R X I）、および受信エラー割り込み要求（E R I）を許可

ビット5：トランスマッティネーブル（T E）

送信動作の開始を許可または禁止します。

ビット5	説明
T E	
0	送信動作を禁止 ^{*1} （T X D端子は入出力ポート） (初期値)
1	送信動作を許可 ^{*2} （T X D端子はトランスマッティデータ端子）

【注】^{*1} S S RのT D R Eは1に固定されます。

^{*2} この状態で、T D Rに送信データをライトするとS S RのT D R Eが0にクリアされシリアルデータ送信を開始します。なお、T Eを1にセットする前に必ずS M Rの設定を行い、送信フォーマットを決定してください。

ビット4：レシーブイネーブル（R E）

受信動作の開始を許可または禁止します。

ビット4	説明
R E	
0	受信動作を禁止 ^{*1} （R X D端子は入出力ポート） (初期値)
1	受信動作を許可 ^{*2} （R X D端子はレシーブデータ端子）

【注】^{*1} R Eを0にクリアしてもS S RのR D R F、F E R、P E R、O E Rの各フラグは影響を受けず、状態を保持しますので注意してください。

^{*2} この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力を、それぞれ検出するとシリアルデータ受信を開始します。なお、R Eを1にセットする前に必ずS M Rの設定を行い、受信フォーマットを決定してください。

ビット3：マルチプロセッサ割り込み要求（M P I E）

マルチプロセッサ割り込み要求を許可または禁止します。M P I Eの設定は、調歩同期式モードで、かつS M RのM Pが1に設定されている受信時にのみ有効です。C O Mが1のときやM Pが0のときにはM P I Eは無効です。

ビット3 M P I E	説明	
0	マルチプロセッサ割り込み要求を禁止（通常の受信動作） 〔クリア条件〕 マルチプロセッサビットが1のデータを受信したとき	（初期値）
1	マルチプロセッサ割り込み要求を許可*	

【注】* R S RからR D Rへの受信データの転送、および受信エラーの検出とS S RのR D R F、F E R、O E Rの各ステータスフラグのセットは行いません。マルチプロセッサビットが1のデータを受け取るまで、R X I、E R I、およびS S RのR D R F、F E R、O E Rの各フラグのセットを禁止します。マルチプロセッサビットが1の受信キャラクタを受け取ると、S S RのM P B Rを1にセットし、M P I Eを自動的に0にクリアし、R X I、E R Iの発生（S C RのT I E、R I Eが1にセットされている場合）とR D R F、F E R、O E Rのセットが許可されます。

ビット2：トランスマットエンドインターブル（T E I E）

M S Bデータ送出時に有効な送信データがT D Rにないとき、送信終了割り込み要求（T E I）を許可または禁止します。

ビット2 T E I E	説明	
0	送信終了割り込み要求（T E I）を禁止	（初期値）
1	送信終了割り込み要求（T E I）を許可*	

【注】* T E Iは、S S RのT D R Eを0にクリアしてT E N Dを0にクリアするか、T E I Eを0にクリアすることで解除できます。

ビット1、0：クロックイネーブル1、0（C K E 1、C K E 0）

クロックソースの選択、およびS C K₁端子からのクロックの出力を許可または禁止するビットです。C K E 1とC K E 0の組み合わせによってS C K₁端子を入出力ポートにするか、クロック出力端子にするか、またはクロック入力端子にするかが決まります。

ただし、C K E 0の設定は調歩同期式モードで内部クロック動作時（C K E 1 = 0）のみ有効です。クロック同期式モードのとき、および外部クロック動作（C K E 1 = 1）の場合はC K E 0に0を設定してください。

また、CKE1、CKE0を設定した後にSMRで動作モードを決定してください。

クロックソースの選択についての詳細は「10.2.3 動作概要」の表10.2.9を参照してください。

ビット1	ビット0	説明		
CKE1	CKE0	コミュニケーションモード	クロックソース	SCK ₃ 端子機能
0	0	調歩同期式	内部クロック	入出力ポート ^{*1}
		クロック同期式	内部クロック	同期クロック出力 ^{*1}
	1	調歩同期式	内部クロック	クロック出力 ^{*2}
		クロック同期式	リザーブ	
1	0	調歩同期式	外部クロック	クロック入力 ^{*3}
		クロック同期式	外部クロック	同期クロック入力
	1	調歩同期式	リザーブ	
		クロック同期式	リザーブ	

【注】^{*1} 初期値

^{*2} ビットレートと同じ周波数のクロックを出力します。

^{*3} ビットレートの16倍の周波数のクロックを入力してください。

(7) シリアルステータスレジスタ (SSR)

ビット:	7	6	5	4	3	2	1	0
	TDRE	RDRF	OER	FER	PER	TEND	MPBR	MPBT
初期値:	1	0	0	0	0	1	0	0
R/W:	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R	R	R/W

【注】* フラグをクリアするための0ライトのみ可能です。

SSRは、SCI3の動作状態を示すステータスフラグと、マルチプロセッサビットを内蔵した8ビットのレジスタです。

SSRは常に、CPUからリードまたはライトできます。ただし、TDRE、RDRF、OER、PER、FERへ1をライトすることはできません。また、これらに0をライトしてクリアするためには、あらかじめ1をリードしておく必要があります。

また、TEND、およびMPBRはリード専用であり、ライトすることはできません。

SSRは、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード時にH'84にイニシャライズされます。

ビット7：トランスマットデータレジスタエンプティ（TDR E）

TDRからTSRに送信データの転送が行われたことを示します。

ビット7 TDR E	説明
0	TDRにライトされた送信データがTSRに転送されていない [クリア条件] (1) TDR E = 1 の状態をリードした後、0をライトしたとき (2) 命令でTDRへデータをライトしたとき
1	TDRに送信データがライトされていない、またはTDRにライトされた送信データがTSRに転送された [セット条件] (1) SCR3のTEが0のとき (2) TDRからTSRにデータ転送が行われたとき (初期値)

ビット6：レシーブデータレジスタフル（RDR F）

受信したデータがRDRに格納されていることを示します。

ビット6 RDR F	説明
0	RDRに受信データが格納されていない (初期値) [クリア条件] (1) RDR F = 1 の状態をリードした後、0をライトしたとき (2) 命令でRDRのデータをリードしたとき
1	RDRに受信データが格納されている [セット条件] 受信が正常終了し、RSRからRDRへ受信データが転送されたとき

【注】 受信時にエラーを検出したときおよびSCR3のREを0にクリアしたときには、RDRおよびRDR Fは影響を受けず以前の状態を保持します。RDR Fが1にセットされたままデータの受信を完了するとオーバランエラー（OER）を発生し、受信データが失われますので注意してください。

ビット5：オーバランエラー（O E R）

受信時にオーバランエラーが発生したことを示します。

ビット5 O E R	説明
0	受信中、または受信を完了した [*] 〔クリア条件〕 O E R = 1 の状態をリードした後、0 をライトしたとき
1	受信時にオーバランエラーが発生した ^{**} 〔セット条件〕 R D R F が 1 の状態で受信を完了したとき

【注】^{*} S C R 3 の R E を 0 にクリアしたときには、O E R は影響を受けず以前の状態を保持します。

^{**} R D R では、オーバランエラーが発生する前の受信データが保持され、後から受信したデータが失われます。なお、O E R が 1 にセットされた状態で、以降の受信を続けることはできません。クロック同期式モードでは送信も続けることができません。

ビット4：フレーミングエラー（F E R）

調歩同期式モードで受信時にフレーミングエラーが発生したことを示します。

ビット4 F E R	説明
0	受信中、または受信を完了した [*] 〔クリア条件〕 F E R = 1 の状態をリードした後、0 をライトしたとき
1	受信時にフレーミングエラーが発生した 〔セット条件〕 受信終了時に受信データの最後尾のストップビットが 0 であったとき ^{**}

【注】^{*} S C R 3 の R E を 0 にクリアしたときには、F E R は影響を受けず以前の状態を保持します。

^{**} 2ストップビットモード時は、1ビット目のストップビットが 1 であるかどうかのみを判定し、2ビット目のストップビットはチェックをしませんので注意してください。なお、フレーミングエラーが発生したときの受信データは R D R に転送されますが、R D R F はセットされません。さらに、F E R が 1 にセットされた状態においては、以降の受信を続けることはできません。また、クロック同期式モードでは、F E R が 1 にセットされていると送信および受信はできません。

ビット3：パリティエラー（P E R）

調歩同期式モードで、パリティを付加した受信時にパリティエラーが発生したことを示します。

ビット3 P E R	説明
0	受信中または受信を完了した ¹ 〔クリア条件〕 P E R = 1 の状態をリードした後、0 をライトしたとき
1	受信時にパリティエラーが発生した ² 〔セット条件〕 受信時に受信データとパリティビットをあわせた1の数がS M RのP Mで設定したパリティと一致しなかったとき

【注】¹ S C R 3 のR Eを0にクリアしたときには、P E Rは影響を受けず以前の状態を保持します。

² パリティエラーが発生したときの受信データはR D Rに転送されますが、R D R Fはセットされません。なお、P E Rが1にセットされた状態では、以降の受信を続けることはできません。また、クロック同期式モードでは、P E Rが1にセットされないと送信および受信はできません。

ビット2：トランスマットエンド（T E N D）

送信キャラクタの最後尾ビットを送信時に、T D R Eが1にセットされていたことを示します。T E N Dは、リード専用ですのでライトすることはできません。

ビット2 T E N D	説明
0	送信中 〔クリア条件〕 (1) T D R E = 1 の状態をリードした後、T D R E に0をライトしたとき (2) 命令でT D Rにデータをライトしたとき
1	送信を終了 〔セット条件〕 (1) S C R 3 のT Eが0のとき (2) 送信キャラクタの最後尾ビットの送信時に、T D R Eが1であったとき

ビット1：マルチプロセッサビットトレシーブ（M P B R）

調歩同期式モードで受信をマルチプロセッサフォーマットで行うときに、受信キャラクタ中のマルチプロセッサビットを格納します。

リード専用ですのでライトすることはできません。

ビット1	説明
M P B R	
0	マルチプロセッサビットが0のデータを受信した*
1	マルチプロセッサビットが1のデータを受信した

【注】* マルチプロセッサフォーマットでS C R 3のR Eを0にクリアしたときには、M P B Rは影響を受けず、以前の状態を保持します。

ビット0：マルチプロセッサビットトランスマスク（M P B T）

調歩同期式モードで送信をマルチプロセッサフォーマットで行うときに、送信データに付加するマルチプロセッサビットを格納します。クロック同期式モードを選択しているときやマルチプロセッサ通信機能を禁止しているとき、あるいは送信以外のときにはM P B Tは無効です。

ビット0	説明
M P B T	
0	マルチプロセッサビット0を送信
1	マルチプロセッサビット1を送信

(8) ビットレートレジスタ（B R R）

ビット	7	6	5	4	3	2	1	0
	BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRR0
初期値	1	1	1	1	1	1	1	1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

B R Rは、S M RのC K S 1、C K S 0で選択されるボーレートジェネレータの動作クロックとあわせて、送信と受信のビットレートを設定する8ビットのレジスタです。

B R Rは、常にC P Uによるリードとライトが可能です。

B R Rは、リセット、スタンバイモード、ウォッチモード、サブアクティブモード、またはサブスリープモード時にH'FFにイニシャライズされます。

調歩同期式モードのBRRの設定例を表10.2.3に示します。表10.2.3はアクティブ（高速）モードでの値を示しています。

表10.2.3 ビットレートに対するBRRの設定例 [調歩同期式モード] (1)

OSC (MHz) R ビットレート (bit/s)	2			2.4576			4			4.194304		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	70	+0.03	1	86	+0.31	1	141	+0.03	1	148	-0.04
150	0	207	+0.16	0	255	0	1	103	+0.16	1	108	+0.21
300	0	103	+0.16	0	127	0	0	207	+0.16	0	217	+0.21
600	0	51	+0.16	0	63	0	0	103	+0.16	0	108	+0.21
1200	0	25	+0.16	0	31	0	0	51	+0.16	0	54	-0.70
2400	0	12	+0.16	0	15	0	0	25	+0.16	0	26	+1.14
4800	-	-	-	0	7	0	0	12	+0.16	0	13	-2.48
9600	-	-	-	0	3	0	-	-	-	0	6	-2.48
19200	-	-	-	0	1	0	-	-	-	-	-	-
31250	0	0	0	-	-	-	0	1	0	-	-	-
38400	-	-	-	0	0	0	-	-	-	-	-	-

表10.2.3 ビットレートに対するBRRの設定例 [調歩同期式モード] (2)

OSC (MHz) R ビットレート (bit/s)	4.9152			6			7.3728			8		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	174	-0.26	1	212	+0.03	2	64	+0.70	2	70	+0.03
150	1	127	0	1	155	+0.16	1	191	0	1	207	+0.16
300	0	255	0	1	77	+0.16	1	95	0	1	103	+0.16
600	0	127	0	0	155	+0.16	0	191	0	0	207	+0.16
1200	0	63	0	0	77	+0.16	0	95	0	0	103	+0.16
2400	0	31	0	0	38	+0.16	0	47	0	0	51	+0.16
4800	0	15	0	0	19	-2.34	0	23	0	0	25	+0.16
9600	0	7	0	0	9	-2.34	0	11	0	0	12	+0.16
19200	0	3	0	0	4	-2.34	0	5	0	-	-	-
31250	-	-	-	0	2	0	-	-	-	0	3	0
38400	0	1	0	-	-	-	0	2	0	-	-	-

表10.2.3 ビットレートに対するBRRの設定例 [調歩同期式モード] (3)

R ビットレート (bit/s)	9.8304			10		
	n	N	誤差 (%)	n	N	誤差 (%)
110	2	86	+ 0.31	2	88	- 0.25
150	1	255	0	2	64	+ 0.16
300	1	127	0	1	129	+ 0.16
600	0	255	0	1	64	+ 0.16
1200	0	127	0	0	129	+ 0.16
2400	0	63	0	0	64	+ 0.16
4800	0	31	0	0	32	- 1.36
9600	0	15	0	0	15	+ 1.73
19200	0	7	0	0	7	+ 1.73
31250	0	4	- 1.70	0	4	0
38400	0	3	0	0	3	+ 1.73

【注】1. 誤差は、1%以内となるように設定してください。

2. BRRの設定値は以下の計算式で求められます。

$$N = \frac{OSC}{64 \times 2^{2n} \times B} \times 10^6 - 1$$

B : ビットレート (bit/s)

N : ボーレートジェネレータのBRRの設定値 ($0 \leq N \leq 255$)

OSC : ϕ_{osc} の値 (MHz)

n : ボーレートジェネレータの入力クロックのNo ($n = 0, 1, 2, 3$)

(nとクロックの関係は表10.2.4を参照)

表10.2.4 nとクロックの関係

n	クロック	SMRの設定値	
		C K S 1	C K S 0
0	ϕ	0	0
1	$\phi/4$	0	1
2	$\phi/16$	1	0
3	$\phi/64$	1	1

3. 表10.2.3の誤差は以下の計算式で求めた値を小数点第3位を四捨五入して表示しています。

$$\text{誤差(%)} = \frac{B(n, N, OSC) \text{から求めたビットレート} - R(\text{表10.2.3の左欄のビットレート})}{R(\text{表10.2.3の左欄のビットレート})} \times 100$$

調歩同期式モードの各周波数における最大ビットレートを表10.2.5に示します。
表10.2.5はアクティブ（高速）モードでの値を示しています。

表10.2.5 各周波数における最大ビットレート〔調歩同期式モード〕

OSC(MHz)	最大ビットレート (bit/s)	設定値	
		n	N
2	31250	0	0
2.4576	38400	0	0
4	62500	0	0
4.194304	65536	0	0
4.9152	76800	0	0
6	93750	0	0
7.3728	115200	0	0
8	125000	0	0
9.8304	153600	0	0
10	156250	0	0

クロック同期式モードのBRRの設定例を表10.2.6に示します。表10.2.6はアクティブ（高速）モードでの値を示しています。

表10.2.6 ビットレートに対するBRRの設定例（クロック同期式モード）

B OSC (MHz)	2		4		8		10	
	n	N	n	N	n	N	n	N
110	—	—	—	—	—	—	—	—
250	1	249	2	124	2	249	—	—
500	1	124	1	249	2	124	—	—
1k	0	249	1	124	1	249	—	—
2.5k	0	99	0	199	1	99	1	124
5k	0	49	0	99	0	199	0	249
10k	0	24	0	49	0	99	0	124
25k	0	9	0	19	0	39	0	49
50k	0	4	0	9	0	19	0	24
100k	—	—	0	4	0	9	—	—
250k	0	0*	0	1	0	3	0	4
500k			0	0*	0	1	—	—
1M					0	0*	—	—
2.5M								

〈記号説明〉

空欄：設定不可能です。

—：設定は可能ですが、誤差が出ます。

*：連続送信／受信はできません。

【注】 BRRの設定値は以下の計算式で求められます。

$$N = \frac{OSC}{8 \times 2^{2n} \times B} \times 10^8 - 1$$

B : ビットレート (bit/s)

N : ポーレートジェネレータのBRRの設定値 ($0 \leq N \leq 255$)

OSC : ϕ_{osc} の値 (MHz)

n : ポーレートジェネレータの入力クロックのNo. ($n = 0, 1, 2, 3$)

(nとクロックの関係は表10.2.7を参照)

表10.2.7 nとクロックの関係

n	クロック	SMRの設定値	
		C K S 1	C K S 0
0	ϕ	0	0
1	$\phi / 4$	0	1
2	$\phi / 16$	1	0
3	$\phi / 64$	1	1

10.2.3 動作概要

S C I 3 は、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの2方式でシリアル通信ができます。

調歩同期式モードとクロック同期式モードの選択、および通信フォーマットの選択は、S M R で行います。これを表10.2.8に示します。

また、S C I 3 のクロックソースは、S M R のC O M、およびS C R 3 のC K E 1、C K E 0 の組み合わせできます。これを表10.2.9に示します。

(1) 調歩同期式モード

- ・データ長：7ビットまたは8ビットから選択可能
- ・parityの付加、マルチプロセッサビットの付加、および1ビットまたは2ビットのストップビットの付加を選択可能（これらの組み合わせで送信または受信フォーマット、およびキャラクタ長を決定）
- ・受信時にフレーミングエラー（F E R）、parityエラー（P E R）、オーバランエラー（O E R）およびブレークの検出が可能
- ・クロックソース：内部クロックまたは外部クロックから選択可能
内部クロックを選択した場合：ボーレートジェネレータのクロックで動作し、ビットレートと同じ周波数のクロックを出力可能
外部クロックを選択した場合：ビットレートの16倍の周波数のクロック入力が必要
(内蔵ボーレートジェネレータを使用しない)

(2) クロック同期式モード

- ・送信または受信フォーマット：8ビットデータ固定
- ・受信時にオーバランエラー（O E R）の検出が可能
- ・クロックソース：内部クロックまたは外部クロックから選択可能
内部クロックを選択した場合：ボーレートジェネレータのクロックで動作し、同期クロックを出力
外部クロックを選択した場合：内蔵ボーレートジェネレータを使用せず、入力された同期クロックで動作

表10.2.8 SMRの設定値と送信／受信フォーマット

SMR					モード	送信／受信フォーマット				
ビット7	ビット6	ビット2	ビット5	ビット3		データ長	マルチプロセッサビット	パリティビット	ストップビット長	
COM	CHR	MP	PE	STOP						
0	0	0	0	0	調歩同期式モード	8ビットデータ	なし	なし	1ビット	
			1	1					2ビット	
			0	0					1ビット	
			1	1					2ビット	
			0	0		7ビットデータ	なし		1ビット	
			1	1					2ビット	
	1	1	*	0		8ビットデータ	あり	なし	1ビット	
			*	1					2ビット	
			*	0		7ビットデータ			1ビット	
			*	1					2ビット	
1	*	0	*	*	クロック同期式モード	8ビットデータ	なし	なし	なし	

* Don't care

表10.2.9 SMR、SCR3の設定とクロックソースの選択

SMR	SCR3		モード	送信／受信クロック				
	ビット7	ビット1		クロックソース	SCK ₃ 端子の機能			
COM	CKE1	CKE0						
0	0	0	調歩同期式モード	内 部	入出力ポート (SCK ₃ 端子を使用しません)			
					ビットレートと同じ周波数のクロックを出力			
				外 部	ビットレートの16倍の周波数のクロックを入力			
	1	0		クロック同期式	内 部	同期クロックを出力		
				モ ー ド	外 部	同期クロックを入力		
0	1			リザーブ (本組み合わせは指定しないでください。)				
1	0							
1	1							

(3) 割り込みと連続送信または受信

S C I 3 は、R X I を使用した連続受信、またT X I を使用した連続送信が可能です。

表10.2.10にこれらの割り込みについて示します。

表10.2.10 送信または受信割り込み

割り込み	フラグ	割り込み発生の条件	備 考
R X I	R D R F R I E	シリアル受信が正常に行われ、R S R からR D R に受信データが転送されるとR D R F が1となり、このときR I E が1ならばR X I が許可され割り込みが発生します。 (図10.2.2(a)参照)	R X I の割り込み処理ルーチンでは、R D R に転送された受信データを読み出し、R D R F を0にクリアします。上記の操作を次回のR S R の受信完了までに行うことで連続受信が可能です。
T X I	T D R E T I E	T S R の空(前回の送信完了)を検出して、T D R にセットされた送信データがT S R に転送されるとT D R E は1にセットされます。このときT I E が1ならばT X I が許可され割り込みが発生します。 (図10.2.2(b)参照)	T X I の割り込み処理ルーチンでは、次回の送信データをT D R に書き込み、T D R E を0にクリアします。上記の操作をT S R に転送したデータが送信終了するまでに行うことで連続送信が可能です。
T E I	T E N D T E I E	T S R の送信キャラクタの最後尾ビットを送信したとき、T D R E が1ならばT E N D は1にセットされます。このときT E I E が1ならばT E I が許可され割り込みが発生します。 (図10.2.2(c)参照)	T E I は、T S R の送信キャラクタの最後尾ビットを送信したとき、T D R に次回の送信データが書き込まれていないことを示します。




図10.2.2(a) RDRFのセットとRXI割り込み




図10.2.2(b) TDREのセットとTXI割り込み




図10.2.2(c) TENDのセットとTEI割り込み

10.2.4 調歩同期式モード時の動作説明

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するストップビットとをデータに付加したキャラクタを送信または受信し、1キャラクタ単位で同期を取りながらシリアル通信を行うモードです。

S C I 3 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信中または受信中にデータのリードおよびライトができ、連続送信または連続受信が可能です。

(1) 送信または受信フォーマット

調歩同期式通信の通信データの一般的なフォーマットを図10.2.3に示します。




図10.2.3 調歩同期式通信のデータフォーマット

調歩同期式通信では、通信回線は通常マーク状態 (Highレベル) に保たれています。S C I 3 は通信回線を監視し、スペース (Lowレベル) になったところをスタートビットとみなしてシリアルデータ通信を開始します。

通信データの1キャラクタは、スタートビット (Lowレベル) から始まり、送信または受信データ (L S B ファースト：最下位ビットから) 、パリティビット (HighまたはLowレベル) 、最後にストップビット (Highレベル) の順で構成されます。

調歩同期式モードでは、受信時にスタートビットの立ち下がりエッジで同期化を行います。また、データを1ビット期間の16倍の周波数のクロックの8番目でサンプリングしますので、各ビットの中央で通信データを取り込みます。

調歩同期式モードで設定できる送信または受信フォーマットを、表10.2.11に示します。

送信または受信フォーマットは12種類あり、S M Rの設定により選択できます。

表10.2.11 通信フォーマット（調歩同期式モード）

S M R				シリアル通信フォーマットとフレーム長												
CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12	
0	0	0	0	S	8ビットデータ								STOP			
			1	S	8ビットデータ							STOP	STOP			
	1		0	S	8ビットデータ					P	STOP					
			1	S	8ビットデータ				P	STOP	STOP					
1	0	0	0	S	7ビットデータ						STOP					
			1	S	7ビットデータ					STOP	STOP					
	1		0	S	7ビットデータ				P	STOP						
			1	S	7ビットデータ			P	STOP	STOP						
0	*	1	0	S	8ビットデータ				MPB	STOP						
	*		1	S	8ビットデータ			MPB	STOP	STOP						
	*		0	S	7ビットデータ			MPB	STOP							
	*		1	S	7ビットデータ			MPB	STOP	STOP						

* Don't care

〈記号説明〉

S : スタートビット

STOP : ストップビット

P : パリティビット

MPB : マルチプロセッサビット

(2) クロック

S C I 3 の送受信クロックは、S M R のC O M とS C R 3 のC K E 1 、C K E 0 の設定により、内蔵ボーレートジェネレータの生成した内部クロックまたは、S C K 端子から入力された外部クロックの2種類から設定できます。クロックソースの選択については表10.2.9を参照してください。

外部クロックをS C K 端子に入力する場合には、使用するビットレートの16倍の周波数のクロックを入力してください。

内部クロックで動作させるとき、S C K 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図10.2.4に示すように送信または受信データの各ビットの中央でクロックが立ち上がります。




図10.2.4 出力クロックと通信データの位相関係（調歩同期式モード）

（8ビットデータ／パリティあり／2ストップビットの例）

(3) データの送信または受信動作


(a) S C I 3 のイニシャライズ

データの送信または受信前には、まずS C R 3 のT E およびR E を0にクリアした後、以下の手順にしたがってイニシャライズしてください。

【注】 動作モードの変更、通信フォーマットの変更などの場合には、かならずT E およびR E を0にクリアしてから変更してください。T E を0にクリアすると、T D R E は1にセットされます。R E を0にクリアしても、R D R F 、P E R 、F E R 、O E R の各フラグ、およびR D R の内容は保持されますので注意してください。

調歩同期式モードで外部クロックを使用している場合には、イニシャライズを含めた動作中にクロックを止めないでください。クロック同期式モードで外部クロックを使用している場合には、イニシャライズ中にクロックを供給しないでください。

図10.2.5にS C I 3をイニシャライズするときのフローチャートの例を示します。




- ① S C R 3 にクロックの選択を設定してください。
なお、その他のビットは必ず 0 を設定してください。調歩同期式モードでクロック出力を選択した場合には、C K E 1、C K E 0 の設定後、ただちにクロックが出力されます。クロック同期式モードの受信でクロック出力を選択した場合には、C K E 1、C K E 0 を設定しR E を 1 にセットするとただちにクロックが出力されます。
- ② S M R に送信または受信フォーマットを設定します。
- ③ B R R に通信レートに対応する値をライトします。
ただし、外部クロックを使用する場合にはこの作業は必要ありません。
- ④ 少なくとも 1 ビット期間待ってから、S C R 3 の T I E 、 R I E 、 M P I E 、 T E I E を設定し、T E または R E を 1 にセットします。T E 、 R E の設定で T X D 、 R X D 端子が使用可能となります。調歩同期式モードでは送信時には“マーク状態”となり、受信時にはスタートビット待ちのアイドル状態になります。

図10.2.5 S C I 3をイニシャライズするときのフローチャートの例

(b) データ送信

図10.2.6にデータ送信のフローチャートの例を示します。

データ送信はSCI3のイニシャライズ後、以下の手順にしたがって行ってください。



① SSRをリードして、TDREが1であることを確認した後、TDRに送信データをライトします。TDRにデータをライトするとTDREは自動的に0にクリアされます。

②データ送信を継続するときには、必ずTDREの1をリードして書き込み可能であることを確認した後にTDRにデータをライトしてください。TDRにデータをライトするとTDREは自動的に0にクリアされます。

③データ送信の終了時にブレークを出力するときは、ポートをPCR = 1、PDR = 0に設定した後にSCR3のTEを0にクリアします。

図10.2.6 データ送信のフローチャートの例（調歩同期式モード）

SCI 3はデータ送信時に以下のように動作します。

SCI 3は、SSRのTDREを監視し、0であるとTDRにデータが書き込まれたと認識し、TDRからTSRにデータを転送します。その後、TDREを1にセットして送信を開始します。このとき、SCR3のTIEが1にセットされているとTXIを発生します。

シリアルデータは、表10.2.11に示す通信フォーマットに従いTXD端子から送信されます。

その後、ストップビットを送り出すタイミングでTDREをチェックします。

TDREが0であるとTDRからTSRにデータを転送し、ストップビット送出後、次のフレームの送信を開始します。TDREが1であるとSSRのTENDに1をセットし、ストップビット送出後、1を出力する“マーク状態”になります。このときSCR3のTEIEが1にセットされているとTEIを発生します。

図10.2.7に調歩同期式モードの送信時の動作例を示します。





図10.2.7 調歩同期式モードの送信時の動作例

(8ビットデータ／parityあり／1ストップビットの例)

(c) データ受信

図10.2.8にデータ受信のフローチャートの例を示します。

データ受信はSCI3のイニシャライズ後、以下の手順にしたがって行ってください。



① SSRのOER、PER、FERをリードしてエラーを判定します。受信エラーが発生していた場合には、受信エラー処理を実行します。

② SSRをリードして、RDFが1であることを確認します。RDFが1であればRDRの受信データをリードします。
なお、RDRのデータをリードするとRDFは自動的に0にクリアされます。

③データ受信を継続するときには、現在のフレームのストップビットを受信する前に、RDFのリード、PDRのリードを終了しておいてください。
RDRのデータをリードするとRDFは自動的に0にクリアされます。

④受信エラーが発生したときには、SSRのOER、PER、FERをリードしてエラーを判定し、所定のエラー処理を行った後、必ず、OER、PER、FERをすべて0にクリアしてください。
OER、PER、FERのどれかが1にセットされた状態では受信を再開できません。また、フレーミングエラー時にRXD端子の値をリードすることでブレークの検出ができます。

図10.2.8 データ受信のフローチャートの例（調歩同期式モード）

S C I 3 は受信時に以下のように動作します。

S C I 3 は通信回線を監視し、スタートビットの 0 を検出すると内部を同期化し受信を開始します。受信は表10.2.11に示す通信フォーマットに従い、まず受信したデータを R S R の L S B から M S B の順にセットし、次に、パリティビットおよびストップビットを受信します。受信後、S C I 3 は以下のチェックを行います。

・パリティチェック：

受信データの 1 の数をチェックし、これが S M R の P M で設定した偶数または奇数パリティになっているかをチェックします。

・ストップビットチェック：

ストップビットが 1 であるかをチェックします。ただし、2 ストップビットの場合、1 ビット目のストップビットのみをチェックします。

・ステータスチェック：

R D R F が 0 であり、受信データを R S R から R D R に転送できる状態であるかをチェックします。

以上のチェックの結果受信エラーがなかったとき R D R F が 1 にセットされ、R D R に受信データが格納されます。このとき S C R 3 の R I E が 1 にセットされていると R X I を発生します。一方、エラーチェックで受信エラーを検出すると、各エラーに対応して、O E R 、 P E R 、 F E R が 1 にセットされます。また R D R F はデータを受信する前の状態を保ちます。このとき、S C R 3 の R I E が 1 にセットされていると E R I を発生します。

表10.2.12に受信エラーの検出条件と受信データの処理を示します。

【注】 受信エラーがセットされた状態では、以後の受信動作ができません。したがって、受信を継続する前に必ず O E R 、 F E R 、 P E R 、および R D R F を 0 にクリアしてください。

表10.2.12 受信エラーの検出条件と受信データの処理

受信エラー	略称	検出条件	受信データの処理
オーバランエラー	O E R	S S R の R D R F が 1 にセットされたまま次のデータ受信を完了したとき	R S R から R D R に受信データは転送されません。
フレーミングエラー	F E R	ストップビットが 0 のとき	R S R から R D R に受信データが転送されます。
パリティエラー	P E R	S M R で設定した偶数または奇数パリティの設定と受信したデータが異なるとき	R S R から R D R に受信データが転送されます。

調歩同期式モードの受信時の動作例を図10.2.9に示します。




図10.2.9 調歩同期式モードの受信時の動作例

(8ビットデータ／パリティあり／1ストップビットの例)

10.2.5 クロック同期式モード時の動作説明


クロック同期式モードは、クロックパルスに同期してデータを送信または受信するモードです。クロック同期式モードは、高速シリアル通信に適しています。

SCI 3 内部では、送信部と受信部は独立していますので、クロックを共有することで全二重通信を行うことができます。

送信部または受信部は共にダブルバッファ構造になっていますので、送信中にデータのライトができる、連続送信が可能です。また、受信中にデータのリードができる連続受信が可能です。

(1) 送信または受信フォーマット

クロック同期式通信の通信データの一般的なフォーマットを図10.2.10に示します。



【注】* 連続送信または受信のとき以外はHighレベル

図10.2.10 クロック同期式通信のデータフォーマット

クロック同期式通信では、通信回線のデータは同期クロックの立ち下がりから次の立ち下がりまで出力されます。また、同期クロックの立ち上がりエッジでデータの確定が保証されます。

通信データの1キャラクタは、LSBから始まり最後にMSBの順で構成されます。MSB出力後の通信回線はMSBの状態を保ちます。

クロック同期式モードでは、SCI 3は、受信時に同期クロックの立ち上がりに同期してデータを取り込みます。

送信または受信フォーマットは8ビットデータ固定です。パリティビットやマルチプロセッサビットの付加はできません。

(2) クロック

SMRのCOMとSCR3のCKE1、CKE0の設定により、内蔵ボーレートジェネレータの生成した内部クロック、またはSCK₃端子から入力された外部同期クロックの2種類から選択できます。クロックソースの選択については表10.2.9を参照してください。

内部クロックで動作させるとき、SCK₃端子からは同期クロックが出力されます。同期クロックは1キャラクタの送信または受信で8パルス出力され、送信および受信を行わないときにはHighレベルに固定されます。

(3) データの送信または受信動作


(a) SCI3のイニシャライズ

データの送信または受信前には、「10.2.4(3) (a) SCI3のイニシャライズ」の説明および、図10.2.5の例にしたがってSCI3をイニシャライズしてください。

(b) データ送信

図10.2.11にデータ送信のフローチャートの例を示します。

データ送信はSCI3のイニシャライズ後、以下の手順にしたがって行ってください。



① SSRをリードして、TDREが1であることを確認した後、TDRに送信データをライトします。

TDRにデータをライトするとTDREは自動的に0にクリアされ、データの送信が開始されます。また、クロック出力を選択している場合には、TDRにデータをライトするとクロックが出力され、データの送信が開始されます。

②データ送信を継続するときには、必ずTDREの1をリードして書き込み可能であることを確認した後にTDRにデータをライトしてください。TDRにデータをライトするとTDREは自動的に0にクリアされます。

図10.2.11 データ送信のフローチャートの例（クロック同期式モード）

SCI 3はデータ送信時に以下のように動作します。

SCI 3は、SSRのTDRを監視し、0であるとTDRにデータが書き込まれたと認識し、TDRからTSRにデータを転送します。その後、TDRを1にセットして送信を開始します。このとき、SCR 3のTIEが1にセットされているとTXIを発生します。

クロック出力モードに設定したときには、SCI 3は同期クロックを8パルス出力します。外部クロックに設定したときには、入力クロックに同期してデータを出力します。

シリアルデータは、LSB(ビット0)からMSB(ビット7)の順にTXD端子から送信されます。

その後、MSB(ビット7)を送り出すタイミングでTDRをチェックします。

TDRが0であるとTDRからTSRにデータを転送し、次のフレームの送信を開始します。TDRが1であるとSSRのTENDに1をセットし、MSB(ビット7)送出後、状態を保持します。このときSCR 3のTEIEが1にセットされているとTEIを発生します。

送信終了後は、SCK₃端子はHighレベル固定になります。

【注】データ受信のステータスを示すエラーフラグ(OER、FER、PER)が1にセットされた状態では送信は行えませんので、送信の前には、エラーフラグ(OER、FER、PER)が0にクリアされていることを確認してください。

図10.2.12にクロック同期式モードの送信時の動作例を示します。





図10.2.12 クロック同期式モードの送信時の動作例

(c) データ受信

図10.2.13にデータ受信のフローチャートの例を示します。

データ受信はSCI3のイニシャライズ後、以下の手順にしたがって行ってください。



① SSRのOERをリードして、エラーを判定します。オーバランエラーが発生していた場合には、オーバランエラー処理を実行します。

② SSRをリードして、RDRFが1であることを確認します。RDRFが1であればRDRのデータをリードします。なお、RDRのデータをリードするとRDRFは自動的に0にクリアされます。

③ データ受信を継続するときには、現在のフレームのMSB(ビット7)を受信する前に、RDRFのリード、RDRのリードを終了しておいてください。

RDRのデータをリードするとRDRFは自動的に0にクリアされます。

④ オーバランエラーが発生したときには、SSRのOERをリードしてから、所定のエラー処理を行った後、OERを0にクリアしてください。OERが1にセットされた状態では受信を再開できません。

図10.2.13 データ受信フローチャートの例（ロック同期式モード）

S C I 3 は受信時に以下のように動作します。

S C I 3 は同期クロックの入力または出力に同期して内部を初期化し、受信を開始します。

次に、受信したデータをR S R の L S B からM S B の順にセットします。

受信後、S C I 3 は、R D R F が0であり、受信データをR S R からR D R に転送できる状態であるかをチェックします。

このチェックの結果オーバランエラーがなかったときR D R F が1にセットされ、R D R に受信データが格納されます。

このとき、S C R 3 のR I E が1にセットされているとR X I を発生します。一方、エラーチェックでオーバランエラーを検出するとO E R が1にセットされます。また、R D R F は1にセットされた状態を保ちます。このとき、S C R 3 のR I E が1にセットされているとE R I を発生します。

オーバランエラーの検出条件と受信データの処理については、表10.2.12を参照してください。

【注】 受信エラーがセットされた状態では、以後の受信動作ができません。したがって、受信を継続する前に必ずO E R 、F E R 、P E R 、およびR D R F を0にクリアしてください。

図10.2.14にクロック同期式モードの受信時の動作例を示します。





図10.2.14 クロック同期式モードの受信時の動作例

(d) データ送受信同時動作

図10.2.15にデータ送受信同時動作のフローチャートの例を示します。

データ送受信同時動作はSCI3のイニシャライズ後、以下の手順にしたがって行ってください。



① SSRをリードしてTDRが1であることを確認した後、TDRに送信データをライトします。TDRにデータをライトするとTDRは自動的に0にクリアされます。

② SSRをリードして、RDRFが1であることを確認した後、RDRの受信データをリードします。RDRのデータをリードするとRDRFは自動的に0にクリアされます。

③ データ送受信を継続するときには、現在のフレームのMSB(ビット7)を受信する前に、RDRFのリード、RDRのリードを終了しておいてください。また、現在のフレームのMSB(ビット7)を送信する前にTDRの1をリードして書き込み可能であることを確認してTDRにデータをライトしておいてください。

TDRにデータをライトするとTDRは自動的に0にクリアされます。また、RDRのデータをリードするとRDRFは自動的に0にクリアされます。

④ オーバランエラーが発生したときには、SSRのOERをリードしてから、所定のエラー処理を行った後、OERを0にクリアしてください。

OERが1にセットされた状態では送信および受信を再開できません。

オーバランエラー処理については、図10.2.13を参照してください。

図10.2.15 データ送受信同時動作のフローチャートの例（クロック同期式モード）

【注】 1. 送信から同時送受信へ切り換えるときには、次の方法で行ってください。

SCI3が送信終了状態であること、TDRFおよびTENDが1にセットされていることを確認した後、TEを0にクリアしてからTEおよびREを1にセットしてください。

2. 受信から同時送受信へ切り換えるときには、次の方法で行ってください。

SCI3が受信完了状態であることを確認し、REを0にクリアしてからRDRFおよびエラーフラグ(OER、FER、PER)が0にクリアされていることを確認した後、TEおよびREを1にセットしてください。

10.2.6 マルチプロセッサ通信機能

マルチプロセッサ通信機能とは、調歩同期式モードでマルチプロセッサビットを付加したフォーマット（マルチプロセッサフォーマット）でシリアルデータ通信を行うことにより、複数のプロセッサ間で通信回線を共有してデータの送受信を行う機能です。

マルチプロセッサ通信を行うとき、受信局には各々固有のIDコードが割り付けられています。シリアル通信サイクルは、受信局を指定するID送信サイクルと指定された受信局へ通信データを送信するデータ送信サイクルの2つから構成されます。このID送信サイクルとデータ送信サイクルの区別は、マルチプロセッサビットで行います。マルチプロセッサビットが1のときID送信サイクル、0のときデータ送信サイクルとなります。

送信局は、まずシリアルデータ通信を行いたい受信局のIDコードに、マルチプロセッサビット1を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット0を付加した通信データを送信します。受信局は、マルチプロセッサビットが1の通信データを受信すると、自局のIDと比較し一致した場合は統いて送信される通信データを受信します。一致しなかった場合は再びマルチプロセッサビットが1の通信データが送信されるまで通信データを読みとばします。

このようにして複数のプロセッサ間のデータ送受信が行われます。

図10.2.16にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。




図10.2.16 マルチプロセッサフォーマットを使用したプロセッサ間通信の例
(受信局AへのデータH'AAの送信の例)


送信または受信フォーマットは4種類を選択できます。マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。詳細は表10.2.11を参照してください。

マルチプロセッサ通信を行うときのクロックについては、「10.2.4 調歩同期式モード時の動作説明」を参照してください。

(a) マルチプロセッサデータ送信

図10.2.17にマルチプロセッサデータ送信のフローチャートの例を示します。

マルチプロセッサデータ送信はSCI3をイニシャライズ後、以下の手順にしたがって行ってください。



① SSRをリードして、TDREが1であることを確認した後、SSRのMPBTを0または1に設定しTD.Rに送信データをライトします。TD.RにデータをライトするとTDREは自動的に0にクリアされます。

②データ送信を継続するときには、必ずTDREの1をリードして書き込み可能であることを確認した後にTD.Rにデータをライトしてください。TD.RにデータをライトするとTDREは自動的に0にクリアされます。

③データ送信の終了時にブレークを出力するときには、ポートをPCR = 1、PDR = 0に設定した後にSCR3のTEを0にクリアします。

図10.2.17 マルチプロセッサデータ送信のフローチャートの例

SCI 3はデータ送信時に以下のように動作します。

SCI 3は、SSRのTDRを監視し、0であるとTDRにデータが書き込まれたと認識し、TDRからTSRにデータを転送します。その後、TDRを1にセットして、送信を開始します。このとき、SCR 3のTIEが1にセットされているとTXIを発生します。

シリアルデータは、表10.2.11に示す通信フォーマットに従い、TXD端子から送信されます。

その後、ストップビットを送り出すタイミングでTDRをチェックします。

TDRが0であるとTDRからTSRにデータを転送し、ストップビット送出後、次のフレームの送信を開始します。TDRが1であるとSSRのTENDに1をセットし、ストップビット送出後、1を出力する“マーク状態”になります。このときSCR 3のTEIEが1にセットされているとTEIを発生します。

図10.2.18にマルチプロセッサフォーマットの送信時の動作例を示します。





図10.2.18 マルチプロセッサフォーマットの送信時の動作例

(8ビットデータ／マルチプロセッサビットあり／1ストップビットの例)

(b) マルチプロセッサデータ受信

図10.2.19にマルチプロセッサデータ受信のフローチャートの例を示します。

マルチプロセッサデータ受信はSCI3をイニシャライズ後、以下の手順にしたがって行ってください。



① SCR3のMPIEを1にセットします。

② SSRのOER、FERをリードしてエラーを判定します。受信エラーが発生していた場合には受信エラー処理を実行します。

③ SSRをリードして、RDRFが1であることを確認します。RDRFが1であればRDRのデータをリードし、自局のIDと比較します。自局のIDでないときには、再びMPIEを1にセットします。

なお、RDRのデータをリードするとRDRFは自動的に0にクリアされます。

④ SSRをリードして、RDRFが1であることを確認した後、RDRのデータをリードします。

⑤ 受信エラーが発生したときには、SSRのOER、FERをリードしてエラーを判定し、所定のエラー処を行った後、必ずOER、FERをすべて0にクリアしてください。

OER、FERのいずれかが1にセットされた状態では受信を再開できません。また、フレーミングエラー時にRXD端子の値をリードすることでブレークの検出ができます。






図10.2.19 マルチプロセッサデータ受信のフローチャートの例

図10.2.20にマルチプロセッサフォーマットの受信時の動作例を示します。



(a) 自局の ID と一致しないとき



(b) 自局の ID と一致したとき

図10.2.20 マルチプロセッサフォーマットの受信時の動作例

(8ビットデータ／マルチプロセッサビットあり／1ストップビットの例)

10.2.7 割り込み要因

S C I 3 の割り込み要因には、送信終了、送信データエンプティ、受信データフル、および 3 種類の受信エラー（オーバランエラー、フレーミングエラー、パリティエラー）の計 6 種類があり、共通のベクタアドレスが割り付けられています。

表10.2.13に各割り込み要求の内容を示します。

表10.2.13 S C I 3 割り込み要求の内容

割り込みの略称	割り込み要求の内容	ベクタアドレス
R X I	受信データフル (RDRF) による割り込み要求	H' 0024
T X I	送信データエンプティ (TDRE) による割り込み要求	
T E I	送信終了 (TEND) による割り込み要求	
E R I	受信エラー (OER、FER、PER) による割り込み要求	

各割り込み要求は、S C R 3 の T I E、R I E で許可または禁止できます。

S S R の T D R E が 1 にセットされると、T X I が発生します。S S R の T E N D が 1 にセットされると、T E I が発生します。この 2 つの割り込みは送信時に発生します。

S S R の T D R E は初期値が 1 になっています。したがって送信データを T D R へ転送する前に S C R 3 の T I E を 1 にセットして送信データエンプティ割り込み要求 (T X I) を許可すると、送信データが準備されていなくても T X I が発生します。

また、S S R の T E N D は初期値が 1 になっています。したがって、送信データを T D R へ転送する前に S C R 3 の T E I E を 1 にセットして送信終了割り込み要求 (T E I) を許可すると、送信データが送信されていなくても T E I が発生します。

送信データを T D R へ転送する処理を割り込み処理ルーチンの中で行うようにすることで、これらの割り込み要求を有効に利用できます。

一方、これらの割り込み要求 (T X I、T E I) の発生を防ぐためには、送信データを T D R へ転送した後に、これらの割り込み要求に対応する許可ビット (T I E、T E I E) を 1 にセットしてください。

S S R の R D R F が 1 にセットされると R X I が発生します。O E R、P E R、F E R のいずれかが 1 にセットされると E R I が発生します。この 2 つの割り込み要求は受信時に発生します。

割り込みに関する詳細は「3.3 割り込み」を参照してください。

10.2.8 使用上の注意事項

SCI3を使用する際は、以下のことに注意してください。

(1) TDRへのライトとTDR Eの関係について

SSRのTDR Eはシリアル送信するデータがTDRに準備されていないことを示すステータスフラグです。TDRへデータを書き込むとTDR Eは自動的に0にクリアされます。またSCI3がTDRからTSRにデータを転送すると、TDR Eが1にセットされます。

TDRへのデータのライトは、TDR Eの状態にかかわらず行うことができますが、TDR Eが0の状態で新しいデータをTDRに書き込むと、TDRに格納されていた前のデータは、まだTSRに転送されていない場合失われてしまいます。したがって、シリアル送信を確実に行うためにTDRへの送信データのライトは、必ずTDR Eが1にセットされていることを確認してから1回だけ行う（2回以上しない）ようにしてください。

(2) 複数の受信エラーを同時に検出した場合の動作について

複数の受信エラーを同時に検出した場合、SSRの各ステータスフラグの状態は、表10.2.14に示すようにセットされます。オーバランエラーを検出した場合にはRSRからRDRへのデータ転送は行われず、受信データは失われます。

表10.2.14 SSRのステータスフラグの状態と受信データの転送

SSRのステータスフラグ				受信データ転送 RSR→RDR	受信エラーの状態
RDRF*	OER	FER	PER		
1	1	0	0	×	オーバランエラー
0	0	1	0	○	フレーミングエラー
0	0	0	1	○	パリティエラー
1	1	1	0	×	オーバランエラー + フレーミングエラー
1	1	0	1	×	オーバランエラー + パリティエラー
0	0	1	1	○	フレーミングエラー + パリティエラー
1	1	1	1	×	オーバランエラー + フレーミング エラー + パリティエラー

○：RSR→RDRに受信データを転送します。

×：RSR→RDRに受信データを転送しません。

【注】* RDRFは、データ受信前の状態を保持します。ただし、前のフレームの受信データのリードが遅れた結果、次のフレームのオーバランエラーが発生した後にRDRをリードした場合、RDRFは0にクリアされますので注意してください。

(3) ブレークの検出と処理について

フレーミングエラー検出時に、RXD端子の値を直接リードすることでブレークを検出できます。ブレークではRXD端子からの入力がすべて0になりますので、FERがセットされ、またPERもセットされる可能性があります。

SCI3は、ブレークを受信した後も受信動作を続けます。したがってFERを0にクリアしてもふたたびFERが1にセットされますので注意してください。

(4) マーク状態とブレークの送出

TEが0のとき、TXD端子はPDRとPCRにより設定されたI/Oポートの状態になります。これをを利用してTXD端子をマーク状態にしたりデータ送信時にブレークの送出をすることができます。

TEを1にセットするまで、通信回線をマーク状態(1の状態)にするためには、PCR=1、PDR=1を設定します。このとき、TEが0にクリアされていますので、TXD端子はI/Oポートとなっており1が出力されます。

一方、データ送信時にブレークを送出したいときは、PCR=1、PDR=0に設定した後TEを0にクリアします。

TEを0にクリアすると現在の送信状態とは無関係に送信部は初期化され、TXD端子はI/Oポートになり、TXD端子から0が出力されます。

(5) 受信エラーフラグと送信動作について(クロック同期式モードのみ)

受信エラーフラグ(OER、PER、FER)が1にセットされた状態では、TDRを0にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを0にクリアしてください。

また、REを0にクリアしても受信エラーフラグは0にクリアできませんので注意してください。

(6) 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI3は転送レートの16倍の周波数の基本クロックで動作しています。

受信時にはSCI3は、スタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、受信データを基本クロックの8ケ目の立ち上がりエッジで内部に取り込みます。

これを図10.2.21に示します。




図10.2.21 調歩同期式モードの受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = \left\{ \left(0.5 - \frac{1}{2N} \right) - \frac{D - 0.5}{N} - (L - 0.5) F \right\} \times 100 \% \quad \cdots \cdots \text{式(1)}$$

M : 受信マージン (%)

N : クロックに対するビットレートの比 (N = 16)

D : クロックのデューティ (D = 0.5 ~ 1.0)

L : フレーム長 (L = 9 ~ 12)

F : クロック周波数の偏差の絶対値

式(1)で、F（クロック周波数の偏差の絶対値）= 0、D（クロックのデューティ）= 0.5とすると、受信マージンは式(2)より 46.875% となります。

D = 0.5、F = 0 のとき、

$$\begin{aligned} M &= \{ 0.5 - 1 / (2 \times 16) \} \times 100 \% \\ &= 46.875 \% \end{aligned} \quad \cdots \cdots \text{式(2)}$$

ただし、この値はあくまでも計算上の値ですので、システム設計の際には20~30%の余裕を持たせてください。

(7) RDRのリードとRDRFの関係について

SCI3は受信動作において、RDRFフラグをチェックしながら動作します。1フレームの受信終了のタイミングでRDRFが0にクリアされていれば、通常のデータ受信を完了します。またRDRFが1にセットされていれば、オーバーランエラーとなります。

RDRの内容をリードすると、RDRFは自動的に0にクリアされます。したがって、RDRのリードを2回以上行う場合、2回目以降のリード操作はRDRFが0の状態で行われます。RDRFが0の状態でRDRのリードを行うと、リード操作が次のフレームの受信が完了するタイミングと重なった場合、次のフレームのデータが読み出されることがありますので注意してください。これを図10.2.22に示します。




図10.2.22 RDRのリードタイミングとデータの関係

この場合、RDRのリード操作はRDRFが1にセットされていることを確認してから、1回のみ行う（2回以上しない）ようにしてください。2回以上リードする場合は、1回リードしたデータをRAM等に転送し、その内容を使用するようにしてください。また、RDRのリード操作は、次のフレームの受信が完了するまでに余裕をもって行うようにしてください。具体的なタイミングとしては、クロック同期式モードではビット7の転送前まで、調歩同期式モードではSTOPビットの転送前までにRDRのリードを完了してください。

(8) SCK₃端子機能切り換えに伴う注意事項

SCI3をクロック同期式モードで使用した後、SCK₃端子をクロック出力から入力ポートに端子機能を切り換えると、SCK₃端子に端子機能切り換えのタイミングで瞬時（システムクロックの1/2の期間）のLowレベルを出力しますので注意してください。この瞬時のLowレベル出力を回避するには次の方法があります。

(a) SCK₃端子をクロック出力状態から非出力状態にする場合

送受信を停止する際、1命令でSCR3のTEビット、REビットを0にクリアすると同時にCKE1ビットを1、CKE0ビットを0に設定してください。

この場合は、SMRのCOMビットは1にセットされたままで使用してください。したがって、入出力ポートとしては使用できません。また、SCK₃端子に中間電位が印加しないようにSCK₃端子に接続したラインは抵抗を介してV_{cc}電位にプルアップするか、他のデバイスから出力を与えるかしてください。

(b) SCK₃端子をクロック出力から入出力ポートに端子機能を切り換える場合

送受信を停止する際、

- ① まず1命令でSCR3のTEビット、REビットを共に0にクリアすると同時にCKE1ビットを1、CKE0ビットを0に設定してください。
- ② 次にSMRのCOMビットを0にクリアしてください。
- ③ 最後にSCR3のCKE1、CKE0ビットを共に0にクリアしてください。

この場合もSCK₃端子に中間電位が印加しないように注意してください。

(9) TxD端子機能切換えに伴なう注意事項

SCI3をクロック同期式モードで使用した後、TxD端子をデータ出力から入出力ポートに端子機能を切換えると、TxD端子に端子機能切換えのタイミングで瞬時（システムクロックφの期間）"High"レベルを出力しますので注意してください。

10.3 I²Cバスインターフェース

10.3.1 概要

本LSIに内蔵されているI²Cバスインターフェースは、Philips社の提唱しているI²Cバス(Inter IC Bus)インターフェース方式に準拠しており、サブセット機能を備えています。ただし、I²Cバスを制御するレジスタの構成が一部Philips社と異なりますので注意してください。

I²Cバスインターフェースを用いたデータ転送はデータライン(SDA)1本、クロックライン(SCL)1本で構成され、コネクタやプリント基板の面積等を経済的に使用できます。図10.3.1にI²Cバスインターフェース接続例を示します。

(1) 特長

- Philips社提唱のI²Cバスインターフェースに準拠
- 開始、停止条件の自動生成
- 受信時、アクノリッジの出力レベルを選択可能
- 送信時、アクノリッジビットの自動ロード機能
- 8種類の内部クロック(マスタモード時)選択可能
- アクノリッジメントモード^{*1}、アクノリッジビットを含まないシリアルモード^{*1}を選択可能
- ウェイト機能

アクノリッジメントモードでアクノリッジを除くデータ転送後、SCL端子をLowレベルにしてウェイトを挿入することができます。

- 3種類の割込み要因
 - ・データ転送終了時
 - ・スレーブ受信モード^{*2}でスレーブアドレスが一致した時またはゼネラルコールアドレスを受信した時
 - ・マスタ送信モード^{*2}でバスアービトレーションを失った時

【注】^{*1} 「10.3.2(4) I²Cバスコントロールレジスタ(ICCR)」のビット5,4の説明を参照してください。

^{*2} 「10.3.2(4) I²Cバスコントロールレジスタ(ICCR)」のビット3の説明を参照してください。





図10.3.1 I²Cバスインタフェース接続例

(2) ブロック図

I^2C バスインターフェースのブロック図を図10.3.2に示します。



〈記号説明〉

ICCR : I^2C コントロールレジスタ

ICMR : I^2C モードレジスタ

ICSR : I^2C ステータスレジスタ

ICDR : I^2C データレジスタ

SAR : スレーブアドレスレジスタ

PSS : プリスケーラS

図10.3.2 I^2C バスインターフェースブロック図

(3) 端子構成

I^2C バスインタフェースで使用する端子を表10.3.1に示します。

表10.3.1 I^2C バスインタフェース端子構成

チャネル	名 称	名 称	入出力	機 能
1	シリアルクロック端子1	SCL ₁	入出力	シリアルクロック入出力端子
	シリアルデータ端子1	SDA ₁	入出力	シリアルデータの入出力端子
2	シリアルクロック端子2	SCL ₂	入出力	シリアルクロック入出力端子
	シリアルデータ端子2	SDA ₂	入出力	シリアルデータの入出力端子

(4) レジスタ構成

I^2C バスインタフェースのレジスタ構成を表10.3.2に示します。

表10.3.2 I^2C バスインタフェースレジスタ構成

チャネル	名 称	略 称	R/W	初期値	アドレス
1	I^2C バスコントロールレジスタ1	ICCR1	R/W	H'00	H'FF80
	I^2C バスステータスレジスタ1	ICSR1	R/W	H'30	H'FF81
	I^2C バスデータレジスタ1	ICDR1	R/W	—	H'FF82
	I^2C バスモードレジスタ1	ICMR1	R/W	H'38	H'FF83*
	スレーブアドレスレジスタ1	SAR1	R/W	H'00	H'FF83*
2	I^2C バスコントロールレジスタ2	ICCR2	R/W	H'00	H'FF84
	I^2C バスステータスレジスタ2	ICSR2	R/W	H'30	H'FF85
	I^2C バスデータレジスタ2	ICDR2	R/W	—	H'FF86
	I^2C バスモードレジスタ2	ICMR2	R/W	H'38	H'FF87*
	スレーブアドレスレジスタ2	SAR2	R/W	H'00	H'FF87*

【注】* I^2C バスコントロールレジスタのICEビットによりリードまたはライトできるレジスタが変わります。ICE=0のときスレーブアドレスレジスタ、ICE=1のとき I^2C バスモードレジスタとなります。

10.3.2 各レジスタの説明

(1) I²Cバスデータレジスタ (ICDR)

ビット:	7	6	5	4	3	2	1	0
	ICDR7	ICDR6	ICDR5	ICDR4	ICDR3	ICDR2	ICDR1	ICDR0
初期値:	—	—	—	—	—	—	—	—
R/W:	R/W							

ICDRは、8ビットのリードとライトが可能なレジスタで、送信時は送信用データレジスタとして、受信時は受信用データレジスタとして使用します。送信はICDRにデータを書き込むことにより開始します。また受信の場合はICDRからデータを読み出すことにより開始します。

ICDRはシフトレジスタと兼用されているため、データの送信または受信が完了してからデータのリードまたはライトを行う必要があります。データの送信中または受信中にリードまたはライトを行うとデータの内容は保証されません。

ICDRのリセット時の値は不定です。

(2) スレーブアドレスレジスタ (SAR)

ビット:	7	6	5	4	3	2	1	0
	SVA6	SVA5	SVA4	SVA3	SVA2	SVA1	SVA0	FS
初期値:	0	0	0	0	0	0	0	0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

SARは、8ビットのリードとライトが可能なレジスタで、フォーマットの設定およびスレーブアドレスを格納します。本LSIがスレーブモード（アドレッシングフォーマット時）の場合、開始条件後に送られてきた第1バイトの上位7ビットとSARの上位7ビットを比較して一致したとき、マスタデバイスに指定されたスレーブデバイスとして動作します。SARは、ICMRと同じアドレスに割り付けられており、ICCRのICEを0にクリアした時のみ、SARのリードとライトが可能です。

リセット時、SARはH'00にイニシャライズされます。

ビット7~1:スレーブアドレス (SVA6~SVA0)

SVA6~SVA0にはI²Cバスにつながっている他のスレーブと異なるユニークなアドレスを設定します。

ビット0：フォーマットセレクト(FS)

スレーブモード時にスレーブアドレスの認識を行うアドレッシングフォーマットで使用するか、ノンアドレッシングフォーマットで使用するかを選択します。

ビット0	説明	
FS		
0	アドレッシングフォーマット、スレーブアドレスを認識	(初期値)
1	ノンアドレッシングフォーマット	

(3) I²Cバスモードレジスタ(ICMR)

ビット:	7	6	5	4	3	2	1	0
	MLS	WAIT	—	—	—	BC2	BC1	BC0
初期値:	0	0	1	1	1	0	0	0
R/W:	R/W	R/W	—	—	—	R/W	R/W	R/W

ICMRは、8ビットのリードとライトが可能なレジスタで、MSBファーストまたはLSBファーストの選択、ウェイトの制御、転送ビットの数の選択を行います。ICMRは、SARと同じアドレスに割り付けられており、ICCRのICEを1に設定した時のみ、ICMRのリードとライトが可能です。

リセット時、ICMRはH'38にイニシャライズされます。

ビット7: MSBファーストまたは LSBファースト選択(MLS)

MSBファーストでデータ転送するか、LSBファーストでデータ転送するかを選択します。

ビット7	説明	
MLS		
0	MSB ファースト	(初期値)
1	LSB ファースト	

ビット6: ウェイト挿入ビット(WAIT)

アクノリッジメントモード時は、アクノリッジビットを除いたデータ転送後にウェイトを挿入するかどうかを設定します。WAIT=1を設定した場合、データの最終ビットのクロックが立ち下がった後、ウェイト状態(SCL=Lowレベル)となります。ICSRのIRICをクリアすることでウェイトを解除しアクノリッジの転送を行います。WAIT=0を設定した場合、ウェイトを挿入せず、データとアクノリッジを連続的に転送します。

ビット 6	説明	
W A I T		
0	データとアクノリッジを連続的に転送	(初期値)
1	データとアクノリッジの間にウェイトを挿入	

ビット 5～3：リザーブビット

リザーブビットです。本ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット 2～0：ビットカウンタ (B C 2～B C 0)

次に転送するデータのビット数を指定します。I C C RのACKが0の時(アクノリッジメントモード時)、データにアクノリッジ分1ビット加算されて転送されます。

B C 2～B C 0の設定は転送フレーム間で行ってください。また、B C 2～B C 0に000以外を設定する場合はSCL端子が Low 状態のとき行ってください。

ビットカウンタは、リセット時および開始条件検出時000にイニシャライズされます。また、アクノリッジを含むデータ転送終了後、000に再び戻ります。

ビット 2	ビット 1	ビット 0	ビット／フレーム		
B C 2	B C 1	B C 0	シリアルモード	アクノリッジメントモード	
0	0	0	8	9	(初期値)
		1	1	2	
	1	0	2	3	
		1	3	4	
1	0	0	4	5	
		1	5	6	
	1	0	6	7	
		1	7	8	

(4) I²Cバスコントロールレジスタ (I C C R)

ビット：	7	6	5	4	3	2	1	0
	ICE	IEIC	MST	TRS	ACK	CKS2	CKS1	CKS0
初期値：	0	0	0	0	0	0	0	0
R/W：	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

I C C Rは、8ビットのリードとライトが可能なレジスタで、I²Cバスインタフェースの動作／非動作、割り込みの許可／禁止、マスタモード／スレーブモード、送信／受信、アクノリッジメントモード／シリアルモード、クロック周波数の選択を行います。

リセット時、I C C RはH'00にイニシャライズされます。

ビット7：I²Cバスインターフェースイネーブル（ICE）

I²Cバスインターフェースを使用するか使用しないかを選択します。ICEを1にセットすると、本モジュールは転送動作可能状態となり、ポートはSCL、SDAの入出力端子となります。ICEを0にクリアすると、本モジュールは機能を停止し、ポートはハイインピーダンス状態になります。

ICEが0のときSARレジスタが有効になり、ICEが1のときICMRレジスタが有効になります。

ビット7	説明
ICE	
0	本モジュールは非動作、SCL／SDA信号はハイインピーダンス状態 (初期値)
1	本モジュールは転送動作可能状態

ビット6：I²Cバスインターフェース割り込みイネーブル（IEIC）

I²CバスインターフェースからCPUに対する割り込みを許可または禁止します。

ビット6	説明
IEIC	
0	割り込み要求を禁止 (初期値)
1	割り込み要求を許可

ビット5：マスター／スレーブ選択（MST）

ビット4：送信／受信選択（TRS）

MSTは、I²Cバスインターフェースをマスター modeで使用するかスレーブ modeで使用するかを選択するビットです。

TRSは、I²Cバスインターフェースを受信 modeで使用するか送信 modeで使用するかを選択するビットです。

マスター modeでアービトレーションを失うとMST、TRSは共にハードウェアによってリセットされ、スレーブ受信 modeに変わります。また、スレーブ受信 modeでアドレッシングフォーマット (FS = 0) の時、開始条件直後の第1バイトのR/Wビットにより、ハードウェアで自動的に受信／送信 modeが設定されます。

MSTとTRSとの組み合わせにより次のような動作モードになります。

ビット5	ビット4	動作モード
MST	TRS	
0	0	スレーブ受信モード (初期値)
	1	スレーブ送信モード
1	0	マスター受信モード
	1	マスター送信モード

ビット3：アクノリッジメントモード選択 (ACK)

アクノリッジメントモードで使用するかシリアルモードで使用するかを選択します。

アクノリッジメントモード (ACK = 0) は、ICMRのBC2～BC0で設定したデータビット数にアクノリッジの1ビットを含めて、1フレームの転送を行います。

シリアルモード (ACK = 1) は、ICMRのBC2～BC0で設定したデータビット数を1フレームとして転送を行います。

ビット3	説明	
ACK		
0	アクノリッジメントモード	(初期値)
1	シリアルモード	

ビット2～0：転送クロック選択 (CKS2～CKS0)

CKS2～CKS0は、転送クロックの周波数を選択するビットで、マスタモード時に使用します。必要な転送レートに合わせて設定をしてください。

ビット2 CKS2	ビット1 CKS1	ビット0 CKS0	クロック	転送レート		
				$\phi = 2\text{MHz}$	$\phi = 4\text{MHz}$	$\phi = 5\text{MHz}$
0	0	0	$\phi / 14$	143k Hz	286k Hz	357k Hz
		1	$\phi / 20$	100k Hz	200k Hz	250k Hz
	1	0	$\phi / 24$	83.3k Hz	167k Hz	208k Hz
		1	$\phi / 32$	62.5k Hz	125k Hz	156k Hz
1	0	0	$\phi / 40$	50.0k Hz	100k Hz	125k Hz
		1	$\phi / 50$	40.0k Hz	80.0k Hz	100k Hz
	1	0	$\phi / 56$	35.7k Hz	71.4k Hz	89.3k Hz
		1	$\phi / 64$	31.3k Hz	62.5k Hz	78.1k Hz

(5) I²Cバスステータスレジスタ (ICSR)

ビット:	7	6	5	4	3	2	1	0
	BBSY	IRIC	SCP	—	AL	AAS	ADZ	ACKB
初期値:	0	0	1	1	0	0	0	0
R/W:	R/W	R/(W)*	W	—	R/(W)*	R/(W)*	R/(W)*	R/W

【注】* フラグをクリアするための0ライトのみ可能です。

ICSRは、8ビットのリードとライトが可能なレジスタで、I²Cバスインタフェースのバス状態の確認、フラグの確認、開始／停止条件の発行、アクノリッジの確認および制御を行います。

リセット時、ICSRはH'30にイニシャライズされます。

ビット7：バスビジー（BBSY）

I²Cバス（SCL、SDA）が占有されているか開放されているかを確認するビットです。また、マスタモードでは開始条件、停止条件の発行する際に使用します。

SCL=Highレベルの状態でSDAがHighレベルからLowレベルに変化すると開始条件が発行発行されたと認識し、BBSYは1にセットされます。SCL=Highレベルの状態でSDAがLowレベルからHighレベルに変化すると停止条件が発行されたと認識し、BBSYは、0にクリアされます。

開始条件を発行する場合、BBSYを1にセット、かつSCPを0にクリアします。開始条件の再送信時も同様に行います。また、停止条件の発行はBBSY、SCPをそれぞれ0にクリアすることで行います。開始条件または停止条件の発行は、MOV命令を用います。スレーブモード時のBBSYのライトは無効です。

ビット7 BBSY	説明	
0	バス開放状態 〔クリア条件〕 停止条件検出時	(初期値)
1	バス占有状態 〔セット条件〕 開始条件検出時	

ビット6 : I²Cバスインターフェース割り込み要求フラグ (IRIC)

I²CバスインターフェースがCPUに対して割り込み要求を発生したことと示します。IRICは、データ転送終了時、スレーブ受信モードでスレーブアドレスまたはゼネラルコールアドレスを検出した時、またはマスタ送信モードでバスアービトレーションを失った時に1にセットされます。ICCRのACKとICMRのWAITの組み合わせによりIRICのセットタイミングが異なりますので、「10.3.3(6) IRICセットタイミングとSCL制御」の項を参照してください。

IRICのクリアは、IRIC=1をリードした後、IRIC=0をライトすることで行われます。

ビット6 IRIC	説明
0	転送待ち状態または転送中 〔クリア条件〕 IRIC=1をリード後、0をライトした時
1	割り込みが発生 〔セット条件〕 マスタモード <ul style="list-style-type: none"> ・データ転送終了時 ・バスアービトレーションを失った時 スレーブモード (FS=0の時) <ul style="list-style-type: none"> ・スレーブアドレスが一致した時および一致後の再送開始条件または停止条件検出までのデータ転送終了時 ・ゼネラルコールアドレスを検出した時および検出後の再送開始条件または停止条件検出までのデータ転送終了時 スレーブモード (FS=1の時) <ul style="list-style-type: none"> ・データ転送終了時

ビット5 : 開始条件または停止条件発行禁止ビット (SCP)

マスタモードでの開始条件または停止条件の発行を制御します。開始条件を発行する場合、BBSYを1にセット、かつSCPを0にクリアします。開始条件の再送信時も同様に行います。また、停止条件の発行はBBSY、SCPをそれぞれ0にクリアすることで行います。リードすると常に1が読み出されます。ライトしてもデータは格納されません。

ビット5 SCP	説明
0	ライト時 BBSYと組み合わせて開始条件、停止条件を発行
1	リード時 常に1をリード 〔初期値〕 ライト時 無効

ビット4：リザーブビット

リザーブビットです。本ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット3：アービトレーションロストフラグ（A L）

マスタモード時にアービトレーションを失ったことを示します。

複数のマスタが、ほぼ同時にバスを占有しようとした時に、I²CバスインターフェースはSDAをモニタし、自分が出したデータと異なった場合、ALが1にセットしてバスが他のマスタによって占有されたことを示します。同時にICSRのIRICをセットし、割り込み要求を発生します。

ALのクリアは、AL=1をリードした後、AL=0をライトすることで行われます。またICDRをライト（送信時）またはリード（受信時）すると自動的にリセットされます。

ビット3 A L	説明
0	バスアービトレーションを確保 〔クリア条件〕 <ul style="list-style-type: none">ICDRにデータをライト（送信時）またはデータをリード（受信時）した時AL=1をリード後、0をライトした時
1	アービトレーションロスト 〔セット条件〕 <ul style="list-style-type: none">マスタ送信モードでSCLの立ち上がりで内部SDAとバスラインが不一致の時マスタ送信モードでSCLの立ち下がりで内部SCLがHighレベルの時

ビット2：スレーブアドレス認識フラグ（A A S）

スレーブ受信モードでアドレッシングモード（FS=0）の時、開始条件直後の第1バイトがSARのSVA6～SVA0と一致した場合、またはゼネラルコールアドレス（H'00）を検出した場合、1にセットされます。

AASのクリアは、AAS=1をリードした後、AAS=0をライトすることで行われます。またICDRをライト（送信時）またはリード（受信時）すると自動的にリセットされます。

ビット2 A A S	説明
0	スレーブアドレスまたはゼネラルコールアドレスを未認識 〔クリア条件〕 <ul style="list-style-type: none">ICDRにデータをライト（送信時）、データをリード（受信時）した時AAS=1をリード後、0をライトした時
1	スレーブアドレスまたはゼネラルコールアドレスを認識 〔セット条件〕 <ul style="list-style-type: none">スレーブ受信モードでスレーブアドレスまたはゼネラルコールアドレスを検出した時

ビット1：ゼネラルコールアドレス認識フラグ（A D Z）

スレーブ受信モードでアドレッシングモード（F S = 0）の時に、開始条件直後の第1バイトでゼネラルコールアドレス（H'00）を検出した場合、1にセットされます。

A D Zのクリアは、A D Z = 1をリードした後、A D Z = 0をライトすることで行われます。またI C D Rをライト（送信時）またはリード（受信時）すると自動的にリセットされます。

ビット1	説明
A D Z	
0	ゼネラルコールアドレスを未認識 （初期値） [クリア条件] • I C D Rにデータをライト（送信時）、データをリード（受信時）した時 • A D Z = 1をリード後、0をライトした時
1	ゼネラルコールアドレスを認識 [セット条件] • スレーブ受信モードでゼネラルコールアドレスを検出した時

ビット0：アクノリッジビット（A C K B）

アクノリッジメントモードでは、アクノリッジデータを格納します。

送信モードでは、受信デバイスがデータを受信した後、アクノリッジデータを返してくるので、そのデータをA C K Bにロードします。また、受信モードでは送信デバイスに対し、データを受信した後、あらかじめ本ビットに設定されたアクノリッジデータを送出します。

本ビットをリードすると、T R S = 1の時にはロードした値が読み出され、T R S = 0の時には設定した値が読み出されます。


ビット0	説明
A C K B	
0	受信時、アクノリッジ出力タイミングで0出力 （初期値） 送信時、受信デバイスからアクノリッジがあったことを示す
1	受信時、アクノリッジ出力タイミングで1出力 送信時、受信デバイスからアクノリッジがなかったことを示す

10.3.3 動作説明


(1) I²Cバスデータフォーマット

I²Cバスインタフェースにはアドレッシングフォーマット（図10.3.3(1) (a)(b)）とノンアドレッシングフォーマット（図10.3.3(2) (c)）の3種類のデータフォーマットがあります。開始条件に続く第1バイトは必ず8ビット構成となります。また、I²Cバスのタイミングを図10.3.4に示します。

(a) アドレッシングフォーマット ($F_S = 0$)



(b) アドレッシングフォーマット(開始条件再送時、FS = 0)



〈記号説明〉

S : 開始条件を示します。マスタデバイスが S C L = High レベルの状態で S D A を High レベルから Low レベルに変化させます。

S LA : スレーブアドレスを示します。マスタデバイスがスレーブデバイスを選択します。

R / \overline{W} : 送信／受信の方向を示します。 R / \overline{W} が1の場合スレーブデバイスからマスタデバイス、 R / \overline{W} が0の場合マスタデバイスからスレーブデバイスへデータを転送します。


A : アクノリッジを示します。受信デバイスが SDA を Low レベルにします（マスター送信モード時はスレーブが、マスター受信モード時はマスターがアクノリッジを返します）。アクノリッジを行わない場合は I C C R の ACK を 1 にすることでアクノリッジおよびアクノリッジのためのクロックパルスを発生しなくなります。

DATA：送受信データを示します。送受信するデータのビット長はICMRのBC2～BC0で設定します。またMSBファースト／LSBファーストの切り換えはICMRのMLSで選択します。

P : 停止条件を示します。マスタデバイスが SCL = High レベルの状態で SDA を Low レベルから High レベルに変化させます。

図10.3.3(1) I²Cバスデータフォーマット（アドレッシングフォーマット）

(c) ノンアドレッシングフォーマット (FS = "1")



〈記号説明〉

- S : 開始条件を示します。マスタデバイスが SCL = High レベルの状態で SDA を High レベルから Low レベルに変化させます。
- A : アクノリッジを示します。受信デバイスが SDA を Low レベルにします（マスタ送信モード時はスレーブが、マスタ受信モード時はマスタがアクノリッジを返します）。アクノリッジを行わない場合は ICCR の ACK を 1 にすることでアクノリッジおよびアクノリッジのためのクロックパルスを発生しなくなります。
- DATA : 送受信データを示します。送受信するデータのビット長は ICMR の BC2 ~ BC0 で設定します。また MSB ファースト / LSB ファーストの切り換えは ICMR の MLS で選択します。
- P : 停止条件を示します。マスタデバイスが SCL = High レベルの状態で SDA を Low レベルから High レベルに変化させます。

図10.3.3(2) I²Cバスデータフォーマット（ノンアドレッシングフォーマット）




図10.3.4 I²Cバスタイミング

(2) マスタ送信動作

マスタ送信モードでは、マスタデバイスが送信クロック、送信データを出力し、スレーブデバイスがアクノリッジを返します。以下にマスタ送信モードの送信手順と動作を示します。

- ① I C M R の M L S 、 W A I T および I C C R の A C K 、 C K S 2 ~ C K S 0 を動作モードに合わせて設定します。また、 I C C R の I C E を 1 にセットします。
- ② I C S R の B B S Y をリードし、バスがフリー状態であることを確認後、 I C C R の M S T 、 T R S をそれぞれ 1 にセットしてマスタ送信モードに設定します。その後、 B B S Y を 1 にセット、かつ S C P を 0 にクリアします。これにより、 S C L が High レベルの時 S D A を High レベルから Low レベルに変化させ、開始条件を生成します。
- ③ I C D R にデータをライトします。マスタデバイスは、図 10.3.5 で示すタイミングで送信クロックと I C D R にライトされたデータを順次送出します。S A R の F S が 0 のとき、開始条件に続く第 1 バイトデータは 7 ビットのスレーブアドレスと送信 / 受信の方向を示します。選択された（スレーブアドレスが一致した）スレーブデバイスは、送信クロックの 9 クロック目に S D A を Low レベルにし、アクノリッジを返します。
- ④ 1 バイトのデータ送信が終了し、送信クロックの 9 クロック目の立ち上がりで I C S R の I R I C が 1 にセットされます。この時、 I C C R の I E I C が 1 にセットされていると C P U に対し割り込み要求を発生します。また S C L は 1 フレーム転送終了後、内部クロックに同期して自動的に Low レベルに固定されます。
- ⑤ ソフトウェアで I C S R の I R I C を 0 にクリアします。
- ⑥ 送信を続ける場合は、次に送信するデータを I C D R にライトします。次バイトの送信は内部クロックに同期して行われます。

④から⑥を繰り返し行うことにより、連続的にデータを送信することができます。送信を終了する場合は I C S R の B B S Y と S C P をそれぞれ 0 にクリアします。これにより、 S C L が High レベルの時、 S D A を Low レベルから High レベルに変化させ、停止条件を生成します。




図 10.3.5 マスタ送信モード動作タイミング (MLS=WAIT=ACK=0 の時)

(3) マスタ受信動作

マスタ受信モードでは、マスタデバイスが受信クロックを出力して、データを受信し、アクノリッジを返します。スレーブデバイスはデータを送信します。以下にマスタ受信モードの受信手順と動作を示します。

- ① I C C R の T R S を 0 にクリアし送信モードから受信モードに切り替えます。
- ② I C D R をリードすると受信を開始し、内部クロックに同期して受信クロックを出力し、データを受信します。マスタデバイスは受信クロックの 9 クロック目に S D A を Low レベルにし、アクノリッジを返します。
- ③ 1 バイトのデータ受信が終了し、受信クロックの 9 クロック目の立ち上がりで I C S R の I R I C が 1 にセットされます。この時、I C C R の I E I C が 1 にセットされていると C P U に対し割り込み要求を発生します。また S C L は 1 フレーム転送終了後、内部クロックに同期して自動的に Low レベルに固定されます。
- ④ ソフトウェアで I C S R の I R I C を 0 にクリアします。
- ⑤ I C D R をリードすると内部クロックに同期して次の受信が開始されます。

③から⑤を繰り返し行うことにより、連続的にデータを受信することができます。受信を終了する場合は、T R S を 1 にセットし I C D R をリードした後、I C S R の B B S Y と S C P をそれぞれ 0 にクリアします。これにより、S C L が High レベルの時 S D A を Low レベルから High レベルに変化させ、停止条件を生成します。また、1 バイト受信モジュール後アクノリッジを返さない場合は、受信開始前に I C S R の A C K B を 1 にセットしておきます。




図10.3.6 マスタ受信モード動作タイミング (MLS=WAIT=ACK=0 の時)

(4) スレーブ送信動作

スレーブ送信モードでは、スレーブデバイスが送信データを出力し、マスタデバイスが受信クロックを出力し、アクノリッジを返します。以下にスレーブ送信モードの送信手順と動作を示します。

- ① I C M R の M L S 、 W A I T および I C C R の M S T 、 T R S 、 A C K 、 C K S 2 ~ C K S 0 を動作モードに合わせて設定します。また、 I C C R の I C E を 1 にセットします。
- ② 開始条件を検出後の第 1 バイトでスレーブアドレスが一致した時、 9 クロック目でスレーブデバイスは S D A を Low レベルにし、アクノリッジを返します。同時に I C S R の I R I C が 1 にセットされ、割り込みを発生します。また、 8 ビット目のデータ (R/W) が 1 の時 I C C R の T R S が 1 にセットされ、自動的にスレーブ送信モードに変化します。スレーブデバイスは送信クロックの立ち下がりから I C D R にデータをライトするまで S C L を Low レベルにします。
- ③ ソフトウェアで I C S R の I R I C を 0 にクリアします。
- ④ I C D R にデータをライトします。スレーブデバイスは図 10.3.7 で示すタイミングでマスタデバイスが出力するクロックにしたがい、 I C D R にライトされたデータを順次送出します。
- ⑤ 1 バイトのデータ送信が終了し、送信クロックの 9 クロック目の立ち上がりで I C S R の I R I C が 1 にセットされます。このとき、 I C C R の I E I C が 1 にセットされていると CPU に対し割り込み要求を発生します。またこのスレーブデバイスは送信クロックの立ち下がりから I C D R にデータライトするまで S C L を Low レベルにします。マスタデバイスは 9 クロック目に S D A を Low レベルにし、アクノリッジを返します。このアクノリッジは I C S R の A C K B に格納されるので転送動作が正常に行われたかどうか確認することができます。
- ⑥ ソフトウェアで I C S R の I R I C を 0 にクリアします。
- ⑦ 送信を続ける場合は次に送信するデータを I C D R にライトします。

⑤から⑦を繰り返し行うことにより、送信動作を継続できます。送信を終了する場合は I C D R に H'FF をライトします。S C L が High レベルのとき S D A が Low レベルから High レベルに変化し停止条件を検出すると、 I C S R の B B S Y が 0 にクリアされます。




図 10.3.7 スレーブ送信モード動作タイミング (MLS=WAIT=ACK=0 の時)

(5) スレーブ受信動作

スレーブ受信モードでは、マスタデバイスが送信クロック、送信データを出力し、スレーブデバイスがアクノリッジを返します。以下にスレーブ受信モードの受信手順と動作を示します。

- ① I C M R の M S L 、 W A I T および I C C R の M S T 、 T R S 、 A C K を動作モードに合わせて設定します。また、 I C C R の I C E を 1 にセットします。
 - ② マスタデバイスの出力した開始条件を検出すると、 I C S R の B B S Y が 1 にセットされます。
 - ③ 開始条件後の第 1 バイトでスレーブアドレスが一致した時、 9 クロック目でスレーブデバイスは S D A を Low レベルにし、アクノリッジを返します。同時に I C S R の I R I C が 1 にセットされます。この時、 I C C R の I E I C が 1 にセットされていると、 C P U に対し割り込み要求を発生します。また、スレーブデバイスは受信クロックの立ち下がりから I C D R にデータをリードするまで S C L を Low レベルにします。
 - ④ ソフトウェアで I C S R の I R I C を 0 にクリアします。
 - ⑤ I C D R にデータをリードすると次の受信が開始されます。
- ④から⑤を繰り返し行うことにより、受信動作を継続できます。 S C L が High レベルの時、 S D A が Low レベルから High レベルに変化し停止条件を検出すると、 I C S R の B B S Y が 0 にクリアされます。





図10.3.8 スレーブ受信モード動作タイミング (M L S = W A I T = A C K = 0 の時)


(6) I R I C セットタイミングと S C L 制御

割り込み要求フラグ (I R I C) セットタイミングは I C M R の W A I T 、 I C C R の A C K の組み合わせにより異なります。また S C L は 1 フレーム転送終了後内部クロックに同期して自動的に Low レベルに固定します。図 10.3.9 に I R I C セットタイミングと S C L 制御を示します。

(a) W A I T = 0 、 A C K = 0 の時



(b) W A I T = 1 、 A C K = 0 の時



【注】 I R I C クリア後 I C D R ライト (送信時) または I C D R リード (受信時) を実行する場合、S C L (9 クロック目) が立ち上がってから実行してください。

(c) A C K = 1 の時




図 10.3.9 I R I C セットタイミングと S C L 制御

(7) ノイズ除去回路

SCL端子およびSDA端子の状態はノイズ除去回路を経由して内部に取り込まれます。図10.3.10にノイズ除去回路のブロック図を示します。

ノイズ除去回路は2段直列に接続されたラッチ回路と一致検出回路で構成されます。SCL入力信号（またはSDA入力信号）がシステムクロックでサンプリングされ、2つのラッチ出力が一致したときははじめて後段へそのレベルを伝えます。一致しない場合は前の値を保持します。




図10.3.10 ノイズ除去回路のブロック図

(8) 使用例

I²Cバスインターフェースを使用する場合の各モードでのフローチャート例を図10.3.11～図10.3.14に示します。




図10.3.11 マスタ送信モードのフロー・チャート例




図10.3.12 マスタ受信モードのフローチャート例




図 10.3.13 スレーブ送信モードフローチャート例




図10.3.14 スレーブ受信モードフローチャート例

10.3.4 使用上の注意事項

- (1) マスタモードで、開始条件生成のための命令と停止条件生成のための命令を連続的に発行すると、開始条件も停止条件も正常に出力されなくなります。開始条件と停止条件を連続的に出力する場合は、開始条件生成のための命令を発行後ポートをリードし、SCL、SDAが共にLowレベルになっていることを確認し、その後、停止条件生成のための命令を発行してください。
- (2) 次転送のスタート条件は、下記の2点です。ICDRをリードまたはライトする場合はこれらの条件に注意してください。
 - ① ICE = 1かつTRS = 1の状態でICDRに送信データをライトした時
 - ② ICE = 1かつTRS = 0の状態でICDRをリードした時
- (3) 本I²Cバスインターフェースはマスタモード時SCLラインをモニタし、ビットごとに同期をとりながら通信を行います。そのためSCLの立ち上がり時間t_{rr}（LowレベルからV_{TH}まで変化する時間）が2.5t_{rr}以上の場合SCLのHigh期間が伸ばされます。SCLの立ち上がり時間はSCLラインのプルアップ抵抗、負荷容量で決定されますので、設定した転送レートで動作させるためにはt_{rr} = 2.5t_{rr}以内となるようにプルアップ抵抗、負荷容量を設定してください。

11. 8 ビット PWM

第11章 目次

11.1 概要	11- 1
11.1.1 特長	11- 1
11.1.2 ブロック図	11- 2
11.1.3 端子構成	11- 3
11.1.4 レジスタ構成	11- 3
11.2 各レジスタの説明	11- 4
11.2.1 PWMコントロールレジスタ (PWCR)	11- 4
11.2.2 PWMデータレジスタ 0 (PWDR 0)	11- 4
11.2.3 PWMデータレジスタ 1 (PWDR 1)	11- 5
11.2.4 PWMデータレジスタ 2 (PWDR 2)	11- 5
11.2.5 PWMデータレジスタ 3 (PWDR 3)	11- 5
11.2.6 PWMデータレジスタ 4 (PWDR 4)	11- 6
11.2.7 PWMデータレジスタ 5 (PWDR 5)	11- 6
11.2.8 PWMデータレジスタ 6 (PWDR 6)	11- 6
11.2.9 PWMデータレジスタ 7 (PWDR 7)	11- 7
11.3 動作説明	11- 8
11.4 使用上の注意	11- 11

11.1 概要

本LSIは、8ビットPWM(Pulse Width Modulation)を8チャネル内蔵しており、ローパスフィルタを接続することでD/A変換器として使用できます。


11.1.1 特長

8ビットPWMの特長を以下に示します。

- 8チャネル独立にPWM出力設定可能
- 1周期を $409.6\mu s$ 、 $819.2\mu s$ （5MHz動作時）から選択可能
- マスタスレーブ構成のPWMレジスタを8チャネル内蔵
- 出力端子は中耐圧N MOSオープンドレイン出力

11.1.2 ブロック図

PWMのブロック図を図11.1に示します。



〈記号説明〉

PWCR : PWMコントロールレジスタ

PWDR 0 : PWMデータレジスタ 0

PWDR 1 : PWMデータレジスタ 1

PWDR 2 : PWMデータレジスタ 2

PWDR 3 : PWMデータレジスタ 3

PWDR 4 : PWMデータレジスタ 4

PWDR 5 : PWMデータレジスタ 5

PWDR 6 : PWMデータレジスタ 6

PWDR 7 : PWMデータレジスタ 7

図11.1 PWMのブロック図

11.1.3 端子構成

PWMの端子構成を表11.1に示します。

表11.1 端子構成

名 称	略 称	入出力	機 能
PWM ₀ 出力端子	PWM ₀	出 力	PWMパルス出力0
PWM ₁ 出力端子	PWM ₁	出 力	PWMパルス出力1
PWM ₂ 出力端子	PWM ₂	出 力	PWMパルス出力2
PWM ₃ 出力端子	PWM ₃	出 力	PWMパルス出力3
PWM ₄ 出力端子	PWM ₄	出 力	PWMパルス出力4
PWM ₅ 出力端子	PWM ₅	出 力	PWMパルス出力5
PWM ₆ 出力端子	PWM ₆	出 力	PWMパルス出力6
PWM ₇ 出力端子	PWM ₇	出 力	PWMパルス出力7

11.1.4 レジスタ構成

PWMのレジスタ構成を表11.2に示します。

表11.2 レジスタ構成

名 称	略 称	R/W	初期値	アドレス
PWMコントロールレジスタ	PWCR	R/W	H'FE	H'FF90
PWMデータレジスタ0	PWDR0	R/W	H'00	H'FF91
PWMデータレジスタ1	PWDR1	R/W	H'00	H'FF92
PWMデータレジスタ2	PWDR2	R/W	H'00	H'FF93
PWMデータレジスタ3	PWDR3	R/W	H'00	H'FF94
PWMデータレジスタ4	PWDR4	R/W	H'00	H'FF95
PWMデータレジスタ5	PWDR5	R/W	H'00	H'FF96
PWMデータレジスタ6	PWDR6	R/W	H'00	H'FF97
PWMデータレジスタ7	PWDR7	R/W	H'00	H'FF98

11.2 各レジスタの説明

11.2.1 PWMコントロールレジスタ (P W C R)

ビット:	7	6	5	4	3	2	1	0	CKS
初期値:	1	1	1	1	1	1	1	0	
R/W:	—	—	—	—	—	—	—	—	R/W

PWMコントロールレジスタ (P W C R) は、8ビットのリードとライトが可能なレジスタで、8ビットカウンタの入力クロックの選択を行います。

P W C R は、リセット時H'FBにイニシャライズされます。

ビット7～1：リザーブビット

リザーブビットです。各ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット0：クロックセレクト (C K S)

8ビットカウンタの入力クロックの選択を行います。

ビット0	説明
C K S	
0	入力クロックは $\phi/16$ を選択。1周期 = 4096/ ϕ (初期値)
1	入力クロックは $\phi/8$ を選択。1周期 = 2048/ ϕ

11.2.2 PWMデータレジスタ0 (P W D R 0)

ビット:	7	6	5	4	3	2	1	0	
	PWDRO ₇	PWDRO ₆	PWDRO ₅	PWDRO ₄	PWDRO ₃	PWDRO ₂	PWDRO ₁	PWDRO ₀	
初期値:	0	0	0	0	0	0	0	0	
R/W:	R/W	R/W							

P W D R 0 は、8ビットのリードとライトが可能なレジスタで PWM₀ 出力の High レベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスターからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

P W D R 0 は、リセット時H'00にイニシャライズされます。

11.2.3 PWMデータレジスタ1 (PWDR1)

ビット:	7	6	5	4	3	2	1	0
	PWDR1 ₇	PWDR1 ₆	PWDR1 ₅	PWDR1 ₄	PWDR1 ₃	PWDR1 ₂	PWDR1 ₁	PWDR1 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PWDR1は、8ビットのリードとライトが可能なレジスタでPWM₁出力のHighレベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスタからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

PWDR1は、リセット時H'00にイニシャライズされます。

11.2.4 PWMデータレジスタ2 (PWDR2)

ビット:	7	6	5	4	3	2	1	0
	PWDR2 ₇	PWDR2 ₆	PWDR2 ₅	PWDR2 ₄	PWDR2 ₃	PWDR2 ₂	PWDR2 ₁	PWDR2 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PWDR2は、8ビットのリードとライトが可能なレジスタでPWM₂出力のHighレベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスタからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

PWDR2は、リセット時H'00にイニシャライズされます。

11.2.5 PWMデータレジスタ3 (PWDR3)

ビット:	7	6	5	4	3	2	1	0
	PWDR3 ₇	PWDR3 ₆	PWDR3 ₅	PWDR3 ₄	PWDR3 ₃	PWDR3 ₂	PWDR3 ₁	PWDR3 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PWDR3は、8ビットのリードとライトが可能なレジスタでPWM₃出力のHighレベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスタからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

PWDR3は、リセット時H'00にイニシャライズされます。

11.2.6 PWMデータレジスタ4 (PWDR4)

ビット:	7	6	5	4	3	2	1	0
	PWDR4 ₇	PWDR4 ₆	PWDR4 ₅	PWDR4 ₄	PWDR4 ₃	PWDR4 ₂	PWDR4 ₁	PWDR4 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PWDR4は、8ビットのリードとライトが可能なレジスタでPWM₄出力のHighレベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスタからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

PWDR4は、リセット時H'00にイニシャライズされます。

11.2.7 PWMデータレジスタ5 (PWDR5)

ビット:	7	6	5	4	3	2	1	0
	PWDR5 ₇	PWDR5 ₆	PWDR5 ₅	PWDR5 ₄	PWDR5 ₃	PWDR5 ₂	PWDR5 ₁	PWDR5 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PWDR5は、8ビットのリードとライトが可能なレジスタでPWM₅出力のHighレベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスタからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

PWDR5は、リセット時H'00にイニシャライズされます。

11.2.8 PWMデータレジスタ6 (PWDR6)

ビット:	7	6	5	4	3	2	1	0
	PWDR6 ₇	PWDR6 ₆	PWDR6 ₅	PWDR6 ₄	PWDR6 ₃	PWDR6 ₂	PWDR6 ₁	PWDR6 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

PWDR6は、8ビットのリードとライトが可能なレジスタでPWM₆出力のHighレベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスタからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

PWDR6は、リセット時H'00にイニシャライズされます。

11.2.9 PWMデータレジスタ7 (P W D R 7)

ビット:	7	6	5	4	3	2	1	0
	PWDR7 ₇	PWDR7 ₆	PWDR7 ₅	PWDR7 ₄	PWDR7 ₃	PWDR7 ₂	PWDR7 ₁	PWDR7 ₀
初期値:	0	0	0	0	0	0	0	0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W R/W

P W D R 7 は、8ビットのリードとライトが可能なレジスタでPWM₇出力のHighレベル幅を制御します。本レジスタはマスタスレーブ構成になっており、カウンタがオーバフローするたびにマスタからスレーブへロードされます（図11.2参照）。リードはスレーブ側が読み出されます。

P W D R 7 は、リセット時H'00にイニシャライズされます。

11.3 動作説明

(1) マスタレジスタの構成

PWDR 0～PWDR 7は、マスタスレーブ構成になっており、それぞれマスタレジスタとスレーブレジスタを持っています。構成を図11.2に示します。

- ・ライトするとCPUからマスタPWDRに書き込みます。
- ・リードするとスレーブPWDRが読み出されます。
- ・マスタPWDRからスレーブPWDRへのコピーは、カウンタがオーバフローしてH'FF→H'00に変化したとき行われます。




図11.2 PWDRの構成

(2) PWDRデータとPWM出力の更新タイミング

PWDRデータの更新タイミングとPWM出力の更新タイミングとを図11.3に示します。

PWDRにデータをライトするとマスタPWDRが更新され、カウンタがオーバフローするとマスタPWDRの内容がスレーブPWDRに転記されます。PWM出力は、カウンタがオーバフローしたとき High レベルになり、カウンタの値がスレーブPWDRの値と一致したとき Low レベルになります。




図11.3 PWDRnおよびPWMn出力更新タイミング

(3) PWM出力波形

PWMは8ビットフリーランニングカウンタ、PWMデータレジスタ、比較回路から構成されており、PWM出力波形は図11.4に示すような波形となります。出力波形 High レベル幅および1周期は次式で表されます。

$$\text{High レベル幅} = (\text{PWMデータレジスタの値}) \times t_\phi$$

$$1 \text{ 周期} = 256 \times t_\phi$$

ここで、 t_ϕ はPWCRのCKSで設定した値で $16/\phi$ (CKS = 0 の時) または $8/\phi$ (CKS = 1 の時) となります。




図11.4 PWMn出力波形

(4) PWMの使用例

次に、PWMを使用する際のレジスタの設定手順（例）を示します。

- ① ポートモードレジスタ3（PMR_n）のPWM_nビットを1にセットしてPWM_n出力端子に設定します。（n=7～0）
- ② PWCRのCKSにより、8ビットカウンタの入力クロックを設定します。
- ③ PWMデータレジスタ（PWD R_n）に出力波形データを設定します。出力波形の更新はカウンタオーバフローに同期して行われます。

出力波形を変更する場合は③を繰り返し実行することにより、出力波形を制御することができます。

(5) 動作モード

PWMの動作モードを表11.3に示します。

表11.3 PWMの動作モード

動作モード	リセット	アクティブ	スリープ	ウォッチ	サブアクティブ	サブスリープ	スタンバイ
PWM _n 出力	ハイ インピーダンス	動作	動作	Low	Low	Low	ハイ インピーダンス
PWCR	リセット	動作	保持	保持	保持	保持	保持
PWD R _n	リセット	動作	保持	保持	保持	保持	保持

(n=7～0)

11.4 使用上の注意

PWMを使用する際は、以下のことに注意してください。

(1) PWM動作中のクロックセレクト（CKS）変更について

PWDRn ≠ H'00のとき、PWM動作途中でCKSを変更した場合には、PWMn出力波形が正しく動作できなくなりますので注意してください。

動作途中でCKSを変更する場合は、以下に示すCKS変更手順を遵守してください。

- ① 動作途中でCKSを変更する前には、必ず全チャネルのPWDRnにH'00をライトします。
- ② 最後にデータライトしたPWDRnをリードして、PWDRn = H'00を確認します。
- ③ PWDRn ≠ H'00の場合は、再度上記②を実行します。
- ④ PWDRn = H'00を確認できましたら、PWCRのCKSを変更します。
- ⑤ 順次各PWDRnに出力波形データをライトして設定します。

(2) サブアクティブモード、サブスリープモード、ウォッチモード、スタンバイモードの各モード中は、PWMn出力がLowレベル固定になります。また、これらの各モード解除後は、すぐにPWMn出力を開始します。

(3) PWMn出力をHighレベル固定にする場合について

PWMn出力をHighレベル固定にする場合には、ポートデータレジスタ3(PDR3)のP3n = 1、ポートコントロールレジスタ3(PCR3)のPCR3n = 1、ポートモードレジスタ3(PMR3)のPWMn = 0として設定してください。

本PWMは、PWDRn = H'FFに設定した場合、Highレベル = $255 \times t\phi$ 、Lowレベル = $t\phi$ になりますので注意してください。

(4) PWMn出力の1周期は、8チャネルともすべて同じです。チャネルごとに独立した周期を設定することはできません。また、PWMn出力のLow → High変化点も8チャネルともすべて同じになります。

(5) アクティブモードおよびスリープモードでPWMを動作させているときに、これらの動作モードを、リセット、ウォッチモード、サブアクティブモード、サブスリープモード、およびスタンバイモードに変更したときには、PWMn出力がハザード出力になる場合がありますので注意してください。

12. A／D 変換器

第12章 目次

12.1 概要	12- 1
12.1.1 特長	12- 1
12.1.2 ブロック図	12- 2
12.1.3 端子構成	12- 3
12.1.4 レジスタ構成	12- 3
12.2 各レジスタの説明	12- 4
12.2.1 A／Dリザルトレジスタ (ADR R)	12- 4
12.2.2 A／Dモードレジスタ (AMR)	12- 4
12.2.3 A／Dスタートレジスタ (ADSR)	12- 6
12.3 動作説明	12- 7
12.3.1 A／D変換動作	12- 7
12.3.2 外部トリガによるA／D変換器の起動	12- 7
12.4 割り込み要因	12- 8
12.5 使用例	12- 8
12.6 使用上の注意	12- 12

12.1 概要

本LSIは、抵抗ラダー方式による逐次比較型A/D変換器を内蔵しており、最大12チャネルのアナログ入力の測定ができます。


12.1.1 特長

A/D変換器の特長を以下に示します。

- 8ビットの分解能
- 入力チャネル：12チャネル
- 変換時間：1チャネル当たり $12.4\mu s$ （5MHz動作時）
- サンプル&ホールド機能
- A/D変換終了割り込み要求を発生
- 外部トリガ入力により、A/D変換開始を指定可能

12.1.2 ブロック図

A/D変換器のブロック図を図12.1に示します。



〈記号説明〉

AMR : A/Dモードレジスタ

ADSR : A/Dスタートレジスタ

ADR : A/Dリザルトレジスタ

図12.1 A/D変換器ブロック図

12.1.3 端子構成

A/D 変換器の端子構成を表12.1に示します。

表12.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	AV _{cc}	入力	アナログ部の電源および基準電圧
アナロググランド端子	AV _{ss}	入力	アナログ部のグランドおよび基準電圧
アナログ入力端子0	AN ₀	入力	アナログ入力チャネル0
アナログ入力端子1	AN ₁	入力	アナログ入力チャネル1
アナログ入力端子2	AN ₂	入力	アナログ入力チャネル2
アナログ入力端子3	AN ₃	入力	アナログ入力チャネル3
アナログ入力端子4	AN ₄	入力	アナログ入力チャネル4
アナログ入力端子5	AN ₅	入力	アナログ入力チャネル5
アナログ入力端子6	AN ₆	入力	アナログ入力チャネル6
アナログ入力端子7	AN ₇	入力	アナログ入力チャネル7
アナログ入力端子8	AN ₈	入力	アナログ入力チャネル8
アナログ入力端子9	AN ₉	入力	アナログ入力チャネル9
アナログ入力端子10	AN ₁₀	入力	アナログ入力チャネル10
アナログ入力端子11	AN ₁₁	入力	アナログ入力チャネル11
外部トリガ入力端子	ADTRG	入力	A/D 変換の開始を制御する外部トリガ入力

12.1.4 レジスタ構成

A/D 変換器のレジスタ構成を表12.2に示します。

表12.2 レジスタ構成

名称	略称	R/W	初期値	アドレス
A/D モードレジスタ	AMR	R/W	H'30	H'FFC4
A/D スタートレジスタ	ADSR	R/W	H'7F	H'FFC6
A/D リザルトレジスタ	ADRR	R	不定	H'FFC5

12.2 各レジスタの説明

12.2.1 A/D リザルトレジスタ (ADR R)

ビット:	7	6	5	4	3	2	1	0
	ADR7	ADR6	ADR5	ADR4	ADR3	ADR2	ADR1	ADR0
初期値:	不定							
R/W:	R	R	R	R	R	R	R	R

ADR Rは、A/D変換された結果を格納する8ビットのリード専用レジスタです。

ADR Rは常にCPUからリード可能です。A/D変換中はADR Rの値は不定で、A/D変換終了時に変換結果の8ビットデータが格納され、次の変換開始までこのデータが保持されます。

ADR Rは、リセットでクリアされません。

12.2.2 A/D モードレジスタ (AMR)

ビット:	7	6	5	4	3	2	1	0
	CKS	TRGE	—	—	CH3	CH2	CH1	CH0
初期値:	0	0	1	1	0	0	0	0
R/W:	R/W	R/W	—	—	R/W	R/W	R/W	R/W

AMRは、8ビットのリードとライトが可能なレジスタで、A/D変換スピードの設定、外部トリガの選択、アナログ入力端子の指定を行います。

リセット時、AMRはH'30にイニシャライズされます。

ビット7:クロックセレクト (CKS)

A/D変換スピードの設定を行います。

ビット7	変換周期	変換時間	
		$\phi = 2 \text{ MHz}$	$\phi = 5 \text{ MHz}$
0	62/ ϕ (初期値)	31 μs	12.4 μs
1	31/ ϕ	15.5 μs	— *

【注】* 12.4 μs 以下の変換時間では、動作が保証されません。12.4 μs 以上になるように選択してください。

ビット 6 : 外部トリガセレクト (T R G E)

外部トリガ入力によるA/D変換の開始を許可または禁止します。

ビット 6	説明	
T R G E		
0	外部トリガによるA/D変換の開始を禁止	(初期値)
1	外部トリガ(ADTRG)端子の立ち上がりエッジ、または立ち下がりエッジでA/D変換を開始*	

【注】* 外部トリガ(ADTRG)端子のエッジ選択はIEGRのIEG4により設定します。詳細は「3.3.2(1) IRQエッジセレクトレジスタ(IEGR)」を参照してください。

ビット 5 ~ 4 : リザーブビット

リザーブビットです。各ビットはリードすると常に1が読み出されます。ライトは無効です。

ビット 3 ~ 0 : チャネルセレクト 3 ~ 0 (CH3 ~ CH0)

アナログ入力チャネルの選択を行います。

チャネル選択の切り換えは、ADSF = 0 の状態で行ってください。

ビット 3	ビット 2	ビット 1	ビット 0	アナログ入力チャネル	
CH3	CH2	CH1	CH0		
0	0	*	*	非選択	(初期値)
			0	AN ₀	
			1	AN ₁	
		1	0	AN ₂	
			1	AN ₃	
	1	0	0	AN ₄	
			1	AN ₅	
		1	0	AN ₆	
			1	AN ₇	
1	0	0	0	AN ₈	
			1	AN ₉	
	1	1	0	AN ₁₀	
			1	AN ₁₁	

* Don't care

12.2.3 A/Dスタートレジスタ (A D S R)

ビット:	7	6	5	4	3	2	1	0
ADSF	—	—	—	—	—	—	—	—
初期値:	0	1	1	1	1	1	1	1
R/W:	R/W	—	—	—	—	—	—	—

A D S R は、8ビットのリードとライトが可能なレジスタで、A/D変換の開始または停止を指定します。

A D S F に 1 をライトまたは外部トリガのエッジ入力により A D S F が 1 にセットされ、A/D 変換が開始します。変換が終了すると変換データは A D R R にセットされ、同時に A D S F は 0 にクリアされます。

ビット7:A/Dスタートフラグ (A D S F)

A/D 変換の開始および終了の確認を行います。

ビット7 A D S F	説明		
0	リード時	A/D変換の終了	(初期値)
	ライト時	A/D変換を強制終了	
1	リード時	A/D変換中	
	ライト時	A/D変換を開始	

ビット6~0:リザーブビット

リザーブビットです。各ビットはリードすると常に 1 が読み出されます。ライトは無効です。

12.3 動作説明

12.3.1 A/D 変換動作

A/D 変換器は逐次比較方式で動作し、8ビットの変換結果が得られます。

ソフトウェアにより ADSF を 1 にセットすると、A/D 変換を開始します。ADSF は、A/D 変換中は 1 を保持しており、変換が終了すると自動的に 0 にクリアされます。

また、変換が終了すると、IRR2 の IRRAD が 1 にセットされます。このとき、IENR2 の IENAD が 1 にセットされていると、A/D 変換終了割り込みが発生します。

A/D 変換中に、AMR により変換時間や入力チャネルの切り換えを行う場合は、誤動作を避けるために ADSF を 0 にクリアして、A/D 変換を強制終了させて行ってください。

12.3.2 外部トリガによる A/D 変換器の起動

A/D 変換器は外部トリガ入力によって A/D 変換を開始させることができます。

外部トリガは I/O ポートの PMR2 の IRQ4 が 1 でかつ AMR の TRGE が 1 のとき、ADTRG 入力端子から入力されます。ADTRG 入力端子から IEGR の IEG4 で指定されたエッジが入力されると、ADSR の ADSF が 1 にセットされ、A/D 変換が開始されます。

このタイミングを図12.2に示します。




図12.2 外部トリガ入力タイミング

12.4 割り込み要因

A/D変換終了時 ($ADSF = 1 \rightarrow 0$)、IRR2のIRRADが1にセットされます。

A/D変換終了割り込みは、IENR2のIENADにより、許可または禁止を指定できます。

詳細は「3.3 割り込み」を参照してください。

12.5 使用例

チャネル1 (AN1)をアナログ入力チャネルに選択した場合の動作例を示します。動作タイミングを図12.3に示します。

- ①入力チャネルを AN1 (AMRのCH3～CH0を 0101)、IENADを1にセットして、A/D変換を開始 ($ADSF = 1$) します。
- ②A/D変換が終了すると、IRRADが1にセットされ、A/D変換結果がADDRに格納されます。同時に $ADSF = 0$ となり、A/D変換器は変換待機となります。
- ③IENAD = 1となっているためA/D変換終了割り込み要求が発生します。
- ④A/D割り込み処理ルーチンが開始されます。
- ⑤A/D変換結果を読み出して、処理します。
- ⑥A/D変換処理ルーチンの実行が終了します。

この後、 $ADSF$ を1にセットするとA/D変換が開始され②～⑥を行います。

A/D変換器の使用手順の概念フローを図12.4、図12.5に示します。




図12.3 A/D変換器の動作例

【注】* ↓は、ソフトウェアによる命令実行を示します。




図12.4 A／D変換器の使用手順の概念フロー(1)
 (ソフトウェアでポーリングする場合)




図12.5 A/D変換器の使用手順の概念フロー(2)
(割り込みを使用する場合)

12.6 使用上の注意

- (1) ADRRの読み出しは、ADSRのADSFが0のときに行ってください。
- (2) A/D変換中に隣接した端子のデジタル入力信号を変化させると変換精度に悪影響を及ぼします。

13. 電氣的特性

第13章 目次

13.1 H 8 / 3 9 4 7 シリーズ絶対最大定格	13- 1
13.2 H 8 / 3 9 4 5、H 8 / 3 9 4 6、H 8 / 3 9 4 7 の電氣的特性	13- 2
13.2.1 電源電圧と動作範囲	13- 2
13.2.2 D C 特性	13- 4
13.2.3 A C 特性	13- 9
13.2.4 A / D 変換器特性	13- 11
13.3 H 8 / 3 9 4 7 シリーズ広温度範囲品（1仕様）絶対最大定格	13- 12
13.4 H 8 / 3 9 4 5、H 8 / 3 9 4 6、H 8 / 3 9 4 7 広温度範囲品（1仕様）の電氣的特性	13- 13
13.4.1 電源電圧と動作範囲	13- 13
13.4.2 D C 特性	13- 15
13.4.3 A C 特性	13- 20
13.4.4 A / D 変換器特性	13- 22
13.5 動作タイミング	13- 23
13.6 出力負荷回路	13- 26
13.7 電氣的特性参考図	13- 27

13.1 H 8 / 3 9 4 7 シリーズ絶対最大定格

絶対最大定格を表13.1に示します。

表13.1 絶対最大定格

項目	記号	規 格 値	単位	備考
電源電圧	V _{cc}	-0.3 ~ +7.0	V	
アナログ電源電圧	AV _{cc}	-0.3 ~ +7.0	V	
プログラム電圧	V _{pp}	-0.3 ~ +13.0	V	
入力電圧	ポート3、B、C以外	-0.3 ~ V _{cc} + 0.3	V	注1
		-0.3 ~ +15.0	V	
	ポート3	AV _{in}	-0.3 ~ AV _{cc} + 0.3	
動作温度	T _{op}	-20 ~ +75	°C	
保存温度	T _{stg}	-55 ~ +125	°C	


【注】*1 絶対最大定格をこえてLSIを使用した場合、LSIの永久破壊となることがあります。また、通常動作では、「電気的特性」の条件で使用することが望ましく、この条件をこえるとLSIの誤動作の原因になるとともに、LSIの信頼性に悪影響をおよぼすことがあります。

13.2 H8/3945、H8/3946、H8/3947の電気的特性


13.2.1 電源電圧と動作範囲

電源電圧と動作範囲（網かけ部）を以下に示します。

(1) 電源電圧と発振周波数の範囲




- ・アクティブ（高速）モード
- ・スリープモード




- ・すべての動作モード


(2) 電源電圧と動作周波数の範囲



- ・アクティブ（高速）モード
- ・スリープモード（C P U および I²C バスインターフェースを除く）




- ・サブアクティブモード
- ・サブスリープモード（C P U および I²C バスインターフェースを除く）
- ・ウォッチモード（C P U および I²C バスインターフェースを除く）




- ・アクティブ（中速）モード

(3) アナログ電源電圧とA／D変換器の動作範囲




- ・アクティブ（高速）モード
- ・スリープモード



- ・アクティブ（中速）モード

(4) 電源電圧とI²Cバスインターフェースの動作範囲



- ・アクティブ（高速）モード
- ・スリープモード

下記動作モードでは、動作させないでください。

- ・アクティブ（中速）モード
- ・サブアクティブモード
- ・サブスリープモード
- ・ウォッチモード

13.2.2 DC 特性

DC 特性を表13.2に示します。

表13.2 DC 特性(1)

(特記なき場合、 $V_{cc}=2.7 \sim 5.5V$ 、 $AV_{cc}=2.7 \sim 5.5V$ 、 $V_{ss}=AV_{ss}=0.0V$ 、 $T_s=-20 \sim +75^{\circ}C$ 、アクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
入力 High レベル電圧	V _{1H}	<u>RBS, NMI,</u> <u>WKP₀ ~ WKP₇,</u> <u>IRQ₀ ~ IRQ₄,</u> TM1B1, TM1B2A, TM1B2B, TMIC, TMIF, TWIG, SCK ₃ , ADTRG, TMC1H, TMR1H	$V_{cc}=4.0 \sim 5.5V$	0.8V _{cc}	—	$V_{cc}+0.3$	V	
				0.9V _{cc}	—	$V_{cc}+0.3$		
		UD, RXD, SCL ₁ , SDA ₁ , SCL ₂ , SDA ₂ ,	$V_{cc}=4.0 \sim 5.5V$	0.7V _{cc}	—	$V_{cc}+0.3$	V	
				0.8V _{cc}	—	$V_{cc}+0.3$		
		OSC ₁	$V_{cc}=4.0 \sim 5.5V$	$V_{cc}-0.5$	—	$V_{cc}+0.3$	V	
				$V_{cc}-0.3$	—	$V_{cc}+0.3$		
		<u>P1₀ ~ P1₇,</u> <u>P2₀ ~ P2₇,</u> <u>P4₀ ~ P4₇,</u> <u>P5₀ ~ P5₇,</u> <u>P6₀ ~ P6₇,</u> <u>P7₀ ~ P7₇,</u> <u>P8₀ ~ P8₇,</u> <u>P9₀ ~ P9₇,</u> <u>PA₀ ~ PA₇</u>	$V_{cc}=4.0 \sim 5.5V$	0.7V _{cc}	—	$V_{cc}+0.3$	V	
				0.8V _{cc}	—	$V_{cc}+0.3$		
				$V_{cc}-0.5$	—	$V_{cc}+0.3$		
				$V_{cc}-0.3$	—	$V_{cc}+0.3$		
				$V_{cc}-0.3$	—	$V_{cc}+0.3$		
				$V_{cc}-0.3$	—	$V_{cc}+0.3$		
				$V_{cc}-0.3$	—	$V_{cc}+0.3$		
				$V_{cc}-0.3$	—	$V_{cc}+0.3$		
		<u>P3₀ ~ P3₇,</u> <u>PB₀ ~ PB₇,</u> <u>PC₀ ~ PC₇</u>	$V_{cc}=4.0 \sim 5.5V$	0.7V _{cc}	—	12.0	V	
				0.8V _{cc}	—	12.0		
		<u>PB₀ ~ PB₇,</u> <u>PC₀ ~ PC₇</u>	$V_{cc}=4.0 \sim 5.5V$	0.7V _{cc}	—	$AV_{cc}+0.3$	V	
				0.8V _{cc}	—	$AV_{cc}+0.3$		
入力 Low レベル電圧	V _{1L}	<u>RBS, NMI,</u> <u>WKP₀ ~ WKP₇,</u> <u>IRQ₀ ~ IRQ₄,</u> TM1B1, TM1B2A, TM1B2B, TMIC, TMIF, TWIG, SCK ₃ , ADTRG, TMC1H, TMR1H	$V_{cc}=4.0 \sim 5.5V$	-0.3	—	0.2V _{cc}	V	
				-0.3	—	0.1V _{cc}		
		UD, RXD, SCL ₁ , SDA ₁ , SCL ₂ , SDA ₂	$V_{cc}=4.0 \sim 5.5V$	-0.3	—	0.3V _{cc}	V	
				-0.3	—	0.2V _{cc}		
		OSC ₁	$V_{cc}=4.0 \sim 5.5V$	-0.3	—	0.5	V	
				-0.3	—	0.3		
		<u>P1₀ ~ P1₇,</u> <u>P2₀ ~ P2₇,</u> <u>P3₀ ~ P3₇,</u> <u>P4₀ ~ P4₇,</u> <u>P5₀ ~ P5₇,</u> <u>P6₀ ~ P6₇,</u> <u>P7₀ ~ P7₇,</u> <u>P8₀ ~ P8₇,</u> <u>P9₀ ~ P9₇,</u> <u>PA₀ ~ PA₇</u>	$V_{cc}=4.0 \sim 5.5V$	-0.3	—	0.3V _{cc}	V	
				-0.3	—	0.2V _{cc}		
				-0.3	—	0.3		
				-0.3	—	0.2V _{cc}		
				-0.3	—	0.3V _{cc}		
				-0.3	—	0.2V _{cc}		
				-0.3	—	0.3V _{cc}		
				-0.3	—	0.2V _{cc}		

TEST端子は V_{ss} に接続してください。

表13.2 DC特性(2)

(特記なき場合、 $V_{CC}=2.7 \sim 5.5V$ 、 $AV_{CC}=2.7 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-20 \sim +75^{\circ}C$ 、サブアクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
出力 High レベル電圧	V_{OH}	P1 _o ～P1 _z , P2 _o ～P2 _z , P4 _o ～P4 _z , P5 _o ～P5 _z , P6 _o ～P6 _z , P7 _o ～P7 _z , P8 _o ～P8 _z , P9 _o ～P9 _z , PA _o ～PA _z	$V_{CC}=4.0 \sim 5.5V$ $-I_{OH}=1.0mA$	$V_{CC}-1.0$	—	—	V	
		$V_{CC}=4.0 \sim 5.5V$ $-I_{OH}=0.5mA$	$V_{CC}-0.5$	—	—			
		$-I_{OH}=0.1mA$	$V_{CC}-0.5$	—	—			
		$V_{CC}=4.0 \sim 5.5V$ $I_{OL}=1.6mA$ $I_{OL}=0.4mA$ $I_{OL}=10mA$ $V_{CC}=4.0 \sim 5.5V$ $I_{OL}=1.6mA$ $I_{OL}=0.4mA$ $SCL_1, SDA_1,$ SCL_2, SDA_2	—	—	0.6			
				—	0.5			
				—	1.5			
				—	0.6			
				—	0.5			
				—	0.6			
				—	0.5			
入出力 リーグ電流	I _{IL}	RES, P4 _z	$V_{IN}=0.5V \sim V_{CC}-0.5V$	—	—	20.0	μA	注 2
		—	—	1.0				
		OSC ₁ , NM ₁ , P1 _o ～P1 _z , P2 _o ～P2 _z , P4 _o ～P4 _z , P5 _o ～P5 _z , P6 _o ～P6 _z , P7 _o ～P7 _z , P8 _o ～P8 _z , P9 _o ～P9 _z , PA _o ～PA _z	$V_{IN}=0.5V \sim V_{CC}-0.5V$	—	—	1.0	μA	
		P3 _o ～P3 _z	$V_{IN}=0.5V \sim 12.0V$	—	—	20.0		
		PB _o ～PB _z , PC _o ～PC _z	$V_{IN}=0.5V \sim AV_{CC}-0.5V$	—	—	1.0		

表13.2 DC特性(3)

(特記なき場合、 $V_{CC}=2.7 \sim 5.5V$ 、 $AV_{CC}=2.7 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-20 \sim +75^{\circ}C$ 、サブアクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
ブルアップ MOS電流	-I _P	P1 _o ～P1 _i , P5 _o ～P5 _i , P6 _o ～P6 _i , P7 _o ～P7 _i ,	$V_{CC}=5V$, $V_{IN}=0V$	50.0	—	300.0	μA	
			$V_{CC}=2.7V$, $V_{IN}=0V$	—	30.0	—		参考値
入力容量	C _{IN}	RES, P4 _o , P9 _o ～P9 _i , 電源端子を除く全 入力端子	f=1MHz, $V_{IN}=0V$, $T_a=25^{\circ}C$	—	—	15.0	pF	
		RES		—	—	60.0		注2
		P4 _o		—	—	15.0		注1
				—	—	30.0		注2
				—	—	15.0		注1
		P9 _o ～P9 _i		—	—	20.0		
アクティブ モード 消費電流	I _{OPERA}	V _{CC}	アクティブ(高速)モード $V_{CC}=5V$, $f_{osc}=10MHz$	—	14.0	24.0	m A	注3 注4
	I _{OPERA}	V _{CC}	アクティブ(中速)モード $V_{CC}=5V$, $f_{osc}=10MHz$	—	2.5	5.0	m A	注3 注4
スリープモード 消費電流	I _{SLEEP}	V _{CC}	$V_{CC}=5V$, $f_{osc}=10MHz$	—	6.5	10.0	m A	注3 注4
サブアクティブ モード 消費電流	I _{SUB}	V _{CC}	$V_{CC}=2.7V$ 32kHz水晶発振子 使用時 ($\phi_{SUB} = \phi_w/2$)	—	30.0	70.0	μA	注3 注4
			$V_{CC}=2.7V$ 32kHz水晶発振子 使用時 ($\phi_{SUB} = \phi_w/8$)	—	15.0	—		注3 注4 参考値
サブスリープ モード 消費電流	I _{SUBSP}	V _{CC}	$V_{CC}=2.7V$ 32kHz水晶発振子 使用時 ($\phi_{SUB} = \phi_w/2$)	—	20.0	50.0	μA	注3 注4
ウォッチモード 消費電流	I _{WATCH}	V _{CC}	$V_{CC}=2.7V$, 32kHz水晶発振子 使用時	—	—	6.0	μA	注3 注4
スタンバイ モード消費電流	I _{STBY}	V _{CC}	32kHz水晶発振子 未使用時	—	—	5.0	μA	注3 注4
RAMデータ 保持電圧	V _{RAM}	V _{CC}		2.0	—	—	V	注3 注4

【注】 *¹ HD6433947に適用します。

*² HD6473947に適用します。

*³ 消費電流測定時の端子の状態

モード	内部状態	各端子	発振端子
アクティブ(高速)モード	動作	V _{cc}	システムクロック発振器： 水晶発振子
アクティブ(中速)モード			サブクロック発振器： X_1 端子 = V _{cc}
スリープモード	タイマのみ動作		
サブアクティブモード	動作		システムクロック発振器： 水晶発振子
サブスリープモード	タイマのみ動作 CPUは停止		サブクロック発振器： 水晶発振子
ウォッチモード	時計用タイム ベースのみ動作 CPUは停止		
スタンバイモード	CPU、タイマともに停止		システムクロック発振器： 水晶発振子 サブクロック発振器： X_1 端子 = V _{cc}

*⁴ プルアップMOSや出力バッファに流れる電流は除きます。

表13.2 DC特性(4)

(特記なき場合、 $V_{CC}=2.7 \sim 5.5V$ 、 $AV_{CC}=2.7 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-20 \sim +75^{\circ}C$ 、アクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
出力 Low レベル許容電流 (1端子あたり)	I _{OL}	ポート3, ポートA 以外の出力端子	$V_{CC}=4.0 \sim 5.5V$	—	—	2.0	mA	
		ポート3, ポートA, $SCL_1, SDA_1,$ SCL_2, SDA_2	$V_{CC}=4.0 \sim 5.5V$	—	—	10.0		
		全出力端子		—	—	0.5		
出力 Low レベル許容電流 (総和)	ΣI_{OL}	ポート3, ポートA 以外の出力端子	$V_{CC}=4.0 \sim 5.5V$	—	—	40.0	mA	
		ポート3, ポートA, $SCL_1, SDA_1,$ SCL_2, SDA_2	$V_{CC}=4.0 \sim 5.5V$	—	—	80.0		
		全出力端子		—	—	20.0		
出力 High レベル許容電流 (1端子あたり)	-I _{OH}	全出力端子	$V_{CC}=4.0 \sim 5.5V$	—	—	2.0	mA	
				—	—	0.2		
出力 High レベル許容電流 (総和)	$\Sigma -I_{OH}$	全出力端子	$V_{CC}=4.0 \sim 5.5V$	—	—	15.0	mA	
				—	—	10.0		

13.2.3 A C 特性

制御信号タイミングを表13.3に、シリアルインタフェースタイミングを表13.4、表13.5に示します。

表13.3 制御信号タイミング

(特記なき場合、 $V_{cc}=2.7 \sim 5.5V$ 、 $AV_{cc}=2.7 \sim 5.5V$ 、 $V_{ss}=AV_{ss}=0.0V$ 、 $T_a=-20 \sim +75^{\circ}C$ 、サブアクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	参照図
				min.	typ.	max.		
システムクロック発振器 発振周波数	t_{osc}	OSC ₁ , OSC ₂	$V_{cc}=4.0 \sim 5.5V$	2.0	—	10.0	MHz	
				2.0	—	5.0		
OSCクロック (ϕ_{osc}) サイクル時間	t_{osc}	OSC ₁ , OSC ₂	$V_{cc}=4.0 \sim 5.5V$	100.0	—	1000.0	n s	注1 図13.1
				200.0	—	1000.0		
システムクロック(φ) サイクル時間	t_{osc}			2	—	16	t_{osc}	注1
				—	—	2000.0		
サブクロック発振器 発振周波数	t_w	X ₁ , X ₂		—	32.768	—	k Hz	
サブクロック(φ _w) サイクル時間	t_w	X ₁ , X ₂		—	30.5	—	μ s	
サブクロック(φ _{sus}) サイクル時間	t_{subcyc}			2	—	8	t_w	注2
インストラクション サイクル時間				2	—	—	t_{osc} t_{subcyc}	
発振安定時間 (水晶発振子)	t_{rc}	OSC ₁ , OSC ₂	$V_{cc}=4.0 \sim 5.5V$	—	—	40.0	m s	
				—	—	60.0		
発振安定時間	t_{rc}	X ₁ , X ₂		—	—	2.0	s	
外部クロック High レベル幅	t_{crh}	OSC ₁	$V_{cc}=4.0 \sim 5.5V$	40.0	—	—	n s	図13.1
				80.0	—	—		
外部クロック Low レベル幅	t_{crl}	OSC ₁	$V_{cc}=4.0 \sim 5.5V$	40.0	—	—	n s	図13.1
				80.0	—	—		
外部クロック 立ち上がり時間	t_{crp}		$V_{cc}=4.0 \sim 5.5V$	—	—	15.0	n s	図13.1
				—	—	20.0		
外部クロック 立ち下がり時間	t_{ctr}		$V_{cc}=4.0 \sim 5.5V$	—	—	15.0	n s	図13.1
				—	—	20.0		
RES端子 Low レベル幅	t_{rel}	RES		10	—	—	t_{osc}	図13.2
入力端子 High レベル幅	t_{ih}	IRQ ₀ ~ IRQ ₄ , WKP ₀ ~ WKP ₇ , ADTRG, NMI, TMIB1, TMIB2A, TMIB2B, TMIC, TMIF, TMIG, TMCIH, TMRIH		2	—	—	t_{osc} t_{subcyc}	図13.3
入力端子 Low レベル幅	t_{il}	IRQ ₀ ~ IRQ ₄ , WKP ₀ ~ WKP ₇ , ADTRG, NMI, TMIB1, TMIB2A, TMIB2B, TMIC, TMIF, TMIG, TMCIH, TMRIH		2	—	—	t_{osc} t_{subcyc}	図13.3
UD端子 最小変化幅	t_{udk} t_{udl}	UD		4	—	—	t_{osc} t_{subcyc}	図13.4

【注】*¹ 外部クロックを入力する場合は1~10MHzとなります。

*² システムコントロールレジスタ2(SYSCR2)のSA1, SA0の設定により決定します。

表13.4 シリアルインターフェース (SCL3) タイミング

(特記なき場合、 $V_{CC}=2.7 \sim 5.5V$ 、 $AV_{CC}=2.7 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_s=-20 \sim +75^{\circ}C$)

項目	記号	測定条件	規格値			単位	参照図	
			min.	typ.	max.			
入力 クロックサイクル	t_{cycle}		4	—	—	t_{cycle}	図13.5	
クロック同期			6	—	—			
入力クロックパルス幅	t_{sckw}		0.4	—	0.6	t_{cycle}	図13.6	
送信データ遅延時間 (クロック同期)	t_{txd}	$V_{CC}=4.0 \sim 5.5V$	—	—	1	t_{cycle}		
			—	—	1			
受信データセットアップ時間 (クロック同期)	t_{rxs}	$V_{CC}=4.0 \sim 5.5V$	200.0	—	—	ns		
			400.0	—	—			
受信データホールド時間 (クロック同期)	t_{rxh}	$V_{CC}=4.0 \sim 5.5V$	200.0	—	—	ns		
			400.0	—	—			

表13.5 I²Cバスインターフェース (I²C1、I²C2) タイミング(特記なき場合、 $V_{CC}=4.5 \sim 5.5V$ 、 $AV_{CC}=4.5 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_s=-20 \sim +75^{\circ}C$)

項目	記号	適用端子	測定条件	規格値			単位	参照図
				min.	typ.	max.		
SCLクロックサイクル時間	t_{scl}	SCL ₁ , SCL ₂		12t _{cycle}	—	—	ns	図13.7
SCLクロックHighパルス幅	t_{sclkH}	SCL ₁ , SCL ₂		3t _{cycle}	—	—	ns	
SCLクロックLowパルス幅	t_{sclL}	SCL ₁ , SCL ₂		5t _{cycle}	—	—	ns	
SCL, SDA立ち上がり時間	t_{sr}	SCL ₁ , SDA ₁ , SCL ₂ , SDA ₂	標準モード 100kbit/s(max)	—	—	1000	ns	図13.7 注1
			高速モード 400kbit/s(max)	20+0.1C _s	—	300		
SCL, SDA立ち下がり時間	t_{sf}	SCL ₁ , SDA ₁ , SCL ₂ , SDA ₂	標準モード 100kbit/s(max)	—	—	300	ns	図13.7 注2
			高速モード 400kbit/s(max)	(20+0.1C _s)/2	—	300		
バスフリー時間	t_{sfr}	SDA ₁ , SDA ₂		7t _{cycle} -300	—	—	ns	図13.7
開始条件ホールド時間	t_{startH}	SCL ₁ , SCL ₂		3t _{cycle}	—	—	ns	
再送開始条件セットアップ時間	t_{startS}	SCL ₁ , SCL ₂		3t _{cycle}	—	—	ns	
停止条件セットアップ時間	t_{stopS}	SDA ₁ , SDA ₂		3t _{cycle}	—	—	ns	
SDAデータセットアップ時間	t_{sdas}	SDA ₁ , SDA ₂		1t _{cycle} +10	—	—	ns	図13.7 注3
SDAデータホールド時間	t_{sdah}	SDA ₁ , SDA ₂		0	—	—	ns	図13.7
各バスラインの容電性負荷	Cb	SDA ₁ , SDA ₂		—	—	400	pF	

【注】 *1 マスタモードで使用する場合、立ち上がり時間 t_{sr} が $2.5t_{cycle}$ 以上になるとクロックのHigh幅を確保する機能が働き転送レートが低下しますので注意してください。

*2 SCL、SDA立ち下がり時間 t_{sf} の特性については図13.9を参考にしてください。

*3 SDAデータセットアップ時間 t_{SDAS} は $t_{SDAS} = 200 \sim 240\text{ns}$ ($f_{osc} = 10 \sim 8.33\text{MHz}$) の範囲の時 250ns 以下になります。

13.2.4 A/D 変換器特性

A/D 変換器特性を表13.6に示します。

表13.6 A/D 変換器特性

(特記なき場合、 $V_{cc}=2.7 \sim 5.5V$ 、 $V_{ss} = AV_{ss} = 0.0V$ 、 $T_a = -20 \sim +75^{\circ}C$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
アナログ電源電圧	AV_{cc}	AV_{cc}		4.0	—	5.5	V	注 1
アナログ入力電圧	AV_{IN}	$AN_0 \sim AN_{11}$		-0.3	—	$AV_{cc}+0.3$		
アナログ電源電流	AI_{OPE}	AV_{cc}	$AV_{cc}=5.0V$	—	—	1.5	mA	
	AI_{STOP1}	AV_{cc}		—	150.0	—	μA	注 2 参考値
	AI_{STOP2}	AV_{cc}		—	—	5	μA	注 3
アナログ入力容量	C_{AIN}	$AN_0 \sim AN_{11}$		—	—	30	pF	
許容信号源インピーダンス	R_{AIN}			—	—	10	kΩ	
分解能(データ長)				—	—	8	ビット	
非直線性誤差				—	—	± 2.0	LSB	
量子化誤差				—	—	± 0.5		
絶対精度				—	—	± 2.5		
変換時間			$AV_{cc}=4.5 \sim 5.5V$	12.4	—	124	μs	
			$AV_{cc}=4.0 \sim 5.5V$	24.8	—	124		

【注】^{*1} A/D 変換器を使用しない場合は $AV_{cc}=V_{cc}$ としてください。

^{*2} AI_{STOP1} はアクティブモード、スリープモードでの A/D 変換待機時の電流値です。

^{*3} AI_{STOP2} はリセット、スタンバイモード、ウォッチモード、サブアクティブモード、およびサブスリープモードでの A/D 変換待機時の電流値です。

13.3 H 8 / 3947 シリーズ広温範囲品（1仕様）絶対最大定格

絶対最大定格を表13.7に示します。

表13.7 絶対最大定格

項目	記号	規 格 値	単位	備考
電源電圧	V _{cc}	-0.3 ~ +7.0	V	
アナログ電源電圧	AV _{cc}	-0.3 ~ +7.0	V	
プログラム電圧	V _{pp}	-0.3 ~ +13.0	V	
入力電圧	ポート3、B、C以外	V _{in}	-0.3 ~ V _{cc} + 0.3	注1
	ポート3		-0.3 ~ +15.0	
	ポートB、C	AV _{in}	-0.3 ~ AV _{cc} + 0.3	
動作温度	T _{opr}	-40 ~ +85	°C	
保存温度	T _{stg}	-55 ~ +125	°C	

【注】*1 絶対最大定格をこえてLSIを使用した場合、LSIの永久破壊となることがあります。また、通常動作では、「電気的特性」の条件で使用することが望ましく、この条件をこえるとLSIの誤動作の原因になるとともに、LSIの信頼性に悪影響をおよぼすことがあります。


13.4 H8/3945、H8/3946、H8/3947

広温度範囲品（1仕様）の電気的特性


13.4.1 電源電圧と動作範囲

電源電圧と動作範囲（網かけ部）を以下に示します。

(1) 電源電圧と発振周波数の範囲




- ・アクティブ（高速）モード
- ・スリープモード




- ・すべての動作モード


(2) 電源電圧と動作周波数の範囲



- ・アクティブ（高速）モード
- ・スリープモード（CPUおよびI²Cバスインターフェースを除く）




- ・サブアクティブモード
- ・サブスリープモード（CPUおよびI²Cバスインターフェースを除く）
- ・ウォッチモード（CPUおよびI²Cバスインターフェースを除く）




- ・アクティブ（中速）モード

(3) アナログ電源電圧とA／D変換器の動作範囲




- ・アクティブ（高速）モード
- ・スリープモード



- ・アクティブ（中速）モード

(4) 電源電圧とI²Cバスインターフェースの動作範囲



- ・アクティブ（高速）モード
- ・スリープモード

下記動作モードでは、動作させないでください。

- ・アクティブ（中速）モード
- ・サブアクティブモード
- ・サブスリープモード
- ・ウォッチモード

13.4.2 DC特性

広温度範囲品（I仕様）のDC特性を表13.8に示します。

表13.8 広温度範囲品（I仕様）のDC特性(1)

(特記なき場合、 $V_{cc}=4.5 \sim 5.5V$ 、 $AV_{cc}=4.5 \sim 5.5V$ 、 $V_{ss}=AV_{ss}=0.0V$ 、 $T_a=-40 \sim +85^{\circ}C$ 、#アクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
入力 High レベル電圧	V_{in}	<u>RES, NWI,</u> <u>WKP_o ~ WKP_i,</u> <u>IRQ_o ~ IRQ_i,</u> TWIB1, TWIB2A, TWIB2B, TMIC, TMIF, TMIG, SCK _o , ADTRG, TMCIH, TMRIH		0.8V _{cc}	—	$V_{cc}+0.3$	V	
		UD, RXD, SCL _o , SDA _o , SCL _i , SDA _i ,		0.7V _{cc}	—	$V_{cc}+0.3$	V	
		OSC _o		$V_{cc}-0.5$	—	$V_{cc}+0.3$	V	
		P1 _o ~ P1 _i , P2 _o ~ P2 _i , P4 _o ~ P4 _i , P5 _o ~ P5 _i , P6 _o ~ P6 _i , P7 _o ~ P7 _i , P8 _o ~ P8 _i , P9 _o ~ P9 _i , PA _o ~ PA _i		0.7V _{cc}	—	$V_{cc}+0.3$	V	
		P3 _o ~ P3 _i		0.7V _{cc}	—	12.0	V	
		PB _o ~ PB _i , PC _o ~ PC _i		0.7V _{cc}	—	$AV_{cc}+0.3$	V	
		<u>RES, NWI,</u> <u>WKP_o ~ WKP_i,</u> <u>IRQ_o ~ IRQ_i,</u> TWIB1, TWIB2A, TWIB2B, TMIC, TMIF, TMIG, SCK _o , ADTRG, TMCIH, TMRIH		-0.3	—	0.2V _{cc}	V	
		UD, RXD, SCL _o , SDA _o , SCL _i , SDA _i		-0.3	—	0.3V _{cc}	V	
		OSC _o		-0.3	—	0.5	V	
		P1 _o ~ P1 _i , P2 _o ~ P2 _i , P3 _o ~ P3 _i , P4 _o ~ P4 _i , P5 _o ~ P5 _i , P6 _o ~ P6 _i , P7 _o ~ P7 _i , P8 _o ~ P8 _i , P9 _o ~ P9 _i , PA _o ~ PA _i , PB _o ~ PB _i , PC _o ~ PC _i		-0.3	—	0.3V _{cc}	V	

TEST端子は V_{ss} に接続してください。

表13.8 広温度範囲品（I仕様）のDC特性(2)

(特記なき場合、 $V_{CC}=4.5 \sim 5.5V$ 、 $AV_{CC}=4.5 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-40 \sim +85^{\circ}C$ 、ザンクティップモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
出力 High レベル電圧	V_{OH}	P1 _o ～P1 _z , P2 _o ～P2 _z , P4 _o ～P4 _z , P5 _o ～P5 _z , P6 _o ～P6 _z , P7 _o ～P7 _z , P8 _o ～P8 _z , P9 _o ～P9 _z , PA _o ～PA _z	- $I_{OH}=1.0mA$	$V_{CC}=1.0$	—	—	V	
			- $I_{OH}=0.5mA$	$V_{CC}=0.5$	—	—		
出力 Low レベル電圧	V_{OL}	P1 _o ～P1 _z , P2 _o ～P2 _z , P4 _o ～P4 _z , P5 _o ～P5 _z , P6 _o ～P6 _z , P7 _o ～P7 _z , P8 _o ～P8 _z , P9 _o ～P9 _z	$I_{OL}=1.6mA$	—	—	0.6	V	
		$I_{OL}=0.4mA$	—	—	0.5			
		P3 _o ～P3 _z , PA _o ～PA _z	$I_{OL}=10mA$	—	—	1.5		
			$I_{OL}=1.6mA$	—	—	0.6		
			$I_{OL}=0.4mA$	—	—	0.5		
		SCL ₁ , SDA ₁ , SCL ₂ , SDA ₂	$I_{OL}=6mA$	—	—	0.6		
			$I_{OL}=0.4mA$	—	—	0.5		
入出力 リード電流	I_{IL}	RES, P4 _z	$V_{IN}=0.5V \sim V_{CC}-0.5V$	—	—	24.0	μA	注 2
				—	—	2.0		注 1
		OSC ₁ , NMI, P1 _o ～P1 _z , P2 _o ～P2 _z , P4 _o ～P4 _z , P5 _o ～P5 _z , P6 _o ～P6 _z , P7 _o ～P7 _z , P8 _o ～P8 _z , P9 _o ～P9 _z , PA _o ～PA _z	$V_{IN}=0.5V \sim V_{CC}-0.5V$	—	—	2.0	μA	
				—	—	2.0		
			$P3o \sim P3z$	$V_{IN}=0.5V \sim 12.0V$	—	—	24.0	
			$PBo \sim PBz$	$V_{IN}=0.5V \sim AV_{CC}-0.5V$	—	—	2.0	
			$PCo \sim PCz$		—	—		

表13.8 広温度範囲品（1仕様）のDC特性(3)

(特記なき場合、 $V_{CC}=4.5 \sim 5.5V$ 、 $AV_{CC}=4.5 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-40 \sim +85^\circ C$ 、#7アクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
ブルアップ MOS電流	-I _P	P ₁ ~P ₁ ,, P ₅ ~P ₅ ,, P ₆ ~P ₆ ,, P ₇ ~P ₇ ,	$V_{CC}=5V$, $V_{IN}=0V$	20.0	—	330.0	μA	参考値
入力容量	C _{IS}	RES, P ₄ ,, P ₉ ,~P ₉ , 電源端子を除く全 入力端子	$f=1MHz$, $V_{IN}=0V$, $T_a=25^\circ C$	—	—	15.0	pF	
		RES		—	—	60.0		注2
		P ₄ ,		—	—	15.0		注1
				—	—	30.0		注2
				—	—	15.0		注1
		P ₉ ,~P ₉ ,		—	—	20.0		
アクティブ モード 消費電流	I _{OPPE1}	V _{CC}	アクリティブ(高速)モード $V_{CC}=5V$, $f_{osc}=10MHz$	—	14.0	30.0	mA	注3 注4
	I _{OPPE2}	V _{CC}	アクリティブ(中速)モード $V_{CC}=5V$, $f_{osc}=10MHz$	—	2.5	6.0	mA	注3 注4
スリープモード 消費電流	I _{SLEEP}	V _{CC}	$V_{CC}=5V$, $f_{osc}=10MHz$	—	6.5	12.0	mA	注3 注4
サブアクティブ モード 消費電流	I _{SUS}	V _{CC}	$V_{CC}=5.0V$ 32kHz水晶発振子 使用時 ($\phi_{SUS} = \phi_w/2$)	—	60.0	70.0	μA	注3 注4
			$V_{CC}=5.0V$ 32kHz水晶発振子 使用時 ($\phi_{SUS} = \phi_w/8$)	—	50.0	—		注3 注4 参考値
サブスリープ モード 消費電流	I _{SUSP}	V _{CC}	$V_{CC}=5.0V$ 32kHz水晶発振子 使用時 ($\phi_{SUS} = \phi_w/2$)	—	40.0	—	μA	注3 注4 参考値
ウォッチモード 消費電流	I _{WATCH}	V _{CC}	$V_{CC}=5.0V$, 32kHz水晶発振子 使用時	—	6.0	—	μA	注3 注4 参考値
スタンバイ モード消費電流	I _{STBY}	V _{CC}	32kHz水晶発振子 未使用時	—	—	10.0	μA	注3 注4
RAMデータ 保持電圧	V _{RAM}	V _{CC}		2.0	—	—	V	注3 注4

【注】 *¹ HD 6433947、HD 6433946、HD 6433945のWTR品に適用します。

*² HD 6473947のWTR品に適用します。

*³ 消費電流測定時の端子の状態

モード	内部状態	各端子	発振端子
アクティブ（高速）モード	動作		システムクロック発振器： 水晶発振子
アクティブ（中速）モード			サブクロック発振器： X_1 端子 = V_{cc}
スリープモード	タイマのみ動作	V_{cc}	システムクロック発振器： 水晶発振子
サブアクティブモード	動作		サブクロック発振器： 水晶発振子
サブスリープモード	タイマのみ動作 CPUは停止		
ウォッチモード	時計用タイム ベースのみ動作 CPUは停止		
スタンバイモード	CPU、タイマ ともに停止		システムクロック発振器： 水晶発振子 サブクロック発振器： X_1 端子 = V_{cc}

*⁴ プルアップMOSや出力バッファに流れる電流は除きます。

表13.8 広温度範囲品（I仕様）のDC特性(4)

(特記なき場合、 $V_{CC}=4.5 \sim 5.5V$ 、 $AV_{CC}=4.5 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-40 \sim +85^\circ C$ 、アクティブモードを含む)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
出力 Low レベル許容電流 (1端子あたり)	I_{OL}	ポート3, ポートA 以外の出力端子		—	—	2.0	mA	
		ポート3, ポートA, $SCL_1, SDA_1,$ SCL_2, SDA_2		—	—	10.0		
出力 Low レベル許容電流 (総和)	ΣI_{OL}	ポート3, ポートA 以外の出力端子		—	—	40.0	mA	
		ポート3, ポートA, $SCL_1, SDA_1,$ SCL_2, SDA_2		—	—	80.0		
出力 High レベル許容電流 (1端子あたり)	$-I_{OH}$	全出力端子		—	—	2.0	mA	
出力 High レベル許容電流 (総和)	$\Sigma -I_{OH}$	全出力端子		—	—	15.0	mA	

13.4.3 A C 特性

広温度範囲品（I仕様）の制御信号タイミングを表13.9に、シリアルインターフェースタイミングを表13.10、表13.11に示します。

表13.9 広温度範囲品（I仕様）の制御信号タイミング

（特記なき場合、 $V_{CC}=4.5 \sim 5.5V$ 、 $AV_{CC}=4.5 \sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-40 \sim +85^\circ C$ 、#77クレイモードを含む）

項目	記号	適用端子	測定条件	規格値			単位	参照図
				min.	typ.	max.		
システムクロック発振器 発振周波数	f_{osc}	OSC_1, OSC_2		2.0	—	10.0	MHz	
OSCクロック（ ϕ_{osc} ） サイクル時間	t_{osc}	OSC_1, OSC_2		100.0	—	1000.0	n s	注1 図13.1
システムクロック（ ϕ ） サイクル時間	t_{osc}			2	—	16	t_{osc}	注1
				—	—	2000.0	n s	
#クロック発振器 発振周波数	f_w	X_1, X_2		—	32.768	—	k Hz	
#クロック（ ϕ_w ） サイクル時間	t_w	X_1, X_2		—	30.5	—	μs	
#クロック（ ϕ_{osc} ） サイクル時間	t_{osc}			2	—	8	t_w	注2
インストラクション サイクル時間				2	—	—	t_{osc} t_{cycle}	
発振安定時間 (水晶発振子)	t_{st}	OSC_1, OSC_2		—	—	40.0	m s	
発振安定時間	t_{st}	X_1, X_2		—	—	2.0	s	
外部クロック High レベル幅	t_{CPH}	OSC_1		40.0	—	—	n s	図13.1
外部クロック Low レベル幅	t_{CPL}	OSC_1		40.0	—	—	n s	図13.1
外部クロック 立ち上がり時間	t_{CPH}			—	—	15.0	n s	図13.1
外部クロック 立ち下がり時間	t_{CPL}			—	—	15.0	n s	図13.1
RES端子 Low レベル幅	t_{REL}	RES		10	—	—	t_{osc}	図13.2
入力端子 High レベル幅	t_{IH}	$\overline{IRQ_0} \sim \overline{IRQ_4},$ $\overline{WKP_0} \sim \overline{WKP_4},$ $\overline{ADTRG}, \overline{NMI}, \overline{TMIB1},$ $\overline{TMIB2A}, \overline{TMIB2B},$ $\overline{TMIC}, \overline{TMIF}, \overline{TMIG},$ $\overline{TMCIH}, \overline{TMRIH}$		2	—	—	t_{osc} t_{cycle}	図13.3
入力端子 Low レベル幅	t_{IL}	$\overline{IRQ_0} \sim \overline{IRQ_4},$ $\overline{WKP_0} \sim \overline{WKP_4},$ $\overline{ADTRG}, \overline{NMI}, \overline{TMIB1},$ $\overline{TMIB2A}, \overline{TMIB2B},$ $\overline{TMIC}, \overline{TMIF}, \overline{TMIG},$ $\overline{TMCIH}, \overline{TMRIH}$		2	—	—	t_{osc} t_{cycle}	図13.3
UD端子 最小変化幅	t_{UDH} t_{UDL}	UD		4	—	—	t_{osc} t_{cycle}	図13.4

【注】*1 外部クロックを入力する場合は1~10MHzとなります。

*2 システムコントロールレジスタ2(SYSCR2)のSA1, SA0の設定により決定します。

表13.10 広温度範囲品（1仕様）のシリアルインターフェース（SCL3）タイミング
(特記なき場合、 $V_{CC}=4.5\sim 5.5V$ 、 $AV_{CC}=4.5\sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-40\sim +85^{\circ}C$)

項目	記号	測定条件	規格値			単位	参照図
			min.	typ.	max.		
入力	調歩同期	t_{cyc}	4	—	—	t_{cyc}	図13.5
クロックサイクル	クロック同期		6	—	—		
入力クロックパルス幅	t_{SCKW}		0.4	—	0.6	t_{cyc}	図13.6
送信データ遅延時間 (クロック同期)	t_{txD}		—	—	1	t_{cyc}	
受信データセットアップ時間 (クロック同期)	t_{RXS}		200.0	—	—	ns	図13.6
受信データホールド時間 (クロック同期)	t_{RXH}		200.0	—	—	ns	

表13.11 広温度範囲品（1仕様）のI²Cバスインターフェース（I²C1、I²C2）タイミング
(特記なき場合、 $V_{CC}=4.5\sim 5.5V$ 、 $AV_{CC}=4.5\sim 5.5V$ 、 $V_{SS}=AV_{SS}=0.0V$ 、 $T_a=-40\sim +85^{\circ}C$)

項目	記号	適用端子	測定条件	規格値			単位	参照図
				min.	typ.	max.		
SCLクロックサイクル時間	t_{SCL}	SCL ₁ , SCL ₂		12t _{cyc}	—	—	ns	図13.7
SCLクロックHighパルス幅	t_{SCLH}	SCL ₁ , SCL ₂		3t _{cyc}	—	—	ns	
SCLクロックLowパルス幅	t_{SCLL}	SCL ₁ , SCL ₂		5t _{cyc}	—	—	ns	
SCL, SDA立ち上がり時間	t_{sr}	SCL ₁ , SDA ₁ , SCL ₂ , SDA ₂	標準モード 100kbit/s(max)	—	—	1000	ns	図13.7 注1
高速モード 400kbit/s(max)			20+0.1C _s	—	—	300		
SCL, SDA立ち下がり時間	t_{sr}	SCL ₁ , SDA ₁ , SCL ₂ , SDA ₂	標準モード 100kbit/s(max)	—	—	300	ns	図13.7 注2
高速モード 400kbit/s(max)			(20+0.1C _s)/2	—	—	300		
バスフリー時間	t_{sfr}	SDA ₁ , SDA ₂		7t _{cyc} -300	—	—	ns	図13.7
開始条件ホールド時間	t_{startH}	SCL ₁ , SCL ₂		3t _{cyc}	—	—	ns	
再送開始条件セットアップ時間	$t_{startAS}$	SCL ₁ , SCL ₂		3t _{cyc}	—	—	ns	
停止条件セットアップ時間	t_{stopAS}	SDA ₁ , SDA ₂		3t _{cyc}	—	—	ns	
SDAデータセットアップ時間	t_{SDAS}	SDA ₁ , SDA ₂		1t _{cyc} +10	—	—	ns	図13.7 注3
SDAデータホールド時間	t_{SDAH}	SDA ₁ , SDA ₂		0	—	—	ns	図13.7
各バスラインの容量性負荷	C _s	SDA ₁ , SDA ₂		—	—	400	pF	

【注】 *1 マスター mode で使用する場合、立ち上がり時間 t_{sr} が $2.5t_{cyc}$ 以上になるとクロックの High 幅を確保する機能が働き転送レートが低下しますので注意してください。

*2 SCL, SDA 立ち下がり時間 t_{sr} の特性については図13.9を参考にしてください。

*3 SDA データセットアップ時間 t_{SDAS} は $t_{cyc} = 200\sim 240\text{ns}$ ($f_{osc} = 10\sim 8.33\text{MHz}$) の範囲の時 250ns 以下になります。

13.4.4 A/D 変換器特性

広温度範囲品（I仕様）のA/D変換器特性を表13.12に示します。

表13.12 広温度範囲品（I仕様）のA/D変換器特性
(特記なき場合、 $V_{cc}=4.5\sim 5.5V$ 、 $V_{ss} = AV_{ss} = 0.0V$ 、 $T_s=-40\sim +85^{\circ}C$)

項目	記号	適用端子	測定条件	規格値			単位	備考
				min.	typ.	max.		
アナログ電源電圧	AV_{cc}	AV_{cc}		4.5	—	5.5		
アナログ入力電圧	AV_{IN}	$AN_0 \sim AN_{11}$		-0.3	—	$AV_{cc}+0.3$		
アナログ電源電流	AI_{ope}	AV_{cc}	$AV_{cc}=5.0V$	—	—	1.5	mA	
	AI_{stop1}	AV_{cc}		—	150.0	—	μA	注2 参考値
	AI_{stop2}	AV_{cc}		—	—	5	μA	注3
アナログ入力容量	C_{AIN}	$AN_0 \sim AN_{11}$		—	—	30	pF	
許容信号源インピーダンス	R_{AIN}			—	—	10	$k\Omega$	
分解能(データ長)				—	—	8	ビット	
非直線性誤差				—	—	± 2.0	LSB	
量子化誤差				—	—	± 0.5		
絶対精度				—	—	± 2.5		
変換時間				12.4	—	124	μs	

【注】^{*1} A/D変換器を使用しない場合は $AV_{cc}=V_{cc}$ としてください。

^{*2} AI_{stop1} はアクティブモード、スリープモードでのA/D変換待機時の電流値です。

^{*3} AI_{stop2} はリセット、スタンバイモード、ウォッチモード、サブアクティブモード、およびサブスリープモードでのA/D変換待機時の電流値です。

13.5 動作タイミング

動作タイミングを図13.1～図13.7に示します。




図13.1 システムクロック入力タイミング




図13.2 RES端子 Low レベル幅タイミング




図13.3 入力タイミング




図13.4 UD端子最小変化幅タイミング





図13.5 SCK₃入力クロックタイミング




【注】* 出力タイミング参照レベル

出力 High レベル	$V_{OH}=2.0V$
出力 Low レベル	$V_{OL}=0.8V$

負荷条件は図13.8を参照してください。

図13.6 SCI3クロック同期式モード入出力タイミング



【注】* S、P、Srはそれぞれ以下のことを示します。

S : 開始条件

P : 停止条件

Sr : 再送「開始」条件

図13.7 I²C 1、I²C 2バスインターフェース入出力タイミング

13.6 出力負荷回路






図13.8 出力負荷条件

13.7 電気的特性参考図



負荷容量依存性

条件: $R_p = 820\Omega$, $\text{Temp} = 25^\circ\text{C}$



温度依存性

条件: $C_p = 400\text{pF}$, $R_p = 820\Omega$

図 13.9(a) SCL, SDA 出力特性参考図




図 13.9(b) 測定項目




図 13.9(c) 測定条件

13.9 I²Cバスインタフェース電気的特性参考図

付録

付録 目次

A.	命令	A - 1
A.1	命令一覧	A - 1
A.2	オペレーションコードマップ	A - 11
A.3	命令実行ステート数	A - 12
B.	レジスター一覧	B - 1
B.1	I/O レジスター一覧(1)	B - 1
B.2	I/O レジスター一覧(2)	B - 5
C.	I/O ポートブロック図	C - 1
C.1	ポート1 ブロック図	C - 1
C.2	ポート2 ブロック図	C - 6
C.3	ポート3 ブロック図	C - 11
C.4	ポート4 ブロック図	C - 12
C.5	ポート5 ブロック図	C - 16
C.6	ポート6 ブロック図	C - 17
C.7	ポート7 ブロック図	C - 18
C.8	ポート8 ブロック図	C - 19
C.9	ポート9 ブロック図	C - 20
C.10	ポートA ブロック図	C - 27
C.11	ポートB ブロック図	C - 28
C.12	ポートC ブロック図	C - 29
D.	各処理状態におけるポートの状態	D - 1
E.	外形寸法図	E - 1

付録

A. 命令

A.1 命令一覧

《オペレーションの記号》

R d 8/16	汎用レジスタ（デスティネーション側）8ビット／16ビット
R s 8/16	汎用レジスタ（ソース側）8ビット／16ビット
R n 8/16	汎用レジスタ 8ビット／16ビット
CCR	コンディションコードレジスタ
N	CCRのN（ネガティブ）フラグ
Z	CCRのZ（ゼロ）フラグ
V	CCRのV（オーバフロー）フラグ
C	CCRのC（キャリ）フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#xx: 3/8/16	イミディエイトデータ3ビット／8ビット／16ビット
d: 8/16	ディスプレースメント8ビット／16ビット
@aa: 8/16	絶対アドレス8ビット／16ビット
+	加算
-	減算
×	乗算
÷	除算
^	論理積
∨	論理和
⊕	排他的論理和
→	転送
-	論理的補数

《コンディションコードの記号》

記号	
↑	実行結果にしたがって変化することを表します。
*	不確定であることを表します（値を保証しません）。
0	常に“0”にクリアされることを表します。
-	実行結果に影響を受けないことを表します。


表A.1 命令セット一覧(1)

二進モニック	サイズ	アドレスシングモード/命令長(バイト)										オペレーション	コンディションコード	実行時間		
		#xx:8/16	Rn	@Rn	@(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@(d:8, PC)	@aa	-	H	N	Z	V	C	
MOV	MOV.B #xx:8, Rd	B	2							#xx:8→Rd8	-	-	†	0	-	2
	MOV.B Rs, Rd	B		2						Rs8→Rd8	-	-	†	0	-	2
	MOV.B @Rs, Rd	B		2						@Rs16→Rd8	-	-	†	0	-	4
	MOV.B @(d:16, Rs), Rd	B		4						@(d:16, Rs16)→Rd8	-	-	†	0	-	6
	MOV.B @Rs+, Rd	B			2					@Rs16→Rd8	-	-	†	0	-	6
	MOV.B @aa:8, Rd	B				2				@16H→Rs16	-	-	†	0	-	6
	MOV.B @aa:16, Rd	B				4				@aa:8→Rd8	-	-	†	0	-	4
	MOV.B Rs, @Rd	B		2						@aa:16→Rd8	-	-	†	0	-	6
	MOV.B Rs, @(d:16, Rd)	B			4					Rs8→@Rd16	-	-	†	1	0	4
	MOV.B Rs, @-Rd	B				2				Rs8→@d:16, Rd16	-	-	†	1	0	6
	MOV.W Rs, @Rd	W				2				Rd16-1→Rd16	-	-	†	1	0	6
	MOV.W Rs, @aa:8	B				2				Rs8→@Rd16	-	-	†	0	-	6
	MOV.W Rs, @aa:16	B				4				Rs8→@aa:8	-	-	†	0	-	4
	MOV.W #xx:16, Rd	W	4							Rs8→@aa:16	-	-	†	1	0	6
	MOV.W Rs, Rd	W	2							#xx:16→Rd	-	-	†	1	0	4
	MOV.W @Rs, Rd	W		2						Rd16→Rd16	-	-	†	1	0	2
	MOV.W @(d:16, Rs), Rd	W			4					@Rs16→Rd16	-	-	†	1	0	4
	MOV.W @Rs+, Rd	W				2				@(d:16, Rs16)→Rd16	-	-	†	1	0	6
	MOV.W @aa:16, Rd	W					4			Rs16+2→Rs16	-	-	†	1	0	6
	MOV.W Rs, @d:16, Rd	W					4			@aa:16→Rd16	-	-	†	1	0	6
	MOV.W Rs, @Rd	W		2						Rs16→@Rd16	-	-	†	1	0	4
	MOV.W Rs, @d:16, Rd	W			4					Rs16→@d:16, Rd16	-	-	†	1	0	6








表A.1 命令セット一覧(2)

二—モニック		アドレッシングモード／命令長(バイト)						オペレーションコード			コンディションコード			実行 バー- 数
MOV	W Rs, @-Rd	#xx:8/16	Rn	@Rn	0(d:16, Rn)	0-Rn/0Rn†	0aa:8/16	0(d:8, PC)	0@aa	-	Rd16-2→Rd16	-	I H N Z V C	
MOV	W Rs, @aa:16	W									Rs16→@Rd16	-	↑ ↑ 0 -	6
POP	POP Rd	W				2					0SP→Rd16	-	↑ ↑ 0 -	6
PUSH	PUSH Rs	W				2					SP+2→SP	-	↑ ↑ 0 -	6
ADD	ADD B #xx:8, Rd	B	2								SP-2→SP	-	↑ ↑ 0 -	6
ADD	ADD B Rs, Rd	B	2								Rs16→0SP	-	↑ ↑ 0 -	6
ADDX	ADDX B #xx:8, Rd	B	2								Rd8+#xx:8→Rd8	-	↑ ↑ 1 1 .2	
ADDX	ADDX B Rs, Rd	B	2								Rd8+Rs8→Rd8	-	↑ ↑ 1 1 1 2	
ADDS	ADDS W #1, Rd	W	2								Rd16+Rs16→Rd16	-	① ↑ 1 1 1 2	
ADDS	ADDS W #2, Rd	W	2								Rd8+#xx:8+C→Rd8	-	↑ ↑ ② ↑ 1 2	
INC	INC B Rd	B	2								Rd8+Rs8+C→Rd8	-	↑ ↑ ② ↑ 1 2	
DAA	DAA B Rd	B	2								Rd16+1→Rd16	-	- - - -	2
SUB	SUB B Rs, Rd	B	2								Rd16+2→Rd16	-	- - - -	2
SUB	SUB W Rs, Rd	W	2								Rd8+1→Rd8	-	↑ ↑ 1 1 -	2
SUBX	SUBX B #xx:8, Rd	B	2								Rd8 10進補正→Rd8	-	* ↑ 1 1 * ③ 2	
SUBX	SUBX B Rs, Rd	B	2								Rd8-Rs8→Rd8	-	↑ ↑ 1 1 1 2	

表A.1 命令セット一覧(3)

二モニック		アドレスシングモード/命令長(バイト)		オペレーション		コンディションコード実行行数		
	サイズ	#xx:8/16	Rn #Rn	θ(d:16, Rn) θ-Rn/θRn†	θaa:8/16 θ(d:8, PC)	θ@aa	-	1 H N Z V C
SUBS	SUBS, W #1, Rd	W	2					Rd16-1→Rd16
	SUBS, W #2, Rd	W	2					Rd16-2→Rd16
DEC	DEC, B Rd	B	2					Rd8-1→Rd8
DAS	DAS, B Rd	B	2					Rd8 10進補正→Rd8
NEG	NEG, B Rd	B	2					0-Rd→Rd
CMP	CMP, B #xx:8, Rd	B	2					Rd8:#xx:8
	CMP, B Rs, Rd	B	2					Rd8-Rs8
	CMP, W Rs, Rd	W	2					Rd16-Rs16
MULXU	MULXU, B Rs, Rd	B	2					Rd8×Rs8→Rd16
DIVXU	DIVXU, B Rs, Rd	B	2					Rd16÷Rs8→Rd16 (RdH:余り, RdL:商)
AND	AND, B #xx:8, Rd	B	2					Rd8∧#xx:8→Rd8
	AND, B Rs, Rd	B	2					Rd8∧Rs8→Rd8
OR	OR, B #xx:8, Rd	B	2					Rd8∨#xx:8→Rd8
	OR, B Rs, Rd	B	2					Rd8∨Rs8→Rd8
XOR	XOR, B #xx:8, Rd	B	2					Rd8⊕#xx:8→Rd8
	XOR, B Rs, Rd	B	2					Rd8⊕Rs8→Rd8
NOT	NOT, B Rd	B	2					$\overline{Rd} \rightarrow Rd$
SHAL	SHAL, B Rd	B	2					

表A.1 命令セット一覧(4)

二進オペランド	サイズ	アドレスシングルモード/命令長(バイト)						オペレーション						コンディションコード					
		#xx:8/16	Rn	0Rn	0(d:16, Rn)	0-Rn/0Rn+	0aa:8/16	0(d:8, PC)	0@aa	-	I	H	N	Z	V	C			
SHAR, B Rd	B	2										-	-	†	†	0	†	2	
SHLL, B Rd	B	2										-	-	†	†	0	†	2	
SHLR, B Rd	B	2										-	-	†	†	0	†	2	
ROTXL, B Rd	B	2										-	-	†	†	0	†	2	
ROTYR, B Rd	B	2										-	-	†	†	0	†	2	
ROTL, B Rd	B	2										-	-	†	†	0	†	2	
ROTR, B Rd	B	2										-	-	†	†	0	†	2	
BSET #xx:3, Rd	B	2										(#xx:3 of Rd8) ← 1	-	-	-	-	-	2	
BSET #xx:3, @Rd	B	4										(#xx:3 of @R16) ← 1	-	-	-	-	-	8	

表A.1 命令セット一覧(5)

二--モニック		アドレッシングモード／命令長(バイト)				オペレーション				コンディションコード						
		#xx:8/16	Rn	#Rn	#(d:16, Rn)	#-Rn/#Rn+	#aa:8/16	#(d:8, PC)	#aa	-	1	H	N	Z	V	C
BSET	BSET #xx:3, @aa:8	B					4			(#xx:3 of @aa:8) ← 1	-	-	-	-	-	8
	BSET Rn, Rd	B	2							(Rn8 of Rd8) ← 1	-	-	-	-	-	2
	BSET Rn, @Rd	B	4							(Rn8 of @Rd16) ← 1	-	-	-	-	-	8
	BSET Rn, @aa:8	B				4				(Rn8 of @aa:8) ← 1	-	-	-	-	-	8
BCLR	BCLR #xx:3, Rd	B	2							(#xx:3 of Rd8) ← 0	-	-	-	-	-	2
	BCLR #xx:3, @Rd	B	4							(#xx:3 of @Rd16) ← 0	-	-	-	-	-	8
	BCLR #xx:3, @aa:8	B				4				(#xx:3 of @aa:8) ← 0	-	-	-	-	-	8
	BCLR Rn, Rd	B	2							(Rn8 of Rd8) ← 0	-	-	-	-	-	2
	BCLR Rn, @Rd	B	4							(Rn8 of @Rd16) ← 0	-	-	-	-	-	8
	BCLR Rn, @aa:8	B				4				(Rn8 of @aa:8) ← 0	-	-	-	-	-	8
BNOT	BNOT #xx:3, Rd	B	2							(#xx:3 of Rd8) ← (#xx:3 of Rd8)	-	-	-	-	-	2
	BNOT #xx:3, @Rd	B	4							(#xx:3 of @Rd16)	-	-	-	-	-	8
	BNOT #xx:3, @aa:8	B				4				(#xx:3 of @aa:8)	-	-	-	-	-	8
	BNOT Rn, Rd	B	2							(#xx:3 of Rd8) ← (#xx:3 of @aa:8)	-	-	-	-	-	2
	BNOT Rn, @Rd	B	4							(Rn8 of Rd8) ← (Rn8 of Rd8)	-	-	-	-	-	8
	BNOT Rn, @aa:8	B				4				(Rn8 of @Rd16) ← (Rn8 of @Rd16)	-	-	-	-	-	8
BTST	BTST #xx:3, Rd	B	2				4			(#xx:3 of Rd8) → Z	-	-	†	-	-	2
	BTST #xx:3, @Rd	B	4							(#xx:3 of @Rd16) → Z	-	-	†	-	-	6
	BTST #xx:3, @aa:8	B				4				(#xx:3 of @aa:8) → Z	-	-	†	-	-	6
	BTST Rn, Rd	B	2							(Rn8 of Rd8) → Z	-	-	†	-	-	2

表A.1 命令セット一覧(6)

二—モニック	サイズ	アドレスシングモード/命令長(バイト)						オペレーション						コンディションコード				
		#xx:8/16	Rn	@Rn	@(d:16, Rn)	0-Rn/0Rn†	0aa:8/16	0(d:8, PC)	0@aa	-	(Rn8 of @Rd16)→Z	-	-	I	H	N	Z	V
BTST	BTST Rn, @Rd	B		4							(Rn8 of @Rd16)→Z	-	-	t	-	-	-	6
	BTST Rn, @aa:8	B									(Rn8 of @aa:8)→Z	-	-	t	-	-	-	6
BLD	BLD #xx:3, Rd	B		2							(#xx:3 of Rd8)→C	-	-	-	-	-	-	2
	BLD #xx:3, @Rd	B		4							(#xx:3 of @Rd16)→C	-	-	-	-	-	-	6
	BLD #xx:3, @aa:8	B									(#xx:3 of @aa:8)→C	-	-	-	-	-	-	6
BILD	BILD #xx:3, Rd	B		2							(#xx:3 of Rd8)→C	-	-	-	-	-	-	2
	BILD #xx:3, @Rd	B		4							(#xx:3 of @Rd16)→C	-	-	-	-	-	-	6
	BILD #xx:3, @aa:8	B									(#xx:3 of @aa:8)→C	-	-	-	-	-	-	6
BST	BST #xx:3, Rd	B		2							C→(#xx:3 of Rd8)	-	-	-	-	-	-	6
	BST #xx:3, @Rd	B		4							C→(#xx:3 of @Rd16)	-	-	-	-	-	-	2
	BST #xx:3, @aa:8	B									C→(#xx:3 of @aa:8)	-	-	-	-	-	-	8
BIST	BIST #xx:3, Rd	B		2							C→(#xx:3 of Rd8)	-	-	-	-	-	-	2
	BIST #xx:3, @Rd	B		4							C→(#xx:3 of @Rd16)	-	-	-	-	-	-	8
	BIST #xx:3, @aa:8	B									C→(#xx:3 of @aa:8)	-	-	-	-	-	-	8
BAND	BAND #xx:3, Rd	B		2							C∧(#xx:3 of Rd8)→C	-	-	-	-	-	-	2
	BAND #xx:3, @Rd	B		4							C∧(#xx:3 of @Rd16)→C	-	-	-	-	-	-	6
	BAND #xx:3, @aa:8	B									C∧(#xx:3 of @aa:8)→C	-	-	-	-	-	-	6
BIAND	BIAND #xx:3, @aa:8	B									C∧(#xx:3 of Rd8)→C	-	-	-	-	-	-	2
	BIAND #xx:3, Rd	B		2							C∧(#xx:3 of @Rd16)→C	-	-	-	-	-	-	6
	BIAND #xx:3, @Rd	B		4							C∧(#xx:3 of @aa:8)→C	-	-	-	-	-	-	6
BOR	BOR #xx:3, @aa:8	B									C∧(#xx:3 of @aa:8)→C	-	-	-	-	-	-	6
	BOR #xx:3, Rd	B		2							C∨(#xx:3 of Rd8)→C	-	-	-	-	-	-	2
	BOR #xx:3, @Rd	B		4							C∨(#xx:3 of @Rd16)→C	-	-	-	-	-	-	6
	BOR #xx:3, @aa:8	B									C∨(#xx:3 of @aa:8)→C	-	-	-	-	-	-	6

表A.1 命令セット一覧(7)

二モード	サブ	アドレッシングモード/命令長(バイト)						オペレーション						コンディションコード					
		#xx:8/16	Rn	@Rn	#(d:16, Rn)	@-Rn/BRn	#aa:8/16	@(d:8, PC)	#aa	-				I	H	N	Z	V	C
B1OR	B1OR #xx:3, Rd	B	2								C \vee (#xx:3 of Rd8) \rightarrow C	-	-	-	-	-	-	-	2
B1OR	B1OR #xx:3, @Rd	B	4								C \vee (#xx:3 of @Rd16) \rightarrow C	-	-	-	-	-	-	-	6
B1OR	B1OR #xx:3, @aa:8	B					4				C \vee (#xx:3 of @aa:8) \rightarrow C	-	-	-	-	-	-	-	6
BXOR	BXOR #xx:3, Rd	B	2								C \oplus (#xx:3 of Rd8) \rightarrow C	-	-	-	-	-	-	-	2
BXOR	BXOR #xx:3, @Rd	B	4								C \oplus (#xx:3 of @Rd16) \rightarrow C	-	-	-	-	-	-	-	6
BXOR	BXOR #xx:3, @aa:8	B					4				C \oplus (#xx:3 of @aa:8) \rightarrow C	-	-	-	-	-	-	-	6
BIXOR	BIXOR #xx:3, Rd	B	2								C \oplus (#xx:3 of Rd8) \rightarrow C	-	-	-	-	-	-	-	2
BIXOR	BIXOR #xx:3, @Rd	B	4								C \oplus (#xx:3 of @Rd16) \rightarrow C	-	-	-	-	-	-	-	6
BIXOR	BIXOR #xx:3, @aa:8	B					4				C \oplus (#xx:3 of @aa:8) \rightarrow C	-	-	-	-	-	-	-	6
Bcc	BRA d:8 (BT d:8)	-					4				C \oplus (#xx:3 of @aa:8) \rightarrow C	-	-	-	-	-	-	-	6
Bcc	BRN d:8 (BF d:8)	-					2				PC \leftarrow PC+d:8	-	-	-	-	-	-	-	4
BH1	d:8	-					2				PC \leftarrow PC+4:2	-	-	-	-	-	-	-	4
BLS	d:8	-					2				if condition C \vee Z=0	-	-	-	-	-	-	-	4
BCC	d:8 (BHS d:8)	-					2				is true then C \vee Z=1	-	-	-	-	-	-	-	4
BCS	d:8 (BLO d:8)	-					2				PC \leftarrow PC+d:8	C=0	-	-	-	-	-	-	4
BNE	d:8	-					2				C=1	-	-	-	-	-	-	-	4
BBQ	d:8	-					2				Z=0	-	-	-	-	-	-	-	4
BVC	d:8	-					2				Z=1	-	-	-	-	-	-	-	4
BVS	d:8	-					2				V=0	-	-	-	-	-	-	-	4
BPL	d:8	-					2				V=1	-	-	-	-	-	-	-	4
BMI	d:8	-					2				N=0	-	-	-	-	-	-	-	4
BGE	d:8	-					2				N=1	-	-	-	-	-	-	-	4
BLT	d:8	-					2				N \oplus V=0	-	-	-	-	-	-	-	4
BGT	d:8	-					2				N \oplus V=1	-	-	-	-	-	-	-	4
BLE	d:8	-					2				Z \vee (N \oplus V)=0	-	-	-	-	-	-	-	4
											Z \vee (N \oplus V)=1	-	-	-	-	-	-	-	4

表A.1 命令セット一覧(8)

一一モニック		サイズ		アドレスシングルモード／命令長(バイト)				オペレーション				コンディションコード						
		#xx:8/16	Rn	#Rn	#(d:16, Rn)	#-Rn/#Rn+	@aa:8/16	@(d:8, PC)	@aa	-	PC↔Rn16	-	H	N	Z	V	C	
JMP	JMP @Rn	-		2							PC↔Rn16	-	-	-	-	-	4	
JMP	JMP @aa:16	-									PC↔aa:16	-	-	-	-	-	6	
JMP	JMP @aa:8	-									PC↔aa:8	-	-	-	-	-	8	
BSR	BSR d:8	-									SP-2→SP	-	-	-	-	-	6	
JSR	JSR @Rn	-		2							PC→@SP	-	-	-	-	-	6	
JSR	JSR @aa:16	-									PC↔Rn16	-	-	-	-	-	6	
JSR	JSR @aa:8	-									SP-2→SP	PC→@SP	-	-	-	-	-	8
RTS	RTS	-									PC↔aa:16	-	-	-	-	-	8	
RTE	RTE	-									SP-2→SP	PC→@SP	2	CCR→@SP	†	†	†	10
											SP+2→SP							
											PC↔@SP							
											SP+2→SP							
											SP+2→SP							

表A.1 命令セット一覧(9)

二モニック	サズ	アドレスシングモード／命令長(バイト)						オペレーション			コンディションコード			実行 行ト 数			
		#xx:8/16	Rn	@Rn	0(d:16, Rn)	0-Rn/@Rn+	0aa:8/16	0(d:8, PC)	0@aa	-	1	H	N	Z	V	C	
SLEEP	SLEEP	-								2	低消費電力状態に遷移	-	-	-	-	-	2
LDC	LDC #xx:8, CCR	B	2								#xx:8→CCR	↑	↑	↑	↑	↑	2
	LDC Rs, CCR	B		2							Rs8→CCR	↑	↑	↑	↑	↑	2
STC	STC CCR, Rd	B		2							CCR→Rd8	-	-	-	-	-	2
	ANDC #xx:8, CCR	B	2								CCR ∧ #xx:8→CCR	↑	↑	↑	↑	↑	2
ORC	ORC #xx:8, CCR	B	2								CCR ∨ #xx:8→CCR	↑	↑	↑	↑	↑	2
XORC	XORC #xx:8, CCR	B	2								CCR ⊕ #xx:8→CCR	↑	↑	↑	↑	↑	2
NOP	NOP	-									2 PC←PC+2	-	-	-	-	-	2
BEPMOV	BEPMOV	-									4 if R4L ≠ 0 Repeat @R5→@R6 R5+1→R5	-	-	-	-	-	④
											R6+1→R6 R4L-1→R4L Until R4L=0 else next;						

【注】①：ビット11から桁上がりまたはビット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。

②：演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。

③：補正結果に桁上がりが発生したとき1にセットされ、それ以外のとき演算前の値を保持します。

④：実行ステート数は、R4Lの設定値が0のとき4n+9となります。

⑤：除数が負のとき1にセットされ、それ以外のとき0にクリアされます。

⑥：除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。

A.2 オペレーションコードマップ

表 A.2 にオペレーションコードマップを示します。表 A.2 では、命令コードの第 1 ワードのビット 15~8) についてのみ示しています。



第 2 バイトの最上位ビット（命令コードの第 1 ワードのビット 7）が 0 の場合を示します。

第 2 バイトの最上位ビット（命令コードの第 1 ワードのビット 7）が 1 の場合を示します。

表 A.2 オペレーションコードマップ

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	NOP	SLEEP	STC	LDC	ORC	XORC	ANDC	LDC	ADD	INC	ADDS	MOV	ADDX	DAA		
1	SHL SHAL	SHLR SHAR	ROTXR ROTR	ROTR ROTX	OR	XOR	AND	NOT NEG	SUB	DEC	SUBS	CMP	SUBX	DAS		
2																
3																
4	BRA	BRN	BHI	BLS	BCC	BCS	BNB	BEQ	BVC	BVS	BPL	BMI	BGE	BLT	BGT	BLE
5	MULXU	DIVXU			RTS	BSR	RTE			JMP					JSR	
6	BSET	BNOT	BCLR	BTST					BST	BST				MOV*		
7					BOR	BXOR	BAND	BLD	BLD	BLD	BLD	BLD	BLD	EEPMOV	ビット操作命令	
8					BIOR	BI XOR	BI AND									
9														ADD		
A														CMP		
B														SUBX		
C														OR		
D														XOR		
E														AND		
F														MOV		

【注】 * PUSH, POP命令の機械語はMOV命令と同一です。

A.3 命令実行ステート数

H 8 / 300 L C P U の各命令についての実行状態と実行ステート数の計算方法を示します。表 A.4 に命令の実行状態として、命令実行中に行われる命令フェッチ、データリード／ライト等のサイクル数を示し、表 A.3 に各々のサイクルに必要なステート数を示します。命令の実行ステート数は次の計算式で計算されます。

$$\text{実行ステート数} = I \cdot S_I + J \cdot S_J + K \cdot S_K + L \cdot S_L + M \cdot S_M + N \cdot S_N$$

■ 実行ステート数計算例

(例) 内蔵 R O M より命令をフェッチし、内蔵 R A M をアクセスした場合

1. B S E T # 0, @FF00

表 A.4 より

$$I = L = 2, J = K = M = N = 0$$

表 A.3 より

$$S_I = 2, S_L = 2$$

$$\text{実行ステート数} = 2 \times 2 + 2 \times 2 = 8$$

内蔵 R O M より命令をフェッチし、内蔵 R O M より分岐アドレスをリード、スタック領域は内蔵 R A M とした場合

2. J S R @@30

表 A.4 より

$$I = 2, J = K = 1, L = M = N = 0$$

表 A.3 より

$$S_I = S_J = S_K = 2$$

$$\text{実行ステート数} = 2 \times 2 + 1 \times 2 + 1 \times 2 = 8$$

表 A.3 実行状態（サイクル）に要するステート数

実 行 状 態 (サイクル)	ア ク セ ス 対 象	
	内蔵メモリ	内蔵周辺モジュール
命令フェッチ S_I		
分岐アドレスリード S_J		
スタック操作 S_K	2	
バイトデータアクセス S_L		2 または 3 *
ワードデータアクセス S_M		
内部動作 S_N	1	

【注】* 内蔵周辺モジュールによって異なります。詳細は、「2.9.1 データアクセスに関する注意事項」を参照してください。

表A.4 命令の実行状態（サイクル数）(1)

命 令	ニーモニック	命令フェッチ	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W Rs, Rd	1					
ADDS	ADDS.W #1, Rd	1					
	ADDS.W #2, Rd	1					
ADDX	ADDX.B #xx:8, Rd	1					
	ADDX.B Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1			1		
	BAND #xx:3, @Rd	2			1		
	BAND #xx:3, @aa:8	2					
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
BCLR	BCLR #xx:3, Rd	1			2		
	BCLR #xx:3, @Rd	2			2		
	BCLR #xx:3, @aa:8	2					
	BCLR Rn, Rd	1			2		
	BCLR Rn, @Rd	2			2		
	BCLR Rn, @aa:8	2			2		

表A.4 命令の実行状態（サイクル数）(2)

命令	ニーモニック	命令フット	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @Rd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @Rd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:3, Rd	1					
	BIOR #xx:3, @Rd	2			1		
	BIOR #xx:3, @aa:8	2			1		
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @Rd	2			2		
	BIST #xx:3, @aa:8	2			2		
BIXOR	BIXOR #xx:3, Rd	1					
	BIXOR #xx:3, @Rd	2			1		
	BIXOR #xx:3, @aa:8	2			1		
BLD	BLD #xx:3, Rd	1					
	BLD #xx:3, @Rd	2			1		
	BLD #xx:3, @aa:8	2			1		
BNOT	BNOT #xx:3, Rd	1					
	BNOT #xx:3, @Rd	2			2		
	BNOT #xx:3, @aa:8	2			2		
	BNOT Rn, Rd	1					
	BNOT Rn, @Rd	2			2		
	BNOT Rn, @aa:8	2			2		
BOR	BOR #xx:3, Rd	1					
	BOR #xx:3, @Rd	2			1		
	BOR #xx:3, @aa:8	2			1		
BSET	BSET #xx:3, Rd	1					
	BSET #xx:3, @Rd	2			2		
	BSET #xx:3, @aa:8	2			2		
	BSET Rn, Rd	1					
	BSET Rn, @Rd	2			2		
	BSET Rn, @aa:8	2			2		
BSR	BSR d:8	2		1			

表A.4 命令の実行状態（サイクル数）(3)

命令	ニーモニック	命令フェッチ	分岐アドレス リード	スタック操作	バイトæk アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
BST	BST #xx:3, Rd	1					
	BST #xx:3, @Rd	2			2		
	BST #xx:3, @aa:8	2			2		
BTST	BTST #xx:3, Rd	1					
	BTST #xx:3, @Rd	2			1		
	BTST #xx:3, @aa:8	2			1		
	BTST Rn, Rd	1			1		
	BTST Rn, @Rd	2			1		
	BTST Rn, @aa:8	2			1		
BXOR	BXOR #xx:3, Rd	1					
	BXOR #xx:3, @Rd	2			1		
	BXOR #xx:3, @aa:8	2			1		
CMP	CMP.B #xx:8, Rd	1					
	CMP.B Rs, Rd	1					
	CMP.W Rs, Rd	1					
DAA	DAA.B Rd	1					
DAS	DAS.B Rd	1					
DEC	DEC.B Rd	1					
DIVXU	DIVXU.B Rs, Rd	1					12
EPPMOV	EPPMOV	2			2 n + 2 * ¹		1
INC	INC.B Rd	1					
JMP	JMP @Rn	2					
	JMP @aa:16	2					2
	JMP @@aa:8	2	1				2
JSR	JSR @Rn	2		1			
	JSR @aa:16	2		1			2
	JSR @@aa:8	2	1	1			
LDC	LDC #xx:8, CCR	1					
	LDC Rs, CCR	1					
MOV	MOV.B #xx:8, Rd	1					
	MOV.B Rs, Rd	1					
	MOV.B @Rs, Rd	1			1		
	MOV.B @(d:16, Rs), Rd	2			1		
	MOV.B @Rs+, Rd	1			1		
	MOV.B @aa:8, Rd	1			1		
	MOV.B @aa:16, Rd	2			1		2

表A. 4 命令の実行状態 (サイクル数) (4)

命 令	ニーモニック	命令フュット	分岐アドレス リード	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内部動作
		I	J	K	L	M	N
MOV	MOV.B Rs, @Rd	1			1		
	MOV.B Rs, @d:16, Rd	2			1		
	MOV.B Rs, @-Rd	1			1		2
	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1				1	
	MOV.W @Rs, Rd	1				1	
	MOV.W @d:16, Rs, Rd	2				1	
	MOV.W @Rst, Rd	1				1	2
	MOV.W @aa:16, Rd	2				1	
	MOV.W Rs, @Rd	1				1	
	MOV.W Rs, @d:16, Rd	2				1	
	MOV.W Rs, @-Rd	1				1	2
	MOV.W Rs, @aa:16	2				1	
MULXU	MULXU.B Rs, Rd	1					12
NEG	NEG.B Rd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
OR	OR.B #xx:8, Rd	1					
	OR.B Rs, Rd	1					
ORC	ORC #xx:8, CCR	1					
ROTL	ROTL.B Rd	1					
ROTR	ROTR.B Rd	1					
ROTXL	ROTXL.B Rd	1					
ROTXR	ROTXR.B Rd	1					
RTE	RTE	2		2			2
RTS	RTS	2		1			2
SHAL	SHAL.B Rd	1					
SHAR	SHAR.B Rd	1					
SHLL	SHLL.B Rd	1					
SHLR	SHLR.B Rd	1					
SLEEP	SLEEP	1					
STC	STC CCR, Rd	1					
SUB	SUB.B Rs, Rd	1					
	SUB.W Rs, Rd	1					

表A.4 命令の実行状態（サイクル数）(5)

命 令	ニーモニック	命令フット	分岐アドレス	スタック操作	バイトデータ	ワードデータ	内部動作
		I	リード		アクセス	アクセス	
SUBS	SUBS.W #1, Rd	1					
	SUBS.W #2, Rd	1					
POP	POP Rd	1		1			2
PUSH	PUSH Rs	1		1			2
SUBX	SUBX.B #xx:8, Rd	1					
	SUBX.B Rs, Rd	1					
XOR	XOR.B #xx:8, Rd	1					
	XOR.B Rs, Rd	1					
XORC	XORC #xx:8, CCR	1					

【注】** nはR 4 Lの設定値です。ソース側、デスティネーション側のアクセスが、それぞれ (n + 1) 回行われます。

B. レジスター一覧

B.1 I/Oレジスター一覧(1)

下位アドレス	レジスタ名	ビット名								モジュール名
		ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'80	I C C R 1	ICE1	IEIC1	MST1	TRS1	ACK1	CKS12	CKS11	CKS10	I ² C
H'81	I C S R 1	BBSY1	IRIC1	SCP1	—	AL1	AAS1	ADZ1	ACKB1	
H'82	I C D R 1	ICDR17	ICDR16	ICDR15	ICDR14	ICDR13	ICDR12	ICDR11	ICDR10	
H'83	I C M R 1 / SAR 1	MLS1 / SVA16	WAIT1 / SVA15	— / SVA14	— / SVA13	— / SVA12	BC12 / SVA11	BC11 / SVA10	BC10 / FS1	
H'84	I C C R 2	ICE2	IEIC2	MST2	TRS2	ACK2	CKS22	CKS21	CKS20	
H'85	I C S R 2	BBSY2	IRIC2	SCP2	—	AL2	AAS2	ADZ2	ACKB2	
H'86	I C D R 2	ICDR27	ICDR26	ICDR25	ICDR24	ICDR23	ICDR22	ICDR21	ICDR20	
H'87	I C M R 2 / SAR 2	MLS2 / SVA26	WAIT2 / SVA25	— / SVA24	— / SVA23	— / SVA22	BC22 / SVA21	BC21 / SVA20	BC20 / FS2	
H'88	T C R H	CMIEB	CMIEA	OVIE	CCLR1	CCLR0	CKS2	CKS1	CKS0	
H'89	T C S R H	CMFB	CMFA	OVF	—	OS3	OS2	OS1	OS0	
H'8A	T C O R A H	TCORAH7	TCORAH6	TCORAH5	TCORAH4	TCORAH3	TCORAH2	TCORAH1	TCORAH0	タイマH
H'8B	T C O R B H	TCORBH7	TCORBH6	TCORBH5	TCORBH4	TCORBH3	TCORBH2	TCORBH1	TCORBH0	
H'8C	T C N T H	TCNTH7	TCNTH6	TCNTH5	TCNTH4	TCNTH3	TCNTH2	TCNTH1	TCNTH0	
H'8D										
H'8E										
H'8F										8ビット PWM
H'90	P W C R	—	—	—	—	—	—	—	CKS	
H'91	P W D R 0	PWDR0 ₇	PWDR0 ₆	PWDR0 ₅	PWDR0 ₄	PWDR0 ₃	PWDR0 ₂	PWDR0 ₁	PWDR0 ₀	
H'92	P W D R 1	PWDR1 ₇	PWDR1 ₆	PWDR1 ₅	PWDR1 ₄	PWDR1 ₃	PWDR1 ₂	PWDR1 ₁	PWDR1 ₀	
H'93	P W D R 2	PWDR2 ₇	PWDR2 ₆	PWDR2 ₅	PWDR2 ₄	PWDR2 ₃	PWDR2 ₂	PWDR2 ₁	PWDR2 ₀	
H'94	P W D R 3	PWDR3 ₇	PWDR3 ₆	PWDR3 ₅	PWDR3 ₄	PWDR3 ₃	PWDR3 ₂	PWDR3 ₁	PWDR3 ₀	
H'95	P W D R 4	PWDR4 ₇	PWDR4 ₆	PWDR4 ₅	PWDR4 ₄	PWDR4 ₃	PWDR4 ₂	PWDR4 ₁	PWDR4 ₀	
H'96	P W D R 5	PWDR5 ₇	PWDR5 ₆	PWDR5 ₅	PWDR5 ₄	PWDR5 ₃	PWDR5 ₂	PWDR5 ₁	PWDR5 ₀	
H'97	P W D R 6	PWDR6 ₇	PWDR6 ₆	PWDR6 ₅	PWDR6 ₄	PWDR6 ₃	PWDR6 ₂	PWDR6 ₁	PWDR6 ₀	
H'98	P W D R 7	PWDR7 ₇	PWDR7 ₆	PWDR7 ₅	PWDR7 ₄	PWDR7 ₃	PWDR7 ₂	PWDR7 ₁	PWDR7 ₀	
H'99										
H'9A										
H'9B										

〈記号説明〉

(次頁に続く)

I²C : I²Cバスインターフェース

(前頁より続く)

下位アドレス	レジスタ名	ビット名								モジュール名
		ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'9C	T M B 2	TMB27	—	—	—	—	TMB22	TMB21	TMB20	タイマB 2
H'9D	T C B 2 / T L B 2	TCB27/ TLB27	TCB26/ TLB26	TCB25/ TLB25	TCB24/ TLB24	TCB23/ TLB23	TCB22/ TLB22	TCB21/ TLB21	TCB20/ TLB20	
H'9E	T M B 3	TMB37	—	—	—	—	TMB32	TMB31	TMB30	タイマB 3
H'9F	T C B 3 / T L B 3	TCB37/ TLB37	TCB36/ TLB36	TCB35/ TLB35	TCB34/ TLB34	TCB33/ TLB33	TCB32/ TLB32	TCB31/ TLB31	TCB30/ TLB30	
H'A0										S C I 3
H'A1										
H'A2										
H'A3										
H'A4										
H'A5										
H'A6										
H'A7										
H'A8	S M R	COM	CHR	PE	PM	STOP	MP	CKS1	CKS0	S C I 3
H'A9	B R R	BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRRO	
H'AA	S C R 3	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKEO	
H'AB	T D R	TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDRO	
H'AC	S S R	TDRE	RDRF	OER	FER	PER	TEND	MPBR	MPBT	
H'AD	R D R	RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDRO	
H'AE										
H'AF										
H'B0	T M A	TMA7	TMA6	TMA5	—	TMA3	TMA2	TMA1	TMA0	タイマA
H'B1	T C A	TCA7	TCA6	TCA5	TCA4	TCA3	TCA2	TCA1	TCA0	
H'B2	T M B 1	TMB17	—	—	—	—	TMB12	TMB11	TMB10	タイマB 1
H'B3	T C B 1 / T L B 1	TCB17/ TLB17	TCB16/ TLB16	TCB15/ TLB15	TCB14/ TLB14	TCB13/ TLB13	TCB12/ TLB12	TCB11/ TLB11	TCB10/ TLB10	
H'B4	T M C	TMC7	TMC6	TMC5	—	—	TMC2	TMC1	TMCO	タイマC
H'B5	T C C / T L C	TCC7/ TLC7	TCC6/ TLC6	TCC5/ TLC5	TCC4/ TLC4	TCC3/ TLC3	TCC2/ TLC2	TCC1/ TLC1	TCC0/ TLC0	
H'B6	T C R F	TOLH	CKSH2	CKSH1	CKSH0	TOLL	CKSL2	CKSL1	CKS0	タイマF
H'B7	T C S R F	OVFH	CMFH	OVIEH	CCLRH	OVFL	CMFL	OVIEL	CCLR	
H'B8	T C F H	TCFH7	TCFH6	TCFH5	TCFH4	TCFH3	TCFH2	TCFH1	TCFHO	
H'B9	T C F L	TCFL7	TCFL6	TCFL5	TCFL4	TCFL3	TCFL2	TCFL1	TCFL0	
H'BA	O C R F H	OCRFH7	OCRFH6	OCRFH5	OCRFH4	OCRFH3	OCRFH2	OCRFH1	OCRFHO	
H'BB	O C R F L	OCRFL7	OCRFL6	OCRFL5	OCRFL4	OCRFL3	OCRFL2	OCRFL1	OCRFL0	

(次頁に続く)

<記号説明>

S C I 3 : シリアルコミュニケーションインターフェース3

(前頁より続く)


下位アドレス	レジスタ名	ビット名								モジュール名
		ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'BC	TMG	OVFH	OVFL	OVIB	IIBGS	CCLR1	CCLR0	CKS1	CKS0	タイマG
H'BD	ICRGF	ICRGF7	ICRGF6	ICRGF5	ICRGF4	ICRGF3	ICRGF2	ICRGF1	ICRGF0	
H'BE	ICRGR	ICRGR7	ICRGR6	ICRGR5	ICRGR4	ICRGR3	ICRGR2	ICRGR1	ICRGR0	
H'BF										
H'CO										
H'C1										
H'C2										
H'C3										
H'C4	AMR	CKS	TRGE	—	—	CH3	CH2	CH1	CHO	A/D変換器
H'C5	ADRR	ADR7	ADR6	ADR5	ADR4	ADR3	ADR2	ADR1	ADRO	
H'C6	ADSR	ADSF	—	—	—	—	—	—	—	
H'C7										
H'C8	PMR 1	IRQ3	IRQ2	IRQ1	—	TMIG	TMOPH	TMOLF	TMOW	I/Oポート
H'C9	PMR 2	TMIB2B	TMIB2A	EDGB2	NCS	IRQO	—	UD	IRQ4	
H'CA	PMR 3	PWM7	PWM6	PWM5	PWM4	PWM3	PWM2	PWM1	PWMO	
H'CB										
H'CC	PMR 5	WKP ₇	WKP ₆	WKP ₅	WKP ₄	WKP ₃	WKP ₂	WKP ₁	WKP ₀	
H'CD										
H'CE										
H'CF										
H'D0										
H'D1										
H'D2										
H'D3										
H'D4	PDR 1	P1 ₇	P1 ₆	P1 ₅	P1 ₄	P1 ₃	P1 ₂	P1 ₁	P1 ₀	I/Oポート
H'D5	PDR 2	P2 ₇	P2 ₆	P2 ₅	P2 ₄	P2 ₃	P2 ₂	P2 ₁	P2 ₀	
H'D6	PDR 3	P3 ₇	P3 ₆	P3 ₅	P3 ₄	P3 ₃	P3 ₂	P3 ₁	P3 ₀	
H'D7	PDR 4	—	—	—	—	P4 ₃	P4 ₂	P4 ₁	P4 ₀	
H'D8	PDR 5	P5 ₇	P5 ₆	P5 ₅	P5 ₄	P5 ₃	P5 ₂	P5 ₁	P5 ₀	I/Oポート
H'D9	PDR 6	P6 ₇	P6 ₆	P6 ₅	P6 ₄	P6 ₃	P6 ₂	P6 ₁	P6 ₀	
H'DA	PDR 7	P7 ₇	P7 ₆	P7 ₅	P7 ₄	P7 ₃	P7 ₂	P7 ₁	P7 ₀	
H'DB	PDR 8	P8 ₇	P8 ₆	P8 ₅	P8 ₄	P8 ₃	P8 ₂	P8 ₁	P8 ₀	
H'DC	PDR 9	P9 ₇	P9 ₆	P9 ₅	P9 ₄	P9 ₃	P9 ₂	P9 ₁	—	
H'DD	PDRA	—	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀	
H'DE	PDRB	PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀	

(次頁に続く)

(前頁より続く)

下位アドレス	レジスタ名	ビット名								モジュール名
		ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H' DF	P DRC	—	—	—	—	PC ₃	PC ₂	PC ₁	PC ₀	I/Oポート
H' E0	P UCR 1	PUCR1 ₇	PUCR1 ₆	PUCR1 ₅	PUCR1 ₄	PUCR1 ₃	PUCR1 ₂	PUCR1 ₁	PUCR1 ₀	I/Oポート
H' E1	P UCR 7	PUCR7 ₇	PUCR7 ₆	PUCR7 ₅	PUCR7 ₄	PUCR7 ₃	PUCR7 ₂	PUCR7 ₁	PUCR7 ₀	
H' E2	P UCR 5	PUCR5 ₇	PUCR5 ₆	PUCR5 ₅	PUCR5 ₄	PUCR5 ₃	PUCR5 ₂	PUCR5 ₁	PUCR5 ₀	
H' E3	P UCR 6	PUCR6 ₇	PUCR6 ₆	PUCR6 ₅	PUCR6 ₄	PUCR6 ₃	PUCR6 ₂	PUCR6 ₁	PUCR6 ₀	
H' E4	P C R 1	PCR1 ₇	PCR1 ₆	PCR1 ₅	PCR1 ₄	PCR1 ₃	PCR1 ₂	PCR1 ₁	PCR1 ₀	
H' E5	P C R 2	PCR2 ₇	PCR2 ₆	PCR2 ₅	PCR2 ₄	PCR2 ₃	PCR2 ₂	PCR2 ₁	PCR2 ₀	
H' E6	P C R 3	PCR3 ₇	PCR3 ₆	PCR3 ₅	PCR3 ₄	PCR3 ₃	PCR3 ₂	PCR3 ₁	PCR3 ₀	
H' E7	P C R 4	—	—	—	—	—	PCR4 ₂	PCR4 ₁	PCR4 ₀	
H' E8	P C R 5	PCR5 ₇	PCR5 ₆	PCR5 ₅	PCR5 ₄	PCR5 ₃	PCR5 ₂	PCR5 ₁	PCR5 ₀	
H' E9	P C R 6	PCR6 ₇	PCR6 ₆	PCR6 ₅	PCR6 ₄	PCR6 ₃	PCR6 ₂	PCR6 ₁	PCR6 ₀	
H' EA	P C R 7	PCR7 ₇	PCR7 ₆	PCR7 ₅	PCR7 ₄	PCR7 ₃	PCR7 ₂	PCR7 ₁	PCR7 ₀	
H' EB	P C R 8	PCR8 ₇	PCR8 ₆	PCR8 ₅	PCR8 ₄	PCR8 ₃	PCR8 ₂	PCR8 ₁	PCR8 ₀	
H' EC	P C R 9	PCR9 ₇	PCR9 ₆	PCR9 ₅	—	—	—	—	—	
H' ED	P C R A	—	PCRA ₆	PCRA ₅	PCRA ₄	PCRA ₃	PCRA ₂	PCRA ₁	PCRA ₀	
H' EE										システム コントロール
H' EF										
H' F0	S Y S C R 1	SSBY	STS2	STS1	STS0	LSON	—	—	—	
H' F1	S Y S C R 2	—	—	—	NESEL	DTON	MSDN	SA1	SAO	
H' F2	I E G R	NMIEG	—	—	IEG4	IEG3	IEG2	IEG1	IEG0	
H' F3	I E N R 1	IENTA	IENTB3	IENWP	IEN4	IEN3	IEN2	IEN1	IENO	
H' F4	I E N R 2	IENDT	IENAD	IENTB2	IENTG	IENTFH	IENTFL	IENTC	IENTB1	
H' F5										
H' F6	I R R 1	IRRRA	IRRTB3	—	IRRI4	IRRI3	IRRI2	IRRI1	IRRI0	システム コントロール
H' F7	I R R 2	IRRDT	IRRAD	IRRTB2	IRRTG	IRRTFH	IRRTFL	IRRTC	IRRTB1	
H' F8										
H' F9	I W P R	IWPF7	IWPF6	IWPF5	IWPF4	IWPF3	IWPF2	IWPF1	IWPF0	システムコントロール
H' FA										
H' FB										
H' FC										
H' FD										
H' FE										
H' FF										

B.2 I/O レジスター一覧(2)



ビット: 7 6 5 4 3 2 1 0

ICE1	IEIC1	MST1	TRS1	ACK1	CKS12	CKS11	CKS10
------	-------	------	------	------	-------	-------	-------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

転送クロック選択

CKS12	CKS11	CKS10	クロック	転送レート		
				$\phi = 2\text{ MHz}$	$\phi = 4\text{ MHz}$	$\phi = 5\text{ MHz}$
0	0	0	$\phi / 14$	143 kHz	286 kHz	357 kHz
		1	$\phi / 20$	100 kHz	200 kHz	250 kHz
	1	0	$\phi / 24$	83.3 kHz	167 kHz	208 kHz
		1	$\phi / 32$	62.5 kHz	125 kHz	156 kHz
1	0	0	$\phi / 40$	50.0 kHz	100 kHz	125 kHz
		1	$\phi / 50$	40.0 kHz	80.0 kHz	100 kHz
	1	0	$\phi / 56$	35.7 kHz	71.4 kHz	89.3 kHz
		1	$\phi / 64$	31.3 kHz	62.5 kHz	78.1 kHz

アクノリッジメントモード選択

0	アクノリッジメントモード
1	シリアルモード

マスター/スレーブ選択、送信/受信選択

0	0	スレーブ受信モード
0	1	スレーブ送信モード
1	0	マスター受信モード
1	1	マスター送信モード

I²Cバスインターフェース割り込みイネーブル

0	割り込み要求を禁止
1	割り込み要求を許可

I²Cバスインターフェースイネーブル

0	本モジュールは非動作、SCL/SDA信号はハイインピーダンス状態
1	本モジュールは転送動作可能状態

ビット: 7 6 5 4 3 2 1 0

BBSY1	IRIC1	SCP1	—	AL1	AASI	ADZ1	ACKB1
-------	-------	------	---	-----	------	------	-------

初期値: 0 0 1 1 0 0 0 0
R/W: R/W R/(W)* W — R/(W)*R/(W)*R/(W)*R/W

アクノリッジビット

0	受信時、アクノリッジ出力タイミングで0出力 送信時、受信デバイスからアクノリッジがあったことを示す
1	受信時、アクノリッジ出力タイミングで1出力 送信時、受信デバイスからアクノリッジがなかったことを示す

ゼネラルコールアドレス認識フラグ

0	ゼネラルコールアドレスを未認識 【クリア条件】 <ul style="list-style-type: none">I CDR1にデータをライト(送信時)、もしくはリード(受信時)したときADZ1 = 1 リード後、0をライトしたとき
1	ゼネラルコールアドレスを認識 【セット条件】 <ul style="list-style-type: none">スレーブ受信モードでゼネラルコールアドレスを検出したとき

スレーブアドレス認識フラグ

0	スレーブアドレスまたはゼネラルコールアドレスを未認識 【クリア条件】 <ul style="list-style-type: none">I CDR1にデータをライト(送信時)、もしくはリード(受信時)したときAAS1 = 1 リード後、0をライトしたとき
1	スレーブアドレスまたはゼネラルコールアドレスを認識 【セット条件】 <ul style="list-style-type: none">スレーブ受信モードでスレーブアドレスまたはゼネラルコールアドレスを検出したとき

アービトレイションロストフラグ

0	バスアービトレイションを確保 【クリア条件】 <ul style="list-style-type: none">I CDR1にデータをライト(送信時)、もしくはリード(受信時)したときAL1 = 1 リード後、0をライトしたとき
1	アービトレイションロスト 【セット条件】 <ul style="list-style-type: none">マスター送信モードでSCLの立ち上がりで内部SDAとバスラインが不一致のときマスター送信モードでSCLの立ち下りで内部SCLがHighレベルのとき

開始条件/停止条件発行禁止ビット

0	ライト時、BBSY1と組み合わせ開始条件、停止条件発行
1	リード時、常に1がリード ライト時、無効

I²Cバスインタフェース割り込み要求フラグ

0	転送待ち状態、または転送中 【クリア条件】 <ul style="list-style-type: none">IRIC1 = 1 リード後、0をライトしたとき
1	割り込みが発生 【セット条件】 <ul style="list-style-type: none">マスター modeデータ転送終了時<ul style="list-style-type: none">バスアービトレイションを失ったとき

バスビジー

0	バス開放状態 【クリア条件】 停止条件検出時
1	バス占有状態 【セット条件】 開始条件検出時

【注】* フラグクリアのための0ライトのみ可能

ICDR1 I²Cバスデータレジスタ1 H'82I²C

ビット: 7 6 5 4 3 2 1 0

ICDR17	ICDR16	ICDR15	ICDR14	ICDR13	ICDR12	ICDR11	ICDR10
--------	--------	--------	--------	--------	--------	--------	--------

初期値: _____
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

送信／受信データ

SAR1 スレーブアドレスレジスタ1 H'83

I²C

ビット: 7 6 5 4 3 2 1 0

SVA16	SVA15	SVA14	SVA13	SVA12	SVA11	SVA10	FS1
-------	-------	-------	-------	-------	-------	-------	-----

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

スレーブアドレスを格納

フォーマットセレクト

0	アドレッシングフォーマット、スレーブアドレスを認識
1	ノンアドレッシングフォーマット

ピット： 7 6 5 4 3 2 1 0

MLS1	WAIT1	—	—	—	BC12	BC11	BC10
------	-------	---	---	---	------	------	------

初期値： 0 0 1 1 1 0 0 0
R/W: R/W R/W — — — R/W R/W R/W

ピットカウンタ

BC12	BC11	BC10	ピットフレーム	
			シリアルモード	アクノリッジメントモード
0	0	0	8	9
		1	1	2
	1	0	2	3
		1	3	4
1	0	0	4	5
		1	5	6
	1	0	6	7
		1	7	8

ウェイト挿入ピット

0	データとアクノリッジを連続的に転送
0	データとアクノリッジの間にウェイトを挿入

MSBファースト/LSBファースト選択

0	MSBファースト
1	LSBファースト

ビット： 7 6 5 4 3 2 1 0

ICE2	IEIC2	MST2	TRS2	ACK2	CKS22	CKS21	CKS20
------	-------	------	------	------	-------	-------	-------

初期値： 0 0 0 0 0 0 0 0
R/W： R/W R/W R/W R/W R/W R/W R/W R/W

転送クロック選択

CKS22	CKS21	CKS20	クロック	転送レート		
				$\phi = 2\text{ MHz}$	$\phi = 4\text{ MHz}$	$\phi = 5\text{ MHz}$
0	0	0	$\phi / 14$	143 kHz	286 kHz	357 kHz
		1	$\phi / 20$	100 kHz	200 kHz	250 kHz
	1	0	$\phi / 24$	83.3 kHz	167 kHz	208 kHz
		1	$\phi / 32$	62.5 kHz	125 kHz	156 kHz
	1	0	$\phi / 40$	50.0 kHz	100 kHz	125 kHz
		1	$\phi / 50$	40.0 kHz	80.0 kHz	100 kHz
	1	0	$\phi / 56$	35.7 kHz	71.4 kHz	89.3 kHz
		1	$\phi / 64$	31.3 kHz	62.5 kHz	78.1 kHz

アクノリッジメントモード選択

0	アクノリッジメントモード
1	シリアルモード

マスター/スレーブ選択、送信/受信選択

0	0	スレーブ受信モード
0	1	スレーブ送信モード
1	0	マスター受信モード
1	1	マスター送信モード

I²Cバスインターフェース割込みイネーブル

0	割込み要求を禁止
1	割込み要求を許可

I²Cバスインターフェースイネーブル

0	本モジュールは非動作、SCL/SDA信号はハイインピーダンス状態
1	本モジュールは転送動作可能状態

ビット: 7 6 5 4 3 2 1 0

BBSY2	IRIC2	SCP2	—	AL2	AAS2	AD22	ACKB2
-------	-------	------	---	-----	------	------	-------

初期値: 0 0 1 1 0 0 0 0
R/W: R/W R/(W)* W — R/(W)* R/(W)* R/(W)* R/W

アクノリッジビット

0	受信時、アクノリッジ出力タイミングで0出力 送信時、受信デバイスからアクノリッジがあったことを示す
1	受信時、アクノリッジ出力タイミングで1出力 送信時、受信デバイスからアクノリッジがなかったことを示す

ゼネラルコールアドレス認識フラグ

0	ゼネラルコールアドレスを未認識 【クリア条件】 <ul style="list-style-type: none">I CDR 2にデータをライト(送信時)、もしくはリード(受信時)したときADZ2 = 1リード後、0をライトしたとき
1	ゼネラルコールアドレスを認識 【セット条件】 <ul style="list-style-type: none">スレーブ受信モードでゼネラルコールアドレスを検出したとき

スレーブアドレス認識フラグ

0	スレーブアドレスまたはゼネラルコールアドレスを未認識 【クリア条件】 <ul style="list-style-type: none">I CDR 2にデータをライト(送信時)、もしくはリード(受信時)したときAAS2 = 1リード後、0をライトしたとき
1	スレーブアドレスまたはゼネラルコールアドレスを認識 【セット条件】 <ul style="list-style-type: none">スレーブ受信モードでスレーブアドレスまたはゼネラルコールアドレスを検出したとき

アービトレーションロストフラグ

0	バスアービトレーションを確保 【クリア条件】 <ul style="list-style-type: none">I CDR 2にデータをライト(送信時)、もしくはリード(受信時)したときAL2 = 1リード後、0をライトしたとき
1	アービトレーションロスト 【セット条件】 <ul style="list-style-type: none">マスター送信モードでSCLの立ち上がりで内部SDAとバスラインが不一致のときマスター送信モードでSCLの立ち下がりで内部SCLがHighレベルのとき

開始条件/停止条件発行禁止ビット

0	ライト時、BBSY2と組み合わせ開始条件、停止条件発行
1	リード時、常に1がリード

I²Cバスインターフェース割り込み要求フラグ

0	転送待ち状態、または転送中 【クリア条件】 IRIC2 = 1リード後、0をライトしたとき
1	割り込みが発生 【セット条件】 マスター mode ・データ転送終了時 ・バスアービトレーションを失ったとき スレーブ mode (FS2 = 0のとき) ・スレーブアドレスが一致したときおよび一致後再送開始条件または停止条件検出までのデータ転送終了時 ・ゼネラルコールアドレスを検出したときおよび検出後再送開始条件または停止条件検出までのデータ転送終了時 スレーブ mode (FS2 = 1のとき) ・データ転送終了時

バスビジー

0	バス開放状態 【クリア条件】 停止条件検出時
1	バス占有状態 【セット条件】 開始条件検出時

【注】* フラグクリアのための0ライトのみ可能

I CDR2 I²Cバスデータレジスタ2 H'86

I²C

ピット： 7 6 5 4 3 2 1 0

I CDR27	I CDR26	I CDR25	I CDR24	I CDR23	I CDR22	I CDR21	I CDR20
---------	---------	---------	---------	---------	---------	---------	---------

初期値： — — — — — — — —
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

↓ 送信／受信データ

SAR2 スレーブアドレスレジスタ2 H'87

I²C

ピット： 7 6 5 4 3 2 1 0

SVA26	SVA25	SVA24	SVA23	SVA22	SVA21	SVA20	FS2
-------	-------	-------	-------	-------	-------	-------	-----

初期値： 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

スレーブアドレスを格納

↓ フォーマットセレクト —

0	アドレッシングフォーマット、スレーブアドレスを認識
1	ノンアドレッシングフォーマット

ビット: 7 6 5 4 3 2 1 0

MLS2	WAIT2	—	—	—	BC22	BC21	BC20
------	-------	---	---	---	------	------	------

初期値: 0 0 1 1 1 0 0 0
R/W: R/W R/W — — — R/W R/W R/W

ビットカウンタ

BC22	BC21	BC20	ビット/フレーム	
			シリアルモード	アクノリッジメントモード
0	0	0	8	9
	0	1	1	2
	1	0	2	3
	1	1	3	4
1	0	0	4	5
	0	1	5	6
	1	0	6	7
	1	1	7	8

ウェイト挿入ビット

0	データとアクノリッジを連続的に転送
0	データとアクノリッジの間にウェイトを挿入

MSBファースト/LSBファースト選択

0	MSBファースト
1	LSBファースト

ビット: 7 6 5 4 3 2 1 0

CMIEB	CMIEA	OVIE	CCLR1	CCLRO	CKS2	CKS1	CKS0
-------	-------	------	-------	-------	------	------	------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

クロックセレクト

0	0	0	クロック入力を禁止
	1	内部クロック $\phi/8$	立ち下がりエッジ(モ)でカウント
	0	内部クロック $\phi/64$	立ち下がりエッジ(モ)でカウント
1	1	内部クロック $\phi/1024$	立ち下がりエッジ(モ)でカウント
	0	0	クロック入力を禁止
	1	外部クロック	立ち上がりエッジ(フ)でカウント
1	0	外部クロック	立ち下がりエッジ(モ)でカウント
	1	1	外部クロック 立ち上がり/立ち下がり(フ・モ) 両エッジでカウント

カウンタクリア

0	0	クリアを禁止
	1	コンペアマッチAによりクリア
1	0	コンペアマッチBによりクリア
	1	外部リセット入力の立ち上がりエッジ(フ)によりクリア

タイマオーバフローインタラプトイネーブル

0	OVFによる割り込み要求(OVI)を禁止
1	OVFによる割り込み要求(OVI)を許可

コンペアマッチインターラプトイネーブルA

0	CMFAによる割り込み要求(CMIA)を禁止
1	CMFAによる割り込み要求(CMIA)を許可

コンペアマッチインターラプトイネーブルB

0	CMFBによる割り込み要求(CMIB)を禁止
1	CMFBによる割り込み要求(CMIB)を許可

ビット： 7 6 5 4 3 2 1 0

CMFB	CMFA	OVF	—	OS3	OS2	OS1	OS0
------	------	-----	---	-----	-----	-----	-----

初期値： 0 0 0 1 0 0 0 0
R/W: R/(W)* R/(W)* R/(W)* — R/W R/W R/W R/W

アウトプットセレクト1、0

0	0	コンペアマッチAで変化しない
1	0	コンペアマッチAで0出力
0	1	コンペアマッチAで1出力
1	1	コンペアマッチAごとに反転出力（トグル出力）

アウトプットセレクト3、2

0	0	コンペアマッチBで変化しない
1	0	コンペアマッチBで0出力
0	1	コンペアマッチBで1出力
1	1	コンペアマッチBごとに反転出力（トグル出力）

タイマオーバフローフラグ

0	〔クリア条件〕 OVF=1の状態で、OVFをリードした後、OVFに0をライトしたとき
1	〔セット条件〕 TCNTHがH'FF→H'00になったとき

コンペアマッチフラグA

0	〔クリア条件〕 CMFA=1の状態で、CMFAをリードした後、CMFAに0をライトしたとき
1	〔セット条件〕 TCNTH=TCORAHになったとき

コンペアマッチフラグB

0	〔クリア条件〕 CMFB=1の状態で、CMFBをリードした後、CMFBに0をライトしたとき
1	〔セット条件〕 TCNTH=TCORBHになったとき

【注】* フラグクリアのための0ライトのみ可能

TCORAH タイムコンスタントレジスタ AH H'8A

タイマH

ビット: 7 6 5 4 3 2 1 0

TCORAH7	TCORAH6	TCORAH5	TCORAH4	TCORAH3	TCORAH2	TCORAH1	TCORAH0
---------	---------	---------	---------	---------	---------	---------	---------

初期値: 1 1 1 1 1 1 1 1

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

TCORBH タイムコンスタントレジスタ BH H'8B

タイマH

ビット: 7 6 5 4 3 2 1 0

TCORBH7	TCORBH6	TCORBH5	TCORBH4	TCORBH3	TCORBH2	TCORBH1	TCORBH0
---------	---------	---------	---------	---------	---------	---------	---------

初期値: 1 1 1 1 1 1 1 1

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

TCNTH タイマカウンタH H'8C

タイマH

ビット: 7 6 5 4 3 2 1 0

TCNTH7	TCNTH6	TCNTH5	TCNTH4	TCNTH3	TCNTH2	TCNTH1	TCNTH0
--------	--------	--------	--------	--------	--------	--------	--------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

カウント値

PWCR PWMコントロールレジスタ H'90

8ビットPWM

ビット: 7 6 5 4 3 2 1 0

—	—	—	—	—	—	—	CKS
---	---	---	---	---	---	---	-----

初期値: 1 1 1 1 1 1 1 0

R/W: — — — — — — — R/W

クロックセレクト

0	入力クロック $\phi/16$ 、1周期 = 4096/ ϕ
1	入力クロック $\phi/8$ 、1周期 = 2048/ ϕ

PWD R0 PWMデータレジスタ 0 H'91

8 ビット PWM

ビット: 7 6 5 4 3 2 1 0

PWD R0 ₇	PWD R0 ₆	PWD R0 ₅	PWD R0 ₄	PWD R0 ₃	PWD R0 ₂	PWD R0 ₁	PWD R0 ₀
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₀出力の High レベル幅の制御

PWD R1 PWMデータレジスタ 1 H'92

8 ビット PWM

ビット: 7 6 5 4 3 2 1 0

PWD R1 ₇	PWD R1 ₆	PWD R1 ₅	PWD R1 ₄	PWD R1 ₃	PWD R1 ₂	PWD R1 ₁	PWD R1 ₀
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₁出力の High レベル幅の制御

PWD R2 PWMデータレジスタ 2 H'93

8 ビット PWM

ビット: 7 6 5 4 3 2 1 0

PWD R2 ₇	PWD R2 ₆	PWD R2 ₅	PWD R2 ₄	PWD R2 ₃	PWD R2 ₂	PWD R2 ₁	PWD R2 ₀
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₂出力の High レベル幅の制御

PWD R3 PWMデータレジスタ 3 H'94

8 ビット PWM

ビット: 7 6 5 4 3 2 1 0

PWD R3 ₇	PWD R3 ₆	PWD R3 ₅	PWD R3 ₄	PWD R3 ₃	PWD R3 ₂	PWD R3 ₁	PWD R3 ₀
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₃出力の High レベル幅の制御

PWDR4 PWMデータレジスタ4 H'95

8ビットPWM

ビット: 7 6 5 4 3 2 1 0

PWDR4 ₇	PWDR4 ₆	PWDR4 ₅	PWDR4 ₄	PWDR4 ₃	PWDR4 ₂	PWDR4 ₁	PWDR4 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₄出力の High レベル幅の制御

PWDR5 PWMデータレジスタ5 H'96

8ビットPWM

ビット: 7 6 5 4 3 2 1 0

PWDR5 ₇	PWDR5 ₆	PWDR5 ₅	PWDR5 ₄	PWDR5 ₃	PWDR5 ₂	PWDR5 ₁	PWDR5 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₅出力の High レベル幅の制御

PWDR6 PWMデータレジスタ6 H'97

8ビットPWM

ビット: 7 6 5 4 3 2 1 0

PWDR6 ₇	PWDR6 ₆	PWDR6 ₅	PWDR6 ₄	PWDR6 ₃	PWDR6 ₂	PWDR6 ₁	PWDR6 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₆出力の High レベル幅の制御

PWDR7 PWMデータレジスタ7 H'98

8ビットPWM

ビット: 7 6 5 4 3 2 1 0

PWDR7 ₇	PWDR7 ₆	PWDR7 ₅	PWDR7 ₄	PWDR7 ₃	PWDR7 ₂	PWDR7 ₁	PWDR7 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WPWM₇出力の High レベル幅の制御

TMB2 タイマモードレジスタB2 H'9C

タイマB2

ビット: 7 6 5 4 3 2 1 0

TMB27	—	—	—	—	TMB22	TMB21	TMB20
-------	---	---	---	---	-------	-------	-------

初期値: 0 1 1 1 1 0 0 0
R/W: R/W — — — — R/W R/W R/W

オートリロード機能選択

0	インターバル機能を選択
1	オートリロード機能を選択

クロックセレクト

0	0	内部クロック $\phi/8192$
	1	内部クロック $\phi/2048$
1	0	内部クロック $\phi/512$
	1	内部クロック $\phi/256$
1	0	内部クロック $\phi/64$
	1	内部クロック $\phi/16$
1	0	内部クロック $\phi/4$
	1	外部イベント (TMIB2AまたはTMIB2B) 立ち上がり/立ち下がりエッジでカウント

TCB2 タイマカウンタB2 H'9D

タイマB2

ビット: 7 6 5 4 3 2 1 0

TCB27	TCB26	TCB25	TCB24	TCB23	TCB22	TCB21	TCB20
-------	-------	-------	-------	-------	-------	-------	-------

初期値: 0 0 0 0 0 0 0 0
R/W: R R R R R R R R

カウント値

TLB2 タイマロードレジスタB2 H'9D

タイマB2

ビット: 7 6 5 4 3 2 1 0

TLB27	TLB26	TLB25	TLB24	TLB23	TLB22	TLB21	TLB20
-------	-------	-------	-------	-------	-------	-------	-------

初期値: 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

リロード値設定

TMB 3 タイマモードレジスタ B 3 H'9E

タイマB 3

ビット： 7 6 5 4 3 2 1 0

TMB37	—	—	—	—	TMB32	TMB31	TMB30
-------	---	---	---	---	-------	-------	-------

初期値： 0 1 1 1 1 0 0 0
R/W: R/W — — — — R/W R/W R/W

オートリロード機能選択

0	インターバル機能を選択
1	オートリロード機能を選択

クロックセレクト

0	0	0	内部クロック φ/8192
	1	1	内部クロック φ/2048
1	0	0	内部クロック φ/512
	1	1	内部クロック φ/256
1	0	0	内部クロック φ/64
	1	1	内部クロック φ/16
1	0	0	内部クロック φ/4
	1	1	リザーブ

TCB 3 タイマカウンタ B 3 H'9F

タイマB 3

ビット： 7 6 5 4 3 2 1 0

TCB37	TCB36	TCB35	TCB34	TCB33	TCB32	TCB31	TCB30
-------	-------	-------	-------	-------	-------	-------	-------

初期値： 0 0 0 0 0 0 0 0
R/W: R R R R R R R R

カウント値

TLB 3 タイマロードレジスタ B 3 H'9F

タイマB 3

ビット： 7 6 5 4 3 2 1 0

TLB37	TLB36	TLB35	TLB34	TLB33	TLB32	TLB31	TLB30
-------	-------	-------	-------	-------	-------	-------	-------

初期値： 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

リロード値設定

ビット: 7 6 5 4 3 2 1 0

COM	CHR	PE	PM	STOP	MP	CKS1	CKS0
-----	-----	----	----	------	----	------	------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

クロックセレクト

0	0	クロック
0	1	φ/4クロック
1	0	φ/16クロック
1	1	φ/64クロック

マルチプロセッサモード

0	マルチプロセッサ通信機能を禁止
1	マルチプロセッサ通信機能を許可

ストップビットレンジス

0	1ストップビット
1	2ストップビット

パリティモード

0	偶数パリティ
1	奇数パリティ

パリティイネーブル

0	パリティビットの付加およびチェックを禁止
1	パリティビットの付加およびチェックを許可

キャラクタレンジス

0	8ビットデータ
1	7ビットデータ

コミュニケーションモード

0	調歩同期式モード
1	クロック同期式モード

ビット: 7 6 5 4 3 2 1 0

BRR7	BRR6	BRR5	BRR4	BRR3	BRR2	BRR1	BRR0
------	------	------	------	------	------	------	------

初期値: 1 1 1 1 1 1 1 1
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

ビット： 7 6 5 4 3 2 1 0

TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
-----	-----	----	----	------	------	------	------

初期値： 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

クロックイネーブル

ビット1	ビット0	説明		
CKE1	CKE0	コミュニケーションモード	クロックソース	SCK ₃ 端子機能
0	0	調歩同期式	内部クロック	入出力ポート
	1	クロック同期式	内部クロック	同期クロック出力
1	0	調歩同期式	内部クロック	クロック出力
	1	クロック同期式	リザーブ（本組合せは指定しない）	
0	0	調歩同期式	外部クロック	クロック入力
	1	クロック同期式	外部クロック	同期クロック入力
1	0	調歩同期式	リザーブ（本組合せは指定しない）	
	1	クロック同期式	リザーブ（本組合せは指定しない）	

トランスマットエンドインタラプトイネーブル

0	送信終了割り込み要求（T E I）を禁止
1	送信終了割り込み要求（T E I）を許可

マルチプロセッサインタラプトイネーブル

0	マルチプロセッサ割り込み要求を禁止（通常の受信動作） 【クリア条件】 マルチプロセッサビットが1のデータを受信したとき
1	マルチプロセッサ割り込み要求を許可 マルチプロセッサビットが1のデータを受け取るまで受信割り込み要求（RX I）、受信エラー割り込み要求（ER I）、およびシリアルステータスレジスタ（SSR）のRDRF、FER、OERの各フラグのセットを禁止

レシーブイネーブル

0	受信動作を禁止（RXD端子は入出力ポート）
1	受信動作を許可（RXD端子はレシーブデータ端子）

トランスマットイネーブル

0	送信動作を禁止（TXD端子は入出力ポート）
1	送信動作を許可（TXD端子はトランスマットデータ端子）

レシーブインタラプトイネーブル

0	受信データフル割り込み要求（RX I）、および受信エラー割り込み要求（ER I）を禁止
1	受信データフル割り込み要求（RX I）、および受信エラー割り込み要求（ER I）を許可

トランスマットインタラプトイネーブル

0	送信データエンブティ割り込み要求（TX I）の禁止
1	送信データエンブティ割り込み要求（TX I）の許可

ビット : 7 6 5 4 3 2 1 0

TDR7	TDR6	TDR5	TDR4	TDR3	TDR2	TDR1	TDR0
------	------	------	------	------	------	------	------

初期値 : 1 1 1 1 1 1 1 1
R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

↓ TSRへの転送用データ

ビット: 7 6 5 4 3 2 1 0

TDRE	RDRF	OER	FER	PER	TEND	MPBR	MPBT
------	------	-----	-----	-----	------	------	------

初期値: 1 0 0 0 0 1 0 0
R/W: R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R R R R/W

マルチプロセッサビットトランスファー

0	マルチプロセッサビット0を送信
1	マルチプロセッサビット1を送信

マルチプロセッサビットレスリーブ

0	マルチプロセッサビットが0のデータを受信
1	マルチプロセッサビットが1のデータを受信

トランスマットエンド

0	送信中 〔クリア条件〕 (1) TDRE=1の状態をリードした後、TDREに0をライトしたとき (2) 命令でTDRにデータをライトしたとき
	送信終了 〔セット条件〕 (1) シリアルコントロールレジスタ3 (SCR3) のTEが0のとき (2) 送信キャラクタ最後尾のビットの送信時に、TDREが1であったとき
1	パリティエラー
	受信中、または受信完了 〔クリア条件〕 PER=1の状態をリードした後、0をライトしたとき

1	受信時にパリティエラー発生 〔セット条件〕 受信時に受信データとパリティビットをあわせた1の数がシリアルモードレジスタ (SMR) のパリティモード (PM) を設定したパリティと一致しなかったとき

フレーミングエラー

0	受信中、または受信完了 〔クリア条件〕 FER=1の状態をリードした後、0をライトしたとき
	受信時にフレーミングエラー発生 〔セット条件〕 受信終了時に受信データの最後尾のストップビットが1であるかどうかをチェックし、ストップビットが0であったとき
1	オーバランエラー
	受信中、または受信完了 〔クリア条件〕 OER=1の状態をリードした後、0をライトしたとき

1	受信時にオーバランエラー発生 〔セット条件〕 RDRFが1の状態で受信を完了したとき

レシーブデータレジスタフル

0	RDRに受信データ未格納 〔クリア条件〕 (1) RDRF=1の状態をリードした後、0をライトしたとき (2) 命令でRDRのデータをリードしたとき
	RDRに受信データ格納 〔セット条件〕 受信が正常終了し、RSRからRDRへ受信データが転送されたとき
1	トランスマットデータレジスタエンブティ

0	TDRにライトされた送信データがTSRに転送されていない 〔クリア条件〕 (1) TDRE=1の状態をリードした後、0をライトしたとき (2) 命令でTDRへデータをライトしたとき
	TDRに送信データがライトされていない、またはTDRにライトされた送信データがTSRに転送された 〔セット条件〕 (1) シリアルコントロールレジスタ3 (SCR3) のTEが0のとき (2) TDRからTSRにデータ転送が行われたとき
1	【注】* フラグクリアのための0ライトのみ可能

RDR レシーブデータレジスタ H'AD

SCI 3

ビット: 7 6 5 4 3 2 1 0

RDR7	RDR6	RDR5	RDR4	RDR3	RDR2	RDR1	RDR0
------	------	------	------	------	------	------	------

初期値: 0 0 0 0 0 0 0 0
R/W: R R R R R R R R

TMA タイマモードレジスタ A H'B0

タイマA

ビット: 7 6 5 4 3 2 1 0

TMA7	TMA6	TMA5	—	TMA3	TMA2	TMA1	TMA0
------	------	------	---	------	------	------	------

初期値: 0 0 0 1 0 0 0 0
R/W: R/W R/W R/W — R/W R/W R/W R/W

内部クロックセレクト

TMA3	TMA2	TMA1	TMA0	プリスケーラ分周比またはオーバフロー周期	機能	
0	0	0	0	PSS $\phi/8192$	インターバル	
		1	1	PSS $\phi/4096$		
		0	0	PSS $\phi/2048$		
		1	1	PSS $\phi/512$		
	1	0	0	PSS $\phi/256$		
		1	1	PSS $\phi/128$		
		0	0	PSS $\phi/32$		
		1	1	PSS $\phi/8$		
1	0	0	0	PSW 1s	時計用 タイムベース	
		1	1	PSW 0.5s		
		0	0	PSW 0.25s		
		1	1	PSW 0.03125s		
	1	0	0	PSW、TCAリセット		
		1	1			
		0	0			
		1	1			

クロック出力セレクト

0	0	$\phi/32$
	1	$\phi/16$
1	0	$\phi/8$
	1	$\phi/4$
0	0	$\phi_w/32$
	1	$\phi_w/16$
1	0	$\phi_w/8$
	1	$\phi_w/4$

TCA タイマカウンタ A | H' B1

タイマ A

ビット : 7 6 5 4 3 2 1 0

TCA7	TCA6	TCA5	TCA4	TCA3	TCA2	TCA1	TCA0
------	------	------	------	------	------	------	------

初期値 : 0 0 0 0 0 0 0 0
R/W : R R R R R R R R

カウント値

TMB 1 タイマモードレジスタ B 1 | H' B2

タイマ B 1

ビット : 7 6 5 4 3 2 1 0

TMB17	—	—	—	—	TMB12	TMB11	TMB10
-------	---	---	---	---	-------	-------	-------

初期値 : 0 1 1 1 1 0 0 0
R/W : R/W — — — — R/W R/W R/W

		クロックセレクト	
		0	内部クロック φ/8192
		1	内部クロック φ/2048
0	0	0	内部クロック φ/512
	1	1	内部クロック φ/256
1	0	0	内部クロック φ/64
	1	1	内部クロック φ/16
	0	0	外部イベント (TMIB1) : 立ち上がり / 立ち下がりエッジでカウント
	1	1	

オートリロード機能選択

0	インターバル機能を選択
1	オートリロード機能を選択

TCB 1 タイマカウンタ B 1 | H' B3

タイマ B 1

ビット : 7 6 5 4 3 2 1 0

TCB17	TCB16	TCB15	TCB14	TCB13	TCB12	TCB11	TCB10
-------	-------	-------	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0
R/W : R R R R R R R R

カウント値

TLB1 タイマロードレジスタ B1 H'B3

タイマB1

ピット： 7 6 5 4 3 2 1 0

TLB17	TLB16	TLB15	TLB14	TLB13	TLB12	TLB11	TLB10
-------	-------	-------	-------	-------	-------	-------	-------

初期値： 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

リロード値設定

TMC タイマモードレジスタ C H'B4

タイマC

ピット： 7 6 5 4 3 2 1 0

TMC7	TMC6	TMC5	—	—	TMC2	TMC1	TMC0
------	------	------	---	---	------	------	------

初期値： 0 0 0 1 1 0 0 0
R/W: R/W R/W R/W — — R/W R/W R/W

クロックセレクト

0	0	0	内部クロック $\phi/8192$
	1	1	内部クロック $\phi/2048$
	0	0	内部クロック $\phi/512$
	1	1	内部クロック $\phi/64$
1	0	0	内部クロック $\phi/16$
	1	1	内部クロック $\phi/4$
	0	0	外部イベント (TMIC) :立ち上がり/立ち下りエッジでカウント
	1	1	

カウンタアップ/ダウン制御

0	0	TCCはアップカウンタ
	1	TCCはダウンカウンタ
1	*	TCCのアップ/ダウンは、UD端子入力によるハードウェア制御 UD端子入力が High レベルならばダウンカウンタ、Low レベルならばアップカウンタ

* Don't care

オートリロード機能選択

0	インターバル機能を選択
1	オートリロード機能を選択

TCC タイマカウンタ C H' B5

タイマC

ビット : 7 6 5 4 3 2 1 0

TCC7	TCC6	TCC5	TCC4	TCC3	TCC2	TCC1	TCC0
------	------	------	------	------	------	------	------

初期値 : 0 0 0 0 0 0 0 0
R/W : R R R R R R R R

カウント値

TLC タイマロードレジスタ C H' B5

タイマC

ビット : 7 6 5 4 3 2 1 0

TLC7	TLC6	TLC5	TLC4	TLC3	TLC2	TLC1	TLC0
------	------	------	------	------	------	------	------

初期値 : 0 0 0 0 0 0 0 0
R/W : W W W W W W W W

リロード値

ビット: 7 6 5 4 3 2 1 0

TOLH	CKSH2	CKSH1	CKSH0	TOLL	CKSL2	CKSL1	CKSL0
------	-------	-------	-------	------	-------	-------	-------

初期値: 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

クロックセレクトL

0	*	*	外部イベント (TMIF) の立ち上がり /立ち下がりエッジでカウント
	0	0	内部クロック $\phi/32$
1	1	1	内部クロック $\phi/16$
	0	0	内部クロック $\phi/4$
1	1	1	内部クロック $\phi/2$

トグルアウトプットレベルL

0	Low レベルに設定
1	High レベルに設定

クロックセレクトH

0	*	*	16ビットモードとなり、TCLのオーバフロー信号でカウント
	0	0	内部クロック $\phi/32$
1	1	1	内部クロック $\phi/16$
	0	0	内部クロック $\phi/4$
1	1	1	内部クロック $\phi/2$

* Don't care

トグルアウトプットレベルH

0	Low レベルに設定
1	High レベルに設定

ビット:	7	6	5	4	3	2	1	0
	OVPH	CMPH	OVIEH	CCLRH	OVFL	CMFL	OVIEL	CCLRL

初期値: 0 0 0 0 0 0 0 0
R/W: R/(W)* R/(W)* R/W R/W R/(W)* R/(W)* R/W R/W

カウンタクリアL

0	コンペアマッチによるTCFLのクリアを禁止
1	コンペアマッチによるTCFLのクリアを許可

タイマオーバフローインタラプトイネーブルL

0	TCFLのオーバフローによる割り込み要求を禁止
1	TCFLのオーバフローによる割り込み要求を許可

コンペアマッチフラグL

0	〔クリア条件〕 CMFL=1の状態で、CMFLをリードした後、CMFLに0をライトしたとき
1	〔セット条件〕 TCFLの値とOCRFLの値が、コンペーマッチしたとき

タイマオーバフローフラグL

0	〔クリア条件〕 OVFL=1の状態で、OVFLをリードした後、OVFLに0をライトしたとき
1	〔セット条件〕 TCFLの値がH' FF→H' 00になったとき

カウンタクリアH

0	16ビットモード: コンペアマッチによるTCFのクリアを禁止 8ビットモード: コンペアマッチによるTCFHのクリアを禁止
1	16ビットモード: コンペアマッチによるTCFのクリアを許可 8ビットモード: コンペアマッチによるTCFHのクリアを許可

タイマオーバフローインタラプトイネーブルH

0	TCFHのオーバフローによる割り込み要求を禁止
1	TCFHのオーバフローによる割り込み要求を許可

コンペアマッチフラグH

0	〔クリア条件〕 CMFH=1の状態でCMFHをリードした後、CMFHに0をライトしたとき
1	〔セット条件〕 TCFHの値とOCRFHの値が、コンヘアマッチしたとき

タイマオーバフローフラグH

0	〔クリア条件〕 OVFH=1の状態でOVFHをリードした後、OVFHに0をライトしたとき
1	16ビットモード: TCFの値がH' FFFF→H' 0000になったとき 8ビットモード: TCFHの値がH' FF→H' 00になったとき

【注】* フラグクリアのための0ライトのみ可能

TCFH 8ビットタイマカウンタ F H | H' B8

タイマF

ビット : 7 6 5 4 3 2 1 0

TCFH7	TCFH6	TCFH5	TCFH4	TCFH3	TCFH2	TCFH1	TCFH0
-------	-------	-------	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

カウント値

TCFL 8ビットタイマカウンタ F L | H' B9

タイマF

ビット : 7 6 5 4 3 2 1 0

TCFL7	TCFL6	TCFL5	TCFL4	TCFL3	TCFL2	TCFL1	TCFL0
-------	-------	-------	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

カウント値

OCRFH アウトプットコンペアレジスタ F H | H' BA

タイマF

ビット : 7 6 5 4 3 2 1 0

OCRFH7	OCRFH6	OCRFH5	OCRFH4	OCRFH3	OCRFH2	OCRFH1	OCRFH0
--------	--------	--------	--------	--------	--------	--------	--------

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

OCRFL アウトプットコンペアレジスタ F L | H' BB

タイマF

ビット : 7 6 5 4 3 2 1 0

OCRFL7	OCRFL6	OCRFL5	OCRFL4	OCRFL3	OCRFL2	OCRFL1	OCRFL0
--------	--------	--------	--------	--------	--------	--------	--------

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ビット： 7 6 5 4 3 2 1 0

OVFH	OVFL	OVIE	IIEGS	CCLR1	CCLR0	CKS1	CKS0
------	------	------	-------	-------	-------	------	------

初期値： 0 0 0 0 0 0 0 0
R/W： R/(W)*R/(W)*R/W R/W R/W R/W R/W R/W R/W

クロックセレクト

0	0	内部クロック： $\phi/64$ でカウント
	1	内部クロック： $\phi/32$ でカウント
1	0	内部クロック： $\phi/2$ でカウント
	1	内部クロック： $\phi_w/2$ でカウント

カウンタクリア

0	0	TCGのクリアを禁止
	1	インプットキャプチャ入力信号の立ち下がりエッジによりTCGをクリア
1	0	インプットキャプチャ入力信号の立ち上がりエッジによりTCGをクリア
	1	インプットキャプチャ入力信号の両エッジによりTCGをクリア

インプットキャプチャインタラプトエッジセレクト

0	インプットキャプチャ入力信号の立ち上がりエッジで割り込みを発生
	インプットキャプチャ入力信号の立ち下がりエッジで割り込みを発生

タイマオーバフローインタラプトイネーブル

0	TCGのオーバフローによる割り込み要求を禁止
1	TCGのオーバフローによる割り込み要求を許可

タイマオーバフローフラグL

0	〔クリア条件〕 OVFL=1の状態で、OVFLをリードした後、OVFLに0をライトしたとき
	〔セット条件〕 TCGの値がH' FF→H' 00になったとき

タイマオーバフローフラグH

0	〔クリア条件〕 OVFH=1の状態で、OVFHをリードした後、OVFHに0をライトしたとき
	〔セット条件〕 TCGの値がH' FF→H' 00になったとき

【注】* フラグクリアのための0ライトのみ可能

ICRGF インプットキャプチャレジスタGF H'BD

タイマG

ビット: 7 6 5 4 3 2 1 0

ICRGF7	ICRGF6	ICRGF5	ICRGF4	ICRGF3	ICRGF2	ICRGF1	ICRGF0
--------	--------	--------	--------	--------	--------	--------	--------

初期値: 0 0 0 0 0 0 0 0

R/W: R R R R R R R R

ICRGR インプットキャプチャレジスタGR H'BE

タイマG

ビット: 7 6 5 4 3 2 1 0

ICRGR7	ICRGR6	ICRGR5	ICRGR4	ICRGR3	ICRGR2	ICRGR1	ICRGR0
--------	--------	--------	--------	--------	--------	--------	--------

初期値: 0 0 0 0 0 0 0 0

R/W: R R R R R R R R

ビット: 7 6 5 4 3 2 1 0

CKS	TRGE	—	—	CH3	CH2	CH1	CH0
-----	------	---	---	-----	-----	-----	-----

初期値: 0 0 1 1 0 0 0 0
R/W: R/W R/W — — R/W R/W R/W R/W

チャネルセレクト

ビット3 CH3	ビット2 CH2	ビット1 CH1	ビット0 CH0	アナログ入力チャネル
	0	*	*	非選択
0	0	0	0	AN ₀
		1	1	AN ₁
1	0	0	0	AN ₂
		1	1	AN ₃
		0	0	AN ₄
		1	1	AN ₅
		0	0	AN ₆
		1	1	AN ₇
1	1	0	0	AN ₈
		1	1	AN ₉
1	0	0	0	AN ₁₀
		1	1	AN ₁₁

* Don't care

外部トリガセレクト

0	外部トリガによるA/D変換の開始を禁止
1	外部トリガ(ADTRG)端子の立ち上がりエッジ、または立ち下がりエッジでA/D変換を開始

クロックセレクト

ビット7 CKS	変換周期	変換時間	
		$\phi = 2\text{ MHz}$	$\phi = 5\text{ MHz}$
0	$62/\phi$	$31\ \mu\text{s}$	$12.4\ \mu\text{s}$
1	$31/\phi$	$15.5\ \mu\text{s}$	— *

【注】* $12.4\ \mu\text{s}$ 以下の変換時間では、動作が保証されません。 $12.4\ \mu\text{s}$ 以上になるように選択してください。

ADRR A/Dリザルトレジスタ

H'C5

A/D変換器

ピット： 7 6 5 4 3 2 1 0

ADR7	ADR6	ADR5	ADR4	ADR3	ADR2	ADR1	ADR0
------	------	------	------	------	------	------	------

初期値： 不定 不定 不定 不定 不定 不定 不定 不定
R/W： R R R R R R R R

A/D変換結果

ADSR A/Dスタートレジスタ

H'C6

A/D変換器

ピット： 7 6 5 4 3 2 1 0

ADSP	—	—	—	—	—	—	—
------	---	---	---	---	---	---	---

初期値： 0 1 1 1 1 1 1 1
R/W： R/W — — — — — — —

A/Dスタートフラグ

0	リード時	A/D変換の終了
	ライト時	A/D変換を強制終了
1	リード時	A/D変換中
	ライト時	A/D変換を開始

ビット： 7 6 5 4 3 2 1 0

IRQ3	IRQ2	IRQ1	—	TMIG	TMOFH	TMOFL	TMOW
------	------	------	---	------	-------	-------	------

初期値： 0 0 0 1 0 0 0 0
R/W： R/W R/W R/W — R/W R/W R/W R/WP1₀/TMOW端子機能切換え

0	P1 ₀ 入出力端子として機能
1	TMOW出力端子として機能

P1₁/TMOFL端子機能切換え

0	P1 ₁ 入出力端子として機能
1	TMOFL出力端子として機能

P1₂/TMOFH端子機能切換え

0	P1 ₂ 入出力端子として機能
1	TMOFH出力端子として機能

P1₃/TMIG端子機能切換え

0	P1 ₃ 入出力端子として機能
1	TMIG入力端子として機能

P1₅/IRQ₁/TMIB1端子機能切換え

0	P1 ₅ 入出力端子として機能
1	IRQ ₁ /TMIB1入力端子として機能

P1₆/IRQ₂/TMIC端子機能切換え

0	P1 ₆ 入出力端子として機能
1	IRQ ₂ /TMIC入力端子として機能

P1₇/IRQ₃/TMIF端子機能切換え

0	P1 ₇ 入出力端子として機能
1	IRQ ₃ /TMIF入力端子として機能

ビット : 7 6 5 4 3 2 1 0

TMIB2B	TMIB2A	EDGB2	NCS	IRQ0	—	UD	IRQ4
--------	--------	-------	-----	------	---	----	------

初期値 : 0 0 0 0 0 1 0 0
R/W : R/W R/W R/W R/W R/W — R/W R/WP2₀/IRQ₄/ADTRG端子機能切換え

0	P2 ₀ 入出力端子として機能
1	IRQ ₄ /ADTRG入力端子として機能

P2₁/UD端子機能切換え

0	P2 ₁ 入出力端子として機能
1	UD入力端子として機能

P4₃/IRQ₀端子機能切換え

0	P4 ₃ 入力端子として機能
1	IRQ ₀ 入力端子として機能

TMIGノイズキャンセラセレクト

0	ノイズ除去機能なし
1	ノイズ除去機能あり

TMIB2エッジセレクト

0	TMIB2A、TMIB2B端子入力の立ち下がりエッジを検出
1	TMIB2A、TMIB2B端子入力の立ち上がりエッジを検出

P2₀/TMIB2A端子機能切換え

0	P2 ₀ 入出力端子として機能
1	TMIB2A入力端子として機能

P2₁/TMIB2B端子機能切換え

0	P2 ₁ 入出力端子として機能
1	TMIB2B入力端子として機能

PMR 3 ポートモードレジスタ 3 H'CA

I/Oポート

ビット： 7 6 5 4 3 2 1 0

PWM7	PWM6	PWM5	PWM4	PWM3	PWM2	PWM1	PWM0
------	------	------	------	------	------	------	------

初期値： 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WP3_n/PWM_n端子機能切換え

0	P3 _n 入出力端子として機能
1	PWM _n 出力端子として機能

(n = 7 ~ 0)

PMR 5 ポートモードレジスタ 5 H'CC

I/Oポート

ビット： 7 6 5 4 3 2 1 0

WKP ₇	WKP ₆	WKP ₅	WKP ₄	WKP ₃	WKP ₂	WKP ₁	WKP ₀
------------------	------------------	------------------	------------------	------------------	------------------	------------------	------------------

初期値： 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WP5_n/WKP_n端子機能切換え

0	P5 _n 入出力端子として機能
1	WKP _n 入力端子として機能

(n = 7 ~ 0)

PDR1 ポートデータレジスタ1 H'D4

I/Oポート

ビット： 7 6 5 4 3 2 1 0

P1 ₇	P1 ₆	P1 ₅	P1 ₄	P1 ₃	P1 ₂	P1 ₁	P1 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値： 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PDR2 ポートデータレジスタ2 H'D5

I/Oポート

ビット： 7 6 5 4 3 2 1 0

P2 ₇	P2 ₆	P2 ₅	P2 ₄	P2 ₃	P2 ₂	P2 ₁	P2 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値： 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PDR 3 ポートデータレジスタ 3 H'D6

I/Oポート

ビット: 7 6 5 4 3 2 1 0

P3 ₇	P3 ₆	P3 ₅	P3 ₄	P3 ₃	P3 ₂	P3 ₁	P3 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PDR 4 ポートデータレジスタ 4 H'D7

I/Oポート

ビット: 7 6 5 4 3 2 1 0

—	—	—	—	P4 ₃	P4 ₂	P4 ₁	P4 ₀
---	---	---	---	-----------------	-----------------	-----------------	-----------------

初期値: 1 1 1 1 1 0 0 0

R/W: — — — — R R/W R/W R/W

PDR 5 ポートデータレジスタ 5 H'D8

I/Oポート

ビット: 7 6 5 4 3 2 1 0

P5 ₇	P5 ₆	P5 ₅	P5 ₄	P5 ₃	P5 ₂	P5 ₁	P5 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PDR 6 ポートデータレジスタ 6 H'D9

I/Oポート

ビット: 7 6 5 4 3 2 1 0

P6 ₇	P6 ₆	P6 ₅	P6 ₄	P6 ₃	P6 ₂	P6 ₁	P6 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PDR7 ポートデータレジスタ7 H'DA

I/Oポート

ビット: 7 6 5 4 3 2 1 0

P7 ₇	P7 ₆	P7 ₅	P7 ₄	P7 ₃	P7 ₂	P7 ₁	P7 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PDR8 ポートデータレジスタ8 H'DB

I/Oポート

ビット: 7 6 5 4 3 2 1 0

P8 ₇	P8 ₆	P8 ₅	P8 ₄	P8 ₃	P8 ₂	P8 ₁	P8 ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PDR9 ポートデータレジスタ9 H'DC

I/Oポート

ビット: 7 6 5 4 3 2 1 0

P9 ₇	P9 ₆	P9 ₅	P9 ₄	P9 ₃	P9 ₂	P9 ₁	—
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	---

初期値: 0 0 0 1 1 1 1 1

R/W: R/W R/W R/W — — — —

PDRA ポートデータレジスタA H'DD

I/Oポート

ビット: 7 6 5 4 3 2 1 0

—	PA ₆	PA ₅	PA ₄	PA ₃	PA ₂	PA ₁	PA ₀
---	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値: 1 0 0 0 0 0 0 0

R/W: — R/W R/W R/W R/W R/W R/W R/W

PDRB ポートデータレジスタB H'DE

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PB ₇	PB ₆	PB ₅	PB ₄	PB ₃	PB ₂	PB ₁	PB ₀
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

R/W: R R R R R R R R

PDRC ポートデータレジスタC H'DF

I/Oポート

ビット: 7 6 5 4 3 2 1 0

—	—	—	—	PC ₃	PC ₂	PC ₁	PC ₀
---	---	---	---	-----------------	-----------------	-----------------	-----------------

R/W: — — — — R R R R

PUCR1 ポートプルアップコントロールレジスタ1 H'E0

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PUCR1 ₇	PUCR1 ₆	PUCR1 ₅	PUCR1 ₄	PUCR1 ₃	PUCR1 ₂	PUCR1 ₁	PUCR1 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W R/W

PUCR7 ポートプルアップコントロールレジスタ7 H'E1

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PUCR7 ₇	PUCR7 ₆	PUCR7 ₅	PUCR7 ₄	PUCR7 ₃	PUCR7 ₂	PUCR7 ₁	PUCR7 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W R/W

PUCR5 ポートプルアップコントロールレジスタ5 H'E2

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PUCR5 ₇	PUCR5 ₆	PUCR5 ₅	PUCR5 ₄	PUCR5 ₃	PUCR5 ₂	PUCR5 ₁	PUCR5 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W R/W

PUCR6 ポートプルアップコントロールレジスタ6 H'E3

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PUCR6 ₇	PUCR6 ₆	PUCR6 ₅	PUCR6 ₄	PUCR6 ₃	PUCR6 ₂	PUCR6 ₁	PUCR6 ₀
--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------	--------------------

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

PCR1 ポートコントロールレジスタ1 H'E4

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PCR1 ₇	PCR1 ₆	PCR1 ₅	PCR1 ₄	PCR1 ₃	PCR1 ₂	PCR1 ₁	PCR1 ₀
-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値: 0 0 0 0 0 0 0 0

R/W: W W W W W W W W

ポート1入出力選択

0	入力ポート
1	出力ポート

PCR2 ポートコントロールレジスタ2 H'E5

I/Oポート

ビット : 7 6 5 4 3 2 1 0

PCR2 ₇	PCR2 ₆	PCR2 ₅	PCR2 ₄	PCR2 ₃	PCR2 ₂	PCR2 ₁	PCR2 ₀
-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値 : 0 0 0 0 0 0 0 0
R/W : W W W W W W W W

ポート2入出力選択

0	入力ポート
1	出力ポート

PCR3 ポートコントロールレジスタ3 H'E6

I/Oポート

ビット : 7 6 5 4 3 2 1 0

PCR3 ₇	PCR3 ₆	PCR3 ₅	PCR3 ₄	PCR3 ₃	PCR3 ₂	PCR3 ₁	PCR3 ₀
-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値 : 0 0 0 0 0 0 0 0
R/W : W W W W W W W W

ポート3入出力選択

0	入力ポート
1	出力ポート

PCR4 ポートコントロールレジスタ4 H'E7

I/Oポート

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	PCR4 ₂	PCR4 ₁	PCR4 ₀
---	---	---	---	---	-------------------	-------------------	-------------------

初期値 : 1 1 1 1 1 0 0 0
R/W : — — — — — W W W

ポート4入出力選択

0	入力ポート
1	出力ポート

PCR5 ポートコントロールレジスタ5 H'E8

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PCR5 ₇	PCR5 ₆	PCR5 ₅	PCR5 ₄	PCR5 ₃	PCR5 ₂	PCR5 ₁	PCR5 ₀
-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値: 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

ポート5入出力選択

0	入力ポート
1	出力ポート

PCR6 ポートコントロールレジスタ6 H'E9

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PCR6 ₇	PCR6 ₆	PCR6 ₅	PCR6 ₄	PCR6 ₃	PCR6 ₂	PCR6 ₁	PCR6 ₀
-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値: 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

ポート6入出力選択

0	入力ポート
1	出力ポート

PCR7 ポートコントロールレジスタ7 H'EA

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PCR7 ₇	PCR7 ₆	PCR7 ₅	PCR7 ₄	PCR7 ₃	PCR7 ₂	PCR7 ₁	PCR7 ₀
-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値: 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

ポート7入出力選択

0	入力ポート
1	出力ポート

PCR8 ポートコントロールレジスタ8 H'EB

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PCR8 ₇	PCR8 ₆	PCR8 ₅	PCR8 ₄	PCR8 ₃	PCR8 ₂	PCR8 ₁	PCR8 ₀
-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値: 0 0 0 0 0 0 0 0
R/W: W W W W W W W W

ポート8入出力選択

0	入力ポート
1	出力ポート

PCR9 ポートコントロールレジスタ9 H'EC

I/Oポート

ビット: 7 6 5 4 3 2 1 0

PCR9 ₇	PCR9 ₆	PCR9 ₅	—	—	—	—	—
-------------------	-------------------	-------------------	---	---	---	---	---

初期値: 0 0 0 1 1 1 1 1
R/W: W W W — — — — —

ポート9入出力選択

0	入力ポート
1	出力ポート

PCRA ポートコントロールレジスタA H'ED

I/Oポート

ビット: 7 6 5 4 3 2 1 0

—	PCRA ₆	PCRA ₅	PCRA ₄	PCRA ₃	PCRA ₂	PCRA ₁	PCRA ₀
---	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------	-------------------

初期値: 1 0 0 0 0 0 0 0
R/W: — W W W W W W W

ポートA入出力選択

0	入力ポート
1	出力ポート

ビット: 7 6 5 4 3 2 1 0

SSBY	STS2	STS1	STS0	LSON	—	—	—
------	------	------	------	------	---	---	---

初期値: 0 0 0 0 0 1 1 1
R/W: R/W R/W R/W R/W R/W — — —

ロースピードオンフラグ

0	CPUの動作クロックはシステムクロック (ϕ)
1	CPUの動作クロックはサブクロック (ϕ_{SUB})

スタンバイタイマセレクト2~0

0	0	0	待機時間 = 8,192ステート
	1	1	待機時間 = 16,384ステート
	0	0	待機時間 = 32,768ステート
	1	1	待機時間 = 65,536ステート
1	*	*	待機時間 = 131,072ステート

* Don't care

ソフトウェアスタンバイ

0	・アクティブモードでSLEEP命令実行後、スリープモードに遷移 ・サブアクティブモードでSLEEP命令実行後、サブスリープモードに遷移
1	・アクティブモードでSLEEP命令実行後、スタンバイモードあるいはウォッチモードに遷移 ・サブアクティブモードでSLEEP命令実行後、ウォッチモードに遷移

ビット: 7 6 5 4 3 2 1 0

—	—	—	NESEL	DTON	MSDN	SA1	SA0
---	---	---	-------	------	------	-----	-----

初期値: 1 1 1 0 0 0 0 0
R/W: — — — R/W R/W R/W R/W R/W

サブアクティブモードクロックセレクト

0	0	$\phi_w/8$
1	1	$\phi_w/4$
1	*	$\phi_w/2$

* Don't care

ミドルスピードオンフラグ

0	アクティブ（高速）モードで動作
1	アクティブ（中速）モードで動作

ダイレクトトランスマッカオンフラグ


0	<ul style="list-style-type: none"> アクティブモードでSLEEP命令を実行したとき、スタンバイモード、ウォッチモード、またはスリープモードに遷移 サブアクティブモードでSLEEP命令を実行したとき、ウォッチモード、またはサブスリープモードに遷移
1	<ul style="list-style-type: none"> アクティブ（高速）モードでSLEEP命令を実行したとき、アクティブ（中速）モード (SSBY=0, MSON=1, LSON=0のとき)、またはサブアクティブモード (SSBY=1, TMA3=1, LSON=1のとき) に直接遷移 アクティブ（中速）モードでSLEEP命令を実行したとき、アクティブ（高速）モード (SSBY=0, MSON=0, LSON=0のとき)、またはサブアクティブモード (SSBY=1, TMA3=1, LSON=1のとき) に直接遷移 サブアクティブモードでSLEEP命令を実行したとき、アクティブ（高速）モード (SSBY=1, TMA3=1, LSON=0, MSON=0のとき) またはアクティブ（中速）モード (SSBY=1, TMA3=1, LSON=0, MSON=1のとき) に直接遷移

ノイズ除去サンプリング周波数選択

0	ϕ_{osc} の16分周クロックでサンプリング
1	ϕ_{osc} の4分周クロックでサンプリング

ビット: 7 6 5 4 3 2 1 0

NMIEG	—	—	IEG4	IEG3	IEG2	IEG1	IEG0
-------	---	---	------	------	------	------	------

初期値: 0 1 1 0 0 0 0 0
R/W: R/W — R/W R/W R/W R/W R/WNMI エッジセレクト

0	NMI端子入力の立ち下がりエッジを検出
1	NMI端子入力の立ち上がりエッジを検出

ビット： 7 6 5 4 3 2 1 0

IENTA	IENTB3	IENWP	IEN4	IEN3	IEN2	IEN1	IENO
-------	--------	-------	------	------	------	------	------

初期値： 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/WIRQ₄～IRQ₀割り込みイネーブル

0	IRQ ₄ ～IRQ ₀ 端子の割り込み要求を禁止
1	IRQ ₄ ～IRQ ₀ 端子の割り込み要求を許可

ウェイクアップ割り込みイネーブル

0	WKP ₄ ～WKP ₀ 端子の割り込み要求を禁止
1	WKP ₄ ～WKP ₀ 端子の割り込み要求を許可

タイマB3割り込みイネーブル

0	タイマB3の割り込み要求を禁止
1	タイマB3の割り込み要求を許可

タイマA割り込みイネーブル

0	タイマAの割り込み要求を禁止
1	タイマAの割り込み要求を許可

ビット: 7 6 5 4 3 2 1 0

IENDT	IENAD	IENTB2	IENTG	IENTFH	IENTFL	IENTC	IENTB1
-------	-------	--------	-------	--------	--------	-------	--------

初期値: 0 0 0 0 0 0 0 0
R/W: R/W R/W R/W R/W R/W R/W R/W R/W

タイマB1割り込みイネーブル

0	タイマB1の割り込み要求を禁止
1	タイマB1の割り込み要求を許可

タイマC割り込みイネーブル

0	タイマCの割り込み要求を禁止
1	タイマCの割り込み要求を許可

タイマFL割り込みイネーブル

0	タイマFLの割り込み要求を禁止
1	タイマFLの割り込み要求を許可

タイマFH割り込みイネーブル

0	タイマFHの割り込み要求を禁止
1	タイマFHの割り込み要求を許可

タイマG割り込みイネーブル

0	タイマGの割り込み要求を禁止
1	タイマGの割り込み要求を許可

タイマB2割り込みイネーブル

0	タイマB2の割り込み要求を禁止
1	タイマB2の割り込み要求を許可

A/D変換器割り込みイネーブル

0	A/D変換器の割り込み要求を禁止
1	A/D変換器の割り込み要求を許可

直接遷移割り込みイネーブル

0	直接遷移による割り込み要求を禁止
1	直接遷移による割り込み要求を許可

ビット： 7 6 5 4 3 2 1 0

IRRTA	IRRTO3	—	IRRI4	IRRI3	IRRI2	IRRI1	IRRI0
-------	--------	---	-------	-------	-------	-------	-------

初期値： 0 0 1 0 0 0 0 0
R/W： R/(W)* R/(W)* — R/(W)* R/(W)* R/(W)* R/(W)* R/(W)*IRQ_n～IRQ₀割り込み要求フラグ

0	【クリア条件】 IRRIn=1の状態でIRRInに0をライトしたとき
1	【セット条件】 IRQ _n 端子が割り込み入力に設定されており、かつ当該端子に指定されたエッジが入力されたとき

(n = 4 ~ 0)

タイマB 3割り込み要求フラグ

0	【クリア条件】 IRRTO3=1の状態でIRRTO3に0をライトしたとき
1	【セット条件】 タイマB 3のカウント値がオーバフロー (H' FF→H' 00) したとき

タイマA割り込み要求フラグ

0	【クリア条件】 IRRTA=1の状態でIRRTAに0をライトしたとき
1	【セット条件】 タイマAのカウンタ値がオーバフロー (H' FF→H' 00) したとき

【注】 * フラグクリアのための0ライトのみ可能

IRR2 割り込み要求レジスタ2 H' F7

システムコントローラ

ビット： 7 6 5 4 3 2 1 0

IRRDT	IRRAD	IRRTB2	IRRTG	IRRTFH	IRRTFL	IRRTC	IRRTB1
-------	-------	--------	-------	--------	--------	-------	--------

初期値： 0 0 0 0 0 0 0 0
R/W： R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)*

タイマB1割り込み要求フラグ

0	[クリア条件] IRRTB1=1の状態でIRRTB1に0をライトしたとき
1	[セット条件] タイマB1のカウンタ値がオーバフロー(H' FF→H' 00)したとき

タイマC割り込み要求フラグ

0	[クリア条件] IRRTC=1の状態でIRRTCに0をライトしたとき
1	[セット条件] タイマCのカウンタ値がアップカウンタ設定時オーバフロー(H' FF→H' 00)したとき、またダウンカウンタ設定時アンダーフロー(H' 00→H' FF)したとき

タイマFL割り込み要求フラグ

0	[クリア条件] IRRTFL=1の状態でIRRTFLに0をライトしたとき
1	[セット条件] 8ビットタイマモードでTCFLとOCRFが一致したとき

タイマFH割り込み要求フラグ

0	[クリア条件] IRRTFH=1の状態でIRRTFHに0をライトしたとき
1	[セット条件] 8ビットタイマモードでTCFHとOCRFHが一致したとき、また16ビットタイマモードでTCF(TCFL, TCFH)とOCRF(OCRFL, OCRFH)が一致したとき

タイマG割り込み要求フラグ

0	[クリア条件] IRRTG=1の状態でIRRTGに0をライトしたとき
1	[セット条件] TMIG端子がTMIG入力に設定されており、かつ当該端子に指定されたエッジが入力されたとき

タイマB2割り込み要求フラグ

0	[クリア条件] IRRTB2=1の状態でIRRTB2に0をライトしたとき
1	[セット条件] タイマB2のカウント値がオーバフロー(H' FF→H' 00)したとき

A/D変換器割り込み要求フラグ

0	[クリア条件] IRRAD=1の状態でIRRADに0をライトしたとき
1	[セット条件] A/D変換器が変換終了し、ADSFがリセットされたとき

直接遷移割り込み要求フラグ

0	[クリア条件] IRRDT=1の状態でIRRDTに0をライトしたとき
1	[セット条件] DTONに1をセットした状態でスリープ命令を実行し直接遷移したとき

【注】* フラグクリアのための
0ライトのみ可能

ビット： 7 6 5 4 3 2 1 0

IWPF7	IWPF6	IWPF5	IWPF4	IWPF3	IWPF2	IWPF1	IWPFO
-------	-------	-------	-------	-------	-------	-------	-------

初期値： 0 0 0 0 0 0 0 0
R/W： R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)* R/(W)*

ウェイクアップ割り込み要求フラグ


0	【クリア条件】 IWPFn = 1 の状態で IWPFn に 0 をライトしたとき
1	【セット条件】 <u>WKPn</u> 端子がウェイクアップ入力に設定されており、かつ当該端子に立ち下がりエッジが入力されたとき

(n = 7 ~ 0)

【注】* フラグクリアのための 0 ライトのみ可能

C. I/Oポートブロック図

C.1 ポート1 ブロック図



PDR1 : ポートデータレジスタ1


PCR1 : ポートコントロールレジスタ1

PMR1 : ポートモードレジスタ1

PUCR1 : ポートプルアップコントロールレジスタ1

n = 7 ~ 5

図 C.1(a) ポート1 ブロック図 (P1₁ ~ P1₅ 端子)




PDR1 : ポートデータレジスタ1

PCR1 : ポートコントロールレジスタ1

PUCR1 : ポートプルアップコントロールレジスタ1

図C.1(b) ポート1ブロック図 (P14端子)




PDR1 : ポートデータレジスタ1

PCR1 : ポートコントロールレジスタ1

PMR1 : ポートモードレジスタ1

PUCR1 : ポートプルアップコントロールレジスタ1

図C.1(c) ポート1ブロック図 (P1_3 端子)



PDR1 : ポートデータレジスタ 1


PCR1 : ポートコントロールレジスタ 1

PMR1 : ポートモードレジスタ 1

PUCR1 : ポートプルアップコントロールレジスタ 1

n = 2, 1

図 C.1(d) ポート 1 ブロック図 (P1₂, P1₁ 端子)



PDR1 : ポートデータレジスタ1


PCR1 : ポートコントロールレジスタ1

PMR1 : ポートモードレジスタ1

PUCR1 : ポートブルアップコントロールレジスタ1

図C.1(e) ポート1ブロック図 (P1₀端子)

C. 2 ポート2ブロック図




PDR2 : ポートデータレジスタ2

PCR2 : ポートコントロールレジスタ2

PMR2 : ポートモードレジスタ2

図C.2(a) ポート2ブロック図 (P2₇ 端子)




PDR 2 : ポートデータレジスタ 2

PCR 2 : ポートコントロールレジスタ 2

PMR 2 : ポートモードレジスタ 2

図 C.2(b) ポート 2 ブロック図 (P2₆ 端子)




PDR 2 : ポートデータレジスタ 2

PCR 2 : ポートコントロールレジスタ 2

$n = 5 \sim 2$

図 C.2(c) ポート 2 ブロック図 ($P2_5 \sim P2_2$ 端子)




PDR 2 : ポートデータレジスタ 2

PCR 2 : ポートコントロールレジスタ 2

PMR 2 : ポートモードレジスタ 2

図 C.2(d) ポート 2 ブロック図 (P21 端子)




PDR 2 : ポートデータレジスタ 2

PCR 2 : ポートコントロールレジスタ 2

PMR 2 : ポートモードレジスタ 2

図 C.2(e) ポート 2 ブロック図 ($P2_0$ 端子)

C. 3 ポート3ブロック図



$PDR\ 3_n$: ポートデータレジスタ3


$PCR\ 3_n$: ポートコントロールレジスタ3

$PMR\ 3_n$: ポートモードレジスタ3

$n = 7 \sim 0$


図C.3 ポート3ブロック図

C. 4 ポート4 ブロック図



PMR 2 : ポートモードレジスタ 2


図 C.4(a) ポート4 ブロック図 (P4₃端子)



PDR 4 : ポートデータレジスタ 4

PCR 4 : ポートコントロールレジスタ 4


図 C.4(b) ポート 4 ブロック図 (P4₂端子)



PDR4 : ポートデータレジスタ4

PCR4 : ポートコントロールレジスタ4

図C.4(c) ポート4ブロック図 (P4₁端子)




PDR4 : ポートデータレジスタ4

PCR4 : ポートコントロールレジスタ4

図C.4(d) ポート4 ブロック図 ($P4_0$ 端子)

C. 5 ポート5ブロック図



PDR5 : ポートデータレジスタ5

PCR5 : ポートコントロールレジスタ5


PMR5 : ポートモードレジスタ5

PUCR5 : ポートプルアップコントロールレジスタ5

$n = 7 \sim 0$

図C.5 ポート5ブロック図

C. 6 ポート 6 ブロック図



$PDR\ 6$: ポートデータレジスタ 6


$PCR\ 6$: ポートコントロールレジスタ 6

$PUCR\ 6$: ポートプルアップコントロールレジスタ 6

$n = 7 \sim 0$

図 C.6 ポート 6 ブロック図

C. 7 ポート7ブロック図



PDR₇ : ポートデータレジスタ7


PCR₇ : ポートコントロールレジスタ7

PUCR₇ : ポートブルアップコントロールレジスタ7

$n = 7 \sim 0$

図C.7 ポート7ブロック図

C. 8 ポート8ブロック図




PDR 8 : ポートデータレジスタ 8

PCR 8 : ポートコントロールレジスタ 8

n = 7 ~ 0

図 C.8 ポート8ブロック図


C. 9 ポート9ブロック図



PDR9 : ポートデータレジスタ9

PCR9 : ポートコントロールレジスタ9


図C.9(a) ポート9ブロック図 (P9_7 端子)



PDR 9 : ポートデータレジスタ 9

PCR 9 : ポートコントロールレジスタ 9

図 C.9(b) ポート 9 ブロック図 (P9₆ 端子)



PDR 9 : ポートデータレジスタ 9

PCR 9 : ポートコントロールレジスタ 9

図 C.9(c) ポート 9 ブロック図 (P9s 端子)




図 C.9(d) ポート 9 ブロック図 (P9₄ 端子)




図 C.9(e) ポート 9 ブロック図 (P9₃ 端子)




図 C.9(f) ポート 9 ブロック図 (P9₂ 端子)





図 C.9(9) ポート 9 ブロック図 (P9₁ 端子)

C. 10 ポートAブロック図




PDRA : ポートデータレジスタA

PCRA : ポートコントロールレジスタA

n = 6 ~ 0

図 C.10 ポートAブロック図


C. 11 ポートB ブロック図



$n = 7 \sim 0$

図C.11 ポートBブロック図

C. 12 ポートCブロック図



$n = 3 \sim 0$

図 C.12 ポートCブロック図

D. 各処理状態におけるポートの状態

表 D.1 各ポートの状態一覧

ポート名	リセット	スリーブ	サブスリーブ	スタンバイ	ウォッチ	サブタイマー	アクティイ
P1 ₇ ～P1 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス*	保持	動作	動作
P2 ₇ ～P2 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
P3 ₇ ～P3 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
P4 ₃ ～P4 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
P5 ₇ ～P5 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス*	保持	動作	動作
P6 ₇ ～P6 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス*	保持	動作	動作
P7 ₇ ～P7 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス*	保持	動作	動作
P8 ₇ ～P8 ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
P9 ₇ ～P9 ₁	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
PA ₆ ～PA ₀	ハイ インピーダンス	保持	保持	ハイ インピーダンス	保持	動作	動作
PB ₇ ～PB ₀	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス
PC ₃ ～PC ₀	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス	ハイ インピーダンス

【注】* プルアップMOSがON状態では High レベル出力となります。

E. 外形寸法図

H 8 / 3 9 4 7 シリーズの外形寸法図 F P - 1 0 0 A を図 E.1 に示します。




図 E.1 外形寸法図 [FP-100A] 単位: mm

【注】 外形寸法図については、「日立半導体パッケージ」に掲載されている寸法図を優先します。

H8/3947シリーズ ハードウェアマニュアル

発行年月 平成5年7月 第1版
平成7年2月 第3版
発 行 株式会社 日立製作所
半導体事業部
編 集 株式会社 日立マイコンシステム
技術ドキュメントセンター

© 株式会社 日立製作所 1993

H8/3947 シリーズ
ハードウェアマニュアル



ルネサスエレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753 ☎211-8668

ADJ-602-082B