カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準:輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



改訂一覧は表紙をクリックして直接ご覧になれます。 改訂一覧は改訂箇所をまとめたものであり、詳細については、 必ず本文の内容をご確認ください。

H8/3614グループ

ハードウェアマニュアル ルネサスシングルチップマイクロコンピュータ H8ファミリ/ H8/300Lシリーズ

H8/3614	HD6473614
	HD6433614
H8/3613	HD6433613
H8/3612	HD6433612

安全設計に関するお願い -

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、 誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した 冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項。

- 1. 本資料は、お客様が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサステクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサステクノロジは責任を負いません。
- 3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報 は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサステクノロジホームページ (http://www.renesas.com) などを通じて公開される情報に常にご注意ください。
- 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサステクノロジはその責任を負いません。
- 5.本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサステクノロジは、適用可否に対する責任は負いません。
- 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。
- 7. 本資料の転載、複製については、文書によるルネサステクノロジの事前の承諾が必要です。
- 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサステクノロジ、ルネサス販売または特約店までご照会ください。

製品に関する一般的注意事項

1. NC 端子の処理

【注意】NC 端子には、何も接続しないようにしてください。

NC(Non-Connection)端子は、内部回路に接続しない場合の他、テスト用端子やノイズ軽減などの目的で使用します。このため、NC 端子には、何も接続しないようにしてください。接続された場合については保証できません。

2. 未使用入力端子の処理

【注意】未使用の入力端子はハイまたはローレベルに固定してください。

CMOS 製品の入力端子は、一般にハイインピーダンス入力となっています。未使用端子を開放状態で動作させると、周辺ノイズの誘導により中間レベルが発生し、内部で貫通電流が流れて誤動作を起こす恐れがあります。未使用の入力端子は、ハイまたはローレベルに固定してください。

3. 初期化前の処置

【注意】電源投入時は、製品の状態は不定です。

すべての電源に電圧が印加され、リセット端子にローレベルが入力されるまでの間、内部回路は不確定であり、レジスタの設定や各端子の出力状態は不定となります。この不定状態によってシステムが誤動作を起こさないようにシステム設計を行ってください。リセット機能を持つ製品は、電源投入後は、まずリセット動作を実行してください。

4. 未定義・リザーブアドレスのアクセス禁止

【注意】未定義・リザーブアドレスのアクセスを禁止します。

未定義・リザーブアドレスは、将来の機能拡張用の他、テスト用レジスタなどが割り付けられている場合があります。これらのレジスタをアクセスしたときの動作および継続する動作については、 保証できませんので、アクセスしないようにしてください。

はじめに

H8/3614 グループは、H8/300L CPU を核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータです。

このマニュアルは、H8/3614 グループの CPU アーキテクチャ、周辺機能、電気的特性および外形寸法図について記載しています。

命令の詳細については、「H8/300L シリーズ ソフトウェアマニュアル (資料 No.RJJ09B0342) 」をご覧ください。

本版で改訂された箇所

修正項目	ページ	修正箇所
全体	-	社名変更による変更 (修正前)日立製作所 (修正後)ルネサス テクノロジ 呼称変更による変更
		(修正前)H8/3614 シリーズ (修正後)H8/3614 グループ

目次

1.1 概要 1-1 1.2 内部プロック図 1-4 1.3 端子説明 1-6 1.3.1 ピン配置 1-6 1.3.2 端子機能 1-10 第2章 CPU 2.1 概要 2-1 2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 加用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.2.1 コーレンジスタ 2-4 2.2.1 加用レジスタの初期値 2-6 2.3 データ構成 2-6 2.3 データ構成 2-6 2.3 メモリ上でのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-7 2.3.3 データ構成 2-7 2.3.3 データ構成 2-7 2.3.1 漁用レジスタのデータ構成 2-7 2.3.3 データ構成 2-7 2.3.3 素理リーでのデータ構成 2-7 2.3.3 素理リーでのデータ構成 2-7 2.3.3 素型リーでのデータ構成 2-7 2.3.5 命令セット 2-15 2.5 からやット 2-15 2.5 からやっト 2-20 2.5 グロケラム実行状態 2-20 2.5 グログラム学に状態 2-30 2.6 でPU の状態 2-31 2.7 基本動作タイミング 2-33	第15	章 概要		
1.2 内部プロック図 1-4 1.3 端子説明 1-6 1.3.1 ピン配置 1-6 1.3.2 端子機能 1-10 第 2章 CPU 2.1 概要 2-1 2.1.1 特長 2-1 2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.2.3 CPU内部レジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-8 2.4 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.5.1 データ転送命令 2-11 2.5.2 算術演算命令 2-11 2.5.3 論理演算命令 2-11 2.5.3 論理演算命令 2-12 2.5.4 シフト命令 2-20 2.5.5 ヴレル操作命令 2-20 2.5.6 分岐命令 2-20 2.5.7 システム制御命令 2-20 2.5.5 ヴェル解告令 2-20 2.5.6 プログラム実行状態 2-31 2.6.1 概要 2-30 2.6.2 ブログラム実行状態 2-31 2.6.3 プログラム厚上状態 2-31 2.6.4 例外処理状態 2-31 2.6.4 例外処理状態 2-31	1.1	概要		1-1
1.3. 端子説明	1.2			
1.3.1 ピン配置 1-6 1.3.2 端子機能 1-10 第2章 CPU 2.1 概要 2-1 2.1.1 特長 2-1 2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.2.3 CPU 内部レジスタの初期値 2-6 2.3 データ構成 2-6 2.3 ボータ構成 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-7 2.3.1 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5.1 データ転送命令 2-17 2.5.2 算析演算命令 2-17 2.5.2 算析演算命令 2-17 2.5.3 論理演算命令 2-20 2.5.5 ビット操作命令 2-22 2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-27 2.5.8 ブロック転送命令 2-28 2.5.8 ブロック転送命令 2-29 2.5.8 ブロック転送命令 2-22 2.5.8 ブロック転送命令 2-22 2.5.8 ブロック転送命令 2-22 2.5.8 ブロック転送命令 2-22 2.5.9 2.5.9 システム制御命令 2-22 2.5.8 ブロック転送命令 2-22 2.5.9 2.5.9 システム制御命令 2-22 2.5.9 2.5.9 ジステム人制御命令 2-22 2.5.0 2.5.9 ジステム人制御命令 2-22 2.5.9 2.5.9 ジステム人制御命令 2-22 2.5.9 2.5.9 ジステム人制御命令 2-22 2.5.9 2.5.9 ジステム人制御命令 2-22 2.5.9 2.5.9 ジステム人制御命令 2-23 2.6.1 概要 2-30 2.6.2 ブログラム実行状態 2-31 2.6.3 ブログラム実行状態 2-31 2.6.4 例外処理状態 2-31				
1.3.2 端子機能 1-10 第 2章 CPU 2.1 概要 2-1 2.1.1 特長 2-1 2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.2.3 アロールロジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-6 2.3.1 汎用レジスタのデータ構成 2-6 2.3.1 汎用レジスタのデータ構成 2-6 2.3.1 汎用レジスタのデータ構成 2-6 2.4.1 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.5.1 データ転送命令 2-15 2.5.2 算効である。 2-15 2.5.2 算効である。 2-20 2.5.3 プリー・アンター・アンター・アンター・アンター・アンター・アンター・アンター・	1.3			
第 2章 CPU 2.1 概要 2.1.1 特長 2.1.2 アドレス空間 2.1.2 アドレス空間 2.2.2 2.1.3 レジスタ構成 2.3 2.2 各レジスタの説明 2.4 2.2.1 汎用レジスタ 2.4 2.2.2 コントロールレジスタ 2.4 2.2.3 CPU 内部レジスタの初期値 2.6 2.3.1 汎用レジスタので・タ構成 2.7 2.3.2 メモリ上でのデータ構成 2.8 2.4 アドレッシングモード 2.9 2.4.1 アドレッシングモード 2.9 2.4.1 アドレッシングモード 2.9 2.5.5 命令セット 2.15 2.5.1 データ転送命令 2.17 2.5.2 算術演算命令 2.21 2.5.3 論理演算命令 2.21 2.5.4 シフト命令 2.22 2.5.5 ピット操作命令 2.22 2.5.5 ピット操作命令 2.22 2.5.6 分岐命令 2.26 2.5.7 システム制御命令 2.26 2.5.7 システム制御命令 2.26 2.5.8 ブロック転送命令 2.26 2.5.1 概要 2.30 2.6.1 概要 2.30 2.6.2 ブログラム実行状態 2.31 2.6.3 ブログラム停止状態 2.31				
2.1 概要 2-1 2.1.1 特長 2-1 2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.2.3 CPU 内部レジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-19 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-22 2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-26 2.5.7 システム制御命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-29 2.5.8 ブロック転送命		1.3.2		1-10
2.1 概要 2-1 2.1.1 特長 2-1 2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.2.3 CPU 内部レジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-19 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-22 2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-26 2.5.7 システム制御命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-29 2.5.8 ブロック転送命	第25	章 CPU		
2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-6 2.3.1 汎用レジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-8 2.4 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-21 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-20 2.5.6 今岐命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-29 2.5.8 ブロック転送命令 2-29 2.5.8 ブロック転送命令 2-29 2.6.1 概要 2-30 2.6.2 ブログラム集社・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	•	•		2-1
2.1.2 アドレス空間 2-2 2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-6 2.3.1 汎用レジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-8 2.4 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-21 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-20 2.5.6 今岐命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-29 2.5.8 ブロック転送命令 2-29 2.5.8 ブロック転送命令 2-29 2.6.1 概要 2-30 2.6.2 ブログラム集社・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		2.1.1	特長	2-1
2.1.3 レジスタ構成 2-3 2.2 各レジスタの説明 2-4 2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.2.3 CPU 内部レジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-8 2.4 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-19 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-20 2.5.6 分岐命令 2-22 2.5.7 システム制御命令 2-28 2.5.8 ブロック転送命令 2-28 2.5.8 ブロック転送命令 2-29 2.6.1 概要 2-30 2.6.2 プログラム実行状態 2-31 2.6.3 プログラム実行状態 2-31 2.6.4 例外処理状態 2-31		2.1.2		
2.2.1 汎用レジスタ 2-4 2.2.2 コントロールレジスタ 2-4 2.3 CPU内部レジスタの初期値 2-6 2.3 データ構成 2-7 2.3.2 メモリ上でのデータ構成 2-8 2.4 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-19 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-20 2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-26 2.5.8 ブロック転送命令 2-26 2.5.8 ブロック転送命令 2-26 2.5.8 ブロック転送命令 2-26 2.5.8 ブロック転送命令 2-26 2.5.1 概要 2-30 2.6.2 プログラム集行状態 2-31 2.6.3 プログラム保上状態 2-31 2.6.4 例外処理状態 2-31		2.1.3		
2.2.2 コントロールレジスタの初期値 2-4 2.3 データ構成 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-8 2.4 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-19 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-20 2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-28 2.5.8 ブロック転送命令 2-29 2.6 CPU の状態 2-30 2.6.1 概要 2-30 2.6.2 プログラム実行状態 2-31 2.6.3 プログラム停止状態 2-31 2.6.4 例外処理状態 2-31	2.2	各レジス	マタの説明	2-4
2.2.3 CPU 内部レジスタの初期値 2-6 2.3.1 汎用レジスタのデータ構成 2-7 2.3.2 メモリ上でのデータ構成 2-8 2.4 アドレッシングモード 2-9 2.4.1 アドレッシングモード 2-9 2.4.2 実効アドレスの計算方法 2-11 2.5 命令セット 2-15 2.5.1 データ転送命令 2-17 2.5.2 算術演算命令 2-19 2.5.3 論理演算命令 2-20 2.5.4 シフト命令 2-20 2.5.5 ビット操作命令 2-20 2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-28 2.5.8 ブロック転送命令 2-28 2.5.8 ブロック転送命令 2-29 2.6.1 概要 2-30 2.6.2 プログラム実行状態 2-31 2.6.3 プログラム専止状態 2-31 2.6.4 例外処理状態 2-31 2.6.4 例外処理状態 2-31		2.2.1	汎用レジスタ	2-4
2.3データ構成2-62.3.1汎用レジスタのデータ構成2-72.3.2メモリ上でのデータ構成2-82.4アドレッシングモード2-92.4.1アドレッシングモード2-92.4.2実効アドレスの計算方法2-112.5命令セット2-152.5.1データ転送命令2-172.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ピット操作命令2-202.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-312.6.4例外処理状態2-31		2.2.2	コントロールレジスタ	2-4
2.3.1汎用レジスタのデータ構成2-72.3.2メモリ上でのデータ構成2-82.4アドレッシングモード2-92.4.1アドレッシングモード2-92.4.2実効アドレスの計算方法2-112.5命令セット2-152.5.1データ転送命令2-172.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ピット操作命令2-202.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-282.5.8ブロック転送命令2-292.6.1概要2-302.6.2ブログラム実行状態2-312.6.3ブログラム停止状態2-312.6.4例外処理状態2-312.6.4例外処理状態2-31		2.2.3	CPU 内部レジスタの初期値	2-6
2.3.2メモリ上でのデータ構成2-82.4アドレッシングモード2-92.4.1アドレッシングモード2-92.4.2実効アドレスの計算方法2-112.5命令セット2-152.5.1データ転送命令2-172.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ビット操作命令2-202.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-282.5.8ブロック転送命令2-302.6.1概要2-302.6.2ブログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-312.6.4例外処理状態2-31	2.3	データ構	睛成	2-6
2.4アドレッシングモード2-92.4.1アドレッシングモード2-92.4.2実効アドレスの計算方法2-112.5命令セット2-152.5.1データ転送命令2-172.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ビット操作命令2-202.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-312.6.4例外処理状態2-31		2.3.1	汎用レジスタのデータ構成	2-7
2.4.1アドレッシングモード2-92.4.2実効アドレスの計算方法2-112.5命令セット2-152.5.1データ転送命令2-172.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ビット操作命令2-222.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-312.6.4例外処理状態2-31		2.3.2	メモリ上でのデータ構成	2-8
2.4.2実効アドレスの計算方法2-112.5命令セット2-152.5.1データ転送命令2-172.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ビット操作命令2-222.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31	2.4	アドレッ	リシングモード	2-9
2.5命令セット2-152.5.1データ転送命令2-172.5.2算術演算命令2-202.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ビット操作命令2-222.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31		2.4.1	アドレッシングモード	2-9
2.5.1データ転送命令2-172.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ビット操作命令2-222.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31		2.4.2	実効アドレスの計算方法	2-11
2.5.2算術演算命令2-192.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ピット操作命令2-222.5.6分岐命令2-262.5.7システム制御命令2-282.5.8プロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31	2.5	命令セッ	<i>y</i>	2-15
2.5.3論理演算命令2-202.5.4シフト命令2-202.5.5ビット操作命令2-222.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31		2.5.1	データ転送命令	2-17
2.5.4シフト命令2-202.5.5ビット操作命令2-222.5.6分岐命令2-262.5.7システム制御命令2-282.5.8ブロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31		2.5.2	算術演算命令	2-19
2.5.5 ビット操作命令 2-22 2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-28 2.5.8 ブロック転送命令 2-29 2.6 CPU の状態 2-30 2.6.1 概要 2-30 2.6.2 プログラム実行状態 2-31 2.6.3 プログラム停止状態 2-31 2.6.4 例外処理状態 2-31		2.5.3	論理演算命令	2-20
2.5.6 分岐命令 2-26 2.5.7 システム制御命令 2-28 2.5.8 ブロック転送命令 2-29 2.6 CPU の状態 2-30 2.6.1 概要 2-30 2.6.2 プログラム実行状態 2-31 2.6.3 プログラム停止状態 2-31 2.6.4 例外処理状態 2-31		2.5.4		
2.5.7システム制御命令2-282.5.8プロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31				
2.5.8プロック転送命令2-292.6CPU の状態2-302.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31				
2.6 CPU の状態 2-30 2.6.1 概要 2-30 2.6.2 プログラム実行状態 2-31 2.6.3 プログラム停止状態 2-31 2.6.4 例外処理状態 2-31				
2.6.1概要2-302.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31	2.6			
2.6.2プログラム実行状態2-312.6.3プログラム停止状態2-312.6.4例外処理状態2-31	2.6			
2.6.3プログラム停止状態2-312.6.4例外処理状態2-31				
2.6.4 例外処理状態2-31				
	27			

	2.7.1	内蔵メモリ(RAM、ROM)	2-32
	2.7.2	内蔵周辺モジュール	2-33
2.8	使用上	の注意事項	2-34
	2.8.1	データアクセスに関する注意事項	2-34
	2.8.2	ビット操作命令使用上の注意事項	2-36
笙 3	音 シス	テムコントロール	
3.1		, — — , ,	3-1
3.2	例外処	理	3-1
	3.2.1	_ リセット	
	3.2.2	割り込み	
	3.2.3	割り込み制御レジスタ	
	3.2.4	外部割り込み	
	3.2.5	内部割り込み	
	3.2.6	割り込み動作	3-13
	3.2.7	割り込み復帰動作	3-17
	3.2.8	割り込み応答時間	3-17
	3.2.9	各モードにおける有効な割り込み要因	3-18
	3.2.10	スタック領域に関する使用上の注意	3-19
	3.2.11	割り込み要求レジスタのクリアに関する使用上の注意	3-19
3.3	システ	ムのモード	3-20
	3.3.1	概要	3-20
	3.3.2	アクティブモード	3-21
	3.3.3	スリープモード	
	3.3.4	スタンバイモード	3-22
	3.3.5	ウォッチモード	3-23
	3.3.6	サブアクティブモード	3-23
	3.3.7	使用上の注意事項	3-24
3.4	システ	ムコントロールレジスタ	3-25
	3.4.1	システムコントロールレジスタ 1 (SYSCR1)	3-25
	3.4.2	システムコントロールレジスタ 2 (SYSCR2)	
		•	
第 4	章 クロ	ック発振器	
4.1			4-1
		ブロック図	
4.2		- フロファロ	
4.3	サノク	ロック発振器	4-4
学 c	章 I/O 7	#_ L	
•			F 1
5.1		44フのナープン・ニン・	
		端子のオプション	
<i>-</i> -		プルアップ MOS	
5.2	ツート	0	5-4

	5.2.1	概要	5-4
	5.2.2	レジスタの構成と説明	5-4
	5.2.3	端子機能	5-5
	5.2.4	端子状態	5-5
5.3	ポート	· 1	5-6
	5.3.1	概要	5-6
	5.3.2	 レジスタの構成と説明	
	5.3.3	端子機能	
	5.3.4	端子状態	
5.4	ポート	· 2	5-12
	5.4.1	概要	5-12
	5.4.2	レジスタの構成と説明	
	5.4.3	·····································	
	5.4.4	端子状態	
5.5	ポート	· 4	
	5.5.1	概要	5-14
	5.5.2	レジスタの構成と説明	
	5.5.3	端子機能	
	5.5.4	端子状態	
5.6		8	
	5.6.1	概要	5-15
	5.6.2	レジスタの構成と説明	
	5.6.3	端子機能	
	5.6.4	端子状態	
5.7		9	
	5.7.1	概要	5-17
	5.7.2	レジスタの構成と説明	
	5.7.3	端子機能	
	5.7.4	端子状態	
5.8		· A	
	5.8.1	概要	
	5.8.2		
	5.8.3	端子機能	
	5.8.4	端子状態	
	5.0.1	N 1 1 1/104	
~~ ~		<u>, _</u>	
第6	章 タイ	₹	
6.1	概要		6-1
	6.1.1	プリスケーラの動作	6-2
6.2	タイマ	' A	6-3
	6.2.1	概要	6-3
	6.2.2	 各レジスタの説明	
	6.2.3	動作説明	
6.3	タイマ	'В	6-6
	6.3.1	概要	6-6
	0.0.1	1-70-	0 0

	6.3.2 各レジスタの説明	
	6.3.3 動作説明	6-9
6.4	タイマ C	6-10
	6.4.1 概要	6-10
	6.4.2 各レジスタの説明	6-12
	6.4.3 動作説明	6-14
6.5	タイマ D	6-15
	6.5.1 概要	6-15
	6.5.2 各レジスタの説明	6-17
	6.5.3 動作説明	6-18
6.6	タイマ E	6-18
	6.6.1 概要	6-18
	6.6.2 各レジスタの説明	
	6.6.3 動作説明	
6.7	割り込み要因	
6.8	ー・・ー・ー 使用上の注意事項	
0.0	区川工V/工态争员	0-24
~~ _		
第 7	7章 14 ビット PWM	
7.1	概要	
	7.1.1 特長	7-1
	7.1.2 ブロック図	7-1
	7.1.3 端子構成	
	7.1.4 レジスタ構成	7-2
7.2	各レジスタの説明	7-2
	7.2.1 PWM コントロールレジスタ (PWCR)	7-2
	7.2.2 PWM データレジスタ U、L (PWDRU、PWDRL)	
7.3	動作説明	
筆α	3章 シリアルコミュニケーションインタフェース 1(SCI1)	
8.1	/ 単	0.1
0.1		
	8.1.1 特長	
	8.1.2 プロック図	
	8.1.3 端子構成	
0.2	8.1.4 レジスタ構成	
8.2		
	8.2.1 シリアルモードレジスタ 1 (SMR1)	
	8.2.2 シリアルデータレジスタ U1 (SDRU1)	
	8.2.3 シリアルデータレジスタ L1 (SDRL1)	
	8.2.4 シリアルポートレジスタ 1 (SPR1)	
	8.2.5 ポートモードレジスタ 2 (PMR2)	
	8.2.6 ポートモードレジスタ 3 (PMR3)	
8.3	動作説明	
	8.3.1 概要	8-7

	8.3.2	データ転送フォーマット	8-8
	8.3.3	クロック	
	8.3.4	データの送信または受信動作	
	8.3.5	SCII の動作状態遷移	
	8.3.6	転送クロックエラーの検出例	
	8.3.7	割り込み要因	8-12
笋a	音 シロ	アルコミュニケーションインタフェース 2 (SCI2)	
9.1		, , , , , , , , , , , , , , , , , , ,	0.1
7.1		特長	
	9.1.1 9.1.2	特長 ブロック図	
	9.1.2	ジロック図 端子構成	
	9.1.3 9.1.4	- 場工構成	
9.2		ンスター構成	
9.2			
	9.2.1	先頭アドレスレジスタ (STAR)	
	9.2.2	終了アドレスレジスタ(EDAR)	
	9.2.3	シリアルコントロールレジスタ 2 (SCR2)	
	9.2.4 9.2.5	ステータスレジスタ(STSR)	
9.3	,. <u>_</u>	ポートモードレジスタ 3(PMR3)	
9.3			
	9.3.1	概要	
	9.3.2	クロック	
	9.3.3	データ転送フォーマット	
0.4	9.3.4	データの送信または受信動作	
9.4		.み要因	
9.5	使用上	の注意事項	9-12
第 10)章 A/C) 変換器	
10.1	概要		10-1
	10.1.1	特長	10-1
	10.1.2	ブロック図	
	10.1.3	端子構成	
	10.1.4	レジスタ構成	10-3
10.2	各レジ	`スタの説明	10-3
	10.2.1	A/D リザルトレジスタ(ADRR)	10-3
	10.2.2	A/D モードレジスタ (AMR)	
	10.2.3	A/D スタートレジスタ (ADSR)	
	10.2.4	ポートモードレジスタ 0 (PMR0)	
10.3	動作説	明	
10.4	割り込	み要因	10-7
10.5	使用例		10-7
10.6	使用上	の注意	10-10

第11章 RAM

11.1	概要		11-1
	11.1.1	ブロック図	11-1
笋 12	章 RO	MA	
12.1		····	12-1
12.1		ブロック図	
12.2		モード	
	12.2.1	PROM モードの設定	
	12.2.2	ソケットアダプタの端子対応とメモリマップ	
12.3	プログ	⁻ ラミング	
	12.3.1	書き込みとベリファイ	
	12.3.2	書き込み時の注意	
	12.3.3	書き込み後の信頼性	12-8
第 13	章 電気	贰的特性	
13.1		大定格	13-1
13.2	HD6473	3614 の電気的特性	
	13.2.1	HD6473614 の DC 特性	
	13.2.2	HD6473614 の AC 特性	
	13.2.3	HD6473614 の A/D 変換器特性	
13.3	HD6433	3613、HD6433614 の電気的特性	
	13.3.1	HD6433613、HD6433614 の DC 特性	
	13.3.2	HD6433613、HD6433614 の AC 特性	
12.4	13.3.3	HD6433613、HD6433614のA/D変換器特性3612の電気的特性	
13.4			
	13.4.1	HD6433612 の DC 特性 HD6433612 の AC 特性	
	13.4.2 13.4.3	HD6433612 の A/D 変換器特性	
13.5		イミング	
13.6		ROM 版と ZTAT 版の電気的特性の相違点	
/ -			
付録			(145
A.	命令		付録-1
	A.1	命令一覧	付録-1
	A.2	オペレーションコードマップ	
В.	A.3	命令実行ステート数 ター覧	
D .		ッ一見	
	B.1 B.2	I/O レジスター覧(1) I/O レジスター覧(2)	
C.		- I/O レンスター見(2)ートプロック図	
C.	C.1	ポート 0 ブロック図	
	C.1	小一 [・0 ノロッソ凶	

	C.2 ポート 1 ブロック図	付録-38
	C.3 ポート 2 ブロック図	
	C.4 ポート 4 ブロック図	付録-43
	C.5 ポート 8 ブロック図	付録-44
	C.6 ポート 9 ブロック図	
	C.7 ポート A ブロック図	
D.	各処理状態におけるポートの状態	
E.	マスクオプションリスト	付録-53
F.	外形寸法図	付録-54

1. 概要

1.1 概要

H8/300L シリーズは、高速 H8/300L CPU を核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータです。

H8/3614 グループは H8/300L シリーズのシングルチップマイクロコンピュータで、周辺機能として 5 種類のタイマ、14 ビット PWM、2 チャネルのシリアルコミュニケーションインタフェース、A/D 変換器などを内蔵しています。ただし、H8/3612 は 14 ビット PWM を内蔵していません。H8/3614 グループには、16K バイトの ROM、512 バイトの RAM を内蔵した H8/3612、24K バイトの ROM、1024 バイトの RAM を内蔵した H8/3613、32K バイトの ROM、1024 バイトの RAM を内蔵した 1024 の RAM を内蔵した 1024 の RAM を内蔵した 10

H8/3614 にはユーザサイドで自由にプログラムの書き込みができる PROM を内蔵した ZTAT 版もあります。

本 LSI の特長を表 1.1 に示します。

【注】* ZTAT (Zero Turn Around Time) は (株) ルネサス テクノロジの登録商標です。

表 1.1 特長

	表 1.1 特長
項目	仕 様
CPU	高速 H8/300L CPU
	(1) 汎用レジスタマシン
	● 汎用レジスタ : 8 ビット×16 本
	(16 ビット×8 本としても使用可能)
	(2) 動作速度
	● 最高動作周波数:4.19MHz
	● 加減算:0.5μs(φ = 4MHz 動作時)
	● 乗除算:3.5μs(φ = 4MHz 動作時)
	● 32kHz サブクロックによる動作可能
	(3) H8/300CPU と互換性のある命令体系
	● 2 バイトまたは 4 バイト長の命令
	・ レジスタ - レジスタ間の基本演算
	● MOV 命令によるメモリ - レジスタ間データ転送
	(4) 特長ある命令
	◆ 乗算命令(8ビット×8ビット)
	● 除算命令 (16 ビット÷8 ビット)
	• ビットアキュムレータ命令
	• レジスタ間接指定によりビット位置の指定が可能
割り込み	15 種類の割り込み要因
	● 外部割り込み端子 6 本:IRQ ₅ ~ IRQ ₆
	● 内部割り込み要因 9要因

項目	仕 様
	4 種類の低消費電力モード
18.071332 273 2	• スリープモード
	• スタンバイモード
	• ウォッチモード
	• サブアクティブモード
クロック発振器	2 種類のクロック発振器内蔵
	● システムクロック発振器 : 1~8.4MHz
	● サブクロック発振器 : 32.768kHz
I/O ポート	I/O ポート 54 本
	• PMOS オープンドレイン入出力端子 6 本
	● 入出力端子 38 本
	● 入力端子 10 本
タイマ	5種類のタイマ内蔵
	(1) タイマ A:8 ビットインターバルタイマ
	● システムクロック(♠)*¹を分周した8種類の内部クロックまたはサブクロック(♠_{SUB})を
	分周した4種類のクロックによりカウントアップ可能
	● サブクロック動作とすることで時計用タイムベースとして使用可能
	(2) タイマB:8ビットリロードタイマ
	● 7種類の内部クロックまたはP1。/IRQ。端子からのイベント入力によるカウントアップ可能
	(3) タイマ C: 8 ビットリロードタイマ
	● 7種類の内部クロックまたは P1,/IRQ, 端子からのイベント入力によるカウントアップ / ダウン可能
	(4) タイマ D:8 ビットイベントカウンタ
	● P1 _/ EVENT 端子からのイベント入力によるカウントアップ
	(5) タイマ E: 8 ビットリロードタイマ
	• 8種類の内部クロックによるカウントアップ可能
	P1。/IRQ。/TMOE 端子より固定周波数出力、またはタイマ E のオーバフローによるデューティ 50%の方形波出力可能
14 ビット PWM* ²	リップル低減を図ったパルス分割方式 PWM
	• 外部にローパスフィルタを接続することで 14 ビット D/A 交換器として使用可能
シリアルコミュニ	2 チャネルのシリアルコミュニケーションインタフェース内蔵
ケーションインタ	(1) SCI1: クロック同期式
フェース (SCI)	• 8 ビットまたは 16 ビットの転送データを選択可能
	(2) SCI2:8ビットクロック同期式
	• 32 バイトのデータを自動的に転送可能
A/D 変換器	抵抗ラダー方式による逐次比較方式の 8 ビット A/D 変換器
	• 8 チャネルのアナログ入力端子
	● 変換時間:1 チャネル当たり31 / ∮または62 / ∮
メモリ	大容量メモリ内蔵
	ROM 16K バイト、RAM 512 バイト版(H8/3612)
	ROM 24K バイト、RAM 1024 バイト版(H8/3613)
	ROM 32K バイト、RAM 1024 バイト版(H8/3614)
	PROM 32K バイト、RAM 1024 バイト版(H8/3614ZTAT)

項目			仕 様	
製品ラインアップ	製品	型名	パッケージ	ROM/RAMサイズ
	マスクROM版	ZTAT版	ハッケーシ	ROW/RAW 91 A
	HD6433612H	-	64ピンQFP (FP-64A)	ROM 16Kバイト
	HD6433612P	-	64ピンSDIP (DP-64S)	RAM 512バイト
	HD6433613H	-	64ピンQFP (FP-64A)	ROM 24Kバイト
	HD6433613P	-	64ピンSDIP (DP-64S)	RAM 1024バイト
	HD6433614H	HD6473614H	64ピンQFP (FP-64A)	ROM 32Kバイト
	HD6433614P	HD6473614P	64ピンSDIP (DP-64S)	RAM 1024バイト

[【]注】 *1 фは、原発振を 1/2 分周したクロックを示します。

^{*2} H8/3612 には本機能はありません。

1.2 内部ブロック図

H8/3612 の内部ブロック図を図 1.1 に、H8/3613 および H8/3614 の内部ブロック図を図 1.2 に示します。




図 1.1 内部ブロック図 (H8/3612 の場合)




図 1.2 内部ブロック図 (H8/3613、H8/3614 の場合)

1.3 端子説明

1.3.1 ピン配置

H8/3612 のピン配置図を図 1.3、図 1.4、H8/3613 および H8/3614 のピン配置図を図 1.5、図 1.6 に示します。




図 1.3 H8/3612 のピン配置図 (FP-64A:上面図)

PA7	1 64	PA6
AVcc	2 63	PA5
P0o/ANo	3 62	PA4
P01/AN1	4 61	PA ₃
P02/AN2	5 60	PA ₂
P03/AN3	6 59	PA1
P04/AN4	7 58	PA ₀
P05/AN5	8 57	P97/UD
P06/AN6	9 56	P96/SO2
P07/AN7	10 55	P95/SI2/CS
AVss	11 54	P94/SCK2
TEST	12 53	P93/SO1
X2	13 52	P92/SI1
X1	14 51	P91/SCK1
Vss	15 50	P90
OSC1	16 49	P87
OSC ₂	17 48	P86
RES	18 47	P85
P1o/IRQo	19 46	P84
P11/IRQ1	20 45	P83
P12/IRQ2	21 44	P82
P13/IRQ3	22 43	P81
P14/IRQ4	23 42	P80
P1s/IRQs/TMOE	24 41	Vcc
P16/EVENT	25 40	P40
P17	26 39	P41
P27	27 38	P42
P26	28 37	P43
P25	29 36	P44
P24	30 35	P45
P23	31 34	P20
P22	32 33	P21

図 1.4 H8/3612 のピン配置図 (DP-64S:上面図)




図 1.5 H8/3613、H8/3614 のピン配置図 (FP-64A:上面図)

PA7	1 64	PA6
AVcc	2 63	PA ₅
P0o/ANo	3 62	PA4
P01/AN1	4 61	PA ₃
P02/AN2	5 60	PA ₂
P03/AN3	6 59	PA1
P04/AN4	7 58	PA ₀
P05/AN5	8 57	P97/UD
P06/AN6	9 56	P96/SO2
P07/AN7	10 55	P95/SI2/CS
AVss	11 54	P94/SCK2
TEST	12 53	P93/SO1
X2	13 52	P92/SI1
X1	14 51	P91/SCK1
Vss	15 50	P90/PWM
OSC1	16 49	P87
OSC ₂	17 48	P86
RES	18 47	P85
P10/IRQ0	19 46	P84
P11/IRQ1	20 45	P83
P12/IRQ2	21 44	P82
P13/IRQ3	22 43	P81
P14/IRQ4	23 42	P80
P1s/IRQs/TMOE	24 41	Vcc
P16/EVENT	25 40	P40
P17	26 39	P41
P27	27 38	P42
P26	28 37	P43
P25	29 36	P44
P24	30 35	P45
P23	31 34	P20
P22	32 33	P21

図 1.6 H8/3613、H8/3614 のピン配置図 (DP-64S:上面図)

1.3.2 端子機能

各端子の機能について表 1.3 に示します。

表 1.3 端子機能

		ا^^،	 番号	ر زاالا	, ,,,,,,,
分類	記号	FP-64A	DP-64S	入出力	機能
電源	V _{cc}	33	41	入力	電源 V_{cc} 端子は、システムの電源(+5V)に接続してください。
	V _{ss}	7	15	入力	グランド V _{ss} 端子は、システムの電源(OV)に接続してくださ い。
	AV_cc	58	2	入力	アナログ電源 A/D 変換器用電源端子です。A/D 変換器を使用しない場合、システムの電源(+5V)に接続してください。
	AV _{ss}	3	11	入力	<u>アナロググランド</u> A/D 変換器のグランド端子です。システムの電源 (OV)に接続してください。
クロック	OSC ₁	8	16	入力	水晶発振子またはセラミック発振子を接続します。 また、外部クロックを入力することもできます。接 続例については「第4章 クロック発振器」を参照 してください。
	OSC ₂	9	17	出力	水晶発振子またはセラミック発振子を接続します。
	X,	6	14	入力	32.768kHzの水晶発振子を接続します。接続例については「第4章 クロック発振器」を参照してください。
	X ₂	5	13	出力	32.768kHz の水晶発振子を接続します。
システム コントロール	RES	10	18	入力	<u>リセット</u> この端子が Low レベルになると、リセット状態にな ります。
	TEST	4	12	入力	<u>テスト端子</u> ユーザは使用できません。 V_{ss} 電位に接地してください。
割り込み	ĪRQ₀	11	19	入力	外部割り込み要求 0 立ち上がり / 立ち下がりエッジセンスを選択可能な外部割り込み入力端子です。低消費電力モードの解除に使用できます。 タイマ B のイベント入力端子として使用することもできます。 また、ノイズキャンセル機能を備えています。
	ĪRQ₁	12	20	入力	外部割り込み要求 1 立ち上がり / 立ち下がりエッジセンスを選択可能な外部割り込み入力端子です。低消費電力モードの解除に使用できます。 タイマ C のイベント入力端子として使用することもできます。

/\ *T	+3.0	ピン	番号	\ _	146 65
分類	記号	FP-64A	DP-64S	入出力	機能
割り込み	$\overline{IRQ}_{\scriptscriptstyle 2}$	13	21	入力	外部割り込み要求 2 立ち下がりエッジセンスの外部割り込み入力端子です。
	ĪRQ ₃	14	22	入力	外部割り込み要求3 立ち下がりエッジセンスの外部割り込み入力端子です。
	ĪRQ₄	15	23	入力	外部割り込み要求 4 立ち上がり / 立ち下がりエッジセンスを選択可能な 外部割り込み入力端子です。
	ĪRQ₅	16	24	入力	外部割り込み要求 5 立ち下がりエッジセンスの外部割り込み入力端子です。
タイマ	ĪRQ₀	11	19	入力	タイマ B イベントカウンタ入力 タイマ B のカウンタに入力するイベント入力端子です。
	ĪRQ₁	12	20	入力	
	UD	49	57	入力	タイマ C アップ / ダウンセレクト タイマ C のカウンタのアップカウント / ダウンカウントを選択します。 High レベル印加でダウンカウンタ、Low レベル印加でアップカウンタとして動作します。 この端子への入力はタイマモードレジスタ C(TMC)の TMC6 ビットが 1 のとき有効となります。
	EVENT	17	25	入力	<u>タイマ D イベントカウンタ入力</u> タイマ D のカウンタに入力するイベント入力端子で す。
	TMOE	16	24	出力	<u>タイマ E 出力</u> タイマ E 出力回路により生成された波形の出力端子 です。
14 ビット PWM*	PWM	42	50	出力	14 ビット PWM 出力 14 ビット PWM により生成された波形の出力端子で す。
シリアルコミュ ニケーションイ	SO ₁ SO ₂	45 48	53 56	出力	<u>シリアル送信データ出力(チャネル 1、2)</u> SCI のデータ出力端子です。
ンタフェース (SCI)	SI ₁ SI ₂	44 47	52 55	入力	<u>シリアル受信データ入力(チャネル 1、2)</u> SCI のデータ入力端子です。
	SCK ₁ SCK ₂	43 46	51 54	入出力	<u>シリアルクロック入出力(チャネル 1、2)</u> SCI のクロック入出力端子です。
	CS	47	55	出力	チップセレクト出力 SCI2 が送信モードで、かつ転送クロックが内部クロックのとき Low レベルとなります。 本機能は、ポートモードレジスタ 2(PMR2)の SI2 ビット = 1 かつ PMR3 の CS ビット = 1 のとき有効となります。

分類	記号	ピン	番号	λш+	地
刀架	記写	FP-64A	DP-64S	入出力	機能
I/O ポート	P0, ~ P0 ₀	2、1、	10~3	入力	<u>ポート 0</u>
		64 ~ 59			8 ビットの入力専用端子です。
	P1,	18	26	入力	ポート1(ビット7)
					1 ビットの入力専用端子です。
	P1 ₆	17	25	入力	<u>ポート1(ビット6)</u>
					1 ビットの入力専用端子です。
	P1 ₅ ~ P1 ₀	16 ~ 11	24 ~ 19	入出力	<u>ポート 1</u>
					6 ビットの入出力端子です。ポートコントロールレジ
					スタ1(PCR1)によって、1 ビットごとに入出力を 指定できます。
	P2, ~ P2,	19 ~ 26	27 ~ 34	入出力	ポート2
	, ,				
	P4 ₅ ~ P4 ₀	27 ~ 32	35 ~ 40	入出力	ポート4
					6 ビットの入出力端子です。
	P8 ₇ ~ P8 ₀	41 ~ 34	49 ~ 42	入出力	<u>ポート 8</u>
					8 ビットの入出力端子です。PCR8 によって、1 ビットごとに入出力を指定できます。
	P9, ~ P9 ₀	49 ~ 42	57 ~ 50	入出力	<u>ポート9</u>
					8 ビットの入出力端子です。PCR9 によって、1 ビットごとに入出力を指定できます。
	PA ₇ ~ PA ₀	57 ~ 50	1、	入出力	<u>ポート A</u>
			64 ~ 58		8 ビットの入出力端子です。PCRA によって、1 ビットごとに入出力を指定できます。
 A/D 変換器	AN, ~ AN	2、1、	10~3	入力	アナログ入力チャネル7~0
, , , , , , , , , , , , , , , , , , ,	7 4 4 ₇ 7 4 4 ₀	64~59	10 0	///	A/D 変換器へのアナログデータ入力端子です。

【注】 * H8/3612 に本機能はありません。

2. CPU

2.1 概要

H8/300L CPU は、8 ビット×16 本(または 16 ビット×8 本)の汎用レジスタ、ならびに高速動作に適した簡潔な命令セットを備えた CPU です。

2.1.1 特長

H8/300L CPU には、次の特長があります。

汎用レジスタ方式

8 ビット×16本(16 ビット×8 本としても使用可能)

55 種類の基本命令

- 乗除算命令
- 強力なビット操作命令

8種類のアドレッシングモード

- レジスタ直接(Rn)
- レジスタ間接(@Rn)
- ディスプレースメント付きレジスタ間接(@(d:16, Rn))
- ポストインクリメント / プリデクリメントレジスタ間接 (@Rn+/@-Rn)
- 絶対アドレス(@aa:8/@aa:16)
- イミディエイト (#xx:8/#xx:16)
- プログラムカウンタ相対(@(d:8, PC))
- メモリ間接(@@aa:8)

64K バイトのアドレス空間

高速動作

- 頻出命令をすべて 2~4 ステートで実行
- 高速演算

8/16ビットレジスタ間加減算 0.5μs* 8×8ビット乗算 3.5μs* 16÷8ビット除算 3.5μs*

【注】* 数値は、 φ = 4MHz 時のもの

低消費電力動作

SLEEP 命令により低消費電力動作可能

2.1.2 アドレス空間

H8/300L CPU がサポートするアドレス空間は、プログラムコードとデータ領域合計で最大 64K バイトです。

メモリマップは ROM 容量により異なります。H8/3614~グループのメモリマップを図 2.1 に示します。




図 2.1 メモリマップ

2.1.3 レジスタ構成

H8/300L CPU の内部レジスタ構成を図 2.2 に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの 2 つに分類することができます。

汎用レジ		(Pn)											
が用レン	77	7			0	7							0
				R0H					R	0L			
				R1H					R	1L			
				R2H					R	2L			
		R3H							R	3L			
				R4H					R	4L			
				R5H					R	5L			
				R6H					R	6L			
				R7H	(5	SP)			R	7L			
		~»- ·											
コントロ	コールし		(CR)										_
		15				PC							0
						-0	<u></u>						
						7	6	5	4	3	2	1	0
					CCR	I	U	Н	U	N	Z	V	С
【記号説明	3 1												
		タックホ	ペインタ										
PC			・・~~ 、カウン?	5									
				^ −ドレジスゟ	7								
1			'スクビ [']										
U		-ザビッ											
Н	: 八-	-フキャ	・リフラク	ブ									
N	・ネフ	ガティフ	ブラグ										
	1.,												
Z		コフラク	ř										
	: ゼロ	コフラク	゛ ゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゚゙゚゚゚゚゚゚゚゚゚゚゚゚゚	ブ									

図 2.2 CPU 内部レジスタ構成

2.2 各レジスタの説明

2.2.1 汎用レジスタ

汎用レジスタは、すべて同じ機能をもっており、データレジスタ、アドレスレジスタの区別なく使用できます。

データレジスタとして使用する場合は、8 ビットレジスタとして上位(R0H~R7H)と下位(R0L~R7L)を別々に使用することも、また 16 ビットレジスタ(R0~R7)として使用することもできます。

アドレスレジスタとして使用する場合は、16 ビットレジスタ(R0~R7)として使用します。 レジスタ R7 には、汎用レジスタとしての機能に加えて、スタックポインタ(SP)としての機能が 割り当てられており、例外処理やサブルーチンコールなどで暗黙的に使用されます。このとき、SP は常にスタック領域の先頭を指しています。スタックの状態を図 2.3 に示します。




図 2.3 スタックの状態

2.2.2 コントロールレジスタ

コントロールレジスタには、 $16 \,\text{ビットのプログラムカウンタ}(PC) & E \,\text{ビットのコンディションコードレジスタ}(CCR) があります。$

(1) プログラムカウンタ(PC)

16 ビットのカウンタで、CPU が次に実行する命令のアドレスを示しています。CPU の命令は、すべて 16 ビット (ワード)を単位としているため、最下位ビットは無効です (命令コードのリード時には最下位ビットは 0 とみなされます)。

(2) コンディションコードレジスタ (CCR)

8 ビットのレジスタで、CPU の内部状態を示しています。割り込みマスクビット (I) とハーフキャリ (H) 、ネガティブ (N) 、ゼロ (Z) 、オーバフロー (V) 、キャリ (C) の各フラグを含む 8 ビットで構成されています。

ビット7:割り込みマスクビット(1)

本ビットが1にセットされると、割り込みがマスクされます。

例外処理の実行が開始されたときに1にセットされます。本ビットはソフトウェアによりリード/ライトできます。割り込みマスクビットの詳細については「3.2.2 割り込み」を参照してください。

ビット6:ユーザビット(U)

ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード / ライトできます。

ビット5: ハーフキャリフラグ(H)

ADD.B、ADDX.B、SUB.B、SUBX.B、CMP.B、NEG.B 命令の実行により、ビット 3 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。

DAA および DAS 命令実行時に、暗黙的に使用されます。

ADD.W、SUB.W、CMP.W 命令ではビット 11 にキャリまたはボローが生じたとき 1 にセットされ、生じなかったとき 0 にクリアされます。

ビット4:ユーザビット(U)

ソフトウェア (LDC、STC、ANDC、ORC、XORC 命令) でリード / ライトできます。

ビット3:ネガティブフラグ(N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2:ゼロフラグ(Z)

データがゼロのとき 1 にセットされ、ゼロ以外のとき 0 にクリアされます。

ビット1:オーバフローフラグ(V)

算術演算命令の実行により、オーバフローが生じたとき 1 にセットされます。それ以外のとき 0 にクリアされます。

ビット0:キャリフラグ(C)

演算の実行により、キャリが生じたとき1にセットされ、生じなかったとき0にクリアされます。 キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c) シフト/ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。 なお、命令によってはフラグが変化しない場合があります。CCR は、LDC、STC、ANDC、ORC、

XORC 命令で操作することができます。また、N、Z、V、C の各フラグは、条件分岐命令(Bcc)で使用されます。

各命令ごとのフラグの変化については、「H8/300L シリーズ ソフトウェアマニュアル」を参照してください。

2.2.3 CPU 内部レジスタの初期値

リセット例外処理によって、CPU 内部レジスタのうち、PC はベクタアドレス (H'0000) のロードにより初期化され、CCR の I ビットは 1 にセットされますが、汎用レジスタおよび CCR の他のビットは初期化されません。レジスタ R7 (SP) の初期値も不定です。したがって、リセット直後に、R7 の初期化を行ってください。

2.3 データ構成

H8/300L CPU は、1 ビット、4 ビット BCD、8 ビット (バイト)、16 ビット (ワード)のデータを扱うことができます。1 ビットデータはビット操作命令で扱われ、オペランドデータ (バイト)の第 n ビット ($n=0,1,2,\ldots...7$) という形式でアクセスされます。

バイトデータは、ADDS、SUBS 以外の演算命令で扱われます。また、ワードデータは、MOV.W、ADD.W、SUB.W、CMP.W、ADDS、SUBS、MULXU(8ビット×8ビット)、DIVXU(16ビット÷8ビット)命令で扱われます。

なお、DAA および DAS の 10 進補正命令では、バイトデータは 2 桁の 4 ビット BCD データとなります。

2.3.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図2.4に示します。




図 2.4 汎用レジスタのデータ構成

2.3.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図 2.5 に示します。H8/300L CPU は、メモリ上のワードデータをアクセスすることができます (MOV.W 命令)が、偶数番地から始まるワードデータに限定されます。奇数番地から始まるワードデータをアクセスした場合、アドレスの最下位ビットは 0 とみなされ、1 番地前から始まるワードデータをアクセスします。命令コードについても同様です。

ROM および RAM の領域のみワードアクセスが可能です。詳細については、「2.8.1 データアクセスに関する注意事項」を参照してください。




図 2.5 メモリ上でのデータ構成

なお、R7をアドレスレジスタとして使用し、スタックをアクセスするときは、必ずワードサイズでアクセスしてください。詳細については、「3.2.10 スタック領域に関する使用上の注意」を参照してください。また、CCR は、ワードデータとして上位8ビット、下位8ビットに同じ値が格納され、リターン時には、下位8ビットは無視されます。

2.4 アドレッシングモード

2.4.1 アドレッシングモード

H8/300L CPU は、表 2.1 に示すように、8 種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

No.	アドレッシングモード	記号
	レジスタ直接	Rn
	レジスタ間接	@Rn
	ディスプレースメント付きレジスタ間接	@ (d:16, Rn)
	ポストインクリメントレジスタ間接	@Rn+
	プリデクリメントレジスタ間接	@-Rn
	絶対アドレス	@aa:8 / @aa:16
	イミディエイト	#xx:8 / #xx:16
	プログラムカウンタ相対	@ (d:8, PC)
	メモリ間接	@@aa:8

表 2.1 アドレッシングモードー覧表

レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ (8 ビットまたは 16 ビット) がオペランドとなります。

16 ビットレジスタを使用する命令は、MOV.W、ADD.W、SUB.W、CMP.W、ADDS、SUBS、MULXU (8 ビット×8 ビット)、DIVXU (16 ビット÷8 ビット)の各命令です。

レジスタ間接 @Rn

命令コードのレジスタフィールドで指定されるレジスタ(16 ビット)の内容をアドレスとしてメモリ上のオペランドを指定します。

ディスプレースメント付きレジスタ間接 @(d:16, Rn)

命令コードのレジスタフィールドで指定されるレジスタ(16ビット)の内容に、命令コードの第2ワード(第3、第4バイト)の16ビットディスプレースメントを加算した内容をアドレスとして、メモリ上のオペランドを指定します。

本アドレッシングモードは、MOV 命令のみで使用されます。特に、MOV.W 命令では、加算結果が偶数となるようにしてください。

ポストインクリメントレジスタ間接 @Rn+/プリデクリメントレジスタ間接 @-Rn

・ポストインクリメントレジスタ間接 @Rn+

MOV (Load from) 命令で使用されます。

命令コードのレジスタフィールドで指定されるレジスタ(16 ビット)の内容をアドレスとして、メモリ上のオペランドを指定します。その後、レジスタの内容に1または2 が加算され、加算結果がレジスタに格納されます。MOV.B 命令では1、MOV.W 命令では2 がそれぞれ加算されます。MOV.W 命令では、レジスタの内容が偶数になるようにしてください。

・プリデクリメントレジスタ間接 @-Rn

MOV (Store to) 命令で使用されます。

命令コードのレジスタフィールドで指定されるレジスタ(16 ビット)の内容から1または2を減算した内容をアドレスとして、メモリ上のオペランドを指定します。その後、減算結果がレジスタに格納されます。MOV.B 命令では1、MOV.W 命令では2 がそれぞれ減算されます。MOV.W 命令では、レジスタの内容が偶数となるようにしてください。

絶対アドレス @aa:8 / @aa:16

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。

このとき、絶対アドレスは 8 ビット (@aa:8) または 16 ビット (@aa:16) で、8 ビット絶対アドレスは MOV.B、ビット操作命令で、16 ビット絶対アドレスは MOV.B、MOV.W、JMP、JSR の各命令で使用されます。

8 ビット絶対アドレスの場合、上位 8 ビットはすべて 1 (H'FF) となります。 したがって、アクセス範囲は 65280~65535 (H'FF00~H'FFFF) 番地です。

イミディエイト #xx:8 / #xx:16

命令コードの第 2 バイト (#xx:8) または第 3、第 4 バイト (#xx:16) を直接オペランドとして使用します。#xx:16 は、MOV.W 命令のみで使用されます。

なお、ADDS および SUBS 命令では、イミディエイトデータ(1または2)が命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための 3 ビットのイミディエイトデータが、命令コードの第 2 または第 4 バイトに含まれる場合があります。

プログラムカウンタ相対 @ (d:8, PC)

Bcc、BSR の各命令で使用されます。PC の内容に、命令コードの第 2 バイトの 8 ビットディスプレースメントを加算して、分岐アドレスを生成します。加算に際して、ディスプレースメントは 16 ビットに符号拡張され、また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して-126~+128 バイト (-63~+64 ワード)です。このとき、加算結果が偶数となるようにしてください。

メモリ間接 @@aa:8

JMP および JSR 命令で使用されます。

命令コードの第 2 バイトに含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。この場合、8 ビット絶対アドレスの上位 8 ビットはすべて 0 (100) とされますので、分岐アドレスを格納できるのは 10 ~ 100 10 ~ 100 100 10 番地です。ただし、11 11 12 では、アドレスの下位番地はベクタ領域と共通になっていますから注意してください。

分岐アドレスまたは MOV.W 命令のオペランドアドレスとして奇数アドレスを指定した場合、最下位ビットは 0 とみなされ、1 番地前から始まるワードデータをアクセスします (「2.3.2 メモリ上でのデータ構成」を参照してください)。

2.4.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス(EA: Effective Address) の計算法を表 2.2 に示します。

演算命令では、 レジスタ直接、および イミディエイト(ADD.B、ADDX、SUBX、CMP.B、AND、OR、XOR の各命令)が使用されます。

転送命令では、 プログラムカウンタ相対と メモリ間接を除くすべてのアドレッシングモードが 使用可能です。

また、ビット操作命令では、オペランドの指定に レジスタ直接、 レジスタ間接および 絶対アドレス(8ビット)が使用可能です。さらに、オペランド中のビット番号を指定するために レジスタ直接(BSET、BCLR、BNOT、BTSTの各命令)および イミディエイト(3ビット)が独立して使用可能です。

表2.2 実効アドレスの計算方法

実効アドレス計算方法			0						\rightarrow			—	
1 当 不放実			15	■ 「mが示すレジスタの内容(16ビット) 	15			disp		16 	1012 1012 15 15 15 15 15 15 15 15 15 15 15 15 15	1107.27.9 V.7.4.9.01/4/4 (10C.9.F.)	オペランドサイズがパイトのとき1、ワードのとき 2が加減算されます。
アドレッシングモード・命令フォーマット レジスタ直接 Rn	レジスタ直接 Rn 15 8 7 4 3 0	n m do	レジスタ間接 @Rn	15 7 6 4 3 0 mm	ト付きレジス	@ (d:16, Rn)	15 7 6 4 3 0	op disp	1-::	ポストインクリメントレジスタ間接 / ブリデクリメントレジスタ間接 ・ポストインクリメントレジスタ間接 @Rn+ 15 7 6 4 3 0 Tm Op	●プリデクリメントレジスタ間接 @-Rn	15 7 6 4 3 0 0 op rm	

	0				0						アーコンバイト	- - - 1						0			
実効アドレス(EA)	15 8 7	H'FF			15		•				オペランドはイミディエイトデータの1また 42パイト	データです。						15			
																	0		- ⊕•		
実効アドレス計算方法																		PCの内容		disp	
実効アドレ																	15	PC		符号拡張	
イグ		0	<u> </u> -		0					0			0							0	<u> </u>
アドレッシングモード・命令フォーマット			aps								IMM					@ (d:8, PC)					dsib
グモード・		8 7	$\frac{1}{2}$			do	abs			8 7	-			do	IMM					8 7	
アドレッシン	絶対アドレス @aa:8		do	@aa:16	15			イミディエイト	#xx:8	15	do	#xx:16	15			プログラムカウンタ相対				15	do
No.	-NE -							•	79-			**									

実効アドレス(EA)						15 0		
				c	, [7		
(計算方法					- de	2	メモリの内容 (16ビット)	
実効アドレス計算方法				α	H,OO	2	メモリの内容	
				15	<u> </u>			
_		0	1	7				
アドレッシングモード・命令フォーマット		7	sye	2				
グモード	эа:8	80						
アドレッシン	メモリ間接 @@aa:8	15	ao	5				
ė	- `							

【記号説明】 rm, m:レジスタフィールド op : オペレーションフィールド disp : ディスプレースメント IMM : イミディエイトデータ abs : 絶対アドレス

2.5 命令セット

H8/300L CPU の命令は合計 55 種類あり、各命令のもつ機能によって、表 2.3 に示すように分類されます。

表 2.3 命令の分類

機能	命 令	種類
データ転送命令	MOV, POP* ¹ , PUSH* ¹	1
算術演算命令	ADD, SUB, ADDX, SUBX, INC, DEC, ADDS, SUBS, DAA, DAS, MULXU, DIVXU, CMP, NEG	14
論理演算命令	AND, OR, XOR, NOT	4
シフト命令	SHAL, SHAR, SHLL, SHLR, ROTL, ROTR, ROTXL, ROTXR	8
ビット操作命令	BSET, BCLR, BNOT, BTST, BAND, BIAND, BOR, BIOR, BXOR, BIXOR, BLD, BILD, BST, BIST	14
分岐命令	Bcc* ² , JMP, BSR, JSR, RTS	5
システム制御命令	RTE, SLEEP, LDC, STC, ANDC, ORC, XORC, NOP	8
ブロック転送命令	EEPMOV	1

合計 55 種

- 【注】 *1 POP Rn、PUSH Rn は、それぞれ MOV.W @SP+, Rn、MOV.W Rn,@-SP と同一です。機械語についても同一です。
 - *2 Bcc は条件分岐命令の総称です。

各命令の機能について表 2.4~表 2.11 に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

《オペレーションの記号》

	(3 (レ ノコン V) ED 7 //
Rd	汎用レジスタ(デスティネーション側)
Rs	汎用レジスタ(ソース側)
Rn	汎用レジスタ
(EAd)、 <ead></ead>	デスティネーションオペランド
(EAs)、 <eas></eas>	ソースオペランド
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバフロー) フラグ
С	CCR の C (キャリ) フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
^	論理積
V	論理和
⊕	排他的論理和
\rightarrow	転送
~	反転論理(論理的補数)
:3	3 ビット長
:8	8 ビット長
:16	16 ビット長
(), < >	オペランドの実効アドレスの内容
	·

2.5.1 データ転送命令

データ転送命令の機能を表 2.4 に示します。

表 2.4 データ転送命令

命令	サイズ*	機能
MOV	B/W	(EAs)→Rd、Rs→(EAd) 汎用レジスタと汎用レジスタまたは汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。 ワードデータは Rn、@Rn、@(d:16, Rn)、@aa:16、#xx:16、@-Rn、@Rn+の各アドレッシングモードで扱います。@aa:8 はバイトデータのみです。 ただし、@-R7、@R7+を使用する場合は必ずワードサイズを指定してください。
POP	W	@SP+→Rn スタックから汎用レジスタヘデータを復帰します。 本命令は MOV.W @SP+, Rn と同一です。
PUSH	W	Rn→@-SP 汎用レジスタの内容をスタックに退避します。 本命令は MOV.W Rn, @-SP と同一です。

【注】* サイズはオペランドサイズを示します。

B : バイト W : ワード

データアクセスに関して使用上の注意事項があります。詳細は「2.8.1 データアクセスに関する注意事項」を参照してください。

データ転送命令の命令フォーマットを図 2.6 に示します。




図 2.6 データ転送命令の命令フォーマット

2.5.2 算術演算命令

算術演算命令の機能を表 2.5 に示します。

表 2.5 算術演算命令

命令	サイズ*	機能
ADD SUB	B/W	Rd±Rs→Rd、Rd+#IMM→Rd 汎用レジスタ間の加減算、または汎用レジスタとイミディエイトデータの加算 を行います。汎用レジスタとイミディエイトデータの減算はできません。 ワードデータは、汎用レジスタ間の加減算のみで扱います。
ADDX SUBX	В	$Rd \pm Rs \pm C \rightarrow Rd$ 、 $Rd \pm \#IMM \pm C \rightarrow Rd$ 汎用レジスタ間のキャリ付きの加減算、または汎用レジスタとイミディエイト データのキャリ付きの加減算を行います。
INC DEC	В	Rd ± 1→Rd 汎用レジスタに 1 を加減算します。
ADDS SUBS	W	Rd ± 1→Rd、Rd ± 2→Rd 汎用レジスタに 1 または 2 を加減算します。
DAA DAS	В	Rd(10 進補正)→Rd 汎用レジスタ上の加減算結果を CCR を参照して 4 ビット BCD データに補正します。
MULXU	В	Rd×Rs→Rd 汎用レジスタ間の符号なし乗算を行います。8 ビット×8 ビット→16 ビットの演算が可能です。
DIVXU	В	Rd÷Rs→Rd 汎用レジスタ間の符号なし除算を行います。16 ビット÷8 ビット→商 8 ビット 余り8 ビットの演算が可能です。
СМР	B/W	Rd - Rs、Rd - #IMM 汎用レジスタ間の比較、または汎用レジスタとイミディエイトデータの比較を 行い、その結果を CCR に反映します。 ワードデータは、汎用レジスタ間の比較のみで扱います。
NEG	В	0 - Rd→Rd 汎用レジスタの内容の 2 の補数(算術的補数)をとります。

【注】* サイズはオペランドサイズを示します。

B : バイト W : ワード

2.5.3 論理演算命令

論理演算命令の機能を表 2.6 に示します。

表 2.6 論理演算命令

命令	サイズ*	機能
AND	В	Rd∧Rs→Rd、Rd∧#IMM→Rd 汎用レジスタ間の論理積、または汎用レジスタとイミディエイトデータの論理 積をとります。
OR	В	Rd∨Rs→Rd、Rd∨#IMM→Rd 汎用レジスタ間の論理和、または汎用レジスタとイミディエイトデータの論理 和をとります。
XOR	В	Rd⊕Rs→Rd、Rd⊕#IMM→Rd 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータ の排他的論理和をとります。
NOT	В	~Rd→Rd 汎用レジスタの内容の1の補数(論理的補数)をとります。

【注】 * サイズはオペランドサイズを示します。

B : バイト

2.5.4 シフト命令

シフト命令の機能を表 2.7 に示します。

表 2.7 シフト命令

命令	サイズ*	機能
SHAL	В	Rd(シフト処理)→Rd
SHAR		汎用レジスタの内容を算術的にシフトします。
SHLL	В	Rd(シフト処理)→Rd
SHLR		汎用レジスタの内容を論理的にシフトします。
ROTL	В	Rd(ローテート処理)→Rd
ROTR		汎用レジスタの内容をローテートします。
ROTXL	В	Rd(ローテート処理)→Rd
ROTXR		汎用レジスタの内容を、キャリフラグを含めてローテートします。

【注】 * サイズはオペランドサイズを示します。

B : バイト

算術演算命令、論理演算命令およびシフト命令の命令フォーマットを図 2.7 に示します。




図 2.7 算術演算命令・論理演算命令・シフト命令の命令フォーマット

2.5.5 ビット操作命令

ビット操作命令の機能を表 2.8 に示します。

表 2.8 ビット操作命令

命令	サイズ*	機能
BSET	В	1→(<ビット番号>of <ead>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを1にセットします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。</ead>
BCLR	В	0→(<ビット番号>of <ead>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを0にクリアします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。</ead>
BNOT	В	~(<ビット番号>of <ead>)→(<ビット番号>of<ead>) 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転します。 ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3 ビットで指定されます。</ead></ead>
BTST	В	~(<ビット番号>of <ead>)→Z 汎用レジスタまたはメモリのオペランドの指定された1ビットをテストし、ゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。</ead>
BAND	В	C∧(<ビット番号>of <ead>)→C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。</ead>
BIAND	В	C∧〔~(<ビット番号>of <ead>)〕→C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定されます。</ead>
BOR	В	C∨(<ビット番号>of <ead>)→C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。</ead>
BIOR	В	C∨〔~(<ビット番号>of <ead>)〕→C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。</ead>
BXOR	В	ビット番号は、3 ビットのイミディエイトデータで指定されます。 C⊕(<ビット番号>of <ead>)→C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。</ead>
BIXOR	В	C⊕ [~ (<ビット番号>of <ead>)] →C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。</ead>
		ビット番号は、3 ビットのイミディエイトデータで指定されます。

命令	サイズ*	機能
BLD	В	(<ビット番号>of <ead>)→C 汎用レジスタまたはメモリのオペランドの指定された 1 ビットをキャリフラグ に転送します。</ead>
BILD	В	~(<ビット番号>of <ead>)→C 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグに転送します。 ビット番号は、3ビットのイミディエイトデータで指定されます。</ead>
BST	В	
БЭТ	Ь	C→(<ビット番号>of <ead>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、キャリフラ グの内容を転送します。</ead>
BIST	В	~C→(<ビット番号>of <ead>) 汎用レジスタまたはメモリのオペランドの指定された 1 ビットに、反転された キャリフラグの内容を転送します。</ead>
		ビット番号は、3 ビットのイミディエイトデータで指定されます。

【注】 * サイズはオペランドサイズを示します。

B :バイト

ビット操作命令には、いくつかの使用上の注意事項があります。詳細は「2.8.2 ビット操作命令使用上の注意事項」を参照してください。

ビット操作命令の命令フォーマットを図 2.8 に示します。




図 2.8 ビット操作命令の命令フォーマット (1)




図 2.8 ビット操作命令の命令フォーマット(2)

2.5.6 分岐命令

分岐命令の機能を表 2.9 に示します。

表 2.9 分岐命令

		表	2.9 分岐命令		
命令	サイズ		機能		
Bcc	-	指定した条件が成立し 表に示します。	ているとき、指定されたアドレス	へ分岐します。分岐条件を ⁻	F
		ニーモニック	説明	分岐条件	
		BRA (BT)	Always (True)	Always	
		BRN (BF)	Never (False)	Never	
		ВНІ	Hlgh	C∨Z = 0	
		BLS	Low or Same	C∨Z = 1	
		BCC (BHS)	Carry Clear (High or Same)	C = 0	
		BCS (BLO)	Carry Set (LOw)	C = 1	
		BNE	Not Equal	Z = 0	
		BEQ	EQual	Z = 1	
		BVC	oVerflow Clear	V = 0	
		BVS	oVerflow Set	V = 1	
		BPL	PLus	N = 0	
		ВМІ	MInus	N = 1	
		BGE	Greater or Equal	N⊕V = 0	
		BLT	Less Than	N⊕V = 1	
		BGT	Greater Than	Z∨(N⊕V) = 0	
		BLE	Less or Equal	Z∨(N⊕V) = 1	
JMP	-	指定されたアドレスへ	無条件に分岐します。		_
BSR	-	指定されたアドレスへ	サブルーチン分岐します。		
JSR	-	指定されたアドレスへ	サブルーチン分岐します。		
RTS	-	サブルーチンから復帰	します。		

分岐命令の命令フォーマットを図 2.9 に示します。




図 2.9 分岐命令の命令フォーマット

2.5.7 システム制御命令

システム制御命令の機能を表 2.10 に示します。

表 2.10 システム制御命令

命令	サイズ*	機能
RTE	-	割り込み処理ルーチンから復帰します。
SLEEP	-	アクティブモードで本命令を実行すると、低消費電力モード(スリープモード、スタンバイモード、ウォッチモード)に遷移します。また、サブアクティブモードで本命令を実行すると、ウォッチモードへの遷移、またはウォッチモードを経由してアクティブモードへの復帰を行います。 詳細は「3.3 システムのモード」を参照してください。
LDC	В	Rs→CCR、#IMM→CCR 汎用レジスタの内容、またはイミディエイトデータを CCR に転送します。
STC	В	CCR→Rd CCR の内容を汎用レジスタに転送します。
ANDC	В	CCR∧#IMM→CCR CCR とイミディエイトデータの論理積をとります。
ORC	В	CCR√#IMM→CCR CCR とイミディエイトデータの論理和をとります。
XORC	В	CCR⊕#IMM→CCR CCR とイミディエイトデータの排他的論理和をとります。
NOP	-	PC+2→PC PC のインクリメントだけを行います。

【注】* サイズはオペランドサイズを示します。

B : バイト

システム制御命令の命令フォーマットを図 2.10 に示します。




図 2.10 システム制御命令の命令フォーマット

2.5.8 ブロック転送命令

ブロック転送命令の機能を表 2.11 に示します。

表 2 11 カーツク 転送部令	表 2.11	ブロック転送命令
------------------	--------	----------

命令	サイズ	機能
EEPMOV	-	if R4L 0 then Repeat @R5+→@R6+、R4L-1→R4L Until R4L = 0 else next; プロック転送命令です。R5 で示されるアドレスから始まり、R4L で指定されるパイト 数のデータを R6 で示されるアドレスから始まるロケーションへ転送します。転送終了
		後、次の命令を実行します。

ブロック転送命令の命令フォーマットを図 2.11 に示します。






図 2.11 ブロック転送命令の命令フォーマット

[EEPMOV 命令使用上の注意]

(1) EEPMOV命令はブロック転送命令で、R5で示されるアドレスから始まる、R4Lで示されるバイト数のデータを、R6で示されるアドレスへ転送します。



(2) 転送先の最終アドレス (R6+R4Lの値)がH'FFFFを超えないように (実行途中にR6の値が H'FFFF→H'0000とならないように)、R4L、R6を設定してください。



2.6 CPU の状態

2.6.1 概要

CPU の状態には、プログラム実行状態、プログラム停止状態、例外処理状態の 3 種類があります。 プログラム実行状態には、アクティブモード、サブアクティブモードがあり、プログラム停止状態には、スリープモード、スタンバイモード、ウォッチモードがあります。 各状態の分類を図 2.12 に、各状態間の遷移を図 2.13 に示します。




図 2.12 CPU の状態




図 2.13 状態遷移図

2.6.2 プログラム実行状態

CPU がプログラムを順次実行している状態です。

プログラム実行状態には、アクティブモードとサブアクティブモードの2つのモードがあります。 アクティブモードはシステムクロックで、サブアクティブモードはサブクロックで動作します。これ らのモードについての詳細は「3.3 システムのモード」を参照してください。

2.6.3 プログラム停止状態

プログラム停止状態には、スリープモード、スタンバイモード、ウォッチモードの 3 つのモードがあります。

各モードについての詳細は、「3.3 システムのモード」を参照してください。

2.6.4 例外処理状態

リセット、割り込みの例外処理要因によって、CPU が通常の処理状態の流れを変えるときの過渡的な状態です。割り込み要因による例外処理では、SP(R7) を参照して、PC および CCR の退避を行います。

割り込み処理についての詳細は、「3.2.2 割り込み」を参照してください。

2.7 基本動作タイミング

CPU は、クロック(ϕ i)を基準に動作しています。 ϕ i はクロック発生回路で生成された ϕ または ϕ _{SUB}を示します。すなわちアクティブモードでは ϕ を意味し、サブアクティブモードでは ϕ _{SUB}を意味します。詳しくは「第4章 クロック発振器」を参照してください。 ϕ i の立ち上がりから次の立ち上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2ステートで構成され、内蔵メモリ、内蔵周辺モジュールのアクセスはすべて2ステートで行われます。

2.7.1 内蔵メモリ(RAM、ROM)

内蔵メモリのアクセスは、2 ステートで行われます。このとき、データバス幅は 16 ビットで、バイトおよびワードサイズアクセスが可能です。内蔵メモリアクセスサイクルを図 2.14 に示します。




図 2.14 内蔵メモリアクセスサイクル

2.7.2 内蔵周辺モジュール

内蔵周辺モジュールのアクセスは、2 ステートで行われます。このとき、データバス幅は 8 ビットで、バイトサイズアクセスのみ可能です。したがって、ワードデータは、2 命令に分けてアクセスしてください。内蔵周辺モジュールアクセスサイクルを図 2.15 に示します。




図 2.15 内蔵周辺モジュールアクセスサイクル

2.8 使用上の注意事項

2.8.1 データアクセスに関する注意事項

以下に H8/300L CPU の使用上の注意事項を示します。

(1) H8/300L CPUのアドレス空間には、ユーザに開放されたROM、RAM、レジスタ以外の空きエリアがあります。プログラムで誤まってこの空きエリアにアクセスを行うと、以下のように動作します。

 ${
m CPU}$ ightarrow 空きエリアへの転送 転送データは失われます。また、CPU誤動作の原因となる可能性があります。 空きエリア ightarrow CPUへの転送 転送データは保証されません。

(2) 内蔵ROM、RAM領域以外の内蔵周辺モジュールは、内部のデータ転送が8ビットで行われます。

この領域にワードアクセスした場合は、以下のように動作します。

CPU → I/Oレジスタ領域へのワードアクセス 上位バイト:I/Oレジスタに書き込まれます。 下位バイト:転送データは失われます。

I/Oレジスタ→ CPUへのワードアドレス

上位バイト: CPU内部レジスタ上位に書き込まれます。

下位バイト:CPU内部レジスタ下位に書き込まれたデータは保証されません。

したがって、内蔵 ROM、RAM 領域以外の I/O レジスタ領域とのデータ転送は、バイトサイズの命令を使用してください。 アクセスできるデータサイズと内蔵周辺モジュールの対応を図 2.16 に示します。




図 2.16 アクセスできるデータサイズと周辺モジュールの対応

2.8.2 ビット操作命令使用上の注意事項

H8/300L CPU は、ビット操作命令をリード→モディファイ→ライトの順に、8 ビット単位で実行します。以下のようなレジスタはビット操作命令を使用するとき、該当ビット以外の内容が書き換わることがありますので注意が必要です。

- (1) 同一アドレスに 2 つのレジスタが割り付けられている場合 (ソースとデスティネーションが異なる場合)
- (a) タイマロードレジスタ / タイマカウンタの場合の例

オートリロードタイマのタイマロードレジスタ / タイマカウンタをビット操作する場合を以下に述べます。

タイマロードレジスタとタイマカウンタはアドレスを共有しているので、

- タイマカウンタのその時点の値をリードする。
- CPU は該当ビットをセットまたはリセットする。(該当しないビットはそのままの値) (モディファイ)
- モディファイしたデータをタイマロードレジスタにライトする。

タイマカウンタは、システムクロック∳によりカウントを続けているので、リードした値がタイマロードレジスタとは必ずしも等しくありません。その結果該当ビット以外は異なった値がライトされることがあります。

リロードタイマの構成を図 2.17 に示します。




図 2.17 リロードタイマの構成

(b) ポートデータレジスタの場合の例

ポートデータレジスタに対してビット操作命令を実行する場合、ビット操作命令を行うポートの該 当ビット以外の端子の入出力の状態、またはデータレジスタの内容が、変化する可能性がありますの で注意が必要です。

H8/300L CPU は、リード→モディファイ→ライトの順に8ビット単位でビット操作命令を実行します。I/O ポートのデータレジスタと端子入力のリード部が同一アドレスになっているため、ポートに対するビット操作命令は下記の動作をします。

- (1) PMOSオープンドレイン端子でビット操作の対象となるビット以外の端子
 - 入力端子に設定されているとき (データレジスタ = 0)

端子の入力レベルを読み込み(リード)、該当ビットをセットまたはリセットし(該当ビット以外はそのまま)(モディファイ)、その値をデータレジスタに書き込む(ライト)。 入力レベルがHighレベル(リードデータが1)であると、データレジスタに1が書き込まれ、 入力端子が出力端子(Highレベル出力)に変化する。

入力レベルがLowレベルであれば、変化は起こらない。

- 出力端子に設定されているとき(データレジスタ = 1、High レベル出力) 出力レベルが入力Highレベル(V_{III})より上であれば変化しない。 出力レベルが入力Lowレベル(V_{III})より下であればデータレジスタに0が書き込まれ、PMOS バッファがオフしハイインピーダンスとなる。 負荷により出力レベルがダウンし中間レベルとなっているときでは、状態は不定となりま
- (2) 入出力端子でビット操作の対象となるビット以外の端子
 - 入力端子に設定されているとき 端子の入力レベルを読み込み、その値をデータレジスタに書き込む(データレジスタの内容 が変化することがある)。
 - 出力端子に設定されているとき データレジスタを読み込むので、変化は起こらない。

(2) ライト専用レジスタの場合

す。

(例)PWM データレジスタなど

(ビットごとにリードとライトが異なるものがあるので注意してください。)

この場合リードするべきレジスタ(ソース側)が存在しないので、該当ビット以外は1となります。

同一アドレスを兼用しているレジスター覧を表 2.12 に、ライト専用レジスター覧を表 2.13 に示します。

レジスタ名称	略称	アドレス
タイマロードレジスタB/タイマカウンタB	TLB / TCB	H'FFC3
タイマロードレジスタ C / タイマカウンタ C	TLC / TCC	H'FFC5
タイマロードレジスタE/タイマカウンタE	TLE / TCE	H'FFC9
ポートデータレジスタ 1*	PDR1	H'FFD1
ポートデータレジスタ 2*	PDR2	H'FFD2
ポートデータレジスタ 4*	PDR4	H'FFD4
ポートデータレジスタ 8*	PDR8	H'FFDB
ポートデータレジスタ 9*	PDR9	H'FFD9
ポートデータレジスタ A*	PDRA	H'FFDA

表 2.12 同一アドレスを兼用しているレジスター覧

[【]注】 * ポートデータレジスタと端子入力が兼用になっています。

秋 2.13 フィーラ用	レノヘブ 見	
レジスタ名称	略称	アドレス
シリアルモードレジスタ	SMR1	H'FFB0
PWM コントロールレジスタ*1	PWCR	H'FFCC
PWM データレジスタ U*1	PWDRU	H'FFCD
PWM データレジスタ L*1	PWDRL	H'FFCE
ポートコントロールレジスタ 1	PCR1	H'FFE1
ポートコントロールレジスタ 2	PCR2	H'FFE2
ポートコントロールレジスタ8	PCR8	H'FFE8
ポートコントロールレジスタ 9	PCR9	H'FFE9
ポートコントロールレジスタ A	PCRA	H'FFEA
ポートモードレジスタ 0	PMR0	H'FFEF
タイマモードレジスタ D*²	TMD	H'FFC6
システムコントロールレジスタ 2*³	SYSCR2	H'FFF1

[【]注】 *1 H8/3612 にはありません。

^{*2} CLR ビット (ビット 7) のみはライト専用です。

^{*3} DTON ビット (ビット 3) は、サブアクティブモード時のみライト専用です。アクティブモード時は、リードもライトもできません。

3. システムコントロール

3.1 概要

本章では、リセット状態、例外処理、システムの動作モードについて説明します。

3.2 例外処理

例外処理には、リセット例外処理と割り込み例外処理があります。表 3.1 に、各例外処理の要因と 優先度を示します。リセット例外処理は最も優先度の高い例外処理です。

		次 5 :
優先度	例外処理要因	例外処理開始タイミング
高	リセット	RES 端子が Low レベルから High レベルに変化すると、直ちにリセット例外処理を開始します。
 低	割り込み	割り込み要求が発生すると、現在の命令の実行終了時に割り込み例外処理を開始します。

表 3.1 例外処理の種類と優先度

3.2.1 リセット

RES 端子が Low レベルになると、実行中の処理はすべて打ち切られ、リセット状態になります。 リセットによって、CPU の内部状態と内蔵周辺モジュールの各レジスタが初期化されます。また、コンディションコードレジスタ(CCR)の I ビットがセットされ、すべての割り込みはマスクされます。

RES 端子が Low レベルから、High レベルになると、リセット例外処理が開始されます。リセット例外処理では、リセット例外処理ベクタアドレス(H'0000~H'0001)の示す内容をリードして、プログラムカウンタ(PC)に転送します。その後、PCで示されるアドレスからプログラムの実行を開始します。リセットシーケンスを図 3.1 に示します。

- 【注】1. リセットを確実にするために、電源投入時には、電源立ち上がり後、最低 20ms (セラミック発振子) または 40ms (水晶発振子) の間 RES 端子を Low レベルに保持してください。
 - 2. 動作中にリセットする場合は、最低 10 システムクロックの間 RES 端子を Low レベルに 保持してください。
 - 3. リセット後、スタックポインタ(SP:R7)を初期設定する前に割り込みを受け付けると、PCとCCRの退避が正常に行われないため、プログラムの暴走の原因となります。これを防ぐため、リセット例外処理が実行された直後はすべての割り込み要求が禁止されています。したがって、プログラム作成に際してはSPを初期設定した後、割り込み要求禁止を解除するようにしてください。なお、SPには必ず偶数番地をセットしてください。プログラムの先頭命令は、SPを初期設定する命令とすることを推奨します(例:MOV.W#xx:16,SP)。




図 3.1 リセットシーケンス

3.2.2 割り込み

割り込み例外処理を開始する要因には、外部割り込み($IRQ_s \sim IRQ_o$)による外部要因と内蔵周辺モジュールからの要求による内部要因があります。割り込み要因と優先度ならびにベクタアドレスの一覧表を表 3.2 に示します。複数の割り込み要求が発生したときは、優先度の高い方から処理されます。これらの割り込みには次のような特長があります。

- (1) 内部割り込みおよび外部割り込み ($IRQ_s \sim IRQ_o$) は、CCROIビットによりマスク (保留) されます。 すなわち CCROIビットが1にセットされていると、割り込み要求フラグはセットされますが、割り込みは受け付けられません。
- (2) 外部割り込み端子のうち \overline{IRQ}_4 、 \overline{IRQ}_1 および \overline{IRQ}_0 端子は、立ち上がりエッジセンスまたは立ち下がりエッジセンスのいずれかに、おのおの独立に設定することができます。それ以外の外部割り込み端子 \overline{IRQ}_5 、 \overline{IRQ}_7 および \overline{IRQ}_9 は、立ち下がりエッジセンス固定となっています。

優先度	割り込み要因	要因発生元	ベクタ先頭アドレス
高	リセット	外部端子	H'0000
A	(リザーブ)* ¹	-	H'0002
			H'0004
			H'0006
	IRQ ₀	外部端子	H'0008
	IRQ,		H'000A
	IRQ ₂		H'000C
	IRQ ₃		H'000E
	IRQ ₄		H'0010
	IRQ₅		H'0012
	(リザーブ)* ¹	-	H'0014
	タイマA オーバフロー	タイマ A	H'0016
	タイマB オーバフロー	タイマ B	H'0018
	タイマC オーバフロー	タイマ C	H'001A
	タイマD オーバフロー	タイマ D	H'001C
	タイマE オーバフロー	タイマE	H'001E
	ダイレクト遷移	発振安定待ち回路* ²	H'0020
	(リザーブ)* ¹	-	H'0022
			H'0024
	SCI1 転送完了、エラー	シリアルコミュニケーションインタフェース 1	H'0026
低	SCI2 転送完了、エラー	シリアルコミュニケーションインタフェース 2	H'0028
	A/D 変換終了	A/D 変換器	H'002A

表 3.2 割り込み要因一覧

[【]注】 *1 本 LSI ではリザーブされており、ユーザは使用できません。

^{*2} SLEEP 命令により起動がかけられ、規定時間後に割り込み要求が発生する回路です。

3.2.3 割り込み制御レジスタ

割り込みを制御するレジスタの一覧を表 3.3 に示します。

表 3.3 割り込み制御レジスタ

Note that Controlled to the							
名 称	略称	R/W	初期值	アドレス			
ポートモードレジスタ 1	PMR1	R/W	H'00	H'FFEB			
IRQ エッジセレクトレジスタ	IEGR	R/W	H'EC	H'FFF2			
割り込み許可レジスタ1	IENR1	R/W	H'C0	H'FFF3			
割り込み許可レジスタ2	IENR2	R/W	H'00	H'FFF4			
割り込み許可レジスタ3	IENR3	R/W	H'3C	H'FFF5			
割り込み要求レジスタ1	IRR1	R/W*	H'C0	H'FFF6			
割り込み要求レジスタ2	IRR2	R/W*	H'00	H'FFF7			
割り込み要求レジスタ3	IRR3	R/W*	H'3C	H'FFF8			

[【]注】 * フラグクリアのための0ライトのみ可能です。

(1) ポートモードレジスタ1(PMR1)

ビット:	7	6	5	4	3	2	1	0	
	NOISE CANCEL	EVENT	IRQC5	IRQC4	IRQC3	IRQC2	IRQC1	IRQC0	
初期値:	0	0	0	0	0	0	0	0	
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

PMR1 は、8 ビットのリードとライトが可能なレジスタで、ポート1 の各端子を入出力ポート機能 として使用するか、外部割り込み用入力端子として使用するかを選択します。また、IRQ。端子のノイ ズキャンセル機能の ON または OFF を設定します。

【注】 PMR1 の IRQ5~IRQ0 ビットにより、端子機能を切り替える場合は、割り込み許可フラグを 割り込み禁止とした状態で行ってください。また、端子機能を切り替えた後、一命令おいて 当該割り込み要求フラグを0にクリアしてください。

(プログラム例)

:

MOV.B ROL,@IENR1 割り込みマスク

MOV.B ROL,@PMR1

..... 端子機能変更

NOP

..... 任意の一命令

MOV.B ROL,@IRR1

..... 当該割り込みクリア

MOV.B R1L,@IENR1

...... 割り込みイネーブル

ビット 7: ノイズキャンセル (NOISE CANCEL)

IRQ。端子のノイズキャンセル機能の ON または OFF を設定します。

ビット7	説明
NOISE CANCEL	
0	IRQ。端子のノイズキャンセル機能を OFF (初期値)
1	IRQ。端子のノイズキャンセル機能を ON
	入力を 256 ステートの間隔で二度サンプリング(入力値が異なっていればノイズとみなしま
	す。)

ビット 6: P1 / EVENT 端子機能切り替え(EVENT)

ビット6	説明	
EVENT		
0	P1。/EVENT 端子は、P1。端子として機能	(初期値)
1	P1。/EVENT 端子は、EVENT 端子として機能	

ビット 5: P1,/IRQ,/TMOE 端子機能切り替え(IRQC5)

ビット5	説明	
IRQC5		
0	P1¸/ĪRQ¸/TMOE 端子は、P1¸/TMOE 端子として機能*	(初期値)
1	P1./IRQ./TMOE 端子は、IRQ.端子として機能	

【注】 * TMOE 端子としての使用については「5.3.2(4) ポートモードレジスタ4(PMR4)」を参照してください。

ビット4: P1₄/IRQ₄ 端子機能切り替え(IRQC4)

ビット4	説明	
IRQC4		
0	P1,/ĪRQ,端子は、P1,端子として機能	(初期値)
1	P1 ₄ /ĪRQ ₄ 端子は、ĪRQ ₄ 端子として機能	

ビット3: P1,/IRQ,端子機能切り替え(IRQC3)

ビット3	説明	
IRQC3		
0	P1√IRQ₃端子は、P1₃端子として機能 (ネ	刃期値)
1	P1√IRQ。端子は、IRQ。端子として機能	

ビット2: P1₂/IRQ₂端子機能切り替え(IRQC2)

ビット2	説 明	
IRQC2		
0	P1 ₂ /ĪRQ ₂ 端子は、P1 ₂ 端子として機能 (初期値)
1	P1/ĪRQ。端子は、ĪRQ。端子として機能	

ビット1: P1,/IRQ,端子機能切り替え(IRQC1)

ビット1	説明
IRQC1	
0	P1,/ĪRQ,端子は、P1,端子として機能 (初期値)
1	P1,/ĪRQ,端子は、ĪRQ,端子として機能

ビット 0: P1,/IRQ。端子機能切り替え(IRQC0)

ビット0	説 明	
IRQC0		
0	P1,/ĪRQ。端子は、P1。端子として機能	(初期値)
1	P1√IRQ。端子は、IRQ。端子として機能	

(2) IRQ エッジセレクトレジスタ (IEGR)

ビット:	7	6	5	4	3	2	1	0
				IEG4			IEG1	IEG0
初期値:	1	1	1	0	1	1	0	0
R/W:				R/W			R/W	R/W

IEGR は、8 ビットのリードとライトが可能なレジスタで、 \overline{IRQ}_0 、 \overline{IRQ}_1 、および \overline{IRQ}_4 端子の立ち上がリエッジセンスまたは立ち下がリエッジセンスを指定します。

ビット7~5:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット4: IRQ 端子入力エッジ選択(IEG4)

ビット4	説明	
IEG4		
0	IRQ。端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ。端子入力の立ち上がりエッジを検出	

ビット3、2:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット1: IRQ、端子入力エッジ選択(IEG1)

ビット1	説 明	
IEG1		
0	IRQ, 端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ,端子入力の立ち上がりエッジを検出	

ビット 0: IRQ。端子入力エッジ選択 (IEG0)

ビット0	説明	
IEG0		
0	IRQ。端子入力の立ち下がりエッジを検出	(初期値)
1	IRQ。端子入力の立ち上がりエッジを検出	

(3) 割り込み許可レジスタ1(IENR1)

ビット: 5 4 3 2 1 0 IEN5 IEN4 IEN3 IEN2 IEN1 IEN0 初期值: 0 0 0 0 0 0 R/W: R/W R/W R/W R/W R/W R/W

IENRI は、8 ビットのリードとライトが可能なレジスタで、外部割り込み要求の許可または禁止を制御します。

ビット 7、6: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 5~0: IRQ。 IRQ。割り込み許可(IEN5~IEN0)

ビットn	説 明	
IENn		
0	IRR1 の IRRIn フラグによる割り込み要求を禁止	(初期値)
1	IRR1 の IRRIn フラグによる割り込み要求を許可	

(n=5~~0)

(4) 割り込み許可レジスタ 2 (IENR2)

ビット:	7	6	5	4	3	2	1	0
			IENDT	IENTE	IENTD	IENTC	IENTB	IENTA
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

IENR2 は、8 ビットのリードとライトが可能なレジスタで、ダイレクト遷移割り込み、タイマ A~ Eのオーバフロー割り込みの許可または禁止を制御します。

ビット 7、6: リザーブビット リザーブビットです。リードとライトが可能です。

ビット5:ダイレクト遷移割り込み許可(IENDT)

ビット5	説 明	
IENDT		
0	IRR2 の IRRDT フラグによる割り込み要求ダイレクト遷移を禁止	(初期値)
1	IRR2 の IRRDT フラグによる割り込み要求を許可	

ビット4~0:タイマE~A割り込み許可(IENTE~IENTA)

ビット4~0	説 明	
IENTE ~ IENTA		
0	IRR2 の IRRTE ~ IRRTA フラグによる割り込み要求を禁止	(初期値)
1	IRR2 の IRRTE~IRRTA フラグによる割り込み要求を許可	

(5) 割り込み許可レジスタ3 (IENR3)

ビット:	7	6	5	4	3	2	1	0
	IENAD						IENS2	IENS1
初期値:	0	0	1	1	1	1	0	0
R/W:	R/W	R/W					R/W	R/W

IENR3 は、8 ビットのリードとライトが可能なレジスタで、A/D 変換終了割り込み、シリアルコミ ュニケーションインタフェース 2、1割り込みの許可または禁止を制御します。

ビット 7: A/D 変換終了割り込み許可 (IENAD)

ビット7	説 明	
IENAD		
0	IRR3 の IRRAD フラグによる割り込み要求を禁止	(初期値)
1	IRR3 の IRRAD フラグによる割り込み要求を許可	

ビット6: リザーブビット

リザーブビットです。リードとライトが可能です。

ビット5~2:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 1、0:シリアルコミュニケーションインタフェース 2、1 割り込み許可(IENS2、IENS1)

ビット1、0	説明	
IENS2、IENS1		
0	IRR3 の IRRS2、IRRS1 フラグによる割り込み要求を禁止 (初期値)
1	IRR3 の IRRS2、IRRS1 フラグによる割り込み要求を許可	

(6) 割り込み要求レジスタ1(IRR1)

ビット: 3 0 5 4 2 1 IRRI0 IRRI5 IRRI4 IRRI3 IRRI2 IRRI1 初期值: 0 0 0 0 0 R/W: R/W* R/W* R/W* R/W* R/W* R/W*

【注】 * フラグクリアのための0ライトのみ可能です。

IRR1 は、8 ビットのリードとライトが可能なレジスタで、外部割り込み要求が発生すると1 にセットされます。

ビット7、6: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット5~0:IRQ、~IRQ、割り込み要求(IRRI5~IRRI0)

ビットn	説明
IRRIn	
0	IRQn 端子による割り込み要求なし (初期値)
1	[セット条件] PMR1により IRQn 端子が割り込み入力に設定されており、かつ当該端子に指定されたエッジが入力されたとき [クリア方法] 当該フラグにソフトウェアで 0 をライトしてクリア (割り込みが受け付けられても自動的にクリアされません。)

(n=5~~0)

(7) 割り込み要求レジスタ2(IRR2)

ビット: 5 4 3 2 1 0 IRRDT IRRTE IRRTD IRRTC IRRTB IRRTA 初期値: 0 0 0 0 0 0 R/W: R/W* R/W* R/W* R/W* R/W* R/W*

【注】* フラグクリアのための0ライトのみ可能です。

IRR2は、8ビットのリードとライトが可能なレジスタで、ダイレクト遷移割り込み要求、タイマ A~Eのオーバフロー割り込み要求が発生すると対応するフラグが1にセットされます。

ビット7、6:リザーブビット

リザーブビットです。リードすると常に0が読み出されます。ライトは0のみ可能です。

ビット5:ダイレクト遷移割り込み要求(IRRDT)

ビット4	説明
IRRDT	
0	ダイレクト遷移割り込み要求なし (初期値)
1	「セット条件] サブアクティブモード時、システムコントロールレジスタ 2 (SYSCR2)の DTON ピット = 1、かつシステムコントロールレジスタ 1 (SYSCR1)の LSON ピット = 0、かつ割り込み許可レジスタ 2 (IENR2)の IENDT ビット = 1 の状態で、SLEEP 命令を実行すると、ウォッチモードを経由してアクティブモードにダイレクト遷移します。このとき、ダイレクト遷移割り込みが要求され、当該フラグは 1 にセット [クリア方法] 当該フラグにソフトウェアで 0 をライトしてクリア (割り込みが受け付けられても自動的にクリアされません。)

ビット4~0:タイマE~A割り込み要求(IRRTE~IRRTA)

ビット4~0	説明
IRRTn	
0	対応するタイマ n によるオーバフロー割り込み要求なし (初期値)
1	[セット条件] タイマ n により、オーバフロー割り込みが要求されたとき、対応する IRRTn フラグは 1 にセットされます。 [クリア方法] 当該フラグにソフトウェアで 0 をライトしてクリア (割り込みが受け付けられても自動的にクリアされません。)

(n=E~A)

(8) 割り込み要求レジスタ3(IRR3)

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 IRRAD
 IRRS2
 IRRS1

 初期値:
 0
 0
 1
 1
 1
 0
 0

 R/W:
 R/W*
 R/W*
 R/W*

【注】 * フラグクリアのための0ライトのみ可能です。

ビット7: A/D 変換終了割り込み要求 (IRRAD)

ビット7	説明	
IRRAD		
0	A/D 変換終了割り込み要求なし	(初期値)
1	[セット条件] A/D 変換器による A/D 変換終了後、割り込み要求が発生し 1 にセット [クリア方法] 当該フラグにソフトウェアで 0 をライトしてクリア (割り込みが受け付けられても自動的にクリアされません。)	

ビット6:リザーブビット

リザーブビットです。リードすると常に0が読み出されます。ライトは0のみ可能です。

ビット5~2:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 1、	0: シリアルコミュニケーションインタフェース 2、	1割り込み要求(IRRS2、IRRS1)
--------	----------------------------	----------	-------------	---

ビット1、0	説明
IRRS2、IRRS1	
0	対応するシリアルコミュニケーションインタフェースによる転送完了、またはエラー割り込み要求なし (初期値)
1	[セット条件] 対応するシリアルコミュニケーションインタフェースが転送完了、エラーにより割り込みを要求したとき、当該フラグは1にセット [クリア方法] 当該フラグにソフトウェアで0をライトしてクリア (割り込みが受け付けられても自動的にクリアされません。)

3.2.4 外部割り込み

外部割り込みには、IRQ。~IRQ。割り込みの6要因があります。

IRQ、~IRQ。割り込みは、IRQ、~IRQ。端子の入力信号により要求されます。

 IRQ_4 、 IRQ_1 および IRQ_0 割り込みは、立ち上がりエッジセンスまたは立ち下がりエッジセンスを IEGR の IEG4、IEG1、IEG0 ビットにより指定することができます。これ以外の外部割り込み IRQ_5 、 IRQ_3 および IRQ_2 は、立ち下がりエッジセンス固定となっています。なお、外部割り込み入力を有効とするためには、PMR1 の対応するビットをあらかじめ 1 にセットしておく必要があります。

 $\overline{IRQ}_s \sim \overline{IRQ}_o$ 端子に所定のエッジが入力されると、IRR1 の対応するビットが 1 にセットされます。割り込み受け付け後にも、一度セットされたフラグは自動的にクリアされませんので、割り込み処理ルーチン中で 0 にクリアしてください。また、対応する割り込み許可フラグを 0 にクリアすることにより当該割り込み要求の受け付けはマスク(保留)されます。

 $IRQ_s \sim IRQ_o$ 割り込みは、IENR1 の $IEN5 \sim IEN0$ ビットを 1 にセットすることにより、割り込み要求を許可します。また、CCR の I ビットを 1 にセットすることにより、すべての割り込みをマスク(保留)できます。

 $IRQ_s \sim IRQ_s$ 割り込みの割り込み要求が受け付けられると、I ビットは I にセットされます。優先順位は、 IRQ_s (低) $\rightarrow IRQ_s$ (高)の順に高くなります。詳細は表 3.2 を参照してください。

IRQ。割り込みは、ノイズキャンセル回路により 256 ステートの間隔で二度サンプリングし、入力値が異なる場合にノイズとみなして受け付けないようにすることができます。

3.2.5 内部割り込み

内蔵周辺モジュールからの割り込みによる内部割り込み要因は9要因あります。いずれの割り込みも CCR の I ビットを 1 にセットすることによりマスク(保留)されます。これらの割り込み要求が受け付けられ割り込み例外処理が実行されると、I ビットは 1 にセットされます。内蔵周辺モジュールからの割り込みの優先順位については、表 3.2 を参照してください。

3.2.6 割り込み動作

割り込みは、割り込みコントローラによって制御されます。

割り込みコントローラのブロック図を図 3.2 に、割り込み受け付けまでのフローを図 3.3 に示します。




図 3.2 割り込みコントローラのブロック図




図 3.3 割り込み受け付けまでのフロー

割り込み動作を以下に示します。

- (1) 外部割り込み端子入力、および周辺モジュールにより割り込み要因が発生すると、割り込みコントローラに対して割り込み要求信号が送られます。
- (2) 割り込みコントローラは、割り込み要求信号が送られてくると割り込み要求フラグをセット します。
- (3) 対応する割り込み許可フラグが1にセットされている割り込みの中で、最も優先順位の高い割り込み要求が選択され、その他は保留となります(表3.2を参照してください)。
- (4) CCRのIビットを参照し、Iビットが0にクリアされているときは、最も優先順位の高い割り込み要求が受け付けられます。Iビットが1にセットされている場合は、割り込み要求は保留となります。
- (5) 割り込み要求が受け付けられると、実行中の命令が終了した後、PCとCCRがスタック領域に 退避されます。このときのスタックの状態を図3.4に示します。スタックされるPCは、リタ ーン後に実行する最初の命令のアドレスを示しています。
- (6) CCRのIビットが1にセットされます。これによりすべての割り込みは禁止されます。
- (7) 受け付けた割り込みに対応するベクタアドレスを生成し、そのアドレスが示す内容をリードし、PCに転送します。その後PCで示されるアドレスからプログラムの実行を開始します。
- 【注】ORC、ANDC、XORC、LDC 命令終了時には割り込み要因の検出を行いません。




図 3.4 割り込み例外処理終了後のスタック状態

割り込みシーケンスを図3.5に示します。




図 3.5 割り込みシーケンス

3.2.7 割り込み復帰動作

割り込み処理終了後、割り込み処理ルーチンの最後で RTE 命令を実行して、割り込み前のルーチンに復帰します。RTE 命令を実行すると図 3.6 に示すように、スタック領域に退避されていた内容が CCR および PC に戻されます。戻された PC の示すアドレスから命令の実行が再開されます。




図 3.6 RTE 命令実行のスタック状態

3.2.8 割り込み応答時間

割り込み要求フラグセット後、割り込み処理ルーチンの先頭命令を実行するまでの、待ちステート数を表 3.4 に示します。

No.	項目	ステート数		
1	実行中の命令終了時の待ち時間*	1 ~ 13		
2	PC、CCR のスタック	4		
3	ベクタフェッチ	2		
4	命令フェッチ	4		
5	内部処理	4		
	合 計	15 ~ 27		

表 3.4 割り込み待ちステート数

[【]注】 * EEPMOV 命令は除きます。

3.2.9 各モードにおける有効な割り込み要因

各モードにおける有効な割り込み要因を表 3.5 に示します。各モードの詳細は、「3.3 システムのモード」を参照してください。

モード	アクティブ	スリープ	スタンバイ	ウォッチ	サブアクティブ
	7 7 7 1 2	79 7	スプンバー	2427	9277717
要因					
IRQ _o					
IRQ₁				×	×
IRQ ₂		×	×	×	×
IRQ ₃		×	×	×	×
IRQ₄		×	×	×	×
IRQ₅		×	×	×	×
タイマA オーバフロー			×		
タイマB オーバフロー		×	×	×	×
タイマC オーバフロー		×	×	×	×
タイマD オーバフロー		×	×	×	×
タイマE オーバフロー		×	×	×	×
ダイレクト遷移	×	×	×	×	
SCI1 転送完了、エラー		×	×	×	×
SCI2 転送完了、エラー		×	×	×	×
A/D 変換終了		×	×	×	×

表 3.5 各モードにおける有効な割り込み要因

【記号説明】

- : 割り込み要求フラグをセットし、CCR の I ビット = 0 かつ当該割り込み許可ビット = 1 のとき、割り込み例外処理を開始します。ただし、スリープモード、スタンバイモードまたはウォッチモード時は、モード遷移後割り込み例外処理を開始します。
- : SYSCR2 の DTON ビット = 1 かつ SYSCR1 の LSON ビット = 0 の状態で、SLEEP 命令を実行すると、ウォッチモードへ遷移し、サブクロックに同期して割り込み要求フラグがセットされます。割り込み要求フラグがセットされると、当該割り込み許可ビット = 1 かつ CCR の I ビット = 0 のとき、アクティブモードへ遷移し、割り込み例外処理を開始します。
- × : 割り込み要求フラグはセットされず、モード遷移も行われません。
- 【注】 本表はモード遷移途中に発生した割り込みは含みません。

3.2.10 スタック領域に関する使用上の注意

H8/300L シリーズでは、ワードデータをアクセスする場合は、アドレスの最下位ビットは 0 とみなされます。スタック領域に対するアクセスは、常にワードサイズで行い、スタックポインタ (SP: R7) の内容は奇数にしないでください。すなわち、レジスタの退避や復帰は、「PUSH Rn (MOV.W Rn, @-SP)」または「POP Rn (MOV.W @SP+, Rn)」を使用してください。

SP に奇数を設定すると、誤動作の原因となります。SP に奇数を設定した場合の動作例を図 3.7 に示します。




図 3.7 SP に奇数を設定したときの動作

また、割り込み例外処理および RTE 命令実行時の CCR の退避時および復帰時はワードサイズで扱われます。退避時には、ワードサイズデータの上位バイトおよび下位バイトともに CCR の値が退避されます。復帰時には、偶数アドレスの値が CCR に格納され、奇数アドレスの値は無視されます。

3.2.11 割り込み要求レジスタのクリアに関する使用上の注意

IRR1、IRR2、IRR3 の各ビットをクリアする場合、クリアする命令の実行中に、割り込み要求が発生すると割り込み要求フラグのセットが優先されますので注意してください。

3.3 システムのモード

3.3.1 概要

本LSIには、次の5種類のモードがあり、消費電力を低下させる低消費電力モードを備えています。 モードの概要を表 3.6 に示します。

衣 3:0 L - F の佩安				
モード		説明		
アクティブモード		CPU がシステムクロックで、プログラムを順次実行しているモードです。		
低消費電力モード スリープモード		CPU が動作を停止し、タイマ A の時計機能がシステムクロックで動作しているモードです。		
		CPU およびすべての内蔵周辺モジュールが動作を停止しているモードです。		
ウォッチモード		CPU が動作を停止し、タイマ A の時計機能がサブクロックで動作しているモードです。		
	サブアクティブモード	CPU およびタイマ A の時計機能がサブクロックで動作しているモードです。		

表 3.6 モードの概要

図3.8にモード遷移図を示します。




図 3.8 モード遷移図

表 3.7 各モード時の内部状態 アクティブ スリープ スタンバイ ウォッチ サブアクティブ 機能 システムクロック 動作 動作 停止 停止 停止 サブクロック 動作 動作 動作 動作 動作 CPU 動作 動作 命令 動作 停止 停止 停止 RAM 動作 保持 保持 保持 動作 レジスタ 動作 保持 保持 保持 動作 動作*2 I/O 動作 保持 保持*1 保持*1 周辺機能 IRQ₀ 動作 動作 動作 動作 動作 割り込み IRQ. 動作 動作 動作 保持 保持 IRQ, ~ IRQ, 動作 保持 保持 保持 保持 動作 動作*3 動作*3 タイマA 動作 保持 タイマB 保持 動作 保持 保持 保持 タイマC 保持 保持 保持 保持 動作 タイマD 動作 保持 保持 保持 保持 タイマE 保持 保持 保持 保持 動作 SCI1、2 動作 保持 保持 保持 保持 PWM 動作 保持 保持 保持 保持 A/D 動作 保持 保持 保持 保持

各モードの内部状態について表3.7に示します。

- 【注】 *1 レジスタは保持、出力はハイインピーダンス。
 - *2 レジスタは保持、出力はハイインピーダンス。ポートのリードは可能。
 - *3 時計機能を選択時に動作。

3.3.2 アクティブモード

CPU がシステムクロックで、プログラムを順次実行しているモードです。

3.3.3 スリープモード

(1) スリープモードへの遷移

アクティブモードで、SYSCR1 の SSBY ビット = 0 のときに、SLEEP 命令を実行すると、アクティブモード状態からスリープモードに遷移します。スリープモードでは、CPU の動作は停止しますが、レジスタ、RAM、ポートの内容は保持されます。発振器は動作し、外部割り込み(IRQ_1 、 IRQ_2)、タイマ A も動作します。

(2) スリープモードの解除

スリープモードの解除は、割り込み (IRQ_1 、 IRQ_2 、 PATRA = RES 端子入力によって行われます。

(a) 割り込みによる解除

 IRQ_1 、 IRQ_0 、またはタイマ A 割り込み要求が発生すると、スリープモードは解除され、割り込み例外処理を開始します。なお、コンディションコードレジスタ (CCR) の I ビット = 1 の場合と、割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、スリープ状態は解除されません。

また、スリープモードに遷移する前に、他の割り込みは禁止としてください。

(b) RES 端子による解除

RES 端子を Low レベルにすると、リセット状態に遷移し、スリープモードは解除されます。

3.3.4 スタンバイモード

(1) スタンバイモードへの遷移

アクティブモードで、SYSCR1 の SSBY ビット = 1 かつタイマモードレジスタ A (TMA) の TMA3 ビット = 0 のときに、SLEEP 命令を実行すると、スタンバイモードに遷移します。スタンバイモードでは、発振器が停止するため、CPU および内蔵周辺モジュールの機能が停止します。規定の電圧が与えられている限り、CPU のレジスタと内蔵 RAM のデータは保持されています。また、I/O ポートはハイインピーダンス状態になります。

(2) スタンバイモードの解除

スタンバイモードの解除は、外部割り込み (IRQ_1 、 IRQ_0) 、または \overline{RES} 端子入力により行われます。

(a) 割り込みによる解除

割り込み要求が発生するとクロックの発振が開始され、SYSCRIの STS2~STS0 ビットにより設定された時間が経過した後、安定したクロックが LSI 全体に供給されて、スタンバイモードは解除され、割り込み例外処理を開始します。この場合、スタンバイモードに遷移する前に他の割り込みは禁止としてください。なお、CCR の I ビットが I の場合と割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、スタンバイモードは解除されません。

(b) RES 端子による解除

RES 端子を Low レベルにすると、クロックの発振を開始し、スタンバイモードは解除されます。 発振安定時間経過後、RES 端子を High レベルにすると、CPU は例外処理を開始します。

なお、クロックの発振開始と同時に、LSI 全体にクロックが供給されるため、クロックの発振が安定するまで RES 端子は Low レベルに保持してください。

3.3.5 ウォッチモード

(1) ウォッチモードへの遷移

アクティブモードで、SYSCR1 の SSBY ビット = 1 かつ TMA の TMA3 ビット = 1 のときに SLEEP 命令を実行すると、ウォッチモードに遷移します。また、サブアクティブモードで、SYSCR2 の DTON ビット = 0 のとき SLEEP 命令を実行した場合にもウォッチモードに遷移します。ウォッチモードでは、システムクロック発振器をはじめ内蔵周辺モジュール(タイマ A の時計機能を除く)は動作を停止します。内蔵周辺モジュールによる出力はリセット状態になりますが、規定の電圧が与えられている限り、CPU と内蔵周辺モジュールの内部レジスタ、および内蔵 RAM の内容は保持され、I/O ポートはハイインピーダンス状態になります。

(2) ウォッチモードの解除

ウォッチモードの解除は、タイマ A の時計機能割り込み (Time-Base)、 IRQ_0 割り込み、または RES 端子入力により行われます。

(a) タイマ A の時計機能割り込み (Time-Base)、IRQ。割り込みによる解除

時計機能動作中のタイマ A がオーバフローするか、 IRQ_0 割り込み要求信号が入力されると、SYSCRI の LSON ビット=0 のときはクロック発振が開始され、SYSCRI の $STS2\sim STS0$ ビットにより設定された時間が経過した後、安定したクロックが LSI 全体に供給されて、ウォッチモードは解除され、割り込み例外処理を開始します。LSON ビット=1 のときにはサブアクティブモードに遷移します。

ウォッチモードでは、サブクロック(ϕ_{SUB})を分周したクロックがタイマ A に供給されます。このとき、タイマ A は時計機能動作(Time-Base)となります。

ウォッチモードに遷移する前に他の外部割り込みは禁止としてください。なお、CCR の I ビット = 1 の場合と、割り込み許可レジスタにより当該割り込みの受け付けが禁止されている場合は、ウォッチモードから他のモードには遷移しません。

(b) RES 端子による解除

RES 端子による解除については、「3.3.4 スタンバイモード(2)スタンバイモードの解除(b) RES 端子による解除」を参照してください。

3.3.6 サブアクティブモード

(1) サブアクティブモードへの遷移

ウォッチモードで、タイマ A の時計機能割り込み、または IRQ_0 割り込み要求が発生したときに SYSCR1 の LSON ビット = 1 ならば、サブアクティブモードに遷移します。

サブアクティブモードでは、CPU はサブクロック (ϕ_{SUB}) で動作します。内蔵周辺モジュール (タイマAの時計機能は除く)は動作を停止します。内蔵周辺モジュールによる出力はリセット状態になりますが、規定の電圧が与えられている限り、内蔵周辺モジュールの内部レジスタの内容は保持されます。また、I/O ポートはハイインピーダンス状態になります。

(2) サブアクティブモードの解除

サブアクティブモードの解除は、SLEEP 命令、または RES 端子入力により行われます。

(a) SLEEP 命令による解除

サブアクティブモードの状態で、SLEEP 命令を実行するとサブアクティブモードは解除されます。 SLEEP 命令実行時、SYSCR2 の DTON ビット = 0 のときは、ウォッチモードに遷移します。また DTON = 1 かつ LSON = 0 のときは、ダイレクト遷移割り込み要求が発生し、クロックの発振が開始されます。 SYSCR1 の STS2 ~ STS0 ビットにより設定された時間が経過した後、安定したクロックが LSI 全体に供給されて、アクティブモードへ遷移します。

この場合、アクティブモードに遷移する前に他の割り込みは禁止としてください。なお、CCR の I ビットが 1 の場合と割り込み許可レジスタによりダイレクト遷移割り込みの受け付けが禁止されている場合は、サブアクティブモードからアクティブモードへのダイレクト遷移は行われません。

(b) RES 端子による解除

RES 端子による解除については、「3.3.4 スタンバイモード(2)スタンバイモードの解除(b) RES 端子による解除」を参照してください。

3.3.7 使用上の注意事項

- (1) スタンバイモード、ウォッチモードの解除、およびサブアクティブモードからのアクティブ モードへのダイレクト遷移では、発振安定時間を確保するためにSYSCR1のSTS2~STS0ビットの設定を以下のようにしてください。
- (a) 水晶(セラミック)発振の場合 待機時間が10ms以上となるようにSTS2~STS0ビットを設定してください(図3.9参照)。 詳細は「3.4.1 システムコントロールレジスタ1(SYSCR1)」を参照してください。




図 3.9 待機時間

(b) 外部クロックの場合

任意の値を選択可能です。通常の場合は、最小時闇 (STS2 = STS1 = STS0 = 0) の使用を推奨します。

(2) サブアクティブモードからアクティブモードへの遷移は、SYSCR1のLSONビット=0かつ SYSCR2のDTON=1の状態で行ってください。LSONビット=1でダイレクト遷移はできません。

3.4 システムコントロールレジスタ

システムコントロールレジスタ (SYSCR1、SYSCR2)の構成を表 3.7 に示します。この 2 本のレジスタは低消費電力モードの制御を行います。

表 3.7 レジスタ構成

名 称	略称	R/W	初期值	アドレス
システムコントロールレジスタ 1	SYSCR1	R/W	H'00	H'FFF0
システムコントロールレジスタ 2	SYSCR2	R/W	H'F4	H'FFF1

3.4.1 システムコントロールレジスタ 1 (SYSCR1)

ビット: 7 5 3 2 0 SSBY STS2 STS1 STS0 **LSON** 初期値: 0 0 0 0 0 0 0 R/W: R/W* R/W R/W R/W R/W R/W

【注】 * アクティブモード時のみライト可能です。

SYSCR1は、8ビットのリードとライトが可能なレジスタで、低消費電力モードを制御します。

ビット7: スタンバイ(SSBY)

スタンバイモードまたはウォッチモードの遷移を指定します。

なお、外部割り込みによりスタンバイモードが解除され、アクティブモードに遷移したとき、このビットは1にセットされたままです。クリアする場合は0をライトしてください。ライトは、アクティブモード時のみ可能です。

ビット7	説明	
SSBY		
0	SLEEP 命令実行後、スリープモードに遷移	(初期値)
1	SLEEP 命令実行後、スタンバイモードまたはウォッチモードに遷移	

ビット6~4: スタンバイタイマセレクト2~0(STS2~STS0)

システムクロックが停止するスタンバイモード、ウォッチモード、サブアクティブモードを解除する場合に、クロックが安定するまで CPU と内蔵周辺モジュールが待機する時間を指定します。動作周波数に応じて待機時間が 10ms 以上となるように指定してください。

ビット6	ビット5	ビット4	説 明
STS2	STS1	STS0	
0	0	0	待機時間 = 8,192 ステート (初期値)
		1	待機時間 = 16,384 ステート
	1	0	待機時間 = 32,768 ステート
		1	待機時間 = 65,536 ステート
1	*	*	待機時間 = 131,072 ステート

【記号説明】

* : Don't care

ビット3: ロースピードオンフラグ (LSON)

ウォッチモード解除時に CPU の動作クロックをシステムクロック (ϕ) にするか、サブクロック ($\phi_{\text{\tiny SUB}}$) にするかを選択します。モード間の遷移に関係するため、他の制御ビット、割り込み入力との組み合わせで機能します。

ビット3	説 明	
LSON		
0	CPU はシステムクロック(φ)で動作	(初期値)
1	CPU はサブクロック(ϕ_{SUB})で動作	


ビット2:リザーブビット

リザーブビットです。リードとライトが可能です。

ビット 1、0: リザーブビット

リザーブビットです。リードすると常に0が読み出されます。ライトは無効です。

3.4.2 システムコントロールレジスタ 2 (SYSCR2)



【注】* サブアクティブモードのみライト可能です。

SYSCR2 は、8 ビットのリードとライトが可能なレジスタで、サブアクティブモードからアクティブモードへのダイレクト遷移を指定します。

ビット7~4:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット3:ダイレクトトランスファオンフラグ(DTON)

サブアクティブモード時に SLEEP 命令を実行したとき、アクティブモードに遷移するか、ウォッチモードに遷移するかを選択します。アクティブモード遷移を選択した場合、発振安定時間を確保するためウォッチモードを経由してアクティブモードに遷移します。

ビット3	説明
DTON	
0	サプアクティブモード時、SLEEP 命令を実行するとウォッチモードに遷移 (初期値)
1	サプアクティブモード時、SYSCR1 の LSON ビット = 0 の状態で SLEEP 命令を実行すると、
	ダイレクト遷移割り込み要求を発生し、ウォッチモードを経由してアクティブモードに遷移

ビット2:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 1、0: リザーブビット

リザーブビットです。リードすると常に0が読み出されます。ライトは禁止です。

4. クロック発振器

4.1 概要

本 LSI はクロック発生回路(CPG: Clock Pulse Generator)を内蔵しています。クロック発生回路は、システムクロック発生回路およびサブクロック発生回路から構成されます。システムクロック発生回路は、システムクロック発振器、システムクロック分周器、内蔵周辺モジュール用クロック分周器(プリスケーラ S) から構成されます。

サブクロック発振器は、サブクロック発振器、サブクロック分周器、タイムベース用サブクロック分周器(プリスケーラW)から構成されます。

4.1.1 ブロック図

クロック発生回路のブロック図を図 4.1 に示します。




図 4.1 クロック発生回路のブロック図

4.2 システムクロック発振器

システムクロック分周器へクロックを供給する方法には、水晶発振子またはセラミック発振子を接続する方法と外部クロックを入力する方法の2通りがあります。

(1) 水晶発振子を接続する方法

(a) 回路構成

水晶発振子の接続例を図 4.2 に示します。




図 4.2 水晶発振子の接続例

(b) 水晶発振子

水晶発振子の等価回路を図4.3に示します。発振子は表4.1に示す特性のものを使用してください。




図 4.3 水晶発振子の等価回路

表 4.1 水晶発振子のパラメータ

周波数(MHz)	2MHz	4	8
$R_s \max (\Omega)$	500 100 5		50
C _o max (pF)	7		

(2) セラミック発振子を接続する方法

(a) 回路構成

セラミック発振子の接続例を図4.4に示します。




図 4.4 セラミック発振子の接続例

(3) ボード設計上の注意

水晶発振子(セラミック発振子)を接続して発振させる場合、次の点に注意してください。 発振回路部の近くで信号線を通過させないでください。誘導により正しい発振ができなくなる場合 があります(図 4.5 参照)。

また、ボード設計に際しては、発振子および負荷容量はできるだけ OSC_1 、 OSC_2 端子の近くに配置してください。




図 4.5 発振回路部のボード設計に関する注意事項

(4) 外部クロックを入力する方法

(a) 回路構成

外部クロック入力の場合は、OSC、端子に入力します。OSC、端子はオープンとしてください。この場合の接続例を図 4.6 に示します。




図 4.6 外部クロックを入力する場合の接続例

(b) 外部クロック

周波数	クロック (φ) の 2 倍	
duty	45% ~ 55%	

4.3 サブクロック発振器

(1) 32.768kHz 水晶発振子を接続する方法

サブクロック分周器へクロックを供給するには、図 4.7 に示すように 32.768kHz の水晶発振子を接続します。接続する場合の注意については、前項と同様です。




図 4.7 水晶発振子の接続例(サブクロック)

水晶発振子の等価回路を図4.8に示します。




図 4.8 水晶発振子の等価回路

(2) サブクロックを使用しない場合の端子処理

サブクロックを使用しない場合には、図 4.9 に示すように X_1 端子を V_{cc} に接続し、 X_2 端子をオープンとしてください。




図 4.9 サブクロックを使用しない場合の端子処理

5. I/O ポート

5.1 概要

本 LSI は、8 ビット CMOS 入出力ポートを 5 本*、6 ビット PMOS オープンドレイン入出力ポートを 1 本、8 ビット入力専用ポートを 1 本備えています。各ポートの機能一覧を表 5.1 に示します。

ポート 1、2、8、9、A は CMOS 入出力ポートで、入出力を制御するポートコントロールレジスタ (PCR) と出力データを格納するポートデータレジスタ (PDR) とで構成され、ビット単位に入出力を制御できます。

ポート 4 は PMOS オープンドレイン入出力ポートで、出力データを格納する PDR で構成され、ビット単位に出力を制御できます。

【注】* ポート1のP1、P1。端子は入力専用端子です。

ポートをリードすると、次のように動作します。

- (1) CMOS入出力ポートのリード
- (a) PCR = 0のとき、汎用ポートをリードすると、端子のレベルを読み出されます。
- (b) PCR=1のとき、汎用ポートをリードすると、PDRの当該ビットの値が読み出されます。
- (c) 内蔵周辺機能用端子に設定された端子をリードすると、端子のレベルが読み出されます。
- (2) PMOSオープンドレイン入出力ポートのリード
- (a) 端子をリードすると、端子のレベルが読み出されます。

		表 5.1	ホートの機能	
ポート	概 要	端子	兼用機能	機能切り替え制御レジスタ
ポート 0	8 ビット入力専用ポート	$PO_7 \sim PO_0/$ $AN_7 \sim AN_0$	アナログデータ入力チャネル 7~0	ポートモードレジスタ 0 (PMR0)
ポート1	● P1 ₇ 、P1 ₆ 2 ビット入力専用ポー ト	P1 ₇ P1 ₆ /EVENT	なし タイマロイベント入力	なし ポートモードレジスタ 1 (PMR1)
	• P1 _s 、P1 ₄ 、P1 ₃ 、P1 ₂ 、 P1 ₇ 、P1 ₆ 6 ビット CMOS 入出 カポート	P1,/IRQ,/ TMOE P1,/IRQ,\ P1,/IRQ,\ P1,/IRQ_\ P1,/IRQ,\ P1,/IRQ_\	外部割り込み5 タイマE出力 外部割り込み4、3、2、1、0	PMR1、ポートモードレジ スタ4(PMR4) PMR1
ポート2	8 ビット CMOS 入出 カポート	P2, ~ P2 ₀	なし	なし
ポート4	6ビットPMOSオープ ンドレイン入出力ポート	P4 ₅ ~ P4 ₀	なし	なし
ポート8	8 ビット CMOS 入出 カポート	P8 ₇ ~ P8 ₀	なし	なし

表 5.1 ポートの機能

ポート	概要	端子	兼用機能	機能切り替え制御レジスタ
ポート9	8 ビット CMOS 入出 カポート	P9 ₇ /UD	タイマ C カウントアップ / ダウン選択	ポートモードレジスタ2 (PMR2)
		P9 ₆ /SO ₂	シリアルコミュニケーション インタフェース 2(SCI2)の データ出力	ポートモードレジスタ3 (PMR3)
		P9 ₅ /SI ₂	SCI2 のデータ入力	
		P9 ₄ /SCK ₂	SCI2 のクロック入出力	
		P9 ₃ /SO ₁	シリアルコミュニケーション インタフェース 1(SCI1)の データ出力	
		P9₂/SI₁	SCI1 のデータ入力	
		P9₁/SCK₁	SCI1 のクロック入出力	
		P9 ₀ /PWM*	14 ビット PWM の波形出力端 子*	
ポートA	8 ビット CMOS 入出 カポート	PA ₇ ~ PA ₀	なし	なし

【注】 * H8/3612 に本機能はありません。

5.1.1 端子のオプション

各入出力端子のオプションの選択による状態を表 5.2 に示します。 リセット時には、PDR、PCR および PMR が初期化されて周辺機能選択が解除されます。

表 5.2 オプション選択

【記号説明】

: 選択可能です。

x:選択できません。

【注】 * ポート 0 とポート 4 は、「プルアップ MOS なし」オプションが固定となっています。

シリアルコミュニケーションインタフェース使用時に、クロックソースに外部クロックを選択した場合、SCK、SCK、端子は入力専用となります。

マスク ROM 版のマスクオプションは表 5.3 に示すように選択可能です。マスク ROM 版では、全端子プルアップ MOS なしオプション選択時のみ ZTAT とコンパチブルになります。

 分類
 プルアップ MOS 付き
 プルアップ MOS なし

 マスク ROM
 オプション

 ZTAT
 固定

表 5.3 マスク ROM 版と ZTAT 版の対応

5.1.2 プルアップ MOS

ポート 1、2、8、9、A は、マスクオプションによりプルアップ MOS 付きまたはプルアップ MOS なし (CMOS) 出力を選択できます (ZTAT 版を除く)。ただし、 $P1_7$ 端子は、プルアップ MOS 付きを選択できません。

プルアップ MOS の回路構成を図 5.1 に示します。

マスクオプションでプルアップ MOS 付きを選択した場合には、ポートデータレジスタ (PDR) とポートコントロールレジスタ (PCR) の値にかかわらずプルアップ MOS は常時 ON しています。プルアップ MOS の制御を表 5.4 に示します。




図 5.1 プルアップ MOS の回路構成

er a contra e management									
マスクオプション		プルアップ MOS 付き				プルアップ MOS なし			
PCR		()	1		0		1	
PDR		0	1	0	1	0	1	0	1
CMOS バッファ	PMOS	OFF	OFF	OFF	ON	OFF	OFF	OFF	ON
	NMOS	OFF	OFF	ON	OFF	OFF	OFF	ON	OFF
プルアップ	MOS	ON	ON	ON	ON	-	-	-	-

表 5.4 プルアップ MOS の制御

5.2 ポート0

5.2.1 概要

ポート0は8ビットの入力専用ポートで、図5.2に示す構成となっています。




図 5.2 ポート 0 の端子構成

5.2.2 レジスタの構成と説明

ポート 0 のレジスタ構成を表 5.5 に示します。

表 5.5 ポート 0 レジスタ構成

名	称		略称	R/W	初期値	アドレス		
ポートモードレジスタ 0			PMR0	W	H'00	H'FFEF		
ポートデータレジスタ0			PDR0	R	-	H'FFD0		

(1) ポートモードレジスタ 0 (PMR0)

ビット:	7	6	5	4	3	2	1	0
	AN7	AN6	AN5	AN4	AN3	AN2	AN1	AN0
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PMR0 は、8 ビットのレジスタで $P0_7/AN_7 \sim P0_9/AN_9$ 端子の機能切り替えを制御します。 リセット時、PMR0 は H'00 に初期化されます。

ビットn	説 明	
ANn		
0	PO,/AN,端子は、PO,入力端子	(初期値)
1	PO,/AN,端子は、AN,入力端子	

(n=7~0)

(2) ポートデータレジスタ 0 (PDR0)

ビット:	7	6	5	4	3	2	1	0
	PDR0 ₇	PDR0 ₆	PDR0₅	PDR0₄	PDR0 ₃	PDR0 ₂	PDR0₁	PDR0₀
初期値:								
R/W:	R	R	R	R	R	R	R	R

PMR0 の対応するビットが 0 のとき、PDR0 をリードすると端子の状態が読み出されます。PMR0 の対応するビットが 1 のとき、PDR0 をリードすると 1 が読み出されます。

5.2.3 端子機能

ポート 0 の端子機能を表 5.6 に示します。

表 5.6 ポート 0 の端子機能

代 5.6 が 「 6 65 期 」 成形								
端子	選択方法と端子機能							
P0 ₇ /AN ₇ ~ P0 ₀ /AN ₀	PMR0 の AN, ~ AN。ビットにより次のように切り替わります。							
	ANn	0	1					
	端子機能	P0n入力端子	ANn入力端子					
			(n=7~0)					

5.2.4 端子状態

ポート0の各モードにおける端子状態を表5.7に示します。

表 5.7 ポート 0 端子状態

端子名	リセット	スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ			
P0 ₇ /AN ₇ ~	ハイインピー	保持	ハイインピー	ハイインピー	ハイインピーダ	動作			
PO ₀ /AN ₀	ダンス		ダンス	ダンス	ンス				

5.3 ポート1

5.3.1 概要

ポート 1 は、6 ビットの入出力ポート、2 ビットの入力専用ポートにより構成されます。 ポート 1 の各端子は、図 5.3 に示す構成となっています。




図 5.3 ポート 1 の端子構成

5.3.2 レジスタの構成と説明

ポート1のレジスタ構成を表5.8に示します。

名 称 略称 R/W 初期値 アドレス ポートモードレジスタ1 PMR1 R/W H'00 H'FFEB ポートコントロールレジスタ1 W H'C0 PCR1 H'FFE1 ポートデータレジスタ1 PDR1 R/W 不定 H'FFD1 ポートモードレジスタ4 PMR4 R/W H'0F H'FFEE

表 5.8 ポート 1 レジスタ構成

(1) ポートモードレジスタ1(PMR1)

ビット:	7	6	5	4	3	2	1	0	_
	NOISE CANCEL	EVENT	IRQC5	IRQC4	IRQC3	IRQC2	IRQC1	IRQC0	
初期値:	0	0	0	0	0	0	0	0	
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	

PMR1 は 8 ビットのリードとライトが可能なレジスタで、 $P1_\sqrt{EVENT}$ 端子、 $P1_\sqrt{IRQ_s} \sim P1_\sqrt{IRQ_o}$ 端子の機能切り替えおよび $\overline{IRQ_o}$ 端子のノイズキャンセル機能の ON または OFF を制御します。 PMR1 は、リセット時、H'00 に初期化されます。

ビット7: ノイズキャンセル(NOISE CANCEL)

 $\overline{\text{IRQ}}_0$ 端子のノイズキャンセル機能の ON または OFF を設定します。スタンバイモード、ウォッチモード、およびサブアクティブモード時は、本ビットの設定にかかわらず、ノイズキャンセル機能は OFF の状態となります。

ビット7	説明
NOISE CANCEL	
0	ノイズキャンセル機能 OFF (初期値)
1	ノイズキャンセル機能 ON (IRQ。端子の入力を 256 ステートの間隔で 2 度サンプリングします。 入力値が異なっていればノイズとみなします。)

ビット 6: P1 / EVENT 端子機能切り替え(EVENT)

P1/EVENT 端子を P1/端子として使用するか、EVENT 端子として使用するかを設定します。

ビット6	説明	
EVENT		
0	P1。/EVENT 端子は、P1。入力端子*として機能	(初期値)
1	P1。/EVENT 端子は、EVENT 入力端子(タイマ D のイベント入力)として機能	

【注】 * P1。/EVENT 端子を P1。端子として使用する場合でも、P1。端子をリードしたときにタイマカウンタ D がカウントアップされることがあります。 タイマ D を使用する場合には、タイマモードレジスタ D (TMD) の CLR ビットにより、タイマカウンタ D を必ずクリアしてください。

ビット 5: P1./IRQ./TMOE 端子機能切り替え(IRQC5)

P1,/TRQ,/TMOE端子をP1,/TMOE端子として使用するか、TRQ,端子として使用するかを設定します。

ビット5	説明	
IRQC5		
0	P1¸/ĪRQ¸/TMOE 端子は、P1¸/TMOE 端子として機能	(初期値)
1	P1ਫ਼/ĪRQਫ਼/TMOE 端子は、ĪRQਫ਼入力端子として機能	

ビット4: P1,/IRQ,端子機能切り替え(IRQC4)

 $P1_{1}/\overline{IRQ}_{1}$ 端子を $P1_{1}$ 端子として使用するか、 \overline{IRQ}_{1} 端子として使用するかを設定します。

ビット4	説明	
IRQC4		
0	P1,/ĪRQ ₄ 端子は、P1 ₄ 端子として機能	(初期値)
1	P1,/ĪRQ,端子は、ĪRQ,*入力端子として機能	

【注】 * IRQ。端子は立ち上がりエッジセンスまたは立ち下がりエッジセンスを選択できます。詳細は、「3.2.3 (2) IRQ エッジセレクトレジスタ (IEGR)」を参照してください。

ビット3: P1₃/IRQ₃端子機能切り替え(IRQC3)

P1,/IRQ、端子をP1、端子として使用するか、IRQ、端子として使用するかを設定します。

ビット3	説明	
IRQC3		
0	P1 ₃ /ĪRQ ₃ 端子は、P1 ₃ 端子として機能	(初期値)
1	P1,/IRQ,端子は、IRQ,入力端子として機能	

ビット2: P1,/IRQ,端子機能切り替え(IRQC2)

 $P1_{\sqrt{IRQ}_2}$ 端子を $P1_2$ 端子として使用するか、 \overline{IRQ}_2 端子として使用するかを設定します。

ビット2	説 明	
IRQC2		
0	P1,/IRQ ₂ 端子は、P1 ₂ 端子として機能	(初期値)
1	P1,/IRQ。端子は、IRQ。入力端子として機能	

ビット1: P1,/IRQ, 端子機能切り替え(IRQC1)

P1,/ĪRQ,端子をP1,端子として使用するか、ĪRQ,端子として使用するかを設定します。

ビット1	説明
IRQC1	
0	P1,/ĪRQ,端子は、P1,端子として機能 (初期値)
1	$P1$, $/\overline{IRQ}$,端子は、 \overline{IRQ} ,*入力端子として機能

【注】 * IRQ,端子は立ち上がりエッジセンスまたは立ち下がりエッジセンスを選択できます。詳細は、「3.2.3 (2) IRQ エッジセレクトレジスタ (IEGR)」を参照してください。

ビット 0: P1,/IRQ。端子機能切り替え(IRQC0)

P1,/IRQ。端子をP1。端子として使用するか、IRQ。端子として使用するかを設定します。

ビット0	説明	
IRQC0		
0	P1√IRQ。端子は、P1。入出力端子として機能 (名	刀期値)
1	P1/ĪRQ。端子は、ĪRQ。*入力端子として機能	

【注】 * IRQ。端子は立ち上がりエッジセンスまたは立ち下がりエッジセンスを選択できます。詳細は、「3.2.3 (2) IRQ エッジセレクトレジスタ (IEGR)」を参照してください。

(2) ポートコントロールレジスタ 1 (PCR1)

ビット:	7	6	5	4	3	2	1	0
			PCR1₅	PCR1₄	PCR1 ₃	PCR1 ₂	PCR1₁	PCR1₀
初期値:	1	1	0	0	0	0	0	0
R/W:			W	W	W	W	W	W

PCR1 は、8 ビットのレジスタで、ポート 1 の各端子 $P1_s \sim P1_s$ の入出力をビットごとに制御します。 PCR1 に 1 をセットすると対応する $P1_s \sim P1_s$ 端子は出力端子となり、0 にクリアすると入力端子となります。 PCR1 はライト専用ですが、リードした場合は常に 1 が読み出されます。ビット 7、6 はリザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。

PMR1 により当該端子が入出力端子に設定されている場合に PCR1 および PDR1 の設定が有効となります。

PCR1 は、リセット時、H'C0 にイニシャライズされます。


(3) ポートデータレジスタ1(PDR1)

ビット:	7	6	5	4	3	2	1	0
			PDR1,	pDR1	PDR1 ₃	PDR1 ₂	PDR1₁	PDR1₀
初期値:	*	*	^k 0	0	0	0	0	0
R/W:			R/W	R/W	R/W	R/W	R/W	R/W
F >> 3	D4 D4		= m ~ + + -	2004 + 11	18-1-3-1-34-1-	D4 D4 344	701 311 43	** = I I

【注】 * $P1_{r}$ $P1_{s}$ 端子は入力専用のため、PDR1 をリードすると常に $P1_{r}$ $P1_{s}$ 端子のレベルが読み出されます。

PDR1 は、ポート 1 の各端子 $P1_s \sim P1_0$ のデータを格納する 8 ビットのレジスタです。 PCR1 が 1 のとき、ポート 1 のリードを行うと、 PDR1 の値を直接リードします。 そのため端子の状態の影響を受けません。 PCR1 が 1 のときポート 1 のリードを行うと、端子の状態が読み出されます。

(4) ポートモードレジスタ4(PMR4)



PMR4 は、8 ビットのリードとライトが可能なレジスタで、 $P1\sqrt{IRQ}$ /TMOE 端子の機能切り替え、TMOE 端子の波形出力を制御します。ビット 3 ~ 0 は、リザーブビットです。リードすると常に 1 が読み出されます。

PMR4は、リセット時、H'OFに初期化されます。

ビット7: タイマ E 出力機能選択 (TEO)

ビット 6: タイマ E 出力 ON/OFF (TEO ON)

ビット5:固定周波数選択(FREQ)

ビット4:任意周波数選択(VRFR)

PMR4 のビット 7~4、および PMR1 の IRQC5 ビットにより、 $P1_\sqrt{IRQ}$ /TMOE 端子機能は以下のように切り替わります。

PMR1		PM	1R4		端子機能		
ビット5	ビット7	ビット6	ビット5	ビット4			
IRQC5	TEO	TEO ON	FREQ	VRFR			
0	0	0	0	0	P1₅入出力端子	(初期値)	
		*	*	*	P1₅入出力端子		
	1	0	*	*	TMOE 出力端子 (OFF)	Low レベル出力	
		1	0	0	TMOE 出力端子 (ON)	固定周波数出力:(φ / 2048) 1.95kHz(φ = 4MHz)0.98kHz	
			1			固定周波数出力:(φ / 1024) 3.9kHz(φ=4MHz)1.95kHz(φ=2MHz)	
			*	1		任意周波数出力: タイマ E オーバフロー によるトグル出力	
1	*	*	*	*	IRQ _s 入力端子	外部割り込み入力	

【記号説明】

* : Don't care

5.3.3 端子機能

ポート1の端子機能を表5.9に示します。

表 5.9 ポート 1 の端子機能

端子	選択方法と端子機能						
P1,	P1,入力端子とし	 て機能します。					
P1 ₆ /EVENT	· '	ビットにより、次のよ	うに切り替わります。				
	EVENT	0		1			
	端子機能	P16入力並	岩子	EVENT入力端子*			
	 【注】 * タ1	′マDイベント入力。					
P1 ₄ /IRQ ₅ /TMOE、 P1 ₄ /IRQ ₄ ~ P1 ₆ /IRQ ₆	PMR1 の IRQC5 ます。	~ IRQC0 ビット*と PC	R1n ビットの組み合わ [†]	せで、次のように切り替わり			
	PMR1	()	1			
	PCR1n	0	1	_			
	端子機能	P1n入力端子	P1n出力端子	IRQn入力端子			
	(n = 5 ~ 0)						
	【注】 TMOE 機	能については、「5.3.2	?(4) ポートモードレ	·ジスタ4(PMR4)」を参			
	照してく	ださい。					
	ĪRQ₄、ĪRŒ	on TRO 入力端子は立っ	ち上がりエッジセンスま	たは立ち下がりエッジセン			
	スを IEG	Rにより選択できます。	詳細は「3.2.3(2)	IRQ エッジセレクトレジス			
	タ (IEGF	R)」を参照してくださ	: l 1 ₀				
	ĪRQ。入力	端子はタイマ B、また	ĪRQ₁入力端子はタイマ	Cのイベント入力端子とし			
	て使用で	きます。詳細は「第6	章 タイマ」を参照して	こください。			
				切り替える場合は、割り込			
				ください。また、端子機能			
			いて当該割り込み要求	フラグを 0 にクリアしてく			
	ださい。						
		. ,	ドレジスタ(PMR1)」				
				ビットにより、外部割り込			
	1			ィングにならないようにす			
	<u> </u>	、よには達移削にPM	KI により人出力ホート	の設定にしてください。			

5.3.4 端子状態

ポート1の各モードにおける端子状態を表 5.10 に示します。

表 5.10 ポート 1 の端子状態

端子名	リセット	スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ						
P1,	ハイインピー	保持	ハイインピー	ハイインピ	ハイインピーダ	動作						
	ダンス		ダンス	ーダンス	ンス							
P1 ₆ /EVENT、	ハイインピー											
3 3 .	ダンスまたは											
P1 ₄ /IRQ ₄ ~ P1 ₀ /IRQ ₀	プルアップ											

5.4 ポート2

5.4.1 概要

ポート 2 は、8 ビットの入出力ポートです。ポート 2 の構成を図 5.4 に示します。




図 5.4 ポート 2 の端子構成

5.4.2 レジスタの構成と説明

ポート2のレジスタ構成を表5.11に示します。

表 5.11 ポート 2 レジスタ構成

	1 - 2 2 7 1 7	איינדוו		
名 称	略称	R/W	初期値	アドレス
ポートコントロールレジスタ 2	PCR2	W	H'00	H'FFE2
ポートデータレジスタ 2	PDR2	R/W	H'00	H'FFD2

(1) ポートコントロールレジスタ 2 (PCR2)

ビット:	7	6	5	4	3	2	1	0
	PCR2,	PCR2 ₆	PCR2₅	PCR2₄	PCR2 ₃	PCR2 ₂	PCR2₁	PCR2₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PDR2 は、8 ビットのレジスタで、ポート 2 の各端子 P2 $_{7}$ ~ P2 $_{0}$ の入出力をビットごとに制御します。 PCR2 に 1 をセットすると対応する P2 $_{7}$ ~ P2 $_{0}$ 端子は出力端子となり、0 にクリアすると入力端子となります。

PCR2 はライト専用ですが、リードした場合は常に1が読み出されます。

PCR2 は、リセット時、H'00 に初期化されます。

(2) ポートデータレジスタ 2 (PDR2)

ビット:	7	6	5	4	3	2	1	0
	PDR2,	PDR2 ₆	PDR2₅	PDR2₄	PDR2 ₃	PDR2 ₂	PDR2₁	PDR2₀
初期値:	0	0	0	0	0	0	0	0

PDR2 は、ポート 2 の各端子 P2,~ P2。のデータを格納する 8 ビットのレジスタです。

PCR2 が 1 のとき、ポート 2 のリードを行うと、PDR2 の値を直接リードします。そのため端子の状態の影響を受けません。PCR2 が 0 のときポート 2 のリードを行うと、端子の状態が読み出されます。

PDR2は、リセット時、H'00に初期化されます。

5.4.3 端子機能

ポート2の端子機能を表5.12に示します。

表 5 12 ポート 2 の端子機能

	1.0								
端子		選択方法と端子機能							
P2, ~ P2 ₀	PCR2 の各ビットに	PCR2 の各ビットにより次のように切り替わります。							
	PCR2n	PCR2n 0 1							
	端子機能	P2n入力端子	P2n出力端子						
			(n = 7 ~ 0)						

5.4.4 端子状態

ポート2の各モードにおける端子状態を表5.13に示します。

表 5.13 ポート 2 の端子状態

端子名	リセット	スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P2, ~ P2 ₀	ハイインピー ダンスまたは プルアップ	保持	ハイインピー ダンス	ハイインピ ーダンス	ハイインピーダ ンス	動作

5.5 ポート4

5.5.1 概要

ポート 4 は、6 ビットの PMOS オープンドレイン入出力ポートです。ボート 4 の構成を図 5.5 に示します。




図 5.5 ポート 4 の端子構成

5.5.2 レジスタの構成と説明

ポート4のレジスタ構成を表 5.14 に示します。

表 5 14 ポート 4 レジスタ構成

20:11 31	1 1 1 2 7 7 7	11377		
名 称	略称	R/W	初期值	アドレス
ポートデータレジスタ 4	PDR4	R/W	H'C0	H'FFD4

(1) ポートデータレジスタ 4 (PDR4)

ビット:	7	6	5	4	3	2	1	0
			PDR4₅	PDR4₄	PDR4 ₃	PDR4 ₂	PDR4₁	PDR4₀
初期値:	1	1	0	0	0	0	0	0
R/W:			R/W	R/W	R/W	R/W	R/W	R/W

PDR4 は、6 ビットのレジスタで、ポート 4 の各端子 $P4_s \sim P4_o$ のデータを格納します。 ビット 7、6 はリザーブビットです。リードすると常に 1 が読み出されます。ライトは無効です。 PDR4 は、リセット時、H'C0 に初期化されます。

5.5.3 端子機能

ポート4の端子機能を表5.15に示します。

表 5.15 ポート 4 の端子機能

100 100 100 100 100 100 100 100 100 100										
端子	選択方法と端子機能									
P4 ₅ ~ P4 ₀	PMOS オープンドし ります。	PMOS オープンドレイン入出力端子です。PDR4 の各ビットにより、次のように切り替わ)ます。 								
	PDR4n	PDR4n 0 1								
	端子機能	入出力端子	出力端子							
	端子状態	ハイインピーダンス	Highレベル							
			(n = 5 ~ 0)							

5.5.4 端子状態

ポート 4 の各モードにおける端子状態を表 5.16 に示します。

表 5.16 ポート 4 の端子状態

端子名	リセット	スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P4 ₀ ~ P4 ₅	ハイインピー	保持	ハイインピー	ハイインピ	ハイインピーダ	動作
	ダンス		ダンス	ーダンス	ンス	

5.6 ポート8

5.6.1 概要

ポート8は、8ビットの入出力ポートです。ポート8の構成を図5.6に示します。




図 5.6 ポート 8 の端子構成

5.6.2 レジスタの構成と説明

ポート8のレジスタ構成を表5.17に示します。

表 5.17 ポート 8 レジスタ構成

		11 37-70		
名 称	略称	R/W	初期值	アドレス
ポートコントロールレジスタ8	PCR8	W	H'00	H'FFE8
ポートデータレジスタ 8	PDR8	R/W	H'00	H'FFD8

(1) ポートコントロールレジスタ8(PCR8)

ビット:	7	6	5	4	3	2	1	0
	PCR8 ₇	PCR8 ₆	PCR8₅	PCR8₄	PCR8 ₃	PCR8 ₂	PCR8₁	PCR8 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR8 は、8 ビットのレジスタで、ポート 8 の各端子 P8 $_7$ ~ P8 $_9$ の入出力をビットごとに制御します。 PCR8 に 1 をセットすると対応する P8 $_7$ ~ P8 $_9$ 端子は出力端子となり、0 にクリアすると入力端子となります。

PCR8 はライト専用ですが、リードした場合は常に 1 が読み出されます。 PCR8 は、リセット時、H'00 に初期化されます。

(2) ポートデータレジスタ8(PDR8)

ビット:	7	6	5	4	3	2	1	0
	PDR8 ₇	PDR8 ₆	PDR8₅	PDR8₄	PDR8 ₃	PDR8 ₂	PDR8₁	PDR8 ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

PDR8 は、8 ビットのレジスタで、ポート 8 の各端子 P8,~ P8,のデータを格納します。

PCR8 が 1 のとき、ポート 8 のリードを行うと、PDR8 の値を直接リードします。そのため端子の状態の影響を受けません。PCR8 が 0 のときポート 1 のリードを行うと、端子の状態が読み出されます。

PDR8は、リセット時、H'00に初期化されます。

5.6.3 端子機能

ポート8の端子機能を表5.18に示します。

表 5 18 ポート 8 の端子機能

	12.0					
端子		選択方法と端子機能				
P8 ₇ ~ P8 ₀	PCR8 の各ビットによ	PCR8 の各ビットにより次のように切り替わります。 				
	PCR8n	0	1			
	端子機能	P8n入力端子	P8n出力端子			
			(n = 7 ~ 0)			

5.6.4 端子状態

ポート 8 の各モードにおける端子状態を表 5.19 に示します。

表 5.19 ポート 8 の端子状態

端子名	リセット	スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P8 ₇ ~ P8 ₀	ハイインピー ダンスまたは プルアップ	保持	ハイインピー ダンス	ハイインピ ーダンス	ハイインピーダ ンス	動作

5.7 ポート9

5.7.1 概要

ポート9は、8ビットの入出力ポートです。ポート9の構成を図 5.7 に示します。




図 5.7 ポート 9 の端子構成

5.7.2 レジスタの構成と説明

ポート9のレジスタ構成を表 5.20 に示します。

表 5.20 ポート 9 レジスタ構成

名 称	略称	R/W	初期値	アドレス
ポートモードレジスタ 2	PMR2	R/W	H'00	H'FFEC
ポートコントロールレジスタ 9	PCR9	W	H'00	H'FFE9
ポートデータレジスタ 9	PDR9	R/W	H'00	H'FFD9

(1) ポートモードレジスタ2(PMR2)

ビット:	7	6	5	4	3	2	1	0
	UP/DOWN	SO2	SI2	SCK2	SO1	SI1	SCK1	PWM*
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
【注】*	H8/3612 には	PWM 機能I	はありません	0				

PMR2 は 8 ビットのリードとライトが可能なレジスタで、ポート 9 の各端子機能の切り替えを制御します。

PMR2 は、リセット時、H'00 に初期化されます。

ビット7: P9,/UD 端子機能切り替え(UP/DOWN)

P9/UD 端子を P9/A出力端子として使用するか、UD 入力端子として使用するかを設定します。本ビットの設定は、タイマモードレジスタ C(TMC) の TMC6 ビット = 1 で、端子によるアップ / ダウン制御が指定されているときに有効となります。

ビット7	説 明
UP/DOWN	
0	P9 ₇ /UD 端子は、P9 ₇ 入出力端子として機能 (初期値)
1	P9-/UD 端子は、UD 入力端子として機能(TMC の TMC6 ビットが 1 のとき、UD 端子が High レベルならばタイマ C はダウンカウンタ、Low レベルならばアップカウンタとして動作します。)

ビット 6: P9。/SO。端子機能切り替え(SO2)

P9/SO、端子を P9、入出力端子として使用するか、SO、出力端子として使用するかを設定します。

ビット6	説明	
SO2		
0	P9g/SOz端子は、P9g入出力端子として機能	(初期値)
1	P9』/SO2端子は、SO2出力端子として機能	

ビット 5: P9』/SI』/CS 端子機能切り替え(SI2)

 $P9_s/SI_s/\overline{CS}$ 端子を $P9_s$ 入出力端子として使用するか、 SI_s 入力端子または \overline{CS} 出力端子として使用するかを設定します。 SI_s 入力端子と \overline{CS} 出力端子の切り替えについては、「9.2.5 ポートモードレジスタ 3 (PMR3) 」を参照してください。

ビット5	説 明	
SI2		
0	P9g/SIg/CS 端子は、P9g入出力端子として機能	(初期値)
1	P9g/SIg/CS 端子は、SIg入力端子または CS 出力端子として機能	

ビット 4: P9』/SCK。端子機能切り替え(SCK2)

P9』/SCK、端子をP9』入出力端子として使用するか、SCK、入出力端子として使用するかを設定します。

ビット4	説 明	
SCK2		
0	P9』/SCK ₂ 端子は、P94入出力端子として機能	(初期値)
	P9』/SCK。端子は、SCK。入出力端子として機能(クロック入出力の方向、 モードレジスタ 2(SMR2)の設定によります。)	分周比はシリアル

ビット3: P9,/SO, 端子機能切り替え(SO1)

P9,/SO,端子を P9,入出力端子として使用するか、SO,出力端子として使用するかを設定します。

ビット3	説	明
SO1		
0	P9』/SO、端子は、P9。入出力端子として機能	(初期値)
1	P9』/SO、端子は、SO、出力端子として機能	

ビット2: P9,/SI,端子機能切り替え(SI1)

P9,/SI,端子をP9,入出力端子として使用するか、SI,入力端子として使用するかを設定します。

ビット2	説 明	
SI1		
0	P9/SI、端子は、P92入出力端子として機能	(初期値)
1	P9/SI、端子は、SI、入力端子として機能	

ビット 1: P9,/SCK, 端子機能切り替え (SCK1)

P9,/SCK,端子をP9,入出力端子として使用するか、SCK,入出力端子として使用するかを設定します。

ビット1	説 明	
SCK1		
0	P9,/SCK,端子は、P9,入出力端子として機能	(初期値)
	P9,/SCK,端子は、SCK,入出力端子として機能(クロック入出力の方向、モードレジスタ 1(SMR1)の設定によります。)	分周比はシリアル

ビット 0: P9/PWM 端子機能切り替え (PWM)*

P9,/PWM端子をP9,入出力端子として使用するか、PWM出力端子として使用するかを設定します。

ビット0	説 明	
PWM		
0	P9』/PWM 端子は、P9。入出力端子として機能	(初期値)
1	P9/PWM 端子は、PWM 出力端子として機能	

【注】 * H8/3612 には PWM 機能はありません。

(2) ポートコントロールレジスタ9(PCR9)

ビット:	7	6	5	4	3	2	1	0
	PCR9 ₇	PCR9 ₆	PCR9₅	PCR9₄	PCR9 ₃	PCR9 ₂	PCR9₁	PCR9₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCR9 は、8 ビットのレジスタで、ポート 9 の各端子 $P9_7 \sim P9_0$ の入出力をビットごとに制御します。 PCR9 に 1 をセットすると対応する $P9_7 \sim P9_0$ 端子は出力端子となり、0 にクリアすると入力端子となります。 PMR2 により当該端子が入出力端子に設定されている場合に PCR9 および PDR9 の設定が有効となります。

PCR9 はライト専用ですが、リードした場合は常に 1 が読み出されます。 PCR9 は、リセット時、H'00 に初期化されます。

(3) ポートデータレジスタ9(PDR9)

ビット:	7	6	5	4	3	2	1	0
	PDR9 ₇	PDR9 ₆	PDR9₅	PDR9₄	PDR9 ₃	PDR9 ₂	PDR9₁	PDR9₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

PDR9 は、8 ビットのレジスタで、ポート 9 の各端子 $P9_7 \sim P9_0$ のデータを格納します。 PCR9 が 1 のときポート 1 のリードを行うと PDR9 の値を直接リードします。そのため端子の状態の影響を受けません。 PCR9 が 0 のときポート 9 のリードを行うと端子の状態が読み出されます。 PDR9 は、リセット時、H'00 に初期化されます。

5.7.3 端子機能

ポート9の端子機能を表 5.21 に示します。

表 5.21 ポート 9 端子機能

端子	選択方法と端子機能							
P9 ₇ /UD	PMR2 の UP/DOWN ビット*、および PCR9 の PCR9, ビットにより次のように切り替わり ます。							
	UP/DOWN	1						
	PCR97	0	1	_				
	端子機能	P97入力端子	P97出力端子	UD入力端子				
	子に か、	こ設定されている場合に	は、外部でフローティン	ビットにより、UD 入力端 バグにならないようにする 入出力端子の設定にしてく				

端子	選択方法と端子機能						
P9 ₆ /SO ₂ *	PMR2 の SO2 ビット、PCR9 の PCR9。ビットにより次のように切り替わります。						
	SO2		0		1	1	
	PCR96	0		_	_		
	端子機能	P96入力端子	P96出;	力端子	SO2出	力端子	
P9 ₈ /SI ₂ / CS	御で て<	/SO。端子は、PMR3 の SO。PMOS ビットにより、PMOS の ON/OFF を制できます。詳細は、「9.2.5 ポートモードレジスタ 3(PMR3)」を参照しください。 ット*、PMR3 の CS ビット、PCR9 の PCR9。ビットにより次のように切り					
0 1	替わります。			Ü			
	SI2	()		1		
	CS	_	_	0		1	
	PCR95	0	1	_		_	
	端子機能	P95入力端子	P95出力端子	SI2入力端	子 CS	出力端子	
P9 ₄ /SCK ₂	【注】* 低消費電力モードに入る前に PMR2 の SI2 ビットにより、SI ₂ 入力端子が設定されている場合には、外部でフローティングにならないようにするか、または遷移前に SI2 ビットを 0 として入出力端子の設定にしてください。 PMR2 の SCK2 ビット*、シリアルコントロールレジスタ 2 (SCR2) の PS1、0 ビット*、						
4 2	および PCR9 の	PCR94ビットによ	り次のように切り	替わります。	,	, , , , , ,	
	SCK2	()		1		
	PS1、0	_	_	11以外		11	
	PCR94	0	1	_		_	
	端子機能	P94入力端子	P94出力端子	SCK2出力的	端子 SCK	2入力端子	
		R2 の PS1、0 ビッ バスタ 2(SCR2)			3 シリアル	コントロール	
	* 低消	肖費電力モードに <i>)</i>	くる前に PMR2 の	SCK2 ビット			
		より、SCK ₂ 入力					
		ùらないようにする ぬえて SCK₂入力端				0 ヒットを書	
P9 ₃ /SO ₁ *		ット、PCR9 の P				ます。	
	SO1		0		1	1	
	PCR93 0 1 —						
	端子機能	P93入力端子	P93出;	力端子	SO1出	力端子	
	【注】 * P9』/SO,端子は、PMR3の SO1PMOS ビットにより、PMOSの ON/OFF を制御できます。詳細は、「8.2.6 ポートモードレジスタ3(PMR3)」を参照してください。						

端子	選択方法と端子機能						
P9 ₂ /SI ₁	PMR2 の SI1 ビッ	ット*、PCR9のPCF	89₂ビットにより)次のように	切りを	替わります。	
	SI1 0 1						
	PCR92	0			_		
	端子機能	端子機能 P92入力端子 P92出力				SI1入力端子	
		肖費電力モードに入る なている場合には、タ				、SI ₁ 入力端子に設定 ようにするか、また	
	1	遷移前に SI1 ビットを				•	
P9,/SCK,		PMR2 の SCK1 ビット*、SMR1 の SMR3~0 ビット*、および PCR9 の PCR9, ビットにより次のように切り替わります。					
	SCK1	0				1	
	SMR13~10	_		1111以外		1111	
	PCR91	0	1	_		_	
	端子機能	P91入力端子	P91出力端子	SCK1出力	端子	SCK1入力端子	
	ジフ * 低消	R1 の SMR13~10 ヒ スタ 1(SMR1)」を 肖費電力モードに入る ットにより、SCK,入	参照してくださ 3前に PMR2 の	い。 SCK1 ビッ	⊦、SI	MR1 の SMR13 ~ 10	
		プにならないようにす					
		ットを書き換えて SC					
P9 ₀ /PWM*		ごット、および PCR9					
	PWM		0			1	
	PCR90	0	1			_	
	端子機能	P9o入力端子	P9o出力	力端子	F	PWM出力端子	
	【注】* H8/	/3612 には PWM 機能	とはありません。				

5.7.4 端子状態

ポート9の各モードにおける端子状態を表 5.22 に示します。

表 5.22 ポート 9 の端子状態

端子名	リセット	スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
P9 ₇ /UD、	ハイインピー	保持	ハイインピー	ハイインピ	ハイインピーダ	動作
P9 ₆ /SO ₂ \	ダンスまたは		ダンス	ーダンス	ンス	
P9 ₅ /SI ₂ /CS、	プルアップ					
P9 ₄ /SCK ₂						
P9 ₃ /SO ₁ 、						
P9 ₂ /SI ₁ ,						
P9 ₁ /SCK ₁ ,						
P9 ₀ /PWM						

5.8 ポートA

5.8.1 概要

ポート A は、8 ビットの入出力ポートです。ポート A の構成を図 5.8 に示します。




図 5.8 ポート A の端子構成

5.8.2 レジスタの構成と説明

ポートAのレジスタ構成を表 5.23 に示します。

表 5.23 ポート A レジスタ構成

- C 0.20 3	1 11 1 7 7 7 7 7	1177-70		
名 称	略称	R/W	初期値	アドレス
ポートコントロールレジスタ A	PCRA	W	H'00	H'FFEA
ポートデータレジスタ A	PDRA	R/W	H'00	H'FFDA

(1) ポートコントロールレジスタA(PCRA)

ビット:	7	6	5	4	3	2	1	0
	PCRA ₇	PCRA ₆	PCRA ₅	PCRA₄	PCRA ₃	PCRA ₂	PCRA₁	PCRA ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PCRA は、8 ビットのレジスタで、ポート A の各端子 $PA_1 \sim PA_0$ の入出力をビットごとに制御します。PCRA に 1 をセットすると対応する $PA_1 \sim PA_0$ 端子は出力端子となり、0 にクリアすると入力端子となります。

PCRA はライト専用ですが、リードした場合は常に 1 が読み出されます。 PCRA は、リセット時、H'00 に初期化されます。

(2) ポートデータレジスタA(PDRA)

ビット:	7	6	5	4	3	2	1	0
	PDRA ₇	PDRA ₆	PDRA ₅	PDRA ₄	PDRA ₃	PDRA ₂	PDRA₁	PDRA ₀
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

PDRA は、ポート A の各端子 PA。 のデータを格納する 8 ビットのレジスタです。

PCRA が 1 のとき、ポート A のリードを行うと、PDRA の値を直接リードします。そのため端子の状態の影響を受けません。PCRA が 0 のときポート A のリードを行うと、端子の状態が読み出されます。

PDRA は、リセット時、H'00 に初期化されます。

5.8.3 端子機能

ポート A の端子機能を表 5.24 に示します。

表 5.24 ポート A の端子機能

端子		選択方法と端子状態						
PA ₇ ~ PA ₀	PCRA の各ビットに。	CRA の各ビットにより次のように切り替わります。						
	PCRAn	PCRAn 0 1						
	端子機能	PAn入力端子	PAn出力端子					
			(n = 7 ~ 0)					

5.8.4 端子状態

ポート A の各モードにおける端子状態を表 5.25 に示します。

表 5.25 ポート A の端子状態

端子名	リセット	スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ
PA ₇ ~ PA ₀	ハイインピー ダンスまたは プルアップ		ハイインピー ダンス	ハイインピ ーダンス	ハイインピーダ ンス	動作

6. タイマ

6.1 概要

本 LSI は、入力クロックの異なる 2 本のプリスケーラ (プリスケーラ S、プリスケーラ W) と 5 本のタイマ (タイマ $A \sim E$) を内蔵しています。

プリスケーラ S はシステムクロック (ϕ = f_{osc} / 2) を入力クロックとする 13 ビットのカウンタで、分周した出力をタイマ A ~ C、タイマ E の動作クロックとして使用します。

プリスケーラ W はサブクロック (ϕ_{SUB} = f_x / 8) を入力クロックとする 5 ビットのカウンタで、分周した出力をタイマ A の時計用タイムベース動作に使用します。

タイマ A~E の機能概要を表 6.1 に示します。

表 6.1 タイマ A~Eの機能概要

	衣 0	.1 91 < A~E WA	茂肥呱女		
タイマ名称	機能	内部クロック	イベント 入力端子	波形 出力端子	備考
タイマ A	8 ビットインターバルタイマ機能時計用タイムベース機能	φ/8~φ/8192 (8種類) φ _{SUB} /32	-	-	
		(オーバフロー周期 は4種類選択可能)			
タイマB	8 ビットオートリロードタイマ機能8 ビットインターバルタイマ機能イベントカウント機能	φ/8~φ/8192 (7種類)	P1 _o /IRQ _o	-	
9√√ C	 8 ビットオートリロードタイマ機能 8 ビットインターバルタイマ機能 イベントカウント機能 カウントアップ/ダウン制御可能 	φ/8~φ/8192 (7種類)	P1₁√ĪRQ₁	-	カウントアップ / ダ ウンは、ソフトウェ ア制御、ハードウェ ア制御ともに可能
タイマD	• 8 ビットイベントカウン タ機能	-	P1 _e /EVENT	-	
タイマE	8 ビットオートリロード タイマ機能8 ビットインターバルタ イマ機能	φ/8~φ/8192 (8種類)	-	P1₅/ IRQ₅/ TMOE	デューティ 50%の方 形波を出力可能

6.1.1 プリスケーラの動作

(1) プリスケーラ S (PSS)

PSS はシステムクロック (ϕ = f_{osc} / 2) を入力クロックとする 13 ビットのカウンタで、1 サイクルごとにカウントアップします。

リセット時、プリスケーラ S は H'0000 に初期化され、アクティブモード遷移後、カウントアップを開始します。

スタンバイモード、ウォッチモード、およびサブアクティブモードでは、システムクロック(ϕ) 発振器が停止するため、PSS の動作も停止します。このとき、その値は H^{10000} にリセットされます。 CPU から PSS のデータをリードまたはライトすることはできません。

PSS の出力は、タイマ A~C、E およびシリアルコミュニケーションインタフェース 1、2 (SCII、2) で共用しており、分周比は各内蔵周辺機能で独立に設定できます。

(2) プリスケーラ W (PSW)

PSW はサブクロック ($\phi_{SUB} = f_x / 8$) を入力クロックとする 5 ビットのカウンタです。

リセット時、PSW は H'00 に初期化され、アクティブモード遷移後、カウントアップを開始します。 スタンバイモード、ウォッチモード、およびサブアクティブモードに移行しても、 X_1 、 X_2 端子によりクロックが供給されているかぎり、PSW は動作を継続します。

PSW は、タイマモードレジスタ A(TMA)の TMA3、2 ビットをそれぞれ 1 に設定することでリセットできます。

PSW の出力は、タイマ A の動作クロックとして使用できます。このとき、タイマ A は時計用タイムベースとして機能します。

PSS、PSW による周辺機能へのクロック供給を図 6.1 に示します。




図 6.1 クロック供給

6.2 タイマ A

6.2.1 概要

タイマ A は 8 ビットのインターバルタイマです。32.768kHz の水晶発振器を接続すると時計用タイムベースとして使用できます。

(1) 特長

タイマ A の特長を以下に示します。

- 8 種類の内部クロックを選択可能
- 8種類の内部クロック (ϕ /8192、 ϕ /4096、 ϕ /2048、 ϕ /512、 ϕ /256、 ϕ /128、 ϕ /32、 ϕ /8) が選択可能です。
 - 4種類のオーバフロー周期を選択可能

時計用タイムベースとして 4 種類のオーバフロー周期 (2s、1s、0.5s、125ms) が選択可能です (32.768kHz 水晶発振子を使用)。

カウンタのオーバフローで割り込み要求を発生

(2) ブロック図

タイマ A のブロック図を図 6.2 に示します。




図 6.2 タイマ A ブロック図

(3) レジスタ構成

タイマ A のレジスタ構成を表 6.2 に示します。

表 6.2 レジスタ構成

名 称	略称	R/W	初期值	アドレス
タイマモードレジスタ A	TMA	R/W	H'F0	H'FFC0
タイマカウンタ A	TCA	R	H'00	H'FFC1

6.2.2 各レジスタの説明

(1) タイマモードレジスタ A (TMA)

ビット:	7	6	5	4	3	2	1	0	_
					TMA3	TMA2	TMA1	TMA0	
初期値:	1	1	1	1	0	0	0	0	-
R/W:					R/W	R/W	R/W	R/W	

TMA は、8 ビットのリードとライトが可能なレジスタで、プリスケーラおよび入力クロックの選択を行います。

TMA は、リセット時、H'FO に初期化されます。

ビット7~4:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット3:クロック入力元プリスケーラ選択(TMA3)

タイマ A のクロック入力元を PSS とするか PSW とするかを選択します。

ビット3	説 明	
TMA3		
0	タイマ A のクロック入力元は PSS	(初期値)
1	タイマ A のクロック入力元は PSW	

ビット2~0: クロックセレクト (TMA2~0)

TCA に入力するクロックを選択します。TMA3 ビットとの組み合わせで以下のようになります。

ビット3	ビット2	ビット1	ビット0	説 明	
TMA3	TMA2	TMA1	TMA0	プリスケーラ分周比(インターバルタイマ)	機能
				またはオーバフロー周期(時計用タイムベース)	
0	0	0	0	PSS、∮ / 8192 (初期値)	インターバル
			1	PSS、	タイマ
		1	0	PSS、	
			1	PSS、	
	1	0	0	PSS、	
			1	PSS、	
		1	0	PSS、	
			1	PSS、 \$ / 8	
1	0	0	0	PSW、2s	時計用タイム
			1	PSW、1s	ベース
		1	0	PSW、0.5s	
			1	PSW、125ms	
	1	0	0	PSW、TCA を H'00 にクリア	
			1		
		1	0		
			1		

(2) タイマカウンタA(TCA)

ビット:	7	6	5	4	3	2	1	0
	TCA7	TCA6	TCA5	TCA4	TCA3	TCA2	TCA1	TCA0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

TCA は、8 ビットのリード可能なアップカウンタで、入力する内部クロックによりカウントアップされます。入力するクロックは、TMA の TMA3 \sim 0 ビットにより選択します。 TCA の値は、CPU から常にリードできます。

TCA は、TMA の TMA3、2 ビットをそれぞれ 1 にセットすることで 100 にクリアできます。 TCA がオーバフローすると、割り込み要求レジスタ 2 (100 10

TCA は、リセット時、H'00 に初期化されます。

6.2.3 動作説明

タイマ A は 8 ビットのタイマで、インターバルタイマとして、また、32.768kHz 水晶発振器を接続すると、時計用タイムベースとして使用できます。

(1) インターバルタイマの動作

TMA の TMA3 ビットを 0 にクリアすると、タイマ A は 8 ビットインターバルタイマとして動作します。

リセット時、TCA は H'00 に、また TMA3 ビットは 0 にクリアされるため、リセット直後は、インターバルカウンタとして停止することなくカウントアップを続けます。タイマ A の動作クロックは、TMA の $TMA2 \sim 0$ ビットにより、PSS の出力する 8 種類の内部クロックを選択できます。

TCA のカウント値が HFF になった後、クロックが入力されると、タイマ A はオーバフローし、IRR2 の IRRTA ビットが 1 にセットされます。このとき、割り込み許可レジスタ 2 (IENR2) の IENTA ビット = 1 ならば CPU に割り込みを要求します。 *

オーバフロー時には、TCA のカウント値は H'00 に戻り、再びカウントアップを開始します。したがって、256 回の入力クロックごとに、周期的にオーバフロー出力を発生するインターバルタイマとして動作します。

インターバルタイマ動作時 (TMA3 ビット=0)に TCA をクリアすることはできません。

【注】* 割り込みについての詳細は、「3.2.2 割り込み」を参照してください。

(2) 時計用タイムベースの動作

TMA の TMA3 ビットを 1 にセットすると、タイマ A は時計用タイムベースとして動作します。 タイマ A のオーバフロー周期は、TMA の TMA1、0 ビットにより、PSW の出力するクロックをカウントして 4 種類を選択できます。時計用タイムベース動作時(TMA3 ビット=1)に TMA2 ビットを 1 にセットすると、TCA および PSW は、ともに H'00 にクリアされます。

6.3 タイマ B

6.3.1 概要

タイマ B は、入力クロックが入るたびにカウントアップする 8 ビットのアップカウンタです。タイマ B には、インターバル機能、オートリロード機能の 2 種類の機能があります。また、イベントカウンタとしても機能します。

(1) 特長

タイマ B の特長を以下に示します。

8種類のクロックを選択可能

7 種類の内部クロック (ϕ /8192、 ϕ /2048、 ϕ /512、 ϕ /256、 ϕ /128、 ϕ /32、 ϕ /8) と外部クロックのうちから選択が可能です (外部イベントのカウントが可能)。

カウンタのオーバフローで割り込み要求を発生

(2) ブロック図

タイマ B のブロック図を図 6.3 に示します。




図 6.3 タイマ B ブロック図

(3) 端子構成

タイマBの端子構成を表6.3に示します。

表 6.3 端子構成

名 称	略称	入出力	機能
イベント入力端子	P1 ₀ /IRQ ₀	入力	タイマBイベント入力

(4) レジスタ構成

タイマ B のレジスタ構成を表 6.4 に示します。

表 6.4 レジスタ構成

名 称	略称	R/W	初期值	アドレス
タイマモードレジスタB	TMB	R/W	H'78	H'FFC2
タイマカウンタ B	TCB	R	H'00	H'FFC3
タイマロードレジスタ B	TLB	W	H'00	H'FFC3

6.3.2 各レジスタの説明

(1) タイマモードレジスタB(TMB)

ビット:	7	6	5	4	3	2	1	0
	TMB7					TMB2	TMB1	TMB0
初期値:	0	1	1	1	1	0	0	0
R/W:	R/W					R/W	R/W	R/W

TMB は、8 ビットのリードとライトが可能なレジスタで、オートリロード機能の選択および入力クロックの選択を行います。

TMB は、リセット時、H'78 に初期化されます。

ビット7:オートリロード機能選択 (TMB7)

タイマ B のオートリロード機能を選択します。

ビット7	説明
TMB7	
0	インターバルタイマ機能を選択 (初期値)
1	オートリロード機能を選択

ビット6~3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2~0: クロックセレクト (TMB2~0)

TCB に入力するクロックを選択します。外部イベントによるカウントは、立ち上がりエッジまたは立ち下がりエッジの選択が可能です。

ビット2	ビット1	ビット0	説 明
TMB2	TMB1	TMB0	
0	0	0	内部クロック: φ / 8192 でカウント (初期値)
		1	内部クロック: φ / 2048 でカウント
	1	0	内部クロック:φ / 512 でカウント
		1	内部クロック:φ / 256 でカウント
1	0	0	内部クロック:φ / 128 でカウント
		1	内部クロック:φ/32 でカウント
	1	0	内部クロック:φ / 8 でカウント
		1	外部イベント($P1\sqrt{IRQ_0}$): 立ち上がりエッジまたは立ち下がりエッジでカウント*

【注】 * 外部イベントのエッジの選択は、IRQ エッジセレクトレジスタ(IEGR)の IEG0 ビットにより設定します。詳細は、「3.2.3(2) IRQ エッジセレクトレジスタ(IEGR)」を参照してください。なお、外部イベントをカウントする場合には、ポートモードレジスタ1(PMR1)の IRQC0 ビットを1にセットしてください。

(2) タイマカウンタB(TCB)

ビット:	7	6	5	4	3	2	1	0
	TCB7	TCB6	TCB5	TCB4	TCB3	TCB2	TCB1	TCB0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

TCB は、8 ビットのリード可能なアップカウンタで、入力する内部クロックまたは外部クロックによりカウントアップされます。入力するクロックは、TMB の TMB2 \sim 0 ビットにより選択します。TCB の値は、CPU から常にリードできます。

TCB がオーバフロー(H'FF→H'00 または H'FF→TLB の設定値)すると、IRR2 の IRRTB ビットが 1 にセットされます。

TCB は、TLB と同一のアドレスに割り付けられています。

TCB は、リセット時、H'00 に初期化されます。

(3) タイマロードレジスタB(TLB)

ビット:	7	6	5	4	3	2	1	0
	TLB7	TLB6	TLB5	TLB4	TLB3	TLB2	TLB1	TLB0
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

TLB は、8 ビットのライト専用のレジスタで、TCB のリロード値を設定します。

TLB にリロード値を設定すると、同時にその値は TCB にもロードされ、TCB はその値からカウントアップを開始します。また、オートリロード動作時、TCB がオーバフローすると、TCB に TLB の値がロードされます。したがって、オーバフロー周期を $1\sim256$ 入力クロックの範囲で設定することができます。

TLB は、TCB と同一のアドレスに割り付けられています。

TLB は、リセット時、H'00 に初期化されます。

6.3.3 動作説明

タイマ B は 8 ビットの多機能タイマでインターバルタイマおよびオートリロードタイマとして機能します。さらに、イベントカウンタとして使用することもできます。

(1) インターバルタイマの動作

TMB の TMB7 ビットを 0 にクリアすると、タイマ B は 8 ビットインターバルタイマとして動作します。

リセット時、TCB は H'00 に、TMB7 ビットは 0 にクリアされるため、リセット直後は、インターバルタイマとして停止することなくカウントアップを続けます。タイマ B の動作クロックは、TMB の TMB2 \sim 0 ビットにより、PSS の出力する 7 種類の内部クロックまたは、 $P1/\overline{IRQ}$ 。入力端子からの外部クロックを選択できます。

TCB のカウント値が H'FF になった後、クロックが入力されると、タイマ B はオーバフロー し、IRR2 の IRRTB ビットが 1 にセットされます。このとき、IENR2 の IENTB ビットが 1 ならば CPU に割り込みを要求します。 *

オーバフロー時には、TCB のカウント値は H'00 に戻り、再びカウントアップを開始します。 インターバル動作時(TMB7 ビット = 0)に TLB を設定すると、同時に TCB にも TLB の値がロードされます。

【注】* 割り込みについての詳細は、「3.2.2 割り込み」を参照してください。

(2) オートリロードタイマの動作

TMB の TMB7 ビットを 1 にセットすると、タイマ B は 8 ビットオートリロードタイマとして動作します。TLB にリロード値を設定すると、同時にその値が TCB にロードされ、TCB はその値からカウントアップを開始します。

TCB のカウント値が HFF になった後、クロックが入力されると、タイマ B はオーバフローし、TLB の値が TCB にロードされ、その値からカウントアップを継続します。したがって、TLB の値により、オーバフロー周期を $1\sim256$ 入力クロックの範囲で設定できます。

オートリロード動作時の動作クロックおよび割り込みについてはインターバル動作時と同様です。 オートリロード動作時 (TMB7 ビット = 1) に、TLB の値を再設定すると、同時に TCB にも TLB の値がロードされます。

(3) イベントカウンタ

タイマ B は、 $P1\sqrt{IRQ}$ 。端子をイベント入力端子とするイベントカウンタとして動作します。 TMB の TMB2 ~ 0 ビットをそれぞれ 1 に設定すると、外部イベントが選択され、TCB は、 $P1\sqrt{IRQ}$ 。端子入力の立ち上がりエッジまたは立ち下がりエッジでカウントアップします。

外部イベント入力を使用する場合は、ポートモードレジスタ 1 (PMR1) の IRQC0 ビットを 1 にセットし、かつ割り込み許可レジスタ 1 (IENR1) の IEN0 ビットを 0 にクリアして IRQ。割り込み要求を禁止してください。

6.4 タイマ C

6.4.1 概要

タイマ C は、入力クロックが入るたびにカウントアップまたはカウントダウンする 8 ビットのアップ / ダウンカウンタです。タイマ C には、インターバル機能、オートリロード機能の 2 種類の機能があります。また、イベントカウンタとしても機能します。

(1) 特長

タイマCの特長を以下に示します。

8種類のクロックを選択可能

7 種類の内部クロック (ϕ /8192、 ϕ /2048、 ϕ /512、 ϕ /256、 ϕ /128、 ϕ /32、 ϕ /8) と外部クロックのうちから選択が可能です (外部イベントカウントが可能)。

カウンタのオーバフローで割り込みを発生

ハードウェアまたはソフトウェア制御により、アップカウンタ / ダウンカウンタの切り替えが可能

(2) ブロック図

タイマ C のブロック図を図 6.4 に示します。




図 6.4 タイマ C ブロック図

(3) 端子構成

タイマ C の端子構成を表 6.5 に示します。

表 6.5 端子構成

名 称	略称	入出力	機能
イベント入力端子	P1,/IRQ,	入力	タイマCイベント入力
アップ / ダウンカウント選択端子	P9 ₇ /UD	入力	タイマ C アップ / ダウン制御

(4) レジスタ構成

タイマ C のレジスタ構成を表 6.6 に示します。

表 6.6 レジスタ構成

名 称	略称	R/W	初期値	アドレス
タイマモードレジスタ C	TMC	R/W	H'18	H'FFC4
タイマカウンタ C	TCC	R	H'00	H'FFC5
タイマロードレジスタ C	TLC	W	H'00	H'FFC5

6.4.2 各レジスタの説明

(1) タイマモードレジスタ C (TMC)

ビット:	7	6	5	4	3	2	1	0
	TMC7	TMC6	TMC5			TMC2	TMC1	TMC0
初期値:	0	0	0	1	1	0	0	0

TMCは、8ビットのリードとライトが可能なレジスタで、オートリロード機能の選択、カウンタのアップ / ダウン制御、および入力クロックの選択を行います。

TMC は、リセット時、H'18 に初期化されます。

ビット7: オートリロード機能選択 (TMC7)

タイマCのオートリロード機能を選択します。

ビット7	説明	
TMC7		
0	インターバルタイマ機能を選択 (初期値	<u> </u>
1	オートリロード機能を選択	

ビット 6、5:カウンタアップ / ダウン制御 (TMC6、TMC5)

TCC のアップ / ダウン制御を $P9_{\gamma}/UD$ 端子入力によるハードウェア制御とするか、アップカウンタとするか、ダウンカウンタとするかを選択します。

ビット6	ビット5	説明	
TMC6	TMC5		
0	0	TCC はアップカウンタ	(初期値)
	1	TCC はダウンカウンタ	
1	*	P9ァ/UD 端子入力によるハードウェア制御	
		┌UD 端子入力が High レベル :ダウンカウンタ	
		【UD 端子入力が Low レベル :アップカウンタ	

【記号説明】

* : Don't care

ビット 4、3: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット $2\sim0$: クロックセレクト (TMC $2\sim0$)

TCC に入力するクロックを選択します。外部クロックによるカウントは、立ち上がりエッジまたは立ち下がりエッジの選択が可能です。

ビット2	ビット1	ビット0	説 明
TMC2	TMC1	TMC0	
0	0	0	内部クロック:φ / 8192 でカウント (初期値)
		1	内部クロック:φ / 2048 でカウント
	1	0	内部クロック:φ / 512 でカウント
		1	内部クロック:φ / 256 でカウント
1	0	0	内部クロック:φ / 128 でカウント
		1	内部クロック: φ / 32 でカウント
	1	0	内部クロック: φ/8 でカウント
		1	外部クロック(P1,/ĪRQ,):立ち上がりエッジまたは立ち下がりエッジでカウント*

【注】* 外部イベントのエッジの選択は、IRQ エッジセレクトレジスタ (IEGR)の IEG1 ビットにより設定します。詳細は、「3.2.3(2) IRQ エッジセレクトレジスタ (IEGR)」を参照してください。なお、TMC2~TMC0 ビットをすべて 1 にセットする場合には、あらかじめポートモードレジスタ 1 (PMR1)の IRQC1 ビットを 1 にセットしておいてください。

(2) タイマカウンタ C (TCC)

ビット:	7	6	5	4	3	2	1	0
	TCC7	TCC6	TCC5	TCC4	TCC3	TCC2	TCC1	TCC0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

TCC は、8 ビットのリード可能なアップ / ダウンカウンタで、入力する内部クロックまたは外部クロックによりカウンタアップまたはカウンタダウンされます。入力するクロックは、TMC の TMC2 ~ 0 ビットにより選択します。TCC の値は、CPU から常にリードできます。

TCC がオーバフロー (H'FF→H'00 または H'FF→TLC の設定値) またはアンダフロー (H'00→H'FF または H'00→TLC の設定値) すると、IRR2 の IRRTC ビットが 1 にセットされます。

TCC は、TLC と同一のアドレスに割り付けられています。

TCC は、リセット時、H'00 に初期化されます。

(3) タイマロードレジスタ C (TLC)

ビット:	7	6	5	4	3	2	1	0
	TLC7	TLC6	TLC5	TLC4	TLC3	TLC2	TLC1	TLC0
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

TLC は、8 ビットのライト専用のレジスタで、TCC のリロード値を設定します。

TLC にリロード値を設定すると、同時にその値は TCC にもロードされ、TCC はその値からカウントアップ / ダウンを開始します。また、オートリロード動作時、TCC がオーバフローまたはアンダフローすると、TCC に TLC の値がロードされます。したがって、オーバフローまたはアンダフロー周期を $1\sim256$ 入力クロックの範囲で設定することができます。

TLC は、TCC と同一のアドレスに割り付けられています。

TLC は、リセット時、H'00 に初期化されます。

6.4.3 動作説明

タイマ C は 8 ビットの多機能タイマで、インターバルタイマおよびオートリロードタイマとして機能します。さらに、イベントカウンタとして使用することもできます。

(1) インターバルタイマの動作

TMC の TMC7 ビットを 0 にクリアすると、タイマ C は 8 ビットインターバルタイマとして動作します。

リセット時、TCC は H'00 に、また TMC は H'18 に初期化されるため、リセット直後は、インターバルのアップカウンタとして停止することなくカウントアップを続けます。タイマ C の動作クロックは、TMC の $TMC2 \sim 0$ ビットにより、PSS の出力する TMC0 を選択できます。

また、TCC のカウントアップ / ダウン制御は、TMC の TMC6、5 ビットにより、ソフトウェア制御またはハードウェア制御のいずれかが選択可能です。

TCC のカウント値が H'FF(H'00)になった後、クロックが入力されると、タイマ C はオーバフロー(アンダフロー)し、IRR2 の IRRTC ビットが 1 にセットされます。このとき、IENR2 の IENTC ビットが 1 ならば CPU に割り込みを要求します。*

オーバフロー(アンダフロー)時には、TCC のカウント値は H'00(H'FF)に戻り、再びカウントアップ / ダウンを開始します。

インターバル動作時(TMC7 ビット = 0)に TLC を設定すると、同時に TCC にも TLC の値がロードされます。

【注】* 割り込みについての詳細は、「3.2.2 割り込み」を参照してください。

(2) オートリロードタイマの動作

TMC の TMC7 ビットを 1 にセットすると、タイマ C は 8 ビットオートリロードタイマとして動作します。

TLC にリロード値を設定すると、同時にその値が TCC にロードされ、TCC はその値からカウントアップ / ダウンを開始します。TCC のカウント値が HFF (H'00) になった後、クロックが入力されると、タイマ C はオーバフロー(アンダフロー)し、TLC の値が TCC にロードされ、その値からカウントアップ (ダウン)を継続します。したがって、TLC の値により、オーバフロー(アンダフロー)周期を $1\sim256$ 入力クロックの範囲で設定できます。

オートリロード動作時のクロック、アップ / ダウン制御、割り込みについてはインターバル動作時と同様です。

オートリロード動作時(TMC7 ビット = 1)に、TLC の値を再設定すると、同時に TCC にも TLC の値がロードされます。

(3) イベントカウンタ

タイマ C は、 $P1/\overline{IRQ}$, 端子をイベント入力端子とするイベントカウンタとして動作します。TMC の $TMC2 \sim 0$ ビットをそれぞれ 1 に設定すると、外部イベントが選択され、TCC は、 $P1/\overline{IRQ}$, 端子入力の立ち上がりエッジまたは立ち下がりエッジでカウントアップまたはカウントダウンします。

外部イベント入力を使用する場合は、PMR1 の IRQC1 ビットを 1 にセットし、かつ IENR1 の IEN1 ビットを 0 にクリアして IRQ 割り込み要求を禁止してください。

(4) ハードウェアによる TCC アップ / ダウン制御

タイマ C は、P9/UD 端子入力による TCC のカウントアップ / ダウン制御ができます。TMC の TMC6 ビット = 1 とすると、UD 端子入力 = High ならばダウンカウンタ、UD 端子入力 = Low ならばアップカウンタとして動作します。

UD 端子入力を使用する場合は、ポートモードレジスタ 2 (PMR2) の UP/DOWN ビットを 1 にセットしてください。

6.5 タイマ D

6.5.1 概要

タイマDは、外部イベントが入るたびにカウントアップする8ビットのイベントカウンタです。 外部からのイベント入力は立ち上がりエッジまたは立ち下がりエッジを選択できます。

(1) 特長

タイマ D の特長を以下に示します。

外部からのイベント入力は、立ち上がりエッジまたは立ち下がりエッジを選択可能 カウンタのオーバフローで割り込み要求を発生

(2) ブロック図

タイマ D のブロック図を図 6.5 に示します。




図 6.5 タイマ D ブロック図

(3) 端子構成

タイマ D の端子構成を表 6.7 に示します。

表 6.7 端子構成

	- 1.4 5 11 51 10		
名 称	略称	入出力	機能
イベント入力端子	P1 ₆ /EVENT	入力	タイマDイベント入力

(4) レジスタ構成

タイマ D のレジスタ構成を表 6.8 に示します。

表 6.8 レジスタ構成

名 称	略称	R/W	初期值	アドレス
タイマモードレジスタ D	TMD	R/W*	H'7E	H'FFC6
タイマカウンタ D	TCD	R	H'00	H'FFC7

6.5.2 各レジスタの説明

(1) タイマモードレジスタ D (TMD)

ビット:	7	6	5	4	3	2	1	0
	CLR							EDG
初期値:	0	1	1	1	1	1	1	0

TMD は、リードとライトが可能な8ビットのレジスタで、TCD のクリア、外部イベント端子入力の立ち上がリエッジまたは立ち下がリエッジの選択を行います。

ビット7:カウンタクリア(CLR)

TCD を H'00 に初期化します。本ビットに 1 をライトすると TCD は H'00 に初期化されます。

ビット7	説 明	
CLR		
0	TCD は継続動作	(初期値)
1	TCD を H'00 に初期化 (TCD の初期化後自動的に 0 にクリアされます。)	

【注】 * カウンタクリアのための1ライトのみ可能です。0のライトはカウンタの動作に影響を与えません。

ビット6~1:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 0: エッジ選択 (EDG)

外部イベント入力端子(Pl/EVENT)の立ち上がりエッジまたは立ち下がりエッジを選択します。

ビット0	説明	
EDG		
0	P1。/EVENT 端子入力の立ち下がりエッジで TCD はカウントアップ	(初期値)
1	P1』/EVENT 端子入力の立ち上がりエッジで TCD はカウントアップ	

(2) タイマカウンタ D (TCD)

ビット:	7	6	5	4	3	2	1	0
	TCD7	TCD6	TCD5	TCD4	TCD3	TCD2	TCD1	TCD0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

TCD は、8 ビットのリード可能なアップカウンタで、入力する外部クロック(P1/EVENT 端子入力) によりカウントアップされます。入力するクロックのエッジは、TMD の EDG ビットにより選択します。 TCD の値は、CPU から常にリードできます。

TCD がオーバフロー (H'FF→H'00) すると、IRR2 の IRRTD ビットが 1 にセットされます。 TCD は、リセット時、H'00 に初期化されます。

6.5.3 動作説明

タイマ D は、P1_e (EVENT) 端子をイベント入力端子とするイベントカウンタとして動作します。TMD の EDG ビットを設定することにより、立ち上がりエッジまたは立ち下がりエッジを選択することができます。

TCD のカウント値が HFF になった後、クロックが入力されると、タイマ D はオーバフローし、IRR2 の IRRTD ビットが 1 にセットされます。このとき、IENR2 の IENTD ビットが 1 ならば CPU に割り込みを要求します。 *

オーバフロー時には、TCD のカウント値は H'00 に戻り、再びカウントアップを開始します。 TCD は、TMD の CLR ビットを 1 にセットすることでクリアできます。

外部イベント入力を使用する場合は、PMR1のEVENTビットを1にセットしてください。

【注】* 割り込みについての詳細は、「3.2.2 割り込み」を参照してください。

6.6 タイマ E

6.6.1 概要

タイマ E は、入力クロックが入るたびにカウントアップする 8 ビットのアップカウンタです。タイマ E には、インターバル機能、オートリロード機能の 2 種類の機能があります。また、オーバフロー信号または PSS の信号を用いてデューティ 50%の方形波を出力することができます。

(1) 特長

タイマEの特長を以下に示します。

8種類の内部クロックを選択可能

8 種類の内部クロック (ф / 8192、 ф / 4096、 ф / 2048、 ф / 512、 ф / 256、 ф / 128、 ф / 32、 ф / 8) が 選択可能です。

カウンタのオーバフローで割り込み要求を発生

プリスケーラの分周によりデューティ 50%の固定周波数出力が可能

φ = 4MHz のとき 1.95kHz、または 3.9kHz

φ = 2MHz のとき 0.98kHz、または 1.95kHz

オーバフロー信号を使用して、デューティ 50%の任意周波数の方形波を出力することが可能

(2) ブロック図

タイマ E のブロック図を図 6.6 に示します。




図 6.6 タイマ E ブロック図

(3) 端子構成

タイマ E の端子構成を表 6.9 に示します。

表 6.9 端子構成

名 称	略称	入出力	機能
タイマEの波形出力端子	P1 ₅ /IRQ ₅ /TMOE	出力	タイマ E 出力

(4) レジスタ構成

タイマEのレジスタ構成を表 6.10 に示します。

表 6.10 レジスタ構成

名 称	略称	R/W	初期值	アドレス
タイマモードレジスタE	TME	R/W	H'78	H'FFC8
タイマカウンタE	TCE	R	H'00	H'FFC9
タイマロードレジスタE	TLE	W	H'00	H'FFC9
ポートモードレジスタ 4	PMR4	R/W	H'0F	H'FFEE

6.6.2 各レジスタの説明

ビット:	7	6	5	4	3	2	1	0
	TME7					TME2	TME1	TME0
初期値:	0	1	1	1	1	0	0	0
R/W:	R/W					R/W	R/W	R/W

TME は、8 ビットのリードとライトが可能なレジスタで、オートリロード機能の選択および入力クロックの選択を行います。

TME は、リセット時、H'78 に初期化されます。

ビット7: オートリロード機能選択 (TME7) タイマEのオートリロード機能を選択します。

ビット7	説明	
TME7		
0	インターバルタイマ機能を選択	(初期値)
1	オートリロード機能を選択	

ビット6~3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2~0: クロックセレクト (TME2~0)

TCE に入力するクロックを選択します。

ビット2	ビット1	ビット0	説明			
TME2	TME1	TME0				
0	0	0	内部クロック: φ / 8192 でカウント (初期値)			
		1	内部クロック:φ / 4096 でカウント			
	1	0	内部クロック:φ / 2048 でカウント			
		1	内部クロック:φ / 512 でカウント			
1	0	0	内部クロック:φ / 256 でカウント			
		1	内部クロック:φ / 128 でカウント			
	1	0	内部クロック:φ / 32 でカウント			
		1	内部クロック:φ / 8 でカウント			

(2) タイマカウンタ E (TCE)

ビット:	7	6	5	4	3	2	1	0
	TCE7	TCE6	TCE5	TCE4	TCE3	TCE2	TCE1	TCE0
初期値:	0	0	0	0	0	0	0	0
R/W:	R	R	R	R	R	R	R	R

TCE は、8 ビットのリード可能なアップカウンタで、入力する内部クロックによりカウントアップされます。入力するクロックは、TME の TME2 \sim 0 ビットにより選択します。TCE の値は、CPU から常にリードできます。

TCE がオーバフロー(H'FF→H'00 または H'FF→TLE の設定値)すると、IRR2 の IRRTE ビットが 1 にセットされます。

TCE は、TLE と同一のアドレスに割り付けられています。

TCE は、リセット時、H'00 に初期化されます。

(3) タイマロードレジスタ E (TLE)

ビット:	7	6	5	4	3	2	1	0
	TLE7	TLE6	TLE5	TLE4	TLE3	TLE2	TLE1	TLE0
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

TLE は、8 ビットのライト専用のレジスタで、TCE のリロード値を設定します。

TLE にリロード値を設定すると、同時にその値は TCE にもロードされ、TCE はその値からカウントアップを開始します。また、オートリロードモード時、TCE がオーバフローすると、TCE に TLE の値がロードされます。したがって、オーバフロー周期を $1\sim256$ 入力クロックの範囲で設定することができます。

TLE は、TCE と同一のアドレスに割り付けられています。

TLE は、リセット時、H'00 に初期化されます。

(4) ポートモードレジスタ4(PMR4)

ビット:	7	6	5	4	3	2	1	0
	TEO	TEO ON	FREQ	VRFR				
初期値:	0	0	0	0	1	1	1	1
R/W:	R/W	R/W	R/W	R/W				

PMR4 は、8 ビットのリードとライトが可能なレジスタで、P1¸/IRQ¸/TMOE 端子の機能切り替え、TMOE 端子の波形出力を制御します。

PMR4は、リセット時、H'OFに初期化されます。

ビット 7: タイマ E 出力機能選択 (TEO)

ビット 6: タイマ E 出力 ON/OFF (TEO ON)

ビット5:固定周波数選択(FREQ)

ビット4:任意周波数選択(VRFR)

PMR4 のビット 7~4、および PMR1 の IRQC5 ビットにより、P1¸/IRQ¸/TMOE 端子機能は以下のように切り替わります。

PMR1		PM	IR4		端子機能			
ビット5	ビット7	ビット6	ビット5	ビット4				
IRQC5	TEO	TEO ON	FREQ	VRFR				
0	0	0	0	0	P1 ₅ 入出力端子 (初期値			
		*	*	*	P1 _s 入出力端子			
	1	0	*	*	TMOE 出力端子 (OFF)	Low レベル出力		
		1	0	0	TMOE 出力端子 (ON)	固定周波数出力:(φ / 2048) 1.95kHz(φ = 4MHz)0.98kHz		
			1			固定周波数出力:(φ / 1024) 3.9kHz(φ = 4MHz)1.95kHz(φ = 2MHz)		
			*	1		任意周波数出力:タイマEオーバフロー によるトグル出力		
1	*	*	*	*	IRQ₅入力端子	外部割り込み入力		

【記号説明】

*: Don't care

ビット3~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

6.6.3 動作説明

タイマ E は、インターバルタイマ、オートリロードタイマの 2 種類の機能があります。また、デューティ 50%の方形波を出力することができます。

(1) インターバルタイマの動作

TME の TME7 ビットを 0 にクリアすると、タイマ E は 8 ビットインターバルタイマとして動作します。

リセット時、TCE は H'00 に、TME7 ビットは 0 にクリアされるため、リセット直後は、インターバルタイマとして停止することなくカウントアップを続けます。タイマ E の動作クロックは、TME の E TME2 ~ 0 ビットにより、PSS の出力する E 種類の内部クロックを選択できます。

TCE のカウント値が HFF になった後、クロックが入力されると、タイマ E はオーバフローし、IRR2の IRRTE ビットが 1 にセットされます。 このとき、 IENR2 の IENTE ビットが 1 ならば CPU に割り

込みを要求します。*

オーバフロー時には、TCE のカウント値は H'00 に戻り、再びカウントアップを開始します。 インターバル動作時(TME7 ビット = 0)に TLE を設定すると、同時に TCE にも TLE の値がロードされます。

【注】* 割り込みについての詳細は、「3.2.2 割り込み」を参照してください。

(2) オートリロードタイマの動作

TME の TME7 ビットを 1 にすると、タイマ E は 8 ビットオートリロードタイマとして動作します。 TLE にリロード値を設定すると、同時にその値が TCE にロードされ、TCE はその値からカウント アップを開始します。 TCE のカウント値が H'FF になった後、クロックが入力されると、タイマ E は オーバフローし、TLE の値が TCE にロードされ、その値からカウントアップを継続します。 したがって、TLE の値により、オーバフロー周期を $1\sim256$ 入力クロックの範囲で設定できます。

オートリロード動作時の動作クロックおよび割り込みについてはインターバル動作時と同様です。 オートリロード動作時 (TME7 ビット = 1) には、TLE の値を再設定すると、同時に TCE にも TLE の値がロードされます。

(3) 方形波出力

PMR1 の IRQC5 ビットおよび PMR4 の設定により、 $P1\sqrt{IRQ}$ /TMOE 端子からデューティ 50%の方形波を出力することができます。PMR4 の VRFR ビット = 0 のときは FREQ ビットにより指定される固定周波数の波形が出力されます。出力される固定周波数については、「6.6.2(4) ポートモードレジスタ 4(PMR4)」を参照してください。

VRFR ビット = 1 のときは、タイマ E のオーバフローにより、Low レベル、High レベルが交互に切り替わるトグル出力となります(図 6.7 参照)。タイマ E をオートリロード動作(TME7 ビット = 1)として TLE によりオーバフロー周期を選択し、また TME2 ~ 0 ビットにより動作クロックを選択することで、表 6.11 に示す範囲で任意の周波数の波形を生成できます。




図 6.7 タイマ E オーバフローによる波形出力

内部クロック		出力波形(φ = 2MHz)						
	1 カウント (TI	LE=H'FF) ×2	~	256 カウント (TLE = H'00) × 2			
	カウント時間	出力周波数		カウント時間	出力周波数			
φ/8 (250kHz)	8μs	125kHz	~	2024μs	488.3Hz			
φ/32 (62.5kHz)	32µs	31.25kHz	-	8192μs	122.1Hz			
φ / 128 (15.62kHz)	128µs	7.8125kHz	~	32.768ms	30.5Hz			
φ / 256 (7.8125kHz)	256µs	3.9063kHz	~	65.536ms	15.3Hz			
φ/512 (3.9062kHz)	512μs	1.9531kHz	~	131.072ms	7.63Hz			
φ / 2048 (976.5Hz)	2.048ms	488.3Hz	-	524.288ms	1.91Hz			
φ / 4096 (488.2Hz)	4.096ms	244.1Hz	~	1048.576ms	0.95Hz			
φ/8192 (244.1Hz)	8.192ms	122.1Hz	~	2097.152ms	0.477Hz			

表 6.11 タイマ E オーバフローによる出力波形の周波数

内部クロック		出力波形(φ=4MHz)					
	1 カウント (T	LE=H'FF) ×2	~	256 カウント (゚	TLE = H'00) ×2		
	カウント時間	出力周波数		カウント時間	出力周波数		
φ/8 (500kHz)	4μs	250kHz	~	1024μs	976.6Hz		
φ/32 (125kHz)	16µs	62.5kHz	~	4096μs	244.1Hz		
φ / 128 (31.25kHz)	64µs	15.625kHz	~	16.384ms	61.0Hz		
φ / 256 (15.625kHz)	128µs	7.8125kHz	~	32.768ms	30.5Hz		
φ/512 (7.8125kHz)	256μs	3.9063kHz	~	65.536ms	15.3Hz		
	1.024ms	976.6Hz	~	262.144ms	3.8Hz		
φ / 4096 (976.52Hz)	2.048ms	488.3Hz	~	524.288ms	1.91Hz		
φ/8192 (488.2Hz)	4.096ms	244.1Hz	~	1048.576ms	0.95Hz		

6.7 割り込み要因

タイマ $A \sim E$ の割り込み要因は、各タイマのオーバフロー(アンダフロー)であり、おのおの独立のベクタアドレスが割り付けられています。タイマ間での割り込み優先順位は、タイマ A (高) \rightarrow タイマ E (低) となっています。

詳細は、「3.2.2 割り込み」の表3.2を参照してください。

タイマ A~E でオーバフローが発生すると IRR2 の IRRTA~IRRTE ビットが 1 にセットされます。これらの割り込み要求フラグは、割り込みが受け付けられてもオートクリアされません。割り込み処理ルーチンの中でソフトウェアにより、0 にクリアしてください。

各タイマ割り込みは、IENR2 の IENTA ~ IENTE ビットにより、おのおの独立に許可または禁止を指定できます。

詳細は、「3.2.3 割り込み制御レジスタ」を参照してください。

6.8 使用上の注意事項

PMR1 の EVENT ビットにより、 $P1_q$ EVENT 端子を $P1_q$ 端子として設定した場合でも、 $P1_q$ 端子をリードしたときに、タイマ D がカウントアップされることがあります。

タイマ D を使用する場合には、TMD の CLR ビットにより、TCD を必ず H'00 に初期化してください。

7. 14 ビット PWM

7.1 概要

H8/3614、H8/3613*は 14 ビット PWM (Pulse Width Modulation) を内蔵しており、ローパスフィルタを接続することで D/A 交換器として使用できます。

【注】* H8/3612 には本機能はありません。

7.1.1 特長

14 ビット PWM の特長を以下に示します。

2種類の変換周期を選択可能

1 変換周期 32768 / ф、最小変化幅 2 / ф、または 1 変化周期 16384 / ф、最小変化幅 1 / фの選択が可能です。

リップル低減を図ったパルス分割方式

7.1.2 ブロック図

14 ビット PWM のブロック図を図 7.1 に示します。




図 7.1 14 ビット PWM のブロック図

7.1.3 端子構成

14 ビット PWM の端子構成を表 7.1 に示します。

表 7.1 端子構成

	- 1 5 11 51 75		
名 称	略称	入出力	機能
PWM 方形波出力端子	PWM	出力	PWM 方形波出力

7.1.4 レジスタ構成

14 ビット PWM のレジスタ構成を表 7.2 に示します。

表 7.2 レジスタ構成

27.1-	1137-70			
名 称	略称	R/W	初期値	アドレス
PWM コントロールレジスタ	PWCR	W	H'FE	H'FFCC
PWM データレジスタ U	PWDRU	W	H'C0	H'FFCD
PWM データレジスタ L	PWDRL	W	H'00	H'FFCE

7.2 各レジスタの説明

7.2.1 PWM コントロールレジスタ (PWCR)

ビット:	7	6	5	4	3	2	1	0
								PWCR0
初期値:	1	1	1	1	1	1	1	0
R/W:								W

PWCR は、8 ビットのライト専用のレジスタで、入力クロックの選択を行います。 PWCR は、リセット時、HFE に初期化されます。

ビット7~1: リザーブセット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 0: クロックセレクト (PWCR0)

14 ビット PWM に供給されるクロックを選択します。

本ビットはライト専用なので、リードすると常に1が読み出されます。

ビット0	説明
PWCR0	
	入力クロックは
	入力クロックは

【注】 * tϕ: PWM 入力クロックの周期

7.2.2 PWM データレジスタ U、L (PWDRU、PWDRL)

ビット:	7	6	5	4	3	2	1	0
PWDRU			PWDRU5	PWDRU4	PWDRU3	PWDRU2	PWDRU1	PWDRU0
初期値:	1	1	0	0	0	0	0	0
R/W:			W	W	W	W	W	W
ビット:	7	6	5	4	3	2	1	0
PWDRL	PWDRL7	PWDRL6	PWDRL5	PWDRL4	PWDRL3	PWDRL2	PWDRL1	PWDRL0
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PWDRU、L は、ライト専用の 14 ビットのレジスタで、PWDRU が上位 6 ビット、PWDRL が下位 8 ビットの構成になっています。PWDRU、L に書き込まれた内容は PWM 波形 1 周期の High レベル幅の合計に対応します。

PWDRU、L に 14 ビットのデータをライトすると、PWDRU、L の内容が PWM 波形生成部に取り込まれ、PWM 波形生成のデータの更新が行われます。14 ビットデータの設定は次のように行ってください。

- (1) PWDRLへ下位8ビットのデータをライトする。
- (2) PWDRUへ上位6ビットのデータをライトする。

上記のように、データの設定は、必ず PWDRL→PWDRU の順序で行ってください。 PWDRU、L は、ライト専用レジスタですが、リードした場合には、常に 1 が読み出されます。 PWDRU、L は、リセット時、H'C000 に初期化されます。

7.3 動作説明

14 ビット PWM を使用する場合、以下の順序でレジスタ設定を行ってください。

- (1) ポートモードレジスタ2(PMR2)のPWMビットを1にセットしてP9_//PWM端子をPWM出力端子に設定します。
- (2) PWMコントロールレジスタ(PWCR)のPWCR0ビットにより、1変換周期を32768 / ∮(PWCR0ビット=1)、16384 / ∮(PWCR0ビット=0) から選択します。
- (3) PWMデータレジスタU、L(PWDRU、L)に出力波形データを設定します。このとき、必ずPWDRL→PWDRUの順序で書き込んでください。PWDRUへのライトと同時にPWM波形生成部にデータが取り込まれ、内部信号と同期をとってPWM波形生成の更新が行われます。

1 変換周期は図 7.2 に示すように 64 個のパルスで構成され、この 1 変換周期中の High レベル幅合計 (T_n) が、PWDRU、L のデータに対応しています。この関係は次式で示されます。

 T_{II} = (PWMDRU、Lのデータ値+64) × t ϕ /2

ここで $t\phi$ は、PWM 入力クロックの周期で $2/\phi$ (PWCR0 ビット=0) または $4/\phi$ (PWCR0 ビット=1) となります。

PWDRU、Lのデータ値が H'3FC0~H'3FFF では PWM 出力は High レベルとなります。

(例)変換周期を 8192µs とするためには、以下のように設定します。

PWCR0 ビットを 0 に設定すると、1 変換周期は $16384/\phi$ なので、 $\phi = 2$ MHz となります。このとき、 $t_m = 128$ μ s、 $1/\phi$ (精度)= 0.5 μ s です。

PWCR0 ビットを 1 に設定すると、1 変換周期は $32768/\phi$ なので、 ϕ = 4MHz となります。このとき、 t_n = $128\mu s$ 、 $2/\phi$ (精度) = $0.5\mu s$ です。

したがって 1 変換周期を $8192\mu s$ とするためには、クロック (ϕ) は 2MHz または、4MHz で使用することになります。




図 7.2 PWM 出力波形

8. シリアルコミュニケーションインタフェース 1 (SCI1)

8.1 概要

シリアルコミュニケーションインタフェース 1 (SCII) は、8 ビットまたは 16 ビットデータのクロック同期式シリアル転送を行います。

8.1.1 特長

SCII の特長を以下に示します。

8 ビットおよび 16 ビットの転送データを選択可能

クロックソースとして 8 種類の内部クロック (ϕ /1024、 ϕ /256、 ϕ /64、 ϕ /32、 ϕ /16、 ϕ /8、 ϕ /4、 ϕ /2)と外部クロックが選択可能

転送の完了、またはエラーで割り込み要求を発生

8.1.2 ブロック図

SCI1 のブロック図を図 8.1 に示します。




図 8.1 SCI1 のブロック図

8.1.3 端子構成

SCI1 の端子構成を表 8.1 に示します。

入出力 名 称 略称 能 SCI1 クロック端子 入出力 SCI1 のクロック入出力端子 P9,/SCK, SCI1 データ入力端子 入力 SCI1 の受信データ入力端子 P9₂/SI₁ SCI1 データ出力端子 P9,/SO, 出力 SCI1 の送信データ出力端子

表 8.1 端子構成

8.1.4 レジスタ構成

SCI1 のレジスタ構成を表 8.2 に示します。

表 8.2 レジスタ構成

名 称	略称	R/W	初期值	アドレス
シリアルモードレジスタ 1	SMR1	W	H'80	H'FFB0
シリアルデータレジスタ U1	SDRU1	R/W	不定	H'FFB1
シリアルデータレジスタ L1	SDRL1	R/W	不定	H'FFB2
シリアルポートレジスタ 1	SPR1	R/W	不定	H'FFB3
ポートモードレジスタ 2	PMR2	R/W	H'00	H'FFEC
ポートモードレジスタ 3	PMR3	R/W	H'97	H'FFED

8.2 各レジスタの説明

8.2.1 シリアルモードレジスタ1(SMR1)

ビット:	7	6	5	4	3	2	1	0
		SMR16	SMR15	SMR14	SMR13	SMR12	SMR11	SMR10
初期値:	1	0	0	0	0	0	0	0
R/W:		W	W	W	W	W	W	W

SMR1 は 8 ビットのライト専用のレジスタで、モードとプリスケーラ分周比の選択を行います。また、SMR1 への書き込みには、シリアルインタフェースの内部状態を初期設定する機能があります。 SMR1 への書き込みによって、SDRU1、SDRL1 および 8 / 16 進力ウンタへの転送クロックの供給が止められ、8 / 16 進力ウンタが H'00 にリセットされます。したがって、シリアルインタフェースの動作中にシリアルモードレジスタへの書き込みを行うと、データの送信または受信が途中で打ち切られて、割り込み要求レジスタ 3 (IRR3)の IRRS1 フラグが 1 にセットされます。

SMRI は、リセット時、H'80 に初期化されます。

ビット7: リザーブビット

リードすると常に1が読み出されます。ライトは無効です。

ビット6~4:モード選択(SMR16~14)

SCII のモードを指定します。

ビット6	ビット5	ビット4	説明	
SMR16	SMR15	SMR14		
0	0	0	クロック連続出力モード (初	刀期値)
	SMR15、SMR の値を設定	814 は 00 以外	8 ビット転送モード	
1	0	0	クロック連続出力モード	
	SMR15、SMR の値を設定	814 は 00 以外	16 ビット転送モード	

ビット3~0:クロックセレクト(SMR13~10)

SCI1 に供給するクロックを設定します。

ビット3	ビット2	ビット1	ビット0	SCK₁端子	クロックソース	プリスケーラ	転送クロッケ	ク周期 (μs)
SMR13	SMR12	SMR11	SMR10			分周比	φ = 4MHz	φ = 2MHz
0	0	0	0	SCK₁出力	プリスケーラS	φ / 1024(初期値)	256	512
			1			φ / 256	64	128
		1	0			φ / 64	16	32
			1			φ/32	8	16
	1	0	0			φ / 16	4	8
			1			φ/8	2	4
		1	0			φ/4	1	2
			1			φ/2	-	1
1	0	0	0	未使用				
	:	:	:					
	1	1	0					
	1	1	1	SCK₁入力	外部クロック	-	-	-

8.2.2 シリアルデータレジスタ U1 (SDRU1)

ビット:	7	6	5	4	3	2	1	0
	SDRU17	SDRU16	SDRU15	SDRU14	SDRU13	SDRU12	SDRU11	SDRU10
初期値:	不定							
R/W:	R/W							

SDRU1 は、8 ビットのリードとライトが可能なレジスタで、16 ビット転送時に上位 8 ビットのデータレジスタとして使用します (SDRL1 が下位 8 ビット)。

SDRU1 に書き込まれたデータは、転送クロックの立ち下がりに同期して SDRL1 に LSB ファーストで出力されます。また、入れ代わりに転送クロックの立ち上がりに同期して SI_1 端子より LSB ファーストでデータが入力されて、 $MSB\rightarrow LSB$ 方向にデータがシフトします。

SDRU1 のリードとライトは、データの送信または受信が完了してから行う必要があります。データの送信または受信中にリードまたはライトを行うとデータの内容は保証されません。
SDRU1 のリセット時の値は不定です。

8.2.3 シリアルデータレジスタ L1 (SDRL1)

ビット:	7	6	5	4	3	2	1	0
	SDRL17	SDRL16	SDRL15	SDRL14	SDRL13	SDRL12	SDRL11	SDRL10
初期値:	不定							
R/W:	R/W							

SDRL1 は、8 ビットのリードとライトが可能なレジスタで、8 ビット転送時のデータレジスタ、および 16 ビット転送時の下位 8 ビットのデータレジスタとして使用します(SDRU1 が上位 8 ビット 8 ビット転送時、SDRL1 に書き込まれたデータは、転送クロックの立ち下がりに同期して SO_1 端子より LSB ファーストで出力されます。また、入れ代わりに転送クロックの立ち上がりに同期して SI_1

16 ビット転送時には、入力データが SDRU1 より取り込まれることを除けば、8 ビット転送時と同様の動作となります。

端子より LSB ファーストでデータが入力されて、MSB→LSB 方向にデータがシフトします。

SDRL1 のリードとライトは、データの送信または受信が完了してから行う必要があります。データの送信または受信中にリードまたはライトを行うとデータの内容は保証されません。

SDRL1 のリセット時の値は不定です。

8.2.4 シリアルポートレジスタ 1 (SPR1)

ビット:	7	6	5	4	3	2	1	0
	SO1 LAST BIT							
初期値:	不定	1	1	1	1	1	1	1
R/W:	R/W							

SPRI は、8 ビットのリードとライトが可能なレジスタでビット 7 は SDRL1 の最終出力段に接続されています。

SPR1 のリセット時の値は不定です。

ビット7:拡張データビット(SO1 LAST BIT)

送信終了後、送信データの最終ビットの値を保持します。

送信前または送信後に本ビットを操作して、SO₁端子の出力をソフトウェアで変更することができます。

データ送信中に本ビットにライトした場合、データの内容は保証されません。

ビット7	説明
SO1 LAST BIT	
0	SO,端子出力は、Low レベル (初期値)
1	SO,端子出力は、High レペル

ビット6~0: リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

8.2.5 ポートモードレジスタ 2 (PMR2)

ビット:	7	6	5	4	3	2	1	0
	UP/DOWN	SO2	SI2	SCK2	SO1	SI1	SCK1	PWM
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

PMR2 は、8 ビットのリードとライトが可能なレジスタで、ポート 9 の各端子機能の切り替えを制御します。また、ビット $3\sim1$ は、SMR1 との組み合わせにより、SCI1 のモードの設定を制御します。 PMR2 は、リセット時、H'00 に初期化されます。

ここでは、ビット3~1 について説明します。ビット7~4、およびビット0 については「5.7.2(1)ポートモードレジスタ2(PMR2)」を参照してください。

ビット3: P9,/SO,端子機能切り替え(SO1)

P9,/SO,端子を P9,入出力端子として使用するか、SO,出力端子として使用するかを設定します。

ビット3	説明
SO1	
0	P9 ₃ /SO ₁ 端子は、P9 ₃ 入出力端子として機能 (初期値)
1	P9』/SO,端子は、SO,端子として機能(SCK1 ビット=1、SI1 ビット=0 の設定で SCI1 は送
	信モードとなります。)

ビット2: P9/SI, 端子機能切り替え(SI1)

P9,/SI,端子をP9,入出力端子として使用するか、SI,出力端子として使用するかを設定します。

ビット2	説明	
SI1		
0	P9₂/SI₁端子は、P9₂入出力端子として機能	(初期値)
	P9 ₂ /SI ₄ 端子は、SI ₄ 端子として機能 (SCK1 ビット = 1、 信モードとなります。)	SO1 ビット=0 の設定で SCI1 は受

ビット 1: P9,/SCK, 端子機能切り替え(SCK1)

P9,/SCK,端子をP9,入出力端子として使用するか、SCK,入出力端子として使用するかを設定します。

ビット1	説明	
SCK1		
0	P9,/SCK,端子は、P9,入出力端子として機能	(初期値)
	P9,/SCK,端子は、SCK,入出力端子として機能(クロック入出力の方向、 比は SMR1 の設定によります。)	プリスケーラ分周

8.2.6 ポートモードレジスタ 3 (PMR3)

ビット: 3 5 SO2 SO1 CS **PMOS PMOS** 0 0 0 初期値: R/W: R/W R/W R/W

PMR3 は、8 ビットのリードとライトが可能なレジスタで、SCI1、SCI2 データ出力端子(SO、端子、SO、端子)の PMOS バッファの ON または OFF、および SCI2 のチップセレクト出力 (SI \sqrt{CS} 端子)を制御します。

PMR3 は、リセット時、H'97 に初期化されます。

ここでは、ビット 3 について説明します。ビット 6、5 については「9.2.5 ポートモードレジスタ 3 (PMR3) 」を参照してください。

ビット3:SO,端子PMOSオン/オフ(SO1PMOS)

P9/SO, 端子の PMOS の ON または OFF を制御します。

ビット	説 明
SO1PMOS	
0	P9/SO,端子の PMOS バッファは ON (CMOS 出力となります。) (初期値)
1	P9/SO,端子の PMOS バッファは OFF(NMOS オープンドレイン出力となります。)

8.3 動作説明

8.3.1 概要

SCI1 はクロックパルスに同期させてデータを送信および受信します。

SCI1 のモードの設定は、SMR1 のビット $6\sim4$ および PMR2 のビット $3\sim1$ の組み合わせで表 8.3 に示すようになります。

SMR1				PMR2	モード	
SMR16	SMR15	SMR14	PMR23	PMR22	PMR21	
	*		0	0	0	シリアル動作禁止
*	0	0	0	0	1	クロック連続出力モード
0	SMR15 と SMR14 の組み 合わせは 00 以外の値を設 定		1	0	1	8 ビット送信モード
			0	1	1	8 ビット受信モード
			1	1	1	8 ビット送信 / 受信モード
1	SMR15 と SMR14 の組み 合わせは 00 以外の値を設		1	0	1	16 ビット送信モード
			0	1	1	16 ビット受信モード
	定		1	1	1	16 ビット送信 / 受信モード

表 8.3 モードの設定

【記号説明】

*: Don't care

SMR1 にデータを書き込むことによって、SCK、端子と転送クロックが制御されます。

SDRU1、SDRL1 は送信データの設定および受信データの格納に使用し、ソフトウェアによるリードとライトが可能です。このデータを、転送クロックによりシフトして、SI, 端子と SO, 端子からデータの入力または出力を行います。

SCI1 の動作は、SMR1 のダミーリードにより開始されます。8/16 進カウンタは、SMR1 のダミーリードにより H'0 にクリアされ、転送クロックの立ち下がり(SCK_1 端子)でカウントを開始し、転送クロックの立ち上がりで 1 ずつインクリメントします。転送クロックが 8 または 16 クロック入力されカウンタがオーバフローした場合、またはデータの送信および受信が途中で打ち切られた場合には、8/16 進カウンタは H'0 にクリアされます。このとき同時に IRR3 の IRRS1 フラグが 1 にセットされます。

【注】割り込みについての詳細は、「3.2.2 割り込み」を参照してください。

8.3.2 データ転送フォーマット

クロック同期式データ転送フォーマットを図8.2に示します。送信および受信できるデータ長は、8または16ビットです。データの最下位ビットから送信または受信されるLSBファースト方式による転送を行います。送信データは、転送クロックの立ち下がりから次の立ち下がりまで出力されます。また、受信データは転送クロックの立ち上がりで取り込まれます。




図 8.2 クロック同期式データ転送フォーマット

8.3.3 クロック

転送クロックは、8種類の内部クロックまたは外部クロックから選択できます。内部クロックを選択した場合には、SCK、端子はクロック出力端子となります。

8.3.4 データの送信または受信動作

(1) SCI1 の初期設定

データの送信または受信を行うには、まず SCII をソフトウェアによって初期設定します。初期設定は SMR1 に希望する転送条件をライトすることにより実行されます。

(2) データ送信

送信動作は次のように行われます。

- (1) PMR2のSO1ビットを1、SCK1ビットを1として、それぞれSO₁端子、SCK₁端子に設定します。 また、必要に応じてPMR3のSO1PMOSビットにより、SO₁端子をNMOSオープンドレイン出力とします。
- (2) SMR1のSMR16ビットを0または1とし、SMR15、SMR14ビットを00以外の値として8/16ビット転送モードに設定し、SMR13~SMR10ビットで転送クロックを選択します。SMR1へのデータ書き込みを行うとSCI1の内部状態は初期設定されます。
- (3) SDRL1、SDRU1に転送データを書き込みます。
 - 8ビット転送モード : SDRL1

16ビット転送モード:上位バイトSDRU1、下位バイトSDRL1

- (4) SMR1のダミーリードを実行します。SCIIは動作を開始し、SO₁端子より送信データが出力されます。
- (5) 送信完了後、IRR3のIRRS1フラグが1にセットされます。

内部クロックソースを使用する場合は、送信データが出力されると、同時に SCK, 端子から同期クロックが出力されます。送信が終了すると次回の SMR1 のダミーリードまで同期クロックは出力されません。この間、SO, 端子は、直前のデータの最終ビットの値を出力し続けます。

外部クロックソースを使用する場合には、SCK、端子から入力されるクロックに同期してデータを送信します。送信終了後、引き続き同期クロックが入力されると、再び送信動作を行います。

送信間の SO, 端子の出力値は、SPR1 の SO1 LAST BIT ビットにより変更することができます。

送信動作中に、SMR1 のダミーリードを実行すると送信エラーとなり、IRR3 の IRRS1 フラグが 1 にセットされます。

(3) データ受信

受信動作は次のように行います。

- (1) PMR2のSIIビットを1、SCK1ビットを1として、それぞれSI,端子、SCK,端子に設定します。
- (2) SMR1のSMR16ビットを0または1とし、SMR15、SMR14ビットを00以外の値として8/16ビット転送モードに設定し、SMR13~SMR10ビットで転送クロックを選択します。SMR1へのデータライトを行うとSCI1の内部状態は初期設定されます。
- (3) SMR1のダミーリードを実行します。SCI1は動作を開始し、SI₁端子より受信データが入力されます。
- (4) 受信完了後、IRR3のIRRS1ビットが1にセットされます。
- (5) SDRL1、SDRU1の受信データを読み出します。

8ビット転送モード : SDRL1

16ビット転送モード:上位バイトSDRU1、下位バイトSDRL1

内部クロックソースで受信を行う場合は、SMRI をダミーリードするとすぐに受信動作を開始します。このとき SCK, 端子から同期クロックが出力されます。

外部クロックソースを使用する場合は、SMR1をダミーリードした後、SCK,端子から入力されるクロックに同期してデータを受信します。受信完了後、引き続きクロックが入力されると、再び受信動作を行います。

受信動作中に、SMR1 のダミーリードを実行すると受信エラーとなり、IRR3 の IRRS1 フラグが 1 にセットされます。

(4) 送受信同時動作

送受信同時動作は次のように行われます。

- (1) PMR2のSO1ビットを1、SI1ビットを1、SCK1ビットを1として、それぞれSO₁端子、SI₁端子、SCK₁端子に設定します。また、必要に応じてPMR3のSO1PMOSビットにより、SO₁端子をNMOSオープンドレイン出力とします。
- (2) SMR1のSMR16ビットを0または1とし、SMR15、SMR14ビットを00以外の値として8/16ビット転送モードに設定し、SMR13~SMR10ビットで転送クロックを選択します。SMR1へのデータをライトするとSCI1の内部状態は初期設定されます。
- (3) SDRL1、SDRU1に転送データを書き込みます。 8ビット転送モード : SDRL1

16ビット転送モード:上位バイトSDRU1、下位バイトSDRL1

- (4) SMR1のダミーリードを実行します。SCIIは動作を開始し、SO₁端子より送信データが出力され、またSI.端子より受信データが入力されます。
- (5) 送受信完了後、IRR3のIRRS1フラグが1にセットされます。
- (6) SDRL1、SDRU1の受信データを読み出します。

8ビット転送モード :SDRL1

16ビット転送モード:上位バイトSDRU1、下位バイトSDRL1

送受信同時動作は、前項のデータ送信とデータ受信を同時に行うものです。詳細は、「8.3.4(2) データ送信」、「8.3.4(3) データ受信」を参照してください。

送受信動作中に、SMR1 のダミーリードを実行すると送受信エラーとなり、IRR3 の IRRS1 フラグが 1 にセットされます。

8.3.5 SCI1 の動作状態遷移

SCI1 には図 8.3 に示す 3 つの内部動作状態があります。

シリアルスタート待ち状態は、SCII の内部状態が初期設定された状態です。この状態では、転送クロックが印加されても SCII は動作しません。ここで SMR1 のダミーリードが実行されると、転送クロック待ち状態になります。

転送クロック待ち状態において転送クロックが印加されると、8/16進カウンタのカウントアップとシリアルデータレジスタのシフトが開始され、転送状態になります。ただし、クロック連続出力モードが選択されると、転送状態にならずに、転送クロックが連続的に出力されます。

転送状態において、転送クロックが 8 または 16 クロック入力されるか、あるいは SMR1 のダミーリードおよび SMR1 書き込みが実行されると、8 / 16 進力ウンタが H'0 になり、転送クロック待ち状態になります。また、転送状態において SMR1 のライトを行うと、8 / 16 進力ウンタが H'0 になり、シリアルスタート待ち状態になります。転送状態から他の状態への遷移が起こると、8 / 16 進力ウンタが H'0 になることによって IRR3 の IRRS1 フラグが 1 にセットされます。

内部転送クロックが選択されている場合には、SMR1 のダミーリードの実行によって転送クロックの出力が起動され、8 または 16 クロック出力後に停止します。

転送クロック待ち状態または転送状態で SMR1 書き込みを行った場合、再度 SMRI 書き込みを行い SCI1 の内部状態を初期設定してください。SMR1 書き込み後はシリアルスタート待ち状態になります。




図 8.3 SCI1 動作状態遷移図

8.3.6 転送クロックエラーの検出例

転送状態において、外来の雑音などによって正規の転送クロックに余分なパルスが重ね合わされた場合、SCI1 は誤動作します。この場合は、図 8.4 に示す手順によって転送クロックのエラーを知ることができます。

転送クロック待ち状態に、誤って 8 または 16 クロックを超える転送クロックが入力されると SCII の動作状態は、転送状態、転送クロック待ち状態、転送状態の順に遷移します。 IRR3 の IRRS1 フラグを 0 にクリアした後、SMR1 に値をライトしてシリアルスタート待ち状態にすると、再び IRRS1 フラグが 1 にセットされます。




図 8.4 転送クロックエラーの検出フロー

8.3.7 割り込み要因

SCII の割り込み要因には、転送完了、送受信エラーがあり、共通のベクタアドレスが割り付けられています。

SCII が、転送完了または送受信エラーにより途中終了すると、IRR3 の IRRS1 フラグが 1 にセットされます。SCII の割り込み要求は、IENR3 の IENS1 フラグにより許可または禁止を指定できます。 詳細は、「3.2.2 割り込み」を参照してください。

9. シリアルコミュニケーションインタフェース 2 (SCI2)

9.1 概要

シリアルコミュニケーションインタフェース 2 (SCI2) は、32 バイトのデータバッファを持ち、1 回の操作で $1 \sim 32$ バイト分のクロック同期式シリアル転送を行います。

9.1.1 特長

SCI2 の特長を以下に示します。

最大32バイトのデータを自動的に転送可能

クロックソースとして 3 種類の内部クロック (ϕ /8、 ϕ /4、 ϕ /2) と外部クロックが選択可能 転送の完了、またはエラーで割り込み要求を発生

9.1.2 ブロック図

SCI2 のブロック図を図 9.1 に示します。




図 9.1 SCI2 のブロック図

9.1.3 端子構成

SCI2 の端子構成を表 9.1 に示します。

表 9.1 端子構成

名 称	略称	入出力	機能
SCI2 クロック端子	SCK ₂	入出力	SCI2 のクロック入出力端子
SCI2 データ入力端子	SI ₂	入力	SCI2 の受信データ入力端子
SCI2 データ出力端子	SO ₂	出力	SCI2 の送信データ出力端子
SCI2 チップセレクト出力端子	CS	出力	SCI2 チップセレクト出力端子

【注】 P9/SCK、端子、P9 $_{v}$ SI $_{v}$ CS 端子、P9 $_{v}$ SO、端子の機能切り替えは、ポートモードレジスタ 2 (PMR2)、ポートモードレジスタ 3 (PMR3) により行います。

PMR2 については、「5.7.2(1) ポートモードレジスタ2(PMR2)」を参照してください。

9.1.4 レジスタ構成

SCI2 のレジスタ構成を表 9.2 に示します。

表 9.2 レジスタ構成

名 称	略称	R/W	初期値	アドレス
32 バイトデータバッファ	-	R/W	不定	H'FF80 ~ H'FF9F
先頭アドレスレジスタ	STAR	R/W	H'E0	H'FFA0
終了アドレスレジスタ	EDAR	R/W	H'E0	H'FFA1
シリアルコントロールレジスタ 2	SCR2	R/W	H'E0	H'FFA2
ステータスレジスタ	STSR	R/W	H'E0/H'E8	H'FFA3
ポートモードレジスタ 2	PMR2	R/W	H'00	H'FFEC
ポートモードレジスタ 3	PMR3	R/W	H'97	H'FFED

9.2 各レジスタの説明

9.2.1 先頭アドレスレジスタ (STAR)

ビット:	7	6	5	4	3	2	1	0
				STA4	STA3	STA2	STA1	STA0
初期値:	1	1	1	0	0	0	0	0
R/W:				R/W	R/W	R/W	R/W	R/W

STAR は、8 ビットのリードとライトが可能なレジスタで、32 バイトのデータバッファが割り付けられているアドレス空間 H'FF80~H'FF9F 中の転送開始アドレスを指定します。

STAR の下位 5 ビット (STA4~0 ビット)により指定される H'00~H'1F の 32 バイトがアドレス空間 H'FF80~H'FF9F に対応しています。

STAR と EDAR で指定された領域を使用して、データの連続送信または受信を行います。 ビット $7 \sim 5$ は、リザーブビットであり、ライトは無効です。リードすると常に1 が読み出されます。

STAR は、リセット時、H'E0 に初期化されます。

9.2.2 終了アドレスレジスタ (EDAR)

ビット:	7	6	5	4	3	2	1	0
				EDA4	EDA3	EDA2	EDA1	EDA0
初期値:	1	1	1	0	0	0	0	0
R/W:				R/W	R/W	R/W	R/W	R/W

EDAR は、8 ビットのリードとライトが可能なレジスタで、32 バイトのデータバッファが割り付けられているアドレス空間 H'FF80~H'FF9F 中の転送終了アドレスを指定します。

EDAR の下位 5 ビット (EDA4~0 ビット) により指定される H'00~H'1F の 32 バイトが、アドレス空間 H'FF80~H'FF9F に対応しています。

STAR と EDAR で指定された領域を使用して、データの連続送信または受信を行います。 STAR と EDAR が同じ値で転送を開始すると、その1 バイトのデータのみ転送を行います。 ビット $7\sim5$ は、リザーブビットです。リードすると常に1 が読み出されます。ライトは無効です。 EDAR は、リセット時、HE0 に初期化されます。

9.2.3 シリアルコントロールレジスタ 2 (SCR2)

ビット:	7	6	5	4	3	2	1	0
				I/O	GAP2	GAP1	PS1	PS0
初期値:	1	1	1	0	0	0	0	0
R/W:				R/W	R/W	R/W	R/W	R/W

SCR2 は、8 ビットのリードとライトが可能なレジスタで、SCI2 の送信または受信、連続転送中のギャップ挿入、および転送クロックを選択します。

SCR2 はリセット時、H'E0 に初期化されます。

ビット7~5:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット4:送信/受信選択(I/O)

SCI2 の送信または受信を選択します。

ビット4	説明
I/O	
0	SCI2 は、受信モード (初期値)
1	SCI2 は、送信モード

ビット 3、2: ギャップ挿入(GAP2、GAP1)

データの連続送信または受信時に、データの区切りでの転送クロックの High レベル期間を指定します。本ビットの設定は、転送クロックに内部クロックが選択 (PS1、0 ビット 11) されているときに有効となります。

また、データの区切り位置は、STSR の GIT ビットにより 8 ビットまたは 16 ビットごとに選択できます。

ビット3	ビット2	説明			
GAP2	GAP1				
0	0	転送クロックは同一のデューティ	(初期値)		
	1	転送クロックの High レベル期間:1 クロック分			
1	0	転送クロックの High レベル期間:2 クロック分			
	1	転送クロックの High レベル期間:8 クロック分			

ビット 1、0: 転送クロック選択 (PS1、PS0)

転送クロックを、内部クロック3種類または外部クロックから選択します。

ビット1	ビット0	SCK₂端子	クロックソース	プリスケーラ	転	送クロック周	期
PS1	PS0			分周比	φ = 4MHz	φ = 2MHz	φ = 1MHz
0	0	SCK₂出力	プリスケーラS	φ/2(初期値)	*	1μs	2μs
	1			φ/4	1μs	2μs	4μs
1	0			φ/8	2μs	4μs	8µs
	1	SCK ₂ 入力	外部クロック	-		-	

【記号説明】

* : Don't care

9.2.4 ステータスレジスタ (STSR)

ビット: 3 2 1 0 SO2 LAST OVR WT **GIT** STF BIT 0 初期値: 不定 0 0 R/W: R/W R/W* R/W* R/W R/W

【注】 * STSR へのライト動作により 0 にクリアされます。

STSR は、SCI2 の動作状態、エラー状態などを示す 8 ビットのレジスタです。 データ送信中に本レジスタにライトすると誤動作の原因となります。 STSR は、リセット時、HE0 または HE8 に初期化されます。

ビット7~5:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット4:拡張データビット(SO2 LAST BIT)

送信終了後、送信データの最終ビットの値を保持します。

送信前または送信後に本ビットを操作して、SO₂端子の出力をソフトウェアで変更することができます。

データ送信中に本ビットにライトすると誤動作の原因となります。

ビット4	説 明	
SO2 LAST BIT		
0	SO₂端子出力は、Low レベル	(初期値)
1	SO ₂ 端子出力は、High レベル	

ビット3:オーバランフラグ(OVR)

設定されたバッファサイズ以上のデータが転送された場合、または外来の雑音などにより正規の転送クロックに余分なパルスが重ね合わされた場合、SCI2 はオーバラン状態となり、本ビットが 1 にセットされます。初期値は不定です。

ビット3	説明
OVR	
0	[クリア条件]
	STSR にライト動作を行ったとき
1	[セット条件]
	オーバラン状態になったとき

ビット2: ウェイティングフラグ(WT)

転送中は 32 バイトのデータバッファにリードまたはライト命令を実行しても、その命令は無視され、割り込み要求レジスタ 3 (IRR3)の IRRS2 フラグとともに本フラグが 1 にセットされます。

ビット2	説明	
WT		
0	[クリア条件]	(初期値)
	STSR にライト動作を行ったとき	
1	[セット条件]	
	転送中に、32 バイトのデータバッファへのリード / ライトを行ったとき	

ビット1: GAP インターバルフラグ (GIT)

SCR2 の GAP2、1 ビットにより指定される転送クロックの High レベル期間の引き伸ばしを、8 ビットごとに行うか 16 ビットごとに行うかを指定します。本ビットの設定は、内部クロック動作時のみ有効となります。

ビット1	説明	
GIT		
0	16 ビットごとに GAP2、1 ビットの設定が有効	(初期値)
1	8 ビットごとに GAP2、1 ビットの設定が有効	

ビット0:スタート/ビジーフラグ(STF)

本ビットに1をセットすると、SCI2の転送動作が開始します。本ビットは、転送中は1を保持し、 転送終了後に0にクリアされます。このため、ビジーフラグとして使用できます。

転送中に本ビットに0をライトすると、転送は途中で打ち切られます。このとき、32 バイトデータバッファおよび STSR 以外の内部レジスタの内容は保持されます。なお、本ビットを1 にセットして、転送動作を開始した場合、STAR で示すデータから転送します。

ビット 0		説明	
STF			
0	リード時	転送動作は停止	(初期値)
	ライト時	転送を強制終了	
1	リード時	転送動作中	
	ライト時	転送を開始	

9.2.5 ポートモードレジスタ3(PMR3)

ビット:	7	6	5	4	3	2	1	0
		SO2 PMOS	CS		SO1 PMOS			
初期値:	1	0	0	1	0	1	1	1
R/W:		R/W	R/W		R/W			

PMR3 は、8 ビットのリードとライトが可能なレジスタで、SCI1、SCI2 データ出力端子($P9_{\gamma}/SO_{1}$ 端子、 $P9_{\gamma}/SO_{2}$ 端子)の PMOS バッファの ON または OFF、および SCI2 のチップセレクト出力($SI_{\gamma}/\overline{CS}$ 端子)を制御します。

PMR3は、リセット時、H'97に初期化されます。

ビット3については、「8.2.6 ポートモードレジスタ3(PMR3)」を参照してください。

ビット7:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット 6: SO。端子 PMOS オン / オフ (SO2PMOS)

P9/SO、端子の PMOS の ON または OFF を制御します。

ビット6	説明
SO2PMOS	
0	P9/SO₂端子の PMOS バッファは ON (CMOS 出力となります。) (初期値)
1	P9/SO₂端子の PMOS バッファは OFF(NMOS オープンドレイン出力となります。)

ビット 5:チップセレクト出力選択(CS)

 $P9_s/SI_s/\overline{CS}$ 端子を \overline{CS} 出力端子に設定します。本ビットの設定は、PMR2 の SI2 ビットとの組み合わせで機能します。また、 \overline{CS} 出力端子機能は、転送クロックに内部クロックが選択されており、かつ送信モードのとき有効となります。

PMR2	PMR3	説 明
ビット5	ビット5	
SI2	CS	
0	*	P9 _s /SI ₂ /CS 端子は、P9 _s 入出力端子として機能 (初期値)
1	0	P9 ₅ /SI ₂ /CS 端子は、SI ₂ 入力端子として機能
	1	P9。/SI./CS 端子は、CS 出力端子として機能

【記号説明】

*: Don't care

ビット4、2~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

9.3 動作説明

9.3.1 概要

SCI2 は、32 バイトのデータバッファをもち、1 回の操作で最大 32 バイトのデータを連続転送できます。SCI2 は、クロックパルスに同期させてデータを送信または受信します。

送信または受信モード、転送クロックの選択などは、SCR2により設定します。

STAR と EDAR は、32 バイトデータバッファ内の転送データの格納領域を指定します。データバッファの割り付けられているアドレス空間は H'FF80~H'FF9F であり、STAR と EDAR の下位 5 ビットで転送データ領域の先頭位置と終了位置を指定します。

PMR2、PMR3、SCR2、STAR、EDAR の各レジスタを設定後、STSR の STF フラグを 1 にセットすると、SCI2 は転送動作を開始します。STF フラグは、転送中は 1 を保持し、転送が終了すると 0 にクリアされます。したがって、STF フラグをビジーフラグとして使用することができます。また、転送中に STF フラグを 0 にクリアすると、転送動作は途中で打ち切られます。このとき、データバッファおよび内部レジスタの内容は保持されます。

転送中は、CPU からデータバッファにリードまたはライトすることはできません。ライト命令を実行しても無視され、ステート数はかかりますが NOP 命令を実行したのと同一になります。また、リード命令を実行すると HTFF が読み出されます。

転送終了時、または転送中のデータバッファのリードまたはライトが発生したとき、IRR3 の IRRS2 フラグが 1 にセットされます。また、オーバランエラー、転送中のデータバッファのリードまたはライトでは、STSR の OVR フラグ、WT フラグがそれぞれ 1 にセットされます。

【注】 先頭アドレス > 終了アドレスで操作させた場合、図 9.2 に示すように H'FF9F 番地のデータを転送後、H'FF80 番地にもどり、終了アドレスまで転送を行います。




図 9.2 先頭アドレス > 終了アドレスの場合の動作

9.3.2 クロック

転送クロックは、3種類の内部クロックまたは外部クロックから選択できます。内部クロックを選択した場合は、SCK、端子はクロック出力端子となります。

9.3.3 データ転送フォーマット

SCI2 の通信フォーマットを図 9.3 に示します。データの最下位ビットから送信または受信される、LSB ファースト方式による転送を行います。送信データは転送クロックの立ち下がりから次の立ち下がりまで出力されます。また、受信データは転送クロックの立ち上がりで取り込まれます。

SCI2 が内部クロック動作で、かつ送信モード時には、データの区切り(8 ビットごとまたは 16 ビットごと)にギャップを挿入することができます。ギャップ期間では、転送クロックが指定されたクロック分だけ High レベルを保持します(図 9.4~図 9.6 参照)。 $\overline{\text{CS}}$ 出力はギャップ期間中も Low のままです。

ギャップの挿入、およびギャップ長の選択は、SCR2 の GAP2、GAP1 ビットで設定します。また、データの区切り間隔を 8 ビットごとにするか 16 ビットごとにするかは、STSR の GIT ビットにより設定します。




図 9.3 クロック同期式通信の転送




図 9.4 1 クロック長のギャップ挿入(GAP2、GAP1 ビット=01)




図 9.5 2 クロック長のギャップ挿入(GAP2、GAP1 ビット=10)




図 9.6 8 クロック長のギャップ挿入(GAP2、GAP1 ビット=11)

9.3.4 データの送信または受信動作

(1) SCI2 の初期設定

データの送信または受信を行うには、まず SCI2 をソフトウェアによって初期設定します。 初期設定は、STSR の STF フラグが 0 にクリアされた状態で、PMR2、PMR3、STAR、EDAR、および SCR2 を設定することで行います。

(2) データ送信

送信動作は次のように行います。

- (1) PMR2のSO2ビットを1として、SO₂端子に設定します。また、必要に応じてPMR3のSO2PMOS ビット、CSビットにより、SO₂端子のNMOSオープンドレイン出力、P9₃/SI₂/CS端子のチップ セレクト出力を選択します。
- (2) 32バイトデータバッファ (H'FF80~H'FF9F) に送信するデータをライトします。
- (3) STARに転送先頭アドレスの下位5ビットを設定します。
- (4) EDARに転送終了アドレスの下位5ビットを設定します。
- (5) SCR2により、送信モード(I/Oビット=1、転送クロック、およびギャップの挿入(内部クロック動作時のみ)を設定します。
- (6) STSRのGITビットによりデータの区切りを設定し、STFフラグを1にセットします。STFフラグのセットにより送信動作が開始されます。
- (7) 送信完了後、IRR3のIRRS2フラグが1にセットされます。また、STSRのSTFフラグは0にクリアされます。

内部クロックソースを使用する場合は、送信データが出力されると、同時に SCK₂端子から同期クロックが出力されます。送信が終了すると次の STF フラグのセットまで同期クロックは出力されません。この間、SO₂端子は、直前のデータの最終ビットの値を出力し続けます。

外部クロックソースを使用する場合には、SCK₂端子から入力されるクロックに同期してデータを送信します、送信終了後、引き続き同期クロックが入力されても送信動作は行われず、SO₂端子は、直前のデータの最終ビットの値を出力し続けます。

送信間のSO。端子の出力値は、STSRのSO2ビットにより変更することができます。

送信動作中に、転送中のデータバッファのリードまたはライトが発生したとき、IRR3 の IRRS2 フラグが 1 にセットされます。また、STSR の WT フラグも 1 にセットされます。

(3) データ受信

受信動作は以下のように行われます。

- (1) PMR2のSI2ビットを1として、SI、端子に設定します。
- (2) 32バイトデータバッファ内に受信データ格納領域を設け、STARに転送先頭アドレスの下位5 ビットを設定します。
- (3) EDARに転送終了アドレスの下位5ビットを設定します。
- (4) SCR2により、受信モード(I/Oビット=0)と転送クロックを設定します。
- (5) STSRのSTFフラグを1にセットすると受信動作が開始されます。
- (6) 受信終了後、IRR3のIRRS2フラグが1にセットされます。また、STSRのSTFフラグは、0にクリアされます。
- (7) データバッファ内に格納された受信データをリードします。

内部クロックソースで受信を行う場合は、STSR の STF フラグを 1 にセットするとすぐに受信動作を開始します。このとき SCK,端子から同期クロックが出力されます。

外部クロックソースを使用する場合は、STF フラグがセットされた後、SCK,端子から入力されるクロックに同期してデータを受信します。受信完了後、引き続き同期クロックが入力されても、再びSTF フラグがセットされるまで受信動作は行いません。

受信動作中に、転送中のデータバッファのリードまたはライトが発生したとき、IRR3 の IRRS2 フラグが 1 にセットされます。また、オーバランエラー、転送中のデータバッファのリードまたはライトでは、STSR の OVR ビット、WT フラグがおのおの 1 にセットされます。

SCI2 が内部クロック動作で、かつ送信モード時には、データの区切り(8 ビットごとまたは 16 ビットごと)にギャップを挿入することができます。ギャップ期間では、転送クロックが指定されたクロック分だけ High レベルを保持します(図 9.4~図 9.6 参照)。

ギャップの挿入、およびギャップ長の選択は、SCR2 の GAP2、GAP1 ビットで設定します。また、データの区切り間隔を 8 ビットごとにするか 16 ビットごとにするかは、STSR の GIT ビットにより設定します。

9.4 割り込み要因

SCI2 の割り込み要因は、転送完了と転送中のデータバッファのリードまたはライトであり、共通のベクタアドレスが割り付けられています。

SCI2 に、上記の条件が発生すると、IRR3 の IRRS2 フラグが 1 にセットされます。SCI2 の割り込み要求は、割り込み許可レジスタ 3(IENR3)の IENS2 ビットにより許可または禁止を指定できます。詳細は、「3.2.2 割り込み」を参照してください。

また、オーバランエラーが発生した場合、または転送中のデータバッファのリードまたはライトを行った場合には、STSR の OVR フラグ、WT フラグがおのおの 1 にセットされます。これらのビットによりエラー要因の判別ができます。

9.5 使用上の注意事項

- (1) 転送中(STSRのSTFフラグ=1)は、各レジスタにライトしないでください。誤動作の原因 となります。
- (2) 受信時には、必ずSI2ビット=1、CSビット=0として SI_2 端子機能を設定してください。 PMR2のSI2ビット=1、およびPMR3のCSビット=1として、 \overline{CS} 端子機能を選択して、受信動作を行うと受信データは不定となります。

10. A/D 变换器

10.1 概要

本 LSI は、抵抗ラダー方式による逐次比較方式の A/D 変換器を内蔵しており、最大 8 チャネルのアナログ入力の測定ができます。

10.1.1 特長

A/D 変換器の特長を以下に示します。

8 ビットの分解能

入力チャネル:8 チャネル

変換時間: 1 チャネル当たり最小 14.8 μ s (f_{osc} = 8.38MHz 時)

サンプル&ホールド機能

A/D 変換終了割り込み要求を発生

10.1.2 ブロック図

A/D 変換器のブロック図を図 10.1 に示します。




図 10.1 A/D 変換器のブロック図

10.1.3 端子構成

A/D 変換器の端子構成を表 10.1 に示します。

表 10.1 端子構成

名 称	略称	入出力	機能
アナログ電源端子	AV _{cc}	入力	アナログ部の電源および基準電圧
アナロググランド端子	AV_{ss}	入力	アナログ部のグランドおよび基準電圧
アナログ入力端子 0	AN₀	入力	アナログ入力チャネル 0
アナログ入力端子 1	AN ₁	入力	アナログ入力チャネル 1
アナログ入力端子 2	$AN_{\scriptscriptstyle 2}$	入力	アナログ入力チャネル 2
アナログ入力端子3	AN_3	入力	アナログ入力チャネル3
アナログ入力端子 4	AN_4	入力	アナログ入力チャネル 4
アナログ入力端子5	AN ₅	入力	アナログ入力チャネル 5
アナログ入力端子6	AN ₆	入力	アナログ入力チャネル 6
アナログ入力端子7	AN ₇	入力	アナログ入力チャネル 7

10.1.4 レジスタ構成

A/D 変換器のレジスタ構成を表 10.2 に示します。

表 10.2 レジスタ構成

-C 10.2	D 2 2 1 1 1131-1	,		
名 称	略称	R/W	初期值	アドレス
A/D モードレジスタ	AMR	R/W	H'78	H'FFBC
A/D スタートレジスタ	ADSR	R/W	H'7F	H'FFBE
A/D リザルトレジスタ	ADRR	R	不定	H'FFBD
ポートモードレジスタ 0	PMR0	W	H'00	H'FFEF

10.2 各レジスタの説明

10.2.1 A/D リザルトレジスタ (ADRR)

ビット: 3 2 1 0 7 6 5 4 ADR7 ADR6 ADR5 ADR4 ADR2 ADR1 ADR0 ADR3 初期値: 不定 不定 不定 不定 不定 不定 不定 不定 R/W: R R R R R R R R

ADRR は、A/D 変換された結果を格納する 8 ビットのリード専用レジスタです。

ADRR は、常に CPU からリード可能です。A/D 変換中は ADRR の値は不定で、A/D 変換終了時に変換結果の 8 ビットデータが ADRR へ転送され、次の変換開始までこのデータが保持されます。

ADRR は、リセットでクリアされません。

10.2.2 A/D モードレジスタ (AMR)

ビット:	7	6	5	4	3	2	1	0
	AMR7					AMR2	AMR1	AMR0
初期値:	0	1	1	1	1	0	0	0
R/W:	R/W					R/W	R/W	R/W

AMR は、8 ビットのリードとライトが可能なレジスタで、A/D 変換スピードの設定、アナログ入力端子の指定を行います。

AMR の書き込みは ADSR の ADSF フラグが 0 の状態で行ってください。 AMR は、リセット時、H'78 に初期化されます。

ビット7: クロックセレクト (AMR7)

A/D 変換スピードの設定*¹を行います。

ビット7	変換周期* ²	φ = 2MHz	φ = 4.19MHz	
AMR7				
0	62 / ¢	31μs	14.8μs	(初期値)
1	31 / ø	15.5µs	- * ¹	

【注】 *1 14.8µs 以下の変換時間では、動作が保証されません。14.8µs 以上になるように選択してください。

*2 ADSR の ADSF フラグに 1 をライトしてから A/D 変換がスタートします。変換周期はスタートフラグがセットされてから、変換終了によりリセットされるまでの時間を変換周期としています。実際にサンプル&ホールドを繰り返す期間は、図 10.2 に示す変換期間で実行されます。




図 10.2 A/D 変換器の内部動作

ビット6~3:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

ビット2~0:チャネルセレクト(AMR2~0)

アナログ入力チャネルの選択を行います。

同時に PMR0 により該当チャネルの設定を行ってください。チャネルの設定に関しては、「10.2.4ポートモードレジスタ 0 (PMR0) 」を参照してください。

ビット2	ビット1	ビット0	アナログ入力チャネル
AMR2	AMR1	AMR0	
0	0	0	AN _o (初期値)
		1	AN,
	1	0	AN ₂
		1	AN ₃
1	0	0	AN ₄
		1	AN ₅
	1	0	AN ₆
		1	AN ₇

10.2.3 A/D スタートレジスタ (ADSR)

 ビット:
 7
 6
 5
 4
 3
 2
 1
 0

 ADSF

ADSR は、8 ビットのリードとライトが可能なレジスタで、A/D 変換の開始または停止を指定します。

ADSF に 1 をライトすることにより A/D 変換が開始します。変換が終了すると変換データは ADRR にセットされ、同時に ADSF は 0 にクリアされます。

ビット7: A/D スタートフラグ(ADSF)

A/D 変換のスタートおよび、終了の確認または制御を行います。

ビット7		説明	
ADSF			
0	リード時	A/D 変換の停止または終了	(初期値)
	ライト時	A/D 変換を強制終了	
1	リード時	A/D 変換実行中	
	ライト時	A/D 変換を開始	

ビット6~0:リザーブビット

リザーブビットです。リードすると常に1が読み出されます。ライトは無効です。

10.2.4 ポートモードレジスタ 0 (PMR0)

ビット:	7	6	5	4	3	2	1	0
	AN7	AN6	AN5	AN4	AN3	AN2	AN1	AN0
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

PMR0は、8ビットのライト専用のレジスタでポート0の各端子を入力端子として使用するか、A/D変換器へのアナログ入力チャネルとして使用するかをビット単位に指定します。

PMR0は、リセット時、H'00に初期化されます。

ビットn	説	明
ANn		
0	P0n/ANn 端子は、P0n 入力端子として機能	(初期値)
1	P0n/ANn 端子は、ANn 入力端子として機能	

(n=7~0)

10.3 動作説明

A/D 変換器は逐次比較方式で動作し、8 ビットの変換結果が得られます。

ソフトウェアにより ADSF フラグを 1 にセットすると、A/D 変換を開始します。 ADSF フラグは、A/D 変換中は 1 を保持しており、変換が終了すると自動的に 0 にクリアされます。

また、変換が終了すると、割り込み要求レジスタ3 (IRR3)の IRRAD ビットが1 にセットされます。このとき、割り込み許可レジスタ3 (IENR3)の IENAD ビットが1 にセットされていると、A/D 変換終了割り込みが発生します。

A/D 変換中に、AMR により変換時間や入力チャネルの切り替えを行う場合は、誤動作を避けるために ADSF フラグを 0 にクリアして、A/D 変換を強制終了させて行ってください。

10.4 割り込み要因

A/D 変換終了時(ADSF = $1\rightarrow 0$)、IRR3 の IRRAD ビットが 1 にセットされます。 A/D 変換終了割り込みは、IENR3 の IENAD ビットにより、許可または禁止を指定できます。 詳細は、「3.2.2 割り込み」を参照してください。

10.5 使用例

チャネル 1 (AN_1) をアナログ入力チャネルに選択した場合の動作例を示します。このときの動作タイミングを図 10.3 に示します。

- (1) 入力チャネルをAN₁に(AMRのAMR2~0ビットを001、PMR0のAN7~0ビットを00000010)、A/D割り込み要求のクリア(IRRAD=0)、A/D割り込みを許可(IENAD=1)に設定して、A/D変換を開始(ADSF=1)します。
- (2) A/D変換が終了すると、IRRADビットが1にセットされ、A/D変換結果がADRRに転送されま す。同時にADSF=0となり、A/D変換器は変換待機となります。
- (3) IENAD=1となっているため、A/D変換終了割り込み要求が発生します。
- (4) A/D割り込み処理ルーチンが開始されます。
- (5) A/D変換結果を読み出して、処理します。
- (6) A/D変換処理ルーチンの実行が終了します。

この後、ADSF=1にセットすると A/D 変換が開始され(2)~(6)を行います。

A/D 変換器の使用手順の概念フローを図 10.4、図 10.5 に示します。




図 10.3 A/D 変換器の動作例




図 10.4 A/D 変換器の使用手順の概念フロー (1) (ソフトウェアでポーリングする場合)




図 10.5 A/D 変換器の使用手順の概念フロー(2) (割り込みを使用する場合)

10.6 使用上の注意

- (1) ADRRの読み出しはADSRのADSFフラグが0のときに行ってください。
- (2) A/D変換中に隣接した端子のデジタル入力信号を変化させると変換精度に悪影響を及ぼします。
- (3) AMRでアナログ入力チャネルとして設定された端子は、PMR0でアナログ入力チャネルに設定する必要があります。

11. RAM

11.1 概要

H8/3612 は 512 バイト、H8/3613 および H8/3614 は 1024 バイトの高速スタティック RAM を内蔵しています。RAM は、16 ビット幅のデータバスで CPU と接続されており、バイトデータ、ワードデータにかかわらず 2 ステートの高速アクセスが可能です。

11.1.1 ブロック図

RAM のブロック図を図 11.1 に示します。




図 11.1 RAM のブロック図 (H8/3614 の場合)

12. ROM

12.1 概要

H8/3612 は 16K バイト、H8/3613 は 24K バイト、H8/3614 は 32K バイトの ROM (マスク ROM) を内蔵しています。ROM は、16 ビット幅のデータバスで CPU と接続されており、バイトデータおよび ワードデータにかかわらず 2 ステートの高速アクセスが可能です。H8/3614ZTAT 版があり、32K バイトの PROM を備えています。

12.1.1 ブロック図

ROM のブロック図を図 12.1 に示します。




図 12.1 ROM のブロック図

12.2 PROM モード

12.2.1 PROM モードの設定

内蔵 ROM が PROM の場合、PROM モードに設定すると、マイクロコンピュータとしての機能が 停止して、HN27C256H と同一の方法で内蔵 PROM のプログラムを行うことができます。 PROM モードの設定方法を表 12.1 に示します。

表 12.1 PROM モードの設定

BC 1211 1 11011	
端子名	設 定
テスト端子 TEST	High レベル
モード端子 MD。(P4。)	Low レベル
モード端子 MD, (P4,)	
モード端子 MD ₂ (P1 ₇)	High レベル

12.2.2 ソケットアダプタの端子対応とメモリマップ

PROM のプログラムは、表 12.2 に示すようにパッケージに対応したソケットアダプタを付けて、28 ピンに変換し、汎用 PROM ライタでプログラムを行います。

ソケットアダプタの端子対応図を図 12.2 に示します。また、メモリマップを図 12.3 に示します。

表 12.2 ソケットアダプタ

パッケージ名	ソケットアダプタの名称
64 ピン QFP (FP-64A)	HS3614ESH01H
64 ピン SDIP (DP-64S)	HS3614ESS01H

	H8/3614		EPF	ROMソケット
FP-64A	DP-64S	端子	端子	HN27C256H
10	18	RES	VPP	1
42	50	P9 ₀	E00	11
43	51	P9 ₁	E01	12
44	52	P9 ₂	E02	13
45	53	P9₃	E03	15
46	54	P9 ₄	E04	16
47	55	P9₅	E05	17
48	56	P96	E06	18
49	57	P97	E07	19
26	34	P20	EA ₀	10
25	33	P2 ₁	EA ₁	9
24	32	P2 ₂	EA ₂	8
23	31	P2 ₃	EA ₃	7
22	30	P2 ₄	EA ₄	6
21	29	P25	EA ₅	5
20	28	P26	EA ₆	4
19	27	P27	EA ₇	3
50	58	PA ₀	EA ₈	25
17	25	P16	EA ₉	24
52	60	PA ₂	EA ₁₀	21
53	61	PA ₃	EA ₁₁	23
54	62	PA ₄	EA ₁₂	2
55	63	PA ₅	EA13	26
56	64	PA ₆	EA ₁₄	27
57	1	PA ₇	CEN	20
51	59	PA ₁	OEN	22
29	37	P43	Vcc	28
30	38	P42	Vcc	28
18	26	P17	Vcc	28
31	39	P4 ₁	Vss	14
32	40	PA ₀	Vss	14
33, 58	41, 2	Vcc, AVcc	Vcc	28
7, 3	15, 11	Vss, AVss	Vss	14
4, 6	12, 14	TEST, X1	Vcc	28
8	16	OSC1	Vss	14

【注】 図中に記載されていない端子はすべてオープンにしてください。

図 12.2 ソケットアダプタの端子対応図




図 12.3 PROM モード時のメモリマップ

12.3 プログラミング

PROM モード時の書き込み、ベリファイなどのモード選択は、表 12.3 に示すような設定により行います。

	25 12.0	, , , , ,	· -	HJVZ	C CON C T O CON	
ピン	CE	ŌĒ	V_{PP}	V_{cc}	E0, ~ E0,	EA ₁₄ ~ EA ₀
モード						
書き込み	L	Н	V_{pp}	V _{cc}	データ入力	アドレス入力
ベリファイ	Н	L	V_{PP}	V _{cc}	データ出力	アドレス入力
プログラミング禁止	Н	Н	V_{PP}	V _{cc}	ハイインピーダンス	アドレス入力

表 12.3 PROM モード時の書き込みモードの選択

【記号説明】

 $\begin{array}{lll} L & : Low \, \nu \land J \nu \\ H & : High \, \nu \land J \nu \\ V_{pp} & : V_{pp} \, \nu \land J \nu \\ V_{cc} & : V_{cc} \, \nu \land J \nu \end{array}$

なお、書き込み、読み出しは、標準 EPROM の HN27C256H と同じ仕様になっています。

12.3.1 書き込みとベリファイ

書き込みとベリファイは効率のよい高速プログラミング方式で行うことができます。この方式は、デバイスへの電圧ストレス、あるいは書き込みデータの信頼性を損なうことなく高速な書き込みを行うことができます。未使用のアドレス領域のデータは、HFFです。

高速プログラミングの基本的なフローを図 12.4 に示します。

また、プログラミング時の電気的特性を表 12.4、表 12.5 に、タイミングを図 12.5 に示します。




図 12.4 高速プログラミングフローチャート

表 12.4 DC 特性

条件: $V_{cc} = 6.0V \pm 0.25V$ 、 $V_{pp} = 12.5V \pm 0.3V$ 、 $V_{ss} = 0.0V$ 、 $T_a = 25 \pm 5$

X11 1 VCC 0.0 V ± 0.20 V			α -				ı
項	目	記号	min	typ	max	単位	測定条件
入力 High レベル電圧	$\frac{EA_{14} \sim EA_{0}, \ E0_{7} \sim E0_{0}}{OE, \ CE}$	V _{IH}	2.4	-	V _{cc} + 0.3	>	
入力 Low レベル電圧	$\frac{EA_{14} \sim EA_{0}, \ E0_{7} \sim E0_{0}}{OE, \ CE}$	V _L	-0.3	-	0.8	>	
出力 High レベル電圧	E0, ~ E0 ₀	V_{OH}	2.4	-	ı	٧	$I_{OH} = -200 \mu A$
出力 Low レベル電圧	E0, ~ E0 ₀	V_{oL}	-	-	0.45	V	I _{oL} = 1.6mA
入力リーク電流	$\frac{E0_7}{OE} \sim \frac{E0_0}{CE}, EA_{14} \sim EA_0$		-	-	2	μΑ	V _{in} = 5.25V / 0.5V
V _{cc} 電流		I _{cc}	-	-	40	mΑ	
V _{pp} 電流		l _{pp}	-	-	40	mA	

表 12.5 AC 特性

条件: V_{cc} = 6.0V ± 0.25V、 V_{pp} = 12.5V ± 0.3V、 V_{ss} = 0.0V、 T_a = 25 ± 5

項目	記号	min	typ	max	単位	測定条件
アドレスセットアップ時間	t _{AS}	2	-	•	μS	図 12.5*
OE セットアップ時間	t _{oes}	2	-	1	μS	
データセットアップ時間	t _{DS}	2	-	-	μS	
アドレスホールド時間	t _{AH}	0	-	-	μS	
データホールド時間	t _{DH}	2	-	1	μS	
データ出力ディスエーブル時間	t _{DF}	0	-	130	ns	
V _{pp} セットアップ時間	t _{vps}	2	-	•	μS	
プログラムパルス幅	t _{PW}	0.95	1.0	1.05	ms	
オーバプログラム時の CE パルス幅	t _{opw}	2.85	-	78.75	ms	
V _{cc} セットアップ時間	t _{vcs}	2	-	-	μS	
データ出力遅延時間	t _{oe}	0	-	500	ns	

【注】 * 入力パルスレベル: 0.8~2.2V

入力立ち上がり / 立ち下がり時間 20ns タイミング参照レベル 入力: 1.0V、2.0V 出力: 0.8V、2.0V




図 12.5 PROM 書き込み / ベリファイタイミング

12.3.2 書き込み時の注意

- (1) 書き込みは規定された電圧、タイミングで行ってください。 PROMモード時のプログラム電圧 (V_{pp}) は12.5Vです。 定格以上の電圧を加えると、製品の永久破壊に至りますので、注意してください。特にPROM ライタのオーバシュートなどには十分注意してください。 PROMライタのHN27C256Hのルネサス仕様またはインテル仕様にセットすると、 V_{pp} は12.5V になります。
- (2) PROMライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一致していないと、過剰電流によって製品が破壊することがあります。書き込み前に正しくPROMライタに装着されていることを必ず確認してください。
- (3) 書き込み中はソケットアダプタおよび製品には触れないようにしてください。接触不良により書き込み不良となる場合があります。

12.3.3 書き込み後の信頼性

データ書き込み後、データ保持特性を向上させるために、150 の高温放置をしてスクリーニングを行うと大変有効です。高温放置は、スクリーニングの1つであり、PROMメモリセルの初期のデータ保持不良を短時間で除くことができます。

図 12.6 に推奨するスクリーニングフローを示します。




図 12.6 推奨スクリーニングフロー

同じ PROM ライタでプログラミング中、書き込み不良が連続して発生した場合には書き込みを中止し、PROM ライタ、ソケットアダプタなどに異常がないか確認してください。

なお、書き込みあるいは高温放置後のプログラム確認において異常がありましたら、弊社技術担当 にご連絡ください。

13. 電気的特性

13.1 絶対最大定格

絶対最大定格を表 13.1 に示します。

項目 記号 規格値 単位 注記 電源電圧 -0.3 ~ +7.0 1, 2 プログラム電圧 V_{pp} -0.3 ~ +14.0 ٧ 1、2、3 アナログ電源電圧 AV_{cc} V -0.3 ~ +7.0 1、2 アナログ入力電圧 AV, $-0.3 \sim AV_{cc} + 0.3$ V 1、2 -0.3 ~ V_{cc}+0.3 端子電圧 $V_{\scriptscriptstyle T}$ 1、2 動作温度 Top -20 ~ +75 1、2 保存温度 -55 ~ +125 1、2

表 13.1 絶対最大定格

- 【注】 1. 絶対最大定格を超えて使用した場合、LSI の永久破壊となることがあります。また、通常動作は、「電 気的特性」の条件で使用することが望ましく、この条件を超えるとLSIの誤動作の原因になるとと もに、LSIの信頼性に悪影響を及ぼすことがあります。
 - 2. 電圧はすべて V_{ss}を基準とした値です。
 - 3. ZTAT 版に適用します。

13.2 HD6473614 の電気的特性

13.2.1 HD6473614 の DC 特性

HD6473614 の出力許容電流値を表 13.2 に、DC 特性を表 13.3 に示します。

表 13.2 出力許容電流値

条件: V_{cc} = 4.0 ~ 5.5V、V_{cc} = 0.0V、T_c = -20 ~ +75

Still till the state of the sta				
項目	記号	規格値	単位	注記
許容入力電流 (LSI への流入)	I _o	2	mA	1、2
許容出力電流(LSI からの流出)	-I ₀	2	mA	2、3
許容出力電流(LSI からの流出)	-I ₀	20	mA	3、4
許容総入力電流(LSIへの流入)	ΣI_{o}	50	mA	5
許容総出力電流(LSI からの流出)	-ΣI _o	150	mA	6

- 【注】 1. 許容入力電流とは、各入出力端子から V_{ss}へ流し込める電流の最大値です。
 - 2. 標準端子に適用します。
 - 3. 許容出力電流とは、Vccから各入出力端子へ流し出せる電流の最大値です。
 - 4. PMOS オープンドレイン端子に適用します。
 - 5. 許容総入力電流とは、同時に全入出力端子から V_{ss}へ流し込める電流の総和です。
 - 6. 許容総出力電流とは、V_∞から全入出力端子へ流し出せる電流の総和です。

表 13.3 DC 特性 条件:特記なき場合は、V_{cc} = 4.0~5.5V、V_{ss} = 0.0V、T_a = -20~+75

項目	<u>118、、</u> 記号	適用端子	_s = 0.0V、 I _a = -20~+75 測定条件		規格値		単位	注記
				min	typ	max		
入力 High レベル	V_{IH}	RES、 IRQ₀ ~ IRQ₅		0.8V _{cc}	-	V _{cc} +0.3	V	
		SCK ₁ , SCK ₂ SI ₁ , SI ₂	V _{cc} = 2.7~5.5V サブアクティブを含む	0.9V _{cc}	-	V _{cc} +0.3		
		EVENT, UD	V _{cc} = 2.7~5.5V サブアクティブを含む	0.7V _{cc}	-	V _{cc} +0.3	V	
		OSC,		V _{cc} -0.5	-	V _{cc} +0.3	V	
			V _∞ = 2.7 ~ 5.5V サブアクティブを含む	V _{cc} -0.3	,	V _{cc} +0.3		
		P0 ₀ ~ P0 ₇ P1 ₀ ~ P1 ₇ P2 ₀ ~ P2 ₇ P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PA ₀ ~ PA ₇	V_{cc} = 2.7 ~ 5.5V サブアクティブを含む	0.7V _{cc}	1	V _{cc} +0.3	>	
		P4 ₀ ~ P4 ₅	V _∞ = 2.7~5.5V サブアクティブを含む	0.7V _{cc}	1	V _{cc} +0.3	V	
入力 Low レベル	V_{IL}	RES, SCK ₁ , SCK ₂		-0.3	1	0.2V _{cc}	V	
		IRQ₀ ~ IRQ₅ SI₁、SI₂	V _∞ = 2.7 ~ 5.5V サブアクティブを含む	-0.3	ı	0.1V _{cc}		
		EVENT, UD	V _∞ = 2.7~5.5V サブアクティブを含む	-0.3	ı	0.3V _{cc}	V	
		OSC,		-0.3	-	0.5	V	
			V _{cc} = 2.7~5.5V サブアクティブを含む	-0.3	-	0.3		
		P0 ₀ ~ P0 ₇ P1 ₀ ~ P1 ₇ P2 ₀ ~ P2 ₇ P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PA ₀ ~ PA ₇	V_{cc} = 2.7 ~ 5.5 V サブアクティブを含む	-0.3	-	0.3V _{cc}	V	
		P4 ₀ ~ P4 ₅	V _∞ = 2.7 ~ 5.5V サブアクティブを含む	-0.3	-	0.3V _{cc}	V	
出力 High レベル	V_{OH}	P1 ₀ ~ P1 ₅ P2 ₀ ~ P2 ₇	-I _{OH} = 1.0mA	V _{cc} -1.0	-	-	٧	
		P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇	-I _{OH} = 0.5mA	V _{cc} -0.5	1	-		
		PWM、SO ₁ 、SO ₂ SCK ₁ 、SCK ₂ PA ₀ ~ PA ₇	$V_{CC} = 2.7 \sim 5.5 V$ $-I_{OH} = 0.3 mA$	V _{cc} -0.5	-	-		

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
出力 High レベル	V_{OH}	P4 ₀ ~ P4 ₅	-I _{OH} = 15mA	V _{cc} -3.0	-	-	V	
			-I _{OH} = 10mA	V _{cc} -2.0	-	-		
			-I _{OH} = 4mA	V _{cc} -1.0	-	-		
			V _{CC} = 2.7 ~ 5.5V -I _{OH} = 4mA	-	V _{cc} -1.0	-	V	参考値
出力 Low レベル	V _{oL}	P1 ₀ ~ P1 ₅ P2 ₀ ~ P2 ₇	$V_{cc} = 4.0 \sim 5.5 V$ $I_{oL} = 1.6 mA$	i	1	0.4	V	
		P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PWM, SO ₁ , SO ₂ SCK ₁ , SCK ₂ PA ₀ ~ PA ₇	$V_{CC} = 2.7 \sim 5.5V$ $I_{OL} = 0.5 \text{mA}$	1	0.4	-	V	参考値
入力リーク電流		RES	$V_{IN} = 0 \sim V_{CC}$	-	-	40	μА	
入出力リーク 電流	I _{IL}	TEST SCK_1 , SCK_2 SI_1 , SI_2 $\overline{IRQ}_0 \sim \overline{IRQ}_5$ \overline{EVENT} , UD , OSC_1 $PO_0 \sim PO_7$ $P1_0 \sim P1_6$ $P2_0 \sim P2_7$ $P8_0 \sim P8_7$ $P9_0 \sim P9_7$ $P4_0 \sim P4_7$	V _{IN} = 0.0 ~ V _{cc}	-	-	1	μΑ	
		P4 ₀ ~ P4 ₅ P1 ₇	V _{IN} = 0.0 ~ V _{CC}	-	-	2	μА	
入力容量	C _{IN}	電源端子を除く 入力端子および 入出力端子	$f = 1MHz, V_{IN} = 0V$ $T_a = 25$	-	-	20	pF	
		P1 ₆ /EVENT		-	-	35		
		RES		-	-	70		
アクティブモード	I _{OPE}	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	17	-	mA	参考値
CPU 動作時			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	9	-		1
消費電流			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	6	-		
アクティブモード	I _{RES}	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	6	9	mA	1
リセット時			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	3	5	1	
消費電流			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	1.5	-	1	
スリープモード	ISLEEP	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	2.5	3.5	mA	1
消費電流			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	1.5	2.0]	
			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	1.0	-		
サブアクティブ	I _{SUB}	V _{cc}	V _{cc} = 2.7V	-	6	20	μА	
モード消費電流			32kHz 水晶発振子使用時	-	11	-	μА	2
			V _{cc} = 5.0V	-	16	-	μΑ	参考値
			32kHz 水晶発振子使用時	-	22	•	μА	2

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
ウォッチモード	I _{WATCH}	V _{cc}	V _{cc} = 2.7V	-	3.2	6	μΑ	
消費電流			32kHz 水晶発振子使用時	-	3.8	-	μΑ	2
			V _{cc} = 5.0V	-	10	-	μΑ	参考値
			32kHz 水晶発振子使用時	-	12	-	μΑ	2
スタンバイモード	STBY	V _{cc}	32kHz 未使用	-	-	10	μΑ	
消費電流			$X_1 = V_{CC}$					
スタンバイ時	V_{STBY}	V _{cc}	32kHz 未使用	2	-	-	V	
RAM データ			$X_1 = V_{CC}$					
保持電圧								

- 【注】 TEST 端子は、 V_{ss} に接続してください。
 - 1. 出力バッファに流れる電流は除きます。
 - 2. V_{cc} V_{ss} 間にバイパス・コンデンサ 47 μF を接続した場合の参考値です。

13.2.2 HD6473614 の AC 特性

HD6473614 の AC 特性として表 13.4 に制御信号タイミングを、表 13.5 にシリアルインタフェースタイミングを示します。

表 13.4 制御信号タイミング

条件:特記なき場合は、 V_{cc} = 4.0 ~ 5.5V、 V_{ss} = 0.0V、 T_a = -20 ~ +75

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min	typ	max		
クロック発振周波数	f _{osc}	OSC ₁		2	-	8.4	MHz	
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	2	-	4.2		
クロックサイクル時間	t _{cyc}	OSC1,		119	-	500	ns	図 13.1
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	238	-	500		
インストラクションサイクル時間	ф			238	-	1000	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	476	-	1000		
サブクロック発振周波数	f _x	X ₁ , X ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	32.768	-	kHz	
サブクロックサイクル時間	t _{subcyc}	X ₁ , X ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	30.5	-	μS	
サブアクティブインストラクション	φ_{SUB}		$V_{cc} = 2.7 \sim 5.5 V$	-	244.14	-	μS	
サイクル時間								
発振安定時間 (水晶発振子)	t _{rc}	OSC ₁		-	-	40	ms	
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	60		
発振安定時間(セラミック発振子)	t _{rc}	OSC ₁ ,		1	-	20	ms	
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	1	-	40		
発振安定時間	t _{rc}	X ₁ , X ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	2	S	
外部クロック High レベル幅	t _{CPH}	OSC,		40	-	-	ns	図 13.1
			$V_{cc} = 2.7 \sim 5.5 V$	100	-	-		
外部クロック Low レベル幅	t _{CPL}	OSC,		40	-	-	ns	
			V _{cc} = 2.7 ~ 5.5V	100	-	-		
外部クロック立ち上がり時間	t _{CPr}	OSC,		-	-	20	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	-	-	20		

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min	typ	max		
外部クロック立ち下がり時間	t _{CPf}	OSC,		-	-	20	ns	図 13.1
			V _{cc} = 2.7 ~ 5.5V	-	-	20		
RES 端子 Low レベル幅	$t_{_{ m REL}}$	RES	$V_{cc} = 2.7 \sim 5.5 V$	10	1	-	ф	図 13.2
RQ 端子 High レベル幅	t _{IH}	ĪRQ₀ ~	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	図 13.3
		ĪRQ₅					ϕ_{SUB}	
IRQ 端子 Low レベル幅	$t_{\scriptscriptstyle \rm IL}$	ĪRQ₀~	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	
		ĪRQ₅					ϕ_{SUB}	
EVENT 端子 High レベル幅	$t_{\scriptscriptstyle \text{EVH}}$	EVENT	$V_{cc} = 2.7 \sim 5.5 V$	2	ı	-	ф	図 13.4
EVENT 端子 Low レベル幅	t _{evl}	EVENT	$V_{cc} = 2.7 \sim 5.5 V$	2	ı	-	ф	
UD 端子最小変化幅	t _{udh}	UD	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	図 13.5
	t _{udl}							

表 13.5 シリアルインタフェースタイミング

条件:特記なき場合は、V_{cc} = 4.0 ~ 5.5V、V_{ss} = 0.0V、T_a = -20 ~ +75

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min	typ	max		
出力転送クロックサイクルタイミ ング	t _{scyc}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	2	1	-	ф	図 13.6
出力転送クロック High レベル幅	t _{sckh}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
出力転送クロック Low レベル幅	t _{sckl}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
出力転送クロック立ち上がり時間	t _{sckr}	SCK ₁ ,		ı	-	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	ı	-	80		
出力転送クロック立ち下がり時間	t _{sckf}	SCK ₁ ,		-	1	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	1	-	80		
入力転送クロックサイクルタイミ ング	t _{scyc}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	1	-	-	ф	
入力転送クロック High レベル幅	t _{sckh}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
入力転送クロック Low レベル幅	t _{sckl}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
入力転送クロック立ち上がり時間	t _{sckr}	SCK ₁ ,		-	-	60	ns	
		SCK ₂	V _{cc} = 2.7 ~ 5.5V	-	-	80		
入力転送クロック立ち下がり時間	t _{sckf}	SCK ₁		1	-	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	ı	1	80		
シリアル出力データ遅延時間	t _{dSO}	SO ₁ , SO ₂		-	-	200	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	-	-	350		
シリアル入力データセットアップ	t _{sSI}	SI ₁ , SI ₂		230	-	-	ns	
時間			$V_{cc} = 2.7 \sim 5.5 V$	470	-	-		
シリアル入力データホールド時間	t _{hSI}	SI ₁ , SI ₂		230	-	-	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	470	-	-		

項目	記号	適用端子	測定条件	規格値			単位	参照図
				min	typ	max		
転送保留時間	t _{sck2}	SCK ₂	SCK₂が入力の時	0.2	-	40	μS	図 13.7
			SCK₂が入力の時	0.4	-	40		
			$V_{cc} = 2.7 \sim 5.5 V$					
			SCK₂が出力の時	-	-	1	t _{scyc}	
			$V_{cc} = 2.7 \sim 5.5 V$					
転送終了確認時間	t _{cs}	CS	$V_{cc} = 2.7 \sim 5.5 V$	3	-	4	ф	

13.2.3 HD6473614 の A/D 変換器特性

表 13.6 に HD6473614 の A/D 変換器特性を示します。

表 13.6 A/D 变換器特性

条件:特記なき場合は、 V_{cc} = 4.0 ~ 5.5V、 V_{ss} = 0.0V、 T_a = -20 ~ +75

水口・13 m/など 物口は	V CC - T	0.01	$\frac{1}{100} = 0.00 \text{V}, \frac{1}{10} = \frac{1}{100} = $					
項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
アナログ電源電圧	AV_{cc}	AV_{cc}		V _{cc} -0.3	V_{cc}	V _{cc} +0.3	V	
アナログ入力電圧	AV	$AN_0 \sim AN_7$		AV _{ss}	1	AV_{cc}	V	
アナログ電源電流	Al _{cc}	AV_{cc}	$AV_{cc} = 5V$	-	1	200	μΑ	
	Alstop		リセットおよび	-	-	10	μΑ	
			低消費電力モード時					
アナログ入力容量	C _{AIN}	AN ₀ ~ AN ₇		-	-	30	pF	
許容信号源	R	$AN_0 \sim AN_7$		-	1	10	kΩ	
インピーダンス								
分解能				-	i	8	ビット	
絶対精度			$V_{cc} = AV_{cc} = 5V$	-	-	± 2.5	LSB	
			$V_{cc} = AV_{cc} = 4.0 \sim 5.5V$	-	± 2.5	-		参考値
変換時間				31	15.5	14.8	μS	

13.3 HD6433613、HD6433614 の電気的特性

13.3.1 HD6433613、HD6433614 の DC 特性

HD6433613、HD6433614の出力許容電流値を表 13.7 に、DC 特性を表 13.8 に示します。

表 13.7 出力許容電流値

条件: $V_{cc} = 4.0 \sim 5.5 \text{V}$ 、 $V_{ss} = 0.0 \text{V}$ 、 $T_a = -20 \sim +75$

3K11 : VCC 1:0 0:0 V VSS 0:0 V Va 20				
項目	記号	規格値	単位	注記
許容入力電流 (LSIへの流入)	Io	2	mA	1、2
許容出力電流(LSIからの流出)	-I _o	2	mA	2、3
許容出力電流 (LSI からの流出)	-l _o	20	mA	3、4
許容総入力電流 (LSIへの流入)	ΣI_{o}	50	mA	5
許容総出力電流(LSIからの流出)	-Σl ₀	150	mA	6

- 【注】 1. 許容入力電流とは、各入出力端子から V_{ss}へ流し込める電流の最大値です。
 - 2. 標準端子に適用します。
 - 3. 許容出力電流とは、V_{cc}から各入出力端子へ流し出せる電流の最大値です。
 - 4. PMOS オープンドレイン端子に適用します。
 - 5. 許容総入力電流とは、同時に全入出力端子から V_{ss}へ流し込める電流の総和です。
 - 6. 許容総出力電流とは、 V_{cc} から全入出力端子へ流し出せる電流の総和です。

表 13.8 DC 特性

条件:特記なき場合は、 V_{cc} = 4.0 ~ 5.5V、 V_{ss} = 0.0V、 T_a = -20 ~ +75

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
入力 High レベル	V _{IH}	RES, IRQ₀ ~ IRQ₅		0.8V _{cc}	-	V _{cc} +0.3	٧	
		SCK ₁ , SCK ₂ SI ₁ , SI ₂	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.9V _{cc}	1	V _{cc} +0.3		
		EVENT, UD	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.7V _{cc}	1	V _{cc} +0.3	٧	
		OSC,		V _{cc} -0.5	-	V _{cc} +0.3	٧	
			V _∞ = 2.5 ~ 5.5V サブアクティブを含む	V _{cc} -0.3	1	V _{cc} +0.3		
		P0 ₀ ~ P0 ₇ P1 ₀ ~ P1 ₆ P2 ₀ ~ P2 ₇ P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PA ₀ ~ PA ₇	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.7V _{cc}	-	V _{cc} +0.3	V	
		P4 ₀ ~ P4 ₅ P1 ₇	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.7V _{cc}	1	V _{cc} +0.3	V	
入力 Low レベル	V _{IL}	RES, SCK ₁ , SCK ₂		-0.3	-	0.2V _{cc}	V	
		IRQ₀ ~ IRQ₅ SI₁、SI₂	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.1V _{cc}		

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
入力 Low レベル	V _{IL}	EVENT, UD	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3V _{cc}	V	
		OSC,		-0.3	-	0.5	V	
			V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3		
		P0 ₀ ~ P0 ₇ P1 ₀ ~ P1 ₆ P2 ₀ ~ P2 ₇ P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PA ₀ ~ PA ₇	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3V _{cc}	V	
		P4 ₀ ~ P4 ₅ P1 ₇	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3V _{cc}	V	
出力 High レベル	V _{OH}	P1 ₀ ~ P1 ₅ P2 ₀ ~ P2 ₇	-I _{OH} = 1.0mA	V _{cc} -1.0	-	-	V	
		P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇	-I _{OH} = 0.5mA	V _{cc} -0.5	-	ı		
		$PWM_{0} SO_{1} SO_{2}$ $PA_{0} \sim PA_{7}$	$V_{CC} = 2.7 \sim 5.5V$ $-I_{OH} = 0.3 \text{mA}$	V _{cc} -0.5	-	-		
		P4 ₀ ~ P4 ₅	-I _{OH} = 15mA	V _{cc} -3.0	-	-	V	
			-I _{OH} = 10mA	V _{cc} -2.0	-	-		
			$-I_{OH} = 4mA$	V _{cc} -1.0	-	-		
			$V_{\rm cc} = 2.7 \sim 5.5 V$ $-I_{\rm oH} = 4 {\rm mA}$	-	V _{cc} -1.0	-	V	参考値
出力 Low レベル	V_{oL}	P1 ₀ ~ P1 ₅ P2 ₀ ~ P2 ₇	$V_{CC} = 4.0 \sim 5.5 V$ $I_{OL} = 1.6 mA$	-	-	0.4	٧	
		$P8_0 \sim P8_7$ $P9_0 \sim P9_7$ $PWM \setminus SO_1 \setminus SO_2$ $PA_0 \sim PA_7$	$V_{cc} = 2.7 \sim 5.5 V$ $I_{oL} = 0.5 mA$	-	0.4	-	V	参考値
入力リーク電流	I _{IL}	RES	マスク ROM 版 V _{IN} = 0.0~V _{cc}	-	-	1	μА	
入出力リーク 電流	I _{IL}	TEST SCK ₁ , SCK ₂ SI ₂ , SI ₂ IRQ ₀ ~ IRQ ₅ EVENT, UD, OSC ₁ PO ₀ ~ PO ₇ P2 ₀ ~ P2 ₇ P1 ₀ ~ P1 ₆ P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PA ₀ ~ PA ₇	$V_{IN} = 0.0 \sim V_{CC}$	-	-	1	μΑ	
		P4 ₀ ~ P4 ₇ P1 ₇	$V_{IN} = 0.0 \sim V_{CC}$	-	-	2	μА	

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
プルアップ MOS 電流	-I _P	P1 ₀ ~ P1 ₆ P2 ₀ ~ P2 ₇	$V_{CC} = 5V$, $V_{IN} = 0V$	50	-	300	μА	
		P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PA ₀ ~ PA ₇	$V_{cc} = 2.7V, V_{iN} = 0V$	-	25	-		参考値
入力容量	C _{IN}	電源端子を除く 入力端子および 入出力端子	$f = 1MHz$, $V_{IN} = 0V$ $T_a = 25$	-	1	15	pF	
		P1,		-	-	30		
アクティブモード	I _{OPE}	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	15	-	mA	参考值
CPU 動作時消費			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	8	-		1
電流			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	5	-		
アクティブモード	I _{RES}	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	5	8	mA	1
リセット時消費			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	2.5	4		
電流			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	1.3	-		
スリープモード	ISLEEP	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	2	3	mA	1
消費電流			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	1	1.5		
			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	0.6	-		
サブアクティブ	I _{SUB}	V _{cc}	$V_{cc} = 2.5V$	-	5	20	μΑ	
モード消費電流			32kHz 水晶発振子使用時	-	9	-	μΑ	2
			V _{cc} = 5.0V	-	13	-	μА	参考値
			32kHz 水晶発振子使用時	-	20	-	μА	2
ウォッチモード	I _{WATCH}	V _{cc}	$V_{cc} = 2.5V$	-	2.2	5	μΑ	
消費電流			32kHz 水晶発振子使用時	-	2.8	-	μА	2
			V _{cc} = 5.0V	-	6	-	μΑ	参考値
			32kHz 水晶発振子使用時	-	8	-	μΑ	2
スタンバイ モード消費電流	I _{STBY}	V _{cc}	32kHz 水晶発振子未使用 X, = V _{cc}	-	1	5	μА	
スタンバイ時 RAM データ 保持電圧	V _{STBY}	V _{cc}	32kHz 水晶発振子未使用 X ₁ = V _{cc}	2	-	-	V	

【注】 TEST 端子は、 V_{ss} に接続してください。

- 1. プルアップ MOS や出力バッファに流れる電流は除きます。 2. V_{cc} V_{ss} 間にバイパス・コンデンサ 47 μ F を接続した場合の参考値です。

13.3.2 HD6433613、HD6433614のAC特性

HD6433613、HD6433614 の AC 特性として表 13.9 に制御信号タイミングを、表 13.10 にシリアルインタフェースタイミングを示します。

表 13.9 制御信号タイミング

条件:特記なき場合は、V_{cc} = 4.0 ~ 5.5V、V_{ss} = 0.0V、T_a = -20 ~ +75

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min	typ	max		
クロック発振周波数	f_{osc}	OSC ₁ ,		2	-	8.4	MHz	
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	2	-	4.2		
クロックサイクル時間	t _{cyc}	OSC1,		119	-	500	ns	図 13.1
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	238	-	500		
インストラクションサイクル時間	ф			238	-	1000	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	476	-	1000		
サブクロック発振周波数	f _x	X ₁ , X ₂	$V_{cc} = 2.5 \sim 5.5 V$	-	32.768	-	kHz	
サブクロックサイクル時間	t _{subcyc}	X ₁ , X ₂	$V_{cc} = 2.5 \sim 5.5 V$		30.5	-	μS	
サブアクティブインストラクション サイクル時間	φ_{SUB}		$V_{cc} = 2.5 \sim 5.5 V$	1	244.14	1	μS	
発振安定時間 (水晶発振子)	t _{rc}	OSC,		ı	-	40	ms	
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	60		
発振安定時間(セラミック発振子)	t _{rc}	OSC,			-	20	ms	
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	40		
発振安定時間	t _{rc}	X ₁ , X ₂	$V_{cc} = 2.7 \sim 5.5 V$	ı	-	2	s	
外部クロック High レベル幅	t _{cph}	OSC,		40	-	-	ns	図 13.1
			$V_{cc} = 2.7 \sim 5.5 V$	100	-	-		
外部クロック Low レベル幅	t _{CPL}	OSC,		40	-	•	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	100	-	-		
外部クロック立ち上がり時間	t _{CPr}	OSC,		-	-	20	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	ı	-	20		
外部クロック立ち下がり時間	t _{CPf}	OSC,		ı	-	20	ns	
			V _{cc} = 2.7 ~ 5.5V	-	-	20		
RES 端子 Low レベル幅	t _{REL}	RES	V _{cc} = 2.7 ~ 5.5V	10	-	-	ф	図 13.2
IRQ 端子 High レベル幅	t _{IH}	ĪRQ₀ ~ ĪRQ₅	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	φ φ _{sub}	図 13.3
ĪRQ 端子 Low レベル幅	t _{IL}	IRQ₀~ IRQ₅	V _{cc} = 2.7 ~ 5.5V	2	-	-	ф ф _{SUB}	
EVENT 端子 High レベル幅	t _{EVH}	EVENT	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	図 13.4
EVENT 端子 Low レベル幅	t _{EVL}	EVENT	V _{cc} = 2.7 ~ 5.5V	2	-	-	ф	
UD 端子最小変化幅	t _{UDH}	UD	V _{cc} = 2.7 ~ 5.5V	2	-	-	ф	図 13.5

表 13.10 シリアルインタフェースタイミング条件:特記なき場合は、 V_{cc} = 4.0 ~ 5.5V、 V_{ss} = 0.0V、 T_a = -20 ~ +75

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min	typ	max		
出力転送クロックサイクルタイミ ング	t _{scyc}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	2	1	-	ф	図 13.6
出力転送クロック High レベル幅	t _{sckh}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
出力転送クロック Low レベル幅	t _{sckl}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
出力転送クロック立ち上がり時間	t _{sckr}	SCK ₁ ,		-	-	60	ns	1
		SCK ₂	V _{cc} = 2.7 ~ 5.5V	-	-	80		
出力転送クロック立ち下がり時間	t _{SCKf}	SCK,		-	-	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	80		
入力転送クロックサイクルタイミ ング	t _{scyc}	SCK ₁ 、 SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	1	ı	-	ф	
入力転送クロック High レベル幅	t _{sckh}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
入力転送クロック Low レベル幅	t _{SCKL}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
入力転送クロック立ち上がり時間	t _{sckr}	SCK ₁ ,		-	-	60	ns	
		SCK ₂	V _{cc} = 2.7 ~ 5.5V	-	-	80		
入力転送クロック立ち下がり時間	t _{SCKf}	SCK,		-	-	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	80		
シリアル出力データ遅延時間	t _{dSO}	SO_1 , SO_2		-	-	200	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	-	-	350		
シリアル入力データセットアップ	t _{sSI}	SI ₁ , SI ₂		230	-	-	ns	
時間 			$V_{cc} = 2.7 \sim 5.5 V$	470	-	-		
シリアル入力データホールド時間	t _{hSI}	SI ₁ , SI ₂		230	-	-	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	470	-	-		
転送保留時間	t _{SCK2}	SCK ₂	SCK₂が入力時	0.2	-	40	μS	図 13.7
			SCK₂が入力時 V cc = 2.7 ~ 5.5V	0.4	ı	40		
			SCK ₂ が出力時 V _{cc} = 2.7~5.5V	-	-	1	t _{scyc}	
転送終了確認時間	t _{cs}	CS	V _{cc} = 2.7 ~ 5.5V	3	-	4	ф	1

13.3.3 HD6433613、HD6433614 の A/D 変換器特性

表 13.11 に A/D 変換器特性を示します。

表 13.11 A/D 変換器特性

条件:特記なき場合は、V_{cc} = 4.0 ~ 5.5V、V_{ss} = 0.0V、T_a = -20 ~ +75

ボロ・行品など物口は	, V _{CC} - 4	.0 0.0 1	$\frac{1}{100} = 0.00$, $\frac{1}{10} = \frac{1}{100} = \frac{1}{100}$					
項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
アナログ電源電圧	AV_cc	AV_cc		V _{cc} -0.3	V_{cc}	V _{cc} +0.3	V	
アナログ入力電圧	AV	$AN_0 \sim AN_7$		AV _{ss}	-	AV_{cc}	٧	
アナログ電源電流	Al _{cc}	AV_{cc}	AV _{cc} = 5V	-	-	200	μΑ	
	Al _{stop}		リセットおよび 低消費電力モード時	-	-	10	μΑ	
アナログ入力容量	CAIN	$AN_0 \sim AN_7$		-	-	30	рF	
許容信号源 インピーダンス	R _{AIN}	AN ₀ ~ AN ₇		-	-	10	kΩ	
分解能				-	-	8	ビット	
絶対精度			$V_{cc} = AV_{cc} = 5V$	-	-	± 2.5	LSB	
			$V_{cc} = AV_{cc} = 4.0 \sim 5.5V$	-	± 2.5	-		参考値
変換時間				31	15.5	14.8	μS	

13.4 HD6433612 の電気的特性

13.4.1 HD6433612 の DC 特性

HD6433612 の出力許容電流値を表 13.12 に、DC 特性を表 13.13 に示します。

表 13.12 出力許容電流値

条件: $V_{CC} = 4.0 \sim 5.5 V$ 、 $V_{SS} = 0.0 V$ 、 $T_a = -20 \sim +75$

項目	記号	規格値	単位	注記
許容入力電流 (LSI への流入)	I _o	2	mA	1、2
許容出力電流(LSI からの流出)	-I ₀	2	mA	2、3
許容出力電流(LSI からの流出)	-I ₀	20	mA	3、4
許容総入力電流(LSI への流入)	ΣI_{o}	50	mA	5
許容総出力電流(LSI からの流出)	-Σl _o	150	mA	6

- 【注】 1. 許容入力電流とは、各入出力端子から V_{ss}へ流し込める電流の最大値です。
 - 2. 標準端子に適用します。
 - 3. 許容出力電流とは、 V_{cc} から各入出力端子へ流し出せる電流の最大値です。
 - 4. PMOS オープンドレイン端子に適用します。
 - 5. 許容総入力電流とは、同時に全入出力端子から V_{ss} へ流し込める電流の総和です。
 - 6. 許容総出力電流とは、V_∞から全入出力端子へ流し出せる電流の総和です。

表 13.13 DC 特性 条件:特記なき場合は、 V_{cc} = 4.0 ~ 5.5V、 V_{ss} = 0.0V、 T_a = -20 ~ +75

項目	記号	適用端子	_{ss} = 0.0V、T _a = -20~+75 測定条件		規格値		単位	注記
				min	typ	max		
入力 High レベル	V_{IH}	RES、 IRQ₀ ~ IRQ₅		0.8V _{cc}	-	V _{cc} +0.3	V	
		SCK ₁ , SCK ₂ SI ₁ , SI ₂	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.9V _{cc}	-	V _{cc} +0.3		
		EVENT, UD	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.7V _{cc}	-	V _{cc} +0.3	V	
		OSC,		V _{cc} -0.5	-	V _{cc} +0.3	V	
			V _∞ = 2.5 ~ 5.5V サブアクティブを含む	V _{cc} -0.3	-	V _{cc} +0.3		
		$P0_{0} \sim P0_{7}$ $P1_{0} \sim P1_{6}$ $P2_{0} \sim P2_{7}$ $P8_{0} \sim P8_{7}$ $P9_{0} \sim P9_{7}$ $PA_{0} \sim PA_{7}$	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.7V _{cc}	-	V _{cc} +0.3	>	
		P4 ₀ ~ P4 ₅ P1 ₇	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	0.7V _{cc}	-	V _{cc} +0.3	V	
入力 Low レベル V _L	V _{IL}	$\begin{array}{c c} SCK_1, & SCK_2 \\ \hline IRQ_0 \sim \overline{IRQ}_5 \\ SI_1, & SI_2 \end{array}$		-0.3	-	0.2V _{cc}	٧	
			V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.1V _{cc}		
		EVENT, UD	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3V _{cc}	٧	
		OSC,		-0.3	-	0.5	>	
			V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3		
		$P0_{0} \sim P0_{7}$ $P1_{0} \sim P1_{6}$ $P2_{0} \sim P2_{7}$ $P8_{0} \sim P8_{7}$ $P9_{0} \sim P9_{7}$ $PA_{0} \sim PA_{7}$	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3V _{cc}	V	
		P4 ₀ ~ P4 ₅ P1 ₇	V _∞ = 2.5 ~ 5.5V サブアクティブを含む	-0.3	-	0.3V _{cc}	V	
出力 High レベル	V_{OH}	P1 ₀ ~ P1 ₅ P2 ₀ ~ P2 ₇	-I _{OH} = 1.0mA	V _{cc} -1.0	-	-	V	
		P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇	-I _{OH} = 0.5mA	V _{cc} -0.5	-	-		
		SO ₁ , SO ₂ SCK ₁ , SCK ₂ PA ₀ ~ PA ₇	$V_{cc} = 2.7 \sim 5.5 V$ $-I_{OH} = 0.3 mA$	V _{cc} -0.5	-	-		

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
出力 High レベル	V_{OH}	P4 ₀ ~ P4 ₅	-I _{OH} = 15mA	V _{cc} -3.0	-	-	V	
			-I _{OH} = 10mA	V _{cc} -2.0	-	-		
			-I _{OH} = 4mA	V _{cc} -1.0	-	-		
			$V_{cc} = 2.7 \sim 5.5V$ $-I_{OH} = 4mA$	-	V _{cc} -1.0	-	V	参考値
出力 Low レベル	V _{oL}	P1 ₀ ~ P1 ₅ P2 ₀ ~ P2 ₇	$V_{cc} = 4.0 \sim 5.5 V$ $I_{oL} = 1.6 mA$	-	-	0.4	V	
		P8, ~ P8, P9, ~ P9, SO ₁ , SO ₂ , SCK ₁ , SCK ₂ PA, ~ PA,	$V_{CC} = 2.7 \sim 5.5V$ $I_{OL} = 0.5 \text{mA}$	-	0.4	-	V	参考値
入力リーク電流	I _{IL}	RES	マスク ROM 版 V _{IN} = 0.0~V _{CC}	-	-	1	μА	
入出力リーク電流	I _{IL}	TEST SCK_1 , SCK_2 SI_1 , SI_2 $\overline{IRQ_0} \sim \overline{IRQ_5}$ \overline{EVENT} , UD , OSC_1 $P0_0 \sim P0_7$ $P2_0 \sim P2_7$ $P1_0 \sim P1_6$ $P8_0 \sim P8_7$ $P9_0 \sim P9_7$ $P4_0 \sim P4_7$	$V_{IN} = 0.0 \sim V_{CC}$ $V_{IN} = 0.0 \sim V_{CC}$	-	-	2	μΑ	
プルアップ	-I _P	P1 ₇ P1 ₆	$V_{CC} = 5V$, $V_{IN} = 0V$	50	-	300	μΑ	
MOS 電流	·	P2 ₀ ~ P2 ₇						
		P8 ₀ ~ P8 ₇ P9 ₀ ~ P9 ₇ PA ₀ ~ PA ₇	$V_{cc} = 2.7V, V_{iN} = 0V$	-	25	-		参考値
入力容量	C _{IN}	電源端子を除く 入力端子および 入出力端子	$f = 1MHz, V_{IN} = 0V$ $T_a = 25$	-	-	15	pF	
		P1,		-	-	30		
アクティブモード	I _{OPE}	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	15	-	mA	参考値
CPU 動作時消費			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	8	-		1
電流			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	5	-		
アクティブモード	I _{RES}	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	5	8	mA	1
リセット時 消費電流			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	2.5	4		
			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	1.3	-		
スリープモード	ISLEEP	V _{cc}	$V_{cc} = 5V$, $f_{osc} = 8MHz$	-	2	3	mA	1
消費電流			$V_{cc} = 5V$, $f_{osc} = 4MHz$	-	1	1.5		
			$V_{cc} = 3V$, $f_{osc} = 4MHz$	-	0.6	-		

項目	記号	適用端子	測定条件		規格値		単位	注記
				min	typ	max		
サブアクティブ	I _{SUB}	V _{cc}	V _{cc} = 2.5V	1	5	20	μΑ	
モード消費電流			32kHz 水晶発振子使用時	-	9	-	μΑ	2
			V _{cc} = 5.0V	-	13	-	μΑ	参考値
			32kHz 水晶発振子使用時	-	20	-	μΑ	2
ウォッチモード	I _{WATCH}	V _{cc}	V _{cc} = 2.5V	-	2.2	5	μΑ	
消費電流			32kHz 水晶発振子使用時	-	2.8	-	μΑ	2
			V _{cc} = 5.0V	-	6	-	μΑ	参考値
			32kHz 水晶発振子使用時	-	8	-	μΑ	2
スタンバイモード 消費電流	I _{STBY}	V _{cc}	32kHz 水晶発振子未使用 X ₁ = V _{cc}	-	-	5	μА	
スタンバイ時 RAM データ 保持電圧	V _{STBY}	V _{cc}	32kHz 水晶発振子未使用 X ₁ = V _{cc}	2	-	1	V	

【注】 TEST 端子は、 V_{ss} に接続してください。

- 1. プルアップ MOS や出力バッファに流れる電流は除きます。
- 2. V_{cc} V_{ss} 間にバイパス・コンデンサ 47 μF を接続した場合の参考値です。

13.4.2 HD6433612 の AC 特性

HD6433612 の AC 特性として表 13.14 に制御信号タイミングを、表 13.15 にシリアルインタフェースタイミングを示します。

表 13.14 制御信号タイミング

条件:特記なき場合は、Vcc=4.0~5.5V、Vss=0.0V、Ta=-20~+75

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min	typ	max		
クロック発振周波数	f _{osc}	OSC,		2	-	8.4	MHz	
		OSC ₂	V _{cc} = 2.7 ~ 5.5V	2	-	4.2		
クロックサイクル時間	t _{cyc}	OSC ₁		119	-	500	ns	図 13.1
		OSC ₂	$V_{cc} = 2.7 \sim 5.5 V$	238	-	500		
インストラクションサイクル時間	ф			238	-	1000	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	476	-	1000		
サブクロック発振周波数	f _x	X ₁ , X ₂	$V_{cc} = 2.5 \sim 5.5 V$	-	32.768	-	kHz	
サブクロックサイクル時間	t _{subcyc}	X ₁ , X ₂	$V_{cc} = 2.5 \sim 5.5 V$	-	30.5	-	μS	
サブアクティブインストラクション サイクル時間	ф _{ѕив}		$V_{cc} = 2.5 \sim 5.5 V$	-	244.14	-	μS	
発振安定時間(水晶発振子)	t _{rc}	OSC ₁ ,		-	-	40	ms	
		OSC ₂	V _{cc} = 2.7 ~ 5.5V	-	-	60		
発振安定時間(セラミック発振子)	t _{rc}	OSC ₁ ,		-	-	20	ms	
		OSC ₂	V _{cc} = 2.7 ~ 5.5V	ı	-	40		
発振安定時間	t _{rc}	X ₁ , X ₂	$V_{cc} = 2.7 \sim 5.5 V$	1	-	2	S	

項目	記号	適用端子	測定条件		規格値		単位	参照図
				min	typ	max		
外部クロック High レベル幅	t _{CPH}	OSC,		40	-	-	ns	図 13.1
			$V_{cc} = 2.7 \sim 5.5 V$	100	1	-		
外部クロック Low レベル幅	t _{CPL}	OSC,		40	1	•	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	100	-	-		
外部クロック立ち上がり時間	t _{CPr}	OSC,		-	1	20	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	1	1	20		
外部クロック立ち下がり時間	t _{CPf}	OSC,		-	-	20	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	-	-	20		
RES 端子 Low レベル幅	t _{rel}	RES	$V_{cc} = 2.7 \sim 5.5 V$	10	1	-	ф	図 13.2
IRQ 端子 High レベル幅	t _{iH}	ĪRQ₀ ~	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	図 13.3
		ĪRQ₅					ϕ_{SUB}	
IRQ 端子 Low レベル幅	t _{IL}	ĪRQ₀~	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	
		ĪRQ₅					$\phi_{\sf SUB}$	
EVENT 端子 High レベル幅	t _{evh}	EVENT	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	図 13.4
EVENT 端子 Low レベル幅	t _{EVL}	EVENT	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	
UD 端子最小変化幅	t _{udh}	UD	$V_{cc} = 2.7 \sim 5.5 V$	2	-	-	ф	図 13.5
	t _{UDL}							

表 13.15 シリアルインタフェースタイミング 条件:特記なき場合は、V_{cc} = 4.0~5.5V、V_{ss} = 0.0V、T_a = -20~+75

項目	記号	適用端子	測定条件	規格値			単位	参照図
				min	typ	max		
出力転送クロックサイクルタイミ ング	t _{scyc}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	2	1	-	ф	図 13.6
出力転送クロック High レベル幅	t _{sckh}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	•	-	t _{scyc}	
出力転送クロック Low レベル幅	t _{sckl}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
出力転送クロック立ち上がり時間	t _{sckr}	SCK,		-	-	60	ns	
		SCK ₂	V _{cc} = 2.7 ~ 5.5V	-	-	80		
出力転送クロック立ち下がり時間	t _{sckf}	SCK₁、		-	-	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	1	1	80		
入力転送クロックサイクルタイミ ング	t _{scyc}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	1	-	-	ф	
入力転送クロック High レベル幅	t _{sckh}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	1	-	t _{scyc}	
入力転送クロック Low レベル幅	t _{sckl}	SCK ₁ , SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	0.4	-	-	t _{scyc}	
入力転送クロック立ち上がり時間	t _{SCKr}	SCK,		-	-	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	80		
入力転送クロック立ち下がり時間	t _{sckf}	SCK ₁ ,		-	-	60	ns	
		SCK ₂	$V_{cc} = 2.7 \sim 5.5 V$	-	-	80		

項目	記号	適用端子	測定条件	規格値			単位	参照図
				min	typ	max		
シリアル出力データ遅延時間	t _{dSO}	SO ₁ , SO ₂		-	-	200	ns	図 13.6
			$V_{cc} = 2.7 \sim 5.5 V$	-	-	350		
シリアル入力データセットアップ	t _{sSI}	SI ₁ , SI ₂		230	1	-	ns	
時間			$V_{cc} = 2.7 \sim 5.5 V$	470	-	-		
シリアル入力データホールド時間	t _{hSI}	SI ₁ , SI ₂		230	-	-	ns	
			$V_{cc} = 2.7 \sim 5.5 V$	470	1	-		
転送保留時間	t _{sck2}	SCK ₂	SCK₂が入力時	0.2	-	40	μS	図 13.7
			SCK₂が入力時	0.4	-	40		
			$V_{cc} = 2.7 \sim 5.5 V$					
			SCK₂が出力時	-	-	1	t _{scyc}	
			$V_{cc} = 2.7 \sim 5.5 V$					
転送終了確認時間	t _{cs}	CS	$V_{cc} = 2.7 \sim 5.5 V$	3	-	4	ф	

13.4.3 HD6433612 の A/D 変換器特性

表 13.16 に A/D 変換器特性を示します。

表 13.16 A/D 变換器特性

条件:特記なき場合は、 V_{cc} = 4.0 ~ 5.5V、 V_{ss} = 0.0V、 T_a = -20 ~ +75

項目	記号	適用端子	測定条件	規格値			単位	注記
				min	typ	max		
アナログ電源電圧	AV_cc	AV _{cc}		V _{cc} -0.3	V_{cc}	V _{cc} +0.3	V	
アナログ入力電圧	AV_{IN}	$AN_0 \sim AN_7$		AV _{ss}	1	AV_{cc}	V	
アナログ電源電流	AI_{cc}	AV_{cc}	AV _{cc} = 5V	-	1	200	μΑ	
	Al _{stop}		リセットおよび 低消費電力モード時	-	-	10	μА	
アナログ入力容量	$C_{\scriptscriptstyleAIN}$	AN ₀ ~ AN ₇		-	-	30	pF	
許容信号源 インピーダンス	R _{AIN}	AN ₀ ~ AN ₇		-	-	10	kΩ	
分解能				-	-	8	ビット	
絶対精度			$V_{cc} = AV_{cc} = 5V$	-	-	± 2.5	LSB	
			$V_{cc} = AV_{cc} = 4.0 \sim 5.5V$	-	± 2.5	-		参考値
変換時間				31	15.5	14.8	μS	

13.5 動作タイミング

動作タイミングを図 13.1~図 13.8 に示します。




図 13.1 システムクロック入力タイミング




図 13.2 RES 端子 Low レベル幅




図 13.3 IRQ 端子入力タイミング




図 13.4 EVENT 端子最小パルス幅




図 13.5 UD 端子最小変化幅




図 13.6 SCI 入出力タイミング




図 13.7 SCI2 チップセレクトタイミング




図 13.8 出力負荷条件

13.6 マスク ROM 版と ZTAT 版の電気的特性の相違点

HD6473614 と HD6433612、HD6433613、HD6433614 の電気的特性の相違点を表 13.17 に示します。

表 13.17 マスク ROM 版と ZTAT 版の電気的特性の相違点

	!		:	\rangle	マスクROM版	/版		ZTAT版		:
目前	記事	十	通近条件	Z	ТҮР	MAX	Z	ТҮР	MAX	単位
サブアクティブの動作範囲		Vcc		2.5	٠	5.5	2.7		5.5	>
入力リーク電流	II.	RES				1		-	40	μА
人力容量	Ö	P16/EVENT			,	15		-	35	рF
		P17			,	30		-	20	
		RES				15		-	70	
アクティブモードCPU動作時	ЮРЕ	Vcc	Vcc=5V, fosc=8MHz		15			17	-	mA
消費電流			Vcc=5V, fosc=4MHz		8			6		
			Vcc=3V, fosc=4MHz	-	5	-		6	-	
アクティブモードリセット時	IRES	Vcc	Vcc=5V, fosc=8MHz		2	8		9	6	mA
消費電流			Vcc=5V, fosc=4MHz		2.5	4		3	5	
			Vcc=3V, fosc=4MHz		1.3			1.5	-	
スリープモード消費電流	SLEEP	Vcc	Vcc=5V, fosc=8MHz		2	3		2.5	3.5	
			Vcc=5V, fosc=4MHz		-	1.5		1.5	2	
			Vcc=3V, fosc=4MHz		9.0			1		
サブアクティブモード消費電流	Isua	Vcc	Vcc=2.5V(パスコン無)		2	20				Þή
			Vcc=2.5V(パスコン47μF)		6					
			Vcc=2.7V(パスコン無)				,	9	20	
			Vcc=2.7V(/パスコン47μF)				-	11	-	
			Vcc=5V(パスコン無)		13			16	-	
			Vcc=5V(/パスコン47μF)	,	20	,	,	22		
ウォッチモード消費電流	МАТСН	Vcc	Vcc=2.5V(パスコン無)		2.2	2				μA
			Vcc=2.5V(パスコン47μF)		2.8					
			Vcc=2.7V(パスコン無)					3.2	9	
			Vcc=2.7V(/パスコン47μF)					3.8		
			Vcc=5V(パスコン無)		9			10		
			Vcc=5V(/パスコン47μF)		8			12		
スタンバイモード消費電流	Іѕтву	Vcc				2			10	μA

付録

A. 命令

A.1 命令一覧

《オペレーションの記号》

Rd 8/16	汎用レジスタ(デスティネーション側)8 ビット / 16 ビット
Rs 8/16	汎用レジスタ(ソース側)8 ビット / 16 ビット
Rn 8/16	汎用レジスタ 8 ビット / 16 ビット
CCR	コンディションコードレジスタ
N	CCR の N (ネガティブ) フラグ
Z	CCR の Z (ゼロ) フラグ
V	CCR の V (オーバフロー) フラグ
С	CCR の C (キャリ) フラグ
PC	プログラムカウンタ
SP	スタックポインタ
#xx:3/8/16	イミディエイトデータ 3 ビット / 8 ビット / 16 ビット
d:8/16	ディスプレースメント 8 ビット / 16 ビット
@aa:8/16	絶対アドレス 8 ビット / 16 ビット
+	加算
-	減算
×	乗算
÷	除算
^	論理積
V	論理和
⊕	排他的論理和
\rightarrow	転送
-	論理的補数

《コンディションコードの記号》

記号	
‡	実行結果に従って変化することを表します。
*	不確定であることを表します(値を保証しません)。
0	常に 0 にクリアされることを表します。
-	実行結果に影響を受けないことを表します。

A.2 オペレーションコードマップ

表 A.1 にオペレーションコードマップを示します。表 A.1 では、命令コードの第 1 バイト (第 1 ワードのビット15~8)についてのみ示しています。

表 A.1 オペレーションコードマップ

	ш	DAA	DAS			BLE												
	Е	ADDX	SUBX			BGT	JSR		ビット操作命令									
	٥	MOV	CMP			BLT			ドット									
	С	W	CN			BGE		V*1										
	В	ADDS	SUBS			BMI		MOV*1	EEPMOV									
ę,	Α	INC	DEC			BPL	JMP											
9を示しま	6	ADD	SUB			BVS			MOV									
) が1の場	8	AE			2	BVC				٥	X	₽	BX	OR	Υ.	AND	^(
第2パイトの最上位ピット(命令コードの第1ワードのピット7)が1の場合を示します。	7	ГРС	NOT NEG		S S S	BEQ		BST BIST		ADD	ADDX	CMP	SUBX	0	XOR	AN	MOV	
第1ワード	9	ANDC	AND			BNE	RTE		BAND BIAND									
Д 1 – П	5	XORC	XOR			BCS	BSR		3XOR BIXOF									
(1) イック・	4	ORC	OR			BCC	RTS		BOR I									
)最上位ビ	3	ГРС	ROTXR ROTR			BLS			<u>0</u>									
32/1/ FO	2	O	ROTXL ROTL			ВНІ		2	BCLK									
SHP.	1	0*2	SHLR			BRN	DIVXU	Š	BNO									
	0	NOP	SHLL			BRA	MULXU	L	BSE									
	9/ \±	0	-	2	8	4	2	9	7	80	6	A	М	О	O	В	ш	

*1 PUSH、POP命令の機械語はMOV命令と同一です。 ٧,

▽第2パイトの最上位ビット(命令コードの第1ワードのビット7)が0の場合を示します。

A.3 命令実行ステート数

表 A.2 命令セット一覧

			7	パドレ	ッシン	グモ	- F /	/ 命令	長(/	ベイト)								
	ニーモニック	サイズ	8/1		c	@(d:16, Rn)	.Rn/@Rn+	@aa:8/16	@(d:8, PC)	@aa		オベレーション		コン		ィシード		ン	実行ステート数
			××#	R	@ R	@	@ 	(g)	0)(0)	000			I	Н	N	Z	٧	С	
MOV	MOV.B #xx:8,Rd	В	2									#xx:8→Rd8	\perp		1	1	0		2
	MOV.B Rs,Rd	B		2	2	_		_				Rs8→Rd8	+	\vdash	†	1	0	\vdash	4
	MOV.B @Rs,Rd				2	4		-		_		@Rs16→Rd8	+	⊢	+	+	-	⊢	
	MOV.B @(d:16,Rs),Rd	В	_		-	4	_	-	_	_		@(d:16,Rs16)→Rd8	+	⊢	†	+	0	⊢	6
	MOV.B @Rs+,Rd	В			_	_	2	_		_		@Rs16→Rd8,Rs16+1→Rs16	+	⊢		‡	0	⊢	6
	MOV.B @aa:8,Rd	В			_			2				@aa:8→Rd8	+	⊢	‡	‡	0	⊢	4
	MOV.B @aa:16,Rd	В			_			4		\vdash		@aa:16→Rd8	+		ļ.	‡	0	┡	6
	MOV.B Rs,@Rd	В			2							Rs8→@Rd16	\bot	┡	1	1	0	┡	4
	MOV.B Rs,@(d:16,Rd)	В				4						Rs8→@(d:16,Rd16)	_	┡	1	ļ	0	\vdash	6
	MOV.B Rs,@-Rd	В					2					Rd16-1→Rd16,Rs8→@Rd16	\bot	\perp	1	ļ	0	╙	6
	MOV.B Rs,@aa:8	В						2				Rs8→@aa:8	\bot	L	1	1	0	╙	4
	MOV.B Rs,@aa:16	В						4				Rs8→@aa:16	\bot		1	1	0	╙	6
	MOV.W #xx:16,Rd	W	4					_				#xx:16→Rd	\bot		ļ	ļ	0	╙	4
	MOV.W Rs,Rd	W		2								Rs16→Rd16	_	╙	1	1	0	╙	2
	MOV.W @Rs,Rd	W			2							@Rs16→Rd16	\perp		‡	1	0	L	4
	MOV.W @(d:16,Rs),Rd	W				4						@(d:16,Rs16)→Rd16	\perp		‡	1	0		6
	MOV.W @Rs+,Rd	W					2					@Rs16→Rd16,Rs16+2→Rs16			‡	1	0	L	6
	MOV.W @aa:16,Rd	W						4				@aa:16→Rd16			‡	1	0	L	6
	MOV.W Rs,@Rd	W			2							Rs16→@Rd16			‡	‡	0		4
	MOV.W Rs,@(d:16,Rd)	W				4						Rs16→@(d:16,Rd16)			‡	1	0		6
	MOV.W Rs,@-Rd	W					2					Rd16-2→Rd16,Rs16→@Rd16			‡	‡	0		6
	MOV.W Rs,@aa:16	W						4				Rs16→@aa:16	T		‡	‡	0		6
POP	POP Rd	W					2					@SP→Rd16,SP+2→SP	1		1	1	0		6
PUSH	PUSH Rs	W					2					SP-2→SP,Rs16→@SP	1		1	1	0		6
ADD	ADD.B #xx:8,Rd	В	2									Rd8+#xx:8→Rd8	1	1	1	1	1	1	2
	ADD.B Rs,Rd	В		2								Rd8+Rs8→Rd8	\top	1	‡	1	1	1	2
	ADD.W Rs,Rd	W		2								Rd16+Rs16→Rd16	1		1	1	1	1	2
ADDX	ADDX.B #xx:8,Rd	В	2									Rd8+#xx:8+C→Rd8	\top	1	‡		1	1	2
	ADDX.B Rs,Rd	В		2								Rd8+Rs8+C→Rd8	\top	1	1		1	1	2
ADDS	ADDS.W #1,Rd	W		2								Rd16+1→Rd16	\top						2
	ADDS.W #2,Rd	W		2								Rd16+2→Rd16	\top				Г		2
INC	INC.B Rd	В		2								Rd8+1→Rd8	1		‡	1	1		2
DAA	DAA.B Rd	В		2								Rd8 10進補正→Rd8	1	*	1	1	*		2
SUB	SUB.B Rs,Rd	В		2								Rd8-Rs8→Rd8	1	1	1	1	1	1	2
	SUB.W Rs,Rd	W		2								Rd16-Rs16→Rd16	\top	Ė	1				2
SUBX	SUBX.B #xx:8,Rd	В	2									Rd8-#xx:8-C→Rd8	\top	1	İ	Ė	Ì		2
	SUBX.B Rs.Rd	В		2								Rd8-Rs8-C→Rd8	\top	Ì	İ		Ì	Ħ	2
SUBS	SUBS.W #1,Rd	W		2			İ					Rd16-1→Rd16	Т	Ė	Ė	Г	Ė	Ė	2
	SUBS.W #2,Rd	W		2			İ					Rd16-2→Rd16	\top	Т	Г	Г	т	Т	2
DEC	DEC. B Rd	В		2								Rd8-1→Rd8	\top	П	1	1	1	Т	2
DAS	DAS. B Rd	В		2								Rd8 10進補正→Rd8	\top	*	İ		*	T	2
NEG	NEG. B Rd	В		2								0-Rd→Rd	$^{+}$	I	İ	İ	1	1	2
CMP	CMP. B #xx:8, Rd	В	2									Rd8-#xx:8	$^{+}$	Ť	İ			Ħ	2
1	CMP. B Rs, Rd	В	亡	2	\vdash			\vdash				Rd8-Rs8	$^{+}$	H	İ			-	2
	CMP. W Rs, Rd	w		2								Rd16-Rs16	+	Ť		i			2
MULXII	MULXU. B Rs, Rd	В		2								Rd8 x Rs8→Rd16	+	\vdash	ť	T'	T,	+ '	14
DIVXU	DIVXU. B Rs, Rd	В		2								Rd16 ÷ Rs8→Rd16	T				T	Г	14
4115	AND D # C D :	-			_	_		_				(RdH:余り、RdL:商)	+	L			ļ_	\vdash	
AND	AND. B #xx:8, Rd	В	2			_		_		\vdash		Rd8∧#xx:8→Rd8	+	\vdash	1	1		—	2
	AND. B Rs, Rd	В	<u> </u>	2	<u> </u>	<u> </u>			\vdash	$oxed{oxed}$		Rd8∧Rs8→Rd8	\perp	\vdash	1	1	0	\vdash	2
OR	OR. B #xx:8, Rd	В	2							$oxed{oxed}$		Rd8∨#xx:8→Rd8	\perp	\vdash	1	1	0	\vdash	2
	OR. B Rs, Rd	В		2						\Box		Rd8∨Rs8→Rd8	1		1	1	0	L	2
XOR	XOR. B #xx:8, Rd	В	2									Rd8⊕#xx:8→Rd8	\perp		1	1	0	\vdash	2
1	XOR. B Rs, Rd	В		2					$oxed{oxed}$	$oxed{oxed}$		Rd8⊕Rs8→Rd8	\perp	\vdash	1	1	0	\vdash	2
NOT	NOT. B Rd	В										Rd→Rd			ı	t	0		2

			7	ドレ	ッシン	グモ	ード/	/ 命令	長()	「イト)		Τ						
	ニーモニック	サイズ	#xx:8/16	Rn	@ Rn	@ (d:16, Rn)	@-Rn/@Rn+	@aa:8/16	@ (d:8, PC)	@ @aa		オペレーション	:	コン H	٦٠	- ド		ν C	実行 ステート数
SHAL	SHAL.B Rd	В	**	2		H	_	_	Ť	_			╀	H	1	1	1	1	2
												C b ₇ b ₀							
SHAR	SHAR.B Rd	В		2								b ₇ C			ţ	‡	0	ţ	2
SHLL	SHLL.B Rd	В		2								□ - 0 C + b ₇ b ₀			ţ	‡	0	‡	2
SHLR	SHLR.B Rd	В		2								0 →			0	‡	0	‡	2
ROTXL	ROTXL.B Rd	В		2								C b7 b0			ţ	ţ	0	‡	2
ROTXR	ROTXR.B Rd	В		2								b ₇ b ₀ C			‡	‡	0	‡	2
ROTL	ROTL.B Rd	В		2								C b ₇ b ₀			ţ	ţ	0	‡	2
ROTR	ROTR.B Rd	В		2								b ₇ b ₀ C			‡	‡	0	‡	2
BSET	BSET #xx:3,Rd	В		2								(#xx:3 of Rd8)←1							2
	BSET #xx:3,@Rd BSET #xx:3,@aa:8	B			4			4				(#xx:3 of @Rd16)←1 (#xx:3 of @aa:8)←1	+	Н		\vdash	H	┢	8
	BSET Rn,Rd	В		2								(Rn8 of Rd8)←1							2
	BSET Rn,@Rd	В			4							(Rn8 of @Rd16)←1	\perp	Ш		L	L	L	8
BCLR	BSET Rn,@aa:8 BCLR #xx:3,Rd	B		2			-	4				(Rn8 of @aa:8)←1 (#xx:3 of Rd8)←0	+	Н	\vdash	\vdash	\vdash	\vdash	8 2
JOLIN	BCLR #xx:3,@Rd	В			4			\vdash		\vdash		(#xx:3 of @Rd16)←0	\vdash	Н	\vdash	\vdash	\vdash	\vdash	8
	BCLR #xx:3,@aa:8	В			Ė			4				(#xx:3 of @aa:8)←0		П					8
	BCLR Rn,Rd	В		2								(Rn8 of Rd8)←0	\Box	\Box					2
	BCLR Rn,@Rd	В		_	4		_			_		(Rn8 of @Rd16)←0	\vdash	Ш	\vdash	\vdash	\vdash	\vdash	8
BNOT	BCLR Rn,@aa:8 BNOT #xx:3,Rd	B		2			\vdash	4		\vdash		(Rn8 of @aa:8)←0 (#xx:3 of @Rd8)←(#xx:3 of Rd8)	\vdash	\vdash	\vdash	\vdash	\vdash	\vdash	8 2
5.401	BNOT #xx:3,@Rd	В			4							(#xx:3 of @Rd16)←(#xx:3 of @Rd16)	\vdash	Н	\vdash	\vdash	H	\vdash	8
	BNOT #xx:3,@aa:8	В			Ė			4				(#xx:3 of @aa:8)←(#xx:3 of @aa:8)		П					8
	BNOT Rn,Rd	В		2								(Rn8 of Rd8)←(Rn8 of Rd8)	Щ	Ц	Ĺ	Ĺ	Ĺ	Ĺ	2
	BNOT Rn,@Rd	В		_	4		_	ļ.,				(Rn8 of @Rd16) ← (Rn8 of @Rd16)	\vdash	Н		\vdash	L	L	8
BTST	BNOT Rn,@aa:8 BTST #xx:3,Rd	B		2	-		-	4				(Rn8 of @aa:8)←(Rn8 of @aa:8) (#xx:3 of Rd8)→Z	\vdash	Н	\vdash	1	\vdash	\vdash	8 2
וטוטו	BTST #xx:3,@Rd	В			4							(#xx:3 of @Rd16)→Z	+	\vdash		i i	H	\vdash	6
	BTST #xx:3,@aa:8	В			Ė			4				(#xx:3 of @aa:8)→ Z	т	H		i	Т	T	6
	BTST Rn,Rd	В		2								(Rn8 of Rd8)→Z				1			2
	BTST Rn,@Rd	В		_	4		_	_				(Rn8 of @Rd16)→Z	\sqcup	\sqcup	L	1	L	L	6
	BTST Rn,@aa:8	В						4				(Rn8 of @aa:8)→ Z		Ш		1	L	<u></u>	6

		Τ	7	パドレ	ッシン	グモ	- F /	命令	長()	「イト)									
	ニーモニック	サイズ	#xx:8/16	د	:Rn	(d:16, Rn)	@-Rn/@Rn+	@aa:8/16	(d:8, PC)	@ aa		オペレ	ーション				- F			実行 ステート数
			#	R	0)	0	(9)	(9)	ø	@			分岐条件	1	Н	N	Z	٧	С	
BLD	BLD #xx:3,Rd	В		2								(#xx:3 of Rd8)→C				┖	┺		1	2
	BLD #xx:3,@Rd	В			4							(#xx:3 of @Rd16)-		_	_	⊢	┺		1	6
BILD	BLD #xx:3,@aa:8	В	_	_		_		4	_		_	(#xx:3 of @aa:8)→	C	_	-	⊢	╀	-	1	6 2
DILD	BILD #xx:3,Rd BILD #xx:3,@Rd	В	_	2	4	_			\vdash		_	(#xx:3 of Rd8)→C (#xx:3 of @Rd16)-	,C	\vdash	\vdash	⊢	⊢	\vdash	1	6
	BILD #xx:3,@aa:8	В	\vdash		-	\vdash		4	\vdash			(#xx:3 of @aa:8)→		\vdash	\vdash	H	+	H	1	6
BST	BST #xx:3,Rd	В		2				Ė	\vdash			C→(#xx:3 of Rd8)			\vdash	H	t		Ė	2
	BST #xx:3,@Rd	В			4							C→(#xx:3 of @Rd	16)			T	t			8
	BST #xx:3,@aa:8	В						4				C→(#xx:3 of @aa:	8)							8
BIST	BIST #xx:3,Rd	В		2								$\overline{C} \rightarrow (\#xx:3 \text{ of Rd8})$				\Box	\Box			2
	BIST #xx:3,@Rd	В			4							$\overline{C} \rightarrow (\#xx:3 \text{ of } @Rd')$		$oxed{oxed}$	┖	┖	┺	┖	_	8
	BIST #xx:3,@aa:8	В						4				C→(#xx:3 of @aa:		_	_	┡	╄			8
BAND	BAND #xx:3,Rd	В	_	2	4	_			_			C_(#xx:3 of Rd8)—			\vdash	⊢	+	1	1	2
	BAND #xx:3,@Rd BAND #xx:3,@aa:8	B			4			4				C _{\(\pi\(\pi\xx:3\) of @Rd1 C_{\(\pi\(\pi\xx:3\) of @aa:8}}	,	\vdash	\vdash	\vdash	+	\vdash	‡	6
BIAND	BIAND #xx:3,Rd	В		2				+				C_\(\frac{\pi xx.3 \text{ of } \text{@da.o}}{\text{C_\(\pi xx.3 \text{ of } \text{Rd8}\)}}		\vdash	+	H	+	H	1	6 2
DI) (IVD	BIAND #xx:3,@Rd	В		É	4							C _{\(\frac{#xx:3 \text{ of } \text{ QRd1}}{\text{ Rd2}}}		\vdash	\vdash	H	t	H	1	6
	BIAND #xx:3,@aa:8	В			Ė			4				C _{\(\frac{\pm xx:3 \text{ of @aa:8}}{\pm xx:3 \text{ of @aa:8}}}		Г	T	T	t	t	1	6
BOR	BOR #xx:3,Rd	В		2								Cv(#xx:3 of Rd8)-		Т		T	Т		1	2
	BOR #xx:3,@Rd	В			4							Cv(#xx:3 of @Rd1							1	6
	BOR #xx:3,@aa:8	В						4				Cv(#xx:3 of @aa:8				\Box	\Box		‡	6
BIOR	BIOR #xx:3,Rd	В		2								Cv(#xx:3 of Rd8)-		$oxed{oxed}$	┖	┖	┺	┖	1	2
	BIOR #xx:3,@Rd	В			4				_			Cv(#xx:3 of @Rd1		_	_	┡	┺		1	6
DVOD	BIOR #xx:3,@aa:8	B		_				4				Cv(#xx:3 of @aa:8		_	-	⊢	╀	-	1	6
BXOR	BXOR #xx:3,Rd BXOR #xx:3,@Rd	В		2	4							C⊕ (#xx:3 of Rd8)- C⊕ (#xx:3 of @Rd		⊢	-	⊢	⊢	-	1	6
	BXOR #xx:3,@aa:8	В			-			4				C⊕ (#xx:3 of @aa:		\vdash	\vdash	┢	╁	 	1	6
BIXOR	BIXOR #xx:3,Rd	В		2				-				C⊕(#xx:3 of Rd8)-		\vdash	\vdash	t	\vdash	H	t	2
	BIXOR #xx:3,@Rd	В		Ī	4							C⊕(#xx:3 of @Rd1		Н	т	T	т	T	1	6
	BIXOR #xx:3,@aa:8	В						4				C⊕(#xx:3 of @aa:8	<u>B</u>)→C	Т	Т	Т	Т		1	6
Bcc	BRA d:8(BT d:8)								2			PC←PC+d:8								4
	BRN d:8(BF d:8)								2			PC←PC+2				L	┺			4
	BHI d:8					_			2			if condition	CvZ=0	_	┡	┡	╄	-		4
	BLS d:8 BCC d:8(BHS d:8)	-	_			_			2			is true then PC←PC+d:8	C∨Z=1 C=0	⊢	\vdash	┝	⊢	┢	H	4
	BCS d:8(BLO d:8)	+	 			 			2			else next;	C=0 C=1	\vdash	\vdash	⊢	+	\vdash	H	4
	BNE d:8	_	\vdash			\vdash			2			else riext,	Z=0	\vdash	\vdash	H	+	\vdash	\vdash	4
	BEQ d:8								2			1	Z=1	Т	Т	T	т	T	Т	4
	BVC d:8								2			1	V=0	Т	Т	T	Т		П	4
	BVS d:8								2				V=1							4
	BPL d:8								2				N=0			┖				4
	BMI d:8	-							2			-[N=1	L	\vdash	\vdash	\perp	₽	L	4
	BGE d:8	-					_		2			-	N⊕V=0		\vdash	⊢	+	⊢	\vdash	4
	BLT d:8 BGT d:8	1							2			-	N⊕V=1 Z∨(N⊕V)=0	\vdash	+	\vdash	+	\vdash	\vdash	4
	BLE d:8	+							2			-	Z√(N⊕V)=0 Z√(N⊕V)=1	\vdash	\vdash	┢	+	-	\vdash	4
JMP	JMP @Rn	1			2				Ë			PC←Rn16	\v/		t	t	t	T	Н	4
	JMP @aa:16				Ť			4				PC←aa:16			T	t	t	T	Т	6
	JMP @@aa:8									2		PC←@aa:8			T	T	T	T		8
BSR	BSR d:8								2			SP-2→SP, PC→@				Г				6
JSR	JSR @Rn				2							SP-2→SP, PC→@				Г	Г			6
	JSR @aa:16	1						4	_		_				\perp	L	┺	ــــ		8
DTC	JSR @@aa:8	-		-	_		_			2	_	SP-2→SP, PC→@SP, PC←a SP-2→SP, PC→@SP, PC←@ 2 PC←@SP, SP+2→SP			\vdash	\vdash	╀	\vdash	_	8
RTS RTE	RTS RTE	+		-			-				2	>SP ?→SP	1	+	+	+	1	1	8	
KIE	INTE			1							~	:→SP →SP	†		[†	1,	†	†	10	
SLEEP	SLEEP	+	_	-		_	-		\vdash		2			\vdash	\vdash	+	\vdash	\vdash	2	
LDC	LDC #xx:8, CCR	В	2									低消費電力状態に達 #xx:8→CCR		1	1	t	1	1	1	2
	LDC Rs, CCR	В	Ė	2								Rs8→CCR		1				1		2
STC	STC CCR, Rd	В		2								CCR→Rd8								2
ANDC	ANDC #xx:8, CCR	В	2									CCR∧#xx:8→CCR		‡				1		2
ORC	ORC #xx:8, CCR	В	2									CCR√#xx:8→CCR		‡				1		2
XORC	XORC #xx:8, CCR	В	2	1	1	I			l		l	CCR⊕#xx:8→CCR		‡	1 ‡	1.1	1 ‡	‡	‡	2

			7'	'ドレ'	ッシン	グモ	ード/	命令	長(丿	バイト)								
	ニーモニック	サイズ	#xx:8/16	Rn	@Rn	@ (d:16, Rn)	@-Rn/@Rn+	@ aa:8/16	@ (d:8, PC)	@ @aa		オペレーション				- 1		ν Tc	実行 ステート数
NOP	NOP		-	_	_	<u> </u>	<u> </u>	<u> </u>	l-	Ë	2	PC←PC+2	ŀ.	١	١,	+-	Ť	Ť	2
			_		_	_	_		_				_	\vdash	⊢	╀	+	+	
EEPMOV	EEPMOV										4	if R4L 0				ı			
												Repeat @R5→@R6				ı			
												R5+1→R5				ı			
												R6+1→R6				ı			
									l			R4L-1→R4L			l	ı	1		
												Until R4L=0			l	ı	1		
												else next;					1		

【注】 : ビット11から桁上がりまたはビット11へ桁下がりが発生したとき1にセットされ、それ以外のとき0にクリアされます。

:演算結果がゼロのとき、演算前の値を保持し、それ以外のとき0にクリアされます。

:補正結果に桁上がりが発生したとき1にセットされ、それ以外のとき演算前の値を保持します。

:実行ステート数は、R4Lの設定値がnのとき4n+9となります。

:除数が負のとき1にセットされ、それ以外のとき0にクリアされます。

:除数がゼロのとき1にセットされ、それ以外のとき0にクリアされます。

B. レジスター覧

B.1 I/O レジスタ一覧 (1)

下位	レジスタ				ビッ	卜名				モジュール
アドレス	名	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'A0	STAR	-	-	-	STA4	STA3	STA2	STA1	STA0	SCI2
H'A1	EDAR	-	-	-	EDA4	EDA3	EDA2	EDA1	EDA0	
H'A2	SCR2	-	-	-	I/O	GAP2	GAP1	PS1	PS0	
H'A3	STSR	-	-	-	SO2 LAST BIT	OVR	WT	GIT	STF	
H'A4 ~ H'AF	-				未值	使用				-
H'B0	SMR1	-	SMR16	SMR15	SMR14	SMR13	SMR12	SMR11	SMR10	SCI1
H'B1	SDRU1	SDRU17	SDRU16	SDRU15	SDRU14	SDRU13	SDRU12	SDRU11	SDRU10	
H'B2	SDRL1	SDRL17	SDRL16	SDRL15	SDRL14	SDRL13	SDRL12	SDRL11	SDRL10	
H'B3	SPR1	SO1 LAST BIT	-	-	-	-	-	-	-	
H'B4	-	-	-	-	-	-	-	-	-	-
H'B5	-	-	-	-	-	-	-	-	-	
H'B6	-	-	-	-	-	-	-	-	-	
H'B7	-	-	-	-	-	-	-	-	-	
H'B8	-	-	-	-	-	-	-	-	-	
H'B9	-	-	-	-	-	-	-	-	-	-
H'BA	-	-	-	-	-	-	-	-	-	
H'BB	-	ı	ı	1	-	-	-	-	-	
H'BC	AMR	AMR7	1	1	-	-	AMR2	AMR1	AMR0	A/D 変換器
H'BD	ADRR	ADR7	ADR6	ADR5	ADR4	ADR3	ADR2	ADR1	ADR0	
H'BE	ADSR	ADSF	-	-	-	-	-	-	-	
H'BF	-	-	-	-	-	-	-	-	-	
H'C0	TMA	-	-	-	-	TMA3	TMA2	TMA1	TMA0	タイマ A
H'C1	TCA	TCA7	TCA6	TCA5	TCA4	TCA3	TCA2	TCA1	TCA0	
H'C2	TMB	TMB7	-	-	-	-	TMB2	TMB1	TMB0	タイマB
H'C3	TLB/TCB	TLB7/TCB7	TLB6/TCB6	TLB5/TCB5	TLB4/TCB4	TLB3/TCB3	TLB2/TCB2	TLB1/TCB1	TLB0/TCB0	
H'C4	TMC	TMC7	TMC6	TMC5	-	-	TMC2	TMC1	TMC0	タイマC
H'C5	TLC/TCC	TLC7/TCC7	TLC6/TCC6	TLC5/TCC5	TLC4/TCC4	TLC3/TCC3	TLC2/TCC2	TLC1/TCC1	TLC0/TCC0	
H'C6	TMD	CLR	=	=	-	-	-	-	EDG	タイマD
H'C7	TCD	TCD7	TCD6	TCD5	TCD4	TCD3	TCD2	TCD1	TCD0	
H'C8	TME	TME7	-	-	-	-	TME2	TME1	TME0	タイマE
H'C9	TLE/TCE	TLE7/TCE7	TLE6/TCE6	TLE5/TCE5	TLE4/TCE4	TLE3/TCE3	TLE2/TCE2	TLE1/TCE1	TLE0/TCE0	
H'CA	-	-	-	-	-	-	-	-	-	
H'CB	-	-	-	-	-	-	-	-	-	

下位	レジスタ				ビッ	卜名				モジュール
アドレス	名	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'CC	PWCR*	-	-	-	-	-	-	-	PWCR0	14 ビット
H'CD	PWDRU*	-	-	PWDRU5	PWDRU4	PWDRU3	PWDRU2	PWDRU1	PWDRU0	PWM
H'CE	PWDRL*	PWDRL7	PWDRL6	PWDRL5	PWDRL4	PWDRL3	PWDRL2	PWDRL1	PWDRL0	
H'CF	-	-	-	-	-	-	-	-	-	
H'D0	PDR0	PDR0 ₇	PDR0 ₆	PDR0₅	PDR0₄	PDR0 ₃	PDR0 ₂	PDR0₁	PDR0₀	I/O ポート
H'D1	PDR1	-	-	PDR1₅	PDR1₄	PDR1 ₃	PDR1 ₂	PDR1₁	PDR1₀	1
H'D2	PDR2	PDR2,	PDR2 ₆	PDR2₅	PDR2₄	PDR2 ₃	PDR2 ₂	PDR2 ₁	PDR2₀	
H'D3	-	-	-	-	-	-	-	-	-	
H'D4	PDR4	-	-	PDR4₅	PDR4₄	PDR4 ₃	PDR4 ₂	PDR4 ₁	PDR4₀	1
H'D5	-	-	-	-	-	-	-	-	-	1
H'D6	-	-	-	-	-	-	-	-	-	
H'D7	-	-	-	-	-	-	-	-	-	1
H'D8	PDR8	PDR8,	PDR8 ₆	PDR8₅	PDR8 ₄	PDR8 ₃	PDR8 ₂	PDR8,	PDR8₀	
H'D9	PDR9	PDR9 ₇	PDR9₅	PDR9₅	PDR9₄	PDR9 ₃	PDR9 ₂	PDR9,	PDR9₀	
H'DA	PDRA	PDRA,	PDRA₅	PDRA₅	PDRA₄	PDRA ₃	PDRA ₂	PDRA,	PDRA₀	
H'DB	-	-	-	-	-	-	-	-	-	
H'DC	-	-	-	-	-	-	-	-	-	
H'DD	-	-	-	-	-	-	-	-	-	
H'DE	-	-	-	-	-	-	-	-	-	
H'DF	-	-	-	-	-	-	-	-	-	
H'E0	-	-	-	-	-	-	-	-	-	
H'E1	PCR1	-	-	PCR1₅	PCR1₄	PCR1 ₃	PCR1 ₂	PCR1₁	PCR1₀	
H'E2	PCR2	PCR2,	PCR2 ₆	PCR2₅	PCR2₄	PCR2 ₃	PCR2 ₂	PCR2 ₁	PCR2₀	
H'E3	-	-	-	-	-	-	-	-	-	
H'E4	-	-	1	1	-	-	ī	-	-	
H'E5	-	-	-	-	-	-	-	-	-	
H'E6	-	-	-	-	-	-	-	-	-	
H'E7	-	-	-	-	-	-	-	-	-	
H'E8	PCR8	PCR8,	PCR8 ₆	PCR8₅	PCR8₄	PCR8 ₃	PCR8 ₂	PCR8,	PCR8₀	
H'E9	PCR9	PCR9 ₇	PCR9 ₆	PCR9₅	PCR9₄	PCR9 ₃	PCR9 ₂	PCR9₁	PCR9₀	
H'EA	PCRA	PCRA,	PCRA₅	PCRA₅	PCRA₄	PCRA ₃	PCRA ₂	PCRA,	PCRA₀	
H'EB	PMR1	NOISE CANCEL	EVENT	IRQC5	IRQC4	IRQC3	IRQC2	IRQC1	IRQC0	
H'EC	PMR2	UP/DOWN	SO2	SI2	SCK2	SO1	SI1	SCK1	PWM*1	
H'ED	PMR3	-	SO2 PMOS	cs	-	SO1 PMOS	-	-	-	
H'EE	PMR4	TEO	TEO ON	FREQ	VRFR	-	-	-	-	
H'EF	PMR0	AN7	AN6	AN5	AN4	AN3	AN2	AN1	AN0	


下位	レジスタ				ビッ	卜名				モジュール
アドレス	名	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	名
H'F0	SYSCR1	SSBY	STS2	STS1	STS0	LSON	-	-	-	システムコ
H'F1	SYSCR2	-	-	-	-	DTON	-	-	-	ントロール
H'F2	IEGR	-	-	-	IEG4	-	-	IEG1	IEG0	
H'F3	IENR1	-	-	IEN5	IEN4	IEN3	IEN2	IEN1	IEN0	
H'F4	IENR2	-	-	IENDT	IENTE	IENTD	IENTC	IENTB	IENTA	
H'F5	IENR3	IENAD	ı	-	-	-	-	IENS2	IENS1	
H'F6	IRR1	-	-	IRRI5	IRRI4	IRRI3	IRRI2	IRRI1	IRRI0	
H'F7	IRR2	-	-	IRRDT	IRRTE	IRRTD	IRRTC	IRRTB	IRRTA	
H'F8	IRR3	IRRAD	-	-	-	-	-	IRRS2	IRRS1	
H'F9	-	-	-	-	-	-	-	-	-	
H'FA	-	-	-	-	-	-	-	-	-	
H'FB	-	-	-	-	-	-	-	-	-	
H'FC	-	-	-	-	-	-	-	-	-	
H'FD	-	-	-	-	-	-	-	-	-	
H'FE	-	-	-	-	-	-	-	-	-	
H'FF	-	-	-	-	-	-	-	-	-	

【記号説明】

SCI1: シリアルコミュニケーションインタフェース 1 SCI2: シリアルコミュニケーションインタフェース 2

【注】* H8/3612 は使用できません。

B.2 I/O レジスタ一覧(2)



STAR 先頭ア	ドレスレジス	スタ	H'A0							SCI2
	ビット:	7	6	5	4	3	2	1	0	
					STA4	STA3	STA2	STA1	STA0	
	初期値: R/W :	1	1	1	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
							 空間H'FFi アドレス ^を		F9F中の	
EDAR 終了ア	ドレスレジ	スタ	H'A1							SCI2
	ビット:	7	6	5	4	3	2	1	0	
					EDA4	EDA3	EDA2	EDA1	EDA0	
	初期値: R/W :	1	1	1	0 R/W	0 R/W	0 R/W	0 R/W	0 R/W	
SCR2 シリア	ルコントロ・	ールレシ	^テ スタ┃H	'A2			 空間H'FF アドレス [:]		F9F中の	SCI2
ビット:	7 6	6	5 4	4 3	3 2	2 1	I ()		
			I/	O GA	P2 GA	P1 PS	S1 PS	30		
初期値: R/W :	1 1	1) (W R/) (W R/) W_		
	送信 / 5 0 受信 1 送信			#1 0 1	1 1ク 0 2ク	0 1 7ップの持 ロック分 ロック分	1 \$\phi_1\$	/ 2、SCI / 4、SCI / 8、SCI 部クロッ プ挿入 プ挿入	⟨2端子は出 √2端子は出 √2端子は出 → ク、SCK	力


STSR スラ	ータスし	レジスタ	H'A3							SCI2
ا الأسلام	7	6	F	4	2	0	4	0		
ビット:	/	6	5	4	3	2	1	0		
				SO2	OVR	WT	GIT	STF		
				LAST BIT	OVIN	VVI	GII	311		
初期値:	1	1	1	0	不定	0	0	0		
R/W :	•	•		R/W	R/W*		R/W			
17/77				10/00	17///	- TX/ V V	17,44			
									/ ビジーフラグ	
								-	- ド時] 転送動作	
1+75 -	4.8								イト時]転送の強	
	ータビッ		1 .0.11						- ド時] 転送動作	
		力は、Lov						[ライ	イト時] 転送の開	始指示
_ 1 SO	2端子出フ	力は、Hig	hレベル							
							GAPイ	ンターバル	<i>,</i> フラグ	
									にギャップを挿ん	λ
							1 8년	ットごとI	こギャップを挿入	
							·			
						<u> </u>	= , \ , #	コニガ		
							ティング リア条件			
						-		_	を行ったとき	
							ツト条件		- 1 7 7 6 6	
									のデータバッファ	7011-K/
								32ハイ 14 うったとき	<i>001 - 91(92)</i>	00.0 – 1.7
							1121.	JICCO		
					オーノ	(ランフラ	グ			
						クリア条				
						STSRへ書	き込み重	が作を行っ	たとき	
					1 [セット条件	牛]			
						オーバラ	ン状態に	なったとき	-	
İ										
【注】*	STSR^	のライト	動作によ	:り、0に	クリア	されます。				

SMR1 シリ	ノアルモ-	-ドレジ	スタ1	H'B0						SCI1
				-						
ビット:	7	6	5	4	3	2	1	0		
		SMR16	SMR15	SMR14	SMR13	SMR12	SMR11	SMR10		
初期値:	1	0	0	0	0	0	0	0		
R/W :		W	W	W	W	W	W	W		
						クロ	 コックセ	レクト		
動作	モード選 0 0		ック連続	山力エー	Ŀ	0	0 0		、SCK₁端子は出	力
	0 0		ック 建統 ソト転送 1		-				SCK₁端子は出力	J
1	0 0		<u>ック連続</u>		· ド		1		SCK₁端子は出力	
	00以外		ット転送				1 0		SCK ₁ 端子は出力 SCK ₁ 端子は出力	
							' "		SCK₁端」は出力 SCK₁端子は出力	
							1		CK₁端子は出力	
								1 φ/2、S	CK₁端子は出力	
						1	0 0	0 未使用		
							1	1 未使用		
							'	1 未使用		
							1 0	0 未使用		
								1 未使用		
							1	0 未使用		
								│ 1 │外部クロ]ック、SCK₁端子	は入力
					1					
SDRU1 シ	' リアルデ	ータレシ	バスタ U1	H'B1						SCI1
	ビ	ット:	7	6	5	4	3	2 1	0	
		s	DRU17 SI	DRU16 SI	DRU15 SI	DRU14 S	DRU13 S	DRU12 SDRU1	I1 SDRU10	
	初重	明値:	不定	 不定	 不定	不定	 不定	不定 不定	 不定	
	R/V					R/W	R/W	R/W R/W		
				8ビ	ット転送	モード	: 未使用	タの格納に使 レジスタ上位		

SDRL1 シリア	ルデータレ	·ジスタL	1 H'E	32						SCI1
	ビット:	7	6	5	4	3	2	1	0	
		SDRL17	SDRL16	SDRL15	SDRL14	SDRL13	SDRL12	SDRL11	SDRL10	
	初期値: R/W :		不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	不定 R/W	
			送 81	:信データ ビット転	7の設定、 送モード _云 送モー I	受信デ- : デー	- タの格約 タレジス	納に使用 タ		
SPR1 シリアル	ポートレシ	ブスタ1	H'B3							SCI1
	ビット:	7	6	5	4	3	2	1	0	
		SO1 LAST BIT								
	初期値: R/W :		1	1	1	1	1	1	1	
		0 SO	- タビッ 端子は、 端子は、	Lowレイ						

AMR A/D モー	ドレジスタ	7 H'BC	;							A/D 変換器
ビット:	7	6	5	4	3	2	1	0		
	AMR7					AMR2	AMR1	AMR0		
初期値: R/W :	0 <u>R/W</u>	1	1	1	1	0 R/W	0 R/W	0 R/W		
	0 変換原	セレクト 割期は、6 割期は、3	62/φ			1 (1 7 1 0 7 1 7 0 0 7 1 7 1 0 7	ナログ入 ナログ入 ナログ入 ナログ入 ナログ入 ナログ入	力端子はAI 力端子はAI 力端子はAI 力端子はAI 力端子はAI 力端子はAI 力端子はAI	N1 N2 N3 N4 N5 N6
ADRR A/D リサ	「ルトレジ	スタ H'E	3D							A/D 変換器
	ビット:	7	6	5	4	3	2	1	0	
		ADR7	ADR6	ADR5	ADR4	ADR	3 ADR2	ADR1	ADR0	
	初期値: R/W :		不定 R	不定 R	不定 R	不定 R	不定 R	不定 R	不定 R	
					A/D	 变換結果				

ADSR A/D	スタート	レジスタ	H'BE									A	/D 変換器
	レ *	. L .	7	6	_	4	2		2	1	0		
	Ly			-	5	4		$\overline{}$		'	T	1	
			DSF										
]値: / : F		1	1	1	1		1	1	1		
		_	T										
			/Dスタ-			ぬは停止	/ 終了	7					
			[ライ	(ト時)] A/D変排	奥の強制網							
		1] A/D変] 変換開								
TMA タイマ	?モードし	 /ジスタ	H'C0										タイマ A
			100									l	7 1 17
ビット:	7	6	5	4	3	2		1	0				
					TM	A3 TM	A2 .	TMA1	TM	A 0			
初期値:	1	1	1	1	0	0		0	0				
R/W :					R/\	<i>N</i> R/\	N _	R/W	R/\	N			
	50	5±15											
	0 0		入力元		φ / 8192		1	0			PSW、2		
					φ / 4096φ / 2048						PSW、1 PSW、0		
		1	入力元	PSS、	φ/512				1	入力元	PSW、1	25ms	
	1		入力元 入力元					1	0 0		TCAUt	2ット	
		1 0	入力元	PSS.	φ/32				1 0	_			
		1	入力元	PSS、	φ/8				1				



TCB タイマカ	ウンタB	H'C3								タイマB
102 / 1 (//	,,,,,,,									71(3
	ビット:	7	6	5	4	3	2	1	0	
		TCB7	TCB6	TCB5	TCB4	тсв3	TCB2	TCB1	ТСВ0	
	初期値:		0	0	0	0	0	0	0	
	R/W :	R	R	R	R	R	R	R	R	
					カウン	ント値				
TLB タイマロ・	101 257	45 11	1100							7.70
ILB 31 411.	ートレンス	ув н	l'C3							タイマ B
	ビット:	7	6	5	4	3	2	1	0	
		TLB7	TLB6	TLB5	TLB4	TLB3	TLB2	TLB1	TLB0	
	初期値:	0	0	0	0	0	0	0	0	
	R/W :	W	W	W	W	W	W	W	W	
					リロート	 ヾ値設定				

TMC タイ	マモード	レジスタ	C H	C4							タイマC
ビット:	7	6	5	4	3	2	1	0			
	TMC7	TMC6	TMC5			TMC2	TMC1	TMC0			
初期値: R/W :	0 <u>R/W</u>	0 R/W	0 R/W	1	1	0 R/W	0 R/W	0 R/W			
				ク	ロックセ	:レクト					
				0				φ/8192			
								φ / 2048			
						内部ク					
				1		内部ク					
						内部ク					
					1 0	内部ク			(1) / 六	たてがいて	ッジ選択可能
						一内部ク	<u>ロック:</u>	<u> </u>	'') / <u>\</u>	<u> </u>	ツン選択円形
						_					
		カ! 0		ップ / ダ ップカウン		J					
		0) ンカウ.) ンカウ:							
		1				ードウェ	ア制御。	Highで	ダウン、	Lowでアッ	プ
										* : Don't	t care
	オートリ	ノロード	機能選択	!							
	0 イン	ターバル	/タイマ								
	1 オー	トリロー	-ドタイ ⁻	₹							
TCC タイ	マカウン	タC I	l'C5								タイマC
	Ľ	ット:	7	6	5	4	3	2	1	0	
		L	TCC7	TCC6	TCC5	TCC4	TCC3	TCC2	TCC1	TCC0	
		期値: W:	0 R	0 R	0 R	0 R	0 R	0 R	0 R	0 R	
	10	· ·		11	11	1	11	11	- 11		
						カウン	′ト値				

TLC タイマロードレジス	タC I	H'C5							タイマC
ビット:	7	6	5	4	2	2	1	0	
۵۶۱ .	TLC7	TLC6	TLC5	TLC4	TLC3	TLC2	TLC1	TLC0	
初期値:	0	0	0	0	0	0	0	0	
的知道: R/W :		W	W	W	W	W	W	W	
				リロート	 ド値設定				
TMD タイマモードレジス	タD	H'C6							タイマD
	, ,	100							71(3
ビット: 7 6	5	4	3	2	1	0			
CLR						EDO	3		
初期値: 0 1 R/W : W	1	1	1	1	1	0 R/V			
N/VV			エッジ	選択		_IX/V	<u>v</u>		
			0 EV	ENT端子				でカウント	
			L I EV	ENI编士	·/(/)0/ <u>/</u> /	15上かり	ノエツン(でカウント	<i>Y</i> 9 <i>J</i>
カウンタクリ		/ L + h	TOD#	- > ロせロ/レ I	+_4%	п 10-д			
0 本ビット により自	動的にな	フリア	, ICDa	上初期化	ノに仮、ノ	ハートリ	- F		
│1 │ TCDをH	1'00に初身	<u> 明1七</u>							
TCD タイマカウンタD	H'C7								タイマD
ビット:	7	6	5	4	3	2	1	0	
۵,۱۰	TCD7	TCD6	TCD5	TCD4	TCD3	TCD2	TCD1	TCD0	
初期値:	0		0	0	0	0	0	0	
的知道: R/W :	<u>R</u>	0 R	R	R	R	R	R	R	
				カウン	 ノト値				

TME タイ	マモード	レジスタ	'E H'	C8						タイマE
ビット:	7	6	5	4	3	2	1	0		
	TME7					TME2	TME1	TME0		
初期値: R/W :		1	1	1 クロ 0	「 コックセ	0 R/W レクト 内部クロ	0 R/W	0 R/W		
				1	1 1 0 1 0 0 1 1 0	内部 / C 内部 / C 内部 / C 内部 / C 内部 / C 内部 / C 内部 / C	コック:¢ コック:¢ コック:¢ コック:¢ コック:¢	/ 4096 / 2048 / 512 / 256 / 128 / 32		
	0 イン	Jロード [†] ターバル トリロー		7						

	Т									
TCE タイマカ	Iウンタ E	H'C9								タイマE
	ビット:	7	6	5	4	3	2	1	0	
		TCE7	TCE6	TCE5	TCE4	TCE3	TCE2	TCE1	TCE0	
	初期値:	0	0	0	0	0	0	0	0	
	R/W :	R	R	R	R	R	R	R	R	
					т ф`	 ント値				
					73 7.					
TLE タイマロ	ードレジス	タE H'	C9							タイマE
	ビット:	7	6	5	4	3	2	1	0	
		TLE7	TLE6	TLE5	TLE4	TLE3	TLE2	TLE1	TLE0	
	初期値:	0	0	0	0	0	0	0	0	
	R/W :	W	W	W	W	W	W	W	W	
						^/±==				
					リロー	で値設定				
PWCR PWM	コントローノ	レレジスタ	' H'CC							14 ビット PWM
			1							
ビット:	7 6	5	4	3	2	1	0			
Г							PWC	20		
							FVVCI	10		
初期値:	1 1	1	1	1	1	1	0			
R/W :							W	_		
				クロッケ	クセレク			7#0	=	1 //.+=
										引力変化幅1/φ 引力変化幅2/φ
				/ \/.	<u>,, п, .</u>	<i>γ</i> ιού γ το	12371	-1-M10Z10	Ο 7 ψ \ Δ ₃	λη . Σετυπα Ζ. / ψ]
【注】H8/36	612は使用で	きません。	•							

付録-22


PWDRU PWM	データレジ	ブスタU	H'CD							14 ビット PWM
		•							•	
	ビット:	7	6	5	4	3	2	1	0	
				DWDDIJE	DWDDIIA	DWDDIIO	DWDDIIO	DWDDII4	DWDDIIO	
				PWDRU5	PWDRU4	PWDRU3	PWDRU2	PWDRUT	PWDRUU	
	初期値:	1	1	0	0	0	0	0	0	
	R/W :			W	W	W	W	W	W	
					PWM波	形生成用	データ上	:位6ビッ	۲	
	【注】H8	3/3612は1	使用でき	ません。						
PWDRL PWM	データレジ	スタL	H'CE							14 ビット PWM
	ビット:	7	6	5	4	3	2	1	0	
		PWDRL7	PWDRL6	PWDRL5	PWDRL4	PWDRL3	PWDRL2	PWDRL1	PWDRL0	
	÷π+π/± .									
	初期値: R/W :	0 W	0 W	0 W	0 W	0 W	0 W	0 W	0 W	
					PWM波	形生成用	データ下	位8ビッ	+	
	F > T 1 10	V00401 -1	'= m -= +	+ 11 /						
	【注】H8	3/3612121	史用 ぐさ	ません。						


PDR0 ポートデ	ータレジス	スタ 0	H'D0							I/O ポート
	ビット:	7	6	5	4	3	2	1	0	
						_				
		PDR07	PDR06	PDR0₅	PDR04	PDR03	PDR0 ₂	PDR0 ₁	PDR0 ₀	
	初期値:									
	R/W :	R	R	R	R	R	R	R	R	
PDR1 ポートデ	ータレジス	スタ1	H'D1							1/0 ポート
ビット:	7	6	5	4	3	2	1	0		
			PDR1₅	PDR14	PDR13	PDR12	PDR1 ₁	PDR10		
初期値:	*	*	0	0	0	0	0	0		
R/W :			R/W	R/W	R/W	R/W	R/W	R/W		
【注】*	P16、P1	が端子は、	入力専用	目のため、	リード	すると常	に端子の	レベルか	「読み出さ	れます。
PDR2 ポートデ	* 41.5%	7.77.0	LUDO							I/O ポート
PDR2 M-F7	-900	X 9 2	п D2							1/0 //- ۲
	ビット:	7	6	5	4	3	2	1	0	
		PDR27	PDR26	PDR2	PDR24	PDR2°	PDR2a	PDR24	PDR20	
		I DIXZ/	I DIVE	I DIVES	I DIXZ4	I DIVES	I DIXZ	I DIXZI	I DIVE	
	初期値:	0	0	0	0	0	0	0	0	
	R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W	
PDR4 ポートテ	ータレジ	794	H'D4							1/0 ポート
151(13, 1)	,,,,									1/0/3/
	ビット:	7	6	5	4	3	2	1	0	
				PDR45	PDR44	PDR43	PDR42	PDR4 ₁	PDR40	
								1		
	初期値:	1	1	0	0	0	0	0	0	
	R/W :			R/W	R/W	R/W	R/W	R/W	R/W	


PDR8 ポートデータレジスタ8 H'D8 I/O ポート ビット: 6 5 3 2 1 0 PDR87 PDR86 PDR85 PDR84 PDR83 PDR82 PDR81 PDR80 初期值: 0 0 0 0 0 0 0 0 R/W : R/W R/W R/W R/W R/W R/W R/W R/W PDR9 ポートデータレジスタ9 H'D9 I/O ポート ビット: 7 6 2 5 4 3 0 PDR97 PDR96 PDR9₅ PDR9₄ PDR93 | PDR92 | PDR91 PDR90 初期値: 0 0 0 0 0 0 0 0 R/W R/W R/W R/W R/W : R/W R/W R/W R/W PDRA ポートデータレジスタ A H'DA I/O ポート ビット: 7 6 5 4 3 2 1 0 PDRA₇ PDRA₆ PDRA₅ | PDRA₄ | PDRA₃ | PDRA₂ | PDRA₁ | PDRA₀ 初期値: 0 0 0 0 0 0 0 0 R/W : R/W R/W R/W R/W R/W R/W R/W R/W

DOD4 48 1 - 3 1 - 1			u= 4						1/0 1 8 1		
PCR1 ポートコントロールレジスタ1 H'E1											
ビット:	7	6	5	4	3	2	1	0			
			PCR1₅	PCR1 ₄	PCR13	PCR12	PCR1 ₁	PCR10			
			1			1					
初期値:	1	1	0	0	0	0	0	0			
R/W :			W	W	W	W	W	W			
				_ ポ	- ト1入	出力選択					
	0 入力ポート 1 出力ポート										
PCR2 ポートコントロー	ルレジス [・]	タ2 ト	l'E2						I/O ポート		
ビット:	7	6	5	4	3	2	1	0			
			I		I						
	PCR27	PCR26	PCR25	PCR24	PCR23	PCR2 ₂	PCR2 ₁	PCR2 ₀			
初期値:	0	0	0	0	0	0	0	0			
R/W :	W	W	W	W	W	W	W	W			
			18	.— Ի 2 λ	 出力選択						
			0								
			1	出力ポ							
DCD0 # L T.V.L.D	11 1 257	<i>t</i> 70 L	וירס						1/0 tf L		
PCR8 ポートコントロー	レレンス・	78 F	l'E8						I/O ポート		
ビット:	7	6	5	4	3	2	1	0			
	PCR87	PCR86	PCR8₅	PCR84	PCR83	PCR82	PCR8 ₁	PCR80			
		l			1						
初期値:											
R/W :	VV	W	W	W	W	W	W	W			
					出力選択						
			0	, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,							
			_ 1	出力ポ	- ^						

PCR9 ポートコ	コントロール	レレジスケ	9 9 Н	l'E9						I/O ポート
	ビット:	7	6	5	4	2	2	1	0	
	C914.	PCR97			PCR9 ₄		PCR9 ₂		PCR90	
	初期値:	0	0	0	0	0	0	0	0	
	R/W :	W	W	W	W	W	W	W	W	
					- ト9人					
				1						
PCRA ポートコ	コントロー	ルレジス [・]	ЭА Н	'EA						I/O ポート
			•	•						
	ビット:			5	4	3	2	1	0	
		PCRA ₇	PCRA ₆	PCRA ₅	PCRA ₄	PCRA ₃	PCRA ₂		PCRA ₀	
	初期値: R/W :	0 W	0 W	0 W	0 W	0 W	0 W	0 W	0 W	
					:- トA入					
				0	入力ポ	- ト				
					шуучу	•				









PMR4 ポートモードレジスタ 4 I/O ポート H'EE ビット: 7 6 5 4 3 0 2 1 TEO TEO ON FREQ **VRFR** 初期値: 0 0 0 0 1 1 1 1 R/W : R/W R/W R/W R/W タイマE出力制御 PMR1 PMR4 端子の状態 P15/IRQ5/TMOE IRQC5 TEO TEO ON FREQ VRFR 端子機能切り替え 0 0 * P15端子機能 入出力端子 0 * * TMOE端子機能(OFF) Lowレベル出力 0 0 TMOE端子機能(ON) 固定周波数出力: ∮ / 2048 1 固定周波数出力: φ / 1024 1 TMOE端子機能(ON) 任意周波数出力:タイマEオーバ 1 TMOE端子機能(ON) フローによるトグル出力 ĪRQ₅端子機能 外部割り込み入力 1 *: Don't care PMR0 ポートモードレジスタ 0 H'EF I/O ポート ビット: 7 6 5 4 3 2 1 0 AN7 AN₆ AN₅ AN4 AN3 AN2 AN1 AN₀ 初期値: 0 0 0 0 0 0 0 0 W W W W W W R/W : W W アナログ入力選択 0 POn入力端子 1 ANn入力端子


SYSCR1 シ	フテムコ	`\	II.I .ミジフ <i>ゟ</i>	7 1 H'F	<u>-0</u>					システムコントロール
313CK1 2	<u> </u>	<i>/</i>		<u> </u>	U					
ピット	7	6	5	Л	3	2	1		0	
291				-						
	SSB	Y STS	2 STS1	STS0	LSON					
初期値	Ī: 0	0	0	0	0	0	0		0	
	: R/W		/ R/W	R/W	R/W	R/W				
						ピードオ	· . ¬ = .	<i>H</i> i≥2		
									ステム・	クロック (φ)
										ック (фsuB)
				バイタイ						1
			0 0		機時間 = 機時間 =					
			1		機時間 =					
			1 *		機時間=					
			1 *	" 1寸	機時間 =	131,072		: Don	t care	
		 11 4								
		タンバイ SI FFPi	命令実行後	・スリー	プモード	に遷移				
			命令実行後				はウォッ	ノチモ-	- ドに	遷移
			・ド時のみ			-				
*			に関係す システム					みとの	組み合	合わせで機能します。
	ит мщ 10	., 0.0	77,72] C > //	.0	C C V 1.			
SYSCR2 シ	フテムコ	`\	II.I ミジフ ゟ	7 2 H'F	-1					システムコントロール
313CK2 9	<u> </u>	<i>/</i> ' -	<i>N D D D D</i>	/ 2 111	!					
12	7	0	_	4	0	0		0		
ビット:		6	5	4	3	2	1	0	1	
				DT	ON					
初期値:	1	1	1	1	0	1	0	0		
R/W :	•	•			V*		0	O		
		ダ	ー イレクト	トランスこ	ファオン:	フラグ				
		0	サブアク	ティブモ	ード時、	SLEEP				オッチモードに遷移
		1		ティブモ チモード						EEP命令を実行する
				, , ,	C/ALM O	-,,,		_ 110	-~=:12	
【注】*	サブアクラ	ティブモ・	- ド時のみ	、ライト	可能です	•				


Rev.2.00 2006.08.08 付録-32 RJJ09B0355-0200





付録-34





C. I/O ポートブロック図

C.1 ポート 0 ブロック図




図 C.1 ポート 0 ブロック図

C.2 ポート1ブロック図




図 C.2 (a) ポート 1 ブロック図 (P1₀~P1₄端子)




図 C.2 (b) ポート 1 ブロック図 (P1₅端子)




図 C.2 (c) ポート 1 ブロック図 (P1₆端子)




図 C.2 (d) ポート 1 ブロック図 (P1₇端子)

C.3 ポート2ブロック図




図 C.3 ポート 2 ブロック図

C.4 ポート4ブロック図




図 C.4 ポート4ブロック図

C.5 ポート8ブロック図




図 C.5 ポート 8 ブロック図

C.6 ポート9ブロック図




図 C.6 (a) ポート 9 ブロック図 (P9 端子)




図 C.6(b) ポート 9 ブロック図 (P9、P9 端子)




図 C.6 (c) ポート 9 ブロック図 (P9₂端子)




図 C.6 (d) ポート 9 ブロック図 (P9₃、P9₆端子)




図 C.6 (e) ポート 9 ブロック図 (P9₅端子)




図 C.6 (f) ポート 9 ブロック図 (P9₇端子)

C.7 ポート A ブロック図




図 C.7 ポート A ブロック図

D. 各処理状態におけるポートの状態

表 D.1 各ポートの状態一覧

N 5.1 43. 1 57 N 25							
ポート名	リセット	モード					
		スリープ	スタンバイ	ウォッチ	サブアクティブ	アクティブ	
P0 ₇ ~ P0 ₀	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	入力ポート	
P1,	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	入力ポート	
P1 ₆	Hi-Z または プルアップ	Hi-Z または プルアップ	Hi-Z	Hi-Z	Hi-Z	入力ポート	
P1 ₅ ~ P1 ₀	Hi-Z または プルアップ	keep	Hi-Z	Hi-Z	Hi-Z	入出力ポート	
P4 ₅ ~ P4 ₀	Hi-Z	keep	Hi-Z	Hi-Z	Hi-Z	入出力ポート	
P2, ~ P2 ₀	Hi-Z または プルアップ	keep	Hi-Z	Hi-Z	Hi-Z	入出力ポート	
P8 ₇ ~ P8 ₀	Hi-Z または プルアップ	keep	Hi-Z	Hi-Z	Hi-Z	入出力ポート	
P9 ₇ ~ P9 ₀	Hi-Z または プルアップ	keep	Hi-Z	Hi-Z	Hi-Z	入出力ポート	
PA ₇ ~ PA ₀	Hi-Z または プルアップ	keep	Hi-Z	Hi-Z	Hi-Z	入出力ポート	

【記号説明】

Hi-Z : ハイインピーダンス

keep: : 入力ポートはハイインピーダンス、出力ポートは保持。

Hi-Z またはプルアップ : マスクオプションによりプルアップ MOS 付きとなっているポートはプルアッ

プ状態、プルアップ MOS なしのポートはハイインピーダンスとなります。

【注】 1. プルアップ MOS (マスクオプション)は、ポートコントロールレジスタ (PCR)、ポートデータレジスタ (PDR)の設定と無関係にアクティブモード、スリープモードでは常時 ON しています。スリープモード以外の低消費電力モードでは、プルアップ MOS は OFF します。

2. 低消費電力モードに遷移しても、周辺機能入力に設定された端子の入力ゲートは ON したままです。 したがって、入力レベルを固定しておかないと消費電力が増大します。

E. マスクオプションリスト

HD6433612、HD6433613、HD6433614

* 選択する仕様に対し 内にチェック印(、x または 🗸)を付けてください。

部の選択はできません。

(1) I/Oオプション

B: プルアップMOS付き C: プルアップMOSなし

発注	E年丿	月日	í	¥	月	日	
貴	社	名					
所		属					
御	芳	名					
ROMコード名							
			133612 133614		HD	6433613	

I/O

端 子 名

I/Oオプション

С

端子名	I/O		I/Oオプション		
场 于 石		1/0	В	С	
P1o/IRQo		I/O			
P1 ₁ /IRQ ₁		I/O			
P12/IRQ2		I/O			
P13/IRQ3		I/O			
P14/IRQ4	+785	I/O			
P15/TMOE/IRQ5	標準端端	I/O			
P16/EVENT		ı			
P17		ı			
P20		I/O			
P2 ₁	子	I/O			
P22		I/O			
P2 ₃		I/O			
P24		I/O			
P25		I/O			
P26		I/O			
P27		I/O			

P8 ₀		I/O	
P8 ₁		I/O	
P82		I/O	
P8 ₃		I/O	
P84		I/O	
P8 ₅		I/O	
P86		I/O	
P87		I/O	
P9 ₀ /PWM*	+285	I/O	
P91/SCK1	標	I/O	
P92/SI1	準	I/O	
P93/SO1		I/O	
P94/SCK2	端	I/O	
P95/SI2	7	I/O	
P96/SO2]	I/O	
P97/UD		I/O	
PA ₀		I/O	
PA ₁		I/O	
PA ₂		I/O	
PA ₃	1	I/O	
PA ₄]	I/O	
PA ₅		I/O	
PA ₆		I/O	
PA ₇		I/O	

(2) P40~P45はPMOSオープンドレイン端子です。

(3) パッケージ

FP-64A DP-64S

(4) OSC1-OSC2発振器

水晶発振子	fosc =	MHz
セラミック発振子	fosc =	MHz
外部クロック	fosc =	MHz

【注】* H8/3612にはPWMはありません。

(5) X1-X2発振器

使用	fx =	32.768kHz
未使用	X1 =	Vcc

【注】 1. 広域温度仕様、1仕様は特別仕様となります。また、J仕様は設定されておりませんのでご注意ください。 詳細は弊社担当営業にお問い合わせください。

2. お客様が提出するEPROMのROMデータはLSI型名のメモリマップに従って、必ずH'0000番地から入れてください。 メモリマップのROM領域以外のデータはH'FFとしてください。

F. 外形寸法図

H8/3614 グループの外形寸法図 FP-64A を図 F.1、DP-64S を図 F.2 に示します。




図 F.1 外形寸法図 (FP-64A) 単位:mm




図 F.2 外形寸法図 (DP-64S) 単位:mm

ルネサスシングルチップマイクロコンピュータ ハードウェアマニュアル H8/3614グループ

発行年月日 1993 年 12 月 第 1 版

2006年8月8日 Rev.2.00

発 行 株式会社ルネサス テクノロジ 営業統括部

〒100-0004 東京都千代田区大手町 2-6-2

編 集 株式会社ルネサスソリューションズ

グローバルストラテジックコミュニケーション本部

カスタマサポート部

株式会社 ルネサス テクノロジ 営業統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

RENESAS

営業お問合せ窓口 株式会社ルネサス販売

http://www.renesas.com

本京西	浜 東 京	支	社 社 社	〒100-0004 〒212-0058 〒190-0023	千代田区大手町2-6-2 (日本ビル) 川崎市幸区鹿島田890-12 (新川崎三井ビル) 立川市柴崎町2-2-23 (第二高島ビル2F)	(03) 5201-5350 (044) 549-1662
東	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(042) 524-8701 (022) 221-1351
い 茨	わ 城	· 支 支	店店	〒970-8026 〒312-0034	いわき市平小太郎町4-9 (平小太郎ビル) ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(0246) 22-3222 (029) 271-9411
新	潟	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松 中	本 部	支 支	社 社	〒390-0815 〒460-0008	松本市深志1-2-11 (昭和ビル7F) 名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(0263) 33-6622 (052) 249-3330
関北	西 陸	支支	社 社	〒541-0044 〒920-0031	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル) 金沢市広岡3-1-1 (金沢パークビル8F)	(06) 6233-9500 (076) 233-5980
広島	島取	支支	店店	〒730-0036 〒680-0822	広島市中区袋町5-25 (広島袋町ビルディング8F) 鳥取市今町2-251 (日本生命鳥取駅前ビル)	(082) 244-2570 (0857) 21-1915
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695

■技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com

H8/3614 グループ ハードウェアマニュアル

