

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

ユーザース・マニュアル

78K0/KD1+

8ビット・シングルチップ・マイクロコンピュータ

μPD78F0122H
μPD78F0123H
μPD78F0124H
μPD78F0124HD
μPD78F0122H(A)
μPD78F0123H(A)
μPD78F0124H(A)
μPD78F0122H(A1)
μPD78F0123H(A1)
μPD78F0124H(A1)

(メモ)

目次要約

第1章	概 説	... 16
第2章	端子機能	... 30
第3章	CPUアーキテクチャ	... 42
第4章	ポート機能	... 74
第5章	クロック発生回路	... 97
第6章	16ビット・タイマ/イベント・カウンタ00	... 124
第7章	8ビット・タイマ/イベント・カウンタ50, 51	... 162
第8章	8ビット・タイマH0, H1	... 182
第9章	時計用タイマ	... 207
第10章	ウォッチドッグ・タイマ	... 214
第11章	クロック出力制御回路	... 225
第12章	A/Dコンバータ	... 228
第13章	シリアル・インタフェースUART0	... 251
第14章	シリアル・インタフェースUART6	... 273
第15章	シリアル・インタフェースCSI10	... 311
第16章	割り込み機能	... 326
第17章	キー割り込み機能	... 343
第18章	スタンバイ機能	... 345
第19章	リセット機能	... 359
第20章	クロック・モニタ	... 367
第21章	パワーオン・クリア回路	... 374
第22章	低電圧検出回路	... 378
第23章	オプション・バイト	... 390
第24章	フラッシュ・メモリ	... 393
第25章	オンチップ・デバッグ機能 (μ PD78F0124HDのみ)	... 422
第26章	命令セットの概要	... 424
第27章	電気的特性 (標準品, (A) 水準品)	... 438
第28章	電気的特性 ((A1) 水準品)	... 454
第29章	外形図	... 468
第30章	半田付け推奨条件	... 469
第31章	ウェイトに関する注意事項	... 471
付録A	開発ツール	... 474
付録B	ターゲット・システム設計上の注意	... 481
付録C	レジスタ索引	... 482
付録D	注意事項一覧	... 488
付録E	改版履歴	... 506

入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力がノイズなどに起因して、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介して V_{DD} または GND に接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

初期化以前の状態

電源投入時、MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

電源投入切断順序

内部動作および外部インタフェースで異なる電源を使用するデバイスの場合、原則として内部電源を投入した後に外部電源を投入してください。切断の際には、原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により、内部素子に過電圧が印加され、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。

WindowsおよびWindows NTは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

PC/ATは、米国IBM社の商標です。

HP9000シリーズ700, HP-UXは、米国ヒューレット・パッカード社の商標です。

SPARCstationは、米国SPARC International, Inc.の商標です。

Solaris, SunOSは、米国サン・マイクロシステムズ社の商標です。

SuperFlashは、米国Silicon Storage Technology, Inc.の米国、日本などの国における登録商標です。

注意：本製品はSilicon Storage Technology, Inc.からライセンスを受けたSuperFlash[®]を使用しています。

- 本資料に記載されている内容は2006年7月現在のもので、今後、予告なく変更することがあります。量産設計の際には最新の個別データ・シート等をご参照ください。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は、本資料の誤りに関し、一切その責を負いません。
- 当社は、本資料に記載された当社製品の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、一切その責を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責を負いません。
- 当社は、当社製品の品質、信頼性の向上に努めておりますが、当社製品の不具合が完全に発生しないことを保証するものではありません。当社製品の不具合により生じた生命、身体および財産に対する損害の危険を最小限度にするために、冗長設計、延焼対策設計、誤動作防止設計等安全設計を行ってください。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定していただく「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、電車、船舶等）、交通信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には、事前に当社販売窓口までお問い合わせください。

(注)

- (1) 本事項において使用されている「当社」とは、NECエレクトロニクス株式会社およびNECエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいう。
- (2) 本事項において使用されている「当社製品」とは、(1)において定義された当社の開発、製造製品をいう。

はじめに

対象者 このマニュアルは78K0/KD1+の機能を理解し、その応用システムや応用プログラムを設計、開発するユーザのエンジニアを対象としています。

対象製品は、次に示す各製品です。

- ・ 78K0/KD1+ : μ PD78F0122H, 78F0123H, 78F0124H, 78F0124HD, 78F0122H(A), 78F0123H(A), 78F0124H(A), 78F0122H(A1), 78F0123H(A1), 78F0124H(A1)

目的 このマニュアルは、次の構成に示す機能をユーザに理解していただくことを目的としています。

構成 78K0/KD1+のマニュアルは、このマニュアルと命令編(78K/0シリーズ共通)の2冊に分かれています。

78K0/KD1+ ユーザーズ・マニュアル	78K/0シリーズ ユーザーズ・マニュアル 命令編
端子機能	CPU機能
内部ブロック機能	命令セット
割り込み	命令の説明
その他の内蔵周辺機能	
電気的特性	

読み方 このマニュアルを読むにあたっては、電気、論理回路、マイクロコンピュータの一般知識を必要とします。

(A) 水準品, (A1) 水準品のマニュアルとしてお使いになる方へ

標準製品と(A)水準品, (A1)水準品は品質水準のみが異なります。(A)水準品, (A1)水準品については品名を次のように読み替えてください。

- ・ μ PD780122H μ PD780122H(A), 780122H(A1)
- ・ μ PD780123H μ PD780123H(A), 780123H(A1)
- ・ μ PD780124H μ PD780124H(A), 780124H(A1)

一通りの機能を理解しようとするとき

目次に従って読んでください。本文欄外の 印は、本版で改訂された主な箇所を示しています。

この" "をPDF上でコピーして「検索する文字列」に指定することによって、改版箇所を容易に検索できます。

レジスタ・フォーマットの見方

ビット番号を で囲んでいるものは、そのビット名称がRA78K0では予約語に、CC78K0では #pragma sfr指令で、sfr変数として定義されているものです。

レジスタ名が分かっているレジスタの詳細を確認するとき

付録C レジスタ索引を利用してください。

78K/0シリーズの命令機能の詳細を知りたいとき

別冊の78K/0シリーズ ユーザーズ・マニュアル 命令編 (U12326J) を参照してください。

- 凡 例 データ表記の重み : 左が上位桁, 右が下位桁
 アクティブ・ロウの表記 : \overline{xxx} (端子, 信号名称に上線)
 注 : 本文中につけた注の説明
 注意 : 気をつけて読んでいただきたい内容
 備考 : 本文の補足説明
 数の表記 : 2進数... xxx または xxx B
 10進数... xxx
 16進数... xxx H

78K0/KD1+と78K0/KD1の違い

項 目	シリーズ名	78K0/KD1+	78K0/KD1
マスクROM製品		なし	あり
フラッシュ・メモ	電源	単電源	二電源
メモリ製品	セルフ・プログラミング機能	あり	なし
	オプション・バイト	内蔵発振器の停止可/不可を選択	なし
パワーオン・クリア (POC) 機能		2.1 V \pm 0.1 V (固定)	2.85 V \pm 0.15 V または 3.5 V \pm 0.2 V 選択可
レギュレータ		なし	あり
オンチップ・デバッグ機能搭載品		あり (μ PD78F0124HD)	なし
最小命令実行時間		0.125 μ s (16 MHz動作時)	0.166 μ s (12 MHz動作時)

関連資料

関連資料は暫定版の場合がありますが, この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

デバイスの関連資料

資料名	資料番号	
	和 文	英 文
78K0/KD1+ ユーザーズ・マニュアル	このマニュアル	U16962E
78K0/KD1 ユーザーズ・マニュアル	U16315J	U16315E
78K0/0シリーズ ユーザーズ・マニュアル 命令編	U12326J	U12326E
78K0/Kx1+ ユーザーズ・マニュアル フラッシュ・メモリ・セルフ・プログラミング	U16701J	U16701E

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには, 必ず最新の資料をご使用ください。

開発ツール（ソフトウェア）の資料（ユーザズ・マニュアル）

資料名	資料番号	
	和文	英文
RA78K0 Ver.3.80 アセンブラ・パッケージ	操作編	U17199J U17199E
	アセンブリ言語編	U17198J U17198E
	構造化アセンブリ言語編	U17197J U17197E
CC78K0 Ver.3.70 Cコンパイラ	操作編	U17201J U17201E
	言語編	U17200J U17200E
SM+ システム・シミュレータ	操作編	U17246J U17246E
	ユーザ・オープン・インタフェース編	U17247J U17247E
ID78K0-QB Ver.2.81 統合ディバッガ	操作編	U16996J U16996E
PM plus Ver.5.20		U16934J U16934E

開発ツール（ハードウェア）の資料（ユーザズ・マニュアル）

資料名	資料番号	
	和文	英文
QB-78K0KX1H インサーキット・エミュレータ	U17081J	U17081E
QB-78K0MINI オンチップ・ディバグ・エミュレータ	U17029J	U17029E

フラッシュ・メモリ書き込み用の資料

資料名	資料番号	
	和文	英文
PG-FP4 フラッシュ・メモリ・プログラマ ユーザズ・マニュアル	U15260J	U15260E

その他の資料

資料名	資料番号	
	和文	英文
SEMICONDUCTOR SELECTION GUIDE -Products and Packages-	X13769X	
半導体デバイス 実装マニュアル	注	
NEC半導体デバイスの品質水準	C11531J	C11531E
NEC半導体デバイスの信頼性品質管理	C10983J	C10983E
静電気放電（ESD）破壊対策ガイド	C11892J	C11892E
半導体 品質 / 信頼性ハンドブック	C12769J	-
マイクロコンピュータ関連製品ガイド 社外メーカ編	U11416J	-

注 「半導体デバイス実装マニュアル」のホーム・ページ参照

和文：<http://www.necel.com/pkg/ja/jissou/index.html>

英文：<http://www.necel.com/pkg/en/mount/index.html>

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには、必ず最新の資料をご使用ください。

目 次

第1章 概 説 ... 16

- 1.1 特 徴 ... 16
- 1.2 応用分野 ... 17
- 1.3 オータ情報 ... 18
- 1.4 端子接続図 (Top View) ... 19
- 1.5 Kx1シリーズの展開 ... 21
 - 1.5.1 78K0/Kx1, 78K0/Kx1+の製品展開 ... 21
 - 1.5.2 V850ES/Kx1, V850ES/Kx1+の製品展開 ... 24
- 1.6 ブロック図 ... 27
- 1.7 機能概要 ... 28

第2章 端子機能 ... 30

- 2.1 端子機能一覧 ... 30
- 2.2 端子機能の説明 ... 34
 - 2.2.1 P00-P03 (Port 0) ... 34
 - 2.2.2 P10-P17 (Port 1) ... 34
 - 2.2.3 P20-P27 (Port 2) ... 35
 - 2.2.4 P30-P33 (Port 3) ... 35
 - 2.2.5 P60-P63 (Port 6) ... 36
 - 2.2.6 P70-P77 (Port 7) ... 36
 - 2.2.7 P120 (Port 12) ... 37
 - 2.2.8 P130 (Port 13) ... 37
 - 2.2.9 P140 (Port 14) ... 37
 - 2.2.10 AVREF ... 37
 - 2.2.11 AVSS ... 38
 - 2.2.12 RESET ... 38
 - 2.2.13 X1, X2 ... 38
 - 2.2.14 XT1, XT2 ... 38
 - 2.2.15 VDD, EVDD ... 38
 - 2.2.16 VSS, EVSS ... 38
 - 2.2.17 FLMD0, FLMD1 ... 38
- 2.3 端子の入出力回路と未使用端子の処理 ... 39

第3章 CPUアーキテクチャ ... 42

- 3.1 メモリ空間 ... 42
 - 3.1.1 内部プログラム・メモリ空間 ... 47
 - 3.1.2 内部データ・メモリ空間 ... 48
 - 3.1.3 特殊機能レジスタ (SFR : Special Function Register) 領域 ... 48
 - 3.1.4 データ・メモリ・アドレッシング ... 49
- 3.2 プロセッサ・レジスタ ... 53
 - 3.2.1 制御レジスタ ... 53
 - 3.2.2 汎用レジスタ ... 56
 - 3.2.3 特殊機能レジスタ (SFR : Special Function Register) ... 58

- 3.3 命令アドレスのアドレッシング ... 62
 - 3.3.1 レラティブ・アドレッシング ... 62
 - 3.3.2 イミーディエト・アドレッシング ... 63
 - 3.3.3 テーブル・インダイレクト・アドレッシング ... 64
 - 3.3.4 レジスタ・アドレッシング ... 64
- 3.4 オペランド・アドレスのアドレッシング ... 65
 - 3.4.1 インプライド・アドレッシング ... 65
 - 3.4.2 レジスタ・アドレッシング ... 66
 - 3.4.3 ダイレクト・アドレッシング ... 67
 - 3.4.4 ショート・ダイレクト・アドレッシング ... 68
 - 3.4.5 特殊機能レジスタ (SFR) アドレッシング ... 69
 - 3.4.6 レジスタ・インダイレクト・アドレッシング ... 70
 - 3.4.7 ベースト・アドレッシング ... 71
 - 3.4.8 ベースト・インデクスト・アドレッシング ... 72
 - 3.4.9 スタック・アドレッシング ... 73

第4章 ポート機能 ... 74

- 4.1 ポートの機能 ... 74
- 4.2 ポートの構成 ... 76
 - 4.2.1 ポート0 ... 76
 - 4.2.2 ポート1 ... 79
 - 4.2.3 ポート2 ... 84
 - 4.2.4 ポート3 ... 85
 - 4.2.5 ポート6 ... 87
 - 4.2.6 ポート7 ... 88
 - 4.2.7 ポート12 ... 89
 - 4.2.8 ポート13 ... 90
 - 4.2.9 ポート14 ... 90
- 4.3 ポート機能を制御するレジスタ ... 92
- 4.4 ポート機能の動作 ... 96
 - 4.4.1 入出力ポートへの書き込み ... 96
 - 4.4.2 入出力ポートからの読み出し ... 96
 - 4.4.3 入出力ポートでの演算 ... 96

第5章 クロック発生回路 ... 97

- 5.1 クロック発生回路の機能 ... 97
- 5.2 クロック発生回路の構成 ... 97
- 5.3 クロック発生回路を制御するレジスタ ... 99
- 5.4 システム・クロック発振回路 ... 106
 - 5.4.1 高速システム・クロック発振回路 ... 106
 - 5.4.2 サブシステム・クロック発振回路 ... 106
 - 5.4.3 サブシステム・クロックを使用しない場合 ... 109
 - 5.4.4 内蔵発振発振回路 ... 109
 - 5.4.5 プリスケーラ ... 109
- 5.5 クロック発生回路の動作 ... 110
- 5.6 内蔵発振クロックと高速システム・クロックの切り替えに要する時間 ... 117
- 5.7 CPUクロックの切り替えに要する時間 ... 118
- 5.8 クロック切り替えのフロー・チャートとレジスタ設定 ... 119

- 5.8.1 内蔵発振クロックから高速システム・クロックへの切り替え ... 119
- 5.8.2 高速システム・クロックから内蔵発振クロックへの切り替え ... 120
- 5.8.3 高速システム・クロックからサブシステム・クロックへの切り替え ... 121
- 5.8.4 サブシステム・クロックから高速システム・クロックへの切り替え ... 122
- 5.8.5 レジスタ設定 ... 123

第6章 16ビット・タイマ/イベント・カウンタ00 ... 124

- 6.1 16ビット・タイマ/イベント・カウンタ00の機能 ... 124
- 6.2 16ビット・タイマ/イベント・カウンタ00の構成 ... 125
- 6.3 16ビット・タイマ/イベント・カウンタ00を制御するレジスタ ... 129
- 6.4 16ビット・タイマ/イベント・カウンタ00の動作 ... 136
 - 6.4.1 インターバル・タイマとしての動作 ... 136
 - 6.4.2 PPG出力としての動作 ... 138
 - 6.4.3 パルス幅測定としての動作 ... 141
 - 6.4.4 外部イベント・カウンタとしての動作 ... 149
 - 6.4.5 方形波出力としての動作 ... 151
 - 6.4.6 ワンショット・パルス出力としての動作 ... 153
- 6.5 16ビット・タイマ/イベント・カウンタ00の注意事項 ... 158

第7章 8ビット・タイマ/イベント・カウンタ50, 51 ... 162

- 7.1 8ビット・タイマ/イベント・カウンタ50, 51の機能 ... 162
- 7.2 8ビット・タイマ/イベント・カウンタ50, 51の構成 ... 164
- 7.3 8ビット・タイマ/イベント・カウンタ50, 51を制御するレジスタ ... 165
- 7.4 8ビット・タイマ/イベント・カウンタ50, 51の動作 ... 172
 - 7.4.1 インターバル・タイマとしての動作 ... 172
 - 7.4.2 外部イベント・カウンタとしての動作 ... 175
 - 7.4.3 方形波出力としての動作 ... 176
 - 7.4.4 PWM出力としての動作 ... 177
- 7.5 8ビット・タイマ/イベント・カウンタ50, 51の注意事項 ... 181

第8章 8ビット・タイマH0, H1 ... 182

- 8.1 8ビット・タイマH0, H1の機能 ... 182
- 8.2 8ビット・タイマH0, H1の構成 ... 182
- 8.3 8ビット・タイマH0, H1を制御するレジスタ ... 186
- 8.4 8ビット・タイマH0, H1の動作 ... 191
 - 8.4.1 インターバル・タイマ/方形波出力としての動作 ... 191
 - 8.4.2 PWM出力モードとしての動作 ... 194
 - 8.4.3 キャリア・ジェネレータ・モードとしての動作 (8ビット・タイマH1のみ) ... 200

第9章 時計用タイマ ... 207

- 9.1 時計用タイマの機能 ... 207
- 9.2 時計用タイマの構成 ... 208
- 9.3 時計用タイマを制御するレジスタ ... 209
- 9.4 時計用タイマの動作 ... 211
 - 9.4.1 時計用タイマとしての動作 ... 211
 - 9.4.2 インターバル・タイマとしての動作 ... 212

9.5 時計用タイマの注意事項 ... 213

第10章 ウォッチドッグ・タイマ ... 214

- 10.1 ウォッチドッグ・タイマの機能 ... 214
- 10.2 ウォッチドッグ・タイマの構成 ... 216
- 10.3 ウォッチドッグ・タイマを制御するレジスタ ... 217
- 10.4 ウォッチドッグ・タイマの動作 ... 220
 - 10.4.1 オプション・バイトで「内蔵発振器は停止不可」を選択した場合のウォッチドッグ・タイマ動作 ... 220
 - 10.4.2 オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択した場合のウォッチドッグ・タイマ動作 ... 221
 - 10.4.3 STOPモード時の動作（オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択した場合） ... 222
 - 10.4.4 HALTモード時の動作（オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択した場合） ... 224

第11章 クロック出力制御回路 ... 225

- 11.1 クロック出力制御回路の機能 ... 225
- 11.2 クロック出力制御回路の構成 ... 225
- 11.3 クロック出力制御回路を制御するレジスタ ... 226
- 11.4 クロック出力制御回路の動作 ... 227

第12章 A/Dコンバータ ... 228

- 12.1 A/Dコンバータの機能 ... 228
- 12.2 A/Dコンバータの構成 ... 230
- 12.3 A/Dコンバータで使用するレジスタ ... 232
- 12.4 A/Dコンバータの動作 ... 236
 - 12.4.1 A/Dコンバータの基本動作 ... 236
 - 12.4.2 入力電圧と変換結果 ... 238
 - 12.4.3 A/Dコンバータの動作モード ... 239
- 12.5 A/Dコンバータ特性表の読み方 ... 243
- 12.6 A/Dコンバータの注意事項 ... 246

第13章 シリアル・インタフェースUART0 ... 251

- 13.1 シリアル・インタフェースUART0の機能 ... 251
- 13.2 シリアル・インタフェースUART0の構成 ... 252
- 13.3 シリアル・インタフェースUART0を制御するレジスタ ... 255
- 13.4 シリアル・インタフェースUART0の動作 ... 260
 - 13.4.1 動作停止モード ... 260
 - 13.4.2 アシンクロナス・シリアル・インタフェース（UART）モード ... 261
 - 13.4.3 専用ポー・レート・ジェネレータ ... 267

第14章 シリアル・インタフェースUART6 ... 273

- 14.1 シリアル・インタフェースUART6の機能 ... 273
- 14.2 シリアル・インタフェースUART6の構成 ... 278
- 14.3 シリアル・インタフェースUART6を制御するレジスタ ... 281

14.4	シリアル・インタフェースUART6の動作 ...	290
14.4.1	動作停止モード ...	290
14.4.2	アシンクロナス・シリアル・インタフェース (UART) モード ...	291
14.4.3	専用ポー・レート・ジェネレータ ...	305
第15章	シリアル・インタフェースCSI10 ...	311
15.1	シリアル・インタフェースCSI10の機能 ...	311
15.2	シリアル・インタフェースCSI10の構成 ...	311
15.3	シリアル・インタフェースCSI10を制御するレジスタ ...	312
15.4	シリアル・インタフェースCSI10の動作 ...	317
15.4.1	動作停止モード ...	317
15.4.2	3線式シリアルI/Oモード ...	318
第16章	割り込み機能 ...	326
16.1	割り込み機能の種類 ...	326
16.2	割り込み要因と構成 ...	326
16.3	割り込み機能を制御するレジスタ ...	330
16.4	割り込み処理動作 ...	336
16.4.1	マスカブル割り込み要求の受け付け動作 ...	336
16.4.2	ソフトウエア割り込み要求の受け付け動作 ...	339
16.4.3	多重割り込み処理 ...	339
16.4.4	割り込み要求の保留 ...	342
第17章	キー割り込み機能 ...	343
17.1	キー割り込みの機能 ...	343
17.2	キー割り込みの構成 ...	343
17.3	キー割り込みを制御するレジスタ ...	344
第18章	スタンバイ機能 ...	345
18.1	スタンバイ機能と構成 ...	345
18.1.1	スタンバイ機能 ...	345
18.1.2	スタンバイ機能を制御するレジスタ ...	347
18.2	スタンバイ機能の動作 ...	349
18.2.1	HALTモード ...	349
18.2.2	STOPモード ...	354
第19章	リセット機能 ...	359
19.1	リセット要因を確認するレジスタ ...	366
第20章	クロック・モニタ ...	367
20.1	クロック・モニタの機能 ...	367
20.2	クロック・モニタの構成 ...	367
20.3	クロック・モニタを制御するレジスタ ...	368
20.4	クロック・モニタの動作 ...	369

第21章	パワーオン・クリア回路 ...	374
21.1	パワーオン・クリア回路の機能 ...	374
21.2	パワーオン・クリア回路の構成 ...	375
21.3	パワーオン・クリア回路の動作 ...	375
21.4	パワーオン・クリア回路の注意事項 ...	376
第22章	低電圧検出回路 ...	378
22.1	低電圧検出回路の機能 ...	378
22.2	低電圧検出回路の構成 ...	378
22.3	低電圧検出回路を制御するレジスタ ...	379
22.4	低電圧検出回路の動作 ...	382
22.5	低電圧検出回路の注意事項 ...	386
第23章	オプション・バイト ...	390
23.1	オプション・バイトの機能 ...	390
23.2	オプション・バイトのフォーマット ...	390
第24章	フラッシュ・メモリ ...	393
24.1	メモリ・サイズ切り替えレジスタ ...	394
24.2	フラッシュ・ライターによる書き込み方法 ...	395
24.3	プログラミング環境 ...	400
24.4	通信方式 ...	400
24.5	オンボード上の端子処理 ...	403
24.5.1	FLMD0端子 ...	403
24.5.2	FLMD1端子 ...	403
24.5.3	シリアル・インタフェース端子 ...	404
24.5.4	RESET端子 ...	406
24.5.5	ポート端子 ...	406
24.5.6	その他の信号端子 ...	406
24.5.7	電 源 ...	406
24.6	プログラミング方法 ...	407
24.6.1	フラッシュ・メモリ制御 ...	407
24.6.2	フラッシュ・メモリ・プログラミング・モード ...	408
24.6.3	通信方式の選択 ...	409
24.6.4	通信コマンド ...	410
24.7	セルフ書き込みによるフラッシュ・メモリ・プログラミング ...	411
24.7.1	セルフ・プログラミング機能で使用するレジスタ ...	412
24.8	ブート・スワップ機能 ...	416
24.8.1	ブート・スワップ機能の概要 ...	416
24.8.2	メモリ・マップとブート領域 ...	418
第25章	オンチップ・ディバグ機能 (μPD78F0124HDのみ) ...	422
25.1	オンチップ・ディバグ・セキュリティID ...	423
第26章	命令セットの概要 ...	424

26.1	凡 例 ...	424
26.1.1	オペランドの表現形式と記述方法 ...	424
26.1.2	オペレーション欄の説明 ...	425
26.1.3	フラグ動作欄の説明 ...	425
26.2	オペレーション一覧 ...	426
26.3	アドレッシング別命令一覧 ...	434
第27章	電気的特性（標準品，(A) 水準品） ...	438
第28章	電気的特性（(A1) 水準品） ...	454
第29章	外形図 ...	468
第30章	半田付け推奨条件 ...	469
第31章	ウエイトに関する注意事項 ...	471
31.1	ウエイトに関する注意事項 ...	471
31.2	ウエイトが発生する周辺ハードウェア ...	472
31.3	ウエイト発生例 ...	473
付録A	開発ツール ...	474
A.1	ソフトウェア・パッケージ ...	477
A.2	言語処理用ソフトウェア ...	477
A.3	制御ソフトウェア ...	478
A.4	フラッシュ・メモリ書き込み用ツール ...	478
A.5	ディバグ用ツール（ハードウェア） ...	479
A.5.1	インサーキット・エミュレータ QB-78K0KX1Hを使用する場合 ...	479
A.5.2	オンチップ・ディバグ・エミュレータ QB-78K0MINIを使用する場合 ...	479
A.6	ディバグ用ツール（ソフトウェア） ...	480
付録B	ターゲット・システム設計上の注意 ...	481
付録C	レジスタ索引 ...	482
C.1	レジスタ索引（50音順） ...	482
C.2	レジスタ索引（アルファベット順） ...	485
付録D	注意事項一覧 ...	488
付録E	改版履歴 ...	506
E.1	本版で改訂された主な箇所 ...	506
E.2	前版までの改版履歴 ...	507

第1章 概 説

1.1 特 徴

高速 (0.125 μ s : 高速システム・クロック16 MHz動作時) から超低速 (122 μ s : サブシステム・クロック32.768 kHz動作時) まで最小命令実行時間を変更可能

汎用レジスタ : 8ビット×32レジスタ (8ビット×8レジスタ×4バンク)

ROM, RAM容量

品 名	項 目	プログラム・メモリ (ROM)		データ・メモリ
				内部高速RAM
μ PD78F0122H	フラッシュ・メモリ	16 Kバイト ^注		512バイト ^注
μ PD78F0123H		24 Kバイト ^注		1024バイト ^注
μ PD78F0124H, 78F0124HD		32 Kバイト ^注		

注 メモリ・サイズ切り替えレジスタ (IMS) により, 内部フラッシュ・メモリ, 内部高速RAM容量の変更可能。

単電源のフラッシュ・メモリ内蔵

セルフ・プログラミング内蔵 (ブート・スワップ機能あり)

オンチップ・ディバグ機能内蔵 (μ PD78F0124HDのみ)

パワーオン・クリア (POC) 回路, 低電圧検出 (LVI) 回路内蔵

内蔵発振器によるCPUデフォルト・スタートにより, ショート・スタート・アップが可能

内蔵発振器によるクロック・モニタ機能内蔵

ウォッチドッグ・タイマ (内蔵発振クロックで動作可能) 内蔵

キー割り込み機能内蔵

クロック出力制御回路内蔵

I/Oポート : 39本 (N-chオープン・ドレイン : 4本)

タイマ : 7チャンネル

シリアル・インタフェース : 2チャンネル

(UART (LIN (Local Interconnect Network) -bus対応) : 1チャンネル, CSI/UART^{注1} : 1チャンネル)

10ビット分解能A/Dコンバータ : 8チャンネル

電源電圧 :

・標準品, (A) 水準品 : $V_{DD} = 2.5 \sim 5.5$ V (内蔵発振クロック/サブシステム・クロック使用時 : $V_{DD} = 2.0 \sim 5.5$ V^{注2})

・(A1) 水準品 : $V_{DD} = 2.7 \sim 5.5$ V (内蔵発振クロック使用時 : $V_{DD} = 2.0 \sim 5.5$ V^{注3})

動作周囲温度 :

・標準品, (A) 水準品 : $T_A = -40 \sim +85$

・(A1) 水準品 : $T_A = -40 \sim +110$

注1. 端子を兼用しているため, どちらかを選択して使用します。

2. パワーオン・クリア (POC) 回路の検出電圧 (V_{POC}) が 2.1 V \pm 0.1 V のため, $2.2 \sim 5.5$ V の電圧範囲で使用してください。

3. パワーオン・クリア (POC) 回路の検出電圧 (V_{POC}) が $2.0 \sim 2.25$ V のため, $2.25 \sim 5.5$ V の電圧範囲で使用してください。

1.2 応用分野

自動車実装

- ・Body電装系のシステム制御（パワー・ウインドウ，キーレス・エントリ受信など）
- ・制御系のサブマイコン

ホーム・オーディオ，カー・オーディオ

AV機器

PC周辺機器（キーボードなど）

家電製品

- ・エアコン室外機
- ・電子レンジ，炊飯器

産業機器

- ・ポンプ
- ・自動販売機
- ・FA（Factory Automation）

1.3 オーダ情報

・フラッシュ・メモリ製品

オーダ名称	パッケージ	品質水準
μ PD78F0122HGB-8ET	52ピン・プラスチックLQFP (10x10)	標準 (一般電子機器用)
μ PD78F0122HGB-8ET-A	"	"
μ PD78F0123HGB-8ET	"	"
μ PD78F0123HGB-8ET-A	"	"
μ PD78F0124HGB-8ET	"	"
μ PD78F0124HGB-8ET-A	"	"
μ PD78F0124HDGB-8ET ^注	"	"
μ PD78F0124HDGB-8ET-A ^注	"	"
μ PD78F0122HGB(A)-8ET	"	特別 (高信頼度電子機器用)
μ PD78F0122HGB(A)-8ET-A	"	"
μ PD78F0123HGB(A)-8ET	"	"
μ PD78F0123HGB(A)-8ET-A	"	"
μ PD78F0124HGB(A)-8ET	"	"
μ PD78F0124HGB(A)-8ET-A	"	"
μ PD78F0122HGB(A1)-8ET	"	"
μ PD78F0122HGB(A1)-8ET-A	"	"
μ PD78F0123HGB(A1)-8ET	"	"
μ PD78F0123HGB(A1)-8ET-A	"	"
μ PD78F0124HGB(A1)-8ET	"	"
μ PD78F0124HGB(A1)-8ET-A	"	"


注 ES (Emulation Sample) 品のみ。プログラム評価用としてご使用ください。

備考 オーダ名称末尾「-A」の製品は、鉛フリー製品です。

品質水準とその応用分野の詳細については当社発行の資料「NEC 半導体デバイスの品質水準」(資料番号 C11531J)をご覧ください。

1.4 端子接続図 (Top View)

・ 52ピン・プラスチックLQFP (10x10)




注意 AV_{SS}端子はV_{SS}に接続してください。

端子名称

ANI0-ANI7	: Analog Input	P140	: Port 14
AV _{REF}	: Analog Reference Voltage	PCL	: Programmable Clock Output
AV _{SS}	: Analog Ground	$\overline{\text{RESET}}$: Reset
EV _{DD}	: Power Supply for Port	RxD0, RxD6	: Receive Data
EV _{SS}	: Ground for Port	$\overline{\text{SCK10}}$: Serial Clock Input/Output
FLMD0, FLMD1	: Flash Programming Mode	SI10	: Serial Data Input
INTP0-INTP6	: External Interrupt Input	SO10	: Serial Data Output
KR0-KR7	: Key Return	TI000, TI010,	
NC	: Non-connection	TI50, TI51	: Timer Input
P00-P03	: Port 0	TO00,	
P10-P17	: Port 1	TO50, TO51,	
P20-P27	: Port 2	TOH0, TOH1	: Timer Output
P30-P33	: Port 3	TxD0, TxD6	: Transmit Data
P60-P63	: Port 6	V _{DD}	: Power Supply
P70-P77	: Port 7	V _{SS}	: Ground
P120	: Port 12	X1, X2	: Crystal Oscillator (High-speed System Clock)
P130	: Port 13	XT1, XT2	: Crystal Oscillator (Subsystem Clock)

1.5 Kx1シリーズの展開

1.5.1 78K0/Kx1, 78K0/Kx1+の製品展開



注 オンチップ・デバッグ機能搭載品です。

78K0/Kx1の機能一覧を次に示します。

愛 称		78K0/KB1			78K0/KC1			78K0/KD1			78K0/KE1				78K0/KF1				
ピン数		30ピン			44ピン			52ピン			64ピン				80ピン				
内部メモリ (Kバイト)	マスクROM	8	16 / 24	-	8 / 16	24 / 32	-	8 / 16	24 / 32	-	8 / 16	24 / 32	-	48 / 60	-	24 / 32	48 / 60	-	
	フラッシュ・メモリ	-	24		-	32		-	32		-	32		-	60		-	60	
	RAM	0.5	0.75		0.5	1		0.5	1		0.5	1		2		1	2		
電源電圧		V _{DD} = 2.5 ~ 5.5 V ^{注1,2}																	
最小命令実行時間		0.166 μs (12 MHz, V _{DD} = 4.0 ~ 5.5 V時) 0.2 μs (10 MHz, V _{DD} = 3.5 ~ 5.5 V時) 0.24 μs (8.38 MHz, V _{DD} = 3.0 ~ 5.5 V時) 0.4 μs (5 MHz, V _{DD} = 2.5 ~ 5.5 V時)					< REGC端子をV _{DD} に接続 > 0.166 μs (12 MHz, V _{DD} = 4.0 ~ 5.5 V時) 0.2 μs (10 MHz, V _{DD} = 3.5 ~ 5.5 V時) 0.24 μs (8.38 MHz, V _{DD} = 3.0 ~ 5.5 V時) 0.4 μs (5 MHz, V _{DD} = 2.5 ~ 5.5 V時)												
クロック	X1入力	2 ~ 12 MHz																	
	サブクロック	-			32.768 kHz														
	内蔵発振	240 kHz (TYP.)																	
ポート	CMOS入出力	17			19			26			38				54				
	CMOS入力	4			8														
	CMOS出力	1																	
	N-chオープン・ドレイン入出力	-			4														
タイマ	16ビット (TM0)	-					1 ch			2 ch				1 ch		2 ch			
	8ビット (TM5)	1 ch			2 ch														
	8ビット (TMH)	2 ch																	
	時計用	-			1ch														
	WDT	1 ch																	
シリアル・インタフェース	3線式CSI ^{注3}	-					1 ch			2 ch				1 ch		2 ch			
	自動送受信3線式CSI	-																	
	UART ^{注3}	-			1ch														
	LIN-bus対応UART	1 ch																	
10ビットA/Dコンバータ		4 ch			8 ch														
割り込み	外部	6			7			8			9				9				
	内部	11	12		15			16			19				17	20			
キー・リターン入力		-			4ch			8ch											
リセット	RESET端子	あり																	
	POC	2.85 V ± 0.15 V / 3.5 V ± 0.2 V (マスク・オプションにより選択可能)																	
	LVI	2.85 V / 3.1 V / 3.3 V ± 0.15 V / 3.5 V / 3.7 V / 3.9 V / 4.1 V / 4.3 V ± 0.2 V (ソフトウェアにより選択可能)																	
	クロック・モニタ	あり																	
	WDT	あり																	
クロック出力 / ブザー出力		-					クロック出力のみ			あり									
乗除算器		-					16ビット × 16ビット, 32ビット ÷ 16ビット												
ROMコレクション		-											あり		-				
スタンバイ機能		HALT/STOPモード																	
動作周囲温度		標準水準品, 特別水準 (A) 品 : -40 ~ +85 特別水準 (A1) 品 : -40 ~ +110 (マスクROM製品), -40 ~ +105 (フラッシュ・メモリ製品) 特別水準 (A2) 品 : -40 ~ +125 (マスクROM製品)																	

- 注1. POC回路の検出電圧 (V_{POC}) を2.85 V ± 0.15 V で使用する場合は, 3.0 ~ 5.5 V の電圧範囲で使用してください。
 2. POC回路の検出電圧 (V_{POC}) を3.5 V ± 0.2 V で使用する場合は, 3.7 ~ 5.5 V の電圧範囲で使用してください。
 3. 端子を兼用している場合は, どちらかを選択して使用します。

78K0/Kx1+の機能一覧を次に示します。

愛 称		78K0/KB1+		78K0/KC1+		78K0/KD1+		78K0/KE1+			78K0/KF1+	
ピン数		30ピン		44ピン		52ピン		64ピン			80ピン	
内部メモリ (Kバイト)	フラッシュ・メモリ	8	16 /24	16	24 /32	16	24/32	16	24 /32	48 /60	60	
	RAM	0.5	0.75	0.5	1	0.5	1	0.5	1	2	2	
電源電圧		V _{DD} = 2.5 ~ 5.5 V (内蔵発振クロックまたはサブクロック使用時 : V _{DD} = 2.0 ~ 5.5 V ^{注1})										
最小命令実行時間		0.125 μs (16 MHz, V _{DD} = 4.0 ~ 5.5 V時) / 0.2 μs (10 MHz, V _{DD} = 3.5 ~ 5.5 V時) / 0.24 μs (8.38 MHz, V _{DD} = 3.0 ~ 5.5 V時) / 0.4 μs (5 MHz, V _{DD} = 2.5 ~ 5.5 V時)										
クロック	水晶/セラミック	2 ~ 16 MHz										
	RC	3 ~ 4 MHz				-						
	サブクロック	-		32.768 kHz								
	内蔵発振	240 kHz (TYP.)										
ポート	CMOS入出力	17		19		26		38			54	
	CMOS入力	4		8								
	CMOS出力	1										
	N-chオープン・ドレイン入出力	-		4								
タイマ	16ビット (TM0)	1 ch					2 ch					
	8ビット (TM5)	1 ch		2 ch								
	8ビット (TMH)	2 ch										
	時計用	-		1 ch								
	WDT	1 ch										
シリアル・インタフェース	3線式CSI ^{注2}	1 ch					2 ch					
	自動送受信3線式CSI	-										
	UART ^{注2}	-		1 ch								
	LIN-bus対応UART	1 ch										
10ビットA/Dコンバータ		4 ch		8 ch								
割り込み	外部	6		7		8		9			9	
	内部	11	12	15			16	19		20		
キー・リターン入力		-		4 ch		8 ch						
リセット	RESET端子	あり										
	POC	2.1 V ± 0.1 V (検出電圧は固定)										
	LVI	2.35 V/2.6 V/2.85 V/3.1 V/3.3 V ± 0.15 V/3.5 V/3.7 V/3.9 V/4.1 V/4.3 V ± 0.2 V (ソフトウェアにより選択可能)										
	クロック・モニタ	あり										
	WDT	あり										
クロック出力/ブザー出力		-				クロック出力のみ		あり				
外部バス・インタフェース		-										
乗除算器		-							16ビット×16ビット, 32ビット÷16ビット			
ROMコレクション		-							あり		-	
セルフ・プログラミング機能		あり										
オンチップ・デバッグ機能搭載品		μPD78F0114HD, 78F0124HD, 78F0138HD, 78F0148HD										
スタンバイ機能		HALT/STOPモード										
動作周囲温度		標準水準品, 特別水準 (A) 品 : - 40 ~ + 85 特別水準 (A1) 品 : - 40 ~ + 110										


注1. POC回路の検出電圧 (V_{POC}) が2.1 V ± 0.1 Vのため, 2.2 ~ 5.5 Vの電圧範囲で使用してください。

2. 端子を兼用している場合は, どちらかを選択して使用します。


1. 5. 2 V850ES/Kx1, V850ES/Kx1+の製品展開

- ・ 64ピン・プラスチックLQFP (10 × 10 mm, 0.5 mmピッチ)
- ・ 64ピン・プラスチックTQFP (12 × 12 mm, 0.65 mmピッチ)

V850ES/KE1




V850ES/KE1+




- ・ 80ピン・プラスチックTQFP (12 × 12 mm, 0.5 mmピッチ)
- ・ 80ピン・プラスチックQFP (14 × 14 mm, 0.65 mmピッチ)

V850ES/KF1




V850ES/KF1+




- ・ 100ピン・プラスチックLQFP (14 × 14 mm, 0.5 mmピッチ)
- ・ 100ピン・プラスチックQFP (14 × 20 mm, 0.65 mmピッチ)

V850ES/KG1




V850ES/KG1+




- ・ 144ピン・プラスチックLQFP (20 × 20 mm, 0.5 mmピッチ)

V850ES/KJ1



V850ES/KJ1+



V850ES/Kx1の機能一覧を次に示します。

愛 称		V850ES/KE1		V850ES/KF1				V850ES/KG1				V850ES/KJ1				
ピン数		64ピン		80ピン				100ピン				144ピン				
内部メモリ (Kバイト)	マスクROM	128	-	64/96	128	-	256	-	64/96	128	-	256	-	96/128	-	-
	フラッシュ・メモリ	-	128	-	-	128	-	256	-	-	128	-	256	-	128	256
	RAM	4		4	6		12		4	6		16		6		16
電源電圧		2.7 ~ 5.5 V														
最小命令実行時間		50 ns@20 MHz														
クロック	X1入力	2 ~ 10 MHz														
	サブクロック	32.768 kHz														
	内蔵発振器	-														
ポート	CMOS入力	8		8				8				16				
	CMOS入出力	41 (4) ^{注1}		57 (6) ^{注1}				72 (8) ^{注1}				106 (12) ^{注1}				
	N-ch オープン・ドレイン入出力	2		2				4				6				
タイマ	16ビット (TMP)	1 ch		-		1 ch		-		1 ch		-		1 ch		
	16ビット (TM0)	1 ch		2 ch				4 ch				6 ch				
	8ビット (TM5)	2 ch		2 ch				2 ch				2 ch				
	8ビット (TMH)	2 ch		2 ch				2 ch				2 ch				
	インターバル・タイマ	1 ch		1 ch				1 ch				1 ch				
	時計	1 ch		1 ch				1 ch				1 ch				
	WDT1	1 ch		1 ch				1 ch				1 ch				
	WDT2	1 ch		1 ch				1 ch				1 ch				
RTO		6ビット×1 ch		6ビット×1 ch				6ビット×1 ch				6ビット×2 ch				
シリアル・インタフェース	CSI	2 ch		2 ch				2 ch				3 ch				
	自動送受信3線式CSI	-		1 ch				2 ch				2 ch				
	UART	2 ch		2 ch				2 ch				3 ch				
	LIN-bus対応UART	-		-				-				-				
	I ² C ^{注2}	1 ch		1 ch				1 ch				2 ch				
外部バス	アドレス空間	-		128 Kバイト				3 Mバイト				15 Mバイト				
	アドレス・バス	-		16ビット				22ビット				24ビット				
	モード	-		マルチプレクスのみ				マルチプレクス/セパレート								
DMAコントローラ		-		-				-				-				
10ビットA/Dコンバータ		8 ch		8 ch				8 ch				16 ch				
8ビットD/Aコンバータ		-		-				2 ch				2 ch				
割り込み	外部	8		8				8				8				
	内部	25/26 ^{注2}		25/26 ^{注2}		28/29 ^{注2}		30/31 ^{注2}		33/34 ^{注2}		38/40 ^{注2}		41/43 ^{注2}		
キー・リターン入力		8 ch		8 ch				8 ch				8 ch				
リセット	RESET端子	あり														
	POC	なし														
	LVI	なし														
	クロック・モニタ	なし														
	WDT1	あり														
	WDT2	あり														
ROMコレクション		4箇所														
レギュレータ		なし		あり												
スタンバイ		HALT/IDLE/STOP/サブIDLEモード														
動作周囲温度		T _A = -40 ~ +85														

注1. ()内のチャンネル数はソフトウェアによりN-chオープン・ドレイン出力可能な端子数

2. I²C内蔵品 (Y品) のみ。製品名については各ユーザズ・マニュアルを参照してください。


V850ES/Kx1+の機能一覧を次に示します。

愛 称		V850ES/KE1+		V850ES/KF1+		V850ES/KG1+		V850ES/KJ1+			
ピン数		64ピン		80ピン		100ピン		144ピン			
内部 メモリ (Kバイト)	マスクROM	128	-	-	256	-	-	256	-	-	-
	フラッシュ・メモリ	-	128	128	-	256	128	-	256	128	256
	内蔵発振器	4		6	12		6	16		6	16
電源電圧		2.7 ~ 5.5 V									
最小命令実行時間		50 ns@20 MHz									
クロック	X1入力	2 ~ 10 MHz									
	サブクロック	32.768 kHz									
	内蔵発振器	240 kHz (TYP.)									
ポート	CMOS入力	8		8		8		16			
	CMOS入出力	41 (4) ^{注1}		57 (6) ^{注1}		72 (8) ^{注1}		106 (12) ^{注1}			
	N-ch オープン・ドレイン入出力	2		2		4		6			
タイマ	16ビット (TMP)	1 ch		1 ch		1 ch		1 ch			
	16ビット (TM0)	1 ch		2 ch		4 ch		6 ch			
	8ビット (TM5)	2 ch		2 ch		2 ch		2 ch			
	8ビット (TMH)	2 ch		2 ch		2 ch		2 ch			
	インターバル・タイマ	1 ch		1 ch		1 ch		1 ch			
	時計	1 ch		1 ch		1 ch		1 ch			
	WDT1	1 ch		1 ch		1 ch		1 ch			
	WDT2	1 ch		1 ch		1 ch		1 ch			
RTO		6ビット×1 ch		6ビット×1 ch		6ビット×1 ch		6ビット×2 ch			
シリアル・ インタフェ ース	CSI	2 ch		2 ch		2 ch		3 ch			
	自動送受信3線式CSI	-		1 ch		2 ch		2 ch			
	UART	1 ch		1 ch		2 ch		2 ch			
	LIN-bus対応UART	1 ch		1 ch		1 ch		1 ch			
	I ² C ^{注2}	1 ch		1 ch		1 ch		2 ch			
外部バス	アドレス空間	-		128 Kバイト		3 Mバイト		15 Mバイト			
	アドレス・バス	-		16ビット		22ビット		24ビット			
	モード	-		マルチプレクスのみ		マルチプレクス/セパレート					
DMAコントローラ		-		-		4 ch		4 ch			
10ビットA/Dコンバータ		8 ch		8 ch		8 ch		16 ch			
8ビットD/Aコンバータ		-		-		2 ch		2 ch			
割り込み	外部	9		9		9		9			
	内部	26/27 ^{注2}		29/30 ^{注2}		41/42 ^{注2}		46/48 ^{注2}			
キー・リターン入力		8 ch		8 ch		8 ch		8 ch			
リセット	RESET端子	あり									
	POC	2.7 V以下固定									
	LVI	3.1 V/3.3 V ± 0.15 Vまたは3.5 V/3.7 V/3.9 V/4.1 V/4.3 V ± 0.2 V(ソフトウェアにより選択可能)									
	クロック・モニタ	あり (内蔵発振器によるモニタ)									
	WDT1	あり									
	WDT2	あり									
ROMコレクション		4箇所						なし			
レギュレータ		なし				あり					
スタンバイ		HALT/IDLE/STOP/サブIDLEモード									
動作周囲温度		T _A = - 40 ~ + 85									

注1. () のチャンネル数はソフトウェアによりN-chオープン・ドレイン出力選択可能な端子数

2. I²C内蔵品 (Y品) のみ。製品名については各ユーザズ・マニュアルを参照してください。

1.6 ブロック図



1.7 機能概要

(1/2)

項 目		μ PD78F0122H	μ PD78F0123H	μ PD78F0124H	μ PD78F0124HD										
内部メモリ (バイト)	フラッシュ・メモリ (セルフ・プログラミング対応) ^{注1}	16 Kバイト	24 Kバイト	32 Kバイト											
	高速RAM ^{注1}	512バイト	1 Kバイト												
メモリ空間		64 Kバイト													
高速システム・クロック (発振周波数)		水晶 / セラミック / 外部クロック発振													
	標準品, (A) 水準品	2 ~ 16 MHz : V _{DD} = 4.0 ~ 5.5 V, 2 ~ 10 MHz : V _{DD} = 3.5 ~ 5.5 V, 2 ~ 8.38 MHz : V _{DD} = 3.0 ~ 5.5 V, 2 ~ 5 MHz : V _{DD} = 2.5 ~ 5.5 V													
	(A1) 水準品	2 ~ 16 MHz : V _{DD} = 4.0 ~ 5.5 V, 2 ~ 10 MHz : V _{DD} = 3.5 ~ 5.5 V, 2 ~ 8.38 MHz : V _{DD} = 3.0 ~ 5.5 V, 2 ~ 5 MHz : V _{DD} = 2.7 ~ 5.5 V													
内蔵発振クロック (発振周波数)		内蔵発振 (240 kHz (TYP.) : V _{DD} = 2.0 ~ 5.5 V ^{注2, 3})													
サブシステム・クロック (発振周波数)		水晶 / 外部クロック発振													
	標準品, (A) 水準品	32.768 kHz : V _{DD} = 2.0 ~ 5.5 V ^{注2}													
	(A1) 水準品	32.768 kHz : V _{DD} = 2.7 ~ 5.5 V													
汎用レジスタ		8ビット × 32レジスタ (8ビット × 8レジスタ × 4バンク)													
最小命令実行時間		0.125 μs / 0.25 μs / 0.5 μs / 1.0 μs / 2.0 μs (高速システム・クロック : f _{XP} = 16 MHz動作時)													
		8.3 μs / 16.6 μs / 33.2 μs / 66.4 μs / 132.8 μs (TYP.) (内蔵発振クロック : f _R = 240 kHz (TYP.)動作時)													
		122 μs (サブシステム・クロック : f _{XT} = 32.768 kHz動作時)													
命令セット		<ul style="list-style-type: none"> ・ 16ビット演算 ・ 乗除算 (8ビット × 8ビット, 16ビット ÷ 8ビット) ・ ビット操作 (セット, リセット, テスト, ブール演算) ・ BCD補正など 													
I/Oポート		<table style="width: 100%; border-collapse: collapse;"> <tr> <td style="width: 50%;">合計</td> <td style="text-align: right;">: 39本</td> </tr> <tr> <td>CMOS入出力</td> <td style="text-align: right;">: 26本</td> </tr> <tr> <td>CMOS入力</td> <td style="text-align: right;">: 8本</td> </tr> <tr> <td>CMOS出力</td> <td style="text-align: right;">: 1本</td> </tr> <tr> <td>N-chオープン・ドレイン入出力</td> <td style="text-align: right;">: 4本</td> </tr> </table>				合計	: 39本	CMOS入出力	: 26本	CMOS入力	: 8本	CMOS出力	: 1本	N-chオープン・ドレイン入出力	: 4本
合計	: 39本														
CMOS入出力	: 26本														
CMOS入力	: 8本														
CMOS出力	: 1本														
N-chオープン・ドレイン入出力	: 4本														
タイマ		<ul style="list-style-type: none"> ・ 16ビット・タイマ / イベント・カウンタ : 1チャンネル ・ 8ビット・タイマ / イベント・カウンタ : 2チャンネル ・ 8ビット・タイマ : 2チャンネル ・ 時計用タイマ : 1チャンネル ・ ウォッチドッグ・タイマ : 1チャンネル 													
	タイマ出力	5本 (PWM出力 : 4本)													
クロック出力		<ul style="list-style-type: none"> ・ 78.125 kHz, 156.25 kHz, 312.5 kHz, 625 kHz, 1.25 MHz, 2.5 MHz, 5 MHz, 10 MHz (高速システム・クロック : 10 MHz動作時) ・ 32.768 kHz (サブシステム・クロック : 32.768 kHz動作時) 													

- 注1. メモリ・サイズ切り替えレジスタ (IMS) により, 内部フラッシュ・メモリ, 内部高速RAM容量の変更可能。
2. 標準品, (A) 水準品の場合, パワーオン・クリア (POC) 回路の検出電圧 (V_{POC}) が2.1 V ± 0.1 Vのため, 2.2 ~ 5.5 Vの電圧範囲で使用してください。
 3. (A1) 水準品の場合, パワーオン・クリア (POC) 回路の検出電圧 (V_{POC}) が2.0 ~ 2.25 Vのため, 2.25 ~ 5.5 Vの電圧範囲で使用してください。

項 目	μ PD78F0122H	μ PD78F0123H	μ PD78F0124H	μ PD78F0124HD
A/Dコンバータ	10ビット分解能×8チャンネル			
シリアル・インタフェース	・ LIN-bus対応UARTモード : 1チャンネル ・ 3線式シリアルI/Oモード / UARTモード ^{注1} : 1チャンネル			
ベクタ割り込み	内部	15		
要因	外部	8		
キー割り込み	キー入力端子 (KR0-KR7) の立ち下がりエッジ検出により、キー割り込み (INTKR) 発生			
リセット	・ RESET端子によるリセット ・ ウォッチドッグ・タイマによる内部リセット ・ クロック・モニタによる内部リセット ・ パワーオン・クリアによる内部リセット ・ 低電圧検出回路による内部リセット			
オンチップ・デバッグ機能	-			あり
電源電圧	・ 標準品, (A) 水準品 : $V_{DD} = 2.5 \sim 5.5 \text{ V}$ (内蔵発振クロックまたはサブシステム・クロック使用時: $V_{DD} = 2.0 \sim 5.5 \text{ V}$ ^{注2}) ・ (A1) 水準品 : $V_{DD} = 2.7 \sim 5.5 \text{ V}$ (内蔵発振クロック使用時: $V_{DD} = 2.0 \sim 5.5 \text{ V}$ ^{注3})			
動作周囲温度	・ 標準品, (A) 水準品: $T_A = -40 \sim +85$ ・ (A1) 水準品 : $T_A = -40 \sim +110$			
パッケージ	・ 52ピン・プラスチックLQFP (10x10)			

注1. 端子を兼用しているため、どちらかを選択して使用します。

2. パワーオン・クリア (POC) 回路の検出電圧 (V_{POC}) が $2.1 \text{ V} \pm 0.1 \text{ V}$ のため、 $2.2 \sim 5.5 \text{ V}$ の電圧範囲で使用してください。
3. パワーオン・クリア (POC) 回路の検出電圧 (V_{POC}) が $2.0 \sim 2.25 \text{ V}$ のため、 $2.25 \sim 5.5 \text{ V}$ の電圧範囲で使用してください。

次にタイマの概要を示します。

		16ビット・タイマ/ イベント・カウンタ00	8ビット・タイマ/ イベント・カウンタ50, 51		8ビット・タイマH0, H1		時計用 タイマ	ウォッチ ドッグ・ タイマ
		TM00	TM50	TM51	TMH0	TMH1		
動作モード	インターバル・ タイマ	1チャンネル	1チャンネル	1チャンネル	1チャンネル	1チャンネル	1チャンネル ^注	-
	外部イベント・ カウンタ	1チャンネル	1チャンネル	1チャンネル	-	-	-	-
	ウォッチドッグ・ タイマ	-	-	-	-	-	-	1チャンネル
機能	タイマ出力	1出力	1出力	1出力	1出力	1出力	-	-
	PPG出力	1出力	-	-	-	-	-	-
	PWM出力	-	1出力	1出力	1出力	1出力	-	-
	パルス幅測定	2入力	-	-	-	-	-	-
	方形波出力	1出力	1出力	1出力	1出力	1出力	-	-
	割り込み要因	2	1	1	1	1	1	-

注 時計用タイマは時計用タイマとインターバル・タイマの機能を同時に使用可能です。

備考 TM51とTMH1を組み合わせることで、キャリア・ジェネレータ・モードとして使用できます。

第2章 端子機能

2.1 端子機能一覧

端子の入出力バッファ電源には、 AV_{REF} 、 EV_{DD} 、 V_{DD} の3系統があります。それぞれの電源と端子の関係を次に示します。

表2 - 1 各端子の入出力バッファ電源

電源	対応する端子
AV_{REF}	P20-P27
EV_{DD}	P20-P27以外のポート端子
V_{DD}	ポート端子以外の端子

(1) ポート端子

端子名称	入出力	機能	リセット時	兼用端子
P00	入出力	ポート0。 4ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	TIO00
P01				TI010/TO00
P02				-
P03				-
P10	入出力	ポート1。 8ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	SCK10/TxD0
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50/FLMD1
P20-P27	入力	ポート2。 8ビット入力専用ポート。	入力	ANI0-ANI7
P30-P32	入出力	ポート3。 4ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	INTP1-INTP3
P33				INTP4/TI51/ TO51
P60-P63	入出力	ポート6。 4ビット入出力ポート (N-chオープン・ドレイン)。 1ビット単位で入力/出力の指定可能。	入力	-
P70-P77	入出力	ポート7。 8ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	KR0-KR7
P120	入出力	ポート12。 1ビット入出力ポート。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	INTP0
P130	出力	ポート13。 1ビット出力専用ポート。	出力	-
P140	入出力	ポート14。 1ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 ソフトウェアの設定により、内蔵プルアップ抵抗を使用可能。	入力	PCL/INTP6

(2) ポート以外の端子 (1/2)

端子名称	入出力	機能	リセット時	兼用端子
INTP0	入力	有効エッジ (立ち上がり, 立ち下がり, 立ち上がりおよび立ち下がり) の両エッジ) 指定可能な外部割り込み要求入力	入力	P120
INTP1-INTP3				P30-P32
INTP4				P33/TI51/TO51
INTP5				P16/TOH1
INTP6				P140/PCL
SI10	入力	シリアル・インタフェースのシリアル・データ入力	入力	P11/RxD0
SO10	出力	シリアル・インタフェースのシリアル・データ出力	入力	P12
SCK10	入出力	シリアル・インタフェースのクロック入力/出力	入力	P10/TxD0
RxD0	入力	アシンクロナス・シリアル・インタフェース用シリアル・データ入力	入力	P11/SI10
RxD6				P14
TxD0	出力	アシンクロナス・シリアル・インタフェース用シリアル・データ出力	入力	P10/SCK10
TxD6				P13
TI000	入力	16ビット・タイマ/イベント・カウンタ00への外部カウント・クロック入力 16ビット・タイマ/イベント・カウンタ00のキャプチャ・レジスタ (CR000, CR010) へのキャプチャ・トリガ入力	入力	P00
TI010		16ビット・タイマ/イベント・カウンタ00のキャプチャ・レジスタ (CR000) へのキャプチャ・トリガ入力		P01/TO00
TO00	出力	16ビット・タイマ/イベント・カウンタ00出力	入力	P01/TO10
TI50	入力	8ビット・タイマ/イベント・カウンタ50への外部カウント・クロック入力	入力	P17/TO50/FLMD1
TI51		8ビット・タイマ/イベント・カウンタ51への外部カウント・クロック入力		P33/TO51/INTP4
TO50	出力	8ビット・タイマ/イベント・カウンタ50出力	入力	P17/TI50/FLMD1
TO51		8ビット・タイマ/イベント・カウンタ51出力		P33/TI51/INTP4
TOH0		8ビット・タイマH0出力		P15
TOH1		8ビット・タイマH1出力		P16/INTP5
PCL	出力	クロック出力 (高速システム・クロック, サブシステム・クロックのトリミング用)	入力	P140/INTP6
ANI0-ANI7	入力	A/Dコンバータのアナログ入力	入力	P20-P27
AV _{REF}	入力	A/Dコンバータの基準電圧入力およびポート2の正電源	-	-
AV _{SS}	-	A/Dコンバータのグランド電位。EV _{SS} またはV _{SS} と同電位にしてください。	-	-
KR0-KR7	入力	キー割り込み入力	入力	P70-P77
RESET	入力	システム・リセット入力	-	-
X1	入力	高速システム・クロック用発振子接続	-	-
X2	-		-	-
XT1	入力	サブシステム・クロック用発振子接続	-	-
XT2	-		-	-

(2) ポート以外の端子 (2/2)

端子名称	入出力	機能	リセット時	兼用端子
V _{DD}	-	正電源 (ポート部を除く)	-	-
EV _{DD}	-	ポート部の正電源	-	-
V _{SS}	-	グランド電位 (ポート部を除く)	-	-
EV _{SS}	-	ポート部のグランド電位	-	-
FLMD0	-	フラッシュ・メモリ・プログラミング・モード引き込み。	-	-
FLMD1	-		入力	P17/TI50/TO50
NC	-	内部接続されていません。 オープンにしてください (V _{DD} またはV _{SS} に接続でも可)。	-	-

2.2 端子機能の説明

2.2.1 P00-P03 (Port 0)

4ビットの入出力ポートです。入出力ポートのほかにタイマの入出力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

4ビットの入出力ポートとして機能します。ポート・モード・レジスタ0 (PM0) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ0 (PU0) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

タイマの入出力として機能します。

(a) TI000

16ビット・タイマ/イベント・カウンタ00への外部カウント・クロック入力端子および16ビット・タイマ/イベント・カウンタ00のキャプチャ・レジスタ (CR000, CR010) へのキャプチャ・トリガ信号入力端子です。

(b) TI010

16ビット・タイマ/イベント・カウンタ00のキャプチャ・レジスタ (CR000) へのキャプチャ・トリガ信号入力端子です。

(c) TO00

タイマ出力端子です。

2.2.2 P10-P17 (Port 1)

8ビットの入出力ポートです。入出力ポートのほかに、外部割り込み要求入力、シリアル・インタフェースのデータ入出力、クロック入出力、タイマの入出力、フラッシュ・メモリ・プログラミング・モード引き込み機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

8ビットの入出力ポートとして機能します。ポート・モード・レジスタ1 (PM1) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ1 (PU1) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

外部割り込み要求入力、シリアル・インタフェースのデータ入出力、クロック入出力、タイマの入出力、フラッシュ・メモリ・プログラミング・モード引き込みとして機能します。

(a) SI10

シリアル・インタフェースのシリアル・データの入力端子です。

(b) SO10

シリアル・インタフェースのシリアル・データの出力端子です。

(c) $\overline{\text{SCK10}}$

シリアル・インタフェースのシリアル・クロックの入出力端子です。

(d) RxD0, RxD6

アシンクロナス・シリアル・インタフェースのシリアル・データの入力端子です。

(e) TxD0, TxD6

アシンクロナス・シリアル・インタフェースのシリアル・データの出力端子です。

(f) TI50

8ビット・タイマ/イベント・カウンタ50への外部カウント・クロック入力端子です。

(g) TO50, TOH0, TOH1

タイマ出力端子です。

(h) INTP5

有効エッジ（立ち上がり，立ち下がり，立ち上がりおよび立ち下がりの両エッジ）指定可能な外部割り込み要求入力端子です。

(i) FLMD1

フラッシュ・メモリ・プログラミング・モード引き込み用端子です。

2.2.3 P20-P27 (Port 2)

8ビットの入力専用ポートです。入力ポートのほかにA/Dコンバータのアナログ入力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

8ビットの入力専用ポートとして機能します。

(2) コントロール・モード

A/Dコンバータのアナログ入力端子（ANI0-ANI7）として機能します。アナログ入力端子として使用する場合，12.6 A/Dコンバータの注意事項（5）ANI0/P20-ANI7/P27を参照してください。

2.2.4 P30-P33 (Port 3)

4ビットの入出力ポートです。入出力ポートのほかに外部割り込み要求入力，タイマ入出力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

4ビットの入出力ポートとして機能します。ポート・モード・レジスタ3 (PM3) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ3 (PU3) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

外部割り込み要求入力、タイマの入出力として機能します。

(a) INTP1-INTP4

有効エッジ (立ち上がり, 立ち下がり, 立ち上がりおよび立ち下がりの両エッジ) 指定可能な外部割り込み要求入力端子です。

(b) TI51

8ビット・タイマ/イベント・カウンタ51への外部カウント・クロック入力端子です。

(c) TO51

タイマ出力端子です。

注意 μ PD78F0124HDは、誤動作を防ぐため、リセット後にP31を必ずプルダウンしてください。

備考 μ PD78F0124HDのP31/INTP2, P32/INTP3は、オンチップ・デバッグ機能を使用するとき、オンチップ・デバッグ・モード引き込み用端子として使用できます。詳細は、第25章 オンチップ・デバッグ機能 (μ PD78F0124HDのみ) を参照してください。

2.2.5 P60-P63 (Port 6)

4ビットの入出力ポートです。ポート・モード・レジスタ6 (PM6) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。

P60-P63はN-chオープン・ドレインになっています。

2.2.6 P70-P77 (Port 7)

8ビットの入出力ポートです。入出力ポートのほかにキー割り込み入力機能があります。

1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

8ビットの入出力ポートとして機能します。ポート・モード・レジスタ7 (PM7) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ7 (PU7) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

キー割り込み入力端子として機能します。

2.2.7 P120 (Port 12)

1ビットの入出力ポートです。入出力ポートのほかに外部割り込み要求入力機能があります。
次のような動作モードを指定できます。

(1) ポート・モード

1ビットの入出力ポートとして機能します。ポート・モード・レジスタ12 (PM12) の設定により、入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ12 (PU12) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

有効エッジ (立ち上がり, 立ち下がり, 立ち上がりおよび立ち下がりの両エッジ) 指定可能な外部割り込み要求入力 (INTP0) として機能します。

2.2.8 P130 (Port 13)

1ビットの出力専用ポートです。

2.2.9 P140 (Port 14)

1ビットの入出力ポートです。入出力ポートのほかに外部割り込み要求入力, クロック出力機能があります。
1ビット単位で次のような動作モードを指定できます。

(1) ポート・モード

1ビットの入出力ポートとして機能します。ポート・モード・レジスタ14 (PM14) の設定により、1ビット単位で入力ポートまたは出力ポートに指定できます。プルアップ抵抗オプション・レジスタ14 (PU14) の設定により、内蔵プルアップ抵抗を使用できます。

(2) コントロール・モード

外部割り込み要求入力, クロック出力として機能します。

(a) INTP6

有効エッジ (立ち上がり, 立ち下がり, 立ち上がりおよび立ち下がりの両エッジ) 指定可能な外部割り込み要求入力端子です。

(b) PCL

クロック出力端子です。

2.2.10 AVREF

A/Dコンバータの基準電圧入力端子です。

A/Dコンバータを使用しない場合は、EV_{DD}またはV_{DD}に直接接続してください^注。

注 ポート2をデジタル・ポートとして使用する場合は、EV_{DD}に直接接続してください。

2.2.11 AVss

A/Dコンバータのグランド電位端子です。A/Dコンバータを使用しないときでも、常にEVss端子またはVss端子と同電位で使用してください。

2.2.12 RESET

ロウ・レベル・アクティブのシステム・リセット入力端子です。

2.2.13 X1, X2

高速システム・クロック用発振子接続端子です。

外部クロックを供給するときは、X1に入力し、X2にその反転信号を入力してください。

備考 μ PD78F0124HDのX1, X2は、オンチップ・ディバグ機能を使用するとき、オンチップ・ディバグ・モード引き込み用端子として使用できます。詳細は、**第25章 オンチップ・ディバグ機能 (μ PD78F0124HDのみ)**を参照してください。

2.2.14 XT1, XT2

サブシステム・クロック用発振子接続端子です。

外部クロックを供給するときは、XT1に入力し、XT2にその反転信号を入力してください。

2.2.15 VDD, EVDD

VDDは、ポート部以外の正電源供給端子です。

EVDDは、ポート部の正電源供給端子です。

2.2.16 Vss, EVss

Vssは、ポート部以外のグランド電位端子です。

EVssは、ポート部のグランド電位端子です。

2.2.17 FLMD0, FLMD1

フラッシュ・メモリ・プログラミング・モード引き込み用端子です。

通常動作モード時には、FLMD0をEVssまたはVssに接続してください (FLMD1はdon't care)。

フラッシュ・メモリ・プログラミング・モード時には、フラッシュ・ライタと必ず接続してください。

2.3 端子の入出力回路と未使用端子の処理

各端子の入出力タイプと、未使用端子の処理を表2-2に示します。

また、各タイプの入出力回路の構成は、図2-1を参照してください。

表2-2 各端子の入出力回路タイプ

端子名称	入出力回路タイプ	入出力	未使用時の推奨接続方法
P00/TI000	8-A	入出力	入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P01/TI010/TO00			
P02			
P03			
P10/SCK10/TxD0			
P11/SI10/RxD0			
P12/SO10			
P13/TxD6	8-A		
P14/RxD6			
P15/TOH0			
P16/TOH1/INTP5	5-A		
P17/TI50/TO50/FLMD1	8-A		
P20/ANI0-P27/ANI7	9-C	入力	AV _{REF} またはAV _{SS} に接続してください。
P30/INTP1	8-A	入出力	入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P31/INTP2 (μ PD78F0124HDを除く)			
P31/INTP2 (μ PD78F0124HD)			抵抗を介して、EV _{SS} に接続してください。
P32/INTP3			入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P33/TI51/TO51/INTP4			
P60, P61	13-R		入力時：EV _{SS} に接続してください。
P62, P63	13-W		出力時：ポートの出力ラッチに0を設定して、ロウ・レベル出力で オープンにしてください。
P70/KR0-P77/KR7	8-A		入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
P120/INTP0			
P130	3-C	出力	オープンにしてください
P140/PCL/INTP6	8-A	入出力	入力時：個別に抵抗を介して、EV _{DD} またはEV _{SS} に接続してください。 出力時：オープンにしてください。
RESET	2	入力	EV _{DD} またはV _{DD} に接続してください。
XT1	16		EV _{SS} またはV _{SS} に直接接続してください ^{注1} 。
XT2		-	オープンにしてください。
AV _{REF}	-		EV _{DD} またはV _{DD} に直接接続してください ^{注2} 。
AV _{SS}			EV _{SS} またはV _{SS} に直接接続してください。
FLMD0			EV _{SS} またはV _{SS} に接続してください。

注1. リセット解除後にプロセッサ・クロック・コントロール・レジスタ (PCC) のビット6 (FRC) を1に設定する必要があります。

2. ポート2をデジタル・ポートとして使用する場合、EV_{DD}に直接接続してください。

図2 - 1 端子の入出力回路一覧 (1/2)





図2 - 1 端子の入出力回路一覧 (2/2)



第3章 CPUアーキテクチャ

3.1 メモリ空間


78K0/KD1+は、それぞれ64 Kバイトのメモリ空間をアクセスできます。図3 - 1から図3 - 4に、メモリ・マップを示します。

注意 メモリ・サイズ切り替えレジスタ (IMS) の初期値は内部メモリ容量にかかわらず、78K0/KD1+すべての製品において一定 (IMS = CFH) となっています。したがって、各製品ごとに次に示す値を必ず設定してください。また、78K0/KD1+を78K0/KD1のマスクROM製品のプログラム評価用として使用する場合も、同様に次に示す値を設定してください。

表3 - 1 メモリ・サイズ切り替えレジスタ (IMS) の設定値


フラッシュ・メモリ製品 (78K0/KD1+)	対象のマスクROM製品 (78K0/KD1)	メモリ・サイズ切り替えレジスタ (IMS)
-	μ PD780121	42H
μ PD78F0122H	μ PD780122	44H
μ PD78F0123H	μ PD780123	C6H
μ PD78F0124H, 78F0124HD	μ PD780124	C8H

図3 - 1 メモリ・マップ (μPD78F0122H)




注 ブート・スワップ未使用時 : 0080H-0084Hにオプション・バイト設定
 ブート・スワップ使用時 : 0080H-0084H, 1080H-1084Hにオプション・バイト設定

図3-2 メモリ・マップ(μPD78F0123H)




注 ブート・スワップ未使用時 : 0080H-0084Hにオプション・バイト設定
 ブート・スワップ使用時 : 0080H-0084H, 1080H-1084Hにオプション・バイト設定

図3 - 3 メモリ・マップ (μ PD78F0124H)



注 ブート・スワップ未使用時 : 0080H-0084Hにオプション・バイト設定
 ブート・スワップ使用時 : 0080H-0084H, 1080H-1084Hにオプション・バイト設定

図3-4 メモリ・マップ(μ PD78F0124HD)



- 注1. オンチップ・ディバグ時は、通信時のユーザ・データのバックアップ領域として、約7~16バイト使用します。
2. オンチップ・ディバグ時は、通信コマンド用領域(008FH-018FH:ディバグの標準設定)となるため、使用不可になります。
3. ブート・スワップ未使用時: 0080H-0084Hにオプション・バイト, 0085H-008EHにオンチップ・ディバグ・セキュリティIDを設定
 ブート・スワップ使用時 : 0080H-0084H, 1080H-1084Hにオプション・バイト, 0085H-008EH, 1085H-108EHにオンチップ・ディバグ・セキュリティID設定

3.1.1 内部プログラム・メモリ空間

内部プログラム・メモリ空間にはプログラムおよびテーブル・データなどを格納します。通常、プログラム・カウンタ（PC）でアドレスします。

78K0/KD1+は、各製品ごとに次に示す内部ROM（フラッシュ・メモリ）を内蔵しています。

表3-2 内部ROM容量

製 品	内部ROM	
	構 造	容 量
μ PD78F0122H	フラッシュ・メモリ	16384×8ビット（0000H-3FFFH）
μ PD78F0123H		24576×8ビット（0000H-5FFFH）
μ PD78F0124H, 78F0124HD		32768×8ビット（0000H-7FFFH）

内部プログラム・メモリ空間には、次に示す領域を割り付けています。

(1) ベクタ・テーブル領域

0000H-003FHの64バイト領域はベクタ・テーブル領域として予約されています。ベクタ・テーブル領域には、リセット信号入力、各割り込み要求発生により分岐するときのプログラム・スタート・アドレスを格納しておきます。

16ビット・アドレスのうち下位8ビットが偶数アドレスに、上位8ビットが奇数アドレスに格納されます。

表3-3 ベクタ・テーブル

ベクタ・テーブル・アドレス	割り込み要因	ベクタ・テーブル・アドレス	割り込み要因
0000H	RESET入力, POC, LVI, クロック・モニタ, WDT	001AH	INTTMH1
		001CH	INTTMH0
0004H	INTLVI	001EH	INTTM50
0006H	INTP0	0020H	INTTM000
0008H	INTP1	0022H	INTTM010
000AH	INTP2	0024H	INTAD
000CH	INTP3	0026H	INTSR0
000EH	INTP4	0028H	INTWTI
0010H	INTP5	002AH	INTTM51
0012H	INTSRE6	002CH	INTKR
0014H	INTSR6	002EH	INTWT
0016H	INTST6	0030H	INTP6
0018H	INTCSI10 / INTST0	003EH	BRK

(2) CALLT命令テーブル領域

0040H-007FHの64バイト領域には、1バイト・コール命令（CALLT）のサブルーチン・エントリ・アドレスを格納することができます。

(3) オプション・バイト領域

0080Hの1バイト領域にオプション・バイト領域を用意しています。詳細は第23章 オプション・バイトを参照してください。

(4) CALLF命令エントリ領域

0800H-0FFFFHの領域は、2バイト・コール命令（CALLF）で直接サブルーチン・コールすることができます。

3.1.2 内部データ・メモリ空間

78K0/KD1+は、次に示す内部高速RAMを内蔵しています。

表3 - 4 内部高速RAM容量

製 品	内部高速RAM
μ PD78F0122H	512×8ビット (FD00H-FEFFFH)
μ PD78F0123H	1024×8ビット (FB00H-FEFFFH)
μ PD78F0124H, 78F0124HD	

このうちFEE0H-FEFFFHの32バイトの領域には、8ビット・レジスタ8個を1バンクとする汎用レジスタが、4バンク割り付けられます。

プログラム領域として命令を書いて実行することはできません。

また、内部高速RAMはスタック・メモリとしても使用できます。

3.1.3 特殊機能レジスタ（SFR：Special Function Register）領域

FF00H-FFFFHの領域には、オン・チップ周辺ハードウェアの特殊機能レジスタ（SFR）が割り付けられています（3.2.3 特殊機能レジスタ（SFR：Special Function Register）の表3 - 5 特殊機能レジスタ一覧参照）。

注意 SFRが割り付けられていないアドレスにアクセスしないでください。

3.1.4 データ・メモリ・アドレッシング

次に実行する命令のアドレスを指定したり、命令を実行する際に操作対象となるレジスタやメモリなどのアドレスを指定する方法をアドレッシングといいます。

命令を実行する際に操作対象となるメモリのアドレッシングについて、78K0/KD1+では、その操作性などを考慮して豊富なアドレッシング・モードを備えました。特にデータ・メモリを内蔵している領域では、特殊機能レジスタ (SFR) や汎用レジスタなど、それぞれのもつ機能にあわせて特有のアドレッシングが可能です。図3 - 5 から図3 - 8にデータ・メモリとアドレッシングの対応を示します。各アドレッシングの詳細については、3.4 オペランド・アドレスのアドレッシングを参照してください。

図3 - 5 データ・メモリとアドレッシングの対応 (μ PD78F0122H)




図3 - 6 データ・メモリとアドレッシングの対応 (μ PD78F0123H)




図3-7 データ・メモリとアドレッシングの対応 (μ PD78F0124H)






図3-8 データ・メモリとアドレッシングの対応 (μ PD78F0124HD)




- 注1. オンチップ・ディバグ時は、通信時のユーザ・データのバックアップ領域として、約7~16バイト使用します。
2. オンチップ・ディバグ時は、通信コマンド用領域 (008FH-018FH: ディバグの標準設定) となるため、使用不可になります。

図3 - 12 スタック・メモリへ退避されるデータ

(a) PUSH rp命令 (SPがFEE0Hの場合)



(b) CALL, CALLF, CALLT命令 (SPがFEE0Hの場合)



(c) 割り込み, BRK命令 (SPがFEE0Hの場合)






図3 - 13 スタック・メモリから復帰されるデータ


(a) PUSH rp命令 (SPがFEE0Hの場合)



(b) CALL, CALLF, CALLT命令 (SPがFEE0Hの場合)



(c) 割り込み, BRK命令 (SPがFEE0Hの場合)



3.2.2 汎用レジスタ

汎用レジスタは、データ・メモリの特定番地 (FEE0H-FEFFH) にマッピングされており、8ビット・レジスタ8個 (X, A, C, B, E, D, L, H) を1バンクとして4バンクのレジスタで構成されています。


各レジスタは、それぞれ8ビット・レジスタとして使用できるほか、2個の8ビット・レジスタをペアとして16ビット・レジスタとしても使用できます (AX, BC, DE, HL)。

また、機能名称 (X, A, C, B, E, D, L, H, AX, BC, DE, HL) のほか、絶対名称 (R0-R7, RP0-RP3) でも記述できます。


命令実行時に使用するレジスタ・バンクは、CPU制御命令 (SEL RBn) によって設定します。4レジスタ・バンク構成になっていますので、通常処理で使用するレジスタと割り込み時で使用するレジスタをバンクごとに切り替えることにより、効率のよいプログラムを作成できます。

図3 - 14 汎用レジスタの構成

(a) 絶対名称



(b) 機能名称



3.2.3 特殊機能レジスタ (SFR : Special Function Register)

特殊機能レジスタは、汎用レジスタとは異なり、それぞれ特別な機能を持つレジスタです。

FF00H-FFFFHの領域に割り付けられています。

特殊機能レジスタは、演算命令、転送命令、ビット操作命令などにより、汎用レジスタと同じように操作できます。操作可能なビット単位 (1, 8, 16) は、各特殊機能レジスタで異なります。

各操作ビット単位ごとの指定方法を次に示します。

- **1ビット操作**

1ビット操作命令のオペランド (sfr.bit) にアセンブラで予約されている略号を記述します。アドレスでも指定できます。

- **8ビット操作**

8ビット操作命令のオペランド (sfr) にアセンブラで予約されている略号を記述します。アドレスでも指定できます。

- **16ビット操作**

16ビット操作命令のオペランド (sfrp) にアセンブラで予約されている略号を記述します。アドレスを指定するときは偶数アドレスを記述してください。

表3 - 5に特殊機能レジスタの一覧を示します。表中の項目の意味は次のとおりです。

- **略号**

特殊機能レジスタのアドレスを示す略号です。RA78K0では予約語に、CC78K0では#pragma sfr指令で、sfr変数として定義されているものです。RA78K0, ID78K0-NS, ID78K0およびSM78K0使用時に命令のオペランドとして記述できます。

- **R/W**

該当する特殊機能レジスタが読み出し (Read) / 書き込み (Write) 可能かどうかを示します。

R/W : 読み出し / 書き込みがともに可能

R : 読み出しのみ可能

W : 書き込みのみ可能

- **操作可能ビット単位**

操作可能なビット単位 (1, 8, 16) を で示します。- は操作できないビット単位であることを示します。

- **リセット時**

RESET入力時の各レジスタの状態を示します。

表3-5 特殊機能レジスタ一覧(1/3)

アドレス	特殊機能レジスタ(SFR)名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
FF00H	ポート・レジスタ0	P0	R/W			-	00H
FF01H	ポート・レジスタ1	P1	R/W			-	00H
FF02H	ポート・レジスタ2	P2	R			-	不定
FF03H	ポート・レジスタ3	P3	R/W			-	00H
FF06H	ポート・レジスタ6	P6	R/W			-	00H
FF07H	ポート・レジスタ7	P7	R/W			-	00H
FF08H	A/D変換結果レジスタ	ADCR	R	-	-		不定
FF09H							
FF0AH	受信バッファ・レジスタ6	RXB6	R	-		-	FFH
FF0BH	送信バッファ・レジスタ6	TXB6	R/W	-		-	FFH
FF0CH	ポート・レジスタ12	P12	R/W			-	00H
FF0DH	ポート・レジスタ13	P13	R/W			-	00H
FF0EH	ポート・レジスタ14	P14	R/W			-	00H
FF0FH	シリアルI/Oシフト・レジスタ10	SIO10	R	-		-	00H
FF10H	16ビット・タイマ・カウンタ00	TM00	R	-	-		0000H
FF11H							
FF12H	16ビット・タイマ・キャプチャ/コンペア・レジスタ000	CR000	R/W	-	-		0000H
FF13H							
FF14H	16ビット・タイマ・キャプチャ/コンペア・レジスタ010	CR010	R/W	-	-		0000H
FF15H							
FF16H	8ビット・タイマ・カウンタ50	TM50	R	-		-	00H
FF17H	8ビット・タイマ・コンペア・レジスタ50	CR50	R/W	-		-	00H
FF18H	8ビット・タイマHコンペア・レジスタ00	CMP00	R/W	-		-	00H
FF19H	8ビット・タイマHコンペア・レジスタ10	CMP10	R/W	-		-	00H
FF1AH	8ビット・タイマHコンペア・レジスタ01	CMP01	R/W	-		-	00H
FF1BH	8ビット・タイマHコンペア・レジスタ11	CMP11	R/W	-		-	00H
FF1FH	8ビット・タイマ・カウンタ51	TM51	R	-		-	00H
FF20H	ポート・モード・レジスタ0	PM0	R/W			-	FFH
FF21H	ポート・モード・レジスタ1	PM1	R/W			-	FFH
FF23H	ポート・モード・レジスタ3	PM3	R/W			-	FFH
FF26H	ポート・モード・レジスタ6	PM6	R/W			-	FFH
FF27H	ポート・モード・レジスタ7	PM7	R/W			-	FFH
FF28H	A/Dコンバータ・モード・レジスタ	ADM	R/W			-	00H
FF29H	アナログ入力チャンネル指定レジスタ	ADS	R/W			-	00H
FF2AH	パワーフェイル比較モード・レジスタ	PFM	R/W			-	00H
FF2BH	パワーフェイル比較しきい値レジスタ	PFT	R/W	-		-	00H
FF2CH	ポート・モード・レジスタ12	PM12	R/W			-	FFH
FF2EH	ポート・モード・レジスタ14	PM14	R/W			-	FFH
FF30H	ブルアップ抵抗オプション・レジスタ0	PU0	R/W			-	00H
FF31H	ブルアップ抵抗オプション・レジスタ1	PU1	R/W			-	00H
FF33H	ブルアップ抵抗オプション・レジスタ3	PU3	R/W			-	00H
FF37H	ブルアップ抵抗オプション・レジスタ7	PU7	R/W			-	00H
FF3CH	ブルアップ抵抗オプション・レジスタ12	PU12	R/W			-	00H
FF3EH	ブルアップ抵抗オプション・レジスタ14	PU14	R/W			-	00H
FF40H	クロック出力選択レジスタ	CKS	R/W			-	00H

表3 - 5 特殊機能レジスタ一覧 (2/3)

アドレス	特殊機能レジスタ (SFR) 名称	略号	R/W	操作可能ビット範囲			リセット時
				1ビット	8ビット	16ビット	
FF41H	8ビット・タイマ・コンペア・レジスタ51	CR51	R/W	-		-	00H
FF43H	8ビット・タイマ・モード・コントロール・レジスタ51	TMC51	R/W			-	00H
FF48H	外部割り込み立ち上がりエッジ許可レジスタ	EGP	R/W			-	00H
FF49H	外部割り込み立ち下がりエッジ許可レジスタ	EGN	R/W			-	00H
FF4FH	入力切り替え制御レジスタ	ISC	R/W			-	00H
FF50H	アシンクロナス・シリアル・インタフェース動作モード・レジスタ6	ASIM6	R/W			-	01H
FF53H	アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6	ASIS6	R	-		-	00H
FF55H	アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6	ASIF6	R	-		-	00H
FF56H	クロック選択レジスタ6	CKSR6	R/W	-		-	00H
FF57H	ポー・レート・ジェネレータ・コントロール・レジスタ6	BRGC6	R/W	-		-	FFH
FF58H	アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6	ASICL6	R/W			-	16H
FF69H	8ビット・タイマHモード・レジスタ0	TMHMD0	R/W			-	00H
FF6AH	タイマ・クロック選択レジスタ50	TCL50	R/W	-		-	00H
FF6BH	8ビット・タイマ・モード・コントロール・レジスタ50	TMC50	R/W			-	00H
FF6CH	8ビット・タイマHモード・レジスタ1	TMHMD1	R/W			-	00H
FF6DH	8ビット・タイマHキャリア・コントロール・レジスタ1	TMCYC1	R/W			-	00H
FF6EH	キー・リターン・モード・レジスタ	KRM	R/W			-	00H
FF6FH	時計用タイマ動作モード・レジスタ	WTM	R/W			-	00H
FF70H	アシンクロナス・シリアル・インタフェース動作モード・レジスタ0	ASIM0	R/W			-	01H
FF71H	ポー・レート・ジェネレータ・コントロール・レジスタ0	BRGC0	R/W	-		-	1FH
FF72H	受信バッファ・レジスタ0	RXB0	R	-		-	FFH
FF73H	アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0	ASIS0	R	-		-	00H
FF74H	送信シフト・レジスタ0	TXS0	W	-		-	FFH
FF80H	シリアル動作モード・レジスタ10	CSIM10	R/W			-	00H
FF81H	シリアル・クロック選択レジスタ10	CSIC10	R/W			-	00H
FF84H	送信バッファ・レジスタ10	SOTB10	R/W	-		-	不定
FF8CH	タイマ・クロック選択レジスタ51	TCL51	R/W	-		-	00H
FF98H	ウォッチドッグ・タイマ・モード・レジスタ	WDTM	R/W	-		-	67H
FF99H	ウォッチドッグ・タイマ・イネーブル・レジスタ	WDTE	R/W	-		-	9AH
FFA0H	内蔵発振モード・レジスタ	RCM	R/W			-	00H
FFA1H	メイン・クロック・モード・レジスタ	MCM	R/W			-	00H
FFA2H	メインOSCコントロール・レジスタ	MOC	R/W			-	00H
FFA3H	発振安定時間カウンタ状態レジスタ	OSTC	R			-	00H
FFA4H	発振安定時間選択レジスタ	OSTS	R/W	-		-	05H
FFA9H	クロック・モニタ・モード・レジスタ	CLM	R/W			-	00H
FFACH	リセット・コントロール・フラグ・レジスタ	RESF	R	-		-	00H ^注

注 リセット要因により変化します。

表3 - 5 特殊機能レジスタ一覧 (3/3)

アドレス	特殊機能レジスタ (SFR) 名称	略号		R/W	操作可能ビット範囲			リセット時
					1ビット	8ビット	16ビット	
FFBAH	16ビット・タイマ・モード・コントロール・レジスタ00	TMC00		R/W			-	00H
FFBBH	プリスケアラ・モード・レジスタ00	PRM00		R/W			-	00H
FFBCH	キャプチャ/コンペア・コントロール・レジスタ00	CRC00		R/W			-	00H
FFBDH	16ビット・タイマ出力コントロール・レジスタ00	TOC00		R/W			-	00H
FFBEH	低電圧検出レジスタ	LVIM		R/W			-	00H
FFBFH	低電圧検出レベル選択レジスタ	LVIS		R/W	-		-	00H
FFC0H	フラッシュ・プロテクト・コマンド・レジスタ	PFCMD		W	x		x	不定
FFC2H	フラッシュ・ステータス・レジスタ	PFS		R/W			x	00H
FFC4H	フラッシュ・プログラミング・モード・コントロール・レジスタ	FLPMC		R/W			x	0XH ^{注1}
FFE0H	割り込み要求フラグ・レジスタ0L	IF0	IF0L	R/W				00H
FFE1H	割り込み要求フラグ・レジスタ0H		IF0H	R/W				00H
FFE2H	割り込み要求フラグ・レジスタ1L	IF1L		R/W			-	00H
FFE4H	割り込みマスク・フラグ・レジスタ0L	MK0	MK0L	R/W				FFH
FFE5H	割り込みマスク・フラグ・レジスタ0H		MK0H	R/W				FFH
FFE6H	割り込みマスク・フラグ・レジスタ1L	MK1L		R/W			-	FFH
FFE8H	優先順位指定フラグ・レジスタ0L	PR0	PR0L	R/W				FFH
FFE9H	優先順位指定フラグ・レジスタ0H		PR0H	R/W				FFH
FFEAH	優先順位指定フラグ・レジスタ1L	PR1L		R/W			-	FFH
FFF0H	メモリ・サイズ切り替えレジスタ ^{注2}	IMS		R/W	-		-	CFH
FFFBH	プロセッサ・クロック・コントロール・レジスタ	PCC		R/W			-	00H

注1. 動作モードにより異なります。

- ・ユーザ・モード : 08H
- ・オンボード・モード : 0CH

2. メモリ・サイズ切り替えレジスタ (IMS) の初期値は内部メモリ容量にかかわらず、78K0/KD1+すべての製品において一定 (IMS = CFH) となっています。したがって、各製品ごとに次に示す値を必ず設定してください。また、78K0/KD1+を78K0/KD1のマスクROM製品のプログラム評価用として使用する場合も、同様に次に示す値を設定してください。

フラッシュ・メモリ製品 (78K0/KD1+)	対象のマスクROM製品 (78K0/KD1)	メモリ・サイズ切り替えレジスタ (IMS)
-	μ PD780121	42H
μ PD78F0122H	μ PD780122	44H
μ PD78F0123H	μ PD780123	C6H
μ PD78F0124H, 78F0124HD	μ PD780124	C8H

3.3 命令アドレスのアドレッシング

命令アドレスは、プログラム・カウンタ（PC）の内容によって決定されます。PCの内容は、通常、命令を1つ実行するごとにフェッチする命令のバイト数に応じて自動的にインクリメント（1バイトに対して+1）されます。しかし、分岐を伴う命令を実行する際には、次に示すようなアドレッシングにより分岐先アドレス情報がPCにセットされて分岐します（各命令についての詳細は78K/0シリーズ ユーザーズ・マニュアル 命令編（U12326J）を参照してください）。


3.3.1 レラティブ・アドレッシング

【機能】

次に続く命令の先頭アドレスに命令コードの8ビット・イミディエト・データ（ディスプレースメント値：jdisp8）を加算した値が、プログラム・カウンタ（PC）に転送されて分岐します。ディスプレースメント値は、符号付きの2の補数データ（-128～+127）として扱われ、ビット7が符号ビットとなります。つまり、レラティブ・アドレッシングでは、次に続く命令の先頭アドレスから相対的に-128～+127の範囲に分岐するということです。

BR \$addr16命令および条件付き分岐命令を実行する際に行われます。

【図解】



S = 0のとき、は全ビット0

S = 1のとき、は全ビット1

3.3.2 イミディエト・アドレッシング

【機能】


命令語中のイミディエト・データがプログラム・カウンタ（PC）に転送され、分岐します。

CALL !addr16, BR !addr16, CALLF !addr11命令を実行する際に行われます。


CALL !addr16, BR !addr16命令は、全メモリ空間に分岐できます。CALLF !addr11命令は、0800H-0FFFHの領域に分岐します。

【図解】

CALL !addr16, BR !addr16命令の場合



CALLF !addr11命令の場合




3.3.3 テーブル・インダイレクト・アドレッシング

【機能】

命令コードのビット1からビット5のイミディエト・データによりアドレスされる特定ロケーションのテーブルの内容（分岐先アドレス）がプログラム・カウンタ（PC）に転送され、分岐します。

CALLT [addr5] 命令を実行する際にテーブル・インダイレクト・アドレッシングが行われます。この命令では40H-7FHのメモリ・テーブルに格納されたアドレスを参照し、全メモリ空間に分岐できます。

【図解】




3.3.4 レジスタ・アドレッシング

【機能】

命令語によって指定されるレジスタ・ペア（AX）の内容がプログラム・カウンタ（PC）に転送され、分岐します。

BR AX命令を実行する際に行われます。

【図解】



3.4 オペランド・アドレスのアドレッシング

命令を実行する際に操作対象となるレジスタやメモリなどを指定する方法（アドレッシング）として次に示すいくつかの方法があります。

3.4.1 インプライド・アドレッシング

【機能】

汎用レジスタの領域にあるアキュムレータ（A, AX）として機能するレジスタを自動的に（暗黙的）にアドレスするアドレッシングです。

78K0/KD1+の命令語中でインプライド・アドレッシングを使用する命令は次のとおりです。

命 令	インプライド・アドレッシングで指定されるレジスタ
MULU	被乗数としてAレジスタ，積が格納されるレジスタとしてAXレジスタ
DIVUW	被除数および商を格納するレジスタとしてAXレジスタ
ADJBA/ADJBS	10進補正の対象となる数値を格納するレジスタとしてAレジスタ
ROR4/ROL4	ディジット・ローテートの対象となるディジット・データを格納するレジスタとしてAレジスタ

【オペランド形式】

命令によって自動的に使用できるため，特定のオペランド形式を持ちません。

【記 述 例】

MULU Xの場合

8ビット×8ビットの乗算命令において，AレジスタとXレジスタの積をAXに格納する。ここで，A, AXレジスタがインプライド・アドレッシングで指定されている。

3.4.2 レジスタ・アドレッシング

【機能】

オペランドとして汎用レジスタをアクセスするアドレッシングです。アクセスされる汎用レジスタは、レジスタ・バンク選択フラグ (RBS0, RBS1) および、命令コード中のレジスタ指定コード (Rn, PRn) により指定されます。

レジスタ・アドレッシングは、次に示すオペランド形式を持つ命令を実行する際に行われ、8ビット・レジスタを指定する場合は命令コード中の3ビットにより8本中の1本を指定します。


【オペランド形式】

表現形式	記述方法
r	X, A, C, B, E, D, L, H
rp	AX, BC, DE, HL


r, rpは、機能名称 (X, A, C, B, E, D, L, H, AX, BC, DE, HL) のほかに絶対名称 (R0-R7, RP0-RP3) で記述できます。

【記述例】

MOV A, C ; rにCレジスタを選択する場合



INCW DE ; rpにDEレジスタ・ペアを選択する場合



3.4.3 ダイレクト・アドレッシング

【機能】


命令語中のイミディエト・データが示すメモリを直接アドレスするアドレッシングです。

【オペランド形式】


表現形式	記述方法
addr16	ラベルまたは16ビット・イミディエト・データ

【記述例】

MOV A, !0FE00H ; !addr16をFE00Hとする場合



【図解】



3.4.4 ショート・ダイレクト・アドレッシング

【機能】

命令語中の8ビット・データで、固定空間の操作対象メモリを直接アドレスするアドレッシングです。

このアドレッシングが適用される固定空間とは、FE20H-FF1FHの256バイト空間です。FE20H-FEFFFHには内部RAMが、FF00H-FF1FHには特殊機能レジスタ (SFR) がマッピングされています。

ショート・ダイレクト・アドレッシングが適用されるSFR領域 (FF00H-FF1FH) は、全SFR領域の一部です。この領域には、プログラム上でひんばんにアクセスされるポートや、タイマ/イベント・カウンタのコンペア・レジスタ、キャプチャ・レジスタがマッピングされており、短いバイト数、短いクロック数でこれらのSFRを操作できます。


実効アドレスのビット8は、8ビット・イミディエト・データが20H-FFHの場合は0になり、00H-1FHの場合は1になります。【図解】を参照してください。

【オペランド形式】


表現形式	記述方法
saddr	ラベルまたはFE20H-FF1FHを示すイミディエト・データ
saddrp	ラベルまたはFE20H-FF1FHを示すイミディエト・データ (偶数アドレスのみ)

【記述例】

MOV 0FE30H, A ; saddr (FE30H) に、Aレジスタの値を転送する場合



【図解】



8ビット・イミディエト・データが20H-FFHのとき、 = 0

8ビット・イミディエト・データが00H-1FHのとき、 = 1

3.4.5 特殊機能レジスタ (SFR) アドレッシング

【機能】

命令語中の8ビット・イミディエト・データでメモリ・マッピングされている特殊機能レジスタ (SFR) をアドレスするアドレッシングです。


このアドレッシングが適用されるのはFF00H-FFCFH, FFE0H-FFFFHの240バイト空間です。ただし, FF00H-FF1FHにマッピングされているSFRは, ショート・ダイレクト・アドレッシングでもアクセスできます。

【オペランド形式】


表現形式	記述方法
sfr	特殊機能レジスタ名
sfrp	16ビット操作可能な特殊機能レジスタ名 (偶数アドレスのみ)

【記述例】

MOV PM0, A ; sfrにPM0 (FF20H) を選択する場合



【図解】



3.4.6 レジスタ・インダイレクト・アドレッシング

【機能】

オペランドとして指定されるレジスタ・ペアの内容でメモリをアドレスするアドレッシングです。アクセスされるレジスタ・ペアは、レジスタ・バンク選択フラグ (RBS0, RBS1) および、命令コード中のレジスタ・ペア指定コードにより指定されます。すべてのメモリ空間に対してアドレッシングできます。

【オペランド形式】

表現形式	記述方法
-	[DE], [HL]


【記述例】

MOV A, [DE] ; レジスタ・ペアに [DE] を選択する場合

命令コード

1	0	0	0	0	1	0	1
---	---	---	---	---	---	---	---

【図解】



3.4.7 ベース・アドレッシング

【機能】

HLレジスタ・ペアをベース・レジスタとし、この内容に8ビットのイミディエト・データを加算した結果でメモリをアドレスするアドレッシングです。アクセスされるHLレジスタ・ペアは、レジスタ・バンク選択フラグ (RBS0, RBS1) で指定されるレジスタ・バンク中のものです。加算は、オフセット・データを正の数として16ビットに拡張して行います。16ビット目からの桁上りは無視します。すべてのメモリ空間に対してアドレッシングできます。

【オペランド形式】

表現形式	記述方法
-	[HL + byte]

【記述例】


MOV A, [HL + 10H] ; byteを10Hとする場合

命令コード

1	0	1	0	1	1	1	0
---	---	---	---	---	---	---	---

0	0	0	1	0	0	0	0
---	---	---	---	---	---	---	---

【図解】



3.4.8 ベース・インデクスト・アドレッシング

【機能】

HLレジスタ・ペアをベース・レジスタとし、この内容に命令語中で指定されるBレジスタまたはCレジスタの内容を加算した結果でメモリをアドレスするアドレッシングです。アクセスされるHL, B, Cレジスタは、レジスタ・バンク選択フラグ (RBS0, RBS1) で指定されるレジスタ・バンク中のレジスタです。加算は、BレジスタまたはCレジスタの内容を正の数として16ビットに拡張して行います。16ビット目からの桁上りは無視します。すべてのメモリ空間に対してアドレッシングできます。

【オペランド形式】

表現形式	記述方法
-	[HL+B], [HL+C]


【記述例】

MOV A, [HL+B] (Bレジスタを選択) の場合

命令コード

1	0	1	0	1	0	1	1
---	---	---	---	---	---	---	---

【図解】



3.4.9 スタック・アドレッシング

【機能】

スタック・ポインタ (SP) の内容により，スタック領域を間接的にアドレスするアドレッシングです。

PUSH, POP, サブルーチン・コール, リターン命令の実行時および割り込み要求発生によるレジスタの退避 / 復帰時に自動的に用いられます。

スタック・アドレッシングは，内部高速RAM領域のみアクセスできます。


【記述例】

PUSH DE (DEレジスタをセーブ) の場合

命令コード

1	0	1	1	0	1	0	1
---	---	---	---	---	---	---	---

【図解】



第4章 ポート機能

4.1 ポートの機能

ポート端子の入出力バッファ電源には、 AV_{REF} 、 EV_{DD} の2系統があります。それぞれの電源と端子の関係を次に示します。

表4 - 1 各ポート端子の入出力バッファ電源

電源	対応する端子
AV_{REF}	P20-P27
EV_{DD}	P20-P27以外のポート端子

78K0/KD1+は、図4 - 1に示すポートを備えており、多様な制御を行うことができます。各ポートの機能は表4 - 2のとおりです。

また、デジタル入出力ポートとしての機能以外に、各種兼用機能を備えています。兼用機能については、第2章 端子機能を参照してください。

図4 - 1 ポートの種類




表4 - 2 ポートの機能

端子名称	入出力	機 能	リセット時	兼用端子
P00	入出力	ポート0。 4ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により，内蔵プルアップ抵抗を使用可能。	入力	TI000
P01				TI010/TO00
P02				-
P03				-
P10	入出力	ポート1。 8ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により，内蔵プルアップ抵抗を使用可能。	入力	SCK10/TxD0
P11				SI10/RxD0
P12				SO10
P13				TxD6
P14				RxD6
P15				TOH0
P16				TOH1/INTP5
P17				TI50/TO50/FLMD1
P20-P27				入力
P30-P32	入出力	ポート3。 4ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により，内蔵プルアップ抵抗を使用可能。	入力	INTP1-INTP3
P33				INTP4/TI51/TO51
P60-P63	入出力	ポート6。 4ビット入出力ポート (N-chオープン・ドレイン)。 1ビット単位で入力 / 出力の指定可能。	入力	-
P70-P77	入出力	ポート7。 8ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により，内蔵プルアップ抵抗を使用可能。	入力	KR0-KR7
P120	入出力	ポート12。 1ビット入出力ポート。 ソフトウェアの設定により，内蔵プルアップ抵抗を使用可能。	入力	INTP0
P130	出力	ポート13。 1ビット出力専用ポート。	出力	-
P140	入出力	ポート14。 1ビット入出力ポート。 1ビット単位で入力 / 出力の指定可能。 ソフトウェアの設定により，内蔵プルアップ抵抗を使用可能。	入力	PCL/INTP6

4.2 ポートの構成

ポートは、次のハードウェアで構成しています。

表4-3 ポートの構成

項目	構成
制御レジスタ	ポート・モード・レジスタ (PM0, PM1, PM3, PM6, PM7, PM12, PM14) ポート・レジスタ (P0-P3, P6, P7, P12-P14) プルアップ抵抗オプション・レジスタ (PU0, PU1, PU3, PU7, PU12, PU14)
ポート	合計：39本 (CMOS入出力：26本, CMOS入力：8本, CMOS出力：1本, N-chオープン・ドレイン入出力：4本)
プルアップ抵抗	合計：26本

4.2.1 ポート0


出力ラッチ付き7ビットの入出力ポートです。ポート・モード・レジスタ0 (PM0) により1ビット単位で入力モード/出力モードの指定ができます。P00-P03端子を入力ポートとして使用するとき、プルアップ抵抗オプション・レジスタ0 (PU0) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能としてタイマ入出力があります。

RESET入力により、入力モードになります。

図4-2~4-4にポート0のブロック図を示します。

図4-2 P00のブロック図




PU0 : プルアップ抵抗オプション・レジスタ0

PM0 : ポート・モード・レジスタ0

RD : リード信号

WR_{xx} : ライト信号

図4 - 3 P01のブロック図




PU0 : プルアップ抵抗オプション・レジスタ0

PM0 : ポート・モード・レジスタ0

RD : リード信号

WR_{xx} : ライト信号

図4 - 4 P02, P03のブロック図



PU0 : プルアップ抵抗オプション・レジスタ0

PM0 : ポート・モード・レジスタ0

RD : リード信号

WR_x : ライト信号

4.2.2 ポート1

出力ラッチ付き8ビットの入出力ポートです。ポート・モード・レジスタ1 (PM1) により1ビット単位で入力モード / 出力モードの指定ができます。P10-P17端子を入力ポートとして使用するとき、プルアップ抵抗オプション・レジスタ1 (PU1) により1ビット単位で内蔵プルアップ抵抗を使用できます。


また、兼用機能として外部割り込み要求入力, シリアル・インタフェースのデータ入出力, クロック入出力, タイマの入出力, フラッシュ・メモリ・プログラミング・モード引き込みがあります。

$\overline{\text{RESET}}$ 入力により、入力モードになります。

図4 - 5 ~ 4 - 9にポート1のブロック図を示します。

注意 P10/ $\overline{\text{SCK10}}$ /TxD0, P11/SI10/RxD0, P12/SO10を汎用ポートとして使用する場合、シリアル動作モード・レジスタ10 (CSIM10) とシリアル・クロック選択レジスタ10 (CSIC10) は初期状態と同じ設定 (00H) にしてください。

図4 - 5 P10のブロック図




PU1 : プルアップ抵抗オプション・レジスタ1

PM1 : ポート・モード・レジスタ1

RD : リード信号

WR_x : ライト信号

図4 - 6 P11, P14のブロック図




PU1 : プルアップ抵抗オプション・レジスタ1

PM1 : ポート・モード・レジスタ1

RD : リード信号


WR_{xx} : ライト信号

図4 - 7 P12, P15のブロック図




- PU1 : プルアップ抵抗オプション・レジスタ1
- PM1 : ポート・モード・レジスタ1
- RD : リード信号
- WR_x : ライト信号

図4 - 8 P13のブロック図



- PU1 : プルアップ抵抗オプション・レジスタ1
- PM1 : ポート・モード・レジスタ1
- RD : リード信号
- WR_{xx} : ライト信号

図4 - 9 P16, P17のブロック図



- PU1 : プルアップ抵抗オプション・レジスタ1
- PM1 : ポート・モード・レジスタ1
- RD : リード信号
- WR_x : ライト信号


4.2.3 ポート2

8ビットの入力専用ポートです。

また、兼用機能としてA/Dコンバータのアナログ入力があります。

図4 - 10にポート2のブロック図を示します。

図4 - 10 P20-P27のブロック図



4.2.4 ポート3

出力ラッチ付き4ビットの入出力ポートです。ポート・モード・レジスタ3 (PM3) により1ビット単位で入力モード / 出力モードの指定ができます。入力ポートとして使用する場合、プルアップ抵抗オプション・レジスタ3 (PU3) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能として外部割り込み要求入力、タイマの入出力があります。


RESET入力により、入力モードになります。

図4 - 11, 4 - 12にポート3のブロック図を示します。

注意 μ PD78F0124HDは、誤動作を防ぐため、リセット後にP31を必ずプルダウンしてください。

備考 μ PD78F0124HDのP31/INTP2, P32/INTP3は、オンチップ・ディバグ機能を使用するとき、オンチップ・ディバグ・モード引き込み用端子として使用できます。詳細は、第25章 オンチップ・ディバグ機能 (μ PD78F0124HDのみ) を参照してください。

図4 - 11 P30-P32のブロック図




PU3 : プルアップ抵抗オプション・レジスタ3

PM3 : ポート・モード・レジスタ3

RD : リード信号

WR_{xx} : ライト信号

図4 - 12 P33のブロック図



- PU3 : プルアップ抵抗オプション・レジスタ3
- PM3 : ポート・モード・レジスタ3
- RD : リード信号
- WR_{xx} : ライト信号

4.2.5 ポート6


出力ラッチ付き4ビット入出力ポートです。ポート・モード・レジスタ6 (PM6) により1ビット単位で入力モード / 出力モードの指定ができます。

P60-P63端子は, N-chオープン・ドレインです。

$\overline{\text{RESET}}$ 入力により, 入力モードになります。

図4 - 13にポート6のブロック図を示します。

図4 - 13 P60-P63のブロック図



PM6 : ポート・モード・レジスタ6

RD : リード信号

WR_x : ライト信号

4.2.6 ポート7


出力ラッチ付き8ビットの入出力ポートです。ポート・モード・レジスタ7 (PM7) により1ビット単位で入力モード / 出力モードの指定ができます。P70-P77端子を入力ポートとして使用するとき、プルアップ抵抗オプション・レジスタ7 (PU7) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能としてキー・リターン入力があります。

RESET入力により、入力モードになります。

図4 - 14にポート7のブロック図を示します。

図4 - 14 P70-P77のブロック図



PU7 : プルアップ抵抗オプション・レジスタ7

PM7 : ポート・モード・レジスタ7

RD : リード信号

WR_x : ライト信号

4.2.7 ポート12


出力ラッチ付き1ビットの入出力ポートです。ポート・モード・レジスタ12 (PM12) により、1ビット単位で入力モード / 出力モードの指定ができます。入力ポートとして使用する場合、プルアップ抵抗オプション・レジスタ12 (PU12) により内蔵プルアップ抵抗を使用できます。

また、兼用機能として外部割り込み要求入力があります。

RESET \bar 入力により、入力モードになります。

図4 - 15にポート12のブロック図を示します。

図4 - 15 P120のブロック図



PU12 : プルアップ抵抗オプション・レジスタ12

PM12 : ポート・モード・レジスタ12

RD : リード信号


WR_x : ライト信号

4.2.8 ポート13

1ビット出力専用ポートです。

図4 - 16にポート13のブロック図を示します。

図4 - 16 P130のブロック図



RD : リード信号

WR_x : ライト信号

備考 リセットがかかるとP130はロウ・レベルを出力するため、リセットがかかる前にP130をハイ・レベル出力にした場合、P130からの出力をCPUのリセット信号として疑似的に出力するという使い方ができます。

4.2.9 ポート14


出力ラッチ付き1ビットの入出力ポートです。ポート・モード・レジスタ14 (PM14) により入力モード/出力モードの指定ができます。P140端子を入力ポートとして使用するとき、プルアップ抵抗オプション・レジスタ14 (PU14) により1ビット単位で内蔵プルアップ抵抗を使用できます。

また、兼用機能として外部割り込み要求入力、ブザー出力があります。

RESET入力により、入力モードになります。

図4 - 17にポート14のブロック図を示します。

図4 - 17 P140のブロック図



PU14 : プルアップ抵抗オプション・レジスタ14

PM14 : ポート・モード・レジスタ14

RD : リード信号

WR_{xx} : ライト信号

4.3 ポート機能を制御するレジスタ

ポートは、次の3種類のレジスタで制御します。

- ・ポート・モード・レジスタ (PM0, PM1, PM3, PM7, PM12, PM14)
- ・ポート・レジスタ (P0-P3, P6, P7, P12-P14)
- ・プルアップ抵抗オプション・レジスタ (PU0, PU1, PU3, PU7, PU12, PU14)

(1) ポート・モード・レジスタ (PM0, PM1, PM3, PM6, PM7, PM12, PM14)

ポートの入力/出力を1ビット単位で設定するレジスタです。

ポート・モード・レジスタは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、FFHになります。

ポート端子を兼用機能の端子として使用する場合、ポート・モード・レジスタ、出力ラッチを表4-4のように設定してください。

図4-18 ポート・モード・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PM0	1	1	1	1	PM03	PM02	PM01	PM00	FF20H	FFH	R/W
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10	FF21H	FFH	R/W
PM3	1	1	1	1	PM33	PM32	PM31	PM30	FF23H	FFH	R/W
PM6	1	1	1	1	PM63	PM62	PM61	PM60	FF26H	FFH	R/W
PM7	PM77	PM76	PM75	PM74	PM73	PM72	PM71	PM70	FF27H	FFH	R/W
PM12	1	1	1	1	1	1	1	PM120	FF2CH	FFH	R/W
PM14	1	1	1	1	1	1	1	PM140	FF2EH	FFH	R/W

PMmn	Pmn端子の入出力モードの選択 (m = 0, 1, 3, 6, 7, 12, 14 ; n = 0-7)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

表4 - 4 兼用機能使用時のポート・モード・レジスタ，出力ラッチの設定

端子名称	兼用機能		PM × ×	P × ×
	名 称	入出力		
P00	TI000	入力	1	×
P01	TI010	入力	1	×
	TO00	出力	0	0
P10	SCK10	入力	1	×
		出力	0	1
	TxD0	出力	0	1
P11	SI10	入力	1	×
	RxD0	入力	1	×
P12	SO10	出力	0	0
P13	TxD6	出力	0	1
P14	RxD6	入力	1	×
P15	TOH0	出力	0	0
P16	TOH1	出力	0	0
	INTP5	入力	1	×
P17	TI50	入力	1	×
	TO50	出力	0	0
P30-P32	INTP1-INTP3	入力	1	×
P33	INTP4	入力	1	×
	TI51	入力	1	×
	TO51	出力	0	0
P70-P77	KR0-KR7	入力	1	×
P120	INTP0	入力	1	×
P140	PCL	出力	0	0
	INTP6	入力	1	×

備考 × : don't care

PM × × : ポート・モード・レジスタ

P × × : ポートの出力ラッチ

(2) ポート・レジスタ (P0-P3, P6, P7, P12-P14)

ポート出力時にチップ外に出力するデータをライトするレジスタです。

リードする場合、入力モード時は端子レベルが、出力モード時はポートの出力ラッチの値が読み出されます。

P0-P03, P6, P7, P12-P14は、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、00H (P2のみ不定) になります。

図4 - 19 ポート・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
P0	0	0	0	0	P03	P02	P01	P00	FF00H	00H (出力ラッチ)	R/W
P1	P17	P16	P15	P14	P13	P12	P11	P10	FF01H	00H (出力ラッチ)	R/W
P2	P27	P26	P25	P24	P23	P22	P21	P20	FF02H	不定	R
P3	0	0	0	0	P33	P32	P31	P30	FF03H	00H (出力ラッチ)	R/W
P6	0	0	0	0	P63	P62	P61	P60	FF06H	00H (出力ラッチ)	R/W
P7	P77	P76	P75	P74	P73	P72	P71	P70	FF07H	00H (出力ラッチ)	R/W
P12	0	0	0	0	0	0	0	P120	FF0CH	00H (出力ラッチ)	R/W
P13	0	0	0	0	0	0	0	P130	FF0DH	00H (出力ラッチ)	R/W
P14	0	0	0	0	0	0	0	P140	FF0EH	00H (出力ラッチ)	R/W

Pmn	m = 0-3, 6, 7, 12-14; n = 0-7	
	出力データの制御 (出力モード時)	入力データの読み出し (入力モード時)
0	0を出力	ロウ・レベルを入力
1	1を出力	ハイ・レベルを入力

(3) プルアップ抵抗オプション・レジスタ (PU0, PU1, PU3, PU7, PU12, PU14)

P00-P03, P10-P17, P30-P33, P70-P77, P120, P140の内蔵プルアップ抵抗を使用するか, しないかを設定するレジスタです。PU0, PU1, PU3, PU7, PU12, PU14で内蔵プルアップ抵抗の使用を指定した端子で, 入力モードに設定したビットにのみ, ビット単位で内部プルアップ抵抗が使用できます。出力モードに設定したビットは, PU0, PU1, PU3, PU7, PU12, PU14の設定にかかわらず, 内蔵プルアップ抵抗は接続されません。兼用機能の出力端子として使用するときも同様です。

PU0, PU1, PU3, PU7, PU12, PU14は, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により, 00Hになります。

図4 - 20 プルアップ抵抗オプション・レジスタのフォーマット

略号	7	6	5	4	3	2	1	0	アドレス	リセット時	R/W
PU0	0	0	0	0	PU03	PU02	PU01	PU00	FF30H	00H	R/W
PU1	7	6	5	4	3	2	1	0	FF31H	00H	R/W
	PU17	PU16	PU15	PU14	PU13	PU12	PU11	PU10			
PU3	7	6	5	4	3	2	1	0	FF33H	00H	R/W
	0	0	0	0	PU33	PU32	PU31	PU30			
PU7	7	6	5	4	3	2	1	0	FF37H	00H	R/W
	PU77	PU76	PU75	PU74	PU73	PU72	PU71	PU70			
PU12	7	6	5	4	3	2	1	0	FF3CH	00H	R/W
	0	0	0	0	0	0	0	PU120			
PU14	7	6	5	4	3	2	1	0	FF3EH	00H	R/W
	0	0	0	0	0	0	0	PU140			

PUmn	Pmnの内蔵プルアップ抵抗の選択 (m = 0, 1, 3, 7, 12, 14 ; n = 0-7)
0	内蔵プルアップ抵抗を接続しない
1	内蔵プルアップ抵抗を接続する

4.4 ポート機能の動作

ポートの動作は、次に示すように入出力モードの設定によって異なります。

注意 1ビット・メモリ操作命令の場合、操作対象は1ビットですが、ポートを8ビット単位でアクセスします。したがって、入力/出力が混在しているポートでは、操作対象のビット以外でも入力に指定されている端子の出力ラッチの内容が不定になります。

4.4.1 入出力ポートへの書き込み

(1) 出力モードの場合

転送命令により、出力ラッチに値を書き込みます。また、出力ラッチの内容が端子より出力されます。一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。リセットによって、出力ラッチのデータはクリアされます。

(2) 入力モードの場合

転送命令により、出力ラッチに値を書き込みます。しかし、出力バッファがオフしていますので、端子の状態は変化しません。一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。

4.4.2 入出力ポートからの読み出し

(1) 出力モードの場合

転送命令により、出力ラッチの内容が読み出せます。出力ラッチの内容は変化しません。

(2) 入力モードの場合

転送命令により、端子の状態が読み出せます。出力ラッチの内容は変化しません。

4.4.3 入出力ポートでの演算

(1) 出力モードの場合

出力ラッチの内容と演算を行い、結果を出力ラッチに書き込みます。また、出力ラッチの内容が端子より出力されます。一度出力ラッチに書き込まれたデータは、もう一度出力ラッチにデータを書き込むまで保持されます。リセットによって、出力ラッチのデータはクリアされます。

(2) 入力モードの場合

端子レベルをリードし、その内容と演算を行います。演算結果を出力ラッチに書き込みます。しかし、出力バッファがオフしていますので、端子の状態は変化しません。

第5章 クロック発生回路

5.1 クロック発生回路の機能

クロック発生回路は、CPUおよび周辺ハードウェアに供給するクロックを発生する回路です。システム・クロック発振回路には、次の3種類があります。

- ・高速システム・クロック発振回路

$f_{XP} = 2.0 \sim 16.0$ MHzのクロックを発振します。STOP命令の実行またはメインOSCコントロール・レジスタ (MOC)、プロセッサ・クロック・コントロール・レジスタ (PCC) の設定により、発振を停止することができます。

- ・内蔵発振回路

$f_R = 240$ kHz (TYP.) のクロックを発振します。オプション・バイトで「ソフトウェアにより停止可能」に設定し、CPUクロックが高速システム・クロックの場合、内蔵発振モード・レジスタ (RCM) の設定により、発振を停止することができます。

- ・サブシステム・クロック発振回路

$f_{XT} = 32.768$ kHzの周波数を発振します。発振の停止はできません。サブシステム・クロック発振回路を使用しないとき、プロセッサ・クロック・コントロール・レジスタ (PCC) により、内蔵フィードバック抵抗を使用しない設定ができます。これによって、STOPモード時の動作電流を低減できます。

備考1. f_{XP} : 高速システム・クロック発振周波数

2. f_R : 内蔵発振クロック周波数

3. f_{XT} : サブシステム・クロック発振周波数


5.2 クロック発生回路の構成

クロック発生回路は、次のハードウェアで構成しています。

表5 - 1 クロック発生回路の構成

項 目	構 成
制御レジスタ	プロセッサ・クロック・コントロール・レジスタ (PCC) 内蔵発振モード・レジスタ (RCM) メイン・クロック・モード・レジスタ (MCM) メインOSCコントロール・レジスタ (MOC) 発振安定時間カウンタ状態レジスタ (OSTC) 発振安定時間選択レジスタ (OSTS)
発振回路	高速システム・クロック発振回路 内蔵発振回路 サブシステム・クロック発振回路

図5-1 クロック発生回路のブロック図



5.3 クロック発生回路を制御するレジスタ

クロック発生回路は、次の6種類のレジスタで制御します。

- ・ プロセッサ・クロック・コントロール・レジスタ (PCC)
- ・ 内蔵発振モード・レジスタ (RCM)
- ・ メイン・クロック・モード・レジスタ (MCM)
- ・ メインOSCコントロール・レジスタ (MOC)
- ・ 発振安定時間カウンタ状態レジスタ (OSTC)
- ・ 発振安定時間選択レジスタ (OSTS)

(1) プロセッサ・クロック・コントロール・レジスタ (PCC)

CPUクロックの選択、分周比、メイン・システム・クロック発振回路の動作/停止、サブシステム・クロック発振回路の内蔵フィードバック抵抗^注を使用するか、しないかを設定するレジスタです。

PCCは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

注 フィードバック抵抗は発振波形のバイアス点を電源電圧の中間付近に調整するために必要なものです (図5-11 サブシステム・クロックのフィードバック抵抗を参照)。

図5-2 プロセッサ・クロック・コントロール・レジスタ (PCC) のフォーマット

アドレス：FFFBH リセット時：00H R/W^{注1}

略号	7	6	5	4	3	2	1	0
PCC	MCC	FRC	CLS	CSS	0	PCC2	PCC1	PCC0

MCC	高速システム・クロック発振回路の動作の制御 ^{注2}
0	発振可能
1	発振停止

FRC	サブシステム・クロックのフィードバック抵抗の選択 ^{注3}
0	内蔵フィードバック抵抗を使用する
1	内蔵フィードバック抵抗を使用しない

CLS	CPUクロックのステータス
0	高速システム・クロックまたは内蔵発振クロック
1	サブシステム・クロック

CSS ^{注4}	PCC2	PCC1	PCC0	CPUクロック (f _{CPU}) の選択		
				MCM0 = 0	MCM0 = 1	
0	0	0	0	f _x	f _R	f _{XP}
	0	0	1	f _x /2	f _R /2 ^{注5}	f _{XP} /2
	0	1	0	f _x /2 ²	設定禁止	f _{XP} /2 ²
	0	1	1	f _x /2 ³	設定禁止	f _{XP} /2 ³
	1	0	0	f _x /2 ⁴	設定禁止	f _{XP} /2 ⁴
1	0	0	0	f _{XT} /2		
	0	0	1			
	0	1	0			
	0	1	1			
	1	0	0			
上記以外				設定禁止		

注1. ビット5は、Read Onlyです。

2. CPUがサブシステム・クロックで動作しているとき 高速システム・クロック発振回路の動作停止はMCCを使用してください。CPUが内蔵発振クロックで動作しているとき、高速システム・クロック発振回路の動作の停止は、メインOSCコントロール・レジスタ (MOC) のビット7 (MSTOP) を使用してください (MCCでの設定はできません)。STOP命令は使用しないでください。

3. サブシステム・クロックを使用する場合は0に、使用しない場合は1に設定してください。

4. CSSを1 0に切り替える場合は、必ずメイン・クロック・モード・レジスタ (MCM) のビット1 (MCS) = 1、ビット0 (MCM0) = 1の状態で行ってください。

5. (A1) 水準品は設定禁止です。

注意 ビット3には、必ず0を設定してください。

備考1. MCM0：メイン・クロック・モード・レジスタ（MCM）のビット0

- 2. f_x ：メイン・システム・クロック発振周波数（高速システム・クロック発振周波数または内蔵発振クロック周波数）
- 3. f_R ：内蔵発振クロック周波数
- 4. f_{XP} ：高速システム・クロック発振周波数
- 5. f_{XT} ：サブシステム・クロック発振周波数

78K0/KD1+の一番速い命令はCPUクロック2クロックで実行されます。したがって、CPUクロック（ f_{CPU} ）と最小命令実行時間の関係は、表5-2のようになります。

表5-2 CPUクロックと最小命令実行時間の関係

CPUクロック（ f_{CPU} ）	最小命令実行時間： $2/f_{CPU}$			
	高速システム・クロック ^{注1}		内蔵発振クロック ^{注1}	サブシステム・クロック
	10 MHz動作時	16 MHz動作時	240 kHz（TYP.）動作時	32.768 kHz動作時
f_x	$0.2 \mu s$	$0.125 \mu s$	$8.3 \mu s$ （TYP.）	-
$f_x/2$	$0.4 \mu s$	$0.25 \mu s$	$16.6 \mu s$ （TYP.） ^{注2}	-
$f_x/2^2$	$0.8 \mu s$	$0.5 \mu s$	設定禁止	-
$f_x/2^3$	$1.6 \mu s$	$1.0 \mu s$	設定禁止	-
$f_x/2^4$	$3.2 \mu s$	$2.0 \mu s$	設定禁止	-
$f_{XT}/2$	-		-	$122.1 \mu s$

注1. CPUクロックの設定（高速システム・クロック / 内蔵発振クロック）は、メイン・クロック・モード・レジスタ（MCM）で行います（図6-4参照）。

- 2. (A1)水準品は、設定禁止です。

(2) 内蔵発振モード・レジスタ（RCM）

内蔵発振器の動作モードを設定するレジスタです。

このレジスタは、オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」に選択し、CPUクロックに高速システム・クロックまたはサブシステム・クロックを選択しているときに有効となります。オプション・バイトで内蔵発振器を「停止不可」に選択している場合、このレジスタへの設定は無効となります。

RCMは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

\overline{RESET} 入力により、00Hになります。

図5-3 内蔵発振モード・レジスタ（RCM）のフォーマット

アドレス：FFA0H リセット時：00H R/W

略号	7	6	5	4	3	2	1	$\overline{0}$
RCM	0	0	0	0	0	0	0	RSTOP

RSTOP	内蔵発振器の発振 / 停止
0	内蔵発振器の発振
1	内蔵発振器の停止

注意 RSTOPを設定するとき、メイン・クロック・モード・レジスタ（MCM）のビット1（MCS）が1であることを必ず確認してください。

(3) メイン・クロック・モード・レジスタ (MCM)

CPUクロック (高速システム・クロック/内蔵発振クロック) を設定するレジスタです。

MCMは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

図5-4 メイン・クロック・モード・レジスタ (MCM) のフォーマット

アドレス : FFA1H リセット時 : 00H R/W^注

略号	7	6	5	4	3	2	1	0
MCM	0	0	0	0	0	0	MCS	MCM0

MCS	CPUクロックのステータス
0	内蔵発振クロックで動作
1	高速システム・クロックで動作

MCM0	CPUへの供給クロック選択
0	内蔵発振クロック
1	高速システム・クロック

注 ビット1はRead Onlyです。

注意1. CPUへの供給クロックに内蔵発振クロックを選択する場合、周辺ハードウェアには、内蔵発振回路出力 (f_x) の分周クロックが供給されず ($f_x = 240 \text{ kHz (TYP.)}$) となります。内蔵発振クロックによる周辺ハードウェアの動作保証はできませんので、CPUへの供給クロックに内蔵発振クロックを選択する場合は、周辺ハードウェアを使用しないでください。また、CPUへの供給クロックを高速システム・クロックから内蔵発振クロックに切り替える場合は、周辺ハードウェアを停止したあとに行ってください。ただし次の周辺ハードウェアはCPUが内蔵発振クロックで動作している場合でも使用可能です。

- ・ウォッチドッグ・タイマ
- ・クロック・モニタ
- ・8ビット・タイマH1のカウント・クロックに「 $f_R/2^7$ 」を選択時
- ・クロック・ソースに外部クロックを選択している周辺ハードウェア
(ただし、TM00の外部カウント・クロック選択時 (TI000端子の有効エッジ) は除く)

2. サブシステム・クロック動作から高速システム・クロック動作へ切り替える (プロセッサ・クロック・コントロール・レジスタ (PCC) のビット4 (CSS) 1 0) の場合は、必ず MCS = 1, MCM0 = 1の状態で行ってください。

(4) メインOSCコントロール・レジスタ (MOC)

高速システム・クロック動作モードを選択するレジスタです。

このレジスタは、内蔵発振クロックによるCPU動作時に、高速システム・クロック発振回路を停止する場合に使用します。したがって、CPUクロックが内蔵発振クロック動作時のみ有効になります。

MOCは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、00Hになります。

図5 - 5 メインOSCコントロール・レジスタ (MOC) のフォーマット

アドレス : FFA2H リセット時 : 00H R/W

略号	<input checked="" type="checkbox"/> 7	6	5	4	3	2	1	0
MOC	MSTOP	0	0	0	0	0	0	0

MSTOP	高速システム・クロック発振回路の動作の制御
0	高速システム・クロック発振回路動作
1	高速システム・クロック発振回路停止

注意1. MSTOPを設定するとき、メイン・クロック・モード・レジスタ (MCM) のビット1 (MCS) が0であることを必ず確認してください。

2. CPUがサブシステム・クロックで動作しているときに高速システム・クロック発振を停止する場合は、プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7 (MCC) を1にしてください (MSTOPでの設定はできません)。

(5) 発振安定時間カウンタ状態レジスタ (OSTC)

高速システム・クロックの発振安定時間カウンタの状態レジスタです。CPUクロックが内蔵発振クロックの場合に、高速システム・クロックの発振安定時間を確認することができます。

OSTCは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出すことができます。

リセット解除時 (RESET入力, POC, LVI, クロック・モニタ, WDTによるリセット), STOP命令, MSTOP = 1, MCC = 1により、00Hになります。


図5 - 6 発振安定時間カウンタ状態レジスタ (OSTC) のフォーマット

アドレス : FFA3H リセット時 : 00H R

略号	7	6	5	4	3	2	1	0
OSTC	0	0	0	MOST11	MOST13	MOST14	MOST15	MOST16

MOST11	MOST13	MOST14	MOST15	MOST16	発振安定時間のステータス		
					$f_{XP} = 10 \text{ MHz}$ 時	$f_{XP} = 16 \text{ MHz}$ 時	
1	0	0	0	0	$2^{11}/f_{XP}$ 以上	204.8 μs 以上	128 μs 以上
1	1	0	0	0	$2^{13}/f_{XP}$ 以上	819.2 μs 以上	512 μs 以上
1	1	1	0	0	$2^{14}/f_{XP}$ 以上	1.64 ms以上	1.02 ms以上
1	1	1	1	0	$2^{15}/f_{XP}$ 以上	3.27 ms以上	2.04 ms以上
1	1	1	1	1	$2^{16}/f_{XP}$ 以上	6.55 ms以上	4.09 ms以上

- 注意1. 上記時間経過後, MOST11から順番に“1”となっていく, そのまま“1”を保持します。
2. CPUクロックが内蔵発振クロック時に, STOPモードに入り, 解除するときは, 発振安定時間を次のように設定してください。
- ・期待するOSTCの発振安定時間 OSTCで設定する発振安定時間
- 発振安定時間カウンタはOSTCで設定した発振安定時間までしかカウントしません。したがって, STOPモード解除後のOSTCは, OSTCで設定している発振安定時間までのステータスしかセットされないので注意してください。
3. STOPモード解除時のウェイト時間は, $\overline{\text{RESET}}$ 入力による場合も, 割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間(下図a)は含みません。



備考 f_{XP} : 高速システム・クロック発振周波数

(6) 発振安定時間選択レジスタ (OSTS)

STOPモード解除時の高速システム・クロックの発振安定ウエイト時間を選択するレジスタです。OSTSで設定するウエイト時間は、CPUクロックに高速システム・クロックを選択したときのSTOPモード解除後のみ有効となります。CPUクロックに内蔵発振クロックを選択したときのSTOPモード解除後は、OSTCにより発振安定時間の確認をしてください。

OSTSは、8ビット・メモリ操作命令で設定します。

RESET入力により、05Hになります。

図5 - 7 発振安定時間選択レジスタ (OSTS) のフォーマット

アドレス：FFA4H リセット時：05H R/W

略号	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0	発振安定時間の選択		
			$f_{XP} = 10 \text{ MHz}$ 時	$f_{XP} = 16 \text{ MHz}$ 時	
0	0	1	$2^{11}/f_{XP}$	204.8 μs	128 μs
0	1	0	$2^{13}/f_{XP}$	819.2 μs	512 μs
0	1	1	$2^{14}/f_{XP}$	1.64 ms	1.02 ms
1	0	0	$2^{15}/f_{XP}$	3.27 ms	2.04 ms
1	0	1	$2^{16}/f_{XP}$	6.55 ms	4.09 ms
上記以外			設定禁止		


注意1. CPUクロックが高速システム・クロック時にSTOPモードへ移行する場合は、STOP命令を実行する前にOSTSを設定してください。

- OSTSの設定は、OSTCで期待する発振安定時間が経過したことを確認したあとに行ってください。
- CPUクロックが内蔵発振クロック時に、STOPモードに入り、解除するときは、発振安定時間を次のように設定してください。

・期待するOSTCの発振安定時間 OSTSで設定する発振安定時間

発振安定時間カウンタはOSTSで設定した発振安定時間までしかカウントしません。したがって、STOPモード解除後のOSTCは、OSTSで設定している発振安定時間までのステータスしかセットされないので注意してください。

- STOPモード解除時のウエイト時間は、RESET入力による場合も、割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間（下図a）は含みません。



備考 f_{XP} : 高速システム・クロック発振周波数

5.4 システム・クロック発振回路


5.4.1 高速システム・クロック発振回路

高速システム・クロック発振回路はX1, X2端子に接続された水晶振動子またはセラミック発振子によって発振します。

また, 外部クロックを入力することもできます。その場合, X1端子にクロック信号を入力し, X2端子には, その反転した信号を入力してください。

図5-8に高速システム・クロック発振回路の外付け回路例を示します。

図5-8 高速システム・クロック発振回路の外付け回路例



注意を次ページに示します。


5.4.2 サブシステム・クロック発振回路

サブシステム・クロック発振回路はXT1, XT2端子に接続された水晶振動子 (標準: 32.768 kHz) によって発振します。

また, 外部クロックを入力することもできます。その場合, XT1端子にクロック信号を入力し, XT2端子には, その反転した信号を入力してください。

図5-9にサブシステム・クロック発振回路の外付け回路例を示します。

図5-9 サブシステム・クロック発振回路の外付け回路例



注意を次ページに示します。

注意 高速システム・クロック発振回路およびサブシステム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図5 - 8、図5 - 9の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。また、変化する大電流が流れる線と接近させない。
- ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位となるようにする。大電流が流れるグラウンド・パターンに接地しない。
- ・発振回路から信号を取り出さない。


特に、サブシステム・クロック発振回路は、低消費電力にするために増幅度の低い回路になっていますのでご注意ください。

図5 - 10に発振子の接続の悪い例を示します。

図5 - 10 発振子の接続の悪い例 (1/2)

(a) 接続回路の配線が長い


(b) 信号線が交差している




備考 サブシステム・クロックをご使用の場合は、X1、X2をXT1、XT2と読み替えてください。また、XT2側に直列に抵抗を挿入してください。

図5 - 10 発振子の接続の悪い例 (2/2)


(c) 変化する大電流が信号線に
近接している



(d) 発振回路部のグランド・ライン上に電流が流れる
(A点, B点, C点の電位が変動する)



(e) 信号を取り出している



備考 サブシステム・クロックをご使用の場合は, X1, X2をXT1, XT2と読み替えてください。また, XT2側に直列に抵抗を挿入してください。

5.4.3 サブシステム・クロックを使用しない場合


低消費電力動作や時計動作等のためにサブシステム・クロックを使用する必要のない場合、XT1、XT2端子を次のように処理してください。

XT1：EV_{ss}またはV_{ss}に直接接続してください[※]

XT2：オープンにしてください

注 サブシステム・クロックを使用しない場合、リセット解除後に、内蔵フィードバック抵抗を使用しないように設定（プロセッサ・クロック・コントロール・レジスタ（PCC）のビット6（FRC）= 1）する必要があります。

図5-11 サブシステム・クロックのフィードバック抵抗



備考 フィードバック抵抗は発振波形のバイアス点を電源電圧の中間付近に調整するために必要なものです。

5.4.4 内蔵発振発振回路

78K0/KD1+は、内蔵発振回路を内蔵しています。

オプション・バイトで「ソフトウェアにより停止可能」または「停止不可」を選択できます。 $\overline{\text{RESET}}$ 解除後は必ず内蔵発振クロックを発振します（240 kHz（TYP.））。

5.4.5 プリスケアラ

プリスケアラは、CPUへの供給クロックに高速システム・クロックを選択する場合、高速システム・クロック発振回路出力を分周して、各種クロックを生成します。

注意 CPUへの供給クロックに内蔵発振クロックを選択する場合、内蔵発振回路出力を分周して、各種クロックを生成します（ $f_x = 240 \text{ kHz}$ （TYP.））。

5.5 クロック発生回路の動作

クロック発生回路は次に示す各種クロックを発生し、かつ、スタンバイ・モードなどのCPUの動作モードを制御します。

- ・高速システム・クロック f_{XP}
- ・内蔵発振クロック f_R
- ・サブシステム・クロック f_{XT}
- ・CPUクロック f_{CPU}
- ・周辺ハードウェアへのクロック

78K0/KD1+では、リセット解除後、CPUは内蔵の内蔵発振回路の出力により動作を開始します。これにより次のことが可能となります。

(1) セキュリティ機能の強化


リセット解除後に破壊や接続不良などで高速システム・クロックが動かないとき、デフォルトでCPUクロックが高速システム・クロックの場合では、デバイスはその時点で動作不能となってしまいます。しかしCPUのスタート・クロックが内蔵発振クロックの場合、クロック・モニタ（高速システム・クロックの停止検出）によるリセット解除後に内蔵発振クロックで起動することができます。これにより、リセットの要因をソフトウェアで認識したり、異常時にセーフティ処理を行うなど、最低限の動作でシステムを安全に終了することが可能となります。

(2) パフォーマンスの向上

高速システム・クロックの発振安定時間を待たずにCPUを起動できるため、トータル・パフォーマンスの向上が可能です。

内蔵発振器によるCPUデフォルト・スタートのタイミング図を、図5-12に示します。

図5-12 内蔵発振器によるCPUデフォルト・スタートのタイミング図




注 発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。

- RESET信号発生により、メイン・クロック・モード・レジスタ (MCM) のビット0が0になり、CPUクロックが内蔵発振クロックになります。ただし、RESET解除後、内蔵発振クロックが17クロック経過してからCPUに対しクロック供給を行います (または17クロック間はCPUクロックの供給を停止します)。RESET期間中は、高速システム・クロックと内蔵発振クロックの発振は停止します。
- RESET解除後、高速システム・クロックの発振安定時間が経過してから、メイン・クロック・モード・レジスタ (MCM) のビット0 (MCM0) にて、CPUクロックを内蔵発振クロックから高速システム・クロックに切り替えることができます。このとき、発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してから、CPUクロックを切り替えてください。CPUクロックの状態はMCMのビット1 (MCS) で確認できます。
- オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」に設定し、CPUクロックが高速システム・クロックまたはサブシステム・クロックの場合、内蔵発振器の停止/発振を内蔵発振モード・レジスタ (RCM) で設定できます。このときMCSが1であることを必ず確認してください。
- CPUクロックが内蔵発振クロックの場合、高速システム・クロックの停止/発振をメインOSCコントロール・レジスタ (MOC) で設定できます。このときMCSが0であることを必ず確認してください。CPUクロックがサブシステム・クロックの場合、高速システム・クロックの停止/発振をプロセッサ・クロック・コントロール・レジスタ (PCC) で設定できます。また、サブシステム・クロックではHALTモードを使用できますが、STOPモードを使用できません (サブシステム・クロックの発振をSTOP命令で停止することはできません)。
- CPUクロックが高速システム・クロックである場合のSTOPモード解除時は、高速システム・クロックの発振安定時間 ($2^{11}/f_{XP}$, $2^{13}/f_{XP}$, $2^{14}/f_{XP}$, $2^{15}/f_{XP}$, $2^{16}/f_{XP}$) を発振安定時間選択レジスタ (OSTS) で選択してください。またRESET解除時およびCPUクロックが内蔵発振クロックである場合のSTOPモード解除時は、高速システム・クロックの発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。

この製品の状態遷移図を図5 - 13に、各動作状態における動作クロックの関係を表5 - 3に、発振制御フラグと各クロックの発振状態を表5 - 4に示します。

図5 - 13 状態遷移図 (1/4)


(1) オプション・バイトで「ソフトウェアにより内蔵発振器を停止可能」に選択した場合
(サブシステム・クロック未使用時)



- 注1. 状態3から状態4に移行する場合は、メイン・クロック・モード・レジスタ (MCM) のビット1 (MCS) が1であることを必ず確認してください。
- 2. リセット解除時およびSTOP解除時に状態2から状態3に移行する場合は、高速システム・クロックの発振安定時間の状態を発振安定時間カウンタ状態レジスタ (OSTC) で確認してから行ってください。
- 3. 状態2から状態1に移行する場合は、MCSが0であることを必ず確認してください。
- 4. オプション・バイトで「ソフトウェアにより内蔵発振器を停止可能」に選択した場合、ウォッチドッグ・タイマのソース・クロックにかかわらず、HALTモード、STOPモード中のウォッチドッグ・タイマの動作は停止します。ただし、内蔵発振器の発振はRSTOP = 0ならばHALTモード、STOPモード中でも停止しません。
- 5. すべてのリセット要因 (RESET \bar 入力, POC, LVI, クロック・モニタ, WDT) です。

図5 - 13 状態遷移図 (2/4)


(2) オプション・バイトで「ソフトウェアにより内蔵発振器を停止可能」に選択した場合
(サブシステム・クロック使用時)



- 注1. 状態3から状態4に移行する場合は、メイン・クロック・モード・レジスタ (MCM) のビット1 (MCS) が1であることを必ず確認してください。
2. リセット解除時およびSTOP解除時に状態2から状態3に移行する場合は、高速システム・クロックの発振安定時間の状態を発振安定時間カウンタ状態レジスタ (OSTC) で確認してから行ってください。
3. 状態2から状態1に移行する場合は、MCSが0であることを必ず確認してください。
4. オプション・バイトで「ソフトウェアにより内蔵発振器を停止可能」に選択した場合、内蔵発振モード・レジスタ (RCM) のビット0 (RSTOP)、メイン・クロック・モード・レジスタ (MCM) のビット0 (MCM0) の設定にかかわらず、HALT命令およびSTOP命令実行後にウォッチドッグ・タイマへのクロック供給は停止します。
5. サブシステム・クロック動作 内蔵発振クロック動作の遷移はできません。
6. すべてのリセット要因 (\overline{RESET} 入力, POC, LVI, クロック・モニタ, WDT) です。

図5 - 13 状態遷移図 (3/4)


(3) オプション・バイトで「内蔵発振器を停止不可」に選択した場合 (サブシステム・クロック未使用時)



- 注1. リセット解除時およびSTOP解除時に状態2から状態3に移行する場合は、高速システム・クロックの発振安定時間の状態を発振安定時間カウンタ状態レジスタ (OSTC) で確認してから行ってください。
2. 状態2から状態1に移行する場合は、MCSが0であることを必ず確認してください。
3. オプション・バイトで「内蔵発振器を停止不可」に選択した場合、ウォッチドッグ・タイマはSTOPモード中でも内蔵発振クロックで動作しています。8ビット・タイマH1 (TMH1) はカウント・ソースに内蔵発振クロックの分周を選択できますので、ウォッチドッグ・タイマのオーバーフロー発生前にTMH1の割り込み要求を使用して、ウォッチドッグ・タイマをクリアしてください。この処理を行わない場合は、STOP命令実行後、ウォッチドッグ・タイマのオーバーフローが発生した時点で内部リセット信号を発生します。
4. すべてのリセット要因 ($\overline{\text{RESET}}$ 入力, POC, LVI, クロック・モニタ, WDT) です。

図5 - 13 状態遷移図 (4/4)

(4) オプション・バイトで「内蔵発振器を停止不可」に選択した場合 (サブシステム・クロック使用時)



- 注1. リセット解除時およびSTOP解除時に状態2から状態3に移行する場合は、高速システム・クロックの発振安定時間の状態を発振安定時間カウンタ状態レジスタ (OSTC) で確認してから行ってください。
2. 状態2から状態1に移行する場合は、MCSが0であることを必ず確認してください。
3. オプション・バイトで「内蔵発振器を停止不可」に選択した場合、ウォッチドッグ・タイマはSTOPモード中でも内蔵発振クロックで動作しています。8ビット・タイマH1 (TMH1) はカウント・ソースに内蔵発振クロックの分周を選択できますので、ウォッチドッグ・タイマのオーバフロー発生前にTMH1の割り込み要求を使用して、ウォッチドッグ・タイマをクリアしてください。この処理を行わない場合は、STOP命令実行後、ウォッチドッグ・タイマのオーバフローが発生した時点で内部リセット信号を発生します。
4. サブシステム・クロック動作 内蔵発振クロック動作の遷移はできません。
5. すべてのリセット要因 (RESET入力, POC, LVI, クロック・モニタ, WDT) です。

表5-3 各動作状態における動作クロックの関係

ステータス 動作モード	高速システム・クロック 発振回路		内蔵発振回路			サブシステム・クロック 発振回路	解除後のCPU クロック	周辺へ供給される プリスケアラのクロック	
	MSTOP = 0	MSTOP = 1	注1	注2				MCM0 = 0	MCM0 = 1
	MCC = 0	MCC = 1		RSTOP = 0	RSTOP = 1				
リセット	停止		停止			発振	内蔵発振 クロック	停止	
STOP			発振	発振	停止		注3	停止	
HALT	発振	停止					注4	内蔵発振 クロック	高速システム・クロック

注1. オプション・バイトで内蔵発振器を「停止不可」に選択時

2. オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」に選択時
3. STOP命令実行時のCPUクロックにて動作します。
4. HALT命令実行時のCPUクロックにて動作します。

注意 RSTOPの設定は、オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」時にのみ有効です。

備考 MSTOP : メインOSCコントロール・レジスタ (MOC) のビット7

MCC : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7

RSTOP : 内蔵発振モード・レジスタ (RCM) のビット0

MCM0 : メイン・クロック・モード・レジスタ (MCM) のビット0

表5-4 発振制御フラグと各クロックの発振状態

		高速システム・クロック発振回路	内蔵発振回路
MSTOP = 1 ^注	RSTOP = 0	停止	発振
	RSTOP = 1	設定禁止	
MSTOP = 0 ^注	RSTOP = 0	発振	発振
	RSTOP = 1		停止
MCC = 1 ^注	RSTOP = 0	停止	発振
	RSTOP = 1		停止
MCC = 0 ^注	RSTOP = 0	発振	発振
	RSTOP = 1		停止

注 高速システム・クロック発振回路の発振/停止の設定は、CPUクロックによって異なります。

- ・ CPUクロックが内蔵発振クロックの場合 : MSTOPビットで設定
- ・ CPUクロックがサブシステム・クロックの場合 : MCCビットで設定

注意 RSTOPの設定は、オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」時にのみ有効です。

備考 MSTOP : メインOSCコントロール・レジスタ (MOC) のビット7

MCC : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7

RSTOP : 内蔵発振モード・レジスタ (RCM) のビット0

5.6 内蔵発振クロックと高速システム・クロックの切り替えに要する時間

内蔵発振クロックと高速システム・クロックは、メイン・クロック・モード・レジスタ(MCM)のビット0(MCM0)により切り替えることができます。

実際の切り替え動作は、MCM0を書き換えた直後ではなく、MCM0を切り替えたのち、数命令は切り替え前のクロックで動作します(表5-5参照)。

内蔵発振クロックで動作しているのか、高速システム・クロックで動作しているのかは、MCMのビット1(MCS)で判定できます。

クロック切り替え後、元のクロックを停止する場合は、表5-5に示すクロック分ウエイトしてから停止してください。

表5-5 内蔵発振クロックと高速システム・クロックの切り替えに要する最大時間

PCC			切り替えに要する最大時間	
PCC2	PCC1	PCC0	高速システム・クロック 内蔵発振クロック	内蔵発振クロック 高速システム・クロック
0	0	0	$f_{XP}/f_R + 1$ クロック	2クロック
0	0	1	$f_{XP}/2f_R + 1$ クロック ^注	

注 (A1)水準品は設定禁止です。

注意 最大時間を計算する場合は、 $f_R = 120$ kHzで行ってください。

備考1. PCC：プロセッサ・クロック・コントロール・レジスタ

2. f_{XP} ：高速システム・クロック発振周波数
3. f_R ：内蔵発振クロック周波数
4. 最大時間は、切り替え前のCPUクロックによるクロック数です。

5.7 CPUクロックの切り替えに要する時間

CPUクロックは、プロセッサ・クロック・コントロール・レジスタ（PCC）のビット0-2（PCC0-PCC2）とビット4（CSS）により切り替えることができます。

実際の切り替え動作は、PCCを書き換えた直後ではなく、PCCを変更したのち、数命令は切り替え前のクロックで動作します（表5-6参照）。

高速システム・クロック（または内蔵発振クロック）で動作しているのか、サブシステム・クロックで動作しているのかは、PCCのビット5（CLS）で判定できます。

表5-6 CPUクロックの切り替えに要する最大時間

切り替え前の設定値				切り替え後の設定値																																																																															
CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0	CSS	PCC2	PCC1	PCC0																																																												
0	0	0	0	0	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	0	1	0	0																																																												
0	0	0	0	16クロック				16クロック				16クロック				16クロック				2f _{XP} /f _{XT} クロック (977クロック)																																																															
	0	0	1																					8クロック				8クロック				8クロック				8クロック				f _{XP} /f _{XT} クロック (489クロック)																																											
	0	1	0																																									4クロック				4クロック				4クロック				4クロック				f _{XP} /2f _{XT} クロック (245クロック)																							
	0	1	1																																																													2クロック				2クロック				2クロック				2クロック				f _{XP} /4f _{XT} クロック (123クロック)			
	1	0	0																																																																																
1	x	x	x	1クロック				1クロック				1クロック				1クロック				1クロック																																																															

注意1. CPUクロックの分周の選択（PCC0-PCC2）と高速システム・クロックからサブシステム・クロックへの切り替え（CSSを0 1）を同時に設定しないでください。

ただし、CPUクロックの分周の選択（PCC0-PCC2）とサブシステム・クロックから高速システム・クロックへの切り替え（CSSを1 0）は同時に設定可能です。

2. CPUが内蔵発振クロックで動作している場合、次の値は設定禁止です。

- CSS, PCC2, PCC1, PCC0 = 0, 0, 1, 0
- CSS, PCC2, PCC1, PCC0 = 0, 0, 1, 1
- CSS, PCC2, PCC1, PCC0 = 0, 1, 0, 0


備考1. 最大時間は、切り替え前のCPUクロックのクロック数です。

2. ()内はf_{XP} = 16 MHz, f_{XT} = 32.768 kHz時。

5.8 クロック切り替えのフロー・チャートとレジスタ設定

5.8.1 内蔵発振クロックから高速システム・クロックへの切り替え


図5 - 14 内蔵発振クロックから高速システム・クロックへの切り替え (フロー・チャート)



注 リセット解除後の高速システム・クロック発振回路の発振安定待ち時間は、OSTCレジスタにより確認を行い、任意の発振安定待ち時間経過後に高速システム・クロック動作に切り替えてください。なお、OSTSレジスタの設定は、高速システム・クロック動作時のSTOPモードを割り込みで解除したあとのみ有効となります。

5.8.2 高速システム・クロックから内蔵発振クロックへの切り替え


図5 - 15 高速システム・クロックから内蔵発振クロックへの切り替え (フロー・チャート)



注 オプション・バイトで内蔵発振クロックを「ソフトウェアにより停止可能」を選択した場合のみ必要となります。

5.8.3 高速システム・クロックからサブシステム・クロックへの切り替え


図5 - 16 高速システム・クロックからサブシステム・クロックへの切り替え (フロー・チャート)



注 サブシステム・クロックの発振安定を確認してから、CSSに1を設定してください。

5.8.4 サブシステム・クロックから高速システム・クロックへの切り替え

図5-17 サブシステム・クロックから高速システム・クロックへの切り替え (フロー・チャート)



5.8.5 レジスタ設定

各モードに設定した場合の各設定フラグとステータス・フラグの状態を示します。

表5-7 クロックとレジスタの設定

fCPU	モード	設定フラグ					ステータス・フラグ	
		PCCレジスタ		MCM レジスタ	MOC レジスタ	RCM レジスタ	PCC レジスタ	MCM レジスタ
		MCC	CSS	MCM0	MSTOP	RSTOP ^{注1}	CLS	MCS
高速システム・ クロック ^{注2}	内蔵発振クロック発振	0	0	1	0	0	0	1
	内蔵発振クロック停止	0	0	1	0	1	0	1
内蔵発振クロック	高速システム・クロック 発振	0	0	0	0	0	0	0
	高速システム・クロック 停止	0 ^{注3}	0	0	1	0	0	0
サブシステム・ クロック ^{注4}	高速システム・クロック発 振,内蔵発振クロック発振	0	1	1 ^{注5}	0 ^{注6}	0	1	1
	高速システム・クロック停 止,内蔵発振クロック発振	1	1	1 ^{注5}	0 ^{注6}	0	1	1
	高速システム・クロック発 振,内蔵発振クロック停止	0	1	1 ^{注5}	0 ^{注6}	1	1	1
	高速システム・クロック停 止,内蔵発振クロック停止	1	1	1 ^{注5}	0 ^{注6}	1	1	1

注1. オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」を選択した場合のみ有効となります。

2. 高速システム・クロック動作中にMCC = 1またはMSTOP = 1に設定しないでください (MCC = 1またはMSTOP = 1に設定しても, 高速システム・クロックの発振は停止しません)。
3. 内蔵発振クロック動作中にMCC = 1に設定しないでください (MCC = 1に設定しても, 高速システム・クロックの発振は停止しません)。内蔵発振クロック動作中の高速システム・クロック発振停止はMSTOPで行ってください。
4. サブシステム・クロック動作モードへの移行は,必ず高速システム・クロック動作から行ってください。また,サブシステム・クロック動作モードからは,高速システム・クロック動作への移行のみ可能です。
5. サブシステム・クロック動作中にMCM0 = 0 (内蔵発振クロック動作への移行) に設定しないでください。
6. サブシステム・クロック動作中にMSTOP = 1に設定しないでください (MSTOP = 1に設定しても, 高速システム・クロックの発振は停止しません)。サブシステム・クロック動作中の高速システム・クロック発振停止はMCCで行ってください。

第6章 16ビット・タイマ/イベント・カウンタ00

6.1 16ビット・タイマ/イベント・カウンタ00の機能

16ビット・タイマ/イベント・カウンタ00には、次のような機能があります。

- ・インターバル・タイマ
- ・PPG出力
- ・パルス幅測定
- ・外部イベント・カウンタ
- ・方形波出力
- ・ワンショット・パルス出力

(1) インターバル・タイマ

あらかじめ設定した任意の時間間隔で割り込み要求を発生します。

(2) PPG出力

周波数と出力パルス幅を任意に設定できる矩形波を出力できます。

(3) パルス幅測定

外部から入力される信号のパルス幅を測定できます。

(4) 外部イベント・カウンタ

外部から入力される信号のパルス数を測定できます。

(5) 方形波出力

任意の周波数の方形波出力が可能です。

(6) ワンショット・パルス出力

出力パルス幅を任意に設定できるワンショット・パルスを出力できます。

6.2 16ビット・タイマ/イベント・カウンタ00の構成

16ビット・タイマ/イベント・カウンタ00は、次のハードウェアで構成されています。

表6-1 16ビット・タイマ/イベント・カウンタ00の構成

項目	構成
タイマ/カウンタ	16ビット (TM00)
レジスタ	16ビット・タイマ・キャプチャ/コンペア・レジスタ: 16ビット (CR000, CR010)
タイマ入力	TI000, TI010
タイマ出力	TO00, 出力制御回路
制御レジスタ	16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) 16ビット・タイマ・キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) 16ビット・タイマ出力コントロール・レジスタ00 (TOC00) プリスケアラ・モード・レジスタ00 (PRM00) ポート・モード・レジスタ0 (PM0) ポート・レジスタ0 (P0)

図6-1にブロック図を示します。

図6-1 16ビット・タイマ/イベント・カウンタ00のブロック図




表6 - 2 CR000のキャプチャ・トリガとTI000端子とTI010端子の有効エッジ

(1) キャプチャ・トリガとしてTI000端子の有効エッジを選択 (CRC001 = 1, CRC000 = 1)

CR000のキャプチャ・トリガ	TI000端子の有効エッジ		
	ES001	ES000	
立ち下がりエッジ	立ち上がりエッジ	0	1
立ち上がりエッジ	立ち下がりエッジ	0	0
キャプチャ動作しない	立ち上がり, 立ち下がり両エッジ	1	1

(2) キャプチャ・トリガとしてTI010端子の有効エッジを選択 (CRC001 = 0, CRC000 = 1)

CR000のキャプチャ・トリガ	TI010端子の有効エッジ		
	ES101	ES100	
立ち下がりエッジ	立ち下がりエッジ	0	0
立ち上がりエッジ	立ち上がりエッジ	0	1
立ち上がり, 立ち下がり両エッジ	立ち上がり, 立ち下がり両エッジ	1	1

備考1. ES001, ES000 = 1, 0およびES101, ES100 = 1, 0は設定禁止です。

- 2. ES001, ES000 : プリスケアラ・モード・レジスタ00 (PRM00) のビット5, 4
ES101, ES100 : プリスケアラ・モード・レジスタ00 (PRM00) のビット7, 6
CRC010, CRC000 : キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) のビット1, 0

注意1. TM00とCR000の一致でクリア&スタート・モードの場合, CR000には0000H以外の値を設定してください。

- 2. フリーランニング・モードおよびTI000端子の有効エッジのクリア・モードにおいて, CR000に0000Hを設定した場合は, TM00のオーバフロー (FFFFH) 後, 0000Hから0001Hになるときに割り込み要求 (INTTM000) を発生します。またTM00とCR000の一致後, TI010端子の有効エッジ検出後, ワンショット・トリガによるクリア後にINTTM000を発生します。
- 3. TI010端子の有効エッジを使用するときは, P01をタイマ出力(TO00)端子としては使用できません。また, TO00端子を使用するときは, TI010端子の有効エッジは使用できません。
- 4. CR000をキャプチャ・レジスタとして使用時, レジスタ・リード期間とキャプチャ・トリガの入力が競合した場合, リード・データは不定となります (キャプチャ・データ自体は正常値)。また, タイマのカウント停止とキャプチャ・トリガの入力が競合した場合, キャプチャ・データは不定となります。
- 5. TM00動作中は, CR000を書き換えしないでください。

(3) 16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010)


キャプチャ・レジスタとコンペア・レジスタの機能をあわせ持った16ビットのレジスタです。キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) のビット2 (CRC002) により、キャプチャ・レジスタとして使用するのか、コンペア・レジスタとして使用するのかを設定します。

CR010は、16ビット・メモリ操作命令で設定します。

RESET入力により0000Hになります。

図6-4 16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) のフォーマット

アドレス：FF14H, FF15H リセット時：0000H R/W



・CR010をコンペア・レジスタとして使用するとき

CR010に設定した値と16ビット・タイマ・カウンタ00 (TM00) のカウント値を常に比較し、一致したときに割り込み要求 (INTTM010) を発生します。CR010を書き換えるまで、設定した値を保持します。

・CR010をキャプチャ・レジスタとして使用するとき

キャプチャ・トリガとしてTI000端子の有効エッジが選択できます。TI000端子の有効エッジは、プリスケアラ・モード・レジスタ00 (PRM00) で設定します (表6-3を参照)。

表6-3 CR010のキャプチャ・トリガとTI000端子の有効エッジ (CRC002 = 1)

CR010のキャプチャ・トリガ	TI000端子の有効エッジ		
		ES001	ES000
立ち下がりエッジ	立ち下がりエッジ	0	0
立ち上がりエッジ	立ち上がりエッジ	0	1
立ち上がり, 立ち下がりの両エッジ	立ち上がり, 立ち下がりの両エッジ	1	1

備考1. ES001, ES000 = 1, 0は設定禁止です。

2. ES001, ES000 : プリスケアラ・モード・レジスタ00 (PRM00) のビット5, 4

CRC002 : キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) のビット2

注意1. CR010レジスタに0000Hを設定した場合は、TM00のオーバーフロー (FFFFH) 後、0000Hから0001Hになるときに割り込み要求 (INTTM010) を発生します。またTM00とCR010の一致後、TI000端子の有効エッジ検出後、ワンショット・トリガによるクリア後にINTTM010を発生します。

2. CR010をキャプチャ・レジスタとして使用時、レジスタ・リード期間とキャプチャ・トリガの入力が競合した場合、リード・データは不定となります (キャプチャ・データ自体は正常値)。

また、カウント停止の入力とキャプチャ・トリガの入力が競合した場合、キャプチャ・データは不定となります。

3. TM00動作中にCR010を書き換えることができます。詳細は図6-15の注意2を参照してください。

6.3 16ビット・タイマ/イベント・カウンタ00を制御するレジスタ

16ビット・タイマ/イベント・カウンタ00を制御するレジスタには、次の6種類があります。

- ・16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)
- ・キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)
- ・16ビット・タイマ出力コントロール・レジスタ00 (TOC00)
- ・プリスケアラ・モード・レジスタ00 (PRM00)
- ・ポート・モード・レジスタ0 (PM0)
- ・ポート・レジスタ0 (P0)

(1) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)

16ビット・タイマの動作モード、16ビット・タイマ・カウンタ00 (TM00) のクリア・モード、出力タイミングの設定およびオーバフローを検出するレジスタです。

TMC00は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により00Hになります。

注意 16ビット・タイマ・カウンタ00 (TM00) は、TMC002, TMC003に0, 0 (動作停止モード) 以外の値を設定した時点で動作を開始します。動作を停止させるには、TMC002, TMC003に0, 0を設定してください。

図6-5 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) のフォーマット

アドレス：FFBAH リセット時：00H R/W

略号 7 6 5 4 3 2 1 0

TMC00	0	0	0	0	TMC003	TMC002	TMC001	OVF00
-------	---	---	---	---	--------	--------	--------	-------

TMC003	TMC002	TMC001	動作モードおよび クリア・モードの選択	TO00の反転 タイミングの選択	割り込み要求の発生
0	0	0	動作停止 (TM00は0にクリア)	変化なし	発生しない
0	1	0	フリー・ランニング・モード	TM00とCR000の一致または TM00とCR010の一致	<コンペア・レジスタとして 使用時> TM00とCR000の一致 または TM00とCR010の一致 で発生
0	1	1		TM00とCR000の一致, TM00とCR010の一致または TI000端子の有効エッジ	
1	0	0	TI000端子の有効エッジで	-	<キャプチャ・レジスタとし て使用時> CR000のキャプチャ・トリガ で発生
1	0	1	クリア&スタート		
1	1	0	TM00とCR000の一致で クリア&スタート	TM00とCR000の一致または TM00とCR010の一致	
1	1	1		TM00とCR000の一致, TM00とCR010の一致または TI000端子の有効エッジ	

OVF00	16ビット・タイマ・カウンタ00 (TM00) のオーバーフロー検出
0	オーバーフローなし
1	オーバーフローあり

- 注意1** . OVF00フラグ以外のビットには、タイマ動作を停止してから書き込んでください。
- 2 . TI000/P00端子の有効エッジは、プリスケラ・モード・レジスタ00 (PRM00) で設定します。
 - 3 . TM00とCR000の一致でクリア&スタート、TI000端子の有効エッジでクリア&スタート、フリー・ランニングのいずれかのモードを選択した場合、CR000の設定値がFFFFHで、TM00の値がFFFFHから0000Hに変化するとき、OVF00フラグが1に設定されます。

備考 TO00 : 16ビット・タイマ/イベント・カウンタ00の出力端子
 TI000 : 16ビット・タイマ/イベント・カウンタ00の入力端子
 TM00 : 16ビット・タイマ・カウンタ00
 CR000 : 16ビット・タイマ・キャプチャ/コンペア・レジスタ000
 CR010 : 16ビット・タイマ・キャプチャ/コンペア・レジスタ010

(2) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)

16ビット・タイマ・キャプチャ/コンペア・レジスタ (CR000, CR010) の動作を制御するレジスタです。

CRC00は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により00Hになります。

図6 - 6 キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) のフォーマット

アドレス : FFBCH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
CRC00	0	0	0	0	0	CRC002	CRC001	CRC000

CRC002	CR010の動作モードの選択
0	コンペア・レジスタとして動作
1	キャプチャ・レジスタとして動作

CRC001	CR000のキャプチャ・トリガの選択
0	TI010端子の有効エッジでキャプチャする
1	TI000端子の有効エッジの逆相でキャプチャする ^注

CRC000	CR000の動作モードの選択
0	コンペア・レジスタとして動作
1	キャプチャ・レジスタとして動作

注 TI000端子有効エッジに、立ち上がり、立ち下がりの両エッジを選択した場合には、キャプチャは動作しません。

注意1 . CRC00は、必ずタイマ動作を停止させてから設定してください。

2 . 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) で、TM00とCR000の一致でクリア&スタート・モードを選択したとき、CR000をキャプチャ・レジスタに指定しないでください。

3 . キャプチャを確実にを行うためのキャプチャ・トリガは、プリスケラ・モード・レジスタ00 (PRM00) で選択したカウント・クロックの2周期分より長いパルスが必要とします。

(3) 16ビット・タイマ出力コントロール・レジスタ00 (TOC00)

16ビット・タイマ/イベント・カウンタ00出力制御回路の動作を制御するレジスタです。タイマ出力F/F (LV00) のセット/リセット, 出力の反転許可/禁止, 16ビット・タイマ/イベント・カウンタ00のタイマ出力許可/禁止, ワンショット・パルス出力動作の許可/禁止およびソフトウェアによるワンショット・パルスの出力トリガを設定します。

TOC00は, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により00Hになります。

図6-7 16ビット・タイマ出力コントロール・レジスタ00 (TOC00) のフォーマット

アドレス：FFBDH リセット時：00H R/W

略号	7	[6]	[5]	4	[3]	[2]	1	[0]
TOC00	0	OSPT00	OSPE00	TOC004	LVS00	LVR00	TOC001	TOE00
OSPT00	ソフトウェアによるワンショット・パルスの出力トリガの制御							
0	ワンショット・パルス出力トリガなし							
1	ワンショット・パルス出力トリガあり							
OSPE00	ワンショット・パルス出力動作の制御							
0	連続パルス出力モード							
1	ワンショット・パルス出力モード ^注							
TOC004	CR010とTM00の一致によるタイマ出力F/Fの制御							
0	反転動作禁止							
1	反転動作許可							
LVS00	LVR00	タイマ出力F/Fの状態の設定						
0	0	変化しない						
0	1	タイマ出力F/Fをリセット(0)						
1	0	タイマ出力F/Fをセット(1)						
1	1	設定禁止						
TOC001	CR000とTM00の一致によるタイマ出力F/Fの制御							
0	反転動作禁止							
1	反転動作許可							
TOE00	タイマ出力の制御							
0	出力禁止(出力は0レベルに固定)							
1	出力許可							

注 ワンショット・パルス出力モードは、フリー・ランニング・モード、TI000端子の有効エッジでクリア&スタート・モードでのみ正常動作します。TM00レジスタとCR000レジスタの一致でクリア&スタート・モードでは、オーバフローしないためワンショット・パルス出力はできません。

注意1 . TOC004以外は、必ずタイマ動作を停止させてから設定してください。

- 2 . LVS00, LVR00は読み出すと、0になっています。
- 3 . OSPT00は、データ設定後に自動的にクリアされますので、読み出すと0になっています。
- 4 . OSPT00は、ワンショット・パルス出力モード以外でセット(1)しないでください。
- 5 . OSPT00に連続してライトするとき、プリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロック2周期分以上のライト間隔が必要です。
- 6 . TOE00より先にLVS00に“1”をセットしないでください。また、LVS00とTOE00に同時に“1”をセットしないでください。
- 7 . 次の , の設定は同時に行わないでください。また設定は次の手順で行ってください。

TOC001, TOC004, TOE00, OSPE00の設定：タイマ出力動作の設定

LVS00, LVR00の設定：タイマ出力F/Fの設定

(4) プリスケアラ・モード・レジスタ00 (PRM00)

16ビット・タイマ・カウンタ00 (TM00) のカウント・クロックおよびTI000, TI010端子入力の有効エッジを設定するレジスタです。PRM00は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により00Hになります。

図6-8 プリスケアラ・モード・レジスタ00 (PRM00) のフォーマット

アドレス: FFBBH リセット時: 00H R/W

略号	7	6	5	4	3	2	1	0
PRM00	ES101	ES100	ES001	ES000	0	0	PRM001	PRM000

ES101	ES100	TI010端子の有効エッジの選択
0	0	立ち下がりエッジ
0	1	立ち上がりエッジ
1	0	設定禁止
1	1	立ち上がり, 立ち下がりの両エッジ

ES001	ES000	TI000端子の有効のエッジの選択
0	0	立ち下がりエッジ
0	1	立ち上がりエッジ
1	0	設定禁止
1	1	立ち上がり, 立ち下がりの両エッジ

PRM001	PRM000	カウント・クロックの選択 ^{注1}
0	0	f_x (10 MHz)
0	1	$f_x/2^2$ (2.5 MHz)
1	0	$f_x/2^8$ (39.06 kHz)
1	1	TI000有効エッジ ^{注2}

注1. カウント・クロックは次の条件を満たすように設定してください。

- ・ $V_{DD} = 4.0 \sim 5.5 \text{ V}$: カウント・クロック 10 MHz
- ・ $V_{DD} = 3.3 \sim 4.0 \text{ V}$: カウント・クロック 8.38 MHz
- ・ $V_{DD} = 2.7 \sim 3.3 \text{ V}$: カウント・クロック 5 MHz
- ・ $V_{DD} = 2.5 \sim 2.7 \text{ V}$: カウント・クロック 2.5 MHz (標準品, (A) 水準品のみ)

2. 外部クロックは内部クロック (f_x) の2周期分より長いパルスが必要とします。

注意1. CPUへの供給クロックに内蔵発振クロックを選択する場合, カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合, 16ビット・タイマ/イベント・カウンタ00の動作は保証されません。また外部クロックの場合も, CPUへの供給クロックに内蔵発振クロックを選択する場合, ノイズ除去のためのサンプリング・クロックに内蔵発振クロックが供給されるため, 同様に16ビット・タイマ/イベント・カウンタ00の動作は保証されません。

2. PRM00は, 必ずタイマ動作を停止させてからデータを設定してください。

3. カウント・クロックにTI000端子の有効エッジを設定する場合, TI000端子の有効エッジでクリア&スタート・モードおよびキャプチャ・トリガに設定しないでください。

注意4 . システム・リセット直後にTI000端子またはTI010端子がハイ・レベルの場合，TI000端子またはTI010端子の有効エッジを立ち上がりまたは両エッジに指定し，16ビット・タイマ・カウンタ00 (TM00) の動作を許可すると，その直後に立ち上がりエッジを検出します。TI000端子またはTI010端子をプルアップしている場合などは注意してください。ただし，動作を停止させたあとの再動作許可時にTI000端子またはTI010端子がハイ・レベルの場合は，立ち上がりエッジは検出されません。

5 . TI010端子の有効エッジを使用するときは，P01をタイマ出力 (TO00) 端子としては使用できません。また，TO00端子を使用するときは，TI010端子の有効エッジは使用できません。

備考1 . f_x : 高速システム・クロック発振周波数

2 . () 内は， $f_x = 10 \text{ MHz}$ 動作時。

(5) ポート・モード・レジスタ0 (PM0)

ポート0の入力 / 出力を1ビット単位で設定するレジスタです。

P01/TO00/TI010端子をタイマ出力として使用するとき，PM01およびP01の出力ラッチに0を設定してください。

P01/TO00/TI010端子をタイマ入力として使用するとき，PM01に1を設定してください。このときP01の出力ラッチは，0または1のどちらでもかまいません。

PM0は，1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により，FFHになります。

図6 - 9 ポート・モード・レジスタ0 (PM0) のフォーマット

アドレス : FF20H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM0	1	1	1	1	PM03	PM02	PM01	PM00

PM0n	P0n端子の入出力モードの選択 (n = 0-3)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

6.4 16ビット・タイマ/イベント・カウンタ00の動作

6.4.1 インターバル・タイマとしての動作

16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) と、キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) を図6 - 10のように設定することにより、インターバル・タイマとして動作します。

設定方法

基本的な動作設定手順例は次のようになります。

- CRC00レジスタの設定 (設定値については図6 - 10参照)
- CR000レジスタに任意の値を設定
- PRM00レジスタによりカウント・クロック設定
- TMC00レジスタ設定：動作開始 (設定値については図6 - 10参照)

注意 TM00動作中にCR000を書き換えしないでください。

備考 INTTM000割り込み許可の設定については、第16章 割り込み機能を参照してください。


16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) にあらかじめ設定したカウント値をインターバルとし、繰り返し割り込み要求を発生します。

16ビット・タイマ・カウンタ00 (TM00) のカウント値がCR000に設定した値と一致したとき、TM00の値を0にクリアしてカウントを継続するとともに割り込み要求信号 (INTTM000) を発生します。

プリスケラ・モード・レジスタ00 (PRM00) のビット0, 1 (PRM000, PRM001) で16ビット・タイマ/イベント・カウンタ00のカウント・クロックを選択できます。

図6 - 10 インターバル・タイマ動作時の制御レジスタ設定内容 (1/2)

(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)



(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)






図6 - 10 インターバル・タイマ動作時の制御レジスタ設定内容 (2/2)

(c) プリスケーラ・モード・レジスタ00 (PRM00)




備考 0/1:0または1を設定することにより、インターバル・タイマと同時にほかの機能を使用できます。詳細は、各制御レジスタの説明を参照してください。

図6 - 11 インターバル・タイマの構成図



注 16ビット・タイマ・キャプチャ/コンペア・レジスタ000にFFFFHを設定した場合のみ、OVF00は1になります。

図6 - 12 インターバル・タイマ動作のタイミング



備考 インターバル時間 = (N + 1) × t
 N = 0001H-FFFFH (設定可能範囲)

6.4.2 PPG出力としての動作

16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) と、キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) を図6 - 13のように設定することにより、PPG (Programmable Pulse Generator) 出力として動作します。

設定方法

基本的な動作設定手順例は次のようになります。

- CRC00レジスタの設定 (設定値については図6 - 13参照)
- CRC00レジスタに周期となる任意の値を設定
- CR010レジスタにデューティとなる任意の値を設定
- TOC00レジスタの設定 (設定値は図6 - 13参照)
- PRM00レジスタによりカウント・クロック設定
- TMC00レジスタ設定：動作開始 (設定値については図6 - 13参照)

注意 動作中にデューティの値 (CR010レジスタ) を変更する場合は、図6 - 15 PPG出力動作のタイミングの注意2を参照してください。


備考1 .TO00端子の設定については、6.3(5)ポート・モード・レジスタ0 (PM0) を参照してください。

2. INTTM000割り込み許可の設定については、第16章 割り込み機能を参照してください。

PPG出力パルスは、16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) にあらかじめ設定したカウント値を1周期とし、16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) にあらかじめ設定したカウント値をパルス幅とする矩形波をTO00端子から出力します。

図6 - 13 PPG出力動作時の制御レジスタ設定内容 (1/2)

(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)



(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)






図6 - 13 PPG出力動作時の制御レジスタ設定内容 (2/2)

(c) 16ビット・タイマ出力コントロール・レジスタ00 (TOC00)



(d) プリスケアラ・モード・レジスタ00 (PRM00)



注意1 . CR000とCR010には次の範囲の値を設定してください。

0000H CR010 < CR000 FFFFH

2 . PPG出力によって生成されるパルスの周期は (CR000の設定値 + 1) , デューティは (CR010の設定値 + 1) / (CR000の設定値 + 1) になります。

備考 × : don't care

図6 - 14 PPG出力の構成図





図6 - 15 PPG出力動作のタイミング



注意1. TM00動作中にCR000を書き換えしないでください。

2. PPG出力動作において、TM00の動作中にパルス幅を変更する（CR010を書き換える）場合は、次の手順で行ってください。

TM00とCR010の一致によるタイマ出力反転動作を禁止する（TOC004 = 0）

INTTM010の割り込みを禁止する（TMMK010 = 1）

CR010を書き換える

TM00のカウンタ・クロックの1周期分をウェイトする

TM00とCR010の一致によるタイマ出力反転動作を許可する（TOC004 = 1）

INTTM010の割り込み要求フラグをクリアする（TMIF010 = 0）

INTTM010の割り込みを許可する（TMMK010 = 0）

備考 0000H M < N FFFFH

6.4.3 パルス幅測定としての動作


16ビット・タイマ・カウンタ00 (TM00) を使用し、TI000端子およびTI010端子に入力される信号のパルス幅を測定できます。

測定方法は、TM00をフリー・ランニングさせて測定する方法とTI000端子に入力される信号のエッジに同期してタイマをリスタートさせて測定する方法があります。

割り込みが発生したら、有効なキャプチャ・レジスタの値を読み込み、オーバフロー・フラグを確認したあと、必要なパルス幅を計算してください。オーバフロー・フラグは、確認後クリアしてください。

プリスケラ・モード・レジスタ00 (PRM00) で選択したカウント・クロック周期でサンプリングを行い、TI000端子またはTI010端子の有効レベルを2回検出することではじめてキャプチャ動作を行うため、短いパルス幅のノイズを除去できます。

図6 - 16 立ち上がりエッジ指定時のCR010キャプチャ動作



設定方法

基本的な動作設定手順例は次のようになります。

CRC00レジスタの設定 (設定値については図6 - 17, 6 - 20, 6 - 22, 6 - 24参照)

PRM00レジスタによりカウント・クロック設定

TMC00レジスタ設定: 動作開始 (設定値については図6 - 17, 6 - 20, 6 - 22, 6 - 24参照)

注意 キャプチャ・レジスタを2本使用する場合は、TI000およびTI010端子の設定を行ってください。

備考1 . TI000 (もしくはTI010) 端子の設定については、6. 3 (5) ポート・モード・レジスタ0 (PM0) を参照してください。

2 . INTTM000 (もしくはINTTM010) 割り込み許可の設定については、第16章 割り込み機能を参照してください。

(1) フリー・ランニング・カウンタとキャプチャ・レジスタ1本によるパルス幅測定


16ビット・タイマ・カウンタ00 (TM00) をフリー・ランニングで動作させているとき, TI000端子にプリスケアラ・モード・レジスタ00 (PRM00) で指定したエッジが入力されるとTM00の値を16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) に取り込み, 外部割り込み要求信号 (INTTM010) をセットします。

TI000端子のエッジはPRM00のビット4, 5 (ES000, ES001) で, 立ち上がり, 立ち下りの両エッジを指定します。


PRM00で選択したカウント・クロックでサンプリングを行い, TI000端子の有効レベルを2回検出することではじめてキャプチャ動作を行うため, 短いパルス幅のノイズを除去できます。

図6 - 17 フリー・ランニング・カウンタとキャプチャ・レジスタ1本によるパルス幅測定時の制御レジスタ設定内容 (TI000とCR010を使用した場合)


(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)



(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)



(c) プリスケアラ・モード・レジスタ00 (PRM00)



備考 0/1 : 0または1を設定することにより, パルス幅測定と同時にほかの機能を使用できます。詳細は, 各制御レジスタの説明を参照してください。

図6 - 18 フリー・ランニング・カウンタによるパルス幅測定の構成図





図6 - 19 フリー・ランニング・カウンタとキャプチャ・レジスタ1本によるパルス幅測定動作のタイミング (両エッジ指定時)



注 OVF00のクリアはソフトウェアで行ってください。

(2) フリー・ランニング・カウンタによる2つのパルス幅測定

16ビット・タイマ・カウンタ00 (TM00) をフリー・ランニングで動作させているとき, TI000端子およびTI010端子に入力される2つの信号のパルス幅を同時に測定できます。

TI000端子にプリスケアラ・モード・レジスタ00 (PRM00) のビット4, 5 (ES000, ES001) で指定したエッジが入力されると, TM00の値を16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) に取り込み, 割り込み要求信号 (INTTM010) をセットします。


また, TI010端子にPRM00のビット6, 7 (ES100, ES101) で指定したエッジが入力されると, TM00の値を16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) に取り込み, 割り込み要求信号 (INTTM000) をセットします。

TI000端子とTI010端子のエッジは, PRM00のビット4, 5 (ES000, ES001) およびビット6, 7 (ES100, ES101) で, 立ち上がり, 立ち下がりの両エッジを指定します。


プリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロック周期でサンプリングを行い, TI000端子またはTI010端子の有効レベルを2回検出することではじめてキャプチャ動作を行うため, 短いパルス幅のノイズを除去できます。

図6 - 20 フリー・ランニング・カウンタによる2つのパルス幅測定時の制御レジスタ設定内容


(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)



(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)




(c) プリスケアラ・モード・レジスタ00 (PRM00)



備考 0/1 : 0または1を設定することにより, パルス幅測定と同時にほかの機能を使用できます。詳細は, 各制御レジスタの説明を参照してください。

図6-21 フリー・ランニング・カウンタによるパルス幅測定動作のタイミング(両エッジ指定時)



注 OVF00のクリアはソフトウェアで行ってください。

(3) フリー・ランニング・カウンタとキャプチャ・レジスタ2本によるパルス幅測定

16ビット・タイマ・カウンタ00 (TM00) をフリー・ランニングで動作させているとき, TI000端子に入力する信号のパルス幅を測定できます。


TI000端子にプリスケアラ・モード・レジスタ00 (PRM00) のビット4, 5 (ES000, ES001) で指定したエッジが入力されると, TM00の値を16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) に取り込み, 割り込み要求信号 (INTTM010) をセットします。

また, CR010へのキャプチャ動作と逆のエッジ入力で, TM00の値を16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) に取り込みます。


プリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロック周期でサンプリングを行い, TI000端子の有効レベルを2回検出することではじめてキャプチャ動作を行うため, 短いパルス幅のノイズを除去できます。

図6 - 22 フリー・ランニング・カウンタとキャプチャ・レジスタ2本によるパルス幅測定時の制御レジスタ設定内容 (立ち上がりエッジ指定時)


(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)



(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)




(c) プリスケアラ・モード・レジスタ00 (PRM00)



備考 0/1 : 0または1を設定することにより, パルス幅測定と同時にほかの機能を使用できます。詳細は, 各制御レジスタの説明を参照してください。

図6-23 フリー・ランニング・カウンタとキャプチャ・レジスタ2本によるパルス幅測定動作のタイミング
(立ち上がりエッジ指定時)



注 OVF00のクリアはソフトウェアで行ってください。

(4) リスタートによるパルス幅測定


TI000端子への有効エッジを検出したとき、16ビット・タイマ・カウンタ00 (TM00) のカウント値を16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) に取り込んだあと、TM00をクリアしてカウントを再開することにより、TI000端子に入力された信号のパルス幅を測定します。

エッジ指定は、プリスケラ・モード・レジスタ00 (PRM00) のビット4, 5 (ES000, ES001) により、立ち上がりエッジまたは立ち下がりエッジの選択ができます。


プリスケラ・モード・レジスタ00 (PRM00) で選択したカウント・クロック周期でサンプリングを行い、TI000端子の有効レベルを2回検出することで始めてキャプチャ動作を行うため、短いパルス幅のノイズを除去できます。

図6 - 24 リスタートによるパルス幅測定時の制御レジスタ設定内容 (立ち上がりエッジ指定時)

(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)



(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)



(c) プリスケーラ・モード・レジスタ00 (PRM00)





図6 - 25 リスタートによるパルス幅測定動作のタイミング (立ち上がりエッジ指定時)



6.4.4 外部イベント・カウンタとしての動作

設定方法

基本的な動作設定手順例は次のようになります。

- CRC00レジスタの設定（設定値については図6 - 26参照）
- PRM00レジスタによりカウント・クロック設定
- CR000レジスタに任意の値（0000Hは設定できません）を設定
- TMC00レジスタ設定：動作開始（設定値については図6 - 26参照）

- 備考1.** TI000端子の設定については、6.3(5)ポート・モード・レジスタ0 (PM0)を参照してください。
2. INTTM000割り込み許可の設定については、第16章 割り込み機能を参照してください。

外部イベント・カウンタは、TI000端子に入力される外部からのクロック・パルス数を16ビット・タイマ・カウンタ00 (TM00) でカウントするものです。

プリスケアラ・モード・レジスタ00 (PRM00) で指定した有効エッジが入力されるたびに、TM00がインクリメントされます。

TM00の計数値が16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) の値と一致すると、TM00は0にクリアされ、割り込み要求信号 (INTTM000) が発生します。


なお、CR000には0000H以外の値を入れてください（1パルスのカウント動作はできません）。

エッジ指定は、プリスケアラ・モード・レジスタ00 (PRM00) のビット4, 5 (ES000, ES001) により、立ち上がり、立ち下がり、両エッジの3種類から選択できます。

内部クロック (fx) でサンプリングを行い、TI000端子の有効レベルを2回検出することではじめて動作するため、短いパルス幅のノイズを除去できます。

図6 - 26 外部イベント・カウンタ・モード時の制御レジスタ設定内容（立ち上がりエッジ指定時）（1/2）

(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)



(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)






図6 - 26 外部イベント・カウンタ・モード時の制御レジスタ設定内容（立ち上がりエッジ指定時）（2/2）

(c) プリスケーラ・モード・レジスタ00 (PRM00)




備考 0/1:0または1を設定することにより、外部イベント・カウンタと同時にほかの機能を使用できます。詳細は、各制御レジスタの説明を参照してください。

図6 - 27 外部イベント・カウンタの構成図



注 CR000にFFFFHを設定した場合のみ、OVF00は1になります。

図6 - 28 外部イベント・カウンタ動作のタイミング（立ち上がりエッジ指定時）



注意 外部イベント・カウンタのカウンタ値を読み出す場合は、TM00を読み出して下さい。

6.4.5 方形波出力としての動作

設定方法

基本的な動作設定手順例は次のようになります。

- PRM00レジスタによりカウント・クロック設定
- CRC00レジスタの設定（設定値については図6 - 29参照）
- TOC00レジスタの設定（設定値については図6 - 29参照）
- CR000レジスタに任意の値（0000Hは設定できません）を設定
- TMC00レジスタ設定：動作開始（設定値については図6 - 29参照）

注意 TM00動作中にCR000を書き換えしないでください。

備考1 . TO00端子の設定については、6.3(5) **ポート・モード・レジスタ0 (PM0)** を参照してください。


2 . INTTM000割り込み許可の設定については、**第16章 割り込み機能**を参照してください。

16ビット・タイマ・キャプチャ/コンペア・レジスタ000（CR000）にあらかじめ設定したカウント値で決まるインターバルの、任意の周波数の方形波出力として動作します。

16ビット・タイマ出力コントロール・レジスタ00（TOC00）のビット0（TOE00）とビット1（TOC001）に1を設定することにより、CR000にあらかじめ設定したカウント値 + 1で決まるインターバルでTO00端子の出力状態が反転します。これによって、任意の周波数の方形波出力が可能です。

図6 - 29 方形波出力モード時の制御レジスタ設定内容（1/2）

(a) 16ビット・タイマ・モード・コントロール・レジスタ00（TMC00）



(b) キャプチャ/コンペア・コントロール・レジスタ00（CRC00）






図6 - 29 方形波出力モード時の制御レジスタ設定内容 (2/2)

(c) 16ビット・タイマ出力コントロール・レジスタ00 (TOC00)




(d) プリスケーラ・モード・レジスタ00 (PRM00)



備考 0/1 : 0または1を設定することにより、方形波出力と同時にほかの機能を使用できます。詳細は、各制御レジスタの説明を参照してください。

図6 - 30 方形波出力動作のタイミング



6.4.6 ワンショット・パルス出力としての動作

ソフトウェア・トリガおよび外部トリガ(TI000端子入力)に同期したワンショット・パルスを出力できます。

設定方法

基本的な動作設定手順例は次のようになります。

PRM00レジスタによりカウント・クロック設定

CRC00レジスタの設定(設定値については図6-31, 6-33参照)

TOC00レジスタの設定(設定値については図6-31, 6-33参照)

CR000, CR010レジスタに任意の値(0000Hは設定できません)を設定

TMC00レジスタ設定:動作開始(設定値については図6-31, 6-33参照)

備考1. TO00端子の設定については, 6.3(5) **ポート・モード・レジスタ0(PM0)**を参照してください。

2. INTTM000(および必要な場合はINTTM010)割り込み許可の設定については, **第16章 割り込み機能**を参照してください。

(1) ソフトウェア・トリガによるワンショット・パルス出力

16ビット・タイマ・モード・コントロール・レジスタ00(TMC00), キャプチャ/コンペア・コントロール・レジスタ00(CRC00)および16ビット・タイマ出力コントロール・レジスタ00(TOC00)を図6-31のように設定し, ソフトウェアでTOC00レジスタのビット6(OSPT00)を1にセットすることにより, ワンショット・パルスをTO00端子から出力します。

OSPT00ビットを1にセットすることにより, 16ビット・タイマ/イベント・カウンタ00がクリア&スタートし, 16ビット・タイマ・キャプチャ/コンペア・レジスタ010(CR010)にあらかじめ設定したカウント値(N)で出力がアクティブになります。その後, 16ビット・タイマ・キャプチャ/コンペア・レジスタ000(CR000)にあらかじめ設定したカウント値(M)で出力がインアクティブとなります[※]。

ワンショット・パルス出力後も, TM00レジスタは動作を継続しています。TM00レジスタを停止させるためには, TMC00レジスタのTMC003, TMC002ビットに00を設定する必要があります。


注 ここでは $N < M$ の場合の例です。 $N > M$ のときはCR000レジスタで出力がアクティブになり, CR010レジスタでインアクティブとなります。 $N = M$ は設定しないでください。

注意1. ワンショット・パルスを出力しているときは, OSPT00ビットを1にセットしないでください。再度ワンショット・パルスを出力したいときは, 現在のワンショット・パルス出力が終了したあとで行ってください。


2. 16ビット・タイマ/イベント・カウンタ00のワンショット・パルス出力をソフトウェア・トリガで使用する場合, TI000端子またはその兼用ポート端子のレベルを変化させないでください。この場合でも外部トリガは有効となっているので, TI000端子またはその兼用ポート端子のレベルでもタイマがクリア&スタートしてしまい, 意図しないタイミングでパルスが出力されてしまいます。

図6 - 31 ソフトウェア・トリガによるワンショット・パルス出力動作時の制御レジスタ設定内容


(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)




(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)



(c) 16ビット・タイマ出力コントロール・レジスタ00 (TOC00)




(d) プリスケアラ・モード・レジスタ00 (PRM00)



注意 CR000レジスタとCR010レジスタに0000Hを設定しないでください。

図6 - 32 ソフトウェア・トリガによるワンショット・パルス出力動作のタイミング



注意 16ビット・タイマ・カウンタ00は、TMC003, TMC002ビットに00 (動作停止モード) 以外の値を設定した時点で動作を開始します。

備考 $N < M$

(2) 外部トリガによるワンショット・パルス出力

16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) , キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) および16ビット・タイマ出力コントロール・レジスタ00 (TOC00) を図6 - 33のように設定し、TI000端子の有効エッジを外部トリガとしてワンショット・パルスを出します。

TI000端子の有効エッジ指定は、プリスケアラ・モード・レジスタ00 (PRM00) のビット4, 5 (ES000, ES001) で行い、立ち上がり、立ち下がり、両エッジの3種類の選択ができます。


TI000端子への有効エッジで16ビット・タイマ/イベント・カウンタがクリア&スタートし、16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) にあらかじめ設定したカウント値で出力がアクティブになります。その後、16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) にあらかじめ設定したカウント値で出力がインアクティブとなります^注。

注 ここでは $N < M$ の場合の例です。 $N > M$ のときはCR000レジスタで出力がアクティブになり、CR010レジスタでインアクティブとなります。 $N = M$ は設定しないでください。


注意 ワンショット・パルスを出力しているときに、再度外部トリガが発生しても無視されます。

図6 - 33 外部トリガによるワンショット・パルス出力動作時の制御レジスタ設定内容
(立ち上がりエッジ指定時)


(a) 16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00)




(b) キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)



(c) 16ビット・タイマ出力コントロール・レジスタ00 (TOC00)




(d) プリスケアラ・モード・レジスタ00 (PRM00)



注意 CR000レジスタとCR010レジスタに0000Hを設定しないでください。

図6 - 34 外部トリガによるワンショット・パルス出力動作のタイミング (立ち上がりエッジ指定時)



注意 16ビット・タイマ・カウンタ00は、TMC003, TMC002ビットに00 (動作停止モード) 以外の値を設定した時点で動作を開始します。


備考 $N < M$

6.5 16ビット・タイマ/イベント・カウンタ00の注意事項

(1) タイマ・スタート時の誤差

タイマ・スタート後、一致信号が発生するまでの時間は、最大で1クロック分の誤差が生じます。これはカウント・クロックに対して16ビット・タイマ・カウンタ00 (TM00) が非同期でスタートするためです。

図6-35 16ビット・タイマ・カウンタ00 (TM00) のスタート・タイミング



(2) 16ビット・タイマ・キャプチャ/コンペア・レジスタ000の設定

TM00とCR000の一致でクリア&スタート・モードの場合、16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) には、0000H以外の値を設定してください。したがって、外部イベント・カウンタとして使用時、1パルスのカウント動作はできません。

(3) キャプチャ・レジスタのデータ保持

16ビット・タイマ/イベント・カウンタ00停止後の、16ビット・タイマ・キャプチャ/コンペア・レジスタ000, 010 (CR000, CR010) の値は保証されません。

(4) 有効エッジの設定

TI000端子の有効エッジは、16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) のビット2, 3 (TMC002, TMC003) に0, 0を設定し、タイマ動作を停止させたあとに設定してください。有効エッジは、プリスケラ・モード・レジスタ00 (PRM00) のビット4, 5 (ES000, ES001) で設定します。

(5) ワンショット・パルスの再トリガ

(a) ソフトウェアによるワンショット・パルス出力

ワンショット・パルスを出力しているときは、OSPT00ビットを1にセットしないでください。再度ワンショット・パルスを出力したいときは、CR000レジスタとの一致割り込みであるINTTM000、またはCR010レジスタとの一致割り込みであるINTTM010が発生したあとに行ってください。

(b) 外部トリガによるワンショット・パルス出力

ワンショット・パルスを出力しているときに、再度、外部トリガが発生しても無視されます。

(c) ワンショット・パルス出力機能について

16ビット・タイマ/イベント・カウンタ00のワンショット・パルス出力をソフトウェア・トリガで使用する場合、TI000端子またはその兼用ポート端子のレベルを変化させないでください。

この場合でも外部トリガは有効となっているので、TI000端子またはその兼用ポート端子のレベルでもタイマがクリア&スタートしてしまい、意図しないタイミングでパルスが出力されてしまいます。

(6) OVF00フラグの動作


OVF00フラグは、次のときにも“1”に設定されます。

TM00とCR000の一致でクリア&スタート、TI000端子の有効エッジでクリア&スタート、フリー・ランニングのいずれかのモードを選択

CR000をFFFFHに設定

TM00がFFFFHから0000Hにカウント・アップするとき

図6 - 36 OVF00フラグの動作タイミング




TM00がオーバーフロー後、次のカウント・クロックがカウントされる前(TM00が0001Hになる前)にOVF00フラグをクリアしても、再度セットされ、クリアは無効となります。

(7) 競合動作について

16ビット・タイマ・キャプチャ/コンペア・レジスタ (CR000/CR010) のリード期間とキャプチャ・トリガ入力競合 (CR000/CR010はキャプチャ・レジスタとして使用) する場合は、キャプチャ・トリガ入力が優先されます。CR000/CR010のリード・データは不定となります。

図6 - 37 キャプチャ・レジスタのデータ保持タイミング



(8) タイマ動作について

16ビット・タイマ・カウンタ00 (TM00) をリードしても、16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) にはキャプチャしません。

CPUの動作モードに関係なく、タイマが停止していると、TI000/TI010端子への入力信号は受け付けられません。

ワンショット・パルス出力は、フリー・ランニング・モードまたはTI000端子の有効エッジでクリア&スタート・モードでのみ正常に動作します。TM00とCR000の一致でクリア&スタート・モードでは、オーバフローしないため、ワンショット・パルス出力ができません。

(9) キャプチャ動作について

カウント・クロックにTI000端子の有効エッジを指定した場合、TI000端子をトリガに指定したキャプチャ・レジスタは正常に動作できません。

確実にキャプチャするためのキャプチャ・トリガは、プリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロックの2周期分より長いパルスを必要とします。

キャプチャ動作はカウント・クロックの立ち下がりで行われますが、割り込み要求入力 (INTTM000/INTTM010) は次のカウント・クロックの立ち上がりで発生します。

(10) コンペア動作について

コンペア・モードに設定したCR000/CR010は、キャプチャ・トリガが入力されてもキャプチャ動作を行いません。

(11) エッジ検出について

システム・リセット直後にTI000端子またはTI010端子がハイ・レベルの場合、TI000端子またはTI010端子の有効エッジを立ち上がりまたは両エッジに指定し、16ビット・タイマ・カウンタ00 (TM00) の動作を許可すると、その直後に立ち上がりエッジを検出します。TI000端子またはTI010端子をプルアップしている場合などは注意してください。ただし、動作を停止させたあとの再動作許可時にTI000端子またはTI010端子がハイ・レベルの場合は、立ち上がりエッジは検出されません。

TI000端子の有効エッジをカウント・クロックで使用する場合とキャプチャ・トリガとして使用する場合とで、ノイズ除去のためのサンプリング・クロックが異なります。前者はfxで、後者はプリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロックでサンプリングします。有効エッジをサンプリングして、有効レベルを2回検出することではじめてキャプチャ動作するため、短いパルス幅のノイズを除去できます。

第7章 8ビット・タイマ/イベント・カウンタ50, 51


7.1 8ビット・タイマ/イベント・カウンタ50, 51の機能

8ビット・タイマ/イベント・カウンタ50, 51は、次のような機能として使用できます。

- ・インターバル・タイマ
- ・外部イベント・カウンタ
- ・方形波出力
- ・PWM出力

図7-1, 図7-2に, 8ビット・タイマ/イベント・カウンタ50, 51のブロック図を示します。


図7-1 8ビット・タイマ/イベント・カウンタ50のブロック図



注1. タイマ出力F/F

2. PWM出力F/F

図7-2 8ビット・タイマ/イベント・カウンタ51のブロック図



注1．タイマ出力F/F

2．PWM出力F/F

7.2 8ビット・タイマ/イベント・カウンタ50, 51の構成

8ビット・タイマ/イベント・カウンタ50, 51は、次のハードウェアで構成されています。


表7-1 8ビット・タイマ/イベント・カウンタ50, 51の構成

項目	構成
タイマ・レジスタ	8ビット・タイマ・カウンタ5n (TM5n)
レジスタ	8ビット・タイマ・コンペア・レジスタ5n (CR5n)
タイマ入力	TI5n
タイマ出力	TO5n
制御レジスタ	タイマ・クロック選択レジスタ5n (TCL5n) 8ビット・タイマ・モード・コントロール・レジスタ5n (TMC5n) ポート・モード・レジスタ1 (PM1) またはポート・モード・レジスタ3 (PM3) ポート・レジスタ1 (P1) またはポート・レジスタ3 (P3)

(1) 8ビット・タイマ・カウンタ5n (TM5n)

TM5nは、カウント・パルスをカウントする8ビットのリード専用レジスタです。
カウント・クロックの立ち上がりに同期して、カウンタをインクリメントします。

図7-3 8ビット・タイマ・カウンタ5n (TM5n) のフォーマット



次の場合、カウント値は00Hになります。

RESET入力

TCE5nをクリア

TM5nとCR5nの一致でクリア & スタート・モード時のTM5nとCR5nの一致

備考 n = 0, 1

(2) 8ビット・タイマ・コンペア・レジスタ5n (CR5n)

CR5nは、8ビット・メモリ操作でリード/ライト可能なレジスタです。


PWMモード以外ではCR5nに設定した値と、8ビット・タイマ・カウンタ5n (TM5n) のカウント値を常に比較し、その2つの値が一致したときに、割り込み要求 (INTTM5n) を発生します。

PWMモード時は、TM5nのオーバフローによりTO5n端子がアクティブ・レベルになり、TM5nとCR5nの値が一致するとTO5n端子はインアクティブ・レベルになります。

CR5nの値は、00H-FFHの範囲で設定できます。

RESET入力により、00Hになります。

図7-4 8ビット・タイマ・コンペア・レジスタ5n (CR5n) のフォーマット



注意1. TM5nとCR5nの一致でクリア&スタート・モード (TMC5n6 = 0) 時は、動作中にCR5nに異なる値を書き込まないでください。

2. PWMモード時は、CR5nの書き換え間隔をカウント・クロック (TCL5nで選択したクロック) の3カウント・クロック以上にしてください。

備考 n = 0, 1

7.3 8ビット・タイマ/イベント・カウンタ50, 51を制御するレジスタ

8ビット・タイマ/イベント・カウンタ50, 51を制御するレジスタには、次の4種類があります。

- ・タイマ・クロック選択レジスタ5n (TCL5n)
- ・8ビット・タイマ・モード・コントロール・レジスタ5n (TMC5n)
- ・ポート・モード・レジスタ1 (PM1) またはポート・モード・レジスタ3 (PM3)
- ・ポート・レジスタ1 (P1) またはポート・レジスタ3 (P3)

(1) タイマ・クロック選択レジスタ5n (TCL5n)

8ビット・タイマ/イベント・カウンタ5nのカウンタ・クロックおよびTI5n端子入力の有効エッジを設定するレジスタです。

TCL5nは、8ビット・メモリ操作命令で設定します。

RESET入力により00Hになります。

備考 n = 0, 1

図7-5 タイマ・クロック選択レジスタ50 (TCL50) のフォーマット

アドレス : FF6AH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TCL50	0	0	0	0	0	TCL502	TCL501	TCL500

TCL502	TCL501	TCL500	カウント・クロックの選択 ^注
0	0	0	TI50端子の立ち下がりエッジ
0	0	1	TI50端子の立ち上がりエッジ
0	1	0	f_x (10 MHz)
0	1	1	$f_x/2$ (5 MHz)
1	0	0	$f_x/2^2$ (2.5 MHz)
1	0	1	$f_x/2^6$ (156.25 kHz)
1	1	0	$f_x/2^8$ (39.06 kHz)
1	1	1	$f_x/2^{13}$ (1.22 kHz)

注 カウント・クロックは次の条件を満たすように設定してください。

- ・ $V_{DD} = 4.0 \sim 5.5 \text{ V}$: カウント・クロック 10 MHz
- ・ $V_{DD} = 3.3 \sim 4.0 \text{ V}$: カウント・クロック 8.38 MHz
- ・ $V_{DD} = 2.7 \sim 3.3 \text{ V}$: カウント・クロック 5 MHz
- ・ $V_{DD} = 2.5 \sim 2.7 \text{ V}$: カウント・クロック 2.5 MHz (標準品, (A)水準品のみ)

注意1 . CPUへの供給クロックに内蔵発振クロックを選択する場合, カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合, 8ビット・タイマ/イベント・カウンタ50の動作は保証されません。

- 2 . TCL50を同一データ以外に書き換える場合は, いったんタイマ動作を停止させてから書き換えてください。
- 3 . ビット3-7には必ず“0”を設定してください。

備考1 . f_x : 高速システム・クロック発振周波数

- 2 . ()内は, $f_x = 10 \text{ MHz}$ 動作時。

図7-6 タイマ・クロック選択レジスタ51 (TCL51) のフォーマット

アドレス : FF8CH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
TCL51	0	0	0	0	0	TCL512	TCL511	TCL510

TCL512	TCL511	TCL510	カウント・クロックの選択 ^注
0	0	0	TI51の立ち下がりエッジ
0	0	1	TI51の立ち上がりエッジ
0	1	0	f_x (10 MHz)
0	1	1	$f_x/2$ (5 MHz)
1	0	0	$f_x/2^4$ (625 kHz)
1	0	1	$f_x/2^6$ (156.25 kHz)
1	1	0	$f_x/2^8$ (39.06 kHz)
1	1	1	$f_x/2^{12}$ (2.44 kHz)

注 カウント・クロックは次の条件を満たすように設定してください。

- ・ $V_{DD} = 4.0 \sim 5.5 \text{ V}$: カウント・クロック 10 MHz
- ・ $V_{DD} = 3.3 \sim 4.0 \text{ V}$: カウント・クロック 8.38 MHz
- ・ $V_{DD} = 2.7 \sim 3.3 \text{ V}$: カウント・クロック 5 MHz
- ・ $V_{DD} = 2.5 \sim 2.7 \text{ V}$: カウント・クロック 2.5 MHz (標準品, (A)水準品のみ)

注意1 . CPUへの供給クロックに内蔵発振クロックを選択する場合, カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合, 8ビット・タイマ/イベント・カウンタ51の動作は保証されません。

2. TCL51を同一データ以外に書き換える場合は, いったんタイマ動作を停止させてから書き換えてください。
3. ビット3-7には必ず“0”を設定してください。

備考1 . f_x : 高速システム・クロック発振周波数

2. ()内は, $f_x = 10 \text{ MHz}$ 動作時。

(2) 8ビット・タイマ・モード・コントロール・レジスタ5n (TMC5n)

TMC5nは、次の5種類の設定を行うレジスタです。

- 8ビット・タイマ・カウンタ5n (TM5n) のカウント動作制御
- 8ビット・タイマ・カウンタ5n (TM5n) の動作モードの選択
- タイマ出力F/F (フリップフロップ) の状態設定
- タイマF/Fの制御またはPWM (フリー・ランニング) モード時のアクティブ・レベルの選択
- タイマ出力の制御

TMC5nは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
 RESET入力により00Hになります。

備考 n = 0, 1

図7-7 8ビット・タイマ・モード・コントロール・レジスタ50 (TMC50) のフォーマット

アドレス: FF6BH リセット時: 00H R/W^注

略号	[7]	6	5	4	[3]	[2]	1	[0]
TMC50	TCE50	TMC506	0	0	LVS50	LVR50	TMC501	TOE50

TCE50	TM50のカウント動作制御
0	カウンタを0にクリア後、カウント動作禁止 (カウンタ停止)
1	カウント動作開始

TMC506	TM50の動作モード選択
0	TM50とCR50の一致でクリア & スタート・モード
1	PWM (フリー・ランニング) モード

LVS50	LVR50	タイマ出力F/Fの状態設定
0	0	変化しない
0	1	タイマ出力F/Fをリセット (0)
1	0	タイマ出力F/Fをセット (1)
1	1	設定禁止

TMC501	PWMモード以外 (TMC506 = 0)	PWMモード (TMC506 = 1)
	タイマF/Fの制御	アクティブ・レベルの選択
0	反転動作禁止	ハイ・アクティブ
1	反転動作許可	ロウ・アクティブ

TOE50	タイマ出力の制御
0	出力禁止 (TM50の出力はロウ・レベル出力)
1	出力許可

注 ビット2, 3はWrite Onlyです。

(注意と備考は次々頁にあります。)

図7 - 8 8ビット・タイマ・モード・コントロール・レジスタ51 (TMC51) のフォーマット

アドレス : FF43H リセット時 : 00H R/W^注

略号	[7]	6	5	4	[3]	[2]	1	[0]
TMC51	TCE51	TMC516	0	0	LVS51	LVR51	TMC511	TOE51

TCE51	TM51のカウンタ動作制御	
0	カウンタを0にクリア後, カウンタ動作禁止 (カウンタ停止)	
1	カウンタ動作開始	

TMC516	TM51の動作モード選択	
0	TM51とCR51の一致でクリア&スタート・モード	
1	PWM (フリー・ランニング) モード	

LVS51	LVR51	タイマ出力F/Fの状態設定
0	0	変化しない
0	1	タイマ出力F/Fをリセット (0)
1	0	タイマ出力F/Fをセット (1)
1	1	設定禁止

TMC511	PWMモード以外 (TMC516 = 0)	PWMモード (TMC516 = 1)
	タイマF/Fの制御	
0	反転動作禁止	ハイ・アクティブ
1	反転動作許可	ロウ・アクティブ

TOE51	タイマ出力の制御
0	出力禁止 (TM51の出力はロウ・レベル出力)
1	出力許可

注 ビット2, 3はWrite Onlyです。

(注意と備考は次頁にあります。)

注意1. LVS5nとLVR5nの設定は、PWMモード時以外で有効になります。

2. 次の ~ の設定は同時に行わないでください。また設定は次の手順で行ってください。

TMC5n1, TMC5n6を設定 : 動作モードの設定

出力を許可する場合, TOE5nを設定 : タイマ出力許可

LVS5n, LVR5nを設定 (注意1) : タイマF/Fの設定

TCE5nを設定

3. TMC5n6を書き換える場合は、動作を停止してから行ってください。

備考1. PWMモード時は、TCE5n = 0により、PWM出力はインアクティブ・レベルになります。

2. LVS5n, LVR5nは読み出すと、0になっています。

3. TMC5n6, LVS5n, LVR5n, TMC5n1, TOE5nの各ビットの値は、TCE5nの値に関係なくTO5n端子に反映されます。

4. n = 0, 1

(3) ポート・モード・レジスタ1, 3 (PM1, PM3)

ポート1, 3の入力/出力を1ビット単位で設定するレジスタです。

P17/TO50/TI50/FLMD1, P33/TO51/TI51/INTP4端子をタイマ出力として使用するとき, PM17, PM33およびP17, P33の出力ラッチに0を設定してください。

P17/TO50/TI50/FLMD1, P33/TO51/TI51/INTP4端子をタイマ入力として使用するとき, PM17, PM33に1を設定してください。このとき, P17, P33の出力ラッチは0または1のどちらでもかまいません。

PM1, PM3は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、FFHになります。

図7-9 ポート・モード・レジスタ1 (PM1) のフォーマット

アドレス : FF21H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n端子の入出力モードの選択 (n = 0-7)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

図7 - 10 ポート・モード・レジスタ3 (PM3) のフォーマット

アドレス : FF23H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM3	1	1	1	1	PM33	PM32	PM31	PM30

PM3n	P3n端子の入出力モードの選択 (n = 0-3)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

7.4 8ビット・タイマ/イベント・カウンタ50, 51の動作

7.4.1 インターバル・タイマとしての動作

8ビット・タイマ・コンペア・レジスタ5n (CR5n) にあらかじめ設定したカウント値をインターバルとし、繰り返し割り込み要求を発生するインターバル・タイマとして動作します。

8ビット・タイマ・カウンタ5n (TM5n) のカウント値がCR5nに設定した値と一致したとき、TM5nの値を0にクリアしてカウントを継続すると同時に、割り込み要求信号 (INTTM5n) を発生します。

タイマ・クロック選択レジスタ5n (TCL5n) のビット0-2 (TCL5n0-TCL5n2) でTM5nのカウント・クロックを選択できます。

設定方法

各レジスタの設定を行います。

- ・ TCL5n : カウント・クロックの選択
- ・ CR5n : コンペア値
- ・ TMC5n : カウント動作停止, TM5nとCR5nの一致でクリア&スタート・モードを選択
(TMC5n = 0000 x x x 0B x = don't care)

TCE5n = 1を設定すると、カウント動作を開始します。

TM5nとCR5nの値が一致すると、INTTM5nが発生します (TM5nは00Hにクリアされます)。


以後、同一間隔でINTTM5nが繰り返し発生します。カウント動作を停止するときは、TCE5n = 0にしてください。

注意 動作中にCR5nに異なる値を書き込まないでください。

備考 n = 0, 1

図7-11 インターバル・タイマ動作のタイミング (1/2)


(a) 基本動作




備考 インターバル時間 = (N + 1) × t
 N = 01H-FEH
 n = 0, 1

図7 - 11 インターバル・タイマ動作のタイミング (2/2)

(b) CR5n = 00Hの場合



(c) CR5n = FFHの場合



備考 n = 0, 1

7.4.2 外部イベント・カウンタとしての動作

外部イベント・カウンタは、TI5n端子に入力される外部からのクロック・パルス数を8ビット・タイマ・カウンタ5n (TM5n) でカウントするものです。

タイマ・クロック選択レジスタ5n (TCL5n) で指定した有効エッジが入力されるたびに、TM5nがインクリメントされます。エッジ指定は、立ち上がりまたは立ち下がりのいずれかを選択できます。

TM5nの計数値が8ビット・タイマ・コンペア・レジスタ5n (CR5n) の値と一致すると、TM5nは0にクリアされ、割り込み要求信号 (INTTM5n) が発生します。

以後、TM5nの値とCR5nの値が一致するたびに、INTTM5nが発生します。

設定方法

各レジスタの設定を行います。

- ・ポート・モード・レジスタ (PM17, PM33) ^注に “ 1 ” を設定
- ・TCL5n : TI5n端子入力のエッジ選択
TI5n端子の立ち下がり TCL5n = 00H
TI5n端子の立ち上がり TCL5n = 01H
- ・CR5n : コンペア値
- ・TMC5n : カウント動作停止, TM5nとCR5nの一致でクリア&スタート・モード選択, タイマF/F反転動作禁止, タイマ出力禁止
(TMC5n = 0000 x x 00B x = don't care)

TCE5n = 1を設定すると、TI5n端子から入力されるパルス数をカウントします。


TM5nとCR5nの値が一致すると、INTTM5nが発生します (TM5nは00Hにクリアされます)。

以後、TM5nとCR5nの値が一致するたびに、INTTM5nが発生します。

注 8ビット・タイマ/イベント・カウンタ50 : PM17

8ビット・タイマ/イベント・カウンタ51 : PM33

図7 - 12 外部イベント・カウンタ動作のタイミング (立ち上がりエッジ指定時)



備考 N = 00H-FFH

n = 0, 1

7.4.3 方形波出力としての動作

8ビット・タイマ・コンペア・レジスタ5n (CR5n) にあらかじめ設定した値で決まるインターバルの、任意の周波数の方形波出力として動作します。

8ビット・タイマ・モード・コントロール・レジスタ5n (TMC5n) のビット0 (TOE5n) に1を設定することにより、CR5nにあらかじめ設定したカウント値で決まるインターバルでTO5nの出力状態が反転します。これにより、任意の周波数の方形波出力 (デューティ= 50 %) が可能です。

設定方法

各レジスタの設定を行います。

- ・ポートの出力ラッチ (P17, P33)^注, ポート・モード・レジスタ (PM17, PM33)^注に“0”を設定
- ・TCL5n : カウント・クロックの選択
- ・CR5n : コンペア値
- ・TMC5n : カウント動作停止, TM5nとCR5nの一致でクリア&スタート・モードを選択

LVS5n	LVR5n	タイマ出力F/Fの状態設定
1	0	ハイ・レベル出力
0	1	ロウ・レベル出力

タイマ出力F/Fの反転許可

タイマ出力許可

(TMC5n = 00001011Bまたは00000111B)

TCE5n = 1を設定すると、カウント動作を開始します。

TM5nとCR5nの値が一致すると、タイマ出力F/Fが反転します。

また、INTTM5nが発生し、TM5nは00Hにクリアされます。

以後、同一間隔でタイマ出力F/Fが反転し、TO5nから方形波が出力されます。

周波数は次のようになります。

$$\cdot \text{周波数} = 1/2 t (N + 1)$$

(N : 00H-FFH)


注 8ビット・タイマ/イベント・カウンタ50 : P17, PM17

8ビット・タイマ/イベント・カウンタ51 : P33, PM33

注意 動作中にCR5nに異なる値を書き込まないでください。

備考 n = 0, 1

図7 - 13 方形波出力動作のタイミング



注 TO5n出力の初期値は、8ビット・タイマ・モード・コントロール・レジスタ5n (TMC5n) のビット2, 3 (LVR5n, LVS5n) で設定できます。

7.4.4 PWM出力としての動作

8ビット・タイマ・モード・コントロール・レジスタ5n (TMC5n) のビット6 (TMC5n6) を“1” に設定することにより、PWM出力として動作します。

8ビット・タイマ・コンペア・レジスタ5n (CR5n) に設定した値で決まるデューティのパルスを、TO5nから出力します。

PWMパルスのアクティブ・レベルの幅は、CR5nに設定してください。また、アクティブ・レベルは、TMC5nのビット1 (TMC5n1) により選択できます。

カウント・クロックは、タイマ・クロック選択レジスタ5n (TCL5n) のビット0-2 (TCL5n0-TCL5n2) で選択できます。

TMC5nのビット0 (TOE5n) により、PWM出力の許可/禁止が選択できます。

注意 PWMモード時は、CR5nの書き換え間隔をカウント・クロック (TCL5nで選択したクロック) の3カウント・クロック以上にしてください。

備考 n = 0, 1

(1) PWM出力の基本動作

設定方法

各レジスタの設定を行います。

- ・ポートの出カラッチ (P17, P33)^注, ポート・モード・レジスタ (PM17, PM33)^注に “0” を設定
- ・TCL5n : カウント・クロックの選択
- ・CR5n : コンペア値
- ・TMC5n : カウント動作停止, PWMモード選択, タイマ出力F/F変化なし

TMC5n1	アクティブ・レベルの選択
0	ハイ・アクティブ
1	ロウ・アクティブ

タイマ出力許可

(TMC5n = 01000001Bまたは01000011B)

TCE5n = 1に設定すると, カウント動作を開始します。

カウント動作を停止するときは, TCE5nに “0” を設定してください。

注 8ビット・タイマ/イベント・カウンタ50 : P17, PM17

8ビット・タイマ/イベント・カウンタ51 : P33, PM33

PWM出力の動作

PWM出力 (TO5nからの出力) はオーバフローが発生するまでインアクティブ・レベルを出力します。

オーバフローが発生すると, アクティブ・レベルを出力します。アクティブ・レベルは, CR5nと8ビット・タイマ・カウンタ5n (TM5n) のカウント値が一致するまで出力されます。

CR5nとカウント値が一致すると, インアクティブ・レベルを出力し, 再度オーバフローが発生するまでインアクティブ・レベルを出力します。

以後, カウント動作が停止されるまで, を繰り返します。

TCE5n = 0によりカウント動作を停止すると, PWM出力はインアクティブ・レベルになります。

詳細なタイミングについては, 図7 - 14, 7 - 15を参照してください。


周期, アクティブ・レベル幅, デューティは次のようになります。

- ・周期 = $2^8 t$
 - ・アクティブ・レベル幅 = Nt
 - ・デューティ = $N/2^8$
- (N = 00H-FFH)


備考 n = 0, 1

図7 - 14 PWM出力動作のタイミング


(a) 基本動作 (アクティブ・レベル = Hのとき)



(b) CR5n = 00Hの場合



(c) CR5n = FFHの場合




備考1. 図7 - 14 (a) の - , は , 7.4.4 (1) PWM出力の基本動作 PWM出力の動作 の - , と対応しています。

2. $n = 0, 1$


(2) CR5n変更による動作

図7 - 15 CR5n変更による動作のタイミング

(a) CR5nの値をFFHのクロック立ち上がりエッジよりも手前にN Mに変更した場合
直後のオーバーフローでCR5nに値が転送されます



(b) CR5nの値をFFHのクロック立ち上がりエッジよりも後にN Mに変更した場合
2回目のオーバーフローでCR5nに値が転送されます




注意 図7 - 15の から の間でCR5nからリードする場合、実際に動作する値と異なります(リード値: M, 実際のCR5nの値: N)。

7.5 8ビット・タイマ/イベント・カウンタ50, 51の注意事項

(1) タイマ・スタート時の誤差

タイマ・スタート後、一致信号が発生するまでの時間は、最大で1クロック分の誤差が生じます。これは、カウント・クロックに対して8ビット・タイマ・カウンタ50, 51 (TM50, TM51) が非同期でスタートするためです。

図7-16 8ビット・タイマ・カウンタ5nのスタート・タイミング



備考 n = 0, 1

第8章 8ビット・タイマH0, H1

8.1 8ビット・タイマH0, H1の機能

8ビット・タイマH0, H1には、次のような機能があります。

- ・インターバル・タイマ
- ・PWM出力モード
- ・方形波出力
- ・キャリア・ジェネレータ・モード (8ビット・タイマH1のみ)

8.2 8ビット・タイマH0, H1の構成

8ビット・タイマH0, H1は、次のハードウェアで構成されています。

表8 - 1 8ビット・タイマH0, H1の構成

項 目	構 成
タイマ・レジスタ	8ビット・タイマ・カウンタHn
レジスタ	8ビット・タイマHコンペア・レジスタ0n (CMP0n) 8ビット・タイマHコンペア・レジスタ1n (CMP1n)
タイマ出力	TOHn
制御レジスタ	8ビット・タイマHモード・レジスタn (TMHMDn) 8ビット・タイマHキャリア・コントロール・レジスタ1 (TMCYC1) ^注 ポート・モード・レジスタ1 (PM1) ポート・レジスタ1 (P1)

注 8ビット・タイマH1のみ。

備考 n = 0, 1

図8 - 1と8 - 2にブロック図を示します。

図8-1 8ビット・タイマH0のブロック図





図8-2 8ビット・タイマH1のブロック図




(1) 8ビット・タイマHコンペア・レジスタ0n (CMP0n)

8ビット・メモリ操作命令でリード/ライト可能なレジスタです。

$\overline{\text{RESET}}$ 入力により00Hになります。

図8-3 8ビット・タイマHコンペア・レジスタ0n (CMP0n) のフォーマット




注意 CMP0nは、タイマ・カウント動作中に値を書き換えることは禁止です。

(2) 8ビット・タイマHコンペア・レジスタ1n (CMP1n)

8ビット・メモリ操作命令でリード/ライト可能なレジスタです。

$\overline{\text{RESET}}$ 入力により00Hになります。

図8-4 8ビット・タイマHコンペア・レジスタ1n (CMP1n) のフォーマット



CMP1nはタイマ・カウント動作中に値の書き換えが可能です。

キャリア・ジェネレータ・モード時では、CMP1nを設定したあと、タイマ・カウント値とCMP1nの値が一致すると割り込み要求信号 (INTTMHn) が発生します。同じタイミングでタイマ・カウント値はクリアされます。タイマ動作中にCMP1nの値を書き換えた場合、転送タイミングはカウント値とCMP1nの値が一致したタイミングで行います。転送タイミングとCPUからCMP1nへの書き込みが競合した場合、転送はされません。

注意 PWM出力モードおよびキャリア・ジェネレータ・モードでは、タイマ・カウント動作停止 (TMHEn = 0) 設定後、タイマ・カウント動作を開始する (TMHEn = 1) 場合、必ずCMP1nを設定してください (CMP1nへの設定値が同値の場合でも、必ず再設定してください)。

備考 n = 0, 1

8.3 8ビット・タイマH0, H1を制御するレジスタ

8ビット・タイマH0, H1を制御するレジスタには、次の4種類があります。

- ・8ビット・タイマHモード・レジスタ n (TMHMD n)
- ・8ビット・タイマHキャリア・コントロール・レジスタ1 (TMCYC1)^注
- ・ポート・モード・レジスタ1 (PM1)
- ・ポート・レジスタ1 (P1)

注 8ビット・タイマH1のみ。

(1) 8ビット・タイマHモード・レジスタ n (TMHMD n)

タイマHのモードを制御するレジスタです。

TMHMD n は1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により00Hになります。

備考 $n = 0, 1$

図8-5 8ビット・タイマHモード・レジスタ0 (TMHMD0) のフォーマット

アドレス : FF69H リセット時 : 00H R/W

略号	[7]	6	5	4	3	2	[1]	[0]
TMHMD0	TMHE0	CKS02	CKS01	CKS00	TMMD01	TMMD00	TOLEV0	TOEN0

TMHE0	タイマ動作許可
0	タイマ・カウント動作停止 (カウントは0にクリア)
1	タイマ・カウント動作許可 (クロックを入力することでカウント動作開始)

CKS02	CKS01	CKS00	カウント・クロック (f_{CNT}) の選択 ^{注1}
0	0	0	f_x (10 MHz)
0	0	1	$f_x/2$ (5 MHz)
0	1	0	$f_x/2^2$ (2.5 MHz)
0	1	1	$f_x/2^6$ (156.25 kHz)
1	0	0	$f_x/2^{10}$ (9.77 kHz)
1	0	1	TM50の出力 ^{注2}
上記以外			設定禁止

TMMD01	TMMD00	タイマ動作モード
0	0	インターバル・タイマ・モード
1	0	PWM出力モード
上記以外		設定禁止

TOLEV0	タイマ出力レベル制御 (デフォルト時)
0	ロウ・レベル
1	ハイ・レベル

TOEN0	タイマ出力制御
0	出力禁止
1	出力許可

注1. カウント・クロックは次の条件を満たすように設定してください。

- ・ $V_{DD} = 4.0 \sim 5.5 \text{ V}$: カウント・クロック 10 MHz
- ・ $V_{DD} = 3.3 \sim 4.0 \text{ V}$: カウント・クロック 8.38 MHz
- ・ $V_{DD} = 2.7 \sim 3.3 \text{ V}$: カウント・クロック 5 MHz
- ・ $V_{DD} = 2.5 \sim 2.7 \text{ V}$: カウント・クロック 2.5 MHz (標準品, (A)水準品のみ)

2. TM50の出力をカウント・クロックとして選択する場合, 次の内容に注意してください。

- ・ PWMモード (TMC506 = 1)

デューティ50%のクロックになるように設定し, 事前に8ビット・タイマ/イベント・カウンタ50の動作を開始してください。

- ・ TM50とCR50の一致でクリア&スタート・モード (TMC506 = 0)

タイマF/Fの反転動作を許可 (TMC501 = 1) し, 事前に8ビット・タイマ/イベント・カウンタ50の動作を開始してください。

どちらのモードの場合でも, TO50端子をタイマ出力許可にする必要はありません。

- 注意1 . CPUへの供給クロックに内蔵発振クロックを選択する場合, カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合, 8ビット・タイマH0の動作は保証されません。
- 2 . TMHE0 = 1のとき, TMHMD0の他のビットを設定することは禁止です。
- 3 . PWM出力モードでは, タイマ・カウント動作停止 (TMHE0 = 0) 設定後, タイマ・カウント動作を開始する (TMHE0 = 1) 場合, 必ず8ビット・タイマHコンペア・レジスタ10 (CMP10) を設定してください (CMP10への設定値が同値の場合でも, 必ず再設定してください)。

- 備考1 . f_x : 高速システム・クロック発振周波数
- 2 . () 内は, $f_x = 10$ MHz動作時
- 3 . TMC506 : 8ビット・タイマ・モード・コントロール・レジスタ50 (TMC50) のビット6
TMC501 : TMC50のビット1

図8 - 6 8ビット・タイマHモード・レジスタ1 (TMHMD1) のフォーマット

アドレス : FF6CH リセット時 : 00H R/W

略号	[7]	6	5	4	3	2	[1]	[0]
TMHMD1	TMHE1	CKS12	CKS11	CKS10	TMMD11	TMMD10	TOLEV1	TOEN1

TMHE1	タイマ動作許可
0	タイマ・カウント動作停止 (カウンタは0にクリア)
1	タイマ・カウント動作許可 (クロックを入力することでカウント動作開始)

CKS12	CKS11	CKS10	カウント・クロック (f_{CNT}) の選択 ^注
0	0	0	f_x (10 MHz)
0	0	1	$f_x/2^2$ (2.5 MHz)
0	1	0	$f_x/2^4$ (625 kHz)
0	1	1	$f_x/2^6$ (156.25 kHz)
1	0	0	$f_x/2^{12}$ (2.44 kHz)
1	0	1	$f_R/2^7$ (1.88 kHz (TYP.))
上記以外			設定禁止

TMMD11	TMMD10	タイマ動作モード
0	0	インターバル・タイマ・モード
0	1	キャリア・ジェネレータ・モード
1	0	PWM出力モード
1	1	設定禁止

TOLEV1	タイマ出力レベル制御 (デフォルト時)
0	ロウ・レベル
1	ハイ・レベル

TOEN1	タイマ出力制御
0	出力禁止
1	出力許可

注 カウント・クロックは次の条件を満たすように設定してください。

- ・V_{DD} = 4.0 ~ 5.5 V : カウント・クロック 10 MHz
- ・V_{DD} = 3.3 ~ 4.0 V : カウント・クロック 8.38 MHz
- ・V_{DD} = 2.7 ~ 3.3 V : カウント・クロック 5 MHz
- ・V_{DD} = 2.5 ~ 2.7 V : カウント・クロック 2.5 MHz (標準品, (A)水準品のみ)

注意1 .CPUへの供給クロックに内蔵発振クロックを選択する場合,カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合,8ビット・タイマH1の動作は保証されません(CKS12, CKS11, CKS10 = 1, 0, 1($f_R/2^7$)選択時を除く)。

2. TMHE1 = 1のとき, TMHMD1の他のビットを設定することは禁止です。
3. PWM出力モードおよびキャリア・ジェネレータ・モードでは, タイマ・カウント動作停止(TMHE1 = 0)設定後, タイマ・カウント動作を開始する(TMHE1 = 1)場合, 必ず8ビット・タイマHコンペア・レジスタ11(CMP11)を設定してください(CMP11への設定値が同値の場合でも, 必ず再設定してください)。
4. キャリア・ジェネレータ・モードを使用する場合, TMH1のカウント・クロック周波数をTM51のカウント・クロック周波数の6倍以上になるように設定してください。

備考1 . f_x : 高速システム・クロック発振周波数

2. f_R : 内蔵発振クロック周波数

3. ()内は, f_x = 10 MHz動作時, f_R = 240 kHz (TYP.)動作時

(2) 8ビット・タイマHキャリア・コントロール・レジスタ1 (TMCYC1)

8ビット・タイマH1のリモコン出力およびキャリア・パルス出力の状態を制御するレジスタです。

TMCYC1は, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により00Hになります。

図8-7 8ビット・タイマHキャリア・コントロール・レジスタ1 (TMCYC1) のフォーマット

アドレス : FF6DH リセット時 : 00H R/W^注

略号	7	6	5	4	3	2	1	0
TMCYC1	0	0	0	0	0	RMC1	NRZB1	NRZ1

RMC1	NRZB1	リモコン出力
0	0	ロウ・レベル出力
0	1	ハイ・レベル出力
1	0	ロウ・レベル出力
1	1	キャリア・パルス出力

NRZ1	キャリア・パルス出力状態フラグ
0	キャリア出力禁止状態 (ロウ・レベル状態)
1	キャリア出力許可状態 (RMC1 = 1 : キャリア・パルス出力, RMC1 = 0 : ハイ・レベル状態)

注 ビット0はRead Onlyです。

(3) ポート・モード・レジスタ1 (PM1)

ポート1の入力/出力を1ビット単位で設定するレジスタです。

P15/TOH0, P16/TOH1/INTP5端子をタイマ出力として使用するとき, PM15, PM16およびP15, P16の出力ラッチに0を設定してください。

PM1は, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により, FFHになります。

図8 - 8 ポート・モード・レジスタ1 (PM1) のフォーマット

アドレス : FF21H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n端子の入出力モードの選択 (n = 0-7)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

8.4 8ビット・タイマH0, H1の動作

8.4.1 インターバル・タイマ/方形波出力としての動作

8ビット・タイマ・カウンタHnとコンペア・レジスタ0n (CMP0n) が一致した場合、割り込み要求信号 (INTTMHn) が発生し、8ビット・タイマ・カウンタHnを00Hにクリアします。

インターバル・タイマ・モードでコンペア・レジスタ1n (CMP1n) は使用しません。CMP1nレジスタを設定しても、8ビット・タイマ・カウンタHnとCMP1nレジスタの一致検出をしないため、タイマ出力に影響しません。

また、タイマHモード・レジスタn (TMHMDn) のビット0 (TOENn) に1を設定することにより、TOHnより任意の周波数の方形波出力 (デューティ= 50 %) が出力されます。


(1) 使用方法

同一間隔でINTTMHn信号を繰り返し発生します。

各レジスタの設定を行います。

図8-9 インターバル・タイマ/方形波出力動作時のレジスタの設定

(i) タイマHモード・レジスタn (TMHMDn) の設定



(ii) CMP0nレジスタの設定

・コンペア値 (N)

TMHEn = 1によりカウント動作を開始します。

8ビット・タイマ・カウンタHnとCMP0nレジスタの値が一致すると、INTTMHn信号が発生し、8ビット・タイマ・カウンタHnは00Hにクリアされます。

$$\text{インターバル時間} = (N + 1) / \text{fcNT}$$

以後、同一間隔でINTTMHn信号が発生します。カウント動作を停止するときは、TMHEn = 0にします。


備考 n = 0, 1

(2) タイミング・チャート

インターバル・タイマ / 方形波出力動作のタイミングを次に示します。

図8 - 10 インターバル・タイマ / 方形波出力動作のタイミング (1/2)

(a) 基本動作



TMHEnビットを0から1にすることにより、カウント動作許可状態になります。カウント・クロックは、動作許可後、最大1クロック遅れてカウント・スタートします。

8ビット・タイマ・カウンタHnの値とCMP0nレジスタの値が一致すると、8ビット・タイマ・カウンタHnの値をクリアし、TOHn出力のレベルを反転させ、INTTMHn信号を出力します。


タイマH動作中にTMHEnビットを0にすることで、INTTMHn信号およびTOHn出力がインアクティブになります。はじめからインアクティブの場合はレベルを保持します。

備考 n = 0, 1


N = 01H-FEH

図8 - 10 インターバル・タイマ / 方形波出力動作のタイミング (2/2)

(b) CMP0n = FFH時の動作



(c) CMP0n = 00H時の動作



備考 n = 0, 1

8.4.2 PWM出力モードとしての動作

PWM出力モードでは、任意のデューティおよび周期が可能なパルスを出力できます。

8ビット・タイマ・コンペア・レジスタ0n (CMP0n) はタイマ出力 (TOHn) の周期を制御します。タイマ動作中のCMP0nレジスタに対する書き換えは禁止です。

8ビット・タイマ・コンペア・レジスタ1n (CMP1n) はタイマ出力 (TOHn) のデューティを制御するレジスタです。タイマ動作中のCMP1nレジスタに対する書き換えが可能です。

PWM出力モードでの動作は次のようになります。

タイマ・カウント・スタート後、8ビット・タイマ・カウンタHnとCMP0nレジスタが一致するとTOHn出力はアクティブとなり、8ビット・タイマ・カウンタHnは0にクリアされます。8ビット・タイマ・カウンタHnとCMP1nレジスタが一致するとTOHn出力はインアクティブとなります。


(1) 使用方法

PWM出力モードでは、任意のデューティおよび周期が可能なパルスを出力できます。

各レジスタの設定を行います。

図8 - 11 PWM出力モード時のレジスタの設定

(i) タイマHモード・レジスタn (TMHMDn) の設定



(ii) CMP0nレジスタの設定

- ・コンペア値 (N) : 周期の設定

(iii) CMP1nレジスタの設定

- ・コンペア値 (M) : デューティの設定

備考1 . n = 0, 1

$$2.00H \text{ CMP1n (M) } < \text{CMP0n (N) } \text{ FFH}$$

TMHEn = 1によりカウント動作を開始します。

カウント動作を許可したあと、最初の比較対象コンペア・レジスタはCMP0nレジスタです。8ビット・タイマ・カウンタHnとCMP0nレジスタの値が一致すると、8ビット・タイマ・カウンタHnはクリアされ、割り込み要求信号（INTTMHn）が発生し、TOHn出力がアクティブになります。同時に、8ビット・タイマ・カウンタHnとの比較対象コンペア・レジスタをCMP0nレジスタからCMP1nレジスタへ切り替えます。

8ビット・タイマ・カウンタHnとCMP1nレジスタが一致すると、TOHn出力がインアクティブになり、同時に、8ビット・タイマ・カウンタHnとの比較対象コンペア・レジスタをCMP1nレジスタからCMP0nレジスタへ切り替えます。このとき8ビット・タイマ・カウンタHnはクリアされず、INTTMHn信号も発生しません。

以上 と を繰り返し、任意のデューティのパルスを得ることができます。

カウント動作を停止するときは、TMHEn = 0にします。

CMP0nレジスタの設定値を（N）、CMP1nレジスタを（M）、カウント・クロックの周波数を f_{CNT} とすると、PWMパルス出力周期およびデューティは次のとおりになります。

$$\begin{aligned} \text{PWMパルス出力周期} &= (N + 1) / f_{CNT} \\ \text{デューティ} = \text{アクティブ幅} : \text{PWM全体の幅} &= (M + 1) : (N + 1) \end{aligned}$$

注意1 . PWM出力モード時は、CMP1nレジスタを書き換えてからレジスタに転送するのに、動作クロック（TMHMDnレジスタのCKSn2-CKSn0ビットで選択された信号）の3クロック分を必要とします。

2 . タイマ・カウント動作停止（TMHEn = 0）設定後、タイマ・カウント動作を開始する（TMHEn = 1）場合、必ずCMP1nレジスタを設定してください（CMP1nレジスタへの設定値が同値の場合でも、必ず再設定してください）。

(2) タイミング・チャート

PWM出力モード時の動作タイミングを次に示します。


注意 CMP1nレジスタの設定値（M）、CMP0nレジスタの設定値（N）は、必ず次の範囲内にしてください。

$$00H \leq \text{CMP1n (M)} < \text{CMP0n (N)} \leq FFH$$

備考 n = 0, 1

図8 - 12 PWM出力モード動作のタイミング (1/4)

(a) 基本動作



TMHEn = 1により、カウント動作許可状態になります。カウント・クロックを1クロック分マスクし、8ビット・タイマ・カウンタHnをスタートさせ、カウント・アップします。そのときTOHn出力はインアクティブ (TOLEVn = 0設定時) を保持します。

8ビット・タイマ・カウンタHnの値がCMP0nレジスタの値と一致したときに、TOHn出力のレベルを反転し、8ビット・タイマ・カウンタHnをクリアし、INTTMHn信号を出力します。


8ビット・タイマ・カウンタHnの値がCMP1nレジスタの値と一致したときに、TOHn出力のレベルを戻します。そのとき8ビット・カウンタの値はクリアされず、INTTMHn信号は出力しません。

タイマHn動作中にTMHEnビットを0にすることで、INTTMHn信号およびTOHn出力がインアクティブになります。


備考 n = 0, 1

図8 - 12 PWM出力モード動作のタイミング (2/4)

(b) CMP0n = FFH, CMP1n = 00H時の動作




(c) CMP0n = FFH, CMP1n = FEH時の動作



備考 n = 0, 1

図8 - 12 PWM出力モード動作のタイミング (3/4)


(d) CMP0n = 01H, CMP1n = 00H時の動作



備考 n = 0, 1

図8 - 12 PWM出力モード動作のタイミング (4/4)

(e) CMP1n変更による動作 (CMP1n = 01H 03H, CMP0n = A5H)



TMHEn = 1により、カウント動作許可状態になります。カウント・クロックを1クロック分マスクし、8ビット・カウンタをスタートさせ、カウント・アップします。そのとき、TOHn出力はインアクティブ (TOLEVn = 0設定時) を保持します。

タイマ・カウンタ動作中にCMP1nレジスタの設定値を変更することが可能です。この動作はカウント・クロックとは非同期です。

8ビット・タイマ・カウンタHnの値がCMP0nレジスタの値と一致すると、8ビット・タイマ・カウンタHnはクリアされ、TOHn出力をアクティブにし、INTTMHn信号が発生します。

CMP1nレジスタの値を変更しても、その値はラッチされ、レジスタには転送されません。8ビット・タイマ・カウンタHnとCMP1nレジスタの変更前の値が一致すると、CMP1nレジスタに転送されCMP1nレジスタの値が変更されます ()。

ただし、CMP1nレジスタの値を変更してからレジスタに転送されるまでに、3カウント・クロック以上かかります。3カウント・クロックまでに一致信号が発生しても、変更値のレジスタへの転送はできません。

8ビット・タイマ・カウンタHnの値が変更後のCMP1nレジスタの値と一致すると、TOHn出力をインアクティブにします。8ビット・タイマ・カウンタHnはクリアされず、INTTMHn信号も発生しません。

タイマHn動作中にTMHEnビットを0にすることで、INTTMHn信号およびTOHn出力がインアクティブになります。

備考 n = 0, 1

8.4.3 キャリア・ジェネレータ・モードとしての動作（8ビット・タイマH1のみ）

8ビット・タイマH1で生成されるキャリア・クロックを、8ビット・タイマ/イベント・カウンタ51で設定した周期で出力します。

キャリア・ジェネレータ・モードでは、8ビット・タイマ/イベント・カウンタ51で8ビット・タイマH1のキャリア・パルスをどの程度出力するか制御し、TOH1出力からキャリア・パルスを出力します。

（1）キャリアの生成

キャリア・ジェネレータ・モードのとき、8ビット・タイマHコンペア・レジスタ01（CMP01）はキャリア・パルスのロウ・レベル幅の波形を生成し、8ビット・タイマHコンペア・レジスタ11（CMP11）はキャリア・パルスのハイ・レベル幅の波形を生成します。

8ビット・タイマH1動作中に、CMP11レジスタを書き換えることはできますが、CMP01レジスタを書き換えることは禁止です。


（2）キャリアの出力制御

キャリアの出力制御は8ビット・タイマ/イベント・カウンタ51の割り込み要求信号（INTTM51）と8ビット・タイマHキャリア・コントロール・レジスタ（TMCYC1）のNRZB1ビット、RMC1ビットにより行われます。出力の関係を次に示します。

RMC1ビット	NRZB1ビット	出力
0	0	ロウ・レベル出力
0	1	ハイ・レベル出力
1	0	ロウ・レベル出力
1	1	キャリア・パルス出力

キャリア・パルス出力をカウント動作中に制御するために、TMCYC1レジスタのNRZ1ビットとNRZB1ビットは、マスタとスレーブのビット構成になっています。NRZ1ビットはリードのみですが、NRZB1ビットはリード/ライト可能です。INTTM51信号は8ビット・タイマH1のカウント・クロックで同期化され、INTTM5H1信号として出力されます。INTTM5H1信号がNRZ1ビットのデータ転送信号となり、NRZB1ビットの値がNRZ1ビットへ転送されます。NRZB1ビットからNRZ1ビットへの転送タイミングは、次のとおりです。

図8 - 13 転送タイミング



INTTM51信号は8ビット・タイマH1のカウント・クロックで同期化され、INTTM5H1信号として出力されます。

INTTM5H1信号の立ち上がりから2クロック目で、NRZB1ビットの値がNRZ1ビットに転送されます。

- 注意1** . NRZB1ビットの値を書き換えてから2クロック目までに、再びNRZB1ビットの値を書き換えしないでください。書き換えた場合のNRZB1ビットからNRZ1ビットへの転送動作の保証はできません。
- 2** . 8ビット・タイマ/イベント・カウンタ51をキャリア・ジェネレータ・モードで使用する場合、のタイミングで割り込みが発生します。8ビット・タイマ/イベント・カウンタ51をキャリア・ジェネレータ・モード以外で使用する場合は、割り込み発生タイミングが異なります。


(3) 使用方法

任意のキャリア・クロックをTOH1端子より出力することができます。

各レジスタの設定を行います。

図8 - 14 キャリア・ジェネレータ・モード時のレジスタの設定

(i) 8ビット・タイマHモード・レジスタ1 (TMHMD1) の設定



(ii) CMP01レジスタの設定

- ・コンペア値

(iii) CMP11レジスタの設定

- ・コンペア値

(iv) TMCYC1レジスタの設定

- ・RMC1 = 1 ... リモコン出力許可ビット
- ・NRZB1 = 0/1 ... キャリア出力許可ビット

(v) TCL51, TMC51レジスタの設定

- ・7.3 8ビット・タイマ/イベント・カウンタ50, 51を制御するレジスタ参照

TMHE1 = 1を設定すると、8ビット・タイマH1のカウント動作を開始します。

8ビット・タイマ・モード・コントロール・レジスタ51 (TMC51) のTCE51 = 1を設定すると、8ビット・タイマ/イベント・カウンタ51のカウント動作を開始します。

カウント動作を許可したあと、最初の比較対象コンペア・レジスタはCMP01レジスタです。8ビット・タイマ・カウンタH1のカウント値とCMP01レジスタの値が一致すると、INTTMH1信号が発生し、8ビット・タイマ・カウンタH1はクリアされ、同時に、8ビット・タイマ・カウンタH1との比較対象コンペア・レジスタをCMP01レジスタからCMP11レジスタへ切り替えます。

8ビット・タイマ・カウンタH1のカウント値とCMP11レジスタが一致すると、INTTMH1信号が発生し、8ビット・タイマ・カウンタH1はクリアされ、同時に、8ビット・タイマ・カウンタH1との比較対象コンペア・レジスタをCMP11レジスタからCMP01レジスタへ切り替えます。

以上 と の繰り返しによって、キャリア・クロックが生成されます。

INTTM51信号が8ビット・タイマH1のカウンタ・クロックで同期化され、INTTM5H1信号として出力されます。その信号がNRZB1ビットのデータ転送信号となり、NRZB1ビットの値がNRZ1ビットへ転送されます。

NRZ1ビットがハイ・レベルのとき、キャリア・クロックがTOH1端子より出力されます。

以上を繰り返し、任意のキャリア・クロックを得ることができます。カウンタ動作を停止するときはTMHE1 = 0にします。

CMP01レジスタの設定値を(N)、CMP11レジスタの設定値を(M)、カウンタ・クロックの周波数を f_{CNT} とすると、キャリア・クロック出力周期およびデューティは次のとおりになります。

$$\text{キャリア・クロック出力周期} = (N + M + 2) / f_{CNT}$$

$$\text{デューティ} = \text{ハイ・レベル幅} : \text{キャリア・クロック出力幅} = (M + 1) : (N + M + 2)$$

- 注意1.** タイマ・カウンタ動作停止(TMHE1 = 0)設定後、タイマ・カウンタ動作を開始する(TMHE1 = 1)場合、必ずCMP11レジスタを設定してください(CMP11レジスタへの設定値が同値の場合でも、必ず再設定してください)。
2. TMH1のカウンタ・クロック周波数をTM51のカウンタ・クロック周波数の6倍以上になるように設定してください。


(4) タイミング・チャート

キャリアの出力制御タイミングを次に示します。

- 注意1.** CMP01, CMP11レジスタの値は、01H-FFHの範囲で設定してください。
2. キャリア・ジェネレータ・モード時は、CMP11レジスタを書き換えてから、実際にレジスタに転送するのに動作クロック(TMHMD1レジスタのCKS12-CKS10ビットで選択された信号)の3クロック分を必要とします。
3. RMC1ビットの設定はカウンタ動作開始前に必ず設定してください。

図8 - 15 キャリア・ジェネレータ・モード動作のタイミング (1/3)


(a) CMP01 = N, CMP11 = Nに設定したときの動作



TMHE1 = 0およびTCE51 = 0のとき、8ビット・タイマ・カウンタH1の動作は停止状態です。
 TMHE1 = 1を設定すると、8ビット・タイマ・カウンタH1はカウント動作を開始します。そのときキャリア・クロックをインアクティブに保持します。
 8ビット・タイマ・カウンタH1のカウント値がCMP01レジスタの値と一致したときに、最初のINTTMH1信号を発生し、キャリア・クロック信号を反転し、8ビット・タイマ・カウンタH1との比較対象コンペア・レジスタをCMP01レジスタからCMP11レジスタに切り替えます。8ビット・タイマ・カウンタH1は00Hにクリアされます。
 8ビット・タイマ・カウンタH1のカウント値がCMP11レジスタと一致したときに、INTTMH1信号を発生し、キャリア・クロック信号を反転し、8ビット・タイマ・カウンタH1との比較対象コンペア・レジスタをCMP11レジスタからCMP01レジスタに切り替えます。8ビット・タイマ・カウンタH1は00Hにクリアされます。
 とを繰り返し、デューティ50%固定のキャリア・クロックを生成します。
 INTTM51信号が発生すると、その信号は8ビット・タイマH1のカウント・クロックで同期化され、INTTM5H1信号として出力します。
 INTTM5H1信号がNRZB1ビットのデータ転送信号となり、NRZB1ビットの値がNRZ1ビットへ転送されます。
 NRZ1 = 0により、TOH1出力はロウ・レベルになります。

図8 - 15 キャリア・ジェネレータ・モード動作のタイミング (2/3)

(b) CMP01 = N, CMP11 = Mに設定したときの動作



TMHE1 = 0およびTCE51 = 0のとき、8ビット・タイマ・カウンタH1の動作は停止状態です。TMHE1 = 1を設定すると、8ビット・タイマ・カウンタH1はカウント動作を開始します。そのときキャリア・クロックをインアクティブに保持します。

8ビット・タイマ・カウンタH1のカウント値がCMP01レジスタと一致したときに、最初のINTTMH1信号を発生し、キャリア・クロック信号を反転し、8ビット・タイマ・カウンタH1との比較対象コンペア・レジスタをCMP01レジスタからCMP11レジスタに切り替えます。8ビット・タイマ・カウンタH1は00Hにクリアされます。

8ビット・タイマ・カウンタH1のカウント値がCMP11レジスタと一致したときに、INTTMH1信号を発生し、キャリア・クロック信号を反転し、8ビット・タイマ・カウンタH1との比較対象コンペア・レジスタをCMP11レジスタからCMP01レジスタに切り替えます。8ビット・タイマ・カウンタH1は00Hにクリアされます。

とを繰り返し、デューティ固定(50%以外)のキャリア・クロックを生成します。


INTTM51信号を発生します。その信号は8ビット・タイマH1のカウント・クロックで同期化され、INTTM5H1信号として出力します。

NRZ1 = 1により、最初のキャリア・クロックの立ち上がりから、キャリアを出力します。

NRZ1 = 0により、キャリア・クロックのハイ・レベル期間は、TOH1出力もハイ・レベルを保持しロウ・レベルに変化しません(、よりキャリア波形のハイ・レベル幅が保証できます)。

図8 - 15 キャリア・ジェネレータ・モード動作のタイミング (3/3)

(c) CMP11変更による動作



TMHE1 = 1を設定すると、カウント動作を開始します。そのときキャリア・クロックをインアクティブに保持します。

8ビット・タイマ・カウンタH1のカウント値がCMP01レジスタと一致したときに、8ビット・タイマ・カウンタH1をクリアし、INTTMH1信号を出力します。

CMP11レジスタは8ビット・タイマH1動作中に値を書き換えることができますが、変更した値(L)はラッチされます。CMP11レジスタが変更されるのは、8ビット・タイマ・カウンタH1のカウント値とCMP11レジスタの変更前の値(M)が一致したとき(')です。

8ビット・タイマ・カウンタH1のカウント値と変更前のCMP11レジスタの値(M)が一致すると、INTTMH1信号を出力し、キャリア信号を反転させ、8ビット・タイマ・カウンタH1を00Hにクリアします。

再度8ビット・タイマ・カウンタH1のカウント値とCMP11レジスタが一致するタイミングは変更後の値(L)です。

第9章 時計用タイマ

9.1 時計用タイマの機能


時計用タイマには、次のような機能があります。

- ・時計用タイマ
- ・インターバル・タイマ

時計用タイマとインターバル・タイマは、同時に使用できます。

図9 - 1に、時計用タイマのブロック図を示します。

図9 - 1 時計用タイマのブロック図



- 備考**
- f_x : 高速システム・クロック発振周波数
 - f_{xT} : サブシステム・クロック発振周波数
 - f_w : 時計用タイマ・クロック周波数
 - f_{wx} : f_w または $f_w/2^9$

(1) 時計用タイマ

高速システム・クロックまたはサブシステム・クロックを使用することで、あらかじめ設定した時間間隔で割り込み要求 (INTWT) を発生します。

表9 - 1 時計用タイマの割り込み時間

割り込み時間	$f_{XT} = 32.768 \text{ kHz}$ 動作時	$f_x = 10 \text{ MHz}$ 動作時
$2^4/f_w$	488 μs	205 μs
$2^5/f_w$	977 μs	410 μs
$2^{13}/f_w$	0.25 s	0.105 s
$2^{14}/f_w$	0.5 s	0.210 s

備考 f_x : 高速システム・クロック発振周波数

f_{XT} : サブシステム・クロック発振周波数

f_w : 時計用タイマ・クロック周波数

(2) インターバル・タイマ

あらかじめ設定した時間間隔で、割り込み要求 (INTWTI) を発生します。

表9 - 2 インターバル・タイマのインターバル時間

割り込み時間	$f_{XT} = 32.768 \text{ kHz}$ 動作時	$f_x = 10 \text{ MHz}$ 動作時
$2^4/f_w$	488 μs	205 μs
$2^5/f_w$	977 μs	410 μs
$2^6/f_w$	1.95 ms	820 μs
$2^7/f_w$	3.91 ms	1.64 ms
$2^8/f_w$	7.81 ms	3.28 ms
$2^9/f_w$	15.6 ms	6.55 ms
$2^{10}/f_w$	31.3 ms	13.1 ms
$2^{11}/f_w$	62.5 ms	26.2 ms

備考 f_x : 高速システム・クロック発振周波数

f_{XT} : サブシステム・クロック発振周波数

f_w : 時計用タイマ・クロック周波数

9.2 時計用タイマの構成

時計用タイマは、次のハードウェアで構成されています。

表9 - 3 時計用タイマの構成

項目	構成
カウンタ	5ビット×1本
プリスケアラ	11ビット×1本
制御レジスタ	時計用タイマ動作モード・レジスタ (WTM)

9.3 時計用タイマを制御するレジスタ

時計用タイマを制御するレジスタには、時計用タイマ動作モード・レジスタ (WTM) があります。

・時計用タイマ動作モード・レジスタ (WTM)

時計用タイマのカウンタ・クロックおよび動作の許可 / 禁止、プリスケアラのインターバル時間、5ビット・カウンタの動作制御を設定するレジスタです。

WTMは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により00Hになります。

図9-2 時計用タイマ動作モード・レジスタ (WTM) のフォーマット

アドレス : FF6FH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
WTM	WTM7	WTM6	WTM5	WTM4	WTM3	WTM2	WTM1	WTM0

WTM7	時計用タイマのカウンタ・クロック選択
0	$f_x/2^7$ (78.125 kHz)
1	f_{XT} (32.768 kHz)

WTM6	WTM5	WTM4	プリスケアラのインターバル時間の選択
0	0	0	$2^4/f_w$
0	0	1	$2^5/f_w$
0	1	0	$2^6/f_w$
0	1	1	$2^7/f_w$
1	0	0	$2^8/f_w$
1	0	1	$2^9/f_w$
1	1	0	$2^{10}/f_w$
1	1	1	$2^{11}/f_w$

WTM3	WTM2	割り込み時間の選択
0	0	$2^{14}/f_w$
0	1	$2^{13}/f_w$
1	0	$2^5/f_w$
1	1	$2^4/f_w$

WTM1	5ビット・カウンタの動作制御
0	動作停止後クリア
1	スタート

WTM0	時計用タイマの動作許可
0	動作停止 (プリスケアラ, タイマともにクリア)
1	動作許可

注意 時計用タイマ動作中に、カウント・クロック、インターバル時間の変更（WTMのビット4-7（WTM4-WTM7）で設定）をしないでください。

備考1. f_w : 時計用タイマ・クロック周波数 ($f_x/2^7$ または f_{XT})

2. f_x : 高速システム・クロック発振周波数

3. f_{XT} : サブシステム・クロック発振周波数

4. () 内は、 $f_x = 10 \text{ MHz}$ 、 $f_{XT} = 32.768 \text{ kHz}$ 動作時

9.4 時計用タイマの動作

9.4.1 時計用タイマとしての動作

時計用タイマは、高速システム・クロックまたはサブシステム・クロックを使用し、一定の時間間隔ごとに、割り込み要求 (INTWT) を発生します。

時計用タイマ動作モード・レジスタ (WTM) のビット0 (WTM0) とビット1 (WTM1) に1を設定するとカウント動作がスタートし、0を設定することにより、5ビット・カウンタがクリアされ、カウント動作が停止します。

また、インターバル・タイマを同時に動作させているときは、WTM1に0を設定することにより、時計用タイマのみをゼロ秒スタートさせることができます。ただし、この場合、11ビット・プリスケアラはクリアされないため、時計用タイマのゼロ秒スタート後最初のオーバーフロー (INTWT) には、最大で $2^9 \times 1/f_w$ 秒の誤差が発生します。

割り込み要求の時間間隔は、次のようになります。

表9-4 時計用タイマの割り込み時間

WTM3	WTM2	割り込み時間の選択	$f_{XT} = 32.768 \text{ kHz}$ 動作時 (WTM7 = 1)	$f_x = 10 \text{ MHz}$ 動作時 (WTM7 = 0)
0	0	$2^{14}/f_w$	0.5 s	0.210 s
0	1	$2^{13}/f_w$	0.25 s	0.105 s
1	0	$2^5/f_w$	977 μ s	410 μ s
1	1	$2^4/f_w$	488 μ s	205 μ s

備考 f_w : 時計用タイマ・クロック周波数

f_x : 高速システム・クロック発振周波数

f_{XT} : サブシステム・クロック発振周波数

9.4.2 インターバル・タイマとしての動作

あらかじめ設定したカウント値をインターバルとし、繰り返し割り込み要求 (INTWTI) を発生するインターバル・タイマとして動作します。


時計用タイマ動作モード・レジスタ (WTM) のビット4-6 (WTM4-WTM6) により、インターバル時間を選択できます。WTMのビット0 (WTM0) に1を設定するとカウント動作がスタートし、0を設定することにより、カウント動作が停止します。

表9-5 インターバル・タイマのインターバル時間

WTM6	WTM5	WTM4	インターバル時間	$f_{XT} = 32.768 \text{ kHz}$ 動作時 (WTM7 = 1)	$f_x = 10 \text{ MHz}$ 動作時 (WTM7 = 0)
0	0	0	$2^4/f_w$	488 μs	205 μs
0	0	1	$2^5/f_w$	977 μs	410 μs
0	1	0	$2^6/f_w$	1.95 ms	820 μs
0	1	1	$2^7/f_w$	3.91 ms	1.64 ms
1	0	0	$2^8/f_w$	7.81 ms	3.28 ms
1	0	1	$2^9/f_w$	15.6 ms	6.55 ms
1	1	0	$2^{10}/f_w$	31.3 ms	13.1 ms
1	1	1	$2^{11}/f_w$	62.5 ms	26.2 ms

備考 f_w : 時計用タイマ・クロック周波数
 f_x : 高速システム・クロック発振周波数
 f_{XT} : サブシステム・クロック発振周波数

図9-3 時計用タイマ/インターバル・タイマの動作タイミング




備考 f_w : 時計用タイマ・クロック周波数
 n : インターバル・タイマ動作の回数
() 内は、 $f_w = 32.768 \text{ kHz}$ 動作時 (WTM7 = 1, WTM3, WTM2 = 0, 0)。

9.5 時計用タイマの注意事項

時計用タイマ・モード・コントロール・レジスタ (WTM) で時計用タイマおよび5ビット・カウンタを動作許可 (WTMのビット0 (WTM0) およびビット1 (WTM1) を1にセット) したとき, 設定後の最初の割り込み要求 (INTWT) までの時間は, 正確にWTMのビット2, 3 (WTM2, WTM3) の設定時間にはなりません。2回目以降は設定時間ごとにINTWT信号が発生します。

図9 - 4 時計用タイマ割り込み要求 (INTWT) の発生例 (割り込み周期 = 0.5 sの場合)

1回目のINTWTが発生するまでに, 最大0.515625 sかかります ($2^9 \times 1/32768 = 0.015625$ s長くかかります)。そのあとは0.5 sごとにINTWTが発生します。



第10章 ウォッチドッグ・タイマ

10.1 ウォッチドッグ・タイマの機能

プログラムの暴走を検出するために使用します。暴走検出時、内部リセット信号を発生します。

ウォッチドッグ・タイマによるリセットが発生した場合、リセット・コントロール・フラグ・レジスタ (RESF) のビット4 (WDTRF) がセット (1) されます。RESFの詳細については第19章 リセット機能を参照してください。

表10 - 1 ウォッチドッグ・タイマの暴走検出時間

暴走検出時間	
内蔵発振クロック動作時	高速システム・クロック動作時
$2^{11}/f_R$ (4.27 ms)	$2^{13}/f_{XP}$ (819.2 μ s)
$2^{12}/f_R$ (8.53 ms)	$2^{14}/f_{XP}$ (1.64 ms)
$2^{13}/f_R$ (17.07 ms)	$2^{15}/f_{XP}$ (3.28 ms)
$2^{14}/f_R$ (34.13 ms)	$2^{16}/f_{XP}$ (6.55 ms)
$2^{15}/f_R$ (68.27 ms)	$2^{17}/f_{XP}$ (13.11 ms)
$2^{16}/f_R$ (136.53 ms)	$2^{18}/f_{XP}$ (26.21 ms)
$2^{17}/f_R$ (273.07 ms)	$2^{19}/f_{XP}$ (52.43 ms)
$2^{18}/f_R$ (546.13 ms)	$2^{20}/f_{XP}$ (104.86 ms)

備考1 . f_R : 内蔵発振クロック周波数

2 . f_{XP} : 高速システム・クロック発振周波数

3 . () 内は $f_R = 480$ kHz (MAX.) , $f_{XP} = 10$ MHz動作時

内蔵発振器のオプション・バイト設定により、ウォッチドッグ・タイマ (WDT) の動作モードが表10 - 2に示すように変わります。

表10 - 2 オプション・バイトの設定とウォッチドッグ・タイマの動作モード

	オプション・バイト	
	内蔵発振器停止不可	内蔵発振器をソフトウェアにより停止可能
ウォッチドッグ・タイマのクロック・ソース	f_R 固定 ^{注1}	・ソフトで選択可 (f_{XP} または f_R または停止) ・リセット解除時： f_R
リセット後の動作	最長インターバル ($2^{18}/f_R$) で動作開始	最長インターバル ($2^{18}/f_R$) で動作開始
動作モード選択	インターバルを一度だけ変更可能	クロック選択 / インターバルを一度だけ変更可能
特 徴	ウォッチドッグ・タイマ停止不可	スタンバイ時にウォッチドッグ・タイマ停止可能 ^{注2}

注1．電源が供給されているかぎり、内蔵発振器の発振を絶対に停止することができません(リセット期間中は除く)。

2．ウォッチドッグ・タイマのクロック・ソースに応じて、ウォッチドッグ・タイマへのクロック供給停止の条件は異なります。

クロック・ソースが f_{XP} の場合、次の条件のときにウォッチドッグ・タイマへのクロック供給停止

- ・ f_{XP} 停止時
- ・ HALT/STOPモード時
- ・ 発振安定時間中

クロック・ソースが f_R の場合、次の条件のときにウォッチドッグ・タイマへのクロック供給停止

- ・ CPUクロックが f_{XP} で、STOP命令実行前に f_R をソフトウェアで停止した場合
- ・ HALT/STOPモード時

備考1． f_R : 内蔵発振クロック周波数

2． f_{XP} : 高速システム・クロック発振周波数


10.2 ウォッチドッグ・タイマの構成

ウォッチドッグ・タイマは、次のハードウェアで構成されています。

表10-3 ウォッチドッグ・タイマの構成

項目	構成
制御レジスタ	ウォッチドッグ・タイマ・モード・レジスタ (WDTM) ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)

図10-1 ウォッチドッグ・タイマのブロック図



10.3 ウォッチドッグ・タイマを制御するレジスタ

ウォッチドッグ・タイマを制御するには、次の2種類があります。

- ・ウォッチドッグ・タイマ・モード・レジスタ (WDTM)
- ・ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)

(1) ウォッチドッグ・タイマ・モード・レジスタ (WDTM)

ウォッチドッグ・タイマのオーバフロー時間および動作クロックを設定するレジスタです。

WDTMは8ビット・メモリ操作命令で設定します。読み出しは何回でもできますが、書き込みはリセット解除後に1回のみできます。

RESET入力により67Hになります。

図10-2 ウォッチドッグ・タイマ・モード・レジスタ (WDTM) のフォーマット

アドレス：FF98H リセット時：67H R/W

略号	7	6	5	4	3	2	1	0
WDTM	0	1	1	WDCS4	WDCS3	WDCS2	WDCS1	WDCS0

WDCS4 ^{注1}	WDCS3 ^{注1}	動作クロックの選択
0	0	内蔵発振クロック (f _R)
0	1	高速システム・クロック (f _{XP})
1	×	ウォッチドッグ・タイマ動作停止

WDCS2 ^{注2}	WDCS1 ^{注2}	WDCS0 ^{注2}	オーバフロー時間の設定	
			内蔵発振クロック動作時	高速システム・クロック動作時
0	0	0	2 ¹¹ /f _R (4.27 ms)	2 ¹³ /f _{XP} (819.2 μs)
0	0	1	2 ¹² /f _R (8.53 ms)	2 ¹⁴ /f _{XP} (1.64 ms)
0	1	0	2 ¹³ /f _R (17.07 ms)	2 ¹⁵ /f _{XP} (3.28 ms)
0	1	1	2 ¹⁴ /f _R (34.13 ms)	2 ¹⁶ /f _{XP} (6.55 ms)
1	0	0	2 ¹⁵ /f _R (68.27 ms)	2 ¹⁷ /f _{XP} (13.11 ms)
1	0	1	2 ¹⁶ /f _R (136.53 ms)	2 ¹⁸ /f _{XP} (26.21 ms)
1	1	0	2 ¹⁷ /f _R (273.07 ms)	2 ¹⁹ /f _{XP} (52.43 ms)
1	1	1	2 ¹⁸ /f _R (546.13 ms)	2 ²⁰ /f _{XP} (104.86 ms)

注1. オプション・バイトで「内蔵発振器は停止不可」を選択した場合は、設定できません。

どんな値を書いても内蔵発振クロックが選択されます。

2. リセット解除時は最大周期 (WDCS2,1,0 = 1, 1, 1) となります。

注意1. WDTMにデータを書き込むと、ウェイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、WDTMにデータを書き込まないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。

2. ビット7, 6, 5にはそれぞれ“0” “1” “1”を設定してください (オプション・バイトで「内蔵発振器は停止不可」を選択した場合は、違う値を書いても無視されます)。

注意3. リセット解除後，WDTMへの書き込みは8ビット・メモリ操作命令で1回のみ行うことができます。2回目の書き込みを実行しようとした場合，その時点で内部リセット信号が発生します。ただし，ウォッチドッグ・タイマのソース・クロックが停止している場合は，ウォッチドッグ・タイマのソース・クロックが再び動作開始した時点で，内部リセット信号が発生します。

4. WDTMは1ビット・メモリ操作命令では設定できません。
5. オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択し，WDSC4を1に設定してウォッチドッグ・タイマを停止させた場合，再びWDSC4を0にクリアしてもウォッチドッグ・タイマは動作しません。また内部リセット信号も発生しません。

備考1. f_R : 内蔵発振クロック発振周波数

2. f_{XP} : 高速システム・クロック発振周波数

3. x : don't care

4. () 内は， $f_R = 480 \text{ kHz (MAX.)}$ ， $f_{XP} = 10 \text{ MHz}$ 動作時

(2) ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE)


WDTEに“ACH”を書き込むことにより，ウォッチドッグ・タイマのカウンタをクリアし，再びカウント開始します。

WDTEは8ビット・メモリ操作命令で設定します。

RESET入力により9AHになります。

図10 - 3 ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE) のフォーマット

アドレス : FF99H リセット時 : 9AH R/W



注意1. WDTEに“ACH”以外の値を書き込んだ場合，内部リセット信号が発生します。ただし，ウォッチドッグ・タイマのソース・クロックが停止している場合は，ウォッチドッグ・タイマのソース・クロックが再び動作開始した時点で，内部リセット信号が発生します。

2. WDTEに1ビット・メモリ操作命令を実行した場合，内部リセット信号が発生します。ただし，ウォッチドッグ・タイマのソース・クロックが停止している場合は，ウォッチドッグ・タイマのソース・クロックが再び動作開始した時点で，内部リセット信号が発生します。
3. WDTEのリード値は，“9AH”（書き込んだ値（“ACH”）とは異なる値）になります。

ウォッチドッグ・タイマ動作とウォッチドッグ・タイマで発生する内部リセット信号の関係を次に示します。

表10 - 4 ウォッチドッグ・タイマ動作とウォッチドッグ・タイマで発生する内部リセット信号の関係

ウォッチドッグ・タイマの動作 内部リセット 信号発生要因	オプション・バイトで「内蔵発振器は停止不可」に設定 (ウォッチドッグ・タイマは常に動作)	ウォッチドッグ・タイマ 動作中	ウォッチドッグ・タイマ停止	
			WDCS4に1を設定	ウォッチドッグ・タイマの ソース・クロックが停止
ウォッチドッグ・タイマの オーバーフロー	内部リセット信号発生	内部リセット信号発生	-	-
WDTMへの2回目の書き込み	内部リセット信号発生	内部リセット信号発生	内部リセット信号は発生しない。またウォッチドッグ・タイマは再動作しない。	再びウォッチドッグ・タイマのソース・クロックが動作した時点で内部リセット信号発生
WDTEへの“ACH”以外の書き込み	内部リセット信号発生	内部リセット信号発生	内部リセット信号は発生しない	再びウォッチドッグ・タイマのソース・クロックが動作した時点で内部リセット信号発生
WDTEへの1ビット・メモリ操作命令でのアクセス				

10.4 ウォッチドッグ・タイマの動作

10.4.1 オプション・バイトで「内蔵発振器は停止不可」を選択した場合のウォッチドッグ・タイマ動作

ウォッチドッグ・タイマの動作クロックは内蔵発振クロックに固定となります。

リセット解除後は、最大周期(ウォッチドッグ・タイマ・モード・レジスタ(WDTM)のビット2, 1, 0(WDCS2, WDCS1, WDCS0) = 1, 1, 1)で動作を開始します。ウォッチドッグ・タイマの動作を停止することはできません。

次にリセット解除からのウォッチドッグ・タイマの動作を示します。

1. リセット解除時の状態は次のようになります。
 - ・動作クロック：内蔵発振クロック
 - ・周期： $2^{18}/f_R$ (546.13 ms : $f_R = 480$ kHz (MAX.) 動作時)
 - ・カウント開始
2. ウォッチドッグ・タイマ・モード・レジスタ(WDTM)に次の内容を8ビット・メモリ操作命令で設定してください^{注1,2}。
 - ・周期：ビット2-0(WDCS2-WDCS0)で設定
3. 以後、WDTEに“ACH”を書き込むことによりカウントをクリア(0)し、再カウントすることができます。

注1. 動作クロック(内蔵発振クロック)を変更することはできません。WDTMのビット3, 4(WDCS3, WDCS4)にどんな値を書き込んでも無視されます。

2. WDTMへの書き込みを実行した時点でウォッチドッグ・タイマのカウンタはいったんクリアされます。

注意 このモードでは、STOP命令実行時でも絶対にウォッチドッグ・タイマの動作を停止できません。8ビット・タイマH1(TMh1)はカウント・ソースに内蔵発振クロックの分周を選択できますので、STOP命令実行後はウォッチドッグ・タイマのオーバーフロー発生前にTMh1の割り込み要求を使用して、ウォッチドッグ・タイマをクリアしてください。この処理を行わない場合は、STOP命令実行後、ウォッチドッグ・タイマのオーバーフローが発生した時点で内部リセット信号を発生します。

10.4.2 オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択した場合のウォッチドッグ・タイマ動作

ウォッチドッグ・タイマの動作クロックを内蔵発振クロックまたは高速システム・クロックに選択できます。

リセット解除後は、内蔵発振クロックの最大周期（ウォッチドッグ・タイマ・モード・レジスタ（WDTM）のビット2, 1, 0（WDCS2, WDCS1, WDCS0）= 1, 1, 1）で動作を開始します。

次にリセット解除からのウォッチドッグ・タイマの動作を示します。

1. リセット解除時の状態は次のようになります。

- ・動作クロック：内蔵発振クロック
- ・周期： $2^{18}/f_R$ （546.13 ms： $f_R = 480$ kHz（MAX.）動作時）
- ・カウント開始

2. ウォッチドッグ・タイマ・モード・レジスタ（WDTM）に次の内容を8ビット・メモリ操作命令で設定してください^{※1, 2, 3}。

- ・動作クロック：ビット3, 4（WDCS3, WDCS4）で次のうちのいずれかを選択
 - 内蔵発振クロック（ f_R ）
 - 高速システム・クロック（ f_{XP} ）
 - ウォッチドッグ・タイマ動作停止
- ・周期：ビット2-0（WDCS2-WDCS0）で設定

3. 以後、WDTEに“ACH”を書き込むことによりカウントをクリア（0）し、再カウントすることができます。

注1. WDTMへの書き込みを実行した時点でウォッチドッグ・タイマのカウントはいったんクリアされます。

2. ビット7, 6, 5にはそれぞれ“0”, “1”, “1”を設定してください。それ以外の値を設定しないでください。

3. WDCS4, WDCS3にそれぞれ“1”, “x”を設定しウォッチドッグ・タイマを停止した場合、次の内容を実行しても内部リセット信号は発生しません。

- ・WDTMへの2回目の書き込み
- ・WDTEへの1ビット・メモリ操作命令実行
- ・WDTEへの“ACH”以外の値の書き込み

注意 このモードでは、HALT/STOP命令実行時のウォッチドッグ・タイマ動作は停止します。HALT/STOPモード解除後、HALT/STOP命令実行前にWDTMで設定したウォッチドッグ・タイマの動作クロックでカウントを再開します。このとき、カウントはクリア（0）されず、値を保持します。

各状態におけるSTOPモードおよびHALTモード中のウォッチドッグ・タイマ動作については10.4.3 STOPモード時の動作、10.4.4 HALTモード時の動作を参照してください。


10.4.3 STOPモード時の動作（オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択した場合）

高速システム・クロック動作時，内蔵発振クロック動作時にかかわらず，STOP命令実行時にウォッチドッグ・タイマはカウントを停止します。

(1) STOP実行時のCPUクロックとウォッチドッグ・タイマの動作クロックが高速システム・クロック（ f_{XP} ）の場合

STOP命令実行時は，ウォッチドッグ・タイマの動作を停止します。STOPモード解除後は，発振安定時間選択レジスタ（OSTS）で設定した発振安定時間分カウント停止したあとに，動作停止前の動作クロックでカウントを再開します。このとき，カウンタはクリア（0）されず，値を保持します。

図10 - 4 STOPモード時の動作（CPUクロックとWDT動作クロック：高速システム・クロック）




(2) STOP実行時のCPUクロックが高速システム・クロック（ f_{XP} ），ウォッチドッグ・タイマの動作クロックが内蔵発振クロック（ f_R ）の場合

STOP命令実行時は，ウォッチドッグ・タイマの動作を停止します。STOPモード解除後は，動作停止前の動作クロックでカウントを再開します。このとき，カウンタはクリア（0）されず，値を保持します。

図10 - 5 STOPモード時の動作

（CPUクロック：高速システム・クロック，WDT動作クロック：内蔵発振クロック）



(3) STOP実行時のCPUクロックが内蔵発振クロック (f_R) ,ウォッチドッグ・タイマの動作クロックが高速システム・クロック (f_{XP}) の場合


STOP命令実行時は、ウォッチドッグ・タイマの動作を停止します。STOPモード解除後は、またはのうち早いほうのタイミングまでカウントを停止したあとに、動作停止前の動作クロックでカウントを開始します。このとき、カウンタはクリア (0) されず、値を保持します。

発振安定時間選択レジスタ (OSTS) で設定した発振安定時間経過
CPUクロックを高速システム・クロック (f_{XP}) に切り替え


図10-6 STOPモード時の動作

(CPUクロック：内蔵発振クロック，WDT動作クロック：高速システム・クロック)

発振安定時間選択レジスタ (OSTS) で設定した発振安定時間経過後にカウント開始した場合のタイミング



CPUクロックを高速システム・クロック (f_{XP}) に切り替え後にカウント開始した場合のタイミング




注 f_{XP} の発振安定時間は、発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。

(4) STOP実行時のCPUクロックとウォッチドッグ・タイマの動作クロックが内蔵発振クロック (f_R) の場合

STOP命令実行時は、ウォッチドッグ・タイマの動作を停止します。STOPモード解除後は動作停止前の動作クロックでカウントを再開します。このとき、カウンタはクリア (0) されず、値を保持します。


図10 - 7 STOPモード時の動作 (CPUクロックとWDT動作クロック：内蔵発振クロック)



10.4.4 HALTモード時の動作 (オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択した場合)

CPUクロックが高速システム・クロック (f_{XP})、内蔵発振クロック (f_R)、サブシステム・クロック (f_{XT})、およびウォッチドッグ・タイマの動作クロックが高速システム・クロック (f_{XP})、内蔵発振クロック (f_R) にかかわらず、HALT命令実行時は、ウォッチドッグ・タイマの動作を停止します。HALTモード解除後は、動作停止前の動作クロックでカウントを再開します。このとき、カウンタはクリア (0) されず、値を保持します。

図10 - 8 HALTモード時の動作




第11章 クロック出力制御回路

11.1 クロック出力制御回路の機能

クロック出力はリモコン送信時のキャリア出力や周辺LSIに供給するクロックを出力する機能です。クロック出力選択レジスタ（CKS）で選択したクロックを出力します。

図11 - 1にクロック出力 / プザー出力制御回路のブロック図を示します。

図11 - 1 クロック出力制御回路のブロック図



11.2 クロック出力制御回路の構成

クロック出力制御回路は、次のハードウェアで構成されています。

表11 - 1 クロック出力制御回路の構成

項目	構成
制御レジスタ	クロック出力選択レジスタ（CKS） ポート・モード・レジスタ14（PM14） ポート・レジスタ14（P14）

11.3 クロック出力制御回路を制御するレジスタ

クロック出力制御回路は、次の2種類のレジスタで制御します。

- ・クロック出力選択レジスタ (CKS)
- ・ポート・モード・レジスタ14 (PM14)

(1) クロック出力選択レジスタ (CKS)

クロック出力 (PCL) の出力許可 / 禁止, および出力クロックを設定するレジスタです。

CKSは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、00Hになります。

図11-2 クロック出力選択レジスタ (CKS) のフォーマット

アドレス : FF40H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
CKS	0	0	0	CLOE	CCS3	CCS2	CCS1	CCS0

CLOE	PCLの出力許可 / 禁止の指定
0	クロック分周回路動作停止。PCL = ロウ・レベル固定。
1	クロック分周回路動作許可。PCL出力許可。

CCS3	CCS2	CCS1	CCS0	PCLの出力クロックの選択 ^注
0	0	0	0	f_x (10 MHz)
0	0	0	1	$f_x/2$ (5 MHz)
0	0	1	0	$f_x/2^2$ (2.5 MHz)
0	0	1	1	$f_x/2^3$ (1.25 MHz)
0	1	0	0	$f_x/2^4$ (625 kHz)
0	1	0	1	$f_x/2^5$ (312.5 kHz)
0	1	1	0	$f_x/2^6$ (156.25 kHz)
0	1	1	1	$f_x/2^7$ (78.125 kHz)
1	0	0	0	f_{XT} (32.768 kHz)
上記以外				設定禁止

注 出力クロックは次の条件を満たすように設定してください。

- ・出力クロック 10 MHz

備考1. f_x : 高速システム・クロック発振周波数

2. f_{XT} : サブシステム・クロック発振周波数

3. () 内は、 $f_x = 10$ MHzまたは $f_{XT} = 32.768$ kHz動作時。

(2) ポート・モード・レジスタ14 (PM14)

ポート14の入力/出力を1ビット単位で設定するレジスタです。

P140/INTP6/PCL端子をクロック出力機能として使用するとき、PM140およびP140の出力ラッチに0を設定してください。

PM14は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、FFHになります。

図11-3 ポート・モード・レジスタ14 (PM14) のフォーマット

アドレス：FF2EH リセット時：FFH R/W

略号	7	6	5	4	3	2	1	0
PM14	1	1	1	1	1	1	1	PM140

PM140	P140端子の入出力モードの選択
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

11.4 クロック出力制御回路の動作

クロック・パルスは、次の手順で出力します。

クロック出力選択レジスタ (CKS) のビット0-3 (CCS0-CCS3) でクロック・パルスの出力周波数を選択する (クロック・パルスの出力は禁止の状態)。

CKSのビット4 (CLOE) に1を設定し、クロック出力を許可する。

備考 クロック出力制御回路は、クロック出力の出力許可/禁止を切り替えるときに、幅の狭いパルスは出力されないようになっています。図11-4に示すように、必ずクロックのロウ期間から出力を開始します (図中の*印参照)。また、停止する場合には、クロックのハイ・レベルを保証してから出力を停止します。

図11-4 リモコン出力応用例



第12章 A/Dコンバータ

12.1 A/Dコンバータの機能

A/Dコンバータは、アナログ入力をデジタル値に変換する10ビット分解能のコンバータで、最大8チャンネル (ANI0-ANI7) のアナログ入力を制御できる構成になっています。

A/Dコンバータには、次のような機能があります。


(1) 10ビット分解能A/D変換

アナログ入力をANI0-ANI7から1チャンネル選択し、10ビット分解能のA/D変換動作を繰り返します。A/D変換を1回終了するたびに、割り込み要求 (INTAD) を発生します。

(2) パワーフェイル検出機能

バッテリー電圧低下を検出するための機能です。A/D変換結果 (ADCRレジスタ値) とパワーフェイル比較しきい値レジスタ (PFT) の値との大小比較を行い、比較条件に合致した場合のみINTADを発生します。

図12 - 1 A/Dコンバータのブロック図



12.2 A/Dコンバータの構成

A/Dコンバータは、次のハードウェアで構成しています。

表12-1 ソフトウェア上で使用するA/Dコンバータのレジスタ

項目	構成
レジスタ	A/D変換結果レジスタ (ADCR) A/Dコンバータ・モード・レジスタ (ADM) アナログ入力チャンネル指定レジスタ (ADS) パワーフェイル比較モード・レジスタ (PFM) パワーフェイル比較しきい値レジスタ (PFT)

(1) ANI0-ANI7端子

A/Dコンバータへの8チャンネルのアナログ入力端子です。A/D変換するアナログ信号を入力します。アナログ入力チャンネル指定レジスタ (ADS) でアナログ入力として選択した端子以外は、入力ポートとして使用できます。


(2) サンプル&ホールド回路

サンプル&ホールド回路は、セクタで選択されたアナログ入力端子の入力信号をA/D変換開始時にサンプリングし、そのサンプリングしたアナログ入力電圧値をA/D変換中は保持します。

(3) 直列抵抗ストリング

直列抵抗ストリングはAVREF-AVSS間に接続されており、アナログ入力と比較する電圧を発生します。

図12-2 直列抵抗ストリングの回路構成



(4) 電圧コンパレータ

電圧コンパレータは、サンプリングしたアナログ入力電圧と直列抵抗ストリングの出力電圧を比較します。

(5) 逐次変換レジスタ (SAR)

サンプリングされたアナログ電圧値と直列抵抗ストリングからの電圧値を比較し、その結果を最上位ビット (MSB) から変換するレジスタです。

最下位ビット (LSB) までデジタル値に変換すると (A/D変換終了)、SARレジスタの内容はA/D変換結果レジスタ (ADCR) に転送されます。

(6) A/D変換結果レジスタ (ADCR)

A/D変換が終了するたびに、逐次変換レジスタから変換結果がロードされ、A/D変換結果を上位10ビットに保持します（下位6ビットは0に固定）。

(7) 制御回路

A/D変換が終了するか、パワーフェイル検出機能使用時、A/D変換結果（ADCRレジスタ値）とパワーフェイル比較しきい値レジスタ（PFT）の値との大小比較を行い、比較条件に合致した場合のみINTAD発生します。

(8) AV_{REF}端子

A/Dコンバータのアナログ電源端子 / 基準電圧を入力する端子です。A/Dコンバータを使用しないときでも、常にV_{DD}端子と同電位で使用してください。

AV_{REF}、AV_{SS}間にかかる電圧に基づいて、ANI0-ANI7に入力される信号をデジタル信号に変換します。

(9) AV_{SS}端子

A/Dコンバータのグランド電位端子です。A/Dコンバータを使用しないときでも、常にV_{SS}端子と同電位で使用してください。

(10) A/Dコンバータ・モード・レジスタ (ADM)

A/D変換するアナログ入力の変換時間、変換動作の開始 / 停止を設定するレジスタです。

(11) アナログ入力チャネル指定レジスタ (ADS)

A/D変換するアナログ電圧の入力ポートを指定するレジスタです。

(12) パワーフェイル比較モード・レジスタ (PFM)

パワーフェイル監視モードを設定するレジスタです。

(13) パワーフェイル比較しきい値レジスタ (PFT)

A/D変換結果レジスタ（ADCR）と大小比較する場合のしきい値を設定するレジスタです。

12.3 A/Dコンバータで使用するレジスタ

A/Dコンバータは、次の5種類のレジスタを使用します。

- ・ A/Dコンバータ・モード・レジスタ (ADM)
- ・ アナログ入力チャネル指定レジスタ (ADS)
- ・ A/D変換結果レジスタ (ADCR)
- ・ パワーフェイル比較モード・レジスタ (PFM)
- ・ パワーフェイル比較しきい値レジスタ (PFT)

(1) A/Dコンバータ・モード・レジスタ (ADM)

A/D変換するアナログ入力の変換時間、変換動作の開始/停止を設定するレジスタです。

ADMは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、00Hになります。

図12-3 A/Dコンバータ・モード・レジスタ (ADM) のフォーマット

アドレス：FF28H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
ADM	ADCS	0	FR2	FR1	FR0	0	0	ADCE

ADCS	A/D変換動作の制御
0	変換動作停止
1	変換動作許可

FR2	FR1	FR0	変換時間の選択 ^{注1}				
			fx = 2 MHz	fx = 8.38 MHz	fx = 10 MHz	fx = 16 MHz	
0	0	0	288/fx	144 μ s	34.3 μ s	28.8 μ s	18 μ s
0	0	1	240/fx	120 μ s	28.6 μ s	24.0 μ s	15 μ s
0	1	0	192/fx	96 μ s	22.9 μ s	19.2 μ s	12 μ s
1	0	0	144/fx	72 μ s	17.2 μ s	14.4 μ s	9 μ s
1	0	1	120/fx	60 μ s	14.3 μ s	12.0 μ s	7.5 μ s
1	1	0	96/fx	48 μ s	11.5 μ s	9.6 μ s	6 μ s
上記以外			設定禁止				

ADCE	昇圧基準電圧生成回路の動作制御 ^{注2}
0	基準電圧生成回路の動作停止
1	基準電圧生成回路の動作許可

注1．A/D変換時間が次の時間になるように設定してください。

- ・ 標準品，(A) 水準品：14 μ s以上100 μ s未満
- ・ (A1) 水準品：14 μ s以上60 μ s未満


注2. 低電圧動作を実現するために、昇圧回路を内蔵しています。昇圧の基準となる基準電圧を生成する回路は、ADCEで動作制御され、動作開始から安定するまでに、14 μ sかかります。このため、ADCEに1を設定してから14 μ s以上経過したあとに、ADCSに1を設定することで、最初の変換結果より有効となります。

表12-2 ADCSとADCEの設定

ADCS	ADCE	A/D変換動作
0	0	停止状態（DC電力消費パスは存在しません）
0	1	変換待機モード（基準電圧生成回路のみ電力を消費）
1	0	変換モード（基準電圧生成回路動作停止 ^注 ）
1	1	変換モード（基準電圧生成回路動作）

注 最初の1変換目のデータは使用禁止です。

図12-4 昇圧基準電圧生成回路使用時のタイミング・チャート



注 ADCEビットの立ち上がりから、ADCSビットの立ち上がりまでの時間は基準電圧安定のため14 μ s以上が必要です。

注意1. FR0-FR2を同一データ以外に書き換える場合は、いったんA/D変換動作を停止させたのちに行ってください。

2. A/Dコンバータのサンプリング時間とA/D変換開始遅延時間については、12.6 A/Dコンバータの注意事項の(11)を参照してください。

3. ADMにデータを書き込むと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ADMにデータを書き込まないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。

(2) アナログ入力チャンネル指定レジスタ (ADS)

A/D変換するアナログ電圧の入力ポートを指定するレジスタです。

ADSは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、00Hになります。

図12 - 5 アナログ入力チャンネル指定レジスタ (ADS) のフォーマット

アドレス：FF29H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
ADS	0	0	0	0	0	ADS2	ADS1	ADS0

ADS2	ADS1	ADS0	アナログ入力チャンネルの指定
0	0	0	ANI0
0	0	1	ANI1
0	1	0	ANI2
0	1	1	ANI3
1	0	0	ANI4
1	0	1	ANI5
1	1	0	ANI6
1	1	1	ANI7

注意1. ビット3-7には必ず0を設定してください。

2. ADSにデータを書き込むと、ウェイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ADSにデータを書き込まないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。

(3) A/D変換結果レジスタ (ADCR)


A/D変換結果を保持する16ビットのレジスタです。下位6ビットは“0”固定です。A/D変換が終了するたびに、逐次変換レジスタから変換結果がロードされます。ADCRには最上位ビット (MSB) から順に格納されます。FF09Hには変換結果の上位8ビットが、FF08Hには変換結果の下位2ビットが入ります。

ADCRは、16ビット・メモリ操作命令で読み出せます。

$\overline{\text{RESET}}$ 入力により、不定になります。

図12 - 6 A/D変換結果レジスタ (ADCR) のフォーマット

アドレス：FF08H, FF09H リセット値：不定 R



注意1. A/Dコンバータ・モード・レジスタ (ADM), アナログ入力チャンネル指定レジスタ (ADS) に対して書き込み動作を行ったとき、ADCRの内容は不定となることがあります。変換結果は、変換動作終了後、ADM, ADS に対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。

2. ADCRからデータを読み出すと、ウェイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ADCRからデータを読み出さないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。

(4) パワーフェイル比較モード・レジスタ (PFM)

パワーフェイル比較モード・レジスタ (PFM) は、A/D変換結果 (ADCRレジスタ値) とパワーフェイル比較しきい値レジスタ (PFT) の値との大小比較の動作を制御するレジスタです。

PFMは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

図12-7 パワーフェイル比較モード・レジスタ (PFM) のフォーマット

アドレス：FF2AH リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
PFM	PFEN	PFCM	0	0	0	0	0	0

PFEN	パワーフェイル比較許可
0	パワーフェイル比較停止 (通常のA/Dコンバータとして使用)
1	パワーフェイル比較許可 (パワーフェイル検出として使用)

PFCM		パワーフェイル比較モードの選択
0	ADCRの上位 8ビット PFT	割り込み要求信号 (INTAD) 発生
	ADCRの上位 8ビット < PFT	INTAD発生なし
1	ADCRの上位 8ビット PFT	INTAD発生なし
	ADCRの上位 8ビット < PFT	INTAD発生

注意 PFMにデータを書き込むと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、PFMにデータを書き込まないでください。詳細は第31章 ウエイトに関する注意事項を参照してください。

(5) パワーフェイル比較しきい値レジスタ (PFT)

パワーフェイル比較しきい値レジスタ (PFT) は、A/Dの変換結果と大小比較を行う場合のしきい値を設定するレジスタです。

PFTの8ビット・データとA/D変換結果10ビットの上位8ビット (FF09H) が比較されます。

PFTは、8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

図12-8 パワーフェイル比較しきい値レジスタ (PFT) のフォーマット

アドレス：FF2BH リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
PFT	PFT7	PFT6	PFT5	PFT4	PFT3	PFT2	PFT1	PFT0

注意 PFTにデータを書き込むと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、PFTにデータを書き込まないでください。詳細は第31章 ウエイトに関する注意事項を参照してください。

12.4 A/Dコンバータの動作

12.4.1 A/Dコンバータの基本動作

A/D変換するチャンネルをアナログ入力チャンネル指定レジスタ (ADS) で1チャンネル選択してください。

ADCEをセット (1) し, 14 μ s以上ウエイトしてください。

ADCSをセット (1) し, 変換動作を開始します。

(から までハードウェアでの動作)

選択したアナログ入力チャンネルに入力している電圧を, サンプル&ホールド回路でサンプリングします。

一定時間サンプリングを行うとサンプル&ホールド回路はホールド状態となり, 入力したアナログ電圧をA/D変換が終了するまで保持します。

逐次変換レジスタ (SAR) のビット9をセットし, タップ・セレクタは直列抵抗ストリングの電圧タップを (1/2) AVREFにします。

直列抵抗ストリングの電圧タップとアナログ入力との電圧差を電圧コンパレータで比較します。もし, アナログ入力 (1/2) AVREFよりも大きければ, SARのMSBをセットしたままです。また, (1/2) AVREFよりも小さければ, MSBはリセットします。

次にSARのビット8が自動的にセットし, 次の比較に移ります。ここではすでに結果がセットしているビット9の値によって, 次に示すように直列抵抗ストリングの電圧タップを選択します。

・ビット9 = 1 : (3/4) AVREF

・ビット9 = 0 : (1/4) AVREF

この電圧タップとアナログ入力電圧を比較し, その結果でSARのビット8を次のように操作します。

・アナログ入力電圧 \geq 電圧タップ : ビット8 = 1

・アナログ入力電圧 < 電圧タップ : ビット8 = 0

このような比較をSARのビット0まで続けます。

10ビットの比較が終了したとき, SARには有効なデジタルの結果が残り, その値がA/D変換結果レジスタ (ADCR) に転送され, ラッチします。


同時に, A/D変換終了割り込み要求 (INTAD) を発生させることができます。

以降 から までの動作をADCS = 0になるまで繰り返します。

A/Dコンバータを停止する場合は, ADCS = 0にしてください。

ADCE = 1の状態から, 再度A/D変換する場合は, から開始してください。ただしADCE = 0の状態から, 再度A/Dコンバータを動作させる場合は, から行ってください。

図12 - 9 A/Dコンバータの基本動作



A/D変換動作は、ソフトウェアによりA/Dコンバータ・モード・レジスタ (ADM) のビット7 (ADCS) をリセット (0) するまで連続的に行われます。

A/D変換動作中に、ADM、アナログ入力チャンネル指定レジスタ (ADS)、パワーフェイル比較モード・レジスタ (PFM)、パワーフェイル比較しきい値レジスタ (PFT) のいずれかに対して書き込み操作を行うと変換動作は初期化され、ADCSビットがセット (1) されていれば、最初から変換を開始します。

A/D変換結果レジスタ (ADCR) は、 $\overline{\text{RESET}}$ により不定となります。

12.4.2 入力電圧と変換結果

アナログ入力端子 (ANI0-ANI7) に入力されたアナログ入力電圧と理論上のA/D変換結果 (A/D変換結果レジスタ (ADCR)) には次式に示す関係があります。

$$SAR = INT \left(\frac{V_{AIN}}{AV_{REF}} \times 1024 + 0.5 \right)$$

$$ADCR = SAR \times 64$$


または、

$$\left(ADCR - 0.5 \right) \times \frac{AV_{REF}}{1024} < V_{AIN} < \left(ADCR + 0.5 \right) \times \frac{AV_{REF}}{1024}$$

- INT () : () 内の値の整数部を返す関数
- V_{AIN} : アナログ入力電圧
- AV_{REF} : AV_{REF} 端子電圧
- ADCR : A/D変換結果レジスタ (ADCR) の値
- SAR : 逐次変換レジスタ

図12 - 10にアナログ入力電圧とA/D変換結果の関係を示します。

図12 - 10 アナログ入力電圧とA/D変換結果の関係



12.4.3 A/Dコンバータの動作モード

A/Dコンバータの動作モードは、セレクト・モードになっています。アナログ入力チャネル指定レジスタ (ADS) によってANI0-ANI7からアナログ入力を1チャネル選択し、A/D変換を行います。

また、パワーフェイル比較モード・レジスタ (PFM) のビット7 (PFEN) の設定により、次の2種類の機能を選択できます。

- ・通常の10ビットA/Dコンバータ (PFEN = 0)
- ・パワーフェイル検出機能 (PFEN = 1)

(1) A/D変換動作 (PFEN = 0の場合)


A/Dコンバータ・モード・レジスタ (ADM) のビット7 (ADCS) に1、パワーフェイル比較モード・レジスタ (PFM) のビット7 (PFEN) に0を設定することにより、アナログ入力チャネル指定レジスタ (ADS) で指定したアナログ入力端子に印加されている電圧のA/D変換動作を開始します。

A/D変換動作が終了すると、変換結果をA/D変換結果レジスタ (ADCR) に格納し、割り込み要求信号 (INTAD) を発生します。A/D変換動作が一度起動し、1回のA/D変換が終了すると、ただちに次のA/D変換動作を開始します。新たなデータをADSに書き込むまで繰り返しA/D変換動作を行います。

A/D変換動作中に、ADM, ADS, パワーフェイル比較モード・レジスタ (PFM), パワーフェイル比較しきい値レジスタ (PFT) を書き換えると、そのとき行っていたA/D変換動作を中断し、再度、最初からA/D変換動作を開始します。

また、A/D変換動作中に、ADCSに0を書き込むと、ただちにA/D変換動作を停止します。このとき変換結果は不定となります。

図12 - 11 A/D変換動作



備考1 . n = 0-7

2 . m = 0-7

(2) パワーフェイル検出機能 (PFEN = 1の場合)

A/Dコンバータ・モード・レジスタ (ADM) のビット7 (ADCS) に1, パワーフェイル比較モード・レジスタ (PFM) のビット7 (PFEN) に1を設定することにより, アナログ入力チャネル指定レジスタ (ADS) で指定したアナログ入力端子に印加されている電圧のA/D変換動作を開始します。

A/D変換動作が終了すると, 変換結果をA/D変換結果レジスタ (ADCR) に格納し, パワーフェイル比較しきい値レジスタ (PFT) との大小比較を行い, PFMのビット6 (PFCM) に指定された条件のもとで割り込み要求信号 (INTAD) が発生します。


PFEN = 1かつPFCM = 0の場合

A/D変換終了のタイミングで, ADCRの上位8ビットとPFTの値を比較し, ADCRの上位8ビットPFTの場合のみINTADが発生します。

PFEN = 1かつPFCM = 1の場合

A/D変換終了のタイミングで, ADCRの上位8ビットとPFTの値を比較し, ADCRの上位8ビット < PFTの場合のみINTADが発生します。

図12 - 12 パワーフェイル検出 (PFEN = 1かつPFCM = 0の場合)



注 INTADが出力されてから次の変換終了までの間に変換結果を読み出さないと, 次の変換結果に変わってしまいます。

備考 n = 0-7

次に設定方法を説明します。

・ A/D変換動作として使用する場合

A/Dコンバータ・モード・レジスタ (ADM) のビット0 (ADCE) をセット (1)
 アナログ入力チャンネル指定レジスタ (ADS) のビット2-0 (ADS2-ADS0) とADMのビット5-3 (FR2-FR0) で、チャンネルと変換時間を選択
 ADMのビット7 (ADCS) をセット (1) し、A/D変換動作開始
 割り込み要求信号 (INTAD) 発生
 A/D変換データをA/D変換結果レジスタ (ADCR) に転送

< チャンネルを変更する >

ADSのビット2-0 (ADS2-ADS0) で、チャンネルを変更し、A/D変換動作開始
 割り込み要求信号 (INTAD) 発生
 A/D変換データをA/D変換結果レジスタ (ADCR) に転送

< A/D変換を終了する >

ADCSをクリア (0)
 ADCEをクリア (0)

- 注意1.** から までの間は14 μ s以上空けてください。
2. と の順番が逆でも問題ありません。
 3. は省略可能です。ただし、この場合には のあとの1回目のA/D変換結果は使用しないでください。
 4. から までの時間は、ADMのビット5-3 (FR2-FR0) で設定した変換時間とは異なります。から までの時間が、FR2-FR0で設定した変換時間となります。

・ パワーフェイル機能として使用する場合

パワーフェイル比較モード・レジスタ (PFM) のビット7 (PFEN) をセット (1)
 PFMのビット6 (PFCM) でパワーフェイル比較条件を設定
 A/Dコンバータ・モード・レジスタ (ADM) のビット0 (ADCE) をセット (1)
 アナログ入力チャンネル指定レジスタ (ADS) のビット2-0 (ADS2-ADS0) とADMのビット5-3 (FR2-FR0) で、チャンネルと変換時間を選択
 パワーフェイル比較しきい値レジスタ (PFT) にしきい値を設定
 ADMのビット7 (ADCS) をセット (1)
 A/D変換データをA/D変換結果レジスタ (ADCR) に転送
 ADCRの上位8ビットとPFTとの大小比較を行い、条件が一致した場合に割り込み要求信号 (INTAD) 発生

< チャンネルを変更する >

ADSのビット2-0 (ADS2-ADS0) で、チャンネルを変更
 A/D変換データをA/D変換結果レジスタ (ADCR) に転送
 ADCRの上位8ビットとパワーフェイル比較しきい値レジスタ (PFT) との大小比較を行い、条件が一致した場合に割り込み要求信号 (INTAD) 発生

< A/D変換を終了する >

ADCSをクリア (0)
 ADCEをクリア (0)

- 注意1. から までの間は14 μ s以上空けてください。
2. , , の順番が入れ替わっても問題ありません。
 3. パワーフェイル機能を使用する場合, を省略することはできません。
 4. から までの時間は ,ADMのビット5-3(FR2-FR0)で設定した変換時間とは異なります。
から までの時間が ,FR2-FR0で設定した変換時間となります。

12.5 A/Dコンバータ特性表の読み方

A/Dコンバータに特有な用語について説明します。

(1) 分解能

識別可能な最小アナログ入力電圧、つまり、デジタル出力1ビットあたりのアナログ入力電圧の比率を1 LSB (Least Significant Bit) といいます。1 LSBのフルスケールに対する比率を%FSR (Full Scale Range) で表します。

分解能10ビットのとき

$$\begin{aligned} 1 \text{ LSB} &= 1/2^{10} = 1/1024 \\ &= 0.098 \% \text{FSR} \end{aligned}$$

精度は分解能とは関係なく、総合誤差によって決まります。

(2) 総合誤差

実測値と理論値との差の最大値を指しています。

ゼロスケール誤差、フルスケール誤差、積分直線性誤差、微分直線性誤差およびそれらの組み合わせから生じる誤差を総合した誤差を表しています。

なお、特性表の総合誤差には量子化誤差は含まれていません。

(3) 量子化誤差

アナログ値をデジタル値に変換するとき、必然的に生じる $\pm 1/2$ LSBの誤差です。A/Dコンバータでは、 $\pm 1/2$ LSBの範囲にあるアナログ入力電圧は、同じデジタル・コードに変換されるため、量子化誤差を避けることはできません。

なお、特性表の総合誤差、ゼロスケール誤差、フルスケール誤差、積分直線性誤差、微分直線性誤差には含まれていません。

図12-13 総合誤差





図12-14 量子化誤差



(4) ゼロスケール誤差

デジタル出力が0.....000から0.....001に変化するときの、アナログ入力電圧の実測値と理論値(1/2 LSB)との差を表します。実測値が理論値よりも大きい場合は、デジタル出力が0.....001から0.....010に変化するときの、アナログ入力電圧の実測値と理論値(3/2 LSB)との差を表します。

(5) フルスケール誤差

デジタル出力が1.....110から1.....111に変化するときの、アナログ入力電圧の実測値と理論値(フルスケール - 3/2 LSB)との差を表します。

(6) 積分直線性誤差

変換特性が、理想的な直線関係から外れている程度を表します。ゼロスケール誤差、フルスケール誤差を0としたときの、実測値と理想直線との差の最大値を表します。

(7) 微分直線性誤差

理想的にはあるコードを出力する幅は1 LSBですが、あるコードを出力する幅の実測値と理想値との差を表します。

図12 - 15 ゼロスケール誤差




図12 - 16 フルスケール誤差




図12 - 17 積分直線性誤差





図12 - 18 微分直線性誤差




(8) 変換時間

サンプリングを開始してから、デジタル出力が得られるまでの時間を表します。
 特性表の変換時間にはサンプリング時間が含まれています。

(9) サンプリング時間

アナログ電圧をサンプル&ホールド回路に取り込むため、アナログ・スイッチがオンしている時間です。



12.6 A/Dコンバータの注意事項

(1) スタンバイ・モード時の動作電流について

A/Dコンバータは、スタンバイ・モード時には動作が停止します。このときA/Dコンバータ・モード・レジスタ (ADM) のビット7 (ADCS) =0, およびビット0 (ADCE) =0にすることにより、動作電流を低減させることができます (図12 - 2を参照)。

(2) ANI0-ANI7入力範囲について

ANI0-ANI7入力電圧は規格の範囲内でご使用ください。特に AV_{REF} 以上, AV_{SS} 以下 (絶対最大定格の範囲内でも) の電圧が入力されると、そのチャンネルの変換値が不定となります。また、ほかのチャンネルの変換値にも影響を与えることがあります。

(3) 競合動作について

変換終了時のA/D変換結果レジスタ (ADCR) ライトと命令によるADCRリードとの競合

ADCRリードが優先されます。リードしたあと、新しい変換結果がADCRにライトされます。


変換終了時のADCRライトとA/Dコンバータ・モード・レジスタ (ADM) ライト、またはアナログ入力チャンネル指定レジスタ (ADS) ライトの競合

ADMまたはADSへのライトが優先されます。ADCRへのライトはされません。また、変換終了割り込み信号 (INTAD) も発生しません。

(4) ノイズ対策について

10ビット分解能を保つためには、 AV_{REF} , ANI0-ANI7端子へのノイズに注意する必要があります。アナログ入力源の出カインピーダンスが高いほど影響が大きくなりますので、ノイズを低減するために図12 - 19のようにCを外付けすることを推奨します。

図12 - 19 アナログ入力端子の処理



(5) ANI0/P20-ANI7/P27

アナログ入力 (ANI0-ANI7) 端子は入力ポート (P20-P27) 端子と兼用になっています。

ANI0-ANI7のいずれかを選択してA/D変換をする場合、変換中にポート2に対してアクセスしないでください。変換分解能が低下することがあります。

A/D変換中の端子に隣接する端子へデジタル・パルスを印加すると、カップリング・ノイズによってA/D変換値が期待どおりに得られないこともあります。したがって、A/D変換中の端子に隣接する端子へのパルス印加はしないようにしてください。

(6) ANI0-ANI7端子の入力インピーダンスについて

このA/Dコンバータでは、変換時間の約1/6程度の間、内部のサンプリング・コンデンサに充電して、サンプリングを行っています。

したがって、サンプリング中以外はリーク電流だけであり、サンプリング中にはコンデンサに充電するための電流も流れるので、入力インピーダンスは変動して意味がありません。

ただし、十分にサンプリングするためには、アナログ入力源の出力インピーダンスを10 k Ω 以下にするか、ANI0-ANI7端子に100 pF程度のコンデンサを付けることを推奨します (図12 - 19参照)。

(7) AVREF端子の入力インピーダンスについて

AVREF端子とAVSS端子の間には数十k Ω の直列抵抗ストリングが接続されています。

したがって、基準電圧源の出力インピーダンスが高い場合、AVREF端子とAVSS端子の間の直列抵抗ストリングと直列接続することになり、基準電圧の誤差が大きくなります。


(8) 割り込み要求フラグ (ADIF) について

アナログ入力チャンネル指定レジスタ (ADS) を変更しても割り込み要求フラグ (ADIF) はクリアされません。

したがって、A/D変換中にアナログ入力端子の変更を行った場合、ADS書き換え直前に、変更前のアナログ入力に対するA/D変換結果およびADIFがセットされている場合があります。ADS書き換え直後にADIFを読み出すと、変換後のアナログ入力に対するA/D変換が終了していないにもかかわらずADIFがセットされていることとなりますので注意してください。

また、A/D変換を一度停止させて再開する場合は、再開する前にADIFをクリアしてください。

図12 - 20 A/D変換終了割り込み要求発生タイミング



備考1 . n = 0-7

2 . m = 0-7

(9) A/D変換スタート直後の変換結果について

ADCEビット = 1にしてから、 $14 \mu\text{s}$ 以内にADCSビット = 1にした場合、もしくはADCEビット = 0の状態、ADCSビット = 1にした場合は、A/D変換動作をスタートした直後のA/D変換値は定格を満たさないことがあります。A/D変換終了割り込み要求 (INTAD) をポーリングし、最初の変換結果を廃棄するなどの対策を行ってください。

(10) A/D変換結果レジスタ (ADCR) の読み出しについて

A/Dコンバータ・モード・レジスタ (ADM)、アナログ入力チャンネル指定レジスタ (ADS) に対して書き込み動作を行ったとき、ADCRの内容は不定となることがあります。変換結果は、変換動作終了後、ADM、ADSに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。

(11) A/Dコンバータのサンプリング時間とA/D変換開始遅延時間について

A/Dコンバータのサンプリング時間は、A/Dコンバータ・モード・レジスタ (ADM) の設定値によって異なります。また、A/Dコンバータを動作許可してから実際にサンプリングが行われるまで遅延時間が存在します。

A/D変換時間を厳密に必要とするセットの場合、図12 - 21と表12 - 3に示す内容をご確認ください。

図12 - 21 A/DコンバータのサンプリングとA/D変換開始遅延のタイミング




表12 - 3 A/Dコンバータのサンプリング時間とA/D変換開始遅延時間 (ADM設定値)

FR2	FR1	FR0	変換時間	サンプリング時間	A/D変換開始遅延時間 ^注	
					MIN.	MAX
0	0	0	288/fx	40/fx	32/fx	36/fx
0	0	1	240/fx	32/fx	28/fx	32/fx
0	1	0	192/fx	24/fx	24/fx	28/fx
1	0	0	144/fx	20/fx	16/fx	18/fx
1	0	1	120/fx	16/fx	14/fx	16/fx
1	1	0	96/fx	12/fx	12/fx	14/fx
上記以外			設定禁止	-	-	-

注 A/D変換開始遅延時間はウェイト期間後の時間になります。ウェイトについては第31章 ウェイトに関する注意事項を参照してください。

備考 fx : 高速システム・クロック発振周波数

(12) ウェイトが発生するレジスタについて

CPUがサブシステム・クロックで動作し、かつ高速システム・クロックが発振を停止しているときに、ADCRレジスタからデータの読み出しを、ADM, ADS, PFM, PFTレジスタへデータの書き込みをしないでください。

(13) 内部等価回路について

アナログ入力部の等価回路を次に示します。

図12 - 22 ANIn端子内部等価回路




表12 - 4 等価回路の各抵抗と容量値 (参考値)

AV_{REF}	R1	R2	C1	C2	C3
2.7 V	12 k	8 k	8 pF	3 pF	0.6 pF
4.5 V	4 k	2.7 k	8 pF	1.4 pF	0.6 pF

備考1. 表12 - 4の各抵抗と容量値は保証値ではありません。

2. n = 0-7

第13章 シリアル・インタフェースUART0

13.1 シリアル・インタフェースUART0の機能

シリアル・インタフェースUART0には、次の2種類のモードがあります。

(1) 動作停止モード

シリアル通信を行わないときに使用するモードです。消費電力を低減できます。

詳細については13.4.1 **動作停止モード**を参照してください。

(2) アシクロナス・シリアル・インタフェース (UART) モード

機能の概要を次に示します。

詳細については13.4.2 **アシクロナス・シリアル・インタフェース (UART) モード**、13.4.3 **専用ポー・レート・ジェネレータ**を参照してください。

- ・2端子構成 TxD0：送信データの出力端子
RxD0：受信データの入力端子
- ・通信データのデータ長は7ビット / 8ビット可変
- ・専用の5ビット・ポー・レート・ジェネレータを内蔵していることにより、任意のポー・レートが設定可能
- ・送信動作と受信動作は独立して動作することが可能
- ・動作クロックは、4本のクロック入力選択可能
- ・通信データの先頭ビットは、LSB固定

注意1．シリアル・インタフェースUART0への供給クロックが停止しない場合（例：HALTモード）では、正常動作が続きます。シリアル・インタフェースUART0への供給クロックが停止する場合（例：STOPモード）では、各レジスタは、クロック停止直前の値を保持したまま動作を停止します。TxD0端子出力も同様に、クロック停止直前の値を保持し出力します。ただし、クロック供給再開後の動作は保証していないので、再開後はPOWER0 = 0, RXE0 = 0, TXE0 = 0となるように回路をリセットしてください。

- 2．通信開始する場合、POWER0 = 1に設定後、TXE0 = 1（送信）またはRXE0 = 1（受信）に設定してください。
- 3．TXE0とRXE0は、BRGC0で設定した基本クロック（ f_{CLK0} ）により、同期化されています。再び送信動作または受信動作を許可する場合は、TXE0 = 0またはRXE0 = 0に設定してから基本クロック2クロック以降にTXE0 = 1またはRXE0 = 1を設定してください。基本クロック2クロック以内に設定すると、送信回路または受信回路を初期化できない場合があります。


13.2 シリアル・インタフェースUART0の構成

シリアル・インタフェースUART0は、次のハードウェアで構成しています。

表13-1 シリアル・インタフェースUART0の構成

項 目	構 成
レジスタ	受信バッファ・レジスタ0 (RXB0) 受信シフト・レジスタ0 (RXS0) 送信シフト・レジスタ0 (TXS0)
制御レジスタ	アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0) ポー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0) ポート・モード・レジスタ1 (PM1) ポート・レジスタ1 (P1)

図13-1 シリアル・インタフェースUART0のブロック図



(1) 受信バッファ・レジスタ0 (RXB0)

受信シフト・レジスタ0 (RXS0) で変換したパラレル・データを格納するための8ビット・レジスタです。データを1バイト受信するごとに新たな受信データが転送されます。

データ長を7ビットに指定した場合、受信データはRXB0のビット0-6に転送され、RXB0のMSBは必ず0になります。

オーバラン・エラー (OVE0) が発生した場合、そのときの受信データはRXB0には転送されません。

RXB0は8ビット・メモリ操作命令で読み出せます。書き込みはできません。

$\overline{\text{RESET}}$ 入力、 $\text{POWER0} = 0$ によりFFHとなります。

(2) 受信シフト・レジスタ0 (RXS0)

RxD0端子に入力されたシリアル・データをパラレル・データに変換するレジスタです。

RXS0はプログラムで直接操作できません。

(3) 送信シフト・レジスタ0 (TXS0)

送信データを設定するためのレジスタです。TXS0にデータを書き込むことにより、送信動作が起動し、シリアル・データをTxD0端子から送信します。

TXS0は8ビット・メモリ操作命令で書き込めます。読み出しはできません。

$\overline{\text{RESET}}$ 入力、 $\text{POWER0} = 0$ 、 $\text{TXE0} = 0$ によりFFHとなります。

注意 TXS0に送信データを書き込んでから送信完了割り込み信号 (INTST0) が発生するまで、次の送信データを書き込まないでください。

13.3 シリアル・インタフェースUART0を制御するレジスタ

シリアル・インタフェースUART0は、次の5種類のレジスタで制御します。

- ・アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0)
- ・アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0)
- ・ポー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0)
- ・ポート・モード・レジスタ1 (PM1)
- ・ポート・レジスタ1 (P1)

(1) アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0)

シリアル・インタフェースUART0のシリアル通信動作を制御する8ビット・レジスタです。

ASIM0は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、01Hになります。

図13-2 アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のフォーマット (1/2)

アドレス : FF70H リセット時 : 01H R/W

略号	[7]	[6]	[5]	4	3	2	1	0
ASIM0	POWER0	TXE0	RXE0	PS01	PS00	CL0	SL0	1

POWER0	内部動作クロックの動作許可 / 禁止
0 ^{注1}	内部動作クロックの動作禁止 (ロウ・レベル固定), 内部回路を非同期リセットする ^{注2} 。
1	内部動作クロックの動作許可

TXE0	送信動作許可 / 禁止
0	送信動作禁止 (送信回路を同期リセットする)
1	送信動作許可

RXE0	受信動作許可 / 禁止
0	受信動作禁止 (受信回路を同期リセットする)
1	受信動作許可

注1. POWER0 = 0で、RxD0端子からの入力はハイ・レベルに固定されます。

2. リセットされるのはアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0), 送信シフト・レジスタ0 (TXS0), 受信バッファ・レジスタ0 (RXB0) です。

図13 - 2 アシクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のフォーマット (2/2)

PS01	PS00	送信動作	受信動作
0	0	パリティ・ビットを出力しない	パリティなしで受信
0	1	0パリティを出力	0パリティとして受信 ^注
1	0	奇数パリティを出力	奇数パリティとして判定を行う
1	1	偶数パリティを出力	偶数パリティとして判定を行う

CL0	送受信データのキャラクタ長指定
0	データのキャラクタ長 = 7ビット
1	データのキャラクタ長 = 8ビット

SL0	送信データのストップ・ビット数指定
0	ストップ・ビット数 = 1
1	ストップ・ビット数 = 2

注 「0パリティとして受信」を設定すると、パリティ判定を行いません。したがって、アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0) のビット2 (PE0) はセットされないため、エラー割り込みも発生しません。

- 注意1. 起動時はPOWER0 = 1にしてから、TXE0 = 1としてください。動作を停止するときにはTXE0 = 0にしてから、POWER0 = 0としてください。
2. 起動時はPOWER0 = 1にしてから、RXE0 = 1としてください。動作を停止するときにはRXE0 = 0にしてから、POWER0 = 0としてください。
 3. RxD0端子にハイ・レベルが入力された状態でPOWER0 = 1 RXE0 = 1と設定してください。ロウ・レベルのときにPOWER0 = 1 RXE0 = 1と設定すると、受信を開始してしまいます。
 4. TXE0とRXE0は、BRGC0で設定した基本クロック (f_{CLK0}) により、同期化されています。再び送信動作または受信動作を許可する場合は、TXE0 = 0またはRXE0 = 0に設定してから基本クロック2クロック以降にTXE0 = 1またはRXE0 = 1を設定してください。基本クロック2クロック以内に設定すると、送信回路または受信回路を初期化できない場合があります。
 5. PS01, PS00, CL0ビットを書き換えるときは、TXE0, RXE0ビットをクリア (0) してから行ってください。
 6. SL0ビットを書き換えるときは、TXE0をクリア (0) してから行ってください。また、受信は常に“ストップ・ビット数 = 1”として動作するので、SL0ビットの設定値の影響は受けません。
 7. ビット0には必ず1を設定してください。

(2) アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0)

シリアル・インタフェースUART0の受信終了時のエラー・ステータスを示すレジスタです。3ビットのエラー・フラグ (PE0, FE0, OVE0) で構成されています。

ASIS0は、8ビット・メモリ操作命令で読み出しのみ可能です。

$\overline{\text{RESET}}$ 入力, ASIS0のビット7 (POWER0) = 0, ビット5 (RXE0) = 0のいずれかにより, 00Hになります。また, 読み出しにより, 00Hになります。

図13 - 3 アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0) のフォーマット

アドレス : FF73H リセット時 : 00H R

略号	7	6	5	4	3	2	1	0
ASIS0	0	0	0	0	0	PE0	FE0	OVE0

PE0	パリティ・エラーを示すステータス・フラグ
0	POWER0 = 0およびRXE0 = 0に設定したとき, または, ASIS0レジスタのリード
1	受信完了時, 送信データのパリティとパリティ・ビットが一致しないとき

FE0	フレーミング・エラーを示すステータス・フラグ
0	POWER0 = 0およびRXE0 = 0に設定したとき, または, ASIS0レジスタのリード
1	受信完了時, ストップ・ビットが検出されないとき

OVE0	オーバラン・エラーを示すステータス・フラグ
0	POWER0 = 0およびRXE0 = 0に設定したとき, または, ASIS0レジスタのリード
1	RXB0レジスタに受信データがセットされ, それを読み出す前に次の受信動作が完了したとき

- 注意1 . PE0ビットの動作は, アシクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のPS01, PS00ビットの設定値により異なります。
- 2 . 受信データのストップ・ビットはストップ・ビット数に関係なく最初の1ビットだけをチェックします。
 - 3 . オーバラン・エラーが発生した場合, 次の受信データは受信バッファ・レジスタ0 (RXB0) には書き込まれず, データは破棄されます。
 - 4 . ASIS0からデータを読み出すと, ウェイトが発生します。またCPUがサブシステム・クロックで動作し, かつ高速システム・クロックが停止しているときに, ASIS0からデータを読み出さないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。

(3) ボー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0)

シリアル・インタフェースUART0の基本クロックの選択と5ビット・カウンタの分周値を設定するレジスタです。

BRGC0は、8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、1FHになります。

図13-4 ボー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0) のフォーマット

アドレス：FF71H リセット時：1FH R/W

略号	7	6	5	4	3	2	1	0
BRGC0	TPS01	TPS00	0	MDL04	MDL03	MDL02	MDL01	MDL00

TPS01	TPS00	基本クロック (f _{XCLK0}) 選択 ^{注1}
0	0	TM50の出力 ^{注2}
0	1	f _x /2 (5 MHz)
1	0	f _x /2 ³ (1.25 MHz)
1	1	f _x /2 ⁵ (312.5 kHz)

MDL04	MDL03	MDL02	MDL01	MDL00	k	5ビット・カウンタの出力クロック選択
0	0	x	x	x	x	設定禁止
0	1	0	0	0	8	f _{XCLK0} /8
0	1	0	0	1	9	f _{XCLK0} /9
0	1	0	1	0	10	f _{XCLK0} /10
.
.
.
1	1	0	1	0	26	f _{XCLK0} /26
1	1	0	1	1	27	f _{XCLK0} /27
1	1	1	0	0	28	f _{XCLK0} /28
1	1	1	0	1	29	f _{XCLK0} /29
1	1	1	1	0	30	f _{XCLK0} /30
1	1	1	1	1	31	f _{XCLK0} /31

注1. 基本クロックは次の条件を満たすように設定してください。

- ・V_{DD} = 4.0 ~ 5.5 V : 基本クロック 10 MHz
- ・V_{DD} = 3.3 ~ 4.0 V : 基本クロック 8.38 MHz
- ・V_{DD} = 2.7 ~ 3.3 V : 基本クロック 5 MHz
- ・V_{DD} = 2.5 ~ 2.7 V : 基本クロック 2.5 MHz (標準品, (A) 水準品のみ)

2. TM50の出力を基本クロックとして選択する場合、次の内容に注意してください。

- ・PWMモード (TMC506 = 1)

デューティ50%のクロックになるように設定し、事前に8ビット・タイマ/イベント・カウンタ50の動作を開始してください。

- ・TM50とCR50の一致でクリア&スタート・モード (TMC506 = 0)

タイマF/Fの反転動作を許可 (TMC501 = 1) し、事前に8ビット・タイマ/イベント・カウンタ50の動作を開始してください。

どちらのモードの場合でも、TO50端子をタイマ出力許可にする必要はありません。

注意1. CPUへの供給クロックに内蔵発振クロックを選択する場合, カウント・クロックに内蔵発振回路の分周クロックが供給されます。基本クロックが内蔵発振クロックの場合, シリアル・インタフェースUART0の動作は保証されません。

2. MDL04-MDL00ビットを書き換える場合は, ASIM0レジスタのビット6 (TXE0) = 0, ビット5 (RXE0) = 0にしてから行ってください。
3. 5ビット・カウンタの出力クロックをさらに1/2分周したものが, ボー・レート値となります。

備考1. f_{CLK0} : TPS01, TPS00ビットで選択した基本クロックの周波数

2. f_x : 高速システム・クロック発振周波数
3. k : MDL04-MDL00ビットで設定した値 ($k = 8, 9, 10, \dots, 31$)
4. x : 任意
5. () 内は, $f_x = 10$ MHz動作時
6. TMC506 : 8ビット・タイマ・モード・コントロール・レジスタ50 (TMC50) のビット6
TMC501 : TMC50のビット1

(4) ポート・モード・レジスタ1 (PM1)

ポート1の入力/出力を1ビット単位で設定するレジスタです。

P10/TxD0/SCK10端子をシリアル・インタフェースのデータ出力として使用するとき, PM10に0を, P10の出力ラッチに1を設定してください。

P11/RxD0/SI10端子をシリアル・インタフェースのデータ入力として使用するとき, PM11に1を設定してください。このときP11の出力ラッチは, 0または1のどちらでもかまいません。

PM1は, 1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により, FFHになります。

図13-5 ポート・モード・レジスタ1 (PM1) のフォーマット

アドレス : FF21H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n端子の入出力モードの選択 (n = 0-7)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

13.4 シリアル・インタフェースUART0の動作

シリアル・インタフェースUART0は、次の2種類のモードがあります。

- ・動作停止モード
- ・アシンクロナス・シリアル・インタフェース (UART) モード

13.4.1 動作停止モード

動作停止モードでは、シリアル通信を行いませんので、消費電力を低減できます。また、動作停止モードでは、端子を通常のポートとして使用できます。動作停止モードにする場合は、ASIM0のビット7, 6, 5 (POWER0, TXE0, RXE0) に0を設定してください。

(1) 使用するレジスタ

動作停止モードの設定は、アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0)で行います。

ASIM0は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、01Hになります。

アドレス：FF70H リセット時：01H R/W

略号	[7]	[6]	[5]	4	3	2	1	0
ASIM0	POWER0	TXE0	RXE0	PS01	PS00	CL0	SL0	1

POWER0	内部動作クロックの動作許可 / 禁止
0 ^{注1}	内部動作クロックの動作禁止 (ロウ・レベル固定), 内部回路を非同期リセットする ^{注2} 。

TXE0	送信動作許可 / 禁止
0	送信動作禁止 (送信回路を同期リセットする)

RXE0	受信動作許可 / 禁止
0	受信動作禁止 (受信回路を同期リセットする)

注1 . POWER0 = 0で、RxD0端子からの入力はハイ・レベルに固定されます。

2 . リセットされるのはアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0), 送信シフト・レジスタ0 (TXS0), 受信バッファ・レジスタ0 (RXB0)です。

注意 動作停止モードにするときはTXE0 = 0, RXE0 = 0にしてから、POWER0 = 0 にしてください。
起動時はPOWER0 = 1にしてから、TXE0 = 1, RXE0 = 1にしてください。

備考 RxD0/SI10/P11, TxD0/SCK10/P10端子を汎用ポートとして使用する場合は、第4章 ポート機能を参照してください。

13.4.2 アシクロナス・シリアル・インタフェース (UART) モード

スタート・ビットに続く1バイトのデータを送受信するモードで、全二重動作が可能です。

UART専用ボー・レート・ジェネレータを内蔵しており、広範囲な任意のボー・レートで通信できます。

(1) 使用するレジスタ

- ・アシクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0)
- ・アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0)
- ・ボー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0)
- ・ポート・モード・レジスタ1 (PM1)
- ・ポート・レジスタ1 (P1)

UARTモードの基本的な動作設定手順例は次のようになります。

BRGC0レジスタを設定 (図13 - 4を参照)

ASIM0レジスタのビット1-4 (SL0, CL0, PS00, PS01) を設定 (図13 - 2を参照)

ASIM0レジスタのビット7 (POWER0) をセット (1)

ASIM0レジスタのビット6 (TXE0) をセット (1) 送信可能

ASIM0レジスタのビット5 (RXE0) をセット (1) 受信可能

TXS0レジスタにデータを書き込み データ送信開始

注意 ポート・モード・レジスタとポート・レジスタの設定手順は、通信相手との関係を考慮して、行ってください。

レジスタの設定と端子の関係を次に示します。

表13 - 2 レジスタの設定と端子の関係

POWER0	TXE0	RXE0	PM10	P10	PM11	P11	UART0 の動作	端子機能	
								TxD0/SCK10/P10	RxD0/SI10/P11
0	0	0	x ^注	x ^注	x ^注	x ^注	停止	SCK10/P10	SI10/P11
1	0	1	x ^注	x ^注	1	x	受信	SCK10/P10	RxD0
	1	0	0	1	x ^注	x ^注	送信	TxD0	SI10/P11
	1	1	0	1	1	x	送受信	TxD0	RxD0

注 ポート機能として設定することができます。

備考 x : don't care

POWER0 : アシクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のビット7

TXE0 : ASIM0のビット6

RXE0 : ASIM0のビット5

PM1x : ポート・モード・レジスタ


P1x : ポートの出力ラッチ

(2) 通信動作

(a) 通常送受信データ・フォーマットと波形例

通常送受信データのフォーマットと波形例を図13 - 6, 13 - 7に示します。

図13 - 6 通常UART送受信データのフォーマット




1データ・フレームは次に示すビットで構成されています。

- ・ スタート・ビット..... 1ビット
- ・ キャラクタ・ビット... 7ビット/8ビット (LSBファースト)
- ・ パリティ・ビット..... 偶数パリティ / 奇数パリティ / 0パリティ / パリティなし
- ・ ストップ・ビット..... 1ビット / 2ビット


1データ・フレーム内のキャラクタ・ビット長の指定, パリティ選択, ストップ・ビット長の指定は, アシクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) によって行います。

図13 - 7 通常UART送受信データの波形例


1. データ長 : 8ビット, パリティ : 偶数パリティ, ストップ・ビット : 1ビット, 通信データ : 55H



2. データ長 : 7ビット, パリティ : 奇数パリティ, ストップ・ビット : 2ビット, 通信データ : 36H



3. データ長 : 8ビット, パリティ : パリティなし, ストップ・ビット : 1ビット, 通信データ : 87H



(b) パリティの種類と動作

パリティ・ビットは通信データのビット誤りを検出するためのビットです。通常は、送信側と受信側のパリティ・ビットは同一の種類のもを使用します。偶数パリティと奇数パリティでは、1ビット（奇数個）の誤りを検出することができます。0パリティとパリティなしとは、誤りを検出することはできません。

(i) 偶数パリティ

・送信時

パリティ・ビットを含めた送信データ中の、値が“1”のビット数を偶数個にするように制御します。パリティ・ビットの値は次のようになります。

送信データ中に、値が“1”のビット数が奇数個：1

送信データ中に、値が“1”のビット数が偶数個：0

・受信時

パリティ・ビットを含めた受信データ中の、値が“1”のビット数をカウントし、奇数個であった場合にパリティ・エラーを発生します。

(ii) 奇数パリティ

・送信時

偶数パリティとは逆に、パリティ・ビットを含めた送信データ中の値に含まれる“1”のビット数を奇数個になるように制御します。

送信データ中に、値が“1”のビット数が奇数個：0

送信データ中に、値が“1”のビット数が偶数個：1

・受信時

パリティ・ビットを含めた受信データ中の、値が“1”のビット数をカウントし、偶数個であった場合にパリティ・エラーを発生します。

(iii) 0パリティ

送信時には、送信データによらずパリティ・ビットを“0”にします。

受信時にはパリティ・ビットの検出を行いません。したがって、パリティ・ビットが“0”でも“1”でもパリティ・エラーを発生しません。

(iv) パリティなし

送信データにパリティ・ビットを付加しません。

受信時にもパリティ・ビットがないものとして受信動作を行います。パリティ・ビットがないため、パリティ・エラーを発生しません。

(c) 送信

アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0)のビット7 (POWER0) をセット (1) すると, TxD0端子からハイ・レベル出力されます。次にASIM0のビット6 (TXE0) をセット (1) すると送信許可状態になり, 送信シフト・レジスタ0 (TXS0) に送信データを書き込むことによって送信動作は起動します。スタート・ビット, パリティ・ビット, ストップ・ビットは自動的に付加されます。

送信動作の開始により, スタート・ビットがTxD0端子から出力され, 続いてLSBより順次出力されます。送信が完了すると, ASIM0で設定したパリティ・ビット, ストップ・ビットが付加され, 最後に送信完了割り込み要求 (INTST0) が発生します。


次に送信するデータをTXS0に書き込むまで, 送信動作は中断します。

送信完了割り込み要求 (INTST0) のタイミングを図13 - 8に示します。INTST0は, 最後のストップ・ビット出力と同時に発生します。


注意 TXS0に送信データを書き込んでから送信完了割り込み信号 (INTST0) が発生するまで, 次の送信データを書き込まないでください。

図13 - 8 送信完了割り込み要求タイミング

1. ストップ・ビット長 : 1



2. ストップ・ビット長 : 2



(d) 受信


アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0)のビット7 (POWER0) をセット (1) し、次にASIM0のビット5 (RXE0) をセット (1) すると受信許可状態となり、RxD0端子入力のサンプリングを行います。

RxD0端子入力の立ち下がりを検出すると、ポー・レート・ジェネレータの5ビット・カウンタがカウントを開始し、ポー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0) の設定値をカウントした時点で、再度RxD0端子入力をサンプリング (図13 - 9の 印に相当) した結果、RxD0端子がロウ・レベルであれば、スタート・ビットと認識します。

スタート・ビットを検出したら、受信動作を開始し、設定されたポー・レートに合わせて、シリアル・データを順次、受信シフト・レジスタ0 (RXS0) に格納していきます。ストップ・ビットを受信したら、受信完了割り込み (INTSR0) を発生すると同時に、RXS0のデータは受信バッファ・レジスタ0 (RXB0) に書き込まれます。ただし、オーバラン・エラー (OVE0) が発生した場合、そのときの受信データはRXB0に書き込まれません。

受信途中に、パリティ・エラー (PE0) が発生しても、ストップ・ビットの受信位置までは、受信を継続し、受信完了後にエラー割り込み (INTSR0) を発生します。

図13 - 9 受信完了割り込み要求タイミング



- 注意1.** 受信エラー発生時にも受信バッファ・レジスタ0 (RXB0) は必ず読み出してください。RXB0を読み出さないと、次のデータ受信時にオーバラン・エラーが発生し、いつまでも受信エラーの状態が続いてしまいます。
2. 受信は、常に「ストップ・ビット数 = 1」として動作します。2ビット目のストップ・ビットは、無視されます。
 3. RXB0を読み出す前に、必ずアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0) を読み出してください。

(e) 受信エラー

受信動作時のエラーは、パリティ・エラー、フレーミング・エラー、オーバラン・エラーの3種類があります。データ受信の結果エラー・フラグがアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0) 内に立つと、受信エラー割り込み要求 (INTSR0) を発生します。

受信エラー割り込み処理内 (INTSR0) で、ASIS0の内容を読み出すことによって、いずれのエラーが受信時に発生したかを検出することができます (図13 - 3参照)。

ASIS0の内容は、ASIS0を読み出すことによって、リセット (0) されます。

表13 - 3 受信エラーの要因

受信エラー	要 因
パリティ・エラー	送信時のパリティ指定と受信データのパリティが一致しない
フレーミング・エラー	ストップ・ビットが検出されない
オーバラン・エラー	受信バッファ・レジスタ0 (RXB0) からデータを読み出す前に次のデータ受信完了


(f) 受信データのノイズ・フィルタ

プリスケアラ部出力の基本クロックでRxD0信号をサンプリングします。

サンプリング値が同じ値を2回取ると、一致検出器の出力が変化し、入力データとしてサンプリングされます。

また、回路は図13 - 10のようにになっているため、受信動作の内部での処理は、外部の信号状態より2クロック分遅れて動作することになります。

図13 - 10 ノイズ・フィルタ回路



13.4.3 専用ボー・レート・ジェネレータ

専用ボー・レート・ジェネレータは、ソース・クロック・セクタ部と5ビットのプログラマブル・カウンタにより構成され、UART0における送受信時のシリアル・クロックを生成します。

なお、5ビット・カウンタは送信用と受信用が別々に存在します。

(1) ボー・レート・ジェネレータの構成

・基本クロック

アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のビット7 (POWER0) = 1のとき、ボー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0) のビット7, 6 (TPS01, TPS00) で選択したクロックを各モジュールに供給します。このクロックを基本クロックと呼び、その周波数を f_{XCLK0} と呼びます。POWER0 = 0のときは、基本クロックはロウ・レベルに固定となります。

・送信用カウンタ

アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のビット7 (POWER0) = 0またはビット6 (TXE0) = 0のときはクリア (0) の状態で動作を停止します。

POWER0 = 1かつTXE0 = 1でカウントをスタートします。

最初の送信では送信シフト・レジスタ0 (TXS0) への書き込みでカウンタをクリア (0) します。


・受信用カウンタ

アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のビット7 (POWER0) = 0またはビット5 (RXE0) = 0のときはクリア (0) の状態で動作を停止します。

スタート・ビット検出によりカウントをスタートします。

1フレーム受信後は次のスタート・ビット検出まで動作を停止します。

図13 - 11 ポー・レート・ジェネレータの構成



- 備考** POWER0 : アシクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のビット7
 TXE0 : ASIM0のビット6
 RXE0 : ASIM0のビット5
 BRGC0 : ポー・レート・ジェネレータ・コントロール・レジスタ0

(2) シリアル・クロックの生成

ボー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0) の設定により、シリアル・クロックを生成できます。

BRGC0のビット7, 6 (TPS01, TPS00) により、5ビット・カウンタへの入力クロックの選択を、ビット4-0 (MDL04-MDL00) により、5ビット・カウンタの分周値を設定できます。

(a) ボー・レート

ボー・レートは次の式によって求められます。

$$\cdot \text{ボー・レート} = \frac{f_{\text{CLK0}}}{2 \times k} \text{ [bps]}$$

備考 f_{CLK0} : BRGC0レジスタのTPS01, TPS00ビットで選択した基本クロックの周波数

k : BRGC0レジスタのMDL04-MDL00ビットで設定した値 ($k = 8, 9, 10, \dots, 31$)

(b) ボー・レートの誤差

ボー・レート誤差は次の式によって求められます。

$$\cdot \text{誤差 (\%)} = \frac{\text{実際のボー・レート (誤差のあるボー・レート)}}{\text{希望するボー・レート (正常なボー・レート)}} - 1 \times 100 \text{ [\%]}$$

注意1 . 送信時のボー・レート誤差は、受信先の許容誤差以内にしてください。

2 . 受信時のボー・レート誤差は、(4) 受信時の許容ボー・レート範囲で示す範囲を満たすようにしてください。

例 基本クロックの周波数 = 2.5 MHz = 2,500,000 Hz

BRGC0レジスタのMDL04-MDL00ビットの設定値 = 10000B ($k = 16$)

目標ボー・レート = 76800 bps

$$\begin{aligned} \text{ボー・レート} &= 2.5 \text{ M} / (2 \times 16) \\ &= 2,500,000 / (2 \times 16) = 78125 \text{ [bps]} \end{aligned}$$

$$\begin{aligned} \text{誤差} &= (78125 / 76800 - 1) \times 100 \\ &= 1.725 \text{ [\%]} \end{aligned}$$

(3) ボー・レート設定例

表13-4 ボー・レート・ジェネレータ設定データ

ボー・レート [bps]	fx = 10.0 MHz				fx = 8.38 MHz				fx = 4.19 MHz			
	TPS01, TPS00	k	算出値	ERR [%]	TPS01, TPS00	k	算出値	ERR [%]	TPS01, TPS00	k	算出値	ERR [%]
2400	-	-	-	-	-	-	-	-	3	27	2425	1.03
4800	-	-	-	-	3	27	4850	1.03	3	14	4676	- 2.58
9600	3	16	9766	1.73	3	14	9353	- 2.58	2	27	9699	1.03
10400	3	15	10417	0.16	3	13	10072	- 3.15	2	25	10475	0.72
19200	3	8	19531	1.73	2	27	19398	1.03	2	14	18705	- 2.58
31250	2	20	31250	0	2	17	30809	- 1.41	-	-	-	-
38400	2	16	39063	1.73	2	14	38796	- 2.58	2	27	38796	1.03
76800	2	8	78125	1.73	1	27	77593	1.03	1	14	74821	- 2.58
115200	1	22	113636	- 1.36	1	18	116389	1.03	1	9	116389	1.03
153600	1	16	156250	1.73	1	14	149643	- 2.58	-	-	-	-
230400	1	11	227273	- 1.36	1	9	232778	1.03	-	-	-	-

備考 TPS01, TPS00 : ボー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0) のビット7, 6 (基本クロック (fxCLK0) 設定)

k : BRGC0のMDL04-MDL00ビットで設定した値 (k = 8, 9, 10, ..., 31)

fx : 高速システム・クロック発振周波数

ERR : ボー・レート誤差

(4) 受信時の許容ボー・レート範囲

受信の際に, 送信先のボー・レートのずれがどの程度まで許容できるかを次に示します。

注意 受信時のボー・レート誤差は, 下記に示す算出式を使用して, 必ず許容誤差範囲内になるように設定してください。

図13-12 受信時の許容ボー・レート範囲




図13 - 12に示すように、スタート・ビット検出後はボー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0) で設定したカウンタにより、受信データのラッチ・タイミングが決定されます。このラッチ・タイミングに最終データ (ストップ・ビット) までが間に合えば正常に受信できます。

これを11ビット受信に当てはめると理論上、次のようになります。

$$FL = (\text{Brate})^{-1}$$

Brate : UART0のボー・レート

k : BRGC0の設定値

FL : 1ビット・データ長

ラッチ・タイミングのマージン : 2クロック

$$\text{許容最小データ・フレーム長} : FL_{\min} = 11 \times FL - \frac{k-2}{2k} \times FL = \frac{21k+2}{2k} FL$$

したがって、受信可能な送信先の最大ボー・レートは次のようになります。

$$BR_{\max} = (FL_{\min}/11)^{-1} = \frac{22k}{21k+2} \text{Brate}$$

同様に、許容最大データ・フレーム長を求めると、次のようになります。

$$\begin{aligned} \frac{10}{11} \times FL_{\max} &= 11 \times FL - \frac{k+2}{2 \times k} \times FL = \frac{21k-2}{2 \times k} FL \\ FL_{\max} &= \frac{21k-2}{20k} FL \times 11 \end{aligned}$$

したがって、受信可能な送信先の最小ボー・レートは次のようになります。

$$BR_{\min} = (FL_{\max}/11)^{-1} = \frac{20k}{21k-2} \text{Brate}$$

前述の最小 / 最大ボー・レート値の算出式から，UART0と送信先とのボー・レートの許容誤差を求めると次のようになります。

表13 - 5 許容最大 / 最小ボー・レート誤差

分周比 (k)	許容最大ボー・レート誤差	許容最小ボー・レート誤差
8	+ 3.53 %	- 3.61 %
16	+ 4.14 %	- 4.19 %
24	+ 4.34 %	- 4.38 %
31	+ 4.44 %	- 4.47 %

備考1. 受信の許容誤差は，1フレーム・ビット数，入力クロック周波数，分周比 (k) に依存します。入力クロック周波数が高く，分周比 (k) が大きくなるほど許容誤差は大きくなります。

2. k : BRGC0の設定値

第14章 シリアル・インタフェースUART6

14.1 シリアル・インタフェースUART6の機能

シリアル・インタフェースUART6には、次の2種類のモードがあります。

(1) 動作停止モード

シリアル通信を行わないときに使用するモードです。消費電力を低減できます。

詳細については14.4.1 **動作停止モード**を参照してください。

(2) アシクロナス・シリアル・インタフェース (UART) モード

LIN (Local Interconnect Network) -bus対応のUARTモードです。機能の概要を次に示します。

詳細については14.4.2 **アシクロナス・シリアル・インタフェース (UART) モード**、14.4.3 **専用ポー・レート・ジェネレータ**を参照してください。

- ・2端子構成 TxD6：送信データの出力端子
RxD6：受信データの入力端子
- ・通信データのデータ長は7ビット / 8ビット可変
- ・専用の8ビット・ポー・レート・ジェネレータを内蔵していることにより、任意のポー・レートが設定可能
- ・送信動作と受信動作は独立して動作することが可能
- ・動作クロックは、12本のクロック入力選択可能
- ・MSB/LSBファースト通信選択可能
- ・送信反転動作可能
- ・シンク・ブレイク・フィールド送信は13ビットから20ビットまで選択可能
- ・シンク・ブレイク・フィールド受信が11ビット以上識別可能 (SBF受信フラグあり)

注意1 . TxD6出力反転機能は、送信側だけ反転して受信側は反転しないので、TxD6出力反転機能を使用する場合、相手側も反転レベルで受信してください。

2. シリアル・インタフェースUART6への供給クロックが停止しない場合 (例：HALTモード) では、正常動作が続きます。シリアル・インタフェースUART6への供給クロックが停止する場合 (例：STOPモード) では、各レジスタは、クロック停止直前の値を保持したまま動作を停止します。TxD6端子出力も同様に、クロック停止直前の値を保持し出力します。ただし、クロック供給再開後の動作は保証していないので、再開後はPOWER6 = 0, RXE6 = 0, TXE6 = 0となるように回路をリセットしてください。

3. 連続送信の場合、ストップ・ビットから次のスタート・ビットまでの通信タイミングが通常よりマクロの動作クロックの2クロック分伸びます。ただし、受信側はスタート・ビットの検出により、タイミングの初期化を行うので通信結果には影響しません。また、LINに搭載する場合は連続送信機能を使用しないでください。

備考 LINとは、Local Interconnect Networkの略称で、車載ネットワークのコストダウンを目的とする低速(1 ~ 20 kbps)のシリアル通信プロトコルです。

LINの通信はシングル・マスタ通信で、1つのマスタに対し最大15のスレーブが接続可能です。

LINのスレーブは、スイッチ、アクチュエータ、センサなどの制御に使用され、これらがLINのネットワークを介してLINのマスタに接続されます。


LINのマスタは通常、CAN (Controller Area Network) などのネットワークに接続されます。

また、LINバスはシングル・ワイヤ方式で、ISO9141に準拠したトランシーバを介して各ノードが接続されます。

LINのプロトコルでは、マスタはフレームにボー・レート情報をつけて送信し、スレーブはこれを受信してマスタとのボー・レート誤差を補正します。このため、スレーブのボー・レート誤差が±15%以下であれば、通信可能です。

LINの送信操作と受信操作の概略を、図14 - 1、14 - 2に示します。

図14 - 1 LINの送信操作




注1. ウェイクアップ信号フレームは、8ビット・モードの80H送信で代用します。

2. シンク・ブレイク・フィールドの出力はハードウェアで行います。出力幅はアシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6) のビット4-2 (SBL62-SBL60) で設定したビット長になります (14.4.2(2)(h) SBF送信を参照)。

3. 各送信終了時にはINTST6を出力します。またSBF送信時もINTST6を出力します。

備考 各フィールド間の間隔はソフトウェアで制御します。

図14 - 2 LINの受信操作



注1. ウェイクアップ信号の検出は、端子のエッジ検出で行います。ウェイクアップ信号により、UART6をイネーブルし、SBF受信モードに設定します。

2. STOPビットの検出まで受信動作を行います。SBFを11ビット以上のロウ・レベルのデータを検出したら、SBF受信を正常終了したと判断し、割り込み信号を出力します。SBFを11ビット未満のロウ・レベルのデータを検出したら、SBF受信エラーと判断し、割り込み信号を出力せずにSBF受信モードに戻ります。

3. SBF受信を正常終了した場合、割り込み信号を出力します。SBF受信完了割り込みでキャプチャ・タイムをイネーブルにします。また、OVE6, PE6, FE6の各エラー検出は抑制され、UART通信のエラー検出処理、およびシフト・レジスタとRXB6のデータ転送は行われません。シフト・レジスタはリセット値のFFHを保持します。

4. シンク・フィールドのビット長からボー・レート誤差を算出し、SF受信後にUART6のイネーブルを落としてからボー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6) を再セットしてください。


5. チェック・サム・フィールドの区別はソフトウェアで行ってください。チェック・サム・フィールド受信後にUART6を初期化し、再びSBF受信モードに設定する処理もソフトウェアにて行ってください。

LINの受信操作を行う場合は図14 - 3のような構成となります。

LINのマスタから送信されるウエイクアップ信号の受信を、外部割り込み(INTP0)のエッジ検出にて行います。また、LINのマスタから送信されるシンク・フィールドの長さを16ビット・タイマ/イベント・カウンタ00の外部イベント・キャプチャ動作で計測し、ポー・レート誤差を算出することができます。

ポート入力切り替え制御 (ISC0/ISC1) により、外部でRxD6とINTP0, TI000の結線をせずに、受信用ポート入力 (RxD6) の入力ソースを外部割り込み (INTP0) および16ビット・タイマ/イベント・カウンタ00へ入力することができます。

図14 - 3 LINの受信操作のポート構成図



備考 ISC0, ISC1 : 入力切り替え制御レジスタ (ISC) のビット0, 1 (図14 - 11参照)

LIN通信動作で使用する周辺機能を次に示します。

<使用する周辺機能>

- ・外部割り込み (INTP0) ; ウェイクアップ信号検出

用途: ウェイクアップ信号のエッジを検出し, 通信開始を検出

- ・16ビット・タイマ/イベント・カウンタ00 (TI000) ; ボー・レート誤差検出

用途: シンク・フィールド (SF) の長さを検出し, ビット数で割ることでボー・レート誤差を検出 (TI000
入力エッジの間隔をキャプチャ・モードで測定)

- ・シリアル・インタフェースUART6


14.2 シリアル・インタフェースUART6の構成

シリアル・インタフェースUART6は、次のハードウェアで構成しています。

表14 - 1 シリアル・インタフェースUART6の構成

項 目	構 成
レジスタ	受信バッファ・レジスタ6 (RXB6) 受信シフト・レジスタ6 (RXS6) 送信バッファ・レジスタ6 (TXB6) 送信シフト・レジスタ6 (TXS6)
制御レジスタ	アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6) クロック選択レジスタ6 (CKSR6) ポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6) アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6) 入力切り替え制御レジスタ (ISC) ポート・モード・レジスタ1 (PM1) ポート・レジスタ1 (P1)

図14-4 シリアル・インタフェースUART6のブロック図



注 入力切り替え制御レジスタ (ISC) にて選択可能。

(1) 受信バッファ・レジスタ6 (RXB6)

受信シフト・レジスタ6 (RXS6) で変換したパラレル・データを格納するための8ビット・レジスタです。データを1バイト受信するごとに受信シフト・レジスタ6 (RXS6) から新たな受信データが転送されます。データ長を7ビットに指定した場合は次のようになります。

- ・LSBファースト受信時では、受信データはRXB6のビット0-6に転送され、RXB6のMSBは必ず0になります。
- ・MSBファースト受信時では、受信データはRXB6のビット1-7に転送され、RXB6のLSBは必ず0になります。

オーバラン・エラー (OVE6) が発生した場合、そのときの受信データはRXB6には転送されません。

RXB6は、8ビット・メモリ操作命令で読み出せます。書き込みはできません。

$\overline{\text{RESET}}$ 入力により、FFHになります。

(2) 受信シフト・レジスタ6 (RXS6)

RxD6端子に入力されたシリアル・データをパラレル・データに変換するレジスタです。

RXS6はプログラムで直接操作できません。

(3) 送信バッファ・レジスタ6 (TXB6)

送信データを設定する、バッファ・レジスタです。TXB6へ送信データを書き込むことにより、送信動作が開始されます。

TXB6は8ビット・メモリ操作命令で、読み出しと書き込みができます。

$\overline{\text{RESET}}$ 入力により、FFHになります。

注意1. アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6) のビット1 (TXBF6) が1のとき、TXB6にデータを書き込まないでください。

2. 通信動作中 (アシクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のビット7 (POWER6) = 1, かつビット6 (TXE6) = 1/ASIM6のビット7 (POWER6) = 1, かつビット5 (RXE6) = 1) に、ソフトウェアでTXB6へのリフレッシュ (同値書き込み) 動作を行わないでください。

(4) 送信シフト・レジスタ6 (TXS6)

TXB6から転送されたデータをシリアル・データとしてTxD6端子から送信します。TXB6からのデータ転送は、最初の送信時ではTXB6の書き込み直後、連続送信時では1フレーム送信後のINTST6発生直前のタイミングで転送されます。またTXB6からのデータ転送とTxD6端子からの送信は、基本クロックの立ち下りのタイミングで行われます。

TXS6はプログラムで直接操作できません。

14.3 シリアル・インタフェースUART6を制御するレジスタ

シリアル・インタフェースUART6は、次の9種類のレジスタで制御します。

- ・アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)
- ・アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6)
- ・アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6)
- ・クロック選択レジスタ6 (CKSR6)
- ・ポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6)
- ・アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6)
- ・入力切り替え制御レジスタ (ISC)
- ・ポート・モード・レジスタ1 (PM1)
- ・ポート・レジスタ1 (P1)

(1) アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)

シリアル・インタフェースUART6のシリアル通信動作を制御する8ビット・レジスタです。

ASIM6は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、01Hになります。

備考 通信動作中 (ASIM6のビット7 (POWER6) = 1, かつビット6 (TXE6) = 1/ASIM6のビット7 (POWER6) = 1, かつビット5 (RXE6) = 1) に、ソフトウェアでASIM6へのリフレッシュ (同値書き込み) 動作を行うことができます。

図14 - 5 アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のフォーマット (1/2)

アドレス : FF50H リセット時 : 01H R/W

略号	7	6	5	4	3	2	1	0
ASIM6	POWER6	TXE6	RXE6	PS61	PS60	CL6	SL6	ISRM6

POWER6	内部動作クロックの動作許可 / 禁止
0 ^{注1}	内部動作クロックの動作禁止 (ロウ・レベル固定), 内部回路を非同期リセットする ^{注2} 。
1 ^{注3}	内部動作クロックの動作許可

TXE6	送信動作許可 / 禁止
0	送信動作禁止 (送信回路を同期リセットする)
1	送信動作許可

注1. POWER6 = 0で、TxD6端子の出力はハイ・レベルになり、RxD6端子からの入力ハイ・レベルに固定されます。

2. リセットされるのはアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6), アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6), アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6) のビット7 (SBRF6) とビット6 (SBRT6), 受信バッファ・レジスタ6 (RXB6) です。

3. POWER6ビットに1を書き込んでから、基本クロックの2発目で8ビット・カウンタの出力動作が許可になります。

図14 - 5 アシクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のフォーマット (2/2)

RXE6	受信動作許可 / 禁止
0	受信動作禁止 (受信回路を同期リセットする)
1	受信動作許可

PS61	PS60	送信動作	受信動作
0	0	パリティ・ビットを出力しない	パリティなしで受信
0	1	0パリティを出力	0パリティとして受信 ^注
1	0	奇数パリティを出力	奇数パリティとして判定を行う
1	1	偶数パリティを出力	偶数パリティとして判定を行う

CL6	送受信データのキャラクタ長指定
0	データのキャラクタ長 = 7ビット
1	データのキャラクタ長 = 8ビット

SL6	送信データのストップ・ビット数指定
0	ストップ・ビット数 = 1
1	ストップ・ビット数 = 2

ISRM6	エラー発生時の受信完了割り込み発生許可 / 禁止
0	エラー発生時の割り込みに "INTSRE6" が発生 (このときINTSR6は発生しない)
1	エラー発生時の割り込みに "INTSR6" が発生 (このときINTSRE6は発生しない)

注 「0パリティとして受信」を設定すると、パリティ判定を行いません。したがって、アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) のビット2 (PE6) はセットされないため、エラー割り込みも発生しません。

- 注意1. 起動時はPOWER6 = 1にしてから、TXE6 = 1としてください。動作を停止するときにはTXE6 = 0にしてから、POWER6 = 0としてください。
2. 起動時はPOWER6 = 1にしてから、RXE6 = 1としてください。動作を停止するときにはRXE6 = 0にしてから、POWER6 = 0としてください。
3. RxD6端子にハイ・レベルが入力された状態でPOWER6 = 1 RXE6 = 1 と設定してください。ロウ・レベルのときにPOWER6 = 1 RXE6 = 1 と設定すると、受信を開始してしまいます。
4. PS61, PS60, CL6ビットを書き換えるときは、TXE6, RXE6ビットをクリア (0) してから行ってください。
5. LINに搭載する場合、PS61, PS60ビットを0に固定してください。
6. SL6ビットを書き換えるときは、TXE6 = 0にしてから行ってください。また、受信は常に「ストップ・ビット数 = 1」として動作するので、SL6ビットの設定値の影響は受けません。
7. ISRM6ビットを書き換えるときは、RXE6 = 0にしてから行ってください。

(2) アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6)

シリアル・インタフェースUART6の受信終了時のエラー・ステータスを示すレジスタです。3ビットのエラー・フラグ (PE6, FE6, OVE6) で構成されています。

ASIS6は、8ビット・メモリ操作命令で読み出しのみ可能です。

$\overline{\text{RESET}}$ 入力, ASIM6のビット7 (POWER6) = 0, ビット5 (RXE6) = 0のいずれかにより, 00Hになります。また, 読み出しにより, 00Hになります。

図14 - 6 アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) のフォーマット

アドレス : FF53H リセット時 : 00H R

略号	7	6	5	4	3	2	1	0
ASIS6	0	0	0	0	0	PE6	FE6	OVE6

PE6	パリティ・エラーを示すステータス・フラグ
0	POWER6 = 0およびRXE6 = 0に設定したとき, または, ASIS6レジスタのリード
1	受信完了時, 送信データのパリティとパリティ・ビットが一致しないとき

FE6	フレーミング・エラーを示すステータス・フラグ
0	POWER6 = 0およびRXE6 = 0に設定したとき, または, ASIS6レジスタのリード
1	受信完了時, ストップ・ビットが検出されないとき

OVE6	オーバラン・エラーを示すステータス・フラグ
0	POWER6 = 0およびRXE6 = 0に設定したとき, または, ASIS6レジスタのリード
1	RXB6レジスタに受信データがセットされ, それを読み出す前に次の受信動作が完了したとき

注意1 .PE6ビットの動作は, アシクロナス・シリアル・インタフェース動作モード・レジスタ6(ASIM6)のPS61, PS60ビットの設定値により異なります。

2. 受信データのストップ・ビットはストップ・ビット数に関係なく最初の1ビットだけをチェックします。
3. オーバラン・エラーが発生した場合, 次の受信データは受信バッファ・レジスタ6 (RXB6) には書き込まれず, データは破棄されます。
4. ASIS6からデータを読み出すと, ウェイトが発生します。またCPUがサブシステム・クロックで動作し, かつ高速システム・クロックが停止しているときに, ASIS6からデータを読み出さないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。

(3) アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6)

シリアル・インタフェースUART6の送信時のステータスを示すレジスタです。2ビットのステータス・フラグ (TXBF6, TXSF6) で構成されています。

TXB6レジスタからTXS6レジスタへデータが転送されたあとに、次のデータをTXB6レジスタに書き込むことで、割り込み期間中も途切れることなく送信を続けることができます。

ASIF6は、8ビット・メモリ操作命令で読み出しのみ可能です。

$\overline{\text{RESET}}$ 入力、ASIM6のビット7 (POWER6) = 0、ビット6 (TXE6) = 0のいずれかにより、00Hになります。

図14 - 7 アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6) のフォーマット

アドレス : FF55H リセット時 : 00H R

略号	7	6	5	4	3	2	1	0
ASIF6	0	0	0	0	0	0	TXBF6	TXSF6

TXBF6	送信バッファ・データ・フラグ
0	POWER6 = 0またはTXE6 = 0に設定したとき、または、送信シフト・レジスタ6 (TXS6) にデータを転送したとき
1	送信バッファ・レジスタ6 (TXB6) にデータを書き込んだとき (TXB6にデータが存在するとき)

TXSF6	送信シフト・レジスタ・データ・フラグ
0	POWER6 = 0またはTXE6 = 0に設定したとき、または、転送完了後に送信バッファ・レジスタ6 (TXB6) から次のデータ転送がなかったとき
1	送信バッファ・レジスタ6 (TXB6) よりデータが転送されたとき (データ送信中のとき)

- 注意1.** 連続送信を行う場合は、最初の送信データ (1バイト目) をTXB6レジスタに書き込んだあと、必ずTXBF6フラグが“0”であることを確認してから次の送信データ (2バイト目) をTXB6レジスタに書き込んでください。TXBF6フラグが“1”のときにTXB6レジスタにデータを書き込んだ場合の送信データは保証できません。
- 2.** 連続送信完了時に送信ユニットを初期化する場合は、送信完了割り込み発生後に、必ずTXSF6フラグが“0”であることを確認してから初期化を実行してください。TXSF6フラグが“1”のときに初期化を実行した場合の送信データは保証できません。

(4) クロック選択レジスタ6 (CKSR6)

シリアル・インタフェースUART6の基本クロックを選択するレジスタです。

CKSR6は、8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

備考 通信動作中 (ASIM6のビット7 (POWER6) = 1, かつビット6 (TXE6) = 1/ASIM6のビット7 (POWER6) = 1, かつビット5 (RXE6) = 1) に、ソフトウェアでCKSR6へのリフレッシュ動作 (同値書き込み) を行うことができます。

図14 - 8 クロック選択レジスタ6 (CKSR6) のフォーマット

アドレス : FF56H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
CKSR6	0	0	0	0	TPS63	TPS62	TPS61	TPS60

TPS63	TPS62	TPS61	TPS60	基本クロック (f _{CLK6}) 選択 ^{注1}
0	0	0	0	f _x (10 MHz)
0	0	0	1	f _x /2 (5 MHz)
0	0	1	0	f _x /2 ² (2.5 MHz)
0	0	1	1	f _x /2 ³ (1.25 MHz)
0	1	0	0	f _x /2 ⁴ (625 kHz)
0	1	0	1	f _x /2 ⁵ (312.5 kHz)
0	1	1	0	f _x /2 ⁶ (156.25 kHz)
0	1	1	1	f _x /2 ⁷ (78.13 kHz)
1	0	0	0	f _x /2 ⁸ (39.06 kHz)
1	0	0	1	f _x /2 ⁹ (19.53 kHz)
1	0	1	0	f _x /2 ¹⁰ (9.77 kHz)
1	0	1	1	TM50の出力 ^{注2}
その他				設定禁止

注1. 基本クロックは次の条件を満たすように設定してください。

- ・V_{DD} = 4.0 ~ 5.5 V : 基本クロック 10 MHz
- ・V_{DD} = 3.3 ~ 4.0 V : 基本クロック 8.38 MHz
- ・V_{DD} = 2.7 ~ 3.3 V : 基本クロック 5 MHz
- ・V_{DD} = 2.5 ~ 2.7 V : 基本クロック 2.5 MHz (標準品, (A) 水準品のみ)

2. TM50の出力を基本クロックとして選択する場合、次の内容に注意してください。

- ・PWMモード (TMC506 = 1)

デューティ50%のクロックになるように設定し、事前に8ビット・タイマ/イベント・カウンタ50の動作を開始してください。

- ・TM50とCR50の一致でクリア&スタート・モード (TMC506 = 0)

タイマF/Fの反転動作を許可 (TMC501 = 1) し、事前に8ビット・タイマ/イベント・カウンタ50の動作を開始してください。

どちらのモードの場合でも、TO50端子をタイマ出力許可にする必要はありません。

注意1. CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。基本クロックが内蔵発振クロックの場合、シリアル・インタフェースUART6の動作は保証されません。

注意2 . TPS63-TPS60を書き換える場合は , POWER6 = 0としてから行ってください。

備考1 . () 内は $f_x = 10 \text{ MHz}$ 動作時

2 . f_x : 高速システム・クロック発振周波数

3 . TMC506 : 8ビット・タイマ・モード・コントロール・レジスタ50 (TMC50) のビット6
TMC501 : TMC50のビット1

(5) ポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6)

シリアル・インタフェースUART6の8ビット・カウンタの分周値を設定するレジスタです。

BRGC6は , 8ビット・メモリ操作命令で設定します。

RESET入力により , FFHになります。

備考 通信動作中 (ASIM6のビット7 (POWER6) = 1 , かつビット6 (TXE6) = 1/ASIM6のビット7 (POWER6) = 1 , かつビット5 (RXE6) = 1) に , ソフトウェアでBRGC6へのリフレッシュ動作 (同値書き込み) を行うことができます。

図14 - 9 ポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6) のフォーマット

アドレス : FF57H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
BRGC6	MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60

MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60	k	8ビット・カウンタの出力 クロック選択
0	0	0	0	0	x	x	x	x	設定禁止
0	0	0	0	1	0	0	0	8	$f_{CLK6}/8$
0	0	0	0	1	0	0	1	9	$f_{CLK6}/9$
0	0	0	0	1	0	1	0	10	$f_{CLK6}/10$
.
.
.
.
.
1	1	1	1	1	1	0	0	252	$f_{CLK6}/252$
1	1	1	1	1	1	0	1	253	$f_{CLK6}/253$
1	1	1	1	1	1	1	0	254	$f_{CLK6}/254$
1	1	1	1	1	1	1	1	255	$f_{CLK6}/255$

注意1 . MDL67-MDL60ビットを書き換える場合は , ASIM6レジスタのビット6 (TXE6) = 0 , ビット5 (RXE6) = 0にしてから行ってください。

2 . 8ビット・カウンタの出力クロックをさらに1/2分周したものが , ポー・レート値となります。

備考1 . f_{CLK6} : CKSR6レジスタのTPS63-TPS60ビットで選択した基本クロックの周波数

2 . k : MDL67-MDL60ビットで設定した値 ($k = 8, 9, 10, \dots, 255$)

3 . x : 任意

(6) アシクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6)

シリアル・インタフェースUART6のシリアル通信動作を制御するレジスタです。
 ASICL6は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
 $\overline{\text{RESET}}$ 入力により、16Hになります。

注意 通信動作中 (ASIM6のビット7 (POWER6) = 1, かつビット6 (TXE6) = 1/ASIM6のビット7 (POWER6) = 1, かつビット5 (RXE6) = 1) に、ソフトウェアでASICL6へのリフレッシュ動作 (同値書き込み) を行うことができます。ただし、通信終了時 (割り込み信号発生) にASICL6のビット6 (SBRT6) がクリア (0) されるため、リフレッシュ動作により、通信が起動するので注意してください。

図14 - 10 アシクロナス・シリアル・インタフェース・コントロール・レジスタ6(ASICL6)のフォーマット(1/2)

アドレス : FF58H リセット値 : 16H R/W^注

略号	[7]	[6]	5	4	3	2	1	0
ASICL6	SBRF6	SBRT6	SBTT6	SBL62	SBL61	SBL60	DIR6	TXDLV6

SBRF6	SBF受信状態フラグ
0	POWER6 = 0およびRXE6 = 0に設定したとき、またはSBF受信が正常終了したとき
1	SBF受信中

SBRT6	SBF受信トリガ
0	-
1	SBF受信トリガ

SBTT6	SBF送信トリガ
0	-
1	SBF送信トリガ

注 ビット7はRead Onlyです。

図14 - 10 アシクロナス・シリアル・インタフェース・コントロール・レジスタ6(ASICL6)のフォーマット(2/2)

SBL62	SBL61	SBL60	SBF送信出力幅制御
1	0	1	SBFは13ビット長で出力
1	1	0	SBFは14ビット長で出力
1	1	1	SBFは15ビット長で出力
0	0	0	SBFは16ビット長で出力
0	0	1	SBFは17ビット長で出力
0	1	0	SBFは18ビット長で出力
0	1	1	SBFは19ビット長で出力
1	0	0	SBFは20ビット長で出力

DIR6	先頭ビットの指定
0	MSB
1	LSB

TXDLV6	TxD6出力反転許可 / 禁止
0	TxD6通常出力
1	TxD6反転出力

- 注意1 . SBF受信エラー時には、再びSBF受信モードに戻してください。SBRF6フラグの状態は保持(1)されます。
- 2 . SBRT6ビットは、ASIM6のビット7 (POWER6) = 1、かつビット5 (RXE6) = 1としてからセット(1)にしてください。
 - 3 . SBRT6ビットのリード値は常に0です。SBF受信正常終了後、SBRT6は自動的にクリア(0)されます。
 - 4 . SBTT6ビットは、ASIM6のビット7 (POWER6) = 1、かつビット6 (TXE6) = 1としてからセット(1)にしてください。
 - 5 . SBTT6ビットのリード値は常に0です。SBF送信終了後、SBTT6は自動的にクリア(0)されません。
 - 6 . DIR6, TXDLV6ビットを書き換えるときは、TXE6, RXE6ビットをクリア(0)にしてから行ってください。
 - 7 . 78K0/KD1のマスクROM製品のプログラム評価用として使用する場合は、SBTT6, SBL62, SBL61, SBL60ビットに0, 1, 0, 1を設定してください。

(7) 入力切り替え制御レジスタ (ISC)

LIN (Local Interconnect Network) 受信時に、マスタから送信されるステータス信号を受信するときに入力切り替え制御レジスタ (ISC) を使用します。ISCの設定により、入力ソースを切り替えることができます。

ISCは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET \bar 入力により、00Hになります。

図14 - 11 入力切り替え制御レジスタ (ISC) のフォーマット

アドレス : FF4FH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
ISC	0	0	0	0	0	0	ISC1	ISC0

ISC1	TI000入力ソースの選択
0	TI000 (P00)
1	RxD6 (P14)

ISC0	INTP0入力ソースの選択
0	INTP0 (P120)
1	RxD6 (P14)

(8) ポート・モード・レジスタ1 (PM1)

ポート1の入力 / 出力を1ビット単位で設定するレジスタです。

P13/TxD6端子をシリアル・インタフェースのデータ出力として使用するとき、PM13に0を、P13の出力ラッチに1を設定してください。

P14/RxD6端子をシリアル・インタフェースのデータ入力として使用するとき、PM14に1を設定してください。このときP14の出力ラッチは、0または1のどちらでもかまいません。

PM1は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET \bar 入力により、FFHになります。

図14 - 12 ポート・モード・レジスタ1 (PM1) のフォーマット

アドレス : FF21H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n端子の入出力モードの選択 (n = 0-7)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

14.4 シリアル・インタフェースUART6の動作

シリアル・インタフェースUART6は、次の2種類のモードがあります。

- ・動作停止モード
- ・アシンクロナス・シリアル・インタフェース (UART) モード

14.4.1 動作停止モード

動作停止モードでは、シリアル通信を行いませんので、消費電力を低減できます。また、動作停止モードでは、端子を通常のポートとして使用できます。動作停止モードにする場合は、ASIM6のビット7, 6, 5 (POWER6, TXE6, RXE6) に0を設定してください。

(1) 使用するレジスタ

動作停止モードの設定は、アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)で行います。

ASIM6は、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

RESET入力により、01Hになります。

アドレス：FF50H リセット時：01H R/W

略号	7	6	5	4	3	2	1	0
ASIM6	POWER6	TXE6	RXE6	PS61	PS60	CL6	SL6	ISRM6

POWER6	内部動作クロックの動作許可 / 禁止
0 ^{注1}	内部動作クロックの動作禁止 (ロウ・レベル固定), 内部回路を非同期リセットする ^{注2}

TXE6	送信動作許可 / 禁止
0	送信動作禁止 (送信回路を同期リセットする)

RXE6	受信動作許可 / 禁止
0	受信動作禁止 (受信回路を同期リセットする)

注1. POWER6 = 0で、TxD6端子の出力はハイ・レベルになり、RxD6端子からの入力もハイ・レベルに固定されます。

2. リセットされるのはアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6), アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6), アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6) のビット7 (SBRF6) とビット6 (SBRT6), 受信バッファ・レジスタ6 (RXB6) です。

注意 動作停止モードにするときは、TXE6 = 0, RXE6 = 0にしてから、POWER6 = 0 にしてください。
起動時はPOWER6 = 1 にしてから、TXE6 = 1, RXE6 = 1にしてください。

備考 RxD6/P14, TxD6/P13端子を汎用ポートとして使用する場合は、第4章 ポート機能を参照してください。

14.4.2 アシクロナス・シリアル・インタフェース (UART) モード

スタート・ビットに続く1バイトのデータを送受信するモードで、全二重動作が可能です。

UART専用ポー・レート・ジェネレータを内蔵しており、広範囲な任意のポー・レートで通信できます。

(1) 使用するレジスタ

- ・アシクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)
- ・アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6)
- ・アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6)
- ・クロック選択レジスタ6 (CKSR6)
- ・ポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6)
- ・アシクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6)
- ・入力切り替え制御レジスタ (ISC)
- ・ポート・モード・レジスタ1 (PM1)
- ・ポート・レジスタ1 (P1)

UARTモードの基本的な動作設定手順例は次のようになります。

CKSR6レジスタを設定 (図14 - 8を参照)

BRGC6レジスタを設定 (図14 - 9を参照)

ASIM6レジスタのビット0-4 (ISRM6, SL6, CL6, PS60, PS61) を設定 (図14 - 5を参照)

ASICL6レジスタのビット0, 1 (TXDLV6, DIR6) を設定 (図14 - 10を参照)

ASIM6レジスタのビット7 (POWER6) をセット (1)

ASIM6レジスタのビット6 (TXE6) をセット (1) 送信可能

ASIM6レジスタのビット5 (RXE6) をセット (1) 受信可能

送信バッファ・レジスタ6 (TXB6) にデータを書き込み データ送信開始

注意 ポート・モード・レジスタとポート・レジスタの設定手順は、通信相手との関係を考慮して、行ってください。

レジスタの設定と端子の関係を次に示します。

表14 - 2 レジスタの設定と端子の関係

POWER6	TXE6	RXE6	PM13	P13	PM14	P14	UART6 の動作	端子機能	
								TxD6/P13	RxD6/P14
0	0	0	x ^注	x ^注	x ^注	x ^注	停止	P13	P14
1	0	1	x ^注	x ^注	1	x	受信	P13	RxD6
	1	0	0	1	x ^注	x ^注	送信	TxD6	P14
	1	1	0	1	1	x	送受信	TxD6	RxD6

注 ポート機能として設定することができます。

備考 x : don't care

POWER6 : アシクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のビット7

TXE6 : ASIM6のビット6

RXE6 : ASIM6のビット5

PM1x : ポート・モード・レジスタ

P1x : ポートの出力ラッチ


(2) 通信動作

(a) 通常送受信データ・フォーマットと波形例


通常送受信データのフォーマットと波形例を図14 - 13, 14 - 14に示します。

図14 - 13 通常UART送受信データのフォーマット

1. LSBファーストの場合



2. MSBファーストの場合



1データ・フレームは次に示すビットで構成されています。

- ・スタート・ビット..... 1ビット
- ・キャラクタ・ビット..... 7ビット/8ビット
- ・パリティ・ビット..... 偶数パリティ/奇数パリティ/0パリティ/パリティなし
- ・ストップ・ビット..... 1ビット/2ビット


1データ・フレーム内のキャラクタ・ビット長の指定,パリティ選択,ストップ・ビット長の指定は,アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) によって行います。

データはLSBファースト/MSBファーストをアシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6) のビット1 (DIR6) で設定して通信します。

また, TxD6端子の通常出力/反転出力をASICL6のビット0 (TXDLV6) で設定します。

図14 - 14 通常UART送受信データの波形例 (1/2)

1. データ長: 8ビット, LSBファースト, パリティ: 偶数パリティ, ストップ・ビット: 1ビット, 通信データ: 55H



2. データ長: 8ビット, MSBファースト, パリティ: 偶数パリティ, ストップ・ビット: 1ビット, 通信データ: 55H



3. データ長: 8ビット, MSBファースト, パリティ: 偶数パリティ, ストップ・ビット: 1ビット, 通信データ: 55H, TxD6端子反転出力






図14 - 14 通常UART送受信データの波形例 (2/2)

4. データ長：7ビット，LSBファースト，パリティ：奇数パリティ，ストップ・ビット：2ビット，通信データ：36H



5. データ長：8ビット，LSBファースト，パリティ：パリティなし，ストップ・ビット：1ビット，通信データ：87H



(b) パリティの種類と動作

パリティ・ビットは通信データのビット誤りを検出するためのビットです。通常は、送信側と受信側のパリティ・ビットは同一の種類のもを使用します。偶数パリティと奇数パリティでは、1ビット（奇数個）の誤りを検出することができます。0パリティとパリティなしとでは、誤りを検出することはできません。

注意 LINに搭載する場合、PS61, PS60ビットを0に固定してください。

(i) 偶数パリティ

・送信時

パリティ・ビットを含めた送信データ中の、値が“1”のビット数を偶数個にするように制御します。パリティ・ビットの値は次のようになります。

送信データ中に、値が“1”のビット数が奇数個：1

送信データ中に、値が“1”のビット数が偶数個：0

・受信時

パリティ・ビットを含めた受信データ中の、値が“1”のビット数をカウントし、奇数個であった場合にパリティ・エラーが発生します。

(ii) 奇数パリティ

・送信時

偶数パリティとは逆に、パリティ・ビットを含めた送信データ中の値に含まれる“1”のビット数を奇数個になるように制御します。

送信データ中に、値が“1”のビット数が奇数個：0

送信データ中に、値が“1”のビット数が偶数個：1

・受信時

パリティ・ビットを含めた受信データ中の、値が“1”のビット数をカウントし、偶数個であった場合にパリティ・エラーを発生します。

(iii) 0パリティ

送信時には、送信データによらずパリティ・ビットを“0”にします。

受信時にはパリティ・ビットの検出を行いません。したがって、パリティ・ビットが“0”でも“1”でもパリティ・エラーを発生しません。

(iv) パリティなし

送信データにパリティ・ビットを付加しません。

受信時にもパリティ・ビットがないものとして受信動作を行います。パリティ・ビットがないため、パリティ・エラーを発生しません。

(c) 通常送信

アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)のビット7 (POWER6)をセット(1)すると、TxD6端子からハイ・レベル出力されます。次にASIM6のビット6 (TXE6)をセット(1)すると送信許可状態になり、送信バッファ・レジスタ6 (TXB6)に送信データを書き込むことによって送信動作は起動します。スタート・ビット、パリティ・ビット、ストップ・ビットは自動的に付加されます。


送信動作の開始により、TXB6内のデータは送信シフト・レジスタ6 (TXS6)に転送されます。その後、TXS6から順次、TxD6端子に出力されます。送信が完了すると、ASIM6で設定したパリティ・ビット、ストップ・ビットが付加され、送信完了割り込み要求 (INTST6)が発生します。

次に送信するデータをTXB6に書き込むまで、送信動作は中断します。


送信完了割り込み要求 (INTST6)のタイミングを図14-15に示します。INTST6は、最後のストップ・ビット出力と同時に発生します。

図14 - 15 通常送信完了割り込み要求タイミング

1. ストップ・ビット長：1



2. ストップ・ビット長：2



(d) 連続送信

送信シフト・レジスタ6 (TXS6) がシフト動作を開始した時点で、次の送信データを送信バッファ・レジスタ6 (TXB6) へ書き込むことができます。これにより、1データ・フレーム送信後のINTST6割り込み処理時でも連続送信することができ、効率的な通信レートを実現できます。また、送信完了割り込み発生後にアシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6) のビット0 (TXSF6) を読み出すことにより、1データ・フレームの送信時間を待つことなく効率的に2回 (2バイト) のTXB6レジスタへの書き込みができます。

連続送信する場合は、必ずASIF6レジスタを参照し、送信状態とTXB6レジスタへの書き込み可否を確認してから、データの書き込みを行ってください。

注意1．連続送信でASIF6レジスタのTXBF6, TXSF6フラグは、「10」「11」「01」と変化します。そのため、ステータスを確認する場合は、TXBF6, TXSF6フラグの組み合わせで判断しないでください。連続送信を行う場合はTXBF6フラグのみを読み出してください。

2．LINに搭載する場合、連続送信機能を使用することはできません。必ずアシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6) が00Hになっていることを確認してから、送信バッファ・レジスタ6 (TXB6) に送信データを書き込んでください。

TXBF6	TXB6レジスタへの書き込み可否
0	書き込み可
1	書き込み不可

注意 連続送信を行う場合は、最初の送信データ（1バイト目）をTXB6レジスタに書き込んだあと、必ずTXBF6フラグが“0”であることを確認してから次の送信データ（2バイト目）をTXB6レジスタに書き込んでください。TXBF6フラグが“1”のときにTXB6レジスタにデータを書き込んだ場合の送信データは保証できません。


TXSF6フラグで、通信状態を確認することができます。

TXSF6	送信状態
0	送信が終了しています。
1	送信中です。

- 注意1** 連続送信完了時に送信ユニットを初期化する場合は、送信完了割り込み発生後に、必ずTXSF6フラグが“0”であることを確認してから初期化を実行してください。TXSF6フラグが“1”のときに初期化を実行した場合の送信データは保証できません。
- 2** 連続送信時には、1データ・フレーム送信後のINTST6割り込み処理を実行する前に次の送信が完了してしまうオーバーラン・エラーが発生する可能性があります。オーバーラン・エラーは送信データ数をカウントできるプログラムを組み込むこととTXSF6フラグを参照することで検出できます。

連続送信の処理フロー例を図14 - 16に示します。


図14 - 16 連続送信の処理フロー例



- 備考** TXB6 : 送信バッファ・レジスタ6
 ASIF6 : アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6
 TXBF6 : ASIF6のビット1 (送信バッファ・データ・フラグ)
 TXSF6 : ASIF6のビット0 (送信シフト・レジスタ・データ・フラグ)

連続送信を開始する際のタイミングを図14 - 17に、連続送信を終了する際のタイミングを図14 - 18に示します。


図14 - 17 連続送信を開始する際のタイミング



注 ASIF6をリードした場合、TXBF6, TXSF6 = 1, 1の期間が存在します。したがって、書き込み可否はTXBF6ビットのみで判断してください。

- 備考
- TxD6 : TxD6端子 (出力)
 - INTST6 : 割り込み要求信号
 - TXB6 : 送信バッファ・レジスタ6
 - TXS6 : 送信シフト・レジスタ6
 - ASIF6 : アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6
 - TXBF6 : ASIF6のビット1
 - TXSF6 : ASIF6のビット0

図14 - 18 連続送信を終了する際のタイミング



備考	TxD6	: TxD6端子 (出力)
	INTST6	: 割り込み要求信号
	TXB6	: 送信バッファ・レジスタ6
	TXS6	: 送信シフト・レジスタ6
	ASIF6	: アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6
	TXBF6	: ASIF6のビット1
	TXSF6	: ASIF6のビット0
	POWER6	: アシクロナス・シリアル・インタフェース動作モード・レジスタ (ASIM6) のビット7
	TXE6	: アシクロナス・シリアル・インタフェース動作モード・レジスタ (ASIM6) のビット6

(e) 通常受信


アシクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)のビット7(POWER6)をセット(1)し、次にASIM6のビット5(RXE6)をセット(1)すると受信許可状態となり、RxD6端子入力のサンプリングを行います。

RxD6端子入力の立ち下がりを検出すると、ポーレート・ジェネレータの8ビット・カウンタがカウントを開始し、ポーレート・ジェネレータ・コントロール・レジスタ6(BRGC6)の設定値をカウントした時点で、再度RxD6端子入力をサンプリング(図14-19の印に相当)した結果、RxD6端子がロウ・レベルであれば、スタート・ビットと認識します。

スタート・ビットを検出したら、受信動作を開始し、設定されたポーレートに合わせて、シリアル・データを順次、受信シフト・レジスタ(RXS6)に格納していきます。ストップ・ビットを受信したら、受信完了割り込み(INTSR6)を発生すると同時に、RXS6のデータは受信バッファ・レジスタ6(RXB6)に書き込まれます。ただし、オーバラン・エラー(OVE6)が発生した場合、そのときの受信データはRXB6に書き込みません。

受信途中に、パリティ・エラー(PE6)が発生しても、ストップ・ビットの受信位置までは受信を継続し、受信完了後にエラー割り込み(INTSR6/INTSRE6)を発生します。

図14-19 受信完了割り込み要求タイミング



- 注意1. 受信エラー発生時にも受信バッファ・レジスタ6 (RXB6) は必ず読み出してください。RXB6を読み出さないと、次のデータ受信時にオーバラン・エラーが発生し、いつまでも受信エラーの状態が続いてしまいます。
2. 受信は、常に「ストップ・ビット数 = 1」として動作します。2ビット目のストップ・ビットは、無視されます。
3. RXB6を読み出す前に、必ずアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) を読み出してください。

(f) 受信エラー

受信動作時のエラーは、パリティ・エラー、フレーミング・エラー、オーバラン・エラーの3種類があります。データ受信の結果エラー・フラグがアシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) 内に立つと、受信エラー割り込み要求 (INTSR6/INTSRE6) を発生します。

受信エラー割り込み処理内 (INTSR6/INTSRE6) で、ASIS6の内容を読み出すことによって、いずれのエラーが受信時に発生したかを検出することができます (図14 - 6参照)。

ASIS6の内容は、ASIS6を読み出すことによって、リセット (0) されます。

表14 - 3 受信エラーの要因

受信エラー	要 因
パリティ・エラー	送信時のパリティ指定と受信データのパリティが一致しない
フレーミング・エラー	ストップ・ビットが検出されない
オーバラン・エラー	受信バッファ・レジスタ6 (RXB6) からデータを読み出す前に次のデータ受信完了

アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のビット0 (ISRM6) に0を設定することにより、エラー割り込みを受信完了割り込み (INTSR6) とエラー割り込み (INTSRE6) とに分離することができます。

図14 - 20 受信エラー割り込み (1/2)

1. ISRM6に0を設定した場合 (受信完了割り込み (INTSR6) とエラー割り込み (INTSRE6) とに分離する)





図14 - 20 受信エラー割り込み (2/2)

2. ISRM6に1を設定した場合 (エラー割り込みもINTSR6に含める)




(g) 受信データのノイズ・フィルタ

プリスケアラ部出力の基本クロックでRxD6信号をサンプリングします。

サンプリング値が同じ値を2回取ると, 一致検出器の出力が変化し, 入力データとしてサンプリングされます。

また, 回路は図14 - 21のようにになっているため, 受信動作の内部での処理は, 外部の信号状態より2クロック分遅れて動作することになります。

図14 - 21 ノイズ・フィルタ回路



(h) SBF送信


LIN通信動作で使用する場合、送信ではSBF(Synchronous Break Field)送信制御機能を使用します。LINの送信操作については図14 - 1 LINの送信操作を参照してください。

アシンクロナス・シリアル・インタフェース・モード・レジスタ6 (ASIM6)のビット7 (POWER6)をセット(1)すると、TxD6端子からハイ・レベル出力されます。次にASIM6のビット6 (TXE6)をセット(1)すると送信許可状態になり、アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6)のビット5 (SBTT6)をセット(1)することによりSBF送信動作は起動します。

起動後、13ビットから20ビットまでのロウ・レベル(ASICL6のビット4-2 (SBL62-SBL60)で設定)を出力します。SBF送信が完了すると、送信完了割り込み要求 (INTST6)を発生し、SBTT6は自動的にクリアされます。SBF送信を終了後、通常送信モードに戻ります。

次に送信するデータを送信バッファ・レジスタ6 (TXB6)に書き込む、あるいはSBTT6をセット(1)するまで、送信動作は中断します。

図14 - 22 SBF送信



備考 TxD6 : TxD6端子 (出力)

INTST6 : 送信完了割り込み要求

SBTT6 : アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6)のビット5

(i) SBF受信


LIN通信動作で使用する場合、受信ではSBF(Synchronous Break Field)受信制御機能を使用します。LINの受信操作については図14 - 2 LINの受信操作を参照してください。

アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)のビット7(POWER6)をセット (1) し、次にASIM6のビット5 (RXE6) をセット (1) すると受信許可状態となります。次にアシンクロナス・シリアル・インタフェース・コントロール・レジスタ6(ASICL6)のビット6(SBRT6)をセット (1) するとSBF受信許可状態になります。SBF受信許可状態は通常の実行許可状態と同様、RxD6端子をサンプリングし、スタート・ビットの検出を行います。


スタート・ビットが検出されたら、受信動作を開始し、設定されたボー・レートに合わせて、シリアル・データを順次、受信シフト・レジスタ6 (RXS6) に格納していきます。ストップ・ビットを受信したら、SBFの幅が11ビット長以上の場合、正常処理として、受信完了割り込み要求 (INTSR6) を発生します。このときSBRF6、SBRT6ビットは自動的にクリアされ、SBF受信を終了します。OVE6、PE6、FE6 (アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) のビット0-2) の各エラー検出は抑制され、UART通信のエラー検出処理は行われません。また受信シフト・レジスタ6 (RXS6) と受信バッファ・レジスタ6 (RXB6) のデータの転送も行われず、リセット値のFFHを保持します。SBFの幅は10ビット長以下の場合、ストップ・ビット受信後、エラー処理として割り込みを出さずに受信を終了し、再びSBF受信モードに戻ります。この場合、SBRF6、SBRT6ビットはクリアされません。

図14 - 23 SBF受信

1. 正常SBF受信 (10.5ビット超でストップ・ビットを検出)



2. SBF受信エラー (10.5ビット以下でストップ・ビットを検出)



備考 RxD6 : RxD6端子 (入力)

SBRT6 : アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6) のビット6

SBRF6 : ASICL6のビット7

INTSR6 : 受信完了割り込み要求

14.4.3 専用ボー・レート・ジェネレータ

専用ボー・レート・ジェネレータは、ソース・クロック・セクタ部と8ビットのプログラマブル・カウンタにより構成され、UART6における送受信時のシリアル・クロックを生成します。

なお、8ビット・カウンタは送信用と受信用が別々に存在します。

(1) ボー・レート・ジェネレータの構成

・基本クロック

アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のビット7 (POWER6) = 1のとき、クロック選択レジスタ6 (CKSR6) のビット3-0 (TPS63-TPS60) で選択したクロックを各モジュールに供給します。このクロックを基本クロックと呼び、その周波数を f_{CLK6} と呼びます。POWER6 = 0のときは、基本クロックはロウ・レベルに固定となります。

・送信用カウンタ

アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のビット7 (POWER6) = 0またはビット6 (TXE6) = 0のときはクリア (0) の状態で動作を停止します。

POWER6 = 1かつTXE6 = 1でカウントをスタートします。

最初の送信では送信バッファ・レジスタ6 (TXB6) への書き込みでカウンタをクリア (0) します。

連続送信の場合は1フレーム・データの送信完了で、再びカウンタをクリア (0) します。次の送信データがなかった場合、カウンタはクリア (0) されず、POWER6またはTXE6がクリア (0) されるまでカウント動作をそのまま続けます。


・受信用カウンタ

アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のビット7 (POWER6) = 0またはビット5 (RXE6) = 0のときはクリア (0) の状態で動作を停止します。

スタート・ビット検出によりカウントをスタートします。

1フレーム受信後は次のスタート・ビット検出まで動作を停止します。

図14 - 24 ポー・レート・ジェネレータの構成



- 備考** POWER6 : アシクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) のビット7
 TXE6 : ASIM6のビット6
 RXE6 : ASIM6のビット5
 CKSR6 : クロック選択レジスタ6
 BRGC6 : ポー・レート・ジェネレータ・コントロール・レジスタ6

(2) シリアル・クロックの生成

クロック選択レジスタ6 (CKSR6) とポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6) の設定により、シリアル・クロックを生成できます。

CKSR6のビット3-0 (TPS63-TPS60) により、8ビット・カウンタへの入力クロックを選択します。

BRGC6のビット7-0 (MDL67-MDL60) により、8ビット・カウンタの分周値を設定できます。

(a) ポー・レート

ポー・レートは次の式によって求められます。

$$\text{ポー・レート} = \frac{f_{\text{CLK6}}}{2 \times k} \text{ [bps]}$$

- 備考** f_{CLK6} : CKSR6レジスタのTPS63-TPS60ビットで選択した基本クロックの周波数
 k : BRGC6レジスタのMDL67-MDL60ビットで設定した値 (k = 8, 9, 10, ..., 255)

(b) ボー・レートの誤差

ボー・レート誤差は次の式によって求められます。

$$\text{誤差 (\%)} = \frac{\text{実際のボー・レート (誤差のあるボー・レート)}}{\text{希望するボー・レート (正常なボー・レート)}} - 1 \times 100 [\%]$$

注意1. 送信時のボー・レート誤差は、受信先の許容誤差以内にしてください。

2. 受信時のボー・レート誤差は、(4) 受信時の許容ボー・レート範囲で示す範囲を満たすようにしてください。

例 基本クロックの周波数 = 10 MHz = 10,000,000 Hz

BRGC6レジスタのMDL67-MDL60ビットの設定値 = 00100001B (k = 33)

目標ボー・レート = 153600 bps

$$\begin{aligned} \text{ボー・レート} &= 10 \text{ M} / (2 \times 33) \\ &= 10000000 / (2 \times 33) = 151515 [\text{bps}] \end{aligned}$$

$$\begin{aligned} \text{誤差} &= (151515/153600 - 1) \times 100 \\ &= -1.357 [\%] \end{aligned}$$

(3) ボー・レート設定例

表14-4 ボー・レート・ジェネレータ設定データ

ボー・ レート [bps]	fx = 10.0 MHz				fx = 8.38 MHz				fx = 4.19 MHz			
	TPS63- TPS60	k	算出値	ERR [%]	TPS63- TPS60	k	算出値	ERR [%]	TPS63- TPS60	k	算出値	ERR [%]
600	6H	130	601	0.16	6H	109	601	0.11	5H	109	601	0.11
1200	5H	130	1202	0.16	5H	109	1201	0.11	4H	109	1201	0.11
2400	4H	130	2404	0.16	4H	109	2403	0.11	3H	109	2403	0.11
4800	3H	130	4808	0.16	3H	109	4805	0.11	2H	109	4805	0.11
9600	2H	130	9615	0.16	2H	109	9610	0.11	1H	109	9610	0.11
10400	2H	120	10417	0.16	2H	101	10371	0.28	1H	101	10475	- 0.28
19200	1H	130	19231	0.16	1H	109	19220	0.11	0H	109	19220	0.11
31250	1H	80	31250	0.00	0H	134	31268	0.06	0H	67	31268	0.06
38400	0H	130	38462	0.16	0H	109	38440	0.11	0H	55	38090	- 0.80
76800	0H	65	76923	0.16	0H	55	76182	- 0.80	0H	27	77593	1.03
115200	0H	43	116279	0.94	0H	36	116389	1.03	0H	18	116389	1.03
153600	0H	33	151515	- 1.36	0H	27	155185	1.03	0H	14	149643	- 2.58
230400	0H	22	227272	- 1.36	0H	18	232778	1.03	0H	9	232778	1.03

- 備考** TPS63-TPS60 : クロック選択レジスタ6 (CKSR6) のビット3-0 (基本クロック (fxCLK6) 設定)
- k : ポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6) のMDL67-MDL60ビットで設定した値 (k = 8, 9, 10, ..., 255)
- fx : 高速システム・クロック発振周波数
- ERR : ポー・レート誤差

(4) 受信時の許容ポー・レート範囲

受信の際に、送信先のポー・レートのずれがどの程度まで許容できるかを次に示します。

注意 受信時のポー・レート誤差は、下記に示す算出式を使用して、必ず許容誤差範囲内になるように設定してください。

図14 - 25 受信時の許容ポー・レート範囲




図14 - 25に示すように、スタート・ビット検出後はポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6) で設定したカウンタにより、受信データのラッチ・タイミングが決定されます。このラッチ・タイミングに最終データ (ストップ・ビット) までが間に合えば正常に受信できます。

これを11ビット受信に当てはめると理論上、次のようになります。

$$FL = (\text{Brate})^{-1}$$

- Brate : UART6のポー・レート
- k : BRGC6の設定値
- FL : 1ビット・データ長
- ラッチ・タイミングのマージン : 2クロック

$$\text{許容最小データ・フレーム長} : FL_{\min} = 11 \times FL - \frac{k-2}{2k} \times FL = \frac{21k+2}{2k} FL$$

したがって、受信可能な送信先の最大ボー・レートは次のようになります。

$$BR_{\max} = (FL_{\min}/11)^{-1} = \frac{22k}{21k+2} \text{ Brate}$$

同様に、許容最大データ・フレーム長を求めると、次のようになります。

$$\frac{10}{11} \times FL_{\max} = 11 \times FL - \frac{k+2}{2 \times k} \times FL = \frac{21k-2}{2 \times k} FL$$

$$FL_{\max} = \frac{21k-2}{20k} FL \times 11$$

したがって、受信可能な送信先の最小ボー・レートは次のようになります。

$$BR_{\min} = (FL_{\max}/11)^{-1} = \frac{20k}{21k-2} \text{ Brate}$$

前述の最小/最大ボー・レート値の算出式から、UART6と送信先とのボー・レートの許容誤差を求めると次のようになります。

表14-5 許容最大/最小ボー・レート誤差

分周比(k)	許容最大ボー・レート誤差	許容最小ボー・レート誤差
8	+3.53 %	-3.61 %
20	+4.26 %	-4.31 %
50	+4.56 %	-4.58 %
100	+4.66 %	-4.67 %
255	+4.72 %	-4.73 %


備考1. 受信の許容誤差は、1フレーム・ビット数、入力クロック周波数、分周比(k)に依存します。入力クロック周波数が高く、分周比(k)が大きくなるほど許容誤差は大きくなります。

2. k: BRGC6の設定値

(5) 連続送信時のデータ・フレーム長

連続送信する場合、ストップ・ビットから次のスタート・ビットまでのデータ・フレーム長が通常より基本クロック2クロック分延びます。ただし、受信側はスタート・ビットの検出により、タイミングの初期化が行われるので通信結果には影響しません。

図14 - 26 連続送信時のデータ・フレーム長



1ビット・データ長：FL，ストップ・ビット長：FLstp，基本クロック周波数： f_{XCLK6} とすると次の式が成り立ちます。

$$FLstp = FL + 2/f_{XCLK6}$$

したがって、連続送信でのデータ・フレーム長は次のようになります。

$$\text{データ・フレーム長} = 11 \times FL + 2/f_{XCLK6}$$

第15章 シリアル・インタフェースCSI10

15.1 シリアル・インタフェースCSI10の機能

シリアル・インタフェースCSI10には、次の2種類のモードがあります。

- ・動作停止モード
- ・3線式シリアルI/Oモード

(1) 動作停止モード

シリアル通信を行わないときに使用するモードです。消費電力を低減することができます。

詳細については15.4.1 **動作停止モード**を参照してください。

(2) 3線式シリアルI/Oモード (MSB/LSB先頭切り替え可能)

シリアル・クロック (SCK10) とシリアル・データ (SI10, SO10) の3本のラインにより、8ビット・データ通信を行うモードです。

3線式シリアルI/Oモードは同時送受信動作が可能なので、データ通信の処理時間が短くなります。

シリアル通信する8ビット・データの先頭ビットをMSBか、またはLSBかに切り替えることができますので、いずれの先頭ビットのデバイスとも接続できます。

3線式シリアルI/Oモードは、クロック同期式シリアル・インタフェースを内蔵する周辺ICや表示コントローラなどを接続するときに使用できます。

詳細については15.4.2 **3線式シリアルI/Oモード**を参照してください。


15.2 シリアル・インタフェースCSI10の構成

シリアル・インタフェースCSI10は、ハードウェアで構成しています。

表15-1 シリアル・インタフェースCSI10の構成

項目	構成
レジスタ	送信バッファ・レジスタ10 (SOTB10) シリアルI/Oソフト・レジスタ10 (SIO10)
制御レジスタ	シリアル動作モード・レジスタ10 (CSIM10) シリアル・クロック選択レジスタ10 (CSIC10) ポート・モード・レジスタ1 (PM1) ポート・レジスタ1 (P1)

図15-1 シリアル・インタフェースCSI10のブロック図



(1) 送信バッファ・レジスタ10 (SOTB10)

送信データを設定するレジスタです。

シリアル動作モード選択レジスタ10 (CSIM10)のビット7 (CSIE10)とビット6 (TRMD10)が1のとき、SOTB10にデータを書き込むことにより送受信動作が開始されます。

SOTB10に書き込まれたデータは、シリアル/Oシフト・レジスタ10でパラレル・データからシリアル・データに変換され、シリアル出力 (SO10) に出力されます。

SOTB10は、8ビット・メモリ操作命令で書き込みと読み出しができます。

RESET入力により、不定になります。

注意 CSOT10 = 1 (シリアル通信中) のとき、SOTB10へのアクセスは行わないでください。

(2) シリアル/Oシフト・レジスタ10 (SIO10)

パラレル-シリアルの変換を行う8ビットのレジスタです。

SIO10は、8ビット・メモリ操作命令で読み出しができます。

シリアル動作モード・レジスタ10 (CSIM10)のビット6 (TRMD10)が0のとき、SIO10からデータを読み出すことにより受信動作が開始されます。

受信時は、データがシリアル入力 (SI10) からSIO10に読み込まれます。

RESET入力により、00Hになります。

注意 CSOT10 = 1 (シリアル通信中) のとき、SIO10へのアクセスは行わないでください。

15.3 シリアル・インタフェースCSI10を制御するレジスタ

シリアル・インタフェースCSI10は、次の4種類のレジスタで制御します。

- ・シリアル動作モード・レジスタ10 (CSIM10)
- ・シリアル・クロック選択レジスタ1n (CSIC10)
- ・ポート・モード・レジスタ1 (PM1)
- ・ポート・レジスタ1 (P1)

(1) シリアル動作モード・レジスタ10 (CSIM10)

動作モード，動作の許可 / 不許可を設定するレジスタです。

CSIM10は1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により，00Hになります。

図15 - 2 シリアル動作モード・レジスタ10 (CSIM10) のフォーマット

アドレス : FF80H リセット時 : 00H R/W^{注1}

略号	<input checked="" type="checkbox"/>	6	5	4	3	2	1	0
CSIM10	CSIE10	TRMD10	0	DIR10	0	0	0	CSOT10

CSIE10	3線式シリアルI/Oモード時の動作の制御
0	動作禁止 ^{注2} ，内部回路を非同期リセットする ^{注3}
1	動作許可

TRMD10 ^{注4}	送受信モードの制御
0 ^{注5}	受信モード (送信禁止)
1	送受信モード

DIR10 ^{注6}	先頭ビットの指定
0	MSB
1	LSB

CSOT10	通信状態フラグ
0	通信停止
1	通信中

注1．ビット0はRead Onlyです。

2．P10/ $\overline{\text{SCK}}10/\text{Tx}D0$ ，P11/ $\text{SI}10/\text{Rx}D0$ ，P12/ $\text{SO}10$ を汎用ポートとして使用する場合は，CSIM10を初期状態と同じ設定 (00H) にしてください。

3．リセットされるのはCSIM10のビット0 (CSOT10) とシリアルI/Oシフト・レジスタ10 (SIO10) です。

4．CSOT10 = 1 (シリアル通信中) のとき，TRMD10を書き換えしないでください。

5．TRMD10が0のとき，SO10出力はロウ・レベルに固定されます。SIO10からデータを読み出すと受信が開始します。

6．CSOT10 = 1 (シリアル通信中) のとき，DIR10を書き換えしないでください。

注意 ビット5には必ず0を設定してください。

(2) シリアル・クロック選択レジスタ10 (CSIC10)

データ送受信タイミングの指定，シリアル・クロックを設定するレジスタです。
 CSIC10は1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
 $\overline{\text{RESET}}$ 入力により，00Hになります。

図15-3 シリアル・クロック選択レジスタ10 (CSIC10) のフォーマット

アドレス：FF81H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
CSIC10	0	0	0	CKP10	DAP10	CKS102	CKS101	CKS100

CKP10	DAP10	データ送受信タイミングの指定			タイプ
0	0	$\overline{\text{SCK10}}$		1	
0	1	$\overline{\text{SCK10}}$		2	
1	0	$\overline{\text{SCK10}}$		3	
1	1	$\overline{\text{SCK10}}$		4	

CKS102	CKS101	CKS100	CSI10のシリアル・クロックの選択 ^注	モード
0	0	0	$f_x/2$ (5 MHz)	マスタ・モード
0	0	1	$f_x/2^2$ (2.5 MHz)	マスタ・モード
0	1	0	$f_x/2^3$ (1.25 MHz)	マスタ・モード
0	1	1	$f_x/2^4$ (625 kHz)	マスタ・モード
1	0	0	$f_x/2^5$ (312.5 kHz)	マスタ・モード
1	0	1	$f_x/2^6$ (156.25 kHz)	マスタ・モード
1	1	0	$f_x/2^7$ (78.13 kHz)	マスタ・モード
1	1	1	$\overline{\text{SCK10}}$ への外部クロック入力	スレーブ・モード

注 シリアル・クロックは次の条件を満たすように設定してください。

- ・ $V_{DD} = 4.0 \sim 5.5 \text{ V}$: シリアル・クロック 5 MHz
- ・ $V_{DD} = 3.3 \sim 4.0 \text{ V}$: シリアル・クロック 4.19 MHz
- ・ $V_{DD} = 2.7 \sim 3.3 \text{ V}$: シリアル・クロック 2.5 MHz
- ・ $V_{DD} = 2.5 \sim 2.7 \text{ V}$: シリアル・クロック 1.25 MHz (標準品, (A) 水準品のみ)

- 注意1 . CPUへの供給クロックに内蔵発振クロックを選択している場合 , シリアル・クロックに内蔵発振回路の分周クロックが供給されます。このとき , シリアル・インタフェースCSI10の動作は保証されません。
- 2 . CSIE10 = 1 (動作許可) のとき , CSIC10への書き込みを行わないでください。
 - 3 . P10/ $\overline{\text{SCK10}}$ /TxD0 , P11/SI10/RxD0 , P12/SO10を汎用ポートとして使用する場合 , CSIC10を初期状態と同じ状態 (00H) にしてください。
 - 4 . リセット後のデータ・クロックの位相タイプは , タイプ1になります。

- 備考1 . () 内は $f_x = 10 \text{ MHz}$ 動作時
- 2 . f_x : 高速システム・クロック発振周波数

(3) ポート・モード・レジスタ 1 (PM1)

ポート1の入力 / 出力を1ビット単位で設定するレジスタです。

P10/ $\overline{\text{SCK10}}$ /TxD0をシリアル・インタフェースのクロック出力として使用するとき，PM10に0, P10の出力ラッチに1を設定してください。

P12/SO10をシリアル・インタフェースのデータ出力として使用するとき，PM12およびP12の出力ラッチに0を設定してください。

P10/ $\overline{\text{SCK10}}$ /TxD0をシリアル・インタフェースのクロック入力, P11/SI10/RxD0をシリアル・インタフェースのデータ入力として使用するとき，PM10, PM11に1を設定してください。このとき，P10, P11の出力ラッチは，0または1のどちらでもかまいません。

PM1は，1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により，FFHになります。

図15 - 4 ポート・モード・レジスタ1 (PM1) のフォーマット

アドレス : FF21H リセット時 : FFH R/W

略号	7	6	5	4	3	2	1	0
PM1	PM17	PM16	PM15	PM14	PM13	PM12	PM11	PM10

PM1n	P1n端子の入出力モードの選択 (n = 0-7)
0	出力モード (出力バッファ・オン)
1	入力モード (出力バッファ・オフ)

15.4 シリアル・インタフェースCSI10の動作

シリアル・インタフェースCSI10は、次の2種類のモードがあります。

- ・動作停止モード
- ・3線式シリアルI/Oモード

15.4.1 動作停止モード

動作停止モードでは、シリアル通信を行いません。したがって、消費電力を低減できます。また動作停止モードでは、P10/ $\overline{\text{SCK10}}$ /TxD0, P11/SI10/RxD0, P12/SO10を通常の入出力ポートとして使用できます。

(1) 使用するレジスタ

動作停止モードの設定は、シリアル動作モード・レジスタ10 (CSIM10)で行います。

動作停止モードにする場合は、CSIM10のビット7 (CSIE10) に0を設定してください。

(a) シリアル動作モード・レジスタ10 (CSIM10)

CSIM10は1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

アドレス：FF80H リセット時：00H R/W

略号	7	6	5	4	3	2	1	0
CSIM10	CSIE10	TRMD10	0	DIR10	0	0	0	CSOT10

CSIE10	3線式シリアルI/Oモード時の動作の制御
0	動作禁止 ^{注1} ，内部回路を非同期リセットする ^{注2}

注1 . P10/ $\overline{\text{SCK10}}$ /TxD0, P11/SI10/RxD0, P12/SO10を汎用ポートとして使用する場合は、CSIM10を初期状態と同じ設定 (00H) にしてください。

2 . リセットされるのはCSIM10のビット0 (CSOT10) とシリアルI/Oシフト・レジスタ10 (SIO10) です。

15.4.2 3線式シリアルI/Oモード

クロック同期式シリアル・インタフェースを内蔵する周辺ICや表示コントローラなどを接続するときに使用できます。

シリアル・クロック ($\overline{\text{SCK10}}$) , シリアル出力 (SO10) , シリアル入力 (SI10) の3本のラインで通信を行います。

(1) 使用するレジスタ

- ・シリアル動作モード・レジスタ10 (CSIM10)
- ・シリアル・クロック選択レジスタ10 (CSIC10)
- ・ポート・モード・レジスタ1 (PM1)
- ・ポート・レジスタ1 (P1)

3線式シリアルI/Oモードの基本的な動作設定手順例は次のようになります。

CSIC10レジスタを設定 (図15 - 3を参照)

CSIM10レジスタのビット0, 4, 6 (CSOT10, DIR10, TRMD10) を設定 (図15 - 2を参照)

CSIM10レジスタのビット7 (CSIE10) をセット (1) 送受信可能

送信バッファ・レジスタ10 (SOTB10) にデータを書き込み データ送受信開始

シリアルI/Oシフト・レジスタ10 (SIO10) からデータを読み出し データ受信開始

注意 ポート・モード・レジスタとポート・レジスタの設定手順は、通信相手との関係を考慮して、行ってください。

レジスタの設定と端子の関係を次に示します。

表15 - 2 レジスタの設定と端子の関係

CSIE10	TRMD10	PM11	P11	PM12	P12	PM10	P10	CSI10 の動作	端子機能		
									SI10/RxD0/ P11	SO10/P12	SCK10/ TxD0/P10
0	x	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	停止	RxD0/P11	P12	TxD0/ P10 ^{注2}
1	0	1	x	x ^{注1}	x ^{注1}	1	x	スレーブ 受信 ^{注3}	SI10	P12	SCK10 (入力) ^{注3}
1	1	x ^{注1}	x ^{注1}	0	0	1	x	スレーブ 送信 ^{注3}	RxD0/P11	SO10	SCK10 (入力) ^{注3}
1	1	1	x	0	0	1	x	スレーブ 送受信 ^{注3}	SI10	SO10	SCK10 (入力) ^{注3}
1	0	1	x	x ^{注1}	x ^{注1}	0	1	マスタ 受信	SI10	P12	SCK10 (出力)
1	1	x ^{注1}	x ^{注1}	0	0	0	1	マスタ 送信	RxD0/P11	SO10	SCK10 (出力)
1	1	1	x	0	0	0	1	マスタ 送受信	SI10	SO10	SCK10 (出力)

注1．ポート機能として設定することができます。

2．P10/SCK10/TxD0をポート機能として使用する場合，CKP10を0に設定してください。

3．スレーブとして使用する場合，CKS102, CKS101, CKS100 = 1, 1, 1に設定してください。

- 備考**
- x : don't care
 - CSIE10 : シリアル動作モード・レジスタ10 (CSIM10) のビット7
 - TRMD10 : CSIM10のビット6
 - CKP10 : シリアル・クロック選択レジスタ10 (CSIC10) のビット4
 - CKS102, CKS101, CKS100 : CSIC10のビット2-0
 - PM1 x : ポート・モード・レジスタ
 - P1 x : ポートの出力ラッチ

(2) 通信動作

3線式シリアルI/Oモードでは、8ビット単位でデータの送受信を行います。データは、シリアル・クロックに同期して1ビットごとに送受信されます。

シリアル動作モード・レジスタ10 (CSIM10) のビット6 (TRMD10) が1の場合、データの送受信が可能です。送信バッファ・レジスタ10 (SOTB10) に値を書き込むことにより、送受信が開始されます。またシリアル動作モード・レジスタ10 (CSIM10) のビット6 (TRMD10) が0の場合、データの受信が可能です。シリアルI/Oシフト・レジスタ10 (SIO10) からデータを読み出すことにより、受信動作が開始されます。

通信開始後、CSIM10のビット0 (CSOT10) が1になります。8ビットの通信が終了すると、通信終了割り込み要求フラグ (CSIIF10) がセットされ、CSOT10は0にクリアされます。そして次の通信が可能になります。

注意 CSOT10 = 1 (シリアル通信中) のとき、コントロール・レジスタとデータ・レジスタにアクセスしないでください。

図15 - 5 3線式シリアルI/Oモードのタイミング (1/2)

(1) 送受信タイミング (タイプ1 ; TRMD10 = 1, DIR10 = 0, CKP10 = 0, DAP10 = 0)




図15 - 5 3線式シリアルI/Oモードのタイミング (2/2)

(2) 送受信タイミング (タイプ2 ; TRMD10 = 1, DIR10 = 0, CKP10 = 0, DAP10 = 1)






図15 - 6 クロック/データ位相のタイミング


(a) タイプ1 ; CKP10 = 0, DAP10 = 0




(b) タイプ2 ; CKP10 = 0, DAP10 = 1



(c) タイプ3 ; CKP10 = 1, DAP10 = 0



(d) タイプ4 ; CKP10 = 1, DAP10 = 1




(3) SO10端子への出力タイミング (先頭ビット)

通信開始時，送信バッファ・レジスタ10 (SOTB10) の値は，SO10端子から出力されます。このとき，先頭ビットの出力動作を説明します。

図15-7 先頭ビットの出力動作


(1) CKP10 = 0, DAP10 = 0 (またはCKP10 = 1, DAP10 = 0)



先頭ビットは， $\overline{\text{SCK10}}$ の立ち下がり（または立ち上がり）エッジでSOTB10レジスタから直接，出力ラッチにラッチされ，さらに出力セクタを通してSO10端子から出力されます。次の $\overline{\text{SCK10}}$ の立ち上がり（または立ち下がり）エッジでSOTB10レジスタの値がSIO10レジスタに転送され，1ビット分シフトします。同時にSIO10端子を通して，受信データの先頭ビットがSIO10レジスタに格納されます。

2番目のビット以降は，次の $\overline{\text{SCK10}}$ の立ち下がり（または立ち上がり）エッジでSIO10から出力ラッチにラッチされ，データがSO10端子から出力されます。

(2) CKP10 = 0, DAP10 = 1 (またはCKP10 = 1, DAP10 = 1)



先頭ビットは，SOTB10のライト信号またはSIO10レジスタのリード信号の立ち下がりエッジでSOTB10レジスタから直接，出力セクタを通してSO10端子から出力されます。次の $\overline{\text{SCK10}}$ の立ち下がり（または立ち上がり）エッジでSOTB10レジスタの値がSIO10レジスタに転送され，1ビット分シフトします。同時にSIO10端子を通して，受信データの先頭ビットがSIO10レジスタに格納されます。


2番目のビット以降は，次の $\overline{\text{SCK10}}$ の立ち上がり（または立ち下がり）エッジでSIO10から出力ラッチにラッチされ，データがSO10端子から出力されます。

(4) SO10端子の出力値 (最終ビット)


通信終了後, SO10端子の出力は, 最終ビットの出力値を保持します。

図15 - 8 SO10端子の出力値 (最終ビット)

(1) タイプ1 ; CKP10 = 0, DAP10 = 0 (またはCKP10 = 1, DAP10 = 0)



(2) タイプ2 ; CKP10 = 0, DAP10 = 1 (またはCKP10 = 1, DAP10 = 1)



(5) SO10出力について

シリアル動作モード・レジスタ10 (CSIM10) のビット7 (CSIE10) を0に設定すると、SO10出力は次のようになります。

表15 - 3 SO10出力の状態

TRMD10	DAP10	DIR10	SO10出力 ^{注1}
TRMD10 = 0 ^{注2}	-	-	ロウ・レベル出力 ^{注2}
TRMD10 = 1	DAP10 = 0	-	SO10ラッチの値 (ロウ・レベル出力)
		DIR10 = 0	SOTB10のビット7の値
	DIR10 = 1	SOTB10のビット0の値	

注1. 実際のSO10/P12端子の出力は、SO10出力のほかに、PM12, P12によって決まります。

2. リセット時の状態です。

注意 TRMD10, DAP10, DIR10に値を書き込むと、SO10の出力値が変わります。

第16章 割り込み機能

16.1 割り込み機能の種類

割り込み機能には、次の2種類があります。

(1) マスカブル割り込み

マスク制御を受ける割り込みです。優先順位指定フラグ・レジスタ(PR0L, PR0H, PR1L)の設定により、割り込み優先順位を高い優先順位のグループと低い優先順位のグループに分けることができます。高い優先順位の割り込みは、低い優先順位の割り込みに対して、多重割り込みをすることができます。また、同一優先順位を持つ複数の割り込み要求が同時に発生しているときの優先順位が決められています(表16 - 1参照)。

スタンバイ・リリース信号を発生し、STOPモード、HALTモードを解除します。

マスカブル割り込みには、外部割り込み要求が8要因、内部割り込み要求が15要因あります。

(2) ソフトウェア割り込み

BRK命令の実行によって発生するベクタ割り込みです。割り込み禁止状態でも受け付けられます。また、割り込み優先順位制御の対象になりません。

16.2 割り込み要因と構成

割り込み要因には、マスカブル割り込み、ソフトウェア割り込みをあわせて、合計24要因あります。また、それ以外にリセット要因が最大で合計5要因あります(表16 - 1参照)。

表16-1 割り込み要因一覧

割り込みの種類	デフォルト・プライオリティ ^{注1}	割り込み要因		内部 / 外部	ベクタ・テーブル・アドレス	基本構成タイプ ^{注2}
		名称	トリガ			
マスカブル	0	INTLVI	低電圧検出 ^{注3}	内部	0004H	(A)
	1	INTP0	端子入力エッジ検出	外部	0006H	(B)
	2	INTP1			0008H	
	3	INTP2			000AH	
	4	INTP3			000CH	
	5	INTP4			000EH	
	6	INTP5			0010H	
	7	INTSRE6	UART6の受信エラー発生	内部	0012H	(A)
	8	INTSR6	UART6の受信完了		0014H	
	9	INTST6	UART6の送信完了		0016H	
	10	INTCSI10 / INTST0	CSI10の通信完了/UART0の送信完了		0018H	
	11	INTTMH1	TMH1とCMP01の一致 (コンペア・レジスタ指定時)		001AH	
	12	INTTMH0	TMH0とCMP00の一致 (コンペア・レジスタ指定時)		001CH	
	13	INTTM50	TM50とCR50の一致 (コンペア・レジスタ指定時)		001EH	
	14	INTTM000	TM00とCR000の一致 (コンペア・レジスタ指定時) , TI010端子の有効エッジ検出 (キャプチャ・レジスタ指定時)		0020H	
	15	INTTM010	TM00とCR010の一致 (コンペア・レジスタ指定時) , TI000端子の有効エッジ検出 (キャプチャ・レジスタ指定時)		0022H	
	16	INTAD	A/D変換終了		0024H	
	17	INTSR0	UART0受信完了または受信エラー発生		0026H	
	18	INTWTI	時計用タイマの基準時間間隔信号		0028H	
	19	INTTM51	TM51とCR51の一致 (コンペア・レジスタ指定時)		002AH	
	20	INTKR	キー割り込み検出		外部	
	21	INTWT	時計用タイマのオーバフロー	内部	002EH	(A)
22	INTP6	端子入力エッジ検出	外部	0030H	(B)	
ソフトウェア	-	BRK	BRK命令の実行	-	003EH	(D)
リセット	-	RESET	リセット入力	-	0000H	-
		POC	パワーオン・クリア			
		LVI	低電圧検出 ^{注4}			
		クロック・モニタ	高速システム・クロック発振停止検出			
		WDT	WDTのオーバフロー			

注1. デフォルト・プライオリティは、複数のマスカブル割り込みが同時に発生している場合に優先する順位で、0が最高順位、22が最低順位です。


2. 基本構成タイプの(A)-(D)は、それぞれ図16-1の(A)-(D)に対応しています。

3. 低電圧検出レジスタ(LVIM)のビット1(LVIMD) = 0選択時。


4. 低電圧検出レジスタ(LVIM)のビット1(LVIMD) = 1選択時。

図16 - 1 割り込み機能の基本構成 (1/2)

(A) 内部マスク割り込み




(B) 外部マスク割り込み (INTP0-INTP6)




- IF : 割り込み要求フラグ
- IE : 割り込み許可フラグ
- ISP : インサービス・プライオリティ・フラグ
- MK : 割り込みマスク・フラグ
- PR : 優先順位指定フラグ

図16 - 1 割り込み機能の基本構成 (2/2)

(C) 外部マスクابل割り込み (INTKR)



(D) ソフトウェア割り込み



- IF : 割り込み要求フラグ
- IE : 割り込み許可フラグ
- ISP : インサーピス・プライオリティ・フラグ
- MK : 割り込みマスク・フラグ
- PR : 優先順位指定フラグ
- KRM : キー・リターン・モード・レジスタ

16.3 割り込み機能を制御するレジスタ

割り込み機能は、次の6種類のレジスタで制御します。

- ・割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L)
- ・割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L)
- ・優先順位指定フラグ・レジスタ (PR0L, PR0H, PR1L)
- ・外部割り込み立ち上がりエッジ許可レジスタ (EGP)
- ・外部割り込み立ち下がりエッジ許可レジスタ (EGN)
- ・プログラム・ステータス・ワード (PSW)

各割り込み要求ソースに対応する割り込み要求フラグ、割り込みマスク・フラグ、優先順位指定フラグ名称を表16-2に示します。

表16-2 割り込み要求ソースに対応する各種フラグ

割り込み要因	割り込み要求フラグ		割り込みマスク・フラグ		優先順位指定フラグ	
		レジスタ		レジスタ		レジスタ
INTLVI	LVIIF	IF0L	LVIMK	MK0L	LVIPR	PR0L
INTP0	PIF0		PMK0		PPR0	
INTP1	PIF1		PMK1		PPR1	
INTP2	PIF2		PMK2		PPR2	
INTP3	PIF3		PMK3		PPR3	
INTP4	PIF4		PMK4		PPR4	
INTP5	PIF5		PMK5		PPR5	
INTSRE6	SREIF6		SREMK6		SREPR6	
INTSR6	SRIF6	IF0H	SRMK6	MK0H	SRPR6	PR0H
INTST6	STIF6		STMK6		STPR6	
INTCSI10	DUALIF0 ^{注1}		DUALMK0 ^{注2}		DUALPR0 ^{注2}	
INTST0						
INTTMH1	TMIFH1		TMMKH1		TMPRH1	
INTTMH0	TMIFH0		TMMKH0		TMPRH0	
INTTM50	TMIF50		TMMK50		TMPR50	
INTTM000	TMIF000		TMMK000		TMPR000	
INTTM010	TMIF010		TMMK010		TMPR010	
INTAD	ADIF		IF1L		ADMK	
INTSR0	SRIF0	SRMK0		SRPR0		
INTWT1	WTIIF	WTIMK		WTIPR		
INTTM51	TMIF51	TMMK51		TMPR51		
INTKR	KRIF	KRMK		KRPR		
INTWT	WTIF	WTMK		WTPR		
INTP6	PIF6	PMK6		PPR6		

注1．2種類の割り込み要因のうち、どちらかが発生したらセット(1)されます。

2．2種類の割り込み要因の両方に対応しています。

(1) 割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L)

割り込み要求フラグは、対応する割り込み要求の発生または命令の実行によりセット (1) され、割り込み要求受け付け時、 $\overline{\text{RESET}}$ 入力時、命令の実行によりクリア (0) されるフラグです。

割り込みが受け付けられた場合、まず割り込み要求フラグが自動的にクリアされてから割り込みルーチンに入ります。

IF0L, IF0H, IF1Lは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、IF0LとIF0Hをあわせて16ビット・レジスタIF0として使用するときには、16ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

図16 - 2 割り込み要求フラグ・レジスタ (IF0L, IF0H, IF1L) のフォーマット

アドレス : FFE0H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF0L	SREIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIF

アドレス : FFE1H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF0H	TMIF010	TMIF000	TMIF50	TMIFH0	TMIFH1	DUALIF0	STIF6	SRIF6

アドレス : FFE2H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
IF1L	0	PIF6	WTIF	KRIF	TMIF51	WTIIF	SRIF0	ADIF

XXIFX	割り込み要求フラグ
0	割り込み要求信号が発生していない
1	割り込み要求信号が発生し、割り込み要求状態

注意1 . IF1Lのビット7には、必ず0を設定してください。

- 2 . タイマ、シリアル・インタフェース、A/Dコンバータなどをスタンバイ解除後に動作させる場合、いったん割り込み要求フラグをクリアしてから動作させてください。ノイズなどにより割り込み要求フラグがセットされる場合があります。

注意3. 割り込み要求フラグ・レジスタのフラグ操作には、1ビット・メモリ操作命令 (CLR1) を使用してください。C言語での記述の場合は、コンパイルされたアセンブラが1ビット・メモリ操作命令 (CLR1) になっている必要があるため、「IF0L.0 = 0;」や「_asm("clr1 IF0L, 0");」のようなビット操作命令を使用してください。

なお、C言語で「IF0L & = 0xfe;」のように8ビット・メモリ操作命令で記述した場合、コンパイルすると3命令のアセンブラになります。

```
mov a, IF0L
and a, #0FEH
mov IF0L, a
```

この場合「mov a, IF0L」後から「mov IF0L, a」の間のタイミングで、同一の割り込み要求フラグ・レジスタ (IF0L) の他ビットの要求フラグがセット (1) されても、「mov IF0L, a」でクリア (0) されます。したがって、C言語で8ビット・メモリ操作命令を使用する場合は注意が必要です。

(2) 割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L)

割り込みマスク・フラグは、対応するマスカブル割り込み処理の許可/禁止を設定するフラグです。

MK0L, MK0H, MK1Lは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、MK0LとMK0Hをあわせて16ビット・レジスタMK0として使用するときには、16ビット・メモリ操作命令で設定します。

RESET入力により、FFHになります。

図16 - 3 割り込みマスク・フラグ・レジスタ (MK0L, MK0H, MK1L) のフォーマット

アドレス：FFE4H リセット時：FFH R/W

略号	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
MK0L	SREMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

アドレス：FFE5H リセット時：FFH R/W

略号	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
MK0H	TMMK010	TMMK000	TMMK50	TMMKH0	TMMKH1	DUALMK0	STMK6	SRMK6

アドレス：FFE6H リセット時：FFH R/W

略号	7	6	[5]	[4]	[3]	[2]	[1]	[0]
MK1L	1	PMK6	WTMK	KRMK	TMMK51	WTIMK	SRMK0	ADMK

XXMKX	割り込み処理の制御
0	割り込み処理許可
1	割り込み処理禁止

注意 MK1Lのビット7には、必ず1を設定してください。

(3) 優先順位指定フラグ・レジスタ (PR0L, PR0H, PR1L)

優先順位指定フラグは、対応するマスカブル割り込みの優先順位を設定するフラグです。

PR0L, PR0H, PR1Lは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。また、PR0LとPR0Hをあわせて16ビット・レジスタPR0として使用するときには、16ビット・メモリ操作命令で設定します。

RESET入力により、FFHになります。

図16-4 優先順位指定フラグ・レジスタ (PR0L, PR0H, PR1L) のフォーマット

アドレス：FFE8H リセット時：FFH R/W

略号	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
PR0L	SREPR6	PPR5	PPR4	PPR3	PPR2	PPR1	PPR0	LVIPR

アドレス：FFE9H リセット時：FFH R/W

略号	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]
PR0H	TMPR010	TMPR000	TMPR50	TMPRH0	TMPRH1	DUALPR0	STPR6	SRPR6

アドレス：FFEAH リセット時：FFH R/W

略号	7	6	[5]	[4]	[3]	[2]	[1]	[0]
PR1L	1	PPR6	WTPR	KRPR	TMPR51	WTIPR	SRPR0	ADPR

XXPRX	優先順位レベルの選択
0	高優先順位レベル
1	低優先順位レベル

注意 PR1Lのビット7には、必ず1を設定してください。

(4)外部割り込み立ち上がりエッジ許可レジスタ(EGP),外部割り込み立ち下がりエッジ許可レジスタ(EGN)

INTP0-INTP6の有効エッジを設定するレジスタです。

EGP, EGNは、それぞれ1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

図16 - 5 外部割り込み立ち上がりエッジ許可レジスタ (EGP) , 外部割り込み立ち下がりエッジ許可レジスタ (EGN) のフォーマット

アドレス : FF48H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
EGP	0	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0

アドレス : FF49H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
EGN	0	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0

EGPn	EGNn	INTPn端子の有効エッジの選択 (n = 0-6)
0	0	エッジ検出
0	1	立ち下がりエッジ
1	0	立ち上がりエッジ
1	1	立ち上がり, 立ち下がりの両エッジ

EGPnとEGNnに対応するポートを表16 - 3に示します。

表16 - 3 EGPnとEGNnに対応するポート

検出許可レジスタ		エッジ検出ポート	割り込み要求信号
EGP0	EGN0	P120	INTP0
EGP1	EGN1	P30	INTP1
EGP2	EGN2	P31	INTP2
EGP3	EGN3	P32	INTP3
EGP4	EGN4	P33	INTP4
EGP5	EGN5	P16	INTP5
EGP6	EGN6	P140	INTP6

注意 外部割り込み機能からポート機能に切り替える場合に、エッジ検出を行う可能性があるため、EGPnとEGNnを0に設定してからポート・モードに切り替えてください。


備考 n = 0-6

(5) プログラム・ステータス・ワード (PSW)

プログラム・ステータス・ワードは、命令の実行結果や割り込み要求に対する現在の状態を保持するレジスタです。マスク可能割り込みの許可 / 禁止を設定するIEフラグと多重割り込み処理の制御を行うISPフラグがマッピングされています。

8ビット単位で読み出し / 書き込み操作ができるほか、ビット操作命令や専用命令 (EI, DI) により操作ができます。また、ベクタ割り込み要求受け付け時および、BRK命令実行時には、PSWの内容は自動的にスタックに退避され、IEフラグはリセット (0) されます。また、マスク可能割り込み要求受け付け時には、受け付けた割り込みの優先順位指定フラグの内容がISPフラグに転送されます。PUSH PSW命令によってもPSWの内容はスタックに退避されます。RETI, RETB, POP PSW命令により、スタックから復帰します。 $\overline{\text{RESET}}$ 入力により、PSWは02Hとなります。

図16 - 6 プログラム・ステータス・ワードの構成



16.4 割り込み処理動作

16.4.1 マスカブル割り込み要求の受け付け動作

マスカブル割り込み要求は、割り込み要求フラグがセット(1)され、その割り込み要求のマスク(MK)フラグがクリア(0)されていると受け付けが可能な状態になります。ベクタ割り込み要求は、割り込み許可状態(IEフラグがセット(1)されているとき)であれば受け付けます。ただし、優先順位の高い割り込みを処理中(ISPフラグがリセット(0)されているとき)に低い優先順位に指定されている割り込み要求は受け付けられません。

マスカブル割り込み要求が発生してから割り込み処理が行われるまでの時間は表16-4のようになります。割り込み要求の受け付けタイミングについては、図16-8, 16-9を参照してください。

表16-4 マスカブル割り込み要求発生から処理までの時間

	最小時間	最大時間 ^注
x × PR = 0のとき	7クロック	32クロック
x × PR = 1のとき	8クロック	33クロック

注 除算命令の直前に割り込み要求が発生したとき、ウエイトする時間が最大となります。

備考 1クロック : $1/f_{CPU}$ (f_{CPU} : CPUクロック)

複数のマスカブル割り込み要求が同時に発生したときは、優先順位指定フラグで高優先順位に指定されているものから受け付けられます。また、優先順位指定フラグで同一優先順位に指定されているときは、デフォルト優先順位の高い割り込みから受け付けられます。


保留された割り込み要求は受け付け可能な状態になると受け付けられます。

割り込み要求受け付けのアルゴリズムを図16-7に示します。

マスカブル割り込み要求が受け付けられると、プログラム・ステータス・ワード(PSW)、プログラム・カウンタ(PC)の順に内容をスタックに退避し、IEフラグをリセット(0)し、受け付けた割り込みの優先順位指定フラグの内容をISPフラグへ転送します。さらに、割り込み要求ごとに決められたベクタ・テーブル中のデータをPCへロードし、分岐します。

RETI命令によって、割り込みから復帰できます。

図16 - 7 割り込み要求受け付け処理アルゴリズム



x x IF : 割り込み要求フラグ


x x MK : 割り込みマスク・フラグ

x x PR : 優先順位指定フラグ

IE : マスカブル割り込み要求の受け付けを制御するフラグ (1 = 許可, 0 = 禁止)


ISP : 現在処理中の割り込みの優先順位を示すフラグ (0 = 高優先順位の割り込み処理中, 1 = 割り込み要求を受け付けていない, または低優先順位の割り込み処理中)

図16 - 8 割り込み要求の受け付けタイミング (最小時間)



備考 1クロック : $1/f_{CPU}$ (f_{CPU} : CPUクロック)

図16 - 9 割り込み要求の受け付けタイミング (最大時間)



備考 1クロック : $1/f_{CPU}$ (f_{CPU} : CPUクロック)

16.4.2 ソフトウェア割り込み要求の受け付け動作

ソフトウェア割り込み要求はBRK命令の実行により受け付けられます。ソフトウェア割り込みは禁止することはできません。

ソフトウェア割り込み要求が受け付けられると、プログラム・ステータス・ワード (PSW)、プログラム・カウンタ (PC) の順に内容をスタックに退避し、IEフラグをリセット (0) し、ベクタ・テーブル (003EH, 003FH) の内容をPCにロードして分岐します。

RETB命令によって、ソフトウェア割り込みから復帰できます。

注意 ソフトウェア割り込みからの復帰にRETI命令を使用しないでください。

16.4.3 多重割り込み処理

割り込み処理中に、さらに別の割り込み要求を受け付けることを多重割り込みといいます。

多重割り込みは、割り込み要求受け付け許可状態 (IE = 1) になっていなければ発生しません。割り込み要求が受け付けられた時点で、割り込み要求は受け付け禁止状態 (IE = 0) になります。したがって、多重割り込みを許可するには、割り込み処理中にEI命令によってIEフラグをセット (1) して、割り込み許可状態にする必要があります。

また、割り込み許可状態であっても、多重割り込みが許可されない場合がありますが、これは割り込みの優先順位によって制御されます。割り込みの優先順位には、デフォルト優先順位とプログラマブル優先順位の2つがありますが、多重割り込みの制御はプログラマブル優先順位制御により行われます。

割り込み許可状態で、現在処理中の割り込みと同レベルか、それよりも高い優先順位の割り込み要求が発生した場合には、多重割り込みとして受け付けられます。現在処理中の割り込みより低い優先順位の割り込み要求が発生した場合には、多重割り込みとして受け付けられません。

割り込み禁止、または低優先順位のために多重割り込みが許可されなかった割り込み要求は保留されます。そして、現在の割り込み処理終了後、メイン処理の命令を少なくとも1命令実行後に受け付けられます。

表16-5に多重割り込み可能な割り込み要求の関係を、図16-10に多重割り込みの例を示します。

表16-5 割り込み処理中に多重割り込み可能な割り込み要求の関係

多重割り込み要求 処理中の割り込み		マスカブル割り込み要求				ソフトウェア 割り込み要求
		PR = 0		PR = 1		
		IE = 1	IE = 0	IE = 1	IE = 0	
マスカブル割り込み	ISP = 0		×	×	×	
	ISP = 1		×		×	
ソフトウェア割り込み			×		×	

備考1. : 多重割り込み可能。

2. × : 多重割り込み不可能。

3. ISP, IEはPSWに含まれるフラグです。

ISP = 0 : 高優先順位の割り込み処理中

ISP = 1 : 割り込み要求を受け付けていないか、低優先順位の割り込み処理中

IE = 0 : 割り込み要求受け付け禁止

IE = 1 : 割り込み要求受け付け許可


4. PRはPR0L, PR0H, PR1Lに含まれるフラグです。

PR = 0 : 高優先順位レベル

PR = 1 : 低優先順位レベル


図16 - 10 多重割り込みの例 (1/2)

例1 . 多重割り込みが2回発生する例



割り込みINTxx処理中に、2つの割り込み要求INTyy, INTzzが受け付けられ、多重割り込みが発生する。各割り込み要求受け付けの前には、必ずEI命令を発行し、割り込み要求受け付け許可状態になっている。

例2 . 優先順位制御により、多重割り込みが発生しない例




割り込みINTxx処理中に発生した割り込み要求INTyyは、割り込みの優先順位がINTxxより低いため受け付けられず、多重割り込みは発生しない。INTyy要求は保留され、メイン処理1命令実行後に受け付けられる。

- PR = 0 : 高優先順位レベル
- PR = 1 : 低優先順位レベル
- IE = 0 : 割り込み要求受け付け禁止

図16 - 10 多重割り込みの例 (2/2)

例3 . 割り込みが許可されていないため、多重割り込みが発生しない例



割り込みINTxx処理では割り込みが許可されていない (EI命令が発行されていない) ので、割り込み要求INTyyは受け付けられず、多重割り込みは発生しない。INTyy要求は保留され、メイン処理1命令実行後に受け付けられる。

- PR = 0 : 高優先順位レベル
- IE = 0 : 割り込み要求受け付け禁止

16.4.4 割り込み要求の保留

命令の中には、実行中に割り込み要求が発生しても、次の命令の実行終了までその要求の受け付けを保留するものがあります。このような命令（割り込み要求の保留命令）を次に示します。

- ・ MOV PSW, # byte
- ・ MOV A, PSW
- ・ MOV PSW, A
- ・ MOV1 PSW. bit, CY
- ・ MOV1 CY, PSW. bit
- ・ AND1 CY, PSW. bit
- ・ OR1 CY, PSW. bit
- ・ XOR1 CY, PSW. bit
- ・ SET1 PSW. bit
- ・ CLR1 PSW. bit
- ・ RETB
- ・ RETI
- ・ PUSH PSW
- ・ POP PSW
- ・ BT PSW. bit, \$addr16
- ・ BF PSW. bit, \$addr16
- ・ BTCLR PSW. bit, \$addr16
- ・ EI
- ・ DI
- ・ IF0L, IF0H, IF1L, MK0L, MK0H, MK1L, PR0L, PR0H, PR1Lの各レジスタに対する操作命令

注意 BRK命令は、上述の割り込み要求の保留命令ではありません。しかしBRK命令の実行により起動するソフトウェア割り込みでは、IEフラグが0にクリアされます。したがって、BRK命令実行中にマスカブル割り込み要求が発生しても、割り込み要求を受け付けません。

割り込み要求が保留されるタイミングを図16-11に示します。

図16 - 11 割り込み要求の保留



- 備考1** . 命令N：割り込み要求の保留命令
- 2 . 命令M：割り込み要求の保留命令以外の命令
- 3 . x x IF（割り込み要求）の動作は、x x PR（優先順位レベル）の値の影響を受けません。

第17章 キー割り込み機能

17.1 キー割り込みの機能

キー・リターン・モード・レジスタ (KRM) の設定により、キー割り込み入力端子 (KR0-KR7) に立ち下がりエッジを入力することによって、キー割り込み (INTKR) を発生させることができます。

表17 - 1 キー割り込み検出端子の割り当て

フラグ	設定される端子
KRM0	KR0信号を1ビット単位で制御
KRM1	KR1信号を1ビット単位で制御
KRM2	KR2信号を1ビット単位で制御
KRM3	KR3信号を1ビット単位で制御
KRM4	KR4信号を1ビット単位で制御
KRM5	KR5信号を1ビット単位で制御
KRM6	KR6信号を1ビット単位で制御
KRM7	KR7信号を1ビット単位で制御


17.2 キー割り込みの構成

キー割り込みは、次のハードウェアで構成されています。

表17 - 2 キー割り込みの構成

項目	制御レジスタ
制御レジスタ	キー・リターン・モード・レジスタ (KRM)

図17 - 1 キー割り込みのブロック図



17.3 キー割り込みを制御するレジスタ

(1) キー・リターン・モード・レジスタ (KRM)

KRM0-KRM7ビットをそれぞれKR0-KR7信号で制御するレジスタです。

KRMは、1ビット・メモリ操作命令および8ビット・メモリ操作命令で設定します。

RESET入力により00Hになります。

図17-2 キー・リターン・モード・レジスタ (KRM) のフォーマット

アドレス : FF6EH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
KRM	KRM7	KRM6	KRM5	KRM4	KRM3	KRM2	KRM1	KRM0

KRMn	キー割り込みモードの制御
0	キー割り込み信号を検出しない
1	キー割り込み信号を検出する

- 注意1** . KRM0-KRM7のうち使用するビットに1を設定する場合、それに対応するプルアップ抵抗レジスタ7 (PU7) のビット0-7 (PU70-PU77) に1を設定してください。
- 2 . KRMを変更すると、割り込み要求フラグがセットされる場合があります。したがって、あらかじめ割り込みを禁止してからKRMレジスタを変更し、割り込み要求フラグをクリアしてから、割り込みを許可してください。
- 3 . キー割り込みモードで使用していないビットは通常ポートとして使用可能です。

第18章 スタンバイ機能

18.1 スタンバイ機能と構成

18.1.1 スタンバイ機能

表18-1 各動作状態における動作クロックの関係

ステータス 動作モード	高速システム・クロック 発振回路		内蔵発振回路			サブシステム・クロック 発振回路	解除後のCPU クロック	周辺へ供給される プリスケアラのクロック	
	MSTOP = 0	MSTOP = 1	注1	注2				MCM0 = 0	MCM0 = 1
	MCC = 0	MCC = 1		RSTOP = 0	RSTOP = 1				
リセット	停止		停止			発振	内蔵発振 クロック	停止	
STOP			発振	発振	停止		注3	停止	
HALT	発振	停止					注4	内蔵発振 クロック	高速システム・クロック

注1. オプション・バイトにて内蔵発振器を「停止不可」に選択時

2. オプション・バイトにて内蔵発振器を「ソフトウェアにより停止可能」に選択時
3. STOP命令実行時のCPUクロックにて動作します。
4. HALT命令実行時のCPUクロックにて動作します。

注意 RSTOPの設定は、オプション・バイトにて内蔵発振器を「ソフトウェアにより停止可能」時にのみ有効です。

備考 MSTOP : メインOSCコントロール・レジスタ (MOC) のビット7

MCC : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7

RSTOP : 内蔵発振モード・レジスタ (RCM) のビット0

MCM0 : メイン・クロック・モード・レジスタ (MCM) のビット0

スタンバイ機能は、システムの動作電流をより低減するための機能で、次の2種類のモードがあります。

(1) HALTモード

HALT命令の実行により、HALTモードとなります。HALTモードは、CPUの動作クロックを停止させるモードです。HALTモード設定前に高速システム・クロック発振回路、内蔵発振回路、サブシステム・クロック発振回路が動作している場合、それぞれのクロックは発振を継続します。このモードでは、STOPモードほどの動作電流の低減はできませんが、割り込み要求により、すぐに処理を再開したい場合や、間欠動作をさせたい場合に有効です。

(2) STOPモード

STOP命令の実行により、STOPモードとなります。STOPモードは、高速システム・クロック発振回路を停止させ、システム全体が停止するモードです。CPUの動作電流を、かなり低減することができます。

さらに、割り込み要求によって解除できるため、間欠動作も可能です。ただし、STOPモード解除時に発振安定時間確保のためのウェイト時間がとられるため、割り込み要求によって、すぐに処理を開始しなければならない場合にはHALTモードを選択してください。

いずれのモードでも、スタンバイ・モードに設定される直前のレジスタ、フラグ、データ・メモリの内容はすべて保持されます。また、入出力ポートの出力ラッチ、出力バッファの状態も保持されます。

- 注意1** . STOPモードはCPUが高速システム・クロックまたは内蔵発振クロックで動作しているときのみ使用できます。HALTモードはCPUが高速システム・クロック、内蔵発振クロック、サブシステム・クロックのいずれかの動作状態でも使用できます。ただし、内蔵発振クロック動作時にSTOP命令を実行した場合、高速システム・クロック発振回路は停止しますが、内蔵発振回路は停止しません。
- 2 . STOPモードに移行するとき、必ず周辺ハードウェアの動作を停止させたのち、STOP命令を実行してください。
 - 3 . A/Dコンバータ部の動作電流を低減させるためには、A/Dコンバータ・モード・レジスタ (ADM) のビット7 (ADCS) を0にクリアし、A/D変換動作を停止させてから、HALT命令またはSTOP命令を実行してください。
 - 4 . STOPモード設定前に内蔵発振回路が動作している場合、STOPモードでは内蔵発振クロックの発振を停止することはできません。ただしCPUクロックが内蔵発振クロックの場合、STOP動作解除後 $17/f_R$ (s) 間はCPU動作停止になります。

18.1.2 スタンバイ機能を制御するレジスタ

スタンバイ機能を制御するレジスタには、次の2種類があります。

- ・発振安定時間カウンタ状態レジスタ (OSTC)
- ・発振安定時間選択レジスタ (OSTS)

備考 クロックの動作/停止, 切り替えを制御するレジスタについては, 第5章 **クロック発生回路**を参照してください。

(1) 発振安定時間カウンタ状態レジスタ (OSTC)

高速システム・クロックの発振安定時間カウンタの状態レジスタです。CPUクロックが内蔵発振クロックの場合に、高速システム・クロックの発振安定時間を確認することができます。

OSTCは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で読み出すことができます。

リセット解除時 ($\overline{\text{RESET}}$ 入力, POC, LVI, クロック・モニタ, WDTによるリセット), STOP命令, MSTOP (MOCレジスタのビット7) = 1, MCC (PCCレジスタのビット7) = 1のいずれかにより, 00Hになります。

図18-1 発振安定時間カウンタ状態レジスタ (OSTC) のフォーマット

アドレス: FFA3H リセット時: 00H R

略号	7	6	5	4	3	2	1	0
OSTC	0	0	0	MOST11	MOST13	MOST14	MOST15	MOST16

MOST11	MOST13	MOST14	MOST15	MOST16	発振安定時間のステータス		
					$f_{XP} = 10 \text{ MHz}$ 時	$f_{XP} = 16 \text{ MHz}$ 時	
1	0	0	0	0	$2^{11}/f_{XP}$ 以上	204.8 μs 以上	128 μs 以上
1	1	0	0	0	$2^{13}/f_{XP}$ 以上	819.2 μs 以上	512 μs 以上
1	1	1	0	0	$2^{14}/f_{XP}$ 以上	1.64 ms以上	1.02 ms以上
1	1	1	1	0	$2^{15}/f_{XP}$ 以上	3.27 ms以上	2.04 ms以上
1	1	1	1	1	$2^{16}/f_{XP}$ 以上	6.55 ms以上	4.09 ms以上


注意1. 上記時間経過後, MOST11から順番に“1”となっていき, そのまま“1”を保持します。

2. CPUクロックが内蔵発振クロック時に, STOPモードに入り, 解除するときは, 発振安定時間を次のように設定してください。

- ・期待するOSTCの発振安定時間 OSTSで設定する発振安定時間

発振安定時間カウンタはOSTSで設定した発振安定時間までしかカウントしません。したがって, STOPモード解除後のOSTCは, OSTSで設定している発振安定時間までのステータスしかセットされないので注意してください。

3. STOPモード解除時のウェイト時間は, $\overline{\text{RESET}}$ 入力による場合も, 割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間(下図a)は含みません。



備考 f_{XP} : 高速システム・クロック発振周波数

(2) 発振安定時間選択レジスタ (OSTS)

STOPモード解除時の高速システム・クロックの発振安定ウエイト時間を選択するレジスタです。OSTSで設定するウエイト時間は、CPUクロックに高速システム・クロックを選択したときのSTOPモード解除後のみ有効となります。CPUクロックに内蔵発振クロックを選択したときのSTOPモード解除後は、OSTCにより発振安定時間の確認をしてください。

OSTSは、8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、05Hになります。

図18-2 発振安定時間選択レジスタ (OSTS) のフォーマット

アドレス：FFA4H リセット時：05H R/W

略号	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0	発振安定時間の選択		
				$f_{XP} = 10 \text{ MHz}$ 時	$f_{XP} = 16 \text{ MHz}$ 時
0	0	1	$2^{11}/f_{XP}$	204.8 μs	128 μs
0	1	0	$2^{13}/f_{XP}$	819.2 μs	512 μs
0	1	1	$2^{14}/f_{XP}$	1.64 ms	1.02 ms
1	0	0	$2^{15}/f_{XP}$	3.27 ms	2.04 ms
1	0	1	$2^{16}/f_{XP}$	6.55 ms	4.09 ms
上記以外			設定禁止		

注意1. CPUクロックが高速システム・クロック時にSTOPモードへ移行する場合は、STOP命令を実行する前にOSTSを設定してください。


2. OSTSの設定は、OSTCで期待する発振安定時間が経過したことを確認したあとに行ってください。

3. CPUクロックが内蔵発振クロック時に、STOPモードに入り、解除するときは、発振安定時間を次のように設定してください。

・期待するOSTCの発振安定時間 OSTSで設定する発振安定時間

発振安定時間カウンタはOSTSで設定した発振安定時間までしかカウントしません。したがって、STOPモード解除後のOSTCは、OSTSで設定している発振安定時間までのステータスしかセットされないので注意してください。

4. STOPモード解除時のウエイト時間は、 $\overline{\text{RESET}}$ 入力による場合も、割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間(下図a)は含みません。



備考 f_{XP} : 高速システム・クロック発振周波数

18.2 スタンバイ機能の動作

18.2.1 HALTモード

(1) HALTモード

HALTモードは、HALT命令の実行により設定されます。設定前のCPUクロックは、高速システム・クロック、内蔵発振クロック、サブシステム・クロックのいずれの場合でも設定可能です。

次にHALTモード時の動作状態を示します。

表18 - 2 HALTモード時の動作状態 (1/2)

項目	HALTモードの設定		高速システム・クロックでCPU動作中のHALT命令実行時				内蔵発振クロックでCPU動作中のHALT命令実行時				
			内蔵発振クロック発振継続時		内蔵発振クロック発振停止時 ^{注1}		高速システム・クロック発振継続時		高速システム・クロック発振停止時		
	サブシステム・クロック使用時	サブシステム・クロック未使用時	サブシステム・クロック使用時	サブシステム・クロック未使用時	サブシステム・クロック使用時	サブシステム・クロック未使用時	サブシステム・クロック使用時	サブシステム・クロック未使用時	サブシステム・クロック使用時	サブシステム・クロック未使用時	
システム・クロック	CPUへのクロック供給は停止										
CPU	動作停止										
ポート (出力ラッチ)	HALTモード設定前の状態を保持										
16ビット・タイマ/イベント・カウンタ00	動作可能				動作保証不可						
8ビット・タイマ/イベント・カウンタ50	動作可能				カウント・クロックにTI50選択時以外は動作保証不可						
8ビット・タイマ/イベント・カウンタ51	動作可能				カウント・クロックにTI51選択時以外は動作保証不可						
8ビット・タイマH0	動作可能				8ビット・タイマ/イベント・カウンタ50動作時にカウント・クロックをTM50出力選択時以外は動作保証不可						
8ビット・タイマH1	動作可能				カウント・クロックにfr/2 ⁷ 選択時以外は動作保証不可						
時計用タイマ	動作可能	動作可能 ^{注2}	動作可能	動作可能 ^{注2}	動作可能 ^{注3}	動作保証不可	動作可能 ^{注3}	動作保証不可	動作可能 ^{注3}	動作保証不可	
ウォッチドッグ・タイマ	内蔵発振器停止不可 ^{注4}	動作可能		-		動作可能					
	内蔵発振器停止可 ^{注4}	動作停止									
A/Dコンバータ	動作可能				動作保証不可						
シリアル・インタフェース	UART0	動作可能				TM50動作時に、シリアル・クロックをTM50出力選択時以外は動作保証不可					
	UART6	動作可能									
	CSI10	動作可能				シリアル・クロックに外部SCK10選択時以外は動作保証不可					
クロック・モニタ	動作可能		動作停止		動作可能		動作停止				
パワーオン・クリア機能	動作可能										
低電圧検出機能	動作可能										
外部割り込み	動作可能										

注1. オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」を選択し、ソフトウェアで内蔵発振器を停止した場合 (オプション・バイトについては第23章 オプション・バイト参照)。

2. 高速システム・クロック選択時は動作可能。

3. サブシステム・クロック選択時以外は動作保証不可。

4. オプション・バイトで内蔵発振器を「停止不可」または「ソフトウェアにより停止可能」を選択できます。

表18 - 2 HALTモード時の動作状態 (2/2)

項 目	HALTモード の設定		サブシステム・クロックでCPU動作中のHALT命令実行時			
			高速システム・クロック発振継続時		高速システム・クロック発振停止時	
			内蔵発振クロック 発振継続時	内蔵発振クロック 発振停止時 ^{注1}	内蔵発振クロック 発振継続時	内蔵発振クロック 発振停止時 ^{注1}
システム・クロック	CPUへのクロック供給は停止					
CPU	動作停止					
ポート (出力ラッチ)	HALTモード設定前の状態を保持					
16ビット・タイマ/イベント・カウンタ00	動作可能			動作停止		
8ビット・タイマ/イベント・カウンタ50	動作可能			カウント・クロックにTI50選択時のみ動作可能		
8ビット・タイマ/イベント・カウンタ51	動作可能			カウント・クロックにTI51選択時のみ動作可能		
8ビット・タイマH0	動作可能			8ビット・タイマ/イベント・カウンタ50動作時にカウント・クロックをTM50出力選択時のみ動作可能		
8ビット・タイマH1	動作可能		カウント・クロックに高速システム・クロック選択時のみ動作可能	カウント・クロックに $f_{clk}/2^7$ 選択時のみ動作可能	動作停止	
時計用タイマ	動作可能			サブシステム・クロック選択時のみ動作可能		
ウォッチ ドッグ・ タイマ	内蔵発振器 停止不可 ^{注2}	動作可能	-	動作可能	-	
	内蔵発振器 停止可 ^{注2}	動作停止				
A/Dコンバータ	動作可能			動作不可		
シリアル・インタ フェース	UART0	動作可能			TM50動作時に、シリアル・クロックをTM50出力選 択時のみ動作可能	
	UART6	動作可能				
	CSI10	動作可能			シリアル・クロックに外部SCK10選択時のみ動作可能	
クロック・モニタ	動作可能		動作停止			
パワーオン・クリア 機能	動作可能					
低電圧検出機能	動作可能					
外部割り込み	動作可能					

注1. オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」を選択し、ソフトウェアで内蔵発振器を停止した場合 (オプション・バイトについては第23章 オプション・バイト参照)。

2. オプション・バイトで内蔵発振器を「停止不可」または「ソフトウェアにより停止可能」を選択できます。


(2) HALTモードの解除

HALTモードは、次の2種類のソースによって解除できます。

(a) マスクされていない割り込み要求による解除

マスクされていない割り込み要求が発生すると、HALTモードは解除されます。そして、割り込み受け付け許可状態であれば、ベクタ割り込み処理が行われます。割り込み受け付け禁止状態であれば、次のアドレスの命令が実行されます。

図18 - 3 HALTモードの割り込み要求発生による解除



備考1. 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。

2. ウェイト時間は次のようになります。


- ・ベクタ割り込み処理を行う場合 : 8~9クロック
- ・ベクタ割り込み処理を行わない場合 : 2~3クロック

(b) $\overline{\text{RESET}}$ 入力による解除


$\overline{\text{RESET}}$ 信号の入力があると、HALTモードは解除されます。そして、通常のリセット動作と同様にリセット・ベクタ・アドレスに分岐したあと、プログラムが実行されます。

図18 - 4 HALTモードの $\overline{\text{RESET}}$ 入力による解除 (1/2)

(1) CPUクロックが高速システム・クロックの場合



(2) CPUクロックが内蔵発振クロックの場合




備考1. f_{XP} : 高速システム・クロック発振周波数

2. f_R : 内蔵発振クロック発振周波数

図18 - 4 HALTモードのRESET入力による解除 (2/2)

(3) CPUクロックがサブシステム・クロックの場合



備考 f_R : 内蔵発振クロック発振周波数

表18 - 3 HALTモード時の割り込み要求に対する動作

解除ソース	MK x x	PR x x	IE	ISP	動作
マスカブル割り込み要求	0	0	0	x	次アドレス命令実行
	0	0	1	x	割り込み処理実行
	0	1	0	1	次アドレス命令実行
	0	1	x	0	
	0	1	1	1	割り込み処理実行
	1	x	x	x	HALTモード保持
RESET入力	-	-	x	x	リセット処理

x : don't care

18.2.2 STOPモード

(1) STOPモードの設定および動作状態

STOPモードは、STOP命令の実行により設定されます。設定前のCPUクロックが、高速システム・クロック、内蔵発振クロックのときに設定可能です。

注意 スタンバイ・モードの解除に割り込み要求信号が用いられるため、割り込み要求フラグがセット、割り込みマスク・フラグがリセットされている割り込みソースがある場合には、スタンバイ・モードに入ってもただちに解除されます。したがって、STOPモードの場合はSTOP命令実行後すぐにHALTモードに入り発振安定時間選択レジスタ (OSTS) による設定時間だけウエイトしたあと動作モードに戻ります。

次にSTOPモード時の動作状態を示します。

表18 - 4 STOPモード時の動作状態

STOPモード の設定 項目	高速システム・クロックでCPU動作中のSTOP命令実行時				内蔵発振クロックでCPU動作中 のSTOP命令実行時	
	内蔵発振クロック発振継続時		内蔵発振クロック発振停止時 ^{注1}			
	サブシステム・ク ロック使用時	サブシステム・ク ロック未使用時	サブシステム・ク ロック使用時	サブシステム・ク ロック未使用時	サブシステム・ク ロック使用時	サブシステム・ク ロック未使用時
システム・クロック	高速システム・クロック発振回路のみ発振停止。 CPUへのクロック供給は停止。					
CPU	動作停止					
ポート（出力ラッチ）	STOPモード設定前の状態を保持					
16ビット・タイマ/イ ベント・カウンタ00	動作停止					
8ビット・タイマ/イ ベント・カウンタ50	カウント・クロックをTI50選択時のみ動作可能					
8ビット・タイマ/イ ベント・カウンタ51	カウント・クロックをTI51選択時のみ動作可能					
8ビット・タイマH0	8ビット・タイマ/イベント・カウンタ50動作時に、カウント・クロックをTM50出力選択時のみ動作可能					
8ビット・タイマH1	動作可能 ^{注2}		動作停止		動作可能 ^{注2}	
時計用タイマ	動作可能 ^{注3}		動作停止		動作可能 ^{注3}	
ウォッチ ドッグ・ タイマ	内蔵発振器 停止不可 ^{注4}	動作可能		-		動作可能
	内蔵発振器 停止可 ^{注4}	動作停止				
A/Dコンバータ	動作可能					
シリアル・インタ フェース	UART0	TM50動作時に、シリアル・クロックをTM50出力選択時のみ動作可能				
	UART6					
CSI10	シリアル・クロックに外部SCK10選択時のみ動作可能					
クロック・モニタ	動作停止					
パワーオン・クリア 機能	動作可能					
低電圧検出機能	動作可能					
外部割り込み	動作可能					

注1. オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」を選択し、ソフトウェアで内蔵発振器を停止した場合（オプション・バイトについては第23章 オプション・バイト参照）


2. カウント・クロックを $f_r/2^7$ 選択時のみ動作可能。

3. サブシステム・クロック選択時は動作可能。

4. オプション・バイトで内蔵発振器を「停止不可」または「ソフトウェアにより停止可能」を選択できます。

(2) STOPモードの解除

図18 - 5 STOPモード解除時の動作タイミング




STOPモードは、次の2種類のソースによって解除することができます。

(a) マスクされていない割り込み要求による解除


マスクされていない割り込み要求による解除の場合、STOPモードを解除します。発振安定時間経過後、割り込み受け付け許可状態であれば、ベクタ割り込み処理を行います。割り込み受け付け禁止状態であれば、次のアドレスの命令を実行します。

図18-6 STOPモードの割り込み要求発生による解除

(1) CPUクロックが高速システム・クロックの場合



(2) CPUクロックが内蔵発振クロックの場合



備考1. 破線は、スタンバイを解除した割り込み要求が受け付けられた場合です。


2. f_r : 内蔵発振クロック周波数

(b) $\overline{\text{RESET}}$ 入力による解除


STOPモードを解除し、発振安定時間経過後リセット動作を行います。

図18-7 STOPモードの $\overline{\text{RESET}}$ 入力による解除

(1) CPUクロックが高速システム・クロックの場合



(2) CPUクロックが内蔵発振クロックの場合



備考1. f_{XP} : 高速システム・クロック発振周波数

2. f_R : 内蔵発振クロック周波数

表18-5 STOPモード時の割り込み要求に対する動作

解除ソース	MKxx	PRxx	IE	ISP	動作
マスクブル割り込み要求	0	0	0	x	次アドレス命令実行
	0	0	1	x	割り込み処理実行
	0	1	0	1	次アドレス命令実行
	0	1	x	0	
	0	1	1	1	割り込み処理実行
	1	x	x	x	STOPモード保持
$\overline{\text{RESET}}$ 入力	-	-	x	x	リセット処理

x : don't care

第19章 リセット機能

リセット信号を発生させる方法には、次の5種類があります。

- (1) $\overline{\text{RESET}}$ 端子による外部リセット入力
- (2) ウォッチドッグ・タイマの暴走時間検出による内部リセット
- (3) クロック・モニタの高速システム・クロック発振停止検出による内部リセット
- (4) パワーオン・クリア (POC) 回路の電源電圧と検出電圧との比較による内部リセット
- (5) 低電源検出回路 (LVI) の電源電圧と検出電圧との比較による内部リセット

外部リセットと内部リセットは機能面での差はなく、リセット信号入力により、ともに0000H, 0001H番地に書かれてあるアドレスからプログラムの実行を開始します。


$\overline{\text{RESET}}$ 端子にロウ・レベルが入力されるか、ウォッチドッグ・タイマのオーバフローが発生するか、クロック・モニタで高速システム・クロック発振停止を検出するか、またはPOC回路、LVI回路の電圧検出により、リセットがかかり、各ハードウェアは表19 - 1に示すような状態になります。また、リセット入力中およびリセット解除直後の発振安定時間中の各端子の状態は、P130のみロウ・レベル出力に、それ以外はハイ・インピーダンスとなっています。

$\overline{\text{RESET}}$ 端子にハイ・レベルが入力されると、リセットが解除され、 $17/f_R$ (s) 間CPUクロック動作停止後、内蔵発振クロックでプログラムの実行を開始します。ウォッチドッグ・タイマ、クロック・モニタのそれぞれの要因によるリセットは、リセット後、自動的にリセットが解除され、 $17/f_R$ (s) 間CPUクロック動作停止後、内蔵発振クロックでプログラムの実行を開始します (図19 - 2から図19 - 4参照)。POC回路、LVI回路の電源検出によるリセットは、リセット後 $V_{DD} > V_{POC}$ または $V_{DD} > V_{LVI}$ になったときにリセットが解除され、 $17/f_R$ (s) 間CPUクロック動作停止後、内蔵発振クロックでプログラムの実行を開始します (第21章 パワーオン・クリア回路と第22章 低電圧検出回路参照)。

注意1. 外部リセットを行う場合、 $\overline{\text{RESET}}$ 端子に $10 \mu\text{s}$ 以上のロウ・レベルを入力してください。

2. リセット入力中は、高速システム・クロック、内蔵発振クロックともに発振を停止します。
3. リセットでSTOPモードを解除するとき、リセット入力中はSTOPモード時の内容を保持します。ただし、ポート端子は、P130はロウ・レベル出力に、それ以外はハイ・インピーダンスとなります。

図19 - 1 リセット機能のブロック図




注意 LVI回路の内部リセットの場合、LVI回路はリセットされません。

備考1. LVIM：低電圧検出レジスタ

2. LVIS：低電圧検出レベル選択レジスタ


図19-2 RESET入力によるリセット・タイミング



注 ソフトウェアでハイ・レベル出力にしてください。

備考 リセットがかかるとP130はロウ・レベルを出力するため、リセットがかかる前にP130をハイ・レベル出力にした場合、P130からの出力をCPUのリセット信号として疑似的に出力するという使い方ができます。

図19-3 ウォッチドッグ・タイマのオーバーフローによるリセット・タイミング




注 ソフトウェアでハイ・レベル出力にしてください。

注意 ウォッチドッグ・タイマの内部リセットの場合、ウォッチドッグ・タイマもリセットされます。

備考 リセットがかかるとP130はロウ・レベルを出力するため、リセットがかかる前にP130をハイ・レベル出力にした場合、P130からの出力をCPUのリセット信号として疑似的に出力するという使い方ができます。

図19-4 STOPモード中のRESET入力によるリセット・タイミング



注 ソフトウェアでハイ・レベル出力にしてください。

- 備考1. リセットがかかるとP130はロウ・レベルを出力するため、リセットがかかる前にP130をハイ・レベル出力にした場合、P130からの出力をCPUのリセット信号として疑似的に出力するという使い方ができます。
2. パワーオン・クリア回路と低電圧検出回路のリセット・タイミングは、第21章 パワーオン・クリア回路と第22章 低電圧検出回路を参照してください。

表19 - 1 各ハードウェアのリセット受け付け後の状態 (1/2)

ハードウェア		リセット受け付け後の状態 ^{注1}
プログラム・カウンタ (PC)		リセット・ベクタ・テーブル (0000H, 0001H) の内容がセットされる。
スタック・ポインタ (SP)		不定
プログラム・ステータス・ワード (PSW)		02H
RAM	データ・メモリ	不定 ^{注2}
	汎用レジスタ	不定 ^{注2}
ポート・レジスタ (P0-P3, P6, P7, P12-P14) (出力ラッチ)		00H (P2のみ不定)
ポート・モード・レジスタ (PM0, PM1, PM3, PM6, PM7, PM12, PM14)		FFH
プルアップ抵抗オプション・レジスタ (PU0, PU1, PU3, PU7, PU12, PU14)		00H
入力切り替え制御レジスタ (ISC)		00H
メモリ・サイズ切り替えレジスタ (IMS)		CFH
プロセッサ・クロック・コントロール・レジスタ (PCC)		00H
内蔵発振モード・レジスタ (RCM)		00H
メイン・クロック・モード・レジスタ (MCM)		00H
メインOSCコントロール・レジスタ (MOC)		00H
発振安定時間選択レジスタ (OSTS)		05H
発振安定時間カウンタ状態レジスタ (OSTC)		00H
16ビット・タイマ / イベント・カウンタ00	タイマ・カウンタ00 (TM00)	0000H
	キャプチャ/コンペア・レジスタ000, 010 (CR000, CR010)	0000H
	モード・コントロール・レジスタ00 (TMC00)	00H
	プリスケラ・モード・レジスタ00 (PRM00)	00H
	キャプチャ/コンペア・コントロール・レジスタ00 (CRC00)	00H
	タイマ出力コントロール・レジスタ00 (TOC00)	00H
8ビット・タイマ / イベント・カウンタ50, 51	タイマ・カウンタ50, 51 (TM50, TM51)	00H
	コンペア・レジスタ50, 51 (CR50, CR51)	00H
	タイマ・クロック選択レジスタ50, 51 (TCL50, TCL51)	00H
	モード・コントロール・レジスタ50, 51 (TMC50, TMC51)	00H
8ビット・タイマH0, H1	コンペア・レジスタ00, 10, 01, 11 (CMP00, CMP10, CMP01, CMP11)	00H
	モード・レジスタ (TMHMD0, TMHMD1)	00H
	キャリア・コントロール・レジスタ1 (TMCYC1) ^{注3}	00H
時計用タイマ	動作モード・レジスタ (WTM)	00H
クロック出力制御回路	クロック出力選択レジスタ (CKS)	00H
ウォッチドッグ・タイマ	モード・レジスタ (WDTM)	67H
	イネーブル・レジスタ (WDTE)	9AH

注1. リセット入力中および発振安定時間ウエイト中の各ハードウェアの状態は、PCの内容のみ不定となります。

その他は、リセット後の状態と変わりありません。

2. スタンバイ・モード時でのリセット後の状態は保持となります。

3. 8ビット・タイマH1のみ。

表19 - 1 各ハードウェアのリセット受け付け後の状態 (2/2)

ハードウェア		リセット受け付け後の状態
A/Dコンバータ	変換結果レジスタ (ADCR)	不定
	モード・レジスタ (ADM)	00H
	アナログ入力チャンネル指定レジスタ (ADS)	00H
	パワーフェイル比較モード・レジスタ (PFM)	00H
	パワーフェイル比較しきい値レジスタ (PFT)	00H
シリアル・インタフェース UART0	受信バッファ・レジスタ0 (RXB0)	FFH
	送信シフト・レジスタ0 (TXS0)	FFH
	アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0)	01H
	ポーレート・ジェネレータ・コントロール・レジスタ0 (BRGC0)	1FH
シリアル・インタフェース UART6	受信バッファ・レジスタ6 (RXB6)	FFH
	送信バッファ・レジスタ6 (TXB6)	FFH
	アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6)	01H
	アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6)	00H
	アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6)	00H
	クロック選択レジスタ6 (CKSR6)	00H
	ポーレート・ジェネレータ・コントロール・レジスタ6 (BRGC6)	FFH
	アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6)	16H
シリアル・インタフェース CSI10	送信バッファ・レジスタ10 (SOTB10)	不定
	シリアルI/Oシフト・レジスタ10 (SIO10)	00H
	シリアル動作モード・レジスタ10 (CSIM10)	00H
	シリアル・クロック選択レジスタ10 (CSIC10)	00H
キー割り込み	キー・リターン・モード・レジスタ (KRM)	00H
クロック・モニタ	モード・レジスタ (CLM)	00H
リセット機能	リセット・コントロール・フラグ・レジスタ (RESF)	00H ^{注1}
低電圧検出回路	低電圧検出レジスタ (LVIM)	00H ^{注1}
	低電圧検出レベル選択レジスタ (LVIS)	00H ^{注1}
割り込み	要求フラグ・レジスタ0L, 0H, 1L (IF0L, IF0H, IF1L)	00H
	マスク・フラグ・レジスタ0L, 0H, 1L (MK0L, MK0H, MK1L)	FFH
	優先順位指定フラグ・レジスタ0L, 0H, 1L (PR0L, PR0H, PR1L)	FFH
	外部割り込み立ち上がりエッジ許可レジスタ (EGP)	00H
	外部割り込み立ち下がりエッジ許可レジスタ (EGN)	00H
フラッシュ・メモリ	フラッシュ・プロテクト・コマンド・レジスタ (PFCMD)	不定
	フラッシュ・ステータス・レジスタ (PFS)	00H
	フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC)	0XH ^{注2}

注1. リセット要因により，次のように変化します。

リセット要因 レジスタ	RESET入力	POCによる リセット	WDTによる リセット	CLMIによる リセット	LVIによる リセット
RESF	表19 - 2を参照				
LVIM	クリア (00H)	クリア (00H)	クリア (00H)	クリア (00H)	保持
LVIS					

2. 動作モードにより異なります。

- ・ユーザ・モード : 08H
- ・オンボード・モード : 0CH

19.1 リセット要因を確認するレジスタ

78K0/KD1+は内部リセット発生要因が多数存在します。リセット・コントロール・フラグ・レジスタ (RESF) は、どの要因から発生したリセット要求かを格納するレジスタです。

RESFは、8ビット・メモリ操作命令で、読み出すことができます。

$\overline{\text{RESET}}$ 入力、パワーオン・クリア (POC) 回路によるリセット入力およびRESFのデータを読み出すことにより、00Hになります。

図19 - 5 リセット・コントロール・フラグ・レジスタ (RESF) のフォーマット

アドレス : FFACH リセット時 : 00H^注 R

略号	7	6	5	4	3	2	1	0
RESF	0	0	0	WDTRF	0	0	CLMRF	LVIRF

WDTRF	ウォッチドッグ・タイマ (WDT) による内部リセット要求
0	内部リセット要求は発生していない, またはRESFをクリアした
1	内部リセット要求は発生した

CLMRF	クロック・モニタ (CLM) による内部リセット要求
0	内部リセット要求は発生していない, またはRESFをクリアした
1	内部リセット要求は発生した

LVIRF	低電圧検出 (LVI) 回路による内部リセット要求
0	内部リセット要求は発生していない, またはRESFをクリアした
1	内部リセット要求は発生した

注 リセット要因により異なります。

注意 1ビット・メモリ操作命令でデータを読み出さないでください。

リセット要求時のRESFの状態を表19 - 2に示します。

表19 - 2 リセット要求時のRESFの状態

リセット要因 レジスタ	$\overline{\text{RESET}}$ 入力	POCによる リセット	WDTによる リセット	CLMによる リセット	LVIによる リセット
WDTRF	クリア (0)	クリア (0)	セット (1)	保持	保持
CLMRF			保持	セット (1)	保持
LVIRF			保持	保持	セット (1)

第20章 クロック・モニタ

20.1 クロック・モニタの機能

クロック・モニタは、内蔵発振器にて、高速システム・クロックのサンプリングを行い、高速システム・クロックの発振停止時に、内部リセット信号を発生する、という機能を持ちます。

クロック・モニタによるリセットが発生した場合、リセット・コントロール・フラグ・レジスタ (RESF) のビット1 (CLMRF) がセット (1) されます。RESFの詳細については第19章 リセット機能を参照してください。

次の条件のとき、クロック・モニタは自動的に停止します。

- ・リセット解除～発振安定時間
- ・STOPモード時～発振安定時間
- ・ソフトウェアにより高速システム・クロック停止時 (MSTOP = 1またはMCC = 1のとき)～発振安定時間
- ・内蔵発振クロック停止時

備考 MSTOP : メインOSCコントロール・レジスタ (MOC) のビット7

MCC : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7


20.2 クロック・モニタの構成

クロック・モニタは、次のハードウェアで構成しています。

表20 - 1 クロック・モニタの構成

項目	構成
制御レジスタ	クロック・モニタ・モード・レジスタ (CLM)

図20 - 1 クロック・モニタのブロック図



備考 MCC : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7

MSTOP : メインOSCコントロール・レジスタ (MOC) のビット7

OSTC : 発振安定時間カウンタ状態レジスタ (OSTC)

20.3 クロック・モニタを制御するレジスタ

クロック・モニタは、クロック・モニタ・モード・レジスタ (CLM) で制御します。

(1) クロック・モニタ・モード・レジスタ (CLM)

クロック・モニタの動作モードの設定を行うレジスタです。

CLMIは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、00Hになります。

図20-2 クロック・モニタ・モード・レジスタ (CLM) のフォーマット

アドレス : FFA9H リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	<input type="checkbox"/>
CLM	0	0	0	0	0	0	0	CLME

CLME	クロック・モニタの動作許可 / 禁止
0	クロック・モニタの動作禁止
1	クロック・モニタの動作許可

注意1. 一度ビット0 (CLME) をセット (1) したら、 $\overline{\text{RESET}}$ 入力または内部リセット信号以外ではクリア (0) することはできません。

2. クロック・モニタによるリセットが発生した場合、CLMEは0になり、リセット・コントロール・フラグ・レジスタ (RESF) のビット1 (CLMRF) がセット (1) されます。

20.4 クロック・モニタの動作

クロック・モニタの持つ機能について説明します。モニタ開始条件，モニタ停止条件は次のようになります。

<モニタ開始条件>

クロック・モニタ・モード・レジスタ (CLM) のビット0 (CLME) を動作許可 (1) に設定

<モニタ停止条件>

- ・リセット解除～発振安定時間
- ・STOPモード時～発振安定時間
- ・ソフトウェアにより高速システム・クロック停止時 (MSTOP = 1またはMCC = 1のとき)～発振安定時間
- ・内蔵発振クロック停止時

備考 MSTOP : メインOSCコントロール・レジスタ (MOC) のビット7

MCC : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7

表20-2 クロック・モニタの動作状態 (CLME = 1に設定時)


CPU動作クロック	動作モード	高速システム・クロック の状態	内蔵発振クロックの 状態	クロック・モニタの状態
高速システム・クロック	STOPモード	停止	発振	停止
	RESET入力		停止 ^注	
	通常動作モード	発振	発振	
	HALTモード		停止 ^注	
内蔵発振クロック	STOPモード	停止	発振	停止
	RESET入力			
	通常動作モード	発振		動作
	HALTモード	停止		停止

注 オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」に選択した場合のみ，内蔵発振クロックを停止することができます。「内蔵発振器は停止不可」に選択した場合，内蔵発振クロックを停止することができません。

クロック・モニタのタイミングは，図20-3のようになります。


図20 - 3 クロック・モニタのタイミング (1/4)

(1) 高速システム・クロック発振停止によって、内部リセットがかかる場合



(2) RESET入力後のクロック・モニタの状態

(RESET入力後、高速システム・クロックの発振安定時間中に、CLME = 1を設定)




RESET入力により、クロック・モニタ・モード・レジスタ (CLM) のビット0 (CLME) はクリア (0) されて、クロック・モニタは動作停止します。高速システム・クロックの発振安定時間 (OSTSレジスタのリセット値 = 05H ($2^{16}/f_{XP}$)) 中にソフトウェアでCLMEをセット (1) しても、高速システム・クロックの発振安定時間が終了するまでは、モニタ動作を行わず、発振安定時間後に自動的に開始します。

図20-3 クロック・モニタのタイミング (2/4)

(3) RESET入力後のクロック・モニタの状態


(RESET入力後、高速システム・クロックの発振安定時間終了後に、CLME = 1を設定)



RESET入力により、クロック・モニタ・モード・レジスタ (CLM) のビット0 (CLME) はクリア (0) されて、クロック・モニタは動作停止します。高速システム・クロックの発振安定時間 (OSTSレジスタのリセット値 = 05H ($2^{16}/f_{XP}$)) 後にソフトウェアでCLMEをセット (1) すると、モニタ動作を開始します。

(4) STOPモード解除後のクロック・モニタの状態

(CPUクロックが高速システム・クロック, STOPモードに入る前に、CLME = 1を設定)




STOPモードに入る前に、クロック・モニタ・モード・レジスタ (CLM) のビット0 (CLME) に1を設定している場合、高速システム・クロックの発振安定時間終了時に自動的にモニタ動作を開始します。STOPモードおよび発振安定時間中はモニタ動作を停止します。

図20 - 3 クロック・モニタのタイミング (3/4)


(5) STOPモード解除後のクロック・モニタの状態

(CPUクロックが内蔵発振クロック, STOPモードに入る前に, CLME = 1を設定)



STOPモードに入る前に, クロック・モニタ・モード・レジスタ (CLM) のビット0 (CLME) に1を設定している場合, 高速システム・クロックの発振安定時間終了時に自動的にモニタ動作を開始します。STOPモードおよび発振安定時間中はモニタ動作を停止します。

(6) ソフトウェアによる高速システム・クロック発振停止後のクロック・モニタの状態




高速システム・クロック発振停止前または停止中に, クロック・モニタ・モード・レジスタ (CLM) のビット0 (CLME) に1を設定している場合, 高速システム・クロックの発振安定時間終了時に自動的にモニタ動作を開始します。高速システム・クロック発振停止時および発振安定時間中はモニタ動作を停止します。

- 注 CPUへの供給クロックの種類によって, 高速システム・クロックを発振制御するレジスタが異なります。
- ・CPUが内蔵発振クロックで動作 : メインOSCコントロール・レジスタ (MOC) のビット7 (MSTOP) で制御
 - ・CPUがサブシステム・クロックで動作 : プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7 (MCC) で制御

図20-3 クロック・モニタのタイミング (4/4)

(7) ソフトウェアによる内蔵発振クロック発振停止後のクロック・モニタの状態



内蔵発振クロック発振停止前または停止中に、クロック・モニタ・モード・レジスタ(CLM)のビット0(CLME)に1を設定している場合、内蔵発振クロック停止後、自動的にモニタ動作を開始します。内蔵発振クロック発振停止時はモニタ動作を停止します。

注 オプション・バイトで、内蔵発振器を「停止不可」に選択している場合、内蔵発振モード・レジスタ(RCM)のビット0(RSTOP)の設定は無効となります。またRSTOPを設定するときは、メイン・クロック・モード・レジスタ(MCM)のビット1(MCS)が1であることを必ず確認してください。

第21章 パワーオン・クリア回路

21.1 パワーオン・クリア回路の機能

パワーオン・クリア (POC) 回路は次のような機能を持ちます。

- ・電源投入時に内部リセット信号を発生します。
- ・電源電圧 (V_{DD}) と検出電圧 ($V_{POC} = 2.1\text{ V} \pm 0.1\text{ V}$) を比較し、 $V_{DD} < V_{POC}$ になったとき、内部リセット信号を発生します。

注意1. POC回路で内部リセット信号が発生した場合、リセット・コントロール・フラグ・レジスタ (RESF) がクリア (00H) されます。


2. 内蔵発振クロックまたはサブシステム・クロック使用時の電源電圧は $V_{DD} = 2.0 \sim 5.5\text{ V}$ ですが、POC回路の検出電圧 (V_{POC}) が $2.1\text{ V} \pm 0.1\text{ V}$ のため、 $2.2 \sim 5.5\text{ V}$ の電圧範囲で使用してください。
3. (A1) 水準品の場合、内蔵発振クロック使用時の電源電圧は $V_{DD} = 2.0 \sim 5.5\text{ V}$ ですが、POC回路の検出電圧 (V_{POC}) が $2.0 \sim 2.25\text{ V}$ のため、 $2.25 \sim 5.5\text{ V}$ の電圧範囲で使用してください。

備考 本製品には内部リセット信号を発生するハードウェアが複数内蔵されています。ウォッチドッグ・タイマ (WDT) / 低電圧検出 (LVI) 回路 / クロック・モニタによる内部リセット信号が発生した場合、そのリセット要因を示すためのフラグがリセット・コントロール・フラグ・レジスタ (RESF) に配置されています。RESFはWDT/LVI / クロック・モニタのいずれかによる内部リセット信号が発生した場合は、クリア (00H) されずフラグがセット (1) されます。RESFの詳細については、**第19章 リセット機能**を参照してください。

21.2 パワーオン・クリア回路の構成

パワーオン・クリア回路のブロック図を図21 - 1に示します。


図21 - 1 パワーオン・クリア回路のブロック図



21.3 パワーオン・クリア回路の動作

パワーオン・クリア回路では、電源電圧 (V_{DD}) と検出電圧 (V_{POC}) を比較し、 $V_{DD} < V_{POC}$ のとき内部リセット信号を発生します。

図21 - 2 パワーオン・クリア回路の内部リセット信号発生タイミング



21.4 パワーオン・クリア回路の注意事項


電源電圧 (V_{DD}) がPOC検出電圧 (V_{POC}) 付近で、ある期間ふらつくような構成のシステムでは、リセット状態 / リセット解除状態を繰り返すことがあります。次のように処置をすることによって、リセット解除からマイコン動作開始までの時間を任意に設定できます。

< 処 置 >

リセット解除後、タイマなどを使用するソフトウェア・カウンタにて、システムごとに異なる電源電圧変動期間をウエイトしてから、ポートなどを初期設定してください。

図21-3 リセット解除後のソフト処理例 (1/2)

・ POC検出電圧付近での電源電圧変動が50 ms以下の場合




注1. この間に再度リセットが発生した場合、イニシャライズ処理には移行しません。

2. 次頁にフロー・チャートを示します。

図21 - 3 リセット解除後のソフト処理例 (2/2)

・リセット要因の確認



第22章 低電圧検出回路

22.1 低電圧検出回路の機能

低電圧検出 (LVI) 回路は次のような機能を持ちます。


- ・電源電圧 (V_{DD}) と検出電圧 (V_{LVI}) を比較し、 $V_{DD} < V_{LVI}$ になったとき、内部割り込み信号もしくは内部リセット信号を発生します。
- ・電源電圧の検出レベル (9段階) をソフトウェアにて変更できます。
- ・割り込み / リセットをソフトウェアにて選択できます。
- ・STOPモード時においても動作可能です。

低電圧検出回路をリセットとして使用した場合に、リセットが発生するとリセット・コントロール・フラグ・レジスタ (RESF) のビット0 (LVIRF) がセット (1) されます。RESFについての詳細は、[第19章 リセット機能](#)を参照してください。

22.2 低電圧検出回路の構成

低電圧検出回路のブロック図を図22 - 1に示します。

図22 - 1 低電圧検出回路のブロック図



22.3 低電圧検出回路を制御するレジスタ

低電圧検出回路は次のレジスタで制御します。

- ・低電圧検出レジスタ (LVIM)
- ・低電圧検出レベル選択レジスタ (LVIS)

(1) 低電圧検出レジスタ (LVIM)

低電圧検出，動作モードを設定するレジスタです。

LVIMは，1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

LVI以外のリセットにより，00Hになります。

図22 - 2 低電圧検出レジスタ (LVIM) のフォーマット

アドレス：FFBEH リセット時：00H R/W^{注1}

略号	[7]	6	5	4	3	2	[1]	[0]
LVIM	LVION	0	0	0 ^{注2}	0	0	LVIMD	LVIF

LVION ^{注3,4}	低電圧検出動作許可
0	動作禁止
1	動作許可

LVIMD ^{注3}	低電圧検出の動作モード選択
0	電源電圧 (V _{DD}) < 検出電圧 (V _{LVI}) 時に割り込み信号発生
1	電源電圧 (V _{DD}) < 検出電圧 (V _{LVI}) 時に内部リセット信号発生

LVIF ^{注5}	低電圧検出フラグ
0	電源電圧 (V _{DD}) 検出電圧 (V _{LVI})，または動作禁止時
1	電源電圧 (V _{DD}) < 検出電圧 (V _{LVI})

注1. ビット0はRead Onlyです。

2. ビット4は1に設定してもかまいません。78K0/KD1ではLVIEビットとなっています。
3. LVION，LVIMDはLVIリセット以外のリセット時にクリア (0) されます。LVIリセットではクリア (0) されません。
4. LVIONをセット (1) すると，LVI回路内のコンパレータの動作を開始します。LVIONをセット (1) してからLVIFで電圧を確認するまでに0.2 ms以上ソフトウェアでウェイトしてください。
5. LVIFの値は，LVION = 1かつLVIMD = 0の場合に，割り込み要求信号INTLVIとして出力されます。

注意 LVIを停止する場合は，次のいずれかの手順を行ってください。

- ・8ビット・メモリ操作命令の場合：LVIMに“00H”を書き込む
- ・1ビット・メモリ操作命令の場合：LVIONをクリア (0)

(2) 低電圧検出レベル選択レジスタ (LVIS)

低電圧検出レベルを選択するレジスタです。

LVISは、8ビット・メモリ操作命令で設定します。

LVI以外のリセットにより、00Hになります。

図22 - 3 低電圧検出レベル選択レジスタ (LVIS) のフォーマット

アドレス : FFBFH リセット時 : 00H R/W

略号	7	6	5	4	3	2	1	0
LVIS	0	0	0	0	LVIS3	LVIS2	LVIS1	LVIS0

LVIS3	LVIS2	LVIS1	LVIS0	検出レベル
0	0	0	0	$V_{LV10} (4.3 V \pm 0.2 V)$
0	0	0	1	$V_{LV11} (4.1 V \pm 0.2 V)$
0	0	1	0	$V_{LV12} (3.9 V \pm 0.2 V)$
0	0	1	1	$V_{LV13} (3.7 V \pm 0.2 V)$
0	1	0	0	$V_{LV14} (3.5 V \pm 0.2 V)$
0	1	0	1	$V_{LV15} (3.3 V \pm 0.15 V)$
0	1	1	0	$V_{LV16} (3.1 V \pm 0.15 V)$
0	1	1	1	$V_{LV17} (2.85 V \pm 0.15 V)$
1	0	0	0	$V_{LV18} (2.6 V \pm 0.1 V)$ 注
1	0	0	1	$V_{LV19} (2.35 V \pm 0.1 V)$ 注
上記以外				設定禁止

注 標準品，(A)水準品を78K0/KB1のマスクROM製品のプログラム評価用として使用する場
合，および(A1)水準品には V_{LV18} ， V_{LV19} を設定しないでください。

注意1. ビット4-7には必ず“0”を設定してください。

2. (A1)水準品では，POC解除後，電源電圧 (V_{DD}) が設定した検出電圧 (V_{LVI}) を越え
てから，すべてのポート端子をクリアしてください。

22.4 低電圧検出回路の動作

低電圧検出回路は、次の2種類の動作モードがあります。

- ・リセットとして使用
電源電圧 (V_{DD}) と検出電圧 (V_{LVI}) を比較し、 $V_{DD} < V_{LVI}$ のとき内部リセット信号を発生します。
- ・割り込みとして使用
電源電圧 (V_{DD}) と検出電圧 (V_{LVI}) を比較し、 $V_{DD} < V_{LVI}$ のとき割り込み信号 (INTLVI) を発生します。

動作設定方法は次のとおりです。

(1) リセットとして使用する場合

動作開始時

- LVIMの割り込みをマスクする ($LVIMK = 1$)
- 低電圧検出レベル選択レジスタ (LVIS) のビット3-0 ($LVIS3$ - $LVIS0$) で検出電圧を設定する
- LVIMのビット7 ($LVION$) に “1” (LVI動作許可) を設定する
- 0.2 ms以上ソフトウェアでウエイトする
- LVIMのビット0 ($LVIF$) で、「電源電圧 (V_{DD}) 検出電圧 (V_{LVI})」であることを確認する
- LVIMのビット1 ($LVIMD$) に “1” (電源電圧 (V_{DD}) < 検出電圧 (V_{LVI}) 時に、内部リセット信号発生) を設定する

図22-4に、～ と対応した低電圧検出回路の内部リセット信号発生タイミングを示します。


- 注意1.** は必ず行ってください。LVIMK = 0になっている場合、 の処理を行った時点で割り込みが発生する場合があります。
2. LVIMD = 1とした時点で、「電源電圧 (V_{DD}) 検出電圧 (V_{LVI})」であれば内部リセット信号は発生しません。

動作停止時

次のいずれかの手順を、必ず実行してください。

- ・8ビット・メモリ操作命令の場合：
LVIMに “00H” を書き込む
- ・1ビット・メモリ操作命令の場合：
LVIMDをクリア (0) LVIONをクリア (0)

図22 - 4 低電圧検出回路の内部リセット信号発生タイミング



注1. LVIMKフラグはRESET \bar 入力により，“1”になっています。

2. LVIFフラグがセット（1）される可能性があります。

3. LVIRFはリセット・コントロール・フラグ・レジスタ（RESF）のビット0です。RESFについての詳細は、第19章 リセット機能を参照してください。

備考 図22 - 4の ~ は、22.4(1)リセットとして使用する場合 動作開始時の ~ と対応しています。

(2) 割り込みとして使用する場合

動作開始時

- LVIの割り込みをマスクする (LVIMK = 1)
- 低電圧検出レベル選択レジスタ (LVIS) のビット3-0 (LVIS3-LVIS0) で検出電圧を設定する
- LVIMのビット7 (LVION) に “1” (LVI動作許可) を設定する
- 0.2 ms以上ソフトウェアでウエイトする
- LVIMのビット0 (LVIF) で、「電源電圧 (V_{DD}) 検出電圧 (V_{LVI})」であることを確認する
- LVIMの割り込み要求フラグ (LVIIIF) をクリア (0) する
- LVIMの割り込みマスク・フラグ (LVIMK) を解除する
(ベクタ割り込みを使用する場合) EI命令を実行する

図22 - 5に、 ~ と対応した低電圧検出回路の割り込み信号発生タイミングを示します。


動作停止時

次のいずれかの手順を、必ず実行してください。

- ・8ビット・メモリ操作命令の場合：
LVIMに “00H” を書き込む

- ・1ビット・メモリ操作命令の場合：
LVIONをクリア (0)

図22 - 5 低電圧検出回路の割り込み信号発生タイミング



- 注1 . LVIMKフラグはRESET入力により, “1” になっています。
- 2 . LVIFフラグ, LVIIFフラグがセット(1) される可能性があります。

備考 図22 - 5の ~ は, 22.4(2) 割り込みとして使用する場合 動作開始時の ~ と対応しています。

22.5 低電圧検出回路の注意事項

電源電圧 (V_{DD}) がLVI検出電圧 (V_{LVI}) 付近で、ある期間ふらつくような構成のシステムでは、低電圧検出回路の使用方法により、次のような動作となります。

(1) リセットとして使用する場合

リセット状態 / リセット解除状態を繰り返すことがあります。

後述の処置 (a) に示す処理を行うことにより、リセット解除からマイコン動作開始までの時間を任意に設定できます。

(2) 割り込みとして使用する場合

割り込み要求が頻繁に発生することがあります。後述の処置 (b) に示す処理を行うようにしてください。

このようなシステム構成の場合、次の処置をしてください。


< 処 置 >

(a) リセットとして使用する場合

リセット解除後、タイマなどを使用するソフトウェア・カウンタにて、システムごとに異なる電源電圧変動期間をウエイトしてから、ポートなどを初期設定してください。

図22 - 6 リセット解除後のソフト処理例 (1/2)

・ LVI検出電圧付近での電源電圧変動が50 ms以下の場合




注1. この間に再度リセットが発生した場合, イニシャライズ処理には移行しません。

2. 次頁にフロー・チャートを示します。

図22 - 6 リセット解除後のソフト処理例 (2/2)

・リセット要因の確認



(b) 割り込みとして使用する場合

LVI割り込みの処理ルーチン内で、低電圧検出レジスタ (LVIM) のビット0 (LVIF) で、“電源電圧 (V_{DD}) 検出電圧 (V_{LVI}) ”を確認し、割り込み要求フラグ・レジスタ0L (IF0L) のビット0 (LVIF) をクリア (0) してから、EI (割り込み許可) にしてください。

また、LVI検出電圧付近での電源電圧変動期間が長いシステムの場合は、電源電圧変動期間をウエイトしたあとに、LVIFフラグで“電源電圧 (V_{DD}) 検出電圧 (V_{LVI}) ”を確認してから、EI (割り込み許可) にしてください。

第23章 オプション・バイト

23.1 オプション・バイトの機能

78K0/KD1+のフラッシュ・メモリの0080H-0084Hは、オプション・バイト領域です。電源投入時またはリセットからの起動時に、自動的にオプション・バイトを参照して、指定された機能の設定を行います。製品使用の際には、必ずオプション・バイトにて次に示す機能の設定を行ってください。

また、セルフ・プログラミング時にブート・スワップ動作を使用する場合、0080H-0084Hは1080H-1084Hと切り替わるので、あらかじめ1080H-1084Hにも0080H-0084Hと同じ値を設定してください。

(1) 0080H/1080H

低速内蔵発振器の動作

- ・ソフトウェアにより停止可能
- ・停止不可

(2) 0084H/1084H

オンチップ・ディバグ動作制御

- ・オンチップ・ディバグ動作禁止
- ・オンチップ・ディバグ動作許可，オンチップ・ディバグ・セキュリティID認証失敗時にフラッシュ・メモリのデータを消去する
- ・オンチップ・ディバグ動作許可，オンチップ・ディバグ・セキュリティID認証失敗時にフラッシュ・メモリのデータを消去しない

注意1. オンチップ・ディバグ機能を搭載していない製品 (μ PD78F0122H, 78F0123H, 78F0124H) は、必ず0084Hに00H (オンチップ・ディバグ動作禁止) を設定してください。また、ブート・スワップ時は、0084Hと1084Hが切り替わるので、あらかじめ1084Hにも00Hを設定してください。

2. オンチップ・ディバグ機能を搭載している製品 (μ PD78F0124HD) で、オンチップ・ディバグ機能を使用する場合は、0084Hに02Hまたは03Hを設定してください。また、ブート・スワップ時は、0084Hと1084Hが切り替わるので、あらかじめ1084Hにも0084Hと同じ値を設定してください。

注意 0081H, 0082H, 0083H (ブート・スワップ使用時は0081H/1081H, 0082H/1082H, 0083H/1083H) には、必ず00Hを設定してください。

23.2 オプション・バイトのフォーマット

オプション・バイトのフォーマットを次に示します。

図23 - 1 オプション・バイトのフォーマット

アドレス：0080H/1080H^注

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	LSROSC

LSROSC	低速内蔵発振器の動作
0	ソフトウェアにより停止可能（RCMレジスタのビット0（RSTOP）に1を書き込むことにより停止）
1	停止不可（RSTOPビットに1を書き込んでも停止しない）

注 ブート・スワップ時は、0080Hと1080Hが切り替わるので、あらかじめ1080Hにも0080Hと同じ値を設定してください。

注意1. LSROSC = 0（ソフトウェアにより停止可能）の場合、内蔵発振モード・レジスタ（RCM）のビット0（RSTOP）の設定に関係なく、HALT/STOPモード時では、ウォッチドッグ・タイマにカウント・クロックは供給されません。

ただし、低速内蔵発振クロックで8ビット・タイマH1が動作している場合は、HALT/STOPモード時でも、8ビット・タイマH1にカウント・クロックが供給されます。

2. ビット1-7には必ず0を書き込んでください。

アドレス：0081H/1081H, 0082H/1082H, 0083H/1083H^注

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	0

注 0081H, 0082H, 0083Hは予約領域なので、必ず00Hを設定してください。またブート・スワップ時は、0081H, 0082H, 0083Hと1081H, 1082H, 1083Hが切り替わるので、あらかじめ1081H, 1082H, 1083Hにも00Hを設定してください。

アドレス：0084H/1084H^{注1, 2}

7	6	5	4	3	2	1	0
0	0	0	0	0	0	OCDEN1	OCDEN0

OCDEN1	OCDEN0	オンチップ・ディバグ動作制御
0	0	動作禁止
0	1	設定禁止
1	0	動作許可、オンチップ・ディバグ・セキュリティID認証失敗時にフラッシュ・メモリのデータを消去しない
1	1	動作許可、オンチップ・ディバグ・セキュリティID認証失敗時にフラッシュ・メモリのデータを消去する

注1. オンチップ・ディバグ機能を搭載していない製品（μPD78F0122H, 78F0123H, 78F0124H）は、必ず0084Hに00H（オンチップ・ディバグ動作禁止）を設定してください。また、ブート・スワップ時は、0084Hと1084Hが切り替わるので、あらかじめ1084Hにも00Hを設定してください。

2. オンチップ・ディバグ機能を搭載している製品（μPD78F0124HD）で、オンチップ・ディバグ機能を使用する場合は、0084Hに02Hまたは03Hを設定してください。また、ブート・スワップ時は、0084Hと1084Hが切り替わるので、あらかじめ1084Hにも0084Hと同じ値を設定してください。

備考 オンチップ・ディバグ・セキュリティIDについては、第25章 オンチップ・ディバグ機能（μPD78F0124HDのみ）を参照してください。

オプション・バイト設定のソフトウェア記述例を次に示します。

OPT	CSEG	AT 0080H	
OPTION:	DB	00H	; 低速内蔵発振器をソフトウェアにより停止可能
	DB	00H	; 予約領域
	DB	00H	; 予約領域
	DB	00H	; 予約領域
	DB	00H	; オンチップ・ディバグ動作禁止

備考 オプション・バイトの参照はリセット処理時に行われます。リセット処理のタイミングについては、**第19章 リセット機能**を参照してください。

第24章 フラッシュ・メモリ

μ PD78F0122H, 78F0123H, 78F0124H/HDは, 78K0/KD1の μ PD780122, 780123, 780124の内蔵マスクROMを, 基板に実装した状態でプログラムの書き込み, 消去, 再書き込み可能なフラッシュ・メモリに置き換えた製品です。78K0/KD1+と78K0/KD1の違いを表24 - 1に示します。

表24 - 1 78K0/KD1+と78K0/KD1の製品の違い

項目	78K0/KD1+	78K0/KD1	
	μ PD78F0122H, 78F0123H, 78F0124H, 78F0124HD	μ PD78F0124	μ PD780121, 780122, 780123, 780124
内部ROM構造	フラッシュ・メモリ (単電源)	フラッシュ・メモリ (二電源)	マスクROM
内部ROM容量	μ PD78F0122H : 16 Kバイト ^{注1} μ PD78F0123H : 24 Kバイト ^{注1} μ PD78F0124H : 32 Kバイト ^{注1} μ PD78F0124HD : 32 Kバイト ^{注1}	μ PD78F0124 : 32 Kバイト ^{注1}	μ PD780121 : 8 Kバイト μ PD780122 : 16 Kバイト μ PD780123 : 24 Kバイト μ PD780124 : 32 Kバイト
内部高速RAM容量	μ PD78F0122H : 512バイト ^{注1} μ PD78F0123H : 1024バイト ^{注1} μ PD78F0124H : 1024バイト ^{注1} μ PD78F0124HD : 1024バイト ^{注1}	μ PD78F0124 : 1024バイト ^{注1}	μ PD780121 : 512バイト μ PD780122 : 512バイト μ PD780123 : 1024バイト μ PD780124 : 1024バイト
3ピン	FLMD0端子	V _{PP} 端子	IC端子
19ピン	P17/TI50/TO50/FLMD1端子	P17/TI50/TO50端子	
パワーオン・クリア (POC) 機能	検出電圧は固定 (V _{POC} = 2.1 V ± 0.1 V)	POC使用可 / 不可および検出電圧を製品より選択	POC使用可 / 不可および検出電圧をマスク・オプションより選択
レギュレータ	なし	あり ^{注2}	
セルフ・プログラミング機能	あり	なし	-
オンチップ・ディバグ機能	μ PD78F0124HDのみ搭載	なし	-
電気的特性	それぞれのユーザーズ・マニュアルの電気的特性の章を参照してください。		

注1. メモリ・サイズ切り替えレジスタ (IMS) により, マスクROM製品と同一の容量に設定できます。

2. (A1) 水準品, (A2) 水準品はレギュレータを使用できません。

注意 フラッシュ・メモリ製品とマスクROM製品では, ノイズ耐量やノイズ放射が異なります。試作から量産の過程でフラッシュ・メモリ製品からマスクROM製品への置き換えを検討される場合は, マスクROM製品のCS製品 (ES製品ではなく) で十分に評価してください。

24.1 メモリ・サイズ切り替えレジスタ

メモリ・サイズ切り替えレジスタ（IMS）により，内部メモリ容量を選択できます。

IMSは，8ビット・メモリ操作命令で設定します。

RESET入力により，CFHになります。

注意 IMSの初期値（CFH）は設定禁止です。必ず初期設定で各製品ごとに表24 - 2に示す値を設定してください。また，78K0/KD1+を78K0/KD1のマスクROM製品のプログラム評価用として使用する場合も，同様に表24 - 2に示す値を設定してください。

図24 - 1 メモリ・サイズ切り替えレジスタ（IMS）のフォーマット

アドレス：FFF0H リセット時：CFH R/W

略号	7	6	5	4	3	2	1	0
IMS	RAM2	RAM1	RAM0	0	ROM3	ROM2	ROM1	ROM0

RAM2	RAM1	RAM0	内部高速RAM容量の選択
0	1	0	512バイト
1	1	0	1024バイト
上記以外			設定禁止

ROM3	ROM2	ROM1	ROM0	内部ROM容量の選択
0	0	1	0	8 Kバイト
0	1	0	0	16 Kバイト
0	1	1	0	24 Kバイト
1	0	0	0	32 Kバイト
上記以外				設定禁止

78K0/KD1のマスクROM製品と同一のメモリ・マップにするIMSの設定値を表24 - 2に示します。

表24 - 2 メモリ・サイズ切り替えレジスタの設定値

フラッシュ・メモリ製品 (78K0/KD1+)	対象のマスクROM製品 (78K0/KD1)	IMSの設定値
—	μ PD780121	42H
μ PD78F0122H	μ PD780122	44H
μ PD78F0123H	μ PD780123	C6H
μ PD78F0124H, 78F0124HD	μ PD780124	C8H

24.2 フラッシュ・ライターによる書き込み方法

専用フラッシュ・ライターにより、オンボードまたはオフボードで書き込みができます。

(1) オンボード・プログラミング

ターゲット・システム上に78K0/KD1+を実装後、フラッシュ・メモリの内容を書き換えます。ターゲット・システム上には、専用フラッシュ・ライターを接続するためのコネクタなどを実装しておいてください。

(2) オフボード・プログラミング

ターゲット・システム上に78K0/KD1+を実装する前に専用プログラム・アダプタ（FAシリーズ）などでフラッシュ・メモリに書き込みます。

備考 FAシリーズは、（株）内藤電誠町田製作所の製品です。

表24 - 3 78K0/KD1+と専用フラッシュ・ライタの配線表

専用フラッシュ・ライタ接続端子			CSI10使用時		CSI10 + HS使用時		UART6使用時	
信号名	入出力	端子機能	端子名	ピン番号	端子名	ピン番号	端子名	ピン番号
SI/RxD	入力	受信信号	SO10/P12	30	SO10/P12	30	TxD6/P13	32
SO/TxD	出力	送信信号	SI10/RxD0/P11	31	SI10/RxD0/P11	31	RxD6/P14	28
SCK	出力	転送クロック	SCK10/TxD0/P10	32	SCK10/TxD0/P10	32	必要なし	必要なし
CLK	出力	78K0/KD1+へのクロック	X1	7	X1	7	X1	7
			X2 ^注	8	X2 ^注	8	X2 ^注	8
/RESET	出力	リセット信号	RESET	9	RESET	9	RESET	9
FLMD0	出力	モード信号	FLMD0	3	FLMD0	3	FLMD0	3
FLMD1	出力	モード信号	FLMD1/TI50/ TO50/P17	19	FLMD1/TI50/ TO50/P17	19	FLMD1/TI50/ TO50/P17	19
H/S	入力	ハンドシェーク信号	必要なし	必要なし	HS/P15/TOH0	21	必要なし	必要なし
V _{DD}	入出力	V _{DD} 電圧生成/ 電圧監視	V _{DD}	4	V _{DD}	4	V _{DD}	4
			EV _{DD}	27	EV _{DD}	27	EV _{DD}	27
			AV _{REF}	1	AV _{REF}	1	AV _{REF}	1
GND	-	グランド	V _{SS}	6	V _{SS}	6	V _{SS}	6
			EV _{SS}	26	EV _{SS}	26	EV _{SS}	26
			AV _{SS}	2	AV _{SS}	2	AV _{SS}	2

注 フラッシュ・ライタのクロック・アウトを使用する際は、ライタのCLKとX1を接続し、X2にはその反転信号を接続してください。

フラッシュ書き込み用アダプタ使用時の推奨接続例を示します。

図24 - 2 3線式シリアルI/O (CSI10) 方式でのフラッシュ書き込み用アダプタ配線例




図24 - 3 3線式シリアルI/O (CS110 + HS) 方式でのフラッシュ書き込み用アダプタ配線例






図24 - 4 UART (UART6) 方式でのフラッシュ書き込み用アダプタ配線例



24.3 プログラミング環境

78K0/KD1+のフラッシュ・メモリにプログラムを書き込むために必要な環境を示します。

図24-5 フラッシュ・メモリにプログラムを書き込むための環境



専用フラッシュ・ライターには、これを制御するホスト・マシンが必要です。

また、専用フラッシュ・ライターと78K0/KD1+とのインターフェースはCSI10またはUART6を使用して、書き込み、消去等の操作を行います。オフボードで書き込む場合は、専用プログラム・アダプタ (FAシリーズ) が必要です。


24.4 通信方式

専用フラッシュ・ライターと78K0/KD1+との通信は、78K0/KD1+のCSI10またはUART6によるシリアル通信で行います。

(1) CSI10

転送レート：200 K~2 MHz


図24-6 専用フラッシュ・ライターとの通信 (CSI10)



(2) ハンドシェイク対応CSI通信方式

転送レート : 200 K ~ 2 MHz


図24 - 7 専用フラッシュ・ライターとの通信 (CSI10 + HS)



(3) UART6

転送レート : 4800 ~ 76800 bps

図24 - 8 専用フラッシュ・ライターとの通信 (UART6)



専用フラッシュ・ライタとしてFlashPro4を使用した場合、FlashPro4は78K0/KD1+に対して次の信号を生成します。詳細はFlashPro4のマニュアルを参照してください。

表24-4 端子接続一覧

FlashPro4			78K0/KD1+	接続時の処置	
信号名	入出力	端子機能	端子名	CS110	UART6
FLMD0	出力	モード信号	FLMD0		
FLMD1	出力	モード信号	FLMD1		
V _{DD}	入出力	V _{DD} 電圧生成 / 電圧監視	V _{DD} , EV _{DD} , AV _{REF}		
GND	-	グランド	V _{SS} , EV _{SS} , AV _{SS}		
CLK	出力	78K0/KD1+へのクロック出力	X1, X2 ^注		
/RESET	出力	リセット信号	RESET		
SI/RxD	入力	受信信号	SO10/TxD6		
SO/TxD	出力	送信信号	SI10/RxD6		
SCK	出力	転送クロック	SCK10		×
H/S	入力	ハンドシェーク信号	HS		×

注 フラッシュ・ライタのクロック・アウトを使用する際は、ライタのCLKとX1を接続し、X2にはその反転信号を接続してください。

備考 : 必ず接続してください。

: ターゲット・ボード上で生成されていれば、接続の必要はありません。

× : 接続の必要はありません。

: ハンドシェーク・モード時

24.5 オンボード上の端子処理


オンボード書き込みを行う場合は、ターゲット・システム上に専用フラッシュ・ライタと接続するためのコネクタを設けます。また、オンボード上に通常動作モードからフラッシュ・メモリ・プログラミング・モードへの切り替え機能を設けてください。

フラッシュ・メモリ・プログラミング・モードに遷移すると、フラッシュ・メモリ・プログラミングに使用しない端子は、すべてリセット直後と同じ状態になります。したがって、外部デバイスがリセット直後の状態を認めない場合は端子処理が必要です。

24.5.1 FLMD0端子

通常動作モード時は、FLMD0端子に0 Vを入力します。また、フラッシュ・メモリ・プログラミング・モード時は、FLMD0端子に V_{DD} レベルの書き込み電圧を供給します。FLMD0端子の接続例を次に示します。


図24 - 9 FLMD0端子の接続例



24.5.2 FLMD1端子

FLMD0端子に0 Vを入力された場合、FLMD1端子は機能しません。FLMD0端子に V_{DD} が供給された場合、フラッシュ・メモリ・プログラミング・モードに引き込むため、FLMD1端子を V_{SS} と同じ電圧にする必要があります。FLMD1端子の接続例を次に示します。

図24 - 10 FLMD1端子の接続例



24.5.3 シリアル・インタフェース端子

各シリアル・インタフェースが使用する端子を次に示します。

表24 - 5 各シリアル・インタフェースが使用する端子


シリアル・インタフェース	使用端子
CSI10	SO10, SI10, SCK10
CSI10 + HS	SO10, SI10, SCK10, HS/P15
UART6	TxD6, RxD6

オンボード上でほかのデバイスと接続しているシリアル・インタフェース用の端子に、専用フラッシュ・ライタを接続する場合、信号の衝突、ほかのデバイスの異常動作などに注意してください。

(1) 信号の衝突

ほかのデバイス（出力）と接続しているシリアル・インタフェース用の端子（入力）に、専用フラッシュ・ライタ（出力）を接続すると、信号の衝突が発生します。この信号の衝突を避けるため、ほかのデバイスとの接続をアイソレートするか、またはほかのデバイスを出力ハイ・インピーダンス状態にしてください。

図24 - 11 信号の衝突（シリアル・インタフェースの入力端子）




フラッシュ・メモリ・プログラミング・モードでは、ほかのデバイスが出力する信号と専用フラッシュ・ライタから送り出される信号が衝突するため、ほかのデバイス側の信号をアイソレートしてください。

(2) ほかのデバイスの異常動作

ほかのデバイス（入力）と接続しているシリアル・インタフェース用の端子（入力または出力）に、専用フラッシュ・ライター（出力または入力）を接続する場合、ほかのデバイスに信号が出力され、異常動作を起こす可能性があります。この異常動作を避けるため、ほかのデバイスとの接続をアイソレートしてください。

図24 - 12 ほかのデバイスの異常動作




24.5.4 $\overline{\text{RESET}}$ 端子

オンボード上で、リセット信号生成回路と接続している $\overline{\text{RESET}}$ 端子に、専用フラッシュ・ライタのリセット信号を接続する場合、信号の衝突が発生します。この信号の衝突を避けるため、リセット信号生成回路との接続をアイソレートしてください。

また、フラッシュ・メモリ・プログラミング・モード期間中に、ユーザ・システムからリセット信号を入力した場合、正常なプログラミング動作が行われなくなるので、専用フラッシュ・ライタからのリセット信号以外は入力しないでください。

図24 - 13 信号の衝突 ($\overline{\text{RESET}}$ 端子)



24.5.5 ポート端子

フラッシュ・メモリ・プログラミング・モードに遷移すると、フラッシュ・メモリ・プログラミングに使用しない端子は、すべてリセット直後と同じ状態になります。したがって、各ポートに接続された外部デバイスが、リセット直後のポート状態を認めない場合は、抵抗を介して V_{DD} に接続するか、または抵抗を介して V_{SS} に接続するなどの端子処理が必要です。

24.5.6 その他の信号端子

オンボード上のクロックを使用する場合、X1, X2は、通常動作モード時と同じ状態に接続してください。

ただし、ライタから動作クロックを入力する場合、ライタのクロック・アウトとX1を、またX2には、その反転信号を接続してください。

24.5.7 電 源

フラッシュ・ライタの電源出力を使用する場合は、 V_{DD} 端子はフラッシュ・ライタの V_{DD} に、 V_{SS} 端子はフラッシュ・ライタの V_{SS} に、それぞれ接続してください。

オンボード上の電源を使用する場合は、通常動作モード時に準拠した接続にしてください。

ただし、フラッシュ・ライタで電圧監視をするため、 V_{DD} 、 V_{SS} 端子はフラッシュ・ライタの V_{DD} 、GNDと必ず接続してください。


その他の電源 (EV_{DD} 、 EV_{SS} 、 AV_{REF} 、 AV_{SS}) は、通常動作モード時と同じ電源を供給してください。

24.6 プログラミング方法

24.6.1 フラッシュ・メモリ制御

フラッシュ・メモリを操作する手順を次に示します。

図24 - 14 フラッシュ・メモリの操作手順



24.6.2 フラッシュ・メモリ・プログラミング・モード

専用フラッシュ・ライタを使用してフラッシュ・メモリの内容を書き換えるときは、78K0/KD1+をフラッシュ・メモリ・プログラミング・モードにしてください。モードへ遷移するには、FLMD0端子をV_{DD}に設定後、リセットを解除します。

オンボード書き込みを行うときは、ジャンパ等でモードを切り替えてください。

図24 - 15 フラッシュ・メモリ・プログラミング・モード




表24 - 6 リセット解除時のFLMD0, FLMD1端子の動作モードとの関係

FLMD0	FLMD1	動作モード
0	任意	通常動作モード
V _{DD}	0	フラッシュ・メモリ・プログラミング・モード
V _{DD}	V _{DD}	設定禁止

24.6.3 通信方式の選択

78K0/KD1+では、フラッシュ・メモリ・プログラミング・モードに遷移後、FLMD0端子にパルス（最大11パルス）を入力することで通信方式を選択します。このFLMD0パルスは専用フラッシュ・ライターが生成します。パルス数と通信方式の関係を次に示します。

表24 - 7 通信方式一覧

通信方式	Standard設定 ^{注1}					使用端子	FLMD0 パルス数
	Port	Speed	On Target	Frequency	Multiply Rate		
UART (UART6)	UART-ch0	9600, 19200, 31250, 38400, 76800, 153600 ^{注3} bps ^{注4}	任意	2 M-16 MHz ^{注2}	1.0	TxD6, RxD6	0
3線式シリアルI/O (CSI10)	SIO-ch0	2.4 k-2.5 MHz				SO10, SI10, SCK10	8
3線式シリアルI/O ハンドシェイク対応 (CSI10 + HS)	SIO-H/S	2.4 k-2.5 MHz				SO10, SI10, SCK10, HS/P15	11

注1 . FlashPro4上のStandard設定における設定項目です。


- 2 . 電圧により設定可能な範囲が異なります。詳細は電気的特性の章を参照してください。
- 3 . 周辺ハードウェア・クロック周波数が2.5 MHz以下の場合は、選択できません。
- 4 . UART通信にはポー・レート誤差のほかに、信号波形の鈍りなどが影響するため、評価のうえ使用してください。

注意 UART6選択時、受信クロックは、FLMD0パルス受信後に専用フラッシュ・ライターから送られてくるリセット・コマンドを基準に計算します。

24.6.4 通信コマンド

78K0/KD1+と専用フラッシュ・ライタは、コマンドを介して通信します。専用フラッシュ・ライタから78K0/KD1+へ送られる信号を「コマンド」と呼び、78K0/KD1+から専用フラッシュ・ライタへ送られる応答信号を「応答コマンド」と呼びます。

図24 - 16 通信コマンド



78K0/KD1+のフラッシュ・メモリ制御用コマンドを次に示します。これらのコマンドはすべてライタから発行され、78K0/KD1+がコマンドに対応した各処理を行います。

表24 - 8 フラッシュ・メモリ制御用コマンド

分類	コマンド名称	機能
ベリファイ	一括ベリファイ・コマンド	全メモリの内容と入力したデータを比較
消去	一括消去コマンド	全メモリの内容を消去
ブランク・チェック	一括ブランク・チェック・コマンド	全メモリの消去状態を確認
データ・ライト	高速書き込みコマンド	書き込みアドレス、書き込みバイト数の指定によりデータを書き込み、ベリファイ・チェックを実行
	連続書き込みコマンド	直前に実行された高速書き込みコマンドに続くアドレスからデータを書き込み、ベリファイ・チェックを実行
システム設定、制御	ステータス読み出しコマンド	動作状況のステータスを得る
	発振周波数設定コマンド	発振周波数の設定
	消去時間設定コマンド	一括消去の消去時間設定
	書き込み時間設定コマンド	データ書き込み時の書き込み時間設定
	ボー・レート設定コマンド	UART使用時のボー・レート設定
	シリコン・シグネチャ・コマンド	シリコン・シグネチャ情報を読み出す
	リセット・コマンド	各状態からの脱出

また、78K0/KD1+は、専用フラッシュ・ライタから発行されたコマンドに対して、応答コマンドを返します。78K0/KD1+が送出する応答コマンドを次に示します。

表24 - 9 応答コマンド

応答コマンド名称	機能
ACK	コマンド/データなどのアクノリッジ
NAK	不正なコマンド/データなどのアクノリッジ

24.7 セルフ書き込みによるフラッシュ・メモリ・プログラミング


78K0/KD1+は、ユーザ・プログラムでフラッシュ・メモリの書き換えを行うためのセルフ・プログラミング機能をサポートしています。この機能により、ユーザ・アプリケーションでフラッシュ・メモリの書き換えが可能となるので、フィールドでのプログラムのアップグレードなどができるようになります。

プログラミング・モードの切り替えは、フラッシュ・プログラミング・モード・コントロール・レジスタ(FLPMC)のビット0, 1 (FLSPM0, FLSPM1)で行います。

セルフ・プログラミングの手順を、次に示します。

備考 セルフ・プログラミング機能の詳細については、78K0/Kx1+ ユーザーズ・マニュアル フラッシュ・メモリ・セルフ・プログラミング (U16701J) を参照してください。

図24 - 17 セルフ・プログラミングの手順



24.7.1 セルフ・プログラミング機能で使用するレジスタ

セルフ・プログラミング機能は、次の3種類のレジスタを使用します。

- ・フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC)
- ・フラッシュ・プロテクト・コマンド・レジスタ (PFCMD)
- ・フラッシュ・ステータス・レジスタ (PFS)

(1) フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC)

セルフ・プログラミング時のフラッシュ・メモリへの書き込み / 消去の可否、セルフ書き込み時の動作モードを設定するレジスタです。

FLPMCは、ノイズやプログラムの暴走などの誤動作によって、応用システムが不用意に停止しないようにするため、特定シーケンス (24.7.1 (2) フラッシュ・プロテクト・コマンド・レジスタ (PFCMD) を参照) で書き込み動作を行った場合のみ、FLPMCへの書き込みが有効となります。

FLPMCは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。

$\overline{\text{RESET}}$ 入力により、0XH[※]になります。

注 動作モードにより異なります。

- ・ユーザ・モード : 08H
- ・オンボード・モード : 0CH

図24 - 18 フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC) のフォーマット

アドレス : FFC4H リセット時 : 0xH^{注1} R/W^{注2}

略号	7	6	5	4	3	2	1	0
FLPMC	0	0	0	0	FWEDIS	FWEPR	FLSPM1	FLSPM0

FWEDIS	フラッシュ・メモリの書き込み / 消去の制御
0	書き込み / 消去許可 ^{注3}
1	書き込み / 消去禁止

FWEPR	FLMD0端子のステータス
0	ロウ・レベル
1	ハイ・レベル ^{注3}

FLSPM1 ^{注4}	FLSPM0 ^{注4}	セルフ書き込み時の動作モード選択
0	0	通常モード すべてのアドレスにおいて、フラッシュ・メモリの命令のフェッチが可能です。
0	1	セルフ・プログラミング・モードA1 ファームウェアの呼び出し (CALL #8100H) が可能です。
1	1	セルフ・プログラミング・モードA2 ファームROMからの命令フェッチを行います。 ファームウェア内で設定されるモードで、ユーザはこのモードを設定できません。
1	0	設定禁止

注1. 動作モードにより異なります。

- ・ ユーザ・モード : 08H
- ・ オンボード・モード : 0CH

2. ビット2 (FWEPR) はRead Onlyです。

3. 実際の書き込み / 消去は、FWEDIS = 0となるほかに、FLMD0端子がハイ・レベル (FWEPR = 1) になっていなければなりません。

FWEDIS	FWEPR	フラッシュ・メモリの書き込み / 消去の可否
0	1	書き込み / 消去可能
上記以外		書き込み / 消去不可

4. FLSPM1とFLSPM0により、ユーザROM (フラッシュ・メモリ) とファームROMの切り替えが制御でき、応用システム上でモード端子を通して、設定されている動作モードとセルフ・プログラミング・モードとの切り替えが可能です。

注意1. フラッシュ・メモリの書き込みおよび消去が終了するまで、必ずFWEDISを0にしてください。

2. 通常モード時は、必ずFWEDIS = 1にしてください。

3. FLSPM1とFLSPM0は、内蔵RAMに分岐してから、操作を行ってください。フラッシュ・メモリのアドレス指定は、FLSPM1 = 0のときはCPUからのアドレス信号、FLSPM1 = 1のときは、書き込みのファームウェアの設定値になります。また、オンボード・モード時には、FLSPM1とFLSPM0の指定は無視されます。

(2) フラッシュ・プロテクト・コマンド・レジスタ (PFCMD)

ノイズやプログラムの暴走などの誤動作によって、応用システムが不用意に停止した場合、フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC) への書き込み動作はシステムに重大な影響を与える可能性があります。PFCMDは、このFLPMCへの書き込み動作に対して、応用システムが不用意に停止しないようにプロテクションを施すために使用するレジスタです。

次に示す特定シーケンスで書き込み動作を行った場合のみ、FLPMCへの書き込みが有効となります。

PFCMDに特定の値 (PFCMD = A5H) を書き込む

FLPMCに、設定したい値を書き込む (このステップでの書き込みは無効)

FLPMCに、設定したい値の反転値を書き込む (このステップでの書き込みは無効)

FLPMCに、設定したい値を書き込む (このステップでの書き込みは有効)

これにより、レジスタの値が書き換えられ、不正な書き込み動作ができなくなります。

不正なストア動作の発生は、フラッシュ・ステータス・レジスタ (PFS) のビット0 (FPRERR) で確認できます。

なお、FLPMCを変更するたび、PFCMDにA5Hを書き込む必要があります。

PFCMDは、8ビット・メモリ操作命令で書き込みます。

RESET入力により、不定になります。

図24 - 19 フラッシュ・プロテクト・コマンド・レジスタ (PFCMD) のフォーマット

アドレス : FFC0H リセット時 : 不定 W

略号	7	6	5	4	3	2	1	0
PFCMD	REG7	REG6	REG5	REG4	REG3	REG2	REG1	REG0

(3) フラッシュ・ステータス・レジスタ (PFS)

プロテクション対象のフラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC) に対して、正しいシーケンス (フラッシュ・プロテクト・コマンド・レジスタ (PFCMD) への書き込みを含む) で書き込み動作を行わなかった場合、FLPMCへの書き込みは行われず、プロテクション・エラーが発生します。このとき、PFSのビット0 (FPRERR) がセット (1) されます。

このフラグが蓄積フラグです。FPRERRをチェックしたあと、0を書き込むことによって、FPRERRをクリアします。

PFSは、1ビット・メモリ操作命令または8ビット・メモリ操作命令で設定します。
RESET入力により、00Hになります。

図24 - 20 フラッシュ・ステータス・レジスタ (PFS) のフォーマット

アドレス : FFC2H	リセット時 : 00H	R/W						
略号	7	6	5	4	3	2	1	0
PFS	0	0	0	0	0	0	0	FPRERR

FPRERRフラグの動作条件を次に示します。

< セット条件 >

- ・最近の周辺レジスタに対するストア命令動作が、PFCMDへの特定値 (PFCMD = A5H) の書き込み動作ではない状態で、PFCMDへの書き込みを行ったとき
- ・後の最初のストア命令動作が、FLPMC以外の周辺レジスタに対するとき
- ・後の最初のストア命令動作が、FLPMC以外の周辺レジスタに対するとき
- ・後の最初のストア命令動作で、FLPMCに設定したい値の反転値以外の値を書き込んだとき
- ・後の最初のストア命令動作が、FLPMC以外の周辺レジスタに対するとき
- ・後の最初のストア命令動作で、FLPMCに設定したい値 (の書き込み値) 以外の値を書き込んだとき

備考 上記の丸数字は、前述の (2) フラッシュ・プロテクト・コマンド・レジスタ (PFCMD) の丸数字と対応しています。

< リセット条件 >

- ・FPRERRフラグに0を書き込んだとき
- ・RESET入力したとき

< 特定シーケンスの記述例 >

FLPMCに05Hを書き込む場合

```
MOV  PFCMD, #0A5H    ; PFCMDにA5Hを書き込む。
MOV  FLPMC, #05H     ; FLPMCに05Hを書き込む。
MOV  FLPMC, #0FAH    ; FLPMCに0FAH (05Hの反転) を書き込む。
MOV  FLPMC, #05H     ; FLPMCに05Hを書き込む。
```

24.8 ブート・スワップ機能

78K0/KD1+は、ブート・スワップ機能を搭載しています。

セルフ・プログラミングにてブート領域書き換え中に何らかの原因で電源瞬断が発生し、ブート領域のプログラムが破壊されても、ブート・スワップ機能により、電源再投入～リセット・スタート後、プログラムを正常に起動させることができます。


24.8.1 ブート・スワップ機能の概要

セルフ・プログラミングにてブート・プログラム領域の消去を行う前に、あらかじめ新しいブート・プログラムをスワップ対象となるブロックへ書き込んでおき、同時にブート・フラグ^注を設定します。これにより、ブート領域の書き換え中に電源瞬断が発生しても、次回リセット・スタート時にはアドレスが入れ替わるので、上述のスワップ対象領域がブート領域となり、正常にプログラムが動作します。図24 - 21にブート・スワップ機能のイメージ図を示します。


注 ブート・フラグは、78K0/KD1+が内蔵するフラッシュ・メモリ・コントロール・ファームウェアで制御するフラグです。

図24 - 21 ブート・スワップ機能のイメージ図

(1) ブート・スワップ未対応



(2) ブート・スワップ対応



24. 8. 2 メモリ・マップとブート領域

図24 - 22にメモリ・マップとブート領域を示します。78K0/KD1+のブート・プログラム領域は4 Kバイト単位です。ブート・スワップ時には、図中のブート・クラスタ0とブート・クラスタ1が入れ替わります。

図24 - 22 メモリ・マップとブート領域 (1/4)

(1) μ PD78F0122H




図24 - 22 メモリ・マップとブート領域 (2/4)

(2) μ PD78F0123H




図24 - 22 メモリ・マップとブート領域 (3/4)

(3) μ PD78F0124H





図24 - 22 メモリ・マップとブート領域 (4/4)

(4) μ PD78F0124HD




- 注1. オンチップ・ディバグ時は、通信時のユーザ・データのバックアップ領域として、約7~16バイト使用します。
2. オンチップ・ディバグ時は、通信コマンド用領域 (008FH-018FH : ディバグの標準設定) となるため、使用不可になります。

第25章 オンチップ・ディバグ機能 (μ PD78F0124HDのみ)

μ PD78F0124HDは、オンチップ・ディバグ対応のオンチップ・ディバグ・エミュレータ(QB-78K0MINI)を介して、ホスト・マシンとの通信を行う場合、 V_{DD} 、FLMD0、 $\overline{\text{RESET}}$ 、X1(またはP31)、X2(またはP32)、 V_{SS} 端子を使用します。X1とP31、X2とP32はどちらを使用するか、選択できます。

注意 μ PD78F0124HDはオンチップ・ディバグ機能搭載品です。オンチップ・ディバグ機能使用後、フラッシュ・メモリの書き換え回数の制限の観点から、信頼性について保証できないため、量産用としては使用しないでください。またクレーム受け付け対象外の製品です。


図25 - 1 QB-78K0MINIと μ PD78F0124HDの接続例 (X1, X2使用時)



注 プルダウン抵抗値は470 Ω 以上にしてください。

- 注意1. オンチップ・ディバグ時は、X1端子よりクロック入力します。
2. X1, X2端子を使用する場合、P31端子を外部でプルダウンしてください。

図25 - 2 QB-78K0MINIとμ PD78F0124HDの接続例 (P31, P32使用時)



注 プルダウン抵抗値は470 Ω以上にしてください。

25.1 オンチップ・ディバグ・セキュリティID

μ PD78F0124HDでは、フラッシュ・メモリの0084Hにオンチップ・ディバグ動作制御フラグ(第24章 オプション・バイトを参照)を、0085H-008EHにオンチップ・ディバグ・セキュリティID設定領域を用意しています。

セルフ・プログラミング時にブート・スワップ動作を使用する場合は、0084H, 0085H-008EHと1084H, 1085H-108EHが切り替わるので、あらかじめ1084H, 1085H-108EHにも同じ値を設定してください。

オンチップ・ディバグ・セキュリティIDの詳細につきましては、QB-78K0MINI ユーザーズ・マニュアル (U17029J)を参照してください。

表25 - 1 オンチップ・ディバグ・セキュリティID

アドレス	オンチップ・ディバグ・セキュリティIDコード
0085H-008EH	10バイトの任意のIDコード
1085H-108EH	

第26章 命令セットの概要

78K0/KD1+の命令セットを一覧表にして示します。なお、各命令の詳細な動作および機械語（命令コード）については、78K/0シリーズ ユーザーズ・マニュアル 命令編（U12326J）を参照してください。

26.1 凡 例

26.1.1 オペランドの表現形式と記述方法

各命令のオペランド欄には、その命令のオペランド表現形式に対する記述方法に従ってオペランドを記述しています（詳細は、アセンブラ仕様による）。記述方法の中で複数個あるものは、それらの要素の1つを選択します。大文字で書かれた英字および#、!、\$、[]の記号はキー・ワードであり、そのまま記述します。記号の説明は、次のとおりです。

- ・ # : イミーディエト・データ指定
- ・ ! : 絶対アドレス指定
- ・ \$: 相対アドレス指定
- ・ [] : 間接アドレス指定

イミーディエト・データのときは、適当な数値またはラベルを記述します。ラベルで記述する際も#、!、\$、[]記号は必ず記述してください。

また、オペランドのレジスタの記述形式r、rpには、機能名称（X、A、Cなど）、絶対名称（下表の中のカッコ内の名称、R0、R1、R2など）のいずれの形式でも記述可能です。

表26 - 1 オペランドの表現形式と記述方法

表現形式	記 述 方 法
r	X (R0) , A (R1) , C (R2) , B (R3) , E (R4) , D (R5) , L (R6) , H (R7)
rp	AX (RP0) , BC (RP1) , DE (RP2) , HL (RP3)
sfr	特殊機能レジスタ略号 ^注
sfrp	特殊機能レジスタ略号（16ビット操作可能なレジスタの偶数アドレスのみ） ^注
saddr	FE20H-FF1FH イミーディエト・データまたはラベル
saddrp	FE20H-FF1FH イミーディエト・データまたはラベル（偶数アドレスのみ）
addr16	0000H-FFFFH イミーディエト・データまたはラベル （16ビット・データ転送命令時は偶数アドレスのみ）
addr11	0800H-0FFFH イミーディエト・データまたはラベル
addr5	0040H-007FH イミーディエト・データまたはラベル（偶数アドレスのみ）
word	16ビット・イミーディエト・データまたはラベル
byte	8ビット・イミーディエト・データまたはラベル
bit	3ビット・イミーディエト・データまたはラベル
RBn	RB0-RB3

注 FFD0H-FFDFHは、アドレスできません。

備考 特殊機能レジスタの略号は表3 - 5 特殊機能レジスタ一覧を参照してください。

26.1.2 オペレーション欄の説明

A	: Aレジスタ; 8ビット・アキュムレータ
X	: Xレジスタ
B	: Bレジスタ
C	: Cレジスタ
D	: Dレジスタ
E	: Eレジスタ
H	: Hレジスタ
L	: Lレジスタ
AX	: AXレジスタ・ペア; 16ビット・アキュムレータ
BC	: BCレジスタ・ペア
DE	: DEレジスタ・ペア
HL	: HLレジスタ・ペア
PC	: プログラム・カウンタ
SP	: スタック・ポインタ
PSW	: プログラム・ステータス・ワード
CY	: キャリー・フラグ
AC	: 補助キャリー・フラグ
Z	: ゼロ・フラグ
RBS	: レジスタ・バンク選択フラグ
IE	: 割り込み要求許可フラグ
()	: ()内のアドレスまたはレジスタの内容で示されるメモリの内容
x ^H , x ^L	: 16ビット・レジスタの上位8ビット, 下位8ビット
	: 論理積 (AND)
	: 論理和 (OR)
	: 排他的論理和 (exclusive OR)
	: 反転データ
addr16	: 16ビット・イミディエイト・データまたはレーベル
jdisp8	: 符号付き8ビット・データ (ディスプレイメント値)

26.1.3 フラグ動作欄の説明

(ブランク)	: 変化なし
0	: 0にクリアされる
1	: 1にセットされる
x	: 結果に従ってセット/クリアされる
R	: 以前に退避した値がストアされる

26.2 オペレーション一覧

命令群	二モニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット・データ転送	MOV	r, #byte	2	4	-	r byte			
		saddr, #byte	3	6	7	(saddr) byte			
		sfr, #byte	3	-	7	sfr byte			
		A, r ^{注3}	1	2	-	A r			
		r, A ^{注3}	1	2	-	r A			
		A, saddr	2	4	5	A (saddr)			
		saddr, A	2	4	5	(saddr) A			
		A, sfr	2	-	5	A sfr			
		sfr, A	2	-	5	sfr A			
		A, !addr16	3	8	9	A (addr16)			
		!addr16, A	3	8	9	(addr16) A			
		PSW, #byte	3	-	7	PSW byte	x	x	x
		A, PSW	2	-	5	A PSW			
		PSW, A	2	-	5	PSW A	x	x	x
		A, [DE]	1	4	5	A (DE)			
		[DE], A	1	4	5	(DE) A			
		A, [HL]	1	4	5	A (HL)			
		[HL], A	1	4	5	(HL) A			
		A, [HL + byte]	2	8	9	A (HL + byte)			
		[HL + byte], A	2	8	9	(HL + byte) A			
	A, [HL + B]	1	6	7	A (HL + B)				
	[HL + B], A	1	6	7	(HL + B) A				
	A, [HL + C]	1	6	7	A (HL + C)				
	[HL + C], A	1	6	7	(HL + C) A				
	XCH	A, r ^{注3}	1	2	-	A r			
		A, saddr	2	4	6	A (saddr)			
		A, sfr	2	-	6	A sfr			
		A, !addr16	3	8	10	A (addr16)			
A, [DE]		1	4	6	A (DE)				
A, [HL]		1	4	6	A (HL)				
A, [HL + byte]		2	8	10	A (HL + byte)				
A, [HL + B]		2	8	10	A (HL + B)				
A, [HL + C]	2	8	10	A (HL + C)					

注1．内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。

2．内部高速RAM以外の領域をアクセスしたとき。

3．r = Aを除く。

備考1．命令の1クロックはプロセッサ・クロック・コントロール・レジスタ（PCC）で選択したCPUクロック（fCPU）の1クロック分です。

2．クロック数は内部ROM領域にプログラムがある場合です。

命令群	二モニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
16ビット・データ転送	MOVW	rp, #word	3	6	-	rp word			
		saddrp, #word	4	8	10	(saddrp) word			
		sfrp, #word	4	-	10	sfrp word			
		AX, saddrp	2	6	8	AX (saddrp)			
		saddrp, AX	2	6	8	(saddrp) AX			
		AX, sfrp	2	-	8	AX sfrp			
		sfrp, AX	2	-	8	sfrp AX			
		AX, rp <small>注3</small>	1	4	-	AX rp			
		rp, AX <small>注3</small>	1	4	-	rp AX			
		AX, !addr16	3	10	12	AX (addr16)			
	!addr16, AX	3	10	12	(addr16) AX				
XCHW	AX, rp <small>注3</small>	1	4	-	AX rp				
8ビット演算	ADD	A, #byte	2	4	-	A, CY A + byte	x	x	x
		saddr, #byte	3	6	8	(saddr), CY (saddr) + byte	x	x	x
		A, r <small>注4</small>	2	4	-	A, CY A + r	x	x	x
		r, A	2	4	-	r, CY r + A	x	x	x
		A, saddr	2	4	5	A, CY A + (saddr)	x	x	x
		A, !addr16	3	8	9	A, CY A + (addr16)	x	x	x
		A, [HL]	1	4	5	A, CY A + (HL)	x	x	x
		A, [HL + byte]	2	8	9	A, CY A + (HL + byte)	x	x	x
		A, [HL + B]	2	8	9	A, CY A + (HL + B)	x	x	x
	A, [HL + C]	2	8	9	A, CY A + (HL + C)	x	x	x	
	ADDC	A, #byte	2	4	-	A, CY A + byte + CY	x	x	x
		saddr, #byte	3	6	8	(saddr), CY (saddr) + byte + CY	x	x	x
		A, r <small>注4</small>	2	4	-	A, CY A + r + CY	x	x	x
		r, A	2	4	-	r, CY r + A + CY	x	x	x
		A, saddr	2	4	5	A, CY A + (saddr) + CY	x	x	x
		A, !addr16	3	8	9	A, CY A + (addr16) + CY	x	x	x
		A, [HL]	1	4	5	A, CY A + (HL) + CY	x	x	x
		A, [HL + byte]	2	8	9	A, CY A + (HL + byte) + CY	x	x	x
		A, [HL + B]	2	8	9	A, CY A + (HL + B) + CY	x	x	x
A, [HL + C]		2	8	9	A, CY A + (HL + C) + CY	x	x	x	

注1 . 内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。

2 . 内部高速RAM以外の領域をアクセスしたとき。

3 . rp = BC, DE, HLのときのみ。

4 . r = Aを除く。

備考1 . 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (fCPU) の1クロック分です。

2 . クロック数は内部ROM領域にプログラムがある場合です。

命令群	二モニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット演算	SUB	A, #byte	2	4	-	A, CY A - byte	x	x	x
		saddr, #byte	3	6	8	(saddr), CY (saddr) - byte	x	x	x
		A, r ^{注3}	2	4	-	A, CY A - r	x	x	x
		r, A	2	4	-	r, CY r - A	x	x	x
		A, saddr	2	4	5	A, CY A - (saddr)	x	x	x
		A, !addr16	3	8	9	A, CY A - (addr16)	x	x	x
		A, [HL]	1	4	5	A, CY A - (HL)	x	x	x
		A, [HL + byte]	2	8	9	A, CY A - (HL + byte)	x	x	x
		A, [HL + B]	2	8	9	A, CY A - (HL + B)	x	x	x
		A, [HL + C]	2	8	9	A, CY A - (HL + C)	x	x	x
	SUBC	A, #byte	2	4	-	A, CY A - byte - CY	x	x	x
		saddr, #byte	3	6	8	(saddr), CY (saddr) - byte - CY	x	x	x
		A, r ^{注3}	2	4	-	A, CY A - r - CY	x	x	x
		r, A	2	4	-	r, CY r - A - CY	x	x	x
		A, saddr	2	4	5	A, CY A - (saddr) - CY	x	x	x
		A, !addr16	3	8	9	A, CY A - (addr16) - CY	x	x	x
		A, [HL]	1	4	5	A, CY A - (HL) - CY	x	x	x
		A, [HL + byte]	2	8	9	A, CY A - (HL + byte) - CY	x	x	x
		A, [HL + B]	2	8	9	A, CY A - (HL + B) - CY	x	x	x
		A, [HL + C]	2	8	9	A, CY A - (HL + C) - CY	x	x	x
	AND	A, #byte	2	4	-	A A byte	x		
		saddr, #byte	3	6	8	(saddr) (saddr) byte	x		
		A, r ^{注3}	2	4	-	A A r	x		
		r, A	2	4	-	r r A	x		
		A, saddr	2	4	5	A A (saddr)	x		
		A, !addr16	3	8	9	A A (addr16)	x		
		A, [HL]	1	4	5	A A (HL)	x		
		A, [HL + byte]	2	8	9	A A (HL + byte)	x		
		A, [HL + B]	2	8	9	A A (HL + B)	x		
		A, [HL + C]	2	8	9	A A (HL + C)	x		

注1. 内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。

2. 内部高速RAM以外の領域をアクセスしたとき。
3. r = Aを除く。

備考1. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (fCPU) の1クロック分です。

2. クロック数は内部ROM領域にプログラムがある場合です。

命令群	二モニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
8ビット演算	OR	A, #byte	2	4	-	A A byte	x		
		saddr, #byte	3	6	8	(saddr) (saddr) byte	x		
		A, r <small>注3</small>	2	4	-	A A r	x		
		r, A	2	4	-	r r A	x		
		A, saddr	2	4	5	A A (saddr)	x		
		A, !addr16	3	8	9	A A (addr16)	x		
		A, [HL]	1	4	5	A A (HL)	x		
		A, [HL + byte]	2	8	9	A A (HL + byte)	x		
		A, [HL + B]	2	8	9	A A (HL + B)	x		
	A, [HL + C]	2	8	9	A A (HL + C)	x			
	XOR	A, #byte	2	4	-	A A byte	x		
		saddr, #byte	3	6	8	(saddr) (saddr) byte	x		
		A, r <small>注3</small>	2	4	-	A A r	x		
		r, A	2	4	-	r r A	x		
		A, saddr	2	4	5	A A (saddr)	x		
		A, !addr16	3	8	9	A A (addr16)	x		
		A, [HL]	1	4	5	A A (HL)	x		
		A, [HL + byte]	2	8	9	A A (HL + byte)	x		
		A, [HL + B]	2	8	9	A A (HL + B)	x		
	A, [HL + C]	2	8	9	A A (HL + C)	x			
	CMP	A, #byte	2	4	-	A - byte	x	x	x
		saddr, #byte	3	6	8	(saddr) - byte	x	x	x
		A, r <small>注3</small>	2	4	-	A - r	x	x	x
		r, A	2	4	-	r - A	x	x	x
		A, saddr	2	4	5	A - (saddr)	x	x	x
		A, !addr16	3	8	9	A - (addr16)	x	x	x
		A, [HL]	1	4	5	A - (HL)	x	x	x
A, [HL + byte]		2	8	9	A - (HL + byte)	x	x	x	
A, [HL + B]		2	8	9	A - (HL + B)	x	x	x	
A, [HL + C]	2	8	9	A - (HL + C)	x	x	x		
16ビット演算	ADDW	AX, #word	3	6	-	AX, CY AX + word	x	x	x
	SUBW	AX, #word	3	6	-	AX, CY AX - word	x	x	x
	CMPW	AX, #word	3	6	-	AX - word	x	x	x
乗除算	MULU	X	2	16	-	AX A × X			
	DIVUW	C	2	25	-	AX(商), C(余り) AX ÷ C			

- 注1. 内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。
 2. 内部高速RAM以外の領域をアクセスしたとき。
 3. r = Aを除く。

- 備考1. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (fCPU) の1クロック分です。
 2. クロック数は内部ROM領域にプログラムがある場合です。

命令群	二モニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
増減	INC	r	1	2	-	r r+1	x	x	
		saddr	2	4	6	(saddr) (saddr) + 1	x	x	
	DEC	r	1	2	-	r r - 1	x	x	
		saddr	2	4	6	(saddr) (saddr) - 1	x	x	
	INCW	rp	1	4	-	rp rp + 1			
DECW	rp	1	4	-	rp rp - 1				
ローデータ	ROR	A, 1	1	2	-	(CY, A ₇ A ₀ , A _{m-1} A _m) × 1回			x
	ROL	A, 1	1	2	-	(CY, A ₀ A ₇ , A _{m+1} A _m) × 1回			x
	RORC	A, 1	1	2	-	(CY A ₀ , A ₇ CY, A _{m-1} A _m) × 1回			x
	ROLC	A, 1	1	2	-	(CY A ₇ , A ₀ CY, A _{m+1} A _m) × 1回			x
	ROR4	[HL]	2	10	12	A ₃₋₀ (HL) ₃₋₀ , (HL) ₇₋₄ A ₃₋₀ , (HL) ₃₋₀ (HL) ₇₋₄			
	ROL4	[HL]	2	10	12	A ₃₋₀ (HL) ₇₋₄ , (HL) ₃₋₀ A ₃₋₀ , (HL) ₇₋₄ (HL) ₃₋₀			
BCD補正	ADJBA		2	4	-	Decimal Adjust Accumulator after Addition	x	x	x
	ADJBS		2	4	-	Decimal Adjust Accumulator after Subtract	x	x	x
ビット操作	MOV1	CY, saddr.bit	3	6	7	CY (saddr.bit)			x
		CY, sfr.bit	3	-	7	CY sfr.bit			x
		CY, A.bit	2	4	-	CY A.bit			x
		CY, PSW.bit	3	-	7	CY PSW.bit			x
		CY, [HL].bit	2	6	7	CY (HL).bit			x
		saddr.bit, CY	3	6	8	(saddr.bit) CY			
		sfr.bit, CY	3	-	8	sfr.bit CY			
		A.bit, CY	2	4	-	A.bit CY			
		PSW.bit, CY	3	-	8	PSW.bit CY	x	x	
	[HL].bit, CY	2	6	8	(HL).bit CY				
	AND1	CY, saddr.bit	3	6	7	CY CY (saddr.bit)			x
		CY, sfr.bit	3	-	7	CY CY sfr.bit			x
		CY, A.bit	2	4	-	CY CY A.bit			x
		CY, PSW.bit	3	-	7	CY CY PSW.bit			x
		CY, [HL].bit	2	6	7	CY CY (HL).bit			x
	OR1	CY, saddr.bit	3	6	7	CY CY (saddr.bit)			x
		CY, sfr.bit	3	-	7	CY CY sfr.bit			x
		CY, A.bit	2	4	-	CY CY A.bit			x
		CY, PSW.bit	3	-	7	CY CY PSW.bit			x
CY, [HL].bit		2	6	7	CY CY (HL).bit			x	

注1. 内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。

2. 内部高速RAM以外の領域をアクセスしたとき。

備考1. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (f_{CPU}) の1クロック分です。

2. クロック数は内部ROM領域にプログラムがある場合です。

命令群	二モニク	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
ビット操作	XOR1	CY, saddr.bit	3	6	7	CY CY (saddr.bit)			x
		CY, sfr.bit	3	-	7	CY CY sfr.bit			x
		CY, A.bit	2	4	-	CY CY A.bit			x
		CY, PSW.bit	3	-	7	CY CY PSW.bit			x
		CY,[HL].bit	2	6	7	CY CY (HL).bit			x
	SET1	saddr.bit	2	4	6	(saddr.bit) 1			
		sfr.bit	3	-	8	sfr.bit 1			
		A.bit	2	4	-	A.bit 1			
		PSW.bit	2	-	6	PSW.bit 1	x	x	x
		[HL].bit	2	6	8	(HL).bit 1			
	CLR1	saddr.bit	2	4	6	(saddr.bit) 0			
		sfr.bit	3	-	8	sfr.bit 0			
		A.bit	2	4	-	A.bit 0			
		PSW.bit	2	-	6	PSW.bit 0	x	x	x
		[HL].bit	2	6	8	(HL).bit 0			
	SET1	CY	1	2	-	CY 1			1
	CLR1	CY	1	2	-	CY 0			0
NOT1	CY	1	2	-	CY \overline{CY}			x	
コール・リターン	CALL	!addr16	3	7	-	(SP - 1) (PC + 3) _H , (SP - 2) (PC + 3) _L , PC addr16, SP SP - 2			
	CALLF	!addr11	2	5	-	(SP - 1) (PC + 2) _H , (SP - 2) (PC + 2) _L , PC ₁₅₋₁₁ 00001, PC ₁₀₋₀ addr11, SP SP - 2			
	CALLT	[addr5]	1	6	-	(SP - 1) (PC + 1) _H , (SP - 2) (PC + 1) _L , PC _H (00000000, addr5 + 1), PC _L (00000000, addr5), SP SP - 2			
	BRK		1	6	-	(SP - 1) PSW, (SP - 2) (PC + 1) _H , (SP - 3) (PC + 1) _L , PC _H (003FH), PC _L (003EH), SP SP - 3, IE 0			
	RET		1	6	-	PC _H (SP + 1), PC _L (SP), SP SP + 2			
	RETI		1	6	-	PC _H (SP + 1), PC _L (SP), PSW (SP + 2), SP SP + 3	R	R	R
	RETB		1	6	-	PC _H (SP + 1), PC _L (SP), PSW (SP + 2), SP SP + 3	R	R	R

注1. 内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。

2. 内部高速RAM以外の領域をアクセスしたとき。

備考1. 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (fCPU) の1クロック分です。

2. クロック数は内部ROM領域にプログラムがある場合です。

命令群	二モニク	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
スタック操作	PUSH	PSW	1	2	-	(SP - 1) PSW, SP SP - 1			
		rp	1	4	-	(SP - 1) rp _H , (SP - 2) rp _L , SP SP - 2			
	POP	PSW	1	2	-	PSW (SP), SP SP + 1	R	R	R
		rp	1	4	-	rp _H (SP + 1), rp _L (SP), SP SP + 2			
	MOVW	SP, #word	4	-	10	SP word			
		SP, AX	2	-	8	SP AX			
AX, SP		2	-	8	AX SP				
無条件分岐	BR	!addr16	3	6	-	PC addr16			
		\$addr16	2	6	-	PC PC + 2 + jdisp8			
		AX	2	8	-	PC _H A, PC _L X			
条件付き分岐	BC	\$addr16	2	6	-	PC PC + 2 + jdisp8 if CY = 1			
	BNC	\$addr16	2	6	-	PC PC + 2 + jdisp8 if CY = 0			
	BZ	\$addr16	2	6	-	PC PC + 2 + jdisp8 if Z = 1			
	BNZ	\$addr16	2	6	-	PC PC + 2 + jdisp8 if Z = 0			
	BT	saddr.bit, \$addr16	3	8	9	PC PC + 3 + jdisp8 if (saddr.bit) = 1			
		sfr.bit, \$addr16	4	-	11	PC PC + 4 + jdisp8 if sfr.bit = 1			
		A.bit, \$addr16	3	8	-	PC PC + 3 + jdisp8 if A.bit = 1			
		PSW.bit, \$addr16	3	-	9	PC PC + 3 + jdisp8 if PSW.bit = 1			
		[HL].bit, \$addr16	3	10	11	PC PC + 3 + jdisp8 if (HL).bit = 1			
	BF	saddr.bit, \$addr16	4	10	11	PC PC + 4 + jdisp8 if (saddr.bit) = 0			
		sfr.bit, \$addr16	4	-	11	PC PC + 4 + jdisp8 if sfr.bit = 0			
		A.bit, \$addr16	3	8	-	PC PC + 3 + jdisp8 if A.bit = 0			
		PSW.bit, \$addr16	4	-	11	PC PC + 4 + jdisp8 if PSW.bit = 0			
		[HL].bit, \$addr16	3	10	11	PC PC + 3 + jdisp8 if (HL).bit = 0			
	BTCLR	saddr.bit, \$addr16	4	10	12	PC PC + 4 + jdisp8 if (saddr.bit) = 1 then reset (saddr.bit)			
sfr.bit, \$addr16		4	-	12	PC PC + 4 + jdisp8 if sfr.bit = 1 then reset sfr.bit				
A.bit, \$addr16		3	8	-	PC PC + 3 + jdisp8 if A.bit = 1 then reset A.bit				
PSW.bit, \$addr16		4	-	12	PC PC + 4 + jdisp8 if PSW.bit = 1 then reset PSW.bit	x	x	x	
[HL].bit, \$addr16		3	10	12	PC PC + 3 + jdisp8 if (HL).bit = 1 then reset (HL).bit				

注1 . 内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。

2 . 内部高速RAM以外の領域をアクセスしたとき。

備考1 . 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (f_{CPU}) の1クロック分です。

2 . クロック数は内部ROM領域にプログラムがある場合です。

命令群	二モニック	オペランド	バイト	クロック		オペレーション	フラグ		
				注1	注2		Z	AC	CY
条件付き分岐	DBNZ	B, \$addr16	2	6	-	B B - 1, then PC PC + 2 + jdisp8 if B = 0			
		C, \$addr16	2	6	-	C C - 1, then PC PC + 2 + jdisp8 if C = 0			
		saddr, \$addr16	3	8	10	(saddr) (saddr) - 1, then PC PC + 3 + jdisp8 if (saddr) = 0			
CPU制御	SEL	RBn	2	4	-	RBS1, 0 n			
	NOP		1	2	-	No Operation			
	EI		2	-	6	IE = 1 (Enable Interrupt)			
	DI		2	-	6	IE = 0 (Disable Interrupt)			
	HALT		2	6	-	Set HALT Mode			
	STOP		2	6	-	Set STOP Mode			

注1 . 内部高速RAM領域をアクセスしたときまたはデータ・アクセスしない命令のとき。

2 . 内部高速RAM以外の領域をアクセスしたとき。

備考1 . 命令の1クロックはプロセッサ・クロック・コントロール・レジスタ (PCC) で選択したCPUクロック (f_{CPU}) の1クロック分です。

2 . クロック数は内部ROM領域にプログラムがある場合です。

26.3 アドレッシング別命令一覧

(1) 8ビット命令

MOV, XCH, ADD, ADDC, SUB, SUBC, AND, OR, XOR, CMP, MULU, DIVUW, INC, DEC, ROR, ROL, RORC, ROLC, ROR4, ROL4, PUSH, POP, DBNZ

第2オペランド 第1オペランド	#byte	A	r ^注	sfr	saddr	!addr16	PSW	[DE]	[HL]	[HL + byte] [HL + B] [HL + C]	\$saddr16	1	なし
A	ADD ADDC SUB SUBC AND OR XOR CMP		MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV	MOV XCH	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP		ROR ROL RORC ROLC	
r	MOV	MOV ADD ADDC SUB SUBC AND OR XOR CMP											INC DEC
B, C											DBNZ		
sfr	MOV	MOV											
saddr	MOV ADD ADDC SUB SUBC AND OR XOR CMP	MOV									DBNZ		INC DEC
!addr16		MOV											
PSW	MOV	MOV											PUSH POP
[DE]		MOV											
[HL]		MOV											ROR4 ROL4
[HL + byte] [HL + B] [HL + C]		MOV											
X													MULU
C													DIVUW

注 r = Aは除く。

(2) 16ビット命令

MOVW, XCHW, ADDW, SUBW, CMPW, PUSH, POP, INCW, DECW

第2オペランド \ 第1オペランド	#word	AX	rp ^注	sfrp	saddrp	!addr16	SP	なし
AX	ADDW SUBW CMPW		MOVW XCHW	MOVW	MOVW	MOVW	MOVW	
rp	MOVW	MOVW ^注						INCW DECW PUSH POP
sfrp	MOVW	MOVW						
saddrp	MOVW	MOVW						
!addr16		MOVW						
SP	MOVW	MOVW						

注 rp = BC, DE, HLのときのみ。

(3) ビット操作命令

MOV1, AND1, OR1, XOR1, SET1, CLR1, NOT1, BT, BF, BTCLR

第2オペランド \ 第1オペランド	A.bit	sfr.bit	saddr.bit	PSW.bit	[HL].bit	CY	\$addr16	なし
A.bit						MOV1	BT BF BTCLR	SET1 CLR1
sfr.bit						MOV1	BT BF BTCLR	SET1 CLR1
saddr.bit						MOV1	BT BF BTCLR	SET1 CLR1
PSW.bit						MOV1	BT BF BTCLR	SET1 CLR1
[HL].bit						MOV1	BT BF BTCLR	SET1 CLR1
CY	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1			SET1 CLR1 NOT1

(4) コール命令 / 分岐命令

CALL, CALLF, CALLT, BR, BC, BNC, BZ, BNZ, BT, BF, BTCLR, DBNZ

第1オペランド \ 第2オペランド	AX	!addr16	!addr11	[addr5]	\$addr16
基本命令	BR	CALL BR	CALLF	CALLT	BR BC BNC BZ BNZ
複合命令					BT BF BTCLR DBNZ

(5) その他の命令

ADJBA, ADJBS, BRK, RET, RETI, RETB, SEL, NOP, EI, DI, HALT, STOP

第27章 電気的特性（標準品，(A) 水準品）

対象製品：μPD78F0122H, 78F0123H, 78F0124H, 78F0124HD, 78F0122H(A), 78F0123H(A), 78F0124H(A)

注意 μPD78F0124HDはオンチップ・ディバグ機能搭載品です。オンチップ・ディバグ機能使用後、フラッシュ・メモリの書き換え回数の制限の観点から、信頼性について保証できないため、量産用としては使用しないでください。またクレーム受け付け対象外の製品です。

絶対最大定格（ $T_A = 25$ ）

項目	略号	条件	定格	単位	
電源電圧	V _{DD}		- 0.3 ~ + 6.5	V	
	EV _{DD}		- 0.3 ~ + 6.5	V	
	V _{SS}		- 0.3 ~ + 0.3	V	
	EV _{SS}		- 0.3 ~ + 0.3	V	
	AV _{REF}		- 0.3 ~ V _{DD} + 0.3 ^注	V	
	AV _{SS}		- 0.3 ~ + 0.3	V	
入力電圧	V _{I1}	P00-P03, P10-P17, P20-P27, P30-P33, P60, P61, P70-P77, P120, P140, X1, X2, XT1, XT2, RESET	- 0.3 ~ V _{DD} + 0.3 ^注	V	
	V _{I2}	P62, P63 N-chオープン・ドレイン時	- 0.3 ~ + 13	V	
出力電圧	V _O		- 0.3 ~ V _{DD} + 0.3 ^注	V	
アナログ入力電圧	V _{AN}		AV _{SS} - 0.3 ~ AV _{REF} + 0.3 ^注 かつ - 0.3 ~ V _{DD} + 0.3 ^注	V	
ハイ・レベル出力電流	I _{OH}	1端子	- 10	mA	
		端子合計 - 60 mA	P00-P03, P10-P14, P70-P77	- 30	mA
			P15-P17, P30-P33, P120, P130, P140	- 30	mA
ロウ・レベル出力電流	I _{OL}	1端子	P00-P03, P10-P17, P30-P33, P70-P77, P120, P130, P140	20	mA
			P60-P63	30	mA
		端子合計 70 mA	P00-P03, P10-P14, P70-P77	35	mA
			P15-P17, P30-P33, P60-P63, P120, P130, P140	35	mA
動作周囲温度	T _A	通常動作時	- 40 ~ + 85		
		フラッシュ・メモリ・プログラミング時	- 10 ~ + 65		
保存温度	T _{stg}	フラッシュ・メモリ・ブランク状態	- 65 ~ + 150		
		フラッシュ・メモリ・プログラミング済み状態	- 40 ~ + 125		

注 6.5 V以下であること

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考 特に指定がないかぎり、兼用端子の特性はポート端子の特性と同じです。

高速システム・クロック (水晶/セラミック) 発振回路特性

($T_A = -40 \sim +85$, 2.5 V $V_{DD} = EV_{DD}$ $5.5\text{ V}, 2.5\text{ V}$ AV_{REF} $V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
セラミック発振子		発振周波数 (f_{XP}) ^{注1}	4.0 V V_{DD} 5.5 V	2.0		16	MHz
			3.5 V $V_{DD} < 4.0\text{ V}$	2.0		10	
			3.0 V $V_{DD} < 3.5\text{ V}$	2.0		8.38	
			2.5 V $V_{DD} < 3.0\text{ V}$	2.0		5.0	
水晶振動子		発振周波数 (f_{XP}) ^{注1}	4.0 V V_{DD} 5.5 V	2.0		16	MHz
			3.5 V $V_{DD} < 4.0\text{ V}$	2.0		10	
			3.0 V $V_{DD} < 3.5\text{ V}$	2.0		8.38	
			2.5 V $V_{DD} < 3.0\text{ V}$	2.0		5.0	
外部クロック ^{注2}		X1入力周波数 (f_{XP}) ^{注1}	4.0 V V_{DD} 5.5 V	2.0		16	MHz
			3.5 V $V_{DD} < 4.0\text{ V}$	2.0		10	
			3.0 V $V_{DD} < 3.5\text{ V}$	2.0		8.38	
			2.5 V $V_{DD} < 3.0\text{ V}$	2.0		5.0	
		X1入力ハイ, ロウ・レベル幅 (t_{XPH}, t_{XPL})	4.0 V V_{DD} 5.5 V	30		250	ns
			3.5 V $V_{DD} < 4.0\text{ V}$	46		250	
			3.0 V $V_{DD} < 3.5\text{ V}$	56		250	
			2.5 V $V_{DD} < 3.0\text{ V}$	96		250	

注1. 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。

2. X1端子にクロック信号を入力し、X2端子には反転クロック信号を入力してください。

注意1. 高速システム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。
- ・変化する大電流が流れる線に接近させない。
- ・発振回路のコンデンサの接地点は、常にV_{SS}と同電位になるようにする。
- ・大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。

2. リセット解除後は、内蔵発振クロックによりCPUが起動されるため、高速システム・クロックの発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。また使用する発振子で発振安定時間を十分に評価してから、OSTCレジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

推奨発振回路定数

セラミック発振子 ($T_A = -40 \sim +85$)

メーカー	品名	SMD/ リード	周波数 (MHz)	推奨回路定数		発振電圧範囲	
				C1 (pF)	C2 (pF)	MIN. (V)	MAX. (V)
村田 製作所	CSTCC2M00G56-R0	SMD	2.00	内蔵 (47)	内蔵 (47)	2.5	5.5
	CSTCR4M00G55-R0		4.00	内蔵 (39)	内蔵 (39)		
	CSTCR4M19G55-R0		4.19	内蔵 (39)	内蔵 (39)		
	CSTCR4M91G55-R0		4.915	内蔵 (39)	内蔵 (39)		
	CSTCR5M00G55-R0		5.00	内蔵 (39)	内蔵 (39)		
	CSTCR6M00G55-R0		6.00	内蔵 (39)	内蔵 (39)		
	CSTCE8M00G55-R0		8.00	内蔵 (33)	内蔵 (33)		
	CSTCE10M0G55-R0		10.0	内蔵 (33)	内蔵 (33)		
	CSTCE12M0G55-R0		12.0	内蔵 (33)	内蔵 (33)		
	CSTCE13M0V53-R0		13.0	内蔵 (15)	内蔵 (15)		
	CSTCE14M0V53-R0		14.0	内蔵 (15)	内蔵 (15)		
	CSTCE16M0V53-R0		16.0	内蔵 (15)	内蔵 (15)		

注意 この発振回路定数は発振子メーカーによる特定の環境下での評価に基づく参考値です。実アプリケーションにおいて発振回路特性の最適化が必要な場合は、実装回路上での評価を発振子メーカーに依頼してください。また、発振電圧、発振周波数はあくまで発振回路特性を示すものであり、78K0/KD1+の内部動作条件についてはDC, AC特性の規格内で使用してください。



内蔵発振回路特性

($T_A = -40 \sim +85$, 2.0 V $V_{DD} = EV_{DD} = 5.5 \text{ V}, 2.0 \text{ V}$ $AV_{REF} = V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

発振子	項目	条件	MIN.	TYP.	MAX.	単位
内蔵発振器	発振周波数 (f_R)		120	240	480	kHz

サブシステム・クロック発振回路特性

($T_A = -40 \sim +85$, 2.0 V $V_{DD} = EV_{DD} = 5.5 \text{ V}, 2.0 \text{ V}$ $AV_{REF} = V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 \text{ V}$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
水晶振動子		発振周波数 (f_{XT}) ^{注1}		32	32.768	35	kHz
外部クロック ^{注2}		XT1入力周波数 (f_{XT}) ^{注1}		32		38.5	kHz
		XT1入力ハイ、ロウ・レベル幅 (t_{XTH}, t_{XTL})		12		15.6	μs

注1. 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。

2. XT1端子にクロック信号を入力し、XT2端子には反転クロック信号を入力してください。

注意1. サブシステム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。
- ・変化する大電流が流れる線に接近させない。
- ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
- ・大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。

2. サブシステム・クロック発振回路は、低消費電力にするために増幅度の低い回路になっており、ノイズによる誤動作が高速システム・クロック発振回路よりも起こりやすくなっています。したがって、サブシステム・クロックを使用する場合は、配線方法について特にご注意ください。

備考 発振子の選択および発振回路定数についてはお客様において発振評価していただくか、発振子メーカーに評価を依頼してください。

DC特性 (1/3)

($T_A = -40 \sim +85$, $2.0\text{ V} < V_{DD} = EV_{DD} < 5.5\text{ V}$ ^{注1}, $2.0\text{ V} < AV_{REF} < V_{DD}$ ^{注1}, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル出力電流	I _{OH}	1端子	4.0V $V_{DD} < 5.5\text{ V}$		- 5	mA
		P00-P03, P10-P14, P70-P77	4.0V $V_{DD} < 5.5\text{ V}$		- 25	mA
		合計				
		P15-P17, P30-P33, P120, P130, P140 合計	4.0V $V_{DD} < 5.5\text{ V}$		- 25	mA
		全端子合計	2.0V $V_{DD} < 4.0\text{ V}$		- 10	mA
ロウ・レベル出力電流	I _{OL}	P00-P03, P10-P17, P30-P33, P70-P77, P120, P130, P140	4.0V $V_{DD} < 5.5\text{ V}$		10	mA
		1端子				
		P60-P63 1端子	4.0V $V_{DD} < 5.5\text{ V}$		15	mA
		P00-P03, P10-P14, P70-P77	4.0V $V_{DD} < 5.5\text{ V}$		30	mA
		合計				
		P15-P17, P30-P33, P60-P63, P120, P130, P140 合計	4.0V $V_{DD} < 5.5\text{ V}$		30	mA
		全端子合計	2.0V $V_{DD} < 4.0\text{ V}$		10	mA
ハイ・レベル入力電圧	V _{IH1}	P12, P13, P15	2.7V $V_{DD} < 5.5\text{ V}$	0.7V _{DD}	V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0.8V _{DD}	V _{DD}	V
	V _{IH2}	P00-P03, P10, P11, P14, P16, P17, P30-P33, P70-P77, P120, P140, RESET	2.7V $V_{DD} < 5.5\text{ V}$	0.8V _{DD}	V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0.85V _{DD}	V _{DD}	V
	V _{IH3}	P20-P27 ^{注2}	2.7V $V_{DD} < 5.5\text{ V}$	0.7AV _{REF}	AV _{REF}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0.8AV _{REF}	AV _{REF}	V
	V _{IH4}	P60, P61	2.7V $V_{DD} < 5.5\text{ V}$	0.7V _{DD}	V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0.8V _{DD}	V _{DD}	V
	V _{IH5}	P62, P63	2.7V $V_{DD} < 5.5\text{ V}$	0.7V _{DD}	12	V
			2.0V $V_{DD} < 2.7\text{ V}$	0.8V _{DD}	12	V
	V _{IH6}	X1, X2, XT1, XT2	2.7V $V_{DD} < 5.5\text{ V}$	V _{DD} - 0.5	V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	V _{DD} - 0.2	V _{DD}	V
ロウ・レベル入力電圧	V _{IL1}	P12, P13, P15	2.7V $V_{DD} < 5.5\text{ V}$	0	0.3V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0	0.2V _{DD}	V
	V _{IL2}	P00-P03, P10, P11, P14, P16, P17, P30-P33, P70-P77, P120, P140, RESET	2.7V $V_{DD} < 5.5\text{ V}$	0	0.2V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0	0.15V _{DD}	V
	V _{IL3}	P20-P27 ^{注2}	2.7V $V_{DD} < 5.5\text{ V}$	0	0.3AV _{REF}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0	0.2AV _{REF}	V
	V _{IL4}	P60, P61	2.7V $V_{DD} < 5.5\text{ V}$	0	0.3V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0	0.2V _{DD}	V
	V _{IL5}	P62, P63	2.7V $V_{DD} < 5.5\text{ V}$	0	0.3V _{DD}	V
			2.0V $V_{DD} < 2.7\text{ V}$	0	0.2V _{DD}	V
	V _{IL6}	X1, X2, XT1, XT2	2.7V $V_{DD} < 5.5\text{ V}$	0	0.4	V
			2.0V $V_{DD} < 2.7\text{ V}$	0	0.2	V

注1. 高速システム・クロック使用時: 2.5V $V_{DD} < 5.5\text{ V}$, 2.5V $AV_{REF} < V_{DD}$

2. デジタル入力ポートとして使用する場合は, AV_{REF} = V_{DD}にしてください。

備考 特に指定のないかぎり, 兼用端子の特性はポート端子の特性と同じです。

DC特性 (2/3)

($T_A = -40 \sim +85$, 2.0 V $V_{DD} = EV_{DD}$ 5.5 V ^{注1}, 2.0 V AV_{REF} V_{DD} ^{注1}, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件		MIN.	TYP.	MAX.	単位
ハイ・レベル出力電圧	V _{OH}	P00-P03, P10-P14, P70-P77	4.0 V V_{DD} 5.5 V,	$V_{DD} - 1.0$			V
		合計 $I_{OH} = -25\text{ mA}$	$I_{OH} = -5\text{ mA}$				
		P15-P17, P30-P33, P120, P130, P140 合計	4.0 V V_{DD} 5.5 V,	$V_{DD} - 1.0$			V
		$I_{OH} = -25\text{ mA}$					
		$I_{OH} = -100\ \mu\text{A}$	2.0 V $V_{DD} < 4.0\text{ V}$	$V_{DD} - 0.5$			V
ロウ・レベル出力電圧	V _{OL1}	P00-P03, P10-P14, P70-P77,	4.0 V V_{DD} 5.5 V,			1.3	V
		合計 $I_{OL} = 30\text{ mA}$	$I_{OL} = 10\text{ mA}$				
		P15-P17, P30-P33, P60-P63, P120, P130, P140 合計	4.0 V V_{DD} 5.5 V,			1.3	V
		$I_{OL} = 30\text{ mA}$					
		$I_{OL} = 400\ \mu\text{A}$	2.7 V $V_{DD} < 4.0\text{ V}$			0.4	V
			2.0 V $V_{DD} < 2.7\text{ V}$			0.5	V
	V _{OL2}	P60-P63	4.0 V V_{DD} 5.5 V,			2.0	V
			$I_{OL} = 15\text{ mA}$				
ハイ・レベル入力リーク電流	I _{LIH1}	$V_I = V_{DD}$	P00-P03, P10-P17, P30-P33, P60, P61, P70-P77, P120, P140, RESET			3	μA
		$V_I = AV_{REF}$	P20-P27			3	μA
	I _{LIH2}	$V_I = V_{DD}$	X1, X2 ^{注2} , XT1, XT2 ^{注2}			20	μA
	I _{LIH3}	$V_I = 12\text{ V}$	P62, P63 (N-chオープン・ドレイン時)			3	μA
ロウ・レベル入力リーク電流	I _{LIL1}	$V_I = 0\text{ V}$	P00-P03, P10-P17, P20-P27, P30-P33, P60, P61, P70-P77, P120, P140, RESET			-3	μA
	I _{LIL2}		X1, X2 ^{注2} , XT1, XT2 ^{注2}			-20	μA
	I _{LIL3}		P62, P63 (N-chオープン・ドレイン時)			-3 ^{注3}	μA
ハイ・レベル出力リーク電流	I _{LOH}	$V_O = V_{DD}$				3	μA
ロウ・レベル出力リーク電流	I _{LOL}	$V_O = 0\text{ V}$				-3	μA
プルアップ抵抗値	R _L	$V_I = 0\text{ V}$		10	30	100	k
FLMD0電源電圧	F _{lmd}	通常動作時		0		0.2V _{DD}	V

注1. 高速システム・クロック使用時: 2.5 V V_{DD} 5.5 V , 2.5 V AV_{REF} V_{DD}

2. X2にX1の反転入力レベルを, XT2にXT1の反転入力レベルを印加している場合。

3. ポート6を入力モードに設定している場合にポート6に対して読み出し命令を実行したときの1サイクル・タイム間のみ, ロウ・レベル入力リーク電流が $-45\ \mu\text{A}$ (MAX.) 流れます。これ以外では $-3\ \mu\text{A}$ (MAX.) です。

備考 特に指定のないかぎり, 兼用端子の特性はポート端子の特性と同じです。

DC特性 (3/3)

($T_A = -40 \sim +85$, 2.0 V $V_{DD} = EV_{DD}$ 5.5 V ^{注1}, 2.0 V AV_{REF} V_{DD} ^{注1}, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件		MIN.	TYP.	MAX.	単位	
電源電流 ^{注2}	IDD1	水晶 / セラミック発振動作モード ^{注3}	$f_{XP} = 16\text{ MHz}$	A/Dコンバータ停止時		13.0	26.0	mA
			$V_{DD} = 5.0\text{ V} \pm 10\%$ ^{注4}	A/Dコンバータ動作時 ^{注7}		14.0	28.0	mA
			$f_{XP} = 10\text{ MHz}$	A/Dコンバータ停止時		9.0	20.0	mA
			$V_{DD} = 5.0\text{ V} \pm 10\%$ ^{注4}	A/Dコンバータ動作時 ^{注7}		10.0	22.0	mA
		$f_{XP} = 5\text{ MHz}$	A/Dコンバータ停止時		2.5	6.5	mA	
		$V_{DD} = 3.0\text{ V} \pm 10\%$ ^{注4}	A/Dコンバータ動作時 ^{注7}		3.1	7.7	mA	
	IDD2	水晶 / セラミック発振 HALT モード	$f_{XP} = 16\text{ MHz}$	周辺機能停止時		2.5	6.0	mA
			$V_{DD} = 5.0\text{ V} \pm 10\%$	周辺機能動作時			13.0	mA
			$f_{XP} = 10\text{ MHz}$	周辺機能停止時		2.0	5.0	mA
			$V_{DD} = 5.0\text{ V} \pm 10\%$	周辺機能動作時			10.0	mA
	IDD3	内部発振動作モード ^{注5}	$V_{DD} = 5.0\text{ V} \pm 10\%$			0.9	3.6	mA
			$V_{DD} = 3.0\text{ V} \pm 10\%$			0.4	1.6	mA
	IDD4	内部発振 HALTモード ^{注5}	$V_{DD} = 5.0\text{ V} \pm 10\%$			0.4	1.6	mA
			$V_{DD} = 3.0\text{ V} \pm 10\%$			0.25	1.0	mA
IDD5	32.768 kHz水晶発振動作モード ^{注5,6}	$V_{DD} = 5.0\text{ V} \pm 10\%$			50.0	100	μA	
		$V_{DD} = 3.0\text{ V} \pm 10\%$			30.0	60.0	μA	
IDD6	32.768 kHz水晶発振 HALTモード ^{注5,6}	$V_{DD} = 5.0\text{ V} \pm 10\%$			20.0	40.0	μA	
		$V_{DD} = 3.0\text{ V} \pm 10\%$			10.0	20.0	μA	
IDD7	STOPモード	$V_{DD} = 5.0\text{ V} \pm 10\%$	内部発振器 : OFF		3.5	35.5	μA	
			内部発振器 : ON		17.5	63.5	μA	
		$V_{DD} = 3.0\text{ V} \pm 10\%$	内部発振器 : OFF		3.5	15.5	μA	
			内部発振器 : ON		11	30.5	μA	

注1. 高速システム・クロック使用時 : 2.5 V V_{DD} 5.5 V , 2.5 V AV_{REF} V_{DD}

2. 内部電源 (V_{DD}) に流れるトータル電流です。周辺動作電流を含みます (ただし, ポートのプルアップ抵抗に流れる電流は含みません)。
3. I_{DD1} は周辺動作電流を含みます。
4. $PCC = 00H$ に設定したとき。
5. 高速システム・クロック (水晶 / セラミック) 発振回路を停止させたとき。
6. 内部発振回路を停止させたとき。
7. AV_{REF} 端子に流れる電流を含みます。

AC特性


(1) 基本動作 ($T_A = -40 \sim +85$, $2.0\text{ V } V_{DD} = EV_{DD} 5.5\text{ V}$ ^{注1}, $2.0\text{ V } AV_{REF} V_{DD}$ ^{注1}, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件		MIN.	TYP.	MAX.	単位
命令サイクル (最小命令実行時間)	T _{CY}	メイン・システム・クロック動作 (水晶/セラミック) 発振クロック	4.0 V $V_{DD} 5.5\text{ V}$	0.125		16	$\mu\text{ s}$
			3.5 V $V_{DD} < 4.0\text{ V}$	0.2		16	$\mu\text{ s}$
			3.0 V $V_{DD} < 3.5\text{ V}$	0.238		16	$\mu\text{ s}$
			2.5 V $V_{DD} < 3.0\text{ V}$	0.4		16	$\mu\text{ s}$
		内蔵発振クロック		4.17	8.33	33.3	$\mu\text{ s}$
サブシステム・クロック動作		114	122	125	$\mu\text{ s}$		
TI000, TI010 入力ハイ・レベル幅, ロウ・レベル幅	t _{TIH0} , t _{TiL0}	4.0 V $V_{DD} 5.5\text{ V}$	$2/f_{sam} + 0.1$ ^{注2}			$\mu\text{ s}$	
		2.7 V $V_{DD} < 4.0\text{ V}$	$2/f_{sam} + 0.2$ ^{注2}			$\mu\text{ s}$	
		2.5 V $V_{DD} < 2.7\text{ V}$	$2/f_{sam} + 0.5$ ^注			$\mu\text{ s}$	
TI50, TI51入力周波数	f _{TI5}	4.0 V $V_{DD} 5.5\text{ V}$			10	MHz	
		2.7 V $V_{DD} < 4.0\text{ V}$			5	MHz	
		2.5 V $V_{DD} < 2.7\text{ V}$			2.5	MHz	
TI50, TI51入力ハイ・レベル幅, ロウ・レベル幅	t _{TIH5} , t _{TiL5}	4.0 V $V_{DD} 5.5\text{ V}$	50			ns	
		2.7 V $V_{DD} < 4.0\text{ V}$	100			ns	
		2.5 V $V_{DD} < 2.7\text{ V}$	200			ns	
割り込み入力ハイ・レベル幅, ロウ・レベル幅	t _{INTH} , t _{INTL}	2.7 V $V_{DD} 5.5\text{ V}$	1			$\mu\text{ s}$	
		2.0 V $V_{DD} < 2.7\text{ V}$	2			$\mu\text{ s}$	
キー・リターン入力 ロウ・レベル幅	t _{KR}	4.0 V $V_{DD} 5.5\text{ V}$	50			ns	
		2.7 V $V_{DD} < 4.0\text{ V}$	100			ns	
		2.0 V $V_{DD} < 2.7\text{ V}$	200			ns	
RESETロウ・レベル幅	t _{RSL}	2.7 V $V_{DD} 5.5\text{ V}$	10			$\mu\text{ s}$	
		2.0 V $V_{DD} < 2.7\text{ V}$	20			$\mu\text{ s}$	

注1. 高速システム・クロック使用時: $2.5\text{ V } V_{DD} 5.5\text{ V}, 2.5\text{ V } AV_{REF} V_{DD}$

2. プリスケアラ・モード・レジスタ00 (PRM00) のビット0, 1 (PRM000, PRM001) により, $f_{sam} = f_{XP}, f_{XP}/4, f_{XP}/256$ の選択が可能です。ただし, カウント・クロックとしてTI000有効エッジを選択した場合は, $f_{sam} = f_{XP}$ となります。

T_{CY} VS V_{DD} (システム・クロック)



備考 斜線の部分は内蔵発振クロック選択時のみです。

(2) シリアル・インタフェース

($T_A = -40 \sim +85$, 2.5 V $V_{DD} = EV_{DD}$ 5.5 V, 2.5 V AV_{REF} $V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0$ V)

(a) UARTモード (UART6, 専用ポー・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート					312.5	kbps

(b) UARTモード (UART0, 専用ポー・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート					312.5	kbps

(c) 3線式シリアルI/Oモード (マスタ・モード, $\overline{SCK10}$...内部クロック出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
$\overline{SCK10}$ サイクル・タイム	t_{KY1}	4.0 V V_{DD} 5.5 V	200			ns
		3.3 V $V_{DD} < 4.0$ V	240			ns
		2.7 V $V_{DD} < 3.3$ V	400			ns
		2.5 V $V_{DD} < 2.7$ V	800			ns
$\overline{SCK10}$ ハイ, ロウ・レベル幅	t_{KH1} ,	2.7 V V_{DD} 5.5 V	$t_{KY1}/2 - 10$			ns
	t_{KL1}	2.5 V $V_{DD} < 2.7$ V	$t_{KY1}/2 - 50$			ns
SI10 セットアップ時間 (対 $\overline{SCK10}$)	t_{SIK1}	2.7 V V_{DD} 5.5 V	30			ns
		2.5 V $V_{DD} < 2.7$ V	70			ns
SI10 ホールド時間 (対 $\overline{SCK10}$)	t_{KSI1}	2.7 V V_{DD} 5.5 V	30			ns
		2.5 V $V_{DD} < 2.7$ V	70			ns
$\overline{SCK10}$ SO10出力遅延時間	t_{KSO1}	C = 100 pF ^注	2.7 V V_{DD} 5.5 V		30	ns
			2.5 V $V_{DD} < 2.7$ V		120	ns


注 Cは, $\overline{SCK10}$, SO10出力ラインの負荷容量です。

(d) 3線式シリアルI/Oモード (スレーブ・モード, $\overline{SCK10}$...外部クロック入力)



項目	略号	条件	MIN.	TYP.	MAX.	単位
$\overline{SCK10}$ サイクル・タイム	t_{KY2}	2.7 V V_{DD} 5.5 V	400			ns
		2.5 V $V_{DD} < 2.7$ V	800			ns
$\overline{SCK10}$ ハイ, ロウ・レベル幅	t_{KH2} , t_{KL2}		$t_{KY2}/2$			ns
SI10 セットアップ時間 (対 $\overline{SCK10}$)	t_{SIK2}		80			ns
SI10 ホールド時間 (対 $\overline{SCK10}$)	t_{KSI2}		50			ns
$\overline{SCK10}$ SO10出力遅延時間	t_{KSO2}	C = 100 pF ^注			120	ns

注 Cは, SO10出力ラインの負荷容量です。



ACタイミング測定点 (X1, XT1を除く)




クロック・タイミング




TIタイミング



割り込み要求入力タイミング




RESET入力タイミング



シリアル転送タイミング

3線式シリアルI/Oモード :



備考 m = 1, 2

A/Dコンバータ特性

($T_A = -40 \sim +85$, 2.5 V $V_{DD} = EV_{DD}$ 5.5 V, 2.5 V AV_{REF} V_{DD} , $V_{SS} = EV_{SS} = AV_{SS} = 0$ V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能			10	10	10	bit
総合誤差 ^{注1, 2}		4.0 V AV_{REF} 5.5 V		± 0.2	± 0.4	%FSR
		2.7 V $AV_{REF} < 4.0$ V		± 0.3	± 0.6	%FSR
		2.5 V $AV_{REF} < 2.7$ V		± 0.6	± 1.2	%FSR
変換時間	t_{CONV}	4.0 V AV_{REF} 5.5 V	14		100	μ s
		2.7 V $AV_{REF} < 4.0$ V	17		100	μ s
		2.5 V $AV_{REF} < 2.7$ V	48		100	μ s
ゼロスケール誤差 ^{注1, 2}		4.0 V AV_{REF} 5.5 V			± 0.4	%FSR
		2.7 V $AV_{REF} < 4.0$ V			± 0.6	%FSR
		2.5 V $AV_{REF} < 2.7$ V			± 1.2	%FSR
フルスケール誤差 ^{注1, 2}		4.0 V AV_{REF} 5.5 V			± 0.4	%FSR
		2.7 V $AV_{REF} < 4.0$ V			± 0.6	%FSR
		2.5 V $AV_{REF} < 2.7$ V			± 1.2	%FSR
積分直線性誤差 ^{注1}		4.0 V AV_{REF} 5.5 V			± 2.5	LSB
		2.7 V $AV_{REF} < 4.0$ V			± 4.5	LSB
		2.5 V $AV_{REF} < 2.7$ V			± 8.5	LSB
微分直線性誤差 ^{注1}		4.0 V AV_{REF} 5.5 V			± 1.5	LSB
		2.7 V $AV_{REF} < 4.0$ V			± 2.0	LSB
		2.5 V $AV_{REF} < 2.7$ V			± 3.5	LSB
アナログ入力電圧	V_{AIN}		AV_{SS}		AV_{REF}	V

注1. 量子化誤差 ($\pm 1/2$ LSB) を含みません。

2. フルスケール値に対する比率 (%FSR) で表します。


POC回路特性 (TA = -40 ~ +85)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V _{POC}		2.0	2.1	2.2	V
電源立ち上げ時間	t _{PTH}	V _{DD} : 0 V 2.0 V	0.0015			ms
応答遅延時間 ^{注1}	t _{PTHD}	電源立ち上げ時, 検出電圧 (MAX.) に達したあと			3.0	ms
応答遅延時間 ^{注2}	t _{PD}	V _{DD} 降下時			1.0	ms
最小パルス幅	t _{PW}		0.2			ms

注1. 検出電圧を検出してから, リセットを解除するまでの時間です。

2. 検出電圧を検出してから, 内部リセットを出力するまでの時間です。

POC回路タイミング



LVI回路特性 (TA = -40 ~ +85)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V _{LV10}		4.1	4.3	4.5	V
	V _{LV11}		3.9	4.1	4.3	V
	V _{LV12}		3.7	3.9	4.1	V
	V _{LV13}		3.5	3.7	3.9	V
	V _{LV14}		3.3	3.5	3.7	V
	V _{LV15}		3.15	3.3	3.45	V
	V _{LV16}		2.95	3.1	3.25	V
	V _{LV17}		2.7	2.85	3.0	V
	V _{LV18}		2.5	2.6	2.7	V
	V _{LV19}		2.25	2.35	2.45	V
応答時間 ^{注1}	t _{LD}			0.2	2.0	ms
最小パルス幅	t _{LW}		0.2			ms
動作安定待ち時間 ^{注2}	t _{LWAIT}			0.1	0.2	ms


注1. 検出電圧を検出して割り込みまたは内部リセットを出力するまでの時間です。

2. LVIONに1を設定してから, 動作が安定するまでの時間です。

備考1. V_{LV10} > V_{LV11} > V_{LV12} > V_{LV13} > V_{LV14} > V_{LV15} > V_{LV16} > V_{LV17} > V_{LV18} > V_{LV19}

2. V_{POC} < V_{LV1m} (m = 0-9)

LVI回路タイミング



データ・メモリSTOPモード低電源電圧データ保持特性 (TA = -40 ~ +85)

項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電源電圧	V _{DDDR}		2.0		5.5	V
リリース信号セット時間	t _{SREL}		0			μs

フラッシュ・メモリ・プログラミング特性

($T_A = -10 \sim +65$, 2.7 V $V_{DD} = 5.5\text{ V}, 2.7\text{ V}$ $AV_{REF} = V_{DD}, V_{SS} = AV_{SS} = 0\text{ V}$)

基本特性

項目	略号	条件	MIN.	TYP.	MAX.	単位
V_{DD} 電源電流	I_{DD}	$f_{XP} = 16\text{ MHz}, V_{DD} = 5.5\text{ V}$ 時			32	mA
単位消去時間 ^{注1}	T_{erass}			10		ms
消去時間 ^{注2}	全ブロック	T_{eraca}		0.01	2.55	s
	ブロック単位	T_{erasa}		0.01	2.55	s
書き込み時間	T_{wrwa}			50	500	μs
1チップあたりの書き換え回数 ^{注3}	C_{erwr}	消去1回 + 消去後の書き込み1回 = 書き換え回数1回とする ^{注4}			100	回

注1. 1回の消去試行に要する時間です。

2. 単位消去時間を繰り返し (最大255回), 消去が完了するまでの総時間です。ただし, 消去前のプリライトおよび消去ペリファイ時間 (ライトバック時間) は, 含まれません。

3. ブロックごとの書き換え回数です。

4. ブロック (2 Kバイト) に1ワード単位で512回に分けて書き込みを行った後にブロック消去を行った場合, 書き換え回数は1回となります。なお, 消去をせずに同一番地に上書きすることは禁止です。

第28章 電気的特性 ((A1) 水準品)

対象製品 : μ PD78F0122H(A1), 78F0123H(A1), 78F0124H(A1)

絶対最大定格 ($T_A = 25$)

項目	略号	条件		定格	単位
電源電圧	V _{DD}			- 0.3 ~ + 6.5	V
	EV _{DD}			- 0.3 ~ + 6.5	V
	V _{SS}			- 0.3 ~ + 0.3	V
	EV _{SS}			- 0.3 ~ + 0.3	V
	AV _{REF}			- 0.3 ~ V _{DD} + 0.3 ^注	V
	AV _{SS}			- 0.3 ~ + 0.3	V
入力電圧	V _{I1}	P00-P03, P10-P17, P20-P27, P30-P33, P60, P61, P70-P77, P120, P140, X1, X2, XT1, XT2, $\overline{\text{RESET}}$		- 0.3 ~ V _{DD} + 0.3 ^注	V
	V _{I2}	P62, P63	N-chオープン・ドレイン時	- 0.3 ~ + 13	V
出力電圧	V _O			- 0.3 ~ V _{DD} + 0.3 ^注	V
アナログ入力電圧	V _{AN}			AV _{SS} - 0.3 ~ AV _{REF} + 0.3 ^注 かつ - 0.3 ~ V _{DD} + 0.3 ^注	V
ハイ・レベル出力電流	I _{OH}	1端子		- 8	mA
		端子合計 - 48 mA	P00-P03, P10-P14, P70-P77	- 24	mA
			P15-P17, P30-P33, P120, P130, P140	- 24	mA
ロウ・レベル出力電流	I _{OL}	1端子	P00-P03, P10-P17, P30-P33, P70-P77, P120, P130, P140	16	mA
			P60-P63	24	mA
		端子合計 56 mA	P00-P03, P10-P14, P70-P77	28	mA
			P15-P17, P30-P33, P60-P63, P120, P130, P140	28	mA
		動作周囲温度	T _A	通常動作時	
フラッシュ・メモリ・プログラミング時				- 10 ~ + 65	
保存温度	T _{stg}	フラッシュ・メモリ・ブランク状態		- 65 ~ + 150	
		フラッシュ・メモリ・プログラミング済み状態		- 40 ~ + 125	

注 6.5 V以下であること

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

備考 特に指定がないかぎり、兼用端子の特性はポート端子の特性と同じです。

高速システム・クロック (水晶/セラミック) 発振回路特性

($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD} 5.5 V, 2.7 V$ $AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位	
セラミック発振子		発振周波数 (f_{XP}) ^{注1}	4.0 V $V_{DD} 5.5 V$	2.0		16	MHz	
			3.5 V $V_{DD} < 4.0 V$	2.0		10		
			3.0 V $V_{DD} < 3.5 V$	2.0		8.38		
			2.7 V $V_{DD} < 3.0 V$	2.0		5.0		
水晶振動子		発振周波数 (f_{XP}) ^{注1}	4.0 V $V_{DD} 5.5 V$	2.0		16	MHz	
			3.5 V $V_{DD} < 4.0 V$	2.0		10		
			3.0 V $V_{DD} < 3.5 V$	2.0		8.38		
			2.7 V $V_{DD} < 3.0 V$	2.0		5.0		
外部クロック ^{注2}		X1入力周波数 (f_{XP}) ^{注1}	4.0 V $V_{DD} 5.5 V$	2.0		16	MHz	
			3.5 V $V_{DD} < 4.0 V$	2.0		10		
			3.0 V $V_{DD} < 3.5 V$	2.0		8.38		
			2.7 V $V_{DD} < 3.0 V$	2.0		5.0		
		X1入力ハイ、ロウ・レベル幅 (t_{XPH}, t_{XPL})	4.0 V $V_{DD} 5.5 V$		30		250	ns
			3.5 V $V_{DD} < 4.0 V$		46		250	
			3.0 V $V_{DD} < 3.5 V$		56		250	
			2.7 V $V_{DD} < 3.0 V$		96		250	

注1. 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。

2. X1端子にクロック信号を入力し、X2端子には反転クロック信号を入力してください。

注意1. 高速システム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。
- ・変化する大電流が流れる線に接近させない。
- ・発振回路のコンデンサの接地点は、常に V_{SS} と同電位になるようにする。
- ・大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。

2. リセット解除後は、内蔵発振クロックによりCPUが起動されるため、高速システム・クロックの発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。また使用する発振子で発振安定時間を十分に評価してから、OSTCレジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。

備考 発振子の選択および発振回路定数についてはお客様において発振評価していただくか、発振子メーカーに評価を依頼してください。



内蔵発振回路特性

($T_A = -40 \sim +110$, 2.0 V $V_{DD} = EV_{DD} 5.5 V, 2.0 V$ $AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

発振子	項目	条件	MIN.	TYP.	MAX.	単位
内蔵発振器	発振周波数 (f_{IR})		120	240	490	kHz

サブシステム・クロック発振回路特性

($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD} 5.5 V, 2.0 V$ $AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
水晶振動子		発振周波数 (f_{XT}) ^{注1}		32	32.768	35	kHz
外部クロック ^{注2}		XT1入力周波数 (f_{XT}) ^{注1}		32		38.5	kHz
		XT1入力ハイ、ロウ・レベル幅 (t_{XTH}, t_{XTL})		12		15.6	μs

注1. 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。

2. XT1端子にクロック信号を入力し、XT2端子には反転クロック信号を入力してください。

注意1. サブシステム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を実線のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。
- ・変化する大電流が流れる線に接近させない。
- ・発振回路のコンデンサの接地点は、常にV_{SS}と同電位になるようにする。
- ・大電流が流れるグランド・パターンに接地しない。
- ・発振回路から信号を取り出さない。

2. サブシステム・クロック発振回路は、低消費電力にするために増幅度の低い回路になっており、ノイズによる誤動作が高速システム・クロック発振回路よりも起こりやすくなっています。したがって、サブシステム・クロックを使用する場合は、配線方法について特にご注意ください。

備考 発振子の選択および発振回路定数についてはお客様において発振評価していただくか、発振子メーカーに評価を依頼してください。

DC特性 (1/3)

($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD} 5.5 V, 2.7 V$ $AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
ハイ・レベル出力電流	I _{OH}	1端子	4.0V $V_{DD} 5.5 V$		- 4	mA	
		P00-P03, P10-P14, P70-P77	4.0V $V_{DD} 5.5 V$		- 20	mA	
		合計					
		P15-P17, P30-P33, P120, P130, P140 合計	4.0V $V_{DD} 5.5 V$		- 20	mA	
		全端子合計	4.0V $V_{DD} 5.5 V$		- 25	mA	
		2.7V $V_{DD} < 4.0 V$		- 8	mA		
ロウ・レベル出力電流	I _{OL}	P00-P03, P10-P17, P30-P33, P70-P77, P120, P130, P140	4.0V $V_{DD} 5.5 V$		8	mA	
		1端子					
		P60-P63 1端子	4.0V $V_{DD} 5.5 V$		12	mA	
		P00-P03, P10-P14, P70-P77	4.0V $V_{DD} 5.5 V$		24	mA	
		合計					
		P15-P17, P30-P33, P60-P63, P120, P130, P140 合計	4.0V $V_{DD} 5.5 V$		24	mA	
全端子合計	4.0V $V_{DD} 5.5 V$		30	mA			
		2.0V $V_{DD} < 4.0 V$		8	mA		
ハイ・レベル入力電圧	V _{IH1}	P12, P13, P15	0.7V _{DD}		V _{DD}	V	
	V _{IH2}	P00-P03, P10, P11, P14, P16, P17, P30-P33, P70-P77, P120, P140, RESET	0.8V _{DD}		V _{DD}	V	
	V _{IH3}	P20-P27 ^注	0.7AV _{REF}		AV _{REF}	V	
	V _{IH4}	P60, P61	0.7V _{DD}		V _{DD}	V	
	V _{IH5}	P62, P63	0.7V _{DD}		12	V	
	V _{IH6}	X1, X2, XT1, XT2	V _{DD} - 0.5		V _{DD}	V	
ロウ・レベル入力電圧	V _{IL1}	P12, P13, P15	0		0.3V _{DD}	V	
	V _{IL2}	P00-P03, P10, P11, P14, P16, P17, P30-P33, P70-P77, P120, P140, RESET	0		0.2V _{DD}	V	
	V _{IL3}	P20-P27 ^注	0		0.3AV _{REF}	V	
	V _{IL4}	P60, P61	0		0.3V _{DD}	V	
	V _{IL5}	P62, P63	0		0.3V _{DD}	V	
	V _{IL6}	X1, X2, XT1, XT2	0		0.4	V	

注 デジタル入力ポートとして使用する場合は、AV_{REF} = V_{DD}にしてください。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

DC特性 (2/3)

($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD} 5.5 V, 2.7 V$ $AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

項目	略号	条件		MIN.	TYP.	MAX.	単位
ハイ・レベル出力電圧	V_{OH}	P00-P03, P10-P14, P70-P77	4.0 V $V_{DD} 5.5 V,$	$V_{DD} - 1.0$			V
		合計 $I_{OH} = -20$ mA	$I_{OH} = -4$ mA				
		P15-P17, P30-P33, P120, P130, P140 合計	4.0 V $V_{DD} 5.5 V,$	$V_{DD} - 1.0$			V
		$I_{OH} = -20$ mA					
		$I_{OH} = -100 \mu A$	2.7 V $V_{DD} < 4.0 V$	$V_{DD} - 0.5$			V
ロウ・レベル出力電圧	V_{OL1}	P00-P03, P10-P14, P70-P77,	4.0 V $V_{DD} 5.5 V,$			1.3	V
		合計 $I_{OL} = 24$ mA	$I_{OL} = 8$ mA				
		P15-P17, P30-P33, P60-P63, P120, P130, P140 合計	4.0 V $V_{DD} 5.5 V,$			1.3	V
	$I_{OL} = 24$ mA						
		$I_{OL} = 400 \mu A$	2.7 V $V_{DD} < 4.0 V$			0.4	V
	V_{OL2}	P60-P63	4.0 V $V_{DD} 5.5 V,$			2.0	V
		$I_{OL} = 12$ mA					
ハイ・レベル入力リーク電流	I_{LIH1}	$V_I = V_{DD}$	P00-P03, P10-P17, P30-P33, P60, P61, P70-P77, P120, P140, \overline{RESET}			10	μA
		$V_I = AV_{REF}$	P20-P27			10	μA
	I_{LIH2}	$V_I = V_{DD}$	X1, X2 ^{注1} , XT1, XT2 ^{注1}			20	μA
	I_{LIH3}	$V_I = 12$ V	P62, P63 (N-chオープン・ドレイン時)			20	μA
ロウ・レベル入力リーク電流	I_{LIL1}	$V_I = 0$ V	P00-P03, P10-P17, P20-P27, P30-P33, P60, P61, P70-P77, P120, P140, \overline{RESET}			- 10	μA
	I_{LIL2}		X1, X2 ^{注1} , XT1, XT2 ^{注1}			- 20	μA
	I_{LIL3}		P62, P63 (N-chオープン・ドレイン時)			- 10 ^{注2}	μA
ハイ・レベル出力リーク電流	I_{LOH}	$V_O = V_{DD}$				10	μA
ロウ・レベル出力リーク電流	I_{LOL}	$V_O = 0$ V				- 10	μA
ブルアップ抵抗値	R_L	$V_I = 0$ V		10	30	120	k
FLMD0電源電圧	$Flmd$	通常動作時		0		$0.2V_{DD}$	V

注1. X2にX1の反転入力レベルを, XT2にXT1の反転入力レベルを印加している場合。

- ポート6を入力モードに設定している場合にポート6に対して読み出し命令を実行したときの1サイクル・タイム間のみ, ロウ・レベル入力リーク電流が - 55 μA (MAX.) 流れます。これ以外では - 10 μA (MAX.) です。

備考 特に指定のないかぎり, 兼用端子の特性はポート端子の特性と同じです。

DC特性 (3/3)

($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD}$ $5.5\text{ V}, 2.7\text{ V}$ AV_{REF} $V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)

項目	略号	条件		MIN.	TYP.	MAX.	単位	
電源電流 ^{注1}	IDD1	水晶/セラミック発振動作モード ^{注2}	f _{XP} = 16 MHz	A/Dコンバータ停止時		13.0	27.2	mA
			V _{DD} = 5.0 V ± 10 % ^{注3}	A/Dコンバータ動作時 ^{注6}		14.0	29.2	mA
			f _{XP} = 10 MHz	A/Dコンバータ停止時		9.0	21.2	mA
			V _{DD} = 5.0 V ± 10 % ^{注3}	A/Dコンバータ動作時 ^{注6}		10.0	23.2	mA
			f _{XP} = 5 MHz	A/Dコンバータ停止時		2.5	7.4	mA
			V _{DD} = 3.0 V ± 10 % ^{注3}	A/Dコンバータ動作時 ^{注6}		3.1	8.6	mA
	IDD2	水晶/セラミック発振HALTモード	f _{XP} = 16 MHz	周辺機能停止時		2.5	7.2	mA
			V _{DD} = 5.0 V ± 10 %	周辺機能動作時			14.2	mA
			f _{XP} = 10 MHz	周辺機能停止時		2.0	6.2	mA
			V _{DD} = 5.0 V ± 10 %	周辺機能動作時			11.2	mA
			f _{XP} = 5 MHz	周辺機能停止時		0.7	2.4	mA
			V _{DD} = 3.0 V ± 10 %	周辺機能動作時			4.4	mA
	IDD3	内部発振動作モード ^{注4}	V _{DD} = 5.0 V ± 10 %			0.9	4.8	mA
			V _{DD} = 3.0 V ± 10 %			0.4	2.5	mA
	IDD4	内部発振HALTモード ^{注4}	V _{DD} = 5.0 V ± 10 %			0.4	2.8	mA
			V _{DD} = 3.0 V ± 10 %			0.25	1.9	mA
IDD5	32.768 kHz水晶発振動作モード ^{注4, 5}	V _{DD} = 5.0 V ± 10 %			50.0	1300	μA	
		V _{DD} = 3.0 V ± 10 %			30.0	1000	μA	
IDD6	32.768 kHz水晶発振HALTモード ^{注4, 5}	V _{DD} = 5.0 V ± 10 %			20.0	1200	μA	
		V _{DD} = 3.0 V ± 10 %			10.0	900	μA	
IDD7	STOPモード	V _{DD} = 5.0 V ± 10 %	内部発振器: OFF		3.5	1200	μA	
			内部発振器: ON		17.5	1300	μA	
		V _{DD} = 3.0 V ± 10 %	内部発振器: OFF		3.5	900	μA	
			内部発振器: ON		11	900	μA	

注1. 内部電源 (V_{DD}) に流れるトータル電流です。周辺動作電流を含みます (ただし, ポートのプルアップ抵抗に流れる電流は含みません)。

2. IDD1は周辺動作電流を含みます。
3. PCC = 00Hに設定したとき。
4. 高速システム・クロック (水晶/セラミック) 発振回路を停止させたとき。
5. 内部発振回路を停止させたとき。
6. AV_{REF}端子に流れる電流を含みます。

AC特性

(1) 基本動作 ($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD}$ 5.5 V ^{注1}, 2.7 V AV_{REF} V_{DD} ^{注1}, $V_{SS} = EV_{SS} = AV_{SS} = 0\text{ V}$)


項目	略号	条件		MIN.	TYP.	MAX.	単位
命令サイクル (最小命令実行時間)	T _{cy}	メイン・システム・クロック動作 (水晶/セラミック発振クロック)	4.0 V V_{DD} 5.5 V	0.125		16	μs
			3.3 V $V_{DD} < 4.0\text{ V}$	0.2		16	μs
			3.0 V $V_{DD} < 3.5\text{ V}$	0.238		16	μs
			2.7 V $V_{DD} < 3.0\text{ V}$	0.4		16	μs
		内蔵発振クロック	4.09	8.33	16.67	μs	
		サブシステム・クロック動作	114	122	125	μs	
TI000, TI010 入力ハイ・レベル幅, ロウ・レベル幅	t _{TIH0} , t _{TiL0}	4.0 V V_{DD} 5.5 V	$2/f_{sam} + 0.1$ ^{注2}			μs	
		3.3 V $V_{DD} < 4.0\text{ V}$	$2/f_{sam} + 0.2$ ^{注2}			μs	
		2.7 V $V_{DD} < 3.3\text{ V}$	$2/f_{sam} + 0.5$ ^注			μs	
TI50, TI51入力周波数	f _{ris}	4.0 V V_{DD} 5.5 V			10	MHz	
		3.3 V $V_{DD} < 4.0\text{ V}$			5	MHz	
		2.7 V $V_{DD} < 3.3\text{ V}$			2.5	MHz	
TI50, TI51入力ハイ・レベル幅, ロウ・レベル幅	t _{TIH5} , t _{TiL5}	4.0 V V_{DD} 5.5 V	50			ns	
		3.3 V $V_{DD} < 4.0\text{ V}$	100			ns	
		2.7 V $V_{DD} < 3.3\text{ V}$	200			ns	
割り込み入力ハイ・レベル幅, ロウ・レベル幅	t _{INTH} , t _{INTL}	3.3 V V_{DD} 5.5 V	1			μs	
		2.7 V $V_{DD} < 3.3\text{ V}$	2			μs	
キー・リターン入力 ロウ・レベル幅	t _{KR}	4.0 V V_{DD} 5.5 V	50			ns	
		3.3 V $V_{DD} < 4.0\text{ V}$	100			ns	
		2.7 V $V_{DD} < 3.3\text{ V}$	200			ns	
RESETロウ・レベル幅	t _{RSL}	3.3 V V_{DD} 5.5 V	10			μs	
		2.7 V $V_{DD} < 3.3\text{ V}$	20			μs	

注1 . 内蔵発振クロック使用時 : 2.0 V V_{DD} 5.5 Vで動作可能。

ただし, I/O動作は2.7 V V_{DD} 5.5 V, 2.7 V AV_{REF} V_{DD} で行ってください。

- プリスケアラ・モード・レジスタ00 (PRM00) のビット0, 1 (PRM000, PRM001) により, $f_{sam} = f_{XP}$, $f_{XP}/4$, $f_{XP}/256$ の選択が可能です。ただし, カウント・クロックとしてTI000有効エッジを選択した場合は, $f_{sam} = f_{XP}$ となります。

T_{cy} vs V_{DD} (システム・クロック)



備考 斜線の部分は内蔵発振クロック選択時のみです。

(2) シリアル・インタフェース

($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD} 5.5 V, 2.7 V$ $AV_{REF} V_{DD}, V_{SS} = EV_{SS} = AV_{SS} = 0 V$)

(a) UARTモード (UART6, 専用ポー・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート					312.5	kbps

(b) UARTモード (UART0, 専用ポー・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート					312.5	kbps

(c) 3線式シリアルI/Oモード (マスタ・モード, $\overline{SCK10}$...内部クロック出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
$\overline{SCK10}$ サイクル・タイム	t_{KY1}	4.5 V $V_{DD} 5.5 V$	200			ns
		4.0 V $V_{DD} < 4.5 V$	240			ns
		3.3 V $V_{DD} < 4.0 V$	400			ns
		2.7 V $V_{DD} < 3.3 V$	800			ns
$\overline{SCK10}$ ハイ, ロウ・レベル幅	t_{KH1} ,	3.3 V $V_{DD} 5.5 V$	$t_{KY1}/2 - 10$			ns
	t_{KL1}	2.7 V $V_{DD} < 3.3 V$	$t_{KY1}/2 - 50$			ns
SI10セットアップ時間 (対 $\overline{SCK10}$)	t_{SIK1}	3.3 V $V_{DD} 5.5 V$	30			ns
		2.7 V $V_{DD} < 3.3 V$	70			ns
SI10ホールド時間 (対 $\overline{SCK10}$)	t_{KSI1}	3.3 V $V_{DD} 5.5 V$	30			ns
		2.7 V $V_{DD} < 3.3 V$	70			ns
$\overline{SCK10}$ SO10出力遅延時間	t_{KSO1}	C = 100 pF ^注	3.3 V $V_{DD} 5.5 V$		30	ns
			2.7 V $V_{DD} < 3.3 V$		120	ns


注 Cは, $\overline{SCK10}$, SO10出力ラインの負荷容量です。

(d) 3線式シリアルI/Oモード (スレーブ・モード, $\overline{SCK10}$...外部クロック入力)



項目	略号	条件	MIN.	TYP.	MAX.	単位
$\overline{SCK10}$ サイクル・タイム	t_{KY2}	3.3 V $V_{DD} 5.5 V$	400			ns
		2.7 V $V_{DD} < 3.3 V$	800			ns
$\overline{SCK10}$ ハイ, ロウ・レベル幅	t_{KH2} , t_{KL2}		$t_{KY2}/2$			ns
SI10セットアップ時間 (対 $\overline{SCK10}$)	t_{SIK2}		80			ns
SI10ホールド時間 (対 $\overline{SCK10}$)	t_{KSI2}		50			ns
$\overline{SCK10}$ SO10出力遅延時間	t_{KSO2}	C = 100 pF ^注			120	ns

注 Cは, SO10出力ラインの負荷容量です。



ACタイミング測定点 (X1, XT1を除く)




クロック・タイミング




TIタイミング



割り込み要求入力タイミング




RESET入力タイミング



シリアル転送タイミング

3線式シリアルI/Oモード :



備考 m = 1, 2

A/Dコンバータ特性

($T_A = -40 \sim +110$, 2.7 V $V_{DD} = EV_{DD}$ 5.5 V, 2.7 V AV_{REF} V_{DD} , $V_{SS} = EV_{SS} = AV_{SS} = 0$ V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能			10	10	10	bit
総合誤差 ^{注1, 2}		4.0 V AV_{REF} 5.5 V		± 0.2	± 0.6	%FSR
		2.7 V $AV_{REF} < 4.0$ V		± 0.3	± 0.8	%FSR
変換時間	t_{CONV}	4.0 V AV_{REF} 5.5 V	14		60	μs
		2.7 V $AV_{REF} < 4.0$ V	19		60	μs
ゼロスケール誤差 ^{注1, 2}		4.0 V AV_{REF} 5.5 V			± 0.6	%FSR
		2.7 V $AV_{REF} < 4.0$ V			± 0.8	%FSR
フルスケール誤差 ^{注1, 2}		4.0 V AV_{REF} 5.5 V			± 0.6	%FSR
		2.7 V $AV_{REF} < 4.0$ V			± 0.8	%FSR
積分直線性誤差 ^{注1}		4.0 V AV_{REF} 5.5 V			± 4.5	LSB
		2.7 V $AV_{REF} < 4.0$ V			± 6.5	LSB
微分直線性誤差 ^{注1}		4.0 V AV_{REF} 5.5 V			± 2.0	LSB
		2.7 V $AV_{REF} < 4.0$ V			± 2.5	LSB
アナログ入力電圧	V_{AIN}		AV_{SS}		AV_{REF}	V

注1. 量子化誤差 ($\pm 1/2$ LSB) を含みません。

2. フルスケール値に対する比率 (%FSR) で表します。


POC回路特性 ($T_A = -40 \sim +110$)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V_{POC}		2.0	2.1	2.25	V
電源立ち上げ時間	t_{PTH}	$V_{DD} : 0$ V 2.0 V	0.0015			ms
応答ディレイ時間 ^{注1}	t_{PTHD}	電源立ち上げ時, 検出電圧 (MAX.) に達したあと			3.0	ms
応答ディレイ時間 ^{注2}	t_{PD}	V_{DD} 降下時			1.0	ms
最小パルス幅	t_{PW}		0.2			ms

注1. 検出電圧を検出してから, リセットを解除するまでの時間です。

2. 検出電圧を検出してから, 内部リセットを出力するまでの時間です。

POC回路タイミング



LVI回路特性 (TA = -40 ~ +110)

項目	略号	条件	MIN.	TYP.	MAX.	単位
検出電圧	V _{LV10}		4.1	4.3	4.52	V
	V _{LV11}		3.9	4.1	4.32	V
	V _{LV12}		3.7	3.9	4.12	V
	V _{LV13}		3.5	3.7	3.92	V
	V _{LV14}		3.3	3.5	3.72	V
	V _{LV15}		3.15	3.3	3.50	V
	V _{LV16}		2.95	3.1	3.30	V
	V _{LV17}		2.7	2.85	3.05	V
	V _{LV18}		2.5	2.6	2.7	V
	V _{LV19}		2.25	2.35	2.50	V
応答時間 ^{注1}	t _{LD}			0.2	2.0	ms
最小パルス幅	t _{LW}		0.2			ms
動作安定待ち時間 ^{注2}	t _{LWAIT}			0.1	0.2	ms


注1. 検出電圧を検出して割り込みまたは内部リセットを出力するまでの時間です。

2. LVIONに1を設定してから、動作が安定するまでの時間です。

備考1. V_{LV10} > V_{LV11} > V_{LV12} > V_{LV13} > V_{LV14} > V_{LV15} > V_{LV16} > V_{LV17} > V_{LV18} > V_{LV19}

2. V_{POC} < V_{LV1m} (m = 0-9)

LVI回路タイミング



データ・メモリSTOPモード低電源電圧データ保持特性 (TA = -40 ~ +110)

項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電源電圧	V _{DDDR}		2.0		5.5	V
リリース信号セット時間	t _{SREL}		0			μs

フラッシュ・メモリ・プログラミング特性

(TA = -10 ~ +65 , 2.7 V V_{DD} 5.5 V, 2.7 V AV_{REF} V_{DD}, V_{SS} = AV_{SS} = 0 V)

基本特性

項目	略号	条件	MIN.	TYP.	MAX.	単位
V _{DD} 電源電流	I _{DD}	f _{XP} = 16 MHz, V _{DD} = 5.5 V時			32	mA
単位消去時間 ^{注1}	T _{erass}			10		ms
消去時間 ^{注2}	全ブロック	T _{eraca}		0.01	2.55	s
	ブロック単位	T _{erasa}		0.01	2.55	s
書き込み時間	T _{wrwa}			50	500	μs
1チップあたりの書き換え回数 ^{注3}	C _{erwr}	消去1回 + 消去後の書き込み1回 = 書き換え回数1回とする ^{注4}			100	回

注1. 1回の消去試行に要する時間です。


2. 単位消去時間を繰り返し（最大255回）、消去が完了するまでの総時間です。ただし、消去前のプリライトおよび消去ベリファイ時間（ライトバック時間）は、含まれません。

3. ブロックごとの書き換え回数です。

4. ブロック（2 Kバイト）に1ワード単位で512回に分けて書き込みを行った後にブロック消去を行った場合、書き換え回数は1回となります。なお、消去をせずに同一番地に上書きすることは禁止です。

第29章 外形図

52ピン・プラスチック LQFP (10x10) 外形図 (単位: mm)



S52GB-65-8ET-2

第30章 半田付け推奨条件

この製品の半田付け実装は、次の推奨条件で実施してください。

なお、推奨条件以外の半田付け方式および半田付け条件については、当社販売員にご相談ください。

半田付け推奨条件の技術的内容については下記を参照してください。

「半導体デバイス実装マニュアル」 (<http://www.necel.com/pkg/ja/jissou/index.html>)

表30 - 1 表面実装タイプの半田付け条件 (1/2)

(1) μ PD78F0122HGB-8ET, 78F0122HGB(A)-8ET, 78F0122HGB(A1)-8ET, 78F0123HGB-8ET, 78F0123HGB(A)-8ET, 78F0123HGB(A1)-8ET, 78F0124HGB-8ET, 78F0124HGB(A)-8ET, 78F0124HGB(A1)-8ET

半田付け方式	半田付け条件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度：235℃，時間：30秒以内（210℃以上），回数：3回以内， 制限日数：7日間 [※] （以降は125℃プリバーク20～72時間必要） <留意事項> 耐熱トレイ以外（マガジン，テーピング，非耐熱トレイ）は，包装状態でのベーキングができません。	IR35-207-3
VPS	パッケージ・ピーク温度：215℃，時間：40秒以内（200℃以上），回数：3回以内， 制限日数：7日間 [※] （以降は125℃プリバーク20～72時間必要） <留意事項> 耐熱トレイ以外（マガジン，テーピング，非耐熱トレイ）は，包装状態でのベーキングができません。	VP15-207-3
ウェーブ・ソルダーリング	半田槽温度：260℃以下，時間：10秒以内，回数：1回， 予備加熱温度：120℃MAX.（パッケージ表面温度） 制限日数：7日間 [※] （以降は125℃プリバーク20～72時間必要） <留意事項> 耐熱トレイ以外（マガジン，テーピング，非耐熱トレイ）は，包装でのベーキングができません。	WS60-207-1
端子部分加熱	端子温度：350℃以下，時間：3秒以内（デバイスの一辺当たり）	-

注 ドライパック開封後の保管日数で、保管条件は25℃，65%RH以下。

注意 半田付け方式の併用はお避けください（ただし、端子部分加熱方式は除く）。

表30 - 1 表面実装タイプの半田付け条件 (2/2)

(2) μ PD78F0122HGB-8ET-A, 78F0122HGB(A)-8ET-A, 78F0122HGB(A1)-8ET-A, 78F0123HGB-8ET-A, 78F0123HGB(A)-8ET-A, 78F0123HGB(A1)-8ET-A, 78F0124HGB-8ET-A, 78F0124HGB(A)-8ET-A, 78F0124HGB(A1)-8ET-A

半田付け方式	半田付け条件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度：260℃，時間：60秒以内（220℃以上），回数：3回以内， 制限日数：7日間 [※] （以降は125℃プリバーク20～72時間必要） < 留意事項 > 耐熱トレイ以外（マガジン，テーピング，非耐熱トレイ）は，包装状態でのベーキングができません。	IR60-207-3
端子部分加熱	端子温度：350℃以下，時間：3秒以内（デバイスの一辺当たり）	-

注 ドライパック開封後の保管日数で，保管条件は25℃，65 %RH以下。

注意 半田付け方式の併用はお避けください（ただし，端子部分加熱方式は除く）。

備考 オーダ名称末尾「-A」の製品は，鉛フリー製品です。

第31章 ウェイトに関する注意事項

31.1 ウェイトに関する注意事項

この製品は、内部に2種類のシステム・バスを有しています。

1つはCPU用バスで、もう1つは低速周辺ハードウェアとのインタフェースを行う周辺用バスです。

CPU用バスのクロックと周辺用バスのクロックは非同期の関係となるため、CPUと周辺ハードウェアとのアクセス間に競合が発生した場合は、予期せぬ不正データの受け渡しが行われる可能性があります。

したがって、競合の恐れがある周辺ハードウェアへのアクセス時には、CPUは正しいデータの受け渡しが行われるまで、処理を繰り返し実行します。

その結果、CPUは次の命令処理に移行せず、CPU処理としてウェイト状態となるため、このウェイトが発生した場合、命令の実行クロック数がウェイト・クロック数分長くなります（ウェイト・クロック数については表31-1を参照）。リアルタイム性が要求される処理を行う場合は、注意してください。

31.2 ウェイトが発生する周辺ハードウェア

CPUからのアクセス時にウェイト要求が発生するレジスタとCPUのウェイト・クロック数を表31 - 1に示します。

表31 - 1 ウェイトが発生するレジスタとCPUのウェイト・クロック数

周辺ハードウェア	対象レジスタ	対象アクセス	ウェイト・クロック数
ウォッチドッグ・タイマ	WDTM	ライト	3クロック (固定)
シリアル・インタフェース UART0	ASIS0	リード	1クロック (固定)
シリアル・インタフェース UART6	ASIS6	リード	1クロック (固定)
A/Dコンバータ	ADM	ライト	2~5クロック ^注
	ADS	ライト	(ADM.5 = "1" 選択時)
	PFM	ライト	2~9クロック ^注
	PFT	ライト	(ADM.5 = "0" 選択時)
	ADCR	リード	1~5クロック (ADM.5フラグ = "1" 選択時) 1~9クロック (ADM.5フラグ = "0" 選択時)
最大ウェイト・クロック数算出式 $\{ (1/f_{\text{MACRO}}) \times 2 / (1/f_{\text{CPU}}) \} + 1$ 小数点以下は、(1/f _{CPU})をかけてt _{CPUL} 以下であれば切り捨て、t _{CPUL} を越える場合には切り上げる。 f _{MACRO} : マクロ動作周波数 (ADMのビット5 (FR2) = "1" のとき : f _x /2, ADMのビット5 (FR2) = "0" のとき : f _x /2 ²) f _{CPU} : CPUクロック周波数 t _{CPUL} : CPUクロックのロウ・レベル幅			

注 算出式によりウェイト・クロック数が1クロックとなる場合は、CPUに対するウェイトは発生しません。

注意 CPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止 (MCC = 1) しているときに、上記の対象レジスタにウェイト要求が発生するアクセス方法で、アクセスしないでください。

備考 クロックは、CPUクロック (f_{CPU}) を示します。

31.3 ウェイト発生例

ウォッチドッグ・タイマ

MOV WDTM, A 実行時

実行クロック数：8クロック

(ウェイトが発生しないレジスタへの書き込み時は (MOV sfr, A) の場合, 5クロック)

MOV WDTM, #byte 実行時

実行クロック数：10クロック

(ウェイトが発生しないレジスタへの書き込み時は (MOV sfr, #byte) の場合, 7クロック)

シリアル・インタフェースUART6

MOV A, ASIS6 実行時

実行クロック数：6クロック

(ウェイトが発生しないレジスタからの読み出し時は (MOV A, sfr) の場合, 5クロック)

A/Dコンバータ

表31 - 2 ウェイト発生時のウェイト・クロック数と実行クロック数 (A/Dコンバータ)

< MOV ADM, A実行時, MOV ADS, A実行時, MOV A, ADCR実行時 >

・ $f_x = 10 \text{ MHz}$, $t_{\text{CPUL}} = 50 \text{ ns}$ 時

ADMレジスタのビット5 (FR2) の値	f_{CPU}	ウェイト・クロック数	実行クロック数
0	f_x	9クロック	14クロック
	$f_x/2$	5クロック	10クロック
	$f_x/2^2$	3クロック	8クロック
	$f_x/2^3$	2クロック	7クロック
	$f_x/2^4$	0クロック (1クロック ^注)	5クロック (6クロック ^注)
1	f_x	5クロック	10クロック
	$f_x/2$	3クロック	8クロック
	$f_x/2^2$	2クロック	7クロック
	$f_x/2^3$	0クロック (1クロック ^注)	5クロック (6クロック ^注)
	$f_x/2^4$	0クロック (1クロック ^注)	5クロック (6クロック ^注)

注 MOV A, ADCR実行時。

備考 クロックは, CPUクロック (f_{CPU}) を示します。

f_x : 高速システム・クロック発振周波数

t_{CPUL} : CPUクロックのロウ・レベル幅

付録A 開発ツール

78K0/KD1+を使用するシステム開発のために次のような開発ツールを用意しています。

図A - 1に開発ツール構成を示します。

PC98-NXシリーズへの対応について

特に断りのないかぎり、IBM PC/ATTM互換機でサポートされている製品については、PC98-NXシリーズでも使用できます。PC98-NXシリーズを使用する場合は、IBM PC/AT互換機の説明を参照してください。


Windows について

特に断りのないかぎり、「Windows」は次のOSを示しています。

- ・ Windows 3.1
- ・ Windows 95
- ・ Windows 98
- ・ Windows NT[®] Ver. 4.0
- ・ Windows 2000
- ・ Windows XP[®]

図A - 1 開発ツール構成 (1/2)

・インサーキット・エミュレータ QB-78K0KX1Hを使用する場合



注1 . Cライブラリ・ソース・ファイルは、ソフトウェア・パッケージには含まれていません。


2 . プロジェクト・マネージャ PM+は、アセンブラ・パッケージに入っています。

また、Windows以外ではPM+は使用しません。

3 . インサーキット・エミュレータ QB-78K0KX1Hは、統合ディバグ ID78K0-QB、フラッシュ・メモリ・プログラマ PG-FPL、電源ユニットとUSBインターフェース・ケーブルを添付しています。それ以外の製品はオプションです。

図A - 1 開発ツール構成 (2/2)

・オンチップ・ディバグ・エミュレータ QB-78K0MINIを使用する場合



注1 . Cライブラリ・ソース・ファイルは、ソフトウェア・パッケージには含まれていません。

2 . プロジェクト・マネージャ PM+は、アセンブラ・パッケージに入っています。

また、Windows以外ではPM+は使用しません。

3 . オンチップ・ディバグ・エミュレータ QB-78K0MINIは、統合ディバग्ガ ID78K0-QB, USBインタフェース・ケーブル, 接続ケーブルを添付しています。それ以外の製品はオプションです。

A.1 ソフトウェア・パッケージ

SP78K0 78K/0シリーズ・ソフトウェア・ パッケージ	78K/0シリーズ共通の開発ツール（ソフトウェア）を1つのパッケージにした製品です。 オーダー名称： μ S x x x x SP78K0
--------------------------------------	--

備考 オーダー名称の x x x x は、使用するホスト・マシン，OSにより異なります。

μ S x x x x SP78K0

x x x x	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ，	日本語Windows	CD-ROM
BB17	IBM PC/AT互換機	英語Windows	

A.2 言語処理用ソフトウェア

RA78K0 アセンブラ・パッケージ	<p>二モニックで書かれたプログラムをマイコンの実行可能なオブジェクト・コードに変換するプログラムです。</p> <p>このほかに、シンボル・テーブルの生成，分岐命令の最適化処理などを自動的にを行う機能を備えています。</p> <p>別売のデバイス・ファイル（DF780124）と組み合わせて使用します。</p> <p><PC環境で使用する場合の注意></p> <p>アセンブラ・パッケージはDOSベースのアプリケーションですが，Windows上でプロジェクト・マネージャ（アセンブラ・パッケージに含まれています）を使用することにより，Windows環境でも使用できます。</p> <p>オーダー名称：μS x x x x RA78K0</p>
CC78K0 Cコンパイラ・パッケージ	<p>C言語で書かれたプログラムをマイコンの実行可能なオブジェクト・コードに変換するプログラムです。</p> <p>別売のアセンブラ・パッケージおよびデバイス・ファイルと組み合わせて使用します。</p> <p><PC環境で使用する場合の注意></p> <p>Cコンパイラ・パッケージはDOSベースのアプリケーションですが，Windows上でプロジェクト・マネージャ（アセンブラ・パッケージに含まれています）を使用することにより，Windows環境でも使用できます。</p> <p>オーダー名称：μS x x x x CC78K0</p>
DF780124 ^{注1} デバイス・ファイル	<p>デバイス固有の情報が入ったファイルです。</p> <p>別売の各ツール（RA78K0, CC78K0, SM+ for 78K0, ID78K0-QB）と組み合わせて使用します。</p> <p>対応OS，ホスト・マシンは組み合わせられる各ツールに依存します。</p> <p>オーダー名称：μS x x x x DF780124</p>
CC78K0-L ^{注2} Cライブラリ・ソース・ファイル	<p>Cコンパイラ・パッケージに含まれているオブジェクト・ライブラリを構成する関数のソース・ファイルです。</p> <p>Cコンパイラ・パッケージに含まれているオブジェクト・ライブラリをお客様の仕様にあわせて変更する場合に必要です。</p> <p>ソース・ファイルのため，動作環境はOSに依存しません。</p> <p>オーダー名称：μS x x x x CC78K0-L</p>

注1．DF780124は，RA78K0, CC78K0, SM+ for 78K0, ID78K0-QBのすべての製品に共通に使用できます。

2．CC78K0-Lは，ソフトウェア・パッケージ（SP78K0）には含まれていません。

備考 オーダ名称の××××は、使用するホスト・マシン、OSにより異なります。

μS××××RA78K0

μS××××CC78K0

μS××××CC78K0-L

××××	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ, IBM PC/AT互換機	日本語Windows	CD-ROM
BB17		英語Windows	
3P17	HP9000シリーズ700™	HP-UX™ (Rel.10.10)	
3K17	SPARCstation™	SunOS™ (Rel.4.1.4), Solaris™ (Rel.2.5.1)	

μS××××DF780124

××××	ホスト・マシン	OS	供給媒体
AB13	PC-9800シリーズ, IBM PC/AT互換機	日本語Windows	3.5インチ2HD FD
BB13		英語Windows	

A.3 制御ソフトウェア

PM+ プロジェクト・マネージャ	Windows環境で効率よくユーザ・プログラム開発できるように作られた制御ソフトウェアです。PM+上から、エディタの起動、ビルド、ディバッガの起動など、ユーザ・プログラム開発の一連の作業を行うことができます。 <注意> PM+はアセンブラ・パッケージ (RA78K0) の中に入っています。 Windows以外の環境では使用できません。
---------------------	---

A.4 フラッシュ・メモリ書き込み用ツール

FlashPro4 (型番 FL-PR4, PG-FP4) フラッシュ・ライター	フラッシュ・メモリ内蔵マイコン専用のフラッシュ・ライターです。
PG-FPL フラッシュ・メモリ・プログラマ	フラッシュ・メモリ内蔵マイコン専用のフラッシュ・メモリ・プログラマです。 インサーキット・エミュレータ QB-78K0KX1Hの付属品です。
FA-52GB-8ET-A フラッシュ・メモリ書き込み用アダプタ	フラッシュ・メモリ書き込み用アダプタです。FlashPro4に接続して使用します。 ・FA-52GB-8ET-A : 52ピン・プラスチックLQFP (GB-8ETタイプ) 用

備考 FL-PR4, FA-52GB-8ET-Aは、株式会社内藤電誠町田製作所の製品です。

問い合わせ先：株式会社内藤電誠町田製作所 (TEL (042) 750-4172)

A. 5 ディバグ用ツール（ハードウェア）

A. 5.1 インサーキット・エミュレータ QB-78K0KX1Hを使用する場合

QB-78K0KX1H ^注 インサーキット・エミュレータ	78K0/Kx1+を使用する応用システムを開発する際に、ハードウェア、ソフトウェアをディバグするためのインサーキット・エミュレータです。統合ディバグ（ID78K0-QB）に対応しています。電源ユニット、およびエミュレーション・プローブと組み合わせて使用します。ホスト・マシンとの接続は、USBを使用します。
QB-144-CA-01 チェック・ピン・アダプタ	オシロスコープなどで波形観測を行う際に使用するアダプタです。
QB-80-EP-01T エミュレーション・プローブ	インサーキット・エミュレータとターゲット・システムを接続するためのフレキシブル・タイプのプローブです。
QB-52GB-EA-01T エクステンジ・アダプタ	インサーキット・エミュレータからターゲット・コネクタへピン変換を行うアダプタです。
QB-52GB-YS-01T スペース・アダプタ	ターゲット・システムとインサーキット・エミュレータ間の高さを必要に応じて調節するアダプタです。
QB-52GB-YQ-01T YQコネクタ	ターゲット・コネクタとエクステンジ・アダプタを接続するコネクタです。
QB-52GB-HQ-01T マウント・アダプタ	対象デバイスをソケット実装するためのアダプタです。
QB-52GB-NQ-01T ターゲット・コネクタ	ターゲット・システムへ実装するためのコネクタです。

注 QB-78K0KX1Hは、電源ユニット、USBインタフェース・ケーブル、フラッシュ・メモリ・プログラムPG-FPLを添付しています。また、コントロール・ソフトウェアとして、統合ディバグ ID78K0-QBを添付しています。

備考 オーダ名称により、梱包内容は次のように異なります。

- ・QB-78K0KX1H-ZZZ : インサーキット・エミュレータのみ
- ・QB-78K0KX1H-T52GB : インサーキット・エミュレータおよび添付品（エミュレーション・プローブ、エクステンジ・アダプタ、YQコネクタ、ターゲット・コネクタ）

A. 5.2 オンチップ・ディバグ・エミュレータ QB-78K0MINIを使用する場合

QB-78K0MINI オンチップ・ディバグ・エミュレータ	78K0/Kx1+を使用する応用システムを開発する際に、ハードウェア、ソフトウェアをディバグするためのオンチップ・ディバグ・エミュレータです。付属の統合ディバグ（ID78K0-QB）に対応しています。付属の接続ケーブル、およびホスト・マシンと接続するためのUSBインタフェース・ケーブルを使用します。
ターゲット・コネクタの仕様	2.54 mmピッチの10ピン汎用コネクタ

A.6 デバッグ用ツール(ソフトウェア)

SM+ for 78K0 システム・シミュレータ	SM+ for 78K0は、Windowsベースのソフトウェアです。 ホスト・マシン上でターゲット・システムの動作をシミュレーションしながら、Cソース・レベルまたはアセンブラ・レベルでのデバッグが可能です。 SM+ for 78K0を使用することにより、アプリケーションの論理検証、性能検証をハードウェア開発から独立して行えます。したがって、開発効率やソフトウェア品質の向上が図れます。 別売のデバイス・ファイル(DF780124)と組み合わせて使用します。 オーダ名称: $\mu S \times \times \times SM780000$
ID78K0-QB 統合デバッガ	78K0/Kx1+シリーズ用のインサーキット・エミュレータに対応したデバッガです。 ID78K0-QBIは、Windowsベースのソフトウェアです。 C言語対応のデバッグ機能を強化しており、ソース・プログラムや逆アセンブル表示、メモリ表示をトレース結果に連動させるウインドウ統合機能を使用することにより、トレース結果をソース・プログラムと対応させて表示することもできます。 別売のデバイス・ファイルと組み合わせて使用します。 オーダ名称: $\mu S \times \times \times ID78K0-QB$

備考 オーダ名称の $\times \times \times$ は、使用するホスト・マシン、OSにより異なります。

$\mu S \times \times \times SM780000$


$\mu S \times \times \times ID78K0-QB$

$\times \times \times$	ホスト・マシン	OS	供給媒体
AB17	PC-9800シリーズ,	日本語Windows	CD-ROM
BB17	IBM PC/AT互換機	英語Windows	

付録B ターゲット・システム設計上の注意

本章ではQB-78K0KX1Hを使用する場合のターゲット・システム設計上の注意として、ターゲット・システム上の部品実装禁止領域、部品実装高さの制限がある領域を示します。

図B - 1 ターゲット・システム上の制限領域



□ : エクスチェンジ・アダプタ領域 : 高さ17.45 mmまでの部品を実装可能^注

■ : エミュレーション・プローブ先端部領域 : 高さ24.45 mmまでの部品を実装可能^注

注 : スペース・アダプタを使用することで高さ調節可能 (1個当たり2.4 mm増)

付録C レジスタ索引

C.1 レジスタ索引 (50音順)

【あ行】

アシンクロナス・シリアル・インタフェース・コントロール・レジスタ6 (ASICL6) ...	287
アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0) ...	257
アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) ...	283
アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6) ...	284
アシンクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) ...	255
アシンクロナス・シリアル・インタフェース動作モード・レジスタ6 (ASIM6) ...	281
アナログ入力チャンネル指定レジスタ (ADS) ...	233
ウォッチドッグ・タイマ・イネーブル・レジスタ (WDTE) ...	218
ウォッチドッグ・タイマ・モード・レジスタ (WDTM) ...	217
A/Dコンバータ・モード・レジスタ (ADM) ...	232
A/D変換結果レジスタ (ADCR) ...	234

【か行】

外部割り込み立ち上がりエッジ許可レジスタ (EGP) ...	334
外部割り込み立ち下がりエッジ許可レジスタ (EGN) ...	334
キャプチャ/コンペア・コントロール・レジスタ00 (CRC00) ...	131
キー・リターン・モード・レジスタ (KRM) ...	344
クロック出力選択レジスタ (CKS) ...	226
クロック選択レジスタ6 (CKSR6) ...	285
クロック・モニタ・モード・レジスタ (CLM) ...	368

【さ行】

16ビット・タイマ・カウンタ00 (TM00) ...	126
16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) ...	126
16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) ...	128
16ビット・タイマ出力コントロール・レジスタ00 (TOC00) ...	132
16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) ...	129
受信バッファ・レジスタ0 (RXB0) ...	254
受信バッファ・レジスタ6 (RXB6) ...	280
シリアルI/Oシフト・レジスタ10 (SIO10) ...	312
シリアル・クロック選択レジスタ10 (CSIC10) ...	314
シリアル動作モード・レジスタ10 (CSIM10) ...	313
送信シフト・レジスタ0 (TXS0) ...	254
送信バッファ・レジスタ6 (TXB6) ...	280
送信バッファ・レジスタ10 (SOTB10) ...	312

【た行】

タイマ・クロック選択レジスタ50 (TCL50)	...	166
タイマ・クロック選択レジスタ51 (TCL51)	...	166
低電圧検出レジスタ (LVIM)	...	380
低電圧検出レベル選択レジスタ (LVIS)	...	381
時計用タイマ動作モード・レジスタ (WTM)	...	209

【な行】

内蔵発振モード・レジスタ (RCM)	...	101
入力切り替え制御レジスタ (ISC)	...	289

【は行】

8ビット・タイマHキャリア・コントロール・レジスタ1 (TMCYC1)	...	189
8ビット・タイマHコンペア・レジスタ00 (CMP00)	...	185
8ビット・タイマHコンペア・レジスタ01 (CMP01)	...	185
8ビット・タイマHコンペア・レジスタ10 (CMP10)	...	185
8ビット・タイマHコンペア・レジスタ11 (CMP11)	...	185
8ビット・タイマHモード・レジスタ0 (TMHMD0)	...	186
8ビット・タイマHモード・レジスタ1 (TMHMD1)	...	186
8ビット・タイマ・カウンタ50 (TM50)	...	164
8ビット・タイマ・カウンタ51 (TM51)	...	164
8ビット・タイマ・コンペア・レジスタ50 (CR50)	...	165
8ビット・タイマ・コンペア・レジスタ51 (CR51)	...	165
8ビット・タイマ・モード・コントロール・レジスタ50 (TMC50)	...	168
8ビット・タイマ・モード・コントロール・レジスタ51 (TMC51)	...	168
発振安定時間カウンタ状態レジスタ (OSTC)	...	103, 347
発振安定時間選択レジスタ (OSTS)	...	105, 348
パワーフェイル比較しきい値レジスタ (PFT)	...	235
パワーフェイル比較モード・レジスタ (PFM)	...	235
フラッシュ・ステータス・レジスタ (PFS)	...	415
フラッシュ・プログラミング・モード・コントロール・レジスタ (FLPMC)	...	412
フラッシュ・プロテクト・コマンド・レジスタ (PFCMD)	...	414
プリスケアラ・モード・レジスタ00 (PRM00)	...	134
プルアップ抵抗オプション・レジスタ0 (PU0)	...	95
プルアップ抵抗オプション・レジスタ1 (PU1)	...	95
プルアップ抵抗オプション・レジスタ3 (PU3)	...	95
プルアップ抵抗オプション・レジスタ7 (PU7)	...	95
プルアップ抵抗オプション・レジスタ12 (PU12)	...	95
プルアップ抵抗オプション・レジスタ14 (PU14)	...	95
プロセッサ・クロック・コントロール・レジスタ (PCC)	...	99
ポー・レート・ジェネレータ・コントロール・レジスタ0 (BRGC0)	...	258
ポー・レート・ジェネレータ・コントロール・レジスタ6 (BRGC6)	...	286
ポート・モード・レジスタ0 (PM0)	...	92, 135

ポート・モード・レジスタ1 (PM1) ...	92, 170, 190, 259, 289, 316
ポート・モード・レジスタ3 (PM3) ...	92, 170
ポート・モード・レジスタ6 (PM6) ...	92
ポート・モード・レジスタ7 (PM7) ...	92
ポート・モード・レジスタ12 (PM12) ...	92
ポート・モード・レジスタ14 (PM14) ...	92, 227
ポート・レジスタ0 (P0) ...	94
ポート・レジスタ1 (P1) ...	94
ポート・レジスタ2 (P2) ...	94
ポート・レジスタ3 (P3) ...	94
ポート・レジスタ6 (P6) ...	94
ポート・レジスタ7 (P7) ...	94
ポート・レジスタ12 (P12) ...	94
ポート・レジスタ13 (P13) ...	94
ポート・レジスタ14 (P14) ...	94

[ま行]

メインOSCコントロール・レジスタ (MOC) ...	103
メイン・クロック・モード・レジスタ (MCM) ...	102
メモリ・サイズ切り替えレジスタ (IMS) ...	394

[や行]

優先順位指定フラグ・レジスタ0H (PR0H) ...	333
優先順位指定フラグ・レジスタ0L (PR0L) ...	333
優先順位指定フラグ・レジスタ1L (PR1L) ...	333

[ら行]

リセット・コントロール・フラグ・レジスタ (RESF) ...	366
---------------------------------	-----

[わ行]

割り込みマスク・フラグ・レジスタ0H (MK0H) ...	332
割り込みマスク・フラグ・レジスタ0L (MK0L) ...	332
割り込みマスク・フラグ・レジスタ1L (MK1L) ...	332
割り込み要求フラグ・レジスタ0H (IF0H) ...	331
割り込み要求フラグ・レジスタ0L (IF0L) ...	331
割り込み要求フラグ・レジスタ1L (IF1L) ...	331

C.2 レジスタ索引 (アルファベット順)

[A]

ADCR	: A/D変換結果レジスタ ...	234
ADM	: A/Dコンバータ・モード・レジスタ ...	232
ADS	: アナログ入力チャンネル指定レジスタ ...	233
ASICL6	: アシクロナス・シリアル・インタフェース・コントロール・レジスタ6 ...	287
ASIF6	: アシクロナス・シリアル・インタフェース送信ステータス・レジスタ6 ...	284
ASIM0	: アシクロナス・シリアル・インタフェース動作モード・レジスタ0 ...	255
ASIM6	: アシクロナス・シリアル・インタフェース動作モード・レジスタ6 ...	281
ASIS0	: アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 ...	257
ASIS6	: アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 ...	283

[B]

BRGC0	: ボー・レート・ジェネレータ・コントロール・レジスタ0 ...	258
BRGC6	: ボー・レート・ジェネレータ・コントロール・レジスタ6 ...	286

[C]

CKS	: クロック出力選択レジスタ ...	226
CKSR6	: クロック選択レジスタ6 ...	285
CLM	: クロック・モニタ・モード・レジスタ ...	368
CMP00	: 8ビット・タイマHコンペア・レジスタ00 ...	185
CMP01	: 8ビット・タイマHコンペア・レジスタ01 ...	185
CMP10	: 8ビット・タイマHコンペア・レジスタ10 ...	185
CMP11	: 8ビット・タイマHコンペア・レジスタ11 ...	185
CR000	: 16ビット・タイマ・キャプチャ/コンペア・レジスタ000 ...	126
CR010	: 16ビット・タイマ・キャプチャ/コンペア・レジスタ010 ...	128
CR50	: 8ビット・タイマ・コンペア・レジスタ50 ...	165
CR51	: 8ビット・タイマ・コンペア・レジスタ51 ...	165
CRC00	: キャプチャ/コンペア・コントロール・レジスタ00 ...	131
CSIC10	: シリアル・クロック選択レジスタ10 ...	314
CSIM10	: シリアル動作モード・レジスタ10 ...	313

[E]

EGN	: 外部割り込み立ち下がりエッジ許可レジスタ ...	334
EGP	: 外部割り込み立ち上がりエッジ許可レジスタ ...	334

[F]

FLPMC	: フラッシュ・プログラミング・モード・コントロール・レジスタ ...	412
-------	-------------------------------------	-----

[I]

IF0H	: 割り込み要求フラグ・レジスタ0H ...	331
IF0L	: 割り込み要求フラグ・レジスタ0L ...	331

IF1L : 割り込み要求フラグ・レジスタ1L ... 331
IMS : メモリ・サイズ切り替えレジスタ ... 394
ISC : 入力切り替え制御レジスタ ... 289

【K】

KRM : キー・リターン・モード・レジスタ ... 344

【L】

LVIM : 低電圧検出レジスタ ... 380
LVIS : 低電圧検出レベル選択レジスタ ... 381

【M】

MCM : メイン・クロック・モード・レジスタ ... 102
MK0H : 割り込みマスク・フラグ・レジスタ0H ... 332
MK0L : 割り込みマスク・フラグ・レジスタ0L ... 332
MK1L : 割り込みマスク・フラグ・レジスタ1L ... 332
MOC : メインOSCコントロール・レジスタ ... 103

【O】

OSTC : 発振安定時間カウンタ状態レジスタ ... 103, 347
OSTS : 発振安定時間選択レジスタ ... 105, 348

【P】

P0 : ポート・レジスタ0 ... 94
P1 : ポート・レジスタ1 ... 94
P2 : ポート・レジスタ2 ... 94
P3 : ポート・レジスタ3 ... 94
P6 : ポート・レジスタ6 ... 94
P7 : ポート・レジスタ7 ... 94
P12 : ポート・レジスタ12 ... 94
P13 : ポート・レジスタ13 ... 94
P14 : ポート・レジスタ14 ... 94
PCC : プロセッサ・クロック・コントロール・レジスタ ... 99
PFCMD : フラッシュ・プロテクト・コマンド・レジスタ ... 414
PFM : パワーフェイル比較モード・レジスタ ... 235
PFS : フラッシュ・ステータス・レジスタ ... 415
PFT : パワーフェイル比較しきい値レジスタ ... 235
PM0 : ポート・モード・レジスタ0 ... 92, 135
PM1 : ポート・モード・レジスタ1 ... 92, 170, 190, 259, 289, 316
PM3 : ポート・モード・レジスタ3 ... 92, 170
PM6 : ポート・モード・レジスタ6 ... 92
PM7 : ポート・モード・レジスタ7 ... 92
PM12 : ポート・モード・レジスタ12 ... 92

PM14	: ポート・モード・レジスタ14 ...	92, 227
PR0H	: 優先順位指定フラグ・レジスタ0H ...	333
PR0L	: 優先順位指定フラグ・レジスタ0L ...	333
PR1L	: 優先順位指定フラグ・レジスタ1L ...	333
PRM00	: プリスケアラ・モード・レジスタ00 ...	134
PU0	: プルアップ抵抗オプション・レジスタ0 ...	95
PU1	: プルアップ抵抗オプション・レジスタ1 ...	95
PU3	: プルアップ抵抗オプション・レジスタ3 ...	95
PU7	: プルアップ抵抗オプション・レジスタ7 ...	95
PU12	: プルアップ抵抗オプション・レジスタ12 ...	95
PU14	: プルアップ抵抗オプション・レジスタ14 ...	95

[R]

RCM	: 内蔵発振モード・レジスタ ...	101
RESF	: リセット・コントロール・フラグ・レジスタ ...	366
RXB0	: 受信バッファ・レジスタ0 ...	254
RXB6	: 受信バッファ・レジスタ6 ...	280

[S]

SIO10	: シリアルI/Oシフト・レジスタ10 ...	312
SOTB10	: 送信バッファ・レジスタ10 ...	312

[T]

TCL50	: タイマ・クロック選択レジスタ50 ...	166
TCL51	: タイマ・クロック選択レジスタ51 ...	166
TM00	: 16ビット・タイマ・カウンタ00 ...	126
TM50	: 8ビット・タイマ・カウンタ50 ...	164
TM51	: 8ビット・タイマ・カウンタ51 ...	164
TMC00	: 16ビット・タイマ・モード・コントロール・レジスタ00 ...	129
TMC50	: 8ビット・タイマ・モード・コントロール・レジスタ50 ...	168
TMC51	: 8ビット・タイマ・モード・コントロール・レジスタ51 ...	168
TMCYC1	: 8ビット・タイマHキャリア・コントロール・レジスタ1 ...	189
TMHMD0	: 8ビット・タイマHモード・レジスタ0 ...	186
TMHMD1	: 8ビット・タイマHモード・レジスタ1 ...	186
TOC00	: 16ビット・タイマ出力コントロール・レジスタ00 ...	132
TXB6	: 送信バッファ・レジスタ6 ...	280
TXS0	: 送信シフト・レジスタ0 ...	254

[W]

WDTE	: ウォッチドッグ・タイマ・イネーブル・レジスタ ...	218
WDTM	: ウォッチドッグ・タイマ・モード・レジスタ ...	217
WTM	: 時計用タイマ動作モード・レジスタ ...	209

付録D 注意事項一覧

本書に記載されている注意事項の一覧です。

なお、表内の「分類（ハード/ソフト）」の区別は、次のとおりです。

ハード：マイコン内部/外部のハードウェアについての注意事項

ソフト：レジスタの設定やプログラムなどソフトウェアについての注意事項

(1/18)

章	分類	機能	機能の詳細	注意事項	頁
第1章	ハード	端子処理	-	AV _{ss} 端子はV _{ss} に接続してください。	p.19
第2章	ハード	端子機能	P31端子	μPD78F0124HDは、誤動作を防ぐため、リセット後にP31を必ずプルダウンしてください。	p.36
第3章	ソフト	メモリ空間	IMS：メモリ・サイズ切り替えレジスタ	メモリ・サイズ切り替えレジスタ（IMS）の初期値は内部メモリ容量にかかわらず、78K0/KD1+すべての製品において一定（IMS = CFH）となっています。したがって、各製品ごとに次に示す値を必ず設定してください。また、78K0/KD1+を78K0/KD1のマスクROM製品のプログラム評価用として使用する場合も、同様に次に示す値を設定してください。 μPD780121 : 42H μPD78F0122H, 780122 : 44H μPD78F0123H, 780123 : C6H μPD78F0124H, 78F0124HD, 780124 : C8H	p.42
			SFR領域：特殊機能レジスタ	SFRが割り付けられていないアドレスにアクセスしないでください。	p.48
			SP：スタック・ポインタ	SPの内容はRESET入力により、不定になりますので、必ずスタック使用前にイニシャライズしてください。	p.54
第4章	ソフト	ポート機能	P10, P11, P12	P10/SCK10/TxD0, P11/SI10/RxD0, P12/SO10を汎用ポートとして使用する場合、シリアル・クロック選択レジスタ10（CSIC10）とシリアル・クロック選択レジスタ10（CSI10）は初期状態と同じ設定にしてください。	p.79
	ハード		P31	μPD78F0124HDは、誤動作を防ぐため、リセット後にP31を必ずプルダウンしてください。	p.85
	ソフト		-	1ビット・メモリ操作命令の場合、操作対象は1ビットですが、ポートを8ビット単位でアクセスします。 したがって、入力/出力が混在しているポートでは、操作対象のビット以外でも入力に指定されている端子の出力ラッチの内容が不定になります。	p.96
第5章	ソフト	-	PCC：プロセッサ・クロック・コントロール・レジスタ（PCC）	ビット3には、必ず0を設定してください。	p.100
		内蔵発振	RCM：内蔵発振モード・レジスタ	RSTOPを設定するとき、メイン・クロック・モード・レジスタ（MCM）のビット1（MCS）が1であることを必ず確認してください。	p.101

章	分類	機能	機能の詳細	注意事項	頁	
第5章	ハード	メイン・クロック	MCM: メイン・クロック・モード・レジスタ	CPUへの供給クロックに内蔵発振クロックを選択する場合, 周辺ハードウェアには, 内蔵発振回路出力 (fx) の分周クロックが供給されます (fx = 240 kHz (TYP.) となります)。内蔵発振クロックによる周辺ハードウェアの動作保証はできませんので, CPUへの供給クロックに内蔵発振クロックを選択する場合は, 周辺ハードウェアを使用しないでください。また, CPUへの供給クロックを高速システム・クロックから内蔵発振クロックに切り替える場合は, 周辺ハードウェアを停止したあとに行ってください。ただし次の周辺ハードウェアはCPUが内蔵発振クロックで動作している場合でも使用可能です。 <ul style="list-style-type: none"> ・ウォッチドッグ・タイマ ・クロック・モニタ ・8ビット・タイマH1のカウント・クロックに「fr/2⁷」を選択時 ・クロック・ソースに外部クロックを選択している周辺ハードウェア (ただし, TM00の外部カウント・クロック選択時 (TI000端子の有効エッジ) は除く)	p.102	
		ソフト	サブシステム・クロック	サブシステム・クロック動作から高速システム・クロック動作へ切り替える (プロセッサ・クロック・コントロール・レジスタ (PCC) のビット4 (CSS) 10) の場合は, 必ずMCS = 1, MCM0 = 1の状態で行ってください。	p.102	
	ハード	メイン・クロック	MOC: メイン・OSCコントロール・レジスタ	MSTOPを設定するとき, メイン・クロック・モード・レジスタ (MCM) のビット1 (MCS) が0であることを必ず確認してください。	p.103	
		サブシステム・クロック		CPUがサブシステム・クロックで動作しているときに高速システム・クロック発振を停止する場合は, プロセッサ・クロック・コントロール・レジスタ (PCC) のビット7 (MCC) を1にしてください	p.103	
	ハード	メイン・クロック	OSTC: 発振安定時間カウンタ状態レジスタ	上記時間経過後, MOST11から順番に“1”となっていき, そのまま“1”を保持します。	p.104	
				CPUクロックが内蔵発振クロック時に, STOPモードに入り, 解除するときは, 発振安定時間を次のように設定してください。 <ul style="list-style-type: none"> ・期待するOSTCの発振安定時間 OSTSで設定する発振安定時間 発振安定時間カウンタはOSTSで設定した発振安定時間までしかカウントしません。したがって, STOPモード解除後のOSTCは, OSTSで設定している発振安定時間までのステータスしかセットされないので注意してください。	p.104	
	ハード	ソフト	OSTS: 発振安定時間選択レジスタ	STOPモード解除時のウエイト時間は, RESET入力による場合も, 割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間 (下図a) は含みません。	p.104	
				CPUクロックが高速システム・クロック時にSTOPモードへ移行する場合は, STOP命令を実行する前にOSTSを設定してください。 OSTSの設定は, OSTCで期待する発振安定時間が経過したことを確認したあとに行ってください。 CPUクロックが内蔵発振クロック時に, STOPモードに入り, 解除するときは, 発振安定時間を次のように設定してください。 <ul style="list-style-type: none"> ・期待するOSTCの発振安定時間 OSTSで設定する発振安定時間 発振安定時間カウンタはOSTSで設定した発振安定時間までしかカウントしません。したがって, STOPモード解除後のOSTCは, OSTSで設定している発振安定時間までのステータスしかセットされないので注意してください。	p.105	
	ハード	ハード	高速システム・クロック発振回路, サブシステム・クロック発振回路	STOPモード解除時のウエイト時間は, RESET入力による場合も, 割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間 (下図a) は含みません。	p.105	
				高速システム・クロック発振回路およびサブシステム・クロック発振回路を使用する場合は, 配線容量などの影響を避けるために, 図5-8, 5-9の破線の部分を次のように配線してください。 <ul style="list-style-type: none"> ・配線は極力短くする。 ・他の信号線と交差させない。また, 変化する大電流が流れる線と接近させない。 ・発振回路のコンデンサの接地点は, 常にV_{SS}と同電位となるようにする。大電流が流れるグランド・パターンに接地しない。 ・発振回路から信号を取り出さない。 特に, サブシステム・クロック発振回路は, 低消費電力にするために増幅度の低い回路になっています。	p.107	
		ハード	プリスケラ	-	CPUへの供給クロックに内蔵発振クロックを選択する場合, 内蔵発振回路出力を分周して, 各種クロックを生成します (fx = 240 kHz (TYP.))。	p.109

章	分類	機能	機能の詳細	注意事項	頁
第5章	ソフト	内蔵発振	-	RSTOPの設定は、オプション・バイトで内蔵発振器を「ソフトウェアにより停止可能」時にのみ有効です。	p.116
				最大時間を計算する場合は、 $f_r = 120 \text{ kHz}$ で行ってください。	p.117
	CPUクロック	-	CPUクロックの分周の選択 (PCC0-PCC2) と高速システム・クロックからサブシステム・クロックへの切り替え (CSSを0 1) を同時に設定しないでください。 ただし、CPUクロックの分周の選択 (PCC0-PCC2) とサブシステム・クロックから高速システム・クロックへの切り替え (CSSを1 0) は同時に設定可能です。 CPUが内蔵発振クロックで動作している場合、次の値は設定禁止です。 ・CSS, PCC2, PCC1, PCC0 = 0, 0, 1, 0 ・CSS, PCC2, PCC1, PCC0 = 0, 0, 1, 1 ・CSS, PCC2, PCC1, PCC0 = 0, 1, 0, 0	p.118	
第6章	ソフト	16ビット・タイマ・イベント・カウンタ00 (TM00)	CR000 : 16ビット・タイマ・キャプチャ/コンペア・レジスタ000	TM00とCR000の一致でクリア&スタート・モードの場合、CR000には0000H以外の値を設定してください。	p.127
				フリー・ランニング・モードおよびTI000端子の有効エッジのクリア・モードにおいて、CR000に0000Hを設定した場合は、TM00のオーバフロー (FFFFH) 後、0000Hから0001Hになるときに割り込み要求 (INTTM000) を発生します。またTM00とCR000の一致後、TI010端子の有効エッジ検出後、ワンショット・トリガによるクリア後にINTTM000を発生します。	p.127
				TI010端子の有効エッジを使用するときは、P01をタイマ出力 (TO00) 端子としては使用できません。また、TO00端子を使用するときは、TI010端子の有効エッジは使用できません。	p.127
				CR000をキャプチャ・レジスタとして使用時、レジスタ・リード期間とキャプチャ・トリガの入力が競合した場合、リード・データは不定となります (キャプチャ・データ自体は正常値)。また、タイマのカウント停止とキャプチャ・トリガの入力が競合した場合、キャプチャ・データは不定となります。	p.127
	ハード			TM00動作中にCR000を書き換えしないでください。	p.127 136,140, 151
	ソフト		CR010 : 16ビット・タイマ・キャプチャ/コンペア・レジスタ010	CR010レジスタに0000Hを設定した場合は、TM00のオーバフロー (FFFFH) 後、0000Hから0001Hになるときに割り込み要求 (INTTM010) を発生します。またTM00とCR010の一致後、TI000端子の有効エッジ検出後、ワンショット・トリガによるクリア後にINTTM010を発生します。	p.128
	ハード			CR010をキャプチャ・レジスタとして使用時、レジスタ・リード期間とキャプチャ・トリガの入力が競合した場合、リード・データは不定となります (キャプチャ・データ自体は正常値)。 また、カウント停止の入力とキャプチャ・トリガの入力が競合した場合、キャプチャ・データは不定となります。	p.128
	ソフト			TM00動作中にCR010を書き換えることができます。詳細は図6-15の注意2を参照してください。	p.128
			TMC00 : 16ビット・タイマ・モード・コントロール・レジスタ00	16ビット・タイマ・カウンタ00 (TM00) は、TMC002, TMC003に0, 0 (動作停止モード) 以外の値を設定した時点で動作を開始します。動作を停止させるには、TMC002, TMC003に0, 0を設定してください。 OVF00フラグ以外のビットには、タイマ動作を停止してから書き込んでください。	p.129
				TI000/P00端子の有効エッジは、プリスケアラ・モード・レジスタ00 (PRM00) で設定します。	p.130
			TM00とCR000の一致でクリア&スタート、TI000端子の有効エッジでクリア&スタート、フリー・ランニングのいずれかのモードを選択した場合、CR000の設定値がFFFFHで、TM00の値がFFFFHから0000Hに変化するとき、OVF00フラグが1に設定されます。	p.130	
		CRC00 : キャプチャ/コンペア・コントロール・レジスタ00	CRC00は、必ずタイマ動作を停止させてから設定してください。	p.131	
			16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) で、TM00とCR000の一致でクリア&スタート・モードを選択したとき、CR000をキャプチャ・レジスタに指定しないでください。	p.131	

章	分類	機能	機能の詳細	注意事項	頁
第6章	ハード	16ビット・タイマノイベント・カウンタ00	CRC00：キャプチャノコンペア・コントロール・レジスタ00	キャプチャを確実にを行うためのキャプチャ・トリガは、プリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロックの2周期分より長いパルスが必要とします。	p.131
	ソフト	タ00 (TM00)	TOC00：16ビット・タイマ出力コントロール・レジスタ00	TOC004以外は、必ずタイマ動作を停止させてから設定してください。 LVS00, LVR00は読み出すと、0になっています。 OSPT00は、データ設定後に自動的にクリアされますので、読み出すと0になっています。 OSPT00は、ワンショット・パルス出力モード以外でセット(1)しないでください。	p.133 p.133 p.133 p.133
	ハード			OSPT00に連続してライトするとき、プリスケアラ・モード・レジスタ00 (PRM00) を選択したカウント・クロック2周期分以上のライト間隔が必要です。	p.133
	ソフト			TOE00より先にLVS00に“1”をセットしないでください。または、LVS00とTOE00に同時に“1”をセットしないでください。 次の、の設定は同時に行わないでください。また設定は次の手順で行ってください。 TOC001, TOC004, TOE00, OSPE00の設定：タイマ出力動作の設定 LVS00, LVR00の設定：タイマ出力FFの設定	p.133 p.133
	ハード		PRM00：プリスケアラ・モード・レジスタ00	CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合、16ビット・タイマノイベント・カウンタ00の動作は保証されません。また外部クロックの場合も、CPUへの供給クロックに内蔵発振クロックを選択する場合、ノイズ除去のためのサンプリング・クロックに内蔵発振クロックが供給されるため、同様に16ビット・タイマノイベント・カウンタ00の動作は保証されません。	p.134
	ソフト			PRM00は、必ずタイマ動作を停止させてからデータを設定してください。 カウント・クロックにTI000端子の有効エッジを設定する場合、TI000端子の有効エッジでクリア&スタート・モードおよびキャプチャ・トリガに設定しないでください。 システム・リセット直後にTI000端子またはTI010端子がハイ・レベルの場合、TI000端子またはTI010端子の有効エッジを立ち上がりまたは両エッジに指定し、16ビット・タイマ・カウンタ00 (TM00) の動作を許可すると、その直後に立ち上がりエッジを検出します。TI000端子またはTI010端子をプルアップしている場合などは注意してください。ただし、動作を停止させたあとの再動作許可時にTI000端子またはTI010端子がハイ・レベルの場合は、立ち上がりエッジは検出されません。	p.134 p.134 p.135
	ハード			TI010端子の有効エッジを使用するときは、P01をタイマ出力 (TO00) 端子としては使用できません。また、TO00端子を使用するときは、TI010端子の有効エッジは使用できません。	p.135
	ソフト		CR010：16ビット・タイマ・キャプチャノコンペア・レジスタ010	動作中にデューティの値 (CR010レジスタ) を変更する場合は、図6-15 PPG出力動作のタイミングの注意2を参照してください。	p.138
			CR000, CR010：16ビット・タイマ・キャプチャノコンペア・レジスタ000, 010	CR000とCR010には次の範囲の値を設定してください。 0000H CR010 < CR000 FFFFH PPG出力によって生成されるパルスの周期は (CR000の設定値 + 1)、デューティは (CR010の設定値 + 1) / (CR000の設定値 + 1) になります。	p.139 p.139
			PPG出力	PPG出力動作において、TM00の動作中にパルス幅を変更する (CR010を書き換える) 場合は、次の手順で行ってください。 TM00とCR010の一致によるタイマ出力反転動作を禁止する (TOC004 = 0) INTTM010の割り込みを禁止する (TMMK010 = 1) CR010を書き換える TM00のカウント・クロックの1周期分をウエイトする TM00とCR010の一致によるタイマ出力反転動作を許可する (TOC004 = 1) INTTM010の割り込み要求フラグをクリアする (TMIF010 = 0) INTTM010の割り込みを許可する (TMMK010 = 0)	p.140
			パルス幅測定	キャプチャ・レジスタを2本使用する場合は、TI000およびTI010端子の設定を行ってください。	p.141

章	分類	機能	機能の詳細	注意事項	頁	
第6章	ソフト	16ビット・タイマ/イベント・カウンタ00 (TM00)	外部イベント・カウンタ	外部イベント・カウンタのカウント値を読み出す場合は、TM00を読み出してください。	p.150	
			ワンショット・パルス出力 : ソフトウェア・トリガ	ワンショット・パルスを出力しているときは、OSPT00ビットを1にセットしないでください。 再度ワンショット・パルスを出力したいときは、現在のワンショット・パルス出力が終了したあとで行ってください。	p.153	
	ハード			16ビット・タイマ/イベント・カウンタ00のワンショット・パルス出力をソフトウェア・トリガで使用する場合、TI000端子またはその兼用ポート端子のレベルを変化させないでください。 この場合でも外部トリガは有効となっているので、TI000端子またはその兼用ポート端子のレベルでもタイマがクリア&スタートしてしまい、意図しないタイミングでパルスが出力されてしまいます。	p.153	
				CR000レジスタとCR010レジスタに0000Hを設定しないでください。	p.154	
	ソフト			16ビット・タイマ・カウンタ00は、TMC003, TMC002ビットに00 (動作停止モード) 以外の値を設定した時点で動作を開始します。	p.155	
				ワンショット・パルス出力 : 外部トリガ	ワンショット・パルスを出力しているときに、再度外部トリガが発生しても無視されません。	p.155
	ハード			CR000レジスタとCR010レジスタに0000Hを設定しないでください。	p.156	
				16ビット・タイマ・カウンタ00は、TMC003, TMC002ビットに00 (動作停止モード) 以外の値を設定した時点で動作を開始します。	p.157	
	ソフト			タイマ・スタート時の誤差	タイマ・スタート後、一致信号が発生するまでの時間は、最大で1クロック分の誤差が生じます。これはカウント・クロックに対して16ビット・タイマ・カウンタ00 (TM00) が非同期でスタートするためです。	p.158
				16ビット・タイマ・キャプチャ/コンペア・レジスタの設定	TM00とCR000の一致でクリア&スタート・モードの場合、16ビット・タイマ・キャプチャ/コンペア・レジスタ000 (CR000) には、0000H以外の値を設定してください。したがって、外部イベント・カウンタとして使用时、1パルスのカウント動作はできません	p.158
	ハード			キャプチャ・レジスタのデータ保持タイミング	16ビット・タイマ/イベント・カウンタ00停止後の、16ビット・タイマ・キャプチャ/コンペア・レジスタ000, 010 (CR000, CR010) の値は保証されません。	p.158
				有効エッジの設定	TI000端子の有効エッジは、16ビット・タイマ・モード・コントロール・レジスタ00 (TMC00) のビット2, 3 (TMC002, TMC003) に0, 0を設定し、タイマ動作を停止させたあとに設定してください。有効エッジは、プリスケアラ・モード・レジスタ00 (PRM00) のビット4, 5 (ES000, ES001) で設定します。	p.158
	ソフト			ワンショット・パルス出力 : ソフトウェア・トリガ	ワンショット・パルスを出力しているときは、OSPT00ビットを1にセットしないでください。再度ワンショット・パルスを出力したいときは、CR000レジスタとの一致割り込みであるINTTM000, またはCR010レジスタとの一致割り込みであるINTTM010が発生したあとに行ってください。	p.158
				ワンショット・パルス出力 : 外部トリガ	ワンショット・パルスを出力しているときに、再度、外部トリガが発生しても無視されます。	p.158
	ハード			ワンショット・パルス出力機能について	16ビット・タイマ/イベント・カウンタ00のワンショット・パルス出力をソフトウェア・トリガで使用する場合、TI000端子またはその兼用ポート端子のレベルを変化させないでください。 この場合でも外部トリガは有効となっているので、TI000端子またはその兼用ポート端子のレベルでもタイマがクリア&スタートしてしまい、意図しないタイミングでパルスが出力されてしまいます。	p.158
				ソフト		OVF00フラグの動作
	TM00がオーパフロー後、次のカウント・クロックがカウントされる前 (TM00が0001Hになる前) にOVF00フラグをクリアしても、再度セットされ、クリアは無効となります。	p.159				

章	分類	機能	機能の詳細	注意事項	頁		
第6章	ソフト	16ビット・タイマ/イベント・カウンタ00 (TM00)	競合動作	16ビット・タイマ・キャプチャ/コンペア・レジスタ (CR000/CR010) のリード期間とキャプチャ・トリガ入力が競合 (CR000/CR010はキャプチャ・レジスタとして使用) する場合は、キャプチャ・トリガ入力が優先されます。CR000/CR010のリード・データは不定となります。	p.159		
			タイマ動作	16ビット・タイマ・カウンタ00 (TM00) をリードしても、16ビット・タイマ・キャプチャ/コンペア・レジスタ010 (CR010) にはキャプチャしません。	p.160		
				CPUの動作モードに関係なく、タイマが停止していると、TI000/TI010端子への入力信号は受け付けられません。	p.160		
			キャプチャ動作	カウント・クロックにTI000端子の有効エッジを指定した場合、TI000端子をトリガに指定したキャプチャ・レジスタは正常に動作できません。	p.160		
				確実にキャプチャするためのキャプチャ・トリガは、プリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロックの2周期分より長いパルスが必要とします。	p.160		
			キャプチャ動作はカウント・クロックの立ち下がりで行われますが、割り込み要求入力 (INTTM000/INTTM010) は次のカウント・クロックの立ち上がりで発生します。	p.160			
	コンペア動作	コンペア・モードに設定したCR000/CR010は、キャプチャ・トリガが入力されてもキャプチャ動作を行いません	p.160				
	ハード	エッジ検出	システム・リセット直後にTI000端子またはTI010端子がハイ・レベルの場合、TI000端子またはTI010端子の有効エッジを立ち上がりまたは両エッジに指定し、16ビット・タイマ・カウンタ00 (TM00) の動作を許可すると、その直後に立ち上がりエッジを検出します。TI000端子またはTI010端子をプルアップしている場合などは注意してください。ただし、動作を停止させたあとの再動作許可時にTI000端子またはTI010端子がハイ・レベルの場合は、立ち上がりエッジは検出されません。	p.161			
			TI000端子の有効エッジをカウント・クロックで使用する場合とキャプチャ・トリガとして使用する場合とで、ノイズ除去のためのサンプリング・クロックが異なります。前者はfxで、後者はプリスケアラ・モード・レジスタ00 (PRM00) で選択したカウント・クロックでサンプリングします。有効エッジをサンプリングして、有効レベルを2回検出することで始めてキャプチャ動作するため、短いパルス幅のノイズを除去できます。	p.161			
			8ビット・タイマ/イベント・カウンタ5n	CR5n : 8ビット・タイマ・コンペア・レジスタ5n	TM5nとCR5nの一致でクリア&スタート・モード (TMC5n6 = 0) 時は、動作中にCR5nに異なる値を書き込まないでください。	p.165	
			ハード	タ50, 51 (TM50, TM51)	TCL50 : タイマ・クロック選択レジスタ50	CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合、8ビット・タイマ/イベント・カウンタ50の動作は保証されません。	p.166
						TCL50を同一データ以外に書き換える場合は、いったんタイマ動作を停止させてから書き換えてください。	p.166
ソフト			タ50, 51 (TM50, TM51)	TCL50 : タイマ・クロック選択レジスタ50	ビット3-7には必ず“0”を設定してください。	p.166	
	TCL51 : タイマ・クロック選択レジスタ51	CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合、8ビット・タイマ/イベント・カウンタ51の動作は保証されません。			p.167		
	TCL51を同一データ以外に書き換える場合は、いったんタイマ動作を停止させてから書き換えてください。	p.167					
	ビット3-7には必ず“0”を設定してください。	p.167					
	TMC5n : 8ビット・タイマ・モード・コントロール・レジスタ5n	LVS5nとLVR5nの設定は、PWMモード時以外で有効になります。			p.170		
	次の ~ の設定は同時に行わないでください。また設定は次の手順で行ってください。 TMC5n1, TMC5n6を設定 : 動作モードの設定 出力を許可する場合、TOE5nを設定 : タイマ出力許可 LVS5n, LVR5nを設定 (注意1) : タイマF/Fの設定 TCE5nを設定	p.170					
TMC5n6を書き換える場合は、動作を停止してから行ってください。	p.170						

章	分類	機能	機能の詳細	注意事項	頁
第7章	ソフト	8ビット・タイマ/イベント・カウンタ50, 51 (TM50, TM51)	インターバル・タイマ/方形波出力	動作中にCR5nに異なる値を書き込まないでください。	p.172, 176
			PWM出力	PWMモード時は、CR5nの書き換え間隔をカウント・クロック (TCL5nで選択したクロック) の3カウント・クロック以上にしてください。 図7 - 15の から の間でCR5nからリードする場合、実際に動作する値と異なります (リード値: M, 実際のCR5nの値: N)。	p.177 p.180
	ハード	タイマ・スタート時の誤差	タイマ・スタート後、一致信号が発生するまでの時間は、最大で1クロック分の誤差が生じます。これは、カウント・クロックに対して8ビット・タイマ・カウンタ50, 51 (TM50, TM51) が非同期でスタートするためです。	p.181	
第8章	ソフト	8ビット・タイマH0, H1 (TMH0, TMH1)	CMP0n : 8ビット・タイマHコンペア・レジスタ0n	CMP0nは、タイマ・カウント動作中に値を書き換えることは禁止です。	p.185
			CMP1n : 8ビット・タイマHコンペア・レジスタ1n	PWM出力モードおよびキャリア・ジェネレータ・モードでは、タイマ・カウント動作停止 (TMHEn = 0) 設定後、タイマ・カウント動作を開始する (TMHEn = 1) 場合、必ずCMP1nを設定してください (CMP1nへの設定値が同値の場合でも、必ず再設定してください)。	p.185
	ハード	TMHMD0 : 8ビット・タイマHモード・レジスタ0	CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合、8ビット・タイマH0の動作は保証されません。	p.188	
			TMHE0 = 1のとき、TMHMD0の他のビットを設定することは禁止です。	p.188	
	ソフト	TMHMD0 : 8ビット・タイマHモード・レジスタ0	PWM出力モードでは、タイマ・カウント動作停止 (TMHE0 = 0) 設定後、タイマ・カウント動作を開始する (TMHE0 = 1) 場合、必ず8ビット・タイマHコンペア・レジスタ10 (CMP10) を設定してください (CMP10への設定値が同値の場合でも、必ず再設定してください)。	p.188	
	TMHMD1 : 8ビット・タイマHモード・レジスタ1		CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。カウント・クロックが内蔵発振クロックの場合、8ビット・タイマH1の動作は保証されません (CKS12, CKS11, CKS10 = 1, 0, 1 (fn/2 ⁷) 選択時を除く)。 TMHE1 = 1のとき、TMHMD1の他のビットを設定することは禁止です。	p.189 p.189	
	ハード	PWM出力	PWM出力モード時は、CMP1nレジスタを書き換えてからレジスタに転送するのに、動作クロック (TMHMDnレジスタのCKSn2-CKSn0ビットで選択された信号) の3クロック分を必要とします。	p.195	
			タイマ・カウント動作停止 (TMHEn = 0) 設定後、タイマ・カウント動作を開始する (TMHEn = 1) 場合、必ずCMP1nレジスタを設定してください (CMP1nレジスタへの設定値が同値の場合でも、必ず再設定してください)。 CMP1nレジスタの設定値 (M), CMP0nレジスタの設定値 (N) は、必ず次の範囲内にしてください。 00H CMP1n (M) < CMP0n (N) FFH	p.195 p.195	
	ソフト	キャリア・ジェネレータ・モード (TMH1のみ)	NRZB1ビットの値を書き換えてから2クロック目までに、再びNRZB1ビットの値を書き換えないでください。書き換えた場合のNRZB1ビットからNRZ1ビットへの転送動作の保証はできません。	p.201	
			8ビット・タイマ/イベント・カウンタ51をキャリア・ジェネレータ・モードで使用する場合、 のタイミングで割り込みが発生します。8ビット・タイマ/イベント・カウンタ51をキャリア・ジェネレータ・モード以外で使用する場合は、割り込み発生タイミングが異なります。	p.201	
タイマ・カウント動作停止 (TMHE1 = 0) 設定後、タイマ・カウント動作を開始する (TMHE1 = 1) 場合、必ずCMP11レジスタを説明してください (CMP11レジスタへの設定値が同値の場合でも、必ず再設定してください)。			p.203		

章	分類	機能	機能の詳細	注意事項	頁			
第8章	ソフト	8ビット・タイマH0, H1(TMH0, TMH1)	キャリア・ジェネレータ・モード (TMH1のみ)	TMH1のカウンタ・クロック周波数をTM51のカウンタ・クロック周波数の6倍以上になるように設定してください。	p.203			
				CMP01, CMP11のレジスタの値は、01H-FFHの範囲で設定してください。	p.203			
				キャリア・ジェネレータ・モード時は、CMP11レジスタを書き換えてから、実際にレジスタに転送するのに動作クロック (TMHMD1レジスタのCKS12-CKS10で選択された信号) の3クロック分を必要とします。	p.203			
				RMC1ビットの設定はカウンタ動作開始前に必ず設定してください。	p.203			
第9章	ソフト	時計用タイマ	WTM: 時計用タイマ動作モード・レジスタ	時計用タイマ動作中に、カウンタ・クロック、インターバル時間の変更 (WTMのビット4-7 (WTM4-WTM7) で設定) をしないでください。	p.210			
	ハード	割り込み要求	時計用タイマ・モード・コントロール・レジスタ (WTM) で時計用タイマおよび5ビット・カウンタを動作許可 (WTMのビット0 (WTM0) およびビット1 (WTM1) を1にセット) したとき、設定後の最初の割り込み要求 (INTWT) までの時間は、正確にWTMのビット2, 3 (WTM2, WTM3) の設定時間にはなりません。2回目以降は設定時間ごとにINTWT信号が発生します。	p.213				
第10章	ソフト	ウォッチドッグ・タイマ	WDTM: ウォッチドッグ・タイマ・モード・レジスタ	WDTMにデータを書き込むと、ウェイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、WDTMにデータを書き込まないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。	p.217			
				ビット7, 6, 5にはそれぞれ“0” “1” “1”を設定してください (オプション・バイトで「内蔵発振器は停止不可」を選択した場合は、違う値を書いても無視されます)。	p.217			
				リセット解除後、WDTMへの書き込みは8ビット・メモリ操作命令で1回のみ行うことができます。2回目の書き込みを実行しようとした場合、その時点で内部リセット信号が発生します。ただし、ウォッチドッグ・タイマのソース・クロックが停止している場合は、ウォッチドッグ・タイマのソース・クロックが再び動作開始した時点で、内部リセット信号が発生します。	p.218			
				WDTMは1ビット・メモリ操作命令では設定できません。	p.218			
				オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択し、WDCS4を1に設定してウォッチドッグ・タイマを停止させた場合、再びWDCS4を0にクリアしてもウォッチドッグ・タイマは動作しません。また内部リセット信号も発生しません。	p.218			
				WDTE: ウォッチドッグ・タイマ・イネーブル・レジスタ	WDTEに“ACH”以外の値を書き込んだ場合、内部リセット信号が発生します。ただし、ウォッチドッグ・タイマのソース・クロックが停止している場合は、ウォッチドッグ・タイマのソース・クロックが再び動作開始した時点で、内部リセット信号が発生します。	p.218		
	ハード	オプション・バイトで「内蔵発振器は停止不可」を選択した場合	このモードでは、STOP命令実行時でも絶対にウォッチドッグ・タイマの動作を停止できません。8ビット・タイマH1 (TMH1) はカウンタ・ソースに内蔵発振クロックの分周を選択できますので、STOP命令実行後はウォッチドッグ・タイマのオーパフロー発生前にTMH1の割り込み要求を使用して、ウォッチドッグ・タイマをクリアしてください。この処理を行わない場合は、STOP命令実行後、ウォッチドッグ・タイマのオーパフローが発生した時点で内部リセット信号が発生します。	p.220				
				オプション・バイトで「内蔵発振器はソフトウェアにより停止可能」を選択した場合	このモードでは、HALT/STOP命令実行時のウォッチドッグ・タイマ動作は停止します。HALT/STOPモード解除後、HALT/STOP命令実行前にWDTMで設定したウォッチドッグ・タイマの動作クロックでカウンタを再開します。このとき、カウンタはクリア (0) されず、値を保持します。	p.221		
				ソフト	A/Dコンバータ	ADM: A/Dコンバータ・モード・レジスタ	FR0-FR2を同一データ以外に書き換える場合は、いったんA/D変換動作を停止させたのちに行ってください。	p.233
							A/Dコンバータのサンプリング時間とA/D変換開始遅延時間については、12.6 A/Dコンバータの注意事項の (11) を参照してください。	p.233

章	分類	機能	機能の詳細	注意事項	頁
第12章	ソフト	A/Dコンバータ	ADM: A/Dコンバータ・モード・レジスタ	ADMにデータを書き込むと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ADMにデータを書き込まないでください。詳細は第31章 ウエイトに関する注意事項を参照してください。	p.233
			ADS: アナログ入力チャンネル指定レジスタ	ビット3-7には必ず0を設定してください。 ADSにデータを書き込むと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ADSにデータを書き込まないでください。詳細は第31章 ウエイトに関する注意事項を参照してください。	p.234
		ADCR: A/D変換結果レジスタ	A/Dコンバータ・モード・レジスタ(ADM)、アナログ入力チャンネル指定レジスタ(ADS)に対して書き込み動作を行ったとき、ADCRの内容は不定となることがあります。変換結果は、変換動作終了後、ADM, ADSに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されることがあります。	p.234	
			ADCRからデータを読み出すと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ADCRからデータを読み出さないでください。詳細は第31章 ウエイトに関する注意事項を参照してください。	p.234	
		PFM: パワーフェイル比較モード・レジスタ	PFMにデータを書き込むと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、PFMにデータを書き込まないでください。詳細は第31章 ウエイトに関する注意事項を参照してください。	p.235	
		PFT: パワーフェイル比較しきい値レジスタ	PFTにデータを書き込むと、ウエイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、PFTにデータを書き込まないでください。詳細は第31章 ウエイトに関する注意事項を参照してください。	p.235	
		A/D変換動作	から までの間は14 μ s以上空けてください。	p.241	
			と の順番が逆でも問題ありません。	p.241	
			は省略可能です。ただし、この場合には のあとの1回目のA/D変換結果は使用しないでください。	p.241	
			から までの時間は、ADMのビット5-3 (FR2-FR0) で設定した変換時間とは異なります。から までの時間が、FR2-FR0で設定した変換時間となります。	p.241	
		パワーフェイル検出機能	から までの間は14 μ s以上空けてください。	p.242	
			, , の順番が入れ替わっても問題ありません。	p.242	
			パワーフェイル機能を使用する場合, を省略することはできません。	p.242	
			から までの時間は、ADMのビット5-3 (FR2-FR0) で設定した変換時間とは異なります。から までの時間が、FR2-FR0で設定した変換時間となります。	p.242	
		ハード	スタンバイ・モード時の動作電流	A/Dコンバータは、スタンバイ・モード時には動作が停止します。このときA/Dコンバータ・モード・レジスタ (ADM) のビット7 (ADCS) = 0、およびビット0 (ADCE) = 0にすることにより、動作電流を低減させることができます (図12-2を参照)。	p.246
			ANI0-ANI7 入力範囲	ANI0-ANI7入力電圧は規格の範囲内でご使用ください。特にAV _{REF} 以上、AV _{SS} 以下 (絶対最大定格の範囲内でも) の電圧が入力されると、そのチャンネルの変換値が不定となります。また、ほかのチャンネルの変換値にも影響を与えることがあります。	p.246
		ソフト	競合動作	変換終了時のA/D変換結果レジスタ (ADCR) ライトと命令によるADCRリードとの競合は、ADCRリードが優先されます。リードしたあと、新しい変換結果がADCRにライトされます。	p.246
変換終了時のADCRライトとA/Dコンバータ・モード・レジスタ (ADM) ライト、またはアナログ入力チャンネル指定レジスタ (ADS) ライトの競合は、ADMまたはADSへのライトが優先されます。ADCRへのライトはされません。また、変換終了割り込み信号 (INTAD) も発生しません。	p.246				
ハード	ノイズ対策	10ビット分解能を保つためには、AV _{REF} 、ANI0-ANI7端子へのノイズに注意する必要があります。アナログ入力源の出カインピーダンスが高いほど影響が大きくなりますので、ノイズを低減するために図12-19のようにCを外付けすることを推奨します。	p.246		
	ANI0/P20-ANI7/P27	アナログ入力 (ANI0-ANI7) 端子は入力ポート (P20-P27) 端子と兼用になっています。ANI0-ANI7のいずれかを選択してA/D変換をする場合、変換中にポート2に対してアクセスしないでください。変換分解能が低下することがあります。	p.247		
	A/D変換中の端子に隣接する端子へデジタル・パルスを印加すると、カップリング・ノイズによってA/D変換値が期待どおりに得られないこともあります。したがって、A/D変換中の端子に隣接する端子へのパルス印加はしないようにしてください。	p.247			

章	分類	機能	機能の詳細	注意事項	頁	
第12章	ハード	A/Dコンバータ	ANI0-ANI7 端子の入ラインピーダンス	このA/Dコンバータでは、変換時間の約1/6程度の間、内部のサンプリング・コンデンサに充電して、サンプリングを行っています。したがって、サンプリング中以外にはリーク電流だけであり、サンプリング中にはコンデンサに充電するための電流も流れるので、入力インピーダンスは変動して意味がありません。 ただし、十分にサンプリングするためには、アナログ入力源の出力インピーダンスを10 kΩ以下にするか、ANI0-ANI7端子に100 pF程度のコンデンサを付けることを推奨します（図12 - 19参照）。	p.247	
			AV _{REF} 端子の入ラインピーダンス	AV _{REF} 端子とAV _{SS} 端子の間には数十kΩの直列抵抗ストリングが接続されています。したがって、基準電圧源の出力インピーダンスが高い場合、AV _{REF} 端子とAV _{SS} 端子の間の直列抵抗ストリングと直列接続することになり、基準電圧の誤差が大きくなります。	p.247	
	ソフト		割り込み要求フラグ (ADIF)	アナログ入力チャネル指定レジスタ (ADS) を変更しても割り込み要求フラグ (ADIF) はクリアされません。 したがって、A/D変換中にアナログ入力端子の変更を行った場合、ADS書き換え直前に、変更前のアナログ入力に対するA/D変換結果およびADIFがセットされている場合があります。ADS書き換え直後にADIFを読み出すと、変換後のアナログ入力に対するA/D変換が終了していないにもかかわらずADIFがセットされていることとなりますので注意してください。また、A/D変換を一度停止させて再開する場合は、再開する前にADIFをクリアしてください。	p.248	
			A/D変換スタート直後の変換結果	ADCEビット = 1にしてから、14 μs以内にADCSビット = 1にした場合、もしくはADCEビット = 0の状態、ADCSビット = 1にした場合は、A/D変換動作をスタートした直後のA/D変換値は定格を満たさないことがあります。A/D変換終了割り込み要求 (INTAD) をポーリングし、最初の変換結果を廃棄するなどの対策を行ってください。	p.248	
			A/D変換結果レジスタ (ADCR) の読み出し	A/Dコンバータ・モード・レジスタ (ADM)、アナログ入力チャネル指定レジスタ (ADS) に対して書き込み動作を行ったとき、ADCRの内容は不定となることがあります。変換結果は、変換動作終了後、ADM、ADSに対して書き込み動作を行う前に読み出してください。上記以外のタイミングでは、正しい変換結果が読み出されないことがあります。	p.248	
			A/Dコンバータのサンプリング時間とA/D変換開始遅延時間	A/Dコンバータのサンプリング時間は、A/Dコンバータ・モード・レジスタ (ADM) の設定値によって異なります。また、A/Dコンバータを動作許可してから実際にサンプリングが行われるまで遅延時間が存在します。 A/D変換時間を厳密に必要なとするセットの場合、図12 - 21と表12 - 3に示す内容をご注意ください。	p.249	
	ソフト		ウェイトが発生するレジスタ	CPUがサブシステム・クロックで動作し、かつ高速システム・クロックが発振を停止しているときに、ADCRレジスタからデータの読み出しを、ADM、ADS、PFM、PFTレジスタへデータの書き込みをしないでください。	p.249	
	第13章	ソフト	シリアル・インタフェースUART0	UARTモード	シリアル・インタフェースUART0への供給クロックが停止しない場合（例：HALTモード）では、正常動作が続きます。シリアル・インタフェースUART0への供給クロックが停止する場合（例：STOPモード）では、各レジスタは、クロック停止直前の値を保持したまま動作を停止します。TxD0端子出力も同様に、クロック停止直前の値を保持し出力します。ただし、クロック供給再開後の動作は保証していないので、再開後はPOWER0 = 0、RXE0 = 0、TXE0 = 0となるように回路をリセットしてください。	p.251
				通信開始する場合、POWER0 = 1に設定後、TXE0 = 1（送信）またはRXE0 = 1（受信）に設定してください。	p.251	
				TXE0とRXE0は、BRGC0で設定した基本クロック (f _{XCLK0}) により、同期化されています。再び送信動作または受信動作を許可する場合は、TXE0 = 0またはRXE0 = 0に設定してから基本クロック2クロック以降にTXE0 = 1またはRXE0 = 1を設定してください。基本クロック2クロック以内に設定すると、送信回路または受信回路を初期化できない場合があります。	p.251	
TXS0: 送信シフト・レジスタ0				TXS0に送信データを書き込んでから送信完了割り込み信号 (INTST0) が発生するまで、次の送信データを書き込まないでください。	p.254	
ASIM0: アシクロナス・シリアル・インタフェース動作モード・レジスタ0				起動時はPOWER0 = 1にしてから、TXE0 = 1としてください。動作を停止するときにはTXE0 = 0にしてから、POWER0 = 0としてください。	p.256	
起動時はPOWER0 = 1にしてから、RXE0 = 1としてください。動作を停止するときにはRXE0 = 0にしてから、POWER0 = 0としてください。				p.256		

章	分類	機能	機能の詳細	注意事項	頁		
第13章	ソフト	シリアル・インタフェース UART0	ASIM0: アシクロナス・シリアル・インタフェース動作モード・レジスタ0	RxD0端子にハイ・レベルが入力された状態でPOWER0 = 1 RXE0 = 1と設定してください。ロウ・レベルのときにPOWER0 = 1 RXE0 = 1と設定すると、受信を開始してしまいます。	p.256		
				TXE0とRXE0は、BRGC0で設定した基本クロック (fxCLK0) により、同期化されています。再び送信動作または受信動作を許可する場合は、TXE0 = 0またはRXE0 = 0に設定してから基本クロック2クロック以降にTXE0 = 1またはRXE0 = 1を設定してください。基本クロック2クロック以内に設定すると、送信回路または受信回路を初期化できない場合があります。	p.256		
				PS01, PS00, CL0ビットを書き換えるときは、TXE0, RXE0ビットをクリア(0)してから行ってください。	p.256		
				SL0ビットを書き換えるときは、TXE0をクリア(0)してから行ってください。また、受信は常に「ストップ・ビット数 = 1」として動作するので、SL0ビットの設定値の影響は受けません。	p.256		
				ビット0には必ず1を設定してください。	p.256		
			ASIS0: アシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0	PE0ビットの動作は、アシクロナス・シリアル・インタフェース動作モード・レジスタ0 (ASIM0) のPS01, PS00ビットの設定値により異なります。	p.257		
				受信データのストップ・ビットはストップ・ビット数に関係なく最初の1ビットだけをチェックします。	p.257		
				オーバラン・エラーが発生した場合、次の受信データは受信バッファ・レジスタ0 (RXB0) には書き込まれず、データは破棄されます。	p.257		
				ASIS0からデータを読み出すと、ウェイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ASIS0からデータを読み出さないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。	p.257		
			ハード	ソフト	BRGC0: ポーレート・ジェネレータ・コントロール・レジスタ0	CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。基本クロックが内蔵発振クロックの場合、シリアル・インタフェースUART0の動作は保証されません。	p.259
						MDL04-MDL00ビットを書き換える場合は、ASIM0レジスタのビット6 (TXE0) = 0, ビット5 (RXE0) = 0にしてから行ってください。	p.259
			ハード	ソフト		5ビット・カウンタの出力クロックをさらに1/2分周したものが、ポーレート値となります。	p.259
			ソフト		POWER0, TXE0, RXE0: ASIM0のビット7, 6, 5	動作停止モードにするときはTXE0 = 0, RXE0 = 0にしてから、POWER0 = 0 にしてください。	p.260
						起動時はPOWER0 = 1にしてから、TXE0 = 1, RXE0 = 1にしてください。	
					UARTモード	ポート・モード・レジスタとポート・レジスタの設定手順は、通信相手との関係を考慮して、行ってください。	p.261
UART送信	TXS0に送信データを書き込んでから送信完了割り込み信号 (INTST0) が発生するまで、次の送信データを書き込まないでください。	p.264					
UART受信	受信エラー発生時にも受信バッファ・レジスタ0 (RXB0) は必ず読み出してください。RXB0を読み出さないと、次のデータ受信時にオーバラン・エラーが発生し、いつまでも受信エラーの状態が続いてしまいます。	p.265					
	受信は、常に「ストップ・ビット数 = 1」として動作します。2ビット目のストップ・ビットは、無視されます。	p.265					
	RXB0を読み出す前に、必ずアシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ0 (ASIS0) を読み出してください。	p.265					
ポーレートの誤差	送信時のポーレート誤差は、受信先の許容誤差以内にしてください。	p.269					
	受信時のポーレート誤差は、(4) 受信時の許容ポーレート範囲で示す範囲を満たすようにしてください。	p.269					
受信時の許容ポーレート範囲	受信時のポーレート誤差は、下記に示す算出式を使用して、必ず許容誤差範囲内になるように設定してください。	p.270					

章	分類	機能	機能の詳細	注意事項	頁
第14章	ハード	シリアル・インタフェースUART6	UARTモード	TxD6出力反転機能は、送信側だけ反転して受信側は反転しないので、TxD6出力反転機能を使用する場合、相手側も反転レベルで受信してください。	p.273
				シリアル・インタフェースUART6への供給クロックが停止しない場合（例：HALTモード）では、正常動作が続きます。シリアル・インタフェースUART6への供給クロックが停止する場合（例：STOPモード）では、各レジスタは、クロック停止直前の値を保持したまま動作を停止します。TxD6端子出力も同様に、クロック停止直前の値を保持し出力します。ただし、クロック供給再開後の動作は保証していないので、再開後はPOWER6 = 0, RXE6 = 0, TXE6 = 0となるように回路をリセットしてください。	p.273
				連続送信の場合、ストップ・ビットから次のスタート・ビットまでの通信タイミングが通常よりマクロの動作クロックの2クロック分伸びます。ただし、受信側はスタート・ビットの検出により、タイミングの初期化を行うので通信結果には影響しません。また、LINに搭載する場合は連続送信機能を使用しないでください。	p.273
			TXB6：送信バッファ・レジスタ6	アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6（ASIF6）のビット1（TXBF6）が1のとき、TXB6にデータを書き込まないでください。	p.280
			通信動作中（アシンクロナス・シリアル・インタフェース動作モード・レジスタ6（ASIM6）のビット7（POWER6）= 1、かつビット6（TXE6）= 1/ASIM6のビット7（POWER6）= 1、かつビット5（RXE6）= 1）に、ソフトウェアでTXB6へのリフレッシュ（同値書き込み）動作を行わないでください。	p.280	
			ASIM6：アシンクロナス・シリアル・インタフェース動作モード・レジスタ6	起動時はPOWER6 = 1にしてから、TXE6 = 1としてください。動作を停止するときにはTXE6 = 0にしてから、POWER6 = 0としてください。	p.282
				起動時はPOWER6 = 1にしてから、RXE6 = 1としてください。動作を停止するときにはRXE6 = 0にしてから、POWER6 = 0としてください。	p.282
				RxD6端子にハイ・レベルが入力された状態でPOWER6 = 1 RXE6 = 1と設定してください。ロウ・レベルのときにPOWER6 = 1 RXE6 = 1と設定すると、受信を開始してしまいます。	p.282
				PS61, PS60, CL6ビットを書き換えるときは、TXE6, RXE6ビットをクリア（0）してから行ってください。	p.282
				LINに搭載する場合、PS61, PS60ビットを0に固定してください。	p.282
	SL6ビットを書き換えるときは、TXE6 = 0にしてから行ってください。また、受信は常に“ストップ・ビット数 = 1”として動作するので、SL6ビットの設定値の影響は受けません。	p.282			
	ISRM6ビットを書き換えるときは、RXE6 = 0にしてから行ってください。	p.282			
	ASIS6：アシンクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6	PE6ビットの動作は、アシンクロナス・シリアル・インタフェース動作モード・レジスタ6（ASIM6）のPS61, PS60ビットの設定値により異なります。		p.283	
	受信データのストップ・ビットはストップ・ビット数に関係なく最初の1ビットだけをチェックします。	p.283			
	オーバーラン・エラーが発生した場合、次の受信データは受信バッファ・レジスタ6（RXB6）には書き込まれず、データは破棄されます。	p.283			
	ASIS6からデータを読み出すと、ウェイトが発生します。またCPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止しているときに、ASIS6からデータを読み出さないでください。詳細は第31章 ウェイトに関する注意事項を参照してください。	p.283			
	ASIF6：アシンクロナス・シリアル・インタフェース送信ステータス・レジスタ6	連続送信を行う場合は、最初の送信データ（1バイト目）をTXB6レジスタに書き込んだあと、必ずTXBF6フラグが“0”であることを確認してから次の送信データ（2バイト目）をTXB6レジスタに書き込んでください。TXBF6フラグが“1”のときにTXB6レジスタにデータを書き込んだ場合の送信データは保証できません。	p.284		
		連続送信完了時に送信ユニットを初期化する場合は、送信完了割り込み発生後に、必ずTXSF6フラグが“0”であることを確認してから初期化を実行してください。TXSF6フラグが“1”のときに初期化を実行した場合の送信データは保証できません。	p.284		
	ハード	CKSR6：クロック選択レジスタ6	CPUへの供給クロックに内蔵発振クロックを選択する場合、カウント・クロックに内蔵発振回路の分周クロックが供給されます。基本クロックが内蔵発振クロックの場合、シリアル・インタフェースUART6の動作は保証されません。	p.285	
			TPS63-TPS60を書き換える場合は、POWER6 = 0としてから行ってください。	p.286	
ソフト					

章	分類	機能	機能の詳細	注意事項	頁			
第14章	ソフト ハード	シリアル・インタフェース・UART6	BRGC6: ポーレート・ジェネレータ・コントロール・レジスタ6	MDL67-MDL60ビットを書き換える場合は、ASIM6レジスタのビット6 (TXE6) = 0、ビット5 (RXE6) = 0にしてから行ってください。	p.286			
				8ビット・カウンタの出力クロックをさらに1/2分周したものが、ポーレート値となります。	p.286			
	ソフト		ASICL6: アシクロナス・シリアル・インタフェース・コントロール・レジスタ6	通信動作中 (ASIM6のビット7 (POWER6) = 1、かつビット6 (TXE6) = 1/ASIM6のビット7 (POWER6) = 1、かつビット5 (RXE6) = 1) に、ソフトウェアでASICL6へのリフレッシュ動作 (同値書き込み) を行うことができます。ただし、通信終了時 (割り込み信号発生) にASICL6のビット6 (SBRT6) がクリア (0) されるため、リフレッシュ動作により、通信が起動するので注意してください。	p.287			
				SBF受信エラー時には、再びSBF受信モードに戻してください。SBRF6フラグの状態は保持 (1) されます。	p.288			
				SBRT6ビットは、ASIM6のビット7 (POWER6) = 1、かつビット5 (RXE6) = 1としてからセット (1) にしてください。	p.288			
				SBRT6ビットのリード値は常に0です。SBF受信正常終了後、SBRT6は自動的にクリア (0) されます。	p.288			
				SBTT6ビットは、ASIM6のビット7 (POWER6) = 1、かつビット6 (TXE6) = 1としてからセット (1) にしてください。	p.288			
				SBTT6ビットのリード値は常に0です。SBF送信終了後、SBTT6は自動的にクリア (0) されます。	p.288			
				DIR6, TXDLV6ビットを書き換えるときは、TXE6, RXE6ビットをクリア (0) にしてから行ってください。	p.288			
				78K0/KD1のマスクROM製品のプログラム評価用として使用する場合は、SBTT6, SBL62, SBL61, SBL60ビットに0, 1, 0, 1を設定してください。	p.288			
				ソフト		POWER6, TXE6, RXE6: ASIM6のビット7, 6, 5	動作停止モードにするときは、TXE6 = 0, RXE6 = 0にしてから、POWER6 = 0 にしてください。起動時はPOWER6 = 1 にしてから、TXE6 = 1, RXE6 = 1にしてください。	p.290
							UARTモード	ポート・モード・レジスタとポート・レジスタの設定手順は、通信相手との関係を考慮して、行ってください。
	パリティの種類と動作	LINに搭載する場合、PS61, PS60ビットを0に固定してください。	p.294					
	連続送信	連続送信でASIF6レジスタのTXBF6, TXSF6フラグは、「10」「11」「01」と変化します。そのため、ステータスを確認する場合は、TXBF6, TXSF6フラグの組み合わせで判断しないでください。連続送信を行う場合はTXBF6フラグのみを読み出してください。	p.296					
		LINに搭載する場合、連続送信機能を使用することはできません。必ずアシクロナス・シリアル・インタフェース送信ステータス・レジスタ6 (ASIF6) が00Hになっていることを確認してから、送信バッファ・レジスタ6 (TXB6) に送信データを書き込んでください。	p.296					
	連続送信時のTXBF6: ASIF6のビット1	連続送信を行う場合は、最初の送信データ (1バイト目) をTXB6レジスタに書き込んだあと、必ずTXBF6フラグが“0”であることを確認してから次の送信データ (2バイト目) をTXB6レジスタに書き込んでください。TXBF6フラグが“1”のときにTXB6レジスタにデータを書き込んだ場合の送信データは保証できません。	p.297					
	連続送信時のTXSF6: ASIF6のビット1	連続送信完了時に送信ユニットを初期化する場合、送信完了割り込み発生後に、必ずTXSF6フラグが“0”であることを確認してから初期化を実行してください。TXSF6フラグが“1”のときに初期化を実行した場合の送信データは保証できません。	p.297					
		連続送信時には、1データ・フレーム送信後のINTST6割り込み処理を実行する前に次の送信が完了してしまうオーバーラン・エラーが発生する可能性があります。オーバーラン・エラーは送信データ数をカウントできるプログラムを組み込むこととTXSF6フラグを参照することで検出できます。	p.297					
	通常受信			受信エラー発生時にも受信バッファ・レジスタ6 (RXB6) は必ず読み出してください。RXB6を読み出さないと、次のデータ受信時にオーバーラン・エラーが発生し、いつまでも受信エラーの状態が続いてしまいます。	p.301			
				受信は、常に「ストップ・ビット数 = 1」として動作します。2ビット目のストップ・ビットは、無視されます。	p.301			
RXB6を読み出す前に、必ずアシクロナス・シリアル・インタフェース受信エラー・ステータス・レジスタ6 (ASIS6) を読み出してください。				p.301				

章	分類	機能	機能の詳細	注意事項	頁
第14章	ソフト	シリアル・インタフェース UART6	シリアル・クロックの生成	送信時のボー・レート誤差は、受信先の許容誤差以内にしてください。	p.307
				受信時のボー・レート誤差は、(4)受信時の許容ボー・レート範囲で示す範囲を満たすようにしてください。	p.307
			受信時の許容ボー・レート範囲	受信時のボー・レート誤差は、下記に示す算出式を使用して、必ず許容誤差範囲内になるように設定してください。	p.308
第15章	ソフト	シリアル・インタフェース CSI10	SOTB10:送信バッファ・レジスタ10	CSOT10 = 1 (シリアル通信中) のとき、SOTB10へのアクセスは行わないでください。	p.312
			SIO10:シリアルI/Oソフト・レジスタ10	CSOT10 = 1 (シリアル通信中) のとき、SIO10へのアクセスは行わないでください。	p.312
			CSIM10:シリアル動作モード・レジスタ10	ビット5には必ず0を設定してください。	p.313
	ハード	CSIC10:シリアル・クロック選択レジスタ10	CPUへの供給クロックに内蔵発振クロックを選択している場合、シリアル・クロックに内蔵発振回路の分周クロックが供給されます。このとき、シリアル・インタフェースCSI10の動作は保証されません。	p.315	
			CSIE10 = 1 (動作許可) のとき、CSIC10への書き込みを行わないでください。	p.315	
			P10/SCK10/TxD0, P11/SI10/RxD0, P12/SO10を汎用ポートとして使用する場合、CSIC10を初期状態と同じ状態(00H)にしてください。	p.315	
			リセット後のデータ・クロックの位相タイプは、タイプ1になります。	p.315	
	ソフト	3線式シリアルI/Oモード 通信動作	ポート・モード・レジスタとポート・レジスタの設定手順は、通信相手との関係を考慮して、行ってください。	p.318	
			CSOT10 = 1 (シリアル通信中) のとき、コントロール・レジスタとデータ・レジスタにアクセスしないでください。	p.320	
			SO10出力	TRMD10, DAP10, DIR10に値を書き込むと、SO10の出力値が変わります。	p.325
第16章	ソフト	割り込み	IF1L:割り込み要求フラグ・レジスタ	IF1Lのビット7には、必ず0を設定してください。	p.331
			IF0L, IF0H, IF1L:割り込み要求フラグ・レジスタ	タイマ、シリアル・インタフェース、A/Dコンバータなどをスタンバイ解除後に動作させる場合、いったん割り込み要求フラグをクリアしてから動作させてください。ノイズなどにより割り込み要求フラグがセットされる場合があります。	p.331
				割り込み要求フラグ・レジスタのフラグ操作には、1ビット・メモリ操作命令 (CLR1) を使用してください。C言語での記述の場合は、コンパイルされたアセンブラが1ビット・メモリ操作命令 (CLR1) になっている必要があるため、「IF0L.0 = 0;」や「_asm("clr1 IF0L, 0");」のようなビット操作命令を使用してください。 なお、C言語で「IF0L &= 0xfe;」のように8ビット・メモリ操作命令で記述した場合、コンパイルすると3命令のアセンブラになります。 mov a, IF0L and a, #0FEH mov IF0L, a この場合、「mov a, IF0L」後から「mov IF0L, a」の間のタイミングで、同一の割り込み要求フラグ・レジスタ (IF0L) の他ビットの要求フラグがセット (1) されても、「mov IF0L, a」でクリア (0) されます。したがって、C言語で8ビット・メモリ操作命令を使用する場合は注意が必要です。	p.332
			MK1L:割り込みマスク・フラグ・レジスタ	MK1Lのビット7には、必ず1を設定してください。	p.332
			PR1L:優先順位指定フラグ・レジスタ	PR1Lのビット7には、必ず1を設定してください。	p.333
	EGP, EGN:外部割り込み立ち上がり、立ち下がりエッジ許可レジスタ	外部割り込み機能からポート機能に切り替える場合に、エッジ検出を行う可能性があるため、EGPnとEGNnを0に設定してからポート・モードに切り替えてください。	p.334		

章	分類	機能	機能の詳細	注意事項	頁
第16章	ソフト	割り込み	ソフトウェア割り込み要求の受け付け	ソフトウェア割り込みからの復帰にRETI命令を使用しないでください。	p.339
			割り込み要求の保留	BRK命令は、上述の割り込み要求の保留命令ではありません。しかしBRK命令の実行により起動するソフトウェア割り込みでは、IEフラグが0にクリアされます。したがって、BRK命令実行中にマスク可能割り込み要求が発生しても、割り込み要求を受け付けません。	p.342
第17章	ソフト	キー割り込み機能	KRM：キー・リターン・モード・レジスタ	KRM0-KRM7のうち使用するビットに1を設定する場合、それに対応するブルアップ抵抗レジスタ7 (PU7) のビット0-7 (PU70-PU77) に1を設定してください。	p.344
				KRMを変更すると、割り込み要求フラグがセットされる場合があります。したがって、あらかじめ割り込みを禁止してKRMレジスタを変更し、割り込み要求フラグをクリアしてから、割り込みを許可してください。	p.344
				キー割り込みモードで使用していないビットは通常ポートとして使用可能です。	p.344
第18章	ソフト	スタンバイ機能	-	RSTOPの設定は、オプション・バイトにて内蔵発振器を「ソフトウェアにより停止可能」時にのみ有効です。	p.345
				STOPモードはCPUが高速システム・クロックまたは内蔵発振クロックで動作しているときのみ使用できます。HALTモードはCPUが高速システム・クロック、内蔵発振クロック、サブシステム・クロックのいずれかの動作状態でも使用できます。ただし、内蔵発振クロック動作時にSTOP命令を実行した場合、高速システム・クロック発振回路は停止しますが、内蔵発振回路は停止しません。	p.346
				STOPモードに移行するとき、必ず周辺ハードウェアの動作を停止させたのち、STOP命令を実行してください。	p.346
	ハード	-	STOPモード、HALTモード	A/Dコンバータ部の動作電流を低減させるためには、A/Dコンバータ・モード・レジスタ (ADM) のビット7 (ADCS) を0にクリアし、A/D変換動作を停止させてから、HALT命令またはSTOP命令を実行してください。	p.346
			STOPモード	STOPモード設定前に内蔵発振回路が動作している場合、STOPモードでは内蔵発振クロックの発振を停止することはできません。ただしCPUクロックが内蔵発振クロックの場合、STOP動作解除後17/r _r (s) 間はCPU動作停止になります。	p.346
	ソフト	-	OSTC：発振安定時間カウンタ状態レジスタ	上記時間経過後、MOST11から順番に“1”となっていく、そのまま“1”を保持します。	p.347
			CPUクロックが内蔵発振クロック時に、STOPモードに入り、解除するときは、発振安定時間を次のように設定してください。 ・期待するOSTCの発振安定時間 OSTCで設定する発振安定時間 発振安定時間カウンタはOSTCで設定した発振安定時間までしかカウントしません。したがって、STOPモード解除後のOSTCは、OSTCで設定している発振安定時間までのステータスしかセットされないので注意してください。	p.347	
	ハード	-	STOPモード解除時のウェイト時間は、RESET入力による場合も、割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間 (下図a) は含みません。	p.347	
			OSTS：発振安定時間選択レジスタ	CPUクロックが高速システム・クロック時にSTOPモードへ移行する場合は、STOP命令を実行する前にOSTSを設定してください。	p.348
				OSTSの設定は、OSTCで期待する発振安定時間が経過したことを確認したあとに行ってください。	p.348
ソフト	-	CPUクロックが内蔵発振クロック時に、STOPモードに入り、解除するときは、発振安定時間を次のように設定してください。 ・期待するOSTCの発振安定時間 OSTCで設定する発振安定時間 発振安定時間カウンタはOSTSで設定した発振安定時間までしかカウントしません。したがって、STOPモード解除後のOSTCは、OSTSで設定している発振安定時間までのステータスしかセットされないので注意してください。	p.348		
		STOPモード解除時のウェイト時間は、RESET入力による場合も、割り込み発生による場合もSTOPモード解除後クロック発振を開始するまでの時間 (下図a) は含みません。	p.348		
ソフト	-	STOPモードの設定および動作状態	スタンバイ・モードの解除に割り込み要求信号が用いられるため、割り込み要求フラグがセット、割り込みマスク・フラグがリセットされている割り込みソースがある場合には、スタンバイ・モードに入ってもただちに解除されます。したがって、STOPモードの場合はSTOP命令実行後すぐにHALTモードに入り発振安定時間選択レジスタ (OSTS) による設定時間だけウェイトしたあと動作モードに戻ります。	p.354	

章	分類	機能	機能の詳細	注意事項	頁	
第19章	ハード	リセット機能	-	外部リセットを行う場合、RESET端子に10 μ s以上のロウ・レベルを入力してください。	p.359	
				リセット入力中は、高速システム・クロック、内蔵発振クロックともに発振を停止します。	p.359	
				リセットでSTOPモードを解除するとき、リセット入力中はSTOPモード時の内容を保持します。ただし、ポート端子は、P130はロウ・レベル出力に、それ以外はハイ・インピーダンスとなります。	p.359	
				LVI回路の内部リセットの場合、LVI回路はリセットされません。	p.360	
		ウォッチドッグ・タイマのオーバフローによるリセット・タイミング	ウォッチドッグ・タイマの内部リセットの場合、ウォッチドッグ・タイマもリセットされます。	p.361		
	ソフト	RESF：リセット・コントロール・フラグ・レジスタ	1ビット・メモリ操作命令でデータを読み出さないでください。	p.366		
第20章	ソフト	クロック・モニタ	CLM：クロック・モニタ・モード・レジスタ	一度ビット0 (CLME) をセット (1) したら、RESET入力または内部リセット信号以外ではクリア (0) することはできません。	p.368	
				クロック・モニタによるリセットが発生した場合、CLMEは0になり、リセット・コントロール・フラグ・レジスタ (RESF) のビット1 (CLMRF) がセット (1) されます。	p.368	
第21章	ソフト ハード	パワーオン・クリア回路 (POC)	パワーオン・クリア回路の機能	POC回路で内部リセット信号が発生した場合、リセット・コントロール・フラグ・レジスタ (RESF) がクリア (00H) されます。	p.374	
				内蔵発振クロックまたはサブシステム・クロック使用時の電源電圧はV _{DD} = 2.0 ~ 5.5 Vですが、POC回路の検出電圧 (V _{POC}) が2.1 V \pm 0.1 Vのため、2.2 ~ 5.5 Vの電圧範囲で使用してください。	p.374	
				(A1) 水準品の場合、内蔵発振クロック使用時の電源電圧はV _{DD} = 2.0 ~ 5.5 Vですが、POC回路の検出電圧 (V _{POC}) が2.0 ~ 2.25 Vのため、2.25 ~ 5.5 Vの電圧範囲で使用してください。	p.374	
	ソフト	パワーオン・クリア回路の注意事項	電源電圧 (V _{DD}) がPOC検出電圧 (V _{POC}) 付近で、ある期間ふらつくような構成のシステムでは、リセット状態 / リセット解除状態を繰り返すことがあります。次のように処置をすることによって、リセット解除からマイコン動作開始までの時間を任意に設定できます。	p.376		
第22章	ソフト	低電圧検出回路 (LVI)	LVIM：低電圧検出レジスタ	LVIを停止する場合は、次のいずれかの手順を行ってください。 ・8ビット・メモリ操作命令の場合：LVIMに“00H”を書き込む ・1ビット・メモリ操作命令の場合：LVIONをクリア (0)	p.380	
				LVIS：低電圧検出レベル選択レジスタ	ビット4-7には必ず“0”を設定してください。 (A1) 水準品では、POC解除後、電源電圧 (V _{DD}) が設定した検出電圧 (V _{LVI}) を越えてから、すべてのポート端子をクリアしてください。	p.381
				リセットとして使用する場合	は必ず行ってください。LVIMK = 0になっている場合、の処理を行った時点で割り込みが発生する場合があります。 LVIM = 1とした時点で、「電源電圧 (V _{DD}) 検出電圧 (V _{LVI})」であれば内部リセット信号は発生しません。	p.382
				低電圧検出回路の注意事項	電源電圧 (V _{DD}) がLVI検出電圧 (V _{LVI}) 付近で、ある期間ふらつくような構成のシステムでは、低電圧検出回路の使用方法により、次のような動作となります。 (1) リセットとして使用する場合 リセット状態 / リセット解除状態を繰り返すことがあります。 後述の処置 (a) に示す処理を行うことにより、リセット解除からマイコン動作開始までの時間を任意に設定できます。 (2) 割り込みとして使用する場合 割り込み要求が頻繁に発生することがあります。後述の処置 (b) に示す処理を行うようにしてください。	p.386

章	分類	機能	機能の詳細	注意事項	頁
第23章	ソフト	オブション・バイト	0084H/1084H	オンチップ・ディバグ機能を搭載していない製品 (μ PD78F0122, 78F0123H, 78F0124H) は、必ず0084Hに00H (オンチップ・ディバグ動作禁止) を設定してください。また、ブート・スワップ時は、0084Hと1084Hが切り替わるので、あらかじめ1084Hにも00Hを設定してください。	p.390
				オンチップ・ディバグ機能を搭載している製品 (μ PD78F0124HD) で、オンチップ・ディバグ機能を使用する場合は、0084Hに02Hまたは03Hを設定してください。また、ブート・スワップ時は、0084Hと1084Hが切り替わるので、あらかじめ1084Hにも0084Hと同じ値を設定してください。	p.390
			0081H/1081H, 0082H/1082H, 0083H/1083H	0081H, 0082H, 0083H (ブート・スワップ使用時は0081H/1081H, 0082H/1082H, 0083H/1083H) には、必ず00Hを設定してください。	p.390
			0080H/1080H	LSROSC = 0 (ソフトウェアにより停止可能) の場合、内蔵発振モード・レジスタ (RCM) のビット0 (RSTOP) の設定に関係なく、HALT/STOPモード時では、ウォッチドッグ・タイマにカウント・クロックは供給されません。 ただし、低速内蔵発振クロックで8ビット・タイマH1が動作している場合は、HALT/STOPモード時でも、8ビット・タイマH1にカウント・クロックが供給されます。 ビット1-7には、必ず0を書き込んでください。	p.391
第24章	ハード ソフト	フラッシュ・メモリ	-	フラッシュ・メモリ製品とマスクROM製品では、ノイズ耐量やノイズ輻射が異なります。試作から量産の過程でフラッシュ・メモリ製品からマスクROM製品への置き換えを検討される場合は、マスクROM製品のCS製品 (ES製品ではなく) で十分に評価してください。	p.393
			IMS: メモリ・サイズ切り替えレジスタ	IMSの初期値 (CFH) は設定禁止です。必ず初期設定で各製品ごとに表24 - 2に示す値を設定してください。また、78K0/KD1+を78K0/KD1のマスクROM製品のプログラム評価用として使用する場合も、同様に表24 - 2に示す値を設定してください。	p.394
			UART6	UART6選択時、受信クロックは、FLMD0パルス受信後に専用フラッシュ・ライタから送られてくるリセット・コマンドを基準に計算します。	p.409
			FLPMC: フラッシュ・プログラミング・モード・コントロール・レジスタ	フラッシュ・メモリの書き込みおよび消去が終了するまで、必ずFWEDISを0にしてください。 通常モード時は、必ずFWEDIS = 1にしてください。	p.413
				FLSPM1とFLSPM0は、内蔵RAMに分歧してから、操作を行ってください。フラッシュ・メモリのアドレス指定は、FLSPM1 = 0のときはCPUからのアドレス信号、FLSPM1 = 1のときは、書き込みのファームウェアの設定値になります。また、オンボード・モード時には、FLSPM1とFLSPM0の指定は無視されます。	p.413
第25章	ソフト ハード	オンチップ・ディバグ機能	μ PD78F0124HD	μ PD78F0124HDはオンチップ・ディバグ機能搭載品です。オンチップ・ディバグ機能使用后、フラッシュ・メモリの書き換え回数の制限の観点から、信頼性について保証できないため、量産用としては使用しないでください。またクレーム受け付け対象外の製品です。	p.422
			X1, X2端子使用時	オンチップ・ディバグ時は、X1端子よりクロック入力します。 X1, X2端子を使用する場合、P31端子を外部でプルダウンしてください。	p.422
第27・28章	ハード	電気的特性 (標準品, (A) 水準品)	μ PD78F0124HD	μ PD78F0124HDはオンチップ・ディバグ機能搭載品です。オンチップ・ディバグ機能使用后、フラッシュ・メモリの書き換え回数の制限の観点から、信頼性について保証できないため、量産用としては使用しないでください。またクレーム受け付け対象外の製品です。	p.438
			絶対最大定格	各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。	p.438 454
			高速システム・クロック発振回路	高速システム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。 ・配線は極力短くする。 ・他の信号線と交差させない。 ・変化する大電流が流れる線に接近させない。 ・発振回路のコンデンサの接地点は、常にV _{SS} と同電位になるようにする。 ・大電流が流れるグラウンド・パターンに接地しない。 ・発振回路から信号を取り出さない。	p.439 455

章	分類	機能	機能の詳細	注意事項	頁
第27章 ・ 28章	ハード	電气的特性 (標準品, (A)水準品)	高速システム・クロック発振回路	リセット解除後は、内蔵発振クロックによりCPUが起動されるため、高速システム・クロックの発振安定時間を発振安定時間カウンタ状態レジスタ (OSTC) で確認してください。また使用する発振子で発振安定時間を十分に評価してから、OSTCレジスタ、発振安定時間選択レジスタ (OSTS) の発振安定時間を決定してください。	p.439 455
			推奨発振回路定数	この発振回路定数は発振子メーカーによる特定の環境下での評価に基づく参考値です。実アプリケーションにおいて発振回路特性の最適化が必要な場合は、実装回路上での評価を発振子メーカーに依頼してください。また、発振電圧、発振周波数はあくまで発振回路特性を示すものであり、78K0/KD1+の内部動作条件についてはDC、AC特性の規格内で使用してください。	p.440
			サブシステム・クロック発振回路	サブシステム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を次のように配線してください。 ・配線は極力短くする。 ・他の信号線と交差させない。 ・変化する大電流が流れる線に接近させない。 ・発振回路のコンデンサの接地点は、常にV _{SS} と同電位になるようにする。 ・大電流が流れるグラウンド・パターンに接地しない。 ・発振回路から信号を取り出さない。	p.441 456
				サブシステム・クロック発振回路は、低消費電力にするために増幅度の低い回路になっており、ノイズによる誤動作が高速システム・クロック発振回路よりも起こりやすくなっています。したがって、サブシステム・クロックを使用する場合は、配線方法について特にご注意ください。	p.441 456
第30章	ハード	半田付け推奨条件	-	半田付け方式の併用は避けください (ただし、端子部分加熱方式は除く)。	p.469, 470
第31章	ソフト	ウエイト	-	CPUがサブシステム・クロックで動作し、かつ高速システム・クロックが停止 (MCC = 1) しているときに、上記の対象レジスタにウエイト要求が発生するアクセス方法で、アクセスしないでください。	p.472

付録E 改版履歴

E.1 本版で改訂された主な箇所

箇所	内容
全般	(A) 水準品, (A1) 水準品の品名, 仕様, および場合分けを追加 シリアル動作モード・レジスタ (CSIM10), シリアル・クロック選択レジスタ (CSIC10) の注, 注意を変更
p.16	1.1 特徴に注3を追加
p.18	1.3 オータ情報を変更
p.28	1.7 機能概要 (1/2) に注3を追加
p.29	1.7 機能概要 (2/2) に注3を追加
p.43	図3-1 メモリ・マップ (μ PD78F0122H) を変更
p.44	図3-2 メモリ・マップ (μ PD78F0123H) を変更
p.45	図3-3 メモリ・マップ (μ PD78F0124H) を変更
p.46	図3-4 メモリ・マップ (μ PD78F0124HD) を変更
p.52	図3-8 データ・メモリとアドレッシングの対応 (μ PD78F0124HD) の注1, 2を変更
p.100	図5-2 プロセッサ・クロック・コントロール・レジスタ (PCC) のフォーマットに注5を追加
p.101	表5-2 CPUクロックと最小命令実行時間の関係に注2を追加
p.117	表5-5 内蔵発振クロックと高速システム・クロックの切り替えに要する最大時間に注を追加
p.230	図12-2 直列抵抗ストリングの回路構成を変更
p.246	12.6 (1) スタンバイ・モード時の動作電流についての記述を変更
p.374	21.1 パワーオン・クリア回路の機能に注意3を追加
p.381	図22-3 低電圧検出レベル選択レジスタ (LVIS) のフォーマットの注を変更, 注意2を追加
p.390	第23章 オプション・バイトを改訂
p.409	表24-7 通信方式一覧を変更
p.421	図24-22 メモリ・マップとブート領域 (4) μ PD78F0124HDの注1, 2を変更
p.422	第25章 オンチップ・ディバグ機能 (μ PD78F0124HDのみ) を改訂
p.438	第27章 電気的特性 (標準品, (A) 水準品) の絶対最大定格に「保存温度 (フラッシュ・メモリ・ブランク状態)」を追加
p.454	第28章 電気的特性 ((A1) 水準品) を追加
p.469	第30章 半田付け推奨条件を改訂

E.2 前版までの改版履歴

これまでの改版履歴を次に示します。なお、適用箇所は各版での章を示します。

版 数	前版からの改版内容	適用箇所
第2版	高速システム・クロック使用時の電源電圧範囲を2.5～5.5 Vに変更	全 般
	1.5 Kx1シリーズの展開を変更	第1章 概 説
	表2-2 各端子の入出力回路タイプのRESET端子の未使用時の推奨接続方法を変更	第2章 端子機能
	図3-4 メモリ・マップ(μ PD78F0124HD)を変更	第3章 CPUアーキテクチャ
	5.3 クロック発生回路を制御するレジスタの(6)発振安定時間選択レジスタに注意文を追加	第5章 クロック発生回路
	5.3 クロック発生回路を制御するレジスタの(7)システム・ウェイト制御レジスタを削除	
	図6-5 16ビット・タイマ・モード・コントロール・レジスタ00(TMC00)のフォーマットの割り込み要求発生に、キャプチャ・レジスタとして使用時の説明を追加	第6章 16ビット・タイマ/イベント・カウンタ00
	図6-8 プリスケアラ・モード・レジスタ00(PRM00)のフォーマットの注1を変更、注意4と5を修正	
	図7-5 タイマ・クロック選択レジスタ50(TCL50)のフォーマットの注を変更	第7章 8ビット・タイマ/イベント・カウンタ50, 51
	図7-6 タイマ・クロック選択レジスタ51(TCL51)のフォーマットの注を変更	
	図8-5 8ビット・タイマHモード・レジスタ0(TMHMD0)のフォーマットの注1を変更	第8章 8ビット・タイマH0, H1
	図8-6 8ビット・タイマHモード・レジスタ1(TMHMD1)のフォーマットの注を変更	
	9.4.1 時計用タイマとしての動作の誤差の値を修正	第9章 時計用タイマ
	表10-1 ウォッチドッグ・タイマの暴走検出時間を修正	第10章 ウォッチドッグ・タイマ
	図11-2 クロック出力選択レジスタ(CKS)のフォーマットに注を追加	第11章 クロック出力制御回路
	図13-4 ボー・レート・ジェネレータ・コントロール・レジスタ0(BRGC0)のフォーマットの注1を変更	第13章 シリアル・インタフェースUART0
	図14-8 クロック選択レジスタ6(CKSR6)のフォーマットの注1を変更	第14章 シリアル・インタフェースUART6
	14.4.2 アシンクロナス・シリアル・インタフェース(UART)モードの(h)SBF送信の説明を変更	
	図15-3 シリアル・クロック選択レジスタ10(CSIC10)のフォーマットの注を変更	第15章 シリアル・インタフェースCSI10
	18.1.2 スタンバイ機能を制御するレジスタの(2)発振安定時間選択レジスタに注意文を追加	第18章 スタンバイ機能
	図19-1 リセット機能のブロック図を変更	第19章 リセット機能
	図22-3 低電圧検出レベル選択レジスタ(LVIS)のフォーマットの注を変更	第22章 低電圧検出回路
	24.5.7 電源に説明を追加	第24章 フラッシュ・メモリ
ターゲット・スペックから正式スペックに改訂	第27章 電気的特性	
章を追加	第29章 半田付け推奨条件	
章を改訂	付録A 開発ツール	
	付録B ターゲット・システム設計上の注意	
章を追加	付録D 注意事項一覧	

【発行】

NECエレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部1753

電話（代表）：044(435)5111

—— お問い合わせ先 ——

【ホームページ】

NECエレクトロニクスの情報がインターネットでご覧になれます。

URL(アドレス) <http://www.necel.co.jp/>

【営業関係，技術関係お問い合わせ先】

半導体ホットライン

(電話：午前 9:00～12:00，午後 1:00～5:00)

電話 : 044-435-9494

E-mail : info@necel.com

【資料請求先】

NECエレクトロニクスのホームページよりダウンロードいただくか，NECエレクトロニクスの販売特約店へお申し付けください。
