

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

ユーザース・マニュアル

PFESiP[®] EP-1 Evaluation Board

オーダ情報編

[メ モ]

目次要約

第 1 章	イントロダクション	...	10
第 2 章	PFESiP EP-1 Evaluation Board のオーダ情報	...	13
第 3 章	開発ツールとミドルウェア	...	15

入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力が入力ノイズなどに起因して、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介して V_{DD} または GND に接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

初期化以前の状態

電源投入時、MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

電源投入切断順序

内部動作および外部インタフェースで異なる電源を使用するデバイスの場合、原則として内部電源を投入した後に外部電源を投入してください。切断の際には、原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により、内部素子に過電圧が印加され、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。

PFESiP, MICROSSP は、NEC エレクトロニクス株式会社の日本における登録商標です。

Xilinx のロゴ, Virtex は、米国 Xilinx Inc.の米国における登録商標です。

advicePLUS は、横河デジタルコンピュータ株式会社の日本における登録商標です。

本製品が外国為替及び外国貿易法の規定により規制貨物等に該当するかどうかは、ユーザ（仕様を決定した者）が判定してください。該当する場合、日本国外に輸出する際に、同法に基づき日本国政府の輸出許可が必要です。

- 本資料に記載されている内容は2008年8月現在のもので、今後、予告なく変更することがあります。量産設計の際には最新の個別データ・シート等をご参照ください。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は、本資料の誤りに関し、一切その責を負いません。
- 当社は、本資料に記載された当社製品の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、一切その責を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責を負いません。
- 当社は、当社製品の品質、信頼性の向上に努めておりますが、当社製品の不具合が完全に発生しないことを保証するものではありません。また、当社製品は耐放射線設計については行っていません。当社製品をお客様の機器にご使用の際には、当社製品の不具合の結果として、生命、身体および財産に対する損害や社会的損害を生じさせないように、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計を行ってください。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定していただく「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には、事前に当社販売窓口までお問い合わせください。

(注)

- (1) 本事項において使用されている「当社」とは、NECエレクトロニクス株式会社およびNECエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいう。
- (2) 本事項において使用されている「当社製品」とは、(1)において定義された当社の開発、製造製品をいう。

M8E0710J

はじめに

- 目 的** このマニュアルはPFESiP EP-1 Evaluation Boardのオプション選択を行うセレクション・ガイドです。
- 読 み 方** このマニュアルの読者には、電気、論理回路、マイクロコンピュータ、SRAM、ページROM、SDRAM に関する一般知識を必要とします。
- 凡 例**
- | | |
|-----------------|--|
| データ表記の重み | : 左が上位桁, 右が下位桁 |
| アクティブ・ロウの表記 | : xxxZ (端子, 信号名称のあとにZ) |
| 注 | : 本文中につけた注の説明 |
| 注意 | : 気をつけて読んでいただきたい内容 |
| 備考 | : 本文の補足説明 |
| 数の表記 | : 2進数 ... xxxx またはxxxxB
10進数 ... xxxx
16進数 ... xxxxH |
| 2 のべき数を示す接頭語 | : K (キロ) ... $2^{10} = 1024$ |
| (アドレス空間, メモリ容量) | M (メガ) ... $2^{20} = 1024^2$
G (ギガ) ... $2^{30} = 1024^3$ |
| データ・タイプ | : ワード ... 32ビット
ハーフワード ... 16ビット
バイト ... 8ビット |

関連資料

関係資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。

あらかじめ、ご了承ください。また各コアの開発・企画段階で資料を作成しているため、関連資料は個別のお客様向け資料の場合があります。

PFESiP EP-1 シリーズに関する資料

資料名	資料番号
V850E2 ユーザーズ・マニュアル アーキテクチャ編	U17135J
PFESiP EP-1 シリーズ 設計マニュアル	A19068J
PFESiP/V850EP1 ユーザーズ・マニュアル 製品データ編	A19069J
PFESiP/V850EP1 ユーザーズ・マニュアル ハードウェア編 (CPU 機能)	A19070J
PFESiP/V850EP1 ユーザーズ・マニュアル ハードウェア編 (USB 機能)	A19071J
PFESiP/V850EP1 アプリケーション・ノート USB ファンクション機能の設定例	A19349J

PFESiP EP-1 Evaluation Board に関する資料

資料名	資料番号
PFESiP EP-1 Evaluation Board ユーザーズ・マニュアル 技術情報編	A19350J
PFESiP EP-1 Evaluation Board ユーザーズ・マニュアル オーダ情報編	このマニュアル
PFESiP EP-1 Evaluation Board ユーザーズ・マニュアル FPGA 設計ガイド編	A19351J
PFESiP EP-1 Evaluation Board Lite ユーザーズ・マニュアル 技術情報編	A19354J

開発ツールに関する資料 (ユーザーズ・マニュアル)

資料名	資料番号	
RX850 Pro (Ver.3.20)(リアルタイム OS)	基礎編	U13773J
	インストレーション編	U17421J
	テクニカル編	U13772J
	タスク・デバッグ編	U17422J
PM+ Ver.6.30 プロジェクト・マネージャ	U18416J	
QB-V850MINI オンチップ・デバッグ・エミュレータ	U17638J	
ID850QB Ver.3.20 統合デバッグ	操作編	U17964J
RX850 Pro Ver.3.21 リアルタイム OS	基礎編	U18165J
	内部構造編	U18164J
	タスク・デバッグ編	U17422J
RX850V4 Ver.4.22 リアルタイム OS	機能編	U16643J
	タスク・デバッグ編	U16811J
AZ850V4 Ver.4.10 システム・パフォ - マンス・アナライザ	U17093J	

目 次

第 1 章	イントロダクション	...	10
1.1	PFESiP EP-1 Evaluation Board の概要	...	10
1.2	PFESiP EP-1 Evaluation Board の概観と各部の機能	...	11
1.3	PFESiP EP-1 Evaluation Board の概略ブロック図	...	12
第 2 章	PFESiP EP-1 Evaluation Board のオーダ情報	...	13
2.1	FPGA の選択	...	13
2.2	オーダ上の制限事項等	...	13
2.2.1	納期等について	...	13
2.2.2	専用 AC アダプタについて	...	13
2.3	PFESiP EP-1 Evaluation Board の標準仕様	...	14
2.4	PFESiP EP-1 Evaluation Board の選択仕様	...	14
第 3 章	開発ツールとミドルウェア	...	15
3.1	開発ツール	...	15
3.2	ミドルウェア	...	15

図の目次

図番号	タイトル, ページ
1 - 1	各部の機能 ... 11

表の目次

表番号	タイトル, ページ
2 - 1	PFESiP EP-1 Evaluation Board の標準仕様 ... 14
2 - 2	PFESiP EP-1 Evaluation Board の選択仕様 ... 14

第1章 イントロダクション

PFESiP EP-1 Evaluation Board は、PFESiP EP-1 シリーズ開発支援用の開発評価ボードです。

PFESiP EP-1 シリーズ専用マイクロコントローラ PFESiP/V850EP1 のソフトウェア開発や、オンボード FPGA によるユーザ・ロジック開発 / 検証に利用できます。

PFESiP/V850EP1 は、高性能 32 ビット RISC 型 CPU コア「V850E2 (NBA85E2S) コア」を内蔵しています。

PFESiP/V850EP1 ベースの PFESiP EP-1 シリーズ製品の基本的な機能をこのボードで評価できます。

オンボード FPGA には、Xilinx[®]社製 Virtex[®]-4 ファミリ LX シリーズを採用し、標準では XC4VLX40 を搭載していません。FPGA の規模も変更できます。

1.1 PFESiP EP-1 Evaluation Board の概要

PFESiP EP-1 Evaluation Board は、PFESiP EP-1 シリーズ開発支援用の開発評価ボードです。

PFESiP EP-1 シリーズ専用マイクロコントローラ PFESiP/V850EP1 のソフトウェア開発や、オンボード FPGA によるユーザ・ロジック開発・検証に利用できます。

PFESiP EP-1 シリーズの SiP 内部で、PFESiP/V850EP1 とペアをなすユーザ・ロジックを搭載するエンベデッド・アレイ (EA-9HD) の機能を、オンボード FPGA (Xilinx 社製 Virtex-4 ファミリ LX シリーズ[※]) に組み込み、ユーザ・ロジックの開発・検証に使用することができます。

システム拡張用のコネクタを利用して、ユーザ・ボードと接続することで、より体系的な評価も行えます。また、一般的なシステムに必要なオンボード・メモリも搭載しています。


なお PFESiP EP-1 Evaluation Board は、本来 SiP 内部で接続される信号を、ボード上で FPGA と接続しているため、実際の SiP 製品の環境と比較して、必ずしも等価な負荷容量とならないことに留意してください。

- 備考 1.** PFESiP EP-1 Evaluation Board は、MICROSSP Evaluation Board と互換の拡張コネクタを持っています。オンボード FPGA のプログラミングにより、MICROSSP Evaluation Board 用に開発されたスタッフ・ボードを PFESiP EP-1 Evaluation Board でも利用できます。
- 2.** PFESiP/V850EP1 の機能、仕様については、PFESiP/V850EP1 のユーザーズ・マニュアルを参照してください。

1.2 PFESiP EP-1 Evaluation Board の概観と各部の機能


以下に、PFESiP EP-1 Evaluation Board の外観と各部の機能を示します。

図1 - 1 各部の機能



USB Host コネクタ JUSB_A1
 USB Function コネクタ JUSB_B1
 FPGA 用 JTAG I/F CN5
 PFESiP/850EP1 内蔵 UART JSIO1
 PFESiP/850EP1 内蔵 UART JSIO2

1.3 PFESiP EP-1 Evaluation Board の概略ブロック図



第2章 PFESiP EP-1 Evaluation Board のオーダ情報

PFESiP EP-1 Evaluation Board は、用途に応じて搭載 FPGA の種類、ソケットの有無、スタック用プラグの有無のバリエーションが選択できます。以下に PFESiP EP-1 Evaluation Board の代表的な選択肢を示します。

2.1 FPGA の選択

PFESiP EP-1 Evaluation Board は、オンボード FPGA に Xilinx 社製 Virtex[®]-4 ファミリ LX シリーズを採用しています。パッケージは FF1148 を採用しており、フット・パターンが共通な複数の容量、スピード・グレードから選択搭載できます。いずれの FPGA を選択した場合も、利用できる I/O 数は同一です。

搭載 FPGA の標準選択は、XC4VLX40 です。これ以外を搭載する場合には、数量条件などが付加される場合があります。

2.2 オーダ上の制限事項等

2.2.1 納期等について

PFESiP EP-1 Evaluation Board は受注生産品です。弊社からの回答納期は、部品調達、製造、評価、梱包に至るおおよその日程を累計して回答させて頂くものです。

2.2.2 専用 AC アダプタについて

MICROSSP[®] Evaluation Board と共通の PFESiP EP-1 Evaluation Board 専用 AC アダプタをオプションで提供しています。外部安定化電源からリード線等を利用して電源供給できますが、専用 AC アダプタを利用される場合は、オプションにてご要求ください。

2.3 PFESiP EP-1 Evaluation Board の標準仕様

PFESiP EP-1 Evaluation Board の標準仕様は以下の通りです。

表2-1 PFESiP EP-1 Evaluation Board の標準仕様

項目	標準仕様					
PFESiP/V850EP1 実装方法	直接実装					
FPGA 規模	搭載 FPGA	CB-IC 相当 参考回路規模	Logic Cells	分散 RAM	ブロック RAM	I/O 数
	XC4VLX40	350K ゲート	41,472	288Kbit	1,728Kbit	640 本
FPGA スピード・グレード	-11 (中速)					
FPGA 実装方法	直接実装					
MICTOR コネクタ	AMP MICTOR レセプタクル		AMP MICTOR レセプタクルを実装			
専用 AC アダプタ	なし					

2.4 PFESiP EP-1 Evaluation Board の選択仕様

数量などの条件により、下記の詳細選択から選択することも可能です。下記の表をチェック・リストとして使用してご要求ください。選択の可否については、弊社までお問い合わせください。

表2-2 PFESiP EP-1 Evaluation Board の選択仕様

項目	選択可能な仕様					
PFESiP/V850EP1 実装方法	直接実装 (標準)					
	ソケット実装					
FPGA 規模	搭載 FPGA	CB-IC 相当 参考回路規模	Logic Cells	分散 RAM	ブロック RAM	I/O 数
	XC4VLX40	350K ゲート	41,472	288Kbit	1,728Kbit	640 本
	XC4VLX60	500K ゲート	59,904	416Kbit	2,880Kbit	
	XC4VLX80	650K ゲート	80,640	560Kbit	3,600Kbit	
	XC4VLX100	900K ゲート	110,592	768Kbit	4,320Kbit	
	XC4VLX160	1,250K ゲート	152,064	1056Kbit	5,184Kbit	
FPGA スピード・グレード	-10 (低速)		-11 (中速: 標準仕様)	-12 (高速)		
FPGA 実装方法	直接実装 (標準)					
	ソケット実装					
MICTOR コネクタ	なし		50 ピン汎用コネクタ×2 は必ず実装されます。この場合は、FPGA の接続試験は行われません。			
	AMP MICTOR レセプタクル		AMP MICTOR レセプタクルを実装			
	AMP MICTOR プラグ		AMP MICTOR プラグを実装 (PFESiP EP-1 Evaluation Board 同士をスタックする場合に利用)			
専用 AC アダプタ	なし					
	添付	MICROSSP Evaluation Board 共通 PFESiP EP-1 Evaluation Board 専用 AC アダプタです。				

第3章 開発ツールとミドルウェア

PFESiP/V850EP1 を使用するシステム開発のために、次の開発ツールおよびミドルウェアを用意しています。

3.1 開発ツール

リアルタイム OS	コンパイラ	デバッガ	サーバ	インサーキット・エミュレータ	備考
RX850pro (NECエレクトロニクス株式会社)	CCV850 注1 (Green Hills Software, Inc.)	Multi (Green Hills Software, Inc.)	rteserve (株式会社アドバンスト・データ・コントロールズ)	RTE-2000-TP (株式会社マイダス・ラボ) RTE-2000H-TP (株式会社マイダス・ラボ)	8本トレース可能
			YDCSERVE 注2 (株式会社アドバンスト・データ・コントロールズ)	advicePLUS (横河デジタルコンピュータ)	8本トレース可能
		MicroVIEW-PLUS (横河デジタルコンピュータ株式会社)	—	advicePLUS (横河デジタルコンピュータ)	8本トレース可能
	CA850 (NECエレクトロニクス株式会社)	ID850QB 注3 (NECエレクトロニクス株式会社)	N-EXEC (株式会社マイダス・ラボ)	RTE-2000-TP (株式会社マイダス・ラボ) RTE-2000H-TP (株式会社マイダス・ラボ)	8本トレース可能
			—	QB-V850MINI (NECエレクトロニクス株式会社) (MINI CUBE)	トレース機能なし
		PARTNER 注4 (京都マイクロコンピュータ株式会社)	—	PARTNER-Jet (京都マイクロコンピュータ株式会社)	4本トレース可能

注 1. V850E2 CPU の性能を生かすために、パイプライン最適化対応済みの Ver. 4.0 を推奨します。

2. CCV850, Multi, YDCSERVE を統合した「IDE FOR V800 WITH YDCSERVE」もあります。

3. QB-V850MINI には、ID850QB が添付されます。

4. PARTNER-Jet には、PARTNER が添付されます。

3.2 ミドルウェア

PFESiP/V850EP1 は、USB ホスト・コントローラと USB ファンクション・コントローラを内蔵します。

一般的には USB 機能を利用するためには、それを内蔵しているマイコンごとのドライバが必要になります。そこで、USB ファンクション・コントローラのマストレージ・クラス・サンプル・ドライバを提供しています。

また、USB ドライバ・パッケージ製品をグレースシステム株式会社よりご提供しています。

【発 行】

NECエレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部1753

電話（代表）：044(435)5111

—— お問い合わせ先 ——

【ホームページ】

NECエレクトロニクスの情報がインターネットでご覧になれます。

URL(アドレス) <http://www.necel.co.jp/>

【営業関係，技術関係お問い合わせ先】

半導体ホットライン

(電話：午前 9:00～12:00，午後 1:00～5:00)

電 話 : 044-435-9494

E-mail : info@necel.com

【資料請求先】

NECエレクトロニクスのホームページよりダウンロードいただくか，NECエレクトロニクスの販売特約店へお申し付けください。
