

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日  
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

## 8ビット・シングルチップ・マイクロコンピュータ

$\mu$ PD78081, 78082は、78K/0シリーズの中の $\mu$ PD78083サブシリーズの製品です。

高速、高性能CPUのほかに、ROM、RAM、I/Oポート、8ビット分解能A/Dコンバータ、タイマ、シリアル・インタフェース、割り込み制御などの周辺ハードウェアを内蔵しています。

また、マスクROM製品と同じ電源電圧範囲で動作可能なワン・タイムPROM製品またはEPROM製品 $\mu$ PD78P083や各種開発ツールも用意しております。

詳しい機能説明などは次のユーザーズ・マニュアルに記載しております。設計の際には必ずお読みください。

$\mu$ PD78083サブシリーズ ユーザーズ・マニュアル : IEU-886

78K/0シリーズ ユーザーズ・マニュアル 命令編 : IEU-849

## 特 徴

ROM, RAM内蔵

項目 品名	プログラム・メモリ (ROM)	データ・メモリ (内部高速RAM)	パッケージ
$\mu$ PD78081	8 Kバイト	256バイト	42ピン・プラスチック・シュリンクDIP (600 mil)
$\mu$ PD78082	16 Kバイト	384バイト	44ピン・プラスチックQFP (10 mm)

高速 (0.4  $\mu$ s) から低速 (12.8  $\mu$ s) まで命令実行時間変更可能

I/Oポート : 33本

8ビット分解能A/Dコンバータ : 8チャンネル

シリアル・インタフェース : 1チャンネル

3線式シリアルI/O / UARTモード : 1チャンネル

タイマ : 3チャンネル

電源電圧 :  $V_{DD} = 1.8 \sim 5.5$  V

## 応用分野

エアバッグ, CRTディスプレイ, キーボード, エアコン, 給湯器, ボイラ, ファン・ヒータ, ダッシュボードなど

本資料の内容は、後日変更する場合があります。

オーダ情報



オーダ名称	パッケージ
μ PD78081CU- x x x	42ピン・プラスチック・シュリンクDIP ( 600 mil )
μ PD78081GB- x x x -3B4	44ピン・プラスチックQFP ( 10 mm )
μ PD78081GB- x x x -3BS-MTX	"
μ PD78082CU- x x x	42ピン・プラスチック・シュリンクDIP ( 600 mil )
μ PD78082GB- x x x -3B4	44ピン・プラスチックQFP ( 10 mm )
μ PD78082GB- x x x -3BS-MTX	"

**注意** μPD78081GB, 78082GBには2種類のパッケージがあります(11.外形図参照)。供給可能なパッケージについては当社販売員にご相談ください。

**備考** x x xはROMコード番号です。

78K/0シリーズの展開

78K/0シリーズの製品展開を次に示します。枠内はサブシリーズ名称です。



各サブシリーズ間の主な機能の違いを次に示します。

機能 サブシリーズ名	ROM容量	タイマ				8-bit	8-bit	シリアル・インタフェース	I/O	V <sub>DD</sub> MIN.値	外部 拡張		
		8-bit	16-bit	時計	WDT	A/D	D/A						
制御用	μ PD78078	32 K-60 K	4ch	1ch	1ch	1ch	8ch	2ch	3ch ( UART : 1ch )	88本	1.8 V		
	μ PD78070A	-								2ch	-		-
	μ PD78058F	48 K-60 K	8 K-60 K	-	-	-	-	69本					
	μ PD78054	16 K-60 K						8 K-32 K	-	-	-		-
	μ PD78018F	8 K-60 K	-	-	-	-	-						
	μ PD78014	8 K-32 K						-	-	-	-		-
	μ PD780001	8 K	-	-	-	-	-						
	μ PD78002	8 K-16 K						-	-	-	-		-
	μ PD78083												
FIP 駆動用	μ PD780208	32 K-60 K	2ch	1ch	1ch	1ch	8ch	-	2ch	74本	2.7 V	-	
	μ PD78044A	16 K-40 K								68本	-		
	μ PD78024	24 K-32 K								54本			
LCD 駆動用	μ PD780308	48 K-60 K	2ch	1ch	1ch	1ch	8ch	-	3ch ( UART : 1ch )	57本	1.8 V	-	
	μ PD78064B	32 K							2ch ( UART : 1ch )		2.0 V		
	μ PD78064	16 K-32 K											
IEBus 対応	μ PD78098	32 K-60 K	2ch	1ch	1ch	1ch	8ch	2ch	3ch ( UART : 1ch )	69本	2.7 V		
LV用	μ PD78P0914	32 K	6ch	-	-	1ch	8ch	-	2ch	54本	4.5 V		

機能概要

品名		μPD78081	μPD78082
項目			
内部メモリ	ROM	8 Kバイト	16 Kバイト
	内部高速RAM	256バイト	384バイト
メモリ空間		64 Kバイト	
汎用レジスタ		8ビット×32レジスタ(8ビット×8レジスタ×4バンク)	
インストラクション・サイクル		命令実行時間の可変機能内蔵 0.4 μs/0.8 μs/1.6 μs/3.2 μs/6.4 μs/12.8 μs(メイン・システム・クロック:5.0 MHz動作時)	
命令セット		<ul style="list-style-type: none"> <li>・16ビット演算</li> <li>・乗除算(8ビット×8ビット, 16ビット÷8ビット)</li> <li>・ビット操作(セット, リセット, テスト, ブール演算)</li> <li>・BCD補正など</li> </ul>	
I/Oポート		合計 : 33本 <ul style="list-style-type: none"> <li>・CMOS入力 : 1本</li> <li>・CMOS入出力 : 32本</li> </ul>	
A/Dコンバータ		8ビット分解能×8チャンネル	
シリアル・インタフェース		3線式シリアルI/O/UARTモード選択可能: 1チャンネル	
タイマ		<ul style="list-style-type: none"> <li>・8ビット・タイマ/イベント・カウンタ : 2チャンネル</li> <li>・ウォッチドッグ・タイマ : 1チャンネル</li> </ul>	
タイマ出力		2本(8ビットPWM出力可能)	
クロック出力		19.5 kHz, 39.1 kHz, 78.1 kHz, 156 kHz, 313 kHz, 625 kHz, 1.25 MHz, 2.5 MHz, 5.0 MHz (メイン・システム・クロック:5.0 MHz動作時)	
ブザー出力		1.2 kHz, 2.4 kHz, 4.9 kHz, 9.8 kHz(メイン・システム・クロック:5.0 MHz動作時)	
ベクタ 割り込み	マスカブル割り込み	内部: 8本, 外部: 3本	
	ノンマスカブル割り込み	内部: 1本	
	ソフトウェア割り込み	内部: 1本	
電源電圧		V <sub>DD</sub> = 1.8 ~ 5.5 V	
動作周囲温度		T <sub>A</sub> = -40 ~ +85	
パッケージ		<ul style="list-style-type: none"> <li>・42ピン・プラスチック・シュリンクDIP(600 mil)</li> <li>・44ピン・プラスチックQFP(10 mm)</li> </ul>	

## 目 次


1 . 端子接続図 (Top View) ...	6
2 . ブロック図 ...	9
3 . 端子機能一覧 ...	10
3.1 ポート端子 ...	10
3.2 ポート以外の端子 ...	11
3.3 端子の入出力回路と未使用端子の処理 ...	12
4 . メモリ空間 ...	14
5 . 周辺ハードウェア機能の特徴 ...	15
5.1 ポート ...	15
5.2 クロック発生回路 ...	15
5.3 タイマ/イベント・カウンタ ...	16
5.4 クロック出力制御回路 ...	17
5.5 ブザー出力制御回路 ...	17
5.6 A/Dコンバータ ...	18
5.7 シリアル・インタフェース ...	19
6 . 割り込み機能 ...	20
7 . スタンバイ機能 ...	22
8 . リセット機能 ...	22
9 . 命令セット ...	23
10 . 電気的特性 ...	26
11 . 外形図 ...	37
12 . 半田付け推奨条件 ...	40
付録 A . 開発ツール ...	41
付録 B . 関連資料 ...	43

1. 端子接続図 (Top View)

・42ピン・プラスチック・シュリンクDIP (600 mil)

μPD78081CU- x x x

μPD78082CU- x x x



注意 1 . IC ( Internally Connected ) 端子はV<sub>SS</sub>に直接接続してください。

2 . AV<sub>DD</sub>端子はV<sub>DD</sub>に接続してください。

3 . AV<sub>SS</sub>端子はV<sub>SS</sub>に接続してください。




・44ピン・プラスチックQFP ( 10 mm )

μPD78081GB- x x x -3B4

μPD78081GB- x x x -3BS-MTX

μPD78082GB- x x x -3B4

μPD78082GB- x x x -3BS-MTX



注意 1 . IC ( Internally Connected ) 端子はV<sub>SS</sub>に直接接続してください。


2 . AV<sub>DD</sub>端子はV<sub>DD</sub>に接続してください。

3 . AV<sub>SS</sub>端子はV<sub>SS</sub>に接続してください。

4 . NC ( Non-connection ) 端子はノイズ対策のためV<sub>SS</sub>に接続してください (ただし、オープンも可能)。

P00-P03	: Port0	PCL	: Programmable Clock
P10-P17	: Port1	BUZ	: Buzzer Clock
P30-P37	: Port3	X1, X2	: Crystal ( Main System Clock )
P50-P57	: Port5	$\overline{\text{RESET}}$	: Reset
P70-P72	: Port7	ANI0-ANI7	: Analog Input
P100, P101	: Port10	AV <sub>DD</sub>	: Analog Power Supply
INTP1-INTP3	: Interrupt from Peripherals	AV <sub>SS</sub>	: Analog Ground
TI5, TI6	: Timer Input	AV <sub>REF</sub>	: Analog Reference Voltage
TO5, TO6	: Timer Output	V <sub>DD</sub>	: Power Supply
SI2	: Serial Input	V <sub>SS</sub>	: Ground
SO2	: Serial Output	IC	: Internally Connected
$\overline{\text{SCK2}}$	: Serial Clock	NC	: Non-connection
RxD	: Receive Data		
TxD	: Transmit Data		
ASCK	: Asynchronous Serial Clock		

2. ブロック図



備考 内部ROM, 内部高速RAM容量は製品によって異なります。

### 3. 端子機能一覧

#### 3.1 ポート端子

端子名称	入出力	機 能		リセット時	兼用端子
P00	入力	ポート0。	入力専用。	入力	-
P01	入出力	4ビット入出力ポート。	1ビット単位で入力/出力の指定可能。 入力ポートとして使用する場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。	入力	INTP1
P02					INTP2
P03					INTP3
P10-P17	入出力	ポート1。 8ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 入力ポートとして使用する場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。 <sup>注</sup>		入力	ANI0-ANI7
P30-P34	入出力	ポート3。 8ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 入力ポートとして使用する場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。		入力	-
P35					PCL
P36					BUZ
P37					-
P50-P57	入出力	ポート5。 8ビット入出力ポート。 LEDを最大7本まで直接駆動可能。 1ビット単位で入力/出力の指定可能。 入力ポートとして使用する場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。		入力	-
P70	入出力	ポート7。 3ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 入力ポートとして使用する場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。		入力	SI2/RxD
P71					SO2/TxD
P72					SCK2/ASCK
P100	入出力	ポート10。 2ビット入出力ポート。 1ビット単位で入力/出力の指定可能。 入力ポートとして使用する場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。		入力	TI5/TO5
P101					TI6/TO6

注 P10/ANI0-P17/ANI7端子をA/Dコンバータのアナログ入力として使用するとき、ポート1を入力モードにしてください。なお、内蔵プルアップ抵抗は自動的に使用されなくなります。

## 3.2 ポート以外の端子

端子名称	入出力	機能	リセット時	兼用端子
INTP1	入力	有効エッジ（立ち上がりエッジ，立ち下がりエッジ，立ち上がりおよび立ち下がりの両エッジ）指定可能な外部割り込み入力。	入力	P01
INTP2				P02
INTP3				P03
SI2	入力	シリアル・インタフェースのシリアル・データ入力。	入力	P70/RxD
SO2	出力	シリアル・インタフェースのシリアル・データ出力。	入力	P71/TxD
SCK2	入出力	シリアル・インタフェースのシリアル・クロック入力/出力。	入力	P72/ASCK
RxD	入力	アシンクロナス・シリアル・インタフェース用シリアル・データ入力。	入力	P70/SI2
TxD	出力	アシンクロナス・シリアル・インタフェース用シリアル・データ出力。	入力	P71/SO2
ASCK	入力	アシンクロナス・シリアル・インタフェース用シリアル・クロック入力。	入力	P72/SCK2
TI5	入力	8ビット・タイマ（TM5）への外部カウント・クロック入力。	入力	P100/TO5
TI6		8ビット・タイマ（TM6）への外部カウント・クロック入力。		P101/TO6
TO5	出力	8ビット・タイマ出力。	入力	P100/TO5
TO6				P101/TO6
PCL	出力	クロック出力（メイン・システム・クロックのトリミング用）。	入力	P35
BUZ	出力	ブザー出力。	入力	P36
ANI0-ANI7	入力	A/Dコンバータのアナログ入力。	入力	P10-P17
AVREF	入力	A/Dコンバータの基準電圧入力。	-	-
AVDD	-	A/Dコンバータのアナログ電源。V <sub>DD</sub> に接続。	-	-
AVSS	-	A/Dコンバータのグランド電位。V <sub>SS</sub> に接続。	-	-
RESET	入力	システム・リセット入力。	-	-
X1	入力	メイン・システム・クロック発振用クリスタル接続。	-	-
X2	-		-	-
V <sub>DD</sub>	-	正電源。	-	-
V <sub>SS</sub>	-	グランド電位。	-	-
IC	-	内部接続。V <sub>SS</sub> に直接接続。	-	-
NC	-	内部接続していません。V <sub>SS</sub> に接続（オープンも可能）。	-	-

3.3 端子の入出力回路と未使用端子の処理


各端子の入出力回路タイプと、未使用端子の処理を表3 - 1 に示します。

また、各タイプの入出力回路の構成は、図3 - 1を参照してください。

表3 - 1 各端子の入出力回路タイプ

端子名	入出力回路タイプ	入出力	未使用時の推奨接続方法		
P00	2	入力	V <sub>SS</sub> に接続		
P01/INTP1	8-A	入出力	個別に抵抗を介してV <sub>SS</sub> に接続		
P02/INTP2					
P03/INTP3					
P10/ANI0-P17/ANI7	11	入出力	個別に抵抗を介してV <sub>DD</sub> またはV <sub>SS</sub> に接続		
P30-P32	5-A				
P33, P34	8-A				
P35/PCL	5-A				
P36/BUZ					
P37					
P50-P57	5-A				
P70/SI2/RxD	8-A				
P71/SO2/TxD	5-A				
P72/SCK2/ASCK	8-A				
P100/TI5/TO5	8-A				
P101/TI6/TO6					
RESET	2			入力	-
AV <sub>REF</sub>	-			-	V <sub>SS</sub> に接続
AV <sub>DD</sub>		V <sub>DD</sub> に接続			
AV <sub>SS</sub>		V <sub>SS</sub> に接続			
IC		V <sub>SS</sub> に直接接続			
NC		V <sub>SS</sub> に接続（オープンも可能）			


図3 - 1 端子の入出力回路一覧



4. メモリ空間

図4 - 1 に μPD78081, 78082のメモリ・マップを示します。

図4 - 1 メモリ・マップ



注 内部ROM, 内部高速RAM容量は製品により異なります(下表参照)。

品名	内部ROM最終アドレス nnnnH	内部高速RAM先頭アドレス mmmmH
μPD78081	1FFFH	FE00H
μPD78082	3FFFH	FD80H



## 5. 周辺ハードウェア機能の特徴

### 5.1 ポート

I/Oポートには次の2種類があります。

- ・ CMOS入力 (P00) : 1本
  - ・ CMOS入出力 (P01-P03, ポート1, ポート3, ポート5, ポート7, ポート10) : 32本
- 
- 合計 : 33本

表5 - 1 ポートの機能

名称	端子名称	機能
ポート0	P00	入力専用ポート
	P01-P03	入出力ポート。1ビット単位で入力/出力の指定可能。 入力ポートとして使用した場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。
ポート1	P10-P17	入出力ポート。1ビット単位で入力/出力の指定可能。 入力ポートとして使用した場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。
ポート3	P30-P37	入出力ポート。1ビット単位で入力/出力の指定可能。 入力ポートとして使用した場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。
ポート5	P50-P57	入出力ポート。1ビット単位で入力/出力の指定可能。 入力ポートとして使用した場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。 LEDを最大7本まで直接駆動可能。
ポート7	P70-P72	入出力ポート。1ビット単位で入力/出力の指定可能。 入力ポートとして使用した場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。
ポート10	P100, P101	入出力ポート。1ビット単位で入力/出力の指定可能。 入力ポートとして使用した場合、ソフトウェアにより、内蔵プルアップ抵抗を使用可能。


### 5.2 クロック発生回路

メイン・システム・クロック発生回路を内蔵しています。

また、命令実行時間を変化させることができます。

- ・ 0.4 μs/0.8 μs/1.6 μs/3.2 μs/6.4 μs/12.8 μs (メイン・システム・クロック : 5.0 MHz動作時)

図5 - 1 クロック発生回路のブロック図



5.3 タイマ/イベント・カウンタ


タイマ/イベント・カウンタを3チャンネル内蔵しています。

- ・ 8ビット・タイマ/イベント・カウンタ : 2チャンネル
- ・ ウォッチドッグ・タイマ : 1チャンネル

表5-2 タイマ/イベント・カウンタの種類と機能


		8ビット・タイマ/イベント・カウンタ5, 6	ウォッチドッグ・タイマ
種類	インターバル・タイマ	2チャンネル	1チャンネル
	外部イベント・カウンタ	2チャンネル	-
機能	タイマ出力	2出力	-
	PWM出力	2出力	-
	方形波出力	2出力	-
	割り込み要求	2	1

図5-2 8ビット・タイマ/イベント・カウンタ5, 6のブロック図



n = 5, 6

図5-3 ウォッチドッグ・タイマのブロック図




5.4 クロック出力制御回路

クロック出力として次の周波数のクロックを出力できます。

- ・ 19.5 kHz/39.1 kHz/78.1 kHz/156 kHz/313 kHz/625 kHz/1.25 MHz/2.5 MHz/5.0 MHz  
(メイン・システム・クロック : 5.0 MHz動作時)

図5 - 4 クロック出力制御回路のブロック図




5.5 ブザー出力制御回路

ブザー出力として次の周波数のクロックを出力できます。

- ・ 1.2 kHz/2.4 kHz/4.9 kHz/9.8 kHz (メイン・システム・クロック : 5.0 MHz動作時)

図5 - 5 ブザー出力制御回路のブロック図




5.6 A/Dコンバータ

8ビット分解能×8チャンネルのA/Dコンバータを内蔵しています。

A/D変換動作の起動方法として次の2種類があります。

- ・ハードウェア・スタート
- ・ソフトウェア・スタート

図5 - 6 A/Dコンバータのブロック図




5.7 シリアル・インタフェース

クロック同期式シリアル・インタフェースを1チャンネル内蔵しています。

シリアル・インタフェース・チャンネル2には次の2種類のモードがあります。

- ・ 3線式シリアルI/Oモード : MSB/LSB先頭切り替え可能
- ・ アシクロナス・シリアル・インタフェース (UART) モード : 専用ポー・レート・ジェネレータ内蔵

図5 - 7 シリアル・インタフェース・チャンネル2のブロック図



6. 割り込み機能

割り込み機能には次に示す3種類, 13本があります。

- ・ノンマスクابل割り込み : 1本
- ・マスクابل割り込み : 11本
- ・ソフトウェア割り込み : 1本

表6-1 割り込み要因一覧


割り込みタイプ	デフォルト・注1 プライオリティ	割り込み要因		内部/ 外部	ベクタ・テーブル・ アドレス	基本構成 タイプ注2	
		名 称	トリガ				
ノンマスクابل	-	INTWDT	ウォッチドッグ・タイマのオーパフロー (ウォッチドッグ・タイマ・モード1選択時)	内部	0004H	(A)	
マスクابل	0	INTWDT	ウォッチドッグ・タイマのオーパフロー (インターバル・タイマ・モード選択時)	外部	0008H 000AH 000CH	(B)	
	1	INTP1	端子入力エッジ検出			(C)	
	2	INTP2					
	3	INTP3					
	4	INTSER	シリアル・インタフェース・チャンネル2のUART受 信エラー発生	内部	0018H	(B)	
	5	INTSR	シリアル・インタフェース・チャンネル2のUART受 信終了		001AH		
		INTCSI2	シリアル・インタフェース・チャンネル2の3線式転 送終了				
	6	INTST	シリアル・インタフェース・チャンネル2のUART送 信終了		001CH		
	7	INTAD	A/Dコンバータの変換終了		0028H		
	8	INTTM5	8ビット・タイマ/イベント・カウンタ5の一致信 号発生		002AH		
9	INTTM6	8ビット・タイマ/イベント・カウンタ6の一致信 号発生	002CH				
ソフトウェア	-	BRK	BRK命令の実行		内部	003EH	(D)

注1. デフォルト・プライオリティは、複数のマスクابل割り込みが同時に発生している場合に、優先する順位  
です。0が最高順位, 9が最低順位です。


2. 基本構成タイプの(A)-(D)は、それぞれ図6-1の(A)-(D)に対応しています。

図 6 - 1 割り込み機能の基本構成 (1/2)

(A) 内部ノンマスクابل割り込み



(B) 内部マスクابل割り込み



(C) 外部マスクابل割り込み





図 6 - 1 割り込み機能の基本構成 (2/2)

(D) ソフトウェア割り込み




- IF : 割り込み要求フラグ
- IE : 割り込み許可フラグ
- ISP : インサースビス・プライオリティ・フラグ
- MK : 割り込みマスク・フラグ
- PR : 優先順位指定フラグ

7 . スタンバイ機能

スタンバイ機能は、消費電流をより低減するための機能で、次の2種類があります。

- HALTモード : CPUの動作クロックを停止させます。通常動作との間欠動作により、平均消費電流を低減できません。
- STOPモード : メイン・システム・クロックの発振を停止させます。メイン・システム・クロックによる動作をすべて停止させ、微小消費電力状態にします。

図 7 - 1 スタンバイ機能



8 . リセット機能

次の2種類の方法によってリセットが、かかります。

- ・ RESET 端子による外部リセット
- ・ ウォッチドッグ・タイマの暴走時間検出による内部リセット



9 . 命令セット

( 1 ) 8ビット命令

MOV, XCH, ADD, ADDC, SUB, SUBC, AND, OR, XOR, CMP, MULU, DIVUW, INC, DEC, ROR, ROL, RORC, ROLC, ROR4, ROL4, PUSH, POP, DBNZ

第2オペランド	#byte	A	r注	sfr	saddr	!addr16	PSW	[ DE ]	[ HL ]	[ HL+byte ] [ HL+B ] [ HL+C ]	\$addr16	1	なし
第1オペランド													
A	ADD ADDC SUB SUBC AND OR XOR CMP	MOV ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH	MOV XCH	MOV XCH	MOV XCH	MOV XCH	MOV XCH	MOV XCH	MOV XCH		ROR ROL RORC ROLC	
r	MOV	MOV ADD ADDC SUB SUBC AND OR XOR CMP										INC DEC	
B, C											DBNZ		
sfr	MOV	MOV											
saddr	MOV ADD ADDC SUB SUBC AND OR XOR CMP	MOV									DBNZ	INC DEC	
!addr16		MOV											
PSW	MOV	MOV											PUSH POP
[ DE ]		MOV											

注 r = Aは除く。

第2オペランド	#byte	A	r	sfr	saddr	!addr16	PSW	[DE]	[HL]	[HL+byte] [HL+B] [HL+C]	\$addr16	1	なし
第1オペランド													
[HL]		MOV											ROR4 ROL4
[HL+byte] [HL+B] [HL+C]		MOV											
X													MULU
C													DIVUW

(2) 16ビット命令

MOVW, XCHW, ADDW, SUBW, CMPW, PUSH, POP, INCW, DECW

第2オペランド	#word	AX	rp <sup>注</sup>	sfrp	saddrp	!addr16	SP	なし
第1オペランド								
AX	ADDW SUBW CMPW		MOVW XCHW	MOVW	MOVW	MOVW	MOVW	
rp	MOVW	MOVW <sup>注</sup>						INCW DECW PUSH POP
sfrp	MOVW	MOVW						
saddrp	MOVW	MOVW						
!addr16		MOVW						
SP	MOVW	MOVW						

注 rp = BC, DE, HLのときのみ。

(3) ビット操作命令

MOV1, AND1, OR1, XOR1, SET1, CLR1, NOT1, BT, BF, BTCLR

第2オペランド	A.bit	sfr.bit	saddr.bit	PSW.bit	[HL].bit	CY	\$addr16	なし
第1オペランド								
A. bit						MOV1	BT BF BTCLR	SET1 CLR1
sfr.bit						MOV1	BT BF BTCLR	SET1 CLR1
saddr. bit						MOV1	BT BF BTCLR	SET1 CLR1
PSW. bit						MOV1	BT BF BTCLR	SET1 CLR1
[HL].bit						MOV1	BT BF BTCLR	SET1 CLR1
CY	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1			SET1 CLR1 NOT1

(4) コール命令/分岐命令

CALL, CALLF, CALLT, BR, BC, BNC, BZ, BNZ, BT, BF, BTCLR, DBNZ

第2オペランド	AX	!addr16	!addr11	[ addr5 ]	\$addr16
第1オペランド					
基本命令	BR	CALL BR	CALLF	CALLT	BR BC BNC BZ BNZ
複合命令					BT BF BTCLR DBNZ

(5) その他の命令

ADJBA, ADJBS, BRK, RET, RETI, RETB, SEL, NOP, EI, DI, HALT, STOP

10. 電気的特性

絶対最大定格 (TA = 25 )

項目	略号	条件		定格	単位
電源電圧	VDD			- 0.3 ~ + 7.0	V
	AVDD			- 0.3 ~ VDD + 0.3	V
	AVREF			- 0.3 ~ VDD + 0.3	V
	AVSS			- 0.3 ~ + 0.3	V
入力電圧	Vi			- 0.3 ~ VDD + 0.3	V
出力電圧	Vo			- 0.3 ~ VDD + 0.3	V
アナログ入力電圧	VAN	P10-P17	アナログ入力端子	AVSS - 0.3 ~ AVREF + 0.3	V
ハイ・レベル出力電流	IOH	1 端子		- 10	mA
		P10-P17, P50-P54, P70-P72, P100, P101		- 15	mA
		合計			
		P01-P03, P30-P37, P55-P57合計		- 15	mA
ロウ・レベル出力電流	IOL <sup>注</sup>	1 端子	ピーク値	30	mA
			実効値	15	mA
		P50-P54合計	ピーク値	100	mA
			実効値	70	mA
		P55-P57合計	ピーク値	100	mA
			実効値	70	mA
		P10-P17, P70-P72, P100, P101	ピーク値	50	mA
			実効値	20	mA
		合計	ピーク値	50	mA
			実効値	20	mA
		P01-P03, P30-P37合計	ピーク値	50	mA
			実効値	20	mA
動作周囲温度	TA			- 40 ~ + 85	
保存温度	Tstg			- 65 ~ + 150	

注 実効値は、[ 実効値 ] = [ ピーク値 ] × √デューティで計算してください。




注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

容量 (TA = 25 , VDD = VSS = 0 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
入力容量	CIN	f = 1 MHz, 被測定端子以外は0 V				15	pF
入出力容量	CIO	f = 1 MHz, 被測定端子以外は0 V	P01-P03, P10-P17, P30-P37, P50-P57, P70-P72, P100, P101			15	pF

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

メイン・システム・クロック発振回路特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 5.5 V)

発振子	推奨回路	項目	条件	MIN.	TYP.	MAX.	単位
セラミック 発振子		発振周波数 (fx) 注1	VDD = 発振電圧範囲	1.0		5.0	MHz
		発振安定時間注2	VDDが発振電圧範囲の MIN.に達したあと			4	ms
水晶振動子		発振周波数 (fx) 注1		1.0		5.0	MHz
		発振安定時間注2	VDD = 4.5 ~ 5.5 V			10	ms
						30	
外部クロック		X1入力周波数 (fx) 注1		1.0		5.0	MHz
		X1入力ハイ、ロウ・ レベル幅 (txH, txL)		85		500	ns

注1 . 発振回路の特性だけを示すものです。命令実行時間は、AC特性を参照してください。

2 . リセットまたはSTOPモード解除後、発振が安定するために必要な時間です。

注意 メイン・システム・クロック発振回路を使用する場合は、配線容量などの影響を避けるために、図中の破線の部分を実線のように配線してください。

- ・ 配線は極力短くする。
- ・ 他の信号線と交差させない。
- ・ 変化する大電流が流れる線に接近させない。
- ・ 発振回路のコンデンサの接地点は、常にVSSと同電位になるようにする。
- ・ 大電流が流れるグランド・パターンに接地しない。
- ・ 発振回路から信号を取り出さない。

DC特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 5.5 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
ハイ・レベル入力電圧	VIH1	P10-P17, P30-P32, P35-P37, P50-P57, P71	VDD = 2.7 ~ 5.5 V	0.7 VDD		VDD	V
				0.8 VDD		VDD	V
	VIH2	P00-P03, P33, P34, P70, P72, P100, P101, RESET	VDD = 2.7 ~ 5.5 V	0.8 VDD		VDD	V
				0.85 VDD		VDD	V
	VIH3	X1, X2	VDD = 2.7 ~ 5.5 V	VDD - 0.5		VDD	V
				VDD - 0.2		VDD	V
ロウ・レベル入力電圧	VIL1	P10-P17, P30-P32, P35-P37, P50-P57, P71	VDD = 2.7 ~ 5.5 V	0		0.3 VDD	V
				0		0.2 VDD	V
	VIL2	P00-P03, P33, P34, P70, P72, P100, P101, RESET	VDD = 2.7 ~ 5.5 V	0		0.2 VDD	V
				0		0.15 VDD	V
	VIL3	X1, X2	VDD = 2.7 ~ 5.5 V	0		0.4	V
				0		0.2	V
ハイ・レベル出力電圧	VOH	VDD = 4.5 ~ 5.5 V, IOH = - 1 mA	VDD - 1.0			V	
		IOH = - 100 μA	VDD - 0.5			V	
ロウ・レベル出力電圧	VOL	P50-P57	VDD = 2.0 ~ 4.5 V, IOL = 10 mA			0.8	V
			VDD = 4.5 ~ 5.5 V, IOL = 15 mA		0.4	2.0	V
		P01-P03, P10-P17, P30-P37, P70-P72, P100, P101	VDD = 4.5 ~ 5.5 V, IOL = 1.6 mA			0.4	V
			IOL = 400 μA			0.5	V
ハイ・レベル入力カリーク電流	ILIH1	VIN = VDD	P00-P03, P10-P17, P30-P37, P50-P57, P70-P72, P100, P101, RESET			3	μA
				X1, X2			20
ロウ・レベル入力カリーク電流	ILIL1	VIN = 0 V	P00-P03, P10-P17, P30-P37, P50-P57, P70-P72, P100, P101, RESET			- 3	μA
				X1, X2			- 20
ハイ・レベル出カリーク電流	ILOH	VOUT = VDD			3	μA	
ロウ・レベル出カリーク電流	ILOL	VOUT = 0 V			- 3	μA	
ソフトウェア・ブルアップ抵抗	R	VIN = 0 V	P01-P03, P10-P17, P30-P37, P50-P57, P70-P72, P100, P101	15	40	90	k

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。

DC特性 (T<sub>A</sub> = -40 ~ +85 , V<sub>DD</sub> = 1.8 ~ 5.5 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
電源電流 <sup>注1</sup>	I <sub>DD1</sub>	5.0 MHz水晶発振動作モード (f <sub>xx</sub> = 2.5 MHz) <sup>注2</sup>	V <sub>DD</sub> = 5.0 V ± 10 % <sup>注4</sup>	4.5	13.5	mA
			V <sub>DD</sub> = 3.0 V ± 10 % <sup>注5</sup>	0.7	2.1	mA
			V <sub>DD</sub> = 2.0 V ± 10 % <sup>注5</sup>	0.4	1.2	mA
		5.0 MHz水晶発振動作モード (f <sub>xx</sub> = 5.0 MHz) <sup>注3</sup>	V <sub>DD</sub> = 5.0 V ± 10 % <sup>注4</sup>	8.0	24.0	mA
			V <sub>DD</sub> = 3.0 V ± 10 % <sup>注5</sup>	0.9	2.7	mA
			V <sub>DD</sub> = 2.0 V ± 10 % <sup>注5</sup>			
	I <sub>DD2</sub>	5.0 MHz水晶発振HALTモード (f <sub>xx</sub> = 2.5 MHz) <sup>注2</sup>	V <sub>DD</sub> = 5.0 V ± 10 %	1.4	4.2	mA
			V <sub>DD</sub> = 3.0 V ± 10 %	0.5	1.5	mA
			V <sub>DD</sub> = 2.0 V ± 10 %	280	840	μA
		5.0 MHz水晶発振HALTモード (f <sub>xx</sub> = 5.0 MHz) <sup>注3</sup>	V <sub>DD</sub> = 5.0 V ± 10 %	1.6	4.8	mA
V <sub>DD</sub> = 3.0 V ± 10 %			0.65	1.95	mA	
V <sub>DD</sub> = 2.0 V ± 10 %						
I <sub>DD3</sub>	STOPモード	V <sub>DD</sub> = 5.0 V ± 10 %	0.1	30	μA	
		V <sub>DD</sub> = 3.0 V ± 10 %	0.05	10	μA	
		V <sub>DD</sub> = 2.0 V ± 10 %	0.05	10	μA	

注1 . AV<sub>REF</sub>, AV<sub>DD</sub>電流およびポート電流 (内蔵プルアップ抵抗に流れる電流も含む) は含みません。

- 2 . f<sub>xx</sub> = f<sub>x</sub>/2動作時 (発振モード選択レジスタ (OSMS) を00Hに設定したとき)。
- 3 . f<sub>xx</sub> = f<sub>x</sub>動作時 (OSMSを01Hに設定したとき)。
- 4 . 高速モード動作時 (プロセッサ・クロック・コントロール・レジスタ (PCC) を00Hに設定したとき)。
- 5 . 低速モード動作時 (PCCを04Hに設定したとき)。

備考 f<sub>xx</sub> : メイン・システム・クロック周波数 (f<sub>x</sub>またはf<sub>x</sub>/2)

f<sub>x</sub> : メイン・システム・クロック発振周波数

AC特性

(1) 基本動作 (TA = -40 ~ +85 , VDD = 1.8 ~ 5.5 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
サイクル・タイム (最小命令実行時間)	TCY	f <sub>XX</sub> = f <sub>X</sub> /2 <sup>注1</sup>	V <sub>DD</sub> = 2.7 ~ 5.5 V	0.8		64	μs
				2.0		64	μs
		f <sub>XX</sub> = f <sub>X</sub> <sup>注2</sup>	3.5 V V <sub>DD</sub> 5.5 V	0.4		32	μs
			2.7 V V <sub>DD</sub> < 3.5 V	0.8		32	μs
TI5, TI6入力周波数	f <sub>TI</sub>	V <sub>DD</sub> = 4.5 ~ 5.5 V		0		4	MHz
				0		275	kHz
TI5, TI6入力 ハイ, ロウ・レベル幅	t <sub>TIH</sub> , t <sub>TIL</sub>	V <sub>DD</sub> = 4.5 ~ 5.5 V		100			ns
				1.8			μs
割り込み入力 ハイ, ロウ・レベル幅	t <sub>INTH</sub> ,	V <sub>DD</sub> = 2.7 ~ 5.5 V		10			μs
	t <sub>INTL</sub>			20			μs
RESETロウ・レベル幅	t <sub>RSL</sub>	V <sub>DD</sub> = 2.7 ~ 5.5 V		10			μs
				20			μs


注1 . 発振モード選択レジスタ (OSMS) を00Hに設定したとき。

2 . OSMSを01Hに設定したとき。


備考 f<sub>XX</sub> : メイン・システム・クロック周波数 (f<sub>X</sub>またはf<sub>X</sub>/2)

f<sub>X</sub> : メイン・システム・クロック発振周波数

T<sub>CY</sub> vs V<sub>DD</sub> (メイン・システム・クロックf<sub>XX</sub> = f<sub>X</sub>/2動作時)



T<sub>CY</sub> vs V<sub>DD</sub> (メイン・システム・クロックf<sub>XX</sub> = f<sub>X</sub>動作時)





(2) シリアル・インタフェース (TA = -40 ~ +85 , VDD = 1.8 ~ 5.5 V)

(a) 3線式シリアルI/Oモード (SCK2...内部クロック出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK2サイクル・ タイム	tkCY1	4.5 V VDD 5.5 V	800			ns
		2.7 V VDD < 4.5 V	1600			ns
		2.0 V VDD < 2.7 V	3200			ns
			4800			ns
SCK2ハイ, ロウ・ レベル幅	tkH1,	VDD = 4.5 ~ 5.5 V	tkCY1/2-50			ns
	tkL1		tkCY1/2-100			ns
SI2セットアップ時間 (対SCK2)	tSIK1	4.5 V VDD 5.5 V	100			ns
		2.7 V VDD < 4.5 V	150			ns
		2.0 V VDD < 2.7 V	300			ns
			400			ns
SI2ホールド時間 (対SCK2)	tKSI1		400			ns
SCK2 SO2 出力遅延時間	tKSO1	C = 100 pF <sup>注</sup>			300	ns

注 Cは, SCK2, SO2出力ラインの負荷容量です。

(b) 3線式シリアルI/Oモード (SCK2...外部クロック入力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
SCK2サイクル・ タイム	tkCY2	4.5 V VDD 5.5 V	800			ns
		2.7 V VDD < 4.5 V	1600			ns
		2.0 V VDD < 2.7 V	3200			ns
			4800			ns
SCK2ハイ, ロウ・ レベル幅	tkH2,	4.5 V VDD 5.5 V	400			ns
	tkL2	2.7 V VDD < 4.5 V	800			ns
		2.0 V VDD < 2.7 V	1600			ns
			2400			ns
SI2セットアップ時間 (対SCK2)	tSIK2	VDD = 2.0 ~ 5.5 V	100			ns
			150			ns
SI2ホールド時間 (対SCK2)	tKSI2		400			ns
SCK2 SO2 出力遅延時間	tKSO2	C = 100 pF <sup>注</sup>	VDD = 2.0 ~ 5.5 V		300	ns
					500	ns
SCK2立ち上がり, 立ち下がり時間	tR2, tF2				1000	ns

注 Cは, SO2出力ラインの負荷容量です。


(c) UARTモード (専用ポー・レート・ジェネレータ出力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
転送レート		4.5 V $V_{DD}$ 5.5 V			78125	bps
		2.7 V $V_{DD} < 4.5$ V			39063	bps
		2.0 V $V_{DD} < 2.7$ V			19531	bps
					9766	bps


(d) UARTモード (外部クロック入力)

項目	略号	条件	MIN.	TYP.	MAX.	単位
ASCKサイクル・ タイム	t <sub>KCY3</sub>	4.5 V $V_{DD}$ 5.5 V	800			ns
		2.7 V $V_{DD} < 4.5$ V	1600			ns
		2.0 V $V_{DD} < 2.7$ V	3200			ns
			4800			ns
ASCK ハイ,ロウ・レベル幅	t <sub>KH3</sub> ,	4.5 V $V_{DD}$ 5.5 V	400			ns
	t <sub>KL3</sub>	2.7 V $V_{DD} < 4.5$ V	800			ns
		2.0 V $V_{DD} < 2.7$ V	1600			ns
			2400			ns
転送レート		4.5 V $V_{DD}$ 5.5 V			39063	bps
		2.7 V $V_{DD} < 4.5$ V			19531	bps
		2.0 V $V_{DD} < 2.7$ V			9766	bps
					6510	bps
ASCK立ち上がり, 立ち下がり時間	t <sub>R3</sub> ,				1000	ns
	t <sub>F3</sub>					


ACタイミング測定点 (X1入力を除く)



クロック・タイミング




T1タイミング




シリアル転送タイミング

3線式シリアルI/Oモード :



UARTモード (外部クロック入力) :



A/Dコンバータ特性 (TA = -40 ~ +85 , AVDD = VDD = 1.8 ~ 5.5 V , AVSS = VSS = 0 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能			8	8	8	bit
総合誤差 <sup>注</sup>		2.7 V AVREF AVDD			0.6	%
		1.8 V AVREF < 2.7 V			1.4	%
変換時間	tCONV	2.0 V AVDD 5.5 V	19.1		200	μs
		1.8 V AVDD < 2.0 V	38.2		200	μs
サンプリング時間	tsAMP		12/fxx			μs
アナログ入力電圧	VIAN		AVSS		AVREF	V
基準電圧	AVREF		1.8		AVDD	V
AVREF-AVSS間抵抗	RAIREF		4	14		k

注 量子化誤差 ( ± 1/2LSB ) を含みません。フルスケール値に対する比率で表しています。

備考 fxx : メイン・システム・クロック周波数 ( fxまたはfx/2 )

fx : メイン・システム・クロック発振周波数

データ・メモリSTOPモード低電源電圧データ保持特性 (TA = -40 ~ +85 )


項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電源電圧	V <sub>DDDR</sub>		1.8		5.5	V
データ保持電源電流	I <sub>DDDR</sub>	V <sub>DDDR</sub> = 1.8 V		0.1	10	μA
リリース信号セット時間	t <sub>SREL</sub>		0			μs
発振安定ウエイト時間	t <sub>WAIT</sub>	RESETによる解除		2 <sup>17</sup> /f <sub>x</sub>		ms
		割り込みによる解除		注		ms

注 発振安定時間選択レジスタ (OSTS) のビット0-ビット2 (OSTS0-OSTS2) により, 2<sup>12</sup>/f<sub>xx</sub>, 2<sup>14</sup>/f<sub>xx</sub>-2<sup>17</sup>/f<sub>xx</sub>の選択が可能です。


備考 f<sub>xx</sub> : メイン・システム・クロック周波数 (f<sub>x</sub>またはf<sub>x</sub>/2)

f<sub>x</sub> : メイン・システム・クロック発振周波数


データ保持タイミング (RESETによるSTOPモード解除)




データ保持タイミング (スタンバイ・リリース信号 : 割り込み信号によるSTOPモード解除)



割り込み入力タイミング




$\overline{\text{RESET}}$ 入力タイミング



11. 外形図

42ピン・プラスチック・シュリンク DIP (600 mil) 外形図 (単位: mm)




P42C-70-600A-1

備考 ES品の外形や材質は、量産品と同じです。

μPD78081GB- x x x -3B4, 78082GB- x x x -3B4の外形図

44ピン・プラスチック QFP ( 10 ) 外形図 ( 単位 : mm )




P44GB-80-3B4-3

備考 ES品の外形や材質は、量産品と同じです。




μPD78081GB-xxx-3BS-MTX, 78082GB-xxx-3BS-MTXの外形図

44ピン・プラスチック QFP ( 10 ) 外形図 ( 単位 : mm )



端子先端形状詳細図



S44GB-80-3BS

備考 ES品の外形や材質は、量産品と同じです。

12. 半田付け推奨条件

μPD78081, 78082の半田付け実装は、次の推奨条件で実施してください。

半田付け推奨条件の詳細は、インフォメーション資料「**半導体デバイス実装マニュアル**」(C10535J)を参照してください。

なお、推奨条件以外の半田付け方式および半田付け条件については、当社販売員にご相談ください。

表12-1 表面実装タイプの半田付け条件

- μPD78081GB- x x x -3B4 : 44ピン・プラスチックQFP ( 10 mm)
- μPD78081GB- x x x -3BS-MTX : 44ピン・プラスチックQFP ( 10 mm)
- μPD78082GB- x x x -3B4 : 44ピン・プラスチックQFP ( 10 mm)
- μPD78082GB- x x x -3BS-MTX : 44ピン・プラスチックQFP ( 10 mm)

半田付け方式	半田付け条件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度：235 ，時間：30秒以内（210 以上），回数：3回以内	IR35-00-3
VPS	パッケージ・ピーク温度：215 ，時間：40秒以内（200 以上），回数：3回以内	VP15-00-3
ウェーブ・ ソルダリング	半田槽温度：260 以下，時間：10秒以内，回数：1回， 予備加熱温度：120 MAX. (パッケージ表面温度)	WS60-00-1
端子部分加熱	端子温度：300 以下，時間：3秒以内（デバイスの一辺当たり）	-

注意 半田付け方式の併用はお避けください（ただし，端子部分加熱は除く）。

表12-2 挿入タイプの半田付け条件

- μPD78081CU- x x x : 42ピン・プラスチック・シュリンクDIP (600 mil)
- μPD78082CU- x x x : 42ピン・プラスチック・シュリンクDIP (600 mil)

半田付け方式	半田付け条件
ウェーブ・ソルダリング (端子のみ)	半田槽温度：260 以下，時間：10秒以内
端子部分加熱	端子温度：300 以下，時間：3秒以内（1端子当たり）

注意 ウェーブ・ソルダリングは端子のみとし，噴流半田が直接本体に接触しないようにしてください。

付録A．開発ツール

μPD78081, 78082を使用するシステム開発のために次のような開発ツールを用意しています。

言語処理用ソフトウェア

RA78K0 <sup>注1, 2, 3, 4</sup>	78K/0シリーズ共通のアセンブラ・パッケージ
CC78K0 <sup>注1, 2, 3, 4</sup>	78K/0シリーズ共通のCコンパイラ・パッケージ
DF78083 <sup>注1, 2, 3, 4</sup>	μPD78083サブシリーズ用デバイス・ファイル
CC78K0-L <sup>注1, 2, 3, 4</sup>	78K/0シリーズ共通のCコンパイラ・ライブラリ・ソース・ファイル

PROM書き込み用ツール

PG-1500	PROMプログラム
PA-78P083CU PA-78P083GB	PG-1500に接続するプログラマ・アダプタ
PG-1500コントローラ <sup>注1, 2</sup>	PG-1500用コントロール・プログラム

ディバグ用ツール

IE-78000-R	78K/0シリーズ共通のインサキット・エミュレータ
IE-78000-R-A <sup>注8</sup>	78K/0シリーズ共通のインサキット・エミュレータ（統合ディバグ用）
IE-78000-R-BK	78K/0シリーズ共通のブレーク・ボード
IE-78078-R-EM	μPD78078サブシリーズと共通のエミュレーション・ボード
EP-78083CU-R EP-78083GB-R	μPD78083サブシリーズ用エミュレーション・プローブ
EV-9200G-44	44ピン・プラスチックQFP用に作られたターゲット・システムの基板上に実装するソケット
SM78K0 <sup>注5, 6, 7</sup>	78K/0シリーズ共通のシステム・シミュレータ
ID78K0 <sup>注4, 5, 6, 7, 8</sup>	IE-78000-R-A用統合ディバグ
SD78K0 <sup>注1, 2</sup>	IE-78000-R用スクリーン・ディバグ
DF78083 <sup>注1, 2, 5, 6, 7</sup>	μPD78083サブシリーズ用デバイス・ファイル

注1．PC-9800シリーズ（MS-DOS™）ベース

2．IBM PC/AT™およびその互換機（PC DOS™/IBM DOS™/MS-DOS）ベース

3．HP9000シリーズ300™（HP-UX™）ベース

4．HP9000シリーズ700™（HP-UX）ベース，SPARCstation™（SunOS™）ベース，EWS4800シリーズ（EWS-UX/V）ベース

5．PC-9800シリーズ（MS-DOS + Windows™）ベース

6．IBM PC/ATおよびその互換機（PC DOS/IBM DOS/MS-DOS + Windows）ベース

7．NEWS™（NEWS-OS™）ベース

8．開発中

備考1．3rdパーティ製開発ツールについては，78K/0シリーズ **セレクション・ガイド**（U11126J）を参照してください。

2．RA78K/0, CC78K/0, SM78K0, ID78K0, SD78K/0は，DF78083と組み合わせて使用します。

## リアルタイムOS

MX78K0 <sup>注1, 2, 3, 4</sup>	78K/0シリーズ用OS
-------------------------------	--------------

## ファジィ推論開発支援システム

FE9000 <sup>注1</sup> /FE9200 <sup>注5</sup>	ファジィ知識データ作成ツール
FT9080 <sup>注1</sup> /FT9085 <sup>注2</sup>	トランスレータ
FI78K0 <sup>注1, 2</sup>	ファジィ推論モジュール
FD78K0 <sup>注1, 2</sup>	ファジィ推論ディバッガ

注1 . PC-9800シリーズ (MS-DOS) ベース

2 . IBM PC/ATおよびその互換機 (PC DOS/IBM DOS/MS-DOS) ベース

3 . HP9000シリーズ300 (HP-UX) ベース

4 . HP9000シリーズ700 (HP-UX) ベース, SPARCstation (SunOS) ベース, EWS4800シリーズ (EWS-UX/V) ベース

5 . IBM PC/ATおよびその互換機 (PC DOS/IBM DOS/MS-DOS + Windows) ベース

備考 3rdパーティ製開発ツールについては, 78K/0シリーズ **セレクション・ガイド** (U11126J) を参照してください。

## 付録B．関連資料

## デバイスの関連資料

資料名	資料番号	
	和文	英文
μPD78083サブシリーズ ユーザーズ・マニュアル	IEU-886	IEU-1407
78K/0シリーズ ユーザーズ・マニュアル 命令編	IEU-849	IEU-1372
78K/0シリーズ インストラクション活用表	U10903J	-
78K/0シリーズ インストラクション・セット	U10904J	-
μPD78083サブシリーズ 特殊機能レジスタ活用表	IEU-5599	-
78K/0シリーズ アプリケーション・ノート 基礎編( )	IEA-767	U10182E

## 開発ツールの資料(ユーザーズ・マニュアル)

資料名	資料番号		
	和文	英文	
RA78Kシリーズ アセンブラ・パッケージ	操作編	EEU-809	EEU-1399
	言語編	EEU-815	EEU-1404
RA78Kシリーズ 構造化アセンブラ・プリプロセッサ		EEU-817	EEU-1402
CC78Kシリーズ Cコンパイラ	操作編	EEU-656	EEU-1280
	言語編	EEU-655	EEU-1284
CC78K/0 Cコンパイラ アプリケーション・ノート	プログラミング・ノウハウ編	EEA-618	EEA-1208
CC78Kシリーズ ライブラリ・ソース・ファイル		EEU-777	-
PG-1500 PROMプログラマ		EEU-651	EEU-1335
PG-1500コントローラ PC-9800シリーズ(MS-DOS)ベース		EEU-704	EEU-1291
PG-1500コントローラ IBM PCシリーズ(PC DOS)ベース		EEU-5008	U10540E
IE-78000-R		EEU-810	U11376E
IE-78000-R-A		U10057J	U10057E
IE-78000-R-BK		EEU-867	EEU-1427
IE-78078-R-EM		U10775J	EEU-1504
EP-78083		EEU-5003	EEU-1529
SM78K0 システム・シミュレータ	レファレンス編	EEU-5002	U10181E
SM78Kシリーズ システム・シミュレータ	外部部品ユーザオープン インタフェース仕様編	U10092J	U10092E
ID78K0 統合ディバugg	レファレンス編	U11151J	-
SD78K/0 スクリーン・ディバugg PC-9800シリーズ(MS-DOS)ベース	入門編	EEU-852	-
	レファレンス編	U10952J	-
SD78K/0 スクリーン・ディバugg	入門編	EEU-5024	EEU-1414
IBM PC/AT(PC DOS)ベース	レファレンス編	U11279J	EEU-1413

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには必ず最新の資料をご使用ください。

組み込み用ソフトウェアの資料（ユーザズ・マニュアル）

資料名	資料番号	
	和文	英文
78K/0シリーズ用OS MX78K0 基礎編	EEU-5010	—
ファジィ知識データ作成ツール	EEU-829	EEU-1438
78K/0, 78K/ , 87ADシリーズ ファジィ推論開発支援システム トランスレータ	EEU-862	EEU-1444
78K/0シリーズ ファジィ推論開発支援システム ファジィ推論モジュール	EEU-858	EEU-1441
78K/0シリーズ ファジィ推論開発支援システム ファジィ推論デバッグ	EEU-921	EEU-1458

その他の資料

資料名	資料番号	
	和文	英文
IC PACKAGE MANUAL	C10943X	
半導体デバイス 実装マニュアル	C10535J	C10535E
NEC半導体デバイスの品質水準	IEI-620	IEI-1209
NEC半導体デバイスの信頼性品質管理	C10983J	C10983E
静電気放電（ESD）試験について	MEM-539	-
半導体デバイスの品質保証ガイド	MEI-603	MEI-1202
マイクロコンピュータ関連製品ガイド 社外メーカー編	MEI-604	-

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには必ず最新の資料をご使用ください。

{ × ㉔ }

{ × ㉔ }



## CMOSデバイスの一般的注意事項

### 静電気対策（MOS全般）

**注意** MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレイやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

### 未使用入力の処理（CMOS特有）

**注意** CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介してV<sub>DD</sub>またはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

### 初期化以前の状態（MOS全般）

**注意** 電源投入時、MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため、初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

FIPは、日本電気株式会社の登録商標です。

IEBusは、日本電気株式会社の商標です。

MS-DOSおよびWindowsは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

IBM DOS, PC/AT, PC DOSは、米国IBM社の商標です。

HP9000シリーズ300, HP9000シリーズ700, HP-UXは、米国ヒューレット・パカード社の商標です。

SPARCstationは、米国SPARC International, Inc.の商標です。

SunOSは、米国サン・マイクロシステムズ社の商標です。

NEWS, NEWS-OSは、ソニー株式会社の商標です。

関連資料は暫定版の場合がありますが、この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

本製品が外国為替および外国貿易管理法の規定による戦略物資等（または役務）に該当するか否かは、ユーザ（仕様を決定した者）が判定してください。

文書による当社の承諾なしに本資料の転載複製を禁じます。  
 本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して、当社は当社もしくは第三者の知的所有権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に起因する第三者所有の権利にかかわる問題が発生した場合、当社はその責を負うものではありませんのでご了承ください。  
 当社は品質、信頼性の向上に努めていますが、半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として、人身事故、火災事故、社会的な損害等を生じさせない冗長設計、延焼対策設計、誤動作防止設計等安全設計に十分ご注意願います。  
 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また、各品質水準は以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認の上ご使用願います。  
 標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット  
 特別水準：輸送機器（自動車、列車、船舶等）、交通用信号機器、防災/防犯装置、各種安全装置、生命維持を直接の目的としない医療機器  
 特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等  
 当社製品のデータ・シート/データ・ブック等の資料で、特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は、必ず事前に当社販売窓口までご相談頂きますようお願い致します。  
 この製品は耐放射線設計をしておりません。

M4 94.11

— お問い合わせは、最寄りのNECへ —

【営業関係お問い合わせ先】

半導体第一販売事業部 半導体第二販売事業部 半導体第三販売事業部	〒108-01 東京都港区芝五丁目7番1号（NEC本社ビル）	東京 (03)3454-1111	(大代表)
中部支社 半導体第一販売部 半導体第二販売部	〒460 名古屋市中区錦一丁目17番1号（NEC中部ビル）	名古屋 (052)222-2170 名古屋 (052)222-2190	
関西支社 半導体第一販売部 半導体第二販売部 半導体第三販売部	〒540 大阪市中央区城見一丁目4番24号（NEC関西ビル）	大阪 (06) 945-3178 大阪 (06) 945-3200 大阪 (06) 945-3208	
北海道支社 札幌 東北支社 仙台 岩手支店 盛岡 山形支店 山形 郡山支店 郡山 いわき支店 いわき 長岡支店 長岡 土浦支店 土浦 水戸支店 水戸 神奈川支社 横浜 群馬支店 高崎	(011)231-0161 (022)267-8740 (019)651-4344 (0236)23-5511 (0249)23-5511 (0246)21-5511 (0258)36-2155 (0298)23-6161 (029)226-1717 (045)324-5524 (0273)26-1255	太田支店 太田 (0276)46-4011 宇都宮支店 宇都宮 (028)621-2281 小山支店 小山 (0285)24-5011 長野支社 松本 (0263)35-1662 甲府支店 甲府 (0552)24-4141 埼玉支社 立川 (048)641-1411 千葉支社 千葉 (043)238-8116 静岡支社 静岡 (054)255-2211 北陸支社 金沢 (0762)23-1621 福井支店 福井 (0776)22-1866	富山支店 富山 (0764)31-8461 三重支店 津 (0592)25-7341 京都支社 京都 (075)344-7824 神戸支社 神戸 (078)333-3854 中国支社 広島 (082)242-5504 鳥取支店 鳥取 (0857)27-5311 岡山支店 岡山 (086)225-4455 四国支社 高松 (0878)36-1200 新居浜支店 新居浜 (0897)32-5001 松山支店 松山 (089)945-4149 九州支社 福岡 (092)271-7700

【本資料に関する技術お問い合わせ先】

半導体ソリューション技術本部 マイクロコンピュータ技術部	〒210 川崎市幸区塚越三丁目484番地	川崎 (044)548-7923	半導体 インフォメーションセンター FAX(044)548-7900 (FAXにてお願い致します)
半導体販売技術本部 東日本販売技術部	〒108-01 東京都港区芝五丁目7番1号（NEC本社ビル）	東京 (03)3798-9619	
半導体販売技術本部 中部販売技術部	〒460 名古屋市中区錦一丁目17番1号（NEC中部ビル）	名古屋 (052)222-2125	
半導体販売技術本部 西日本販売技術部	〒540 大阪市中央区城見一丁目4番24号（NEC関西ビル）	大阪 (06) 945-3383	