カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010年4月1日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



MOS集積回路 MOS Integrated Circuit

μι ¬78011H,78012H,78013H,78014H

8 ビット・シングルチップ・マイクロコンピュータ



μ PD78011H, 78012H, 78013H, 78014Hは,78K/0シリーズの中の μ PD78014Hサブシリーズの製品です。 従来の μ PD78018Fサブシリーズに比べ,マイコン内部から発生するEMI(Electro Magnetic Interference)ノイズを低減しています。

詳しい機能説明などは次のユーザーズ・マニュアルに記載しております。設計の際には必ずお読みください。 $\mu \, \mathsf{PD78014H} \, \forall \, \mathsf{J} \, \mathsf{D} \, \mathsf{J} \, \mathsf{J$

特徵

EMIノイズ低減製品

大容量ROM, RAM内蔵

項目	プログラム・	データ	・メモリ	パッケージ
品名	メモリ (ROM)	内部高速RAM	内部バッファRAM	
μ PD78011H	8 Kバイト	512バイト	32バイト	・64ピン・プラスチック・シュリンクDIP (750 mil)
μ PD78012H	16 Kバイト			・64ピン・プラスチックQFP(14 mm) ・64ピン・プラスチックLQFP(12 mm)
μ PD78013H	24 Kバイト	1024バイト		
μ PD78014H	32 Kバイト			

外部メモリ拡張空間:64 Kバイト

高速 (0.4 μs) から超低速 (122 μs) まで命令実行時間変更可能

I/Oポート:53本(N-chオープン・ドレーン:4本を含む)

8 ビット分解能A/Dコンバータ: 8 チャネル シリアル・インタフェース: 2 チャネル

タイマ:5チャネル

電源電圧: Vpp=1.8 ~ 5.5 V

応用分野

携帯電話,ページャ,VTR,オーディオ,カメラ,家電製品など

本資料の内容は,後日変更する場合があります。

資料番号 U11898JJ1V0DS00 (第 1 版) 発行年月 October 1996 P





オーダ情報


オーダ名称	パッケージ	
μ PD78011HCW- × × ×	64ピン・プラスチック・シュリンクDIP(750 mil)	
μ PD78011HGC-×××-AB8	64ピン・プラスチックQFP(14 mm)	
μ PD78011HGK- × × × -8A8	64ピン・プラスチックLQFP(12 mm)	
μ PD78012HCW-×××	64ピン・プラスチック・シュリンクDIP(750 mil)	
μ PD78012HGC-×××-AB8	64ピン・プラスチックQFP(14 mm)	
μ PD78012HGK-×××-8A8	64ピン・プラスチックLQFP(12 mm)	
μ PD78013HCW-×××	64ピン・プラスチック・シュリンクDIP(750 mil)	
μ PD78013HGC-×××-AB8	64ピン・プラスチックQFP(14 mm)	
μ PD78013HGK-×××-8A8	64ピン・プラスチックLQFP(12 mm)	
μ PD78014HCW- × × ×	64ピン・プラスチック・シュリンクDIP(750 mil)	
μ PD78014HGC-×××-AB8	64ピン・プラスチックQFP(14 mm)	
μ PD78014HGK-×××-8A8	64ピン・プラスチックLQFP(12 mm)	

備考 ×××はROMコード番号です。



78K/0シリーズの展開

78K/0シリーズの製品展開を次に示します。枠内はサブシリーズ名称です。



注 計画中





各サブシリーズ間の主な機能の違いを次に示します。

	機能	ROM容量		タイ	イマ		8-bit	10-bit	8-bit	シリアル・	I/O	V _{DD}	外部
サブシリ	ーズ名		8-bit	16-bit	時計	WDT	A/D	A/D	D/A	インタフェース		MIN.値	拡張
制御用	μPD78078	32 K-60 K	4ch	1ch	1ch	1ch	8ch	-	2ch	3ch(UART : 1ch)	88本	1.8 V	
	μ PD78070A	-									61本	2.7 V	
	μPD780018	48 K-60 K							-	2ch(時分割 3 線: 1ch)	88本		
	μPD78058F		2ch						2ch	3ch(UART : 1ch)	69本		
	μ PD78054	16 K-60 K										2.0 V	
	μPD780034	8 K-32 K					-	8ch	-	3ch(UART : 1ch,	51本	1.8 V	
	μPD780024						8ch	-		時分割3線:1ch)			
	μPD780964		3ch	注	-		-	8ch		2ch(UART : 2ch)	47本	2.7 V	
	μPD780924						8ch	-					
	μ PD78014H		2ch	1ch	1ch					2ch	53本	1.8 V	
	μPD78018F	8 K-60 K											
	μPD78014	8 K-32 K										2.7 V	•
	μPD780001	8 K		-	-					1ch	39本		-
	μPD78002	8 K-16 K			1ch		-				53本		
	μPD78083				-		8ch			1ch(UART:1ch)	33本	1.8 V	-
FIP	μPD780208	32 K-60 K	2ch	1ch	1ch	1ch	8ch	-	-	2ch	74本	2.7 V	-
駆動用	μ PD78044F	16 K-40 K									68本		
	μPD78024	24 K-32 K									54本		
LCD	μPD780308	48 K-60 K	2ch	1ch	1ch	1ch	8ch	-	-	3ch	57本	1.8 V	-
駆動用										(時分割UART:1ch)			
	μPD78064B	32 K								2ch(UART : 1ch)		2.0 V	
	μ PD78064	16 K-32 K											
IEBus	μPD78098	32 K-60 K	2ch	1ch	1ch	1ch	8ch	-	2ch	3ch(UART:1ch)	69本	2.7 V	
対応													
LV用	μ PD78P0914	32 K	6ch	-	-	1ch	8ch	-	-	2ch	54本	4.5 V	

<u> 10ビット・タイマ:1チャネル</u>





機能概要

		DD7004411	DD7004011	DD70040II	DD7004411					
項目	品名	μ PD78011H	μ PD78012H	μ PD78013H	μ PD78014H					
- 円 内部メモリ	J ROM	8 Kバイト	16 Kバイト	24 Kバイト	32 Kバイト					
内部 クモ・		512バイト	10 K/ (7 7	1024バイト	32 K/(1 F					
	高速RAM バッファRAM		32バイト							
メモリ空間										
		64 Kバイト 8 ビット×32レジスタ(8 ビット×8 レジスタ×4 バンク)								
汎用レジス				(9 × 4 / () / ()						
1225	ラクション・サイクル メイン・システム・ クロック選択時	命令実行時間の可変権 0.4 µs/0.8 µs/1.6 µs	^暖 見EPV)底 s/3.2 μs/6.4 μs (10.0	MHz動作時)						
	サブシステム・ クロック選択時	122 μ s(32.768 kHz動作時)								
命令セット	-	・16ビット演算								
		・乗除算(8ビット×	│ │・乗除算(8ビット×8ビット,16ビット÷8ビット)							
		・ビット操作(セット,リセット,テスト,ブール演算)								
		・BCD補正など								
I/Oポート		合計		: 53本						
		・CMOS入力		: 2本						
		・CMOS入出力 : 47本								
		・N-chオープン・ドレーン入出力(15 V耐圧) : 4 本								
A/Dコンバ	、 ータ	・8 ビット分解能×8 チャネル								
		・広い電源電圧範囲で動作可能:AVDD = 1.8 ~ 5.5 V								
シリアル・	・インタフェース	・ 3 線式シリアルI/O / SBI / 2線式シリアルI/Oモード選択可能 : 1 チャネル								
		・3線式シリアルI/Oモード(最大32バイト自動送受信機能内蔵) : 1 チャネル								
タイマ		・16ビット・タイマ / イベント・カウンタ: 1チャネル								
		・8ビット・タイマ / イベント・カウンタ : 2チャネル								
		・時計用タイマ								
		・ウォッチドッグ・タイマ : 1チャネル								
タイマ出力	ל	3 本 (14ビットPWM出力可能: 1 本)								
クロック出	 出力	39.1 kHz, 78.1 kHz, 1	56 kHz, 313 kHz, 625 k	Hz, 1.25 MHz						
		(メイン・システム・	(メイン・システム・クロック:10.0 MHz動作時)							
		32.768 kHz(サブシステム・クロック:32.768 kHz動作時)								
ブザー出力	ם	2.4 kHz, 4.9 kHz, 9.8		ュ・クロック:10.0 MHz	動作時)					
ベクタ	マスカブル	内部: 8 , 外部: 4								
割り込み	ノンマスカブル	内部: 1								
要因	ソフトウエア	1								
<u></u> テスト入力	ם ה	内部:1本,外部:1本								
電源電圧		V _{DD} = 1.8 ~ 5.5 V								
動作周囲活		$T_{A} = -40 \sim +85$								
パッケーシ		・64ピン・プラスチャ	ック・シュリンクDIP(750 mil)						
		・64ピン・プラスチッ	ックQFP(14 mm)							
		・64ピン・プラスチックLQFP(12 mm)								

1.端子接続図 (Top View **)** ... 7

次 目


2.プロック図 10
3 . 端子機能一覧 11
3.1 ポート端子 11
3.2 ポート以外の端子 12
3.3 端子の入出力回路と未使用端子の処理 14
4.メモリ空間 16
5 . 周辺ハードウエア機能の特徴 17
5.1 ポート 17
5.2 クロック発生回路 18
5.3 タイマ/イベント・カウンタ 19
5.4 クロック出力制御回路 21
5.5 ブザー出力制御回路 21
5.6 A/Dコンバータ 22
5.7 シリアル・インタフェース 23
6 . 割り込み機能とテスト機能 25
6.1 割り込み機能 25
6.2 テスト機能 28
7 . 外部デバイス拡張機能 29
8. スタンパイ機能 29
9. リセット機能 29
10.命令セット 30
11 . 電気的特性 32
12.外形図 53
13. 半田付け推奨条件 56
付録A.開発ツール 58
付録 B . 関連資料 60



保守/廃止

- **1.端子接続図 (**Top View)
 - ・64ピン・プラスチック・シュリンクDIP (750 mil)

 μ PD78011HCW- \times \times \times , 78012HCW- \times \times , 78013HCW- \times \times , 78014HCW- \times \times



注意1.IC (Internally Connected) 端子はVssに直接接続してください。

- 2 . AVDD端子はA/Dコンバータの電源とポート部の電源を兼用しています。マイコンから発生するノイズを 低減する必要がある応用分野で使用する場合, VDDと同電位の別電源に接続してください。
- 3. AVss端子はA/Dコンパータのグランドとポートのグランドを兼用しています。マイコン内部から発生する ノイズを低減する必要がある応用分野で使用する場合, Vssと別のグランド・ラインに接続してください。






・64ピン・プラスチックQFP (14 mm)

µ PD78011HGC- x x -AB8, 78012HGC- x x -AB8, 78013HGC- x x -AB8, 78014HGC- x x -AB8

・64ピン・プラスチックLQFP (12 mm)

μPD78011HGK-×××-8A8, 78012HGK-×××-8A8, 78013HGK-×××-8A8, 78014HGK-×××-8A8



注意1.IC (Internally Connected) 端子はVssに直接接続してください。

- 2 . AVDD端子はA/Dコンバータの電源とポート部の電源を兼用しています。マイコンから発生するノイズを 低減する必要がある応用分野で使用する場合, VDDと同電位の別電源に接続してください。
- 3.AVss端子はA/Dコンバータのグランドとポートのグランドを兼用しています。マイコン内部から発生する ノイズを低減する必要がある応用分野で使用する場合,Vssと別のグランド・ラインに接続してくださ い。



NEC

保守/廃止

A8-A15 : Address Bus P60-P67 : Port6

AD0-AD7 : Address/Data Bus PCL : Programmable Clock

ANI0-ANI7 : Analog Input RD : Read Strobe

ASTB : Address Strobe RESET : Reset

AVDD : Analog Power Supply SB0, SB1 : Serial Bus

AVREF : Analog Reference Voltage SCK0, SCK1 : Serial Clock

AVss : Analog Ground SI0, SI1 : Serial Input

Avss : Analog Ground 510, 511 : Serial Input

BUSY : Busy SO0, SO1 : Serial Output

BUZ : Buzzer Clock STB : Strobe

IC : Internally Connected TI0-TI2 : Timer Input INTP0-INTP3 : Interrupt from Peripherals TO0-TO2 : Timer Output

P00-P04 : Port0 VDD : Power Supply

P10-P17 : Port1 Vss : Ground

P20-P27 : Port2 WAIT : Wait


P30-P37 : Port3 WR : Write Strobe

P40-P47 : Port4 X1, X2 : Crystal (Main System Clock)

P50-P57 : Port5 XT1, XT2 : Crystal (Subsystem Clock)



2. ブロック図



備考 内部ROM, RAM容量は製品によって異なります。





3.端子機能一覧

3.1 ポート端子(1/2)

端子名称	入出力		機能	リセット時	兼用端子
P00	入力	ポート0。	入力専用。	入力	INTP0/TI0
P01	入出力	5 ビット入出力ポート。	1 ビット単位で入力 / 出力の指定可能。	入力	INTP1
P02			入力ポートとして使用する場合,ソフトウエア		INTP2
P03			により,内蔵プルアップ抵抗を使用可能。		INTP3
P04 ^{注 1}	入力		入力専用。	入力	XT1
P10-P17	入出力	ポート1。		入力	ANI0-ANI7
		8 ビット入出力ポート。			
		1ビット単位で入力/出	l力の指定可能。		
		入力ポートとして使用す	る場合,ソフトウエアにより,内蔵プルアップ抵		
		抗を使用可能。 ^{注 2}			
P20	入出力	ポート2。		入力	SI1
P21		8 ビット入出力ポート。			SO1
P22		1ビット単位で入力/出	力の指定可能。		SCK1
P23		入力ポートとして使用す	る場合,ソフトウエアにより,内蔵プルアップ抵		STB
P24		抗を使用可能。			BUSY
P25	_				SI0/SB0
P26					SO0/SB1
P27					SCK0
P30	入出力	ポート3。		入力	TO0
P31		8 ビット入出力ポート。			TO1
P32		1ビット単位で入力/出	l力の指定可能。		TO2
P33		入力ポートとして使用す	る場合,ソフトウエアにより,内蔵プルアップ抵		TI1
P34		抗を使用可能。			TI2
P35					PCL
P36					BUZ
P37					-
P40-P47	入出力	ポート4。		入力	AD0-AD7
		8 ビット入出力ポート。			
		8ビット単位で入力/出	l力の指定可能。		
		入力ポートとして使用す	る場合 , ソフトウエアにより , 内蔵プルアップ抵		
		抗を使用可能。			
		立ち下がりエッジの検出	により,テスト入力フラグ(KRIF)を1にセッ		
		F.			

- **注1**.P04/XT1端子を入力ポートとして使用するときは,プロセッサ・クロック・コントロール・レジスタ(PCC)のビット6(FRC)に1を設定してください(サブシステム・クロック発振回路の内蔵フィードバック抵抗を使用しないでください)。
 - 2.P10/ANI0-P17/ANI7端子をA/Dコンバータのアナログ入力として使用するとき,内蔵プルアップ抵抗が自動的に使用されなくなります。



保守/廃止

3.1 ポート端子(2/2)

端子名称	入出力	機	能	リセット時	兼用端子
P50-P57	入出力	ポート5。		入力	A8-A15
		8 ビット入出力ポート。			
		LEDを直接駆動可能。			
		1 ビット単位で入力 / 出力の指定可	能。		
		入力ポートとして使用する場合 , ソフトウェ	アにより、内蔵プルアップ抵抗を使用可能。		
P60	入出力	ポート6。	N-chオープン・ドレーン入出力ポート。	入力	-
P61		8 ビット入出力ポート。	マスク・オプションにより,プル		
P62		1 ビット単位で入力 / 出力の指定	アップ抵抗の内蔵を指定可能。		
P63		可能。	LEDを直接駆動可能。		
P64			入力ポートとして使用する場合,ソ		RD
P65			フトウエアにより , 内蔵プルアップ		WR
P66			抵抗を使用可能。		WAIT
P67					ASTB

注意 ポートと兼用機能を持った端子については、A/D変換動作中は次の操作を行わないでください。A/D変換時の総合誤差の規格が守れなくなります。

ポートとして使用している場合,その出力の出力ラッチを書き換えること ポートとして使用していない場合でも,出力として使用している端子の出力レベルを変更すること

3.2 ポート以外の端子(1/2)

端子名称	入出力	機能	リセット時	兼用端子
INTP0	入力	有効エッジ(立ち上がりエッジ,立ち下がりエッジ,立ち上がりおよび立	入力	P00/TI0
INTP1	1	ち下がりの両エッジ)指定可能な外部割り込み要求入力。		P01
INTP2	1			P02
INTP3	1	立ち下がりエッジ検出外部割り込み要求入力。		P03
SI0	入力	シリアル・インタフェースのシリアル・データ入力。	入力	P25/SB0
SI1	1			P20
SO0	出力	シリアル・インタフェースのシリアル・データ出力。	入力	P26/SB1
SO1	1			P21
SB0	入出力	シリアル・インタフェースのシリアル・データ入力/出力。	入力	P25/SI0
SB1				P26/SO0
SCK0	入出力	シリアル・インタフェースのシリアル・クロック入力/出力。	入力	P27
SCK1	-			P22
STB	出力	シリアル・インタフェース自動送受信用ストローブ出力。	入力	P23
BUSY	入力	シリアル・インタフェース自動送受信用ビジィ入力。	入力	P24
TIO	入力	16ビット・タイマ (TM0) への外部カウント・クロック入力。	入力	P00/INTP0
TI1		8 ビット・タイマ (TM1) への外部カウント・クロック入力。		P33
TI2		8 ビット・タイマ (TM2) への外部カウント・クロック入力。		P34
ТО0	出力	16ビット・タイマ (TM0) 出力 (14ビットPWM出力と兼用)。	入力	P30
TO1]	8 ビット・タイマ (TM1) 出力。		P31
TO2		8 ビット・タイマ (TM2) 出力。		P32





3.2 ポート以外の端子(2/2)

端子名称	入出力	機能	リセット時	兼用端子
PCL	出力	クロック出力(メイン・システム・クロック , サブシステム・クロックの	入力	P35
		トリミング用)。		
BUZ	出力	ブザー出力。	入力	P36
AD0-AD7	入出力	外部にメモリを拡張する場合の,下位アドレス / データ・バス。	入力	P40-P47
A8-A15	出力	外部にメモリを拡張する場合の,上位アドレス・バス。	入力	P50-P57
RD	出力	外部メモリのリード動作用ストローブ信号出力。	入力	P64
WR		外部メモリのライト動作用ストローブ信号出力。		P65
WAIT	入力	外部メモリ・アクセス時のウエイト挿入。	入力	P66
ASTB	出力	外部メモリをアクセスするために , ポート4 , ポート5 に出力されるアド	入力	P67
		レス情報を外部でラッチするストロープ出力。		
ANI0-ANI7	入力	A/Dコンバータのアナログ入力。	入力	P10-P17
AVREF	入力	A/Dコンバータの基準電圧入力。	-	-
AV _{DD}	-	A/Dコンバータのアナログ電源(ポート部の電源と兼用)。	-	-
AVss	-	A/Dコンバータのグランド電位(ポート部のグランド電位と兼用)。	-	-
RESET	入力	システム・リセット入力。	-	-
X1	入力	メイン・システム・クロック発振用クリスタル接続。	-	-
X2	-		-	-
XT1	入力	サブシステム・クロック発振用クリスタル接続。	入力	P04
XT2	-		-	-
V _{DD}	-	正電源(ポート部を除く)。	-	-
Vss	-	グランド電位(ポート部を除く)。	-	-
IC	-	内部接続。Vssに直接接続。	-	-

- 注意1.AVDD端子はA/Dコンバータの電源とポート部の電源を兼用しています。マイコンから発生するノイズを低減する必要がある応用分野で使用する場合,VDDと同電位の別電源に接続してください。
 - 2. AVss端子はA/Dコンパータのグランドとポートのグランドを兼用しています。マイコン内部から発生するノイズを低減する必要がある応用分野で使用する場合, Vssと別のグランド・ラインに接続してください。



3.3 端子の入出力回路と未使用端子の処理

各端子の入出力回路タイプと,未使用端子の処理を表 3-1 に示します。また,各タイプの入出力回路の構成は,図 3-1 を参照してください。


表3-1 各端子の入出力回路タイプ

端子名	入出力回路タイプ	入出力	未使用時の推奨接続方法
P00/INTP0/TI0	2	入力	Vssに接続
P01/INTP1	8-D	入出力	個別に抵抗を介して, Vssに接続
P02/INTP2			
P03/INTP3			
P04/XT1	16	入力	VDDに接続
P10/ANI0-P17/ANI7	11-C	入出力	個別に抵抗を介して, VppまたはVssに接続
P20/SI1	8-D		
P21/SO1	5-J		
P22/SCK1	8-D		
P23/STB	5-J		
P24/BUSY	8-D		
P25/SI0/SB0	10-C	-	
P26/SO0/SB1			
P27/SCK0			
P30/TO0	5-J		
P31/TO1			
P32/TO2			
P33/TI1	8-D	-	
P34/TI2			
P35/PCL	5-J	-	
P36/BUZ			
P37			
P40/AD0-P47/AD7	5-O		個別に抵抗を介して, Vooに接続
P50/A8-P57/A15	5-J		個別に抵抗を介して, VppまたはVssに接続
P60-P63	13-I		個別に抵抗を介して, Vooに接続
P64/RD	5-J		個別に抵抗を介して, VppまたはVssに接続
P65/WR			
P66/WAIT			
P67/ASTB			
RESET	2	入力	-
XT2	16	-	オープン
AVREF	-		Vssに接続
AVDD			VdDに接続
AVss			Vssに接続
IC			Vssに直接接続





図3-1 端子の入出力回路一覧






4.メモリ空間

図4-1に, µPD78011H, 78012H, 78013H, 78014Hのメモリ・マップを示します。

図4-1 メモリ・マップ



注 内部ROM, 内部高速RAM容量は製品により異なります(下表参照)。

	内部ROM最終アドレス	内部高速RAM先頭アドレス
品名	n n n n H	mmmmH
μ PD78011H	1FFFH	FD00H
μ PD78012H	3FFFH	
μ PD78013H	5FFFH	FB00H
μ PD78014H	7 F F F H	



5.周辺ハードウエア機能の特徴

5.1 ポート

I/Oポートには次の3種類があります。

·CMOS入力 (P00, P04) : 2本

・CMOS入出力(P01-P03, ポート1-ポート5, P64-P67) : 47本

・N-chオープン・ドレーン入出力(15 V耐圧)(P60-P63): 4本

合 計 : 53本

表5-1 ポートの機能

名 称	端子名称	機能
ポート 0	P00, P04	入力専用ポート。
	P01-P03	入出力ポート。 1 ビット単位で入力 / 出力の指定可能。
		入力ポートとして使用した場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可能。
ポート1	P10-P17	入出力ポート。 1 ビット単位で入力 / 出力の指定可能。
		入力ポートとして使用した場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可能。
ポート2	P20-P27	入出力ポート。 1 ビット単位で入力 / 出力の指定可能。
		入力ポートとして使用した場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可能。
ポート3	P30-P37	入出力ポート。 1 ビット単位で入力 / 出力の指定可能。
		入力ポートとして使用した場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可能。
ポート4	P40-P47	入出力ポート。8ビット単位で入力/出力の指定可能。
		入力ポートとして使用した場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可能。
		立ち下がりエッジ検出によりテスト入力フラグ(KRIF)を 1 にセット。
ポート5	P50-P57	入出力ポート。 1 ビット単位で入力 / 出力の指定可能。
		入力ポートとして使用した場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可能。
		LEDを直接駆動可能。
ポート6	P60-P63	N-chオープン・ドレーン入出力ポート。 1 ビット単位で入力 / 出力の指定可能。
		マスク・オプションで,プルアップ抵抗の内蔵可能。
		LEDを直接駆動可能。
	P64-P67	入出力ポート。 1 ビット単位で入力 / 出力の指定可能。
		入力ポートとして使用した場合,ソフトウエアにより,内蔵プルアップ抵抗を使用可能。




5.2 クロック発生回路

メイン・システム・クロックとサブシステム・クロックの 2 種類の発生回路があります。 また,命令実行時間を変化させることができます。

- ・0.4 μs/0.8 μs/1.6 μs/3.2 μs/6.4 μs (メイン・システム・クロック: 10.0 MHz動作時)
- ・122 µs (サブシステム・クロック:32.768 kHz動作時)

図5-1 クロック発生回路のプロック図





5.3 タイマ/イペント・カウンタ

タイマ/イベント・カウンタを5チャネル内蔵しています。

・16ビット・タイマ / イベント・カウンタ : 1 チャネル ・8 ビット・タイマ / イベント・カウンタ : 2 チャネル ・時計用タイマ : 1 チャネル ・ウォッチドッグ・タイマ : 1 チャネル

表5-2 タイマ/イベント・カウンタの種類と機能

		16ビット・タイマ / イベント・カウンタ	8 ビット・タイマ / イベント・カウンタ	時計用タイマ	ウォッチドッグ・タイマ
種類	インターバル・タイマ	1チャネル	2 チャネル	1 チャネル	1 チャネル
	外部イベント・カウンタ	1 チャネル	2 チャネル	-	-
機能	タイマ出力	1 出力	2 出力	-	-
	PWM出力	1 出力	-	-	-
	パルス幅測定	1 入力	-	-	-
	方形波出力	1 出力	2 出力	-	-
	割り込み要求	2	2	1	1
	テスト入力	-	-	1	-

図5-2 16ビット・タイマ/イベント・カウンタのブロック図








図5-3 8ビット・タイマ/イベント・カウンタのブロック図




図5-4 時計用タイマのブロック図









図5-5 ウォッチドッグ・タイマのブロック図




5.4 クロック出力制御回路

クロック出力として次の周波数のクロックを出力できます。

- ・39.1 kHz/78.1 kHz/156 kHz/313 kHz/625 kHz/1.25 MHz (メイン・システム・クロック: 10.0 MHz動作時)
- ・32.768 kHz (サブシステム・クロック: 32.768 kHz動作時)

図5-6 クロック出力制御回路のプロック図



5.5 ブザー出力制御回路

ブザー出力として次の周波数のクロックを出力できます。

・2.4 kHz/4.9 kHz/9.8 kHz (メイン・システム・クロック: 10.0 MHz動作時)

図5-7 ブザー出力制御回路のブロック図






5.6 A/Dコンパータ

8ビット分解能8チャネルのA/Dコンバータを内蔵しています。

A/D変換動作の起動方法として次の2種類があります。

- ・ハードウエア・スタート
- ・ソフトウエア・スタート

図5-8 A/Dコンバータのプロック図



注意 ポートと兼用機能を持った端子(3.1 ポート端子参照)については,A/D変換動作中は次の操作を行わないでください。A/D変換時の総合誤差の規格が守れなくなります。

ポートとして使用している場合,その出力の出力ラッチを書き換えること ポートとして使用していない場合でも,出力として使用している端子の出力レベルを変更すること





5.7 シリアル・インタフェース

クロック同期式シリアル・インタフェースを2チャネル内蔵しています。

- ・シリアル・インタフェース・チャネル0
- ・シリアル・インタフェース・チャネル1

表5-3 シリアル・インタフェースの種類と機能

機能	シリアル・インタフェース・チャネル 0	シリアル・インタフェース・チャネル 1
3 線式シリアルI/Oモード	(MSB/LSB先頭切り替え可能)	(MSB/LSB先頭切り替え可能)
自動送受信機能付き 3 線式シリアルI/Oモード	-	(MSB/LSB先頭切り替え可能)
SBI (シリアル・バス・インタフェース) モード	(MSB先頭)	-
2 線式シリアルI/Oモード	(MSB先頭)	-

図5-9 シリアル・インタフェース・チャネル0のプロック図









図5-10 シリアル・インタフェース・チャネル1のブロック図





6.割り込み機能とテスト機能

6.1 割り込み機能

割り込み機能には次に示す3種類,14要因があります。

・ノンマスカブル: 1・マスカブル : 12・ソフトウエア : 1

表 6 - 1 割り込み要因一覧

			一一一一一一一一一一一一	-		
割り込み	注 1 ディフォールト・		割り込み要因	内部 /	ベクタ・	注2 基本構成
の種類	プライオリティ	名 称	トリガ	外部	アドレス	タイプ
ノンマスカ	-	INTWDT	ウォッチドッグ・タイマのオーバフロー	内部	0004H	(A)
ブル			(ウォッチドッグ・タイマ・モード 1 選択時)			
マスカブル	0	INTWDT	ウォッチドッグ・タイマのオーバフロー			(B)
			(インターバル・タイマ・モード選択時)			
	1	INTP0	端子入力エッジ検出	外部	0006H	(C)
	2	INTP1			0008H	(D)
	3	INTP2			000AH	
	4	INTP3			000CH	
	5	INTCSI0	シリアル・インタフェース・チャネル 0 の転	内部	000EH	(B)
			送終了			
	6	INTCSI1	シリアル・インタフェース・チャネル 1 の転		0010H	
			送終了			
	7	INTTM3	時計用タイマからの基準時間間隔信号		0012H	
	8	INTTM0	16ビット・タイマ / イベント・カウンタの一		0014H	
			致信号発生			
	9	INTTM1	8ビット・タイマ / イベント・カウンタ1の		0016H	
			一致信号発生			
	10	INTTM2	8 ビット・タイマ / イベント・カウンタ 2 の		0018H	
			一致信号発生			
	11	INTAD	A/Dコンバータの変換終了		001AH	
ソフトウエア	-	BRK	BRK命令の実行	-	003EH	(E)


- **注1**. ディフォールト・プライオリティは,複数のマスカブル割り込みが同時に発生している場合に,優先する順位です。 0 が最高順位,11が最低順位です。
 - 2.基本構成タイプの(A)(E)は,それぞれ次頁の(A)(E)に対応しています。






図6-1 割り込み機能の基本構成(1/2)

(A)内部ノンマスカブル割り込み



(B)内部マスカブル割り込み



(C)外部マスカブル割り込み(INTP0)










図6-1 割り込み機能の基本構成(2/2)

(D)外部マスカブル割り込み(INTPOを除く)



(E) ソフトウエア割り込み



IF : 割り込み要求フラグIE : 割り込み許可フラグ

ISP : インサービス・プライオリティ・フラグ

MK : 割り込みマスク・フラグPR : 優先順位指定フラグ




6.2 テスト機能

テスト機能には表6-2に示す2本があります。

表6-2 テスト要因一覧

	テスト要因	内部 / 外部		
名 称	名 称 トリガ			
INTWT	時計用タイマのオーバフロー	内部		
INTPT4	ポート4の立ち下がりエッジ検出	外部		

図6-2 テスト機能の基本構成



IF : テスト入力フラグ

MK : テスト・マスク・フラグ



7.外部デバイス拡張機能


外部デバイス拡張機能は、内部ROM、RAM、SFR以外の領域に外部デバイスを接続する機能です。 外部デバイスとの接続にはポート 4 - ポート 6 を使用します。

8. スタンパイ機能

スタンバイ機能は,消費電流をより低減するための機能で,次の2種類があります。

- ・HALTモード: CPUの動作クロックを停止させます。通常動作との間欠動作により, 平均消費電流を低減できま
- ・STOPモード:メイン・システム・クロックの発振を停止させます。メイン・システム・クロックによる動作を すべて停止させ,サプシステム・クロックだけの微小消費電力状態にします。





- 注 メイン・システム・クロックを停止させることにより、消費電流を低減することができます。
 CPUがサブシステム・クロックで動作しているときは、MCCのセットによってメイン・システム・クロックを停止させてください。STOP命令は使用できません。
- 注意 メイン・システム・クロックを停止させサプシステム・クロックで動作させているときに,再度メイン・システム・クロックに切り替える場合には,プログラムで発振安定時間を確保したあとに切り替えてください。

9.リセット機能

次の2種類の方法によってリセットがかかります。

- ・RESET端子による外部リセット
- ・ウォッチドッグ・タイマの暴走時間検出による内部リセット



10. 命令セット

(1)8ビット命令

MOV, XCH, ADD, ADDC, SUB, SUBC, AND, OR, XOR, CMP, MULU, DIVUW, INC, DEC, ROR, ROL, RORC, ROLC, ROR4, ROL4, PUSH, POP, DBNZ

	10, 10	10, 101	1 1 10 1	1 1 00	H, POP	, 00112			1	F111 - 1-4-7			
第2オペランド			<u>*±</u>							[HL + byte]			
第1オペランド	# byte	A	r ^注	sfr	saddr	!addr16	PSW	[DE]	[HL]	[HL+B]	\$addr16	1	なし
A	ADD		MOV	MOV	MOV	MOV	MOV	MOV	MOV	MOV		ROR	
	ADDC		хсн	XCH	XCH	XCH		XCH	хсн	хсн		ROL	
	SUB		ADD		ADD	ADD			ADD	ADD		RORC	
	SUBC		ADDC		ADDC	ADDC			ADDC	ADDC		ROLC	
	AND		SUB		SUB	SUB			SUB	SUB			
	OR		SUBC		SUBC	SUBC			SUBC	SUBC			
	XOR		AND		AND	AND			AND	AND			
	CMP		OR		OR	OR			OR	OR			
			XOR		XOR	XOR			XOR	XOR			
			CMP		CMP	CMP			CMP	CMP			
r	MOV	MOV											INC
		ADD											DEC
		ADDC											
		SUB											
		SUBC											
		AND											
		OR											
		XOR											
		CMP											
r1											DBNZ		
sfr	MOV	MOV											
saddr	MOV	MOV									DBNZ		INC
	ADD												DEC
	ADDC												
	SUB												
	SUBC												
	AND												
	OR												
	XOR												
	CMP												
!addr16		MOV											
PSW	MOV	MOV											PUSH POP
[DE]		MOV											1 01-
[HL]		MOV											ROR4
													ROL4
[HL + byte]		MOV											
[HL+B]													
[HL+C]													
Х													MULU
С													DIVUW

注 r=Aは除く。





(2)16ビット命令

MOVW, XCHW, ADDW, SUBW, CMPW, PUSH, POP, INCW, DECW

第2オペランド 第1オペランド	# word	AX	rp ^注	sfrp	saddrp	!addr16	SP	なし
AX	ADDW		MOVW	MOVW	MOVW	MOVW	MOVW	
	SUBW		XCHW					
	CMPW							
rp	MOVW	MOVW ^注						INCW, DECW
								PUSH, POP
sfrp	MOVW	MOVW						
saddrp	MOVW	MOVW						
!addr16		MOVW						
SP	MOVW	MOVW						

注 rp = BC, DE, HLのときのみ。

(3)ビット操作命令

MOV1, AND1, OR1, XOR1, SET1, CLR1, NOT1, BT, BF, BTCLR

第2オペランド 第1オペランド	A.bit	sfr.bit	saddr.bit	PSW.bit	[HL].bit	CY	\$addr16	なし
A.bit						MOV1	BT	SET1
							BF	CLR1
							BTCLR	
sfr.bit						MOV1	BT	SET1
							BF	CLR1
							BTCLR	
saddr.bit						MOV1	BT	SET1
							BF	CLR1
							BTCLR	
PSW.bit						MOV1	BT	SET1
							BF	CLR1
							BTCLR	
[HL].bit						MOV1	BT	SET1
							BF	CLR1
							BTCLR	
CY	MOV1	MOV1	MOV1	MOV1	MOV1			SET1
	AND1	AND1	AND1	AND1	AND1			CLR1
	OR1	OR1	OR1	OR1	OR1			NOT1
	XOR1	XOR1	XOR1	XOR1	XOR1			

(4)コール命令/分岐命令

CALL, CALLF, CALLT, BR, BC, BNC, BZ, BNZ, BT, BF, BTCLR, DBNZ

第 2 オペランド 第 1 オペランド	AX	!addr16	!addr11	[addr5]	\$addr16
基本命令	BR	CALL	CALLF	CALLT	BR, BC, BNC
		BR			BZ, BNZ
複合命令					BT, BF
					BTCLR
					DBNZ

(5) その他の命令

ADJBA, ADJBS, BRK, RET, RETI, RETB, SEL, NOP, EI, DI, HALT, STOP



11. 電気的特性

絶対最大定格 (TA = 25)

項 目	略号	条	件		定格	単位
電源電圧	V _{DD}				- 0.3 ~ + 7.0	V
	AV _{DD}				- 0.3 ~ V _{DD} + 0.3	V
	AVREF				- 0.3 ~ V _{DD} + 0.3	V
	AVss				- 0.3 ~ + 0.3	V
入力電圧	VII	P00-P04, P10-P17, F	P20-P27, P30-	P37,	- 0.3 ~ V _{DD} + 0.3	V
		P40-P47, P50-P57, F	P64-P67, X1, X	(2, XT2		
	V _{I2}	P60-P63	オープン	・ドレーン	- 0.3 ~ + 16	V
出力電圧	Vo		1		- 0.3 ~ V _{DD} + 0.3	V
アナログ入力電圧	Van	P10-P17	アナログ	入力端子	AVss - 0.3 ~ AVREF + 0.3	V
ハイ・レベル	Іон	1端子	'		- 10	mA
出力電流		P10-P17, P20-P27, F	P30-P37 合計		- 15	mA
		P01-P03, P40-P47, F	P50-P57, P60-	P67 合計	- 15	mA
ロウ・レベル	lou ^注	1 端子		ピーク値	30	mA
出力電流				実効値	15	mA
		P40-P47, P50-P55		ピーク値	100	mA
		合計		実効値	70	mA
		P01-P03, P56, P57, I	P60-P67	ピーク値	100	mA
		合計		実効値	70	mA
		P01-P03, P64-P67		ピーク値	50	mA
		合計		実効値	20	mA
		P10-P17, P20-P27, F	P30-P37	ピーク値	50	mA
		合計 実効値		実効値	20	mA
動作周囲温度	TA				- 40 ~ + 85	
保存温度	T _{stg}				- 65 ~ + 150	

注 実効値は[実効値]=[ピーク値] $\times \sqrt{r}$ ューティで計算してください。

注意 各項目のうち1項目でも,また一瞬でも絶対最大定格を越えると,製品の品質を損なう恐れがあります。つまり絶対最大定格とは,製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で,製品をご使用ください。

容量 (TA = 25 , VDD = VSS = 0 V)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
入力容量	Cin	f=1 MHz 被測定端子以外は(- 1 MHz 被測定端子以外は 0 V				pF
入出力容量	Сю	f = 1 MHz	P01-P03, P10-P17, P20-P27,			15	pF
		被測定端子以外は0V	P30-P37, P40-P47, P50-P57,				
			P64-P67				
			P60-P63			20	pF

備考 特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。

NEC

保守/廃止

メイン・システム・クロック発振回路特性 (TA= - 40 ~ + 85 , VDD = 1.8 ~ 5.5 V)

発振子	推奨回路	項 目	条	件	MIN.	TYP.	MAX.	単位
セラミック	X1 X2 IC	発振周波数(fx) ^{注1}	2.7 V VDD	5.5 V	1		10	MHz
発振子 	R1		1.8 V VDD	< 2.7 V	1		5	
	+C1 +C2	発振安定時間 ^{注2}	VDDが発振電	江圧範囲のMIN.			4	ms
	, , , , , , , , , , , , , , , , , , ,		に達したある					
水晶振動子	X1 X2 IC	発振周波数(fx) ^{注1}	2.7 V VDD	5.5 V	1		10	MHz
	•-IDI		1.8 V VDD	< 2.7 V	1		5	
	+C1 +C2	発振安定時間 ^{注2}	V _{DD} = 4.5 ~	5.5 V			10	ms
	·						30	
外部クロッ	X1 X2	X1入力周波数 (fx) ^{注1}			1.0		10.0	MHz
<i>D</i>								
	μ PD74HCU04	X1入力八イ,ロウ・レ			45		500	ns
	7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	ベル幅(txн, txL)						

- 注1.発振回路の特性だけを示すものです。命令実行時間は,AC特性を参照してください。
 - 2.リセットまたはSTOPモード解除後,発振が安定するのに必要な時間です。
- 注意 1 . メイン・システム・クロック発振回路を使用する場合は,配線容量などの影響を避けるために,図中の破線の部分を次のように配線してください。

配線は極力短くする。

他の信号線と交差させない。

変化する大電流が流れる線に接近させない。

発振回路のコンデンサの接地点は、常にVssと同電位になるようにする。

大電流が流れるグランド・パターンに接地しない。

発振回路から信号を取り出さない。

2.メイン・システム・クロックを停止させサプシステム・クロックで動作させているときに,再度メイン・システム・クロックに切り替える場合には,プログラムで発振安定時間を確保したあとに切り替えてください。



保守/廃止

サプシステム・クロック発振回路特性 (TA = - 40 ~ + 85 , VDD = 1.8 ~ 5.5 V)

発振子	推奨回路	項 目	条	件	MIN.	TYP.	MAX.	単位
水晶振動子	XT1 XT2 IC	発振周波数(fxτ) ^{注1}			32	32.768	35	kHz
	=C3 =C4	発振安定時間 ^{注2}	V _{DD} = 4.5 ~ 5.5	V		1.2	2	S
	<i>₩</i>						10	
外部クロック	XT1 XT2	XT1入力周波数 (fxr) ^注	± 1		32		100	kHz
		XT1入力ハイ,ロウ レベル幅(txth, txtl)			5		15	μs

- 注1.発振回路の特性だけを示すものです。命令実行時間は, AC特性を参照してください。
 - 2. VDDが発振電圧範囲のMIN.に達したあと,発振が安定するのに必要な時間です。
- 注意 1 . サプシステム・クロック発振回路を使用する場合は , 配線容量などの影響を避けるために , 図中の破線の部分を次のように配線してください。

配線は極力短くする。

他の信号線と交差させない。

変化する大電流が流れる線に接近させない。

発振回路のコンデンサの接地点は、常にVssと同電位になるようにする。

大電流が流れるグランド・パターンに接地しない。

発振回路から信号を取り出さない。

2. サプシステム・クロック発振回路は,低消費電流にするために増幅度の低い回路になっており,ノイズに対する誤動作がメイン・システム・クロックよりも起こりやすくなっています。したがって,サプシステム・クロックを使用する場合は,配線方法について特にご注意ください。



DC特性(TA = - 40 ~ + 85 , VDD = 1.8 ~ 5.5 V)

項 目	略号	条	件	MIN.	TYP.	MAX.	単位
ハイ・レベル	V _{IH1}	P10-P17, P21, P23,	V _{DD} = 2.7 ~ 5.5 V	0.7 V _{DD}		V _{DD}	V
入力電圧		P30-P32, P35-P37,					
		P40-P47, P50-P57,		0.8 V _{DD}		V _{DD}	V
		P64-P67					
	V _{IH2}	P00-P03, P20, P22,	V _{DD} = 2.7 ~ 5.5 V	0.8 V _{DD}		V _{DD}	V
		P24-P27, P33, P34,		0.85 Vdd		V _{DD}	V
		RESET		0.03 000		V DD	V
	VIH3	P60-P63	V _{DD} = 2.7 ~ 5.5 V	0.7 V _{DD}		15	V
		(N-chオープン・ドレーン)		0.8 V _{DD}		15	V
	V _{IH4}	X1, X2	VDD = 2.7 ~ 5.5 V	V _{DD} - 0.5		V _{DD}	V
				V _{DD} - 0.2		V _{DD}	V
	V _{IH5}	XT1/P04, XT2	4.5 V VDD 5.5 V	0.8 V _{DD}		V _{DD}	V
			2.7 V V _{DD} < 4.5 V	0.9 V _{DD}		V _{DD}	V
			1.8 V V _{DD} < 2.7 V ^注	0.9 V _{DD}		V _{DD}	V
ロウ・レベル	VIL1	P10-P17, P21, P23,	V _{DD} = 2.7 ~ 5.5 V	0		0.3 V _{DD}	V
入力電圧		P30-P32, P35-P37,					
		P40-P47, P50-P57,		0		0.2 V _{DD}	V
		P64-P67					
	V _{IL2}	P00-P03, P20, P22,	V _{DD} = 2.7 ~ 5.5 V	0		0.2 V _{DD}	V
		P24-P27, P33, P34,					
		RESET		0		0.15 VDD	V
	V _{IL3}	P60-P63	4.5 V VDD 5.5 V	0		0.3 V _{DD}	V
			2.7 V V _{DD} < 4.5 V	0		0.2 V _{DD}	V
				0		0.1 V _{DD}	V
	V _{IL4}	X1, X2	V _{DD} = 2.7 ~ 5.5 V	0		0.4	V
				0		0.2	V
	VIL5	XT1/P04, XT2	4.5 V VDD 5.5 V	0		0.2 V _{DD}	V
			2.7 V V _{DD} < 4.5 V	0		0.1 V _{DD}	V
			1.8 V V _{DD} < 2.7 V ^注	0		0.1 V _{DD}	V
ハイ・レベル	V _{OH1}	V _{DD} = 4.5 ~ 5.5 V, Iон =	- 1 mA	V _{DD} - 1.0			V
出力電圧		Іон = - 100 μ А		V _{DD} - 0.5			V
ロウ・レベル	V _{OL1}	P50-P57, P60-P63	V _{DD} = 4.5 ~ 5.5 V, I _{OL} = 15 mA		0.4	2.0	V
出力電圧		P01-P03, P10-P17,	V _{DD} = 4.5 ~ 5.5 V, I _{OL} = 1.6 mA			0.4	V
		P20-P27, P30-P37,					
		P40-P47, P64-P67					
	V _{OL2}	SB0, SB1, SCK0	V _{DD} = 4.5 ~ 5.5 V, オープン・ドレ			0.2 V _{DD}	V
			ーン , プルアップ時 (R = 1 k)				
	V _{OL3}	Ιοι = 400 μ Α	1			0.5	V

注 XT1/P04をP04として使用する場合は,インバータを用いてXT2にP04の逆相を入力してください。

備考 特に指定のないかぎり,兼用端子の特性はポート端子の特性と同じです。



DC特性(TA = - 40 ~ + 85 , VDD = 1.8 ~ 5.5 V)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
ハイ・レベル	ILIH1	VIN = VDD	P00-P03, P10-P17, P20-P27,			3	μА
入力リーク電流			P30-P37, P40-P47, P50-P57,				
			P60-P67, RESET				
	ILIH2		X1, X2, XT1/P04, XT2			20	μА
	Інз	V _{IN} = 15 V	P60-P63			80	μА
ロウ・レベル	ILIL1	V _{IN} = 0 V	P00-P03, P10-P17, P20-P27,			- 3	μΑ
入力リーク電流			P30-P37, P40-P47, P50-P57,				
			P64-P67, RESET				
	ILIL2		X1, X2, XT1/P04, XT2			- 20	μА
	Ішз		P60-P63			- 3 ^注	μА
ハイ・レベル	ILOH1	Vout = Vdd				3	μΑ
出力リーク電流							
ロウ・レベル	ILOL	Vout = 0 V				- 3	μА
出力リーク電流							
マスク・オプショ	R ₁	V _{IN} = 0 V, P60-P63		20	40	90	k
ン・プルアップ抵抗							
ソフトウエア・	R ₂	V _{IN} = 0 V, P01-P03, P10-	P17, P20-P27, P30-P37, P40-P47,	15	40	90	k
プルアップ抵抗		P50-P57, P64-P67					

注 P60-P63にプルアップ抵抗を内蔵しない場合(マスク・オプションにより指定),ポート6(P6),ポート・モード・レジスタ6(PM6)に対して読み出し命令を実行したときの3クロック間(ノー・ウエイト時)のみ,ロウ・レベル入力リーク電流が - 200 μ A(MAX.)流れます。読み出し命令実行時の3クロック間以外では - 3 μ A(MAX.)です。

備考 特に指定のないかぎり、兼用端子の特性はポート端子の特性と同じです。



DC特性(TA = - 40 ~ + 85 , VDD = 1.8 ~ 5.5 V)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
電源電流注1	I _{DD1}	10.00 MHz水晶発振動作モード	V _{DD} = 5.0 V ± 10 % ^{注2}		9.0	18.0	mA
			V _{DD} = 3.0 V ± 10 % ^{注3}		1.3	2.6	mA
	I _{DD2}	10.00 MHz水晶発振HALTモード	V _{DD} = 5.0 V ± 10 % ^{注2}		2.0	4.0	mA
			V _{DD} = 3.0 V ± 10 % ^{注3}		1.0	2.0	mA
	I _{DD3}	32.768 kHz水晶発振動作	V _{DD} = 5.0 V ± 10 % ^{注3}		60	120	μА
		モード ^{注 4}	V _{DD} = 3.0 V ± 10 % ^{注3}		35	70	μА
			V _{DD} = 2.0 V ± 10 % ^{注 4}		24	48	μА
	I _{DD4}	32.768 kHz水晶発振HALT	V _{DD} = 5.0 V ± 10 % ^{注3}		25	50	μА
		モード	V _{DD} = 3.0 V ± 10 % ^{注3}		5	15	μА
			V _{DD} = 2.0 V ± 10 % ^{注 4}		2	10	μА
	I _{DD5}	XT1 = V _{DD}	V _{DD} = 5.0 V ± 10 %		1	30	μА
		STOPE-F	V _{DD} = 3.0 V ± 10 %		0.5	10	μА
		フィードバック抵抗使用時	V _{DD} = 2.0 V ± 10 % ^{注 4}		0.3	10	μА
	I _{DD6}	XT1 = V _{DD}	V _{DD} = 5.0 V ± 10 %		0.1	30	μА
		STOPE-F	V _{DD} = 3.0 V ± 10 %		0.05	10	μА
		フィードバック抵抗非使用時	V _{DD} = 2.0 V ± 10 % ^{注 4}		0.05	10	μА

- 注1. VppおよびAVpp端子に流れる電流です。ただし,A/Dコンバータと内蔵プルアップ抵抗に流れる電流は含みません。
 - 2. 高速モード動作時 (プロセッサ・クロック・コントロール・レジスタ (PCC) を00Hに設定したとき)。
 - 3. 低速モード動作時 (PCCを04Hに設定したとき)。
 - 4. メイン・システム・クロック停止時。






AC特性

(1)基本動作(TA = - 40 ~ + 85 , VDD = 1.8 ~ 5.5 V)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
サイクル・タイム	Тсч	メイン・システム・クロックで	3.5 V VDD 5.5 V	0.4		64	μs
(最小命令実行時間)		動作	2.7 V V _{DD} < 3.5 V	0.8		64	μs
			1.8 V V _{DD} < 2.7 V	2.0		64	μs
		サブシステム・クロックで動作		40	122	125	μs
TIO入力八イ,口	tтіно	3.5 V VDD 5.5 V		2/f _{sam} + 0.1 ^注			μs
ウ・レベル幅	tтіLo	2.7 V VDD < 3.5 V		2/f _{sam} + 0.2 ^注			μs
		1.8 V V _{DD} < 2.7 V		2/f _{sam} + 0.5 ^注			μs
TI1, TI2入力周波数	fтı1	V _{DD} = 4.5 ~ 5.5 V		0		4	MHz
				0		275	kHz
TI1, TI2入力八イ,	t тін1	V _{DD} = 4.5 ~ 5.5 V		100			ns
ロウ・レベル幅	tTIL1			1.8			μs
割り込み入力ハイ,	tinth	INTP0	3.5 V V _{DD} 5.5 V	2/f _{sam} + 0.1 ^注			μs
ロウ・レベル幅	tintl		2.7 V V _{DD} < 3.5 V	2/f _{sam} + 0.2 ^注			μs
			1.8 V V _{DD} < 2.7 V	2/f _{sam} + 0.5 ^注			μs
		INTP1-INTP3, KR0-KR7	V _{DD} = 2.7 ~ 5.5 V	10			μs
				20			μs
RESETロウ・レベ	trsl	V _{DD} = 2.7 ~ 5.5 V		10			μs
ル幅				20			μs

注 サンプリング・クロック選択レジスタのビット0, 1 (SCS0,SCS1) により, fsam = fx/2^{N+1}, fx/64, fx/128の選択が可能です (N = 0-4) 。

Tcy vs Vdd (メイン・システム・クロック動作時)







(2) リード/ライト・オペレーション (TA = - 40 ~ + 85 , VDD = 2.7 ~ 5.5 V)

項目	略号	条件	MIN.	MAX.	単位
ASTBハイ・レベル幅	tasth		0.5 tcy		ns
	tads		0.5 tcy - 30		ns
	tadh		50		ns
アドレス データ入力時間	t _{ADD1}			(2.5 + 2n) tcy - 50	ns
	t _{ADD2}			(3+2n) tcy - 100	ns
 RD	trdd1			(1+2n) tcy - 25	ns
	trdd2			(2.5 + 2n) tcy - 100	ns
リード・データ・ホールド時間	t RDH		0		ns
RDロウ・レベル幅	trdl1		(1.5 + 2n) tcy - 20		ns
	trdl2		(2.5 + 2n) tcy - 20		ns
RD WAIT 入力時間	trdwT1			0.5 tcy	ns
	trdwt2			1.5 tcy	ns
WR WAIT 入力時間	twrwt			0.5 tcy	ns
WAITロウ・レベル幅	twTL		(0.5 + 2n) tcy + 10	(2+2n) tcy	ns
ライト・データ・セットアップ時間	twos		100		ns
ライト・データ・ホールド時間	twoн	負荷抵抗 5 k	20		ns
WRロウ・レベル幅	twrL1		(2.5 + 2n) tcy - 20		ns
ASTB RD 遅延時間	tastrd		0.5 tcy - 30		ns
ASTB WR 遅延時間	tastwr		1.5 tcy - 30		ns
外部フェッチ時RD ASTB 遅延時間	trdast		tcy - 10	tcy + 40	ns
外部フェッチ時RD アドレス・ホールド時間	t rdadh		tcy	tcy + 50	ns
RD ライト・データ出力時間	trowd	V _{DD} = 4.5 ~ 5.5 V	0.5tcy + 5	0.5tcy + 30	ns
			0.5tcy + 15	0.5tcy + 90	ns
WR ライト・データ出力時間	twrwd	V _{DD} = 4.5 ~ 5.5 V	5	30	ns
			15	90	ns
WR アドレス・ホールド時間	twradh	V _{DD} = 4.5 ~ 5.5 V	tcy	tcy + 60	ns
			tcy	tcy + 100	ns
WAIT RD 遅延時間	twtrd		0.5 tcy	2.5 tcy + 80	ns
WAIT WR 遅延時間	twrwr		0.5 tcy	2.5 tcy + 80	ns

備考1.tcy = Tcy/4

2.nはウエイト数を示します。



(3)シリアル・インタフェース(TA = -40 ~ +85 , VDD = 1.8 ~ 5.5 V)

(a) シリアル・インタフェース・チャネル0

(i) 3線式シリアルI/Oモード(SCKO...内部クロック出力)

項目	略	号	条	件	MIN.	TYP.	MAX.	単位
SCK0サイクル・タイ	Д tксү1		4.5 V VDD 5.5 V		800			ns
			2.7 V V _{DD} < 4.5 V		1600			ns
			2.0 V V _{DD} < 2.7 V		3200			ns
					4800			ns
SCKOハイ,ロウ・レベル	·幅 tkH1		V _{DD} = 4.5 ~ 5.5 V		tkcy1/2 - 50			ns
	t _{KL1}				tkcy1/2 - 100			ns
SI0セットアップ時	間 tsik1		4.5 V VDD 5.5 V		100			ns
(対 SCK0)			2.7 V V _{DD} < 4.5 V		150			ns
			2.0 V V _{DD} < 2.7 V		300			ns
					400			ns
SIOホールド時間 (対SCKO) tksii				400			ns
SCK0 SO0出力遅延時	間 tkso1		C = 100 pF ^注				300	ns

注 Cは, SCKO, SOO出力ラインの負荷容量です。

(ii) 3 線式シリアルI/Oモード(SCKO...外部クロック入力)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK0サイクル・タイム	tkcy2	4.5 V VDD 5.5 V		800			ns
		2.7 V V _{DD} < 4.5 V		1600			ns
		2.0 V V _{DD} < 2.7 V		3200			ns
				4800			ns
<u>SCK0</u> ハイ , ロウ・レ	t _{KH2}	4.5 V VDD 5.5 V		400			ns
ベル幅	t _{KL2}	2.7 V V _{DD} < 4.5 V		800			ns
		2.0 V V _{DD} < 2.7 V		1600			ns
				2400			ns
SI0セットアップ時間	tsık2	V _{DD} = 2.0 ~ 5.5 V		100			ns
(対SCKO)				150			ns
SIOホールド時間 (対SCKO)	tksi2			400			ns
SCK0 SO0出力遅	tkso2	C = 100 pF ^注	V _{DD} = 2.0 ~ 5.5 V			300	ns
延時間						500	ns
SCK0立ち上がり,	t _{R2}	外部デバイス拡張機能				160	ns
立ち下がり時間	t _{F2}	外部デバイス拡張機	16ビット・タイマ出			700	ns
		能未使用時	力機能使用時				
			16ビット・タイマ出			1000	ns
			力機能未使用時				

注 Cは,SO0出力ラインの負荷容量です。



(iii) SBIモード(SCKO...内部クロック出力)

項 目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK0サイクル・タイ	tксүз	4.5 V VDD 5.5 V		800			ns
L		2.0 V V _{DD} < 4.5 V		3200			ns
				4800			ns
<u>SCK0</u> 八イ , ロウ・レ	tкнз	V _{DD} = 4.5 ~ 6.0 V		tксүз/2 - 50			ns
ベル幅	tкL3			tксүз/2 - 150			ns
SB0, SB1セットアップ時間	tsık3	4.5 V VDD 5.5 V		100			ns
(対 SCK0)		2.0 V V _{DD} < 4.5 V		300			ns
				400			ns
SB0, SB1ホールド時間 対SCK0)	tksi3			tксүз/2			ns
SCK0 SB0, SB1	tkso3	R = 1 k ,	V _{DD} = 4.5 ~ 5.5 V	0		250	ns
出力遅延時間		C = 100 pF ^注		0		1000	ns
SCK0 SB0, SB1	tksb			tксүз			ns
SB0, SB1 SCK0	tsвк			tксүз			ns
SB0, SB1八イ・レベル幅	tsвн			tксүз			ns
SB0, SB1ロウ・レベル幅	tsbl			tксүз			ns

(iv) SBIモード(SCKO...外部クロック入力)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK0サイクル・タイ	tkcy4	4.5 V VDD 5.5 V		800			ns
L		2.0 V V _{DD} < 4.5 V		3200			ns
				4800			ns
SCK0 ハイ , ロウ・レ	t кн4	4.5 V VDD 5.5 V		400			ns
ベル幅	tĸL4	2.0 V V _{DD} < 4.5 V		1600			ns
				2400			ns
SB0, SB1セットアップ時間	tsık4	4.5 V VDD 5.5 V		100			ns
(対SCKO)		2.0 V V _{DD} < 4.5 V		300			ns
				400			ns
SB0, SB1ホールド時間(対SCK0)	tksi4			tkcy4/2			ns
SCK0 SB0, SB1	tkso4	R = 1 k ,	V _{DD} = 4.5 ~ 5.5 V	0		300	ns
出力遅延時間		C = 100 pF ^注		0		1000	ns
SCKO SB0, SB1	tksb			tkcy4			ns
SB0, SB1 SCK0	tsвк			tkcy4			ns
SB0, SB1ハイ・レベル幅	tsвн			tkcy4			ns
SB0, SB1ロウ・レベル幅	tsbl			tkcy4			ns
SCK0立ち上がり,	t _{R4}	外部デバイス拡張機能				160	ns
立ち下がり時間	t _{F4}	外部デバイス拡張機	16ビット・タイマ出			700	ns
		能未使用時	力機能使用時				
			16ビット・タイマ出			1000	ns
			力機能未使用時				

注 R, Cは, SB0, SB1出力ラインの負荷抵抗, 負荷容量です。



(v) 2 線式シリアルI/Oモード(SCKO...内部クロック出力)


項目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK0サイクル・タイ	t ксү5	R=1k 注	2.7 V VDD 5.5 V	1600			ns
L		C = 100 pF	2.0 V V _{DD} < 2.7 V	3200			ns
				4800			ns
SCK0ハイ・レベル幅	t _{KH5}		V _{DD} = 2.7 ~ 5.5 V	tксү5/2 - 160			ns
				tксү5/2 - 190			ns
SCK0ロウ・レベル幅	t _{KL5}		V _{DD} = 4.5 ~ 5.5 V	tксү5/2 - 50			ns
				tксү5/2 - 100			ns
SB0, SB1セットアッ	tsik5		4.5 V VDD 5.5 V	300			ns
プ時間(対 SCK 0)			2.7 V V _{DD} < 4.5 V	350			ns
			2.0 V V _{DD} < 2.7 V	400			ns
				500			ns
SB0, SB1ホールド時間	tksi5			600			ns
(対SCKO)							
SCK0 SB0, SB1	tksos			0		300	ns
出力遅延時間							

注 R, Cは, SCKO, SB0, SB1出力ラインの負荷抵抗,負荷容量です。

(vi) 2 線式シリアルI/Oモード(SCKO...外部クロック入力)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK0サイクル・タイ	t ксу6	2.7 V VDD 5.5 V		1600			ns
L		2.0 V V _{DD} < 2.7 V		3200			ns
				4800			ns
SCK0ハイ・レベル幅	t кн6	2.7 V VDD 5.5 V		650			ns
		2.0 V V _{DD} < 2.7 V		1300			ns
				2100			ns
SCK0ロウ・レベル幅	tkL6	2.7 V VDD 5.5 V		800			ns
		2.0 V V _{DD} < 2.7 V		1600			ns
				2400			ns
SB0, SB1セットアップ時間	tsik6	V _{DD} = 2.0 ~ 5.5 V		100			ns
(対SCKO)				150			ns
SB0, SB1ホールド時間	tksi6			tксү6/2			ns
(対 SCK0)							
SCK0 SB0, SB1	tkso6	R = 1 k ,	4.5 V VDD 5.5 V	0		300	ns
出力遅延時間		C = 100 pF ^注	2.0 V V _{DD} < 4.5 V	0		500	ns
				0		800	ns
SCK0立ち上がり,	t _{R6}	外部デバイス拡張機制				160	ns
立ち下がり時間	t _{F6}	外部デバイス拡張機	16ビット・タイマ出			700	ns
		能未使用時	力機能使用時				
			16ビット・タイマ出			1000	ns
			力機能未使用時				

注 R, Cは, SB0, SB1出力ラインの負荷抵抗,負荷容量です。



(b) シリアル・インタフェース・チャネル1

(i) 3線式シリアルI/Oモード(SCK1...内部クロック出力)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK1サイクル・タイム	tkcy7	4.5 V VDD 5.5 V		800			ns
		2.7 V V _{DD} < 4.5 V		1600			ns
		2.0 V V _{DD} < 2.7 V		3200			ns
				4800			ns
SCK1ハイ,ロウ・レベル幅	t кн7	V _{DD} = 4.5 ~ 5.5 V		tксүт/2 - 50			ns
	t _{KL7}			tксүт/2 - 100			ns
SI1セットアップ時間	tsık7	4.5 V VDD 5.5 V		100			ns
(対SCK1)		2.7 V V _{DD} < 4.5 V		150			ns
		2.0 V V _{DD} < 2.7 V		300			ns
				400			ns
SI1ホールド時間 対SCK1	tksi7			400			ns
SCK1 SO1出力遅延時間	t KSO7	C = 100 pF ^注				300	ns

<u> C は , SCK1, SO1</u>出力ラインの負荷容量です。

(ii) 3 線式シリアルI/Oモード(SCK1...外部クロック入力)

項 目	略	号	条	件	MIN.	TYP.	MAX.	単位
SCK1サイクル・タイム	tkcy8		4.5 V VDD 5.5 V		800			ns
			2.7 V V _{DD} < 4.5 V		1600			ns
			2.0 V V _{DD} < 2.7 V		3200			ns
					4800			ns
SCK1八イ,ロウ・レ	tкнв		4.5 V VDD 5.5 V		400			ns
ベル幅	t _{KL8}		2.7 V V _{DD} < 4.5 V		800			ns
			2.0 V V _{DD} < 2.7 V		1600			ns
					2400			ns
SI1セットアップ時間	tsik8		V _{DD} = 2.0 ~ 5.5 V		100			ns
(対SCK1)					150			ns
SI1ホールド時間(対SCK1)	t _{KSI8}				400			ns
SCK1 SO1出力遅	tks08		C = 100 pF ^注	V _{DD} = 2.0 ~ 5.5 V			300	ns
延時間							500	ns
SCK1立ち上がり,	t _{R8}		外部デバイス拡張機能				160	ns
立ち下がり時間	t _{F8}		外部デバイス拡張機	16ビット・タイマ出			700	ns
			能未使用時	力機能使用時				
				16ビット・タイマ出			1000	ns
				力機能未使用時				

注 Cは,SO1出力ラインの負荷容量です。



(iii) 自動送受信機能付き 3 線式シリアルI/Oモード(SCK1...内部クロック出力)

項目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK1サイクル・タイム	t ксү9	4.5 V VDD 5.5 V		800			ns
		2.7 V V _{DD} < 4.5 V		1600			ns
		2.0 V V _{DD} < 2.7 V		3200			ns
				4800			ns
<u>SCK1</u> 八イ , ロウ・レ	t кн9	V _{DD} = 4.5 ~ 5.5 V		tксү9/2 - 50			ns
ベル幅	t _{KL9}			tксү9/2 - 100			ns
SI1セットアップ時間	tsik9	4.5 V VDD 5.5 V		100			ns
(対SCK1)		2.7 V V _{DD} < 4.5 V		150			ns
		2.0 V V _{DD} < 2.7 V		300			ns
				400			ns
SI1ホールド時間 (対SCK1)	tksi9			400			ns
SCK1 SO1出力遅延時間	t KSO9	C = 100 pF ^注				300	ns
SCK1 STB	tsbd			tксү9/2 - 100		tксү9/2 + 100	ns
ストローブ信号ハイ	tssw	2.7 V VDD 5.5 V		tксү9 - 30		tксүө + 30	ns
・レベル幅		2.0 V V _{DD} < 2.7 V		tксүэ - 60		tксү9 + 60	ns
				tксүэ - 90		tксү9 + 90	ns
ビジィ信号セットアップ時間	tBYS			100			ns
(対ビジィ信号検出タイミング)							
ビジィ信号ホールド時間	tвүн	4.5 V VDD 5.5 V		100			ns
(対ビジィ信号検出タイミング)		2.7 V V _{DD} < 4.5 V		150			ns
		2.0 V V _{DD} < 2.7 V		200			ns
				300			ns
ビジィ・インアクティブ SCK1	tsps					2 tkcy9	ns

注 Cは, SCK1, SO1出力ラインの負荷容量です。





(iv) 自動送受信機能付き 3 線式シリアルI/Oモード(SCK1...外部クロック入力)

項 目	略号	条	件	MIN.	TYP.	MAX.	単位
SCK1サイクル・タイム	tKCY10	4.5 V V _{DD} 5.5 V		800			ns
		2.7 V V _{DD} < 4.5 V		1600			ns
		2.0 V V _{DD} < 2.7 V		3200			ns
				4800			ns
<u>SCK1</u> ハイ , ロウ・レ	t кн10	4.5 V VDD 5.5 V		400			ns
ベル幅	t _{KL10}	2.7 V V _{DD} < 4.5 V		800			ns
		2.0 V V _{DD} < 2.7 V		1600			ns
				2400			ns
SI1セットアップ時間	tsik10	V _{DD} = 2.0 ~ 5.5 V		100			ns
(対SCK1)				150			ns
SI1ホールド時間(対SCK1)	tksi10			400			ns
SCK1 SO1出力遅	t KSO10	C = 100 pF ^注	V _{DD} = 2.0 ~ 5.5 V			300	ns
延時間						500	ns
SCK1立ち上がり,	t R10	外部デバイス拡張機能	· 能使用時			160	ns
立ち下がり時間	t _{F10}	外部デバイス拡張機能	 能未使用時			1000	ns


注 Cは, SO1出力ラインの負荷容量です。




AC**タイミング測定点 (**X1, XT1**入力を除く)**




クロック・タイミング



TIタイミング











リード/ライト・オペレーション

外部フェッチ (ノー・ウエイト時):




外部フェッチ (ウエイト挿入時):






外部データ・アクセス (ノー・ウエイト時):




外部データ・アクセス (ウエイト挿入時):






シリアル転送タイミング

3線式シリアルI/Oモード:




m = 1, 2, 7, 8 n = 2, 8

SBIモード (バス・リリース信号転送):




SBIモード(コマンド信号転送):







2線式シリアル/○モード:



自動送受信機能付き3線式シリアル1/〇モード:



自動送受信機能付き3線式シリアル / 〇モード(ビジィ処理):



注 ここでは実際にはロウ・レベルになりませんが、タイミング規定のためこのように表記してあります。





A/D**コンパータ特性 (**Ta = - 40 ~ + 85 , AVDD = VDD = 1.8 ~ 5.5 V, AVss = Vss = **0** V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
分解能			8	8	8	bit
総合誤差 ^注		2.7 V AVREF AVDD			0.6	%
		1.8 V AV _{REF} < 2.7 V			1.4	%
変換時間	tconv	2.0 V AV _{DD} 5.5 V	19.1		200	μs
		1.8 V AV _{DD} < 2.0 V	38.2		200	μs
サンプリング時間	t SAMP		24/fx			μs
アナログ入力電圧	VIAN		AVss		AVREF	V
基準電圧	AVREF		1.8		AVDD	V
AVREF-AVss間抵抗	Rairef		4	14		k


注 量子化誤差 (± 1/2 LSB)を含みません。フルスケール値に対する比率で表します。

データ・メモリSTOPモード低電源電圧データ保持特性 (TA = - 40 ~ + 85)

項目	略号	条件	MIN.	TYP.	MAX.	単位
データ保持電源電圧	VDDDR		1.8		5.5	V
データ保持電源電流	Idddr	VDDDR = 1.8 V		0.1	10	μА
		サプシステム・クロック停止,フィードバック抵抗切断時				
リリース信号セット時間	tsrel		0			μs
発振安定ウエイト時間	twait	RESETによる解除		218/fx		ms
		割り込みによる解除		注		ms

注 発振安定時間選択レジスタのビット0-ビット2(OSTS0-OSTS2)により, 2¹³/fx, 2¹⁵/fx-2¹⁸/fxの選択が可能です。


データ保持タイミング(RESET によるSTOPモード解除)









データ保持タイミング(スタンパイ・リリース信号:割り込み信号によるSTOPモード解除)



割り込み入力タイミング



RESET入力タイミング









12.外形図

64ピン・プラスチック・シュリンク DIP (750 mil) 外形図 (単位:mm)






P64C-70-750A,C-1

備考 ES品の外形や材質は,量産品と同じです。






64ピン・プラスチック QFP (14) 外形図 (単位:mm)



2.85 MAX. 0.1±0.1 5°±5°

端子先端形状詳細図




P64GC-80-AB8-3


備考 ES品の外形や材質は,量産品と同じです。




64ピン・プラスチック LQFP (12) 外形図 (単位:mm)



端子先端形状詳細図





P64GK-65-8A8-1

備考 ES品の外形や材質は,量産品と同じです。



13. 半田付け推奨条件

この製品の半田付け実装は,次の推奨条件で実施してください。

半田付け推奨条件の詳細は,インフォメーション資料「**半導体デバイス実装マニュアル」(**C10535J)を参照してください。

なお,推奨条件以外の半田付け方式および半田付け条件については,当社販売員にご相談ください。

表13-1 表面実装タイプの半田付け条件 (1/2)

(1) μ PD78011HGC- x x x -AB8 : 64 $\text{LV} \cdot \text{J} = \text{J} =$

 μ PD78012HGC- \times \times -AB8 : μ PD78013HGC- \times \times -AB8 : μ PD78014HGC- \times \times -AB8 : μ

半田付け方式	半 田 付 け 条 件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度: 235 , 時間: 30秒以内(210 以上), 回数: 3回以内	IR35-00-3
VPS	パッケージ・ピーク温度: 215 , 時間: 40秒以内(200 以上), 回数: 3回以内	VP15-00-3
ウエーブ・ソルダリング	半田槽温度:260 以下,時間:10秒以内,回数:1回	WS60-00-1
	予備加熱温度:120 MAX.(パッケージ表面温度)	
端子部分加熱	端子温度:300 以下,時間:3秒以内(デバイスの一辺当たり)	-

注意 半田付け方式の併用はお避けください(ただし,端子部分加熱方式は除く)。





表13-1 表面実装タイプの半田付け条件 (2/2)

(2) μ PD78011HGK-×××-8A8:64ピン・プラスチックLQFP(12 mm)

μPD78012HGK- × × × -8A8 : μPD78013HGK- × × × -8A8 : μPD78014HGK- × × × -8A8 : μ

半田付け方式	半 田 付 け 条 件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度:235 ,時間:30秒以内(210 以上),回数:2回以内,	IR35-107-2
	制限日数:7日間 ^注 (以降は125 プリベーク10時間必要)	
	留意事項	
	耐熱トレイ以外(マガジン,テーピング,非耐熱トレイ)は,包装状態でのベーキン	
	グができません。	
VPS	パッケージ・ピーク温度:215 ,時間:40秒以内(200 以上),回数:2回以内,	VP15-107-2
	制限日数:7日間 ^注 (以降は125 プリベーク10時間必要)	
	留意事項	
	耐熱トレイ以外(マガジン,テーピング,非耐熱トレイ)は,包装状態でのベーキン	
	グができません。	
ウエーブ・ソルダリング	半田槽温度:260 以下,時間:10秒以内,回数:1回	WS60-107-1
	予備加熱温度:120 MAX.(パッケージ表面温度)	
	制限日数:7日間 ^注 (以降は125 プリベーク10時間必要)	
端子部分加熱	端子温度:300 以下,時間:3秒以内(デバイスの一辺当たり)	-

注 ドライパック開封後の保管日数で,保管条件は25,65 %RH以下。

注意 半田付け方式の併用はお避けください(ただし,端子部分加熱方式は除く)。

表13-2 挿入タイプの半田付け条件

μ PD78011HCW-×××: 64ピン・プラスチック・シュリンクDIP (750 mil)

半田付け方式	半 田 付 け 条 件
ウエーブ・ソルダリング	半田槽温度:260 以下,時間:10秒以内
(端子のみ)	
端子部分加熱	端子温度:300 以下,時間:3秒以内(1端子当たり)

注意 ウエーブ・ソルダリングは端子のみとし、噴流半田が直接本体に接触しないようにしてください。





付録A. 開発ツール

μPD78014Hサブシリーズを使用するシステム開発のために次のような開発ツールを用意しています。

言語処理用ソフトウエア

RA78K/0 ^{注1,2,3,4}	78K/0シリーズ共通のアセンブラ・パッケージ
CC78K0 ^{注1,2,3,4}	78K/0シリーズ共通の C コンパイラ・パッケージ
DF78014 ^{注1,2,3,4,6}	μ PD78014サブシリーズと共通のデバイス・ファイル
CC78K0-L ^{注1,2,3,4}	78K/0シリーズ共通の C コンパイラ・ライブラリ・ソース・ファイル

ディバグ用ツール

IE-78000-R	78K/0シリーズ共通のインサーキット・エミュレータ
IE-78000R-A ^{注8}	78K/0シリーズ共通のインサーキット・エミュレータ(統合ディバッガ用)
IE-78000-R-BK	78K/0シリーズ共通のブレーク・ボード
IE-78014-R-EM-A	μPD78018F, 78018FYサブシリーズと共通のエミュレーション・ボード(Vdd = 3.0~6.0 V 対応)
EP-78240CW-R	μPD78244サブシリーズと共通のエミュレーション・プローブ
EP-78240GK-R	
EP-78012GK-R	μ PD78018Fサブシリーズと共通のエミュレーション・プローブ
EV-9200GC-64	64ピン・プラスチックQFP(GC-AB8タイプ)用に作られたターゲット・システムの基板上
	に実装するソケット
TGK-064SBW	64ピン・プラスチックQFP(GK-8A8タイプ)用に作られたターゲット・システムの基板上
	に実装するアダプタ。
	東京エレテック株式会社の製品です。ご購入の際はNEC特約店にご相談ください。
SM78K0 ^{注5,6,7}	78K/0シリーズ共通のシステム・シミュレータ
ID78K0 ^{注4,5,6,7}	78K/0シリーズ共通の統合ディバッガ
SD78K/0 ^{注1,2}	IE-78000-R用スクリーン・ディバッガ
DF78014 ^{注1} ,2,3,4,5,6,7	μPD78014サブシリーズと共通のデバイス・ファイル

リアルタイムOS

RX78K/0 ^{注1,2}	78K/0シリーズ用リアルタイムOS
MX78K0 ^{注 1 , 2}	78K/0シリーズ用OS



ファジィ推論開発支援システム

FE9000 ^{注1} /FE9200 ^{注6}	ファジィ知識データ作成ツール
FT9080 ^{注1} /FT9085 ^{注2}	トランスレータ
FI78K0 ^{注1, 2}	ファジィ推論モジュール
FD78K0 ^{注1, 2}	ファジィ推論ディバッガ

- **注1**.PC-9800シリーズ(MS-DOS™)ベース
 - 2.IBM PC/AT™およびその互換機(PC DOS™/IBM DOS™/MS-DOS)ベース
 - **3**. HP9000シリーズ300™ (HP-UX™) ベース
 - **4** . HP9000シリーズ700™(HP-UX)ベース,SPARCstation™(SunOS™)ベース,EWS4800シリーズ(EWS-UX/V)ベース
 - **5**. PC-9800シリーズ (MS-DOS + Windows™) ベース
 - 6.IBM PC/ATおよびその互換機 (PC DOS/IBM DOS/MS-DOS + Windows) ベース
 - **7**.NEWS™(NEWS-OS™)ベース
 - 8. 開発中
- **備考1**.3rdパーティ製開発ツールについては,78K/0**シリーズ セレクション・ガイド (**U11126J**)**を参照してください。
 - 2.RA78K/0, CC78K/0, SM78K0, ID78K0, SD78K/0, RX78K/0は, DF78014と組み合わせて使用します。



付録 B. 関連資料

デバイスの関連資料

資料名		資料番号	
貝 村 石	和文	英文	
μPD78014Hサブシリーズ ユーザーズ・マニュアル	作成予定	作成予定	
μPD78014H データ・シート	この資料	作成予定	
78K/0シリーズ ユーザーズ・マニュアル 命令編		IEU-1372	
78K/0シリーズ インストラクション活用表	U10903J	-	
78K/0シリーズ インストラクション・セット	U10904J	-	
μ PD78014Hサブシリーズ 特殊機能レジスタ活用表	作成予定	-	

開発ツールの資料 (ユーザーズ・マニュアル)

資 料 名		資料番号	
		和文	英文
RA78Kシリーズ アセンブラ・パッケージ	操作編	EEU-809	EEU-1399
	言語編	EEU-815	EEU-1404
RA78Kシリーズ 構造化アセンブラ・プリプロセッサ		EEU-817	EEU-1402
CC78Kシリーズ Cコンパイラ	操作編	EEU-656	EEU-1280
	言語編	EEU-655	EEU-1284
CC78K/0 Cコンパイラ アプリケーション・ノート	プログラミング・ノウハウ編	EEA-618	EEA-1208
CC78Kシリーズ ライブラリ・ソース・ファイル		EEU-777	-
IE-78000-R		EEU-810	U11376E
IE-78000-R-A		U10057J	U10057E
IE-78000-R-BK			EEU-1427
IE-78014-R-EM-A			U10418E
EP-78240			EEU-1513
EP-78012GK-R		EEU-5012	EEU-1538
SM78K0 システム・シミュレータ Windowsベース	レファレンス編	U10181J	U10181E
SM78Kシリーズ システム・シミュレータ	外部部品ユーザオープン	U10092J	U10092E
	インタフェース仕様		
ID78K0統合ディバッガ EWSベース	レファレンス編	U11151J	-
ID78K0統合ディバッガ PCベース	レファレンス編	U11539J	-
ID78K0統合ディバッガ Windowsベース	ガイド編	U11649J	-
SD78K/0 スクリーン・ディバッガ	入門編	EEU-852	-
PC-9800シリーズ (MS-DOS) ベース	レファレンス編	EEU-816	-
SD78K/0 スクリーン・ディバッガ	入門編	EEU-5024	EEU-1414
IBM PC/AT (PC DOS) ベース	レファレンス編	EEU-993	EEU-1413

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには必ず最新の資料をご使用ください。





組み込み用ソフトウエアの資料 (ユーザーズ・マニュアル)

資料 名		資料番号	
具 行 句		和文	英文
78K/0シリーズ リアルタイムOS	基礎編	U11537J	-
	インストール編	U11536J	-
	テクニカル編	U11538J	-
78K/0シリーズ用OS MX78K0	基礎編	EEU-5010	-
ファジィ知識データ作成ツール			EEU-1438
78K/0, 78K/Ⅱ, 87ADシリーズ ファジィ推論開発支援システム トランスレータ			EEU-1444
78K/0シリーズ ファジィ推論開発支援システム ファジィ推論モジュール		EEU-858	EEU-1441
78K/0シリーズ ファジィ推論開発支援システム ファジィ推論ディバッガ		EEU-921	EEU-1458

その他の資料

資料 名	資料番号	
具 村 石	和文	英文
IC PACKAGE MANUAL	C10943X	
半導体デバイス 実装マニュアル	C10535J	C10535E
NEC半導体デバイスの品質水準	C11531J	IEI-1209
NEC半導体デバイスの信頼性品質管理	C10983J	C10983E
静電気放電(ESD)試験について	MEM-539	-
半導体デバイスの品質保証ガイド	MEI-603	MEI-1202
マイクロコンピュータ関連製品ガイド 社外メーカ編	U11416J	-

注意 上記関連資料は予告なしに内容を変更することがあります。設計などには必ず最新の資料をご使用ください。



[メモ]





CMOSデバイスの一般的注意事項

静電気対策 (MOS全般)

注意 MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレーやマガジン・ケース,または導電性の緩衝材,金属ケースなどを利用し,組み立て工程にはアースを施してください。プラスチック板上に放置したり,端子を触ったりしないでください。

また,MOSデバイスを実装したボードについても同様の扱いをしてください。

未使用入力の処理 (CMOS特有)

注意 CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性(タイミングは規定しません)を考慮すると、個別に抵抗を介してVooまたはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

初期化以前の状態 (MOS全般)

注意 電源投入時, MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため,初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定,レジスタ内容などは保証しておりません。ただし,リセット動作やモード設定で定義している項目については,これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

FIPは,日本電気株式会社の登録商標です。

IEBusは,日本電気株式会社の商標です。

MS-DOS, Windowsは,米国マイクロソフト社の商標です。

IBM DOS, PC/AT, PC DOSは,米国IBM社の商標です。

HP9000シリーズ300, HP9000シリーズ700, HP-UXは, 米国ヒューレット・パッカード社の商標です。

SPARCstationは,米国SPARC International, Inc.の商標です。

SunOSは,米国サン・マイクロシステムズ社の商標です。

NEWS, NEWS-OSは, ソニー株式会社の商標です。



関連資料は暫定版の場合がありますが,この資料では「暫定」の表示をしておりません。あらかじめご了承ください。

本製品が外国為替および外国貿易管理法の規定による戦略物資等(または役務)に該当するか否かは,ユーザ (仕様を決定した者)が判定してください。

文書による当社の承諾なしに本資料の転載複製を禁じます。

本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して,当社は当社もしくは第三者の知的所有権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に起因する第三者所有の権利にかかわる問題が発生した場合,当社はその責を負うものではありませんのでご了承ください。

当社は品質,信頼性の向上に努めていますが,半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として,人身事故,火災事故,社会的な損害等を生じさせない冗長設計,延焼対策設計,誤動作防止設計等安全設計に十分ご注意願います。

当社は,当社製品の品質水準を「標準水準」,「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また,各品質水準は以下に示す用途に製品が使われることを意図しておりますので,当社製品の品質水準をご確認の上ご使用願います。

標準水準:コンピュータ, OA機器,通信機器,計測機器,AV機器,家電,工作機械,パーソナル機器,産業用ロボット

特別水準:輸送機器(自動車,列車,船舶等),交通用信号機器,防災/防犯装置,各種安全装置, 生命維持を直接の目的としない医療機器

特定水準: 航空機器, 航空宇宙機器, 海底中継機器, 原子力制御システム, 生命維持のための医療機器, 生命維持のための装置またはシステム等

当社製品のデータ・シート/データ・ブック等の資料で,特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は,必ず事前に当社販売窓口までご相談頂きますようお願い致します。

この製品は耐放射線設計をしておりません。

M4 94.11

--- お問い合わせは、最寄りのNECへ ---

【営業関係お問い合わせ先】

半導体第一販半導体第三販半導体第三販	売事業部 〒108-01	東京都港区芝五丁目7番1号(NEC	C本社ビル) 東 東	京 (03)3454-1111	(大代表)
	本第一販売部 〒460 名古 本第二販売部	屋市中区錦一丁目17番1号(NEC		屋 (052)222-2170 屋 (052)222-2190	
関西支社 半導	本第一販売部 本第二販売部 〒540 大阪 本第三販売部	市中央区城見一丁目 4 番24号(NE	EC関西ビル) 大 N	阪 (06) 945-3178 阪 (06) 945-3200 阪 (06) 945-3208	
東岩山郡い長土水神・北手形山わ岡浦戸奈山・北手形山の岡浦戸奈山・大田・東京・東京東東・東京・東京・東京・東京・大田・東京・大田・東岩・山田・東岩・大田・東岩・大田・東岩・大田・東岩・山田・東岩・田・東田・東岩・田・東田・東岩・田・東田・東田・田・東田・	札 幌 (011)231-016 山 台 (022)267-874 盛 岡 (0196)51-434 耶 山 (0236)23-551 耶 山 (0249)23-551 いわき (0246)21-551 長 岡 (0258)36-215 土 浦 (0298)23-616 版 戸 (029)226-171 黄 浜 (045)326-125 崎 (0273)26-125	 0 字かれ 1 店店社店社店社社社社社社社社社社社社社社社社社社社社社社社社社社社社社社社	(028)621-2281 (0285)24-5011 (0263)35-1662 (0552)24-4141 (048)641-1411 (0425)26-5981 (043)238-8116 (054)255-2211 (0762)23-1621	富三京神中鳥岡四新松九 古居社社社店店社社店店社店店社店店社店店社店店社店店社店店社店店社店店社店店社店店	$ \begin{array}{c} (0764)31-8461 \\ (0592)25-7341 \\ (075)344-7824 \\ (078)333-3854 \\ (082)242-5504 \\ (0857)27-5311 \\ (086)225-4455 \\ (0878)36-1200 \\ (0897)32-5001 \\ (089)945-4149 \\ (092)271-7700 \\ \end{array} $

【本資料に関する技術お問い合わせ先】

				_
半導体ソリューション技術本部 マイクロコンピュータ技術部	〒210 川崎市幸区塚越三丁目484番地	川崎	(044)548-7923	
半導体販売技術本部東日本販売技術部	〒108-01 東京都港区芝五丁目7番1号(NEC本社ビル)	東京	(03)3798-9619	半 イ
半導体販売技術本部中 部 販 売 技 術 部	〒460 名古屋市中区錦一丁目17番1号(NEC中部ビル)	名古屋	(052)222-2125	F (
半導体販売技術本部西日本販売技術部	〒540 大阪市中央区城見一丁目 4番24号(NEC関西ビル)	大 阪	(06) 945-3383	

半導体 インフォメーションセンター FAX(**044)548-7900** (FAXにてお願い致します)