

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

赤外線リモート・コントロール送信機用
4ビット・シングルチップ・マイクロコントローラ

μ PD69Aは、低電圧2.0 V動作、赤外線リモート・コントロール送信用キャリア発生回路およびキー入力によるスタンバイ解除機能とプログラマブル・タイマを持つことにより、赤外線リモート・コントロール（リモコン）送信機に最適です。

μ PD69Aには、プログラム評価用または少量生産用として、ワン・タイムPROM製品の μ PD6P9を用意しています。

特 徴

- ・プログラム・メモリ（ROM）：4074×10ビット
- ・データ・メモリ（RAM）：128×4ビット
- ・赤外線リモコン用キャリア発生回路内蔵：モジュロ・レジスタにより、ハイ/ロウ・レベル幅をそれぞれ250 ns～64 μ s（ $f_x = 4$ MHz動作時）まで設定可能
- ・9ビット・プログラマブル・タイマ：1チャンネル
- ・命令実行時間：16 μ s（通常命令実行， $f_x = 4$ MHz動作時）
8 μ s（高速命令実行， $f_x = 4$ MHz動作時）（マスク・オプション）
- ・スタック・レベル：1レベル（スタック用RAMは、データ・メモリRFと兼用）
- ・入出力端子（K_{I/O}）：8本
- ・入力端子（K_I）：4本
- ・センス入力端子（S₀, S₂）：2本
- ・S₁/LED端子（入出力）：1本（出力モード時は、リモコン送信表示用端子）
- ・電源電圧：V_{DD} = 2.0～3.6 V
V_{DD} = 1.8～3.6 V（マスク・オプション）
- ・動作周囲温度：T_A = -40～+85
- ・発振周波数：f_x = 3.5～4.5 MHz
- ・POC回路，RAM保持検出回路内蔵
- ・発振器用コンデンサ：15 pF（マスク・オプション）

本資料の内容は、予告なく変更することがありますので、最新のものであることをご確認の上ご使用ください。

用 途

赤外線リモート・コントロール送信機 (AV, 家電機器用)


★ オーダ情報

オーダ名称	パッケージ
μ PD69AMC- x x x -5A4	20ピン・プラスチックSSOP (7.62 mm (300))
μ PD69AMC- x x x -5A4-A	〃

- 備考 1 . x x x はROMコード番号です。
 2 . オーダ名称末尾「-A」の製品は、鉛フリー製品です。


端子接続図 (Top View)

20ピン・プラスチックSSOP (7.62 mm (300))



注意 μ PD6600A, 6124AとはK1, K1/0の端子番号が反対回りとなっています。

ブロック図



機能一覧

項目	μ PD69A	μ PD6P9
ROM容量	4074 × 10ビット	
	マスクROM	ワン・タイムPROM
RAM容量	128 × 4ビット	
スタック	1レベル (RAMのRFと兼用)	
入出力端子	<ul style="list-style-type: none"> ・キー入力 (K₁) : 4本 ・キー入出力 (K_{1/O}) : 8本 ・キー拡張入力 (S₀, S₁, S₂) : 3本 ・リモコン送信表示出力 (LED) : 1本 (S₁端子と兼用) 	
対応キー数	<ul style="list-style-type: none"> ・32キー ・56キー (キー拡張入力による拡張時) 	
クロック周波数	セラミック発振 ・ f _x = 3.5 ~ 4.5 MHz	
命令実行時間	16 μs, または 8 μs [※] (f _x = 4 MHz時)	
キャリア周波数	モジュロ・レジスタによりハイ/ロウ・レベル幅をそれぞれ250 ns ~ 64 μs (f _x = 4 MHz時) まで設定可能	
タイマ	9ビット・プログラマブル・タイマ : 1チャンネル, タイマ・クロック : f _x /64	
POC回路	内蔵	
RAM保持検出回路	内蔵	
発振器用コンデンサ (15 pF)	マスク・オプション	製品にて有/無
電源電圧	V _{DD} = 2.0 ~ 3.6 V, または V _{DD} = 1.8 ~ 3.6 V [※]	V _{DD} = 2.2 ~ 3.6 V
動作周囲温度	T _A = - 40 ~ + 85	
パッケージ	20ピン・プラスチックSSOP (7.62 mm (300))	

注 マスク・オプションにより選択

目 次

1 . 端子機能 ...	6
1.1 端子機能一覧 ...	6
1.2 端子の入出力回路 ...	7
1.3 未使用端子の処理 ...	8
2 . 内部CPU機能 ...	9
2.1 プログラム・カウンタ (PC) ...	9
2.2 スタック・ポインタ (SP) ...	9
2.3 アドレス・スタック・レジスタ (ASR (RF)) ...	9
2.4 プログラム・メモリ (ROM) ...	10
2.5 データ・メモリ (RAM) ...	11
2.6 データ・ポインタ (DP) ...	12
2.7 アキュムレータ (A) ...	12
2.8 演算論理ユニット (ALU) ...	12
2.9 フラグ ...	13
2.9.1 ステータス・フラグ (F) ...	13
2.9.2 キャリー・フラグ (CY) ...	14
3 . ポート・レジスタ (PX) ...	15
3.1 K _{IO} ポート (P0) ...	16
3.2 K _I ポート / 特殊ポート (P1) ...	16
3.2.1 K _I ポート (P ₁₁ : P1のビット4-7) ...	16
3.2.2 S ₀ ポート (P1のビット2) ...	17
3.2.3 S ₁ /LEDポート (P1のビット3) ...	17
3.2.4 S ₂ ポート (P1のビット1) ...	17
3.3 コントロール・レジスタ0 (P3) ...	18
3.3.1 RAM保持フラグ (P3のビット3) ...	19
3.4 コントロール・レジスタ1 (P4) ...	20
4 . タイマ ...	21
4.1 タイマの構成 ...	21
4.2 タイマの動作 ...	22
4.3 キャリア出力 ...	24
4.3.1 キャリア出力発生回路 ...	24
4.3.2 キャリア出力の制御 ...	25
4.4 タイマ出力のソフトウェア制御 ...	27
5 . スタンバイ機能 ...	28
5.1 スタンバイ機能の概要 ...	28
5.2 スタンバイ・モードの設定と解除 ...	29
5.3 スタンバイ・モードの解除タイミング ...	31

6 . リセット	...	32
7 . POC回路	...	33
7.1 POC回路の機能	...	34
7.2 低電源電圧での発振の確認	...	35
8 . システム・クロック発振回路	...	36
9 . マスク・オプション	...	37
10 . 命令セット	...	38
10.1 アセンブラが出力する機械語	...	38
10.2 凡 例	...	39
10.3 ニモニク 機械語 (アセンブラ出力) 対照表	...	40
10.4 アキュムレータ操作命令	...	44
10.5 入出力命令	...	47
10.6 データ転送命令	...	48
10.7 ブランチ命令	...	51
10.8 サブルーチン命令	...	53
10.9 タイマ操作命令	...	54
10.10 その他	...	58
11 . アセンブラ予約語	...	60
11.1 マスク・オプション疑似命令	...	60
11.1.1 OPTION, ENDOP疑似命令	...	60
11.1.2 マスク・オプション定義疑似命令	...	60
12 . 電気的特性	...	61
13 . 特性曲線 (参考値) (通常命令実行の場合)	...	65
14 . 応用回路例	...	66
15 . 外形図	...	69
16 . 半田付け推奨条件	...	70
付録A . 開発ツール	...	71
付録B . μ PD69Aとその他の製品との機能比較	...	72
付録C . リモコン送信フォーマットの例 (NEC送信フォーマット, コマンド単発送信モードの場合)	...	73

1. 端子機能

1.1 端子機能一覧

端子番号	記号	機能	出力形式	リセット時
1 2 15-20	K ₁₀₀ -K ₁₀₇	8ビットの入出力ポートです。8ビット単位で入出力の切り替えが可能です。 入力モードではプルダウン抵抗が付加されます。 出力モードではキー・マトリクスのキー・スキャン用の出力として使用できます。	CMOS プッシュプル ^{注1}	ハイ・レベル出力
3	S ₀	入力ポートです。 キー・マトリクスのキー・リターン入力としても使用できます。 入力モードでは、2ビット単位でS ₀ , S ₁ ポートのプルダウン抵抗の有無をソフトウェアで指定できます。 入力モードをソフトウェアで解除するとOFFモードになり、ハイ・インピーダンス状態になります。	-	ハイ・インピーダンス (OFFモード)
4	S _i /LED	入出力ポートです。 入力モード(S _i)では、キー・マトリクスのキー・リターン入力としても使用できます。また、2ビット単位でS ₀ , S ₁ ポートのプルダウン抵抗の有無をソフトウェアで指定できます。 出力モード(LED)では、リモコン送信表示用出力となります(アクティブ・ロウ)。REM出力からリモコン・キャリアが出力されているときはそのREM信号に同期してLED出力からロウ・レベルを出力します。	CMOS プッシュプル	ハイ・レベル出力 (LED)
5	REM	赤外線リモコン送信出力です。 アクティブ・ハイの出力です。 ソフトウェア対応でキャリアのハイ/ロウ・レベル幅をそれぞれ250 ns ~ 64 μs (fx = 4 MHz時)まで自由に設定可能です。	CMOS プッシュプル	ロウ・レベル出力
6	V _{DD}	電源です。	-	-
7	X _{OUT}	システム・クロック用セラミック発振子を接続します。	-	ロウ・レベル
8	X _{IN}	マスク・オプションにより発振器用コンデンサ(15 pF)を内蔵できます。	-	(発振停止)
9	GND	GNDです。	-	-
10	S ₂	入力ポートです。 ソフトウェアで、S ₂ ポートのSTOPモード解除の使用可/使用不可を選択することができます。 キー・マトリクスのキー入力として使用する場合は、STOPモード解除を使用可にしてください(このとき内部では、プルダウン抵抗が接続されます)。 また使用不可に設定すると、S ₂ ポートがSTOPモード解除条件を成立しても、解除しない入力ポートとして使用できます(このとき内部では、プルダウン抵抗は接続されていません)。	-	入力 (ハイ・インピーダンス、STOPモード解除使用不可)
11-14	K ₁₀ -K ₁₃ ^{注2}	4ビットの入力ポートです。 キー・マトリクスのキー・リターン入力として使用できます。 4ビット単位でプルダウン抵抗の有無をソフトウェアで指定できます。	-	入力 (ロウ・レベル)


注1. ロウ・レベル出力側のドライブ能力を低く抑えてありますのでご注意ください。

2. 誤動作防止のため、電源電圧立ち上がりによるPOC解除時には、K₁₀-K₁₃端子の1つ以上の端子に、必ずロウ・レベルを入力してください(オープン可。オープン時は、プルダウン抵抗を接続したままにしてください)。


1.2 端子の入出力回路

μ PD69Aの各端子の入出力回路を一部簡略化した形式を用いて示します。

(1) K_{I/O0}-K_{I/O7}





(4) S₀




注 ドライブ能力を低く抑えてあります。

(5) S₁/LED


(2) K_{I/O}-K_{I3}



(3) REM



(6) S₂



1.3 未使用端子の処理

未使用端子には、次に示すような処置を推奨します。

表 1 - 1 未使用端子の処理

端子		処理方法	
		マイコン内部	マイコン外部
K _{I/O}	入力モード	-	オープンにしてください
	出力モード	ハイ・レベル出力	
REM		-	
S ₁ /LED		出力モード (LED) 設定	
S ₀		OFFモード設定	GNDに直接接続してください
S ₂		-	
K _I		-	


注意 入出力モードや端子の出力レベルは、プログラムの各ループ内で繰り返し設定することによって固定することを推奨します。

2 . 内部CPU機能

2.1 プログラム・カウンタ (PC)12ビット

プログラム・メモリのアドレス情報を保持するバイナリ・カウンタです。

図2 - 1 プログラム・カウンタの構成



プログラム・カウンタには、次に実行すべき命令のアドレスが入っています。通常、命令を実行するごとにその命令長 (バイト数) に応じて自動的にインクリメントされます。

ただし、ジャンプ命令 (JMP, JC, JNC, JF, JNF) の実行時にはオペランドに記述されたジャンプ先アドレスが入ります。

また、サブルーチン・コール命令 (CALL) の実行時には、そのときのPCの内容がアドレス・スタック・レジスタ (ASR) に退避されたあと、オペランドに記述されたコール先アドレスがPCに入ります。CALL命令の実行後に、リターン命令 (RET) が実行されると、ASRに退避されていたアドレスがPCに復帰します。

リセット時は、プログラム・カウンタの値は “ 000H ” になります。

2.2 スタック・ポインタ (SP) 1ビット

アドレス・スタック・レジスタの使用状況を保持している1ビット・レジスタです。

コール命令 (CALL) 実行時にインクリメントされ、リターン命令 (RET) 実行時にデクリメントされます。

リセット時は “ 0 ” にクリアされます。

スタック・ポインタがオーバフロー (スタック・レベル2以上) またはアンダフローした場合、CPUが暴走したと判定し、システム・リセット信号が発生し、PCは “ 000H ” になります。

なお、スタック・ポインタに直接、値を設定する命令はありませんので、プログラムによる操作は行えません。

2.3 アドレス・スタック・レジスタ (ASR (RF))12ビット

アドレス・スタック・レジスタはサブルーチン・コール命令実行後のプログラムの戻り番地を退避します。

下位8ビットは、データ・メモリのRFに兼用RAMとして配置されています。RET後もASR値は保持します。

リセット時は、以前のデータを保持します (電源投入時は不定)。

注意 RFをデータ・メモリとしてアクセスすると、上位4ビットが不定となります。


図2 - 2 アドレス・スタック・レジスタの構成



2.4 プログラム・メモリ (ROM) 4074ステップ×10ビット

1ステップ10ビット構成のROMでプログラム・カウンタによってアドレスされます。
 プログラム・メモリには、プログラムおよびテーブル・データなどを格納します。
 FEAH-FFFH番地の22ステップはテスト・プログラム領域で使用できません。

図2 - 3 プログラム・メモリ・マップ



注 誤って非実装領域やテスト・プログラム領域に飛び込んでも000H番地に戻ってくるようになっています。

2.5 データ・メモリ (RAM)128×4ビット

データ・メモリは、32×4ビット×4ページ構成のスタティックRAMで、処理データの保持に利用されます。データ・メモリは、8ビット単位で処理されることもあります。ページ0のR0はROMのデータ・ポインタとして使用できます。

また、ページ0のRFはASRと兼用になっています。

リセット時は、ページ0のR0は“00H”にクリアされ、ページ0のR1～RFおよびページ1-3は以前のデータを保持します（電源投入時は不定）。

図2-4 データ・メモリの構成

ページ0-3^{注1}

R _{1n} (上位4ビット) R _{0n} (下位4ビット)		
R0	R00	注2
R10	R01	
R11	R02	
R12	R03	
R13	R04	
R14	R05	
R15	R06	
R16	R07	
R17	R08	
R18	R09	
R19	R0A	
R1A	R0B	
R1B	R0C	
R1C	R0D	
R1D	R0E	
R1E	R0F	
R1F	R0F	注3

注1．コントロール・レジスタ0のビット0,1にてページ0-3を切り替え可能

2．ページ0のR0は、ROMのデータ・ポインタ（2.6 データ・ポインタ (DP) 参照）と兼用します。

3．ページ0のRFは、PCのアドレス・スタック（2.3 アドレス・スタック・レジスタ (ASR (RF) 参照）と兼用します。


2.6 データ・ポインタ (DP)12ビット

データ・ポインタにROMアドレスを設定し，ROMの内容を呼び出すことにより，ROMデータのテーブル参照ができます。

ROMアドレスの下位 8 ビットはデータ・メモリのR0で指定し，上位 4 ビットはP3レジスタ (CR0) のビット 4-7 で指定します。

リセット時は，“000H” になります。

図 2 - 5 データ・ポインタの構成




2.7 アキュムレータ (A) 4ビット

アキュムレータは4ビット構成のレジスタで，各種演算はアキュムレータを中心に行われます。

リセット時は，不定になります。

図 2 - 6 アキュムレータの構成



2.8 演算論理ユニット (ALU) 4ビット

演算論理ユニットは，4ビット構成の演算回路で，論理演算を中心とした簡単な処理を実行します。

2.9 フラグ

2.9.1 ステータス・フラグ(F)

STTS命令を実行してステータス・フラグをチェックすることにより、各端子およびタイマの状態が確認できます。ステータス・フラグがセット(1)されるのは次の場合です。

- ・STTS命令が実行されたときに、オペランドで指定される条件が成立している場合
- ・スタンバイ・モードが解除されたとき
- ・HALT命令の実行時点で解除条件が成立している場合(この場合にはスタンバイ・モードには入りません)

逆に、ステータス・フラグがクリア(0)されるのは次の場合です。

- ・STTS命令が実行されたときに、オペランドで指定される条件が成立していない場合
- ・ステータス・フラグがセット(1)された状態で、HALT命令が実行され、かつHALT命令の実行時点で解除条件が成立していない場合(この場合にはスタンバイ・モードには入りません)

表2 - 1 STTS命令でステータス・フラグ(F)がセットされる条件

STTS命令のオペランド値				ステータス・フラグ(F)がセットされる条件
b ₃	b ₂	b ₁	b ₀	
0	0	0	0	K _i 端子の少なくとも1つにハイ・レベルが入力されている
	0	1	1	K _i 端子の少なくとも1つにハイ・レベルが入力されている
	1	1	0	K _i 端子の少なくとも1つにハイ・レベルが入力されている
	1	0	1	タイマのダウン・カウンタが0になっている
1	上記のb ₂ b ₁ b ₀ の組み合わせのうちいずれか			【上記のほかに次の条件が追加される】 S ₀ ^{注1} , S ₁ ^{注1} , S ₂ ^{注2} 端子の少なくとも1つにハイ・レベルが入力されている

注1 . S₀, S₁端子は入力モードに設定(P4レジスタのビット2を0, ビット0を1に設定)されていなければなりません。

2 . S₂端子は, STOPモード解除を使用可に設定(P4レジスタのビット3を1に設定)されていなければなりません。

2.9.2 キャリー・フラグ (CY)

キャリー・フラグがセット (1) されるのは次の場合です。

- ・アキュムレータのビット3が“ 1 ”で、かつオペランドのビット3が“ 1 ”のときにANL命令またはXRL命令が実行された場合
- ・アキュムレータのビット3が“ 1 ”のときに、RL命令またはRLZ命令が実行された場合
- ・アキュムレータが0FHのときにINC命令またはSCAF命令が実行された場合

キャリー・フラグがクリア (0) されるのは次の場合です。

- ・アキュムレータのビット3またはオペランドのビット3の少なくともどちらか一方が“ 0 ”のときに、ANL命令またはXRL命令が実行された場合
- ・アキュムレータのビット3が“ 0 ”のときにRL命令またはRLZ命令が実行された場合
- ・アキュムレータが0FH以外のときに、INC命令またはSCAF命令が実行された場合
- ・ORL命令が実行された場合
- ・MOV命令またはIN命令によってアキュムレータにデータが書き込まれた場合

3 . ポート・レジスタ (PX)

ポート・レジスタとして扱われるものには、K_{I/O}ポート、K_Iポート、特殊ポート (S₀, S₁/ $\overline{\text{LED}}$, S₂)、コントロール・レジスタがあります。

リセット時のポート・レジスタの値は次のとおりです。

図 3 - 1 ポート・レジスタの構成

ポート・レジスタ								リセット時
P0								FFH
P ₁₀				P ₀₀				
K _{I/O7}	K _{I/O6}	K _{I/O5}	K _{I/O4}	K _{I/O3}	K _{I/O2}	K _{I/O1}	K _{I/O0}	
P1								× × × × 11 × 1B ^{注1}
P ₁₁				P ₀₁				
K _{I3}	K _{I2}	K _{I1}	K _{I0}	S ₁ / $\overline{\text{LED}}$	S ₀	S ₂	-	
P3 (コントロール・レジスタ 0)								0000 × 000B ^{注2}
P ₁₃				P ₀₃				
DP ₁₁	DP ₁₀	DP ₉	DP ₈	RAM保持 フラグ	-	ID1	ID0	
P4 (コントロール・レジスタ 1)								26H
P ₁₄				P ₀₄				
-	-	K _I pull-down	S ₀ /S ₁ pull-down	S ₂ STOP解除	S ₁ / $\overline{\text{LED}}$ mode	K _{I/O} mode	S ₀ mode	

注 1 . × : K_I, S₂端子状態による値

2 . × : 電源電圧低下による値 (V_{DD} V_{ID}のとき “ 0 ”)

備考 V_{ID} : RAM保持検出電圧

表 3 - 1 各ポートと読み出し (リード) / 書き込み (ライト) の関係

ポート名	入力モード時		出力モード時	
	リード	ライト	リード	ライト
K _{I/O}	端子状態	出力ラッチ	出力ラッチ	出力ラッチ
K _I	端子状態	-	-	-
S ₀	端子状態	-	注	-
S ₁ / $\overline{\text{LED}}$	端子状態	-	端子状態	-
S ₂	端子状態	-	-	-

注 OFFモード時は常時 “ 1 ” が読み出されます。

3.1 K_{I/O}ポート (P0)

K_{I/O}ポートはキー・スキャン出力用の8ビットの入出力ポートです。

P4レジスタのビット1により入出力モードを設定します。

読み出し命令を実行すると入力モード時には端子状態を、出力モード時には出力ラッチの内容を読み出すことができます。

書き込み命令を実行すると入力モード、出力モードに関係なく出力ラッチに書き込むことができます。

リセット時は、出力モードになり出力ラッチ (P0) の値は1111 1111Bになります。

またK_{I/O}ポートにはプルダウン抵抗が内蔵されており、入力モード時のみプルダウンされるようになっています。

注意 キーの二重押しの際にK_{I/O}ポートでハイ・レベル出力とロウ・レベル出力が衝突する可能性があります。そのためK_{I/O}ポートのロウ・レベル出力電流は低く抑えられています。K_{I/O}ポートをキー・スキャン出力以外の用途で使用する場合には注意してください。

なお、K_{I/O}ポートは電源電圧範囲内 (通常命令実行の場合はV_{DD} = 2.0 ~ 3.6 V, 高速命令実行の場合はV_{DD} = 1.8 ~ 3.6 V) において直接V_{DD}に接続しても問題のないように設計されています。

表 3 - 2 K_{I/O}ポート (P0)

ビット	b ₇	b ₆	b ₅	b ₄	b ₃	b ₂	b ₁	b ₀
名称	K _{I/O7}	K _{I/O6}	K _{I/O5}	K _{I/O4}	K _{I/O3}	K _{I/O2}	K _{I/O1}	K _{I/O0}

b₀-b₇..... 読み出し時 (リード) : 入力モード時, K_{I/O}端子の状態が読み出されます。

出力モード時, K_{I/O}端子の出力ラッチの内容が読み出されます。

書き込み時 (ライト) : 入出力モードにかかわらず K_{I/O}端子の出力ラッチに書き込まれます。

3.2 K_Iポート / 特殊ポート (P1)

3.2.1 K_Iポート (P₁₁ : P1のビット4-7)

K_Iポートはキー入力用の4ビットの入力ポートです。端子状態を読むことができます。

ソフトウェアにより4ビット単位でK_Iポートのプルダウン抵抗の有無をP4レジスタのビット5で設定することができます。リセット時は、プルダウン抵抗が接続されます。

表 3 - 3 K_I / 特殊ポート・レジスタ (P1)

ビット	b ₇	b ₆	b ₅	b ₄	b ₃	b ₂	b ₁	b ₀
名称	K _{I3}	K _{I2}	K _{I1}	K _{I0}	S ₁ /LED	S ₀	S ₂	(“1”に固定)

b₁..... S₂端子の状態が読み出されます (リード・オンリー)。

b₂..... 入力モード時, S₀端子の状態が読み出されます (リード・オンリー)。

OFFモード時, “1”に固定されます。

b₃..... 入出力モードにかかわらず, S₁/LED端子の状態が読み出されます (リード・オンリー)。

b₄-b₇..... K_I端子の状態が読み出されます (リード・オンリー)。

注意 誤動作防止のため、電源電圧立ち上がりによるPOC解除時には、K_{I0}-K_{I3}端子の1つ以上の端子に、必ずロウ・レベルを入力してください (オープン可。オープン時は、プルダウン抵抗を接続したままにしてください)。

3.2.2 S₀ポート (P1のビット2)

S₀ポートは入力/OFFモード・ポートです。

P4レジスタのビット0により入力モードに設定すると、端子状態を読むことができます。

入力モード時には、ソフトウェアにより2ビット単位でS₀, S₁/LED $\overline{\text{ポート}}$ のプルダウン抵抗の有無をP4レジスタのビット4で設定することができます。

入力モードを解除 (OFFモードに設定) すると、端子はハイ・インピーダンスとなりますが、内部に貫通電流が流れないようにしています。OFFモード時には、端子状態にかかわらず“1”が読み出されます。

リセット時は、OFFモードに設定され、ハイ・インピーダンスになります。

3.2.3 S₁/LED $\overline{\text{ポート}}$ (P1のビット3)

S₁/LED $\overline{\text{ポート}}$ は入出力ポートです。

P4レジスタのビット2により入出力モードを設定します。入力モード時および出力モード時にも、端子状態を読むことができます。

入力モード時には、ソフトウェアにより2ビット単位でS₀, S₁/LED $\overline{\text{ポート}}$ のプルダウン抵抗の有無をP4レジスタのビット4で設定することができます。

出力モード時は自動的にプルダウン抵抗は切れ、リモコン送信表示用端子となります (4. タイマを参照)。

リセット時は、出力モードになり、ハイ・レベルを出力します。

3.2.4 S₂ポート (P1のビット1)

S₂ポートは入力ポートです。

S₂ポートのSTOPモード解除の使用可/使用不可は、P4レジスタのビット3で設定することができます。

キー・マトリクスのキー入力として使用する場合は、STOPモード解除を使用可 (P4レジスタのビット3を“1”に設定) にしてください (このとき内部では、プルダウン抵抗は接続されています)。また使用不可 (P4レジスタのビット3を“0”に設定) に設定すると、S₂ポートがSTOPモード解除条件を成立しても、解除しない入力ポートとして使用できません (このとき内部では、プルダウン抵抗は接続されていません)。

どちらの状態でも、端子状態を読むことができます。

リセット時は、STOPモード解除が使用不可の入力モードになり、ハイ・インピーダンスになります。

3.3 コントロール・レジスタ0 (P3)

コントロール・レジスタ0は8ビットで構成されます。制御可能となる内容は次のとおりです。

リセット時は、0000×000B[※]になります。

注 x：電源電圧低下による値 (V_{DD} V_{ID}のとき“0”)

備考 V_{ID}：RAM保持検出電圧

表3-4 コントロール・レジスタ0 (P3)

ビット		b7	b6	b5	b4	b3	b2	b1	b0
名称		DR(データ・ポインタ)				RAM保持	-	ID1	ID0
		DP ₁₁	DP ₁₀	DP ₉	DP ₈	フラグ			
設定値	0	0	0	0	0	保持不可	“0”固定	PAGE0-3の指定	
	1	1	1	1	1	保持可			
リセット時		0	0	0	0	x	0	0	0

b0, b1 RAMのページ0-3の指定を行います。

ID1	ID0	RAM
0	0	ページ0
0	1	ページ1
1	0	ページ2
1	1	ページ3

b3 RAM保持フラグです。機能の詳細については、3.3.1 RAM保持フラグ(P3のビット3)を参照してください。

b4-b7 ROMのデータ・ポインタの上位ビット(DP₈-DP₁₁)の指定を行います。


3.3.1 RAM保持フラグ (P3のビット3)

RAM保持フラグは、電池交換時および電池電圧低下時などに、RAMが破壊する電圧レベルに至ったかを判断するフラグです。

RAM保持フラグは、コントロール・レジスタ0 (P3) のビット3にあります。

RAM保持フラグは、RAM保持検出電圧 (V_{ID}) 以下になると“0”になります。“0”の場合、RAMが壊れているまたは電源投入後であると判断できます。このフラグにより、ソフトにてRAMの初期化を行う処理が可能となります。RAMを初期化し、RAMに必要なデータを書き込んだあとに、ソフトにてRAM保持フラグを“1”にしてください。このとき、“1”はRAMにデータがセットされたことを意味します

図3 - 2 電源電圧の変移と検出電圧



- (1) 乾電池などをセットしたことにより、電源電圧が上昇し、 V_{POC} (POC検出電圧) を越えたとリセットが解除されます。電源が V_{ID} (RAM保持検出電圧) 以下の0Vから上昇するため、RAM保持フラグは初期状態の“0”になります。
- (2) 動作可能電圧です。RAMに必要なデータを書き込み、RAM保持フラグを“1”に設定してください。
- (3) 電源電圧が低下し、 V_{POC} 以下になると、リセットがかかります。(A)点は V_{ID} よりも電圧が高いため、RAM保持フラグの状態は“1”のままです。
- (4) リセット解除後、ソフトにてRAM保持フラグを確認した場合、RAM保持フラグが“1”となっているため、RAMは壊れていないと判断ができます。ソフトにてRAMの初期化を行う必要はありません。
- (5) 電源電圧が低下し、 V_{POC} 以下になると、リセットがかかります。(B)点は V_{ID} よりも電圧が低いため、RAM保持フラグは“1” “0”となります。
- (6) リセット解除後、ソフトにてRAM保持フラグを確認した場合、RAM保持フラグが“0”となっているため、RAMが壊れている可能性があるとして判断できます。ソフトにてRAMの初期化を行ってください。

3.4 コントロール・レジスタ1 (P4)

コントロール・レジスタ1は8ビットで構成されます。制御可能となる内容は次のとおりです。

リセット時は、0010 0110B になります。

表3 - 5 コントロール・レジスタ1 (P4)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
名称	-	-	K _i pull-down	S ₀ /S ₁ pull-down	S ₂ STOP解除	S ₁ / $\overline{\text{LED}}$ mode	K _{I/O} mode	S ₀ mode
設定値	0	“ 0 ”固定	“ 0 ”固定	OFF	OFF	不可	S ₁	IN
	1			ON	ON	可	$\overline{\text{LED}}$	OUT
リセット時	0	0	1	0	0	1	1	0

b₀.....S₀ポートの入力モードを指定します。“ 0 ” = OFFモード (ハイ・インピーダンス) , “ 1 ” = IN (入力モード)。

b₁.....K_{I/O}ポートの入出力モードを指定します。“ 0 ” = IN (入力モード) , “ 1 ” = OUT (出力モード)。

b₂.....S₁/ $\overline{\text{LED}}$ ポートの入出力モードを指定します。“ 0 ” = S₁ (入力モード) , “ 1 ” = $\overline{\text{LED}}$ (出力モード)。

b₃.....S₂ポートのSTOPモード解除の使用 (プルダウン抵抗あり/なし) を指定します。“ 0 ” = 不可 (プルダウンなし) , “ 1 ” = 可 (プルダウンあり)。

b₄.....S₀/S₁ポート入力モード時のプルダウン抵抗の有無を指定します。“ 0 ” = OFF (なし) , “ 1 ” = ON (あり)。

b₅.....K_iポートのプルダウン抵抗の有無を指定します。“ 0 ” = OFF (なし) , “ 1 ” = ON (あり)。


備考 出力モード, OFFモード時は, プルダウン抵抗はすべて自動的に切れます。

4. タイマ

4.1 タイマの構成

タイマはリモコン送信パターンを作成するためのブロックです。図4-1に示すように、9ビットのダウン・カウンタ (t_8-t_0) と1ビットのタイマ出力を許可するフラグ (t_9) およびゼロ検出回路から構成されています。

図4-1 タイマの構成



4.2 タイマの動作

タイマはダウン・カウンタにタイマ操作命令で0以外の値を設定すると動作（ダウン・カウント）を開始します。タイマに動作を開始させるためのタイマ操作命令を次に示します。

```
MOV T0, A
MOV T1, A
MOV T, #data10
MOV T, @R0
```

ダウン・カウンタは $64/f_x$ の周期でデクリメント（-1）されます。ダウン・カウンタの値が0になると、ゼロ検出回路はタイマ動作終了信号を発生し、タイマは動作を停止します。もし、このときタイマ動作終了待ちのHALTモード（HALT #x101B）であれば、HALTモードは解除され、HALT命令の次の命令が実行されます。なお、タイマ動作終了信号はダウン・カウンタが0となり、タイマが停止している間は出力され続けます。タイマの出力時間とダウン・カウンタの設定値との間には次の関係式があります。

(a) 通常命令実行の場合

$$\text{タイマ出力時間} = (\text{設定値} + 1) \times 64/f_x - 4/f_x$$

(b) 高速命令実行の場合

$$\text{タイマ出力時間} = (\text{設定値} + 0.5) \times 64/f_x - 2/f_x$$

また、連続でタイマの設定を行った場合も同様に、トータルの時間より“ $4/f_x$ ”（通常命令実行の場合）、または“ $2/f_x$ ”（高速命令実行の場合）短くなります。次に例を示します。

例 $f_x = 4 \text{ MHz}$ のとき

```
MOV T, #3FFH
STTS #05H
HALT #05H
MOV T, #232H
STTS #05H
HALT #05H
```

上記の場合、タイマ出力時間は次のようになります。

(a) 通常命令実行の場合

$$\begin{aligned} & (\text{設定値} + 1) \times 64/f_x + (\text{設定値} + 1) \times 64/f_x - 4/f_x \\ & = (511 + 1) \times 64/4 + (50 + 1) \times 64/4 - 4/4 \\ & = 9.007 \text{ ms} \end{aligned}$$

(b) 高速命令実行の場合

$$\begin{aligned}
 & (\text{設定値} + 0.5) \times 64/f_x + (\text{設定値} + 0.5) \times 64/f_x - 2/f_x \\
 & = (511 + 0.5) \times 64/4 + (50 + 0.5) \times 64/4 - 2/4 \\
 & = 8.991 \text{ ms}
 \end{aligned}$$

タイマ出力を許可するフラグ (t₉) に 1 を設定することにより、タイマはその動作状態をS₁/LED端子とREM端子から出力することができます。また、REM端子はタイマの動作中にキャリアを出力することもできます。


表 4 - 1 タイマの出力 (t₉ = 1 のとき)

	S ₁ /LED端子	REM端子
タイマ動作中	ロウ・レベル	ハイ・レベル(またはキャリア出力 ^注)
タイマ停止中	ハイ・レベル	ロウ・レベル


注 ハイ・レベル期間設定用モジュロ・レジスタ (MOD1) のビット 9 (CARY) をクリア (0) すると、キャリア出力となります。

図 4 - 2 タイマの出力 (キャリアを出力しない場合)

(a) 通常命令実行の場合



(b) 高速命令実行の場合




4.3 キャリア出力

4.3.1 キャリア出力発生回路

キャリア発生回路は、9ビット・カウンタ、ハイ・レベル期間設定用モジュロ・レジスタ (MOD1) とロウ・レベル期間設定用モジュロ・レジスタ (MOD0) で構成されています。

図4-3 リモコン・キャリア発生回路の構成



注1 . ロウ・レベル期間設定用モジュロ・レジスタ (MOD0) のビット9は0固定です。

2 . t_0 : タイマ出力を許可するフラグ (タイマ部) (図4-1 タイマの構成参照)

ハイ/ロウ・レベル幅を、それぞれ決定するモジュロ・レジスタで設定することにより、キャリア・デューティ比およびキャリア周波数を決定できます。ハイ/ロウ・レベル幅は、それぞれ250 ns ~ 64 μs ($f_x = 4$ MHz時)まで設定可能です。

9ビット・カウンタの入力には、システム・クロックの2 逡倍 ($f_x = 4$ MHzのときは8 MHz)を使用します。

MOD0, MOD1への書き込み、または読み出しにはタイマ操作命令を使用します。

MOV A, M00	MOV M00, A	MOV M0, #data10
MOV A, M01	MOV M01, A	MOV M1, #data10
MOV A, M10	MOV M10, A	MOV M0, @R0
MOV A, M11	MOV M11, A	MOV M1, @R0

MOD0, MOD1の値は次の計算から算出できます。

$$MOD0 = (2 \times f_x \times (1 - D) \times T) - 1$$

$$MOD1 = (2 \times f_x \times D \times T) - 1$$

注意 MOD0, MOD1には001H-1FFHまでの値を入力してください。

備考 D : キャリア・デューティ比 ($0 < D < 1$)

f_x : 入力クロック (MHz)

T : キャリア周期 (μs)

4.3.2 キャリア出力の制御

ハイ・レベル期間設定用モジュロ・レジスタ (MOD1) のビット9 (CARY) をクリア (0) することによって、REM端子からリモコン・キャリア出力を出力することができます。


キャリア出力を行う場合、MOD0, MOD1に値を設定したあとに、タイマ動作を設定してください。REM端子からキャリア出力しているときに、MOD0, MOD1の値を書き換えると、誤動作する場合があります。

タイマ操作命令を実行すると、キャリア出力はロウ・レベルから始まります。


キャリア出力時に、タイマのダウン・カウンタが0になると、キャリア出力は停止し、REM端子はロウ・レベルになります。キャリア出力がハイ・レベルの状態にダウン・カウンタが0になった場合は、設定されたハイ・レベル期間後にロウ・レベルになってからキャリア出力が停止します。

図4-4 タイマの出力 (キャリアを出力する場合)

(a) 通常命令実行の場合



(b) 高速命令実行の場合



注1 . キャリア出力がハイ・レベルの状態にダウン・カウンタが0になっていた場合は、ロウ・レベルになってからキャリア出力が停止します。

2 . 高速命令実行では、通常命令実行よりキャリアのクロック数が少なくなる場合があります。

REM端子からの出力は、MOD1のビット9 (CARY) とタイマ出力を許可するフラグ (t_9) の設定値およびタイマ部の9ビット・ダウン・カウンタ (t_0-t_8) の値によって、次のようになります。

表4 - 2 REM端子の出力


MOD1のビット9 (CARY)	タイマ出力を許可するフラグ (タイマ部 t_9)	9ビット・ダウン・カウンタ (タイマ部 t_0-t_8)	REM端子
-	-	0	ロウ・レベル出力
-	0	0以外	キャリア出力 ^注
0	1		
1			

注 MOD0, MOD1には、001H-1FFHまでの値を入力してください。

注意 REM端子がロウ・レベル出力の条件のとき ($t_9 = 0$ または $t_0-t_8 = 0$) に、MOD0, MOD1の値を設定してください。

表4 - 3 キャリア周波数設定例 ($f_x = 4$ MHz時)

設定値		t_H (μs)	t_L (μs)	T (μs)	f_c (kHz)	デューティ
MOD1	MOD0					
01H	01H	0.25	0.25	0.5	2000	1/2
07H	0BH	1.0	1.5	2.5	400	2/5
13H	13H	2.5	2.5	5.0	200	1/2
27H	27H	5.0	5.0	10	100	1/2
41H	41H	8.25	8.25	16.5	60.6	1/2
41H	85H	8.25	16.75	25	40	1/3
45H	89H	8.75	17.25	26.0	38.5	1/3
45H	8BH	8.75	17.5	26.25	38.10	1/3
45H	8CH	8.75	17.625	26.375	37.9	1/3
47H	91H	9.0	18.25	27.25	36.7	1/3
48H	94H	9.125	18.625	27.75	36.0	1/3
69H	D5H	13.25	26.75	40.0	25	1/3
77H	77H	15.0	15.0	30.0	33.3	1/2
C7H	C7H	25.0	25.0	50.0	20	1/2
FFH	FFH	32.0	32.0	64.0	15.6	1/2



4.4 タイマ出力のソフトウェア制御


タイマ出力はソフトウェア制御が可能です。図4 - 5 に示すように、通常命令実行の場合、最小では $64/f_x - 4/f_x$ の幅のパルスを、高速命令実行の場合、最小では $32/f_x - 2/f_x$ の幅のパルスを出力できます。

図4 - 5 1命令サイクル幅のパルス出力


```

:
MOV T, #0000000000B; REM端子からロウ・レベル出力
:
MOV T, #1000000000B; REM端子からハイ・レベル出力
MOV T, #0000000000B; REM端子からロウ・レベル出力
:
    
```

(a) 通常命令実行の場合



(b) 高速命令実行の場合



5. スタンバイ機能

5.1 スタンバイ機能の概要

消費電流を節約するために、スタンバイ・モードとしてHALTモードとSTOPモードの2種類を用意しています。

STOPモードでは、システム・クロックは発振を停止します。また、このときX_{IN}, X_{OUT}端子はロウ・レベルに固定されます。

HALTモードでは、システム・クロックは発振を継続したままCPUの動作を停止します。なお、HALTモード中であってもタイマ（REM出力、LED出力を含む）は動作します。

STOPモード、HALTモードどちらの場合でも、スタンバイ・モードに設定される直前のデータ・メモリ、アキュムレータ、ポート・レジスタなどの状態が保持されます。したがって、スタンバイ・モードに設定する前にシステム全体の消費電流を抑えるように、ポートの状態を設定してください。

表5 - 1 スタンバイ・モード中の状態

		STOPモード	HALTモード	
設定命令		HALT命令		
クロック発振回路		発振停止	発振継続	
動作状態	CPU	・動作停止		
	データ・メモリ	・直前の状態を維持		
	アキュムレータ	・直前の状態を維持		
	フラグ	F	・0（1の場合にはスタンバイ・モードに入らない）	
		CY	・直前の状態を維持	
	ポート・レジスタ	・直前の状態を維持		
タイマ	・動作停止 (カウント値は“0”にリセット)	・動作可能		

注意1．STOPモード解除後の最初の命令はNOP命令を記述してください。

- 2．スタンバイ・モードが解除されると、ステータス・フラグ（F）はセット（1）されます。
- 3．スタンバイ・モードを設定した時点でその解除条件が成立している場合には、スタンバイ・モードには入りません。ただし、ステータス・フラグ（F）はセット（1）されます。

5.2 スタンバイ・モードの設定と解除

スタンバイ・モードはSTOPモード、HALTモードともに、HALT #b3b2b1b0B命令で設定されます。スタンバイ・モードが設定されるためには、ステータス・フラグ(F)がクリア(0)されている必要があります。

スタンバイ・モードはリセット(POC)またはHALT命令のオペランドで指定される解除条件により解除されます。スタンバイ・モードが解除されるとステータス・フラグ(F)がセット(1)されます。

ステータス・フラグ(F)がセット(1)されている状態でHALT命令が実行されても、スタンバイ・モードは設定されません。このとき解除条件が成立していなければ、ステータス・フラグはクリア(0)されます。また、解除条件が成立していれば、ステータス・フラグはセット(1)されたままとなります。

なお、HALT命令が実行された時点で、すでに解除条件が成立している場合も、スタンバイ・モードは設定されません。この場合でもステータス・フラグ(F)はセット(1)されます。

注意 ステータス・フラグ(F)の状態によっては、HALT命令が実行されない場合がありますので注意してください。たとえば、STTS命令でキーの状態をチェックしたあとにHALTモードを設定するとき、ステータス・フラグ(F)がセット(1)されたままになっているとHALTモードに入らないため、意図していない動作をすることがあります。この場合には、タイマ設定の直後でSTTS命令を実行して、ステータス・フラグをクリア(0)すれば、意図していた動作を実現することができます。

```
(例) STTS    #03H    ;Ki端子の状態をチェック
      :
      MOV     T, #0xxH ;タイマ設定
      STTS    #05H    ;ステータス・フラグをクリア
      :      (この間に、ステータス・フラグをセットするおそれのある命令を実行しないこと)
      HALT    #05H    ;HALTモードを設定
```

表5 - 2 スタンバイ・モード解除後の実行アドレス

解除条件	解除後の実行アドレス
リセット	0番地
表5 - 3 に示す解除条件	HALT命令の次の番地

表5 - 3 スタンバイ・モードの設定 (HALT #b3b2b1b0B) と解除条件

HALT命令のオペランド値				設定 モード	設定のための前提条件	解除条件
b3	b2	b1	b0			
0	0	0	0	STOP	K _{1/0} 端子がすべてハイ・レベル出力	K _i 端子の少なくとも1つにハイ・レベルを入力
	0	1	1	STOP	K _{1/0} 端子がすべてハイ・レベル出力	K _i 端子の少なくとも1つにハイ・レベルを入力
	1	1	0	STOP ^{注1}	K _{1/00} 端子がハイ・レベル出力	K _i 端子の少なくとも1つにハイ・レベルを入力
1	上記のb2b1b0の組み合わせのうちいずれか			STOP	【上記のほかに次の条件が追加される】 -	S ₀ , S ₁ , S ₂ 端子の少なくとも1つにハイ・レベルを入力 ^{注2}
0 / 1	1	0	1	HALT	-	タイマのダウン・カウンタが0になったとき

注1 . HALT #x110Bを設定する場合には、スタンバイ・モードが解除できるようにK_{1/00}端子とK_i端子を使ってキー・マトリクスを構成してください。

2 . S₀, S₁, S₂端子のうち、少なくとも1端子（スタンバイ解除に使用する端子）を次のように設定する必要があります。

S₀, S_i端子：入力モード（P4レジスタのビット0, 2で設定）

S₂端子：STOPモード解除の使用可（P4レジスタのビット3で設定）

注意1 . 上記以外のオペランド値でHALT命令が実行された場合や、HALT命令の実行時に前提条件が満足されていない場合には、内部リセットがかかります。


2 . タイマのダウン・カウンタが0でないとき（タイマ動作中）にSTOPモードを設定すると、タイマのダウン・カウンタとタイマ出力の許可フラグの全10ビットが0にクリアされてから、STOPモードになります。

3 . STOPモード解除後の最初の命令はNOP命令を記述してください。

5.3 スタンバイ・モードの解除タイミング

(1) STOPモード解除タイミング

図5 - 1 解除条件によるSTOPモードの解除




注 $284/f_x +$ (通常命令実行の場合), または $270/f_x +$ (高速命令実行の場合)

注意 STOPモード中に解除条件が成立すると、デバイスはSTOPモードから解除され、ウエイト状態になります。このときに解除条件が保持されなくなると、ウエイト時間経過後に再びSTOPモードになります。したがって、STOPモードを解除する場合は、ウエイト時間よりも長く解除条件を成立させる必要があります。

(2) HALTモード解除タイミング

図5 - 2 解除条件によるHALTモードの解除



6. リセット

次に示す要因より、システム・リセットがかかります。

- ・ POC回路が低電源電圧を検出した場合
- ・ HALT命令実行時に、オペランド値が不正または前提条件が満足されていない場合
- ・ RLZ命令実行時に、アキュムレータが0Hの場合
- ・ スタック・ポインタがオーバフローまたはアンダフローした場合

表 6 - 1 リセット後の各ハードウェアの状態

ハードウェア	・動作中の内蔵POC回路によるリセット ・その他の要因によるリセット ^{注1}	・スタンバイ・モード中の内蔵POC回路によるリセット
PC (12ビット)	000H	
SP (1ビット)	0B	
データ・メモリ	R0 = DP	000H
	R1-RF	不定
アキュムレータ (A)	不定	
ステータス・フラグ (F)	0B	
キャリー・フラグ (CY)	0B	
タイマ (10ビット)	000H	
ポート・レジスタ	P0	FFH
	P1	x x x x 11 x 1B ^{注2}
コントロール・レジスタ	P3	0000 x 000B ^{注3}
	P4	26H

注 1 . 次に示すリセットがあります。

- ・ HALT命令実行時 (オペランド値が不正または前提条件を満足しない場合) のリセット
- ・ RLZ命令実行時 (A = 0 の場合) のリセット
- ・ スタック・ポインタのオーバフローまたはアンダフローによるリセット

2 . x : K₁, S₂端子状態による値。

誤動作防止のため、電源電圧立ち上がりによるPOC解除時には、K₁₀-K₁₃端子の1つ以上の端子に、必ずロウ・レベルを入力してください (オープンは可。オープン時は、プルダウン抵抗を接続したままにしてください)。

3 . x : 電源電圧低下による値 (V_{DD} = V_{ID}のとき " 0 ")。

備考 V_{ID} : RAM保持検出電圧

7 . POC回路

POC回路は、電源電圧を監視して、電池の交換時などにマイコン内部にリセットをかけます。

- 注意 1 . POC回路は1 ms未満の低電源電圧を検出できないことがあります。したがって、電源電圧が1 ms未満の間だけ低電源電圧になった場合には、POC回路が内部リセット信号を発生しないため、誤動作することがあります。
- 2 . 発振子によってはPOC回路が内部リセット信号を発生する前に、低電源電圧のためにクロックの発振が停止することがあります。このような場合、発振停止後に電源電圧が回復したときなどで、誤動作することがあります。これは、クロックが停止してしまったにもかかわらず、POC回路が（低電源電圧を検出する前に電源電圧が回復したため）内部リセット信号を発生しないため、生じる現象です。万が一誤動作した場合には、いったん電池を外してしばらくしてから電池を入れ直してみることで、ほとんどの場合、正常動作に復帰できます。
- 3 . 誤動作防止のため、電源電圧立ち上がりによるPOC解除時には、K₁₀-K₁₃端子の1つ以上の端子に、必ずロウ・レベルを入力してください（オープン可。オープン時は、プルダウン抵抗を接続したままにしてください）。



7.1 POC回路の機能

次の機能があります。

- ・ $V_{DD} < V_{POC}$ のとき、内部リセット信号を発生する。
- ・ $V_{DD} > V_{POC}$ のとき、内部リセット信号を解除する。

ただし、 V_{DD} : 電源電圧、 V_{POC} : POC検出電圧

図7 - 1 POC回路の内部リセット信号発生のタイミング



(注の説明は次頁にあります。)

- 注1．実際には、動作モードに移るまでに発振安定待ち時間があります。発振安定待ち時間は、約 $534/f_x \sim 918/f_x$ (約 $134 \sim 230 \mu s$, $f_x = 4 \text{ MHz}$ 時)です。
- 2．電源電圧が低下したときPOC回路が内部リセット信号を発生するためには、電源電圧が V_{POC} 以下に下がった状態が、1 ms以上の期間保たれる必要があります。したがって、実際にはリセットがかかるまでに最大で1 msの時間遅れがあります。
- 3．POC検出電圧のばらつきは、 $V_{POC} = \text{約}1.7 \sim 2.0 \text{ V}$ であり、電源電圧の保証範囲 ($V_{DD} = 2.0 \sim 3.6 \text{ V}$) 未満の電源電圧でリセットが解除されることがあります。しかし、POC回路の使用条件を守っているかぎり、実際の最低動作電源電圧はPOC検出電圧より低くなります。したがって、電源電圧の不足によって誤動作することはありません。ただし、低電源電圧のためにクロックが発振しないなどの原因で、誤動作することがあります (7. POC回路 注意2. 参照)。
- 4．POC検出電圧のばらつきは、 $V_{POC} = \text{約}1.6 \sim 1.8 \text{ V}$ であり、電源電圧の保証範囲 ($V_{DD} = 1.8 \sim 3.6 \text{ V}$) 未満の電源電圧でリセットが解除されることがあります。しかし、POC回路の使用条件を守っているかぎり、実際の最低動作電源電圧はPOC検出電圧より低くなります。したがって、電源電圧の不足によって誤動作することはありません。ただし、低電源電圧のためにクロックが発振しないなどの原因で、誤動作することがあります (7. POC回路 注意2. 参照)。

7.2 低電源電圧での発振の確認

POC回路は、低電源電圧時でもクロックが発振できる (POC検出電圧よりも発振子の発振開始電圧が低い) という条件があれば、より確実にリセット動作を期待できます。実際にPOC回路が内蔵されている製品を使って、この条件に合致していることを確認するには、次のようにして発振の状態を観測します。

発振状態を観測できるように、 X_{OUT} 端子にストレージ・オシロスコープを接続します。

出力電圧を可変できる電源を接続し、電源電圧 V_{DD} を0 Vからゆっくり上げていきます (このとき、 $V_{DD} > 3.6 \text{ V}$ とならないように注意してください)。

最初のうち^{注1}は、 V_{DD} にかかわらず、 X_{OUT} 端子は0 Vになっていますが、 V_{DD} がPOC検出電圧^{注2}に達した時点で、 X_{OUT} 端子の電圧は約 $0.5 V_{DD}$ に跳ね上がります。この電源電圧をしばらく維持して、 X_{OUT} 端子の波形を観測します。もし、POC検出電圧よりも発振子の発振開始電圧が低ければ、 V_{DD} が V_{POC} に達した時点から数ms以内に、 X_{OUT} 端子の発振が成長することが確認できます。


注1． $V_{DD} < \text{約}1.7 \text{ V}$ の間 (通常POC検出電圧選択時)、または $V_{DD} < \text{約}1.6 \text{ V}$ の間 (低POC検出電圧選択時)

2． $V_{POC} = 1.85 \text{ V}$ (TYP.) (通常POC検出電圧選択時)、または $V_{POC} = 1.7 \text{ V}$ (TYP.) (低POC検出電圧選択時)

8 . システム・クロック発振回路

システム・クロック発振回路は，セラミック発振子（ $f_x = 3.5 \sim 4.5 \text{ MHz}$ ）用発振回路で構成されています。

図 8 - 1 システム・クロック



システム・クロック発振回路はリセット時やSTOPモード時に，発振を停止します。

注意 システム・クロック発振回路を使用する場合は，配線容量などの影響を避けるために図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。また，変化する大電流が流れる線と接近させない。
- ・発振回路のコンデンサの設置点は，常にGNDと同電位となるようにする。大電流が流れるグラウンド・パターンには接地しない。
- ・発振回路から信号を取り出さない。

また，マスク・オプションにより，発振用コンデンサ（15 pF）を内蔵できます。

9. マスク・オプション

μ PD69Aには、次のマスク・オプションがあります。

(1) 発振器用コンデンサ

- ・なし
- ・あり (15 pF) ^注

注 現在評価中です。評価状況についてはNEC販売員にお問い合わせください。

(2) 命令実行時間

- ・通常命令実行 : 16 μ s (fx = 4 MHz)
- ・高速命令実行 : 8 μ s (fx = 4 MHz)

(3) POC検出電圧 (V_{POC})

- ・通常POC検出電圧 : 1.85 V (TYP.) (V_{DD} = 2.0 ~ 3.6 V)
- ・低POC検出電圧 : 1.7 V (TYP.) (V_{DD} = 1.8 ~ 3.6 V)

備考 マスク・オプションについては、マスク・オプション情報書による指定が必要となります。


10. 命令セット

10.1 アセンブラが出力する機械語


この製品の機械語のビット長は1ワード当たり10ビットですが、アセンブラが出力する機械語は1ワードが16ビットに拡張されて出力されます。次の例に示すように、3ビットの拡張ビット(111)が2箇所挿入されることで拡張されています。

図10 - 1 アセンブラ出力(10ビット 16ビット拡張)の例

“ANL A, @R0H” の場合



“OUT P0, #data8” の場合



10.2 凡 例

A	: アキュムレータ
ASR	: アドレス・スタック・レジスタ
addr	: プログラム・メモリ・アドレス
CY	: キャリー・フラグ
data4	: 4ビット・イミディエト・データ
data8	: 8ビット・イミディエト・データ
data10	: 10ビット・イミディエト・データ
F	: ステータス・フラグ
M0	: ロウ・レベル期間設定用モジュロ・レジスタ
M00	: ロウ・レベル期間設定用モジュロ・レジスタ (下位4ビット)
M01	: ロウ・レベル期間設定用モジュロ・レジスタ (上位4ビット)
M1	: ハイ・レベル期間設定用モジュロ・レジスタ
M10	: ハイ・レベル期間設定用モジュロ・レジスタ (下位4ビット)
M11	: ハイ・レベル期間設定用モジュロ・レジスタ (上位4ビット)
PC	: プログラム・カウンタ
Pn	: ポート・レジスタ・ペア (n=0, 1, 3, 4)
P0n	: ポート・レジスタ (下位4ビット)
P1n	: ポート・レジスタ (上位4ビット)
ROMn	: プログラム・メモリのビットn (n=0~9)
Rn	: レジスタ・ペア
R0n	: データ・メモリ (汎用レジスタ, n=0~F)
R1n	: データ・メモリ (汎用レジスタ, n=0~F)
SP	: スタック・ポインタ
T	: タイマ・レジスタ
T0	: タイマ・レジスタ (下位4ビット)
T1	: タイマ・レジスタ (上位4ビット)
(x)	: xでアドレスされる内容

10.3 ニモニク 機械語 (アセンブラ出力) 対照表

アキュムレータ操作命令

ニモニク	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
ANL	A, R0n	FBE _n			(A) (A) (R _m n) m = 0, 1 n = 0 ~ F	1	1
	A, R1n	FAE _n			CY A ₃ · R _m n ₃		
	A, @R0H	FAF0			(A) (A) ((P13), (R0)) ⁷⁻⁴ CY A ₃ · ROM ₇		
	A, @R0L	FBF0			(A) (A) ((P13), (R0)) ³⁻⁰ CY A ₃ · ROM ₃	2	
	A, #data4	FBF1	data4		(A) (A) data4 CY A ₃ · data ₄ ₃		
ORL	A, R0n	FDE _n			(A) (A) (R _m n) m = 0, 1 n = 0 ~ F	1	1
	A, R1n	FCE _n			CY 0		
	A, @R0H	FCF0			(A) (A) ((P13), (R0)) ⁷⁻⁴ CY 0		
	A, @R0L	FDF0			(A) (A) ((P13), (R0)) ³⁻⁰ CY 0	2	
	A, #data4	FDF1	data4		(A) (A) data4 CY 0		
XRL	A, R0n	F5E _n			(A) (A) ∨ (R _m n) m = 0, 1 n = 0 ~ F	1	1
	A, R1n	F4E _n			CY A ₃ · R _m n ₃		
	A, @R0H	F4F0			(A) (A) ∨ ((P13), (R0)) ⁷⁻⁴ CY A ₃ · ROM ₇		
	A, @R0L	F5F0			(A) (A) ∨ ((P13), (R0)) ³⁻⁰ CY A ₃ · ROM ₃	2	
	A, #data4	F5F1	data4		(A) (A) ∨ data4 CY A ₃ · data ₄ ₃		
INC	A	F4F3			(A) (A) + 1 If (A) = 0 CY 1 else CY 0	1	1
RL	A	FCF3			(A _{n+1}) (A _n), (A ₀) (A ₃) CY A ₃		
RLZ	A	FEF3			If A = 0 reset else (A _{n+1}) (A _n), (A ₀) (A ₃) CY A ₃		

入出力命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
IN	A, P0n	FFF8+n	-	-	(A) (Pmn) m=0,1 n=0,1,3,4	1	1
	A, P1n	FEF8+n	-	-	CY 0		
OUT	P0n, A	E5F8+n	-	-	(Pmn) (A) m=0,1 n=0,1,3,4		
	P1n, A	E4F8+n	-	-			
ANL	A, P0n	FBF8+n	-	-	(A) (A) (Pmn) m=0,1 n=0,1,3,4		
	A, P1n	FAF8+n	-	-	CY A ₃ · Pmn ₃		
ORL	A, P0n	FDf8+n	-	-	(A) (A) (Pmn) m=0,1 n=0,1,3,4		
	A, P1n	FCF8+n	-	-	CY 0		
XRL	A, P0n	F5F8+n	-	-	(A) (A) ⊕ (Pmn) m=0,1 n=0,1,3,4		
	A, P1n	F4F8+n	-	-	CY A ₃ · Pmn ₃		

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
OUT	Pn, #data8	E6F8+n	data8		(Pn) data8 n=0,1,3,4	2	1

備考 Pn : P1n-P0nがペアで扱われます。

データ転送命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	A, R0n	FFEn			(A) (Rmn) m=0,1 n=0~F	1	1
	A, R1n	FEEn			CY 0		
	A, @R0H	FEF0			(A) ((P13), (R0)) ⁷⁻⁴ CY 0		
	A, @R0L	FFF0			(A) ((P13), (R0)) ³⁻⁰ CY 0	2	
	A, #data4	FFF1	data4		(A) data4 CY 0		
	R0n, A	E5En			(Rmn) (A) m=0,1 n=0~F	1	
	R1n, A	E4En					

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	Rn, #data8	E6En	data8	-	(R1n-R0n) data8 n=0~F	2	1
	Rn, @R0	E7En	-	-	(R1n-R0n) ((P13), (R0)) n=1~F		

備考 Rn : R1n-R0nがペアで扱われます。

ブランチ命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
JMP	add(ページ 0)	E8F1	addr		PC addr	2	1
	add(ページ 1)	E9F1	addr				
	add(ページ 2)	E8F4	addr				
	add(ページ 3)	E9F4	addr				
JC	add(ページ 0)	ECF1	addr		If CY = 1 PC addr else PC PC + 2	2	1
	add(ページ 1)	EAF1	addr				
	add(ページ 2)	ECF4	addr				
	add(ページ 3)	EAF4	addr				
JNC	add(ページ 0)	EDF1	addr		If CY = 0 PC addr else PC PC + 2	2	1
	add(ページ 1)	EBF1	addr				
	add(ページ 2)	EDF4	addr				
	add(ページ 3)	EBF4	addr				
JF	add(ページ 0)	EEF1	addr		If F = 1 PC addr else PC PC + 2	2	1
	add(ページ 1)	F0F1	addr				
	add(ページ 2)	EEF4	addr				
	add(ページ 3)	F0F4	addr				
JNF	add(ページ 0)	EFF1	addr		If F = 0 PC addr else PC PC + 2	2	1
	add(ページ 1)	F1F1	addr				
	add(ページ 2)	EFF4	addr				
	add(ページ 3)	F1F4	addr				

注意 ニモニック記述時は、PAGE 0 ~ 3 を示す 0 ~ 3 の記述をしません。

サブルーチン命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
CALL	add(ページ 0)	E6F2	E8F1	addr	SP SP + 1, ASR PC, PC addr	3	2
	add(ページ 1)	E6F2	E9F1	addr			
	add(ページ 2)	E6F2	E8F4	addr			
	add(ページ 3)	E6F2	E9F4	addr			
RET		E8F2			PC ASR, SP SP - 1	1	1

注意 ニモニック記述時は、PAGE 0 ~ 3 を示す 0 ~ 3 の記述をしません。

タイマ操作命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	A, T0	FFFF			(A) (Tn) n = 0, 1 CY 0	1	1
	A, T1	FEFF					
	A, M00	FFF6			(A) (M0n) n = 0, 1 CY 0		
	A, M01	FEF6					
	A, M10	FFF7			(A) (M1n) n = 0, 1 CY 0		
	A, M11	FEF7					
	T0, A	E5FF			(Tn) (A) n = 0, 1 CY 0		
	T1, A	F4FF					
	M00, A	E5F6			(M0n) (A) n = 0, 1 CY 0		
	M01, A	E4F6					
	M10, A	E5F7			(M1n) (A) n = 0, 1 CY 0		
	M11, A	E4F7					

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	T, #data10	E6FF	data10		(T) data10	2	1
	M0, #data10	E6F6	data10		(M0) data10		
	M1, #data10	E6F7	data10		(M1) data10		
	T, @R0	F4FF			(T) ((P13), (R0))	1	
	M0, @R0	E7F6			(M0) ((P13), (R0))		
	M1, @R0	E7F7			(M1) ((P13), (R0))		

その他

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
HALT	#data4	E2F1	data4		Standby mode	2	1
STTS	#data4	E3F1	data4		If statuses match F 1 else F 0		
	R0n	E3En			If statuses match F 1 else F 0 n = 0 ~ F		
SCAF		FAF3			If A = 0FH CY 1 else CY 0	1	
NOP		E0E0			PC PC + 1		

10.4 アキュムレータ操作命令

ANL A, R0n

ANL A, R1n

命令コード：

1	1	0	1	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (Rmn) m=0, 1 n=0~F

CY A₃ · Rmn₃

アキュムレータの内容とレジスタRmnの内容とで論理積をとり、結果をアキュムレータに入れます。

ANL A, @R0H

ANL A, @R0L

命令コード：

1	1	0	1	0/1	1	0	0	0	0
---	---	---	---	-----	---	---	---	---	---

サイクル数：1

機能：(A) (A) ((P13), (R0))₇₋₄ (ANL A, @R0Hの場合)

CY A₃ · ROM₇


(A) (A) ((P13), (R0))₃₋₀ (ANL A, @R0Lの場合)

CY A₃ · ROM₃

アキュムレータの内容と、コントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容とで論理積をとり、結果をアキュムレータに入れます。

Hを指定するとb₇, b₆, b₅, b₄が、Lを指定するとb₃, b₂, b₁, b₀が有効となります。

* プログラム・メモリ (ROM) 構成



アキュムレータ操作時有効ビット

ANL A, #data4

命令コード：

1	1	0	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) data4

CY A₃ · data₄₃

アキュムレータの内容とイミディエイト・データとで論理積をとり、結果をアキュムレータに入れます。

ORL A, R0n

ORL A, R1n

命令コード：

1	1	1	0	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (R_{mn}) m=0,1 n=0~F
CY 0

アキュムレータの内容とレジスタR_{mn}の内容とで論理和をとり、結果をアキュムレータに入れます。

ORL A, @R0H

ORL A, @R0L

命令コード：

1	1	1	0	0	1	1	0	0	0	0
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(A) (A) ((P13), (R0))⁷⁻⁴ (ORL A, @R0Hの場合)
(A) (A) ((P13), (R0))³⁻⁰ (ORL A, @R0Lの場合)
CY 0

アキュムレータの内容と、コントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容とで論理和をとり、結果をアキュムレータに入れます。

Hを指定するとb₇, b₆, b₅, b₄が、Lを指定するとb₃, b₂, b₁, b₀が有効となります。

ORL A, #data4

命令コード：

1	1	1	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) data4
CY 0

アキュムレータの内容とイミディエト・データとで論理和をとり、結果をアキュムレータに入れます。

XRL A, R0n

XRL A, R1n

命令コード：

1	0	1	0	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) \forall (R_{mn}) m=0,1 n=0~F
CY A₃・R_{mn3}

アキュムレータの内容とレジスタR_{mn}の内容とで排他的論理和をとり、結果をアキュムレータに入れます。

XRL A, @R0H

XRL A, @R0L

命令コード：

1	0	1	0	0	1	1	0	0	0	0
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能： $(A) \quad (A) \nabla ((P13), (R0))_{7-4}$ (XRL A, @R0Hの場合)

CY $A_3 \cdot ROM_7$

$(A) \quad (A) \nabla ((P13), (R0))_{3-0}$ (XRL A, @R0Lの場合)

CY $A_3 \cdot ROM_3$

アキュムレータの内容と、コントロール・レジスタP13およびレジスタ・ペアR10-R00で指定されるプログラム・メモリの内容とで排他的論理和をとり、結果をアキュムレータに入れます。

Hを指定するとb7, b6, b5, b4が、Lを指定するとb3, b2, b1, b0が有効となります。

XRL A, #data4

命令コード：

1	0	1	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能： $(A) \quad (A) \nabla \text{data4}$

CY $A_3 \cdot \text{data4}_3$

アキュムレータの内容とイミューディアット・データとで排他的論理和をとり、結果をアキュムレータに入れます。

INC A

命令コード：

1	0	1	0	0	1	0	0	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能： $(A) \quad (A) + 1$

If A=0 CY 1

else CY 0

アキュムレータの内容をインクリメント(+1)します。

RL A

命令コード：

1	1	1	0	0	1	0	0	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能： $(A_{n+1}) \quad (A_n), (A_0) \quad (A_3)$

CY A_3

アキュムレータの内容を1ビットずつ左回転します。

RLZ A

命令コード：

1	1	1	1	0	1	0	0	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：If A = 0 reset
 else (A_{n+1}) (A_n), (A₀) (A₃)
 CY A₃

アキュムレータの内容を1ビットずつ左回転します。

なお、命令実行時にA = 0Hの場合は、内部リセットがかかります。

10.5 入出力命令

IN A, P0n

IN A, P1n

命令コード：

1	1	1	1	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(A) (P_m_n) m = 0, 1 n = 0, 1, 3, 4
 CY 0

ポートP_m_nのデータをアキュムレータにロード（読み出し）します。

OUT P0n, A

OUT P1n, A

命令コード：

0	0	1	0	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(P_m_n) (A) m = 0, 1 n = 0, 1, 3, 4

アキュムレータの内容をポートP_m_nに転送してラッチします。

ANL A, P0n

ANL A, P1n

命令コード：

1	1	0	1	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (P_m_n) m = 0, 1 n = 0, 1, 3, 4
 CY A₃ · P_m_n

アキュムレータの内容と、ポートP_m_nの内容とで論理積をとり、結果をアキュムレータに入れます。

ORL A, P0n

ORL A, P1n

命令コード：

1	1	1	0	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (P_m_n) m = 0, 1 n = 0, 1, 3, 4
 CY 0

アキュムレータの内容と、ポートP_m_nの内容とで論理和をとり、結果をアキュムレータに入れます。

XRL A , P0n

XRL A , P1n

命令コード :

1	0	1	0	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数 : 1

機能 : (A) (A) ∨ (Pmn) m = 0, 1 n = 0, 1, 3, 4
CY A₃ · Pmn

アキュムレータの内容と、ポートPmnの内容とで排他的論理和をとり、結果をアキュムレータに入れます。

OUT Pn , #data8

命令コード :

0	0	1	1	0	1	1	P ₂	P ₁	P ₀
---	---	---	---	---	---	---	----------------	----------------	----------------

0	d ₇	d ₆	d ₅	d ₄	0	d ₃	d ₂	d ₁	d ₀
---	----------------	----------------	----------------	----------------	---	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : (Pn) data8 n = 0, 1, 3, 4

イミディエイト・データをポートPnに転送します。この場合ポートPnはP_{1n}-P_{0n}がペアで動作します。

10.6 データ転送命令

MOV A , R0n

MOV A , R1n

命令コード :

1	1	1	1	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : (A) (Rmn) m = 0, 1 n = 0 ~ F
CY 0

レジスタRmnの内容を、アキュムレータに転送します。

MOV A , @R0H

命令コード :

1	1	1	1	0	1	0	0	0	0
---	---	---	---	---	---	---	---	---	---

サイクル数 : 1

機能 : (A) ((P13) , (R0))⁷⁻⁴
CY 0

コントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されたプログラム・メモリの上位4ビット (b₇ b₆ b₅ b₄) をアキュムレータに転送します。b₉は無視されます。

MOV A, @R0L

命令コード :

1	1	1	1	1	1	0	0	0	0
---	---	---	---	---	---	---	---	---	---


サイクル数 : 1

機能 : (A) ((P13), (R0))³⁻⁰

CY 0

コントロール・レジスタP13およびレジスタ・ペアR10-R00で指定されたプログラム・メモリの下位4ビット (b₃ b₂ b₁ b₀) をアキュムレータに転送します。b₈は無視されます。

*** プログラム・メモリ (ROM) 内容**



MOV A, #data4

命令コード :

1	1	1	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : (A) data4

CY 0

イミディエイト・データをアキュムレータに転送します。

MOV R0n, A

MOV R1n, A

命令コード :

0	0	1	0	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : (Rmn) (A) m = 0, 1 n = 0 ~ F

アキュムレータの内容をレジスタRmnに転送します。

MOV Rn, #data8

命令コード：

0	0	1	1	0	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	---	---	----------------	----------------	----------------	----------------

0	d ₇	d ₆	d ₅	d ₄	0	d ₃	d ₂	d ₁	d ₀
---	----------------	----------------	----------------	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(R1n-R0n) data8 n = 0~F

イミディエイト・データをレジスタに転送します。この命令のときは各レジスタはレジスタ・ペアとして動作します。

ペアとなる組み合わせは、次のとおりです。

R0： R10 - R00

R1： R11 - R01

⋮

RE： R1E - R0E

RF：

R _{1F}

 -

R _{0F}

上位桁 下位桁

MOV Rn, @R0

命令コード：


0	0	1	1	1	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(R1n-R0n) ((P13), (R0)) n = 1~F

コントロール・レジスタP13およびレジスタ・ペアR10-R00で指定されたプログラム・メモリの内容をレジスタ・ペアR1n-R0nに転送します。プログラム・メモリは10ビットで構成されており、レジスタへ転送後は次の状態となります。

プログラム・メモリ




プログラム・メモリのアドレス上位2~4ビットはコントロール・レジスタ(P13)で指定されます。

10.7 ブランチ命令

プログラム・メモリは1 Kステップ (000H~3FFH) ごとのページ構成となっています。しかしアセンブラが自動的にページの最適化を行いますので、ページ指定を行う必要がありません。製品ごとに許されるページは次のとおりです。

- μ PD69A (ROM : 4 Kステップ) : ページ 0 - 3
- μ PD6P9 (PROM : 4 Kステップ) : ページ 0 - 3

JMP addr




サイクル数 : 1

機能 : PC addr

プログラム・カウンタの10ビット (PC₉₋₀) を直接指定アドレスaddr (a₉~a₀) で置き換えます。

JC addr




サイクル数 : 1

機能 : If CY = 1 PC addr
else PC PC + 2

キャリー・フラグCYがセット “ 1 ” されているならばaddr (a₉~a₀) で指定した番地へジャンプします。

JNC addr



サイクル数 : 1

機能 : If CY = 0 PC addr
else PC PC + 2

キャリー・フラグCYがクリア “ 0 ” されているならばaddr (a₉~a₀) で指定した番地へジャンプします。

JF addr

命令コード：ページ0

0	1	1	1	0	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

 , ページ1

1	0	0	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---	---

ページ2

0	1	1	1	0	1	0	1	0	0	0
---	---	---	---	---	---	---	---	---	---	---

 , ページ3

1	0	0	0	0	1	1	0	1	0	0
---	---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：1

機能：If F = 1 PC addr
 else PC PC + 2

ステータス・フラグFがセット“1”されているならばaddr (a₉ ~ a₀) で指定した番地へジャンプします。

JNF addr

命令コード：ページ0

0	1	1	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

 , ページ1

1	0	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

ページ2

0	1	1	1	1	1	0	1	0	0	0
---	---	---	---	---	---	---	---	---	---	---

 , ページ3

1	0	0	0	1	1	0	1	0	1	0
---	---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：1

機能：If F = 0 PC addr
 else PC PC + 2

ステータス・フラグFがクリア“0”されているならばaddr (a₉ ~ a₀) で指定した番地へジャンプします。

10.8 サブルーチン命令

プログラム・メモリは1 Kステップ (000H~3FFH) ごとのページ構成となっています。しかしアセンブラが自動的にページの最適化を行いますので、ページ指定を行う必要がありません。製品ごとに許されるページは次のとおりです。

μ PD69A (ROM : 4 Kステップ) : ページ 0-3
 μ PD6P9 (PROM : 4 Kステップ) : ページ 0-3

CALL addr

命令コード :

0	0	1	1	1	0	1	0
---	---	---	---	---	---	---	---

ページ 0

0	1	0	0	0	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

 , ページ 1

0	1	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

ページ 2

0	1	0	0	0	1	0	1	0	0
---	---	---	---	---	---	---	---	---	---

 , ページ 3

0	1	0	0	1	1	0	1	0	0
---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数 : 2

機能 : SP SP + 1
 ASR PC
 PC addr

スタック・ポインタの値をインクリメント (+ 1) して、プログラム・カウンタの値をアドレス・スタック・レジスタに退避します。次にオペランドaddr (a₉ ~ a₀) で指定したアドレスをプログラム・カウンタに入れます。

なお、スタック・ポインタの値をインクリメント (+ 1) して、キャリーが発生する場合には、内部リセットがかかります。

RET

命令コード :

0	1	0	0	0	1	0	0	1	0
---	---	---	---	---	---	---	---	---	---

サイクル数 : 1

機能 : PC ASR
 SP SP - 1

アドレス・スタック・レジスタに退避されている値をプログラム・カウンタに復帰します。次にスタック・ポインタをデクリメント (- 1) します。

なお、スタック・ポインタの値をデクリメント (- 1) して、ボローが発生する場合には、内部リセットがかかります。

10.9 タイマ操作命令

MOV A, T0

MOV A, T1


命令コード:

1	1	1	1	0	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数: 1

機能: (A) (Tn) n = 0, 1
CY 0

アキュムレータにタイマ・レジスタTnの内容を転送します。T1は (t₉, t₈, t₇, t₆) に, T0は (t₅, t₄, t₃, t₂) に
対応します。



MOV A, M00

MOV A, M01


命令コード:

1	1	1	1	0	1	0	1	1	0
---	---	---	---	---	---	---	---	---	---

サイクル数: 1

機能: (A) (M0n) n = 0, 1
CY 0

アキュムレータにモジュロ・レジスタM0nの内容を転送します。M01は (t₉, t₈, t₇, t₆) に, M00は (t₅, t₄, t₃,
t₂) に対応します。



MOV A, M10

MOV A, M11


命令コード：

1	1	1	1	0	/	1	0	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(A) (M1n) n=0, 1
CY 0

アキュムレータにモジュロ・レジスタM1nの内容を転送します。M11は (t₉, t₈, t₇, t₆) に, M10は (t₅, t₄, t₃, t₂) に対応します。



MOV T0, A

MOV T1, A

命令コード：

0	0	1	0	0	/	1	1	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(Tn) (A) n=0, 1

タイマ・レジスタTnにアキュムレータの内容を転送します。T1は (t₉, t₈, t₇, t₆) に, T0は (t₅, t₄, t₃, t₂) に対応します。この命令実行後, T1へ転送した場合はt₁が, T0へ転送した場合はt₀が0になります。

MOV M00, A

MOV M01, A

命令コード：

0	0	1	0	0	/	1	0	1	1	0
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(M0n) (A) n=0, 1
(CY) 0

モジュロ・レジスタM0nにアキュムレータの内容を転送します。M01は (t₉, t₈, t₇, t₆) に, M00は (t₅, t₄, t₃, t₂) に対応します。この命令実行後, M01へ転送した場合はt₁が, M00へ転送した場合はt₀が0になります。

MOV M10, A

MOV M11, A

命令コード：

0	0	1	0	0	/	1	0	1	1	1
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(M1n) (A) n=0, 1
(CY) 0

モジュロ・レジスタM1nにアキュムレータの内容を転送します。M11は (t₉, t₈, t₇, t₆) に, M10は (t₅, t₄, t₃, t₂) に対応します。この命令実行後, M11へ転送した場合はt₁が, M10へ転送した場合はt₀が0になります。

MOV T, #data10

命令コード：

0	0	1	1	0	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---

t ₁	t ₉	t ₈	t ₇	t ₆	t ₀	t ₅	t ₄	t ₃	t ₂
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：1

機能：(T) data10

タイマ・レジスタT (t₉-t₀) にイミディエト・データを転送します。

備考 タイマの時間設定は、次のように行います。

(a) 通常命令実行の場合

$$(設定値 + 1) \times 64/fx - 4/fx$$

(b) 高速命令実行の場合

$$(設定値 + 0.5) \times 64/fx - 2/fx$$

MOV M0, #data10

命令コード：

0	0	1	1	0	1	0	1	1	0
---	---	---	---	---	---	---	---	---	---

t ₁	t ₉	t ₈	t ₇	t ₆	t ₀	t ₅	t ₄	t ₃	t ₂
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：1

機能：(M0) data10

モジュール・レジスタM0 (t₉-t₀) にイミディエト・データを転送します。

MOV M1, #data10

命令コード：

0	0	1	1	0	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---

t ₁	t ₉	t ₈	t ₇	t ₆	t ₀	t ₅	t ₄	t ₃	t ₂
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：1

機能：(M1) data10

モジュール・レジスタM1 (t₉-t₀) にイミディエト・データを転送します。

MOV T, @R0

命令コード：


0	0	1	1	1	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(T) ((P13), (R0))

タイマ・レジスタT (t₉-t₀) にコントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容を転送します。

プログラム・メモリは10ビットで構成されており、レジスタへ転送後は次の状態となります。



プログラム・メモリのアドレス上位2～4ビットはコントロール・レジスタ（P13）で指定されます。

注意 プログラム・メモリ内にタイマ値を設定する場合は、DT疑似命令を必ず使用してください。

MOV M0, @R0

命令コード：


0	0	1	1	1	1	1	0
---	---	---	---	---	---	---	---

サイクル数：1

機能：（M0）（（P13），（R0））

モジュール・レジスタM0（t₉-t₀）にコントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容を転送します。

プログラム・メモリは10ビットで構成されており、レジスタへ転送後は次の状態となります。



プログラム・メモリのアドレス上位2～4ビットはコントロール・レジスタ（P13）で指定されます。

注意 プログラム・メモリ内にレジスタ値を設定する場合は、DT疑似命令を必ず使用してください。

MOV M1, @R0

命令コード：


0	0	1	1	1	1	1	1
---	---	---	---	---	---	---	---

サイクル数：1

機能：（M1）（（P13），（R0））

モジュール・レジスタM1（t₉-t₀）にコントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容を転送します。

プログラム・メモリは10ビットで構成されており、レジスタへ転送後は次の状態となります。



プログラム・メモリのアドレス上位2～4ビットはコントロール・レジスタ（P13）で指定されます。

注意 プログラム・メモリ内にレジスタ値を設定する場合は、DT疑似命令を必ず使用してください。

10.10 その他

HALT #data4

命令コード：

0	0010	1	0001
---	------	---	------

0	0000	0	d ₃ d ₂ d ₁ d ₀
---	------	---	---

サイクル数：1

機能：Standby mode

CPUをスタンバイ・モードにします。

スタンバイ・モード（HALT/STOPモード）の解除条件は、イミディエト・データで指定します。

STTS R0n

命令コード：

0	0011	0	R ₃ R ₂ R ₁ R ₀
---	------	---	---

サイクル数：1

機能：If statuses match F 1
else F 0 n=0~F

S₀, S₁, K_{I/O}, K_iおよび、TIMERの状態をレジスタR_{0n}の内容と比較し、セットしたビットと状態が少なくとも1つでも一致するとステータス・フラグFがセット“1”されます。

1つでも一致しなかった場合にはステータス・フラグFがクリア“0”されます。

STTS #data4

命令コード：

0	0011	1	0001
---	------	---	------

0	0000	0	d ₃ d ₂ d ₁ d ₀
---	------	---	---

サイクル数：1

機能：If statuses match F 1
else F 0

S₀, S₁, S₂, K_{I/O}, K_iおよび、TIMERの状態をイミディエト・データの内容と比較し、セットしたビットと状態が少なくとも1つでも一致するとステータス・フラグFがセット“1”されます。

1つでも一致しなかった場合にはステータス・フラグFがクリア“0”されます。

SCAF (Set Carry If Acc = FH)

命令コード :

1	1010	1	0011
---	------	---	------

サイクル数 : 1

機能 : If A=0FH CY 1
 else CY 0

アキュムレータの内容がFHならばキャリー・フラグCYをセット“1”します。

SCAF命令実行後のアキュムレータの値は次のとおりです。

アキュムレータ値		キャリー・フラグ
実行前	実行後	
x x x 0	0000	0 (クリア)
x x 01	0001	0 (クリア)
x 011	0011	0 (クリア)
0111	0111	0 (クリア)
1111	1111	1 (セット)

備考 x : don't care

NOP

命令コード :

0	0000	0	0000
---	------	---	------

サイクル数 : 1

機能 : PC PC + 1

ノー・オペレーションです。

11. アセンブラ予約語

11.1 マスク・オプション疑似命令

μPD69Aのプログラムを作成する場合、アセンブラのソース・プログラム中にマスク・オプション疑似命令を使用する必要があります。

11.1.1 OPTION, ENDOP疑似命令

OPTION疑似命令以降ENDOP疑似命令までをマスク・オプション定義ブロックとします。マスク・オプション定義ブロックの記述形式を次に示します。

記述形式：

シンボル欄	モニタ欄	オペランド欄	コメント欄
[レーベル :]	OPTION		[; コメント]
	⋮		
	ENDOP		

11.1.2 マスク・オプション定義疑似命令

マスク・オプション定義ブロック内で使用可能な疑似命令を表11 - 1 に示します。

マスク・オプション定義は次の指定のみになります。この疑似命令を必ず指定してください。

記述例：

シンボル欄	モニタ欄	オペランド欄	コメント欄
	OPTION		
	USECAP		; 発振容量内蔵
	ENDOP		

表11 - 1 マスク・オプション定義疑似命令

名 称	マスク・オプション定義疑似命令	PROファイル	
		アドレス値	データ値
CAP	USECAP (発振容量内蔵)	2043H	01
	NOUSECAP (発振容量なし)		00

備考 マスク・オプションについては、別途マスク・オプション情報書による指定が必要となります。

12. 電気的特性

絶対最大定格 (TA = +25)

項目	略号	条件		定格	単位
電源電圧	V _{DD}			- 0.3 ~ + 3.8	V
入力電圧	V _I	K _{I/O} , K _I , S ₀ , S ₁ , S ₂		- 0.3 ~ V _{DD} + 0.3	V
出力電圧	V _O			- 0.3 ~ V _{DD} + 0.3	V
ハイ・レベル出力電流	I _{OH} ^注	REM	ピーク値	- 30	mA
			実効値	- 20	mA
		LED	ピーク値	- 7.5	mA
			実効値	- 5	mA
		K _{I/O} 1 端子	ピーク値	- 13.5	mA
			実効値	- 9	mA
		LED, K _{I/O} 端子合計	ピーク値	- 18	mA
			実効値	- 12	mA
ロウ・レベル出力電流	I _{OL} ^注	REM	ピーク値	7.5	mA
			実効値	5	mA
		LED	ピーク値	7.5	mA
			実効値	5	mA
動作周囲温度	T _A			- 40 ~ + 85	
保存温度	T _{stg}			- 65 ~ + 150	

注 実効値は〔実効値〕=〔ピーク値〕×√デューティで計算してください。

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

推奨電源電圧範囲 (TA = - 40 ~ + 85)

項目	略号	条件		MIN.	TYP.	MAX.	単位
電源電圧	V _{DD}	fx = 3.5 ~ 4.5 MHz	通常POC検出電圧選択時	2.0	3.0	3.6	V
			低POC検出電圧選択時	1.8	3.0	3.6	V

DC特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 3.6 V)

項目	略号	条件		MIN.	TYP.	MAX.	単位
ハイ・レベル入力電圧	VIH1	K _{I/O}		0.7 V _{DD}		V _{DD}	V
	VIH2	K _I , S ₀ , S ₁ , S ₂		0.65 V _{DD}		V _{DD}	V
ロウ・レベル入力電圧	VIL1	K _{I/O}		0		0.3 V _{DD}	V
	VIL2	K _I , S ₀ , S ₁ , S ₂		0		0.15 V _{DD}	V
ハイ・レベル入力リーク電流	IIH1	K _I	V _I = V _{DD} , プルダウン抵抗を内蔵しない			3	μ A
	IIH2	S ₀ , S ₁ , S ₂	V _I = V _{DD} , プルダウン抵抗を内蔵しない			3	μ A
ロウ・レベル入力リーク電流	IIIL1	K _I	V _I = 0 V			- 3	μ A
	IIIL2	K _{I/O}	V _I = 0 V			- 3	μ A
	IIIL3	S ₀ , S ₁ , S ₂	V _I = 0 V			- 3	μ A
ハイ・レベル出力電圧	VOH1	REM, $\overline{\text{LED}}$, K _{I/O}	I _{OH} = - 0.3 mA	0.8 V _{DD}			V
ロウ・レベル出力電圧	VOL1	REM, $\overline{\text{LED}}$	I _{OL} = 0.3 mA			0.3	V
	VOL2	K _{I/O}	I _{OL} = 15 μ A			0.4	V
ハイ・レベル出力電流	IOH1	REM	V _{DD} = 3.0 V, V _{OH} = 1.0 V	- 5	- 12		mA
	IOH2	K _{I/O}	V _{DD} = 3.0 V, V _{OH} = 2.2 V	- 2.5	- 7		mA
ロウ・レベル出力電流	IOL1	K _{I/O}	V _{DD} = 3.0 V, V _{OL} = 0.4 V	47	70		μ A
			V _{DD} = 3.0 V, V _{OL} = 2.2 V	260	390		μ A
内蔵プルダウン抵抗	R ₁	K _I , S ₀ , S ₁ , S ₂		75	150	300	k
	R ₂	K _{I/O}		130	250	500	k
データ保持電源電圧	V _{DDDR}	STOPモード時		0.9		3.6	V
RAM保持検出電圧	V _{ID}	通常POC検出電圧選択時	V _{DD} = 2.0 ~ 3.6 V		1.4	1.5	V
		低POC検出電圧選択時	V _{DD} = 1.8 ~ 3.6 V		1.2	1.5	V
電源電流	I _{DD1}	動作モード	f _X = 4.0 MHz, V _{DD} = 3 V ± 10 %		0.7	1.4	mA
	I _{DD2}	HALTモード	f _X = 4.0 MHz, V _{DD} = 3 V ± 10 %		0.65	1.3	mA
	I _{DD3}	STOPモード	V _{DD} = 3 V ± 10 %			2.0	9.0
V _{DD} = 3 V ± 10 %, T _A = 25				1.8	3.0	μ A	

AC特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 3.6 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
命令実行時間	tcy	通常命令実行選択時	14	16	18.5	μs	
		高速命令実行選択時	7	8	9.25	μs	
Ki, So, S1, S2ハイ・レベル幅	tH		10			μs	
		スタンバイ・モード解除時	HALTモード時	10			μs
			STOPモード時	注			μs

注 10 + 284/fx + 発振成長時間 (通常命令実行選択時) , 10 + 270/fx + 発振成長時間 (高速命令実行選択時)

備考 tcy = 64/fx (通常命令実行選択時) , tcy = 32/fx (高速命令実行選択時) (fx : システム・クロック発振周波数)

POC回路 (TA = -40 ~ +85)

項目	略号	条件	MIN.	TYP.	MAX.	単位
POC検出電圧注	VPOC	通常POC検出電圧選択時		1.85	2.0	V
		低POC検出電圧選択時		1.7	1.8	V

注 POC回路が内部リセットを解除する電圧です。VPOC < VDDになると内部リセットが解除されます。

VPOC > VDDになってから内部リセットがかかるまで、最大1msの遅れが生じます。また、VPOC > VDDになっている期間が1ms未満の場合には内部リセットがかからないことがあります。

システム・クロック発振回路特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 3.6 V)


項目	略号	条件	MIN.	TYP.	MAX.	単位
発振周波数 (セラミック発振子)	fx		3.5	4.0	4.5	MHz

推奨発振回路定数

セラミック発振子 (TA = -40 ~ +85) (マスク・オプションにて発振用コンデンサを内蔵しない場合)

メーカー	品名	周波数 (MHz)	発振回路定数 (pF)		発振電圧範囲 (VDD)		備考
			C1	C2	MIN.	MAX.	
村田製作所	CSTLS3M50G53-B0	3.5	不要 (C内蔵タイプ)		2.0	3.6	-
	CSTLS3M50G56-B0						
	CSALA4M00G55-B0	4.0	30	30			
	CSTLS4M00G53-B0		不要 (C内蔵タイプ)				
	CSTLS4M00G56-B0						
	CSTLS4M50G53-B0	4.5					
	CSTLS4M50G56-B0						
TDK	FCR3.52MC5	3.52	不要 (C内蔵タイプ)				
	FCR4.0MC5	4.0					
京セラ	KBR-3.64MKE	3.64	不要 (C内蔵タイプ)				
	KBR-3.64MSE		33	33			
	KBR-4.0MKE	4.0	不要 (C内蔵タイプ)				
	KBR-4.0MSE		33	33			

外付け回路例



注意 この発振回路定数は発振子メーカーによる特定の環境下での評価に基づく参考値です。





実アプリケーションにおいて発振回路特性の最適化が必要な場合は、実装回路上での評価を発振子メーカーに依頼してください。

また、発振電圧、発振周波数はあくまで発振回路特性を示すものであり、μPD69Aの内部動作条件についてはDC、AC特性の規格内で使用してください。

備考 マスク・オプションにて発振用コンデンサを内蔵する場合については、評価中です。

評価状況については、NEC販売員にお問い合わせください。


13. 特性曲線 (参考値) (通常命令実行の場合)



14. 応用回路例

システムへの応用例

リモコン送信機 (48キー, モード選択スイッチ対応)




注1. 発振用コンデンサをマスク・オプションにて内蔵しなかった場合

2. S₂: STOPモード解除は使用不可を設定

3. K₁₀-K₁₃端子は, プルダウン抵抗ありに設定してください。

リモコン送信機 (56キー対応)



注1．発振用コンデンサをマスク・オプションにて内蔵しなかった場合

2．S₂：STOPモード解除は使用可を設定


3．K₁₀-K₁₃端子は、プルダウン抵抗ありに設定してください。

リモコン送信機 (56キー対応, モード選択スイッチ対応)

K1/00-K1/07端子に, 50 k 程度のプルアップ抵抗とスイッチを接続することにより, K1/00-K1/07端子のデータを読み出すことができます (スイッチがオンのときはハイ・レベル, オフのときはロウ・レベル)。このとき, K1/00-K1/07端子は入力モードにしてください。K1/00-K1/07端子からデータを読み出すことにより, 同じキー入力に対し, 複数の出力データを持つことができます。

プルアップ抵抗は, K1/00-K1/07端子のどの端子にも接続できます (次の図は, K1/05端子にプルアップ抵抗を接続した例です)。

キーを押しているときは, モードが正しく読み出せないことがあります。




注 1 . 発振用コンデンサをマスク・オプションにて内蔵しなかった場合

2 . S₂ : STOPモード解除は使用可を設定

3 . K₁₀-K₁₃端子は, プルダウン抵抗ありに設定してください。

15. 外形図

20ピン・プラスチック・SSOP (7.62 mm (300)) 外形図 (単位 : mm)



備考 ES品の外形や材質は、量産品と同じです。

S20MC-65-5A4-2

16. 半田付け推奨条件

この製品の半田付け実装は、次の推奨条件で実施してください。

なお、推奨条件以外の半田付け方式および半田付け条件については、当社販売員にご相談ください。

半田付け推奨条件の技術的内容については下記を参照してください。

「半導体デバイス実装マニュアル」 (<http://www.necel.com/pkg/ja/jissou/index.html>)

表16 - 1 表面実装タイプの半田付け条件

(1) μPD69AMC- x x x -5A4 : 20ピン・プラスチックSSOP (7.62 mm (300))

半田付け方式	半田付け条件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度：235 ，時間：30秒以内（210 以上），回数：3回以内	IR35-00-3
VPS	パッケージ・ピーク温度：215 ，時間：40秒以内（200 以上），回数：3回以内	VP15-00-3
ウェーブ・ソルダーリング	半田槽温度：260 以下，時間：10秒以内，回数：1回， 予備加熱温度：120 MAX. (パッケージ表面温度)	WS60-00-1
端子部分加熱	端子温度：350 以下，時間：3秒以内（デバイスの一辺当たり）	-

★ (2) μPD69AMC- x x x -5A4-A : 20ピン・プラスチックSSOP (7.62 mm (300))

半田付け方式	半田付け条件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度：260 ，時間：60秒以内（220 以上），回数：3回以内， 制限日数：3日間 ^注 （以降は125 プリベーク10～72時間必要） <留意事項> 耐熱トレイ以外（マガジン，テーピング，非耐熱トレイ）は，包装状態でのベーキングができません。	IR60-103-3
ウェーブ・ソルダーリング	詳細については，当社販売員にお問い合わせください。	-
端子部分加熱	端子温度：350 以下，時間：3秒以内（デバイスの一辺当たり）	-

注 ドライパック開封後の保管日数で，保管条件は25 ，65 %RH以下。

注意 半田付け方式の併用はお避けください（ただし，端子部分加熱方式は除く）。

備考 オーダ名称末尾「-A」の製品は，鉛フリー製品です。

付録A．開発ツール

エミュレーション用ツールとしてエミュレータを、またPROM製品 μ PD6P9の書き込み用ツールとしてPROMプログラマとプログラム・アダプタを用意しています。

ハードウェア

エミュレータ (EB-69^{注1}, EB-69A^{注1,2})
μ PD69A, 6P9をエミュレートするためのツールです。

エミュレーション・プローブ (NP-20GS^{注1})
エミュレータとターゲット・システムを接続するための20ピンSOP/SSOP用プローブです。

フレキシブル基板 (EV-9500GS-20)
エミュレーション・プローブとターゲット・システムとの接続を容易にするための20ピン用フレキシブル基板です。

PROMプログラマ (AF-9706^{注3}, AF-9708^{注3}, AF-9709^{注3})
μ PD6P9に対応したPROMプログラマです。
プログラム・アダプタを接続することにより、μ PD6P9をプログラミングすることができます。

プログラム・アダプタ (PA-61P34BMC)
μ PD6P9をプログラミングするためのアダプタです。AF-9706, AF-9708, AF-9709と組み合わせて使用します。

- 注1．株式会社内藤電誠町田製作所の製品です。
問い合わせ先：株式会社内藤電誠町田製作所 (TEL (045) 475-4191)
- 2．EB-69Aは高速命令実行対応版です (開発中)。
- 3．安藤電気株式会社の製品です。
問い合わせ先：安藤電気株式会社 (TEL (03) 3733-1151)

ソフトウェア

アセンブラ (AS6133 Ver.2.22以上)
・リモコン送信機のソフトウェア開発用ツールです。

AS6133のオーダ名称一覧

ホスト・マシン	OS	供給媒体	オーダ名称
PC-9800シリーズ (CPU: 80386以上)	MS-DOS™ (Ver.5.0 ~ Ver.6.2)	3.5インチ2HD	μ S5A13AS6133
IBM PC/AT™互換機	MS-DOS (Ver.6.0 ~ Ver.6.22)	3.5インチ2HC	μ S7B13AS6133
	PC DOS™ (Ver.6.1 ~ Ver.6.3)		

注意 Ver.5.0以降にはタスク・スワップ機能がありますが、このソフトウェアではタスク・スワップ機能は使用できません。


付録B . μ PD69Aとその他の製品との機能比較

項 目		μ PD67A	μ PD68A	μ PD69A
ROM容量		1002 × 10ビット	2026 × 10ビット	4074 × 10ビット
RAM容量		32 × 4 ビット		128 × 4 ビット (32 × 4ビット × 4ページ)
スタック		1 レベル (RAMのRFと兼用)		
キー・マトリクス		8 × 7 = 56キー		
キー拡張入力		S ₀ -S ₂		
クロック周波数		セラミック発振 ・ f _x = 3.5 ~ 4.5 MHz		
タイマ	クロック	f _x /64		
	カウント・スタート	カウント値の書き込み		
	出力値	(設定値 + 1) × 64/f _x - 4/f _x	通常命令実行選択時： (設定値 + 1) × 64/f _x - 4/f _x 高速命令実行選択時： (設定値 + 0.5) × 64/f _x - 2/f _x	
キャリア	周波数	モジュロ・レジスタ (2ch) により、ハイ・レベル幅、ロウ・レベル幅それぞれ250 ns ~ 64 μs (f _x = 4 MHz時) まで設定可能		
	出力スタート	タイマと同期		
命令実行時間		16 μs (f _x = 4 MHz)	通常命令実行選択時： 16 μs (f _x = 4 MHz) 高速命令実行選択時： 8 μs (f _x = 4 MHz)	
"MOV Rn, @R0" 命令		n = 1 ~ F		
スタンバイ・モード	リセット	POC		
	解除条件 (HALT命令)	・ HALTモードはタイマのみ ・ STOPモードはK解除のみ (K _{IO} ハイ・レベル出力またはK _{IO0} ハイ・レベル出力)		
HALT命令の実行とステータス・フラグ (F) との関係		F = 1のときHALT命令は実行されない		
POC回路		・ 内蔵 ・ 検出時、内部リセット信号を発生 ・ V _{POC} = 1.85 V (TYP.)	・ 内蔵 ・ 検出時、内部リセット信号を発生 ・ 通常POC検出電圧選択時： V _{POC} = 1.85 V (TYP.) 低POC検出電圧選択時： V _{POC} = 1.7 V (TYP.)	
RAM保持検出回路		・ 内蔵 ・ V _{ID} = 1.4 V (TYP.)	・ 内蔵 ・ 通常POC検出電圧選択時： V _{ID} = 1.4 V (TYP.) 低POC検出電圧選択時： V _{ID} = 1.2 V (TYP.)	
マスク・オプション		発振器用コンデンサ (15 pF)	・ 発振器用コンデンサ (15 pF) ・ 高速命令実行 ・ 低POC検出電圧	
電源電圧		V _{DD} = 2.0 ~ 3.6 V	通常POC検出電圧選択時： V _{DD} = 2.0 ~ 3.6 V 低POC検出電圧選択時： V _{DD} = 1.8 ~ 3.6 V	
動作周囲温度		T _A = - 40 ~ + 85		
パッケージ		20ピン・プラスチックSSOP		
ワン・タイムPROM製品		μ PD6P9		

付録C．リモコン送信フォーマットの例（NEC送信フォーマット，コマンド単発送信モードの場合）


注意 NEC送信フォーマットを使用する際は，当社にカスタム・コードを申請してください。

（1）REM出力波形（以後はキーを押し続けている場合のみ出力）




備考 キーを押し続けた場合は，2回目以降にリーダ・コードとストップ・ビットだけを送信することによって，赤外線発光ダイオードの消費電力を減らすことができます。


（2）の拡大波形




（3）の拡大波形




（4）の拡大波形



(5) キャリア波形 (各コードのハイ期間の拡大波形)



(6) 各コードのビット並び



注意 NEC送信フォーマットを受信する際には、他システムとの誤動作を防止するために、16ビットのカスタム・コード (Custom Code, Custom Code')、16ビットのデータ・コード (Data Code, $\bar{\text{Data Code}}$) の合計32ビットをフル・デコードするとともに ($\bar{\text{Data Code}}$ も必ず確認)、33ビット以降に信号がないことを確認してください。

[メ モ]

CMOSデバイスの一般的注意事項

入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力が入力ノイズなどに起因して、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん、 V_{IL} (MAX.) から V_{IH} (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介して V_{DD} または GND に接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

初期化以前の状態

電源投入時、MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

電源投入切断順序

内部動作および外部インタフェースで異なる電源を使用するデバイスの場合、原則として内部電源を投入した後に外部電源を投入してください。切断の際には、原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により、内部素子に過電圧が印加され、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。

MS-DOSは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。
PC/AT, PC DOSは、米国IBM社の商標です。

本製品が外国為替及び外国貿易法の規定により規制貨物等（または役務）に該当するか否かは、ユーザ（仕様を決定した者）が判定してください。該当する場合、日本国外に輸出するには日本国政府の輸出許可が必要です。

- 本資料に記載されている内容は2005年8月現在のものです。今後、予告なく変更することがあります。量産設計の際には最新の個別データ・シート等をご参照ください。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は、本資料の誤りに関し、一切その責を負いません。
- 当社は、本資料に記載された当社製品の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、一切その責を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責を負いません。
- 当社は、当社製品の品質、信頼性の向上に努めておりますが、当社製品の不具合が完全に発生しないことを保証するものではありません。当社製品の不具合により生じた生命、身体および財産に対する損害の危険を最小限度にするために、冗長設計、延焼対策設計、誤動作防止設計等安全設計を行ってください。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定していただく「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、電車、船舶等）、交通信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には、事前に当社販売窓口までお問い合わせください。

(注)

- (1) 本事項において使用されている「当社」とは、NECエレクトロニクス株式会社およびNECエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいう。
- (2) 本事項において使用されている「当社製品」とは、(1)において定義された当社の開発、製造製品をいう。

【発 行】**NECエレクトロニクス株式会社**

〒211-8668 神奈川県川崎市中原区下沼部1753

電話（代表）：**044(435)5111**—— お問い合わせ先 ——

【ホームページ】

NECエレクトロニクスの情報がインターネットでご覧になれます。

URL(アドレス) **http://www.necel.co.jp/**

【営業関係，技術関係お問い合わせ先】

半導体ホットライン

(電話：午前 9:00～12:00，午後 1:00～5:00)

電 話 : **044-435-9494**E-mail : **info@necel.com**

【資料請求先】NECエレクトロニクスのホームページよりダウンロードいただくか，NECエレクトロニクスの販売特約店へお申し付けください。
