

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

赤外線リモート・コントロール送信機用
4ビット・シングルチップ・マイクロコントローラ

μ PD6604は、低電圧1.8V動作、赤外線リモート・コントロール送信用キャリア発生回路およびキー入力によるスタンバイ解除機能とプログラマブル・タイマを持つことにより、赤外線リモート・コントロール（リモコン）送信機に最適です。

- ★ μ PD6604には、プログラム評価用または少量生産用として、ワン・タイムPROM製品の μ PD66P04Bを用意しています。

特 徴

- ・プログラム・メモリ（ROM）：1002×10ビット
- ・データ・メモリ（RAM）：32×4ビット
- ・赤外線リモコン用キャリア発生回路内蔵
- ・9ビット・プログラマブル・タイマ：1チャンネル
- ・命令実行時間：8 μ s（ $f_{osc} = 1$ MHz動作時：RC発振）
- ・スタック・レベル：1レベル（スタック用RAMは、データ・メモリRFと兼用）
- ・入出力端子（K_{I/O}）：8本
- ・入力端子（K_I）：4本
- ・センス入力端子（S₀）：1本
- ・S₁/LED端子（入出力）：1本（出力モード時は、リモコン送信表示用端子）
- ・電源電圧：V_{DD} = 1.8 ~ 3.6 V（ $f_{osc} = 500$ kHz動作時）
V_{DD} = 2.2 ~ 3.6 V（ $f_{osc} = 1$ MHz動作時）
- ・動作周囲温度：T_A = -40 ~ +85
- ・発振周波数： $f_{osc} = 300$ kHz ~ 1 MHz
- ・POC回路（マスク・オプション）

用 途

赤外線リモート・コントロール送信機（キーレス・エントリ用）

μ PD6604は、システム・クロックがRC発振のため、セラミック発振に比べ精度や安定度が劣ります。
クロックの精度や安定度が問題になる用途では、 μ PD6134（セラミック発振タイプ）を使用してください。

本資料の内容は、予告なく変更することがありますので、最新のものであることをご確認の上ご使用ください。

オーダ情報

オーダ名称	パッケージ
μPD6604GS-xxx	20ピン・プラスチックSOP (300 mil)
μPD6604GS-xxx-GJG	20ピン・プラスチック・シュリンクSOP (300 mil)

備考 xxxはROMコード番号です。


端子接続図 (Top View)

20ピン・プラスチックSOP


- μPD6604GS-xxx

20ピン・プラスチック・シュリンクSOP

- μPD6604GS-xxx-GJG



ブロック図



機能一覧

★	項 目	μ PD6604	μ PD66P04B
	ROM容量	1002 × 10ビット	
		マスクROM	ワン・タイムPROM
	RAM容量	32 × 4ビット	
	スタック	1レベル (RAMのRFと兼用)	
	入出力端子	<ul style="list-style-type: none"> ・キー入力 (K_I) : 4本 ・キー入出力 (K_{I/O}) : 8本 ・キー拡張入力 (S₀, S₁) : 2本 ・リモコン送信表示出力 ($\overline{\text{LED}}$) : 1本 (S₁端子と兼用) 	
	対応キー数	<ul style="list-style-type: none"> ・32キー ・48キー (キー拡張入力による拡張時) ・96キー (キー拡張入力とダイオードによる拡張時) 	
	クロック周波数	RC発振 <ul style="list-style-type: none"> ・f_{osc} = 300 kHz ~ 1 MHz ・f_{osc} = 300 ~ 500 kHz (POC回路使用時) 	
	命令実行時間	8 μs (f _{osc} = 1 MHz時)	
	キャリア周波数	f _{osc} , f _{osc} /2, f _{osc} /8, f _{osc} /12, f _{osc} /16, f _{osc} /24, キャリアなし (ハイ・レベル)	
	タイマ	9ビット・プログラマブル・タイマ: 1チャンネル	
	POC回路	マスク・オプション	内蔵
	電源電圧	<ul style="list-style-type: none"> ・V_{DD} = 1.8 ~ 3.6 V ・V_{DD} = 2.2 ~ 3.6 V (POC回路使用時) 	V _{DD} = 2.2 ~ 3.6 V
★	動作周囲温度	<ul style="list-style-type: none"> ・T_A = -40 ~ +85 ・T_A = -20 ~ +70 (POC回路使用時) 	
	パッケージ	<ul style="list-style-type: none"> ・20ピン・プラスチックSOP (300 mil) ・20ピン・プラスチック・シュリンクSOP (300 mil) 	

目 次

1 . 端子機能 ...	6
1.1 端子機能一覧 ...	6
1.2 端子の入出力回路 ...	7
1.3 未使用端子の処理 ...	8
2 . 内部CPU機能 ...	9
2.1 プログラム・カウンタ (PC) ...	9
2.2 スタック・ポインタ (SP) ...	9
2.3 アドレス・スタック・レジスタ (ASR (RF)) ...	9
2.4 プログラム・メモリ (ROM) ...	10
2.5 データ・メモリ (RAM) ...	10
2.6 データ・ポインタ (DP) ...	11
2.7 アキュムレータ (A) ...	11
2.8 演算論理ユニット (ALU) ...	12
2.9 フラグ ...	12
2.9.1 ステータス・フラグ (F) ...	12
2.9.2 キャリー・フラグ (CY) ...	13
3 . ポート・レジスタ (PX) ...	14
3.1 K _{IO} ポート (P0) ...	15
3.2 K _I ポート / 特殊ポート (P1) ...	16
3.2.1 K _I ポート (P ₁₁ : P1のビット4-7) ...	16
3.2.2 S ₀ ポート (P1のビット2) ...	16
3.2.3 S ₁ /LEDポート (P1のビット3) ...	16
3.3 コントロール・レジスタ0 (P3) ...	17
3.4 コントロール・レジスタ1 (P4) ...	18
4 . タイマ ...	19
4.1 タイマの構成 ...	19
4.2 タイマの動作 ...	20
4.3 キャリア出力 ...	21
4.4 タイマ出力のソフトウェア制御 ...	21
5 . スタンバイ機能 ...	22
5.1 スタンバイ機能の概要 ...	22
5.2 スタンバイ・モードの設定と解除 ...	23
5.3 スタンバイ・モードの解除タイミング ...	24
6 . RESET端子 ...	26

7 . POC回路 (マスク・オプション) ...	27
7.1 POC回路の機能 ...	28
8 . システム・クロック発振回路 ...	29
9 . 命令セット ...	31
9.1 アセンブラが出力する機械語 ...	31
9.2 凡 例 ...	32
9.3 ニモニク 機械語 (アセンブラ出力) 対照表 ...	33
9.4 アキュムレータ操作命令 ...	37
9.5 入出力命令 ...	40
9.6 データ転送命令 ...	41
9.7 ブランチ命令 ...	44
9.8 サブルーチン命令 ...	45
9.9 タイマ操作命令 ...	46
9.10 その他 ...	47
10 . アセンブラ予約語 ...	49
10.1 マスク・オプション疑似命令 ...	49
10.1.1 OPTION , ENDOP疑似命令 ...	49
10.1.2 マスク・オプション定義疑似命令 ...	49
11 . 電気的特性 ...	50
12 . 特性曲線 (参考値) ...	54
13 . 応用回路例 ...	56
14 . 外形図 ...	57
15 . 半田付け推奨条件 ...	59
付録A . 開発ツール ...	60
付録B . μPD6604とその他のサブシリーズとの機能比較 ...	61
付録C . リモコン送信フォーマットの例 (NEC送信フォーマット , コマンド単発送信モードの場合) ...	63

1. 端子機能

1.1 端子機能一覧

端子番号	記号	機能	出力形式	リセット時
1 2 15-20	K ₁₀₀ -K ₁₀₇	8ビットの入出力ポートです。8ビット単位で入出力の切り替えが可能です。 入力モードではプルダウン抵抗が付加されます。 出力モードではキー・マトリクスのキー・スキャン用の出力として使用できます。	CMOS プッシュプル ^{注1}	ハイ・レベル出力
3	S ₀	入力ポートです。 キー・マトリクスのキー・リターン入力としても使用できます。 入力モードでは、2ビット単位でS ₀ 、S ₁ ポートのプルダウン抵抗の有無をソフトウェアで指定できます。 入力モードをソフトウェアで解除するとOFFモードになり、ハイ・インピーダンス状態になります。	-	ハイ・インピーダンス (OFFモード)
4	S ₁ /LED	入出力ポートです。 入力モード(S ₁)では、キー・マトリクスのキー・リターン入力としても使用できます。また、2ビット単位でS ₀ 、S ₁ ポートのプルダウン抵抗の有無をソフトウェアで指定できます。 出力モード(LED)では、リモコン送信表示用出力となります(アクティブ・ロウ)。REM出力からリモコン・キャリアが出力されているときはそのREM信号に同期してLED出力からロウ・レベルを出力します。	CMOS プッシュプル	ハイ・レベル出力 (LED)
5	REM	赤外線リモコン送信出力です。 アクティブ・ハイの出力です。 キャリア周波数; fosc, fosc/8, fosc/12, ハイ・レベル, fosc/2, fosc/16, fosc/24 (ソフトウェア対応)	CMOS プッシュプル	ロウ・レベル出力
6	V _{DD}	電源です。	-	-
7	OSC _{OUT}	RC発振用です。	-	ハイ・インピーダンス (発振停止)
8	OSC _{IN}			ロウ・レベル (発振停止)
9	GND	GNDです。	-	-
10	RESET	通常はシステム・リセット入力です。ロウ・レベルを入力することによりCPUにリセットをかけることができます。POC回路(マスク・オプション)によるリセットがかかるとロウ・レベルを出力します。プルアップ抵抗が内蔵されています。	-	-
11-14	K ₁₀ -K ₁₃ ^{注2}	4ビットの入力ポートです。 キー・マトリクスのキー・リターン入力として使用できます。 4ビット単位でプルダウン抵抗の有無をソフトウェアで指定できません。	-	入力 (ロウ・レベル)


注1. ロウ・レベル出力側のドライブ能力を低く抑えてありますのでご注意ください。

2. 誤動作防止のため、リセット解除時(RESET端子がロウ・レベル ハイ・レベル, または電源電圧立ち上がりによるPOC解除)は、K₁₀-K₁₃端子の1つ以上の端子に、必ずロウ・レベルを入力してください。


1.2 端子の入出力回路

μPD6604の各端子の入出力回路を一部簡略化した形式を用いて示します。

(1) K1/00-K1/07





(4) S0




注 ドライブ能力を低く抑えてあります。

(5) S1/LED


(2) K10-K13



(3) REM



(6) RESET



1.3 未使用端子の処理

未使用端子には、次に示すような処置を推奨します。

表 1 - 1 未使用端子の処理

端子		処理方法	
		マイコン内部	マイコン外部
K _{I/O}	入力モード	-	オープン
	出力モード	ハイ・レベル出力	
REM		-	
S ₁ /LED		出力モード (LED) 設定	
S ₀		OFFモード設定	GNDに直接接続
K _I		-	
RESET ^注		POC回路を内蔵	オープン

注 高い信頼性を必要とする応用回路では、必ず外部からRESET信号を入力するように設計してください。


注意 入出力モードや端子の出力レベルは、プログラムの各ループ内で繰り返し設定することによって固定することを推奨します。

2 . 内部CPU機能

2.1 プログラム・カウンタ (PC)10ビット

プログラム・メモリのアドレス情報を保持するバイナリ・カウンタです。

図2 - 1 プログラム・カウンタの構成



プログラム・カウンタには、次に実行すべき命令のアドレスが入っています。通常、命令を実行するごとにその命令長（バイト数）に応じて自動的にインクリメントされます。

ただし、ジャンプ命令（JMP, JC, JNC, JF, JNF）の実行時にはオペランドに記述されたジャンプ先アドレスが入ります。

また、サブルーチン・コール命令（CALL）の実行時には、そのときのPCの内容がアドレス・スタック・レジスタ（ASR）に退避されたあと、オペランドに記述されたコール先アドレスがPCに入ります。CALL命令の実行後に、リターン命令（RET）が実行されると、ASRに退避されていたアドレスがPCに復帰します。

リセット時は、プログラム・カウンタの値は“000H”になります。

2.2 スタック・ポインタ (SP) 1ビット

アドレス・スタック・レジスタの使用状況を保持している1ビット・レジスタです。

コール命令（CALL）実行時にインクリメントされ、リターン命令（RET）実行時にデクリメントされます。

リセット時は“0”にクリアされます。

スタック・ポインタがオーバフロー（スタック・レベル2以上）またはアンダフローした場合、CPUが暴走したと判定し、システム・リセット信号が発生し、PCは“000H”になります。

なお、スタック・ポインタに直接、値を設定する命令はありませんので、プログラムによる操作は行えません。

2.3 アドレス・スタック・レジスタ (ASR (RF))10ビット

アドレス・スタック・レジスタはサブルーチン・コール命令実行後のプログラムの戻り番地を退避します。

下位8ビットは、データ・メモリのRFに兼用RAMとして配置されています。RET後もASR値は保持します。

リセット時は、以前のデータを保持します（電源投入時は不定）。

注意 RFをデータ・メモリとしてアクセスするとASRの上位2ビットは不定となります。


図2 - 2 アドレス・スタック・レジスタの構成



2.4 プログラム・メモリ (ROM)1002ステップ×10ビット

1ステップ10ビット構成のROMでプログラム・カウンタによってアドレスされます。
 プログラム・メモリには、プログラムおよびテーブル・データなどを格納します。
 3EAHから3FFH番地の22ステップはテスト・プログラム領域で使用できません。

図2 - 3 プログラム・メモリ・マップ



注 誤ってテスト・プログラム領域に飛び込んでも000H番地に戻ってくるようになっています。

2.5 データ・メモリ (RAM)32×4ビット

データ・メモリは、32×4ビット構成のスタティックRAMで、処理データの保持に利用されます。データ・メモリは、8ビット単位で処理されることもあります。R0はROMのデータ・ポインタとして使用できます。

また、RFはASRと兼用になっています。

リセット時は、R0は“00H”にクリアされ、R1-RFは以前のデータを保持します（電源投入時は不定）。

図 2 - 4 データ・メモリの構成




2.6 データ・ポインタ (DP)10ビット

データ・ポインタにROMアドレスを設定し、ROMの内容を呼び出すことにより、ROMデータのテーブル参照ができます。

ROMアドレスの下位8ビットはデータ・メモリのR0で指定し、上位2ビットはP3レジスタ (CR0) のビット4、5で指定します。

リセット時は、“000H”になります。

図 2 - 5 データ・ポインタの構成




2.7 アキュムレータ (A) 4ビット

アキュムレータは4ビット構成のレジスタで、各種演算はアキュムレータを中心に行われます。

リセット時は、不定になります。

図 2 - 6 アキュムレータの構成



2.8 演算論理ユニット (ALU) 4 ビット

演算論理ユニットは、4 ビット構成の演算回路で、論理演算を中心とした簡単な処理を実行します。

2.9 フラグ

2.9.1 ステータス・フラグ (F)

STTS命令を実行してステータス・フラグをチェックすることにより、各端子およびタイマの状態が確認できます。ステータス・フラグがセット (1) されるのは次の場合です。

- ・ STTS命令が実行されたときに、オペランドで指定される条件が成立している場合
- ・ スタンバイ・モードが解除されたとき
- ・ HALT命令の実行時点で解除条件が成立している場合 (この場合にはスタンバイ・モードには入りません)

逆に、ステータス・フラグがクリア (0) されるのは次の場合です。

- ・ STTS命令が実行されたときに、オペランドで指定される条件が成立していない場合
- ・ ステータス・フラグがセット (1) された状態で、HALT命令が実行され、かつHALT命令の実行時点で解除条件が成立していない場合 (この場合にはスタンバイ・モードには入りません)

表 2 - 1 STTS命令でステータス・フラグ (F) がセットされる条件

STTS命令のオペランド値				ステータス・フラグ (F) がセットされる条件
b ₃	b ₂	b ₁	b ₀	
0	0	0	0	K端子の少なくとも1つにハイ・レベルが入力されている
	0	1	1	K端子の少なくとも1つにハイ・レベルが入力されている
	1	1	0	K端子の少なくとも1つにハイ・レベルが入力されている
	1	0	1	タイマのダウン・カウンタが0になっている
1	上記のb ₂ b ₁ b ₀ の組み合わせのうちいずれか			【上記のほかに次の条件が追加される】 S ₀ , S _i 端子の少なくとも1つにハイ・レベルが入力されている

2.9.2 キャリー・フラグ (CY)

キャリー・フラグがセット (1) されるのは次の場合です。

- ・アキュムレータのビット3が“ 1 ”で、かつオペランドのビット3が“ 1 ”のときにANL命令またはXRL命令が実行された場合
- ・アキュムレータのビット3が“ 1 ”のときに、RL命令またはRLZ命令が実行された場合
- ・アキュムレータが0FHのときにINC命令またはSCAF命令が実行された場合

キャリー・フラグがクリア (0) されるのは次の場合です。

- ・アキュムレータのビット3またはオペランドのビット3の少なくともどちらか一方が“ 0 ”のときに、ANL命令またはXRL命令が実行された場合
- ・アキュムレータのビット3が“ 0 ”のときにRL命令またはRLZ命令が実行された場合
- ・アキュムレータが0FH以外のときに、INC命令またはSCAF命令が実行された場合
- ・ORL命令が実行された場合
- ・MOV命令またはIN命令によってアキュムレータにデータが書き込まれた場合

3. ポート・レジスタ (PX)

ポート・レジスタとして扱われるものには、K_{I/O}ポート、K_Iポート、特殊ポート (S₀, S₁/LED)、コントロール・レジスタがあります。

リセット時のポート・レジスタの値は次のとおりです。

図 3 - 1 ポート・レジスタの構成

ポート・レジスタ								リセット時
P0								FFH
P ₁₀				P ₀₀				
K _{I/O7}	K _{I/O6}	K _{I/O5}	K _{I/O4}	K _{I/O3}	K _{I/O2}	K _{I/O1}	K _{I/O0}	
P1								×FH ^注
P ₁₁				P ₀₁				
K _{I3}	K _{I2}	K _{I1}	K _{I0}	S ₁ /LED	S ₀	1	1	
P3 (コントロール・レジスタ 0)								03H
P ₁₃				P ₀₃				
0	0	DP ₉	DP ₈	TCTL	CARY	MOD ₁	MOD ₀	
P4 (コントロール・レジスタ 1)								26H
P ₁₄				P ₀₄				
0	0	K _I pull-down	S ₀ /S ₁ pull-down	0	S ₁ /LED mode	K _{I/O} mode	S ₀ mode	

注 x : K_I端子状態による値。

表 3 - 1 各ポートと読み出し (リード) / 書き込み (ライト) の関係

ポート名	入力モード時		出力モード時	
	リード	ライト	リード	ライト
K _{I/O}	端子状態	出力ラッチ	出力ラッチ	出力ラッチ
K _I	端子状態	-	-	-
S ₀	端子状態	-	注	-
S ₁ /LED	端子状態	-	端子状態	-

注 OFFモード時は常時“1”が読み出されます。

3.1 K_{I/O}ポート (P0)

K_{I/O}ポートはキー・スキャン出力用の8ビットの入出力ポートです。

P4レジスタのビット1により入出力モードを設定します。

読み出し命令を実行すると入力モード時には端子状態を，出力モード時には出力ラッチの内容を読み出すことができます。

書き込み命令を実行すると入力モード，出力モードに関係なく出力ラッチに書き込むことができます。

リセット時は，出力モードになり出力ラッチ (P0) の値は1111 1111Bになります。

またK_{I/O}ポートにはプルダウン抵抗が内蔵されており，入力モード時のみプルダウンされるようになっています。

注意 キーの二重押しの際にK_{I/O}ポートでハイ・レベル出力とロウ・レベル出力が衝突する可能性があります。そのためK_{I/O}ポートのロウ・レベル出力電流は低く抑えられています。K_{I/O}ポートをキー・スキャン出力以外の用途で使用する場合には注意してください。

なお，K_{I/O}ポートは通常の電源電圧範囲内 (V_{DD} = 1.8 ~ 3.6 V) において直接V_{DD}に接続しても問題のないように設計されています。

表 3 - 2 K_{I/O}ポート (P0)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
名称	K _{I/O} 7	K _{I/O} 6	K _{I/O} 5	K _{I/O} 4	K _{I/O} 3	K _{I/O} 2	K _{I/O} 1	K _{I/O} 0

b0-b7..... 読み出し時 (リード) : 入力モード時，K_{I/O}端子の状態が読み出されます。

出力モード時，K_{I/O}端子の出力ラッチの内容が読み出されます。

書き込み時 (ライト) : 入出力モードにかかわらず K_{I/O}端子の出力ラッチに書き込まれます。

3.2 Kiポート/特殊ポート (P1)

3.2.1 Kiポート (P11: P1のビット4-7)

Kiポートはキー入力用の4ビットの入力ポートです。

端子状態を読むことができます。

ソフトウェアにより4ビット単位でKiポートのプルダウン抵抗の有無をP4レジスタのビット5で設定することができます。

リセット時は、プルダウン抵抗が接続されます。

表3-3 Ki/特殊ポート・レジスタ (P1)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
名称	Ki3	Ki2	Ki1	Ki0	S1/LED	S0	("1"に固定)	

b2..... 入力モード時、S0端子の状態が読み出されます (リード・オンリー)。

OFFモード時、“1”に固定されます。

b3..... 入出力モードにかかわらず、S1/LED端子の状態が読み出されます (リード・オンリー)。

b4-b7..... Ki端子の状態が読み出されます (リード・オンリー)。

注意 誤動作防止のため、リセット解除時 (RESET端子がロウ・レベル ハイ・レベル、または電源電圧立ち上がりによるPOC解除) は、Ki0-Ki3端子の1つ以上の端子に、必ずロウ・レベルを入力してください。

3.2.2 S0ポート (P1のビット2)

S0ポートは入力/OFFモード・ポートです。

P4レジスタのビット0により入力モードに設定すると、端子状態を読むことができます。

入力モード時には、ソフトウェアにより2ビット単位でS0、S1/LEDポートのプルダウン抵抗の有無をP4レジスタのビット4で設定することができます。

入力モードを解除 (OFFモードに設定) すると、端子はハイ・インピーダンスとなりますが、内部に貫通電流が流れないようにしています。OFFモード時には、端子状態にかかわらず“1”が読み出されます。

リセット時は、OFFモードに設定され、ハイ・インピーダンスになります。

3.2.3 S1/LEDポート (P1のビット3)

S1/LEDポートは入出力ポートです。

P4レジスタのビット2により入出力モードを設定します。入力モード時および出力モード時にも、端子状態を読むことができます。

入力モード時には、ソフトウェアにより2ビット単位でS0、S1/LEDポートのプルダウン抵抗の有無をP4レジスタのビット4で設定することができます。

出力モード時は自動的にプルダウン抵抗は切れ、リモコン送信表示用端子となります (4・タイマを参照)。

リセット時は、出力モードになり、ハイ・レベルを出力します。

3.3 コントロール・レジスタ0 (P3)

コントロール・レジスタ0は8ビットで構成されます。制御可能となる内容は次のとおりです。

リセット時は、0000 0011Bになります。

表3 - 4 コントロール・レジスタ0 (P3)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
名称	-	-	DR(データ・ポインタ)		TCTL	CARY	MOD ₁	MOD ₀
			DP ₉	DP ₈				
設定値	0	“0”固定	0	0	1/1	ON	表3 - 5参照	
	1		1	1	1/2	OFF		
リセット時	0	0	0	0	0	0	1	1

b₀, b₁..... REM出力のキャリア周波数とDuty比を指定します。

b₂..... b₀, b₁で指定される周波数のキャリアの有無を指定します。

“0” = ON (キャリアあり), “1” = OFF (キャリアなし, ハイ・レベル)。

b₃..... キャリア周波数とタイマ・クロックの分周比を変更します。

“0” = 1/1 (キャリア周波数: b₀, b₁の指定値, タイマ・クロック: fosc/8)。

“1” = 1/2 (キャリア周波数: b₀, b₁の指定値の1/2, タイマ・クロック: fosc/16)。

表3 - 5 タイマ・クロックとキャリア周波数の設定

b ₃	b ₂	b ₁	b ₀	タイマ・クロック	キャリア周波数 (Duty比)
0	0	0	0	fosc/8	fosc (Duty 1/2)
		0	1		fosc/8 (Duty 1/2)
		1	0		fosc/12 (Duty 1/2)
		1	1		fosc/12 (Duty 1/3)
	1	x	x	キャリアなし (ハイ・レベル)	
1	0	0	0	fosc/16	fosc/2 (Duty 1/2)
		0	1		fosc/16 (Duty 1/2)
		1	0		fosc/24 (Duty 1/2)
		1	1		fosc/24 (Duty 1/3)
	1	x	x	キャリアなし (ハイ・レベル)	

b₄, b₅.....ROMのデータ・ポインタの上位2ビット (DP₈, DP₉) の指定を行います。

備考 x : don't care

3.4 コントロール・レジスタ1 (P4)

コントロール・レジスタ1は8ビットで構成されます。制御可能となる内容は次のとおりです。

リセット時は、0010 0110B になります。

表3 - 6 コントロール・レジスタ1 (P4)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
名称	-	-	K _i pull-down	S ₀ /S ₁ pull-down	-	S ₁ / $\overline{\text{LED}}$ mode	K _{I/O} mode	S ₀ mode
設定値	0	“ 0 ”固定	OFF	OFF	“ 0 ”固定	S ₁	IN	OFF
	1		ON	ON		$\overline{\text{LED}}$	OUT	IN
リセット時	0	0	1	0	0	1	1	0

b₀.....S₀ポートの入力モードを指定します。“ 0 ” = OFFモード (ハイ・インピーダンス) , “ 1 ” = IN (入力モード)。

b₁.....K_{I/O}ポートの入出力モードを指定します。“ 0 ” = IN (入力モード) , “ 1 ” = OUT (出力モード)。

b₂.....S₁/ $\overline{\text{LED}}$ ポートの入出力モードを指定します。“ 0 ” = S₁ (入力モード) , “ 1 ” = $\overline{\text{LED}}$ (出力モード)。

b₄.....S₀/S₁ポート入力モード時のプルダウン抵抗の有無を指定します。“ 0 ” = OFF (なし) , “ 1 ” = ON (あり)。

b₅.....K_iポートのプルダウン抵抗の有無を指定します。“ 0 ” = OFF (なし) , “ 1 ” = ON (あり)。


備考 出力モード, OFFモード時は, プルダウン抵抗はすべて自動的に切れます。

4. タイマ

4.1 タイマの構成

タイマはリモコン送信パターンを作成するためのブロックです。図4 - 1 に示すように、9ビットのダウン・カウンタ (t_8-t_0) と1ビットのタイマ出力を許可するフラグ (t_9) およびゼロ検出回路から構成されています。

図4 - 1 タイマの構成



4.2 タイマの動作

タイマはダウン・カウンタにタイマ操作命令で0以外の値を設定すると動作（ダウン・カウント）を開始します。タイマに動作を開始させるためのタイマ操作命令を次に示します。

```
MOV T0, A
MOV T1, A
MOV T, #data10
MOV T, @R0
```

ダウン・カウンタは $8/f_{osc}$ または $16/f_{osc}$ ^注の周期でデクリメント（-1）されます。ダウン・カウンタの値が0になると、ゼロ検出回路はタイマ動作終了信号を発生し、タイマは動作を停止します。もし、このときタイマ動作終了待ちのHALTモード（HALT #×101B）であれば、HALTモードは解除され、HALT命令の次の命令が実行されます。なお、タイマ動作終了信号はダウン・カウンタが0となり、タイマが停止している間は出力され続けます。タイマの時間とダウン・カウンタの設定値との間には次の関係式があります。

$$\text{タイマ時間} = (\text{設定値} + 1) \times 8/f_{osc} \text{ (または } 16/f_{osc} \text{ 注)}$$

注 コントロール・レジスタ0のビット3をセット（1）すると、 $16/f_{osc}$ となります。


タイマ出力を許可するフラグ（ t_9 ）に1を設定することにより、タイマはその動作状態を $S_1/\overline{\text{LED}}$ 端子とREM端子から出力することができます。また、REM端子はタイマの動作中にキャリアを出力することもできます。

表4 - 1 タイマの出力（ $t_9 = 1$ のとき）

	$S_1/\overline{\text{LED}}$ 端子	REM端子
タイマ動作中	L	H(またはキャリア出力 ^注)
タイマ停止中	H	L

注 コントロール・レジスタ0のビット2をクリア（0）すると、キャリア出力となります。

図4 - 2 タイマの出力（キャリアを出力しない場合）




4.3 キャリア出力

コントロール・レジスタ0のビット2をクリア(0)することによって、REM端子からリモコン送信用キャリアを出力することができます。

図4-3に示すように、キャリアがハイ・レベルのときにタイマが停止した場合、キャリア同期回路の働きにより、キャリアはキャリアの次の立ち上がりまでに出力されてから停止します。ただし、タイマが開始したとき、最初のキャリアのハイ・レベル幅が所定の幅より短くなる場合があります。

図4-3 タイマの出力(キャリアを出力する場合)



注1 . REM出力終了時の誤差 : 「キャリアのロウ・レベル幅」の進み～「キャリアのハイ・レベル幅」の遅れ

2 . キャリアのハイ・レベル幅の誤差 : 0 ～ 「キャリアのハイ・レベル幅」

4.4 タイマ出力のソフトウェア制御


タイマ出力はソフトウェア制御が可能です。図4-4に示すように、最小では1命令サイクル(8/fosc)の幅のパルスを出力できます。

図4-4 1命令サイクル幅のパルス出力

```

:
MOV T, #0000000000B; REM端子からロウ・レベル出力
:
MOV T, #1000000000B; REM端子からハイ・レベル出力
MOV T, #0000000000B; REM端子からロウ・レベル出力
:

```



5. スタンバイ機能

5.1 スタンバイ機能の概要

消費電流を節約するために、スタンバイ・モードとしてHALTモードとSTOPモードの2種類を用意しています。

STOPモードでは、システム・クロックは発振を停止します。また、このときOSC_{IN}、OSC_{OUT}端子はロウ・レベルに固定されます。

HALTモードでは、システム・クロックは発振を継続したままCPUの動作を停止します。なお、HALTモード中であってもタイマ（REM出力、LED出力を含む）は動作します。

STOPモード、HALTモードどちらの場合でも、スタンバイ・モードに設定される直前のデータ・メモリ、アキュムレータ、ポート・レジスタなどの状態が保持されます。したがって、スタンバイ・モードに設定する前にシステム全体の消費電流を抑えるように、ポートの状態を設定してください。

表5 - 1 スタンバイ・モード中の状態

		STOPモード	HALTモード
設定命令		HALT命令	
クロック発振回路		発振停止	発振継続
動作状態	CPU	・動作停止	
	データ・メモリ	・直前の状態を維持	
	アキュムレータ	・直前の状態を維持	
	フラグ	F	・0（1の場合にはスタンバイ・モードに入らない）
		CY	・直前の状態を維持
	ポート・レジスタ	・直前の状態を維持	
	タイマ	・動作停止 (カウント値は“0”にリセット)	・動作可能

注意1．STOPモード解除後の最初の命令はNOP命令を記述してください。

- 2．スタンバイ・モードが解除されると、ステータス・フラグ（F）はセット（1）されます。
- 3．スタンバイ・モードを設定した時点でその解除条件が成立している場合には、スタンバイ・モードには入りません。ただし、ステータス・フラグ（F）はセット（1）されます。

5.2 スタンバイ・モードの設定と解除

スタンバイ・モードはSTOPモード，HALTモードともに，HALT #b3b2b1b0B命令で設定されます。スタンバイ・モードが設定されるためには，ステータス・フラグ（F）がクリア（0）されている必要があります。

スタンバイ・モードはリセット（RESET入力，POC）またはHALT命令のオペランドで指定される解除条件により解除されます。スタンバイ・モードが解除されるとステータス・フラグ（F）がセット（1）されます。

ステータス・フラグ（F）がセット（1）されている状態でHALT命令が実行されても，スタンバイ・モードは設定されません。このとき解除条件が成立していなければ，ステータス・フラグはクリア（0）されます。また，解除条件が成立していれば，ステータス・フラグはセット（1）されたままとなります。

なお，HALT命令が実行された時点で，すでに解除条件が成立している場合も，スタンバイ・モードは設定されません。この場合でもステータス・フラグ（F）はセット（1）されます。

注意 ステータス・フラグ（F）の状態によっては，HALT命令が実行されない場合がありますので注意してください。たとえば，STTS命令でキーの状態をチェックしたあとにHALTモードを設定するとき，ステータス・フラグ（F）がセット（1）されたままになっているとHALTモードに入らないため，意図していない動作をすることがあります。この場合には，タイマ設定の直後でSTTS命令を実行して，ステータス・フラグをクリア（0）すれば，意図していた動作を実現することができます。

```
(例) STTS    #03H    ;Ki端子の状態をチェック
      :
      MOV     T, #0xxH ;タイマ設定
      STTS   #05H    ;ステータス・フラグをクリア
      :      (この間に，ステータス・フラグをセットするおそれのある命令を実行しないこと)
      HALT   #05H    ;HALTモードを設定
```

表5 - 2 スタンバイ・モード解除後の実行アドレス

解除条件	解除後の実行アドレス
リセット	0番地
表5 - 3 に示す解除条件	HALT命令の次の番地

表5 - 3 スタンバイ・モードの設定 (HALT #b3b2b1b0B) と解除条件

HALT命令のオペランド値				設定モード	設定のための前提条件	解除条件
b3	b2	b1	b0			
0	0	0	0	STOP	K _{I/O} 端子がすべてハイ・レベル出力	K _I 端子の少なくとも1つにハイ・レベルを入力
	0	1	1	STOP	K _{I/O} 端子がすべてハイ・レベル出力	K _I 端子の少なくとも1つにハイ・レベルを入力
	1	1	0	STOP ^{注1}	K _{I/O} 端子がハイ・レベル出力	K _I 端子の少なくとも1つにハイ・レベルを入力
1	上記のb2b1b0の組み合わせのうちいずれか			STOP	【上記のほかに次の条件が追加される】 - S ₀ , S ₁ 端子の少なくとも1つにハイ・レベルを入力 ^{注2}	
0/1	1	0	1	HALT	-	タイマのダウン・カウンタが0になったとき

注1 . HALT #x110Bを設定する場合には、暴走時に内部リセットがかかるようにK_{I/O}端子とK_I端子を使ってキー・マトリクスを構成してください。

2 . S₀, S₁端子の少なくともどちらか1端子 (スタンバイ解除に使用する端子) が、入力モードでなければなりません (ただし、両方とも出力モードの場合であっても内部リセットはかかりません)。

注意1 . 上記以外のオペランド値でHALT命令が実行された場合や、HALT命令の実行時に前提条件が満足されていない場合には、内部リセットがかかります。


2 . タイマのダウン・カウンタが0でないとき (タイマ動作中) にSTOPモードを設定すると、タイマのダウン・カウンタとタイマ出力の許可フラグの全10ビットが0にクリアされてから、STOPモードになります。

3 . STOPモード解除後の最初の命令はNOP命令を記述してください。

5.3 スタンバイ・モードの解除タイミング


(1) STOPモード解除タイミング

図5 - 1 解除条件によるSTOPモードの解除



注意 STOPモード中に解除条件が成立すると、デバイスはSTOPモードから解除され、ウェイト状態になります。このときに解除条件が保持されなくなると、ウェイト時間経過後に再びSTOPモードになります。したがって、STOPモードを解除する場合は、ウェイト時間よりも長く解除条件を成立させる必要があります。

図5 - 2 RESET入力によるSTOPモードの解除



(2) HALTモード解除タイミング

図5 - 3 解除条件によるHALTモードの解除





図5 - 4 RESET入力によるHALTモードの解除




6 . RESET 端子

RESET 端子にロウ・レベルを入力することにより、システム・リセットがかかります。

RESET 端子がロウ・レベル中は、システム・クロック発振回路は停止し、OSCOUT 端子はハイ・インピーダンス、OSCIN 端子はGNDに固定されます。

RESET 端子をロウ・レベルからハイ・レベルに立ち上げるとシステム・クロック (fosc) を60~116カウントしたあと、0番地からプログラムを実行します。

図 6 - 1 RESET 入力によるリセット動作



またRESET 端子はPOC回路 (マスク・オプション) 動作時にはロウ・レベルを出力します。

注意 RESET 端子にリセットICなどを付ける場合、必ずN-chオープン・ドレイン出力形式のICと接続してください。

表 6 - 1 リセット後の各ハードウェアの状態

ハードウェア	動作中のRESET入力 動作中の内蔵POC回路によるリセット その他の要因によるリセット ^{注1}	スタンバイ・モード中のRESET入力 スタンバイ・モード中の内蔵POC回路によるリセット	
PC (10ビット)	000H		
SP (1ビット)	0B		
データ・メモリ	R0=DP	000H	
	R1-RF	不定	以前の状態を保持
アキュムレータ (A)	不定		
ステータス・フラグ (F) キャリー・フラグ (CY)	0B		
タイマ (10ビット)	000H		
ポート・レジスタ	P0	FFH	
	P1	×FH ^{注2}	
コントロール・レジスタ	P3	03H	
	P4	26H	

注 1 . 次に示すリセットがあります。

- ・ HALT命令実行時 (オペランド値が不正または前提条件を満足しない場合) のリセット
- ・ RLZ命令実行時 (A=0の場合) のリセット
- ・ スタック・ポインタのオーバーフローまたはアンダフローによるリセット

2 . Ki端子状態による値です。

誤動作防止のため、リセット解除時 (RESET 端子がロウ・レベル ハイ・レベル、または電源電圧立ち上がりによるPOC解除) は、K10-K13端子の1つ以上の端子に、必ずロウ・レベルを入力してください。

7. POC回路 (マスク・オプション)

POC回路は、電源電圧を監視して、電池の交換時などにマイコン内部にリセットをかけます。応用回路が次の条件を満たすとき、POC回路をマスク・オプションによって内蔵できます。

- ・ 高度な信頼性を要求しない。
- ・ クロック周波数 $f_{osc} = 300 \sim 500 \text{ kHz}$
- ・ 電源電圧 $V_{DD} = 2.2 \sim 3.6 \text{ V}$
- ・ 動作周囲温度 $T_A = -20 \sim +70$

注意 1 . ワン・タイムPROM製品 (μPD66P04B) には最初からPOC回路が内蔵されています。

- 2 . POC回路は1 ms未満の低電源電圧を検出できないことがあります。したがって、電源電圧が1 ms未満の間だけ低電源電圧になった場合には、POC回路が内部リセット信号を発生しないため、誤動作することがあります。
- 3 . 応用回路が上記の条件を満たさない場合には、外付けのリセット回路によって、電源電圧範囲内で、確実にリセットがかかるように応用回路を設計してください。
- 4 . 誤動作防止のため、リセット解除時 ($\overline{\text{RESET}}$ 端子がロウ・レベル ハイ・レベル、または電源電圧立ち上がりによるPOC解除) は、 K_{10} - K_{13} 端子の1つ以上の端子に、必ずロウ・レベルを入力してください。

備考 1 . 応用回路が、民生機器用の赤外線リモート・コントロール送信機である場合にはPOC回路を内蔵することをお奨めします。


- 2 . POC回路を内蔵した場合であっても、外部からの $\overline{\text{RESET}}$ 入力はOR条件で有効になっていますので、POC回路と $\overline{\text{RESET}}$ 入力を併用できます。ただしPOC回路が低電源電圧を検出すると $\overline{\text{RESET}}$ 端子を強制的にロウ・レベルにしますので、外部リセット回路にはN-chオープン・ドレイン出力またはNPNオープン・コレクタ出力のものを使用してください。

7.1 POC回路の機能

次の機能があります。

- ・ $V_{DD} = V_{POC}$ のとき、内部リセット信号を発生する。
- ・ $V_{DD} > V_{POC}$ のとき、内部リセット信号を解除する。

ただし、 V_{DD} ：電源電圧、 V_{POC} ：POC検出電圧




- 注1．実際には、動作モードに移るまでに発振安定待ち時間があります。発振安定待ち時間は、約 $60/f_{osc} \sim 116/f_{osc}$ (約 $130 \sim 250 \mu\text{s}$, $f_{osc} = 455 \text{ kHz}$ 時) です。
- 2．電源電圧が低下したときPOC回路が内部リセット信号を発生するためには、電源電圧が V_{POC} 以下に下がった状態が、1 ms以上の期間保たれる必要があります。したがって、実際にはリセットがかかるまでに最大で1 msの時間遅れがあります。
- 3．POC検出電圧のばらつきは、 $V_{POC} = 0.9 \sim 2.2 \text{ V}$ であり、電源電圧の保証範囲 ($V_{DD} = 1.8 \sim 3.6 \text{ V}$) 未満の電源電圧でリセットが解除されることがあります。しかし、POC回路の使用条件を守っているかぎり、実際の最低動作電源電圧はPOC検出電圧より低くなります。したがって、電源電圧の不足によって誤動作することはありません。

8 . システム・クロック発振回路

システム・クロック発振回路は，RC発振回路（ $f_{osc} = 300 \text{ kHz} \sim 1 \text{ MHz}$ ）で構成されています。

図 8 - 1 システム・クロック



システム・クロック発振回路はリセット時やSTOPモード時に，発振を停止します。

注意 システム・クロック発振回路を使用する場合は，配線容量などの影響を避けるために図中の破線の部分を次のように配線してください。

- ・配線は極力短くする。
- ・他の信号線と交差させない。また，変化する大電流が流れる線と接近させない。
- ・発振回路のコンデンサの設置点は，常にGNDと同電位となるようにする。大電流が流れるグランド・パターンには接地しない。
- ・発振回路から信号を取り出さない。

備考 システム・クロックの発振周波数は、理論的にはR、Cの値で決定されますが、実際には電源電圧V_{DD}や動作周囲温度T_Aなどによっても変化します。また、同じ値のR、Cを接続した場合でも、個々のデバイスのばらつきおよびセット基板の配線の引き回しによる誤差が生じます。


したがって、発振周波数やRの値を算術計算によって正確に求めることは一般的に困難です。

★ ただし、条件を固定して実測したデータから近似計算式（たとえばf_{osc}の値からRの値を近似的に求める計算式）を得ることはできます。

次に示す計算式は実験的に得られた計算式で、C = 27 pF, V_{DD} = 3.0 V, T_A = 25 の条件下で発振周波数f_{osc}を得るために必要な抵抗Rの概略値を求めることができます。

$$R = \frac{26400}{f_{osc} \text{ [kHz]}} - 2.40 \text{ [k]} \quad (\text{ただし } V_{DD} = 3.0 \text{ V, } T_A = 25 \text{ , } C = 27 \text{ pF})$$

f_{osc} vs R特性例 (参考)




9. 命令セット

9.1 アセンブラが出力する機械語


この製品の機械語のビット長は1ワード当たり10ビットですが、アセンブラが出力する機械語は1ワードが16ビットに拡張されて出力されます。次の例に示すように、3ビットの拡張ビット(111)が2箇所挿入されることで拡張されています。

図9 - 1 アセンブラ出力(10ビット 16ビット拡張)の例

“ANL A, @R0H” の場合



“OUT P0, #data8” の場合



9.2 凡 例

A	: アキュムレータ
ASR	: アドレス・スタック・レジスタ
addr	: プログラム・メモリ・アドレス
CY	: キャリー・フラグ
data4	: 4ビット・イミディエト・データ
data8	: 8ビット・イミディエト・データ
data10	: 10ビット・イミディエト・データ
F	: ステータス・フラグ
PC	: プログラム・カウンタ
Pn	: ポート・レジスタ・ペア (n=0, 1, 3, 4)
P0n	: ポート・レジスタ (下位4ビット)
P1n	: ポート・レジスタ (上位4ビット)
ROMn	: プログラム・メモリのビットn (n=0~9)
Rn	: レジスタ・ペア
R0n	: データ・メモリ (汎用レジスタ, n=0~F)
R1n	: データ・メモリ (汎用レジスタ, n=0~F)
SP	: スタック・ポインタ
T	: タイマ・レジスタ
T0	: タイマ・レジスタ (下位4ビット)
T1	: タイマ・レジスタ (上位4ビット)
(x)	: xでアドレスされる内容

9.3 ニモニク 機械語 (アセンブラ出力) 対照表

アキュムレータ操作命令

ニモニク	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
ANL	A, R0n	FBE _n			(A) (A) (R _m n) m = 0, 1 n = 0 ~ F CY A ₃ · R _m n ₃	1	1
	A, R1n	FAE _n					
	A, @R0H	FAF0			(A) (A) ((P13) , (R0)) ₇₋₄ CY A ₃ · ROM ₇		
	A, @R0L	FBF0			(A) (A) ((P13) , (R0)) ₃₋₀ CY A ₃ · ROM ₃		
	A, #data4	FBF1	data4		(A) (A) data4 CY A ₃ · data ₄ ₃	2	
ORL	A, R0n	FDE _n			(A) (A) (R _m n) m = 0, 1 n = 0 ~ F CY 0	1	
	A, R1n	FCE _n					
	A, @R0H	FCF0			(A) (A) ((P13) , (R0)) ₇₋₄ CY 0		
	A, @R0L	FDF0			(A) (A) ((P13) , (R0)) ₃₋₀ CY 0		
	A, #data4	FDF1	data4		(A) (A) data4 CY 0	2	
XRL	A, R0n	F5E _n			(A) (A) ∨ (R _m n) m = 0, 1 n = 0 ~ F CY A ₃ · R _m n ₃	1	
	A, R1n	F4E _n					
	A, @R0H	F4F0			(A) (A) ∨ ((P13) , (R0)) ₇₋₄ CY A ₃ · ROM ₇		
	A, @R0L	F5F0			(A) (A) ∨ ((P13) , (R0)) ₃₋₀ CY A ₃ · ROM ₃		
	A, #data4	F5F1	data4		(A) (A) ∨ data4 CY A ₃ · data ₄ ₃	2	
INC	A	F4F3			(A) (A) + 1 If (A) = 0 CY 1 else CY 0	1	
RL	A	FCF3			(A _{n+1}) (A _n) , (A ₀) (A ₃) CY A ₃		
RLZ	A	FEF3			If A = 0 reset else (A _{n+1}) (A _n) , (A ₀) (A ₃) CY A ₃		

入出力命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
IN	A, P0n	FFF8+n	-	-	(A) (Pmn) m=0,1 n=0,1,3,4	1	1
	A, P1n	FEF8+n	-	-	CY 0		
OUT	P0n, A	E5F8+n	-	-	(Pmn) (A) m=0,1 n=0,1,3,4		
	P1n, A	E4F8+n	-	-			
ANL	A, P0n	FBF8+n	-	-	(A) (A) (Pmn) m=0,1 n=0,1,3,4		
	A, P1n	FAF8+n	-	-	CY A ₃ · Pmn ₃		
ORL	A, P0n	FDf8+n	-	-	(A) (A) (Pmn) m=0,1 n=0,1,3,4		
	A, P1n	FCF8+n	-	-	CY 0		
XRL	A, P0n	F5F8+n	-	-	(A) (A) ⊕(Pmn) m=0,1 n=0,1,3,4		
	A, P1n	F4F8+n	-	-	CY A ₃ · Pmn ₃		

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
OUT	Pn, #data8	E6F8+n	data8		(Pn) data8 n=0,1,3,4	2	1

備考 Pn : P1n-P0nがペアで扱われます。

データ転送命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	A, R0n	FFEn			(A) (Rmn) m=0,1 n=0~F	1	1
	A, R1n	FEEn			CY 0		
	A, @R0H	FEF0			(A) ((P13), (R0)) ⁷⁻⁴ CY 0		
	A, @R0L	FFF0			(A) ((P13), (R0)) ³⁻⁰ CY 0	2	
	A, #data4	FFF1	data4		(A) data4 CY 0		
	R0n, A	E5En			(Rmn) (A) m=0,1 n=0~F	1	
	R1n, A	E4En					

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	Rn, #data8	E6En	data8	-	(R1n-R0n) data8 n=0~F	2	1
	Rn, @R0	E7En	-	-	(R1n-R0n) ((P13), (R0)) n=1~F	1	

備考 Rn : R1n-R0nがペアで扱われます。

ブランチ命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
JMP	add(ページ0)	E8F1	addr		PC addr	2	1
	add(ページ1)	E9F1	addr				
JC	add(ページ0)	ECF1	addr		If CY = 1 PC addr else PC PC + 2		
	add(ページ1)	EAF1	addr				
JNC	add(ページ0)	EDF1	addr		If CY = 0 PC addr else PC PC + 2		
	add(ページ1)	EBF1	addr				
JF	add(ページ0)	EEF1	addr		If F = 1 PC addr else PC PC + 2		
	add(ページ1)	F0F1	addr				
JNF	add(ページ0)	EFF1	addr		If F = 0 PC addr else PC PC + 2		
	add(ページ1)	F1F1	addr				

注意 ニモニック記述時は、PAGE 0, 1を示す0, 1の記述をしません。

サブルーチン命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
CALL	add(ページ0)	E6F2	E8F1	addr	SP SP + 1, ASR PC, PC addr	3	2
	add(ページ1)	E6F2	E9F1	addr			
RET		E8F2			PC ASR, SP SP - 1	1	1

注意 ニモニック記述時は、PAGE 0, 1を示す0, 1の記述をしません。

タイマ操作命令

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	A, T0	FFFF			(A) (Tn) n = 0, 1	1	1
	A, T1	FEFF			CY 0		
	T0, A	E5FF			(Tn) (A) n = 0, 1		
	T1, A	F4FF			(T) n 0		

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
MOV	T, #data10	E6FF	data10		(T) data10	1	1
	T, @R0	F4FF			(T) ((P13), (R0))		

その他

二モニック	オペランド	命令コード			オペレーション	命令長	命令 サイクル
		第1ワード	第2ワード	第3ワード			
HALT	#data4	E2F1	data4		Standby mode	2	1
STTS	#data4	E3F1	data4		If statuses match F 1 else F 0		
	R0n	E3En			If statuses match F 1 else F 0 n = 0 ~ F	1	
SCAF		FAF3			If A = 0FH CY 1 else CY 0		
NOP		E0E0			PC PC + 1		

9.4 アキュムレータ操作命令

ANL A, R0n

ANL A, R1n

命令コード：

1	1	0	1	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (Rmn) m = 0, 1 n = 0 ~ F
CY A₃ · Rmn₃

アキュムレータの内容とレジスタRmnの内容とで論理積をとり、結果をアキュムレータに入れます。

ANL A, @R0H

ANL A, @R0L

命令コード：

1	1	0	1	0/1	1	0	0	0	0
---	---	---	---	-----	---	---	---	---	---


サイクル数：1

機能：(A) (A) ((P13), (R0))₇₋₄ (ANL A, @R0Hの場合)
CY A₃ · ROM₇
(A) (A) ((P13), (R0))₃₋₀ (ANL A, @R0Lの場合)
CY A₃ · ROM₃

アキュムレータの内容と、コントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容とで論理積をとり、結果をアキュムレータに入れます。

Hを指定するとb₇, b₆, b₅, b₄が、Lを指定するとb₃, b₂, b₁, b₀が有効となります。

* プログラム・メモリ (ROM) 構成



アキュムレータ操作時有効ビット

ANL A, #data4

命令コード：

1	1	0	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) data4
CY A₃ · data₄₃

アキュムレータの内容とイミディエト・データとで論理積をとり、結果をアキュムレータに入れます。

ORL A, R0n

ORL A, R1n

命令コード：

1	1	1	0	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (R_{mn}) m=0,1 n=0~F
CY 0

アキュムレータの内容とレジスタR_{mn}の内容とで論理和をとり、結果をアキュムレータに入れます。

ORL A, @R0H

ORL A, @R0L

命令コード：

1	1	1	0	0	1	1	0	0	0	0
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(A) (A) ((P13), (R0))⁷⁻⁴ (ORL A, @R0Hの場合)
(A) (A) ((P13), (R0))³⁻⁰ (ORL A, @R0Lの場合)
CY 0

アキュムレータの内容と、コントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容とで論理和をとり、結果をアキュムレータに入れます。

Hを指定するとb₇, b₆, b₅, b₄が、Lを指定するとb₃, b₂, b₁, b₀が有効となります。

ORL A, #data4

命令コード：

1	1	1	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) data4
CY 0

アキュムレータの内容とイミディエト・データとで論理和をとり、結果をアキュムレータに入れます。

XRL A, R0n

XRL A, R1n

命令コード：

1	0	1	0	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) \forall (R_{mn}) m=0,1 n=0~F
CY A₃・R_{mn3}

アキュムレータの内容とレジスタR_{mn}の内容とで排他的論理和をとり、結果をアキュムレータに入れます。

XRL A, @R0H

XRL A, @R0L

命令コード：

1	0	1	0	0	/	1	0	0	0	0
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能： $(A) \quad (A) \nabla ((P13), (R0))_{7-4}$ (XRL A, @R0Hの場合)

CY $A_3 \cdot ROM_7$

$(A) \quad (A) \nabla ((P13), (R0))_{3-0}$ (XRL A, @R0Lの場合)

CY $A_3 \cdot ROM_3$

アキュムレータの内容と、コントロール・レジスタP13およびレジスタ・ペアR10-R00で指定されるプログラム・メモリの内容とで排他的論理和をとり、結果をアキュムレータに入れます。

Hを指定するとb7, b6, b5, b4が、Lを指定するとb3, b2, b1, b0が有効となります。

XRL A, #data4

命令コード：

1	0	1	0	1	/	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	/	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能： $(A) \quad (A) \nabla \text{data4}$

CY $A_3 \cdot \text{data4}_3$

アキュムレータの内容とイミューディアット・データとで排他的論理和をとり、結果をアキュムレータに入れます。

INC A

命令コード：

1	0	1	0	0	/	1	0	0	1	1
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能： $(A) \quad (A) + 1$

If A=0 CY 1

else CY 0

アキュムレータの内容をインクリメント(+1)します。

RL A

命令コード：

1	1	1	0	0	/	1	0	0	1	1
---	---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能： $(A_{n+1}) \quad (A_n), (A_0) \quad (A_3)$

CY A_3

アキュムレータの内容を1ビットずつ左回転します。

RLZ A

命令コード：

1	1	1	1	0	1	0	0	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：If A = 0 reset
 else (A_{n+1}) (A_n), (A₀) (A₃)
 CY A₃

アキュムレータの内容を1ビットずつ左回転します。

なお、命令実行時にA = 0Hの場合は、内部リセットがかかります。

9.5 入出力命令

IN A, P0n

IN A, P1n

命令コード：

1	1	1	1	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(A) (P_m_n) m = 0, 1 n = 0, 1, 3, 4
 CY 0

ポートP_m_nのデータをアキュムレータにロード（読み出し）します。

OUT P0n, A

OUT P1n, A

命令コード：

0	0	1	0	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(P_m_n) (A) m = 0, 1 n = 0, 1, 3, 4

アキュムレータの内容をポートP_m_nに転送してラッチします。

ANL A, P0n

ANL A, P1n

命令コード：

1	1	0	1	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (P_m_n) m = 0, 1 n = 0, 1, 3, 4
 CY A₃ · P_m_n

アキュムレータの内容と、ポートP_m_nの内容とで論理積をとり、結果をアキュムレータに入れます。

ORL A, P0n

ORL A, P1n

命令コード：

1	1	1	0	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) (P_m_n) m = 0, 1 n = 0, 1, 3, 4
 CY 0

アキュムレータの内容と、ポートP_m_nの内容とで論理和をとり、結果をアキュムレータに入れます。

XRL A, P0n

XRL A, P1n

命令コード：

1	0	1	0	P ₄	1	1	P ₂	P ₁	P ₀
---	---	---	---	----------------	---	---	----------------	----------------	----------------

サイクル数：1

機能：(A) (A) ∨ (P_mn) m = 0, 1 n = 0, 1, 3, 4
CY A₃ · P_mn

アキュムレータの内容と、ポートP_mnの内容とで排他的論理和をとり、結果をアキュムレータに入れます。

OUT Pn, #data8

命令コード：

0	0	1	1	0	1	1	P ₂	P ₁	P ₀
---	---	---	---	---	---	---	----------------	----------------	----------------

0	d ₇	d ₆	d ₅	d ₄	0	d ₃	d ₂	d ₁	d ₀
---	----------------	----------------	----------------	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(P_n) data8 n = 0, 1, 3, 4

イミディエイト・データをポートP_nに転送します。この場合ポートP_nはP_{1n}-P_{0n}がペアで動作します。

9.6 データ転送命令

MOV A, R0n

MOV A, R1n

命令コード：

1	1	1	1	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) (R_mn) m = 0, 1 n = 0 ~ F
CY 0

レジスタR_mnの内容を、アキュムレータに転送します。

MOV A, @R0H

命令コード：

1	1	1	1	0	1	0	0	0	0
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(A) ((P13), (R0))⁷⁻⁴
CY 0

コントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されたプログラム・メモリの上位4ビット (b₇ b₆ b₅ b₄) をアキュムレータに転送します。b₉は無視されます。

MOV A, @R0L

命令コード：

1	1	1	1	1	0	0	0	0
---	---	---	---	---	---	---	---	---


サイクル数：1

機能：(A) ((P13), (R0))₃₋₀

CY 0

コントロール・レジスタP13およびレジスタ・ペアR10-R00で指定されたプログラム・メモリの下位4ビット (b₃ b₂ b₁ b₀) をアキュムレータに転送します。b₈は無視されます。

***プログラム・メモリ (ROM) 内容**



MOV A, #data4

命令コード：

1	1	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(A) data4

CY 0

イミディエイト・データをアキュムレータに転送します。

MOV R0n, A

MOV R1n, A

命令コード：


0	0	1	0	R ₄	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	----------------	---	----------------	----------------	----------------	----------------

サイクル数：1

機能：(Rmn) (A) m = 0, 1 n = 0 ~ F

アキュムレータの内容をレジスタRmnに転送します。

MOV Rn, #data8



サイクル数：1

機能：(R1n-R0n) data8 n = 0 ~ F

イミディエイト・データをレジスタに転送します。この命令のときは各レジスタはレジスタ・ペアとして動作します。

ペアとなる組み合わせは、次のとおりです。

R0： R10 - R00

R1： R11 - R01


⋮

RE： R1E - R0E

RF： R1F - R0F

上位桁 下位桁

MOV Rn, @R0




サイクル数：1

機能：(R1n-R0n) ((P13), (R0)) n = 1 ~ F

コントロール・レジスタP13およびレジスタ・ペアR10-R00で指定されたプログラム・メモリの内容をレジスタ・ペアR1n-R0nに転送します。プログラム・メモリは10ビットで構成されており、レジスタへ転送後は次の状態となります。

プログラム・メモリ



プログラム・メモリのアドレス上位2ビットはコントロール・レジスタ(P13)で指定されます。

9.7 ブランチ命令

プログラム・メモリは1Kステップ(000H~3FFH)ごとのページ構成となっています。しかしアセンブラが自動的にページの最適化を行いますので、ページ指定を行う必要がありません。製品ごとに許されるページは次のとおりです。

μPD6604 (ROM : 1 Kステップ) : ページ 0

★ μPD66P04B (PROM : 1 Kステップ) : ページ 0

JMP addr

命令コード : ページ 0

0	1	0	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---	---

 , ページ 1

0	1	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : PC addr

プログラム・カウンタの10ビット(PC₉₋₀)を直接指定アドレスaddr(a₉~a₀)で置き換えます。

JC addr

命令コード : ページ 0

0	1	1	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---	---

 , ページ 1

0	1	0	1	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : If CY = 1 PC addr

else PC PC + 2

キャリー・フラグCYがセット“1”されているならばaddr(a₉~a₀)で指定した番地へジャンプします。

JNC addr

命令コード : ページ 0

0	1	1	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

 , ページ 1

0	1	0	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : If CY = 0 PC addr

else PC PC + 2

キャリー・フラグCYがクリア“0”されているならばaddr(a₉~a₀)で指定した番地へジャンプします。

JF addr

命令コード : ページ 0

0	1	1	1	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---	---

 , ページ 1

1	0	0	0	0	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数 : 1

機能 : If F = 1 PC addr

else PC PC + 2

ステータス・フラグFがセット“1”されているならばaddr(a₉~a₀)で指定した番地へジャンプします。

JNF addr

命令コード：ページ0

0	1	1	1	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---	---

 , ページ1

1	0	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：1

機能：If F=0 PC addr
 else PC PC + 2

ステータス・フラグFがクリア “ 0 ” されているならばaddr (a₉ ~ a₀) で指定した番地へジャンプします。

9.8 サブルーチン命令

プログラム・メモリは1Kステップ (000H ~ 3FFH) ごとのページ構成となっています。しかしアセンブラが自動的にページの最適化を行いますので、ページ指定を行う必要がありません。製品ごとに許されるページは次のとおりです。

μPD6604 (ROM : 1 Kステップ) : ページ0

★ μPD66P04B (PROM : 1 Kステップ) : ページ0

CALL addr

命令コード：

0	0	1	1	0	1	0	0	0	1	0
---	---	---	---	---	---	---	---	---	---	---

ページ0

0	1	0	0	0	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

 , ページ1

0	1	0	0	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

a ₉	a ₇	a ₆	a ₅	a ₄	a ₈	a ₃	a ₂	a ₁	a ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：2

機能：SP SP + 1
 ASR PC
 PC addr

スタック・ポインタの値をインクリメント (+ 1) して、プログラム・カウンタの値をアドレス・スタック・レジスタに退避します。次にオペランドaddr (a₉ ~ a₀) で指定したアドレスをプログラム・カウンタに入れます。

なお、スタック・ポインタの値をインクリメント (+ 1) して、キャリーが発生する場合には、内部リセットがかかります。

RET

命令コード：

0	1	0	0	0	1	0	0	1	0
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：PC ASR
 SP SP - 1

アドレス・スタック・レジスタに退避されている値をプログラム・カウンタに復帰します。次にスタック・ポインタをデクリメント (- 1) します。

なお、スタック・ポインタの値をデクリメント (- 1) して、ボローが発生する場合には、内部リセットがかかります。

9.9 タイマ操作命令

MOV A, T0

MOV A, T1


命令コード：

1	1	1	1	0	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(A) (Tn) n=0, 1
CY 0

アキュムレータにタイマTnの内容を転送します。T1は (t₉, t₈, t₇, t₆) に対応し, T0は, (t₅, t₄, t₃, t₂) に対応します。



MOV T0, A

MOV T1, A

命令コード：

0	0	1	0	0	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数：1

機能：(Tn) (A) n=0, 1

タイマ・レジスタTnにアキュムレータの内容を転送します。T1は (t₉, t₈, t₇, t₆) , T0は (t₅, t₄, t₃, t₂) に対応します。この命令実行後, T1へ転送した場合はt₁が, T0へ転送した場合はt₀が0になります。

MOV T, #data10

命令コード：

0	0	1	1	0	1	1	1	1	1
---	---	---	---	---	---	---	---	---	---

t ₁	t ₉	t ₈	t ₇	t ₆	t ₀	t ₅	t ₄	t ₃	t ₂
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

サイクル数：1

機能：(T) data10

タイマ・レジスタT (t₉-t₀) にイミディエト・データを転送します。

備考 タイマの時間設定は, (設定値 + 1) × 8 / fosc (または16 / fosc) で行います。

MOV T, @R0

命令コード：


0	0	1	1	1	1	1
---	---	---	---	---	---	---

サイクル数： 1

機能： (T) ((P13), (R0))

タイマ・レジスタT (t₉-t₀) にコントロール・レジスタP13およびレジスタ・ペアR₁₀-R₀₀で指定されるプログラム・メモリの内容を転送します。

プログラム・メモリは10ビットで構成されており、レジスタへ転送後は次の状態となります。



プログラム・メモリのアドレス上位2ビットはコントロール・レジスタ (P13) で指定されます。

注意 プログラム・メモリ内にタイマ値を設定する場合は、DT疑似命令を必ず使用してください。

9.10 その他

HALT #data4

命令コード：

0	0	0	1	0	0	0	1
---	---	---	---	---	---	---	---

0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数： 1

機能： Standby mode

CPUをスタンバイ・モードにします。

スタンバイ・モード (HALT/STOPモード) の解除条件は、イミューディエト・データで指定します。

STTS R0n

命令コード：

0	0	0	1	1	0	R ₃	R ₂	R ₁	R ₀
---	---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数： 1

機能： If statuses match F 1
else F 0 n=0~F

S_{0,1}, K_{I/O}, K_iおよび、TIMERの状態をレジスタR_{0n}の内容と比較し、セットしたビットと状態が少なくとも1つでも一致するとステータス・フラグFがセット“ 1 ”されます。

1つも一致しなかった場合にはステータス・フラグFがクリア“ 0 ”されます。

STTS #data4

命令コード：

0	0	0	1	1	1	0	0	0	1
---	---	---	---	---	---	---	---	---	---

0	0	0	0	0	0	d ₃	d ₂	d ₁	d ₀
---	---	---	---	---	---	----------------	----------------	----------------	----------------

サイクル数： 1

機能： If statuses match F 1
 else F 0

S_{0,1}, K_{I/O}, K_iおよび, TIMERの状態をイミューディエト・データの内容と比較し, セットしたビットと状態が少なくとも1つでも一致するとステータス・フラグFがセット“ 1 ”されます。

1つも一致しなかった場合にはステータス・フラグFがクリア“ 0 ”されます。

SCAF (Set Carry If Acc = FH)

命令コード：

1	1	0	1	0	1	0	0	1	1
---	---	---	---	---	---	---	---	---	---

サイクル数： 1

機能： If A=0FH CY 1
 else CY 0

アキュムレータの内容がFHならばキャリー・フラグCYをセット“ 1 ”します。

SCAF命令実行後のアキュムレータの値は次のとおりです。

アキュムレータ値		キャリー・フラグ
実行前	実行後	
x x x 0	0000	0 (クリア)
x x 0 1	0001	0 (クリア)
x 0 1 1	0011	0 (クリア)
0 1 1 1	0111	0 (クリア)
1 1 1 1	1111	1 (セット)

備考 x : don't care

NOP

命令コード：

0	0	0	0	0	0	0	0	0	0
---	---	---	---	---	---	---	---	---	---

サイクル数： 1

機能： PC PC + 1

ノー・オペレーションです。

10. アセンブラ予約語

10.1 マスク・オプション疑似命令

μPD6604のプログラムを作成する場合、アセンブラのソース・プログラム中にマスク・オプション疑似命令を使用してマスク・オプションを指定する必要があります。

10.1.1 OPTION, ENDOP疑似命令

OPTION疑似命令以降ENDOP疑似命令までをマスク・オプション定義ブロックとします。マスク・オプション定義ブロックの記述形式を以下に示します。

記述形式：

シンボル欄	二モニク欄	オペラント欄	コメント欄
[レーベル :]	OPTION		[; コメント]
	⋮		
	ENDOP		

10.1.2 マスク・オプション定義疑似命令

マスク・オプション定義ブロック内で使用可能な疑似命令を表10 - 1 に示します。
マスク・オプション定義の一例を以下に示します。

記述例：

シンボル欄	二モニク欄	オペラント欄	コメント欄
	OPTION		
	USEPOC		; POC回路内蔵
	ENDOP		

表10 - 1 マスク・オプション定義疑似命令一覧表

名 称	マスク・オプション定義疑似命令	PROファイル	
		アドレス値	データ値
POC	USEPOC (POC回路内蔵)	2044H	01
	NOUSEPOC (POC回路なし)		00

11. 電気的特性

絶対最大定格 (TA = +25)

項目	略号	条件		定格	単位
電源電圧	V _{DD}			- 0.3 ~ + 5.0	V
入力電圧	V _I	K _{I/O} , K _I , S ₀ , S ₁ , $\overline{\text{RESET}}$		- 0.3 ~ V _{DD} + 0.3	V
出力電圧	V _O			- 0.3 ~ V _{DD} + 0.3	V
ハイ・レベル出力電流	I _{OH} 注	REM	ピーク値	- 30	mA
			実効値	- 20	mA
		$\overline{\text{LED}}$	ピーク値	- 7.5	mA
			実効値	- 5	mA
		K _{I/O} 1 端子	ピーク値	- 13.5	mA
			実効値	- 9	mA
$\overline{\text{LED}}$, K _{I/O} 端子合計	ピーク値	- 18	mA		
	実効値	- 12	mA		
ロウ・レベル出力電流	I _{OL} 注	REM	ピーク値	7.5	mA
			実効値	5	mA
		$\overline{\text{LED}}$	ピーク値	7.5	mA
			実効値	5	mA
動作周囲温度	T _A			- 40 ~ + 85	
保存温度	T _{stg}			- 65 ~ + 150	

注 実効値は〔実効値〕 = 〔ピーク値〕 × √デューティで計算してください。

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で、製品をご使用ください。

推奨電源電圧範囲 (TA = - 40 ~ + 85)

項目	略号	条件	MIN.	TYP.	MAX.	単位
電源電圧	V _{DD}	f _{osc} = 300 ~ 500 kHz	1.8	3.0	3.6	V
		f _{osc} = 500 kHz ~ 1 MHz	2.2	3.0	3.6	V
		POC回路 (マスク・オプション) 使用時	2.2	3.0	3.6	V
		T _A = - 20 ~ + 70 f _{osc} = 300 ~ 500 kHz				

DC特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 3.6 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
ハイ・レベル入力電圧	VIH1	RESET	0.8 VDD		VDD	V	
	VIH2	KI/O	0.65 VDD		VDD	V	
	VIH3	KI, S0, S1	0.65 VDD		VDD	V	
ロウ・レベル入力電圧	VIL1	RESET	0		0.2 VDD	V	
	VIL2	KI/O	0		0.3 VDD	V	
	VIL3	KI, S0, S1	0		0.15 VDD	V	
ハイ・レベル入力リーク電流	IIH1	KI VI = VDD, ブルダウン抵抗を内蔵しない			3	μA	
	IIH2	S0, S1 VI = VDD, ブルダウン抵抗を内蔵しない			3	μA	
ロウ・レベル入力リーク電流	IIIL1	KI VI = 0 V			- 3	μA	
	IIIL2	KI/O VI = 0 V			- 3	μA	
	IIIL3	S0, S1 VI = 0 V			- 3	μA	
ハイ・レベル出力電圧	VOH1	REM, LED, KI/O IOH = - 0.3 mA	0.8 VDD			V	
ロウ・レベル出力電圧	VOL1	REM, LED IOH = 0.3 mA			0.3	V	
	VOL2	KI/O IOH = 15 μA			0.4	V	
ハイ・レベル出力電流	IOH1	REM VDD = 3.0 V, VOH = 1.0 V	- 5	- 9		mA	
	IOH2	KI/O VDD = 3.0 V, VOH = 2.2 V	- 2.5	- 5		mA	
ロウ・レベル出力電流	IOL1	KI/O VDD = 3.0 V, VOL = 0.4 V	30	70		μA	
		KI/O VDD = 3.0 V, VOL = 2.2 V	100	220		μA	
内蔵ブルアップ抵抗	R1	RESET	25	50	100	k	
内蔵ブルダウン抵抗	R2	RESET	2.5	5	15	k	
	R3	KI, S0, S1	75	150	300	k	
	R4	KI/O	130	250	500	k	
データ保持電源電圧	VDDDR	STOPモード時	0.9		3.6	V	
電源電流 ^注	IDD1	動作モード	fOSC = 1.0 MHz, VDD = 3 V ± 10 %		0.5	1.0	mA
			fOSC = 455 kHz, VDD = 3 V ± 10 %		0.35	0.7	mA
	IDD2	HALTモード	fOSC = 1.0 MHz, VDD = 3 V ± 10 %		0.45	0.9	mA
			fOSC = 455 kHz, VDD = 3 V ± 10 %		0.3	0.6	mA
	IDD3	STOPモード	VDD = 3 V ± 10 %		1.0	8.0	μA
			VDD = 3 V ± 10 %, TA = 25		0.1	1.0	μA

注 POC回路電流および内蔵ブルアップ抵抗に流れる電流を含みません。

AC特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 3.6 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位	
命令実行時間	tcy	VDD = 2.2 ~ 3.6 V	7.9		27	μs	
			15.9		27	μs	
KI, S0, S1 ハイ・レベル幅	th	スタンバイ・モード解除時	10			μs	
			HALTモード時	10			μs
			STOPモード時	注			μs
RESET ロウ・レベル幅	trsl		10			μs	

注 10 + 36/fosc + 発振成長時間

備考 tcy = 8/fosc (fosc : システム・クロック発振周波数)

POC回路 (マスク・オプション^{注1}) (TA = -20 ~ +70)

項目	略号	条件	MIN.	TYP.	MAX.	単位
POC検出電圧 ^{注2}	VPOC		0.9	1.6	2.2	V
POC回路電流	IPOC			0.9	1.0	μA

注1 . TA = -20 ~ +70 , VDD = 2.2 ~ 3.6 V , fosc = 300 ~ 500 kHzの条件で有効に動作します。

2 . POC回路が内部リセットを解除する電圧です。VPOC < VDDになると内部リセットが解除されます。

VPOC VDDになってから内部リセットがかかるまで、最大1 msの遅れが生じます。また、VPOC VDDになっている期間が1 ms未満の場合には内部リセットがかからないことがあります。


システム・クロック発振回路特性 (TA = -40 ~ +85 , VDD = 1.8 ~ 3.6 V)

項目	略号	条件	MIN.	TYP.	MAX.	単位
発振周波数	fosc		300	455	500	kHz
		VDD = 2.2 ~ 3.6 V	300	455	1000	kHz

推奨発振回路定数 (TA = -40 ~ +85 , VDD = 1.8 ~ 3.6 V) (参考値)


項目	略号	条件	MIN.	TYP.	MAX.	単位
発振用コンデンサ容量	C		22	27	33	pF
発振用抵抗	R			56		k

外付け回路例




12. 特性曲線 (参考値)


I_{DD} vs V_{DD} 特性例
(T_A = 25)




★ f_{osc} vs V_{DD} 特性例
(C = 27 pF, T_A = 25)




f_{osc} vs T_A 特性例
(C = 27 pF, V_{DD} = 3.0 V)




I_{OL} vs V_{OL} 特性例 (REM, $\overline{\text{LED}}$)
(T_A = 25 , V_{DD} = 3.0 V)




I_{OH} vs V_{OH} 特性例 (REM)
(T_A = 25 , V_{DD} = 3.0 V)




I_{OH} vs V_{OH} 特性例 (LED)
(T_A = 25 , V_{DD} = 3.0 V)



I_{OL} vs V_{OL} 特性例 (K_{I/O})
 (T_A = 25 , V_{DD} = 3.0 V)




I_{OH} vs V_{OH} 特性例 (K_{I/O})
 (T_A = 25 , V_{DD} = 3.0 V)




13. 応用回路例

システムへの応用例

リモコン送信機 (40キー, モード選択スイッチ対応)



リモコン送信機 (48キー対応)




備考 マスク・オプションのPOC回路を有効に使用する場合は、破線で囲まれているコンデンサを接続する必要はありません。

14. 外形図

(1) μ PD6604GSの外形図

20ピン・プラスチック SOP (300 mil) 外形図 (単位: mm)




P20GM-50-300B,C-5

備考 ES品の外形や材質は、量産品と同じです。

(2) μPD6604GS-GJGの外形図

20ピン・プラスチック・シュリンク SOP (300 mil) 外形図 (単位: mm)



P20GM-65-300B-3

備考 ES品の外形や材質は、量産品と同じです。

15. 半田付け推奨条件

この製品の半田付け実装は、次の推奨条件で実施してください。

半田付け推奨条件の詳細は、インフォメーション資料「**半導体デバイス実装マニュアル**」(C10535J)を参照してください。

なお、推奨条件以外の半田付け方式および半田付け条件については、当社販売員にご相談ください。

表15 - 1 表面実装タイプの半田付け条件

μPD6604GS- x x x : 20ピン・プラスチックSOP (300 mil)

μPD6604GS- x x x -GJG : 20ピン・プラスチック・シュリンクSOP (300 mil)

半田付け方式	半 田 付 け 条 件	推奨条件記号
赤外線リフロ	パッケージ・ピーク温度：235 ，時間：30秒以内（210 以上），回数：2回以内	IR35-00-2
VPS	パッケージ・ピーク温度：215 ，時間：40秒以内（200 以上），回数：2回以内	VP15-00-2
ウエーブ・ ソルダリング	半田槽温度：260 以下，時間10秒以内，回数1回， 予備加熱温度：120 MAX.（パッケージ表面温度）	WS60-00-1
端子部分加熱	端子温度：300 以下，時間：3秒以内（デバイスの一辺当たり）	-

注意 半田付け方式の併用はお避けください（ただし、端子部分加熱方式は除く）。

★ 付録A . 開発ツール

μPD6604のエミュレーション用ツールとしてエミュレータを用意しています。

ハードウェア

エミュレータ (EB-6133[※])

μPD6604をエミュレートするためのツールです。

注 (株)内藤電誠町田製作所の製品です。詳細につきましては、(株)内藤電誠町田製作所 (TEL (044) 822-3813) までお問い合わせください。

ソフトウェア

アセンブラ (AS6133)

・リモコン送信機のソフトウェア開発用ツールです。

AS6133のオーダ名称一覧

ホスト・マシン	OS	供給媒体	オーダ名称
PC-9800シリーズ (CPU : 80386以上)	MS-DOS™ (Ver.5.0 ~ Ver.6.2)	3.5インチ2HD	μ S5A13AS6133
IBM PC/AT™互換機	MS-DOS (Ver.6.0 ~ Ver.6.22)	3.5インチ2HC	μ S7B13AS6133
	PC DOS™ (Ver.6.1 ~ Ver.6.3)		

注意 Ver.5.0以降にはタスク・スワップ機能がありますが、このソフトウェアではタスク・スワップ機能は使用できません。

付録B . μPD6604とその他のサブシリーズとの機能比較


項目		μPD6604	μPD6133	μPD6134	μPD6600A
ROM容量		1002 × 10ビット	512 × 10ビット	1002 × 10ビット	512 × 10ビット
RAM容量		32 × 4ビット			32 × 5ビット
スタック		1レベル (RAMのRFと兼用)			3レベル (RAMと兼用)
キー・マトリクス		8 × 6 = 48キー			8 × 4 = 32キー
S ₀ (S-IN) 入力		P ₀₁ レジスタで読み出し (スタンバイ解除機能あり)			レフト・シフト命令で読み出し
S ₁ /LED (S-OUT)		入出力 (スタンバイ解除機能あり)			出力
クロック周波数		RC発振	セラミック発振		セラミック発振 fx = 400 ~ 500 kHz
		<ul style="list-style-type: none"> ・ fx = 300 kHz ~ 1 MHz ・ fx = 300 ~ 500 kHz (POC回路使用時) 			
タイマ	クロック	fx/8, fx/16			fx/8
	カウント・スタート	カウント値の書き込み			カウント値およびP1レジスタ値の書き込み
キャリア	周波数	<ul style="list-style-type: none"> ・ fx, fx/8, fx/12 (タイマ・クロック : fx/8) ・ fx/2, fx/16, fx/24 (タイマ・クロック : fx/16) ・ キャリアなし 			fx/8, fx/12
	出力スタート	タイマと同期			タイマと非同期
命令実行時間		8 μs (fx = 1 MHz)			16 μs (fx = 500 kHz)
相対分岐命令		なし			あり
レフト・シフト命令		なし			あり
“MOV Rn, @R0” 命令		n = 1 ~ F			n = 0 ~ F
スタンバイ・モード (HALT命令)		HALTモードはタイマのみ STOPモードはK解除のみ (K _{I/O} ハイ・レベル出力またはK _{I/O0} ハイ・レベル出力)			P1レジスタ値により, HALT/STOPモードを設定
HALT命令の実行とステータス・フラグ (F) との関係		F = 1のときHALT命令は実行されない			Fの状態にかかわらず, HALT命令は実行される
コンデンサの充放電によるリセット機能		なし			あり
POC回路		マスク・オプション 検出時, $\overline{\text{RESET}}$ 端子にロウ・レベル出力			内蔵 (低電圧検出回路) 検出時, S-OUT端子にロウ・レベル出力
マスク・オプション		POC回路のみ (POC回路以外はソフトウェアで設定)			<ul style="list-style-type: none"> ・ ブルダウン抵抗 ・ 変調デューティ ・ 暴走検出
電源電圧		<ul style="list-style-type: none"> ・ V_{DD} = 1.8 ~ 3.6 V ・ V_{DD} = 2.2 ~ 3.6 V (POC回路使用時) 			V _{DD} = 2.2 ~ 3.6 V
動作周囲温度		<ul style="list-style-type: none"> ・ T_A = - 40 ~ + 85 ・ T_A = - 20 ~ + 70 (POC回路使用時) 			T _A = - 20 ~ + 70

項目	μ PD6604	μ PD6133	μ PD6134	μ PD6600A
パッケージ	<ul style="list-style-type: none"> ・ 20ピン・プラスチックSOP ・ 20ピン・プラスチック・シュリンクSOP 	<ul style="list-style-type: none"> ・ 20ピン・プラスチックSOP 		<ul style="list-style-type: none"> ・ 20ピン・プラスチックSOP ・ 20ピン・プラスチック・シュリンクDIP
★ワン・タイムPROM製品	μ PD66P04B	μ PD61P34B		μ PD61P24

付録C．リモコン送信フォーマットの例（NEC送信フォーマット，コマンド単発送信モードの場合）


注意 NEC送信フォーマットを使用する際は，当社にカスタム・コードを申請してください。

(1) REM出力波形（以後はキーを押し続けている場合のみ出力）




備考 キーを押し続けた場合は，2回目以降にリーダー・コードとストップ・ビットだけを送信することによって，赤外線発光ダイオードの消費電力を減らすことができます。


(2) の拡大波形




(3) の拡大波形




(4) の拡大波形



(5) キャリア波形 (各コードのハイ期間の拡大波形)



(6) 各コードのビット並び



注意 NEC送信フォーマットを受信する際には、他システムとの誤動作を防止するために、16ビットのカスタム・コード (Custom Code, Custom Code')、16ビットのデータ・コード (Data Code, Data Code) の合計32ビットをフル・デコードするとともに (Data Codeも必ず確認)、33ビット以降に信号がないことを確認してください。

CMOSデバイスの一般的注意事項

静電気対策（MOS全般）

注意 MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、NECが出荷梱包に使用している導電性のトレイやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

未使用入力の処理（CMOS特有）

注意 CMOSデバイスの入力レベルは固定してください。

バイポーラやNMOSのデバイスと異なり、CMOSデバイスの入力に何も接続しない状態で動作させると、ノイズなどに起因する中間レベル入力が生じ、内部で貫通電流が流れて誤動作を引き起こす恐れがあります。プルアップかプルダウンによって入力レベルを固定してください。また、未使用端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介してV_{DD}またはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

初期化以前の状態（MOS全般）

注意 電源投入時、MOSデバイスの初期状態は不定です。

分子レベルのイオン注入量等で特性が決定するため、初期状態は製造工程の管理外です。電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

MS-DOSは、米国Microsoft Corporationの米国およびその他の国における登録商標または商標です。

PC/AT, PC DOSは、米国IBM社の商標です。

本製品が外国為替および外国貿易管理法の規定による規制貨物等（または役務）に該当するか否かは、ユーザ（仕様を決定した者）が判定してください。

- 本資料の内容は予告なく変更することがありますので、最新のものであることをご確認の上ご使用ください。
- 文書による当社の承諾なしに本資料の転載複製を禁じます。
- 本資料に記載された製品の使用もしくは本資料に記載の情報の使用に際して、当社は当社もしくは第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。上記使用に起因する第三者所有の権利にかかわる問題が発生した場合、当社はその責を負うものではありませんのでご了承ください。
- 本資料に記載された回路、ソフトウェア、及びこれらに付随する情報は、半導体製品の動作例、応用例を説明するためのものです。従って、これら回路・ソフトウェア・情報をお客様の機器に使用される場合には、お客様の責任において機器設計をしてください。これらの使用に起因するお客様もしくは第三者の損害に対して、当社は一切その責を負いません。
- 当社は品質、信頼性の向上に努めていますが、半導体製品はある確率で故障が発生します。当社半導体製品の故障により結果として、人身事故、火災事故、社会的な損害等を生じさせない冗長設計、延焼対策設計、誤動作防止設計等安全設計に十分ご注意ください。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定して頂く「特定水準」に分類しております。また、各品質水準は以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認の上ご使用願います。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、列車、船舶等）、交通用信号機器、防災/防犯装置、各種安全装置、生命維持を直接の目的としない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート/データ・ブック等の資料で、特に品質水準の表示がない場合は標準水準製品であることを表します。当社製品を上記の「標準水準」の用途以外でご使用をお考えのお客様は、必ず事前に当社販売窓口までご相談頂きますようお願い致します。

M7 98.8

— お問い合わせ先 —

【技術的なお問い合わせ先】

NEC半導体テクニカルホットライン
(電話：午前 9:00～12:00、午後 1:00～5:00)

電話 : 044-435-9494
FAX : 044-435-9608
E-mail : s-info@saed.tmg.nec.co.jp

【営業関係お問い合わせ先】

第一販売事業部

東京 (03)3798-6106, 6107,
6108
名古屋 (052)222-2375
大阪 (06)6945-3178, 3200,
3208, 3212
仙台 (022)267-8740
郡山 (024)923-5591
千葉 (043)238-8116

第二販売事業部

東京 (03)3798-6110, 6111,
6112
立川 (042)526-5981, 6167
松本 (0263)35-1662
静岡 (054)254-4794
金沢 (076)232-7303
松山 (089)945-4149

第三販売事業部

東京 (03)3798-6151, 6155, 6586,
1622, 1623, 6156
水戸 (029)226-1702
広島 (082)242-5504
高崎 (027)326-1303
鳥取 (0857)27-5313
太田 (0276)46-4014
名古屋 (052)222-2170, 2190
福岡 (092)261-2806

【資料の請求先】

上記営業関係お問い合わせ先またはNEC特約店へお申しつけください。

【インターネット電子デバイス・ニュース】

NECエレクトロニクスデバイスの情報がインターネットでご覧になれます。

URL(アドレス) <http://www.ic.nec.co.jp/>