

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日  
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

## 240 RGB x 320 dot RAM 内蔵 TFT-LCD 用 1 チップ・ドライバ

$\mu$  PD161704A は表示 RAM 内蔵の TFT-LCD 用 1 チップ・ドライバです。

出力はソース：720本，ゲート：322本（Dummy：2本）で表示用のRAMを1,382,400ビット（240ピクセル x 18ピット x 320ライン分）内蔵しており，262,144色の表示が可能です。

**特 徴**

表示 RAM 内蔵 TFT-LCD 用 1 チップ・ドライバ

ロジック電源電圧：2.3V（内蔵レギュレータ回路使用）

CPU インタフェース電圧：1.65～3.3V

ソース・ドライバ電源電圧：3.4～5.5V

表示 RAM：240 x 18 x 320 ビット

ドライバ出力：720本（ソース），322本（ゲート，Dummy：2本）

CPU インタフェース：3種類のインタフェースより選択

・6/16/18 ビット RGB インタフェース（スルー・モード，キャプチャ・モード）

・i80/M68 パラレル・インタフェース（18/16/8 ビットから選択可能）

・18/16 ビット・シリアル・インタフェース（シリアル・インタフェース・モード時は，読み出しはできません）

色数：262,144色 / ピクセル

タイミング・ジェネレータ内蔵

発振回路内蔵

**オ - ダ情報**

オ - ダ名称	パッケ - ジ
$\mu$ PD161704AP	チップ

**備考** チップでの販売については，別途品質に関する覚え書き等の取り交わしが必要となりますので，当社販売員までご相談ください。

本資料の内容は，予告なく変更することがありますので，最新のものであることをご確認の上ご使用ください。

## 目 次

1. ブロック図 ... 4
2. 端子接続図（パッド配置図） ... 5
3. 端子機能 ... 14
  - 3.1 電源系 ... 14
  - 3.2 ロジック系 ... 16
  - 3.3 ドライバ系 ... 19
  - 3.4 テスト端子, その他 ... 20
4. 端子の入出力回路と未使用端子の処理 ... 21
5. 機能説明 ... 23
  - 5.1 CPUインタフェース ... 23
    - 5.1.1 インタフェース・タイプの選択（各レジスタ・モード共通） ... 23
    - 5.1.2 データ転送モード選択 ... 25
    - 5.1.3 RGBインタフェース（各レジスタ・モード共通） ... 39
    - 5.1.4 i80/M68 平行・インタフェース（各レジスタ・モード共通） ... 45
    - 5.1.5 VSYNCインタフェース（各レジスタ・モード共通） ... 47
    - 5.1.6 シリアル・インタフェース（各レジスタ・モード共通） ... 48
    - 5.1.7 チップ・セレクト（各レジスタ・モード共通） ... 49
    - 5.1.8 表示データRAMと内部レジスタへのアクセス（各レジスタ・モード共通） ... 49
  - 5.2 表示データRAM（各レジスタ・モード共通） ... 55
    - 5.2.1 Xアドレス回路 ... 55
    - 5.2.2 Yアドレス回路 ... 55
    - 5.2.3 任意アドレス・エリア・アクセス（ウインドウ・アクセス・モード[WAS]） ... 58
  - 5.3 発振回路（各レジスタ・モード共通） ... 60
  - 5.4 表示タイミング発生回路（各レジスタ・モード共通） ... 61
    - 5.4.1 水平期間 ... 61
    - 5.4.2 垂直期間 ... 62
    - 5.4.3 ダミー期間のソース出力について ... 64
  - 5.5 ッカ・補正回路（各レジスタ・モード共通） ... 65
  - 5.6 パーシャル表示モード（各レジスタ・モード共通） ... 72
  - 5.7 スタンバイについて（各レジスタ・モード共通） ... 77
    - 5.7.1 スタンバイ・シーケンス ... 78
    - 5.7.2 スタンバイ解除シーケンス ... 79
  - 5.8 ゲート・ドライバ制御（各レジスタ・モード共通） ... 82
    - 5.8.1 nライン反転について ... 82
    - 5.8.2 スキップ極性反転について ... 83
    - 5.8.3 ゲート・スキャン機能 ... 84
    - 5.8.4 スキップ反転について ... 86
6. E<sup>2</sup>PROMインタフェース ... 88
  - 6.1 μPD161704AとE<sup>2</sup>PROM接続について ... 88
  - 6.2 各動作について ... 89

- 7. 電源制御 ... 95
  - 7.1 昇圧電圧作成構成 ... 96
  - 7.2 昇圧電圧オート・スタート&立ち上がり順序 ... 96
  - 7.3 Power Shift回路 ... 97
  - 7.4 V<sub>Dci</sub>回路 ... 97
  - 7.5 V<sub>S</sub>\_AMP回路, V<sub>R</sub>\_AMP回路, V<sub>GM</sub>\_AMP回路 ... 98
  - 7.6 コモン駆動回路 ... 98
  - 7.7 昇圧ステップ可変 ... 99
  - 7.8 モード説明 ... 100
    - 7.8.1 DC/DCコンバータ制御 ... 100
    - 7.8.2 DC/DCフレーム同期選択 ... 100
    - 7.8.3 DC/DC動作周波数選択 ... 101
    - 7.8.4 DC/DC立ち上げ時間選択 ... 101
    - 7.8.5 DC/DC立ち上げ時分周率選択 ... 101
    - 7.8.6 V<sub>REFR</sub>レギュレータ選択出力 ... 102
    - 7.8.7 V<sub>GM</sub>レギュレータ選択出力 ... 102
    - 7.8.8 V<sub>S</sub>レギュレータ選択出力 ... 102
    - 7.8.9 V<sub>R</sub>レギュレータ選択出力 ... 103
    - 7.8.10 V<sub>Dci</sub>レギュレータ選択出力 ... 103
    - 7.8.11 RV<sub>DD</sub>レギュレータ選択出力 ... 103
    - 7.8.12 V<sub>S</sub>, V<sub>R</sub> Amp.電流選択 ... 103
    - 7.8.13 VCOMM出力制御 ... 104
    - 7.8.14 VCOMM出力能力制御 ... 104
    - 7.8.15 VCOM Amp.電流選択 ... 104
    - 7.8.16 VCOMMセンタ調整選択 ... 104
    - 7.8.17 VCOM出力振幅調整 ... 105
    - 7.8.18 VCOMM出力センタ調整 ... 106
  - 7.9 各端子までの配線抵抗値について ... 107
  - 7.10 外付けコンデンサ推奨容量値 ... 108
  - 7.11 ショットキー・ダイオード特性 ... 108
- 8. 電源投入/遮断について ... 109
  - 8.1 μPD161704A電源投入設定シーケンス例 ... 109
  - 8.2 μPD161704A電源遮断設定シーケンス例 ... 114
- 9. リセット ... 115
- 10. 電源投入/遮断順序 ... 116
  - 10.1 推奨電源投入順序 ... 116
  - 10.2 推奨電源遮断順序 ... 116
- 11. コマンド ... 117
  - 11.1 コマンド・リスト ... 117
  - 11.2 コマンド詳細説明 ... 126
- 12. 電気的特性 ... 155
- 13. CPUとμPD161704Aの接続例 ... 164
- 14. 改版履歴 ... 165



2. 端子接続図 (パッド配置図)

チップ・サイズ : 24.25 x 2.17 mm<sup>2</sup>

出力パンプ・サイズ (TYPE A) : 25 x 104 μm<sup>2</sup>

入力パンプ・サイズ (TYPE B) : 40 x 125 μm<sup>2</sup>

アライメント・マーク座標 (マーク・センタ, 単位 : μm)

	X	Y
AM (十字)	-11675.0	-950.0
AM (十字)	11675.0	
AM (丸)	11949.5	960.0
AM (丸)	-11949.5	960.0




表 2 - 1 PAD 配置 ( 1/8 )

Pad Type: Bump size X = 40 μm, Y = 125 μm				
Pad Pitch 70 μm		Bump		
Pad No.	Pad Name	Type	X [μm]	Y [μm]
-	Alignment Mark	-	-11675.0	-950.0
1	Dummy	B	-11550.0	-949.5
2	VCL	B	-11480.0	-949.5
3	VCL	B	-11410.0	-949.5
4	VCL	B	-11340.0	-949.5
5	VCL	B	-11270.0	-949.5
6	C31-	B	-11200.0	-949.5
7	C31-	B	-11130.0	-949.5
8	C31-	B	-11060.0	-949.5
9	C31-	B	-10990.0	-949.5
10	C31+	B	-10920.0	-949.5
11	C31+	B	-10850.0	-949.5
12	C31+	B	-10780.0	-949.5
13	C31+	B	-10710.0	-949.5
14	C12-	B	-10640.0	-949.5
15	C12-	B	-10570.0	-949.5
16	C12-	B	-10500.0	-949.5
17	C12-	B	-10430.0	-949.5
18	C12-	B	-10360.0	-949.5
19	C12-	B	-10290.0	-949.5
20	C12+	B	-10220.0	-949.5
21	C12+	B	-10150.0	-949.5
22	C12+	B	-10080.0	-949.5
23	C12+	B	-10010.0	-949.5
24	C12+	B	-9940.0	-949.5
25	C12+	B	-9870.0	-949.5
26	C11-	B	-9800.0	-949.5
27	C11-	B	-9730.0	-949.5
28	C11-	B	-9660.0	-949.5
29	C11-	B	-9590.0	-949.5
30	C11-	B	-9520.0	-949.5
31	C11-	B	-9450.0	-949.5
32	C11+	B	-9380.0	-949.5
33	C11+	B	-9310.0	-949.5
34	C11+	B	-9240.0	-949.5
35	C11+	B	-9170.0	-949.5
36	C11+	B	-9100.0	-949.5
37	C11+	B	-9030.0	-949.5
38	VDD2	B	-8960.0	-949.5
39	VDD2	B	-8890.0	-949.5
40	VDD2	B	-8820.0	-949.5
41	VDD2	B	-8750.0	-949.5
42	VDD2	B	-8680.0	-949.5
43	VDD2	B	-8610.0	-949.5
44	VDD2	B	-8540.0	-949.5
45	VDD2	B	-8470.0	-949.5
46	VDD2	B	-8400.0	-949.5
47	VDD2	B	-8330.0	-949.5
48	TVREFR	B	-8260.0	-949.5
49	VGM	B	-8190.0	-949.5
50	VGM	B	-8120.0	-949.5
51	VGM	B	-8050.0	-949.5
52	VGM	B	-7980.0	-949.5
53	VGM	B	-7910.0	-949.5
54	VGM	B	-7840.0	-949.5
55	VS	B	-7770.0	-949.5
56	VS	B	-7700.0	-949.5
57	VS	B	-7630.0	-949.5
58	VS	B	-7560.0	-949.5
59	VS	B	-7490.0	-949.5
60	VS	B	-7420.0	-949.5
61	VR	B	-7350.0	-949.5
62	VR	B	-7280.0	-949.5
63	VR	B	-7210.0	-949.5
64	VR	B	-7140.0	-949.5
65	VR	B	-7070.0	-949.5
66	VCOMM	B	-7000.0	-949.5

Pad Type: Size X = 25 μm, Y = 104 μm				
Gate Outputs 25 μm pitch 干屬				
Pad No.	Pad Name	Bump	X [μm]	Y [μm]
328	Dummy	A	12000.0	-939.0
329	Dummy	A	11861.0	-914.0
330	Dummy	A	12000.0	-889.0
331	Dummy	A	11861.0	-864.0
332	Dummy	A	12000.0	-839.0
333	Dummy	A	11861.0	-814.0
334	Dummy	A	12000.0	-789.0
335	G161	A	11861.0	-764.0
336	G162	A	12000.0	-739.0
337	G163	A	11861.0	-714.0
338	G164	A	12000.0	-689.0
339	G165	A	11861.0	-664.0
340	G166	A	12000.0	-639.0
341	G167	A	11861.0	-614.0
342	G168	A	12000.0	-589.0
343	G169	A	11861.0	-564.0
344	G170	A	12000.0	-539.0
345	G171	A	11861.0	-514.0
346	G172	A	12000.0	-489.0
347	G173	A	11861.0	-464.0
348	G174	A	12000.0	-439.0
349	G175	A	11861.0	-414.0
350	G176	A	12000.0	-389.0
351	G177	A	11861.0	-364.0
352	G178	A	12000.0	-339.0
353	G179	A	11861.0	-314.0
354	G180	A	12000.0	-289.0
355	G181	A	11861.0	-264.0
356	G182	A	12000.0	-239.0
357	G183	A	11861.0	-214.0
358	G184	A	12000.0	-189.0
359	G185	A	11861.0	-164.0
360	G186	A	12000.0	-139.0
361	G187	A	11861.0	-114.0
362	G188	A	12000.0	-89.0
363	G189	A	11861.0	-64.0
364	G190	A	12000.0	-39.0
365	G191	A	11861.0	-14.0
366	G192	A	12000.0	11.0
367	G193	A	11861.0	36.0
368	G194	A	12000.0	61.0
369	G195	A	11861.0	86.0
370	G196	A	12000.0	111.0
371	G197	A	11861.0	136.0
372	G198	A	12000.0	161.0
373	G199	A	11861.0	186.0
374	G200	A	12000.0	211.0
375	G201	A	11861.0	236.0
376	G202	A	12000.0	261.0
377	G203	A	11861.0	286.0
378	G204	A	12000.0	311.0
379	G205	A	11861.0	336.0
380	G206	A	12000.0	361.0
381	G207	A	11861.0	386.0
382	G208	A	12000.0	411.0
383	G209	A	11861.0	436.0
384	G210	A	12000.0	461.0
385	G211	A	11861.0	486.0
386	G212	A	12000.0	511.0
387	G213	A	11861.0	536.0
388	G214	A	12000.0	561.0
389	G215	A	11861.0	586.0
390	G216	A	12000.0	611.0
391	G217	A	11861.0	636.0
392	G218	A	12000.0	661.0
393	G219	A	11861.0	686.0
394	G220	A	12000.0	711.0

Pad Type: Size X = 25 μm, Y = 104 μm				
Gate Outputs 25 μm pitch 干屬				
Pad No.	Pad Name	Bump	X [μm]	Y [μm]
865	Y361	A	50.0	960.0
866	Y362	A	25.0	821.0
867	Y363	A	0.0	960.0
868	Y364	A	-25.0	821.0
869	Y365	A	-50.0	960.0
870	Y366	A	-75.0	821.0
871	Y367	A	-100.0	960.0
872	Y368	A	-125.0	821.0
873	Y369	A	-150.0	960.0
874	Y370	A	-175.0	821.0
875	Y371	A	-200.0	960.0
876	Y372	A	-225.0	821.0
877	Y373	A	-250.0	960.0
878	Y374	A	-275.0	821.0
879	Y375	A	-300.0	960.0
880	Y376	A	-325.0	821.0
881	Y377	A	-350.0	960.0
882	Y378	A	-375.0	821.0
883	Y379	A	-400.0	960.0
884	Y380	A	-425.0	821.0
885	Y381	A	-450.0	960.0
886	Y382	A	-475.0	821.0
887	Y383	A	-500.0	960.0
888	Y384	A	-525.0	821.0
889	Y385	A	-550.0	960.0
890	Y386	A	-575.0	821.0
891	Y387	A	-600.0	960.0
892	Y388	A	-625.0	821.0
893	Y389	A	-650.0	960.0
894	Y390	A	-675.0	821.0
895	Y391	A	-700.0	960.0
896	Y392	A	-725.0	821.0
897	Y393	A	-750.0	960.0
898	Y394	A	-775.0	821.0
899	Y395	A	-800.0	960.0
900	Y396	A	-825.0	821.0
901	Y397	A	-850.0	960.0
902	Y398	A	-875.0	821.0
903	Y399	A	-900.0	960.0
904	Y400	A	-925.0	821.0
905	Y401	A	-950.0	960.0
906	Y402	A	-975.0	821.0
907	Y403	A	-1000.0	960.0
908	Y404	A	-1025.0	821.0
909	Y405	A	-1050.0	960.0
910	Y406	A	-1075.0	821.0
911	Y407	A	-1100.0	960.0
912	Y408	A	-1125.0	821.0
913	Y409	A	-1150.0	960.0
914	Y410	A	-1175.0	821.0
915	Y411	A	-1200.0	960.0
916	Y412	A	-1225.0	821.0
917	Y413	A	-1250.0	960.0
918	Y414	A	-1275.0	821.0
919	Y415	A	-1300.0	960.0
920	Y416	A	-1325.0	821.0
921	Y417	A	-1350.0	960.0
922	Y418	A	-1375.0	821.0
923	Y419	A	-1400.0	960.0
924	Y420	A	-1425.0	821.0
925	Y421	A	-1450.0	960.0
926	Y422	A	-1475.0	821.0
927	Y423	A	-1500.0	960.0
928	Y424	A	-1525.0	821.0
929	Y425	A	-1550.0	960.0
930	Y426	A	-1575.0	821.0
931	Y427	A	-1600.0	960.0



表 2 - 1 PAD 配置 ( 2/8 )

Pad Type: Bump size X = 40 μm, Y = 125 μm					Pad Type: Size X = 25 μm, Y = 104 μm					Pad Type: Size X = 25 μm, Y = 104 μm				
Pad Pitch 70 μm					Gate Outputs 25 μm pitch 十層					Gate Outputs 25 μm pitch 十層				
Pad No.	Pad Name	Type	X [μm]	Y [μm]	Pad No.	Pad Name	Bump	X [μm]	Y [μm]	Pad No.	Pad Name	Bump	X [μm]	Y [μm]
67	VCOMM	B	-6930.0	-949.5	395	Dummy	A	11861.0	736.0	932	Y428	A	-1625.0	821.0
68	VCOMM	B	-6860.0	-949.5	396	Dummy	A	12000.0	761.0	933	Y429	A	-1650.0	960.0
69	VCOMM	B	-6790.0	-949.5	397	Dummy	A	12039.5	960.0	934	Y430	A	-1675.0	821.0
70	VCOMM	B	-6720.0	-949.5	-	Alignment Mark	-	11949.5	960.0	935	Y431	A	-1700.0	960.0
71	VCOMM	B	-6650.0	-949.5	398	Dummy	A	11859.5	960.0	936	Y432	A	-1725.0	821.0
72	VCOMM	B	-6580.0	-949.5	399	Dummy	A	11700.0	960.0	937	Y433	A	-1750.0	960.0
73	VCOMM	B	-6510.0	-949.5	400	Dummy	A	11675.0	821.0	938	Y434	A	-1775.0	821.0
74	Dummy	B	-6440.0	-949.5	401	G221	A	11650.0	960.0	939	Y435	A	-1800.0	960.0
75	VCOMINM	B	-6370.0	-949.5	402	G222	A	11625.0	821.0	940	Y436	A	-1825.0	821.0
76	VCOMHM	B	-6300.0	-949.5	403	G223	A	11600.0	960.0	941	Y437	A	-1850.0	960.0
77	VCOMHM	B	-6230.0	-949.5	404	G224	A	11575.0	821.0	942	Y438	A	-1875.0	821.0
78	VCOMHM	B	-6160.0	-949.5	405	G225	A	11550.0	960.0	943	Y439	A	-1900.0	960.0
79	VCOMHM	B	-6090.0	-949.5	406	G226	A	11525.0	821.0	944	Y440	A	-1925.0	821.0
80	VCOMHM	B	-6020.0	-949.5	407	G227	A	11500.0	960.0	945	Y441	A	-1950.0	960.0
81	Dummy	B	-5950.0	-949.5	408	G228	A	11475.0	821.0	946	Y442	A	-1975.0	821.0
82	Dummy	B	-5880.0	-949.5	409	G229	A	11450.0	960.0	947	Y443	A	-2000.0	960.0
83	Dummy	B	-5810.0	-949.5	410	G230	A	11425.0	821.0	948	Y444	A	-2025.0	821.0
84	Dummy	B	-5740.0	-949.5	411	G231	A	11400.0	960.0	949	Y445	A	-2050.0	960.0
85	Dummy	B	-5670.0	-949.5	412	G232	A	11375.0	821.0	950	Y446	A	-2075.0	821.0
86	Dummy	B	-5600.0	-949.5	413	G233	A	11350.0	960.0	951	Y447	A	-2100.0	960.0
87	VCOMLM	B	-5530.0	-949.5	414	G234	A	11325.0	821.0	952	Y448	A	-2125.0	821.0
88	VCOMLM	B	-5460.0	-949.5	415	G235	A	11300.0	960.0	953	Y449	A	-2150.0	960.0
89	VCOMLM	B	-5390.0	-949.5	416	G236	A	11275.0	821.0	954	Y450	A	-2175.0	821.0
90	VCOMLM	B	-5320.0	-949.5	417	G237	A	11250.0	960.0	955	Y451	A	-2200.0	960.0
91	VCOMLM	B	-5250.0	-949.5	418	G238	A	11225.0	821.0	956	Y452	A	-2225.0	821.0
92	Dummy	B	-5180.0	-949.5	419	G239	A	11200.0	960.0	957	Y453	A	-2250.0	960.0
93	Dummy	B	-5110.0	-949.5	420	G240	A	11175.0	821.0	958	Y454	A	-2275.0	821.0
94	Dummy	B	-5040.0	-949.5	421	G241	A	11150.0	960.0	959	Y455	A	-2300.0	960.0
95	Dummy	B	-4970.0	-949.5	422	G242	A	11125.0	821.0	960	Y456	A	-2325.0	821.0
96	Dummy	B	-4900.0	-949.5	423	G243	A	11100.0	960.0	961	Y457	A	-2350.0	960.0
97	Dummy	B	-4830.0	-949.5	424	G244	A	11075.0	821.0	962	Y458	A	-2375.0	821.0
98	Dummy	B	-4760.0	-949.5	425	G245	A	11050.0	960.0	963	Y459	A	-2400.0	960.0
99	Dummy	B	-4690.0	-949.5	426	G246	A	11025.0	821.0	964	Y460	A	-2425.0	821.0
100	VSS	B	-4620.0	-949.5	427	G247	A	11000.0	960.0	965	Y461	A	-2450.0	960.0
101	VSS	B	-4550.0	-949.5	428	G248	A	10975.0	821.0	966	Y462	A	-2475.0	821.0
102	VSS	B	-4480.0	-949.5	429	G249	A	10950.0	960.0	967	Y463	A	-2500.0	960.0
103	VSS	B	-4410.0	-949.5	430	G250	A	10925.0	821.0	968	Y464	A	-2525.0	821.0
104	VSS	B	-4340.0	-949.5	431	G251	A	10900.0	960.0	969	Y465	A	-2550.0	960.0
105	VSS	B	-4270.0	-949.5	432	G252	A	10875.0	821.0	970	Y466	A	-2575.0	821.0
106	VSS	B	-4200.0	-949.5	433	G253	A	10850.0	960.0	971	Y467	A	-2600.0	960.0
107	VSS	B	-4130.0	-949.5	434	G254	A	10825.0	821.0	972	Y468	A	-2625.0	821.0
108	VSS	B	-4060.0	-949.5	435	G255	A	10800.0	960.0	973	Y469	A	-2650.0	960.0
109	VSS	B	-3990.0	-949.5	436	G256	A	10775.0	821.0	974	Y470	A	-2675.0	821.0
110	VSS	B	-3920.0	-949.5	437	G257	A	10750.0	960.0	975	Y471	A	-2700.0	960.0
111	VSS	B	-3850.0	-949.5	438	G258	A	10725.0	821.0	976	Y472	A	-2725.0	821.0
112	VSS	B	-3780.0	-949.5	439	G259	A	10700.0	960.0	977	Y473	A	-2750.0	960.0
113	VSS	B	-3710.0	-949.5	440	G260	A	10675.0	821.0	978	Y474	A	-2775.0	821.0
114	VSS	B	-3640.0	-949.5	441	G261	A	10650.0	960.0	979	Y475	A	-2800.0	960.0
115	VSS	B	-3570.0	-949.5	442	G262	A	10625.0	821.0	980	Y476	A	-2825.0	821.0
116	VSS	B	-3500.0	-949.5	443	G263	A	10600.0	960.0	981	Y477	A	-2850.0	960.0
117	VSS	B	-3430.0	-949.5	444	G264	A	10575.0	821.0	982	Y478	A	-2875.0	821.0
118	VSS	B	-3360.0	-949.5	445	G265	A	10550.0	960.0	983	Y479	A	-2900.0	960.0
119	VSS	B	-3290.0	-949.5	446	G266	A	10525.0	821.0	984	Y480	A	-2925.0	821.0
120	VDC	B	-3220.0	-949.5	447	G267	A	10500.0	960.0	985	Y481	A	-2950.0	960.0
121	VDC	B	-3150.0	-949.5	448	G268	A	10475.0	821.0	986	Y482	A	-2975.0	821.0
122	VDC	B	-3080.0	-949.5	449	G269	A	10450.0	960.0	987	Y483	A	-3000.0	960.0
123	VDC	B	-3010.0	-949.5	450	G270	A	10425.0	821.0	988	Y484	A	-3025.0	821.0
124	VDC	B	-2940.0	-949.5	451	G271	A	10400.0	960.0	989	Y485	A	-3050.0	960.0
125	VDC	B	-2870.0	-949.5	452	G272	A	10375.0	821.0	990	Y486	A	-3075.0	821.0
126	VDC	B	-2800.0	-949.5	453	G273	A	10350.0	960.0	991	Y487	A	-3100.0	960.0
127	VDC	B	-2730.0	-949.5	454	G274	A	10325.0	821.0	992	Y488	A	-3125.0	821.0
128	VDC	B	-2660.0	-949.5	455	G275	A	10300.0	960.0	993	Y489	A	-3150.0	960.0
129	VDC	B	-2590.0	-949.5	456	G276	A	10275.0	821.0	994	Y490	A	-3175.0	821.0
130	VDC	B	-2520.0	-949.5	457	G277	A	10250.0	960.0	995	Y491	A	-3200.0	960.0
131	VDC	B	-2450.0	-949.5	458	G278	A	10225.0	821.0	996	Y492	A	-3225.0	821.0
132	VDC	B	-2380.0	-949.5	459	G279	A	10200.0	960.0	997	Y493	A	-3250.0	960.0
133	VDC	B	-2310.0	-949.5	460	G280	A	10175.0	821.0	998	Y494	A	-3275.0	821.0
134	VDC	B	-2240.0	-949.5	461	G281	A	10150.0	960.0	999	Y495	A	-3300.0	960.0
135	VDC	B	-2170.0	-949.5	462	G282	A	10125.0	821.0	1000	Y496	A	-3325.0	821.0
136	VDCI	B	-2100.0	-949.5	463	G283	A	10100.0	960.0	1001	Y497	A	-3350.0	960.0
137	VDCI	B	-2030.0	-949.5	464	G284	A	10075.0	821.0	1002	Y498	A	-3375.0	821.0
138	VDCI	B	-1960.0	-949.5	465	G285	A	10050.0	960.0	1003	Y499	A	-3400.0	960.0
139	VDCI	B	-1890.0	-949.5	466	G286	A	10025.0	821.0	1004	Y500	A	-3425.0	821.0

表 2 - 1 PAD 配置 ( 3 / 8 )

Pad Type: Bump size X = 40 μm, Y = 125 μm					Pad Type: Size X = 25 μm, Y = 104 μm					Pad Type: Size X = 25 μm, Y = 104 μm				
Pad Pitch 70 μm					Gate Outputs 25 μm pitch 十層					Gate Outputs 25 μm pitch 十層				
Pad No.	Pad Name	Type	Bump X [μm]	Y [μm]	Pad No.	Pad Name	Bump	X [μm]	Y [μm]	Pad No.	Pad Name	Bump	X [μm]	Y [μm]
140	VDCI	B	-1820.0	-949.5	467	G287	A	10000.0	960.0	1005	Y501	A	-3450.0	960.0
141	VDCI	B	-1750.0	-949.5	468	G288	A	9975.0	821.0	1006	Y502	A	-3475.0	821.0
142	VDCI	B	-1680.0	-949.5	469	G289	A	9950.0	960.0	1007	Y503	A	-3500.0	960.0
143	VDCI	B	-1610.0	-949.5	470	G290	A	9925.0	821.0	1008	Y504	A	-3525.0	821.0
144	VDCI	B	-1540.0	-949.5	471	G291	A	9900.0	960.0	1009	Y505	A	-3550.0	960.0
145	VDCI	B	-1470.0	-949.5	472	G292	A	9875.0	821.0	1010	Y506	A	-3575.0	821.0
146	RVDD	B	-1400.0	-949.5	473	G293	A	9850.0	960.0	1011	Y507	A	-3600.0	960.0
147	RVDD	B	-1330.0	-949.5	474	G294	A	9825.0	821.0	1012	Y508	A	-3625.0	821.0
148	RVDD	B	-1260.0	-949.5	475	G295	A	9800.0	960.0	1013	Y509	A	-3650.0	960.0
149	RVDD	B	-1190.0	-949.5	476	G296	A	9775.0	821.0	1014	Y510	A	-3675.0	821.0
150	RVDD	B	-1120.0	-949.5	477	G297	A	9750.0	960.0	1015	Y511	A	-3700.0	960.0
151	RVDD	B	-1050.0	-949.5	478	G298	A	9725.0	821.0	1016	Y512	A	-3725.0	821.0
152	VDD	B	-980.0	-949.5	479	G299	A	9700.0	960.0	1017	Y513	A	-3750.0	960.0
153	VDD	B	-910.0	-949.5	480	G300	A	9675.0	821.0	1018	Y514	A	-3775.0	821.0
154	VDD	B	-840.0	-949.5	481	G301	A	9650.0	960.0	1019	Y515	A	-3800.0	960.0
155	VDD	B	-770.0	-949.5	482	G302	A	9625.0	821.0	1020	Y516	A	-3825.0	821.0
156	VDD	B	-700.0	-949.5	483	G303	A	9600.0	960.0	1021	Y517	A	-3850.0	960.0
157	VDD	B	-630.0	-949.5	484	G304	A	9575.0	821.0	1022	Y518	A	-3875.0	821.0
158	TOSCI	B	-560.0	-949.5	485	G305	A	9550.0	960.0	1023	Y519	A	-3900.0	960.0
159	TOSCSELI	B	-490.0	-949.5	486	G306	A	9525.0	821.0	1024	Y520	A	-3925.0	821.0
160	OSCIN	B	-420.0	-949.5	487	G307	A	9500.0	960.0	1025	Y521	A	-3950.0	960.0
161	OSCOU	B	-350.0	-949.5	488	G308	A	9475.0	821.0	1026	Y522	A	-3975.0	821.0
162	PVDC	B	-280.0	-949.5	489	G309	A	9450.0	960.0	1027	Y523	A	-4000.0	960.0
163	OSCSEL	B	-210.0	-949.5	490	G310	A	9425.0	821.0	1028	Y524	A	-4025.0	821.0
164	PVSS	B	-140.0	-949.5	491	G311	A	9400.0	960.0	1029	Y525	A	-4050.0	960.0
165	RESET_SEL	B	-70.0	-949.5	492	G312	A	9375.0	821.0	1030	Y526	A	-4075.0	821.0
166	PVCCIO	B	0.0	-949.5	493	G313	A	9350.0	960.0	1031	Y527	A	-4100.0	960.0
167	EPEN	B	70.0	-949.5	494	G314	A	9325.0	821.0	1032	Y528	A	-4125.0	821.0
168	EDI	B	140.0	-949.5	495	G315	A	9300.0	960.0	1033	Y529	A	-4150.0	960.0
169	ECS	B	210.0	-949.5	496	G316	A	9275.0	821.0	1034	Y530	A	-4175.0	821.0
170	ESK	B	280.0	-949.5	497	G317	A	9250.0	960.0	1035	Y531	A	-4200.0	960.0
171	EDO	B	350.0	-949.5	498	G318	A	9225.0	821.0	1036	Y532	A	-4225.0	821.0
172	CSTB	B	420.0	-949.5	499	G319	A	9200.0	960.0	1037	Y533	A	-4250.0	960.0
173	D0	B	490.0	-949.5	500	G320	A	9175.0	821.0	1038	Y534	A	-4275.0	821.0
174	TOUT0	B	560.0	-949.5	501	G321	A	9150.0	960.0	1039	Y535	A	-4300.0	960.0
175	D1	B	630.0	-949.5	502	Dummy	A	9125.0	821.0	1040	Y536	A	-4325.0	821.0
176	TOUT1	B	700.0	-949.5	503	Dummy	A	9100.0	960.0	1041	Y537	A	-4350.0	960.0
177	D2	B	770.0	-949.5	504	Y1	A	9075.0	821.0	1042	Y538	A	-4375.0	821.0
178	TOUT2	B	840.0	-949.5	505	Y2	A	9050.0	960.0	1043	Y539	A	-4400.0	960.0
179	D3	B	910.0	-949.5	506	Y3	A	9025.0	821.0	1044	Y540	A	-4425.0	821.0
180	TOUT3	B	980.0	-949.5	507	Y4	A	9000.0	960.0	1045	Y541	A	-4450.0	960.0
181	D4	B	1050.0	-949.5	508	Y5	A	8975.0	821.0	1046	Y542	A	-4475.0	821.0
182	TOUT4	B	1120.0	-949.5	509	Y6	A	8950.0	960.0	1047	Y543	A	-4500.0	960.0
183	D5	B	1190.0	-949.5	510	Y7	A	8925.0	821.0	1048	Y544	A	-4525.0	821.0
184	TOUT5	B	1260.0	-949.5	511	Y8	A	8900.0	960.0	1049	Y545	A	-4550.0	960.0
185	D6	B	1330.0	-949.5	512	Y9	A	8875.0	821.0	1050	Y546	A	-4575.0	821.0
186	TOUT6	B	1400.0	-949.5	513	Y10	A	8850.0	960.0	1051	Y547	A	-4600.0	960.0
187	D7	B	1470.0	-949.5	514	Y11	A	8825.0	821.0	1052	Y548	A	-4625.0	821.0
188	TOUT7	B	1540.0	-949.5	515	Y12	A	8800.0	960.0	1053	Y549	A	-4650.0	960.0
189	D8	B	1610.0	-949.5	516	Y13	A	8775.0	821.0	1054	Y550	A	-4675.0	821.0
190	TOUT8	B	1680.0	-949.5	517	Y14	A	8750.0	960.0	1055	Y551	A	-4700.0	960.0
191	D9	B	1750.0	-949.5	518	Y15	A	8725.0	821.0	1056	Y552	A	-4725.0	821.0
192	TOUT9	B	1820.0	-949.5	519	Y16	A	8700.0	960.0	1057	Y553	A	-4750.0	960.0
193	D10	B	1890.0	-949.5	520	Y17	A	8675.0	821.0	1058	Y554	A	-4775.0	821.0
194	TOUT10	B	1960.0	-949.5	521	Y18	A	8650.0	960.0	1059	Y555	A	-4800.0	960.0
195	D11	B	2030.0	-949.5	522	Y19	A	8625.0	821.0	1060	Y556	A	-4825.0	821.0
196	TOUT11	B	2100.0	-949.5	523	Y20	A	8600.0	960.0	1061	Y557	A	-4850.0	960.0
197	D12	B	2170.0	-949.5	524	Y21	A	8575.0	821.0	1062	Y558	A	-4875.0	821.0
198	TOUT12	B	2240.0	-949.5	525	Y22	A	8550.0	960.0	1063	Y559	A	-4900.0	960.0
199	D13	B	2310.0	-949.5	526	Y23	A	8525.0	821.0	1064	Y560	A	-4925.0	821.0
200	TOUT13	B	2380.0	-949.5	527	Y24	A	8500.0	960.0	1065	Y561	A	-4950.0	960.0
201	D14	B	2450.0	-949.5	528	Y25	A	8475.0	821.0	1066	Y562	A	-4975.0	821.0
202	TOUT14	B	2520.0	-949.5	529	Y26	A	8450.0	960.0	1067	Y563	A	-5000.0	960.0
203	D15	B	2590.0	-949.5	530	Y27	A	8425.0	821.0	1068	Y564	A	-5025.0	821.0
204	TOUT15	B	2660.0	-949.5	531	Y28	A	8400.0	960.0	1069	Y565	A	-5050.0	960.0
205	D16	B	2730.0	-949.5	532	Y29	A	8375.0	821.0	1070	Y566	A	-5075.0	821.0
206	TOUT16	B	2800.0	-949.5	533	Y30	A	8350.0	960.0	1071	Y567	A	-5100.0	960.0
207	D17	B	2870.0	-949.5	534	Y31	A	8325.0	821.0	1072	Y568	A	-5125.0	821.0
208	TOUT17	B	2940.0	-949.5	535	Y32	A	8300.0	960.0	1073	Y569	A	-5150.0	960.0

表 2 - 1 PAD 配置 ( 4/8 )

Pad Type: Bump size X = 40 μm, Y = 125 μm					
Pad Pitch 70 μm			Bump		
Pad No.	Pad Name	Type	X [μm]	Y [μm]	
209	PVSS	B	3010.0	-949.5	
210	TGOE1S	B	3080.0	-949.5	
211	TGOE2S	B	3150.0	-949.5	
212	TGCLK	B	3220.0	-949.5	
213	TGSTB	B	3290.0	-949.5	
214	TRL	B	3360.0	-949.5	
215	PVSS	B	3430.0	-949.5	
216	SI	B	3500.0	-949.5	
217	PVCCIO	B	3570.0	-949.5	
218	SCL	B	3640.0	-949.5	
219	TDELAY0	B	3710.0	-949.5	
220	CS	B	3780.0	-949.5	
221	TDELAY1	B	3850.0	-949.5	
222	RESET	B	3920.0	-949.5	
223	TDELAY2	B	3990.0	-949.5	
224	RS	B	4060.0	-949.5	
225	TSTVIHL	B	4130.0	-949.5	
226	WR	B	4200.0	-949.5	
227	TSTRST	B	4270.0	-949.5	
228	RD	B	4340.0	-949.5	
229	VSYNC	B	4410.0	-949.5	
230	HSYNC	B	4480.0	-949.5	
231	DOTCLK	B	4550.0	-949.5	
232	PSX	B	4620.0	-949.5	
233	PVCCIO	B	4690.0	-949.5	
234	REGSEL0	B	4760.0	-949.5	
235	REGSEL1	B	4830.0	-949.5	
236	C86	B	4900.0	-949.5	
237	DTX1	B	4970.0	-949.5	
238	PVCCIO	B	5040.0	-949.5	
239	DTX2	B	5110.0	-949.5	
240	RGB DTX2	B	5180.0	-949.5	
241	DTX0	B	5250.0	-949.5	
242	RGB DTX1	B	5320.0	-949.5	
243	PVCCIO	B	5390.0	-949.5	
244	TWPNL	B	5460.0	-949.5	
245	IF SHARE	B	5530.0	-949.5	
246	PVSS	B	5600.0	-949.5	
247	VSTBY	B	5670.0	-949.5	
248	VCCIO	B	5740.0	-949.5	
249	VCCIO	B	5810.0	-949.5	
250	VCCIO	B	5880.0	-949.5	
251	VCCIO	B	5950.0	-949.5	
252	VCCIO	B	6020.0	-949.5	
253	PVDC	B	6090.0	-949.5	
254	CONTACT1	B	6160.0	-949.5	
255	CONTACT2	B	6230.0	-949.5	
256	Dummy	B	6300.0	-949.5	
257	Dummy	B	6370.0	-949.5	
258	Dummy	B	6440.0	-949.5	
259	Dummy	B	6510.0	-949.5	
260	Dummy	B	6580.0	-949.5	
261	Dummy	B	6650.0	-949.5	
262	Dummy	B	6720.0	-949.5	
263	Dummy	B	6790.0	-949.5	
264	Dummy	B	6860.0	-949.5	
265	Dummy	B	6930.0	-949.5	
266	Dummy	B	7000.0	-949.5	
267	Dummy	B	7070.0	-949.5	
268	Dummy	B	7140.0	-949.5	
269	Dummy	B	7210.0	-949.5	
270	Dummy	B	7280.0	-949.5	
271	Dummy	B	7350.0	-949.5	
272	Dummy	B	7420.0	-949.5	
273	Dummy	B	7490.0	-949.5	
274	Dummy	B	7560.0	-949.5	
275	Dummy	B	7630.0	-949.5	

Pad Type: Size X = 25 μm, Y = 104 μm					
Gate Outputs 25 μm pitch 十層					
Pad No.	Pad Name	Bump	X [μm]	Y [μm]	
536	Y33	A	8275.0	821.0	
537	Y34	A	8250.0	960.0	
538	Y35	A	8225.0	821.0	
539	Y36	A	8200.0	960.0	
540	Y37	A	8175.0	821.0	
541	Y38	A	8150.0	960.0	
542	Y39	A	8125.0	821.0	
543	Y40	A	8100.0	960.0	
544	Y41	A	8075.0	821.0	
545	Y42	A	8050.0	960.0	
546	Y43	A	8025.0	821.0	
547	Y44	A	8000.0	960.0	
548	Y45	A	7975.0	821.0	
549	Y46	A	7950.0	960.0	
550	Y47	A	7925.0	821.0	
551	Y48	A	7900.0	960.0	
552	Y49	A	7875.0	821.0	
553	Y50	A	7850.0	960.0	
554	Y51	A	7825.0	821.0	
555	Y52	A	7800.0	960.0	
556	Y53	A	7775.0	821.0	
557	Y54	A	7750.0	960.0	
558	Y55	A	7725.0	821.0	
559	Y56	A	7700.0	960.0	
560	Y57	A	7675.0	821.0	
561	Y58	A	7650.0	960.0	
562	Y59	A	7625.0	821.0	
563	Y60	A	7600.0	960.0	
564	Y61	A	7575.0	821.0	
565	Y62	A	7550.0	960.0	
566	Y63	A	7525.0	821.0	
567	Y64	A	7500.0	960.0	
568	Y65	A	7475.0	821.0	
569	Y66	A	7450.0	960.0	
570	Y67	A	7425.0	821.0	
571	Y68	A	7400.0	960.0	
572	Y69	A	7375.0	821.0	
573	Y70	A	7350.0	960.0	
574	Y71	A	7325.0	821.0	
575	Y72	A	7300.0	960.0	
576	Y73	A	7275.0	821.0	
577	Y74	A	7250.0	960.0	
578	Y75	A	7225.0	821.0	
579	Y76	A	7200.0	960.0	
580	Y77	A	7175.0	821.0	
581	Y78	A	7150.0	960.0	
582	Y79	A	7125.0	821.0	
583	Y80	A	7100.0	960.0	
584	Y81	A	7075.0	821.0	
585	Y82	A	7050.0	960.0	
586	Y83	A	7025.0	821.0	
587	Y84	A	7000.0	960.0	
588	Y85	A	6975.0	821.0	
589	Y86	A	6950.0	960.0	
590	Y87	A	6925.0	821.0	
591	Y88	A	6900.0	960.0	
592	Y89	A	6875.0	821.0	
593	Y90	A	6850.0	960.0	
594	Y91	A	6825.0	821.0	
595	Y92	A	6800.0	960.0	
596	Y93	A	6775.0	821.0	
597	Y94	A	6750.0	960.0	
598	Y95	A	6725.0	821.0	
599	Y96	A	6700.0	960.0	
600	Y97	A	6675.0	821.0	
601	Y98	A	6650.0	960.0	
602	Y99	A	6625.0	821.0	

Pad Type: Size X = 25 μm, Y = 104 μm					
Gate Outputs 25 μm pitch 十層					
Pad No.	Pad Name	Bump	X [μm]	Y [μm]	
1074	Y570	A	-5175.0	821.0	
1075	Y571	A	-5200.0	960.0	
1076	Y572	A	-5225.0	821.0	
1077	Y573	A	-5250.0	960.0	
1078	Y574	A	-5275.0	821.0	
1079	Y575	A	-5300.0	960.0	
1080	Y576	A	-5325.0	821.0	
1081	Y577	A	-5350.0	960.0	
1082	Y578	A	-5375.0	821.0	
1083	Y579	A	-5400.0	960.0	
1084	Y580	A	-5425.0	821.0	
1085	Y581	A	-5450.0	960.0	
1086	Y582	A	-5475.0	821.0	
1087	Y583	A	-5500.0	960.0	
1088	Y584	A	-5525.0	821.0	
1089	Y585	A	-5550.0	960.0	
1090	Y586	A	-5575.0	821.0	
1091	Y587	A	-5600.0	960.0	
1092	Y588	A	-5625.0	821.0	
1093	Y589	A	-5650.0	960.0	
1094	Y590	A	-5675.0	821.0	
1095	Y591	A	-5700.0	960.0	
1096	Y592	A	-5725.0	821.0	
1097	Y593	A	-5750.0	960.0	
1098	Y594	A	-5775.0	821.0	
1099	Y595	A	-5800.0	960.0	
1100	Y596	A	-5825.0	821.0	
1101	Y597	A	-5850.0	960.0	
1102	Y598	A	-5875.0	821.0	
1103	Y599	A	-5900.0	960.0	
1104	Y500	A	-5925.0	821.0	
1105	Y601	A	-5950.0	960.0	
1106	Y602	A	-5975.0	821.0	
1107	Y603	A	-6000.0	960.0	
1108	Y604	A	-6025.0	821.0	
1109	Y605	A	-6050.0	960.0	
1110	Y606	A	-6075.0	821.0	
1111	Y607	A	-6100.0	960.0	
1112	Y608	A	-6125.0	821.0	
1113	Y609	A	-6150.0	960.0	
1114	Y610	A	-6175.0	821.0	
1115	Y611	A	-6200.0	960.0	
1116	Y612	A	-6225.0	821.0	
1117	Y613	A	-6250.0	960.0	
1118	Y614	A	-6275.0	821.0	
1119	Y615	A	-6300.0	960.0	
1120	Y616	A	-6325.0	821.0	
1121	Y617	A	-6350.0	960.0	
1122	Y618	A	-6375.0	821.0	
1123	Y619	A	-6400.0	960.0	
1124	Y620	A	-6425.0	821.0	
1125	Y621	A	-6450.0	960.0	
1126	Y622	A	-6475.0	821.0	
1127	Y623	A	-6500.0	960.0	
1128	Y624	A	-6525.0	821.0	
1129	Y625	A	-6550.0	960.0	
1130	Y626	A	-6575.0	821.0	
1131	Y627	A	-6600.0	960.0	
1132	Y628	A	-6625.0	821.0	
1133	Y629	A	-6650.0	960.0	
1134	Y630	A	-6675.0	821.0	
1135	Y631	A	-6700.0	960.0	
1136	Y632	A	-6725.0	821.0	
1137	Y633	A	-6750.0	960.0	
1138	Y634	A	-6775.0	821.0	
1139	Y635	A	-6800.0	960.0	
1140	Y636	A	-6825.0	821.0	

表 2 - 1 PAD 配置 ( 5/8 )

Pad Type: Bump size X = 40 μm, Y = 125 μm				
Pad Pitch 70 μm				
Pad No.	Pad Name	Type	Bump X [μm]	Y [μm]
276	Dummy	B	7700.0	-949.5
277	Dummy	B	7770.0	-949.5
278	Dummy	B	7840.0	-949.5
279	Dummy	B	7910.0	-949.5
280	Dummy	B	7980.0	-949.5
281	Dummy	B	8050.0	-949.5
282	Dummy	B	8120.0	-949.5
283	Dummy	B	8190.0	-949.5
284	Dummy	B	8260.0	-949.5
285	Dummy	B	8330.0	-949.5
286	Dummy	B	8400.0	-949.5
287	Dummy	B	8470.0	-949.5
288	Dummy	B	8540.0	-949.5
289	Dummy	B	8610.0	-949.5
290	CONTACT3	B	8680.0	-949.5
291	CONTACT4	B	8750.0	-949.5
292	VGH	B	8820.0	-949.5
293	VGH	B	8890.0	-949.5
294	VGH	B	8960.0	-949.5
295	VGH	B	9030.0	-949.5
296	VGH	B	9100.0	-949.5
297	VGH	B	9170.0	-949.5
298	VGH	B	9240.0	-949.5
299	C21+	B	9310.0	-949.5
300	C21+	B	9380.0	-949.5
301	C21+	B	9450.0	-949.5
302	C21-	B	9520.0	-949.5
303	C21-	B	9590.0	-949.5
304	C21-	B	9660.0	-949.5
305	C22+	B	9730.0	-949.5
306	C22+	B	9800.0	-949.5
307	C22+	B	9870.0	-949.5
308	C22-	B	9940.0	-949.5
309	C22-	B	10010.0	-949.5
310	C22-	B	10080.0	-949.5
311	C23+	B	10150.0	-949.5
312	C23+	B	10220.0	-949.5
313	C23+	B	10290.0	-949.5
314	C23-	B	10360.0	-949.5
315	C23-	B	10430.0	-949.5
316	C23-	B	10500.0	-949.5
317	VGL	B	10570.0	-949.5
318	VGL	B	10640.0	-949.5
319	VGL	B	10710.0	-949.5
320	VGL	B	10780.0	-949.5
321	VGL	B	10850.0	-949.5
322	VGL	B	10920.0	-949.5
323	VGL	B	10990.0	-949.5
324	VGL	B	11060.0	-949.5
325	VGL	B	11130.0	-949.5
326	VGL	B	11200.0	-949.5
327	Dummy	B	11270.0	-949.5
-	Alignment Mar	-	11675.0	-950.0

Pad Type: Size X = 25 μm, Y = 104 μm				
Gate Outputs 25 μm pitch 十層				
Pad No.	Pad Name	Bump	X [μm]	Y [μm]
603	Y100	A	6600.0	960.0
604	Y101	A	6575.0	821.0
605	Y102	A	6550.0	960.0
606	Y103	A	6525.0	821.0
607	Y104	A	6500.0	960.0
608	Y105	A	6475.0	821.0
609	Y106	A	6450.0	960.0
610	Y107	A	6425.0	821.0
611	Y108	A	6400.0	960.0
612	Y109	A	6375.0	821.0
613	Y110	A	6350.0	960.0
614	Y111	A	6325.0	821.0
615	Y112	A	6300.0	960.0
616	Y113	A	6275.0	821.0
617	Y114	A	6250.0	960.0
618	Y115	A	6225.0	821.0
619	Y116	A	6200.0	960.0
620	Y117	A	6175.0	821.0
621	Y118	A	6150.0	960.0
622	Y119	A	6125.0	821.0
623	Y120	A	6100.0	960.0
624	Y121	A	6075.0	821.0
625	Y122	A	6050.0	960.0
626	Y123	A	6025.0	821.0
627	Y124	A	6000.0	960.0
628	Y125	A	5975.0	821.0
629	Y126	A	5950.0	960.0
630	Y127	A	5925.0	821.0
631	Y128	A	5900.0	960.0
632	Y129	A	5875.0	821.0
633	Y130	A	5850.0	960.0
634	Y131	A	5825.0	821.0
635	Y132	A	5800.0	960.0
636	Y133	A	5775.0	821.0
637	Y134	A	5750.0	960.0
638	Y135	A	5725.0	821.0
639	Y136	A	5700.0	960.0
640	Y137	A	5675.0	821.0
641	Y138	A	5650.0	960.0
642	Y139	A	5625.0	821.0
643	Y140	A	5600.0	960.0
644	Y141	A	5575.0	821.0
645	Y142	A	5550.0	960.0
646	Y143	A	5525.0	821.0
647	Y144	A	5500.0	960.0
648	Y145	A	5475.0	821.0
649	Y146	A	5450.0	960.0
650	Y147	A	5425.0	821.0
651	Y148	A	5400.0	960.0
652	Y149	A	5375.0	821.0
653	Y150	A	5350.0	960.0
654	Y151	A	5325.0	821.0
655	Y152	A	5300.0	960.0
656	Y153	A	5275.0	821.0
657	Y154	A	5250.0	960.0
658	Y155	A	5225.0	821.0
659	Y156	A	5200.0	960.0
660	Y157	A	5175.0	821.0
661	Y158	A	5150.0	960.0
662	Y159	A	5125.0	821.0
663	Y160	A	5100.0	960.0
664	Y161	A	5075.0	821.0
665	Y162	A	5050.0	960.0
666	Y163	A	5025.0	821.0
667	Y164	A	5000.0	960.0
668	Y165	A	4975.0	821.0

Pad Type: Size X = 25 μm, Y = 104 μm				
Gate Outputs 25 μm pitch 十層				
Pad No.	Pad Name	Bump	X [μm]	Y [μm]
1141	Y637	A	-6850.0	960.0
1142	Y638	A	-6875.0	821.0
1143	Y639	A	-6900.0	960.0
1144	Y640	A	-6925.0	821.0
1145	Y641	A	-6950.0	960.0
1146	Y642	A	-6975.0	821.0
1147	Y643	A	-7000.0	960.0
1148	Y644	A	-7025.0	821.0
1149	Y645	A	-7050.0	960.0
1150	Y646	A	-7075.0	821.0
1151	Y647	A	-7100.0	960.0
1152	Y648	A	-7125.0	821.0
1153	Y649	A	-7150.0	960.0
1154	Y650	A	-7175.0	821.0
1155	Y651	A	-7200.0	960.0
1156	Y652	A	-7225.0	821.0
1157	Y653	A	-7250.0	960.0
1158	Y654	A	-7275.0	821.0
1159	Y655	A	-7300.0	960.0
1160	Y656	A	-7325.0	821.0
1161	Y657	A	-7350.0	960.0
1162	Y658	A	-7375.0	821.0
1163	Y659	A	-7400.0	960.0
1164	Y660	A	-7425.0	821.0
1165	Y661	A	-7450.0	960.0
1166	Y662	A	-7475.0	821.0
1167	Y663	A	-7500.0	960.0
1168	Y664	A	-7525.0	821.0
1169	Y665	A	-7550.0	960.0
1170	Y666	A	-7575.0	821.0
1171	Y667	A	-7600.0	960.0
1172	Y668	A	-7625.0	821.0
1173	Y669	A	-7650.0	960.0
1174	Y670	A	-7675.0	821.0
1175	Y671	A	-7700.0	960.0
1176	Y672	A	-7725.0	821.0
1177	Y673	A	-7750.0	960.0
1178	Y674	A	-7775.0	821.0
1179	Y675	A	-7800.0	960.0
1180	Y676	A	-7825.0	821.0
1181	Y677	A	-7850.0	960.0
1182	Y678	A	-7875.0	821.0
1183	Y679	A	-7900.0	960.0
1184	Y680	A	-7925.0	821.0
1185	Y681	A	-7950.0	960.0
1186	Y682	A	-7975.0	821.0
1187	Y683	A	-8000.0	960.0
1188	Y684	A	-8025.0	821.0
1189	Y685	A	-8050.0	960.0
1190	Y686	A	-8075.0	821.0
1191	Y687	A	-8100.0	960.0
1192	Y688	A	-8125.0	821.0
1193	Y689	A	-8150.0	960.0
1194	Y690	A	-8175.0	821.0
1195	Y691	A	-8200.0	960.0
1196	Y692	A	-8225.0	821.0
1197	Y693	A	-8250.0	960.0
1198	Y694	A	-8275.0	821.0
1199	Y695	A	-8300.0	960.0
1200	Y696	A	-8325.0	821.0
1201	Y697	A	-8350.0	960.0
1202	Y698	A	-8375.0	821.0
1203	Y699	A	-8400.0	960.0
1204	Y700	A	-8425.0	821.0
1205	Y701	A	-8450.0	960.0
1206	Y702	A	-8475.0	821.0

表 2 - 1 PAD 配置 ( 6/8 )

Pad Type: Size X = 25 μm, Y = 104 μm Gate Outputs 25 μm pitch 十層					Pad Type: Size X = 25 μm, Y = 104 μm Gate Outputs 25 μm pitch 十層				
Pad No.	Pad Name	Bump	X [μm]	Y [μm]	Pad No.	Pad Name	Bump	X [μm]	Y [μm]
669	Y166	A	4950.0	960.0	1207	Y703	A	-8500.0	960.0
670	Y167	A	4925.0	821.0	1208	Y704	A	-8525.0	821.0
671	Y168	A	4900.0	960.0	1209	Y705	A	-8550.0	960.0
672	Y169	A	4875.0	821.0	1210	Y706	A	-8575.0	821.0
673	Y170	A	4850.0	960.0	1211	Y707	A	-8600.0	960.0
674	Y171	A	4825.0	821.0	1212	Y708	A	-8625.0	821.0
675	Y172	A	4800.0	960.0	1213	Y709	A	-8650.0	960.0
676	Y173	A	4775.0	821.0	1214	Y710	A	-8675.0	821.0
677	Y174	A	4750.0	960.0	1215	Y711	A	-8700.0	960.0
678	Y175	A	4725.0	821.0	1216	Y712	A	-8725.0	821.0
679	Y176	A	4700.0	960.0	1217	Y713	A	-8750.0	960.0
680	Y177	A	4675.0	821.0	1218	Y714	A	-8775.0	821.0
681	Y178	A	4650.0	960.0	1219	Y715	A	-8800.0	960.0
682	Y179	A	4625.0	821.0	1220	Y716	A	-8825.0	821.0
683	Y180	A	4600.0	960.0	1221	Y717	A	-8850.0	960.0
684	Y181	A	4575.0	821.0	1222	Y718	A	-8875.0	821.0
685	Y182	A	4550.0	960.0	1223	Y719	A	-8900.0	960.0
686	Y183	A	4525.0	821.0	1224	Y720	A	-8925.0	821.0
687	Y184	A	4500.0	960.0	1225	Dummy	A	-8950.0	960.0
688	Y185	A	4475.0	821.0	1226	Dummy	A	-8975.0	821.0
689	Y186	A	4450.0	960.0	1227	Dummy	A	-9000.0	960.0
690	Y187	A	4425.0	821.0	1228	Dummy	A	-9025.0	821.0
691	Y188	A	4400.0	960.0	1229	Dummy	A	-9050.0	960.0
692	Y189	A	4375.0	821.0	1230	Dummy	A	-9075.0	821.0
693	Y190	A	4350.0	960.0	1231	Dummy	A	-9100.0	960.0
694	Y191	A	4325.0	821.0	1232	Dummy	A	-9125.0	821.0
695	Y192	A	4300.0	960.0	1233	G160	A	-9150.0	960.0
696	Y193	A	4275.0	821.0	1234	G159	A	-9175.0	821.0
697	Y194	A	4250.0	960.0	1235	G158	A	-9200.0	960.0
698	Y195	A	4225.0	821.0	1236	G157	A	-9225.0	821.0
699	Y196	A	4200.0	960.0	1237	G156	A	-9250.0	960.0
700	Y197	A	4175.0	821.0	1238	G155	A	-9275.0	821.0
701	Y198	A	4150.0	960.0	1239	G154	A	-9300.0	960.0
702	Y199	A	4125.0	821.0	1240	G153	A	-9325.0	821.0
703	Y200	A	4100.0	960.0	1241	G152	A	-9350.0	960.0
704	Y201	A	4075.0	821.0	1242	G151	A	-9375.0	821.0
705	Y202	A	4050.0	960.0	1243	G150	A	-9400.0	960.0
706	Y203	A	4025.0	821.0	1244	G149	A	-9425.0	821.0
707	Y204	A	4000.0	960.0	1245	G148	A	-9450.0	960.0
708	Y205	A	3975.0	821.0	1246	G147	A	-9475.0	821.0
709	Y206	A	3950.0	960.0	1247	G146	A	-9500.0	960.0
710	Y207	A	3925.0	821.0	1248	G145	A	-9525.0	821.0
711	Y208	A	3900.0	960.0	1249	G144	A	-9550.0	960.0
712	Y209	A	3875.0	821.0	1250	G143	A	-9575.0	821.0
713	Y210	A	3850.0	960.0	1251	G142	A	-9600.0	960.0
714	Y211	A	3825.0	821.0	1252	G141	A	-9625.0	821.0
715	Y212	A	3800.0	960.0	1253	G140	A	-9650.0	960.0
716	Y213	A	3775.0	821.0	1254	G139	A	-9675.0	821.0
717	Y214	A	3750.0	960.0	1255	G138	A	-9700.0	960.0
718	Y215	A	3725.0	821.0	1256	G137	A	-9725.0	821.0
719	Y216	A	3700.0	960.0	1257	G136	A	-9750.0	960.0
720	Y217	A	3675.0	821.0	1258	G135	A	-9775.0	821.0
721	Y218	A	3650.0	960.0	1259	G134	A	-9800.0	960.0
722	Y219	A	3625.0	821.0	1260	G133	A	-9825.0	821.0
723	Y220	A	3600.0	960.0	1261	G132	A	-9850.0	960.0
724	Y221	A	3575.0	821.0	1262	G131	A	-9875.0	821.0
725	Y222	A	3550.0	960.0	1263	G130	A	-9900.0	960.0
726	Y223	A	3525.0	821.0	1264	G129	A	-9925.0	821.0
727	Y224	A	3500.0	960.0	1265	G128	A	-9950.0	960.0
728	Y225	A	3475.0	821.0	1266	G127	A	-9975.0	821.0
729	Y226	A	3450.0	960.0	1267	G126	A	-10000.0	960.0
730	Y227	A	3425.0	821.0	1268	G125	A	-10025.0	821.0

表 2 - 1 PAD 配置 (7/8)

Pad Type: Size X = 25 μm, Y = 104 μm Gate Outputs 25 μm pitch 千層					Pad Type: Size X = 25 μm, Y = 104 μm Gate Outputs 25 μm pitch 千層				
Pad No.	Pad Name	Bump	X [μm]	Y [μm]	Pad No.	Pad Name	Bump	X [μm]	Y [μm]
731	Y228	A	3400.0	960.0	1269	G124	A	-10050.0	960.0
732	Y229	A	3375.0	821.0	1270	G123	A	-10075.0	821.0
733	Y230	A	3350.0	960.0	1271	G122	A	-10100.0	960.0
734	Y231	A	3325.0	821.0	1272	G121	A	-10125.0	821.0
735	Y232	A	3300.0	960.0	1273	G120	A	-10150.0	960.0
736	Y233	A	3275.0	821.0	1274	G119	A	-10175.0	821.0
737	Y234	A	3250.0	960.0	1275	G118	A	-10200.0	960.0
738	Y235	A	3225.0	821.0	1276	G117	A	-10225.0	821.0
739	Y236	A	3200.0	960.0	1277	G116	A	-10250.0	960.0
740	Y237	A	3175.0	821.0	1278	G115	A	-10275.0	821.0
741	Y238	A	3150.0	960.0	1279	G114	A	-10300.0	960.0
742	Y239	A	3125.0	821.0	1280	G113	A	-10325.0	821.0
743	Y240	A	3100.0	960.0	1281	G112	A	-10350.0	960.0
744	Y241	A	3075.0	821.0	1282	G111	A	-10375.0	821.0
745	Y242	A	3050.0	960.0	1283	G110	A	-10400.0	960.0
746	Y243	A	3025.0	821.0	1284	G109	A	-10425.0	821.0
747	Y244	A	3000.0	960.0	1285	G108	A	-10450.0	960.0
748	Y245	A	2975.0	821.0	1286	G107	A	-10475.0	821.0
749	Y246	A	2950.0	960.0	1287	G106	A	-10500.0	960.0
750	Y247	A	2925.0	821.0	1288	G105	A	-10525.0	821.0
751	Y248	A	2900.0	960.0	1289	G104	A	-10550.0	960.0
752	Y249	A	2875.0	821.0	1290	G103	A	-10575.0	821.0
753	Y250	A	2850.0	960.0	1291	G102	A	-10600.0	960.0
754	Y251	A	2825.0	821.0	1292	G101	A	-10625.0	821.0
755	Y252	A	2800.0	960.0	1293	G100	A	-10650.0	960.0
756	Y253	A	2775.0	821.0	1294	G99	A	-10675.0	821.0
757	Y254	A	2750.0	960.0	1295	G98	A	-10700.0	960.0
758	Y255	A	2725.0	821.0	1296	G97	A	-10725.0	821.0
759	Y256	A	2700.0	960.0	1297	G96	A	-10750.0	960.0
760	Y257	A	2675.0	821.0	1298	G95	A	-10775.0	821.0
761	Y258	A	2650.0	960.0	1299	G94	A	-10800.0	960.0
762	Y259	A	2625.0	821.0	1300	G93	A	-10825.0	821.0
763	Y260	A	2600.0	960.0	1301	G92	A	-10850.0	960.0
764	Y261	A	2575.0	821.0	1302	G91	A	-10875.0	821.0
765	Y262	A	2550.0	960.0	1303	G90	A	-10900.0	960.0
766	Y263	A	2525.0	821.0	1304	G89	A	-10925.0	821.0
767	Y264	A	2500.0	960.0	1305	G88	A	-10950.0	960.0
768	Y265	A	2475.0	821.0	1306	G87	A	-10975.0	821.0
769	Y266	A	2450.0	960.0	1307	G86	A	-11000.0	960.0
770	Y267	A	2425.0	821.0	1308	G85	A	-11025.0	821.0
771	Y268	A	2400.0	960.0	1309	G84	A	-11050.0	960.0
772	Y269	A	2375.0	821.0	1310	G83	A	-11075.0	821.0
773	Y270	A	2350.0	960.0	1311	G82	A	-11100.0	960.0
774	Y271	A	2325.0	821.0	1312	G81	A	-11125.0	821.0
775	Y272	A	2300.0	960.0	1313	G80	A	-11150.0	960.0
776	Y273	A	2275.0	821.0	1314	G79	A	-11175.0	821.0
777	Y274	A	2250.0	960.0	1315	G78	A	-11200.0	960.0
778	Y275	A	2225.0	821.0	1316	G77	A	-11225.0	821.0
779	Y276	A	2200.0	960.0	1317	G76	A	-11250.0	960.0
780	Y277	A	2175.0	821.0	1318	G75	A	-11275.0	821.0
781	Y278	A	2150.0	960.0	1319	G74	A	-11300.0	960.0
782	Y279	A	2125.0	821.0	1320	G73	A	-11325.0	821.0
783	Y280	A	2100.0	960.0	1321	G72	A	-11350.0	960.0
784	Y281	A	2075.0	821.0	1322	G71	A	-11375.0	821.0
785	Y282	A	2050.0	960.0	1323	G70	A	-11400.0	960.0
786	Y283	A	2025.0	821.0	1324	G69	A	-11425.0	821.0
787	Y284	A	2000.0	960.0	1325	G68	A	-11450.0	960.0
788	Y285	A	1975.0	821.0	1326	G67	A	-11475.0	821.0
789	Y286	A	1950.0	960.0	1327	G66	A	-11500.0	960.0
790	Y287	A	1925.0	821.0	1328	G65	A	-11525.0	821.0
791	Y288	A	1900.0	960.0	1329	G64	A	-11550.0	960.0
792	Y289	A	1875.0	821.0	1330	G63	A	-11575.0	821.0
793	Y290	A	1850.0	960.0	1331	G62	A	-11600.0	960.0
794	Y291	A	1825.0	821.0	1332	G61	A	-11625.0	821.0
795	Y292	A	1800.0	960.0	1333	G60	A	-11650.0	960.0
796	Y293	A	1775.0	821.0	1334	Dummy	A	-11675.0	821.0
797	Y294	A	1750.0	960.0	1335	Dummy	A	-11700.0	960.0
798	Y295	A	1725.0	821.0	1336	Dummy	A	-11859.5	960.0
799	Y296	A	1700.0	960.0	-	Alignment Mark	-	-11949.5	960.0

表 2 - 1 PAD 配置 ( 8/8 )

Pad Type: Size X = 25 μm, Y = 104 μm				
Gate Outputs 25 μm pitch 十属				
PAD No.	PAD NAME	BUMP	X [μm]	Y [μm]
800	Y297	A	1675.0	821.0
801	Y298	A	1650.0	960.0
802	Y299	A	1625.0	821.0
803	Y300	A	1600.0	960.0
804	Y301	A	1575.0	821.0
805	Y302	A	1550.0	960.0
806	Y303	A	1525.0	821.0
807	Y304	A	1500.0	960.0
808	Y305	A	1475.0	821.0
809	Y306	A	1450.0	960.0
810	Y307	A	1425.0	821.0
811	Y308	A	1400.0	960.0
812	Y309	A	1375.0	821.0
813	Y310	A	1350.0	960.0
814	Y311	A	1325.0	821.0
815	Y312	A	1300.0	960.0
816	Y313	A	1275.0	821.0
817	Y314	A	1250.0	960.0
818	Y315	A	1225.0	821.0
819	Y316	A	1200.0	960.0
820	Y317	A	1175.0	821.0
821	Y318	A	1150.0	960.0
822	Y319	A	1125.0	821.0
823	Y320	A	1100.0	960.0
824	Y321	A	1075.0	821.0
825	Y322	A	1050.0	960.0
826	Y323	A	1025.0	821.0
827	Y324	A	1000.0	960.0
828	Y325	A	975.0	821.0
829	Y326	A	950.0	960.0
830	Y327	A	925.0	821.0
831	Y328	A	900.0	960.0
832	Y329	A	875.0	821.0
833	Y330	A	850.0	960.0
834	Y331	A	825.0	821.0
835	Y332	A	800.0	960.0
836	Y333	A	775.0	821.0
837	Y334	A	750.0	960.0
838	Y335	A	725.0	821.0
839	Y336	A	700.0	960.0
840	Y337	A	675.0	821.0
841	Y338	A	650.0	960.0
842	Y339	A	625.0	821.0
843	Y340	A	600.0	960.0
844	Y341	A	575.0	821.0
845	Y342	A	550.0	960.0
846	Y343	A	525.0	821.0
847	Y344	A	500.0	960.0
848	Y345	A	475.0	821.0
849	Y346	A	450.0	960.0
850	Y347	A	425.0	821.0
851	Y348	A	400.0	960.0
852	Y349	A	375.0	821.0
853	Y350	A	350.0	960.0
854	Y351	A	325.0	821.0
855	Y352	A	300.0	960.0
856	Y353	A	275.0	821.0
857	Y354	A	250.0	960.0
858	Y355	A	225.0	821.0
859	Y356	A	200.0	960.0
860	Y357	A	175.0	821.0
861	Y358	A	150.0	960.0
862	Y359	A	125.0	821.0
863	Y360	A	100.0	960.0
864	Dummy	A	75.0	821.0

Pad Type: Size X = 25 μm, Y = 104 μm				
Gate Outputs 25 μm pitch 十属				
PAD No.	PAD NAME	BUMP	X [μm]	Y [μm]
1337	Dummy	A	-12039.5	960.0
1338	Dummy	A	-12000.0	761.0
1339	Dummy	A	-11861.0	736.0
1340	G59	A	-12000.0	711.0
1341	G58	A	-11861.0	686.0
1342	G57	A	-12000.0	661.0
1343	G56	A	-11861.0	636.0
1344	G55	A	-12000.0	611.0
1345	G54	A	-11861.0	586.0
1346	G53	A	-12000.0	561.0
1347	G52	A	-11861.0	536.0
1348	G51	A	-12000.0	511.0
1349	G50	A	-11861.0	486.0
1350	G49	A	-12000.0	461.0
1351	G48	A	-11861.0	436.0
1352	G47	A	-12000.0	411.0
1353	G46	A	-11861.0	386.0
1354	G45	A	-12000.0	361.0
1355	G44	A	-11861.0	336.0
1356	G43	A	-12000.0	311.0
1357	G42	A	-11861.0	286.0
1358	G41	A	-12000.0	261.0
1359	G40	A	-11861.0	236.0
1360	G39	A	-12000.0	211.0
1361	G38	A	-11861.0	186.0
1362	G37	A	-12000.0	161.0
1363	G36	A	-11861.0	136.0
1364	G35	A	-12000.0	111.0
1365	G34	A	-11861.0	86.0
1366	G33	A	-12000.0	61.0
1367	G32	A	-11861.0	36.0
1368	G31	A	-12000.0	11.0
1369	G30	A	-11861.0	-14.0
1370	G29	A	-12000.0	-39.0
1371	G28	A	-11861.0	-64.0
1372	G27	A	-12000.0	-89.0
1373	G26	A	-11861.0	-114.0
1374	G25	A	-12000.0	-139.0
1375	G24	A	-11861.0	-164.0
1376	G23	A	-12000.0	-189.0
1377	G22	A	-11861.0	-214.0
1378	G21	A	-12000.0	-239.0
1379	G20	A	-11861.0	-264.0
1380	G19	A	-12000.0	-289.0
1381	G18	A	-11861.0	-314.0
1382	G17	A	-12000.0	-339.0
1383	G160	A	-11861.0	-364.0
1384	G15	A	-12000.0	-389.0
1385	G14	A	-11861.0	-414.0
1386	G13	A	-12000.0	-439.0
1387	G12	A	-11861.0	-464.0
1388	G11	A	-12000.0	-489.0
1389	G10	A	-11861.0	-514.0
1390	G9	A	-12000.0	-539.0
1391	G8	A	-11861.0	-564.0
1392	G7	A	-12000.0	-589.0
1393	G6	A	-11861.0	-614.0
1394	G5	A	-12000.0	-639.0
1395	G4	A	-11861.0	-664.0
1396	G3	A	-12000.0	-689.0
1397	G2	A	-11861.0	-714.0
1398	G1	A	-12000.0	-739.0
1399	G0	A	-11861.0	-764.0
1400	Dummy	A	-12000.0	-789.0
1401	Dummy	A	-11861.0	-814.0
1402	Dummy	A	-12000.0	-839.0
1403	Dummy	A	-11861.0	-864.0
1404	Dummy	A	-12000.0	-889.0
1405	Dummy	A	-11861.0	-914.0
1406	Dummy	A	-12000.0	-939.0

3. 端子機能

3.1 電源系

(1/2)

端子記号	端子名	パッド No.	入出力	機能説明
V <sub>DD</sub>	ロジック電源	152 ~ 157	-	ロジック回路用電源端子です。 RV <sub>DD</sub> 端子と接続してください。
RV <sub>DD</sub>	内部ロジック電源 生成アンプ出力	146 ~ 151	-	V <sub>DD</sub> 端子と接続し、V <sub>SS</sub> との間にコンデンサを接続してください。
V <sub>CCIO</sub>	CPU インタフェース電 源	248 ~ 252	-	CPU/RGB インタフェース用の電源端子です。
V <sub>DC</sub>	DC/DC コンバータ 基準電源	120 ~ 135	-	DC/DC コンバータ用基準電源入力端子です。
V <sub>SS</sub>	グランド	100 ~ 119	-	システムのグランドに接続します。
V <sub>S</sub>	V <sub>S</sub> レギュレータ出力	55 ~ 60	-	ソース・ドライバ駆動用電源電圧調整用レギュレータ出力です。 出力される電圧は、VSSEL2-VSSEL0 レジスタにより設定されます。
V <sub>R</sub>	V <sub>R</sub> レギュレータ出力	61 ~ 65	-	DC/DC コンバータ基準電源電圧調整用レギュレータ出力です。 ゲート駆動用電源 (V <sub>GH</sub> , V <sub>GL</sub> ) 電圧の調整ができます。 電圧は、VRSEL2-VRSEL0 レジスタで設定されます。
V <sub>GM</sub>	ガンマ, VCOM D/A 用 電源出力	49 ~ 54	出力	ガンマ抵抗, VCOM D/A 用基準電源出力端子です。VSEL2-VSEL0 の設定により V <sub>GM</sub> 出力電圧を変更できます。 V <sub>SS</sub> との間にコンデンサを接続してください。
V <sub>DCI</sub>	DC/DC 用電源出力	136 ~ 145	-	V <sub>DD2</sub> , V <sub>CL</sub> 昇圧用基準電圧出力端子です。 V <sub>SS</sub> との間にコンデンサを接続してください。
V <sub>GH</sub>	DC/DC コンバータ出 力	292 ~ 298	-	DC/DC コンバータの昇圧出力 (V <sub>R</sub> × 2 ~ V <sub>R</sub> × 4) 端子です。 V <sub>R</sub> 電圧レベルが、2 ~ 4 倍昇圧されて出力されます。 V <sub>GH</sub> の昇圧段数は、VGHREF, VGHON1, VGHON0 レジスタおよび外 付けコンデンサの接続方法により選択されます。 本端子より出力される電圧レベルは、ゲート駆動用のトップ電圧と して使用されます。 V <sub>SS</sub> との間に昇圧用コンデンサを接続してください。
V <sub>DD2</sub>	DC/DC コンバータ出 力	38 ~ 47	-	DC/DC コンバータの昇圧出力 (V <sub>DCI</sub> × 2, V <sub>DCI</sub> × 3) 端子です。 V <sub>DCI</sub> 電圧レベルが、2 倍昇圧されて出力されます。 V <sub>SS</sub> との間に昇圧用コンデンサを接続してください。 V <sub>DC</sub> との間にショットキー・ダイオードを接続してください。
V <sub>GL</sub>	DC/DC コンバータ出 力	317 ~ 326	-	DC/DC コンバータの昇圧出力 (V <sub>R</sub> × -1 ~ V <sub>R</sub> × -3) 端子です。 V <sub>R</sub> 電圧レベルが、-1 ~ -3 倍昇圧されて出力されます。 V <sub>GL</sub> の昇圧段数は、VGLREF, VGLON1, VGLON0 レジスタおよび外付 けコンデンサの接続方法により選択されます。 本端子より出力される電圧レベルは、ゲート駆動用のボトム電圧と して使用されます。 V <sub>SS</sub> との間に昇圧用コンデンサとショットキー・ダイオードを接続し てください。



(2/2)

端子記号	端子名	パッド No.	入出力	機能説明
V <sub>CL</sub>	DC/DC コンバータ出力	2 ~ 5	-	DC/DC コンバータの昇圧出力 ( $V_{DCI} \times -1$ ) 端子です。 V <sub>DI0</sub> 電圧レベルが、-1 倍昇圧されて出力されます。 V <sub>CL</sub> の動作制御は VCLON レジスタにて制御可能です。 本端子より出力される電圧レベルは、VCOM 駆動回路の負側電圧出力用レギュレータの電圧として使用されます。 VCOM 駆動回路を使用しない場合は、未使用 (VCLON = 0 設定) としてください。V <sub>SS</sub> との間に昇圧用コンデンサを接続してください。
C11+, C11- C12+, C12- C21+, C21- C22+, C22- C23+, C23- C31+, C31-	昇圧用コンデンサ接続	32 ~ 37 , 26 ~ 31 , 20 ~ 25 , 14 ~ 19 , 299 ~ 301 , 302 ~ 304 , 305 ~ 307 , 308 ~ 310 , 311 ~ 313 , 314 ~ 316 , 10 ~ 13 , 6 ~ 9		DC/DC コンバータ用の昇圧用コンデンサを接続してください。 コンデンサの接続方法等詳細については、7.7 昇圧ステップ可変を参照してください。 なお、各コンデンサの容量および耐圧の推奨値は、7.10 外付けコンデンサ推奨容量を参照してください。
PV <sub>CCIO</sub>	モード設定	166, 217, 233, 238, 243	-	モード設定用プルアップ電源端子です。
PV <sub>DC</sub>	モード設定	162, 253	-	モード設定用プルアップ電源端子です。
PV <sub>SS</sub>	モード設定	164, 209, 215, 246	-	モード設定用プルダウン電源端子です。

3.2 ロジック系

(1/3)

端子記号	端子名	パッド No.	入出力	機能説明				
DTX0 ~ DTX2	CPU インタフェース バス幅選択	241, 237, 239	入力	i80/M68インタフェースのバス幅を選択する端子です。				
				DTX0	DTX1	DTX2	i80/M68パラレル	シリアル
				L	L	L	18ビット	設定禁止
				L	L	H	8ビット	設定禁止
				L	H	L	8ビット	18ビット
				L	H	H	8ビット	設定禁止
				H	L	L	16ビット	16ビット
				H	L	H	16ビット	設定禁止
				H	H	L	16ビット	設定禁止
H	H	H	16ビット	設定禁止				
RGB_DTX1, RGB_DTX2	RGB インタフェース・ バス幅選択	242, 240	入力	RGB インタフェースのバス幅を選択する端子です (CPU インタフェースは無効)。				
				RGB_DTX1	RGB_DTX2	RGB インタフェース・バス幅		
				L	L	18ビット		
				L	H	16ビット		
				H	L	16ビット		
H	H	6ビット						
PSX	CPU インタフェース モード選択	232	入力	CPU インタフェースのモードを選択します。				
				L	i80/M68 インタフェース			
H	シリアル・インタフェース							
/CS	チップ・セレクト	220	入力	チップ・セレクトに用います。/CS=Lの場合にチップがアクティブになり、コマンド操作およびデータの入出力が可能になります。				
/RESET	リセット	222	入力	/RESETをLにすると、内部が初期化されます。リセット動作は/RESET信号のレベルで実行されます。なお、電源投入時には必ずこの端子によるリセットを実行してください。 /RESETは、パルス幅を10μs以上で有効になります。				
/RD (E)	リード(イネーブル)	228	入力	i80系パラレル・データ転送選択(/RD)時には、この信号により読み出しが可能になります。この端子がLのときにデータはデータ・バスに出力されます。 M68系パラレル・データ転送選択(E)時には、この信号により書き込み/読み出しが可能になります。				
/WR (R,/W)	ライト(読み出し/ 書き込み)	226	入力	i80系パラレル・データ転送選択(/WR)時には、この信号により書き込みが可能になります。 M68系パラレル・データ転送選択(R,/W)時は、この端子によりデータ転送の方向が決定されます。 L:書き込み H:読み出し				

(2/3)

端子記号	端子名	パッド No.	入出力	機能説明															
C86	インタフェース選択	236	入力	インタフェース・モード (i80 系 CPU または M68 系 CPU) を切り替えます。 L: i80 系 CPU モードを選択 H: M68 系 CPU モードを選択															
SI	シリアル入力	216	入力	シリアル・インタフェースのデータ入力端子です。															
SCL	シリアル・クロック	218	入力	シリアル・インタフェースのクロック入力端子です。															
D0~D17	CPU インタフェース RGB インタフェース 兼用データ・バス	173, 175, 177, 179, 181, 183, 185, 187, 189, 191, 193, 195, 197, 199, 201, 203, 205, 207	入出力	18 ビット双方向データからなる端子です。															
HSYNC	水平同期信号	230	入力	RGB インタフェースの水平同期信号です。															
VSYNC	垂直同期信号	229	入力	RGB インタフェースの垂直同期信号です。															
DOTCLK	ドット・クロック	231	入力	RGB インタフェースのドット・クロック信号です。															
RS	データ/コマンド選択	224	入力	パラレル・データ転送選択時は、通常 CPU アドレス・バスの最下位ビットに接続し、データがインデックスなのか、データなのかを区別します。 RS=L: D0~D17 が、インデックスであることを示します。 RS=H: D0~D17 が、データであることを示します。															
CSTB	STB ロジック信号	172	出力	フレームに同期した信号を、インタフェース電源電圧レベル (V <sub>CCIO</sub> ) で出力します。															
RESET_SEL	リセット選択信号	165	入力	/RESET 端子入力による、レジスタ初期化のセットを選択する端子です。 H: ハード/コマンド・リセット有効 ただし、レジスタ・モード 1 またはレジスタ・モード 3 を選択した場合、E2OPC[R68]および DCDC 動作設定[R24/R257]レジスタのみハード・リセット有効 L: コマンド・リセットのみ有効															
REGSEL1, REGSEL0	レジスタ・モード選択	235, 234	入力	μPD161704A は 2 つのレジスタ・テーブルと 2 つのレジスタ初期化モードを内蔵しています。本端子の設定により、これらのモードを選択できます。 レジスタ・モードの詳細については、9. リセットを参照してください。															
				<table border="1"> <thead> <tr> <th>REGSEL1</th> <th>REGSEL0</th> <th>モード設定</th> </tr> </thead> <tbody> <tr> <td>L</td> <td>L</td> <td>レジスタ・モード 1</td> </tr> <tr> <td>L</td> <td>H</td> <td>レジスタ・モード 2</td> </tr> <tr> <td>H</td> <td>L</td> <td>レジスタ・モード 3</td> </tr> <tr> <td>H</td> <td>H</td> <td>レジスタ・モード 4</td> </tr> </tbody> </table>	REGSEL1	REGSEL0	モード設定	L	L	レジスタ・モード 1	L	H	レジスタ・モード 2	H	L	レジスタ・モード 3	H	H	レジスタ・モード 4
REGSEL1	REGSEL0	モード設定																	
L	L	レジスタ・モード 1																	
L	H	レジスタ・モード 2																	
H	L	レジスタ・モード 3																	
H	H	レジスタ・モード 4																	

端子記号	端子名	パッド No.	入出力	機能説明
IF_SHARE	データ・バス切り替え選択	245	入力	データ・バス D <sub>0</sub> ~D <sub>17</sub> を CPU アクセス用として用いるか、RGB データ入力専用として用いるかを選択します。 L : D <sub>0</sub> ~D <sub>17</sub> は CPU 専用のインタフェースになります。 H : D <sub>0</sub> ~D <sub>17</sub> は RGB 専用のデータ入力端子になります。 このモードを選択した場合は、コマンドの送信はシリアル・インタフェースのみでの対応となります(レジスタ・リード、データ・リード共に不可です)。
OSCSEL	発振信号選択	163	入力	発振信号選択端子です。 L : CR 内蔵発振回路を選択します。 H : 外付け抵抗接続発振回路を選択します。
OSCIN	発振信号	160, 161	入力	発振信号端子です。 OSCSEL = H : OSCIN 端子と OSCOUT 端子間を 36 kΩ の抵抗で接続してください。 OSCSEL = L : OSCIN, OSCOUT とともにオープンにしてください。
OSCOUT			出力	
EPEN	外付け E <sup>2</sup> PROM 有効	167	入力	外付け E <sup>2</sup> PROM が有効か無効かを選択します。 L : 外付け E <sup>2</sup> PROM が有効 H : 外付け E <sup>2</sup> PROM が無効
EDI	E <sup>2</sup> PROM インタフェース用データ入力	168	入力	E <sup>2</sup> PROM インタフェース用データ入力です。 E <sup>2</sup> PROM のデータの読み出しに使用します。 E <sup>2</sup> PROM の DOUT (データ・アウト端子) と接続します。
ECS	E <sup>2</sup> PROM インタフェース用 CS	169	出力	E <sup>2</sup> PROM インタフェース用チップ・セレクトです。 ECS = H を出力することで、E <sup>2</sup> PROM をアクティブ状態とし、その後、データを送信します。 E <sup>2</sup> PROM の CS (チップ・セレクト端子) と接続します。
ESK	E <sup>2</sup> PROM インタフェース用 CLK	170	出力	E <sup>2</sup> PROM インタフェース用 CLK です。内蔵発振器のクロックを 8 分周したものが、E <sup>2</sup> PROM に対するクロックになります。 ESK の立ち下がりで、E <sup>2</sup> PROM に対し EDO からデータを出力します。 E <sup>2</sup> PROM の CLK (シフト・クロック端子) と接続します。
EDO	E <sup>2</sup> PROM インタフェース用データ出力	171	出力	E <sup>2</sup> PROM インタフェース用データ出力です。 E <sup>2</sup> PROM にデータを出力します。E <sup>2</sup> PROM の DIN (データ・イン端子) と接続します。

3.3 ドライバ系

端子記号	端子名	パッド No.	入出力	機能説明
Y1 ~ Y720	ソース出力	502 ~ 863 , 865 ~ 1224	出力	ソ - ス出力端子です。
G0 ~ G321	ゲート出力	1399 ~ 1340, 1333 ~ 1233, 335 ~ 394, 401 ~ 501	出力	ゲート出力端子です ( G0 , G321 はダミー出力になります )。
VCOMHM	コモン・ハイ・レベル 出力	76 ~ 80	出力	< COMONM [R30] = 1 > VCOM 電圧のハイ・レベルを出力します。 DA0-DA5 [R31], MCDA0-MCDA6 [R32]に応じて電圧が変化します。 V <sub>ss</sub> との間にコンデンサを接続してください。 < COMONM [R30] = 0 > 使用しない場合はオープンにしてください。
VCOMLM	コモン・ロウ・レベル 出力	87 ~ 91	出力	< COMONM [R30] = 1 > VCOM 電圧のロウ・レベルを出力します。 DA0-DA5 [R31], MCDA0-MCDA6 [R32]に応じて電圧が変化します。 V <sub>ss</sub> との間にコンデンサを接続してください。 < COMONM [R30] = 0 > 使用しない場合はオープンにしてください。
VCOMM	VCOM 出力	66 ~ 73	出力	< COMONM [R30] = 1 > VCINM 入力に同期した VCOM 電圧を出力します。 LCD パネルのコモン端子に接続してください。 < COMONM [R30] = 0 > 使用しない場合はオープンにしてください。
VCOMINM	VCOM センタ電圧入 力	75	入力	VCOM のセンタ電圧入力端子です。 COMINM [R32] = 0 時は , VCOMINM 端子を PV <sub>ss</sub> に接続してくださ い。 < COMINM [R32] = 0 > 内部 D/A 有効 < COMINM [R32] = 1 > VCOMINM 入力電圧有効

## 3.4 テスト端子, その他

端子記号	端子名	パッド No.	入出力	機能説明
CONTACT1- CONTACT4	Bump 抵抗測定用	254, 255, 290, 291	-	Bump 抵抗測定用に使用する端子です。 CONTACT1 と 2, CONTACT3 と 4 はそれぞれ IC 内部でショートされています。使用しない場合は, オープンとしてください。
TOUT0 ~ TOUT17	テスト出力	174, 176, 178, 180, 182, 184, 186, 188, 190, 192, 194, 196, 198, 200, 202, 204, 206, 208	出力	IC がテスト・モードにあるときに使用する出力端子です。 通常はオープンとしてください。
TDELAY0- TDELAY2, TSTRTST, TSTVIHL, TOSCI, TOSCSELI	テスト入力	219, 221, 223, 227, 225, 158, 159	入力	IC がテスト・モードにあるときに使用する入力端子です。 通常はオープンまたは V <sub>SS</sub> と接続してください。
VSTBY, TWPNL	テスト入力	247, 244	入力	IC がテスト・モードにあるときに使用する入力端子です。 通常は V <sub>SS</sub> と接続してください。
TVREFR TGCLK, TGSTB, TGOE1S, TGOE2S, TRL,	テスト出力	48, 212, 213, 210, 211, 214	出力	IC がテスト・モードにあるときに使用する出力端子です。 通常はオープンとしてください。
DUMMY	ダミ -	1, 74, 81~86, 92~99, 256~289, 327~334, 395~400, 502, 503, 864, 1225~1232, 1334~1339, 1400~1406	-	ダミ - 端子です。

4. 端子の入出力回路と未使用端子の処理

各端子の入出力回路タイプと、未使用端子の処理を次に示します。

(1/2)

端子名	入力タイプ	入出力	電源系	未使用時の推奨接続方法		注
				パラレル・インタフェース時	シリアル・インタフェース時	
PSX	シュミット・トリガ	入力	V <sub>CCIO</sub>	モード設定端子です。		1
RGB_DTX1, RGB_DTX2	シュミット・トリガ	入力	V <sub>CCIO</sub>	モード設定端子です。		1
DTX0~DTX2	シュミット・トリガ	入力	V <sub>CCIO</sub>	モード設定端子です。		1
REGSEL0, REGSEL1	シュミット・トリガ +ロウ・パス・フィルタ	入力	V <sub>CCIO</sub>	モード設定端子です。		1
IF_SHARE	シュミット・トリガ	入力	V <sub>CCIO</sub>	モード設定端子です。		1
RS	シュミット・トリガ	入力	V <sub>CCIO</sub>	レジスタ設定端子です。		-
/RD(E), /WR	シュミット・トリガ	入力	V <sub>CCIO</sub>	V <sub>CCIO</sub> に接続してください (i80系インタフェース時)。	V <sub>CCIO</sub> またはV <sub>SS</sub> に接続してください。	1
C86	シュミット・トリガ	入力	V <sub>CCIO</sub>	モード設定端子です。	V <sub>CCIO</sub> またはV <sub>SS</sub> に接続してください。	1
D0~D17	シュミット・トリガ	入出力	V <sub>CCIO</sub>	-	V <sub>SS</sub> に接続してください。	-
SI, SCL	シュミット・トリガ	入力	V <sub>CCIO</sub>	V <sub>CCIO</sub> または V <sub>SS</sub> に接続してください。	-	-
HSYNC	シュミット・トリガ	入力	V <sub>CCIO</sub>	V <sub>CCIO</sub> または V <sub>SS</sub> に接続してください。		-
VSYNC	シュミット・トリガ	入力	V <sub>CCIO</sub>	V <sub>CCIO</sub> または V <sub>SS</sub> に接続してください。		-
DOTCLK	シュミット・トリガ	入力	V <sub>CCIO</sub>	V <sub>CCIO</sub> または V <sub>SS</sub> に接続してください。		-
/RESET	シュミット・トリガ +ロウ・パス・フィルタ	入力	V <sub>CCIO</sub>	電源投入時には、必ずリセットを実行してください。		-
EPEN	シュミット・トリガ	入力	V <sub>CCIO</sub>	モード設定端子です。		1
EDI	シュミット・トリガ	入力	V <sub>CCIO</sub>	V <sub>SS</sub> または V <sub>CCIO</sub> に接続してください。		-
ECS	-	出力	V <sub>CCIO</sub>	オープンにしてください。		-
ESK	-	出力	V <sub>CCIO</sub>	オープンにしてください。		-
EDO	-	出力	V <sub>CCIO</sub>	オープンにしてください。		-
CSTB	-	出力	V <sub>CCIO</sub>	オープンにしてください。		-
RESET_SEL	シュミット・トリガ	入力	V <sub>CCIO</sub>	V <sub>CCIO</sub> または V <sub>SS</sub> に接続してください		-
OSCIN	-	入力	V <sub>DC</sub>	オープンにしてください。		-
OSCOUT	-	出力	V <sub>DC</sub>	オープンにしてください。		-
OSCSEL	-	入力	V <sub>DC</sub>	モード設定端子です。		2

注1. 選択するモードによって、V<sub>CCIO</sub>またはV<sub>SS</sub>に接続してください。

2. 選択するモードによって、V<sub>DC</sub>またはV<sub>SS</sub>に接続してください。

(2/2)

端子名	入力タイプ	入出力	電源系	未使用時の推奨接続方法		注
				パラレル・インタフェース時	シリアル・インタフェース時	
Y1-Y720	-	出力	V <sub>S</sub>	オープンにしてください。		-
G0-G321	-	出力	V <sub>GH</sub> , V <sub>GL</sub>	オープンにしてください。		-
CONTACT1- CONTACT4	-	-	-	オープンにしてください。		-
TOUT0~ TOUT17	-	出力	V <sub>CCIO</sub>	オープンにしてください		-
VSTBY	-	入力	V <sub>DC</sub>	V <sub>SS</sub> に接続してください。		-
TVREFR	-	出力	V <sub>DC</sub>	オープンにしてください。		-
TWPNL	-	入力	V <sub>CCIO</sub>	V <sub>SS</sub> に接続してください。		-
TSTRST	-	入力	V <sub>CCIO</sub>	オープンまたはV <sub>SS</sub> に接続してください。		-
TSTVIHL	-	入力	V <sub>CCIO</sub>	オープンまたはV <sub>SS</sub> に接続してください。		-
TOSCI	-	入力	V <sub>DC</sub>	オープンまたはV <sub>SS</sub> に接続してください。		-
TOSCSELI	-	入力	V <sub>DC</sub>	オープンまたはV <sub>SS</sub> に接続してください。		-
TDELAY0- TDELAY2	-	入力	V <sub>CCIO</sub>	オープンまたはV <sub>SS</sub> に接続してください。		-
TGCLK, TGSTB, TGOE1S, TGOE2S, TRL	-	出力	-	オ - プンにしてください。		-

- 注1. 選択するモードによって、V<sub>CCIO</sub>またはV<sub>SS</sub>に接続してください。  
 2. 選択するモードによって、V<sub>DC</sub>またはV<sub>SS</sub>に接続してください。



5. 機能説明

5.1 CPU インタフェース

5.1.1 インタフェース・タイプの選択 (各レジスタ・モード共通)

μPD161704AはRGBインタフェース (18/16/6ビット), およびI80/M68パラレル・インタフェース (18/16/8ビット), シリアル・インタフェース (18/16ビット) によりデータを転送することが可能です。PSX, DTX0-DTX2, RGB\_DTX1, RGB\_DTX2の各端子の設定により, 次の表に示されるモードを選択できます。なお, I80/M68パラレル・インタフェースとシリアル・インタフェースは表示データRAMとレジスタへの両方の書き込みが可能です, RGBインタフェースは, 表示データRAMのみ書き換えが可能です

表 5 - 1 CPU インタフェース・モード CPU インタフェース・モード (IF\_SHARE = L)

PSX	DTX0	DTX1	DTX2	Mode	/RD (E)	/WR (R, /W)	C86	D17, D16	D15 ~ D10	D9	D8	D7 ~ D1	D0	SI, SCL					
L	L	L	L	18ビット Parallel	/RD (E)	/WR (R, /W)	C86	D17, D16	D15 ~ D10	D9	D8	D7 ~ D1	D0	Hi-Z					
	H	L	L	16ビット Parallel	/RD (E)	/WR (R, /W)	C86	Hi-Z <sup>注</sup>	D15 ~ D10	D9	D8	D7 ~ D1	D0	Hi-Z					
		H	H					D17, D16							D15 ~ D10	Hi-Z	D8	D7 ~ D1	Hi-Z
		H	L																
	L	H	8ビット Parallel	/RD (E)	/WR (R, /W)	C86	Hi-Z	Hi-Z	Hi-Z	Hi-Z	D7 ~ D1	D0	Hi-Z						
	H	L	H	L	18ビット Serial	X	X	X	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	Hi-Z	SI, SCL				
H		L	L	16ビット Serial															
上記以外					設定禁止														

備考 X : Don't care

注 Hi-Z : ハイ・インピダンス (内部にてロウ・クランプしています)

表 5 - 2 CPU インタフェース・モード CPU インタフェース・モード (IF\_SHARE = H)

PSX	RGB_D TX1	RGB_D TX2	Mode	/RD (E)	/WR (R, W)	C86	SI, SCL	D17, D16	D15~D13	D12	D11~D8	D7~D1	D0
L	X	X		/RD (E) 注2	/WR (R, W) 注2	C86	Hi-Z 注1	D17, D16	D15~D13	D12	D11~D8	D7~D1	D0
H	H	L	16 ビット	X	X	X	SI, SCL	Hi-Z	D15~D13	D12	D11~D8	D7~D1	D0
	L	H						D17, D16	D15~D13	Hi-Z	D11~D8	D7~D1	Hi-Z
	L	L	18 ビット					D17, D16	D15~D13	D12	D11~D8	D7~D1	D0
	H	H	6 ビット					Hi-Z	Hi-Z	Hi-Z	Hi-Z	D7, D6:Hi-Z D5~D1	D0
上記設定以外				設定禁止									

備考 X : Don't care

注 1. Hi-Z : ハイ・インピ - ダンス (内部にてロウ・クランプしています)

2. パラレル・インタフェース (PSX = L) にて, IF\_SHARE = H にて使用する場合, /CS, /RD(E), /WR (R, W) は非アクティブ状態にて使用してください。

### 5.1.2 データ転送モード選択

18 ビット・パラレル・インタフェースを選択した場合、1 ピクセル = 18 ビットに固定されますが、16 ビット、および 8 ビット・パラレル・インタフェースでは、1 ピクセルを 18 ビットと 16 ビットのいずれかから選択できます。

それに伴い、16 ビット、および 8 ビット・パラレル・インタフェースを選択した場合の表示 RAM へのデータ転送方法は、複数のモードから選択することが可能です。

#### 【16 ビット・パラレル・インタフェース】

<1 ピクセル = 18 ビットの場合>

16 + 2 ビットの 2 回転送 (DTX0 = H, DTX1 = H, DTX3 = H)

図 5-2 に示すように、1 ピクセル = 18 ビットのデータを 16 ビットデータと 2 ビットデータに分けて転送し、実現します。

9 + 9 ビットの 2 回転送 (DTX0 = H, DTX1 = H, DTX2 = L)

図 5-3 に示すように、1 ピクセル = 18 ビットのデータを 9 ビット・データの 2 回転送にて実現します。

<1 ピクセル = 16 ビットの場合>

16 ビット・データ転送 (DTX0 = H, DTX2 = L, DTX3 = L)

図 5-4、5-5 に示すように、1 ピクセル分の表示データを 1 回の送信で転送します。1 ピクセル・データが 16 ビットのため、表示色は 65,536 色に限定されます。

#### 【8 ビット・パラレル・インタフェース】

<1 ピクセル = 18 ビットの場合>

6 + 6 + 6 ビットの 3 回転送 (DTX0 = L, DTX1 = H, DTX2 = L)

図 5-6 に示すように、1 ピクセル = 18 ビットのデータを 6 ビット・データの 3 回転送にて実現します。

8 + 8 + 2 ビットの 3 回転送 (DTX0 = L, DTX1 = H, DTX2 = H)

図 5-7 に示すように、1 ピクセル = 18 ビットのデータを 8 ビット・データを 2 回と 2 ビット・データ 1 回の 3 回転送にて実現します。

<1 ピクセル = 16 ビットの場合>

8 + 8 ビットの 2 回転送 (DTX0 = L, DTX1 = L, DTX2 = H)

図 5-8 に示すように、1 ピクセル分の表示データを 2 回の送信で転送します。1 ピクセル・データが 16 ビットのため、表示色は 65,536 色に限定されます。

なお、μPD161704A の表示 RAM は、1 ピクセル/18 ビットで構成されていますので、1 ピクセル/16 ビット (DTX1 = 0) で使用する場合、CPU より転送されるデータ (16 ビット) では、データが不足し、不足分の 2 ビットについて補完する必要があります。

データの補完方法は、図 5-4、5-8 を参照してください。

表 5-3 各インタフェースとデータ転送方法

IF\_SHARE = L

PSX	DTX0	DTX1	DTX2	RGB_DTX1	RGB_DTX2	インタフェース・モード	1ピクセルのデータ数	1ピクセル・データの転送方式	
L	L	L	L	L/H <sup>注</sup>	L/H <sup>注</sup>	18ビット・パラレル	18ビット	18ビット転送	
		H	H			8ビット・パラレル	18ビット	8+8+2ビット3回転送	
		H	L					6+6+6ビット3回転送	
		L	H			16ビット	8+8ビット2回転送		
	H	H	H			18ビット	16+2ビット2回転送		
		H	L					9+9ビット2回転送	
		L	L			H	16ビット	16ビット転送 (D17-D10, D8-D1)	
			L			L		16ビット転送 (D15-D0)	
	H	H	L			L	16ビット・シリアル	16ビット	16ビット転送
		L	H			L	18ビット・シリアル	18ビット	18ビット転送

注 IF\_SHARE = L のとき，RGB\_DTX1 と RGB\_DTX2 設定は無効になります。

IF\_SHARE = H

PSX	DTX0	DTX1	DTX2	RGB_DTX1	RGB_DTX2	インタフェース・モード	1ピクセルのデータ数	1ピクセル・データの転送方式
H	L/H	L/H	L/H	H	L	-	16ビット	16ビット転送 (D15-D0)
				L	H			16ビット転送 (D17-D13, D11-D1)
				L	L		18ビット	18ビット転送
				H	H			6ビット3回転送

備考 シリアル・インタフェースを使わない場合，PSX = LにしてDTX0-DTX2は，“Don't care”になります。

図 5-1 バス・データと表示 RAM データの関係について  
(18 ビット・パラレル・インタフェース)

データ・バス側

18 ビット・データ																	
D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM
D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
R データ						G データ						B データ					
1 ピクセル																	

表示 RAM 側

図 5-2 バス・データと表示 RAM データの関係について  
(18 ビット RGB インタフェース)

データ・バス側

18 ビット・データ																	
D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM
D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
R データ						G データ						B データ					
1 ピクセル																	

表示 RAM 側

図 5-3 バス・データと表示 RAM データの関係について  
(1 ピクセル/18 ビット・モード , 16 ビット・パラレル・インタフェース (DTX0, 1, 2 = H, H, H))

データ・バス側

16 ビット・データ (1 バイト目)																2 ビット・データ (2 バイト目)	
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	D1	D0
RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM
D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
R データ						G データ						B データ					
1 ピクセル																	

表示 RAM 側

注意 16 ビット・パラレル・インタフェース使用時 , 2ワード目のデータD15 ~ D2は無効データとして扱われます。

図 5-4 バス・データと表示 RAM データの関係について

(1 ピクセル/18 ビット・モード, 16 ビット・パラレル・インタフェース (DTX0, 1, 2 = H, H, L の場合))

データ・バス側

9 ビット・データ (1 バイト目)									9 ビット・データ (2 バイト目)								
D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM
D <sub>17</sub>	D <sub>16</sub>	D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
R データ						G データ						B データ					
1 ピクセル																	

表示 RAM 側

図 5-5 バス・データと表示 RAM データの関係について

(1 ピクセル/16 ビット・モード, 16 ビット・パラレル・インタフェース (DTX0, 1, 2 = H, L, L))

データ・バス側

16 ビット・データ																	
D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	---	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	---
データ補完機能																	
					D <sub>15</sub>												D <sub>4</sub>
注																	
RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM	RAM
D <sub>17</sub>	D <sub>16</sub>	D <sub>15</sub>	D <sub>14</sub>	D <sub>13</sub>	D <sub>12</sub>	D <sub>11</sub>	D <sub>10</sub>	D <sub>9</sub>	D <sub>8</sub>	D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
R データ						G データ						B データ					
1 ピクセル																	


表示 RAM 側

注 16 ビット・パラレル・インタフェース使用時, 表示 RAM の D<sub>12</sub>, D<sub>0</sub> データは, バス・データの D<sub>15</sub>, D<sub>4</sub> により, それぞれ補完され, 表示 RAM に 18 ビットのデータとして書き込まれます。

図 5-6 バス・データと表示 RAM データの関係について

(1 ピクセル/16 ビット・モード, 16 ビット・パラレル・インタフェース (DTX0, 1, 2 = H, L, H の場合))

データ・バス側




表示 RAM 側

注 16 ビット・パラレル・インタフェース (DTX0, 1, 2 = H, L, H) 使用時, 表示 RAM の D12, D0 データは, バス・データの D17, D5 により, それぞれ補完され, 表示 RAM に 18 ビットのデータとして書き込まれます。

図 5-7 バス・データと表示 RAM データの関係について

(16 ビット RGB インタフェース (RGB\_DTX1, RGB\_DTX2 = H, L))

データ・バス側




表示 RAM 側

注 16 ビット・パラレル・インタフェース使用時, 表示 RAM の D12, D0 データは, バス・データの D15, D4 によりそれぞれ補完され, 表示 RAM に 18 ビットのデータとして書き込まれます。

図 5-8 バス・データと表示 RAM データの関係について  
(16 ビット RGB インタフェース (RGB\_DTX1, RGB\_DTX2 = L, H))

データ・バス側




表示 RAM 側

注 16 ビット・パラレル・インタフェース使用時，表示 RAM の D12, D0 データは，バス・データの D17, D5 よりそれぞれ補完され，表示 RAM に 18 ビットのデータとして書き込まれます。

図 5-9 バス・データと表示 RAM データの関係について  
(1 ピクセル/18 ビット・モード，8 ビット・パラレル・インタフェース (DTX0, 1, 2 = L, H, L の場合))

データ・バス側



表示 RAM 側

注意 8 ビット・パラレル・インタフェースの D7, D6 の表示データは無効データとして扱われます。



図 5-10 バス・データと表示 RAM データの関係について

(1 ピクセル/18 ビット・モード , 8 ビット・パラレル・インタフェース (DTX0, 1, 2 = L, H, H の場合))

データ・バス側

8 ビット・データ (1 バイト目)								8 ビット・データ (2 バイト目)								2 ビット・データ (3 バイト目)			
D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0	D1	D0		
RAM D17	RAM D16	RAM D15	RAM D14	RAM D13	RAM D12	RAM D11	RAM D10	RAM D9	RAM D8	RAM D7	RAM D6	RAM D5	RAM D4	RAM D3	RAM D2	RAM D1	RAM D0		
R データ						G データ						B データ							
1 ピクセル																			

表示 RAM 側

注意 3ワード目のデータD7 ~ D2の表示データは無効データとして扱われます。

図 5-11 バス・データと表示 RAM データの関係について

(1 ピクセル/16 ビット・モード , 8 ビット・パラレル・インタフェース (DTX0, 1, 2 = L, L, H の場合))

データ・バス側

8 ビット・データ (1 バイト目)								8 ビット・データ (2 バイト目)										
D7	D6	D5	D4	D3	---	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0	---	
データ補完機能																		
												D7						D4
												注						注
RAM D17	RAM D16	RAM D15	RAM D14	RAM D13	RAM D12	RAM D11	RAM D10	RAM D9	RAM D8	RAM D7	RAM D6	RAM D5	RAM D4	RAM D3	RAM D2	RAM D1	RAM D0	
R データ						G データ						B データ						
1 ピクセル																		

表示 RAM 側

注 8 ビット・パラレル・インタフェース・モード使用時, 表示 RAM の D12, D0 データは, バス・データの 1 バイト目の D7 ビット, および 2 バイト目の D4 ビットによりそれぞれ補完され, 表示 RAM に 18 ビットのデータとして書き込まれます。

図 5-12 バス・データと表示 RAM データの関係について  
(6 ビット RGB インタフェース)

データ・バス側

6 ビット・データ(1 バイト目)						6 ビット・データ(2 バイト目)						6 ビット・データ(3 バイト目)					
D5	D4	D3	D2	D1	D0	D5	D4	D3	D2	D1	D0	D5	D4	D3	D2	D1	D0
RAM D17	RAM D16	RAM D15	RAM D14	RAM D13	RAM D12	RAM D11	RAM D10	RAM D9	RAM D8	RAM D7	RAM D6	RAM D5	RAM D4	RAM D3	RAM D2	RAM D1	RAM D0
R データ						G データ						B データ					

図 5-13 バス・データと表示 RAM データの関係について  
(18 ビット・シリアル・インタフェース)

18 ビット・データ																	
D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
RAM D17	RAM D16	RAM D15	RAM D14	RAM D13	RAM D12	RAM D11	RAM D10	RAM D9	RAM D8	RAM D7	RAM D6	RAM D5	RAM D4	RAM D3	RAM D2	RAM D1	RAM D0
R データ						G データ						B データ					
1 ピクセル																	

図 5-14 バス・データと表示 RAM データの関係について  
(16 ビット・シリアル・インタフェース)

16 ビット・データ																	
D15	D14	D13	D12	D11		D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	
データ補完機能																	
					D15												D4
注																注	
RAM D17	RAM D16	RAM D15	RAM D14	RAM D13	RAM D12	RAM D11	RAM D10	RAM D9	RAM D8	RAM D7	RAM D6	RAM D5	RAM D4	RAM D3	RAM D2	RAM D1	RAM D0
R データ						G データ						B データ					
1 ピクセル																	

注 16 ビット・シリアル・インタフェース・モード使用時，表示 RAM の D12, D0 データは，バス・データの D15 ビット，D4 ビットによりそれぞれ補完され，表示 RAM に 18 ビットのデータとして書き込まれます。

図5-15 16ビット・パラレル・インタフェース・データ転送(1ピクセル/18ビット・モード)




図 5-16 8 ビット・パラレル・インタフェース・データ転送 (1 ピクセル/16 ビット・モード)




図 5-17 8 ビット・パラレル・インタフェース・データ転送 (1 ピクセル/18 ビット・モード)






図 5-18 18 ビット・パラレル・インタフェース時のデータ・バスと設定データとの関係

18 ビット・パラレル・インタフェース

<コマンドのリード・ライト>



<表示データのリード・ライト(1 ピクセル = 18 ビット)>







図 5-19 16 ビット・パラレル・インタフェース (DTX0, 1, 2 = H, L, H 以外) 時のデータ・バスと設定データとの関係

16 ビット・パラレル・インタフェース

<コマンドのリード・ライト>



<表示データのリード・ライト(1 ピクセル = 16 ビット)>







図 5-20 16 ビット・パラレル・インタフェース (DTX0, 1, 2 = H, L, H の場合) 時のデータ・バスと設定データとの関係

16 ビット・パラレル・インタフェース

<コマンドのリード・ライト>



<表示データのリード・ライト(1 ピクセル = 16 ビット)>











図 5-23 18 ビット・シリアル・インタフェース時のデータ・バスと設定データとの関係

18 ビット・シリアル・インタフェース

<コマンドのライト>



<表示データのライト(1 ピクセル = 18 ビット)>





### 5.1.3 RGB インタフェース (各レジスタ・モード共通)


μPD161804 は、R2 レジスタの NWRGB (D2 ビット) を 1 にセットすることにより、RGB インタフェースに直結できます。HSYNC 信号、VSYNC 信号により、水平方向と垂直方向の同期をとり、DOTCLK に同期してデータ・バス (D0-D17) へ入力されるデータをラッチします。詳しくは、11. 電気的特性を参照してください。

RGB インタフェースに設定した場合、表示出力タイミングを <HSYNC/VSYNC/DOTCLK> と <内部発振クロック> の 2 つから選択できます。また、RGB インタフェースから入力されたデータを表示データ RAM に書き込むか書き込まないかを選択することも可能です。

RGB インタフェースにより入力されるデータを表示データ RAM へ書き込まず、表示出力するモードをスルー・モードと呼びます (表示出力タイミングは HSYNC/VSYNC/DOTCLK により生成されます)。

また、RGB インタフェースにより入力されるデータを表示データ RAM へ書き込みながら表示出力するモードをキャプチャ・モードと呼びます。キャプチャ・モードでは表示出力タイミングを <HSYNC/VSYNC/DOTCLK> と <内部発振クロック> の 2 つから選択できます。

表示出力タイミングを <HSYNC/VSYNC/DOTCLK> としたときの μPD161704A の動作は次のようになります。



注 323 = 320 表示ライン+3 ダミー・ライン

備考 VSYNC, HSYNC とともにロウ・アクティブ、DOTCLK は立ち上がりエッジでデータをラッチ (VSEG, HSEG, DCKEG 端子がそれぞれ L, BPSEL = 0 の場合) します。

また、RGB18/16 ビット・モード選択時、VSYNC, HSYNC とともにロウ・アクティブ、DOTCLK は立ち上がりエッジでデータをラッチします。さらに、ロウ・アクティブ、DOTCLK, VSYNC, それと HSYNC ラッチ・データは RGB 6 ビット・モード選択時 3 発目の立ち上がりエッジでラッチされます。

さらに、RGB データ無効モードを設けており、本モードに移行すると、動画チップからの RGB インタフェース入力データを無視します。本モードは RGB インタフェースからの入力データを無視するのみで、i80/M68 パラレル・インタフェース、およびシリアル・インタフェースからのアクセスは可能です。

なお、モードの選択は、表 5-4 のように R2 レジスタの NWRGB, RGBS, DISPCK ビットにて行います。

表 5-4 RGB インタフェース・モード選択

R2			RGB インタフェース		
NWRGB D2	RGBS D1	DISPCK D0	モード名	表示出力タイミング・クロック	RGB インタフェースからの 表示データ RAM への書き込み
1	0	0/1	スルー・モード	HSYNC/VSYNC/DOTCLK	なし
1	1	1	キャプチャ・モード	HSYNC/VSYNC/DOTCLK	あり
1	1	0		内部発振クロック	
0	0/1	1	RGB データ無効モード	HSYNC/VSYNC/DOTCLK	なし
		0		内部発振クロック	

キャプチャ・モードを選択した場合、DOTCLK を表示データ RAM への書き込み信号として使用します。なお、アドレス・ポインタの X アドレスは、HSYNC 信号でリセットされ、DOTCLK によりインクリメントされます。Y アドレスは、VSYNC 信号でリセットされ、水平同期信号でインクリメントされます。

また、ブランキング期間は、水平バック・ポーチ・レジスタと垂直バック・ポーチ・レジスタにより設定可能です。RGB 6 ビット・モード時、水平バック・ポーチ・レジスタを 3 回増加した値はバック・ポーチ期間となります。


さらに、HSYNC, VSYNC のアクティブ・レベルは設定可能であるとともに、DOTCLK のアクティブ・レベルを設定することも可能です。ただし、スルー・モード時は、スクロール機能、パーシャル機能、ウインドウ・アクセス・モードを使用できませんのでご注意ください。

【RGB インタフェースの使用例】

<スルー・モード>

スルー・モードに設定した場合、RGB インタフェースにより表示する領域は、RGB インタフェース・スタートライン・レジスタ (RGBST [8:0], R16), および RGB インタフェース・エンドライン・レジスタ (RGBED [8:0], R17) により設定します。また、RGB インタフェース領域外は、表示データ RAM に書き込まれたデータを表示します。また、スルー・モード時は、RGB インタフェースによるアクセス時に、シリアル・インタフェースによりデータ表示 RAM、およびレジスタへのアクセス (書き込み) が可能です。


そのため、アプリケーションとしては、DSP などからの動画データを RGB インタフェースから入力しながら、ベースバンド IC より時刻や、アンテナの書き換えを行うことが非同期で可能となります。



<キャプチャ・モード>

キャプチャ・モードに設定した場合、RGB インタフェースにより書き込まれる領域は、RGB インタフェース用ウィンドウ領域に設定された領域 (CAPXMIN [7:0], CAPXMAX [7:0], CAPYMIN [8:0], CAPYMAX [8:0], R18-R21) です。

また、キャプチャ・モードにおいても RGB インタフェースと兼用してシリアル・インタフェースを使用できます。ただし、レジスタへの書き込みは、RGB インタフェースのアクセスと同時に行うことができますが、RAM へのアクセスは同時に行うことができません。必ず、一方のアクセスのみが起動するようにしてください (必ず、RGB データ無効モードに移行し、RGB データが入力されないようにしてください)。



<RGB インタフェース使用時の注意点>

RGB インタフェースから入力されるデータは、必ず 1 フレームごとのデータを入力してください。

各モードの切り換え（スルー・モード↔キャプチャ・モードなど）時には、必ず一度 RGB 無効モードを設定し、そのあとに指定するモード切り換えコマンドを発行してください。

表示クロックとして内部発振使用時（DISPCK [R2]= 0）から各モードへの移行フロー

(1)RGBインタフェース無効モード (2)スルー・モード

(表示クロック：DOT)へ

(表示クロック：DOT)へ

(3)キャプチャ・モード

(表示クロック：内部発振)へ

(4)キャプチャ・モード

(表示クロック：DOT)へ

NWRGB	RGBS	DISPCK
X	X	0

NWRGB	RGBS	DISPCK
X	X	0

NWRGB	RGBS	DISPCK
X	X	0

NWRGB	RGBS	DISPCK
X	X	0

NWRGB	RGBS	DISPCK
0	X	1

NWRGB	RGBS	DISPCK
0	X	1

NWRGB	RGBS	DISPCK
0	X	0

NWRGB	RGBS	DISPCK
0	X	1

ウェイト時間1

ウェイト時間1

ウェイト時間1

ウェイト時間1

RGBインタフェース無効モード(DOT)へ移行

NWRGB	RGBS	DISPCK
1	0	1

NWRGB	RGBS	DISPCK
1	1	0

NWRGB	RGBS	DISPCK
1	1	1

VSYNC

VSYNC

VSYNC

スルー・モード(DOT)へ移行    キャプチャ・モード(内部発振)へ移行    キャプチャ・モード(DOT)へ移行

**備考** ウェイト時間1：1フレーム以上の十分な時間をおいてください。

表示クロックとしてDOTCLK 使用時 (DISPCK [R2] = 1) から各モードへの移行フロー

(5) RGBインタフェース無効モード (6)スルー・モード  
(表示クロック：内部発振)へ (表示クロック：DOT)へ

(7)キャプチャ・モード  
(表示クロック：内部発振)へ

(8)キャプチャ・モード  
(表示クロック：DOT)へ

NWRGB	RGBS	DISPCK
X	X	1

NWRGB	RGBS	DISPCK
X	X	1

NWRGB	RGBS	DISPCK
X	X	1

NWRGB	RGBS	DISPCK
X	X	1

NWRGB	RGBS	DISPCK
0	X	0

NWRGB	RGBS	DISPCK
0	X	1

NWRGB	RGBS	DISPCK
0	X	0

NWRGB	RGBS	DISPCK
0	X	1

ウエイト時間2

ウエイト時間3

ウエイト時間3

ウエイト時間3

RGBインタフェース無効(OSC)モードへ移行

NWRGB	RGBS	DISPCK
1	0	1

NWRGB	RGBS	DISPCK
1	1	0

NWRGB	RGBS	DISPCK
1	1	1

VSYNC

VSYNC

VSYNC

スルー・モード(DOT)へ移行

キャプチャ・モード(OSC)へ

キャプチャ・モード(DOT)へ

**備考 1.** ウエイト時間 2：2 フレーム分の外部クロックが必要です。

**2.** ウエイト時間 3：1 フレーム分の外部クロック+VSYNC が必要です。

HSYNC から HSYNC の期間内において、1 ラインのデータ (バック・ポーチ期間を含む) が納まるようにしてください。

VSYNC から VSYNC の期間内において、1 フレームのデータ (バック・ポーチ期間を含む) が納まるようにしてください。


キャプチャ・モード時の表示データ RAM への書き込みに関し、INC 機能は使用できません。ただし、ADX 機能は使用することが可能です。

RGB インタフェース・モード時は XA [7:0], YA [8:0], XMN [7:0], XMX [7:0], YMN [8:0], YMX [8:0], R6-R11 の設定は無効です (これらは CPU インタフェースの設定であるため)。

「HSYNC の立ち上がり後の DOTCLK 立ち上がり」から「HSYNC 立ち上がり後の DOTCLK の立ち上がり」までの期間は、VSYNC を立ち上げないでください。詳しくは、次の図を参照してください。

図 5-24 HSYNC, VSYNC, DOTCLK 入力タイミング例 (HSYNC, VSYNC とともに, ロウ・アクティブ, DOTCLK 立ち上がりエッジでデータ・ラッチの場合)

(1) BPSEL = 0 の場合



(2) BPSEL = 1 の場合




図 5-25 HSYNC, VSYNC 入力イメージ図 (HSYNC, VSYNC とともに, ハイ・アクティブの場合)






図 5-26 RGB インタフェース水平期間，垂直バック・ポーチについて

・水平期間バック・ポーチ（バック・ポーチ数の例 = 5）




・垂直期間バック・ポーチ（バック・ポーチ数の例 = 3）

BPSEL (R112) = 20H



BPSEL (R112) = 21H



5.1.4 i80/M68パラレル・インタフェース（各レジスタ・モード共通）

i80/M68 パラレル・インタフェースは，C86 端子を H または L のいずれかに設定することにより，i80 系 CPU または M68 系 CPU のシステムに直結できます（下表参照）。

表 5 - 5

C86	Mode	/RD (E)	/WR (R,W)
H	M68 系 CPU	E	R,W
L	i80 系 CPU	/RD	/WR

データ・バス信号は次の表に示すように /RD (E) , /WR (R,W) 信号の組み合わせにより識別します。


表 5 - 6

M68 系 CPU	i80 系 CPU		機能
R,W	/RD	/WR	
H	L	H	データの読み出し
L	H	L	データの書き込み

(1) i80 系パラレル・インタフェース

i80 系パラレル・データ転送選択時、データは/W<sub>R</sub> 信号の L 期間内で、μPD161704A に書き込まれます。また、/R<sub>D</sub> 信号が L 期間中に、データはデータ・バスに出力されます。


図 5 - 27 i80 系インタフェース・データ・バス状態



(2) M68 系パラレル・インタフェース

M68 系パラレル・データ転送選択時、データは R/W 信号が L 期間中の、E 信号の H 期間に書き込まれます。また、データ読み出し時は、R/W 信号が H 期間中の、E 信号の立ち上がりでデータを出力し、E 信号の立ち下がり、データ・バスを開放 (Hi-Z) します。

図 5 - 28 M68 系インタフェース・データ・バス状態






### 5.1.5 VSYNC インタフェース (各レジスタ・モード共通)

従来の i80/M68 パラレル・インタフェースとフレーム同期信号 (VSYNC) のみで動画表示が可能な VSYNC インタフェースを内蔵しています。

VIMD レジスタ = 1 に設定することにより、VSYNC インタフェースは使用可能となります。VSYNC インタフェースでは、フレーム同期信号 (VSYNC) により内部表示動作の同期を行います。i80/M68 インタフェースから、内部表示動作より一定速度以上の書き込み速度で RAM へ表示データを書き込むことで、書き換え前のデータと書き換え後のデータが 1 フレーム中に混在することをなくします。



なお、VSYNC がアクティブになると同時 (上図では、VSYNC の立ち下がり) に、システム・インタフェースから RAM への書き込みを行い始めた場合、下記関係式により算出した速度以上にて、データの書き込みを行う必要があります。

本モードにおいて、VSYNC アクティブ幅は、1 H MIN.以上の幅を確保してください。

#### 【RAM 書き込み速度】

RAM 書き込み速度 (MIN.) [Hz] < 1 / {1 ライン時間 (キャリブレーション時間) / 1 ライン書き込みデータ数}

**備考** 1 ライン書き込みデータ数は、CPU から転送する 1 ライン分のデータ数です。

#### 【算出例】240 RGB x 320 画素のデータを書き込む時

- ・書き換え画素サイズ : 240 RGB x 320
- ・インタフェース : 16 ビット一括転送
- ・1 ライン時間 : 51 μs (フレーム周波数 60 Hz)

RAM 書き込み速度下限値 = 1 / (51 μs / 240) = 4.62 MHz (キャリブレーションのバラツキを考慮しない場合)

5.1.6 シリアル・インタフェース（各レジスタ・モード共通）

シリアル・インタフェースを選択した場合、チップがアクティブな状態（/CS = L）であればシリアル・データ入力（SI）とシリアル・クロック入力（SCL）が受け付け可能となります。

18ビット・シリアル・インタフェース使用時は、シリアル・クロックの立ち上がりに同期して、D17, D16...D1, D0の順に読み込まれます。このデータは、18番目のシリアル・クロックの立ち上がりエッジに同期してパラレル・データに変換され処理されます。

16ビット・シリアル・インタフェース使用時は、シリアル・クロックの立ち上がりに同期して、D15, D14...D1, D0の順に読み込まれます。このデータは、16番目のシリアル・クロックの立ち上がりエッジに同期してパラレル・データに変換され処理されます。


また、パラレル・インタフェースの場合と同様に、RS 入力によってシリアル入力データが何であるかを判別します。

RS = L	RS = H
インデックス	データ

**備考** 表示 RAM への書き込みは、レジスタと同様に特定のレジスタ番号を選択することで可能となります。

次にシリアル・インタフェースの信号チャートを示します。

図 5-29 シリアル・インタフェース信号チャート（16ビット・シリアル・インタフェース）



- 備考 1. チップがノンアクティブの状態では、シフト・レジスタとカウンタは初期状態にリセットされます。
- 2. シリアル・インタフェース・モード時は、読み出しはできません。
- 3. SCL の配線では配線長による終端反射と外部ノイズの影響に十分注意する必要があります。実際の装置上での動作確認を推奨します。

### 5.1.7 チップ・セレクト (各レジスタ・モード共通)

μPD161704Aには、チップ・セレクト端子 (/CS) があります。CPUの平行・インタフェース、およびシリアル・インタフェースは、/CS=Lの場合にかぎり使用できます。チップ・セレクト端子がアクティブでない場合、D0~D17はハイ・インピダンス (無効) になり、RS、/RDまたは/WRの入力はアクティブになりません。

したがって、データ転送の1サイクル期間中 (平行・インタフェースならば、1回のリード/ライト動作が終了するまで) は、チップ・セレクト端子をアクティブにしつづけてください。

なお、連続的にデータを転送する場合に、平行・インタフェースの場合、チップ・セレクトを絶えずアクティブにする必要はなく、データ転送とデータ転送の間は、ノンアクティブで問題ありません。

### 5.1.8 表示データ RAM と内部レジスタへのアクセス (各レジスタ・モード共通)

8/16/18ビットの各平行・インタフェース、および各シリアル・インタフェースにおける表示データ RAM へのリード/ライト・アクセスと、内部レジスタへのライト・アクセスを図 5-30~5-34 に示します。


なお、シリアル・インタフェース時は、表示データ RAM、およびレジスタともにリード動作はできません。

なお、CPU から見たμPD161704A へのアクセスはサイクル・タイム ( $t_{CYC}$ ) などの AC 規格だけを満足すればよく、高速データ転送が可能です。ウェイト時間は考慮する必要はありません。ただし、Y 方向にアドレスを変化させて書き込む縦書き込みの場合は (INC = 1)、横書き込み (INC = 0) の場合よりもサイクル・タイムが厳しいので、注意してください。


図 5-30 16/18 ビット・パラレル・インタフェースのリード/ライトについて

<16/18ビット・パラレル・インタフェース>


<1> 表示データRAMへの書き込み



<2> 表示データRAMの読み出し



<3> レジスタへの書き込み



<4> レジスタの読み出し






図 5-31 8 ビット・パラレル・インタフェースのリード/ライトについて

<8ビット・パラレル・インタフェース>

<1> 表示データRAMへの書き込み




<2> 表示データRAMの読み出し




備考 8+8+2ビットの転送では、表示データRAMのリードができません。

<3> レジスタへの書き込み




<4> レジスタの読み出し



- 注意1. インデックスへの書き込みを行っている間は、RS端子へ“ロウ・レベル”を固定入力してください。インデックスへの書き込みを行っている間とは、“インデックス(上位8ビット)+(下位8ビット)”の期間を指します。
- データへの書き込みを行っている間は、RS端子へ“ハイ・レベル”を固定入力してください。データへの書き込みを行っている間とは、“1ピクセル(1レジスタ)分のデータ転送”期間を指します。
  - 8ビット・パラレル・インタフェースを使用する場合、ハード・リセット解除後、RS端子は必ず“ハイ・レベル”を100 ns MIN. 入力したあと、転送を開始してください。


図 5-32 18 ビット・シリアル・インタフェースについて

<1> インデックスの書き込み



備考 シリアル入力データのうち、下位16ビットがインデックスとして使用されます。

<2> データの書き込み




備考 レジスタ・データの場合、シリアル・データの下位16ビットが使用されます。


- 注意1. インデックスへの書き込み期間中は、RS端子を“ロウ・レベル”に固定してください。
- 2. データへの書き込み期間中は、RS端子への出力を“ハイ・レベル”に固定してください。
- 3. レジスタへの書き込み時、D17、D16の設定値は、空 (Don't Care) ビットに割り当てます。

図 5-33 16 ビット・シリアル・インタフェースについて

<1> インデックスの書き込み




<2> データの書き込み




- 注意1. インデックスへの書き込み期間中は、RS端子への出力を“ロウ・レベル”に固定してください。
- 2. データへの書き込み期間中は、RS端子への出力を“ハイ・レベル”に固定してください。

図 5-34 表示 RAM への内部アクセス・イメージ

書き込み



読み出し





## 5.2 表示デ - タ RAM (各レジスタ・モード共通)

表示用ドットを保持するRAMで、240 x 320 x 18ビットの構成になっています。XアドレスとYアドレスを指定することにより任意のピクセルにアクセスできます。

表示デ - タRAMの構成イメージを図5 - 35に示します。

図 5 - 35

D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
R データ						G データ						B データ					
1 ピクセル (= 1 X アドレス)																	

LCD パネル	Pixel 1	Pixel 2	Pixel 3	Pixel 4	Pixel 5	Pixel 6	Pixel 7	Pixel 8	
	Pixel 1	Pixel 2	Pixel 3	Pixel 4	Pixel 5	Pixel 6	Pixel 7	Pixel 8	
	00H	01H	02H	03H	04H	05H	06H	07H	

### 5.2.1 X アドレス回路

表示デ - タ RAM の X アドレスは、X アドレス・レジスタ (XA [7:0], R6) により指定します。X アドレスは、表示データの読み出し / 書き込みが実行されるたびに指定された X アドレスが 1 ずつインクリメントされます。

X アドレス・インクリメント・モード時、X アドレスは EFH までインクリメントされ、さらに表示データの読み出し / 書き込みを実行すると Y アドレスを 1 つインクリメントし、X アドレス 00H へ戻ります。

また図 5-36 に示すように、X アドレスと、ソース出力の関係は、表示設定レジスタ 2 の ADX [R1] フラグによって反転させ、表示データ RAM へ書き込むことができます。ADY 機能、およびアドレス・インクリメント方向を X Y と切り替えることにより、入力データを 90 度回転させたイメージで表示させることが可能です。

### 5.2.2 Y アドレス回路

表示デ - タ RAM の Y アドレスは Y アドレス・レジスタ (YA [8:0], R7) により指定します。Y アドレスは、表示データの読み出し / 書き込みの実行時、X アドレスが最終アドレスまでインクリメントされると 1 ずつインクリメントされます。

Y アドレスは 13FH までインクリメントされ、X アドレスが最終アドレスまでインクリメントされた場合、さらに表示データの読み出し / 書き込みを実行すると X アドレス 00H、Y アドレス 000H へ戻ります。また、図 5-36 に示すように、Y アドレスとゲート出力との関係は、表示設定レジスタ 2 の ADY [R1] フラグによって反転させ、表示データ RAM へ書き込むことができます。ADX 機能、およびアドレス・インクリメント方向を X Y と切り替えることにより、ディスプレイへの書きこみデータを、90 度回転させたイメージで出力することが可能です。

表 5-7 データ・アクセス・コントロール (INC) 設定

INC	設 定
0	データ・アクセス時, X 方向にアドレスが連続して, インクリメントまたはデクリメントします。
1	データ・アクセス時, Y 方向にアドレスが連続して, インクリメントまたはデクリメントします。

図 5-36 90 度回転例





図 5-37 μPD161704A の RAM アドレッシング

1) ADX = 0

Source	ADC = L	Y1	Y2	Y3	Y4	Y5	Y6	--	--	Y715	Y716	Y717	Y718	Y719	Y720
output	ADC = H	Y720	Y719	Y718	Y717	Y716	Y715	--	--	Y6	Y5	Y4	Y3	Y2	Y1
X-address	000H			001H			--	--	13EH			13FH			
	D [17:12]	D [11:6]	D [5:0]	D [17:12]	D [11:6]	D [5:0]	--	--	D [17:12]	D [11:6]	D [5:0]	D [17:12]	D [11:6]	D [5:0]	
	1st pixel			2nd pixel			--	--	239th pixel			240th pixel			


Gate output		Y-address	
R/L = L	R/L = H	ADR = L	ADR = H
G0	G321	(Dummy line)	
G1	G320	000H	13FH
G2	G319	001H	13EH
:	:	:	:
:	:	:	:
G159	G162	09EH	0A1H
G160	G161	09FH	0A0H
G161	G160	0A0H	09FH
G162	G159	0A1H	09EH
:	:	:	:
:	:	:	:
G319	G2	13EH	001H
G320	G1	13FH	000H
G321	G0	(Dummy line)	



2) ADX = 1

Source	ADC = L	Y1	Y2	Y3	Y4	Y5	Y6	--	--	Y715	Y716	Y717	Y718	Y719	Y720
output	ADC = H	Y720	Y719	Y718	Y717	Y716	Y715	--	--	Y6	Y5	Y4	Y3	Y2	Y1
X-address	13FH			13EH			--	--	001H			000H			
	D [17:12]	D [11:6]	D [5:0]	D [17:12]	D [11:6]	D [5:0]	--	--	D [17:12]	D [11:6]	D [5:0]	D [17:12]	D [11:6]	D [5:0]	
	240th pixel			239th pixel			--	--	2nd pixel			1st pixel			

Gate output		Y-address	
R/L = L	R/L = H	ADR = L	ADR = H
G0	G321	(Dummy line)	
G1	G320	000H	13FH
G2	G319	001H	13EH
:	:	:	:
:	:	:	:
G159	G162	09EH	0A1H
G160	G161	09FH	0A0H
G161	G160	0A0H	09FH
G162	G159	0A1H	09EH
:	:	:	:
:	:	:	:
G319	G2	13EH	001H
G320	G1	13FH	000H
G321	G0	(Dummy line)	



5.2.3 任意アドレス・エリア・アクセス (ウインドウ・アクセス・モード[WAS])


μPD161704A では、表示 RAM 内の MIN.X/Y アドレス・レジスタと、MAX.X/Y アドレス・レジスタにより選択される RAM 内の任意領域をアクセスすることも可能です。

最初に MIN.X/Y アドレス・レジスタ[R8, R10]、および MAX.X/Y アドレス・レジスタ [R9, R11]によりアクセスする領域を選択し、続いてデータ・アクセス・コントロール：WAS [R5] = “1” を設定するとウインドウ・アクセス・モードが選択されます。

本モードにおいても、アドレス走査は通常書き込み時同様、有効です。また、X アドレス・レジスタおよび、Y アドレス・レジスタを指定することにより、任意アドレスからのデータ書き込みが可能です。

なお、RGB インタフェースのスルー・モード時にて、RGB インタフェースから入力されるデータは、ウインドウ・アクセス・モードを使用できません。

図 5-38 ウインドウ・アクセス・モード時、アドレス・インクリメント例




注意1. ウインドウ・アクセス・モードを使用する場合は、次の表に従ってスタート・ポイントとエンド・ポイントの関係を保たなければなりません。

項目	アドレスの関係
X アドレス	00H MIN. X アドレス[R8] X アドレス(XA[7:0], R6) EFH 00H X アドレス(XA[7:0], R6) MAX. X アドレス[R9] EFH ただし、MIN. X アドレス[R8] < MAX. X アドレス[R9]
Y アドレス	00H MIN. Y アドレス[R10] Y アドレス(YA[8:0], R7) 13FH 00H Y アドレス(YA[8:0], R7) MAX. Y アドレス[R11] 13FH ただし、MIN. Y アドレス[R10] < MAX. Y アドレス[R11]

2. MIN./MAX.アドレスに無効なアドレス・データを設定した場合、動作の保証はいたしません。

MIN.Xアドレス・レジスタ，MIN.Yアドレス・レジスタ，MAX.Xアドレス・レジスタ，MAX.Yアドレス・レジスタの設定は順不同で設定可能です。

図 5-39 ウィンドウ・アクセス・モードのシーケンス例




### 5.3 発振回路（各レジスタ・モード共通）

μPD161704Aは表示クロックを発生するCRタイプの発振回路を内蔵しています。OSCSELをLにすると、内蔵抵抗モードの発振回路を選択します。OSCIN端子とOSCCOUT端子はオープンとしてください。OSCSELをHにすると、外部抵抗モードの発振回路を選択します。外部抵抗モード時は、OSCIN端子とOSCCOUT端子間に36 kΩの抵抗を接続してください。

この発振回路にはキャリブレーション機能が内蔵されており、液晶駆動のフレーム周波数を任意に設定できます。フレーム周波数のキャリブレーションは、キャリブレーション・レジスタ（OC [R45]）で設定します。フレーム周波数は、1ラインを駆動する時間（1H）をキャリブレーション・コマンドの開始（OC = 1） / 終了（OC = 0）として設定して調整します。

図 5-40 フレーム周波数キャリブレーション




キャリブレーション機能では、スタート信号とストップ信号の間に（OC = 1 に設定した間）、発振回路のクロックが何発あるかを数えて、そのクロック数をレジスタにストアします。それ以降の動作は、発振回路のクロック数とレジスタの値を常に比較し、レジスタにストアされているクロック数分の時間を1ライン選択時間として、内部の基準クロックに使用します。

この機能により、発振回路の周波数がばらついていても、フレーム周波数を一定に保つことができます。

また、キャリブレーションの設定時間（ $t_{cal}$ ）は、LTS [R1]レジスタにより、 $t_{cal}$ 、 $t_{cal} \times 2$  のどちらかを選択できます。

図 5-41 キャリブレーション機能タイミング（LTS = 0 の例）



5.4 表示タイミング発生回路（各レジスタ・モード共通）

表示タイミング発生回路はソ - ス・ドライバの内部用とゲ - ト・ドライバ用にタイミング信号を発生します。

5.4.1 水平期間

下記の各信号をレジスタ設定により，制御します。

<GOE1信号>

GOE1立ち上がりタイミング・レジスタ [ GOST [7:0] ] , GOE1立ち下がりタイミング・レジスタ [ GOED [7:0] ] に  
より，GOE1信号の出力タイミング制御を行います。

<VCOM信号>

コモン切り替わりタイミング・レジスタ [ VMCHG [7:0] ] により，VCOMの切り替わりタイミングを制御します。

<駆動開始タイミング>


駆動タイミング・レジスタ [ SWST [7:0], SWED [7:0] ] により，駆動開始，および終了タイミングを設定します。

なお，SWST [7:0], VMCHG [7:0], GOST [7:0]につきましては，水平期間の頭から（下図の左側の0クロック目から）  
何クロック目に信号が切り替わるかを設定します。

また，SWED [7:0], GOED [7:0]は，水平期間の最後から何カウント目に信号が切り替わるかを設定いたします。

**備考** GOST [7:0], SWST [7:0]の設定値は，初期値以下の値を設定した場合，初期値と同じ動作になります。

水平期間タイミング・チャート



**注意** 水平期間は，キャリブレーション，もしくは，BCNT [7:0]レジスタに直接水平期間クロック数を設定することにより，決定します。なお，通常は任意の値を設定できますが，RGBインタフェースのDOTCLK表示を使用する場合は，BCNT [7:0]レジスタを「3BH」と設定してください。RGBインタフェースのDOTCLK表示時にBCNT [7:0] = 3BH以外の設定を行った場合，表示が乱れる可能性があります。

5.4.2 垂直期間

通常動作時, 通常動作 スタンバイ・モード時, スタンバイ・モード 通常動作時の各出力のタイミングを次に示します。

図 5-42 通常動作時 (ライン反転時)








図5-43 通常動作→STBY入力時 (ライン反転時)



注意 STBYコマンドだけでは発振器は停止しません (電源ICへ昇圧クロックを出力する必要があるため)。

図5-44 STBY状態→通常動作復帰時 (ライン反転時)




5.4.3 ダミー期間のソース出力について

μPD161704A では、ダミー期間中のソース出力を SOUT\_MODE1, SOUT\_MODE0 レジスタで設定が可能です。


SOUT\_MODE1, SOUT\_MODE0 = 0, 0の場合

ダミー期間中、ソース出力は、コモン極性によりVs（コモン = L時）またはVss（コモン = H時）が出力されます。



SOUT\_MODE1, SOUT\_MODE0 = 0, 1または1, 1の場合


ダミー期間中、ソース出力は、Hi-Z出力されます。



SOUT\_MODE1, SOUT\_MODE0 = 1, 0の場合

ダミー期間中、ソース出力は、コモン極性反転以前はHi-Z出力されます。

コモン極性反転以降は0,0の場合と同様に、コモン極性によりVsまたはVssが出力されます。



5.5 γカ - プ補正回路 (各レジスタ・モード共通)

μPD161704Aはγカ - プ補正回路を内蔵しています。レジスタ設定により、ガンマの傾き、振幅を調節することが可能です。正極、負極それぞれのγカーブの振幅は、レジスタ設定 (GPH [6:0], R36, GPL [6:0], R38, GNH [6:0], R37, GNL [6:0], R39) にて行います。また、微調整はG3SW [R82]レジスタを1にし、レジスタ設定 (GM1P [5:0], R97, GM2P [5:0], R99, GM3P [5:0], R101, GM3N [5:0], R98, GM2N [5:0], R100, GM1N [5:0], R102) にて行います。

図 5-45 γカ - プ補正回路 (正極性, GRES = 0)





図 5-46 γカ - プ補正回路 (負極性, GRES = 0)



各階調モードにおける階調電圧 (Vr) の設定は次のようになっています。

(1) GRES = 0 : デフォルト

1Vrは、正極 : (VPH - VPL) / 500 , 負極 : (VNH - VNL) / 500

階調モード		正極	負極
64 階調	2 階調	Vr	Vr
0	0	500	0
1		494	6
2		486	14
3		478	22
4		470	30
5		462	38
6		454	46
7		446	54
8		439	61
9		432	68
10		424	76
11		416	84
12		408	92
13		400	100
14		392	108
15		384	116
16		376	124
17		367	133
18		358	142
19		348	152
20		339	161
21		330	170
22		322	178
23		314	186
24		306	194
25		299	201
26		292	208
27		285	215
28		278	222
29		271	229
30		264	236
31		257	243

階調モード		正極	負極
64 階調	2 階調	Vr	Vr
32		250	250
33		243	257
34		236	264
35		229	271
36		223	277
37		217	283
38		211	289
39		205	295
40		199	301
41		193	307
42		187	313
43		181	319
44		175	325
45		169	331
46		163	337
47		157	343
48		151	349
49		145	355
50		138	362
51		131	369
52		124	376
53		117	383
54		109	391
55		101	399
56		93	407
57		84	416
58		75	425
59		66	434
60		55	445
61		43	457
62		28	472
63	1	0	500

(2) GRES = 1

1Vrは、正極 : (VPH - VPL) / 500 , 負極 : (VNH - VNL) / 500

階調モード		正極	負極
64 階調	2 階調	Vr	Vr
0	0	500	0
1		493	5
2		485	13
3		477	21
4		468	28
5		460	36
6		452	43
7		444	51
8		436	58
9		428	66
10		420	74
11		412	81
12		404	89
13		396	96
14		388	104
15		380	112
16		372	120
17		363	129
18		353	138
19		342	148
20		333	157
21		324	165
22		316	173
23		308	181
24		300	188
25		292	195
26		285	201
27		278	208
28		271	215
29		264	222
30		258	228
31		251	235

階調モード		正極	負極
64 階調	2 階調	Vr	Vr
32		245	241
33		239	248
34		232	254
35		225	260
36		219	266
37		213	272
38		207	279
39		201	285
40		194	291
41		188	298
42		181	304
43		175	311
44		169	317
45		163	323
46		157	330
47		150	337
48		144	343
49		137	350
50		131	356
51		124	363
52		117	371
53		110	378
54		103	386
55		96	394
56		88	403
57		80	412
58		71	421
59		62	431
60		53	443
61		41	455
62		27	471
63	1	0	500

表5-8 γアンプ接続先

正極	
GPH	Vr 500
GM1P	Vr 421
GM2P	Vr 235
GM3P	Vr 36
GPL	Vr 0

負極	
GNH	Vr 500
GM1N	Vr 460
GM2N	Vr 245
GM3N	Vr 71
GNL	Vr 0

1 Vrn = Vs/250 (Vs = 5 V時は20 mVステップ)

GPH	GM1P	GM2P	GM3P	GPL	Vrn	VGM = 5 V 時 (V)
GNH	GM1N	GM2N	GM3N	GNL		
7ビット	6ビット	6ビット	6ビット	7ビット		
				00H	0	0.000
				01H	1	0.020
				:	:	:
			00H	0AH	10	0.200
			-	0BH	11	0.220
			01H	0CH	12	0.240
			:	:	:	:
		00H	-	3FH	63	1.260
		-	1BH	40H	64	1.280
		01H	-	41H	65	1.300
		:	:	:	:	:
	00H	-	34H	72H	114	2.280
	-	1AH		73H	115	2.300
	01H	-	35H	74H	116	2.320
	:	:	:	:	:	:
00H	-	1EH	-	7BH	123	2.460
01H	05H	-	39H	7CH	124	2.480
02H	-	1FH	-	7DH	125	2.500
03H	06H	-	3AH	7EH	126	2.520
04H	-	20H	-	7FH	127	2.540
:	:	:	:	:	:	:
0BH	0AH	-	3EH		134	2.680
0CH	-	24H	-		135	2.700
0DH	0BH	-	3FH		136	2.720
:	:	:			:	:
40H	-	3EH			187	3.740
41H	25H	-			188	3.760
42H	-	3FH			189	3.780
:	:				:	:
73H	3EH				238	4.760
74H	-				239	4.780
75H	3FH				240	4.800
:					:	:
7EH					249	4.980
7FH					250	5.000



表5-9 階調アンプ(上側) バイアス電流設定

GAN2	GAN1	GAN0	電流値(倍率)
0	0	0	0.5
0	0	1	1.0 ( default )
0	1	0	1.5
0	1	1	2.0
1	0	0	3.0
1	0	1	4.0
1	1	0	6.0
1	1	1	7.5

表5-10 階調アンプ(下側) バイアス電流設定

GAP2	GAP1	GAP0	電流値(倍率)
0	0	0	0.5
0	0	1	1.0 ( default )
0	1	0	1.5
0	1	1	2.0
1	0	0	3.0
1	0	1	4.0
1	1	0	6.0
1	1	1	7.5

表5-11 γアンプ・バイアス電流設定

GI2	GI1	GI0	電流値(倍率)
0	0	0	0.5
0	0	1	1.0 ( default )
0	1	0	1.5
0	1	1	2.0
1	0	0	2.5
1	0	1	3.0
1	1	0	3.5
1	1	1	4.0

5.6 パーシャル表示モード（各レジスタ・モード共通）

μPD161704Aには、全画面の限られた部分だけを表示するパーシャル表示モード機能があります。


パーシャル表示領域開始ライン・レジスタで、パーシャル表示モード時に表示される領域の開始ラインを設定し、パーシャル表示領域ライン数レジスタで、表示領域のライン数を設定します。また、パーシャル表示領域に表示する画像データのアドレスはパーシャル表示領域アドレス・レジスタ（P1SA [8:0], P2SA [8:0]）で指定可能です。

パーシャル非表示エリアは、パーシャル非表示エリア設定レジスタで色の設定が可能です。なお、パーシャル表示領域ライン数レジスタに“1”を設定した場合、パーシャル表示領域は、それぞれ1ラインとなります。“0”を設定した場合、パーシャル表示領域は存在しません。すべて、通常の表示領域となります。

また、P1SL [8:0]とP1AW [8:0]により示される表示領域をパーシャル1、P2SL [8:0]とP2AW [8:0]により示される表示領域をパーシャル2と呼びます。パーシャル2の設定は、パーシャル1の設定が行われているとき（P1AW [8:0] 0のとき）のみ有効となります。そのため、表示領域として1つの領域のみの設定を行う場合にはパーシャル1にて設定を行うようにしてください。

なお、パーシャル・モードの設定のみでは、低消費電力にはなりません。低消費電力が必要とされる場合には、8色モードへモードの切り替えを行ってください。

図 5-47 パーシャル表示モード




注意1．指定されるパーシャル領域は重ねず、パーシャル1とパーシャル2の領域間は最低でも1ライン分のパーシャル非表示領域を設定してください。領域が重なった場合、パーシャル1の設定のみ有効となり、パーシャル2領域は、パーシャル表示となりません。

2．領域の設定は、次の関係を守って設定してください。

P1AW [8:0] (P2AW [8:0])    “13FH” (ゲート・ライン数-1)

なお，通常表示からパーシャル表示モードへの切り替え時，およびパーシャル表示モードから通常表示モードへの切り替え時は，表示不具合を回避するために，次のシーケンスに従うことを推奨します。


(1) 通常表示モード パーシャル表示モード推奨シ - ケンス



注1. ~ の順序は任意です。


2. は，必ず ， ， の設定後に実行してください。

(2) パーシャル表示モード 通常表示モード推奨シ - ケンス



注 ~ の順序は任意です。

(3) パーシャル表示モード パーシャル表示モード (表示領域切り替え) 推奨シ - ケンス



注1. ~ の順序は任意です。

2. は必要な場合に実行してください。

3. は、必ず ~ の設定後に実行してください。

## (4) パーシャル表示設定例

## 設定 A-1

レジスタ	設定値	設定値の詳細
パーシャル表示領域開始ライン・レジスタ (P1SL[8:0], P2SL[8:0])	00H	Y アドレス 00H を指定
パーシャル表示領域ライン数レジスタ (P1AW[8:0], P2AW[8:0])	A0H	領域幅 160 ライン設定
パーシャル表示領域 RAM アドレス・レジスタ (P1SA[8:0], P2SA[8:0])	00H	Y アドレス 00H を指定

## 設定 A-2

レジスタ	設定値	設定値の詳細
パーシャル表示領域開始ライン・レジスタ (P1SL[8:0], P2SL[8:0])	A0H	Y アドレス A0H を指定
パーシャル表示領域ライン数レジスタ (P1AW[8:0], P2AW[8:0])	A0H	領域幅 160 ライン設定
パーシャル表示領域 RAM アドレス・レジスタ (P1SA[8:0], P2SA[8:0])	A0H	Y アドレス A0H を指定

## 設定 A-3

レジスタ	設定値	設定値の詳細
パーシャル表示領域開始ライン・レジスタ (P1SL[8:0], P2SL[8:0])	50H	Y アドレス 50H を指定
パーシャル表示領域ライン数レジスタ (P1AW[8:0], P2AW[8:0])	A0H	領域幅 160 ライン設定
パーシャル表示領域 RAM アドレス・レジスタ (P1SA[8:0], P2SA[8:0])	50H	Y アドレス 50H を指定







## 設定 A-4

レジスタ	設定値	設定値の詳細
パーシャル表示領域開始ライン・レジスタ (P1SL[8:0], P2SL[8:0])	F0H	Y アドレス F0H を指定
パーシャル表示領域ライン数レジスタ (P1AW[8:0], P2AW[8:0])	A0H	領域幅 160 ライン設定
パーシャル表示領域 RAM アドレス・レジスタ (P1SA[8:0], P2SA[8:0])	F0H	Y アドレス F0H を指定

## 設定 A-5

レジスタ	設定値	設定値の詳細
パーシャル表示領域開始ライン・レジスタ (P1SL[8:0], P2SL[8:0])	F0H	Y アドレス F0H を指定
パーシャル表示領域ライン数レジスタ (P1AW[8:0], P2AW[8:0])	A0H	領域幅 160 ライン設定
パーシャル表示領域 RAM アドレス・レジスタ (P1SA[8:0], P2SA[8:0])	00H	Y アドレス 00H を指定

図 5-48 パーシャル表示設定



5.7 スタンバイについて (各レジスタ・モード共通)

μPD161704A には、スタンバイ機能があります。STBY レジスタを 1 にすることで、1 フレームのダミー・ライン期間にて、ゲートの全出力をオン状態にするとともに、ソース出力を  $V_{SS}$ 、VCOM 出力を  $V_{SS}$  にして、パネルの電荷をディスチャージします。ゲートの全出力がオン状態になった後、DCON レジスタを 0 にすることで、レギュレータ OFF、DC/DC コンバータ OFF を実行し、OSCON レジスタを 0 にすることより、内蔵発振回路を停止したあと、完全なスタンバイ・モードとなります。

<スタンバイ・シーケンス>

STBY レジスタ = 1


(1 フレーム期間ウエイト)

DCON レジスタ = 0

OSCON レジスタ = 0

スタンバイ・モードから通常モードへの移行は、スタンバイ・シーケンスとは逆に、OSCON = 1、DCON = 1、STBY = 0 の順に実行していきます。

図 5-49 DISPOFF コマンド実行時の動作概略



備考 1. スタンバイ・モード (STBY = 1) において、DC/DC コンバータ OFF、内部発振停止の状態においても  $V_{DD}$ 、 $V_{CCIO}$ 、 $V_{DC}$  に対して電源が供給されている状態であれば、表示データ RAM へのアクセス、表示データ RAM の保持、レジスタへのアクセスは可能です。

2. STBY\_GOFF レジスタを 1 にすると、ゲート、ソース、VCOM レベルを下記のように設定できます。

ゲート・レベル :  $V_{GL}$


ソース・レベル : Hi-Z

VCOM レベル :  $V_{SS}$

5.7.1 スタンバイ・シーケンス

電源制御として、内部シーケンスを実行した場合のシーケンス例を示します。


μPD161704A をスタンバイ・モードへ




↓

パネルの電荷がディスチャージされます。ノーマリ・ホワイトのパネルであれば、白表示になります。


1 フレーム分の時間ウエイト



ゲート、ソース、VCOM のレベル変更



↓  
電源 OFF




↓  
発振回路 OFF  
(スタンバイ状態)



5.7.2 スタンバイ解除シーケンス

電源制御として、内部シーケンスを実行した場合のシーケンス例を示します。




5.8 ゲート・ドライバ制御 (各レジスタ・モード共通)


μPD161704A は、322 本のゲート出力回路を内蔵しており、表示タイミングに合わせて、走査信号を出力します。

図 5-50 ゲート・スキャン波形


ノーマル・スキャン R<sub>L</sub>/L = 0 (R<sub>L</sub>/L = 1)




1ライン・スキップ R<sub>L</sub>/L = 0 (R<sub>L</sub>/L = 1)



2ライン・スキップ R<sub>L</sub>/L = 0 (R<sub>L</sub>/L = 1)





R/L = “L”でゲートのスキャン方向 1 320

R/L = “H”でゲートのスキャン方向 320 1

SCN1 = “0”, SCN = “0” パネル接続モード“MODE1”

SCN1 = “0”, SCN = “1” パネル接続モード“MODE2”

SCN1 = “1”, SCN = “0” パネル接続モード“MODE3”

SCN1 = “1”, SCN = “1” 禁止

NLINE1 = “0”, NLINE0 = “0” 1ライン反転

NLINE1 = “0”, NLINE0 = “1” 2ライン反転

NLINE1 = “1”, NLINE0 = “0” 4ライン反転

NLINE1 = “1”, NLINE0 = “1” 8ライン反転

GSCAN1 = “0”, GSCAN0 = “0” ライン反転

GSCAN1 = “0”, GSCAN0 = “1” フレーム反転

GSCAN1 = “1”, GSCAN0 = “0” スキップ反転 1D


GSCAN1 = “1”, GSCAN0 = “1” スキップ反転 2B

5.8.1 nライン反転について


NLINE [1:0]レジスタで設定されたライン数ごとに、反転動作を行います。ライン数として、“2”、“4”、および“8”を設定したときの反転動作を図5-51に示します。

図5-51 nライン反転極性


2ライン極性反転



4ライン極性反転



8ライン極性反転



5.8.2 スキップ極性反転について

図 5-52 スキップ極性反転

1ライン・スキップ極性反転 (1D)

1	+	+	+	+	+	+	+	+	+	+
2										
3	+	+	+	+	+	+	+	+	+	+
4										
5	+	+	+	+	+	+	+	+	+	+
6										
7	+	+	+	+	+	+	+	+	+	+
...										
314										
315	+	+	+	+	+	+	+	+	+	+
316										
317	+	+	+	+	+	+	+	+	+	+
318										
319	+	+	+	+	+	+	+	+	+	+
320										

↓ 極性反転

1	-	-	-	-	-	-	-	-	-	-
2										
3	-	-	-	-	-	-	-	-	-	-
4										
5	-	-	-	-	-	-	-	-	-	-
6										
7										
...										
314	-	-	-	-	-	-	-	-	-	-
315										
316	-	-	-	-	-	-	-	-	-	-
317										
318	-	-	-	-	-	-	-	-	-	-
319										
320	-	-	-	-	-	-	-	-	-	-

1フレームごと



1	-	-	-	-	-	-	-	-	-	-
2										
3	-	-	-	-	-	-	-	-	-	-
4										
5	-	-	-	-	-	-	-	-	-	-
6										
7	-	-	-	-	-	-	-	-	-	-
...										
314										
315	-	-	-	-	-	-	-	-	-	-
316										
317	-	-	-	-	-	-	-	-	-	-
318										
319	-	-	-	-	-	-	-	-	-	-
320										

↓ 極性反転

1	+	+	+	+	+	+	+	+	+	+
2										
3	+	+	+	+	+	+	+	+	+	+
4										
5	+	+	+	+	+	+	+	+	+	+
6										
7										
...										
314	+	+	+	+	+	+	+	+	+	+
315										
316	+	+	+	+	+	+	+	+	+	+
317										
318	+	+	+	+	+	+	+	+	+	+
319										
320	+	+	+	+	+	+	+	+	+	+

2ライン・スキップ極性反転 (2B)

1	+	+	+	+	+	+	+	+	+	+
2										
3										
4	+	+	+	+	+	+	+	+	+	+
5										
6										
7	+	+	+	+	+	+	+	+	+	+
...										
314										
315										
316	+	+	+	+	+	+	+	+	+	+
317										
318										
319	+	+	+	+	+	+	+	+	+	+
320										

↓ 極性反転

1	-	-	-	-	-	-	-	-	-	-
2										
3										
4	-	-	-	-	-	-	-	-	-	-
5										
6										
7										
...										
314	-	-	-	-	-	-	-	-	-	-
315										
316										
317	-	-	-	-	-	-	-	-	-	-
318										
319										
320	-	-	-	-	-	-	-	-	-	-

↓ Polarity inversion

1										
2										
3	+	+	+	+	+	+	+	+	+	+
4										
5										
6	+	+	+	+	+	+	+	+	+	+
7										
...										
314										
315	+	+	+	+	+	+	+	+	+	+
316										
317										
318	+	+	+	+	+	+	+	+	+	+
319										
320										

1フレームごと



1	-	-	-	-	-	-	-	-	-	-
2										
3										
4	-	-	-	-	-	-	-	-	-	-
5										
6										
7	-	-	-	-	-	-	-	-	-	-
...										
314										
315										
316	-	-	-	-	-	-	-	-	-	-
317										
318										
319	-	-	-	-	-	-	-	-	-	-
320										

↓ 極性反転

1	+	+	+	+	+	+	+	+	+	+
2										
3										
4	+	+	+	+	+	+	+	+	+	+
5										
6	+	+	+	+	+	+	+	+	+	+
7										
...										
314	+	+	+	+	+	+	+	+	+	+
315										
316										
317	+	+	+	+	+	+	+	+	+	+
318										
319										
320	+	+	+	+	+	+	+	+	+	+

↓ 極性反転

### 5.8.3 ゲート・スキャン機能

μPD161704A は、ゲート・スキャン動作として、3 種類のスキャン方法を選択することが可能です。選択は、GSCAN1、GSCAN0 レジスタにより行ってください。GSCAN1、GSCAN0 レジスタの設定に対応する各スキャンを、表 5-12 に示します。

表 5-12 ゲート・スキャン機能選択

GSCAN1	GSCAN0	スキャン機能	動作説明
0	0	コモン・ライン反転 (n ライン反転)	NLINE [1:0] レジスタに設定されたライン数にてコモン反転動作を行います。 0, 0 : 1 ライン反転      1, 0 : 4 ライン反転 0, 1 : 2 ライン反転      1, 1 : 8 ライン反転
0	1	コモン・フレーム反転	1 フレームごとに、コモン反転動作を行います。
1	0	スキップ反転 1D <sup>注</sup>	1 ライン分、スキップしてスキャンし、1/2 フレーム周期でコモン反転します。 詳しくは、図 5-53 を参照してください。
1	1	スキップ反転 2B <sup>注</sup>	2 ライン分、スキップしてスキャンし、1/3 フレーム周期でコモン反転します。 詳しくは、図 5-54 を参照してください。

注 RGB インタフェースのスルー・モード / キャプチャ・モード選択時には使用できません。

さらに、ゲートのスキャン方向を上下に反転することが可能です。設定は R/L レジスタにより行います。設定は、次のとおりです。

表 5-13 ゲート・スキャン方向選択

R/L	動作説明
0	上から下へ (ライン 1 ライン 320) のスキャンを行います。
1	下から上へ (ライン 320 ライン 1) のスキャンを行います。

また、パーシャル動作時の非表示領域のスキャン・モードとして、次に示す 8 種類を選択できます。

表 5-14 パーシャル非表示領域スキャン・モード

GSM	GSMLN [2:0]	スキャン・モード
0	X, X, X	パーシャル表示領域と同じスキャン周期。
1	0, 0, 0	パーシャル非表示領域はスキャンしない。
1	0, 0, 1	パーシャル非表示領域は 3 フレームごとにスキャンする。
1	0, 1, 0	パーシャル非表示領域は 5 フレームごとにスキャンする。
1	0, 1, 1	パーシャル非表示領域は 7 フレームごとにスキャンする。
1	1, 0, 0	パーシャル非表示領域は 9 フレームごとにスキャンする。
1	1, 0, 1	パーシャル非表示領域は 11 フレームごとにスキャンする。
1	1, 1, 0	パーシャル非表示領域は 13 フレームごとにスキャンする。
1	1, 1, 1	パーシャル非表示領域は 15 フレームごとにスキャンする。

5.8.4 スキップ反転について

1ライン, もしくは2ライン・スキップして反転します。詳細な波形を図5-53, 5-54 に示します。

図5-53 スキップ反転1D







図 5-54 スキップ反転 2B




## 6. E<sup>2</sup>PROM インタフェース

μPD161704A は、Microwire インタフェースに対応した E<sup>2</sup>PROM に対するインタフェース機能を内蔵しています。ただし、E<sup>2</sup>PROM の容量が 2 K ビット、4 K ビット品へのみ対応しております。

### 6.1 μPD161704A と E<sup>2</sup>PROM 接続について

E<sup>2</sup>PROM との接続は下図のように行います。



#### LCD コントローラ側信号

端子	機能
ECS	E <sup>2</sup> PROM に対する、チップ・セレクト信号 ECS = 1 を出力することで、E <sup>2</sup> PROM をアクティブ状態とし、その後、データを送信します。 E <sup>2</sup> PROM の CS (チップ・セレクト端子) と接続します。
ESK	E <sup>2</sup> PROM に対する、クロック信号 ESK の立ち下がりで、E <sup>2</sup> PROM に対し EDO から、データを出力します。E <sup>2</sup> PROM の CLK (シフト・クロック端子) と接続します。 内蔵発振器のクロックを 8 分周したものを、E <sup>2</sup> PROM に対するクロックにしています。
EDO	データ出力端子 E <sup>2</sup> PROM に、データを出力します。E <sup>2</sup> PROM の DIN (データ・イン端子) と接続します。
EDI	データ入力端子 E <sup>2</sup> PROM のデータの読み出しに使用します。E <sup>2</sup> PROM の DOUT (データ・アウト端子) と接続します。

## 6.2 各動作について

μPD161704A は E<sup>2</sup>PROM に対して、レジスタ・データの書き込み、レジスタ・データの読み込み、E<sup>2</sup>PROM データの消去を行うことが可能です。各動作の選択は、R68 レジスタを用いて行います。

R68 レジスタ			E <sup>2</sup> PROM コマンド
E2OPC2	E2OPC1	E2OPC0	
0	0	0	設定禁止
0	0	1	EPSAVE : E <sup>2</sup> PROM への書き込み
0	1	0	MASKON : E <sup>2</sup> PROM への書き込み・消去の許可 <sup>注</sup>
0	1	1	MASKOF : E <sup>2</sup> PROM への書き込み・消去の禁止
1	0	0	EPCLR : E <sup>2</sup> PROM の全エリア消去
1	0	1	EPWALL : E <sup>2</sup> PROM の全エリアへ FFH を書き込む
1	1	0	EPREAD : E <sup>2</sup> PROM からの読み込み
1	1	1	設定禁止

注 E2OPC [2:0] = 0, 1, 0 にする場合のみ、E2OPC に値を設定する前に E2EN[7:0]レジスタを AAH に設定する必要があります。


E2EN [7:0]レジスタを AAH にしないまま E2OPC [2:0] = 0, 1, 0 にしても、E<sup>2</sup>PROM に書き込み・消去の許可の信号を送信しません。

なお、E2EN [7:0]レジスタは、インデックスを E2OPC [2:0] か E2EN [7:0] 以外に設定した時点で 00H にリセットされます。

各動作について、次に説明します。

【E<sup>2</sup>PROM リード・コマンド：E<sup>2</sup>PROM からの読み出し】


E<sup>2</sup>PROMに格納されているレジスタ・データを、“E<sup>2</sup>PROM読み出しスタート・アドレス・レジスタ (E2SA [7:0])” に設定されている「E<sup>2</sup>PROMアドレス」から「インデックス (D15-D0)」、「データ (D15-D0)」の順に読み込みを行い、μPD161704Aの該当インデックスへデータを保存します。なお、読み出し終了コード (E<sup>2</sup>PROMに書き込まれたインデックス値がFFFFH) を読み込むまで、連続して動作を実行します。



【EPSAVE コマンド：E<sup>2</sup>PROM へのデータの書き込み】

μPD161704A のレジスタ・データを、E2A [7:0]レジスタに基づく E<sup>2</sup>PROM アドレスへ、E2IR [15:0]に対応したレジスタ・データを書き込みます。

なお、E<sup>2</sup>PROM アドレスを偶数アドレスに設定した場合はインデックスが書き込まれ、奇数アドレスに設定した場合にはデータが書き込まれます。また、インデックスが書き込まれた E<sup>2</sup>PROM アドレスの次のアドレスに、インデックスに対応したデータを書き込むようにしてください。



【MASKON : E<sup>2</sup>PROM への書き込み / 消去許可】

E<sup>2</sup>PROM への , 消去 / 書き込みを許可します。

消去 / 書き込み許可・イネーブル設定	消去 / 書き込み許可イネーブル・レジスタ設定 (E2EN = AAH) <u>E2EN = AAH に設定しないと , 消去 / 書き込み許可が実行できません。</u>
消去 / 書き込み許可・コマンド入力	消去 / 書き込み許可実行 (E2OPC = " 010" )
EWEN <Erase Write Enable>発行 ( 要 Wait )	E <sup>2</sup> PROM が消去 / 書き込み許可状態へ
消去 / 書き込み許可処理完了	E <sup>2</sup> PROM 消去 / 書き込み許可終了 ( E2OPC = "000" に自動リセット )

【MASKOF : E<sup>2</sup>PROM への書き込み禁止】

E<sup>2</sup>PROM への , 消去 / 書き込みを禁止します ( データの読み出しは可能です )。

消去 / 書き込み禁止・コマンド入力	消去 / 書き込み禁止実行 ( E2OPC = "011" )
EWDS <Erase Write DiSable>発行 ( 要 Wait )	E <sup>2</sup> PROM が消去 / 書き込み禁止状態へ
消去 / 書き込み禁止処理完了	E <sup>2</sup> PROM 消去 / 書き込み禁止終了 ( E2OPC = "000" に自動リセット )

【EPCLR コマンド：E<sup>2</sup>PROM を消去】

E<sup>2</sup>PROM のデータを初期化します。

消去 / 書き込み許可・イネーブル設定	消去 / 書き込み許可イネーブル・レジスタ設定 (E2EN = AAH) <u>E2EN = AAH に設定しないと、消去 / 書き込み許可が実行できません。</u>
消去 / 書き込み許可・コマンド入力	消去 / 書き込み許可実行 (E2OPC = " 010" )
EWEN <Erase Write Enable>発行 ( 要 Wait )	E <sup>2</sup> PROM が消去 / 書き込み許可状態へ
E <sup>2</sup> PROM 消去・コマンド入力	E <sup>2</sup> PROM 消去実行 (E2OPC = " 100" )
ERAL <Erase all>発行 ( 要 Wait )	E <sup>2</sup> PROM の全データ消去
消去 / 書き込み禁止・コマンド入力	消去 / 書き込み禁止実行 (E2OPC = " 011" )
EWDS <Erase Write DiSable>発行 ( 要 Wait )	E <sup>2</sup> PROM が消去 / 書き込み禁止状態へ
E <sup>2</sup> PROM 消去処理完了	E <sup>2</sup> PROM 消去終了 (E2OPC = "000"に自動リセット)

【EPWALL】

E<sup>2</sup>PROM の全アドレスに「FFFFH」を書き込みます。


E<sup>2</sup>PROM 初期化時に本コマンドを実行することで E<sup>2</sup>PROM 全データに読み出し終了コード (FFFFH) を書き、ノイズなどによる読み出しの無限ループを防止します。

消去 / 書き込み許可・イネーブル設定	消去 / 書き込み許可イネーブル・レジスタ設定 (E2EN = AAH) <u>E2EN = AAH に設定しないと、消去 / 書き込み許可が実行できません。</u>
消去 / 書き込み許可・コマンド入力	消去 / 書き込み許可実行 (E2OPC = " 010" )
EWEN <Erase Write Enable>発行 ( 要 Wait )	E <sup>2</sup> PROM が消去 / 書き込み許可状態へ
全エリア FFFFH 書き込みコマンド入力	全エリア FFFFH 書き込み実行 ( E2OPC = " 101" )
WRAL <Write all>発行 ( 要 Wait )	E <sup>2</sup> PROM の全アドレスへ FFFFH を書き込む
消去 / 書き込み禁止・コマンド入力	消去 / 書き込み禁止実行 ( E2OPC = " 011" )
EWDS <Erase Write DiSable>発行 ( 要 Wait )	E <sup>2</sup> PROM が消去 / 書き込み禁止状態へ
E <sup>2</sup> PROM 全エリア書き込み処理完了	E <sup>2</sup> PROM 全エリア書き込み終了 ( E2OPC = " 000" に自動リセット )




7. 電源制御

DC/DC部, VCOM部ブロック図




7.1 昇圧電圧作成構成


生成される昇圧電圧について、次に示します。



7.2 昇圧電圧オート・スタート&立ち上がり順序




7.3 Power Shift 回路



VSTBY	SFVSEL	機能
0 (V <sub>SS</sub> )	0	Regulator ON, RV <sub>DD</sub> = 2.1 V (テスト・モード)
0 (V <sub>SS</sub> )	1	Regulator ON, RV <sub>DD</sub> = 2.3 V (通常使用時は, SFVSEL = 1 に設定してください)
1 (V <sub>DC</sub> )	-	Regulator OFF, RV <sub>DD</sub> = Hi-Z (テスト・モード)


7.4 V<sub>DCI</sub> 回路



VD2ON1	V <sub>DCI</sub> (限定値)
0 (2倍昇圧)	V <sub>DCI</sub> = 3.2 V
1 (3倍昇圧)	V <sub>DCI</sub> = 2.1 V

7.5  $V_S$ \_AMP 回路,  $V_R$ \_AMP 回路,  $V_{GM}$ \_AMP 回路


$V_S$ ,  $V_R$ ,  $V_{GM}$  を生成するアンプ回路のブロック図を次に示します。



各々の出力電圧とレジスタとの関係は 7.8 モード説明を参照してください。

7.6 コモン駆動回路

コモン駆動回路のブロック図を次に示します。




7.7 昇圧ステップ可変

V<sub>DD2</sub> の昇圧ステップ数は V<sub>DCI</sub> x 2 倍または、V<sub>DCI</sub> x 3 倍です。VD2ON1, VD2ON0 レジスタで設定します。

V<sub>GH</sub>, V<sub>GL</sub>, V<sub>CL</sub> の昇圧ステップ数は、V<sub>GHON1</sub>, V<sub>GHON0</sub>, V<sub>GLON1</sub>, V<sub>GLON0</sub>, V<sub>GHREF</sub>, V<sub>GLREF</sub> レジスタと外付けコンデンサの接続方法により選択します。

次に接続方法を示します。



7.8 モード説明

7.8.1 DC/DC コンバータ制御

DCON	VD2ON1	VD2ON0	DC1HZ	V <sub>DD2</sub> 状態
0	x	x	0	V <sub>DC</sub>
0	x	x	1	Hi-Z
1	0	0	0	V <sub>DC</sub>
1	0	0	1	Hi-Z
1	0	1	x	V <sub>DCI</sub> × 2 倍昇圧
1	1	x	x	V <sub>DCI</sub> × 3 倍昇圧

DCON	VGHREF	VGHON1	VGHON0	VGLON1	VGLON0	DC2HZ	V <sub>GH</sub> 状態
0	x	x	x	x	x	0	V <sub>GH</sub> = V <sub>DD2</sub>
0	x	x	x	x	x	1	V <sub>GH</sub> = Hi-Z
1	x	0	0	x	x	0	V <sub>GH</sub> = V <sub>DD2</sub>
1	x	0	0	0	0	1	V <sub>GH</sub> = Hi-Z
1	0	0	1	x	x	x	V <sub>GH</sub> = V <sub>R</sub> × 2 倍昇圧 + V <sub>R</sub>
1	0	1	x	x	x	x	V <sub>GH</sub> = V <sub>R</sub> × 3 倍昇圧 + V <sub>R</sub>
1	1	0	1	x	x	x	V <sub>GH</sub> = V <sub>R</sub> × 2 倍昇圧 + V <sub>DCI</sub>
1	1	1	x	x	x	x	V <sub>GH</sub> = V <sub>R</sub> × 3 倍昇圧 + V <sub>DCI</sub>

DCON	VGLREF	VGLON1	VGLON0	VGHON1	VGHON0	DC2HZ	V <sub>GL</sub> 状態
0	x	x	x	x	x	0	V <sub>GL</sub> = V <sub>SS</sub>
0	x	x	x	x	x	1	V <sub>GL</sub> = Hi-Z
1	x	0	0	x	x	0	V <sub>GL</sub> = V <sub>SS</sub> (V <sub>CL</sub> = ON 時は V <sub>GL</sub> = V <sub>CL</sub> )
1	x	0	0	0	0	1	V <sub>GL</sub> = Hi-Z
1	0	0	1	x	x	x	V <sub>GL</sub> = V <sub>R</sub> × - 2 倍昇圧
1	0	1	x	x	x	x	V <sub>GL</sub> = V <sub>R</sub> × - 3 倍昇圧
1	1	0	1	x	x	x	V <sub>GL</sub> = V <sub>R</sub> × - 2 倍昇圧 + V <sub>CL</sub>
1	1	1	x	x	x	x	V <sub>GL</sub> = V <sub>R</sub> × - 3 倍昇圧 + V <sub>CL</sub>

DCON	VCLON	DC3HZ	V <sub>CL</sub> 状態
0	x	0	V <sub>CL</sub> = V <sub>SS</sub>
0	x	1	V <sub>CL</sub> = Hi-Z
1	0	0	V <sub>CL</sub> = V <sub>SS</sub>
1	0	1	V <sub>CL</sub> = Hi-Z
1	1	x	V <sub>DC</sub> × - 1 倍昇圧

7.8.2 DC/DC フレーム同期選択

DCFRM	DC/DC 動作
0	フレーム信号に非同期
1	フレーム信号に同期

7.8.3 DC/DC 動作周波数選択

LPM	FS1	FS0	LFS1	LFS0	V <sub>DD2</sub> , V <sub>CL</sub> 動作周波数
0	0	0	-	-	DCCLK/1
0	0	1	-	-	DCCLK/2
0	1	0	-	-	DCCLK/4
0	1	1	-	-	DCCLK/8
1	-	-	0	0	DCCLK/1
1	-	-	0	1	DCCLK/2
1	-	-	1	0	DCCLK/4
1	-	-	1	1	DCCLK/8

LPM	FS3	FS2	LFS3	LFS2	V <sub>GH</sub> , V <sub>GL</sub> 動作周波数
0	0	0	×	×	DCCLK/1
0	0	1	×	×	DCCLK/2
0	1	0	×	×	DCCLK/4
0	1	1	×	×	DCCLK/8
1	×	×	0	0	DCCLK/1
1	×	×	0	1	DCCLK/2
1	×	×	1	0	DCCLK/4
1	×	×	1	1	DCCLK/8

7.8.4 DC/DC 立ち上げ時間選択

PONM	PON	PUPT1	PUPT0	V <sub>DD2</sub> 昇圧	V <sub>R</sub> : ON	V <sub>GL</sub> 昇圧	V <sub>GH</sub> /V <sub>CL</sub> 昇圧 V <sub>S</sub> /V <sub>GM</sub> 昇圧	
1	×	0	0	16/DCCLK	0.5 × 128/DCCLK	1.5 × 128/DCCLK	2.5 × 128/DCCLK	内部シーケンス
1	×	0	1	16/DCCLK	0.5 × 256/DCCLK	1.5 × 256/DCCLK	2.5 × 256/DCCLK	内部シーケンス
1	×	1	0	16/DCCLK	0.5 × 512/DCCLK	1.5 × 512/DCCLK	2.5 × 512/DCCLK	内部シーケンス
1	×	1	1	16/DCCLK	0.5 × 1024/DCCLK	1.5 × 1024/DCCLK	2.5 × 1024/DCCLK	内部シーケンス
0	1	×	×	外部入力	外部入力	外部入力	外部入力	外部シーケンス
0	0	×	×	-	-	-	-	通常モード

7.8.5 DC/DC 立ち上げ時分周率選択

PONM	PON	DUPF1	DUPF0	DC/DC コンバータ用 OSC の周波数分周率
1	×	0	0	内部シーケンス使用 : OSC = DCCLK/1
1	×	0	1	内部シーケンス使用 : OSC = DCCLK/2
1	×	1	0	内部シーケンス使用 : OSC = DCCLK/4
1	×	1	1	内部シーケンス使用 : OSC = DCCLK/8
0	1	0	0	外部シーケンス使用 : OSC = DCCLK/1
0	1	0	1	外部シーケンス使用 : OSC = DCCLK/2
0	1	1	0	外部シーケンス使用 : OSC = DCCLK/4
0	1	1	1	外部シーケンス使用 : OSC = DCCLK/8
0	0	×	×	FS0, FS1, FS3, FS4 設定有効

7.8.6 V<sub>REFR</sub> レギュレータ選択出力

RGON	VC2	VC1	VC0	V <sub>REFR</sub>
0	X	x	x	V <sub>REFR</sub> レギュレータ OFF (V <sub>REFR</sub> = Hi-Z)
1	0	0	0	1.50 V
1	0	0	1	1.60 V
1	0	1	0	1.70 V
1	0	1	1	1.80 V
1	1	0	0	1.90 V
1	1	0	1	2.00 V
1	1	1	0	2.05 V
1	1	1	1	2.10 V

7.8.7 V<sub>GM</sub> レギュレータ選択出力

RGON	VSHI	VSEL2	VSEL1	VSEL0	V <sub>GM</sub>			
					V <sub>GM</sub>	V <sub>REFR</sub> = 1.5 V	V <sub>REFR</sub> = 2.0 V	V <sub>REFR</sub> = 2.1 V
0	x	x	x	x	V <sub>GM</sub> レギュレータ OFF (V <sub>GM</sub> = V <sub>SS</sub> )			
1	1	x	x	x	V <sub>GM</sub> レギュレータ OFF (V <sub>GM</sub> = Hi-Z)			
1	0	0	0	0	V <sub>REFR</sub> x 2.200	3.30	4.40	4.62
1	0	0	0	1	V <sub>REFR</sub> x 2.250	3.38	4.50	4.73
1	0	0	1	0	V <sub>REFR</sub> x 2.300	3.45	4.60	4.83
1	0	0	1	1	V <sub>REFR</sub> x 2.350	3.53	4.70	4.94
1	0	1	0	0	V <sub>REFR</sub> x 2.400	3.60	4.80	5.04
1	0	1	0	1	V <sub>REFR</sub> x 2.450	3.68	4.90	5.15
1	0	1	1	0	V <sub>REFR</sub> x 2.500	3.75	5.00	5.25
1	0	1	1	1	V <sub>REFR</sub> x 2.550	3.83	5.10	5.36

7.8.8 V<sub>S</sub> レギュレータ選択出力

RGON	VSHI	VSSEL2	VSSEL1	VSSEL0	V <sub>S</sub>			
					V <sub>S</sub>	V <sub>REFR</sub> = 1.5 V	V <sub>REFR</sub> = 2.0 V	V <sub>REFR</sub> = 2.1 V
0	x	x	x	x	V <sub>S</sub> レギュレータ OFF (V <sub>S</sub> = V <sub>SS</sub> )			
1	1	x	x	x	V <sub>S</sub> レギュレータ OFF (V <sub>S</sub> = Hi-Z)			
1	0	0	0	0	V <sub>REFR</sub> x 2.425	3.64	4.85	5.09
1	0	0	0	1	V <sub>REFR</sub> x 2.450	3.68	4.90	5.15
1	0	0	1	0	V <sub>REFR</sub> x 2.475	3.71	4.95	5.20
1	0	0	1	1	V <sub>REFR</sub> x 2.500	3.75	5.00	5.25
1	0	1	0	0	V <sub>REFR</sub> x 2.525	3.79	5.05	5.30
1	0	1	0	1	V <sub>REFR</sub> x 2.550	3.83	5.10	5.36
1	0	1	1	0	V <sub>REFR</sub> x 2.575	3.86	5.15	5.41
1	0	1	1	1	V <sub>REFR</sub> x 2.600	3.90	5.20	5.46



7.8.9 V<sub>R</sub>レギュレータ選択出力

RGONR	VRHI	VRSEL2	VRSEL1	VRSEL0	V <sub>R</sub>			
					V <sub>R</sub>	V <sub>REFR</sub> = 1.5 V	V <sub>REFR</sub> = 2.0 V	V <sub>REFR</sub> = 2.1 V
0	x	x	x	x	V <sub>R</sub> レギュレータ OFF (V <sub>R</sub> = V <sub>SS</sub> )			
1	1	x	x	x	V <sub>R</sub> レギュレータ OFF (V <sub>R</sub> = Hi-Z)			
1	0	0	0	0	V <sub>REFR</sub> x 2.250	3.38	4.50	4.73
1	0	0	0	1	V <sub>REFR</sub> x 2.400	3.60	4.80	5.04
1	0	0	1	0	V <sub>REFR</sub> x 2.450	3.68	4.90	5.15
1	0	0	1	1	V <sub>REFR</sub> x 2.500	3.75	5.00	5.25
1	0	1	0	0	V <sub>REFR</sub> x 2.525	3.79	5.05	5.30
1	0	1	0	1	V <sub>REFR</sub> x 2.550	3.83	5.10	5.36
1	0	1	1	0	V <sub>REFR</sub> x 2.600	3.90	5.20	5.46
1	0	1	1	1	V <sub>REFR</sub> x 2.700	4.05	5.40	5.67

7.8.10 V<sub>DCl</sub>レギュレータ選択出力

VDCION	VDCIHZ	VDCISEL	VD2ON1	V <sub>DCl</sub> (限定値)
1	x	x	0	3.2 V
1	x	x	1	2.1 V
0	1	x	x	Hi-Z
0	0	0	x	V <sub>DC</sub>
0	0	1	x	V <sub>SS</sub>

7.8.11 RV<sub>DD</sub>レギュレータ選択出力

VSTBY	SFVSEL	RV <sub>DD</sub>
V <sub>SS</sub>	0	2.1 V
V <sub>SS</sub>	1	2.3 V
V <sub>DC</sub>	x	Hi-Z

7.8.12 V<sub>S</sub>, V<sub>R</sub> Amp.電流選択

RGON, RGONR	LPM	ACS1	ACS0	LACS1	LACS0	V <sub>S</sub> 状態	V <sub>R</sub> 状態	回路電流状態
1	0	0	0	x	x	出力	出力	Amp.電流 = x 1
1	0	0	1	x	x	出力	出力	Amp.電流 = x 2
1	0	1	0	x	x	出力	出力	Amp.電流 = x 3
1	0	1	1	x	x	出力	出力	Amp.電流 = x 6
1	1	x	x	0	0	出力	出力	Amp.電流 = x 0.25
1	1	x	x	0	1	出力	出力	Amp.電流 = x 0.5
1	1	x	x	1	0	出力	出力	Amp.電流 = x 1.0
1	1	x	x	1	1	出力	出力	Amp.電流 = x 1.5

7.8.13 VCOMM 出力制御

COMONM	COHIM	COHIS	STBY	STBY GOFF	CDA_AMP	VCOMHM/ VCOMLM Amp.	VCOMM	ゲート
0	X	X	0	0	OFF	OFF	Hi-Z	ON
1	1	X	0	0	ON	OFF	Hi-Z	ON
1	0	X	0	0	ON	ON	ON	ON
1	0	X	1	0	ON	ON	VCOMLM	V <sub>GH</sub>
1	0	X	1	1	ON	ON	V <sub>SS</sub>	V <sub>GL</sub>
X	0	0	1	1	ON	ON	V <sub>SS</sub>	V <sub>GL</sub>

7.8.14 VCOMM 出力能力制御

COMONM	COHIM1	COHIM0	COMP1	COMP0	VCOMM
1	1	x	0	0	VCOMM 能力 = x 1.0 モード
1	1	x	0	1	VCOMM 能力 = x 1.5 モード
1	1	x	1	0	VCOMM 能力 = x 2.0 モード
1	1	x	1	1	VCOMM 能力 = x 2.5 モード

7.8.15 VCOM Amp.電流選択

COMONM	LPM	COMCS1	COMCS0	LCOMCS1	LCOMCS0	VCOMHM-Amp. VCOMLM-Amp.	回路電流状態
0	x	x	x	x	x	OFF	Amp., CS Power OFF
1	0	0	0	x	x	ON	Amp.電流 = x 1
1	0	0	1	x	x	ON	Amp.電流 = x 2
1	0	1	0	x	x	ON	Amp.電流 = x 3
1	0	1	1	x	x	ON	Amp.電流 = x 7
1	1	x	x	0	0	ON	Amp.電流 = x 0.25
1	1	x	x	0	1	ON	Amp.電流 = x 0.5
1	1	x	x	1	0	ON	Amp.電流 = x 1.0
1	1	x	x	1	1	ON	Amp.電流 = x 1.5

7.8.16 VCOMM センタ調整選択

COMINM (R32-D7) の設定により、コモン駆動波形 VCOMM のセンタ電圧設定方法を選択します。COMINM = 1 設定時、IC 外部より VCOMINM 端子に、VCOMM センタ電圧を直接入力してください。

COMINM	VCOMM センタ調整
0	内部 D/A 有効 (R32 の設定有効)
1	VCOMINM 入力センタ・レベル電圧有効

7.8.17 VCOM 出力振幅調整

VCOMM 出力の出力振幅を調整します。VCOM 出力振幅電圧 (V<sub>COMpp</sub>) は、V<sub>GM</sub> を基準電位とする D/A コンバータ回路の出力電圧を VCOM 振幅制御レジスタ (R31) により、下式のように調整できます。


$$V_{COMpp} = V_{GM} \times \{ 3/5 + \{ 3.15/5 \times (DA_{R31}/63) \} \}$$

**備考** DA<sub>R31</sub>: R31 設定値

なお、設定可能な R31 の値は、VCOMM センタ調整後の実コモン駆動波形の電位レベルと、V<sub>DD2</sub> 電圧と昇圧電圧 V<sub>CL</sub> の関係により決定されます。

R31 による VCOMM 出力振幅電圧、VCOMM センタ・レベル制御レジスタ (R32) による VCOMM 出力センタ電位電圧設定レベルまたは、VCOMINM からの VCOM 出力センタ電位入力、下図に示す関係内で設定してください。

図 7-1 コモン駆動波形設定可能電圧範囲



< コモン駆動波形 電圧設定可能条件 >

$$3 \text{ V} < V_{COMpp} < 5.5 \text{ V}$$

**備考** V<sub>COMpp</sub> は V<sub>DD2</sub>, V<sub>s</sub> には依存しません。

$$V_s > V_{COMHM} > V_{COMLM} > V_{CL}$$

$$\text{備考 } V_{COMHM} = 1/2 V_{COMpp} + V_{COMCM}$$

$$V_{COMLM} = V_{COMCM} - 1/2 V_{COMpp}$$

VCOMCM: R32 設定値[COMINM(R32) = 0] または VCOMINM 入力電圧レベル[COMINM(R32) = 1]

表 7-1 VCOM 出力振幅電圧(V<sub>COMpp</sub>)調整・D/A コンバータ設定値

DA5	DA4	DA3	DA2	DA1	DA0	DAR31	V <sub>COMpp</sub> (V <sub>GM</sub> = 5 V 時の例)
0	0	0	0	0	0	0	3.00 V
0	0	0	0	0	1	1	3.05 V
0	0	0	0	1	0	2	3.10 V
:	:	:	:	:	:	:	:
1	1	0	0	1	0	50	5.50 V
1	1	0	0	1	1	51	5.55 V (以下, 設定禁止)
:	:	:	:	:	:	:	:
1	1	1	1	0	1	61	6.05 V (設定禁止)
1	1	1	1	1	0	62	6.10 V (設定禁止)
1	1	1	1	1	1	63	6.15 V (設定禁止)

注意 VCOMM 出力振幅の可変範囲は, V<sub>CL</sub>+0.1V ~ V<sub>S</sub>-0.1V となります。V<sub>COMpp</sub> は 3.0 V 以上かつ 5.5 V 以下の設定になるようにして使用してください。

7.8.18 VCOMM 出力センタ調整

VCOMM 出力のセンタ電位レベルを調整します。VCOMM 出力センタ電位電圧 (V<sub>COMCM</sub>) は, V<sub>GM</sub> を基準電位とする D/A コンバータ回路の出力電圧を VCOMM センタ・レベル調整レジスタ (R32, R33) により, 下式のように調整できます。

$$V_{COMCM} = V_{GM} \times \{1/5 + \{2/5 \times (DA/127)\}\}$$

備考 DA: R32 設定値 or R33 設定値

表 7-2 VCOMM 出力センタ電位電圧 (V<sub>COMCM</sub>)・D/A コンバータ設定値

MCD A6	MCD A5	MCD A4	MCD A3	MCD A2	MCD A1	MCD A0	D/A	V <sub>COMCM</sub> (V <sub>GM</sub> = 5 V 時)
0	0	0	0	0	0	0	0	1.000 V
0	0	0	0	0	0	1	1	1.016 V
0	0	0	0	0	1	0	2	1.031 V
:	:	:	:	:	:	:	:	:
1	1	1	1	1	0	1	125	2.968 V
1	1	1	1	1	1	0	126	2.984 V
1	1	1	1	1	1	1	127	3.000 V

注意 VCOMM出力センタの可変範囲は, V<sub>S</sub>, V<sub>CL</sub>出力電圧により制限されます。

7.9 各端子までの配線抵抗値について

推奨する配線抵抗値を次に示します。配線抵抗値は、電源の電流能力に影響しますので、推奨値以下となるよう、設計をお願いします。

表 7-3 推奨配線抵抗

端子名	配線抵抗値 (Ω)
V <sub>SS</sub>	< 10
V <sub>DC</sub>	< 10
V <sub>DCI</sub>	< 10
R <sub>VDD</sub>	< 10
V <sub>S</sub>	< 10
V <sub>R</sub>	< 10
V <sub>GM</sub>	< 10
V <sub>GH</sub>	< 50
V <sub>BD2</sub>	< 10
V <sub>GL</sub>	< 10
V <sub>CL</sub>	< 10
V <sub>COMHM</sub>	< 10
V <sub>COMLM</sub>	< 10
V <sub>COMM</sub>	< 10
C11+	< 10
C11-	< 10
C12+	< 10
C12-	< 10
C21+	< 50
C21-	< 50
C22+	< 50
C22-	< 50
C23+	< 50
C23-	< 50
C31+	< 10
C31-	< 10

7.10 外付けコンデンサ推奨容量値

外付けコンデンサの推奨容量値を次に示します。なお、最終的には、モジュールにて十分な評価を行った上で容量値を決定してください。

表 7-4 外付けコンデンサ推奨容量値

端子名	推奨容量値 (μF)	耐 圧 (V)
V <sub>DC</sub>	1 ~ 4.7	6.3 以上
V <sub>DCI</sub>	1 ~ 4.7	6.3 以上
RV <sub>DD</sub>	1 ~ 4.7	6.3 以上
V <sub>S</sub>	1 ~ 4.7	6.3 以上
V <sub>R</sub>	1 ~ 4.7	10 以上
V <sub>GM</sub>	1 ~ 4.7	6.3 以上
V <sub>GH</sub>	0.47 ~ 1	25 以上
V <sub>DD2</sub>	1 ~ 4.7	10 以上
V <sub>GL</sub>	0.47 ~ 1	25 以上
V <sub>CL</sub>	1 ~ 4.7	6.3 以上
VCOMHM	1 ~ 4.7	6.3 以上
VCOMLM	1 ~ 4.7	6.3 以上
C11+, C11-	1 ~ 4.7	6.3 以上
C12+, C12-	1 ~ 4.7	6.3 以上
C21+, C21-	0.47 ~ 1	10 以上
C22+, C22-	0.47 ~ 1	10 以上
C23+, C23-	0.47 ~ 1	10 以上
C31+, C31-	1 ~ 4.7	6.3 以上

7.11 ショットキー・ダイオード特性

外付けショットキー・ダイオードの推奨特性を次に示します。なお、最終的には、モジュールにて十分な評価を行った上で決定してください。

接続箇所	V <sub>GL</sub> -V <sub>SS</sub> 間、および V <sub>DC</sub> -V <sub>DD2</sub> 間に低抵抗 (10 Ω以下) で接続してください。
V <sub>F</sub>	0.5 V (@200 mA) 以下
V <sub>R</sub>	30 V 以上
I <sub>R</sub>	5 μA 以下

8. 電源投入 / 遮断について

μPD161704A を使用した TFT-LCD パネル駆動用チップ・セットの電源投入 / 遮断例を示します。

8.1 μPD161704A 電源投入設定シーケンス例

内部シーケンスを実行した場合のシーケンス例を示します。

μPD161704A へハード・リセットを入れる

μPD161704A のレジスタをリセット

μPD161704A コマンド・リセット  
( R3 レジスタ )

R3

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	0	0	0	0	0	1

↓

μPD161704A の発振回路動作開始

μPD161704A 発振回路スタート  
( R58 レジスタ )

R58

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	0	0	0	0	0	1

MIN.1 ライン時間 wait ( 発振安定時間待ちのため )

↓

μPD161704A の γ を設定

μPD161704A γ 設定  
( 必要がある場合 , 設定を行ってください )

R36 ~  
R39  
R82,  
R83  
R97 ~  
R102

R36 ~ R39, R82 ~ R83, R97 ~ R102 の設定は順不同。

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	X	X	X	X	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A の水平期間タイミングを設定

μPD161704A 水平期間タイミング設定  
( 必要がある場合 , 設定を行ってください )

R77 ~  
R79

R77 ~ R79 の設定は順不同。

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	X	X	X	X	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

液晶表示領域を設定

μPD161704A 液晶表示領域設定  
(R41 ~ R44 レジスタ)

R41 ~  
R44

R41 ~ R44 の設定は順不同。

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	X	X	X	X	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

ウインドウを設定

μPD161704A ウインドウ領域設定  
(R8 ~ R11 レジスタ)

R8 ~  
R11

R8 ~ R11 の設定は順不同。

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	X	X	X	X	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A ウインドウ・モード設定  
(R5 レジスタ)

R5

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	0	1	0	X	0	0

X は任意の値を設定してください。

μPD161704A 書き込みアドレス設定  
(R6, R7 レジスタ)

R6 ~  
R7

R6, R7 の設定は順不同。

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	X	X	X	X	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A 表示データ入力

RS	D15	D14	D13	D12	D11	D10	D9	D8
H	X	X	X	X	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。



電源設定

μPD161704A 電源設定  
( R25 レジスタ )

R25

L	D15	D14	D13	D12	D11	D10	D9	D8
	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	0	0	1	0	0	0

μPD161704A 電源設定  
( R26 レジスタ )

R26

L	D15	D14	D13	D12	D11	D10	D9	D8
	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A 電源設定  
( R27 レジスタ )

R27

L	D15	D14	D13	D12	D11	D10	D9	D8
	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	1	0	X	X	X	X

X は任意の値を設定してください。

μPD161704A 電源設定  
( R28 レジスタ )

R28

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	1	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A 電源設定  
( R29 レジスタ )

R29

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A 電源設定  
( R30 レジスタ )

R30

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	X	X	0	0	0	1

X は任意の値を設定してください。

μPD161704A 電源設定  
( R31 レジスタ )

R31

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A 電源設定  
( R32 レジスタ )

R32

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	X

X は任意の値を設定してください。

μPD161704A 電源設定  
( R24 レジスタ )

R24

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	1	1	1	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	1

X は任意の値を設定してください。

↓

R27 レジスタの PUPT0/PUPT1 に  
設定された時間が経過後，電源が ON！

表示スタート設定

μPD161704A GOE1, GOE2 信号設定  
( R59 レジスタ )

R59

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	0	0	0	0	0	1

1フレーム分の時間後、全白または、全黒を表示

μPD161704A 表示設定  
( R0 レジスタ )

R0

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	X	0	0	0	0	0

X は任意の値を設定してください。

DISP1, DISP0 解除で通常 RAM データ表示

8.2 μPD161704A 電源遮断設定シーケンス例

内部シーケンスを実行した場合のシーケンス例を示します。

μPD161704A をスタンバイ・モードへ

μPD161704A スタンバイ・モード・セット 1  
(R0 レジスタ)

R0

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	1	0	X	X

X は任意の値を設定してください。

↓

パネルの電荷がディスチャージされます。  
ノーマリ・ホワイトのパネルであれば、白表示になります。

2 フレーム分の時間ウエイト

μPD161704A スタンバイ・モード・セット 2  
(R0 レジスタ)

R0

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	1	1	X	X

X は任意の値を設定してください。

↓

ソース出力 Hi-Z, VCOM 出力 V<sub>SS</sub>, ゲート出力 Low となり, スタンバイ時のパネルへのストレスを抑えることができます。

μPD161704A 電源 OFF 設定  
(R24 レジスタ)

R24

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	X	X	X	X	X
	D7	D6	D5	D4	D3	D2	D1	D0
	X	X	X	X	X	X	X	0

X は任意の値を設定してください。

↓

電源が OFF !

μPD161704A 発振回路ストップ  
(R58 レジスタ)

R26

RS	D15	D14	D13	D12	D11	D10	D9	D8
L	0	0	0	0	0	0	0	0
	D7	D6	D5	D4	D3	D2	D1	D0
	0	0	0	0	0	0	0	0

↓

パワー-OFF 完了!!  
(スタンバイ状態)

### 9. リセット

/RESET 端子入力が L になるか、またはリセット・コマンドが入力されると、内部タイミング発生回路が初期化されます。


リセット・コマンドの場合には、各レジスタはデフォルト設定の状態に初期化されます。各レジスタのデフォルト値については、次頁以降のコマンド・リストを参照してください。

また、RESET\_SEL 端子を H にすることで、/RESET 端子入力でも各レジスタをデフォルト設定の状態にできます。ただし、REGSEL1, REGSEL0 端子入力によって設定されるレジスタ・モードによってデフォルト設定の状態になるレジスタが異なります。

REGSEL1, 0 端子と RESET\_SEL 端子による、レジスタ・モードとデフォルト状態になるレジスタの関係

REGSEL1	REGSEL0	レジスタ・モード	RESET_SEL	/RESET 端子によりデフォルト設定になるレジスタ
L	L	1	L	E2OPC [2:0]
			H	E2OPC [2:0], R24 のレジスタ
L	H	2	L	E2OPC [2:0]
			H	全レジスタ (リセット・コマンドと同じ)
H	L	3	L	E2OPC [2:0]
			H	E2OPC [2:0], R257 のレジスタ
H	H	4	L	E2OPC [2:0]
			H	全レジスタ (リセット・コマンドと同じ)

図 9-1 電源投入時の注意




なお、電源投入時は電源投入からハードウェア・リセットをかけるまでの時間 (1) をなるべく短く設定してください。/RESET 端子を電源投入前から L にしておき、電源投入後に立ち上げると (1) の時間を気にする必要がありません。低温時に限り、ハードウェア・リセットをかけるまでの間、電源系の内部設定が不安定のため過電流が流れる場合があります。

ハードウェア・リセットではレジスタをリセットしない設定 (RESET\_SEL = L) で使用している場合は、電源投入からハードウェア・リセットをかけるまでの時間 (1) に加えて、ハードウェア・リセット解除からコマンド・リセットをかけるまでの時間 (2) に関しても、なるべく短く (1 μs MIN.) 設定してください。低温時にかぎり、コマンド・リセットが入力されるまでの間、電源系の内部設定が不安定のため過電流が流れる場合があります。


## 10. 電源投入 / 遮断順序

### 10.1 推奨電源投入順序



注意  $V_{CCIO}$ 電源投入後、 $V_{DC} = 0\text{ V}$ の状態ですと、入出力端子の状態は不定になります。

### 10.2 推奨電源遮断順序



注意  $V_{CCIO}$ 電源投入中に $V_{DC} = 0\text{ V}$ の状態になると、入出力端子の状態は不定になります。

11. コマンド

11.1 コマンド・リスト

(表の見方について補足)

レジスタモード 1, 2

INDEX		DATA																説明
10進	16進	[15]	[14]	[13]	[12]	[11]	[10]	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]	
000	0000									DISP1	DISP0	ADC	DTY	STBY			GSM	表示設定レジスタ 1
										1								表示データALL1出力 (0:通常, 1:ALL1固定[6'h3F])
											0							表示データALLO出力 (0:通常, 1:ALLO固定[6'h00])
												0						RAM書込制御(X方向、RとBも入れ替え) (0:Y1-Y768, 1:Y768-Y1)
													0					パーシャル表示 (0:通常表示, 1:パーシャル表示)
														0				表示OFF (0:通常動作, 1:表示OFF)
																	0	パーシャル非表示領域のゲートスキャン (0:通常動作, 1:停止)

リセット時の初期値

レジスタ名

レジスタ・モード1/レジスタ・モード2

(1/4)

INDEX		DATA																説明				
10進	16進	[15]	[14]	[13]	[12]	[11]	[10]	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]					
000	0000									DISP1	DISP0	ADC	DTY	STBY	LPM	GSM			表示設定レジスタ1			
										1	0	0	0	0	0	0	0	0	表示データALL1出力 (0:通常, 1:ALL1固定(6'h3F))			
																		表示データALL0出力 (0:通常, 1:ALL0固定(6'h00))				
																		RAM書込制御(X方向、RとBも入れ替え) (0:Y1 Y720, 1:Y720 Y1)				
																		パースナル表示 (0:通常表示, 1:パースナル表示)				
																		表示OFF (0:通常動作, 1:表示OFF)				
																		スタンバイ固定状態制御 (0:従来通り, 1:ソース=HiZゲート=全OFF 3Eh=VSS)				
																		ローパワーモード (0:通常モード, 1:ローパワーモード)				
																		パースナル非表示領域のゲートスキャン (0:通常動作, 1:停止)				
001	0001									ADX	ADY	BGR				LTS		表示設定レジスタ2				
										0	0	0						RAM Xアドレス方向反転 (0:通常, 1:反転)				
												0						RAM Yアドレス方向反転 (0:通常, 1:反転)				
																		テストレジスタ (0固定)				
																		RGBデータ反転 (RとBを入れ替え) (0:通常, 1:反転)				
																		フレーム周波数 1/2 (=1ライン時間×2) (0:通常, 1:1/2)				
002	0002									DCKEG	VSEG	HSEG	VIMD	NWRGB	RGBS	DISPC		RGBインターフェースレジスタ				
										0	0	0						DOTCLKアクティブ方向 (0:立ち上がりエッジ, 1:立ち下がりエッジ)				
												0						VSYNCアクティブ方向 (0:Lowアクティブ, 1:Hiアクティブ)				
													0					HSYNCアクティブ方向 (0:Lowアクティブ, 1:Hiアクティブ)				
														0				Vsync I/Fモード (0:OSCまたはRGBI/F表示, 1:Vsync/I/F表示)				
															0			RGB I/Fモード (0:RGB無効, 1:RGB有効)				
															0			RGB I/Fモード (0:スルーモード, 1:キャプチャモード)				
																		表示クロック (0:OSC, 1:DOTCLK)				
003	0003																CRES	ソフトリセット				
																		ソフトリセット ("1"を書き込む事でリセットパルス発生)				
004	0004																GS	色モード				
																		GS=0:260k色(64階調) GS=1:8色(2階調)				
005	0005											WAS	DINV	INC				RAM制御レジスタ				
												0						テストレジスタ (0固定)				
													0					ウィンドウアクセス制御 (0:通常アクセス, 1:ウィンドウアクセス)				
														0				RAMライト、リードデータ反転 (0:通常, 1:データ反転)				
															0			RAMアドレスカウンタ制御 (0:X方向へカウント, 1:Y方向へカウント)				
															0			テストレジスタ (0固定)				
																		テストレジスタ (0固定)				
006	0006									XA[7]	XA[6]	XA[5]	XA[4]	XA[3]	XA[2]	XA[1]	XA[0]	RAM Xアドレス				
										0	0	0	0	0	0	0	0					
007	0007									YA[8]	YA[7]	YA[6]	YA[5]	YA[4]	YA[3]	YA[2]	YA[1]	YA[0]	RAM Yアドレス			
										0	0	0	0	0	0	0	0	0				
008	0008									XMN[7]	XMN[6]	XMN[5]	XMN[4]	XMN[3]	XMN[2]	XMN[1]	XMN[0]	ウィンドウアクセス時最小Xアドレス				
										0	0	0	0	0	0	0	0	0				
009	0009									XMX[7]	XMX[6]	XMX[5]	XMX[4]	XMX[3]	XMX[2]	XMX[1]	XMX[0]	ウィンドウアクセス時最大Xアドレス				
										1	1	1	0	1	1	1	1	1				
010	000A									YMN[8]	YMN[7]	YMN[6]	YMN[5]	YMN[4]	YMN[3]	YMN[2]	YMN[1]	YMN[0]	ウィンドウアクセス時最小Yアドレス			
										0	0	0	0	0	0	0	0	0				
011	000B									YMX[8]	YMX[7]	YMX[6]	YMX[5]	YMX[4]	YMX[3]	YMX[2]	YMX[1]	YMX[0]	ウィンドウアクセス時最大Yアドレス			
										1	0	0	1	1	1	1	1	1				
012	000C									0	0	0	0	0	0	0	0	0	テストレジスタ (0固定)			
013	000D									0	0	0	0	0	0	0	0	0	テストレジスタ (0固定)			
014	000E																		RAM Write INDEX			
015	000F																					
016	0010																		PSEL			
																			パースナル非表示エリア表示設定			
																			0			
																			パースナル非表示エリア表示設定 (0:指定色, 1:RAMデータ8色表示)			
017	0011																		PGR			
																			パースナル非表示エリア表示設定			
																			0			
																			パースナル非表示エリア[R]指定色設定 (0:6'h00, 1:6'h3F)			
																			0			
																			パースナル非表示エリア[G]指定色設定 (0:6'h00, 1:6'h3F)			
																			0			
																			パースナル非表示エリア[B]指定色設定 (0:6'h00, 1:6'h3F)			
018	0012									P1SL[8]	P1SL[7]	P1SL[6]	P1SL[5]	P1SL[4]	P1SL[3]	P1SL[2]	P1SL[1]	P1SL[0]	パースナル1表示領域開始ライン			
										0	0	0	0	0	0	0	0	0				
019	0013									P2SL[8]	P2SL[7]	P2SL[6]	P2SL[5]	P2SL[4]	P2SL[3]	P2SL[2]	P2SL[1]	P2SL[0]	パースナル2表示領域開始ライン			
										0	0	0	0	0	0	0	0	0				
020	0014									P1AW[8]	P1AW[7]	P1AW[6]	P1AW[5]	P1AW[4]	P1AW[3]	P1AW[2]	P1AW[1]	P1AW[0]	パースナル1表示領域ライン数			
										0	0	0	0	0	0	0	0	0				
021	0015									P2AW[8]	P2AW[7]	P2AW[6]	P2AW[5]	P2AW[4]	P2AW[3]	P2AW[2]	P2AW[1]	P2AW[0]	パースナル2表示領域ライン数			
										0	0	0	0	0	0	0	0	0				
022	0016									P1SA[8]	P1SA[7]	P1SA[6]	P1SA[5]	P1SA[4]	P1SA[3]	P1SA[2]	P1SA[1]	P1SA[0]	パースナル1表示領域開始ライン表示RAMアドレス			
										0	0	0	0	0	0	0	0	0				
023	0017									P2SA[8]	P2SA[7]	P2SA[6]	P2SA[5]	P2SA[4]	P2SA[3]	P2SA[2]	P2SA[1]	P2SA[0]	パースナル2表示領域開始ライン表示RAMアドレス			
										0	0	0	0	0	0	0	0	0				
024	0018									VDCION	RGONR	RGON	VCLON	VCLREF	VCLON[6]	VCLON[5]	VCLON[4]	VCLON[3]	VCLON[2]	VCLON[1]	VCLON[0]	DC/DC動作設定
										0	0	0	0	0	0	0	0	0	0	0	0	









レジスタ・モード3/レジスタ・モード4

(1/4)

INDEX		DATA														レジスタ説明										
10進	16進	[15]	[14]	[13]	[12]	[11]	[10]	[9]	[8]	[7]	[6]	[5]	[4]	[3]	[2]	[1]	[0]									
000	0000																	0	GSDON	発振器制御 (0:発振器停止、1:発振器動作)						
001	0001					SCN1	SCN0	R	L	ADX	ADY	ADC						0		ゲート信号のパネル接続設定 ゲートスキャン方向 (0:01 0320、1:0320 01) RAM Xアドレス方向反転 (0:通常、1:反転) RAM Yアドレス方向反転 (0:通常、1:反転) RAM書込制御(X方向、RとBも入れ替え) (0:Y1 Y720、1:Y720 Y1) テストレジスタ (0固定)						
002	0002					GSCAN1	GSCAN0											0	0	NLINE0	NLINE0	インターレース表示 (GSCAN1,GSCAN0)=0,0:nライン反転 0,1:フレーム反転 1,0:スキップ1D 1,1:スキップ2B ライン反転のライン数 (NLINE1,NLINE0)=0,0:1ライン反転 0,1:2ライン反転 1,0:4ライン反転 1,1:8ライン反転				
003	0003					BGR				WAS			YDIR	XDIR	INC			0		RGBデータ反転 (RとBを入れ替え) (0:通常、1:反転) ウィンドウアクセス制御 (0:通常アクセス、1:ウィンドウアクセス) テストレジスタ (0固定) Yアドレスカウンタ制御 (0:インクリメント、1:デクリメント) Xアドレスカウンタ制御 (0:インクリメント、1:デクリメント) RAMアドレスカウンタ制御 (0:X方向ヘカウント、1:Y方向ヘカウント)						
004	0004																			CRES						
005	0005																									
006	0006																									
007	0007																			GSDON	GSDON1	DISP1	DISP0	SHL1/0	STBY	ソフトリセット ("1"を書き込む事でリセットパルス発生)
																									テストレジスタ (1固定)	
																									テストレジスタ (0固定)	
																									テストレジスタ (1固定)	
																									テストレジスタ (0固定)	
																									ゲート"H"固定機能 (0:通常動作、1:ゲートALL"H") ゲート"L"固定機能 (0:ゲートALL"L"、1:通常動作) 表示データALL1出力 (0:通常、1:ALL1固定(6'h3F)) 表示データALL0出力 (0:通常、1:ALL0固定(6'h00)) スタンバイ固定状態制御 (0:従来通り、1:Vps=HiZゲート=全OFF 3F)=VSS) 表示OFF (0:通常動作、1:表示OFF)	
008	0008																									
009	0009					PSEL	PGR	PGG	PGB	PNFRM		GSM		GSM1/0	GSM1/0	GSM1/0									バーチャル非表示エリア表示設定 (0:指定色、1:RAMデータ8色表示) バーチャル非表示エリア(R)指定色設定 (0:6'h00、1:6'h3F) バーチャル非表示エリア(G)指定色設定 (0:6'h00、1:6'h3F) バーチャル非表示エリア(B)指定色設定 (0:6'h00、1:6'h3F) バーチャル非表示領域の極性反転 (0:ライン反転、1:フレーム反転) バーチャル非表示領域のゲートスキャン (0:通常動作、1:停止) バーチャル時のゲートスキャン (GSM1N2,1,0)=0,0,0.:スキャン停止 0,0,1:3 フレーム周期 0,1,0:5 フレーム周期 ... ... 1,1,0:13フレーム周期 1,1,1:15フレーム周期)	
010	000A																									
011	000B																									GS
012	000C																									GS=0:260k色(64階調) GS=1:8色(2階調)
																										RGB I/Fモード (0:RGB無効、1:RGB有効) RGB I/Fモード (0:スルーモード、1:キャプチャモード) Vsync I/Fモード (0:OSCまたはRGBI/F表示、1:VsyncI/F表示) 表示クロック (0:OSC、1:DOTCLK)
013	000D																									LTS
																										フレーム周波数 1/2 (=1ライン時間×2) (0:通常、1:1/2) 1ラインの基本クロック (BASECOUNT[7:0]) 数指定
014	000E																									OC
																										キャリアレーション開始/停止 (0:停止、1:開始)
015	000F																									垂直バックボーン期間 水平バックボーン期間 バックボーンカウンタ方式切り替え テストレジスタ (0固定) VSYNCアクティブ方向 (0:Lowアクティブ、1:Hiアクティブ) HSYNCアクティブ方向 (0:Lowアクティブ、1:Hiアクティブ) DOTCLKアクティブ方向 (0:立ち上がりエッジ、1:立ち下がりエッジ)
016	0010																									
																										RGB I/F スルーモード 表示スタートライン
017	0011																									
																										RGB I/F スルーモード 表示エンドライン
018	0012																									
																										RGB I/F キャプチャモード ウィンドウアクセス時最小Xアドレス
019	0013																									
																										RGB I/F キャプチャモード ウィンドウアクセス時最大Xアドレス
020	0014																									
																										RGB I/F キャプチャモード ウィンドウアクセス時最小Yアドレス
021	0015																									
																										RGB I/F キャプチャモード ウィンドウアクセス時最大Yアドレス







11.2 コマンド詳細説明

【レジスタ・モード1/レジスタ・モード2】

(1/16)

レジスタ	ビット	略称	説明
R0	D7	DISP1	内部 RAM データに依存せず、全データが 1 のときと同様の出力を行う機能です（ノーマリ・ホワイトの場合、白表示となります）。 なお、本コマンドは転送後、次のライン・データを出力するタイミングから実行されます。 0：通常動作 1：RAM のデータを無視して、全データが 1 として出力します。 DISP0 との関係は、DISP1 が上位コマンドとなり、DISP1 = 1 の場合、DISP0 = 1 は無視されます。
	D6	DISP0	内部 RAM データに依存せず、全データが 0 のときと同様の出力を行う機能です（ノーマリ・ホワイトの場合、黒表示となります）。 なお、本コマンドは転送後、次のライン・データを出力するタイミングから実行されます。 0：通常動作 1：RAM のデータを無視して、全データが 0 として出力します。
	D5	ADC	コラム・アドレス方向 ソース・ドライバ出力の方向を選択できます。
	D4	DTY	パーシャル機能を選択します。 なお、本コマンドは転送後、次のライン・データを出力するタイミングから実行されます。 0：通常表示モード 1：パーシャル表示モード
	D3	STBY	スタンバイ機能を選択するビットです。スタンバイ機能を選択した場合、表示オフ動作を実行し、各出力段のアンプを停止します。本ビット設定後、電源回路ブロックに対して、レギュレータの OFF、DC/DC コンバータの OFF を実行してください。シーケンスは、ペーパー・マシンを参照してください。 なお、スタンバイ解除時は、スタンバイ入力時の動作とは逆に、DC/DC コンバータ ON、およびレギュレータ ON した後、通常動作コマンドを発行してください。 0：通常動作 1：スタンバイ機能 (RAM からの表示リード停止、VCOM 停止、表示オフ = 全データを 1 として出力)
	D2	STBY_ GOFF	スタンバイ時のゲート・レベル、ソース・レベル、VCOM レベルを選択します。 0：ゲート・レベル (V <sub>GH</sub> )、ソース・レベル (V <sub>SS</sub> )、VCOM レベル (COML) 1：ゲート・レベル (V <sub>GL</sub> )、ソース・レベル (Hi-Z)、VCOM レベル (V <sub>SS</sub> )
	D1	LPM	ロウ・パワー・モードへ設定する際に使用します。 0：通常モード 1：ロウ・パワー・モード
	D0	GSM	パーシャル表示時のゲート走査信号出力を設定します。 “1”を選択した場合、パーシャル非表示領域に設定されたラインのゲート走査は R52 レジスタにより設定されたフレーム周期ごとに行います。 0：通常モード 1：パーシャル非表示領域のゲート走査周期を R52 レジスタへの設定値で決定。



レジスタ	ビット	略称	説明								
R1	D7	ADX	X アドレスのアドレッシングを反転させます。詳しくは、図 5-36 に示す RAM のアドレッシングを参照してください。								
	D6	ADY	Y アドレスのアドレッシングを反転させます。詳しくは、図 5-36 に示す RAM のアドレッシングを参照してください。								
	D4	BGR	書き込み時に RGB データの順序を変えます ( R と B のデータを入れ替えます )。 0 : 通常動作 < 18 ビット・バス幅 : 1 ピクセル = 18 ビット >								
			<table border="1"> <thead> <tr> <th>データ・バス</th> <th>D17~D12</th> <th>D11~D6</th> <th>D5~D0</th> </tr> </thead> <tbody> <tr> <td>RAM</td> <td>RAM・D17~RAM・D12</td> <td>RAM・D11~RAM・D6</td> <td>RAM・D5~RAM・D0</td> </tr> </tbody> </table>	データ・バス	D17~D12	D11~D6	D5~D0	RAM	RAM・D17~RAM・D12	RAM・D11~RAM・D6	RAM・D5~RAM・D0
データ・バス			D17~D12	D11~D6	D5~D0						
RAM	RAM・D17~RAM・D12	RAM・D11~RAM・D6	RAM・D5~RAM・D0								
< 16 ビット・バス幅 : 1 ピクセル = 16 ビット >											
D1	LTS	1 : R と B データを入れ替え、書き込みを行う。 < 18 ビット・バス幅 : 1 ピクセル = 18 ビット >									
		<table border="1"> <thead> <tr> <th>データ・バス</th> <th>D17~D12</th> <th>D11~D6</th> <th>D5~D0</th> </tr> </thead> <tbody> <tr> <td>RAM</td> <td>RAM・D5~RAM・D0</td> <td>RAM・D11~RAM・D6</td> <td>RAM・D17~RAM・D12</td> </tr> </tbody> </table>	データ・バス	D17~D12	D11~D6	D5~D0	RAM	RAM・D5~RAM・D0	RAM・D11~RAM・D6	RAM・D17~RAM・D12	
		データ・バス	D17~D12	D11~D6	D5~D0						
RAM	RAM・D5~RAM・D0	RAM・D11~RAM・D6	RAM・D17~RAM・D12								
< 16 ビット・バス幅 : 1 ピクセル = 16 ビット >											
			<table border="1"> <thead> <tr> <th>データ・バス</th> <th>D15~D11</th> <th>D10~D5</th> <th>D4~D0</th> </tr> </thead> <tbody> <tr> <td>RAM</td> <td>RAM・D5~RAM・D1 ( D0 は補完処理 )</td> <td>RAM・D11~RAM・D6</td> <td>RAM・D17~RAM・D13 ( D12 は補完処理 )</td> </tr> </tbody> </table>	データ・バス	D15~D11	D10~D5	D4~D0	RAM	RAM・D5~RAM・D1 ( D0 は補完処理 )	RAM・D11~RAM・D6	RAM・D17~RAM・D13 ( D12 は補完処理 )
データ・バス	D15~D11	D10~D5	D4~D0								
RAM	RAM・D5~RAM・D1 ( D0 は補完処理 )	RAM・D11~RAM・D6	RAM・D17~RAM・D13 ( D12 は補完処理 )								
			キャリブレーションの設定時間を選択します。 キャリブレーション機能は、1 ラインの時間を設定することにより、フレーム周波数を調整します。本コマンドでは、1 ラインの設定時間を次の設定から選択できます。 0 : 1 ライン時間 = $t_{cal}$ 1 : 1 ライン時間 = $t_{cal} \times 2$ ( $t_{cal}$ : キャリブレーション設定時間, = $1 \div$ フレーム周波数 $\div$ 表示ライン数 )								

(3/16)

レジスタ	ビット	略称	説明
R2	D6	DCKEG	DOTCLK のアクティブ・レベルを選択します。 0 : 立ち上がりエッジでデータ・ラッチ 1 : 立ち下がりエッジでデータ・ラッチ
	D5	VSEG	VSYNC のアクティブ・レベルを選択します。 0 : ロウ・アクティブ 1 : ハイ・アクティブ
	D4	HSEG	HSYNC のアクティブ・レベルを選択します。 0 : ロウ・アクティブ 1 : ハイ・アクティブ
	D3	VIMD	VSYNC インタフェース・モードを選択します。VSYNC インタフェース・モードを選択した場合、VSYNC が入力されると、1 フレーム分のスキャンを実行します。 0 : 通常モード 1 : VSYNC インタフェース・モード
	D2	NWRGB	RGB インタフェースの入力を無効にします。 0 : RGB インタフェース入力を無効にする。 1 : RGB インタフェース入力を有効にする。
	D1	RGBS	RGB インタフェースのモードを選択します。 0 : スルー・モード 1 : キャプチャ・モード
	D0	DISPCK	RGB インタフェース時の表示出力用のタイミング・クロックを選択します。 0 : 内部発振クロック 1 : HSYNC/VSYNC/DOTCLK
R3	D0	CRES	コマンド・リセット機能です。電源投入後、必ず実行してください。 コマンド・リセットは、実行後 (CRES = 1)、本ビットを自動的にクリアします。そのため、ソフトにより再度“0”を設定する(通常動作を選択する)必要はありません。また、コマンド・リセット実行後、本ビットが 1 0 に変化する時間は非常に短いため、コマンド・リセット設定後、次のコマンドを設定するまでに時間を空ける必要はありません。 0 : 通常動作 1 : コマンド・リセット

レジスタ	ビット	略称	説明
R4	D0	GS	色数を選択します。 GS = 0 : 262,144 色 GS = 1 : 8 色
R5	D4	WAS	ウインドウ・アクセス・モード設定 ウインドウ・アクセス・モードに設定されると、アドレスのインクリメント/デクリメントは、MIN. X アドレス設定レジスタ (R8), MAX. X アドレス設定レジスタ (R9), MIN. Y アドレス設定レジスタ (R10), MAX. Y アドレス設定レジスタ (R11) で設定された領域内でのみ実行されます。 0 : 通常動作 1 : ウインドウ・アクセス・モード
	D3	DINV	RAM ライト・データ反転 0 : 通常モード 1 : 反転モード
	D2	INC	アドレスのインクリメント方向を選択します。 0 : X アドレス・インクリメント 1 : Y アドレス・インクリメント
R6	D7 ~ D0	XAn	表示 RAM の X アドレスを設定するレジスタです。 00H ~ EFH を設定してください。
R7	D8 ~ D0	YAn	表示 RAM の Y アドレスを設定するレジスタです。 000H ~ 13FH を設定してください。
R8	D7 ~ D0	XMINn	ウインドウ・アクセス・モード時の、X アドレスの最小値を設定します。 X アドレスは MAX. X アドレス・レジスタ (R9) で設定された X アドレス最大値までインクリメントした後、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。 00H ~ EFH を設定してください。
R9	D7 ~ D0	XMxN	ウインドウ・アクセス・モード時の、X アドレスの最大値を設定します。 X アドレスは、本コマンドで設定されたアドレス値までインクリメントした後、次のインクリメントで、MIN. X アドレス・レジスタ (R8) で設定された X アドレス最小値に初期化されます。 00H ~ EFH を設定してください。
R10	D8 ~ D0	YMINn	ウインドウ・アクセス・モード時の、Y アドレスの最小値を設定します。 Y アドレスは MAX. Y アドレス・レジスタ (R11) で設定された Y アドレス最大値までインクリメントした後、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。 000H ~ 13FH を設定してください。
R11	D8 ~ D0	YMXn	ウインドウ・アクセス・モード時の、Y アドレスの最大値を設定します。 Y アドレスは、本コマンドで設定されたアドレス値までインクリメントした後、次のインクリメントで、MIN. Y アドレス・レジスタ (R10) で設定された Y アドレス最小値に初期化されます。 000H ~ 13FH を設定してください。

(5/16)

レジスタ	ビット	略称	説明
R16	D0	PSEL	<p>パーシャル・オフ領域色レジスタ 1</p> <p>表示データ RAM の MSB を色データとして使用するか、R17 レジスタにて指定したデータを色データとするか選択します。</p> <p>0 : R17 レジスタに指定したデータを使用 1 : 表示データ RAM の MSB を色データとして使用</p>
R17	D2 D1 D0	PGR PGG PGB	<p>パーシャル・オフ領域色レジスタ 2</p> <p>パーシャル表示時 (R0: DTY = 1)、パーシャル表示領域以外の画面の色を設定します。8 色 (RGB 各 1 ビット) から、1 色を選択して、オフ色として設定できます。</p> <p>各色データと本レジスタのビットの関係は次のとおりです。本関係は、ADC の値には依存しません。</p> <p>PGR : R の OFF = 0, ON = 1 PGG : G の OFF = 0, ON = 1 PGB : B の OFF = 0, ON = 1</p>
R18	D8 ~ D0	P1SLn	<p>パーシャル 1 表示領域開始ライン・レジスタ (000H ~ 13FH) です。</p> <p>パーシャル表示時 (R0: DTY = 1)、本コマンドで設定されたラインから、パーシャル 1 表示領域ライン数レジスタ (R20) で設定された領域が、パーシャル 1 表示領域になります。</p>
R19	D8 ~ D0	P2SLn	<p>パーシャル 2 表示領域開始ライン・レジスタ (000H ~ 13FH) です。</p> <p>パーシャル表示時 (R0: DTY = 1)、本コマンドで設定されたラインから、パーシャル 2 表示領域ライン数レジスタ (R21) で設定された領域が、パーシャル 2 表示領域になります。</p>
R20	D8 ~ D0	P1Awn	<p>パーシャル 1 表示領域ライン数レジスタ (000H ~ 13FH) です。</p> <p>パーシャル 1 表示領域開始ライン・レジスタ (R18) と、本コマンドで設定したライン数が、パーシャル 1 表示領域となります。</p> <p>本レジスタが 0 の場合、パーシャル 2 表示領域開始ライン・レジスタ (R19) とパーシャル 2 表示領域ライン数レジスタ (R21) の値は有効となりません。</p>
R21	D8 ~ D0	P2Awn	<p>パーシャル 2 表示領域ライン数レジスタ (000H ~ 13FH) です。</p> <p>パーシャル 2 表示領域開始ライン・レジスタ (R19) と、本コマンドで設定したライン数が、パーシャル 2 表示領域となります。</p> <p>パーシャル 1 表示領域ライン数レジスタが 0 の場合、パーシャル 2 表示領域開始ライン・レジスタ (R19) とパーシャル 2 表示領域ライン数レジスタ (R21) の値は有効となりません。</p>
R22	D8 ~ D0	P1SAn	パーシャル 1 表示領域開始ライン表示 RAM アドレス
R23	D8 ~ D0	P2SAn	パーシャル 2 表示領域開始ライン表示 RAM アドレス

レジスタ	ビット	略称	説明
R24	D12	VDCION	V <sub>DCI</sub> レギュレータのON/OFFを制御します。 0: V <sub>DCI</sub> レギュレータがオフ 1: V <sub>DCI</sub> レギュレータがオン
	D11	RGONR	V <sub>R</sub> レギュレータのON/OFFを制御します。 0: V <sub>R</sub> レギュレータがオフ 1: V <sub>R</sub> レギュレータがオン
	D10	RGON	V <sub>S</sub> レギュレータのON/OFFを制御します。 0: V <sub>S</sub> レギュレータがオフ 1: V <sub>S</sub> レギュレータがオン
	D9	VCLON	V <sub>CL</sub> 昇圧のON/OFFを制御します。 0: V <sub>CL</sub> 昇圧がオフ 1: V <sub>CL</sub> 昇圧がオン (V <sub>DCI</sub> × -1 倍)
	D8	VGLREF	V <sub>GL</sub> 昇圧モード切り替え 0: V <sub>GL</sub> = V <sub>R</sub> × (-2 or -3) + V <sub>SS</sub> 1: V <sub>GL</sub> = V <sub>R</sub> × (-2 or -3) + V <sub>CL</sub>
	D7, D6	VGLON1 VGLON0	V <sub>GL</sub> 昇圧のON/OFFを制御します。 <VGLON1, 0 = 0, 0> V <sub>GL</sub> 昇圧オフ <VGLON1, 0 = 0, 1> V <sub>GL</sub> = V <sub>R</sub> × -2 + (V <sub>SS</sub> or V <sub>CL</sub> ) <VGLON1, 0 = 1, X> V <sub>GL</sub> = V <sub>R</sub> × -3 + (V <sub>SS</sub> or V <sub>CL</sub> )
	D5	VGHREF	V <sub>GH</sub> 昇圧モード切り替え 0: V <sub>GH</sub> = V <sub>R</sub> × (2 or 3) + V <sub>R</sub> 1: V <sub>GH</sub> = V <sub>R</sub> × (2 or 3) + V <sub>DCI</sub>
	D4, D3	VGHON1 VGHON0	V <sub>GH</sub> 昇圧のON/OFFを制御します。 <VGHON1, 0 = 0, 0> V <sub>GH</sub> 昇圧オフ <VGHON1, 0 = 0, 1> V <sub>GH</sub> = V <sub>R</sub> × 2 + (V <sub>R</sub> or V <sub>DCI</sub> ) <VGHON1, 0 = 1, X> V <sub>GH</sub> = V <sub>R</sub> × 3 + (V <sub>R</sub> or V <sub>DCI</sub> )
	D2, D1	VD2ON1 VD2ON0	V <sub>DD2</sub> 昇圧のON/OFFを制御します。 <VD2ON1, 0 = 0, 0> V <sub>DD2</sub> 昇圧オフ (V <sub>DC</sub> or Hi-Z) <VD2ON1, 0 = 0, 1> V <sub>DD2</sub> = V <sub>DCI</sub> × 2 倍昇圧オン <VD2ON1, 0 = 1, X> V <sub>DD2</sub> = V <sub>DCI</sub> × 3 倍昇圧オン
D0	DCON	DC/DCコンバータのON/OFF制御を行います。 0: DC/DCコンバータがオフ 1: DC/DCコンバータがオン	

レジスタ	ビット	略称	説明
R25	D7	VDCISEL	V <sub>DCI</sub> レギュレータ OFF (VDCION [R24] = 0) かつ V <sub>DCI</sub> 出力を Hi-Z にしていない場合, (VDCIHZ [R25] = 0) の V <sub>DCI</sub> レギュレータの出力状態を制御します。 <VDCISEL = 0> V <sub>DCI</sub> = V <sub>DC</sub> <VDCISEL = 1> V <sub>DCI</sub> = V <sub>SS</sub>
	D6	VDCIHZ	V <sub>DCI</sub> レギュレータ OFF 時 (VDCION [R24] = 0) の V <sub>DCI</sub> 端子の出力状態を定義します。 <VDCIHZ = 0> V <sub>DCI</sub> = V <sub>DC</sub> または V <sub>SS</sub> (VDCISEL の設定による) <VDCIHZ = 1> V <sub>DCI</sub> = Hi-Z
	D5	VRHI	V <sub>R</sub> レギュレータの出力を選択します。 <VRHI = 0> V <sub>R</sub> レギュレータ = ON <VRHI = 1> V <sub>R</sub> レギュレータ = Hi-Z
	D4	VSHI	V <sub>S</sub> レギュレータの出力を選択します。 <VSHI = 0> V <sub>S</sub> レギュレータ = ON <VSHI = 1> V <sub>S</sub> レギュレータ = Hi-Z
	D3	DCFRM	DC/DC 動作をフレーム信号に同期させるかを選択します。 <DCFRM = 0> DC/DC 動作 = フレーム非同期 <DCFRM = 1> DC/DC 動作 = フレーム同期
	D2	DC3HZ	V <sub>CL</sub> 昇圧 OFF 時の V <sub>CL</sub> の出力状態を制御します。 <DC3HZ = 0> V <sub>CL</sub> = V <sub>SS</sub> <DC3HZ = 1> V <sub>CL</sub> = Hi-Z
	D1	DC2HZ	V <sub>GH</sub> , V <sub>GL</sub> 昇圧 OFF 時の V <sub>GH</sub> , V <sub>GL</sub> の出力状態を制御します。 <DC2HZ = 0> V <sub>GH</sub> = V <sub>DD2</sub> , V <sub>GL</sub> = V <sub>SS</sub> <DC2HZ = 1> V <sub>GH</sub> = Hi-Z, V <sub>GL</sub> = Hi-Z
	D0	DC1HZ	V <sub>DD2</sub> 昇圧 OFF 時の V <sub>DD2</sub> の出力状態を制御します。 <DC1HZ = 0> V <sub>DD2</sub> = V <sub>DCI</sub> <DC1HZ = 1> V <sub>DD2</sub> = Hi-Z

レジスタ	ビット	略称	説明		
R26	D7	LFS3	ロウ・パワー・モード時 (LPM [R0] = 1) の $V_{GH}$ , $V_{GL}$ 昇圧周波数を選択します。		
	D6	LFS2	LFS3	LFS2	昇圧周波数
			0	0	$f_{DCCLK}/1$
			0	1	$f_{DCCLK}/2$
			1	0	$f_{DCCLK}/4$
			1	1	$f_{DCCLK}/8$
	D5	LFS1	ロウ・パワー・モード時 (LPM [R0] = 1) の $V_{DD2}$ , $V_{CL}$ 昇圧周波数を選択します		
	D4	LFS0	LFS1	LFS0	昇圧周波数
			0	0	$f_{DCCLK}/1$
			0	1	$f_{DCCLK}/2$
			1	0	$f_{DCCLK}/4$
			1	1	$f_{DCCLK}/8$
	D3	FS3	通常駆動時 (LPM [R0] = 0) の $V_{GH}$ , $V_{GL}$ 昇圧周波数を選択します。		
	D2	FS2	FS3	FS2	昇圧周波数
			0	0	$f_{DCCLK}/1$
			0	1	$f_{DCCLK}/2$
			1	0	$f_{DCCLK}/4$
			1	1	$f_{DCCLK}/8$
	D1	FS1	通常駆動時 (LPM [R0] = 0) の $V_{DD2}$ , $V_{CL}$ 昇圧周波数を選択します		
	D0	FS0	FS1	FS0	昇圧周波数
		0	0	$f_{DCCLK}/1$	
		0	1	$f_{DCCLK}/2$	
		1	0	$f_{DCCLK}/4$	
		1	1	$f_{DCCLK}/8$	
R27	D5	PONM	DC/DC 立ち上げ動作の内部シーケンス, 外部シーケンスを選択します。 0: 外部シーケンス 1: 内部シーケンス		
	D4		PON	DC/DC 立ち上げ時の, $V_{GH}$ , $V_{DD2}$ , $V_{GL}$ , $V_{CL}$ の立ち上がり時の動作周波数を選択します。 PONM = 0 のときのみ有効になります。 0: 通常動作 1: 立ち上げ動作	
	D3	DUPF1	DC/DC 立ち上げ時の DC/DC コンバータ回路全体の昇圧周波数を選択します。		
	D2	DUPF0	DUPF1	DUPF0	昇圧周波数
			0	0	$f_{DCCLK}/1$
			0	1	$f_{DCCLK}/2$
			1	0	$f_{DCCLK}/4$
			1	1	$f_{DCCLK}/8$
	D1	PUPT1	DC/DC 立ち上げ時の $V_{GH}$ , $V_{DD2}$ , $V_{GL}$ , $V_{CL}$ , $RGON$ , $RGONR$ の ON 時間を設定します。PONM = 1 のときのみ有効になります。		
	D0	PUPT0			

レジスタ	ビット	略称	説明
R28	D12	SFVSEL	RV <sub>DD</sub> レギュレータの出力電圧を選択します。 < SFVSEL = 0 > RV <sub>DD</sub> = 2.1 V (テスト用) < SFVSEL = 1 > RV <sub>DD</sub> = 2.3 V
	D11 ~ D9	VSEL2- VSEL0	V <sub>GM</sub> レギュレータの出力電圧を選択します。 < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.0 V 時 < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.40 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.50 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.60 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.70 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.80 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.90 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 5.00 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 5.10 V
	D8 ~ D6	VRSEL2- VRSEL0	V <sub>R</sub> レギュレータの出力電圧を選択します。 < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.0 V 時 < VRSEL2 = 0, VRSEL1 = 0, VRSEL0 = 0 > V <sub>R</sub> = 4.50 V < VRSEL2 = 0, VRSEL1 = 0, VRSEL0 = 1 > V <sub>R</sub> = 4.80 V < VRSEL2 = 0, VRSEL1 = 1, VRSEL0 = 0 > V <sub>R</sub> = 4.90 V < VRSEL2 = 0, VRSEL1 = 1, VRSEL0 = 1 > V <sub>R</sub> = 5.00 V < VRSEL2 = 1, VRSEL1 = 0, VRSEL0 = 0 > V <sub>R</sub> = 5.05 V < VRSEL2 = 1, VRSEL1 = 0, VRSEL0 = 1 > V <sub>R</sub> = 5.10 V < VRSEL2 = 1, VRSEL1 = 1, VRSEL0 = 0 > V <sub>R</sub> = 5.20 V < VRSEL2 = 1, VRSEL1 = 1, VRSEL0 = 1 > V <sub>R</sub> = 5.40 V
	D5 ~ D3	VSSEL2- VSSEL0	V <sub>S</sub> レギュレータの出力電圧を選択します。 < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.0 V 時 < VSSEL2 = 0, VSSEL1 = 0, VSSEL0 = 0 > V <sub>S</sub> = 4.85 V < VSSEL2 = 0, VSSEL1 = 0, VSSEL0 = 1 > V <sub>S</sub> = 4.90 V < VSSEL2 = 0, VSSEL1 = 1, VSSEL0 = 0 > V <sub>S</sub> = 4.95 V < VSSEL2 = 0, VSSEL1 = 1, VSSEL0 = 1 > V <sub>S</sub> = 5.00 V < VSSEL2 = 1, VSSEL1 = 0, VSSEL0 = 0 > V <sub>S</sub> = 5.05 V < VSSEL2 = 1, VSSEL1 = 0, VSSEL0 = 1 > V <sub>S</sub> = 5.10 V < VSSEL2 = 1, VSSEL1 = 1, VSSEL0 = 0 > V <sub>S</sub> = 5.15 V < VSSEL2 = 1, VSSEL1 = 1, VSSEL0 = 1 > V <sub>S</sub> = 5.20 V
	D2 ~ D0	VC2-VC0	V <sub>REFR</sub> レギュレータの出力電圧を選択します。 < VC2 = 0, VC1 = 0, VC0 = 0 > V <sub>REFR</sub> = 1.50 V < VC2 = 0, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 1.60 V < VC2 = 0, VC1 = 1, VC0 = 0 > V <sub>REFR</sub> = 1.70 V < VC2 = 0, VC1 = 1, VC0 = 1 > V <sub>REFR</sub> = 1.80 V < VC2 = 1, VC1 = 0, VC0 = 0 > V <sub>REFR</sub> = 1.90 V < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.00 V < VC2 = 1, VC1 = 1, VC0 = 0 > V <sub>REFR</sub> = 2.05 V < VC2 = 1, VC1 = 1, VC0 = 1 > V <sub>REFR</sub> = 2.10 V



レジスタ	ビット	略称	説明
R29	D8	REGMONI	TVREFR 端子の出力状態を選択します。 0 : TVREFR 端子 = Hi-Z 1 : TVREFR 端子 = VC2-VC0 での設定電圧を出力
	D7 D6	LCOMCS1 LCOMCS0	ロウ・パワー・モード時の VCOMH/L アンブ電流を選択します。 < LCOMCS1, 0 = 0, 0 > Amp.電流 = × 0.25 モード < LCOMCS1, 0 = 0, 1 > Amp.電流 = × 0.5 モード < LCOMCS1, 0 = 1, 0 > Amp.電流 = × 1.0 モード < LCOMCS1, 0 = 1, 1 > Amp.電流 = × 1.5 モード
	D5 D4	COMCS1 COMCS0	VCOMH/L アンブ電流を選択します。 < COMCS1, 0 = 0, 0 > Amp.電流 = × 1 モード < COMCS1, 0 = 0, 1 > Amp.電流 = × 2 モード < COMCS1, 0 = 1, 0 > Amp.電流 = × 3 モード < COMCS1, 0 = 1, 1 > Amp.電流 = × 7 モード
	D3 D2	LACS1 LACS0	ロウ・パワー・モード時 (LPM [R0] = 1) の V <sub>R</sub> , V <sub>S</sub> レギュレータ・アンブのアンブ電流を選択します。 < LACS1, 0 = 0, 0 > Amp.電流 = × 0.25 モード < LACS1, 0 = 0, 1 > Amp.電流 = × 0.5 モード < LACS1, 0 = 1, 0 > Amp.電流 = × 1.0 モード < LACS1, 0 = 1, 1 > Amp.電流 = × 1.5 モード
	D1 D0	ACS1 ACS0	通常駆動時 (LPM [R0] = 0) の V <sub>R</sub> , V <sub>S</sub> レギュレータ・アンブのアンブ電流を選択します。 < ACS1, 0 = 0, 0 > Amp.電流 = × 1 モード < ACS1, 0 = 0, 1 > Amp.電流 = × 2 モード < ACS1, 0 = 1, 0 > Amp.電流 = × 3 モード < ACS1, 0 = 1, 1 > Amp.電流 = × 6 モード

(11/16)

レジスタ	ビット	略称	説明
R30	D5 D4	COMP1 COMP0	VCOMM 出力時の VCOMM 能力を選択します。 <COMP1, 0 = 0, 0> x 1.0 モード <COMP1, 0 = 0, 1> x 1.5 モード <COMP1, 0 = 1, 0> x 2.0 モード <COMP1, 0 = 1, 1> x 2.5 モード
	D2	COMHIM	VCOMM の出力状態を制御します。 0 : VCOMHM/VCOMLM 1 : Hi-Z
	D0	COMONM	コモン駆動出力 VCOMM の ON/OFF 制御をします。 0 : オフ (VCOMHM, VCOMLM アンプ OFF) 1 : オン (VCOMHM, VCOMLM アンプ ON)
R31	D5 ~ D0	DAn	VCOMM 出力の振幅を 6 ビット D/A で制御します。
R32	D7	COMINM	VCOMM センタ電圧入力を選択します。 0 : 内部 D/A 有効 1 : VCOMINM 入力センタ・レベル電圧有効
	D6 ~ D0	CDA <sub>n</sub>	VCOMM 出力のセンタ・レベルを 7 ビット D/A で制御します。

レジスタ	ビット	略称	説明
R36	D6 ~ D0	GPHn	正極側 $\gamma$ の振幅調整を設定します。 詳しくは、5.5 $\gamma$ カ - プ補正回路を参照してください。
R37	D6 ~ D0	GNHn	負極側 $\gamma$ の振幅調整を設定します。 詳しくは、5.5 $\gamma$ カ - プ補正回路を参照してください。
R38	D6 ~ D0	GPLn	正極側 $\gamma$ の振幅調整を設定します 詳しくは、5.5 $\gamma$ カ - プ補正回路を参照してください。
R39	D6 ~ D0	GNLn	負極側 $\gamma$ の振幅調整を設定します。 詳しくは、5.5 $\gamma$ カ - プ補正回路を参照してください。
R41	D7 ~ D0	LCDXMINn	液晶表示領域の、X アドレスの最小値を設定します。 ウインドウ・アクセス・モードを使用していない場合、X アドレスはLCDMAX X アドレス・レジスタ (R43) で設定された X アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。 なお、LCDXMIN (R41) と LCDXMX (R43) によって指定されていないソース出力端子は、出力を行いません。 00H ~ EFH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。
R42	D8 ~ D0	LCDYMINn	液晶表示領域の、Y アドレスの最小値を設定します。 ウインドウ・アクセス・モードを使用していない場合、Y アドレスはLCDMAX Y アドレス・レジスタ (R44) で設定された Y アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。 000H ~ 13FH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。
R43	D7 ~ D0	LCDXMXn	液晶表示領域の、X アドレスの最大値を設定します。 ウインドウ・アクセス・モードを使用していない場合、X アドレスは、本コマンドで設定されたアドレス値までインクリメントしたあと、次のインクリメントで、LCDMIN X アドレス・レジスタ (R41) で設定された X アドレス最小値に初期化されます。 なお、LCDXMIN (R41) と LCDXMX (R43) によって指定されていないソース出力端子は、出力を行いません。 00H ~ EFH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。
R44	D8 ~ D0	LCDYMXn	液晶表示領域の、Y アドレスの最大値を設定します。 ウインドウ・アクセス・モードを使用していない場合、Y アドレスは、本コマンドで設定されたアドレス値までインクリメントしたあと、次のインクリメントで、LCDMIN Y アドレス・レジスタ (R42) で設定された Y アドレス最小値に初期化されます。 000H ~ 13FH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。
R45	D0	OC	キャリブレーション機能に使用するビットです。 キャリブレーション開始コマンド実行から、キャリブレーション停止コマンド実行までの時間が 1 ライン分の時間になります。 0 : キャリブレーション停止 1 : キャリブレーション開始
R46	D7 ~ D0	BCNTn	1 水平期間が、基本クロック (内部発振クロック、もしくは DOTCLK) の何クロック分となるかを指定します。また、本レジスタを読み出すことにより、キャリブレーション機能によって決定された 1 水平期間が基本クロックの何クロック分かを知らることが可能です。

レジスタ	ビット	略称	説明	
R50	D2	R_L	ゲート・ドライバのスキャン方向を選択できます。 0 : G0 から G320 ヘスキャンします。 1 : G320 から G0 ヘスキャンします。	
	D1	SCN1	ゲート・スキャン・モードを選択します。	
	D0	SCN0	SCN1, SCN0 = 0,0: MODE1 0,1: MODE2 1,0: MODE3 1,1: 設定禁止	
R51	D1 D0	NLINE1	n ライン反転のライン数を選択するレジスタです。  n ライン反転のライン数	
		NLINE0		
	0	0		n = 1
	0	1		n = 2
	1	0		n = 4
1	1	n = 8		
R52	D2	GSMLN2	パーシャル非表示領域のゲート・スキャン動作を選択します。	
	D1	GSMLN1	GSMLN2, 1, 0 = 0, 0, 0 ゲート・スキャン停止	
	D0	GSMLN0	GSMLN2, 1, 0 = 0, 0, 1 3 フレーム周期	
		GSMLN0	GSMLN2, 1, 0 = 0, 1, 0 5 フレーム周期	
			: GSMLN2, 1, 0 = 1, 1, 0 13 フレーム周期 GSMLN2, 1, 0 = 1, 1, 1 15 フレーム周期	
R53	D0	PNFRM	パーシャル非表示領域のみフレーム反転動作をさせます。本ビットは、パーシャル表示領域がライン反転のときのみ有効となります。 0 : パーシャル非表示領域がライン反転 1 : パーシャル非表示領域がフレーム反転	
R55	D1 D0	GSCAN1	スキップ反転モードを選択します。  スキャン動作	
		GSCAN0		
	0	0		n ライン反転
	0	1		フレーム反転
	1	0		スキップ反転 1D
1	1	スキップ反転 2B		
R58	D0	OSCON	内蔵発振器を制御します。 0 : 発振器停止 1 : 発振器動作	
R59	D1	GOE2ON	GOE2 出力を制御します。 0 : 通常動作 1 : GOE2 出力 Low 固定 (ゲート全 ON)	
	D0	GOE1ON	GOE1 出力により、ゲート・スキャンの ON/OFF を選択します。 0 : ゲート・スキャン OFF (GOE1 = Low 固定) 1 : 通常動作	
R60	D8 ~ D0	RGBSTn	RGB インタフェース・スルーモード時の表示する表示領域のスタート・ラインを設定します。 (0H R60 13FH) なお、“ R60 レジスタ設定値 < R61 レジスタ設定値 ” の関係を守ってください。	
R61	D8 ~ D0	RGBEDn	RGB インタフェース・スルーモード時の表示する表示領域のエンド・ラインを設定します。 (0H R61 13FH) “ R60 レジスタ設定値 < R61 レジスタ設定値 ” の関係を守ってください。	

レジスタ	ビット	略称	説明			
R62	D7 ~ D4	HBPn	RGB インタフェースの水平方向のバック・ポーチ期間を設定します。 18/16 ビット・モード時：水平バック・ポーチ期間 = 本レジスタ設定値 x DOTCLK 単位 6 ビット・モード時：水平バック・ポーチ期間 = 本レジスタ設定値 x 3 x DOTCLK 単位			
	D3 ~ D0	VBPN	RGB インタフェースの垂直方向のバック・ポーチ期間を設定します。 垂直バック・ポーチ期間 = 本レジスタ設定値 x HSYNC 単位			
R63	D7 ~ D0	CAPXMI Nn	RGB インタフェース・キャプチャ・モード時のウインドウ・アクセスの、X アドレスの最小値を設定します。 X アドレスは MAX. X アドレス・レジスタ (R64) で設定された X アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。00H ~ EFH を設定してください。			
R64	D7 ~ D0	CAPXM Xn	RGB インタフェース・キャプチャ・モード時のウインドウ・アクセスの、X アドレスの最大値を設定します。 X アドレスは、本コマンドで設定されたアドレス値までインクリメントしたあと、次のインクリメントで、MIN. X アドレス・レジスタ (R63) で設定された X アドレス最小値に初期化されます。00H ~ EFH を設定してください。			
R65	D8 ~ D0	CAPYMI Nn	RGB インタフェース・キャプチャ・モード時のウインドウ・アクセスの、Y アドレスの最小値を設定します。 Y アドレスは MAX. Y アドレス・レジスタ (R66) で設定された Y アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。000H ~ 13FH を設定してください。			
R66	D8 ~ D0	CAPYM Xn	RGB インタフェース・キャプチャ・モード時のウインドウ・アクセスの、Y アドレスの最大値を設定します。 Y アドレスは、本コマンドで設定されたアドレス値までインクリメントしたあと、次のインクリメントで、MIN. Y アドレス・レジスタ (R65) で設定された Y アドレス最小値に初期化されます。00H ~ 13FH を設定してください。			
R68	D2 D1 D0	E2OPC2 E2OPC1 E2OPC0	E <sup>2</sup> PROM インタフェースの制御を行います。			
			E2OPC2	E2OPC1	E2OPC0	E <sup>2</sup> PROM 制御
			0	0	0	設定禁止
			0	0	1	EPSAVE : E <sup>2</sup> PROM への書き込み実行
			0	1	0	MASKON : E <sup>2</sup> PROM への書き込み・消去許可
			0	1	1	MASKOF : E <sup>2</sup> PROM への書き込み・消去禁止
			1	0	0	EPCLR : E <sup>2</sup> PROM の全エリア消去
			1	0	1	EPWALL : E <sup>2</sup> PROM の全エリアへ FFFFH の書き込み
			1	1	0	EPREAD : E <sup>2</sup> PROM の読み込み実行
1	1	1	設定禁止			
R69	D7~D0	E2ENn	E <sup>2</sup> PROM 書き込み許可イネーブル・レジスタです。			
R70	D7 ~ D0	E2An	E <sup>2</sup> PROM への書き込みアドレスを指定します。			
R71	D15 ~ D0	E2lrm	E <sup>2</sup> PROM へ書き込みを行う、レジスタのインデックスを指定します。 本レジスタに指定されたレジスタのインデックスとデータが、R70 により指定された E <sup>2</sup> PROM のアドレスへ書き込まれます。			
R72	D7 ~ D0	E2ldn	E <sup>2</sup> PROM 用製造情報レジスタ [ 23 : 16 ]	本レジスタの設定は、ドライバ動作に影響を与えるレジスタではなく、データを保存するだけのテンポラリ・レジスタです。		
R73	D7 ~ D0	E2ldn	E <sup>2</sup> PROM 用製造情報レジスタ [ 15 : 8 ]			
R74	D7 ~ D0	E2ldn	E <sup>2</sup> PROM 用製造情報レジスタ [ 7 : 0 ]			

レジスタ	ビット	略称	説明			
R75	D7 ~ D0	E2SAn	E <sup>2</sup> PROM の読み込み開始アドレスを指定します。			
R77	D15 ~ D8	GOEDn	GOE1 の立ち下がり位置を設定します。詳しくは、5.4.1 水平期間を参照してください。			
	D7 ~ D0	GOSTn	GOE1 の立ち上がり位置を設定します。詳しくは、5.4.1 水平期間を参照してください。			
R78	D7 ~ D0	VMCHGn	COM の極性切り替わり位置を設定します。詳しくは、5.4.1 水平期間を参照してください。また、1 以上を設定してください。			
R79	D15 ~ D8	SWEDn	水平期間における、駆動終了タイミングを設定します。詳しくは、5.4.1 水平期間を参照してください。			
	D7 ~ D0	SWSTn	水平期間における、駆動開始タイミングを設定します。詳しくは、5.4.1 水平期間を参照してください。			
R82	D7 ~ D5	GIn	γアンプのバイアス電流を調整します。			
			G12	G11	G10	電流値 (倍率)
			0	0	0	0.5
			0	0	1	1.0 (デフォルト)
			0	1	0	1.5
			0	1	1	2
			1	0	0	2.5
			1	0	1	3
			1	1	0	3.5
			1	1	1	4
	D2	GRES	γ抵抗の切り替えを行います。 詳細は、5.5 γカ - プ補正回路を参照してください。			
D0	G3SW	γ中間 AMP の制御を行います。 0 : γ中間 AMP OFF      1 : γ中間 AMP ON				
R83	D6 ~ D4	GAPn	正極側階調アンプのバイアス電流を調整します。			
			GAP2	GAP1	GAP0	電流値 (倍率)
			0	0	0	0.5
			0	0	1	1.0 (デフォルト)
			0	1	0	1.5
			0	1	1	2
			1	0	0	3
			1	0	1	4
			1	1	0	6
			1	1	1	7.5
	D2 ~ D0	GANn	負極側階調アンプのバイアス電流を調整します。			
			GAN2	GAN1	GAN0	電流値 (倍率)
			0	0	0	0.5
			0	0	1	1.0 (デフォルト)
			0	1	0	1.5
			0	1	1	2
			1	0	0	3
			1	0	1	4
			1	1	0	6
1	1	1	7.5			

レジスタ	ビット	略称	説明															
R97	D5 ~ D0	GM1Pn	正極側γ調整レジスタ															
R98	D5 ~ D0	GM3Nn	負極側γ調整レジスタ															
R99	D5 ~ D0	GM2Pn	正極側γ調整レジスタ															
R100	D5 ~ D0	GM2Nn	負極側γ調整レジスタ															
R101	D5 ~ D0	GM3Pn	正極側γ調整レジスタ															
R102	D5 ~ D0	GM1Nn	負極側γ調整レジスタ															
R103	D5 D4	SOUT_ MODE1 SOUT_ MODE0	ダミー期間のソース出力を選択します。															
			<table border="1"> <thead> <tr> <th>SOUT_MODE1</th> <th>SOUT_MODE0</th> <th>ダミー期間のソース出力</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>COM と逆相で V<sub>s</sub> または V<sub>ss</sub></td> </tr> <tr> <td>0</td> <td>1</td> <td>Hi-Z</td> </tr> <tr> <td>1</td> <td>0</td> <td>COM と逆相で V<sub>s</sub> または V<sub>ss</sub> &amp; Hi-Z</td> </tr> <tr> <td>1</td> <td>1</td> <td>Hi-Z</td> </tr> </tbody> </table>	SOUT_MODE1	SOUT_MODE0	ダミー期間のソース出力	0	0	COM と逆相で V <sub>s</sub> または V <sub>ss</sub>	0	1	Hi-Z	1	0	COM と逆相で V <sub>s</sub> または V <sub>ss</sub> & Hi-Z	1	1	Hi-Z
			SOUT_MODE1	SOUT_MODE0	ダミー期間のソース出力													
			0	0	COM と逆相で V <sub>s</sub> または V <sub>ss</sub>													
			0	1	Hi-Z													
1	0	COM と逆相で V <sub>s</sub> または V <sub>ss</sub> & Hi-Z																
1	1	Hi-Z																
R112	D0	BPSEL	バック・ポーチのカウンタ方法を選択します。															
			<p>20H : 次の図になります ( VSYNC を HSYNC の立ち上がりエッジにて認識します )。</p> <p style="text-align: center;">垂直バック・ポーチ = 1    垂直バック・ポーチ = 2</p> <p>21H : 次の図になります ( VSYNC を HSYNC の立ち下がりエッジにて認識します )。</p> <p style="text-align: center;">垂直バック・ポーチ = 1    垂直バック・ポーチ = 2</p>															

【レジスタ・モード3/レジスタ・モード4】

(1/13)

レジスタ	ビット	略称	説明		
R0 (R0H)	D0	OSCON	内蔵発振器を制御します。 0: 発振器停止 1: 発振器動作		
R1 (R1H)	D11	SCN1	ゲートのスキャン・モードを選択します。		
	D10	SCN0	SCN1	SCN0	ゲート・スキャン・モード
			0	0	MODE1
			0	1	MODE2
			1	0	MODE3
			1	1	設定禁止
	D9	R_L	ゲート・ドライバのスキャン方向を選択できます。 0: G0 から G320 ヘスキャンします。 1: G320 から G0 ヘスキャンします。		
	D8	ADX	X アドレスのアドレッシングを反転させます。詳しくは、図 5-36 に示す RAM のアドレッシングを参照してください。		
	D7	ADY	Y アドレスのアドレッシングを反転させます。詳しくは、図 5-36 に示す RAM のアドレッシングを参照してください。		
	D6	ADC	カラム・アドレス方向 ソース・ドライバ出力の方向を選択できます。		
R2 (R2H)	D10	GSCAN1	スキップ反転モードを選択します。		
	D9	GSCAN0	GSCAN1	GSCAN0	スキャン動作
			0	0	n ライン反転
			0	1	フレーム反転
			1	0	スキップ反転 1D
			1	1	スキップ反転 2B
	D1	NLINE1	n ライン反転のライン数を選択するレジスタです。		
	D0	NLINE0	NLINE1	NLINE0	n ライン反転のライン数
			0	0	n = 1
			0	1	n = 2
			1	0	n = 4
			1	1	n = 8



レジスタ	ビット	略称	説明
R3 (35H)	D12	BGR	表示データ RAM へ書き込む際に、RGB と書き込まれたデータを BGR へ変換します。 0 : RGB      1 : BGR
	D8	WAS	ウインドウ・アクセス・モード設定 ウインドウ・アクセス・モードに設定されると、アドレスのインクリメント/デクリメントは、MIN. X アドレス設定レジスタ (R528), MAX. X アドレス設定レジスタ (R529), MIN. Y アドレス設定レジスタ (R530), MAX. Y アドレス設定レジスタ (R531) で設定された領域内でのみ実行されます。 0 : 通常動作 1 : ウインドウ・アクセス・モード
	D5	YDIR	Y アドレス・カウンタ制御 0 : Y アドレス・インクリメント 1 : Y アドレス・デクリメント
	D4	XDIR	X アドレス・カウンタ制御 0 : X アドレス・インクリメント 1 : X アドレス・デクリメント
	D3	INC	アドレスのインクリメント方向を選択します。 0 : X アドレス・インクリメント 1 : Y アドレス・インクリメント
R6 (R6H)	D0	CRES	コマンド・リセット機能です。電源投入後、必ず実行してください。 コマンド・リセットは、実行後 (CRES = 1)、本ビットを自動的にクリアします。そのため、ソフトにより再度“0”を設定する(通常動作を選択する)必要はありません。また、コマンド・リセット実行後、本ビットが 1 0 に変化する時間は非常に短いため、コマンド・リセット設定後、次のコマンドを設定するまでに時間を空ける必要はありません。 0 : 通常動作 1 : コマンド・リセット
R7 (R7H)	D5	GOE2ON	GOE2 出力を制御します。 0 : 通常動作 1 : GOE2 出力 Low 固定 (ゲート全 ON)
	D4	GOE1ON	GOE1 出力により、ゲート・スキャンの ON/OFF を選択します。 0 : ゲート・スキャン OFF (GOE1 = Low 固定) 1 : 通常動作
	D3	DISP1	内部 RAM データに依存せず、全データが 1 のときと同様の出力を行う機能です (ノーマリ・ホワイトの場合、白表示となります)。 なお、本コマンドは転送後、次のライン・データを出力するタイミングから実行されます。 0 : 通常動作 1 : RAM のデータを無視して、全データが 1 として出力します。 DISP0 との関係は、DISP1 が上位コマンドとなり、DISP1 = 1 の場合、DISP0 = 1 は無視されます。
	D2	DISP0	内部 RAM データに依存せず、全データが 0 のときと同様の出力を行う機能です (ノーマリ・ホワイトの場合、黒表示となります)。 なお、本コマンドは転送後、次のライン・データを出力するタイミングから実行されます。 0 : 通常動作 1 : RAM のデータを無視して、全データが 0 として出力します。

レジスタ	ビット	略称	説明
R7 (R7H)	D1	STBY_G OFF	スタンバイ時のゲート・レベル, ソース・レベル, VCOM レベルを選択します。 0: ゲート・レベル (V <sub>GH</sub> ), ソース・レベル (V <sub>SS</sub> ), VCOM レベル (COML) 1: ゲート・レベル (V <sub>GL</sub> ), ソース・レベル (Hi-Z), VCOM レベル (V <sub>SS</sub> )
	D0	STBY	スタンバイ機能を選択するビットです。スタンバイ機能を選択した場合, 表示オフ動作を実行し, 各出力段のアンプを停止します。本ビット設定後, 電源回路ブロックに対して, レギュレータの OFF, DC/DC コンバータの OFF を実行してください。シーケンスは, ペーパー・マシンを参照してください。 なお, スタンバイ解除時は, スタンバイ入力時の動作とは逆に, DC/DC コンバータの ON, およびレギュレータを ON したあと, 通常動作コマンドを発行してください。 0: 通常動作 1: スタンバイ機能 (RAM からの表示リード停止, VCOM 停止, 表示オフ = 全データを 1 として出力)
R9 (R9H)	D12	PSEL	パーシャル・オフ領域色レジスタ 1 表示データ RAM の MSB を色データとして使用するか, PGR, G, B レジスタにて指定したデータを色データとするか選択します。 0: PGR, G, B レジスタに指定したデータを使用 1: 表示データ RAM の MSB を色データとして使用
	D10 D9 D8	PGR PGB PGG	パーシャル・オフ領域色レジスタ 2 パーシャル表示時 (R1024: DTY = 1), パーシャル表示領域以外の画面の色を設定します。8 色 (RGB 各 1 ビット) から, 1 色を選択して, オフ色として設定できます。 各色データと本レジスタのビットの関係は次のとおりです。本関係は, ADC の値には依存しません。 PGR: R の OFF = 0, ON = 1 PGG: G の OFF = 0, ON = 1 PGB: B の OFF = 0, ON = 1
	D7	PNFRM	パーシャル非表示領域のみフレーム反転動作をさせます。本ビットは, パーシャル表示領域がライン反転のときのみ有効となります。 0: パーシャル非表示領域がライン反転 1: パーシャル非表示領域がフレーム反転
	D4	GSM	
	D2 D1 D0	GSMLN2 GSMLN1 GSMLN0	パーシャル非表示領域のゲート・スキャン動作を選択します。 GSMLN2, 1, 0 = 0, 0, 0 ゲート・スキャン停止 GSMLN2, 1, 0 = 0, 0, 1 3 フレーム周期 GSMLN2, 1, 0 = 0, 1, 0 5 フレーム周期 : GSMLN2, 1, 0 = 1, 1, 0 13 フレーム周期 GSMLN2, 1, 0 = 1, 1, 1 15 フレーム周期
R11 (RBH)	D0	GS	色数を選択します。 GS = 0: 262,144 色 GS = 1: 8 色
R12 (RCH)	D9	NWRGB	RGB インタフェースの入力を無効にします。 0: RGB インタフェース入力を無効にする 1: RGB インタフェース入力を有効にする
	D8	RGBS	RGB インタフェースのモードを選択します。 0: スルー・モード 1: キャプチャ・モード

レジスタ	ビット	略称	説明
R12 (RCH)	D5	VIMD	VSYNC インタフェース・モードを選択します。VSYNC インタフェース・モードを選択した場合、VSYNC が入力されると、1 フレーム分のスキャンを実行します。 0 : 通常モード 1 : VSYNC インタフェース・モード
	D4	DISPCK	RGB インタフェース時の表示出力用のタイミング・クロックを選択します。 0 : 内部発振クロック 1 : HSYNC/VSYNC/DOTCLK
R13 (RDH)	D8	LTS	キャリブレーションの設定時間を選択します。 キャリブレーション機能は、1 ラインの時間を設定することにより、フレーム周波数を調整します。本コマンドでは、1 ラインの設定時間を次の設定から選択できます。 0 : 1 ライン時間 = $t_{cal}$ 1 : 1 ライン時間 = $t_{cal} \times 2$ ( $t_{cal}$ : キャリブレーション設定時間, = $1 \div$ フレーム周波数 $\div$ 表示ライン数)
	D7 ~ D0	BCNTn	1 水平期間が、基本クロック (内部発振クロック、もしくは DOTCLK) の何クロック分となるかを指定します。また、本レジスタを読み出すことにより、キャリブレーション機能によって決定された 1 水平期間が基本クロックの何クロック分かを知らることが可能です。
R14 (REH)	D0	OC	キャリブレーション機能に使用するビットです。 キャリブレーション開始コマンド実行から、キャリブレーション停止コマンド実行までの時間が 1 ライン分の時間になります。 0 : キャリブレーション停止 1 : キャリブレーション開始
R15 (RFH)	D15 ~ D12	VBPN	RGB インタフェースの垂直方向のバック・ポーチ期間を設定します。 垂直バック・ポーチ期間 = 本レジスタ設定値 $\times$ HSYNC 単位
	D11 ~ D8	HBPn	RGB インタフェースの水平方向のバック・ポーチ期間を設定します。 18/16 ビット・モード時 : 水平バック・ポーチ期間 = 本レジスタ設定値 $\times$ DOTCLK 単位 6 ビット・モード時 : 水平バック・ポーチ期間 = 本レジスタ設定値 $\times 3 \times$ DOTCLK 単位
	D7	BPSEL	バック・ポーチのカウンタ方法を選択します。
	D4	VSEG	VSYNC のアクティブ・レベルを選択します。 0 : ロウ・アクティブ 1 : ハイ・アクティブ
	D3	HSEG	HSYNC のアクティブ・レベルを選択します。 0 : ロウ・アクティブ 1 : ハイ・アクティブ
	D0	DCKEG	DOTCLK のアクティブ・レベルを選択します。 0 : 立ち上がりエッジでデータ・ラッチ 1 : 立ち下がりエッジでデータ・ラッチ
R16 (R10H)	D8 ~ D0	RGBSTn	RGB インタフェース・スルーモード時の表示する表示領域のスタート・ラインを設定します。 (0H R16 13FH) なお、“R16 レジスタ設定値 < R17 レジスタ設定値” の関係を守ってください。
R17 (R11H)	D8 ~ D0	RGBETn	RGB インタフェース・スルーモード時の表示する表示領域のエンド・ラインを設定します。 (0H R17 13FH) “R16 レジスタ設定値 < R17 レジスタ設定値” の関係を守ってください。
R18 (R12H)	D7 ~ D0	CAPXMI Nn	RGB インタフェース・キャプチャ・モード時のウィンドウ・アクセスの、X アドレスの最小値を設定します。 X アドレスは MAX. X アドレス・レジスタ (R19) で設定された X アドレス最大値までインクリメントした後、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されず。00H ~ EFH を設定してください。
R19 (R13H)	D7 ~ D0	CAPXMA Xn	RGB インタフェース・キャプチャ・モード時のウィンドウ・アクセスの、X アドレスの最大値を設定します。 X アドレスは、本コマンドで設定されたアドレス値までインクリメントした後、次のインクリメントで、MIN. X アドレス・レジスタ (R18) で設定された X アドレス最小値に初期化されず。00H ~ EFH を設定してください。

レジスタ	ビット	略称	説明			
R20 (R14H)	D8 ~ D0	CAPYMI Nn	RGB インタフェース・キャプチャ・モード時のウインドウ・アクセスの、Y アドレスの最小値を設定します。 Y アドレスは MAX. Y アドレス・レジスタ (R21) で設定された Y アドレス最大値までインクリメントした後、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。000H ~ 13FH を設定してください。			
R21 (R15H)	D8 ~ D0	CAPYMA AXn	RGB インタフェース・キャプチャ・モード時のウインドウ・アクセスの、Y アドレスの最大値を設定します。 Y アドレスは、本コマンドで設定されたアドレス値までインクリメントした後、次のインクリメントで、MIN. Y アドレス・レジスタ (R20) で設定された Y アドレス最小値に初期化されます。00H ~ 13FH を設定してください。			
R24 (R18H)	D15 ~ D8	GOEDn	GOE1 の立ち下がり位置を設定します。詳しくは、5.4.1 水平期間を参照してください。			
	D7 ~ D0	GOSTn	GOE1 の立ち上がり位置を設定します。詳しくは、5.4.1 水平期間を参照してください。			
R25 (R19H)	D7 ~ D0	VMCHGn	COM の極性切り替わり位置を設定します。詳しくは、5.4.1 水平期間を参照してください。また、1 以上を設定してください。			
R26 (R1AH)	D15 ~ D8	SWEDn	水平期間における駆動終了タイミングを設定します。詳しくは、5.4.1 水平期間を参照してください。			
	D7 ~ D0	SWSTn	水平期間における駆動終了タイミングを設定します。詳しくは、5.4.1 水平期間を参照してください。			
R30 (R1EH)	D1  D0	SOUT_ MODE1, SOUT_ MODE2	ダミー期間のソース出力を選択します。			
			SOUT_MODE1	SOUT_MODE0	ダミー期間のソース出力	
			0	0	COM と逆相で Vs または Vss	
			0	1	Hi-Z	
			1	0	COM と逆相で Vs または Vss & Hi-Z	
1	1	Hi-Z				
R68 (R44H)	D2 D1 D0	E2OPC2 E2OPC1 E2OPC0	E <sup>2</sup> PROM インタフェースの制御を行います。			
			E2OPC2	E2OPC1	E2OPC0	E <sup>2</sup> PROM 制御
			0	0	0	設定禁止
			0	0	1	EPSAVE : E <sup>2</sup> PROM への書き込み実行
			0	1	0	MASKON : E <sup>2</sup> PROM への書き込み・消去許可
			0	1	1	MASKOF : E <sup>2</sup> PROM への書き込み・消去禁止
			1	0	0	EPCLR : E <sup>2</sup> PROM の全エリア消去
			1	0	1	EPWALL : E <sup>2</sup> PROM の全エリアへ FFFFH の書き込み
			1	1	0	EPREAD : E <sup>2</sup> PROM の読み込み実行
1	1	1	設定禁止			
R69 (R45H)	D7 ~ D0	E2ENn	E <sup>2</sup> PROM 書き込み許可イネーブル・レジスタです。			
R70 (R46H)	D7 ~ D0	E2An	E <sup>2</sup> PROM への書き込みアドレスを指定します。			
R71 (R47H)	D15 ~ D0	E2IRn	E <sup>2</sup> PROM へ書き込みを行う、レジスタのインデックスを指定します。			
R72 (R48H)	D7 ~ D0	E2IDn	製造情報レジスタ [ 23 : 16 ]	本レジスタの設定は、ドライバの動作に影響を与えるレジスタではなく、データを保存するだけのテンポラリ・レジスタです。		
R73 (R49H)	D7 ~ D0	E2IDn	製造情報レジスタ [ 15 : 8 ]			
R74 (R4AH)	D7 ~ D0	E2IDn	製造情報レジスタ [ 7 : 0 ]			
R75 (R4BH)	D7 ~ D0	E2SAn	E <sup>2</sup> PROM の読み込み開始アドレスを指定します。			
R256 (R100H)	D3	LPM	ロウ・パワー・モードへ設定する際に使用します。 0 : 通常モード 1 : ロウ・パワー・モード			

レジスタ	ビット	略称	説明
R257 (R101H)	D12	VDCION	V <sub>DCI</sub> レギュレータの出力状態を制御します。 0 : V <sub>DCI</sub> レギュレータが OFF 1 : V <sub>DCI</sub> レギュレータが ON
	D11	RGONR	V <sub>R</sub> レギュレータの ON/OFF を制御します。 0 : V <sub>R</sub> レギュレータがオフ 1 : V <sub>R</sub> レギュレータがオン
	D10	RGON	V <sub>S</sub> レギュレータの ON/OFF を制御します。 0 : V <sub>S</sub> レギュレータがオフ 1 : V <sub>S</sub> レギュレータがオン
	D9	VCLON	V <sub>CL</sub> 昇圧の ON/OFF を制御します。 0 : V <sub>CL</sub> 昇圧がオフ 1 : V <sub>CL</sub> 昇圧がオン (V <sub>DCI</sub> × -1 倍)
	D8	VGLREF	V <sub>GL</sub> 昇圧モード切り替え 0 : V <sub>GL</sub> = V <sub>R</sub> × (-2 or -3) + V <sub>SS</sub> 1 : V <sub>GL</sub> = V <sub>R</sub> × (-2 or -3) + V <sub>CL</sub>
	D7	VGLON1	V <sub>GL</sub> 昇圧の ON/OFF を制御します。
	D6	VGLON0	<VGLON1, 0 = 0, 0> V <sub>GL</sub> 昇圧オフ <VGLON1, 0 = 0, 1> V <sub>GL</sub> = V <sub>R</sub> × -2 + (V <sub>SS</sub> or V <sub>CL</sub> ) <VGLON1, 0 = 1, X> V <sub>GL</sub> = V <sub>R</sub> × -3 + (V <sub>SS</sub> or V <sub>CL</sub> )
	D5	VGHREF	V <sub>GH</sub> 昇圧モード切り替え 0 : V <sub>GH</sub> = V <sub>R</sub> × (2 or 3) + V <sub>R</sub> 1 : V <sub>GH</sub> = V <sub>R</sub> × (2 or 3) + V <sub>DCI</sub>
	D4	VGHON1	V <sub>GH</sub> 昇圧の ON/OFF を制御します。
	D3	VGHON0	<VGHON1, 0 = 0, 0> V <sub>GH</sub> 昇圧オフ <VGHON1, 0 = 0, 1> V <sub>GH</sub> = V <sub>R</sub> × 2 + (V <sub>R</sub> or V <sub>DCI</sub> ) <VGHON1, 0 = 1, X> V <sub>GH</sub> = V <sub>R</sub> × 3 + (V <sub>R</sub> or V <sub>DCI</sub> )
D2	VD2ON1	V <sub>DD2</sub> 昇圧の ON/OFF を制御します。	
D1	VD2ON0	<VD2ON1, 0 = 0, 0> V <sub>DD2</sub> 昇圧オフ (V <sub>DCI</sub> or Hi-Z) <VD2ON1, 0 = 0, 1> V <sub>DD2</sub> = V <sub>DC</sub> × 2 倍昇圧オン <VD2ON1, 0 = 1, X> V <sub>DD2</sub> = V <sub>DC</sub> × 3 倍昇圧オン	
D0	DCON	DC/DC コンバータのオン / オフ制御を行います。 0 : DC/DC コンバータがオフ 1 : DC/DC コンバータがオン	

レジスタ	ビット	略称	説明
R258 (R102H)	D7	VDCISEL	V <sub>DCI</sub> レギュレータOFF (VDCION [R257] = 0) かつ V <sub>DCI</sub> 出力をHi-Zにしていない場合, (VDCIHZ [R25] = 0) の V <sub>DCI</sub> レギュレータの出力状態を制御します。 < VDCISEL = 0 > V <sub>DCI</sub> = V <sub>DC</sub> < VDCISEL = 1 > V <sub>DCI</sub> = V <sub>SS</sub>
	D6	VDCIHZ	V <sub>DCI</sub> レギュレータOFF時 (VDCION [R257] = 0) の V <sub>DCI</sub> 端子の出力状態を定義します。 < VDCIHZ = 0 > V <sub>DCI</sub> = V <sub>DC</sub> または V <sub>SS</sub> (VDCISEL の設定による) < VDCIHZ = 1 > V <sub>DCI</sub> = Hi-Z
	D5	VRHI	V <sub>R</sub> レギュレータの出力を選択します。 < VRHI = 0 > V <sub>R</sub> レギュレータ = ON < VRHI = 1 > V <sub>R</sub> レギュレータ = Hi-Z
	D4	VSHI	V <sub>S</sub> レギュレータの出力を選択します。 < VSHI = 0 > V <sub>S</sub> レギュレータ = ON < VSHI = 1 > V <sub>S</sub> レギュレータ = Hi-Z
	D3	DCFRM	DC/DC動作をフレーム信号に同期させるかを選択します。 < DCFRM = 0 > DC/DC動作 = フレーム非同期 < DCFRM = 1 > DC/DC動作 = フレーム同期
	D2	DC3HZ	V <sub>CL</sub> 昇圧OFF時のV <sub>CL</sub> の出力状態を制御します。 < DC3HZ = 0 > V <sub>CL</sub> = V <sub>SS</sub> < DC3HZ = 1 > V <sub>CL</sub> = Hi-Z
	D1	DC2HZ	V <sub>GH</sub> , V <sub>GL</sub> 昇圧OFF時のV <sub>GH</sub> , V <sub>GL</sub> の出力状態を制御します。 < DC2HZ = 0 > V <sub>GH</sub> = V <sub>DD2</sub> , V <sub>GL</sub> = V <sub>SS</sub> < DC2HZ = 1 > V <sub>GH</sub> = Hi-Z, V <sub>GL</sub> = Hi-Z
	D0	DC1HZ	V <sub>DD2</sub> 昇圧OFF時のV <sub>DD2</sub> の出力状態を制御します。 < DC1HZ = 0 > V <sub>DD2</sub> = V <sub>DCI</sub> < DC1HZ = 1 > V <sub>DD2</sub> = Hi-Z

レジスタ	ビット	略称	説明					
R259 (R103H)	D7	LFS3	ロウ・パワー・モード時 (LPM [R256] = 1) の $V_{GH}$ , $V_{GL}$ 昇圧周波数を選択します。 昇圧周波数					
	D6	LFS2				LFS3	LFS2	
						0	0	$f_{DCCLK}/1$
						0	1	$f_{DCCLK}/2$
						1	0	$f_{DCCLK}/4$
	1	1	$f_{DCCLK}/8$					
	D5	D4	LFS1 LFS0	ロウ・パワー・モード時 (LPM [R256] = 1) の $V_{DD2}$ , $V_{CL}$ 昇圧周波数を選択します				
				昇圧周波数				
				LFS1	LFS0			
				0	0	$f_{DCCLK}/1$		
				0	1	$f_{DCCLK}/2$		
	1	0	$f_{DCCLK}/4$					
	1	1	$f_{DCCLK}/8$					
	D3	D2	FS3 FS2	通常駆動時 (LPM [R256] = 0) の $V_{GH}$ , $V_{GL}$ 昇圧周波数を選択します。				
				昇圧周波数				
				FS3	FS2			
				0	0	$f_{DCCLK}/1$		
				0	1	$f_{DCCLK}/2$		
	1	0	$f_{DCCLK}/4$					
	1	1	$f_{DCCLK}/8$					
D1	D0	FS1 FS0	通常駆動時 (LPM [R256] = 0) の $V_{DD2}$ , $V_{CL}$ 昇圧周波数を選択します					
			昇圧周波数					
			FS1	FS0				
			0	0	$f_{DCCLK}/1$			
			0	1	$f_{DCCLK}/2$			
1	0	$f_{DCCLK}/4$						
1	1	$f_{DCCLK}/8$						
R260 (R104H)	D5	PONM	DC/DC 立ち上げ動作の内部シーケンス, 外部シーケンスを選択します。 0: 外部シーケンス 1: 内部シーケンス					
	D4	PON	DC/DC 立ち上げ時の, $V_{GH}$ , $V_{DD2}$ , $V_{GL}$ , $V_{CL}$ の立ち上がり時の動作周波数を選択します。 PONM = 0 のときのみ有効になります。 0: 通常動作 1: 立ち上げ動作					
	D3	D2	DUPF1 DUPF0	DC/DC 立ち上げ時の DC/DC コンバータ回路全体の昇圧周波数を選択します。				
				昇圧周波数				
				DUPF1	DUPF0			
				0	0	$f_{DCCLK}/1$		
	0	1	$f_{DCCLK}/2$					
	1	0	$f_{DCCLK}/4$					
	1	1	$f_{DCCLK}/8$					
	D1	D0	PUPT1 PUPT0	DC/DC 立ち上げ時の, $V_{GH}$ , $V_{DD2}$ , $V_{GL}$ , $V_{CL}$ , $RGON$ , $RGONR$ の ON 時間を設定します。 PONM = 1 のときのみ有効になります。				

レジスタ	ビット	略称	説明
R261 (R105H)	D12	SFVSEL	RV <sub>DD</sub> レギュレ - タの出力電圧を選択します。 < SFVSEL = 0 > RV <sub>DD</sub> = 2.1 V (テスト用) < SFVSEL = 1 > RV <sub>DD</sub> = 2.3 V
	D11 D10 D9	VSEL2 VSEL1 VSEL0	V <sub>GM</sub> レギュレータの出力電圧を選択します。 < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.0 V 時 < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.40 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.50 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.60 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.70 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.80 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 4.90 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 5.00 V < VSEL2 = 0, VSEL1 = 0, VSEL0 = 0 > V <sub>GM</sub> = 5.10 V
	D8 D7 D6	VRSEL2 VRSEL1 VRSEL0	V <sub>R</sub> レギュレータの出力電圧を選択します。 < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.0 V 時 < VRSEL2 = 0, VRSEL1 = 0, VRSEL0 = 0 > V <sub>R</sub> = 4.50 V < VRSEL2 = 0, VRSEL1 = 0, VRSEL0 = 1 > V <sub>R</sub> = 4.80 V < VRSEL2 = 0, VRSEL1 = 1, VRSEL0 = 0 > V <sub>R</sub> = 4.90 V < VRSEL2 = 0, VRSEL1 = 1, VRSEL0 = 1 > V <sub>R</sub> = 5.00 V < VRSEL2 = 1, VRSEL1 = 0, VRSEL0 = 0 > V <sub>R</sub> = 5.05 V < VRSEL2 = 1, VRSEL1 = 0, VRSEL0 = 1 > V <sub>R</sub> = 5.10 V < VRSEL2 = 1, VRSEL1 = 1, VRSEL0 = 0 > V <sub>R</sub> = 5.20 V < VRSEL2 = 1, VRSEL1 = 1, VRSEL0 = 1 > V <sub>R</sub> = 5.40 V
	D5 D4 D3	VSSEL2 VSSEL1 VSSEL0	V <sub>S</sub> レギュレータの出力電圧を選択します。 < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.0 V 時 < VSSEL2 = 0, VSSEL1 = 0, VSSEL0 = 0 > V <sub>S</sub> = 4.85 V < VSSEL2 = 0, VSSEL1 = 0, VSSEL0 = 1 > V <sub>S</sub> = 4.90 V < VSSEL2 = 0, VSSEL1 = 1, VSSEL0 = 0 > V <sub>S</sub> = 4.95 V < VSSEL2 = 0, VSSEL1 = 1, VSSEL0 = 1 > V <sub>S</sub> = 5.00 V < VSSEL2 = 1, VSSEL1 = 0, VSSEL0 = 0 > V <sub>S</sub> = 5.05 V < VSSEL2 = 1, VSSEL1 = 0, VSSEL0 = 1 > V <sub>S</sub> = 5.10 V < VSSEL2 = 1, VSSEL1 = 1, VSSEL0 = 0 > V <sub>S</sub> = 5.15 V < VSSEL2 = 1, VSSEL1 = 1, VSSEL0 = 1 > V <sub>S</sub> = 5.20 V
	D2 D1 D0	VC2 VC1 VC0	V <sub>REFR</sub> レギュレータの出力電圧を選択します。 < VC2 = 0, VC1 = 0, VC0 = 0 > V <sub>REFR</sub> = 1.50 V < VC2 = 0, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 1.60 V < VC2 = 0, VC1 = 1, VC0 = 0 > V <sub>REFR</sub> = 1.70 V < VC2 = 0, VC1 = 1, VC0 = 1 > V <sub>REFR</sub> = 1.80 V < VC2 = 1, VC1 = 0, VC0 = 0 > V <sub>REFR</sub> = 1.90 V < VC2 = 1, VC1 = 0, VC0 = 1 > V <sub>REFR</sub> = 2.00 V < VC2 = 1, VC1 = 1, VC0 = 0 > V <sub>REFR</sub> = 2.05 V < VC2 = 1, VC1 = 1, VC0 = 1 > V <sub>REFR</sub> = 2.10 V



レジスタ	ビット	略称	説明
R262 (R106H)	D8	REGMONI	TVREFR 端子の出力状態を選択します。 0 : TVREFR 端子 = Hi-Z 1 : TVREFR 端子 = VC2-VC0 での設定電圧を出力
	D7 D6	LCOMCS1 LCOMCS0	ロウ・パワー・モード時の VCOMH/L アンプ電流を選択します。 < LCOMCS1, 0 = 0, 0 > Amp.電流 = x 0.25 モード < LCOMCS1, 0 = 0, 1 > Amp.電流 = x 0.5 モード < LCOMCS1, 0 = 1, 0 > Amp.電流 = x 1.0 モード < LCOMCS1, 0 = 1, 1 > Amp.電流 = x 1.5 モード
	D5 D4	COMCS1 COMCS0	VCOMH/L アンプ電流を選択します。 < COMCS1, 0 = 0, 0 > Amp.電流 = x 1 モード < COMCS1, 0 = 0, 1 > Amp.電流 = x 2 モード < COMCS1, 0 = 1, 0 > Amp.電流 = x 3 モード < COMCS1, 0 = 1, 1 > Amp.電流 = x 7 モード
	D3 D2	LACS1 LACS0	ロウ・パワー・モード時 (LPM [R256] = 1) の V <sub>R</sub> , V <sub>S</sub> レギュレータ・アンプのアンプ電流を選択します。 アンプに流す電流が多いほど、駆動能力は上がりますが、消費電力は増加します。 本値は、実パネルで十分評価のうえ、決定されることを推奨します。 < LACS1, 0 = 0, 0 > Amp.電流 = x 0.25 モード < LACS1, 0 = 0, 1 > Amp.電流 = x 0.5 モード < LACS1, 0 = 1, 0 > Amp.電流 = x 1.0 モード < LACS1, 0 = 1, 1 > Amp.電流 = x 1.5 モード
	D1 D0	ACS1 ACS0	通常駆動時 (LPM [R256] = 0) の V <sub>R</sub> , V <sub>S</sub> レギュレータ・アンプのアンプ電流を選択します。 < ACS1, 0 = 0, 0 > Amp.電流 = x 1 モード < ACS1, 0 = 0, 1 > Amp.電流 = x 2 モード < ACS1, 0 = 1, 0 > Amp.電流 = x 3 モード < ACS1, 0 = 1, 1 > Amp.電流 = x 6 モード
	R263 (R107H)	D5 D4	COMP1 COMP0
D2		COHIM	VCOMM の出力状態を制御します。 0 : VCOMHM/VCOMLM 1 : Hi-Z
D0		COMONM	コモン駆動出力 VCOMM の ON/OFF 制御をします。 0 : オフ (VCOMHM, VCOMLM アンプ OFF) 1 : オン (VCOMHM, VCOMLM アンプ ON)
R264 (R108H)	D5 ~ D0	DAn	VCOMM 出力の振幅を 6 ビット D/A で制御します。
R265 (R109H)	D7	COMINM	VCOMM センタ電圧入力を選択します。 0 : 内部 D/A 有効 1 : VCOMINM 入力センタ・レベル電圧有効
	D6 ~ D0	MCDA	VCOMM 出力のセンタ・レベルを 7 ビット D/A で制御します。

レジスタ	ビット	略称	説明
R512 (R200H)	D7 ~ D0	XAn	表示 RAM の X アドレスを設定するレジスタです。 00H ~ EFH を設定してください。
R513 (R201H)	D8 ~ D0	YAn	表示 RAM の Y アドレスを設定するレジスタです。 000H ~ 13FH を設定してください。
R515 (R203H)	D13 ~ D8	WMn	表示データ・ライト・マスク設定 (D [11:6]に対応)
	D5 ~ D0	WMn	表示データ・ライト・マスク設定 (D [5:0]に対応)
R516 (R204H)	D5 ~ D0	WMn	表示データ・ライト・マスク設定 (D [17:12]に対応)
R528 (R210H)	D7 ~ D0	XMNn	ウインドウ・アクセス・モード時の、X アドレスの最小値を設定します。 X アドレスは MAX. X アドレス・レジスタ (R529) で設定された X アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。00H ~ EFH を設定してください。
R529 (R211H)	D7 ~ D0	XMxn	ウインドウ・アクセス・モード時の、X アドレスの最大値を設定します。 X アドレスは、本コマンドで設定されたアドレス値までインクリメントしたあと、次のインクリメントで、MIN. X アドレス・レジスタ (R528) で設定された X アドレス最小値に初期化されます。00H ~ EFH を設定してください。
R530 (R212H)	D8 ~ D0	YMNn	ウインドウ・アクセス・モード時の、Y アドレスの最小値を設定します。 Y アドレスは MAX. Y アドレス・レジスタ (R531) で設定された Y アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。000H ~ 13FH を設定してください。
R531 (R213H)	D8 ~ D0	YMXn	ウインドウ・アクセス・モード時の、Y アドレスの最大値を設定します。 Y アドレスは、本コマンドで設定されたアドレス値までインクリメントしたあと、次のインクリメントで、MIN. Y アドレス・レジスタ (R530) で設定された Y アドレス最小値に初期化されます。000H ~ 13FH を設定してください。
R536 (R218H)	D7 ~ D0	LCDX MNn	液晶表示領域の、X アドレスの最小値を設定します。 ウインドウ・アクセス・モードを使用していない場合、X アドレスは LCDMAX X アドレス・レジスタ (R537) で設定された X アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。 なお、LCDXMIN (R536) と LCDXMX (R537) によって指定されていないソース出力端子は、出力を行いません。 00H ~ EFH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。
R537 (R219H)	D7 ~ D0	LCDX MXn	液晶表示領域の、X アドレスの最大値を設定します。 ウインドウ・アクセス・モードを使用していない場合、X アドレスは、本コマンドで設定されたアドレス値までインクリメントしたあと、次のインクリメントで、LCDMIN X アドレス・レジスタ (R536) で設定された X アドレス最小値に初期化されます。 なお、LCDXMIN (R536) と LCDXMX (R537) によって指定されていないソース出力端子は、出力を行いません。 00H ~ EFH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。
R538 (R21AH)	D8 ~ D0	LCDYM Nn	液晶表示領域の、Y アドレスの最小値を設定します。 ウインドウ・アクセス・モードを使用していない場合、Y アドレスは LCDMAX Y アドレス・レジスタ (R539) で設定された Y アドレス最大値までインクリメントしたあと、次のインクリメントで、本コマンドで設定されたアドレス値に初期化されます。 000H ~ 13FH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。

レジスタ	ビット	略称	説明			
R539 (R21BH)	D8 ~ D0	LCDYM Xn	液晶表示領域の、Yアドレスの最大値を設定します。 ウインドウ・アクセス・モードを使用していない場合、Yアドレスは、本コマンドで設定されたアドレス値までインクリメントした後、次のインクリメントで、LCDMIN Yアドレス・レジスタ (R538) で設定された Yアドレス最小値に初期化されます。 000H ~ 13FH を設定してください。また、ウインドウ・アクセス・モードのウインドウ領域よりも必ず大きな領域を指定してください。			
R768 (R300H)	D13 ~ D8	GM3Pn	正極側γ調整レジスタ			
	D5 ~ D0	GM1Pn	正極側γ調整レジスタ			
R771 (R303H)	D5 ~ D0	GM2Pn	正極側γ調整レジスタ			
R772 (R304H)	D14 ~ D8	GPLn	正極側γの振幅調整を設定します 詳しくは、5.5 γカ - プ補正回路を参照してください。			
	D6 ~ D0	GPHn	正極側γの振幅調整を設定します。 詳しくは、5.5 γカ - プ補正回路を参照してください。			
R773 (R305H)	D13 ~ D8	GM3n	負極側γ調整レジスタ			
	D5 ~ D0	GM1n	負極側γ調整レジスタ			
R776 (R308H)	D5 ~ D0	GM2n	負極側γ調整レジスタ			
R777 (R309H)	D14 ~ D8	GNLn	負極側γの振幅調整を設定します。 詳しくは、5.5 γカ - プ補正回路を参照してください。			
	D6 ~ D0	GNHn	負極側γの振幅調整を設定します。 詳しくは、5.5 γカ - プ補正回路を参照してください。			
R780 (R30CH)	D10 ~ D8	Gln	γアンプのバイアス電流を調整します。			
			GI2	GI1	GI0	電流値 (倍率)
			0	0	0	0.5
			0	0	1	1.0 (デフォルト)
			0	1	0	1.5
			0	1	1	2
			1	0	0	2.5
			1	0	1	3
			1	1	0	3.5
			1	1	1	4
	D6 ~ D4	GAPn	正極側γ階調アンプのバイアス電流を調整します。			
			GAP2	GAP1	GAP0	電流値 (倍率)
			0	0	0	0.5
			0	0	1	1.0 (デフォルト)
0			1	0	1.5	
0			1	1	2	
1			0	0	3	
1			0	1	4	
1	1	0	6			
1	1	1	7.5			

レジスタ	ビット	略称	説明			
R780 (R30CH)	D2 ~ D0	GANn	負極側γ調整アンプのバイアス電流を調整します。			
			GAN2	GAN1	GAN0	電流値 (倍率)
			0	0	0	0.5
			0	0	1	1.0 (デフォルト)
			0	1	0	1.5
			0	1	1	2
			1	0	0	3
			1	0	1	4
			1	1	0	6
R781 (R30DH)	D4	GRES	γ抵抗の切り替えを行います。 詳細は、5.5 γ力 - プ補正回路を参照してください。			
	D1	G3SW	γ中間 AMP の制御を行います。 0 : γ中間 AMP OFF      1 : γ中間 AMP ON			
R1024 (R400H)	D0	DTY	パーシャル機能を選択します。 なお、本コマンドは転送後、次のライン・データを出力するタイミングから実行されます。 0 : 通常表示モード 1 : パーシャル表示モード			
R1025 (R401H)	D0	DINV	RAM ライト・データ反転 (0 : 通常モード   1 : 反転モード)			
R1026 (R402H)	D8 ~ D0	P1SLn	パーシャル 1 表示領域開始ライン・レジスタ (000H ~ 13FH) です。 パーシャル表示時 (R1024: DTY = 1), 本コマンドで設定されたラインから、パーシャル 1 表示領域ライン数レジスタ (R1027) で設定された領域が、パーシャル 1 表示領域になります。			
R1027 (R403H)	D8 ~ D0	P1AWn	パーシャル 1 表示領域ライン数レジスタ (000H ~ 13FH) です。 パーシャル 1 表示領域開始ライン・レジスタ (R1026) と、本コマンドで設定したライン数が、パーシャル 1 表示領域となります。 本レジスタが 0 の場合、パーシャル 2 表示領域開始ライン・レジスタ (R1029) とパーシャル 2 表示領域ライン数レジスタ (R1030) の値は有効となりません。			
R1028 (R404H)	D8 ~ D0	P1SAn	パーシャル 1 表示領域開始ライン表示 RAM アドレス			
R1029 (R405H)	D8 ~ D0	P2SLn	パーシャル 2 表示領域開始ライン・レジスタ (000H ~ 13FH) です。 パーシャル表示時 (R1024: DTY = 1), 本コマンドで設定されたラインから、パーシャル 2 表示領域ライン数レジスタ (R1030) で設定された領域が、パーシャル 2 表示領域になります。			
R1030 (R406H)	D8 ~ D0	P2AWn	パーシャル 2 表示領域ライン数レジスタ (000H ~ 13FH) です。 パーシャル 2 表示領域開始ライン・レジスタ (R1029) と、本コマンドで設定したライン数が、パーシャル 2 表示領域となります。 パーシャル 1 表示領域ライン数レジスタが 0 の場合、パーシャル 2 表示領域開始ライン・レジスタ (R1029) とパーシャル 2 表示領域ライン数レジスタ (R1030) の値は有効となりません。			
R1031 (R407H)	D8 ~ D0	P2SAn	パーシャル 2 表示領域開始ライン表示 RAM アドレス			

12. 電気的特性

絶対最大定格 (TA = 25°C, VSS = 0 V)

項目	略号	定格	単位
電源電圧	V <sub>DD</sub>	-0.3 ~ +3.0	V
電源電圧	V <sub>CCIO</sub>	-0.3 ~ +6.0	V
電源電圧	V <sub>DC</sub>	-0.3 ~ +4.2	V
電源電圧	V <sub>GM</sub> , V <sub>S</sub>	-0.3 ~ +6.0	V
電源電圧	V <sub>R</sub>	-0.3 ~ +7.0	V
電源電圧	V <sub>DD2</sub>	-0.3 ~ +7.0	V
電源電圧	V <sub>CL</sub>	-4.2 ~ +0.3	V
電源電圧	V <sub>GH</sub> -V <sub>GL</sub>	-0.3 ~ +40.0	V
電源電圧	V <sub>DCI</sub> -V <sub>CL</sub>	-0.3 ~ +7.0	V
入力電圧	V <sub>I</sub> <sup>注1</sup>	-0.3 ~ V <sub>CCIO</sub> + 0.3	V
入力電圧	V <sub>I</sub> <sup>注2</sup>	-0.3 ~ V <sub>DC</sub> + 0.3	V
入力電流	I <sub>I</sub>	±10	mA
出力電流	I <sub>O1</sub> <sup>注3</sup>	±10	mA
出力電流	I <sub>O2</sub> <sup>注4</sup>	±100	mA
出力電流	I <sub>O3</sub> <sup>注5</sup>	0 ~ 50	mA
動作周囲温度	T <sub>A</sub>	-40 ~ +85	°C
保存温度	T <sub>stg</sub>	-55 ~ +125	°C

注意 各項目のうち1項目でも、また一瞬でも絶対最大定格を越えると、製品の品質を損なう恐れがあります。つまり絶対最大定格とは、製品に物理的な損傷を与えかねない定格値です。必ずこの定格値を越えない状態で製品をご使用ください。

注1. 電源系がV<sub>CCIO</sub>の端子

2. 電源系がV<sub>DC</sub>の端子

3. D0 ~ D17, CSTB, ECS, ESK, EDO, Y1 ~ Y720, G1 ~ G240

4. V<sub>COMM</sub>

5. RV<sub>DD</sub>

推奨動作範囲 (TA = -40 ~ +85°C, VSS = 0 V)

項目	略号	MIN.	TYP.	MAX.	単位
電源電圧	V <sub>DD</sub>	2.1	2.3	2.5	V
電源電圧	V <sub>CCIO</sub>	1.65	2.8	3.3	V
電源電圧	V <sub>DC</sub>	2.5	2.8	3.3	V
電源電圧	V <sub>GM</sub>	3.0	5.0	5.5	V
電源電圧	V <sub>S</sub>	3.4	5.0	5.5	V
電源電圧	V <sub>R</sub>	3.0	5.0	6.5	V
電源電圧	V <sub>DD2</sub>	4.6	5.6	6.5	V
電源電圧	V <sub>CL</sub>	-3.3	-2.8	-1.9	V
電源電圧	V <sub>GH</sub> -V <sub>GL</sub>	8.3	25.0	35.0	V
入力電圧	V <sub>I</sub> <sup>注1</sup>	0		V <sub>CCIO</sub>	V
入力電圧	V <sub>I</sub> <sup>注2</sup>	0		V <sub>DC</sub>	V

注1. 電源系がV<sub>CCIO</sub>の端子

2. 電源系がV<sub>DC</sub>の端子

電気的特性(特に指定のないかぎり,  $T_A = -40 \sim +85^\circ\text{C}$ ,  $V_{DD} = 2.1 \sim 2.5\text{ V}$ ,  $V_{CCIO} = 1.65 \sim 3.3\text{ V}$ ,  $V_{DC} = 2.5 \sim 3.3\text{ V}$ ,  $V_{SS} = 0\text{ V}$ )

項目	記号	条件	MIN.	TYP. <sup>注1</sup>	MAX.	単位
V <sub>S</sub> 出力電圧	V <sub>S</sub>	VC [2:0] = 101, VSSEL [2:0] = 011, I <sub>S</sub> = 1 mA, V <sub>DD2</sub> = 5.5 ~ 6.5 V	4.6	5.0	5.4	V
V <sub>S</sub> 出力抵抗	RV <sub>S</sub>	I <sub>S</sub> = 0 1 mA 可変, V <sub>S</sub> 測定条件		10	30	Ω
V <sub>R</sub> 出力電圧	V <sub>R</sub>	VC [2:0] = 101, VRSEL [2:0] = 011, I <sub>R</sub> = 1 mA, V <sub>DD2</sub> = 5.5 ~ 6.5 V	4.6	5.0	5.4	V
V <sub>R</sub> 出力抵抗	RV <sub>R</sub>	I <sub>R</sub> = 0 1 mA 可変, V <sub>R</sub> 測定条件		10	30	Ω
V <sub>GM</sub> 出力電圧	V <sub>GM</sub>	VC [2:0] = 101, VSEL [2:0] = 000, I <sub>GM</sub> = 100 μA, VSSEL [2:0] = 011	4.05	4.4	4.75	V
V <sub>GM</sub> 出力抵抗	RV <sub>GM</sub>	I <sub>GM</sub> = 0 100 μA 可変, V <sub>GM</sub> 測定条件		30	60	Ω
V <sub>DD2</sub> 昇圧電圧効率 1	V <sub>DD21</sub>	V <sub>DCI</sub> × 2 昇圧, I <sub>DD2</sub> = 4 mA <sup>注2</sup>	92		100	%
V <sub>DD2</sub> 昇圧電圧効率 2	V <sub>DD22</sub>	V <sub>DCI</sub> × 3 昇圧, I <sub>DD2</sub> = 4 mA <sup>注2</sup>	75		100	%
V <sub>CL</sub> 昇圧電圧効率	V <sub>CL</sub>	V <sub>DC</sub> × -1 昇圧, I <sub>CL</sub> = -2 mA <sup>注2</sup>	79		100	%
V <sub>GH</sub> 昇圧電圧効率 1	V <sub>GH1</sub>	V <sub>R</sub> × 2 + V <sub>R</sub> 昇圧, I <sub>GH</sub> = 300 μA <sup>注2</sup>	85		100	%
V <sub>GH</sub> 昇圧電圧効率 2	V <sub>GH2</sub>	V <sub>R</sub> × 3 + V <sub>R</sub> 昇圧, I <sub>GH</sub> = 300 μA <sup>注2</sup>	85		100	%
V <sub>GH</sub> 昇圧電圧効率 3	V <sub>GH3</sub>	V <sub>R</sub> × 2 + V <sub>DCI</sub> 昇圧, I <sub>GH</sub> = 300 μA <sup>注2</sup>	82		100	%
V <sub>GH</sub> 昇圧電圧効率 4	V <sub>GH4</sub>	V <sub>R</sub> × 3 + V <sub>DCI</sub> 昇圧, I <sub>GH</sub> = 300 μA <sup>注2</sup>	82		100	%
V <sub>GL</sub> 昇圧電圧効率 1	V <sub>GL1</sub>	V <sub>R</sub> × -2 + V <sub>SS</sub> 昇圧, I <sub>GL</sub> = -300 μA <sup>注2</sup>	82		100	%
V <sub>GL</sub> 昇圧電圧効率 2	V <sub>GL2</sub>	V <sub>R</sub> × -3 + V <sub>SS</sub> 昇圧, I <sub>GL</sub> = -300 μA <sup>注2</sup>	82		100	%
V <sub>GL</sub> 昇圧電圧効率 3	V <sub>GL3</sub>	V <sub>R</sub> × -2 + V <sub>CL</sub> 昇圧, I <sub>GL</sub> = -300 μA <sup>注2</sup>	85		100	%
V <sub>GL</sub> 昇圧電圧効率 4	V <sub>GL4</sub>	V <sub>R</sub> × -3 + V <sub>CL</sub> 昇圧, I <sub>GL</sub> = -300 μA <sup>注2</sup>	85		100	%
V <sub>DD2</sub> 出力抵抗 1	RV <sub>DD21</sub>	V <sub>DC</sub> × 2 昇圧, I <sub>DD2</sub> = 0 4 mA 可変 <sup>注2</sup>		65	100	Ω
V <sub>DD2</sub> 出力抵抗 2	RV <sub>DD22</sub>	V <sub>DC</sub> × 3 昇圧, I <sub>DD2</sub> = 0 4 mA 可変 <sup>注2</sup>		210	330	Ω
V <sub>CL</sub> 出力抵抗	RV <sub>CL</sub>	V <sub>DC</sub> × -1 昇圧, I <sub>CL</sub> = 0 -2 mA 可変 <sup>注2</sup>		200	300	Ω
V <sub>GH</sub> 出力抵抗 1	RV <sub>GH1</sub>	V <sub>R</sub> × 2 + V <sub>R</sub> 昇圧, I <sub>GH</sub> = 0 300 μA 可変 <sup>注2</sup>		4.2	7.0	kΩ
V <sub>GH</sub> 出力抵抗 2	RV <sub>GH2</sub>	V <sub>R</sub> × 3 + V <sub>R</sub> 昇圧, I <sub>GH</sub> = 0 300 μA 可変 <sup>注2</sup>		5.2	9.0	kΩ
V <sub>GH</sub> 出力抵抗 3	RV <sub>GH3</sub>	V <sub>R</sub> × 2 + V <sub>R</sub> 昇圧, I <sub>GH</sub> = 0 300 μA 可変 <sup>注2</sup>		4.2	7.0	kΩ
V <sub>GH</sub> 出力抵抗 4	RV <sub>GH4</sub>	V <sub>R</sub> × 3 + V <sub>R</sub> 昇圧, I <sub>GH</sub> = 0 300 μA 可変 <sup>注2</sup>		5.5	10.0	kΩ
V <sub>GL</sub> 出力抵抗 1	RV <sub>GL1</sub>	V <sub>R</sub> × -2 + V <sub>SS</sub> 昇圧, I <sub>GL</sub> = 0 -300 μA 可変 <sup>注2</sup>		3.3	5.5	kΩ
V <sub>GL</sub> 出力抵抗 2	RV <sub>GL2</sub>	V <sub>R</sub> × -3 + V <sub>SS</sub> 昇圧, I <sub>GL</sub> = 0 -300 μA 可変 <sup>注2</sup>		4.2	7.5	kΩ
V <sub>GL</sub> 出力抵抗 3	RV <sub>GL3</sub>	V <sub>R</sub> × -2 + V <sub>SS</sub> 昇圧, I <sub>GL</sub> = 0 -300 μA 可変 <sup>注2</sup>		3.5	6.0	kΩ
V <sub>GL</sub> 出力抵抗 4	RV <sub>GL4</sub>	V <sub>R</sub> × -3 + V <sub>SS</sub> 昇圧, I <sub>GL</sub> = 0 -300 μA 可変 <sup>注2</sup>		4.4	8.0	kΩ
RV <sub>DD</sub> 出力電圧	VRV <sub>DD</sub>	SFVSEL = 1, IRV <sub>DD</sub> = 10 mA	2.1	2.3	2.5	V
RV <sub>DD</sub> 出力抵抗	RRV <sub>DD</sub>	SFVSEL = 1, IRV <sub>DD</sub> = 0 10 mA 可変		1	5	Ω
V <sub>DCI</sub> 出力電圧 1	V <sub>DCI1</sub>	VD2ON1 = 0, IV <sub>DCI</sub> = 10 mA, V <sub>DC</sub> = 3.3 V	2.9	3.2	3.3	V
V <sub>DCI</sub> 出力電圧 2	V <sub>DCI2</sub>	VD2ON1 = 1, IV <sub>DCI</sub> = 10 mA	1.9	2.1	2.3	V
V <sub>DCI</sub> 出力抵抗 1	RV <sub>DCI1</sub>	VD2ON1 = 0, IV <sub>DCI</sub> = 0 10 mA 可変, V <sub>DC</sub> = 3.3 V		7	14	Ω
V <sub>DCI</sub> 出力抵抗 2	RV <sub>DCI2</sub>	VD2ON1 = 1, IV <sub>DCI</sub> = 0 10 mA 可変		1	14	Ω
消費電流	I <sub>CCIO</sub>	V <sub>CCIO</sub> 端子 (CPU 非アクセス時) <sup>注3</sup>		0.1	10	μA
	I <sub>DC</sub>	V <sub>DC</sub> 端子 (CPU 非アクセス時) <sup>注3</sup>		2.7	4.5	mA
	I <sub>STBY1</sub>	V <sub>CCIO</sub> 端子 (スタンバイ・モード) <sup>注4</sup>		0.1	3	μA
	I <sub>STBY2</sub>	V <sub>DC</sub> 端子 (スタンバイ・モード) <sup>注4</sup>		1.6	10	μA

注1. TYP.値はV<sub>DD</sub> = 2.3 V, V<sub>CCIO</sub> = 2.8 V, V<sub>DC</sub> = 2.8 V, T<sub>A</sub> = 25°Cにおける参考値です。

2. 外付け容量 V<sub>GH</sub>, V<sub>GL</sub>, C21, C22, C23 = 0.47 μF, V<sub>DD2</sub>, V<sub>CL</sub>, C11, C12, C31 = 1 μF, DC/DC 昇圧周波数設定 FS <3:0> = 0101
3. V<sub>CCIO</sub> = 2.8 V, V<sub>DC</sub> = 2.8 V, V<sub>DD</sub> は RV<sub>DD</sub> 接続 (V<sub>STBY</sub> = L), SFVSEL = 1 時, 白表示, ライン反転, フレーム周波数 60 Hz, V<sub>DD2</sub> = V<sub>DC</sub> × 2 昇圧, 26 万色モード, γ 中間 AMP\_ON, V<sub>S</sub> = 5 V, COMCS<1:0> = 11, ACS<1:0> = 11, 無負荷
4. V<sub>CCIO</sub> = 3.3 V, V<sub>DC</sub> = 3.3 V, V<sub>DD</sub> は RV<sub>DD</sub> 接続 (V<sub>STBY</sub> = L), SFVSEL = 1 時

ロジック系(特に指定のないかぎり,  $T_A = -40 \sim +85^\circ\text{C}$ ,  $V_{DD} = 2.1 \sim 2.5\text{ V}$ ,  $V_{CCIO} = 1.65 \sim 3.3\text{ V}$ ,  $V_{DC} = 2.5 \sim 3.3\text{ V}$ ,  $V_{SS} = 0\text{ V}$ )

項目	記号	条件	MIN.	TYP.	MAX.	単位
ハイ・レベル入力電圧	$V_{IH}$	$V_{CCIO}$ 系	$0.8 V_{CCIO}$			V
ロウ・レベル入力電圧	$V_{IL}$	$V_{CCIO}$ 系			$0.2 V_{CCIO}$	V
ハイ・レベル出力電圧 1	$V_{OH1}$	$V_{CCIO}$ 系, $I_{OUT} = -100 \mu\text{A}$	$0.8 V_{CCIO}$			V
ロウ・レベル出力電圧 1	$V_{OL1}$	$V_{CCIO}$ 系, $I_{OUT} = 100 \mu\text{A}$			$0.2 V_{CCIO}$	V
ハイ・レベル出力電圧 2	$V_{OH2}$	$V_{DC}$ 系, $I_{OUT} = -100 \mu\text{A}$	$0.8 V_{DC}$			V
ロウ・レベル出力電圧 2	$V_{OL2}$	$V_{DC}$ 系, $I_{OUT} = 100 \mu\text{A}$			$0.2 V_{DC}$	V
ハイ・レベル入力電流	$I_{IH1}$	$V_{CCIO}$ 系			1	$\mu\text{A}$
	$I_{IH2}$	$V_{DC}$ 系			1	$\mu\text{A}$
ロウ・レベル入力電流	$I_{IL1}$	$V_{CCIO}$ 系	-1			$\mu\text{A}$
	$I_{IL2}$	$V_{DC}$ 系	-1			$\mu\text{A}$

ドライバ(特に指定のないかぎり,  $T_A = -40 \sim +85^\circ\text{C}$ ,  $V_{DD} = 2.1 \sim 2.5\text{ V}$ ,  $V_{CCIO} = 1.65 \sim 3.3\text{ V}$ ,  $V_{DC} = 2.5 \sim 3.3\text{ V}$ ,  $V_{SS} = 0\text{ V}$ ,  $V_{GH} = 15\text{ V}$ ,  $V_{GL} = -15\text{ V}$ )

項目	記号	条件	MIN.	TYP. <sup>注1</sup>	MAX.	単位	
ソース・ドライバ出力電圧範囲	$V_{P-P}$		$V_{SS} + 0.1$		$V_S - 0.1$	V	
ソース・ドライバ出力偏差	$V_O$		-10		+10	mV	
ソース・ドライバ出力遅延時間	$t_{PHLS1}$	$R_L = 40\text{ k}\Omega$	1出力選択		2.5	5	$\mu\text{s}$
	$t_{PHLS2}$	$C_L = 20\text{ pF}$ <sup>注2</sup>	720出力同時選択		5.0	10	$\mu\text{s}$
	$t_{PLHS1}$	$R_L = 40\text{ k}\Omega$	1出力選択		2.5	5	$\mu\text{s}$
	$t_{PLHS2}$	$C_L = 20\text{ pF}$ <sup>注2</sup>	720出力同時選択		5.0	10	$\mu\text{s}$
ゲート・ドライバ出力スlewレート時間	$t_{PHLG1}$	$C_L = 35\text{ pF}$ <sup>注2</sup>	1出力順次駆動		0.50	1.0	$\mu\text{s}$
	$t_{PHLG2}$	$C_L = 35\text{ pF}$ <sup>注2</sup>	320出力同時駆動		0.50	1.0	$\mu\text{s}$
	$t_{PLHG1}$	$C_L = 35\text{ pF}$ <sup>注2</sup>	1出力順次駆動		0.75	1.5	$\mu\text{s}$
	$t_{PLHG2}$	$C_L = 35\text{ pF}$ <sup>注2</sup>	320出力同時駆動		0.75	1.5	$\mu\text{s}$
VCOMM出力電圧範囲			$V_{CL} + 0.1$		$V_S - 0.1$	V	
VCOMHM出力電圧	$V_{COMHM}$	$I_{COMHM} = 1\text{ mA}$ <sup>注3</sup>	2.25	2.50	2.75	V	
VCOMLM出力電圧	$V_{COMLM}$	$I_{COMLM} = 1\text{ mA}$ <sup>注3</sup>	-0.70	-0.50	-0.30	V	
VCOMHM出力抵抗	$R_{VCOMHM}$	$I_{COMHM} = 0 \sim 1\text{ mA}$ 可変 <sup>注3</sup>		15	30	$\Omega$	
VCOMLM出力抵抗	$R_{VCOMLM}$	$I_{COMLM} = 0 \sim 1\text{ mA}$ 可変 <sup>注3</sup>		20	40	$\Omega$	
VCOMMハイ・レベル出力電圧	$V_{COMMH}$	$I_{VCOMM} = 1\text{ mA}$ , $COMP<1:0> = 00$ <sup>注3</sup>	2.20	2.50	2.75	V	
VCOMMロウ・レベル出力電圧	$V_{COMML}$	$I_{VCOMM} = 1\text{ mA}$ , $COMP<1:0> = 00$ <sup>注3</sup>	-0.70	-0.50	-0.25	V	
VCOMMハイ・レベル出力抵抗	$R_{VCOMMH}$	$I_{VCOMM} = 0 \sim 1\text{ mA}$ 可変, $V_{COMMH}$ 条件		50	100	$\Omega$	
VCOMMロウ・レベル出力抵抗	$R_{VCOMML}$	$I_{VCOMM} = 0 \sim 1\text{ mA}$ 可変, $V_{COMML}$ 条件		50	100	$\Omega$	


注1. TYP.値は $V_S = 5.0\text{ V}$ ,  $V_{GH} = +15\text{ V}$ ,  $V_{GL} = -15\text{ V}$ ,  $T_A = 25$  時における参考値です。

2. 負荷は1出力当たりのものです。

3. VCOMM振幅設定  $DA<5:0> = 00H$ , VCOMMセンタ設定  $MCDA<6:0> = 00H$ ,  $VC<2:0> = 101$ ,  $VSEL<2:0> = 110$  ( $V_{GM} = 5\text{ V}$ 出力設定)

AC 特性 (特に指定のない限り,  $T_A = -40 \sim +85^\circ\text{C}$ ,  $V_{DD} = 2.1 \sim 2.5\text{ V}$ ,  $V_{CCIO} = 1.65 \sim 3.3\text{ V}$ )

(a) 16 ビット / 18 ビット RGB インタフェース



項目	記号	条件	MIN.	TYP.	MAX.	単位
ドット・クロック・サイクル時間	tCLK		120			ns
ドット・クロック・ハイ・レベル・パルス幅	tCLKH		60			ns
ドット・クロック・ロウ・レベル・パルス幅	tCLKL		60			ns
データ・セットアップ時間	tDS		50			ns
データ・ホールド時間	tDH		50			ns
HSYNC パルス幅	tHSW		1			DOTCLK
HSYNC セットアップ時間	tHSS		50			ns
HSYNC ホールド時間	tHSH		50			ns
水平期間バック・ポーチ時間	tHBP		1			DOTCLK
VSYNC パルス幅	tvsw		1			H
VSYNC セットアップ時間	tvss	BPSSEL = 0	tHSW			DOTCLK
VSYNC ホールド時間	tvsh	BPSSEL = 1	tHSW			DOTCLK
垂直期間バック・ポーチ時間	tvBP		1			H

備考 1. 入力信号の立ち上がり, 立ち下がり時間 ( $t_r$ ,  $t_f$ ) は, 15 ns 以下で規定します。

2. すべてのタイミングは  $V_{CCIO}$  の 20 ~ 80% を基準として規定します。

1 水平期間に最低でも入力すべき DOTCLK 数は, 次のようになります。

$$1 \text{ 水平期間 DOTCLK 数} = [\text{HSYNC "L" 期間中の DOTCLK 数}] + [\text{水平バック・ポーチ期間}] + [\text{画素表示期間 240 発}] = 242$$


1 フレーム期間に最低でも入力すべき HSYNC 数は, 次のようになります。

$$1 \text{ フレーム期間 HSYNC 数} = [\text{VSYNC "L" 期間中の HSYNC 数}] + [\text{垂直バック・ポーチ期間}] + [\text{画素表示期間 320 ライン}] = 322$$

3. パラレル・インタフェース (PSX = L) にて, IF\_SHARE = H にて使用する場合, /CS, /RD(E), /WR (R,/W) は非アクティブ状態にて使用してください。



(b) 6 ビット RGB インタフェース



項目	記号	条件	MIN.	TYP.	MAX.	単位
ドット・クロック・サイクル時間	t <sub>CLK</sub>		47			ns
ドット・クロック・ハイ・レベル・パルス幅	t <sub>CLKH</sub>		24			ns
ドット・クロック・ロウ・レベル・パルス幅	t <sub>CLKL</sub>		24			ns
データ・セットアップ時間	t <sub>DS</sub>		30			ns
データ・ホールド時間	t <sub>DH</sub>		10			ns
HSYNC パルス幅	t <sub>HSW</sub>		3			DOTCLK
HSYNC セットアップ時間	t <sub>HSS</sub>		20			ns
HSYNC ホールド時間	t <sub>HSH</sub>		20			ns
水平期間バック・ポーチ時間	t <sub>HBP</sub>		3			DOTCLK
VSYNC パルス幅	t <sub>VSW</sub>		1			H
VSYNC セットアップ時間	t <sub>VSS</sub>	BPSEL = 0	t <sub>HSW</sub>			DOTCLK
VSYNC ホールド時間	t <sub>VSH</sub>	BPSEL = 1	t <sub>HSW</sub>			DOTCLK
垂直期間バック・ポーチ時間	t <sub>VBP</sub>		1			H

備考 1. 入力信号の立ち上がり，立ち下がり時間 (t<sub>r</sub>, t<sub>f</sub>) は，15 ns 以下で規定します。

2. すべてのタイミングは V<sub>CCIO</sub> の 20 ~ 80% を基準として規定します。

1 水平期間に最低でも入力すべき DOTCLK 数は，次のようになります。

$$1 \text{ 水平期間 DOTCLK 数 } [ \text{HSYNC"L"期間中の DOTCLK 数} ]^{\#1} +$$

$$[ \text{水平バック・ポーチ期間の DOTCLK 数} ]^{\#2} + [ \text{画素表示期間 } 240 \times 3 \text{ 発} ] = 726$$

注 1 . [ HSYNC"L"期間中の DOTCLK 数 ] = 3 の倍数 ( 3, 6, 9... )


[ 水平バック・ポーチ期間の DOTCLK 数 ] = 3 の倍数 ( 3, 6, 9... )

2. 1 フレーム期間に最低でも入力すべき HSYNC 数は，次のようになります。

$$1 \text{ フレーム期間 HSYNC 数 } [ \text{VSYNC"L"期間中の HSYNC 数} ] + [ \text{垂直バック・ポーチ期間} ] + [ \text{画素表示期間 } 320 \text{ ライン} ] = 322$$

3. パラレル・インタフェース ( PSX = L ) にて，IF\_SHARE = H にて使用する場合，/CS, /RD(E), /WR (R,/W) は非アクティブ状態にて使用してください。

(c) i80 CPU インタフェース




$V_{DD} = 2.1 \sim 2.5$  (SFVSEL = 1),  $V_{CCIO} = 1.65 \sim 3.3$  V

項目	記号	条件	MIN.	TYP.	MAX.	単位
アドレス・ホールド時間	$t_{AH8}$	RS	20			ns
アドレス・セットアップ時間	$t_{AS8}$	RS	0			ns
システム・サイクル時間	$t_{CYC8}$	READ	400			ns
		WRITE 横書き込み (INC = 0)	60			ns
		WRITE 縦書き込み (INC = 1)	100			ns
コントロール・ロウ・レベル・パルス幅 (/WR)	$t_{CCLW}$	/WR	25			ns
コントロール・ロウ・レベル・パルス幅 (/RD)	$t_{CCLR}$	/RD	200			ns
コントロール・ハイ・レベル・パルス幅 (/WR)	$t_{CCHW}$	/WR	25			ns
コントロール・ハイ・レベル・パルス幅 (/RD)	$t_{CCHR}$	/RD	80			ns
データ・セットアップ時間	$t_{DS8}$	D0 ~ D17	40			ns
データ・ホールド時間	$t_{DH8}$	D0 ~ D17	0			ns
CS セットアップ時間	$t_{CSS8}$	$V_{CCIO} = 2.55$ V	35			ns
		$V_{CCIO} < 2.55$ V	75			ns
CS ホールド時間	$t_{CSH8}$	CS	0			ns
/RD アクセス時間	$t_{ACC8}$	D0 ~ D17, $C_L = 100$ pF			200	ns
出力ディスエーブル時間	$t_{OH8}$	D0 ~ D17			100	ns

- 備考1. 入力信号の立ち上がり, 立ち下がり時間 ( $t_r$ ,  $t_f$ ) は, 15 ns以下で規定します。システム・サイクル時間を高速で使用する場合は,  $(t_r + t_f) < (t_{CYC8} - t_{CCLR} - t_{CCHR})$ , または  $(t_r + t_f) < (t_{CYC8} - t_{CCLW} - t_{CCHW})$  で規定されます。
2. すべてのタイミングは  $V_{CCIO}$  の 20 ~ 80% を基準として規定します。

(d) M68CPU インタフェース




$V_{DD} = 2.1 \sim 2.5 \text{ V}$  (SFVSEL=1),  $V_{CCIO} = 1.65 \sim 3.3 \text{ V}$  (通常書き込みモード)

項目	記号	条件	MIN.	TYP.	MAX.	単位
アドレス・ホールド時間	$t_{AH6}$	RS	20			ns
アドレス・セットアップ時間	$t_{AS6}$	RS	0			ns
システム・サイクル時間	$t_{CYC6}$	READ	400			ns
		WRITE( $V_{DD} > 2.0 \text{ V}$ ), 横書き込み(INC = 0)	60			ns
		WRITE( $V_{DD} > 2.0 \text{ V}$ ) 縦書き込み(INC = 1)	100			ns
データ・セットアップ時間	$t_{DS6}$	D0 ~ D17	40			ns
データ・ホールド時間	$t_{DH6}$	D0 ~ D17	0			ns
CS セットアップ時間	$t_{CSS6}$	CS $V_{CCIO} = 2.55 \text{ V}$	40			ns
		CS $V_{CCIO} < 2.55 \text{ V}$	75			ns
CS ホールド時間	$t_{CSH6}$	CS	0			ns
アクセス時間	$t_{ACC6}$	D0 ~ D17, CL = 100 pF			200	ns
出力ディスエーブル時間	$t_{OH6}$	D0 ~ D17			100	ns
イネブル・ハイ・レベル・パルス幅	Read	$t_{EWHR}$	E	200		ns
	Write	$t_{EWHW}$	E	25		ns
イネブル・ロウ・レベル・パルス幅	Read	$t_{EWLR}$	E	80		ns
	Write	$t_{EWLW}$	E	25		ns

- 備考1. 入力信号の立ち上がり, 立ち下がり時間 ( $t_r$ ,  $t_f$ ) は, 15 ns以下で規定します。システム・サイクル時間を高速で使用する場合は,  $(t_r + t_f) < (t_{CYC6} - t_{EWLR} - t_{EWHR})$ , または  $(t_r + t_f) < (t_{CYC6} - t_{EWLW} - t_{EWHW})$  で規定されます。
2. すべてのタイミングは  $V_{CCIO}$  の 20 ~ 80% を基準として規定します。

(e) シリアル・インタフェース (CPU-μPD161704A間シリアル・インタフェース)



V<sub>DD</sub> = 2.1 ~ 2.5 V, V<sub>CCIO</sub> = 1.65 ~ 3.3 V

項目	略号	条件	MIN.	TYP.	MAX.	Unit
シリアル・クロック・サイクル	t <sub>SCYC</sub>	SCL	66			ns
SCL ハイ・レベル・パルス幅	t <sub>SHW</sub>	SCL	20			ns
SCL ロウ・レベル・パルス幅	t <sub>SLW</sub>	SCL	20			ns
アドレス・ホールド時間	t <sub>SAH</sub>	RS	20			ns
アドレス・セットアップ時間	t <sub>SAS</sub>	RS	10			ns
データ・セットアップ時間	t <sub>SDS</sub>	SI	10			ns
データ・ホールド時間	t <sub>SDH</sub>	SI	20			ns
CS - SCL 時間	t <sub>CSS</sub>	/CS	20			ns
	t <sub>CSH</sub>	/CS	20			ns

備考1. 入力信号の立ち上がり, 立ち下がり時間 (t<sub>r</sub>, t<sub>f</sub>) は, 15 ns以下で規定します。

2. すべてのタイミングは, V<sub>CCIO</sub> の 20 ~ 80%を基準として規定します。

(f) 共通

項目	記号	条件	MIN.	TYP. <sup>注1</sup>	MAX.	単位
キャリブレーション設定時間 (フレーム周波数)	t <sub>cal1</sub> (f <sub>FRAME0</sub> )	注2, f <sub>FRAME</sub> = 60 Hz		51.60 (60)		μs (Hz)
フレーム周波数	f <sub>FRAME1</sub>	キャリブレーション前 OSCSEL = L (内部発振使用時)	35	60	96	Hz
		キャリブレーション前 OSCSEL = H (外部発振使用時), R = 24 kΩ	47	60	67	Hz
	f <sub>FRAME2</sub>	キャリブレーション後 <sup>注3</sup> T <sub>A</sub> = -40 ~ +85°C, OSCSEL = L	40	60	80	Hz
		キャリブレーション後 <sup>注3</sup> T <sub>A</sub> = -40 ~ +85°C, OSCSEL = H R = 24 kΩ	51	60	67	Hz
	f <sub>FRAME3</sub>	キャリブレーション後 <sup>注4</sup> T <sub>A</sub> = 25 ± 5°C, OSCSEL = L	55	60	65	Hz
		キャリブレーション後 <sup>注4</sup> T <sub>A</sub> = 25 ± 5°C, OSCSEL = H R = 24 kΩ	57	60	63	Hz
発振周波数	f <sub>OSC1</sub>	OSCSEL = L	0.69	1.16	1.86	MHz
	f <sub>OSC2</sub>	OSCSEL = H, R = 24 kΩ	0.92	1.16	1.28	MHz
リセット・パルス幅	t <sub>rw</sub>		10			μs
リセット未反応パルス幅	t <sub>ET</sub>				2	μs

注1. TYP.値はV<sub>DD</sub> = 2.3 V, V<sub>CCIO</sub> = 2.8 V, V<sub>DC</sub> = 2.8 V, T<sub>A</sub> = 25°C時における参考値です。

2. フレーム周波数 (f<sub>FRAME</sub>) とキャリブレーション設定時間の関係は下記のとおりです。

$$t_{cal} = 1 / (f_{FRAME} \times (320 + 3))$$


3. T<sub>A</sub> = 25°C で正確にフレーム周波数を 60 Hz にキャリブレーション後, T<sub>A</sub> = -40 ~ +85°C の範囲で測定します。

4. T<sub>A</sub> = 25°C で正確にフレーム周波数を 60 Hz にキャリブレーション後, T<sub>A</sub> = 25±5°C の温度範囲で測定します。

5. 外部抵抗モード時は, OSCIN 端子に繋がる寄生容量にて周波数は変化いたします。

抵抗値を決定する際には, 十分な評価をして決定してください。R = 24 kΩは, 当社評価環境における抵抗値の参考値です。一般的なモジュールでご使用になる際の推奨抵抗値は 36 kΩ となります。

図 12-1 /RESET 仕様




注 リセット解除後, リカバリー時間を 10 μs 以上確保してください。

13 . CPU とμPD161704A の接続例


次に CPU とμPD161704A の接続例を示します。

なお、本例ではパラレル・インタフェース・モード時に RS 端子の制御をアドレス・バスの最下位ビットを用いた場合を示しています。

(1) i80系フォーマット



(2) M68系フォーマット



14. 改版履歴

版数/ 発行年月	ページ		説明	
	前版	今版	種類	場所
2005年9月 1.0版	p.24	p.24	追記	注2を追記
	p.118	p.118	修正	R103の説明を修正
	p.120	p.120	修正	R30の説明を修正
	p.137	p.137	修正	R103の説明を修正
	p.142	p.142	修正	R30の説明を修正
	p.154	p.154	修正	VCOMM出力電圧範囲のMIN.値を修正
	p.155,156	p.155,156	追記	備考3を追記
	p.157	p.157	修正	t <sub>CYC8</sub> (WRITE, INC = 0), t <sub>CCLR</sub> を修正
	p.158	p.158	修正	t <sub>CYC6</sub> (WRITE, INC = 0), t <sub>EWHR</sub> を修正
	p.159	p.159	修正	t <sub>SAH</sub> , t <sub>SDH</sub> を10 ns 20 nsへ
	p.160	p.160	追記	注6を追記
2005年10月 DS 1.1版	p.65	p.65	修正	説明修正
	p.66	p.66	修正 追記	γカーブ補正回路図を修正, 追記
	p.82	p.83	修正	Nライン反転の図を修正
	p.105	p.106	修正	VCOMLMの計算式, VCOMp-pの設定例
	p.115~121	p.116~124	修正	テスト・レジスタの追記, レジスタ・モード1, 2へDINVの追記, その他誤記修正
	p.125 全般	p.128 全般	追記 修正	DINVbit追記 全般的に誤記修正
2006年3月 2版	p.14~20	p.14~20	追記	パッドNo.追記
	p.18, 89	p.18, 88	修正	ESKの説明「立ち上がり」「立ち下がり」に修正。 「クロックは内蔵発振器のクロックの8分周したもの」と追記
	p.20	p.20	修正	3.4 テスト端子
	p.26	p.26	修正	表5-3を修正
	p.44	p.44	追記	図5-24を追記
	p.48	p.47	追記	VSYNCインタフェース・モード, VSYNCのMIN.幅追記
	p.90	p.89	修正	E <sup>2</sup> PROM制御用コマンドの番号修正 R67 R68
	-	p.102	追記	7.8.7 V <sub>GM</sub> レギュレータ選択出力を追記
	-	p.116	追記	10. 電源投入/遮断順序を追記
	p.117~124	p.118~125	修正	11.1 コマンド・リスト(レジスタ・モード1~4)を修正
	p.127, 131, 139, 145, 147, 149	p.128, 130, 140, 146, 148, 150	修正	コマンド詳細説明を修正
	p.138,144	p.139,145	追記	HBPn, VBPnの設定方法についてを追記
	p.158	p.158	修正	(a) 16/18ビットRGBインタフェースの図と表を修正
	p.159	p.159	修正	(b) 6ビットRGBインタフェースの図と表を修正
	p.163	p.163	修正	外部抵抗モード時の発振周波数について, 注意書きを修正

## CMOSデバイスの一般的注意事項

### 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力がノイズなどに起因して、 $V_{IL}$  (MAX.) から  $V_{IH}$  (MIN.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん、 $V_{IL}$  (MAX.) から  $V_{IH}$  (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

### 未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性（タイミングは規定しません）を考慮すると、個別に抵抗を介して  $V_{DD}$  または GND に接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

### 静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

### 初期化以前の状態

電源投入時、MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定、レジスタ内容などは保証しておりません。ただし、リセット動作やモード設定で定義している項目については、これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

### 電源投入切断順序

内部動作および外部インタフェースで異なる電源を使用するデバイスの場合、原則として内部電源を投入した後に外部電源を投入してください。切断の際には、原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により、内部素子に過電圧が印加され、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

### 電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。



- 本資料に記載されている内容は2006年3月現在のものです。今後、予告なく変更することがあります。量産設計の際には最新の個別データ・シート等をご参照ください。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。当社は、本資料の誤りに関し、一切その責を負いません。
- 当社は、本資料に記載された当社製品の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、一切その責を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責を負いません。
- 当社は、当社製品の品質、信頼性の向上に努めておりますが、当社製品の不具合が完全に発生しないことを保証するものではありません。当社製品の不具合により生じた生命、身体および財産に対する損害の危険を最小限度にするために、冗長設計、延焼対策設計、誤動作防止設計等安全設計を行ってください。
- 当社は、当社製品の品質水準を「標準水準」、「特別水準」およびお客様に品質保証プログラムを指定していただく「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。

標準水準：コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パーソナル機器、産業用ロボット

特別水準：輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器

特定水準：航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器、生命維持のための装置またはシステム等

当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。意図されていない用途で当社製品の使用をお客様が希望する場合には、事前に当社販売窓口までお問い合わせください。

(注)

- (1) 本事項において使用されている「当社」とは、NECエレクトロニクス株式会社およびNECエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいう。
- (2) 本事項において使用されている「当社製品」とは、(1)において定義された当社の開発、製造製品をいう。

M8E 02.11

## 【発行】

### NECエレクトロニクス株式会社

〒211-8668 神奈川県川崎市中原区下沼部1753

電話(代表)：044(435)5111

お問い合わせ先

## 【ホームページ】

NECエレクトロニクスの情報がインターネットでご覧になれます。

URL(アドレス) <http://www.necel.co.jp/>

## 【営業関係、技術関係お問い合わせ先】

半導体ホットライン

(電話：午前 9:00～12:00、午後 1:00～5:00)

電話：044-435-9494

E-mail：info@necel.com

## 【資料請求先】

NECエレクトロニクスのホームページよりダウンロードいただくか、NECエレクトロニクスの販売特約店へお申し付けください。

C04.2T