

RJE0627JNS

−60V, −7A P チャネル サーマル FET
電力スイッチング

R07DS1532JJ0100
Rev.1.00
2023.11.10

概要


本製品はゲート印加電圧によりドレイン・ソース間の ON-OFF 制御ができるパワースイッチです。構造はパワー MOS FET のゲート部に過熱遮断回路を内蔵しており、異常な周囲温度上昇、過電力、過電流による発熱に対してゲート遮断動作によりパワー MOS FET を保護する働きを持っています。

特長

- 低電圧 (−3V) 駆動可能なパワー MOS FET です。
- 過熱遮断回路を内蔵しており、高熱状態のパワー MOS FET 保護が可能。
- 負荷短絡に対する耐量が向上しています。
- 過熱遮断方式はヒステリシス型です。素子温度が所定の温度まで下がると自動的に復帰します。
- 高密度実装が可能。
- 電流制限回路を内蔵しております。
- 電源電圧 12 V, 24 V 適用。
- AEC-Q101 Rev-E 準拠。

外観図

RENESASパッケージコード: PLSN0008DA-A
(パッケージ名称: 8-pin HSON dual)



絶対最大定格

(Ta = 25°C)

項目	記号	定格値	単位
ドレイン・ソース電圧	V _{DSS}	−60	V
ゲート・ソース電圧	V _{GSS}	−16	V
ゲート・ソース電圧	V _{GSS}	2.5	V
ドレイン電流	I _D 注4	−7	A
逆ドレイン電流	I _{DR}	−7	A
アバランシェ電流	I _{AP} 注3	−7	A
アバランシェエネルギー	E _{AR} 注3	14.7	mJ
許容チャネル損失	P _{ch} 注1	30	W
許容チャネル損失	P _{ch} 注2	1	W
チャネル温度	T _{ch}	150	°C
保存温度	T _{stg}	−55~+150	°C

- 【注】
1. T_{ch} = 25°C, 1 素子動作。
 2. 1 素子動作時: ガラスエポキシ基板 (FR4 40 × 40 × 1.6mm) 使用。
 3. T_{ch} = 25°C, R_g ≥ 50 Ω
 4. 電流制限下限値にて規定します。

代表動作特性

(Ta=25°C)

項目	記号	Min	Typ	Max	単位	測定条件
入力電圧	V _{IH}	-3	—	—	V	
入力電圧	V _{IL}	—	—	-1.2	V	
入力電流 (ゲート非遮断時)	I _{IH1}	—	—	-100	μA	V _i = -8 V, V _{DS} = 0
入力電流 (ゲート非遮断時)	I _{IH2}	—	—	-50	μA	V _i = -3.5 V, V _{DS} = 0
入力電流 (ゲート非遮断時)	I _{IL}	—	—	-1	μA	V _i = -1.2 V, V _{DS} = 0
入力電流 (ゲート遮断動作時)	I _{IH(sd)}	—	-0.8	—	mA	V _i = -8 V, V _{DS} = 0
入力電流 (ゲート遮断動作時)	I _{IH(sd)}	—	-0.35	—	mA	V _i = -3.5 V, V _{DS} = 0
遮断温度	T _{sd}	—	175	—	°C	チャネル温度
復帰温度	Thr	—	145	—	°C	チャネル温度
ゲート動作電圧	V _{op}	-3	—	-12	V	
ドレイン電流 (電流制限値)	I _{D limit}	-7	—	—	A	V _i = -12 V, V _{DS} = -10 V 注5

【注】 5. パルス測定

電気的特性


(Ta = 25°C)

項目	記号	Min	Typ	Max	単位	測定条件
ドレイン電流	I _D	—	—	-40	mA	V _{GS} = -1.2 V, V _{DS} = -10 V 注6
ドレイン電流	I _D	-0.8	—	—	A	V _{GS} = -3 V, V _{DS} = -10 V 注6
ドレイン電流	I _D	-7	—	—	A	V _{GS} = -12 V, V _{DS} = -10 V 注6
ドレイン・ソース破壊電圧	V _{(BR)DSS}	-60	—	—	V	I _D = -10 mA, V _{GS} = 0
ゲート・ソース破壊電圧	V _{(BR)GSS}	-16	—	—	V	I _G = -800 μA, V _{DS} = 0
ゲート・ソース破壊電圧	V _{(BR)GSS}	2.5	—	—	V	I _G = 100 μA, V _{DS} = 0
ゲート遮断電流	I _{GSS}	—	—	-100	μA	V _{GS} = -8 V, V _{DS} = 0
ゲート遮断電流	I _{GSS}	—	—	-50	μA	V _{GS} = -3.5 V, V _{DS} = 0
ゲート遮断電流	I _{GSS}	—	—	-1	μA	V _{GS} = -1.2 V, V _{DS} = 0
ゲート遮断電流	I _{GSS}	—	—	100	μA	V _{GS} = 2.4 V, V _{DS} = 0
入力電流 (ゲート遮断動作時)	I _{GS(OP)}	—	-0.8	—	mA	V _{GS} = -8 V, V _{DS} = 0
入力電流 (ゲート遮断動作時)	I _{GS(OP)}	—	-0.35	—	mA	V _{GS} = -3.5 V, V _{DS} = 0
ドレイン遮断電流	I _{DSS}	—	—	-10	μA	V _{DS} = -60 V, V _{GS} = 0
ゲート・ソース遮断電圧	V _{GS(off)}	-0.9	—	-2.1	V	V _{DS} = -10 V, I _D = -1 mA
順伝達アドミタンス	y _{fs}	1.5	4.3	—	S	I _D = -3.5 A, V _{DS} = -10 V 注6
ドレイン・ソースオン抵抗	R _{DS(on)}	—	358	800	mΩ	I _D = -0.4 A, V _{GS} = -3 V 注6
ドレイン・ソースオン抵抗	R _{DS(on)}	—	312	400	mΩ	I _D = -3.5 A, V _{GS} = -4 V 注6
ドレイン・ソースオン抵抗	R _{DS(on)}	—	232	260	mΩ	I _D = -3.5 A, V _{GS} = -10 V 注6
出力容量	C _{oss}	—	247	—	pF	V _{DS} = -10 V, V _{GS} = 0, f = 1MHz
ターン・オン遅延時間	t _{d(on)}	—	1.2	—	μs	V _{GS} = -10 V, I _D = -3.5 A, R _L = 8.57Ω
上昇時間	t _r	—	5.2	—	μs	
ターン・オフ遅延時間	t _{d(off)}	—	1.2	—	μs	
下降時間	t _f	—	2.3	—	μs	
ダイオード順電圧	V _{DF}	—	-0.9	—	V	I _F = -7 A, V _{GS} = 0
逆回復時間	t _{rr}	—	83	—	ns	I _F = -7 A, V _{GS} = 0, di _F /dt = 50 A/μs
負荷短絡遮断動作時間 ^{注7}	t _{os1}	—	2.6	—	ms	V _{GS} = -5 V, V _{DD} = -16V
負荷短絡遮断動作時間 ^{注7}	t _{os2}	—	1.1	—	ms	V _{GS} = -5 V, V _{DD} = -24 V


【注】 6. パルス測定

7. 過負荷によるパワーMOS FET の温度上昇による動作時間のシフト分も含む。


主特性

許容チャネル損失の
ケース温度による変化




安全動作領域











ソース接地出力静特性




ソース接地伝達静特性

ドレイン・ソース飽和電圧対
ゲート・ソース電圧特性ドレイン・ソースオン抵抗対
ドレイン電流特性







規格化過渡熱抵抗値特性 (1素子動作時)




スイッチング時間測定回路




スイッチング波形



アバランシェ測定回路




アバランシェ動作波形



外形寸法図

8-pin HSON Dual (Mass: 0.12 g TYP.)

Renesas package code: PLSN0008DA-A



発注情報

発注型名	梱包数量	梱包形態
RJE0627JNS-00-Q7	2500 個	テーピング

【注】 型名中の"-"は"#"と置き換えて表示されることがあります。