

高性能の 200 MHz Arm Cortex-M33 コア、最大 1 MB のデュアルバンク、バックグラウンド、および SWAP 動作のコードフラッシュメモリ、8 KB のデータフラッシュメモリ、および 256 KB のパリティ SRAM。高集積度のイーサネット MAC コントローラ、USB 2.0 フルスピード、SDHI、クワッド SPI、および高度なアナログ機能。

特長

- **Arm® Cortex®-M33 コア**
 - Armv8-M アーキテクチャ (メイン拡張)
 - 最高動作周波数: 200 MHz
 - Arm メモリプロテクションユニット (Arm MPU)
 - 保護メモリシステムアーキテクチャ (PMSAv8)
 - セキュア MPU (MPU_S): 8 領域
 - 非セキュア MPU (MPU_NS): 8 領域
 - SysTick タイマ
 - 2 つの SysTick タイマを搭載: セキュアおよび非セキュアインスタンス
 - LOCO 駆動またはシステムクロック
 - CoreSight™ ETM-M33
- **サブクロック発振器 (SOSC) (32.768 kHz)**
 - 高速オンチップオシレータ (HOCO) (16/18/20 MHz)
 - 中速オンチップオシレータ (MOCO) (8 MHz)
 - 低速オンチップオシレータ (LOCO) (32.768 kHz)
 - IWDT 専用オンチップオシレータ (15 kHz)
 - HOCO/MOCO/LOCO に対するクロックトリム機能
 - PLL/PLL2
 - クロックアウトのサポート
- **メモリ**
 - 最大 1 MB のコードフラッシュメモリ
 - 8 KB のデータフラッシュメモリ (100,000 回のプログラム/イレース (P/E) サイクル)
 - 256 KB の SRAM
- **汎用入出力ポート**
 - 5 V トレランス、オープンドレイン、入力プルアップ、切り替え可能駆動能力
- **動作電圧**
 - VCC: 2.7~3.6 V
- **動作温度およびパッケージ**
 - Ta = -40°C~+85°C
 - 100 ピン LQFP (14 mm × 14 mm, 0.5 mm ピッチ)
 - 64 ピン LQFP (10 mm × 10 mm, 0.5 mm ピッチ)
 - 48 ピン QFN (7 mm × 7 mm, 0.5 mm ピッチ)
- **接続性**
 - シリアルコミュニケーションインタフェース (SCI) × 6
 - 調歩同期式インタフェース
 - 8 ビットクロック同期式インタフェース
 - スマートカードインタフェース
 - 簡易 IIC
 - 簡易 SPI
 - マンチェスタコーディング (SCI3, SCI4)
 - I²C バスインタフェース (IIC) × 2
 - シリアルペリフェラルインタフェース (SPI) × 2
 - クワッドシリアルペリフェラルインタフェース (QSPI)
 - USB 2.0 フルスピードモジュール (USBFS)
 - コントロールエリアネットワークモジュール (CAN)
 - イーサネット MAC/DMA コントローラ (ETHERC/EDMAC)
 - SD/MMC ホストインタフェース (SDHI)
 - 拡張シリアルサウンドインタフェース (SSIE)
- **アナログ**
 - 12 ビット A/D コンバータ (ADC12)
 - 12 ビット D/A コンバータ (DAC12)
- **タイマ**
 - 32 ビット汎用 PWM タイマ (GPT32) × 2
 - 16 ビット汎用 PWM タイマ (GPT16) × 4
 - 低消費電力非同期汎用タイマ (AGT) × 6
- **セキュリティおよび暗号化**
 - Arm® TrustZone®
 - コードフラッシュ用領域: 最大 3 領域または 6 領域 (バンクモードによる)
 - データフラッシュ用領域: 最大 2 領域
 - SRAM 用領域: 最大 3 領域
 - 各ペリフェラルに対して個別のセキュアまたは非セキュアのセキュリティ属性
- **システムおよび電源管理**
 - 低消費電力モード
 - バッテリバックアップ機能 (VBATT)
 - リアルタイムクロック (RTC) (カレンダー、VBATT サポート)
 - イベントリンクコントローラ (ELC)
 - データトランスファコントローラ (DTC)
 - DMA コントローラ (DMAC) × 8
 - パワーオンリセット
 - 低電圧検出 (LVD) (電圧設定)
 - ウォッチドッグタイマ (WDT)
 - 独立ウォッチドッグタイマ (IWDT)
- **マルチクロックソース**
 - メインクロック発振器 (MOSC) (8~24 MHz)

1. 概要

本 MCU は、さまざまなシリーズのソフトウェアおよび端子と互換性のある Arm[®]ベースの 32 ビットコアで構成されています。同じ一連のルネサス周辺デバイスを共有することで、設計の拡張性やプラットフォームベースの製品開発の効率が高まります。

本シリーズの MCU は最高 200 MHz で動作する高性能な Arm Cortex[®]-M33 コアを内蔵しており、以下の特長があります。

- 最大 1 MB のコードフラッシュメモリ
- 256 KB SRAM
- クアッドシリアルペリフェラルインタフェース (QSPI)
- イーサネット MAC コントローラ (ETHERC)、USBFS、SD/MMC ホストインタフェース
- アナログ周辺機能
- セキュリティ&セーフティ機能

1.1 機能の概要

セキュリティ機能に関しては、アクセス制御回路、乱数生成回路、およびユニーク ID のみがサポートされます。他の回路の動作は保証対象外です。

表 1.1 Arm コア

機能	機能の説明
Arm Cortex-M33 コア	<ul style="list-style-type: none"> ● 最高動作周波数 : 200 MHz ● Arm Cortex-M33 コア : <ul style="list-style-type: none"> - Armv8-M アーキテクチャ (セキュリティ拡張機能付き) - リビジョン : r0p4-00rel0 ● Arm メモリプロテクションユニット (Arm MPU) <ul style="list-style-type: none"> - 保護メモリシステムアーキテクチャ (PMSAv8) - セキュア MPU (MPU_S) : 8 領域 - 非セキュア MPU (MPU_NS) : 8 領域 ● SysTick タイマ <ul style="list-style-type: none"> - 2つの SysTick タイマを搭載 : セキュアおよび非セキュアインスタンス - SysTick タイマクロック (SYSTICCLK) またはシステムクロック (ICLK) による駆動 ● CoreSight™ ETM-M33

表 1.2 メモリ

機能	機能の説明
コードフラッシュメモリ	最大 1 MB のコードフラッシュメモリ。
データフラッシュメモリ	8 KB のデータフラッシュメモリ。
オプション設定メモリ	オプション設定メモリは、MCU のリセット後の状態を決定します。
SRAM	パリティビット有りまたは無し的高速 SRAM を内蔵しています。

表 1.3 システム (1/2)

機能	機能の説明
動作モード	2 種類の動作モード : <ul style="list-style-type: none"> ● シングルチップモード ● SCI/USB ブートモード
リセット	本 MCU は、14 種類のリセットをサポートしています。
低電圧検出 (LVD)	低電圧検出モジュール (LVD) は、VCC 端子への入力電圧レベルを監視します。検出レベルはレジスタ設定で選択できます。LVD モジュールは、3 つの独立した電圧監視回路 (LVD0, LVD1, LVD2) から構成され、LVD0、LVD1、および LVD2 は VCC 端子への入力電圧レベルを監視します。LVD のレジスタを設定することにより、さまざまな電圧しきい値で VCC 端子への入力電圧の変動を監視できます。

表 1.3 システム (2/2)

機能	機能の説明
クロック	<ul style="list-style-type: none"> メインクロック発振器 (MOSC) サブクロック発振器 (SOSC) 高速オンチップオシレータ (HOCO) 中速オンチップオシレータ (MOCO) 低速オンチップオシレータ (LOCO) IWDT 専用オンチップオシレータ PLL/PLL2 クロックアウトのサポート
クロック周波数精度測定回路 (CAC)	クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック) に対して、測定の基準となるクロック (測定基準クロック) で生成した時間内のクロックのパルスを数え、それが許容範囲内にあるか否かで精度を判定します。測定終了時、または測定基準クロックで生成した時間内のパルスの数が許容範囲内でない時、割り込み要求が発生します。
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、ネスト型ベクタ割り込みコントローラ (NVIC)、DMA コントローラ (DMAC)、およびデータトランスファコントローラ (DTC) モジュールにリンクされるイベント信号を制御します。ICU はノンマスカブル割り込みも制御します。
低消費電力モード	クロック分周器の設定、モジュールストップ設定、通常動作時の電力制御モード選択、低消費電力モードへの遷移など、さまざまな方法で消費電力を低減できます。
バッテリーバックアップ機能	バッテリーバックアップ機能により、バッテリーによる部分電力供給が可能です。バッテリー電源領域に含まれるものには、RTC、SOSC、バックアップメモリ、および VCC/BATT 切り替えがあります。
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ (PRCR) で設定します。
メモリプロテクションユニット (MPU)	本 MCU は、1 つのメモリプロテクションユニットを備えています。

表 1.4 イベントリンク

機能	機能の説明
イベントリンクコントローラ (ELC)	イベントリンクコントローラ (ELC) は、各周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPU を介さずにモジュール間の直接リンクを実現します。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) は、割り込み要求によって起動するとデータ転送を行います。
DMA コントローラ (DMAC)	本 MCU は、8 チャンネルの DMA コントローラ (DMAC) を内蔵しており、CPU を介さずにデータ転送が可能です。DMA 転送要求が発生すると、DMAC は転送元アドレスに格納されているデータを転送先アドレスへ転送します。

表 1.6 外部バスインタフェース

機能	機能の説明
外部バス	<ul style="list-style-type: none"> QSPI 領域 (EQBIU) : QSPI (外部デバイスインタフェース) を接続

表 1.7 タイマ (1/2)

機能	機能の説明
汎用 PWM タイマ (GPT)	汎用 PWM タイマ (GPT) は、GPT32 × 2 チャンネルの 32 ビットタイマおよび GPT16 × 4 チャンネルの 16 ビットタイマにより構成されます。PWM 波形はアップカウンタ、ダウンカウンタ、またはその両方を制御することにより生成が可能です。GPT は、汎用タイマとしても使用できます。
GPT 用のポートアウトプットイネーブル (POEG)	ポートアウトプットイネーブル (POEG) 機能は、汎用 PWM タイマ (GPT) の出力端子を出力禁止状態にすることが可能です。
低消費電力非同期汎用タイマ (AGT)	低消費電力非同期汎用タイマ (AGT) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 16 ビットのタイマです。このタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGT レジスタでアクセス可能です。

表 1.7 タイマ (2/2)

機能	機能の説明
リアルタイムクロック (RTC)	リアルタイムクロック (RTC) には、カレンダーカウントモードとバイナリカウントモードの 2 つのカウントモードがあります。それらのモードはレジスタ設定を切り替えて使用します。カレンダーカウントモードは、2000 年から 2099 年の 100 年間のカレンダーを保持し、うるう年の日付を自動補正します。バイナリカウントモードでは、秒をカウントし、その情報をシリアル値として保持します。バイナリカウントモードは、西暦以外のカレンダーに利用可能です。
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走すると WDT をリフレッシュできなくなるため、カウンタがアンダーフローした際に MCU をリセットするのに使用できます。さらに、WDT はノンマスカブル割り込み、アンダーフロー割り込みを発生させるためにも使用できます。
独立ウォッチドッグタイマ (IWDT)	独立ウォッチドッグタイマ (IWDT) は 14 ビットのダウンカウンタで、システム暴走時に MCU をリセットすることができます。IWDT は、MCU をリセットする機能や、カウンタのアンダーフロー発生時に、割り込み/ノンマスカブル割り込みを発生させることが可能です。

表 1.8 通信インタフェース (1/2)

機能	機能の説明
シリアルコミュニケーションインタフェース (SCI)	シリアルコミュニケーションインタフェース (SCI) × 6 チャンネルには調歩同期式および同期式のシリアルインタフェースがあります。 <ul style="list-style-type: none"> 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA)) 8 ビットクロック同期式インタフェース 簡易 IIC (マスタのみ) 簡易 SPI スマートカードインタフェース マンチェスタインタフェース 拡張シリアルインタフェース スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。SCI _n (n = 0, 3, 4, 9) は FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データ転送速度の個別設定が可能です。
I ² C バスインタフェース (IIC)	I ² C バスインタフェース (IIC) は 2 チャンネルあります。IIC モジュールは、NXP 社の I ² C (Inter-Integrated Circuit) バスインタフェース方式に準拠しており、そのサブセット機能を備えています。
シリアルペリフェラルインタフェース (SPI)	シリアルペリフェラルインタフェース (SPI) にはチャンネルが 2 つあります。SPI によって、複数のプロセッサおよび周辺デバイスとの高速な全二重同期式シリアル通信が可能です。
Controller Area Network (CAN)	CAN (Controller Area Network) モジュールは、電磁的にノイズの高いアプリケーション内で、メッセージベースのプロトコルを使用して複数のスレーブとマスタの間でデータを送信および受信します。このモジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠し、最大 32 個のメールボックスに対応します。これらのメールボックスは、通常のメールボックスおよび FIFO モードで送信または受信用に設定できます。標準 (11 ビット) と拡張 (29 ビット) の両方のメッセージングフォーマットに対応しています。CAN モジュールには外付け CAN トランシーバが必要です。
USB 2.0 フルスピードモジュール (USBFS)	ホストコントローラまたはデバイスコントローラとして動作可能な USB 2.0 フルスピードモジュール (USBFS) です。このモジュールは、ユニバーサルシリアルバス規格 2.0 のフルスピードおよびロースピード転送 (ホストコントローラのみ) をサポートしています。また USB トランシーバを内蔵しており、ユニバーサルシリアルバス規格 2.0 で定義されている全転送タイプに対応しています。データ転送用にバッファメモリを内蔵し、最大 10 本のパイプを使用できます。パイプ 1~9 に対しては、通信を行う周辺デバイスやユーザーシステムに合わせた任意のエンドポイント番号の割り付けが可能です。
クワッドシリアルペリフェラルインタフェース (QSPI)	クワッドシリアルペリフェラルインタフェース (QSPI) は、SPI 互換インタフェースを持つシリアル ROM (シリアルフラッシュメモリ、シリアル EEPROM、シリアル FeRAM などの不揮発性メモリ) に接続するためのメモリコントローラです。
拡張シリアルサウンドインタフェース (SSIE)	拡張シリアルサウンドインタフェース (SSIE) 周辺機能は、I ² S/モノラル/TDM オーディオデータを送信するため、デジタルオーディオデバイスをシリアルバス経由で接続する機能を提供しています。SSIE は最高 50 MHz のオーディオクロック周波数をサポートしており、各種アプリケーションに適合するスレーブまたはマスタレーバ/トランスミッタ/トランシーバとして動作します。SSIE はレーバとトランスミッタに 32 段 FIFO バッファを内蔵し、割り込みおよび DMA 駆動によるデータ送受信をサポートしています。

表 1.8 通信インタフェース (2/2)

機能	機能の説明
SD/MMC ホストインタフェース (SDHI)	SDHI およびマルチメディアカード (MMC) インタフェースモジュールは、各種外部メモリカードを MCU と接続するために必要な機能を提供します。SDHI は、SD、SDHC、および SDXC フォーマットに対応するメモリカードを接続するために 1 ビットと 4 ビットのバスをサポートしています。SD 規格に対応したホスト機器を開発するには、SD Host/Ancillary Product License Agreement (SD HALA) に準拠する必要があります。MMC インタフェースは、eMMC 4.51 (JEDEC Standard JESD 84-B451) デバイスアクセスを可能にする 1 ビット、および 4 ビットの MMC バスをサポートしています。このインタフェースには下位互換性があり、高速 SDR 転送モードもサポートしています。
イーサネット MAC (ETHERC)	イーサネット/IEEE802.3 の Media Access Control (MAC) 層規格に準拠した 1 チャンネルのイーサネット MAC コントローラ (ETHERC) です。ETHERC は MAC 層のインタフェースを 1 チャンネル内蔵しており、物理層の LSI (PHY-LSI) と接続することにより、イーサネット/IEEE802.3 規格に準拠したフレームの送受信が可能です。ETHERC はイーサネット DMA コントローラ (EDMAC) に接続されているため、CPU を介することなくデータを転送できます。

表 1.9 アナログ機能

機能	機能の説明
12 ビット A/D コンバータ (ADC12)	逐次比較方式の 12 ビット A/D コンバータを内蔵しています。最大 11 チャンネルのアナログ入力を選択可能です。
12 ビット D/A コンバータ (DAC12)	12 ビットの D/A コンバータ (DAC12) を内蔵しています。

表 1.10 データ処理

機能	機能の説明
巡回冗長検査 (CRC) 演算器	巡回冗長検査 (CRC: Cyclic Redundancy Check) は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。
データ演算回路 (DOC)	データ演算回路 (DOC) は、16 ビットのデータを比較、加算、または減算する機能です。選択した条件に一致する場合、割り込み要求が発生します。

表 1.11 セキュリティ

機能	機能の説明
セキュリティ機能	<ul style="list-style-type: none"> ARMv8-M TrustZone セキュリティ デバイスライフサイクルマネジメント デバッグアクセスレベル キーインジェクション セキュア端子マルチプレキシング
セキュアクリプトエンジン 9 (SCE9)	<ul style="list-style-type: none"> 対称暗号方式: AES 非対称アルゴリズム: RSA、ECC、および DSA ハッシュ値発生: SHA224、SHA256、GHASH 128 ビットの固有の ID

注. アクセス制御回路、乱数生成回路、およびユニーク ID のみがサポートされます。他の回路の動作は保証対象外です。

表 1.12 I/O ポート

機能	機能の説明
プログラマブル I/O ポート	<ul style="list-style-type: none">● 100 ピン LQFP I/O ポート<ul style="list-style-type: none">– 入出力端子 : 75– 入力端子 : 1– プルアップ抵抗 : 76– N チャネルオープンドレイン出力 : 75– 5 V トレランス : 14● 64 ピン LQFP I/O ポート<ul style="list-style-type: none">– 入出力端子 : 41– 入力端子 : 1– プルアップ抵抗 : 42– N チャネルオープンドレイン出力 : 41– 5 V トレランス : 9● 48 ピン QFN I/O ポート<ul style="list-style-type: none">– 入出力端子 : 27– 入力端子 : 1– プルアップ抵抗 : 28– N チャネルオープンドレイン出力 : 27– 5 V トレランス : 4

1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスは、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図

1.3 型名

図 1.2 に、メモリ容量およびパッケージタイプを含む製品の型名情報を示します。表 1.13 に、製品一覧表を示します。




図 1.2 型名の読み方

表 1.13 製品一覧

製品型名	パッケージコード	コードフラッシュ	データフラッシュ	SRAM	動作温度
R7FA6E10F2CFP	PLQP0100KB-B	1 MB	8 KB	256 KB	-40~+85 °C
R7FA6E10F2CFM	PLQP0064KB-C				
R7FA6E10F2CNE	PWQN0048KC-A				
R7FA6E10D2CFP	PLQP0100KB-B	512 KB	8 KB	256 KB	-40~+85 °C
R7FA6E10D2CFM	PLQP0064KB-C				
R7FA6E10D2CNE	PWQN0048KC-A				

1.4 機能の比較

表 1.14 機能の比較 (1/2)

型名	R7FA6E10F2CFP R7FA6E10D2CFP	R7FA6E10F2CFM R7FA6E10D2CFM	R7FA6E10F2CNE R7FA6E10D2CNE
端子総数	100	64	48
パッケージ	100 ピン、64 ピンは LQFP 48 ピンは QFN		
コードフラッシュメモリ	1 MB 512 KB		
データフラッシュメモリ	8 KB		
SRAM	256 KB		
	パリティ	192 KB	
スタンバイ SRAM	1 KB		
DMA	DTC	あり	
	DMAC	8	
システム	CPU クロック	最高 200 MHz	
	CPU クロックソース	MOSC, SOS, HOCO, MOCO, LOCO, PLL	
	CAC	あり	
	WDT/IWDT	あり	
	バックアップレジスタ	128 B	
通信	SCI(注1)	6	
	IIC	2	1
	SPI	2	1
	CAN	1	
	USBFS	あり	
	QSPI	あり	なし
	SSIE	あり	なし
	SDHI/MMC	あり	なし
	ETHERC	あり(注3)	なし
タイマ	GPT32(注1)	2	1
	GPT16(注1)	4	3
	AGT(注1)	6	
	RTC	あり	
アナログ	ADC12	11	5
	DAC12	1	
データ処理	CRC	あり	
	DOC	あり	
イベント制御	ELC	あり	
セキュリティ	SCE9(注2)、TrustZone、ライフサイクルマネジメント		

表 1.14 機能の比較 (2/2)

型名		R7FA6E10F2CFP R7FA6E10D2CFP	R7FA6E10F2CFM R7FA6E10D2CFM	R7FA6E10F2CNE R7FA6E10D2CNE
I/O ポート	入出力端子	75	41	27
	入力端子	1	1	1
	プルアップ抵抗	76	42	28
	N チャネルオープンドレイン出力	75	41	27
	5Vトレランス	14	9	4

注 1. 使用できる端子はピン数によります。詳細は、「1.7. 端子一覧」を参照してください。

注 2. アクセス制御回路、乱数生成回路、およびユニーク ID のみがサポートされます。他の回路の動作は保証対象外です。

注 3. RMII でのみ使用できます。

1.5 端子機能

表 1.15 端子機能一覧 (1/4)

機能	端子名	入出力	説明
電源	VCC	入力	電源端子。システムの電源に接続してください。この端子は 0.1 μ F のコンデンサを介して VSS 端子に接続してください。コンデンサは端子近くに配置してください。
	VCL/VCL0	入出力	この端子は、内部電源を安定化するための平滑コンデンサを介して VSS 端子に接続してください。コンデンサは端子近くに配置してください。
	VBATT	入力	バッテリーバックアップ電源端子
	VSS	入力	グラウンド端子。システムの電源 (0 V) に接続してください。
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL 端子を通じて外部クロック信号の入力が可能です。
	EXTAL	入力	
	XCIN	入力	サブクロック発振器用の入出力端子。XCOUT と XCIN の間には、水晶振動子を接続してください。
	XCOUT	出力	
	CLKOUT	出力	クロック出力端子
動作モードコントロール	MD	入力	動作モード設定用の端子。本端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。
システム制御	RES	入力	リセット信号入力端子。本端子が Low になると、MCU はリセット状態となります。
CAC	CACREF	入力	測定基準クロックの入力端子
オンチップエミュレータ	TMS	入出力	オンチップエミュレータ用またはバウンダリスキャン用端子
	TDI	入力	
	TCK	入力	
	TDO	出力	
	TCLK	出力	トレースデータと同期をとるためのクロックを出力します。
	TDATA0~TDATA3	出力	トレースデータ出力
	SWO	出力	シリアルワイヤトレース出力端子
	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子
	SWCLK	入力	シリアルワイヤクロック端子
割り込み	NMI	入力	ノンマスカブル割り込み要求端子
	IRQn	入力	マスカブル割り込み要求端子
	IRQn-DS	入力	マスカブル割り込み要求端子は、ディープソフトウェアスタンバイモード時も使用できます。
GPT	GTETRGA、GTETRGB、GTETRGC、GTETRGD	入力	外部トリガ入力端子
	GTIOChA、GTIOChB	入出力	インプットキャプチャ、アウトプットコンペア、または PWM 出力端子
AGT	AGTEEn	入力	外部イベント入力イネーブル信号
	AGTIOn	入出力	外部イベント入力およびパルス出力端子
	AGTOAn	出力	パルス出力端子
	AGTOAn	出力	出力コンペアマッチ A 出力端子
	AGTOBn	出力	出力コンペアマッチ B 出力端子
RTC	RTCOUT	出力	1 Hz または 64 Hz のクロック出力端子
	RTCIChn	入力	時間キャプチャイベント入力端子です。

表 1.15 端子機能一覧 (2/4)

機能	端子名	入出力	説明
SCI	SCKn	入出力	クロック用の入出力端子 (クロック同期式モード)
	RXDn	入力	受信データ用の入力端子 (調歩同期式モード/クロック同期式モード)
	TXDn	出力	送信データ用の出力端子 (調歩同期式モード/クロック同期式モード)
	CTS _n _RTS _n	入出力	送受信の開始制御用の入出力端子 (調歩同期式モード/クロック同期式モード)、アクティブ Low
	CTS _n	入力	送信の開始用の入力端子
	SCLn	入出力	IIC クロック用の入出力端子 (簡易 IIC モード)
	SDAn	入出力	IIC データ用の入出力端子 (簡易 IIC モード)
	SCKn	入出力	クロック用の入出力端子 (簡易 SPI モード)
	MISO _n	入出力	データのスレーブ送信用の入出力端子 (簡易 SPI モード)
	MOSI _n	入出力	データのマスタ送信用の入出力端子 (簡易 SPI モード)
	RXD _{Xn}	入力	受信データ入力端子 (拡張シリアルモード)
	TXD _{Xn}	出力	送信データ出力端子 (拡張シリアルモード)
	SIOX _n	入出力	送受信データ入出力端子 (拡張シリアルモード)
	SS _n	入力	チップセレクト入力端子 (簡易 SPI モード)、アクティブ Low
IIC	SCLn	入出力	クロック入出力端子
	SDAn	入出力	データ用の入出力端子
SPI	RSPCKA、RSPCKB	入出力	クロック入出力端子
	MOSIA、MOSIB	入出力	マスタからの出力データ用の入出力端子
	MISOA、MISOB	入出力	スレーブからの出力データ用の入出力端子
	SSLA0、SSLB0	入出力	スレーブ選択用の入出力端子
	SSLA1~SSLA3、SSLB1~SSLB3	出力	スレーブ選択用の出力端子
CAN	CRX _n	入力	受信データ
	CTX _n	出力	送信データ

表 1.15 端子機能一覧 (3/4)

機能	端子名	入出力	説明
USBFS	VCC_USB	入力	電源端子
	VSS_USB	入力	グランド端子
	USB_DP	入出力	USB 内蔵トランシーバ D+端子。この端子は USB バスの D+端子に接続してください。
	USB_DM	入出力	USB 内蔵トランシーバ D-端子。この端子は USB バスの D-端子に接続してください。
	USB_VBUS	入力	USB ケーブル接続モニタ端子。USB バスの VBUS に接続してください。ファンクションコントローラ機能選択時の VBUS の接続/切断を検出することができます。
	USB_EXICEN	出力	外部電源 (OTG) チップの低消費電力制御信号
	USB_VBUSEN	出力	外部電源チップへの VBUS (5 V) 供給許可信号
	USB_OVRCURA, USB_OVRCURB	入力	これらの端子には外部過電流検出信号を接続してください。OTG 電源チップとの接続時には VBUS コンパレータ信号を接続してください。
	USB_OVRCURA-DS, USB_OVRCURB-DS	入力	USBFS 用オーバーカレント端子は、ディープソフトウェアスタンバイモード時でも使用できます。これらの端子には外部過電流検出信号を接続してください。OTG 電源チップとの接続時には VBUS コンパレータ信号を接続してください。
	USB_ID	入力	OTG 動作時に MicroAB コネクタの ID 入力信号を接続してください。
QSPI	QSPCLK	出力	QSPI クロック出力端子
	QSSL	出力	QSPI スレーブ出力端子
	QIO0~QIO3	入出力	データ 0~データ 3
SSIE	SSIBCK0	入出力	SSIE シリアルビットクロック端子
	SSILRCK0/SSIFS0	入出力	LR クロック/フレーム同期端子
	SSITXD0	出力	シリアルデータ出力端子
	SSIRXD0	入力	シリアルデータ入力端子
	SSIDATA0	入出力	シリアルデータ入出力端子
	AUDIO_CLK	入力	オーディオ用の外部クロック端子 (入力オーバーサンプリングクロック)
SDHI/MMC	SD0CLK	出力	SD/MMC クロック出力端子
	SD0CMD	入出力	コマンド出力端子、レスポンス入力信号端子
	SD0DAT0~SD0DAT3	入出力	SD/MMC データバス端子
	SD0CD	入力	SD/MMC カード検出端子
	SD0WP	入力	SD/MMC ライトプロテクト信号

表 1.15 端子機能一覧 (4/4)

機能	端子名	入出力	説明
ETHERC	REF50CK0	入力	50 MHz 基準クロック。この端子は、RMII モード時に送受信タイミング用の基準信号を入力します。
	RMII0_CRS_DV	入力	RMII モード時のキャリア検出信号。有効な受信データが RMII0_RXD1 と RMII0_RXD0 上にあることを示します。
	RMII0_TXDn	出力	RMII モード時の 2 ビットの送信データ
	RMII0_RXDn	入力	RMII モード時の 2 ビットの受信データ
	RMII0_TXD_EN	出力	RMII モード時のデータ送信イネーブル信号出力端子
	RMII0_RX_ER	入力	RMII モード時にデータ受信中にエラーが発生したことを示します。
	ET0_EXOUT	出力	汎用外部出力端子
	ET0_LINKSTA	入力	PHY-LSI からのリンク状態を入力
	ET0_WOL	出力	Magic Packet 受信
	ET0_MDC	出力	ET0_MDIO による情報転送用の基準クロック出力信号
	ET0_MDIO	入出力	PHY-LSI と管理情報を交換するための双方向入出力信号
アナログ電源	AVCC0	入力	アナログ電源端子。それぞれのモジュールのアナログ電源端子として使用されます。この端子には VCC 端子と同じ電圧を供給してください。
	AVSS0	入力	アナロググランド端子。それぞれのモジュールのアナロググランド端子として使用されます。この端子には VSS 端子と同じ電圧を供給してください。
	VREFH	入力	D/A コンバータのアナログ基準電圧端子。D/A コンバータを使用しない場合は AVCC0 に接続してください。
	VREFL	入力	D/A コンバータのアナログ基準グランド端子。D/A コンバータを使用しない場合は AVSS0 に接続してください。
	VREFH0	入力	ADC12 用のアナログ基準電圧端子。ADC12 を使用しない場合は AVCC0 に接続してください。
	VREFL0	入力	ADC12 用のアナログ基準グランド端子。ADC12 を使用しない場合は AVSS0 に接続してください。
ADC12	ANmn	入力	A/D コンバータで処理されるアナログ信号用の入力端子 (m : ADC ユニット番号、n : ピン番号)
	ADTRGm	入力	A/D 変換を開始する外部トリガ信号用の入力端子、アクティブ Low
DAC12	DAn	出力	D/A コンバータで処理されるアナログ信号用の出力端子
I/O ポート	Pmn	入出力	汎用入出力端子 (m : ポート番号、n : ピン番号)
	P200	入力	汎用入力端子

1.6 ピン配置図

以下にピン配置図（上面図）を示します。




図 1.3 100ピンLQFPのピン配置




図 1.4 64ピンLQFPのピン配置




図 1.5 48 ピン QFN のピン配置

	A	B	C	D	E	F	G	H	
8	P407	EXTAL	XTAL	XCOUT	XCIN	VCL0	VBATT	P000	8
7	USB_DM	P408	P409	P411	P405	P401	P002	P001	7
6	USB_DP	P207	P111	P410	P404	P400	P004	P003	6
5	P205	P206	P208	P113	P403	AVSS0	VREFL0	VREFH0	5
4	P200	P201	RES	P406	P402	AVCC0	VREFL	VREFH	4
3	P304	P303	P302	P106	P105	P104	P102	P014	3
2	P300	P301	P110	VCC_USB	VSS_USB	P103	P101	P015	2
1	P108	P109	P112	VCC	VCL	VSS	P100	P500	1
	A	B	C	D	E	F	G	H	

図 1.6 64 ピン BGA のピン配置 (上面図、パッド側が下面)

1.7 端子一覧

表 1.16 端子一覧 (1/3)

LPQFP100	LPQFP64	QFN48	電源、システム、 クロック、デバッグ、 CAC	I/O ポート	外部割り込み	SCI/IIC/SPI/CAN/USBFS/QSPI/SSIE/SDHI/MMC/EHTERC (RMII)	GPT/AGT/RTC	ADC12/DAC12
1	1	—	—	P400	IRQ0	SCK4/SCL0_A/AUDIO_CLK/ET0_WOL	GTIOC6A/AGTIO1	—
2	2	—	—	P401	IRQ5-DS	CTS4_RTS4/SDA0_A/CTX0/ET0_MDC	GTETRGA/GTIOC6B	—
3	3	1	CACREF	P402	IRQ4-DS	CTS4/CRX0/AUDIO_CLK/ET0_MDIO	AGTIO0/AGTIO1/AGTIO2/AGTIO3/ RTIC0	—
4	—	—	—	P403	IRQ14-DS	SSIBCK0_A/ET0_LINKSTA	AGTIO0/AGTIO1/AGTIO2/AGTIO3/ RTIC1	—
5	—	—	—	P404	IRQ15-DS	SSILRCK0_A/ET0_EXOUT	AGTIO0_G/AGTIO1/AGTIO2/AGTIO3/ RTIC2	—
6	—	—	—	P405	—	SSITXD0_A/RMII0_TXD_EN_B	GTIOC1A	—
7	—	—	—	P406	—	SSLA3_C/SSIRXD0_A/RMII0_TXD1_B	GTIOC1B/AGT05	—
8	4	2	VBATT	—	—	—	—	—
9	5	3	VCL0	—	—	—	—	—
10	6	4	XCIN	—	—	—	—	—
11	7	5	XCOUT	—	—	—	—	—
12	8	6	VSS	—	—	—	—	—
13	9	7	XTAL	P213	IRQ2	TXD1	GTETRGC/AGTEE2	—
14	10	8	EXTAL	P212	IRQ3	RXD1	GTETRGD/AGTEE1	—
15	11	9	VCC	—	—	—	—	—
16	—	—	CACREF	P708	IRQ11	RXD1/SSLB3_B/AUDIO_CLK	—	—
17	—	—	—	P415	IRQ8	SSLB2_B/USB_VBUSEN/SD0CD/RMII0_TXD_EN_A	AGTIO4	—
18	—	—	—	P414	IRQ9	CTS0/SSLB1_B/SD0WP/RMII0_TXD1_A	AGTIO5	—
19	—	—	—	P413	—	CTS0_RTS0/SSLB0_B/SD0CLK_A/RMII0_TXD0_A	AGTEE3	—
20	—	—	—	P412	—	SCK0/CTS3/RSPCKB_B/SD0CMD_A/REF50CK0_A	AGTEE1	—
21	12	—	—	P411	IRQ4	TXD0/CTS3_RTS3/MOSIB_B/SD0DAT0_A/RMII0_RXD0_A	AGTOA1	—
22	13	—	—	P410	IRQ5	RXD0/SCK3/MISOB_B/SD0DAT1_A/RMII0_RXD1_A	AGTOB1	—
23	14	10	—	P409	IRQ6	TXD3/USB_EXICEN/RMII0_RX_ER_A	AGTOA2	—
24	15	11	—	P408	IRQ7	CTS4/RXD3/SCL0_B/USB_ID/RMII0_CRD_DV_A	GTIOC6B/AGTOB2	—
25	16	12	—	P407	—	CTS4_RTS4/SDA0_B/SSLA3_A/USB_VBUS/ET0_EXOUT	GTIOC6A/AGTIO0/RTICOUT	ADTRG0
26	17	13	VSS_USB	—	—	—	—	—
27	18	14	USB_DM	—	—	—	—	—
28	19	15	USB_DP	—	—	—	—	—
29	20	16	VCC_USB	—	—	—	—	—
30	21	17	—	P207	—	TXD4/SSLA2_A/QSSL	—	—
31	22	18	—	P206	IRQ0-DS	RXD4/CTS9/SDA1_B/SSLA1_A/USB_VBUSEN/SSIDATA0_C/ SD0DAT2_A/ET0_LINKSTA	—	—
32	23	—	CLKOUT	P205	IRQ1-DS	TXD4/CTS9_RTS9/SCL1_B/SSLA0_A/USB_OVRCURA-DS/ SSILRCK0/SD0DAT3_A/ET0_WOL	GTIOC4A/AGT01	—
33	—	—	TCLK	P214	—	QSPCLK/SD0CLK_B/ET0_MDC	AGT05	—
34	—	—	TDATA0	P211	—	QIO0/SD0CMD_B/ET0_MDIO	AGTOA5	—
35	—	—	TDATA1	P210	—	QIO1/SD0CD/ET0_WOL	AGTOB5	—
36	—	—	TDATA2	P209	—	QIO2/SD0WP/ET0_EXOUT	AGTEE5	—
37	24	—	TDATA3	P208	—	QIO3/SD0DAT0_B/ET0_LINKSTA	—	—
38	25	19	RES	—	—	—	—	—
39	26	20	MD	P201	—	—	—	—
40	27	21	—	P200	NMI	—	—	—
41	—	—	—	P307	—	QIO0	AGTEE4	—
42	—	—	—	P306	—	QSSL	AGTOA2	—
43	—	—	—	P305	IRQ8	QSPCLK	AGTOB2	—
44	28	—	—	P304	IRQ9	—	GTIOC7A/AGTEE2	—

表 1.16 端子一覧 (2/3)

LPQFP100	LPQFP64	QFN48	電源、システム、 クロック、デバッグ、 CAC	I/O ポート	外部割り込み	SCI/IIC/SPI/CAN/USBFS/QSPI/SSIE/SDHI/MMC/EHTERC (RMII)	GPT/AGT/RTC	ADC12/DAC12
45	—	—	VSS	—	—	—	—	—
46	—	—	VCC	—	—	—	—	—
47	29	—	—	P303	—	CTS9	GTIOC7B	—
48	30	22	—	P302	IRQ5	TXD2/SSLA3_B	GTIOC4A	—
49	31	23	—	P301	IRQ6	RXD2/CTS9_RTS9/SSLA2_B	GTIOC4B/AGTIO0	—
50	32	24	TCK/SWCLK	P300	—	SSLA1_B	—	—
51	33	25	TMS/SWDIO	P108	—	CTS9_RTS9/SSLA0_B	AGTOA3	—
52	34	26	TDO/SWO/CLKOUT	P109	—	TXD9/MOSIA_B	GTIOC1A/AGTOB3	—
53	35	27	TDI	P110	IRQ3	CTS2_RTS2/RXD9/MISOA_B	GTIOC1B/AGTEE3	—
54	36	28	—	P111	IRQ4	SCK2/SCK9/RSPCKA_B	AGTOA5	—
55	37	29	—	P112	—	TXD2/SCK1/SSLA0_B/QSSL/SSISCK0_B	AGTOB5	—
56	38	—	—	P113	—	RXD2/SSILRCK0_B	GTIOC2A/AGTEE5	—
57	—	—	—	P114	—	CTS9/SSIRXD0_B	GTIOC2B/AGTIO5	—
58	—	—	—	P115	—	SSITXD0_B	GTIOC4A	—
59	—	—	—	P608	—	—	GTIOC4B	—
60	—	—	—	P609	—	—	GTIOC5A/AGTO5	—
61	—	—	—	P610	—	—	GTIOC5B/AGTO4	—
62	39	30	VCC	—	—	—	—	—
63	40	31	VSS	—	—	—	—	—
64	41	32	VCL	—	—	—	—	—
65	—	—	—	P602	—	TXD9	GTIOC7B/AGTO3	—
66	—	—	—	P601	—	RXD9	GTIOC6A/AGTEE3	—
67	—	—	CACREF/CLKOUT	P600	—	SCK9	GTIOC6B/AGTIO3	—
68	—	—	—	P107	—	—	AGTOA0	—
69	42	—	—	P106	—	SSLB3_A	AGTOB0	—
70	43	—	—	P105	IRQ0	SSLB2_A	GTETRG/AGTIOC1A/AGTO2	—
71	44	33	—	P104	IRQ1	SSLB1_A/QIO2	GTETRGB/AGTIOC1B/AGTEE2	—
72	45	34	—	P103	—	CTS0_RTS0/SSLB0_A/CTX0/QIO3	GTIOC2A/AGTIO2	—
73	46	—	—	P102	—	SCK0/RSPCKB_A/CRX0/QIO0	GTIOC2B/AGTO0	ADTRG0
74	47	35	—	P101	IRQ1	TXD0/CTS1_RTS1/MOSIB_A/QIO1	GTETRGB/AGTIOC5A/AGTEE0	—
75	48	36	—	P100	IRQ2	RXD0/SCK1/MISOB_A/QSPCLK	GTETRG/AGTIOC5B/AGTIO0	—
76	49	37	CACREF	P500	—	USB_VBUSEN/QSPCLK	AGTOA0	—
77	—	—	—	P501	IRQ11	USB_OVRCURA/QSSL	AGTOB0	—
78	—	—	—	P502	IRQ12	USB_OVRCURB/QIO0	AGTOA2	—
79	—	—	—	P503	—	USB_EXICEN/QIO1	GTETRG/AGTOB2	—
80	—	—	—	P504	—	USB_ID/QIO2	GTETRGD/AGTOA3	—
81	—	—	—	P505	IRQ14	QIO3	AGTOB3	—
82	50	—	VCC	—	—	—	—	—
83	51	—	VSS	—	—	—	—	—
84	52	38	—	P015	IRQ13	—	—	AN013
85	53	39	—	P014	—	—	—	AN012/DA0
86	54	40	VREFL	—	—	—	—	—
87	55	41	VREFH	—	—	—	—	—
88	56	42	AVCC0	—	—	—	—	—
89	57	43	AVSS0	—	—	—	—	—
90	58	44	VREFL0	—	—	—	—	—
91	59	45	VREFH0	—	—	—	—	—
92	—	—	—	P008	IRQ12-DS	—	—	AN008
93	—	—	—	P007	—	—	—	AN007

表 1.16 端子一覧 (3/3)

LPQFP100	LPQFP64	QFN48	電源、システム、 クロック、デバッグ、 CAC	I/O ポ ート	外部割り込み	SCI/IIC/SPI/CAN/USBFS/QSPI/SSIE/SDHI/MMC/EHTERC (RMII)	GPT/AGT/RTC	ADC12/DAC12
94	—	—	—	P006	IRQ11-DS	—	—	AN006
95	—	—	—	P005	IRQ10-DS	—	—	AN005
96	60	—	—	P004	IRQ9-DS	—	—	AN004
97	61	—	—	P003	—	—	—	AN003
98	62	46	—	P002	IRQ8-DS	—	—	AN002
99	63	47	—	P001	IRQ7-DS	—	—	AN001
100	64	48	—	P000	IRQ6-DS	—	—	AN000

注. いくつかの端子名には、_A、_B、_C、_D、_E、_F、および_G という接尾語が付加されています。これらの接尾語は、機能の割り当て時には無視できます。

2. 電気的特性

サポートする周辺機能と端子は、製品型名によって異なります。

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

- $VCC = AVCC0 = VCC_USB = VBATT = 2.7 \sim 3.6 \text{ V}$
- $2.7 \leq VREFH0/VREFH \leq AVCC0$
- $VSS = AVSS0 = VREFL0/VREFL = VSS_USB = 0 \text{ V}$
- $T_a = T_{opr}$

図 2.1 は、タイミング条件を示しています。




図 2.1 入出力タイミング計測条件

提供される各周辺モジュールのタイミング仕様の推奨計測条件は、最適な周辺動作に対するものです。ただし、ユーザ条件に合うように、各端子の駆動能力を調整してください。

2.1 絶対最大定格

表 2.1 絶対最大定格

項目	シンボル	値	単位
電源電圧	VCC, VCC_USB (注2)	$-0.3 \sim +4.0$	V
VBATT 電源電圧	VBATT	$-0.3 \sim +4.0$	V
入力電圧 (5V トレラントポートを除く(注1))	V_{in}	$-0.3 \sim VCC + 0.3$	V
入力電圧 (5V トレラントポート(注1))	V_{in}	$-0.3 \sim +VCC + 4.0$ (最大 5.8)	V
リファレンス電源電圧	VREFH/VREFH0	$-0.3 \sim VCC + 0.3$	V
アナログ電源電圧	AVCC0(注2)	$-0.3 \sim +4.0$	V
アナログ入力電圧	V_{AN}	$-0.3 \sim AVCC0 + 0.3$	V
動作温度(注3)(注4)	T_{opr}	$-40 \sim +85$	°C
保存温度	T_{stg}	$-55 \sim +125$	°C

注 1. ポート P205、P206、P400、P401、P407~P415、および P708 は、5V トレラントです。

注 2. AVCC0 および VCC_USB を VCC に接続してください。

注 3. 「2.2.1. Tj/Ta の定義」を参照してください。

注 4. $T_a = +85^\circ\text{C}$ の場合のディレーティング動作については、弊社営業窓口までお問い合わせください。ディレーティングとは、信頼性向上のための系統的な負荷軽減策です。

【使用上の注意】絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

表 2.2 推奨動作条件

項目	シンボル	値	Min	Typ	Max	単位
電源電圧	VCC	USB 未使用時	2.7	—	3.6	V
		USB 使用時	3.0	—	3.6	V
	VSS	—	0	—	V	
USB 電源電圧	VCC_USB	—	VCC	—	V	
	VSS_USB	—	0	—	V	
VBATT 電源電圧	VBATT	1.65 ^(注2)	—	3.6	V	
アナログ電源電圧	AVCC0 ^(注1)	—	VCC	—	V	
	AVSS0	—	0	—	V	

注 1. AVCC0 を VCC に接続してください。A/D コンバータおよび D/A コンバータを使用していない場合、AVCC0 端子、VREFH/VREFH0 端子、AVSS0 端子および VREFL/VREFL0 端子を開放したままにしないでください。AVCC0 端子および VREFH/VREFH0 端子を VCC に、AVSS0 端子および VREFL/VREFL0 端子を VSS にそれぞれ接続してください。

注 2. 低 CL 水晶発振子は VBATT = 1.8 V 未満では使用できません。

2.2 DC 特性

2.2.1 T_j/T_a の定義

表 2.3 DC 特性

条件：動作温度 (T_a) が -40~+85°C の製品

項目	シンボル	Typ	Max	単位	測定条件
許容ジャンクション温度	T _j	—	105	°C	High-speed モード Low-speed モード Subosc-speed モード

注. $T_j = T_a + \theta_{ja} \times \text{総消費電力 (W)}$ となるようにしてください。このとき、総消費電力 = $(V_{CC} - V_{OH}) \times \Sigma I_{OH} + V_{OL} \times \Sigma I_{OL} + I_{CCmax} \times V_{CC}$ です。

2.2.2 I/O V_{IH}, V_{IL}

表 2.4 I/O V_{IH}, V_{IL} (1/2)

項目	シンボル	Min	Typ	Max	単位
入力電圧 (シュミットトリガ入力端子を除く)	EXTAL (外部クロック入力)、SPI (RSPCK を除く)	V _{IH}	VCC × 0.8	—	—
		V _{IL}	—	—	VCC × 0.2
	ETHERC	V _{IH}	2.3	—	—
		V _{IL}	—	—	VCC × 0.2
	IIC (SMBus)	V _{IH}	2.1	—	VCC + 3.6 (最大 5.8)
		V _{IL}	—	—	0.8

表 2.4 I/O V_{IH} , V_{IL} (2/2)

項目		シンボル	Min	Typ	Max	単位			
シュミットトリガ入力電圧	周辺機能端子	IIC (SMBus を除く)	V_{IH}	$VCC \times 0.7$	—	$VCC + 3.6$ (最大 5.8)	V		
			V_{IL}	—	—	$VCC \times 0.3$			
			ΔV_T	$VCC \times 0.05$	—	—			
		5 V トレラントポート(注1)(注5)	V_{IH}	$VCC \times 0.8$	—	$VCC + 3.6$ (最大 5.8)			
			V_{IL}	—	—	$VCC \times 0.2$			
			ΔV_T	$VCC \times 0.05$	—	—			
		RTCIC0、RTCIC1、RTCIC2	バッテリーバックアップ機能使用時	VBATT 電源選択時	V_{IH}	$V_{BATT} \times 0.8$		—	$V_{BATT} + 0.3$
					V_{IL}	—		—	$V_{BATT} \times 0.2$
					ΔV_T	$V_{BATT} \times 0.05$		—	—
	バッテリーバックアップ機能非使用時		VCC 電源選択時	V_{IH}	$VCC \times 0.8$	—	高電位側は $VCC + 0.3$ V もしくは $V_{BATT} + 0.3$ V		
				V_{IL}	—	—	$VCC \times 0.2$		
				ΔV_T	$VCC \times 0.05$	—	—		
	その他の入力端子(注2)	V_{IH}	$VCC \times 0.8$	—	—				
		V_{IL}	—	—	$VCC \times 0.2$				
		ΔV_T	$VCC \times 0.05$	—	—				
ポート	5 V トレラントポート(注3)(注5)	V_{IH}	$VCC \times 0.8$	—	$VCC + 3.6$ (最大 5.8)	V			
		V_{IL}	—	—	$VCC \times 0.2$				
	その他の入力端子(注4)	V_{IH}	$VCC \times 0.8$	—	—				
		V_{IL}	—	—	$VCC \times 0.2$				

注 1. P205、P206、P400、P401、P407~P415、P708 (合計 15 端子) に関連する RES および周辺機能端子

注 2. 表で説明した周辺機能端子を除くすべての入力端子

注 3. P205、P206、P400、P401、P407~P415、P708 (合計 14 端子)

注 4. 表で説明したポートを除くすべての入力端子

注 5. VCC が 2.7 V 未満の場合、5 V トレラントポートの入力電圧は、3.6 V 未満としてください。このようにしないと、絶縁破壊が発生する可能性があります。5 V トレラントポートは耐圧違反を防止するように電氣的に制御されるためです。

2.2.3 I/O I_{OH} , I_{OL} 表 2.5 I/O I_{OH} , I_{OL} (1/2)

項目		シンボル	Min	Typ	Max	単位		
許容出力電流 (端子ごとの平均値)	ポート P000~P008、P014、P015、P201	I_{OH}	—	—	-2.0	mA		
		I_{OL}	—	—	2.0	mA		
	ポート P205、P206、P407~P415、P708 (合計 12 端子)	低駆動(注1)	I_{OH}	—	—	-2.0	mA	
			I_{OL}	—	—	2.0	mA	
		中駆動(注2)	I_{OH}	—	—	-4.0	mA	
			I_{OL}	—	—	4.0	mA	
		高駆動(注3)	I_{OH}	—	—	-20	mA	
			I_{OL}	—	—	20	mA	
	ポート P100~P107、P208~P211、P214、P600、P601 (合計 15 端子)	低駆動(注1)	I_{OH}	—	—	-2.0	mA	
			I_{OL}	—	—	2.0	mA	
		中駆動(注2)	I_{OH}	—	—	-4.0	mA	
			I_{OL}	—	—	4.0	mA	
		高駆動(注3)	I_{OH}	—	—	-16	mA	
			I_{OL}	—	—	16	mA	
		高速高駆動(注4)	I_{OH}	—	—	-20	mA	
			I_{OL}	—	—	20	mA	
		その他の出力端子(注5)	低駆動(注1)	I_{OH}	—	—	-2.0	mA
				I_{OL}	—	—	2.0	mA
			中駆動(注2)	I_{OH}	—	—	-4.0	mA
				I_{OL}	—	—	4.0	mA
	高駆動(注3)		I_{OH}	—	—	-16	mA	
			I_{OL}	—	—	16	mA	

表 2.5 I/O I_{OH}, I_{OL} (2/2)

項目		シンボル	Min	Typ	Max	単位	
許容出力電流 (端子ごとの最大値)	ポート P000~P008、P014、P015、P201	I _{OH}	—	—	-4.0	mA	
		I _{OL}	—	—	4.0	mA	
	ポート P205、P206、P407~P415、P708 (合計 12 端子)	低駆動(注1)	I _{OH}	—	—	-4.0	mA
			I _{OL}	—	—	4.0	mA
		中駆動(注2)	I _{OH}	—	—	-8.0	mA
			I _{OL}	—	—	8.0	mA
		高駆動(注3)	I _{OH}	—	—	-40	mA
			I _{OL}	—	—	40	mA
	ポート P100~P107、P208~P211、P214、P600、P601 (合計 15 端子)	低駆動(注1)	I _{OH}	—	—	-4.0	mA
			I _{OL}	—	—	4.0	mA
		中駆動(注2)	I _{OH}	—	—	-8.0	mA
			I _{OL}	—	—	8.0	mA
		高駆動(注3)	I _{OH}	—	—	-32	mA
			I _{OL}	—	—	32	mA
		高速高駆動(注4)	I _{OH}	—	—	-40	mA
			I _{OL}	—	—	40	mA
	その他の出力端子(注5)	低駆動(注1)	I _{OH}	—	—	-4.0	mA
			I _{OL}	—	—	4.0	mA
		中駆動(注2)	I _{OH}	—	—	-8.0	mA
			I _{OL}	—	—	8.0	mA
高駆動(注3)		I _{OH}	—	—	-32	mA	
		I _{OL}	—	—	32	mA	
許容出力電流 (全端子合計の最大値)	全出力端子の最大値	ΣI _{OH} (max)	—	—	-80	mA	
		ΣI _{OL} (max)	—	—	80	mA	

注 1. PmnPFS レジスタのポート駆動能力ビットで低駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。

注 2. PmnPFS レジスタのポート駆動能力ビットで中駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。

注 3. PmnPFS レジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。

注 4. PmnPFS レジスタのポート駆動能力で高速高駆動が選択されている場合の値です。選択された駆動能力は、ディープソフトウェアスタンバイモードで保持されます。

注 5. 入力ポートである P200 を除きます。

【使用上の注意】 MCU の信頼性を確保するため、出力電流値はこの表の値を超えないようにしてください。平均出力電流は、100 μs の間に計測した電流の平均値を意味します。

2.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性表 2.6 I/O V_{OH} 、 V_{OL} 、その他の特性

項目		シンボル	Min	Typ	Max	単位	測定条件
出力電圧	IIC	V_{OL}	—	—	0.4	V	$I_{OL} = 3.0 \text{ mA}$
		V_{OL}	—	—	0.6		$I_{OL} = 6.0 \text{ mA}$
	IIC(注1)	V_{OL}	—	—	0.4		$I_{OL} = 15.0 \text{ mA}$ (ICFER.FMPE = 1)
		V_{OL}	—	0.4	—		$I_{OL} = 20.0 \text{ mA}$ (ICFER.FMPE = 1)
	ETHERC	V_{OH}	$VCC - 0.5$	—	—		$I_{OH} = -1.0 \text{ mA}$
		V_{OL}	—	—	0.4		$I_{OL} = 1.0 \text{ mA}$
	ポート P205、P206、P407～ P415、P708 (合計 12 端子) (注2)	V_{OH}	$VCC - 1.0$	—	—		$I_{OH} = -20 \text{ mA}$ $VCC = 3.3 \text{ V}$
		V_{OL}	—	—	1.0		$I_{OL} = 20 \text{ mA}$ $VCC = 3.3 \text{ V}$
	その他の出力端子	V_{OH}	$VCC - 0.5$	—	—		$I_{OH} = -1.0 \text{ mA}$
		V_{OL}	—	—	0.5		$I_{OL} = 1.0 \text{ mA}$
入力リーク電流	RES	$ I_{in} $	—	—	5.0	μA	$V_{in} = 0 \text{ V}$ $V_{in} = 5.5 \text{ V}$
	ポート P200		—	—	1.0		$V_{in} = 0 \text{ V}$ $V_{in} = VCC$
スリーステートリーク電流 (オフ状態)	5 V トレラントポート	$ I_{TSI} $	—	—	5.0	μA	$V_{in} = 0 \text{ V}$ $V_{in} = 5.5 \text{ V}$
	その他のポート (P200 を除く)		—	—	1.0		$V_{in} = 0 \text{ V}$ $V_{in} = VCC$
入力プルアップ MOS 電流	ポート P0～P7	I_p	-300	—	-10	μA	$VCC = 2.7 \sim 3.6 \text{ V}$ $V_{in} = 0 \text{ V}$
入力容量	ポート P014、P015	C_{in}	—	—	16	pF	$V_{bias} = 0 \text{ V}$ $V_{amp} = 20 \text{ mV}$ $f = 1 \text{ MHz}$ $T_a = 25^\circ\text{C}$
	USB_DP および USB_DM		—	—	12		
	ポート P400、P401		—	—	10		
	その他の入力端子		—	—	8		

注 1. SCL0_A、SDA0_A (合計 2 端子)

注 2. PmnPFS レジスタのポート駆動能力ビットで高駆動が選択されている場合の値です。
選択された駆動能力は、ディーブソフトウェアスタンバイモードで保持されます。

2.2.5 動作電流とスタンバイ電流

表 2.7 動作電流とスタンバイ電流 (1/2)

項目			シンボル	Min	Typ	Max	単位	測定条件		
消費電流 ^(注1)	High-speed モード	最大動作 ^(注2)	I_{CC} ^(注3)	—	—	115	mA	ICLK = 200 MHz PCLKA = 100 MHz PCLKB = 50 MHz PCLKC = 50 MHz PCLKD = 100 MHz FCLK = 50 MHz		
		CoreMark [®] 動作 ^(注5) (注6)		—	20	—				
		通常モード		すべての周辺クロックが有効、While (1) コードはフラッシュから実行 ^(注4)	—	30			—	
				すべての周辺クロックが無効、While (1) コードはフラッシュから実行 ^(注5) (注6)	—	17			—	
		スリープモード ^(注5) (注6)		—	10	47				
		BGO 動作時の増加分		データフラッシュ P/E	—	6			—	
	コードフラッシュ P/E			—	8	—				
	Low-speed モード ^(注5) (注9)			—	1.9	—	ICLK = 1 MHz			
	Subosc-speed モード ^(注5) (注10)			—	1.7	—			ICLK = 32.768 kHz	
	ソフトウェアスタンバイモード			SNZCR.RXDREQEN = 1	—	—	34			—
				SNZCR.RXDREQEN = 0	—	1.6	—		—	
	ディープソフトウェアスタンバイモード	スタンバイ SRAM、USB レジューム検出部への電源供給あり		—	16.9	131	μ A		—	
		SRAM、USB レジューム検出部への電源供給なし		パワーオンリセット回路、低消費電力機能無効	—	11.8				31
				パワーオンリセット回路、低消費電力機能有効	—	4.8				21
		RTC、AGT 動作中に増加		低速オンチップ発振器 (LOCO) 使用時	—	4.0				—
低 CL 水晶発振子使用時			—	1.2	—					
標準 CL 水晶発振子使用時			—	1.5	—					
VCC オフ時の RTC 動作 (バッテリーバックアップ機能により、RTC、サブクロック発振器のみ動作)		低 CL 水晶発振子使用時	—	0.9	—	V _{BATT} = 1.8 V、 VCC = 0 V				
			—	1.3	—		V _{BATT} = 3.3 V、 VCC = 0 V			
		標準 CL 水晶発振子使用時	—	1.0	—	V _{BATT} = 1.8 V、 VCC = 0 V				
			—	1.7	—	V _{BATT} = 3.3 V、 VCC = 0 V				
ディープソフトウェアスタンバイモードからの復帰時のインラッシュカレント		インラッシュカレント ^(注7)	I_{RUSH}	—	160	—	mA			
		インラッシュカレントのエネルギー ^(注7)	E_{RUSH}	—	1.0	—	μ C			

表 2.7 動作電流とスタンバイ電流 (2/2)

項目		シンボル	Min	Typ	Max	単位	測定条件	
アナログ電源電流	12 ビット A/D 変換中	I _{CC}	—	0.8	1.1	mA	—	
	D/A 変換中		AMP 出力なし	—	0.1	0.2	mA	—
			AMP 出力あり	—	0.6	1.1	mA	—
	A/D、D/A 変換待機時		—	0.5	1.0	mA	—	
	スタンバイモードの ADC12、DAC12(注8)		—	2	8	μA	—	
基準電源電流 (VREFH0)	12 ビット A/D 変換中	I _{REFH0}	—	70	120	μA	—	
	12 ビット A/D 変換待機中		—	0.07	0.5	μA	—	
	スタンバイモードの ADC12		—	0.07	0.5	μA	—	
基準電源電流 (VREFH)	D/A 変換中	I _{REFH}	AMP 出力なし	—	0.1	0.4	mA	—
			AMP 出力あり	—	0.1	0.4	mA	—
	D/A 変換待機時	—	0.07	0.8	μA	—		
USB 動作電流	ロースピード	USB	I _{CCUSBLS}	—	3.5	6.5	mA	VCC_USB
	フルスピード	USB	I _{CCUSBFS}	—	4.0	10.0	mA	VCC_USB

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。

注 2. 周辺機能にクロックが供給された状態で計測しました。BGO 動作は含まれません。

注 3. I_{CC} は、下記の式にしたがって f (ICLK) に依存します。

I_{CC} Max. = 0.37 × f + 42 (High-speed モードでの最大動作時)

I_{CC} Typ. = 0.07 × f + 3.6 (High-speed モードでの通常動作時、すべての周辺クロックが無効)

I_{CC} Typ. = 0.2 × f + 1.7 (Low-speed モード)

I_{CC} Max. = 0.03 × f + 42 (スリープモード)

注 4. BGO 動作は含まれません。

注 5. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。

注 6. FCLK、PCLKA、PCLKB、PCLKC、PCLKD は、64 分周 (3.125 MHz) に設定されています。

注 7. 参考値

注 8. 本 MCU がソフトウェアスタンバイモードの場合または MSTPCRD.MSTPD16 (12 ビット A/D コンバータ 0 モジュールストップビット) および MSTPCRD.MSTPD20 (12 ビット D/A コンバータモジュールストップビット) がモジュールストップ状態の場合

注 9. FCLK、PCLKA、PCLKB、PCLKC、PCLKD は、64 分周 (15.6 kHz) に設定されています。

注 10. PCLKA、PCLKB、PCLKC、および PCLKD は、64 分周 (512 Hz) に設定されています。FCLK は、ICLK と同じ周波数です。

表 2.8 Coremark および通常モード電流

項目			シンボル	Typ	単位	測定条件
消費電流(注1)	Coremark 動作		I _{CC}	99	μA/MHz	ICLK = 200 MHz PCLKA = PCLKB = PCLKC = PCLKD = FCLK = 3.125 MHz
	通常モード	すべての周辺クロックが無効、キャッシュはオン、While (1) コードはフラッシュから実行(注2)		95		
		すべての周辺クロックが無効、キャッシュはオフ、While (1) コードはフラッシュから実行(注2)		82		

注 1. 消費電流値はすべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。

注 2. この状態では、周辺機能へのクロック信号供給は停止されています。BGO 動作は含まれません。




図 2.2 ソフトウェアスタンバイモード時の温度依存性 (参考データ)




図 2.3 ディープソフトウェアスタンバイモード時の温度依存性、スタンバイ SRAM および USB レジューム検出部への電源供給あり (参考データ)




図 2.4 ディープソフトウェアスタンバイモード時の温度依存性、SRAM および USB レジューム検出部への電源供給なし、パワーオンリセット回路、低消費電力機能無効 (参考データ)




図 2.5 ディープソフトウェアスタンバイモード時の温度依存性、SRAM および USB レジューム検出部への電源供給なし、パワーオンリセット回路、低消費電力機能有効 (参考データ)

2.2.6 VCC 立ち上がり／立ち下がり勾配とリップル周波数

表 2.9 VCC 立ち上がり／立ち下がり勾配の特性

項目	シンボル	Min	Typ	Max	単位	測定条件	
VCC 立ち上がり勾配	起動時電圧監視 0 リセット無効	SrVCC	0.0084	—	20	ms/V	—
	起動時電圧監視 0 リセット有効		0.0084	—	—		—
	SCI/USB ブートモード(注1)		0.0084	—	20		—
VCC 立ち下がり勾配(注2)	SfVCC	0.0084	—	—	ms/V	—	

注 1. ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧監視 0 からのリセットは無効です。

注 2. VBATT を使用する場合に適用します。

表 2.10 立ち上がり／立ち下がり勾配とリップル周波数特性

リップル電圧は、VCC 上限 (3.6 V) と下限 (2.7 V) の範囲内で、許容リップル周波数 $f_r(VCC)$ を満たす必要があります。VCC 変動が VCC \pm 10% を超える場合は、許容電圧変動立ち上がり／立ち下がり勾配 $dt/dVCC$ を満たす必要があります。

項目	シンボル	Min	Typ	Max	単位	測定条件
許容リップル周波数	$f_r(VCC)$	—	—	10	kHz	図 2.6 $V_r(VCC) \leq VCC \times 0.2$
		—	—	1	MHz	図 2.6 $V_r(VCC) \leq VCC \times 0.08$
		—	—	10	MHz	図 2.6 $V_r(VCC) \leq VCC \times 0.06$
許容電圧変動立ち上がり／立ち下がり勾配	$dt/dVCC$	1.0	—	—	ms/V	VCC 変動が VCC \pm 10% を超える場合




図 2.6 リップル波形

2.2.7 熱特性

ジャンクション温度 (T_j) の最大値は、「2.2.1. T_j/T_a の定義」の値を超えないようにしてください。

T_j は、以下のいずれかの式で計算されます。

- $T_j = T_a + \theta_{ja} \times$ 総消費電力
- $T_j = T_t + \Psi_{jt} \times$ 総消費電力
 - T_j : ジャンクション温度 (°C)
 - T_a : 周囲温度 (°C)
 - T_t : ケース上面中央部温度 (°C)
 - θ_{ja} : 「ジャンクション」 - 「周囲」間の熱抵抗 (°C/W)

- Ψ_{jt} : 「ジャンクション」 - 「ケース上面中央部」間の熱抵抗 (°C/W)
- 総消費電力 = 電圧 × (リーク電流 + ダイナミック電流)
- IO のリーク電流 = $\Sigma (I_{OL} \times V_{OL}) / \text{電圧} + \Sigma (|I_{OH}| \times |V_{CC} - V_{OH}|) / \text{電圧}$
- IO のダイナミック電流 = $\Sigma IO (C_{in} + C_{load}) \times IO \text{ のスイッチング周波数} \times \text{電圧}$
 - C_{in} : 入力容量
 - C_{load} : 出力容量

θ_{ja} と Ψ_{jt} については、表 2.11 を参照してください。

表 2.11 熱抵抗

項目	パッケージ	シンボル	値(注1)	単位	測定条件
熱抵抗	48ピン QFN (PWQN0048KC-A)	θ_{ja}	22.4	°C/W	JESD 51-2 および 51-7 準拠
	64ピン LQFP (PLQP0064KB-C)		38.0		
	100ピン LQFP (PLQP0100KB-B)		35.0		
	48ピン QFN (PWQN0048KC-A)	Ψ_{jt}	0.20	°C/W	
	64ピン LQFP (PLQP0064KB-C)		0.80		
	100ピン LQFP (PLQP0100KB-B)		0.76		

注 1. 値は、4層基板使用時の基準値です。熱抵抗は、基板の層数やサイズによって変わります。詳細は、JEDEC 規格を参照してください。

2.2.7.1 I_{CCmax} の計算ガイド

各ユニットの消費電力を表 2.12 に示します。

表 2.12 各ユニットの消費電力 (1/2)

ダイナミック電流/ リーク電流	MCU ドメイン	カテゴリ	項目	周波数 [MHz]	電流 [uA/MHz]	電流(注1) [mA]
リーク電流	アナログ	LDO およびリーク (注2)	Ta = 75 °C(注3)	—	—	21.22
			Ta = 85 °C(注3)	—	—	25.22

表 2.12 各ユニットの消費電力 (2/2)

ダイナミック電流/ リーク電流	MCU ドメイン	カテゴリ	項目	周波数 [MHz]	電流 [uA/MHz]	電流(注1) [mA]	
ダイナミック電流	CPU	フラッシュおよび SRAM との動作	Coremark 動作	200	86.357	17.27	
			周辺ユニット	タイマ	GPT16 (4ch)(注4)	100	3.530
				GPT32 (2ch)(注4)	100	1.973	0.20
				POEG (4 グループ) (注4)	50	1.378	0.07
				AGT (6ch)(注4)	50	10.095	0.50
				RTC	50	5.239	0.26
				WDT	50	0.722	0.04
				IWDT	50	0.267	0.01
			通信インターフェース	ETHERC	100	7.651	0.77
				USBFS	50	8.788	0.44
				SCI (6ch)(注4)	100	15.357	1.54
				IIC (2ch)(注4)	50	3.014	0.15
				CAN	50	1.922	0.10
				SPI (2ch)(注4)	100	6.770	0.68
				QSPI	100	2.587	0.26
				SSIE	50	3.131	0.16
				SDHI	50	7.074	0.35
			アナログ	ADC12	100	2.349	0.23
				DAC12	100	1.772	0.18
			イベントリンク	ELC	50	1.016	0.05
			セキュリティ	SCE9	100	218.100	21.81
			データ処理	CRC	100	0.521	0.05
				DOC	100	0.358	0.04
			システム	CAC	50	0.909	0.05
			DMA	DMAC	200	4.045	0.81
				DTC	200	3.720	0.74

注 1. 値は設計によって保証されています。

注 2. LDO およびリークは、内部電圧レギュレータの電流と、MCU のリーク電流です。

これは、Ta の温度に従って選択されます。

注 3. 電流測定のため、 $\Delta(T_j - T_a) = 20^\circ\text{C}$ とみなされます。

注 4. チャンネルごとまたはユニットごとの消費電流を求めるには、電流[mA]をチャンネル数、グループ数、またはユニット数で割ります。

各ユニットの動作の概要を表 2.13 に示します。

表 2.13 各ユニットの動作の概要 (1/2)

周辺機能	動作の概要
GPT	動作モードが、のこぎり波 PWM モードに設定されています。 GPT が PCLKD で動作しています。
POEG	モジュールストップビットのクリアのみを行います。
AGT	AGT が PCLKB で動作しています。
RTC	RTC が LOCO で動作しています。
WDT	WDT が PCLKB で動作しています。

表 2.13 各ユニットの動作の概要 (2/2)

周辺機能	動作の概要
IWDT	IWDT が IWDTCLK で動作しています。
ETHERC	動作モードが全二重モードに設定されています。 ETHERC が RMII (Reduced Media Independent Interface) を使用して動作しています。
USBFS	転送タイプがバルク転送に設定されています。 USBFS がフルスピード転送 (12 Mbps) を使用して動作しています。
SCI	SCI がクロック同期式モードでデータを送信しています。
IIC	通信フォーマットが I2C バスフォーマットに設定されています。 IIC がマスタモードでデータを送信しています。
CAN	CAN がセルフテストモード 1 でデータを送受信しています。
SPI	SPI モードが SPI 動作 (4 線式) に設定されています。 SPI マスタ/スレーブモードがマスタモードに設定されています。 SPI が 8 ビット幅のデータを送信しています。
QSPI	QSPI がファストリード Quad I/O 命令を発行しています。
SSIE	通信モードがマスタに設定されています。 システムワード長が 32 ビットに設定されています。 データワード長が 20 ビットに設定されています。 SSIE が I2S フォーマットを使用してデータを送信しています。
SDHI	転送バスモードがワイドバスモード (4 ビット) に設定されています。 SDHI が CMD24 (シングルブロックライト) を発行しています。
ADC12	分解能は 12 ビット精度に設定されます。 データレジスタが A/D 変換値加算モードに設定されています。 ADC12 がアナログ入力を連続スキャンモードで変換しています。
DAC12	DAC12 が変換結果の出力とデータレジスタ値の更新を行っています。
ELC	モジュールストップビットのクリアのみを行います。
SCE9	SCE9 がビルトインセルフテストを実行しています。
CRC	CRC が 32 ビット CRC32-C 多項式を使用して CRC コードを生成しています。
DOC	DOC がデータ加算モードで動作しています。
CAC	測定対象クロックが PCLKB に設定されています。 測定基準クロックが PCLKB に設定されています。 CAC がクロック周波数精度を測定しています。
DMAC	転送データのビット長が 32 ビットに設定されています。 転送モードがブロック転送モードに設定されています。 DMAC が SRAM0 から SRAM0 にデータを転送しています。
DTC	転送データのビット長が 32 ビットに設定されています。 転送モードがブロック転送モードに設定されています。 DTC が SRAM0 から SRAM0 にデータを転送しています。

2.2.7.2 T_j の計算例

前提事項：

- パッケージ 100 ピン LQFP : $\theta_{ja} = 35.0^\circ\text{C/W}$
- $T_a = 80^\circ\text{C}$
- $I_{CCmax} = 70 \text{ mA}$
- $V_{CC} = 3.5 \text{ V}$ ($V_{CC} = AV_{CC} = V_{CC_USB}$)
- $I_{OH} = 1 \text{ mA}$ 、 $V_{OH} = V_{CC} - 0.5 \text{ V}$ 、12 出力
- $I_{OL} = 20 \text{ mA}$ 、 $V_{OL} = 1.0 \text{ V}$ 、8 出力
- $I_{OL} = 1 \text{ mA}$ 、 $V_{OL} = 0.5 \text{ V}$ 、12 出力
- $C_{in} = 8 \text{ pF}$ 、32 ピン、入力周波数 = 10 MHz

- $C_{load} = 30 \text{ pF}$ 、32 ピン、出力周波数 = 10 MHz

$$\begin{aligned} \text{IO のリーク電流} &= \Sigma (V_{OL} \times I_{OL}) / \text{電圧} + \Sigma ((V_{CC} - V_{OH}) \times I_{OH}) / \text{電圧} \\ &= (20 \text{ mA} \times 1 \text{ V}) \times 8 / 3.5 \text{ V} + (1 \text{ mA} \times 0.5 \text{ V}) \times 12 / 3.5 \text{ V} + ((V_{CC} - (V_{CC} - 0.5 \text{ V})) \times 1 \text{ mA}) \times 12 / 3.5 \text{ V} \\ &= 45.7 \text{ mA} + 1.71 \text{ mA} + 1.71 \text{ mA} \\ &= 49.1 \text{ mA} \end{aligned}$$

$$\begin{aligned} \text{IO のダイナミック電流} &= \Sigma \text{IO} (C_{in} + C_{load}) \times \text{IO のスイッチング周波数} \times \text{電圧} \\ &= ((8 \text{ pF} \times 32) \times 10 \text{ MHz} + (30 \text{ pF} \times 32) \times 10 \text{ MHz}) \times 3.5 \text{ V} \\ &= 42.6 \text{ mA} \end{aligned}$$

$$\begin{aligned} \text{総消費電力} &= (I_{ccmax} \times \text{電圧}) + (\text{IO のリーク電流} + \text{IO のダイナミック電流}) \times \text{電圧} \\ &= (70 \text{ mA} \times 3.5 \text{ V}) + (49.1 \text{ mA} + 42.6 \text{ mA}) \times 3.5 \text{ V} \\ &= 566 \text{ mW} (0.566 \text{ W}) \end{aligned}$$

$$\begin{aligned} T_j &= T_a + \theta_{ja} \times \text{総消費電力} \\ &= 80^\circ\text{C} + 35.0^\circ\text{C/W} \times 0.566 \text{ W} \\ &= 99.8^\circ\text{C} \end{aligned}$$

2.3 AC 特性

2.3.1 周波数

表 2.14 High-speed モードにおける動作周波数の値

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK)	f	—	—	200	MHz
	周辺モジュールクロック (PCLKA)		—	—	100	
	周辺モジュールクロック (PCLKB)		—	—	50	
	周辺モジュールクロック (PCLKC)		—(注2)	—	50	
	周辺モジュールクロック (PCLKD)		—	—	100	
	フラッシュインタフェースクロック (FCLK)		—(注1)	—	50	

注 1. フラッシュメモリのプログラミング/イレース中、FCLK は 4 MHz 以上の周波数で実行する必要があります。

注 2. ADC12 使用時、PCLKC 周波数は 1 MHz 以上でなければなりません。

表 2.15 Low-speed モードにおける動作周波数の値

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK)	f	—	—	1	MHz
	周辺モジュールクロック (PCLKA)		—	—	1	
	周辺モジュールクロック (PCLKB)		—	—	1	
	周辺モジュールクロック (PCLKC) (注2)		—(注2)	—	1	
	周辺モジュールクロック (PCLKD)		—	—	1	
	フラッシュインタフェースクロック (FCLK)(注1)		—	—	1	

注 1. フラッシュメモリのプログラム/イレースは、Low-speed モードでは許可されていません。

注 2. ADC12 使用時、PCLKC 周波数は 1 MHz 以上でなければなりません。

表 2.16 Subosc-speed モードにおける動作周波数の値

項目		シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK)	f	29.4	—	36.1	kHz
	周辺モジュールクロック (PCLKA)		—	—	36.1	
	周辺モジュールクロック (PCLKB)		—	—	36.1	
	周辺モジュールクロック (PCLKC) (注2)		—	—	36.1	
	周辺モジュールクロック (PCLKD)		—	—	36.1	
	フラッシュインタフェースクロック (FCLK)(注1)		29.4	—	36.1	

注 1. フラッシュメモリのプログラムノイズは、Subosc-speed モードでは許可されていません。

注 2. ADC12 は使用できません。

2.3.2 クロックタイミング

表 2.17 サブクロック発振器以外のクロックタイミング (1/2)

項目		シンボル	Min	Typ	Max	単位	測定条件
EXTAL 外部クロック入力サイクル時間		t _{EXcyc}	41.66	—	—	ns	図 2.7
EXTAL 外部クロック入力 High レベルパルス幅		t _{EXH}	15.83	—	—	ns	
EXTAL 外部クロック入力 Low レベルパルス幅		t _{EXL}	15.83	—	—	ns	
EXTAL 外部クロック立ち上がり時間		t _{EXr}	—	—	5.0	ns	
EXTAL 外部クロック立ち下がり時間		t _{EXf}	—	—	5.0	ns	
メインクロック発振器周波数		f _{MAIN}	8	—	24	MHz	—
メインクロック発振安定待機時間 (水晶) (注1)		t _{MAINOSCWT}	—	—	—(注1)	ms	図 2.8
LOCO クロック発振周波数		f _{LOCO}	29.4912	32.768	36.0448	kHz	—
LOCO クロック発振安定待機時間		t _{LOCOWT}	—	—	60.4	μs	図 2.9
ILOCO クロック発振周波数		f _{ILOCO}	13.5	15	16.5	kHz	—
MOCO クロック発振周波数		f _{MOCO}	6.8	8	9.2	MHz	—
MOCO クロック発振安定待機時間		t _{MOCOWT}	—	—	15.0	μs	—
HOCO クロック発振器発振周波数	FLL なし	f _{HOCO16}	15.78	16	16.22	MHz	-20 ≤ Ta ≤ 85°C
		f _{HOCO18}	17.75	18	18.25		
		f _{HOCO20}	19.72	20	20.28		
		f _{HOCO16}	15.71	16	16.29		-40 ≤ Ta ≤ -20°C
		f _{HOCO18}	17.68	18	18.32		
		f _{HOCO20}	19.64	20	20.36		
	FLL あり	f _{HOCO16}	15.960	16	16.040	MHz	-40 ≤ Ta ≤ 85°C サブクロック周波数精度は、±50 ppm です。
		f _{HOCO18}	17.955	18	18.045		
		f _{HOCO20}	19.950	20	20.050		
HOCO クロック発振安定待機時間(注2)		t _{HOCOWT}	—	—	64.7	μs	—
HOCO ビリオドジッタ		—	—	±85	—	ps	—
FLL 安定待機時間		t _{FLLWT}	—	—	1.8	ms	—
PLL クロック周波数		f _{PLL}	120	—	200	MHz	—
PLL2 クロック周波数		f _{PLL2}	120	—	240	MHz	—
PLL/PLL2 クロック発振安定待機時間		t _{PLLWT}	—	—	174.9	μs	図 2.10
PLL/PLL2 ビリオドジッタ		—	—	±100	—	ps	—

表 2.17 サブクロック発振器以外のクロックタイミング (2/2)

項目	シンボル	Min	Typ	Max	単位	測定条件
PLL/PLL2 ロングタームジッタ	—	—	±300	—	ps	期間 : 1 μs、10 μs

- 注 1. メインクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。MOSCWTCR レジスタを、推奨値以上に設定してください。
 メインクロック動作を開始するために MOSCCR.MOSTP ビット設定を変更したら、OSCSF.MOSCSF フラグが 1 であることを確認してからメインクロック発振器の使用を開始してください。
- 注 2. リセット状態の解除から HOCO 発振周波数 (f_{HOCO}) が動作保証範囲に達するまでの時間です。

表 2.18 サブクロック発振器のクロックタイミング

項目	シンボル	Min	Typ	Max	単位	測定条件
サブクロック周波数	f_{SUB}	—	32.768	—	kHz	—
サブクロック発振安定待機時間	$t_{SUBOSCWT}$	—	—	— (注1)	s	図 2.11

- 注 1. サブクロック発振器を設定する場合、発振器メーカーに発振評価を確認し、その結果を推奨発振安定時間として使用してください。サブクロック動作を開始するために SOSCCR.SOSTP ビット設定を変更したら、必ずサブクロック発振安定時間が十分に経過してからサブクロック発振器の使用を開始してください。示された時間の 2 倍を推奨します。




図 2.7 EXTERNAL 外部クロック入力タイミング




図 2.8 メインクロック発振開始タイミング




図 2.9 LOCO クロック発振開始タイミング




図 2.10 PLL/PLL2 クロック発振開始タイミング




図 2.11 サブクロック発振開始タイミング

2.3.3 リセットタイミング

表 2.19 リセットタイミング (1/2)

項目		シンボル	Min	Typ	Max	単位	測定条件
RES パルス幅	パワーオン	t_{RESWP}	0.7	—	—	ms	図 2.12
	ディープソフトウェアスタンバイモード	t_{RESWD}	0.6	—	—	ms	図 2.13
	ソフトウェアスタンバイモード、Subosc-speed モード	t_{RESWS}	0.3	—	—	ms	
	上記以外	t_{RESW}	200	—	—	μ s	
RES 解除後の待機時間		t_{RESWT}	—	37.3	41.2	μ s	図 2.12

表 2.19 リセットタイミング (2/2)

項目	シンボル	Min	Typ	Max	単位	測定条件
内部リセット解除後の待機時間 (IWDT リセット、WDT リセット、ソフトウェアリセット、SRAM パリティエラーリセット、バスマスタ MPU エラーリセット、TrustZone エラーリセット、キャッシュパリティエラーリセット)	t _{RESW2}	—	324	397.7	μs	—




図 2.12 VCC が V_{POR} 電圧しきい値を超える条件下での RES 端子入力タイミング




図 2.13 リセット入力タイミング

2.3.4 ウェイクアップタイミング

表 2.20 低消費電力モードからの復帰タイミング

項目	シンボル	Min	Typ	Max	単位	測定条件		
ソフトウェアスタンバイモードからの復帰時間(注1)	メインクロック発振器に水晶振動子を接続	システムクロックソースはメインクロック発振器(注2)	t _{SBYMC} (注13)	—	2.1	2.4	ms	図 2.14 全発振器の分周比は1です。
		システムクロックソースはメインクロック発振器を使用したPLL(注3)	t _{SBYPC} (注13)	—	2.2	2.6	ms	
	メインクロック発振器に外部クロックを入力	システムクロックソースはメインクロック発振器(注4)	t _{SBYEX} (注13)	—	45	125	μs	
		システムクロックソースはメインクロック発振器を使用したPLL(注5)	t _{SBYPE} (注13)	—	170	255	μs	
	システムクロックソースはサブクロック発振器(注6)(注11)	t _{SBYSC} (注13)	—	0.7	0.8	ms		
	システムクロックソースは LOCO(注7)(注11)	t _{SBYLO} (注13)	—	0.7	0.9	ms		
	システムクロックソースは HOCO クロック発振器(注8)	t _{SBYHO} (注13)	—	55	130	μs		
	システムクロックソースは HOCO を使用した PLL(注9)	t _{SBYPH} (注13)	—	175	265	μs		
	システムクロックソースは MOCO クロック発振器(注10)	t _{SBYMO} (注13)	—	35	65	μs		
ディープソフトウェアスタンバイモードからの復帰時間	DPSBYCR.DEEPCUT[1] = 0 および DPSWCR.WTSTS[5:0] = 0x0E	t _{DSBY}	—	0.38	0.54	ms	図 2.15	
	DPSBYCR.DEEPCUT[1] = 1 および DPSWCR.WTSTS[5:0] = 0x19	t _{DSBY}	—	0.55	0.73	ms		
ディープソフトウェアスタンバイモード解除後待機時間		t _{DSBYWT}	56	—	57	t _{cyc}		
ソフトウェアスタンバイモードからスヌーズモードへの復帰時間	システムクロックソースが HOCO (20 MHz) の場合は High-speed モード	t _{SNZ}	—	35(注12)	70(注12)	μs	図 2.16	
	システムクロックソースが MOCO (8 MHz) の場合は High-speed モード	t _{SNZ}	—	11(注12)	14(注12)	μs		

- 注 1. 復帰時間は、システムクロックソースにより決定されます。複数の発振器が起動している場合、復帰時間は以下の計算式で決定します。
総復帰時間 = システムクロックソースとしての発振器の復帰時間 + アクティブな発振器の最長 t_{SBYOSCWT} - システムクロックの t_{SBYOSCWT} + 2 LOCO サイクル (LOCO が動作している場合) + (Subosc が発振中かつ MSTPC0 = 0 (CAC モジュール停止) の場合)
- 注 2. 水晶の周波数が 24 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x05) で、かつ内部クロックの分周設定のうち最も大きな値が 1 の場合
- 注 3. PLL の周波数が 200 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x05) で、かつ内部クロックの分周設定のうち最大値が 4 の場合
- 注 4. 外部クロックの周波数が 24 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x00) で、かつ内部クロックの分周設定のうち最も大きな値が 1 の場合
- 注 5. PLL の周波数が 200 MHz (メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) が 0x00) で、かつ内部クロックの分周設定のうち最大値が 4 の場合
- 注 6. サブクロック発振器の周波数が 32.768 kHz で、かつ内部クロックの分周設定のうち最も大きな値が 1 の場合
- 注 7. LOCO 周波数が 32.768 kHz で、かつ内部クロックの分周設定のうち最大値が 1 の場合
- 注 8. HOCO 周波数が 20 MHz で、かつ内部クロックの分周設定のうち最も大きな値が 1 の場合
- 注 9. PLL 周波数が 200 MHz で、かつ内部クロックの分周設定のうち最大値が 4 の場合
- 注 10. MOCO 周波数が 8 MHz で、かつ内部クロックの分周設定のうち最も大きな値が 1 の場合
- 注 11. Subosc-speed モードでは、サブクロック発振器または LOCO はソフトウェアスタンバイモードで発振を継続します。
- 注 12. SNZCR.RXDREQEN ビットが 0 のとき、以下の時間が電源復帰時間として追加されます。16 μs (Typ.)、48 μs (Max)
- 注 13. 復帰時間は、t_{SBYOSCWT} + t_{SBYSEQ} の式で計算できます。これらは、次の値と式で決定できます。n は内部クロックの分周設定の内、最も大きな値が選択されます。

ウェイクアップ時間	Typ		Max		単位
	t _{SBYOSCWT}	t _{SBYSEQ}	t _{SBYOSCWT}	t _{SBYSEQ}	
t _{SBYMC}	(MSTS[7:0]*32 + 3) / 0.262	35 + 18 / f _{ICLK} + 4n / f _{MAIN}	(MSTS[7:0]*32 + 14) / 0.236	62 + 18 / f _{ICLK} + 4n / f _{MAIN}	μs

ウェイクアップ時間	Typ		Max		単位
	tSBYOSCW	tSBYSEQ	tSBYOSCW	tSBYSEQ	
tSBYPC	$(MSTS[7:0]*32 + 34) / 0.262$	$35 + 18 / f_{ICLK} + 4n / f_{PLL}$	$(MSTS[7:0]*32 + 45) / 0.236$	$62 + 18 / f_{ICLK} + 4n / f_{PLL}$	μs
tSBYEX	10	$35 + 18 / f_{ICLK} + 4n / f_{EXMAIN}$	62	$62 + 18 / f_{ICLK} + 4n / f_{EXMAIN}$	μs
tSBYPE	135	$35 + 18 / f_{ICLK} + 4n / f_{PLL}$	192	$62 + 18 / f_{ICLK} + 4n / f_{PLL}$	μs
tSBYSC	0	$35 + 18 / f_{ICLK} + 4n / f_{SUB}$	0	$62 + 18 / f_{ICLK} + 4n / f_{SUB}$	μs
tSBYLO	0	$35 + 18 / f_{ICLK} + 4n / f_{LOCO}$	0	$62 + 18 / f_{ICLK} + 4n / f_{LOCO}$	μs
tSBYHO	20	$35 + 18 / f_{ICLK} + 4n / f_{HOCO}$	67	$62 + 18 / f_{ICLK} + 4n / f_{HOCO}$	μs
tSBYPH	140	$35 + 18 / f_{ICLK} + 4n / f_{PLL}$	202	$62 + 18 / f_{ICLK} + 4n / f_{PLL}$	μs
tSBYMO	0	$35 + 18 / f_{ICLK} + 4n / f_{MOCO}$	0	$62 + 18 / f_{ICLK} + 4n / f_{MOCO}$	μs




図 2.14 ソフトウェアスタンバイモード解除タイミング




図 2.15 ディープソフトウェアスタンバイモード解除タイミング




図 2.16 ソフトウェアスタンバイモードからスリープモードへの復帰タイミング

2.3.5 NMI/IRQ ノイズフィルタ

表 2.21 NMI/IRQ ノイズフィルタ

項目	シンボル	Min	Typ	Max	単位	測定条件	
NMI パルス幅	t_{NMIW}	200	—	—	ns	NMI デジタルフィルタ 無効	
		$t_{Pcyc} \times 2$ (注1)	—	—			$t_{Pcyc} \times 2 > 200$ ns
		200	—	—		NMI デジタルフィルタ 有効	$t_{NMICK} \times 3 \leq 200$ ns
		$t_{NMICK} \times 3.5$ (注2)	—	—			$t_{NMICK} \times 3 > 200$ ns
IRQ パルス幅	t_{IRQW}	200	—	—	ns	IRQ デジタルフィルタ 無効	
		$t_{Pcyc} \times 2$ (注1)	—	—			$t_{Pcyc} \times 2 > 200$ ns
		200	—	—		IRQ デジタルフィルタ 有効	$t_{IRQCK} \times 3 \leq 200$ ns
		$t_{IRQCK} \times 3.5$ (注3)	—	—			$t_{IRQCK} \times 3 > 200$ ns

注. ソフトウェアスタンバイモード時は最小 200 ns です。

- 注. クロックソースを切り替える場合、切り替えるソースの4クロックサイクルを足します。
 注 1. t_{Pcyc} は PCLKB の周期を示します。
 注 2. t_{NMICK} は、NMI デジタルフィルタサンプリングクロックの周期を示します。
 注 3. t_{IRQCK} は、IRQi デジタルフィルタサンプリングクロックの周期を示します。




図 2.17 NMI 割り込み入力タイミング




図 2.18 IRQ 割り込み入力タイミング

2.3.6 I/O ポート、POEG、GPT、AGT、ADC12 のトリガタイミング

表 2.22 I/O ポート、POEG、GPT、AGT、ADC12 のトリガタイミング

GPT32 条件：
 PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
 AGT 条件：
 PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
I/O ポート	入力データパルス幅	t_{PRW}	1.5	—	t_{Pcyc} 図 2.19	
POEG	POEG 入力トリガパルス幅	t_{POEW}	3	—	t_{Pcyc} 図 2.20	
GPT	インプットキャプチャパルス幅	単エッジ	t_{GTICW}	1.5	—	t_{PDcyc} 図 2.21
		両エッジ		2.5	—	
	GTIOCxY 出力カスケード (x = 1、2、Y = A または B)	中駆動バッファ	t_{GTISK} (注1)	—	4	ns 図 2.22
		高駆動バッファ		—	4	
	GTIOCxY 出力カスケード (x = 4~7、Y = A または B)	中駆動バッファ		—	4	
		高駆動バッファ		—	4	
GTIOCxY 出力カスケード (x = 1、2、4~7、Y = A または B)	中駆動バッファ		—	6		
	高駆動バッファ		—	6		
AGT	AGTIO、AGTEE 入力サイクル	t_{ACYC} (注2)	100	—	ns 図 2.23	
	AGTIO、AGTEE 入力 High レベル幅、Low レベル幅	t_{ACKWH} 、 t_{ACKWL}	40	—	ns	
	AGTIO、AGTO、AGTOA、AGTOB 出力サイクル	t_{ACYC2}	62.5	—	ns	
ADC12	ADC12 トリガ入力パルス幅	t_{TRGW}	1.5	—	t_{Pcyc} 図 2.24	

- 注. t_{Pcyc} : PCLKB の周期、 t_{PDcyc} : PCLKD サイクル
 注 1. このスケューは、同じドライバ I/O が使用されている場合に適用されます。中駆動ドライバと高駆動ドライバの I/O が混在する場合、動作は保証されません。
 注 2. 入力サイクルの制限：
 ソースクロックを切り替え中でない場合： $t_{Pcyc} \times 2 < t_{ACYC}$ を満たす必要があります。
 ソースクロックを切り替え中の場合： $t_{Pcyc} \times 6 < t_{ACYC}$ を満たす必要があります。




図 2.19 I/O ポート入カタイミング




図 2.20 POEG 入カトリガタイミング




図 2.21 GPT インプットキャプチャタイミング




図 2.22 GPT 出力遅延スキュー




図 2.23 AGT 入出力タイミング




図 2.24 ADC12 トリガ入力タイミング

2.3.7 CAC タイミング

表 2.23 CAC タイミング

項目		シンボル	Min	Typ	Max	単位	測定条件
CAC	CACREF 入力パルス幅	t_{CACREF}	$t_{PBcyc} \leq t_{cac}$ (注1)	$4.5 \times t_{cac} + 3 \times t_{PBcyc}$	—	—	ns
			$t_{PBcyc} > t_{cac}$ (注1)	$5 \times t_{cac} + 6.5 \times t_{PBcyc}$	—	—	ns

注. t_{PBcyc} : PCLKB の周期

注 1. t_{cac} : CAC カウントクロックソースの周期

2.3.8 SCI タイミング

表 2.24 SCI タイミング (1)

条件 : PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件		
SCI	入力クロックサイクル	調歩同期式	t_{Scyc}	4	—	t_{Pcyc}	図 2.25	
		クロック同期式		6	—			
	入力クロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}		
	入力クロック立ち上がり時間		t_{SCKr}	—	5	ns		
	入力クロック立ち下がり時間		t_{SCKf}	—	5	ns		
	出力クロックサイクル	調歩同期式	t_{Scyc}	6 (SCI1、SCI2 以外) 8 (SCI1、SCI2)	—	t_{Pcyc}		
		クロック同期式		4	—			
	出力クロックパルス幅		t_{SCKW}	0.4	0.6	t_{Scyc}		
	出力クロック立ち上がり時間		t_{SCKr}	—	5	ns		
	出力クロック立ち下がり時間		t_{SCKf}	—	5	ns		
	送信データ遅延時間	クロック同期式マスタモード (内部クロック)	t_{TXD}	—	5	ns		図 2.26
		クロック同期式スレーブモード (外部クロック)	t_{TXD}	—	25	ns		
	受信データセットアップ時間	クロック同期式マスタモード (内部クロック)	t_{RXS}	15	—	ns		
		クロック同期式スレーブモード (外部クロック)	t_{RXS}	5	—	ns		
受信データホールド時間		t_{RXH}	5	—	ns			


注. t_{Pcyc} : PCLKA の周期

図 2.25 SCK クロック入出力タイミング




図 2.26 クロック同期式モードにおける SCI 入出力タイミング

表 2.25 SCI タイミング (2)

条件: PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
簡易 SPI	SCK クロックサイクル出力 (マスタ)	t_{SPcyc}	4	65536	t_{Pcyc}	図 2.27
	SCK クロックサイクル入力 (スレーブ)		6	65536		
	SCK クロック High レベルパルス幅	t_{SPCKWH}	0.4	0.6	t_{SPcyc}	
	SCK クロック Low レベルパルス幅	t_{SPCKWL}	0.4	0.6	t_{SPcyc}	
	SCK クロック立ち上がり/立ち下がり時間	t_{SPCKr}, t_{SPCKf}	—	5	ns	
	データ入力セットアップ時間	t_{SU}	15	—	ns	
マスタ	5		—	ns		
データ入力ホールド時間	t_H	5	—	ns		
SS 入力セットアップ時間	t_{LEAD}	1	—	t_{SPcyc}		
SS 入力ホールド時間	t_{LAG}	1	—	t_{SPcyc}		
データ出力遅延時間	t_{OD}	—	5	ns		
マスタ		—	25	ns		
データ出力ホールド時間	t_{OH}	-5	—	ns		
データ立ち上がり/立ち下がり時間	t_{Dr}, t_{Df}	—	5	ns		
SS 入力立ち上がり/立ち下がり時間	t_{SSLr}, t_{SSLf}	—	5	ns		
スレーブアクセス時間	t_{SA}	—	$3 \times t_{Pcyc} + 25$	ns	図 2.31	
スレーブ出力開放時間	t_{REL}	—	$3 \times t_{Pcyc} + 25$	ns		

注. t_{Pcyc} : PCLKA の周期




図 2.27 SCI 簡易 SPI モードクロックタイミング




図 2.28 CKPH = 1 の場合におけるマスタの SCI 簡易 SPI モードタイミング




図 2.29 CKPH = 0 の場合におけるマスタの SCI 簡易 SPI モードタイミング




図 2.30 CKPH = 1 の場合におけるスレーブの SCI 簡易 SPI モードタイミング




図 2.31 CKPH = 0 の場合におけるスレーブの SCI 簡易 SPI モードタイミング

表 2.26 SCI タイミング (3)

条件 : PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件
簡易 IIC (標準モード)	SDA 入力立ち上がり時間	t_{Sr}	—	1000	ns	図 2.32
	SDA 入力立ち下がり時間	t_{Sf}	—	300	ns	
	SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{IICcyc}$	ns	
	データ入カセットアップ時間	t_{SDAS}	250	—	ns	
	データ入カホールド時間	t_{SDAH}	0	—	ns	
	SCL、SDA の負荷容量	C_b (注1)	—	400	pF	
簡易 IIC (ファストモード)	SDA 入力立ち上がり時間	t_{Sr}	—	300	ns	図 2.32
	SDA 入力立ち下がり時間	t_{Sf}	—	300	ns	
	SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{IICcyc}$	ns	
	データ入カセットアップ時間	t_{SDAS}	100	—	ns	
	データ入カホールド時間	t_{SDAH}	0	—	ns	
	SCL、SDA の負荷容量	C_b (注1)	—	400	pF	

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) の周期

注 1. C_b はバスラインの容量総計を意味します。




図 2.32 SCI 簡易 IIC モードタイミング

2.3.9 SPI タイミング

表 2.27 SPI タイミング

条件：PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目		シンボル	Min	Max	単位	測定条件		
SPI	RSPCK クロックサイケル	マスタ	t_{SPcyc}	2	4096	t_{Pcyc}	図 2.33	
		スレーブ		4	4096			
	RSPCK クロック High レベルパルス幅	マスタ	t_{SPCKWH}	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 3$	—	ns		
		スレーブ		0.4	0.6	t_{SPcyc}		
	RSPCK クロック Low レベルパルス幅	マスタ	t_{SPCKWL}	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf}) / 2 - 3$	—	ns		
		スレーブ		0.4	0.6	t_{SPcyc}		
	RSPCK クロック立ち上がり/立ち下がり時間	マスタ	t_{SPCKr}, t_{SPCKf}	—	5	ns		
		スレーブ		—	1	μs		
	データ入力セットアップ時間	マスタ	t_{SU}	4	—	ns		図 2.34~ 図 2.39
		スレーブ		5	—			
	データ入力ホールド時間	マスタ (PCLKA を 2 分周に設定)	t_{HF}	0	—	ns		
		マスタ (PCLKA を 2 分周以外に設定)	t_H	t_{Pcyc}	—			
		スレーブ	t_H	20	—			
	SSL セットアップ時間	マスタ	t_{LEAD}	$N \times t_{SPcyc} - 10$ (注1)	$N \times t_{SPcyc} + 100$ (注1)	ns		
		スレーブ		$4 \times t_{Pcyc}$	—	ns		
	SSL ホールド時間	マスタ	t_{LAG}	$N \times t_{SPcyc} - 10$ (注2)	$N \times t_{SPcyc} + 100$ (注2)	ns		
		スレーブ		$4 \times t_{Pcyc}$	—	ns		
	データ出力遅延時間	マスタ	t_{OD1}	—	6.3	ns		
			t_{OD2}		6.3			
		スレーブ	t_{OD}	—	20			
	データ出力ホールド時間	マスタ	t_{OH}	0	—	ns		
		スレーブ		0	—			
	連続送信遅延時間	マスタ	t_{TD}	$t_{SPcyc} + 2 \times t_{Pcyc}$	$8 \times t_{SPcyc} + 2 \times t_{Pcyc}$	ns		
		スレーブ		$4 \times t_{Pcyc}$				
	MOSI、MISO 立ち上がり/立ち下がり時間	出力	t_{Dr}, t_{Df}	—	5	ns		
		入力		—	1	μs		
	SSL 立ち上がり/立ち下がり時間	出力	t_{SSLr}, t_{SSLf}	—	5	ns		
		入力		—	1	μs		
スレーブアクセス時間		t_{SA}	—	25	ns	図 2.38 と 図 2.39		
スレーブ出力解放時間		t_{REL}	—	25				

注. t_{Pcyc} : PCLKA の周期

注. 所属グループを示すため、_A や _B などのように端子名の後ろに文字を付加した端子を使用してください。SPI インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 1. N は、SPCKD レジスタで設定可能な 1~8 の整数です。
 注 2. N は、SSLND レジスタで設定可能な 1~8 の整数です。




図 2.33 SPI クロックタイミング




図 2.34 CPHA = 0 の場合におけるマスタの SPI タイミング




図 2.35 CPHA = 0 で、PCLKA/2 にビットレートが設定されている場合におけるマスタの SPI タイミング




図 2.36 CPHA = 1 の場合におけるマスタの SPI タイミング




図 2.37 CPHA = 1 で、PCLKA/2 にビットレートが設定されている場合におけるマスタの SPI タイミング




図 2.38 CPHA = 0 の場合におけるスレーブの SPI タイミング




図 2.39 CPHA = 1 の場合におけるスレーブの SPI タイミング

2.3.10 QSPI タイミング

表 2.28 QSPI タイミング

条件：PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
QSPI	QSPCK クロックサイクル	t_{QScyc}	2	48	t_{Pcyc}	図 2.40
	QSPCK クロック High レベルパルス幅	t_{QSWH}	$t_{QScyc} \times 0.4$	—	ns	
	QSPCK クロック Low レベルパルス幅	t_{QSWL}	$t_{QScyc} \times 0.4$	—	ns	
QSPI	データ入力セットアップ時間	t_{Su}	10	—	ns	図 2.41
	データ入力ホールド時間	t_{IH}	0	—	ns	
	QSSL セットアップ時間	t_{LEAD}	$(N + 0.5) \times t_{QScyc} - 5^{(注1)}$	$(N + 0.5) \times t_{QScyc} + 100^{(注1)}$	ns	
	QSSL ホールド時間	t_{LAG}	$(N + 0.5) \times t_{QScyc} - 5^{(注2)}$	$(N + 0.5) \times t_{QScyc} + 100^{(注2)}$	ns	
	データ出力遅延時間	t_{OD}	—	4	ns	
	データ出力ホールド時間	t_{OH}	-3.3	—	ns	
	連続送信遅延時間	t_{TD}	1	16	t_{QScyc}	

注. t_{Pcyc} : PCLKA の周期

注 1. SFMSLD で N は 0 または 1 になっています。

注 2. SFMSHD で N は 0 または 1 になっています。




図 2.40 QSPI クロックタイミング




図 2.41 送受信タイミング

2.3.11 IIC タイミング

表 2.29 IIC タイミング (1) (1/2)

(1) 条件：以下の端子は、PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています：SDA0_B、SCL0_B、SDA1_B、SCL1_B

(2) 以下の端子の設定は必要ありません：SCL0_A、SDA0_A

(3) 所属グループを示すため、"_A"や"_B"のように端子名の後ろに文字を付加した端子を使用してください。IIC インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

項目	シンボル	Min	Max	単位	測定条件	
IIC (標準モード、 SMBus) ICFER.FMPE = 0	SCL 入力サイクル時間	t_{SCL}	$6 (12) \times t_{IICcyc} + 1300$	—	ns	図 2.42
	SCL 入力 High レベルパルス幅	t_{SCLH}	$3 (6) \times t_{IICcyc} + 300$	—	ns	
	SCL 入力 Low レベルパルス幅	t_{SCLL}	$3 (6) \times t_{IICcyc} + 300$	—	ns	
	SCL、SDA 立ち上がり時間	t_{Sr}	—	1000	ns	
	SCL、SDA 立ち下がり時間	t_{Sf}	—	300	ns	
	SCL、SDA 入カスパイクパルス除去時間	t_{SP}	0	$1 (4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合の SDA 入力バスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 300$	—	ns	
	ウェイクアップ機能が有効な場合の SDA 入力バスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 300$	—	ns	
	ウェイクアップ機能が無効な場合の START 条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	ns	
	ウェイクアップ機能が有効な場合の START 条件入力ホールド時間	t_{STAH}	$1 (5) \times t_{IICcyc} + t_{Pcyc} + 300$	—	ns	
	再送 START 条件入力セットアップ時間	t_{STAS}	1000	—	ns	
	STOP 条件入力セットアップ時間	t_{STOS}	1000	—	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
SCL、SDA の負荷容量	C_b	—	400	pF		

表 2.29 IIC タイミング (1) (2/2)

(1) 条件：以下の端子は、PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています：SDA0_B、SCL0_B、SDA1_B、SCL1_B

(2) 以下の端子の設定は必要ありません：SCL0_A、SDA0_A

(3) 所属グループを示すため、“_A”や“_B”などのように端子名の後ろに文字を付加した端子を使用してください。IIC インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

項目	シンボル	Min	Max	単位	測定条件	
IIC (ファストモード)	SCL 入力サイクル時間	t_{SCL}	$6 (12) \times t_{IICcyc} + 600$	—	ns	図 2.42
	SCL 入力 High レベルパルス幅	t_{SCLH}	$3 (6) \times t_{IICcyc} + 300$	—	ns	
	SCL 入力 Low レベルパルス幅	t_{SCLL}	$3 (6) \times t_{IICcyc} + 300$	—	ns	
	SCL、SDA 立ち上がり時間	t_{Sr}	$20 \times (\text{外付けブルアップ電圧}/5.5 \text{ V})$ (注1)	300	ns	
	SCL、SDA 立ち下がり時間	t_{Sf}	$20 \times (\text{外付けブルアップ電圧}/5.5 \text{ V})$ (注1)	300	ns	
	SCL、SDA 入力スパイクパルス除去時間	t_{SP}	0	$1 (4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合の SDA 入力バスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 300$	—	ns	
	ウェイクアップ機能が有効な場合の SDA 入力バスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 300$	—	ns	
	ウェイクアップ機能が無効な場合の START 条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	ns	
	ウェイクアップ機能が有効な場合の START 条件入力ホールド時間	t_{STAH}	$1 (5) \times t_{IICcyc} + t_{Pcyc} + 300$	—	ns	
	再送 START 条件入力セットアップ時間	t_{STAS}	300	—	ns	
	STOP 条件入力セットアップ時間	t_{STOS}	300	—	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
SCL、SDA の負荷容量	C_b	—	400	pF		

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) の周期、 t_{Pcyc} : PCLKB の周期

注. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0]が 11b であると () 内の値が適用されます。

注. 所属グループを示すため、“_A”や“_B”などのように端子名の後ろに文字を付加した端子を使用してください。IIC インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

注 1. SCL0_A、SDA0_A に限りサポートされています。

表 2.30 IIC タイミング (2)

PmnPFS レジスタのポート駆動能力ビットでは、SCL0_A 端子、SDA0_A 端子の設定は必要ありません。

項目	シンボル	Min	Max	単位	測定条件	
IIC (ファストモード+) ICFER.FMPE = 1	SCL 入力サイクル時間	t_{SCL}	$6 (12) \times t_{IICcyc} + 240$	—	ns	図 2.42
	SCL 入力 High レベルパルス幅	t_{SCLH}	$3 (6) \times t_{IICcyc} + 120$	—	ns	
	SCL 入力 Low レベルパルス幅	t_{SCLL}	$3 (6) \times t_{IICcyc} + 120$	—	ns	
	SCL、SDA 立ち上がり時間	t_{Sr}	—	120	ns	
	SCL、SDA 立ち下がり時間	t_{Sf}	$20 \times (\text{外付けプルアップ電圧}/5.5 \text{ V})$	120	ns	
	SCL、SDA 入カスパイクパルス除去時間	t_{SP}	0	$1 (4) \times t_{IICcyc}$	ns	
	ウェイクアップ機能が無効な場合の SDA 入力バスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 120$	—	ns	
	ウェイクアップ機能が有効な場合の SDA 入力バスフリー時間	t_{BUF}	$3 (6) \times t_{IICcyc} + 4 \times t_{Pcyc} + 120$	—	ns	
	ウェイクアップ機能が無効な場合の START 条件入力ホールド時間	t_{STAH}	$t_{IICcyc} + 120$	—	ns	
	ウェイクアップ機能が有効な場合の START 条件入力ホールド時間	t_{STAH}	$1 (5) \times t_{IICcyc} + t_{Pcyc} + 120$	—	ns	
	リスタート条件入力セットアップ時間	t_{STAS}	120	—	ns	
	停止条件入力セットアップ時間	t_{STOS}	120	—	ns	
	データ入力セットアップ時間	t_{SDAS}	$t_{IICcyc} + 30$	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL、SDA の負荷容量	C_b (注1)	—	550	pF	

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) の周期、 t_{Pcyc} : PCLKB の周期

注. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0]が 11b であると () 内の値が適用されます。

注 1. C_b はバスラインの容量総計を意味します。




図 2.42 I²C バスインタフェース入出力タイミング

2.3.12 SSIE タイミング

表 2.31 SSIE タイミング

(1) PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
 (2) 所属グループを示すため、"A"、"B"、"C"などのように端子名の後ろに文字を付加した端子を使用してください。SSIE インタフェースについては、電氣的特性の AC タイミングを各グループで測定しています。

項目	シンボル	目標仕様		単位	注記				
		Min	Max						
SSIBCK0	サイクル	マスタ	t_0	80	—	ns	図 2.43		
		スレーブ	t_1	80	—				
	High レベル/ Low レベル	マスタ	t_{HC}/t_{LC}	0.35	—			t_0	
		スレーブ		0.35	—			t_1	
	立ち上がり/立ち下がり時間	マスタ	t_{RC}/t_{FC}	—	0.15			t_0 / t_1	
		スレーブ		—	0.15			t_0 / t_1	
SSILRCK0/ SSIFS0, SSITXD0, SSIRXD0	入力セットアップ時間	マスタ	t_{SR}	12	—	ns	図 2.45、図 2.46		
		スレーブ		12	—				
	入力ホールド時間	マスタ	t_{HR}	8	—			ns	
		スレーブ		15	—				
	出力遅延時間	マスタ	t_{DTR}	-10	5			ns	図 2.45、図 2.46
		スレーブ		0	20				
SSILRCK0/ SSIFS0 変化時からの出力遅延時間	スレーブ	t_{DTRW}	—	20	ns	図 2.47(注1)			
AUDIO_CLK	サイクル	t_{EXcyc}	20	—	ns	図 2.44			
	High レベル/Low レベル	t_{EXL}/t_{EXH}	0.4	0.6					

注 1. SSIE はスレーブモード送信用に 1 本の経路を備え、その経路により SSILRCK0/SSIFS0 端子からの信号入力が生信データの生成に使用され、生信データが SSITXD0 端子へ論理出力されます。




図 2.43 SSIE クロック入出力タイミング




図 2.44 クロック入力タイミング




図 2.45 SSICR.BCKP = 0 の場合の SSIE データ送受信タイミング




図 2.46 SSICR.BCKP = 1 の場合の SSIE データ送受信タイミング




図 2.47 SSILRCK0/SSIFS0 変化時からの SSIE データ出力遅延

2.3.13 SD/MMC ホストインタフェースタイミング

表 2.32 SD/MMC ホストインタフェース信号タイミング (n = 0, m = 0~7)

条件：PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。
クロックデューティ比は 50%です。

項目	シンボル	Min	Max	単位	測定条件
SDnCLK クロックサイクル	T _{SDCYC}	20	—	ns	図 2.48
SDnCLK クロック High レベルパルス幅	T _{SDWH}	6.5	—	ns	
SDnCLK クロック Low レベルパルス幅	T _{SDWL}	6.5	—	ns	
SDnCLK クロック立ち上がり時間	T _{SDLH}	—	3	ns	
SDnCLK クロック立ち下がり時間	T _{SDHL}	—	3	ns	
SDnCMD/SDnDATm 出力データ遅延	T _{SDODLY}	-7	4	ns	
SDnCMD/SDnDATm 入力データセットアップ	T _{SDIS}	4.5	—	ns	
SDnCMD/SDnDATm 入力データホールド	T _{SDIH}	1.5	—	ns	

注. 所属グループを示すため、“_A”や“_B”のように端子名の後ろに文字を付加した端子を使用してください。SD/MMC ホストインタフェースについては、電気的特性の AC タイミングを各グループで測定しています。




図 2.48 SD/MMC ホストインタフェース信号タイミング

2.3.14 ETHERC タイミング

表 2.33 ETHERC タイミング

条件: ETHERC (RMII): 以下の端子は、PmnPFS レジスタのポート駆動能力ビットで中駆動出力が選択されています: ET0_MDC、ET0_MDIO
その他の端子は、PmnPFS レジスタのポート駆動能力ビットで高駆動出力が選択されています。

項目	シンボル	Min	Max	単位	測定条件	
ETHERC (RMII)	REF50CK0 サイクル時間	T_{ck}	20	—	ns	図 2.49~図 2.52
	REF50CK0 周波数、Typ. 50 MHz	—	—	50 + 100 ppm	MHz	
	REF50CK0 デューティ	—	35	65	%	
	REF50CK0 立ち上がり/立ち下がり時間	$T_{ckr/ckf}$	0.5	3.5	ns	
	RMII_XXXX ^(注1) 出力遅延時間	T_{co}	2.5	12.0	ns	
	RMII_XXXX ^(注2) セットアップ時間	T_{su}	3	—	ns	
	RMII_XXXX ^(注2) ホールド時間	T_{hd}	1	—	ns	
	RMII_XXXX ^(注1) (注2)立ち上がり/立ち下がり時間	T_r/T_f	0.5	4	ns	
	ET0_WOL 出力遅延時間	t_{WOLd}	1	23.5	ns	図 2.53

注. 以下の端子は、所属グループを示すため、“_A”や“_B”のように端子名の後ろに文字を付加した端子を使用する必要があります。
ETHERC (RMII) ホストインタフェースについては、電気的特性の AC タイミングを各グループで測定しています。REF50CK0_A、RMII0_XXXX_A

注 1. RMII_TXD_EN、RMII_TXD1、RMII_TXD0

注 2. RMII_CRS_DV、RMII_RXD1、RMII_RXD0、RMII_RX_ER




図 2.49 REF50CK0、RMII の信号タイミング




図 2.50 RMII 送信タイミング




図 2.51 正常動作時の RMII 受信タイミング




図 2.52 エラー発生時の RMII 受信タイミング




図 2.53 RMII に対する WOL 出力タイミング

2.4 USB 特性

2.4.1 USBFS タイミング

表 2.34 ホストに限定した USBFS 低速特性 (USB_DP 端子および USB_DM 端子特性)

条件 : VCC = AVCC0 = VCC_USB = VBATT = 3.0~3.6 V、 $2.7 \leq VREFH0/VREFH \leq AVCC0$ 、USBCLK = 48 MHz

項目		シンボル	Min	Typ	Max	単位	測定条件
入力特性	入力 High レベル電圧	V_{IH}	2.0	—	—	V	—
	入力 Low レベル電圧	V_{IL}	—	—	0.8	V	—
	差動入力感度	V_{DI}	0.2	—	—	V	$ USB_DP - USB_DM $
	差動共通モードレンジ	V_{CM}	0.8	—	2.5	V	—
出力特性	出力 High レベル電圧	V_{OH}	2.8	—	3.6	V	$I_{OH} = -200 \mu A$
	出力 Low レベル電圧	V_{OL}	0.0	—	0.3	V	$I_{OL} = 2 mA$
	クロスオーバー電圧	V_{CRS}	1.3	—	2.0	V	図 2.54
	立ち上がり時間	t_{LR}	75	—	300	ns	
	立ち下がり時間	t_{LF}	75	—	300	ns	
	立ち上がり/立ち下がり時間比	t_{LR} / t_{LF}	80	—	125	%	t_{LR} / t_{LF}
プルアップ/ プルダウン特性	ホストコントローラモードにおける USB_DP、USB_DM のプルダウン抵抗	R_{pd}	14.25	—	24.80	k Ω	—




図 2.54 Low-speed モードにおける USB_DP、USB_DM の出力タイミング




図 2.55 Low-speed モードにおける測定回路

表 2.35 USBFS フルスピード特性 (USB_DP 端子および USB_DM 端子特性)

条件 : VCC = AVCC0 = VCC_USB = VBATT = 3.0~3.6 V、 $2.7 \leq VREFH0/VREFH \leq AVCC0$ 、USBCLK = 48 MHz

項目	シンボル	Min	Typ	Max	単位	測定条件	
入力特性	入力 High レベル電圧	V_{IH}	2.0	—	—	V	—
	入力 Low レベル電圧	V_{IL}	—	—	0.8	V	—
	差動入力感度	V_{DI}	0.2	—	—	V	$ USB_DP - USB_DM $
	差動共通モードレンジ	V_{CM}	0.8	—	2.5	V	—
出力特性	出力 High レベル電圧	V_{OH}	2.8	—	3.6	V	$I_{OH} = -200 \mu A$
	出力 Low レベル電圧	V_{OL}	0.0	—	0.3	V	$I_{OL} = 2 \text{ mA}$
	クロスオーバー電圧	V_{CRS}	1.3	—	2.0	V	図 2.56
	立ち上がり時間	t_{LR}	4	—	20	ns	
	立ち下がり時間	t_{LF}	4	—	20	ns	
	立ち上がり／立ち下がり時間比	t_{LR} / t_{LF}	90	—	111.11	%	t_{FR} / t_{FF}
	出力抵抗	Z_{DRV}	28	—	44	Ω	USBFS : $R_s = 27 \Omega$ 含む
プルアップ／プルダウン特性	デバイスコントローラモードにおける DM プルアップ抵抗	R_{pu}	0.900	—	1.575	k Ω	アイドル状態の間
			1.425	—	3.090	k Ω	送受信中
	ホストコントローラモードにおける USB_DP、USB_DM のプルダウン抵抗	R_{pd}	14.25	—	24.80	k Ω	—




図 2.56 フルスピードモードにおける USB_DP、USB_DM の出力タイミング




図 2.57 フルスピードモードにおける測定回路

表 2.36 USBFS 特性 (USB_DP 端子および USB_DM 端子特性)

条件 : VCC = AVCC0 = VCC_USB = VBATT = 3.0~3.6 V、 $2.7 \leq VREFH0/VREFH \leq AVCC0$ 、USBCLK = 48 MHz

項目		シンボル	Min	Typ	Max	単位	測定条件
バッテリーチャージング規格	D+シンク電流	I_{DP_SINK}	25	—	175	μA	—
	D-シンク電流	I_{DM_SINK}	25	—	175	μA	—
	DCD ソース電流	I_{DP_SRC}	7	—	13	μA	—
	データ検出電圧	V_{DAT_REF}	0.25	—	0.4	V	—
	D+ソース電圧	V_{DP_SRC}	0.5	—	0.7	V	出力電流 = 250 μA
	D-ソース電圧	V_{DM_SRC}	0.5	—	0.7	V	出力電流 = 250 μA

2.5 ADC12 特性

表 2.37 ユニット 0 の A/D 変換特性 (1/2)

条件 : PCLKC = 1~50 MHz

項目		Min	Typ	Max	単位	測定条件	
周波数		1	—	50	MHz	—	
アナログ入力容量		—	—	30	pF	—	
量子化誤差		—	± 0.5	—	LSB	—	
分解能		—	—	12	ビット	—	
高精度高速チャネル (AN000~AN005)	変換時間(注1) (PCLKC = 50 MHz で動作時)	許容信号源インピーダンス Max = 1k Ω	0.52 (0.26)(注2)	—	—	μs	サンプリング 13 ステート
		Max = 400 Ω	0.40 (0.14)(注2)	—	—	μs	サンプリング 7 ステート VCC = AVCC0 = 3.0~3.6 V $3.0 V \leq VREFH0 \leq AVCC0$
	オフセット誤差	—	± 1.0	± 2.5	LSB	—	
	フルスケール誤差	—	± 1.0	± 2.5	LSB	—	
	絶対精度	—	± 2.0	± 4.5	LSB	—	
	DNL 微分非直線性誤差	—	± 0.5	± 1.5	LSB	—	
	INL 積分非直線性誤差	—	± 1.0	± 2.5	LSB	—	

表 2.37 ユニット 0 の A/D 変換特性 (2/2)

条件 : PCLKC = 1~50 MHz

項目	Min	Typ	Max	単位	測定条件		
高精度通常速度チャンネル (AN006~AN008、AN012、 AN013)	変換時間(注1) (PCLKC = 50 MHz で動作時)	許容信号源インピーダンス Max = 1k Ω	0.92 (0.66)(注2)	—	—	μ s	サンプリング 33 ステート
	オフセット誤差	—	± 1.0	± 2.5	LSB	—	—
	フルスケール誤差	—	± 1.0	± 2.5	LSB	—	—
	絶対精度	—	± 2.0	± 4.5	LSB	—	—
	DNL 微分非直線性誤差	—	± 0.5	± 1.5	LSB	—	—
	INL 積分非直線性誤差	—	± 1.0	± 2.5	LSB	—	—

注. これらの規格値は、A/D 変換中に外部メモリアクセスを行わなかった場合の数値です。A/D 変換中にアクセスが発生した場合は、提示した範囲に数値が収まらない可能性があります。

12 ビット A/D コンバータ使用時は、PORT0 をデジタル出力として使用しないでください。

上記の特性は、AVCC0、AVSS0、VREFH0/VREFH、VREFL0、VREFL および 12 ビット A/D コンバータの入力電圧が安定しているときの特性です。

注 1. 変換時間にはサンプリング時間と比較時間が含まれます。測定条件には、サンプリングステート数が示されています。

注 2. () 内の値は、サンプリング時間を意味します。

表 2.38 A/D 内部基準電圧特性

項目	Min	Typ	Max	単位	測定条件
A/D 内部基準電圧	1.13	1.18	1.23	V	—
サンプリング時間	4.15	—	—	μ s	—




図 2.58 ADC12 特性用語の解説図

絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅 (1-LSB 幅) の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧 $V_{REFH0} = 3.072 \text{ V}$ の場合、1-LSB 幅は 0.75 mV になり、アナログ入力電圧には 0 mV 、 0.75 mV 、 1.5 mV が使用されます。 $\pm 5 \text{ LSB}$ の絶対精度とは、アナログ入力電圧が 6 mV の場合、理論的 A/D 変換特性から期待される出力コードが $0x008$ であっても、実際の A/D 変換結果は $0x003 \sim 0x00D$ の範囲になることを意味します。

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロにした場合の理想的な直線と実際の出力コードとの最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1-LSB 幅と、実際の出力コード幅との差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と実際の最後の出力コードとの差です。

2.6 DAC12 特性

表 2.39 D/A 変換特性

項目	Min	Typ	Max	単位	測定条件
分解能	—	—	12	ビット	—
出力アンプなし					
絶対精度	—	—	±24	LSB	負荷抵抗 2 MΩ
INL	—	±2.0	±8.0	LSB	負荷抵抗 2 MΩ
DNL	—	±1.0	±2.0	LSB	—
出カインピーダンス	—	8.5	—	kΩ	—
変換時間	—	—	3	μs	負荷抵抗 2 MΩ、負荷容量 20 pF
出力電圧範囲	0	—	VREFH	V	—
出力アンプあり					
INL	—	±2.0	±4.0	LSB	—
DNL	—	±1.0	±2.0	LSB	—
変換時間	—	—	4.0	μs	—
負荷抵抗	5	—	—	kΩ	—
負荷容量	—	—	50	pF	—
出力電圧範囲	0.2	—	VREFH - 0.2	V	—

2.7 OSC 停止検出特性

表 2.40 発振停止検出回路特性

項目	シンボル	Min	Typ	Max	単位	測定条件
検出時間	t_{dr}	—	—	1	ms	図 2.59




図 2.59 発振停止検出タイミング

2.8 POR/LVD 特性

表 2.41 パワーオンリセット回路、電圧検出回路の特性 (1)

項目		シンボル	Min	Typ	Max	単位	測定条件	
電圧検出レベル	パワーオンリセット (POR)	DPSBYCR.DEEP_CUT[1:0] = 00b または 01b	V _{POR}	2.5	2.6	2.7	V	図 2.60
		DPSBYCR.DEEP_CUT[1:0] = 11b		1.8	2.25	2.7		
	電圧検出回路 (LVD0)		V _{det0_1}	2.84	2.94	3.04		図 2.61
			V _{det0_2}	2.77	2.87	2.97		
			V _{det0_3}	2.70	2.80	2.90		
	電圧検出回路 (LVD1)		V _{det1_1}	2.89	2.99	3.09		図 2.62
			V _{det1_2}	2.82	2.92	3.02		
			V _{det1_3}	2.75	2.85	2.95		
	電圧検出回路 (LVD2)		V _{det2_1}	2.89	2.99	3.09		図 2.63
			V _{det2_2}	2.82	2.92	3.02		
			V _{det2_3}	2.75	2.85	2.95		
	内部リセット時間	パワーオンリセット時間	t _{POR}	—	4.5	—		ms
LVD0 リセット時間		t _{LVD0}	—	0.51	—	図 2.61		
LVD1 リセット時間		t _{LVD1}	—	0.38	—	図 2.62		
LVD2 リセット時間		t _{LVD2}	—	0.38	—	図 2.63		
最小 VCC 低下時間(注1)		t _{VOFF}	200	—	—	μs	図 2.60、図 2.61	
応答遅延時間		t _{det}	—	—	200	μs	図 2.61~図 2.63	
LVD 動作安定時間 (LVD 有効切り替え後)		t _{d(E-A)}	—	—	10	μs	図 2.62、図 2.63	
ヒステリシス幅 (LVD1、LVD2)		V _{LVH}	—	70	—	mV		

注 1. 最小 VCC 低下時間は、VCC が POR および LVD の電圧検出レベル V_{POR}、V_{det0}、V_{det1} および V_{det2} の最小値を下回っている時間です。




図 2.60 パワーオンリセットタイミング




図 2.61 電圧検出回路タイミング (V_{det0})




図 2.62 電圧検出回路タイミング (V_{det1})




図 2.63 電圧検出回路タイミング (V_{det2})

2.9 VBATT 特性

表 2.42 バッテリバックアップ機能特性

条件 : $VCC = AVCC0 = VCC_USB = 2.7 \sim 3.6 V$ 、 $2.7 \leq VREFH0/VREFH \leq AVCC0$ 、 $VBATT = 1.65 \sim 3.6 V$ (注1)

項目	シンボル	Min	Typ	Max	単位	測定条件
バッテリバックアップ切り替え電圧レベル	$V_{DETBATT}$	2.50	2.60	2.70	V	図 2.64
VCC 電圧低下による電源切り替え時の VBATT 下限電圧	V_{BATTsw}	2.70	—	—	V	
電源切り替え開始時 VCC オフ期間	$t_{VOFFBATT}$	200	—	—	μs	
VBATT 低電圧検出レベル	$V_{battdet}$	1.8	1.9	2.0	V	図 2.65
最小 VBATT 低下時間	$t_{BATTOFF}$	200	—	—	μs	
応答遅延時間	$t_{BATTdet}$	—	—	200	μs	
VBATT 監視動作安定化時間 ($VBATTMNSLR.VBATTMNSEL$ を 1 に変更後)	$t_{d(E-A)}$	—	—	20	μs	
VBATT 電流増加 ($VBATTMNSLR.VBATTMNSEL = 0$ の場合と $VBATTMNSLR.VBATTMNSEL = 1$ の場合の比較)	$I_{VBATTSEL}$	—	140	350	nA	

注. 電源切り替え開始時 VCC オフ期間は、VCC がバッテリバックアップ切り替え電圧レベル $V_{DETBATT}$ の min 値を下回っている時間です。

注 1. 低 CL 水晶発振子は $VBATT = 1.8 V$ 未満では使用できません。




図 2.64 バッテリバックアップ機能特性




図 2.65 バッテリバックアップ機能特性

2.10 フラッシュメモリ特性

2.10.1 コードフラッシュメモリ特性

表 2.43 コードフラッシュメモリ特性 (1/2)

条件：プログラム/イレース：FCLK = 4~50 MHz
読み出し：FCLK ≤ 50 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 50 MHz			単位	測定条件
		Min	Typ(注6)	Max	Min	Typ(注6)	Max		
プログラム時間 N _{PEC} ≤ 100 回	128 バイト	t _{P128}	—	0.75	13.2	—	0.34	6.0	ms
	8 KB	t _{P8K}	—	49	176	—	22	80	ms
	32 KB	t _{P32K}	—	194	704	—	88	320	ms
プログラム時間 N _{PEC} > 100 回	128 バイト	t _{P128}	—	0.91	15.8	—	0.41	7.2	ms
	8 KB	t _{P8K}	—	60	212	—	27	96	ms
	32 KB	t _{P32K}	—	234	848	—	106	384	ms
イレース時間 N _{PEC} ≤ 100 回	8 KB	t _{E8K}	—	78	216	—	43	120	ms
	32 KB	t _{E32K}	—	283	864	—	157	480	ms
イレース時間 N _{PEC} > 100 回	8 KB	t _{E8K}	—	94	260	—	52	144	ms
	32 KB	t _{E32K}	—	341	1040	—	189	576	ms
再プログラム/イレースサイクル(注4)	N _{PEC}	10000(注1)	—	—	10000(注1)	—	—	回	

表 2.43 コードフラッシュメモリ特性 (2/2)

条件：プログラム/イレース：FCLK = 4~50 MHz

読み出し：FCLK ≤ 50 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 50 MHz			単位	測定条件
		Min	Typ ^(注6)	Max	Min	Typ ^(注6)	Max		
プログラム中のサスペンド遅延時間	t _{SPD}	—	—	264	—	—	120	μs	
プログラムレジューム時間	t _{PRT}	—	—	110	—	—	50	μs	
サスペンド優先モードにおけるイレース中の1回目のサスペンド遅延時間	t _{SESD1}	—	—	216	—	—	120	μs	
サスペンド優先モードにおけるイレース中の2回目のサスペンド遅延時間	t _{SESD2}	—	—	1.7	—	—	1.7	ms	
イレース優先モードにおけるイレース中のサスペンド遅延時間	t _{SEED}	—	—	1.7	—	—	1.7	ms	
サスペンド優先モードにおけるイレース中の1回目のイレースレジューム時間 ^(注5)	t _{REST1}	—	—	1.7	—	—	1.7	ms	
サスペンド優先モードにおけるイレース中の2回目のイレースレジューム時間	t _{REST2}	—	—	144	—	—	80	μs	
イレース優先モードにおけるイレース中のイレースレジューム時間	t _{REET}	—	—	144	—	—	80	μs	
強制停止コマンド	t _{FD}	—	—	32	—	—	20	μs	
データ保持時間 ^(注2)	t _{DRP}	10 ^(注2) (注3)	—	—	10 ^(注2) (注3)	—	—	年	Ta = +85°C
		30 ^(注2) (注3)	—	—	30 ^(注2) (注3)	—	—		

注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は1~最小値です。

注 2. 書き換えが仕様範囲内で行われたときの特性の min 値です。

注 3. 信頼性試験から得られた結果です。

注 4. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 10,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、8 KB のブロックについて、それぞれ異なる番地に 128 バイト書き込みを 64 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。

注 5. レジューム時間には、サスペンド時に中断されたイレースパルス (最大 1 フルパルス) を再印加する時間が含まれます。

注 6. VCC = 3.3 V および室温における基準値




図 2.66 フラッシュメモリのプログラム/イレースのサスペンドタイミングと強制停止タイミング

2.10.2 データフラッシュメモリ特性

表 2.44 データフラッシュメモリ特性 (1/2)

条件：プログラム/イレース：FCLK = 4~50 MHz
読み出し：FCLK ≤ 50 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 50 MHz			単位	測定条件
		Min	Typ(注6)	Max	Min	Typ(注6)	Max		
プログラム時間	4 バイト	t _{DP4}	—	0.36	3.8	—	0.16	1.7	ms
	8 バイト	t _{DP8}	—	0.38	4.0	—	0.17	1.8	
	16 バイト	t _{DP16}	—	0.42	4.5	—	0.19	2.0	
イレース時間	64 バイト	t _{DE64}	—	3.1	18	—	1.7	10	ms
	128 バイト	t _{DE128}	—	4.7	27	—	2.6	15	
	256 バイト	t _{DE256}	—	8.9	50	—	4.9	28	
ブランクチェック時間	4 バイト	t _{DBC4}	—	—	84	—	—	30	μs
再プログラム/イレースサイクル(注1)	N _{DPEC}	125000(注2)	—	—	125000(注2)	—	—	—	—
プログラム中のサスペンド遅延時間	4 バイト	t _{DSPD}	—	—	264	—	—	120	μs
	8 バイト		—	—	264	—	—	120	
	16 バイト		—	—	264	—	—	120	
プログラムレジューム時間		t _{DPRT}	—	—	110	—	—	50	μs
サスペンド優先モードにおけるイレース中の 1 回目のサスペンド遅延時間	64 バイト	t _{DSESD1}	—	—	216	—	—	120	μs
	128 バイト		—	—	216	—	—	120	
	256 バイト		—	—	216	—	—	120	

表 2.44 データフラッシュメモリ特性 (2/2)

条件：プログラム/イレース：FCLK = 4~50 MHz
読み出し：FCLK ≤ 50 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 50 MHz			単位	測定条件
		Min	Typ ^(注6)	Max	Min	Typ ^(注6)	Max		
サスペンド優先モードにおけるイレース中の2回目のサスペンド遅延時間	64 バイト	t _{DSESD2}	—	—	300	—	—	300	μs
	128 バイト	—	—	390	—	—	390		
	256 バイト	—	—	570	—	—	570		
イレース優先モードにおけるイレース中のサスペンド遅延時間	64 バイト	t _{DSEED}	—	—	300	—	—	300	μs
	128 バイト	—	—	390	—	—	390		
	256 バイト	—	—	570	—	—	570		
サスペンド優先モードにおけるイレース中の1回目のイレースレジューム時間 ^(注5)	t _{DREST1}	—	—	300	—	—	300	μs	
サスペンド優先モードにおけるイレース中の2回目のイレースレジューム時間	t _{DREST2}	—	—	126	—	—	70	μs	
イレース優先モードにおけるイレース中のイレースレジューム時間	t _{DREET}	—	—	126	—	—	70	μs	
強制停止コマンド	t _{FD}	—	—	32	—	—	20	μs	
データ保持時間 ^(注3)	t _{DRP}	10 ^(注3) (注4)	—	—	10 ^(注3) (注4)	—	—	年	Ta = +85 °C
		30 ^(注3) (注4)	—	—	30 ^(注3) (注4)	—	—		

- 注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 125,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、64 バイトのブロックについて、それぞれ異なるアドレスに 4 バイト書き込みを 16 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。上書きはしないでください。
- 注 2. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1~最小値です。
- 注 3. 書き換えが仕様範囲内で行われたときの特性の最小値です。
- 注 4. この結果は信頼性試験から得られたものです。
- 注 5. レジューム時間には、サスペンド時に中断されたイレースパルス（最大 1 フルパルス）を再印加する時間が含まれます。
- 注 6. VCC = 3.3 V および室温における基準値

2.10.3 オプション設定メモリ特性

表 2.45 オプション設定メモリ特性

条件：プログラム：FCLK = 4~50 MHz
読み出し：FCLK ≤ 50 MHz

項目	シンボル	FCLK = 4 MHz			20 MHz ≤ FCLK ≤ 50 MHz			単位	測定条件
		Min	Typ ^(注4)	Max	Min	Typ ^(注4)	Max		
プログラム時間 N _{OPC} ≤ 100 回	t _{OP}	—	83	309	—	45	162	ms	
プログラム時間 N _{OPC} > 100 回	t _{OP}	—	100	371	—	55	195	ms	
再プログラムサイクル	N _{OPC}	20000 (注1)	—	—	20000 (注1)	—	—	回	
データ保持時間 ^(注2)	t _{DRP}	10 ^(注2) (注3)	—	—	10 ^(注2) (注3)	—	—	年	Ta = +85 °C
		30 ^(注2) (注3)	—	—	30 ^(注2) (注3)	—	—		

- 注 1. 再プログラム後の、すべての特性を保証する最小回数です。保証範囲は 1~最小値です。
- 注 2. 書き換えが仕様範囲内で行われたときの特性の min 値です。
- 注 3. 信頼性試験から得られた結果です。
- 注 4. VCC = 3.3 V および室温における基準値

2.11 バウンダリスキャン

表 2.46 バウンダリスキャン特性

項目	シンボル	Min	Typ	Max	単位	測定条件
TCK クロックサイクル時間	t_{TCKcyc}	100	—	—	ns	図 2.67
TCK クロック High レベルパルス幅	t_{TCKH}	45	—	—	ns	
TCK クロック Low レベルパルス幅	t_{TCKL}	45	—	—	ns	
TCK クロック立ち上がり時間	t_{TCKr}	—	—	5	ns	
TCK クロック立ち下がり時間	t_{TCKf}	—	—	5	ns	
TMS セットアップ時間	t_{TMSS}	20	—	—	ns	図 2.68
TMS ホールド時間	t_{TMSH}	20	—	—	ns	
TDI セットアップ時間	t_{TDIS}	20	—	—	ns	
TDI ホールド時間	t_{TDIH}	20	—	—	ns	
TDO データ遅延時間	t_{TDOD}	—	—	40	ns	図 2.69
バウンダリスキャン回路起動時間(注1)	T_{BSSTUP}	t_{RESWP}	—	—	—	

注 1. パワーオンリセットが無効になるまで、バウンダリスキャンは機能しません。




図 2.67 バウンダリスキャン TCK タイミング




図 2.68 バウンダリスキャン入出力タイミング




図 2.69 バウンダリスキャン回路起動タイミング

2.12 ジョイントテストアクショングループ (JTAG)

表 2.47 JTAG

項目	シンボル	Min	Typ	Max	単位	測定条件
TCK クロックサイクル時間	t_{TCKcyc}	40	—	—	ns	図 2.70
TCK クロック High レベルパルス幅	t_{TCKH}	15	—	—	ns	
TCK クロック Low レベルパルス幅	t_{TCKL}	15	—	—	ns	
TCK クロック立ち上がり時間	t_{TCKr}	—	—	5	ns	
TCK クロック立ち下がり時間	t_{TCKf}	—	—	5	ns	
TMS セットアップ時間	t_{TMSS}	8	—	—	ns	図 2.71
TMS ホールド時間	t_{TMSH}	8	—	—	ns	
TDI セットアップ時間	t_{TDIS}	8	—	—	ns	
TDI ホールド時間	t_{TDIH}	8	—	—	ns	
TDO データ遅延時間	t_{TDOD}	—	—	20	ns	




図 2.70 JTAG TCK タイミング




図 2.71 JTAG 入出カタイミング

2.13 シリアルワイヤデバッグ (SWD)

表 2.48 SWD

項目	シンボル	Min	Typ	Max	単位	測定条件
SWCLK クロックサイクル時間	$t_{SWCLKcyc}$	40	—	—	ns	図 2.72
SWCLK クロック High レベルパルス幅	t_{SWCLKH}	15	—	—	ns	
SWCLK クロック Low レベルパルス幅	t_{SWCLKL}	15	—	—	ns	
SWCLK クロック立ち上がり時間	t_{SWCKr}	—	—	5	ns	
SWCLK クロック立ち下がり時間	t_{SWCKf}	—	—	5	ns	
SWDIO セットアップ時間	t_{SWDS}	8	—	—	ns	図 2.73
SWDIO ホールド時間	t_{SWDH}	8	—	—	ns	
SWDIO データ遅延時間	t_{SWDD}	2	—	28	ns	




図 2.72 SWD SWCLK タイミング




図 2.73 SWD 入出力タイミング

2.14 エンベデッドトレースマクロインタフェース (ETM)

表 2.49 ETM (1/2)

条件：PmnPFS レジスタのポート駆動能力ビットで高速高駆動出力が選択されていること。

項目	シンボル	Min	Typ	Max	単位	測定条件
TCLK クロックサイクル時間	$t_{TCLKcyc}$	20	—	—	ns	図 2.74
TCLK クロック High レベルパルス幅	t_{TCLKH}	9	—	—	ns	
TCLK クロック Low レベルパルス幅	t_{TCLKL}	9	—	—	ns	
TCLK クロック立ち上がり時間	t_{TCLKr}	—	—	1	ns	
TCLK クロック立ち下がり時間	t_{TCLKf}	—	—	1	ns	

表 2.49 ETM (2/2)

条件：PmnPFS レジスタのポート駆動能力ビットで高速高駆動出力が選択されていること。

項目	シンボル	Min	Typ	Max	単位	測定条件
TDATA[3:0]出力セットアップ時間	t_{TRDS}	2.5	—	—	ns	図 2.75
TDATA[3:0]出力ホールド時間	t_{TRDH}	1.5	—	—	ns	




図 2.74 ETM TCLK タイミング




図 2.75 ETM 出力タイミング

付録 1. 各プロセスモードのポート状態

機能	端子機能	リセット	ソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード	ディープソフトウェアスタンバイモード解除後（スタートアップモードに復帰）	
					IOKEEP = 0	IOKEEP = 1(注1)
モード	MD	プルアップ	Keep-O	Keep	Hi-Z	Keep
JTAG	TCK/TMS/TDI	プルアップ	Keep-O	Keep	Hi-Z	Keep
	TDO	出力	Keep-O	Keep	TDO 出力	Keep
IRQ	IRQx	Hi-Z	Keep-O(注2)	Keep	Hi-Z	Keep
	IRQx-DS	Hi-Z	Keep-O(注2)	Keep(注3)	Hi-Z	Keep
AGT	AGTIO _n	Hi-Z	Keep-O(注2)	Keep	Hi-Z	Keep
	AGTIO _n (n = 1, 3)	Hi-Z	Keep-O(注2)	Keep(注3)	Hi-Z	Keep
SCI	RXD0	Hi-Z	Keep-O(注2)	Keep	Hi-Z	Keep
IIC	SCL _n /SDA _n	Hi-Z	Keep-O(注2)	Keep	Hi-Z	Keep
USBFS	USB_OVRCUR _x	Hi-Z	Keep-O(注2)	Keep	Hi-Z	Keep
	USB_OVRCUR _x -DS/ USB_VBUS	Hi-Z	Keep-O(注2)	Keep(注3)	Hi-Z	Keep
	USB_DP/USB_DM	Hi-Z	Keep-O(注4)	Keep(注3)	Hi-Z	Keep
RTC	RTCIC _x	Hi-Z	Keep-O(注2)	Keep(注3)	Hi-Z	Keep
	RTCCOUT	Hi-Z	[RTCCOUT 選択] RTCCOUT 出力	Keep	Hi-Z	Keep
CLKOUT	CLKOUT	Hi-Z	[CLKOUT 選択] CLKOUT 出力	Keep	Hi-Z	Keep
DAC	DAn	Hi-Z	[DAn 出力 (DAOE = 1)] D/A 出力保持	Keep	Hi-Z	Keep
その他	—	Hi-Z	Keep-O	Keep	Hi-Z	Keep

注. H : High レベル

L : Low レベル

Hi-Z : ハイインピーダンス

Keep-O : 出力端子は前の値を保持します。入力端子はハイインピーダンスになります。

Keep : ソフトウェアスタンバイモード期間中、端子状態は保持されます。

注 1. DPSBYCR.IOKEEP ビットが 0 になるまで、I/O ポートの状態が保持されます。

注 2. 端子が外部割り込み端子として使用され、ソフトウェアスタンバイのキャンセル要因に指定されている場合、入力が許可されます。

注 3. 端子がディープソフトウェアスタンバイのキャンセル要因に指定された場合、入力が許可されます。

注 4. 入力端子として使用されている端子への入力は許可されています。

付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、弊社のウェブサイトの「パッケージ」を参照してください。







図 A2.1 LQFP 100 ピン

JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP64-10x10-0.50	PLQP0064KB-C	—	0.3

Unit: mm



NOTE)



1. DIMENSIONS **1" AND **2" DO NOT INCLUDE MOLD FLASH.
2. DIMENSION **3" DOES NOT INCLUDE TRIM OFFSET.
3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.

Reference Symbol	Dimensions in millimeters		
	Min	Nom	Max
D	9.9	10.0	10.1
E	9.9	10.0	10.1
A ₂	—	1.4	—
H _D	11.8	12.0	12.2
H _E	11.8	12.0	12.2
A	—	—	1.7
A ₁	0.05	—	0.15
b _p	0.15	0.20	0.27
c	0.09	—	0.20
θ	0°	3.5°	8°
e	—	0.5	—
x	—	—	0.08
y	—	—	0.08
L _p	0.45	0.6	0.75
L ₁	—	1.0	—

© 2015 Renesas Electronics Corporation. All rights reserved.

☒ A2.2 LQFP 64 ピン

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-HWQFN048-7x7-0.50	PWQN0048KC-A	0.13 g



Reference Symbol	Dimension in Millimeters		
	Min.	Nom.	Max.
A	—	—	0.80
A ₁	0.00	0.02	0.05
A ₃	0.203 REF.		
b	0.20	0.25	0.30
D	7.00 BSC		
E	7.00 BSC		
e	0.50 BSC		
L	0.30	0.40	0.50
K	0.20	—	—
D ₂	5.25	5.30	5.35
E ₂	5.25	5.30	5.35
aaa	0.15		
bbb	0.10		
ccc	0.10		
ddd	0.05		
eee	0.08		
fff	0.10		

図 A2.3 QFN 48 ピン

付録 3. I/O レジスタ

この付録では、I/O レジスタアドレス、アクセスサイクルについて機能ごとに説明します。

3.1 周辺機能のベースアドレス

本マニュアルに記載の周辺機能のベースアドレスは下記のとおりです。表 A3.1 に、各周辺機能の名前、説明、ベースアドレスを示します。

表 A3.1 周辺機能のベースアドレス (1/2)

名称	内容	ベースアドレス
RMPU	ルネサスメモリプロテクションユニット	0x4000_0000
TZF	TrustZone フィルタ	0x4000_0E00
SRAM	SRAM 制御	0x4000_2000
バス	バス制御	0x4000_3000
DMAC0	ダイレクトメモリアクセスコントローラ 0	0x4000_5000
DMAC1	ダイレクトメモリアクセスコントローラ 1	0x4000_5040
DMAC2	ダイレクトメモリアクセスコントローラ 2	0x4000_5080
DMAC3	ダイレクトメモリアクセスコントローラ 3	0x4000_50C0
DMAC4	ダイレクトメモリアクセスコントローラ 4	0x4000_5100
DMAC5	ダイレクトメモリアクセスコントローラ 5	0x4000_5140
DMAC6	ダイレクトメモリアクセスコントローラ 6	0x4000_5180
DMAC7	ダイレクトメモリアクセスコントローラ 7	0x4000_51C0
DMA	DMAC モジュール起動	0x4000_5200
DTC	データトランスファコントローラ	0x4000_5400
ICU	割り込みコントローラ	0x4000_6000
CACHE	CACHE	0x4000_7000
CPSCU	CPU システムセキュリティコントロールユニット	0x4000_8000
DBG	デバッグ機能	0x400_1B000
FCACHE	フラッシュキャッシュ	0x400_1C100
SYSC	システム制御	0x4001_E000
PORT0	ポート 0 コントロールレジスタ	0x4008_0000
PORT1	ポート 1 コントロールレジスタ	0x4008_0020
PORT2	ポート 2 コントロールレジスタ	0x4008_0040
PORT3	ポート 3 コントロールレジスタ	0x4008_0060
PORT4	ポート 4 コントロールレジスタ	0x4008_0080
PORT5	ポート 5 コントロールレジスタ	0x4008_00A0
PORT6	ポート 6 コントロールレジスタ	0x4008_00C0
PORT7	ポート 7 コントロールレジスタ	0x4008_00E0
PFS	Pmn 端子機能コントロールレジスタ	0x4008_0800
ELC	イベントリンクコントローラ	0x4008_2000
RTC	リアルタイムクロック	0x4008_3000
IWDT	独立ウォッチドッグタイマ	0x4008_3200
WDT	ウォッチドッグタイマ	0x4008_3400
CAC	クロック周波数精度測定回路	0x4008_3600
MSTP	モジュールストップコントロール A、B、C、D	0x4008_4000

表 A3.1 周辺機能のベースアドレス (2/2)

名称	内容	ベースアドレス
POEG	GPT 用ポートアウトプットイネーブルモジュール	0x4008_A000
USBFS	USB 2.0 FS モジュール	0x4009_0000
SDHI0	SD ホストインタフェース 0	0x4009_2000
SSIE0	拡張シリアルサウンドインタフェース (SSIE)	0x4009_D000
IIC0	I ² C0	0x4009_F000
IIC0WU	Inter-Integrated Circuit 0 ウェイクアップユニット	0x4009_F014
IIC1	I ² C1	0x4009_F100
CAN0	CAN0 モジュール	0x400A_8000
PSCU	ペリフェラルセキュリティコントロールユニット	0x400E_0000
AGT0	低消費電力非同期汎用タイマ 0	0x400E_8000
AGT1	低消費電力非同期汎用タイマ 1	0x400E_8100
AGT2	低消費電力非同期汎用タイマ 2	0x400E_8200
AGT3	低消費電力非同期汎用タイマ 3	0x400E_8300
AGT4	低消費電力非同期汎用タイマ 4	0x400E_8400
AGT5	低消費電力非同期汎用タイマ 5	0x400E_8500
CRC	CRC 演算器	0x4010_8000
DOC	データ演算回路	0x4010_9000
EDMAC0	イーサネットコントローラチャンネル 0 用 DMA コントローラ	0x4011_4000
ETHERC0	イーサネットコントローラチャンネル 0	0x4011_4100
SCI0	シリアルコミュニケーションインタフェース 0	0x4011_8000
SCI1	シリアルコミュニケーションインタフェース 1	0x4011_8100
SCI2	シリアルコミュニケーションインタフェース 2	0x4011_8200
SCI3	シリアルコミュニケーションインタフェース 3	0x4011_8300
SCI4	シリアルコミュニケーションインタフェース 4	0x4011_8400
SCI9	シリアルコミュニケーションインタフェース 9	0x4011_8900
SPI0	シリアルペリフェラルインタフェース 0	0x4011_A000
SPI1	シリアルペリフェラルインタフェース 1	0x4011_A100
SCE9	セキュア暗号エンジン	0x4016_1000
GPT321	32 ビット汎用 PWM タイマ 1	0x4016_9100
GPT322	32 ビット汎用 PWM タイマ 2	0x4016_9200
GPT164	16 ビット汎用 PWM タイマ 4	0x4016_9400
GPT165	16 ビット汎用 PWM タイマ 5	0x4016_9500
GPT166	16 ビット汎用 PWM タイマ 6	0x4016_9600
GPT167	16 ビット汎用 PWM タイマ 7	0x4016_9700
ADC120	12 ビット A/D コンバータ 0	0x4017_0000
DAC12	12 ビット D/A コンバータ	0x4017_1000
FLAD	データフラッシュ	0x407F_C000
FACI	フラッシュアプリケーションコマンドインタフェース	0x407F_E000
QSPI	クワッドシリアルペリフェラルインタフェース	0x6400_0000

注. 名前 = 周辺機能の名前
 内容 = 周辺機能
 ベースアドレス = 最下位の予約アドレスまたは周辺機能が使用するアドレス

3.2 アクセスサイクル

本項では、本マニュアルに記載の I/O レジスタのアクセスサイクル情報を示します。

- レジスタは対応するモジュールごとにグループ化されています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O 領域では、レジスタに割り当てられていない予約アドレスにアクセスしないでください。アクセスした場合、動作は保証されません。
- I/O アクセスサイクル数は、内部周辺バスのバスサイクル、分周クロック同期化サイクル、および各モジュールのウェイトサイクルによって異なります。分周クロック同期化サイクルは、ICLK と PCLK 間の周波数比によって異なります。
- ICLK 周波数と PCLK 周波数が等しいとき、分周クロック同期化サイクル数は常に一定です。
- ICLK 周波数が PCLK 周波数より大きいとき、分周クロック同期化サイクル数に少なくとも 1PCLK サイクル追加されます。
- 書き込みアクセスのサイクル数は、非バッファラブル書き込みアクセスにより得られるサイクル数を示します。

注. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、DMAC や DTC のような他のバスマスタのバスアクセスと競合せずに実行された場合のサイクル数です。

表 A3.2 アクセスサイクル (1/3)

周辺機能	アドレス		アクセスサイクル数				サイクルの単位	関連機能
			ICLK = PCLK		ICLK > PCLK(注1)			
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
RMPU, TZF, SRAM, BUS, DMACn, DMA, DTC, ICU	0x4000_0000	0x4000_6FFF	4	3	4	3	ICLK	ルネサスメモリプロテクションユニット、TrustZone フィルタ、SRAM コントロール、バスコントロール、ダイレクトメモリアクセスコントローラ n、DMAC モジュール起動、DTC コントロールレジスタ、割り込みコントローラ
CACHE	0x4000_7000	0x4000_7FFF	3	5	3	5	ICLK	CACHE
CPSCU, DBG, FCACHE	0x4000_8000	0x4001_CFFF	4	3	4	3	ICLK	CPU システムセキュリティコントロールユニット、デバッグ機能、フラッシュキャッシュ
SYSC	0x4001_E000	0x4001_E3FF	5	4	5	4	ICLK	システム制御
SYSC	0x4001_E400	0x4001_E5FF	9	8	5~8	5~8	PCLKB	システム制御
PORTn, PFS	0x4008_0000	0x4008_0FFF	5	4	2~5	2~4	PCLKB	ポート n コントロールレジスタ、Pmn 端子機能コントロールレジスタ
ELC, RTC, IWD, WDT, CAC	0x4008_2000	0x4008_3FFF	5	4	3~5	2~4	PCLKB	イベントリンクコントローラ、リアルタイムクロック、独立ウォッチドッグタイマ、ウォッチドッグタイマ、クロック周波数精度測定回路
MSTP	0x4008_4000	0x4008_4FFF	5	4	2~5	2~4	PCLKB	モジュールストップコントロール
POEG	0x4008_A000	0x4008_AFFF	5	4	3~5	2~4	PCLKB	GPT 用ポートアウトブッティネーブルモジュール
USBFS	0x4009_0000	0x4009_03FF	6	5	3~6	3~5	PCLKB	USB 2.0 FS モジュール

表 A3.2 アクセスサイクル (2/3)

周辺機能	アドレス		アクセスサイクル数				サイクルの単位	関連機能
			ICLK = PCLK		ICLK > PCLK(注1)			
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
USBFS	0x4009_0400	0x4009_04FF	4	3	1~4	1~3	PCLKB	USB 2.0 FS モジュール
SDHI0, SSIE0, IICn, IIC0WU	0x4009_2000	0x4009_FFFF	5	4	2~5	2~4	PCLKB	SD ホストインタフェース 0、拡張シリアルサウンドインタフェース、Inter-Integrated Circuit n、Inter-Integrated Circuit 0 ウェイクアップユニット
CANn	0x400A_8000	0x400A_9FFF	5	4	2~5	2~4	PCLKB	CANn モジュール
PSCU	0x400E_0000	0x400E_0FFF	5	4	2~5	2~4	PCLKB	ペリフェラルセキュリティコントロールユニット
AGTn	0x400E_8000	0x400E_8FFF	7	4	5~7	2~4	PCLKB	低消費電力非同期汎用タイマ n
CRC, DOC	0x4010_8000	0x4010_9FFF	5	4	2~5	2~4	PCLKA	CRC 演算器、データ演算回路
EDMAC0	0x4011_4000	0x4011_40FF	6	5	3~6	3~5	PCLKA	イーサネットコントローラチャンネル 0 用 DMA コントローラ
ETHERC0	0x4011_4100	0x4011_4FFF	15	14	12~15	12~14	PCLKA	イーサネットコントローラチャンネル 0
SCI n	0x4011_8000	0x4011_8FFF	5(注2)	4(注2)	2~5(注2)	2~4(注2)	PCLKA	シリアルコミュニケーションインタフェース n
SPI n	0x4011_A000	0x4011_AFFF	5(注3)	4(注3)	2~5(注3)	2~4(注3)	PCLKA	シリアルペリフェラルインタフェース n
SCE9	0x4016_1000	0x4016_1FFF	6	4	3~6	2~4	PCLKA	セキュア暗号エンジン
GPT32n, GPT16n, GPT_OPS	0x4016_9000	0x4016_9FFF	7	4	4~7	2~4	PCLKA	32 ビット汎用 PWM タイマ n、16 ビット汎用 PWM タイマ n、出力相切り替えコントローラ
ADC12n, DAC12	0x4017_0000	0x4017_2FFF	5	4	2~5	2~4	PCLKA	12 ビット A/D コンバータ n、12 ビット D/A コンバータ
QSPI	0x6400_0000	0x6400_000F	5	14~(注4)	2~5	14~(注4)	PCLKA	クワッドシリアルペリフェラルインタフェース
QSPI	0x6400_0010	0x6400_0013	25~(注4)	6~(注4)	25~(注4)	5~(注4)	PCLKA	クワッドシリアルペリフェラルインタフェース
QSPI	0x6400_0014	0x6400_0037	5	14~(注4)	2~5	14~(注4)	PCLKA	クワッドシリアルペリフェラルインタフェース
QSPI	0x6400_0804	0x6400_0807	4	3	1~4	1~3	PCLKA	クワッドシリアルペリフェラルインタフェース

表 A3.2 アクセスサイクル (3/3)

周辺機能	アドレス		アクセスサイクル数				サイクルの単位	関連機能
			ICLK = FCLK		ICLK > FCLK(注1)			
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
FLAD, FACL	0x407F_C000	0x407F_EFFF	5	4	2~5	2~4	FCLK	データフラッシュ、フラッシュアプリケーションコマンドインタフェース

- 注 1. PCLK サイクル数が整数ではない（たとえば 1.5）場合、最小値は小数点以下を切り捨て、最大値は小数点以下を切り上げます。（たとえば、1.5~2.5 は 1~3）
- 注 2. 16 ビットレジスタ（FTDRHL、FRDRHL、FCR、FDR、LSR、および CDR）にアクセスを行う場合は、表 A3.2 に記載の値よりも 2 サイクル分多いアクセスサイクルとなります。8 ビットレジスタ（FTDRH、FTDRL、FRDRH、および FRDRL）にアクセスを行う場合は、表 A3.2 に記載のアクセスサイクルとなります。
- 注 3. 32 ビットレジスタ（SPDR）にアクセスを行う場合は、表 A3.2 に記載の値よりも 2 サイクル分多いアクセスサイクルとなります。8 ビットまたは 16 ビットレジスタ（SPDR_HA）にアクセスを行う場合は、表 A3.2 に記載のアクセスサイクルとなります。
- 注 4. アクセスサイクルは、QSPI バスサイクルによって異なります。

付録 4. 関連文書

コンポーネント	ドキュメントの種類	説明
マイクロコントローラ	データシート	MCU の特長、概要、および電気的特性
	ユーザーズマニュアル：ハードウェア	MCU の仕様（ピン配置、メモリマップ、周辺機能、電気的特性、タイミング図）と動作説明
	アプリケーションノート	テクニカルノート、ボード設計ガイドライン、およびソフトウェア移行情報
	テクニカルアップデート (TU)	制限および正誤表などの、製品の仕様に関する速報
ソフトウェア	ユーザーズマニュアル：ソフトウェア	コマンドセット、API リファレンスおよびプログラミング情報
	アプリケーションノート	組み込みソフトウェアアプリケーションを開発するためのプロジェクトファイル、ソフトウェアプログラミングのガイドライン、および応用例
ツール&キット、ソリューション	ユーザーズマニュアル：開発ツール	ソフトウェアパッケージ、開発キット、スターターキット、プロモーションキット、製品事例、および応用例を使って組み込みソフトウェアアプリケーションを開発するためのユーザーズマニュアルおよびクイックスタートガイド
	クイックスタートガイド	
	アプリケーションノート	組み込みソフトウェアアプリケーションを開発するためのプロジェクトファイル、ソフトウェアプログラミングのガイドライン、および応用例

改訂履歴

Revision 1.00 — 2021 年 9 月 23 日

初版発行

Revision 1.10 — 2022 年 2 月 4 日

1. 概要：

- 1.1 機能の概要に序文を追加
- 表 1.7 タイマの GPT 機能の説明からブラシレス DC モーターに関する文を削除
- 1.1 機能の概要に表 1.11 I/O ポートを追加
- 図 1.1 ブロック図の注 1 を修正
- 表 1.13 機能の比較で IIC の行を修正
- 表 1.13 機能の比較に I/O ポートの行を追加
- 表 1.13 機能の比較の注 2 を修正
- 表 1.15 端子一覧を修正

Revision 1.30 — 2025 年 6 月 20 日

1. 概要：

- 図 1.2 型名の読み方を更新
- 表 1.14 機能の比較を更新

Revision 1.40 — 2026 年 5 月 29 日

内容の変更なし。文書管理のために Revision を更新

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れしないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違えば製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含まれます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。