

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。  
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット  
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）  
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

## 1. 概要

### 1.1 特長

R8C/33Aグループは、R8C CPUコアを搭載したシングルチップマイクロコンピュータです。R8C CPUコアは、高機能命令を持ちながら高い命令効率を持ち、1Mバイトのアドレス空間と、命令を高速に実行する能力を備え、さらに、乗算器があるため高速な演算処理が可能です。

消費電力が小さい上、動作モードによるパワーコントロールが可能です。また、これらのマイコンは、EMI/EMS性能を最大限に考慮した設計を行っています。

多機能タイマ、シリアルインタフェースなど、多彩な周辺機能を内蔵しており、システムの部品点数を少なくできます。

R8C/33AグループはBGO(バックグラウンドオペレーション)機能付データフラッシュ(1KB×4ブロック)を内蔵します。

#### 1.1.1 用途

家電、事務機器、オーディオ、民生機器、他

## 1.1.2 仕様概要

表 1.1 ~ 表 1.2 に R8C/33A グループの仕様概要を示します。

表 1.1 R8C/33A グループの仕様概要(1)

分類	機能	説明
CPU	中央演算処理装置	R8C CPU コア <ul style="list-style-type: none"> <li>基本命令数：89 命令</li> <li>最小命令実行時間：50ns (f(XIN)=20MHz、VCC=2.7~5.5V) 200ns (f(XIN)=5MHz、VCC=1.8~5.5V)</li> <li>乗算器：16ビット×16ビット 32ビット</li> <li>積和演算命令：16ビット×16ビット+32ビット 32ビット</li> <li>動作モード：シングルチップモード(アドレス空間：1Mバイト)</li> </ul>
メモリ	ROM、RAM、データフラッシュ	「表 1.3 R8C/33A グループの製品一覧表」を参照してください
電圧検出	電圧検出回路	<ul style="list-style-type: none"> <li>パワーオンリセット</li> <li>電圧検出3点(電圧検出0、電圧検出1は検出レベル選択可能)</li> </ul>
I/Oポート	プログラマブル入出力ポート	<ul style="list-style-type: none"> <li>入力専用：1</li> <li>CMOS入出力：27、プルアップ抵抗選択可能</li> <li>大電流駆動ポート：27</li> </ul>
クロック	クロック発生回路	<ul style="list-style-type: none"> <li>3回路：XINクロック発振回路 XCINクロック発振回路(32kHz) 低速オンチップオシレータ</li> <li>発振停止検出：XINクロック発振停止検出機能</li> <li>周波数分周回路：1、2、4、8、16分周選択</li> <li>低消費電力機構：標準動作モード(高速クロック、低速クロック、低速オンチップオシレータ)、ウェイトモード、ストップモード</li> </ul>
		リアルタイムクロック(タイマRE)あり
割り込み		<ul style="list-style-type: none"> <li>割り込みベクタ数：69</li> <li>外部割り込み入力：7 (INT×3、キー入力×4)</li> <li>割り込み優先レベル：7レベル</li> </ul>
ウォッチドッグタイマ		<ul style="list-style-type: none"> <li>14ビット×1(プリスケアラ付)</li> <li>リセットスタート機能選択可能</li> <li>ウォッチドッグタイマ用低速オンチップオシレータ選択可能</li> </ul>
DTC (データトランスファコントローラ)		<ul style="list-style-type: none"> <li>1チャンネル</li> <li>起動要因：23</li> <li>転送モード：2 (ノーマルモード、リピートモード)</li> </ul>
タイマ	タイマRA	8ビット×1(8ビットプリスケアラ付) タイマモード(周期タイマ)、パルス出力モード(周期ごとのレベル反転出力)、イベントカウンタモード、パルス幅測定モード、パルス周期測定モード
	タイマRB	8ビット×1(8ビットプリスケアラ付) タイマモード(周期タイマ)、プログラマブル波形発生モード(PWM出力)、プログラマブルワンショット発生モード、プログラマブルウェイトワンショット発生モード
	タイマRC	16ビット×1(キャプチャ/コンペアレジスタ4本付) タイマモード(インプットキャプチャ機能、アウトプットコンペア機能)、PWMモード(出力3本)、PWM2モード(PWM出力1本)
	タイマRE	8ビット×1 リアルタイムクロックモード(秒、分、時、曜日カウント)、アウトプットコンペアモード

表1.2 R8C/33Aグループの仕様概要(2)

分類	機能	説明
シリアルインタフェース	UART0、UART1	クロック同期形シリアルI/O / 非同期形シリアルI/O兼用 × 2チャンネル
	UART2	クロック同期形シリアルI/O / 非同期形シリアルI/O兼用、I <sup>2</sup> Cモード(I <sup>2</sup> Cバス)、マルチプロセッサ通信機能
シンクロナスシリアルコミュニケーションユニット(SSU)		1(I <sup>2</sup> Cバスと兼用)
I <sup>2</sup> Cバス		1(SSUと兼用)
LINモジュール		ハードウェアLIN : 1(タイマRA、UART0を使用)
A/Dコンバータ		分解能10ビット×12チャンネル、サンプル&ホールドあり、掃引モードあり
D/Aコンバータ		分解能8ビット×2回路
コンパレータA		・2回路(電圧監視1、電圧監視2と兼用) ・外部基準電圧入力可能
コンパレータB		2回路
フラッシュメモリ		・プログラム、イレーズ電圧 : VCC=2.7 ~ 5.5V ・プログラム、イレーズ回数 : 10,000回(データフラッシュ) 1,000回(プログラムROM) ・プログラムセキュリティ : ROMコードプロテクト、IDコードチェック ・デバッグ機能 : オンチップデバッグ、オンボードフラッシュ書き換え機能 ・BGO (バックグラウンドオペレーション)機能
動作周波数/電源電圧		f(XIN)=20MHz(VCC=2.7~5.5V) f(XIN)=5MHz(VCC=1.8~5.5V)
消費電流		標準6.5mA (VCC=5V、f(XIN)=20MHz) 標準3.5mA (VCC=3V、f(XIN)=10MHz) 標準3.5μA (VCC=3V、ウェイトモード(f(XCIN)=32kHz)) 標準2.0μA (VCC=3V、ストップモード)
動作周囲温度		-20 ~ 85 (Nバージョン) -40 ~ 85 (Dバージョン)(注1)
パッケージ		32ピンLQFP パッケージコード : PLQP0032GB-A(旧コード : 32P6U-A)

注1. Dバージョン機能をご使用になる場合は、その旨ご指定ください。

## 1.2 製品一覧

表 1.3にR8C/33Aグループの製品一覧表、図 1.1にR8C/33Aグループの型名とメモリサイズ・パッケージを示します。

表 1.3 R8C/33Aグループの製品一覧表

2009年9月現在

型名	内部ROM容量		内部RAM容量	パッケージ	備考
	プログラムROM	データフラッシュ			
R5F21331ANFP	4Kバイト	1Kバイト×4	512バイト	PLQP0032GB-A	Nバージョン
R5F21332ANFP	8Kバイト	1Kバイト×4	1Kバイト	PLQP0032GB-A	
R5F21334ANFP	16Kバイト	1Kバイト×4	1.5Kバイト	PLQP0032GB-A	
R5F21335ANFP	24Kバイト	1Kバイト×4	2Kバイト	PLQP0032GB-A	
R5F21336ANFP	32Kバイト	1Kバイト×4	2.5Kバイト	PLQP0032GB-A	
R5F21331ADFP (計)	4Kバイト	1Kバイト×4	512バイト	PLQP0032GB-A	Dバージョン
R5F21332ADFP (計)	8Kバイト	1Kバイト×4	1Kバイト	PLQP0032GB-A	
R5F21334ADFP (計)	16Kバイト	1Kバイト×4	1.5Kバイト	PLQP0032GB-A	
R5F21335ADFP (計)	24Kバイト	1Kバイト×4	2Kバイト	PLQP0032GB-A	
R5F21336ADFP (計)	32Kバイト	1Kバイト×4	2.5Kバイト	PLQP0032GB-A	

(計)：計画中




図 1.1 R8C/33Aグループの型名とメモリサイズ・パッケージ

## 1.3 ブロック図

図1.2にブロック図を示します。




図1.2 ブロック図

## 1.4 ピン配置図

図 1.3にピン配置図(上面図)、表 1.4にピン番号別端子名一覧を示します。




図 1.3 ピン配置図(上面図)



表 1.4 ピン番号別端子名一覧

ピン番号	制御端子	ポート	周辺機能の入出力端子					A/Dコンバータ、 D/Aコンバータ、 コンパレータA、 コンパレータB、 電圧検出回路 VREF
			割り込み	タイマ	シリアルイン タフェース	SSU	I <sup>2</sup> Cバス	
1		P4_2						
2	MODE							
3	RESET							
4	XOUT(/XCOUT)	P4_7						
5	VSS/AVSS							
6	XIN(/XCIN)	P4_6						
7	VCC/AVCC							
8		P3_7		TRAO	(RXD2/SCL2/ TXD2/SDA2)	SSO	SDA	
9		P3_5		(TRCIOD)	(CLK2)	SSCK	SCL	
10		P3_4		(TRCIOC)	(RXD2/SCL2/ TXD2/SDA2)	SSI		IVREF3
11		P3_3	$\overline{\text{INT3}}$	(TRCCLK)	(CTS2/RTS2)	SCS		IVCMP3
12		P2_2		(TRCIOD)				
13		P2_1		(TRCIOC)				
14		P2_0	( $\overline{\text{INT1}}$ )	(TRCIOB)				
15		P3_1		(TRBO)				
16		P4_5	$\overline{\text{INT0}}$		(RXD2/SCL2)			$\overline{\text{ADTRG}}$
17		P1_7	$\overline{\text{INT1}}$	(TRAIO)				IVCMP1
18		P1_6			(CLK0)			LVCOUT2/IVREF1
19		P1_5	( $\overline{\text{INT1}}$ )	(TRAIO)	(RXD0)			
20		P1_4		(TRCCLK)	(TXD0)			
21		P1_3	$\overline{\text{KI3}}$	TRBO (/TRCIOC)				AN11/LVCOUT1
22		P1_2	$\overline{\text{KI2}}$	(TRCIOB)				AN10/LVREF
23		P1_1	$\overline{\text{KI1}}$	(TRCIOA/ TRCTRG)				AN9/LVCMP2
24		P1_0	$\overline{\text{KI0}}$	(TRCIOD)				AN8/LVCMP1
25		P0_7		(TRCIOC)				AN0/DA1
26		P0_6		(TRCIOD)				AN1/DA0
27		P0_5		(TRCIOB)				AN2
28		P0_4		TREO (/TRCIOB)				AN3
29		P0_3		(TRCIOB)	(CLK1)			AN4
30		P0_2		(TRCIOA/ TRCTRG)	(RXD1)			AN5
31		P0_1		(TRCIOA/ TRCTRG)	(TXD1)			AN6
32		P0_0		(TRCIOA/ TRCTRG)				AN7

注1. プログラムで()の端子に配置できます。

## 1.5 端子機能の説明

表 1.5 ~ 表 1.6 に端子機能の説明を示します。

表 1.5 端子機能の説明(1)

分類	端子名	入出力	機能
電源入力	VCC VSS	-	VCCには、1.8V ~ 5.5Vを入力してください。 VSSには、0Vを入力してください。
アナログ電源入力	AVCC、AVSS	-	A/Dコンバータの電源入力です。AVCCとAVSS間にはコンデンサを接続してください。
リセット入力	RESET	入力	この端子に“L”を入力すると、マイクロコンピュータはリセット状態になります。
MODE	MODE	入力	抵抗を介してVCCに接続してください。
XINクロック入力	XIN	入力	XINクロック発振回路の入出力です。XINとXOUTの間にはセラミック共振子、または水晶発振子を接続してください(注1)。外部で生成したクロックを入力する場合は、XOUTからクロックを入力し、XINは開放にしてください。
XINクロック出力	XOUT	入出力	
XCINクロック入力	XCIN	入力	XCINクロック発振回路の入出力です。XCINとXCOUTの間には、水晶発振子を接続してください(注1)。外部で生成したクロックを入力する場合は、XCINからクロックを入力し、XCOUTは開放にしてください。
XCINクロック出力	XCOUT	出力	
INT割り込み入力	INT0、INT1、INT3	入力	INT割り込みの入力です。 INT0はタイマRB、RCの入力です。
キー入力割り込み入力	KI0 ~ KI3	入力	キー入力割り込みの入力です。
タイマRA	TRAIO	入出力	タイマRAの入出力です。
	TRAO	出力	タイマRAの出力です。
タイマRB	TRBO	出力	タイマRBの出力です。
タイマRC	TRCCLK	入力	外部クロック入力端子です。
	TRCTRG	入力	外部トリガ入力端子です。
	TRCIOA、TRCIOB、TRCIOC、TRCIOD	入出力	タイマRCの入出力です。
タイマRE	TREO	出力	分周クロック出力です。
シリアルインタフェース	CLK0、CLK1、CLK2	入出力	転送クロック入出力です。
	RXD0、RXD1、RXD2	入力	シリアルデータ入力です。
	TXD0、TXD1、TXD2	出力	シリアルデータ出力です。
	CTS2	入力	送信制御用入力です。
	RTS2	出力	受信制御用出力です。
	SCL2	入出力	I <sup>2</sup> Cモードのクロック入出力です。
	SDA2	入出力	I <sup>2</sup> Cモードのデータ入出力です。
I <sup>2</sup> Cバス	SCL	入出力	クロック入出力です。
	SDA	入出力	データ入出力です。
SSU	SSI	入出力	データ入出力です。
	SCS	入出力	チップセレクト入出力です。
	SSCK	入出力	クロック入出力です。
	SSO	入出力	データ入出力です。

注1. 発振特性は発振子メーカーに問い合わせてください。

表 1.6 端子機能の説明(2)

分類	端子名	入出力	機能
基準電圧入力	VREF	入力	A/DコンバータおよびD/Aコンバータの基準電圧入力です。
A/Dコンバータ	AN0 ~ AN11	入力	A/Dコンバータのアナログ入力です。
	ADTRG	入力	AD外部トリガ入力です。
D/Aコンバータ	DA0、DA1	出力	D/Aコンバータの出力です。
コンパレータA	LVCMP1、LVCMP2	入力	コンパレータAのアナログ電圧入力端子です。
	LVREF	入力	コンパレータAの基準電圧入力端子です。
	LVCOUT1、LVCOUT2	出力	コンパレータAの出力端子です。
コンパレータB	IVCMP1、IVCMP3	入力	コンパレータBのアナログ電圧入力端子です。
	IVREF1、IVREF3	入力	コンパレータBのリファレンス電圧入力端子です。
電圧検出回路	LVCMP2	入力	電圧検出2の検出対象電圧入力端子です。
入出力ポート	P0_0 ~ P0_7、 P1_0 ~ P1_7、 P2_0 ~ P2_2、 P3_1、 P3_3 ~ P3_5、 P3_7、 P4_5 ~ P4_7	入出力	CMOSの入出力ポートです。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、プログラムでプルアップ抵抗の有無を選択できます。 すべてのポートは、LED駆動ポートとして使用できます。
入力ポート	P4_2	入力	入力専用ポートです。

## 2. 中央演算処理装置 (CPU)

図 2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図 2.1 CPUのレジスタ

## 2.1 データレジスタ (R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1～R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組合せて32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

## 2.2 アドレスレジスタ (A0、A1)

A0は16ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1はA0と同様です。A1とA0を組合せて32ビットのアドレスレジスタ(A1A0)として使用できます。

## 2.3 フレームベースレジスタ (FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

## 2.4 割り込みテーブルレジスタ (INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

## 2.5 プログラムカウンタ (PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

## 2.6 ユーザスタックポインタ (USP)、割り込みスタックポインタ (ISP)

スタックポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。USPとISPはFLGのUフラグで切り替えられます。

## 2.7 スタティックベースレジスタ (SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

## 2.8 フラグレジスタ (FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

### 2.8.1 キャリフラグ (Cフラグ)

算術論理ユニットで発生したキャリ、ポロー、シフトアウトしたビット等を保持します。

### 2.8.2 デバッグフラグ (Dフラグ)

Dフラグはデバッグ専用です。“0”にしてください。

### 2.8.3 ゼロフラグ (Zフラグ)

演算の結果が0のとき“1”になり、それ以外のとき“0”になります。

### 2.8.4 サインフラグ (Sフラグ)

演算の結果が負のとき“1”になり、それ以外のとき“0”になります。

### 2.8.5 レジスタバンク指定フラグ (Bフラグ)

Bフラグが“0”の場合、レジスタバンク0が指定され、“1”の場合、レジスタバンク1が指定されます。

### 2.8.6 オーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに“1”になります。それ以外では“0”になります。

### 2.8.7 割り込み許可フラグ(Iフラグ)

マスクブル割り込みを許可するフラグです。Iフラグが“0”の場合、マスクブル割り込みは禁止され、“1”の場合、許可されます。割り込み要求を受け付けると、Iフラグは“0”になります。

### 2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが“0”の場合、ISPが指定され、“1”の場合、USPが指定されます。

ハードウェア割り込み要求を受け付けたとき、またはソフトウェア割り込み番号0～31のINT命令を実行したとき、Uフラグは“0”になります。

### 2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル0～7までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

### 2.8.10 予約ビット

書く場合、“0”を書いてください。読んだ場合、その値は不定です。

### 3. メモリ

#### 3.1 R8C/33Aグループ

図3.1にR8C/33Aグループのメモリ配置図を示します。アドレス空間は00000h番地からFFFFFFh番地までの1Mバイトあります。内部ROM(プログラムROM)は0FFFFh番地から下位方向に配置されます。例えば32Kバイトの内部ROMは、08000h番地から0FFFFh番地に配置されます。

固定割り込みベクタテーブルは0FFDCh番地から0FFFFh番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部ROM(データフラッシュ)は03000h番地から03FFFh番地に配置されます。

内部RAMは00400h番地から上位方向に配置されます。例えば2.5Kバイトの内部RAMは、00400h番地から00DFFh番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFRは00000h番地から002FFh番地と、02C00h番地から02FFFh番地に配置されます。ここには、周辺機能の制御レジスタが配置されています。SFRのうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。




図3.1 R8C/33Aグループのメモリ配置図

## 4. SFR

SFR(Special Function Register)は、周辺機能の制御レジスタです。表4.1～表4.12にSFR一覧表を、表4.13にIDコード領域、オプション機能選択領域を示します。

表4.1 SFR一覧(1)(注1)

番地	レジスタ	シンボル	リセット後の値
0000h			
0001h			
0002h			
0003h			
0004h	プロセッサモードレジスタ0	PM0	00h
0005h	プロセッサモードレジスタ1	PM1	00h
0006h	システムクロック制御レジスタ0	CM0	00101000b
0007h	システムクロック制御レジスタ1	CM1	00100000b
0008h	モジュールスタンバイ制御レジスタ	MSTCR	00h
0009h	システムクロック制御レジスタ3	CM3	00h
000Ah	プロテクトレジスタ	PRCR	00h
000Bh	リセット要因判別レジスタ	RSTFR	0XXXXXXb (注2)
000Ch	発振停止検出レジスタ	OCD	00000100b
000Dh	ウォッチドッグタイマリセットレジスタ	WDTR	XXh
000Eh	ウォッチドッグタイマスタートレジスタ	WDTS	XXh
000Fh	ウォッチドッグタイマ制御レジスタ	WDTC	00111111b
0010h			
0011h			
0012h			
0013h			
0014h			
0015h			
0016h			
0017h			
0018h			
0019h			
001Ah			
001Bh			
001Ch	カウントソース保護モードレジスタ	CSPR	00h 10000000b (注3)
001Dh			
001Eh			
001Fh			
0020h			
0021h			
0022h			
0023h			
0024h			
0025h			
0026h	チップ内蔵基準電圧制御レジスタ	OCVREFCR	00h
0027h			
0028h	時計用プリスケアラリセットフラグ	CPSRF	00h
0029h			
002Ah			
002Bh			
002Ch			
002Dh			
002Eh			
002Fh			
0030h	電圧監視回路 / コンパレータ A 制御レジスタ	CMPA	00h
0031h	電圧監視回路エッジ選択レジスタ	VCAC	00h
0032h			
0033h	電圧検出レジスタ1	VCA1	00001000b
0034h	電圧検出レジスタ2	VCA2	00h (注4) 00100000b (注5)
0035h			
0036h	電圧検出1レベル選択レジスタ	VD1LS	00000111b
0037h			
0038h	電圧監視0回路制御レジスタ	VW0C	1100X010b (注4) 1100X011b (注5)
0039h	電圧監視1回路制御レジスタ	VW1C	10001010b

注1. 空欄は予約領域です。アクセスしないでください。

注2. RSTFRレジスタのCWRビットは電源投入後と、電圧監視0リセット後、“0”になります。ハードウェアリセット、ソフトウェアリセット、ウォッチドッグタイマリセットでは変化しません。

注3. OFSレジスタのCSPROINIビットが“0”の場合。

注4. OFSレジスタのLVDASビットが“1”の場合。

注5. OFSレジスタのLVDASビットが“0”の場合。

X: 不定です。



表4.2 SFR一覧(2)(注1)

番地	レジスタ	シンボル	リセット後の値
003Ah	電圧監視 2 回路制御レジスタ	VW2C	1000010b
003Bh			
003Ch			
003Dh			
003Eh			
003Fh			
0040h			
0041h	フラッシュメモリレディ割り込み制御レジスタ	FMRDYIC	XXXXX000b
0042h			
0043h			
0044h			
0045h			
0046h			
0047h	タイマ RC 割り込み制御レジスタ	TRCIC	XXXXX000b
0048h			
0049h			
004Ah	タイマ RE 割り込み制御レジスタ	TREIC	XXXXX000b
004Bh	UART2 送信割り込み制御レジスタ	S2TIC	XXXXX000b
004Ch	UART2 受信割り込み制御レジスタ	S2RIC	XXXXX000b
004Dh	キー入力割り込み制御レジスタ	KUPIC	XXXXX000b
004Eh	A/D 変換割り込み制御レジスタ	ADIC	XXXXX000b
004Fh	SSU 割り込み制御レジスタ / IIC バス割り込み制御レジスタ (注 2)	SSUIC/IICIC	XXXXX000b
0050h			
0051h	UART0 送信割り込み制御レジスタ	S0TIC	XXXXX000b
0052h	UART0 受信割り込み制御レジスタ	S0RIC	XXXXX000b
0053h	UART1 送信割り込み制御レジスタ	S1TIC	XXXXX000b
0054h	UART1 受信割り込み制御レジスタ	S1RIC	XXXXX000b
0055h			
0056h	タイマ RA 割り込み制御レジスタ	TRAIC	XXXXX000b
0057h			
0058h	タイマ RB 割り込み制御レジスタ	TRBIC	XXXXX000b
0059h	INT1 割り込み制御レジスタ	INT1IC	XX00X000b
005Ah	INT3 割り込み制御レジスタ	INT3IC	XX00X000b
005Bh			
005Ch			
005Dh	INT0 割り込み制御レジスタ	INT0IC	XX00X000b
005Eh	UART2 バス衝突検出割り込み制御レジスタ	U2BCNIC	XXXXX000b
005Fh			
0060h			
0061h			
0062h			
0063h			
0064h			
0065h			
0066h			
0067h			
0068h			
0069h			
006Ah			
006Bh			
006Ch			
006Dh			
006Eh			
006Fh			
0070h			
0071h			
0072h	電圧監視 1/ コンパレータ A1 割り込み制御レジスタ	VCMP1IC	XXXXX000b
0073h	電圧監視 2/ コンパレータ A2 割り込み制御レジスタ	VCMP2IC	XXXXX000b
0074h			
0075h			
0076h			
0077h			
0078h			
0079h			
007Ah			
007Bh			
007Ch			
007Dh			
007Eh			
007Fh			

注1. 空欄は予約領域です。アクセスしないでください。

注2. SSUICSRレジスタのIICSELビットで選択できます。

X: 不定です。

表4.3 SFR一覧(3)(注1)

番地	レジスタ	シンボル	リセット後の値
0080h	DTC 起動制御レジスタ	DCTL	00h
0081h			
0082h			
0083h			
0084h			
0085h			
0086h			
0087h			
0088h	DTC 起動許可レジスタ 0	DTCEN0	00h
0089h	DTC 起動許可レジスタ 1	DTCEN1	00h
008Ah	DTC 起動許可レジスタ 2	DTCEN2	00h
008Bh	DTC 起動許可レジスタ 3	DTCEN3	00h
008Ch			
008Dh	DTC 起動許可レジスタ 5	DTCEN5	00h
008Eh	DTC 起動許可レジスタ 6	DTCEN6	00h
008Fh			
0090h			
0091h			
0092h			
0093h			
0094h			
0095h			
0096h			
0097h			
0098h			
0099h			
009Ah			
009Bh			
009Ch			
009Dh			
009Eh			
009Fh			
00A0h	UART0 送受信モードレジスタ	U0MR	00h
00A1h	UART0 ビットレートレジスタ	U0BRG	XXh
00A2h	UART0 送信バッファレジスタ	U0TB	XXh
00A3h			XXh
00A4h	UART0 送受信制御レジスタ 0	U0C0	00001000b
00A5h	UART0 送受信制御レジスタ 1	U0C1	00000010b
00A6h	UART0 受信バッファレジスタ	U0RB	XXh
00A7h			XXh
00A8h	UART2 送受信モードレジスタ	U2MR	00h
00A9h	UART2 ビットレートレジスタ	U2BRG	XXh
00AAh	UART2 送信バッファレジスタ	U2TB	XXh
00ABh			XXh
00ACh	UART2 送受信制御レジスタ 0	U2C0	00001000b
00ADh	UART2 送受信制御レジスタ 1	U2C1	00000010b
00AEh	UART2 受信バッファレジスタ	U2RB	XXh
00AFh			XXh
00B0h	UART2 デジタルフィルタ機能選択レジスタ	URXDF	00h
00B1h			
00B2h			
00B3h			
00B4h			
00B5h			
00B6h			
00B7h			
00B8h			
00B9h			
00BAh			
00BBh	UART2 特殊モードレジスタ 5	U2SMR5	00h
00BCh	UART2 特殊モードレジスタ 4	U2SMR4	00h
00BDh	UART2 特殊モードレジスタ 3	U2SMR3	000X0X0Xb
00BEh	UART2 特殊モードレジスタ 2	U2SMR2	X0000000b
00BFh	UART2 特殊モードレジスタ	U2SMR	X0000000b

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.4 SFR一覧(4)(注1)

番地	レジスタ	シンボル	リセット後の値
00C0h	A/D レジスタ 0	AD0	XXh
00C1h			000000XXb
00C2h	A/D レジスタ 1	AD1	XXh
00C3h			000000XXb
00C4h	A/D レジスタ 2	AD2	XXh
00C5h			000000XXb
00C6h	A/D レジスタ 3	AD3	XXh
00C7h			000000XXb
00C8h	A/D レジスタ 4	AD4	XXh
00C9h			000000XXb
00CAh	A/D レジスタ 5	AD5	XXh
00CBh			000000XXb
00CCh	A/D レジスタ 6	AD6	XXh
00CDh			000000XXb
00CEh	A/D レジスタ 7	AD7	XXh
00CFh			000000XXb
00D0h			
00D1h			
00D2h			
00D3h			
00D4h	A/D モードレジスタ	ADMOD	00h
00D5h	A/D 入力選択レジスタ	ADINSEL	11000000b
00D6h	A/D 制御レジスタ 0	ADCON0	00h
00D7h	A/D 制御レジスタ 1	ADCON1	00h
00D8h	D/A0 レジスタ	DA0	00h
00D9h	D/A1 レジスタ	DA1	00h
00DAh			
00DBh			
00DCh	D/A 制御レジスタ	DACON	00h
00DDh			
00DEh			
00DFh			
00E0h	ポート P0 レジスタ	P0	XXh
00E1h	ポート P1 レジスタ	P1	XXh
00E2h	ポート P0 方向レジスタ	PD0	00h
00E3h	ポート P1 方向レジスタ	PD1	00h
00E4h	ポート P2 レジスタ	P2	XXh
00E5h	ポート P3 レジスタ	P3	XXh
00E6h	ポート P2 方向レジスタ	PD2	00h
00E7h	ポート P3 方向レジスタ	PD3	00h
00E8h	ポート P4 レジスタ	P4	XXh
00E9h			
00EAh	ポート P4 方向レジスタ	PD4	00h
00EBh			
00ECh			
00EDh			
00EEh			
00EFh			
00F0h			
00F1h			
00F2h			
00F3h			
00F4h			
00F5h			
00F6h			
00F7h			
00F8h			
00F9h			
00FAh			
00FBh			
00FCh			
00FDh			
00FEh			
00FFh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.5 SFR一覧(5)(注1)

番地	レジスタ	シンボル	リセット後の値
0100h	タイマ RA 制御レジスタ	TRACR	00h
0101h	タイマ RA I/O 制御レジスタ	TRAIOC	00h
0102h	タイマ RA モードレジスタ	TRAMR	00h
0103h	タイマ RA プリスケールレジスタ	TRAPRE	FFh
0104h	タイマ RA レジスタ	TRA	FFh
0105h	LIN コントロールレジスタ 2	LINCR2	00h
0106h	LIN コントロールレジスタ	LINCR	00h
0107h	LIN ステータスレジスタ	LINST	00h
0108h	タイマ RB 制御レジスタ	TRBCR	00h
0109h	タイマ RB ワンショット制御レジスタ	TRBOCR	00h
010Ah	タイマ RB I/O 制御レジスタ	TRBIOC	00h
010Bh	タイマ RB モードレジスタ	TRBMR	00h
010Ch	タイマ RB プリスケールレジスタ	TRBPRE	FFh
010Dh	タイマ RB セカンダリレジスタ	TRBSC	FFh
010Eh	タイマ RB プライマリレジスタ	TRBPR	FFh
010Fh			
0110h			
0111h			
0112h			
0113h			
0114h			
0115h			
0116h			
0117h			
0118h	タイマ RE 秒データレジスタ / カウンタデータレジスタ	TRESEC	00h
0119h	タイマ RE 分データレジスタ / コンペアデータレジスタ	TREMIN	00h
011Ah	タイマ RE 時データレジスタ	TREHR	00h
011Bh	タイマ RE 曜日データレジスタ	TREWK	00h
011Ch	タイマ RE 制御レジスタ 1	TRECR1	00h
011Dh	タイマ RE 制御レジスタ 2	TRECR2	00h
011Eh	タイマ RE カウントソース選択レジスタ	TRECSR	00001000b
011Fh			
0120h	タイマ RC モードレジスタ	TRCMR	01001000b
0121h	タイマ RC 制御レジスタ 1	TRCCR1	00h
0122h	タイマ RC 割り込み許可レジスタ	TRCIER	01110000b
0123h	タイマ RC ステータスレジスタ	TRCSR	01110000b
0124h	タイマ RC I/O 制御レジスタ 0	TRCIOR0	10001000b
0125h	タイマ RC I/O 制御レジスタ 1	TRCIOR1	10001000b
0126h	タイマ RC カウンタ	TRC	00h
0127h			00h
0128h	タイマ RC ジェネラルレジスタ A	TRCGRA	FFh
0129h			FFh
012Ah	タイマ RC ジェネラルレジスタ B	TRCGRB	FFh
012Bh			FFh
012Ch	タイマ RC ジェネラルレジスタ C	TRCGRC	FFh
012Dh			FFh
012Eh	タイマ RC ジェネラルレジスタ D	TRCGRD	FFh
012Fh			FFh
0130h	タイマ RC 制御レジスタ 2	TRCCR2	00011000b
0131h	タイマ RC デジタルフィルタ機能選択レジスタ	TRCDF	00h
0132h	タイマ RC アウトプットマスタ許可レジスタ	TRCOER	01111111b
0133h	タイマ RC トリガ制御レジスタ	TRCADCR	00h
0134h			
0135h			
0136h			
0137h			
0138h			
0139h			
013Ah			
013Bh			
013Ch			
013Dh			
013Eh			
013Fh			

注1. 空欄は予約領域です。アクセスしないでください。

表4.6 SFR一覧(6)(注1)

番地	レジスタ	シンボル	リセット後の値
0140h			
0141h			
0142h			
0143h			
0144h			
0145h			
0146h			
0147h			
0148h			
0149h			
014Ah			
014Bh			
014Ch			
014Dh			
014Eh			
014Fh			
0150h			
0151h			
0152h			
0153h			
0154h			
0155h			
0156h			
0157h			
0158h			
0159h			
015Ah			
015Bh			
015Ch			
015Dh			
015Eh			
015Fh			
0160h	UART1 送受信モードレジスタ	U1MR	00h
0161h	UART1 ビットレートレジスタ	U1BRG	XXh
0162h	UART1 送信バッファレジスタ	U1TB	XXh
0163h			XXh
0164h	UART1 送受信制御レジスタ0	U1C0	00001000b
0165h	UART1 送受信制御レジスタ1	U1C1	00000010b
0166h	UART1 受信バッファレジスタ	U1RB	XXh
0167h			XXh
0168h			
0169h			
016Ah			
016Bh			
016Ch			
016Dh			
016Eh			
016Fh			
0170h			
0171h			
0172h			
0173h			
0174h			
0175h			
0176h			
0177h			
0178h			
0179h			
017Ah			
017Bh			
017Ch			
017Dh			
017Eh			
017Fh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.7 SFR一覧(7)(注1)

番地	レジスタ	シンボル	リセット後の値
0180h	タイマ RA 端子選択レジスタ	TRASR	00h
0181h	タイマ RB/RC 端子選択レジスタ	TRBRCSR	00h
0182h	タイマ RC 端子選択レジスタ 0	TRCPSR0	00h
0183h	タイマ RC 端子選択レジスタ 1	TRCPSR1	00h
0184h			
0185h			
0186h			
0187h			
0188h	UART0 端子選択レジスタ	U0SR	00h
0189h	UART1 端子選択レジスタ	U1SR	00h
018Ah	UART2 端子選択レジスタ 0	U2SR0	00h
018Bh	UART2 端子選択レジスタ 1	U2SR1	00h
018Ch	SSU/IIC 端子選択レジスタ	SSUICSR	00h
018Dh			
018Eh	INT 割り込み入力端子選択レジスタ	INTSR	00h
018Fh	入出力機能端子選択レジスタ	PINSR	00h
0190h			
0191h			
0192h			
0193h	SS ビットカウンタレジスタ	SSBR	11111000b
0194h	SS送信データレジスタL/IICバス送信データレジスタ (注2)	SSTDR/ICDRT	FFh
0195h	SS送信データレジスタH	SSTDRH	FFh
0196h	SS受信データレジスタL/IICバス受信データレジスタ (注2)	SSRDR/ICDRR	FFh
0197h	SS受信データレジスタH (注2)	SSRDRH	FFh
0198h	SS制御レジスタH/IICバス制御レジスタ1 (注2)	SSCRH/ICCR1	00h
0199h	SS制御レジスタL/IICバス制御レジスタ2 (注2)	SSCRL/ICCR2	01111101b
019Ah	SSモードレジスタ/IICバスモードレジスタ (注2)	SSMR/ICMR	00010000b / 00011000b
019Bh	SS許可レジスタ/IICバス割り込み許可レジスタ (注2)	SSER/ICIER	00h
019Ch	SSステータスレジスタ/IICバスステータスレジスタ (注2)	SSSR/ICSR	00h / 0000X000b
019Dh	SSモードレジスタ2/スレーブアドレスレジスタ (注2)	SSMR2/SAR	00h
019Eh			
019Fh			
01A0h			
01A1h			
01A2h			
01A3h			
01A4h			
01A5h			
01A6h			
01A7h			
01A8h			
01A9h			
01AAh			
01ABh			
01ACh			
01ADh			
01AEh			
01AFh			
01B0h			
01B1h			
01B2h	フラッシュメモリステータスレジスタ	FST	10000X00b
01B3h			
01B4h	フラッシュメモリ制御レジスタ 0	FMR0	00h
01B5h	フラッシュメモリ制御レジスタ 1	FMR1	00h
01B6h	フラッシュメモリ制御レジスタ 2	FMR2	00h
01B7h			
01B8h			
01B9h			
01BAh			
01BBh			
01BCh			
01BDh			
01BEh			
01BFh			

注1. 空欄は予約領域です。アクセスしないでください。

注2. SSUICSRレジスタのIICSELビットで選択できます。

X: 不定です。

表4.8 SFR一覧(8)(注1)

番地	レジスタ	シンボル	リセット後の値
01C0h	アドレス一致割り込みレジスタ0	RMAD0	XXh
01C1h			XXh
01C2h			0000XXXb
01C3h	アドレス一致割り込み許可レジスタ0	AIER0	00h
01C4h	アドレス一致割り込みレジスタ1	RMAD1	XXh
01C5h			XXh
01C6h			0000XXXb
01C7h	アドレス一致割り込み許可レジスタ1	AIER1	00h
01C8h			
01C9h			
01CAh			
01CBh			
01CCh			
01CDh			
01CEh			
01CFh			
01D0h			
01D1h			
01D2h			
01D3h			
01D4h			
01D5h			
01D6h			
01D7h			
01D8h			
01D9h			
01DAh			
01DBh			
01DCh			
01DDh			
01DEh			
01DFh			
01E0h	ブルアップ制御レジスタ0	PUR0	00h
01E1h	ブルアップ制御レジスタ1	PUR1	00h
01E2h			
01E3h			
01E4h			
01E5h			
01E6h			
01E7h			
01E8h			
01E9h			
01EAh			
01EBh			
01ECh			
01EDh			
01EEh			
01EFh			
01F0h	ポート P1 駆動能力制御レジスタ	P1DRR	00h
01F1h	ポート P2 駆動能力制御レジスタ	P2DRR	00h
01F2h	駆動能力制御レジスタ0	DRR0	00h
01F3h	駆動能力制御レジスタ1	DRR1	00h
01F4h			
01F5h	入力しきい値制御レジスタ0	VLT0	00h
01F6h	入力しきい値制御レジスタ1	VLT1	00h
01F7h			
01F8h	コンパレータ B 制御レジスタ0	INTCMP	00h
01F9h			
01FAh	外部入力許可レジスタ0	INTEN	00h
01FBh			
01FCh	INT 入力フィルタ選択レジスタ0	INTF	00h
01FDh			
01FEh	キー入力許可レジスタ0	KIEN	00h
01FFh			

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.9 SFR一覧(9)(注1)

番地	レジスタ	シンボル	リセット後の値
2C00h	DTC 転送ベクタ領域		XXh
2C01h	DTC 転送ベクタ領域		XXh
2C02h	DTC 転送ベクタ領域		XXh
2C03h	DTC 転送ベクタ領域		XXh
2C04h	DTC 転送ベクタ領域		XXh
2C05h	DTC 転送ベクタ領域		XXh
2C06h	DTC 転送ベクタ領域		XXh
2C07h	DTC 転送ベクタ領域		XXh
2C08h	DTC 転送ベクタ領域		XXh
2C09h	DTC 転送ベクタ領域		XXh
2C0Ah	DTC 転送ベクタ領域		XXh
:	DTC 転送ベクタ領域		XXh
:	DTC 転送ベクタ領域		XXh
2C3Ah	DTC 転送ベクタ領域		XXh
2C3Bh	DTC 転送ベクタ領域		XXh
2C3Ch	DTC 転送ベクタ領域		XXh
2C3Dh	DTC 転送ベクタ領域		XXh
2C3Eh	DTC 転送ベクタ領域		XXh
2C3Fh	DTC 転送ベクタ領域		XXh
2C40h	DTC コントロールデータ 0	DTCD0	XXh
2C41h			XXh
2C42h			XXh
2C43h			XXh
2C44h			XXh
2C45h			XXh
2C46h			XXh
2C47h			XXh
2C48h	DTC コントロールデータ 1	DTCD1	XXh
2C49h			XXh
2C4Ah			XXh
2C4Bh			XXh
2C4Ch			XXh
2C4Dh			XXh
2C4Eh			XXh
2C4Fh			XXh
2C50h	DTC コントロールデータ 2	DTCD2	XXh
2C51h			XXh
2C52h			XXh
2C53h			XXh
2C54h			XXh
2C55h			XXh
2C56h			XXh
2C57h			XXh
2C58h	DTC コントロールデータ 3	DTCD3	XXh
2C59h			XXh
2C5Ah			XXh
2C5Bh			XXh
2C5Ch			XXh
2C5Dh			XXh
2C5Eh			XXh
2C5Fh			XXh
2C60h	DTC コントロールデータ 4	DTCD4	XXh
2C61h			XXh
2C62h			XXh
2C63h			XXh
2C64h			XXh
2C65h			XXh
2C66h			XXh
2C67h			XXh
2C68h	DTC コントロールデータ 5	DTCD5	XXh
2C69h			XXh
2C6Ah			XXh
2C6Bh			XXh
2C6Ch			XXh
2C6Dh			XXh
2C6Eh			XXh
2C6Fh			XXh

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。



表4.10 SFR一覧(10)(注1)

番地	レジスタ	シンボル	リセット後の値
2C70h	DTC コントロールデータ 6	DTCD6	XXh
2C71h			XXh
2C72h			XXh
2C73h			XXh
2C74h			XXh
2C75h			XXh
2C76h			XXh
2C77h			XXh
2C78h	DTC コントロールデータ 7	DTCD7	XXh
2C79h			XXh
2C7Ah			XXh
2C7Bh			XXh
2C7Ch			XXh
2C7Dh			XXh
2C7Eh			XXh
2C7Fh			XXh
2C80h	DTC コントロールデータ 8	DTCD8	XXh
2C81h			XXh
2C82h			XXh
2C83h			XXh
2C84h			XXh
2C85h			XXh
2C86h			XXh
2C87h			XXh
2C88h	DTC コントロールデータ 9	DTCD9	XXh
2C89h			XXh
2C8Ah			XXh
2C8Bh			XXh
2C8Ch			XXh
2C8Dh			XXh
2C8Eh			XXh
2C8Fh			XXh
2C90h	DTC コントロールデータ 10	DTCD10	XXh
2C91h			XXh
2C92h			XXh
2C93h			XXh
2C94h			XXh
2C95h			XXh
2C96h			XXh
2C97h			XXh
2C98h	DTC コントロールデータ 11	DTCD11	XXh
2C99h			XXh
2C9Ah			XXh
2C9Bh			XXh
2C9Ch			XXh
2C9Dh			XXh
2C9Eh			XXh
2C9Fh			XXh
2CA0h	DTC コントロールデータ 12	DTCD12	XXh
2CA1h			XXh
2CA2h			XXh
2CA3h			XXh
2CA4h			XXh
2CA5h			XXh
2CA6h			XXh
2CA7h			XXh
2CA8h	DTC コントロールデータ 13	DTCD13	XXh
2CA9h			XXh
2CAAh			XXh
2CABh			XXh
2CACH			XXh
2CADh			XXh
2CAEh			XXh
2CAFh			XXh

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.11 SFR一覧(11)(注1)

番地	レジスタ	シンボル	リセット後の値
2CB0h	DTC コントロールデータ 14	DTCD14	XXh
2CB1h			XXh
2CB2h			XXh
2CB3h			XXh
2CB4h			XXh
2CB5h			XXh
2CB6h			XXh
2CB7h			XXh
2CB8h	DTC コントロールデータ 15	DTCD15	XXh
2CB9h			XXh
2CBAh			XXh
2CBBh			XXh
2CBCh			XXh
2CBDh			XXh
2CBEh			XXh
2CBFh			XXh
2CC0h	DTC コントロールデータ 16	DTCD16	XXh
2CC1h			XXh
2CC2h			XXh
2CC3h			XXh
2CC4h			XXh
2CC5h			XXh
2CC6h			XXh
2CC7h			XXh
2CC8h	DTC コントロールデータ 17	DTCD17	XXh
2CC9h			XXh
2CCAh			XXh
2CCBh			XXh
2CCCh			XXh
2CCDh			XXh
2CCEh			XXh
2CCFh			XXh
2CD0h	DTC コントロールデータ 18	DTCD18	XXh
2CD1h			XXh
2CD2h			XXh
2CD3h			XXh
2CD4h			XXh
2CD5h			XXh
2CD6h			XXh
2CD7h			XXh
2CD8h	DTC コントロールデータ 19	DTCD19	XXh
2CD9h			XXh
2CDAh			XXh
2CDBh			XXh
2CDCh			XXh
2CDDh			XXh
2CDEh			XXh
2CDFh			XXh
2CE0h	DTC コントロールデータ 20	DTCD20	XXh
2CE1h			XXh
2CE2h			XXh
2CE3h			XXh
2CE4h			XXh
2CE5h			XXh
2CE6h			XXh
2CE7h			XXh
2CE8h	DTC コントロールデータ 21	DTCD21	XXh
2CE9h			XXh
2CEAh			XXh
2CEBh			XXh
2CECh			XXh
2CEDh			XXh
2CEEh			XXh
2CEFh			XXh

注1. 空欄は予約領域です。アクセスしないでください。

X: 不定です。

表4.12 SFR一覧(12)(注1)

番地	レジスタ	シンボル	リセット後の値		
2CF0h	DTCコントロールデータ 22	DTCD22	XXh		
2CF1h			XXh		
2CF2h			XXh		
2CF3h			XXh		
2CF4h			XXh		
2CF5h			XXh		
2CF6h			XXh		
2CF7h			XXh		
2CF8h	DTCコントロールデータ 23	DTCD23	XXh		
2CF9h			XXh		
2CFAh			XXh		
2CFBh			XXh		
2CFCh			XXh		
2CFDh			XXh		
2CFEh			XXh		
2CFFh			XXh		
2D00h					
2FFFh					

注1. 空欄は予約領域です。アクセスしないでください。

X：不定です。

表4.13 IDコード領域、オプション機能選択領域

番地	レジスタ	シンボル	リセット後の値
FFDBh	オプション機能選択レジスタ 2	OFS2	(注1)
FFDFh	ID1		(注2)
FFE3h	ID2		(注2)
FFEBh	ID3		(注2)
FFEFh	ID4		(注2)
FFF3h	ID5		(注2)
FFF7h	ID6		(注2)
FFFBh	ID7		(注2)
FFFFh	オプション機能選択レジスタ	OFS	(注1)

注1. オプション機能選択領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。

オプション機能選択領域に追加書き込みをしないでください。オプション機能選択領域を含むブロックを消去すると、オプション機能選択領域は“FFh”になります。

ブランク出荷品の出荷時、オプション機能選択領域は“FFh”です。ユーザでの書き込み後は、書き込んだ値になります。

書き込み出荷品の出荷時、オプション機能選択領域の値は、ユーザがプログラムで設定した値です。

注2. IDコード領域はフラッシュメモリ上にあり、SFRではありません。ROMデータとして、プログラムで適切な値を設定してください。

IDコード領域に追加書き込みをしないでください。IDコード領域を含むブロックを消去すると、IDコード領域は“FFh”になります。

ブランク出荷品の出荷時、IDコード領域は“FFh”です。ユーザでの書き込み後は、書き込んだ値になります。

書き込み出荷品の出荷時、IDコード領域の値は、ユーザがプログラムで設定した値です。

## 5. 電気的特性

表5.1 絶対最大定格

記号	項目	測定条件	定格値	単位
V <sub>CC</sub> /AV <sub>CC</sub>	電源電圧		- 0.3 ~ 6.5	V
V <sub>I</sub>	入力電圧		- 0.3 ~ V <sub>CC</sub> + 0.3	V
V <sub>O</sub>	出力電圧		- 0.3 ~ V <sub>CC</sub> + 0.3	V
P <sub>d</sub>	消費電力	- 40    T <sub>opr</sub> 85	500	mW
T <sub>opr</sub>	動作周囲温度		- 20 ~ 85(Nバージョン)/ - 40 ~ 85(Dバージョン)	
T <sub>stg</sub>	保存温度		- 65 ~ 150	

表5.2 推奨動作条件

記号	項目			測定条件	規格値			単位			
					最小	標準	最大				
V <sub>CC</sub> /AV <sub>CC</sub>	電源電圧				1.8		5.5	V			
V <sub>SS</sub> /AV <sub>SS</sub>	電源電圧					0		V			
V <sub>IH</sub>	“H”入力電圧	CMOS入力以外				0.8V <sub>CC</sub>		V <sub>CC</sub>	V		
		CMOS入力	入力レベル切り替え機能 (I/Oポート)	入力レベル選択: 0.35V <sub>CC</sub>	4.0V V <sub>CC</sub> 5.5V	0.5V <sub>CC</sub>		V <sub>CC</sub>	V		
					2.7V V <sub>CC</sub> < 4.0V	0.55V <sub>CC</sub>		V <sub>CC</sub>	V		
					1.8V V <sub>CC</sub> < 2.7V	0.65V <sub>CC</sub>		V <sub>CC</sub>	V		
				入力レベル選択: 0.5V <sub>CC</sub>	4.0V V <sub>CC</sub> 5.5V	0.65V <sub>CC</sub>		V <sub>CC</sub>	V		
					2.7V V <sub>CC</sub> < 4.0V	0.7V <sub>CC</sub>		V <sub>CC</sub>	V		
					1.8V V <sub>CC</sub> < 2.7V	0.8V <sub>CC</sub>		V <sub>CC</sub>	V		
				入力レベル選択: 0.7V <sub>CC</sub>	4.0V V <sub>CC</sub> 5.5V	0.85V <sub>CC</sub>		V <sub>CC</sub>	V		
					2.7V V <sub>CC</sub> < 4.0V	0.85V <sub>CC</sub>		V <sub>CC</sub>	V		
					1.8V V <sub>CC</sub> < 2.7V	0.85V <sub>CC</sub>		V <sub>CC</sub>	V		
		V <sub>IL</sub>	“L”入力電圧	CMOS入力以外				0		0.2V <sub>CC</sub>	V
				CMOS入力	入力レベル切り替え機能 (I/Oポート)	入力レベル選択: 0.35V <sub>CC</sub>	4.0V V <sub>CC</sub> 5.5V	0		0.2V <sub>CC</sub>	V
2.7V V <sub>CC</sub> < 4.0V	0							0.2V <sub>CC</sub>	V		
1.8V V <sub>CC</sub> < 2.7V	0							0.2V <sub>CC</sub>	V		
入力レベル選択: 0.5V <sub>CC</sub>	4.0V V <sub>CC</sub> 5.5V					0		0.4V <sub>CC</sub>	V		
	2.7V V <sub>CC</sub> < 4.0V					0		0.3V <sub>CC</sub>	V		
	1.8V V <sub>CC</sub> < 2.7V					0		0.2V <sub>CC</sub>	V		
入力レベル選択: 0.7V <sub>CC</sub>	4.0V V <sub>CC</sub> 5.5V					0		0.55V <sub>CC</sub>	V		
	2.7V V <sub>CC</sub> < 4.0V					0		0.45V <sub>CC</sub>	V		
	1.8V V <sub>CC</sub> < 2.7V					0		0.35V <sub>CC</sub>	V		
I <sub>OH</sub> (sum)	“H”尖頭総出力電流			全端子のI <sub>OH</sub> (peak)の総和				- 160	mA		
I <sub>OH</sub> (sum)	“H”平均総出力電流			全端子のI <sub>OH</sub> (avg)の総和				- 80	mA		
I <sub>OH</sub> (peak)	“H”尖頭出力電流		駆動能力Low時				- 10	mA			
			駆動能力High時				- 40	mA			
I <sub>OH</sub> (avg)	“H”平均出力電流		駆動能力Low時				- 5	mA			
			駆動能力High時				- 20	mA			
I <sub>OL</sub> (sum)	“L”尖頭総出力電流		全端子のI <sub>OL</sub> (peak)の総和				160	mA			
I <sub>OL</sub> (sum)	“L”平均総出力電流		全端子のI <sub>OL</sub> (avg)の総和				80	mA			
I <sub>OL</sub> (peak)	“L”尖頭出力電流		駆動能力Low時				10	mA			
			駆動能力High時				40	mA			
I <sub>OL</sub> (avg)	“L”平均出力電流		駆動能力Low時				5	mA			
			駆動能力High時				20	mA			
f(XIN)	XINクロック入力発振周波数			2.7V V <sub>CC</sub> 5.5V			20	MHz			
				1.8V V <sub>CC</sub> < 2.7V			5	MHz			
f(XCIN)	XCINクロック入力発振周波数			1.8V V <sub>CC</sub> 5.5V		32.768	50	kHz			
	システムクロック周波数			2.7V V <sub>CC</sub> 5.5V			20	MHz			
				1.8V V <sub>CC</sub> < 2.7V			5	MHz			
f(BCLK)	CPUクロック周波数			2.7V V <sub>CC</sub> 5.5V			20	MHz			
				1.8V V <sub>CC</sub> < 2.7V			5	MHz			

注1. 指定のない場合は、V<sub>CC</sub> = 1.8V ~ 5.5V、T<sub>opr</sub> = - 20 ~ 85 (Nバージョン) / - 40 ~ 85 (Dバージョン)です。

注2. 平均出力電流は100 msの期間内での平均値です。




図5.1 ポートP0～P4のタイミング測定回路

表5.3 A/Dコンバータ特性

記号	項目		測定条件		規格値			単位
					最小	標準	最大	
	分解能		Vref = AVcc				10	Bit
	絶対精度	10ビットモード	Vref = AVcc = 5.0V	AN0 ~ AN7入力			± 3	LSB
AN8 ~ AN11入力								
Vref = AVcc = 3.3V			AN0 ~ AN7入力			± 5	LSB	
			AN8 ~ AN11入力					
Vref = AVcc = 3.0V		AN0 ~ AN7入力			± 5	LSB		
		AN8 ~ AN11入力						
Vref = AVcc = 2.2V		AN0 ~ AN7入力			± 5	LSB		
		AN8 ~ AN11入力						
	8ビットモード	Vref = AVcc = 5.0V	AN0 ~ AN7入力			± 2	LSB	
AN8 ~ AN11入力								
Vref = AVcc = 3.3V		AN0 ~ AN7入力			± 2	LSB		
		AN8 ~ AN11入力						
Vref = AVcc = 3.0V	AN0 ~ AN7入力			± 2	LSB			
	AN8 ~ AN11入力							
Vref = AVcc = 2.2V	AN0 ~ AN7入力			± 2	LSB			
	AN8 ~ AN11入力							
AD	A/D変換クロック		4.0V Vref = AVcc 5.5V (注2)		2		20	MHz
			3.2V Vref = AVcc 5.5V (注2)		2		16	MHz
			2.7V Vref = AVcc 5.5V (注2)		2		10	MHz
			2.2V Vref = AVcc 5.5V (注2)		2		5	MHz
	許容信号源インピーダンス					3		k
DNL	微分非直線性誤差						± 1	LSB
tCONV	変換時間	10ビットモード	Vref = AVcc = 5.0V、 AD = 20MHz		2.15			μs
		8ビットモード	Vref = AVcc = 5.0V、 AD = 20MHz		2.15			μs
tsAMP	サンプリング時間		AD = 20MHz		0.75			μs
Ivref	Vref電流		Vcc=5V、 XIN = f1 = AD = 20MHz			45		μA
Vref	基準電圧				2.2		AVcc	V
VIA	アナログ入力電圧(注3)				0		Vref	V

注1. 指定のない場合は、Vcc/AVcc = Vref = 2.2V ~ 5.5V、Vss = 0V、Topr = -20 ~ 85 (Nバージョン)/ -40 ~ 85 (Dバージョン)です。

注2. CPUおよびフラッシュメモリが停止すると、A/D変換結果が不定になります。

注3. アナログ入力電圧が基準電圧を超えた場合、A/D変換結果は10ビットモードでは3FFh、8ビットモードではFFhになります。

表5.4 D/Aコンバータ特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
	分解能				8	Bit
	絶対精度				2.5	LSB
tsu	設定時間				3	μs
RO	出力抵抗			6		k
Ivref	基準電源入力電流	(注2)			1.5	mA

注1. 指定のない場合は、 $V_{CC}/AV_{CC} = V_{REF} = 2.7V \sim 5.5V$ 、 $T_{OPR} = -20 \sim 85$  (Nバージョン)/  $-40 \sim 85$  (Dバージョン)です。

注2. D/Aコンバータ1本使用、使用していないD/AコンバータのDAi(i = 0 ~ 1)レジスタの値が“00h”の場合です。  
A/Dコンバータのラダー抵抗分は除きます。

表5.5 コンパレータAの電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
LVREF	外部基準電圧入力範囲		1.4		V <sub>CC</sub>	V
LVCMP1、 LVCMP2	外部比較電圧入力範囲		-0.3		V <sub>CC</sub> + 0.3	V
	オフセット			50	200	mV
	コンパレータ出力遅延時間(注2)	立ち下がり時 Vi = Vref - 100mV		3		μs
		立ち下がり時 Vi = Vref - 1V以下		1.5		μs
		立ち上がり時 Vi = Vref + 100mV		2		μs
		立ち上がり時 Vi = Vref + 1V以上		0.5		μs
	コンパレータ動作電流	V <sub>CC</sub> = 5.0V		0.5		μA

注1. 指定のない場合は、 $V_{CC} = 2.7V \sim 5.5V$ 、 $T_{OPR} = -20 \sim 85$  (Nバージョン)/  $-40 \sim 85$  (Dバージョン)です。

注2. デジタルフィルタ無効時。

表5.6 コンパレータBの電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vref	IVREF1、IVREF3入力基準電圧		0		V <sub>CC</sub> - 1.4	V
Vi	IVCMP1、IVCMP3入力電圧		-0.3		V <sub>CC</sub> + 0.3	V
	オフセット			5	100	mV
td	コンパレータ出力遅延時間(注2)	Vi = Vref ± 100mV		0.1		μs
ICMP	コンパレータ動作電流	V <sub>CC</sub> = 5.0V		17.5		μA

注1. 指定のない場合は、 $V_{CC} = 2.7V \sim 5.5V$ 、 $T_{OPR} = -20 \sim 85$  (Nバージョン)/  $-40 \sim 85$  (Dバージョン)です。

注2. デジタルフィルタ無効時。



表5.7 フラッシュメモリ(プログラムROM)の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
	プログラム、イレーズ回数(注2)		1,000(注3)			回
	バイトプログラム時間			80		μs
	ブロックイレーズ時間			0.3		s
t <sub>d</sub> (SR-SUS)	サスペンドへの遷移時間				5+CPUクロック × 3サイクル	ms
	イレーズ開始または再開から次のサスペンド要求までの間隔		33			ms
	自動消去が終了するために必要なサスペンド間隔		33			ms
	サスペンドからイレーズの再開までの時間				30+CPUクロック × 1サイクル	μs
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		1.8		5.5	V
	書き込み、消去時の温度		0		60	
	データ保持時間(注7)	周囲温度 = 55	20			年

注1. 指定のない場合は、V<sub>cc</sub> = 2.7V ~ 5.5V、T<sub>opr</sub> = 0 ~ 60 です。

注2. プログラム/イレーズ回数の定義

プログラム/イレーズ回数はブロックごとのイレーズ回数です。

プログラム/イレーズ回数がn回(n = 1,000)の場合、ブロックごとにそれぞれn回ずつイレーズすることができます。

例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレーズした場合も、プログラム/イレーズ回数は1回と数えます。ただし、イレーズ1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。

注3. プログラム/イレーズ後のすべての電気的特性を保証する回数です。(保証は1 ~ “最小” 値の範囲です。)

注4. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレーズを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレーズをすることで、実効的な書き換え回数を少なくすることができます。ブロックごとに何回イレーズを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。

注5. ブロックイレーズでイレーズエラーが発生した場合は、イレーズエラーが発生しなくなるまでクリアステータスレジスタコマンド ブロックイレーズコマンドを少なくとも3回実行してください。

注6. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。

注7. 電源電圧またはクロックが印加されていない時間を含みます。

表5.8 フラッシュメモリ(データフラッシュ ブロックA~ブロックD)の電氣的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
	プログラム、イレース回数(注2)		10,000(注3)			回
	バイトプログラム時間 (プログラム/イレース回数 1,000回)			160		μs
	バイトプログラム時間 (プログラム/イレース回数 > 1,000回)			300		μs
	ブロックイレース時間 (プログラム/イレース回数 1,000回)			0.2		s
	ブロックイレース時間 (プログラム/イレース回数 > 1,000回)			0.3		s
td(SR-SUS)	サスペンドへの遷移時間				5+CPUクロック × 3サイクル	ms
	イレース開始または再開から次のサスペンド要求までの間隔		33			ms
	自動消去が終了するために必要なサスペンド間隔		33			ms
	サスペンドからイレースの再開までの時間				30+CPUクロック × 1サイクル	μs
	書き込み、消去電圧		2.7		5.5	V
	読み出し電圧		1.8		5.5	V
	書き込み、消去時の温度		- 20(注7)		85	
	データ保持時間(注8)	周囲温度 = 55	20			年

- 注1. 指定のない場合は、Vcc = 2.7V ~ 5.5V、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン)です。
- 注2. プログラム/イレース回数の定義  
プログラム/イレース回数はブロックごとのイレース回数です。  
プログラム/イレース回数がn回(n = 10,000)の場合、ブロックごとにそれぞれn回ずつイレースすることができます。  
例えば、1KバイトブロックのブロックAについて、それぞれ異なる番地に1バイト書き込みを1024回に分けて行った後に、そのブロックをイレースした場合も、プログラム/イレース回数は1回と数えます。ただし、イレース1回に対して、同一番地に複数回の書き込みをしないでください(上書き禁止)。
- 注3. プログラム/イレース後のすべての電氣的特性を保証する回数です。(保証は1~“最小”値の範囲です。)
- 注4. 多数回の書き換えを実施するシステムの場合は、実効的な書き換え回数を減少させる工夫として、書き込み番地を順にずらしていくなどして、ブランク領域ができるだけ残らないようにプログラム(書き込み)を実施した上で1回のイレースを行ってください。例えば一組16バイトをプログラムする場合、最大128組の書き込みを実施した上で1回のイレースをすることで、実効的な書き換え回数を少なくすることができます。加えてブロックA~ブロックDのイレース回数が均等になると、さらに実効的な書き換え回数を少なくすることができます。また、ブロックごとに何回イレースを実施したかを情報として残し、制限回数を設けていただくことをお勧めします。
- 注5. ブロックイレースでイレースエラーが発生した場合は、イレースエラーが発生しなくなるまでクリアステータスレジスタコマンド ブロックイレースコマンドを少なくとも3回実行してください。
- 注6. 不良率につきましては、ルネサステクノロジ、ルネサス販売または特約店にお問い合わせください。
- 注7. Dバージョンは - 40。
- 注8. 電源電圧またはクロックが印加されていない時間を含みます。




図5.2 サスペンドへの遷移時間

表5.9 電圧検出0回路の電氣的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vdet0	電圧検出レベルVdet0_0 (注2)		1.80	1.90	2.05	V
	電圧検出レベルVdet0_1 (注2)		2.15	2.35	2.50	V
	電圧検出レベルVdet0_2 (注2)		2.65	2.85	3.00	V
	電圧検出レベルVdet0_3 (注2)		3.55	3.80	4.05	V
	電圧検出0回路反応時間 (注4)	Vcc = 5V (Vdet0_0 - 0.1)V に下げたとき		6	150	μs
	電圧検出回路の自己消費電流	VCA25 = 1、Vcc = 5.0V		1.5		μA
td(E-A)	電圧検出回路動作開始までの待ち時間 (注3)				100	μs

注1. 測定条件はVcc = 1.8V ~ 5.5V、Topr = -20 ~ 85 (Nバージョン) / -40 ~ 85 (Dバージョン)です。

注2. 電圧検出レベルはOFSレジスタのVDSEL0 ~ VDSEL1ビットで選択してください。

注3. VCA2レジスタのVCA25ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

注4. Vdet0を通過した時点から、電圧監視0リセットが発生するまでの時間です。

表5.10 電圧検出1回路の電氣的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vdet1	電圧検出レベルVdet1_0 (注2)	Vcc立ち下がり時	2.00	2.20	2.40	V
	電圧検出レベルVdet1_1 (注2)	Vcc立ち下がり時	2.15	2.35	2.55	V
	電圧検出レベルVdet1_2 (注2)	Vcc立ち下がり時	2.30	2.50	2.70	V
	電圧検出レベルVdet1_3 (注2)	Vcc立ち下がり時	2.45	2.65	2.85	V
	電圧検出レベルVdet1_4 (注2)	Vcc立ち下がり時	2.60	2.80	3.00	V
	電圧検出レベルVdet1_5 (注2)	Vcc立ち下がり時	2.75	2.95	3.15	V
	電圧検出レベルVdet1_6 (注2)	Vcc立ち下がり時	2.90	3.10	3.30	V
	電圧検出レベルVdet1_7 (注2)	Vcc立ち下がり時	3.05	3.25	3.45	V
	電圧検出レベルVdet1_8 (注2)	Vcc立ち下がり時	3.20	3.40	3.60	V
	電圧検出レベルVdet1_9 (注2)	Vcc立ち下がり時	3.35	3.55	3.75	V
	電圧検出レベルVdet1_A (注2)	Vcc立ち下がり時	3.50	3.70	3.90	V
	電圧検出レベルVdet1_B (注2)	Vcc立ち下がり時	3.65	3.85	4.05	V
	電圧検出レベルVdet1_C (注2)	Vcc立ち下がり時	3.80	4.00	4.20	V
	電圧検出レベルVdet1_D (注2)	Vcc立ち下がり時	3.95	4.15	4.35	V
	電圧検出レベルVdet1_E (注2)	Vcc立ち下がり時	4.10	4.30	4.50	V
	電圧検出レベルVdet1_F (注2)	Vcc立ち下がり時	4.25	4.45	4.65	V
	電圧検出1回路のVcc立ち上がり時のヒステリシス幅	Vdet1_0 ~ Vdet1_5 選択時		0.07		V
		Vdet1_6 ~ Vdet1_F 選択時		0.10		V
	電圧検出1回路反応時間 (注3)	Vcc = 5V (Vdet1_0 - 0.1)V に下げたとき		60	150	μs
	電圧検出回路の自己消費電流	VCA26 = 1、Vcc = 5.0V		1.7		μA
td(E-A)	電圧検出回路動作開始までの待ち時間 (注4)				100	μs

注1. 測定条件はVcc = 1.8V ~ 5.5V、Topr = -20 ~ 85 (Nバージョン) / -40 ~ 85 (Dバージョン)です。

注2. 電圧検出レベルはVD1LSレジスタのVD1S0 ~ VD1S3ビットで選択してください。

注3. Vdet1を通過した時点から、電圧監視1割り込み要求が発生するまでの時間です。

注4. VCA2レジスタのVCA26ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.11 電圧検出2回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
Vdet2	電圧検出レベルVdet2_0 (注2)	Vcc立ち下がり時	3.70	4.00	4.30	V
	電圧検出レベルVdet2_EXT (注2)	LVCMP2立ち下がり時	1.20	1.34	1.48	V
	電圧検出2回路のVcc立ち上がり時のヒステリシス幅			0.10		V
	電圧検出2回路反応時間 (注3)	Vcc = 5V (Vdet2_0 - 0.1)Vに下げたとき		20	150	μs
	電圧検出回路の自己消費電流	VCA27 = 1、Vcc = 5.0V		1.7		μA
td(E-A)	電圧検出回路動作開始までの待ち時間 (注4)				100	μs

注1. 測定条件はVcc = 1.8V ~ 5.5V、Topr = -20 ~ 85 (Nバージョン)/ -40 ~ 85 (Dバージョン)です。

注2. 電圧検出レベルは検出対象で異なります。VCA2レジスタのVCA24ビットで選択してください。

注3. Vdet2を通過した時点から、電圧監視2割り込み要求が発生するまでの時間です。

注4. VCA2レジスタのVCA27ビットを“0”にした後、再度“1”にした場合の、電圧検出回路が動作するまでに必要な時間です。

表5.12 パワーオンリセット回路 (注2)

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
trth	外部電源Vccの立ち上がり傾き		0		50000	mV/msec

注1. 指定のない場合、測定条件はTopr = -20 ~ 85 (Nバージョン)/ -40 ~ 85 (Dバージョン)です。

注2. パワーオンリセットを使用する場合には、OFSレジスタのLVDASビットを“0”にして電圧監視0リセットを有効にしてください。




図5.3 パワーオンリセット回路の電気的特性

表5.13 低速オンチップオシレータ発振回路の電気的特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
fOCO-S	低速オンチップオシレータ発振周波数		60	125	250	kHz
	発振安定時間	Vcc = 5.0V、Topr = 25		30	100	μs
	発振時の自己消費電流	Vcc = 5.0V、Topr = 25		2		μA

注1. 指定のない場合は、Vcc = 1.8V ~ 5.5V、Topr = -20 ~ 85 (Nバージョン)/ -40 ~ 85 (Dバージョン)です。

表5.14 電源回路のタイミング特性

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
td(P-R)	電源投入時の内部電源安定時間 (注2)				2000	μs

注1. 測定条件はVcc = 1.8V ~ 5.5V、Topr = 25 です。

注2. 電源投入時に、内部電源発生回路が安定するまでの待ち時間です。

表5.15 シンクロナスシリアルコミュニケーションユニット(SSU)のタイミング必要条件(注1)

記号	項目		測定条件	規格値			単位
				最小	標準	最大	
tSUCYC	SSCKクロックサイクル時間			4			tcyc (注2)
tHI	SSCKクロック“H”パルス幅			0.4		0.6	tSUCYC
tLO	SSCKクロック“L”パルス幅			0.4		0.6	tSUCYC
tRISE	SSCKクロック立ち上がり時間	マスタ				1	tcyc (注2)
		スレーブ				1	μs
tFALL	SSCKクロック立ち下がり時間	マスタ				1	tcyc (注2)
		スレーブ				1	μs
tSU	SSO、SSIデータ入力セットアップ時間			100			ns
tH	SSO、SSIデータ入力ホールド時間			1			tcyc (注2)
tLEAD	SCSセットアップ時間	スレーブ		1tcyc+50			ns
tLAG	SCSホールド時間	スレーブ		1tcyc+50			ns
tOD	SSO、SSIデータ出力遅延時間					1	tcyc (注2)
tSA	SSIスレーブアクセス時間		2.7V Vcc 5.5V			1.5tcyc+100	ns
			1.8V Vcc < 2.7V			1.5tcyc+200	ns
tOR	SSIスレーブアウト開放時間		2.7V Vcc 5.5V			1.5tcyc+100	ns
			1.8V Vcc < 2.7V			1.5tcyc+200	ns

注1. 指定のない場合は、Vcc = 1.8V ~ 5.5V、Vss = 0V、Topr = -20 ~ 85 (Nバージョン)/ -40 ~ 85 (Dバージョン)です。

注2. 1tcyc = 1/f1 (s)




図5.4 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(マスタ)




図5.5 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(スレーブ)






図5.6 シンクロナスシリアルコミュニケーションユニット(SSU)の入出力タイミング(クロック同期式通信モード)

表5.16 I<sup>2</sup>Cバスインタフェースのタイミング必要条件(注1)

記号	項目	測定条件	規格値			単位
			最小	標準	最大	
tSCL	SCL入力サイクル時間		12tcyc + 600(注2)			ns
tSCLH	SCL入力“H”パルス幅		3tcyc + 300(注2)			ns
tSCLL	SCL入力“L”パルス幅		5tcyc + 500(注2)			ns
tsf	SCL、SDA入力立ち下がり時間				300	ns
tSP	SCL、SDA入カスパイクパルス除去時間				1tcyc(注2)	ns
tBUF	SDA入力バスフリー時間		5tcyc(注2)			ns
tSTAH	開始条件入力ホールド時間		3tcyc(注2)			ns
tSTAS	再送開始条件入力セットアップ時間		3tcyc(注2)			ns
tSTOP	停止条件入力セットアップ時間		3tcyc(注2)			ns
tSDAS	データ入力セットアップ時間		1tcyc + 40(注2)			ns
tSDAH	データ入力ホールド時間		10			ns

注1. 指定のない場合は、Vcc = 1.8V ~ 5.5V、Vss = 0V、Topr = -20 ~ 85 (Nバージョン) / -40 ~ 85 (Dバージョン) です。

注2. 1tcyc = 1/f1 (s)


図5.7 I<sup>2</sup>Cバスインタフェースの入出力タイミング

表5.17 電気的特性(1) [ 4.2V Vcc 5.5V ]

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
VOH	“H”出力電圧	駆動能力High Vcc = 5.0V	IOH = - 20mA	Vcc - 2.0		Vcc	V
		駆動能力Low Vcc = 5.0V	IOH = - 5mA	Vcc - 2.0		Vcc	V
VOL	“L”出力電圧	駆動能力High Vcc = 5.0V	IOL = 20mA			2.0	V
		駆動能力Low Vcc = 5.0V	IOL = 5mA			2.0	V
VT+-VT-	ヒステリシス	IINT0、INT1、INT3、 KI0、KI1、KI2、KI3、 TRAI0、TRBO、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRCTRG、TRCCLK、 ADTRG、 RXD0、RXD1、RXD2、 CLK0、CLK1、CLK2、 SSI、SCL、SDA、SSO		0.1	1.2		V
		RESET		0.1	1.2		V
IiH	“H”入力電流	VI = 5V、Vcc = 5.0V				5.0	μA
IiL	“L”入力電流	VI = 0V、Vcc = 5.0V				- 5.0	μA
RPULLUP	プルアップ抵抗	VI = 0V、Vcc = 5.0V		25	50	100	k
RfXIN	帰還抵抗	XIN			0.3		M
RfXCIN	帰還抵抗	XCIN			8		M
V <sub>RAM</sub>	RAM保持電圧	ストップモード時		1.8			V

注1. 指定のない場合は、4.2V Vcc 5.5V、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン)、f(XIN) = 20MHzです。

表5.18 電気的特性(2) [ 3.3V Vcc 5.5V ]  
 (指定のない場合は、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン))

記号	項目	測定条件	規格値			単位		
			最小	標準	最大			
Icc	電源電流 (Vcc = 3.3V ~ 5.5V) シングルチップモードで、出力端子は開放、その他の端子はVss	高速クロックモード	XIN = 20MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 分周なし		6.5	15	mA	
			XIN = 16MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 分周なし		5.3	12.5	mA	
			XIN = 10MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 分周なし		3.6		mA	
			XIN = 20MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 8分周		3.0		mA	
			XIN = 16MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 8分周		2.2		mA	
			XIN = 10MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 8分周		1.5		mA	
			低速オンチップオシレータモード	XINクロック停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR27 = "1"、VCA20 = "0"		90	400	μA
		低速クロックモード	XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz 分周なし FMR27 = "1"、VCA20 = "0"		85	400	μA	
			XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz 分周なし RAM上のプログラム動作 フラッシュメモリ停止時 FMSTP = "1"、VCA20 = "0"		47		μA	
			ウェイトモード	XINクロック停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"		15	100	μA
				XINクロック停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"、VCA20 = "1"		4	90	μA
		ストップモード	XINクロック停止 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		3.5		μA	
			XINクロック停止、Topr = 25 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		2.0	5.0	μA	
			XINクロック停止、Topr = 85 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		5.0		μA	

タイミング必要条件 (指定のない場合は、 $V_{cc} = 5V$ 、 $V_{ss} = 0V$ 、 $T_{opr} = 25$  )

表5.19 XIN入力、XCIN入力

記号	項目	規格値		単位
		最小	最大	
$t_c(XIN)$	XIN入力サイクル時間	50		ns
$t_{WH}(XIN)$	XIN入力“H”パルス幅	24		ns
$t_{WL}(XIN)$	XIN入力“L”パルス幅	24		ns
$t_c(XCIN)$	XCIN入力サイクル時間	14		$\mu s$
$t_{WH}(XCIN)$	XCIN入力“H”パルス幅	7		$\mu s$
$t_{WL}(XCIN)$	XCIN入力“L”パルス幅	7		$\mu s$




図5.8  $V_{cc} = 5V$ 時のXIN入力、XCIN入力タイミング

表5.20 TRAI0入力

記号	項目	規格値		単位
		最小	最大	
$t_c(TRAIO)$	TRAIO入力サイクル時間	100		ns
$t_{WH}(TRAIO)$	TRAIO入力“H”パルス幅	40		ns
$t_{WL}(TRAIO)$	TRAIO入力“L”パルス幅	40		ns




図5.9  $V_{cc} = 5V$ 時のTRAIO入力タイミング

表5.21 シリアルインタフェース

記号	項目	規格値		単位
		最小	最大	
$t_{c(CK)}$	CLKi入力サイクル時間	200		ns
$t_{w(CKH)}$	CLKi入力“H”パルス幅	100		ns
$t_{w(CKL)}$	CLKi入力“L”パルス幅	100		ns
$t_{d(C-Q)}$	TXDi出力遅延時間		50	ns
$t_{h(C-Q)}$	TXDiホールド時間	0		ns
$t_{su(D-C)}$	RXDi入力セットアップ時間	50		ns
$t_{h(C-D)}$	RXDi入力ホールド時間	90		ns

i = 0 ~ 2




図5.10 Vcc = 5V時のシリアルインタフェースのタイミング

表5.22 外部割り込み $\overline{INTi}$ 入力 (i = 0、1、3)、キー入力割り込み $\overline{Kli}$  (i = 0 ~ 3)

記号	項目	規格値		単位
		最小	最大	
$t_{w(INH)}$	$\overline{INTi}$ 入力“H”パルス幅、 $\overline{Kli}$ 入力“H”パルス幅	250(注1)		ns
$t_{w(INL)}$	$\overline{INTi}$ 入力“L”パルス幅、 $\overline{Kli}$ 入力“L”パルス幅	250(注2)		ns

注1.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“H”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。

注2.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“L”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。


図5.11 Vcc = 5V時の外部割り込み $\overline{INTi}$ およびキー入力割り込み $\overline{Kli}$ 入力タイミング

表5.23 電気的特性(3) [ 2.7V  $V_{CC} < 4.2V$  ]

記号	項目		測定条件		規格値			単位
					最小	標準	最大	
VOH	“H”出力電圧		駆動能力High	$I_{OH} = -5mA$	$V_{CC} - 0.5$		$V_{CC}$	V
			駆動能力Low	$I_{OH} = -1mA$	$V_{CC} - 0.5$		$V_{CC}$	V
VOL	“L”出力電圧		駆動能力High	$I_{OL} = 5mA$			0.5	V
			駆動能力Low	$I_{OL} = 1mA$			0.5	V
VT+-VT-	ヒステリシス	INT0、INT1、INT3、 KI0、KI1、KI2、KI3、 TRAIO、TRBO、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRCTRG、TRCCLK、 ADTRG、 RXD0、RXD1、RXD2、 CLK0、CLK1、CLK2、 SSI、SCL、SDA、 SSO	$V_{CC} = 3.0V$		0.1	0.4		V
		RESET	$V_{CC} = 3.0V$		0.1	0.5		V
I <sub>IH</sub>	“H”入力電流		$V_I = 3V、V_{CC} = 3.0V$				4.0	$\mu A$
I <sub>IL</sub>	“L”入力電流		$V_I = 0V、V_{CC} = 3.0V$				- 4.0	$\mu A$
R <sub>PULLUP</sub>	プルアップ抵抗		$V_I = 0V、V_{CC} = 3.0V$		42	84	168	k
R <sub>iXIN</sub>	帰還抵抗	XIN				0.3		M
R <sub>iXCIN</sub>	帰還抵抗	XCIN				8		M
V <sub>RAM</sub>	RAM保持電圧		ストップモード時		1.8			V

注1. 指定のない場合は、2.7V  $V_{CC} < 4.2V$ 、 $T_{opr} = -20 \sim 85$  (Nバージョン)/  $-40 \sim 85$  (Dバージョン)、 $f(XIN) = 10MHz$ です。

表5.24 電気的特性(4) [ 2.7V Vcc < 3.3V ]  
 (指定のない場合は、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
Icc	電源電流 (Vcc = 2.7V ~ 3.3V) シングルチップモードで、出力端子は開放、その他の端子はVss	高速クロックモード	XIN = 10MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 分周なし		3.5	10	mA
			XIN = 10MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 8分周		1.5	7.5	mA
		低速オンチップオシレータモード	XINクロック停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR27 = "1", VCA20 = "0"		90	390	μA
			低速クロックモード	XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz 分周なし FMR27 = "1", VCA20 = "0"		80	400
		ウェイトモード		XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz 分周なし RAM上のプログラム動作 フラッシュメモリ停止時 FMSTP = "1", VCA20 = "0"		40	
			XINクロック停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0", VCA20 = "1"		15	90	μA
			XINクロック停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0", VCA20 = "1"		4	80	μA
			XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz(周辺クロック停止) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0", VCA20 = "1"		3.5		μA
		ストップモード	XINクロック停止、Topr = 25 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		2.0	5.0	μA
			XINクロック停止、Topr = 85 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		5.0		μA



タイミング必要条件 (指定のない場合は、 $V_{CC} = 3V$ 、 $V_{SS} = 0V$ 、 $T_{opr} = 25$  )

表5.25 XIN入力、XCIN入力

記号	項目	規格値		単位
		最小	最大	
$t_c(XIN)$	XIN入力サイクル時間	50		ns
$t_{WH}(XIN)$	XIN入力“H”パルス幅	24		ns
$t_{WL}(XIN)$	XIN入力“L”パルス幅	24		ns
$t_c(XCIN)$	XCIN入力サイクル時間	14		$\mu s$
$t_{WH}(XCIN)$	XCIN入力“H”パルス幅	7		$\mu s$
$t_{WL}(XCIN)$	XCIN入力“L”パルス幅	7		$\mu s$




図5.12  $V_{CC} = 3V$ 時のXIN入力、XCIN入力タイミング

表5.26 TRAI0入力

記号	項目	規格値		単位
		最小	最大	
$t_c(TRAI0)$	TRAI0入力サイクル時間	300		ns
$t_{WH}(TRAI0)$	TRAI0入力“H”パルス幅	120		ns
$t_{WL}(TRAI0)$	TRAI0入力“L”パルス幅	120		ns




図5.13  $V_{CC} = 3V$ 時のTRAI0入力タイミング

表5.27 シリアルインタフェース

記号	項目	規格値		単位
		最小	最大	
$t_{c(CK)}$	CLKi入力サイクル時間	300		ns
$t_{w(CKH)}$	CLKi入力“H”パルス幅	150		ns
$t_{w(CKL)}$	CLKi入力“L”パルス幅	150		ns
$t_{d(C-Q)}$	TXDi出力遅延時間		80	ns
$t_{h(C-Q)}$	TXDiホールド時間	0		ns
$t_{su(D-C)}$	RXDi入力セットアップ時間	70		ns
$t_{h(C-D)}$	RXDi入力ホールド時間	90		ns

i = 0 ~ 2




図5.14 Vcc = 3V時のシリアルインタフェースのタイミング

表5.28 外部割り込み $\overline{INTi}$ 入力 (i = 0、1、3)、キー入力割り込み $\overline{Kli}$  (i = 0 ~ 3)

記号	項目	規格値		単位
		最小	最大	
$t_{w(INH)}$	$\overline{INTi}$ 入力“H”パルス幅、 $\overline{Kli}$ 入力“H”パルス幅	380(注1)		ns
$t_{w(INL)}$	$\overline{INTi}$ 入力“L”パルス幅、 $\overline{Kli}$ 入力“L”パルス幅	380(注2)		ns

注1.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“H”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。

注2.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“L”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。


図5.15 Vcc = 3V時の外部割り込み $\overline{INTi}$ およびキー入力割り込み $\overline{Kli}$ 入力タイミング

表5.29 電気的特性(5) [ 1.8V  $V_{CC} < 2.7V$  ]

記号	項目		測定条件		規格値			単位
					最小	標準	最大	
VOH	“H”出力電圧		駆動能力High	$I_{OH} = -2mA$	$V_{CC} - 0.5$		$V_{CC}$	V
			駆動能力Low	$I_{OH} = -1mA$	$V_{CC} - 0.5$		$V_{CC}$	V
VOL	“L”出力電圧		駆動能力High	$I_{OL} = 2mA$			0.5	V
			駆動能力Low	$I_{OL} = 1mA$			0.5	V
VT+-VT-	ヒステリシス	INT0、INT1、INT3、 KI0、KI1、KI2、KI3、 TRAIO、TRBO、 TRCIOA、TRCIOB、 TRCIOC、TRCIOD、 TRCTRG、TRCCLK、 ADTRG、 RXD0、RXD1、RXD2、 CLK0、CLK1、CLK2、 SSI、SCL、SDA、SSO			0.05	0.20		V
		RESET			0.05	0.20		V
I <sub>IH</sub>	“H”入力電流		$V_I = 2.2V$ 、 $V_{CC} = 2.2V$				4.0	μA
I <sub>IL</sub>	“L”入力電流		$V_I = 0V$ 、 $V_{CC} = 2.2V$				- 4.0	μA
R <sub>PULLUP</sub>	プルアップ抵抗		$V_I = 0V$ 、 $V_{CC} = 2.2V$		70	140	300	k
R <sub>I<sub>XIN</sub></sub>	帰還抵抗	XIN				0.3		M
R <sub>I<sub>XCIN</sub></sub>	帰還抵抗	XCIN				8		M
V <sub>RAM</sub>	RAM保持電圧		ストップモード時		1.8			V

注1. 指定のない場合は、1.8V  $V_{CC} < 2.7V$ 、 $T_{opr} = -20 \sim 85$  (Nバージョン)/  $-40 \sim 85$  (Dバージョン)、 $f(XIN) = 5MHz$ です。

表5.30 電気的特性(6) [ 1.8V Vcc < 2.7V ]  
 (指定のない場合は、Topr = - 20 ~ 85 (Nバージョン)/ - 40 ~ 85 (Dバージョン))

記号	項目	測定条件	規格値			単位	
			最小	標準	最大		
Icc	電源電流 (Vcc = 1.8V ~ 2.7V) シングルチップモードで、出力端子は開放、その他の端子はVss	高速クロックモード	XIN = 5MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 分周なし		2.2		mA
			XIN = 5MHz (方形波) 低速オンチップオシレータ発振 = 125kHz 8分周		0.8		mA
		低速オンチップオシレータモード	XINクロック停止 低速オンチップオシレータ発振 = 125kHz 8分周 FMR27 = "1", VCA20 = "0"		90	300	μA
		低速クロックモード	XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz 分周なし FMR27 = "1", VCA20 = "0"		80	350	μA
			XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz 分周なし RAM上のプログラム動作 フラッシュメモリ停止時 FMSTP = "1", VCA20 = "0"		40		μA
		ウェイトモード	XINクロック停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック動作 VCA27 = VCA26 = VCA25 = "0", VCA20 = "1"		15	90	μA
			XINクロック停止 低速オンチップオシレータ発振 = 125kHz WAIT命令実行中 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0", VCA20 = "1"		4	80	μA
			XINクロック停止 低速オンチップオシレータ発振停止 XCINクロック発振 = 32kHz(周辺クロック停止) WAIT命令実行中 VCA27 = VCA26 = VCA25 = "0", VCA20 = "1"		3.5		μA
		ストップモード	XINクロック停止、Topr = 25 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		2.0	5	μA
			XINクロック停止、Topr = 85 低速オンチップオシレータ発振停止 CM10 = "1" 周辺クロック停止 VCA27 = VCA26 = VCA25 = "0"		5.0		μA

タイミング必要条件 (指定のない場合は、 $V_{CC} = 2.2V$ 、 $V_{SS} = 0V$ 、 $T_{opr} = 25$  )

表5.31 XIN入力、XCIN入力

記号	項目	規格値		単位
		最小	最大	
$t_{c(XIN)}$	XIN入力サイクル時間	200		ns
$t_{WH(XIN)}$	XIN入力“H”パルス幅	90		ns
$t_{WL(XIN)}$	XIN入力“L”パルス幅	90		ns
$t_{c(XCIN)}$	XCIN入力サイクル時間	14		$\mu s$
$t_{WH(XCIN)}$	XCIN入力“H”パルス幅	7		$\mu s$
$t_{WL(XCIN)}$	XCIN入力“L”パルス幅	7		$\mu s$




図5.16  $V_{CC} = 2.2V$ 時のXIN入力、XCIN入力タイミング

表5.32 TRAI0入力

記号	項目	規格値		単位
		最小	最大	
$t_{c(TRAIO)}$	TRAIO入力サイクル時間	500		ns
$t_{WH(TRAIO)}$	TRAIO入力“H”パルス幅	200		ns
$t_{WL(TRAIO)}$	TRAIO入力“L”パルス幅	200		ns




図5.17  $V_{CC} = 2.2V$ 時のTRAIO入力タイミング

表5.33 シリアルインタフェース

記号	項目	規格値		単位
		最小	最大	
$t_{c(CK)}$	CLKi入力サイクル時間	800		ns
$t_{w(CKH)}$	CLKi入力“H”パルス幅	400		ns
$t_{w(CKL)}$	CLKi入力“L”パルス幅	400		ns
$t_{d(C-Q)}$	TXDi出力遅延時間		200	ns
$t_{h(C-Q)}$	TXDiホールド時間	0		ns
$t_{su(D-C)}$	RXDi入力セットアップ時間	150		ns
$t_{h(C-D)}$	RXDi入力ホールド時間	90		ns

i = 0 ~ 2




図5.18 Vcc = 2.2V時のシリアルインタフェースのタイミング

表5.34 外部割り込みINTi入力(i = 0、1、3)、キー入力割り込みKli(i = 0 ~ 3)

記号	項目	規格値		単位
		最小	最大	
$t_{w(INH)}$	$\overline{INTi}$ 入力“H”パルス幅、 $\overline{Kli}$ 入力“H”パルス幅	1000(注1)		ns
$t_{w(INL)}$	$\overline{INTi}$ 入力“L”パルス幅、 $\overline{Kli}$ 入力“L”パルス幅	1000(注2)		ns

注1.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“H”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。

注2.  $\overline{INTi}$ 入力フィルタ選択ビットでフィルタありを選択した場合、 $\overline{INTi}$ 入力“L”パルス幅の最小値は(1/デジタルフィルタサンプリング周波数×3)と最小値のいずれか値の大きい方となります。





図5.19 Vcc = 2.2V時の外部割り込みINTiおよびキー入力割り込みKli入力タイミング

### 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス テクノロジホームページの「パッケージ」に掲載されています。



改訂記録	R8C/33Aグループデータシート
------	-------------------

Rev.	発行日	改訂内容	
		ページ	ポイント
0.01	2007.10.26	-	初版発行
0.02	2008.02.05	2	表1.1 割り込み：説明「割り込みベクタ数：44」 「割り込みベクタ数69」
		3	表1.2 シリアルインタフェース：説明 変更 注1 削除
		6	図1.3 変更
		7	表1.4 変更
		8	表1.5 XINクロック入力、XINクロック出力：変更 注2 追記
		13	図3.1 「拡張領域」削除、注1 変更
0.10	2008.03.17	7	表1.4 周辺機能の入出力端子：「電圧検出回路」追記
		9	表1.6 電圧検出回路 追記
		10、11	図2.1、2.7 「スタックベースレジスタ」 「スタティックベースレジスタ」
		13	図3.1 変更
		15	表4.2 変更
		16	表4.3 008Ch 削除
		20	表4.7 変更
		26	5. 電気的特性 追記
0.20	2008.12.05	1	1.1 「また、消費電力が小さい上、、、大きく設計されています。」 「消費電力が小さい上、、、設計を行っています。」
		2	表1.1 CPU、ウォッチドッグタイマ：説明 変更
		3	表1.2 動作周波数/電源電圧、消費電流：説明 変更
		4	図1.1 変更
		5	図1.2 変更
		14	表4.1 「0XXX00XXb」 「0XXXXXXXXb」、注2 変更
		20	表4.7 「00011000b」 「00010000b / 00011000b」
		26、27、 29～35、 37～42、 45～47、 49、50	表5.1～表5.15、表5.17～表5.19、表5.24～表5.26、表5.30、表5.31 変更 図5.3～図5.6 変更
		43	タイミング必要条件：[Vcc = 5V] 削除
		47	タイミング必要条件：[Vcc = 3V] 削除
		51	タイミング必要条件：[Vcc = 2.2V] 削除
1.00	2009.09.10	全ページ	「暫定仕様書」「開発中」「高速オンチップオシレータ」記述 削除
		4	表1.3 変更
		5	図1.2 「RAM (注1)」 「RAM (注2)」



## 改訂記録

## R8C/33A グループデータシート

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2009.09.10	8	表1.5 注2 削除
		25	表4.12 変更、表4.13 追加
		27	表5.2 変更、注3 削除
		31、32	表5.7、表5.8 変更
		33	表5.9、表5.10 変更
		34	表5.11、表5.12 変更
		35	旧表5.13 削除
		41、45、 49	表5.17、表5.23、表5.29 変更
42、46、 50	表5.18、表5.24、表5.30 変更		

すべての商標および登録商標は、それぞれの所有者に帰属します。

本資料ご利用に際しての留意事項

- 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権その他の権利の実施、使用を許諾または保証するものではありません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に対する侵害に関し、弊社は責任を負いません。
- 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替および外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例などの全ての情報は本資料発行時点のものであり、弊社は本資料に記載した製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報をご確認いただきますとともに、弊社ホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
- 本資料に記載した情報は、正確を期すため慎重に制作したのですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその責任を負いません。
- 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。弊社は、適用可否に対する責任を負いません。
- 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図して設計、製造されたものではありません（弊社が自動車用と指定する製品を自動車に使用する場合を除きます）。これらの用途に利用されることをご検討の際には、必ず事前に弊社営業窓口へご相談ください。なお、上記用途に使用されたことにより発生した損害等については弊社はその責任を負いかねますのでご了承願います。
- 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないでください。これらの用途に使用されたことにより発生した損害等につきましては、弊社は一切の責任を負いません。
  - 生命維持装置。
  - 人体に埋め込み使用するもの。
  - 治療行為（患部切り出し、薬剤投与等）を行うもの。
  - その他、直接人命に影響を与えるもの。
- 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
- 弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計（含むハードウェアおよびソフトウェア）およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特にマイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがないう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
- 本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断りいたします。
- 本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご相談ください。



営業お問合せ窓口  
株式会社ルネサス販売

<http://www.renesas.com>

本	社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
西	支	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル)	(042) 524-8701
東	支	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア)	(022) 221-1351
北	支	〒970-8026	いわき市平字田町120 (ラトプ)	(0246) 22-3222
い	支	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田)	(029) 271-9411
わ	支	〒950-0087	新潟市中央区東大通1-4-2 (新潟三井物産ビル)	(025) 241-4361
茨	支	〒390-0815	松本市深志1-2-11 (昭和ビル)	(0263) 33-6622
新	支	〒460-0008	名古屋市中区栄4-2-29 (名古屋広小路ブレイス)	(052) 249-3330
潟	支	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
松	支	〒920-0031	金沢市広岡3-1-1 (金沢パークビル)	(076) 233-5980
本	支	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング)	(082) 244-2570
部	支	〒812-0011	福岡市博多区博多駅前2-17-1 (博多プレステージ)	(092) 481-7695
中	支			
関	支			
西	支			
陸	支			
北	支			
広	支			
島	支			
州	支			

※営業お問合せ窓口の住所・電話番号は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口：コンタクトセンター E-Mail: [csc@renesas.com](mailto:csc@renesas.com)