カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



M37280MFH-XXXSP, M37280MKH-XXXSP, M37280EKSP

SNGLE-CHIP 8-BIT CMOS MICROCOMPUTER with CLOSED CAPTION DECODER and ON-SCREEN DISPLAY CONTROLLER RJJ03B0137-0100Z Rev.1.00 2001.04.01

1. 概要

M37280MFH-XXXSP, M37280MKH-XXXSP は、シリコン ゲート CMOS プロセスを採用したシングルチップマイクロ コンピュータです。OSD機能、データスライサなどを備えて いますので、クローズドキャプションデコーダ内蔵TVの選 局システムに最適です。

M37280EKSP は電気的書き込み可能な PROM を内蔵して いること以外はM37280MKH-XXXSPと同等の機能を有して います。またM37280MFH-XXXSPとM37280MKH-XXXSPの 相違点は、ROM、RAM容量のみですので特に断らないかぎり M37280MKH-XXXSP として説明します。

2. 特 長

● メモリ容量 ROM60K バイト(M37280MFH-XXXSP) 80K バイト(M37280MKH-XXXSP, M37280EKSP)

	IVIO	1200LINGI)
RAM1088 バイト(M3	7280MF	H-XXXSP)
1536バイト(M3	7280MK	H-XXXSP,
	М3	7280EKSP)
(ROM 訂正メモリを含む)		·
● 命令実行時間 (最短命令、8MHz 時)	0.5	u s(最小)
● 単一電源		
・ ● サブルーチンネスティング		
●割り込み1		
● 8 ビットタイマ		
プログラマブル入出力		
(ポート P0, P1, P2, P30, P31)		26 本
● 入力ポート(ポート P40 ~ P46, P63, P64		
● 出力ポート(ポート P32, P47, P5, P60 ~ P		
● LED 駆動ポート		-
● シリアル I/O		
● マルチマスタ I ² C-BUS インタフェース .		
● A-D 変換器(分解能 8 ビット)		
● A-D 复奨語(ガ解能 o C 9 P) ● PWM 出力回路		
● ドザボ 四万回路	0 L	ット×o本
11024 211		405\4
高速モード時		
(電源電圧 5.5V、発振周波数 8MHz,CF	(1 表示	, テータス

低速モード時 0.33mW

● ROM 訂正機能 2 ベクタ

● OSD 機能

文字種類

32 文字×16 行+RAM フォント(1 文字) 表示文字数

(CC/OSDモート・) (CDOSDモート・) (RAMフォント) 510 種類 + 62 種類 + 1 種類 (文字単位) (ドット単位) (ドット単位) (着色単位)

トリプルレイヤ機能 CC/CDOSD/OSDモート から 2レイヤ選択

+RAMフォントレイヤ

文字表示領域 CC/CDOSD モード:16 x 26 ドット

OSD モード/RAM フォント:16 × 20 ドット

文字サイズ CC モード/RAM フォント:4種類

OSD/CDOSD モード: 14 種類

文字色種類 64色(R,G,B各4階調)

ドット、文字、文字背景、ラスター 着色単位

ブランキング出力 OUT1, OUT2

水平 256 段階 / 垂直 1024 段階 表示位置

(RAM フォントは独立に設定可能)

アトリビュート $CC = H = F : \lambda A - \lambda^* A + \lambda B + \lambda$

フラッシュ、オートソリット、スヘ゜ース

OSD モード:フチドリ、シャドウ

ウインドウ/ブランク機能

3. 応 用

クローズドキャプションデコーダ内蔵 TV

(電源電圧 5.5V、発振周波数 32kHz 時)

● クローズドキャプションデータスライサ

ライサON時)

【目次】

1.	概	要1
2.	特	長1
3.	応	用1
4.	ピン	/接続図3
5.	ブロ	ック図4
6.	性能	概要5
7.		- の機能説明7
8.	機能	ジロック動作説明12
	8.1	中央演算処理装置 (CPU)12
	8.2	メモリ13
	8.3	割り込み21
	8.4	タイマ26
	8.5	シリアル 1/0
	8.6	マルチマスタ I ² C-BUS インタフェース 33
	8.7	PWM 出力回路 47
	8.8	A-D 变換器 51
	8.9	ROM 訂正機能 55
		データスライサ56
	8.11	OSD 機能 67
		8.11.1 トリプルレイヤ OSD 72
		8.11.2 表示位置75
		8.11.3 ドットサイズ79
		8.11.4 OSD 用クロック 80
		8.11.5 フィールド判別表示82
		8.11.6 OSD 用メモリ 84
		8.11.7 文字色92
		8.11.8 文字背景色92
		8.11.9 OUT1, OUT2 信号96
		8.11.10 アトリビュート97
		8.11.11 オートソリッドスペース機能 102
		8.11.12 多行表示103
		8.11.13 スキャンモード104
		8.11.14 ウインドウ機能105
		8.11.15 ブランク機能110
		8.11.16 スプライト OSD 機能 111
		8.11.17 OSD 出力端子制御 115
		8.11.18 ラスター着色116
		暴走検出機能118
		リセット回路119
		クロック発生回路120
		OSD 用発振回路
		オートクリア回路
		アドレッシングモード

9.	使用上の注意事項	123
10.	絶対最大定格	124
11.	推奨動作条件	124
12.	電気的特性	125
13.	アナログ R, G, B 出力特性	127
14.	A-D 变換特性	127
15.	マルチマスタ I ² C-BUS バスライン特性	128
16.	PROM 書き込み方法	129
17.	マスク化発注時の提出資料	130
18.	付録	131
19.	パッケージ外形寸法図	170

4. ピン接続図




図 4.1 ピン接続図(上面図)

5. ブロック図




図 5.1 M37280 のブロック図

6. 性能概要

表 6.1 性能概要

	項目		性能			
基本命令数			71			
命令実行時間			0.5 μ s (最短命令,発振周波数 8 MHz 時)			
クロック周波数			8 MHz (最大)			
	ROM M37280MFH-XX	XSP	60K バイト			
	M37280MKH-XX	XSP, M37280EKSP	80K バイト			
	RAM M37280MFH-XX	XSP	1088 バイト (ROM 修正メモリ含む)			
	M37280MKH-XX	XSP, M37280EKSP	1536 バイト (ROM 修正メモリ含む)			
メモリ容量	OSD ROM (キャラク	タフォント)	20400 バイト			
	OSD ROM(カラード	ットフォント)	9672 バイト			
	OSD RAM(スプライ	F)	120 バイト			
	OSD RAM(キャラク	タ)	1536 バイト			
	P00 ~ P02, P04 ~ P07	入出力	7ビット×1(Nチャネルオープンドレイン出力形式 ,PWM出力と兼用)			
	P03	入出力	1 ビット× 1 (CMOS 入出力形式 , PWM 出力と兼用)			
	P10, P15 ~ P17	入出力	4 ビット× 1(CMOS 入出力形式, OSD 出力, INT 入力, シリアル入力と兼用)			
	P11 ~ P14	入出力	4 ビット×1(N チャネルオープンドレイン出力形式,マルチマスタ I ² C-BUS インタフェースと兼用)			
	P2	入出力	8 ビット× 1 (CMOS 入出力形式,A-D 入力と兼用)			
	P30 , P31	入出力	2 ビット× 1 (CMOS 入出力形式,A-D 入力と兼用)			
	P32	出力	1 ビット× 1 (Nチャネルオープンドレイン出力形式)			
	P40 ~ P44	入 力	5 ビット× 1 (A-D 入力 , INT 入力 , 外部クロック入力と兼用)			
入出力ポート	P45 , P46	入 力	2 ビット× 1(シリアル I/O 使用時は N チャネルオープンドレイン出力 形式,シリアル入出力)			
	P47	出力	1 ビット× 1 (Nチャネルオープンドレイン出力形式)			
	P50, P51, P56, P57	出力	4 ビット×1 (Nチャネルオープンドレイン出力形式,PWM出力と兼用)			
	P52 ~ P55	出力	4 ビット× 1 (CMOS 出力形式, OSD 出力と兼用)			
	P60 ~ P62, P65 ~ P67	出力	6 ビット× 1 (Nチャネルオープンドレイン出力形式)			
	P63	入力	1 ビット×1(サブクロック入力,OSD用クロック入力と兼用)			
	P64	入力	1 ビット×1 (LC 発振時は CMOS 出力形式 , サブクロック出力 , OSD 用クロック出力と兼用)			
	P70 ~ P72	入力	3 ビット× 1(データスライサ入出力、シリアル入力と兼用)			
シリアル1/0			8 ビット×1本			
マルチマスタ I ² C-BL	ISインタフェース		1本(2系統)			
A-D 変換器			8チャネル(分解能8ビット)			
PWM 出力回路			8 ビット× 8本			
タイマ			8 ビット× 6 本			
ROM 訂正機能			32バイト×2ベクタ			
サブルーチンネステ	ィング		最大 128 レベル			
			< 19 要因 >			
割り込み			外部割り込み×3, 内部タイマ割り込み×6, シリアル I/O 割り込み×1, OSD割り込み×1, マルチマスタI ² C-BUSインタフェース割り込み×1, データスライサ割り込み×1, f(XIN)/4096割り込み×1, スプライト OSD 割り込み×1, VSYNC割り込み×1, A-D 変換割り込み×1,			
クロック発生回路			2回路内蔵(セラミック共振子,又は水晶発振子外付け)			
データスライサ			内蔵			
			I ·			

表 6.2 性能概要(つづき)

	I	 頁 目		性能			
	表示文:			32 文字× 16 行			
	文字表			CC モード: 16 × 26 ドット (文字構成は 16 × 20 ドット)			
				OSD モード: 16 × 20 ドット			
				CDOSD モード: 16 × 26 ドット			
				スプライト表示:16 × 20 ドット			
	文字種	類		CC/OSD モード: 510 種類			
				CDOSD モード: 62 種類			
				スプライト表示:1種類			
OSD 機能	文字サ	イズ		CC モード:4種類			
				OSD/CDOSD モード:14種類			
				スプライト表示:8種類			
	着色種類	類		CC/ CDOSD モード:8種類(R, G, B, OUT1, OUT2)			
				OSD モード:15 種類 (R, G, B, OUT1, OUT2)			
				スプライト表示:8 種類(R, G, B, OUT1)			
	表示位置	置(水平,垂直方向)		256 段階(水平方向)× 1024 段階(垂直方向) スプライト表示: 2048 段階(水平方向)× 1024 段階(垂直方向)			
電源電圧				5V ± 10%			
消費電力	高速モード時	OSD ON (アナログ出力)	データスライサON	275mW 標準(発振周波数 f(XIN) = 8MHz , fosc = 27MHz)			
		OSD ON (デジタル出力)	データスライサON	165mW 標準(発振周波数 f(XIN) = 8MHz,fosc = 27MHz)			
		OSD OFF データスライサOF		82.5mW 標準(発振周波数 f(XIN) = 8MHz)			
低速モード時 OSD OF		OSD OFF	データスライサOFF	0.33mW 標準(発振周波数 f(XCIN) = 32kHz, f(XIN)=停止)			
	ストップモード	時		0.055mW 最大			
動作周囲温度				- 10 ~ 70			
素子構造				CMOSシリコンゲート			
パッケージ				64 ピンシュリンクプラスチックモールド DIP			

7. 端子の機能説明

表 7.1 端子の機能説明

端子名	名 称	入出力	機能
Vcc, (AVcc,) Vss	電源入力		Vcc, (AVcc)に 5V ± 10%(標準), Vss に 0V を印加します。 ()内は M37280EKSP のみ
CNVss	CNVss		Vss に接続してください。
RESET	リセット入力	入力	リセット入力端子で , リセットするには 2 μ s 以上必要です。
XIN	クロック入力	入力	メインクロック発生回路の入出力端子です。クロック発生回路を内蔵しており発振周波数の設定は セラミック共振子又は水晶発振子をXINとXOUTの間に接続して行います。外部クロック入力を利
Хоит	クロック出力	出力	用する場合はクロック発振源を XIN 端子に接続し, XOUT 端子を開放してください。
P00/PWM4 ~ P02/PWM6, P03/PWM7, P04/PWM0 ~	入出力ポート P0 	入出力	ポートP0は8ビットの入出力ポートです。入出力方向レジスタを持っており,各ビットごとに入力端子にするか出力端子にするかをプログラムできます。リセット時には入力モードになります。出力形式は,ポートP03がCMOS出力,ポートP00~P02及びP04~P07がNチャネルオープンドレイン出力です。ポートP0の詳細な機能については表外の注を参照してください。
P07/PWM3	8 ビット PWM 出力	出力	P00~P03,P04~P07端子は,それぞれ8ビットPWM出力端子PWM4~PWM7,PWM0~PWM3と共用です。出力形式はPWM0~PWM6がNチャネルオープンドレイン出力,PWM7がCMOS出力です。
P10/OUT2, P11/SCL1, P12/SCL2,	入出力ポート P1	入出力	ポート P1 は 8 ビットの入出力ポートでポート P0 とほぼ同等の機能を有しています。出力形式はポート P1o , P15 ~ P17 が CMOS 出力 , ポート P11 ~ P14 が N チャネルオープンドレイン出力です。
P13/SDA1, P14/SDA2, P15/G0,	OSD 出力	出力	P10 , P15 ~ P17 端子は , それぞれ OSD 出力端子 OUT2 , G0 , B0 , R0 と共用です。出力形式は CMOS 出力です。
P16/INT3/B0, P17/SIN/R0	マルチマスタ I ² C- BUS インタフェース	入出力	P11 ~ P14端子は , マルチマスタ I^2 C-BUS インタフェース使用時 , それぞれ SCL1 , SCL2 , SDA1 , SDA2 と共用です。出力形式は N チャネルオープンドレイン出力です。
	外部割り込み 入力	入力	P16 端子は,外部割り込み入力端子 INT3 と共用です。
	シリアル I/O データ入力	入力	P17 端子は,シリアル I/O データ入力端子 SIN と共用です
P20 ~ P23, P24/AD3 ~	入出力ポート P2	入出力	ポートP2は8ビットの入出力ポートでポートP0とほぼ同等の機能を有しています。出力形式はCMOS出力です。
P26/AD1, P27/AD5	アナログ入力	入力	P24 ~ P26,P27 端子は,それぞれアナログ入力端子 AD3 ~ AD1,AD5 と共用です。
P30/AD7, P31/AD8	入出力ポート P3	入出力	ポート P30 , P31 は 2 ビットの入出力ポートです。ポート P0 とほぼ同等の機能を有しています。 出力形式は CMOS 出力です。
	アナログ入力	入力	P30,P31 端子は,それぞれアナログ入力端子 AD7,AD8 と共用です。
P32	出力ポート P3	出力	ポート P32 は 1 ビットの出力ポートです。出力形式は,N チャネルオープンドレイン出力です。
P40/AD4,	入力ポート P4	入力	ポート P40 ~ P46 は 7 ビットの入力ポートです。
P41/INT2, P42/TIM2	アナログ入力	入力	P40 端子は,アナログ入力端子 AD4 と共用です。
P43/TIM3, P44/INT1,	外部割り込み 入力	入力	P41,P44 端子は,それぞれ外部割り込み入力端子 INT2,INT1 と共用です。
P45/SOUT, P46/SCLK	外部クロック 入力	入力	P42,P43 端子は,それぞれ外部クロック入力端子 TIM2,TIM3 と共用です。
	シリアル I/O データ出力	出力	P45 端子は,シリアル I/O データ出力端子 Sout と共用です。出力形式は N チャネルオープンドレイン出力です。
	シリアル I/O 同期クロック 入出力	入出力	P46 端子は,シリアル I/O 同期クロック入出力端子 SCLK と共用です。出力形式は N チャネルオープンドレイン出力です。
P47	出力ポート P4	出力	ポート P47 は 1 ビットの出力ポートです。出力形式は , N チャネルオープンドレイン出力です。

表 7.2 端子の機能説明(つづき)

端子名	名	称	入出	出力	機能
P50,PWM7, P51,	出力ポー	ト P5	田	力	ポートP5 は , 8 ビットの出力ポートです。出力形式はポートP50,P51,P56,P57 がNチャネルオープンドレイン出力 , ポート P52 ~ P55 が CMOS 出力です。
P52/R/R1, P53/G/G1.	PWM 出力	ל	田	力	P50端子は , PWM出力端子 PWM7 と共用です。出力形式はNチャネルオープンドレイン出力です。
P54/B/B1, P55/OUT1, P56, P57	OSD 出力]	田	力	P52 ~ P55 は,それぞれ OSD 出力端子 R/R1,G/G1,B/B1,OUT1 と共用です。出力形式は,R,G,B 出力時はアナログ出力,R1,G1,B1,及び OUT1 出力時は CMOS 出力です。
P60 ~ P62, P65 ~ P67	出力ポー	ト P6	出	力	ポートP60 ~ P62 , P65 ~ P67は , 6 ビットの出力ポートです。出力形式はNチャネルオープンドレイン出力です。
P63/OSC1/	入力ポー	ト P6	入	力	ポート P63 , P64 は , 2 ビットの入力ポートです。
XCIN , P64/OSC2/	OSD 用加	ック入力	入	力	P63 端子は,OSD 用のクロック入力端子 OSC1 と共用です。
XCOUT	OSD 用加	が出力	出	力	P64 端子は,OSD 用のクロック出力端子 OSC2 と共用です。出力形式は CMOS 出力です。
	サブクロッ	ク入力	入	力	P63 端子は,サブクロック入力端子 XCIN と共用です。
	サブクロッ	ク出力	田	力	P64 端子は,サブクロック出力端子 Хсоит と共用です。出力形式は CMOS 出力です。
P70/CVIN,	入力ポー	ト P7	λ	力	ポート P70 ~ P72 は , 3 ビットの入力ポートです。
P71/ VHOLD , P72/(SIN)	データス サ入力	ライ	入	力	P70, P71端子は,それぞれデータスライサ入力端子 CVIN, VHOLD と共用です。データスライサ使用時,CVINはコンデンサを介してコンポジットビデオ信号を入力してください。VHOLD はVSS との間にコンデンサを接続してください。
	シリアル データ入		入	力	P72 端子は,シリアル I/O データ入力端子 SIN と共用です。
HLF/AD6					データスライサ使用時、HLFとVssの間にコンデンサと抵抗からなるフィルタを接続してください。
	アナログ	入力	入	力	アナログ入力端子 AD6 です。
HSYNC	水平同期	信号	入	力	OSD用の水平同期信号入力端子です。
VSYNC	垂直同期	信号		力	OSD 用の垂直同期信号入力端子です。

注. ポートPi(i=0~3)はポート方向レジスタを持っており、入力として使用するか、出力として使用するか、ビット単位にプログラムできます。方向レジスタが"1"にプログラムされている端子は出力端子となります。"0"の場合は入力端子となります。出力端子としてプログラムされている端子に書き込んだデータはポートのラッチに書き込まれ、それがそのまま出力端子に出力されます。出力端子としてプログラムされている端子から読み込んだ場合は、出力端子の内容が読み込まれるのではなく、ポートのラッチの内容が読み込まれます。したがって発光ダイオードなどを直接駆動したため、出力"L"電圧が上がっていても以前に出力した値を正しく読むことができます。入力端子としてプログラムされている端子はフローティングとなり、端子の値を読み込むことができます。書き込んだ場合はポートのラッチに書き込まれるだけで端子はフローティングのままです。




図7.1 入出力端子のブロック図(1)




図7.2 入出力端子のブロック図(2)




図 7.3 入出力端子のブロック図(3)

8. 機能ブロック動作説明

8.1 中央演算処理装置 (CPU)

本マイクロコンピュータは、740 ファミリ共通の CPU を 持っています。

各命令の動作については740ファミリアドレッシングモード及び機械語命令一覧表、又はMELPS 740 PROGRAM-MING MANUAL を参照ください。

品種に依存する命令については以下のとおりです。

- ・FST, SLW 命令はありません。
- ・MUL, DIV 命令が使用可能です。
- ・WIT命令が使用可能です。
- ・STP命令が使用可能です。

8.1.1 CPU モードレジスタ

CPUモードレジスタには、スタックページの選択ビットやチップの内部システムクロックの選択ビットなどが割り当てられています。

このレジスタは00FB16番地に配置されています。




図 8.1.1 CPU モードレジスタ

8.2 メモリ

8.2.1 SFR 領域

ゼロページ内にあり、入出力ポート、タイマなどの制御 レジスタが配置されています。

8.2.2 RAM

データ格納、サブルーチン呼び出し及び割り込み時の スタックなどに使用します。

8.2.3 ROM

M37280MFH-XXXSPでは60Kバイトのプログラム領域があり、M37280MKH-XXXSPでは56Kバイトのプログラム領域、及び24Kのデータ専用領域があります。M37280EKSPでは、バンク制御レジスタの設定によって、これら2つの領域(60K、24K+56K)を切り替えることができます。

8.2.4 OSD RAM

CRT に表示する文字コード、文字色などの指定や、文字データを格納します。

8.2.5 OSD ROM

CRT に表示する文字データを格納します。

8.2.6 割り込みベクトル領域

リセット及び割り込みのベクトル番地格納領域です。

8.2.7 ゼロページ

ゼロページアドレッシングモードを使用することにより 2 語でアクセスできる領域です。

8.2.8 スペシャルページ

スペシャルページアドレッシングモードを使用することに より 2 語でアクセスできる領域です。

8.2.9 ROM 訂正用ベクタ

ROM 訂正用のプログラム飛び先番地として使用します。




図 8.2.1 メモリ配置図

8.2.10 拡張 ROM (M37280MKH-XXXSP / M37280EKSP のみ)

M37280MKH-XXXSP, M37280EKSPではバンクレジスタを 設定することによって、1バンク4Kバイトの拡張ROMを 5バンク(計20Kバイト)使用することができます。

拡張 ROM は 1B00016 番地~ 1FFFF16 番地に割り付けられています。バンクレジスタを設定し、100016 番地~1FFF16 番地をアクセスすることによって、拡張 ROM 内の各バンクの内容を読み出すことができます。拡張 ROM はプログラミング不可のため、データ専用エリアとして使用してください。また、拡張 ROM を使用する場合は、100016 番地~1FFF16番地(エクストラエリア)に割り付けられている内部 ROM も、プログラム不可でデータ専用エリアとなります。

- 注 1. 拡張 ROM 使用時(BK 7=1)、100016 番地 ~ 1FFF16 番地のア ドレスに対し、ROM 訂正機能は動作しません。
 - 2. エミュレータMCU (M37280ERSS) 使用時、バンク制御レジスタのビット7を"0"にすると、100016番地~FFFF16番地がエミュレート可能となり、拡張ROM は使用できません。"1"にすると、200016番地~FFFF16番地がエミュレート可能となり、100016番地~1FFF16番地の領域をアクセスすることによって、バンク選択ビットで指定した領域のデータを読み出すことができます。
 - 3. エミュレータMCU使用時、バンク制御レジスタのビット7を "1"にすると、拡張ROM及びエクストラエリアのエミュレートが不可となるため、この領域には、あらかじめデータ書き 込んでから使用してください。
 - 4. M37280MKH-XXXSPでは、バンク制御レジスタのビット7を"1"に、M37280MFH-XXXSPでは00ED16番地を"0016"に固定してください。




図 8.2.2 バンク制御レジスタ

SFR1領域(C016~DF16番地) <リセット直後の状態> < ビット配置図 > ┃0 |: リセット直後は " 0 " ファンクションビットあり 1 : リセット直後は " 1 " : ファンクションビットなし │? |: リセット直後は不定 ┃0┃: "0"に固定してください。 ("1"を書き込まないでください。) : "1"に固定してください。 ("0"を書き込まないでください。) レジスタ名 ビット配置図 リセット直後の状態 番地 b0 b7 b0 C0₁₆ ポートP0(P0) 0016 C1₁₆ ポートP0方向レジスタ(D0) C216 ポートP1(P1) ? C316 ポートP1方向レジスタ(D1) 0016 ? C416 ポートP2(P2) C5₁₆ ポートP2方向レジスタ(D2) 0016 C616 ポートP3(P3) ? P6IM T3CS C7₁₆ ポートP3方向レジスタ(D3) 0016 ? C8₁₆ ポートP4(P4) C9₁₆ ポートP4方向レジスタ(D4) 0016 ? CA₁₆ ポートP₅(P₅) O OUT2 OUT1 B G R RGB 2BIT 0016 CB₁₆ OSDポートコントロールレジスタ(PF) CC16 ポートP6(P6) 0 0 0 0 0 ? ? CD16 ポートP7(P7) CE₁₆ OSDコントロールレジスタ1(OC1) OC17 OC16 OC15 OC14 OC13 OC12 OC11 OC10 0016 HP17 HP16 HP15 HP14 HP13 HP12 HP11 HP10 0016 CF₁₆ 水平位置レジスタ(HP) D016 プロックコントロールレジスタ $1(BC_1)$ BC₁6 | BC₁5 | BC₁4 | BC₁3 | BC₁2 | BC₁1 | BC₁0 ? BC₂6 BC₂5 BC₂4 BC₂3 BC₂2 BC₂1 BC₂0 D116 ブロックコントロールレジスタ2(BC₂) BC₃6 BC₃5 BC₃4 BC₃3 BC₃2 BC₃1 BC₃0 ? D216 ブロックコントロールレジスタ3(BC₃) D316 プロックコントロールレジスタ4(BC₄) BC₄6 BC₄5 BC₄4 BC₄3 BC₄2 BC₄1 BC₄0 ? BC₅6 BC₅5 BC₅4 BC₅3 BC₅2 BC₅1 BC₅0 ? D416 \vec{J} $\vec{$ BC₆6 BC₆5 BC₆4 BC₆3 BC₆2 BC₆1 BC₆0 ? D516 ブロックコントロールレジスタ6(BC₆) ? BC₇6 BC₇5 BC₇4 BC₇3 BC₇2 BC₇1 BC₇0 D616 ブロックコントロールレジスタ7(BC₇) BC₈6 BC₈5 BC₈4 BC₈3 BC₈2 BC₈1 BC₈0 ? D716 ブロックコントロールレジスタ8(BC₈) ? BC₉6 BC₉5 BC₉4 BC₉3 BC₉2 BC₉1 BC₉0 D816 ブロックコントロールレジスタ9(BC $_9$) BC₁₀6 BC₁₀5 BC₁₀4 BC₁₀3 BC₁₀2 BC₁₀1 BC₁₀0 ? D9₁₆ ブロックコントロールレジスタ10(BC₁₀) DA₁₆ ブロックコントロールレジスタ11(BC₁₁) BC₁₁6 BC₁₁5 BC₁₁4 BC₁₁3 BC₁₁2 BC₁₁1 BC₁₁0 ? DB₁₆ ブロックコントロールレジスタ12(BC₁₂) BC₁₂6 BC₁₂5 BC₁₂4 BC₁₂3 BC₁₂2 BC₁₂1 BC₁₂0 BC₁₃6 BC₁₃5 BC₁₃4 BC₁₃3 BC₁₃2 BC₁₃1 BC₁₃0 DC₁₆ ブロックコントロールレジスタ13(BC₁₃) ? DD_{16} プロックコントロールレジスタ14(BC₁₄) BC₁₄6 BC₁₄5 BC₁₄4 BC₁₄3 BC₁₄2 BC₁₄1 BC₁₄0 2 BC₁₅6 BC₁₅5 BC₁₅4 BC₁₅3 BC₁₅2 BC₁₅1 BC₁₅0 DE_{16} ブロックコントロールレジスタ15(BC₁₅) ? BC₁₆6 BC₁₆5 BC₁₆4 BC₁₆3 BC₁₂2 BC₁₆1 BC₁₆0 ? DF_{16} ブロックコントロールレジスタ16(BC₁₆)

図 8.2.3 SFR (スペシャルファンクションレジスタ) 1メモリマップ (1)

SFR1領域(E016~FF16番地) <リセット直後の状態> < ビット配置図 > | 0 | : リセット直後は " 0 " ファンクションビットあり │1│: リセット直後は " 1 " : ファンクションビットなし | ? |: リセット直後は不定 ┃0┃: "0"に固定してください。 ("1"を書き込まないでください。) :"1"に固定してください。 ("0"を書き込まないでください。) レジスタ名 ビット配置図 リセット直後の状態 番地 <u>b0</u> <u>b7</u> <u>b0</u> EO₁₆ データスライサ制御レジスタ1(DSC1) DSC12 DSC11 DSC10 0 0 0 0 0 0016 E1₁₆ データスライサ制御レシ・スタ2(DSC2) 0 DSC25 DSC24 DSC2 0 DSC20 0 | ? 0 ? ? 0 E216 キャプションデータレジスタ1(CD1) CDL17 CDL16 CDL15 CDL14 CDL13 CDL12 CDL11 CDL10 0016 E316 キャプ ションデータレシ スタ2(CD2) CDH17|CDH16|CDH15|CDH14|CDH13|CDH12|CDH11|CDH10 0016 E416 キャプ ションデ ータレシ スタ3(CD3) 0016 CDH27 CDH26 CDH25 CDH24 CDH23 CDH22 CDH21 CDH20 E516 キャプ ションデータレシ スタ4(CD4) 0016 CPS7 CPS6 CPS5 CPS4 CPS3 CPS2 CPS1 CPS0 0 0 0 | 0 | 0 | 0 | 0 E6₁₆ キャプ ション位置レシ スタ(CPS) 0016 E716 データスライサテストレジスタ2 0016 0016 E816 データスライサテストレジスタ1 0016 ? ? HC5 | HC4 | HC3 | HC2 | HC1 | HC0 0 0 ? ? | ? ? E9₁₆ 同期信号かソタレシ スタ(HC) CRD7 CRD6 CRD5 CRD4 CRD3 0016 EA16 クロックランイン検出レシ、スタ(CRD) DPS7 DPS6 DPS5 DPS4 DPS3 0 0916 EB₁₆ データクロック位置レジスタ(DPS) 0 ? EC₁₆ BK7 BK6 0 0 BK3 BK2 BK1 BK0 0016 ED16 バンク制御レジスタ(BK) EE₁₆ A-D変換レジスタ(AD) 0 1 O ADVREF ADSTR ADIN2 ADIN1 ADIN0 0 | ? 0 EF16 A-D制御レジスタ(ADCON) FF₁₆ F016 タイマ1(T1) 0716 F1₁₆ タイマ2(T2) FF₁₆ F216 タイマ3(T3) 0716 F316 タイマ4(T4) TM17 TM16 TM15 TM14 TM13 TM12 TM11 TM10 F416 タイマモードレジスタ1(TM1) 0016 TM22 TM21 TM20 TM26 TM25 TM24 TM23 F516 タイマモードレジスタ2(TM2) TM27 0016 D7 D6 D5 D4 D3 D2 D1 D0 ? F616 I²Cデータシフトレジスタ(S0) SAD4 SAD3 SAD1 SAD0 RBW SAD6 SAD5 SAD2 0016 F7₁₆ I²Cアドレスレジスタ(S0D) MST TRX BB PIN ΑL AAS AD0 LRB 0 1 0 0 F816 I²Cステータスレジスタ(S1) 10BIT BSEL1 BSEL0 ALS **ESO** BC2 BC1 BC0 0016 F916 I²Cコントロールレジスタ(S1D) CCR4 CCR3 CCR2 CCR1 CCR0 **ACK** 0016 FA₁₆ I²Cクロックコントロールレシ・スタ(S2) BIT MODE CM7 CM6 CM5 1 1 0 0 3C₁₆ FB16 CPUモードレジスタ(CM) VSCR OSDR TM4R TM3R TM2RTM1R 0016 FC₁₆ 割り込み要求レジスタ1(IREQ1) ADR TM56R IICR IN2R CKR SIOR DSR IN1R 0016 FD₁₆ 割り込み要求レジスタ2(IREQ2) ADE VSCE OSDE TM4E TM3E TM2E TM1E FE₁₆ 割り込み制御レジスタ1(ICON1) 0016 FF16 割り込み制御レジスタ2(ICON2) TM56S TM56E IICE IN2E CKE SIOE DSE IN1E 0016

図8.2.4 SFR (スペシャルファンクションレジスタ) 1メモリマップ(2)

SFR2領域(20016~21F16番地)

< ビット配置図 >

< リセット直後の状態 >

|____: | ファンクションビットあり 0: リセット直後は"0"

1: リセット直後は"1"

: ファンクションビットなし

?: リセット直後は不定

0 : "0"に固定してください。

("1"を書き込まないでください。)

1: "1"に固定してください。

("0"を書き込まないでください。)

番地	レジスタ名	L 7		ビ	ット	配置	図		L 0	L 7	リセット直後の状態	L O
20016	PWM0レジスタ(PWM0)	b7							Ud	b7	?	<u>b0</u>
20116	PWM1レジスタ(PWM1)										?	
20216	· · ·										?	\neg
20316	PWM3レジスタ(PWM3)										?	
	PWM4レジスタ(PWM4)										?	
	PWM5レジスタ(PWM5)										·	
20616	PWM6レジスタ(PWM6)										?	
20716	PWM7レジスタ(PWM7)										?	
20816											?	
20916											?	
	PWMモードレジスタ1(PN)				PN4	PN3			PN0		0016	
	PWMモードレジスタ2(PW)	PW7	PW6	PW5	PW4	PW3	PW2	PW1	PW0		0016	
20C ₁₆	ROM訂正アドレス1 (上位)										0016	
20D ₁₆	ROM訂正アドレス1 (下位)										0016	
	ROM訂正アドレス2 (上位)										0016	
20F 16	ROM訂正アドレス2 (下位)										0016	
21016	ROM訂正許可レジスタ(RCR)					0	0	RCR1	RCR0		0016	
21116	テストレジスタ				00	016					0016	
21216	割り込み入力極性レジスタ(IP)	AD/INT3 SEL	POL3		POL2	POL1					0016	
21316	シリアルI/Oモードレジスタ(SM)		SM6	SM5	SM4	SM3	SM2	SM1	SM0		0016	
21416	シリアルI/Oレジスタ(SIO)										?	
21516	OSDコントロールレジスタ2(OC2)	OC27	OC26	OC25	OC24	OC23	OC22	OC21	OC20		0016	
216 16	クロックコントロールレシ゛スタ(CS)		0	0	0	0	CS2	CS1	CS0		0016	
21716	入出力極性コントロールレジスタ(PC)	PC7	PC6	PC5	PC4		PC2	PC1	PC0		8016	
21816	ラスターカラーレジスタ(RC)	RC7	RC6	RC5	RC4	RC3	RC2	RC1	RC0		0016	
21916	OSDコントロールレジスタ3(OC3)	OC37	OC36	OC35	OC34	OC33	OC32	OC31	OC30		0016	
21A 16	タイマ5(TM5)										FF ₁₆	
21B ₁₆	タイマ6(TM6)										0716	
21C ₁₆	トップ ボーダーコントロールレジスタ1(TB1)					TB13			-		?	
21D ₁₆	ボトムボーダーコントロールレジスタ1(BB1)	BB17	BB16	BB15	BB14	BB13	BB12	_	-		?	
21E 16	トップ゜ボーダーコントロールレジスタ2(TB2)								TB20		?	
21F ₁₆	ボトムボーダーコントロールレジスタ2(BB2)							BB21	BB20		?	

図 8.2.5 SFR (スペシャルファンクションレジスタ) 2 メモリマップ (1)

SFR2領域(22016~23F16番地)

<ビット配置図> <リセット直後の状態>

: ファンクションビットなし ? : リセット直後は不定

0: "0"に固定してください。 ("1"を書き込まないでください。)

1 : "1"に固定してください。 ("0"を書き込まないでください。)

レジスタ名 ビット配置図 リセット直後の状態 番地 b0 b7 b0 220₁₆ 垂直位置レジスタ1₁(VP1₁) VP1₁7VP1₁6VP1₁5VP1₁4VP1₁3VP1₁2VP1₁1VP1₁0 221₁₆ 垂直位置レジスタ1₂(VP1₂) VP1₂7VP1₂6VP1₂5VP1₂4VP1₂3VP1₂2VP1₂1VP1₂0 ? 222₁₆ 垂直位置レジスタ1₃(VP1₃) VP1₃7|VP1₃6|VP1₃5|VP1₃4|VP1₃3|VP1₃2|VP1₃1|VP1₃0 ? VP1₄7VP1₄6VP1₄5VP1₄4VP1₄3VP1₄2VP1₄1VP1₄0 223₁₆ 垂直位置レジスタ1₄(VP1₄) VP157VP156VP155VP154VP153VP152VP151VP150 224₁₆ 垂直位置レジスタ1₅(VP1₅) ? VP167VP169VP162VP174VP193VP165VP171VP190 225₁₆ 垂直位置レジスタ1₆(VP1₆) VP1₇7VP1₇6|VP1₇5|VP1₇4|VP1₇3|VP1₇2|VP1₇1|VP1₇0 226₁₆ 垂直位置レジスタ1₇(VP1₇) VP1₈7VP1₈6|VP1₈5|VP1₈4|VP1₈3|VP1₈2|VP1₈1|VP1₈0 227₁₆ 垂直位置レジスタ1₈(VP1₈) ? VP1₉7VP1₉6VP1₉5VP1₉4VP1₉3VP1₉2VP1₉1VP1₉0 ? 228₁₆ 垂直位置レジスタ1₉(VP1₉) VP1₁₀7VP1₁₀6VP1₁₀5VP1₁₀4VP1₁₀3VP1₁₀2VP1₁₀1VP1₁₀0 229₁₆ 垂直位置レジスタ1₁₀(VP1₁₀) ? VP1₁₁7VP1₁₁6VP1₁₁5VP1₁₁4VP1₁₁3VP1₁₁2VP1₁₁1VP1₁₁0 22A₁₆ 垂直位置レジスタ1₁₁(VP1₁₁) VP1₁₂7VP1₁₂6VP1₁₂5VP1₁₂4VP1₁₂3VP1₁₂2VP1₁₂1VP1₁₂0 22B₁₆ 垂直位置レジスタ1₁₂(VP1₁₂) VP1₁₃7VP1₁₃6VP1₁₃5VP1₁₃4VP1₁₃3VP1₁₃2VP1₁₃1VP1₁₃0 22C₁₆ 垂直位置レジスタ1₁₃(VP1₁₃) 22D₁₆ 垂直位置レジスタ1₁₄(VP1₁₄) VP1₁₄7VP1₁₄6VP1₁₄5VP1₁₄4VP1₁₄3VP1₁₄2VP1₁₄1VP1₁₄0 22E₁₆ 垂直位置レジスタ1₁₅(VP1₁₅) VP1₁₅7VP1₁₅6VP1₁₅5VP1₁₅4VP1₁₅3VP1₁₅2VP1₁₅1VP1₁₅0 ? 22F₁₆ 垂直位置レジスタ1₁₆(VP1₁₆) VP1₁₆7VP1₁₆6VP1₁₆5VP1₁₆4VP1₁₆3VP1₁₆2VP1₁₆1VP1₁₆6 ? VP2₁1 VP2₁0 230₁₆ 垂直位置レジスタ2₁(VP2₁) VP2₂1 VP2₂0 231₁₆ 垂直位置レジスタ2₂(VP2₂) VP2₃1 VP2₃0 232₁₆ 垂直位置レジスタ2₃(VP2₃) VP2₄1 VP2₄0 233₁₆ 垂直位置レジスタ2₄(VP2₄) VP2₅1 VP2₅0 ? 234₁₆ 垂直位置レジスタ2₅(VP2₅) VP2₆1 VP2₆0 ? 235₁₆ 垂直位置レジスタ2₆(VP2₆) VP2₇1 VP2₇0 236₁₆ 垂直位置レジスタ2₇(VP2₇) ? VP2₈1 VP2₈0 237₁₆ 垂直位置レジスタ2₈(VP2₈) VP2₉1 VP2₉0 238₁₆ 垂直位置レジスタ2₉(VP2₉) VP2₁₀1 VP2₁₀0 ? 239₁₆ 垂直位置レジスタ2₁₀(VP2₁₀) VP2₁₁1VP2₁₁0 ? 23A₁₆ 垂直位置レジスタ2₁₁(VP2₁₁) VP2₁₂1 VP2₁₂0 23B₁₆ 垂直位置レジスタ2₁₂(VP2₁₂) ? VP2₁₃1VP2₁₃0 23C₁₆ 垂直位置レジスタ2₁₃(VP2₁₃) 23D₁₆ 垂直位置レジスタ2₁₄(VP2₁₄) VP2₁₄1|VP2₁₄0 23E₁₆ 垂直位置レジスタ2₁₅(VP2₁₅) VP2₁₅1VP2₁₅0 23F₁₆ 垂直位置レジスタ2₁₆(VP2₁₆) VP2₁₆1VP2₁₆0

図 8.2.6 SFR (スペシャルファンクションレジスタ) 2 のメモリマップ(2)

SFR2領域(24016~25816番地) < ビット配置図 > <リセット直後の状態> ┃0 |: リセット直後は "0" ファンクションビットあり │1│: リセット直後は"1" : ファンクションビットなし │ ? │: リセット直後は不定 : "0"に固定してください。 ("1"を書き込まないでください。) 1 │: "1"に固定してください。 ("0"を書き込まないでください。) レジスタ名 ビット配置図 リセット直後の状態 番地 b7 b0 <u>b7</u> b0 24016 CR₁6 | CR₁5 | CR₁4 | CR₁3 | CR₁2 | CR₁1 | CR₁0 241₁₆ カラーパ レットレシ スタ1(CR1) 242₁₆ カラーパ レットレシ スタ2(CR2) CR₂6 | CR₂5 | CR₂4 | CR₂3 | CR₂2 | CR₂1 | CR₂0 CR₃6 | CR₃5 | CR₃4 | CR₃3 | CR₃2 | CR₃1 | CR₃0 ? ? CR₄6 | CR₄5 | CR₄4 | CR₄3 | CR₄2 | CR₄1 | CR₄0 ? CR₅5 CR₅4 CR₅3 CR₅2 CR₅1 CR₅0 245₁₆ カラーパ レットレシ スタ5(CR5) CR₅6 CR66 CR55 CR4 CR3 CR2 CR1 CR60 ? CR76 CR75 CR74 CR73 CR72 CR71 CR70 ? 247₁₆ カラーパ レットレシ スタフ(CR7) ? 24816 CR₉6 | CR₉5 | CR₉4 | CR₉3 | CR₉2 | CR₉1 | CR₉0 24916 カラーハ レットレシ スタ9(CR9) 24A₁₆ カラーパレットレジスタ10(CR10) CR₁₀6 | CR₁₀5 | CR₁₀4 | CR₁₀3 | CR₁₀2 | CR₁₀1 | CR₁₀0 ? CR₁₁6 | CR₁₁5 | CR₁₁4 | CR₁₁3 | CR₁₁2 | CR₁₁1 CR₁₁0 24B₁₆ カラーパ レットレシ スタ11(CR11) CR₁₂0 24C₁₆ カラーパ レットレシ スタ12(CR12) CR₁₂6 CR₁₂5 CR₁₂4 CR₁₂3 CR₁₂2 CR₁₂1 ? 24D₁₆ カラーパ レットレシ スタ13(CR13) CR₁₃6 | CR₁₃5 | CR₁₃4 | CR₁₃3 | CR₁₃2 | CR₁₃1 CR₁₃0 ? 24E₁₆ カラーパ レットレシ スタ14(CR14) CR₁₄6 CR₁₄5 CR₁₄4 CR₁₄3 CR₁₄2 CR₁₄1 CR₁₄0 ? 24F₁₆ カラーパ レットレシ スタ15(CR15) CR₁₅6 | CR₁₅5 | CR₁₅4 | CR₁₅3 | CR₁₅2 | CR₁₅1 | CR₁₅0 ? LB16 LB15 LB14 LB13 LB12 LB11 LB10 0116 250₁₆ レフトホ・ータ・ーコントロールレシ・スタ1(LB1) LB22 LB20 0016 251₁₆ レフトホ・ータ・ーコントロールレシ・スタ2(LB2) RB17 RB16 RB15 RB14 RB13 RB12 RB11 RB10 FF₁₆ 25216 ライトホーターコントロールレシ、スタ1(RB1) RB22 RB21 RB20 0716 25316 ライトボーダ・コントロールレジ スタ2(RB2) 25416 スプライト垂直位置レジスタ1(VS1) VS17 VS16 VS15 VS14 VS13 VS12 VS11 VS10 ? 0016 25516 スプライト垂直位置レジスタ2(VS2) VS20 25616 スプライト水平位置レジスタ1(HS1) HS17 HS16 HS15 HS14 HS13 HS12 HS11 HS10 0 0 0 0 0 ? ? HS22 HS21 HS20 25716 スプライト水平位置レジスタ2(HS2) SC5 SC4 SC3 SC2 SC1 0016 258₁₆ スプライトOSD制御レジスタ(SC)

図 8.2.7 SFR (スペシャルファンクションレジスタ) 2 のメモリマップ (3)

<	ビット配置図 >	<リセット直後の状態>
	: }ファンクションビットあり	0 : リセット直後は " 0 "
	でかる:	1 : リセット直後は " 1 "
	: ファンクションビットなし	? : リセット直後は不定
	0: "0"に固定してください。 ("1"を書き込まないでくだる	١١°)
	1 : "1"に固定してください。 ("0"を書き込まないでくだる	≛い 。)
レジスタ名	ビット配置図 b7	リセット直後の状態 po b7 b0
プロセッサステータスレジスタ(PS)	NVTBDIZ	
プログラムカウンタ(PCH)	14 4 1 1 2 3	/ FFFF ₁₆ 番地の内容
プログラムカウンタ(PCL)		FFFE16番地の内容

図 8.2.8 プロセッサステータスレジスタとプログラムカウンタのリセット時の内部状態

8.3 割り込み

割り込みはベクトル割り込みで、外部3要因、内部14要因、 ソフトウエア1要因、及びリセットの19の要因から発生する ことが可能です。表 8.3.1 にベクトルテーブルと優先順位を 示します。リセットは割り込みと同じような動作をしますの で、この表中に入れておきます。

割り込みを受け付けると、

プログラムカウンタとプロセッサステータスレジスタが自動的にスタックへ待避されます。

割り込み禁止フラグ I が" 1 "に、割り込み要求ビットが " 0 " になります。

ベクトル番地に格納されている飛び先番地がプログラム カウンタに入ります

リセットは何ものによっても禁止されることはありません。 これら以外の割り込みは割り込み禁止フラグ I が " 1 " のとき、受け付けられません。

BRK 命令割り込みを除く各割り込みは、割り込み要求 ビットと割り込み許可ビットを持っています。割り込み要求 ビットは割り込み要求レジスタ1,2、割り込み許可ビット は割り込み制御レジスタ1,2の各ビットに割り当てられて います。割り込み関係レジスタを図8.3.2~図8.3.6に示しま す。

リセットと BRK 命令割り込みを除いた割り込みは、割り込み許可ビットが"1"、割り込み要求ビットが"1"、かつ割り込み禁止フラグIが"0"のとき、受け付けられます。割

リ込み要求ビットはプログラムで"0"にできますが、"1"にはできません。割り込み許可ビットはプログラムで"0"又は"1"にできます。

リセットは、割り込み優先順位中、最優先のノンマスカブル割り込みとして処理されます。図 8.3.1 に割り込み制御図を示します。

8.3.1 割り込み要因

(1) VSYNC, OSD 割り込み

VSYNC割り込みは、垂直同期信号に同期した割り込み要求です。

OSD 割り込みは、CRT への文字ブロック表示終了後に発生する割り込みです。

(2) INT1, INT2割り込み

外部割り込み入力で、各端子のレベルが"L"から"H"、又は"H"から"L"に変化するのを検出して割り込み要求を発生します。入力極性は、割り込み入力極性レジスタ(021216番地)のビット3,ビット4によって選択されます。これらのビットが"0"の場合"L"から"H"の変化、"1"の場合"H"から"L"の変化が検出されます。ただし、リセット時は"0"になります。

(3) タイマ1~4割り込み

タイマ1~4のオーバフローにより割り込みが発生します。

+	中山(23) 7. 48 年	1 11 22 11	ᆫᄹ
衣 8.3.1	割り込みべク	トル金地	と1愛光順1仏

優先	割以為不再因	ベクト	ル番地	備考
順位	割り込み要因	上位	下位] MH 与
1	リセット	FFFF16	FFFE16	ノンマスカブル
2	OSD割り込み	FFFD16	FFFC16	
3	INT1 割り込み	FFFB16	FFFA16	極性プログラマブル
4	データスライサ割り込み	FFF916	FFF816	
5	シリアル I/O 割り込み	FFF716	FFF616	
6	タイマ4割り込み	FFF516	FFF416	
7	f(Xin)/4096・スプライト OSD 割り込み	FFF316	FFF216	ソフトウエアによる要因の切り換え(注)
8	Vsync 割り込み	FFF116	FFF016	
9	タイマ3割り込み	FFEF16	FFEE16	
10	タイマ 2 割り込み	FFED16	FFEC16	
11	タイマ 1 割り込み	FFEB16	FFEA16	
12	A-D 変換・INT3 割り込み	FFE916	FFE816	ソフトウエアによる要因の切り換え(注) / INT3割り込み時,極性プログラマブル
13	INT2割り込み	FFE716	FFE616	極性プログラマブル
14	マルチマスタ l ² C-BUS インタフェース割り込み	FFE516	FFE416	
15	タイマ5・6割り込み	FFE316	FFE216	ソフトウエアによる要因の切り換え(注)
16	BRK 命令割り込み	FFDF16	FFDE16	ノンマスカブル

注. プログラムの途中で要因切り換えを行うと不要な割り込みが発生します。そのため 要因の設定はプログラムの初期設定時に行ってください。

(4) シリアル I/O 割り込み

クロック同期形シリアル I/O からの割り込み要求です。

(5) f(XIN)/4096・スプライト OSD 割り込み

f(XIN)の4096分周で割り込みが発生します。ただし、PWMモードレジスタ1のビット0を"0"に設定してください。

スプライト OSD 割り込みはスプライト表示終了後に割り込みが発生します。

f(XIN)/4096 割り込みとスプライト OSD 割り込みはベクトルを共用していますので、割り込み要因はスプライト OSD 制御レジスタ (025816 番地)のビット 5 で選択します。

(6) データスライサ割り込み

データスライスの終了時に割り込みが発生します。

(7) マルチマスタ I^2 C-BUS インタフェース割り込み マルチマスタ I^2 C-BUS インタフェースに関する割り込み 要求です。

(8) A-D 変換・INT3 割り込み

A-D 変換終了時に割り込みが発生します。

INT3割り込みは外部割り込み入力で、各端子のレベルが "L"から"H"、又は"H"から"L"に変化するのを検出し て割り込み要求を発生します。入力極性は、割り込み入力極性レジスタ(021216番地)のビット6によって選択されます。 これらのビットが"0"の場合"L"から"H"の変化、"1"の場合"H"から"L"の変化が検出されます。ただし、リセット時は"0"になります。

A-D 変換割り込みと INT3 割り込みはベクトルを共用していますので、割り込み要因は割り込み入力極性レジスタ(021216 番地)のビット7で選択します。

(9) タイマ5・6割り込み

タイマ5,6のオーバフローにより割り込みが発生します。 優先順位は同じで、ソフトウエアによって切り替えます。

(10) BRK 命令割り込み

優先順位が最下位のソフトウエア割り込みで、対応した 割り込み許可ビットを持たず、割り込み禁止フラグ の影響 を受けません(ノンマスカブル)。




図8.3.1 割り込み制御図

割り込み要求レジスタ1 b7 b6 b5 b4 b3 b2 b1 b0 割り込み要求レジスタ1(IREQ1) 【00FC16番地】 b ビット名 ルット時 R W 0:割り込み要求なし R¦* タイマ1割り込み要求ビット 1:割り込み要求あり タイマ2割り込み要求ビット 0:割り込み要求なし R :* 1:割り込み要求あり タイマ3割り込み要求ビット 0:割り込み要求なし 0 R :* 1:割り込み要求あり 3 タイマ4割り込み要求ビット 0:割り込み要求なし 0 R:* 1:割り込み要求あり (TM4R) OSD割り込み要求ビット 0:割り込み要求なし 0 R :* (OSDR) 1:割り込み要求あり Vsync割り込み要求ビット 0:割り込み要求なし 0 R :* (VSCR) 1:割り込み要求あり R¦* A-D変換・INT3割り込み 0:割り込み要求なし 0 要求ビット(ADR) 1:割り込み要求あり このビットには何も配置されていません。書き込み不可で、 R: 読み出した場合、その内容は"0"です。 *. ソフトウエアによって"0"にできますが、"1"にはできません。

図8.3.2 割り込み要求レジスタ1




図8.3.3 割り込み要求レジスタ2

割り込み制御レジスタ1 b7 b6 b5 <u>b4 b3 b2 b1 b0</u> 割り込み制御レジスタ1(ICON1)【00FE16番地】 ビット名 ルット時 R W 能 0 タイマ1割り込み許可ビット 0:割り込み禁止 R W 1:割り込み許可 (TM1E) R W タイマ2割り込み許可ビット 0:割り込み禁止 0 (TM2E) 1:割り込み許可 タイマ3割り込み許可ビット 0:割り込み禁止 0 R W (TM3E) 1:割り込み許可 タイマ4割り込み許可ビット 0:割り込み禁止 0 R ¦W (TM4E) 1:割り込み許可 OSD割り込み許可ビット 0:割り込み禁止 0 R W (OSDE) 1:割り込み許可 0 R W Vsync割り込み許可ビット 0:割り込み禁止 (VSCE) 1:割り込み許可 R ¦W 0:割り込み禁止 0 A-D変換・INT3割り込み許 可ビット 1:割り込み許可 (ADE) R ¦ -このビットには何も配置されていません。書き込み不可で、 0 読み出した場合、その内容は"0"です。

図 8.3.4 割り込み制御レジスタ 1




図8.3.5 割り込み要求レジスタ2

割り込み入力極性レジスタ b7 b6 b5 b4 b3 b2 b1 b0 割り込み入力極性レジスタ(IP)【021216番地】 ビット名 リセット時 R W 能 b これらのビットには何も配置されていません。書き込み 不可で、読み出した場合、その内容は"0"です。 0~2 R -0 R W 3 INT1極性切り替えビット 0:正極性 0 (POL1) 1:負極性 INT2極性切り替えビット 0 R¦W 4 0:正極性 (POL2) 1:負極性 5 R¦-このビットには何も配置されていません。書き込み不可で、 読み出した場合、その内容は"0"です。 R¦W INT3極性切り替えビット 0:正極性 0 6 (POL3) 1:負極性 A-D変換・INT3割り込み 0 RW 0:INT3割り込み 要因選択ビット 1:A-D変換割り込み (AD/INT3SEL)

図8.3.6 割り込み入力極性レジスタ

8.4 タイマ

タイマは、タイマ1、タイマ2、タイマ3、タイマ4、タイマ5、タイマ6の6本あります。いずれもタイマラッチ付き8ビットタイマです。図8.4.3にタイマのブロック図を示します。

タイマ1~6は、すべてダウンカウント動作で分周比は 1/(n+1)です。これらのタイマは、タイマラッチ(00F016~00F316:タイマ1~タイマ4、021A16,021B16:タイマ5、タイマ6)に値を書き込むことで同時にタイマにも値が設定されます。

タイマへの設定直後からカウントソースの入力によって nn16-1 , nn16-2 , ... , 0116 , 0016 とダウンカウントし、タイマの値が 0016 となった次のカウントソース入力でオーバフローが起こり割り込み要求が発生します。

以下にそれぞれのタイマについて説明します。

8.4.1 タイマ1

タイマ1のカウントソースは次のいずれかを選択できます。

- ・f(XIN)/16 又は f(XCIN)/16
- ・f(XIN)/4096 又はf(XCIN)/4096
- ・P42/TIM2 端子からの外部クロック

タイマモードレジスタ 1 (00F416番地)のビット 5 及びビット 0 の 2 ビットを用いていずれか一つを選択します。

また、f(XIN), f(XCIN)は CPU モードレジスタのビット 7 によって選択します。

タイマ 1 オーバフローによりタイマ 1 割り込み要求が発生します。

8.4.2 タイマ2

タイマ 2 のカウントソースは次のいずれかを選択できます。

- ・f(XIN)/16 又は f(XCIN)/16
- ・タイマ1のオーバフロー信号
- ・TIM2端子からの外部クロック

タイマモードレジスタ 1(00F416番地)のビット4、ビット1の2ビットを用いてこの3種類から一つを選択します。また、f(XIN), f(XCIN)はCPUモードレジスタのビット7によって選択します。カウントソースをタイマ1のオーバフロー信号とすることで、タイマ1を8ビットプリスケーラとして用いることができます。

タイマ 2 オーバフローによりタイマ 2 割り込み要求が発生 します。

8.4.3 タイマ3

タイマ3のカウントソースは次のいずれかを選択できます。

- ・f(XIN)/16 又はf(XCIN)/16
- f(XCIN)
- ・TIM3端子からの外部クロック

タイマモードレジスタ 2 (00F516番地)のビット 0,00C716番地のビット6の 2 ビットを用いてこの 3 種類から一つを選択します。また、f(XIN),f(XCIN)はCPUモードレジスタのビット 7 によって選択します。

タイマ3オーバフローによりタイマ3割り込み要求が発生 します。

8.4.4 タイマ4

タイマ 4 のカウントソースは次のいずれかを選択できま す。

- ・f(XIN)/16 又はf(XCIN)/16
- ・f(XIN)/2 又はf(XCIN)/2
- f(XCIN)
- ・タイマ3のオーバフロー信号

タイマモードレジスタ 2(00F516 番地)のビット4、及びビット1の2ビットを用いてこの4種類から一つを選択します。また、f(XIN),f(XCIN)はCPUモードレジスタのビット7によって選択します。カウントソースをタイマ3のオーバフロー信号とすることで、タイマ3を8ビットのプリスケーラとして用いることができます。

タイマ4オーバフローによりタイマ4割り込み要求が発生 します。

8.4.5 タイマ5

タイマ 5 のカウントソースは次のいずれかを選択できま す。

- ・f(XIN)/16 又はf(XCIN)/16
- ・タイマ2のオーバフロー信号
- ・タイマ4のオーバフロー信号

タイマモードレジスタ 1(00F416番地)のビット6、タイマモードレジスタ 2(00F516番地)のビット7の2ビットを用いてこの3種類から一つを選択します。カウントソースをタイマ2又はタイマ4のオーバフロー信号とすることで、タイマ2又はタイマ4を8ビットのプリスケーラとして用いることができます。f(XIN),f(XCIN)はCPUモードレジスタのビット7によって選択します。

タイマ 5 オーバフローによりタイマ 5 割り込み要求が発生 します。 8.4.6 タイマ 6

タイマ 6 のカウントソースは次のいずれかを選択できます。

- ・f(XIN)/16 又はf(XCIN)/16
- ・タイマ5のオーバフロー信号

タイマモードレジスタ1 (00F416番地)のビット7を用いてこの2種類から一つを選択します。また、f(XIN),f(XCIN)はCPUモードレジスタのビット7によって選択します。カウントソースをタイマ5のオーバフロー信号とすることでタイマ5を8ビットのプリスケーラとして用いることができます。

タイマ6オーバフローによりタイマ6割り込み要求が発生 します。

リセット時、タイマ3、タイマ4はハードウエア的に接続され、タイマ3に"FF16"、タイマ4に"0716"がセットされます。そして、タイマ3のカウントソースとしてf(XIN)*/16が選択されます。この状態でのタイマ4オーバフローによって内部リセットが解除され、同時に内部クロックが供給されます。

STP命令実行時、タイマ3、タイマ4はハードウエア的に接続され、タイマ3に"FF16"、タイマ4に"0716"がセットされますが、タイマ3のカウントソースとしてf(XIN)*/16は選択されません。したがって、STP命令を実行する前に、ソフトウエアによってタイマモードレジスタ2(00F516番地)のビット0及び00C716番地のビット6を"0"にしてください(タイマ3のカウントソースとしてf(XIN)*/16を選択する)。この状態でのタイマ4オーバフローによってSTP状態が解除され、同時に内部クロックが供給されます。

以上の処理により、安定したクロックのもとでプログラムが開始されます。

*: CPU モードレジスタのビット 7 (CM7)が "1" の場合は、 f(XIN)が f(XCIN)となります。

タイマに関連するレジスタのビット構成を図 8.4.1、図 8.4.2 に示します。

リヤット時

R !W

R W

RW

RW

R¦W

R W

RW

R !W

RW

<u>タイマモードレジスタ1</u> b7 b6 b5 b4 b3 b2 b1 b0

タイマモードレジスタ1(TM1)【00F416番地】 b ビット名 タイマ1カウントソース 0:f(Xin)/16又はf(Xcin)/16(注) 選択ビット1(TM10) 1: TM1のビット5によって 決定するカウントソース 0:TM1のビット4によって タイマ2カウントソース 選択ビット1(TM11) 決定するカウントソース 1:TIM2外部クロックソース タイマ1カウント停止 0:動作 1:停止 ビット(TM12) 0:動作 タイマ2カウント停止 1:停止 ごット(TM13) タイマ2カウントソース 0:f(Xin)/16又はf(Xcin)/16(注)

> 選択ビット2(TM14) タイマ1カウントソース

選択ビット2(TM15)

選択ビット2(TM16)

選択ビット(TM17)

タイマ5カウントソース

タイマ6カウントソース

5

注. f(Xin), f(Xcin)はCPUモードレジスタのビット7によって選択します。

1:タイマ1オーバフロー信号

0:f(Xin)/4096又は(Xcin)/4096

1:TIM2外部クロックソース

0:タイマ2オーバフロー信号

1:タイマ4オーバフロー信号 0:f(Xin)/16又はf(Xcin)/16(注)

1:タイマ5オーバフロー信号

図 8.4.1 タイマモードレジスタ 1

タイマモードレジスタ2 b7 b6 b5 b4 b3 b2 b1 b0 タイマモードレジスタ2(TM2) 【00F516番地】 ビット名 リセット時 R W タイマ3カウントソース (00C716番地のb6) 0 R W 0 選択ビット b0 0 0: f(Xin)/16又はf(Xcin)/16(注) (TM20) 0 : f(Xcin) 0 1: TIM3外部クロックソース 1, 4 タイマ4カウントソース b4 b1 R ¦W 0:タイマ3オーバフロー信号 選択ビット 0 (TM21, TM24) 0 1: f(Xin)/16又はf(Xcin)/16(注) 1 0: f(Xin)/2又はf(Xcin)/2(注) 1 1: f(Xcin) タイマ3カウント停止 0:動作 RW 0 ビット(TM22) 1:停止 タイマ4カウント停止 0 R¦W 0:動作 ビット(TM23) 1:停止 タイマ5カウント停止 RW 0:動作 1:停止 ビット(TM25) タイマ6カウント停止 0:動作 RW 0 ビット(TM26) 1:停止 タイマ5カウントソース RW 0: f(Xin)/16又はf(Xcin)/16(注) 選択ビット1(TM27) 1:TM1のビット6によって決定 するカウントソース 注. f(X_{IN}), f(X_{CIN})はCPUモードレジスタのビット7によって選択します。

図 8.4.2 タイマモードレジスタ 2




図8.4.3 タイマブロック図

8.5 シリアルI/O

本マイクロコンピュータは、クロック同期形で8ビットデータを直列に受信、又は送信できるシリアルI/Oを1本内蔵しています。

図 8.5.1 にシリアル I/O のブロック図を示します。同期クロック入出力端子(SCLK) データ出力端子(SOUT)はポートP4と、データ入力端子(SIN)はポートP1、ポートP7とそれぞれ共用しています。

シリアルI/Oモードレジスタ(021316番地)のビット2で同期クロックを内部から供給するか、外部(SCLK端子)から供給するかを選択します。内部クロックの場合ビット1とビット0でf(XIN)又はf(XCIN)の8分周、16分周、32分周、64分周のいずれかを選択します。シリアルI/O用端子として使用する場合、ポートP4方向レジスタ(00C916番地)のSOUT,

SCLK 端子に対応するビット、及びポート P1 方向レジスタ (00C316番地)のSIN端子に対応するビットを入力側("0")に 設定してください。

次にシリアルI/Oの動作について説明します。クロック源として内部クロックを選択するか、外部クロックを選択するかで動作が異なります。




図 8.5.1 シリアル I/O のブロック図

まず、内部クロックを選択した場合について説明します。シリアル I/O レジスタ (021416 番地) への書き込みサイクル中に、シリアル I/O カウンタが"7"にセットされ、シリアル I/O レジスタの転送クロックは強制的に"H"になります。書き込みサイクル終了後転送クロックの立ち下がりのたびに、SOUT 端子からデータが出力されます。転送を最下位ビットから行うか、最上位ビットから行うかは、シリアルI/O モードレジスタのビット 5 で選択します。また、受信時にはSIN端子から転送クロックの立ち上がりのたびにデータが取り込まれると同時に、シリアル I/O レジスタの内容が1ビットずつシフトされます。

転送クロックを8回カウントするとシリアルI/Oカウンタは"0"となり、転送クロックは"H"の状態で停止し、割り込み要求ビットが"1"になります。

クロック源として外部クロックを選択した場合は転送クロックを8回カウントすると割り込み要求ビットは"1"になりますが、転送動作は禁止されませんので外部でクロックを制御してください。外部クロックはデューティサイクル50%で500kHz以下のクロックを使用してください。

図 8.5.2 にタイミングを示します。転送に外部クロックを用いる場合は、シリアルI/Oカウンタの初期化を行う際に外部クロックが"H"になっている必要があります。内部クロックと外部クロックを切り替えて使用する場合、転送を行っていないときに切り替えてください。また切り替えた後に必ずシリアルI/Oカウンタの初期化を行ってください。

- 注1. ビット処理命令(SEB命令, CLB命令)などによるシリアル I/Oレジスタへの書き込みによっても,シリアルI/Oカウンタがセットされるため,プログラム作成上注意が必要です。
 - 2. 同期クロックとして外部クロックを選択した場合,転送クロックの入力レベルが"H"のときに,シリアルI/Oレジスタへ送信データを書き込んでください。




図 8.5.2 シリアル I/O タイミング




図 8.5.3 シリアル I/O モードレジスタ

マルチマスタI²C-BUSインタフェースは、フィリップス社 I²C-BUSのデータ転送フォーマットに基づいてシリアル通信 を行う回路です。アービトレーション・ロストの検出機能、シンクロニアス機能を有しており、マルチマスタのシリアル 通信に対応できます。

図 8.6.1 にマルチマスタ I^2 C-BUS インタフェースのブロック図、表 8.6.1 にマルチマスタ I^2 C-BUS インタフェース機能を示します。

このマルチマスタ I^2 C-BUSインタフェースは、 I^2 Cアドレスレジスタ、 I^2 Cデータシフトレジスタ、 I^2 Cクロックコントロールレジスタ、 I^2 Cコントロールレジスタ、 I^2 Cステータスレジスタとその他の制御回路により構成されています。

表 8.6.1 マルチマスタ I²C-BUS インタフェース機能

項 目	機能
フォーマット	フィリップス社 I ² C-BUS 規格準拠 10 ビットアドレッシングフォーマット 7 ビットアドレッシングフォーマット 高速クロックモード 標準クロックモード
通信モード	フィリップス社 I ² C-BUS 規格準拠 マスタ送信 マスタ受信 スレーブ送信 スレーブ受信
SCL クロック周波数	16.1kHz ~ 400kHz ,(= 4 MHz)

- : システムクロック = f(XIN)/2
- 注. I²C-BUSインタフェースとボート(SCL1 SCL2 SDA1 SDA2) の接続を制御する機能 (I²C コントロールレジスタ [00F916 番地]のビット6,ビット7)の使用に起因する第三者の特許権その他の権利侵害については,当社はその責任は負いません。




図 8.6.1 マルチマスタ I²C-BUS インタフェースのブロック図

8.6.1 I²C データシフトレジスタ

I²Cデータシフトレジスタ(S0:00F616番地)は、受信データの格納、又は送信データを書き込むための8ビットのシフトレジスタです。

送信データをこのレジスタに書き込むと、SCLクロックに同期してビット7から外部へ転送されます。そして、1ビットのデータが出力されるたびに、このレジスタの内容は左へ1ビットシフトされます。データ受信時は、SCLクロックに同期してこのレジスタのビット0からデータが入力されます。そして、1ビットのデータが入力されるたびに、このレジスタの内容は左へ1ビットシフトされます。

 I^2 C データシフトレジスタは、 I^2 C コントロールレジスタ (00F916 番地) の ESO ビットが" 1"のときのみ書き込みが可能です。 I^2 C データシフトレジスタへの書き込み命令によってビットカウンタがリセットされます。 ESO ビットが" 1", I^2 C ステータスレジスタ (00F816 番地) の MST ビットが" 1"のとき、 I^2 C データシフトレジスタの書き込み命令により、SCL が出力されます。 I^2 C データシフトレジスタの読み出しは、ESO ビットの値にかかわらずいつでも可能です。

注. MST ビットを"0"(スレーブモード)にしてから I²C データシフトレジスタにデータを書き込む場合,8マシンサイクル以上の間隔を確保してください。




図 8.6.2 I²C データシフトレジスタ

8.6.2 I²C アドレスレジスタ

 I^{2} C アドレスレジスタ (00F716 番地) は 7 ビットのスレー ブアドレスと 1 ビットの リード/ライトビットにより構成され

ます。アドレッシングモード時は、このレジスタに書き込まれたスレーブアドレスと、スタートコンディションを検出した直後に受信するアドレスデータとを比較します。

(1)ビット 0: リード/ライトビット(RBW)

7 ビットアドレッシングモード時には、アドレス比較の際に使用されません。10 ビットアドレッシングモード時には、受信した 1 バイト目のアドレスデータと I^2 Cアドレスレジスタの内容(SAD6 ~ SAD0 + RBW)が比較されます。

RBW ビットはストップコンディションを検出すると、自動的に"0"になります。

(2)ビット 1 ~ ビット 7: スレーブアドレス(SAD0~SAD6) スレーブアドレスを格納するビットです。 7 ビットアド レッシングモード、10ビットアドレッシングモードにかかわ らず、マスタから送信されるアドレスデータとこれらのビッ トの内容が比較されます。




図 8.6.3 I²C アドレスレジスタ

8.6.3 $I^{2}C$ クロックコントロールレジスタ

 $I^{2}C$ クロックコントロールレジスタ (00FA16 番地) はアックの制御、SCL モード、SCL の周波数を設定するレジスタです。

- (1) ビット 0 ~ ビット 4: SCL 周波数制御ビット (CCR0 ~ CCR4)
- SCL 周波数を制御するビットです。
- (2) ビット5: SCL モード指定ビット(FAST MODE) SCL モードを指定するビットです。"0"の場合、標準クロックモードになります。"1"の場合、高速クロックモードになります。

(3) ビット6: アックビット(ACK BIT)

アッククロック*発生時のSDAの状態を設定します。"0"の場合はアックを返すモードとなり、アッククロック発生時に SDA を"L"にします。"1"の場合はアックを返さないモードとなり、アッククロック発生時に SDA を"H"の状態に保持します。

ただし、ACK BIT = "0"の状態で、アドレスデータを受信するとき、スレープアドレスとアドレスデータが一致した場合は自動的に SDA を"L"にします(アックを返します)。 スレープアドレスとアドレスデータが一致しなかった場合は自動的に SDA を"H"にします(アックを返しません)。

*アッククロック:確認応答用のクロック

(4) ビット7: アッククロックビット(ACK)

データ転送の確認応答であるアクノリッジメントのモードを指定するビットです。"0"の場合、アッククロックなしモードになり、データ転送後にアッククロックは発生しません。"1"の場合はアッククロックありのモードになり、1バイトのデータ転送が完了するたびに、マスタはアッククロックを発生します。アドレスデータ、制御データを送信するデバイスは、アッククロック発生時にSDAを解放し("H"の状態にする)、データを受信するデバイスが発生させるアックビットを受信します。

注. I²Cクロックコントロールレジスタの書き込みを転送途中で行わないでください。転送途中に書き込みを行うとI²Cクロックジェネレータがリセットされ,データが正常に転送できません。




図 8.6.4 I²C クロックコントロールレジスタ

8.6.4 I²C コントロールレジスタ

 $I^{2}C$ コントロールレジスタ (00F916 番地) はデータ通信 フォーマットの制御を行うレジスタです。

(1)ビット0~ビット2:ビットカウンタ(BC0~BC2)

次に転送されるデータ1バイト分のビット数を決定する ビットです。割り込み要求信号は、これらのビットで指定さ れたビット数の転送完了直後に発生します。

スタートコンディションを受信すると、これらのビットは "0002"になり、アドレスデータは必ず8ビットで送受信されます。

(2)ビット3:I²C インタフェース使用許可ビット(ESO)

マルチマスタ I^2 C-BUS インタフェースの使用を許可する ビットです。"0"の場合使用禁止状態で、SDA 及び SCL は ハイインピーダンスになります。"1"の場合、使用許可と なります。

ESO = "0"のとき、次のように処理されます。

- I²C ステータスレジスタ(00F816 番地)のPIN = "1", BB = "0", AL = "0"に設定される。
- ・ I²C データシフトレジスタ (00F616 番地) への書き込みは 禁止される。

(3)ビット4:データフォーマット選択ビット(ALS)

スレープアドレスの認識を行うか否かを決定するビットです。"0"の場合はアドレッシングフォーマットとなり、アドレスデータを認識します。そして、スレープアドレスとアドレスデータとを比較して一致した場合、又はジェネラルコール(「8.6.5 I²Cステータスレジスタ」のビット1参照)を受信したときのみ転送処理が行えます。"1"の場合はフリーデータフォーマットとなり、スレープアドレスを認識しません。

(4) ビット5: アドレッシングフォーマット選択ビット (10BIT SAD)

スレーブのアドレス指定フォーマットを選択するビットです。"0"の場合は7ビットアドレッシングフォーマットとなり、I²Cアドレスレジスタ(00F716番地)の上位7ビット(スレーブアドレス)のみアドレスデータと比較されます。"1"の場合には10ビットアドレッシングフォーマットとなり、I²Cアドレスレジスタの全ビットがアドレスデータと比較されます。

(5) ビット6、ビット7:I²C-BUS インタフェースとポート の接続制御ビット(BSEL0, BSEL1)

マルチマスタ I^2 C-BUSインタフェースのSCL ,SDAとポートの接続を制御するビットです(図 8.6.5 参照)。




図 8.6.5 BSEL0 , BSEL1 による接続ポート制御




図 8.6.6 I²C コントロールレジスタ

8.6.5 I²C ステータスレジスタ

I²C ステータスレジスタ(00F816 番地)は I²C-BUS インタフェースの状態を制御するレジスタです。下位 4 ビットは読み出し専用で、上位 4 ビットは読み出し/書き込み可能です。

(1) ビット 0: 最終受信ビット (LRB)

受信したデータの最終ビットの値を格納するビットで、アックの受信確認に使用可能です。アッククロック発生時に、アックが返ってきた場合、LRBビットは"0"になります。アックが返らなかった場合は"1"になります。アックモードでない場合は受信データの最終ビットの値が入力されます。I²C データシフトレジスタ(00F616番地)に書き込み命令を実行すると"1"から"0"になります。

(2) ビット1: ジェネラルコール検出フラグ(AD0)

アドレスデータがすべて"0"であるジェネラルコール¹をスレーブモード時に受信したときに"1"になります。マスタデバイスがジェネラルコールを発信することにより、ジェネラルコール後の制御データはすべてのスレーブデバイスに受信されます。AD0ビットはストップコンディション、スタートコンディションの検出により"0"になります。*ジェネラルコール:マスタが全スレーブにジェネラルコー

(3) ビット 2: スレーブアドレス比較フラグ (AAS) アドレスデータの比較結果を示すフラグです。

スレープ受信モード時、7ビットアドレッシングフォーマットでは、以下のいずれかの条件で、"1"になります。

ルアドレス"0016"を送信すること。

- ・スタートコンディション発生直後のアドレスデータが I²C アドレスレジスタ (00F716 番地) に格納されている 上位 7 ビットのスレーブアドレスと一致した場合
- ・ジェネラルコールを受信した場合

スレーブ受信モード時、10 ビットアドレッシングフォーマットでは、以下の条件で"1"になります。

・アドレスデータと I²C アドレスレジスタ (スレーブアドレス、及び RBW ビットで構成される 8 ビット)とを比較し、1 バイト目が一致した場合

このビットは I^2 C データシフトレジスタ(00F616 番地)に書き込み命令を行うことにより"1"から"0"になります。

(4) ビット3:アービトレーションロスト*検出フラグ(AL) マスタ送信モード時、SDAがマイコン以外の装置によって "L"レベルにされた場合、アービトレーションを失ったと判定し、このビットは"1"になります。同時にTRXビットは"0"になるため、アービトレーションを失ったバイトの送信が完了した直後に、MSTビットが"0"になります。スレーブアドレス送信中にアービトレーションを失った場合、TRXビットが"0"になり、受信モードとなります。そのため、別のマスタデバイスにより送信される自分自身のスレーブアドレスを受信し、認識することが可能になります。

*アービトレーションロスト:マスタとしての通信が不許可となった状態。

(5)ビット4: I²C-BUS インタフェース割り込み要求ビット (PIN)

割り込み要求信号を発生させるビットです。 1 バイトのデータ通信完了ごとに、PIN ビットは"1"から"0"になります。同時にCPUへ割り込み要求信号が発生します。PIN ビットは内部クロックの最終クロック(アッククロックを含む)の立ち下がりに同期して"0"になり、割り込み要求信号はPIN ビットの立ち下がりに同期して発生します。PIN ビットが"0"のときはSCLは"0"に保たれクロックの発生は禁止されます。図 8.6.8 に割り込み要求信号の発生タイミングを示します。

以下のいずれかの条件で PIN ビットが"1"になります。

- ・I²C データシフトレジスタ (00F616 番地) への書き込み命 令の実行
- ・ESO ビットが" 0 "のとき
- ・リセット時 PIN ビットが"0"になる条件を以下に示します。
- ・1 バイトのデータ送信完了直後(アービトレーションロストを検出した場合を含む)
- ・1バイトのデータ受信完了直後
- ・スレーブ受信の際、ALS = 0 で、スレーブアドレス又は ジェネラルコールアドレス受信完了直後
- ・スレーブ受信の際、ALS = 1 で、アドレスデータ受信完了 直後

(6) ビット5:バスビジーフラグ(BB)

バスシステムの使用状態を示すビットです。"0"の場合、このバスシステムは使用されておらず、スタートコンディションを発生させることが可能です。"1"の場合、このバスシステムは使用されており、スタートコンディションの発生はスタートコンディション重複防止機能(注)によって禁止されます。

このフラグはマスタ送信時のみ、ソフトウエアによる書き込みが可能です。マスタ送信以外のモードでは、スタートコンディションの検出により"1"になり、ストップコンディションの検出により"0"になります。また、I²Cコントロールレジスタ(00F916番地)のESOビットが"0"の場合、及びリセット時にはBBフラグは"0"に保持されます。

(7) ビット 6:通信モード指定ビット(転送方向指定ビット: TRX)

データ通信の転送方向を決定するビットです。"0"の場合、受信モードとなり、送信デバイスのデータを受信します。"1"の場合、送信モードとなり、SCL上に発生するクロックに同期してSDA上にアドレスデータ、制御データを出力します。

 I^2C コントロールレジスタ (00F916 番地) の ALS ビットが "0"でスレーブの場合、マスタから送信されたアドレス データの最下位ビット (R/\overline{W} ビット)が"1"のときは TRX ビットは"1"(送信)になります。 ALS ビットが"0"で R/\overline{W} ビットが"0"のときは TRX ビットは"0"(受信)になります。

以下のいずれかの条件でTRX ビットが"0"になります。

- ・アービトレーションロストを検出した場合
- ・ストップコンディションを検出した場合
- ・スタートコンディション重複防止機能(注)によりスター トコンディション発生を禁止された場合
- ・MST = "0"で、スタートコンディションを検出した場合
- ・MST = "0"で、アックが返ってこなかったことを検出した場合
- ・リセット時

(8) ビット7: 通信モード指定ビット(マスタ/スレーブ指定 ビット: MST)

データ通信を行う際のマスタ/スレーブを指定するビットです。"0"の場合、スレーブとなり、マスタが生成するスタートコンディション、ストップコンディションを受信し、マスタが発生させるクロックに同期してデータ通信を行います。"1"の場合、マスタとなり、スタートコンディション、ストップコンディションを生成します。また、データ通信に必要なクロックをSCL上に発生させます。

以下のいずれかの条件でMSTビットが"0"になります。

- ・アービトレーションロストを検出した場合、1 バイトデータ送信終了直後
- ・ストップコンディションを検出した場合
- ・スタートコンディション重複防止機能(注)によりスター トコンディション発生を禁止された場合
- ・リセット時
- 注. スタートコンディション重複防止機能は、以下の条件が成立している場合に、スタートコンディションの発生、ビットカウンタのリセット、及び SCL の出力を禁止する機能です。
 - ・別のマスタデバイスによるスタートコンディションが成立




図 8.6.7 I²C ステータスレジスタ




図8.6.8 割り込み要求信号の発生タイミング

8.6.6 スタートコンディション発生方法

I²C コントロールレジスタ(00F916番地)のES0 ビットが "1"の状態で、I²C ステータスレジスタ(00F816番地)に書き込み命令を行いMST, TRX, BB ビットを"1"にするとスタートコンディションが発生します。その後、ビットカウンタが"0002"になり1バイト分のSCLが出力されます。スタートコンディションの発生及びBB ビットセットタイミングは、標準クロックモードと高速クロックモードで異なります。図8.6.9のスタートコンディション発生タイミング図と表8.6.2のスタートコンディション、ストップコンディション発生タイミング表を参照してください。




図 8.6.9 スタートコンディション発生タイミング図

8.6.7 ストップコンディションの発生方法

I²C コントロールレジスタ(00F916 番地)のESO ビットが "1"の状態でI²C ステータスレジスタ(00F816 番地)へ書き 込み命令を行いMST = 1, TRX = 1, BB = 0 にすると、ストップコンディションが発生します。ストップコンディションの発生及びBBフラグのリセットタイミングは、標準クロックモードと高速クロックモードで異なります。図8.6.10のストップコンディション発生タイミング図と表8.6.2のスタートコンディション、ストップコンディション発生タイミング表を参照してください。




図 8.6.10 ストップコンディション発生タイミング図

表8.6.2 スタートコンディション,ストップコンディション発生タ イミング表

項目	標準クロックモード	高速クロックモード
セットアップ時間	4.25 μ s(17 サイクル)	1.75 μs (7サイクル)
ホールド時間	5.0 μs (20サイクル)	2.5 μ s (10 サイクル)
BB フラグセット/リセット時間	3.0 µ s (12サイクル)	1.5 μ s(6サイクル)

注. = 4 MHz 時の絶対時間,()内は のサイクル数

8.6.8 スタート/ストップコンディション検出条件

スタート/ストップコンディションを検出する条件を図8.6.11 と表8.6.3 に示します。表8.6.3 の3条件を満たす場合のみスタート/ストップコンディションを検出できます。

注. スレーブ (MST = 0) 時にストップコンディションを検出すると, CPU に対して割り込み要求信号 IICIRQ を発生します。




図 8.6.11 スタートコンディション,ストップコンデション検出の タイミング図

表8.6.3 スタートコンディション,ストップコンディション検出条 件

標準クロックモード	高速クロックモード
6.5 μs(26サイクル) < SCL解放時間	1.0 μs(4 サイクル) < SCL解放時間
3.25 μs (13サイクル) < セットアップ時間	0.5 μ s(2サイクル)<セットアップ時間
3.25 μs(13サイクル) < ホールド時間	0.5 μ s(2 サイクル) < ホールド時間

注. = 4 MHz 時の絶対時間,()内は のサイクル数

8.6.9 アドレスデータ通信

アドレスデータ通信のフォーマットには、7ビットアドレッシングフォーマットと10ビットアドレッシングフォーマットがあります。それぞれのアドレス通信フォーマットについての、対応方法を説明します。

(1) 7 ビットアドレッシングフォーマット

7ビットアドレッシングフォーマットに対応するために、I²C コントロールレジスタ(00F916番地)の10BIT SAD ビットを"0"にしてください。マスタから送信された最初の7ビットのアドレスデータと、I²C アドレスレジスタ(00F716番地)に格納された上位7ビットのスレーブアドレスを比較します。この比較時には、I²C アドレスレジスタ(00F716番地)のRBW ビットのアドレス比較は行われません。7ビットアドレッシングフォーマット時のデータ伝送フォーマットは図8.6.12の(1),(2)を参照してください。

(2) 10 ビットアドレッシングフォーマット

10 ビットアドレッシングフォーマットに対応するために、I²C コントロールレジスタ (00F916番地)の10BIT SAD ビットを"1"にしてください。マスタから送信された1バイト目のアドレスデータと、I²C アドレスレジスタ (00F716番地)に格納されたスレーブアドレス7ビットがアドレス比較されます。この比較時には、I²C アドレスレジスタ (00F716番地)のRBW ビットと、マスタから送信されるアドレスデータの最終ビット(RW ビット)が、アドレス比較されます。10 ビットアドレッシングモード時には、アドレスデータの最終ビットである R/W ビットは制御データの通信方向を指定するだけでなく、アドレスデータのビットとして処理されます。

1バイト目のアドレスデータとスレープアドレスが一致した場合には、I²C ステータスレジスタ (00F816番地)の AAS ビットが"1"にセットされます。2バイト目のアドレスデータは、I²C データシフトレジスタ (00F616番地)に格納した後、ソフトウエアで2バイト目のアドレスデータとスレープアドレスのアドレス比較を行ってください。2バイトのアドレスデータとスレープアドレスが一致した場合には、I²C アドレスレジスタ (00F716番地)の RBW ビットをソフトウエアで"1"にしてください。この処理により、リスタートコンディション検出後に受信する7ビットのスレープアドレス及びR/WのデータとI²C アドレスレジスタ (00F716番地)の値を一致させることができます。10ビットアドレッシングフォーマット時のデータ伝送フォーマットは図8.6.12の(3),(4)を参照してください。

8.6.10 マスタ送信例

標準クロックモード、SCL 周波数 100kHz、アックを返す モードの場合のマスタ送信例を以下に示します。

I²C アドレスレジスタ (00F716 番地)の上位 7 ビットにスレーブアドレス、RBW ビットに"0"を設定します。

 I^2 Cクロックコントロールレジスタ(00FA16番地)に" 8516 " を設定することによって、アックを返すモード、SCL = 100kHz にします。

I²C ステータスレジスタ (00F816 番地)に "1016 "を設定し、SCL を "H"レベルに保持します。

I²C コントロールレジスタ (00F916 番地) に "4816"を設定することによって、通信許可状態にします。

 I^{2} C データシフトレジスタ (00F616 番地) の上位 7 ビット に送信先のアドレスデータを設定します。また、最下位 ビットは " 0 " にします。

 $I^{2}C$ ステータスレジスタ (00F816 番地) に " F016 " を設定することによって、スタートコンディションを発生させます。このとき、1 バイト分のSCL とアッククロックは自動的に発生します。

 I^2 C データシフトレジスタ (00F616 番地) に送信データを 設定します。このとき、SCL とアッククロックは自動的に 発生します。

複数バイトの制御データを送信する場合、 を繰り返します。

アックが返らなかった場合又は送信が終了した場合は、I²C ステータスレジスタ(00F816番地)に "D016"を設定することのよってストップコンディションを発生させます。

8.6.11 スレーブ受信例

高速クロックモード、SCL 周波数400kHz、アックなしモード、アドレッシングフォーマットの場合のスレーブ受信例を以下に示します。

I²C アドレスレジスタ (00F716 番地)の上位 7 ビットにスレープアドレス、RBW ビットに "0"を設定します。

 I^2 Cクロックコントロールレジスタ(00FA16番地)に" 2516 " を設定することによって、アックなしモード、SCL = 400kHz にします。

I²C ステータスレジスタ (00F816 番地) に " 1016 " を設定し SCL を " H " レベルに保持します。

I²C コントロールレジスタ (00F916 番地) に "4816"を設定することによって、通信許可状態にします。

スタートコンディションを受信すると、アドレス比較されます。

- <送信されたアドレスがすべて"0"の場合(ジュネラルコール)> I²C ステータスレジスタ(00F816 番地)の AD0= "1"に設定され、割り込み要求信号が発生します。
- <送信されたアドレスが、で設定したアドレスと一致した場合> I²C ステータスレジスタ(00F816 番地)の AAS="1"に設定され、割り込み要求信号が発生します。
- <上記以外の場合>

I²Cステータスレジスタ(00F816番地)のADS="0"、AAS= "0"に設定され、割り込み要求信号は発生しません。

I²C データシフトレジスタ(00F616 番地)にダミーデータを 設定します。

複数バイトの制御データを受信する場合、 を繰り返します。

ストップコンディションを検出すると通信が終了します。




図 8.6.12 アドレスデータ通信フォーマット

ます。

8.6.12 マルチマスタ I²C-BUS インタフェースの注意事項 (1) リード・モディファイ・ライト命令の使用について

SEB, CLBなどのリード・モディファイ・ライト命令をマルチマスタI²C-BUSインタフェースの各レジスタに使う場合の注意事項は以下のとおりです。

- ・I²C データシフトレジスタ(SO)転送中にリード・モディファイ・ライト命令を使用すると、意図しない値になることがあります。
- ・I²C アドレスレジスタ (SOD)ストップコンディション検出時にリード・モディファイ・ ライト命令を使用すると、意図しない値になることがあり

上記のタイミングで<u>リード</u>/ライトビット(RBW)が、ハードウエアによって変化するためです。

- ・I²C ステータスレジスタ (S1) すべてのビットはハードウエアによって変化しますので、 リード・モディファイ・ライト命令を使用しないでくださ
- ・I²C コントロールレジスタ (S1D) スタートコンディション検出時及びバイト転送完了時に リード・モディファイ・ライト命令を使用すると、意図し

上記のタイミングでビットカウンタ(BC0~BC2)が、ハードウエアによって変化するためです。

・ I^2 C クロックコントロールレジスタ (S2) リード・モディファイ・ライト命令は使用可能です。 (2) マルチマスタで使用する場合のスタートコンディション 発生手順について

手順例(発生手順の必要条件は 以降に記します。)

:

LDA ~ (スレーブアドレス値の取り出し)

SEI (割り込みの禁止)

BBS 5,S1,BUSBUSY (BB フラグ確認及び分岐処理)

BUSFREE:

STA S0 (スレーブアドレス値の書き込み) LDM #\$F0,S1 (スタートコンディション発生のトリカ)

CLI (割り込みの許可)

:

BUSBUSY:

CLI (割り込みの許可)

:

I²Cデータシフトレジスタへのスレープアドレス値の書き 込みには、STA、STXあるいはSTYのゼロページアドレッ シング命令を必ず使用してください。

スタートコンディション発生のトリガの設定はLDM命令を必ず使用してください。

前記 のスレーブアドレス値の書き込みと のスタートコンディション発生のトリガの設定は、手順例のとおり必ず連続して実行するようにしてください。

BBフラグの確認、スレーブアドレス値の書き込み、スタートコンディション発生のトリガ、以上3つの処理ステップの間は必ず割り込みを禁止にしてください。

BB フラグがバスビジーである場合は、ただちに割り込み を許可にしてください。

ない値になることがあります。

(3) リスタートコンディション発生手順について

手順例(発生手順の必要条件は 以降に記します。)

PINビットが"0"のとき、以下の手順を実行してください。

:

LDM #\$00,S1 (スレーブ受信モードにする)

LDA ~ (スレーブアドレス値の取り出し)

SEI (割り込みの禁止)

STA SO (スレーブアドレス値の書き込み)

LDM #\$F0,S1 (リスタートコンディション発生のトリガ)

CLI (割り込みの許可)

.

PIN ビットが " 0 " の状態で、スレーブ受信モードにしてください。PIN ビットには" 1 "を書き込まないでください。 BB ビットへの書き込みに " 0 " 又は " 1 " の指定はありません。

TRX ビットが"0"になり、SDA 端子が解放されます。 I²Cデータシフトレジスタへのスレープアドレス値の書き 込みによって、SCL 端子が解放されます。書き込みには、 STA,STX,STY のゼロページアドレッシング命令を必ず使 用してください。

リスタートコンディション発生のトリガの設定はLDM命令を必ず使用してください。

前記の のスレーブアドレス値の書き込みと のリスタートコンディション発生のトリガの設定は手順例のとおり必ず連続して実行するようにしてください。

スレーブアドレス値の書き込み、リスタートコンディション発生のトリガ、以上2つの処理ステップの間は必ず割り込みを禁止にしてください。

(4) ストップコンディション発生手順について

手順例 (発生手順の必要条件は 以降に記します。)

:

SEI (割り込みの禁止)

LDM #\$C0,S1 (マスタ送信モードにする)

NOP (NOPを設定)

LDM #\$D0,S1 (ストップコンディション発生のトリガ)

CLI (割り込みの許可)

:

マスタ送信モード設定時、PINビットに"0"を書き込んでください。

マスタ送信モード設定後、NOP命令を実行してください。 また、マスタ送信モード設定後10マシンサイクル以内に、 ストップコンディション発生のトリガを設定してください。

マスタ送信モードの設定からストップコンディション発生 のトリガの処理ステップの間は必ず割り込みを禁止にして ください。

(5) I²C ステータスレジスタへの書き込みについて

同時にPINビットを"0"から"1"、MSTビット及びTRXビットを"1"から"0"にする命令実行をしないでください。SCL端子が解放されて、約1マシンサイクル後にSDA端子が解放される状態になることがあります。PINビットが"1"の時に、MSTビット及びTRXビットを"1"から"0"にする命令実行をしても、同様の状態になることがあります。

(6) ストップコンディション発生後の処理について

マスタとしてストップコンディションを発生させた後、バスビジーフラグ BB が " 0 " になるまでの間、I²C データシフトレジスタ SO 及び I²C ステータスレジスタ S1 に書き込みを行わないで下さい。ストップコンディション波形が正常に発生されないことがあります。上記レジスタに対する読み出しは問題ありません。

8.7 PWM 出力回路

本マイクロコンピュータは、8ビットPWMを8本(PWM0 ~ PWM7) 備えています。PWM0 ~ PWM7 は同じ回路構成で、8ビットの分解能を持ち、最小分解ビット幅4 μ s、繰り返し周期1024 μ sです(f(XIN) = 8MHz の場合)。

図8.7.1 に PWM のブロック図を示します。 PWM のタイミング発生回路はf(XIN)を2分周した信号を基本として、PWM0 ~ PWM7 の各制御信号を供給します。

8.7.1 データの設定

PWM0 ~ PWM7を出力する場合には、出力データ8ビットを PWMi レジスタ (i は 0 ~ 7 , 020016 ~ 020716番地) に設定します。

8.7.2 レジスタから PWM 回路への転送

PWM レジスタから PWM 回路へのデータ転送は、レジスタへのデータ書き込みが行われた時点で実行されます。

PWM 出力端子から出力される信号は、このレジスタの内容に対応したものです。

8.7.3 PWM の動作

次に動作について説明します。

まず、PWM モードレジスタ 1 (020A16 番地) のビット 0 を " 0 " にクリアし(リセット時は " 0 ")、PWM カウントソースを供給します。


PWM0~PWM3はポートP04~P07と、PWM4~PWM6はP00~P02と、PWM7はP50及びP03と出力端子が共用です。ポートP0方向レジスタの対応ビット及びPを"1"にし、出力モードにします。PWMモードレジスタ1(020A16番地)のビット3で出力極性を選択します。そして、PWMモードレジスタ2のビット7~ビット0を"1"にし、ポートをPWM出力にします。

上記のレジスタを設定することによって PWM 出力端子から PWM 出力が行われます。

図8.7.2 に PWM のタイミング図を示します。 $2^8 = 256$ 区間を1周期 T とします。回路内部では1周期の間に、各ビットの重みを表すビット0からビット7までの8種類のパルスが出力されます(図8.7.2(a)参照)、PWM は PWM レジスタのビット0~ビット7のパルスの和を取った波形を出力します。図8.7.2(b)にいくつかの例を示します。図のように PWM レジスタの内容を変えることにより、"H"の区間が 0/256~255/256 までの 256 通りの出力を選ぶことができます(全区間 "H"出力はできません)。

8.7.4 リセット後の出力

リセット時には、ポートP0は、ハイインピーダンス状態、P50は"L"状態ですが、PWMレジスタ及びPWM回路の内容は不定です。リセット解除後、PWMレジスタを設定するまで、PWM出力の内容は不定ですので注意が必要です。






図 8.7.2 PWM タイミング図




図 8.7.3 PWM モードレジスタ 1




図 8.7.4 PWM モードレジスタ 2

8.8 A-D 変換器

8.8.1 A-D 変換レジスタ(AD)

A-D変換結果が格納される読み出し専用のレジスタです。 A-D変換中はこのレジスタを読み出さないでください。

8.8.2 A-D 制御レジスタ(ADCON)

A-D 変換の制御を行うためのレジスタです。ビット2~ビット0はアナログ入力端子の選択ビットです。アナログ入力端子として使用しない場合は、通常の入出力端子として使用できます。ビット3はA-D変換終了ビットで、このビットに"0"を書き込むことによって、A-D変換が開始されます。A-D変換中は"0"、A-D変換の終了と同時に"1"になります。

ビット4は抵抗ラダーとVCCとの接続を制御します。A-D 変換を使用しない場合は、このビットを"0"にして抵抗ラダーと内部VCC電源を切り離すことができます。これによって電源電圧を抑えることができます。

8.8.3 比較電圧発生回路(抵抗ラダー)

Vss と Vcc 間の電圧を 256 分割し、分圧を比較電圧 Vref としてコンパレータに出力します。

8.8.4 チャネルセレクタ

A-D制御レジスタのビット2~ビット0によって選択されたアナログ入力端子を、コンパレータに接続します。

8.8.5 コンパレータ及び制御回路

アナログ入力電圧と比較電圧との比較を行い、その結果をA-D 変換レジスタに格納します。また、A-D 変換終了時にA-D変換終了ビット及びA-D変換割り込み要求ビットを"1"にします。




図 8.8.1 A-D 変換器ブロック図




図 8.8.2 A-D 制御レジスタ

8.8.6 A-D 変換方法

A-D変換終了時に割り込み要求を発生させるために、割り込み入力極性レジスタ(021216番地)のビット7を"1"にしてください。

割り込み要求レジスタ1の A-D 変換・INT3 割り込み要求 ビットを"0"にします(A-D 変換を開始しても、A-D 変 換・INT3 割り込み要求ビットは自動的に"0"にはなりま せん)。

A-D 変換割り込みを使用する場合は、A-D 変換・INT3割り込み許可ビットを"1"にし、A-D 変換割り込みを許可状態にします。また割り込み禁止フラグを"0"にします。A-D 制御レジスタの Vcc 接続選択ビットを"1"にして、Vcc と抵抗ラダーを接続します。

A-D 制御レジスタのアナログ入力端子選択ビットによって、アナログ入力端子を選択します。

A-D制御レジスタのA-D変換終了ビットを"0"にします。 この書き込み動作によって、A-D変換が開始されます。 なお、A-D変換中はA-D変換レジスタの内容を読み出さ ないでください。

A-D 変換終了ビットの状態 ("1")、A-D 変換・INT3 割り込み要求ビットの状態 ("1")、又は A-D 変換割り込みによって変換の終了を確認します。

A-D 変換レジスタを読み出すことによって、変換結果が得られます。

注. Vccと抵抗ラダーを切り離す場合は、 と の間にVcc接続選択ビットを"0"にしてください。

8.8.7 内部動作

A-D 変換が開始すると以下の動作が自動的に行われます。 A-D 変換レジスタが "0016" になります。

A-D 変換レジスタの最上位ビットが"1"になり、比較電圧 Vref がコンパレータに入力されます。ここで、Vref とアナログ入力電圧 VIN との比較が行われます。

比較結果によって、A-D変換レジスタの最上位ビットは 以下のように確定されます。

Vref < VIN の場合: "1"を保持する

Vref > VIN の場合: "0"になる

以上の動作を8回繰り返すことによって、アナログ値をデジタル値に変換します。A-D変換は、開始後50マシンサイクル (f(XIN) = 8MHz 時、12.5 μ s) で終了し、変換結果がA-D変換レジスタに格納されます。

A-D 変換終了と同時に A-D 変換割り込み要求が発生し、 A-D 変換・INT3 割り込み要求ビットが "1"になります。同時に A-D 変換終了ビットが "1"になります。

注. A-D 変換器は、CPU モードレジスタ(00FB16番地)のビット7が"0"の状態(高速モード)で使用してください。

表 8.8.1 Vref と VREF の関係式

A-D 変換レジスタの内容 n(10 進表記)	Vref (V)
0	0
1 ~ 255	$\frac{\text{VREF}}{256} \times (\text{n - 0.5})$

注. VREF:基準電圧(=VCC)

	A-D変換レジスタの内容	比較電圧(Vref) [V]
A-D変換開始時	0000000	0
1回目の比較開始時 2回目の比較開始時 3回目の比較開始時	1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 2 1 0 0 0 0 0	$ \frac{\text{VREF}}{2} - \frac{\text{VREF}}{512} $ $ \frac{\text{VREF}}{2} \pm \frac{\text{VREF}}{4} - \frac{\text{VREF}}{512} $ $ \frac{\text{VREF}}{2} \pm \frac{\text{VREF}}{4} \pm \frac{\text{VREF}}{8} - \frac{\text{VR}}{51} $
8回目の比較開始時	1 2 3 4 5 6 7 1	$\frac{\text{VREF}}{2} \pm \frac{\text{VREF}}{4} \pm \frac{\text{VREF}}{8} \pm \cdots$ $\pm \frac{\text{VREF}}{256} - \frac{\text{VR}}{51}$
A-D変換終了時 (8回目の比較終了時)	1 2 3 4 5 6 7 8 アナログ入力電圧に対応するデジタル値	

図 8.8.3 A-D 変換中の A-D 変換レジスタと比較電圧の変化

8.8.8 A-D 変換精度の定義

A-D変換精度(絶対精度)の定義について説明します(図8.8.4参照)。

絶対精度とは、実測定したとき得られる出力コードと、理想的な特性を持つ A-D 変換器に期待される出力コードの差を、LSB を用いて示したものです。

絶対精度測定時のアナログ入力電圧は、理想的な特性を持つA-D変換器が同一のコードを出力する入力電圧幅(=1LSB)の中点とします。例えば、VREF=5.12Vの場合、1LSBの幅は20mVとなり、アナログ入力電圧には0mV、20mV、40mV、60mVが選ばれます。

図8.8.4にA-D変換器の絶対精度を示します。絶対精度=±2LSBとは、アナログ入力電圧が100mVの場合、理想的なA-D変換器に期待される出力コードは"0516"ですが、実際のA-D変換結果は"0316"~"0716"の範囲にあることを示します。

なお、絶対精度にはゼロ誤差、フルスケール誤差を含み、 量子化誤差は含みません。




図 8.8.4 A-D 変換器の絶対精度

8.9 ROM 訂正機能

ROM内のプログラムデータを訂正することができます。 訂正できるアドレスは2箇所までで、RAM領域内のROM訂 正用メモリに訂正プログラムを格納します。ROM訂正用ベ クタは2つあります。

ベクタ1:02C016番地 ベクタ2:02E016番地

訂正する ROM データのアドレスを ROM 訂正アドレスレジスタに設定します。プログラムカウンタの値が設定したアドレスの値に一致すると、ROM 訂正ベクタを先頭に格納した訂正プログラムへと分岐します。訂正プログラムからメインプログラムへの復帰のためには、訂正プログラムの最後にJMP命令のオペコード及びオペランド(計3バイト)が必要です。

ROM訂正機能はROM訂正許可レジスタによって制御されます。

- 注1. ROM訂正アドレスは,各命令の先頭アドレス(オペコードのアドレス)を指定してください。
 - 訂正プログラムからメインプログラムへの復帰は JMP 命令 (計3バイト)で行ってください。
 - 3. ベクタ1,ベクタ2に同一のROM訂正アドレスを設定 しないでください。
 - 4. M37280MKH-XXXSP, M37280EKSPでは,拡張ROM使用時(BK7="1"),100016番地~1FFF16番地のROMアドレスに対し,ROM訂正機能は動作しません。プログラム開発時、ご注意ください。




図 8.9.1 ROM 訂正アドレスレジスタ




図 8.9.2 ROM 訂正許可レジスタ

8.10 データスライサ

本マイクロコンピュータは、クローズドキャプションデコーダ(以下 CCD と称す)に対応するためのデータスライサ機能を内蔵しています。本機能によってコンポジットビデオ信号の垂直帰線消去期間中に重畳されたキャプションデータを取り出すことができます。 CVIN 端子には、シンクチップを負極性にするコンポジットビデオ信号を入力します。

データスライサ機能を使用しない場合は、データスライサ制御レジスタ1(00E016番地)のビット0を"0"に設定することによって、データスライサ回路及びタイミング信号発生回路をOFFすることができます。これらの設定によって、電源電流を抑えることができます。




図 8.10.1 データスライサブロック図

8.10.1 データスライサを使用しない場合の注意事項 データスライサ制御レジスタ1(00E016番地)のビット0が"0"の場合、図8.10.2のように端子を処理してください。




図 8.10.2 データスライサ回路,及びタイミング信号発生回路 OFF の場合の,データスライサ入出力端子の処理方法

データスライサ制御レジスタ1(00E016番地)のビット0、2の両方が"1"の場合、図8.10.3のように端子を処理してください。




図 8.10.3 タイミング信号発生回路 ON の場合の,データスライサ入出力端子の処理方法

図8.10.4、図8.10.5 にデータスライサ制御レジスタを示します。




図8.10.4 データスライサ制御レジスタ1




図 8.10.5 データスライサ制御レジスタ 2

8.10.2 クランプ回路・ローパスフィルタ

CVIN 端子から入力されたコンポジットビデオ信号は、クランプ回路でシンクチップ部分を基準にしてクランプされます。ローパスフィルタはクランプされたコンポジットビデオ信号が入力 信号のノイズを減衰します。コンポジットビデオ信号が入力される CVIN 端子は、外部でのコンデンサ($0.1~\mu$ F)結合が必要です。また CVIN 端子は、数 100k~~1~M~~程度の抵抗でプルダウンしてください。さらに CVIN 端子に抵抗及びコンデンサで簡単なローパスフィルタ回路を外付けすることを推奨します(図 8.10.1~参照)。

8.10.3 シンクスライス回路

ローパスフィルタの出力信号からコンポジットシンク信号 を取り出します。

8.10.4 同期信号分離回路

シンクスライス回路で取り出されたコンポジットシンク 信号から水平同期信号と垂直同期信号を分離します。

(1)水平同期信号 (Hsep)

コンポジットシンク信号の立ち下がりエッジでワンショットの水平同期信号 Hsep を発生します。

(2)垂直同期信号 (Vsep)

Vsep信号の発生方法は、データスライサ制御レジスタ 2 (00E116 番地)のビット 4 を用いて、次の 2 種類から選択することができます。

- ・方法 1 コンポジットシンク信号の "L"レベル幅を測定し、一定時間以上であれば、その "L"レベル直後のタイミング信号の立ち上がりに同期して Vsep 信号を発生します。
- ・方法 2 コンポジットシンク信号の "L"レベル幅を測定し、一定時間以上であれば、その "L"レベル直後のタイミング信号の "L"レベル期間中に、コンポジットシンク信号の立ち下がりがあるかを検出します。立ち下がりがある場合は、タイミング信号の立ち上がりに同期して Vsep信号を発生します(図8.10.6参照)。

発生タイミングを図8.10.6に示します。図中のタイミング 信号はタイミング発生回路が出力する基準クロックをもとに 発生されます。

データスライサ制御レジスタ2のビット5を読み出すことによって、コンポジットシンク信号のVパルス部分の形状が判別できます。図8.10.7のようにA,Bのレベルが一致していれば"0"、不一致であれば"1"になります。




図 8.10.6 Vsep 発生タイミング (方法 2)

8.10.5 タイミング信号発生回路

タイミング信号発生回路は水平同期信号周波数の832倍の基準クロックを発生します。また、基準クロック、水平同期信号、及び垂直同期信号をもとに各種タイミング信号を発生します。タイミング信号発生回路はデータスライサ制御レジスタ1(00E016番地)のビット0を"1"に設定することによって動作します。

基準クロックはデータスライサの他に OSD 機能の表示用クロックとしても使用できます。また、コンポジットシンク信号のかわりにHSYNC信号をカウントソースとすることもできます。ただし、HSYNC信号を選択した場合はデータスライサを使用できません。基準クロックのカウントソースはデータスライサ制御レジスタ 1 (00E016番地)のビット 2 で選択できます。

HLF端子は、図8.10.1に示す様に抵抗とコンデンサを接続してください。また、リーク電流が発生しないように配線長をできる限り短くしてください。

注. データスライサ及びタイミング信号発生回路を動作させてから 基準クロックが安定するまで数 10ms 程度の時間が必要です。 この期間,各種タイミング信号,Hsep信号,Vsep信号は不定 となりますので,プログラム作成の際は,安定時間を考慮して ください。




図 8.10.7 Vパルス形状の判別

8.10.6 データスライスライン指定回路

(1) データスライスラインの指定

キャプションデータが重畳されるラインを決定します。 1フィールド中のライン21(固定)と任意の1ラインの計 2ライン/1フィールド、F1/F2の両フィールドのデー タスライスが可能です。各設定はキャプション位置レジ スタ(00E616番地)で行います(表8.10.1参照)。

Vsepの立ち下がりでカウンタをリセットし、Hsepの本数をカウントします。カウンタの値とキャプション位置レジスタのビット4~ビット0の設定値とが一致したHsepに対してデータスライスを行います。

キャプション位置レジスタには"0016"~"1F16"の値が設定できます(任意の1ラインのみの設定時) 図8.10.8に垂直帰線期間中の信号を示します。キャプション位置レジスタを図8.10.9に示します。

(2) スライス電圧を設定するラインの指定

どのラインのクロックランインに対して、スライス用の基準電圧(スライス電圧)を発生するかを表 8.10.1 に示します。スライス電圧を発生させるフィールドの指定はデータスライサ制御レジスタ 1 のビット 1 で設定します。1フィールド中のスライス電圧発生ラインは、キャプション位置レジスタのビット7、6で設定します(表8.10.1参照)。

(3) フィールドの判別

データスライサ制御レジスタ2のビット3によって、フィールド判別フラグを読み出すことができます。このフラグは Vsep の立ち下がりのタイミングで変化します。




図8.10.8 垂直帰線期間中の信号




図 8.10.9 キャプション位置レジスタ

表 8.10.1 データスライスラインの指定

CPS				
ビット7	ビット6	データスライスするフィールド・ライン	スライス電圧発生フィールド・ライン 	
0	0	・F1/F2両フィールド ・ライン 21 と CPS のビット 4 ~ 0 で指定される 1 ライ ン (計 2 ライン) (注 2)	・DSC1のビット1で指定されるフィールド ・ライン21(計1ライン)	
0	1	・F1/F2両フィールド ・CPS のビット4 ~ 0 で指定される1ライン (計1ライン)(注3)	・DSC1のビット1で指定されるフィールド ・CPSのビット4~0で指定される1ライン (計1ライン)(注3)	
1	0	・F1/F2両フィールド ・ライン 21 (計 1 ライン)	・DSC1 のビット 1 で指定されるフィールド ・ライン 21 (計 1 ライン)	
1	1	・F1/F2両フィールド ・ライン 21 と CPS のビット 4 ~ 0 で指定される 1 ライ ン (計 2 ライン) (注 2)	・DSC1のビット1で指定されるフィールド ・ライン21とCPSのビット4~0で指定される1ライン(計2ライン)(注2)	

注 1. DSC1: データスライサ制御レジスタ1

CPS:キャプション位置レジスタ

- 2. CPSのビット4~0には"0016"~"1016"の値を設定してください。 3. CPSのビット4~0には"0016"~"1F16"の値を設定してください。

8.10.7 基準電圧発生回路・コンパレータ

クランプ回路によってクランプされたコンポジットビデオ 信号は基準電圧発生回路、及びコンパレータに入力されま す。

(1) 基準電圧発生回路

データスライスライン指定回路で指定されたラインにおけるクロックランインの振幅を用いて基準電圧(スライス電圧)を発生します。VHOLD端子とVSS間にコンデンサを接続してください。また、リーク電流が発生しないように配線長をできる限り短くしてください。

(2) コンパレータ

コンポジットビデオ信号の電圧と基準電圧発生回路によって発生した電圧(基準電圧)を比較し、コンポジットビデオ信号をデジタル値に変換します。

8.10.8 スタートビット検出回路

データスライスライン指定回路で決定したラインにおいて スタートビットを検出します。スタートビットの判定は以下 のようになります。

タイミング信号が出力する基準クロックを 13 分周したサンプリングクロックを生成します。

そのサンプリングクロックを用いてクロックランインパル スを検出します。

パルス検出後、サンプリングクロックでコンパレータ出力からスタートビットパターンを検出します。

8.10.9 クロックランイン判定回路

コンポジットビデオ信号中のウインドウ中でパルス数をカウントすることによってクロックランインであることを判定します。

また、クロックランインパルス1周期にカウントされる基準クロック数はクロックランイン検出レジスタ(00EA16番地)のビット7~ビット3に格納されます。これらのビットはデータスライサ割り込み(「8.10.12割り込み要求発生回路」)の発生後に読み出してください。

クロックランイン検出レジスタを図8.10.10に示します。





図8.10.10 クロックランイン検出レジスタ

8.10.10 データクロック発生回路

データクロック発生回路は、スタートビット検出回路で検出されたスタートビットに同期したデータクロックを発生します。データクロックはキャプションデータを16ビットシフトレジスタへ格納するためのクロックです。16ビットのデータが16ビットシフトレジスタへ格納され、かつクロックランイン判定回路でクロックランインありと判定された場合、キャプションデータラッチ完了フラグがセットされます。この完了フラグは垂直同期信号(Vsep)の立ち下がりで"0"にリセットされます。



8.10.11 16 ビットシフトレジスタ

コンパレータでデジタル値に変換されたキャプションデータは、データクロックに同期して16ビットシフトレジスタに格納されます。格納されたキャプションデータの上位8ビットは、キャプションデータレジスタ2(00E316番地)/キャプションデータレジスタ4(00E516番地)/下位8ビットはキャプションデータレジスタ1(00E216番地)/キャプションデータレジスタ1(00E216番地)/キャプションデータレジスタ3(00E416番地)を読み出すことによってデータ内容を得ることができます。またこれらのレジスタはVsepの立ち下がりで"0"にリセットされます。キャプションデータレジスタ1~4はデータスライサ割り込み(「8.10.12割り込み要求発生回路」)発生後に読み出してください。

8.10.12 割り込み要求発生回路

キャプション位置レジスタ(00E616番地)のビット7、ビット6の組み合わせによって表8.10.3に示すように割り込み要求が発生します。キャプションデータレジスタ1~4の内容、及びクロックランイン検出レジスタのビット7~3の内容は、データスライサ割り込み要求発生後に読み出してください。

表 8.10.2 キャプションデータラッチ完了フラグ,及び16 ビットシフトレジスタ内容

スライスラインの設定モード キャプションデ		キャプションデータラ		16 ビットシフトレジスタの内容	
CPS		完了フラグ 1	完了フラグ2	キャプションデータ	キャプションデータ
ビット7	ビット6	(DSC2のビット0)	(DSC2のビット0) (CPSのビット5)	レジスタ 1, 2 レジスタ 3, 4	レジスタ 3, 4
0	0	ライン 21	CPS のビット 4 ~ 0 で 指定される 1 ライン	ライン 21 の 16 ビット データ	CPS のビット 4 ~ 0 で 指定される 1 ラインの 16 ビットデータ
0	1	CPS のビット 4 ~ 0 で 指定される 1 ライン	無効	CPS のビット 4 ~ 0 で 指定される 1 ラインの 16 ビットデータ	無効
1	0	ライン 21	無効	ライン 21 の 16 ビット データ	無効
1	1	ライン 21	CPS のビット 4 ~ 0 で 指定される 1 ライン	ライン 21 の 16 ビット データ	CPS のビット 4 ~ 0 で 指定される 1 ラインの 16 ビットデータ

CPS: キャプション位置レジスタ DSC2: データスライサ制御レジスタ 2

表 8.10.3 割り込み要求発生要因

キャプション位置レジスタ		データスライスライン終了時割り込み要求
ビット7	ビット6	ライン 21 スライス後
0	0	
0	1	キャプション位置レジスタビット4~0で指定される1ライン後
1	0	ライン 21 スライス後
1	1	ライン 21 スライス後

8.10.13 同期信号カウンタ

合は、"1F16"がラッチに格納されます。

同期信号カウンタは、データスライサ回路で映像信号から取り出されたコンポジットシンク信号、又はHSYNC端子から入力されたHSYNCをカウントソースとしてカウントします。 f(XIN)/2¹³で生成される一定時間(T時間)のカウント値が、5 ビットのラッチに格納されます。このためラッチの値はT時間周期で変化します。カウント値が"1F16"を越えた場

ラッチの値は、同期信号カウンタレジスタ(00E916番地) を読み出すことによって得ることができます。カウントソースは、同期信号カウンタレジスタのビット5によって選択します。 同期信号カウンタは、PWMモードレジスタ1(020816番地) のビット0を"0"に設定した状態で使用してください。

図8.10.12に同期信号カウンタレジスタを、図8.10.13に同期信号カウンタのブロック図を示します。




図 8.10.12 同期信号カウンタレジスタ




図 8.10.13 同期信号カウンタのブロック図

8.11 OSD 機能

OSD 機能の概要を表 8.11.1 に示します。OSD 機能には 32 文字 X16 行のブロック表示と、1 文字のスプライト表示があり、それらは同時に表示できます。 さらにブロック表示は、ブロックコントロールレジスタi(i=1~16) によって、ブロック単位に 3 つの表示モードが選択できます。

各表示の特長を以下に示します。

表 8.11.1 各表示スタイルの特長

表示スタイル	プロック表示			
項目	CC モード (クローズドキャプション モード)	OSD モード (オンスクリーン ディスプレイモード)	CDOSD モード (カラードットオンスクリー ンディスプレイ)	スプライト表示
表示文字		32 文字× 16 行		1文字
ドット構成	16 × 20 ドット (文字表示領域は16 × 20ドット)	16 × 20 ドット	16 × 26 ドット	16 × 20 ドット
文字種類	510	種類	62 種類	1 種類
フォントメモリ		ROM		RAM
文字サイズ	4種類	14 🖡	重類	8種類
プリ分周比	1倍,2倍	1倍,2	倍 , 3 倍	1倍,2倍
ドットサイズ	1Tc × 1/2H , 1Tc × 1H	1Tc × 1/2H , 1Tc × 1H , 1.5Tc × 1/2H , 1.5Tc × 1H , 2Tc × 2H , 3Tc × 3H		1Tc × 1/2H , 1Tc × 1H , 2Tc × 1H , 2Tc × 2H
アトリビュート	スムーズイタリック,アンダー ライン,フラッシュ(点滅)	フチドリ		
キャラクタフォント 着色	1 画面 8 種類 (文字単位) 最大 64 種類	1 画面 15 種類 (文字単位) 最大 64 種類	1 画面 8 種類 (ドット単位) 1 画面 15 種類 (指定ドットのみ文字単位 に着色可能) 最大 64 種類	1画面 8 種類(ドット単位) 最大 64 種類
文字背景着色	可能 (文字単位,1画面4種類, 最大64種類)	可能 (文字単位,1 画面 15 種類, 最大 64 種類)		
表示レイヤ	レイヤ1	レイヤ1,レイヤ2		レイヤ3(最優先表示)
OSD 出力	アナログ R,G,B 出力(各 4 階調 64 色),デジタル OUT1,OUT2 出力			
ラスター着色	可能(画面単位,最大 64 種類)			
機能	オートソリッドスペース機能			
	トリプルレイヤ OSD 機能,ウインドウ機能,ブランク機能			
拡張表示 (多行表示)	可能			

注. 文字サイズはドットサイズとプリ分周比によって指定します。「8.11.3 ドットサイズ」を参照してください。

OSD回路には拡張表示モードがあり、1 行表示するごとに割り込みをかけ、ソフトウエアで表示の終了したブロックのデータを書き替えることにより、16行以上の多行表示を行うことができます。

図 8.11.1 に OSD 用文字表示領域を、図 8.11.2 に OSD 回路 のブロック図を示します。また、図 8.11.3 に OSD コントロールレジスタ1を、図 8.11.4 にブロックコントロールレジスタi を示します。




図 8.11.1 OSD 用文字表示領域




図 8.11.2 OSD 回路ブロック図

OSDコントロールレジスタ1 b7 b6 b5 b4 b3 b2 b1 b0 OSDコントロールレジスタ1(OC1)【00CE16番地】 能 ルット時 R¦W b ビット名 機 OSD制御ビット 0:全ブロック表示OFF 0 R W 1:全ブロック表示ON (OC10)(注1) スキャンモード選択 0: ノーマルスキャンモード 0 R W ビット(OC11) 1:バイスキャンモード 0:全周囲フチドリ 0 RW 2 フチドリタイプ選択 ビット(OC12) 1:シャドウフチドリ(注2) 3 0:文字背景部の色信号は 0 R W フラッシュモード選択 ビット(OC13) フラッシュしない 1:文字背景部の色信号は フラッシュする 0 R W オートソリッドスペース 0: OFF 制御ビット(OC14) 1 : ON 0 R¦W 縦ウインドウ / ブランク 0: OFF 制御ビット(OC15) 1: ON レイヤミキシング制御 R W b7 b6 0 ビット(OC16, OC17) 0 0: レイヤ1のカラーとレイヤ2のカラー をOR合成 (注3) 1: レイヤ1のカラー優先 0 0: レイヤ2のカラー優先 1 1:設定禁止 注1. 表示中切り替えても、表示画面は次のVsyncの立ち上がり (立ち下がり)まで変化しません。 2. フォントの右側と下側に出力されます。 3. OUT2はこれらのビットの値にかかわらず、常にOR合成されます。

図 8.11.3 OSD コントロールレジスタ 1

ブロックコントロールレジスタi b7 b6 b5 b4 b3 b2 b1 b0 プロックコントロールレジスタi (BCi) (i=1~16) 【00D016~00DF16番地】 R W ビット名 ルット時 b1 b0 R W 0, 1 表示モード選択 不定 0:表示OFF ビット 0 1: OSDE-1 (BCi0, BCi1) 1 0: CCE-1 1: CDOSDE-1 R W 2 フチドリ制御 0: フチドリOFF 不定 ビット 1: フチドリON (BCi2) b6 b5 b4 b3 プリ分周比 ドットサイズ R¦W 3, 4 ドットサイズ選択 不定 1Tc x 1/2H ビット 1Tc×1H 0 1 (BCi3, BCi4) 0 1倍 0 1 0 $2Tc \times 2H$ 3Tc × 3H 0 0 $1Tc \times 1/2H$ 0 1Tc x 1H 0 0 2倍 1 2Tc×2H 1 1 1 $3Tc \times 3H$ 1 1 0 0 1.5Tc×1/2H(注3) 1.5Tc×1H(注3) 0 プリ分周比選択 5, 6 R : W 不定 0 0 3倍 1Tc x 1/2H ビット 1Tc x 1H 0 1 (BCi5, BCi6) 1 0 1 0 $2Tc \times 2H$ $3Tc \times 3H$ R このビットには何も配置されていません。 不定 書き込み不可で、読み出した場合、その内容は不定です。 注1. Tc:プリ分周したOSD用クロック周期 2. H: Hsync 3. この文字サイズはレイヤ2でのみ選択可能です。このときレイヤ1は、プリ分周比を2倍、 水平ドットサイズを1Tcにしてください。

図 8.11.4 ブロックコントロールレジスタi

8.11.1 トリプルレイヤ OSD

チャンネルやボリュームなどの表示、クローズドキャプション、及びスプライト表示を3重に重ねて表示できるように、レイヤ1からレイヤ3の3層の表示面を備えています。

各プロックをどのレイヤに表示するかは、表示モード単位にOSDコントロールレジスタ2のビット0及びビット1で選択します(図8.11.7参照)。レイヤ3には、常にスプライトが表示されます。

レイヤ1のブロックとレイヤ2のブロックが重なった場合、OSDコントロールレジスタ1のビット7及びビット6で指定されるレイヤミキシング(図8.11.3参照)によって、画面が合成されます(図8.11.5参照)。レイヤ3は常にレイヤ1、レイヤ2に優先して表示されます。

- 注1. レイヤ1とレイヤ2のミキシングを行う場合、表8.11.2の制限事項に注意してください。
- 2. OUT2はOSDコントロールレジスタのビット6,7の値にかかわらず、常にOR合成されます。また、OUT2(レイヤ1又はレイヤ2)は、スプライト表示(レイヤ3)と重なった場合でも出力されます。

表 8.11.2 レイヤ1とレイヤ2のミキシングを行う場合の制限事項

ブロック	レイヤ1のブロック	レイヤン	2のブロック			
表示モード	CC , OSD , CDOSDモード	OSD , C	DOSD モード			
プリ分周比	1 倍,2 倍(CC モード時) 1 倍~ 3 倍(OSD,CDOSD モード時)	レイヤ	71と同一			
	1Tc × 1/2H , 1Tc × 1H	プリ分周比 1 倍時	プリ分周比2倍時			
	(CC モード時)	1Tc × 1/2H	1Tc × 1/2H, 1.5Tc × 1/2H			
ドットサイズ		1Tc × 1H	1Tc × 1H, 1.5Tc × 1H			
F 9 F 9 1 A	1Tc × 1H , 1Tc × 1/2H ,	・レイヤ1と同一サイズ				
	2Tc × 2H , 3Tc × 3H (OSD , CDOSDモード時)	・レイヤ 1 のブリ分周比 = 2 倍、かつレイヤ 1 の水平ドットサイズ = 1Tc 時に限り、水平 ドットサイズ 1.5Tc が選択可能。このとき、 垂直ドットサイズはレイヤ 1 と同一サイズ				
水平表示開始位置	任意	レイヤ1	と同一位置			
垂直表示開始位置	任 ただしドットサイズが 2Tc × 2H, 3Tc 垂直表示開始位置の差を以下のように ・2Tc × 2H : 2H 単位 ・3Tc × 3H : 3H 単位	ア1とレイヤ2の				




図 8.11.5 トリプルレイヤ OSD




図 8.11.6 レイヤミキシング OSD 表示例

OSDコントロールレジスタ2 b7 b6 b5 b4 b3 b2 b1 b0 OSDコントロールレジスタ2 (OC2) 【021516番地】 ビット名 ルット時 R¦W b 機 能 レイヤ1 レイヤ2 b1 b0 RW 0, 1 表示レイヤ選択 0 0 0 CC, OSD, CDOSD ビット 0 1 CC, OSD CDOSD (OC20, OC21) 1 0 CC, CDOSD OSD 1 CC CDOSD OSD 2 R, G, B信号出力選択 0:デジタル出力 0 R¦W ビット(OC22) 1:アナログ出力(4階調)(注) R W 3 ソリッドスペース 0:OUT1出力 0 出力ビット(OC23) 1:OUT2出力 横ウインドウ / ブランク 0:動作しない 0 R¦W 制御ビット(OC24) 1:動作する ウインドウ / ブランク 0:横ブランク機能 R¦W 0 選択ビット1(OC25) 1:横ウインドウ機能 ウインドウ / ブランク RW 0:縦ブランク機能 0 6 選択ビット2(OC26) 1:縦ウインドウ機能 R¦W OSD割り込み要求 ┃0:レイヤ1のブロック表示終了時 0 選択ビット(OC27) 1:レイヤ2のブロック表示終了時 注. OSDポートコントロールレジスタのビット1を"1"にした場合、このビットの内 容にかかわらず、4階調のアナログ値を2ビットのデジタル値に変換した値の、上 位ビット(R1, G1, B1)がP52, P53, P54端子から、下位ビット(R0, G0, B0)がP17, P1s, P1s端子から出力されます。また、OSD機能を使用しない場合は、このピットを"0"にすることによって、消費電流を抑えることができます。

図 8.11.7 OSD コントロールレジスタ 2

8.11.2 表示位置

文字の表示位置はブロック単位で指定します。ブロックは ブロック1~ブロック16まで16あり、1つのブロックには 最大32文字まで表示できます(後述「8.11.6 OSD用メモリ」 を参照してください)。

各ブロックの表示位置は水平方向、垂直方向ともソフトウ エアによって設定できます。

水平方向は全ブロック共通で4Toso(Tosc: OSD発振周期) 単位で256段階の表示位置の中から選択します。

垂直方向の表示位置はブロックごとに1TH(TH:水平同期 信号周期)単位で1024段階の表示位置の中から選択します。 ブロックは以下の規則に従って表示されます。

- ・ 同レイヤ内で表示位置が他のブロックと重なった場合 (図8.11.8の(b)) ブロック番号(1~16)の若い(小 さい)が前面に表示されます。
- ・ 同レイヤ内で1つのブロック表示中に、他のブロック の表示開始位置がきた場合(図8.11.8の(c))は、垂直 表示開始位置の設定値が大きい方が表示されます。た だし、ドットサイズが2Tc×2Hと3Tc×3Hのブロッ クは他のブロックの表示期間中*に表示させないでく ださい。
 - * OSD モードブロックの場合:

垂直表示開始位置から垂直20ドット * CC・CDOSD モードブロックの場合:




図 8.11.8 表示位置

垂直方向の表示位置は水平同期信号(HSYNC)をカウントすることによって確定されます。この際、VSYNC、HSYNC信号が正極性(負極性)入力の場合VSYNC信号の立ち上がり(立ち下がり)エッジから一定期間後にHSYNC信号の立ち上がり(立ち下がり)エッジのカウントを開始します。そのため、ジッタ対策として、VSYNC信号の立ち上がり(立ち下がり)エッジからHSYNC信号の立ち上がり(立ち下がり)エッジまでの間隔は充分(2マシンサイクル以上)とるようにしてください。HSYNC信号及びVSYNC信号の極性は、入出力極性コントロールレジスタ(021716番地)によって正極性、負極性のいずれかを選択できます。




図 8.11.9 表示位置補足説明

垂直位置はブロックごとに垂直位置レジスタ 1i(i = 1 ~ 16)(022016 ~ 022F16 番地)に"0016"~"FF16"の値、垂直位置レジスタ 2i(i = 1 ~ 16)(023016 ~ 023F16 番地)に"0016"~"0316"の値を設定することにより、1024 段階(1段階あたり 1TH(TH:水平同期信号周期))の設定ができます。図 8.11.10 と図 8.11.11 に垂直位置レジスタを示します。




図 8.11.10 垂直位置レジスタ 1 i




図 8.11.11 垂直位置レジスタ 2 i

水平位置は全ブロック共通で、水平位置レジスタ(00CF16番地)のビット0~ビット7に"0016"~"FF16"の値を設定することにより、256段階(1段階あたり4Tosc(Tosc:OSD発振周期))の設定ができます。図8.11.12に水平位置レジスタを示します。



図 8.11.12 水平位置レジスタ

注. 水平位置レジスタで設定した水平表示開始位置と1ブロック目の左端のドットの間には、1Tc (Tc:プリ分周したOSD用クロック周期)の差が生じます。このため、プリ分周比の異なるブロックの水平表示開始位置は一致しません。通常この差は、文字サイズにかかわらず、常に1Tcですが、プリ分周比2倍で文字サイズ1.5Tcを選択した場合に限り、この差は1.5Tcとなります。




図 8.11.13 水平表示開始位置の注意点

8.11.3 ドットサイズ

表示するドットの大きさはブロック単位に選択できます。 垂直方向のドットサイズは、HSYNCを垂直ドットサイズコントロール回路で分周することによって決定されます。水平方向のドットサイズは、OSD用クロックソース(データスライサクロック,OSC1)をプリ分周回路で分周したクロックを水平ドットサイズコントロール回路で分周することによって決定されます。プリ分周回路で分周されたクロックの周期を1Tcと定義します。

ドットサイズは、ブロックコントロールレジスタiのビット3~ビット6によって指定します。

ブロックコントロールレジスタi は図 8.11.4、クロックコントロールレジスタは図 8.11.6を参照してください。

図 8.11.14 にドットサイズ制御回路のブロック図を示します。

- 注1. CCモード時、プリ分周比=3倍は使用できません。
 - 2. レイヤ2のプリ分周比は、レイヤ1のプリ分周比と同一になるように、ブロックコントロールレジスタiを設定してください。
 - 3. バイスキャンモード時、垂直方向のドットサイズはノーマルスキャンモード時の2倍となります。スキャンモードについては、後述「8.11.13 スキャンモード」を参照してください。




図 8.11.14 ドットサイズ制御回路のブロック図




図 8.11.15 ドットサイズの定義

8.11.4 OSD 用クロック

OSD に使用するクロックは、以下の3種類の中から選択することができます。

- データスライサから出力されるデータスライサクロック (約26MHz)
- ・ OSC1, OSC2 端子から供給される LC からのクロック
- ・ OSC1,OSC2端子から供給されるセラミック共振子、又は 水晶発振子からのクロック


OSD 用クロックは、ポート P3 方向レジスタのビット 7、クロックソースコントロールレジスタ(021616番地)のビット 2、ビット 1 によって、選択することができます。OSC1、OSC2端子をOSD用クロック入出力端子として使用しない場合、サブ クロックの入出力端子又はポート P6 として使用できます。

表 8.11.3 P63/OSC1/Xcin, P64/OSC2/Xcout の設定

レジスタ	OSD 用ク 入出力端		サブクロック 入出力端子	入力 ポート	
ポート P3 方向レ の b7	ジスタ	()	0	1
クロック コントロール	b2	1	1	0	0
コントロール レジスタ	b1	0	1	0	1

クロックコントロールレジスタ

b7 b6 b5 b4 b3 b2 b1 b0



- 注1. P63, P64として使用する場合, 00C716番地のビット7を"1"に設定してください。
 - 2. マスク版及びEPROM版に書き込むプログラムは,必ずビット7を"0"にしてください。ただし,エミュレータMCU版(M37280ERSS)の場合,クロックソースにデータスライサクロックを選択時,ソフトウエアデバッグはビット7を"1"の状態で行ってください。

図 8.11.16 クロックコントロールレジスタ




図 8.11.17 OSD 用クロックの選択回路のブロック図

8.11.5 フィールド判別表示

垂直ドットサイズ = 1/2Hのブロックの表示は、インタレース方式の同期信号に対して、その波形の差異から偶数フィールドであるか奇数フィールドであるかを判別します。 そのフィールドに対応したドットライン 0 とドットライン 1 (図8.11.19 参照)を交互に表示します。

以下水平同期信号、垂直同期信号が共に負極性入力の場合のフィールド判別基準を説明します。フィールド判別は、水平同期信号の立ち下がりエッジからマイコン内部のVSYNC制御信号(図8.11.9を参照)の立ち上がりエッジまでの時間を検出し、一つ前のフィールドの時間と比較することで判別を行います。比較する時間に対して長ければ"偶数フィールド"短ければ"奇数フィールド"となります。

なお、フィールド判別フラグはマイコン内部のVsync制御 信号の立ち上がりエッジ検出時に変化します。

このフィールドの内容はフィールド判別フラグ(入出力極性コントロールレジスタ;021716番地のビット7)で読み出すことができます。また、入出力極性コントロールレジスタのビット6によってどちらのドットラインで表示するかを選択することができます(図8.11.19参照)。

ただし、CPUから読み出したフィールド判別フラグはビット6の値に関係なく、偶数フィールドで"0"、奇数フィールドで"1"と固定されています。


入出力極性コントロールレジスタ b7 b6 b5 b4 b3 b2 b1 b0 入出力極性コントロールレジスタ(PC) 【021716番地】 b ビット名 能 ルット時 R !W HSYNC入力極性切り替え 0:正極性入力 0 R W ビット(PC0) 1:負極性入力 R¦W Vsync入力極性切り替え 0:正極性入力 0 ビット(PC1) 1:負極性入力 $\mathsf{R} \cdot \mathsf{W}$ R/G/B出力極性切り替え 0:正極性出力 0 ビット(PC2) 1:負極性出力 このビットには何も配置されていません。 R¦ 0 3 書き込み不可で、読み出した場合、その内容は"0"です。 OUT1出力極性切り替え 0:正極性出力 0 R W 1:負極性出力 ビット(PC4) R W OUT2出力極性切り替え 0:正極性出力 0 5 ビット(PC5) 1: 負極性出力 表示ドットライン選択 0:偶数フィールド時は 0 R ¦W 6 ビット(PC6)(注) 奇数フィールド時は 偶数フィールド時は 奇数フィールド時は フィールド判別フラグ 0:偶数フィールド R : 1 1: 奇数フィールド (PC7)(注) 注. 対応図(図12.11.19)参照。


図 8.11.18 入出力極性コントロールレジスタ

HSYNC信号, VSYNC信号共に負極性入力の場合

Hsync		フィールド	フィールド 判別フラグ (注)	表示ドットライン 選択ビット	表示ドット ライン
Vsyncと マイコン内 部のVsync 制御信号	(n - 1)フィールド 0.25~0.50[μs] (奇数) T1 f(XIN)=8MHz時	奇数			
上:		偶数	0 (T2 > T1)	0	ドットライン1 🗌
ン・ Vsync信号 下:	(n)フィールド (偶数) T2	門奴	0 (12 > 11)	1	ドットライン0 🛭
マイコン内部 のVsync制御			4 (T2 + T2)	0	ドットライン0 🗹
信号	(n+1)フィールド (奇数)	奇数	1 (T3 < T2)	1	ドットライン1 🗌

フィールド判別フラグを使用する場合, PWMモードレジスタ1 (020A16番地) のビット0は必ず " 0 " にしてください。





例. 表示ドットライン選択ビット = "0"の場合, 偶数フィールド時□のフォント, 奇数フィールド時 2のフォントを表示します。また, 入出力極性コントロールレジスタのビット7には, フィールド判別フラグとして, 奇数フィールド時"1"が, 偶数フィールド時"0"が読み出されます。

OSD用ROMフォント構成図

注. フィールド判別フラグはマイコン内部のVsync制御信号(負極性入力)の立ち上がりのタイミングで変化します。

図8.11.19 フィールド判別フラグと表示フォントの関係

8.11.6 OSD 用メモリ

OSD 用メモリは、文字のドットデータを格納する OSD ROM (1080016~157FF16, 1800016~1ACFF16番地)と、表 示する文字種類、色、及びスプライト表示を指定する OSD RAM (070016~07A716,080016~0FDF16番地)の2種類が あります。以下、別々に説明します。

(1)OSD ROM(1080016~157FF16, 1800016~1ACFF16番地) OSD ROM のキャラクタフォントエリアにはキャラクタ フォントデータを、同ROM のカラードットフォントエリア にはCDフォントデータを格納します。表示キャラクタフォ ント及びCDフォント種類の指示は、それらの文字コードを OSD RAM に書き込んで行います。

キャラクタフォントデータの格納アドレスを図8.11.20、カ ラードットフォントデータの格納アドレスを図8.11.21 に示 します。

なお、キャラクタフォントは510種類、CDフォントは62 種類が格納できます。


キャラクタフォントデータのOSD ROMアドレス

OSD ROM アドレスビット	AD16	AD15	AD14	AD13	AD12	AD11	AD10	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0
ラインナンバ/文字コード/ エリアビット	1	0		ラ・	インナ	ンバ						文字二	ード				エリア ビット

ラインナンバ = "0216" ~ "1516"

文字コード = "0016"~"1FF16"(ただし、"0FF16","10016"は使用できません。該当アドレスに"FF16"を書き込んでください。) エリアビット = 0:左エリア 1:右エリア

例) 文字コードAA16の斜線部のフォントデータ"60"は10010101010101010101012番地=1295416番地に格納されます。



文字コードAA16

図 8.11.20 キャラクタフォントデータの格納アドレス




図 8.11.21 カラードットフォントデータの格納アドレス

(2)OSD RAM (070016~07A716, 080016~0FFF16番地)

スプライト表示用のOSD RAMは、070016 ~ 07A716番地に割り当てられており、3つのプレーンから構成されています。各3つのプレーンは各カラーパレット選択ビットと対応しており、ドット単位に8種類の中からカラーパレットが指定できます。

キャラクタ表示用のOSD RAMは、080016~0FFF16番地に割り当てられており、ブロックごとに文字コード指定部、色コード1指定部、色コード2指定部に分かれています。アドレスマップを表 8.11.5 と表 8.11.6 に示します。

たとえば、プロック1の一文字目(左端)に文字を表示する場合、080016番地に文字コードを、082016番地に表示する色コード1を、084016番地に表示する色コード2を書き込みます。OSD RAM のビット構成を図8.11.23に示します。

- 注. レイヤ2の表示ブロックのうち、ドットサイズが1.5Tc \times 1/2H 又は1.5Tc \times 1Hのブロックは、通常のブロック(ドットサイズが1Tc \times 1/2H 又は 1Tc \times 1Hのブロック、又はレイヤ1のブロック)に対して、 $3n(n=1\sim10)$ 番目の文字が抜けた状態になります。したがって、1ブロックの最大文字数は22文字となります。ただし以下の点に注意してください。
 - ・OSD モード時

22文字目の文字領域には、キャラクタは表示されず、文字背景の左側1/3のみが表示されます。この背景を表示しない場合は、透明を設定してください。


・CDOSD モード時

22文字目の文字領域(左側1/3)には、キャラクタは表示されず、色コード1のビット3~ビット6で指定されたカラーパレット色が表示されます。

3n番目の文字に対するRAMデータは表示に影響を与えませんので、任意のデータを格納してください(図8.11.22参照)。

表 8.11.4 OSD RAM 内容 (スプライト)

ライン (上から)	ドット (左から)	プレーン 0 (カラーパレット選択ビット 0)	プレーン 1 (カラーパレット選択ビット1)	プレーン 2 (カラーパレット選択ビット2)
ライン1	ドット1~8	070016	074016	078016
	ドット9~16	070116	074116	078116
ライン2	ドット1~8	070216	074216	078216
	ドット9~16	070316	074316	078316
:	:	:	:	:
ライン 19	ドット1~8	072416	076416	07A416
	ドット9~16	072516	076516	07A516
ライン 20	ドット1~8	072616	076616	07A616
	ドット9~16	072716	076716	07A716






図 8.11.22 3n 番目の文字の RAM データ

表 8.11.5 OSD RAM 内容 (キャラクタ)

ブロック	表示位置(左から)	文字コード指定	色コード1指定	色コード2指定
	1 文字目	080016	082016	084016
	2 文字目	080116	082116	084116
フロック 1	: 31 文字目	: 081E16	: 083E16	: 085E16
プロック 1 プロック 3 プロック 4 プロック 5	32 文字目	081F16	083F16	085F16
	1 文字目	088016	08A016	08C016
	2 文字目	088116	08A116	08C16
ブロック 2	: 31 文字目	: 089E16	: 08BE ₁₆	: 08DE16
	32 文字目	089F16	08BF16	08DF16
	1 文字目	090016	092016	094016
	2 文字目	090116	092116	094116
ブロック 3	: 31 文字目	: 091E16	: 093E ₁₆	: 095E ₁₆
	32 文字目	091F16	093F16	095F16
	1 文字目	098016	09A016	09C016
	2 文字目	098116	09A116	09C116
ブロック 4	: 31 文字目	: 099E16	: 09BE ₁₆	: 09DE16
	32 文字目	099F16	09BF16	09DF16
	1 文字目	0A0016	0A2016	0A4016
プロック5	2 文字目	0A0116	0A2116	0A4116
	: 31 文字目	: 0A1E16	: 0A3E ₁₆	: 0A5E16
	32 文字目	0A1F16	0A3F16	0A5F16
	1 文字目	0A8016	0AA016	0AC016
	2 文字目	0A8116	0AA116	0AC116
ブロック 6	: 31 文字目	: 0A9E16	: 0ABE16	: 0ADE16
	32 文字目	0A9F16	0ABF16	0ADF16
	1 文字目	0B0016	0B2016	0B4016
	2 文字目	0B0116	0B2116	0B4116
ブロック 7	: 31 文字目	: 0B1E ₁₆	: 0B3E ₁₆	: 0B5E16
	32 文字目	0B1F16	0B3F16	0B5F16
	1 文字目	0B8016	0BA016	0BC016
	2 文字目	0B8116	0BA116	0BC116
ブロック8	: 31 文字目	: 0B9E16	: 0BBE16	: 0BDE16
	32 文字目	0B9F16	0BBF16	0BDF16
	1 文字目	0C0016	0C2016	0C4016
	2 文字目	0C0116	0C2116	0C4116
ブロック 9	: 31 文字目	: 0C1E ₁₆	: 0C3E ₁₆	: 0C5E16
	32 文字目	0C1F16	0C3F16	0C5F16
	1 文字目	0C8016	0CA016	0CC016
	2 文字目	0C8116	0CA116	0CC116
ブロック 10	: 31 文字目	: 0C9E16	: 0CBE ₁₆	: 0CDE ₁₆
	32 文字目	0C9F16	0CBF16	0CDF16

RENESAS


表 8.11.6 OSD RAM 内容 (キャラクタ)(つづき)

ブロック	表示位置(左から)	文字コード指定	色コード1指定	色コード2指定
	1 文字目	0D0016	0D2016	0D4016
	2 文字目	0D0116	0D2116	0D4116
ブロック 11	: 31 文字目	: 0D1E16	: 0D3E16	: 0D5E16
	32 文字目	0D1F16	0D3F16	0D5F16
	1 文字目	0D8016	0DA016	0DC016
ブロック 12	2 文字目 :	0D8116 :	0DA116 :	0DC116
7 7 7	31 文字目	0D9E16	0DBE16	ODDE16
	32 文字目	0D9F16	0DBF16	0DDF16
	1 文字目	0E0016	0E2016	0E4016
ブロック 13	2 文字目	0E0116	0E2116	0E4116 :
7 1 7 7 10	31 文字目	0E1E16	0E3E16	0E5E16
	32 文字目	0E1F16	0E3F16	0E5F16
	1 文字目	0E8016	0EA016	0EC016
	2文字目	0E8116	0EA116	0EC116
ブロック 14	: 31 文字目	: 0E9E16	: 0EBE16	: 0EDE16
	32 文字目	0E9F16	0EBF16	0EDF16
	1 文字目	0F0016	0F2016	0F4016
	2 文字目	0F0116	0F2116	0F4116
ブロック 15	: 31 文字目	: 0F1E16	: 0F3E ₁₆	: 0F5E16
	32 文字目	0F1F16	0F3F16	0F5F16
	1 文字目	0F8016	0FA016	0FC016
	2 文字目	0F8116	0FA116	0FC116
ブロック 16	: 31 文字目	: 0F9E16	: 0FBE ₁₆	: 0FDE16
	32 文字目	0F9F16	0FBF16	0FDF16

注. 表8.11.7のアドレスには読み出し又は書き込みを行わないで下さい。

表 8.11.7 アクセス禁止アドレス一覧表

086016 ~ 087F16	0C6016 ~ 0C7F16
08E010 ~ 08FF16	0CE016 ~ 0CFF16
096016 ~ 097F16	0D6016 ~ 0D7F16
09E016~09FF16	0DE016~0DFF16
0A6016 ~ 0A7F16	0E6016 ~ 0E7F16
0AE016 ~ 0AFF16	0EE016 ~ 0EFF16
0B6016 ~ 0B7F16	0F6016 ~ 0F7F16
0BE016 ~ 0BFF16	0FE016 ~ 0FFF16



ビット		CCŦ	ード		OSD	モード		CDOS	Dモード
		ビット名	機能		ビット名	機能		ビット名	機能
RF0 RF1									OSD用ROM
RF2 RF3 RF4 RF5		文字コード (下位8ビット)	OSD用ROMの 文字コードを 指定(注3)		文字コード (下位8ビット)	OSD用ROMの 文字コードを 指定(注3)	1	CDコード (6ビット)	(カラードット) の文字コードを 指定(注4)
RF6 RF7			, ,			, ,			
RC10		文字コード (上位1ビット)			文字コード (上位1ビット)			使用しない	
RC11		カラーパレット	文字のカラー		カラーパレット	文字のカラー	'	χ _Π O αV I	
RC12	文	選択ビット0 カラーパレット	パレットを指定		選択ビット0	パレットを指定			
KC12		選択ビット1	(注5)	文	カラーパレット 選択ビット1	(注5)			
RC13	字	カラーパレット 選択ビット2		字	カラーパレット 選択ビット2			カラーパレット 選択ビット0	OSD ROMによって
RC14		イタリック制御	0:イタリックOFF		カラーパレット		ا با	カラーハ゜レット	カラーパレット0又は8が選 択されているドット
RC15		フラッシュ制御	1: イタリックON 0: フラッシュOFF 1: フラッシュON 0: アンダーラインOFF	字		文字背景のカラー パレットを指定 (注5)	リット色	選択ビット1 カラーパ レット 選択ビット2	がされているドットを のカラーパレットを 指定 (注6)
KCIO	٠,٠	フターフィン的岬	1:アンダーラインOFF	背景	カラーパレット 選択ビット1	(/±3)		カラーパレット 選択ビット3	
RC17				<u> </u>	0:OUT2出力OFF 1:OUT2出力ON	Οl	JT2出力制御	0:OUT2出力OFF 1:OUT2出力ON	
RC20 RC21	文字背景	カラーパレット 選択ビット0 カラーパレット 選択ビット1	文字背景のカラー パレットを指定 (注5)	字	カラーパレット 選択ビット2 カラーパレット 選択ビット3	文字背景のカラー パレットを指定 (注5)	1	使用しない	

- 注1. 色コード2のビット2~ビット7の読み出し値は不定です。
 - 2. "使用しない"ビットは書き込んだ値が読み出されます。
 - 文字コード"OFF16"、"10016"は使用しないでください。
 文字コード"1F16"、"2016"は使用しないでください。

 - 5. 図8.11.24を参照してください。
 - 6. CDOSDモードに限り、カラーパレット0又は8を選択したドットは、文字単位で、OSD RAMのRC13~RC16で設定された カラーパレットに着色されます。

図 8.11.23 OSD RAM のビット構成

8.11.7 文字色

図8.11.24に示すように、16種類のカラーパレットが定義できます。カラーパレット0は透明、カラーパレット8は黒に固定されており、残りの14種類は64色から任意の色を設定できます。文字色の種類、指定方法は以下のとおりです。

CC モード 8 種類

OSDコントロールレジスタ3(021916番地)のビット0によって、カラーパレットの選択範囲(カラーパレット0~7、又はカラーパレット8~15)を選択します。選択範囲の中からOSD RAMのRC11~RC13によってカラーパレットを指定します。

OSD モード 15 種類

OSD RAM の RC11 ~ RC14 によってカラーパレットを指定します。

CDOSD モード 8 種類

OSDコントロールレジスタ3(021916番地)のビット3によって、カラーパレットの選択範囲(カラーパレット0~7、又はカラーパレット8~15)を選択します。選択されたカラーパレットの中からCDフォントデータ(OSD ROM<カラードットフォント>の内容)によって、ドット単位にカラーパレットを指定します。

また、CDOSDモードに限り、カラーパレット0又はカラーパレット8を選択したドットは、文字単位で、OSD RAM の RC13 ~ RC16で設定されたカラーパレットに着色されます(図8.11.25)。

スプライト表示8種類

OSDコントロールレジスタ3(021916番地)のビット4によって、カラーパレットの選択範囲(カラーパレット0~7、又はカラーパレット8~15)を選択します。選択されたカラーパレットの中からスプライトフォントデータ(OSD RAM<スプライト>の内容)によって、ドット単位にカラーパレットを指定します。

- 注1. フチドリ、ソリッドスペース出力(OUT1出力)はレジスタ の設定値にかかわらず、常にカラーパレット8(黒)が選択 されます。
 - 2. カラーパレット0(透明)と、0以外のカラーパレットの透明 設定とは異なります。複数のレイヤが重なったとき、優先レイヤがカラーパレット0(透明)の場合は下層レイヤが表示されますが、優先レイヤが0以外のカラーパレットの透明設定の場合は、下層レイヤは表示されず、背景画面が表示されます(図8.11.26参照)。

8.11.8 文字背景色

文字表示領域に文字背景色を着色することができます。 文字背景色は、文字単位に指定できます。

CC モード 4 種類

OSDコントロールレジスタ3(021916番地)のビット 1,2 によって、カラーパレットの選択範囲(カラーパレット10 ~ 3、4 ~ 7、8 ~ 11、又はカラーパレット 12 ~ 15)を選択します。選択範囲の中から OSD RAM の RC20,RC21 によってカラーパレットを指定します。

OSD モード 15 種類

OSD RAM の RC15, RC16, RC20, RC21 によってカ ラーパレットを指定します。

注. 文字背景色は文字表示領域から、フチドリ、キャラクタフォント部を引いた部分に着色されます。そのため,文字背景色とこれらの色信号は混合しません。




図 8.11.24 カラーパレットの選択




図 8.11.25 CDOSD モード時のカラーパレット 0,8 の設定




図 8.11.26 カラーパレット 0 (透明) とその他カラーパレット透明設定との違い

OSDコントロールレジスタ3 b7 b6 b5 b4 b3 b2 b1 b0 OSDコントロールレジスタ3(OC3) 【021916番地】 リセット時 R W b ビット名 能 R W CCモード文字色選択 0:カラーパレット0~7 ビット(OC30) 1:カラーパレット8~15 CCモード文字背景色 R W 0 0:カラーパレット0~3 選択ビット 0 1:カラーパレット4~7 (OC31, OC32) 1 0:カラーパレット8~11 (注) 1:カラーパレット12~15 ____ 0: カラーパレット0~7 RW CDOSDモード文字色 選択ビット(OC33) 1:カラーパレット8~15 ___ スプライト色 ___ 0: カラーパレット0~7 R¦W 選択ビット(OC34) 1:カラーパレット8~15 OSDモードウインドウ 0:ウインドウOFF 0 R¦W 制御ビット(OC35) 1:ウインドウON CCモードウインドウ 0:ウインドウOFF R W 0 制御ビット(OC36) 1:ウインドウON CDOSDモードウインドウ 0:ウインドウOFF 0 R ¦W 制御ビット(OC37) 1:ウインドウON 注. ソリッドスペース(OUT1出力選択時)はこのレジスタ値に かかわらず、常にカラーパレット8が選択されます。

図 8.11.27 OSD コントロールレジスタ 3





図 8.11.28 カラーパレットレジスタi

8.11.9 OUT1, OUT2信号

OUT1, OUT2信号は映像信号の輝度を制御するために使用します。OUT1, OUT2信号の出力波形は、カラーパレットレジスタiのビット6(図8.11.28参照) プロックコントロール

レジスタi のビット2(図8.11.4参照) OSD RAMのRC17によって制御します。図8.11.29にOUT1, OUT2制御の設定値とその出力波形を示します。



注1. この制御はOSDモード時のみ有効で、CC/CDOSDモード時は無効("0"に相当)になります。

図 8.11.29 OUT1, OUT2 制御の設定値とその出力波形

^{2.} CDOSDモードではドット単位に着色するため、カラーパレットレジスタiのビット6が"1"に設定されている ドットに、OUT1が出力されます。

^{3.} スプライトOSDでは、OUT2出力はできません。

^{4. ×} は任意の値

8.11.10 アトリビュート

キャラクタフォントに対してアトリビュート(フラッシュ、アンダーライン、イタリック)を制御することができます。各モード別に制御できるアトリビュートが異なります。

CC モード フラッシュ、アンダーライン、イタリック 文字単位に指定

OSD モード フチドリ (周囲・シャドウ選択可) ブロック単位に指定

(1)アンダーライン

アンダーラインはCCモード時にだけ、縦方向の23及び24 ライン目に出力されます。アンダーラインはOSD RAMの RC16で制御します。なお、アンダーラインはキャラクタフォ ントと同色です。

(2)フラッシュ(点滅)

フラッシュはCCモード時にだけ、キャラクタフォント部、アンダーライン部、文字背景部をフラッシュさせます。フラッシュは OSD RAM の RC15 で文字単位に制御します。また文字背景部のフラッシュの有無は OSD コントロールレジスタ1のビット3(図8.11.3参照)で制御します。このビットが"0"の場合、キャラクタフォント部及びアンダーライン部のみがフラッシュします。"1"の場合、ソリッドスペース出力なしの文字はR, G, B, OUT1(表示領域全体)がフラッシュし、ソリッドスペース出力ありの文字はR, G, Bのみ(表示領域全体)がフラッシュします。また、フラッシュの周期は VSYNC のカウントを基準とします。

- < NTSC 方式の場合 >
- ・VSYNC 周期 x 48 800ms (フラッシュ ON 時)
- ・VSYNC 周期 × 16 267ms (フラッシュ OFF 時)

(3)イタリック

イタリック体は CC モード時にだけ、OSD ROM に格納されたフォントを右側に傾斜させることにより作成します。 イタリックは OSD RAM の RC14 で制御します。

図8.11.31 に"R"を表示した場合の、アトリビュートの表示 例を示します。

- 注1. イタリックとフラッシュの両方を設定した場合、イタリック 体の文字がフラッシュします。
 - 2. フラッシュ設定をしていないイタリック文字の右側にフラッシュ設定(文字背景フラッシュ有)した文字が隣接する場合、 左側の文字の右側にはみ出した部分もフラッシュします。
 - 3. プリ分周比が1倍のブロックは1ドット×5段階の傾斜をもつイタリック体となります(図8.11.30の(c)参照)。プリ分周比が2倍のブロックは1/2ドット×10段階の傾斜をもつイタリック体となります(図8.11.30の(d)参照)。
 - 4. 文字色の境界はイタリック体になりますが、文字背景色の 境界はイタリックの影響を受けません(図8.11.31参照)。
 - 5. イタリック体の文字に隣接する文字(片側又は両側)は、その文字がイタリックを指定していない場合でもイタリック体になります(図8.11.31参照)
 - 6. 32文字目のキャラクタをイタリック体にした場合、ソリッドスペースがOFFの場合(OC14="0")、文字領域からはみ出した部分は表示されません(図8.11.30参照)。
 - 7. プリ分周比が 1 倍のブロックをイタリック表示する場合、 OSD クロック周波数を 11 ~ 14MHz にしてください。




図 8.11.30 アトリビュート表示例 (CC モード時)




図 8.11.31 イタリック表示例

(4)フチドリ

フチドリは OSD モード時にだけ出力されます。OSD コントロールレジスタ1のビット2(図8.11.3参照)によって、キャラクタフォントの周囲(周囲フチドリ) 又はキャラクタフォントの右側と下側(シャドウフチドリ)のいずれかを選択できます(図8.11.31参照)。フチドリの ON/OFF は、ブロックコントロールレジスタiのビット2(図8.11.4参照)でブロック単位に制御できます。

フチドリの出力はOUT1信号で行われます。また、フチドリの色はカラーパレット8(黒)に固定されています。

フチドリの水平サイズ(x)は、キャラクタフォントのドットサイズにかかわらず、1Tc幅(OSDクロックをプリ分周した周期幅)です。ただし、プリ分周比2倍で文字サイズに1.5Tcを選択した場合に限り、水平サイズは1.5Tc幅となります。垂直サイズ(y)は、画面のスキャンモード、キャラクタフォントの垂直ドットサイズに応じて異なります。

- 注 1. フチドリドットの表示域は図 8.11.34 に示す網掛けの範囲です。
 - 2. フチドリドットと、隣接する文字のキャラクタフォントが重なった場合、キャラクタフォントが優先されます(図8.11.35のA参照)。また、フチドリドットと、隣接する文字背景部が重なった場合、フチドリが優先されます(図8.11.35のB参照)。
 - 3. キャラクタフォントの文字領域をはみ出した上下方向のフチドリは表示されません(図8.11.35参照)。




図 8.11.32 フチドリ表示例




図 8.11.33 フチドリの水平サイズ及び垂直サイズ




図 8.11.34 フチドリの領域




図 8.11.35 フチドリの優先順位

8.11.11 オートソリッドスペース機能

この機能は、CC モード時に文字領域のソリッドスペース (OUT1又はOUT2ブランク出力)を、ハードウエアで自動的 に発生させる機能です。

ソリッドスペースは、文字コードが"00916"以外の文字、及びその左右の文字の文字領域に出力されます。この機能はOSDコントロールレジスタ1のビット4(図8.11.3参照)でON/OFFします。また、OUT1及びOUT2の出力の選択は、OSDコントロールレジスタ2のビット3で行います。

注. ソリッドスペース出力に OUT1 を選択した場合、ソリッドスペース出力のある文字背景色は、設定にかかわらず常にカラーパレット8(黒)になります。

表 8.11.7 オートソリッドスペース機能の設定

OSD コントロールレジスタ1のビット4		()		1				
OSD コントロールレジスタ2のビット3		0		1	(0	1		
OSD RAM Ø RC17	0	1	0	1	0	1	0	1	
OUT1 出力信号	・キャラクタフ ・文字背		・キャラクタフ ・文字背	•	・ソリット	ドスペース	キャラクタフォント部・文字背景部		
OUT2 出力信号	OFF	文字表示領域	OFF	文字表示領域	OFF	文字表示領域	ソリッド スペース	ソリッド スペース・文字表示領域	




図 8.11.36 オートソリッドスペース画面表示例

8.11.12 多行表示

本マイクロコンピュータは通常、16のブロックを別々の垂直位置に表示することによって16行の表示を行うことができます。更に、OSD割り込みを用いることにより、16行以上の表示を行うことができます。

OSD割り込み要求は、1つのブロックを表示し終わった時点で発生します。つまり走査線が、あるブロックの表示開始位置(垂直位置レジスタにより指定)にきた時点でそのブロックの文字表示が開始し、そのブロックの範囲を越えた時点で割り込みがかかります。ただし、OSDコントロールレジスタ2(図8.11.7参照)の設定によってOSD割り込み要求が発生するモードが異なります。

- ・OSD コントロールレジスタ2のビット7が"0"のとき、レイヤ1のブロック表示終了時にOSD割り込み要求が発生
- ・OSD コントロールレジスタ2のビット7が"1"のとき、レイヤ2のブロック表示終了時にOSD割り込み要求が発生

- 注1. ブロック表示終了時に発生する"OSD割り込み要求"は,ブロックを表示していない場合は発生しません。つまり、ブロックコントロールレジスタi(00D016~00DF16番地)の表示制御ビットの設定によってブロックの表示がオフ(非表示)状態であれば、"OSD割り込み要求"は発生しません(図8.11.36のA参照)。
 - 2. 1 つのブロック表示中に他のブロックの表示開始位置がきた場合は、割り込み要求は途中から表示したブロックの表示終了時に1回だけ発生します(図8.11.36のB参照)。
 - 3. ウインドウを設定した画面で、ウインドウ外にあるブロック (表示 OFF)が表示終了した時点でも"OSD割り込み 要求"は発生します(図8.11.36のC参照)。




図 8.11.37 OSD 割り込み発生の注意点

8.11.13 スキャンモード

通常の2倍の周波数のHSYNCに対応するために、バイスキャンモードを備えています。バイスキャンモードはノーマルスキャンモードに対して垂直表示位置,垂直ドットサイズが2倍になります。スキャンモードはOSDコントロールレジスタ1のビット1で選択します(図8.11.3参照)。

表 8.11.8 スキャンモードの設定

スキャンモード 項目	ノーマルスキャン	バイスキャン
OSD コントロールレジスタ 1 のビット 1	0	1
垂直表示開始位置	垂直位置レジスタの値× 1H	垂直位置レジスタの値×2H
垂直ドットサイズ	1Tc × 1/2H	1Tc × 1H
	1Tc × 1H	1Tc × 2H
	2Tc × 2H	2Tc × 4H
	3Tc × 3H	3Tc × 6H

8.11.14 ウインドウ機能

画面内にウインドウを設定し、ウインドウを設定した領域 でのみ、OSDを出力する機能です。

縦ウインドウ機能のON/OFFは、OSDコントロールレジス タ1のビット5によって行い、OSDコントロールレジスタ2 のビット6で縦ブランク機能と切り換えて使用します。した がって、縦ブランク機能と同時に使用することはできませ ん。また、OSD コントロールレジスタ3のビット5~ビット 7で、ウインドウ機能を使用する表示モードを選択します。ウ インドウの上端はトップボーダーコントロールレジスタ1,2 (TB1, TB2) 下端はボトムボーダーコントロールレジスタ1, 2(BB1, BB2)によって指定します。

横ウインドウ機能のON/OFFは、OSDコントロールレジス タ2のビット4によって行い、OSDコントロールレジスタ2 のビット5で横ブランク機能と切り換えて使用します。した がって、横ブランク機能と同時に使用することはできませ ん。また、OSDコントロールレジスタ3のビット5~ビット 7で、ウインドウ機能を使用する表示モードを選択します。ウ インドウの左端はレフトボーダーコントロールレジスタ1,2 (LB1, LB2), 右端はライトボーダーコントロールレジスタ1, 2(RB1, RB2)によって指定します。

- 注 1. 縦ウインドウ使用時、TB2 = "0016"のとき、TB1に"0016" 又は"0116"を設定しないでください。
- 横ウインドウ使用時、LB1 = LB2 = "0016"を設定しないで ください。
- 3. 横ブランクと横ウインドウ、縦ブランクと縦ウインドウは、 同時に使用することはできません。
- 4. 横ウインドウ使用時、(LB1 + LB2 x 16²) < (RB1 + RB2 × 16²)となるように値を設定してください。
- 5. 縦ウインドウ使用時、(TB1 + TB2 x 16²) < (BB1 + BB2 × 16²)となるように値を設定してください。
- 6. OSDコントロールレジスタ1, 2でウインドウ機能を動作設定 にした場合、OUT2のウインドウ機能はOSDコントロールレ ジスタ3(ビット5~ビット7)の設定値にかかわらず、すべ ての表示モードで動作します。例えば CC モードのみウイン ドウ機能を動作させた場合でも、OUT2のウインドウ機能は OSD/CCOSD モードでも動作します。




図 8.11.38 ウインドウ機能例 (CC モード有効時)

<u>トップボーダーコントロールレジスタ1</u>

b7 b6 b5 b4 b3 b2 b1 b0

トップボーダーコントロールレジスタ1 (TB1)【021C16番地】

i	b	ビット名	機能	リセット時	R	W
	0~7	上端制御ビット (TB10~TB17)	上端位置(下位8ビット) TH×(TB2の下位2ビットの設定値×16 ² +TB1の上位4ビットの設定値×16 ¹ +TB1の下位4ビットの設定値×16 ⁰)	不定	R	×

注1. TB2= " 0016 " のとき, TB1に " 0016 " 又は " 0116 " を設定しないでください。 2. TH: Hsyncの周期 3. TB2: トップボーダーコントロールレジスタ2

図 8.11.39 トップボーダーコントロールレジスタ1

<u>トップボーダーコントロールレジスタ2</u>

b7 b6 b5 b4 b3 b2 b1 b0

トップボーダーコントロールレジスタ2 (TB2)【021E16番地】

		b	ビット名	機能	ルット時	R	W
		0, 1	上端制御ビット (TB20, TB21)	上端位置(上位2ビット) TH×(TB2の下位2ビットの設定値×16 ² +TB1の上位4ビットの設定値×16 ¹ +TB1の下位4ビットの設定値×16 ⁰)	不定	R	W
 		 2~7	これらのビットには何も配置されていません。 書き込み不可で、読み出した場合、その内容は不定です。		不定	R	-

注1. TB2= "0016"のとき, TB1に"0016"又は"0116"を設定しないでください。 2. TH: Hsyncの周期 3. TB1:トップボーダーコントロールレジスタ1

図 8.11.40 トップボーダーコントロールレジスタ 2

ボトムボーダーコントロールレジスタ1

注1. (TB1+TB2×162)<(BB1+BB2×162)となるように値を設定してください。

2. Th: Hsyncの周期

3. BB2:ボトムボーダーコントロールレジスタ2

ボトムボーダーコントロールレジスタ2

b7 b6 b5 b4 b3 b2 b1 b0

ボトムボーダーコントロールレジスタ2 (BB2)【021F16番地】 b ビット名 ルット時 R!W 0, 1 下端制御ビット 下端位置(上位2ビット) 不定 R W TH×(BB2の下位2ビットの設定値×162 (BB20, BB21) +BB1の上位4ビットの設定値×161 +BB1の下位4ビットの設定値×16º) これらのビットには何も配置されていません。 R 不定 書き込み不可で、読み出した場合、その内容は不定です。

注1. $(TB1+TB2 \times 16^2)$ < $(BB1+BB2 \times 16^2)$ となるように値を設定してください。

2. Th: Hsyncの周期

3. BB1: ボトムボーダーコントロールレジスタ1

図8.11.42 ボトムボーダーコントロールレジスタ2

<u>レフトボーダーコントロールレジスタ1</u>

b7 b6 b5 b<u>4 b3 b2 b1 b0</u>

レフトボーダーコントロールレジスタ1(LB1)【025016番地】

р	ビット名	機能	ルット時	R	W
0	左端制御ビット	左端位置(下位8ビット)	1	R	W
1 ~ 7	(LB10 ~ LB17)	Tosc×(LB2の下位3ビットの設定値×16 ² +LB1の上位4ビットの設定値×16 ¹ +LB1の下位4ビットの設定値×16 ⁰)	0		

注1. LB1 = LB2 = "0016" を設定しないでください。

(LB1+LB2×16²) < (RB1+RB2×16²)となるように値を設定してください。
 Tosc: OSD用クロック発振周期

4. LB2: レフトボーダーコントロールレジスタ2

図 8.11.43 レフトボーダーコントロールレジスタ1

レフトボーダーコントロールレジスタ2

b7 b6 b5 b4 b3 b2 b1 b0

レフトボーダーコントロールレジスタ2 (LB2)【025116番地】

b	ビット名	機能	ルット時	R W	/
 0~2	左端制御ビット (LB20~LB22)	左端終了位置(上位3ビット) Tosc×(LB2の下位3ビットの設定値×16 ² +LB1の上位4ビットの設定値×16 ¹ +LB1の下位4ビットの設定値×16 ⁰)	0	RW	7
 3~7		は何も配置されていません。 読み出した場合、その内容は"0"です。	0	R	-

注1. LB1 = LB2 = "0016"を設定しないでください。

2. (LB1+LB2×162) < (RB1+RB2×162)となるように値を設定してください。

3. Tosc: OSD用クロック発振周期

4. LB1: レフトボーダーコントロールレジスタ1

図8.11.44 レフトボーダーコントロールレジスタ2

ライトボーダーコントロールレジスタ1

b7 b6 b5 b4 b3 b2 b1 b0

ライトボーダーコントロールレジスタ1 (RB1)【025216番地】

b	ビット名	機能	リセット時	R	W
 0~7	右端制御ビット (RB10~RB17)	右端位置(下位8ビット) Tosc×(RB2の下位3ビットの設定値×16 ² +RB1の上位4ビットの設定値×16 ¹ +RB1の下位4ビットの設定値×16 ⁰)	1	R	W

注1. (LB1+LB2×16²) < (RB1+RB2×16²)となるように値を設定してください。

2. Tosc: OSD用クロック発振周期

3. RB2: ライトボーダーコントロールレジスタ2

図 8.11.45 ライトボーダーコントロールレジスタ1

<u>ライトボーダーコントロールレジスタ2</u>

b7 b6 b5 b4 b3 b2 b1 b0



-			b	ビット名	機能	リセット時	R W
			0~2	右端制御ビット (RB20~RB22)	右端位置(上位3ビット) Tosc×(RB2の下位3ビットの設定値×16 ² +RB1の上位4ビットの設定値×16 ¹ +RB1の下位4ビットの設定値×16 ⁰)	1	R W
	!	 	3 ~ 7		は何も配置されていません。 読み出した場合、その内容は"0"です。	0	R -

注1. (LB1+LB2×162) < (RB1+RB2×162)となるように値を設定してください。

2. Tosc: OSD用クロック発振周期 3. RB1: ライトボーダーコントロールレジスタ1

図8.11.46 ライトボーダーコントロールレジスタ2

8.11.15 ブランク機能

ブランク機能は、画面の両端(縦、横)にブランク(OUT1) を出力する機能です。

縦プランク機能のON/OFFは、OSDコントロールレジスタ1のビット5で行い、OSDコントロールレジスタ2のビット6で縦ウインドウ機能と切り換えて使用します。したがって、縦ウインドウ機能と同時に使用することはできません。ブランクの上端はトップボーダーコントロールレジスタ1,2(BB1, BB2)によって、1H単位に指定します。

横ブランク機能のON/OFFは、OSDコントロールレジスタ2のビット4で行い、OSDコントロールレジスタの2ビット5で横ウインドウ機能と切り換えて使用します。したがって、横ウインドウ機能と同時に使用することはできません。ブランクの左端はレフトボーダーコントロールレジスタ1,2(RB1,LB2)でよって、1Tosc単位に指定します。

なお、ブランクを出力している領域のOSD出力(ラスター以外)が消えることはありません。

これらブランク信号は、水平・垂直帰線期間中出力されません。

- 注 1. 縦ブランク使用時、TB2 = "0016"のとき、TB1に"0016" 又は"0116"を設定しないでください。
 - 2. 横ブランク使用時、LB1 = LB2 = "0016"を設定しないでください。
 - 3. 横ブランクと横ウインドウ、縦ブランクと縦ウインドウは、 同時に使用することはできません。
 - 4. 横ブランク使用時、(LB1 + LB2 × 16^2) < (RB1 + RB2 × 16^2) となるように値を設定してください。
 - 5. 縦ブランク使用時、(TB1 + TB2 \times 16 2) < (BB1 + BB2 \times 16 2) となるように値を設定してください。
 - 6. 全ブロック表示 OFF (OSD コントロールレジスタ1のビット0 = "0") 時、縦ブランクは使用しないでください。




図 8.11.47 ブランク出力例 (OSD 出力が B+OUT1 の場合)

8.11.16 スプライト OSD 機能

スプライト表示はブロック OSD 表示の有無や表示位置にかかわらず、任意の位置に表示することのできる機能で、カーソル表示等に最適です。スプライトフォントは横16ドット×縦20ドット構成の RAM フォントで、3 つのプレーンから構成されており、1 ドットあたり3 ビットのデータを持っています。各プレーンはカラーパレット選択ビットと対応しており、各ドットごとにプレーンの組合せ(3ビット)によって表される8種類のカラーパレットが選択可能です。また、OSD コントロールレジスタ3のビット4によって、画面単位に選択範囲(カラーパレット0~7、又はカラーパレット8~15)の指定が可能です。選択範囲の中からスプライト用のOSD RAM データ内容に従って、ドット単位にカラーパレットが指定できます。スプライトフォントはRAM フォントで構成されているため、ソフトウエアによって任意のフォントデータに加工できます。

スプライトOSDはスプライトOSD制御レジスタによって、スプライト表示ON / OFF、ドットサイズ、割り込み位置、割り込み発生要因を制御し、スプライト水平位置レジスタ、スプライト垂直位置レジスタによって、ブロック表示とは独立して表示位置を設定することができます。このとき、水平位置は1Tosc単位に2048段階で、垂直位置は1TH単位に1024段階で設定できます。

スプライト表示が他の OSD 表示と重なった場合、常にスプライト表示が優先します。ただし、OUT2 が出力されている OSD 表示と重なった場合は、OSD 表示の OUT2 はマスクされず、出力されます。

- 注 1. スプライト OSD では、OUT2 は出力できません。
 - 2.スプライトOSD使用時、HS2 = "0016"のとき、HS1 < "3016" を設定しないでください。
 - 3 . スプライト OSD 使用時、VS1 = VS2 = "0016"を設定しないでください。




図 8.11.48 スプライト OSD 表示例

スプライトOSD制御レジスタ b7 b6 b5 b4 b3 b2 b1 b0 スプライトOSD制御レジスタ (SC) 【025816番地】 ルット時 R¦W b ビット名 機 能 スプライトOSD R W 0 0: 動作しない 制御ビット 1: 動作する (SC0) R¦W プリ分周比選択 0: プリ分周比1 ビット 1: プリ分周比2 (SC1) R¦W ドットサイズ選択 2, 3 0 0 0: 1Tc x 1/2H ビット 0 1: 1Tc×1H (SC2, SC3) 1 0: 2Tc×1H 1: 2Tc×2H 4 割り込み発生位置 0: 縦20ドット表示後 R¦W 0 選択ビット 1: 縦10ドット及び20ドット表示後 (SC4) XɪN/4096・スプライト 0: XIN/4096割り込み 0 R W 割り込み要因 1: スプライトOSD割り込み 切り換えビット (SC5) 6,7 これらのビットには何も配置されていません。 R¦-0 書き込み不可で、読み出した場合、その内容は"0"です。 注1. Tc: プリ分周したOSD用クロック周期 2. H: Hsync

図 8.11.49 スプライト OSD 制御レジスタ

スプライト水平位置レジスタ1

b7 b6 b5 b4 b3 b2 b1 b0

スプライト水平位置レジスタ1 (HS1)【025616番地】

b ビット名 機 能 リセット時 R W

0~7 スプライトOSD 水平表示開始位置(下位8ビット)
水平表示開始位置 HS1の下位3ビットの設定値×16² +HS1の下位4ビットの設定値×16⁰ +HS1の下位4ビットの設定値×16⁰

注1. HS2= "0016"のとき、HS1< "3016"を設定しないでください。


2. Tosc: OSD用クロック発振周期

3. HS2: スプライト水平位置レジスタ2

図 8.11.50 スプライト水平位置レジスタ 1

スプライト水平位置レジスタ2

b7 b6 b5 b4 b3 b2 b1 b0



注1. HS2= "0016"のとき、HS1< "3016"を設定しないでください。

2. Tosc: OSD用クロック発振周期

3. HS1: スプライト水平位置レジスタ1

図 8.11.51 スプライト水平位置レジスタ 2

スプライト垂直位置レジスタ1 b7 b6 b5 b4 b3 b2 b1 b0 スプライト垂直位置レジスタ1 (VS1)【025416番地】 リセット時 R¦W b ビット名 水平表示開始位置(下位8ビット) R W 0 スプライトOSD 1 垂直表示開始位置 TH×(VS2の下位2ビットの設定値×162 0 +VS1の上位4ビットの設定値×161 制御ビット (VS10~VS17) +VS1の下位4ビットの設定値×160) 注1. VS1=VS2= "0016" は設定しないでください。 2. Th: Hsyncの周期 3. VS2: スプライト垂直位置レジスタ2 図 8.11.52 スプライト垂直位置レジスタ1




図 8.11.53 スプライト垂直位置レジスタ 2

8.11.17 OSD 出力端子制御

OSD 出力端子R(R1), G(G1), B(B1), OUT1 は、それぞれポートP52~P55 と共用です。OSD ポートコントロールレジスタ(00CB16 番地)の対応するビットを"0"にするとOSD 出力端子、"1"にするとポートP5 として汎用出力端子となります。

また、R0, G0, B0 端子は、それぞれポート P17, P15, P16 と 共用です。OSDポートコントロールレジスタのビット1を"0"にすると、ポート P1 として汎用出力端子となり、"1"にするとOSD出力端子となります。このビットが"0"の場合、4 階調のアナログ出力がR, G, B端子から出力されます。また、"1"の場合、アナログ値を2ビットのデジタル値に変換した値の、上位ビットがR1, G1, B1 端子から、下位ビットがR0, G0, B0 端子から出力されます。

OUT2 は、ポート P10 と共用です。ポート P1 方向レジスタ (00C316番地)のビット0を"1"出力モード)にした後、OSD ポートコントロールレジスタのビット6を"1"にするとOUT2 出力端子、"0"にするとポート P10 として汎用出力端子となります。

HSYNC, VSYNCの入力極性、R, G, B, OUT1, OUT2の出力極性は入出力極性コントロールレジスタ(021716番地)によって指定できます。"0"にすると正極性、"1"にすると負極性となります(図8.11.18参照)。

図8.11.54にOSDポートコントロールレジスタを示します。

注. ポート P52, P53, P54 を汎用出力端子として使用する場合は、 OSDコントロールレジスタ2(021516番地)のビット2を"0" に設定してください。

<u>OSDポートコントロールレジスタ</u> b7 b6 b5 b4 b3 b2 b1 b0 0 0 OSDポートコントロールレジスタ(PF)【00CB16番地】 Jセット時 R¦W ビット名 能 このビットは"0"に固定してください。 R W 0 R, G, B出力方法選択ビット 0: R, G, B端子から4階調の R¦W (RGB2BIT) アナログ出力 1:4階調のアナログを2ビットの デジタルに変換した値を以下の ように出力 上位ビット: R1, G1, B1端子から 下位ビット: R0, G0, B0端子から 2 ポートP52出力信号選択 0:R信号出力 RW 1:ポートP52出力 ビット(R) 3 ポートP53出力信号選択 0:G信号出力 R¦W ビット(G) 1:ポートP53出力 ポートP54出力信号選択 0:B信号出力 0 R ! W ビット(B) 1:ポートP54出力 ポートP5s出力信号選択 0:OUT1信号出力 5 R¦W 0 ビット(OUT1) 1:ポートP55出力 ポートP1o出力信号選択 0:ポートP1o信号出力 0 R;W 6 ビット(OUT2) 1:OUT2出力 このビットは"0"に固定してください。 RW

図 8.11.54 OSD ポートコントロールレジスタ

8.11.18 ラスター着色

ラスターカラーレジスタを設定することによって、一画面全体(ラスター)に着色を行うことができます。R, G, B, OUT1, OUT2端子それぞれをラスター信号出力に切り替えることが可能で、64種類のラスター着色が可能です。

文字色/文字背景色がラスター着色と重なっている部分は、文字色/文字背景色に指定した色信号(R,G,B,OUT1,OUT2)が優先して出力されます。したがって文字色/文字背景色とラスター色が混合することはありません。

図8.11.55 にラスターカラーレジスタを、図8.11.56 にラスター着色例を示します。

注. ブランクが出力されている領域にはラスターは出力されません。

<u>ラスターカラーレジスタ</u>

b7 b6 b5 b4 b3 b2 b1 b0

ラスターカラーレジスタ (RC) 【021816番地】

	b	ビット名	機能	リセット時	R	W
	0, 1	ラスターカラーR制御 ビット(RC0, RC1)	b1 b0 0 0:出力しない(注) 0 1:1/3Vcc 1 0:2/3Vcc 1 1:Vcc	0	R	W
	2, 3	ラスターカラーG制御 ビット (RC2, RC3)	b3 b2 0 0:出力しない(注) 0 1:1/3Vcc 1 0:2/3Vcc 1 1:Vcc	0	R	W
	4, 5	ラスターカラーB制御 ビット (RC4, RC5)	b5 b4 0 0:出力しない(注) 0 1:1/3Vcc 1 0:2/3Vcc 1 1:Vcc	0	R	W
	6	ラスターカラーOUT1 制御ビット(RC6)	0:出力しない 1:出力する	0	R	W
i	7	ラスターカラーOUT2 制御ビット(RC7)	0:出力しない 1:出力する	0	R	8

注. デジタル出力を選択した場合、"00"以外の値でVcc出力します。

<u>図 8.11.55</u> ラスターカラーレジスタ




図 8.11.56 ラスター着色例

8.12 暴走検出機能

本マイクロコンピュータは、暴走を検出するための未定義 命令をデコードする機能を持っています。

本マイクロコンピュータの動作中、命令コードとして未定義のオペコードが CPU に入力された場合、次の処理を行います。

CPU は未定義命令デコード信号を発生します。

未定義命令デコード信号の発生による内部リセットが行われます。

内部リセットによって、通常のリセット動作と同様のリセット処理が行われ、プログラムはリセットベクトルから 再スタートします。

なお、暴走検出機能を無効にすることはできません。




図 8.12.1 暴走検出時のシーケンス

8.13 リセット回路

本マイクロコンピュータは、電源電圧が $5 \text{ V} \pm 10\%$ にあり、水晶発振子又はセラミック共振子などが安定発振しているとき RESET 端子を 2μ s 以上" L"レベルに保った後、" H"レベルに戻すと図 8.13.2 に示すシーケンスに従って、リセット解除され、FFFF16 番地の内容を上位アドレス、FFFE16 番地の内容を下位アドレスとする番地からプログラムスタートします。リセット動作によりマイクロコンピュータの内部の状態は図 $8.2.3 \sim 20$ 8.2.8 のようになります。

リセット回路の一例を図8.13.1 に示します。

リセット入力電圧は電源電圧が4.5Vを通過する時点で0.9V以下になるようにしてください。




図 8.13.1 リセット回路例




図8.13.2 リセット時のタイミング図

8.14 クロック発生回路

本マイクロコンピュータは、メインクロック XIN-XOUT とサブクロック XCIN-XCOUT の 2 つの内部発振回路を内蔵しています。XIN-XOUT 又は XCIN-XCOUT の間に共振子を接続することにより、発振回路を形成することができます。容量などの定数は、共振子により異なりますので共振子メーカーの推奨値をご使用ください。 XIN-XOUT 端子間には帰還抵抗が内蔵されていますので外付けの抵抗を省略することができます。 XCIN-XCOUT 間には抵抗は内蔵されていませんので外部に帰還抵抗を付けてください。 XCIN-XCOUT をサブクロックとして使用する場合は、クロックソースコントロールレジスタのビット5とビット4を"0"にしてください。外部からクロック信号を供給する場合は、XIN(XCIN)端子に入力し、XOUT(XCOUT)端子は開放します。 XCIN クロックを使用しない場合、XCIN端子はVSSに接続し、XCOUT端子は開放してください。

リセット解除後XIN端子に加わった周波数を2分周したものが内部クロック になります。電源投入直後はXINクロック、XCINクロックともに発振を開始します。内部クロックを低速モードにする場合、CPUモードレジスタのビット7を"1"にしてください。

8.14.1 発振制御

(1) ストップモード

STP命令を実行すると、内部クロック が"H"の状態で発振が停止します。このとき、タイマ3とタイマ4がハードウエア的に接続されて、タイマ3には"FF16"、タイマ4には"0716"がセットされます。タイマ3のカウントソースには、f(XIN)/16又はf(XCIN)/16を選択してください(STP命令実行前に、ソフトウエアによってタイマモードレジスタ2のビット0及び00C716番地のビット6を"0"にしてください)。なおタイマ3割り込み許可ビット及びタイマ4割り込み許可ビットは禁止状態("0")になっている必要がありますので、あらかじめSTP命令実行前にプログラムしておいてください。発振は、リセット又は外部割り込みが受け付けられると再開しますが、タイマ4がオーバフローしてはじめて、CPUに内部クロック が供給されます。これは、セラミック発振などを使用した場合、発振の立ち上がりに時間を要するためです。

(2) ウエイトモード

WIT命令を実行すると、内部クロック が"H"の状態で停止しますが発振は停止しません。リセット又は割り込みを受け付けると停止を解除します(注)。発振は停止していませんので直ちに命令を実行できます。

注. ただし,ウエイトモードでは以下の割り込みは無効です。 ・VSYNC割り込み

- · OSD 割り込み
- TIM2端子入力をカウントソースとするすべてのタイマ割り 込み
- ・TIM3端子入力をカウントソースとするすべてのタイマ割り 込み
- ・データスライサ割り込み
- ・マルチマスタ I²C-BUS インタフェース割り込み
- ・f(XIN)/4096 割り込み
- ・f(Xin)/2 又はf(Xcin)/2 をカウントソースとするすべてのタイマ割り込み
- f(Xin)/4096又はf(Xcin)/4096をカウントソースとするすべて のタイマ割り込み
- ・A-D変換割り込み
- ・スプライト OSD 割り込み

(3) 低速モード

内部クロックをサブクロック(XCIN)より生成している場合にはCPUモードレジスタのビット6(CM6)を"1"にセットするメインクロックXINのみ停止させて低消費電力が実現できます。この場合、メインクロックXIN発振再開時CPUモードレジスタのビット6(CM6)を"0"にクリアした後、発振が安定するまでの待ち時間はプログラムで生成する必要があります。

さらにCPUモードレジスタのビット5(CM5)を"0"にクリアすると、XCIN-XCOUT間の駆動能力を弱めての低消費電力モードが実現できます。リセット時はこのビットは"1"にセットされ、発振開始しやすい強い駆動能力の側に設定されます。STP命令実行時には、実行の前にこのビットをソフトウエアで"1"にしてください。




図 8.14.1 セラミック共振子外付け回路例




図 8.14.2 外部クロック入力回路例




図 8.14.3 クロック発生回路ブロック図




図 8.14.4 システムクロック遷移状態図

8.15 OSD 用発振回路

OSD用発振回路はクロック発振回路を内蔵しているため、OSC1とOSC2端子間にLC、セラミック共振子、又は水晶発振子を接続するだけでOSD用クロックを得ることができます。サブクロックにするか、OSD用発振回路にするかの選択は、クロックコントロールレジスタ(021616番地)のビット2及びビット1で設定してください。




図 8.15.1 OSD 用発振回路例

8.16 オートクリア回路

RESET端子に下記の回路を付加することにより、電源投入時にオートクリア機能が働きます。




図 8.16.1 オートクリア回路例

8.17 アドレッシングモード

17種のアドレッシングモードを持っており、メモリアクセスが強化されています。詳細説明は、MELPS740 PROGRAM-MING MANUAL を参照してください。

8.18 機械語命令一覧表

機械語命令は、71命令あります。詳細説明は、MELPS740 PROGRAMMING MANUAL を参照してください。

9. 使用上の注意事項

- ・タイマの分周比は 1 / (n + 1) です。
- ・割り込み要求ビットの内容をプログラムで変更した直後に、BBC,BBS命令を実行しても、変更前の内容に対して 実行されるので、変更後の内容に対して実行するためには、 一命令以上後に行ってください。
- ・10進演算を行う場合は10進モードフラグDを"1"にセットして、ADC命令又はSBC命令を実行しますが、その場合、SEC命令、CLC命令、又はCLD命令は、ADC命令又はSBC命令から1命令以上後に行ってください。
- ・PLP命令を実行するときは、その直後に必ずNOP命令を入れてください。
- ・ノイズ及びラッチアップ耐量を向上させるために、Vcc端子と Vss端子間、AVcc端子と Vss端子間、及び Vcc端子と CNVss端子間にバイパスコンデンサ ($\approx 0.1~\mu$ F)を最短距離で、かつ比較的太い配線を使って接続してください。

10. 絶対最大定格

記号	項目	条件	定 格 値	単位
Vcc, (AVcc)	電源電圧 Vcq AVccはM37280EKSPの場	合)	- 0.3 ~ 6	V
Vı	入力電圧 CNVss		- 0.3 ~ 6	V
Vı	入力電圧 P00~P07, P10~P17, P20~P27 P30, P31, P40~P46, P64, P63, P70~P72, XIN, HSYNC, VSYNC, RESET	VSS 端子を基準にして測定する。 出力トランジスタは遮断	- 0.3 ~ Vcc + 0.3	V
Vo	出力電圧 P10~P17, P20~P27, P30~P32, P4 P00~P07, P50~P57, P60~P62, P65~P67, SOUT, SCLK, XOUT, OSC	·	- 0.3 ~ Vcc + 0.3	V
Іон	回路電流 P52 ~ P55, P10, P03, P15 ~ P17, P20 ~ P27, P30, P31		0~1(注1)	mA
IOL1	回路電流 P52~P57, P10, P03, P15~P17 P20~P27, P65~P67, SOUT, SC	·	0~2(注2)	mA
IOL2	回路電流 P11~P14		0~6(注2)	mA
IOL3	回路電流 P00 ~ P02, P04 ~ P07, P32, P47, P51, P60 ~ P62	P50,	0~1(注2)	mA
IOL4	回路電流 P30, P31		0~10(注3)	mA
Pd	消費電力	Ta = 25	550	m
Topr	動作周囲温度	_	- 10 ~ 70	
Tstg	保存温度		- 40 ~ 125	

11. 推奨動作条件(指定のない場合は, Ta = - 10 ~ 70℃, Vcc = 5 V ± 10%)

÷1 -			規	. 格	値	34 / 2
記号	項目		最 小	標準	最大	単位
Vcc, (AVcc)	電源電圧(注 4) CPU, OSD, データスライサ動作	中(AVccはM37280EKSPの場合)	4.5	5.0	5.5	V
Vcc, (AVcc)	RAM保持電圧(クロック停止時)(AVccはM372	80EKSPの場合)	2.0		5.5	V
Vss	電源電圧		0	0	0	V
VIH1	" H "入力電圧 P00 ~ P07, P10 ~ P17, P20 ~ P27, P64, P70 ~ P72, HSYNC, VSYNC, Ī	0.8Vcc		Vcc	V	
VIH2	"H"入力電圧 SCL1, SCL2, SDA1, SDA2	0.7Vcc		Vcc	V	
VIL1	"L"入力電圧 P00~P07, P10~P17, P20~P27, P63, P64, P70~P72	P30, P31, P40 ~ P46,	0		0.4Vcc	V
VIL2	" L "入力電圧 SCL1, SCL2, SDA1, SDA2	0		0.3Vcc	V	
VIL3	"L"入力電圧(注6) RESET, XIN, OSC1, INT3, TIM2, TIM3, S	0		0.2Vcc	٧	
Іон	"H"出力平均電流(注1) P52~P55, P10, P03, P30, P31			1	mA	
IOL1	" L "出力平均電流 注 2) P51 ~ P57, P10, P03, SOUT, SCLK, P47, P6				2	mA
IOL2	" L "出力平均電流(注 2) P11~P14				6	mA
IOL3	"L"出力平均電流 注 2) P00~P02, P04~P07 P60~P62	, P32, P47, P50, P51,			1	mA
IOL4	" L "出力平均電流(注3) P30, P31				10	mA
f(XIN)	発振周波数(CPU動作用)(注 5) XIN		7.9	8.0	8.1	MHz
f(XCIN)	発振周波数(サブクロック動作用) XCIN		29	32	35	kHz
fosc	発振周波数(OSD用)OSC1	LC発振モード	11.0		27.0	MHz
1050		セラミック発振モード	25.5	26.5	27.5	IVITIZ
RL	負荷抵抗(アナログR, G, B出力時)		20.0			k
fhs1	入力周波数 TIM2, TIM3, INT1, INT2, INT3			100	kHz	
fhs2	入力周波数 SCLK			1	MHz	
fhs3	入力周波数 SCL1, SCL2			400	kHz	
fhs4	入力周波数 ビデオ信号の水平同期信号	15.262	15.734	16.206	kHz	
Vı	入力振幅 ビデオ信号CVIN		1.5	2.0	2.5	V

12. 電気的特性(指定のない場合は, Vcc = 5 V ± 10%, Vss = 0 V, f(XIN) = 8 MHz, Ta = - 10 ~ 70°C)

記号	項		381	定条	<i>I</i> #		規	ŧ	各	値	単位	測定
110万	以		炽	上 示	1+	最	小	標	準	最大	半世	回路
				CRT OF デー タスライサ	OFF			1:	5	30		
			VCC = 5.5V, f(XIN) = 8MHz	データスライサ				3	0	50	mA	
	電源電流	システム動作時		CRT ON データスライサ	I (アナログ出力) ⁺ ON			5	0	70		
Icc			f(Xcin) = 32kHz	Vcc = 5.5V, f(Xin) = 0, f(Xcin) = 32kHz, CRT OFF, データスライサ OFF, 低消費電力モード(CM5=" 0 ", CM6=" 1 ")				6	0	200	μΑ	1
			Vcc = 5.5V, f(X	(IN) = 8MHz				2	2	4	mA	
		ウエイト時	Vcc = 5.5V, f(X f(Xcin) = 32kHz 低消費電力モート	<u>,</u>	", CM6=" 1 ")			2	5	100	μΑ	
		ストップ時	VCC = 5.5V, f(X) $f(XCIN) = 0$	(IN) = 0,				1		10		
Vон	" H "出力電圧 P52~ P15~ P30, P	P17, P20 ~ P27,	VCC = 4.5V IOH = - 0.5mA			2	2.4				V	2
.,	" L '出力電圧 SOUT, P10, F P27,P3 P60~ I	Vcc = 4.5V IoL = 0.5mA							0.4			
Vol	" L "出力電圧 P30, P	Vcc = 4.5V, IoL = 10.0mA							3.0	V	2	
	" L "出力電圧 P11~	P14	Vcc = 4.5V		IOL = 3 mA					0.4		
			IOL = 6 mA						0.6			
VT+ - VT -	ヒステリシス(注6) RESET, HSYNC, VSYNC, INT1, INT2, INT3, TIM2, TIM3, SIN, SCLK, SCL1, SCL2, SDA1, SDA2		Vcc = 5.0V					0.	5	1.3	V	3
lizh	" H "入力リーク電流 RESET, P00~P07, P27, P30, P31, P40 P70~P72, HSYNC,	~ P46, P63, P64,	Vcc = 5.5V VI = 5.5V							5	μΑ	4
lızı	"L"入力リーク電流 RESET, P00~P07, P20~P27, P30, P3 P64, P70~P72, Hs	P10 ~ P17, 1, P40 ~ P46, P63,	Vcc = 5.5V VI = 0V							5	μΑ	4
RBS	I ² C-BUS・バススイッ (SCL1-SCL2間, SDA		Vcc = 4.5V							130		5

- 注 1.IC から流出する電流の総和が20mA を超えないこと。
 - 2. IC へ流入する電流 (IOL1 + IOL2 + IOL3) の総和が 20mA を超えないこと。
 - 3. IC へ流入するポート P30, P31 の平均電流の総和が 10mA を超えないこと。
 - 4. 電源端子 Vcc-Vss 間、(AVcc-Vss 間) には, 電源ノイズ除去のため容量 0.1 μ F 以上のコンデンサを外付けして使用してください。また, Vcc-CNVss 間にも容量 0.1 μ F 以上のコンデンサを外付けして使用してください。() 内は M37280EKSP の場合
 - 5. CPU発振回路には水晶発振子、又はセラミック共振子を使用してください。データスライサ使用時は8 MHz を使用してください。
 - 6 . P16, P41 ~ P44は割り込み入力又はタイマ入力ポートとして使用する場合 , P17, P46, P72はシリアル I/O として使用する場合 , P11 ~ P14はマルチマスタ I²C-BUS インタフェース専用端子として使用する場合にヒステリシスを持ちます。
 - 7. サブクロックを使用する場合は、fCLK < fCPU/3 としてください。
 - 8. 各項目の端子名は以下のように記しています。
 - (1) 専用端子の場合:専用端子名
- (2) ダブル / トリプルファンクションポート
 - ・規格が同じ場合:入出力ポート名
 - ・入出力ポート以外の機能の規格が異なる場合:機能端子名




図 12.1 測定回路

13. アナログ R, G, B 出力特性 (指定のない場合は, Vcc = 5 V ± 10%, Vss = 0 V, f(Xin) = 8 MHz, Ta = -10 ~ 70℃)

記号		測定条件	規	単位			
10 3	× 1	/K3 /C // 11	最 小	標準	最大	712	
Ro	出力抵抗	Vcc = 4.5V			2	k	
VOE	出力偏差	Vcc = 5.5V			± 0.5	V	
		VCC = 4.5V, 負荷容量 10pF, 負荷抵抗20k 70%DCレベル			50	ns	




図 13.1 アナログ R, G, B 出力特性

14. A-D 変換特性 (指定のない場合は, Vcc = 5 V ± 10%, Vss = 0 V, f(XIN) = 8 MHz, Ta = - 10 ~ 70℃)

記号	項目	測定条件	規	単位		
			最 小	標準	最大	+12
-	分解能				8	bits
-	絶対精度(量子化誤差を除く)	Vcc = 5V			± 2.5	LSB
TCONV	变換時間		12.25		12.5	μs
RLADDER	ラダー抵抗			25		k
VIA	アナログ入力電圧		0		VREF	V

15. マルチマスタ I²C-BUS バスライン特性

÷1	75 -	標準クロッ	ックモード	高速クロッ	クモード	単位
記号	項 目	最 小	最大	最 小	最大	単位
tBUF	バスフリータイム	4.7		1.3		μs
tHD;STA	スタートコンディション時のホールド時間	4.0		0.6		μs
tLOW	SCLクロックの" L "状態のホールド時間	4.7		1.3		μs
tR	SCL, SDA信号の立ち上がり時間		1000	20 + 0.1Cb	300	ns
tHD;DAT	データのホールド時間	0		0	0.9	μs
tHIGH	SCLクロックの" H "状態のホールド時間	4.0		0.6		μs
tF	SCL, SDA信号の立ち下がり時間		300	20 + 0.1Cb	300	ns
tsu;dat	データのセットアップ時間	250		100		ns
tsu;sta	リスタートコンディション時のセットアップ時間	4.7	·	0.6		μs
tsu;sto	ストップコンディション時のセットアップ時間	4.0		0.6		μs

注. Cb = 1 つのバスラインキャパシタの合計




図 15.1 マルチマスタ I²C-BUS のタイミング定義図

16. PROM書き込み方法

ワンタイム PROM 版(ブランク品)及び EPROM 版は、専用の書き込みアダプタを使用することにより汎用のPROMライタで内蔵PROMの書き込み、読み出しを行うことができます。

形 名	書き込みアダプタ形名
M37280EKSP	PCA7401

ワンタイムPROM版(ブランク品)は、当社でのアセンブリ 工程以降PROMの書き込みテスト、スクリーニングを行って いません。書き込み以降の信頼性を向上させるため、図29.1 に示すフローで書き込み、テストを行った後使用されること を推奨いたします。




図17.1 ワンタイムPROM版書き込みとテスト


17. マスク化発注時の提出資料

マスク ROM 版のマスク化発注時、次の資料を提出してください。


- ・マスク化確認書
- ・マーク指定書
- ・ROM のデータ EPROM 3 セット、又は FDK なお、御提出頂く ROM データは 32 ピン DIP の 27C101 の 3 セットにてお願いいたします。

18. 付録

ピン接続図(上面図)



メモリ配置図



SFR(スペシャルファンクションレジスタ)メモリマップ

SI	FR1領域(C0 _{16~DF16} 番地)														
		ビッ	ト配	置図:	>					<リセット直後の状態>					
		: }ファンクションビットあり							0: リセット直後は "0"						
		ピット名	ر ک	アン	クン	ョノ	こッ	יפסח	,	1 : リセット直後は " 1 "					
					_ ~		٠. ١	احاس							
			: J	アン?	フショ	ョンヒ	ニット	なし		? : リセット直後は不定					
		0) " に 1 " を					ださい	١,)					
		1		1 " に											
			("					でく	ださい	•					
番地	レジスタ名	b7		L	ット	配置	凶		b0	リセット直後の状態 b7					
C016	ポートP0(P0)									?					
	ポートP0方向レジスタ(D0)									0016					
	ポートP1(P1)									?					
	ポートP1方向レジスタ(D1)									0016					
	ポートP2(P2)								?						
	ポートP2方向レジスタ(D2)									0016					
	ポートP3(P3)									?					
	ポートP3方向レジスタ(D3)	P6IM	T3CS							0016					
	ポートP4(P4)									?					
	ポートP4方向レジスタ(D4)								0	0016					
	ポートP5(P5)			•						?					
	OSDポートコントロールレジスタ(PF)	0	OUT2	OUT1	В	G	R	RGB 2BIT	0	0016					
CC16	ポートP6(P6)					•				?					
	ポートP7(P7)									0 0 0 0 0 ? ?					
	OSDコントロールレジスタ1(OC1)	OC17	OC16	OC15	OC14	OC13	OC12	OC11	OC10	0016					
	水平位置レジスタ(HP)	HP17	HP16	HP15	HP14	HP13	HP12	HP11	HP10	0016					
	プロックコントロールレジスタ1(BC ₁)		BC ₁ 6	BC ₁ 5	BC ₁ 4	BC ₁ 3	BC ₁ 2	BC ₁ 1	BC ₁ 0	?					
	ブロックコントロールレジスタ2(BC ₂)			BC ₂ 5	_				-	?					
	プロックコントロールレジスタ3(BC $_3$)			BC ₃ 5	 		_	1 	-	?					
	プロックコントロールレジスタ4(BC ₄)			BC ₄ 5						?					
	プロックコントロールレジスタ5(BC $_5$)		BC ₅ 6	BC ₅ 5	BC ₅ 4	BC ₅ 3	BC ₅ 2	BC ₅ 1	BC ₅ 0	?					
	\vec{J} D			BC ₆ 5						?					
D616	プロックコントロールレジスタ7(BC $_7$)			BC ₇ 5						?					
D716	\vec{J} D y			BC ₈ 5	_		-	1		?					
D816	プロックコントロールレジスタ9(BC $_9$)			BC ₉ 5						?					
D916	プロックコントロールレジスタ10(BC ₉)			BC ₁₀ 5						?					
DA16	プロックコントロールレジスタ11(BC ₁₁)			BC ₁₁ 5						?					
DB ₁₆	ブロックコントロールレジスタ12(BC ₁₂)			BC ₁₂ 5	_			+	-	?					
DC16	ブロックコントロールレジスタ13(BC $_{13}$)			BC ₁₃ 5						?					
DD16	ブロックコントロールレジスタ14(BC ₁₄)		_	BC ₁₄ 5	•		$\overline{}$	_	-	?					
DE16	プロックコントロールレジスタ15(BC ₁₅)		_	BC ₁₅ 5	-	_		-	_	?					
DF16	プロックコントロールレジスタ16(BC ₁₆)		_	BC ₁₆ 5	-			+	-	?					

SFR1領域(E016~FF16番地)

<ビット配置図>

ファンクションビットあり

: ファンクションビットなし

┃0┃: "0"に固定してください。 ("1"を書き込まないでください。) | 1 | : "1"に固定してください。 ("0"を書き込まないでください。) レジスタ名 リセット直後の状態 番地 ビット配置図 b0 b0 EO₁₆ データスライサ制御レジスタ1(DSC1) 0 0 DSC12 DSC11 DSC10 0016 0 0 0 DSC25 DSC24 DSC23 DSC20 E116 データスライサ制御レシ・スタ2(DSC2) 0 | ? ? 0 0 CDL17 CDL16 CDL15 CDL14 CDL13 CDL12 CDL11 CDL10 E216 キャプ ションデ ータレシ スタ1(CD1) 0016 E316 キャプ ションデ ータレシ スタ2(CD2) CDH17CDH16CDH15CDH14CDH13CDH12CDH11CDH10 0016 CDL27 CDL26 CDL25 CDL24 CDL23 CDL22 CDL21 CDL20 E416 キャプ ションデ ータレシ スタ3(CD3) 0016 E516 キャプ ションデ ータレシ スタ4(CD4) CDH27 CDH26 CDH25 CDH24 CDH23 CDH22 CDH21 CDH20 0016 CPS7 CPS6 CPS5 CPS4 CPS3 CPS2 CPS1 CPS0 0 0 0 0 0 0 0 E616 キャプ ション位置レシ スタ(CPS) 0016 E716 データスライサテストレジスタ2 0016 0016 0016 E816 データスライサテストレジスタ1 HC5 HC4 HC3 HC2 HC1 HC0 0 0 ? | ? E916 同期信号がソタルシ・スタ(HC) CRD7 CRD6 CRD5 CRD4 CRD3 0016 EA16 クロックランイン検出レシ、スタ(CRD) DPS7 DPS6 DPS5 DPS4 DPS3 EB₁₆ データクロック位置レジスタ(DPS) 0 0 1 0916 ? EC₁₆ BK7 BK6 0 0 BK3 BK2 BK1 BK0 ED16 バンク制御レジスタ(BK) 0016 ? EE₁₆ A-D変換レジスタ(AD) O ADVREF ADSTR ADIN2 ADIN1 ADIN0 0 1 0 ? 0 0 0 EF16 A-D制御レジスタ(ADCON) F016 タイマ1(T1) FF₁₆ 0716 F1₁₆ タイマ2(T2) FF₁₆ F216 タイマ3(T3) 0716 F316 タイマ4(T4) TM17 TM16 TM15 TM14 TM13 TM12 TM11 TM10 0016 F416 タイマモードレジスタ1(TM1) TM27 TM26 TM25 TM24 TM23 TM22 TM21 TM20 F516 タイマモードレジスタ2(TM2) 0016 D7 D6 D5 D4 D3 D2 D1 D0 ? F616 I²Cデータシフトレジスタ(S0) SAD6 SAD5 SAD4 SAD3 SAD2 SAD1 SAD0 RBW 0016 F7₁₆ I²Cアドレスレジスタ(S0D) MST TRX BB PIN AL AAS ADO LRB 0 0 0 1 0 0 0 ? F816 I²Cステータスレジスタ(S1) BSEL1 BSEL0 10BIT SAD ACK ACK FAST ALS ESO BC2 BC1 BC0 0016 F916 I²Cコントロールレジスタ(S1D) ACK ACK CCR4 CCR3 CCR2 CCR1 CCR0 0016 FA₁₆ I²Cクロックコントロールレシ・スタ(S2) MODE CM2 CM7 CM6 CM5 1 0 0 3C₁₆ FB16 CPUモードレジスタ(CM) ADR VSCROSDR TM4RTM3RTM2RTM1R 0016 FC₁₆ 割り込み要求レジスタ1(IREQ1) FD₁₆ 割り込み要求レジスタ2(IREQ2) 0 TM56R IICR IN2R CKR SIOR DSR IN1R 0016 FE₁₆ 割り込み制御レジスタ1(ICON1) ADE VSCE OSDE TM4E TM3E TM2E TM1E 0016 FF16 割り込み制御レジスタ2(ICON2) TM568 TM56E IICE IN2E CKE SIOE DSE IN1E 0016

<リセット直後の状態>

┃0 |: リセット直後は "0"

│1 │: リセット直後は"1"

?:リセット直後は不定

SFR2領域(20016~21F16番地)

< ビット配置図 >

< リセット直後の状態 >

0: リセット直後は"0"

[名]: つアンクションビットなし

1: リセット直後は"1"

?:リセット直後は不定

0: "0"に固定してください。

("1"を書き込まないでください。)

1 : "1"に固定してください。

("0"を書き込まないでください。)

番地	レジスタ名	b7		ビ	ット	配置	図		b0	h7	リセット直後の状態	b0			
20016	PWM0レジスタ(PWM0)	<u> </u>									?				
20116	PWM1レジスタ(PWM1)										?				
20216	PWM2レジスタ(PWM2)										?				
20316	PWM3レジスタ(PWM3)										?				
	PWM4レジスタ(PWM4)										?				
20516	` '										?				
20616	PWM6レジスタ(PWM6)									?					
20716	PWM7レジスタ(PWM7)									?					
20816	, ,										?				
20916											?				
20A 16	PWMモードレジスタ1(PN)				PN4	PN3			PN0		0016				
20B ₁₆	PWMモードレジスタ2(PW)	PW7	PW6	PW5	PW4	PW3	PW2	PW1	PW0		0016				
20C ₁₆	ROM訂正アドレス1 (上位)										0016				
20D ₁₆	ROM訂正アドレス1 (下位)										0016				
20E 16	ROM訂正アドレス2 (上位)										0016				
20F ₁₆	ROM訂正アドレス2 (下位)		,								0016				
21016	ROM訂正許可レジスタ(RCR)					0	0	RCR1	RCR0		0016				
21116	テストレジスタ				00) 16					0016				
21216	割り込み入力極性レジスタ(IP)	ad/int3 Sel	POL3		POL2	POL1					0016				
21316	シリアルI/Oモードレジスタ(SM)		SM6	SM5	SM4	SM3	SM2	SM1	SM0		0016				
21416	シリアルI/Oレジスタ(SIO)										?				
21516	OSDコントロールレジスタ2(OC2)	OC27					OC22	OC21	OC20		0016				
21616	クロックコントロールレジ スタ(CS)		0	0	0	0	CS2	CS1	CS0		0016				
21716	入出力極性コントロールレジスタ(PC)	PC7	PC6	PC5	PC4		PC2	PC1	PC0		8016				
21816	ラスターカラーレジスタ(RC)						RC2				0016				
21916	OSDコントロールレジスタ3(OC3)	OC37	OC36	OC35	OC34	OC33	OC32	OC31	OC30		0016				
21A ₁₆	タイマ5(TM5)										FF16				
21B ₁₆	タイマ6(TM6)										0716				
21C ₁₆	トップ゜ボ ーダ ーコントロールレジスタ1(TB1)		TB16				TB12		TB10		?				
21D ₁₆	ボトムボーダーコントロールレジスタ1(BB1)	BB17	BB16	BB15	BB14	BB13	BB12		BB10		?				
21E ₁₆	トップ ボーダーコントロールレジスタ2(TB2)							TB21			?				
~ 4 -								DD21	DDOO	i	2	1			

21F₁₆ ボトムボーダーコントロールレジスタ2(BB2)

SFR2領域(22016~23F16番地)

< ビット配置図 >

<リセット直後の状態>

: | ファンクションビットあり

0: リセット直後は"0"

1: リセット直後は"1"

: ファンクションビットなし

?:リセット直後は不定

0 : "0"に固定してください。

("1"を書き込まないでください。)

1 : "1"に固定してください。

("0"を書き込まないでください。)

番地	レジスタ名	ビット配置図	リセット直後の状態
22016	垂直位置レジスタ1 ₁ (VP1 ₁)	b7 b0 b7 vP1 ₁ 7vP1 ₁ 6vP1 ₁ 5vP1 ₁ 4vP1 ₁ 3vP1 ₁ 2vP1 ₁ 1vP1 ₁ 0	
22016	垂直位置レジスタ1 ₂ (VP1 ₂)	VP1 ₂ 7VP1 ₂ 6 VP1 ₂ 5 VP1 ₂ 4VP1 ₂ 3 VP1 ₂ 2VP1 ₂ 1 VP1 ₂ 0	?
22216	垂直位置レジスタ1 ₃ (VP1 ₃)	VP1 ₃ 7VP1 ₃ 6 VP1 ₃ 5VP1 ₃ 4VP1 ₃ 3 VP1 ₃ 2VP1 ₃ 1 VP1 ₃ 0	?
22316	垂直位置レジスタ1 ₃ (VF1 ₃) 垂直位置レジスタ1 ₄ (VP1 ₄)	VP1 ₄ 7VP1 ₄ 6VP1 ₄ 5VP1 ₄ 4VP1 ₄ 3VP1 ₄ 2VP1 ₄ 1VP1 ₄ 0	?
22416	垂直位置レジスタ1 ₅ (VP1 ₅)	VP1 ₅ 7VP1 ₅ 6VP1 ₅ 5VP1 ₅ 4VP1 ₅ 3VP1 ₅ 2VP1 ₅ 1VP1 ₅ 0	?
22516	垂直位置レジスタ1 ₆ (VP1 ₆)	VP1 ₆ 7VP1 ₆ 6 VP1 ₆ 5 VP1 ₆ 4VP1 ₆ 3 VP1 ₆ 2VP1 ₆ 1 VP1 ₆ 0	?
22616	垂直位置レジスタ1 ₇ (VP1 ₇)	VP1 ₇ 7VP1 ₇ 6 VP1 ₇ 5 VP1 ₇ 4VP1 ₇ 3 VP1 ₇ 2VP1 ₇ 1 VP1 ₇ 0	?
22716	垂直位置レジスタ1 ₈ (VP1 ₈)	VP1 ₈ 7/VP1 ₈ 6 VP1 ₈ 5 VP1 ₈ 4VP1 ₈ 3 VP1 ₈ 2 VP1 ₈ 1 VP1 ₈ 0	?
22816	垂直位置レジスタ1 _g (VP1 _g)	VP1 ₉ 7/VP1 ₉ 6 VP1 ₉ 5/VP1 ₉ 4/VP1 ₉ 3 VP1 ₉ 2 VP1 ₉ 1 VP1 ₉ 0	?
22916	垂直位置レジスタ1 ₁₀ (VP1 ₁₀)	VP1 ₁₀ 7VP1 ₁₀ 6VP1 ₁₀ 5VP1 ₁₀ 4VP1 ₁₀ 3VP1 ₁₀ 2VP1 ₁₀ 1VP1 ₁₀ 0	?
22A ₁₆	垂直位置レジスタ1 ₁₁ (VP1 ₁₁)	VP1 ₁₁ 7VP1 ₁₁ 6VP1 ₁₁ 5VP1 ₁₁ 4VP1 ₁₁ 3VP1 ₁₁ 2VP1 ₁₁ 1 VP1 ₁₁ 0	?
22B ₁₆	垂直位置レジスタ1 ₁₂ (VP1 ₁₂)	VP1 ₁₂ 7VP1 ₁₂ 6VP1 ₁₂ 5VP1 ₁₂ 4VP1 ₁₂ 3 VP1 ₁₂ 2VP1 ₁₂ 1VP1 ₁₂ 0	?
22C ₁₆	垂直位置レジスタ1 ₁₃ (VP1 ₁₃)	VP1 ₁₃ 7VP1 ₁₃ 6VP1 ₁₃ 5VP1 ₁₃ 4VP1 ₁₃ 3VP1 ₁₃ 2VP1 ₁₃ 1VP1 ₁₃ 0	?
22D ₁₆	垂直位置レジスタ1 ₁₄ (VP1 ₁₄)	VP1 ₁₄ 0VP1 ₁₄ 6VP1 ₁₄ 5VP1 ₁₄ 4VP1 ₁₄ 3VP1 ₁₄ 2VP1 ₁₄ 1VP1 ₁₄ 0	?
22E ₁₆	垂直位置レジスタ1 ₁₅ (VP1 ₁₅)	VP1 ₁₅ 7VP1 ₁₅ 6VP1 ₁₅ 5VP1 ₁₅ 4VP1 ₁₅ 3VP1 ₁₅ 2VP1 ₁₅ 1VP1 ₁₅ 0	?
22F ₁₆	垂直位置レジスタ1 ₁₆ (VP1 ₁₆)	VP1 ₁₆ 7VP1 ₁₆ 6VP1 ₁₆ 5VP1 ₁₆ 4VP1 ₁₆ 3VP1 ₁₆ 2VP1 ₁₆ 1VP1 ₁₆ 0	?
23016	垂直位置レジスタ2 ₁ (VP2 ₁)	VP2 ₁ 1 VP2 ₁ 0	?
23116	垂直位置レジスタ2 ₂ (VP2 ₂)	VP2 ₂ 1 VP2 ₂ 0	?
23216	垂直位置レジスタ2 ₃ (VP2 ₃)	VP2 ₃ 1 VP2 ₃ 0	?
23316	垂直位置レジスタ2 ₄ (VP2 ₄)	VP2 ₄ 1 VP2 ₄ 0	?
23416	垂直位置レジスタ2 ₅ (VP2 ₅)	VP2 ₅ 1 VP2 ₅ 0	?
23516	垂直位置レジスタ2 ₆ (VP2 ₆)	VP2 ₆ 1 VP2 ₆ 0	?
236 16	垂直位置レジスタ2 ₇ (VP2 ₇)	VP2 ₇ 1 VP2 ₇ 0	?
23716	垂直位置レジスタ2 ₈ (VP2 ₈)	VP2 ₈ 1 VP2 ₈ 0	?
23816	垂直位置レジスタ2 ₉ (VP2 ₉)	VP2 ₉ 1 VP2 ₉ 0	?
23916	垂直位置レジスタ2 ₁₀ (VP2 ₁₀)	VP2 ₁₀ 1 VP2 ₁₀ 0	?
23A ₁₆	垂直位置レジスタ2 ₁₁ (VP2 ₁₁)	VP2 ₁₁ 1 VP2 ₁₁ 0	?
23B ₁₆	垂直位置レジスタ2 ₁₂ (VP2 ₁₂)	VP2 ₁₂ 1 VP2 ₁₂ 0	?
23C ₁₆	垂直位置レジスタ2 ₁₃ (VP2 ₁₃)	VP2 ₁₃ 1 VP2 ₁₃ 0	?
23D ₁₆	垂直位置レジスタ2 ₁₄ (VP2 ₁₄)	VP2 ₁₄ 1VP2 ₁₄ 0	?
23E ₁₆	垂直位置レジスタ2 ₁₅ (VP2 ₁₅)	VP2 ₁₅ 1VP2 ₁₅ 0	?
23F ₁₆	垂直位置レジスタ2 ₁₆ (VP2 ₁₆)	VP2 ₁₆ 1)VP2 ₁₆ 0	?

SFR2領域(24016~25816番地)

< ビット配置図 >

< リセット直後の状態 >

: }ファンクションビットあり

0: リセット直後は"0"

: ファンクションビットなし

1: リセット直後は " 1 "
?: リセット直後は不定

0: "0"に固定してください。

("1"を書き込まないでください。)

1 : "1"に固定してください。

("0"を書き込まないでください。)


番地	レジスタ名	ビット配置図 b7 b0								リセット直後の状態 b7 b0								
24016										<u> </u>				?				
24116	カラーパレットレジスタ1(CR1)		CR ₁ 6	CR ₁ 5	CR ₁ 4	CR ₁ 3	CR ₁ 2	CR ₁ 1	CR ₁ 0	?								
24216	カラーパレットレジスタ2(CR2)		CR ₂ 6	CR ₂ 5	CR ₂ 4	CR ₂ 3	CR ₂ 2	CR ₂ 1	CR ₂ 0	?								
24316	カラーパ゜レットレシ゛スタ3(CR3)		CR ₃ 6	CR ₃ 5	CR ₃ 4	CR ₃ 3	CR ₃ 2	CR ₃ 1	CR ₃ 0	?								
24416	カラーパ゜レットレシ゛スタ4(CR4)		CR ₄ 6	CR ₄ 5	CR ₄ 4	CR ₄ 3	CR ₄ 2	CR ₄ 1	CR ₄ 0	?								
24516	カラーパレットレジスタ5(CR5)		CR ₅ 6	CR ₅ 5	CR ₅ 4	CR ₅ 3	CR ₅ 2	CR ₅ 1	CR ₅ 0	?								
246 16	カラーパ゜レットレシ゛スタ6(CR6)		CR ₆ 6	CR ₆ 5	CR ₆ 4	CR ₆ 3	CR ₆ 2	CR ₆ 1	CR ₆ 0	?								
247 16	カラーパレットレジスタ7(CR7)		CR ₇ 6	CR ₇ 5	CR ₇ 4	CR ₇ 3	CR ₇ 2	CR ₇ 1	CR ₇ 0					?				
24816									_					?				
24916	カラーパ [°] レットレシ [*] スタ9(CR9)				<u> </u>	-	CR ₉ 2	_	-	?								
24A ₁₆	カラーパレットレジスタ10(CR10)					—	CR ₁₀ 2		-	?								
24B ₁₆	カラーパレットレジスタ11(CR11)			_	_		CR ₁₁ 2		—	?								
24C ₁₆	ภร−ม°					——			CR ₁₂ 0	?								
24D ₁₆	カラーパレットレジスタ13(CR13)		CR ₁₃ 6	CR ₁₃ 5	CR ₁₃ 4	CR ₁₃ 3	CR ₁₃ 2	CR ₁₃ 1	CR ₁₃ 0	?								
24E 16	カラーパレットレジスタ14(CR14)						CR ₁₄ 2			?								
24F ₁₆	カラーパレットレジスタ15(CR15)		CR ₁₅ 6	CR ₁₅ 5	CR ₁₅ 4	CR ₁₅ 3	CR ₁₅ 2	CR ₁₅ 1	CR ₁₅ 0	?								
25016	レフトホ゛ータ゛ーコントロールレシ゛スタ1(LB1)	LB17	LB16	LB15	LB14	LB13	LB12	LB11	LB10	0116								
25116	レフトホ゛ータ゛ーコントロールレシ゛スタ2(LB2)						LB22	LB21	LB20				00)16				
25216	ライトホ゛ータ゛ーコントロールレシ゛スタ1(RB1)	RB17	RB16	RB15	RB14	RB13	RB12	RB11	RB10	FF16								
25316	ライトホ゛ータ゛ーコントロールレシ゛スタ2(RB2)						RB22	RB21	RB20	0716								
25416	スプライト垂直位置レジスタ1(VS1)	VS17	VS16	VS15	VS14	VS13	VS12	VS11	VS10	?								
25516	スプライト垂直位置レジスタ2(VS2)								VS20	0016								
256 16	スプライト水平位置レジスタ1(HS1)	HS17	HS16	HS15	HS14	HS13	HS12	HS11	HS10	?							,	
25716	スプライト水平位置レジスタ2(HS2)						HS22	HS21	HS20	0 0 0 0 0 ? ? ?						?		
25816	スプライトOSD制御レジスタ(SC)			SC5	SC4	SC3	SC2	SC1	SC0	0016								

プロセッサステータスレジスタとプログラムカウンタのリセット時の内部状態


		<リセット直後の状態>
· ·	〈ビット配置図 > 「 ̄ ̄· 、	0: リセット直後は"0"
	□ · }ファンクションビットあり 「ット ;	
	<u>名</u> 」·	[1]: リセット直後は"1"
	: ファンクションビットなし	? : リセット直後は不定
	0: "0"に固定してください。 ("1"を書き込まないでくださ	l 1 _°)
	1 : "1"に固定してください。 ("0"を書き込まないでくださ	l1。)
レジスタ名	ビット配置図 b7 b0	リセット直後の状態 O b7 b0
】 プロセッサステータスレジスタ(PS)	NVTBDIZC	
プログラムカウンタ(PCH)		FFFF16番地の内容
プログラムカウンタ(PCL)		FFFE16番地の内容

制御レジスタ一覧

制御レジスタ構成図の例と、その中で使用されている略号などの意味を以下に示します。




00С116, 00С316, 00С516番地




00C716番地



00C916番地




00CB16番地



00CE16番地

OSDコントロールレジスタ1 b7 b6 b5 b4 b3 b2 b1 b0 OSDコントロールレジスタ1(OC1)【00CE16番地】 ビット名 リセット時 R¦W OSD制御ビット 0:全ブロック表示OFF R W (OC10) (注1) 1:全ブロック表示ON スキャンモード選択 0: ノーマルスキャンモード 0 R W ビット(OC11) 1:バイスキャンモード フチドリタイプ選択 0:全周囲フチドリ R¦W ビット(OC12) 1:シャドウフチドリ(注2) 0:文字背景部の色信号は 0 R W フラッシュモード選択 ビット(OC13) フラッシュしない 1:文字背景部の色信号は フラッシュする オートソリッドスペース 0 R:W 0 : OFF 制御ビット(OC14) 1: ON 縦ウインドウ / ブランク 0 R¦W 0: OFF 制御ビット(OC15) 1 : ON レイヤミキシング制御 b7 b6 0 R¦W ビット(OC16, OC17) 0 0: レイヤ1のカラーとレイヤ2のカラー をOR合成 (注3) 1: レイヤ1のカラー優先 0: レイヤ2のカラー優先 1:設定禁止 1 注1. 表示中切り替えても、表示画面は次のVsyncの立ち上がり (立ち下がり)まで変化しません。 フォントの右側と下側に出力されます。 3. OUT2はこれらのビットの値にかかわらず、常にOR合成されます。


00CF16番地




00D016~00DF16番地

<u>ブロックコントロールレジスタi</u> b7 b6 b5 b4 b3 b2 b1 b0 ブロックコントロールレジスタi (BCi) (i=1~16) 【00D016~00DF16番地】 ルット時 R W b ビット名 機 能 b1 b0 R W 0, 1 表示モード選択 不定 0:表示OFF ビット 0 1: OSDE-1 (BCi0, BCi1) 0 : CCE-1 1 1: CDOSDE-F R W 不定 2 フチドリ制御 0: フチドリOFF 1: フチドリON ビット (BCi2) b6 b5 b4 b3 プリ分周比 ドットサイズ R W 3, 4 ドットサイズ選択 不定 1Tc x 1/2H ビット 1Tc x 1H (BCi3, BCi4) 0 0 0 1倍 $2Tc \times 2H$ 1 3Tc x 3H 0 0 $1Tc \times 1/2H$ 0 1Tc × 1H 0 1 0 2倍 2Tc x 2H 3Tc × 3H 1.5Tc×1/2H(注3) 0 0 O 1 1.5Tc×1H(注3) プリ分周比選択 ビット 5, 6 不定 R W 0 0 3倍 1Tc × 1/2H 1Tc × 1H (BCi5, BCi6) 0 0 2Tc x 2H 1 3Tc x 3H R -このビットには何も配置されていません。 不定 書き込み不可で、読み出した場合、その内容は不定です。 注1. Tc: プリ分周したOSD用クロック周期 2. H: Hsync 3. この文字サイズはレイヤ2でのみ選択可能です。このときレイヤ1は、プリ分周比を2倍、 水平ドットサイズを1Tcにしてください。


00E016番地



00E116番地




00E616番地




00E916番地




00EA16番地



00EB16番地



00ED16番地



00EF16番地

	制御レジスタ b5 b4 b3 b2 b1 b0 0	 	D制御レジスタ (ADCON)【00	DEF 16番地】		
		b	ビット名	機能	リセット時	R W
		0~2	アナログ信号入力端子 選択ビット (ADINO ~ ADIN2)	b2 b1 b0 0 0 0 : AD1 0 0 1 : AD2 0 1 0 : AD3 0 1 1 : AD4 1 0 0 : AD5 1 0 1 : AD6 1 1 0 : AD7 1 1 1 : AD8	0	R W
		3	A-D変換終了ビット (ADSTR)	0:変換中 1:変換終了	1	RW
		4	Vcc接続選択ビット (ADVREF)	0:Vcc切断 1:Vcc接続	0	R W
	L	5	このビットは"0"に固定し	てください。	0	R W
<u> </u>		6	このビットには何も配置され 書き込み不可で、読み出した	れていません。 -場合、その内容は不定です。	不定	R -
		7	このビットは"0"に固定し	てください。	0	R W

00F416番地


タイマモードレジスタ1 b7 b6 b5 b4 b3 b2 b1 b0 タイマモードレジスタ1(TM1)【00F416番地】 ビット名 機 能 リセット時 b R W RW タイマ1カウントソース 0:f(Xin)/16又はf(Xcin)/16(注) 選択ビット1(TM10) 1: TM1のビット5によって 決定するカウントソース 1 タイマ2カウントソース 0: TM1のビット4によって 0 R W 選択ビット1(TM11) 決定するカウントソース 1:TIM2外部クロックソース 0:動作 RW タイマ1カウント停止 0 2 ビット(TM12) 1:停止 R¦W 0:動作 0 タイマ2カウント停止 ビット(TM13) 1:停止 タイマ2カウントソース 0: f(Xin)/16又はf(Xcin)/16(注) R W 0 選択ビット2(TM14) 1:タイマ1オーバフロー信号 タイマ1カウントソース RW 0: f(Xin)/4096又は(Xcin)/4096 5 0 選択ビット2(TM15) 1:TIM2外部クロックソース タイマ5カウントソース 0:タイマ2オーバフロー信号 0 R¦W 選択ビット2(TM16) 1:タイマ4オーバフロー信号 RW タイマ6カウントソース 0: f(Xin)/16又はf(Xcin)/16(注) 0 選択ビット(TM17) 1:タイマ5オーバフロー信号

注. f(Xin), f(Xcin)はCPUモードレジスタのビット7によって選択します。


00F516番地

タイマモードレジスタ2 b7 b6 b5 b4 b3 b2 b1 b0 タイマモードレジスタ2(TM2) 【00F516番地】 b ビット名 能 ルット時 R ¦W タイマ3カウントソース (00C716番地のb6) R W 選択ビット 0 0: f(XIN)/16又はf(XCIN)/16(注) (TM20) 0 : f(Xcin) 1: TIM3外部クロックソース 0 RW タイマ4カウントソース b4 選択ビット 0 0:タイマ3オーバフロー信号 (TM21, TM24) 1: f(Xin)/16又はf(Xcin)/16(注) 1 0: f(X_{IN})/2又はf(X_{CIN})/2(注) 1 1: f(Xcin) 2 タイマ3カウント停止 0:動作 0 R W 1:停止 ビット(TM22) RW 3 0 0:動作 タイマ4カウント停止 ビット(TM23) 1:停止 5 タイマ5カウント停止 0:動作 0 RW ビット(TM25) 1:停止 タイマ6カウント停止 0:動作 0 RW 6 ビット(TM26) 1:停止 R W タイマ5カウントソース 0:f(Xin)/16又はf(Xcin)/16(注) 0 選択ビット1(TM27) 1:TM1のビット6によって決定 するカウントソース 注. f(XIN), f(XCIN)はCPUモードレジスタのビット7によって選択します。


00F616番地




00F716番地




00F816番地




00F916番地




00FA16番地




00FB16番地




00FC16番地




00FD16番地




00FE16番地




00FF16番地




020A16番地



020B16番地





ROM訂正許可レジ	ス	<u> </u>					
b7 b6 b5 b4 b3 b2 b1 b0	RC	DM訂正許可レジスタ(RCR)【02	21016番地】				
	b	ビット名	機	能	リセット時	R	w
	0	ベクタ1許可ビット (RCR0)	0:使用禁止 1:使用許可		0	R	w
	1	ベクタ2許可ビット (RCR1)	0:使用禁止 1:使用許可		0	R	w
	2, 3	これらのビットは"0"に固定	Eしてください。		0	R	W
iii	4~7	これらのビットには何も配置で 書き込み不可で、読み出した ^は		"です。	0	R	-





)モード	・レ:	<u>シスタ</u>				
D/	D6 D5	D4 D3	b2 b1 b0)シ	リアルI/Oモードレジスタ1(Sl	M) 【0213 ₁₆ 番地】			
 				b	ビット名	機能	リセット時	R	W
				0, 1	内部同期クロック選択 ビット(SM0,SM1)	b1 b0 0 0: f(Xin)/8又はf(Xcin)/8 0 1: f(Xin)/16又はf(Xcin)/16 1 0: f(Xin)/32又はf(Xcin)/32 1 1: f(Xin)/64又はf(Xcin)/64	0	R	W
				2	同期クロック選択ビット (SM2)	0:外部クロック 1:内部クロック	0	R	W
		-		3	ポート機能選択ビット (SM3)	0 : P1 ₁ , P1 ₃ 1 : SCL1, SDA1	0	R	W
				4	ポート機能選択ビット (SM4)	0 : P1 ₂ , P1 ₄ 1 : SCL2, SDA2	0	R	W
 				5	転送方向選択ビット (SM5)	0:最下位ビット(LSB)から転送 1:最上位ビット(MSB)から転送		R	W
				6	Si∖端子切り替えビット (SM6)	0:P1ァがS៲ハ端子 1:P7₂がS៲ハ端子	0	R	W
Į				7	このビットには何も配置され 読み出した場合、その内容に	ったいません。書き込み不可で、 は"0"です。	0	R	-

	b4 b3 b2 b1 b0	OS	SDコントロールレジスタ2	(OC2)【0215 ₁₆ 番地】		
		b	ビット名	機能	リセット時	R W
		0, 1	表示レイヤ選択 ビット (OC20, OC21)	b1 b0 L/ft1 L/ft2 0 0 CC, OSD, CDOSD — 0 1 CC, OSD CDOSD 1 0 CC, CDOSD OSD 1 1 CC CDOSD OSD OSD OSD	0	R W
	!	2	R, G, B信号出力選択 ビット(OC22)	0: デジタル出力 1: アナログ出力 (4階調) (注)	0	RW
		3	ソリッドスペース 出力ビット(OC23)	0:OUT1出力 1:OUT2出力	0	R W
	'	4	横ウインドウ / ブランク 制御ビット(OC24)	0:動作しない 1:動作する	0	R W
		-	ウインドウ / ブランク 選択ビット1(OC25)	0: 横プランク機能 1: 横ウインドウ機能	0	RW
		6	ウインドウ / ブランク 選択ビット2(OC26)	0:縦プランク機能 1:縦ウインドウ機能	0	R W
		7	OSD割り込み要求 選択ビット(OC27)	0:レイヤ1のプロック表示終了時 1:レイヤ2のプロック表示終了時	0	RW











021C16番地

<u>トップボーダーコントロールレジスタ1</u> b7 b6 b5 b4 b3 b2 b1 b0 トップボーダーコントロールレジスタ1 (TB1)【021C16番地】 ビット名 ルット時 R¦W 上端制御ビット 上端位置(下位8ビット) 不定 R: W TH×(TB2の下位2ビットの設定値×162 (TB10 ~ TB17) +TB1の上位4ビットの設定値×161 +TB1の下位4ビットの設定値×160) 注1. TB2= "0016"のとき, TB1に"0016"又は"0116"を設定しないでください。 2. Th: Hsyncの周期 3. TB2: トップボーダーコントロールレジスタ2


021D16番地



021E16番地



021F16番地



022016~022F16番地

垂直位置レジスタ1i

b7 b6 b5 b4 b3 b2 b1 b0


垂直位置レジスタ1i (VP1i)(i=1~16) 【022016~022F16番地】

b	ビット名	機能	ルット時	R	W
) ~ 7	垂直表示開始位置制御 ビット (注1) (VP1i0 ~ VP1i7)	垂直表示開始位置(下位8ビット) TH×(VP2iの下位2ビットの設定値×16 ² +VP1iの上位4ビットの設定値×16 ¹ +VP1iの下位4ビットの設定値×16 ⁰)	不定	R	W

- 注1. VP2i= "0016"のとき、VP1iは"0016"又は"0116"を設定しないでください。
- Th: Hsyncの周期
 VP2i: 垂直位置レジスタ2i

023016~023F16番地





垂直位置レジスタ2i (VP2i)(i=1~16) 【023016~023F16番地】


1	-			b	ビット名	機	能	ルット時	R	W
				0, 1	垂直表示開始位置制御 ビット (注1) (VP2i0, VP2i1)	垂直表示開始位置(TH×(VP2iの下位2년 +VP1iの上位4ビッ +VP1iの下位4ビッ	ごットの設定値×16 ² トの設定値×16 ¹	不定	R	W
i_	- i -	 	 _i	 2~7	これらのビットには何も 書き込み不可で、読み出			不定	R	-

- 注1. VP2i= "0016"のとき, VP1iは"0016"又は"0116"を設定しないでください。
- TH: Hsyncの周期
 VP1i: 垂直位置レジスタ1i

024116~024716, 024916~024F16番地

<u>カラーパレットレジスタi</u> b7 b6 b5 b4 b3 b2 b1 b0 カラーパレットレジスタi (CRi) (i = 1 ~ 7, 9 ~ 15)【024116 ~ 024716, 024916 ~ 024F16番地】 ビット名 機 ルット時 R W 0, 1 R信号出力制御ビット R W 0 0:出力しない(注) (CRi0, CRi1) 0 1:1/3Vcc 1 0:2/3Vcc 1 1: Vcc 2, 3 G信号出力制御ビット 不定 R;W 0 0:出力しない(注) (CRi2, CRi3) 0 1:1/3Vcc 1 0:2/3Vcc 1 1: Vcc B信号出力制御ビット b5 b4 RİW 4, 5 不定 0 0:出力しない(注) (CRi4, CRi5) 0 1:1/3Vcc 1 0:2/3Vcc 1 1: Vcc 0:出力しない OUT1出力制御ビット 不定 RW 6 (CRi6) 1:出力する このビットには何も配置されていません。 R -不定 書き込み不可で、読み出した場合、その内容は不定です。 注. デジタル出力を選択した場合、"00"以外の値でVcc出力します。

レフトボーダーコントロールレジスタ1 b7 b6 b5 b4 b3 b2 b1 b0 レフトボーダーコントロールレジスタ1(LB1)【025016番地】 b ビット名 機 ルット時 R¦W 能 0 R! W 左端位置(下位8ビット) 1 左端制御ビット (LB10 ~ LB17) Tosc×(LB2の下位3ビットの設定値×16² 0 +LB1の上位4ビットの設定値×16¹ +LB1の下位4ビットの設定値×160) 注1. LB1 = LB2 = "0016"を設定しないでください。 2. (LB1+LB2×162) < (RB1+RB2×162)となるように値を設定してください。 3. Tosc: OSD用クロック発振周期 4. LB2: レフトボーダーコントロールレジスタ2



ライトボーダーコントロールレジスタ1

b7 b6 b5 b4 b3 b2 b1 b0

ライトボーダーコントロールレジスタ1 (RB1)【025216番地】

b	ビット名	機能	ルット時	R	W
0 ~ 7	右端制御ビット (RB10 ~ RB17)	右端位置(下位8ビット) Tosc×(RB2の下位3ビットの設定値×16 ² +RB1の上位4ビットの設定値×16 ¹ +RB1の下位4ビットの設定値×16 ⁰)	1	R	V

- 注1. (LB1+LB2×162) < (RB1+RB2×162)となるように値を設定してください。
 - 2. Tosc: OSD用クロック発振周期
 - 3. RB2: ライトボーダーコントロールレジスタ2

025316番地

<u>ライトボーダーコントロールレジスタ2</u>


b7 b6 b5 b4 b3 b2 b1 b0

ライトボーダーコントロールレジスタ2 (RB2)【025316番地】

i	- 1	- 1	- 1	- 1	- 1	1 1						
1	-	-	-	-			b	ビット名	機能	ルット時	R	w
					!	1	0~2	右端制御ビット (RB20~RB22)	右端位置(上位3ビット) Tosc×(RB2の下位3ビットの設定値×16 ² +RB1の上位4ビットの設定値×16 ¹ +RB1の下位4ビットの設定値×16 ⁰)	1	R	W
į.			1.				3 ~ 7		は何も配置されていません。 読み出した場合、その内容は"0"です。	0	R	-

- 注1. (LB1+LB2×16²) < (RB1+RB2×16²)となるように値を設定してください。
 - -2. Tosc: OSD用クロック発振周期
 - 3. RB1: ライトボーダーコントロールレジスタ1

スプライト垂直位置レジスタ1 b7 b6 b5 b4 b3 b2 b1 b0 スプライト垂直位置レジスタ1 (VS1)【025416番地】 b ビット名 ルット時 R ¦W 能 0 スプライトOSD 水平表示開始位置(下位8ビット) R: W 垂直表示開始位置 TH×(VS2の下位2ビットの設定値×162 0 +VS1の上位4ビットの設定値×161 制御ビット (VS10 ~ VS17) +VS1の下位4ビットの設定値×16º) 注1. VS1=VS2= "0016"は設定しないでください。 2. Th: Hsyncの周期 3. VS2: スプライト垂直位置レジスタ2



スプライト水平位置レジスタ1

b7 b6 b5 b4 b3 b2 b1 b0


スプライト水平位置レジスタ1 (HS1)【025616番地】

-	b	ビット名	機能	ルット時	R	W
-	0~7	水平表示開始位置 制御ビット	水平表示開始位置(下位8ビット) Tosc×(HS2の下位3ビットの設定値×16 ² +HS1の上位4ビットの設定値×16 ¹ +HS1の下位4ビットの設定値×16 ⁰)	不定	R	8

- 注1. HS2= "0016"のとき、HS1< "3016"を設定しないでください。
 - 2. Tosc: OSD用クロック発振周期
 - 3. HS2: スプライト水平位置レジスタ2

025716番地

スプライト水平位置レジスタ2



| スプライト水平位置レジスタ2 (HS2)【025716番地】

	 			T	 b	ビット名	機能	リセット時	R V	<i>/</i>
					 0~2	スプライトOSD 水平開始位置 制御ビット (HS20~HS22)	水平表示開始位置(上位3ビット) Tosc×(HS2の下位3ビットの設定値×16 ² +HS1の上位4ビットの設定値×16 ¹ +HS1の下位4ビットの設定値×16 ⁰)	不定	R V	/
i.	 	1.	 		 3~7		は何も配置されていません。 読み出した場合、その内容は"0"です。	0	R	-


- 注1. HS2= "0016"のとき、HS1< "3016"を設定しないでください。
- 2. Tosc: OSD用クロック発振周期
- 3. HS1: スプライト水平位置レジスタ1

スプライトOSD制御レジスタ

b7 b6 b5 b4 b3 b2 b1 b0	l	プライトOSD制御レジス	スタ (SC) 【025816番地】			
	b	ビット名	機能	リセット時	R	w
	0	スプライトOSD 制御ビット (SC0)	0: 動作しない 1: 動作する	0	R	W
	1	プリ分周比選択 ビット (SC1)	0: プリ分周比1 1: プリ分周比2	0	R	W
	2, 3	ドットサイズ選択 ビット (SC2, SC3)	b3 b2 0 0: 1Tc×1/2H 0 1: 1Tc×1H 1 0: 2Tc×1H 1 1: 2Tc×2H	0	R	w
	4	割り込み発生位置 選択ビット (SC4)	0: 縦20ドット表示後 1: 縦10ドット及び20ドット表示後	0	R	w
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	5	X _{IN} /4096・スプライト 割り込み要因 切り換えビット (SC5)	0: X _{IN} /4096割り込み 1: スプライトOSD割り込み	0	R	W
L.i	6, 7	これらのビットには何: 書き込み不可で、読み!	も配置されていません。 出した場合、その内容は"O"です。	0	R	-

注1. Tc: プリ分周したOSD用クロック周期 2. H: Hsync

19. パッケージ外形寸法図



株式会社ルネサス テクノロジ 営業企画統括部 〒100-0004 東京都千代田区大手町2-6-2 日本ビル

安全設計に関するお願い

営業お問合せ窓口

株式会社ルネサス販売

1. 弊社は品質,信頼性の向上に努めておりますが,半導体製品は故障が発生したり,誤動作する場合があります。 弊社の半導体製品の故障又は誤動作によって結果として,人身事故 火災事故,社会的損害などを生じさせないような安全性を考慮した冗長設計,延焼対策設計,誤動作防止設計などの安全設計に十分ご留意ください。

- 本資料ご利用に際しての留意事項 1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知 的財産権その他の権利の実施、使用を許諾するものではありません。 2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負
- 2. 本資料に記載の表面カーフ、は、な、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサステクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサステクノロジ半導体製品のご購入に当たりましては、事前にルネサステクノロジ、ルネサス原力、政元または特約店へ最新の情報をご確認頂きますとともに、ルネサステクノロジホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意ください。
 4. 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサステクノロジはその責任を負いまた。

- 4. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサステクノロジは、適用可否に対する責任は負いません。 6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を連輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサステクノロジ、ルネサス販売または特約店へご照会ください。 7. 本資料の転載、複製については、文書によるルネサステクノロジの事前の承諾が必要です。 8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサステクノロジ、ルネサス販売または特約店までご照会ください。

RENESAS

http://www.renesas.com

本		社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
京	浜 支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	東京支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
札	幌 支	店	〒060-0002	札幌市中央区北二条西4-1 (札幌三井ビル5F)	(011) 210-8717
東	北 支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
しし	わ き 支	店	〒970-8026	いわき市平小太郎町4-9 (損保ジャパンいわき第二ビル3F)	(0246) 22-3222
茨	城 支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	潟 支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本 支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部 営 業 本	部	₹460-0008	名古屋市中区栄3-13-20 (栄センタービル4F)	(052) 261-3000
浜	松 支	店	〒430-7710	浜松市板屋町111-2(浜松アクトタワー10F)	(053) 451-2131
西	部営業本	部	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸 支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
広	島 支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
鳥	取 支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州 支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695
鹿	児 島 支	店	〒890-0053	鹿児島市中央町12-2 (明治安田生命鹿児島中央町ビル)	(099) 284-1748

技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口:カスタマサポートセンタ E-Mail: csc@renesas.com