## カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



## ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



## M306H7MG-XXXFP/MC-XXXFP/FGFP

SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER with DATA ACQUISITION CONTROLLER

RJJ03B0153-0210 Rev.2.10 2006.10.25

## 1. 概要

本製品は、高性能シリコンゲートCMOSプロセスを採用しM16C/62シリーズCPUコアを登載したシングルチップマイクロコンピュータで、100ピンプラスチックモールドQFPに収められています。このシングルチップマイクロコンピュータは、高機能命令を持ちながら高い命令効率を持ち、1 Mバイトのアドレス空間と、命令を高速に実行する能力を備えています。また、データスライサを内蔵しており、全世界の放送サービスに対応しています。

## 1.1 特長

● メモリ容量R	OM マ ス ク 版:256K/128Kバイト
	フラッシュ版:256Kバイト
	AM マスク版: 8K/5Kバイト
	フラッシュ版:8Kバイト
● 最短命令実行時間	62.5ns(f(XIN)=16MHz時)
● 電源電圧V	VCC1=3.00V~VCC2,VCC2=4.5V~5.5V(f(XIN)=16MHz 時)
V	VCC1=2.00V~VCC2,VCC2=2.00V~5.5V(f(XCIN)=32KHz時)
*	Vcc2=2.0V~2.9Vは低消費電力モードのみ動作
● 割り込み 🗗	内部25要因、外部8要因、ソフトウエア4要因、7レベル
● 多機能16ビットタイマ	出力系5本+入力系6本
● シリアルI/O	5本(UART/クロック同期 3本、クロック同期 2本、
~	マルチマスタI <sup>2</sup> C 1本)
• DMAC	チャネル(スタート条件:24要因)
● A/Dコンバータ	3ビット×8チャネル(最大10チャネルまで拡張可)
● CRC 演算回路	回路
● ウォッチドッグタイマ1	本
● プログラマブル入出力7	9本(P6~P7, P80~P84: 3.3Vインターフェース対応可)
● 入力ポート1	本(P85、NMI端子と兼用)
● クロック発生回路2	回路内蔵
(	帰還抵抗内蔵、水晶発振子外付け)
● データスライサP	DC, VPS, WSS, EPG-J, CC, CC2X, ID-1 対応

## 1.2 応用

DVD レコーダ、HDD レコーダ



			次	
1.			10. シリアルI/O	
	1.1 特長		10.1 UARTi(i=0~2)	
	1.2 応用		10.2 クロック同期形シリアルI/Oモード	97
	1.3 ピン接続図	3	10.3 クロック非同期形シリアルI/O(UART)モード	
	1.4 性能概要	4	10.4 特殊モード1(I2Cモード)	111
	1.5 ブロック図	6	10.5 特殊モード2	
	1.6 メモリ	10	10.6 特殊モード3(IEモード)	125
2.	中央演算処理装置	11	10.7 特殊モード4(SIMモード)(UART2)	127
3.	リセット	13	10.8 SI/O3、SI/O4	132
	3.1 ハードウエアリセット	13 ′	11. マルチマスタI <sup>2</sup> C-BUSインタフェース	137
	3.2 ソフトウエアリセット		12. A/Dコンパータ	157
	3.3 ウォッチドッグタイマリセット		12.1 単発モード	161
	3.4 SFR		12.2 繰り返しモード	163
4.	クロック発生回路	25	12.3 単掃引モード	165
	4.1 発振回路	30	12.4 繰り返し掃引モード0	
	4.2 CPUクロックと周辺機能クロック		12.5 繰り返し掃引モード1	
	4.3 クロック出力機能		12.6 サンプル&ホールド	
	4.4 パワーコントロール		12.7 拡張アナログ入力端子	
	4.5 システムクロック保護機能	-	12.8 外部オペアンプ接続モード	
5.	プロテクト		12.9 消費電流低減機能	
	割り込み		12.10 アナログ入力端子と外部センサーの	
٥.	6.1 割り込みの分類		回路例	
	6.2 ソフトウェア割り込み		12.11 A/Dコンバータ使用時の注意事項	
	6.3 ハードウェア割り込み		13. CRC演算	174
	6.4 割り込みと割り込みベクタ		14. 拡張機能	
	6.5 割り込み制御	•	14.1 拡張機能概要	
	6.6 Iフラグ		14.2 拡張メモリ	
	6.7 IRビット		14.3 スライスRAM	
	6.8 ILVL2~ILVL0ビット、IPL		14.4 CRC演算回路(EPG-J)	
	6.9 割り込みシーケンス		14.5 拡張レジスタ	
	6.10 割り込み応答時間		14.6 拡張レジスタ構成の補足	
	6.11 割り込み要求受付時のIPLの変化		14.7 8/4ハミングデコーダ	
	6.12 レジスタ退避		14.8 24/18ハミングデコーダ	
	6.13 割り込みルーチンからの復帰		14.9 拡張機能用端子の入出力構成	
	6.14 割り込み優先順位		15. プログラマブル入出力ポート	
	6.15 割り込み優先レベル判定回路		16. 電気的特性	
	6.16 INT割り込み		17. フラッシュメモリ	
	6.17 NMI割り込み			
	6.18 アドレスー致割り込み		17.1 性能概要(フラッシュメモリ版)	
7	ウォッチドッグタイマ		17.2 メモリ配置 17.3 ブートモード	
	DMAC			
0.	8.1 転送サイクル		17.4 フラッシュメモリ書き換え禁止機能.	
	8.2 DMA転送サイクル数		17.5 CPU書き換えモード	
	8.3 DMA許可		17.6 データ保護機能	
	8.4 DMA要求		17.7 ステータスレジスタ	
	8.5 チャネルの優先順位とDMA転送タイミング		17.8 フルステータスチェック	
•	8.5 テヤイルの後元順位とDIMA転送ダイミング		17.9 標準シリアル入出力モード	
<b>y</b> .		-	17.10パラレル入出力モード	
	9.1 タイマA		18. パッケージ寸法	
	9.2 タイマB	82 •	19. 注意事項	303

## 1.3 ピン接続図

図1.1にピン接続図(上面図)を示します。




図1.1 ピン接続図(上面図)

## 1.4 性能概要

表1.1に性能概要を示します。

## 表 1.1 性能概要

;		性能		
基本命令数		91命令		
最短命令実行時間		62.5ns(f(XIN)=16MHz, VCC=4.5~5.5V)		
メモリ容量	ROM	製品一覧表を参照してください。		
	RAM	製品一覧表を参照してください。		
入出力ポート	P0~P5, P86~P87, P9	8ビット×7、2ビット×1: Vcc2系		
	P6~P7, P80~P84	8ビット×2、5ビット×1 : Vcc1系		
入力ポート	P85	1ビット×1(NMI端子のVcc2系レベル判定): Vcc2系		
多機能タイマ	TA0,TA1,TA2,TA3,TA4	16ビット×5		
	TB0,TB1,TB2,TB3,TB4,TB5	16ビット×6		
シリアルI/O		3チャネル		
		クロック同期形シリアルI/O、クロック非同期形シリアルI/O、		
		I <sup>2</sup> C Bus(注1)、IE Bus(注2)		
		2チャネル		
		クロック同期形シリアルI/O		
	マルチマスタI <sup>2</sup> C	I <sup>2</sup> Cバス×1		
A/Dコンバータ		8ビット×(8+2) チャネル		
DMAC		2チャネル(スタート条件:24要因)		
CRC演算回路		CRC-CCITT方式		
ウォッチドックタ	イマ	15ビット×1(プリスケーラ付)		
割り込み		内部25要因、外部8要因、ソフトウエア4要因、7レベル		
クロック発生回路		2回路内蔵		
		・メインクロック発振回路		
		・サブクロック発振回路		
		上記2回路には、帰還抵抗内蔵、		
		水晶発振子外付け		
電源電圧		Vcc1=3.00V~Vcc2,Vcc2=4.5V~5.5V(f(XIN)=16MHz時)		
		Vcc1=3.00V~Vcc2,Vcc2=4.00V~5.5V(f(Xin)=16MHz時)(注3)		
		Vcc1=2.90V~Vcc2,Vcc2=2.90V~5.5V(f(XIN)=16MHz時、8/16分周時)(注3)		
		Vcc1=2.0V~Vcc2,Vcc2=2.0V~5.5V(f(Xcin)=32kHz、低消費電力モード時)(注3)(注4)		
フラッシュメモリ版	プログラム、イレーズ電圧	5.0±0.25V		
	プログラム、イレーズ回数	100回		
素子構造		CMOS高性能シリコンゲート		
パッケージ		100ピンプラスチックモールドQFP		
データスライサ	スライスRAM	864バイト(48×18×8bit)		
	データスライサ	PDC,VPS,WSS,EPG-J,CC,CC2X,ID-1対応		

- 注1. I<sup>2</sup>C BusはオランダPHILIPS社の登録商標です。 オプション機能をご使用になる場合には、その旨ご指定下さい。
- 注2. IEBusは、NECエレクトロニクス株式会社の登録商標です。
- 注3. VCC2電源電圧を4.50V未満でご使用になる時は、A/Dコンバータ、データスライサは使用できません。
- 注4. VCC2電源電圧が2.60V未満の場合、CPU、RAM、時計タイマ、割り込み、入出力ポートのみ使用できます。その他の制御回路(タイマA、タイマB、シリアルI/O、UART等)は使用できません。



表 1.2 製品一覧表

型名	ROM容量	RAM容量	パッケージ	備考
M306H7MG-XXXFP	256Kバイト	8Kバイト		マスクROM版
M306H7MC-XXXFP	128Kバイト	5Kバイト	100P6S-A	マスクROM版
M306H7FGFP	256Kバイト	8Kバイト		フラッシュメモリ版




図1.2 型名とメモリサイズ・パッケージ

## 1.5 ブロック図

図1.3にブロック図を示します。




図1.3 ブロック図

表1.3 端子の機能説明(1)

端子名	名 称	入出力	電源系統	機能
VCC1, VCC2,	電源入力			Vcc1、Vcc2端子には、2.00V~5.5Vを入力して下さい。Vss
Vss				端子には、OVを入力して下さい。Vcc1、Vccの入力条件は
				Vcc1≦Vcc2です。 (注1)
CNVss	CNVss	入力	VCC2	Vssに接続してください。
RESET	リセット入力	入力	VCC2	この端子に "L" を入力すると、マイクロコンピュータはリセッ
				ト状態になります。
XIN	クロック入力	入力	VCC2	メインクロック発振回路の入出力端子です。XIN端子とXOUT端子
Xout	クロック出力	出力		の間にはセラミック共振子、または水晶発振子を接続してくださ
				い。外部で生成したクロックを入力する場合は、XIN端子からク
				ロックを入力し、Хоит端子は開放にしてください。
AVcc	アナログ電源入力			A/Dコンバータの電源入力端子です。Vcc端子に接続してください。
AVss	アナログ電源入力			A/Dコンバータの電源入力端子です。VSS端子に接続してください。
P00~P07	入出力ポートP0	入出力	VCC2	CMOSの8ビット入出力ポートです。入出力を選択するための方
				向レジスタを持ち、1端子ごとに入力ポート、または出力ポート
				にできます。入力ポートは、プログラムで4ビット単位でプルア
				ップ抵抗の有無を選択できます。また、プログラムで選択するこ
				とによってA/Dコンバータの入力端子として機能します。
P10~P17	入出力ポートP1	入出力	VCC2	P0と同等の機能を持つ8ビット入出力ポートです。P15~P17は
				ソフトウェアで選択することによって、INT割り込み入力端子と
				して機能します。
P20~P27	入出力ポートP2	入出力	VCC2	P0と同等の機能を持つ8ビット入出力ポートです。

注1. ここの説明以降、特に指定のない限り、文中にVccと記述されている場合は、Vcc2を示します。

## 表1.4 端子の機能説明(2)

端子名	名 称	入出力	電源系統	機能
P30~P37	入出力ポートP3	入出力	VCC2	P0と同等の機能を持つ8ビット入出力ポートです。
P40~P47	入出力ポートP4	出力	VCC2	P0と同等の機能を持つ8ビット入出力ポートです。
P50~P57	入出力ポートP5	入出力	VCC2	P0と同等の機能を持つ8ビット入出カポートです。プログラムで選
				択することによって、P57からXINの8分周、32分周または、XCINと
				同じ周期をもつクロックを出力します。
P60~P67	入出力ポートP6	入出力	Vcc1	POと同等の機能を持つ8ビット入出力ポートです。プログラム
				で選択することによって、UARTO、UART1の入出力端子として
				機能します。
P70~P77	入出力ポートP7	入出力	VCC1	P0と同等の機能を持つ8ビット入出力ポートです(ただし、P70、
				P71はNチャネルオープンドレイン出力)。プログラムで選択す
				ることによって、タイマA0~A3、の入出力端子として機能しま
				す。また、P70~P73はUART2の入出力端子、P71はタイマB5の
				入力端子、P74、P75は、マルチマスタICバスの入出力端子とし
				て機能します。
P80~P84	入出力ポートP80~P84	入出力	Vcc1 (P80	P80~P84、P86、P87はP0と同等の機能を持つ入出力ポートで
			~P84)	す。プログラムで選択することによって、P80~P81はタイマA4
				の入出力端子として、P82~P84は、INT割り込みの入力端子と
				して機能します。また、P84は、リモコン用出力端子としても
				機能します。

表1.5 端子の機能説明(3)

端子名	名 称	入出力	電源系統	機能
P86、	入力ポートP86	入出力	Vcc2 (P85	P86、P87はプログラムで選択することによってサブクロック発
P87、	入力ポートP87	入出力	~P87)	振回路の入出力端子として機能します。この場合、P86(Xcout
P85	入力ポートP85	入力		端子)とP87(XCIN端子)の間には水晶発振子を接続してください。
				P85はNMIと共用の入力専用のポートです。この端子の入力が
				"H"から"L"に変化したときNMI割り込み要求が発生しま
				す。NMIの機能はプログラムで解除できません。この端子は、
				プルアップ抵抗は設定できません。
P90~P97	入出力ポートP9	入出力	VCC2	P0と同等の機能を持つ8ビット入出力ポートです。プログラム
				で選択することによって、SI/O3、SI/O4の入出力端子、タイマ
				B0~B4の入力端子、A/Dコンバータの入力端子、A/Dトリガ入
				力端子、リモコン用の入力端子として機能します。
VDD2, VSS2	アナログ電源入力			アナログ系の電源入力端子です。VDD2端子には、VCC2と同電位
				を入力してください。VSS2端子には、OVを入力してください。
CVIN	複合ビデオ入力1	入力	VCC2	外部の複合ビデオ信号の入力端子です。この信号を内部でデー
				タスライスします。
SYNCIN	複合ビデオ入力2	入力	VCC2	外部の複合ビデオ信号の入力端子です。
				この信号を内部で同期分離します。
STARTB	発振選択入力	入力	VCC2	RESET時の発振回路を選択します。この端子に"L"を入力する
				とXIN-XOUT、"H"を入力するとXCIN-XCOUTが選択されます。
LP3	フィルタ出力2	出力	VDD2	フィルタ出力2(VPS用)です。
LP4	フィルタ出力3	出力	VDD2	フィルタ出力3(PDC用)です。
Vcc OFF	Vcc1 系電源入力切替	入力	VCC2	通常 "L"レベルを入力下さい。Vcc1電源をオフにする場合は
				"H"レベルを入力下さい。
M1	モード選択入力	入力	VCC2	Vss端子に接続してください。マスクROM版では、Vss端子又
	(M1入力)			はVcc2端子に接続してください。
TEST1	テスト入力	入力	VCC2	テスト用端子です。コンデンサを接続してください。

## 1.6 メモリ

図1.4にメモリ配置を示します。アドレス空間は0000016番地からFFFFF16番地までの1Mバイトあります。 内部ROMはFFFFF16番地から下位方向に配置されます。例えばM306H7MC-XXXFPでは、E000016番地からFFFFF16番地に配置されます。

固定割り込みベクタテーブルはFFFDC16番地からFFFFF16番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。

内部RAMは0040016番地から上位方向に配置されます。例えばM306H7MC-XXXFPでは、0040016番地から017FF16番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFR は、0000016番地から003FF16番地に配置されています。ここには、周辺機能の制御レジスタが配置されています。SFR のうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。スペシャルページベクタテーブルはFFE0016番地からFFFDB16番地に配置されています。このベクタはJMPS命令またはJSRS命令で使用します。詳細は「M16C/60、M16C/20シリーズソフトウエアマニュアル」を参照してください。

本製品には、シングルチップモードのみ存在し、メモリ拡張モードおよびマイクロプロセッサモードは存在しません。




図1.4 メモリ配置図

## 2. 中央演算処理装置

図2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図2.1 CPUのレジスタ

## (1) データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1~R3はR0と同様です。R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組合せて32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

## (2) アドレスレジスタ(A0、A1)

A0は16ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1はA0と同様です。A1とA0を組合せて32ビットのアドレスレジスタ(A1A0)として使用できます。

(3) フレームベースレジスタ(FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

(4) 割り込みテーブルレジスタ (INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

(5) プログラムカウンタ(PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

(6) ユーザスタックポインタ(USP)、割り込みスタックポインタ(ISP) スタックポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。 USPとISPはFLGのUフラグで切り替えられます。

(7) スタティックベースレジスタ(SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

(8) フラグレジスタ(FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

● キャリーフラグ(Cフラグ)

算術論理ユニットで発生したキャリー、ボロー、シフトアウトしたビット等を保持します。

● デバッグフラグ(Dフラグ) Dフラグはデバッグ専用です。"0" にしてください。

● ゼロフラグ(**Z**フラグ)

演算の結果が0のとき"1"になり、それ以外のとき"0"になります。

● サインフラグ(Sフラグ)

演算の結果が負のとき"1"になり、それ以外のとき"0"になります。

● レジスタバンク指定フラグ(Bフラグ)

Bフラグが"0"の場合、レジスタバンク0が指定され、"1"の場合、レジスタバンク1が指定なれます

★ーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに"1"になります。それ以外では"0"になります。

● 割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。

Iフラグが"0"の場合、マスカブル割り込みは禁止され、"1"の場合、許可されます。

割り込み要求を受け付けると、Iフラグは"0"になります。

● スタックポインタ指定フラグ(Uフラグ)

Uフラグが"0"の場合、ISPが指定され、"1"の場合、USPが指定されます。

ハードウエア割り込み要求を受け付けたとき、またはソフトウエア割り込み番号 $0\sim31\,$ のINT 命令を実行したとき、Uフラグは"0"になります。

● プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル $0\sim7$ までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

● 予約領域

書く場合、"0"を書いてください。読んだ場合、その値は不定。

## 3. リセット

リセットには、ハードウエアリセット、ソフトウエアリセット、ウォッチドッグタイマリセットがあります。

## 3.1 ハードウエアリセット

RESET 端子によるリセットです。電源電圧が推奨動作条件を満たすとき、RESET 端子に "L"を入力すると端子は初期化されます(表3.1を参照)。RESET 端子の入力レベルを "L"から "H"にするとCPUとSFRが初期化され、リセットベクタで示される番地からプログラムを実行します。内部RAMは初期化されません。また、内部RAMに書き込み中にRESET 端子が "L"になると、内部RAMは不定となります。

図3.1にリセット回路の一例を、図3.2にリセットシーケンスを、表3.1にRESET端子のレベルが"L"の期間の端子の状態を、図3.3 にリセット後の CPU レジスタの状態を示します。リセット後の SFR の状態は「SFR」を参照してください。

## 1. 電源が安定している場合

- STARTB端子"L"の場合
  - (1)RESET端子に"L"を入力する
  - (2)XIN端子に20サイクル以上のクロックを入力する
  - (3)RESET端子に"H"を入力する
- STARTB端子"H"の場合
  - (1)RESET端子に "L" を入力する
  - (2)XCIN端子に20サイクル以上のクロックを入力する
  - (3)RESET端子に"H"を入力する

## 2. 電源投入時

- STARTB端子"L"の場合
  - (1)RESET端子に"L"を入力する
  - (2)電源電圧を推奨動作条件を満たすレベルまで上昇させる
  - (3)内部電源が安定するまでtd(P-R)待つ
  - (4)XIN端子に20サイクル以上のクロックを入力する
  - (5)RESET端子に"H"を入力する
- STARTB端子"H"の場合
  - (1)RESET端子に"L"を入力する
  - (2)電源電圧を推奨動作条件を満たすレベルまで上昇させる
  - (3)内部電源が安定するまでtd(P-R)待つ
  - (4)XCIN端子に20サイクル以上のクロックを入力する
  - (5)RESET端子に"H"を入力する

## 3.2 ソフトウエアリセット

PM0 レジスタのPM03 ビットを"1" (マイクロコンピュータをリセット)にするとマイクロコンピュータは端子、CPU、SFR を初期化します。その後、リセットベクタで示される番地からプログラムを実行します。

CPUクロック源にメインクロックを選択し、メインクロックの発振が十分安定している状態で、PM03ビットを"1"にしてください。

ソフトウエアリセットでは、一部のSFRが初期化されません。詳細は「SFR」を参照してください。 また、PM0レジスタのPM01~PM00ビットを初期化しないため、プロセッサモードは変化しません。




図3.1 リセット回路の一例

## 3.3 ウォッチドッグタイマリセット

PM1 レジスタのPM12 ビットが"1"(ウォッチドッグタイマアンダフロー時リセット)の場合、ウォッチドッグタイマがアンダフローするとマイクロコンピュータは端子、CPU、SFR を初期化します。その後、リセットベクタで示される番地からプログラムを実行します。

ウォッチドッグタイマリセットでは、一部の SFR が初期化されません。詳細は「SFR」を参照してください。また、PM0 レジスタの $PM01 \sim PM00$  ビットを初期化しないため、プロセッサモードは変化しません。




図3.2 リセットシーケンス

<del>-----</del> RESET 端子のレベルが "L" の期間の端子の状態 表3.1

		端子の状態		
端子名	CNIV(00 - V/00	CNVss = Vcc (注1)		
	CNVss = Vss	BYTE = Vss	BYTE = Vcc	
P0	入力ポート	データ入力	データ入力	
P1	入力ポート	データ入力	入力ポート	
P2, P3, P40~P43	入力ポート	アドレス出力(不定)	アドレス出力(不定)	
P44	入力ポート	 CS0出力("H"を出力)	 CS0出力("H"を出力)	
P45~P47	入力ポート	入力ポート(プルアップあり)	入力ポート(プルアップあり)	
P50	入力ポート	WR出力( "H" を出力)	 WR出力("H"を出力)	
P51	入力ポート	BHE出力(不定)	BHE出力(不定)	
P52	入力ポート	 RD出力("H"を出力)	 RD出力( "H" を出力)	
P53	入力ポート	BCLK出力	BCLK出力	
P54	入力ポート	HLDA出力(出力値はHOLD端子 の入力に依存)	HLDA出力(出力値はHOLD端子 の入力に依存)	
P55	入力ポート	HOLD入力	HOLD入力	
P56	入力ポート	ALE出力("L"を出力)	ALE出力("L"を出力)	
P57	入力ポート	RDY入力	RDY入力	
P6, P7, P80~P84, P86, P87, P9	入力ポート	入力ポート	入力ポート	

注1. 本製品では、CNVss=Vccには設定しないでください。




図3.3 リセット後のCPU レジスタの状態

#### 3.4 **SFR**

番地	レジスタ(注1)	シンボル	リセット後の値
000016		2211.70	プログロ (表の) に
00016			
000216			
000316			
000416	プロセッサモードレジスタ0 (注	2) PM0	000000002
000516	プロセッサモードレジスタ1	PM1	000010002
000616	システムクロック制御レジスタ0	CM0	010010002 (STARTB端子が"L"の場合)
0007	ン ¬ = 1 5 ¬ 、 5 #1        1 ** ¬ 5 + 4	0144	011110002 (STARTB端子が"H"の場合)
000716	システムクロック制御レジスタ 1	CM1	001000002
000016	アドレス一致割り込み許可レジスタ	AIER	XXXXXX002
000A16	プロテクトレジスタ	PRCR	XX0000002
000B16			
000C16			
000D16			
000E16	ウォッチドッグタイマスタートレジスタ	WDTS	XX16
000F16	ウォッチドッグタイマ制御レジスタ	WDC	00XXXXXX2(注3)
001016	アドレスー致割り込みレジスタ0	RMAD0	0016
001116			0016 X016
001216			7010
001316	アドレス一致割り込みレジスタ1	DMAD4	0016
001516	ノ ドレヘ <sup>一</sup> 以削り心のレンヘグ I	RMAD1	0016
001616			X016
001716			
001816			
001916			
001A <sub>16</sub>			
001B <sub>16</sub>			
001C16			
001D16			
001E <sub>16</sub>	プロセッサモードレジスタ2	PM2	XXX000002
001F16			
002016	DMA0ソースポインタ	SAR0	XX16
002116			XX16
002216			XX16
002316			100
002416	DMA0ディスティネーションポインタ	DAR0	XX16
002516 002616			XX16 XX16
002616			AA16
002716	DMA0転送カウンタ	TCR0	XX16
002916	DIVIAO+A及とカックテ	10110	XX16
002A16			
002B16			
002C16	DMA0制御レジスタ	DM0CON	00000X002
002D16			
002E16			
002F16 003016		0.15.1	VV46
003016	DMA1ソースポインタ	SAR1	XX16 XX16
003116			XX16 XX16
003316			70(10
003416	DMA1ディスティネーションポインタ	DAR1	XX16
003516			XX16
003616			XX16
003716			
003816	DMA1転送カウンタ	TCR1	XX16
003916			XX16
003A16			
003B <sub>16</sub>	DMA1制御レジスタ	DM1CON	00000X002
003C16	DIVIA I 即引車 レフハブ	DIVITOON	00000000
003E16			
003F16			

- 注1. 空欄は予約領域です。アクセスしないでください。 注2. PM00、PM01ビットはソフトウエアリセット、ウォッチドッグタイマリセット時は変化しません。 注3. WDC5ビットは電源投入後"0"(コールドスタート)です。プログラムでのみ"1"にできます。

X:不定です。

番地	レジスタ	シンボル	リセット後の値
004016	2,7,7,	2 2 11.72	7 C 7 1 K 07 IL
004116			
004216			
004316			
004416	INT3割り込み制御レジスタ	INT3IC	XX00X0002
004516	タイマB5/SLICE ON割り込み制御レジスタ	TB5IC	XXXXX0002
004616	タイマB4/リモコン割り込み制御レジスタ、UART1バス衝突検出割り込み制御レジスタ	TB4IC、U1BCNIC	XXXXX0002
004716	タイマB3/HINT割り込み制御レジスタ、UARTOバス衝突検出割り込み制御レジスタ		XXXXX0002
004816	SI/O4割り込み制御レジスタ、INT5割り込み制御レジスタ	S4IC、INT5IC	XX00X0002
004916	SI/O3割り込み制御レジスタ、INT4割り込み制御レジスタ	S3IC、INT4IC	XX00X0002
004A16	UART2バス衝突検出割り込み制御レジスタ	BCNIC	XXXXX0002
004B16	DMAO割り込み制御レジスタ	DM0IC	XXXXX0002
004C16	DMA1割り込み制御レジスタ	DM1IC	XXXXX0002
004D16	A (D [ + 42 thu   1   2   2   thu   4   2   2   2   2   2   2   2   2   2	4.010	1000000-
004E16 004F16	A/D[変換割り込み制御レジスタ	ADIC	XXXXX0002
004F16	UART2送信割り込み制御レジスタ UART2受信割り込み制御レジスタ	S2TIC S2RIC	XXXXX0002
005016	UART2受信割り込み制御レジスタ	SOTIC	XXXXX0002 XXXXX0002
005116	UARTO 受信割り込み制御レジスタ	SORIC	XXXXX0002 XXXXXX0002
005216	UART1送信割り込み制御レジスタ	S1TIC	XXXXX0002 XXXXXX0002
005416	UART1受信割り込み制御レジスタ	S1RIC	XXXXX0002
005516	タイマAO割り込み制御レジスタ	TA0IC	XXXXX0002
005616	タイマA1割り込み制御レジスタ	TA1IC	XXXXX0002
005716	タイマA2割り込み制御レジスタ	TA2IC	XXXXX0002
005816	タイマA3割り込み制御レジスタ	TA3IC	XXXXX0002
005916	タイマA4割り込み制御レジスタ	TA4IC	XXXXX0002
005A16	タイマB0割り込み制御レジスタ	TB0IC	XXXXX0002
005B16	タイマB1割り込み制御レジスタ	TB1IC	XXXXX0002
005C16	タイマB2/時計タイマ割り込み制御レジスタ	TB2IC	XXXXX0002
005D16	INTO割り込み制御レジスタ	INT0IC	XX00X0002
005E16	INT1割り込み制御レジスタ	INT1IC	XX00X0002
005F16	INT2割り込み制御レジスタ	INT2IC	XX00X0002
006016			
006116			
006216			
006316			
006416			
006516			
006616 006716			
006716			
006916			
006916 006A16			
006B16			
006C16			
006D16			
006E16			
006F16			
007016			
007116			
007216			
007316			
007416			
007516			
007616			
007716			
007816			
007916			
007A16			
007B16			
007C16			
007D16			
007E16			
007F16			

X:不定です。

ᅏᅶ	1 × 7 7	2.5.42 ()	リト…18の店
番地 008016	レジスタ	シンボル	リセット後の値
008016			
008216			
008316			
008416			
008516			
008616			
≈			~
01B0 <sub>16</sub>			
01B1 <sub>16</sub>			
01B216			
01B3 <sub>16</sub> 01B4 <sub>16</sub>			
01B516	フラッシュメモリ制御レジスタ1(注2)	FMR1	0X00XX0X2
01B616			
01B7 <sub>16</sub>	フラッシュメモリ制御レジスタ0 (注2)	FMR0	XX0000012
01B8 <sub>16</sub>	アドレスー致割り込みレジスタ2	RMAD2	0016
01B9 <sub>16</sub> 01BA <sub>16</sub>			0016
01BA16	アドレス一致割り込み許可レジスタ2	AIER2	X016 XXXXXXX002
01BC16	アドレス一致割り込みレジスタ3	RMAD3	0016
01BD16			0016
01BE16			X016
01BF16			_
≈			~
0200 16	リモコン送信バッファレジスタ	RMT_TMHL	0016
0201 16		TXIVIT_TIVITLE	0016
≈			~
020E16	スライスRAMアドレス制御レジスタ	SA	0016
020F16 021016	スライスRAMデータ制御レジスタ	SD	0016
0211 16 0212 16	CRCレジスタ用アドレス制御レジスタ	CA	0016
0213 16 0214 16		CD	0016
0215 16 0216 16	CRCレジスタ用データ制御レジスタ	-	
0217 16	拡張レジスタ用アドレス制御レジスタ	DA	0016
0219 16	拡張レジスタ用データ制御レジスタ	DD	0016
021A <sub>16</sub> 021B <sub>16</sub>	ハミング8/4レジスタ	HM8	0016
021C <sub>16</sub> 021D <sub>16</sub>	ハミング24/18レジスタ0	HM0	0016
021E <sub>16</sub> 021F <sub>16</sub>	ハミング24/18レジスタ1	HM1	0016
025016			
≈			~
025916			
025A16			
025B16			
025C16 025D16			
025D16	周辺クロック選択レジスタ	PCLKR	000000112
025F16			
≈			*
02D616	I <sup>2</sup> C0割り込み制御レジスタ	EXTIICINT	0016
02D716	予約レジスタ	EXTREG02D7	0016
*			
02E016	I <sup>2</sup> Cデータシフトレジスタ	IIC0S0	不定
02E016	I <sup>2</sup> Cアドレスレジスタ	IICOSOD	0016
02E216	l <sup>2</sup> Cステータスレジスタ	IIC0S1	0001000?2
02E316	I <sup>2</sup> Cコントロールレジスタ	IIC0S1D	0016
02E416	I <sup>2</sup> Cクロックコントロールレジスタ	IIC0S2	0016
02E516 02E616	<u>予約レジスタ</u> I <sup>2</sup> C送信バッファレジスタ	RSVREG02E5 IIC0S0S	00?000002 不定
	」○応信パソファレンヘブ	1100000	11.KE
≈			
0330 <sub>16</sub>			
033116			
033316			
33.4	蜀は予約領域です。アクセス L.ないでください。	•	

注1. 空欄は予約領域です。アクセスしないでください。 注2. このレジスタはフラッシュメモリ版にあります。

X: 不定です。

番地	レジスタ	シンボル	リセット後の値
033416		7 7 7 7 7 7	7 - 7 - 12 - 12
033516			
033616			
033716			
033816			
033916			
033A16			
033B <sub>16</sub>			
033C16			
033D16			
033E16			
033F16			
034016	タイマB3.4.5カウント開始フラグ	TBSR	000XXXXX2
034116	y 1 (20),,000 y 2 1 Ming 2 y		00070000
034216			
00 12 10			
,			
034B <sub>16</sub>			
034C <sub>16</sub>			
034D16			
034D16 034E16			
034E16			
034F16 035016	タイマB3レジスタ	TD2	VV46
035016	ブイ マロシレンスグ	TB3	XX16 XX16
035216	タイマB4レジスタ	TD4	
035216	ブイ ヾ Ď4 レン人グ	TB4	XX16 XX16
035316	タイマB5レジスタ	TD5	XX16 XX16
035516	ブイ キロジレンスプ	TB5	XX16 XX16
035616			7//10
035716			
035816			
035916			
035A16			
035B16	タイマB3モードレジスタ	TB3MR	00XX00002
035C16	タイマB4モードレジスタ	TB4MR	00XX00002 00XX00002
035D16	タイマB5モードレジスタ	TB5MR	00XX00002 00XX00002
035E16	割り込み要因選択レジスタ2	IFSR2A	00XXXXXX2
035F16	割り込み要因選択レジスタ	IFSR	0016
036016	SI/O3送受信レジスタ	S3TRR	XX16
036116	01/00区文店レンスタ	331111	70(10
036216	SI/O3制御レジスタ	S3C	010000002
036316	SI/O3転送速度レジスタ	S3BRG	XX16
036416	SI/O4送受信レジスタ	S4TRR	XX16
036516	01/04 歴文旧レンパク	OTITIO	7//10
036616	SI/O4制御レジスタ	S4C	010000002
036716	SI/O4転送速度レジスタ	S4BRG	XX16
036816	ON O ITAKEREIX V V N Y	טיוטויט	7//10
036916			
036A16			
036B16			
036C16	UART0特殊モードレジスタ4	U0SMR4	0016
036D16	UART0特殊モードレジスタ3	U0SMR3	000X0X0X2
036E16	UART0特殊モードレジスタ2	U0SMR2	X00000002
036F16	UART0特殊モードレジスタ	U0SMR	X00000002 X00000002
037016	UART1特殊モードレジスタ4	U1SMR4	0016
037116	UART1特殊モードレジスタ3	U1SMR3	000X0X0X2
037116	UART1特殊モードレジスタ2	U1SMR2	X00000002
037216	UART1特殊モードレジスタ	U1SMR	X00000002 X00000002
037416	UART2特殊モードレジスタ4	U2SMR4	0016
037516	UART2特殊モードレジスタ3	U2SMR3	000X0X0X2
037616	UART2特殊モードレジスタ2	U2SMR2	X00000002
0.0	UART2特殊モードレジスタ	U2SMR	X00000002 X00000002
037716		U2MR	0016
037716		UZIVIN	
037816	UART2送受信モードレジスタ IIART2転送速度レジスタ	HOPPO	YY16
0378 <sub>16</sub>	UART2転送速度レジスタ	U2BRG	XX16
037816 037916 037A16		U2BRG U2TB	XXXXXXXX2
037816 037916 037A16 037B16	UART2転送速度レジスタ UART2送信バッファレジスタ	U2TB	XXXXXXXX2 XXXXXXXX2
037816 037916 037A16 037B16 037C16	UART2転送速度レジスタ UART2送信バッファレジスタ UART2送受信制御レジスタ0	U2TB U2C0	XXXXXXX2 XXXXXXX2 000010002
037816 037916 037A16 037B16	UART2転送速度レジスタ UART2送信バッファレジスタ	U2TB	XXXXXXXX2 XXXXXXXX2

X: 不定です。

番地	レジスタ	シンボル	リセット後の値
038016	カウント開始フラグ	TABSR	0016
038116	時計用プリスケーラリセットフラグ	CPSRF	0XXXXXXX2
038216	ワンショット開始フラグ	ONSF	0016
038316	トリガ選択レジスタ	TRGSR	0016
038416	アップダウンフラグ	UDF	0016
038516	7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	UDF	0016
038616	タイマA0レジスタ	TA0	XX16
	31 4A0DDX3	IAU	
038716	L		XX16
038816	タイマA1レジスタ	TA1	XX16
038916			XX16
038A <sub>16</sub>	タイマA2レジスタ	TA2	XX16
038B <sub>16</sub>			XX16
038C16	タイマA3レジスタ	TA3	XX16
038D16			XX16
038E <sub>16</sub>	タイマA4レジスタ	TA4	XX16
038F16			XX16
039016	タイマB0レジスタ	TB0	XX16
039116	7 ( 500 ) // /	150	XX16
039216	5 ( ¬P41 × ¬ 5	TD4	
	タイマB1レジスタ	TB1	XX16
039316	h /	TDO	XX16
039416	タイマB2レジスタ	TB2	XX16
039516			XX16
039616	タイマA0モードレジスタ	TA0MR	0016
039716	タイマA1モードレジスタ	TA1MR	0016
039816	タイマA2モードレジスタ	TA2MR	0016
039916	タイマA3モードレジスタ	TA3MR	0016
039A <sub>16</sub>	タイマA4モードレジスタ	TA4MR	0016
039B <sub>16</sub>	タイマB0モードレジスタ	TB0MR	00XX00002
039C16	タイマB1モードレジスタ	TB1MR	00XX00002
039D16	タイマB2モードレジスタ	TB2MR	00XX00002
039E16	711022 10000	IDZIVIIX	0077700002
039F16	LIADTOY WET I'L YOA A	110115	00.5
03A016	THE PROPERTY OF THE PROPERTY O	U0MR	0016
03A116		U0BRG	XX16
03A216	UART0送信バッファレジスタ	U0TB	XXXXXXXX2
03A316			XXXXXXXX2
03A416	UART0送受信制御レジスタ0	U0C0	000010002
03A516	UART0送受信制御レジスタ 1	U0C1	000000102
03A616	UART0受信バッファレジスタ	U0RB	XXXXXXXX2
03A716			XXXXXXXX2
03A816	UART1送受信モードレジスタ	U1MR	0016
03A916		U1BRG	XX16
03AA16		U1TB	XXXXXXXXX
03AB16		0116	XXXXXXXXX2
	UART1送受信制御レジスタ0	U1C0	000010002
		U1C1	000010002
03AD16			
03AE16	UART1受信バッファレジスタ	U1RB	XXXXXXXX2
03AF <sub>16</sub>			XXXXXXXX2
03B016	UART送受信制御レジスタ2	UCON	X00000002
03B1 <sub>16</sub>			
03B216			
03B316			
03B416			
03B516			
03B616			
03B716			
03B816	DMA0要因選択レジスタ	DM0SL	0016
03B016	Om O A EICH (V ) / / /	DIVIOUL	3010
	DMA1声日選択しぶて タ	DM461	0016
03BA <sub>16</sub>	DMA1要因選択レジスタ	DM1SL	0016
03BB16			
03BC16	CRCデータレジスタ	CRCD	XX16
03BD16			XX16
03BE <sub>16</sub>	CRCインプットレジスタ	CRCIN	XX16

X:不定です。

番地	レジスタ	シンボル	リセット後の値
03C016	A/Dレジスタ0	AD0	XXXXXXXX2
03C1 <sub>16</sub>			
03C216	A/Dレジスタ1	AD1	XXXXXXXX2
03C316	NOUZXYI	ADI	70000000
	A/DI S\$ 7 fr 0	402	VVVVVVV
03C4 <sub>16</sub>	A/Dレジスタ2	AD2	XXXXXXXX2
03C516			
03C6 <sub>16</sub>	A/Dレジスタ3	AD3	XXXXXXXX2
03C7 <sub>16</sub>			
03C8 <sub>16</sub>	A/Dレジスタ4	AD4	XXXXXXXX2
03C9 <sub>16</sub>			
03CA <sub>16</sub>	A/Dレジスタ5	AD5	XXXXXXXX2
03CB <sub>16</sub>			
03CC16	A/Dレジスタ6	AD6	XXXXXXXX2
03CD16		7.20	70000000
03CE16	A/Dレジスタ7	AD7	XXXXXXXX2
03CF16	NUUVAAI	ADI	///////////////////////////////////////
03D016		+	
03D016		+	
03D216			
03D316			
03D416	A/D制御レジスタ2	ADCON2	0016
03D516			
03D616	A/D制御レジスタ0	ADCON0	00000XXX2
03D7 <sub>16</sub>	A/D制御レジスタ1	ADCON1	0016
03D816			
03D916			
03DA <sub>16</sub>			
03DF16			
03E016	ポートP0レジスタ	P0	XX16
03E1 <sub>16</sub>	ポートP1レジスタ	P1	XX16
03E2 <sub>16</sub>	ポートP0方向レジスタ	PD0	0016
03E3 <sub>16</sub>	ポートP1方向レジスタ	PD1	0016
03E416	ポートP2レジスタ	P2	XX16
03E516	ポートP3レジスタ	P3	XX16
03E6 <sub>16</sub>	ポートP2方向レジスタ	PD2	0016
03E816	ポートP3方向レジスタ ポートP4レジスタ	PD3	0016 XX16
03E916	ポートP5レジスタ	P5	XX16
03EA <sub>16</sub>	ホートP3レジスタ   ポートP4方向レジスタ	PD4	0016
03EB <sub>16</sub>	ポートP5方向レジスタ	PD5	0016
03EC <sub>16</sub>	ポートP6レジスタ	P6	XX16
03ED <sub>16</sub>	ポートP7レジスタ	P7	XX16
03EE16	ポートP6方向レジスタ	PD6	0016
03EF16	ポートP7方向レジスタ	PD7	0016
03F0 <sub>16</sub>	ポートP8レジスタ	P8	XX16
03F1 <sub>16</sub>	ポートP9レジスタ	P9	XX16
03F216	ポートP8方向レジスタ	PD8	00X000002
03F3 <sub>16</sub>	ポートP9方向レジスタ	PD9	0016
03F516			
03F616			
03F716			
03F916			
03FA <sub>16</sub>			
03FB <sub>16</sub>			00
03FC <sub>16</sub>	プルアップ制御レジスタ0	PUR0	0016
03FD16	プルアップ制御レジスタ1	PUR1	000000002
	1		1
03FE <sub>16</sub>	プルアップ制御レジスタ2	PUR2	0016





図3.4 PM0 レジスタ



注1. このレジスタは、PRCRレジスタのPRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

- 注2. PM12ビットはプログラムで"1"を書くと"1"になります("0"を書いても変化しません)。
- 注3. PM17ビットが"1"(ウエイトあり)の場合、内部RAM、内部ROMアクセス時に1ウエイトが挿入されます。

図3.5 PM1 レジスタ

## 4. クロック発生回路

クロック発生回路として、2つの回路を内蔵します。

- •メインクロック発振回路
- •サブクロック発振回路

表 4.1 にクロック発生回路の概略仕様を示します。また、図 4.1 にシステムクロック発生回路のブロック図、図 4.2~図 4.4 にクロック関連レジスタを示します。

表4.1 クロック発生回路の概略仕様

項目	メインクロック 発振回路	サブクロック 発振回路	
用途	・CPUのクロック源 ・周辺機能のクロック源	・CPUのクロック源 ・タイマA、Bの クロック源	
クロック周波数	0~16MHz(注3)	32.768kHz	
接続できる発振子	・セラミック共振子 ・水晶発振子(注2)	• 水晶発振子	
発振子の接続端子	XIN, XOUT	Xcin, Xcout	
発振停止、再開 機能	あり	あり	
リセット後 の状態 (注1)	発振	停止	
その他	外部で生成されたクロックを入力可能		

- 注1. STARTB端子= "L" 設定時のリセット後の状態を示します。 STARTB端子= "H" 設定時では、以下のようになります。 メインクロック発振回路: 停止, サブクロック発振回路: 発振
- 注2. 「14 拡張機能(スライサ)」を使用する場合は、XIN-XOUT端子間に水晶発振子を必ず接続してください。
- 注3. 「14 拡張機能(スライサ)」を使用する場合は、10MHz、12MHz、14MHz、または16MHzの水晶発振子を使用してください。




図4.1 システムクロック発生回路

# システムクロック制御レジスタ0(注1) b7 b6 b5 b4 b3 b2 b1 b0 シンボル

b7	b6	b5	b4	b3	b2	b1	b0	シンボル CM0	アドレス 000616番地	リセット後の値 (注14) 011110002 (STARTB端子= 010010002 (STARTB端子=	
					-			ビットシンボル	ビット	機能	RW
								CM00	クロック出力機能選択ビット (シングルチップモード時	b1 b0 0 0 : 入出カポートP57 0 1 : fcを出力	RW
					Į.		CM01	のみ有効)	10:fsを出力 11:fs2を出力	RW	
					-			CM02	WAIT時周辺機能クロック 停止ビット(注10)	0:ウエイトモード時、周辺機能 クロック停止しない 1:ウエイトモード時、周辺機能 クロック停止する(注8)	RW
		!		i.				CM03	Xcin-Xcouт駆動能力選択 ビット(注2)	0 : Low 1 : High	RW
						CM04	ポートXc切り替えビット (注2)	0:入出カポートP86、P87 1: XCIN-XCOUT発振機能(注9)	RW		
					CM05	メインクロック停止ビット (注3、注10、注12、注13)	0:発振 1:停止(注4、注5)	RW			
							CM06	メインクロック分周比 選択ビット0(注7、注13)	0: CM16、CM17ビット有効 1:8分周モード	RW	
Į.	!				CM07	システムクロック選択ビット (注6、注10、注11、注12)	0:メインクロック 1:サブクロック	RW			

- 注1. このレジスタは、PRCRレジスタのPRCOビットを"1"(書き込み許可)にした後で書き換えてください。
- 注2. CM04ビットを "0" (入出カポート)にしたとき、またはストップモードへ移行したとき、CM03ビットは "1" (HIGH)に なります。
- 注3. このビットは低消費電カモードにするときに、メインクロックを停止させるためのビットです。メインクロックが停止 したかどうかの検出には使用できません。メインクロックを停止させる場合、次のようにしてください。
  - (1) サブクロックが安定して発振している状態で、CM07ビットを"1"(サブクロック選択)にする
  - (2) CM05ビットを"1"(停止)にする
- 注4. 外部クロック入力時には、クロック発振バッファだけ停止し、サブクロックをCPUクロックに選択していなければ、クロック入力は受け付けられます。
- 注5. CM05ビットが"1"の場合、Χουτ端子は"H"になります。また、内蔵している帰還抵抗は接続したままですので、XIN端子は帰還抵抗を介して、Χουτ("H")にプルアップされた状態となります。
- 注6. CM04ビットを"1"(XcIN-Xcour発振機能)にし、サブクロックの発振が安定した後に、CM07ビットを"0"から"1"(サブクロック)にしてください。
- 注7. 高速モード、中速モードからストップモードへの移行時、CM06ビットは"1"(8分周モード)になります。
- 注8. fc32は停止しません。低速モードまたは低消費電力モード時は"1"(ウエイトモード時、周辺機能クロック停止する)にしないでください。
- 注9. サブクロックを使用する場合、このビットを"1"にしてください。また、ポートP86、P87は入力ポートで、 プルアップなしにしてください。
- 注10. PM2レジスタのPM21ビットが"1" (クロック変更禁止)の場合、CM02、CM05、CM07ビットに書いても変化しません。
- 注11. PM21ビットを"1"にする場合、CM07ビットを"0"(メインクロック)にした後で、PM21ビットを"1"にしてください。
- 注12. CPUクロックのクロック源をメインクロックにする場合、次のようにしてください。
  - (1) CM05ビットを"0"(発振)にする。
  - (2)メインクロック発振安定時間を待つ。
  - (3) CM07ビットを"0"にする。
- 注13. CM05ビットが "1" (メインクロックを停止)のとき、CM06ビットが "1" (8分周モード)、CM15ビットが "1" (駆動能力HIGH)に固定されます。
- 注14. STARTB端子の印加電圧により、リセット後の値は異なりますので注意してください。

図4.2 CM0 レジスタ

#### システムクロック制御レジスタ1(注1) b4 b3 b2 b1 b0 アドレス シンボル リセット後の値 0 0 0 0 CM1 000716番地 001000002 ビット ビットシンボル 機 能 RW 全クロック停止制御ビット 0:クロック発振 CM10 RW (注4、注5) 1:全クロック停止(ストップモード) 予約ビット "0" にしてください RW (b4-b1) XIN-XOUT駆動能力選択ビット 0 : LOW CM15 RW 1: HIGH CM16 メインクロック分周比 00:分周なしモード RW 01:2分周モード 10:4分周モード 選択ビット1(注3) CM17 RW 11:16分周モード

- 注1. このレジスタは、PRCRレジスタのPRC0ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注2. 高速モード、中速モードからストップモードへの移行時、または低速モードで、CM05ビットを"1"(メインクロック停止)にしたとき、 CM15ビットは"1"(駆動能力HIGH)になります。
- 注3. CM06ビットが "0" (CM16、CM17ビット有効)の場合、有効となります。
   注4. CM10ビットが "1" (ストップモード)の場合、XouTは "H" となり、内蔵している帰還抵抗は切り離されます。XCIN端子、XCOUT端子は、ハイインピーダンスになります。
   注5. PM2レジスタのPM21ビットが "1" (クロック変更禁止)の場合、CM10ビットに書いても変化しません。


CM1 レジスタ 図4.3

## 周辺クロック選択レジスタ(注1)



注1. このレジスタは、PRCRレジスタのPRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

## プロセッサモードレジスタ2(注1)



- 注1. このレジスタはPRCRレジスタのPRC1ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注2. 一度"1"にすると、プログラムでは"0"にできません。
- 注3. PM21ビットを"1"にすると次のビットに書き込んでも変化しません。

CMOレジスタのCMO2ビット

CMOレジスタのCM05ビット(メインクロックは停止しない)

CMOレジスタのCM07ビット(CPUクロックのクロック源は変化しない)

CM1レジスタのCM10ビット(ストップモードに移行しない)

図4.4 PCLKR、PM2 レジスタ

## 4.1 発振回路

クロック発生回路で生成するクロックを説明します。

クロック発生回路には、2つの発振回路が内蔵されており、リセット後STARTB端子の設定により、CPUクロックとしてメインクロックまたはサブクロックを選択することができます。

## (1) メインクロック

メインクロック発振回路が供給するクロックです。CPUクロックと周辺機能クロックのクロック源になります。メインクロック発振回路はXIN-XOUT端子間に発振子を接続することで発振回路が構成されます。メインクロック発振回路には帰還抵抗が内蔵されており、ストップモード時には消費電力を低減するため、発振回路から切り離されます。メインクロック発振回路には、外部で生成されたクロックをXIN端子へ入力することもできます。図4.5にメインクロックの接続回路例を示します。

STARTB端子が"L"の場合、リセット後は、メインクロックの8分周がCPUクロックになります (サブクロックは停止)。

CPUクロックのクロック源をサブクロックに切り替えた後、CM0レジスタのCM05ビットを"1" (メインクロック発振回路の発振停止)にすると、消費電力を低減できます。この場合、XouTは"H"になります。また、内蔵している帰還抵抗はONしたままですので、XINは帰還抵抗を介してXouTにプルアップされた状態となります。なお、外部で生成したクロックをXIN端子に入力している場合、CM05を"1"にしてもサブクロックをCPUクロックに選択していない限り、メインクロックは停止しませんので、必要な場合は外部でクロックを停止させてください。

ストップモード時は、メインクロックを含めたすべてのクロックが停止します。詳細は「パワーコントロール」を参照してください。




図4.5 メインクロックの接続回路例

## (2) サブクロック

サブクロック発振回路が供給するクロックです。CPUクロックと、タイマA、タイマBのカウントソースのクロック源になります。また、サブクロックと同一周波数のfcをCLKout端子から出力できます。

サブクロック発振回路は、XCIN-XCOUT 端子間に水晶発振子を接続することで発振回路が構成されます。サブクロック発振回路には帰還抵抗が内蔵されており、ストップモード時には消費電力を低減するため、発振回路から切り離されます。サブクロック発振回路には、外部で生成されたクロックをXCIN端子へ入力することもできます。図4.6にサブクロックの接続回路例を示します。

STARTB 端子が "L" の場合、リセット後は、サブクロックは停止しています。このとき、帰還抵抗は発振回路から切り離されています。

サブクロックの発振が安定した後、CM0 レジスタの CM07 ビットを "1" (サブクロック)にすると、サブクロックが CPU クロックになります。

STARTB 端子が "H" の場合、リセット後は、サブクロック発振(XCIN)の8分周がCPUクロックになります(メインクロックは停止)。

この後、メインクロックを使用する場合は、図4.7に示す手順に従って移行してください。 ストップモード時、サブクロックを含めたすべてのクロックが停止します。詳細は「パワーコントロール」を参照してください。




図4.6 サブクロックの接続回路例




図4.7 リセット後、CPUクロック源をサブクロックからメインクロックにする手順

## 4.2 CPUクロックと周辺機能クロック

CPUを動作させるCPUクロックと周辺機能を動作させる周辺機能クロックがあります。

## (1) CPUクロックとBCLK

CPUとウォッチドッグタイマの動作クロックです。

CPUクロックのクロック源としてメインクロック、または、サブクロックが選択できます。

CPUクロックのクロック源としてメインクロックを選択した場合、選択したクロックを1分周(分周なし)、または2、4、8、16分周したものがCPUのクロックになります。分周はCM0 レジスタのCM06 ビットとCM1 レジスタのCM17~CM16 ビットで選択できます。

STARTB端子を "L" にしてリセット解除すると、メインクロックの8分周がCPUクロックになります。

STARTB端子を"H"にしてリセット解除すると、サブクロックの8分周がCPUクロックになります。 このとき、CM0レジスタのCM04ビット、CM05ビットは"1"になります。

なお、高速モード、中速モードからストップモードへの移行時、または低速モードでCM0 レジスタのCM05 ビットを"1"(停止)にしたとき、CM0 レジスタのCM06 ビットは"1"(8分周モード)になります。

(2) 周辺機能クロック(f1、f2、f8、f32、f1SIO、f2SIO、f8SIO、f32SIO、fAD、fC32)

周辺機能の動作クロックです。

fi(i=1, 2, 8, 32)とfisioはメインクロックをi分周したクロックです。fiはタイマA、タイマBで、fisioはシリアルI/Oで使用します。fi8とfi32はCLKOUT端子から出力できます。

fADは、メインクロックをクロック源とし、A/Dコンバータで使用します。

CM0 レジスタの CM02 ビットを"1"(ウエイトモード時周辺機能クロックを停止する)にした後に WAIT 命令を実行した場合、または低消費電力モード時、fi、fisio、fAD は停止します。

fC32はサブクロックをクロック源とし、タイマA、タイマBで使用します。fC32はサブクロックが供給されているときに使用できます。

## 4.3 クロック出力機能

CLKouT端子からf8、f32、またはfcを出力できます。CM0 レジスタのCM01~CM00 ビットで選択してください。

## 4.4 パワーコントロール

パワーコントロールには3つのモードがあります。なお、便宜上、ここでは、ウエイトモード、ストップモード以外の状態を通常動作モードと呼びます。

## (1) 通常動作モード

通常動作モードには、さらに4つのモードに分けられます。

通常動作モードでは、CPUクロック、周辺機能クロックが共に供給されていますので、CPUも周辺機能も動作します。CPUクロックの周波数を制御することで、パワーコントロールを行います。CPUクロックの周波数が大きいほど処理能力は上がり、小さいほど消費電力は小さくなります。また、不要な発振回路を停止させると更に消費電力は小さくなります。

CPUクロックのクロック源を切り替えるとき、切り替え先のクロックが安定して発振している必要があります。切り替え先がメインクロック、サブクロックの場合、プログラムで発振が安定するまで待ち時間を取ってから移るようにしてください。

## ■ 高速モード

メインクロックの1分周がCPUクロックとなります。サブクロックが供給されている場合はfc32がタイマA、タイマBのカウントソースに使用できます。

## ■ 中速モード

メインクロックの2分周、4分周、8分周、または16分周がCPUクロックとなります。サブクロックが供給されている場合はfc32がタイマA、タイマBのカウントソースに使用できます。

## ■ 低速モード

サブクロックがCPUクロックとなります。周辺機能クロックのクロック源は、メインクロックです。fc32がタイマA、タイマBのカウントソースに使用できます。

## ■ 低消費電力モード

低速モードにした後、メインクロックを停止させた状態です。サブクロックがCPUクロックとなります。fc32がタイマA、タイマBのカウントソースに使用できます。

このモードにすると同時に CM0 レジスタの CM06 ビットは "1" (8 分周モード) になります。 低消費電力モードでは、CM06 ビットを変更しないでください。したがって、次にメインクロックを動作させるときは中速(8 分周)モードになります。

#### (2) ウエイトモード

ウエイトモードではCPU クロックが停止しますので、CPU クロックで動作するCPU とウォッチドッグタイマが停止します。メインクロック、サブクロックは停止しませんので、これらのクロックを使用する周辺機能は動作します。

#### ● 周辺機能クロック停止機能

CM02 ビットが "1" (ウエイトモード時、周辺機能クロックを停止する)の場合、ウエイトモード時にfi、f2、f8、f32、f1SIO、f2SIO、f8SIO、f32SIO、fADが停止しますので、消費電力が低減できます。fC32 は停止しません。

# ● ウエイトモードへの移行

WAIT命令を実行するとウエイトモードになります。

## ● ウエイトモード時の端子の状態

表4.2にウエイトモード時の端子の状態を示します。

#### ● ウエイトモードからの復帰

ハードウエアリセット、NMI割り込み、または周辺機能割り込みにより、ウエイトモードから復帰します。

ハードウエアリセットまたはNMI割り込みで復帰する場合、周辺機能割り込みのILVL2~ILVL0ビットを"0002"(割り込み禁止)にした後、WAIT命令を実行してください。

周辺機能割り込みはCM02ビットの影響を受けます。CM02ビットが"0"(ウエイトモード時、周辺機能クロックを停止しない)の場合は、すべての周辺機能割り込みがウエイトモードから復帰に使用できます。CM02ビットが"1"(ウエイトモード時、周辺機能クロックを停止する)の場合は、周辺機能クロックを使用する周辺機能は停止しますので、外部信号によって動作する周辺機能の割り込みがウエイトモードから復帰に使用できます。

表4.2 ウエイトモード時の端子の状態

į	端子	シングルチップモード
A0~A19、D0~E	015、	
RD, WR, WRL	WRH	
HLDA, BCLK		
ALE		
入出力ポート		ウエイトモードに入る直前の状態を保持
CLKout	fc選択時	停止しません
f8、f32選択時		CM02ビットが"0"のとき
		停止しません
		CM02ビットが"1"のとき
		ウエイトモードに入る直前の状態を保持

#### 表4.3 ウエイトモードからの復帰に使用できる割り込み

割り込み	CM02=0の場合	CM02=1の場合
NMI割り込み	使用可	使用可
シリアルI/O割り込み	内部クロック、外部クロック で使用可	外部クロックで使用可
A/D変換割り込み	単発モードまたは単掃引モード で使用可	— (使用しないでください)
タイマA割り込み タイマB割り込み	すべてのモードで使用可	イベントカウンタモードまたは カウントソースがfC32のとき 使用可
INT割り込み	使用可	使用可

表4.3にウエイトモードからの復帰に使用できる割り込みと使用条件を示します。

ウエイトモードからの復帰に周辺機能割り込みを使用する場合、WAIT 命令実行前に次の設定をしてください。

- (1) ウエイトモードからの復帰に使用する周辺機能割り込みの割り込み制御レジスタの ILVL2 ~ ILVL0 ビットに割り込み優先レベルを設定する。
  - また、ウエイトモードからの復帰に使用しない周辺機能割り込みの $ILVL2 \sim ILVL0$  ビットをすべて "0002" (割り込み禁止)にする。
- (2) Iフラグを"1"にする。
- (3) ウエイトモードからの復帰に使用する周辺機能を動作させる。 周辺機能割り込みで復帰する場合、割り込み要求が発生してCPUクロックの供給を開始すると、 割り込みルーチンを実行します。

周辺機能割り込みでウエイトモードから復帰したときのCPUクロックは、WAIT命令実行時のCPUクロックと同じクロックです。

#### (3) ストップモード

ストップモードでは、すべての発振が停止します。したがって、CPUクロックと周辺機能クロックも停止し、これらのクロックで動作するCPU、周辺機能は停止します。消費電力がもっとも少ないモードです。なお、Vcc端子に印加する電圧がVRAM以上のとき、内部RAMは保持されます。また、外部信号によって動作する周辺機能は動作します。ストップモードからの復帰に使用でき

- ·NMI割り込み
- · INT 割り込み
- ・タイマA、タイマBの割り込み(イベントカウンタモードで外部パルスをカウント時)
- ・シリアルI/Oの割り込み(外部クロック選択時)

拡張機能(データスライス機能/ハミング機能)の内部発振回路は拡張レジスタ XTAL\_VCO, PDC VCO ON,VPS VCO ONに "0"を書き込むと発振停止を行います。

#### ●ストップモードへの移行

る割り込みは次のとおりです。

CM1 レジスタのCM10 ビットを "1" (全クロック停止)にすると、ストップモードになります。 同時にCM0 レジスタのCM06 ビットは "1" (8分周モード)、CM1 レジスタのCM15 ビットは "1" (メインクロック発振回路の駆動能力HIGH)になります。

### ●ストップモード時の端子の状態

表4.4にストップモード時の端子の状態を示します。

#### ●ストップモードからの復帰

ハードウエアリセット、NMI割り込み、または周辺機能割り込みにより、ストップモードから復帰します。

ハードウエアリセットまたは NMI 割り込みで復帰する場合、周辺機能割り込みの ILVL2 ~ ILVL0 ビットをすべて "0002" (割り込み禁止)にした後、CM10 ビットを "1" にしてください。 周辺機能割り込みで復帰する場合は、次の設定をした後、CM10 ビットを "1" にしてください。

(1) ストップモードからの復帰に使用する周辺機能割り込みのILVL2~ILVL0ビットに割り込み優先レベルを設定する。

また、ストップモードからの復帰に使用しない周辺機能割り込みの $ILVL2 \sim ILVL0$  ビットをすべて "0002" (割り込み禁止)にする。

- (2) Iフラグを"1"にする。
- (3) ストップモードからの復帰に使用する周辺機能を動作させる。 周辺機能割り込みで復帰する場合、割り込み要求が発生して、CPU クロックの供給が開始されると割り込みルーチンを実行します。

周辺機能割り込み、またはNMI割り込みでストップモードから復帰した場合のCPUクロックは、ストップモード移行前のCPUクロックにしたがって、次のようになります。

ストップモード移行前のCPUクロックがサブクロックの場合: サブクロック

ストップモード移行前のCPUクロックがメインクロックの場合:メインクロックの8分周

表4.4 ストップモード時の端子の状態

	端子	シングルチップモード
A0~A19、D0	~D15、 CS0 ~ CS3、	
RD, WR, W	/RL、WRH	
HLDA 、 BCLK		
ALE		
入出力ポート		ストップモードに入る直前の状態を保持
CLKOUT	fc選択時	"H"
	f8、f32選択時	ストップモードに入る直前の状態を保持

図4.8に通常動作モードからのストップモード、ウエイトモードへの状態遷移を示します。 図4.9に通常動作モードの状態遷移を示します。




図4.8 ストップモード、ウエイトモード状態遷移




図4.9 通常動作モード状態遷移

## 4.5 システムクロック保護機能

CPUクロックのクロック源にメインクロックを選択しているとき、暴走でCPUクロックが停止しないようにクロックの変更を禁止する機能です。

PM2レジスタのPM21ビットを"1"(クロックの変更禁止)にすると、次のビットに書き込めなくなります。

- ・CM0レジスタのCM02ビット、CM05ビット、CM07ビット
- ・CM1レジスタのCM10ビット、CM11ビット

システムクロック保護機能を使用する場合、CM0 レジスタのCM05 ビットが "0" (メインクロック発振)、CM07 ビットが "0" (CPU クロックのクロック源はメインクロック)の状態で次の処理をしてください。


- (1) PRCR レジスタのPRC1 ビットを"1" (PM2 レジスタ書き込み許可)にする
- (2) PM2 レジスタのPM21 ビットを"1" (クロック変更禁止)にする
- (3) PRCR レジスタのPRC1 ビットを "0" (PM2 レジスタ書き込み禁止)にする PM21 ビットが "1" のとき、WAIT命令を実行しないでください。

# 5. プロテクト

プロテクトはプログラムが暴走したときに備え、重要なレジスタは簡単に書き換えられないように保護する機能です。図5.1にPRCRレジスタを示します。PRCRレジスタが保護するレジスタは次のとおりです。

- ・PRC0ビットで保護されるレジスタ: CM0、CM1、PCLKR レジスタ
- ・PRC1ビットで保護されるレジスタ: PM0、PM1、PM2レジスタ
- ・PRC2ビットで保護されるレジスタ: PD9、S3C、S4Cレジスタ

PRC2 ビットを "1" (書き込み許可状態)にした後、任意の番地に書き込みを実行すると "0" (書き込み禁止状態)になります。PRC2 ビットで保護されるレジスタはPRC2 ビットを "1" にした次の命令で変更してください。PRC2 ビットを "1" にする命令と次の命令の間に割り込みやDMA転送が入らないようにしてください。PRC0、PRC1 ビットは任意の番地に書き込みを実行しても "0" になりませんのでプログラムで "0" にしてください。




注1. PRC2ビットは"1"を書き込んだ後、任意の番地に書き込みを実行すると"0"になります。他のビットは"0"になりませんので、プログラムで"0"にしてください。

図5.1 PRCR レジスタ

# 6. 割り込み

# 6.1 割り込みの分類

図6.1に割り込みの分類を示します



#### 図6.1 割り込みの分類

●マスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や

割り込み優先レベルによる割り込み優先順位の変更が可能

● ノンマスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や

割り込み優先レベルによる割り込み優先順位の変更が不可能

## 6.2 ソフトウエア割り込み

ソフトウエア割り込みは、命令の実行によって発生します。ソフトウエア割り込みはノンマスカブル 割り込みです。

#### ●未定義命令割り込み

未定義命令割り込みは、UND命令を実行すると発生します。

#### ●オーバフロー割り込み

オーバフロー割り込みは、Oフラグが"1"(演算の結果がオーバフロー)の場合、INTO命令を実行すると発生します。演算によってOフラグが変化する命令は次のとおりです。

ABS, ADC, ADCF, ADD, CMP, DIV, DIVU, DIVX, NEG, RMPA, SBB, SHA, SUB

#### ● BRK割り込み

BRK割り込みは、BRK命令を実行すると発生します。

#### ● INT命令割り込み

INT 命令割り込みは、INT 命令を実行すると発生します。INT 命令で指定できるソフトウエア割り込み番号は $0\sim63$ です。ソフトウエア割り込み番号 $4\sim31$ は周辺機能割り込みに割り当てられますので、INT 命令を実行することで周辺機能割り込みと同じ割り込みルーチンを実行できます。

ソフトウエア割り込み番号 $0\sim31$ では、命令実行時にUフラグを退避し、Uフラグを"0" (ISPを選択)にした後、割り込みシーケンスを実行します。割り込みルーチンから復帰するときに退避しておいたUフラグを復帰します。ソフトウエア割り込み番号 $32\sim63$ では、命令実行時Uフラグは変化せず、そのとき選択されているSPを使用します。

### 6.3 ハードウエア割り込み

ハードウエア割り込みには、特殊割り込みと周辺機能割り込みがあります。

#### ● 特殊割り込み

特殊割り込みは、ノンマスカブル割り込みです。

(1) NMI割り込み

 $\overline{NMI}$  割り込みは、 $\overline{NMI}$  端子の入力が "H" から "L" に変化すると発生します。 $\overline{NMI}$  割り込みの詳細は  $\overline{NMI}$  割り込み」を参照してください。

(2) DBC割り込み

開発サポートツール専用の割り込みですので、使用しないでください。

(3) ウォッチドッグタイマ割り込み

ウォッチドッグタイマによる割り込みです。ウォッチドッグタイマ割り込み発生後は、ウォッチドッグタイマを初期化してください。ウォッチドッグタイマの詳細は「ウォッチドッグタイマ」を参照してください。

(4) シングルステップ割り込み

開発サポートツール専用の割り込みですので、使用しないでください。

(5) アドレス一致割り込み

アドレス一致割り込みは、AIER レジスタの AIER0 ビット、AIER1 ビット、AIER2 レジスタの AIER20 ビット、AIER21 ビットのうち、いずれか1つが"1"(アドレス一致割り込み許可)の場合、対応するRMAD0~RMAD3 レジスタで示される番地の命令を実行する直前に発生します。 アドレス一致割り込みの詳細は「アドレス一致割り込み」を参照してください。

#### ● 周辺機能割り込み

周辺機能割り込みは、マイクロコンピュータ内部の周辺機能による割り込みです。周辺機能割り込みは、マスカブル割り込みです。周辺機能割り込みの割り込み要因は「表 6.2 可変ベクタテーブル」を参照してください。

また、周辺機能の詳細は各周辺機能の説明を参照してください。

## 6.4 割り込みと割り込みベクタ

1ベクタは4バイトです。各割り込みベクタには、割り込みルーチンの先頭番地を設定してください。割り込み要求が受け付けられると、割り込みベクタに設定した番地へ分岐します。図 6.2 に割り込みベクタを示します。



図6.2 割り込みベクタ

#### ● 固定ベクタテーブル

固定ベクタテーブルは、FFFDC16番地から FFFFF16番地に配置されています。表 6.1 に固定ベクタテーブルを示します。フラッシュメモリ版では、固定ベクタのベクタ番地(H)をIDコードチェック機能で使用します。詳細は「内蔵フラッシュメモリ書き換え禁止機能」を参照してください。

#### 表6.1 固定ベクタテーブル

割り込み要因	ベクタ番地 番地(L) ~番地(H)	備考	参照先
未定義命令	FFFDC16 ~ FFFDF16	UND命令で割り込み	M16C/6Q M16C/20
オーバフロー	FFFE016 ~ FFFE316	INTO命令で割り込み	シリーズ
BRK命令	FFFE416 ~ FFFE716	FFFE716番地の内容がFF 16の	ソフトウエア
		場合は可変ベクタテーブル内	マニュアル
		のベクタが示す番地から実行	
アドレス一致	FFFE816 ~ FFFEB16		アドレス一致割り込み
シングルステップ (注1)	FFFEC16 ~ FFFEF16		
ウォッチドッグタイマ	FFFF016 ~ FFFF316		ウォッチドッグタイマ
DBC(注1)	FFFF416 ~ FFFF716		
NMI	FFFF816 ~ FFFFB16		NMI割り込み
リセット	FFFFC16 ~ FFFFF16		リセット

注1. 開発サポートツール専用の割り込みですので、使用しないでください。

#### ● 可変ベクタテーブル

INTBレジスタに設定された先頭番地から256バイトが可変ベクタテーブルの領域となります。表 6.2に可変ベクタテーブルを示します。INTBレジスタに偶数番地を設定すると、奇数番地の場合に比べて割り込みシーケンスが速く実行できます。

表6.2 可変ベクタテーブル

割り込み要因	ベクタ番地(注1) 番地(L)~番地(H)	ソフトウエア 割り込み番号	参照先	
BRK命令(注5)	+0~+3(000016~000316)	0	M16C/60、M16C/20シリーズ	
—— (予約)		1~3	ソフトウエアマニュアル	
ĪNT3	+16~+19(001016 ~001316)	4	INT割り込み	
タイマB5/SLICE ON (注7)	+20~+23(001416 ~001716)	5	タイマ	
タイマB4/リモコン、UART1バス衝突検出 (注4、注6、注7)	+24~+27(001816 ~001B16)	6	タイマ	
タイマB3/HINT、UART0バス衝突検出 (注4、注6、注7)	+28~+31(001C16 ~001F16)	7	シリアルI/O	
SI/O4、INT5 (注2)	+32~+35(002016 ~002316)	8	 INT割り込み	
SI/O3、INT4 (注2)	+36~+39(002416 ~002716)	9	シリアル1/0	
UART2バス衝突検出	+40~+43(002816~002B16)	10	シリアルI/O	
DMA0	+44~+47 (002C16~002F16)	11		
DMA1	+48~+51 (003016~003316)	12	DMAC	
A/D	+56~+59 (003816~003B16)	14	A/Dコンバータ	
UART2送信、NACK2 (注3)	+60~+63 (003C16~003F16)	15		
UART2受信、ACK2 (注3)	+64~+67 (004016~004316)	16		
UART0送信、NACK0 (注3)	+68~+71 (004416~004716)	17	2.1171110	
UART0受信、ACK0 (注3)	+72~+75 (004816~004B16)	18	シリアルI/O	
UART1送信、NACK1 (注3)	+76~+79 (004C16~004F16)	19		
UART1受信、ACK1 (注3)	+80~+83 (005016~005316)	20		
タイマA0	+84~+87 (005416~005716)	21		
タイマA1	+88~+91 (005816~005B16)	22		
タイマA2	+92~+95 (005C16~005F16)	23		
タイマA3	+96~+99 (006016~006316)	24		
タイマA4/マルチマスタI <sup>2</sup> C (注9)	+100~+103 (006416~006716)	25	タイマ	
タイマB0	+104~+107 (006816~006B16)	26		
タイマB1	+108~+111 (006C16~006F16)	27		
タイマB2/時計タイマ (注7)	+112~+115 (007016~007316)	28		
ĪNT0	+116~+119 (007416~007716)	29		
ĪNT1	+120~+123 (007816~007B16)	30	 INT割り込み	
 INT2/リモコン送信 (注8)	+124~+127 (007C16~007F16)	31		
ソフトウエア割り込み(注5)	+128~+131 (008016~008316)	32 ≀ 63	M16C/60、M16C/20シリーズ ソフトウエアマニュアル	

- 注1. INTBレジスタが示す番地からの相対番地です。
- 注2. IFSRレジスタのIFSR6、7ビットで選択してください。
- 注3. I<sup>2</sup>Cモード時にNACK、ACKが割り込み要因になります。
- 注4. IFSR2AレジスタのIFSR26、27ビットで選択してください。
- 注5. 1フラグによる禁止はできません。
- 注6. バス衝突検出:IEモード時はバス衝突検出が割り込み要因になります。
  - I<sup>2</sup>Cモード時はスタートコンディション検出、ストップコンディション検出が割り込み要因になります。
- 注7. SLICEON、リモコン、HINT、時計タイマ割り込みを使用する場合は、「14 拡張機能」の拡張レジスタの3616番地を参照してください。
- 注8. リモコン送信割り込みを使用する場合は、「14 拡張機能」の拡張レジスタの3E16番地を参照してください。
- 注9. マルチマスタI<sup>2</sup>C書り込みを使用する場合は、「11 マルチマスタI<sup>2</sup>C-BUSインタフェース」のI<sup>2</sup>CO割り込み制御レジスタ (02D616番地)を参照してください。



# 6.5 割り込み制御


マスカブル割り込みの許可、禁止、受け付ける優先順位の設定について説明します。ここで説明する内容は、ノンマスカブル割り込みには該当しません。

マスカブル割り込みの許可、禁止は、FLGレジスタのIフラグ、IPL、各割り込み制御レジスタのILVL2~ILVL0ビットで行います。また、割り込み要求の有無は、各割り込み制御レジスタのIRビットに示されます。

図6.3に割り込み制御レジスタを示します。

割り込み制御レジス	タ(注2)	シンボル TB5IC	アドレス 004516番地	リセット XXXXX	
b7 b6 b5 b4 b3 b2 b1	b0	TB4IC/U1BCNIC(注3) TB3IC/U0BCNIC(注3) BCNIC DM0IC、DM1IC ADIC S0TIC~S2TIC S0RIC~S2RIC TA0IC~TA4IC TB0IC~TB2IC	004616番地 004716番地 004A16番地 004B16、004C16番地 004E16番地 005116、005316、00 005216、005416、00 005516~005916番地	XXXXX 04F16番地 XXXXX 05016番地 XXXXX XXXXX	(0002 (0002 (0002 (0002 (0002 (0002 (0002
	ビットシンフ	ドル ビット名	機	能能	RW
	L- ILVL0	割り込み優先レベル 選択ビット	b2 b1 b0 0 0 0 : レベノ 0 0 1 : レベノ	レ0(割り込み禁止) レ1	RW
\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	ILVL1		0 1 0 : レベノ 0 1 1 : レベノ 1 0 0 : レベノ	<b>∪3</b> <b>∪4</b>	RW
\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	ILVL2		1 0 1 : レベノ 1 1 0 : レベノ 1 1 1 : レベノ	<b>₽</b> 6	RW
	IR	割り込み要求ビット	0:割り込み		RW (注1)
一 (b7-b4)何も配置されていない。書く場合、 "0" を書いてください。 読んだ場合、その値は不定。					

- 注1. IRビットは "0" のみ書けます("1" を書かないでください)。
- 注2. 割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。 詳細は、「割り込みの注意事項」を参照してください。
- 注3. IFSR2Aレジスタで選択してください。



- 注1. IRビットは "0" のみ書けます("1" を書かないでください)。
- 注2. 割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。 詳細は、「割り込みの注意事項」を参照してください。
- 注3. IFSRレジスタのIFSRiビット(i=0~5)が "1" (両エッジ)の場合、INTilCレジスタのPOLビットを "0" (立ち下がりエッジ)にしてください。
- 注4. IFSRレジスタのIFSR6ビットが "0" (SI/O3選択)時はS3ICレジスタの、IFSR7ビットが "0" (SI/O4選択)時は S4ICレジスタのPOLビットを"0"(立ち下がりエッジ)にしてください。

図6.3 割り込み制御レジスタ

## 6.6 1フラグ

Iフラグは、マスカブル割り込みを許可または禁止します。Iフラグを"1"(許可)にすると、マスカブ ル割り込みは許可され、"0" (禁止)にするとすべてのマスカブル割り込みは禁止されます。

## 6.7 IRビット

IRビットは割り込み要求が発生すると、"1" (割り込み要求あり)になります。割り込み要求が受け付 けられ、対応する割り込みベクタに分岐した後、IRビットは"0"(割り込み要求なし)になります。 IRビットはプログラムによって"0"にできます。"1"を書かないでください。

## 6.8 ILVL2~ILVL0ビット、IPL

割り込み優先レベルは、ILVL2~ILVL0ビットで設定できます。

表6.3に割り込み優先レベルの設定、表6.4にIPLにより許可される割り込み優先レベルを示します。

割り込み要求が受け付けられる条件を次に示します。

・Iフラグ

・IRビット

・割り込み優先レベル > IPL

Iフラグ、IRビット、ILVL2~ILVL0ビット、IPLはそれぞれ独立しており、互いに影響を与えること はありません。

表 6.3 割り込み優先レベルの設定

ILVL2~ILVL0ビット	割り込み優先レベル	優先順位
0002	レベル0 (割り込み禁止)	
0012	レベル1	低い
0102	レベル2	
0112	レベル3	
1002	レベル4	
1012	レベル5	
1102	レベル6	
1112	レベル7	高い

表 6.4 IPLにより許可される割り込み優先レベル

IPL	許可される割り込み優先レベル
0002	レベル1以上を許可
0012	レベル2以上を許可
0102	レベル3以上を許可
0112	レベル4以上を許可
1002	レベル5以上を許可
1012	レベル6以上を許可
1102	レベル7以上を許可
1112	すべてのマスカブル割り込みを禁止

### 6.9 割り込みシーケンス

割り込み要求が受け付けられてから割り込みルーチンが実行されるまでの、割り込みシーケンスについて説明します。

命令実行中に割り込み要求が発生すると、その命令の実行終了後に優先順位が判定され、次のサイクルから割り込みシーケンスに移ります。ただし、SMOVB、SMOVF、SSTR、RMPAの各命令は、命令実行中に割り込み要求が発生すると、命令の動作を一時中断し割り込みシーケンスに移ります。

割り込みシーケンスでは、次のように動作します。図6.4に割り込みシーケンスの実行時間を示します。

- (1) 0000016番地を読むことで、CPUは割り込み情報(割り込み番号、割り込み要求レベル)を獲得します。その後、該当する割り込みのIRビットが"0"(割り込み要求なし)になります。
- (2) 割り込みシーケンス直前のFLGレジスタをCPU内部の一時レジスタ(注1)に退避します。
- (3) FLGレジスタのうち、Iフラグ、Dフラグ、Uフラグは次のようになります。 Iフラグは"0"(割り込み禁止)
  - Dフラグは"0"(シングルステップ割り込みは割り込み禁止)
  - Uフラグは"0"(ISPを指定)

ただしUフラグは、ソフトウエア割り込み番号32~63のINT命令を実行した場合は変化しません。

- (4) CPU内部の一時レジスタ(注1)をスタックに退避します。
- (5) PCをスタックに退避します。
- (6) IPLに、受け付けた割り込みの割り込み優先レベルを設定します。
- (7) 割り込みベクタに設定された割り込みルーチンの先頭番地がPCに入ります。

割り込みシーケンス終了後は、割り込みルーチンの先頭番地から命令を実行します。

注1. ユーザは使用できません。




図6.4 割り込みシーケンスの実行時間

### 6.10 割り込み応答時間

図 6.5 に割り込み応答時間を示します。割り込み応答時間は、割り込み要求が発生してから割り込みルーチン内の最初の命令を実行するまでの時間です。この時間は、割り込み要求発生時点から、そのとき実行している命令が終了するまでの時間(図 6.5 の (a)) と割り込みシーケンスを実行する時間(図 6.5 の (b)) で構成されます。




図6.5 割り込み応答時間

## 6.11 割り込み要求受付時のIPLの変化

マスカブル割り込みの割り込み要求が受け付けられると、IPLには受け付けた割り込みの割り込み優先レベルが設定されます。

ソフトウエア割り込みと特殊割り込み要求が受け付けられると表 6.5 に示す値が IPL に設定されます。表 6.5 にソフトウエア割り込み、特殊割り込み受け付け時の IPL の値を示します。

表6.5 ソフトウエア割り込み、特殊割り込み受け付け時のIPLの値

割り込み要因	設定される IPL の値
ウォッチドッグタイマ、NMI	7
ソフトウェア、アドレス一致、DBC、シングルステップ	変化しない

### 6.12 レジスタ退避

割り込みシーケンスでは、FLGレジスタとPCをスタックに退避します。

スタックへはPCの上位4ビットとFLGレジスタの上位4ビット(IPL)、下位8ビットの合計16ビットをまず退避し、次にPCの下位16ビットを退避します。図6.6に割り込み要求受付前と後のスタックの状態を示します。

その他の必要なレジスタは、割り込みルーチンの最初でプログラムによって退避してください。 PUSHM命令を用いると、1命令でSPを除くすべてのレジスタを退避できます。




図6.6 割り込み要求受け付け前と後のスタックの状態

割り込みシーケンスで行われるレジスタ退避動作は、割り込み要求受け付け時のSP(注1)が偶数の場合と奇数の場合で異なります。SP(注1)が偶数の場合は、FLGレジスタ、PCがそれぞれ16ビット同時に退避されます。奇数の場合は、8ビットずつ2回に分けて退避されます。図6.7にレジスタ退避動作を示します。

注1. ソフトウエア番号 $32\sim63$ のINT命令を実行した場合は、Uフラグが示すSPです。それ以外は、ISPです。




図6.7 レジスタ退避動作

## 6.13 割り込みルーチンからの復帰

割り込みルーチンの最後でREIT命令を実行すると、スタックに退避していた割り込みシーケンス直前のFLG レジスタと PC が復帰します。その後、割り込み要求受け付け前に実行していたプログラムに戻ります。

割り込みルーチン内でプログラムによって退避したレジスタは、REIT命令実行前にPOPM命令などを使用して復帰してください。

### 6.14 割り込み優先順位

1命令実行中に2つ以上の割り込み要求が発生した場合は、優先順位の高い割り込みが受け付けられます。マスカブル割り込み(周辺機能)の優先レベルは、ILVL2~ILVL0ビットによって任意に選択できます。ただし、割り込み優先レベルが同じ設定値の場合は、ハードウエアで設定されている優先順位の高い割り込みが受け付けられます。

ウォッチドッグタイマ割り込みなど、特殊割り込みの優先順位はハードウエアで設定されています。 図6.8にハードウエア割り込みの割り込み優先順位を示します。

ソフトウエア割り込みは割り込み優先順位の影響を受けません。命令を実行すると割り込みルーチンを実行します。




図6.8 ハードウエア割り込みの割り込み優先順位

## 6.15 割り込み優先レベル判定回路

割り込み優先レベル判定回路は、最も優先順位の高い割り込みを選択するための回路です。 図6.9に割り込み優先レベルの判定回路を示します。




図6.9 割り込み優先レベル判定回路

# 6.16 INT割り込み

INTi 割り込み $(i=0\sim5)$ は外部入力による割り込みです。極性をIFSR レジスタのIFSRi ビットで選択で きます。

INT4とSI/O3、INT5とSI/O4は、ベクタや割り込み制御レジスタを共用しています。INT4割り込みを 使用するときは、IFSR レジスタのIFSR6ビットを"1"(INT4)に、INT5割り込みを使用するときは、IFSR レジスタのIFSR7ビットを"1"(INT5)にしてください。

IFSR6、IFSR7ビットを変更した後、対応するIRビットを"0"(割り込み要求なし)にしてから、割り 込みを許可してください。

INT2とリモコン送信は、ベクタや割り込み制御レジスタを共用しています。

(詳細は、「14 拡張機能」を参照してください。)

図6.10にIFSR、IFSR2Aレジスタを示します。

#### 割り込み要因選択レジスタ シンボル アドレス リセット後の値 035F16番地 **IFSR** 0016 ビットシンボル ビット名 能 RWINTO割り込み極性切り替え IFSR0 0: 片エッジ RW 1: 両エッジ (注1) ビット INT1割り込み極性切り替え RW 1: 両エッジ (注1) ビット IFSR2 INT2割り込み極性切り替え 0: 片エッジ RW 1: 両エッジ (注1) ビット IFSR3 INT3割り込み極性切り替え 0: 片エッジ RW 1: 両エッジ (注1) IFSR4 INT4割り込み極性切り替え 0: 片エッジ RW 1: 両エッジ (注1) ビット IFSR5 INT5割り込み極性切り替え 0. 片エッジ RW ビット 1: 両エッジ (注1) IFSR6 割り込み要因切り替え 0: SI/O3 (注2) RW ビット 1 : INT4 IFSR7 割り込み要因切り替え 0: SI/O4 (注2) RW 1 : <del>INT</del>5 ビット

- "1" (両エッジ)を選択する場合は、対応するINTOIC~INT5ICレジスタのPOLビットを"0"(立ち下がりエッジ) 注1. にしてください。
- "0" (SI/O3、SI/O4)を選択する場合は、対応するS3IC、S4ICレジスタのPOLビットを"0"(立ち下がり エッジ)にしてください。

## 割り込み要因選択レジスタ2



- 注1. タイマB3/HINTとUARTOバス衝突検出は、ベクタや割り込み制御レジスタを共用しています。 タイマB3/HINT割り込みを使用するときは、IFSR26ビットを"0"(タイマB3/HINT)にしてください。 UARTOバス衝突検出割り込みを使用するときは、IFSR26ビットを`"1"にしてください。
- 注2. タイマB4/リモコンとUART1バス衝突検出は、ベクタや割り込み制御レジスタを共用しています タイマB4/リモコン割り込みを使用するときは、IFSR27ビットを"0"(タイマB4/リモコン)にしてください。 UART1バス衝突検出割り込みを使用するときは、IFSR27ビットを"1"にしてください。

IFSR、IFSR2Aレジスタ 図6.10

## 6.17 NMI割り込み

 $\overline{\text{NMI}}$ 端子の入力が"H"から"L"に変化したとき、 $\overline{\text{NMI}}$ 割り込みが発生します。 $\overline{\text{NMI}}$ 割り込みは、ノ ンマスカブル割り込みです。また、この端子はNMI割り込み入力端子ですが、端子の入力レベルをP8レ ジスタのP8 5ビットで読めます。

この端子は入力ポートとして使用できません。

## 6.18 アドレスー致割り込み

RMADi レジスタ(i=0~3)で示される番地の命令を実行する直前に、アドレス一致割り込み要求が発生 します。RMADi レジスタには、命令の先頭番地を設定してください。割り込みの禁止または許可は、 AIER レジスタのAIER0、AIER1 ビット、AIER2 レジスタのAIER20、AIER21 ビットで選択できます。ア ドレス一致割り込みは、Iフラグ、IPLの影響を受けません。アドレス一致割り込み要求を受け付けたと きに退避されるPCの値(「レジスタ退避」参照)は、RMADi レジスタで示される番地の命令によって異 なります(正しい戻り先番地がスタックに積まれていません)。したがって、アドレス一致割り込みから 復帰する場合、次のいずれかの方法で復帰してください。

- ・スタックの内容を書き換えてREIT 命令で復帰する
- ・スタックをPOP命令等を使用して、割り込み要求受け付け前の状態に戻してからジャンプ命令で復 帰する

表 6.6 にアドレス一致割り込み要求受け付け時に退避される PC の値を示します。

なお、外部データバスを8ビットで使用している場合、外部領域に対してアドレス一致割り込みは使 用できません。

図6.11にAIER、AIER2、RMAD0~RMAD3レジスタを示します。

#### 表 6.6 アドレス一致割り込み要求受け付け時に退避されるPCの値

	PMADi レジスタで示される番地の命令			退避される PC の値		
1 - 7 -	#IMM8,dest #IMM8,dest #IMM8,dest #IMM8,dest #IMM8	令のうち、J SUB.B:S MOV.B:S STZX.B:S PUSHM JSRS	以下に示す命令 #IMM8,dest #IMM8,dest #IMM81,#IMM8; src #IMM8 = A0またはA1)	AND.B:S STZ.B:S 2,dest POPM de	#IMM8,dest #IMM8,dest st	RMADi レジスタで 示される番地+2
上記以外						RMADi レジスタで 示される番地+1

退避される PC の値:「レジスタ退避」参照

#### 表6.7 アドレス一致割り込み要因と関連レジスタの対応

アドレス一致割り込み要因	アドレス一致割り込み許可ビット	アドレス一致割り込みレジスタ
アドレス一致割り込み0	AIER0	RMAD0
アドレス一致割り込み1	A IER1	RMAD1
アドレス一致割り込み2	A IER20	RMAD2
アドレス一致割り込み3	AIER21	RMAD3






図6.11 AIER、AIER2、RMAD0~RMAD3レジスタ

# 7. ウォッチドッグタイマ

ウォッチドッグタイマは、プログラムの暴走を検知する機能です。したがって、システムの信頼性向上のために、ウォッチドッグタイマを使用されることをお奨めします。ウォッチドッグタイマは15 ビットのカウンタを持ち、CPU クロックをプリスケーラで分周したクロックをダウンカウントします。ウォッチドッグタイマがアンダフローしたときの処理として、ウォッチドッグタイマ割り込み要求を発生させるか、ウォッチドッグタイマリセットをかけるかをPM1 レジスタのPM12 ビットで選択できます。PM12 ビットには"1"(ウォッチドッグタイマリセット)のみ書けます。一度、PM12 ビットを"1"にするとプログラムでは"0"(ウォッチドッグタイマ割り込み)にはできません。ウォッチドッグタイマリセットの詳細は「ウォッチドッグタイマリセット」を参照してください。

CPUクロックにメインクロックを選択している場合、WDCレジスタのWDC7ビットでプリスケーラが16分周するか128分周するかを選択できます。CPUクロックにサブクロックを選択している場合、WDC7ビットに関係なくプリスケーラは2分周します。したがって、ウォッチドッグタイマの周期は次のように計算できます。ただし、ウォッチドッグタイマの周期には、プリスケーラによる誤差が生じます。

CPUクロックにメインクロックを選択している場合

ウォッチドッグタイマの周期= プリスケーラの分周(16または128)×ウォッチドッグタイマのカウント値(32768) **CPU**クロック

CPUクロックにサブクロックを選択している場合

ウォッチドッグタイマの周期=  $\frac{$ プリスケーラの分周(2) $\times$ ウォッチドッグタイマのカウント値(32768)  $\frac{}{}$  **CPU**クロック

例えば、CPUクロックが10MHzで、プリスケーラが16分周する場合、ウォッチドッグタイマの周期は、約52.4msとなります。

ウォッチドッグタイマは、WDTS レジスタに書いたとき、初期化されます。プリスケーラは、リセット後に初期化されています。なお、リセット後はウォッチドッグタイマとプリスケーラは停止しており、WDTS レジスタに書くことによりカウントを開始します。

ストップモード時、ウエイトモード時、またはホールド状態時、ウォッチドッグタイマとプリスケーラは停止し、解除すると保持された値からカウントします。

図7.1にウォッチドッグタイマのブロック図、図7.2にウォッチドッグタイマ関連レジスタを示します。




図7.1 ウォッチドッグタイマのブロック図




図7.2 WDC、WDTS レジスタ

# 8. DMAC

DMAC(ダイレクト・メモリ・アクセス・コントローラ)はCPUを使わずにデータを転送する機能で、2 チャネルあります。DMACはDMA要求が発生するごとに転送元番地の1データ(8ビットまたは16ビット)を転送先番地にデータ転送します。DMACはCPUと同じデータバスを使用します。DMACのバス使用権は CPUよりも高く、サイクルスチール方式を採用しているため、DMA要求が発生してから1ワード(16ビット)または1バイト(8ビット)のデータ転送を完了するまでの動作を高速に行えます。図8.1にDMACブロック図、表8.1にDMACの仕様、図8.2~図8.4にDMAC関連レジスタを示します。




図8.1 DMAC ブロック図

DMA要求は、DMiSLレジスタ( $i=0\sim1$ )のDSRビットへの書き込みの他、DMiSLレジスタのDMSビット、DSEL3~DSEL0ビットで指定した各機能から出力される割り込み要求で発生します。ただし、DMA転送は、割り込み要求動作と異なり、Iフラグ、割り込み制御レジスタの影響を受けませんので、割り込みが禁止されているときなどのように、割り込み要求が受け付けられない場合でも、DMA要求は受け付けられます。また、DMACは割り込みに影響を与えませんので、DMA転送では割り込み制御レジスタのIRビットは変化しません。

DMiCON レジスタの DMAE ビットが "1" (DMA許可) であれば、DMA 要求が発生するごとに、データ転送が開始されます。ただし、DMA 転送サイクルよりも DMA 要求が発生するサイクルが早い場合、転送要求回数と転送回数が一致しない場合があります。詳細については「DMA要求」を参照してください。

## 表8.1 DMACの仕様

仕 様		
2チャネル(サイクルスチール方式 )		
●1Mバイトの任意の空間から固定番地		
●固定番地から1Mバイトの任意の空間		
●固定番地から固定番地		
128Kバイト(16ビット転送時)、64Kバイト(8ビット転送時)		
INTOまたはINT1端子の立ち下がりエッジ		
INTOまたはINT1端子の両エッジ		
タイマAO~タイマA4割り込み要求		
タイマB0~タイマB5割り込み要求		
UART0送信、UART0受信割り込み要求		
UART1送信、UART1受信割り込み要求		
UART2送信、UART2受信割り込み要求		
SI/O3、SI/O4割り込み要求		
A/D変換割り込み要求		
ソフトウエアトリガ		
DMA0>DMA1(DMA0が優先)		
8ビットまたは16ビット		
順方向または固定(転送元と転送先の両方を順方向にしないでください)		
DMAi転送カウンタ(i=0~1)がアンダフローすると転送が終了する		
DMAi 転送カウンタがアンダフローした後、DMAi 転送カウンタリロー		
ドレジスタの値がDMAi 転送カウンタにリロードされ、DMA 転送を継続		
する		
DMAi 転送カウンタがアンダフローしたとき		
DMAiCONレジスタのDMAEビットを"1"(許可)にすると、DMA要求が		
発生するごとにデータ転送が開始される		
●DMAEビットを"O"(禁止)にする		
●DMAi転送カウンタがアンダフローした後		
DMAEビットを"O"(禁止)にする		
DMAEビットを"1"(許可)にした後のデータ転送開始時に、SARiポイ		
ンタまたはDARiポインタのうち、順方向に指定された方のポインタの		
値を順方向アドレスポインタへ、DMAi転送カウンタリロードレジスタ		
の値をDMAi転送カウンタへリロード		

- 注1. DMA転送は、各割り込みに影響を与えません。また、DMA転送はIフラグ、割り込み制御レジスタの 影響を受けません。
- 注2. 選択できる要因はチャネルによって異なります。
- 注3. DMAC関連レジスタ(002016~003F16番地)をDMACでアクセスしないでください。

#### DMA0要因選択レジスタ シンボル アドレス リセット後の値 DM0SL 03B816番地 0016 ビットシンボル ビット名 機 RW DSEL0 DMA要求要因選択ビット RW 注1を参照してください DSEL1 RW RW DSEL2 DSEL3 RW 何も配置されていない。書く場合、 "0" を書いてください。 読んだ場合、その値は "0"。 (b5-b4)0:基本要因 DMA要因拡張選択ビット DMS RW 1:拡張要因 DMSビットが"0"(基本要因)、DSEL3 ソフトウエアDMA DSR ~DSEL0ビットが"00012"(ソフトウ 要求ビット RW エアトリガ)のとき、このビットを"1" にするとDMA要求が発生する (読んだ場合、その値は"0")

注1. DMAOの要求要因は、DMSビットとDSEL3~DSEL0ビットの組み合わせで次のとおり選択できます。

DSEL3~DSEL0	DMS=0(基本要因)	DMS=1(拡張要因)
0000	INTO端子の立ち下がりエッジ	-
0001	ソフトウエアトリガ	-
0010	タイマA0	-
0011	タイマA1	-
0100	タイマA2	-
0101	タイマA3	-
0110	タイマA4 (注4)	INTO端子の両エッジ
0111	タイマB0	タイマB3
1000	タイマB1	タイマB4
1001	タイマB2 (注3)	タイマB5
1010	UART0送信	-
1011	UART0受信	-
1100	UART2送信	-
1101	UART2受信	-
1110	A/D変換	-
1111	UART1送信	-

- 注2. 拡張機能の拡張レジスタ3616番地のVINTi, INTRMTi, HINTi(i=0~3)において、以下の設定で使用する場合は、DMA要因拡張選択ビット= "1" (拡張要因)を使用しないでください。
  - VINTi = 10112
  - INTRMTi = 10102
  - HINTi = 1001<sub>2</sub> (i = 0~3)
- 注3. タイマB2割り込み要求によるDMA転送を使用する場合、拡張機能の拡張レジスタ3616番地のSECINTi (i = 0~3)は、 以下の設定にしてください。
  - SECINTi = 00002
  - 時計タイマ割り込み要求によるDMA転送は、使用できません。
- 注4. タイマA4割り込み要求によるDMA転送を使用する場合、I<sup>2</sup>C0割り込み制御レジスタ02D616番地のEXTIICINTi (i = 0~3)は、 以下の設定にしてください。
  - EXTIICINTi = 00002
  - マルチマスタI<sup>2</sup>C割り込み要求によるDMA転送は、使用できません。

図8.2 DM0SL レジスタ

#### DMA1要因選択レジスタ アドレス シンボル リセット後の値 DM1SL 03BA16番地 0016 ビット名 機 RW ビットシンボル 能 DMA要求要因選択ビット DSEL0 注1を参照してください RW DSEL1 RW RW DSEL3 RW 何も配置されていない。書く場合、 "0" を書いてください。 読んだ場合、その値は "0"。 (b5-b4) 0:基本要因 DMA要因拡張選択ビット DMS -----RW 1:拡張要因 DMSビットが "0" (基本要因)、DSEL3 ~DSEL0ビットが "00012" (ソフトウエ ソフトウエアDMA DSR 要求ビット RW アトリガ)のとき、このビットを"1"に するとDMA要求が発生する (読んだ場合、その値は"0")

注1. DMA1の要求要因は、DMSビットとDSEL3~DSEL0ビットの組み合わせで次のとおり選択できます。

DSEL3~DSEL0	DMS=0(基本要因)	DMS=1(拡張要因)
0000	ĪNT1端子の立ち下がりエッジ	-
0001	ソフトウエアトリガ	-
0010	タイマA0	-
0011	タイマA1	-
0100	タイマA2	_
0101	タイマA3	SI/O3
0110	タイマA4 (注3)	SI/O4
0111	タイマB0	 INT1端子の両エッジ
1000	タイマB1	-
1001	タイマB2 (注2)	-
1010	UART0送信	-
1011	UART0受信/ACK0	-
1100	UART2送信	-
1101	UART2受信/ACK2	-
1110	A/D変換	-
1111	UART1受信/ACK1	-

- 注2. タイマB2割り込み要求によるDMA転送を使用する場合、拡張機能の拡張レジスタ3616番地のSECINTi (i = 0~3)は、以下の設定にしてください。

・SECINTi = 00002 時計タイマ割り込み要求によるDMA転送は、使用できません。

- 注3. タイマA4割り込み要求によるDMA転送を使用する場合、I<sup>2</sup>C0割り込み制御レジスタ02D616番地のEXTIICINTi (i = 0~3)は、 以下の設定にしてください。
  - EXTIICINTi = 00002
  - マルチマスタI<sup>2</sup>C割り込み要求によるDMA転送は、使用できません。

## DMAi制御レジスタ(i=0、1)

•	,			
b7 b6 b5 b4 b3 b2 b1 b1	シンボル DM0CON			
	DM1CON	I 003C16番地	00000X002	
	ビットシンボル	ビット名	機能	RW
	DMBIT	転送単位ビット数選択ビット	0:16ビット 1:8ビット	RW
	DMASL	リピート転送モード 選択ビット	0: 単転送 1: リピート転送	RW
	DMAS	DMA要求ビット	0:要求なし 1:要求あり	RW (注1)
	DMAE	DMA許可ビット	0:禁止1:許可	RW
	DSD	転送元アドレス方向 選択ビット(注2)	0:固定 1:順方向	RW
	DAD	転送先アドレス方向 選択ビット(注2)	0:固定 1:順方向	RW
	(b7-b6)	7-b6) 何も配置されていない。書く場合、"0"を書いてください。 読んだ場合、その値は"0"。		_

- 注1. DMASビットは、プログラムで"0"を書くと"0"になります("1"を書いても変化しません)。 注2. DADビット、DSDビットのうち、少なくともいずれか1ビットは"0"(アドレス方向は固定)にしてください。

DM1SL、DM0CON、DM1CONレジスタ 図8.3




図8.4 SAR0、SAR1、DAR0、DAR1、TCR0、TCR1レジスタ

### 8.1 転送サイクル

転送サイクルは、メモリまたはSFRの読み出し(ソースリード)のバスサイクルと書き込み(ディスティネーションライト)のバスサイクルで構成されます。読み出し、書き込みのバスサイクル回数は、転送元、転送先番地の影響を受けます。

#### ■転送元番地、転送先番地の影響

転送単位、データバスが共に16ビットで、転送元番地が奇数番地から始まる場合、ソースリード サイクルは、偶数番地から始まる場合に比べて1バスサイクル増えます。

同様に、転送単位、データバスが共に16ビットで、転送先番地が奇数番地から始まる場合、ディスティネーションライトサイクルは、偶数番地から始まる場合に比べて1バスサイクル増えます。

#### ■ソフトウエアウエイトの影響

ソフトウエアウエイトが入るメモリまたはSFRをアクセスする場合、ソフトウエアウエイトの分だけ1バスサイクルに要するサイクル数が増えます。

図8.5 にソースリードサイクル例を示します。この図では、ディスティネーションライトサイクルを便宜上1サイクルとし、ソースリードについての条件別サイクル数を示しています。実際は、ソースリードサイクルと同様にディスティネーションライトサイクルも各条件の影響を受け、転送サイクルが変化します。転送サイクルを計算する場合、ディスティネーションライトサイクル、ソースリードサイクルに各条件を適用してください。例えば転送単位が16 ビットで、8 ビットバスを使用している場合(図8.5の(2))では、ソースリードサイクルとディスティネーションライトサイクルは、それぞれに2 バスサイクル必要となります。




図8.5 ソースリードサイクル例

# 8.2 DMA転送サイクル数

DMA転送サイクル数は次のとおり計算できます。 表8.2にDMAC転送サイクル数、表8.3に計数j、kを示します。

1転送単位の転送サイクル数=読み出しサイクル数×j+書き込みサイクル数×k

表8.2 DMA転送サイクル数

転送単位	バス	アクセス	シングルチ	ップモード
		番地	読み出し サイクル数	書き込み サイクル数
8ビット転送	16ビット	偶数	1	1
(DMBIT= "1" )	(BYTE= "L" )	奇 数	1	1
16ビット転送	16ビット	偶数	1	1
(DMBIT= "0" )	(BYTE= "L" )	奇 数	2	2

表8.3 係数j、k

	内部領域		
	内部ROM、RAM SFR		
	ウエイトなし ウエイトあり		
j	1	2	2
k	1	2	2

## 8.3 DMA許可

DMiCON レジスタ (i=0、1)の DMAE ビットを "1" (許可)にした後のデータ転送開始時に、DMAC は次のように動作します。

- (a) DMiCON レジスタの DSD ビットが "1" (順方向)の場合は SARi レジスタの、DMiCON レジスタ の DAD ビットが "1" (順方向)の場合は DARi レジスタの値を順方向アドレスポインタへリロード する
- (b) DMAi 転送カウンタリロードレジスタの値をDMAi 転送カウンタへリロードする

DMAEビットが"1"の場合、再度"1"を書くと、上記動作を行います。

ただし、DMAEビットへの書き込みと同時にDMA要求が発生する可能性がある場合は、次の手順で書いてください。

- (1) DMiCON レジスタの DMAE ビットと DMAS ビットに同時に"1"を書く。
- (2) DMAi が初期状態(上記(a)(b)の状態)になっていることをプログラムで確認する。 DMAi が初期状態になっていない場合は、(1)(2)を繰り返す。

### 8.4 DMA要求

DMACは、チャネルごとに DMiSL レジスタ (i=0、1)の DMS ビット、DESL3 ~ DESL0 ビットで選択した要因をトリガとして、DMA 要求を発生できます。表 8.4に DMAS ビットが変化するタイミングを示します。

DMAS ビットは、DMAE ビットの状態にかかわらず、DMA 要求が発生すると "1" (要求あり)になります。DMAE ビットが "1" (許可)の場合、データ転送が開始される直前に DMAS ビットは "0" (要求なし)になります。また、プログラムで "0" にできますが "1" にはできません。

DMSビット、DSEL3~DSEL0ビットを変更すると、DMASビットは"1"になることがあります。したがって、DMSビット、DSEL3~DSEL0ビットを変更した後は、DMASビットを"0"にしてください。DMAEビットが"1"であれば、DMA要求発生後、すぐにデータ転送が開始されるので、プログラムでDMASビットを読んでも、ほとんどの場合"0"が読めます。DMACが許可されていることを判断するには、DMAEビットを読んでください。

表8.4 DMASビットが変化するタイミング

DMA要因	DMiCONレジスタのDMASビット		
	"1"になるタイミング	"0"になるタイミング	
ソフトウエアトリガ	DMiSLレジスタのDSRビット を"1"にしたとき	・データ転送開始直前 ・プログラムで"O"を書いたとき	
周辺機能	DMiSLレジスタのDSEL3~DSEL0 ビットとDMSビットで選択した周辺 機能の、割り込み制御レジスタのIR ビットが"1"になるとき		

## 8.5 チャネルの優先順位とDMA転送タイミング

DMA0 と DMA1 の両方が許可されている場合、DMA0 と DMA1 の DMA 転送の要求信号が同一サンプリング期間 (BCLK の立ち下がりエッジから次の立ち下がりエッジの一周期) に入ると、各チャネルの DMAS ビットは同時に "1" (要求あり)になります。この場合のチャネル優先順位は DMA0 > DMA1 です。次に DMA0 と DMA1 の要求が同一サンプリング期間に入った場合の動作を説明します。図 8.6 に外部要因による DMA 転送例を示します。

図 8.6 では DMA0 の要求と DMA1 の要求が同時に発生したので、チャネル優先順位が高い DMA0 が先に受け付けられ転送を開始します。 DMA0 が 1 転送単位を終了すると CPU にバス使用権をゆずり、CPU が 1 回のバスアクセスを終了すると、次に DMA1 が転送を開始し、1 転送単位終了後 CPU にバス使用権を返します。

なお、DMAS ビットは各チャネル1ビットですので、DMA 要求の回数はカウントできません。したがって、図8.6のDMA1のようにバス使用権を得るまでに複数回DMA要求が発生した場合も、バス使用権を得るとDMAS ビットを"0"にして、1転送単位終了後、CPUにバス使用権を返します。




図8.6 外部要因によるDMA転送例

# 9. タイマ

16ビットタイマが11本あります。11本のタイマは、持っている機能によってタイマA(5本)とタイマB(6本)の2種類に分類できます。すべてのタイマは、それぞれ独立して動作します。各タイマのカウントソースは、カウント、リロードなどのタイマ動作の動作クロックになります。図9.1にタイマA構成、図9.2にタイマB構成を示します。




図9.1 タイマA構成




図9.2 タイマB構成

#### 9.1 タイマA

タイマAは、次の4種類のモードを持ち、イベントカウンタモードを除いて、タイマA0~A4は同一 の機能を持ちます。各モードは、TAiMR レジスタ(i=0~4)のTMOD1~TMOD0で選択できます。

・タイマモード 内部カウントソースをカウントするモード

外部からのパルス、他のタイマのオーバフロー、または他のタイマの ・イベントカウンタモード アンダフローをカウントするモード

・ワンショットタイマモード カウント値が"000016"になるまでの間、1度だけパルスを出力する モード

・パルス幅変調モード 任意のパルス幅を連続して出力するモード




図9.3 タイマAブロック図





図9.4 TAOMR~TA4MRレジスタ



- 注1. 16ビット単位でアクセスしてください。
- 注2. TAiレジスタを"000016"にした場合、カウンタは動作せず、タイマAi割り込み要求は発生しません。また、 パルス出力ありを選択した場合、TAiouT端子からパルスは出力されません。
- 注3. TAiレジスタを"000016"にした場合、パルス幅変調器は動作せず、TAioUT端子の出力レベルは"L"のまま で、タイマAi割り込み要求も発生しません。また、8ビットパルス幅変調器として動作しているとき、TAi レジスタの上位8ビットに "0016" を設定した場合も同様です。 注4. TAiレジスタへはMOV命令を使用して書いてください。
- 注5. 外部からのパルス、他のタイマのオーバフロー、または他のタイマのアンダフローをカウントします。





#### アップダウンフラグ



- 注1. UDFレジスタへはMOV命令を使用して書いてください。
- TA2IN~TA4IN、TA2OUT~TA4OUT端子に対応するポート方向ビットは"0"(入力モード)にしてください。
- 注3. 二相パルス信号処理機能を使用しない場合、タイマA2~タイマA4に対応するビットを"O"にしてください。

図9.5 TA0~TA4、TABSR、UDF レジスタ


ワンショット開始フラグ

#### シンボル アドレス リセット後の値 0 ONSF 038216番地 0016 ビットシンボル RW ビット名 タイマA0ワンショット開始フラグ TAiMRレジスタ(i=0~4)のTMOD1 TACOS ~TMOD0ビットが"102" (ワンシ タイマA1ワンショット開始フラグ TA10S ョットタイマモード)、かつTAiMR RW レジスタのMR2ビットが"0" タイマA2ワンショット開始フラグ RW TA2OS (TAiOSビット有効)の場合、このビットを"1"にすると、タイマのカ TA3OS タイマA3ワンショット開始フラグ RW ウントを開始する。 TA4OS タイマA4ワンショット開始フラグ RW 読んだ場合、その値は"0" 予約ビット "0" にしてください。 RW (b5)タイマAOイベント/ b7 b6 0 0 : TA0 in端子の入力を選択(注1) TA0TGL RW トリガ選択ビット 0 1 : TB2のオーバフローを選択(<sup>注2)</sup> 10:TA4のオーバフローを選択<sup>(注2)</sup> TA0TGH RW 11: TA1のオーバフローを選択<sup>(注2)</sup>

注1. PD7レジスタのPD7\_1ビットを"0"(入力モード)にしてください。

注2. オーバフローまたはアンダフロー

## トリガ選択レジスタ



注1. TA1IN~TA4IN端子に対応するポート方向ビットは"0"(入力モード)にしてください。

## 時計用プリスケーラリセットフラグ




図9.6 ONSF、TRGSR、CPSRFレジスタ

## (1) タイマモード

内部で生成されたカウントソースをカウントするモードです(表9.1)。図9.7にタイマモード時の TAiMR レジスタを示します。

表9.1 タイマモードの仕様

項目	仕 様
カウントソース	f1, f2, f8, f32, fC32
カウント動作	●ダウンカウント
	●アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	1/(n+1) n:TAiレジスタ(i=0~4)の設定値 000016~FFFF16
カウント開始条件	TABSRレジスタのTAiSビットを"1"(カウント開始)にする
カウント停止条件	TAiSビットを"0"(カウント停止)にする
割り込み要求発生タイミング	アンダフロ一時
TAiin端子機能	入出力ポートまたはゲート入力
TAiouT端子機能	入出力ポートまたはパルス出力
タイマの読み出し	TAiレジスタを読むと、カウント値が読める
タイマの書き込み	●カウント停止中とカウント開始後1回目のカウントソースが入力されるまで
	TAi レジスタに書くと、リロードレジスタ、カウンタの両方に書かれる
	●カウント中(ただし、1回目のカウントソース入力後)
	TAiレジスタに書くと、リロードレジスタに書かれる(次のリロード時に転送)
選択機能	●ゲート機能
	TAiɪN端子の入力信号によってカウント開始、停止が可能
	●パルス出力機能
	アンダフローするごとにTAiouT端子の出力極性が反転。カウント停止中は"L"
	を出力

## タイマAiモードレジスタ(i=0~4)



図9.7 タイマモード時のTAiMR レジスタ

#### (2) イベントカウンタモード

外部信号、他のタイマのオーバフロー、または他のタイマのアンダフローをカウントするモードです。タイマ A2、A3、A4 は二相の外部信号をカウントできます。表 9.2 にイベントカウンタモードの仕様(二相パルス信号処理を使用しない場合)、図 9.8 にイベントカウンタモード時の TAiMR レジスタ(二相パルス信号処理を使用しない場合)を示します。

表9.2 イベントカウンタモードの仕様(二相パルス信号処理を使用しない場合)

項目	仕 様
カウントソース	●TAiin端子(i=0~4)に入力された外部信号(プログラムで有効エッジを選択可能)
	●タイマB2のオーバフローまたはアンダフロー、タイマAj(j=i - 1 、ただしi=0
	のときj=4)のオーバフローまたはアンダフロー、タイマAk(k=i+1 、ただしi=4
	のときk=0)のオーバフローまたはアンダフロー
カウント動作	●アップカウントまたはダウンカウントを外部信号またはプログラムで選択可能
	●オーバフローまたはアンダフロー時は、リロードレジスタの内容をリロードしてカウン
	トを継続する。フリーラン機能選択時は、リロードせずカウントを継続する。
分周比	●アップカウント時 1/(FFFF16−n+1)
	●ダウンカウント時 1/(n+1) n:TAiレジスタの設定値 000016~FFFF16
カウント開始条件	TABSRレジスタのTAiSビットを"1"(カウント開始)にする
カウント停止条件	TAiSビットを"0" (カウント停止)にする
割り込み要求発生タイミング	オーバフロー時またはアンダフロー時
TAiin端子機能	入出力ポートまたはカウントソース入力
TAiouT端子機能	入出力ポート、パルス出力、またはアップカウント/ダウンカウント切り替え入力
タイマの読み出し	TAi レジスタを読むと、カウント値が読める
タイマの書き込み	●カウント停止中とカウント開始後1回目のカウントソースが入力されるまで
	TAiレジスタに書くと、リロードレジスタ、カウンタの両方に書かれる
	●カウント中(ただし、1回目のカウントソース入力後)TAiレジスタに書くと、
	リロードレジスタに書かれる(次のリロード時に転送)
選択機能	●フリーランカウント機能
	オーバフローまたはアンダフローが発生してもリロードレジスタからリロードしない
	●パルス出力機能
	オーバフローまたはアンダフローするごとにTAioU端子の出力極性が反転。 カウント停止中は"L"を出力




図9.8 イベントカウンタモード時のTAiMRレジスタ(二相パルス信号処理を使用しない場合)

表 9.3 にイベントカウンタモードの仕様(タイマ A2、A3、A4 で二相パルス信号処理を使用する場合)、図 9.9 にイベントカウンタモード時の TA2MR~TA4MR レジスタ(タイマ A2、A3、A4 で二相パルス信号 処理を使用する場合)を示します。

表9.3 イベントカウンタモードの仕様(タイマA2、A3、A4で二相パルス信号処理を使用する場合)

項目	仕 様
カウントソース	●TAim、TAiouT端子(i=2~4)に入力された二相パルス信号
カウント動作	●アップカウントまたはダウンカウントを、二相パルス信号によって切り替え可
	●オーバフローまたはアンダフロー時は、リロードレジスタの内容をリロードしてカウン
	トを継続する。フリーラン機能選択時は、リロードせずカウントを継続する。
分周比	●アップカウント時 1/(FFFF16−n+1)
	●ダウンカウント時 1/(n+1) n:TAiレジスタの設定値 000016~FFFF16
カウント開始条件	TABSRレジスタのTAiSビットを"1"(カウント開始)にする
カウント停止条件	TAiSビットを"0"(カウント停止)にする
割り込み要求発生タイミング	オーバフロー時またはアンダフロー時
TAiin端子機能	二相パルス入力
TAiouT端子機能	二相パルス入力
タイマの読み出し	タイマA2、A3、A4レジスタを読むと、カウント値が読める
タイマの書き込み	●カウント停止中とカウント開始後1回目のカウントソースが入力されるまで
	TAi レジスタに書くと、リロードレジスタ、カウンタの両方に書かれる
	●カウント中(ただし、1回目のカウントソース入力後)
	TAi レジスタに書くと、リロードレジスタに書かれる(次のリロード時に転送)
選択機能(注1)	●通常処理動作(タイマA2、タイマA3)
	TAjouт端子(j=2、3)の入力信号が"H"の期間、TAjın端子の立ち上がりをアッ
	プカウントし、立ち下がりをダウンカウントします。
	ТАјоит
	TAj IN (j=2、3)
	カウント カウント カウント カウント カウント
	●4逓倍処理動作(タイマA3、タイマA4)
	TAkout端子(k=3、4)の入力信号が"H"の期間にTAkin端子が立ち上がる位相
	関係の場合、TAKOUT、TAKIN端子の立ち上がり、立ち下がりをアップカウント
	します。TAkouт端子の入力信号が"H"の期間にTAkın端子が立ち下がる位相
	関係の場合、TAkout、TAkin端子の立ち上がり、立ち下がりをダウンカウント
	します。
	TAKOUT A VA VA VA
	すべてのエッジをアップカウント すべてのエッジをダウンカウント
	TAkın — — — —
	(k=3, 4)
	すべてのエッジをアップカウント すべてのエッジをダウンカウント

注1. タイマA3は選択できます。タイマA2は通常処理動作、タイマA4は4逓倍処理動作です。

# タイマAiモードレジスタ(i=2~4)(二相パルス信号処理を使用する場合)

b7 b6 b5 b4 b3 b2 b1 b0 0 1 0 0 1	シンボル TA2MR~		リセット後の値 番地 0016	
	ビットシンボル	ビット名	機能	RW
	TMOD0	動作モード選択ビット	b1 b0	RW
	TMOD1		01: イベントカウンタモード	RW
	MR0	二相パルス信号処理を使用する	る場合、"0"にしてください。	RW
	MR1	二相パルス信号処理を使用する	3場合、"0"にしてください。	RW
	MR2	二相パルス信号処理を使用する	5場合、"1"にしてください。	RW
	MR3	二相パルス信号処理を使用する	5場合、"0"にしてください。	RW
	TCK0	カウント動作タイプ選択 ビット	0: リロードタイプ 1: フリーランタイプ	RW
	TCK1	二相パルス処理動作選択 ビット(注1)(注2)	0:通常処理動作 1:4逓倍処理動作	RW

- 注1. タイマA3は選択できます。このビットにかかわらずタイマA2は通常処理動作に、タイマA4は4逓倍処理動作に固定です。
- 注2. 二相パルス信号処理を行う場合、次のとおりしてください。
  - ・UDFレジスタのTAiPビットを"1"(二相パルス信号処理機能を許可)にする
  - ・TRGSRレジスタのTAIGH、TAIGLビットを"002" (TAIN端子入力)にする
  - ・TAim、TAiouTに対応するポート方向ビットを"0"(入力モード)にする

図9.9 イベントカウンタモード時のTA2MR レジスタ~TA4MR レジスタ (タイマA2、A3、A4で二相パルス信号処理を使用する場合)

## (3) ワンショットタイマモード

1度のトリガに対して1度だけタイマを動作するモードです(表 9.4)。トリガが発生するとその時点から任意の期間、タイマが動作します。図 9.10 にワンショットタイマモード時の TAiMR レジスタを示します。

表 9.4 ワンショットタイマモードの仕様

項目	仕 様
カウントソース	f1、f2、f8、f32、fC32
カウント動作	●ダウンカウント
	●カウンタが000016になるタイミングでリロードしてカウントを停止
	●カウント中にトリガが発生した場合、リロードしてカウントを継続
分周比	1/n n:TAiレジスタ(i=0~4)の設定値 000016~FFFF16
	ただし、000016を設定した場合、カウンタは動作しない
カウント開始条件	TABSRレジスタのTAiSビットが"1"(カウント開始)で、かつ次のトリガが発生
	●TAiin端子からの外部トリガ入力
	●タイマB2のオーバフローまたはアンダフロー、タイマAj(j=i - 1 、ただしi=0
	のときj=4)のオーバフローまたはアンダフロー、タイマAk(k=i+1 、ただしi=4
	のときk=0)のオーバフローまたはアンダフロー
	●ONSFレジスタのTAiOSビットを"1"(タイマスタート)にする
カウント停止条件	●カウント値が000016になりリロードした後
	●TAiSビットを"0" (カウント停止)にする
割り込み要求発生タイミング	カウント値が000016になるタイミング
TAiin端子機能	入出力ポートまたはトリガ入力
TAiouT端子機能	入出力ポートまたはパルス出力
タイマの読み出し	TAiレジスタを読むと、不定値が読める
タイマの書き込み	●カウント停止中とカウント開始後1回目のカウントソースが入力されるまで
	TAiレジスタに書くと、リロードレジスタ、カウンタの両方に書かれる
	●カウント中(ただし、1回目のカウントソース入力後)
	TAiレジスタに書くと、リロードレジスタに書かれる(次のリロード時に転送)
選択機能	●パルス出力機能
	カウント停止中は"L"、カウント中は"H"を出力




図9.10 ワンショットタイマモード時のTAiMR レジスタ

## (4) パルス幅変調モード(PWMモード)

任意の幅のパルスを連続して出力するモードです(表9.5)。このモードでは、カウンタは、16ビットパルス幅変調器、8ビットパルス幅変調器のいずれかのパルス幅変調器として動作します。図9.11にパルス幅変調モード時のTAiMRレジスタ、図9.12に16ビットパルス幅変調器の動作例、図9.13に8ビットパルス幅変調器の動作例を示します。

表9.5 パルス幅変調モードの仕様

	II W
項目	
カウントソース	f1、f2、f8、f32、fC32
カウント動作	●ダウンカウント(8ビット、または16ビットパルス幅変調器として動作)
	●PWMパルスの立ち上がりでリロードしてカウントを継続
	●カウント中にトリガが発生した場合、カウントに影響しない
16ビットPWM	● "H"幅 n / fj n:TAiレジスタの設定値(i=0~4)
	●周期 (2 <sup>16</sup> -1)/fj 固定 fj:カウントソースの周波数(f1、f2、f8、f32、fC32)
8ビットPWM	● "H"幅 n×(m+1) / fj n:TAiレジスタの上位番地の設定値
	●周期 (2 <sup>8</sup> -1)×(m+1)/fj m:TAiレジスタの下位番地の設定値
カウント開始条件	●TABSRレジスタのTAiSビットを"1"(カウント開始)にする
	●TAiSビットが "1"で、かつTAiin端子からの外部トリガ入力
	●TAiSビットが "1"で、かつ次のトリガが発生
	タイマB2のオーバフローまたはアンダフロー、タイマAj(j=i - 1、ただしi=0
	のときj=4)のオーバフローまたはアンダフロー、タイマAk(k=i + 1、ただしi=4
	のときk=0)のオーバフローまたはアンダフロー
カウント停止条件	●TAiSビットを"0"(カウント停止)にする
割り込み要求発生タイミング	PWMパルスの立ち下がり時
TAin端子機能	入出力ポートまたはトリガ入力
TAiouT端子機能	パルス出力
タイマの読み出し	TAiレジスタを読むと、不定値が読める
タイマの書き込み	●カウント停止中とカウント開始後1回目のカウントソースが入力されるまで
	TAi レジスタに書くと、リロードレジスタ、カウンタの両方に書かれる
	●カウント中(ただし、1回目のカウントソース入力後)
	TAi レジスタに書くと、リロードレジスタに書かれる(次のリロード時に転送)




図9.11 パルス幅変調モード時のTAiMR レジスタ




図9.12 16ビットパルス幅変調器の動作例




図9.13 8ビットパルス幅変調器の動作例

## 9.2 タイマB

図9.14にタイマBブロック図、図9.15、図9.16にタイマB関連レジスタを示します。

タイマBは次の3種類のモードがあり、モードは、TBiMR レジスタ( $i=0\sim5$ )のTMOD1~TMOD0ビットで選択できます。

- ・タイマモード 内部カウントソースをカウントするモード
- ・イベントカウンタモード 外部からのパルス、他のタイマのオーバフロー、または他のタイマ のアンダフローをカウントするモード
- ・パルス周期測定モード、パルス幅測定モード

外部パルスの周期またはパルス幅を測定するモード




図9.14 タイマBブロック図





図9.15 TB0MR~TB5MRレジスタ




注1. 16ビット単位でアクセスしてください。

注2. 外部からのパルス、他のタイマのオーバフロー、または他のタイマのアンダフローをカウントします。

### カウント開始フラグ



#### タイマB3,4,5カウント開始フラグ



#### 時計用プリスケーラリセットフラグ




図9.16 TB0~TB5、TABSR、TBSR、CPSRFレジスタ

## (1) タイマモード

内部で生成されたカウントソースをカウントするモードです(表9.6)。図9.17にタイマモード時の TBiMR レジスタを示します。

表 9.6 タイマモードの仕様

項目	仕 様
カウントソース	f1、f2、f8、f32、fC32
カウント動作	●ダウンカウント
	●アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	1/(n+1) n:TBiレジスタの設定値(i=0~5) 000016~FFFF16
カウント開始条件	TBiSビット(注1)を"1"(カウント開始)にする
カウント停止条件	TBiSビットを"0"(カウント停止)にする
割り込み要求発生タイミング	アンダフロー時
TBilN端子機能	入出力ポート
タイマの読み出し	TBiレジスタを読むと、カウント値が読める
タイマの書き込み	●カウント停止中とカウント開始後1回目のカウントソースが入力されるまで TBiレジスタに書くと、リロードレジスタ、カウンタの両方に書かれる ●カウント中(ただし、1回目のカウントソース入力後)
	TBiレジスタに書くと、リロードレジスタに書かれる(次のリロード時に転送)

注1. TB0S~TB2SビットはTABSRレジスタのビット5~7、TB3S~TB5SビットはTBSRレジスタのビット5~7です。




図9.17 タイマモード時のTBiMRレジスタ

## (2) イベントカウンタモード

外部信号、他のタイマのオーバフロー、または他のタイマのアンダフローをカウントするモードです(表9.7)。図9.18にイベントカウンタモード時のTBiMR レジスタを示します。

表 9.7 イベントカウンタモードの仕様

項目	仕 様		
カウントソース	●TBiin端子(i=0~5)に入力された外部信号(プログラムで有効エッジを選択可能		
	●タイマBjのオーバフローまたはアンダフロー(j=i - 1 、ただしi=0 のときj=2、i=3 のときj=5)		
カウント動作	●ダウンカウント		
	●アンダフロ一時は、リロードレジスタの内容をリロードしてカウントを継続		
分周比	●1/(n+1) n:TBiレジスタの設定値 000016~FFFF16		
カウント開始条件	TBiSビット(注1)を"1"(カウント開始)にする		
カウント停止条件	TBiSビットを"0" (カウント停止)にする		
割り込み要求発生タイミング	アンダフロー時		
TBiin端子機能	カウントソース入力		
タイマの読み出し	TBiレジスタを読むと、カウント値が読める		
タイマの書き込み	●カウント停止中とカウント開始後1回目のカウントソースが入力されるまで		
	TBiレジスタに書くと、リロードレジスタ、カウンタの両方に書かれる		
	●カウント中(ただし、1回目のカウントソース入力後)		
	TBiレジスタに書くと、リロードレジスタに書かれる(次のリロード時に転送)		

注1. TB0S~TB2SビットはTABSRレジスタのビット5~7、TB3S~TB5SビットはTBSRレジスタのビット5~7です。




図9.18 イベントカウンタモード時のTBiMR レジスタ

### (3) パルス周期測定モード、パルス幅測定モード

外部信号のパルス周期、またはパルス幅を測定するモードです(表9.8)。図9.19にパルス周期測定モード、パルス幅測定モード時のTBiMRレジスタを示します。図9.20にパルス周期測定時の動作図、図9.21にパルス幅測定時の動作図を示します。

表9.8 パルス周期測定モード、パルス幅測定モードの仕様

項目	仕 様
カウントソース	f1、f2、f8、f32、fC32
カウント動作	●アップカウント
	●測定パルスの有効エッジで、リロードレジスタにカウンタの値を転送し、
	カウンタの値を"000016"にしてカウントを継続
カウント開始条件	●TBiSビット(i=0~5)(注3)を"1"(カウント開始)にする
カウント停止条件	●TBiSビットを"0"(カウント停止)にする
割り込み要求発生タイミング	●測定パルスの有効エッジ入力時(注1)
	●オーバフロー時。オーバフローと同時にTBiMRレジスタのMR3ビットが"1"
	(オーバフローあり)になります。TBiSビットが"1"(カウント開始)のとき、
	MR3ビットが"1"になった後の次のカウントタイミング以降に、TBiMR
	レジスタに書くと、MR3ビットは"0"(オーバフローなし)になります。
TBiin端子機能	測定パルス入力
タイマの読み出し	TBiレジスタを読むと、リロードレジスタの内容(測定結果)が読める(注2)
タイマの書き込み	TBiレジスタに書いた値は、リロードレジスタにもカウンタにも書かれない

- 注1. カウント開始後1回目の有効エッジ入力時は、割り込み要求は発生しません。
- 注2. カウント開始後2回目の有効エッジ入力までは、TBiレジスタを読んでも値は不定です。
- 注3. TB0S~TB2SビットはTABSRレジスタのビット5~7、TB3S~TB5SビットはTBSRレジスタのビット5~7です。




図9.19 パルス周期測定モード、パルス幅測定モード時のTBiMR レジスタ




図9.20 パルス周期測定時の動作図




図9.21 パルス幅測定時の動作図

# 10. シリアル1/0

シリアルI/Oは、 $UARTO \sim UART2$ 、SI/O3、SI/O4の5チャネルで構成しています。 次にそれぞれについて説明します。

## 10.1 UARTi( $i=0 \sim 2$ )

UARTiはそれぞれ専用の転送クロック発生用タイマを持ち、独立して動作します。 図 10.1 に UARTiブロック図、図 10.2 に UARTi送受信ブロック図を示します。 UARTiには、次のモードがあります。

- ・クロック同期形シリアルI/Oモード
- ・クロック非同期形シリアルI/Oモード(UARTモード)
- ・特殊モード1(I<sup>2</sup>Cモード)
- ・特殊モード2
- ・特殊モード3(バス衝突検出機能、IEモード): UART0、UART1
- ・特殊モード4(SIMモード): UART2

図10.3~図10.8に、UARTi関連のレジスタを示します。 レジスタの設定はモードごとの表を参照してください。




図10.1 UARTiブロック図




図10.2 UARTi送受信部ブロック図





図10.3 U0TB~U2TB、U0RB~U2RB、U0BRG~U2BRGレジスタ

#### UARTi送受信モードレジスタ(i=0~2)



- 注1. CLKi端子に対応するポート方向ビットは"0"(入力モード)にしてください。
- 注2. 受信する場合、RxDi端子に対応するポート方向ビットは"0"(入力モード)にしてください。
- 注3. SDA、SCL端子に対応するポート方向ビットは"0"(入力モード)にしてください。

#### UARTi 送受信制御レジスタ0 (i=0~2)



- 注1.  $\overline{\text{CTS}}$ 端子に対応するポート方向ビットは "0" (入力モード)にしてください。
- 注2. TxDz/SDA2、SCL2は、Nチャネルオープンドレイン出力です。CMOS出力は設定できません。U2C0レジスタのNCHビットは "0"にしてください。
- 注3. クロック同期形シリアルI/Oモード、UARTモード転送データ長8ビット時に有効です。
- 注4. CTS1/RTS1はUCONレジスタのCLKMD1ビットが"0"(CLK出力はCLK1のみ)、かつUCONレジスタのRCSPビットが"0" (CTSo/RTSo分離しない)のとき使用できます。

図10.4 U0MR~U2MR、U0C0~U2C0レジスタ

#### UARTi送受信制御レジスタ1(i=0、1) シンボル アドレス リセット後の値 U0C1, U1C1 03A516、03AD16番地 000000102 ビット ビット名 機能 RW シンボル TE 送信許可ビット 0:送信禁止 RW 1:送信許可 0: UiTBレジスタにデータあり ΤI 送信バッファ空フラグ RO 1: UiTBレジスタにデータなし 0:受信禁止 RE 受信許可ビット RW 1:受信許可 0: UiRBレジスタにデータなし 受信完了フラグ RO 1: UiRBレジスタにデータあり 何も配置されていない。書く場合、"0"を書いてください。 (b5-b4) 読んだ場合、その値は"0"。 UiLCH データ論理選択ビット 0: 反転なし RW 1: 反転あり 0: 出力しない **UiERE** エラー信号出力許可ビット RW 1: 出力する

#### UART2送受信制御レジスタ1




図 10.5 U0C1~U2C1 レジスタ


### UART送受信制御レジスタ2

b7 b6 b5 b4 b3 b2 b1 b0	1	vンボル アドレス UCON 03B016番均		
	ビット シンボル	ビット名	機能	RW
	U0IRS	UARTO送信割り込み要因 選択ビット	0 : 送信パッファ空 (TI=1) 1 : 送信完了(TXEPT=1)	RW
	U1IRS	UART1送信割り込み要因 選択ビット	0 : 送信バッファ空 (TI=1) 1 : 送信完了(TXEPT=1)	RW
L	U0RRM	UARTO連続受信モード 許可ビット	0:連続受信モード禁止 1:連続受信モード許可	RW
ļ ļ ļ ļ	U1RRM	UART1連続受信モード 許可ビット	0:連続受信モード禁止 1:連続受信モード許可	RW
	CLKMD0	UART1CLK、CLKS選択 ビット0	CLKMD1=1のとき有効 0 : CLK1からクロックを出力 1 : CLKS1からクロックを出力	RW
	CLKMD1	UART1CLK、CLKS選択 ビット1 (注1)	0 : CLK出力はCLK1のみ 1 : 転送クロック複数端子 出力機能選択	RW
	RCSP	UART0CTS/RTS分離ビット	0 : CTS/RTS共通端子 1 : CTS/RTS分離(CTSoをP64端子から入力)	RW
!	l	何も配置されていない。書く! 読んだ場合、その値は不定。	場合、"0"を書いてください。	_

注1. 複数の転送クロック出力端子を使用する場合、次の条件を満たしてください。 U1MRレジスタのCKDIRビット=0(内部クロック)

### UARTi特殊モードレジスタ(i=0~2)

b3



- 注1. BBSビットはプログラムで"0"を書くと"0"になります("1"を書いても変化しません)。
- 注2. UART0ではタイマA3のアンダフロー信号、UART1ではタイマA4のアンダフロー信号、UART2ではタイマA0のアンダフロー信号。
- 注3. 転送が始まると、SSSビットは"0"(RxDiに同期しない)になります。

図10.6 UCON、UOSMR~U2SMRレジスタ

#### UARTi特殊モードレジスタ2 (i=0~2)

b' b6 b5 b4 b3 b2 b1 b0	] U0	シンボル SMR2~U2SMR2 036E16、	アドレス リセット後の値 037216、037616番地 X00000002	
	ビット シンボル	ビット名	機能	RW
	IICM2	I <sup>2</sup> Cモード選択 ビット2	「表10.12 I <sup>2</sup> Cモード時の各機能」参照	RW
	CSC	クロック同期化ビット	0:禁止 1:許可	RW
L	SWC	SCLウエイト出力ビット	0:禁止1:許可	RW
	ALS	SDA出力停止ビット	0:禁止 1:許可	RW
	STAC	UARTi初期化ビット	0:禁止 1:許可	RW
	SWC2	SCLウエイト出カビット2	0 : 転送クロック 1 : "L"出力	RW
	SDHI	SDA出力禁止ビット	0 : 許可 1 : 禁止 (ハイインピーダンス)	RW
	— (b7)	何も配置されていない。書 読んだ場合、その値は不定	く場合、"O"を書いてください。 。	_

# UARTi特殊モードレジスタ3 (i=0~2)



- 注1. DL2~DL0ビットはI<sup>2</sup>Cモードで、SDAi出力にディジタル的に遅延を発生させるものです。I<sup>2</sup>Cモード以外の場合、"0002" (遅延なし)にしてください。
- 注2. 遅延量はSCLi端子、SDAi端子の負荷により変化します。また、外部クロックを使用した場合には、100ns程度、遅延が大きく なります。

図10.7 U0SMR2~U2SMR2、U0SMR3~U2SMR3レジスタ




図10.8 U0SMR4~U2SMR4レジスタ

## 10.2 クロック同期形シリアルI/Oモード

クロック同期形シリアル I/O モードは、転送クロックを用いて送受信を行うモードです。表 10.1 にクロック同期形シリアル I/O モードの仕様、表 10.2 にクロック同期形シリアル I/O モード時の使用レジスタと設定値を示します。

表10.1 クロック同期形シリアルI/O仕様

項目	仕 様
転送データフォーマット	●転送データ長 8ビット
転送クロック	●UiMRレジスタ(i=0~2)のCKDIRビットが"0"(内部クロック): fj/2(n+1)
	fj=f1SIO、f2SIO、f8SIO、f32SIO n=UiBRGレジスタの設定値 0016~FF16
	●CKDIRビットが"1"(外部クロック): CLKi端子からの入力
送信制御、受信制御	●CTS機能、RTS機能、CTS/RTS機能禁止を選択可
送信開始条件	●送信開始には、次の条件が必要です(注1)。
	・UiC1レジスタのTEビットが"1"(送信許可)
	・UiC1レジスタのTIビットが"0"(UiTBレジスタにデータあり)
	・CTS機能を選択している場合、CTSi端子の入力が "L"
受信開始条件	●受信開始には、次の条件が必要です(注1)。
	・UiC1レジスタのREビットが"1"(受信許可)
	・UiC1レジスタのTEビットが"1"(送信許可)
	・UiC1レジスタのTIビットが"0"(UiTBレジスタにデータあり)
割り込み要求発生タイミング	●送信する場合、次の条件のいずれかを選択できます。
	・UilRSビット(注3)が"0"(送信バッファ空):
	UiTBレジスタからUARTi送信レジスタヘデータ転送時(送信開始時)
	・UilRSビットが"1"(送信完了): UARTi送信レジスタからデータ送信完了時
	●受信する場合
	・UARTi受信レジスタからUiRBレジスタヘデータ転送時(受信完了時)
エラー検出	●オーバランエラー(注2)
	UiRBレジスタを読む前に次のデータ受信を開始し、次のデータの7ビット目を受信
	すると発生
選択機能	●CLK極性選択
	転送データの出力と入力タイミングが、転送クロックの立ち上がりか立ち下がりか
	を選択可
	●LSBファースト、MSBファースト選択
	ビット0から送受信するか、またはビット7から送受信するかを選択可
	●連続受信モード選択
	UiRBレジスタを読むことで、同時に受信許可状態になる
	●シリアルデータ論理切り替え
	送受信データの論理値を反転する機能
	●転送クロック複数端子出力選択(UART1)
	UART1の転送クロック端子を2本設定し、プログラムで出力端子を選択可
	●CTS/RTS分離機能(UART0)
	CTS0とRTS0を別の端子から入出力する

- 注1. 外部クロックを選択している場合、UiCOレジスタのCKPOLビットが"O"(転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが"H"の状態で、CKPOLビットが"1"(転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが"L"の状態で条件を満たしてください。
- 注2. オーバランエラーが発生した場合、UiRBレジスタは不定になります。またSiRICレジスタのIRビットは変化しません。
- 注3. UOIRS、U1IRSビットはUCONレジスタのビット0、1で、U2IRSビットはU2C1レジスタのビット4です。

表 10.2 クロック同期形シリアルI/Oモード時の使用レジスタと設定値

レジスタ	ビット	機能			
UiTB(注3)	0~7	送信データを設定してください			
UiRB(注3)	0~7	受信データが読めます			
	OER	オーバランエラーフラグ			
UiBRG	0~7	転送速度を設定してください			
UiMR(注3)	SMD2~SMD0	"0012" にしてください			
	CKDIR	内部クロック、外部クロックを選択してください			
	IOPOL	"0" にしてください			
UiC0	CLK1~CLK0	UiBRGレジスタのカウントソースを選択してください			
	CRS	CTS または RTS を使用する場合、どちらかを選択してください			
	TXEPT	送信レジスタ空フラグ			
	CRD	CTS またはRTS 機能の許可、または禁止を選択してください			
	NCH	TxDi端子の出力形式を選択してください(注2)			
	CKPOL	転送クロックの極性を選択してください			
	UFORM	LSBファースト、またはMSBファーストを選択してください			
UiC1	TE	送受信を許可する場合、"1"にしてください			
	TI	送信バッファ空フラグ			
	RE	受信を許可する場合、"1"にしてください			
	RI	受信完了フラグ			
	U2IRS(注1)	UART2送信割り込み要因を選択してください			
	U2RRM(注1)	連続受信モードを使用する場合、"1"にしてください			
	UiLCH	データ論理反転を使用する場合、"1"にしてください			
	UiERE	"O" にしてください			
UiSMR	0~7	"0" にしてください			
UiSMR2	0~7	"0" にしてください			
UiSMR3	0~2	"O" にしてください			
	NODC	クロック出力形式を選択してください			
	4~7	"0" にしてください			
UiSMR4	0~7	"0" にしてください			
UCON	U0IRS, U1IRS	UARTO、1送信割り込み要因を選択してください			
	U0RRM、U1RRM	連続受信モードを使用する場合、"1"にしてください			
	CLKMD0	CLKMD1=1のとき転送クロックを出力する端子を選択してください			
	CLKMD1	UART1の転送クロックを2端子から出力する場合、"1"にしてください			
	RCSP	UARTOのCTSo信号をP64端子から入力する場合、"1"にしてください			
	7	"O" にしてください			

注1. U0C1、U1C1レジスタのビット4、5は"0"にしてください。U0IRS、U1IRS、U0RRM、U1RRMビットはUCONレジスタにあります。

注2. TxD2端子はNチャネルオープンドレインです。U2C0レジスタのNCHビットは"0"にしてください。

注3. この表に記載していないビットは、クロック同期形シリアルI/Oモード時に書く場合、 "0" を書いてください。  $i=0\sim2$ 

表 10.3 にクロック同期形シリアルI/O モード時の入出力端子の機能を示します。表 10.3 は、転送クロック複数端子出力選択機能を非選択の場合です。また、表 10.4 にクロック同期形シリアルI/O モード時のP64端子の機能を示します。

なお、UARTiの動作モード選択後、転送開始までは、TxDi端子は"H"を出力します(Nチャネルオープンドレイン出力選択時はハイインピーダンス状態)。

表10.3 クロック同期形シリアルI/Oモード時の入出力端子の機能 (転送クロック複数端子出力機能を非選択の場合)

端子名	機能	選択方法			
TxDi(i=0~2) (P63, P67, P70)	シリアルデータ出力	(受信だけを行うときはダミーデータを出力)			
RxDi (P62, P66, P71)	シリアルデータ入力	PD6レジスタのPD6_2ビット=0、PD6_6ビット=0、PD7レジスタのPD7_1 ビット=0(送信だけを行うときは入力ポートとして使用可)			
CLKi	転送クロック出力	UiMRレジスタのCKDIRビット=0			
(P61, P65, P72)	転送クロック入力	UiMRレジスタのCKDIRビット=1 PD6レジスタのPD6_1ビット=0、PD6_5ビット=0、PD7レジスタのPD7_2 ビット=0			
CTSi/RTSi (P60, P64, P73)	CTS入力	UiC0レジスタのCRDビット=0 UiC0レジスタのCRSビット=0 PD6レジスタのPD6_0ビット=0、PD6_4ビット=0、PD7レジスタのPD7_3 ビット=0			
	RTS出力	UiC0レジスタのCRDビット=0 UiC0レジスタのCRSビット=1			
	入出力ポート	UiC0レジスタのCRDビット=1			

# 表 10.4 クロック同期形シリアルI/Oモード時のP64端子の機能

端子の機能	ビットの設定値					
	U1C0レジスタ		UCONレジスタ			PD6レジスタ
	CRD	CRS	RCSP	CLKMD1	CLKMD0	PD6_4
P64	1	_	0	0	_	入力:0、出力:1
CTS <sub>1</sub>	0	0	0	0		0
RTS <sub>1</sub>	0	1	0	0		_
CTS <sub>0</sub> (注1)	0	0	1	0		0
CLKS1	_	_		1(注2)	1	_

- 注1. この他にU0C0レジスタのCRDビットを "0" (CTSo/RTSo許可)、U0C0レジスタのCRSビットを "1" (RTSo選択)にしてください。
- 注2. CLKMD1ビットが"1"でCLKMD0ビットが"0"の場合は、次のレベルを出力します。
  - •U1C0レジスタのCKPOLビットが"0": H
  - ・U1C0レジスタのCKPOLビットが"1": L




図10.9 クロック同期形シリアルI/Oモード時の送信、受信タイミング例

#### ■CLK極性選択

UiC0レジスタ(i=0~2)のCKPOLビットで転送クロックの極性を選択できます。図10.10に転送ク ロックの極性を示します。




図10.10 転送クロックの極性

## ■LSBファースト、MSBファースト選択

UiC0レジスタ(i=0~2)のUFORMビットで転送フォーマットを選択できます。図10.11に転送フォー マットを示します。




図10.11 転送フォーマット

#### ■連続受信モード

UiRRMビット(i=0~2)を"1"(連続受信モード)にすると、UiRBレジスタを読むことでUiC1レジ スタの TI ビットが "0" (UiTB レジスタにデータあり) になります。UiRRM ビットが "1" の場合、 プログラムでUiTB レジスタにダミーデータを書かないでください。UORRM、U1RRM ビットは  $UCON \nu \cup \lambda AO \cup \lambda A$ 

#### ■シリアルデータ論理切り替え

UiC1 レジスタ(i=0~2)のUiLCHビットが"1"(反転あり)の場合、UiTBレジスタに書いた値の論 理を反転して送信します。UiRBレジスタを読むと、受信データの論理を反転した値が読めます。図 10.12にシリアルデータ論理を示します。




図 10.12 シリアルデータ論理

#### ■転送クロック複数端子出力選択(UART1)

UCONレジスタのCLKMD1~CLKMD0ビットで2本の転送クロック出力端子から1本を選択でき ます(図10.13)。この機能は、UART1の転送クロックが内部クロックの場合に使用できます。




図10.13 転送クロック複数端子出力機能の使用例

## ■ CTS/RTS 分離機能(UART0)

CTS0/RTS0 を分離し、RTS0 を P60 端子から出力、CTS0 を P64 端子から入力する機能です。この機 能を使用する場合は次のようにしてください。

- ・U0C0レジスタのCRDビット=0(UART0のCTS/RTS許可)
- ・U0C0レジスタのCRSビット=1(UART0のRTS出力)
- ・U1C0レジスタのCRDビット=0(UART1のCTS/RTS許可)
- ・U1C0レジスタのCRSビット=0(UART1のCTS入力)
- ・UCONレジスタのRCSPビット=1(CTS0をP64端子から入力)
- ・UCON レジスタの CLKMD1 ビット=0(CLKS1を使用しない)

なお、CTS/RTS 分離機能使用時、UART1のCTS/RTS 機能は使用できません。




図10.14 CTS/RTS分離機能の使用例

# 10.3 クロック非同期形シリアルI/O(UART)モード

UARTモードは、任意の転送速度、転送データフォーマットを設定して送受信を行うモードです。 表10.5にUARTモードの仕様を示します。

表 10.5 UARTモードの仕様

項目		<b>仕</b> 様				
転送データフォーマット	●キャラクタビット(転送	データ) 7ビット、8ビット、9ビットを選択可				
	●スタートビット	1ビット				
	●パリティビット	奇数、偶数、なしを選択可				
	●ストップビット	1ビット、2ビットを選択可				
転送クロック	●UiMRレジスタ(i=0~2)のCKDIRビットが"0"(内部クロック): fj/16(n+1)					
	fj=f1sio、f2sio、f8sio、f32sio。n=UiBRGレジスタの設定値 0016~FF16					
	●CKDIRビットが "1" (タ	外部クロック):fEXT/16(n+1)				
	fextはCLKi端子からの)	入力。n=UiBRGレジスタの設定値 0016~FF16				
送信制御、受信制御	●CTS機能、RTS機能、(	CTS/RTS機能禁止を選択可				
送信開始条件	●送信開始には、次の条件					
	・UiC1レジスタのTE b	ごットが"1"(送信許可)				
	・UiC1レジスタのTIビ	ットが"0"(UiTBレジスタにデータあり)				
	・CTS機能を選択して	いる場合、CTSi端子の入力が"L"				
受信開始条件	●受信開始には、次の条件	牛が必要です。				
	・UiC1レジスタのREt	<b>ごットが"1"(受信許可)</b>				
	・スタートビットの検					
割り込み要求発生タイミング	●送信する場合、次の条件	牛のいずれかを選択できます				
		"0" (送信バッファ空):				
	UiTBレジスタから	UARTi送信レジスタヘデータ転送時(送信開始時)				
	・UilRSビットが"1"(送信完了): UARTi送信レジスタからデータ送信完了時 ●受信する場合 ・UARTi受信レジスタからUiRBレジスタへデータ転送時(受信完了時)					
エラー検出	●オーバーランエラー	UiRBレジスタを読む前に次のデータ受信を開始し、				
	(注1)	次のデータの最終ストップビットの1つ前のビットを受信す				
		ると発生				
	●フレーミングエラー	設定した個数のストップビットが検出されなかったときに				
		発生				
	●パリティエラー	パリティ許可時にパリティビットとキャラクタビット中の"1"				
		の個数が設定した個数でなかったときに発生				
	●エラーサムフラグ	オーバランエラー、フレーミングエラー、パリティエラー				
		のうちいずれかが発生した場合"1"になる				
選択機能	●LSBファースト、MSBT	ファースト選択				
	ビットから送受信するか、またはビット7から送受信するかを選択可					
	り替え					
	<b>里値を反転する機能。スタートビット、ストップビットは</b>					
	反転しない。					
	●TXD、RXD入出力極性切り替え					
	TxD端子出力とRxD端子	端子出力とRXD端子入力を反転する機能。入出力するデータのレベルがすべて				
	反転する。					
	●CTS/RTS分離機能(UAF	RT0)				
	CTS0とRTS0を別の端・	子から入出力する				

注1. オーバランエラーが発生した場合、UiRBレジスタは不定になります。またSiRICレジスタのIRビットは変化しません。 注2. U0IRS、U1IRSビットはUCONレジスタのビット0、1で、U2IRSビットはU2C1レジスタのビット4です。

表10.6 UARTモード時の使用レジスタと設定値

レジスタ	ビット	機能				
UiTB	0~8	送信データを設定してください (注1)				
UiRB	0~8	受信データが読めます (注1)				
	OER、FER、PER、SUM					
UiBRG	0~7	転送速度を設定してください				
UiMR	SMD2~SMD0	転送データが7ビットの場合、"1002"を設定してください。				
		転送データが8ビットの場合、"1012"を設定してください。				
		転送データが9ビットの場合、"1102"を設定してください。				
	CKDIR	内部クロック、外部クロックを選択してください				
	STPS	ストップビットを選択してください				
	PRY, PRYE	パリティの有無、偶数奇数を選択してください				
	IOPOL	TxD / RxD入出力極性を選択してください				
UiC0	CLK0、CLK1	UiBRGのカウントソースを選択してください				
	CRS	CTSまたはRTS機能を使用する場合、どちらかを選択してください				
	TXEPT	送信レジスタ空フラグ				
	CRD	CTS / RTS機能の許可または禁止を選択してください				
	NCH	TxDi端子の出力形式を選択してください(注3)				
	CKPOL	"0" にしてください				
	UFORM	転送データ長8ビット時、LSBファースト、MSBファーストを選択できます。				
		転送データ長7ビットまたは9ビット時は"0"にしてください。				
UiC1	TE	送信を許可する場合、"1"にしてください				
	TI	送信バッファ空フラグ				
	RE	受信を許可するとき、"1"にしてください				
	RI	受信完了フラグ				
	U2IRS(注2)	UART2送信割り込み要因を選択してください				
	U2RRM(注2)	"0" にしてください				
	UiLCH	データ論理反転を使用する場合、"1"にしてください				
	UiERE	"0" にしてください				
UiSMR	0~7	"0" にしてください				
UiSMR2	0~7	"0" にしてください				
UiSMR3	0~7	"0" にしてください				
UiSMR4	0~7	"0" にしてください				
UCON	U0IRS, U1IRS	UARTO、1送信割り込み要因を選択してください				
	U0RRM、U1RRM	"0" にしてください				
	CLKMD0	CLKMD1=0なので無効				
	CLKMD1	"0" にしてください				
	RCSP	UART0のCTS0信号をP64端子から入力する場合、"1"にしてください				
	7	"0" にしてください				

- 注1. 使用するビットは次のとおりです。転送データ長7ビット:ビット0~6、転送データ長8ビット:ビット0~7、 転送データ長9ビット:ビット0~8
- 注2. U0C1、U1C1レジスタのビット4、5は"0"にしてください。U0IRS、U1IRS、U0RRM、U1RRMビットはUCON ジスタにあります。
- 注3. TxD2端子はNチャネルオープンドレインです。U2C0レジスタのNCHビットは"0"にしてください。 i=0**~**2

表10.7にUARTモード時の入出力端子の機能を示します。表10.8にUARTモード時のP64端子の機能を 示します。なお、UARTiの動作モード選択後、転送開始までは、TxDi端子は"H"を出力します(Nチャ ネルオープンドレイン出力選択時はハイインピーダンス状態)。

表 10.7 UARTモード時の入出力端子の機能

端子名	機能	選択方法			
TxDi(i=0~2) (P63, P67, P70)	シリアルデータ出力	(受信だけを行うときはダミーデータを出力)			
RxDi (P62、P66、P71)	シリアルデータ入力	PD6レジスタのPD6_2ビット=0、PD6_6ビット=0、PD7レジスタのPD7_1 ビット=0(送信だけを行うときは入力ポートとして使用可)			
CLKi	入出力ポート	UiMRレジスタのCKDIRビット=0			
(P61, P65, P72)	転送クロック入力	UiMRレジスタのCKDIRビット=1 PD6レジスタのPD6_1ビット=0、PD6_5ビット=0、PD7レジスタのPD7_2 ビット=0			
CTSi/RTSi (P60, P64, P73)	CTS入力	UiC0レジスタのCRDビット=0 UiC0レジスタのCRSビット=0 PD6レジスタのPD6_0ビット=0、PD6_4ビット=0、PD7レジスタのPD7_3 ビット=0			
	RTS出力	UiC0レジスタのCRDビット=0 UiC0レジスタのCRSビット=1			
	入出力ポート	UiC0レジスタのCRDビット=1			

表 10.8 UARTモード時のP64 端子の機能

端子の機能	ビットの設定値					
	U1C0レジスタ		UCONレジスタ		PD6レジスタ	
	CRD	CRS	RCSP	CLKMD1	PD6_4	
P64	1		0	0	入力:0、出力:1	
CTS <sub>1</sub>	0	0	0	0	0	
RTS <sub>1</sub>	0	1	0	0		
CTS <sub>0</sub> (注1)	0	0	1	0	0	

注1. この他にU0C0レジスタのCRDビットを"0"(CTSo/RTSo許可)、U0C0レジスタのCRSビット を "1" (RTSo選択)にしてください。




図10.15 UARTモード時の送信タイミング例




図10.16 UARTモード時の受信タイミング例

#### ■LSBファースト、MSBファースト選択

図10.17に示すように、UiC0レジスタのUFORMビットで転送フォーマットを選択できます。この 機能は転送データ長8ビットのときに有効です。




図10.17 転送フォーマット

### ■シリアルデータ論理切り替え

UiTB レジスタに書いた値の論理を反転して送信します。UiRB レジスタを読むと、受信データの 論理を反転した値が読めます。図10.18にシリアルデータ論理を示します。




図10.18 シリアルデータ論理

#### ■TxD、RxD入出力極性切り替え機能

TxDi端子出力とRxDi端子入力を反転する機能です。入出力するデータのレベルがすべて(スター トビット、ストップビット、パリティビットを含む)反転します。図10.19にTxD、RxD入出力極性 切り替えを示します。




図10.19 TxD、RxD入出力極性切り替え

# ■ CTS/RTS 分離機能(UART0)

CTS0/RTS0を分離し、RTS0をP60端子から出力、CTS0をP64端子から入力する機能です。この機 能を使用する場合は次のようにしてください。

- ・U0C0レジスタのCRDビット=0(UART0のCTS/RTS許可)
- ・U0C0レジスタのCRSビット=1(UART0のRTS出力)
- ・U1C0レジスタのCRDビット=0(UART1のCTS/RTS許可)
- ・U1C0レジスタのCRSビット=0(UART1のCTS入力)
- ・UCONレジスタのRCSPビット=1(CTS0をP64端子から入力)
- ・UCON レジスタの CLKMD1 ビット=0(CLKS1 を使用しない)

なお、CTS/RTS 分離機能使用時、UART1のCTS/RTS 機能は使用できません。




図10.20 CTS/RTS分離機能の使用例

#### 特殊モード1(I<sup>2</sup>Cモード) 10.4

I<sup>2</sup>Cモードは、簡易形I<sup>2</sup>Cインタフェースに対応したモードです。表10.9にI<sup>2</sup>Cモードの仕様を、表10.10 ~表 10.11 に  $I^2$ C モード時の使用レジスタと設定値を、表 10.12 に  $I^2$ C モード時の各機能を、図 10.21 に  $I^2$ C モード時のブロック図を、図10.22にSCLiタイミングを示します。

表10.12に示すように、SMD2~SMD0ビットを"0102"に、IICMビットを"1"にするとI<sup>2</sup>Cモードに なります。SDAi 送信出力には遅延回路が付加されますので、SCLiが"L"になり安定した後、SDAi 出 力が変化します。

### 表 10.9 I<sup>2</sup>Cモードの仕様

項目	仕 様
転送データフォーマット	●転送データ長 8ビット
転送クロック	●マスタ時
	UiMRレジスタ(i=0~2)のCKDIRビットが"0"(内部クロック) : fj/2(n+1)
	fj=f1SIO、f2SIO、f8SIO、f32SIO n=UiBRGレジスタの設定値 0016~FF16
	●スレーブ時
	CKDIRビットが"1"(外部クロック): SCLi端子からの入力
送信開始条件	●送信開始には、次の条件が必要です(注1)。
	・UiC1レジスタのTEビットが"1"(送信許可)
	・UiC1レジスタのTIビットが"0"(UiTBレジスタにデータあり)
受信開始条件	●受信開始には、次の条件が必要です(注1)。
	・UiC1レジスタのREビットが"1"(受信許可)
	・UiC1レジスタのTEビットが"1"(送信許可)
	・UiC1レジスタのTIビットが"O"(UiTBレジスタにデータあり)
割り込み要求発生タイミング	スタートコンディション検出、ストップコンディション検出、アクノリッジ未検出、
	アクノリッジ検出
エラー検出	●オーバランエラー(注2)
	UiRBレジスタを読む前に次のデータ受信を開始し、次のデータの8ビット目を受信
	すると発生
選択機能	●アービトレーションロスト
	UiRB レジスタのABT ビットの更新タイミングを選択可
	●SDAiデジタル遅延
	デジタル遅延なし、またはUiBRGカウントソースの2~8サイクルの遅延を選択可
	●クロック位相設定
	クロック遅れあり、なしを選択可

- 注1. 外部クロックを選択している場合、外部クロックが "H" の状態で条件を満たしてください。
- 注2. オーバランエラーが発生した場合、UiRBレジスタは不定になります。またSiRICレジスタのIRビット は変化しません。




図10.21 I<sup>2</sup>Cモードのブロック図

表 10.10 I<sup>2</sup>Cモード時の使用レジスタと設定値(1)

レジスタ	ビット	機能		
		マスタ時	スレーブ時	
UiTB(注3)	0~7	送信データを設定してください	送信データを設定してください	
UiRB(注3)	0~7	受信データが読めます	受信データが読めます	
	8	ACK、NACKが入ります	ACK、NACKが入ります	
	ABT	アービトレーションロスト検出フラグ	無効	
	OER	オーバランエラーフラグ	オーバランエラーフラグ	
UiBRG	0~7	転送速度を設定してください	無効	
UiMR(注3)	SMD2~SMD0	"0102"にしてください	"0102"にしてください	
	CKDIR	"0" にしてください	"1"にしてください	
	IOPOL	"0" にしてください	"0"にしてください	
UiC0	CLK1~CLK0	UiBRGのカウントソースを選択してください	無効	
	CRS	CRD=1なので無効	CRD=1なので無効	
	TXEPT	送信レジスタ空フラグ	送信レジスタ空フラグ	
	CRD	"1"にしてください	"1"にしてください	
	NCH	"1"にしてください(注2)	"1"にしてください (注2)	
	CKPOL	"O" にしてください	"O" にしてください	
	UFORM	"1"にしてください	"1"にしてください	
UiC1	TE	送信を許可する場合、"1"にしてください	送信を許可する場合、"1"にしてください	
	TI	送信バッファ空フラグ	送信バッファ空フラグ	
	RE	受信を許可する場合、"1"にしてください	受信を許可する場合、"1"にしてください	
	RI	受信完了フラグ	受信完了フラグ	
	U2IRS(注1)	無効	無効	
	U2RRM(注1)	"0" にしてください	"o" にしてください	
	UiLCH, UiERE			
UiSMR	IICM	"1"にしてください	"1"にしてください	
	ABC	アービトレーションロスト検出タイミング	無効	
		を選択してください		
	BBS	バスビジーフラグ	バスビジーフラグ	
	3~7	"0" にしてください	"O" にしてください	
UiSMR2	IICM2	「表11.12 I <sup>2</sup> Cモード時の各機能」参照	「表11.12 I <sup>2</sup> Cモード時の各機能」参照	
	CSC	クロック同期化を許可する場合、	"0"にしてください	
		"1"にしてください		
	SWC	クロックの9ビット目の立ち下がりで	クロックの9ビット目の立ち下がりで	
		SCLi出力を "L"出力固定にする場合、	SCLi出力を "L"出力固定にする場合、	
		"1"にしてください	"1"にしてください	
	ALS	アービトレーションロスト検出時にSDAiの	"O" にしてください	
		出力を停止する場合"1"にしてください		
	STAC	"0" にしてください	スタートコンディション検出でUARTi を	
			初期化する場合、"1"にしてください	
	SWC2	SCLiの出力を強制的に"L"にする場合、	SCLiの出力を強制的に"L"にする場合、	
		"1"にしてください	"1"にしてください	
	SDHI	SDAi出力を禁止をする場合、"1"に	SDAi出力を禁止をする場合、"1"に	
		してください	してください	
	7 "	"0" にしてください	"0" にしてください	
UiSMR3	0, 2, 4, NODC	"0" にしてください	"0" にしてください	
	СКРН	「表11.12 I <sup>2</sup> Cモード時の各機能」参照	「表11.12 I <sup>2</sup> Cモード時の各機能」参照	
	DL2~DL0	SDAiのディジタル遅延値を設定してください	SDAiのディジタル遅延値を設定してください	
注1 LIOC1	l .	レビット4 5は "O" にしてください LIOIP		

注1. UOC1、U1C1レジスタのビット4、5は"0"にしてください。UOIRS、U1IRS、U0RRM、U1RRMビットは UCONレジスタにあります。

Rev.2.10 2006.10.25 Page 113 of 319 **RENESAS** 

注2. TxD2端子はNチャネルオープンドレインです。U2C0レジスタのNCHビットは"0"にしてください。

注3. この表に記載していないビットはI<sup>2</sup>Cモード時に書く場合、"0"を書いてください。

表 10.11 I<sup>2</sup>Cモード時の使用レジスタと設定値(2)

レジスタ	ビット	機能		
		マスタ時	スレーブ時	
UiSMR4	STAREQ	スタートコンディションを生成する場合、 "1"にしてください	"0"にしてください。	
	RSTAREQ	リスタートコンディションを生成する場合、 "1"にしてください	"0" にしてください。	
	STPREQ	ストップコンディションを生成する場合、 "1"にしてください	"0"にしてください。	
	STSPSEL	各コンディション出力時に"1"に" してください	"0" にしてください。	
	ACKD	ACK、NACKを選択してください	ACK、NACKを選択してください	
	ACKC	ACKデータを出力する場合、"1"に	ACKデータを出力する場合、"1"に	
		してください	してください	
	SCLHI	ストップコンディション検出時にSCLi出力 を停止する場合、"1"にしてください	"0"にしてください。	
	SWC9	"0" にしてください	クロックの9ビット目の次の立ち下がり でSCLiを "L" ホールドにする場合、 "1" にしてください	
IFSR2A	IFSR26、IFSR27	"1"にしてください	"1"にしてください	
UCON	U0IRS, U1IRS	無効	無効	
	2~7	"0" にしてください	"0" にしてください	

#### 表 10.12 I<sup>2</sup>Cモード時の各機能

		I²Cモード(SMD2∼SMI	D0=0102,IICM=1)		
	クロック同期シリアル I/Oモード	IICM2=0(NACK/ACK割り込み)		IICM2=1 (UART送信/UART受信割り込み)	
機能	(SMD2~=1002,SMD0 IICM=0)	CKPH=0 (クロック遅れあり)	CKPH=1 (クロック遅れあり)	CKPH=0 (クロック遅れなし)	CKPH=1 (クロック遅れあり)
割り込み番号 6,7,10の要因 (注1、注5、注7)	_	スタートコンディショ: (「表10.13. STSPSEI		ディション検出	
割り込み番号 15, 17, 19の要因 (注1、注6)	UARTi送信 送信開始、または送信完 了(UiIRSで選択)	アクノリッジ未検出(N/ 9ビット目のSCLiの立ち		UARTi送信 9ビット目のSCLiの 立ち上がり	UARTi送信 9ビット目の次の SCLiの立ち下がり
割り込み番号 16, 18, 20の要因 (注1、注6)	UARTi受信 8ビット目の受信時 CKPOL=0(立ち上がり) CKPOL=1(立ち下がり)	アクノリッジ検出(ACK 9ビット目のSCLiの立ち		UARTi受信 9ビット目のSCLiのご	こち下がり
UART受信シフトレ ジスタからUiRBレジ スタへのデータ転送 タイミング	CKPOL=0(立ち上がり) CKPOL=1(立ち下がり)	9ビット目のSCLiの立ち	,上がり	9ビット目のSCLiの 立ち下がり	9ビット目のSCLiの 立ち下がりと、立 ち上がり
UARTi送信出力遅延	遅延なし	遅延あり			
P63,P67,P70端子の 機能	TxDi出力	SDAi入出力			
P62,P66,P71端子の 機能	RxDi入力	SLi入出力C			
P61,P65,P72端子の 機能	CLKi入力または出力選 択	ー(I <sup>2</sup> Cモードには使用し	ない)		
ノイズフィルター幅	15ns	200ns			
RxDi, SCLi端子レベ ルの読み込み	対応するポート方向ビットが"0"の場合、可能	対応するポート方向ビ	ットの内容に関係なく	、可能	
TxDi, SiDA出力の初 期値	CKPOL=0(H) CKPOL=1(L)	I <sup>2</sup> Cモード設定前に、ポ	ートレジスタに設定し	た値(注2)	
SCLiの初期値、終了 値	_	Н	L	н	L
DMA1要因 (注6)	UARTi受信	アクノリッジ検出(ACK	<u> </u>	UARTi受信 9ビット目のSCLiのゴ	エち下がり
受信データ格納	1~8ビット目をUiRBレ ジスタのビット0~7に 格納	1~8ビット目をUiRBレ に格納	ジスタのビット7~0	1〜7ビット目をUiRB 〜0に、8ビット目を ト8に格納	UiRBレジスタのビッ 1~8ビット目 をUiRBレジスタの ビット7~0に格納
受信データ読み出し	UiRBレジスタの状態をそのまま読み出す			(注3) UiRBレジスタのビット6~0はビット7~1として、ビット8はビット0として読み出す(注4)	

- 注1. 割り込み要因を変更すると、変更した割り込みの割り込み制御レジスタのIRビットが"1"(割り込み要求あり) になることがあります(「注意事項集の「割り込み注意事項」参照)。次のビットを変更すると、割り込み要因、 割り込みタイミング等が変化しますので、これらのビットを変更した後、IRビットを"0"(割り込み要求なし) にしてください。
  - UiMRレジスタのSMD2 ~SMD0ビット、UiSMRレジスタのIICMビット、 UiSMR2レジスタのIICM2ビット、UiSMR3レジスタのCKPHビット
- 注2. SDAi 出力の初期値は、SMD2 ~SMD0ビットが"0002"(シリアルI/O が無効)の状態で設定してください。
- 注3. UiRBレジスタへのデータ転送2回目(9ビット目SCLi 立ち上がり時) 注4. UiRBレジスタへのデータ転送1回目(9ビット目SCLi 立ち下がり時)
- 注5. 「図10.13. STSPSELビットの機能」参照。
- 注6. 「図10.22. UiRBレジスタへの転送、割り込みのタイミング」参照。 注7. UARTO使用時はIFSR2AレジスタのIFSR26ビットを"1"(割り込み要因はUART0バス衝突)にしてください。 UART1使用時はIFSR2AレジスタのIFSR27ビットを"1"(割り込み要因はUART1バス衝突)にしてください。




図10.22 UiRBレジスタへの転送、割り込みのタイミング

### ●スタートコンディション、ストップコンディションの検出

スタートコンディション検出またはストップコンディション検出を判定します。

スタートコンディション検出割り込み要求は、SCLi端子が"H"の状態でSDAi端子が"H"から"L"に変化すると発生します。ストップコンディション検出割り込み要求は、SCLi端子が"H"の状態でSDAi端子が"L"から"H"に変化すると発生します。

スタートコンディション検出割り込みと、ストップコンディション検出割り込みは、割り込み制御レジスタ、ベクタを共用していますので、どちらの要求による割り込みかは、UiSMRレジスタのBBSビットで判定してください。




図10.23 スタートコンディション、ストップコンディションの検出

## ●スタートコンディション、ストップコンディションの出力

UiSMR4レジスタ( $i=0\sim2$ )のSTAREQビットを"1"(スタート)にするとスタートコンディションを生成します。

UiSMR4 レジスタの RSTAREQ ビットを"1" (スタート)にするとリスタートコンディションを生成します。

UiSMR4レジスタのSTPREQビットを"1"(スタート)にするとストップコンディションを生成します。

出力の手順は次の通りです。

- (1) STAREQ ビット、RSTAREQ ビット、またはSTPREQ ビットを"1"(スタート)にする
- (2) UiSMR4レジスタのSTSPSELビット"1"(出力)にする

表 10.13 と図 10.24 に STSPSEL ビットの機能を示します。

表 10.13 STSPSEL ビットの機能

機能	STSPSEL=0	STSPSEL=1
SCLi、SDAi端子の出力	転送クロック、データを出力。 スタートコンディション、スト ップコンディションの出力はポ ートを使ったプログラムで実現 (ハードウエアによる自動生成は	STAREQビット、RSTAREQビット、 STPREQビットに従って、スタートコンディション、ストップコンディションを出力
スタートコンディション、ストップ コンディション割り込み要求発生 タイミング	しない) スタートコンディション、スト ップコンディション検出	スタートコンディション、ストップコンディション生成終了




図10.24 STSPSELビットの機能

#### ●アービトレーション

SCLiの立ち上がりのタイミングで、送信データと SDAi 端子入力データの不一致を判定します。UiSMR レジスタのABC ビットで、UiRB レジスタのABT ビットの更新タイミングを選択します。ABC ビットが "0" (ビットごとに更新)の場合、判定時に不一致を検出すると同時にABT ビットが "1" に、検出しないと "0" になります。ABC ビットを "1" にすると、判定時に一度でも不一致が検出された場合、9ビット目のクロックの立ち下がりでABT ビットが "1" (不一致検出)になります。なお、バイトごとに更新する場合は、1 バイト目のアクノリッジ検出完了後、ABT ビットを "0" (未検出)にしてから、次の1バイトを転送してください。

UiSMR2レジスタのALSビットを"1"(SDA出力停止許可)にすると、アービトレーションロストが発生しABTビットが"1"(不一致検出)になったとき、同時にSDAi端子がハイインピーダンス状態になります。

#### ●転送クロック

図10.24に示すような転送クロックで送受信を行います。

UiSMR2 レジスタのCSC ビットは内部で生成したクロック(内部SCLi)と、SCLi端子に入力される 外部クロックの同期をとるためのビットです。CSC ビットを"1"(クロック同期化を許可)にする と、内部SCLiが"H"の場合、SCLi端子に立ち下がりエッジがあれば内部SCLiを"L"とし、UiBRG レジスタの値をリロードしてL区間のカウントを開始します。また、SCLi端子が"L"のとき、内 部 SCLi が"L"から"H"に変化するとカウントを停止し、SCLi 端子が"H"になるとカウントを 再開します。

したがって、UARTiの転送クロックは、内部SCLiとSCLi端子の信号の論理積になります。なお、 転送クロックは内部 SCLiの1ビット目の立ち下がりの半周期前から9ビット目の立ち上がりまでの 期間で動作します。この機能を使用する場合、転送クロックは内部クロックを選択してください。

UiSMR2 レジスタの SWC ビットでクロックの 9 ビット目の立ち下がりで、SCLi 端子は"L"出力 固定になるか"L"出力固定を解除するかを選択できます。

UiSMR4レジスタのSCLHIビットを"1"(許可)にすると、ストップコンディション検出時にSCLi 出力を停止します(ハイインピーダンス状態)。

UiSMR2 レジスタの SWC2 ビットを "1" (0出力)にすると、送受信中でも SCLi 端子から強制的に "L"を出力できます。SWC2ビットを"0"(転送クロック)にすると、SCLi端子からの"L"出力は 解除され、転送クロックが入出力されます。

UiSMR3 レジスタの CKPH ビットが"1"のとき、UiSMR4 レジスタの SWC9 ビットを"1"(SCL "L"ホールド許可)にすると、クロックの9ビット目の次の立ち下がりでSCLi端子は"L"出力固定 になります。SWC9ビットを"0"(SCL"L"ホールド禁止)にすると"L"出力固定は解除されます。

#### ●SDA出力

UiTB レジスタのビット7 $\sim$ 0(D7 $\sim$ D0)に書いた値を、D7から順に出力します。9ビット目(D8)は ACKまたはNACKです。

SDAi 送信出力の初期値は、IICM=1(I<sup>2</sup>C モード)で、UiMR レジスタの SMD2 ~ SMD0 ビットが "0002" (シリアルI/Oは無効)の状態で設定してください。

UiSMR3 レジスタのDL2~DL0ビットにより SDAiの出力を遅延なし、またはUiBRGカウントソー スの2~8サイクルの遅延を設定できます。

UiSMR2レジスタのSDHIビットを"1"(SDA出力禁止)にすると、SDAi端子が強制的にハイイン ピーダンス状態になります。なお、SDHI ビットは UARTi の転送クロックの立ち上がりのタイミン グで書かないでください。ABTビットが"1"(検出)になる場合があります。

#### ●SDA入力

IICM2 ビットが"0"のとき、受信したデータの1~8ビット目(D7~D0)をUiRB レジスタのビット  $7\sim0$ に格納します。9ビット目(D8)はACKまたはNACKです。

IICM2 ビットが"1"のとき、受信したデータの1~7ビット目(D7~D1)をUiRB レジスタのビット  $6\sim0$ に、8ビット目(D<sub>0</sub>)をUiRBレジスタのビット8に格納します。IICM2ビットが"1"のときで も、CKPHビットが"1"であれば、9ビット目のクロックの立ち上がり後にUiRBレジスタを読み出 すことにより、IICM2ビットが "0" のときと同様のデータが読めます。

#### ACK, NACK

UiSMR4 レジスタの STSPSEL ビットが"0"(スタートコンディション、ストップコンディション を生成しない)でUiSMR4レジスタのACKCビットが"1"(ACKデータ出力)の場合、UiSMR4レジ スタのACKDビットの値がSDAi端子から出力されます。

IICM2 ビットが"0"の場合、NACK 割り込み要求は、送信クロックの9ビット目の立ち上がり時 にSDAi端子が"H"のままであると発生します。ACK割り込み要求は、送信クロックの9ビット目 の立ち上がり時にSDAi端子が"L"ならば発生します。

DMA1要求要因にACKiを選択すると、アクノリッジ検出によってDMA転送を起動できます。

#### ●送受信初期化

STAC ビットを"1"(UARTi 初期化許可)にし、スタートコンディションを検出すると次のように 動作します。

- •送信シフトレジスタは初期化され、UiTBレジスタの内容が送信シフトレジスタに転送されます。 これにより、次に入力されたクロックを1ビット目として送信を開始します。ただし、UARTi出 力値はクロックが入って1ビット目のデータが出力されるまでの間は変化せず、スタートコン ディションを検出した時点の値のままです。
- •受信シフトレジスタは初期化され、次に入力されたクロックを1ビット目として受信が開始され ます。
- SWC ビットが"1"(SCL ウエイト出力許可)になります。これにより、クロックの9ビット目の 立ち下がりでSCLi端子が"L"になります。

なお、この機能を使用しUARTiの送受信を開始した場合、TIビットは変化しません。また、この 機能を使用する場合、転送クロックは外部クロックを選択してください。

#### 10.5 特殊モード2

1つのマスタから、複数のスレーブへシリアル通信できます。また、転送クロックの極性と位相を選 択できます。表10.14に特殊モード2の仕様を、表10.15に特殊モード2時の使用レジスタと設定値を、図 10.25に特殊モード2の通信制御例を示します。

表10.14 特殊モード2の仕様

項目	仕 様
転送データフォーマット	転送データ長 8ビット
転送クロック	●マスタモード
	UiMRレジスタ(i=0~2)のCKDIRビットが"0"(内部クロック選択): fj/2(n+1)
	fj=f1SIO、f2SIO、f8SIO、f32SIOn:UiBRGレジスタ設定値。0016~FF16。
	●スレーブモード
	CKDIRビットが"1"(外部クロック選択): CLKi端子からの入力
送信制御、受信制御	入出力ポートで制御
送信開始条件	送信開始には次の条件が必要です。(注1)
	・UiC1レジスタのTEビットが"1"(送信許可)
	・UiC1レジスタのTIビットが"0"(UiTBレジスタにデータあり)
受信開始条件	受信開始には、次の条件が必要です。(注1)
	・UiC1レジスタのREビットが"1"(受信許可)
	・TEビットが"1" (送信許可)
	・TIビットが"0"(UiTBレジスタにデータあり)
割り込み要求発生タイミング	送信時、次の条件のいずれかを選択できます。
	・UiC1レジスタのUilRSビットが"0"(送信バッファ空):
	UiTBレジスタからUARTi送信レジスタヘデータ転送時(送信開始時)
	・UilRSビットが"1"(送信完了): UARTi送信レジスタからデータ送信完了時
	受信時
	・UARTi受信レジスタからUiRBレジスタヘデータ転送時(受信完了時)
エラー検出	オーバランエラー(注2)
	UiRBレジスタを読む前に次のデータ受信を開始し、次のデータの7ビット目を
	受信すると発生
選択機能	●クロック位相選択
	転送クロックの極性と相の4つの組み合わせを選択可

- 注1. 外部クロックを選択している場合、UiCOレジスタのCKPOLビットが"0"(転送クロックの立ち下がりで送信デー タ出力、立ち上がりで受信データ入力)のときは外部クロックが"H"の状態で、CKPOLビットが"1"(転送クロッ クの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが "L" の状態で条件を 満たしてください。
- 注2. オーバランエラーが発生した場合、UiRBレジスタは不定になります。またSiRICレジスタのIRビットは変化しません。




図10.25 特殊モード2の通信制御例(UART2)

表10.15 特殊モード2時の使用レジスタと設定値

UiRB(注3) 0 C UiBRG 0 UiMR(注3) S	0~7 0~7 DER 0~7 SMD2~SMD0 CKDIR	送信データを設定してください 受信データが読めます オーバランエラーフラグ 転送速度を設定してください "0012" にしてください
UiBRG 0 UiMR(注3) S	DER 0~7 SMD2~SMD0	オーバランエラーフラグ 転送速度を設定してください
UiBRG 0 UiMR(注3) S	0~7 SMD2~SMD0	転送速度を設定してください
UiMR(注3) S	SMD2~SMD0	
		"0012" にしてください
	CKDIR	
10		マスタモードの場合"0"に、スレーブモードの場合"1"にしてください
	OPOL	"0" にしてください
UiC0 C	CLK0,CLK1	UiBRGのカウントソースを選択してください
C	CRS	CRD= "1" なので無効
Т	TXEPT	送信レジスタ空フラグ
C	CRD	"1" にしてください
١	NCH	TxDi端子の出力形式を選択してください(注2)
C	CKPOL	UiSMR3レジスタのCKPHビットとの組み合わせでクロック位相 が設定できます
L	JFORM	"0" にしてください
UiC1 T	ТЕ	送受信許可する場合、"1"にしてください
Т	П	送信バッファ空フラグ
F	RE	受信を許可する場合、"1"にしてください
F	રા	受信完了フラグ
ι	J2IRS(注1)	UART2送信割り込み要因を選択してください
U	J2RRM(注1)、U2LCH、UiERE	"0" にしてください
UiSMR 0	0~7	"0" にしてください
UiSMR2 0	0~7	"0" にしてください
UiSMR3 C	CKPH	UiC0レジスタのCKPOLビットとの組み合わせでクロック位相
		が設定できます
N	NODC	"0" にしてください
0	0、2、4~7	"0" にしてください
UiSMR4 0	0~7	"0" にしてください
UCON	U0IRS、U1IRS	UARTO、1送信割り込み要因を選択してください
	U0RRM、U1RRM	"0" にしてください
	CLKMD0	CLKMD1=0なので無効
	CLKMD1、RCSP、7	"0" にしてください

注1. U0C0、U1C1レジスタのビット4、5は"0"にしてください。U0IRS、U1IRS、U0RRM、U1RRMビットはUCON レジスタにあります。

注2. TxD2端子はNチャネルオープンドレインです。U2C0レジスタのNCHビットは"0"にしてください。

注3. この表に記載していないビットは特殊モード2時に書く場合、"0"を書いてください。 i=0**~**2

#### ■クロック位相設定機能

UiSMR3 レジスタのCKPH ビットとUiC0 レジスタのCKPOL ビットで転送クロックの相と極性の4 つの組み合わせを選択できます。

転送クロックの極性と相は、転送を行うマスタとスレーブで同じにしてください。

### ●マスタ(内部クロック)の場合

図10.26にマスタ(内部クロック)の場合の送受信のタイミングを示します。

#### ●スレーブ(外部クロック)の場合

図10.27にスレーブ(外部クロック)の場合の送受信のタイミング(CKPH=0)、図10.28にスレー ブ(外部クロック)の場合の送受信のタイミング(CKPH=1)を示します。




図10.26 マスタ(内部クロック)の場合の送受信のタイミング




図10.27 スレーブ(外部クロック)の場合の送受信のタイミング(CKPH=0)




図10.28 スレーブ(外部クロック)の場合の送受信のタイミング(CKPH=1)

#### 特殊モード3(IEモード) 10.6

UARTモードの1バイトの波形でIEBusの1ビットに近似させるモードです。

表10.16にIEモード時の使用レジスタと設定値を、図10.29にバス衝突検出機能関連ビットの機能を示 します。

TxDi 端子(i=0~2)の出力レベルとRxDi 端子の入力レベルが異なる場合、UARTi バス衝突検出割り込 み要求が発生します。

UART0、UART1 のバス衝突検出機能を使用する場合は、IFSR2A レジスタの IFSR26 ビットと IFSR27 ビットで選択してください。

表 10.16 IEモード時の使用レジスタと設定値

レジスタ	ビット	機能
UiTB	0~8	送信データを設定してください
UiRB(注3)	0~8	受信データが読めます
(	OER, FER, PER, SUM	エラーフラグ
UiBRG	0~7	転送速度を設定してください
UiMR	SMD2~SMD0	"1102"にしてください
	CKDIR	内部クロック、外部クロックを選択してください
	STPS	"O" にしてください
	PRY	PRYE=0なので無効
	PRYE	"0" にしてください
	IOPOL	TxD、RxD入出力極性を選択してください
UiC0	CLK1~CLK0	UiBRGのカウントソースを選択してください
	CRS	CRD=1なので無効
	TXEPT	送信レジスタ空フラグ
	CRD	"1"にしてください
	NCH	TxDi端子の出力形式を選択してください (注2)
	CKPOL	"O" にしてください
	UFORM	"0" にしてください
UiC1	TE	送信を許可する場合"1"にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合、"1"にしてください
	RI	受信完了フラグ
	U2IRS(注1)	UART2送信割り込み要因を選択してください
	UiRRM(注1)、	"0" にしてください
	UiLCH, UiERE	
UiSMR	0~3、7	"O" にしてください
	ABSCS	バス衝突検出サンプリングタイミングを選択してください
	ACSE	送信許可ビット自動クリアを使用する場合、"1"にしてください
	SSS	送信開始条件を選択してください
UiSMR2	0~7	"O" にしてください
UiSMR3	0~7	"O" にしてください
UiSMR4	0~7	"O" にしてください
IFSR2A	IFSR26、IFSR27	"1" にしてください
UCON	U0IRS, U1IRS	UARTO、1送信割り込み要因を選択してください
	U0RRM、U1RRM	"0" にしてください
	CLKMD0	CLKMD1=0なので無効
	CLKMD1、RCSP、7	"0"にしてください

注1. U0C0、U1C1レジスタのビット4、5は"0"にしてください。U0IRS、U1IRS、U0RRM、U1RRMビットはUCON レジスタにあります。

注2. TxD2端子はNチャネルオープンドレインです。U2C0レジスタのNCHビットは"0"にしてください。

注3. この表に記載していないビットはIEモード時に書く場合、"0"を書いてください。




図10.29 バス衝突検出機能関連ビットの機能

#### 10.7 特殊モード4(SIMモード)(UART2)

UART モードを使用して、SIM インタフェースに対応するモードです。ダイレクトフォーマットとイ ンバースフォーマットが実現でき、パリティエラー検出時にはTxD2端子から"L"を出力できます。 表10.17にSIMモードの仕様を、表10.18にSIMモード時の使用レジスタと設定値を示します。

### 表 10.17 SIMモードの仕様

項目	仕 様
転送データフォーマット	●ダイレクトフォーマット
	●インバースフォーマット
転送クロック	●U2MRレジスタのCKDIRビットが"0"(内部クロック): fi/16(n+1)
	fi=f1SIO、f2SIO、f8SIO、f32SIO。n=U2BRGレジスタの設定値 0016~FF16
	●CKDIRビットが"1" (外部クロック) : fexT/16(n+1)
	fextはCLK2端子からの入力。n=U2BRGレジスタの設定値 0016~FF16
送信開始条件	●送信開始には、次の条件が必要です。
	・U2C1レジスタのTEビットが"1"(送信許可)
	・U2C1レジスタのTIビットが"0"(U2TBレジスタにデータあり)
受信開始条件	●受信開始には、次の条件が必要です。
	・U2C1レジスタのREビットが"1"(受信許可)
	・スタートビットの検出
割り込み要求発生タイミング	●送信時
(注2)	UART2送信レジスタからデータ転送完了時(U2IRSビット="1")
	●受信時
	UART2受信レジスタからU2RBレジスタヘデータ転送(受信完了)時
エラー検出	●オーバランエラー(注1)
	U2RBレジスタを読む前に次のデータ受信を開始し、次のデータの最終
	ストップビットの1つ前のビットを受信すると発生
	●フレーミングエラー
	設定した個数のストップビットが検出されなかったときに発生
	●パリティエラー
	受信時、パリティエラーを検出すると、パリティエラー信号をTxD2端子から
	出力
	送信時、送信割り込み発生時、RxD2端子の入力レベルによりパリティエラー
	を検知
	●エラーサムフラグ
	オーバランエラー、フレーミングエラー、パリティエラーのうちいずれか
	が発生した場合"1"になる

- 注1. オーバランエラーが発生した場合、U2RBレジスタは不定になります。またS2RICレジスタのIRビット は変化しません。
- 注2. リセット解除後、U2C1レジスタのU2IRSビットを"1"(送信完了)、U2EREビットを"1"(エラー 信号出力)にすると、送信割り込み要求が発生します。そのため、SIMモードを使用する場合は設定後、 IRビットを"0"(割り込み要求なし)にしてください。

表10.18 SIMモード時の使用レジスタと設定値

レジスタ	ビット	機能
U2TB(注1)	0~7	送信データを設定してください
U2RB(注1)	0~7	受信データが読めます
	OER、FER、PER、SUM	エラーフラグ
U2BRG	0~7	転送速度を設定してください
U2MR	SMD2~SMD0	"1012" にしてください
	CKDIR	内部クロック、外部クロックを選択してください
	STPS	"0" にしてください
	PRY	ダイレクトフォーマットの場合"1"に、インバースフォーマット
		の場合"0"にしてください
	PRYE	"1" にしてください
	IOPOL	"0" にしてください
U2C0	CLK0,CLK1	U2BRGのカウントソースを選択してください
	CRS	CRD=1なので無効
	TXEPT	送信レジスタ空フラグ
	CRD	"1" にしてください
	NCH	"0" にしてください
	CKPOL	"0" にしてください
	UFORM	ダイレクトフォーマットの場合"0"に、インバースフォーマットの場合
		"1" にしてください
U2C1	TE	送信を許可する場合"1"にしてください
	TI	送信バッファ空フラグ
	RE	受信を許可する場合"1"にしてください
	RI	受信完了フラグ
	U2IRS	"1" にしてください
	U2RRM	"0" にしてください
	U2LCH	ダイレクトフォーマットの場合"0"に、インバースフォーマット
		の場合"1"にしてください
	U2ERE	"1" にしてください
U2SMR(注1)	0~3	"0" にしてください
U2SMR2	0~7	"0" にしてください
U2SMR3	0~7	"0" にしてください
U2SMR4	0~7	"0" にしてください




図10.30 SIMモードの送受信タイミング例

図10.31にSIMインタフェースの接続例を示します。TxD2とRxD2を接続してプルアップしてください。




図10.31 SIMインタフェース接続例

### ■パリティエラー信号出力機能

U2C1レジスタのU2EREビットを"1"にすると、パリティエラー信号を使用できます。

#### • 受信時

パリティエラー信号は、受信時にパリティーエラーを検出した場合に出力する信号で、図10.32 に示すタイミングでTxD2出力が"L"になります。ただし、パリティエラー信号出力中にU2RB レジスタを読むと、PERビットが"0"になり、同時にTxD2出力も"H"に戻ります。

#### •送信時

送信時、送信完了割り込み要求がストップビットを出力した次の転送クロックの立ち下がりで発 生します。したがって、送信完了割り込みルーチンで、RxD2と端子を共用するポートを読むと、 パリティエラー信号が返されたかどうかが判定できます。




図10.32 パリティエラー信号出力タイミング

#### ■フォーマット

•ダイレクトフォーマット

U2MR レジスタのPRY ビットを "1"、U2C0 レジスタのUFORM ビットを "0"、U2C1 レジスタの U2LCH ビットを "0" にしてください。

•インバースフォーマット

PRY ビットを "0"、UFORM ビットを "1"、U2LCH ビットを "1" にしてください。 図 10.33 に SIM インタフェースフォーマットを示します。




図10.33 SIMインタフェースフォーマット

#### 10.8 SI/O3, SI/O4

SI/O3、SI/O4は、クロック同期形専用シリアルI/Oです。 図10.34にSI/O3、SI/O4ブロック図、図10.35にSI/O3、SI/O4関連レジスタを示します。 表10.19にSI/O3、SI/O4の仕様を示します。




図10.34 SI/O3、SI/O4ブロック図

#### S I/Oi 制御レジスタ (i = 3、 4) (注1) シンボル アドレス リセット後の値 S3C 036216番地 010000002 S4C 036616番地 010000002 ビット ビット名 機能 RW シンボル SMi0 内部同期クロック選択ビット 00: f1sioまたはf2sioを選択 RW 01: fasioを選択 10:f32SIOを選択 RW 11: 設定しないでください SMi2 Souti 出力禁止ビット 0: SouTi出力 RW (注4) 1: Souтi出力禁止(ハイインピーダンス) SMi3 S I/Oiポート選択ビット 0:入出カポート RW 1: Souti出力、CLKi機能 0:転送クロック立ち下がりで送信データ CLK極性選択ビット 出力、立ち上がりで受信データ入力 RW 1: 転送クロック立ち上がりで送信データ 出力、立ち下がりで受信データ入力 転送方向選択ビット 0:LSBファースト RW 1: MSBファースト 同期クロック選択ビット 0:外部クロック (注2) SMi6 RW 1:内部クロック (注3) Souti 初期値設定ビット SMi3=0の場合に有効 SMi7 0: "L"出力 1: "H"出力 RW

- 注1. このレジスタは、PRCRレジスタのPRC2ビットを"1"(書き込み許可)にした次の命令で書いてください。
- 注2. SMi3ビットを"1"に、対応するポート方向ビットを"0"(入力モード)にしてください。
- 注3. SMi3ビットを"1"(SouTi出力、CLKi機能)にしてください。
- 注4. SMi2ビットを"1"にすると、対象端子は使用している機能に関係なくハイインピーダンスになります。

# SI/Oi転送速度レジスタ (i = 3、 4) (注1、注2)



- 注1. 送受信停止中に書いてください。
- 注2. このレジスタはMOV命令を使用して書いてください。

#### SI/Oi送受信レジスタ (i = 3、 4) (注1、注2)



- 注1. 送受信停止中に書いてください。
- 注2. 受信する場合は、SINIに対応するポート方向ビットを"0"(入力モード)にしてください。

図10.35 S3C、S4C、S3BRG、S4BRG、S3TRR、S4TRR レジスタ

### 表 10.19 SI/O3、SI/O4の仕様

項目	仕 様
転送データフォーマット	●転送データ長 8ビット
転送クロック	●SiCレジスタ(i=3、4)のSMi6ビットが"1"(内部クロック): fj/2(n+1)
	fj=f1SIO、f8SIO、f32SIO。n=SiBRGレジスタの設定値 0016~FF16
	●SMi6ビットが"0" (外部クロック) : CLKi端子から入力 (注1)
送受信開始条件	●送受信開始には、次の条件が必要です
	SiTRRレジスタに送信データを書く(注2、注3)
割り込み要求発生タイミング	●SiCレジスタのSMi4ビットが"0"の場合
	最後の転送クロックの立ち上がり(注4)
	●SMi4ビットが"1"の場合
	最後の転送クロックの立ち下がり(注4)
CLKi端子機能	入出力ポート、転送クロック入力、転送クロック出力
Souti端子機能	入出力ポート、送信データ出力、ハイインピーダンス
SINi端子機能	入出力ポート、受信データ入力
選択機能	●LSBファースト、MSBファースト選択
	ビット0から送受信するか、またはビット7から送受信するかを選択可
	●Souti初期値設定機能
	SiCレジスタのSMi6ビットが"0"(外部クロック)の場合、送信していないと
	きのSouti端子出力レベルを選択可
	●CLK極性選択
	転送データの出力と入力タイミングが、転送クロックの立ち上がりか立ち下がりか
	を選択可

- 注1. SiCレジスタのSMi6ビットを "0" (外部クロック)にする場合は、次のようにしてください。
  - ・SiCレジスタのSMi4ビットが"0"の場合、CLKi端子に"H"が入力されている状態でSiTRRレジスタ に送信データを書いてください。SiCレジスタのSMi7ビットを書き換える場合も同様です。
  - ・SMi4ビットが"1"の場合、CLKi端子に"L"が入力されている状態でSiTRRレジスタに送信データを 書いてください。SMi7ビットを書き換える場合も同様です。
  - ・転送クロックがS I/Oi回路に入力されている間はシフト動作をし続けますので、転送クロックは8回で 止めてください。SMi6ビットが"1"(内部クロック)の場合、転送クロックは自動的に停止します。
- 注2. SI/Oi(i=3~4)は、UART0~UART2と違い、転送のためのレジスタとバッファに分かれていません。 したがって、送信中に次の送信データをSiTRRレジスタに書かないでください。
- 注3. SiCレジスタのSMi6ビットが"1"(内部クロック)のとき、転送終了後SouTiは、1/2転送クロック間、 最終データを保持し、ハイインピーダンス状態になります。しかし、この間に送信データをSiTRR レジスタに書いた場合、書いたときからハイインピーダンス状態になり、データのホールド時間が 短くなります。
- 注4. SiCレジスタのSMi6ビットが"1"(内部クロック)のとき、転送クロックは、SMi4ビットが"0"の 場合は "H" の状態で停止し、SMi4ビットが "1" の場合は "L" で停止します。

#### ■SI/Oi動作タイミング

図10.36にSI/Oi動作タイミング図を示します。




図 10.36 SI/Oi動作タイミング図

#### ■CLK極性選択

SiCレジスタのSMi4ビットで転送クロックの極性を選択できます。図10.37に転送クロックの極性 を示します。




図10.37 転送クロックの極性

#### ■SouTi初期値設定機能

SiCレジスタのSMi6ビットが"0"(外部クロック)の場合、転送していないときのSouri端子の出 力を "H" または "L" のどちらかに設定できます。図10.38にSouri初期値設定時のタイミング図、 設定方法を示します。




図10.38 SouTi初期値設定時のタイミング図、設定方法

# 11. マルチマスタI<sup>2</sup>C-BUSインタフェース

マルチマスタI<sup>2</sup>C-BUSインタフェースは、それぞれ専用回路を持っており、独立して動作します。 マルチマスタI<sup>2</sup>C-BUSインタフェースは、フィリップス社I<sup>2</sup>C-BUSのデータ転送フォーマットに基づいて シリアル通信を行う回路です。アービトレーションロストの検出機能、シンクロニアス機能を有しており、 マルチマスタのシリアル通信に対応できます。

表11.1にマルチマスタI<sup>2</sup>C-BUSインタフェース機能を示します。

このマルチマスタ $I^2C$ -BUSインタフェースは、 $I^2C$ アドレスレジスタ、 $I^2C$ データシフトレジスタ、 $I^2C$ ク ロックコントロールレジスタ、I<sup>2</sup>Cコントロールレジスタ、I<sup>2</sup>Cステータスレジスタ、I<sup>2</sup>C送信バッファレジ スタとその他の制御回路により構成されています。

表 11.1 マルチマスタ I<sup>2</sup>C-BUS インタフェース機能

項目	機能
フォーマット	フィリップス社I <sup>2</sup> C-BUS規格準拠
	10ビットアドレッシングフォーマット
	7ビットアドレッシングフォーマット
	高速クロックモード
	標準クロックモード
通信モード	フィリップス社I <sup>2</sup> C-BUS規格準拠
	マスタ送信
	マスタ受信
	スレーブ送信
	スレーブ受信
SCLクロック周波数	16.1kHz~400kHz (BCLK=16 MHz)
バスライン電源電圧	(SCL3/SDA3) : Vcc1

注. I<sup>2</sup>C-BUSインタフェースとポート(SCL3, SDA3)の接続を制御する機能の使用に起因する第三者の 特許権その他の権利侵害については、当社はその責任は負いません。




図11.1 マルチマスタI<sup>2</sup>C-BUSインタフェースのブロック図

# (1) 予約レジスタ




図11.2 予約レジスタ

### (2) I<sup>2</sup>Cデータシフトレジスタ、I<sup>2</sup>C送信バッファレジスタ

I<sup>2</sup>Cデータシフトレジスタは、受信データの格納、又は送信データを書き込むための8ビットのシフトレジスタです。


送信データをこのレジスタに書き込むと、SCL クロックに同期してビット7から外部へ転送されます。そして、1ビットのデータが出力されるたびに、このレジスタの内容は左へ1ビットシフトされます。データ受信時は、SCLクロックに同期してこのレジスタのビット0からデータが入力されます。

そして、1ビットのデータが入力されるたびに、このレジスタの内容は左へ1ビットシフトされます。

 $I^2$ Cデータシフトレジスタは、 $I^2$ CコントロールレジスタのESOビットが"1"のときのみ書き込みが可能です。 $I^2$ Cデータシフトレジスタへの書き込み命令によってビットカウンタがリセットされます。ESOビットが"1"、 $I^2$ CステータスレジスタのMSTビットが"1"のとき、 $I^2$ Cデータシフトレジスタの書き込み命令により、SCLが出力されます。 $I^2$ Cデータシフトレジスタの読み出しは、ESOビットの値にかかわらずいつでも可能です。

 $I^2C$ 送信バッファレジスタはリスタートコンディション発生前に $I^2C$ データシフトレジスタへ送信データ(スレーブアドレス)を格納するためのレジスタです。つまり、マスタ時、 $I^2C$ 送信バッファレジスタに書き込んだデータは同時に $I^2C$ データシフトレジスタに書き込まれますが、 $I^2C$  送信バッファレジスタは、 $I^2C$  が "1" のときのみ書き込み可能で、 $I^2C$  送信バッファレジスタは、 $I^2C$  が "1" のときのみ書き込み可能で、 $I^2C$  が "1" のときの

- 注1. MSTビットが"1"  $\rightarrow$  "0" に変化した後に $I^2$ Cデータシフトレジスタ、又は $I^2$ C送信バッファレジスタにデータを書き込む場合、20BCLK以上の間隔を確保してください。
  - 2. I<sup>2</sup>C データシフトレジスタ、又は I<sup>2</sup>C 送信バッファレジスタに書き込みを実行した後、スタートまたはリスタートコンディションを発生する場合は、4BCLK 以上の間隔を確保してください。



I<sup>2</sup>Cデータシフトレジスタ 図11.3




図11.4 I<sup>2</sup>C送信バッファレジスタ

### (3) I<sup>2</sup>Cアドレスレジスタ

I<sup>2</sup>Cアドレスレジスタは7ビットのスレーブアドレスと1ビットのリード/ライトビットにより 構成されています。アドレッシングモード時は、このレジスタに書き込まれたスレーブアドレ スと、スタートコンディションを検出した直後に受信するアドレスデータとを比較します。

### ■ビット0: リード/ライトビット (RBW)

7ビットアドレッシングモード時には、アドレス比較の際に使用されません。10ビットアド レッシングモード時には、受信した1バイト目のアドレスデータとI<sup>2</sup>Cアドレスレジスタの内容 (SAD6~SAD0+RBW) が比較されます。

RBWビットはストップコンディションを検出すると、自動的に"0"になります。

#### ■ビット1~ビット7:スレーブアドレス(SAD0~SAD6)

スレーブアドレスを格納するビットです。7ビットアドレッシングモード、10ビットアドレッ シングモードにかかわらず、マスタから送信されるアドレスデータとこれらのビットの内容が比 較されます。




図 11.5 I<sup>2</sup>Cアドレスレジスタ

## (4) I<sup>2</sup>C クロックコントロールレジスタ

I<sup>2</sup>Cクロックコントロールレジスタはアックの制御、SCLモード、SCLの周波数を設定するレジスタです。

■ビット0~ビット4: SCL周波数制御ビット (CCR0~CCR4)

SCL周波数を制御するビットです。

■ビット5: SCLモード指定ビット(FAST MODE)

SCL モードを指定するビットです。"0"の場合、標準クロックモードになります。"1"の場合、高速クロックモードになります。

**■**ビット6: アックビット (ACK BIT)

アッククロック\*発生時のSDAの状態を設定します。"0"の場合はアックを返すモードとなり、アッククロック発生時にSDAを"L"にします。"1"の場合はアックを返さないモードとなり、アッククロック発生時にSDAを"H"の状態に保持します。

ただし、ACK BIT = "0" の状態で、アドレスデータを受信するとき、スレーブアドレスとアドレスデータが一致した場合は自動的にSDAを "L" にします (アックを返します)。

スレーブアドレスとアドレスデータが一致しなかった場合は自動的に SDA を "H" にします (アックを返しません)。

\*アッククロック:確認応答用のクロック

## ■ビット7:アッククロックビット (ACK)

データ転送の確認応答であるアクノリッジメントのモードを指定するビットです。"0"の場合、アッククロックなしモードになり、データ転送後にアッククロックは発生しません。"1"の場合はアッククロックありのモードになり、1バイトのデータ転送が完了するたびに、マスタはアッククロックを発生します。アドレスデータ、制御データを送信するデバイスは、アッククロック発生時に SDA を解放し("H"の状態にする)、データを受信するデバイスが発生させるアックビットを受信します。

注. I<sup>2</sup>Cクロックコントロールレジスタの書き込みを転送途中で行わないでください。転送途中に書き込みを行うと I<sup>2</sup>C クロックジェネレータがリセットされ、データが正常に転送できません。




図11.6 I<sup>2</sup>Cクロックコントロールレジスタ

## (5) I<sup>2</sup>Cコントロールレジスタ

I<sup>2</sup>Cコントロールレジスタはデータ通信フォーマットの制御を行うレジスタです。

#### ■ビット0~ビット2:ビットカウンタ (BC0~BC2)

次に転送されるデータ1バイト分のビット数を決定するビットです。割り込み要求信号は、これらのビットで指定されたビット数の転送完了直後に発生します。

スタートコンディションを受信すると、これらのビットは"0002"になり、アドレスデータは必ず8ビットで送受信されます。

注. ビットカウンタ値="1112"の状態で、ストップコンディション、スタートコンディションの待機はできません。

## ■ビット3: I<sup>2</sup>C-BUSインタフェース使用許可ビット(ESO)

マルチマスタI<sup>2</sup>C-BUSインタフェースの使用を許可するビットです。"0"の場合使用禁止状態で、SDA及びSCLはハイインピーダンスになります。"1"の場合、使用許可となります。

ESO= "0" のとき、次のように処理されます。


- ・I<sup>2</sup>CステータスレジスタのPIN= "1", BB= "0", AL= "0" に設定される。
- ・I<sup>2</sup>CデータシフトレジスタおよびI<sup>2</sup>C送信バッファレジスタへの書き込みは禁止される。

## ■ビット4:データフォーマット選択ビット(ALS)

スレーブアドレスの認識を行うか否かを決定するビットです。"0"の場合はアドレッシングフォーマットとなり、アドレスデータを認識します。そして、スレーブアドレスとアドレスデータとを比較して一致した場合、又はジェネラルコール(「(6) I<sup>2</sup>C ステータスレジスタ」のビット1参照)を受信したときのみ転送処理が行えます。"1"の場合はフリーデータフォーマットとなり、スレーブアドレスを認識しません。

## ■ビット5:アドレッシングフォーマット選択ビット(10BIT SAD)

スレーブのアドレス指定フォーマットを選択するビットです。"0" の場合は7ビットアドレッシングフォーマットとなり、I<sup>2</sup>Cアドレスレジスタの上位7ビット(スレーブアドレス)のみアドレスデータと比較されます。"1" の場合には10ビットアドレッシングフォーマットとなり、I<sup>2</sup>Cアドレスレジスタの全ビットがアドレスデータと比較されます。



I<sup>2</sup>Cコントロールレジスタ 図 11.7

## (6) I2Cステータスレジスタ

 $I^2C$ ステータスレジスタは $I^2C$ -BUSインタフェースの状態を制御するレジスタです。ビット0~ビット3とビット5は読み出し専用で、ビット4、ビット6、ビット7は読み出し/書き込み可能です。

## ■ビット0:最終受信ビット(LRB)

受信したデータの最終ビットの値を格納するビットで、アックの受信確認に使用可能です。 アッククロック発生時に、アックが返ってきた場合、LRBビットは"0"になります。アックが 返らなかった場合は"1"になります。アックモードでない場合は受信データの最終ビットの値 が入力されます。

このビットは、 $I^2$ C データシフトレジスタ、又は $I^2$ C 送信バッファレジスタに書き込み命令を実行すると"1"から"0"になります。

## ■ビット1:ジェネラルコール検出フラグ(AD0)

アドレスデータがすべて "0" であるジェネラルコール\*をスレーブモード時に受信したときに "1" になります。マスタデバイスがジェネラルコールを発信することにより、ジェネラルコール後の制御データはすべてのスレーブデバイスに受信されます。AD0 ビットはストップコンディション、スタートコンディションの検出により "0" になります。

\* ジェネラルコール:マスタが全スレーブにジェネラルコールアドレス"0016"を送信すること。

## ■ビット2:スレーブアドレス比較フラグ(AAS)

アドレスデータの比較結果を示すフラグです。

《スレーブ受信モード時、7ビットアドレッシングフォーマットでは、以下のいずれかの条件で、"1"になります。》

- スタートコンディション発生直後のアドレスデータがI<sup>2</sup>Cアドレスレジスタに格納されている上位7ビットのスレーブアドレスと一致した場合
- ジェネラルコールを受信した場合

《スレーブ受信モード時、10ビットアドレッシングフォーマットでは、以下の条件で"1"になります。》

• アドレスデータと  $I^2$ C アドレスレジスタ(スレーブアドレス、及び RBW ビットで構成される8ビット)とを比較し、1バイト目が一致した場合

《このビットは $I^2$ Cデータシフトレジスタ、又は $I^2$ C送信バッファレジスタに書き込み命令を行うことにより"1"から"0"になります。》

# ■ビット3:アービトレーションロスト\*検出フラグ(AL)

マスタ送信モード時、SDAがマイコン以外の装置によって"L"レベルにされた場合、アービトレーションを失ったと判定し、このビットは"1"になります。同時にTRXビットは"0"になるため、アービトレーションを失ったバイトの送信が完了した直後に、MSTビットが"0"になります。スレーブアドレス送信中にアービトレーションを失った場合、TRXビットが"0"になり、受信モードとなります。そのため、別のマスタデバイスにより送信される自分自身のスレーブアドレスを受信し、認識することが可能になります。

《このビットは $I^2$ Cデータシフトレジスタ、又は $I^2$ C送信バッファレジスタに書き込み命令を行うことにより "1" から "0" になります。》

\*アービトレーションロスト:マスタとしての通信が不許可となった状態。

## ■ビット4: I<sup>2</sup>C-BUSインタフェース割り込み要求ビット(PIN)

割り込み要求信号を発生させるビットです。1バイトのデータ通信完了ごとに、PINビットは "1" から "0" になります。同時に CPU へ割り込み要求信号が発生します。PIN ビットは内部ク ロックの最終クロック(アッククロックを含む)の立ち下がりに同期して"0"になり、割り込 み要求信号はPINビットの立ち下がりに同期して発生します。 スレーブ時は、ストップコンディ ションを検出すると、PINビットの立ち下がりに関係なくマルチマスタI<sup>2</sup>C-BUSインタフェース 割り込み要求ビット (IR) は"0"から"1"(要求あり)になります。PINビットが"0"のとき はSCLは"0"に保たれクロックの発生は禁止されます。図11.9に割り込み要求信号の発生タイ ミングを示します。

以下のいずれかの条件でPINビットが"1"になります。

- PIN ビットへの"1" 書き込み
- I<sup>2</sup>Cデータシフトレジスタ、又はI<sup>2</sup>C送信バッファレジスタへの書き込み命令の実行(注)
- ESOビットが "0" のとき
- リセット時

注. これらのレジスタへの書き込み命令後、PINビットが"1"になるまで12BCLKサイクル必 要です。

PINビットが"0"になる条件を以下に示します。

- 1バイトのデータ送信完了直後(アービトレーションロストを検出した場合を含む)
- 1バイトのデータ受信完了直後
- スレーブ受信の際、ALS = "0" で、スレーブアドレス又はジェネラルコールアドレス受信
- スレーブ受信の際、ALS="1"で、アドレスデータ受信完了直後

## ■ビット5:バスビジーフラグ(BB)

バスシステムの使用状態を示すビットです。"0"の場合、このバスシステムは使用されてお らず、スタートコンディションを発生させることが可能です。"1"の場合、このバスシステムは 使用されており、スタートコンディションの発生はスタートコンディション重複防止機能(注) によって禁止されます。

このフラグはソフトウエアによる書き込みはできません。スタートコンディションの検出に より"1"になり、ストップコンディションの検出により"0"になります。また、I<sup>2</sup>Cコントロー ルレジスタのESOビットが"0"の場合、及びリセット時にはBBフラグは"0"に保持されます。

## ■ビット6:通信モード指定ビット(転送方向指定ビット:TRX)

データ通信の転送方向を決定するビットです。"0"の場合、受信モードとなり、送信デバイ スのデータを受信します。"1"の場合、送信モードとなり、SCL上に発生するクロックに同期し てSDA上にアドレスデータ、制御データを出力します。

I<sup>2</sup>CコントロールレジスタのALSビットが"O"でスレーブの場合、マスタから送信されたア ドレスデータの最下位ビット  $(R/\overline{W}$ ビット) が"1"のときはTRXビットは"1"(送信) になり ます。ALSビットが "0" でR/Wビットが "0" のときはTRXビットは "0" (受信) になります。 以下のいずれかの条件でTRXビットが"0"になります。


- アービトレーションロストを検出した場合
- ストップコンディションを検出した場合
- スタートコンディション重複防止機能(注)によりスタートコンディション発生を禁止され
- MST = "0"で、スタートコンディションを検出した場合
- MST= "0"で、アックが返ってこなかったことを検出した場合
- リセット時

## ■ビット7:通信モード指定ビット(マスタ/スレーブ指定ビット:MST)

データ通信を行う際のマスタ/スレーブを指定するビットです。"0"の場合、スレーブとな り、マスタが生成するスタートコンディション、ストップコンディションを受信し、マスタが発 生させるクロックに同期してデータ通信を行います。"1"の場合、マスタとなり、スタートコ ンディション、ストップコンディションを生成します。また、データ通信に必要なクロックを SCL上に発生させます。

以下のいずれかの条件でMSTビットが"0"になります。

- アービトレーションロストを検出した場合、1バイトデータ送信終了直後
- ストップコンディションを検出した場合
- スタートコンディション重複防止機能(注)によりスタートコンディション発生を禁止され た場合
- リセット時
- 注. スタートコンディション重複防止機能は、スタートコンディションの発生と、それに伴う ビットカウンタのリセット、及び SCL の出力を禁止する機能です。この機能は BB フラグが セットされてから1バイトの送受信が完了(送受信割り込み要求 < IICRO > の発生)するま で有効となります。



I<sup>2</sup>Cステータスレジスタ 図 11.8




図11.9 割り込み要求信号の発生タイミング

## (7) スタートコンディション発生方法

I<sup>2</sup>CコントロールレジスタのESOビットが"1"の状態で、I<sup>2</sup>Cステータスレジスタに書き込み命令を行いMST, TRX, BBビットを"1"にするとスタートコンディションが発生します。その後、ビットカウンタが"0002"になり1バイト分のSCLが出力されます。スタートコンディションの発生及びBBビットセットタイミングは、標準クロックモードと高速クロックモードで異なります。図11.10のスタートコンディション発生タイミング図と表11.2のスタートコンディション、ストップコンディション発生タイミング表を参照してください。




図11.10 スタートコンディション発生タイミング図

#### (8) ストップコンディションの発生方法

 $I^2C$ コントロールレジスタのESOビットが"1"の状態で $I^2C$ ステータスレジスタへ書き込み命令を行いMST="1",TRX="1",BB="0"にすると、ストップコンディションが発生します。ストップコンディションの発生及びBBフラグのリセットタイミングは、標準クロックモードと高速クロックモードで異なります。図11.11のストップコンディション発生タイミング図と表 11.2 のスタートコンディション、ストップコンディション発生タイミング表を参照してください。




図 11.11 ストップコンディション発生タイミング図

表 11.2 スタートコンディション, ストップコンディション発生タイミング表

項目	標準クロックモード	高速クロックモード
セットアップ時間(最小)	5.6 <i>µ</i> s	2.1 <i>µ</i> s
ホールド時間(最小)	4.8 <i>µ</i> s	2.3 <i>µ</i> s
BBフラグセット/リセット時間	3.5µs	0.75µs

Rev.2.10

## (9) スタート/ストップコンディション検出条件

スタート/ストップコンディションを検出する条件を図11.12と表11.3に示します。表11.3の3 条件を満たす場合のみスタート/ストップコンディションを検出できます。

注. スレーブ (MST=0) 時にストップコンディションを検出すると、CPUに対して割り込み 要求信号<llClRQ>を発生します。




図11.12 スタートコンディション、ストップコンデション検出のタイミング図

表11.3 スタートコンディション、ストップコンディション検出条件

標準クロックモード	高速クロックモード
6.5 μ s < SCL解放時間	1.0 μ s <scl解放時間< td=""></scl解放時間<>
3.25μs<セットアップ時間	0.5 μ s<セットアップ時間
3.25 μ s<ホールド時間	0.5μs<ホールド時間

## (10) アドレスデータ通信

アドレスデータ通信のフォーマットには、7 ビットアドレッシングフォーマットと 10 ビット アドレッシングフォーマットがあります。それぞれのアドレス通信フォーマットについての、 対応方法を説明します。

# ■7ビットアドレッシングフォーマット

7ビットアドレッシングフォーマットに対応するために、I<sup>2</sup>C コントロールレジスタの 10BIT SADビットを"0"にしてください。マスタから送信された最初の7ビットのアドレスデータと、 I<sup>2</sup>Cアドレスレジスタに格納された上位7ビットのスレーブアドレスを比較します。この比較時 には、I<sup>2</sup>CアドレスレジスタのRBWビットのアドレス比較は行われません。7ビットアドレッシ ングフォーマット時のデータ伝送フォーマットは図11.13の(1),(2) を参照してください。

## ■10ビットアドレッシングフォーマット

10ビットアドレッシングフォーマットに対応するために、I<sup>2</sup>Cコントロールレジスタの10BIT SAD ビットを"1"にしてください。マスタから送信された1バイト目のアドレスデータと、I<sup>2</sup>C アドレスレジスタに格納されたスレーブアドレス7ビットがアドレス比較されます。この比較時 には、I<sup>2</sup>CアドレスレジスタのRBWビットと、マスタから送信されるアドレスデータの最終ビッ ト(R/W ビット)が、アドレス比較されます。10 ビットアドレッシングモード時には、アドレス データの最終ビットである R/W ビットは制御データの通信方向を指定するだけでなく、アドレ スデータのビットとして処理されます。

1バイト目のアドレスデータとスレーブアドレスが一致した場合には、I<sup>2</sup>C ステータスレジス タのAASビットが"1"にセットされます。2バイト目のアドレスデータは、I<sup>2</sup>Cデータシフトレ ジスタに格納した後、ソフトウエアで2バイト目のアドレスデータとスレーブアドレスのアドレ ス比較を行ってください。2 バイトのアドレスデータとスレーブアドレスが一致した場合には、 I<sup>2</sup>C アドレスレジスタの RBW ビットをソフトウエアで"1"にしてください。この処理により、 リスタートコンディション検出後に受信する7ビットのスレーブアドレス及びR/W のデータと I<sup>2</sup>Cアドレスレジスタの値を一致させることができます。10ビットアドレッシングフォーマット 時のデータ伝送フォーマットは図11.13の(3),(4)を参照してください。

## (11) マスタ送信例

標準クロックモード、SCL周波数100kHz、アックを返すモードの場合のマスタ送信例を以下に示します。

- ①I<sup>2</sup>Cアドレスレジスタの上位7ビットにスレーブアドレス、RBWビットに"0"を設定します。
- ② $I^2$ Cクロックコントロールレジスタに "8516" を設定することによって、アックを返すモード、SCL = 100kHzにします。
- ③I<sup>2</sup>Cステータスレジスタに"1016"を設定し、SCLを"H"レベルに保持します。
- ④I<sup>2</sup>Cコントロールレジスタに"0816"を設定することによって、通信許可状態にします。
- ⑤1<sup>2</sup>Cデータシフトレジスタの上位7ビットに送信先のアドレスデータを設定します。また、最下位ビットは"0"にします。
- ⑥I<sup>2</sup>Cステータスレジスタに "F016" を設定することによって、スタートコンディションを発生 させます。このとき、1バイト分のSCLとアッククロックは自動的に発生します。
- ⑦I<sup>2</sup>Cデータシフトレジスタに送信データを設定します。このとき、SCLとアッククロックは自動的に発生します。
- ⑧複数バイトの制御データを送信する場合、⑦を繰り返します。
- ⑨アックが返らなかった場合又は送信が終了した場合は、I<sup>2</sup>Cステータスレジスタに "D016" を 設定することのよってストップコンディションを発生させます。

## (12) スレーブ受信例

高速クロックモード、SCL周波数400kHz、アックなしモード、アドレッシングフォーマットの場合のスレーブ受信例を以下に示します。

- ①I<sup>2</sup>Cアドレスレジスタの上位7ビットにスレーブアドレス、RBWビットに"0"を設定します。
- ②  $I^2$ C クロックコントロールレジスタに "2516" を設定することによって、アックなしモード、SCL = 400kHzにします。
- ③I<sup>2</sup>Cステータスレジスタに"1016"を設定しSCLを"H"レベルに保持します。
- ④I<sup>2</sup>Cコントロールレジスタに"0816"を設定することによって、通信許可状態にします。
- ⑤スタートコンディションを受信すると、アドレス比較されます。
- 6
- <送信されたアドレスがすべて "0" の場合 (ジュネラルコール) >  $I^2C$ ステータスレジスタの AD0= "1" に設定され、割り込み要求信号が発生します。
- <送信されたアドレスが、①で設定したアドレスと一致した場合> I<sup>2</sup>CステータスレジスタのAAS="1"に設定され、割り込み要求信号が発生します。
- <上記以外の場合>

 $I^2$ CステータスレジスタのAD0="0"、AAS="0"に設定され、割り込み要求信号は発生しません。

- ⑦I<sup>2</sup>Cデータシフトレジスタにダミーデータを設定します。
- ⑧複数バイトの制御データを受信する場合、⑦を繰り返します。
- ⑨ストップコンディションを検出すると通信が終了します。

S	スレーブアドレス	R/W	Α	データ	А	データ	A/Ā	Р								
	7 ビット	"0"		1~8ビット		1~8ビッ	· ト		ı							
(1) マス	スタ送信デバイスか	ら受信	デバイ:	スにデータる	を送信す	る場合										
									1							
S	スレーブアドレス	R/W	Α	データ	А	データ	Ā	Р								
	7 ビット	"1"		1~8ビット		1~8ビッ	<i>i</i>									
(2) マス	スタ受信デバイスが	送信デル	バイスが	からデータる	を受信す	「る場合										
S	スレーブアドレスの 最初の7ビット	R/W	А	スレーブア 第2バイト	ドレスの	А	データ	А	データ	A/Ā	Р					
	7 ビット	"0"		8 ビッ	<i>,</i> ト	1	~ 8 ビッ	۲	1~8ビッ	-	_	_				
3) マス	スタ送信デバイスが	10ビッ	トアド	レスを持つこ	スレーコ	ブ受信ディ	「イスに	データを	送信する	場合						
S	スレーブアドレスの 最初の7ビット	R/W	Α	スレーブア 第2バイト	ドレスの	А		ノーブアト 別の7ビッ		R/W	Α	データ	А	データ	Ā	Р
	7 ビット	"0"		8ビッ	<i>,</i>			7 ビッ	١	"1"		1~8ビッ	+	1~8ビット		
	スタ受信デバイスが	10ビッ	トアド	レスを持つ	スレーフ	ブ送信ディ	バイスか i	らデータ	を受信す	る場合						
4) マス																
4) マク	., ., ., ., ., ., ., ., ., ., ., ., ., .								らスレー	<b>⊸</b> r _						
´´ S : ス	タートコンディシ		_					マスタカ	・ゥスレー	- ) ^						
´´ S : ス A : ア	タートコンディシ		_	ストップコ_ V:リード/-					いっスレー からマス							

図11.13 アドレスデータ通信フォーマット

#### (13) マルチマスタ I<sup>2</sup>C-BUS インタフェースの注意事項

## ■BCLKの動作モードについて

分周なしモードを選択してください。

## ■使用する命令について

マルチマスタI<sup>2</sup>C-BUSインタフェース関連レジスタをアクセスする命令のデータサイズは、バイト (.B) を指定してください。

# ■リード・モディファイ・ライト命令の使用について

BSET, BCLR などのリード・モディファイ・ライト命令をマルチマスタ I<sup>2</sup>C-BUSインタフェースの各レジスタに使う場合の注意事項は以下のとおりです。

## • I<sup>2</sup>C データシフトレジスタ (IICS0)

転送中にリード・モディファイ・ライト命令を使用すると、意図しない値になることがあります。

## I<sup>2</sup>Cアドレスレジスタ (IICS0D)

ストップコンディション検出時にリード・モディファイ・ラ<u>イト命</u>令を使用すると、意図しない値になることがあります。上記のタイミングでリード/ライトビット(RBW)が、ハードウエアによって変化するためです。

## • I<sup>2</sup>Cステータスレジスタ(IICS1)

すべてのビットはハードウエアによって変化しますので、リード・モディファイ・ライト命令を使用しないでください。

## • I<sup>2</sup>Cコントロールレジスタ(IICS1D)

スタートコンディション検出時及びバイト転送完了時にリード・モディファイ・ライト命令を使用すると、意図しない値になることがあります。

上記のタイミングでビットカウンタ (BC0~BC2) が、ハードウエアによって変化するためです。

## • I<sup>2</sup>C クロックコントロールレジスタ(IICS2)

リード・モディファイ・ライト命令は使用可能です。


## • I<sup>2</sup>Cポートセレクションレジスタ(IICS2D)

上位4ビットが読み出し値不定のため、リード・モディファイ・ライト命令は使用できません。

# • I<sup>2</sup>C送信バッファレジスタ (IICSOS)

すべてのビットが読み出し値不定のため、リード・モディファイ・ライト命令は使用できません。

#### ■スタートコンディション発生手順について



- ①スレーブアドレス値の書き込みと、スタートコンディション発生のトリガの設定は、手順例のとおり必ずNOP命令×4を挿入して実行してください。
- ②マルチマスタシステムの場合は、BBフラグの確認、スレーブアドレス値の書き込み、スタートコンディション発生のトリガ、以上3つの処理ステップの間は必ず割り込みを禁止にしてください。 BBフラグがバスビジーである場合は、ただちに割り込みを許可にしてください。 シングルマスタシステムの場合は、上記の割り込み禁止処理は必要ありません。

## ■リスタートコンディション発生手順について

MOV.B SA, IICSOS (スレーブアドレス値<SA>の書き込み)
NOP
NOP
MOV.B #F0H, IICS1 (リスタートコンディション発生のトリガ)

① I<sup>2</sup>Cデータシフトレジスタへのスレーブアドレス値の書き込みは、I<sup>2</sup>C送信バッファレジスタを使用してください。また、必ずNOP命令×4を挿入してください。

# ■I<sup>2</sup>Cステータスレジスタへの書き込みについて

同時にPINビットを"0"から"1"、MSTビット及びTRXビットを"1"から"0"にする命令実行をしないでください。SCL端子が解放されて、約1マシンサイクル後にSDA端子が解放される状態になることがあります。PINビットが"1"の時に、MSTビット及びTRXビットを"1"から"0"にする命令実行をしても、同様の状態になることがあります。

# ■ストップコンディション発生後の処理について


マスタとしてストップコンディションを発生させた後、バスビジーフラグ BB が "0" になるまでの間、 $I^2$ C データシフトレジスタ及び  $I^2$ C ステータスレジスタに書き込みを行わないで下さい。ストップコンディション波形が正常に発生されないことがあります。上記レジスタに対する読み出しは問題ありません。

# I2C0割り込み制御レジスタ



- 注1. タイマA4とマルチマスタI<sup>2</sup>C (ACK) 割り込みは、ベクタや割り込み制御レジスタを共用しています。マルチマスタI<sup>2</sup>C (ACK) 割り込みを使用するときは、 (b7, b6, b5, b4) = (0, 1, 0, 1) にしてください。
- 注2. タイマA4の割り込みを使用する場合は、00002を設定してください。
- 注3. 「6.5 割り込み制御」の「図6.3 割り込み制御レジスタ」を参照ください。
- 注4.  $I^2$ CO割り込み制御レジスタの変更は、マルチマスタ $I^2$ C (ACK)およびタイマA4割り込み要求が発生しない箇所で行ってください。
- 注5. EXTIICINTI (i = 0~3)を変更した後、タイマA4(TA4IC)のIRビットを "0" (割り込み要求なし) にしてから、割り込みを許可してください。

# 予約レジスタ



# 12. A/Dコンバータ

容量結合増幅器で構成された8ビットの逐次比較変換方式のA/Dコンバータが1回路あります。アナログ 入力は、P00~P07、P95、P96と端子を共用しています。また、ADTRG入力はP97と端子を共用しています。 したがって、これらの入力を使用する場合、対応するポート方向ビットは"0"(入力モード)にしてくだ

A/D コンバータを使用しない場合、VCUT ビットを "0" (Vref 未接続)にすると、ラダー抵抗には電流が 流れなくなり、消費電力を少なくできます。

A/D変換した結果は、ANi(i=0~7)に対応したADiレジスタに格納されます。

表12.1にA/Dコンバータの仕様、図12.1にA/Dコンバータのブロック図、図12.2~図12.3にA/Dコンバー タ関連レジスタを示します。

## 表 12.1 A/Dコンバータの仕様

項目	仕様
A/D変換方式	逐次比較変換方式(容量結合增幅器)
アナログ入力電圧(注1)	0V~AVcc(Vcc)
動作クロック φ AD(注2)	fAD、fADの2分周、fADの3分周、fADの4分周、fADの6分周、またはfADの12分周
分解能	8ビット
積分非直線性誤差	AVCC=VREF=5Vのとき
	●分解能8ビットの場合 ±3LSB
	ANEX0、ANEX1入力の場合(外部オペアンプ接続モード含む) ±4LSB
動作モード	単発モード、繰り返しモード、単掃引モード、繰り返し掃引モード0、
	繰り返し掃引モード1
アナログ入力端子(注3)	8本(ANo~AN7) + 2本(ANEX0、ANEX1)
A/D変換開始条件	●ソフトウエアトリガ
	ADCON0レジスタのADSTビットを"1"(A/D変換開始)にする
	●外部トリガ(再トリガ可能)
	ADSTビットを"1"(A/D変換開始)にした後、ADTRG端子の入力が"H"
	から"L"へ変化
1端子あたりの変換速度	●サンプル&ホールドなし 49φADサイクル
	●サンプル&ホールドあり 28 <i>φ</i> ADサイクル

- 注1. サンプル&ホールド機能の有無に依存しません。
- 注2. øADの周波数を10MHz以下にしてください。 サンプル&ホールド機能なしの場合、 $\phi$ ADの周波数は250kHz以上にしてください。 サンプル&ホールド機能ありの場合、φADの周波数は1MHz以上にしてください。




図12.1 A/Dコンバータのブロック図

#### A/D制御レジスタ0(注1) b7 b6 b5 b4 b3 b2 b1 b0 シンボル アドレス リセット後の値 ADCON0 03D616番地 ビットシンボル ビット名 RW アナログ入力端子選択ビット 動作モードによって機能が異なる CH0 RW CH1 RW CH2 RW A/D動作モード選択ビット0 MD0 00: 単発モード RW 01:繰り返しモード 10:単掃引モード 11:繰り返し掃引モード0 MD1 RW または繰り返し掃引モード1 トリガ選択ビット 0:ソフトウエアトリガ TRG RW 1: ADTRGによるトリガ 0:A/D変換停止 ADST A/D変換開始フラグ RW 1:A/D変換開始 周波数選択ビット0 ADCON2レジスタの注2を参照して CKS0 RW ください

注1. A/D変換中にADCON0レジスタを書き換えた場合、変換結果は不定になります。

# A/D制御レジスタ1(注1)




図12.2 ADCON0~ADCON1レジスタ



- 注1. A/D変換中にADCON2レジスタを書き換えた場合、変換結果は不定になります。
- 注2. φADの周波数は10MHz以下にしてください。φADはADCON0レジスタのCKS0ビット、ADCON1レジスタのCKS1ビット、ADCON2レジスタのCKS2ビットの組み合わせで選択できます。

CKS2	CKS1	CKS0	φad					
0	0	0	fADの4分周					
0	0	1	fADの2分周					
0	1	0	fAD					
0	1	1						
1	0	0	fADの12分周					
1	0	1	faDの6分周					
1	1	0	faDの3分周					
1	1	1						




図12.3 ADCON2、AD0~AD7レジスタ

# 12.1 単発モード

選択した1本の端子の入力電圧を1回A/D変換するモードです。表12.2に単発モードの仕様、図12.4に 単発モード時のADCON0~ADCON1レジスタを示します。

# 表12.2 単発モードの仕様

項目	仕 様
機能	ADCON0レジスタのCH2~CH0ビットとADCON1レジスタのOPA1~OPA0
	ビットで選択した1本の端子の入力電圧を1回A/D変換する
A/D変換開始条件	●ADCON0レジスタのTRGビットが"0"(ソフトウエアトリガ)の場合
	ADCON0レジスタのADSTビットを"1"(A/D変換開始)にする
	●TRGビットが"1"(ADTRGによるトリガ)の場合
	ADSTビットを"1"(A/D変換開始)にした後、ADTRG端子の入力が"H"から
	"L" へ変化
A/D変換停止条件	●A/D変換終了(ソフトウエアトリガを選択している場合、ADSTビットは"O"
	(A/D変換停止)になる)
	●ADSTビットを"0"にする
割り込み要求発生タイミング	A/D変換終了時
アナログ入力端子	ANo~AN7、ANEXO~ANEX1から1端子を選択
A/D変換値の読み出し	選択した端子に対応したAD0~AD7レジスタの読み出し



- 注1. A/D変換中にADCONOレジスタを書き換えた場合、変換結果は不定になります。
- 注2. MD1~MD0ビットを書き換えた後、別の命令でCH2~CH0ビットを再設定してください。




図12.4 単発モード時のADCON0~ADCON1レジスタ

# 12.2 繰り返しモード

選択した1本の端子の入力電圧を繰り返しA/D変換するモードです。表12.3に繰り返しモードの仕様、 図12.5に繰り返しモード時のADCON0~ADCON1レジスタを示します。


表12.3 繰り返しモードの仕様

	— ·-
項目	仕 様
機能	ADCON0レジスタのCH2~CH0ビットとADCON1レジスタのOPA1~OPA0
	ビットで選択した1本の端子の入力電圧を繰り返しA/D変換する
A/D変換開始条件	●ADCON0レジスタのTRGビットが"0"(ソフトウエアトリガ)の場合
	ADCON0レジスタのADSTビットを"1"(A/D変換開始)にする
	●TRGビットが"1"(ADTRGによるトリガ)の場合
	ADSTビットを"1"(A/D変換開始)にした後、ADTRG端子の入力が"H"から
	"L" へ変化
A/D変換停止条件	ADSTビットを"0"(A/D変換停止)にする
割り込み要求発生タイミング	割り込み要求は発生しない
アナログ入力端子	ANo~AN7、ANEXO~ANEX1から1端子を選択
A/D変換値の読み出し	選択した端子に対応したAD0~AD7レジスタの読み出し



A/D制御レジスタ1(注1)

注2. MD1~MD0ビットを書き換えた後、別の命令でCH2~CH0ビットを再設定してください。



注1. A/D変換中にADCON1レジスタを書き換えた場合、変換結果は不定になります。

図12.5 繰り返しモード時のADCON0~ADCON1レジスタ

注2. VCUTビットを "0" (未接続)から "1" (接続)にしたときは、 $1\mu$ s以上経過した後にA/D変換を開始してください。

# 12.3 単掃引モード

選択した端子の入力電圧を1回ずつA/D変換するモードです。表12.4に単掃引モードの仕様、図12.6 に単掃引モード時のADCON0~ADCON1レジスタを示します。

表12.4 単掃引モードの仕様

項目	
機能	ADCON1レジスタのSCAN1~SCAN0ビットで選択した端子の入力電圧を1回ずつA/D変換する
A/D変換開始条件	●ADCON0レジスタのTRGビットが "0" (ソフトウエアトリガ)の場合 ADCON0レジスタのADSTビットを "1" (A/D変換開始)にする ●TRGビットが "1" (ADTRGによるトリガ)の場合 ADSTビットを "1" (A/D変換開始)にした後、ADTRG端子の入力が "H" から "L" へ変化
A/D変換停止条件	<ul><li>●A/D変換終了(ソフトウエアトリガを選択している場合、ADSTビットは"0" (A/D変換停止)になる)</li><li>●ADSTビットを"0"にする</li></ul>
割り込み要求発生タイミング	A/D変換終了時
アナログ入力端子	AN0~AN1(2端子)、AN0~AN3(4端子)、AN0~AN5(6端子)、AN0~AN7(8端子)から選択
A/D変換値の読み出し	選択した端子に対応したAD0~AD7レジスタの読み出し



注1. A/D変換中にADCON0レジスタを書き換えた場合、変換結果は不定になります。




図12.6 単掃引モード時のADCON0~ADCON1レジスタ

# 12.4 繰り返し掃引モード0

選択した端子の入力電圧を繰り返しA/D変換するモードです。表12.5に繰り返し掃引モード0の仕様、 図12.7に繰り返し掃引モード0時のADCON0~ADCON1レジスタを示します。

表12.5 繰り返し掃引モード0の仕様

項目	仕 様
機能	ADCON1レジスタのSCAN1〜SCAN0ビットで選択した端子の入力電圧を繰り返しA/D変換する
A/D変換開始条件	●ADCON0レジスタのTRGビットが "0" (ソフトウエアトリガ)の場合 ADCON0レジスタのADSTビットを "1" (A/D変換開始)にする ●TRGビットが "1" (ADTRGによるトリガ)の場合 ADSTビットを "1" (A/D変換開始)にした後、ADTRG端子の入力が "H" から "L" へ変化
A/D変換停止条件	ADSTビットを"0"(A/D変換停止)にする
割り込み要求発生タイミング	割り込み要求は発生しない
アナログ入力端子	AN0~AN1(2端子)、AN0~AN3(4端子)、AN0~AN5(6端子)、AN0~AN7(8端子)から選択
A/D変換値の読み出し	選択した端子に対応したAD0~AD7レジスタの読み出し



注1. A/D変換中にADCON1レジスタを書き換えた場合、変換結果は不定になります。

注2. VCUTビットを"0"(未接続)から"1"(接続)にしたときは、1μs以上経過した後にA/D変換を開始してください。

A/D動作モード選択ビット1

予約ビット

周波数選択ビット1

Vref接続ビット(注2)

外部オペアンプ接続

モードビット

11:ANo~AN7(8端子)

"0" にしてください

ください

ください

1: Vref接続

繰り返し掃引モード0では"0"にして

ADCON2レジスタの注2を参照して

00: ANEX0、ANEX1は使用しない

01: 設定しないでください

10: 設定しないでください

11: 外部オペアンプ接続モード

RW

RW

RW

RW

RW

RW

図 12.7 繰り返し掃引モード 0 時の ADCON 0 ~ ADCON 1 レジスタ

MD2

(b3)

CKS1

VCUT

OPA0


OPA1

# 12.5 繰り返し掃引モード1

選択した端子に重点をおいて全端子の入力電圧を繰り返しA/D変換するモードです。表12.6に繰り返し掃引モード1の仕様、図12.8に繰り返し掃引モード1時のADCON0~ADCON1レジスタを示します。

表12.6 繰り返し掃引モード1の仕様

項目	仕 様
機能	ADCON1レジスタのSCAN1~SCAN0ビットで選択した端子に重点をおいて、
	選択した全端子の入力電圧を繰り返しA/D変換する
	例 : ANoを選択した場合
	AN0→AN1→AN0→AN2→AN0→AN3の順にA/D変換する
A/D変換開始条件	●ADCON0レジスタのTRGビットが"0"(ソフトウエアトリガ)の場合
	ADCON0レジスタのADSTビットを"1"(A/D変換開始)にする
	●TRGビットが"1"(ADTRGによるトリガ)の場合
	ADSTビットを"1"(A/D変換開始)にした後、ADTRG端子の入力が"H"
	から"L"へ変化
A/D変換停止条件	ADSTビットを"0"(A/D変換停止)にする
割り込み要求発生タイミング	割り込み要求は発生しない
重点的にA/D変換する	ANo(1端子)、ANo~AN1(2端子)、ANo~AN2(3端子)、ANo~AN3(4端子)
アナログ入力端子	から選択
A/D変換値の読み出し	選択した端子に対応したAD0~AD7レジスタの読み出し



繰り返し掃引モード1時のADCON0~ADCON1レジスタ 図12.8

注1. A/D変換中にADCON1レジスタを書き換えた場合、変換結果は不定になります。

注2. VCUTビットを"0"(未接続)から"1"(接続)にしたときは、1μs以上経過した後にA/D変換を開始してください。

## 12.6 サンプル&ホールド

ADCON2 レジスタの SMP ビットを "1" (サンプル&ホールドあり)にすると、1端子あたりの変換速度 が向上し、28 $\phi$  ADサイクルになります。サンプル&ホールドは、すべての動作モードに対して有効です。 サンプル&ホールドの有無を選択してから A/D 変換を開始してください。

# 12.7 拡張アナログ入力端子

単発モード、繰り返しモードでは、ANEX0、ANEX1端子をアナログ入力端子として使用できます。 ADCON1 レジスタの OPA1 ~ OPA0 ビットで選択してください。

ANEX0入力のA/D変換結果は、AD0 レジスタに格納され、ANEX1入力のA/D変換結果は、AD1 レジスタに格納されます。

# 12.8 外部オペアンプ接続モード

ANEX0、ANEX1端子を用いて複数のアナログ入力を1個の外部オペアンプで増幅できます。

ADCON1 レジスタの OPA1 ~ OPA0 ビットを "112" (外部オペアンプ接続モード) にしてください。 ANi(i=0~7) からの入力をANEX0端子から出力します。この出力を外部オペアンプで増幅し、ANEX1端子へ入力してください。A/D 変換結果は対応する ADi レジスタに格納されます。A/D 変換速度は外部オペアンプの応答特性に依存します。なお、ANEX0端子とANEX1端子とを直結しないでください。図 12.9 に外部オペアンプ接続例を示します。




図12.9 外部オペアンプ接続例

#### 12.9 消費電流低減機能

A/Dコンバータを使用しないとき、ADCON1レジスタのVCUTビットによりA/Dコンバータのラダー 抵抗を切り離すことができます。切り離すと、ラダー抵抗へ電流が流れないので、消費電力が少なくな ります。

A/D コンバータを使用する場合は、VCUT ビットを"1"(VREF接続)にした後で、ADCON0 レジスタ のADSTビットを"1" (A/D変換開始)にしてください。ADSTビットとVCUTビットは、同時に"1"を 書かないでください。

また、A/D変換中にVCUTビットを"0"(VREF未接続)にしないでください。

# 12.10 アナログ入力端子と外部センサーの等価回路例

図12.10にアナログ入力端子と外部センサーの等価回路例を示します。




図12.10 アナログ入力端子と外部センサーの等価回路例

# 12.11 A/Dコンバータ使用時の注意事項

- (1) アナログ入力端子として使用する端子に対応するポート方向ビットは"0"(入力モード)にして ください。また、ADCONOレジスタのTRGビットが"1"(外部トリガ)の場合は、ADTRG端子に 対応するポート方向ビットは"0"(入力モード)にしてください。
- (2) ノイズによる誤動作やラッチアップの防止、また変換誤差を低減するため、AVcc 端子、アナロ グ入力端子(ANi(i=0~7))とAVss端子の間には、それぞれコンデンサを挿入してください。同様 にVcc端子とVss端子の間にもコンデンサを挿入してください。図12.11に各端子の処理例を示し ます。
- (3) A/D変換が完了し、その結果をADiレジスタ(i=0~7)に格納するタイミングでCPUがADiレジス タを読んだ場合、誤った値がADi レジスタに格納されます。この現象は、CPUクロックにメイン クロックを分周したクロック、またはサブクロックを選択した場合に発生します。
- ●単発モードまたは単掃引モードで使用する場合 A/D変換が完了したことを確認してから、対象となるADiレジスタを読んでください(A/D変換の完 了はADICレジスタのIRビットで判定できます)。
- ●繰り返しモード、繰り返し掃引モード0または繰り返し掃引モード1で使用する場合 CPUクロックは、メインクロックを分周せずに使用してください。
- (4) A/D変換動作中に、プログラムでADCON0レジスタのADSTビットを"0"(A/D変換停止)にして 強制終了した場合、A/D コンバータの変換結果は不定となります。また、A/D 変換を行っていな いADi レジスタも不定になる場合があります。A/D変換動作中に、プログラムでADST ビットを "0"にした場合は、すべてのADiレジスタの値を使用しないでください。




図12.11 各端子のノイズ対策処理例

# 13. CRC 演算

CRC(Cyclic Redundancy Check) 演算は、データブロックの誤りを検出します。CRC コードの生成には CRCCCITT(X<sup>16</sup>+X<sup>12</sup>+X<sup>5</sup>+1)の生成多項式を使用します。

CRC コードは、8 ビット単位の任意のデータ長のブロックに対し生成される16 ビットのコードです。CRC コードは、CRCD レジスタに初期値を設定した後、1 バイトのデータを CRCIN レジスタに書くごとに、CRCD レジスタに設定されます。1 バイトのデータに対する CRC コードの生成は2 サイクルで終了します。

図13.1にCRCブロック図、図13.2にCRC関連レジスタを示します。また、図13.3にCRC演算例を示します。




図13.1 CRC ブロック図




図 13.2 CRCD、CRCIN レジスタ

"80C416"のCRCコードを生成する場合の設定手順とCRC演算

#### O M16CのCRC演算


CRCコード: CRCINレジスタに書いた値のビット位置を反転したものを被除数、生成多項式を除数とする除算の剰余 生成多項式:X<sup>16</sup>+X<sup>12</sup>+X<sup>5</sup>+1(1 0001 0000 0010 00012)


#### 〇 設定手順

(1) プログラムで "80C416" のビット位置をバイト単位で反転させる

"8016" 
$$\rightarrow$$
 "0116" , "C416"  $\rightarrow$  "2316"








#### O CRC演算詳細

上記(3)の場合、CRCINレジスタに書いた値 "0116(00000012)" はビット位置を反転され "100000002" になる。これに16桁追加 した "1000 0000 0000 0000 0000 00002" と、CRCDレジスタの初期値 "000016" を加算した値をモジュロ2除算する。



剰余"1001 0001 1000 10002(918816)"のビット位置を反転した"0001 0001 1000 10012(118916)"がCRCDレジスタから読める。

続けて上記(4)を行う場合、CRCINレジスタに書いた値 "2316(001000112)" はビット位置を反転され "110001002" になる。これに 16桁追加した "1100 0100 0000 0000 0000 00002" と、CRCDレジスタに残っている(3)の剰余 "1001 0001 1000 10002" を加算した 値をモジュロ2除算する。

剰余のビット位置を反転した "0000 1010 0100 00012(0A4116)" がCRCDレジスタから読める

CRC演算例 図13.3

# 14. 拡張機能

#### 拡張機能概要 14.1

拡張機能には、CRC演算機能、データスライス機能、ハミングデコード機能があります。また、それ ぞれの機能は拡張メモリにより制御します。

# (1) CRC 演算機能

符号の誤り検出、誤り訂正を行います。

# (2) データスライサ機能

ハード対応: Teletext, PDC, VPS, VBI, EPG-J ソフト対応: WSS, CC, CC2X, ID-1

# (3) ハミングデコーダ機能

8/4ハミング,24/18ハミングを行います。




図14.1 拡張機能ブロック図

# 14.2 拡張メモリ

拡張機能用メモリはスライスRAM、CRCレジスタ、拡張レジスタの3種類に分けられています。(ハミングデコーダはSFR上に配置されたレジスタで動作します。)

スライス RAM、CRC レジスタ、拡張レジスタへのデータ書き込み及び読み出しは SFR 上に配置されたデータ設定用レジスタ (020E16 番地、021016 番地、021216 番地、021416 番地、021616 番地、および 021816 番地)により 16 ビット単位で行います。表 14.1 に各メモリの内容とデータ設定用レジスタを示します。

## 表 14.1 拡張メモリ構成

拡張メモリ	内 容	データ設定用レジスタ
スライスRAM	スライスしたデータを格納します。	スライスRAMアドレス制御レジスタ(020E16) スライスRAMデータ制御レジスタ(021016)
CRCレジスタ	生成多項式、符号データの設定を行うレ ジスタです。	CRCレジスタ用アドレス制御レジスタ(021216) CRCレジスタ用データ制御レジスタ(021416)
拡張レジスタ	データスライサ制御、 VBIエンコーダ制御を行うレジスタです。	拡張レジスタ用アドレス制御レジスタ(021616) 拡張レジスタ用データ制御レジスタ(021816)

## 14.3 スライスRAM

18ライン分のスライスデータを格納します。スライスデータにはPDC、VPS、WSS、EPG-J、CC、CC2X、ID-1 等があります。

それぞれのデータは全てスライスするラインに対応したアドレス(例えば22ライン目のデータは20016~ 21716番地)に格納されます。1 ラインにつき  $SR00x \sim SR17x$ までの24 アドレス(16 ビット)が用意されて おり、スライスデータはLSB側から順に格納されます。なお各ラインの先頭アドレス(SR00x)にはスライ スデータの種類とフィールド情報が格納されています。

スライスRAM構成を表14.2に示します。

## 表 14.2 スライス RAM 構成

スライスRAMアドレス (SA9~SA0)	SD15	SD14	SD13	SD12	SD11	SD10	SD9	SD8	SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	備考(注1)
1		l .		ı				ı									6ラインor 318ライン
00116	SR01F	SR01E	SR01D	SR01C	SR01B	SR01A	SR019	SR018	SR017	SR016	SR015	SR014	SR013	SR012	SR011	SR010	スライスデータ
01616	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	\ \ \ \		\ CD4CD		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		\ 0D467	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		\ CD460	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	\ CD464	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	
1												SR174					
01716	SKI/F	SRITE	SKI/D	SRITC	SR17B	SKITA	SK179	SK1/8	SR177	SK176	SK175	SR174	SR173	5R172	5R1/1	5K170	
01816																	
}		未使用領域															
01F16																	
02016	SR00F	SR00E	SR00D	SR00C	SR00B	SR00A	SR009	SR008	SR007	SR006	SR005	SR004	SR003	SR002	SR001	SR000	7ラインor 319ライン
}	₹	≀	≀	≀	` `	₹	` `	≀ ≀	≀	₹	` ≀	₹	≀		≀		スライスデータ
03716	SR17F	SR17E	SR17D	SR17C	SR17B	SR17A	SR179	SR178	SR177	SR176	SR175	SR174	SR173	SR172	SR171	SR170	
04016																	8ライン~21ラインor
																	320ライン~333ライン
1F716																	スライスデータ
20016	SR00F	SR00E	SR00D	SR00C	SR00B	SR00A	SR009	SR008	SR007	SR006	SR005	SR004	SR003	SR002	SR001	SR000	22ラインor 334ライン
				≀		₹		≀				≀					スライスデータ
21716	SR17F	SR17E	SR17D	SR17C	SR17B	SR17A	SR179	SR178	SR177	SR176	SR175	SR174	SR173	SR172	SR171	SR170	
22016	SR00F	SR00E	SR00D	SR00C	SR00B	SR00A	SR009	SR008	SR007	SR006	SR005	SR004	SR003	SR002	SR001	SR000	23ラインor 335ライン
₹	₹		₹			₹	₹			₹	₹					₹	スライスデータ
23716	SR17F	SR17E	SR17D	SR17C	SR17B	SR17A	SR179	SR178	SR177	SR176	SR175	SR174	SR173	SR172	SR171	SR170	

注1. PALビデオ信号スライス時、拡張レジスタVPS\_VP8~VPS\_VP0 (2916番地ビット8~0) = "416" 設定時に対応するラインです。

データのアクセスはスライス RAM アドレス制御レジスタ(020E16 番地)に表 14.2 の必要なアドレス (SA)を設定し、続けてスライスRAMデータ制御レジスタ(021016番地)よりデータを読み出します。

データの読み出しが終わるとスライス RAM アドレス制御レジスタは自動的にアドレスをインクリメ ントしますので、続けて次のアドレスのデータを読み出すことができます。各ラインデータ間の未使用 領域にはアクセスしないでください。各ラインごとに必ずアドレスを設定してください。

図14.2にスライスRAMビット構成を、図14.3にスライスRAMアクセス関連レジスタの構成を、図14.4 にスライスRAMアクセスブロック図を示します。

#### スライスRAMビット構成

スライスするラインに対応したアドレスの各先頭アドレスは次のスライス情報を格納しています。


	SROOF~SROO4	SR003	SR002	SR001	SR000
ラインレジスタ3	0	フィールト***	0	1	1
ラインレジスタ2	0	フィールト *	0	1	0
ラインレジスタ1	0	フィールト***	0	0	1
その他	0	フィールト***	0	0	0

\*) フィールト

第1フィールド:1 第2フィールド:0

#### (1) PDC

PDCデータの場合、1アドレスに16ビット(2データ)をLSB側から格納します。




注:拡張レジスタSTART(2816番地ビット1)を"1"に設定した場合のスライスデータ格納パターンです。 SR17xは未使用領域です。

#### (2) VPS


VPSデータ及びVBIデータの場合は1アドレスに8ビット(1データ)をLSB側から格納します。 下位8ビットはスライスデータを格納し、上位8ビットは送られてきたデータがバイフェーズ形式として認識

できなかった場合のワーニングビットとなっています。 このワーニングビットはバイフェーズデータ= "1.0" または "0.1" (バイフェーズ形式) の場合は "0" となり、バイフェーズデータ= "0.0" または "1.1" (バイフェーズ形式ではない) の場合は "1" となります。 (例えばSR011のバイフェーズデータが "0.0" または "1.1" の場合はSR019に "1" がたちます。)



注:拡張レジスタSTART(2816番地ビット1)を"1"に設定した場合のスライスデータ格納パターンです。 SR0Fx~SR17xは未使用領域です。

#### (3) EPG-J



注:拡張レジスタSTART(2816番地ビット1)を"1"に設定した場合のスライスデータ格納パターンです。 SR13x~SR17xは未使用領域です。

図 14.2 スライスRAMビット構成





図14.3 スライスRAMアクセス関連レジスタの構成



スライスRAMアクセスブロック図 図14.4


#### CRC演算回路(EPG-J) 14.4

CRC演算回路(EPG-J)はデータ多重放送における符号化方式である272-190短縮化差集合巡回符号によ る誤り検出、誤り訂正を行うための回路です。

CRCレジスタは図14.6に示すレジスタから構成されています。CRCレジスタは生成多項式、符号デー タ等を設定することにより、誤り検出、多数決論理による誤り訂正が行えます。 表14.3にCRCレジスタ構成を示します。

#### 表 14.3 CRC レジスタ構成

CA3~CA0	CD15	CD14	CD13	CD12	CD11	CD10	CD9	CD8	CD7	CD6	CD5	CD4	CD3	CD2	CD1	CD0	備考
0016	DAOUT15	DAOUT14	DAOUT13	DAOUT12	DAOUT11	DAOUT10	DAOUT9	DAOUT8	DAOUT7	DAOUT6	DAOUT5	DAOUT4	DAOUT3	DAOUT2	DAOUT1	DAOUT0	
0116	_	-	_	_	_	CRC_ERR10	CRC_ERR09	CRC_ERR08	CRC_ERR07	CRC_ERR06	CRC_ERR05	CRC_ERR04	CRC_ERR03	CRC_ERR02	CRC_ERR01	CRC_ERR00	
0216	CRC_66	CRC_67	CRC_68	CRC_69	CRC_70	CRC_71	CRC_72	CRC_73	CRC_74	CRC_75	CRC_76	CRC_77	CRC_78	CRC_79	CRC_80	CRC_81	
0316	CRC_50	CRC_51	CRC_52	CRC_53	CRC_54	CRC_55	CRC_56	CRC_57	CRC_58	CRC_59	CRC_60	CRC_61	CRC_62	CRC_63	CRC_64	CRC_65	
0416	CRC_34	CRC_35	CRC_36	CRC_37	CRC_38	CRC_39	CRC_40	CRC_41	CRC_42	CRC_43	CRC_44	CRC_45	CRC_46	CRC_47	CRC_48	CRC_49	
0516	CRC_18	CRC_19	CRC_20	CRC_21	CRC_22	CRC_23	CRC_24	CRC_25	CRC_26	CRC_27	CRC_28	CRC_29	CRC_30	CRC_31	CRC_32	CRC_33	
0616	CRC_02	CRC_03	CRC_04	CRC_05	CRC_06	CRC_07	CRC_08	CRC_09	CRC_10	CRC_11	CRC_12	CRC_13	CRC_14	CRC_15	CRC_16	CRC_17	
0716	_	_		_	_	_	_	_	_		_	_	_		CRC_00	CRC_01	
0816	REG_C81	REG_C80	REG_C79	REG_C78	REG_C77	REG_C76	REG_C75	REG_C74	REG_C73	REG_C72	REG_C71	REG_C70	REG_C69	REG_C68	REG_C67	REG_C66	
0916	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	_	
0A16	-	-	-	-	_	_	_	_	_	_	_	_	_	_	_	_	
0B16	-	-	-	-	_	_	_	_	_	_	_	_	_	_	_	_	
0C16	_	_	_	_	-	_	_	_	-	_	_	_	_	_	_	_	
0D16	_	_	_			_	_	_	_	_		CRC16SEL	_	_	_	_	



CRC レジスタアクセス関連レジスタの構成 図 14.5

CRC レジスタデータへのアクセスはCRC レジスタアドレス制御レジスタ (021216番地) に表 14.3 のア クセスするアドレス (CA3~CA0) を設定し、続けて CRC レジスタデータ制御レジスタ (021416番地) よりデータ (CD15~CD0) を書き込みます。データの書き込みが終わると拡張レジスタアドレス制御 レジスタは自動的にアドレスをインクリメントしますので、続けて次のアドレスのデータを書き込むこ とができます。図14.5にCRCレジスタアクセス関連レジスタの構成を、図14.6にCRCレジスタアクセス ブロック図を示します。図14.7にCRC演算回路の演算例を、図14.8にプログラム例を示します。

また、CRCレジスタのビット構成をP185~P193に示します。




図14.6 CRC レジスタ用アクセスブロック図





図14.7 CRC演算回路の演算例

```
Equations (定数定義)
                                                                    ; CRCレジスタ用アドレス制御レジスタのSFRアドレス
_CRC_ADRS
                                      00212h
CRC DATA
                       .equ
                                      00214h
                                                                     ; CRCレジスタ用データ制御レジスタのSFRアドレス
SLICE WORD NUM
                                                                     : 符号データ長 (ワード数)
                      .eau
                                      17
マクロ定義
       .macro
       qon
       nop
       nop
       CRC演算ルーチン
    -- 生成多項式の設定 -
                                                                     ;生成多項式レジスタの先頭アドレスを設定
              #0008H
                                     , CRC ADRS
       mov.w
       _wait
               0000110000100011B
                                     , _CRC_DATA
                                                                     ;生成多項式82次~66次までの係数 (x^77 +x~76 +x^71 +x^67 +x^66)
  --- 符号データの書き込み
                                     , _CRC_ADRS
                                                                     ; CRCレジスタ (REG_C81~REG_C00の初期化)
       mov w
               #0000H
                                                                     ; CRCON=1,CRCCHANGE=0,CRCLOOP=10H,インクリメント=OFF,CRC7ドレス=00Hを設定
       mov.w
               #9010H
                                      , _CRC_ADRS
               #0000H
                                      , A0
                                                                     ; ループ変数(A0)の初期化
       mov.w
                                                                     ; 分岐先ラベル
L18:
       cmp.w
               #SLICE_WORD_NUM*2
                                                                     ;ループ変数の比較
       jgeu
              L20
                                                                     ;符号データの書き込み終了の場合ラベルL20へ
                                                                     ; 符号データをデータシフトレジスタへ書き込む
       lde.w
               _CrcCodeData[A0]
                                      , _CRC_DATA
                                                                     : 符号データ格納アドレスのインクリメント
       add.w
               #0002H
                                      .A0
                                                                     ;ループ先頭へ戻る
       jmp
              L18
L20:
                                                                     ; 分岐先ラベル
    - ダミーシフト -
       ; 272ピットの符号テ゚ータの書き込みを終了した後、誤り訂正を行う場合は必ず
       ; 1ピット分のタ゚ミーシフトを行う
       ; 1ピットの指定はCRCLOOP=01Hで設定
                                      ,_CRC_ADRS
       mov.w
              #8100H
                                                                     : CRCON=1.CRCCHANGE=0.CRCLOOP=1H.インクリメント=ON.CRCアドレス=00Hを設定
       wait
                                                                     ; ウェイト
                                                                     ;ダミーシフト用にデータシフトレジスタへデータを書込む
       mov.w
                                     , _CRC_DATA
    -- 誤り検出・
; ダミーシフトの時、アドレス自動インクリメントを設定しているため、ここでCRCアドレス=01H
;ここで他のCRCレジスタをアクセスする場合は、次の2行の処理が必要
       mov.w
               #9001H ,_CRC_ADRS
                                                                     ; CRCON=1,CRCCHANGE=0,CRCLOOP=10H,インクリメント=ON,CRCアドレス=01Hを設定
       wait
                                     , R0
               _CRC_DATA
                                                                     ; CRC誤り検出レジスタを読出す
                                     , R0
       cmp.w
               #0000H
                                                                     ; CRC誤りの判定を行う
       jeg
                      L16
                                                                     : 0の場合はCRCエラーが発生していないのでL16へ分岐(誤り訂正をスキップ)
    -- 誤り訂正 --
                                    , _CRC_ADRS
                                                                     ; CRCON=1,CRCCHANGE=1,CRCLOOP=10H,インクリメト=OFF,CRCアドレス=00Hを設定
       mov.w
       _wait
               #0000H
                                      , A0
                                                                     ; ループ変数(A0)の初期化
L22
                                                                     ;分岐先ラベル
       cmp.w
               #SLICE_WORD_NUB
                                     , A0
                                                                     :ルブ変数の比較
                                                                     ; 誤りデータ終了の場合ラベルL24へ
       jgeu
               L24
       lde.w
               _CrcCodeData[A0]
                                     , _CRC_DATA
                                                                     ;符号データをデータシフトレジスタへ書き込む
                                                                     ;誤り訂正終了待ち用ウェイト
               _waitlong
       jsr
       mov.w
                _CRC_DATA
                                                                     ;誤り訂正データを符号データ格納アドレスに読み出す
                                      , _CrcCodeData[A0]
                                      , A0
       add.w
               #0002H
                                                                     ;符号データ格納アドレスのインクリメント
       jmp
               L22
                                                                     ; ループ先頭へ戻る
L24:
                                                                     : 分岐先ラベル
   -- 誤り訂正データの確認
       mov.w #8111H
                                     , _CRC_ADRS
                                                                     ; CRCON=1,CRCCHANGE=0,CRCLOOP=1H,インクリメント=OFF,CRC7ドレス=01H
       _wait
                                                                     ;誤り訂正後の誤りチェックを行う.正しく訂正できた場合R0=000H
       mov.w
              CRC DATA
                                      , R0
L16:
       .align
               _waitlong
       .glb
                                                                     ; 関数ラベル
_waitlong:
```

プログラム例 図14.8

#### CRC レジスタのビット構成 14.4.1

(1) 0016番地(=CA3~0)



注1. 図14.6 CRCレジスタ用アクセスブロック図を参照してください。

# (2) 0116番地(=CA3~0)

CD15	CD8CD7	CD0					
		<del>, , , , , , , , , , , , , , , , , , , </del>	ビットシンボル	ビット名	機能	R	W
			CRC_ERR00	CRC ビット81~74誤り検出ビット	CRC剰余ビット81~74(0216番地)の 論理和	0	×
			CRC_ERR01	CRC ビット73~66誤り検出ビット	CRC剰余ビット73~66(0216番地)の 論理和	0	×
			CRC_ERR02	CRC ビット65~58誤り検出ビット	CRC剰余ビット65~58(0316番地)の 論理和	0	×
			CRC_ERR03	CRC ビット57~50誤り検出ビット	CRC剰余ビット57~50(0316番地)の 論理和	0	×
			CRC_ERR04	CRC ビット49~42誤り検出ビット	CRC剰余ビット49~42(0416番地)の 論理和	0	×
			CRC_ERR05	CRC ビット41~34誤り検出ビット	CRC剰余ビット41~34(0416番地)の 論理和	0	×
			CRC_ERR06	CRC ビット33~26誤り検出ビット	CRC剰余ビット33~26(0516番地)の 論理和	0	×
			CRC_ERR07	CRC ビット25~18誤り検出ビット	CRC剰余ビット25~18(0516番地)の 論理和	0	×
			CRC_ERR08	CRC ビット17~10誤り検出ビット	CRC剰余ビット17~10(0616番地)の 論理和	0	×
	İ		CRC_ERR09	CRC ビット09~02誤り検出ビット	CRC剰余ビット09~02(0616番地)の 論理和	0	×
			CRC_ERR10	CRC ビット01~00誤り検出ビット	CRC剰余ビット01~00(0716番地)の 論理和	0	×
				何も配置されていない 読み出した場合、その値は"(	0"。	×	×

# (3) 0216番地(=CA3~0)

CD15	CD8CD7	CD0				
Щ						
		ビッ!	トシンボル	ビット名	機 能	R W
		CF	RC_81	剰余多項式81次係数ビット	剰余多項式の各次数の係数を設定 します。	O×
		CF	RC_80	剰余多項式80次係数ビット	剰余多項式をCRC_MODとすると $CRC_MOD = \sum_{n=0}^{81} CRC_n \cdot X^n$	Οx
		CF	RC_79	剰余多項式79次係数ビット	n=u	Ox
	·-	CF	RC_78	剰余多項式78次係数ビット		Ο×
		CF	RC_77	剰余多項式77次係数ビット		Ox
		CF	RC_76	剰余多項式76次係数ビット		Ox
		CF	RC_75	剰余多項式75次係数ビット		Ο×
		CF	RC_74	剰余多項式74次係数ビット		Οx
		CF	RC_73	剰余多項式73次係数ビット		Ox
		CF	RC_72	剰余多項式72次係数ビット		Ox
		CF	RC_71	剰余多項式71次係数ビット		Ox
	ļ	CF	RC_70	剰余多項式70次係数ビット		Ox
	l	CF	RC_69	剰余多項式69次係数ビット		O ×
	i	CF	RC_68	剰余多項式68次係数ビット		O×
		CF	RC_67	剰余多項式67次係数ビット		Οx
İ		CF	RC_66	剰余多項式66次係数ビット		Ο×

# (4) 0316番地(=CA3~0)

CD15	CD8CD7 CD0				
		ビットシンボル	ビット名	機能	R W
		- CRC_65	剰余多項式65次係数ビット	CRC_81~66(0216番地)を参照して ください。	O×
		CRC_64	剰余多項式64次係数ビット		O×
		- CRC_63	剰余多項式63次係数ビット		O×
		- CRC_62	剰余多項式62次係数ビット		O ×
		- CRC_61	剰余多項式61次係数ビット		O ×
		CRC_60	剰余多項式60次係数ビット		O ×
		CRC_59	剰余多項式59次係数ビット		O ×
		- CRC_58	剰余多項式58次係数ビット		O x
		- CRC_57	剰余多項式57次係数ビット		O ×
		CRC_56	剰余多項式56次係数ビット		O ×
	1 1 1	- CRC_55	剰余多項式55次係数ビット		O x
	<u> </u>	CRC_54	剰余多項式54次係数ビット		O ×
	<u> </u>	CRC_53	剰余多項式53次係数ビット		O ×
		CRC_52	剰余多項式52次係数ビット		O ×
		CRC_51	剰余多項式51次係数ビット		O x
!		CRC_50	剰余多項式50次係数ビット		O ×

# (5) 0416番地(=CA3~0)

CD15	CD8CD7	CD0				
			ビットシンボル	ビット名	機能	R W
			CRC_49	剰余多項式49次係数ビット	CRC_81~66(0216番地)を参照して ください。	O ×
			CRC_48	剰余多項式48次係数ビット		Ο×
			CRC_47	剰余多項式47次係数ビット		O ×
			CRC_46	剰余多項式46次係数ビット		O ×
			CRC_45	剰余多項式45次係数ビット		O ×
	1		CRC_44	剰余多項式44次係数ビット		O ×
			CRC_43	剰余多項式43次係数ビット		O ×
			CRC_42	剰余多項式42次係数ビット		O ×
	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		CRC_41	剰余多項式41次係数ビット		O ×
			CRC_40	剰余多項式40次係数ビット		O ×
			CRC_39	剰余多項式39次係数ビット		Ο×
	L		CRC_38	剰余多項式38次係数ビット		O ×
	<u> </u>		CRC_37	剰余多項式37次係数ビット		O ×
			CRC_36	剰余多項式36次係数ビット		O ×
			CRC_35	剰余多項式35次係数ビット		O ×
1			CRC_34	剰余多項式34次係数ビット		O ×

# (6) 0516番地(=CA3~0)

CD15	CD8CD7	CD0				
			ビットシンボル	ビット名	機能	RW
			CRC_33	剰余多項式33次係数ビット	CRC_81~66(0216番地)を参照して ください。	O×
			CRC_32	剰余多項式32次係数ビット		O×
			CRC_31	剰余多項式31次係数ビット		O×
			CRC_30	剰余多項式30次係数ビット		O ×
			CRC_29	剰余多項式29次係数ビット		O ×
			CRC_28	剰余多項式28次係数ビット		O ×
			CRC_27	剰余多項式27次係数ビット		O×
			CRC_26	剰余多項式26次係数ビット		Ο×
			CRC_25	剰余多項式25次係数ビット		O×
	1 1 1		CRC_24	剰余多項式24次係数ビット		O ×
	1 1		CRC_23	剰余多項式23次係数ビット		O x
			CRC_22	剰余多項式22次係数ビット		O ×
	i		CRC_21	剰余多項式21次係数ビット		O ×
1			CRC_20	剰余多項式20次係数ビット		O ×
			CRC_19	剰余多項式19次係数ビット		O ×
1			CRC_18	剰余多項式18次係数ビット		O ×


### (7) 0616番地(=CA3~0)

CD15	CD8CD7	CD0				
	<u> </u>	, لبلبلبلب			Idk No	
		111111	ビットシンボル	ビット名	機能	R W
			CRC_17	剰余多項式17次係数ビット	CRC_81~66(0216番地)を参照して ください。	O×
			CRC_16	剰余多項式16次係数ビット		O×
			CRC_15	剰余多項式15次係数ビット		Ox
			CRC_14	剰余多項式14次係数ビット		Ο×
			CRC_13	剰余多項式13次係数ビット		O×
			CRC_12	剰余多項式12次係数ビット		Ο×
			CRC_11	剰余多項式11次係数ビット		Ο×
	1		CRC_10	剰余多項式10次係数ビット		Ο×
			CRC_09	剰余多項式09次係数ビット		O×
			CRC_08	剰余多項式08次係数ビット		Ο×
			CRC_07	剰余多項式07次係数ビット		O×
			CRC_06	剰余多項式06次係数ビット		O×
	1		CRC_05	剰余多項式05次係数ビット		O ×
			CRC_04	剰余多項式04次係数ビット		O×
1			CRC_03	剰余多項式03次係数ビット		Ο×
1			CRC_02	剰余多項式02次係数ビット		O ×


### (8) 0716番地(=CA3~0)




#### (9) 0816番地(=CA3~0)



#### (10) 0916番地(=CA3 $\sim$ 0)




#### (11) 0A16番地(=CA3~0)




	ビットシンボル	ビット名	機	能	RW	
-		何も配置されていない 読み出した場合、その値は不	· 定。		××	

### (12) 0B16番地(=CA3~0)




	ビットシンボル	ビット名	機	能	R	W
-		何も配置されていない 読み出した場合、その値は不	定。		×	×

#### (13) 0C16番地(=CA3~0)



	ビットシンボル	ビット名	機	能	R¦W
-		何も配置されていない 読み出した場合、その値は不	定。		××

### (14) 0D16番地(=CA3~0)




### 14.5 拡張レジスタ

データスライサ機能の制御を行います。 表14.4に拡張レジスタの構成を示します。

表 14.4 拡張レジスタ構成

1	<u> </u>	_	4.4 払張レンス		ノヘラ情以																															_								_											
霍光			コインレジスタ						状態レジスタ1						状態レジスタ2						状態レジスタ3						リード用	リード用													リード語														
0DO	LN0_EV0	LN0_EV1	1		LN0_OD0		FLC0	CHK_FLC0	SEKIO	SLS_HP0	SLS0		FLC0	CHK_FLC0	SEKIO	SLS_HP0	1 0	25.50	FLC0	CHK_FLC0	SEK10	SLS_HP0	1 0	870				1	-	DIV PDCS0	DIV_VPSS0		ADSEL	DIVP_CK0	DLYSELO	VPS VP0	MASKO		PLSPOS0	PLSNEG0	HCOUNT0	1		RMTHD0(0)	RMTHD1(0)	HINT LINE	VINTO	YUKOU0(0)	ı	SECOUT0	MINOUTO	BMTSTART	RMT TML(0)	RMTTXINT(0)	
DDU	LN1_EV0	LN1_EV1	-	-	LN1_OD0		FLC1	CHK_FLC1	SEKI1	SLS_HP1	SLS1		FLC1	CHK_FLC1	SEKI1	SLS_HP1	- 10	200	FLC1	CHK_FLC1	SEK11	SLS_HP1	1 0		I			ı	1	DIV PDCS1	DIV_VPSS1		ADON_TIM	DIVP_CK1	DLYSEL1	VPS VP1	MASK1	-	PLSPOS1	PLSNEG1	HCOUNT1			RMTHD0(1)	RMTHD1(1)	HINT LINE1	VINT1	YUKOU0(1)	-	SECOUT1	MINOUT1	DAYCUONT1	RMT TML(1)	RMTTXINT(1)	-
DD2	LN2_EV0	LN2_EV1	1		LN2_OD0		FLC2	CHK_FLC2	SEK12	SLS_HP2	SLS2	1	FLC2	CHK_FLC2	SEKI2	SLS_HP2	1 00	3535	FLC2	CHK_FLC2	SEK12	SLS_HP2	1 0	2010			1	ı	ı	DIV PDCS2	DIV_VPSS2	1	1	DIVP_CK2	DLYSEL2	VDS VD2	MASK2	1	PLSPOS2	PLSNEG2	HCOUNT2		1 1	RMTHD0(2)	RMTHD1(2)	HINT LINE2	VINT2	YUKOU0(2)	1	SECOUT2	MINOUT2	DAYCUONT2	RMT TML(2)	RMTTXINT(2)	-
DD3	LN3_EV0	LN3_EV1	1		LN3 OD1		FLC3	CHK_FLC3	SEKI3	SLS_HP3	SIS3		FLC3	CHK_FLC3	SEKI3	SLS_HP3	1 0	600	FLC3	CHK_FLC3	SEKI3	SLS_HP3	1 0	2		1	-	1	1	DIV PDC0	DIV_VPS0	-	1	DIVP_CK3	DLYSEL3	VPS VP3	MASK3	1	PLSP0S3	PLSNEG3	HCOUNT3	1		RMTHD0(3)	RMTHD1(3)	HINT LINE3	VINT3	YUKOU0(3)	1	SECOUT3	MINOUT3	DAYCUONT3	RMT TML(3)	RMTTXINT(3)	1
DD4	LN4_EV0	LN4_EV1	1	1	LN4_OD0		FLC4	CHK_FLC4	SEKI4	SLS_HP4	SLS4		FLC4	CHK_FLC4	SEKI4	SLS_HP4	- 0	2010	FLC4	CHK_FLC4	SEK14	SLS_HP4	1 00 00	CEC		1	1	FLD1V	1	- NO PDC1	DIV_VPS1	1	SLION_TIM	DIVP_CK4	DLYSEL4	VDC VD4	MASK4		PLSP0S4	PLSNEG4	HCOUNT4	1	1 1	RMTHD0(4)	RMTHD1(4)	HINT LINE4	INTRMT0	YUKOU0(4)	-	SECOUT4	MINOUT4	DAYCUONT4	RMT TML(4)		1
DD5	LN5_EV0	LN5_EV1	1	-	LN5_OD0		FLC5	CHK_FLC5	SEKIS	SLS_HP5	SLS5		FLC5	CHK_FLC5	SEKIS	SLS_HP5	1 0	OF 30	FLC5	CHK_FLC5	SEKI5	SLS_HP5	1 0	OFFICE AND ADDRESS OF THE ADDRESS OF				1	1	DIV PDC2	DIV_VPS2	1	-	DIVP_CK5	DLYSEL5	VPS VPS	MASK5		PLSPOS5	PLSNEG5	HCOUNT5			RMTHD0(5)	RMTHD1(5)	HINT LINES	INTRMT1	YUKOU0(5)	-	SECOUTS	MINOUTS	BAYCUONT5	RMT TML(5)		ı
900	LN6_EV0	LN6_EV1	LN16_OD0	LN16_OD1	LN6_OD0		FLC6	CHK_FLC6	SEK16	SLS_HP6	- 8818		FLC6	CHK_FLC6	SEK16	SLS_HP6	1 00	25.20	FLC6	CHK_FLC6	SEK16	SLS_HP6	1 0	810		PDC_VCO_ON		1	SEPV0	DIV PDC3	DIV_VPS3		1	DIVP_CK6	DLYSEL6	VPS VPS	MASK6		PLSP0S6	PLSNEG6	HCOUNT6			RMTHD0(6)	RMTHD1(6)	HINT LINE	INTRMT2		1		MINOUT6	BAYCUONT6	RMT TML(6)		-
200	LN7_EV0	LN7_EV1	LN17_OD0	LN17_OD1	LN7_OD0		FLC7	CHK_FLC7	SEK17	SLS_HP7	SLS7		FLC7	CHK_FLC7	ZEK17	SLS_HP7	- 0100	2010	FLC7	CHK_FLC7	SEK17	SLS_HP7	1 0 0			PDC_VCO_R0		MACRO_ON	1	DIV PDC4	DIV_VPS4	1	-	DIVP_CK7	DLYSEL7	VPS VP7	MASK7		PLSPOS7	PLSNEG7	HCOUNT7		1 1	RMTHD0(7)	RMTHD1(7)	HINT LINE?	INTRMT3	-	1		MINOUT7	DAYCUONT7	RMT TML(7)		-
BD0	LN8_EV0	LN8_EV1	ı	1	LN8_OD0		FLC8	CHK_FLC8		GET_HP0	1		FLC8	CHK_FLC8	-	GET_HP0	1	ı	FLC8	CHK_FLC8	_	GET_HP0		ı		PDC_VCO_R1		1	NORMAL	DIV PDC5	DIV_VPS5	1	-	DIVV_CK0	WEIGHT0	VDC VD8	01,010	1 1	PLSPOS8	PLSNEG8	HCOUNT8	ı	1 1	RMTHD0(8)	RMTHD1(8)	HINT LINES	HINT0	YUKOU1(0)	1	RTCON	MINOUT8	DAYCUONT8	RMT TMH(0)		ı
600	LN9_EV0	LN9_EV1	ı	1	CN9 OD0		FLC9	CHK_FLC9	SLSLVL0	GET_HP1	ı	1	FLC9	CHK_FLC9	SLSLVLO	GET_HP1	1	ı	FLC9	CHK_FLC9	SLSLVL0	GET_HP1	1	1	I	VPS_VCO_ON		1	LEVELA	DIV PDC6	DIV_VPS6	1	1	DIVV_CK1	WEIGHT1	OF IN		1 1	I	-	HCOUNT9	1		JSTCKDIV0	FILDIVO	PTC8	HINT1	YUKOU1(1)	1	1	MINOUT9	BAYCUONT9	RMT TMH(1)		I
DD10	LN10_EV0	LN10_EV1	ı	1	LN10_OD0		FLC10	CHK_FLC10	SLSLVL1	1	ı		FLC10	CHK_FLC10	SLSLVL1	1	1	ı	FLC10	CHK_FLC10	SLSLVL1	-	1	ı	I	1 1	ı	ı	1	DIV PDC7	DIV_VPS7	ı	-	DIVV_CK2	WEIGHT2	SYNCSED ONG	DIACOEL OIL		-	-	HCOUNT10	ı	1 1	JSTCKDIV1	-	PTD8	HINT2	YUKOU1(2)	ı	1	MINOUT10	DAYCUONT10	RMT TMH(2)		1
DD11	LN11_EV0	LN11_EV1	-	-	LN11_OD0		FLC11	CHK_FLC11	BIFON		ı		FLC11	CHK_FLC11	NOJIB	1	1	ı	FLC11	CHK_FLC11	BIFON	1		1				ı	1	- NIV PDC8	DIV_VPS8	-	-	DIVV_CK3	WEIGHT3	CTRCVNCGED	LI POLINCOLO	-	_	-	HCOUNT11			JSTCKON	0/III	1	HINT3	YUKOU1(3)	1	-	1	DAYCUONT11	RMT TMH(3)		I
DD12	LN12_EV0	LN12_EV1	1	1	LN12_OD0		FLC12	CHK_FLC12		GETPEEK0			FLC12	CHK_FLC12	-	GETPEEK0	1	1	FLC12	CHK_FLC12	-	GETPEEKO	1	ı				1	ı	-	HORAX_ON	-	ı	DIVV_CK4	WEIGHT4	-		SEL_PDCH	1	-	HCOUNT12	ı	1 1	-	VERTX	1	SECINTO	YUKOU1(4)	1	1	1	DAYCUONT12	RMT TMH(4)		1
DD13	LN13_EV0	LN13_EV1	1		LN13_OD0	SELVCO	FLC13	CHK_FLC13		GETPEEK1	SELSTART	SELVCO	FLC13	CHK_FLC13	-	GETPEEK1	TO ATO IDO	SELSTAR	FLC13	CHK_FLC13	1	GETPEEK1	TOTTO		EXT PDC2		1	ı	NXP	1	1 1	1	ı	DIVV_CK5	1	-		SEL_VPSH	1	-	HCOUNT13		1 1	1	1	1	SECINT1	YUKOU1(5)	1	ı	1	BAYCUONT13	RMT TMH(5)		1
DD14	LN14_EV0	LN14_EV1	LN16_EV0	LN16_EV1	LN14_OD0	DIVS0	FLC14	CHK_FLC14		GETPEEK2	GSTTIM	DIVS0	FLC14	CHK_FLC14	-	GETPEEK2	FRAM	OS/III	FLC14	CHK_FLC14	_	GETPEEK2	FRAM	3			-		MPAL		1 1	-	-	DIVV_CK6		-	1		-	-	HCOUNT14		1 1	1	FILDIV1(0)		SECINT2	1	1	-		BMT TM(6)	RMT TMH(6)	ROUT_SLICEON	1
DD15	LN15_EV0	LN15_EV1	LN17_EV0	LN17_EV1	LN15_OD0	DIVS1	FLC15	CHK_FLC15		GETPEEK3	-	DIVS1	FLC15	CHK_FLC15		GETPEEK3	1	DIVS1	FLC15	CHK_FLC15	1	GETPEEK3	1		ADSTART	-			1	HM84SFI			ı	DIVV_CK7	1	I	-	SEL_PDEC	-	-	HCOUNT15			RMTSEL	FILDIV1(1)	EXAOFF	SECINT3	ı	,	SECJUST	-	DAYCUONT15	RMT TMH(7)		-
DA5~DA0	0016	0116	0216	0316	0416	0616	0716	0.816	9160	0A16	0B16	0D16	0E16	0F16	1016	1116	1216	1416	1516	1616	1716	1816	1916	184	1C16	1D16	1E16	1F16	2016	2216	2316	2416	2516	2616	2716	2016	2A16	2B16	2C16	2D16	2E16	3016	3116	3216	3316	3416	3616	3716	3816	3916	3A16	3B16 3C16	3D16	3E16	01.10

拡張レジスタデータへのアクセスは拡張レジスタアドレス制御レジスタ(021616番地)に表14.4のア クセスするアドレス (DA5  $\sim$  DA0) を設定し、続けて拡張レジスタデータ制御レジスタ (021816 番地) よりデータ (DD15~DD0) を書き込みます。データの書き込みが終わると拡張レジスタアドレス制御 レジスタは自動的にアドレスをインクリメントしますので、続けて次のアドレスのデータを書き込むこ とができます。リセット時、時計タイマを除き、拡張レジスタの値は全て"0"になります。図14.9に 拡張レジスタアクセス関連レジスタの構成を、図14.10に拡張レジスタアクセスブロック図を示します。 また、拡張レジスタのビット構成をP196~ P234 に示します。



拡張レジスタ用関連レジスタの構成 図14.9




図14.10 拡張レジスタ用アクセスブロック図

# 14.5.1 拡張レジスタのビット構成


#### (1) 0016番地( $=DA5\sim0$ )

DD15	DD8I	DD7 DD0				
TIT			ビットシンボル	ビット名	機能	R¦W
			LN0_EV0	0行目状態レジスタ選択ビット	第2フィールド時、n行目(注1)の スライス方法について	00
			LN1_EV0	1行目状態レジスタ選択ビット	どの状態レジスタ(注2)の設定を   スライス方法として使用するかを   LNn_EV0(0016番地、0216番地、	00
			- LN2_EV0	2行目状態レジスタ選択ビット	n=0~17)とLNn_EV1(0116番地、 0316番地、n=0~17)の組み合わせに より選択します。	00
			LN3_EV0	3行目状態レジスタ選択ビット	   各行ごとに以下の4種類の状態	00
			LN4_EV0	4行目状態レジスタ選択ビット	レジスタを選択できます。(注3)  LNn_EV1 LNn_EV0 状態レジスタ(注2)	00
			LN5_EV0	5行目状態レジスタ選択ビット	0     0     設定しない       0     1     状態レジスタ1       1     0     状態レジスタ2	00
			LN6_EV0	6行目状態レジスタ選択ビット	1 1 状態レジスタ3	00
			LN7_EV0	7行目状態レジスタ選択ビット		00
	1		LN8_EV0	8行目状態レジスタ選択ビット		00
			LN9_EV0	9行目状態レジスタ選択ビット		00
			LN10_EV0	10行目状態レジスタ選択ビット		00
			LN11_EV0	11行目状態レジスタ選択ビット		00
	!		LN12_EV0	12行目状態レジスタ選択ビット		00
			LN13_EV0	13行目状態レジスタ選択ビット		00
			LN14_EV0	14行目状態レジスタ選択ビット		00
1			LN15_EV0	15行目状態レジスタ選択ビット		00

注1. n行目…スライス開始後のライン数。 詳細は15.6拡張レジスタ構成の補足(3)(P245)を参照してください。

注2. 06h~0Ch 番地: 状態レジスタ1 0Dh~13h 番地: 状態レジスタ2 14h~1Ah 番地: 状態レジスタ3

注3. 設定例




# (2) 0116番地( $=DA5\sim0$ )

DD15	DD8DD7	DD0				
ЩЩ						
			ビットシンボル	ビット名	機能	RW
			LN0_EV1	0行目状態レジスタ選択ビット	設定はLNn_EV0(0016番地)を参照 してください。	00
			LN1_EV1	1行目状態レジスタ選択ビット		00
			LN2_EV1	2行目状態レジスタ選択ビット		00
			LN3_EV1	3行目状態レジスタ選択ビット		00
			LN4_EV1	4行目状態レジスタ選択ビット		00
			LN5_EV1	5行目状態レジスタ選択ビット		00
			LN6_EV1	6行目状態レジスタ選択ビット		00
			LN7_EV1	7行目状態レジスタ選択ビット		00
			LN8_EV1	8行目状態レジスタ選択ビット		00
	1 1 1		LN9_EV1	9行目状態レジスタ選択ビット		00
			LN10_EV1	10行目状態レジスタ選択ビット		00
			LN11_EV1	11行目状態レジスタ選択ビット		00
	1		LN12_EV1	12行目状態レジスタ選択ビット		00
			LN13_EV1	13行目状態レジスタ選択ビット		00
			LN14_EV1	14行目状態レジスタ選択ビット		00
			LN15_EV1	15行目状態レジスタ選択ビット		00

#### (3) 0216番地(=DA5 $\sim$ 0)

DD15 DD	8DD7 DD0				
			15 . 1.77	機能	R¦W
		ビットシンボル	ビット名	1成 形	I K ! W
		何も配置さ	まれていない		××
		LN16_OD0	16行目状態レジスタ選択ビット	設定はLNn_OD0(0416番地)を参照 してください。	00
	<u> </u>	LN17_OD0	17行目状態レジスタ選択ビット		00
		. 何も配置さ	れていない		××
		LN16_EV0	16行目状態レジスタ選択ビット	設定はLNn_EV0(0016番地)を参照 してください。	00
		LN17_EV0	17行目状態レジスタ選択ビット		00

#### (4) 0316番地(=DA5~0)




#### (5) 0416番地(=DA5~0)

DD15	DD8DD7 DD0				
		ビットシンボル	ビット名	機能	RW
		LN0_OD0	0行目状態レジスタ選択ビット	第1フィールド時、n行目(注1)の スライス方法について	00
		LN1_OD0	1行目状態レジスタ選択ビット	どの状態レジスタの設定(注2)を   スライス方法として使用するかを   LNn_OD0(0416番地、0216番地、	00
	<u> </u>	LN2_OD0	2行目状態レジスタ選択ビット	n=0~17)とLNn_OD1(0516番地、 0316番地、n=0~17)の組み合わせに より選択します。	00
		LN3_OD0	3行目状態レジスタ選択ビット	   各行ごとに以下の4種類の状態	00
	<u> </u>	LN4_OD0	4行目状態レジスタ選択ビット	レジスタを選択できます。(注3) LNn_OD1 LNn_OD0   状態レジスタ(注2)	00
		LN5_OD0	5行目状態レジスタ選択ビット	0     0     設定しない       0     1     状態レジスタ1       1     0     状態レジスタ2	00
		LN6_OD0	6行目状態レジスタ選択ビット	1 1 状態レジスタ3	00
		LN7_OD0	7行目状態レジスタ選択ビット		00
		LN8_OD0	8行目状態レジスタ選択ビット		00
		LN9_OD0	9行目状態レジスタ選択ビット		00
		LN10_OD0	10行目状態レジスタ選択ビット		00
		LN11_OD0	11行目状態レジスタ選択ビット		00
		LN12_OD0	12行目状態レジスタ選択ビット		00
		LN13_OD0	13行目状態レジスタ選択ビット		00
		LN14_OD0	14行目状態レジスタ選択ビット		00
1		LN15_OD0	15行目状態レジスタ選択ビット		00

注1. n行目…スライス開始後のライン数。 詳細は14.6拡張レジスタ構成の補足(3)を参照してください。

注2. 06h~0Ch 番地:状態レジスタ1 0Dh~13h 番地:状態レジスタ2 14h~1Ah 番地:状態レジスタ3


注3. 設定例




# (6) 0516番地(=DA5~0)

DD15	DD8DD7	DD0				
		·····	ビットシンボル	ビット名	機 能	RW
			LN0_OD1	0行目状態レジスタ選択ビット	設定はLNn_OD0(0416番地)を参照 してください。	00
			LN1_OD1	1行目状態レジスタ選択ビット		00
			LN2_OD1	2行目状態レジスタ選択ビット		00
			LN3_OD1	3行目状態レジスタ選択ビット		00
			LN4_OD1	4行目状態レジスタ選択ビット		00
			LN5_OD1	5行目状態レジスタ選択ビット		00
			LN6_OD1	6行目状態レジスタ選択ビット		00
			LN7_OD1	7行目状態レジスタ選択ビット		00
			LN8_OD1	8行目状態レジスタ選択ビット		00
	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		LN9_OD1	9行目状態レジスタ選択ビット		00
			LN10_OD1	10行目状態レジスタ選択ビット		00
			LN11_OD1	11行目状態レジスタ選択ビット		00
	1		LN12_OD1	12行目状態レジスタ選択ビット		00
			LN13_OD1	13行目状態レジスタ選択ビット		00
			LN14_OD1	14行目状態レジスタ選択ビット		00
			LN15_OD1	15行目状態レジスタ選択ビット		00

(7) 0616, 0D16, 1416番地(=DA5 $\sim$ 0)



(8) 0716, 0E16, 1516番地(=DA5 $\sim$ 0)



(9) 0816, 0F16, 1616番地(=DA5~0)

DD15	DD8DD7	DD0				
-			ビットシンボル	ビット名	機能	R¦W
			CHK_FLC0	フレーミングコード チェック選択ビット	データをスライスする時、FLC0~15 (0716, 0E16, 1516番地)で設定したフレー ミングコードをビット単位でチェック	00
			CHK_FLC1		マン・コー・ロー・ロー・ロー・ロー・ロー・ロー・ロー・ロー・ロー・ロー・ロー・ロー・ロー	00
			CHK_FLC2		CHK_FLCn   nビット目	00
			CHK_FLC3		0 チェックする	00
			CHK_FLC4		1   チェックしない	00
			CHK_FLC5			00
		:	CHK_FLC6			00
			CHK_FLC7			00
			CHK_FLC8			00
			CHK_FLC9			00
			CHK_FLC10			00
			CHK_FLC11			00
			CHK_FLC12			00
			CHK_FLC13			00
			CHK_FLC14			00
1			CHK_FLC15			00

#### (10) 0916, 1016, 1716番地(=DA5 $\sim$ 0)

DD15 DD8DD7 DD0					
	ビットシンボル	ビット名	機能	R	W
	SEKI0	データスライサ制御ビット1	SEKI1         SEKI0         N           0         0         5 (注1)           0         1         4 (注2)           1         0         6 (注3)           1         1         8 (注4)           SEKI7, 6後のデジタル値をN倍します。		0 0
	SEKI2	データスライサ制御ビット2	SEKI3   SEKI2   N   0   0   4   0   0   1   3   1   0   1	0	0
	SEKI3		1 1 微分しない SEKIO, 1後のデジタル値に対して N/8 周期(クロックランイン周期)前の デジタルデータで微分します。	0	0
	SEKI4	データスライサ制御ビット3	SEKI5         SEKI4         N           0         0         4           0         1         3           1         0         1	0	0
	SEKI5		1   1   微分しない   SEKI3, 2後のデジタル値に対して N/8 周期(クロックランイン周期)後の デジタルデータで微分します。	0	0
	SEKI6	データスライサ制御ビット4	SEKI6         AD変換後の値の平均化有無           0         4クロック分の平均           1         平均化しない	0	0
	SEKI7	データスライサ制御ビット5	0 SEKI2, 3およびSEKI4, 5による 微分は、1倍の値で微分。 1 SEKI2, 3およびSEKI4, 5による 微分は、2倍の値で微分。	0	0
	何も配置され	にていない		×	×
	SISLVL0	スライスレベル制御ビット	0 クロックライン平均レベルを使用 1 スライスレベル選択ビット (0C16,1316,1A16,番地SLS7~0)を使用	0	0
	SISLVL1	スライスレベル計測期間 選択ビット	0     クロックライン2周期分       1     クロックライン4周期分	0	0
	BIFON	データ形式選択ビット	0 NRZ 1 バイフェーズ形式	0	0
	予約ビット		必ず"0"にしてください。	×	0
	予約ビット		必ず"1"にしてください。		0
	予約ビット		必ず"0"にしてください。	×	0


注1. SEKI0, 1で5倍、SEKI7で2倍を選択した場合、SEKI2, 3とSEKI4, 5のうちいずれか一方は "無し" を選択してください。

注2. SEKIO, 1で8倍を選択した場合、SEKI2, 3とSEKI4, 5はいずれも "無し"を選択してください。


注3. SEKI0, 1で6倍、SEKI7で2倍を選択した場合、SEKI2, 3とSEKI4, 5のうちいずれか一方は "無し"を選択してください。

注4. SEKI2, 3とSEKI4, 5のいずれも "無し" を選択する場合は、SEKI0, 1で4倍を選択せず、 8倍を選択してください。


#### (11) $0A_{16,1116,1816}$ 番地(=DA5~0)



(12)  $0B_{16}$ ,  $12_{16}$ ,  $19_{16}$ 番地( $=DA5\sim0$ )



(13) 0C16, 1316, 1A16番地(=DA5 $\sim$ 0)



# (14) 1B16番地(=DA5~0)

DD15	DD8DD7 DD	)		
000	0 0 0 0 0 1 0 0 0 0 0	J		
		ビットシンボル ビット名	機能	RW
		予約ビット	必ず"0"にしてください。	× O
	<u> </u>	予約ビット	必ず"1"にしてください。	×O
		予約ビット	必ず"0"にしてください。	×O
		何も配置されていない		×××
		予約ビット	必ず"0"にしてください。	× O


# (15) 1C16番地(=DA5~0)

DD15 DD8DD7 DD0	
ビットシンボル ビット名 機能	RW
多約ビット 必ず"0"にしてくださ	ı, × O
予約ビット       EPG-Jを取得する場合、         設定してください。       それ以外は"0"を設定	×O
予約ビット 必ず "0" にしてくださ	ı, × O
EXT_PDC2 PDC用PLL3分周選択ビット 0 分周なし 1 3分周	00
	ıv. × O
ADSTART	00


#### (16) 1D16番地(=DA5~0)

DD15	DD8DD7	DD0				
$X \circ \circ \circ \circ \circ$						
			ビットシンボル	ビット名	機能	R¦W
			何も配置さ	れていない		××
			予約ビット		必ず"0"にしてください。	×O
			PDC_VCO_ON	   PDCクロック発振選択ビット 	0 PDC用クロック停止       1 PDC用クロック発振	00
			PDC_VCO_R0	PDCクロック発振切替ビット	PDC_VCO_R1   PDC_VCO_R0   0	×O
	1		PDC_VCO_R1		1     0     EFG-JR/9 ロックを選択       0     1     設定しないでください       1     1     設定しないでください	)
			VPS_VCO_ON	VPSクロック発振選択ビット	0 VPS用クロック停止       1 VPS用クロック発振	00
			予約ビット		必ず"0"にしてください。	×O
İ			何も配置さ	れていない		××

#### (17) 1E16番地(=DA5~0)




### (18) 1F16番地(=DA5~0)




#### (19) 2016番地( $=DA5\sim0$ )

DD15		DD8	BDD7	DD0					
0	0 0 0			XXX 0 0 0					
					ビットシンボル	ビット名		機能	RW
					予約ビット		į	必ず"0"にしてください。	×O
					・何も配置さ	れていない			××
					SEPV0	   垂直同期分離基準選択ビット	0	15ms/22msのL期間で検出	00
					SLFVU	至臣问効力離本年度がこうド	1	22msのL期間で検出	
			i		- 予約ビット		į	必ず"0"にしてください。	×O
					NORMAL	フレーミングコードチェック	0	チェックする(フレーミンク゚コードが一致したらスライスする)	
					NORWAL	制御ビット	1	チェックしない(全てスライスする)	
		i			LEVELA	同期信号スライス電位発生	0	同期信号スライス電位発生回路OFF	
						制御ビット	1	同期信号スライス電位発生回路ON	
					予約ビット		اِ	必ず"0"にしてください。	×O
	İ				NXP	放送形式選択ビット 放送形式選択ビット	F	NXP         MPAL         放送形式           0         0         NTSC           0         1         M-PAL	00
1.					MPAL			1 0 PAL 1 1 設定禁止	00
					- 予約ビット		į	必ず"0"にしてください。	×O


### (20) 2116番地(=DA5~0)



#### (21) 2216番地( $=DA5\sim0$ )



#### (22) 2316番地(=DA5~0)



# (23) 2416番地(=DA5~0)

DD15	DD8DD7 DD		
		ビットシンボル ビット:	名 機能 R W
		予約ビット	EPG-Jを取得する場合、必ず"880816"を 設定してください。 それ以外は"000016"を設定してください。

# (24) 2516番地(=DA5~0)

DD15 DD8DD7	DD0				
	<del>; ; ; ; ; ; ; </del>	ビットシンボル	ビット名	機能	R¦W
		ADSEL	A/D変換スライスビット	0 ノーマル 1 A/D変換後のデジタル値を外から (レジスタで)与える	00
		ADON_TIM	A/D動作制御ビット	0 プログラマブル 1 スライス期間	00
	ii.	予約ビット		必ず"0"にしてください。	00
		SLICEON_TIM	スライス選択ビット	0 ライン毎(CHECK_START) 1 プログラマブル(PRE_START)	00
		予約ビット		必ず"0"にしてください。	× O
		予約ビット		必ず"1"にしてください。	× O
		予約ビット		必ず"0"にしてください。	× O
		予約ビット		必ず"1"にしてください。	× O
		予約ビット		必ず"0"にしてください。	×O

# (25) 2616番地(=DA5~0)

DD15	DD8DD7	DD0				
111			ビットシンボル	ビット名	機能	R¦W
			DIVP_CK0	PDCクロックとの位相比較用 クロック分周値選択ビット	PDCクロックとの位相比較に 用いる分周クロックを設定します。	00
			DIVP_CK1		ffsc = fDIVP × $\begin{pmatrix} 7 & n \\ \Sigma & 2 \\ n & 0 \end{pmatrix}$ DIVS_CKn + 2	00
			DIVP_CK2		fDIVP:PDC用位相比較周波数 (DIV PDCS0~2、	00
			DIVP_CK3		(DIV_FDC30~22、 DIV_PDC0~4(2216番地)を 参照して下さい。)	00
		İ	DIVP_CK4		テレテキスト(PDC)データを取得 する場合	00
		j	DIVP_CK5		DIVP_CK7~0 = (00001110)2 EPG-Jを取得する場合	00
			DIVP_CK6		DIVP_CK7 $\sim$ 0 = (00001001) <sub>2</sub>	00
			DIVP_CK7			00
			DIVV_CK0	VPSクロックとの位相比較用 クロック分周値選択ビット	VPSクロックとの位相比較に 用いる分周クロックを設定します。	00
					$   frsc = f_{DIVV} \times \left( \sum_{n=0}^{7} 2^n DIVV_CKn + 2 \right) $	00
	1 1 1		DIVV_CK2		fDIVV: VPS用位相比較周波数 (DIV VPSS0~2、	00
	L		DIVV_CK3		DIV_VPS0~4(2316番地)を 参照して下さい。)	00
	L		DIVV_CK4		・VPSを取得する場合 <b>/</b> DIVV_CK7~0	00
		DIVV_CK5		<ul><li>(= (00001110)₂ /</li><li>・CC, CC2X, ID-1を取得する場合</li></ul>	00	
			DIVV_CK6		(DIVV_CK7~0 = (01010011)2)	00
1			DIVV_CK7			00

# (26) 2716番地(=DA5~0)

DD15	DD8D	D7	DD0				
0 0 0			$\square$ .				
				ビットシンボル	ビット名	機能	RW
			1	DLYSEL0	データスライサ制御ビット5	ゴースト補正回路の制御ビットです	00
		<u> </u>		DLYSEL1			00
				DLYSEL2			00
				DLYSEL3			00
				DLYSEL4			00
				DLYSEL5			00
		<u> </u>		DLYSEL6			00
				DLYSEL7			00
				WEIGHT0	データスライサ制御ビット6	ゴースト補正回路の制御ビットです	00
				WEIGHT1			00
	<u> </u>			WEIGHT2			00
				WEIGHT3			00
				WEIGHT4			00
				予約ビット		必ず"0"にしてください	× O

#### (27) 2816番地(=DA5~0)

DD15	DD8DD7	DD0				
0 0 0 0 0		0				
			ビットシンボル	ビット名	機 能	R¦W
			ADLAT	データ取得選択ビット	0 スライスデータの取得 1 A/Dデータの取得	00
			START	スライスデータ選択ビット	フレーミングコード検出位置(8ビット) 及びクロックランイン平均レベル (8ビット)のスライスRAM上への出力 ON, OFFを設定します。(注)	00
			予約ビット		必ず"0"にしてください。	× O
			6BITOFF	A/D下位ビット選択ビット	0 ノーマル 1 A/D6bit目の停止	00
			予約ビット		EPG-Jを取得する場合、必ず"1"を 設定してください。 それ以外は"0"を設定してください。	× O
			SYNLVL0	同期信号スライスレベル 制御ビット	SYNLVL2 SYNLVL1 SYNLVL0 スライスレベル   O	
			SYNLVL1		0     1     0     約1.20V±0.10V       0     1     1     約1.25V±0.10V       1     0     0     約1.30V±0.10V	00
			SYNLVL2		1     0     1     約1.35V±0.10V       1     1     0     約1.40V±0.10V       1     1     1     約1.45V±0.10V	
	<u> </u>		ADON	データスライサ制御ビット	0 データスライサOFF (スライサ用アンプもOFF) 1 データスライサON(スライサ用アンプに ついてはINTAD_INTDAを参照)	00
1			INTAD	データスライサ用アンプ 制御ビット	0 データスライサ用アンプ 常時ON 3~23ライン及び315~335ラインアンプON その他のラインアンプOFF	00
			INTDA	データスライサ用ラダー 抵抗制御ビット	0 データスライサ用ラダー抵抗 常時ON 3~23ライン及び315~335ライン ラダー抵抗ON その他のライン ラダー抵抗OFF	00
			予約ビット		必ず"0"にしてください。	×O


注. スライスRAM 「図15.2 スライスRAMビット構成」を参照してください。




# (28) 2916番地(=DA5~0)

DD15	DD8DD7 [	DD0				
0 0 0 0						
		T L	ビットシンボル	ビット名	機能	RW
		[	VPS_VP0	スライス開始ラインの設定 (第一フィールド、第二 フィールド共通)s	スライス開始ラインをSLI_VSと すると	00
			VPS_VP1	7 1 70 1 XX 112/3	PALの場合 <第一 $7(-h)^{2} > 8$ n $SLI_{VS} = \sum_{n=0}^{8} 2^{n} VPS_{VPn} + 2$	00
			VPS_VP2		SLI_VS = $\sum_{n=0}^{2} VPS_{-}VPN + 2$ <第二7(一) $VPS_{-}VPN + 315$	00
			VPS_VP3		NISCの場合	
			VPS_VP4		<第一フィール* > 8 n SLI_VS = $\sum_{n=0}^{8}$ VPS_VPn + 5	00
			VPS_VP5		<第二パールド > 8 n SLI_VS = $\sum_{n=0}^{8}$ 2 VPS_VPn + 268	00
			VPS_VP6		本レジスタで設定したラインから 18ライン分のデータをスライス RAMに格納します。	0:0
			VPS_VP7			00
			VPS_VP8			00
			SLI_GO	スライスON/OFF制御ビット	0 スライスOFF 1 スライスON	00
			SYNCSEP_ON0	シンクセパ選択ビット	0     シンクセパ回路OFF       1     シンクセパ回路ON	00
		[	STBSYNCSEP	シンクセパ入力制御ビット	0 SYNCINアナログ入力 1 SYNCINデジタル入力	00
			予約ビット		必ず"0"にして下さい。	× O


#### (29) $2A_{16}$ 番地(=DA5~0)




#### (30) $2B_{16}$ 番地(=DA5~0)




## (31) 2C16番地(=DA5~0)




### (32) $2D_{16}$ 番地(= $DA_{5}$ ~0)




## (33) 2E16番地(=DA5~0)




### (34) 2F16番地(=DA5~0)




### (35) 3016番地(=DA5 $\sim$ 0)



#### (36) 3116番地(=DA5~0)



#### (37) 3216番地(=DA5 $\sim$ 0)



#### (38) 3316番地(=DA5 $\sim$ 0)


DD15			DD8	DD7	,			DD	00				
	0	0											
										ビットシンボル	ビット名	機能	RW
								1		RMHTD1(0)	リモコンヘッダー長選択ビット		00
								¦ 		RMHTD1(1)			00
							Ĺ.,			RMHTD1(2)			00
						i				RMHTD1(3)			00
						 				RMHTD1(4)			00
						 				RMHTD1(5)			00
					<u>.</u>	 				RMHTD1(6)			00
				1.		 				RMHTD1(7)			00
						 				RMHTD1(8)			00
						 				FILDIV0	リモコンパルス用 クロック分周値選択ビット	リモコン許容期間計測用クロック分周値を選択します。(注1)       FILDIVO     サプクロック周期       0     分周なし       1     2分周	00
		1				 				・ 予約ビット		必ず"0"にしてください。	00
		İ				 				FILON	リモコンパルス用フィルタ ON/OFF選択ビット(注2,注3)	0 OFF 1 ON	00
	1.					 				VERTX	同期検出リセットビット	0     リセット       1     水平同期信号カウント	00
	ļ					 				予約ビット		必ず"0"にしてください。	00
1						 				FILDIV1(0)	リモコンパルス用フィルタ クロック分周値選択ビット	FILDIV1(1)     FILDIV1(0)     サブ かつか 周期       0     0     2分周       0     1     4分周	00
i 						 				FILDIV1(1)		1 0 8分周	00

- 注1. RMHTD0(0)~(8)(3216番地)を参照してください。 注2. これらのビットは初期設定時に変更し、リモコン受信中には書き換えないでください。 注3. リモコンパルス用フィルタはサブクロック専用です。サブクロック未実装時は0FFにして ください。

### (39) 3416番地(=DA5~0)



### (40) 3516番地(=DA5~0)



### (41) 3616番地(=DA5~0)

DD15	DD8DD7 DD0				
TIT		ビットシンボル	ビット名	機能	RW
	<u></u>	VINT0	SLICEON割り込み制御ビット	0000:割り込み禁止(注3) 1011:割り込み許可	00
		VINT1		その他:設定禁止 本レジスタを1011に設定することに	00
	ļ	VINT2		より、スライス期間終了時に割り込 みが発生します。	00
		VINT3		「割り込み許可」で使用する場合は TB5ICレジスタ(注4)の設定をしてください。	00
		INTRMT0	リモコン割り込み制御ビット (注1)	0000:割り込み禁止(注3) 1010:割り込み許可	00
		INTRMT1		その他:設定禁止 「割り込み許可」で使用する場合は	00
		INTRMT2			00
		INTRMT3			00
		HINT0	HINT割り込み制御ビット (注2)	0000:割り込み禁止(注3) 1001:割り込み許可	00
		HINT1	, ,	その他:設定禁止	00
		HINT2		「割り込み許可」で使用する場合は TB3ICレジスタ(注4)の設定をしてください。	00
		HINT3			00
	Ĺ	SECINT0	時計タイマ割り込み 制御ビット	0000:割り込み禁止(注3) 1000:割り込み許可(注5)	00
		SECINT1		その他:設定禁止	00
		SECINT2		「割り込み許可」で使用する場合は TB2ICレジスタ(注4)の設定をしてください。	00
ļ		SECINT3			00

- 注1. 「15.6 拡張レジスタ構成の補足」を参照ください。
- 注2. HINT\_LINE0~HINT\_LINE8(3516番地)の説明を参照ください。
- 注3. タイマB2, タイマB3, タイマB4, タイマB5の割り込みを使用する場合は、00002を設定してください。
- 注4. 「6.5 割り込み制御」の「図6.3 割り込み制御レジスタ」を参照ください。
- 注5. 秒カウンタ(3916番地)の変化時、(1秒毎)割り込みが発生します。
- 注6. SLICEON, リモコン, HINT, 時計タイマ割り込みを使用する場合、3616番地の対応する割り込み制御 ビットVINTi, INTRMTi, HINTi, SECINTi (i = 0~3)に初期データを設定した後は、データ変更しないでください。


# (42) 3716番地(=DA5~0)

DD15	DD8DD7	DD0				
		Щ,				
			ビットシンボル	ビット名	機能	RW
		<u> </u>	YUKOU0(0)	リモコンヘッダー判定 パルス長選択ビット0	RMTHD0(0)~(8) (3216番地)を参照 してください。	00
		İ	YUKOU0(1)			00
			YUKOU0(2)			00
			YUKOU0(3)			00
			YUKOU0(4)			00
			YUKOU0(5)			00
			何も配置	されていない		××
			YUKOU1(0)	リモコンヘッダー判定 パルス長選択ビット1	RMTHD0(0)~(8) (3216番地)を参照 してください。	00
			YUKOU1(1)			00
	İ		YUKOU1(2)			00
			YUKOU1(3)			00
			YUKOU1(4)			00
			YUKOU1(5)			00
			何も配置	されていない		××


# (43) 3816番地(=DA5~0)

DD15	DD8DD7	DD0				
0 0 0	0 0 0 0 0 0 0 0 0	0 0 0 0				
			ビットシンボル	ビット名	機能	R¦W
			予約ビット		必ず"0"にしてください。	0


#### (44) 3916番地(=DA5 $\sim$ 0)




#### (45) $3A_{16}$ 番地(=DA5~0)



### (46) 3B16番地( $=DA5\sim0$ )




#### (47) $3C_{16}$ 番地(=DA5~0)




注1. 14.6「(6) リモコン送信機能」を参照ください。

### (48) 3D16番地( $=DA5\sim0$ )



注1.14.6「(6) リモコン送信機能」を参照ください。


#### (49) $3E_{16}$ 番地(=DA5~0)



注1. 14.6「(6) リモコン送信機能」を参照ください。


- 注2. INT2割り込みを使用する場合は、00002を設定し使用してください。
- 注3. リモコン送信機能を使用する場合、ポートP8方向レジスタのビットb4に"1"を設定してください。
- 注4. リモコン送信割り込みを使用する場合、リモコン送信割り込み制御ビット RMTTXINT(i) (i = 0~3)に初期データを設定した後は、データ変更しないでください。

#### (50) $3F_{16}$ 番地(=DA5~0)




注1. 14.6「(6) リモコン送信機能」を参照ください。

### (51) 4016番地(=DA5~0)



<sup>\*</sup>注1:固定値パルスは、"0"/"1"の判定をしない方のパルス("H"または、"L"の部分)です。 拡張レジスタVBITPOL(アドレス4316番地、ビット13)により、0/1判定を"H"期間で行うか、"L"期間で行うか選択します。


### (52) 4116番地(=DA5~0)




# (53) 4216番地(=DA5~0)

CD15	CD8CD7	CD0				
			ビットシンボル	ビット名	機能	R¦W
			DT1_MIN0			00
			DT1_MIN1			00
			DT1_MIN2	 	     "1"データパルス長下限値を設定します	00
			DT1_MIN3	設定ビット		00
			DT1_MIN4			00
			DT1_MIN5			00
			DT1_MIN6			00
			DT1_MIN7			00
			DT1_MAX0			00
			DT1_MAX1			00
			DT1_MAX2	   "1"データパルス長上限値   設定ビット	"1"データパルス長上限値を設定します	00
			DT1_MAX3	REC 71		00
	1		DT1_MAX4			00
			DT1_MAX5			00
			DT1_MAX6			00
İ			DT1_MAX7			00


#### (54) 4316番地(=DA5~0)



#### (55) 4416番地(=DA5~0)



### (56) 4516番地(=DA5~0)



### 14.6 拡張レジスタ構成の補足

### (1) スライスタイミング

SLICEON信号はスライス可能期間に出力します。




図14.11 スライスタイミング

#### (2) 同期信号検出回路

複合ビデオ信号の水平同期信号のパルス数を一定期間垂直同期期間カウントします。水平同期の パルス数は常に拡張レジスタより読み出すことができます。 図14.12にブロック図を示します。




図14.12 同期検出回路のブロック図

### (3) スライサ関連レジスタ

Vsync, Hsync信号とスライサ関連レジスタの関係を図14.13、図14.14に示します。




図14.13 スライサ関連レジスタ(1)




図14.14 スライサ関連レジスタ(2)

#### (4) リモコンパターン認識

サブクロック発振を利用してリモコンのパターンマッチングを行います。リモコン入力はRMTIN 端子より入力します。パターンマッチングが一致している場合には割り込みを発生します。 パターンマッチング回路の前段に4回一致のノイズフィルタを内蔵しています。

図14.15にリモコン入力回路のブロック図を、図14.16にパターンマッチングの波形例を、また図 14.17にパターンマッチングのフローを示します。




図14.15 リモコンパターン認識ブロック図




図14.16 パターンマッチングの波形例




図14.17 パターンマッチングのフロー

#### 4回一致フィルタ処理動作

サブクロック発振を用いた4回一致のデジタルフィルタです。RMTin端子の入力信号を4回サンプ リングを行い、4回ともレベルが一致した場合のみ、出力レベルが変化します。

このフィルタを使用する場合は、拡張レジスタ33HのFILONビット(bit11)を"1"にして下さい。 フィルタON時は4回一致フィルタ通過後の信号がヘッダパターンマッチング回路及びタイマB4に 入力されます。

サンプリングレートは、拡張レジスタ 33H の FILDIV1 (1,0) ビットにより変更可能です。詳細は 拡張レジスタ33H機能説明のFILDIV1ビットを参照下さい。

フィルタOFF 時は入力信号がスルーで後段の回路に供給されます。(クロック遅延なし)このフィ ルタはサブクロックでのみ動作し、メインクロックでは使用できませんので、サブクロック未実装時 はフィルタをOFF (FILONビット= "0") にして下さい。

### (5) 時計タイマ機能

サブクロックをカウントソースとし、日、分、秒ごとにカウント値の設定、読み出しが可能なタ イマです。以下の特徴があります。

### 時計機能

- ・タイマA、タイマBとは独立した時計機能専用のタイマです。
- ・日、分、秒の設定可能範囲は、それぞれ0~65535日、0~1439分(23時59分)、0~59秒です。
- ・秒ジャスト設定(秒未満のカウント値をリセット)が可能です。

### 1秒割り込み

・時計タイマの秒インクリメントのタイミングで割り込み要求が発生します。 (秒ジャスト設定時は、割り込み要求は発生しません。)

#### (6) リモコン送信機能

リモコン送信回路は、キャリアと外形波の2種類のパルスを合成し、マイコン端子より出力しま す。リモコン送信機能の仕様を表14.5に、リモコン送信回路出力波形を図14.18に、リモコン送信 回路ブロック図を図14.19に示します。

以下の特徴があります。

- ・キャリアはメインクロックを分周して得られる任意の幅の連続パルスです。(図 14.18 波形
- ・外形波は送信データバッファから、端子出力値("H"/"L")とパルス幅を順次読み出すこ とにより生成される波形です。(図14.18、波形④)
- ・キャリアと外形波を合成し得られる波形を端子から出力します。(図14.18、波形⑤)

### 表 14.5 リモコン送信機能の仕様

項目	仕様
カウントソース	搬送波: f1(XIN分周なし)、f2.5 (XIN2.5分周)、f8(XIN8分周)から選択 外形波: f1(XIN分周なし)、f8(XIN8分周)、f64 (XIN64分周)、f256(XIN256分周) から選択
カウント動作(搬送波)	●ダウンカウント ●パルスの立上りで"H"幅設定用レジスタを読み出しカウント継続 ●パルスの立下りで"L"幅設定用レジスタを読み出しカウント継続
分周比(搬送波)	●"H"期間、"L"期間とも1~256
カウント動作(外形波)	●ダウンカウント ●パルスの立上り/立下りでリモコン送信データバッファから波形出力値("H"/"L")、 カウント値を読出し、ポート出力およびカウント継続
分周比(外形波)	1~16384(14bit)
カウント開始条件	リモコン送信開始ビットを"1"にする
カウント停止条件	●リモコン送信開始ビットを"O"にする。 ●未送信データ数参照ビットが空の状態でカウント値がアンダーフローした後
割込み発生タイミン グ	●外形波の立上り/立下り時(リモコン送信データバッファから読み出された割込み 設定ビットの値が"1"の時のみ)
リモコン送信モード	●キャリアと外形波の論理積または論理和出力 ●外形波のみ出力(搬送波なし)





図14.18 リモコン送信回路出力波形






図14.20 拡張レジスタの設定(リモコン送信関連部分のみ)

### 14.7 8/4ハミングデコーダ

8/4 ハミングデコーダは 8/4 ハミングレジスタ (021A16 番地) に 8/4 ハミングエンコードされたデータ を書き込むだけで動作します。また、8/4ハミングレジスタは16ビットの構成になっており、一度に2組 のデータをデコードすることができます。

デコード結果は8/4ハミングレジスタを読み出すことで得られ、デコード値とエラー情報が出力され ます。

また、1重誤りの場合はデコード値を訂正して出力し、2重誤りの場合はエラー情報のみを出力します。 図14.18にデコード結果を、図14.19にハミング8/4レジスタの構成を示します。




図14.21 デコード結果




図14.22 ハミング8/4レジスタの構成

# 14.8 24/18ハミングデコーダ

24/18ハミングデコーダは、24/18ハミングレジスタ0(021C16番地)と24/18ハミングレジスタ1(021E16 番地)に24/18ハミングエンコードされたデータを書き込むだけで動作します。

デコード結果は同じ24/18ハミングレジスタを読み出すことで得られ、デコード値とエラー情報が出 力されます。

図14.20にデコード結果を、図14.21にハミング24/18レジスタの構成を示します。




図14.23 デコード結果




図14.24 ハミング24/18レジスタの構成

### 連続誤り訂正

ハミング 24 / 18 レジスタと同時に、8/4 ハミングレジスタ (021A16 番地) を使用することにより 24/18ハミングの連続誤り訂正を行うことができます。

図14.22に連続誤り訂正シーケンスを示します。




図14.25 連続誤り訂正シーケンス

なお、本動作については、ハミング8/4の回路を一部使用しておりますので、本動作を同時に使 用できません。

ハミング回路を使用する場合はハミングデータセット後に、デコード結果読み出し動作をすぐに行 い、デコード結果読み出し前に他のメモリ(ハミング回路を含む)へのアクセスを行わないで下さい。

#### 14.9 拡張機能用端子の入出力構成

拡張機能用端子の構成を、図14.23、図14.24に示します。




図14.26 拡張機能用端子の構成(1)




図14.27 拡張機能用端子の構成(2)

# 15. プログラマブル入出力ポート

プログラマブル入出力ポート(以下、入出力ポートと称す)は、P0~P9(P85は除く)の79本あります。各 ポートの入出力は、方向レジスタによって1本ごとに設定できます。また、4本ごとに、プルアップするか しないかを選択できます。P85は入力専用でプルアップ抵抗はありません。ポートP85はNMIと端子を共用 していますので、NMI入力レベルをP8レジスタのP8 5ビットから読めます。

図15.1~図15.5に入出力ポートの構成、図15.6に端子の構成を示します。

各端子は、入出力ポート、周辺機能の入出力として機能します。

周辺機能の設定方法は、各機能説明を参照してください。周辺機能の入力端子として使用する場合は、対 応する端子の方向ビットを"0"(入力モード)にしてください。周辺機能の出力端子として使用する場合は、 方向ビットに関係なく周辺機能の出力となります。

#### (1) ポートPi方向レジスタ (PDi レジスタ i=0~9)

図15.7にPDiレジスタを示します。

入出力ポートを入力に使用するか、出力に使用するか選択するためのレジスタです。このレジスタ の各ビットは、ポート1本ずつに対応しています。

なお、P85に対応する方向レジスタのビットはありません。

#### (2) ポートPi レジスタ (Pi レジスタ i=0 ~ 9)

図15.8にPiレジスタを示します。

外部とのデータ入出力は、Pi レジスタへの読み出しと書き込みによって行います。Pi レジスタは、 出力データを保持するポートラッチと端子の状態を読む回路で構成されています。入力モードに設定 しているポートのPiレジスタを読むと端子の入力レベルが読め、書くとポートラッチに書きます。

出力モードに設定しているポートのPiレジスタを読むとポートラッチを読み、書くとポートラッチ に書きます。ポートラッチに書いた値は端子から出力されます。Pi レジスタの各ビットは、ポート1 本ずつに対応しています。

#### (3) プルアップ制御レジスタ0~プルアップ制御レジスタ2(PUR0~PUR2レジスタ)

図15.9にPUR0~PUR2レジスタを示します。

PUR0~PUR2レジスタの各ビットによって、4端子ごとにプルアップするかしないかを選択できます。 プルアップするを選択したポートは、方向ビットを入力モードに設定したときにプルアップ抵抗が接 続されます。

#### (4) ポート制御レジスタ(PCR レジスタ)

図15.10にPCR レジスタを示します。

PCR レジスタの PCR0 ビットを"1"にして P1 レジスタを読むと、PD1 レジスタの設定にかかわら ず、対応するポートラッチを読みます。




図15.1 入出カポートの構成(1)






図15.2 入出力ポートの構成(2)



入出カポートの構成(3) 図15.3



入出力ポートの構成(4) 図15.4




図15.5 入出カポートの構成(5)




図15.6 端子の構成




図 15.7 PD0~PD9レジスタ




図15.8 P0~P9レジスタ

#### プルアップ制御レジスタ0(注1) シンボル アドレス リセット後の値 PUR0 03FC16番地 0016 ビット名 機 能 ビットシンボル RW PU00 P00~P03のプルアップ RW 0: プルアップなし PU01 P04~P07のプルアップ RW 1: プルアップあり(注1) PU02 P10~P13のプルアップ RW RW PU03 P14~P17のプルアップ PU04 P20~P23のプルアップ RW P24~P27のプルアップ RW PU05 PU06 RW P30~P33のプルアップ P34~P37のプルアップ PU07 RW

注1. このビットが"1"(プルアップあり)でかつ方向ビットが"0"(入力モード)の端子がプルアップされます。

#### プルアップ制御レジスタ1



- 注1. P7o、P71端子は、プルアップはありません。
- 注2. このビットが"1"(プルアップあり)でかつ方向ビットが"0"(入力モード)の端子がプルアップされます。
- 注3. ハードウエアリセットでは次のようになります。
  - ・CNVss端子に "L" を入力している場合、 "000000002"
  - ソフトウエアリセット、またはウォッチドッグタイマリセットでは次のようになります。
  - ・PM0レジスタのPM01~PM00ビットが"002"(シングルチップモード)の場合、"000000002"

#### プルアップ制御レジスタ2




図15.9 PUR0~PUR2レジスタ




図15.10 PCR レジスタ

#### 表 15.1 シングルチップモード時の未使用端子の処理例

端子名	処 理 内 容
ポートP0~P7、P80~P84、 P86~P87、P9	入力モードに設定し、端子ごとに抵抗を介してVssに接続(プルダウン) するか、または出力モードに設定し、端子を開放(注1、注2、注3)
Хоит(注4)	開放
NMI (P85)	抵抗を介してVccに接続(プルアップ)
AVcc	Vccl⊏接続
AVss	Vssに接続

- 注1. 出力モードに設定し、開放する場合、リセットからプログラムによってポートを出力モードに切り替えるまでは、ポートは入力モードになっています。そのため、端子の電圧レベルが不定となり、ポートが入力モードになっている期間、電源電流が増加する場合があります。また、ノイズやノイズによって引き起こされる暴走などによって、方向レジスタの内容が変化する場合を考慮し、ソフトウエアで定期的に方向レジスタの内容を再設定した方がプログラムの信頼性が高くなります。
- 注2. 未使用端子の処理は、マイクロコンピュータの端子からできるだけ短い配線(2cm 以内)で処理してください。
- 注3. ポートP70、P71を出力モードに設定する場合は "L"を出力してください。 ポートP70、P71はN チャネルオープンドレイン出力です。
- 注4. XIN 端子に外部クロックを入力している場合。




図15.11 未使用端子の処理例

## 16. 電気的特性

表 16.1 絶対最大定格

記号		項目	条件	定格値	単位
VCC1, VCC2	電源電圧		Vcc2=AVcc	-0.3~6.0	V
Vcc1	電源電圧		Vcc1	-0.3~Vcc2	V
AV cc	アナログ電源	電圧	Vcc2=AVcc	-0.3~6.0	V
VDD2	アナログ電源	電圧	VCC2=VDD2	-0.3~6.0	V
Vı	入力電圧	RESET, CNVss, P00~P07, P10~P17, P20~P27, P30~P37, P40~P47, P50~P57, P85~P87, P90~P97, XIN, M1, STARTB		−0.3~V cc2+0.3	V
		P60~P67, P70~P77, P80~P84		-0.3~V cc1+0.3	V
		P70, P71		-0.3~6.0	V
Vo	出力電圧	P00~P07, P10~P17, P20~P27, P30~P37, P40~P47, P50~P57, P86, P87, P90~P97, Xout		-0.3~Vcc2+0.3	V
		P60~P67, P70~P77, P80~P84		-0.3~V cc1 +0.3	V
		P70, P71		-0.3~6.0	V
Pd	消費電力		Topr=25 °C	550	mW
Topr	動作周囲温度	ŧ		<b>−20~70</b>	°C
Tstg	保存温度			-20~125	°C

注. Vcc1≦Vcc2となるようにしてください。

#### 表 16.2 推奨動作条件(注1)

		-= -			規格	値	N / L
記号		項目		最 小	標準	最大	単位
VCC1, VCC2	電源電圧(Vcc	C1≦VCC2)		2.0	5.0	5.5	V
AVcc	アナログ電源	電圧			Vcc2		V
VDD2	アナログ電源	電圧			Vcc2		V
Vss	電源電圧				0		V
AVss	アナログ電源	電圧			0		V
	"H"入力電圧	P31~P37, P40~P47, P50~P57		0.8Vcc2		Vcc2	V
		P00~P07, P10~P17, P20~P27, P30		0.8Vcc2		VCC2	V
Vih		P60~P67, P72~P77, P80~P84	0.8Vcc1		Vcc1	V	
V		P85~P87, P90~P97 XIN, RESET, CNVss, M1, STARTB		0.8Vcc2		VCC2	V
		P70, P71		0.8Vcc1		5.75	V
"L"入力電圧		P31~P37, P40~P47, P50~P57		0		0.2Vcc2	V
		P00~P07, P10~P17, P20~P27, P30		0		0.2Vcc2	V
VIL		P60~P67, P70~P77, P80~P84		0		0.2Vcc1	V
		P85~P87, P90~P97,					1
		XIN, RESET, CNVss, M1, STARTB		0		0.2Vcc2	V
VCVIN	複合ビデオ入	力電圧 CVIN、SYNCIN			2V <sub>P-P</sub>		V
I OH (peak)	"H"尖頭出力電 (注2、3)	記流 P00~P07,P10~P17, P20~P2 P40~P47,P50~P57, P60~P6 P80~P84,P86,P87,P90~P97				-10.0	mA
IOH (avg)	"H"平均出力電	記流 P00~P07,P10~P17, P20~P2 P40~P47,P50~P57, P60~P6 P80~P84,P86,P87,P90~P97				-5.0	mA
IOL (peak)	"L "尖頭出力電	『注流 P00~P07,P10~P17, P20~P2 P40~P47, P50~P57, P60~P P80~P84,P86,P87,P90~P97				10.0	mA
IOL (avg)	"L "平均出力電	"平均出力電流 P00~P07,P10~P17, P20~P27,P30~P37, P40~P47, P50~P57, P60~P67,P70~P77, P80~P84,P86,P87,P90~P97				5.0	mA
f (XIN)	メインクロック入力発振周波数       Vcc2=2.9~5.5V		Vcc2=2.9∼5.5V	0		16	MHz
f(Xcin)	サブクロック	 発振周波数	Vcc2=2.0~5.5V(注5)		32.768	50	kHz
f (BCLK)	CPU動作周波	数	I	0		16	MHz

- 注1. 指定のない場合は、Vcc=Vcc1=Vcc2=2.0~5.5V、Topr=-20~70℃です。
- 注2. 平均出力電流は100msの期間内での平均値です。
- 注3. ポートP0, P1, P2, P3, P4, P5, P86, P87, P9のloL(peak)の合計は80mA以下、ポート P6, P7, P80~P84のloL(peak)の合計 は80mA以下、ポートP0, P1, P2のloн(peak)の合計は一40mA以下、ポートP3, P4, P5のloн(peak)の合計は一40mA以下、ポートP6, P7, P80~P84のIoH(peak)の合計は-40mA以下、ポートP86, P87, P9のIoH(peak)の合計は-40mA以下にしてください。
- 注4. Vcc1, Vcc2電源電圧は、以下の条件で使用してください。
  - Vcc1=3.00~Vcc2、Vcc2=4.00~5.5V (f(XIN)=16MHz時)
  - ・Vcc1=2.90~Vcc2、Vcc2=2.90~5.5V (f(XIN)=16MHz時、8/16分周時のみ)
- 注5. 低消費電力モードで使用してください。低電圧(Vcc=3.0V)で動作を行う場合、シングルチップモードのみ使用できます。 Vcc2電源電圧が2.60V未満の場合、CPU、RAM、時計タイマ、割り込み、入出力ポートのみ使用できます。 その他の制御回路(タイマA、タイマB、シリアルI/O、UART等)は使用できません。

#### 表 16.3 A/D 変換特性(注1)

記号	- TE	測定条件		規	格	恒	単位
記号	項 目	測 足 宋 竹			標準	最 大	甲世
_	分解能	V <sub>REF</sub> =V	CC			8	Bits
		VREF=	ANo~AN7入力			±3	LSB
_	絶対精度	VCC=	ANEX0、ANEX1入力 外部オペアンプ接続モード			±4	LSB
tconv	変換時間(8bit)、サンプル&ホールド機能あり	VREF =VC	c=5V、	2.8			μs
tsamp	サンプリング時間			0.3			μs
VREF	基準電圧			4.5		Vcc	V
VIA	アナログ入力電圧			0		VREF	V

- 注1. 指定のない場合は、Vcc2=AVcc=VREF=4.5~5.5V、Vss=AVss=0V、Topr=-20~70℃です。
- 注2. AD動作クロックの周波数( $\phi$ ADの周波数)は10MHz以下にしてください。
- 注3. サンプル&ホールド機能なしのときは、 $\phi$ ADの周波数は250kHz以上にしてください。 サンプル&ホールド機能ありのときは、 $\phi$ ADの周波数は1MHz以上にしてください。

#### 表 16.4 フラッシュメモリの電気的特性(注1)

=2.0	陌 日		224 / 1		
記号	項目	最 小	標準	最 大	単位
_	ワードプログラム時間		30	200	μs
_	ブロックイレーズ時間		1	4	s
_	ロックビットプログラム時間		30	200	μs
tps	フラッシュメモリ回路安定待ち時間			15	μs


注1. 指定のない場合は、Vcc2= 4.75~5.25V、Topr=0~60℃です。

#### 表 16.5 フラッシュメモリの書き込み/消去電圧と読み出し動作電圧特性( $Topr=0 \sim 60$ °C)

フラッシュ書き込み、消去電圧	フラッシュ読み出し動作電圧
Vcc2=5.0±0.25	Vcc2=2.0∼5.5

#### 表16.6 電源回路のタイミング特性

記号	項目	測定条件				規	恪 信	直		単位		
	, I		. –		•	最	/]\	標	準	最	大	平四
td(P-R)	電源投入時内部電源安定時間										2	ms
td(R-S)	STOP解除時間	V	cc=5	5.0V							150	μs
td(W-S)	低消費電力モードウエイトモード解除時間										150	μs



## 表 16.7 電気的特性(1)(注1)

記号	項目			測定条件		規格値			
,,,				,,,, ,,, ,,, ,,, ,,, ,,, ,,, ,,, ,,, ,	最 小	標準	最 大	単位	
Vон	"H"出力電圧	P00~P07,P10~F P40~P47,P50~F P86,P87,P90~P9		Іон=—5mA	Vcc2-2.0		Vcc2	V	
		P60~P67,P72~F	P77,P80∼P84	IOH=-5mA	Vcc1-2.0		Vcc1	V	
Vон	"H"出力電圧	P00~P07,P10~F P40~P47,P50~F P86,P87,P90~P9		Іон=-200 μ А	Vcc2-0.3		VCC2	V	
		P60~P67,P72~F	P77,P80∼P84	IoH=-200 μ A	Vcc1-0.3		Vcc1	V	
Vон	"H"出力電圧	LP3~LP4	,	Vcc=4.5V, Iон=-0.05mA	3.75			V	
			HIGHPOWER	Ioн=-1mA	Vcc2-2.0		Vcc2	1	
Vон	"H"出力電圧	Xout	LOWPOWER	Іон=−0.5mА	Vcc2-2.0		Vcc2	V	
VOH	"H"出力電圧	Хсоит	HIGHPOWER	無負荷時		2.5		V	
		7,000	LOWPOWER	無負荷時		1.6		† <b>'</b>	
VoL	"L"出力電圧	P00~P07,P10~F P40~P47,P50~F P86,P87,P90~P9	•	IoL=5mA			2.0	V	
		P60~P67,P70~F	P77,P80∼P84	IoL=5mA			2.0	V	
VoL	"L"出力電圧	P00~P07,P10~F P40~P47,P50~F P86,P87,P90~P9	•	Ιοι=200 μ Α			0.45	V	
		P60~P67,P70~F	P77,P80∼P84	IoL=200 μ A			0.45	V	
VoL		LP3~LP4		Vcc=4.5V, IoL=0.05mA			0.4	V	
		-	HIGHPOWER	IoL=1mA			2.0		
	"L"出力電圧 	XOUT	LOWPOWER	IoL=0.5mA			2.0	V	
Vol			HIGHPOWER	無負荷時		0			
	"L"出力電圧	XCOUT	LOWPOWER	無負荷時		0		V	
VT+-VT-	ヒステリシス	TAOIN~TA4IN, TB0IN~TB5IN, IN ADTRG, CTS0~C CLK0~CLK4,TA2 RxD0~RxD2, SIN	TS2, SCL, SDA,		0.2		1.0	V	
VT+-VT-	ヒステリシス	RESET			0.2		2.2	V	
Іін	"H"入力電流	P00~P07,P10~F	•	VI=5V			5.0	μΑ	
lıL	"L"入力電流		,	VI=0V			-5.0	μΑ	
RPULLUP	プルアップ 抵抗		P17,P20~P27,P30~P37, P57,P60~P67,P72~P77, P7,P90~P97	Vi=0V	30	50	170	kΩ	
RfXIN	帰還抵抗 XII	N				1.5		МΩ	
Rfxcin	帰還抵抗 Xc	CIN				15		МΩ	
VRAM	RAM保持電圧			ストップモード時	2.0			V	
VSYNCIN	垂直同期信号				0.3	0.6	1.2	V	
Vdat(text)	テレテキスト				0.6	0.9	1.4	V	

注1. 指定のない場合は、Vcc=Vcc1=Vcc2=4.50~5.50V、Vss=0V、Topr=-20~70°C、f(BCLK)=16MHzです。

## Vcc1=Vcc2=3V

## 表 16.8 電気的特性(2)(注1)

記号				測 定 条 件		規格値	į	出什
配行		- 現	<b>–</b>	<i>原</i> 足术 F	最 小	標準	最大	単位
Vон	"H"出力電圧	P00~P07, P10- P40~P47, P50- P86, P87, P90~	- /	Iон = —1 mA	Vcc2-0.5		Vcc	V
		P60~P67, P72	P60~P67, P72~P77, P80~P84		Vcc1-0.5		Vcc	V
1/	"H"出力電圧	Хоит	HIGHPOWER	Iон = −0.1 mA	Vcc2-0.5		Vcc2	V
Vон		7.00.	LOWPOWER	Ioн = -50 μA	Vcc2-0.5		Vcc2	V
	"H"出力電圧	Хсоит	HIGHPOWER	無負荷時		2.5		V
	11 四万屯江	7,0001	LOWPOWER	無負荷時		1.6		V
VoL	"L"出力電圧	P40~P47, P504	~P17, P20~P27, P30~P37, ~P57, P60~P67, P70~P77, P87, P90~P97	IoL = 1 mA			0.5	V
Vol. "I	"L"出力電圧	Хоит	HIGHPOWER	IoL = 0.1 mA			0.5	V
		7001	LOWPOWER	IoL = 50 μA			0.5	V
	"L"出力電圧		HIGHPOWER	無負荷時		0		V
	L田刀竜圧	Хсоит	LOWPOWER	無負荷時		0		
VT+-VT-	ヒステリシス	TA0in~TA4in, TA2out~TA4	TB0 IN ~TB5 IN , INT 0 ~INT 5		0.2		0.8	V
V T+- V T-	ヒステリシス	RESET			0.2	(0.7)	1.8	V
Іін	"H"入力電流	P40~P47, P504 P80~P87, P904	~P17, P20~P27, P30~P37, ~P57, P60~P67, P70~P77, ~P97 NVss, M1, STARTB	V1 = 3 V			4.0	μΑ
lıL	"L"入力電流	P40~P47, P504 P80~P87, P904	P00~P07, P10~P17, P20~P27, P30~P37, P40~P47, P50~P57, P60~P67, P70~P77, P80~P87, P90~P97 XIN, RESET, CNVss, M1, STARTB				-4.0	μΑ
RPULLUP	プルアップ抵抗	P40~P47, P504	~P17, P20~P27, P30~P37, ~P57, P60~P67, P72~P77, P87, P90~P97	V1 = 0 V	50	100	500	kΩ
Davis	帰還抵抗	XIN				3.0		МΩ
Rfxcin	帰還抵抗	Xcin				25		МΩ

注1. 指定のない場合は、Vcc = Vcc1 = Vcc2 = 3.0 V、Vss = 0 V、Topr = -20~70 ℃、f(XcIN) = 32KHzです。 シングルチップモード、低消費電力モードで使用してください。

## 表 16.9 電気的特性(3)(注1)

記	号		項 目		測 定 条 件		規 格 値		単位
	,		Х П		W. 72 SIN 11	最 小	標準	最 大	甲1世
			シングルチップモードで、 出力端子は開放、その他の	マスクROM	f(BCLK)=16MHz Vcc=5.0V		50	100	mA
			端子はVss	フラッシュメモリ	f(BCLK)=16MHz Vcc=5.0V		50	100	mA
				フラッシュメモリ プログラム	f(BCLK)=16MHz Vcc=5.0V		15		mA
				フラッシュメモリ イレーズ	f(BCLK)=16MHz Vcc=5.0V		25		mA
Icc		電源電流		マスクROM	f(Xcin)=32kHz 低消費電力モード時 ROM上(注3), (注4) Vcc=5.0V		25		μΑ
		フラッシュメモ		フラッシュメモリ	f(BCLK)=32kHz 低消費電力モード時 RAM上(注3), (注4) Vcc=5.0V		25		μΑ
					f(BCLK)=32kHz 低消費電力モード時 フラッシュメモリ上(注3), (注4) Vcc=5.0V		420		μА
					f(BCLK)=32kHz ウエイトモード時(注2), (注4) 発振能力High, Vcc=5.0V		7.5		μΑ
				マスクROM、	f(BCLK)=32kHz ウエイトモード時(注2), (注4) 発振能力Low, Vcc=5.0V		5.0	10.0	μΑ
				フラッシュメモリ	f(BCLK)=32kHz ウエイトモード時(注2), (注4) 発振能力High, Vcc=3.0V		6.0		μΑ
					f(BCLK)=32kHz ウエイトモード時(注2), (注4) 発振能力Low, Vcc=3.0V		2.0	8.0	μΑ
					ストップモード時 (注4) Topr=25°C Vcc=5.0V		0.8	5.0	μА

- 注1. 指定のない場合は、Vcc1=Vcc2=5V、Vss=0V、Topr=25℃、f(BCLK)=16MHzです。 注2. fc32にてタイマ1本を動作させている状態です。(スライサ動作OFF) 注3. 実行するプログラムが存在するメモリを示す。

- 注4. · VDD2は全てVcc2と同電位。 ・拡張レジスタ(アドレス0016~3F16)は初期状態に設定。

  - ・SYNCIN端子、CVIN端子への入力は停止。 ・消費電流低減のため、ポート端子を入力モードで使用する場合は、VssまたはVcc電位を印加してください。

## 表16.10 ビデオ信号入力条件(注1)

記号	項目	〕		規格値				
,,,,	7 -	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	最 小	標準	最大	単位		
VIN-CU	複合ビデオ信号入力クランプ電圧	シンクチップ電圧		1.0		V		

注1. 指定のない場合は、Vcc2=5.0V、Topr=-20~70℃です。

## タイミング必要条件

(指定のない場合は、VCC1=VCC2=5V、VSS=0V、Topr=-20~70℃)

## 表16.11 外部クロック入力(XIN入力)

=		規	- H /-	
記号	項  目	最 小	最 大	単位
tc	外部クロック入力サイクル時間	62.5		ns
tw(H)	外部クロック入力 "H"パルス幅	30		ns
tw(L)	外部クロック入力 "L" パルス幅	30		ns
tr	外部クロック立ち上がり時間		15	ns
tf	外部クロック立ち下がり時間		15	ns

## 表 16.12 リモコン入力

		規	格 値 単位	*** / 1
記号	項 目	最 小	最大	単位
tw(RMTH)	RMTin入力 "H"パルス幅	61		μs
tw(RMTL)	RMTin入力 "L" パルス幅	61		μs

#### 表16.13 ジャストクロック入力

		規	格値最大	*** /
記号	項 目	最 小	最大	単位
tw(JSTH)	JSTIN入力 "H"パルス幅	61		μs
tw(JSTL)	JSTin入力 "L" パルス幅	61		μs

#### タイミング必要条件

(指定のない場合は、VCC1=VCC2=5V、VSS=0V、Topr=-20~70℃)

## 表16.14 タイマA入力(イベントカウンタモードのカウント入力)

	15 0	規	各 値	単位 ns ns
記号		最 小	最大	平12
tc(TA)	TAiın入力サイクル時間	100		ns
tw(TAH)	TAin入力 "H" パルス幅	40		ns
tw(TAL)	TAin入力 "L " パルス幅	40		ns

#### 表 16.15 タイマA入力(タイマモードのゲーティング入力)

記号		規	恪 値	単位 ns
	項  目	最 小	最大 <sup>単</sup>	単位
tc(TA)	TAiın入力サイクル時間	400		ns
tw(TAH)	TAin入力 "H" パルス幅	200		ns
tw(TAL)	TAin入力 "L " パルス幅	200		ns

## 表 16.16 タイマA入力(ワンショットタイマモードの外部トリガ入力)

記号	百日	規札	各 値	単位
	項 目	最 小	最 大	単位
tc(TA)	TAin入力サイクル時間	200		ns
tw(TAH)	TAin入力 "H" パルス幅	100		ns
tw(TAL)	TAin入力 "L " パルス幅	100		ns

## 表16.17 タイマA入力(パルス幅変調モードの外部トリガ入力)

÷1 -		規格値		224 / L
記号	項  目	最 小	最 大	単位
tw(TAH)	TAin入力 "H" パルス幅	100		ns
tw(TAL)	TAin入力 "L " パルス幅	100		ns

## 表16.18 タイマA入力(イベントカウンタモードのアップダウン入力)

=	-= D	規札	各値	224 /-L
記号	項  目	最 小	最 大	単位
tc(UP)	TAiouT入力サイクル時間	2000		ns
tw(UPH)	TAiouT入力 "H" パルス幅	1000		ns
tw(UPL)	TAiouT入力 "L " パルス幅	1000		ns
tsu(UP-TIN)	TAiouT入力セットアップ時間	400		ns
th(TIN-UP)	TAiout入力ホールド時間	400		ns

#### タイミング必要条件

(指定のない場合は、VCC1=VCC2=5V、VSS=0V、Topr=-20~70℃) 表16.19 タイマB入力(イベントカウンタモードのカウント入力)

= -		規格	各 値	単位
記号	項 目 	最 小	最大	
tc(TB)	TBiin 入力サイクル時間(片エッジカウント)	100		ns
tw(TBH)	TBiin 入力 "H" パルス幅(片エッジカウント)	40		ns
tw(TBL)	TBiin 入力 "L " パルス幅(片エッジカウント)	40		ns
tc(TB)	TBiin 入力サイクル時間(両エッジカウント)	200		ns
tw(TBH)	TBiin 入力 "H" パルス幅(両エッジカウント)	80		ns
tw(TBL)	TBiin 入力 "L " パルス幅(両エッジカウント)	80		ns

## 表16.20 タイマB入力(パルス周期測定モード)

記号	75 D	規札	各 値	単位 ns ns
	項 目 	最 小	小 最 大	甲亚
tc(TB)	TBin入力サイクル時間	400		ns
tw(TBH)	TBin入力 "H" パルス幅	200		ns
tw(TBL)	TBin入力 "L " パルス幅	200		ns

## 表16.21 タイマB入力(パルス幅測定モード)

÷	項  目	規	各値	単位 ns ns
記号	項 目 	最 小 最 大	甲型	
tc(TB)	TBin入力サイクル時間	400		ns
tw(TBH)	TBin入力 "H" パルス幅	200		ns
tw(TBL)	TBin入力 "L " パルス幅	200		ns

#### 表 16.22 A/Dトリガ入力

D	** 0	規格	最大	224 / T
記号	項  目	最 小	最大	単位
tc(AD)	ADTRG入力サイクル時間(トリガ可能最小)	1000		ns
tw(ADL)	 ADTRG入力 "L " パルス幅	125		ns

## 表 16.23 シリアルI/O

記号	項目	規札	各 値	単位
	模 · 口	最 小	最 大	中位
tc(CK)	CLKi入力サイクル時間	200		ns
tw(CKH)	CLKi入力 "H" パルス幅	100		ns
tw(CKL)	CLKi入力 "L " パルス幅	100		ns
td(C-Q)	TxDi出力遅延時間		80	ns
th(C-Q)	TxDiホールド時間	0		ns
tsu(D-C)	RxDi入力セットアップ時間	30		ns
th(C-D)	RxDi入力ホールド時間	90		ns

#### 表16.24 外部割り込みINTi入力

記号項目	百 日	規格値		単位
10万	· · · · · · · · · · · · · · · · · · ·	最 小	最 大	中区
tw(INH)	INTi入力 "H" パルス幅	250		ns
tw(INL)	   INTi入力 "L " パルス幅	250		ns

#### タイミング必要条件

(指定のない場合は、VCC1=VCC2=3V、VSS=0V、Topr=-20~70℃)

## 表16.25 外部クロック入力(XIN入力)

		規	格値	単位
記号	項 目	最 小	最 大	
tc	外部クロック入力サイクル時間	100		ns
tw(H)	外部クロック入力 "H"パルス幅	40		ns
tw(L)	外部クロック入力 "L" パルス幅	40		ns
tr	外部クロック立ち上がり時間		18	ns
†f	外部クロック立ち下がり時間		18	ns

#### タイミング必要条件

(指定のない場合は、Vcc1=Vcc2=3V、Vss=0V、Topr=-20~70℃)

## 表16.26 タイマA入力(イベントカウンタモードのカウント入力)

記号	項目	規 最 小	格 値 最 大	単位
tc(TA)	TAiin入力サイクル時間	150		ns
tw(TAH)	TAin入力 "H" パルス幅	60		ns
tw(TAL)	TAi၊N入力 "L " パルス幅	60		ns

## 表 16.27 タイマ A 入力(タイマモードのゲーティング入力)

記号項目	-= D	規	恪 値	単位 ns ns
	· · · · · · · · · · · · · · · · · · ·	最 小	最 大	単位
tc(TA)	TAiin入力サイクル時間	600		ns
tw(TAH)	TAin入力 "H" パルス幅	300		ns
tw(TAL)	TAin入力 "L " パルス幅	300		ns

## 表16.28 タイマA入力(ワンショットタイマモードの外部トリガ入力)

記号	項  目	規格	各値	単位
	·	最 小	最大	- 中位
tc(TA)	TAin入力サイクル時間	300		ns
tw(TAH)	TAin入力 "H" パルス幅	150		ns
tw(TAL)	TAin入力 "L " パルス幅	150		ns

#### 表16.29 タイマA入力(パルス幅変調モードの外部トリガ入力)

		規格値		34 IT
記号	項  目	最 小	最大	単位
tw(TAH)	TAin入力 "H" パルス幅	150		ns
tw(TAL)	TAiɪN入力 "L " パルス幅	150		ns

## 表16.30 タイマA入力(イベントカウンタモードのアップダウン入力)

= -	** D	規札	各値	24 /T
記号	項  目	最 小	最大	単位
tc(UP)	TAiout入力サイクル時間	3000		ns
tw(UPH)	TAiout入力 "H" パルス幅	1500		ns
tw(UPL)	TAiout入力 "L " パルス幅	1500		ns
tsu(UP-TIN)	TAiouT入力セットアップ時間	600		ns
th(TIN-UP)	TAiout入力ホールド時間	600		ns

#### タイミング必要条件

(指定のない場合は、VCC1=VCC2=3V、VSS=0V、Topr=-20~70℃)

## 表16.31 タイマB入力(イベントカウンタモードのカウント入力)

=		規格	各 値	ж / <b>т</b>
記号	項 目 	最 小	最大	単位
tc(TB)	TBiin 入力サイクル時間(片エッジカウント)	150		ns
tw(TBH)	TBiin 入力 "H" パルス幅(片エッジカウント)	60		ns
tw(TBL)	TBiin 入力 "L " パルス幅(片エッジカウント)	60		ns
tc(TB)	TBiin 入力サイクル時間(両エッジカウント)	300		ns
tw(TBH)	TBiin 入力 "H" パルス幅(両エッジカウント)	120		ns
tw(TBL)	TBiin 入力 "L " パルス幅(両エッジカウント)	120		ns

## 表16.32 タイマB入力(パルス周期測定モード)

記号	- TA - L	規格	各値	単位 ns ns
	項 目	最 小	最大	単位
tc(TB)	TBin入力サイクル時間	600		ns
tw(TBH)	TBin入力 "H" パルス幅	300		ns
tw(TBL)	TBiin入力 "L " パルス幅	300		ns

## 表16.33 タイマB入力(パルス幅測定モード)

記号	項目	規	規格値	単位
	記 号	最 小	最 大	中世
tc(TB)	TBin入力サイクル時間	600		ns
tw(TBH)	TBin入力 "H" パルス幅	300		ns
tw(TBL)	TBin入力 "L " パルス幅	300		ns

#### 表 16.34 シリアルI/O

記号	項目	規札	各値	単位
10万	· · · · · · · · · · · · · · · · · · ·	最 小	最大	十四
tc(CK)	CLKi入力サイクル時間	300		ns
tw(CKH)	CLKi入力 "H" パルス幅	150		ns
tw(CKL)	CLKi入力 "L " パルス幅	150		ns
td(C-Q)	TxDi出力遅延時間		160	ns
th(C-Q)	TxDiホールド時間	0		ns
tsu(D-C)	RxDi入力セットアップ時間	70		ns
th(C-D)	RxDi入力ホールド時間	90		ns

## 表 16.35 外部割り込み INTi 入力

記号	項目	規格	単位	
	·	最 小	最 大	半位
tw(INH)	INTi入力 "H" パルス幅	380		ns
tw(INL)	 INTi入力 "L " パルス幅	380		ns




図16.1 タイミング図(1)




図16.2 タイミング図(2)




図16.3 タイミング図(3)




図16.4 タイミング図(4)

## 17. フラッシュメモリ

#### 17.1 性能概要(フラッシュメモリ版)

フラッシュメモリ版は、フラッシュメモリを内蔵していることを除いて、マスク ROM 版と同じ機能 を持ちます。

フラッシュメモリ版では、CPU書き換えモード、標準シリアル入出力モード、パラレル入出力モード の3つの書き換えモードでフラッシュメモリを操作できます。

表17.1にフラッシュメモリ版の性能概要を示します(表17.1に示す以外の項目は「表1.1 性能概要」 を参照してください)。

#### 表 17.1 フラッシュメモリ版の性能概要

項目		性能	
フラッシュメモリの動作モード		3モード(CPU書き換え、標準シリアル入出力、パラレル入出力)	
消去ブロック分割	ユーザROM領域	「図17.1 フラッシュメモリのブロック図」を参照してください。	
	ブートROM領域	1分割(4Kバイト) (注1)	
プログラム方式		ワード単位	
イレーズ方式		ブロック消去	
プログラム、イレーズ制御方式		ソフトウエアコマンドによるプログラム、イレーズ制御	
プロテクト方式		ロックビットによるブロック単位のプロテクト	
コマンド数		7コマンド	
プログラム、イレーズ回数		100回	
データ保持		10年間	
ROMコードプロテクト		パラレル入出力モード、標準シリアル入出力モード対応	

注1. ブートROM領域には出荷時に標準シリアル入出力モードの書き換え制御プログラムが格納されています。この領域は、 パラレル入出力モードでのみ書き換えられます。

#### 表 17.2 フラッシュメモリ書き換えモードの概要

フラッシュメモリ 書き換えモード	CPU書き換えモード(注1)	標準シリアル入出力モード	パラレル入出力モード
機能概要	CPUがソフトウエアコマンドを実行することにより、ユーザROM領域を書き換えるEW0モード:フラッシュメモリ以外の領域で書き換え可能(注2)EW1モード:フラッシュメモリ上で書き換え可能	専用シリアルライタを使用して、ユーザROM領域を書き換える標準シリアル入出カモード1:クロック同期形シリアルI/O標準シリアル入出カモード2:クロック非同期形シリアルI/O	専用パラレルライタを使 用して、ブートROM領 域、ユーザROM領域を書 き換える
書き換えできる 領域	ユーザROM領域	ユーザROM領域	ユーザROM領域 ブートROM領域
動作モード	シングルチップモード ブートモード(EW0モード)	ブートモード	パラレル入出力モード
ROMライタ	_	シリアルライタ	パラレルライタ

注1. FMR0 レジスタのFMR01 ビットが"1"(CPU 書き換えモード有効)の期間、プロセッサモードレジスタ1のビット3が "1"になります。

FMR01ビットを "0" (CPU 書き換えモード無効)にすると、プロセッサモードレジスタ1のビット3は元の値に戻ります。 ただし、CPU 書き換えモード中にプロセッサモードレジスタ1のビット3を変更すると、変更した値がFMR01 ビットを "0"にした後、反映されます。

注2. CPU 書き換えモードでは、PM1 レジスタのビット0、ビット3が"1"になります。書き換え制御プログラムを実行 する領域は内部RAM で実行してください。

#### 17.2 メモリ配置

フラッシュメモリ版のROMは、ユーザROM領域とブートROM領域に分けられます。図17.1にフラッ シュメモリのブロック図を示します。

ユーザ ROM 領域はいくつかのブロックに分割されており、ブロックごとにプログラムやイレーズを 禁止(ロック)できます。ユーザROM領域は、CPU書き換えモード、標準シリアル入出力モード、また はパラレル入出力モードで書き換えられます。

ブートROM領域は、ユーザROM領域と重なったアドレスに配置されており、パラレル入出力モード でだけ書き換えられます。また、CNVss 端子と P50 端子に "H" を、M1 端子に "L" を入力してハード ウエアリセットすると、リセット後、ブートROM領域のプログラムが実行されます。CNVss端子に"L" を入力してハードウエアリセットするとリセット後、ユーザ ROM 領域のプログラムが実行され、ブー トROM領域は読めません。




図17.1 フラッシュメモリのブロック図

#### 17.3 ブートモード

M1端子に "L"、CNVss端子に "H"、P5o端子に "H" を入力してハードウエアリセットすると、ブー トモードになり、ブートROM領域のプログラムを実行します。

ブートモード時、ブートROM領域とユーザROM領域は、FMR0レジスタのFMR05ビットで切り替え られます。

ブート ROM 領域には、出荷時、標準シリアル入出力モードの書き換え制御プログラムが格納されて

また、ブート ROM 領域はパラレル入出力モードで書き換えられます。EW0 モードを使用した任意の 書き換え制御プログラムをブートROM領域に書いておくと、システムに合わせた書き換えができます。

#### 17.4 フラッシュメモリ書き換え禁止機能

フラッシュメモリを簡単に読んだり、書き換えたりできないように、パラレル入出力モードにはROM コードプロテクト、標準シリアル入出力モードにはIDコードチェック機能があります。

## 17.4.1 ROMコードプロテクト機能

ROM コードプロテクトは、パラレル入出力モード使用時、フラッシュメモリの読み出しや書き換 えを禁止する機能です。図17.2にROMCPレジスタを示します。ROMCPレジスタは、ユーザROM領 域に存在します。

ROMCP1 ビットは2 ビットで構成されています。ROMCR ビットが"002"以外の場合、ROMCP1 ビットの2ビットのうちどちらか一方または両方を"0"にすると、ROMコードプロテクトが有効に なり、フラッシュメモリの読み出しや書き換えが禁止されます。ただし、ROMCR ビットを"002" (ROM コードプロテクト解除)にすると、フラッシュメモリを読んだり書き換えたりできます。一度 ROM コードプロテクトを有効にすると、パラレル入出力モードでは、ROMCR ビットを変更できま せんので、標準シリアル入出力モードなど、他のモードで書き換えてください。

#### 17.4.2 IDコードチェック機能

標準シリアル入出力モードで使用します。フラッシュメモリがブランクではない場合、ライタから 送られてくるIDコードとフラッシュメモリに書かれているIDコードが一致するか判定します。コー ドが一致しなければ、ライタから送られてくるコマンドは受け付けません。IDコードは各8ビットの データで、その領域は、1バイト目から0FFFDF16、0FFFE316、0FFFEB16、0FFFEF16、0FFFF316、0FFFF716、 0FFFFB16番地です。これらの番地にあらかじめIDコードを設定したプログラムをフラッシュメモリ に書いてください。




図17.2 ROMCPレジスタ




図17.3 IDコードの格納番地

#### 17.5 CPU書き換えモード

CPU 書き換えモードでは、CPU がソフトウエアコマンドを実行することにより、ユーザ ROM 領域を 書き換えることができます。したがって、ROMライタなどを使用せずにマイクロコンピュータを基板に 実装した状態で、ユーザROM領域を書き換えることができます。

CPU書き換えモードでは、図17.1に示すユーザROM領域のみの書き換えが可能で、ブートROM領域 の書き換えはできません。プログラム、ブロックイレーズのコマンドは、ユーザ ROM 領域の各ブロッ ク領域のみに対して実行してください。

CPU書き換えモードには、イレーズライト0モード (EW0モード) とイレーズライト1モード (EW1モー ド)があります。表17.3にEW0モードとEW1モードの違いを示します。

## 表 17.3 EW0モードとEW1モードの違い

項目	EW0モード	EW1モード
動作モード	・シングルチップモード	シングルチップモード
	・ブートモード	
書き換え制御	・ユーザROM領域	ユーザROM領域
プログラムを配置	・ブートROM領域	
できる領域		
書き換え制御	フラッシュメモリ以外(RAM)へ	ユーザROM領域上で実行可能
プログラムを	転送してから実行する必要あり(注2)	
実行できる領域		
書き換えられる	ユーザROM領域	ユーザROM領域
領域		ただし、書き換え制御プログラムがあるブロックを
		除く
ソフトウエアコマンド	なし	・プログラム、ブロックイレーズコマンド
の制限		書き換え制御プログラムがあるブロックに対して実行
		禁止
		・リードステータスレジスタコマンド
		実行禁止
プログラム、イレーズ	リードステータスレジスタモード	リードアレイモード
後のモード		
自動書き込み、自動消去	動作	ホールド状態(入出力ポートはコマンド実行前の
時のCPUの状態		状態を保持(注1))
フラッシュメモリの	・プログラムでFMR0レジスタのFMR00、	プログラムでFMR0レジスタのFMR00、FMR06、
ステータス検知	FMR06、FMR07ビットを読む	FMR07ビットを読む
	・リードステータスレジスタコマンドを	
	実行し、ステータスレジスタのSR7、	
	SR5、SR4を読む	

- 注1. 割り込み(NMI、ウォッチドッグタイマを除く)、DMA転送が起こらないようにしてください。
- 注2. CPU書き換えモードではPM1レジスタのビット0、ビット3が"1"になります。書き換え制御プログラムを実行する領域は、 内部RAMで実行してください。

#### 17.5.1 EW0モード

FMR0レジスタのFMR01ビットを"1"(CPU書き換えモード有効)にするとCPU書き換えモードに なり、コマンドの受け付けが可能となります。このとき、FMR1レジスタのFMR11ビットが"0"な のでEW0モードになります。FMR01ビットを"1"にするときには"0"を書いた後、続けて"1"を 書いてください。

プログラム、イレーズ動作の制御はソフトウエアコマンドで行います。プログラム、イレーズの終 了時の状態などはFMR0レジスタまたはステータスレジスタで確認できます。

## 17.5.2 EW1モード

FMR01 ビットを"1"にした後("0"を書いた後、続けて"1"を書く)、FMR11 ビットを"1"す る("0"を書いた後、続けて"1"を書く)とEW1モードになります。

プログラム、イレーズの終了時の状態などは、FMR0レジスタで確認できます。EW1モードでは、 ステータスレジスタを読めません。

図17.4にFMR0、FMR1レジスタを示します。

#### FMR00 ビット

フラッシュメモリの動作状況を示すビットです。プログラム、イレーズ、ロックビットプログラム 動作中には"0"、それ以外のときには"1"になります。

#### FMR01 ビット

FMR01 ビットを "1" (CPU書き換えモード)にすると、コマンドの受け付けが可能になります。 なお、ブートモード時はFMR05 ビットも "1" (ユーザROM領域アクセス)にしてください。

#### FMR02 ビット

FMR02 ビットを "1" (ロックビット無効)にすると、ブロックごとに設定したロックビットを無効にできます(「データ保護機能」参照)。"0"にすると、設定したロックビットが有効になります。

FMR02 ビットは、ロックビットの機能を無効にするだけであり、ロックビットデータは変化しません。

ただし、FMR02 ビットを"1"にした状態でイレーズを実行した場合には、"0"(ロック状態)であったロックビットデータは、消去終了後"1"(非ロック状態)になります。

#### FMSTP ビット

フラッシュメモリの制御回路を初期化し、かつフラッシュメモリの消費電流を低減するためのビットです。FMSTPビットを"1"にすると、内蔵フラッシュメモリをアクセスできなくなります。したがって、FMSTPビットはフラッシュメモリ以外の領域で変更してください。

次の場合、FMSTPビットを"1"にしてください。

- EW0 モードで消去、書き込み中にフラッシュメモリのアクセスが異常になった (FMR00 ビットが"1" (レディ)に戻らなくなった)場合
- ・ 低消費電力モードにする場合

図17.7に低消費電力モード前後の処理を示します。このフローチャートに従って操作してください。 なお、ストップモードまたはウエイトモードに移行する場合は、自動的に内蔵フラッシュメモリの 電源が切れ、復帰時に接続しますので、FMR0レジスタを設定する必要がありません。

#### FMR05 ビット

ブートモード時、ブートROM領域とユーザROM領域を切り替えるビットです。ブートROM領域をアクセス (読み出し) するときは "0" に、ユーザROM領域をアクセス (読み出し、書き込み、消去) するときは "1" (ユーザROMアクセス)にしてください。

#### FMR06 ビット

自動書き込みの状況を示す読み出し専用ビットです。プログラムエラーが発生すると"1"、それ以外のときは"0"となります。詳細は「フルステータスチェック」を参照してください。

#### FMR07 ビット

自動消去の状況を示す読み出し専用ビットです。イレーズエラーが発生すると"1"、それ以外のときは"0"となります。詳細は「フルステータスチェック」を参照してください。

図17.5にEW0モードの設定と解除方法、図17.6にEW1モードの設定と解除方法を示します。

#### FMR11 ビット

FMR11ビットを"1"(EW1モード)にすると、EW1モードになります。

#### FMR16 ビット

リードロックビットステータス実行結果を示す読み出し専用ビットです。

RO

#### フラッシュメモリ制御レジスタ0 b5 b4 b3 b2 b1 b0 シンボル アドレス リセット後の値 0 FMR0 01B716番地 XX0000012 ビットシンボル ビット名 機 能 RW RY/BYステータスフラグ 0: ビジー (書き込み、消去実行中)(注6) RO 1: レディ FMR01 CPU書き換えモード選択 0: CPU書き換えモード無効 1: CPU書き換えモード有効 ビット (注1) RW ロックビット無効選択 0: ロックビット有効 FMR02 ビット (注2) 1: ロックビット無効 RW フラッシュメモリ停止 0:フラッシュメモリ動作 **FMSTP** RW ビット(注3、注5) 1: フラッシュメモリ停止 (低消費電力状態、フラッシュメモリ 初期化) 予約ビット "0" にしてください RW (b4) ユーザROM領域選択 0: ブートROM領域アクセス FMR05 RW ビット(注3) 1:ユーザROM領域アクセス (ブートモード時のみ有効) プログラムステータス 0:正常終了 FMR06 RO フラグ(注4) 1:エラー終了 イレーズステータス 0: 正常終了

- 注1. "1"にするときは、 "0"を書いた後、続けて"1"を書いてください。"0"を書いた後、"1"を書くまでに割り込み、 DMA転送が入らないようにしてください。
  - このビットは、 $\overline{\text{NMI}}$ 端子が "H" の状態で書いてください。また、 $\overline{\text{EW0}}$ モード時はフラッシュメモリ以外の領域で変更してください。 このビットはリードアレイモードにしてから"0"にしてください。

1:エラー終了


- "1"にするときは、FMR01ビットが "1"の状態で、このビットに "0"を書いた後、続けて "1"を書いてください。 "0"を書いた後、 "1"を書くまでに割り込み、DMA転送が入らないようにしてください。 注2.
- 注3. このビットは、フラッシュメモリ以外の領域で変更してください。

FMR07

- クリアステータスコマンドを実行すると"0"になります。 注4.
- 注5. FMR01ビットが "1" (CPU書き換えモード)のとき有効です。FMR01ビットが "0" のとき、FMSTPビットに "1" を書くと FMSTPビットは "1" になりますが、フラッシュメモリは低消費電力状態にはならず、初期化もされません。
- 注6. ロックビットプログラム、リードロックビットステータスコマンドでの書き込み、読み出し中を含みます。


フラグ(注4)

#### フラッシュメモリ制御レジスタ1



"1"にするときは、FMR01ビットが"1"の状態で、このビットに"0"を書いた後、続けて"1"を書いてください。"0" "1"を書くまでに割り込み、DMA転送が入らないようにしてください。 を書いた後、 このビットは、NMI端子が "H" の状態で書いてください。 FMR01ビットを "0" にすると、FMR01ビットとFMR11ビットは、いずれも "0" になります。

図17.4 FMR0、FMR1レジスタ



EW0モードの設定と解除方法 図 17.5




図17.6 EW1モードの設定と解除方法




図17.7 低消費電力モード前後の処理

## 17.5.3 CPU書き換えモードの注意事項

#### (1) 動作速度

CPU書き換えモード(EW0、EW1モード)に入る前に、CM0 レジスタのCM06 ビット、CM1 レジスタのCM17~CM16 ビットで、CPU クロックを 10MHz 以下にしてください。また、PM1 レジスタのPM17 ビットは "1" (ウエイトあり)にしてください。

#### (2) 使用禁止命令

EW0モードでは、次の命令はフラッシュメモリ内部のデータを参照するため使用できません。 UND命令、INTO命令、JMPS命令、JSRS命令、BRK命令

## (3) 割り込み

#### EW0モード

- ・ 可変ベクタテーブルにベクタを持つ割り込みは、ベクタをRAM領域に移すことで使用できます。
- ・ NMI 割り込み、ウォッチドッグタイマ割り込みは、割り込み発生時に強制的に FMR0 レジスタ、FMR1 レジスタが初期化されるので使用できます。固定ベクタテーブルに各割り込みの飛び先番地を設定してください。 NMI 割り込み、ウォッチドッグタイマ割り込み発生時は、書き換え動作が中止されるので、割り込みルーチン終了後、再度、書き換えプログラムを実行してください。
- アドレス一致割り込みはフラッシュメモリ内部のデータを参照するため使用できません。

#### EW1モード

- ・ 自動書き込み、自動消去の期間に、可変ベクタテーブルにベクタを持つ割り込みや、ア ドレス一致割り込みが受け付けられないようにしてください。
- ウォッチドッグタイマ割り込みは使用しないでください。
- ・ NMI割り込みは、割り込み発生時に強制的にFMR0レジスタ、FMR1レジスタが初期化されるので使用できます。固定ベクタテーブルに各割り込みルーチンの飛び先番地を設定してください。

NMI 割り込み発生時は、書き換え動作が中止されるので、割り込みルーチン終了後、再度、書き換えプログラムを実行してください。

#### (4) アクセス方法

FMR01 ビット、FMR02 ビット、FMR11 ビットを "1" にする場合、対象となるビットに "0" を書いた後、続けて "1" を書いてください。なお、"0" を書いた後、"1" を書くまでに割り込み、DMA転送が入らないようにしてください。また、 $\overline{\text{NMI}}$ 端子に "H" を入力した状態で行ってください。

## (5) ユーザROM領域の書き換え

#### EW0モード

・ 書き換え制御プログラムが格納されているブロックを書き換えている最中に電源電圧が 低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッシュ メモリの書き換えができなくなる可能性があります。この場合、標準シリアル入出力モー ドまたはパラレル入出力モードを使用してください。

#### EW1モード

書き換え制御プログラムが格納されているブロックを書き換えないでください。

#### (6) DMA 転送

EW1モードでは、FMR0レジスタのFMR00ビットが"0"(自動書き込み、自動消去の期間)に DMA転送が入らないようにしてください。

#### (7) コマンド、データの書き込み

コマンドコード、データは偶数番地に書いてください。

#### (8) ウエイトモード

ウエイトモードに移行する場合は、FMR01 ビットを"0"(CPU 書き換えモード無効)にした後、WAIT命令を実行してください。

## (9) ストップモード

ストップモードに移行する場合は、次のようにしてください。

- FMR01ビットを"0"(CPU書き換えモード無効)にし、DMA転送を禁止した後で、CM10ビットを"1"(ストップモード)にする
- CM10ビットを"1"にする命令の次にJMP.B命令を実行する

プログラム例 BSET 0, CM1 ; ストップモード JMP.B L1

L1:

ストップモード復帰後のプログラム

#### (10) 低消費電力モード

CM05ビットが"1"(メインクロック停止)のときは、次のコマンドを実行しないでください。

- ・プログラム
- ブロックイレーズ
- ・ ロックビットプログラム

#### 17.5.4 ソフトウエアコマンド

ソフトウエアコマンドについて次に説明します。コマンド、データの読み出し、書き込みは16ビッ ト単位で、ユーザROM領域内の偶数番地に行ってください。コマンドコード書き込み時、上位8ビッ ト(D15~D8)は無視されます。

#### 表 17.4 ソフトウエアコマンドー覧表

		第1バスサイク	7 ル	第2バスサイクル		
ソフトウエアコマンド	モード	アドレス	データ (D15~D0)	モード	アドレス	データ (D15~D0)
リードアレイ	ライト	×	xxFF16			
リードステータスレジスタ	ライト	×	xx7016	リード	×	SRD
クリアステータスレジスタ	ライト	×	xx5016			
プログラム	ライト	WA	xx4016	ライト	WA	WD
ブロックイレーズ	ライト	×	xx2016	ライト	BA	xxD016
ロックビットプログラム	ライト	BA	xx7716	ライト	BA	xxD016
リードロックビットステータス	ライト	×	xx7116	ライト	BA	xxD016

SRD: ステータスレジスタデータ(D7~D0)。

WA:書き込み番地(第1バスサイクルアドレスは、第2バスサイクルアドレスと同一偶数番地にしてください。)

WD:書き込みデータ(16ビット)

BA: ブロックの最上位番地(ただし、偶数番地) ×:ユーザROM領域内の任意の偶数番地 xx:コマンドコード上位8ビット(無視されます)

#### リードアレイ

フラッシュメモリを読むコマンドです。

第1バスサイクルで"xxFF16"を書くと、リードアレイモードになります。次のバスサイクル以降 で読む番地を入力すると、指定した番地の内容が16ビット単位で読めます。

リードアレイモードは、他のコマンドが書かれるまで保持されるので、複数の番地の内容を続けて 読めます。

# リードステータスレジスタ

ステータスレジスタを読むコマンドです。

第1バスサイクルで"xx7016"を書くと、第2バスサイクルでステータスレジスタが読めます(「ス テータスレジスタ」参照)。なお、読むときもユーザROM領域内の偶数番地を読んでください。 EW1モードでは、このコマンドを実行しないでください。

# クリアステータスレジスタ

ステータスレジスタを"0"にするコマンドです。

第1バスサイクルで"xx5016"を書くと、FMR0レジスタのFMR06~FMR07ビットとステータスレ ジスタの $SR4 \sim SR5$ が "0" になります。

#### プログラム

1ワード(2バイト)単位でフラッシュメモリにデータを書くコマンドです。

第1バスサイクルで"xx4016"を書き、第2バスサイクルで書き込み番地にデータを書くと自動書 き込み(データのプログラムとベリファイ)を開始します。第1バスサイクルにおけるアドレス値は、 第2バスサイクルで指定する書き込み番地と同一かつ偶数番地にしてください。

自動書き込み終了はFMR0レジスタのFMR00ビットで確認できます。FMR00ビットは、自動書き 込み期間中は"0"、終了後は"1"になります。

自動書き込み終了後、FMR0 レジスタの FMR06 ビットで自動書き込みの結果を知ることができま す(「フルステータスチェック」参照)。

なお、各ブロックはロックビットにより、プログラムを禁止できます(「データ保護機能」参照)。 既にプログラムされた番地には追加書き込みをしないでください。

EW1 モードでは、書き換え制御プログラムが配置されている番地に対して、このコマンドを実行 しないでください。

EW0 モードでは、自動書き込み開始とともにリードステータスレジスタモードとなり、ステータ スレジスタが読めます。ステータスレジスタのビット7(SR7)は自動書き込み開始とともに"0"とな り、終了とともに"1"に戻ります。この場合のリードステータスレジスタモードは、次にリードコ マンドを書くまで継続されます。また、自動書き込み終了後、ステータスレジスタを読み出すことに より、自動書き込みの結果を知ることができます。




図17.8 プログラムフローチャート

#### ブロックイレーズ

第1バスサイクルで"xx2016"、第2バスサイクルで"xxD016"をブロックの最上位番地(ただし、偶 数番地)に書くと指定されたブロックに対し、自動消去(イレーズとイレーズベリファイ)を開始します。 自動消去の終了は、FMR0レジスタのFMR00ビットで確認できます。

FMR00ビットは、自動消去期間中は"0"、終了後は"1"になります。

自動消去終了後、FMR0レジスタのFMR07ビットで、自動消去の結果を知ることができます(「フ ルステータスチェック」参照)。

図17.9にブロックイレーズのフローチャート例を示します。

なお、各ブロックはロックビットにより、イレーズを禁止できます(「データ保護機能」参照)。

EW1 モードでは、書き換え制御プログラムが配置されているブロックに対して、このコマンドを 実行しないでください。

EW0 モードでは、自動消去開始とともにリードステータスレジスタモードとなり、ステータスレ ジスタが読めます。ステータスレジスタのビット7(SR7)は自動消去の開始とともに"0"となり、終 了とともに"1"に戻ります。この場合のリードステータスレジスタモードは、次にリードアレイコ マンドまたはリードロックビットステータスコマンドを書くまで継続されます。




図17.9 ブロックイレーズフローチャート

# ロックビットプログラム

任意のブロックのロックビットを"0"(ロック状態)にするコマンドです。

第1バスサイクルで "xx7716"、第2バスサイクルで "xxD016" をブロックの最上位番地(ただし、偶 数番地)に書くと指定されたブロックのロックビットに"0"が書かれます。第1バスサイクルにおけ るアドレス値は、第2バスサイクルで指定するブロックの最上位番地と同一にしてください。

図 17.10 にロックビットプログラムのフローチャート例を示します。ロックビットの状態(ロック ビットデータ)は、リードロックビットステータスコマンドで読めます。

書き込みの終了は、FMR0レジスタのFMR00ビットで確認できます。

なお、ロックビットの機能、ロックビットを"1"にする方法については、「データ保護機能」を参 照してください。




図17.10 ロックビットプログラムフローチャート

# リードロックビットステータス

任意のブロックのロックビットの状態を読むコマンドです。

第1バスサイクルで "xx7116"、第2バスサイクルでブロックの最上位番地(ただし、偶数番地)に "xxD016"を書くと、ブロックのロックビットの状態がFMR1レジスタのFMR16ビットに格納されます。 FMR0レジスタのFMR00ビットが"1"(レディ)になった後、FMR16ビットを読んでください。 図17.11にリードロックビットプログラムのフローチャート例を示します。




図17.11 リードロックビットステータスフローチャート

# 17.6 データ保護機能

フラッシュメモリの各ブロックは、不揮発性のロックビットを持っています。ロックビットは、FMR02 ビットが "0" (ロックビット有効)のとき有効です。ロックビットにより、ブロックごとにプログラム、イレーズを禁止(ロック)できます。したがって、誤ってデータを書いたり、消したりすることを防げます。ロックビットによるブロックの状態を次に示します。

- ・ロックビットが"0"のとき:ロック状態(そのブロックはプログラム、イレーズできない)
- ・ロックビットが"1"のとき:非ロック状態(そのブロックはプログラム、イレーズできる)

ロックビットは、ロックビットプログラムコマンドを実行すると、"0" (ロック状態)に、ブロックを 消去すると"1" (非ロック状態)になります。ロックビットをコマンドで"1" にできません。

また、ロックビットの状態は、リードロックビットステータスコマンドで読めます。

FMR02 ビットを "1" にすると、ロックビットの機能が無効になり、全ブロックが非ロック状態になります(各ロックビットは変化しません)。FMR02 ビットを "0" にすると、ロックビットの機能が有効になります(ロックビットは保持されています)。

FMR02 ビットが"1"の状態で、ブロックイレーズコマンドを実行すると、ロックビットにかかわらず、対象となるブロックまたは全ブロックが消去されます。消去終了後、各ブロックのロックビットは"1"になります。

各コマンドの詳細は、「ソフトウエアコマンド」を参照してください。

#### 17.7 ステータスレジスタ

ステータスレジスタは、フラッシュメモリの動作状態やイレーズ、プログラムの正常、エラー終了などの状態を示すレジスタです。ステータスレジスタの状態はFMR0レジスタのFMR00、FMR06、FMR07ビットで読めます。

表17.5にステータスレジスタを示します。

なお、EW0モードでは次のときステータスレジスタを読めます。

- (1) リードステータスレジスタコマンドを書いた後、ユーザ ROM 領域内の任意の偶数番地を読んだとき
- (2) プログラムコマンド、ブロックイレーズコマンド、またはロックビットコマンド実行後、リードアレイコマンドを実行するまでの期間に、ユーザROM領域内の任意の偶数番地を読んだとき

#### シーケンサステータス (SR7、FMR00 ビット)

シーケンサステータスはフラッシュメモリの動作状況を示します。自動書き込み、自動消去、ロックビット書き込み中は"0"(ビジー)になり、これらの動作終了とともに"1"(レディ)になります。

# イレーズステータス (SR5、FMR07 ビット)

「フルステータスチェック」を参照してください。

## プログラムステータス (SR4、FMR06 ビット)

「フルステータスチェック」を参照してください。

# 表17.5 ステータスレジスタ

ステータス	FMR0		F	リセット後	
レジスタの ビット	レジスタの ビット	ステータス名	"0"	"1"	の値
SR7 (D <sub>7</sub> )	FMR00	シーケンサステータス	ビジー	レディ	1
SR6 (D <sub>6</sub> )	_	リザーブ	_	_	_
SR5 (D <sub>5</sub> )	FMR07	イレーズステータス	正常終了	エラー終了	0
SR4 (D <sub>4</sub> )	FMR06	プログラムステータス	正常終了	エラ一終了	0
SR3 (D <sub>3</sub> )	_	リザーブ	_	_	_
SR2 (D <sub>2</sub> )	_	リザーブ	_	_	_
SR1 (D <sub>1</sub> )	_	リザーブ	_	_	_
SR0 (D <sub>0</sub> )	_	リザーブ	_	_	_

 $D_0 \sim D_7$ : リードステータスレジスタコマンドを実行したときに読み出されるデータバスを示す。 FMR07ビット(SR5)、FMR06ビット(SR4)は、クリアステータスレジスタコマンドを実行すると "0" になります。 FMR07ビット(SR5)またはFMR06ビット(SR4)が "1" の場合、プログラム、ブロックイレーズ、ロックビットプログラムコマンドは受け付けられません。

# 17.8 フルステータスチェック

エラーが発生すると、FMR0レジスタのFMR06~FMR07ビットが"1"になり、各エラーの発生を示 します。したがって、これらのステータスをチェック(フルステータスチェック)することにより、実行 結果を確認できます。

表17.6にエラーとFMR0レジスタの状態を、図17.12にフルステータスチェックフローチャートと各エ ラー発生時の対処方法を示します。

# 表 17.6 エラーと FMRO レジスタの状態

FMR00レジスタ(ステータス						
レジスタ)の状態		エラー	エラー発生条件			
FMR07	FMR06		エク・元王末行			
(SR5)	(SR4)					
1	1	コマンド	・コマンドを正しく書かなかったとき			
		シーケンス	・ロックビットプログラム、またはブロックイレーズコマン ドの第2バスサイクルのデータに書いてもよい値			
		エラー	("xxD016"または"xxFF16")以外のデータを書いたとき			
			(注1)			
1	0	イレーズエラー	・ロックされたブロックにブロックイレーズコマンドを実行 したとき(注2)			
			<ul><li>・ロックされていないブロックにブロックイレーズコマンド</li><li>を実行し、正しく自動消去されなかたとき</li></ul>			
0	1	プログラムエラー	・ロックされたブロックにプログラムコマンドを実行したと き(注2)			
			・ロックされていないブロックにプログラムコマンドを実 行			
			し、正しく自動書き込みされなかったとき			
			・ロックビットプログラムコマンドを実行し、正しく書き込ま			
			れなかったとき			

注1. これらのコマンドの第2バスサイクルで"xxFF16"を書くと、リードアレイモードになり、同時に、第1バスサイ クルで書いたコマンドコードは無効になります。

注2. FMR02ビットが"1"(ロックビット無効)の場合は、これらの条件でもエラーは発生しません。




図17.12 フルステータスチェックフロチャート、各エラー発生時の対処方法

# 17.9 標準シリアル入出力モード

標準シリアル入出力モードでは、本製品に対応したシリアルライタを使用して、マイクロコンピュー タを基板に実装した状態で、ユーザ ROM 領域を書き換えることができます。シリアルライタについて は、各メーカにお問い合わせください。また、シリアルライタの操作方法については、シリアルライタ のユーザーズマニュアルを参照してください。

表 17.7 に端子の機能説明(フラッシュメモリ標準シリアル入出力モード)を、図 17.13 に標準シリアル 入出力モード時の端子結線図を示します。

# 17.9.1 IDコードチェック機能

シリアルライタから送られてくるIDコードと、フラッシュメモリに書かれているIDコードが一致 するかどうかを判定します(「フラッシュメモリ書き換え禁止機能」参照)。

表 17.7 端子の機能説明(フラッシュメモリ標準シリアル入出力モード)

端子名	名 称	入出力	機能
VCC1, VCC2, VSS	電源入力		Vcc1端子にはVcc1を入力してください。Vcc2端子には、4.75~5.25Vを入力してください。 入力条件は、Vcc1≦Vcc2です。
CNVss	CNVss	入力	Vcc2に接続してください。
RESET	リセット入力	入力	リセット入力端子です。RESET端子が"L"の間、XIN端子には20サイクル以上のクロックを入力してください。
M1	モード選択	入力	Vssに接続してください。
STARTB	発振選択入力	入力	Vssに接続してください。
XIN	クロック入力	入力	XIN端子とXOUT端子の間にはセラミック共振子、または水晶振動子を接続してください。外部で
Хоит	クロック出力	出力	生成したクロックを入力するときは、XINから入力しXOUTは開放してください。
AVcc, AVss	アナログ電源入力		AVcc端子にはVcc2を、AVss端子には0Vを入力してください。
P00~P07	入力ポートP0	入力	"H"を入力、"L"を入力、または開放してください。
P10~P17	入力ポートP1	入力	"H"を入力、"L"を入力、または開放してください。
P20~P27	入力ポートP2	入力	"H"を入力、"L"を入力、または開放してください。
P30~P37	入力ポートP3	入力	"H"を入力、"L"を入力、または開放してください。
P40~P47	入力ポートP4	入力	"H"を入力、"L"を入力、または開放してください。
P50	CE入力	入力	"H"を入力してください。
P51~P57	入力ポー トP5	入力	"H"を入力、"L"を入力、または開放してください。
P60~P63	入力ポートP6	入力	"H"を入力、"L"を入力、または開放してください。
P64/RTS1	BUSY出力	出力	標準シリアル入出力モード1:BUSY信号の出力端子です。
			標準シリアル入出力モード2:ブートプログラム動作チェック用モニタ信号出力端子です。
P65/CLK1	SCLK入力	入力	標準シリアル入出力モード1:シリアルクロックの入力端子です。
			標準シリアル入出力モード2: "L"を入力してください。
P66/RxD1	RXD入力	入力	シリアルデータの入力端子です。
P67/TxD1	TXD出力	出力	シリアルデータの出力端子です。 (注1)
P70~P77	入力ポートP7	入力	"H"を入力、"L"を入力、または開放してください。
P80~P84、P86、P87	入力ポートP8	入力	"H"を入力、"L"を入力、または開放してください。
P85/NMI	NMI入力	入力	Vcc2に接続してください。
P90~P97	入力ポートP9	入力	"H"を入力、"L"を入力、または開放してください。
VDD2, VSS2	電源入力		VDD2端子にはVCC2を、VSS2端子にはOVを入力してください。
LP3~LP4	フィルタ出力	出力	開放してください。
CVIN, SYNCIN	複合ビデオ入力	入力	"H"を入力、"L"を入力、または開放してください。
VCCOFF	Vcc1系電源入力 切替	入力	"L"を入力してください。

注1. 標準シリアル入出力モード1を使用する場合、RESET端子が"L"の期間中TxD端子に"H"を入力する必要があります。そのため、この端子を抵抗を介してVcc1に接続してください。リセット後この端子はデータ出力端子になりますので、データ転送に影響を与えないようプルアップ抵抗値をシステム上で調整してください。





図17.13 標準シリアル入出力モード時の端子結線図

# 17.9.2 標準シリアル入出力モード1時の端子処理例

図17.14に標準シリアル入出力モード1を使用する場合の端子処理例、図17.15に標準シリアル入出 カモード2を使用する場合の端子処理例を示します。ライタによって制御するピンなどが違いますの で、詳細はライタのマニュアルを参照してください。



- (1) ライタによって制御する端子、外付け回路が違います。詳しくは、ライタのマニュアルを参照して ください。
- (2) この例では、スイッチでCNVss入力を制御することによって、シングルチップモードと標準シリア ル入出力モードを切り替えています。
- (3) 標準シリアル入出力モード1でユーザリセット信号がシリアル入出力モード中に "L" になる可能性 のある場合は、ジャンパスイッチなどを使用してユーザリセット信号とRESET端子との結線を遮断 してください。

図17.14 標準シリアル入出力モード1を使用する場合の端子処理例




図17.15 標準シリアル入出力モード2時の端子処理例

# 17.10 パラレル入出力モード

パラレル入出力モードでは、本製品に対応したパラレルライタを使用して、ユーザROM領域とブート ROM 領域を書き換えられます。パラレルライタについては、各メーカにお問い合わせください。また、 パラレルライタの操作方法については、パラレルライタのユーザーズマニュアルを参照してください。

# 17.10.1 ユーザROM領域とブートROM領域


ブートROM領域のイレーズブロックは4Kバイト単位の1ブロックのみです。ブートROM領域は、出 荷時に標準シリアル入出力モードの書き換え制御プログラムが書かれます。したがって、シリアルライ タを使用される場合には、ブートROM領域を書き換えないでください。

ブートROM領域は、パラレル入出力モードでは、0FF00016~0FFFFF16番地に配置されています。ブー トROM領域を書き換える必要がある場合、この範囲のみ書き換えてください(OFF00016~OFFFFF16番地 以外へはアクセスしないでください)。

# 17.10.2 ROMコードプロテクト機能

フラッシュメモリの読み出しや書き換えを禁止する機能です(「フラッシュメモリ書き換え禁止機 能」参照)。

# 18. パッケージ寸法



# 19. 注意事項

# パワーコントロール注意事項

- 1. ストップモードからリセットによって復帰する場合、メインクロックまたはサブクロックの発振が充分に安定するまでRESET端子に"L"を入力してください。
- 2. WAIT命令またはCM1 レジスタのCM10 ビットを"1"にする命令の後には、NOP命令を4つ以上入れてください。ウエイトモードまたはストップモードに移行する場合、命令キューはWAIT命令やCM10 ビットを"1"(全クロック停止)にする命令より後の命令まで先読みしてプログラムが停止しますので、命令の組み合わせや実行のタイミングによっては、ウエイトモードやストップモードに入る前に次の命令を実行する場合があります。
- 3. CPUクロックのクロック源をメインクロックに切り替えるときは、メインクロック発振安定時間を待ってから切り替えてください。

CPUクロックのクロック源をサブクロックに切り替えるときは、サブクロックの発振が安定してから切り替えてください。

4. 消費電力を小さくするためのポイント

消費電力を小さくするためのポイントを示します。システム設計やプログラムを作成するときに 参考にしてください。

#### ●ポート

ウエイトモードまたはストップモードに移行しても入出力ポートの状態は保持します。アクティブ状態の出力ポートは電流が流れます。ハイインピーダンス状態になる入力ポートは貫通電流が流れます。不要なポートは入力に設定し、安定した電位に固定してからウエイトモードまたはストップモードに移行してください。

#### ●A/Dコンバータ

A/D変換を行わない場合、ADCON1 レジスタのVCUTビットを"0"(Vref未接続)にしてください。なお、A/D変換を行う場合、VCUT ビットを"1"(Vref接続)にしてから  $1\mu$  s 以上経過した後、A/D変換を開始させてください。

# ●周辺機能の停止

ウエイトモード時にCM0レジスタのCM02ビットで、不要な周辺機能を停止させてください。ただし、サブクロックから生成している周辺機能クロック (fc32) は停止しませんので、消費電力の削減にはなりません。低速モードまたは低消費電力モードから、ウエイトモードに移行する場合はCM02ビットを"0"(ウエイトモード時、周辺機能クロック停止しない)にしてウエイトモードに移行してください。

#### ●発振駆動能力の切り替え

発振が安定している場合、駆動能力を "LOW" にしてください。

#### ●外部クロック

CPUのクロックに外部クロック入力を使用している場合、CM0レジスタのCM05ビットを"1"(停止)にしてください。CM05ビットを"1"にすることでXOUT端子が動作しなくなり、消費電流が小さくなります(外部クロック入力を使用している場合、CM05ビットにかかわらず、クロックは入力されます)。

# プロテクト注意事項

PRC2 ビットを"1"(書き込み許可状態)にした後、任意の番地に書き込みを実行すると"0"(書き込 み禁止状態)になります。PRC2ビットで保護されるレジスタはPRC2ビットを"1"にした次の命令で変 更してください。PRC2 ビットを"1"にする命令と次の命令の間に割り込みや DMA 転送が入らないよ うにしてください。

# 割り込み注意事項

#### 0000016番地の読み出し

プログラムで0000016番地を読まないでください。マスカブル割り込みの割り込み要求を受け付け た場合、CPU は割り込みシーケンスの中で割り込み情報(割り込み番号と割り込み要求レベル)を 0000016番地から読みます。このとき、受け付けられた割り込みのIRビットが"0"になります。

プログラムで0000016番地を読むと、許可されている割り込みのうち、最も優先順位の高い割り込 みのIRビットが"0"になります。そのため、割り込みがキャンセルされたり、予期しない割り込み 要求が発生することがあります。

#### SPの設定

割り込みを受け付ける前に、SP(USP、ISP)に値を設定してください。リセット後、SP(USP、ISP) は"000016"です。そのため、SP(USP、ISP)に値を設定する前に割り込みを受け付けると、暴走の要 因となります。特に、NMI割り込みを使用する場合は、プログラムの先頭でISPに値を設定してくだ さい。リセット後の先頭の1命令に限り、NMI割り込みを含むすべての割り込みが禁止されています。

#### NMI割り込み

- 1. NMI割り込みは、禁止できません。使用しない場合は、NMI端子に抵抗を介してVccに接続( プルアップ)してください。
- 2. NMI端子は、P8レジスタのP8 5ビットを読むことで端子の値を読めます。P8 5ビットは、NMI 割り込みルーチンで、端子のレベルを判定する場合のみ読んでください。
- 3. NMI端子に "L" を入力している場合、ストップモードに移行できません。NMI端子に "L" が 入力されている場合、CM1 レジスタのCM10 ビットが "0" に固定されています。
- 4. NMI端子に"L"を入力している場合、ウエイトモードに移行しないでください。NMI端子に "L"が入力されている場合、CPUは停止しますがCPUクロックが停止しないため、消費電流が 減りません。この場合、その後の割り込みによって正常に復帰します。
- 5. NMI端子に入力する信号の "L" 幅、"H" 幅は、いずれもCPUクロックの2サイクル+300ns以 上にしてください。

#### 割り込み要因の変更

割り込み要因を変更すると、割り込み制御レジスタのIRビットが"1"(割り込み要求あり)になる ことがあります。割り込みを使用する場合は、割り込み要因を変更した後、IR ビットを"0"(割り 込み要求なし)にしてください。




図19.1 割り込み要因の変更手順例

なお、ここで言う割り込み要因の変更とは、各ソフトウエア割り込み番号に割り当てられる割り込 み要因・極性・タイミングを替えるすべての要素を含みます。したがって、周辺機能のモード変更な どが割り込み要因・極性・タイミングに関与する場合は、これらを変更した後、IRビットを"0"(割 り込み要求なし)にしてください。周辺機能の割り込みは各周辺機能を参照してください。

注3. 使用する命令とそれに伴う注意は「割り込み制御レジスタの変更」を参照してください。

図19.1に割り込み要因の変更手順例を示します。

# \_ INT割り込み

- 1. INTo ~ INT5 端子に入力する信号には、CPU クロックに関係なく tw(INL) 以上の "L" 幅または tw(INH)以上の"H"幅が必要です。
- 2. INTOIC~INT5ICレジスタのPOLビット、IFSRレジスタのIFSR7~IFSR0ビットを変更すると、 IR ビットが"1"(割り込み要求あり)になることがあります。これらのビットを変更した後、IR ビットを"0"(割り込み要求なし)にしてください。

#### 割り込み制御レジスタの変更

- (1) 割り込み制御レジスタは、そのレジスタに対応する割り込み要求が発生しない箇所で変更し てください。割り込み要求が発生する可能性がある場合は、割り込みを禁止した後、割り込 み制御レジスタを変更してください。
- (2) 割り込みを禁止して割り込み制御レジスタを変更する場合、使用する命令に注意してください。

#### IRビット以外のビットの変更

命令の実行中に、そのレジスタに対応する割り込み要求が発生した場合、IR ビットが"1"( 割り込み要求あり)にならず、割り込みが無視されることがあります。このことが問題になる場 合は、次の命令を使用してレジスタを変更してください。

対象となる命令…AND、OR、BCLR、BSET

#### IRビットの変更

IR ビットを "0" (割り込み要求なし)にする場合、使用する命令によってはIR ビットが "0" にならないことがあります。IRビットはMOV命令を使用して"0"にしてください。

(3) Iフラグを使用して割り込みを禁止にする場合、次の参考プログラム例にしたがってIフラグ の設定をしてください。(参考プログラム例の割り込み制御レジスタの変更は(2)を参照して ください。)

例1~例3は内部バスと命令キューバッファの影響により割り込み制御レジスタが変更される前に Iフラグが"1"(割り込み許可)になることを防ぐ方法です。

例1:NOP命令で割り込み制御レジスタが変更されるまで待たせる例

#### INT SWITCH1:

**FCLR** ; 割り込み禁止

; TA0ICレジスタを"0016"にする #00H, 0055H AND.B

NOP

NOP

**FSET** Ι ; 割り込み許可

NOP命令の数は、次の通り

PM20=1(1ウエイト)時、2個。PM20=0(2ウエイト)時、3個。HOLD使用時、4個。

例2: ダミーリードでFSET命令を待たせる例

#### INT SWITCH2:

; 割り込み禁止 **FCLR** I

AND.B #00H, 0055H ; TA0ICレジスタを"0016"にする

MOV.W MEM, R0 ; ダミーリード **FSET** I ; 割り込み許可

#### 例3:POPC命令でIフラグを変更する例

# INT SWITCH3:

**PUSHC** FLG

**FCLR** ; 割り込み禁止 I

; TA0ICレジスタを"0016"にする AND.B #00H, 0055H

POPC FLG ; 割り込み許可

#### ウォッチドッグタイマ割り込み

ウォッチドッグタイマ割り込み発生後は、ウォッチドッグタイマを初期化してください。

#### DMAC の注意事項

# DMAiCON レジスタの DMAE ビットへの書き込み (i=0~1)

(a)に示す条件のときは、(b)に示す手順で書いてください。

#### (a) 条件

- ・DMAEビットが"1"(DMAiがアクティブ状態)のとき、再度、DMAEビットへ"1"を書く。
- ・DMAEビットへの書き込みと同時にDMA要求が発生する可能性がある。

# (b) 手順

- (1) DMAiCON レジスタのDMAE ビットとDMAS ビットに同時に"1"を書く(注1)。
- (2) DMAiが初期状態(注2)になっていることを、プログラムで確認する。

DMAiが初期状態になっていない場合は、(1)(2)を繰り返す。

注1. DMAS ビットは"1"を書いても変化しません。"0"を書くと"0"(DMA 要求なし)になり ます。したがって、DMAE ビットへ"1"を書くために、DMAiCON レジスタへ書く場合、 DMASへ書く値を"1"にしておくと、DMASは書く直前の状態を保持できます。 DMAE ビットへの書き込みに、リードモディファイライト命令を使用する場合も、DMAS へ

書く値を"1"にしておくと、命令実行中に発生したDMA要求を保持できます。

注2. TCRiレジスタの値で確認してください。

TCRi レジスタを読んで、DMA転送開始前にTCRi レジスタへ書いた値(DMAE ビット書き込み 後にDMA要求が発生した場合は「TCRiレジスタへ書いた値-1」)が読めれば初期状態になっ ている、転送途中の値になっていれば初期状態になっていない、と判断できます。

# タイマ注意事項

#### タイマA注意事項

#### (1) タイマA注意事項(タイマモード)

1. リセット後、タイマは停止しています。TAiMR(i=0~4)レジスタ、TAiレジスタによって、モー ドやカウントソース、カウンタの値等を設定した後、TABSR レジスタの TAiS ビットを"1"(カ ウント開始)にしてください。

なお、TAiMR レジスタは、リセット後に限らずTAiS ビットが "0" (カウント停止)の状態で、 変更してください。

2. カウント中のカウンタの値は、TAi レジスタを読むことにより任意のタイミングで読めます。 ただし、リロードタイミングで読んだ場合、"FFFF16"が読めます。また、カウント停止中にTAi レジスタに値を設定した後、カウンタがカウントを開始するまでの期間に読んだ場合、設定値が 読めます。

## (2) タイマA注意事項(イベントカウンタモード)

1. リセット後、タイマは停止しています。TAiMR(i=0~4)レジスタ、TAiレジスタ、UDFレジス タ、ONSF レジスタの TAZIE、TA0TGL、TA0TGH ビット、TRGSR レジスタによって、モードや カウントソース、カウンタの値等を設定した後、TABSR レジスタの TAiS ビットを"1"(カウン ト開始)にしてください。

なお、TAiMR レジスタ、UDF レジスタ、ONSF レジスタのTAZIE、TA0TGL、TA0TGH ビット、 TRGSR レジスタは、リセット後に限らずTAiS ビットが"0"(カウント停止)の状態で、変更して ください。

2. カウント中のカウンタの値は、TAi レジスタを読むことにより任意のタイミングで読めます。 ただし、リロードタイミングで読んだ場合、アンダフロー時は "FFFF16" が、オーバフロー時は "000016"が読めます。カウント停止中にTAiレジスタに値を設定した後、カウンタがカウントを 開始するまでの期間に読んだ場合、設定値が読めます。

#### (3) タイマA注意事項(ワンショットタイマモード)

- 1. リセット後、タイマは停止しています。TAiMR(i=0~4) レジスタ、TAi レジスタ、ONSF レジ スタのTA0TGL、TA0TGHビット、TRGSRレジスタによって、モードやカウントソース、カウン タの値等を設定した後、TABSRレジスタのTAiSビットを"1"(カウント開始)にしてください。 なお、TAiMR レジスタ、ONSF レジスタのTAOTGL、TAOTGH ビット、TRGSR レジスタは、リ セット後に限らずTAiSビットが"0"(カウント停止)の状態で、変更してください。
- 2. カウント中にTAiSビットを"0"(カウント停止)にすると次のようになります。
  - ・カウンタはカウントを停止し、リロードレジスタの内容をリロードします。
  - ・TAiouT端子は"L"を出力します。
  - ・CPUクロックの1サイクル後、TAiICレジスタのIRビットが"1"(割り込み要求あり)になります。
- 3. ワンショットタイマの出力は内部で生成されたカウントソースに同期しているため、外部トリ ガを選択している場合、TAin 端子へのトリガ入力からワンショットタイマの出力までに、最大 カウントソースの1サイクル分の遅延が生じます。

- 4. 次のいずれかでタイマの動作モードを設定した場合、IR ビットが"1"になります。
  - ・リセット後、ワンショットタイマモードを選択したとき
  - 動作モードをタイマモードからワンショットタイマモードに変更したとき
  - 動作モードをイベントカウンタモードからワンショットタイマモードに変更したとき したがって、タイマAi割り込み(IRビット)を使用する場合は、上記の設定を行った後、IRビッ トを"0"にしてください。
- 5. カウント中にトリガが発生した場合は、カウンタは再トリガ発生後1回ダウンカウントした後、 リロードレジスタをリロードしてカウントを続けます。カウント中にトリガを発生させる場合 は、前回のトリガの発生からタイマのカウントソースの1サイクル以上経過した後に、再トリガ を発生させてください。

#### (4) タイマA注意事項(パルス幅変調モード)

- 1. リセット後、タイマは停止しています。TAiMR(i=0~4) レジスタ、TAi レジスタ、ONSF レジ スタのTAOTGL、TAOTGHビット、TRGSRレジスタによって、モードやカウントソース、カウン タの値等を設定した後、TABSRレジスタのTAiSビットを"1"(カウント開始)にしてください。 なお、TAiMR レジスタ、ONSF レジスタのTAOTGL、TAOTGH ビット、TRGSR レジスタは、リ セット後に限らずTAiSビットが"0"(カウント停止)の状態で、変更してください。
- 2. 次のいずれかでタイマの動作モードを設定した場合、IRビットが"1"になります。
  - ・リセット後、PWMモードを選択したとき
  - ・動作モードをタイマモードからPWMモードに変更したとき
  - ・動作モードをイベントカウンタモードからPWMモードに変更したとき したがって、タイマAi割り込み(IRビット)を使用する場合は、上記の設定を行った後、プログ ラムでIRビットを"0"にしてください。
- 3. PWMパルスを出力中にTAiSビットを"0"(カウント停止)にすると次のようになります。
  - カウンタはカウントを停止します。
  - ・TAiouT端子から"H"を出力している場合は、出力レベルは"L"になり、IRビットが"1"に なります。
  - ・TAiour端子から"L"を出力している場合は、出力レベルは変化せず、IRビットも変化しません。

#### タイマB注意事項

#### (1) タイマB注意事項(タイマモード)

1. リセット後、タイマは停止しています。TBiMR(i=0~5)レジスタ、TBiレジスタによって、モー ドやカウントソース、カウンタの値等を設定した後、TABSR レジスタまたはTBSR レジスタの TBiSビットを"1"(カウント開始)にしてください。

なお、TBiMRレジスタは、リセット後に限らずTBiSビットが"0"(カウント停止)の状態で、変更 してください。

2. カウント中のカウンタの値は、TBi レジスタを読むことにより任意のタイミングで読めます。 ただし、リロードタイミングで読んだ場合、"FFFF16"が読まれます。カウント停止中にTBiレジ スタに値を設定した後、カウンタがカウントを開始するまでの期間に読んだ場合、設定値が読ま れます。

#### (2) タイマB注意事項(イベントカウンタモード)

1. リセット後、タイマは停止しています。TBiMR(i=0~5)レジスタ、TBiレジスタによって、モー ドやカウントソース、カウンタの値等を設定した後、TABSR レジスタまたはTBSR レジスタの TBiSビットを"1"(カウント開始)にしてください。

なお、TBiMR レジスタは、リセット後に限らずTBiS ビットが "0" (カウント停止)の状態で、 変更してください。

2. カウント中のカウンタの値は、TBi レジスタを読むことにより任意のタイミングで読めます。 ただし、リロードタイミングで読んだ場合、"FFFF16"が読まれます。カウント停止中にTBiレジ スタに値を設定した後、カウンタがカウントを開始するまでの期間に読んだ場合、設定値が読ま れます。

#### (3) タイマB注意事項(パルス周期測定/パルス幅測定モード)

1. リセット後、タイマは停止しています。TBiMR(i=0 ~ 5) レジスタよって、モードやカウント ソース等を設定した後、TABSR レジスタまたはTBSR レジスタのTBiS ビットを"1"(カウント開 始)にしてください。

なお、TBiMR レジスタは、リセット後に限らずTBiS ビットが "0" (カウント停止)の状態で、 変更してください。MR3 ビットを"0"にするために、TBiS ビットが"1"(カウント開始)の状 態で、TBiMR レジスタへ書く場合、TM0D0、TM0D1、MR0、MR1、TCK0、TCK1 ビットへは前 回書いたものと同じ値を、MR2へは"0"を書いてください。

- 2. TBiIC レジスタ(i=0~5)のIR ビットは、測定パルスの有効エッジが入力されたときとタイマBi がオーバフローしたとき "1" (割り込み要求あり)になります。割り込み要求要因は、割り込み ルーチン内でTBiMR レジスタのMR3 ビットで判断できます。
- 3. 測定パルス入力がタイマのオーバフローのタイミングに重なるなど割り込み要因を MR3 ビッ トで判断できない場合は、オーバフローの回数を別のタイマでカウントしてください。
- 4. MR3 ビットを"0" (オーバフローなし)にするには、TBiS ビットが"1" (カウント開始)の状態 で、MR3 ビットが"1"(オーバフローあり)になった後の次のカウントソースのカウントタイミ ング以降に、TBiMR レジスタに書いてください。

- 5. オーバフローだけの検出にはTBiICレジスタのIRビットを使用してください。MR3ビットは、 割り込みルーチン内で割り込み要因を判断するときだけ使用してください。
- 6. カウント開始後、1回目の有効エッジの入力時は、不定値がリロードレジスタに転送されます。 また、このとき、タイマBi割り込み要求は発生しません。
- 7. カウント開始時のカウンタの値は不定です。したがって、カウント開始後、有効エッジが入力 されるまでに、MR3ビットが"1"になり、タイマBi割り込み要求が発生する可能性があります。
- 8. パルス幅測定は、連続してパルス幅を測定します。測定結果が "H" であるか "L" であるか プログラムで判断してください。

# シリアル I/O 注意事項 (クロック同期形シリアル I/O モード)

#### 送受信

外部クロック選択時、RTS機能を選択した場合は、受信可能状態になるとRTSi 端子の出力レベルが "L"になり、受信が可能になったことを送信側に知らせます。受信が開始されるとRTSi 端子の出力レベルは "H"になります。このため、RTSi 端子を送信側のCTSi 端子に結線すると、送受信のタイミングを合わせることができます。内部クロック選択時はRTS機能は無効です。

#### 送信

外部クロックを選択している場合、UiC0 レジスタの CKPOL ビットが"0"(転送クロックの立ち下がりで送信データ出力、立ち上がりで受信データ入力)のときは外部クロックが"H"の状態で、CKPOL ビットが"1"(転送クロックの立ち上がりで送信データ出力、立ち下がりで受信データ入力)のときは外部クロックが"L"の状態で次の条件を満たしてください。

- ・UiC1 レジスタのTEビットが"1"(送信許可)
- ・UiC1レジスタのTIビットが"0"(UiTBレジスタにデータあり)
- ・CTS機能を選択している場合、CTSi端子の入力が "L"

#### 受 信

- 1. クロック同期形シリアル I/O では送信器を動作させることにより、シフトクロックを発生します。したがって、受信だけで使用する場合も送信のための設定をしてください。受信時 TxDi 端子からはダミーデータが外部に出力されます。
- 2. 内部クロック選択時はUiC1レジスタ( $i=0\sim2$ )のTEビットを"1"(送信許可)にし、ダミーデータをUiTBレジスタに設定するとシフトクロックが発生します。外部クロック選択時はTEビットを"1"にし、ダミーデータをUiTBレジスタに設定し、外部クロックがCLKi端子に入力されたときシフトクロックを発生します。
- 3. 連続してデータを受信する場合、UiC1レジスタ(i=0~2)のREビットが"1"(UiRBレジスタに データあり)でUARTi 受信レジスタに次の受信データが揃ったときオーバランエラーが発生し、 UiRBレジスタのOERビットが"1"(オーバランエラー発生)になります。この場合、UiRBレジスタは不定ですので、オーバランエラーが発生したときは以前のデータを再送信するように送信と受信側のプログラムで対処してください。また、オーバランエラーが発生したときはSiRICレジスタのIRビットは変化しません。

- 4. 連続してデータを受信する場合は、1回の受信ごとにUiTBレジスタの下位バイトへダミーデー
- 5. 外部クロックを選択している場合、CKPOL ビットが"0"のときは外部クロックが"H"の状 態で、CKPOLビットが"1"のときは外部クロックが"L"の状態で次の条件を満たしてください。
  - ・UiC1 レジスタのREビットが"1"(受信許可)
  - ・UiC1 レジスタのTEビットが"1"(送信許可)
  - ・UiC1 レジスタのTI ビットが"0"(UiTB レジスタにデータあり)


# シリアル I / O 注意事項 (UART モード)

#### 特殊モード4(SIMモード)

リセット解除後、U2C1 レジスタのU2IRS ビットを "1" (送信完了)、U2ERE ビットを "1" (エラー 信号出力)にすると、送信割り込み要求が発生します。そのため、SIMモードを使用する場合は設定 後、IRビットを"0"(割り込み要求なし)にしてください。

# A/D コンバータの注意事項

- 1. ADCON0 レジスタ(ビット6を除く)、ADCON1 レジスタ、ADCON2 レジスタは、A/D変換停止時(ト リガ発生前)に書いてください。
- 2. ADCON1 レジスタの VCUT ビットを "0" (Vref未接続)から "1" (Vref接続)にしたときは、1 μ s 以 上経過した後にA/D変換を開始させてください。
- 3. ノイズによる誤動作やラッチアップの防止、また変換誤差を低減するため、AVCC 端子、アナログ 入力端子(ANi(i=0~7))と AVss 端子の間には、それぞれコンデンサを挿入してください。同様に Vcc 端子とVss端子の間にもコンデンサを挿入してください。図19.2に各端子の処理例を示します。
- 4. アナログ入力端子として使用する端子に対応するポート方向ビットは"0"(入力モード)にしてく ださい。また、ADCON0レジスタのTRGビットが"1"(外部トリガ)の場合は、ADTRG端子に対応す るポート方向ビットは"0"(入力モード)にしてください。



注1. C1≥0.47 µ F、C2≥0.47 µ F、C3≥100pF、C4≥0.1 µ F、C5≥0.1 µ F(参考值)。

注2. コンデンサは太い配線を利用して、最短距離で接続してください。

図 19.2 各端子の処理例

- 5. φADの周波数を10MHz以下にしてください。サンプル&ホールド機能なしの場合、φADの周波数 は250kHz
- 以上にしてください。サンプル&ホールド機能ありの場合、φADの周波数は1MHz以上にしてください。
- 6. A/D動作モードを変更した場合は、ADCON0レジスタのCH2~CH0ビットまたはADCON1レジスタ のSCAN1~SCAN0ビットでアナログ入力端子を再選択してください。
- 7. A/D変換が完了し、その結果をADi レジスタ(i=0~7)に格納するタイミングでCPUがADi レジスタ を読んだ場合、誤った値がADiレジスタに格納されます。この現象は、CPUクロックにメインクロッ クを分周したクロック、またはサブクロックを選択した場合に発生します。
  - ●単発モードまたは単掃引モードで使用する場合 A/D変換が完了したことを確認してから、対象となるADi レジスタを読んでください(A/D変換の完 了はADICレジスタのIRビットで判定できます)。
  - ●繰り返しモード、繰り返し掃引モード0または繰り返し掃引モード1で使用する場合 CPUクロックは、メインクロックを分周せずに使用してください。
- 8. A/D変換動作中に、プログラムでADCON0レジスタのADSTビットを"0"(A/D変換停止)にして強 制終了した場合、A/D コンバータの変換結果は不定となります。また、A/D 変換を行っていない ADi レジスタも不定になる場合があります。A/D変換動作中に、プログラムでADSTビットを"0"にした 場合は、すべてのADiレジスタの値を使用しないでください。

# プログラマブル入出カポート注意事項

- 1. S3CレジスタのSM32ビットを"1"にすると、P92端子はハイインピーダンスになります。S4Cレジ スタのSM42ビットを"1"にすると、P96端子はハイインピーダンスになります。
- 2. プログラマブル入出力ポートと、周辺機能では、入力閾値電圧が異なります。 したがって、プログラマブル入出力ポートと周辺機能が、端子を共用している場合、この端子の入 カレベルが推奨動作条件のVIH、VILの範囲外("H"でも"L"でもないレベル)のとき、プログラマ ブル入出力ポートと、周辺機能でレベルの判定結果が異なることがあります。

# フラッシュメモリ版とマスク ROM 版の相違点に関する注意事項

フラッシュメモリ版とマスク ROM 版は、内部 ROM、レイアウトパターンの相違などにより、電気的 特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。マス ク ROM 版への切り替え時は、フラッシュメモリ版で実施したシステム評価試験と同等の試験を実施し てください。

# フラッシュメモリ版の注意事項

#### フラッシュメモリ書き換え禁止機能の注意事項

0FFFDF16、0FFFE316、0FFFEB16、0FFFFF16、0FFFF716、0FFFFB16 番地は、ID コードを格納する番地です。これらの番地に誤ったデータを書くと、標準シリアル入出力モードによるフラッシュメモリの読み出し書き込みができなくなります。

また、0FFFFF16番地はROMCPレジスタです。この番地に誤ったデータを書くと、パラレル入出力モードによるフラッシュメモリの読み出し書き込みができなくなります。

これらの番地は固定ベクタのベクタ番地(H)に当たります。

#### ストップモードに関する注意事項

ストップモードに移行する場合は、次のようにしてください。

- FMR01 ビットを "0" (CPU書き換えモード無効)にし、DMA 転送を禁止した後で、CM10 ビットを "1" (ストップモード)にする
- ・ CM10ビットを"1"にする命令の次にJMP.B命令を実行する

プログラム例 BSET 0, CM1 ; ストップモード JMP.B L1

L1:

ストップモード復帰後のプログラム

#### ウエイトモードに関する注意事項

ウエイトモードに移行する場合は、FMR01 ビットを"0"(CPU 書き換えモード無効)にした後、WAIT命令を実行してください。

#### 低消費電力モードの注意事項

CM05 ビットが"1"(メインクロック停止)のときは、次のコマンドを実行しないでください。 ・プログラム、ブロックイレーズ、ロックビットプログラム

#### コマンド、データの書き込み

コマンドコード、データは偶数番地に書いてください。

#### プログラムコマンドの注意事項

第1バスサイクルで "xx4016" を書き、第2バスサイクルで書き込み番地にデータを書くと自動書き込み(データのプログラムとベリファイ)を開始します。第1バスサイクルにおけるアドレス値は、第2バスサイクルで指定する書き込み番地と同一かつ偶数番地にしてください。

# ロックビットプログラムコマンドの注意事項

第1バスサイクルで "xx7716"、第2バスサイクルで "xxD016" をブロックの最上位番地(ただし、偶数番地)に書くと指定されたブロックのロックビットに "0" が書かれます。第1バスサイクルにおけるアドレス値は、第2バスサイクルで指定するブロックの最上位番地と同一にしてください。

# 動作速度

CPU書き換えモード(EW0、EW1モード)に入る前に、CM0 レジスタの CM06 ビット、CM1 レジスタの CM17 ~ CM6 ビットで、CPU クロックを 10MHz 以下にしてください。また、PM1 レジスタの PM17 ビットは "1" (ウエイトあり)にしてください。

#### 使用禁止命令

EW0モードでは、次の命令はフラッシュメモリ内部のデータを参照するため使用できません。 UND命令、INTO命令、JMPS命令、JSRS命令、BRK命令

#### 割り込み

#### EW0モード

- 可変ベクタテーブルにベクタを持つ割り込みは、ベクタをRAM領域に移すことで使用できます。
- ・ NMI割り込み、ウォッチドッグタイマ割り込みは、割り込み発生時に強制的にFMR0レジスタ、FMR1レジスタが初期化されるので使用できます。固定ベクタテーブルに各割り込みルーチンの飛び先番地を設定してください。 NMI割り込み、ウォッチドッグタイマ割り込み発生時は、書き換え動作が中止されるので、割り込みルーチン終了後、再度、書き換えプログラムを実行してください。
- ・ アドレス一致割り込みはフラッシュメモリ内部のデータを参照するため使用できません。 EWIモード
- 自動書き込み、自動消去の期間に、可変ベクタテーブルにベクタを持つ割り込みや、アドレス 一致割り込みが受け付けられないようにしてください。
- ウォッチドッグタイマ割り込みは使用しないでください。
- ・ NMI 割り込みは、割り込み発生時に強制的に FMR0 レジスタ、FMR1 レジスタが初期化される ので使用できます。固定ベクタテーブルに各割り込みルーチンの飛び先番地を設定してください。NMI割り込み発生時は、書き換え動作が中止されるので、割り込みルーチン終了後、再度、書き換えプログラムを実行してください。

#### アクセス方法

FMR01ビット、FMR02ビット、FMR11ビットを"1"にする場合、対象となるビットに"0"を書いた後、続けて"1"を書いてください。なお、"0"を書いた後、"1"を書くまでに割り込み、DMA転送が入らないようにしてください。また、 $\overline{\text{NMI}}$ 端子に"H"を入力した状態で行ってください。

# ユーザROM領域の書き換え

#### EW0モード

• 書き換え制御プログラムが格納されているブロックを書き換えている最中に電源電圧が低下すると、書き換え制御プログラムが正常に書き換えられないため、その後フラッシュメモリの書き換えができなくなる可能性があります。この場合、標準シリアル入出力モードまたはパラレル入出力モードを使用してください。

#### EW1モード

• 書き換え制御プログラムが格納されているブロックを書き換えないでください。

#### DMA転送

EW1モードでは、FMR0レジスタのFMR00ビットが"0"(自動書き込み、自動消去の期間)にDMA 転送が入らないようにしてください。

# プログラム、イレーズ回数と実行時間について

ソフトウエアコマンド(プログラムコマンド、ブロックイレーズコマンド、ロックビットプログラムコマンド)の実行時間はプログラム、イレーズ回数とともに長くなります。特にプログラム、イレーズ回数が100回を超えるとソフトウエアコマンドの実行時間は顕著に長くなるため、ソフトウエアコマンドの待ち時間の設定は、電気的特性の最大値以上に設定してください。

ソフトウエアコマンドはハードウエアリセット、NMI割り込み、ウォッチドッグタイマ割り込みで中断されます。

ソフトウエアコマンドを中断した場合、そのブロックをイレーズした後に再度実行してください。

# その他の注意事項

# 電源立ち上げ時又は電源立ち下げ時の注意事項

VCC1、VCC2、VDD2、AVCCは同時に電源を投入してください°動作中は必ず同一電位に設定してください。

また、電源をOFFする場合、VCC1、VCC2、VDD2、AVCCは同時に電源を立ち下げてください。 VCC1 < VCC2で使用する場合は、電源立ち上げ時、立ち下げ時にVCC1の電圧が、VCC2の電圧を超 えないようにしてください。

VCC1電源のみOFFにする場合(VCC2電圧印加状態)は、以下の手順で処理を行ってください。 電源立ち上げ時、立ち下げ時を含め、電源電圧が変化する場合等の過渡的状態では、VCC1、VDD2、 いずれの電源電圧もVCC2の電圧を超えないようにしてください。

#### <u>Vcc1 電源 OFF の手順(\*1)</u>

- ① Vcc1 系端子を使用する割込みを禁止する
- ② Vcc1 系周辺機能を停止する(\*2)
- ③ Vcc1系ポートを入力モードに設定する
- ④ VCCOFF端子を"L"から"H"にする
- ⑤ Vcc1 電源を立ち下げる]
- (\*1) 手順①~④の詳細は以下の「補足」を参照してください。
- (\*2) Vcc1系の端子からの入力を使用する場合に限られます。詳細は以下の「補足」を参照ください。

#### Vcc1 電源 ON の手順

- Vcc1電源を立ち上げる
- ② VCCOFF端子(91pin)を "H" から "L" にする
- ③ Vcci系のポート、周辺機能、割り込みを設定する

#### <補足>

① Vcci 系端子の影響を受ける割り込みの禁止について

Vcc1系端子の影響を受ける割り込みの禁止は、次の割り込み制御レジスタの割り込み優先度レベル選択ビットと割り込み要求ビットを0に設定することにより行います。

TA0IC~TA4IC (タイマA割り込み制御レジスタ)

INT0~INT2IC(外部割り込み制御レジスタ)

SORIC~S2RICの(UART受信割り込み制御レジスタ)

他の割り込みを禁止にしてもソフトウェア上問題ない場合は、Iフラグのクリアのみ行い、手順④ の後に上記割り込み禁止処理をすることも可能です。

② VCC1 系周辺機能の停止

Vcc1系端子入力の影響する場合は機能を停止してください。

Vcc1系端子入力の影響する場合とは下記のものです。

- ・タイマA(TA0~TA4)、イベントカウントモードで動作させている場合
- ・イベントカウントモード、ワンショットタイマ、PWMモードでゲート入力機能を使用している場合。(タイマAモードレジスタ  $TA0MR \sim TA4MR$  の MR2 ビットを "1" に設定している場合があてはまります)
- ・UART0~UART2の受信設定を行っている場合

これらの場合は、次の設定を行ってください。

タイマA

タイマ $A0\sim A4$ のタイマカウント開始フラグ(TABSR レジスタのTA0S~TA4S ビット)を"0" に設定します。

・UART受信

U0C1~U2C1レジスタのREビット、TEビットを"0"に設定してください。

#### サブクロック起動時の注意点

STARTB端子= "H"でリセット解除した場合、サブクロックの8分周がCPUクロックになります。この条件で使用する場合はCM0レジスタのCM07ビットを"1"に設定し、CPUクロックをサブクロック(分周なし)に切替えてください。

#### 電源ノイズ及びラッチアップ対策に関する注意点

電源ノイズ及びラッチアップ対策として、VCC1端子、VCC2端子とVSS端子間、VDD2端子とVSS2端子間、及びAVCC端子とAVSS端子間にバイパスコンデンサ ( $0.1\,\mu\,F$ 以上) を最短距離で、かつ比較的太い配線を使って接続してください。

また、TEST1 (93pin) 端子には、コンデンサ ( $0.1 \mu$  F以上) を介して Vss (GND) に接続してください。

#### データスライサ用発振回路停止の注意点

データスライサを使用しない場合は、拡張レジスタ XTAL\_VCO、PDC\_VCO\_ON、VPS\_VCO\_ON を "L" に設定し発振を停止ください。

再度発振開始する場合は以下の順で立ち上げてください。

- (a)拡張レジスタ XTAL VCO= "H"
- (b)拡張レジスタPDC VCO ON、VPS VCO ON= "H"
- (c)60ms以上待ち状態(内部発振回路の安定期間+データスライス準備)
- ※スライス RAM が動作する為には拡張レジスタ XTAL\_VCO= "H" に設定してください。同期用 発振停止より発振開始する場合は、必ず20msを待ってメモリにアクセスしてください。

#### スタンバイモード(クロック停止)時の注意点

スタンバイモード時は、次の通りに拡張レジスタを設定してください。

(a)拡張レジスタ XTAL\_VCO, PDC\_VCO\_ON, VPS\_VCO\_ONを"L"に設定。

クロック発振停止から発振状態に戻す場合は、データスライサ用発振回路停止の注意点の通り設定 してください。

# 拡張レジスタ3616番地,3E16番地のデータ設定に関する注意点

拡張機能の割り込み(SLICEON, リモコン, HINT, 時計タイマ, リモコン送信割り込み)を使用する場合、3616番地および3E16番地の対応する割り込み制御ビットに初期データを設定した後は、データ変更しないでください。

#### 低電圧動作時(VCC=2.0V ~ 5.5V, f(XCIN)=32KHz時)の注意点

本製品はシングルチップモード時の低消費電力モードにおいて低電圧動作を行うことができます。 低電圧動作を行う場合、必ず低消費電力モード(BCLK:f(XcIN)選択、メインクロックXIN:停止、サ ブクロック Xcin: 発振)に設定した後、電源電圧をVcc=3.0Vに降圧してください。

また、通常動作に復帰する場合、低消費電力モードのまま電源電圧を5Vまで昇圧した後、通常動 作モードに移行してください。

各種の動作モードの移行時には、4.4 パワーコントロールに示す状態遷移に従って状態遷移してく ださい。

図19.3に、動作モード移行時のVcc電源電圧の状態を示します。




図 19.3 動作モード移行時の Vcc 電源電圧状態

# シリアルI/O(注意事項RxDi入力セットアップ時間)

RxDi 入力セットアップ時間につき、「17. 電気的特性 表 17.23 シリアル I/O」共に下記規格値を ご使用ください。

#### 表 19.1 シリアルI/O (Vcc=5V)

記号	<b>佰</b> 日		単位	
1 記 写	項  目	最 小	最 大	中四
tsu(D-C)	RxDi入力セットアップ時間	70		ns

注1. 「17. 電気的特性 表17.23 シリアルI/O」を参照してください。

# LP3及びLP4端子に関する注意点

LP3及びLP4には、図19.4のようにフィルタを接続してください。




図19.4 各端子の処理例

# CVIN、SYNCIN及びSVREF端子に関する注意点

データスライサを使用しない場合、CVIN、SYNCIN及びSVREF端子は、GNDに接続してください。

# 改訂記録

Davi	3% /= F		改訂内容
Rev.	発行日	ページ	ポイント
1.00	2005.09.02	-	初版発行
1.01	2005.09.15	7	表1.3 入出力ポートP1の項目を追加。
		160	図12.3 注2を削除。
1.02	2005.10.27	156	レジスタ図追加。
2.00	2006.03.27	206	(13) 0C16, 1316, 1A16番地のレジスタ図変更。
		207	(15) 1C16番地のレジスタ図変更。
		210	(21) 2216番地, (22) 2316番地のレジスタ図変更。
		211	(23) 2416番地のレジスタ図変更。
		212	(25) 2616番地のレジスタ図変更。
		214	(27) 2816番地のレジスタ図変更。
		217	(32)2D16番地のレジスタ図変更。
		219	(35) 3016番地, (36) 3116番地のレジスタ図変更。
		220	(39) 3416番地のレジスタ図変更。
		221	(40) 3516番地のレジスタ図変更。
		226 <b>~</b> 228	(47) 3C16番地~(50)3F16番地のレジスタ図変更。
		236	図14.14 変更。
		239 <b>~</b> 241	14.6(6)リモコン送信機能の項目追加。
		272	表 17.1 ユーザROM領域の性能項目変更。 表 17.2 注 1、2 変更。
		276	表 17.3 注 2 変 更。
		285	図 17.5 注5変更。
		292	図 17.12 イレーズエラー(3)変更。
		294	表 17.7 STARTBの機能項目変更。
		295	図17.13 変更。
2.10	2006.10.25	19	レジスタ番地の表変更。
		23	図3.4 変更。
		36	表4.2 変更。
		46	表 6.2 変更。
		54	図6.9 変更。
		55	L8~9追加。
		62	図8.2 注釈変更。
		63	図8.3 注釈変更。
		137	表 11.1 変更。
		156	I <sup>2</sup> C0割り込み制御レジスタ図 変更。
		194	表 14.4 変更。

M306H7MG-XXXFP/MC-XXXFP/FGFP	デー	-タシー	<b>-</b>
------------------------------	----	------	----------

# 改訂記録

Rev.	<b>※</b> 仁口		改訂内容
Rev.	発行日	ページ	ポイント
2.10	2006.10.25	206	(13) 0C16, 1316, 1A16番地のレジスタ図 変更。
		212	(25) 2616番地のレジスタ図 変更。
		220	(38) 3316番地のレジスタ図 変更。
		222	(41) 3616番地のレジスタ図 注釈変更。
		228	(49) 3E16番地のレジスタ図 変更。
		248	図15.1 変更。
		255	図15.9 変更。
		258	図 15.11 注釈削除。
		263	表 16.8 変更。
		297	表 17.7 変更。
		298	図17.13 変更。
		299	図17.14 変更。
		300	図17.15 変更。
		317	拡張レジスタ3616番地, 3E16番地のデータ設定に関する注意点 追加。

#### 本資料ご利用に際しての留意事項

- ¥ご利用に際しての留意事項
  本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権
  その他の権利の実施、使用を許諾または保証するものではありません。
  本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に
  対する侵害に関し、弊社は責任を負いません。
  本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際し
  ては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
  本資料に記載の製品がより、プレンス・アルゴリズムその他応用回路例などの全ての情報は本資料であるものであり、弊社は本資料に記載した
  製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報を
  ご確認頂きますとともに、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意下さい。
  本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその
  本質料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその

- 本資料に記載した情報は、止催を期すたの慎重に制作したものですか、万一本資料の記述の誤りに起因する損害がお各様に生した場合においても、弊任はその責任を負いません。
  本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独
  で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断して下さい。野社は、適用可否に対する責任は負いません。
  本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作
  が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図し
  で直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図し
  には、必ず事前に弊社営業窓口へご照会下さい。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願
  います。
- いるす。 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないで下さい。これらの用途に使用されたことにより発生した損害等につきまして は、弊社は一切の責任を負いません。

- 責任を負いません
- 12.本資料の全部または一部を弊社の文書による事前の承諾なしに転載または複製することを固くお断り致します。 13.本資料に関する詳細についてのお問い合わせ、その他お気付きの点等がございましたら弊社営業窓口までご照会下さい。

# RENESAS

営業お問合せ窓口 株式会社ルネサス販売

http://www.renesas.com

本京西東い茨新松中関北	東 わ 城潟本部西陸京 き	支 支支支支支支	社社社社店店店社社社社	〒100-0004 〒212-0058 〒190-0023 〒980-0013 〒970-8026 〒312-0034 〒950-0087 〒390-0815 〒460-0008 〒541-0044 〒920-0031	千代田区大手町2-6-2 (日本ビル) 川崎市幸区鹿島田890-12 (新川崎三井ビル) 立川市柴崎町2-2-23 (第二高島ビル2F) 仙台市青葉区花京院1-1-20 (花京院スクエア13F) いわき市平小太郎町4-9 (平小太郎ビル) ひたちなか市堀口832-2 (日立システムプラザ勝田1F) 新潟市東大通1-4-2 (新潟三井物産ビル3F) 松本市深志1-2-11 (昭和ビル7F) 名古屋市中区栄4-2-29 (名古屋広小路プレイス) 大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル) 金沢市広岡3-1-1 (金沢パークビル8F)	(03) 5201-5350 (044) 549-1662 (042) 524-8701 (022) 221-1351 (0246) 22-3222 (029) 271-9411 (025) 241-4361 (0263) 33-6622 (052) 249-3330 (06) 6233-9500 (076) 233-5980
						` '
広	島	支	店	<b>〒</b> 730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
鳥 九	取 州	支 支	店 社	〒680-0822 〒812-0011	鳥取市今町2-251 (日本生命鳥取駅前ビル) 福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(0857) 21-1915 (092) 481-7695
, ,	711	^	1-1-	1 3 12 00 11		( )

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com