

お客様各位

カタログ等資料中の旧社名の扱いについて

2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010 年 4 月 1 日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りが無いことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

お客様各位

資料中の「三菱電機」、「三菱XX」等名称の株式会社ルネサス テクノロジへの変更について

2003年4月1日を以って株式会社日立製作所及び三菱電機株式会社のマイコン、ロジック、アナログ、ディスクリート半導体、及びDRAMを除くメモリ(フラッシュメモリ・SRAM等)を含む半導体事業は株式会社ルネサス テクノロジに承継されました。

従いまして、本資料中には「三菱電機」、「三菱電機株式会社」、「三菱半導体」、「三菱XX」といった表記が残っておりますが、これらの表記は全て「株式会社ルネサス テクノロジ」に変更されておりますのでご理解の程お願い致します。尚、会社商標・ロゴ・コーポレートステートメント以外の内容については一切変更しておりませんので資料としての内容更新ではありません。

注:「高周波・光素子事業、パワーデバイス事業については三菱電機にて引き続き事業運営を行います。」

2003年4月1日
株式会社ルネサス テクノロジ
カスタマサポート部

概 要

概 要

M30218グループは、高性能シリコンゲートCMOSプロセスを採用しM16C/60シリーズCPUコアを搭載したシングルチップマイクロコンピュータです。M30218グループは100ピンプラスチックモールドQFPに収められています。このシングルチップマイクロコンピュータは、高機能命令を持ちながら高い命令効率を持ち、1Mバイトのアドレス空間と、命令を高速に実行する能力を備えています。また、乗算器やDMACを内蔵しており、高速な演算処理が必要な音響機器、家電製品の制御に適したシングルチップマイクロコンピュータです。

M30218グループは内蔵するメモリの種類、容量の異なる複数の品種があります。

特 長

- 基本機械語命令 M16C/60シリーズ互換
- メモリ容量 ROM/RAM(メモリ展開の図を参照してください。)
- 最短命令実行時間 100ns($f(XIN)=10\text{MHz}$ 時)
- 電源電圧 4.0V～5.5V($f(XIN)=10\text{MHz}$ 時)
2.7V～5.5V($f(XIN)=3.5\text{MHz}$)(注1)
- 割り込み 内部19要因、外部6要因、ソフトウェア4要因
- 多機能16ビットタイマ タイマA×5本、タイマB×3本
- FLDコントローラ 制御端子合計56本(内高耐圧Pチャネルオープンドレイン52本)
- シリアルI/O UARTまたはクロック同期形×2本
クロック同期形8ビット×1本(最大256バイト自動転送機能付き)
- DMAC 2チャンネル(スタート条件:15要因)
- A-D変換器 10ビット×8チャンネル
- D-A変換器 8ビット×2チャンネル
- CRC演算回路 1回路
- 監視タイマ 1本
- プログラマブル入出力ポート 48本
- 高耐圧ポート 52本
- クロック発生回路 2回路内蔵(帰還抵抗内蔵、セラミック共振子、または水晶共振子外付け)

注1. マスクROM版のみ

応 用

家電、事務機器、オーディオ、他


— 目 次 —

中央演算処理装置	11	タイマ	69
リセット	14	シリアルI/O	86
クロック発生回路	18	A-D変換器	113
プロテクト	26	D-A変換器	123
割り込み	27	CRC演算回路	125
監視タイマ	44	プログラマブル入出力ポート	127
DMAC	46	電気的特性	137
FLDコントローラ	52	フラッシュメモリ版	151

概 要

ピン接続図

図AA-1にピン接続図(上面図)を示します。




図AA-1. M30218グループのピン接続図(上面図)

概 要

ブロック図

図AA-2にM30218グループのブロック図を示します。



図AA-2. M30218グループのブロック図

概 要

性能概要

表AA-1にM30218グループの性能概要を示します。

表AA-1. M30218グループの性能概要


項 目			性 能
基本命令数			91命令
最短命令実行時間			100ns(f(XIN)=10MHz時)
メモリ容量	ROM		メモリ展開の図を参照してください
	RAM		メモリ展開の図を参照してください
入出力ポート	P3、P4、P7～P10		8ビット×6
出力ポート	P0～P2、P5、P6		8ビット×5
多機能タイマ	TA0, TA1, TA2, TA3, TA4		16ビット×5
	TB0, TB1, TB2		16ビット×3
シリアルI/O	UART0, UART1		(UARTまたはクロック同期形)×2
	SI/O2		(自動転送機能付きSI/O)×1
蛍光表示管表示			制御端子56本
A-D変換器			10ビット×8チャンネル
D-A変換器			8ビット×2
DMAC			2チャンネル(スタート条件:15要因)
CRC演算回路			1回路(生成多項式: $X^{16} + X^{12} + X^5 + 1$)
監視タイマ			15ビット×1(プリスケアラ付)
割り込み			内部19要因、外部6要因、ソフトウェア4要因、7レベル
クロック発生回路			2回路内蔵 (帰還抵抗内蔵、セラミック共振子、または水晶共振子外付け)
電源電圧			4.0V～5.5V(f(XIN)=10MHz時)
			2.7V～5.5V(f(XIN)=3.5MHz時)(注1)
消費電力			18mW(VCC=3V、f(XIN)=5MHz時)
入出力特性	入出力耐電圧		VCC－48V(出力P0～P2、P5、P6、入出力P3、P40～43)
			0～VCC (入出力P44～47、P7～P10)
	出力電流	H	－18mA (P0～P3、P40～43、P5、P6) ：高耐圧Pチャンネルオープンドレイン
			－5mA (P44～47、P7～P10)
		L	5mA (P44～47、P7～P10)
動作周囲温度			－20℃～85℃
素子構造			CMOSシリコンゲート
パッケージ			100ピンプラスチックモールドQFP

注1. マスクROM版のみ


概 要

M30218グループでは次のような展開を計画しています。

- (1) マスクROM版、フラッシュメモリ版のサポート
 - (2) メモリ容量
 - (3) パッケージ
- 100P6S プラスチックモールドQFP(マスクROM版、フラッシュメモリ版)



図AA-3. メモリ展開



図AA-4. 形名とメモリサイズ・パッケージ

端子機能の説明

SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER

端子の機能説明

端子名	名 称	入出力	機 能
VCC, VSS	電源入力		VCC端子には、2.7V(注1)～5.5Vを印加してください。VSS端子には、0Vを印加してください。VCC端子とVSS端子間にバイパスコンデンサを接続してください。
CNVSS	CNVSS	入力	VSS端子に接続してください。
RESET	リセット入力	入力	この端子に“L”を入力すると、マイクロコンピュータはリセット状態になります。
XIN XOUT	クロック入力 クロック出力	入力 出力	メインクロック発振回路の入出力端子です。XIN端子とXOUT端子の間にはセラミック共振子、または水晶発振子を接続してください。外部で生成したクロックを入力する場合は、XIN端子からクロックを入力し、XOUT端子は開放にしてください。
AVCC	アナログ電源入力		A-D変換器の電源入力端子です。VCC端子に接続してください。
AVSS	アナログ電源入力		A-D変換器の電源入力端子です。VSS端子に接続してください。
VREF	基準電圧入力	入力	A-D変換器の基準電圧入力端子です。
VEE	プルダウン電源 入力		ポートP0～P1、P5、P6のプルダウン抵抗に供給する電圧を印加します。
P00/FLD16 } P07/FLD23	出力ポートP0	出力	8ビットの出力ポートで、出力形式は高耐圧Pチャネルオープンドレインです。VEE端子との間にプルダウン抵抗を内蔵しています。リセット時には“VEE”レベルになります。P0は、ソフトウェアで選択することによって、FLDコントローラ出力端子として機能します。
P10/FLD24 } P17/FLD31	出力ポートP1	出力	P0と同等の機能を持つ8ビット出力ポートです。ソフトウェアで選択することによって、FLDコントローラの出力端子として機能します。
P20/FLD32 } P27/FLD39	出力ポートP2	出力	P0と同等の機能を持つ8ビット出力ポートです。VEE端子との間にプルダウン抵抗を内蔵していません。ソフトウェアで選択することによって、FLDコントローラの出力端子として機能します。
P30/FLD40 } P37/FLD47	入出力ポートP3	入出力	8ビットの入出力ポートです。VEE端子との間にプルダウン抵抗を内蔵していません。入出力を選択するための方向レジスタを持ち、1端子ごとに入力または出力ポートに設定できます。入力レベルは、低電圧入力レベルで、出力形式は高耐圧Pチャネルオープンドレインです。ソフトウェアで選択することによって、FLDコントローラの出力端子として機能します。
P40/FLD48 } P47/FLD56	入出力ポートP4	入出力	P4は、P3と同等の機能を持つ入出力ポートです。 入力レベルは低電圧入力レベルで、出力形式はP40～P43が高耐圧Pチャネルオープンドレインで、P44～P47がCMOS出力です。 P40～P43には、VEE端子との間にプルダウン抵抗を内蔵していません。 ソフトウェアで選択することによって、FLDコントローラの出力端子として機能します。また、P44～P47は、ソフトウェアで選択することによって、UART0の入出力端子としても機能します。また、入力ポート時、ソフトウェアにて4ビット単位でプルアップ抵抗の有無を設定できます。
P50/FLD8 } P57/FLD15	出力ポートP5	出力	P0と同等の機能を持つ8ビット出力ポートです。ソフトウェアで選択することによって、FLDコントローラの出力端子として機能します。

端子機能の説明

端子の機能説明

端子名	名 称	入出力	機 能
P60/FLD0 └ P67/FLD7	出力ポートP6	出力	P0と同等の機能を持つ8ビット出力ポートです。ソフトウェアで選択することによって、FLDコントローラの出力端子として機能します。
P70～P77	入出力ポートP7	入出力	P3と同等の機能を持つ入出力ポートです。入力、出力形式はCMOS入出力です。また、入力ポート時、ソフトウェアにて4ビット単位でプルアップ抵抗の有無を設定できます。P70～P72は、ソフトウェアで選択することによって、タイマB0～B2の入力端子として機能します。P73は、ソフトウェアで選択することによって、タイマA0の入出力端子として機能します。P74～P77は、ソフトウェアで選択することによって、タイマA1～A4の入出力端子、UART1の入出力端子として機能します。
P80～P87	入出力ポートP8	入出力	P7と同等の機能を持つ入出力ポートです。また、入力ポート時、ソフトウェアにて4ビット単位でプルアップ抵抗の有無を設定できます。P80～P85は、ソフトウェアで選択することによって、外部割り込みの入力端子として機能します。また、P86、P87は、ソフトウェアで選択することによって、サブクロック発振回路の入力端子として機能します。この場合、P86(XOUT端子)とP87(XCIN端子)の間には、水晶発振子を接続してください。
P90～P97	入出力ポートP9	入出力	P7と同等の機能を持つ入出力ポートです。また、入力ポート時、ソフトウェアにて4ビット単位でプルアップ抵抗の有無を設定できます。P97は、ソフトウェアで選択することによって、D-A変換器の出力端子、XINの8分周、32分周または、XCINと同じ周期を持つクロック出力および、FLDコントローラのDIM信号出力として機能します。P96は、ソフトウェアで選択することによって、D-A変換器の出力端子、および、自動転送付きシリアルI/Oのクロック入出力端子として機能します。P90～P95は、ソフトウェアで選択することによって、自動転送付シリアルI/Oの入出力端子として機能します。
P100～P107	入出力ポートP10	入出力	P7と同等の機能を持つ8ビット入出力ポートです。また、入力ポート時、ソフトウェアにて4ビット単位でプルアップ抵抗の有無を設定できます。ソフトウェアで選択することによって、A-D変換器の入力端子として機能します。

注1. フラッシュメモリ版は4.0V～5.5Vを印可してください。

メモリ

機能ブロック動作説明

M30218グループは、次のような装置をシングルチップ内に収めています。命令またはデータを記憶するためのメモリであるROMとRAM、演算を実行するための中央演算処理装置、そして、蛍光表示管表示機能、タイマ、シリアルI/O、D-A変換器、DMAC、CRC演算回路、A-D変換器、入出力ポートなどの周辺装置です。

次に各装置について説明します。

メモリ


メモリ配置図を図BA-1に示します。アドレス空間は00000₁₆番地からFFFFF₁₆番地までの1Mバイトあります。

FFFFF₁₆番地から番地の小さい方向にROMが配置されています。例えば、M30218MC-AXXXFPではE0000₁₆番地からFFFFF₁₆番地まで128Kバイトの内部ROMが配置されています。FFFDC₁₆番地からFFFFF₁₆番地はリセットなどの固定割り込みベクタテーブルの番地で、ここに割り込みルーチンの先頭アドレスを格納します。また、タイマ割り込みなどのベクタテーブルの番地は、内部レジスタ(INTB)により任意に設定することができます。詳細は割り込みの項を参照してください。

00400₁₆番地から番地の大きい方向にRAMが配置されています。例えば、M30218MC-AXXXFPでは00400₁₆番地から033FF₁₆番地まで12Kバイトの内部RAMが配置されています。RAMはデータ格納以外にサブルーチン呼び出しや、割り込み時のスタックとしても使用します。(内、00400₁₆番地から004FF₁₆番地はSIO2用RAM、00500₁₆番地から005DF₁₆番地はFLD用RAMです)。

00000₁₆番地から003FF₁₆番地は入出力ポート、A-D変換器、シリアルI/O、タイマなどの周辺装置の制御レジスタが割り付けられているSFR領域です。SFR領域のうち何も配置されていない領域はすべて予約領域となっており、使用することができません。

FFE00₁₆番地からFFFD₁₆番地はスペシャルページベクタテーブルで、ここにサブルーチンの先頭番地またはジャンプ先の番地を格納すれば、サブルーチンコール命令やジャンプ命令を2バイトで使用でき、プログラムステップ数の節減に役立ちます。



図BA-1. メモリ配置図

メモリ

0000 ₁₆		0040 ₁₆	
0001 ₁₆		0041 ₁₆	
0002 ₁₆		0042 ₁₆	
0003 ₁₆		0043 ₁₆	
0004 ₁₆	プロセッサモードレジスタ0(PM0)	0044 ₁₆	
0005 ₁₆	プロセッサモードレジスタ1(PM1)	0045 ₁₆	
0006 ₁₆	システムクロック制御レジスタ0(CM0)	0046 ₁₆	
0007 ₁₆	システムクロック制御レジスタ1(CM1)	0047 ₁₆	INT3割り込み制御レジスタ(INT3IC)
0008 ₁₆		0048 ₁₆	INT4割り込み制御レジスタ(INT4IC)
0009 ₁₆	アドレス一致割り込み許可レジスタ(AIER)	0049 ₁₆	INT5割り込み制御レジスタ(INT5IC)
000A ₁₆	プロテクトレジスタ(PRCR)	004A ₁₆	
000B ₁₆		004B ₁₆	DMA0割り込み制御レジスタ(DM0IC)
000C ₁₆		004C ₁₆	DMA1割り込み制御レジスタ(DM1IC)
000D ₁₆		004D ₁₆	
000E ₁₆	監視タイマスタートレジスタ(WDTS)	004E ₁₆	A-D変換割り込み制御レジスタ(ADIC)
000F ₁₆	監視タイマ制御レジスタ(WDC)	004F ₁₆	SI/O2自動転送割り込み制御レジスタ(ASIOIC)
0010 ₁₆		0050 ₁₆	FLD割り込み制御レジスタ(FLDIC)
0011 ₁₆	アドレス一致割り込みレジスタ0(RMAD0)	0051 ₁₆	UART0送信割り込み制御レジスタ(S0TIC)
0012 ₁₆		0052 ₁₆	UART0受信割り込み制御レジスタ(S0RIC)
0013 ₁₆		0053 ₁₆	UART1送信割り込み制御レジスタ(S1TIC)
0014 ₁₆		0054 ₁₆	UART1受信割り込み制御レジスタ(S1RIC)
0015 ₁₆	アドレス一致割り込みレジスタ1(RMAD1)	0055 ₁₆	タイマA0割り込み制御レジスタ(TA0IC)
0016 ₁₆		0056 ₁₆	タイマA1割り込み制御レジスタ(TA1IC)
0017 ₁₆		0057 ₁₆	タイマA2割り込み制御レジスタ(TA2IC)
0018 ₁₆		0058 ₁₆	タイマA3割り込み制御レジスタ(TA3IC)
0019 ₁₆		0059 ₁₆	タイマA4割り込み制御レジスタ(TA4IC)
001A ₁₆		005A ₁₆	タイマB0割り込み制御レジスタ(TB0IC)
001B ₁₆		005B ₁₆	タイマB1割り込み制御レジスタ(TB1IC)
001C ₁₆		005C ₁₆	タイマB2割り込み制御レジスタ(TB2IC)
001D ₁₆		005D ₁₆	INT0割り込み制御レジスタ(INT0IC)
001E ₁₆		005E ₁₆	INT1割り込み制御レジスタ(INT1IC)
001F ₁₆		005F ₁₆	INT2割り込み制御レジスタ(INT2IC)
0020 ₁₆		0340 ₁₆	シリアル/O2自動転送データポインタ(SIO2DP)
0021 ₁₆	DMA0ソースポインタ(SAR0)	0341 ₁₆	
0022 ₁₆		0342 ₁₆	シリアル/O2制御レジスタ1(SIO2CON1)
0023 ₁₆		0343 ₁₆	
0024 ₁₆		0344 ₁₆	シリアル/O2制御レジスタ2(SIO2CON2)
0025 ₁₆	DMA0ディスティネーションポインタ(DAR0)	0345 ₁₆	
0026 ₁₆		0346 ₁₆	シリアル/O2レジスタ/転送カウンタ(SIO2)
0027 ₁₆		0347 ₁₆	
0028 ₁₆	DMA0転送カウンタ(TCR0)	0348 ₁₆	シリアル/O2制御レジスタ3(SIO2CON3)
0029 ₁₆		0349 ₁₆	
002A ₁₆		034A ₁₆	
002B ₁₆		034B ₁₆	
002C ₁₆	DMA0制御レジスタ(DM0CON)	034C ₁₆	
002D ₁₆		034D ₁₆	
002E ₁₆		034E ₁₆	
002F ₁₆		034F ₁₆	
0030 ₁₆		0350 ₁₆	FLDCモードレジスタ(FLDM)
0031 ₁₆	DMA1ソースポインタ(SAR1)	0351 ₁₆	FLD出力制御レジスタ(FLDCON)
0032 ₁₆		0352 ₁₆	Tdisp時間設定レジスタ(TDISP)
0033 ₁₆		0353 ₁₆	
0034 ₁₆		0354 ₁₆	Toff1時間設定レジスタ(TOFF1)
0035 ₁₆	DMA1ディスティネーションポインタ(DAR1)	0355 ₁₆	
0036 ₁₆		0356 ₁₆	Toff2時間設定レジスタ(TOFF2)
0037 ₁₆		0357 ₁₆	
0038 ₁₆		0358 ₁₆	FLDデータポインタ(FLDDP)
0039 ₁₆	DMA1転送カウンタ(TCR1)	0359 ₁₆	ポートP2FLD/ポート切り替えレジスタ(P2FPR)
003A ₁₆		035A ₁₆	ポートP3FLD/ポート切り替えレジスタ(P3FPR)
003B ₁₆		035B ₁₆	ポートP4FLD/ポート切り替えレジスタ(P4FPR)
003C ₁₆	DMA1制御レジスタ(DM1CON)	035C ₁₆	P5ディジット出力設定切り替えレジスタ(P5DOR)
003D ₁₆		035D ₁₆	P6ディジット出力設定切り替えレジスタ(P6DOR)
003E ₁₆		035E ₁₆	
003F ₁₆		035F ₁₆	

図BA-2. 周辺装置制御レジスタの配置

メモリ


0380 ₁₆	カウント開始フラグ(TABSR)	03C0 ₁₆	A-Dレジスタ0(AD0)
0381 ₁₆	時計用プリスケアラセットフラグ(CPSRF)	03C1 ₁₆	
0382 ₁₆	ワンショット開始フラグ(ONSF)	03C2 ₁₆	A-Dレジスタ1(AD1)
0383 ₁₆	トリガ選択レジスタ(TRGSR)	03C3 ₁₆	
0384 ₁₆	アップダウンフラグ(UDF)	03C4 ₁₆	A-Dレジスタ2(AD2)
0385 ₁₆		03C5 ₁₆	
0386 ₁₆	タイマA0(TA0)	03C6 ₁₆	A-Dレジスタ3(AD3)
0387 ₁₆		03C7 ₁₆	
0388 ₁₆	タイマA1(TA1)	03C8 ₁₆	A-Dレジスタ4(AD4)
0389 ₁₆		03C9 ₁₆	
038A ₁₆	タイマA2(TA2)	03CA ₁₆	A-Dレジスタ5(AD5)
038B ₁₆		03CB ₁₆	
038C ₁₆	タイマA3(TA3)	03CC ₁₆	A-Dレジスタ6(AD6)
038D ₁₆		03CD ₁₆	
038E ₁₆	タイマA4(TA4)	03CE ₁₆	A-Dレジスタ7(AD7)
038F ₁₆		03CF ₁₆	
0390 ₁₆	タイマB0(TB0)	03D0 ₁₆	
0391 ₁₆		03D1 ₁₆	
0392 ₁₆	タイマB1(TB1)	03D2 ₁₆	
0393 ₁₆		03D3 ₁₆	
0394 ₁₆	タイマB2(TB2)	03D4 ₁₆	A-D制御レジスタ2(ADCON2)
0395 ₁₆		03D5 ₁₆	
0396 ₁₆	タイマA0モードレジスタ(TA0MR)	03D6 ₁₆	A-D制御レジスタ0(ADCON0)
0397 ₁₆	タイマA1モードレジスタ(TA1MR)	03D7 ₁₆	A-D制御レジスタ1(ADCON1)
0398 ₁₆	タイマA2モードレジスタ(TA2MR)	03D8 ₁₆	D-Aレジスタ0(DA0)
0399 ₁₆	タイマA3モードレジスタ(TA3MR)	03D9 ₁₆	
039A ₁₆	タイマA4モードレジスタ(TA4MR)	03DA ₁₆	D-Aレジスタ1(DA1)
039B ₁₆	タイマB0モードレジスタ(TB0MR)	03DB ₁₆	
039C ₁₆	タイマB1モードレジスタ(TB1MR)	03DC ₁₆	D-A制御レジスタ(DACON)
039D ₁₆	タイマB2モードレジスタ(TB2MR)	03DD ₁₆	
039E ₁₆		03DE ₁₆	
039F ₁₆		03DF ₁₆	
03A0 ₁₆	UART0送受信モードレジスタ(U0MR)	03E0 ₁₆	ポートP0(P0)
03A1 ₁₆	UART0転送速度レジスタ(U0BRG)	03E1 ₁₆	ポートP1(P1)
03A2 ₁₆	UART0送信バッファレジスタ(U0TB)	03E2 ₁₆	
03A3 ₁₆		03E3 ₁₆	
03A4 ₁₆	UART0送受信制御レジスタ0(U0C0)	03E4 ₁₆	ポートP2(P2)
03A5 ₁₆	UART0送受信制御レジスタ1(U0C1)	03E5 ₁₆	ポートP3(P3)
03A6 ₁₆	UART0受信バッファレジスタ(U0RB)	03E6 ₁₆	
03A7 ₁₆		03E7 ₁₆	ポートP3方向レジスタ(PD3)
03A8 ₁₆	UART1送受信モードレジスタ(U1MR)	03E8 ₁₆	ポートP4(P4)
03A9 ₁₆	UART1転送速度レジスタ(U1BRG)	03E9 ₁₆	ポートP5(P5)
03AA ₁₆	UART1送信バッファレジスタ(U1TB)	03EA ₁₆	ポートP4方向レジスタ(PD4)
03AB ₁₆		03EB ₁₆	
03AC ₁₆	UART1送受信制御レジスタ0(U1C0)	03EC ₁₆	ポートP6(P6)
03AD ₁₆	UART1送受信制御レジスタ1(U1C1)	03ED ₁₆	ポートP7(P7)
03AE ₁₆		03EE ₁₆	
03AF ₁₆	UART1受信バッファレジスタ(U1RB)	03EF ₁₆	ポートP7方向レジスタ(PD7)
03B0 ₁₆	UART送受信制御レジスタ2(UCON)	03F0 ₁₆	ポートP8(P8)
03B1 ₁₆		03F1 ₁₆	ポートP9(P9)
03B2 ₁₆		03F2 ₁₆	ポートP8方向レジスタ(PD8)
03B3 ₁₆		03F3 ₁₆	ポートP9方向レジスタ(PD9)
03B4 ₁₆	フラッシュメモリ制御レジスタ0(FCON0) (注1)	03F4 ₁₆	ポートP10(P10)
03B5 ₁₆	フラッシュメモリ制御レジスタ1(FCON1) (注1)	03F5 ₁₆	
03B6 ₁₆	フラッシュコマンドレジスタ(FCMD) (注1)	03F6 ₁₆	ポートP10方向レジスタ(PD10)
03B7 ₁₆		03F7 ₁₆	
03B8 ₁₆	DMA0要因選択レジスタ(DM0SL)	03F8 ₁₆	
03B9 ₁₆		03F9 ₁₆	
03BA ₁₆	DMA1要因選択レジスタ(DM1SL)	03FA ₁₆	
03BB ₁₆		03FB ₁₆	
03BC ₁₆	CRCデータレジスタ(CRCD)	03FC ₁₆	
03BD ₁₆		03FD ₁₆	ブルアップ制御レジスタ0(PUR0)
03BE ₁₆	CRCインプットレジスタ(CRCIN)	03FE ₁₆	ブルアップ制御レジスタ1(PUR1)
03BF ₁₆		03FF ₁₆	

注1. このレジスタは、フラッシュメモリ版にのみ存在します。

図BA-3. 周辺装置制御レジスタの配置

中央演算処理装置

中央演算処理装置には図CA-1に示す13個のレジスタがあります。これらのうち、R0,R1,R2,R3,A0,A1,FBの7個は2セットあり、2つのレジスタバンクを構成しています。



図CA-1. 中央演算処理装置のレジスタ構成

(1) データレジスタ(R0/R0H/R0L/R1/R1H/R1L/R2/R3)

データレジスタ(R0/R1/R2/R3)は16ビットで構成されており、主に転送や算術、論理演算に使用します。

R0/R1は、上位(R0H/R1H)と下位(R0L/R1L)を別々に8ビットのデータレジスタとして使用することもできます。また、一部の命令ではR2とR0、R3とR1を組合せて32ビットのデータレジスタ(R2R0/R3R1)としても使用できます。

(2) アドレスレジスタ(A0/A1)

アドレスレジスタ(A0/A1)は16ビットで構成されており、データレジスタと同等の機能を持ちます。また、アドレスレジスタ間接アドレッシングおよびアドレスレジスタ相対アドレッシングに使用します。

一部の命令ではA1とA0とを組合せて32ビットのアドレスレジスタ(A1A0)としても使用できます。

(3) フレームベースレジスタ(FB)

フレームベースレジスタ(FB)は16ビットで構成されており、FB相対アドレッシングに使用します。

(4) プログラムカウンタ(PC)

プログラムカウンタ(PC)は20ビットで構成されており、次に実行する命令の番地を示します。

(5) 割り込みテーブルレジスタ(INTB)

割り込みテーブルレジスタ(INTB)は20ビットで構成されており、割り込みベクタテーブルの先頭番地を示します。

(6) スタックポインタ(USP/ISP)

スタックポインタは、ユーザスタックポインタ(USP)と割り込みスタックポインタ(ISP)の2種類があり、共に16ビットで構成されています。

使用するスタックポインタ(USP/ISP)はスタックポインタ指定フラグ(Uフラグ)によって切り替えられます。

スタックポインタ指定フラグ(Uフラグ)は、フラグレジスタ(FLG)のビット7です。

(7) スタティックベースレジスタ(SB)

スタティックベースレジスタ(SB)は16ビットで構成されており、SB相対アドレッシングに使用します。

(8) フラグレジスタ(FLG)

フラグレジスタ(FLG)は11ビットで構成されており、1ビット単位でフラグとして使用します。

フラグレジスタ(FLG)の構成を図CA-2に示します。また、各フラグの機能を以下に示します。

●ビット0：キャリーフラグ(Cフラグ)

算術論理ユニットで発生したキャリー、ボロー、シフトアウトしたビット等を保持します。

●ビット1：デバッグフラグ(Dフラグ)

シングルステップ割り込みを許可するフラグです。

このフラグが“1”のとき、命令実行後シングルステップ割り込みが発生します。割り込みを受け付けると、このフラグは“0”になります。

●ビット2：ゼロフラグ(Zフラグ)

演算の結果が0のとき“1”になり、それ以外のとき“0”になります。

●ビット3：サインフラグ(Sフラグ)

演算の結果が負のとき“1”になり、それ以外のとき“0”になります。

●ビット4：レジスタバンク指定フラグ(Bフラグ)

レジスタバンクの選択を行います。このフラグが“0”のときレジスタバンク0が指定され、“1”のときレジスタバンク1が指定されます。

●ビット5：オーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに“1”になります。

●ビット6：割り込み許可フラグ(Iフラグ)

マスカブル割り込みを許可するフラグです。

このフラグが“0”のとき割り込みは禁止され、“1”のとき許可されます。

割り込みを受け付けると、このフラグは“0”になります。

●ビット7：スタックポインタ指定フラグ(Uフラグ)

このフラグが“0”のとき割り込みスタックポインタ(ISP)が指定され、“1”のときユーザスタックポインタ(USP)が指定されます。

ハードウェア割り込みを受け付けたとき、またはソフトウェア割り込み番号0～31のINT命令を実行したとき、このフラグは“0”になります。

●ビット8～ビット11：予約領域


●ビット12～ビット14：プロセッサ割り込み優先レベル(IPL)

プロセッサ割り込み優先レベル(IPL)は3ビットで構成されており、レベル0～レベル7までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、プロセッサ割り込み優先レベル(IPL)より大きい場合、その割り込みは許可されます。

●ビット15：予約領域

C、Z、S、O各フラグは、命令により変化します。変化の詳細はソフトウェアマニュアルを参照してください。



図CA-2. フラグレジスタ(FLG)の構成


リセット

リセット


リセットは、ハードウェアによるリセットとソフトウェアによるリセットの2種類あります。ソフトウェアリセット、ハードウェアリセットともリセット解除後の動作は同じです(ソフトウェアリセットの詳細は「ソフトウェアリセット」を参照)。この項では、ハードウェアリセットを中心に説明します。

電源電圧が動作保証電圧であるとき、リセット端子を $2\mu\text{s}$ 以上“L”レベル($0.2V_{CC}$ 以下)に保つとリセット状態になります。その後、メインクロックが十分に安定しているときにリセット端子を“H”レベルに戻すとリセットが解除され、リセットベクタテーブルで示される番地からプログラムを実行します。

リセット回路の一例を図DA-1、リセットシーケンスを図DA-2に示します。



図DA-1. リセット回路の一例



図DA-2. リセットシーケンス

リセット

(1) プロセッサモードレジスタ0	(000416)...		(24) タイマA0割り込み制御レジスタ	(005516)...	
(2) プロセッサモードレジスタ1	(000516)...		(25) タイマA1割り込み制御レジスタ	(005616)...	
(3) システムクロック制御レジスタ0	(000616)...		(26) タイマA2割り込み制御レジスタ	(005716)...	
(4) システムクロック制御レジスタ1	(000716)...		(27) タイマA3割り込み制御レジスタ	(005816)...	
(5) アドレス一致割り込み許可レジスタ	(000916)...		(28) タイマA4割り込み制御レジスタ	(005916)...	
(6) プロテクトレジスタ	(000A16)...		(29) タイマB0割り込み制御レジスタ	(005A16)...	
(7) 監視タイマ制御レジスタ	(000F16)...		(30) タイマB1割り込み制御レジスタ	(005B16)...	
(8) アドレス一致割り込みレジスタ0	(001016)...	0016	(31) タイマB2割り込み制御レジスタ	(005C16)...	
	(001116)...	0016	(32) INT0割り込み制御レジスタ	(005D16)...	
	(001216)...		(33) INT1割り込み制御レジスタ	(005E16)...	
(9) アドレス一致割り込みレジスタ1	(001416)...	0016	(34) INT2割り込み制御レジスタ	(005F16)...	
	(001516)...	0016	(35) シリアル/O2制御レジスタ1	(034216)...	0016
	(001616)...		(36) シリアル/O2制御レジスタ2	(034416)...	0016
(10) DMA0制御レジスタ	(002C16)...		(37) シリアル/O2制御レジスタ3	(034816)...	0016
(11) DMA1制御レジスタ	(003C16)...		(38) FLDCモードレジスタ	(035016)...	0016
(12) INT3割り込み制御レジスタ	(004716)...		(39) FLD出力制御レジスタ	(035116)...	0016
(13) INT4割り込み制御レジスタ	(004816)...		(40) Tdisp時間設定レジスタ	(035216)...	0016
(14) INT5割り込み制御レジスタ	(004916)...		(41) Toff1時間設定レジスタ	(035416)...	FF16
(15) DMA0割り込み制御レジスタ	(004B16)...		(42) Toff2時間設定レジスタ	(035616)...	FF16
(16) DMA1割り込み制御レジスタ	(004C16)...		(43) ポートP2FLD/ポート切り替えレジスタ	(035916)...	0016
(17) A-D変換割り込み制御レジスタ	(004E16)...		(44) ポートP3FLD/ポート切り替えレジスタ	(035A16)...	0016
(18) SI/O2自動転送割り込み制御レジスタ	(004F16)...		(45) ポートP4FLD/ポート切り替えレジスタ	(035B16)...	0016
(19) FLD割り込み制御レジスタ	(005016)...		(46) P5ディジット出力設定切り替えレジスタ	(035C16)...	0016
(20) UART0送信割り込み制御レジスタ	(005116)...		(47) P6ディジット出力設定切り替えレジスタ	(035D16)...	0016
(21) UART0受信割り込み制御レジスタ	(005216)...				
(22) UART1送信割り込み制御レジスタ	(005316)...				
(23) UART1受信割り込み制御レジスタ	(005416)...				

これ以外のレジスタおよびRAMの内容はリセット時には不定ですので、初期値をセットしてください。

x : このビットは何も配置されていません。
? : 不定です。

図DA-3. リセット解除後のマイクロコンピュータの内部状態

リセット

(48) カウント開始フラグ	(0380 ₁₆)...	00 ₁₆	(74) A-D制御レジスタ0	(03D6 ₁₆)...	0 0 0 0 0 ? ? ?
(49) 時計用プリスケアラリセットフラグ	(0381 ₁₆)...	0	(75) A-D制御レジスタ1	(03D7 ₁₆)...	00 ₁₆
(50) ワンショット開始フラグ	(0382 ₁₆)...	0 0 ? 0 0 0 0	(76) D-A制御レジスタ	(03DC ₁₆)...	00 ₁₆
(51) トリガ選択レジスタ	(0383 ₁₆)...	00 ₁₆	(77) ポートP3方向レジスタ	(03E7 ₁₆)...	00 ₁₆
(52) アップダウンフラグ	(0384 ₁₆)...	00 ₁₆	(78) ポートP4方向レジスタ	(03EA ₁₆)...	00 ₁₆
(53) タイマA0モードレジスタ	(0396 ₁₆)...	00 ₁₆	(79) ポートP7方向レジスタ	(03EF ₁₆)...	00 ₁₆
(54) タイマA1モードレジスタ	(0397 ₁₆)...	00 ₁₆	(80) ポートP8方向レジスタ	(03F2 ₁₆)...	00 ₁₆
(55) タイマA2モードレジスタ	(0398 ₁₆)...	00 ₁₆	(81) ポートP9方向レジスタ	(03F3 ₁₆)...	00 ₁₆
(56) タイマA3モードレジスタ	(0399 ₁₆)...	00 ₁₆	(82) ポートP10方向レジスタ	(03F6 ₁₆)...	00 ₁₆
(57) タイマA4モードレジスタ	(039A ₁₆)...	00 ₁₆	(83) プルアップ制御レジスタ0	(03FD ₁₆)...	00 ₁₆
(58) タイマB0モードレジスタ	(039B ₁₆)...	0 0 ? 0 0 0 0	(84) プルアップ制御レジスタ1	(03FE ₁₆)...	00 ₁₆
(59) タイマB1モードレジスタ	(039C ₁₆)...	0 0 ? 0 0 0 0	(85) データレジスタ(R0/R1/R2/R3)	...	0000 ₁₆
(60) タイマB2モードレジスタ	(039D ₁₆)...	0 0 ? 0 0 0 0	(86) アドレスレジスタ(A0/A1)	...	0000 ₁₆
(61) UART0送受信モードレジスタ	(03A0 ₁₆)...	00 ₁₆	(87) フレームベースレジスタ(FB)	...	0000 ₁₆
(62) UART0送受信制御レジスタ0	(03A4 ₁₆)...	0 0 0 0 1 0 0 0	(88) 割り込みテーブルレジスタ	...	00000 ₁₆
(63) UART0送受信制御レジスタ1	(03A5 ₁₆)...	0 0 0 0 0 0 1 0	(89) ユーザスタックポインタ(USP)	...	0000 ₁₆
(64) UART1送受信モードレジスタ	(03A8 ₁₆)...	00 ₁₆	(90) 割り込みスタックポインタ(ISP)	...	0000 ₁₆
(65) UART1送受信制御レジスタ0	(03AC ₁₆)...	0 0 0 0 1 0 0 0	(91) スタティクベースレジスタ(SB)	...	0000 ₁₆
(66) UART1送受信制御レジスタ1	(03AD ₁₆)...	0 0 0 0 0 0 1 0	(92) フラグレジスタ(FLG)	...	0000 ₁₆
(67) UART送受信制御レジスタ2	(03B0 ₁₆)...	0 0 0 0 0 0 0 0			
(68) フラッシュメモリ制御レジスタ0(注1)	(03B4 ₁₆)...	0 0 1 0 0 0 0 0			
(69) フラッシュメモリ制御レジスタ1(注1)	(03B5 ₁₆)...	0 0 0 0 0 0 0 0			
(70) フラッシュコマンドレジスタ(注1)	(03B6 ₁₆)...	00 ₁₆			
(71) DMA0要因選択レジスタ	(03B8 ₁₆)...	00 ₁₆			
(72) DMA1要因選択レジスタ	(03BA ₁₆)...	00 ₁₆			
(73) A-D制御レジスタ2	(03D4 ₁₆)...	0			

これ以外のレジスタおよびRAMの内容はリセット時には不定ですので、初期値をセットしてください。

x : このビットは何も配置されていません。

? : 不定です。

注1. このレジスタは、フラッシュメモリ版にのみ存在します。


図DA-4. リセット解除後のマイクロコンピュータの内部状態

ソフトウェアリセット

ソフトウェアリセット

プロセッサモードレジスタ0(0004₁₆番地)のビット3に“1”を書き込むことでマイクロコンピュータにリセットをかけることができます(ソフトウェアリセット)。ソフトウェアリセットは、マイコンのハードウェアリセットと同様の動作を行います。ただし、内部RAM領域の内容は保持します。図DA-5にプロセッサモードレジスタ0、プロセッサモードレジスタ1の構成を示します。


プロセッサモードレジスタ0 (注1)

シンボル
PM0アドレス
0004₁₆番地リセット時
XXXX0000₂

ビットシンボル	ビット名	機 能	R	W
予約ビット		必ず“0”を設定してください	○	○
PM03	ソフトウェアリセットビット	このビットに“1”を書き込むとマイクロコンピュータはリセットされる。読み出し時の値は“0”。	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—	—

注1. このレジスタを書き替える場合、プロテクトレジスタ(000A₁₆番地)のビット1を“1”にしてください。

プロセッサモードレジスタ1 (注1)

シンボル
PM1アドレス
0005₁₆番地リセット時
0XXXXX00₂

ビットシンボル	ビット名	機 能	R	W
予約ビット		必ず“0”を設定してください	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—	—
予約ビット		必ず“0”を設定してください	○	○

注1. このレジスタを書き替える場合、プロテクトレジスタ(000A₁₆番地)のビット1を“1”にしてください。

図DA-5. プロセッサモードレジスタ0、プロセッサモードレジスタ1の構成

クロック発生回路


クロック発生回路は、CPU、内蔵周辺装置などの動作クロック源を供給する発振回路を2回路内蔵しています。

表WA-1. メインクロック発振回路、サブクロック発振回路


	メインクロック発振回路	サブクロック発振回路
クロックの用途	●CPUの動作クロック源 ●内蔵周辺装置の動作クロック源	●CPUの動作クロック源 ●タイマA、Bのカウントクロック源
接続できる発振子	セラミック発振子、水晶発振子	水晶発振子
発振子の接続端子	XIN、XOUT	XCIN、XCOUT
発振の停止/再開機能	あり	あり
リセット直後の発振子の状態	発振	停止
その他	外部で生成されたクロックを入力することが可能	

発振回路例

図WA-1にメインクロックに発振子を接続した場合および外部で生成されたクロックを入力した場合の回路例を示します。図WA-2にサブクロックに発振子を接続した場合および外部で生成されたクロックを入力した場合の回路例を示します。図WA-1中および図WA-2中の回路定数は発振子によって異なりますので、発振子メーカーの推奨する値に設定してください。



図WA-1. メインクロックの接続例




図WA-2. サブクロックの接続例

クロック発生回路

クロックの制御

図WA-3にクロック発生回路のブロック図を示します。



図WA-3. クロック発生回路

クロック発生回路

クロック発生回路で発生するクロックを順に説明します。

(1) メインクロック

メインクロック発振回路が供給するクロックです。リセット直後は、このクロックの8分周がBCLKになります。メインクロック停止ビット(000616番地のビット5)によってこのクロックの供給を停止することができます。CPUの動作クロック源をサブクロックに切り替えた後、このクロックの供給を停止すると消費電力は低減します。

メインクロック発振回路の発振が安定した後は、XIN-XOUT駆動能力選択ビット(000716番地のビット5)によってメインクロック発振回路の駆動能力を弱めることができます。メインクロック発振回路の駆動能力を弱めると消費電力は低減します。高速モード、中速モードからストップモードへの移行時およびリセット時、このビットは“1”になります。低速モード、低消費電力モードでは保持されます。

(2) サブクロック

サブクロック発振回路が供給するクロックです。リセット直後は、このクロックは供給されていません。ポートXC切り替えビット(000616番地のビット4)で発振を開始した後、システムクロック選択ビット(000616番地のビット7)によって、サブクロックをBCLKにすることができます。ただし、サブクロックの発振が十分に安定してから切り替えるようにしてください。

サブクロック発振回路の発振が安定した後は、XCIN-XCOUT駆動能力選択ビット(000616番地のビット3)によってサブクロック発振回路の駆動能力を弱めることができます。サブクロック発振回路の駆動能力を弱めると消費電力はさらに低減します。このビットは、ストップモードへの移行時およびリセット時、“1”になります。

(3) BCLK

メインクロックの1、2、4、8、16分周、またはfcをクロック源とするCPUの動作クロックです。リセット直後、メインクロックの8分周がBCLKになります。

高速モード、中速モードからストップモードへの移行時およびリセット時、メインクロック分周比選択ビット0(000616番地のビット6)は“1”になります。低速モード、低消費電力モードでは保持されます。

(4) 周辺機能クロック(f1、f8、f32、fAD、f1SIO2、f8SIO2)

メインクロックを、1分周、8分周、32分周した内蔵周辺装置の動作クロックです。このクロックは、メインクロックを停止させるか、またはWAIT時周辺機能クロック停止ビット(000616番地のビット2)を“1”にした後、WAIT命令を実行すると供給が停止します。

(5) fc32

サブクロックを32分周したクロックです。タイマAとタイマBのカウントに使用します。


(6) fc

サブクロックと同一周波数のクロックです。BCLKや監視タイマに使用します。

クロック発生回路

SINGLE-CHIP 16-BIT CMOS MICROCOMPUTER

図WA-4にシステムクロック制御レジスタ0、システムクロック制御レジスタ1の構成を示します。



図WA-4. システムクロック制御レジスタ0、システムクロック制御レジスタ1の構成

クロック出力

クロック出力

クロック出力機能選択ビット(000616番地のビット0、ビット1)によってP97/DA0/CLKOUT/DIMOUT端子からf8、f32またはfcを出力することができます。WAIT時周辺機能クロック停止ビット(000616番地のビット2)を“1”に設定している場合、WAIT命令を実行するとf8、f32のクロックは停止します。

ストップモード

全クロック停止制御ビット(000716番地のビット0)に“1”を書き込むと、発振がすべて停止し、マイクロコンピュータはストップモードに入ります。ストップモード時、Vccが2V以上であれば内部RAMの内容を保持することができます。

ストップモードでは、発振、BCLK、f1～f32、fc、fc32、fADは停止しますので蛍光表示管表示機能、SIO2、A-D変換器、監視タイマ等の内蔵周辺機能は動作しません。ただし、タイマA、タイマBは外部パルスをカウントするイベントカウンタモードだけ、UART0、UART1は、外部クロック選択時だけ動作します。ストップモード時のポートの状態を表WA-2に示します。

ストップモードはハードウェアリセットまたは割り込みによって解除されます。ストップモードの解除に割り込みを使用した場合、対象となる割り込みは、あらかじめ割り込み許可状態にする必要があります。

割り込みで復帰した場合、対象となる割り込みルーチンを実行します。

高速モード、中速モードからストップモードへの移行時およびリセット時、メインクロック分周比選択ビット0(000616番地のビット6)は“1”になります。低速モード、低消費電力モードでは保持されます。

表WA-2. ストップモード時のポートの状態

端 子		状 態
ポート		ストップモードに入る直前の状態を保持
CLKOUT	fc選択時	“H”
	f8、f32選択時	ストップモードに入る直前の状態を保持

ウェイトモード

WAIT命令を実行するとBCLKが停止し、マイクロコンピュータはウェイトモードに入ります。ウェイトモードでは、発振は停止しませんが、BCLKおよび監視タイマは停止します。WAIT時周辺機能クロック停止ビットに“1”を書いて、WAIT命令を実行すると、内蔵周辺機能へ供給しているクロックが停止し、消費電力を低減することができます。ウェイトモード時のポートの状態を表WA-3に示します。

ウェイトモードはハードウェアリセットまたは割り込みによって解除されます。ウェイトモードの解除に割り込みを使用した場合、マイクロコンピュータはWAIT命令を実行したときのクロックをBCLKとし、割り込みルーチンから動作を再開します。

表WA-3. ウェイトモード時のポートの状態

端 子		状 態
ポート		ウェイトモードに入る直前の状態を保持
CLKOUT	fc選択時	停止しません
	f8、f32選択時	WAIT時周辺機能クロック停止ビットが“0”のとき出力を継続(注1)。 WAIT時周辺機能クロック停止ビットが“1”のときウェイトモードに入る直前の状態を保持。

注1. この場合、消費電力は低減する事はできませんのでご注意願います。

BCLKの状態遷移**BCLKの状態遷移**

BCLKのカウントソースを変更することで、消費電流の低減や低電圧動作を実現することができます。以下にBCLKの動作モードを示します。また、表WA-4にシステムクロック制御レジスタ0と1の設定値に対する動作モードを示します。

リセット時、8分周モードで立ち上がります。高速モード、中速モードからストップモードへの移行時およびリセット時、メインクロック分周比選択ビット0(000616番地のビット6)は“1”になります。低速モード、低消費電力モードでは保持されます。

(1) 2分周モード

メインクロックの2分周がBCLKとなるモードです。

(2) 4分周モード

メインクロックの4分周がBCLKとなるモードです。

(3) 8分周モード

メインクロックの8分周がBCLKとなるモードです。リセット時このモードから動作します。このモードから分周なしモード、2分周モード、4分周モードへ移行する場合、メインクロックが安定して発振している必要があります。低速モード、低消費電力モードへ移行する場合、サブクロックが安定して発振している必要があります。

(4) 16分周モード

メインクロックの16分周がBCLKとなるモードです。

(5) 分周なしモード

メインクロックの1分周がBCLKとなるモードです。

(6) 低速モード

fcがBCLKとなるモードです。他のモードからこのモードへ、またはこのモードから他のモードへ移行する場合は、メインクロックおよびサブクロックとも発振が安定している必要があります。特にサブクロックの発振立ち上がりは時間(2～3秒程度)を要しますので、電源投入直後やストップモード解除時は、安定するまでプログラムで待ち時間をとってから移行するようにしてください。

(7) 低消費電力モード

fcがBCLKとなりさらにメインクロックを停止させたモードです。

注意事項

BCLKのカウントソースをXINからXCIN、XCINからXINに切り替えるとき、切り替え先のクロックは安定して発振している必要があります。ソフトウェアにて発振が安定するまで待ち時間を取ってから移るようにしてください。

表WA-4. システムクロック制御レジスタ0と1の設定値に対する動作モード

CM17	CM16	CM07	CM06	CM05	CM04	BCLKの動作モード
0	1	0	0	0	無効	2分周モード
1	0	0	0	0	無効	4分周モード
無効	無効	0	1	0	無効	8分周モード
1	1	0	0	0	無効	16分周モード
0	0	0	0	0	無効	分周なしモード
無効	無効	1	無効	0	1	低速モード
無効	無効	1	無効	1	1	低消費電力モード

パワーコントロール

パワーコントロール

パワーコントロールの概要について説明します。

●モード

パワーコントロールには3つのモードがあります。

(1) 通常動作モード

■ 高速モード

メインクロックの1分周がBCLKとなるモードです。CPUはBCLKで動作します。周辺機能は、各周辺機能で設定したクロックで動作します。

■ 中速モード

メインクロックの2分周、4分周、8分周、または16分周がBCLKとなるモードです。CPUはBCLKで動作します。周辺機能は、周辺機能ごとに設定したクロックで動作します。

■ 低速モード

fcがBCLKとなるモードです。CPUは、fcのクロックで動作します。fcとは、サブクロックが供給するクロックです。周辺機能は、周辺機能ごとに設定したクロックで動作します。

■ 低消費電力モード

低速モードからメインクロックを停止させたモードです。CPUは、fcのクロックで動作します。fcとは、サブクロックが供給するクロックです。カウントソースとしてサブクロックを選択している周辺機能だけ動作します。

(2) ウェイトモード


CPUの動作を停止させるモードです。発振器は停止しません。

(3) ストップモード


すべての発振器が停止するモードです。CPUや内蔵の周辺機能はすべて停止します。パワーコントロールの3つのモードの中で一番消費電流を少なくすることができます。

(1)～(3)の状態遷移図を図WA-5に示します。

ストップモード、ウェイトモードの遷移図



通常動作モードの遷移図




図WA-5. 状態遷移図

プロテクト

プロテクト

プログラムが暴走したときに備え、重要なレジスタは、簡単に書き替えることができないようにプロテクトする機能を持ちます。図WA-6にプロテクトレジスタの構成を示します。プロセッサモードレジスタ0(0004₁₆番地)、プロセッサモードレジスタ1(0005₁₆番地)、システムクロック制御レジスタ0(0006₁₆番地)、システムクロック制御レジスタ1(0007₁₆番地)は、プロテクトレジスタの対応するビットが“1”のときだけ書き替えることができます。

システムクロック制御レジスタ0,1書き込み許可ビット(000A₁₆番地のビット0)およびプロセッサモードレジスタ0,1書き込み許可ビット(000A₁₆番地のビット1)は任意の番地に書き込みを実行しても“0”にならないのでプログラムで“0”にしてください。




図WA-6. プロテクトレジスタの構成

割り込み

割り込みの概要

割り込みの分類

図DD-1に割り込みの分類を示します。



図DD-1. 割り込みの分類

- マスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込み優先レベルによる割り込み優先順位の変更が**可能**
- ノンマスカブル割り込み : 割り込み許可フラグ(Iフラグ)による割り込みの許可(禁止)や割り込み優先レベルによる割り込み優先順位の変更が**不可能**

割り込み

ソフトウェア割り込み

ソフトウェア割り込みは、命令の実行によって発生します。ソフトウェア割り込みはノンマスカブル割り込みです。

●未定義命令割り込み

未定義命令割り込みは、UND命令を実行すると発生します。

●オーバフロー割り込み

オーバフロー割り込みは、オーバフローフラグ(Oフラグ)が“1”のときINTO命令を実行すると発生します。演算によってOフラグが変化する命令を以下に示します。

ABS, ADC, ADCF, ADD, CMP, DIV, DIVU, DIVX, NEG, RMPA, SBB, SHA, SUB

●BRK割り込み

BRK割り込みは、BRK命令を実行すると発生します。

●INT命令割り込み

INT命令割り込みは、ソフトウェア割り込み番号0～63を指定し、INT命令を実行すると発生します。なお、ソフトウェア割り込み番号0～31は周辺I/O割り込みに割り当てられますので、INT命令を実行することで周辺I/O割り込みと同じ割り込みルーチンを実行できます。

INT命令割り込みに使用するスタックポインタ(SP)は、ソフトウェア割り込み番号によって異なります。ソフトウェア割り込み番号0～31では、割り込み要求受け付け時にスタックポインタ指定フラグ(Uフラグ)を退避し、Uフラグを“0”にして割り込みスタックポインタ(ISP)を選択した後、割り込みシーケンスを実行します。割り込みルーチンから復帰するときに割り込み要求受け付け前のUフラグが復帰されます。ソフトウェア割り込み番号32～63では、スタックポインタは切り替わりません。

割り込み

ハードウェア割り込み

ハードウェア割り込みには、特殊割り込みと周辺I/O割り込みがあります。

●特殊割り込み

特殊割り込みは、ノンマスカブル割り込みです。

(1) リセット

リセットは、 $\overline{\text{RESET}}$ 端子に“L”を入力すると発生します。

(2) $\overline{\text{DBC}}$ 割り込み

デバッグ専用割り込みですので、通常は使用しないでください。

(3) 監視タイマ割り込み

監視タイマによる割り込みです。

(4) シングルステップ割り込み

デバッグ専用割り込みですので、通常は使用しないでください。シングルステップ割り込みは、デバッグフラグ(Dフラグ)を“1”にすると、命令を1つ実行した後に発生します。

(5) アドレス一致割り込み

アドレス一致割り込みは、アドレス一致割り込み許可ビットを“1”にしたとき、アドレス一致割り込みレジスタで示される番地の命令を実行する直前に発生します。

アドレス一致レジスタに命令の先頭番地以外の番地を設定した場合は、アドレス一致割り込みは発生しません。

●周辺I/O割り込み

周辺I/O割り込みは、内蔵される周辺機能による割り込みです。内蔵される周辺機能は品種展開によって異なりますので、それぞれの割り込み要因も品種展開によって異なります。割り込みベクタテーブルはINT命令で使用するソフトウェア割り込み番号0～31と同一です。周辺I/O割り込みは、マスカブル割り込みです。

(1) DMA0、DMA1割り込み

DMAによる割り込みです。

(2) A-D変換割り込み

A-D変換器による割り込みです。

(3) UART0、UART1送信割り込み

シリアルI/Oの送信による割り込みです。

(4) UART0、UART1受信割り込み

シリアルI/Oの受信による割り込みです。

(5) SI/O自動転送割り込み

自動転送付きシリアルI/Oによる割り込みです。

(6) FLD割り込み

FLDによる割り込みです。

(7) タイマA0～タイマA4割り込み

タイマAによる割り込みです。

(8) タイマB0～タイマB2割り込み

タイマBによる割り込みです。

(9) $\overline{\text{INT0}}$ ～ $\overline{\text{INT5}}$ 割り込み

$\overline{\text{INT}}$ 割り込みは、 $\overline{\text{INT}}$ 端子に立ち下がりエッジ、または立ち上がりエッジを入力すると発生します。

割り込み

割り込みと割り込みベクタテーブル

割り込み要求が受け付けられると、割り込みベクタテーブルに設定した割り込みルーチンへ分岐します。各割り込みベクタテーブルには、割り込みルーチンの先頭番地を設定してください。図DD-2にアドレスの指定形式を示します。

割り込みベクタテーブルには、アドレスが固定されている固定ベクタテーブルと設定によってベクタテーブルの番地を変更できる可変ベクタテーブルがあります。

	MSB	LSB
ベクタアドレス+0	アドレスの下位	
ベクタアドレス+1	アドレスの中位	
ベクタアドレス+2	XXXX	アドレスの上位
ベクタアドレス+3	XXXX	XXXX

図DD-2. 割り込みベクタの指定アドレス

●固定ベクタテーブル

固定ベクタテーブルは、アドレスが固定のベクタテーブルで、FFFDC₁₆番地からFFFFF₁₆番地に配置されています。1ベクタテーブルに対して4バイトで構成されています。各ベクタテーブルには割り込みルーチンの先頭番地を設定します。表DD-1に固定ベクタテーブルに配置している割り込みとベクタテーブルの番地を示します。

表DD-1. 固定ベクタテーブルに配置している割り込みとベクタテーブルの番地

割り込み要因	ベクタテーブル番地 アドレス(L)～アドレス(H)	備考
未定義命令	FFFDC ₁₆ ～ FFFDF ₁₆	UND命令で割り込み
オーバフロー	FFFE0 ₁₆ ～ FFFE3 ₁₆	INTO命令で割り込み
BRK命令	FFFE4 ₁₆ ～ FFFE7 ₁₆	ベクタの内容がすべてFF ₁₆ の場合は可変ベクタテーブル内のベクタが示す番地から実行
アドレス一致	FFFE8 ₁₆ ～ FFFE B ₁₆	アドレス一致割り込み許可ビットあり
シングルステップ(注1)	FFFE C ₁₆ ～ FFFE F ₁₆	通常は使用禁止
監視タイマ	FFFF0 ₁₆ ～ FFFF3 ₁₆	
DBC(注1)	FFFF4 ₁₆ ～ FFFF7 ₁₆	通常は使用禁止
未使用	FFFF8 ₁₆ ～ FFFF B ₁₆	未使用
リセット	FFFF C ₁₆ ～ FFFF F ₁₆	

注1. デバッガ専用割り込み

割り込み

●可変ベクタテーブル

可変ベクタテーブルは、設定によってアドレスを変更することができるベクタテーブルです。ベクタテーブルの先頭番地を、割り込みテーブルレジスタ(INTB)で示してください。INTBで示された先頭番地から256バイトが可変ベクタテーブルの領域となります。1ベクタテーブルに対して4バイトで構成されています。各ベクタテーブルには割り込みルーチンの先頭番地を設定してください。表DD-2に可変ベクタテーブルに配置している割り込みとベクタテーブルの番地を示します。

表DD-2. 可変ベクタテーブルに配置している割り込みとベクタテーブルの番地

ソフトウェア割り込み番号	ベクタテーブル番地 アドレス(L)～アドレス(H)	割り込み要因	備 考
ソフトウェア割り込み番号0	+0～+3(注1)	BRK命令	Iフラグによるマスク不可
ソフトウェア割り込み番号7	+28～+31(注1)	INT3	
ソフトウェア割り込み番号8	+32～+35(注1)	INT4	
ソフトウェア割り込み番号9	+36～+39(注1)	INT5	
ソフトウェア割り込み番号11	+44～+47(注1)	DMA0	
ソフトウェア割り込み番号12	+48～+51(注1)	DMA1	
ソフトウェア割り込み番号14	+56～+59(注1)	A-D	
ソフトウェア割り込み番号15	+60～+63(注1)	SI/O自動転送	
ソフトウェア割り込み番号16	+64～+67(注1)	FLD	
ソフトウェア割り込み番号17	+68～+71(注1)	UART0送信	
ソフトウェア割り込み番号18	+72～+75(注1)	UART0受信	
ソフトウェア割り込み番号19	+76～+79(注1)	UART1送信	
ソフトウェア割り込み番号20	+80～+83(注1)	UART1受信	
ソフトウェア割り込み番号21	+84～+87(注1)	タイマA0	
ソフトウェア割り込み番号22	+88～+91(注1)	タイマA1	
ソフトウェア割り込み番号23	+92～+95(注1)	タイマA2	
ソフトウェア割り込み番号24	+96～+99(注1)	タイマA3	
ソフトウェア割り込み番号25	+100～+103(注1)	タイマA4	
ソフトウェア割り込み番号26	+104～+107(注1)	タイマB0	
ソフトウェア割り込み番号27	+108～+111(注1)	タイマB1	
ソフトウェア割り込み番号28	+112～+115(注1)	タイマB2	
ソフトウェア割り込み番号29	+116～+119(注1)	INT0	
ソフトウェア割り込み番号30	+120～+123(注1)	INT1	
ソフトウェア割り込み番号31	+124～+127(注1)	INT2	
ソフトウェア割り込み番号32 ～ ソフトウェア割り込み番号63	+128～+131(注1) ～ +252～+255(注1)	ソフトウェア割り込み	Iフラグによるマスク不可

注1. 割り込みテーブルレジスタ(INTB)が示すアドレスからの相対アドレスです。

割り込み

割り込み制御

マスクابل割り込みの許可/禁止、受け付ける優先順位の設定について説明します。ここで説明する内容は、ノンマスクابل割り込みには該当しません。


マスクابل割り込みの許可および禁止は、割り込み許可フラグ(Iフラグ)、割り込み優先レベル選択ビット、およびプロセッサ割り込み優先レベル(IPL)によって行います。また、割り込み要求の有無は、割り込み要求ビットに示されます。割り込み要求ビットおよび割り込み優先レベル選択ビットは、各割り込みの割り込み制御レジスタに配置されています。また、割り込み許可フラグ(Iフラグ)、およびプロセッサ割り込み優先レベル(IPL)は、フラグレジスタ(FLG)に配置されています。

図DD-3に割り込み制御レジスタの構成を示します。

割り込み

割り込み制御レジスタ(注2)


シンボル	アドレス	リセット時
DMilC(i=0,1)	004B ₁₆ , 004C ₁₆ 番地	XXXXX0002
ADIC	004E ₁₆ 番地	XXXXX0002
ASIOIC	004F ₁₆ 番地	XXXXX0002
FLDIC	0050 ₁₆ 番地	XXXXX0002
SiTIC(i=0,1)	0051 ₁₆ , 0053 ₁₆ 番地	XXXXX0002
SiRIC(i=0,1)	0052 ₁₆ , 0054 ₁₆ 番地	XXXXX0002
TAilC(i=0~4)	0055 ₁₆ ~0059 ₁₆ 番地	XXXXX0002
TBiIC(i=0~2)	005A ₁₆ ~005C ₁₆ 番地	XXXXX0002



ビットシンボル	ビット名	機 能	R	W
ILVL0	割り込み優先レベル 選択ビット	b2 b1 b0 0 0 0 : レベル0 (割り込み禁止) 0 0 1 : レベル1 0 1 0 : レベル2 0 1 1 : レベル3 1 0 0 : レベル4 1 0 1 : レベル5 1 1 0 : レベル6 1 1 1 : レベル7	☐	☐
ILVL1		☐	☐	
ILVL2		☐	☐	
IR		0 : 割り込み要求なし 1 : 割り込み要求あり	☐	☐ (注1)
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—	—

注1. “0”だけ書き込み可(“1”を書き込まないでください)。

注2. 割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。詳細は、割り込みの注意事項を参照してください。



シンボル	アドレス	リセット時
INTiIC(i=0~5)	0047 ₁₆ ~ 0049 ₁₆ 番地 005D ₁₆ ~ 005F ₁₆ 番地	XX00X0002

ビットシンボル	ビット名	機 能	R	W
ILVL0	割り込み優先レベル 選択ビット	b2 b1 b0 0 0 0 : レベル0 (割り込み禁止) 0 0 1 : レベル1 0 1 0 : レベル2 0 1 1 : レベル3 1 0 0 : レベル4 1 0 1 : レベル5 1 1 0 : レベル6 1 1 1 : レベル7	○	○
ILVL1			○	○
ILVL2			○	○
IR		0 : 割り込み要求なし 1 : 割り込み要求あり	○	○ (注1)
POL	極性切り替えビット	0 : 立ち下がりエッジを選択 1 : 立ち上がりエッジを選択	○	○
予約ビット		必ず“0”を設定してください	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			—	—

注1. “0”だけ書き込み可(“1”を書き込まないでください)。

注2. 割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。詳細は、割り込みの注意事項を参照してください。

図DD-3. 割り込み制御レジスタの構成

割り込み

割り込み許可フラグ(Iフラグ)

割り込み許可フラグ(Iフラグ)は、マスカブル割り込みの禁止／許可の制御を行います。このフラグを“1”にすると、すべてのマスカブル割り込みは許可され、“0”にすると禁止されます。このフラグはリセット解除後“0”になります。

割り込み要求ビット

割り込み要求ビットは割り込み要求が発生すると、ハードウェアによって“1”になります。割り込み要求が受け付けられ、対応する割り込みベクタに分岐した後、このビットはハードウェアによって“0”になります。

また、このビットはソフトウェアによって“0”にできます(“1”を書き込まないでください)。

割り込み優先レベル選択ビット、およびプロセッサ割り込み優先レベル(IPL)

割り込み優先レベルは、割り込み制御レジスタの中の割り込み優先レベル選択ビットで設定します。

割り込み要求発生時、割り込み優先レベルは、プロセッサ割り込み優先レベル(IPL)と比較され、割り込みの優先レベルがプロセッサ割り込み優先レベル(IPL)より大きい場合だけ、その割り込みは許可されます。したがって、割り込み優先レベルにレベル0を設定すれば、その割り込みは禁止されます。

表DD-3に割り込み優先レベルの設定を、表DD-4にプロセッサ割り込み優先レベル(IPL)の内容による割り込み許可レベルを示します。

割り込み要求が受け付けられる条件を以下に示します。

- ・割り込み許可フラグ(Iフラグ) = “1”
- ・割り込み要求ビット = “1”
- ・割り込み優先レベル > プロセッサ割り込み優先レベル(IPL)

割り込み許可フラグ(Iフラグ)、割り込み要求ビット、割り込み優先レベル選択ビット、およびプロセッサ割り込み優先レベル(IPL)はそれぞれ独立しており、互いに影響を与えることはありません。

表DD-3. 割り込み優先レベルの設定

割り込み優先レベル 選択ビット	割り込み優先レベル	優先順位
b2 b1 b0 0 0 0	レベル0 (割り込み禁止)	———
0 0 1	レベル1	低い ↓ 高い
0 1 0	レベル2	
0 1 1	レベル3	
1 0 0	レベル4	
1 0 1	レベル5	
1 1 0	レベル6	
1 1 1	レベル7	

表DD-4. プロセッサ割り込み優先レベル(IPL)の内容による割り込み許可レベル

プロセッサ割り込み 優先レベル(IPL)	許可される割り込み優先レベル
IPL ₂ IPL ₁ IPL ₀ 0 0 0	レベル1以上を許可
0 0 1	レベル2以上を許可
0 1 0	レベル3以上を許可
0 1 1	レベル4以上を許可
1 0 0	レベル5以上を許可
1 0 1	レベル6以上を許可
1 1 0	レベル7以上を許可
1 1 1	すべてのマスカブル割り込みを禁止

割り込み

割り込み制御レジスタの変更

割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。割り込み要求が発生する可能性がある場合は、割り込みを禁止状態にしてから変更してください。参考プログラム例を以下に示します。

<割り込み制御レジスタを書き換えるプログラム例>

例 1 :

```
INT_SWITCH1 :
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマA0割り込み制御レジスタに“0016”を設定
  NOP                      ;
  NOP                      ;
  FSET    I           ; 割り込み許可状態
```

例 2 :

```
INT_SWITCH2 :
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマA0割り込み制御レジスタに“0016”を設定
  MOV.W   MEM, R0     ; ダミーリード
  FSET    I           ; 割り込み許可状態
```

例 3 :

```
INT_SWITCH3 :
  PUSHC   FLG
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマA0割り込み制御レジスタに“0016”を設定
  POPC    FLG         ; 割り込み許可状態
```

例 1 と例 2 で FSET I 命令の前に NOP 命令 2 個（HOLD 機能使用時は 4 個）や ダミーリードがあるのは、命令キューの影響により割り込み許可フラグ(Iフラグ)のセットが割り込み制御レジスタの書き込みより先に実行されるのを防ぐためです。

割り込みが禁止状態で、割り込み制御レジスタを書き換える命令を実行しているときに、そのレジスタに対応する割り込み要求が発生した場合、命令によっては割り込み要求ビットがセットされないことがあります。このことが問題になる場合は、以下の命令を使用してレジスタを変更するようにしてください。

対象となる命令・・・AND、OR、BCLR、BSET

割り込み

割り込みシーケンス

割り込み要求が受け付けられてから割り込みルーチンが実行されるまでの、割り込みシーケンスについて説明します。

命令実行中に割り込み要求が発生すると、その命令の実行終了後に優先順位が判定され、次のサイクルから割り込みシーケンスに移ります。ただし、SMOVB, SMOVF, SSTR, RMPAの各命令は、命令実行中に割り込み要求が発生すると、命令の動作を一時中断し割り込みシーケンスに移ります。

割り込みシーケンスでは、次の動作を順次行います。


- (1) 00000₁₆番地を読むことで、CPUは割り込み情報(割り込み番号、割り込み要求レベル)を獲得する。
その後、該当する割り込みの要求ビットが“0”になる。
- (2) 割り込みシーケンス直前のフラグレジスタ(FLG)の内容をCPU内部の一時レジスタ(注1)に退避する。
- (3) 割り込み許可フラグ(Iフラグ)、デバッグフラグ(Dフラグ)、およびスタックポインタ指定フラグ(Uフラグ)を“0”にする(ただしUフラグは、ソフトウェア割り込み番号32～63のINT命令を実行した場合は変化しません)。
- (4) CPU内部の一時レジスタ(注1)の内容をスタック領域に退避する。
- (5) プログラムカウンタ(PC)の内容をスタック領域に退避する。
- (6) プロセッサ割り込み優先レベル(IPL)に、受け付けた割り込みの割り込み優先レベルを設定する。

割り込みシーケンス終了後は、割り込みルーチンの先頭番地から命令を実行します。

注1. ユーザは使用できません。

割り込み応答時間

割り込み応答時間とは、割り込み要求が発生してから割り込みルーチン内の最初の命令を実行するまでの時間を示します。この時間は、割り込み要求発生時点から、そのとき実行している命令が終了するまでの時間(a)と割り込みシーケンスを実行する時間(b)で構成されます。図DD-4に割り込み応答時間を示します。



図DD-4. 割り込み応答時間

割り込み

(a)の時間は、実行している命令によって異なります。DIVX命令が最大で30サイクルです。


(b)の時間は次のとおりです。

表DD-5. 割り込みシーケンス実行時間

割り込みベクタの番地	スタックポインタ(SP)の値	16ビットバス	8ビットバス
偶数	偶数	18サイクル(注1)	20サイクル(注1)
偶数	奇数	19サイクル(注1)	20サイクル(注1)
奇数(注2)	偶数	19サイクル(注1)	20サイクル(注1)
奇数(注2)	奇数	20サイクル(注1)	20サイクル(注1)

注1. DBC割り込みは+2サイクル、アドレス一致割り込み、シングルステップ割り込みは+1サイクルしてください。

注2. 割り込みベクタの番地は、なるべく偶数番地に配置するようにしてください。



図DD-5. 割り込みシーケンスの実行時間

割り込み要求受付時のプロセッサ割り込み優先レベル(IPL)の変化

割り込み要求が受け付けられると、プロセッサ割り込み優先レベル(IPL)には受け付けた割り込みの割り込み優先レベルが設定されます。

割り込み優先レベルをもたない割り込み要求が受け付けられたときは、表DD-6に示す値がIPLに設定されます。

表DD-6. 割り込み優先レベルをもたない割り込みとIPLの関係

割り込み優先レベルをもたない割り込み要因	設定される IPL の値
監視タイマ	7
リセット	0
その他	変化しない


割り込み

レジスタ退避

割り込みシーケンスでは、フラグレジスタ(FLG)とプログラムカウンタ(PC)の内容だけがスタック領域に退避されます。

退避する順番は、スタック領域へはプログラムカウンタの上位4ビットとFLGレジスタの上位4ビットおよび下位8ビットの合計16ビットをまず退避し、次にプログラムカウンタの下位16ビットを退避します。図DD-6に割り込み要求受付前のスタックの状態と、割り込み要求受付後のスタックの状態を示します。


その他の必要なレジスタは、割り込みルーチンの最初でソフトウェアによって退避してください。PUSHM命令を用いると、1命令でスタックポインタ(SP)を除くすべてのレジスタを退避することができます。



図DD-6. 割り込み要求受付前／割り込み要求受付後のスタックの状態

割り込みシーケンスで行われるレジスタ退避動作は、割り込み要求受付時のスタックポインタ(注1)の内容が偶数の場合と奇数の場合で異なります。スタックポインタ(注1)の内容が偶数の場合は、フラグレジスタ(FLG)およびプログラムカウンタ(PC)の内容がそれぞれ16ビット同時に退避されます。奇数の場合は、8ビットずつ2回に分けて退避されます。図DD-7にレジスタ退避動作を示します。

注1. Uフラグが示すスタックポインタです。



図DD-7. レジスタ退避動作

割り込み

割り込みルーチンからの復帰

割り込みルーチンの最後でREIT命令を実行すると、スタック領域に退避されていた割り込みシーケンス直前のフラグレジスタ(FLG)、およびプログラムカウンタ(PC)の内容が復帰されます。その後、割り込み要求受付前に実行していたプログラムに戻り、中断されていた処理が継続して実行されます。

割り込みルーチン内でソフトウェアによって退避したレジスタは、REIT命令実行前にPOPM命令などを使用して復帰してください。

割り込み優先順位

同一サンプリング時点(割り込みの要求があるかどうかを調べるタイミング)で2つ以上の割り込み要求が存在した場合は、優先順位の高い割り込みが受け付けられます。

マスクابل割り込み(周辺I/O割り込み)の優先順位は、割り込み優先レベル選択ビットによって任意の優先順位を設定することができます。ただし、割り込み優先レベルが同じ設定値の場合は、ハードウェアで設定されている優先度の高い割り込みが受け付けられます。

リセット(リセットは優先順位が一番高い割り込みとして扱われます)、監視タイマ割り込みなど、特殊割り込みの優先順位はハードウェアで設定されています。ハードウェア割り込みの割り込み優先順位を図DD-8に示します。

ソフトウェア割り込みは割り込み優先順位の影響を受けません。命令を実行すると必ず割り込みルーチンへ分岐します。

割り込み優先レベル判定回路


割り込み優先レベル判定回路は、同一サンプリング時点で要求のある割り込みから、最も優先順位の高い割り込みを選択するための回路です。

図DD-9に割り込み優先レベルの判定回路を示します。

割り込み

リセット>DBC>監視タイマ>周辺I/O>シングルステップ>アドレス一致

図DD-8. ハードウェア割り込みの割り込み優先順位




図DD-9. 割り込み優先レベル判定回路

アドレス一致割り込み

アドレス一致割り込み

アドレス一致割り込みレジスタで示される番地の命令を実行する直前に、アドレス一致割り込みが発生します。アドレス一致割り込みは2カ所に設定することができ、割り込みの禁止／許可は、各々のアドレス一致割り込み許可ビットで選択することができます。アドレス一致割り込みは、割り込み許可フラグ(Iフラグ)やプロセッサ割り込み優先レベル(IPL)の影響は受けません。また、アドレス一致割り込みは、実行している命令により退避するプログラムカウンタ(PC)の値が異なります。

図DD-12にアドレス一致割り込み関連レジスタの構成を示します。



割り込みの注意事項

割り込みの注意事項

(1) 00000₁₆番地の読み出し


- マスカブル割り込みが発生した場合、割り込みシーケンスの中でCPUは、割り込み情報(割り込み番号と割り込み要求レベル)を00000₁₆番地から読み出します。
それを読み出すことでその割り込みが発生する割り込み要求ビットが“0”になります。
ソフトウェアにより00000₁₆番地を読み出しても、許可されている最も優先度の高い割り込み要因の要求ビットが“0”になります。そのため、割り込みが発生しても割り込みルーチンを実行しない可能性があります。
したがって、ソフトウェアで00000₁₆番地に対して読み出しを行わないでください。

(2) スタックポインタの設定

- リセット直後スタックポインタの値は、“0000₁₆”に初期化されています。そのため、スタックポインタに値を設定する前に割り込みを受け付けると、暴走の要因となります。割り込みを受け付ける前に、必ずスタックポインタに値を設定してください。

(3) 外部割り込み

- $\overline{\text{INT}}_0 \sim \overline{\text{INT}}_5$ 端子に入力する信号には、CPUの動作クロックに関係なく250ns以上の“L”レベル幅、または“H”レベル幅が必要です。
- $\overline{\text{INT}}_0 \sim \overline{\text{INT}}_5$ 端子の極性を切り替えるときに割り込み要求ビットが“1”になることがあります。切り替えを行った後、割り込み要求ビットを“0”にしてください。 $\overline{\text{INT}}$ 割り込み発生要因の切り替え手順例を図DD-13に示します。



図DD-13. INT割り込み発生要因の切り替え

割り込みの注意事項

(4) 割り込み制御レジスタの変更

- 割り込み制御レジスタの変更は、そのレジスタに対応する割り込み要求が発生しない箇所で行ってください。割り込み要求が発生する可能性がある場合は、割り込みを禁止状態にしてから変更してください。参考プログラム例を以下に示します。

<割り込み制御レジスタを書き換えるプログラム例>

例 1 :

```
INT_SWITCH1 :
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマA0割り込み制御レジスタに“0016”を設定
  NOP
  NOP
  FSET    I           ; 割り込み許可状態
```

例 2 :

```
INT_SWITCH2 :
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマA0割り込み制御レジスタに“0016”を設定
  MOV.W   MEM, R0     ; ダミーリード
  FSET    I           ; 割り込み許可状態
```

例 3 :

```
INT_SWITCH3 :
  PUSHC   FLG
  FCLR    I           ; 割り込み禁止状態
  AND.B   #00H, 0055H ; タイマA0割り込み制御レジスタに“0016”を設定
  POPC    FLG         ; 割り込み許可状態
```

例 1 と例 2 で FSET I 命令の前に NOP 命令 2 個 (HOLD 機能使用時は 4 個) や ダミーリードがあるのは、命令キューの影響により割り込み許可フラグ(Iフラグ)のセットが割り込み制御レジスタの書き込みより先に実行されるのを防ぐためです。

- 割り込みが禁止状態で、割り込み制御レジスタを書き換える命令を実行しているときに、そのレジスタに対応する割り込み要求が発生した場合、命令によっては割り込み要求ビットがセットされることがあります。このことが問題になる場合は、以下の命令を使用してレジスタを変更するようにしてください。

対象となる命令・・・AND、OR、BCLR、BSET

監視タイマ

監視タイマ

監視タイマは、プログラムの暴走を検知する機能を持ちます。監視タイマは15ビットのカウンタを持ち、BCLKをプリスケアラで分周したクロックをダウンカウントします。監視タイマがアンダフローすると、監視タイマ割り込みが発生します。BCLKにXINを選択している場合、監視タイマ制御レジスタ(000F16番地)のビット7でプリスケアラの分周比に16分周か128分周を選択することができます。BCLKにXCINを選択している場合、監視タイマ制御レジスタ(000F16番地)のビット7に関係なくプリスケアラの分周比は2分周になります。

BCLKにXINを選択している場合

$$\text{監視タイマの周期} = \frac{\text{プリスケアラの分周比(16または128)} \times \text{監視タイマのカウント値(32768)}}{\text{BCLK}}$$


BCLKにXCINを選択している場合

$$\text{監視タイマの周期} = \frac{\text{プリスケアラの分周比(2)} \times \text{監視タイマのカウント値(32768)}}{\text{BCLK}}$$

例えば、BCLKが10MHzで、プリスケアラの分周比として16分周を選択している場合、監視タイマの周期は、約52.4msとなります。


監視タイマは、監視タイマスタートレジスタ(000E16番地)への書き込み動作時、および監視タイマ割り込み要求発生時に初期化されます。プリスケアラは、リセット時だけ初期化されます。なお、リセット解除後は監視タイマおよびプリスケアラは停止しており、監視タイマスタートレジスタ(000E16番地)への書き込み動作によりカウントを開始します。

図FA-1に監視タイマのブロック図、図FA-2に監視タイマ関連レジスタの構成を示します。



図FA-1. 監視タイマのブロック図


監視タイマ



DMAC

DMAC

CPUを使わずにデータを転送することのできるDMAC(ダイレクト・メモリ・アクセス・コントローラ)を2チャンネル内蔵しています。DMACはCPUと同じデータバスを使用しています。DMACのバス使用权はCPUよりも高く、サイクルスチール方式を採用しています。そのため、DMA転送の要求信号が発生してから1ワード(16ビット)、または1バイト(8ビット)のデータ転送を完了するまでの動作を高速に行える特長があります。図EC-1にDMACのブロック図を、表EC-1にDMACの仕様を、図EC-2～図EC-3にDMACで使用するレジスタの構成を示します。



図EC-1. DMACブロック図

DMA転送の要求信号には、ソフトウェアDMA要求ビットへの書き込み信号や、割り込み要求信号を流用しています。しかし、DMA転送は、割り込み許可フラグ(Iフラグ)や割り込み優先レベルなどの影響を受けません。また、各割り込みに影響を与えません。

DMACがアクティブ状態(DMA許可ビットが“1”の状態)であれば、DMA転送の要求信号が発生すると、データ転送が開始されます。ただし、DMA転送サイクルよりもDMA転送の要求信号が発生するサイクルが早い場合、転送要求回数と転送回数が一致しない場合があります。詳細についてはDMA要求ビットの説明を参照してください。

表EC-1. DMAC仕様

項 目	仕 様
チャンネル数	2チャンネル(サイクルスチール方式)
転送空間	●1Mバイトの任意の空間から固定アドレス ●固定アドレスから1Mバイトの任意の空間 ●固定アドレスから固定アドレス (ただしDMA関係のレジスタはアクセス不可:0020 ₁₆ 番地～003F ₁₆ 番地)
最大転送バイト数	128Kバイト(16ビット転送時)、64Kバイト(8ビット転送時)
DMA要求要因(注1)	INT0またはINT1端子の立ち上がりエッジ(INT0はDMA0、INT1はDMA1で選択可) タイマA0～タイマA4割り込み要求 タイマB0～タイマB2割り込み要求 UART0送信および受信割り込み要求 UART1送信および受信割り込み要求 A-D変換割り込み要求 ソフトウェアトリガ
チャンネル優先順位	DMA0の要求とDMA1の要求が同時に発生した場合、DMA0が優先
転送単位	8ビット/16ビット
転送アドレス方向	順方向/固定(転送元、転送先同時に順方向の指定はできません)
転送モード	●単転送モード 転送カウンタがアンダフローした後、DMA許可ビットが“0”になりDMACはアクティブでない状態になる ●リピート転送モード 転送カウンタがアンダフローした後、転送カウンタリロードレジスタの値が転送カウンタにリロードされる DMA許可ビットに“0”を書き込まない限りDMACはアクティブ状態
DMA割り込み要求発生タイミング	転送カウンタのアンダフロー時
アクティブ状態	DMA許可ビットが“1”のときDMACはアクティブ状態 DMACがアクティブ状態のとき、DMA転送の要求信号が発生するごとにデータ転送が開始される
アクティブでない状態	●DMA許可ビットが“0”のときDMACはアクティブでない状態 ●単転送モードで転送カウンタがアンダフローした後
順方向アドレスポインタ、転送カウンタのリロードタイミング	アクティブ状態にした直後のデータ転送開始時に、ソースポインタ、またはディスティネーションポインタのうち、順方向に指定された方のポインタの値を順方向アドレスポインタへ、転送カウンタリロードレジスタの値を転送カウンタへリロード
レジスタの書き込み	順方向に指定したレジスタは、常時書き込み可能 固定に指定したレジスタは、DMA許可ビットが“0”のとき書き込み可能
レジスタの読み出し	常時読み出し可能 ただし、DMA許可ビットが“1”の場合、順方向に指定したレジスタを読み出すと、順方向アドレスポインタの値が読み出される

注1. DMA転送は、各割り込みに影響を与えません。また、DMA転送は割り込み許可フラグ(Iフラグ)や割り込み優先レベルなどの影響を受けません。

DMAi要因選択レジスタ



シンボル

DMiSL(i=0,1)

アドレス

03B8₁₆番地,03BA₁₆番地


リセット時

00₁₆

ビットシンボル	ビット名	機 能	R	W
DSEL0	DMA要求要因選択ビット	b3 b2 b1 b0 0 0 0 0: INT0/INT1端子の 立ち下がりエッジ(注1)	○	○
DSEL1		0 0 0 1: ソフトウェアトリガ 0 0 1 0: タイマA0 0 0 1 1: タイマA1 0 1 0 0: タイマA2 0 1 0 1: タイマA3 0 1 1 0: タイマA4 0 1 1 1: タイマB0	○	○
DSEL2		1 0 0 0: タイマB1 1 0 0 1: タイマB2 1 0 1 0: UART0送信 1 0 1 1: UART0受信	○	○
DSEL3		1 1 0 0: UART1送信 1 1 0 1: UART1受信 1 1 1 0: A-D変換 1 1 1 1: 設定禁止	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。		—	—	
DSR	ソフトウェアDMA要求ビット	ソフトウェアトリガ選択時は、この ビットに“1”を書き込むことでDMA 要求が発生する (読み出した場合“0”)	○	○

注1. 03B8₁₆番地はINT0、03BA₁₆番地はINT1が対象となります。

DMAi制御レジスタ



シンボル

DMiCON(i=0,1)

アドレス

002C₁₆番地,003C₁₆番地

リセット時

00000X00₂

ビットシンボル	ビット名	機 能	R	W
DMBIT	転送単位ビット数選択ビット	0: 16ビット 1: 8ビット	○	○
DMASL	リピート転送モード選択ビット	0: 単転送 1: リピート転送	○	○
DMAS	DMA要求ビット(注1)	0: 要求なし 1: 要求あり	○	○ (注2)
DMAE	DMA許可ビット	0: 禁止 1: 許可	○	○
DSD	転送元アドレス方向 選択ビット(注3)	0: 固定 1: 順方向	○	○
DAD	転送先アドレス方向 選択ビット(注3)	0: 固定 1: 順方向	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。			—	—


注1. DMA要求をクリアするには“0”を書き込むことで行えます。

注2. “0”だけ書き込み可。

注3. 転送元アドレス方向選択ビット、転送先アドレス選択ビットは、同時に
“1”にしないでください。

図EC-2. DMACレジスタ構成(1)


DMAiソースポインタ(i=0,1)



シンボル	アドレス	リセット時
SAR0	0022 ₁₆ 番地 ~ 0020 ₁₆ 番地	不定
SAR1	0032 ₁₆ 番地 ~ 0030 ₁₆ 番地	不定

機 能	転送番地指定領域	R	W
●ソースポインタ 転送元アドレスを格納	0000 ₁₆ ~FFFF ₁₆	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。		—	—


DMAiディスティネーションポインタ(i=0,1)



シンボル	アドレス	リセット時
DAR0	0026 ₁₆ 番地 ~ 0024 ₁₆ 番地	不定
DAR1	0036 ₁₆ 番地 ~ 0034 ₁₆ 番地	不定

機 能	転送番地指定領域	R	W
●ディスティネーションポインタ 転送先アドレスを格納	0000 ₁₆ ~FFFF ₁₆	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。		—	—

DMAi転送カウンタ(i=0,1)



シンボル	アドレス	リセット時
TCR0	0029 ₁₆ 番地 , 0028 ₁₆ 番地	不定
TCR1	0039 ₁₆ 番地 , 0038 ₁₆ 番地	不定

機 能	転送回数指定	R	W
●転送カウンタ 転送回数-1の値を設定してください	0000 ₁₆ ~FFFF ₁₆	○	○

図EC-3. DMACレジスタ構成(2)


(1) 転送サイクル

転送サイクルは、メモリまたはSFR領域に対するデータの読み出し(ソースリード)のバスサイクル、および書き込み(ディスティネーションライト)のバスサイクルで構成しています。読み出し、および書き込みのバスサイクル回数は、転送元 / 転送先アドレスの影響を受けます。

■転送元/転送先アドレスの影響

転送単位、データバス幅が共に16ビット幅で、転送元/転送先アドレスが奇数番地から始まる場合、ソースリードサイクル/ディスティネーションライトサイクルは、偶数番地から始まる場合に比べて1バスサイクル増えます。

図EC-4にソースリードについての転送サイクル例(内部バスの状態)を示します。この図では、ディスティネーションライトサイクルを便宜上1サイクルとし、ソースリードについての条件別サイクル数を示しています。実際は、ソースリードサイクルと同様にディスティネーションライトサイクルも各条件の影響を受け、転送サイクルが変化します。転送サイクルを計算する場合、ディスティネーションライトサイクルおよびソースリードサイクルに各条件を適用してください。



図EC-4. ソースリードについての転送サイクル例(内部バスの状態)

DMAC

(2) DMAC転送サイクル数

DMAC転送サイクル数は下記のとおり計算することができます。

転送の読み出しアドレス、書き込みアドレスは偶数、奇数のいずれの組み合わせも可能です。表EC-2にDMAC転送サイクル数を示します。

1転送単位の転送サイクル数=読み出しサイクル×j+書き込みサイクル数×k

表EC-2. DMAC転送サイクル数

転送単位	アクセス番地	シングルチップモード	
		読み出し サイクル数	書き込み サイクル数
8ビット転送 (DMBIT=“1”)	偶 数	1	1
	奇 数	1	1
16ビット転送 (DMBIT=“0”)	偶 数	1	1
	奇 数	2	2

係数j, k

内部領域	
内部ROM/RAM	SFR領域
1	2


FLDコントローラ

M30218グループはFLD(蛍光表示管)の駆動および制御回路を持っています。

表KA-0にFLDコントローラの概略仕様を示します。


表KA-0. FLDコントローラの概略仕様

項 目		仕 様
FLDコントローラ 用ポート	高耐圧ポート	52本(内20本は通常ポートと切り替え可)
	CMOSポート	4本(4本とも通常ポートと切り替え可) (外付けにドライバーが必要)
表示画素数		●FLD出力を使用した場合 28セグメント×28ディジット (セグメント数+ディジット数≤56) ●ディジット出力を使用した場合 40セグメント×16ディジット (セグメント数≤40、ディジット数≤16) ●M35501を接続した場合 56セグメント×(M35501接続数)ディジット (セグメント数≤56、ディジット数≤M35501の数×16) ●P44～P47拡張を使用した場合 52セグメント×16ディジット (セグメント数≤52、ディジット数≤16)
周期		●3.2μs～819.2μs (カウントソース XIN/32, 10MHz時) ●12.8μs～3276.8μs (カウントソース XIN/128, 10MHz時)
ディマー時間		●3.2μs～819.2μs (カウントソース XIN/32, 10MHz時) ●12.8μs～3276.8μs (カウントソース XIN/128, 10MHz時)
割り込み		●ディジット割り込み ●FLDブランキング割り込み
キースキャン		●ディジットを使用するキースキャン ●セグメントを使用するキースキャン
拡張機能		●ディジット波出力機能 自動的にディジットの波形を出力する機能です ●M35501接続機能 DIMOUT(P97)の出力をM35501のCLKとして使用することにより、簡単にディジット数を増やすことができます ●Toff区間有無機能 接続した出力が同じであれば、Toff1区間が発生しない機能です ●階調表示機能 セグメント毎に暗表示と明表示が設定できる機能です ●P44～P47拡張機能 4本のポートに4→16デコーダをつけて16本のディジット出力を行う機能です



図KA-1. FLD制御回路ブロック図


Toff1時間設定レジスタ



シンボル アドレス リセット時
TOFF1 0354₁₆番地 FF₁₆

機 能	設定可能値	R	W
Toff1時間をカウントします。 カウントソースは、Tdispカウントソース選択ビットで選択します。	3~FF ₁₆	○	○


Toff2時間設定レジスタ



シンボル アドレス リセット時
TOFF2 0356₁₆番地 FF₁₆

機 能	設定可能値	R	W
Toff2時間をカウントします。 カウントソースは、Tdispカウントソース選択ビットで選択します。	3~FF ₁₆	○	○

FLDデータポインタ




シンボル アドレス リセット時
FLDDP 0358₁₆番地 不定

機 能	設定可能値	R	W
FLD出力タイミングをカウントします。FLD出力データ-1の値を設定してください。	1~1F ₁₆	○	○

注1. FLDデータポインタを読み込んだ場合、カウント中の値を読み出します。

ポートP2FLD/ポート 切り替えレジスタ



シンボル アドレス リセット時
P2FPR 0359₁₆番地 00₁₆

ビットシンボル	ビット名	機 能	R	W
P2FPR0	ポートP20FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○
P2FPR1	ポートP21FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○
P2FPR2	ポートP22FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○
P2FPR3	ポートP23FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○
P2FPR4	ポートP24FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○
P2FPR5	ポートP25FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○
P2FPR6	ポートP26FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○
P2FPR7	ポートP27FLD/ポート切り替えビット	0 : 通常ポート 1 : FLD出力ポート	○	○

図KA-2A. FLDC関連レジスタ(2)

ポートP3FLD/ポート 切り替えレジスタ

シンボル	アドレス	リセット時
P3FPR	035A16番地	00 ₁₆

ビットシンボル	ビット名	機 能	R W
P3FPR0	ポートP30FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P3FPR1	ポートP31FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P3FPR2	ポートP32FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P3FPR3	ポートP33FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P3FPR4	ポートP34FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P3FPR5	ポートP35FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P3FPR6	ポートP36FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P3FPR7	ポートP37FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇

ポートP4FLD/ポート 切り替えレジスタ

シンボル	アドレス	リセット時
P4FPR	035B16番地	00 ₁₆

ビットシンボル	ビット名	機 能	R W
P4FPR0	ポートP40FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P4FPR1	ポートP41FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P4FPR2	ポートP42FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P4FPR3	ポートP43FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P4FPR4	ポートP44FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P4FPR5	ポートP45FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P4FPR6	ポートP46FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇
P4FPR7	ポートP47FLD/ポート切り替えビット	0: 通常ポート 1: FLD出力ポート	〇〇

ポートP5ディジット出力設定切り替えレジスタ

シンボル	アドレス	リセット時
P5DOR	035C16番地	00 ₁₆

ビットシンボル	ビット名	機 能	R W
P5DOR0	ポートP50FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇
P5DOR1	ポートP51FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇
P5DOR2	ポートP52FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇
P5DOR3	ポートP53FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇
P5DOR4	ポートP54FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇
P5DOR5	ポートP55FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇
P5DOR6	ポートP56FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇
P5DOR7	ポートP57FLD/ディジット切り替えビット	0: FLD出力 1: ディジット出力	〇〇

図KA-2B. FLDC関連レジスタ(3)

ポートP6ディジット出力設定切り替えレジスタ

b7 b6 b5 b4 b3 b2 b1 b0								シンボル P6DOR	アドレス 035D16番地	リセット時 0016
</										

図KA-2C. FLDC関連レジスタ(4)

FLD自動表示用端子

P0～P6がFLDの自動表示出力可能な端子です。自動表示制御ビット(035016番地のビット0)に“1”を書き込むことにより動作を開始します。RAMの内容をタイミング毎にポートから出力するFLD出力またはディジットのタイミングでポートを“H”にするディジット出力の機能を持っています。セグメントにはFLD出力、ディジットにはディジット出力またはFLD出力を使用してFLDを表示することができます。ディジットにFLD出力を使用する場合は、あらかじめRAMにディジット表示パターンを書き込んでください。必要なセグメントおよびディジットの本数以外は、汎用ポートとして使用することもできます。各ポートの設定を下記に示します。

表KA-1. FLD自動表示モード時の端子

ポート名	自動表示用端子名	設定方法
P5、P6	FLD0～FLD15	ディジット出力設定レジスタ(035C16番地、035D16番地)によりビットごとに、FLDポート(“0”)またはディジットポート(“1”)に設定できます。ディジットポートに設定するとディジット波形出力機能が有効となり、FLD自動表示RAMの値に関係なくディジット波形を出力することができます。
P0、P1	FLD16～FLD31	自動表示制御ビット(035016番地のビット0)に“1”を書き込むことによりFLD専用ポートになります。
P2、P3、P40～P43	FLD32～FLD51	FLD/ポート切り替えレジスタ(035916～035B16番地)により、ビットごとにFLDポート(“1”)または汎用ポート(“0”)に設定できます。
P44～P47	FLD52～FLD55	FLD/ポート切り替えレジスタ(035B16番地)により、ビットごとにFLDポート(“1”)または汎用ポート(“0”)に設定できます。また、FLD出力制御レジスタ(035116番地)により、各種の出力波形を選択することが可能です。ポートの出力形式はCMOS出力形式であり、表示端子として使用する場合、外付けのドライバが必要となります。

設定例1 FLD出力のみを使用したレジスタの設定例です。この場合ディジットの表示出力パターンをFLD自動表示RAMに予め設定する必要があります。		設定例2 FLD出力とディジット波形出力を使用したレジスタの設定例です。この場合ディジットの表示出力は自動的に出力されますので、表示パターンをFLD自動表示RAMに設定する必要はありません。	
セグメント数 36 ディジット数 16	ディジット波形設定レジスタ (035C16、035D16番地)の内容	セグメント数 28 ディジット数 12	ディジット波形設定レジスタ (035C16、035D16番地)の内容
ポートP6 FLD0(DIG出力) 0 FLD1(DIG出力) 0 FLD2(DIG出力) 0 FLD3(DIG出力) 0 FLD4(DIG出力) 0 FLD5(DIG出力) 0 FLD6(DIG出力) 0 FLD7(DIG出力) 0	FLD/ポート切り替えレジスタ (035916～035B16番地)の内容	ポートP6 FLD0(DIG出力) 1 FLD1(DIG出力) 1 FLD2(DIG出力) 1 FLD3(DIG出力) 1 FLD4(DIG出力) 1 FLD5(DIG出力) 1 FLD6(DIG出力) 1 FLD7(DIG出力) 1	FLD/ポート切り替えレジスタ (035916～035B16番地)の内容
ポートP5 FLD8(DIG出力) 0 FLD9(DIG出力) 0 FLD10(DIG出力) 0 FLD11(DIG出力) 0 FLD12(DIG出力) 0 FLD13(DIG出力) 0 FLD14(DIG出力) 0 FLD15(DIG出力) 0	ポートP2 1 FLD32(SEG出力) 1 FLD33(SEG出力) 1 FLD34(SEG出力) 1 FLD35(SEG出力) 1 FLD36(SEG出力) 1 FLD37(SEG出力) 1 FLD38(SEG出力) 1 FLD39(SEG出力)	ポートP5 FLD8(DIG出力) 1 FLD9(DIG出力) 1 FLD10(DIG出力) 1 FLD11(DIG出力) 1 FLD12(SEG出力) 0 FLD13(SEG出力) 0 FLD14(SEG出力) 0 FLD15(SEG出力) 0	ポートP2 1 FLD32(SEG出力) 1 FLD33(SEG出力) 1 FLD34(SEG出力) 1 FLD35(SEG出力) 1 FLD36(SEG出力) 1 FLD37(SEG出力) 1 FLD38(SEG出力) 1 FLD39(SEG出力)
ポートP0 FLD16(SEG出力) FLD17(SEG出力) FLD18(SEG出力) FLD19(SEG出力) FLD20(SEG出力) FLD21(SEG出力) FLD22(SEG出力) FLD23(SEG出力)	ポートP3 1 FLD40(SEG出力) 1 FLD41(SEG出力) 1 FLD42(SEG出力) 1 FLD43(SEG出力) 1 FLD44(SEG出力) 1 FLD45(SEG出力) 1 FLD46(SEG出力) 1 FLD47(SEG出力)	ポートP0 FLD16(SEG出力) FLD17(SEG出力) FLD18(SEG出力) FLD19(SEG出力) FLD20(SEG出力) FLD21(SEG出力) FLD22(SEG出力) FLD23(SEG出力)	ポートP3 1 FLD40(SEG出力) 1 FLD41(SEG出力) 1 FLD42(SEG出力) 1 FLD43(SEG出力) 0 FLD44(※→出力) 0 FLD45(※→出力) 0 FLD46(※→出力) 0 FLD47(※→出力)
ポートP1 FLD24(SEG出力) FLD25(SEG出力) FLD26(SEG出力) FLD27(SEG出力) FLD28(SEG出力) FLD29(SEG出力) FLD30(SEG出力) FLD31(SEG出力)	ポートP4 1 FLD48(SEG出力) 1 FLD49(SEG出力) 1 FLD50(SEG出力) 1 FLD51(SEG出力) 0 FLD52(※→出力) 0 FLD53(※→出力) 0 FLD54(※→出力) 0 FLD55(※→出力)	ポートP1 FLD24(SEG出力) FLD25(SEG出力) FLD26(SEG出力) FLD27(SEG出力) FLD28(SEG出力) FLD29(SEG出力) FLD30(SEG出力) FLD31(SEG出力)	ポートP4 0 FLD48(※→出力) 0 FLD49(※→出力) 0 FLD50(※→出力) 0 FLD51(※→出力) 0 FLD52(※→出力) 0 FLD53(※→出力) 0 FLD54(※→出力) 0 FLD55(※→出力)

DIG出力 : 蛍光表示管のディジットに接続するための出力です
 SEG出力 : 蛍光表示管のセグメントに接続するための出力です
 ポート出力 : プログラムで利用できる汎用ポートです

DIG出力 : 蛍光表示管のディジットに接続するための出力です
 SEG出力 : 蛍光表示管のセグメントに接続するための出力です
 ポート出力 : プログラムで利用できる汎用ポートです

図KA-3. セグメント/ディジットの設定例

FLD自動表示RAM

FLD自動表示RAMは、0500₁₆～05DF₁₆番地の224バイトを使用します。FLDはタイミング数および階調表示の有無により16タイミング通常モード、16タイミング・階調表示モード、32タイミングモードの3つのモードがあります。自動表示RAMはそれぞれ以下ようになります。

(1) 16タイミング・通常モード

表示タイミングが16以下のときに使用するモードです。0570₁₆～05DF₁₆番地の112バイトをFLD表示データ格納領域として使用します。0500₁₆～056F₁₆番地は自動表示RAMとして使用しませんので、通常のRAMとして使用できます。


(2) 16タイミング・階調表示モード

表示タイミングが16以下で、セグメント毎に明暗を付けることができるモードです。0500₁₆～05DF₁₆番地の224バイトを使用します。0570₁₆～05DF₁₆番地の112バイトはFLD表示データ格納領域として使用し、0500₁₆～056F₁₆番地の112バイトは階調表示制御データ格納領域として使用します。

(3) 32タイミングモード

表示タイミングが16より大きい場合使用するモードです。最大32タイミングまで使用することができます。0500₁₆～05DF₁₆番地の224バイトをFLD表示データ格納領域として使用します。

FLDデータポインタ(0358₁₆番地)は表示タイミング数をカウントするレジスタです。リロードレジスタを持っており、アンダフローするとリロードレジスタの値をリロードしてカウントを続けます。FLDデータポインタには、タイミング数-1の値を設定してください。この番地にデータを書き込むとFLDデータポインタリロードレジスタにデータが書き込まれ、データを読み出すとFLDデータポインタの値が読み出されます。



図KA-4. FLD自動表示RAMの配置図

データの設定

(1) 16タイミング・通常モード


FLD自動表示RAMは、0570₁₆～05DF₁₆番地の領域を使用します。データを格納する場合は、FLDポートP4、P3、P2、P1、P0、P5、P6の最終データがそれぞれ0570₁₆番地、0580₁₆番地、0590₁₆番地、05A0₁₆番地、05B0₁₆番地、05C0₁₆番地および05D0₁₆番地になるように表示データをアドレスの降順に配置します。したがって、FLDポートP4、P3、P2、P1、P0、P5、P6の先頭データを格納する番地はそれぞれ最終データを格納する番地に(表示タイミング数－1)の値を加えた番地になります。FLDデータポインタリロードレジスタには、(表示タイミング数－1)の値を設定してください。

(2) 16タイミング・階調表示モード


表示データの設定は、16タイミング通常モードと同一です。階調表示制御データは、各タイミング、端子の表示データ格納アドレスから0070₁₆を引いたアドレスに配置されており、“0”で明表示を、“1”で暗表示を行います。

(3) 32タイミングモード

FLD自動表示RAMは、0500₁₆～05DF₁₆番地の領域を使用します。データを格納する場合は、FLDポートP4、P3、P2、P1、P0、P5、P6の最終データがそれぞれ0500₁₆番地、0520₁₆番地、0540₁₆番地、0560₁₆番地、0580₁₆番地、05A0₁₆番地および05C0₁₆番地になるように表示データをアドレスの降順に配置します。したがって、FLDポートP4、P3、P2、P1、P0、P5、P6の先頭データの格納する番地はそれぞれ最終データを格納する番地に(表示タイミング数－1)の値を加えた番地になります。FLDデータポインタリロードレジスタには、(表示タイミング数－1)の値を設定してください。




図KA-5. 16タイミング・通常モード、RAM配置図と使用領域の例



図KA-6. 16タイミング・階調表示モード、RAM配置図と使用領域の例

FLDコントローラ



図KA-7. 32タイミングモード、RAM配置図と使用領域の例

タイミングの設定

各種タイミングは、FLDCモードレジスタ、Tdisp時間設定レジスタ、Toff1時間設定レジスタ、Toff2時間設定レジスタにより設定を行います。

(1) Tdisp時間の設定

Tdisp時間は、表示タイミングの長さです。階調表示無しモードでは、FLD表示出力期間とToff1時間で構成されています。階調表示有りモードでは、表示出力期間とToff1時間、更に暗表示の為の“L”出力期間で構成されています。FLDCモードレジスタのTdispカウンタカウントソース選択ビットおよびTdisp時間設定レジスタによりTdisp時間の設定を行います。Tdisp時間設定レジスタの値をnとすると、Tdisp時間は $Tdisp = (n+1) \times t$ (t: カウンタソース)で表されます。FLDCモードレジスタのTdispカウンタカウントソース選択ビットが“0”でTdisp時間設定レジスタが200(C816)の場合、Tdisp時間は $Tdisp = (200+1) \times 3.2(XIN=10MHz時) = 643 \mu s$ となります。なお、Tdisp時間設定レジスタを読み出した場合、カウンタ中の値が読み出されます。


(2) Toff1時間の設定

Toff1時間は、FLDにじみ防止およびディマー表示の為の無出力(“L”出力)時間です。Toff1時間設定レジスタによりToff1時間の設定を行います。Toff1には、Tdisp、Toff2より小さな値を設定してください。Toff1時間設定レジスタの値をn1とすると、Toff1時間は $Toff1 = n1 \times t$ で表されます。FLDCモードレジスタのTdispカウンタカウントソース選択ビットが“0”でToff1時間設定レジスタの値が30(1E16)の場合、 $Toff1 = 30 \times 3.2(XIN=10MHz時) = 96 \mu s$ となります。

(3) Toff2時間の設定

Toff2時間は、暗表示を行う為の時間です。明表示ではFLD表示出力は、TdispをカウントしているカウンタがアンダフローするまでFLD表示出力を行います。しかし、暗表示では、Toff2をカウントしているカウンタがアンダフローすると“L”出力(off出力)になります。Toff2時間の設定は階調表示モードでかつ階調表示制御RAMの値が“1”のFLDポートにのみ有効となります。

Toff2時間はToff2時間設定レジスタにより行います。Toff2には、Tdispより小さくToff1より大きな値を設定してください。Toff2時間設定レジスタの値をn2とすると、Toff2時間は $Toff2 = n2 \times t$ で表されます。FLDCモードレジスタのTdispカウンタカウントソース選択ビットが“0”でToff2時間設定レジスタの値が180(B416)の場合、 $Toff2 = 180 \times 3.2(XIN=10MHz時) = 576 \mu s$ となります。



図KA-11. FLD、ディジット出力タイミング

FLD自動表示機能の開始

自動表示制御ビット(0350₁₆番地のビット0)を“1”、表示スタートビット(0350₁₆番地のビット1)を“1”にすると自動表示が開始します。各ポートの自動表示RAMの先頭番地から(FLDデータポインタ(0358₁₆番地)－1)番地離れたRAMの内容を各ポートに出力します。FLDデータポインタ(0358₁₆番地)は、Tdisp間隔でカウントダウンします。カウントした結果、“FF₁₆”になると、リロードしカウントを続けます。表示スタートビット(0350₁₆番地のビット1)を“1”にする前に、FLD/ポート切り替えレジスタ、FLD/DIG切り替えレジスタ、FLDCモードレジスタ、Tdisp時間設定レジスタ、Toff1時間設定レジスタ、Toff2時間設定レジスタ、FLDデータポインタを設定してください。

FLD自動表示中、表示スタートビット(0350₁₆番地のビット1)は“1”が保持されています。表示スタートビット(0350₁₆番地のビット1)に“0”を書き込むことによって、FLD自動表示を中断させることができます。

キースキャンと割り込み


割り込みは、FLDディジット割り込みとFLDブランキング割り込みをTscan制御ビット(0350₁₆番地のビット2、3)で選択できます。

FLDディジット割り込みは、各タイミングのToff1時間終了時(ディジットの立ち上がり)に発生する割り込みです。各FLDディジット割り込みでFLDのディジットを利用したキースキャンができます。

FLDディジット割り込みによってキースキャンを行う場合、以下の手順で行ってください。

- (1)割り込みが発生毎にポートの値を読みます。
- (2)最後のディジットの割り込みで、キーが確定します。

出力されているディジット位置は、FLDデータポインタ(0358₁₆番地)を読み出すことで判定できます。




図KA-12A. ディジット割り込み時のタイミング

FLDコントローラ

FLDブランキング割り込みは、FLDデータポインタ(0358₁₆番地)が“FF₁₆”になると、発生する割り込みです。割り込み発生後設定によって、 $1 \times T_{disp}$ 、 $2 \times T_{disp}$ 、 $3 \times T_{disp}$ の間、FLD自動表示出力が止まります。その間、FLDのセグメントを利用したキースキャンができます。

キースキャン用ブランキング時間 T_{scan} の間にセグメントによってキースキャンを行う場合、以下の手順で行ってください。

- (1)自動表示制御ビット(0350₁₆番地のビット0)に“0”を書き込む。
 - (2)セグメントに対応するポートのうち、キースキャンに使用するポートを出力ポートにする。
 - (3)キースキャンを実行する。
 - (4)自動表示制御ビット(0350₁₆番地のビット0)に“1”を書き込む。
- (1)～(4)の手順でキースキャンを行う場合の注意事項を以下に示します。
1. 表示スタートビット(0350₁₆番地のビット1)に“0”を書き込まないでください。
 2. デジットに対応するポートに“1”を書き込まないでください。



図KA-12B. FLDブランキング割り込み時のタイミング

P44～P47拡張機能

P44～P47は、CMOS出力形式のポートです。このポートに4bit→16bitデコーダ接続することによりFLDのディジット出力を16本追加することができます。P44～P47は、4bit→16bitデコーダに接続するための機能を持っています

(1) P44～P47Toff無効機能

Toff1時間とToff2時間を無効にして、Tdispの間、表示データを出力します。(図KA-13参照)。P44～P47Toff無効ビット(0351₁₆番地のビット2)を“1”にすることにより設定できます。

これはToff区間有効機能とは異なり、すべての表示データで無効にします。


(2) ディマー信号出力機能

DIMOUT(P97)からディマー信号作成用の信号を出力することができます。この信号でデコーダを制御することによりディマー機能を実現することができます。(図KA-13参照)。P97ディマー出力制御ビット(0351₁₆番地のビット4)を“1”にすることにより設定できます。

(3) P44～P47 FLD出力反転ビット

P44～P47はFLD出力の極性を反転する機能を備えています。外付けドライバを使用する場合など極性の合わせ込みに使用できます。

FLD出力制御レジスタ(0351₁₆番地)のビット0を“1”にすることにより出力極性を反転することができます。




図KA-13. P44～P47FLD出力波形

Toff区間有無機能

FLD端子間の容量結合によりポートのスイッチング毎に発生する不要なノイズを軽減するための機能です。各FLDポートに連続したデータを出力した場合、連続した部分のToff1区間は発生しません。(図KA-15参照)

Toff1区間を必要とする場合は、CMOSポートToff区間有無ビット(035116番地のビット5)、高耐圧ポートToff区間有無ビット(035116番地のビット6)を“1”に設定してください。高耐圧ポートToff区間有無ビットを“1”に設定すると、高耐圧ポート(P5、P6、P3、P2、P1、P0、P43～P40)52本のToff1時間を発生し、CMOSポートToff区間有無ビットに“1”を設定すると、CMOSポート(P44～P47)4本のToff1時間が発生します。



図KA-15. Toff区間有無機能選択時の出力波形


Toff2 SET/RESET変更ビット

階調モードのときは、Toff2時間設定レジスタ(TOFF2)で設定された値が有効となります。初期状態のFLD出力制御レジスタ(035116番地のビット7)が“0”のとき、FLD出力ポートにはTOFF1に設定された時間でRAMデータが出力(SET)され、TOFF2に設定された時間で“0”(RESET)になります。また、ビット7が“1”のときは、TOFF2に設定された時間でRAMデータが出力(SET)され、Tdisp時間の終わりで“0”(RESET)になります。

デジット波形出力機能

P50～P57、P60～P67は、FLD/デジット切り替えレジスタによってデジット波形を出力することができます。P60からタイミング数と同じ数だけ、デジット出力設定レジスタに連続して“1”を書き込んでください。デジット出力を選択したポートに対するFLD自動表示RAMの内容は無効となり、自動的に図KA-16に示した波形が出力されます。階調モード使用時には、デジット出力を選択したポートもToff2時間が有効となります。FLD自動表示RAMの内容が無効になるため、同一番地のFLD自動表示RAMにセグメントデータとデジットデータが混在する場合でも、容易にセグメントデータを変更することができます。

本機能は、16タイミングモード通常モード、16タイミング階調表示モードで有効で、タイミング数(FLDデータポインタリロードレジスタの設定値+1)を越えて設定した場合、越えたポートの出力は、“L”になります。




図KA-16. デジット波形出力機能

タイマ

タイマ


タイマは、16ビットタイマを8本内蔵しています。8本のタイマは、持っている機能によってタイマA(5本)とタイマB(3本)の2種類に分類できます。すべてのタイマは、それぞれ独立して動作します。図FB-1にタイマ構成を示します。



図FB-1. タイマ構成

タイマA

タイマAiレジスタ(注1)




シンボル	アドレス	リセット時
TA0	0387 ₁₆ , 0386 ₁₆ 番地	不定
TA1	0389 ₁₆ , 0388 ₁₆ 番地	不定
TA2	038B ₁₆ , 038A ₁₆ 番地	不定
TA3	038D ₁₆ , 038C ₁₆ 番地	不定
TA4	038F ₁₆ , 038E ₁₆ 番地	不定

機 能	設定可能値	R	W
●タイマモード 内部カウントソースをカウント	0000 ₁₆ ~FFFF ₁₆	○	○
●イベントカウンタモード 外部からの入力パルスまたはタイマのオーバフローを カウント	0000 ₁₆ ~FFFF ₁₆	○	○
●ワンショットタイマモード ワンショット幅をカウント	0000 ₁₆ ~FFFF ₁₆	×	○
●パルス幅変調モード(16ビットPWM) 16ビットパルス幅変調器として動作	0000 ₁₆ ~FFFE ₁₆	×	○
●パルス幅変調モード(8ビットPWM) タイマの下位アドレスは、8ビットプリスケアラ、 上位アドレスは8ビットパルス幅変調器として動作	00 ₁₆ ~FE ₁₆ (上位、下位 アドレスとも)	×	○

注1. 読み出し、および書き込みは16ビット単位で行ってください。


カウント開始フラグ



シンボル	アドレス	リセット時
TABSR	0380 ₁₆ 番地	00 ₁₆

ビットシンボル	ビット名	機 能	R	W
TA0S	タイマA0カウント開始フラグ	0: カウント停止 1: カウント開始	○	○
TA1S	タイマA1カウント開始フラグ		○	○
TA2S	タイマA2カウント開始フラグ		○	○
TA3S	タイマA3カウント開始フラグ		○	○
TA4S	タイマA4カウント開始フラグ		○	○
TB0S	タイマB0カウント開始フラグ		○	○
TB1S	タイマB1カウント開始フラグ		○	○
TB2S	タイマB2カウント開始フラグ		○	○

アップダウンフラグ




シンボル	アドレス	リセット時
UDF	0384 ₁₆ 番地	00 ₁₆

ビットシンボル	ビット名	機 能	R	W
TA0UD	タイマA0アップダウンフラグ	0: ダウンカウント 1: アップカウント アップ/ダウン切り替え要因に アップダウンフラグの内容を 選択すると有効になる	○	○
TA1UD	タイマA1アップダウンフラグ		○	○
TA2UD	タイマA2アップダウンフラグ		○	○
TA3UD	タイマA3アップダウンフラグ		○	○
TA4UD	タイマA4アップダウンフラグ		○	○
TA2P	タイマA2二相パルス信号処理 機能選択ビット	0: 二相パルス信号処理機能禁止 1: 二相パルス信号処理機能許可 二相パルス信号処理機能を使用 しない場合は必ず“0”にして ください	×	○
TA3P	タイマA3二相パルス信号処理 機能選択ビット		×	○
TA4P	タイマA4二相パルス信号処理 機能選択ビット		×	○

図FB-4. タイマA関連レジスタ(2)

タイマA

ワンショット開始フラグ




シンボル アドレス リセット時
ONSF 0382₁₆番地 00X00000₂

ビットシンボル	ビット名	機 能	R/W
TA0OS	タイマA0ワンショット開始フラグ	1: タイマスタート 読み出し時の値は“ 0 ”	○ ○
TA1OS	タイマA1ワンショット開始フラグ		○ ○
TA2OS	タイマA2ワンショット開始フラグ		○ ○
TA3OS	タイマA3ワンショット開始フラグ		○ ○
TA4OS	タイマA4ワンショット開始フラグ		○ ○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			— —
TA0TGL	タイマA0イベント／ トリガ選択ビット	b7 b6 0 0: TA0IN端子の入力を選択(注1) 0 1: TB2のオーバーフローを選択 1 0: TA4のオーバーフローを選択 1 1: TA1のオーバーフローを選択	○ ○
TA0TGH			○ ○

注1. 対応するポート方向レジスタは“0”にしてください。
TAi_{IN}(i=0~4)端子選択時は、同一端子に割り当てられているTAi_{OUT}(i=0~4)端子は使用できません。

トリガ選択レジスタ




シンボル アドレス リセット時
TRGSR 0383₁₆番地 00₁₆

ビットシンボル	ビット名	機 能	R/W
TA1TGL	タイマA1イベント/ トリガ選択ビット	b1 b0 0 0: TA1 _{IN} 端子の入力を選択(注1) 0 1: TB2のオーバーフローを選択 1 0: TA0のオーバーフローを選択 1 1: TA2のオーバーフローを選択	○ ○
TA1TGH			○ ○
TA2TGL	タイマA2イベント/ トリガ選択ビット	b3 b2 0 0: TA2 _{IN} 端子の入力を選択(注1) 0 1: TB2のオーバーフローを選択 1 0: TA1のオーバーフローを選択 1 1: TA3のオーバーフローを選択	○ ○
TA2TGH			○ ○
TA3TGL	タイマA3イベント/ トリガ選択ビット	b5 b4 0 0: TA3 _{IN} 端子の入力を選択(注1) 0 1: TB2のオーバーフローを選択 1 0: TA2のオーバーフローを選択 1 1: TA4のオーバーフローを選択	○ ○
TA3TGH			○ ○
TA4TGL	タイマA4イベント/ トリガ選択ビット	b7 b6 0 0: TA4 _{IN} 端子の入力を選択(注1) 0 1: TB2のオーバーフローを選択 1 0: TA3のオーバーフローを選択 1 1: TA0のオーバーフローを選択	○ ○
TA4TGH			○ ○

注1. 対応するポート方向レジスタは“0”にしてください。
TAi_{IN}(i=0~4)端子選択時は、同一端子に割り当てられているTAi_{OUT}(i=0~4)端子は使用できません。

時計用プリスケアラリセットフラグ



シンボル アドレス リセット時
CPSRF 0381₁₆番地 0XXXXXXX₂

ビットシンボル	ビット名	機 能	R/W
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。			— —
CPSR	時計用プリスケアラリセットフラグ	0: 何もおこらない 1: プリスケアラリセット (読み出し時は“0”)	○ ○

図FB-5. タイマA関連レジスタ(3)


タイマA

(1) タイマモード

内部で生成されたカウントソースをカウントするモードです(表FB-1)。図FB-6にタイマモード時のタイマAiモードレジスタの構成を示します。

表FB-1. タイマモードの仕様

項 目	仕 様
カウントソース	f1, f8, f32, fc32
カウント動作	●ダウンカウント ●アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	1/(n+1) n:設定値
カウント開始条件	カウント開始フラグへの“1”書き込み
カウント停止条件	カウント開始フラグへの“0”書き込み
割り込み要求発生タイミング	アンダフロー時
TAiIN端子機能	プログラマブル入出力ポート、またはゲート入力
TAiOUT端子機能	プログラマブル入出力ポート、またはパルス出力
タイマの読み出し	タイマAiレジスタを読み出すと、カウント値が読み出される
タイマの書き込み	●カウント停止中 タイマAiレジスタに書き込むと、リロードレジスタおよびカウンタの両方に書き込まれる ●カウント中 タイマAiレジスタに書き込むとリロードレジスタにだけ書き込まれる(次のリロード時に転送)
選択機能	●ゲート機能 TAiIN端子の入力信号によってカウント開始、停止が可能 ●パルス出力機能 アンダフローするごとにTAiOUT端子の極性が反転



図FB-6. タイマモード時のタイマAiモードレジスタの構成

タイマA


(2) イベントカウンタモード

外部信号または内部タイマのオーバフローをカウントするモードです。タイマA0、A1は、一相の外部信号をカウントできます。タイマA2、A3、A4は、一相の外部信号と二相の外部信号をカウントできます。一相の外部信号をカウントする場合の仕様を表FB-2に、タイマAiモードレジスタの構成を図FB-7に示します。二相の外部信号をカウントする場合の仕様を表FB-3に、タイマAiモードレジスタの構成を図FB-8に示します。

表FB-2. イベントカウンタモードの仕様(二相パルス信号処理を使用しない場合)

項 目	仕 様
カウントソース	●TAiIN端子に入力された外部信号(ソフトウェアにて有効エッジを選択可能) ●TB2のオーバフロー、TAjのオーバフロー
カウント動作	●アップカウントまたはダウンカウントを、外部信号またはソフトウェアで選択可能 ●オーバフローまたはアンダフロー時は、リロードレジスタの内容をリロードしてカウントを継続(注1)
分周比	●アップカウント時 $1/(FFFF16 - n + 1)$ ●ダウンカウント時 $1/(n + 1)$ n:設定値
カウント開始条件	カウント開始フラグへの“1”書き込み
カウント停止条件	カウント開始フラグへの“0”書き込み
割り込み要求発生タイミング	オーバフロー時、およびアンダフロー時
TAiIN端子機能	プログラマブル入出力ポート、またはカウントソース入力
TAiOUT端子機能	プログラマブル入出力ポート、パルス出力、またはアップカウント/ダウンカウント切り替え入力
タイマの読み出し	タイマAiレジスタを読み出すと、カウント値が読み出される
タイマの書き込み	●カウント停止中 タイマAiレジスタに書き込むと、リロードレジスタおよびカウンタの両方に書き込まれる ●カウント中 タイマAiレジスタに書き込むとリロードレジスタにだけ書き込まれる(次のリロード時に転送)
選択機能	●フリーランカウンタ機能 オーバフローまたはアンダフローが発生してもリロードレジスタからリロードしない ●パルス出力機能 オーバフローまたはアンダフローするごとにTAiOUT端子の極性が反転



注1. フリーラン機能選択時は除きます。



図FB-7. イベントカウンタモード時のタイマAiモードレジスタの構成

タイマA

表FB-3. イベントカウンタモードの仕様(タイマA2、A3、A4で二相パルス信号処理を使用する場合)

項 目	仕 様
カウントソース	●TAiIN、TAiOUT端子に入力された二相パルス信号
カウント動作	●アップカウントまたはダウンカウントを、二相パルス信号によって切り替え可 ●オーバーフローまたはアンダフロー時は、リロードレジスタの内容をリロードしてカウントを継続(注1)
分周比	●アップカウント時 $1/(FFFF16-n+1)$ ●ダウンカウント時 $1/(n+1)$ n:設定値
カウント開始条件	カウント開始フラグへの“1”書き込み
カウント停止条件	カウント開始フラグへの“0”書き込み
割り込み要求発生タイミング	オーバーフロー時、およびアンダフロー時
TAiIN端子機能	二相パルス入力
TAiOUT端子機能	二相パルス入力
タイマの読み出し	タイマA2、A3、A4レジスタを読み出すと、カウント値が読み出される
タイマの書き込み	●カウント停止中 タイマA2、A3、A4レジスタに書き込むと、リロードレジスタおよびカウンタの両方に書き込まれる ●カウント中 タイマA2、A3、A4レジスタに書き込むとリロードレジスタにだけ書き込まれる(次のリロード時に転送)
選択機能	●通常処理動作 TAiOUT端子の入力信号が“H”レベルの期間TAiIN端子の立ち上がりをアップカウントし立ち下がりダウンカウントします。  ●4通倍処理動作 TAiOUT端子の入力信号が“H”レベルの期間にTAiIN端子が立ち上がる位相関係の場合、TAiOUT、TAiIN端子の立ち上がり、立ち下がりアップカウントします。TAiOUT端子の入力信号が“H”レベルの期間にTAiIN端子が立ち下がる位相関係の場合、TAiOUT、TAiIN端子の立ち上がり、立ち下がりダウンカウントします。 

注1. フリーラン機能選択時は除く。

タイマA

タイマAiモードレジスタ

(二相パルス信号処理を使用しない場合)

シンボル	アドレス	リセット時
TAiMR(i=2~4)	0398 ₁₆ ~039A ₁₆ 番地	00 ₁₆

ビットシンボル	ビット名	機 能	R	W
TMOD0	動作モード選択ビット	b1 b0 0 1 : イベントカウンタモード	○	○
TMOD1			○	○
MR0	パルス出力機能選択ビット	0 : パルス出力なし (TAiout端子は通常のポート端子) 1 : パルス出力あり(注1) (TAiout端子はパルス出力端子)	○	○
MR1	カウント極性選択ビット(注2)	0 : 外部信号の立ち下がりをカウント 1 : 外部信号の立ち上りをカウント	○	○
MR2	アップ/ダウン切り替え 要因選択ビット	0 : アップダウンフラグの内容 1 : TAiout端子の入力信号(注3)	○	○
MR3	0 : イベントカウンタモードモードでは必ず“0”に固定		○	○
TCK0	カウント動作タイプ選択 ビット	0 : リロードタイプ 1 : フリーランタイプ	○	○
TCK1	二相パルス処理動作選択 ビット(注4)(注5)	0 : 通常処理動作 1 : 4 逡倍処理動作	○	○

注1. 対応するポートレジスタおよびポート方向レジスタの設定値は無効です。

注2. 外部信号カウント時だけ有効。

注3. 対応するポート方向レジスタは“0”にしてください。

注4. このビットはタイマA3モードレジスタにおいて有効。

タイマA2,A4モードレジスタでは、“0”または“1”いずれでも可。

注5. 2相パルス信号処理を行う場合、2相パルス信号機能選択ビット(0384₁₆番地)は“1”に、イベント/トリガ選択ビット(0382₁₆,0383₁₆番地)は“00”にしてください。

タイマAiモードレジスタ

(二相パルス信号処理を使用する場合)

シンボル	アドレス	リセット時
TAiMR(i=2~4)	0398 ₁₆ ~039A ₁₆ 番地	00 ₁₆

ビットシンボル	ビット名	機 能	R	W
TMOD0	動作モード選択ビット	b1 b0 0 1 : イベントカウンタモード	○	○
TMOD1			○	○
MR0	0 : 二相パルス信号処理使用時には必ず“0”に固定		○	○
MR1	0 : 二相パルス信号処理使用時には必ず“0”に固定		○	○
MR2	1 : 二相パルス信号処理使用時には必ず“1”に固定		○	○
MR3	0 : 二相パルス信号処理使用時には必ず“0”に固定		○	○
TCK0	カウント動作タイプ選択 ビット	0 : リロードタイプ 1 : フリーランタイプ	○	○
TCK1	二相パルス処理動作選択 ビット(注1)(注2)	0 : 通常処理動作 1 : 4 逡倍処理動作	○	○

注1. このビットはタイマA3モードレジスタにおいて有効。

タイマA2,A4モードレジスタでは、“0”または“1”いずれでも可。

注2. 2相パルス信号処理を行う場合、2相パルス信号機能選択ビット(0384₁₆番地)は“1”に、イベント/トリガ選択ビット(0382₁₆,0383₁₆番地)は“00”にしてください。

図FB-8. イベントカウンタモード時のタイマAiモードレジスタの構成

タイマA

(3) ワンショットタイマモード

1度だけタイマを動作するモードです(表FB-4)。トリガが発生するとその時点から任意の期間、タイマが動作します。図FB-9にワンショットタイマモード時のタイマAiモードレジスタの構成を示します。

表FB-4. ワンショットタイマモードの仕様

項 目	仕 様
カウントソース	f1, f8, f32, fC32
カウント動作	●ダウンカウント ●カウントの値が000016になるタイミングでリロードしてカウントを停止 ●カウント中にトリガが発生した場合、リロードしてカウントを継続
分周比	1/n n:設定値
カウント開始条件	●外部トリガ入力 ●タイマのオーバフロー ●ワンショット開始フラグへの“1”書き込み
カウント停止条件	●カウントの値が000016になりリロードした後 ●カウント開始フラグへの“0”書き込み
割り込み要求発生タイミング	カウントの値が000016になるタイミング
TAiIn端子機能	プログラマブル入出力ポート、またはトリガ入力
TAiOUT端子機能	プログラマブル入出力ポート、またはパルス出力
タイマの読み出し	タイマAiレジスタを読み出すと、不定値が読み出される
タイマの書き込み	●カウント停止中 タイマAiレジスタに書き込むと、リロードレジスタおよびカウンタの両方に書き込まれる ●カウント中 タイマAiレジスタに書き込むとリロードレジスタにだけ書き込まれる(次のリロード時に転送)

タイマAiモードレジスタ

シンボル	アドレス	リセット時
TAiMR(i=0~4)	039616~039A16番地	0016

b7	b6	b5	b4	b3	b2	b1	b0
		0				1	0

ビットシンボル	ビット名	機 能	R/W
TMOD0	動作モード選択ビット	b1 b0	○ ○
TMOD1		10: ワンショットタイマモード	○ ○
MR0	パルス出力機能選択ビット	0: パルス出力なし (TAiOUT端子は通常のポート端子) 1: パルス出力あり(注1) (TAiOUT端子はパルス出力端子)	○ ○
MR1	外部トリガ選択ビット(注2)	0: TAiIn端子の入力信号の立ち下がり(注3) 1: TAiIn端子の入力信号の立ち上がり(注3)	○ ○
MR2	トリガ選択ビット	0: ワンショット開始フラグが有効 1: イベント/トリガ選択レジスタにより選択	○ ○
MR3	0: ワンショットタイマモードでは必ず“0”に固定		○ ○
TCK0	カウントソース選択ビット	b7 b6	○ ○
TCK1		00: f1 01: f8 10: f32 11: fC32	○ ○

注1. 対応するポートレジスタおよびポート方向レジスタの設定値は無効です。

注2. イベント/トリガ選択ビット(038216,038316番地)でTAiIn端子を選択したときだけ有効。
タイマのオーバフロー選択時は、“1”でも“0”でも可。

注3. 対応するポート方向レジスタは“0”にしてください。


図FB-9. ワンショットタイマモード時のタイマAiモードレジスタの構成

(4) パルス幅変調モード

任意の幅のパルスを連続して出力するモードです(表FB-5)。このモードでは、カウンタは、16ビットパルス幅変調器、8ビットパルス幅変調器のいずれかのパルス幅変調器として動作します。図FB-10にパルス幅変調モード時のタイマAiモードレジスタの構成、図FB-11に16ビットパルス幅変調器の動作例、および図FB-12に8ビットパルス幅変調器の動作例を示します。

表FB-5. パルス幅変調モードの仕様


項 目	仕 様
カウントソース	f1, f8, f32, fc32
カウント動作	●ダウンカウント(8ビット、または16ビットパルス幅変調器として動作) ●PWMパルスの立ち上がりでリロードしてカウントを継続 ●カウント中にトリガが発生した場合、カウントに影響しない
16ビットPWM	●“H”レベル幅 n/f_i n:設定値 ●周期 $(2^{16}-1)/f_i$ 固定
8ビットPWM	●“H”レベル幅 $n \times (m+1)/f_i$ n:タイマAiレジスタの上位アドレスの設定値 ●周期 $(2^8-1) \times (m+1)/f_i$ m:タイマAiレジスタの下位アドレスの設定値
カウント開始条件	●外部トリガ入力 ●タイマのオーバフロー ●カウント開始フラグへの“1”書き込み
カウント停止条件	●カウント開始フラグへの“0”書き込み
割り込み要求発生タイミング	PWMパルスの立ち下がり時
TAiIN端子機能	プログラマブル入出力ポート、またはトリガ入力
TAiOUT端子機能	パルス出力
タイマの読み出し	タイマAiレジスタを読み出すと、不定値が読み出される
タイマの書き込み	●カウント停止中 タイマAiレジスタに書き込むと、リロードレジスタおよびカウンタの両方に書き込まれる ●カウント中 タイマAiレジスタに書き込むとリロードレジスタにだけ書き込まれる(次のリロード時に転送)




図FB-10. パルス幅変調モード時のタイマAモードレジスタの構成

タイマA

リロードレジスタ=000316、外部トリガ(TAiIn端子の入力信号の立ち上がり)選択時



図FB-11. 16ビットパルス幅変調器の動作例

リロードレジスタの上位8ビット = 0216、
リロードレジスタの下位8ビット = 0216、
外部トリガ(TAiIn端子の入力信号の立ち下がり)選択時

図FB-12. 8ビットパルス幅変調器の動作例


タイマB

タイマB


図TA-1にタイマBのブロック図を、図TA-2、図TA-3にタイマB関連レジスタを示します。

タイマBは、次の3種類のモードを持ちます。各モードは、タイマBiモードレジスタ(i=0~2)のビット0とビット1で選択できます。

- ・タイマモード 内部カウントソースをカウントするモード
- ・イベントカウンタモード 外部からのパルスまたはタイマのオーバーフローをカウントするモード
- ・パルス周期測定／パルス幅測定モード 外部パルスの周期またはパルス幅を測定するモード




図TA-1. タイマBブロック図



図TA-2. タイマB関連レジスタ(1)

タイマB

タイマBiレジスタ(注1)




シンボル	アドレス	リセット時
TB0	0391 ₁₆ , 0390 ₁₆ 番地	不定
TB1	0393 ₁₆ , 0392 ₁₆ 番地	不定
TB2	0395 ₁₆ , 0394 ₁₆ 番地	不定

機 能	設定可能値	R	W
●タイマモード タイマの周期をカウント	0000 ₁₆ ~FFFF ₁₆	○	○
●イベントカウンタモード 外部からの入力パルスまたはタイマのオーバーフローを カウント	0000 ₁₆ ~FFFF ₁₆	○	○
●パルス周期測定モード／パルス幅測定モード パルス周期、またはパルス幅を測定	—	○	×

注1. 読み出し、および書き込みは16ビット単位で行ってください。


カウント開始フラグ



シンボル	アドレス	リセット時
TABSR	0380 ₁₆ 番地	00 ₁₆

ビットシンボル	ビット名	機 能	R	W
TA0S	タイマA0カウント開始フラグ	0: カウント停止 1: カウント開始	○	○
TA1S	タイマA1カウント開始フラグ		○	○
TA2S	タイマA2カウント開始フラグ		○	○
TA3S	タイマA3カウント開始フラグ		○	○
TA4S	タイマA4カウント開始フラグ		○	○
TB0S	タイマB0カウント開始フラグ		○	○
TB1S	タイマB1カウント開始フラグ		○	○
TB2S	タイマB2カウント開始フラグ		○	○

時計用プリスケアラリセットフラグ



シンボル	アドレス	リセット時
CPSRF	0381 ₁₆ 番地	0XXXXXXX ₂

ビットシンボル	ビット名	機 能	R	W
		何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。	—	—
CPSR	時計用プリスケアラ リセットフラグ	0: 何もおこらない 1: プリスケアラリセット (読み出し時は“0”)	○	○

図TA-3. タイマB関連レジスタ(2)


タイマB

(1) タイマモード

内部で生成されたカウントソースをカウントするモードです(表TA-1)。図TA-4にタイマモード時のタイマBiモードレジスタの構成を示します。

表TA-1. タイマモードの仕様

項 目	仕 様
カウントソース	f1, f8, f32, fC32
カウント動作	●ダウンカウント ●アンダフロー時リロードレジスタの内容をリロードしてカウントを継続
分周比	1/(n+1) n:設定値
カウント開始条件	カウント開始フラグへの“1”書き込み
カウント停止条件	カウント開始フラグへの“0”書き込み
割り込み要求発生タイミング	アンダフロー時
TBiN端子機能	プログラマブル入出力ポート
タイマの読み出し	タイマBiレジスタを読み出すと、カウント値が読み出される
タイマの書き込み	●カウント停止中 タイマBiレジスタに書き込むと、リロードレジスタおよびカウンタの両方に書き込まれる ●カウント中 タイマBiレジスタに書き込むとリロードレジスタにだけ書き込まれる(次のリロード時に転送)



図TA-4. タイマモード時のタイマBiモードレジスタの構成


タイマB

(2) イベントカウンタモード

外部信号または内部タイマのオーバフローをカウントするモードです(表TA-2)。タイマBiレジスタの構成を図TA-5に示します。

表TA-2. イベントカウンタモードの仕様


項 目	仕 様
カウントソース	●TBin端子に入力された外部信号 ●カウントソースの有効エッジには立ち上がり、立ち下がり、または立ち下がりおよび立ち上りをソフトウェアによって選択可
カウント動作	●ダウンカウント ●アンダフロー時は、リロードレジスタの内容をリロードしてカウントを継続
分周比	● $1/(n+1)$ n:設定値
カウント開始条件	カウント開始フラグへの“1”書き込み
カウント停止条件	カウント開始フラグへの“0”書き込み
割り込み要求発生タイミング	アンダフロー時
TBin端子機能	カウントソース入力
タイマの読み出し	タイマBiレジスタを読み出すと、カウント値が読み出される
タイマの書き込み	●カウント停止中 タイマBiレジスタに書き込むと、リロードレジスタおよびカウンタの両方に書き込まれる ●カウント中 タイマBiレジスタに書き込むとリロードレジスタにだけ書き込まれる(次のリロード時に転送)




図TA-5. イベントカウンタモード時のタイマBiモードレジスタの構成

タイマB

測定パルスの立ち下がりから立ち下がりまでを測定した場合



図TA-7. パルス周期測定時の動作図



図TA-8. パルス幅測定時の動作図

シリアルI/O


シリアルI/O

シリアルI/Oは、UART0、およびUART1の2チャンネルで構成しています。UART0、UART1はそれぞれ専用の転送クロック発生用タイマを持ち、独立して動作します。

図GA-1にUARTi(i=0, 1)のブロック図、図GA-2に送受信部のブロック図を示します。


UARTi(i=0, 1)は、クロック同期形シリアルI/Oモード、クロック非同期形シリアルI/Oモード(UARTモード)の2種類のモードを持ちます。シリアルI/Oモード選択ビット(03A016、03A816番地のビット0～ビット2)の内容で、クロック同期形シリアルI/Oとして使用するか、クロック非同期形シリアルI/Oとして使用するかを選択します。UART0とUART1は、一部の機能が異なることを除いてほぼ同一の機能を持ちます。

図GA-3～図GA-5に、UARTi関連のレジスタを示します。



図GA-1. UARTi(i=0, 1)ブロック図


シリアルI/O



図GA-2. 送受信部ブロック図

シリアルI/O


UARTi送信バッファレジスタ



シンボル	アドレス	リセット時
U0TB	03A3 ₁₆ 、03A2 ₁₆ 番地	不定
U1TB	03AB ₁₆ 、03AA ₁₆ 番地	不定

機 能	R	W
送信データ	×	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。	—	—

UARTi受信バッファレジスタ




シンボル	アドレス	リセット時
U0RB	03A7 ₁₆ 、03A6 ₁₆ 番地	不定
U1RB	03AF ₁₆ 、03AE ₁₆ 番地	不定

ビット シンボル	ビット名	機能 (クロック同期シリアルI/Oモード時)	機能 (クロック非同期シリアルI/Oモード時)	R	W
—	—	受信データ	受信データ	○	×
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。					—
OER	オーバランエラーフラグ(注1)	0: オーバランエラーなし 1: オーバランエラー発生	0: オーバランエラーなし 1: オーバランエラー発生	○	×
FER	フレーミングエラー フラグ(注1)	無効	0: フレーミングエラーなし 1: フレーミングエラー発生	○	×
PER	パリティエラーフラグ(注1)	無効	0: パリティエラーなし 1: パリティエラー発生	○	×
SUM	エラーサムフラグ(注1)	無効	0: エラーなし 1: エラー発生	○	×

注1. ビット15～ビット12は、シリアルI/Oモード選択ビット(03A0₁₆、03A8₁₆番地のビット2～ビット0)を“000₂”にしたとき、または受信許可ビットを“0”にしたとき、“0”になります(ビット15は、ビット14～ビット12がすべて“0”になると、“0”になります)。また、ビット14、ビット13は、UARTi受信バッファレジスタの下位バイト(03A6₁₆、03AE₁₆番地)を読み出したときも、“0”になります。

UARTi転送速度レジスタ



シンボル	アドレス	リセット時
U0BRG	03A1 ₁₆ 番地	不定
U1BRG	03A9 ₁₆ 番地	不定

機 能	設定可能値	R	W
設定値を n とすると、BRGi はカウントソースを n+1 分周する	00 ₁₆ ～FF ₁₆	×	○

図GA-3. UARTi関連のレジスタ (1)

UARTi 送受信モードレジスタ

シンボル	アドレス	リセット時
UiMR(i=0,1)	03A016,03A816番地	0016

ビット シンボル	ビット名	機能 (クロック同期形シリアル/Oモード時)	機能 (クロック非同期形シリアル/Oモード時)	R	W
SMD0	シリアルI/Oモード選択ビット	b2 b1 b0 001: 固定してください 000: シリアルI/Oは無効 010: 使用禁止 011: 使用禁止 111: 使用禁止	b2 b1 b0 100: 転送データ長7ビット 101: 転送データ長8ビット 110: 転送データ長9ビット 000: シリアルI/Oは無効 010: 使用禁止 011: 使用禁止 111: 使用禁止	○	○
SMD1				○	○
SMD2				○	○
CKDIR	内/外部クロック選択ビット	0: 内部クロック 1: 外部クロック	0: 内部クロック 1: 外部クロック	○	○
STPS	ストップビット長選択ビット	無効	0: 1ストップビット 1: 2ストップビット	○	○
PRY	パリティ奇/偶選択ビット	無効	ビット6が“1”のとき有効、 0: 奇数パリティ 1: 偶数パリティ	○	○
PRYE	パリティ許可ビット	無効	0: パリティ禁止 1: パリティ許可	○	○
SLEP	スリープ選択ビット	“0”に固定してください	0: スリープモード解除 1: スリープモード選択	○	○

UARTi 送受信制御レジスタ0

シンボル	アドレス	リセット時
UiC0(i=0,1)	03A416,03AC16番地	0816


ビット シンボル	ビット名	機能 (クロック同期形シリアル/Oモード時)	機能 (クロック非同期形シリアル/Oモード時)	R	W
CLK0	BRGカウントソース 選択ビット	b1 b0 00: f1を選択 01: f8を選択 10: f32を選択 11: 使用禁止	b1 b0 00: f1を選択 01: f8を選択 10: f32を選択 11: 使用禁止	○	○
CLK1				○	○
CRS	CTS/RTS機能選択ビット	ビット4が“0”のとき有効、 0: CTS機能を選択(注1) 1: RTS機能を選択(注2)	ビット4が“0”のとき有効、 0: CTS機能を選択(注1) 1: RTS機能を選択(注2)	○	○
TXEPT	送信レジスタ空フラグ	0: 送信レジスタに データあり(送信中) 1: 送信レジスタに データなし(送信完了)	0: 送信レジスタに データあり(送信中) 1: 送信レジスタに データなし(送信完了)	○	×
CRD	CTS/RTS禁止ビット	0: CTS/RTS機能許可 1: CTS/RTS機能禁止 (P47,P77はプログラマブル 入出力ポートとして機能)	0: CTS/RTS機能許可 1: CTS/RTS機能禁止 (P47,P77はプログラマブル 入出力ポートとして機能)	○	○
NCH	データ出力選択ビット	0: TXDi端子はCMOS出力 1: TXDi端子はNチャネル オープンドレイン出力	0: TXDi端子はCMOS出力 1: TXDi端子はNチャネル オープンドレイン出力	○	○
CKPOL	CLK極性選択ビット	0: 転送クロックの立ち下がり で送信データ出力、立ち 上がりで受信データ入力 1: 転送クロックの立ち上がり で送信データ出力、立ち 下がりで受信データ入力	“0”に固定してください	○	○
UFORM	転送フォーマット選択ビット	0: LSBファースト 1: MSBファースト	“0”に固定してください	○	○

注1. 対応するポート方向レジスタは“0”にしてください。

注2. 対応するポートレジスタおよびポート方向レジスタの設定値は無効です。

図GA-4. UARTi関連のレジスタ (2)


UARTi 送受信制御レジスタ1



シンボル アドレス リセット時
 UiC1(i=0,1) 03A5₁₆, 03AD₁₆番地 02₁₆

ビット シンボル	ビット名	機能 (クロック同期シリアル/Oモード時)	機能 (クロック非同期シリアル/Oモード時)	R	W
TE	送信許可ビット	0: 送信禁止 1: 送信許可	0: 送信禁止 1: 送信許可	○	○
TI	送信バッファ空フラグ	0: 送信バッファレジスタに データあり 1: 送信バッファレジスタに データなし	0: 送信バッファレジスタに データあり 1: 送信バッファレジスタに データなし	○	×
RE	受信許可ビット	0: 受信禁止 1: 受信許可	0: 受信禁止 1: 受信許可	○	○
RI	受信完了フラグ	0: 受信バッファレジスタに データなし 1: 受信バッファレジスタに データあり	0: 受信バッファレジスタに データなし 1: 受信バッファレジスタに データあり	○	×
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は“0”。					—

UART送受信制御レジスタ2



シンボル アドレス リセット時
 UCON 03B0₁₆番地 X0000000₂

ビット シンボル	ビット名	機能 (クロック同期シリアル/Oモード時)	機能 (クロック非同期シリアル/Oモード時)	R	W
U0IRS	UART0送信割り込み要因 選択ビット	0: 送信バッファ空 (TI=1) 1: 送信完了 (TXEPT=1)	0: 送信バッファ空 (TI=1) 1: 送信完了 (TXEPT=1)	○	○
U1IRS	UART1送信割り込み要因 選択ビット	0: 送信バッファ空 (TI=1) 1: 送信完了 (TXEPT=1)	0: 送信バッファ空 (TI=1) 1: 送信完了 (TXEPT=1)	○	○
U0RRM	UART0連続受信モード 許可ビット	0: 連続受信モード禁止 1: 連続受信モード許可	無効	○	○
U1RRM	UART1連続受信モード 許可ビット	0: 連続受信モード禁止 1: 連続受信モード許可	無効	○	○
CLKMD0	CLK,CLKS選択ビット0	ビット5が“1”のとき有効 0: CLK1にクロックを出力 1: CLKS1にクロックを出力	無効	○	○
CLKMD1	CLK,CLKS選択 ビット1 (注1)	0: 通常モード (CLK出力はCLK1のみ) 1: 転送クロック複数端子 出力機能選択	“0”に固定してください	○	○
予約ビット		必ず“0”を設定してください	必ず“0”を設定してください	○	○
何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。					—

注1. 複数の転送クロック出力端子を使用するときは、以下に示す条件を満たしてください。
 ・ UART1 内/外部クロック選択ビット(03A8₁₆番地のビット3)=“0”

図GA-5. UARTi関連のレジスタ (3)

(1) クロック同期形シリアルI/Oモード

クロック同期形シリアルI/Oモードは、転送クロックを用いて送受信を行うモードです。表GA-1にクロック同期形シリアルI/Oモードの仕様を、図GA-6にUARTi送受信モードレジスタの構成を示します。


表GA-1. クロック同期形シリアルI/Oモードの仕様

項 目	仕 様
転送データフォーマット	●転送データ長 8ビット
転送クロック	●内部クロック選択時(03A016、03A816番地のビット3="0")： $f_i/2(n+1)$ (注1) $f_i=f_1, f_8, f_{32}$ ●外部クロック選択時(03A016、03A816番地のビット3="1")：CLKi端子からの入力 (注2)
送信制御/受信制御	●CTS機能/RTS機能/CTS,RTS機能無効 選択
送信開始条件	●送信開始には、以下の条件が必要です。 ・送信許可ビット(03A516、03AD16番地のビット0)="1" ・送信バッファ空フラグ(03A516、03AD16番地のビット1)="0" ・CTS機能選択時、CTS端子の入力が"L"レベル ●更に、外部クロック選択時には次の条件も必要です。 ・CLKi極性選択ビット(03A416、03AC16番地のビット6)="0"：CLKi端子の入力が"H" ・CLKi極性選択ビット(03A416、03AC16番地のビット6)="1"：CLKi端子の入力が"L"
受信開始条件	●受信開始には、以下の条件が必要です。 ・受信許可ビット(03A516、03AD16番地のビット2)="1" ・送信許可ビット(03A516、03AD16番地のビット0)="1" ・送信バッファ空フラグ(03A516、03AD16番地のビット1)="0" ●更に、外部クロック選択時には次の条件も必要です。 ・CLKi極性選択ビット(03A416、03AC16番地のビット6)="0"：CLKi端子の入力が"H" ・CLKi極性選択ビット(03A416、03AC16番地のビット6)="1"：CLKi端子の入力が"L"
割り込み要求発生タイミング	●送信時 ・送信割り込み要因選択ビット(03B016番地のビット0、1)="0"： UARTi送信バッファレジスタからUARTi送信レジスタへデータ転送完了時 ・送信割り込み要因選択ビット(03B016番地のビット0、1)="1"： UARTi送信レジスタからデータ送信完了時 ●受信時 ・UARTi受信レジスタから、UARTi受信バッファレジスタへデータ転送完了時
エラー検出	●オーバランエラー(注3) UARTi受信バッファレジスタの内容を読み出す前に次のデータが揃ったときに発生
選択機能	●極性選択 送信データ出力/入力タイミングが、転送クロックの立ち上がりか立ち下がりかを選択可 ●LSBファースト/MSBファースト 選択 ビット0から送信/受信するか、またはビット7から送信/受信するかを選択可 ●連続受信モード選択 受信バッファレジスタを読み出す動作により、同時に受信許可状態になる。 ●転送クロック複数端子出力選択 UARTiの転送クロック端子を2本設定し、ソフトウェアによって出力端子を選択可

注1. nはUART転送速度レジスタに設定した0016～FF16の値です。

注2. 最大5Mbps。

注3. オーバランエラーが発生した場合は、UARTi受信バッファには次のデータが書き込まれます。またUARTi受信割り込み要求ビットは"1"になりません。



図GA-6. クロック同期形シリアルI/Oモード時のUARTi送受信モードレジスタの構成

表GA-2に、クロック同期形シリアルI/Oモード時の入出力端子の機能を示します。これは、転送クロック複数端子出力選択機能は非選択時です。なお、UARTiの動作モード選択後、転送開始までは、TxDi端子は“H”レベルを出力します(Nチャンネルオープンドレイン出力選択時はフローティング状態)。


表GA-2. クロック同期形シリアルI/Oモード時の入出力端子の機能

(転送クロック複数端子出力機能非選択)

(i = 0, 1)

端子名	機 能	選択方法
TxDi (P44、P74)	シリアルデータ出力	(受信だけを行うときはダミーデータを出力)
RxDi (P45、P75)	シリアルデータ入力	ポートP45の方向レジスタ(03EA16番地のビット5)、 ポートP75の方向レジスタ(03EF16番地のビット5) = “0” (送信だけを行うときは入力ポートとして使用可)
CLKi (P46、P76)	転送クロック出力 ----- 転送クロック入力	内/外部クロック選択ビット(03A016、03A816番地のビット3) = “0” 内/外部クロック選択ビット(03A016、03A816番地のビット3) = “1” ポートP46の方向レジスタ(03EA16番地のビット6)、 ポートP76の方向レジスタ(03EF16番地のビット6) = “0”
CTSi/RTSi (P47、P77)	CTS入力 ----- RTS出力 ----- プログラマブル入出力ポート	CTS/RTS禁止ビット(03A416、03AC16番地のビット4) = “0” CTS/RTS機能選択ビット(03A416、03AC16番地のビット2) = “0” ポートP47の方向レジスタ(03EA16番地のビット7)、 ポートP77の方向レジスタ(03EF16番地のビット7) = “0” ----- CTS/RTS禁止ビット(03A416、03AC16番地のビット4) = “0” CTS/RTS機能選択ビット(03A416、03AC16番地のビット2) = “1” ----- CTS/RTS禁止ビット(03A416、03AC16番地のビット4) = “1”

●送信タイミング例（内部クロック選択時）



()内はビットシンボルです。


上記タイミング図は次の設定条件の場合です。

- 内部クロック選択
- CTS機能選択
- CLK極性選択ビット = “0”
- 送信割り込み要因選択ビット = “0”

$$T_c = T_{CLK} = 2(n+1) / f_i$$

f_i : BRGiのカウンタソースの周波数(f_1, f_8, f_{32})
 n : BRGiに設定した値

●受信タイミング例（外部クロック選択時）



()内はビットシンボルです。

上記タイミング図は次の設定条件の場合です。

- 外部クロック選択
- RTS機能選択
- CLK極性選択ビット = “0”

 f_{EXT} : 外部クロックの周波数

データ受信前のCLKi端子の入力が“H”レベルのときに、以下の条件が揃うようにしてください。


- 送信許可ビット → “1”
- 受信許可ビット → “1”
- UARTi送信バッファレジスタへのダミーデータの書き込み

図GA-7. クロック同期形シリアルI/Oモード時の送信／受信タイミング例

クロック同期形シリアルI/Oモード

■極性選択機能


図GA-8に示すように、CLK極性選択ビット(03A416、03AC16番地のビット6)によって転送クロックの極性を選択できます。



図GA-8. 転送クロックの極性

■LSBファースト/MSBファースト選択機能

図GA-9に示すように、転送フォーマット選択ビット(03A416、03AC16番地のビット7)の内容が“0”のとき転送フォーマットはLSBファースト、“1”のとき転送フォーマットはMSBファーストになります。




図GA-9. 転送フォーマット

クロック同期形シリアルI/Oモード

■転送クロック複数端子出力機能

転送クロック出力端子を2本設定し、CLK、CLKS選択ビット(03B0₁₆番地のビット4、ビット5)の切り替えによって1本を選択し、クロックを出力します(図GA-10)。この機能は、UART1で内部クロック選択時だけ有効な機能です。なお、本機能選択時にUART1のCTS/RTS機能は使用できません。



図GA-10. 転送クロック複数端子出力機能の使用例

■連続受信モード

連続受信モード許可ビット(03B0₁₆番地のビット2、ビット3)を“1”に設定することによって、連続受信モードになります。連続受信モードでは、送信バッファレジスタにダミーデータを再設定する必要がなく、受信バッファレジスタを読み出すことで受信許可状態になります。

(2) クロック非同期形シリアルI/O(UART)モード

クロック非同期形シリアルI/Oモードは、任意の転送速度、転送データフォーマットを設定して送受信を行うモードです。表GA-3にクロック非同期形シリアルI/Oモードの仕様を、図GA-11にUARTi送受信モードレジスタの構成を示します。


表GA-3. クロック非同期形シリアルI/Oモードの仕様

項 目	仕 様
転送データフォーマット	●キャラクタビット(転送データ) 7ビット/8ビット/9ビット 選択可 ●スタートビット 1ビット ●パリティビット 奇数/偶数/無 選択可 ●ストップビット 1ビット/2ビット 選択可
転送クロック	●内部クロック選択時(03A016、03A816番地のビット3=“0”) : $f_i/16(n+1)$ (注1) $f_i=f_1, f_8, f_{32}$ ●外部クロック選択時(03A016、03A816番地のビット3=“1”) : $f_{EXT}/16(n+1)$ (注1) (注2)
送信制御/受信制御	●CTS機能/RTS機能/CTS、RTS機能無効 選択
送信開始条件	●送信開始には、以下の条件が必要です。 ・送信許可ビット(03A516、03AD16番地のビット0)=“1” ・送信バッファ空フラグ(03A516、03AD16番地のビット1)=“0” ・CTS機能選択時、$\overline{\text{CTS}}$端子の入力が“L”レベル
受信開始条件	●受信開始には、以下の条件が必要です。 ・受信許可ビット(03A516、03AD16番地のビット2)=“1” ・スタートビットの検出
割り込み要求発生タイミング	●送信時 ・送信割り込み要因選択ビット(03B016番地のビット0、1)=“0” : UARTi送信バッファレジスタからUARTi送信レジスタへデータ転送完了時 ・送信割り込み要因選択ビット(03B016番地のビット0、1)=“1” : UARTi送信レジスタからデータ送信完了時 ●受信時 ・UARTi受信レジスタから、UARTi受信バッファレジスタへデータ転送完了時
エラー検出	●オーバランエラー(注3) UARTi受信バッファレジスタの内容を読み出す前に次のデータが揃ったときに発生 ●フレーミングエラー 設定した個数のストップビットが検出されなかったときに発生 ●パリティエラー パリティ許可時に、パリティビットとキャラクタビット中の“1”の個数が設定した個数でなかったときに発生 ●エラーサムフラグ オーバランエラー、フレーミングエラー、パリティエラーのうちいずれかが発生した場合“1”になります
選択機能	●スリープモード選択 複数の従のマイクロコンピュータのうち、特定の1つと転送を行う場合に使用する

注1. n はUART転送速度レジスタに設定した0016～FF16の値です。

注2. f_{EXT} はCLKi端子からの入力です。

注3. オーバランエラーが発生した場合は、UARTi受信バッファには次のデータが書き込まれます。またUARTi受信割り込み要求ビットは“1”になりません。

図GA-11. UARTモード時のUART_i送受信モードレジスタの構成


表GA-4に、クロック非同期形シリアルI/Oモード時の入出力端子の機能を示します。なお、UART_iの動作モード選択後、転送開始までは、TxDi端子は“H”レベルを出力します(Nチャネルオープンドレイン出力選択時はフローティング状態)。

表GA-4. クロック非同期形シリアルI/Oモード時の入出力端子の機能

(i = 0, 1)

端子名	機 能	選択方法
TxDi (P44、P74)	シリアルデータ出力	(受信だけを行うときはダミーデータを出力)
RxDi (P45、P75)	シリアルデータ入力	ポートP45の方向レジスタ(03EA16番地のビット5)、 ポートP75の方向レジスタ(03EF16番地のビット5) = “0” (送信だけを行うときは入力ポートとして使用可)
CLKi (P46、P76)	プログラマブル入出力ポート 転送クロック入力	内/外部クロック選択ビット(03A016、03A816番地のビット3) = “0” 内/外部クロック選択ビット(03A016、03A816番地のビット3) = “1” ポートP46の方向レジスタ(03EA16番地のビット6)、 ポートP76の方向レジスタ(03EF16番地のビット6) = “0”
CTSi/RTSi (P47、P77)	CTS入力	CTS/RTS禁止ビット(03A416、03AC16番地のビット4) = “0” CTS/RTS機能選択ビット(03A416、03AC16番地のビット2) = “0” ポートP47の方向レジスタ(03EA16番地のビット7)、 ポートP77の方向レジスタ(03EF16番地のビット7) = “0”
	RTS出力	CTS/RTS禁止ビット(03A416、03AC16番地のビット4) = “0” CTS/RTS機能選択ビット(03A416、03AC16番地のビット2) = “1”
	プログラマブル入出力ポート	CTS/RTS禁止ビット(03A416、03AC16番地のビット4) = “1”

●転送データ長8ビット時の送信タイミング例（パリティ許可、1ストップビット）



()内はビットシンボルです。

上記タイミング図は次の設定条件の場合です。


- パリティ許可
- 1ストップビット
- CTS機能選択
- 送信割り込み要因選択ビット=“1”

$$T_c = 16(n+1) / f_i \text{ または } 16(n+1) / f_{EXT}$$

f_i: BRGiのカウンタソースの周波数 (f₁, f₈, f₃₂)f_{EXT}: BRGiのカウンタソースの周波数 (外部クロック)

n: BRGiに設定した値

●転送データ長9ビット時の送信タイミング例（パリティ禁止、2ストップビット）



()内はビットシンボルです。

上記タイミング図は次の設定条件の場合です。

- パリティ禁止
- 2ストップビット
- CTS機能禁止
- 送信割り込み要因選択ビット=“0”

$$T_c = 16(n+1) / f_i \text{ または } 16(n+1) / f_{EXT}$$


f_i: BRGiのカウンタソースの周波数 (f₁, f₈, f₃₂)f_{EXT}: BRGiのカウンタソースの周波数 (外部クロック)

n: BRGiに設定した値

図GA-12. UARTモード時の送信タイミング例

クロック非同期形シリアルI/Oモード

● 転送データ長8ビット時の受信タイミング例（パリティ禁止、1ストップビット）



上記タイミング図は次の設定条件の場合です。

- パリティ禁止
- 1ストップビット
- RTS機能選択

図GA-13. UARTモード時の受信タイミング例

■スリープモード

UARTiを使用して接続した複数のマイクロコンピュータのうち、特定のマイクロコンピュータ間で転送を行う場合に使用します。受信時、スリープ選択ビット(03A016、03A816番地のビット7)を“1”にすると、スリープモードが選択されます。スリープモードでは、受信データの最上位ビットが“1”のときに受信動作を行い、“0”のときには受信動作を行いません。

シリアルI/O2

シリアルI/O2

シリアルI/O2は、クロック同期形のシリアルI/Oで、8ビットシリアルモードと自動転送モードを有しています。自動転送モードでは、最大256バイトのシリアルI/O自動転送用RAM(0040016～004FF16)番地を介して、シリアル転送を行います。


SRDY2、SBUSY2、SSTB2の各端子は、ハンドシェーク入出力信号です。これらの端子はアクティブ論理の正反選択も行うことができます。

表GA-1. クロック同期形シリアルI/O2の仕様

項 目	仕 様
シリアルモード	●8ビットシリアルI/Oモード(自動転送無し) ●自動転送シリアルモード
転送データフォーマット	●転送データ長 8ビット ●全2重モード/送信専用モードを(034216番地のビット5)で選択可
転送クロック	●内部クロック選択時(034216番地のビット2=“0”)：034816番地のビット5からビット7で選択 ●外部クロック選択時(034216番地のビット2=“1”)：SCLK21またはSCLK22端子からの入力(注1)
転送速度	●内部クロック選択時：$f(XIN)/4$, $f(XIN)/8$, $f(XIN)/16$, $f(XIN)/32$, $f(XIN)/64$, $f(XIN)/128$, $f(XIN)/256$ ●外部クロック選択時：入力サイクル 0.95 μs以下
送信制御/受信制御	●SSTB2出力/SBUSY2入出力/SRDY2入出力 選択
送信受信開始条件	●送信受信開始には、以下の条件が必要です。 ・シリアルI/O初期化ビット(034216番地のビット4)=“1” ・SBUSY2入力またはSRDY2入力選択時、選択した入力が“H” ・SBUSY2入力またはSRDY2入力選択時、選択した入力が“L” ●更に、外部クロック選択時、SCLK21またはSCLK22端子の入力が“H”
送受信中止条件	●内部同期クロック、外部同期クロックにかかわらず、シリアルI/O初期化ビット(034216番地のビット4)を“0”にしてください。
割り込み要求発生タイミング	●8ビットシリアルI/Oモード：8ビット転送終了時 ●自動転送シリアルモード：最終受信データが自動転送RAMに転送時
選択機能	●SOUT2Pチャンネル出力禁止機能 CMOS出力またはNチャンネルオープンドレイン出力を選択できます。 ●LSBファースト/MSBファースト選択 ビット0から送受信するか、またはビット7から送受信するか選択できます。 ●シリアルI/O2クロック端子選択ビット シリアルクロック入出力をSCLK21またはSCLK22端子から選択できます。 ●SBUSY出力、SSTB2出力選択機能(自動転送シリアルモードのみ) SBUSY、SSTB2の出力を1バイト単位か全転送単位か選択できます。 ●SOUT2端子制御ビット シリアル非転送時SOUT2端子の状態をアクティブあるいは出力ハイインピーダンス出力を選択することができます。

注1. シリアルI/Oクロック端子選択ビット(034216番地のビット7)の選択が必要です。


シリアルI/O2



図GA-1. シリアルI/O2のブロック図


シリアルI/O2

シリアルI/O2制御レジスタ1

シンボル
SIO2CON1アドレス
0342₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	R : W
SCON10	シリアル転送選択ビット	b1 b0 0 0 : シリアルI/O禁止 (シリアルI/O端子は入出力ポート) 0 1 : 8ビットシリアルI/O 1 0 : 使用禁止 1 1 : 自動転送シリアルI/O (8ビット)	○ : ○
SCON11			○ : ○
SCON12	シリアルI/O同期 クロック選択ビット (SSTB2端子制御ビット)	b3 b2 0 0 : 内部同期クロック (SSTB2端子は入出力ポート) 0 1 : 外部同期クロック (SSTB2端子は入出力ポート) 1 0 : 内部同期クロック (SSTB2端子はSSTB2出力) 1 1 : 内部同期クロック (SSTB2端子はSSTB2出力)	○ : ○
SCON13			○ : ○
SCON14	シリアルI/O初期化ビット	0 : シリアルI/O初期化 1 : シリアルI/O許可	○ : ○
SCON15	転送モード選択ビット	0 : 全二重(送受信)モード (SIN2端子はSIN2入力) 1 : 送信専用モード (SIN2端子は入出力ポート)	○ : ○
SCON16	転送方向選択ビット	0 : LSBファースト 1 : MSBファースト	○ : ○
SCON17	シリアルI/O2クロック 端子選択ビット	0 : SCLK21 (SCLK22端子は入出力ポート) 1 : SCLK22 (SCLK21端子は入出力ポート)	○ : ○

シリアルI/O2制御レジスタ2

シンボル
SIO2CON2アドレス
0344₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	R : W
SCON20	SRDY2・SBUSY2端子制御 ビット	b3 b2 b1 b0 0 0 0 0 : SRDY2・SBUSY2端子は入出力ポート 0 0 0 1 : 不使用 0 0 1 0 : SRDY2端子はSRDY2出力、SBUSY2端子は入出力ポート 0 0 1 1 : SRDY2端子はSRDY2出力、SBUSY2端子は入出力ポート 0 1 0 0 : SRDY2端子は入出力ポート、SBUSY2端子はSBUSY2入力 0 1 0 1 : SRDY2端子は入出力ポート、SBUSY2端子はSBUSY2入力 0 1 1 0 : SRDY2端子は入出力ポート、SBUSY2端子はSBUSY2出力 0 1 1 1 : SRDY2端子は入出力ポート、SBUSY2端子はSBUSY2出力 1 0 0 0 : SRDY2端子はSRDY2入力、SBUSY2端子はSBUSY2出力 1 0 0 1 : SRDY2端子はSRDY2入力、SBUSY2端子はSBUSY2出力 1 0 1 0 : SRDY2端子はSRDY2入力、SBUSY2端子はSBUSY2出力 1 0 1 1 : SRDY2端子はSRDY2入力、SBUSY2端子はSBUSY2出力 1 1 0 0 : SRDY2端子はSRDY2出力、SBUSY2端子はSBUSY2入力 1 1 0 1 : SRDY2端子はSRDY2出力、SBUSY2端子はSBUSY2入力 1 1 1 0 : SRDY2端子はSRDY2出力、SBUSY2端子はSBUSY2入力 1 1 1 1 : SRDY2端子はSRDY2出力、SBUSY2端子はSBUSY2入力	○ : ○
SCON21			○ : ○
SCON22			○ : ○
SCON23			○ : ○
SCON24	SBUSY2出力・SSTB2出力 機能選択ビット (自動転送モード時有効)	0 : 1バイトごとの信号として機能 1 : 全転送データごとの信号として機能	○ : ○
SCON25	シリアル転送状態フラグ	0 : シリアル転送完了 1 : シリアル転送中	○ : ○
SCON26	SOUT2端子制御ビット (シリアルデータ非転送時)	0 : 出力アクティブ 1 : 出力ハイインピーダンス	○ : ○
SCON27	SOUT2 Pチャネル出力 禁止ビット	0 : CMOS3ステート (Pチャネル出力有効) 1 : Nチャネルオープンドレイン (Pチャネル出力禁止)	○ : ○

図GA-2. シリアルI/O2制御レジスタ1、2の構成

シリアルI/O2

シリアルI/O2自動転送データポインタ

b7	b0	シンボル SIO2DP	アドレス 0340 ₁₆ 番地	リセット時 00 ₁₆		
					機 能	R W
		自動転送データポインタ設定 ●シリアルI/O自動転送RAM上の先頭データの格納番地の下位8ビットを指定します。 書き込みはラッチ、読み出しはディクリメントカウンタ				○ ○

シリアルI/O2レジスタ/転送カウンタ

b7	b0	シンボル SIO2	アドレス 0346 ₁₆ 番地	リセット時 00 ₁₆		
					機 能	R W
		自動転送データ数設定 ●自動転送するデータ数を設定します。データ数-1を設定してください。 書き込みはラッチ、読み出しはディクリメントカウンタ				○ ○

シリアルI/O2制御レジスタ3

b7 b6 b5 b4 b3 b2 b1 b0								シンボル SIO2CON3	アドレス 0348 ₁₆ 番地	リセット時 00 ₁₆	

図GA-3. シリアルI/O2自動転送データポインタの構成

シリアルI/O2

表GA-2に、シリアルI/O入出力端子の機能を示します。

表GA-2. シリアルI/O2入出力端子の機能

端子名	機 能	選択方法
SOUT2 (P94)	シリアルデータ出力	ポートP94の方向レジスタ(03F316番地のビット4) = “1” SOUT2 Pチャンネル出力禁止ビット(034416番地のビット7) = “0”、“1” SOUT2端子制御ビット(034416番地のビット6) = “0”、“1” (受信だけを行うときはダミーデータを出力)
SIN2 (P93)	シリアルデータ入力	ポートP93の方向レジスタ(03F316番地のビット3) = “0” 転送モード選択ビット(034216番地のビット5) = “0” (転送モード選択ビット(034216番地のビット5) = “1”にすると入出力ポート)
SCLK21 (P95)	転送クロック出力 転送クロック入力	シリアルI/O2同期クロック選択ビット(034216番地のビット2、ビット3) = “00”、“01” シリアルI/O2クロック端子選択ビット(034216番地のビット7) = “0” シリアルI/O2同期クロック選択ビット(034216番地のビット2、ビット3) = “01”、“11” シリアルI/O2クロック端子選択ビット(034216番地のビット7) = “0” ポートP95の方向レジスタ(03F316番地のビット5) = “0”
SCLK22 (P96)	転送クロック出力 転送クロック入力	シリアルI/O2同期クロック選択ビット(034216番地のビット2、ビット3) = “00”、“01” シリアルI/O2クロック端子選択ビット(034216番地のビット7) = “1” シリアルI/O2同期クロック選択ビット(034216番地のビット2、ビット3) = “01”、“11” シリアルI/O2クロック端子選択ビット(034216番地のビット7) = “1” ポートP96の方向レジスタ(03F316番地のビット6) = “0”
SRDY2 (P90)	SRDY入出力	SRDY2・SBUSY2端子制御ビット(034416番地のビット0～ビット3)の設定による
SBUSY2 (P91)	SBUSY入出力	SRDY2・SBUSY2端子制御ビット(034416番地のビット0～ビット3)の設定による SBUSY2出力・SSTB2出力機能選択ビット(034416番地のビット4) = “0”、“1”
SSTB2 (P92)	SSTB入出力	シリアルI/O2同期クロック選択ビット(034216番地のビット2、ビット3) = “10”、“11” SBUSY2出力・SSTB2出力機能選択ビット(034416番地のビット4) = “0”、“1”

SOUT2の出力

シリアル非転送時のSOUT2端子の状態は、SOUT2端子制御ビット(034416番地のビット6)によって、出力アクティブあるいはハイインピーダンスを選択することができます。

ただし、外部同期クロックを選択した場合、SOUT2端子をハイインピーダンスの状態にするためには、転送終了後、SCLK2i(i = 1, 2)入力が“H”のとき、SOUT2端子制御ビット(034416番地のビット6)を“1”に設定してください。次のシリアル転送が始まり、SCLK2i(i = 1, 2)が“L”になると、SOUT2端子制御ビットは、自動的に“0”なり、出力がアクティブになります。

シリアルI/O2

シリアルI/O2モード

シリアルI/O2モードは、自動転送RAMを使用しない8ビットシリアルモードと自動転送シリアルI/Oモードの2種類があります。

(1) 8ビットシリアルI/Oモード

034616番地はシリアルI/O2レジスタとなります。内部同期クロックを選択した場合、8ビットシリアルI/Oのシリアル転送の開始はシリアルI/O2レジスタ(034616番地)へ送信データを書き込むことより行われます。

シリアル転送状態フラグ(034416番地のビット5)は、シリアルI/O2レジスタの書き込みによって“1”になり、8ビットの転送終了後“0”になると同時にシリアルI/O2割り込み要求が発生します。転送完了後、シリアルI/O2レジスタ(034616番地)から受信データを読み出すことができます。

外部同期クロックを選択した場合、転送クロックが、SCLK21またはSCLK22に入力されている間、シリアルI/O2レジスタの内容はシフトされ続けますので、外部でクロックを制御してください。

(2) 自動転送シリアルI/Oモード

034616番地は転送カウンタ(バイト単位)となります。シリアルI/O2レジスタの書き込みおよび読み出しは、シリアルI/O2自動転送コントローラが制御します。シリアルI/O自動転送RAMは、0040016～004FF16番地に割り当てられており、転送前に自動転送データポインタ(034016番地)にシリアル転送を行う先頭データの格納番地の下位8ビットを設定してください。

内部周期クロックを選択して、

- ・ ハンドシェイク信号を使用しない場合
- ・ ハンドシェイク信号のSRDY2出力、SBUSY2出力、SSTB2出力を、それぞれ単独使用の場合
- ・ ハンドシェイク信号のSRDY2出力とSSTB2出力、あるいはSBUSY2出力とSSTB2出力を組み合わせで使用する場合、

データとデータの間に転送間隔が入ります。転送間隔は、自動転送間隔設定ビット(034816番地のビット0～ビット4)により2～33サイクルを設定することができます。

また、SBUSY2出力の全転送データごとの信号として使用する場合、データとデータの間に転送間隔が入るだけでなく、最初のデータの送受信開始前と最終データの送受信終了後にも転送間隔が入ります。

さらにSSTB2出力を使用する場合、SBUSY2出力・SSTB2出力機能選択ビット(034416番地のビット4)にかかわらず、1バイトデータごとの転送間隔が設定値より2サイクル長くなります。

SBUSY2出力とSSTB2出力を組み合わせ、全転送データごとの信号として使用する場合、最終データの送受信終了後の転送間隔も設定値より2サイクル長くなります。

外部同期クロックを選択した場合は、自動転送間隔は無効です。


内部同期クロックを選択している場合、転送バイト数の1減じた値を転送カウンタ(034616番地)に書き込むと自動シリアル転送を開始します。外部同期クロックを選択している場合、転送バイト数の1減じた値を転送カウンタに書き込み、転送クロックが入力されると自動シリアル転送を開始します。このとき、転送カウンタに書き込んでから転送クロックを入力するまで、内部システムクロックの5サイクル以上空けてください。

また、データ間の転送間隔も、1バイトデータの最終ビットのクロック立ち上がりから内部システムクロックの5サイクル以上空けてください。

シリアルI/O2

内部同期クロック、外部同期クロックにかかわらず、自動転送データポインタおよび転送カウンタは、1バイトごとのデータ受信が完了して自動転送RAMに書き込みの後、ディクリメントされます。シリアル転送状態フラグ(0344₁₆番地のビット5)は、転送カウンタの書き込みによって“1”に、最終データの自動転送RAMへの書き込みによって“0”に、同時にシリアルI/O2割り込み要求ビットが“1”になります。

シリアルI/O2自動転送データポインタ(0340₁₆番地)と自動転送間隔設定ビット(0348₁₆番地のビット0～ビット4)に書き込まれた値はラッチに保持されています。転送カウンタにデータを書き込むとシリアルI/O2自動転送データポインタ(0340₁₆番地)と自動転送間隔設定ビット(0348₁₆番地ビット0～ビット4)のラッチに保持されていた値がディクリメントカウンタに転送されます。



図GA-5. 自動転送シリアルI/O動作

シリアルI/O2

ハンドシェーク信号

ハンドシェーク信号としてSSTB2出力、SBUSY2入出力、SRDY2入出力の5種類を持ちます。それぞれの動作を説明します。

(1)SSTB2出力信号


SSTB2出力は、シリアル転送先に送受信終了を伝える信号で、内部同期クロックを選択したときのみ有効です。初期状態(I/O初期化ビット(034216番地のビット4)="0")では、SSTB2出力(034216番地のビット2,3=11)は“L”(SSTB2出力(034216番地のビット2,3=10)が“H”)になります。

送受信動作が終了してシリアルI/O2レジスタ(034616番地)のデータを全て出力した後、転送クロックの1サイクルの間、SSTB2出力は“H”(SSTB2出力が“L”)となります。さらに1サイクル後に、シリアル転送状態フラグ(034416番地のビット5)が“0”になります。

自動転送シリアルI/Oモードでは、SBUSY2出力・SSTB2出力機能選択ビット(034416番地のビット4)によって、SSTB2出力を1バイトデータの転送終了ごとに出力するか、全データを転送終了後に出力するか選択することができます。

●SSTB2出力を使用したシリアル動作


動作モード : 8ビットシリアルI/Oモード
転送クロック : 内部同期クロック
SSTB2出力タイミング : 1バイトごと



TC : 034816番地のビット5～ビット7で選択した内部同期クロック

●SSTB2出力を使用したシリアル動作

動作モード : 自動転送シリアルI/Oモード
転送クロック : 内部同期クロック
SSTB2出力タイミング : 全転送ごと



TC : 034816番地のビット5～ビット7で選択した内部同期クロック


図GA-6. SSTB2出力の動作

シリアルI/O2

(2)SBUSY2入力信号


SBUSY2入力は、シリアル転送先から送受信の停止を要求される信号です。

内部同期クロックを選択した場合、初期状態(I/O初期化ビット(034216番地のビット4) = “0”)では、SBUSY2入元に“H”(SBUSY2入元に“L”)を入力してください。SBUSY2入元に、転送クロックの1.5サイクル以上の“L”(SBUSY2入元に“H”)を入力すると、SCLK2i(i = 1, 2)から転送クロックを出力し、送受信動作を開始します。送受信動作中に、SBUSY2入元に“H”(SBUSY2入元に“L”)を入力した場合、送受信動作は直ちに停止せず、所定のビット数の送受信動作が完了するまで、SCLK2i(i = 1, 2)から転送クロックを出力します。8ビットシリアルI/O、自動転送シリアルI/Oとも8ビットがハンドシェイクの単位となります。



図GA-7. SBUSY2入力の動作(1)

外部同期クロックを選択した場合、初期状態(I/O初期化ビット(034216番地のビット4) = “0”)は、SBUSY2入元に“H”(SBUSY2入元に“L”)を入力してください。このときに入力される転送クロックは無効です。SBUSY2入元に“L”(SBUSY2入元に“H”)を入力している間、転送クロックが有効となり送受信動作を行います。送受信動作中にSBUSY2入力(SBUSY2入力)を変更する場合は、転送クロックが“H”の時に行ってください。また、SOUT2端子制御ビット(034416番地のビット6)により、SOUT2の出力ハイインピーダンスを選択している場合、SBUSY2入元に“H”(SBUSY2入元に“L”)を入力している間、SOUT2はハイインピーダンスになります。




図GA-8. SBUSY2入力の動作(2)

シリアルI/O2

(3)SBUSY2出力信号

SBUSY2出力は、シリアル転送先に送受信の停止を要求する信号です。内部同期クロック、外部同期クロックにかかわらず、自動転送シリアルI/Oモードでは、SBUSY2出力・SSTB2出力機能選択ビット(0344₁₆番地のビット4)によって、SBUSY2出力を1バイトデータの転送ごとに出力にするか、全データ転送の間出力にするかを選択することができます。初期状態(I/O初期化ビット(0342₁₆番地のビット4)＝“0”)では、SBUSY2出力は“H”(SBUSY2出力は“L”)になります。


内部同期クロックを選択した場合、8ビットシリアルI/Oモードおよび自動転送シリアルI/OモードのSBUSY2出力機能は1バイトごとでは、転送クロックが“L”になるタイミングの0.5サイクル前に、SBUSY2出力は“L”(SBUSY2出力は“H”)になります。自動転送シリアルI/OモードのSBUSY2出力機能は全転送データごとでは、シリアルI/O2レジスタ(0346₁₆番地)に最初の送信データが書き込まれた時、SBUSY2出力は“L”(SBUSY2出力は“H”)になります。



図GA-9. SBUSY2出力の動作(1)

外部同期クロックを選択した場合は、シリアルI/Oの転送モードにかかわらず、シリアルI/O2レジスタ(0346₁₆番地)に送信データが書き込まれた時、SBUSY2出力は“L”(SBUSY2出力は“H”)になります。

送受信動作の終了時には、8ビットシリアルI/Oモードでは内部同期クロック、外部同期クロックにかかわらず、シリアル転送状態フラグが“0”になるタイミングで、SBUSY2出力は“H”(SBUSY2出力は“L”)になります。さらに自動転送シリアルI/OモードのSBUSY2出力機能は1バイトごとでは、1バイトの受信データが自動転送RAMに書き込まれるごとに、SBUSY2出力は“H”(SBUSY2出力は“L”)になります。




図GA-10. SBUSY2出力の動作(2)

シリアルI/O2

●SBUSY2出力を使用したシリアル動作


動作モード : 自動転送シリアルI/Oモード
 転送クロック : 内部同期クロック
 SBUSY2出力タイミング : 1バイトごと



T_c : 034816番地のビット5～ビット7で選択した内部同期クロック

●SBUSY2出力を使用したシリアル動作

動作モード : 自動転送シリアルI/Oモード
 転送クロック : 内部同期クロック
 SBUSY2出力タイミング : 全転送ごと




T_c : 034816番地のビット5～ビット7で選択した内部同期クロック

図GA-11. SBUSY2出力の動作(3)

シリアルI/O2

(4)SRDY2出力信号

SRDY2出力は、シリアル転送先に送受信準備ができたことを伝える信号です。初期状態(I/O初期化ビット(034216番地のビット4)="0")では、SRDY2出力は“L”(SRDY2出力は“H”)になります。シリアルI/O2レジスタ(034616番地)に送信データを書き込んだとき、SRDY2出力は“H”(SRDY2出力は“L”)になります。送受信動作が始まり転送クロックが“L”になると、SRDY2出力は“L”(SRDY2出力は“H”)になります。




図GA-12. SRDY2出力の動作

(5)SRDY2入力信号

SRDY2入力信号は、シリアル転送先から送受信の準備完了を示す信号で、SRDY2入力およびSBUSY2出力の使用時のみ有効となります。


内部同期クロックを選択した場合、初期状態(I/O初期化ビット(034216番地のビット4)="0")では、SRDY2入りに“L”(SRDY2入りに“H”)を入力してください。SRDY2入りに、転送クロックの1.5サイクル以上の“H”(SRDY2入りに“L”)を入力すると、SCLK2i(i = 1, 2)から転送クロックを出力し、送受信動作を開始します。送受信動作中に、SRDY2入りに“L”(SRDY2入りに“H”)を入力した場合、送受信動作は直ちに停止せず、所定のビット数の送受信動作が完了するまで、SCLK2i(i = 1, 2)から転送クロックを出力します。8ビットシリアルI/O、自動転送シリアルI/Oとも8ビットがハンドシェークの単位となります。

外部同期クロックを選択した場合、SRDY2入力は、SBUSY2信号を出力するためのトリガの1つとなります。送受信動作を開始(SBUSY2出力が“L”(SBUSY2出力が“H”))するためには、SRDY2入りに“H”(SRDY2入りに“L”)を入力し、かつ、シリアルI/O2レジスタ(034616番地)に送信データを書き込む必要があります。




図GA-13. SRDY2入力の動作

シリアル/O2



図GA-14. シリアル/O2を相互接続した場合のハンドシェイク動作(1)



図GA-15. シリアル/O2を相互接続した場合のハンドシェイク動作(2)

A-D変換器

A-D変換器

容量結合増幅器で構成され、10ビットの逐次比較変換方式のA-D変換器を1回路内蔵しています。アナログ信号入力端子は、P100～P107と共用していますのでA-D変換を行う端子に対応する方向レジスタは入力に設定してください。また、Vref接続ビット(03D716番地のビット5)によりA-D変換器を使用しないとき、A-D変換器の抵抗ラダーと基準電圧入力端子(VREF)を切り離すことができます。切り離すことにより、VREF端子から抵抗ラダーには電流が流れなくなり、消費電力を少なくすることができます。A-D変換器を使用する場合は、VREFを接続してからA-D変換をスタートさせてください。

A-D変換した結果は、選択した端子に対応したA-Dレジスタに格納されます。変換精度を10ビットに設定した場合は、下位8ビットが偶数番地に、上位2ビットが奇数番地に格納され、8ビットに設定した場合は、下位8ビットだけが偶数番地に格納されます。

表JA-1にA-D変換器の性能を、図JA-1にA-D変換器のブロック図を、図JA-2、図JA-3にA-D変換器関連のレジスタを示します。

表JA-1 A-D変換器の性能

項 目	性 能
A-D変換方式	逐次比較変換方式(容量結合増幅器)
アナログ入力電圧(注1)	0V～AVCC(VCC)
動作クロック ϕ_{AD} (注2)	VCC = 5Vのとき f_{AD}/f_{AD} の2分周/ f_{AD} の4分周、 $f_{AD}=f(XIN)$ VCC = 3Vのとき f_{AD} の2分周/ f_{AD} の4分周、 $f_{AD}=f(XIN)$ (注3)
分解能	8/10ビット選択可能
絶対精度	VCC = 5Vのとき ●サンプル&ホールド機能なし $\pm 3LSB$ ●サンプル&ホールド機能あり(分解能8ビット) $\pm 2LSB$ ●サンプル&ホールド機能なし(分解能10ビット) $\pm 3LSB$ VCC = 3Vのとき(注3) ●サンプル&ホールド機能なし(分解能8ビット) $\pm 2LSB$
動作モード	単発モード/繰り返しモード/単掃引モード/繰り返し掃引モード0 /繰り返し掃引モード1
アナログ入力端子	8本(AN0～AN7)
A-D変換開始条件	●ソフトウェアトリガ A-D変換開始フラグを“1”にするとA-D変換を開始
1端子あたりの変換速度	●サンプル&ホールドなし 分解能8ビットの場合49 ϕ_{AD} サイクル、分解能10ビットの場合59 ϕ_{AD} サイクル ●サンプル&ホールドあり 分解能8ビットの場合28 ϕ_{AD} サイクル、分解能10ビットの場合33 ϕ_{AD} サイクル


注1. サンプル&ホールド機能の有無に依存しません。

注2. サンプル&ホールド機能なしのとき ϕ_{AD} の周波数は250kHz以上にしてください。

サンプル&ホールド機能ありのとき ϕ_{AD} の周波数は1MHz以上にしてください。

注3. マスクROM版のみ

A-D変換器



図JA-1. A-D変換器関連レジスタ(1)

A-D変換器

A-D制御レジスタ0(注1)

b7	b6	b5	b4	b3	b2	b1	b0
		0					

シンボル
ADCON0アドレス
03D6₁₆番地リセット時
00000XXX₂

ビットシンボル	ビット名	機能	R/W
CH0	アナログ入力端子選択ビット	b2 b1 b0 0 0 0 : AN ₀ を選択 0 0 1 : AN ₁ を選択 0 1 0 : AN ₂ を選択 0 1 1 : AN ₃ を選択 1 0 0 : AN ₄ を選択 1 0 1 : AN ₅ を選択 1 1 0 : AN ₆ を選択 1 1 1 : AN ₇ を選択	☐ ☐
CH1		☐ ☐	
CH2		☐ ☐	
MD0		A-D動作モード選択ビット0	b4 b3 0 0 : 単発モード 0 1 : 繰り返しモード 1 0 : 単掃引モード 1 1 : 繰り返し掃引モード0 繰り返し掃引モード1
MD1	☐ ☐		
このビットは“0”に設定してください。			☐ ☐
ADST	A-D変換開始フラグ	0 : A-D変換停止 1 : A-D変換開始	☐ ☐
CKS0	周波数選択ビット0	0 : f _{AD} /4を選択 1 : f _{AD} /2を選択	☐ ☐

注1. A-D変換中にA-D制御レジスタの内容を書き替えた場合、変換結果は不定となります。

A-D制御レジスタ1(注1)

b7	b6	b5	b4	b3	b2	b1	b0
0	0						

シンボル
ADCON1アドレス
03D7₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	R/W
SCAN0	A-D掃引端子選択ビット	単掃引、繰り返し掃引モード0選択時 b1 b0 0 0 : AN ₀ , AN ₁ (2端子) 0 1 : AN ₀ ~ AN ₃ (4端子) 1 0 : AN ₀ ~ AN ₅ (6端子) 1 1 : AN ₀ ~ AN ₇ (8端子)	☐
SCAN1		繰り返し掃引モード1選択時 b1 b0 0 0 : AN ₀ (1端子) 0 1 : AN ₀ , AN ₁ (2端子) 1 0 : AN ₀ ~ AN ₂ (3端子) 1 1 : AN ₀ ~ AN ₃ (4端子)	☐
MD2	A-D動作モード選択ビット1	0 : 繰り返し掃引モード1以外 1 : 繰り返し掃引モード1	☐
BITS	8/10ビットモード選択ビット	0 : 8ビットモード 1 : 10ビットモード	☐
CKS1	周波数選択ビット1	0 : f _{AD} /2または f _{AD} /4を選択 1 : f _{AD} を選択	☐
VCUT	V _{ref} 接続ビット	0 : V _{ref} 未接続 1 : V _{ref} 接続	☐
このビットは“0”に設定してください。			☐
			☐

注1. A-D変換中にA-D制御レジスタの内容を書き替えた場合、変換結果は不定となります。

図JA-2. A-D変換器関連レジスタ(2)




(1) 単発モード

アナログ入力端子選択ビットで選択した1本の端子を1回A-D変換するモードです。表JA-2に単発モードの仕様、図JA-4に単発モード時のA-D制御レジスタ構成を示します。

表JA-2. 単発モードの仕様

項 目	仕 様
機能	アナログ入力端子選択ビットで選択した1本の端子を1回A-D変換する
開始条件	A-D変換開始フラグへの“1”書き込み
停止条件	●A-D変換終了(A-D変換開始フラグは“0”になる。) ●A-D変換開始フラグへの“0”書き込み
割り込み要求発生タイミング	A-D変換終了時
入力端子	AN0～AN7より1端子を選択
A-D変換値の読み出し	選択した端子に対応したA-Dレジスタの読み出し



図JA-4. 単発モード時のA-D制御レジスタ

A-D変換器

(2) 繰り返しモード

アナログ入力端子選択ビットで選択した1本の端子を繰り返しA-D変換するモードです。表JA-3に繰り返しモードの仕様、図JA-5に繰り返しモード時のA-D制御レジスタ構成を示します。

表JA-3. 繰り返しモードの仕様

項 目	仕 様
機能	アナログ入力端子選択ビットで選択した1本の端子を繰り返しA-D変換する
開始条件	A-D変換開始フラグへの“1”書き込み
停止条件	A-D変換開始フラグへの“0”書き込み
割り込み要求発生タイミング	発生しない
入力端子	AN0～AN7より1端子を選択
A-D変換値の読み出し	選択した端子に対応したA-Dレジスタの読み出し

A-D制御レジスタ0(注1)

シンボル	アドレス	リセット時
ADCON0	03D6 ₁₆ 番地	00000XXX ₂

ビットシンボル		ビット名	機 能	R/W	
	CH0	アナログ入力端子選択ビット	b2 b1 b0 0 0 0 : AN0を選択 0 0 1 : AN1を選択 0 1 0 : AN2を選択 0 1 1 : AN3を選択 1 0 0 : AN4を選択 1 0 1 : AN5を選択 1 1 0 : AN6を選択 1 1 1 : AN7を選択		
	CH1				
	CH2				
	MD0		A-D動作モード選択ビット0	b4 b3 0 1 : 繰り返しモード	
	MD1				
	このビットは“0”に設定してください。				
	ADST		A-D変換開始フラグ	0 : A-D変換停止 1 : A-D変換開始	
	CKS0	周波数選択ビット0	0 : fAD/4を選択 1 : fAD/2を選択		

注1. A-D変換中にA-D制御レジスタの内容を書き替えた場合、変換結果は不定となります。

A-D制御レジスタ1(注1)

シンボル	アドレス	リセット時
ADCON1	03D7 ₁₆ 番地	00 ₁₆

ビットシンボル	ビット名	機 能	R/W
SCAN0	A-D掃引端子選択ビット	繰り返しモードでは無効	○ ○
SCAN1			○ ○
MD2	A-D動作モード選択ビット1	このモードでは“0”を設定してください	○ ○
BITS	8/10ビットモード選択ビット	0 : 8ビットモード 1 : 10ビットモード	○ ○
CKS1	周波数選択ビット1	0 : f _{AD} /2、f _{AD} /4を選択 1 : f _{AD} を選択	○ ○
VCUT	V _{ref} 接続ビット	1 : V _{ref} 接続	○ ○
このビットは“00”に設定してください。			○ ○

注1. A-D変換中にA-D制御レジスタの内容を書き替えた場合、変換結果は不定となります。

図JA-5. 繰り返しモード時のA-D制御レジスタ


A-D変換器

(4) 繰り返し掃引モード0

A-D掃引端子選択ビットで選択した端子を繰り返しA-D変換するモードです。表JA-5に繰り返し掃引モード0の仕様、図JA-7に繰り返し掃引モード0時のA-D制御レジスタ構成を示します。

表JA-5. 繰り返し掃引モード0の仕様

項 目	仕 様
機能	A-D掃引端子選択ビットで選択した端子を繰り返しA-D変換する
開始条件	A-D変換開始フラグへの“1”書き込み
停止条件	A-D変換開始フラグへの“0”書き込み
割り込み要求発生タイミング	発生しない
入力端子	AN0、AN1(2端子)、AN0～AN3(4端子)、AN0～AN5(6端子)、AN0～AN7(8端子)
A-D変換値の読み出し	選択した端子に対応したA-Dレジスタの読み出し(常時読み出し可能)



図JA-7. 繰り返し掃引モード0時のA-D制御レジスタ

A-D変換器

(5) 繰り返し掃引モード1

A-D掃引端子選択ビットで選択した端子に重点をおいて全端子を繰り返しA-D変換するモードです。表JA-6に繰り返し掃引モード1の仕様、図JA-8に繰り返し掃引モード1時のA-D制御レジスタ構成を示します。

表JA-6. 繰り返し掃引モード1の仕様

項 目	仕 様
機能	A-D掃引端子選択ビットで選択した端子に重点をおいて全端子を繰り返しA-D変換する 例: AN0を選択した場合 AN0→AN1→AN0→AN2→AN0→AN3・・・となる
開始条件	A-D変換開始フラグへの“1”書き込み
停止条件	A-D変換開始フラグへの“0”書き込み
割り込み要求発生タイミング	発生しない
入力端子	重点的に行う端子 AN0(1端子)、AN0、AN1(2端子)、AN0～AN2(3端子)、AN0～AN3(4端子)
A-D変換値の読み出し	選択した端子に対応したA-Dレジスタの読み出し(常時読み出し可能)

A-D制御レジスタ0(注1)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
値			0	1	1			

シンボル
ADCON0アドレス
03D6₁₆番地リセット時
00000XXX₂

ビットシンボル	ビット名	機 能	R/W
CH0	アナログ入力端子選択 ビット	繰り返し掃引モード1では無効	☐ ☐
CH1			☐ ☐
CH2			☐ ☐
MD0	A-D動作モード選択ビット0	b4 b3 11 : 繰り返し掃引モード1	☐ ☐
MD1			☐ ☐
このビットは“0”に設定してください。			☐ ☐
ADST	A-D変換開始フラグ	0 : A-D変換停止 1 : A-D変換開始	☐ ☐
CKS0	周波数選択ビット0	0 : fAD/4を選択 1 : fAD/2を選択	☐ ☐

注1. A-D変換中にA-D制御レジスタの内容を書き替えた場合、変換結果は不定となります。

A-D制御レジスタ1(注1)

ビット	b7	b6	b5	b4	b3	b2	b1	b0
値	0	0	1			1		

シンボル
ADCON1アドレス
03D7₁₆番地リセット時
00₁₆

ビットシンボル	ビット名	機 能	R/W
SCAN0	A-D掃引端子選択ビット	繰り返し掃引モード1選択時 b1 b0 00: AN0(1端子) 01: AN0, AN1(2端子) 10: AN0～AN2(3端子) 11: AN0～AN3(4端子)	○ ○
SCAN1			○ ○
MD2	A-D動作モード選択ビット1	このモードでは“1”を設定してください	○ ○
BITS	8/10ビットモード選択ビット	0: 8ビットモード 1: 10ビットモード	○ ○
CKS1	周波数選択ビット1	0: fAD/2、fAD/4を選択 1: fADを選択	○ ○
VCUT	Vref接続ビット	1: Vref接続	○ ○
このビットは“00”に設定してください。			○ ○

注1. A-D変換中にA-D制御レジスタの内容を書き替えた場合、変換結果は不定となります。

図JA-8. 繰り返し掃引モード1時のA-D制御レジスタ

A-D変換器

■ サンプル&ホールド

A-D制御レジスタ2(03D416番地)のビット0の内容を“1”にすることによって、サンプル&ホールドを選択できます。サンプル&ホールドを選択したときは1端子あたりの変換速度も向上し、分解能8ビットの場合28φADサイクル、分解能10ビットの場合33φADサイクルです。サンプル&ホールドは、すべての動作モードに対して有効です。ただし、いずれの動作モードにおいても、サンプル&ホールドの有無を選択してからA-D変換を開始してください。

D-A変換器

D-A変換器

8ビットのR-2R方式によるD-A変換器です。独立した2つのD-A変換器を内蔵しています。

D-A変換は、対応したD-Aレジスタに値を書き込むことで行われます。変換結果を出力するかどうかはD-A制御レジスタのビット0、ビット1(D-A出力許可ビット)によって設定します。D-A変換を使用する場合は、対象となるポートは出力モードに設定しないください。

出力されるアナログ電圧Vは、D-Aレジスタに設定した値n(nは10進数)で決まります。


$$V = V_{REF} \times n / 256 (n=0 \sim 255)$$

V_{REF} :基準電圧

表JB-1にD-A変換器の性能を、図JB-1にD-A変換器のブロック図を、図JB-2にD-A制御レジスタの構成を、図JB-3にD-A変換器の等価回路を示します。


表JB-1. D-A変換器の性能

項 目	性 能
変換方式	R-2R方式
分解能	8ビット
アナログ出力端子	2チャンネル




図JB-1. D-A変換器のブロック図

D-A変換器



図JB-2. D-A制御レジスタの構成



図JB-3. D-A変換器の等価回路


CRC演算回路

CRC演算回路


CRC(Cyclic Redundancy Check)演算回路は、データブロックの誤り検出を行います。CRCコードの生成にはCRC-CCITT($X^{16}+X^{12}+X^5+1$)の生成多項式を使用します。

CRCコードは、8ビット単位の任意のデータ長のブロックに対し生成される16ビットのコードです。CRCコードは、CRCデータレジスタに初期値を設定した後、1バイトのデータをCRCインプットレジスタに転送する毎に、CRCデータレジスタに設定されます。1バイトのデータに対するCRCコードの生成は2マシンサイクルで終了します。

図UC-1にCRCのブロック図、図UC-2にCRCの関連レジスタを示します。また、図UC-3にCRC演算回路の演算例を示します。




図UC-1. CRCブロック図



図UC-2. CRC関連レジスタ

CRC演算回路



図UC-3. CRC演算回路の演算例

ポート

プログラマブル入出力ポート

プログラマブル入出力ポートは、P3、P4、P7～P10の48本あります。各ポートの入出力は、方向レジスタによって1ポートごとに設定できます。また、4ポートごとに、プルアップ抵抗の有無を設定できます。

P3、P40～P43は高耐圧Pchオープンドレイン出力でプルダウン抵抗は内蔵していません。

プログラマブル入出力ポートの構成を、図UA-1、図UA-2に示します。

各端子は、プログラマブル入出力ポートと内蔵周辺装置の入出力として機能します。

内蔵周辺装置の入力端子として使用する場合は、各端子の方向レジスタを入力モードに設定してください。D-A変換器以外の内蔵周辺装置の出力端子として使用する場合は、方向レジスタの内容に関係なく内蔵周辺装置の出力となります。D-A変換器の出力端子として使用する場合は、各端子の方向レジスタを出力モードに設定しないでください。内蔵周辺装置の設定方法は、各機能説明を参照してください。

(1) 方向レジスタ

方向レジスタの構成を、図UA-3に示します。

プログラマブル入出力ポートの方向を選択するためのレジスタです。このレジスタの各ビットは、それぞれ端子1本ずつに対応しています。

(2) ポートレジスタ

ポートレジスタの構成を、図UA-4に示します。

外部とのデータ入出力は、ポートレジスタへの書き込みおよび読み出しによって行います。ポートレジスタは、出力データを保持するポートラッチ、および端子の状態を読み込む回路で構成されています。ポートレジスタの各ビットは、それぞれ端子1本ずつに対応しています。

(3) プルアップ制御レジスタ

プルアップ制御レジスタの構成を、図UA-5に示します。

プルアップ制御レジスタによって、4ポートごとに、プルアップ抵抗の有無を設定できます。プルアップ抵抗ありに設定したポートは、方向レジスタを入力に設定したときにだけプルアップ抵抗が接続されます。

注1. P3、P40～P43は高耐圧Pchオープンドレイン出力のため、プルアップ制御レジスタは存在していません。

高耐圧出力専用ポート

出力専用ポートは、P0～P2、P5、P6の40本あります。

すべてのポートは、高耐圧Pchオープンドレインで構成しています。またP2以外は、プルダウン抵抗が内蔵されています。


高耐圧出力専用ポートの構成を図UA-1に示します。

ポート


P00～P07, P10～P17

P50～P57, P60～P67 (波線枠内あり)

P20～P27 (波線枠内なし)




P30～P37, P40～P43




P70～P72, P80～P85, P87, P93 (波線枠内あり)


P86 (波線枠内なし)



P44, P92, P94



図UA-1. プログラマブル入出力ポートの構成(1)



図UA-2. プログラマブル入出力ポートの構成(2)

ポート

ポートPi方向レジスタ

シンボル								アドレス		リセット時
b7	b6	b5	b4	b3	b2	b1	b0	PDi(i=3~10 ただし5,6は除く)		00 ₁₆
								03E7 ₁₆ ,03EA ₁₆ 番地		00 ₁₆
								03EF ₁₆ ,03F2 ₁₆ ,03F3 ₁₆ ,03F6 ₁₆ 番地		00 ₁₆
ビットシンボル		ビット名		機 能				R/W		
PDi_0		ポートPi0方向レジスタ		0：入力モード (入力ポートとして機能) 1：出力モード (出力ポートとして機能) (i=3~10 ただし5,6は除く)				○/○		
PDi_1		ポートPi1方向レジスタ						○/○		
PDi_2		ポートPi2方向レジスタ						○/○		
PDi_3		ポートPi3方向レジスタ						○/○		
PDi_4		ポートPi4方向レジスタ						○/○		
PDi_5		ポートPi5方向レジスタ						○/○		
PDi_6		ポートPi6方向レジスタ						○/○		
PDi_7		ポートPi7方向レジスタ						○/○		

図UA-3. 方向レジスタの構成


ポートPiレジスタ

シンボル								アドレス								リセット時
Pi(i=0~10)								03E0 ₁₆ ,03E1 ₁₆ ,03E4 ₁₆ ,03E5 ₁₆ ,03E8 ₁₆ 番地								不定
								03E9 ₁₆ ,03EC ₁₆ ,03ED ₁₆ ,03F0 ₁₆ ,03F1 ₁₆ ,03F4 ₁₆ 番地								不定
b7	b6	b5	b4	b3	b2	b1	b0									

図UA-4. ポートレジスタの構成

ポート

プルアップ制御レジスタ0




シンボル
PUR0

アドレス
03FD₁₆番地

リセット時
00₁₆

ビットシンボル	ビット名	機 能	R	W
		何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。	—	—
PU01	P44～P47のプルアップ	対応するポートのプルアップの設定を行う 0：プルアップなし 1：プルアップあり	○	○
		何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。	—	—
PU06	P70～P73のプルアップ	対応するポートのプルアップの設定を行う 0：プルアップなし 1：プルアップあり	○	○
PU07	P74～P77のプルアップ		○	○

プルアップ制御レジスタ1



シンボル
PUR1

アドレス
03FE₁₆番地

リセット時
00₁₆

ビットシンボル	ビット名	機 能	R	W
PU10	P80～P83のプルアップ	対応するポートのプルアップの設定 を行う 0：プルアップなし 1：プルアップあり	○	○
PU11	P84～P87のプルアップ		○	○
PU12	P90～P93のプルアップ		○	○
PU13	P94～P97のプルアップ		○	○
PU14	P100～P103のプルアップ		○	○
PU15	P104～P107のプルアップ		○	○
		何も配置されていない。 書き込む場合、“0”を書き込んでください。読み出した場合、その値は不定。	—	—

図UA-5. プルアップ制御レジスタの構成


ポート

表UA-1. 未使用端子の処理例

端 子 名	処 理 内 容
ポートP3、P4、P7～P10	出力モードに設定し、端子を開放するか、または入力モードに設定し、抵抗を介してVssに接続(プルダウン)
ポートP0～P2、P5、P6	端子を開放する
XOUT(注1), VEE	開放
AVcc	Vccに接続(注2)
AVss, VREF	Vssに接続(注2)
CNVss	抵抗を介してVssに接続

注1. XIN端子に外部クロックを入力しているとき

注2. バイパスコンデンサを接続してください



図UA-6. 未使用端子の処理例

消費電力の計算方法

(マイコンの規格より決まる定数)

- ・高耐圧ポートのV_{OH}出力の降下電圧 2V(最大); |電流値|=18mA時
- ・抵抗値 68kΩ(最小)
- ・内部回路の消費電力(CPU、ROM、RAMなど)=5V×38mA=190mW

(ご使用条件により決まる定数)

- ・V_{EE}端子への印加電圧 V_{CC}-50V
- ・タイミング数 a、実ディジット数 b本、セグメント数 c本
- ・T_{disp}時間に対するT_{off}時間の比 1/16
- ・繰り返し周期中に実点灯するセグメント数 d
- ・繰り返し周期中の総セグメント数e(=a×c)
- ・内蔵抵抗の合計本数 (ディジット用 f本、セグメント用 g本)
- ・ディジット端子電流値 h (mA)
- ・セグメント端子電流値 i (mA)

(1)ディジット端子の消費電力

$$\{h \times b \times (1 - T_{\text{off}} / T_{\text{disp}}) \times \text{電圧}\} / a$$

(2)セグメント端子の消費電力

$$\{i \times d \times (1 - T_{\text{off}} / T_{\text{disp}}) \times \text{電圧}\} / a$$

(3)プルダウン抵抗の消費電力(ディジット)

$$\{\text{ディジット1本当りの消費電力} \times (b \times f / b) \times (1 - T_{\text{off}} / T_{\text{disp}})\} / a$$

(4)プルダウン抵抗の消費電力(セグメント)

$$\{\text{セグメント1本当りの消費電力} \times (d \times g / c) \times (1 - T_{\text{off}} / T_{\text{disp}})\} / a$$

(5)内部回路の消費電力(CPU、ROM、RAM など。) = 190mW

$$(1) + (2) + (3) + (4) + (5) = \underline{\underline{XmW}}$$

消費電力の計算例1

(マイコンの規格より決まる定数)

- ・高耐圧ポートのVOH出力の降下電圧 2V(最大)；電流値=18mA時
- ・抵抗値 68kΩ(最小)
- ・内部回路の消費電力(CPU、ROM、RAMなど)=5V×38mA=190mW

(ご使用条件により決まる定数)

- ・VEE端子への印加電圧 VCC=50V
- ・タイミング数 17、実ディジット数 16本、セグメント数 20本
- ・Tdisp時間に対するToff時間の比 1/16
- ・繰り返し周期中に実点灯するセグメント数 31
- ・繰り返し周期中の総セグメント数 340(=17×20)
- ・内蔵抵抗の合計本数 (ディジット用 16本、セグメント用 20本)
- ・ディジット端子電流値 18 (mA)
- ・セグメント端子電流値 3 (mA)

(1)ディジット端子の消費電力

$$\{18 \times 16 \times (1 - 1/16) \times 2\} / 17 = 31.77\text{mW}$$

(2)セグメント端子の消費電力

$$\{3 \times 31 \times (1 - 1/16) \times 2\} / 17 = 10.26\text{mW}$$

(3)プルダウン抵抗の消費電力(ディジット)


$$(50 - 2)^2 / 68 \times (16 \times 16 / 16) \times (1 - 1/16) / 17 = 29.90\text{mW}$$

(4)プルダウン抵抗の消費電力(セグメント)

$$(50 - 2)^2 / 68 \times (31 \times 20 / 20) \times (1 - 1/16) / 17 = 57.93\text{mW}$$

(5)内部回路の消費電力(CPU、ROM、RAM など。) = 190.00mW

$$(1) + (2) + (3) + (4) + (5) = \underline{\underline{319.86\text{mW}}}$$



図S-1. ディジットのタイミング波形(1)

消費電力の計算例2（2本以上のディジットが同時にONする場合）

（マイコンの規格より決まる定数）

- ・高耐圧ポートのVOH出力の降下電圧 2V(最大)；電流値=18mA時
- ・抵抗値 68kΩ(最小)
- ・内部回路の消費電力(CPU、ROM、RAMなど)=5V×38mA=190mW

（ご使用条件により決まる定数）

- ・VEE端子への印加電圧 VCC-50V
- ・タイミング数 11、実ディジット数 12本、セグメント数 24本
- ・Tdisp時間に対するToff時間の比 1/16
- ・繰り返し周期中に実点灯するセグメント数 114
- ・繰り返し周期中の総セグメント数 264(=11×24)
- ・内蔵抵抗の合計本数（ディジット用 10本、セグメント用 22本）
- ・ディジット端子電流値 18 (mA)
- ・セグメント端子電流値 3 (mA)

(1)ディジット端子の消費電力

$$\{18 \times 12 \times (1 - 1/16) \times 2\} / 11 = 36.82 \text{mW}$$

(2)セグメント端子の消費電力

$$\{3 \times 114 \times (1 - 1/16) \times 2\} / 11 = 58.30 \text{mW}$$

(3)プルダウン抵抗の消費電力(ディジット)


$$(50 - 2)^2 / 68 \times (12 \times 10 / 12) \times (1 - 1/16) / 11 = 28.88 \text{mW}$$

(4)プルダウン抵抗の消費電力(セグメント)

$$(50 - 2)^2 / 68 \times (114 \times 22 / 24) \times (1 - 1/16) / 11 = 301.77 \text{mW}$$

(5)内部回路の消費電力(CPU、ROM、RAM など。) = 190.00mW

$$(1) + (2) + (3) + (4) + (5) = \underline{615.77 \text{mW}} \quad (\text{使用温度の制限あり})$$



図S-2. ディジットのタイミング波形(2)

消費電力の計算例3（2本以上のディジットが同時にONする場合で、さらにToff無効機能を使用した場合）

（マイコンの規格より決まる定数）

- ・高耐圧ポートのVOH出力の降下電圧 2V(最大)；電流値=18mA時
- ・抵抗値 68kΩ(最小)
- ・内部回路の消費電力(CPU、ROM、RAMなど)=5V×38mA=190mW

（ご使用条件により決まる定数）

- ・VEE端子への印加電圧 VCC-50V
- ・タイミング数 11、実ディジット数 12本、セグメント数 24本
- ・Tdisp時間に対するToff時間の比 1/16
- ・繰り返し周期中に実点灯するセグメント数 114(内 Toff無効波形は50の場合)
- ・繰り返し周期中の総セグメント数 264(=11×24)
- ・内蔵抵抗の合計本数 (ディジット用 10本、セグメント用 22本)
- ・ディジット端子電流値 18 (mA)
- ・セグメント端子電流値 3 (mA)

(1)ディジット端子の消費電力

$$[\{ 18 \times 10 \times (1 - 1/16) \times 2 \} + \{ 18 \times 2 \times 2 \}] / 11 = 37.23 \text{mW}$$

(2)セグメント端子の消費電力

$$[\{ 3 \times 64 \times (1 - 1/16) \times 2 \} + \{ 3 \times 50 \times 2 \}] / 11 = 60.00 \text{mW}$$

(3)プルダウン抵抗の消費電力(ディジット)


$$[\{ (50 - 2)^2 / 68 \times (10 \times 10 / 12) \times (1 - 1/16) \} + \{ (50 - 2)^2 / 68 \times (2 \times 10 / 12) \}] / 11 = 29.20 \text{mW}$$

(4)プルダウン抵抗の消費電力(セグメント)

$$[\{ (50 - 2)^2 / 68 \times (64 \times 22 / 24) \times (1 - 1/16) \} + \{ (50 - 2)^2 / 68 \times (50 \times 22 / 24) \}] / 11 = 310.59 \text{mW}$$

(5)内部回路の消費電力(CPU、ROM、RAM など。) = 190.00mW

$$(1) + (2) + (3) + (4) + (5) = \underline{\underline{627.02 \text{mW}}} \quad (\text{使用温度の制限あり})$$



図S-3. ディジットのタイミング波形(3)

電気的特性

表Z-1. 絶対最大定格

記 号	項 目	条 件	定 格 値	単位
V _{CC}	電源電圧		−0.3~6.5	V
AV _{CC}	アナログ電源電圧		−0.3~6.5	V
V _{EE}	プルダウン電源電圧		V _{CC} −50~V _{CC} +0.3V	V
V _I	入力電圧 RESET,CNV _{SS} , P44~P47,P70~P77,P80~P87, P90~P97,P100~P107, V _{REF} ,X _{IN}		−0.3~V _{CC} +0.3 (注1)	V
V _I	入力電圧 P30~P37,P40~P43		V _{CC} −50~V _{CC} +0.3	V
V _O	出力電圧 P00~P07,P10~P17,P20~P27, P30~P37,P40~P43,P50~P57, P60~P67		V _{CC} −50~V _{CC} +0.3	V
V _O	出力電圧 P44~P47,P70~P77,P80~P87, P90~P97,P100~P107, X _{OUT}		−0.3~V _{CC} +0.3	V
P _d	消費電力	T _a =−20~60℃	750	mW
		T _a =60~85℃	750−12×(T _a −60)	mW
T _{opr}	動作周囲温度		−20~85	℃
T _{stg}	保存温度		−40~150	℃

注1. CNV_{SS}だけフラッシュ書き込み時は−0.3~13 (V)。

表Z-2. 推奨動作条件(指定のない場合は、V_{CC}=2.7V~5.5V, T_a=−20℃~85℃)(注1)

記 号	項 目	規 格 値			単位
		最 小	標 準	最 大	
V _{CC}	電源電圧	2.7(注1)	5.0	5.5	V
AV _{CC}	アナログ電源電圧		V _{CC}		V
V _{SS}	電源電圧		0		V
AV _{SS}	アナログ電源電圧		0		V
V _{EE}	プルダウン電源電圧	V _{CC} −48		V _{CC}	V
V _{IH}	"H"入力電圧 P70~P77,P80~P87,P90~P97,P100~P107, X _{IN} ,RESET,CNV _{SS}	0.8V _{CC}		V _{CC}	V
V _{IH}	"H"入力電圧 P44~P47	0.50V _{CC}		V _{CC}	V
V _{IH}	"H"入力電圧 P30~P37,P40~P43	0.52V _{CC}		V _{CC}	V
V _{IL}	"L"入力電圧 P70~P77,P80~P87,P90~P97,P100~P107, X _{IN} ,RESET,CNV _{SS}	0		0.2V _{CC}	V
V _{IL}	"L"入力電圧 P30~P37,P40~P43	0		0.16V _{CC}	V
V _{IL}	"L"入力電圧 P44~P47	0		0.16V _{CC}	V

注1. フラッシュメモリ版のみV_{CC}=4.0V~5.5V。

表Z-3. 推奨動作条件 (指定のない場合は、 $V_{CC}=2.7\sim 5.5V$ 、 $T_a=-20\sim 85^{\circ}C$)(注6)

記 号	項 目	規 格 値			単位
		最 小	標 準	最 大	
ΣI_{OH} (peak)	“H”出力総尖頭電流(注1) P00~P07, P50~P57, P60~P67			-240	mA
ΣI_{OH} (peak)	“H”出力総尖頭電流(注1) P10~P17, P20~P27, P30~P37, P40~P43			-240	mA
ΣI_{OH} (peak)	“H”出力総尖頭電流(注1) P44~P47, P70~P77, P80~P85			-80	mA
ΣI_{OH} (peak)	“H”出力総尖頭電流(注1) P86, P87, P90~P97, P100~P107			-80	mA
ΣI_{OL} (peak)	“L”出力総尖頭電流(注1) P44~P47, P70~P77, P80~P85			80	mA
ΣI_{OL} (peak)	“L”出力総尖頭電流(注1) P86, P87, P90~P97, P100~P107			80	mA
ΣI_{OH} (avg)	“H”出力総平均電流(注1) P00~P07, P50~P57, P60~P67			-120	mA
ΣI_{OH} (avg)	“H”出力総平均電流(注1) P10~P17, P20~P27, P30~P37, P40~P43			-120	mA
ΣI_{OH} (avg)	“H”出力総平均電流(注1) P44~P47, P70~P77, P80~P85			-40	mA
ΣI_{OH} (avg)	“H”出力総平均電流(注1) P86, P87, P90~P97, P100~P107			-40	mA
ΣI_{OL} (avg)	“L”出力総平均電流(注1) P44~P47, P70~P77, P80~P85			40	mA
ΣI_{OL} (avg)	“L”出力総平均電流(注1) P86, P87, P90~P97, P100~P107			40	mA
I_{OH} (peak)	“H”出力尖頭電流(注2) P00~P07, P10~P17, P20~P27, P30~P37, P40~P43, P50~P57, P60~P67			-40	mA
I_{OH} (peak)	“H”出力尖頭電流(注2) P44~P47, P70~P77, P80~P87, P90~P97, P100~P107			-10	mA
I_{OL} (peak)	“L”出力尖頭電流(注2) P44~P47, P70~P77, P80~P87, P90~P97, P100~P107			10	mA
I_{OH} (avg)	“H”出力平均電流(注3) P00~P07, P10~P17, P20~P27, P30~P37, P40~P43, P50~P57, P60~P67			-18	mA
I_{OH} (avg)	“H”出力平均電流(注3) P44~P47, P70~P77, P80~P87, P90~P97, P100~P107			-5	mA
I_{OL} (avg)	“L”出力平均電流(注3) P44~P47, P70~P77, P80~P87, P90~P97, P100~P107			5	mA
$f(X_{IN})$	メインクロック入力発振周波数 (注4,7)	$V_{CC}=4.0V\sim 5.5V$ 0		10	MHz
		$V_{CC}=2.7V\sim 4.0V$ 0		$5 \times V_{CC}-10$	MHz
$f(X_{CIN})$	サブクロック入力発振周波数(注4,5)		32.768	50	kHz

注1. 出力総電流は該当するポートすべてに流れる電流の総和です。総平均電流は100msの期間内での平均値で総尖頭電流は総和のピーク値です。

注2. 出力尖頭電流は1ポートごとに流れる電流のピーク値を規定します。


注3. 出力平均電流は、100msの期間内での平均値です。

注4. 発振周波数はデューティ50%の場合です。

注5. 低速モードを使用する場合、サブクロック入力発振周波数は $f(X_{CIN}) < f(X_{IN})/3$ としてください。

注6. フラッシュメモリ版のみ $V_{CC}=4.0V\sim 5.5V$ 。

注7. メインクロック入力発振周波数と電源電圧の関係を以下に示します。



VCC = 5V

表Z-4. 電氣的特性(指定のない場合は、VCC = 5V, VSS = 0V, Ta=25°C, f(XIN) = 10MHz)

記 号	項 目	測 定 条 件	規 格 値			単位
			最 小	標 準	最 大	
VOH	"H"出力電圧 P00~P07,P10~P17,P20~P27, P30~P37,P40~P43,P50~P57, P60~P67	IOH=-18mA	3.5			V
		IOH=-5mA	4.5			
VOH	"H"出力電圧 P44~P47,P70~P77,P80~P87, P90~P97,P100~P107	IOH=-5mA	3.0			V
VOH	"H"出力電圧 XOUT	HIGHPOWER IOH=-1mA	3.0			V
		LOWPOWER IOH=-0.5mA	3.0			
VOL	"L"出力電圧 P44~P47,P70~P77,P80~P87, P90~P97,P100~P107	IOL=5mA			2.0	V
VOL	"L"出力電圧 XOUT	HIGHPOWER IOL=1mA			2.0	V
		LOWPOWER IOL=0.5mA			2.0	
VT+-VT-	ヒステリシス TA0IN~TA4IN,TB0IN~TB2IN, INT0~INT5, CTS0, CTS1, CLK0,CLK1,SRDY2IN,SBSY2IN, SIN2,SCLK21,SCLK22,RxD0, RxD1		0.2		0.8	V
VT+-VT-	ヒステリシス RESET		0.2		1.8	V
IIH	"H"入力電流 P44~P47,P70~P77,P80~P87, P90~P97,P100~P107, XIN, RESET, CNVSS	VI=5V			5.0	μA
IIH	P30~P37,P40~P43(注1)	VI=5V			5.0	μA
IIL	"L"入力電流 P44~P47,P70~P77,P80~P87, P90~P97,P100~P107, XIN, RESET, CNVSS	VI=0V			-5.0	μA
IIL	P30~P37,P40~P43(注1)	VI=0V			-5.0	μA
RPULLUP	プルアップ抵抗 P44~P47,P70~P77, P80~P87,P90~P97, P100~P107	VI=0V	30.0	50.0	167.0	kΩ
RPULLD	プルダウン抵抗 P00~P07,P10~P17, P50~P57,P60~P67	VEE=VCC-48V,VOL=VCC 出力トランジスタは遮断状態	68	80	120	kΩ
I _{LEAK}	出力リーク電流 P00~P07,P10~P17, P20~P27,P30~P37, P40~P44,P50~P57, P60~P67	VEE=VCC-48V,VOL=VCC-48V 出力トランジスタは遮断状態			-10	μA
R _{FIXIN}	帰還抵抗 XIN			1.0		MΩ
R _{FIXCIN}	帰還抵抗 XCIN			6.0		MΩ
V _{RAM}	RAM保持電圧	クロック停止時	2.0			V
I _{CC}	電源電流(注3)	出力専用端子 は開放、その 他の端子は VSS。	f(XIN)=10MHz 方形波、分周なし	19.0	38.0	mA
			f(XIN)=10MHz 方形波、8分周	4.2		mA
			f(XCIN)=32kHz 方形波(注2)	90.0		μA
			f(XCIN)=32kHz ウェイト時(注2)	4.0		μA
			クロック停止時 Ta=25°C		1.0	μA
			クロック停止時 Ta=85°C		20.0	

注1. ポートP3、P40~P43読み込み時を除く。

注2. XCIN-XCOUT駆動能力選択ビットは“HIGH”、XIN端子は“H”レベルに固定。

注3. AVCC端子に流れる電流を含む。

$V_{CC} = 5V$ 表Z-5. A-D変換特性 (指定のない場合は、 $V_{CC} = AV_{CC} = V_{REF} = 5V$, $V_{SS} = AV_{SS} = 0V$, $T_a = 25^{\circ}C$, $f(X_{IN}) = 10MHz$)

記 号	項 目	測 定 条 件	規 格 値		単位
			最 小	標 準 最 大	
—	分解能	$V_{REF} = V_{CC}$		10	Bits
—	絶対精度	サンプル&ホールド機能なし	$V_{REF} = V_{CC} = 5V$		± 3 LSB
		サンプル&ホールド機能あり(10bit)	$V_{REF} = V_{CC} = 5V$	AN ₀ ~AN ₇ 入力	± 3 LSB
		サンプル&ホールド機能あり(8bit)	$V_{REF} = V_{CC} = 5V$		± 2 LSB
RLADDER	ラダー抵抗	$V_{REF} = V_{CC}$	10	40	k Ω
t _{CONV}	変換時間(10bit)		3.3		μs
t _{CONV}	変換時間(8bit)		2.8		μs
t _{SAMP}	サンプリング時間		0.3		μs
V _{REF}	基準電圧		2	V_{CC}	V
V _{IA}	アナログ入力電圧		0	V_{REF}	V

表Z-6. D-A変換特性 (指定のない場合は、 $V_{CC}=5V$, $V_{SS}=AV_{SS}=0V$, $V_{REF}=5V$, $T_a=25^{\circ}C$, $f(X_{IN})=10MHz$)

記 号	項 目	測 定 条 件	規 格 値		単位
			最 小	標 準 最 大	
—	分解能			8	Bits
—	絶対精度			1.0	%
t _{su}	設定時間			3	μs
R _o	出力抵抗		4	10	20 k Ω
I _{VREF}	基準電源入力電流	(注1)			1.5 mA

注1. D-A変換器1本使用、使用していないD-A変換器のD-Aレジスタの値が“0016”の場合です。

A-D変換器のラダー抵抗分は除きます。

また、A-D制御レジスタでV_{ref}未接続とした場合でもI_{VREF}は流れます。

タイミング

V_{CC} = 5Vタイミング必要条件 (指定のない場合は、V_{CC}=5V, V_{SS}=0V, Ta=25°C)


表Z-7. 外部クロック入力

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c	外部クロック入力サイクル時間	100		ns
t _w (H)	外部クロック入力 "H"パルス幅	40		ns
t _w (L)	外部クロック入力 "L" パルス幅	40		ns
t _r	外部クロック立ち上がり時間		15	ns
t _f	外部クロック立ち下がり時間		15	ns

スイッチング条件 (指定のない場合は、V_{CC}=5V, V_{SS}=0V, Ta=25°C)

表Z-8. 高耐圧Pチャンネルオープンドレイン出力ポート

記 号	項 目	測 定 条 件	規 格 値			単位
			最 小	標 準	最 大	
t _r (Pch-strg)	Pチャンネル高耐圧出力 立ち上がり時間 (注1)	C _L =100pF V _{EE} =V _{CC} -43V		55		ns
t _r (Pch-weak)	Pチャンネル高耐圧出力 立ち上がり時間 (注2)	C _L =100pF V _{EE} =V _{CC} -43V		1.8		μs

注1. FLDCモードレジスタ(0350₁₆番地)のビット7が“0”の場合注2. FLDCモードレジスタ(0350₁₆番地)のビット7が“1”の場合

図Z-2. 出力スイッチング特性測定回路

V_{CC} = 5V

タイミング必要条件 (指定のない場合は、V_{CC}=5V, V_{SS}=0V, T_a=25°C)

表Z-9. タイマA入力(イベントカウンタモードのカウンタ入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TA)	TAiIN入力サイクル時間	100		ns
t _w (TAH)	TAiIN入力 "H" パルス幅	40		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	40		ns

表Z-10. タイマA入力(タイマモードのゲーティング入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TA)	TAiIN入力サイクル時間	400		ns
t _w (TAH)	TAiIN入力 "H" パルス幅	200		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	200		ns

表Z-11. タイマA入力(ワンショットタイマモードの外部トリガ入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TA)	TAiIN入力サイクル時間	200		ns
t _w (TAH)	TAiIN入力 "H" パルス幅	100		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	100		ns

表Z-12. タイマA入力(パルス幅変調モードの外部トリガ入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _w (TAH)	TAiIN入力 "H" パルス幅	100		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	100		ns

表Z-13. タイマA入力(イベントカウンタモードのアップダウン入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (UP)	TAiOUT入力サイクル時間	2000		ns
t _w (UPH)	TAiOUT入力 "H" パルス幅	1000		ns
t _w (UPL)	TAiOUT入力 "L" パルス幅	1000		ns
t _{su} (UP-TIN)	TAiOUT入力セットアップ時間	400		ns
t _h (TIN-UP)	TAiOUT入力ホールド時間	400		ns

タイミング

V_{CC} = 5Vタイミング必要条件 (指定のない場合は、V_{CC}=5V, V_{SS}=0V, T_a=25°C)

表Z-14. タイマB入力(イベントカウンタモードのカウント入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TB)	TB _{iN} 入力サイクル時間(片エッジカウント)	100		ns
t _w (TBH)	TB _{iN} 入力 "H" パルス幅(片エッジカウント)	40		ns
t _w (TBL)	TB _{iN} 入力 "L" パルス幅(片エッジカウント)	40		ns
t _c (TB)	TB _{iN} 入力サイクル時間(両エッジカウント)	200		ns
t _w (TBH)	TB _{iN} 入力 "H" パルス幅(両エッジカウント)	80		ns
t _w (TBL)	TB _{iN} 入力 "L" パルス幅(両エッジカウント)	80		ns

表Z-15. タイマB入力(パルス周期測定モード)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TB)	TB _{iN} 入力サイクル時間	400		ns
t _w (TBH)	TB _{iN} 入力 "H" パルス幅	200		ns
t _w (TBL)	TB _{iN} 入力 "L" パルス幅	200		ns

表Z-16. タイマB入力(パルス幅測定モード)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TB)	TB _{iN} 入力サイクル時間	400		ns
t _w (TBH)	TB _{iN} 入力 "H" パルス幅	200		ns
t _w (TBL)	TB _{iN} 入力 "L" パルス幅	200		ns

表Z-17. シリアルI/O


記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (CK)	CLK _i 入力サイクル時間	200		ns
t _w (CKH)	CLK _i 入力 "H" パルス幅	100		ns
t _w (CKL)	CLK _i 入力 "L" パルス幅	100		ns
t _d (C-Q)	TxD _i 出力遅延時間		80	ns
t _h (C-Q)	TxD _i ホールド時間	0		ns
t _{su} (D-C)	RxD _i 入力セットアップ時間	30		ns
t _h (C-D)	RxD _i 入力ホールド時間	90		ns

表Z-18. 外部割り込みINT_i入力

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _w (INH)	INT _i 入力 "H" パルス幅	250		ns
t _w (INL)	INT _i 入力 "L" パルス幅	250		ns

表Z-19. 自動転送機能付きシリアルI/O

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (SCLK)	シリアルI/Oクロック入力サイクル時間	0.95		μs
t _w (SCLK)	シリアルI/Oクロック入力 "H" パルス幅	400		ns
t _w (SCLK)	シリアルI/Oクロック入力 "L" パルス幅	400		ns
t _{su} (SCLK-SIN)	シリアルI/O入力セットアップ時間	200		ns
t _h (SCLK-SIN)	シリアルI/O入力ホールド時間	200		ns

タイミング図 ($V_{CC} = 5V$) $V_{CC} = 5V$ 用

V_{CC} = 3V表Z-20. 電氣的特性(指定のない場合は、V_{CC} = 3V, V_{SS} = 0V, Ta=25°C, f(X_{IN}) = 5MHz)

記 号	項 目		測 定 条 件	規 格 値			単位
				最 小	標 準	最 大	
VOH	"H"出力電圧	P00~P07,P10~P17,P20~P27, P30~P37,P40~P43,P50~P57, P60~P67	IOH=-18mA	1.5			V
			IOH=-5mA	2.5			
VOH	"H"出力電圧	P44~P47,P70~P77,P80~P87, P90~P97,P100~P107	IOH=-1mA	2.5			V
VOH	"H"出力電圧	XOUT	HIGHPOWER	IOH=-0.1mA	2.5		V
			LOWPOWER	IOH=-50 μA	2.5		
VOL	"L"出力電圧	P44~P47,P70~P77,P80~P87, P90~P97,P100~P107	IOL=1mA			0.5	V
VOL	"L"出力電圧	XOUT	HIGHPOWER	IOL=0.1mA		0.5	V
			LOWPOWER	IOL=50 μA		0.5	
VT+-VT-	ヒステリシス	TA0IN~TA4IN,TB0IN~TB2IN, INT0~INT5, CTS0, CTS1, CLK0,CLK1,SRDY2IN,SBSY2IN, SIN2,SCLK21,SCLK22 RTS0,RTS1		0.2		0.8	V
VT+-VT-	ヒステリシス	RESET		0.2		1.8	V
IIH	"H"入力電流	P44~P47,P70~P77,P80~P87, P90~P97,P100~P107, XIN, RESET, CNVss	VI=3V			4.0	μA
IIH	"H"入力電流	P30~P37,P40~P43(注1)	VI=3V			4.0	μA
IIL	"L"入力電流	P44~P47,P70~P77,P80~P87, P90~P97,P100~P107, XIN, RESET, CNVss	VI=0V			-4.0	μA
IIL	"L"入力電流	P30~P37,P40~P43(注1)	VI=0V			-4.0	μA
RPULLUP	プルアップ抵抗	P44~P47,P70~P77, P80~P87,P90~P97, P100~P107	VI=0V	66.0	120.0	500.0	kΩ
RPULLD	プルダウン抵抗	P00~P07,P10~P17, P50~P57,P60~P67	VEE=VCC-48V,VOL=VCC 出力トランジスタは遮断状態	68	80	120	kΩ
I _{LEAK}	出力リーク電流	P00~P07,P10~P17, P20~P27,P30~P37, P40~P44,P50~P57, P60~P67	VEE=VCC-48V,VOL=VCC-48V 出力トランジスタは遮断状態			-10	μA
R _{IXIN}	帰還抵抗 XIN				3.0		MΩ
R _{IXCIN}	帰還抵抗 XCIN				10.0		MΩ
V _{RAM}	RAM保持電圧		クロック停止時	2.0			V
I _{CC}	電源電流(注3)	出力専用端子 は開放、その 他の端子は Vss。	f(XIN)=5MHz 方形波、分周なし		6.0	15.0	mA
			f(XIN)=5MHz 方形波、8分周		1.6		mA
			f(XCIN)=32kHz 方形波		50.0		μA
			f(XCIN)=32kHz ウェイト時 発振能力 High(注2)		2.8		μA
			f(XCIN)=32kHz ウェイト時 発振能力 Low(注2)		0.9		μA
			クロック停止時 Ta=25°C			1.0	μA
			クロック停止時 Ta=85°C			20.0	

注1. ポートP3、P40~P43読み込み時を除く。

注2. fc32にてタイマ1本を動作させている状態です。

注3. AV_{CC}端子に流れる電流を含む。

VCC = 3V

表Z-21. A-D変換特性 (指定のない場合は、VCC = AVCC = VREF = 3V, VSS = AVSS = 0V, Ta = 25°C, f(XIN) = 5MHz)

記 号	項 目	測 定 条 件	規 格 値			単位
			最 小	標 準	最 大	
—	分解能	VREF = VCC			10	Bits
—	絶対精度	サンプル&ホールド機能あり(8bit) VREF = VCC = 3V、 $\phi_{AD} = f(X_{IN})/2$			±2	LSB
RLADDER	ラダー抵抗	VREF = VCC	10		40	kΩ
tCONV	変換時間(8bit)		14			μs
VREF	基準電圧		2.7		VCC	V
VIA	アナログ入力電圧		0		VREF	V

表Z-22. D-A変換特性 (指定のない場合は、VCC=3V, VSS=AVSS=0V, VREF=3V, Ta=25°C, f(XIN)=5MHz)

記 号	項 目	測 定 条 件	規 格 値			単位
			最 小	標 準	最 大	
—	分解能				8	Bits
—	絶対精度				1.0	%
tsu	設定時間				3	μs
Ro	出力抵抗		4	10	20	kΩ
IVREF	基準電源入力電流	(注1)			1.0	mA

注1. D-A変換器1本使用、使用していないD-A変換器のD-Aレジスタの値が“0016”の場合です。

A-D変換器のラダー抵抗分は除きます。

また、A-D制御レジスタでVref未接続とした場合でもIVREFは流れます。

Vcc = 3V

タイミング必要条件 (指定のない場合は、Vcc=3V, Vss=0V, Ta=25°C)

表Z-23. 外部クロック入力

記 号	項 目	規 格 値		単位
		最 小	最 大	
tc	外部クロック入力サイクル時間	200		ns
tw(H)	外部クロック入力 "H" パルス幅	85		ns
tw(L)	外部クロック入力 "L" パルス幅	85		ns
tr	外部クロック立ち上がり時間		18	ns
tf	外部クロック立ち下がり時間		18	ns

V_{CC} = 3V

タイミング必要条件 (指定のない場合は、V_{CC}=3V, V_{SS}=0V, T_a=25°C)

表Z-24. タイマA入力(イベントカウンタモードのカウント入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TA)	TAiIN入力サイクル時間	150		ns
t _w (TAH)	TAiIN入力 "H" パルス幅	60		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	60		ns

表Z-25. タイマA入力(タイマモードのゲーティング入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TA)	TAiIN入力サイクル時間	600		ns
t _w (TAH)	TAiIN入力 "H" パルス幅	300		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	300		ns

表Z-26. タイマA入力(ワンショットタイマモードの外部トリガ入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TA)	TAiIN入力サイクル時間	300		ns
t _w (TAH)	TAiIN入力 "H" パルス幅	150		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	150		ns

表Z-27. タイマA入力(パルス幅変調モードの外部トリガ入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _w (TAH)	TAiIN入力 "H" パルス幅	150		ns
t _w (TAL)	TAiIN入力 "L" パルス幅	150		ns

表Z-28. タイマA入力(イベントカウンタモードのアップダウン入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (UP)	TAiOUT入力サイクル時間	3000		ns
t _w (UPH)	TAiOUT入力 "H" パルス幅	1500		ns
t _w (UPL)	TAiOUT入力 "L" パルス幅	1500		ns
t _{su} (UP-TIN)	TAiOUT入力セットアップ時間	600		ns
t _h (TIN-UP)	TAiOUT入力ホールド時間	600		ns

Vcc = 3V

タイミング必要条件 (指定のない場合は、Vcc=3V, Vss=0V, Ta=25°C)

表Z-29. タイマB入力(イベントカウンタモードのカウント入力)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TB)	TBiIn 入力サイクル時間(片エッジカウント)	150		ns
t _w (TBH)	TBiIn 入力 "H" パルス幅(片エッジカウント)	60		ns
t _w (TBL)	TBiIn 入力 "L" パルス幅(片エッジカウント)	60		ns
t _c (TB)	TBiIn 入力サイクル時間(両エッジカウント)	300		ns
t _w (TBH)	TBiIn 入力 "H" パルス幅(両エッジカウント)	160		ns
t _w (TBL)	TBiIn 入力 "L" パルス幅(両エッジカウント)	160		ns

表Z-30. タイマB入力(パルス周期測定モード)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TB)	TBiIn入力サイクル時間	600		ns
t _w (TBH)	TBiIn入力 "H" パルス幅	300		ns
t _w (TBL)	TBiIn入力 "L" パルス幅	300		ns

表Z-31. タイマB入力(パルス幅測定モード)

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (TB)	TBiIn入力サイクル時間	600		ns
t _w (TBH)	TBiIn入力 "H" パルス幅	300		ns
t _w (TBL)	TBiIn入力 "L" パルス幅	300		ns

表Z-32. シリアルI/O

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (CK)	CLKi入力サイクル時間	300		ns
t _w (CKH)	CLKi入力 "H" パルス幅	150		ns
t _w (CKL)	CLKi入力 "L" パルス幅	150		ns
t _d (C-Q)	TxDi出力遅延時間		160	ns
t _h (C-Q)	TxDiホールド時間	0		ns
t _{su} (D-C)	RxDi入力セットアップ時間	50		ns
t _h (C-D)	RxDi入力ホールド時間	90		ns


表Z-33. 外部割り込みINTi入力

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _w (INH)	INTi入力 "H" パルス幅	380		ns
t _w (INL)	INTi入力 "L" パルス幅	380		ns

表Z-34. 自動転送機能付きシリアルI/O

記 号	項 目	規 格 値		単位
		最 小	最 大	
t _c (SCLK)	シリアルI/Oクロック入力サイクル時間	2.0		μs
t _{WH} (SCLK)	シリアルI/Oクロック入力 "H" パルス幅	1000		ns
t _{WL} (SCLK)	シリアルI/Oクロック入力 "L" パルス幅	1000		ns
t _{su} (SCLK-SIN)	シリアルI/O入力セットアップ時間	400		ns
t _h (SCLK-SIN)	シリアルI/O入力ホールド時間	400		ns

Vcc = 3V用



概 要(フラッシュメモリ版)

性能概要

表1.AB.1にM30218グループ(フラッシュメモリ版)の性能概要を示します。

表1.AB.1. M30218グループ(フラッシュメモリ版)の性能概要

項 目		性 能
電源電圧		4.0V～5.5V ($f(X_{IN}) = 10\text{MHz}$)
プログラム/イレーズ電圧		$V_{PP} = 12V \pm 5\%$ ($f(X_{IN}) = 10\text{MHz}$)
		$V_{CC} = 5V \pm 10\%$ ($f(X_{IN}) = 10\text{MHz}$)
フラッシュメモリの動作モード		3モード(パラレル入出力、標準シリアル入出力、CPU書き換え)
消去ブロック分割	ユーザROM領域	図1.AB.1を参照してください。
	ブートROM領域	1分割(3.5Kバイト) (注1)
プログラム方式		バイト単位
イレーズ方式		一括消去/ブロック消去
プログラム/イレーズ制御方式		ソフトウェアコマンドによるプログラム/イレーズ制御
コマンド数		6コマンド
プログラム/イレーズ回数		100回
ROMコードプロテクト		標準シリアルモード対応

注1. ブートROM領域には出荷時に標準シリアル入出力モードの制御プログラムが格納されています。この領域は、パラレル入出力モードでのみ消去、書き込みが可能です。

フラッシュメモリ

M30218グループ(フラッシュメモリ版)は、動作用VCC電源以外に、書き込み/消去用の高電圧VPP電源が必要なNOR形フラッシュメモリを内蔵しています。このフラッシュメモリに対して、リード、プログラム、イレーズなどの操作を行うために、ライターを用いてフラッシュメモリの操作を行うパラレル入出力モード、標準シリアル入出力モードおよび、中央演算処理装置(CPU)でフラッシュメモリを操作するCPU書き換えモードの3種類を用意しています。各モードについては次ページ以降で説明します。

内蔵するフラッシュメモリには、通常のマイコン動作の制御プログラムを格納するユーザROM領域に加えて、CPU書き換えモードおよび標準シリアル入出力モードでの書き換え制御プログラムを格納するためのブートROM領域があります。このブートROM領域には、出荷時に標準シリアル入出力モードの制御プログラムが書き込まれますが、ユーザ側で、システムに適合した書き換え制御プログラムを書き込むことも可能です。このブートROM領域は、パラレル入出力モードでのみ書き換えが可能です。




図1.AB.1. フラッシュメモリ版のメモリ配置

CPU書き換えモード

CPU書き換えモードは、中央演算処理装置(CPU)の制御により、内蔵フラッシュメモリに対する操作(リード、プログラム、イレースなど)を行うモードです。

CPU書き換えモードでは、フラッシュメモリ制御レジスタ、フラッシュコマンドレジスタに書き込み、読み出しを行うことにより、フラッシュメモリの操作を行います。図1.BB.1、図1.BB.2に、それぞれフラッシュメモリ制御レジスタ、フラッシュコマンドレジスタの構成を示します。

また、CPU書き換えモードでは、CNVSS端子をVPP電源端子として使用します。この端子には、外部からVPPHの電源電圧を印加する必要があります。

CPU書き換えモードでは、図1.AB.1に示すユーザROM領域のみの書き換えが可能で、ブートROM領域の書き換えはできません。プログラム、イレースのコマンドは、ユーザROM領域に対して行ってください。

CPU書き換えモードの制御プログラムは、ユーザROM領域、ブートROM領域のどちらに格納しておいても構いません。CPU書き換えモードでは、CPUからのフラッシュメモリの読み出しが行えませんが、書き換え制御プログラムは、内蔵RAMに転送後、内蔵RAM上で実行させる必要があります。




図1.BB.1. フラッシュメモリ制御レジスタの構成




図1.BB.2. フラッシュコマンドレジスタの構成

マイコンモードとブートモード

CPU書き換えモードの制御プログラムは、あらかじめパラレル入出力モードで、ユーザROM領域またはブートROM領域に書き込んでおく必要があります(ブートROM領域に書き込みを行った場合には、標準シリアル入出力モードは使用できなくなります)。

ブートROM領域は、図1.AB.1に示すとおりです。

CNVSS端子を“L”(VSS)としてリセットを解除した場合には、通常のマイコンモードとなり、CPUはユーザROM領域の制御プログラムを使用して動作します。

CNVSS端子を“H”(VPPH)、ポートP46端子を“H”(VCC)としてリセットを解除した場合には、ブートROM領域の制御プログラムで動作を開始します。このモードをブートモードと呼びます。ブートROM領域上の制御プログラムでも、ユーザROM領域の書き換えを行うことができます。

CPU書き換えモードの操作手順

オンボード状態で、CPUからフラッシュメモリ制御レジスタ(03B416、03B516番地)およびフラッシュコマンドレジスタ(03B616番地)へのコマンド書き込みにより、内蔵フラッシュメモリのプログラム、リード、ベリファイ、イレーズが可能です。なお、CPU書き換えモードでのブートROM領域へのプログラム、リード、ベリファイ、イレーズはできません。あらかじめ、パラレル入出力モードでブートROM領域に、CPU書き込み制御プログラムを書き込んでおかなければなりません。以下に、CPU書き換えモードの操作手順を示します。

<開始手順(注1)>

(1)CNVSS/VPP端子にVPPH、ポートP46端子にVCCを印加し、リセットを解除する。

または、ユーザROM領域からJMP命令でブートROM領域にジャンプさせCPU書き込み制御プログラムを実行する事も可能です。この場合、フラッシュメモリ制御レジスタのCPU書き込みモード選択ビットに“1”を書き込み、CNVSS/VPP端子にVPPHを印加する。

(2)ブートROM領域のCPU書き換え制御プログラムを内蔵RAMに転送した後、RAM上のこの制御プログラムへジャンプする(この制御プログラムで、以下の動作を制御する)。

(3)CPU書き換えモード選択ビットに“1”を設定する。

(4)CPU書き換えモードモニタフラグを読み出し、CPU書き換えモードが有効になっていることを確認する。

(5)フラッシュコマンドレジスタへのソフトウェアコマンド書き込みにより、フラッシュメモリの操作を実施する。

注1. これ以外に、フラッシュメモリに書き込むデータを外部(例えばシリアルI/O)から入力するための制御、ポート等の初期設定、監視タイマへの書き込み等が必要です。

<解除手順>

(1)CNVSS/VPP端子にVSSを印加する。

(2)CPU書き換えモード選択ビットに“0”を設定する。

CPU書き換えモード時の注意事項

CPU書き換えモードを使用してフラッシュメモリを書き換える場合、以下の注意事項があります。

(1)動作周波数

イレーズ/プログラム時は、分周比を変更する等で、BCLKを次の周波数以下に設定してください。

ウェイトビット(000516番地のビット7)=0(内部ウェイトなし)：5MHz以下

ウェイトビット(000516番地のビット7)=1(内部ウェイトあり)（注1）：10MHz以下

(2)使用禁止命令

以下の命令は、フラッシュメモリ内部のデータを参照するため使用できません。

UND命令、INTO命令、JMPS命令、JSRS命令、BRK命令

(3)使用禁止割り込み

フラッシュメモリ領域内の固定ベクタテーブルを参照する割り込みは使用できません。

マスクابل割り込みについては、割り込みベクタテーブルをフラッシュメモリ領域以外に設定することで使用できます。

注1. CPU書き換えモード時には、内部ウェイトありの設定ができますが、下記の機能以外はご使用になれません。

CPU,ROM,RAM,タイマ,UART,SI/O2（自動転送なし）,ポート

内部ウェイトありに設定する場合は、下記のソフトウェアウェイトの説明をご覧ください。

ソフトウェアウェイト

プロセッサモードレジスタ1(000516番地)(注2)のウェイトビット(ビット7)によって、ソフトウェアウェイトを挿入することができます。

プロセッサモードレジスタ1のウェイトビットによって、内部ROM/RAM領域に対してソフトウェアウェイトを挿入することができます。このビットが“0”のときバスサイクルはBCLKの1サイクルで実行され、“1”にするとバスサイクルがBCLKの2サイクルになります。リセット解除後、このビットは“0”になっています。


SFR領域は、これらの制御ビットの影響を受けず、常にBCLKの2サイクルでアクセスされます。

表DA-1にソフトウェアウェイトとバスサイクル、図DA-6にソフトウェアウェイトを使用した場合のバスタイミング例を示します。

注2. プロセッサモードレジスタ1を書き替える場合、プロテクトレジスタ(000A16番地)のビット1を“1”にしてください。

表DA-1. ソフトウェアウェイトとバスサイクル

領 域	ウェイト ビット	バスサイクル
SFR	無効	BCLKの2サイクル
内部 ROM/RAM	0	BCLKの1サイクル
	1	BCLKの2サイクル



図DA-6. ソフトウェアウェイトを使用した場合のバスタイミング例

ソフトウェアコマンド

表1.BB.1にソフトウェアコマンドの一覧表を示します。

CPU書き換えモードが有効になっている状態で、フラッシュコマンドレジスタにソフトウェアコマンドを書き込むことによって、イレース、プログラム等を指定します。

以下に各ソフトウェアコマンドの内容を説明します。

表1.BB.1. ソフトウェアコマンド一覧表(CPU書き換えモード)

コマンド	第1バスサイクル			第2バスサイクル		
	モード	アドレス	データ (D0～D7)	モード	アドレス	データ (D0～D7)
リード	ライト	03B6 ₁₆	00 ₁₆			
プログラム	ライト	03B6 ₁₆	40 ₁₆	ライト	プログラム アドレス	プログラム データ
プログラムベリファイ	ライト	03B6 ₁₆	C0 ₁₆	リード	ベリファイ アドレス	ベリファイ データ
イレース	ライト	03B6 ₁₆	20 ₁₆	ライト	03B6 ₁₆	20 ₁₆
イレースベリファイ	ライト	03B6 ₁₆	A0 ₁₆	リード	ベリファイ アドレス	ベリファイ データ
リセット	ライト	03B6 ₁₆	FF ₁₆	ライト	03B6 ₁₆	FF ₁₆

リードコマンド(00₁₆)

第1バスサイクルでフラッシュコマンドレジスタにコマンドコード“00₁₆”を書き込むとリードモードになります。次のバスサイクル以降で読み出すアドレスを入力すると、指定したアドレスの内容が8ビット単位でデータバス(D0～D7)へ読み出されます。

リードモードは、他のコマンドがライトされるまで保持されます。なお、リセット後およびリセットコマンド実行後には、リードモードに設定されます。

書き込み(プログラム)コマンド(40₁₆)

第1バスサイクルでフラッシュコマンドレジスタにコマンドコード“40₁₆”を書き込むと書き込み(プログラム)モードになります。第2バスサイクルで、書き込みたい番地にバイトデータを書き込む命令(例えばSTE命令等)を実行すると、フラッシュメモリの制御回路は書き込み(プログラム)を実行します。書き込み(プログラム)には、約20 μ sの時間を要します。20 μ s以上待って、次の処理へ移行してください。

なお書き込み(プログラム)中、監視タイマは“7FFF₁₆”がセットされた状態で停止します。

注1. 書き込みは、一回の書き込み(プログラム)コマンドの実行では完了しません。書き込み(プログラム)コマンドの実行後、必ず書き込み(プログラム)ベリファイコマンドを実行し、フェイルする場合はパスするまで書き込み(プログラム)コマンドを繰り返し実行する必要があります。プログラミングのフローチャート例は、図1.BB.3を参照してください。

書き込み(プログラム)ベリファイコマンド(C016)

第1バスサイクルでフラッシュコマンドレジスタにコマンドコード“C016”を書き込むと書き込みベリファイモードになります。第2バスサイクルでベリファイする番地(先にプログラムした番地)からバイトデータを読み出す命令(例えばLDE命令)を実行すると、実際にその番地に書き込まれている内容が読み出されます。

CPUで、この読み出されたデータと先の書き込み(プログラム)コマンドで書き込んだデータとを比較し、比較した結果、一致していなければ、再度書き込み(プログラム)→書き込み(プログラム)ベリファイを実行する必要があります。

消去(イレーズ)コマンド(2016+2016)

第1バスサイクルでフラッシュコマンドレジスタにコマンドコード“2016”を書き込み、第2バスサイクルでフラッシュコマンドレジスタにコマンドコード“2016”を書き込むとフラッシュメモリの制御回路は、消去(イレーズ)を実行します。消去(イレーズ)には、約20msの時間を要します。20ms以上待って、次の処理へ移行してください。

なお、消去(イレーズ)コマンドの実行前には、必ず全ての消去(イレーズ)対象領域にデータ“0016”を書き込み(プログラム)コマンドおよび書き込み(プログラム)ベリファイコマンドによって書き込んでおく必要があります。また、消去(イレーズ)中、監視タイマは“7FFF16”がセットされた状態で停止します。

注1. 消去(イレーズ)は、一度の消去(イレーズ)コマンドの実行では完了しません。消去(イレーズ)コマンドの実行後、必ず消去(イレーズ)ベリファイコマンドを実行し、フェイルする場合はパスするまで消去(イレーズ)コマンドを繰り返し実行する必要があります。消去(イレーズ)のフローチャート例は、図1.BB.3を参照してください。

消去(イレーズ)ベリファイコマンド(A016)

第1バスサイクルでフラッシュコマンドレジスタにコマンドコード“A016”を書き込むと消去(イレーズ)ベリファイモードになります。第2バスサイクルでベリファイする番地に対してバイトリードする命令(例えばLDE命令)を実行すると、その番地の内容が読み出されます。

CPUは、消去(イレーズ)した全領域に対し、1番地ずつ順次消去(イレーズ)ベリファイしていく必要があります。途中“FF16”でない(消去されていない)番地があれば消去(イレーズ)ベリファイをそこで中断し、再度消去(イレーズ)→消去(イレーズ)ベリファイを実行する必要があります。

注1. 消去(イレーズ)ベリファイにおいて消去(イレーズ)されていないメモリがあった場合は、再度、消去(イレーズ)→消去(イレーズ)ベリファイの操作を実行してください。ただし、この場合、消去(イレーズ)前にデータ“0016”を書き込む必要はありません。

リセットコマンド(FF16+FF16)

リセットコマンドは書き込み(プログラム)、消去(イレーズ)コマンドを途中で中止するためのコマンドです。フラッシュコマンドレジスタにコマンドコード“4016”または“2016”を2回書き込んだ後、第1バスサイクルでフラッシュコマンドレジスタにコマンドコード“FF16”を書き込み、第2バスサイクルでフラッシュコマンドレジスタにコマンドコード“FF16”を書き込むと、書き込み(プログラム)、消去(イレーズ)コマンドは無効になり(リセット)、リードモードになります。





図1.BB.3. CPU書き換えモードでの書き込み、消去実行フローチャート

端子の機能説明(フラッシュメモリ標準シリアル入出力モード)

端子名	名 称	入出力	機 能
VCC,VSS	電源入力		VCC端子には5V±10%を、VSS端子には0Vを印加してください。
CNVSS	CNVSS	入力	12V±5%を印加してください。
RESET	リセット入力	入力	リセット入力端子です。リセットが"L"の間、XIN端子には20サイクル以上のクロックが必要です。
XIN	クロック入力	入力	XIN端子とXOUT端子の間にはセラミック共振子、または水晶振動子を接続してください。外部で生成したクロックを入力するときは、XINから入力しXOUTは開放してください。
XOUT	クロック出力	出力	
AVCC、AVSS	アナログ電源入力		AVSSはVSSに、AVCCはVCCに接続してください。
VREF	基準電圧入力	入力	A-D変換器の基準電圧入力端子です。
P00～P07	出力ポートP0	出力	出力専用端子です。
P10～P17	出力ポートP1	出力	出力専用端子です。
P20～P27	出力ポートP2	出力	出力専用端子です。
P30～P37	入力ポートP3	入力	"H"を入力、"L"を入力、または開放してください。
P40～P43	入力ポートP4	入力	"H"を入力、"L"を入力、または開放してください。
P44	TXD出力	出力	シリアルデータの出力端子です。
P45	RXD入力	入力	シリアルデータの入力端子です。
P46	SCLK入力	入力	シリアルクロックの入力端子です。
P47	BUSY出力	出力	BUSY信号の出力端子です。
P50～P57	出力ポートP5	出力	出力専用端子です。
P60～P67	出力ポートP6	出力	出力専用端子です。
P70～P77	入力ポートP7	入力	"H"を入力、"L"を入力、または開放してください。
P80～P87	入力ポートP8	入力	"H"を入力、"L"を入力、または開放してください。
P90～P97	入力ポートP9	入力	"H"を入力、"L"を入力、または開放してください。
P100～P107	入力ポートP10	入力	"H"を入力、"L"を入力、または開放してください。



標準シリアル入出力モード

標準シリアル入出力モードは、内蔵フラッシュメモリに対する操作(リード、プログラム、イレーズなど)に必要なソフトウェアコマンド、アドレス、データをシリアルに入出力するモードで、専用のシリアルライタを使用します。

標準シリアル入出力モードは、パラレル入出力モードと異なり、CPUがフラッシュメモリの書き換え(CPU書き換えモード使用)と書き換えデータのシリアル入力等の制御を行います。標準シリアル入出力モードは、CNVSS端子をVPPHとして、リセットを解除することで起動します(通常のマイクンモードでは、CNVSSは“L”に設定してください)。

この制御プログラムは三菱からの出荷時にブートROM領域に書き込まれています。したがって、パラレル入出力モードでブートROM領域を書き換えた場合には、標準シリアル入出力モードは使用できなくなりますので注意してください。図1.DD.1に標準シリアル入出力モード時の端子結線図を示します。シリアルデータの入出力は、UART0の端子CLK0、RxD0、TxD0、およびRTS0(BUSY)の4本を使って行います。

CLK0端子は転送クロックの入力端子で、外部から転送クロックを転送します。TxD0端子はCMOS出力です。RTS0(BUSY)端子は、受信準備が完了すれば“L”となり、受信動作を完了すれば“H”を出力します。送受信データは8ビット単位でシリアル転送します。

標準シリアル入出力モードでは、図1.AB.1に示すユーザROM領域のみ書き換えが可能で、ブートROM領域は書き換えできません。

標準シリアル入出力モードには、7バイトのIDコードを持っています。フラッシュメモリの内容がブランクでない場合、IDコードの内容が一致しなければライタから送られてくるコマンドを受け付けません。

機能概要(標準シリアル入出力モード)

標準シリアル入出力モードでは、クロック同期形のシリアルI/O(UART0)を用いて外部装置(シリアルライタ等)との間でソフトウェアコマンド、アドレス、データ等の入出力を行います。受信時には、ソフトウェアコマンド、アドレスおよびプログラムデータは、CLK0端子に入力する転送クロック立ち上がり同期して、RxD0端子から内部に取り込みます。送信時には、リードデータおよびステータスは、転送クロックの立ち下がり同期して、TxD0端子から外部に出力します。

TxD0端子は、CMOS出力です。転送は8ビット単位、LSBファーストで行います。

送信、受信中およびイレーズ、プログラム実行中等のビジー期間中には、RTS0(BUSY)端子が“H”となります。したがって、次の転送は、必ずRTS0(BUSY)端子が“L”となった後に開始してください。

また、メモリ内のデータ、ステータスレジスタ等はソフトウェアコマンド入力後のリードで読み出すことができます。フラッシュメモリの動作状態、プログラムやイレーズの正常/エラー終了等の状態はステータスレジスタを読み出すことでチェックできます。以下、ソフトウェアコマンド、ステータスレジスタ等について説明します。

ソフトウェアコマンド

表1.DD.1にソフトウェアコマンドの一覧表を示します。標準シリアル入出力モードでは、RxD0端子からソフトウェアコマンドを転送することにより、イレーズ、プログラム、リード等の制御を行います。

以下に各ソフトウェアコマンドの内容を説明します

表1.DD.1. ソフトウェアコマンド一覧表(標準シリアル入出力モード)

	制御コマンド名	1バイト目の転送	2バイト目	3バイト目	4バイト目	5バイト目	6バイト目	～	ID照合未
1	ページリード	FF ₁₆	アドレス (中位)	アドレス (上位)	データ出力	データ出力	データ出力	～259バイト目 データ出力	受付不可
2	ページプログラム	41 ₁₆	アドレス (中位)	アドレス (上位)	データ入力	データ入力	データ入力	～259バイト目 データ入力	受付不可
3	ブロックイレーズ	20 ₁₆	アドレス (中位)	アドレス (上位)	D0 ₁₆				受付不可
4	イレーズ全アンロックロック	A7 ₁₆	D0 ₁₆						受付不可
5	リードステータスレジスタ	70 ₁₆	SRD出力	SRD1出力					受付可
6	クリアステータスレジスタ	50 ₁₆							受付不可
7	リードロックビットステータス	71 ₁₆	アドレス (中位)	アドレス (上位)	ロックビットデータ 出力				受付不可
8	IDチェック機能	F5 ₁₆	アドレス (下位)	アドレス (中位)	アドレス (上位)	IDサイズ	ID1	～ID7	受付可
9	ダウンロード機能	FA ₁₆	サイズ (下位)	サイズ (上位)	チェック サム	データ入力	～必要回数		受付不可
10	ページ番号情報出力機能	FB ₁₆	ページ番号データ 出力	ページ番号データ 出力	ページ番号データ 出力	ページ番号データ 出力	ページ番号データ 出力	～9バイト目 ページ番号データ出力	受付可
11	ページROM領域出力機能	FC ₁₆	アドレス (中位)	アドレス (上位)	データ出力	データ出力	データ出力	～259バイト目 データ出力	受付不可

注1. 網掛けは、フラッシュメモリ内蔵マイコン→シリアルライターへの転送

それ以外は、シリアルライター→フラッシュメモリ内蔵マイコンへの転送。

注2. SRDはステータスレジスタデータ。SRD1はステータスレジスタ1データ。

注3. ブランク品に対しては全コマンドの受け付け可。

ページリードコマンド

フラッシュメモリの指定したページ(256バイト)を1バイトずつ順番に読み出します。以下の手順でページリードコマンドを実行してください。

- (1) 1バイト目の転送でコマンドコード“FF₁₆”を転送します。
- (2) 2バイト、3バイト目の転送でそれぞれアドレスA₈～A₁₅、アドレスA₁₆～A₂₃を転送します。
- (3) 4バイト目以降に、クロックの立ち下がりに同期してアドレスA₈～A₂₃で指定したページ(256バイト)のデータ(D₀～D₇)を最小のアドレスから順番に出力します。




図1.DD.2. ページリードコマンド時のタイミング

リードステータスレジスタコマンド

ステータス情報を読み出します。1バイト目の転送でコマンドコード“70₁₆”を転送すると、2バイト目の転送でステータスレジスタ(SRD)、3バイト目の転送でステータスレジスタ(SRD1)の内容を出力します。




図1.DD.3. リードステータスレジスタコマンド時のタイミング

クリアステータスレジスタコマンド

ステータスレジスタのエラー終了を示すビット(SR3、SR4)がセットされた後、これらをクリアするためのコマンドです。1バイト目の転送でコマンドコード“50₁₆”を転送すると、上記のビットをクリアします。クリアステータスレジスタが終了すると、RTS0(BUSY)信号は“H”から“L”に変化します。




図1.DD.4. クリアステータスレジスタコマンド時のタイミング

ページプログラムコマンド

フラッシュメモリの指定したページ(256バイト)を1バイトずつ順番に書き込みます。以下の手順でページプログラムコマンドを実行してください。

- (1) 1バイト目の転送でコマンドコード“41₁₆”を転送します。
- (2) 2バイト目、3バイト目の転送でそれぞれ、アドレスA8～A15、アドレスA16～A23を転送します。
- (3) 4バイト目以降、ライトデータ(D0～D7)を指定したページの最小のアドレスから順番に256バイト入力すると、自動的に指定したページに対し書き込み動作を開始します。

次の256バイトの受信準備が完了すればRTS0(BUSY)信号が“H”から“L”に変化します。ステータスレジスタを読み出すことにより、ページプログラムの結果を知ることができます。詳しくはステータスレジスタの節を参照してください。




図1.DD.5. ページプログラムコマンド時のタイミング

ブロックイレーズコマンド

指定したブロック内のデータをイレーズするコマンドです。以下の手順でブロックイレーズコマンドを実行してください。

- (1) 1バイト目の転送でコマンドコード“20₁₆”を転送します。
- (2) 2バイト目、3バイト目の転送でそれぞれ、アドレスA₈～A₁₅、アドレスA₁₆～A₂₃を転送します。
- (3) 4バイト目の転送で確認コマンドコード“D0₁₆”を転送すると、フラッシュメモリの指定ブロックに対するイレーズ動作を開始します。なお、A₈～A₂₃のアドレスは、指定するブロックの最大のアドレスとしてください。

ブロックイレーズを終了するとRTS₀(BUSY)信号が“H”から“L”に変化します。ブロックイレーズを終了後、ステータスレジスタを読み出すことにより、ブロックイレーズの結果を知ることができます。詳しくはステータスレジスタの節を参照してください。




図1.DD.6. ブロックイレーズコマンド時のタイミング

イレーズ全アンロックブロックコマンド

全ブロックの内容を消去するコマンドです。以下の手順でイレーズ全アンブロックブロックコマンドを実行してください。

- (1) 1バイト目の転送でコマンドコード“ A7₁₆ ”を転送します。
- (2) 2バイト目の転送で確認コマンド“ D0₁₆ ”を転送すると、全ブロックに対し、連続的にブロックイレーズ動作を開始します。

イレーズ全アンブロックブロックが終了するとRTS0(BUSY)信号が“ H ”から“ L ”に変化します。イレーズの結果も、ステータスレジスタの読み出しにより知ることができます。




図1.DD.7. イレーズ全アンロックブロックコマンド時のタイミング

リードロックビットステータスコマンド

指定したブロックのロックビットの状態を読み出すコマンドです。以下の手順でリードロックステータスを実行してください。

- (1) 1バイト目の転送でコマンドコード“ 71₁₆ ”を転送します。
- (2) 2バイト目、3バイト目の転送でそれぞれ、アドレスA8～A15、アドレスA16～A23を転送します。
- (3) 4バイト目の転送で指定ブロックのロックビットデータの内容を出力します。

出力されるデータの6ビット目(D6)がロックビットデータです。なお、A8～A23のアドレスは、指定するブロックの最大のアドレスとしてください。

なお、M30218グループ(フラッシュメモリ版)はロックビットを持たないため、読み出した値は“ 1 ”(ブロックアンロック)になります。




図1.DD.8. リードロックビットステータスコマンド時のタイミング

ダウンロード機能

RAMに実行プログラムをダウンロードするコマンドです。以下の手順でダウンロードを実行してください。

- (1) 1バイト目の転送でコマンドコード“FA16”を転送します。
- (2) 2バイト目、3バイト目の転送で、プログラムのサイズを転送します。
- (3) 4バイト目の転送でチェックサムを転送します。チェックサムは、5バイト目以降に転送するデータを全て加算したものです。
- (4) 5バイト目以降実行プログラムを転送します。

全データの転送が完了し、チェックサムが一致すれば転送プログラムを実行します。転送プログラム容量は、内蔵するRAMによって違います。




図1.DD.9. ダウンロード機能のタイミング

バージョン情報出力機能

ブートROM領域に格納している制御プログラムのバージョン情報を出力します。以下の手順でバージョン情報出力機能を実行してください。

- (1) 1バイト目の転送でコマンドコード“FB16”を転送します。
- (2) 2バイト目以降バージョン情報を出力します。バージョン情報はASCIIコード8文字で構成されています。




図1.DD.10. バージョン情報出力機能のタイミング

ブートROM領域出力機能

ブートROM領域に格納している制御プログラムをページ(256バイト)単位で読み出す機能です。以下の手順でブートROM領域出力機能を実行してください。

- (1) 1バイト目の転送でコマンドコード“FC16”を転送します。
- (2) 2バイト、3バイト目の転送でそれぞれアドレスA8～A15、アドレスA16～A23を転送します。
- (3) 4バイト目以降に、クロックの立ち下がりに同期してアドレスA8～A23で指定したページ(256バイト)のデータ(D0～D7)を最小のアドレスから順番に出力します




図1.DD.11. ブートROM領域出力機能のタイミング

IDチェック機能

IDコードを判断するコマンドです。以下の手順でIDチェックを実行してください。

- (1) 1バイト目の転送でコマンドコード“F5₁₆”を転送します。
- (2) 2バイト目、3バイト目、4バイト目の転送で、それぞれIDコードの1バイト目のアドレスA0～A7、A8～A15、A16～A23を転送してください。
- (3) 5バイト目にIDコードのデータ数を転送してください。
- (4) 6バイト目以降IDコードをIDコードの1バイト目から転送してください。




図1.DD.12. IDチェック機能のタイミング

IDコード

フラッシュメモリの内容がブランクでは無い場合、シリアルライターから送られてくるIDコードとフラッシュメモリに書かれているIDコードが一致するか判定します。コードが一致しなければ、シリアルライターから送られてくるコマンドは受け付けません。IDコードは各8ビットのデータで、その領域は、1バイト目から0FFFDF₁₆、0FFFE3₁₆、0FFFE1₁₆、0FFFEF₁₆、0FFFF3₁₆、0FFFF7₁₆番地です。プログラム中のこれらの番地に予めIDコードを設定したプログラムをフラッシュメモリに書き込んでください。

アドレス	
0FFFDF ₁₆ ～0FFFD0 ₁₆	ID1 未定義命令ベクタ
0FFFE3 ₁₆ ～0FFFE0 ₁₆	ID2 オーバフローベクタ
0FFFE7 ₁₆ ～0FFFE4 ₁₆	BRK命令ベクタ
0FFFE1 ₁₆ ～0FFFE8 ₁₆	ID3 アドレス一致ベクタ
0FFFEF ₁₆ ～0FFFE4 ₁₆	ID4 シングルステップベクタ
0FFFF3 ₁₆ ～0FFFF0 ₁₆	ID5 監視タイマベクタ
0FFFF7 ₁₆ ～0FFFF4 ₁₆	ID6 DBCベクタ
0FFFFB ₁₆ ～0FFFF8 ₁₆	ID7 —
0FFFFF ₁₆ ～0FFFFC ₁₆	リセットベクタ
4バイト	

図1.DD.13. IDコードの格納アドレス

ステータスレジスタ(SRD)

ステータスレジスタは、フラッシュメモリの動作状態やイレーズ、プログラムの正常／エラー終了等の状態を示すレジスタで、リードステータスレジスタコマンド(70₁₆)をライトしたとき読み出すことができます。また、ステータスレジスタはクリアステータスレジスタコマンド(50₁₆)をライトしたときクリアされます。

ステータスレジスタを表1.DD.2に各ビットの定義を以下に示します。

リセット解除後、ステータスレジスタは、“80₁₆”を出力します。

表1.DD.2. ステータスレジスタ(SRD)

SRDの 各ビット	ステータス名	定義	
		"1"	"0"
SR7 (bit7)	ステータスビット	レディ	ビジー
SR6 (bit6)	リザーブ	-	-
SR5 (bit5)	イレーズビット	エラー終了	正常終了
SR4 (bit4)	プログラムビット	エラー終了	正常終了
SR3 (bit3)	リザーブ	-	-
SR2 (bit2)	リザーブ	-	-
SR1 (bit1)	リザーブ	-	-
SR0 (bit0)	リザーブ	-	-

ステータスビット(SR7)

ステータスビットは、フラッシュメモリの動作状況を知らせるもので電源投入時、“1”(レディ)にセットされています。

自動書き込みや自動消去の動作中は“0”(ビジー)にセットされますが、これらの動作終了とともに“1”にセットされます。

イレーズビット(SR5)

イレーズビットは、自動消去の動作状況を知らせるもので、消去エラーが発生すると“1”にセットされます。イレーズビットは、クリアされると“0”になります。

プログラムビット(SR4)

プログラムビットは、自動書き込みの動作状況を知らせるもので、書き込みエラーが発生すると“1”にセットされます。プログラムビットは、クリアされると“0”になります。

ステータスレジスタ1(SRD1)

ステータスレジスタ1は、シリアル通信の状態、IDコード比較の結果、チェックサム比較の結果等を示すレジスタで、リードステータスレジスタコマンド(7016)をライトしたときSRDに続いて読み出すことができます。また、ステータスレジスタ1はクリアステータスレジスタコマンド(5016)をライトしたときクリアされます。

ステータスレジスタを表1.DD.3に各ビットの定義を以下に示します。

電源投入時“0016”になります。フラグの状態はリセットしても保持されます。

表1.DD.3. ステータスレジスタ1(SRD1)

SRD1の 各ビット	ステータス名	定義	
		"1"	"0"
SR15 (bit7)	ブート更新済みビット	更新済み	未更新
SR14 (bit6)	リザーブ	—	—
SR13 (bit5)	リザーブ	—	—
SR12 (bit4)	チェックサム一致ビット	一致	不一致
SR11 (bit3) SR10 (bit2)	ID照合済みビット	00 01 10 11	未照合 照合不一致 リザーブ 照合済み
SR9 (bit1)	データ受信タイムアウト	タイムアウト	正常動作
SR8 (bit0)	リザーブ	—	—

ブート更新済みビット(SR15)

ダウンロード機能を使用して制御プログラムをRAMにダウンロードしたかどうかを示すフラグです。

チェックサム一致ビット(SR12)

ダウンロード機能を使用して実行プログラムをダウンロードしたとき、チェックサムが一致したかどうかを示すフラグです。

ID照合済みビット(SR11 SR10)

ID照合の結果を示すフラグです。ID照合しなければ、受け付けないコマンドがあります。

データ受信タイムアウト(SR9)

データ受信中のタイムアウトエラーの発生を示すフラグです。データ受信中にこのフラグが立つと、受信したデータを破棄し、コマンド待ちに戻ります。

標準シリアル入出力モード時の応用回路(例)

標準シリアル入出力モードを使用する場合の応用回路を示します。ライターによって制御するピン等が違いますので、詳細はライターのマニュアルを参考にしてください。








図1.DD.15. 標準シリアル入出力モード時の応用回路例

100P6S-A

(MMP)

Plastic 100pin 14X20mm body QFP

EIAJ Package Code	JEDEC Code	Weight(g)	Lead Material
QFP100-P-1420-0.65	—	1.58	Alloy 42



Recommended Mount Pad

Symbol	Dimension in Millimeters		
	Min	Nom	Max
A	—	—	3.05
A1	0	0.1	0.2
A2	—	2.8	—
b	0.25	0.3	0.4
c	0.13	0.15	0.2
D	13.8	14.0	14.2
E	19.8	20.0	20.2
e	—	0.65	—
Hd	16.5	16.8	17.1
HE	22.5	22.8	23.1
L	0.4	0.6	0.8
L1	—	1.4	—
x	—	—	0.13
y	—	—	0.1
θ	0°	—	10°
b2	—	0.35	—
l2	1.3	—	—
MD	—	14.6	—
ME	—	20.6	—

改 定 副 番	主 な 改 定 内 容	改 定 年月日
REV.F	・ ウェイトビット(0005₁₆番地のビット7)を予約ビットに変更(17頁) 1ウェイトモード(開発中)の注意書きを削除(1頁、4頁、18頁、旧18頁削除、旧19頁削除、50頁、51頁、145頁、146頁) ・ 図KA-11 ビット番号記載ミス修正(63頁) 0350₁₆番地のビット6をビット5に修正	'99.6.15
	・ V_{CC}端子とV_{SS}端子間にバイパスコンデンサを接続する旨の説明を追加(6頁、132頁) ・ FLDディジット波形出力機能の説明に「階調モード使用時には、ディジット出力を選択したポートもToff2時間が有効となります。」を追加(68頁) ・ フラッシュメモリ版追加	'99.8.6
REV.F1	・ 図AA-1形名変更 M30218MC-XXXXFP → M30218MC-XXXXXFP(2頁) ・ 高耐圧出力専用ポートの説明 「すべてのポートは高耐圧Pchオープンドレインとプルアップ抵抗で構成します。」 → 「すべてのポートは高耐圧Pchオープンドレインで構成します。またP2以外は、プルダウン抵抗が内蔵されています。」(127頁) ・ 表に網掛けを追加。(133頁) ・ 注3を追加。(133頁)	'99.12.14
REV.G	・ 3V時、自動転送付きシリアルI/Oの規格値確定(149頁) ・ フラッシュメモリ版、ユーザROM領域のブロック変更(152、153頁)	'00.11.10
	・ プルダウンのオプション指定削除 (2、5、6、7、127、133、134、140、142、146頁)	'01.1.24
改 定 履 歴		M30218グループ データシート

安全設計に関するお願い

- ・弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

- ・本資料は、お客様が用途に応じた適切な三菱半導体製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について三菱電機が所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- ・本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、三菱電機は責任を負いません。
- ・本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、三菱電機は、予告なしに、本資料に記載した製品または仕様を変更することがあります。三菱半導体製品のご購入に当たりましては、事前に三菱電機または特約店へ最新の情報をご確認頂きますとともに、三菱電機半導体情報ホームページ (<http://www.semicon.melco.co.jp/>) などを通じて公開される情報に常にご注意ください。
- ・本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、三菱電機はその責任を負いません。
- ・本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。三菱電機は、適用可否に対する責任を負いません。
- ・本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、三菱電機または特約店へご照会ください。
- ・本資料の転載、複製については、文書による三菱電機の事前の承諾が必要です。
- ・本資料に関し詳細についてのお問い合わせ、その他お気づきの点がございましたら三菱電機または特約店までご照会ください。

**三菱シングルチップマイクロコンピュータ
M30218 データシート REV.G**

2001 年 2 月発行

編集 三菱電機セミコンダクタシステム株式会社

三菱電機システム LSI デザイン株式会社

発行 三菱電機株式会社 北伊丹事業所

禁無断転載

本説明書の一部又は全部を、当社に断りなく、いかなる形でも転載又は複製することを堅くお断りします。

©2001 MITSUBISHI ELECTRIC CORPORATION