

お客様各位

カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日

ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】 <http://japan.renesas.com/inquiry>

ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したのですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット
高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）
特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等
8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関し、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社とその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

1. 概要

M16C/28グループ(M16C/28、M16C/28B)は、高性能シリコンゲートCMOSプロセスを採用しM16C/60シリーズCPUコアを搭載したシングルチップマイクロコンピュータで、64ピン版、80ピン版、85ピン版があります。このシングルチップマイクロコンピュータは、高機能命令を持ちながら高い命令効率を持ち、1 Mバイトのアドレス空間と、命令を高速に実行する能力を備えています。また、乗算器、DMACがあるため、高速な演算処理が必要なOA、通信機器、産業機器の制御に適したマイクロコンピュータです。

M16C/28には、Normal-ver.、T-ver.、V-ver.があり、M16C/28BはNormal-ver.のみとなります。

本仕様書では、Normal-ver.について記載しています。T-ver.、V-ver.では一部仕様が異なります。

1.1 応用

オーディオ、カメラ、事務機器、通信機器、携帯機器、インバータ家電機器、モータコントロール、産業機器、他

1.2 性能概要

表1.1に性能概要(80ピン版、85ピン版)を、表1.2に性能概要(64ピン版)を示します。

表1.1 性能概要(80ピン版、85ピン版)

項 目		性 能
CPU	基本命令数	91命令
	最小命令実行時間	41.7ns (f(BCLK) = 24 MHz、VCC = 4.2 ~ 5.5 V) (M16C/28B) 50 ns (f(BCLK) = 20 MHz、VCC = 3.0 ~ 5.5 V) (M16C/28, M16C/28B) 100 ns (f(BCLK) = 10 MHz、VCC = 2.7 ~ 5.5 V) (M16C/28, M16C/28B)
	動作モード	シングルチップモード
	アドレス空間	1Mバイト
	メモリ容量	表1.3を参照してください
周辺機能	ポート	入出力：71本
	多機能タイマ	タイマA：16ビット×5チャンネル、タイマB：16ビット×3チャンネル 三相モータ制御回路 タイマS(インプットキャプチャ/アウトプットコンペア) ：16ビット×1チャンネル(ベースタイマ)/入出力8チャンネル
	シリアルI/O	2チャンネル(UART、クロック同期形シリアルI/O) 1チャンネル(UART、クロック同期形シリアルI/O、I ² C bus(注1)、IEBus(注2)) 2チャンネル(クロック同期形シリアルI/O) 1チャンネル(マルチマスタI ² C bus(注1))
	A/Dコンバータ	10ビットA/Dコンバータ：1回路、24チャンネル
	DMAC	2チャンネル
	ウォッチドッグタイマ	15ビット×1チャンネル(プリスケアラ付)
	割り込み	内部：25要因、外部：8要因、ソフトウェア：4要因、 割り込み優先レベル：7レベル
	クロック発生回路	4回路 メインクロック発振回路(*)、サブクロック発振回路(*)、 オンチップオシレータ、PLL周波数シンセサイザ (*)発振回路には帰還抵抗内蔵
	発振停止検出	メインクロック発振停止、再発振検出機能
	電圧検出回路	あり
	電気的特性	電源電圧
消費電流		16 mA (VCC = 5 V、f(BCLK) = 20 MHz) 25 μA (f(XCIN) = 32 kHz、RAM上) 3.0 μA (VCC = 3 V、f(XCIN) = 32 kHz、ウエイトモード時) 0.7 μA (VCC = 3 V、ストップモード時)
フラッシュメモリ版	プログラム、イレーズ電圧	2.7 V ~ 5.5 V
	プログラム、イレーズ回数	100回(全領域)または、1,000回(ブロック0~5)/10,000回(ブロックA、ブロックB)(注3)
動作周囲温度		-20 ~ 85 / -40 ~ 85 (注3)
パッケージ		80ピンプラスチックモールドLQFP 85ピンプラスチックモールドTFLGA

注1. I²C busは、オランダPHILIPS社の登録商標です。

注2. IEBusは、NECエレクトロニクス株式会社の商標です。

注3. 動作周囲温度は表1.5 ~ 表1.7を参照してください。

注4. M16C/28Bをf(BCLK) = 24 MHzで使用する場合は、PLL周波数シンセサイザをご使用ください。

表1.2 性能概要(64ピン版)

項目	性能		
CPU	基本命令数	91命令	
	最小命令実行時間	41.7ns (f(BCLK) = 24 MHz、VCC = 4.2 ~ 5.5 V) (M16C/28B) 50 ns (f(BCLK) = 20 MHz、VCC = 3.0 ~ 5.5 V) (M16C/28, M16C/28B) 100 ns (f(BCLK) = 10 MHz、VCC = 2.7 ~ 5.5 V)(M16C/28, M16C/28B)	
	動作モード	シングルチップモード	
	アドレス空間	1Mバイト	
	メモリ容量	表1.3を参照してください	
周辺機能	ポート	入出力：55本	
	多機能タイマ	タイマA：16ビット×5チャンネル、タイマB：16ビット×3チャンネル 三相モータ制御回路 タイマS (インプットキャプチャ/アウトプットコンペア) ：16ビット×1チャンネル(ベースタイマ)/入出力8チャンネル	
	シリアルI/O	2チャンネル(UART、クロック同期形シリアルI/O) 1チャンネル(UART、クロック同期形シリアルI/O、I ² C bus(注1)、IEBus(注2)) 1チャンネル(クロック同期形シリアルI/O) 1チャンネル(マルチマスタI ² C bus(注1))	
	A/Dコンバータ	10ビットA/Dコンバータ：1回路、13チャンネル	
	DMAC	2チャンネル	
	ウォッチドッグタイマ	15ビット×1チャンネル(プリスケアラ付)	
	割り込み	内部：24要因、外部：8要因、ソフトウェア：4要因、 割り込み優先レベル：7レベル	
	クロック発生回路	4回路 メインクロック発振回路(*)、サブクロック発振回路(*)、 オンチップオシレータ、PLL周波数シンセサイザ (*)発振回路には帰還抵抗内蔵	
	発振停止検出	メインクロック発振停止、再発振検出機能	
	電圧検出回路	あり	
	電気的特性	電源電圧	VCC = 4.2 ~ 5.5 V (f(BCLK) = 24 MHz) (M16C/28B) VCC = 3.0 ~ 5.5 V (f(BCLK) = 20 MHz) (M16C/28, M16C/28B) VCC = 2.7 ~ 5.5 V (f(BCLK) = 10 MHz) (M16C/28, M16C/28B)
		消費電流	16 mA (VCC = 5 V、f(BCLK) = 20 MHz) 25 μ A (f(XCIN) = 32 kHz、RAM上) 3.0 μ A (VCC = 3 V、f(XCIN) = 32 kHz、ウエイトモード時) 0.7 μ A (VCC = 3 V、ストップモード時)
	フラッシュメモリ版	プログラム、イレース電圧	2.7V ~ 5.5V
	プログラム、イレース回数	100回(全領域)または、1,000回(ブロック0~5)/10,000回(ブロックA、ブロックB)(注3)	
動作周囲温度		-20 ~ 85 / -40 ~ 85 (注3)	
パッケージ		64ピンプラスチックモールドLQFP	

注1. I²C busは、オランダPHILIPS社の登録商標です。

注2. IEBusは、NECエレクトロニクス株式会社の商標です。

注3. 動作周囲温度は表1.5 ~ 表1.7を参照してください。

注4. M16C/28Bをf(BCLK) = 24 MHzで使用する場合は、PLL周波数シンセサイザをご使用ください。

1.3ブロック図

図1.1にブロック図（80ピン版、85ピン版）を、図1.2にブロック図（64ピン版）を示します。




図1.1 ブロック図(80ピン版、85ピン版)




図1.2 ブロック図(64ピン版)

1.4 製品一覧

表1.3と表1.4に製品一覧表、図1.3に形名とメモリサイズ・パッケージ、表1.5～表1.7にフラッシュメモリ版の製品コード、図1.4にフラッシュメモリ版とマスクROM版のマーキング図を示します。

T-/V-ver.はNormal-ver.と一部仕様が異なります。

表1.3 製品一覧表 - M16C/28

2006年9月現在

型名	ROM 容量	RAM 容量	パッケージ	備考	製品コード		
M30280F6WG (新)	48K + 4K	4K	PTLG0085JB-A (85F0G)	フラッシュ メモリ版	U3, U5, U7, U9		
M30280F8WG (新)	64K + 4K	4K					
M30280FAWG (新)	96K + 4K	8K					
M30280F6HP (新)	48K + 4K	4K	PLQP0080KB-A (80P6Q-A)				
M30280F8HP (新)	64K + 4K	4K					
M30280FAHP (新)	96K + 4K	8K					
M30280FCHP (新)	128K + 4K	12K	PLQP0064KB-A (64P6Q-A)				
M30281F6HP (新)	48K + 4K	4K					
M30281F8HP (新)	64K + 4K	4K					
M30281FAHP (新)	96K + 4K	8K					
M30281FCHP (新)	128K + 4K	12K	PLQP0080KB-A (80P6Q-A)			マスク ROM版	U3, U5
M30280M8-XXXHP (新)	64K	4K					
M30280MA-XXXHP (新)	96K	8K					
M30280MC-XXXHP (新)	128K	12K					
M30281M8-XXXHP (新)	64K	4K					
M30281MA-XXXHP (新)	96K	8K					
M30281MC-XXXHP (新)	128K	12K	PLQP0064KB-A (64P6Q-A)				

表1.4 製品一覧表 - M16C/28B Normal-ver.

2006年9月現在

型名	ROM 容量	RAM 容量	パッケージ	備考	製品コード
M30280FCBHP (開)	128K + 4K	12K	PLQP0080KB-A (80P6Q-A)	フラッシュ メモリ版	U7
M30281FCBHP (開)	128K + 4K	12K	PLQP0064KB-A (64P6Q-A)		

(開): 開発中




図1.3 形名とメモリサイズ・パッケージ

表1.5 製品コード (フラッシュメモリ版) - M16C/28 Normal-ver. 64ピン版^(注1)、80ピン版^(注1)、85ピン版

製品コード	パッケージ	内部ROM (プログラム領域)		内部ROM (データ領域)		MCU動作周囲温度
		書き換え回数	温度範囲	書き換え回数	温度範囲	
U3	鉛フリー	100	0 ~ 60	100	0 ~ 60	-40 ~ 85
U5						-20 ~ 85
U7		1,000		10,000	-40 ~ 85	-40 ~ 85
U9					-20 ~ 85	-20 ~ 85

注1. 製品コードD3、D5、D7、D9 (非鉛フリーパッケージの製品) は、それぞれU3、U5、U7、U9 (鉛フリーパッケージ) に収約されます。鉛フリーパッケージは従来のSn-Pb半田ペースト及び鉛フリーペースト (Sn-Ag-Cu等) 双方に対応可能です。

表1.6 製品コード (フラッシュメモリ版) - M16C/28B Normal-ver. 64ピン版、80ピン版

製品コード	パッケージ	内部ROM (プログラム領域)		内部ROM (データ領域)		MCU動作周囲温度
		書き換え回数	温度範囲	書き換え回数	温度範囲	
U7	鉛フリー	1,000	0 ~ 60	10,000	-40 ~ 85	-40 ~ 85

表1.7 製品コード (マスクROM版) - M16C/28 Normal-ver.

製品コード	パッケージ	MCU動作周囲温度
U3	鉛フリー	-40 ~ 85
U5		-20 ~ 85




図1.4 マーキング図(上面図) - M16C/28グループ Normal-ver.

1.5 ピン接続図

図1.5 ~ 図1.7にピン接続図(上面図)を示します。




図1.5 ピン接続図(上面図)

表1.8 85ピン版ピン端子名一覧表 (1/2)

Pin No.	制御端子	ポート	割込端子	タイマ端子	タイマS端子	UART端子	マルチマスタI ² Cバス端子	アナログ端子	PLQP0080KB-A 端子番号
A1		P95				CLK4		AN25	1
A2		P96				SOUT4		AN26	80
A3	AVcc								78
A4	VREF								77
A5		P101						AN1	74
A6		P105	$\overline{KI1}$					AN5	70
A7		P00						AN00	67
A8		P03						AN03	64
A9		P05						AN05	62
A10		P06						AN06	61
B1		P92		TB2IN					3
B2		P93						AN24	2
B3		P97				SIN4		AN27	79
B4		P100						AN0	76
B5		P102						AN2	73
B6		P104	$\overline{KI0}$					AN4	71
B7		P107	$\overline{KI3}$					AN7	68
B8		P02						AN02	65
B9		P04						AN04	63
B10		P07						AN07	60
C1	CNVss								6
C2		P90		TB0IN					5
C3		P91		TB1IN					4
C4	AVss								75
C5		P103						AN3	72
C6	Vss ⁽¹⁾								(11)
C7		P106	$\overline{KI2}$					AN6	69
C8		P01						AN01	66
C9		P10						AN20	59
C10		P11						AN21	58
D1	XCOUT	P86							8
D2	XCIN	P87							7
D3	\overline{RESET}								9
D4	Vss ⁽¹⁾								(11)
D8		P12						AN22	57
D9		P13						AN23	56
D10		P14							55
E1	XOUT								10
E2	XIN								12
E3	Vss								11

表1.8 85ピン版ピン端子名一覧表 (2/2)

Pin No.	制御端子	ポート	割込端子	タイマ端子	タイマS端子	UART端子	マルチマスタ ¹ PCバス端子	アナログ端子	PLQP0080KB-A端子番号
E8		P15	$\overline{\text{INT}}_3$	IDV				$\overline{\text{ADTRG}}$	54
E9		P16	$\overline{\text{INT}}_4$	IDW					53
E10		P17	$\overline{\text{INT}}_5$	IDU	INPC17				52
F1	Vcc								13
F2	Vcc								13
F3		P85	$\overline{\text{NMI}}$	$\overline{\text{SD}}$					14
F8	Vss ⁽¹⁾								(11)
F9		P20			OUTC10 / INPC10		SDAMM		51
F10		P21			OUTC11 / INPC11		SCLMM		50
G1		P84	$\overline{\text{INT}}_2$	ZP					15
G2		P83	$\overline{\text{INT}}_1$						16
G3		P82	$\overline{\text{INT}}_0$						17
G8		P22			OUTC12 / INPC12				49
G9		P23			OUTC13 / INPC13				48
G10		P24			OUTC14 / INPC14				47
H1		P81		TA4IN / $\overline{\text{U}}$					18
H2		P80		TA4OUT / U					19
H3		P71		TA0IN		RxD2 / SCL2 / CLK1			26
H4		P66				RxD1			29
H5	Vss ⁽¹⁾								(11)
H6		P35							34
H7		P32				SOUT3			37
H8		P25			OUTC15 / INPC15				46
H9		P26			OUTC16 / INPC16				45
H10		P27			OUTC17 / INPC17				44
J1		P76		TA3OUT					21
J2		P74		TA2OUT / W					23
J3		P72		TA1OUT / V		CLK2 / RxD1			25
J4		P67				TxD1			28
J5		P64				RTS1 / $\overline{\text{CTS}}_1$ / $\overline{\text{CTS}}_0$ / CLKS1			31
J6		P36							33
J7		P33							36
J8		P62				RxD0			41
J9		P60				$\overline{\text{RTS}}_0$ / $\overline{\text{CTS}}_0$			43
J10		P61				CLK0			42
K1		P77		TA3IN					20
K2		P75		TA2IN / $\overline{\text{W}}$					22
K3		P73		TA1IN / $\overline{\text{V}}$		$\overline{\text{CTS}}_2$ / $\overline{\text{RTS}}_2$ / TXD1			24
K4		P70		TA0OUT		TxD2 / SDA2 / RTS1 / $\overline{\text{CTS}}_1$ / $\overline{\text{CTS}}_0$ / CLKs1			27
K5		P65				CLK1			30
K6		P37							32
K7		P34							35
K8		P63				TxD0			40
K9		P30				CLK3			39
K10		P31				SIN3			38




図1.6 ピン接続図(上面図)

表1.9 80ピン版ピン端子名一覧表 (1/2)

Pin No.	制御端子	ポート	割込端子	タイマ端子	タイマS端子	UART端子	マルチマスタ I ² Cバス端子	アナログ端子
1		P95				CLK4		AN25
2		P93						AN24
3		P92		TB2IN				
4		P91		TB1IN				
5		P90		TB0IN				
6	CNVss							
7	XCIN	P87						
8	XCOUT	P86						
9	RESET							
10	XOUT							
11	Vss							
12	XIN							
13	Vcc							
14		P85	$\overline{\text{NMI}}$	$\overline{\text{SD}}$				
15		P84	$\overline{\text{INT2}}$	ZP				
16		P83	$\overline{\text{INT1}}$					
17		P82	$\overline{\text{INT0}}$					
18		P81		TA4IN / $\overline{\text{U}}$				
19		P80		TA4OUT / U				
20		P77		TA3IN				
21		P76		TA3OUT				
22		P75		TA2IN / $\overline{\text{W}}$				
23		P74		TA2OUT / W				
24		P73		TA1IN / $\overline{\text{V}}$		$\overline{\text{CTS2}} / \overline{\text{RTS2}} / \text{TxD1}$		
25		P72		TA1OUT / V		CLK2 / RxD1		
26		P71		TA0IN		RxD2 / SCL2 / CLK1		
27		P70		TA0OUT		TxD2 / SDA2 / $\overline{\text{RTS1}} / \overline{\text{CTS1}} / \overline{\text{CTS0}} / \text{CLKS1}$		
28		P67				TxD1		
29		P66				RxD1		
30		P65				CLK1		
31		P64				RTS1 / $\overline{\text{CTS1}} / \overline{\text{CTS0}} / \text{CLKS1}$		
32		P37						
33		P36						
34		P35						
35		P34						
36		P33						
37		P32				SOUT3		
38		P31				SIN3		
39		P30				CLK3		
40		P63				TxD0		

表1.9 80ピン版ピン端子名一覧表 (2/2)

Pin No.	制御端子	ポート	割込端子	タイマ端子	タイマス端子	UART端子	マルチマスタ I ² Cバス端子	アナログ端子
41		P62				RxD0		
42		P61				CLK0		
43		P60				$\overline{\text{RTS}}_0 / \overline{\text{CTS}}_0$		
44		P27			OUTC17 / INPC17			
45		P26			OUTC16 / INPC16			
46		P25			OUTC15 / INPC15			
47		P24			OUTC14 / INPC14			
48		P23			OUTC13 / INPC13			
49		P22			OUTC12 / INPC12			
50		P21			OUTC11 / INPC11		SCLMM	
51		P20			OUTC10 / INPC10		SDAMM	
52		P17	$\overline{\text{INT}}_5$	IDU	INPC17			
53		P16	$\overline{\text{INT}}_4$	IDW				
54		P15	$\overline{\text{INT}}_3$	IDV				$\overline{\text{ADTRG}}$
55		P14						
56		P13						AN23
57		P12						AN22
58		P11						AN21
59		P10						AN20
60		P07						AN07
61		P06						AN06
62		P05						AN05
63		P04						AN04
64		P03						AN03
65		P02						AN02
66		P01						AN01
67		P00						AN00
68		P107	$\overline{\text{KI}}_3$					AN7
69		P106	$\overline{\text{KI}}_2$					AN6
70		P105	$\overline{\text{KI}}_1$					AN5
71		P104	$\overline{\text{KI}}_0$					AN4
72		P103						AN3
73		P102						AN2
74		P101						AN1
75	AVss							
76		P100						AN0
77	VREF							
78	AVcc							
79		P97				SIN4		AN27
80		P96				SOUT4		AN26




図1.7 ピン接続図(上面図)

表1.10 64ピン版ピン端子名一覧表 (1/2)

Pin No.	制御端子	ポート	割込端子	タイマ端子	タイマS端子	UART端子	マルチマスタ I ² Cバス端子	アナログ端子
1		P91		TA1IN				
2		P90		TB0IN				
3	CNVss							
4	XCIN	P87						
5	XCOUT	P86						
6	RESET							
7	XOUT							
8	Vss							
9	XIN							
10	Vcc							
11		P85	NMI	SD				
12		P84	INT ₂	ZP				
13		P83	INT ₁					
14		P82	INT ₀					
15		P81		TA4IN / U				
16		P80		TA4OUT / U				
17		P77		TA3IN				
18		P76		TA3OUT				
19		P75		TA2IN / W				
20		P74		TA2OUT / W				
21		P73		TA1IN / V		CTS ₂ / RTS ₂ / TxD ₁		
22		P72		TA1OUT / V		CLK ₂ / RxD ₁		
23		P71		TA0IN		RxD ₂ / SCL ₂ / CLK ₁		
24		P70		TA0OUT		TxD ₂ / SDA ₂ / RTS ₁ / CTS ₁ / CTS ₀ / CLKS ₁		
25		P67				TxD ₁		
26		P66				RxD ₁		
27		P65				CLK ₁		
28		P64				RTS ₁ / CTS ₁ / CTS ₀ / CLKS ₁		
29		P33						
30		P32				SOUT ₃		
31		P31				SIN ₃		
32		P30				CLK ₃		
33		P63				TxD ₀		
34		P62				RxD ₀		
35		P61				CLK ₀		
36		P60				RTS ₀ / CTS ₀		
37		P27			OUTC ₁₇ / INPC ₁₇			
38		P26			OUTC ₁₆ / INPC ₁₆			
39		P25			OUTC ₁₅ / INPC ₁₅			
40		P24			OUTC ₁₄ / INPC ₁₄			

表1.10 64ピン版ピン端子名一覧表 (2/2)

Pin No.	制御端子	ポート	割込端子	タイマ端子	タイマS端子	UART端子	マルチマスタ I ² Cバス端子	アナログ端子
41		P23			OUTC13 / INPC13			
42		P22			OUTC12 / INPC12			
43		P21			OUTC11 / INPC11		SCLMM	
44		P20			OUTC10 / INPC10		SDAMM	
45		P17	$\overline{\text{INT}}_5$	IDU	INPC17			
46		P16	$\overline{\text{INT}}_4$	IDW				
47		P15	$\overline{\text{INT}}_3$	IDV				$\overline{\text{ADTRG}}$
48		P03						AN03
49		P02						AN02
50		P01						AN01
51		P00						AN00
52		P107	$\overline{\text{KI}}_3$					AN7
53		P106	$\overline{\text{KI}}_2$					AN6
54		P105	$\overline{\text{KI}}_1$					AN5
55		P104	$\overline{\text{KI}}_0$					AN4
56		P103						AN3
57		P102						AN2
58		P101						AN1
59	AVss							
60		P100						AN0
61	VREF							
62	AVcc							
63		P93						AN24
64		P92		TB2IN				

1.6 端子の機能説明

表1.11 端子の機能説明 (64ピン版、80ピン版、85ピン版共通) (1/3)

分類	端子名	入出力	機能
電源入力	Vcc、Vss	入力	Vss端子には、0Vを入力してください。Vcc端子には、次の電圧を入力してください。2.7~5.5V
アナログ電源入力	AVcc AVss	入力	A/Dコンバータの電源入力です。AVccはVccに接続してください。AVssはVssに接続してください。
リセット入力	RESET	入力	この端子に"L"を入力するとマイクロコンピュータはリセット状態になります。
CNVss	CNVss	入力	CNVssはVssに接続ください。
メインクロック入力	XIN	入力	メインクロック発振回路の入出力端子です。XIN端子とXOUT端子の間にはセラミック共振子、または水晶共振子を接続してください。外部で生成したクロックを入力する場合は、XIN端子からクロックを入力し、XOUT端子は開放にしてください。メインクロック発振回路を使用しない場合、XIN端子をVccに接続し、XOUT端子は開放してください。
メインクロック出力	XOUT	出力	
サブクロック入力	XCIN	入力	サブクロック発振回路の入出力端子です。XCIN端子とXCOUT端子の間には水晶共振子を接続してください。
サブクロック出力	XCOUT	出力	
INT割り込み入力	INT0 ~ INT5	入力	INT割り込みの入力です。INT2 はタイマAのZ相入力です。
NMI割り込み入力	NMI	入力	NMIの入力端子として機能します。三相出力使用時は、通常ポートとして使用できません。三相出力使用時は、方向レジスタを"0"にした上、通常は"H"入力固定としてください。
キー入力割り込み	KI0 ~ KI3	入力	キー入力割り込み機能の入力です。
タイマA	TA0OUT ~ TA4OUT	入出力	タイマA0 ~ A4の入出力です。
	TA0IN ~ TA4IN	入力	タイマA0 ~ A4の入力です。
	ZP	入力	Z相の入力です。
タイマB	TB0IN ~ TB2IN	入力	タイマB0 ~ B2の入力です。
三相モータ制御用タイマ出力	U、U、V、 V、W、W	出力	三相モータ制御用タイマの出力です。
	IDU、IDW、 IDV、SD	入出力	三相モータ制御用タイマの入出力です。
シリアルI/O	CTS0 ~ CTS2	入力	送信制御用入力です。
	RTS0 ~ RTS2	出力	受信制御用出力です。
	CLK0 ~ CLK3	入出力	転送クロック入出力です。
	RxD0 ~ RxD2	入力	シリアルデータ入力です。
	TxD0 ~ TxD2	出力	シリアルデータ出力です。
	CLKS1	出力	転送クロック出力です。
I ² Cモード	SDA2	入出力	シリアルデータ入出力です。
	SCL2		転送クロック入出力です。
マルチマスタI ² C bus	SDAMM	入出力	シリアルデータ入出力です。
	SCLMM		転送クロック入出力です。
基準電圧入力	VREF	入力	A/Dコンバータの基準電圧入力です。
A/Dコンバータ	AN0 ~ AN7 AN00 ~ AN03 AN24	入力	A/Dコンバータのアナログ入力です。
	ADTRG	入力	A/D外部トリガ入力です。

表1.11 端子の機能説明 (64ピン版、80ピン版、85ピン版共通) (2/3)

分類	端子名	入出力	機能
タイマS	INPC10~INPC17	入力	時間計測機能の入力です。
	OUTC10~OUTC17	出力	波形生成機能の出力です。
入出力ポート	P00 ~ P03 P15 ~ P17 P20 ~ P27 P30 ~ P33 P60 ~ P67 P70 ~ P77 P80 ~ P87 P100 ~ P107	入出力	CMOSの入出力です。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、4ビット単位でプルアップ抵抗の有無を選択できます。
	P90 ~ P93	入出力	P0と同等の機能を持つ入出力ポートです。

表1.11 端子の機能説明 (80ピン版、85ピン版のみ) (3/3)

分類	端子名	入出力	機能
シリアルI/O	CLK4	入出力	転送クロックの入出力です。
	SIN4	入力	シリアルデータ入力です。
	SOUT4	出力	シリアルデータ出力です。
A/Dコンバータ	AN04 ~ AN07 AN20 ~ AN23 AN25 ~ AN27	入力	A/Dコンバータのアナログ入力です。
入出力ポート	P04 ~ P07	入出力	CMOSの入出力です。入出力を選択するための方向レジスタを持ち、1端子ごとに入力ポート、または出力ポートにできます。 入力ポートは、4ビット単位でプルアップ抵抗の有無を選択できます。
	P10 ~ P14		
	P34 ~ P37		
	P95 ~ P97	入出力	P0と同等の機能を持つ入出力ポートです。

2. 中央演算処理装置

図2.1にCPUのレジスタを示します。CPUには13個のレジスタがあります。これらのうち、R0、R1、R2、R3、A0、A1、FBIはレジスタバンクを構成しています。レジスタバンクは2セットあります。




図2.1. CPUのレジスタ

2.1 データレジスタ(R0、R1、R2、R3)

R0は16ビットで構成されており、主に転送や算術、論理演算に使用します。R1～R3はR0と同様です。

R0は、上位(R0H)と下位(R0L)を別々に8ビットのデータレジスタとして使用できます。R1H、R1LはR0H、R0Lと同様です。R2とR0を組合せて32ビットのデータレジスタ(R2R0)として使用できます。R3R1はR2R0と同様です。

2.2 アドレスレジスタ(A0、A1)

A0は16ビットで構成されており、アドレスレジスタ間接アドレッシング、アドレスレジスタ相対アドレッシングに使用します。また、転送や算術、論理演算に使用します。A1はA0と同様です。

A1とA0を組合せて32ビットのアドレスレジスタ(A1A0)として使用できます。

2.3 フレームベースレジスタ(FB)

FBは16ビットで構成されており、FB相対アドレッシングに使用します。

2.4 割り込みテーブルレジスタ(INTB)

INTBは20ビットで構成されており、可変割り込みベクタテーブルの先頭番地を示します。

2.5 プログラムカウンタ(PC)

PCは20ビットで構成されており、次に実行する命令の番地を示します。

2.6 ユーザスタックポインタ(USP)、割り込みスタックポインタ(ISP)

スタックポインタ(SP)は、USPとISPの2種類あり、共に16ビットで構成されています。

USPとISPはFLGのUフラグで切り替えられます。

2.7 スタティックベースレジスタ(SB)

SBは16ビットで構成されており、SB相対アドレッシングに使用します。

2.8 フラグレジスタ(FLG)

FLGは11ビットで構成されており、CPUの状態を示します。

2.8.1 キャリーフラグ(Cフラグ)

算術論理ユニットで発生したキャリー、ポロー、シフトアウトしたビット等を保持します。

2.8.2 デバッグフラグ(Dフラグ)

Dフラグはデバッグ専用です。“0”にしてください。

2.8.3 ゼロフラグ(Zフラグ)

演算の結果が0のとき“1”になり、それ以外のとき“0”になります。

2.8.4 サインフラグ(Sフラグ)

演算の結果が負のとき“1”になり、それ以外のとき“0”になります。

2.8.5 レジスタバンク指定フラグ(Bフラグ)

Bフラグが“0”の場合、レジスタバンク0が指定され、“1”の場合、レジスタバンク1が指定されます。

2.8.6 オーバフローフラグ(Oフラグ)

演算の結果がオーバフローしたときに“1”になります。それ以外では“0”になります。

2.8.7 割り込み許可フラグ(Iフラグ)

マスクブル割り込みを許可するフラグです。

Iフラグが“0”の場合、マスクブル割り込みは禁止され、“1”の場合、許可されます。

割り込み要求を受け付けると、Iフラグは“0”になります。

2.8.8 スタックポインタ指定フラグ(Uフラグ)

Uフラグが“0”の場合、ISPが指定され、“1”の場合、USPが指定されます。

ハードウェア割り込み要求を受け付けたとき、またはソフトウェア割り込み番号0～31のINT命令を実行したとき、Uフラグは“0”になります。

2.8.9 プロセッサ割り込み優先レベル(IPL)

IPLは3ビットで構成されており、レベル0～7までの8段階のプロセッサ割り込み優先レベルを指定します。

要求があった割り込みの優先レベルが、IPLより大きい場合、その割り込み要求は許可されます。

2.8.10 予約領域

書く場合、“0”を書いてください。読んだ場合、その値は不定。

3. メモリ

図3.1にメモリ配置を示します。アドレス空間は00000₁₆番地からFFFFFF₁₆番地までの1Mバイトあります。

内部ROMはFFFFFF₁₆番地から下位方向に配置されます。例えば64Kバイトの内部ROMは、F0000₁₆番地からFFFFFF₁₆番地に配置されます。フラッシュメモリ版では、データ領域としてさらにブロックA(2Kバイト)、およびブロックB(2Kバイト)の2つの内部ROM領域を持ちます。このブロックはF0000₁₆番地からFFFF₁₆番地に配置されます。

固定割り込みベクタテーブルはFFFDC₁₆番地からFFFFFF₁₆番地に配置されます。ここに割り込みルーチンの先頭番地を格納します。詳細は「割り込み」を参照してください。

内部RAMは00400₁₆番地から上位方向に配置されます。例えば4Kバイトの内部RAMは、00400₁₆番地から013FF₁₆番地に配置されます。内部RAMはデータ格納以外に、サブルーチン呼び出しや、割り込み時のスタックとしても使用します。

SFRは、00000₁₆番地から003FF₁₆番地に配置されています。ここには、周辺機能の制御レジスタが配置されています。SFRのうち何も配置されていない領域はすべて予約領域のため、ユーザは使用できません。

スペシャルページベクタテーブルはFFE00₁₆番地からFFFD₁₆番地に配置されています。このベクタはJMPS命令またはJSRS命令で使用します。詳細は「M16C/60、M16C/20シリーズソフトウェアマニュアル」を参照してください。




図3.1 メモリ配置

4. SFR

SFR(Special Function Register)は、周辺機能の制御レジスタです。表4.1～表4.7にSFR一覧を示します。

表4.1. SFR一覧(1)(注1)

番地	レジスタ	シンボル	リセット後の値
0000 ₁₆			
0001 ₁₆			
0002 ₁₆			
0003 ₁₆			
0004 ₁₆	プロセッサモードレジスタ0	PM0	00 ₁₆
0005 ₁₆	プロセッサモードレジスタ1	PM1	00001000 ₂
0006 ₁₆	システムクロック制御レジスタ0	CM0	01001000 ₂
0007 ₁₆	システムクロック制御レジスタ1	CM1	00100000 ₂
0008 ₁₆			
0009 ₁₆	アドレス一致割り込み許可レジスタ	AIER	XXXXXX00 ₂
000A ₁₆	プロテクトレジスタ	PRCR	XX000000 ₂
000B ₁₆			
000C ₁₆	発振停止検出レジスタ (注2)	CM2	0X000010 ₂
000D ₁₆			
000E ₁₆	ウォッチドッグタイマスタートレジスタ	WDTS	XX ₁₆
000F ₁₆	ウォッチドッグタイマ制御レジスタ	WDC	00XXXXXX ₂
0010 ₁₆	アドレス一致割り込みレジスタ0	RMAD0	00 ₁₆
0011 ₁₆			00 ₁₆
0012 ₁₆			X0 ₁₆
0013 ₁₆			
0014 ₁₆	アドレス一致割り込みレジスタ1	RMAD1	00 ₁₆
0015 ₁₆			00 ₁₆
0016 ₁₆			X0 ₁₆
0017 ₁₆			
0018 ₁₆			
0019 ₁₆	電圧検出レジスタ1 (注3)	VCR1	00001000 ₂
001A ₁₆	電圧検出レジスタ2 (注3)	VCR2	00 ₁₆
001B ₁₆			
001C ₁₆	PLL制御レジスタ0	PLC0	0001X010 ₂
001D ₁₆			
001E ₁₆	プロセッサモードレジスタ2	PM2	XXX00000 ₂
001F ₁₆	電圧低下検出割り込みレジスタ	D4INT	00 ₁₆
0020 ₁₆	DMA0ソ - スポインタ	SAR0	XX ₁₆
0021 ₁₆			XX ₁₆
0022 ₁₆			XX ₁₆
0023 ₁₆			
0024 ₁₆	DMA0ディスティネ - ションポインタ	DAR0	XX ₁₆
0025 ₁₆			XX ₁₆
0026 ₁₆			XX ₁₆
0027 ₁₆			
0028 ₁₆	DMA0転送カウンタ	TCR0	XX ₁₆
0029 ₁₆			XX ₁₆
002A ₁₆			
002B ₁₆			
002C ₁₆	DMA0制御レジスタ	DM0CON	00000X00 ₂
002D ₁₆			
002E ₁₆			
002F ₁₆			
0030 ₁₆	DMA1ソ - スポインタ	SAR1	XX ₁₆
0031 ₁₆			XX ₁₆
0032 ₁₆			XX ₁₆
0033 ₁₆			
0034 ₁₆	DMA1ディスティネ - ションポインタ	DAR1	XX ₁₆
0035 ₁₆			XX ₁₆
0036 ₁₆			XX ₁₆
0037 ₁₆			
0038 ₁₆	DMA1転送カウンタ	TCR1	XX ₁₆
0039 ₁₆			XX ₁₆
003A ₁₆			
003B ₁₆			
003C ₁₆	DMA1制御レジスタ	DM1CON	00000X00 ₂
003D ₁₆			
003E ₁₆			
003F ₁₆			

注1. 空欄はすべて予約領域です。使用できません。

注2. CM20、CM21、CM27ビットは発振停止検出リセット時は変化しません。

注3. ソフトウェアリセット、ウォッチドッグタイマリセット、発振停止検出リセット時は変化しません。

X: 不定です。

表4.2. SFR一覧(2)^(注1)

番地	レジスタ	シンボル	リセット後の値
0040 ₁₆			
0041 ₁₆			
0042 ₁₆			
0043 ₁₆			
0044 ₁₆	INT3割り込み制御レジスタ	INT3IC	XX00X0002
0045 ₁₆	IC/OC0割り込み制御レジスタ	ICOC0IC	XXXXX0002
0046 ₁₆	IC/OC1割り込み制御レジスタ、I ² C-BUSインタフェース割り込み制御レジスタ	ICOC1IC,IICIC	XXXXX0002
0047 ₁₆	IC/OCベースタイマ割り込み制御レジスタ、SCLSDA割り込み制御レジスタ	BTIC,SCLDAIC	XXXXX0002
0048 ₁₆	SI/O4割り込み制御レジスタ、INT5割り込み制御レジスタ	S4IC、INT5IC	XX00X0002
0049 ₁₆	SI/O3割り込み制御レジスタ、INT4割り込み制御レジスタ	S3IC、INT4IC	XX00X0002
004A ₁₆	UART2バス衝突検出割り込み制御レジスタ	BCNIC	XXXXX0002
004B ₁₆	DMA0割り込み制御レジスタ	DM0IC	XXXXX0002
004C ₁₆	DMA1割り込み制御レジスタ	DM1IC	XXXXX0002
004D ₁₆	キ - 入力割り込み制御レジスタ	KUPIC	XXXXX0002
004E ₁₆	A/D変換割り込み制御レジスタ	ADIC	XXXXX0002
004F ₁₆	UART2送信割り込み制御レジスタ	S2TIC	XXXXX0002
0050 ₁₆	UART2受信割り込み制御レジスタ	S2RIC	XXXXX0002
0051 ₁₆	UART0送信割り込み制御レジスタ	S0TIC	XXXXX0002
0052 ₁₆	UART0受信割り込み制御レジスタ	S0RIC	XXXXX0002
0053 ₁₆	UART1送信割り込み制御レジスタ	S1TIC	XXXXX0002
0054 ₁₆	UART1受信割り込み制御レジスタ	S1RIC	XXXXX0002
0055 ₁₆	タイマA0割り込み制御レジスタ	TA0IC	XXXXX0002
0056 ₁₆	タイマA1割り込み制御レジスタ	TA1IC	XXXXX0002
0057 ₁₆	タイマA2割り込み制御レジスタ	TA2IC	XXXXX0002
0058 ₁₆	タイマA3割り込み制御レジスタ	TA3IC	XXXXX0002
0059 ₁₆	タイマA4割り込み制御レジスタ	TA4IC	XXXXX0002
005A ₁₆	タイマB0割り込み制御レジスタ	TB0IC	XXXXX0002
005B ₁₆	タイマB1割り込み制御レジスタ	TB1IC	XXXXX0002
005C ₁₆	タイマB2割り込み制御レジスタ	TB2IC	XXXXX0002
005D ₁₆	INT0割り込み制御レジスタ	INT0IC	XX00X0002
005E ₁₆	INT1割り込み制御レジスタ	INT1IC	XX00X0002
005F ₁₆	INT2割り込み制御レジスタ	INT2IC	XX00X0002
0060 ₁₆			
0061 ₁₆			
0062 ₁₆			
0063 ₁₆			
0064 ₁₆			
0065 ₁₆			
0066 ₁₆			
0067 ₁₆			
0068 ₁₆			
0069 ₁₆			
006A ₁₆			
006B ₁₆			
006C ₁₆			
006D ₁₆			
006E ₁₆			
006F ₁₆			
0070 ₁₆			
0071 ₁₆			
0072 ₁₆			
0073 ₁₆			
0074 ₁₆			
0075 ₁₆			
0076 ₁₆			
0077 ₁₆			
0078 ₁₆			
0079 ₁₆			
007A ₁₆			
007B ₁₆			
007C ₁₆			
007D ₁₆			
007E ₁₆			
007F ₁₆			

注1. 空欄はすべて予約領域です。使用できません。

X: 不定です。

表4.3. SFR一覧(3)^(注1)

番地	レジスタ	シンボル	リセット後の値
01B0 ₁₆			
01B1 ₁₆			
01B2 ₁₆			
01B3 ₁₆	フラッシュメモリ制御レジスタ4(注2)	FMR4	01000002
01B4 ₁₆			
01B5 ₁₆	フラッシュメモリ制御レジスタ1(注2)	FMR1	000XX0X2
01B6 ₁₆			
01B7 ₁₆	フラッシュメモリ制御レジスタ0 (注2)	FMR0	00000012
01B8 ₁₆			
01B9 ₁₆			
0210 ₁₆	低消費電力制御レジスタ0	LPCC0	X00000012
0211 ₁₆			
0212 ₁₆			
0213 ₁₆			
0214 ₁₆			
0215 ₁₆			
0216 ₁₆			
0217 ₁₆			
0218 ₁₆			
0219 ₁₆			
0250 ₁₆			
0251 ₁₆			
0252 ₁₆			
0253 ₁₆			
0254 ₁₆			
0255 ₁₆			
0256 ₁₆			
0257 ₁₆			
0258 ₁₆			
0259 ₁₆			
025A ₁₆			
025B ₁₆			
025C ₁₆	オンチップオシレータ制御レジスタ	ROCR	X00001012
025D ₁₆	端子割り当て制御レジスタ	PACR	0016
025E ₁₆	周辺クロック選択レジスタ	PCLKR	000000112
025F ₁₆	低消費電力制御レジスタ1	LPCC1	0016
02E0 ₁₆	I ² C0データシフトレジスタ	S00	XX16
02E1 ₁₆			
02E2 ₁₆	I ² C0アドレスレジスタ	S0D0	0016
02E3 ₁₆	I ² C0コントロールレジスタ0	S1D0	0016
02E4 ₁₆	I ² C0クロックコントロールレジスタ	S20	0016
02E5 ₁₆	I ² C0スタート/ストップコンディション制御レジスタ	S2D0	000110102
02E6 ₁₆	I ² C0コントロールレジスタ1	S3D0	001100002
02E7 ₁₆	I ² C0コントロールレジスタ2	S4D0	0016
02E8 ₁₆	I ² C0ステータスレジスタ	S10	0001000X2
02E9 ₁₆			
02EA ₁₆			
02FE ₁₆			
02FF ₁₆			

注1. 空欄はすべて予約領域です。使用できません。

注2. このレジスタはフラッシュメモリ版にあります。

X: 不定です。

表4.4. SFR一覧(4)^(注1)

番地	レジスタ	シンボル	リセット後の値
0300 ₁₆ 0301 ₁₆	時間計測、波形生成レジスタ0	G1TM0,G1PO0	XX ₁₆ XX ₁₆
0302 ₁₆ 0303 ₁₆	時間計測、波形生成レジスタ1	G1TM1,G1PO1	XX ₁₆ XX ₁₆
0304 ₁₆ 0305 ₁₆	時間計測、波形生成レジスタ2	G1TM2,G1PO2	XX ₁₆ XX ₁₆
0306 ₁₆ 0307 ₁₆	時間計測、波形生成レジスタ3	G1TM3,G1PO3	XX ₁₆ XX ₁₆
0308 ₁₆ 0309 ₁₆	時間計測、波形生成レジスタ4	G1TM4,G1PO4	XX ₁₆ XX ₁₆
030A ₁₆ 030B ₁₆	時間計測、波形生成レジスタ5	G1TM5,G1PO5	XX ₁₆ XX ₁₆
030C ₁₆ 030D ₁₆	時間計測、波形生成レジスタ6	G1TM6,G1PO6	XX ₁₆ XX ₁₆
030E ₁₆ 030F ₁₆	時間計測、波形生成レジスタ7	G1TM7,G1PO7	XX ₁₆ XX ₁₆
0310 ₁₆	波形生成制御レジスタ0	G1POCR0	0X00XX00 ₂
0311 ₁₆	波形生成制御レジスタ1	G1POCR1	0X00XX00 ₂
0312 ₁₆	波形生成制御レジスタ2	G1POCR2	0X00XX00 ₂
0313 ₁₆	波形生成制御レジスタ3	G1POCR3	0X00XX00 ₂
0314 ₁₆	波形生成制御レジスタ4	G1POCR4	0X00XX00 ₂
0315 ₁₆	波形生成制御レジスタ5	G1POCR5	0X00XX00 ₂
0316 ₁₆	波形生成制御レジスタ6	G1POCR6	0X00XX00 ₂
0317 ₁₆	波形生成制御レジスタ7	G1POCR7	0X00XX00 ₂
0318 ₁₆	時間計測制御レジスタ0	G1TMCR0	00 ₁₆
0319 ₁₆	時間計測制御レジスタ1	G1TMCR1	00 ₁₆
031A ₁₆	時間計測制御レジスタ2	G1TMCR2	00 ₁₆
031B ₁₆	時間計測制御レジスタ3	G1TMCR3	00 ₁₆
031C ₁₆	時間計測制御レジスタ4	G1TMCR4	00 ₁₆
031D ₁₆	時間計測制御レジスタ5	G1TMCR5	00 ₁₆
031E ₁₆	時間計測制御レジスタ6	G1TMCR6	00 ₁₆
031F ₁₆	時間計測制御レジスタ7	G1TMCR7	00 ₁₆
0320 ₁₆ 0321 ₁₆	ベースタイマレジスタ	G1BT	XX ₁₆ XX ₁₆
0322 ₁₆	ベースタイマ制御レジスタ0	G1BCR0	00 ₁₆
0323 ₁₆	ベースタイマ制御レジスタ1	G1BCR1	00 ₁₆
0324 ₁₆	時間計測プリスケアラレジスタ6	G1TPR6	00 ₁₆
0325 ₁₆	時間計測プリスケアラレジスタ7	G1TPR7	00 ₁₆
0326 ₁₆	機能許可レジスタ	G1FE	00 ₁₆
0327 ₁₆	機能選択レジスタ	G1FS	00 ₁₆
0328 ₁₆ 0329 ₁₆	ベースタイマリセットレジスタ	G1BTRR	XX ₁₆ XX ₁₆
032A ₁₆ 032B ₁₆ 032C ₁₆ 032D ₁₆ 032E ₁₆ 032F ₁₆	カウントソース分周レジスタ	G1DV	00 ₁₆
0330 ₁₆	割り込み要求レジスタ	G1IR	XX ₁₆
0331 ₁₆	割り込み許可レジスタ0	G1IE0	00 ₁₆
0332 ₁₆	割り込み許可レジスタ1	G1IE1	00 ₁₆
0333 ₁₆ 0334 ₁₆ 0335 ₁₆ 0336 ₁₆ 0337 ₁₆ 0338 ₁₆ 0339 ₁₆ 033A ₁₆ 033B ₁₆ 033C ₁₆ 033D ₁₆			
033E ₁₆	NMIデジタルデバウンスレジスタ	NDDR	FF ₁₆
033F ₁₆	ポートP17デジタルデバウンスレジスタ	P17DDR	FF ₁₆

注1. 空欄はすべて予約領域です。使用できません。

X：不定です。

表4.5. SFR一覧(5)(注1)

番地	レジスタ	シンボル	リセット後の値
0340 ₁₆			
0341 ₁₆			
0342 ₁₆	タイマA1-1レジスタ	TA11	XX ₁₆
0343 ₁₆			XX ₁₆
0344 ₁₆	タイマA2-1レジスタ	TA21	XX ₁₆
0345 ₁₆			XX ₁₆
0346 ₁₆	タイマA4-1レジスタ	TA41	XX ₁₆
0347 ₁₆			XX ₁₆
0348 ₁₆	三相PWM制御レジスタ0	INVC0	00 ₁₆
0349 ₁₆	三相PWM制御レジスタ1	INVC1	00 ₁₆
034A ₁₆	三相出力バッファレジスタ0	IDB0	00111111 ₂
034B ₁₆	三相出力バッファレジスタ1	IDB1	00111111 ₂
034C ₁₆	短絡防止タイマ	DTT	XX ₁₆
034D ₁₆	タイマB2割り込み発生頻度設定カウンタ	ICTB2	XX ₁₆
034E ₁₆	位置データ保持機能制御レジスタ	PDRF	XXXX0000 ₂
034F ₁₆			
0350 ₁₆			
0351 ₁₆			
0352 ₁₆			
0353 ₁₆			
0354 ₁₆			
0355 ₁₆			
0356 ₁₆			
0357 ₁₆			
0358 ₁₆			
0359 ₁₆			
035A ₁₆			
035B ₁₆			
035C ₁₆			
035D ₁₆			
035E ₁₆	割り込み要因選択レジスタ2	IFSR2A	00XXXXX0 ₂ (注2)
035F ₁₆	割り込み要因選択レジスタ	IFSR	00 ₁₆
0360 ₁₆	SI/O3送受信レジスタ	S3TRR	XX ₁₆
0361 ₁₆			
0362 ₁₆	SI/O3制御レジスタ	S3C	01000000 ₂
0363 ₁₆	SI/O3転送速度レジスタ	S3BRG	XX ₁₆
0364 ₁₆	SI/O4送受信レジスタ	S4TRR	XX ₁₆
0365 ₁₆			
0366 ₁₆	SI/O4制御レジスタ	S4C	01000000 ₂
0367 ₁₆	SI/O4転送速度レジスタ	S4BRG	XX ₁₆
0368 ₁₆			
0369 ₁₆			
036A ₁₆			
036B ₁₆			
036C ₁₆			
036D ₁₆			
036E ₁₆			
036F ₁₆			
0370 ₁₆			
0371 ₁₆			
0372 ₁₆			
0373 ₁₆			
0374 ₁₆	UART2特殊モードレジスタ4	U2SMR4	00 ₁₆
0375 ₁₆	UART2特殊モードレジスタ3	U2SMR3	000X0X0X ₂
0376 ₁₆	UART2特殊モードレジスタ2	U2SMR2	X0000000 ₂
0377 ₁₆	UART2特殊モードレジスタ	U2SMR	X0000000 ₂
0378 ₁₆	UART2送受信モードレジスタ	U2MR	00 ₁₆
0379 ₁₆	UART2転送速度レジスタ	U2BRG	XX ₁₆
037A ₁₆	UART2送信バッファレジスタ	U2TB	XX ₁₆
037B ₁₆			XX ₁₆
037C ₁₆	UART2送受信制御レジスタ0	U2C0	00001000 ₂
037D ₁₆	UART2送受信制御レジスタ1	U2C1	00000010 ₂
037E ₁₆	UART2受信バッファレジスタ	U2RB	XX ₁₆
037F ₁₆			XX ₁₆

注1. 空欄はすべて予約領域です。使用できません。

注2. リセット後すぐに、ビット0に“1”を書き込んでください。

X: 不定です。

表4.6. SFR一覧(6)^(注1)

番地	レジスタ	シンボル	リセット後の値
0380 ₁₆	カウント開始フラグ	TABSR	0016
0381 ₁₆	時計用プリスケアラリセットフラグ	CPSRF	0XXXXXXXX2
0382 ₁₆	ワンショット開始フラグ	ONSF	0016
0383 ₁₆	トリガ選択レジスタ	TRGSR	0016
0384 ₁₆	アップダウンフラグ	UDF	0016
0385 ₁₆			
0386 ₁₆	タイマA0レジスタ	TA0	XX16
0387 ₁₆			XX16
0388 ₁₆	タイマA1レジスタ	TA1	XX16
0389 ₁₆			XX16
038A ₁₆	タイマA2レジスタ	TA2	XX16
038B ₁₆			XX16
038C ₁₆	タイマA3レジスタ	TA3	XX16
038D ₁₆			XX16
038E ₁₆	タイマA4レジスタ	TA4	XX16
038F ₁₆			XX16
0390 ₁₆	タイマB0レジスタ	TB0	XX16
0391 ₁₆			XX16
0392 ₁₆	タイマB1レジスタ	TB1	XX16
0393 ₁₆			XX16
0394 ₁₆	タイマB2レジスタ	TB2	XX16
0395 ₁₆			XX16
0396 ₁₆	タイマA0モ - ドレジスタ	TA0MR	0016
0397 ₁₆	タイマA1モ - ドレジスタ	TA1MR	0016
0398 ₁₆	タイマA2モ - ドレジスタ	TA2MR	0016
0399 ₁₆	タイマA3モ - ドレジスタ	TA3MR	0016
039A ₁₆	タイマA4モ - ドレジスタ	TA4MR	0016
039B ₁₆	タイマB0モ - ドレジスタ	TB0MR	00XX00002
039C ₁₆	タイマB1モ - ドレジスタ	TB1MR	00XX00002
039D ₁₆	タイマB2モ - ドレジスタ	TB2MR	00XX00002
039E ₁₆	タイマB2特殊モ - ドレジスタ	TB2SC	X00000002
039F ₁₆			
03A0 ₁₆	UART0送受信モ - ドレジスタ	U0MR	0016
03A1 ₁₆	UART0転送速度レジスタ	U0BRG	XX16
03A2 ₁₆	UART0送信バッファレジスタ	U0TB	XX16
03A3 ₁₆			XX16
03A4 ₁₆	UART0送受信制御レジスタ0	U0C0	000010002
03A5 ₁₆	UART0送受信制御レジスタ1	U0C1	000000102
03A6 ₁₆	UART0受信バッファレジスタ	U0RB	XX16
03A7 ₁₆			XX16
03A8 ₁₆	UART1送受信モ - ドレジスタ	U1MR	0016
03A9 ₁₆	UART1転送速度レジスタ	U1BRG	XX16
03AA ₁₆	UART1送信バッファレジスタ	U1TB	XX16
03AB ₁₆			XX16
03AC ₁₆	UART1送受信制御レジスタ0	U1C0	000010002
03AD ₁₆	UART1送受信制御レジスタ1	U1C1	000000102
03AE ₁₆	UART1受信バッファレジスタ	U1RB	XX16
03AF ₁₆			XX16
03B0 ₁₆	UART送受信制御レジスタ2	UCON	X00000002
03B1 ₁₆			
03B2 ₁₆			
03B3 ₁₆			
03B4 ₁₆			
03B5 ₁₆			
03B6 ₁₆			
03B7 ₁₆			
03B8 ₁₆	DMA0要因選択レジスタ	DM0SL	0016
03B9 ₁₆			
03BA ₁₆	DMA1要因選択レジスタ	DM1SL	0016
03BB ₁₆			
03BC ₁₆			
03BD ₁₆			
03BE ₁₆			
03BF ₁₆			

注1. 空欄はすべて予約領域です。使用できません。

X: 不定です。



表4.7. SFR一覧(7)^(注1)


番地	レジスタ	シンボル	リセット後の値
03C0 ₁₆ 03C1 ₁₆	A/Dレジスタ0	AD0	XX16 XX16
03C2 ₁₆ 03C3 ₁₆	A/Dレジスタ1	AD1	XX16 XX16
03C4 ₁₆ 03C5 ₁₆	A/Dレジスタ2	AD2	XX16 XX16
03C6 ₁₆ 03C7 ₁₆	A/Dレジスタ3	AD3	XX16 XX16
03C8 ₁₆ 03C9 ₁₆	A/Dレジスタ4	AD4	XX16 XX16
03CA ₁₆ 03CB ₁₆	A/Dレジスタ5	AD5	XX16 XX16
03CC ₁₆ 03CD ₁₆	A/Dレジスタ6	AD6	XX16 XX16
03CE ₁₆ 03CF ₁₆	A/Dレジスタ7	AD7	XX16 XX16
03D0 ₁₆ 03D1 ₁₆			
03D2 ₁₆	A/Dトリガ制御レジスタ	ADTRGCON	0016
03D3 ₁₆	A/Dステータスレジスタ0	ADSTAT0	0000X002
03D4 ₁₆ 03D5 ₁₆	A/D制御レジスタ2	ADCON2	0016
03D6 ₁₆	A/D制御レジスタ0	ADCON0	0000XXX2
03D7 ₁₆ 03D8 ₁₆	A/D制御レジスタ1	ADCON1	0016
03D9 ₁₆ 03DA ₁₆			
03DB ₁₆ 03DC ₁₆			
03DD ₁₆ 03DE ₁₆			
03DF ₁₆			
03E0 ₁₆	ポートP0レジスタ	P0	XX16
03E1 ₁₆	ポートP1レジスタ	P1	XX16
03E2 ₁₆	ポートP0方向レジスタ	PD0	0016
03E3 ₁₆	ポートP1方向レジスタ	PD1	0016
03E4 ₁₆	ポートP2レジスタ	P2	XX16
03E5 ₁₆	ポートP3レジスタ	P3	XX16
03E6 ₁₆	ポートP2方向レジスタ	PD2	0016
03E7 ₁₆ 03E8 ₁₆	ポートP3方向レジスタ	PD3	0016
03E9 ₁₆ 03EA ₁₆			
03EB ₁₆			
03EC ₁₆	ポートP6レジスタ	P6	XX16
03ED ₁₆	ポートP7レジスタ	P7	XX16
03EE ₁₆	ポートP6方向レジスタ	PD6	0016
03EF ₁₆	ポートP7方向レジスタ	PD7	0016
03F0 ₁₆	ポートP8レジスタ	P8	XX16
03F1 ₁₆	ポートP9レジスタ	P9	XX16
03F2 ₁₆	ポートP8方向レジスタ	PD8	0016
03F3 ₁₆	ポートP9方向レジスタ	PD9	00X00002
03F4 ₁₆ 03F5 ₁₆	ポートP10レジスタ	P10	XX16
03F6 ₁₆	ポートP10方向レジスタ	PD10	0016
03F7 ₁₆ 03F8 ₁₆			
03F9 ₁₆ 03FA ₁₆			
03FB ₁₆			
03FC ₁₆	プルアップ制御レジスタ0	PUR0	0016
03FD ₁₆	プルアップ制御レジスタ1	PUR1	0016
03FE ₁₆	プルアップ制御レジスタ2	PUR2	0016
03FF ₁₆	ポート制御レジスタ	PCR	0016

注1. 空欄はすべて予約領域です。使用できません。

X：不定です。

付録1. 外形寸法図





改訂記録	M16C/28 グループ(M16C/28、M16C/28B) ショートシート
------	--

Rev.	発行日	改訂内容	
		ページ	ポイント
0.50	06/09/15	-	初版発行

安全設計に関するお願い

1. 弊社は品質、信頼性の向上に努めておりますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

本資料ご利用に際しての留意事項

1. 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
2. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
3. 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ(<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
4. 本資料に記載した情報は、正確を期すため、慎重に制作したものです。万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
5. 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任を負いません。
6. 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
7. 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
8. 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。



営業お問合せ窓口
株式会社ルネサス販売

<http://www.renesas.com>

本		社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
京		社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	浜	支	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
東	東	支	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	北	支	〒970-8026	いわき市平小太郎町4-9 (平小太郎ビル)	(0246) 22-3222
茨	わ	支	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	城	支	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	潟	支	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	本	支	〒460-0008	名古屋市中区栄4-2-29 (名古屋広小路ブレイス)	(052) 249-3330
関	部	支	〒541-0044	大阪府中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	西	支	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
広	陸	支	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
島	島	支	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
鳥	取	支	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695
九	州	支			

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口：コンタクトセンタ E-Mail: csc@renesas.com