

致尊敬的顾客

关于产品目录等资料中的旧公司名称

NEC电子公司与株式会社瑞萨科技于2010年4月1日进行业务整合（合并），整合后的新公司暨“瑞萨电子公司”继承两家公司的所有业务。因此，本资料中虽还保留有旧公司名称等标识，但是并不妨碍本资料的有效性，敬请谅解。

瑞萨电子公司网址：<http://www.renesas.com>

2010年4月1日
瑞萨电子公司

【发行】瑞萨电子公司（<http://www.renesas.com>）

【业务咨询】<http://www.renesas.com/inquiry>

Notice

1. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.
2. Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights of third parties by or arising from the use of Renesas Electronics products or technical information described in this document. No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights of Renesas Electronics or others.
3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.
4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information.
5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations.
6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein.
7. Renesas Electronics products are classified according to the following three quality grades: "Standard", "High Quality", and "Specific". The recommended applications for each Renesas Electronics product depends on the product's quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as "Specific" without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as "Specific" or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is "Standard" unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc.
 - "Standard": Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.
 - "High Quality": Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-crime systems; safety equipment; and medical equipment not specifically designed for life support.
 - "Specific": Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.
8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges.
9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics.
12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries.

(Note 1) "Renesas Electronics" as used in this document means Renesas Electronics Corporation and also includes its majority-owned subsidiaries.

(Note 2) "Renesas Electronics product(s)" means any product developed or manufactured by or for Renesas Electronics.

概要

7544 群是采用了 740 族内核技术的 8 位单片机。
内置串行接口、8 位定时器、16 位定时器、A/D 转换器，最适于家电、OA 设备。

特点

- 基本机器指令 71
- 指令执行时间 0.25μs
(在最短指令、振荡频率 8MHz、倍速模式时)
- 存储容量 ROM 8K 字节
- RAM 256 字节
- 可编程输入/输出端口 25 个
- 中断 12 个源、12 个向量
- 定时器 8 位 × 2
..... 16 位 × 1
- 串行接口 8 位 × 1
(UART 或者时钟同步)
- A/D 转换器 8 位分辨率 × 6 个通道
- 时钟发生电路 内置
(也能通过内部振荡器实现低功耗)
(外接陶瓷谐振器或者晶体谐振器、能进行 RC 振荡)
- 监视定时器 16 位 × 1
- 电源电压
XIN 振荡频率 (在陶瓷/晶体振荡、倍速模式时)
 - 8MHz 时 4.5 ~ 5.5V
 - 4MHz 时 4.0 ~ 5.5V
 - 2MHz 时 2.4 ~ 5.5V
 - 1MHz 时 2.2 ~ 5.5VXIN 振荡频率 (在陶瓷/晶体振荡、倍速模式时)
 - 8MHz 时 4.0 ~ 5.5V
 - 4MHz 时 2.4 ~ 5.5V
 - 2MHz 时 2.2 ~ 5.5V
(RC 振荡)
 - 4MHz 时 4.0 ~ 5.5V
 - 2MHz 时 2.4 ~ 5.5V
 - 1MHz 时 2.2 ~ 5.5VXIN 振荡频率 (在内部振荡器振荡时) 1.8 ~ 5.5V
- 功耗 22.5mW (标准)
- 工作环境温度 -20 ~ 85°C

应用

家电、民用设备、OA 设备、FA 设备等。




图 1 管脚连接图 (PRDP0032BA-A 封装型)




图 2 管脚连接图 (PLQP0032GB-A 封装型)

表 1 性能概要

项 目		性 能	
基本指令数		71	
指令执行时间		0.25μs (最小指令、振荡频率 8MHz: 倍速模式时)	
振荡频率		8MHz (最大)	
存储容量	ROM	8K 字节	
	RAM	256 字节	
输入/输出端口	P0、P1、P2、P3	8 位×1、6 位×2、5 位×1	
中断		12 个源、12 个向量	
定时器		8 位×2、16 位×1	
串行接口		8 位×1 (UART 或者时钟同步)	
A/D 转换器		8 位分辨率×6 个通道	
监视定时器		16 位×1	
时钟发生电路		内置 (可外接陶瓷谐振器或者晶体谐振器, 可 RC 振荡) (可通过内部振荡器实现低消耗电流)	
电源电压 (陶瓷振荡时)	高、中速模式	8MHz 运行时	4.0~5.5V
		4MHz 运行时	2.4~5.5V
		2MHz 运行时	2.2~5.5V
	倍速模式	8MHz 运行时	4.5~5.5V
		4MHz 运行时	4.0~5.5V
		2MHz 运行时	2.4~5.5V
		1MHz 运行时	2.2~5.5V
电源电压 (RC 振荡时)	高、中速模式	4MHz 运行时	4.5~5.5V
		2MHz 运行时	2.4~5.5V
		1MHz 运行时	2.2~5.5V
电源电压 (内部振荡时)		1.8~5.5V	
功耗		22.5mW (标准)	
工作环境温度		-20~85°C	
元件结构		CMOS 硅栅	
封装		32 管脚塑模 SDIP/LQFP	




图 3 功能框图 (PRDP0032BA-A 封装型)




图 4 功能框图 (PLQP0032GB-A 封装型)

管脚的功能说明

表 2 管脚的功能说明

管脚名	名称	功能	端口以外的功能
Vcc,Vss	电源输入	给Vcc外加1.8~5.5V, 给Vss外加0V。	
VREF	基准电压输入	A/D转换器的基准电压输入管脚。	
CNVss	CNVss	控制芯片运行模式的管脚, 总是与Vss连接。	
<u>RESET</u>	复位输入	低电平有效的复位输入管脚。	
XIN	时钟输入	内部时钟发生电路的输入/输出管脚, 在XIN和XOUT之间, 连接陶瓷谐振器或者晶体谐振器。RC振荡时, 将XIN和XOUT短路, 连接电容和电阻。	
XOUT	时钟输出	在使用外部时钟时, 将时钟振荡源连接到XIN管脚, XOUT管脚为开路。 在用内部振荡器供给主时钟时, 将XIN管脚连接到Vcc, XOUT管脚为开路。	
P00/CNTR1 P01 P02 P03/TXOUT P04~P07	输入/输出端口P0	8位输入/输出端口。能通过程序, 以位单位进行输入/输出的指定。输入电平为CMOS输入电平, 输出形式为CMOS三态, 能进行用于驱动LED的大电流输出。 能通过程序, 选择使用/不使用内部上拉电阻。	键输入(键唤醒中断输入)管脚 定时器X、定时器A的功能管脚
P10/RxD P11/TxD <u>P12/SCLK</u> <u>P13/SDRDY</u> P14/CNTR0	输入/输出端口P1	5位输入/输出端口。能通过程序, 以位单位进行输入/输出的指定。输入电平为CMOS输入电平, 输出形式为CMOS三态。 P10、P12能进行CMOS/TTL电平切换。	串行I/O功能管脚 定时器X的功能管脚
P20/AN0~P25/AN5	输入/输出端口P2	具有和P0几乎相同功能的6位输入/输出端口。输入电平为CMOS输入电平, 输出形式为CMOS三态。	A/D转换器的输入管脚
P30~P33	输入/输出端口P3	6位输入/输出端口。能通过程序, 以位单位进行输入/输出的指定。输入电平为CMOS输入电平(P34、P37能进行CMOS/TTL电平切换), 输出形式为CMOS三态, 能进行用于驱动LED的大电流输出。 能通过程序, 选择使用/不使用内部上拉电阻。	中断输入管脚
P34/INT1 P37/INT0			

群展开

7544 群 (QzROM 版) 按下面的计划展开。

存储器种类

QzROM 版的支持。

存储容量

ROM容量.....	8K字节
RAM容量.....	256字节

封装

PRDP0032BA-A.....	32管脚塑封SDIP
PLQP0032GB-A.....	0.8mm节距32管脚塑封LQFP




图 5 ROM 和 RAM 展开计划

现在正在开发的产品如下所示：

表3 支持产品一览表

产品型名	ROM容量（字节） () 内是用户ROM容量	RAM容量 (字节)	封装	备注
M37544G2A-XXXSP	8192 (8062)	256	PRDP0032BA-A	QzROM版
M37544G2A-XXXGP			PLQP0032GB-A	QzROM版
M37544G2ASP			PRDP0032BA-A	QzROM版 (空白产品)
M37544G2AGP			PLQP0032GB-A	QzROM版 (空白产品)

功能块运行说明

中央运算处理器 (CPU)

7544群具有和740族共同的CPU。关于各指令的运行,请参照740族寻址方式和机器指令一览表、或者740族软件手册。

关于依存产品种类的指令如下:

1. 没有FST、SLW指令。
2. 能使用MUL、DIV指令。
3. 能使用WIT指令。
4. 能使用STP指令(在CPU根据内部振荡器运行期间,不能使用)。

中央运算处理器 (CPU) 有6个寄存器。CPU的寄存器结构如图6所示。

【累加器】(A)

累加器是8位寄存器。以此寄存器为中心执行运算、传送等数据处理。

【变址寄存器X】(X)

变址寄存器X是8位寄存器。在变址寻址方式,使用此寄存器进行寻址。

【变址寄存器Y】(Y)

变址寄存器Y是8位寄存器。在变址寻址方式,使用此寄存器进行寻址。

【堆栈指针】(S)

堆栈指针是8位寄存器。在调用子程序或者中断时,此寄存器指向保存寄存器的存储位置(堆栈)的起始地址。

用此寄存器指定堆栈的低8位地址。高8位地址由堆栈页选择位的内容决定,此位是“0”时,高8位为“0016”,此位是“1”时,高8位为“0116”。

堆栈的保存和恢复运行如图7所示。对这里所示以外的必要的寄存器,必须用程序保存(请参照表3)。

【程序计数器】(PC)

程序计数器是由PC_H和PC_L构成的16位计数器。PC_H和PC_L都是8位结构。程序计数器指定下一个要执行的程序存储地址。




图6 740族的CPU结构




图 7 堆栈的保存和恢复运行

表4 累加器和处理器状态寄存器的保存指令以及恢复指令

	保存到堆栈的指令	从堆栈恢复的指令
累加器	PHA	PLA
处理器状态寄存器	PHP	PLP

【处理器状态寄存器】 (PS)

处理器状态寄存器是8位寄存器，由保持刚进行运算后的状态的5个标志和决定MCU运行的3个标志构成。

C、Z、V以及N标志能用于转移指令的检测，在10进制模式时，Z、V以及N标志无效。

- 位0：进位标志 (C)

保持来自运算处理后的算术逻辑运算器的进位或者借位。执行移位指令或者循环指令也改变此标志。

- 位1：零标志 (Z)

在运算处理或者数据传送的结果为“0”时，此标志被置位；结果不为“0”时，此标志被清除。

- 位2：中断禁止标志 (I)

用于禁止除了BRK指令以外的所有中断的标志。此标志为“1”时，为中断禁止状态。

- 位3：10进制运算标志 (D)

决定用2进制还是用10进制进行加减运算的标志。此标志为“1”时，把1字节作为2位的10进制数进行运算。自动进行10进制调整，但是，只有ADC指令和SBC指令能进行10进制运算。

- 位4：中断标志 (B)

用于识别是否用BRK指令中断的标志。用BRK指令中断时，标志内容自动置“1”，除此以外的中断将该位置“0”，然后保存到堆栈。

- 位5：X变址模式标志 (T)

此标志为“0”时，在累加器和存储器之间进行运算；此标志为“1”时，能不通过累加器，直接在存储器与存储器之间进行运算。

- 位6：溢出标志 (V)

在把1字节作为带符号的2进制数进行加减运算时，使用此标志。在加减运算结果超过+127 ~ -128时，此标志被置位。另外，在执行BIT指令的情况下，被BIT指令执行的存储器的位6存入此标志。

- 位7：负标志 (N)

在运算处理或者数据传送的结果为负时，此标志被置位。另外，在执行了BIT指令的情况下，被BIT指令执行的存储器的位7存入此标志。

表5 置位或者清除处理器状态寄存器各标志的指令

	C标志	Z标志	I标志	D标志	B标志	T标志	V标志	N标志
置位指令	SEC	—	SEI	SED	—	SET	—	—
清除指令	CLC	—	CLI	CLD	—	CLT	CLV	—

【CPU模式寄存器】CPUM

在CPU模式寄存器中分配了堆栈页选择位等，此寄存器被分配在地址003B₁₆。




图 8 CPU 模式寄存器的结构

CPU 模式寄存器的转换步骤

在复位解除后的程序开头，必须按以下步骤转换 CPU 模式寄存器（CPUM）：




图 9 CPU 模式寄存器的转换步骤

存储器

●SFR区

此区域在零页内，配置了输入/输出端口、定时器等控制寄存器。

●RAM

用于数据保存、子程序调用以及中断时的堆栈等。

●ROM

最前128字节和最后2字节是用于检查产品的保留区，除此以外是用户区。

●ROM 代码保护地址（地址 FFD416）

QzROM 版的保留 ROM 区的地址 FFD416 为 ROM 代码保护地址。如果选择了“串行编程器的保护位写”或者在已编程产品出货（本公司）时选择了“有保护”，“0016”就被写入该地址。如果将“0016”写入 ROM 代码保护地址，保护功能就有效，此后串行编程器不能对其读写。

在由串行编程器对 QzROM 空白产品进行 ROM 写操作时，通过选择“保护位写”来保护 ROM 代码。

对于 QzROM 已编程出货产品，在本公司进行编程时，将“0016”（有保护）或者“FF16”（无保护）写入 ROM 代码保护地址。

订货时可用 ROM 选项（在掩模转换实用程序中记为“掩模选项”）选择是写“0016”还是写“FF16”。

●中断向量区

复位和中断的向量地址保存区。

●零页

通过使用零页寻址方式，能用2字节存取的区域。

●专用页

通过使用专用页寻址方式，能用2字节存取的区域。

■注意事项

由于在复位时 RAM 的内容不定，因此在使用前，必须设定初始值。




图 10 存储器的分配图

0000 ₁₆	端口P0(P0)	0020 ₁₆	保留区
0001 ₁₆	端口P0方向寄存器(P0D)	0021 ₁₆	保留区
0002 ₁₆	端口P1(P1)	0022 ₁₆	保留区
0003 ₁₆	端口P1方向寄存器(P1D)	0023 ₁₆	保留区
0004 ₁₆	端口P2(P2)	0024 ₁₆	保留区
0005 ₁₆	端口P2方向寄存器(P2D)	0025 ₁₆	保留区
0006 ₁₆	端口P3(P3)	0026 ₁₆	保留区
0007 ₁₆	端口P3方向寄存器(P3D)	0027 ₁₆	保留区
0008 ₁₆	保留区	0028 ₁₆	预定标器1(PRE1)
0009 ₁₆	保留区	0029 ₁₆	定时器1(T1)
000A ₁₆	保留区	002A ₁₆	保留区
000B ₁₆	保留区	002B ₁₆	定时器X模式寄存器(TXM)
000C ₁₆	保留区	002C ₁₆	预定标器X(PREX)
000D ₁₆	保留区	002D ₁₆	定时器X(TX)
000E ₁₆	保留区	002E ₁₆	定时器计数源设定寄存器1(TCSS1)
000F ₁₆	保留区	002F ₁₆	定时器计数源设定寄存器2(TCSS2)
0010 ₁₆	保留区	0030 ₁₆	保留区
0011 ₁₆	保留区	0031 ₁₆	保留区
0012 ₁₆	保留区	0032 ₁₆	保留区
0013 ₁₆	保留区	0033 ₁₆	保留区
0014 ₁₆	保留区	0034 ₁₆	A/D控制寄存器(ADCON)
0015 ₁₆	保留区	0035 ₁₆	A/D寄存器(AD)
0016 ₁₆	上拉控制寄存器(PULL)	0036 ₁₆	保留区
0017 ₁₆	端口P1P3控制寄存器(P1P3C)	0037 ₁₆	保留区
0018 ₁₆	发送/接收缓冲寄存器(TB/RB)	0038 ₁₆	MISRG
0019 ₁₆	串行I/O状态寄存器(SIOSTS)	0039 ₁₆	监视定时器控制寄存器(WDTCON)
001A ₁₆	串行I/O控制寄存器(SIOCON)	003A ₁₆	中断边沿选择寄存器(INTEDGE)
001B ₁₆	UART控制寄存器(UARTCON)	003B ₁₆	CPU模式寄存器(CPUM)
001C ₁₆	波特率发生器(BRG)	003C ₁₆	中断请求寄存器1(IREQ1)
001D ₁₆	定时器A模式寄存器(TAM)	003D ₁₆	中断请求寄存器2(IREQ2)
001E ₁₆	定时器A(低位)(TAL)	003E ₁₆	中断控制寄存器1(ICON1)
001F ₁₆	定时器A(高位)(TAH)	003F ₁₆	中断控制寄存器2(ICON2)

注: 不能存取SFR的空区域的存储器。

图 11 SFR (专用功能寄存器) 存储器映像

输入/输出端口

【方向寄存器】PiD

输入/输出端口具有方向寄存器，能以位单位设定作为输入端口还是作为输出端口使用。如果将方向寄存器置“1”，该管脚就为输出端口；如果清“0”，就为输入端口。

从被设定成输出端口的管脚读取时，读到的不是管脚的值而是端口锁存器的内容。设定成输入端口的管脚为浮动状态，能读取管脚的值。对输入端口的管脚进行写时，数据虽然被写到端口锁存器，但是管脚仍为浮动状态。

【上拉控制】PULL

通过设定上拉控制寄存器（地址0016₁₆），端口P0、P3能由程序进行上拉控制。但是，被设定成输出端口的管脚从此控制分离，不进行上拉。

【端口P1P3控制】P1P3C

通过设定端口P1P3控制寄存器（地址0017₁₆），端口P10、P12、P34、P37能由程序选择CMOS输入电平或者TTL输入电平。




图12 上拉控制寄存器的结构




图13 端口 P1P3 控制寄存器的结构

表6 输入/输出端口功能一览表

管脚名	名称	输入/输出	输入/输出形式	除端口以外的功能	关联SFR	图标号
P00/CNTR1 P01 P02 P03/TXOUT P04~P07	端口P0	输入/输出位单位	CMOS输入电平 CMOS三态输出 (注)	键输入中断 定时器X功能输出 定时器A功能输入	上拉控制寄存器 定时器X模式寄存器 定时器A模式寄存器 中断边沿选择寄存器	(1) (2) (3)
P10/RxD P11/TxD P12/SCLK P13/ <u>SRDY</u>	端口P1			串行I/O功能输入/输出	串行I/O控制寄存器 端口P1P3控制寄存器	(4) (5) (6) (7)
P14/CNTR0				定时器X功能输入/输出	定时器X模式寄存器	(8)
P20/AN0~ P25/AN5	端口P2			A/D转换输入	A/D控制寄存器	(9)
P30~P33	端口P3				上拉控制寄存器	(10)
P34/INT1 P37/INT0				外部中断输入	中断边沿选择寄存器 上拉控制寄存器 端口P1P3控制寄存器	(11)

注: P10、P12、P34、P37 为 CMOS/TTL 输入电平。




图 14 端口框图 (1)




图 15 端口框图 (2)

●未使用管脚的处理方法

- 一般的管脚处理方法

输入/输出端口： 必须根据各自的处理方法选择输入端口或者输出端口。

输出端口： 必须开路。

输入端口： 在输入电平不稳定的情况下，因为穿透电流流入输入电路，尤其是在期待低消耗电流的状态下（在执行 STP、WIT 指令中），有可能增大电源电流，所以必须上拉或者下拉（可使用内部电阻）。在将具有输入/输出端口和输出功能的管脚作为输入端口处理未使用管脚时，设想到由于误动作等而作为输出端口运行的情况，推荐通过能确保 $I_{OH(avg)}$ 或者 $I_{OL(avg)}$ 的电阻处理管脚。

表 7 未使用管脚的处理方法

管脚名	处理方法 1(推荐)	处理方法 2	处理方法 3	处理方法 4
P00/CNTR1	输入/输出端口	在选择 CNTR1 功能时，必须进行输入端口的处理。	在选择 CNTR1 输出功能时，必须进行输出端口的处理。	在选择键输入功能时，必须进行输入端口的处理。
P01、P02		—	—	
P03/TXOUT		在选择 TXOUT 功能时，必须进行输出端口的处理。	—	
P04～P07		—	—	
P10/RxD		在选择 RxD 功能时，必须进行输入端口的处理。	—	
P11/TxD		在选择 TxD 功能时，必须进行输出端口的处理。	—	
P12/SCLK		在选择外部时钟输入时，必须进行输入端口的处理。	在选择内部时钟输出时，必须进行输出端口的处理。	
P13/SDRDY		在选择 SRDY 功能时，必须进行输出端口的处理。	—	
P14/CNTR0		在选择 CNTR0 输入功能时，必须进行输入端口的处理。	在选择 CNTR0 输出功能时，必须进行输出端口的处理。	
P20/AN0～P25/AN5		在选择 AN 功能时，必须进行输入端口的处理。	—	
P30～P33		—	—	
P34/INT1		在选择 INT1 功能时，必须进行输入端口的处理。	—	
P37/INT0		在选择 INT0 功能时，必须进行输入端口的处理。	—	—
VREF	连接 Vss	—	—	—

中断

中断是向量中断，能由5个外部源、6个内部源、1个软件源的12个源发生。

● 中断控制

除了BRK指令中断以外的各个中断具有中断请求位和中断允许位，并且受中断禁止标志的影响。在中断允许位和中断请求位为“1”，并且中断禁止标志为“0”时，接受中断。

中断请求位能通过程序清除，但是不能置位。中断允许位能通过程序置位和清除。

没有禁止复位中断和BRK指令中断的标志或者位。对于除此以外的中断，如果中断禁止标志被置位，就不能被接受。

在多个中断请求同时发生的情况下，接受高优先级的中断。

● 中断运行

如果接受中断，就

1. 自动保存程序计数器和处理器状态寄存器。
2. 置中断禁止标志，清除中断请求位。
3. 将中断转移地址存入程序计数器。

【中断边沿选择寄存器】INTEDGE

可通过中断边沿选择位分别选择外部中断INT0和INT1的有效边沿。

可通过键唤醒选择位选择P00管脚的键唤醒的允许/禁止。

■ 注意事项

在以下情况，中断请求位可能为“1”。

- 在设定外部中断（INT0、INT1、CNTR0、CNTR1）的有效边沿时，

对象寄存器：中断边沿选择寄存器（地址3A16）

定时器X模式寄存器（地址2B16）

定时器A模式寄存器（地址1D16）

当不需要发生与这些设定同步的中断时，必须按以下步骤设定：

- ① 将该中断允许位置“0”（禁止）。
- ② 设定中断边沿选择位（极性转换位）。
- ③ 在执行一条以上的指令后，将该中断请求位置“0”。
- ④ 将该中断允许位置“1”（允许）。

表8 中断向量地址和优先级

中断源	优先级	向量地址 (注1)		中断请求的发生条件	备注
		高位	低位		
复位 (注2)	1	FFFFD16	FFFC16	在复位时	非屏蔽
串行I/O接收	2	FFFFB16	FFFA16	在接收串行I/O数据时	
串行I/O发送	3	FFF916	FFF816	在串行I/O发送移位结束时, 或者在发送缓冲器空时	
INT0	4	FFF716	FFF616	在检测到INT0输入的上升沿或者下降沿时	外部中断 (极性可编程)
INT1	5	FFF516	FFF416	在检测到INT1输入的上升沿或者下降沿时	外部中断 (极性可编程)
键唤醒	6	FFF316	FFF216	在端口P0 (输入时) 的输入逻辑电平的逻辑与下降时	外部中断 (下降沿有效)
CNTR0	7	FFF116	FFF016	在检测到CNTR0输入的上升沿或者下降沿时	外部中断 (极性可编程)
CNTR1	8	FFEF16	FFEE16	在检测到CNTR1输入的上升沿或者下降沿时	外部中断 (极性可编程)
定时器X	9	FFED16	FFEC16	在定时器X下溢时	
保留区	—	FFEB16	FFEA16	不能使用。	
保留区	—	FFE916	FFE816	不能使用。	
定时器A	10	FFE716	FFE616	在定时器A下溢时	
保留区	—	FFE516	FFE416	不能使用。	
A/D转换	11	FFE316	FFE216	在A/D转换结束时	
定时器1	12	FFE116	FFE016	在定时器1下溢时	STP解除定时器下溢
保留区	—	FFDF16	FFDE16	不能使用。	
BRK指令	13	FFDD16	FFDC16	在执行BRK指令时	非屏蔽软件中断

注1. 向量地址指向中断转移地址的保存地址。

2. 复位作为具有最高优先级的中断被处理。




图 16 中断控制图




图 17 与中断相关的寄存器结构

键输入中断 (键唤醒)

如果给端口P0中任何一个被设定成输入的管脚外加“L”电平的电压,也就是说,如果输入电平的逻辑与从“1”变为“0”,就产生键输入中断请求。图18是使用键输入中断的一个例子,将端口P00~P03作为输入,构成“L”电平有效的键矩阵,通过按键产生中断。




图 18 使用键输入中断时的接线例子和端口 P0 的框图

定时器

定时器有3个：定时器1、定时器A以及定时器X。

如果定时器锁存器或者预定标器锁存器的内容为n，所有定时器和预定标器的分频比就为 $1/(n+1)$ 。

定时器采用减量计数方式，在计数器的内容变为“0”后的下一个计数脉冲发生下溢，把定时器锁存器的内容再次装入定时器。另外，如果定时器下溢，对应各定时器的中断请求位就被置“1”。

● 定时器1

定时器1是8位定时器，对预定标器1的输出进行计数，通过定时器1的下溢，将定时器1中断请求位置位。

预定标器1是8位预定标器，对由定时器1计数源选择位选择的信号进行计数。

给预定标器1和定时器1配置了用于保持各自再装入值的预定标器1锁存器和定时器1锁存器。在预定标器1下溢时，预定标器1锁存器的值被传送给预定标器1。在定时器1下溢时，定时器1锁存器的值被传送给定时器1。

如果给预定标器1 (PRE1) 写值，值就被同时写到预定标器1锁存器和预定标器1。如果给定时器1 (T1) 写值，值就被同时写到定时器1锁存器和定时器1。

如果读预定标器1 (PRE1) 或者定时器1 (T1)，就读取各自的计数值。

定时器1总是以定时器模式运行。

预定标器1对由定时器1计数源选择位选择的计数源进行计数，每当输入计数时钟时，将其内容减“1”。在预定标器1内容变为“0016”后的下一个计数时钟发生下溢，预定标器1锁存器的值被传送到预定标器1，继续计数。如果预定标器1的设定值为n，预定标器1的分频比就为 $1/(n+1)$ 。

每当输入预定标器1下溢信号时，定时器1的内容减“1”。在定时器1的内容变为“0016”后的下一个计数时钟发生下溢，定时器1锁存器的值被传送给定时器1，继续计数。

如果定时器1的设定值为m，定时器1的分频比就为 $1/(m+1)$ 。因此，在假设预定标器1的设定值为n、定时器1的设定值为m的情况下，预定标器1和定时器1合在一起的分频比就为 $1/((n+1) \times (m+1))$ 。

另外，定时器1不能通过软件停止计数。

● 定时器A

定时器A是16位定时器，对由定时器A计数源选择位选择的信号进行计数，通过定时器A的下溢，将定时器A中断请求位置位。

定时器A由定时器A的低位 (TAL)、定时器A的高位 (TAH) 构成。

给定时器A配置了用于保持再装入值的定时器A锁存器，定时器A锁存器的值在以下的时序被传送给定时器A：

- 在定时器A下溢时
- 在输入来自CNTR1管脚的有效边沿时（只限于使用周期测定模式、脉冲宽度HL连续测定模式时）

如果给定时器A的低位 (TAL) 和定时器A的高位 (TAH) 写值，值就同时被写到定时器A锁存器和定时器A。如果读定时器A的低位 (TAL) 和定时器A的高位 (TAH)，就能通过运行模式读取以下的值：

- 在定时器模式、事件计数器模式时：读取定时器A的计数值。
- 在周期测定模式、脉冲宽度HL连续测定模式时：读取测定结果。

必须按以下顺序读写定时器A的低位 (TAL) 和定时器A的高位 (TAH)：

读：必须按定时器A的高位 (TAH)、定时器A的低位 (TAL) 的顺序，读取2个寄存器。

写：必须按定时器A的低位 (TAL)、定时器A的高位 (TAH) 的顺序，给2个寄存器写。

通过设定定时器A模式寄存器，定时器A能够选择4种运行模式：

(1) 定时器模式

定时器A对由定时器A计数源选择位选择的信号进行计数，每当输入计数时钟时，将其内容减“1”。在定时器A的内容变为“000016”后的下一个计数时钟发生下溢，将定时器A锁存器的内容再装入到定时器A。如果定时器A的设定值为n，分频比就为 $1/(n+1)$ 。

(2) 周期测定模式

周期测定模式是测定输入到P00/CNTR1管脚的脉冲周期的模式。在CNTR1管脚的上升沿或者下降沿，将定时器A锁存器的内容再装入到定时器A，在CNTR1中断请求位被置“1”后，再次继续计数。CNTR1管脚输入的有效边沿能通过CNTR1极性转换位，选择上升沿或者下降沿。

来自CNTR1管脚的触发输入时的计数值保持到读取一次定时器A为止。

(3) 事件计数器模式

在事件计数器模式，除了从P00/CNTR1管脚输入的信号成为计数源以外，和定时器模式运行相同。CNTR1管脚输入的有效边沿能通过CNTR1极性转换位，选择上升沿或者下降沿。

(4) 脉冲宽度HL连续测定模式

脉冲宽度HL连续测定模式是测定输入到P00/CNTR1管脚的脉冲宽度（“H”电平和“L”电平）的模式。除了在输入到CNTR1管脚的脉冲两边沿进行再装入、CNTR1中断请求位被置“1”以外，和周期测定模式运行相同。

来自CNTR1管脚的触发输入时的计数值保持到读取一次定时器A为止。

定时器A无论在哪种运行模式，都能通过将定时器A计数停止位设定成“1”来停止计数。另外，如果定时器A下溢，定时器A中断请求位就被置“1”。

■注意事项

• CNTR1中断极性选择

由于CNTR1极性转换位的设定值，中断极性同时受到影响。当CNTR1极性转换位为“0”时，在CNTR1管脚输入的下降沿，CNTR1中断请求位被置“1”；当CNTR1极性转换位为“1”时，在CNTR1管脚输入的上升沿，CNTR1中断请求位被置“1”。

但是，在脉冲宽度HL连续测定模式的情况下，与CNTR1极性转换位的值无关，在管脚的上升沿和下降沿，产生CNTR1中断请求。




图 19 定时器 A 模式寄存器的结构




图 20 定时器计数源设定寄存器 2 的结构

● 定时器X

定时器X是8位定时器，对预定标器X的输出进行计数，通过定时器X的下溢，将定时器X中断请求位置位。预定标器X是8位预定标器，对由定时器X计数源选择位选择的信号进行计数。给预定标器X和定时器X配置了用于保持各自再装入值的预定标器X锁存器和定时器X锁存器。在预定标器X下溢时，预定标器X锁存器的值被传送到预定标器X。在定时器X下溢时，定时器X锁存器的值被传送到定时器X。如果给预定标器X（PREX）或者定时器X（TX）写值，根据定时器X写控制位的设定值，能选择将值只写到各自的锁存器，还是将值同时写到各自的锁存器和预定标器X或者定时器X。如果读预定标器X（PREX）或者定时器X（TX），就能读取各自的计数值。

通过设定定时器X模式寄存器的定时器X运行模式位，定时器X能选择4种运行模式：

(1) 定时器模式

预定标器X对由定时器X计数源选择位选择的计数源进行计数，每当输入计数时钟时，将其内容减“1”。在预定标器X的内容变为“0016”后的下一个计数时钟发生下溢，预定标器X锁存器的值被传送给预定标器X，继续计数。如果预定标器X的设定值为n，预定标器X的分频比就为 $1/(n+1)$ 。

每当输入预定标器X的下溢信号时，定时器X将其内容减“1”。在定时器X的内容变为“0016”后的下一个计数时钟发生下溢，定时器X锁存器的值被传送到定时器X，继续计数。

如果定时器X的设定值为m，定时器X的分频比就为 $1/(m+1)$ 。因此，在假设预定标器X的设定值为n、定时器X的设定值为m的情况下，预定标器X和定时器X合在一起的分频比就为 $1/((n+1) \times (m+1))$ 。

(2) 脉冲输出模式

在脉冲输出模式，每当定时器X下溢时，从CNTR0管脚输出极性的反转波形。

能通过CNTR0极性转换位，选择CNTR0管脚的输出电平。在CNTR0极性转换位为“0”时，CNTR0管脚的输出从“H”开始；在CNTR0极性转换位为“1”时，CNTR0管脚的输出从“L”开始。

另外，通过将P03/TXOUT输出有效位设定成“1”，能从TXOUT管脚输出从CNTR0管脚输出的脉冲反转波形。

在使用此模式的情况下，必须将和各个输出管脚兼用的端口P14、P03的方向寄存器设定成输出模式。

(3) 事件计数器模式

事件计数器模式，除了输入到P14/CNTR0管脚的信号成为计数源以外，和定时器模式运行相同。CNTR0管脚输入的有效边沿能通过CNTR0极性转换位，选择上升沿或者下降沿。

(4) 脉冲宽度测定模式

脉冲宽度测定模式是测定输入到P14/CNTR0管脚的信号脉冲宽度的模式。在脉冲宽度测定模式，根据CNTR0管脚的输入信号电平，控制定时器X的运行和停止。

当CNTR0极性转换位为“0”时，在CNTR0管脚的输入信号电平为“H”期间，对由定时器X计数源选择位选择的信号进行计数，在“L”期间停止计数。另外，当CNTR0极性转换位为“1”时，在CNTR0管脚输入信号电平为“L”期间，对由定时器X计数源选择位选择的信号进行计数，在“H”期间停止计数。

定时器X无论在哪种运行模式，都能通过将定时器X计数停止位设定成“1”来停止计数。另外，如果定时器X下溢，定时器X中断请求位就被置“1”。

■ 注意事项

• CNTR0中断极性选择

由于CNTR0极性转换位的设定值，中断极性同时受到影响。当CNTR0极性转换位为“0”时，在CNTR0管脚输入的下降沿，CNTR0中断请求位被置“1”；当CNTR0极性转换位为“1”时，在CNTR0管脚输入的上升沿，CNTR0中断请求位被置“1”。




图 21 定时器 X 模式寄存器的结构




图 22 定时器计数源设定寄存器的结构




图 23 定时器 1 和定时器 A 的框图




图 24 定时器 X 的框图

串行接口

●串行I/O

串行I/O无论在时钟同步模式还是在异步模式(UART)都能运行。同时，备有串行I/O运行时的波特率发生专用定时器(波特率发生器)。

(1) 时钟同步串行I/O模式

通过将串行I/O控制寄存器的串行I/O模式选择位(b6)置“1”，选择时钟同步串行I/O。

在时钟同步串行I/O，对于串行I/O运行时钟，发送侧单片机和接收侧单片机使用同一时钟。作为运行时钟，在使用内部时钟的情况下，通过给发送/接收缓冲寄存器的写信号，开始发送和接收。




图25 时钟同步串行I/O框图




图26 时钟同步串行I/O运行图

(2) 异步串行I/O (UART) 模式

通过将串行I/O控制寄存器的串行I/O模式选择位 (b6) 置“0”，选择UART。

7544群能够选择8种串行数据传送格式。在发送侧和接收侧必须统一该传送格式。

7544群对于进行串行数据发送和接收的发送移位寄存器和接收移位寄存器，具有各自的缓冲寄存器（存储器里的地址相同）。由于不能直接读写移位寄存器，因此对各自的缓冲寄存器写发送数据和读接收数据。另外，能通过这些缓冲寄存器，预先写下一个要发送的数据，或者连续接收2字节的接收数据。




图27 UART串行I/O框图




图28 UART串行I/O运行图

【发送缓冲寄存器/接收缓冲寄存器】TB/RB

发送缓冲寄存器和接收缓冲寄存器被分配了相同的地址，发送缓冲寄存器为写专用，接收缓冲寄存器为读专用。另外，在字符位长为7位时，保存在接收缓冲寄存器的接收数据的MSB为“0”。

【串行I/O状态寄存器】SIOSTS

是由表示串行I/O运行状态的标志和各种错误标志构成的7位只读寄存器。位4～位6的3位只在选择UART模式时有效。如果读取接收缓冲寄存器的内容，接收缓冲器满标志就被清“0”。

在将数据从接收移位寄存器传送到接收缓冲寄存器、将接收缓冲器满标志置位的同时，进行错误检测。通过对串行I/O状态寄存器的写，清除所有错误标志（OE、PE、FE、SE）。另外，如果给串行I/O允许位（SIOE）写“0”，包括错误标志的所有状态标志就被清“0”。

虽然在复位时，此寄存器的位0～位6被初始化成“0”，但是，在将串行I/O控制寄存器的发送允许位置成“1”时，位2和位0变为“1”。

【串行I/O控制寄存器】SIOCON

串行I/O控制寄存器由进行各种串行I/O控制的8位选择位构成。

【UART控制寄存器】UARTCON

是由在选择UART时有效的4位控制位和总是有效的1位控制位构成的5位寄存器。通过此寄存器的内容，设定发送和接收串行数据时的数据格式、P11/TxD管脚的输出形式等。

【波特率发生器】BRG

决定串行传送的位传输率。

它是具有再装入寄存器的8位计数器，通过设定n值，以 $1/(n+1)$ 的分频比分频计数源。

■注意事项**• 串行I/O中断**

在将串行I/O发送允许位置“1”时，串行I/O发送中断请求位变为“1”。当不需要发生与发送允许同步的中断时，必须按以下步骤设定：

- ①将串行I/O发送中断允许位置“0”（禁止）。
- ②将发送允许位置“1”。
- ③在执行一条以上的指令后，将串行I/O发送中断请求位置“0”。
- ④将串行I/O发送中断允许位置“1”（允许）。

• 串行I/O允许时的输入/输出管脚功能

根据串行I/O模式选择位和串行I/O同步时钟选择位的设定值，P12、P13 的功能发生如下变化：

(1) 串行I/O模式选择位→“1”：

在选择时钟同步串行I/O时，

• 串行I/O同步时钟选择位的设定

“0”：P12管脚成为同步时钟的输出管脚。

“1”：P12管脚成为同步时钟的输入管脚。

• SRDY输出允许位（SRDY）的设定

“0”：P13管脚能作为通常的输入/输出管脚使用。

“1”：P13管脚成为SRDY输出管脚。

(2) 串行I/O模式选择位→“0”：

在选择时钟异步（UART）串行I/O时，

• 串行I/O同步时钟选择位的设定

“0”：P12管脚能作为通常的输入/输出管脚使用。

“1”：P12管脚成为外部时钟的输入管脚。

• 在选择时钟异步（UART）串行I/O时，P13管脚能作为通常的输入/输出管脚使用。




图 29 与串行 I/O 相关的寄存器结构

A/D转换器

【A/D转换寄存器】AD

保存A/D转换结果的只读寄存器。

【A/D控制寄存器】ADCON

用于控制A/D转换器的寄存器。位2~位0是模拟输入管脚的选择位。位4是AD转换结束位，在A/D转换期间为“0”，如果A/D转换结束，就变为“1”。通过给此位写“0”，开始A/D转换。




图30 A/D控制寄存器的结构

【比较电压发生器】

通过梯形电阻，将VSS和VREF之间的电压分成256份，进行分压输出。除了在A/D转换期间以外，由于和VREF管脚、VSS管脚分离，因此电流没有流到梯形电阻。

【通道选择器】

从端口P25/AN5～P20/AN0中选择1个通道，输入到比较器。

【比较器和控制电路】

进行模拟输入电压和比较电压的比较，将其结果保存到A/D转换寄存器。另外，在A/D转换结束时，将AD转换结束位和AD中断请求位置“1”。由于比较器由电容耦合构成，因此在A/D转换期间，必须将f(XIN)设定在500kHz以上。




图31 A/D转换器框图

■注意事项

比较器由电容耦合构成，如果时钟频率低，电荷就会丢失。因此在设定f(XIN)的值时必须使A/D转换中的A/D转换时钟为500kHz以上。

在以下的使用条件时可能会降低AD转换精度：

- (1) 如果VREF电压低于VCC电压，就容易发生单片机内部的模拟电路噪声，因此与VREF电压和VCC电压相同时相比，转换精度可能下降。
- (2) VREF电压不超过3.0V时，低温时的转换精度与常温时的转换精度相比，可能会大幅度下降。如果预计在低温使用，推荐VREF=3.0V以上。

监视定时器

监视定时器提供由于失控等原因而程序不能正常运行时返回复位状态的手段。

监视定时器是由8位监视定时器H和8位监视定时器L构成的16位计数器。

● 监视定时器的基本运行

复位后，在不对监视定时器控制寄存器（地址003916）写操作时，监视定时器处于停止状态。通过给监视定时器控制寄存器（地址003916）写任意值，开始减量计数，并通过监视定时器H下溢，发生内部复位。因此，通常编写的程序必须在下溢前对监视定时器控制寄存器（地址003916）进行写操作。在读取监视定时器控制寄存器（003916地址）时，将读取监视定时器H的计数器高6位、STP指令禁止位以及监视定时器H计数源选择位的值。

(1) 监视定时器的初始值

通过复位或者对监视定时器控制寄存器（地址003916）的写操作，将监视定时器H设定成“FF16”，将监视定时器L设定成“FF16”。

(2) 监视定时器H计数源选择位的运行

能通过监视定时器控制寄存器（地址003916）的位7，选择监视定时器H的计数源。

当此位为“0”时，计数源为监视定时器L的下溢信号。在 $f(XIN)=8MHz$ 时，检测时间为131.072ms。

当此位为“1”时，计数源为 $f(XIN)$ 的16分频信号。此时，在 $f(XIN)=8MHz$ 时，检测时间为512 μ s。

在复位后，此位为“0”。

(3) STP指令禁止位的运行

能通过监视定时器控制寄存器（地址003916）的位6，禁止在监视定时器运行时执行STP指令。

当此位为“0”时，允许STP指令。

当此位为“1”时，禁止STP指令，如果执行STP指令，就发生内部复位。如果此位一旦置“1”，就不能通过程序改写成“0”。

在复位后，此位为“0”。




图32 监视定时器的框图




图33 监视定时器控制寄存器的结构

复位电路

7544 群在复位解除后由内部振荡器开始运行。

因此, 必须在电源电压上升超过 2.2V 时使复位输入电压设定在 0.2Vcc (0.44V) 以下。

另外, 必须在电源电压的上升超过了最低工作电压且振荡稳定后, 将 CPU 时钟切换到外部谐振器。

注: 最低工作电压取决于外部谐振器频率和 CPU 时钟的分频比。

必须在充分评价所使用的谐振器的稳定时间后决定外部谐振器的振荡稳定时间。




图34 复位电路例子




图35 复位时的时序图

	地址	寄存器内容
(1) 端口P0方向寄存器	0001 ₁₆	00 ₁₆
(2) 端口P1方向寄存器	0003 ₁₆	X X X 0 0 0 0 0 0
(3) 端口P2方向寄存器	0005 ₁₆	X X 0 0 0 0 0 0 0
(4) 端口P3方向寄存器	0007 ₁₆	0 X X 0 0 0 0 0 0
(5) 上拉控制寄存器	0016 ₁₆	00 ₁₆
(6) 端口P1P3控制寄存器	0017 ₁₆	00 ₁₆
(7) 串行I/O状态寄存器	0019 ₁₆	1 0 0 0 0 0 0 0 0
(8) 串行I/O控制寄存器	001A ₁₆	00 ₁₆
(9) UART控制寄存器	001B ₁₆	1 1 1 0 0 0 0 0 0
(10) 定时器A模式寄存器	001D ₁₆	00 ₁₆
(11) 定时器A(低位)	001E ₁₆	FF ₁₆
(12) 定时器A(高位)	001F ₁₆	FF ₁₆
(13) 预定标器1	0028 ₁₆	FF ₁₆
(14) 定时器1	0029 ₁₆	0 0 0 0 0 0 0 0 1
(15) 定时器X模式寄存器	002B ₁₆	00 ₁₆
(16) 预定标器X	002C ₁₆	FF ₁₆
(17) 定时器X	002D ₁₆	FF ₁₆
(18) 定时器计数源设定寄存器1	002E ₁₆	00 ₁₆
(19) 定时器计数源设定寄存器2	002F ₁₆	00 ₁₆
(20) A/D控制寄存器	0034 ₁₆	0 0 0 1 0 0 0 0 0
(21) MISRG	0038 ₁₆	00 ₁₆
(22) 监视定时器控制寄存器	0039 ₁₆	0 0 1 1 1 1 1 1 1
(23) 中断边沿选择寄存器	003A ₁₆	00 ₁₆
(24) CPU模式寄存器	003B ₁₆	1 0 0 0 0 0 0 0 0
(25) 中断请求寄存器1	003C ₁₆	00 ₁₆
(26) 中断请求寄存器2	003D ₁₆	00 ₁₆
(27) 中断控制寄存器1	003E ₁₆	00 ₁₆
(28) 中断控制寄存器2	003F ₁₆	00 ₁₆
(29) 处理器状态寄存器	(PS)	X X X X X 1 X X
(30) 程序计数器	(PCH)	地址FFF ₁₆ 的内容
	(PCL)	地址FFFC ₁₆ 的内容

注: X不定。

在复位时, 上述以外的寄存器的内容不定, 使用前必须设定初始值。

图 36 复位时的内部状态

时钟发生电路

在XIN和XOUT之间，能通过连接谐振器形成振荡电路，或者通过连接电阻和电容形成RC振荡电路。使用谐振器时的电容等常数因谐振器不同而不同，所以必须使用谐振器制造厂家的推荐值。

在XIN和XOUT之间内置了反馈电阻（根据条件，有可能需要外接反馈电阻）。

(1) 内部振荡器的运行

在由内部振荡器供给主时钟的情况下，必须将XIN管脚接VCC，将XOUT管脚开路。

另外，必须注意，因为内部振荡器的时钟频率由于电源电压和工作环境温度会发生很大变动，所以在设计应用产品时，对此频率变动，必须得到充分容限。




图37 使用内部振荡器时的管脚处理

(2) 使用陶瓷谐振器和晶体谐振器时

在对主时钟使用陶瓷谐振器和晶体谐振器的情况下，必须以最短距离将陶瓷/晶体谐振器和外部电路连接到XIN管脚和XOUT管脚。内置了反馈电阻。




图38 陶瓷谐振器和晶体谐振器外接电路

(3) 使用RC振荡时

在对主时钟使用RC振荡的情况下，必须将XIN管脚和XOUT管脚短路，以最短距离连接电阻R和电容C外接电路。

另外，必须注意RC振荡用的电阻R和电容C的常数不能使由单片机的电特性偏差、电阻和电容自身的电特性偏差引起的频率变动超过输入频率的规格。




图39 外接RC振荡电路

(4) 使用外部时钟时

在对主时钟使用外部时钟信号的情况下，必须将时钟发生源连接到XIN管脚，将XOUT管脚开路。




图40 外部时钟输入电路

●振荡控制

(1) 停止模式

如果执行STP指令，内部时钟 ϕ 就在“H”状态停止，并且停止XIN的振荡。此时，在解除STP指令后，当振荡稳定时间设定位为“0”时，定时器1被设定成“0116”，预定标器1被设定成“FF16”。一方面，在解除STP指令后，当振荡稳定时间设定位为“1”时，由于没有给定时器1和预定标器1设定任何值，因此必须设定符合使用的谐振器的振荡稳定时间的等待时间。由定时器1计数源选择位选择的信号被连接到预定标器1的输入。如果接受外部中断，就重新开始振荡，但是，在定时器1下溢前，内部时钟 ϕ 保持“H”状态，在定时器1下溢后，开始供给内部时钟 ϕ 。这是由于在使用陶瓷/晶体振荡等时，启动振荡需要时间的缘故。在通过复位重新开始振荡时，由于不产生等待时间，因此在到振荡稳定为止期间，必须给RESET管脚外加“L”电平。

另外，在CPU通过内部振荡器运行期间，不能使用STP指令。

(2) 等待模式

如果执行WIT指令，内部时钟 ϕ 就在“H”状态停止，但是振荡器不停止振荡。如果接受复位或者中断，就解除停止内部时钟 ϕ 。由于振荡器没有停止振荡，因此能立即执行指令。

在解除STP或者WIT状态时，为了能接受中断，必须在执行STP或者WIT指令前，预先将所对应的中断允许位置“1”。

■注意事项

解除STP指令后，在振荡稳定时间设定位被置“1”的情况下，必须在充分评价所使用的谐振器的振荡稳定时间后，对定时器1和预定标器1设定值。

• 陶瓷/晶体振荡和RC振荡的转换

在复位解除后，根据内部振荡器开始运行。此时，通过改变CPU模式寄存器的位5，陶瓷/晶体振荡或者RC振荡有效。

• 关于倍速模式

在陶瓷/晶体振荡时，能使用倍速模式。在RC振荡时，不能使用。

• 关于改写CPU模式寄存器

CPU模式寄存器的位5、位1和位0是控制振荡方式选择的位和控制单片机运行模式的位。为避免由失控等误写引起的单片机死锁，这些位在复位解除后只能改写一次。由于改写后被锁定，所以该位的写操作变为无效（仿真器专用MCU“M37544RSS”除外）。

另外，对位5、位1和位0以外的位，使用读/修改/写指令（SEB、CLB等指令）时，也会锁定这些位。

- 关于时钟分频比、XIN振荡控制以及内部振荡器振荡控制的转换

根据CPU模式寄存器的时钟分频比选择位（位7、位6）、XIN振荡控制位（位4）以及内部振荡器振荡控制位（位3）的设定值，时钟发生电路能实现如图45所示的状态转移。

转换时，必须注意图中的转移限制事项。




图41 CPU模式寄存器的结构

●振荡停止检测电路

振荡停止检测电路由于陶瓷谐振器或者振荡电路断线等停止时，产生内部复位。在发生内部复位时，通过振荡停止检测状态位置“1”，能检测由振荡停止引起的复位。

另外，在使用振荡停止检测电路时，必须使内部振荡器运行。

状态转移如图45所示。

振荡停止检测状态位在振荡停止且复位发生时不被初始化而保持“1”。由于在外部复位时振荡停止检测状态位初被初始化为“0”，因此能通过确认此标志判断由振荡停止引起的复位。

■有关振荡停止检测电路的注意事项

- 振荡停止检测状态位在下列情况下被初始化：
 - 外部复位时
 - 对陶瓷或者RC振荡停止检测功能有效位写“0”时
- 仿真器专用MCU“M37544RSS”没有振荡停止检测电路。




图42 MISRG 的结构




图43 系统时钟发生电路框图 (在陶瓷/晶体振荡时)




图44 系统时钟发生电路框图（在RC振荡时）




图 45 时钟发生电路状态转移图

编程上的注意事项

(1) 处理器状态寄存器

处理器状态寄存器 (PS) 除了中断禁止标志I为“1”以外，复位后的值不定。因此，必须对影响程序执行的标志进行初始化。

尤其是影响运算本身的T标志、D标志，必须初始化。

(2) 中断

如果在用程序改变中断请求位的内容后立即执行BBC、BBS指令，也只能执行改变前的内容，因此为了执行改变后的内容，必须在执行一条以上的指令后进行。

(3) 十进制运算

- 在十进制运算时，将十进制模式标志D置“1”，然后执行ADC指令或者SBC指令。此时，必须在ADC指令或者SBC指令后执行一条以上的指令之后，执行SEC指令、CLC指令或者CLD指令。
- 在十进制模式，N（负）、V（溢出）以及Z（零）标志无效。

(4) 端口

不能读取端口方向寄存器的值。也就是说，不能使用LDA指令、T标志为“1”时的存储器运算指令、将方向寄存器的值作为寻址值的寻址方式以及BBC、BBS等位测试指令。另外，也不能使用CLB、SEB等位操作指令、方向寄存器的读/修改/写指令 (ROR等指令)。必须使用LDM、STA等指令设定方向寄存器。

(5) A/D转换

在A/D转换期间，不能执行STP指令。

(6) 指令执行时间

指令执行时间能通过机器指令一览表中记载的周期数乘以内部时钟 Φ 的周期得到。内部时钟 Φ 的周期在倍速模式时和XIN相同，在高速模式时为XIN周期的2倍，在中速模式时为XIN周期的8倍。

(7) CPU模式寄存器

振荡方式选择位、处理器模式位在复位解除后只能进行一次改写。由于改写后被锁定，所以该位的写操作变为无效 (仿真器专用MCU除外)。

时钟分频比选择位的倍速模式只能在陶瓷/晶体振荡时使用，在RC振荡时不能使用。

不能通过位3和位4来停止运行时钟源选择的时钟。

有关硬件的注意事项

(1) 电源管脚的处理

为了防止闩锁现象，必须在使用时将高频特性良好的电容作为旁路电容外接到元件的电源管脚 (Vcc管脚) 和GND管脚 (Vss管脚) 之间。建议旁路电容使用 $0.01\mu\text{F} \sim 0.1\mu\text{F}$ 的陶瓷电容。

另外，必须以最短距离将旁路电容外接在电源管脚和GND管脚之间。

(2) CNVss管脚的处理

由于CNVss管脚和可编程的电源管脚 (VPP端子) 兼用，因此用小电阻从管脚连接到内部存储器电路块。

为了提高抗噪声误动作能力，CNVss管脚的接线必须经由 $1\sim 10\text{k}\Omega$ 的电阻连接到Vss。

使用时的注意事项

有关噪声的注意事项

请按如下的处理, 进行防止噪声的系统设计和充分的评价。

1. 缩短布线的长度

(1) 封装

为了缩短总布线的长度, 请尽可能采用小型封装的单片机。

<理由>

单片机的封装影响布线的长度, 与 DIP 相比, 使用小型 QFP 等可缩短总布线的长度, 不易受噪声的影响。




图 46 封装的选择

(2) 复位管脚的布线

缩短连接复位管脚的布线。特别是连接在复位管脚和 Vss 管脚之间的电容必须用尽可能短 (20mm 以内) 的布线连接。

<理由>

因为时序必要条件规定了输入到复位管脚的脉冲幅度, 所以, 如果短于规定幅度的脉冲噪声输入到复位管脚, 就在单片机内部完全进入初始化状态前复位被解除, 导致程序失控。




图 47 复位输入管脚的布线

(3) 时钟输入/输出管脚的布线

- 请缩短连接时钟输入/输出管脚的布线。
- 请用最短 (20mm 以内) 的布线将连接谐振器的电容的接地端引线和单片机 Vss 管脚连接。
- 将用于振荡的 Vss 布线作为振荡电路专用布线, 与其它 Vss 布线分离。

<理由>

如果有噪声侵入时钟输入/输出管脚, 时钟的波形就会发生紊乱, 导致误动作和失控。另外, 如果因噪声引起单片机 Vss 电平和谐振器 Vss 电平之间的电位差, 正确的时钟就不能输入到单片机。




图 48 时钟输入/输出管脚的布线

(4) VPP 管脚的布线

请将 VPP 管脚尽量从提供给单片机 Vss 管脚的 GND 以最短距离连接到最近的 GND 图形。另外，通过串联插入约 $1\text{k}\Omega\sim 5\text{k}\Omega$ 的电阻并连接到 GND，有可能改善抗噪声能力。此时也尽量从提供给单片机 Vss 管脚的 GND 以最短距离连接到 GND 图形。

<理由>

VPP 管脚是内部 QzROM 的电源输入管脚。

在将程序写到 QzROM 时，为了产生写电流，降低了 VPP 管脚的阻抗，所以噪声容易侵入。如果噪声从 VPP 管脚侵入，QzROM 的指令码和数据的读操作就不能正常进行而导致失控。




图 49 QzROM 版 VPP 管脚的布线

2. 在 Vss—Vcc 的布线之间插入旁路电容

为了系统稳定工作和防止闩锁，必须用以下的方法在 Vss—Vcc 的布线之间插入 $0.1\mu\text{F}$ 左右的旁路电容。

- Vss 管脚—旁路电容间的布线长度和 Vcc 管脚—旁路电容间的布线长度相等
- 尽量缩短 Vss 管脚—旁路电容之间的布线长度和 Vcc 管脚—旁路电容之间的布线长度
- Vss 布线和 Vcc 布线使用比其它的信号线粗的布线
- 电源布线经由旁路电容连接到 Vss 管脚和 Vcc 管脚




图 50 Vss—Vcc 布线间的旁路电容

3. 模拟输入管脚的布线处理

- 请在模拟输入管脚和模拟信号线之间（尽可能靠近单片机的位置）串联插入 $100\sim 1\text{k}\Omega$ 左右的电阻。
- 请在模拟输入管脚和 Vss 管脚之间（尽可能靠近 Vss 管脚的位置）插入容量为 1000pF 左右的电容，并且模拟输入管脚—电容间的布线长度和 Vss 管脚—电容间的布线长度必须相等。

<理由>

通常，传感器的输出信号输入到模拟输入管脚（A/D 转换器/比较器输入管脚等）。在很多情况下，传感器被配置在远离单片机电路板的位置，连到模拟输入管脚的接线必然很长。因为这样长的接线变成将噪声引入单片机内部的天线，所以容易将噪声引入模拟输入管脚。




图 51 模拟信号线、电阻和电容

- 模拟输入管脚连接电压比较器的电容。因此，在模拟输入管脚连接高阻抗的模拟信号源时，根据 A/D 转换时的充放电电流有可能得不到充分精度的情况。为了获得更安定的 A/D 转换结果，请减小模拟信号源的阻抗或者在模拟输入管脚连接平滑电容。

4. 对谐振器的考虑

对于用户系统及其使用条件，为了能获得稳定的运行时钟，请在征求谐振器产家意见的基础上选定谐振器和振荡电路常数。在大电压范围和大温度范围的条件下使用时需特别注意。

另外，必须考虑不能让其它信号影响产生单片机运行基本时钟的谐振器。

(1) 大电流信号线的回避

请尽可能将超过单片机处理的电流值范围的大电流信号线远离单片机（特别是谐振器）。

<理由>

在使用单片机的系统中存在控制马达、LED 和热敏头等的信号线。在这些信号线有大电流流动时，由于相互的电感而产生噪声。

(2) 高速电平变化信号线的回避

请尽可能将高速电平变化的信号线远离谐振器和振荡器的布线。

另外，高速电平变化的信号线不能和时钟相关的信号线及其它易受噪声影响的信号线交叉。

<理由>

高速电平变化的 CNTR 管脚等的信号根据上升或者下降时的电平变化，容易影响其它信号线。特别是在和时钟相关的信号线交叉时，时钟的波形发生紊乱，导致误动作和失控。




图 52 大电流信号线的布线和高速电平变化信号线的布线

(3) 用 Vss 布线保护

在双面电路板的情况下，必须将谐振器安装面（安装面）的背面（焊接面）且与谐振器相同位置设计成 Vss 布线。此 Vss 布线必须用最短的布线与单片机的 Vss 管脚连接，并且独立于其它 Vss 布线。




图 53 谐振器背面的 Vss 布线

5. 输入/输出端口的处理

输入/输出端口必须按下列要点用硬件和软件对应：

<硬件方面>

- 必须在输入/输出端口串联插入 100Ω 以上的电阻。

<软件方面>

- 对于输入端口，必须用程序多次读取输入端口，确认电平的一致。
- 对于输出端口，由于存在因噪声而引起输出数据反转的可能性，所以必须以固定周期对数据寄存器进行重写。
- 必须以固定周期对方向寄存器和上拉控制寄存器进行重写。

注. 如果以固定周期将方向寄存器再次设定成输入端口，从该端口就有可能输出几 ns 的小脉冲的情况，在因此而引起问题时，请在端口连接 1 个电容来消除此脉冲。




图 54 输入/输出端口的处理

6. 通过软件实现监视定时器功能

在由噪声等引起单片机失控时，能用软件监视定时器检测失控，并且让其返回到正常运行。此方法与用硬件监视定时器检测失控的方法具有同等效果或更好的效果。软件监视定时器的例子如下所示：

在此例中，主程序监视中断处理程序的运行，中断处理程序监视主程序的运行，在检测到异常时让单片机恢复到正常运行状态。

但是，此例的前提是在主程序的 1 个周期中进行多次中断处理。

<主程序>

- 将 1 字节的 RAM 分配给软件监视定时器 (SWDT)，在主程序的每 1 个周期给 SWDT 写一次初始值 N。初始值 N 满足以下条件：

$$N+1 \geq \text{在主程序的 1 个周期中进行的中断处理次数}$$

注. 由于主程序的周期根据中断处理等发生变化，因此必须给初始值 N 设定充裕的值。

- 通过将 SWDT 的内容和设定初始值 N 后的中断处理次数进行比较，监视中断处理程序的运行。
- 如果在中断处理中 SWDT 的内容不发生变化，就将中断处理程序判断为异常运行，进行向程序初始化转移等的恢复处理。

<中断处理程序>

- 每 1 次中断处理，SWDT 的内容减 1。
- 以几乎固定的周期（固定的中断处理次数）将 SWDT 的内容返回到初始值 N，来确认主程序的正常动作。
- SWDT 的内容不被设定成初始值 N 而继续减 1，如果 SWDT 的内容小于等于 0，就将主程序判断为异常运行，进行向程序初始化转移等的恢复处理。




图 55 软件监视定时器

7544 群的电特性

对应 M37544G2A-XXXSP/GP、M37544G2ASP/GP 的电特性。

(1) 绝对最大额定值

表 9 绝对最大额定值

符号	项 目	条 件	额 定 值	单 位
V _{CC}	电源电压		−0.3~6.5	V
V _I	输入电压 P ₀₀ ~P ₀₇ 、P ₁₀ ~P ₁₄ 、P ₂₀ ~P ₂₅ 、 P ₃₀ ~P ₃₄ 、P ₃₇ 、V _{REF}	以 V _{SS} 管脚为基准测定。 在测定输入电压时，输出 晶体管为截止状态。	−0.3~V _{CC} +0.3	V
V _I	输入电压 <u>RESET</u> 、X _{IN}		−0.3~V _{CC} +0.3	V
V _O	输出电压 P ₀₀ ~P ₀₇ 、P ₁₀ ~P ₁₄ 、P ₂₀ ~P ₂₅ 、 P ₃₀ ~P ₃₄ 、P ₃₇ 、X _{OUT}		−0.3~V _{CC} +0.3	V
P _d	功耗	T _a =25°C	200	mW
T _{opr}	工作环境温度		−20~85	°C
T _{stg}	保存温度		−40~125	°C

(2) 推荐运行条件

表 10 推荐运行条件 (1) (在没有指定的情况下, $V_{CC}=1.8\sim 5.5V$, $T_a=-20\sim 85^{\circ}C$)

符号	项 目	规 格 值			单 位	
		最 小	标 准	最 大		
V _{CC}	电源电压 (在陶瓷振荡时)	在8MHz运行时 (高、中速模式)	4.0	5.0	5.5	V
		在4MHz运行时 (高、中速模式)	2.4	5.0	5.5	V
		在2MHz运行时 (高、中速模式)	2.2	5.0	5.5	V
		在8MHz运行时 (倍速模式)	4.5	5.0	5.5	V
		在4MHz运行时 (倍速模式)	4.0	5.0	5.5	V
		在2MHz运行时 (倍速模式)	2.4	5.0	5.5	V
		在1MHz运行时 (倍速模式)	2.2	5.0	5.5	V
	电源电压 (在RC振荡时)	在 4MHz 运行时 (高、中速模式)	4.0	5.0	5.5	V
		在 2MHz 运行时 (高、中速模式)	2.4	5.0	5.5	V
		在 1MHz 运行时 (高、中速模式)	2.2	5.0	5.5	V
	电源电压 (在内部振荡器振荡时)	1.8	5.0	5.5	V	
V _{SS}	电源电压		0		V	
V _{REF}	模拟基准电压	2.0		V _{CC}	V	
V _{IH}	“H” 输入电压 P00~P07、P10~P14、P20~P25、P30~P34、P37	0.8V _{CC}		V _{CC}	V	
V _{IH}	“H” 输入电压 (在选择 TTL 输入电平时) P10、P12、P34、P37	2.0		V _{CC}	V	
V _{IH}	“H” 输入电压 $\overline{\text{RESET}}$ 、X _{IN}	0.8V _{CC}		V _{CC}	V	
V _{IL}	“L” 输入电压 P00~P07、P10~P14、P20~P25、P30~P34、P37	0		0.3V _{CC}	V	
V _{IL}	“L” 输入电压 (在选择 TTL 输入电平时) P10、P12、P34、P37	0		0.8	V	
V _{IL}	“L” 输入电压 $\overline{\text{RESET}}$ 、CNVSS	0		0.2V _{CC}	V	
V _{IL}	“L” 输入电压 X _{IN}	0		0.16V _{CC}	V	
$\Sigma I_{OH}(\text{peak})$	总峰值 “H” 输出电流 (注) P00~P07、P10~P14、P20~P25、P30~P34、P37			-80	mA	
$\Sigma I_{OL}(\text{peak})$	总峰值 “L” 输出电流 (注) P10~P14、P20~P25			80	mA	
$\Sigma I_{OL}(\text{peak})$	总峰值 “L” 输出电流 (注) P00~P07、P30~P34、P37			60	mA	
$\Sigma I_{OH}(\text{avg})$	总平均 “H” 输出电流 (注) P00~P07、P10~P14、P20~P25、P30~P34、P37			-40	mA	
$\Sigma I_{OL}(\text{avg})$	总平均 “L” 输出电流 (注) P10~P14、P20~P25			40	mA	
$\Sigma I_{OL}(\text{avg})$	总平均 “L” 输出电流 (注) P00~P07、P30~P34、P37			30	mA	

注: 总输出电流为所有流向适合端口的电流总和。总平均电流是在100ms期间内的平均值, 总峰值电流为电流峰值的总和。

表 11 推荐运行条件 (2) (在没有指定的情况下, $V_{CC}=1.8\sim 5.5V$, $T_a=-20\sim 85^{\circ}C$)

符号	项 目	规 格 值			单 位
		最 小	标 准	最 大	
$I_{OH(peak)}$	峰值 “H” 输出电流 (注1) P00~P07、P10~P14、P20~P25、P30~P34、P37			-10	mA
$I_{OL(peak)}$	峰值 “L” 输出电流 (注1) P10~P14、P20~P25			10	mA
$I_{OL(peak)}$	峰值 “L” 输出电流 (注1) P00~P07、P30~P34、P37			30	mA
$I_{OH(avg)}$	平均 “H” 输出电流 (注2) P00~P07、P10~P14、P20~P25、P30~P34、P37			-5	mA
$I_{OL(avg)}$	平均 “L” 输出电流 (注2) P10~P14、P20~P25			5	mA
$I_{OL(avg)}$	平均 “L” 输出电流 (注2) P00~P07、P30~P34、P37			15	mA
$f(XIN)$	振荡频率 (注3) 在陶瓷振荡或者外部时钟输入时 ($V_{CC}=4.0\sim 5.5V$) 高、中速模式			8	MHz
$f(XIN)$	振荡频率 (注3) 在陶瓷振荡或者外部时钟输入时 ($V_{CC}=2.4\sim 5.5V$) 高、中速模式			4	MHz
$f(XIN)$	振荡频率 (注3) 在RC振荡时 ($V_{CC}=2.2\sim 5.5V$) 高、中速模式			2	MHz
$f(XIN)$	振荡频率 (注3) 在陶瓷振荡或者外部时钟输入时 ($V_{CC}=4.5\sim 5.5V$) 倍速模式			8	MHz
$f(XIN)$	振荡频率 (注3) 在陶瓷振荡或者外部时钟输入时 ($V_{CC}=4.0\sim 5.5V$) 倍速模式			4	MHz
$f(XIN)$	振荡频率 (注3) 在陶瓷振荡或者外部时钟输入时 ($V_{CC}=2.4\sim 5.5V$) 倍速模式			2	MHz
$f(XIN)$	振荡频率 (注3) 在陶瓷振荡或者外部时钟输入时 ($V_{CC}=2.2\sim 5.5V$) 倍速模式			1	MHz
$f(XIN)$	振荡频率 (注3) 在RC振荡时 ($V_{CC}=4.0\sim 5.5V$) 高、中速模式			4	MHz
$f(XIN)$	振荡频率 (注3) 在RC振荡时 ($V_{CC}=2.4\sim 5.5V$) 高、中速模式			2	MHz
$f(XIN)$	振荡频率 (注3) 在RC振荡时 ($V_{CC}=2.2\sim 5.5V$) 高、中速模式			1	MHz

注1. 峰值输出电流规定每一个端口流通的电流峰值。

2. 平均输出电流 $I_{OL(avg)}$ 、 $I_{OH(avg)}$ 是在 100ms 期间的平均值。

3. 振荡频率是占空比为 50% 的情况。

(3) 电特性

表 12 电特性 (1) (在没有指定的情况下, $V_{CC}=1.8 \sim 5.5V$, $V_{SS}=0V$, $T_a=-20 \sim 85^{\circ}C$)

符号	项 目	测定条件	规 格 值			单位
			最 小	标 准	最 大	
V _{OH}	“H”输出电压 P00~P07、P10~P14、 P20~P25、P30~P34、P37 (注 1)	I _{OH} =-5mA V _{CC} =4.0~5.5V	V _{CC} -1.5			V
		I _{OH} =-1.0mA V _{CC} =1.8~5.5V	V _{CC} -1.0			V
V _{OL}	“L”输出电压 P10~P14、P20~P25	I _{OL} =5mA V _{CC} =4.0~5.5V			1.5	V
		I _{OL} =1.5mA V _{CC} =4.0~5.5V			0.3	V
		I _{OL} =1.0mA V _{CC} =1.8~5.5V			1.0	V
V _{OL}	“L”输出电压 P00~P07、P30~P34、P37	I _{OL} =15mA V _{CC} =4.0~5.5V			2.0	V
		I _{OL} =1.5mA V _{CC} =4.0~5.5V			0.3	V
		I _{OL} =10mA V _{CC} =1.8~5.5V			1.0	V
V _{T+} -V _{T-}	滞后 CNTR0、CNTR1、INT0、INT1 (注2) P00~P07 (注 3)			0.4		V
V _{T+} -V _{T-}	滞后 RxD、SCLK (注 2)			0.5		V
V _{T+} -V _{T-}	滞后 RESET			0.9		V
I _{IH}	“H”输入电流 P00~P07、P10~P14、 P20~P25、P30~P34、P37	V _I =V _{CC} (管脚为浮动状态。 上拉晶体管为分 离状态)			5.0	μA
I _{IH}	“H”输入电流 RESET	V _I =V _{CC}			5.0	μA
I _{IH}	“H”输入电流 XIN	V _I =V _{CC}		4.0		μA
I _{IL}	“L”输入电流 P00~P07、P10~P14、 P20~P25、P30~P34、P37	V _I =V _{SS} (管脚为浮动状态。 上拉晶体管为分 离状态)			-5.0	μA
I _{IL}	“L”输入电流 RESET、CNVss	V _I =V _{SS}			-5.0	μA
I _{IL}	“L”输入电流 XIN	V _I =V _{SS}		-4.0		μA
I _{IL}	“L”输入电流 P00~P07、P30~P34、P37	V _I =V _{SS} (在连接上拉晶体 管时)		-0.2	-0.5	mA
V _{RAM}	RAM 保持电压	在时钟停止时	1.6		5.5	V
ROSC	内部振荡器的振荡频率	V _{CC} =5.0V、 Ta=25°C	1000	2000	3000	kHz
DOSC	振荡停止检测电路的检测频率	V _{CC} =5.0V、 Ta=25°C	62.5	125	187.5	kHz

注1. 关于P11, 是在UART控制寄存器的P11/TxD P沟道输出禁止位 (地址001B16的位4) 为“0”的情况。

2. 关于RxD、SCLK、INT0、INT1, 只在端口P1P3控制寄存器的位0、位1、位2为“0” (CMOS电平) 时持有滞后。

3. 只限键唤醒运行时。

表 13 电特性 (2) (在没有指定的情况下, $V_{CC}=1.8\sim 5.5V$, $V_{SS}=0V$, $T_a=-20\sim 85^{\circ}C$)

符号	项 目	测 定 条 件	规 格 值			单 位
			最 小	标 准	最 大	
I _{CC}	电源电流	f(X _{IN})=8MHz, 高速模式 输出晶体管为截止状态		3.3	8.0	mA
		f(X _{IN})=2MHz, $V_{CC}=2.2V$, 高速模式 输出晶体管为截止状态		3.3	1.5	mA
		f(X _{IN})=8MHz, 倍速模式 输出晶体管为截止状态		4.8	10.0	mA
		f(X _{IN})=8MHz, 中速模式 输出晶体管为截止状态		1.8	5.0	mA
		内部振荡器运行模式, $V_{CC}=5.0V$, 输出晶体管为截止状态		250	900	μA
		f(X _{IN})=8MHz, 在执行WIT指令时, 停止定时器1以外的功能 输出晶体管为截止状态		1.3	3.2	mA
		f(X _{IN})=2MHz, $V_{CC}=2.2V$, 在执行WIT指令时, 停止定时器1以外的功能 输出晶体管为截止状态		0.2		mA
		内部振荡器运行模式, $V_{CC}=5V$ 在执行WIT指令时, 停止定时器1以外的功能 输出晶体管为截止状态		120	450	μA
		A/D转换器运行时的增量 f(X _{IN})=8MHz, $V_{CC}=5V$		0.45		mA
		振荡停止 (在执行STP指令时)	$T_a=25^{\circ}C$	0.1	1.0	μA
			$T_a=85^{\circ}C$		10.0	μA

(4) A/D 转换器特性

表 14 A/D 转换器特性 (在没有指定的情况下, $V_{CC}=2.7\sim 5.5V$, $V_{SS}=0V$, $T_a=-20\sim 85^{\circ}C$)

符号	项 目	测 定 条 件	规 格 值			单 位
			最 小	标 准	最 大	
—	分辨率				8	bits
ABS	绝对精度误差	$T_a=25^{\circ}C$, $V_{CC}=V_{REF}$			± 3	LSB
t _{CONV}	转换时间				109	t _{C(XIN)}
R _{LADDER}	梯形电阻			37		k Ω
I _{VREF}	基准电源输入电流	V _{REF} =5.0V	50	135	200	μA
		V _{REF} =3.0V	30	80	120	
I _{I(D)}	A/D 端口输入电流				5.0	μA

注. 在以下的使用条件时可能会降低 AD 转换精度:

- (1) 如果 V_{REF} 电压低于 V_{CC} 电压, 单片机内部的模拟电路就容易受噪声的影响, 因此与 V_{REF} 电压和 V_{CC} 电压相同时相比, 转换精度可能下降。
- (2) V_{REF} 电压不超过 3.0V 时, 低温时的转换精度与常温时的转换精度相比, 可能会大幅度下降。如果预计在低温使用, 建议 $V_{REF}=3.0V$ 以上。

(5) 时序的必要条件

表 15 时序的必要条件 (在没有指定的情况下, $V_{CC}=1.8\sim 5.5V$, $V_{SS}=0V$, $T_a=-20\sim 85^{\circ}C$)

符号	项 目	规 格 值			单 位
		最 小	标 准	最 大	
t _w (RESET)	复位输入 “L” 脉冲宽度	2			μs
t _{C(XIN)}	外部时钟输入周期时间	125			ns
t _{WH(XIN)}	外部时钟输入 “H” 脉冲宽度	50			ns
t _{WL(XIN)}	外部时钟输入 “L” 脉冲宽度	50			ns
t _{C(CNTR0)}	CNTR0输入周期时间	200			ns
t _{WH(CNTR0)}	CNTR0、INT0、INT1输入 “H” 脉冲宽度	80			ns
t _{WL(CNTR0)}	CNTR0、INT0、INT1输入 “L” 脉冲宽度	80			ns
t _{C(CNTR1)}	CNTR1输入周期时间	2000			ns
t _{WH(CNTR1)}	CNTR1输入 “H” 脉冲宽度	800			ns
t _{WL(CNTR1)}	CNTR1输入 “L” 脉冲宽度	800			ns
t _{C(SCLK)}	串行I/O时钟输入周期时间 (注)	800			ns
t _{WH(SCLK)}	串行I/O时钟输入 “H” 脉冲宽度 (注)	370			ns
t _{WL(SCLK)}	串行I/O时钟输入 “L” 脉冲宽度 (注)	370			ns
t _{su(RXD-SCLK)}	串行I/O输入准备时间	220			ns
t _{h(SCLK-RXD)}	串行I/O输入保持时间	100			ns

注: 关于串行I/O, 是在串行I/O控制寄存器 (地址001A16) 的位6为“1” (时钟同步串行I/O) 的情况。

在串行I/O控制寄存器的位6为“0” (异步串行I/O) 的情况下, 规格值为1/4。

(6) 开关特性

表 16 开关特性 (在没有指定的情况下, $V_{CC}=1.8\sim 5.5V$, $V_{SS}=0V$, $T_a=-20\sim 85^{\circ}C$)

符号	项 目	规 格 值			单 位
		最 小	标 准	最 大	
$t_{WH}(SCLK)$	串行I/O时钟输出“H”脉冲宽度	$t_c(SCLK)/2-30$			ns
$t_{WL}(SCLK)$	串行I/O时钟输出“L”脉冲宽度	$t_c(SCLK)/2-30$			ns
$t_d(SCLK-TxD)$	串行I/O输出延迟时间			140	ns
$t_v(SCLK-TxD)$	串行I/O输出有效时间	-30			ns
$t_r(SCLK)$	串行I/O时钟输出上升时间			30	ns
$t_f(SCLK)$	串行I/O时钟输出下降时间			30	ns
$t_r(CMOS)$	CMOS输出上升时间 (注)		10	30	ns
$t_f(CMOS)$	CMOS输出下降时间 (注)		10	30	ns

注: XOUT 管脚除外。




图 56 开关特性测定电路图






图 57 时序图

封装尺寸图



附录

有关编程的注意事项

1. 处理器状态寄存器

(1) 处理器状态寄存器的初始化

有必要对影响程序执行的处理器状态寄存器 (PS) 的标志进行初始化。

特别是T标志和D标志直接影响到运算本身，因此必须对其初始化。

<理由>

处理器状态寄存器 (PS) 除了 I 标志为 “1” 以外，复位后的值不定。




图 1 处理器状态寄存器的标志的初始化

(2) 处理器状态寄存器的参照方法

在要参照处理器状态寄存器 (PS) 的内容时，请在执行一次PHP指令后读取 (S) +1 的内容。如果需要，通过PLP 指令的执行恢复被保存的PS。

必须在执行PLP指令后执行NOP指令。




图 2 PLP 指令的执行步骤



图 3 执行 PHP 指令后的堆栈存储器的内容

2. 十进制运算


(1) 十进制运算时的指令

在十进制运算时，通过 SED 指令将十进制模式标志 D 置 “1”，然后执行 ADC 指令或者 SBC 指令。此时，必须在 ADC 指令或者 SBC 指令后执行一条指令之后，执行 SEC 指令、CLC 指令或者 CLD 指令。

(2) 十进制运算时的状态标志

在十进制模式 (D 标志 = “1”) 时执行 ADC、SBC 指令后，状态标志中的 N、V 和 Z 的 3 个标志变为无效。

另外, C (进位) 标志在运算结果发生进位时被置“1”, 在发生借位时被清“0”, 因此 C (进位) 标志可用作判断运算结果的进位或借位的标志。在运算前必须对 C 标志初始化。



3. JMP指令

在使用JMP指令 (间接寻址方式) 时, 不能将低8位为“FF₁₆”的地址指定为操作数。

4. BRK指令

(1) 中断优先级

如果在以下2个状态时执行BRK指令, 就从中断源中优先级最高的中断向量地址执行中断。

- 中断请求位和中断允许位都为“1”
- 将I标志置“1”, 禁止中断

5. 乘除指令

(1) MUL、DIV指令不受T、D标志的影响。

(2) 在执行乘除指令时, 处理器状态寄存器的内容不变。

6. 读/修改/写指令

请不要对不能读取的SFR执行读/修改/写指令。

读/修改/写指令是以字节单位对存储器进行读/修改/写的指令。

在740族中, 以下所示的指令为读/修改/写指令

(1) 位处理指令

CLB、SEB

(2) 移位、循环指令

ASL、LSR、ROL、ROR、RRF

(3) 加减指令

DEC、INC

(4) 逻辑运算指令 (1的补码)

COM

另外, 虽然加减指令、逻辑运算指令 (ADC、SBC、AND、EOR、ORA) 不是读/修改/写指令, 但是在T标志为“1”时这些指令进行和读/修改/写指令同样的运行。因此, 请不要对不能读的SFR执行这些指令。

<理由>

如果对不能读的 SFR 执行这些指令, 就会出现如下情况:

由于 SFR 为不能读的寄存器, 因此读取的值不定, 如果修改并且写此不定的值, 写入的值就变为不可预测的值。

有关外围功能的注意事项

有关输入/输出端口的注意事项

1. 上拉控制寄存器

将内置上拉电阻的各端口用作输出端口时，对应端口的上拉控制位将变为无效，并且分离上拉电阻。

<理由>

上拉控制只有在各方向寄存器为输入模式时有效。

2. 在等待状态的使用

在等待状态^{*1}以低功耗为目的使用时，不能将输入端口和输入/输出端口的输入电平置为不定状态。

此时，必须用电阻上拉（连接Vcc）或者下拉（连接Vss）端口。

在决定电阻值时，请注意以下 2 点：

- 外接电路
- 通常运行时的输出电平的变动

另外，在使用内部上拉电阻时，必须注意电流值的偏差。

- 设定成输入端口时：固定输入电平。
- 设定成输出端口时：不要将电流流向外部。

<理由>

在由方向寄存器将端口设定成输入端口时输出晶体管为 OFF 状态，因此端口为高阻抗状态。所以，根据外接电路，电平可能出现不定的状态。

如果输入端口和输入/输出端口的输入电平出现不定的状态，被输入到单片机内部的输入缓冲区的电位就变为不稳定状态，可能会发生电源电流的流动。

*1 等待状态： 通过 STP 指令执行的停止模式
通过 WIT 指令执行的等待模式

3. 通过位处理指令改写输出数据

在使用位处理指令^{*2}改写输入/输出端口的端口锁存器时，可能会改变未指定位的值。

<理由>

位处理指令为读/修改/写形式的指令，能以字节单位进行读和写。因此，对输入/输出端口的端口锁存器的某一位执行此指令时，将对此端口锁存器的所有位进行以下的处理：

- 设定为输入的位：CPU 读取管脚的值，进行位处理后写入此位。
- 设定为输出的位：CPU 读取端口锁存器的位的值，进行位处理后写入此位。

但是，必须注意以下几点：

- 即使将设定为输出的端口改变为输入端口，端口锁存器中的输出数据也被保持。
- 在位处理指令没有对设定为输入的端口锁存器的位进行指定时，如果管脚和端口锁存器的内容不同，位的值就可能发生变化。

*2 位处理指令：SEB指令、CLB指令

4. 方向寄存器

不能读取端口方向寄存器的值。也就是说，不能使用LDA指令、T标志为“1”时的存储器运算指令、将方向寄存器的值作为变址值的寻址模式以及BBC、BBS等位测试指令。另外，也不能使用CLB和SEB等位操作指令、方向寄存器的读/修改/写指令（ROR等指令）。必须使用LDM、STA等指令设定方向寄存器。

有关处理未使用管脚的注意事项

1. 未使用管脚的正确处理

请尽可能用短的布线 (20mm以内) 处理以下的单片机管脚：

(1) 输入/输出端口

在设定成输入模式时, 请用 $1k\sim 10k\Omega$ 的电阻将各管脚连接到VCC或者VSS。对于能选择内部上拉电阻的端口, 也可使用内部上拉电阻。

在设定成输出模式时, 请用“L”或者“H”输出状态将各管脚置成开路。

- 在设定成输出模式且置成开路的情况下, 从复位后到由程序将端口切换成输出模式为止, 保持初始状态的输入模式。因此, 管脚的电压电平不定, 在端口变为输入模式时电源电流可能会增大。关于对系统的影响, 用户必须进行充分的系统评价。
- 请考虑因噪声和程序失控等引起方向寄存器变化的情况, 通过用程序定期重新设定方向寄存器, 进一步提高程序的信赖度。

2. 处理时的注意事项

(1) 在将输入/输出端口设定为输入模式时

[1] 请不要置成开路。

<理由>

- 根据初级电路, 电源电流可能会增大。
- 与“1. (1) 输入/输出端口”的处理相比, 容易受噪声影响。

[2] 请不要直接连接 VCC 或者 VSS

<理由>

在因噪声和程序失控等引起方向寄存器变成输出模式时, 有可能发生短路的情况。

[3] 请不要用一个电阻将多个端口一起连接到 VCC 或者 VSS

<理由>

在因噪声和程序失控等引起方向寄存器变成输出模式时, 端口间有可能发生短路的情况。

有关中断的注意事项

1. 改变关联寄存器的设定

在选择外部中断的有效边沿以及选择多个中断源共用的中断向量的中断源时, 如果要禁止与这些设定同步产生的中断, 就请按以下的步骤进行设定:




图 5 关联寄存器的设定步骤

<理由>

在以下的情况下，对应中断的中断请求位有可能变为“1”。

- 切换外部中断的有效边沿时

INT0 中断边沿选择位（中断边沿选择寄存器（地址 3A16）的位 0）

INT1 中断边沿选择位（中断边沿选择寄存器的位 1）

CNTR0 极性转换位（定时器 X 模式寄存器（地址 2B16）的位 2）

CNTR1 极性转换位（定时器 A 模式寄存器（地址 1D16）的位 6）

2. 中断请求位的判断

在将中断请求位置“0”后立即通过BBC指令或者BBS指令判断此位时，必须按以下的步骤进行判断：

<理由>

如果在将中断请求位置“0”后立即执行BBC指令或者BBS指令，就判断置“0”前的中断请求位的值。




图 6 中断请求位的设定步骤

有关定时器的注意事项

1. 将值n（0~255）写到定时锁存器时的分频比为 $1/(n+1)$ 。
2. 切换定时器 X 的计数源时，必须在停止计数的状态下进行。

有关定时器 1 的注意事项

1. 有关定时器 1 计数源的选择

能在内部振荡器振荡控制位（CPU 模式寄存器（地址 3B16）的位 3）为“1”（允许振荡）时选择定时器 1 计数源选择位（定时器计数源设定寄存器 2（地址 2F16）的位 1 和位 0）的内部振荡器输出。

有关定时器 A 的注意事项

1. CNTR1 中断极性选择

在对 CNTR1 极性转换位（定时器 A 模式寄存器（地址 1D16）的位 6）设定值的同时中断极性也受影响。如果 CNTR1 极性转换位为“0”，就在 CNTR1 管脚输入的下降沿 CNTR1 中断请求位变为“1”；如果 CNTR1 极性转换为“1”，就在 CNTR1 管脚输入的上升沿 CNTR1 中断请求位变为“1”。

但是，在脉宽 HL 连续测定模式时，与 CNTR1 极性转换位的值无关而在管脚的上升沿和下降沿发生 CNTR1 中断请求。

2. 周期测定、事件计数、脉宽 HL 连续测定模式

请将与 CNTR1 输入管脚兼用的端口 P00 的方向寄存器设定成输入模式。

请将 P00 键唤醒选择位（中断边沿选择寄存器（地址 3A16）的位 7）置“1”（禁止键唤醒），禁止与 CNTR1 输入管脚兼用的 P00 的键唤醒功能。

3. 有关定时器 A 计数源的选择

能在内部振荡器振荡控制位（CPU 模式寄存器（地址 3B16）的位 3）为“1”（允许振荡）时选择定时器 A 计数源选择位（定时器计数源设定寄存器 2（地址 2F16）的位 3 和位 2）的内部振荡器输出。

有关定时器 X 的注意事项

1. CNTRO 中断极性选择

在对 CNTRO 极性转换位 (定时器 X 模式寄存器 (地址 2B16) 的位 2) 设定值的同时中断极性也受影响。如果在 CNTRO 极性转换位为“0”，就在 CNTRO 管脚输入的下降沿 CNTRO 中断请求位变为“1”；如果 CNTRO 极性转换为“1”时，就在 CNTRO 管脚输入的上升沿 CNTRO 中断请求位变为“1”。

2. 定时器 X 计数源选择

只能在陶瓷振荡或者使用内部振荡器时选择定时器 X 计数源选择位 (定时器计数源设定寄存器 1 (地址 2E16) 的位 1 和位 0) 的 f(XIN) (1/1 分频)。

在 RC 振荡时，不能选择。

3. 脉冲输出模式

请将与 CNTRO 输入管脚兼用的端口 P14 的方向寄存器设定成输入模式。

在使用 TXOUT 管脚时，请将兼用的端口 P03 的方向寄存器设定成输入模式。

4. 脉宽测定模式

请将与 CNTRO 输入管脚兼用的端口 P14 的方向寄存器设定成输入模式。

有关串行 I/O 的注意事项

1. 时钟同步

(1) 在停止发送运行时，请将串行 I/O 控制寄存器 (地址 1A16) 的串行 I/O 允许位 (位 7) 和发送允许位 (位 4) 置“0” (禁止串行 I/O 和禁止发送)。

<理由>

即使将串行 I/O 允许位置“0” (禁止串行 I/O)，发送运行也不停止，并且发送电路也不进行初始化，内部的发送运行继续进行 (由于 TxD、RxD、SCLK、SRDY 各管脚的功能为输入/输出端口功能，因此不向外部输出发送数据)。如果在这样的状态下对发送缓冲寄存器写数据，就开始单片机内部的移位运行，该数据被传送到发送移位寄存器。此时，如果将串行 I/O 允许位置“1”，就会在移位中途将内部移位中的数据输出到 TxD 端子，导致出错。

(2) 在停止接收运行时，请将串行 I/O 控制寄存器 (地址 1A16) 的接收允许位 (位 5) 置“0” (禁止接收) 或者将串行 I/O 允许位 (位 7) 置“0” (禁止串行 I/O)。

(3) 在停止发送/接收运行时，请将发送允许位和接收允许位同时置“0” (禁止发送/接收) (不能只停止发送运行或只停止接收运行)。

<理由>

由于在时钟同步串行 I/O 模式时发送和接收使用同样的时钟。因此，如果只禁止其中一方的运行，发送和接收就不能同步进行，发生错位。

在时钟同步串行 I/O 模式，即使只进行接收，发送电路的时钟电路也在运行。因此，即使将发送允许位置“0” (禁止发送) 发送电路也不停止运行。另外，与 (1) 相同，即使将串行 I/O 允许位置“0” (禁止串行 I/O)，发送电路也不进行初始化。

(4) 在选择外部时钟作为同步时钟的情况下，请在接收侧进行 SRDY 输出时将串行 I/O 控制寄存器 (地址 1A16) 的接收允许位 (位 5)、SRDY 输出允许位 (位 2) 和发送允许位同时置“1”。

(5) 在输入 SRDY 信号时，请在对发送/接收缓冲寄存器写数据前将使用的端子设定为输入模式。

2. UART

在停止发送运行时，请将发送允许位置“0” (禁止发送)。

<理由>


与 1. 的 (1) 相同。

在停止接收运行时，请将接收允许位置“0” (禁止接收)。

在停止发送/接收运行时，请将发送允许位置“0” (禁止发送) 以及将接收允许位置“0” (禁止接收)。

3. 时钟同步/UART 模式的共同注意事项

(1) 在重新设定串行 I/O 控制寄存器时, 请将发送允许位和接收允许位置 “0”, 在复位发送和接收电路后重新设定。



(2) 发送移位寄存器的移位结束标志 (串行 I/O 状态寄存器 (地址 1916) 的位 2) 从 “1” 到 “0”的变化比移位时钟迟 0.5~1.5 个时钟。因此, 在对发送缓冲器写发送数据后, 通过参照发送移位寄存器的移位结束标志控制数据发送时, 必须注意这个延迟。

(3) 在数据发送时选择外部时钟作为同步时钟的情况下, 必须在 SCLK 为 “H” 的状态下将发送允许位置 “1”。另外, 也必须在 SCLK 为 “H” 的状态下写发送缓冲寄存器。

(4) 在使用发送中断时, 请按以下的步骤设定:

- ① 将串行 I/O 发送中断允许位置 “0” (禁止)。
- ② 将发送允许位置 “1”。
- ③ 在执行一条以上的指令后, 将串行 I/O 发送中断请求位 (中断请求寄存器 1 (地址 3C16) 的位 1) 置 “0”。
- ④ 将串行 I/O 发送中断允许位 (中断控制寄存器 1 (地址 3E16) 的位 1) 置 “1” (允许)。

<理由>

如果将发送允许位置 “1”, 串行 I/O 状态寄存器 (地址 1916) 的发送缓冲器空标志 (位 0) 和发送移位寄存器的移位结束标志 (位 2) 就被置 “1”。

因此, 对于发送中断的发生源, 无论选择上面哪一个标志置 “1”的时序, 都会发生中断请求, 并且发送中断请求位被置位。

(5) 对波特率发生器 (BRG) 的写操作必须在发送和接收停止时进行。

4. 允许串行 I/O 时的输入/输出管脚功能

根据串行 I/O 控制寄存器 (地址 1A16) 的串行 I/O 模式选择位 (位 6) 和串行 I/O 同步时钟选择位 (位 1) 的设定值, P12/SCLK、P13/SDY 管脚发生如下的变化:

(1) 串行 I/O 模式选择位 → “1”:

在选择时钟同步串行 I/O 时

- 串行 I/O 同步时钟选择位的设定
 - “0” : P12 管脚变为同步时钟的输出管脚。
 - “1” : P12 管脚变为同步时钟的输入管脚。
- SDY 输出允许位 (SDY) 的设定
 - “0” : P13 管脚可作为通常的输入/输出管脚使用。
 - “1” : P13 管脚变为 SDY 的输出管脚。

(2) 串行 I/O 模式选择位 → “0”:

在选择时钟异步 (UART) 串行 I/O 时

- 串行 I/O 同步时钟选择位的设定
 - “0” : P12 管脚可作为通常的输入/输出管脚使用。
 - “1” : P12 管脚变为外部时钟的输入管脚。
- 在选择异步 (UART) 串行 I/O 时, P13 管脚可作为通常的输入/输出管脚使用。

有关 A/D 转换的注意事项

1. 模拟输入管脚

为了正确进行 A/D 转换, 需要在所定的时间内完成对内部电容的充电。为了在此时间内完成对内部电容的充电所必需的模拟输入源的最大输出阻抗如下:

约 $35\text{K}\Omega$ ($f(XIN)=8\text{MHz}$)

在输出阻抗的最大值超过上述值时, 请采取在模拟输入管脚—Vss 之间插入电容 ($0.01\mu\text{F} \sim 1\mu\text{F}$) 等对策, 充分确认应用产品的运行。

<理由>

模拟输入管脚内置了用于模拟电压比较的电容。因此, 如果来自高阻抗信号源的信号输入到模拟输入管脚, 就会产生充放电噪声, 无法获得充分的 A/D 转换精度。

2. A/D 转换中的时钟频率

比较器由电容耦合构成, 如果时钟频率低, 电荷就会丢失, 可能得不到充分的 A/D 转换精度。

因此, 在设定 $f(XIN)$ 的值时必须使 A/D 转换中的 A/D 转换时钟为 500kHz 以上。

3. A/D 转换精度

在以下的使用条件时可能会降低AD转换精度:

- (1) 如果 V_{REF} 电压低于 V_{CC} 电压, 就容易发生单片机内部的模拟电路噪声, 因此与 V_{REF} 电压和 V_{CC} 电压相同时相比, 转换精度可能下降。
- (2) V_{REF} 电压不超过 3.0V 时, 低温时的转换精度与常温时的转换精度相比, 可能会大幅度下降。如果预计在低温使用, 推荐 $V_{REF}=3.0\text{V}$ 以上。

有关监视定时器的注意事项

1. 由于在等待模式时监视定时器运行, 为了防止发生下溢, 请对监视定时器控制寄存器进行写操作。
2. 虽然在停止模式时监视定时器不运行, 但是在 STP 指令解除后的振荡稳定时间内运行。为了防止在此期间发生下溢, 请在执行 STP 指令前对监视定时器控制寄存器进行写操作。
3. STP 指令禁止位 (监视定时器控制寄存器 (地址 3916) 的位 6) 能通过程序写 “1”, 但是不能改写为 “0”。

有关复位管脚的注意事项

1. 电容的连接

当复位信号缓慢上升时, 请在 $\overline{\text{RESET}}$ 管脚和 Vss 管脚之间连接陶瓷电容等高频特性良好的 1000pF 以上的电容。在使用电容时, 请注意以下 2 点:

- 使电容的布线长度为最短。
- 请用户充分确认应用产品的运行。

<理由>

如果几 ns 到几十 ns 的冲击性噪声侵入 $\overline{\text{RESET}}$ 输入管脚, 单片机就可能产生误动作。

有关时钟发生电路的注意事项

1. 陶瓷/晶体振荡和 RC 振荡的切换

在复位解除后, 振荡方式选择位 (CPU 模式寄存器 (地址 3B16) 的位 5) 为 “0” (陶瓷/晶体振荡)。在使用 RC 振荡时必须置 “1”。

2. 倍速模式

倍速模式只能用于陶瓷/晶体振荡时。

在 RC 振荡时不能使用。

3. CPU 模式寄存器的改写

振荡方式选择位 (CPU 模式寄存器 (地址 3B16) 的位 5) 和处理器模式位 (CPU 模式寄存器 (地址 3B16) 的位 1 和位 0) 是选择振荡方式以及控制单片机运行模式的位。为了防止由失控等误写引起的单片机死锁, 这些位在复位解除后只能改写一次。

此后，这些位的写操作就变为无效（仿真器专用 MCU “M37544RSS” 除外）。

另外，在对位 5、位 1 和位 0 以外的位使用读/修改/写指令（SEB、CLB 等指令）后，这些位的写操作也变为无效。

4. 时钟分频比、XIN 振荡控制、内部振荡器振荡控制的切换

根据 CPU 模式寄存器（地址 3B16）的时钟分频比选择位（位 7 和位 6）、XIN 振荡控制位（位 4）和内部振荡器振荡控制位（位 3）的设定值，时钟发生电路可实现如时钟发生电路状态转移图（图 45）所示的状态转移。

在转换时，必须注意图中的转移限制事项。

5. 内部振荡器的运行

在由内部振荡器提供主时钟时，必须将 XIN 管脚经由 $1k\Omega \sim 10k\Omega$ 的电阻连接到 VCC，并且将 XOUT 管脚开路。

另外，内部振荡器的时钟频率根据电源电压和工作环境温度会发生很大的变化，因此在设计应用产品时，必须对此频率变动取得充分容限。

6. 在使用陶瓷谐振器和晶体谐振器时

在主时钟使用陶瓷谐振器和晶体谐振器时，必须用最短的距离将陶瓷谐振器/晶体谐振器和外接电路连接到 XIN 管脚和 XOUT 管脚。

没有内置反馈电阻。

7. 在使用 RC 振荡时

在主时钟使用 RC 振荡时，必须将 XIN 管脚和 XOUT 管脚短路，并且用最短距离连接电阻 R 和电容 C 的外接电路。

另外，必须注意用于 RC 振荡的电阻 R 和电容 C 的常数不能使因单片机的电特性偏差、电阻以及电容自身的电特性偏差而引起的频率变动超过规定的输入频率。

8. 在使用外部时钟时

在主时钟使用外部时钟信号时，必须将时钟发生源连接到 XIN 管脚，并且将 XOUT 管脚开路。

另外，必须将振荡方式选择位（CPU 模式寄存器（地址 3B16）的位 5）选择为“0”（陶瓷振荡）。

有关振荡控制的注意事项

1. 振荡停止检测电路

- (1) 在使用停止模式时，必须将振荡停止检测功能设定为无效。
- (2) 在用 XIN 振荡控制位选择陶瓷或者 RC 振荡停止时，必须将振荡停止检测功能设定为无效。
- (3) 仿真器专用 MCU “M37544RSS” 没有振荡停止检测电路的功能。

2. 停止模式

(1) 在使用停止模式时，必须将振荡停止检测功能设定为无效。

(2) 在使用停止模式时，必须将 STP 指令禁止位（监视定时器控制寄存器（地址 3916）的位 6）置“0”（允许 STP 指令）。

(3) 能通过 STP 指令解除后振荡稳定时间设定位（MISRG（地址 3816）的位 0），选择自动设定/不自动设定 STP 指令解除后的振荡稳定时间。在执行 STP 指令时，如果振荡稳定时间设定位为“0”，就自动将定时器 1 设定成“0116”，并且将预定标器 1 设定成“FF16”；如果振荡稳定时间设定位为“1”，就必须按所使用的谐振器的振荡稳定时间给定时器 1 和预定标器 1 设定等待时间。另外，在使用定时器 1 时，必须在停止模式进行复位后，重新设定定时器 1 和预定标器 1 的值。

(4) 在用时钟分频比选择位（CPU 模式寄存器（地址 3B16）的位 7 和位 6）选择内部振荡器时，不能使用 STP 指令。

(5) 在使用停止模式时，必须将内部振荡器振荡控制位（CPU 模式寄存器（地址 3B16）的位 3）置“1”（停止内部振荡器振荡）。

- (6) 在 A/D 转换中，不能执行 STP 指令。

有关振荡停止检测电路的注意事项

1. 振荡停止检测状态位在以下的情况下进行初期化:
 - 外部复位时
 - 对陶瓷或者 RC 振荡停止检测功能有效位写“0”时
2. 仿真器专用 MCU “M37544RSS” 没有振荡停止检测电路。

有关电源电压的注意事项

在单片机的电源电压低于推荐运行条件的值时，单片机可能无法正常运行，处于不稳定的运行状态。

对于在电源电压下降和切断电源时电源电压缓慢下降的系统，系统设计时必须考虑即使在电源电压低于推荐运行条件时的不稳定运行状态下也能保证系统正常的单片机复位等对策。

有关空白出货产品的注意事项

虽然在组装工程前对空白出货产品进行了充分的 QzROM 写测试，但是在组装工程后对用户 ROM 区没有进行写测试，因此有可能发生 0.1% 左右的写失败。另外，写的环境也会造成写失败，所以在使用时必须充分注意电缆的接触和插座上的异物等。

有关硬件的注意事项

1. 电源管脚的处理

为了防止闩锁现象，必须在使用时将高频特性良好的电容作为旁路电容外接在元件的电源管脚 (Vcc 管脚) 和 GND 管脚 (Vss 管脚) 之间。建议旁路电容使用 $0.01\mu\text{F} \sim 0.1\mu\text{F}$ 的陶瓷电容。

另外，必须以最短距离将旁路电容外接在电源管脚和 GND 管脚之间。

2. CNVss 管脚的使用

由于 CNVss 管脚和可编程的电源管脚 (VPP 管脚) 兼用，因此用小电阻从管脚连接到内部存储器电路块。

为了提高抗噪声误动作能力，CNVss 管脚的布线必须经由 $1 \sim 10\text{k}\Omega$ 的电阻连接到 Vss。

有关 QzROM 的注意事项

订购 QzROM 编程后的产品时的注意事项

在订购 QzROM 编程的出货产品时，必须提交用掩模文件转换实用程序 (MM) 建立的掩模文件 (扩展名.msk)。

另外，在执行掩模文件转换实用程序 (MM) 建立掩模文件时，必须设定 ROM 选项 (在掩模转换实用程序中记为“掩模选项”) 的数据。

有关 ROM 代码保护的注意事项

(QzROM 编程后的出货产品)

QzROM 编程后的出货产品的 ROM 代码保护，由订货时提出的在建立掩模文件时的 ROM 选项数据决定。

对于 QzROM 编程出货产品，在本公司进行编程时，将 ROM 选项数据写入 ROM 代码保护地址 (地址 FFD4₁₆)。因此，ROM 代码保护地址的内容会有订货时的值与实际写入的值不同的情况。

建立掩模文件时的 ROM 选项数据为“有保护”时，设定“00₁₆”；为“无保护”时，设定“FF₁₆”。因此，QzROM 编程后的出货产品的 ROM 代码保护地址 (用户 ROM 区除外) 的内容为“00₁₆”或者“FF₁₆”。

另外，必须注意：在没有设定 ROM 选项数据或者设定了“00₁₆”和“FF₁₆”以外的数据时，不能接受该掩模文件。

订购 QzROM 编程后的产品时的提交资料

必须在订购 QzROM 编程后的出货产品时提交以下的资料：

- QzROM 编程确认书*
- 标志指定书*
- ROM 的数据 • • • 掩模文件

* 有关 QzROM 编程确认书和标志指定书，请参照瑞萨科技网页 (<http://www.renesas.com/>)。另外，QzROM 单片机不对应特殊字体标记 (贵公司商标等)。

修订记录			7544 群 (QzROM 版) 数据表
Rev.	发行日	修订内容	
		页	修订处
1.00	2005.03.10	—	初版发行
2.00	2006.03.14	全体 2、4、5、7 3 7 12 18 42 46 49 51~53 54 64	删除了“开发中” 修改了封装型号 追加了“表 1 性能概要” 删除了“表 2 支持产品一览表” 追加了“●ROM 代码保护地址”，修改了图 10 追加了“●未使用管脚的处理方法” 删除了“（4）CNVss 管脚的布线”（旧） 修改了“（4）Vpp 管脚的布线” 修改了图 49 $5k\Omega \rightarrow 1 \sim 5k\Omega$ 修改了“表 9 绝对最大额定值”的 Vcc、Vi、Vo 条件 修改了“表 12 电特性”的 VRAM 的最小值 追加了“（4）A/D 转换器特性”、“（5）时序的必要条件”、“（6）开关特性”和“时序图” 修改了封装尺寸图 追加了“有关空白出货产品的注意事项”、“有关 QzROM 的注意事项”、“订购 QzROM 编程后的产物时的提交资料”

Keep safety first in your circuit designs!

1. Renesas Technology Corp. puts the maximum effort into making semiconductor products better and more reliable, but there is always the possibility that trouble may occur with them. Trouble with semiconductors may lead to personal injury, fire or property damage. Remember to give due consideration to safety when making your circuit designs, with appropriate measures such as (i) placement of substitutive, auxiliary circuits, (ii) use of nonflammable material or (iii) prevention against any malfunction or mishap.

Notes regarding these materials

1. These materials are intended as a reference to assist our customers in the selection of the Renesas Technology Corp. product best suited to the customer's application; they do not convey any license under any intellectual property rights, or any other rights, belonging to Renesas Technology Corp. or a third party.
2. Renesas Technology Corp. assumes no responsibility for any damage, or infringement of any third-party's rights, originating in the use of any product data, diagrams, charts, programs, algorithms, or circuit application examples contained in these materials.
3. All information contained in these materials, including product data, diagrams, charts, programs and algorithms represents information on products at the time of publication of these materials, and are subject to change by Renesas Technology Corp. without notice due to product improvements or other reasons. It is therefore recommended that customers contact Renesas Technology Corp. or an authorized Renesas Technology Corp. product distributor for the latest product information before purchasing a product listed herein.
- The information described here may contain technical inaccuracies or typographical errors.
- Renesas Technology Corp. assumes no responsibility for any damage, liability, or other loss rising from these inaccuracies or errors.
- Please also pay attention to information published by Renesas Technology Corp. by various means, including the Renesas Technology Corp. Semiconductor home page (<http://www.renesas.com>).
4. When using any or all of the information contained in these materials, including product data, diagrams, charts, programs, and algorithms, please be sure to evaluate all information as a total system before making a final decision on the applicability of the information and products. Renesas Technology Corp. assumes no responsibility for any damage, liability or other loss resulting from the information contained herein.
5. Renesas Technology Corp. semiconductors are not designed or manufactured for use in a device or system that is used under circumstances in which human life is potentially at stake. Please contact Renesas Technology Corp. or an authorized Renesas Technology Corp. product distributor when considering the use of a product contained herein for any specific purposes, such as apparatus or systems for transportation, vehicular, medical, aerospace, nuclear, or undersea repeater use.
6. The prior written approval of Renesas Technology Corp. is necessary to reprint or reproduce in whole or in part these materials.
7. If these products or technologies are subject to the Japanese export control restrictions, they must be exported under a license from the Japanese government and cannot be imported into a country other than the approved destination.
- Any diversion or reexport contrary to the export control laws and regulations of Japan and/or the country of destination is prohibited.
8. Please contact Renesas Technology Corp. for further details on these materials or the products contained therein.

株式会社 瑞萨科技

下面所记中文只作为参考译文，英文具有正式效力。

请遵循安全第一进行电路设计：

1. 虽然瑞萨科技尽力提高半导体产品的质量和可靠性，但是半导体产品也可能发生故障。半导体的故障可能导致人身伤害、火灾事故以及财产损害。在电路设计时，请充分考虑安全性，采用合适的冗余设计、利用非易燃材料以及故障或者事故防止等的安全设计方法。

关于利用本资料时的注意事项：

1. 本资料是为了让用户根据用途选择合适的瑞萨科技产品的参考资料，不转让属于瑞萨科技或者第三者所有的知识产权和其它权利的许可。
2. 对于因使用本资料所记载的产品数据、图、表、程序、算法以及其它应用电路的例子而引起的损害或者对第三者的权力的侵犯，瑞萨科技不承担责任。
3. 本资料所记载的产品数据、图、表、程序、算法以及其它所有信息均为本资料发行时的信息，由于改进产品或者其它原因，本资料记载的信息可能变动，恕不另行通知。在购买本资料所记载的产品时，请预先向瑞萨科技或者经授权的瑞萨科技产品经销商确认最新信息。
- 本资料所记载的信息可能存在技术不准确或者印刷错误。因这些错误而引起的损害、责任问题或者其它损失，瑞萨科技不承担责任。
- 同时也请通过各种方式注意瑞萨科技公布的信息，包括瑞萨科技半导体网站 (<http://www.renesas.com>)。
4. 在使用本资料所记载部分或者全部数据、图、表、程序以及算法等信息时，在最终做出有关信息和产品是否适用的判断前，务必对作为整个系统的所有信息进行评价。由于本资料所记载的信息而引起的损害、责任问题或者其它损失，瑞萨科技不承担责任。
5. 瑞萨科技的半导体产品不是为在可能和人命相关的环境下使用的设备或者系统而设计和制造的产品。在研讨将本资料所记载的产品用于运输、交通车辆、医疗、航空宇宙用、原子能控制、海底中继器的设备或者系统等特殊用途时，请与瑞萨科技或者经授权的瑞萨产品经销商联系。
6. 未经瑞萨科技的书面许可，不得翻印或者复制全部或者部分资料的内容。
7. 如果本资料所记载的某产品或者技术内容受日本出口管理限制，必须在得到日本政府的有关部门许可后才能出口，并且不准进口到批准目的国家以外的国家。禁止违反日本和（或者）目的国家的出口管理法和法规的任何转卖、挪用或者再出口。
8. 如果需要了解本资料所记载的信息或者产品的详细，请与瑞萨科技联系。

RENESAS SALES OFFICES



<http://www.renesas.com>

Refer to "<http://www.renesas.com/en/network>" for the latest and detailed information.

Renesas Technology America, Inc.

450 Holger Way, San Jose, CA 95134-1368, U.S.A
Tel: <1> (408) 382-7500, Fax: <1> (408) 382-7501

Renesas Technology Europe Limited

Dukes Meadow, Millboard Road, Bourne End, Buckinghamshire, SL8 5FH, U.K.
Tel: <44> (1628) 585-100, Fax: <44> (1628) 585-900

Renesas Technology (Shanghai) Co., Ltd.

Unit 204, 205, AZIA Center, No.1233 Lujiazui Ring Rd, Pudong District, Shanghai, China 200120
Tel: <86> (21) 5877-1818, Fax: <86> (21) 6887-7898

Renesas Technology Hong Kong Ltd.

7th Floor, North Tower, World Finance Centre, Harbour City, 1 Canton Road, Tsimshatsui, Kowloon, Hong Kong
Tel: <852> 2265-6688, Fax: <852> 2730-6071

Renesas Technology Taiwan Co., Ltd.

10th Floor, No.99, Fushing North Road, Taipei, Taiwan
Tel: <886> (2) 2715-2888, Fax: <886> (2) 2713-2999

Renesas Technology Singapore Pte. Ltd.

1 Harbour Front Avenue, #06-10, Keppel Bay Tower, Singapore 098632
Tel: <65> 6213-0200, Fax: <65> 6278-8001

Renesas Technology Korea Co., Ltd.

Kukje Center Bldg. 18th Fl., 191, 2-ka, Hangang-ro, Yongsan-ku, Seoul 140-702, Korea
Tel: <82> (2) 796-3115, Fax: <82> (2) 796-2145

Renesas Technology Malaysia Sdn. Bhd.

Unit 906, Block B, Menara Amcorp, Amcorp Trade Centre, No.18, Jalan Persiaran Barat, 46050 Petaling Jaya, Selangor Darul Ehsan, Malaysia
Tel: <603> 7955-9390, Fax: <603> 7955-9510