カタログ等資料中の旧社名の扱いについて

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願い申し上げます。

ルネサスエレクトロニクス ホームページ (http://www.renesas.com)

2010 年 4 月 1 日 ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社(http://www.renesas.com)

【問い合わせ先】http://japan.renesas.com/inquiry



ご注意書き

- 1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
- 2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的 財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の 特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 3. 当社製品を改造、改変、複製等しないでください。
- 4. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
- 5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
- 6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、 産業用ロボット

高品質水準: 輸送機器(自動車、電車、<mark>船舶等</mark>)、交通用信号機器、防災・防犯装置、各種安全装置、生命 維持を目的として設計されていない医療機器(厚生労働省定義の管理医療機器に相当)

特定水準: 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器(生命維持装置、人体に埋め込み使用するもの、治療行為(患部切り出し等)を行うもの、その他直接人命に影響を与えるもの)(厚生労働省定義の高度管理医療機器に相当)またはシステム

- 8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
- 10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
- 12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご 照会ください。
- 注1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。



4556グループ

SINGLE-CHIP 4-BIT CMOS MICROCOMPUTER

RJJ03B0025-0302 Rev.3.02 2006.12.12

概 要

4556グループはCMOSプロセスを用いて開発されたオリジナル4ビットシングルチップマイクロコンピュータです。シンプルで高速な命令体系をもつ4500シリーズのCPUをコアとして、8ビットタイマ(リロードレジスタ付き 2本、時計カウント用16ビットタイマ1本、割り込み機能、発振回路切り替え機能を内蔵しています。

4556グループは、内蔵するメモリの種類、容量の異なる複数の品種があります。

詳細については下記の表を参照してください。

特長

最短命令実行時間

ワンタイムPROM版1.8~3.6V (動作源クロック、動作モード及び発振周波数により異な ります)

ツ	1	~


タイマ18ビット(リロードレジスタ付き)
タイマ28ビット(リロードレジスタ 2 本付き)
タイマ316ビット(固定分周)
割り込み機能 4要因
キーオンウェイクアップ機能9端子
LCD制御回路
セグメント出力23本
コモン出力4本
電圧低下検出回路(Hバージョンのみ)
リセット発生 標準1.8V(Ta=25)
リセット解除 標準1.9V(Ta=25)
ウォッチドッグタイマ
クロック発生回路
内蔵クロック(オンチップオシレータ)
メインクロック(セラミック共振 / RC発振)
サブクロック(水晶発振)
LED直接駆動可能 ポートD)


応用

リモートコントロール送信機

型名	ROM(PROM 溶量 (×10ビット)	RAM容量 (×4ビット)	パッケージ	ROM種類
M34556M4-XXXFP	4096語	288語	42P2R-A	マスクROM
M34556M8-XXXFP	8192語	288語	42P2R-A	マスクROM
M34556G8FP (注)	8192語	288語	42P2R-A	ワンタイムPROM
M34556M4H-XXXFP	4096語	288語	42P2R-A	マスクROM
M34556M8H-XXXFP	8192語	288語	42P2R-A	マスクROM
M34556G8HFP (注)	8192語	288語	42P2R-A	ワンタイムPROM

注.ブランク出荷品





機能ブロック図

性能概要

	陌 日		性能					
基本命令数	-	10/00						
奉 中可令数			123					
	G8H		124					
最短命令実行時間			0.5 µ s(発振周波数6MHz:高速スルーモード時)					
メモリ 京見		1	0.68 µ s(発振周波数4.4MHz:高速スルーモード時)					
メモリ容量	ROM		4096語×10ビット 					
			0400 * - 401° - 1					
			8192語×10ビット 					
	DAM		 288語×4ビット(液晶表示用RAM 23語×4ビットを含む)					
	NAW	M34556M4H/M8H/	ZOO語 X 4 C 9 T(
入出力ポート	Do ~ D5	入出力 (入力はスキップ	 1ビット×6 出力形式がソフトウェア切り替え可能 ポートD5 はINT端子と兼用					
	D6 ,D7	出力	1ビット×2 ポートD6 ,D7 はそれぞれXCIN ,XCOUT端子と兼用					
	P00 ~ P03	入出力	4ビット×1 プルアップ機能 ,キーオンウェイクアップ機能 ,出力形式がソフトウェア 切り替え可能 ポートP00~P03はそ <mark>れぞれSE</mark> G21~SEG24端子と兼用					
	P10~P13 入出力		4ビット×1 プルアップ機能 キーオンウェイクアップ機能 出力形式がソフトウェア 切り替え可能 ポートP10~P13はそれぞれSEG25~SEG28端子と兼用					
	P20~P23 入出力		4ビ <mark>ット×1</mark> 出力形式がソフトウェア切り替え可能 ポートP20~P23 はそれぞれSEG17~SEG20端子と兼用					
	C 出力		1ビット×1,CNTR端子と兼用					
タイマ	タイマ1		8ビットタイマ / イベントカウンタ ,リロードレジスタ付き					
	タイマ2		8ビットタイマ ,リロードレジスタ2本付き、PWM出力機能付き					
	タイマ3		16ビットタイマ、固定分周(時計カウント用タイマ)					
	タイマLC		4ビットタイマ ,リロードレジスタ付き(LCDクロック生成用)					
	ウォッチドッ	グタイマ	16ビットタイマ、固定分周(監視用タイマ)					
LCD制御回路	選択バイアス	. <mark>值</mark>	1/2,1/3バイアス					
	選択時分割値		2 3 4時分割					
	コモン出力		4本					
	セグメント出	カ	23本					
	電源用内蔵抵	抗	2r×3 2r×2 r×3 r×2(r=80k 、(Ta=25)標準値)					
割り込み	要因		4要因(外部×1,タイマ×3)					
		•	1レベル					
サブルーチンネスティ	ィング		8レベル					
素子構造			CMOSシリコンゲート					
パッケージ			42ピンプラスチックモールドSSOP(42P2R-A)					
動作周囲温度			- 20 ~ 85					
電源電圧	マスクROM版		1.8~5.5火 動作源クロック 動作モードおよび発振周波数により異なります)					
	ワンタイムPI		1.8~3.6V(動作源クロック 動作モードおよび発振周波数により異なります)					
消費電流 標準値)	CPU動作時(マスクROM版)	2.2mA (Ta = 25					
		ド時/ マフクPOM版)	, , , ,					
			6 μ A(Ta = 25 ,VDD = 5V ,f(XCIN) = 32kHz) 0.1 μ A(Ta = 25 ,VDD = 5V、出力トランジスタ遮断状態)					



端子の機能説明

端子名	名 称	入力 出力	機 能
VDD	電源	-	正電源電圧供給端子です。
Vss	接地	-	GND端子です。
CNVss	CNVss	-	この端子はVssに接続し、必ず' L "(0V)を印加してください。
XIN	メインクロック 入力	入力	メインクロック発生回路の入力/出力端子です。セラミック共振子を使用する場合は、 XIN端子とXOUT端子の間にセラミック共振子を接続して使用します。XIN端子とXOUT端
Хоит	メインクロック 出力	出力	子の間には帰還抵抗が内蔵されています。RC発振を使用する場合はXIN端子に抵抗・コンデンサを接続し、XouT端子を開放にして使用します。
Xcin	サブクロック 入力	入力	サブクロック発生回路の入力/出力端子です。Xcin端子とXcout端子の間に32.768kHzの水晶発振子を接続して使用します。Xcin端子とXcout端子の間には帰還抵抗が内蔵さ
Хсоит	サブクロック 出力	出力	れています。 Хсім端子とХсоит端子はそれぞれポートD6、D7と兼用です。
RESET	リセット入出力	入出力	リセットパルスの入出力端子です。SRST命令 <mark>実行</mark> 、内蔵パワーオンリセット回路、 ウォッチドッグタイマ、又は電圧低下検出回 <mark>路によるリセ</mark> ット発生時に" L "レベルが出 力されます。出力形式はNチャネルオープ <mark>ン</mark> ドレ <mark>イ</mark> ンです。
Do ~ D5	入出力ポートD (入力はスキップ 判別)	入出力	各端子ごとに1ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り替え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを17に設定すると入力可能状態になります。ポートDsはINT端子と兼用です。
D6 , D7	出力ポートD	出力	各端子ごとに1ビットの出力 <mark>機</mark> 能を <mark>持っています。出力形式はNチャネルオープンドレインです。ポートD6、D7は、それぞれXCIN端子、XCOUT端子と兼用です。</mark>
P00 ~ P03	入出力ポートP0	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。ソフトウェアで切り替え可能なキーオンウェイクアップ機能及びプルアップ機能を内蔵しています。P00~P03はそれぞれSEG21~SEG24端子と兼用です。
P10 ~ P13	入出力ポートP1	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。ソフトウェアで切り替え可能なキーオンウェイクアップ機能及びプルアップ機能を内蔵しています。P10~P13はそれぞれSEG25~SEG28端子と兼用です。
P20 ~ P23	入出力ポートP2	入出力	ポートとして4ビットの入出力機能を持っています。出力形式はNチャネルオープンドレインあるいはCMOSをソフトウェアで切り換え可能です。出力形式にNチャネルオープンドレインを選択し、出力ラッチを"1"に設定すると入力可能状態になります。P20~P23はそれぞれSEG17~SEG20端子と兼用です。
С	出力ポートC	出力	ポートとして1ビットの出力機能を持っています。出力形式はCMOSです。ポートCは、CNTR端子と兼用です。
COM ₀ ~ COM ₃	コモン出力	出力	LCDコモン出力端子です。2時分割選択時はCOMo、COM1を、3時分割選択時はCOMo ~ COM2を、4時分割選択時はCOMo ~ COM3を使用します。
SEG0~SEG10 SEG17~SEG28(注)	セグメント出力	出力	LCDセグメント出力端子です。SEG0~SEG2端子は、それぞれVLC3~VLC1端子と兼用です。 SEG17~SEG28端子はそれぞれポートP20~P23、P00~P03、P10~P13端子と兼用です。
CNTR	タイマ入出力	入出力	タイマ1のイベントカウント用クロックの入力機能とタイマ2からPWM信号の出力機能を持っています。CNTR端子は、ポートCと兼用です。
INT	割り込み入力	入力	外部からの割り込みを受け付ける機能とソフトウェアで切り替え可能なキーオンウェイクアップ機能を持っています。INT端子は、ポートD5と兼用です。

注 . SEG11~SEG16端子はありません。

マルチファンクション一覧

端子名	マルチファンクション	端子名	マルチファンクション	端子名	マルチファンクション	端子名	マルチファンクション
XCIN	D6	D6	XCIN	P20	SEG17	SEG ₁₇	P20
Хсоит	D7	D7	Хсоит	P21	SEG18	SEG18	P21
P00	SEG21	SEG21	P00	P22	SEG19	SEG19	P22
P01	SEG22	SEG22	P01	P23	SEG20	SEG ₂₀	P23
P02	SEG23	SEG23	P02	D ₅	INT	INT	D5
P03	SEG24	SEG24	P03	С	CNTR	CNTR	С
P10	SEG25	SEG25	P10	SEG ₀	VLC3	VLC3	SEG0
P11	SEG26	SEG26	P11	SEG ₁	VLC2	VLC2	SEG1
P12	SEG27	SEG27	P12	SEG ₂	VLC1	VLC1	SEG2
P13	SEG28	SEG28	P13				

- 注1 上記以外の端子は単一機能です。
 - 2 JNT端子を使用している場合でも、ポートD5の入出力機能は有効です。
 - INT端子とポートD5との入力しきい値は異なりますので、両方の入力を使用する際は注意してください。
 - 3.CNTR端子の出力機能を使用している場合でも、ポートCの"H"出力機能は有効です。

クロック及びサイクルの定義

動作源クロック

本製品の動作の源となるクロックです。本製品では以下の クロックが使用できます。

- ・外付けセラミック共振子によるクロック(f(XIN))
- ・外付けRC発振によるクロック(f(XIN))
- ・外部入力によるクロック(f(XIN))
- ・オンチップオシレータによるクロック(f(RING))
- ・外付け水晶発振子によるクロック(f(XCIN))

システムクロック(STCK)

本製品を制御する基本クロックです。

システムクロック(STCK)はクロック制御レジスタMRの設 定により、表UA-1のように選択できます。

表 UA-1.システムクロックの選択

マシンサイクル

命令の実行に要する基準周期です。

インストラクションクロック(INSTCK)

CPUを制御する基準クロックです。

インストラクションクロック(INSTCK)は、システムク ロック(STCK)を3分周した信号で、1周期で1マシンサイクル の期間を生成します。

クロッ	クロック制御レジスタMR		タMR	システムクロック	動作モード名			
MRз	MR ₂	MR ₁	MRo		<u> </u>			
1	1	0	0	f(STCK) = f(RING)/8	内部8分周モード			
1	0	0	0	f(STCK) = f(RING)/4	内部4分周モード			
0	1	0	0	f(STCK) = f(RING)/2	内部2分周モード			
0	0	0	0	f(STCK) = f(RING)	内部スルーモード			
1	1	0	1	f(STCK) = f(XIN)/8	高速8分周モード			
1	0	0	1	f(STCK) = f(XIN)/4	高速4分周モード			
0	1	0	1	f(STCK) = f(XIN)/2	高速2分周モード			
0	0	0	1	f(STCK) = f(XIN)	高速スルーモード			
1	1	1	0	f(STCK) = f(Xcin)/8	低速8分周モード			
1	0	1	0	f(STCK) = f(Xcin)/4	低速4分周モード			
0	1	1	0	f(STCK) = f(Xcin)/2	低速2分周モード			
0	0	1	0	f(STCK) = f(Xcin)	低速スルーモード			

注.リセット解除後はf(RING)/8が選択されます。

ポート機能一覧

ポート名	ポート名	入力/出力	出力形式	入出力単位	制御命令	制御レジスタ	特 記 事 項
ポートD	Do ~ D4 ,D5/INT	入出力	Nチャネル	1ビット	SD ,RD	FR1 ,FR2	出力形式選択機能付き
		(6本)	オープンドレイン		SZD	I1 ,K2	(ソフトウェアで切り替え可能)
			/ CMOS		CLD		
	XCIN/D6 ,XCOUT/D7	出力	Nチャネル	1		RG	
		(2本)	オープンドレイン				
ポートP0	P00/SEG21~P03/	入出力	Nチャネル	4ビット	OP0A	FR0, PU0	プルアップ,キーオンウェイクアップ
	SEG24	(4本)	オープンドレイン		IAP0	K0	及び出力形式選択機能付き
			/ CMOS			C1	(ソフトウェアで切り替え可能)
ポートP1	P10/SEG25~P13/	入出力	Nチャネル	4ビット	OP1A	FR0, PU1	プルアップ , キーオンウェイクアップ
	SEG28	(4本)	オープンドレイン		IAP1	K0, K1	及び出力形式選択機能付き
			/ CMOS			C2	(ソフトウェアで切り替え可能)
ポートP2	P20/SEG17~P23/	入出力	Nチャネル	4ビット	OP2A	FR2	出力形式選択機能付き
	SEG20	(4本)	オープンドレイン		IAP2	L3	(ソフトウェアで切り替え可能)
			/ CMOS			4	
ポートC	C/CNTR	出力	CMOS	1ビット	RCP	W1	
		(1本)			SCP		




使用しない端子の処理

端 子 名	処 理 方 法	使 用 条 件					
XIN	Vssに接続	RC発振回路非選択					
Хоит	開放						
Xcin/D6	Vssに接続						
Xcout/D7	開放						
Do ~ D4	開放						
	Vssに接続	出力形式にNチャネルオープンドレイン選択					
D5/INT	開放	INT端子入力禁止					
	Vssに接続	出力形式にNチャネルオープンドレイン選択					
C/CNTR	開放	タイマ1カウントソースにCNTR入力非選択					
P00/SEG21 ~ P03/SEG24	開放	キーオンウェイクアップ無効					
	Vssに接続	セグメント出力非選択					
		出力形式にNチャネルオープンドレイン選択					
		プルアップトランジスタOFF					
		キーオンウェイクアップ無効					
P10/SEG25 ~ P13/SEG28	開放	キーオンウェイクアップ無効					
	Vssに接続	セグメント出力非選択					
		出力形式にNチャネルオープンドレイン選択					
		プルアップトランジスタOFF					
		キーオンウェイクアップ <mark>無効</mark>					
P20/SEG17 ~ P23/SEG20	開放						
	Vssに接続	セグメント出力非選択					
		出力形式にNチャ <mark>ネ</mark> ルオ <mark>ー</mark> プンドレイン選択					
COMo ~ COM3	開放						
SEG ₀ /V _{LC3}	開放	SEGo端子選択					
SEG1/VLC2	開放	SEG1端子選択					
SEG2/VLC1	開放	SEG2 <mark>端子</mark> 選択					
SEG3 ~ SEG10	開放						


注.SEG11~SEG16端子はありません。

(VDD端子及びVss端子に接続する場合の注意事項)


・使用しない端子は、ノイズの伝搬を<mark>避</mark>けるため<mark>に</mark>できる限り短くて太い配線で処理してください。




ポートブロック図(1)




ポートブロック図(2)




ポートブロック図(3)




ポートブロック図(4)




ポートブロック図(5)



ポートブロック図(6)



ポートブロック図(7)



外部割り込み回路の構成

機能ブロック動作説明

CPU

(1) A ビット論理演算ユニット(ALU)

ALUは4ビットの演算 - 加算、比較、論理積、論理和、 ビット処理など - を行うユニットです。

(2)レジスタA及びキャリフラグ(CY)

レジスタAは、演算、転送、交換、入出力などのデータ 処理の中心となる4ビットのレジスタです。

フラグCYはAMC命令の実行時に桁上がりが発生すると"1"にセットされます(図BA-1)。

なお、A n命令及びAM命令を実行しても、フラグCYの内容は変化しません。また、RAR命令の実行により、Aoの値がフラグCYに格納されます(図BA-2)。

フラグCYはSC命令で'1"にセットされ、RC命令で'0"に クリアされます。

(3)レジスタB及びE

レジスタBは4ビットで構成され、4ビットデータの一時記憶に、又はレジスタAと組み合わせて8ビットデータの転送に使用します。

レジスタEは8ビットで構成され、レジスタBを上位4ビット、レジスタAを下位4ビットとする8ビットデータの転送に使用します(図BA-3)。


レジスタEはリセット解除後及びパワーダウンモードから の復帰後は不定ですので、必ず初期設定を行ってください。

(4)レジスタD


レジスタAと組み合わせて7ビットの番地を格納し、TABP p命令、BLA p命令、及びBMLA p命令の実行時に指定ページ内のポインタとして使用します(図BA-4)。また、フラグUPTFが 1 'のとき、TABP命令を実行するとレジスタDの下位2ビットにROM内参照データの上位2ビットが格納され、レジスタDの上位1ビットば 0 "になります。フラグUPTFが 0 'のときはTABP命令を実行し

ても、レジスタDの内容は変化しません。フラグUPTFは、 SUPT命令で 1 "にセットされ、RUPT命令で 0 "にクリアされ ます。フラグUPTFの初期値は 0 "です。


レジスタDはリセット解除後及びパワーダウンモードから の復帰後は不定ですので、必ず初期設定を行ってください。




図BA-1.AMC命令実行例



図BA-2 . RAR命令実行例



図BA-3.レジスタA、BとレジスタE



(5)スタックレジスタSK及びスタックポインタ(SP)

レジスタSKは、割り込み処理ルーチンへの分岐、サブルーチン呼び出し、又はテーブル参照命令(TABP p)を実行するときに使用する8段の14ビットレジスタです。分岐直前のプログラムカウンタの内容をもとのルーチンに戻るまでの間、一時的に記憶します。

レジスタSKは8段で構成されているため、サブルーチンは8レベルまで使用できます。しかし、割り込み処理ルーチン使用時及びテーブル参照命令実行時にも、それぞれレジスタSKを1段使用するため、これらの処理を併用する場合はその合計が8レベルを超えないように注意してください。8レベルを超えた場合、レジスタSKの内容は破壊されます。

なお、レジスタSKのネスティングは、3ビットで構成されるスタックポインタ(SP)によって自動的に指定されます。 スタックポインタの内容は、TASP命令によりレジスタAに転送できます。

図BA-5にレジスタSKの構成を、図BA-6にサブルーチン呼び出し時の動作例を示します。

(6)割り込み専用スタックレジスタSDP

レジスタSDPは、割り込み発生時に、割り込み発生直前のデータポインタ、キャリフラグ(CY)、スキップフラグ、レジスタA,Bの内容を、もとのルーチンに戻るまで一時記憶するためのレジスタです。レジスタSDPは一段で構成されています。

レジスタSDPは前述のレジスタSKと異なり、サブルーチン呼び出し命令、及びテーブル参照命令実行時には使用しません。

(7)スキップフラグ


スキップフラグは、条件スキップ命令及び連続記述スキップ命令用のスキップ判定を制御するフラグです。割り込みが発生すると、スキップフラグの内容は自動的にレジスタSDPに退避され、スキップ条件が保持されます。



復帰時は(SP)=7 です。最初の BM 命令などの 実行によって (SP)=0 となり、レジスタSKo に プログラムカウンタの内容が記憶されます。

また、レジスタSKを8段使用した後((SP)=7) にBM命令などを実行すると、(SP)=0となり レジスタSKoの内容は破壊されます。

図BA-5. スタックレジスタSKの構成



図BA-6.サブルーチン呼び出し時の動作例

(8)プログラムカウンタ(PC)

プログラムカウンタはROMアドレス(ページ及び番地)を 指定するカウンタで、ROMに格納されている命令の読み出 しシーケンスを決定します。

プログラムカウンタは2進カウンタで、命令を一つ実行するごとに命令バイト数を+1します。

ただし、分岐命令、サブルーチン呼び出し命令、リターン命令、及びテーブル参照命令(TABP p)実行時には指定された番地の値になります。

プログラムカウンタは、ROMのページを指定するPCH(最上位ビット~ビット7)とページ内の番地を指定するPCL(ビット6~ビット0)に分かれており、各ページの最終番地(127番地)までくると次のページの0番地を指定します(図BA-7)。

なお、PCHが内蔵ROMの最終ページより後のページを指定 しないように注意してください。

(9)データポインタ(DP)

データポインタはRAMのアドレスを指定するポインタで、レジスタZ、X、Yで構成されています(図BA-8)。このうち、レジスタZはRAMのファイル群を、レジスタXはRAMのファイルを、レジスタYはRAMの桁を指定します。


なお、レジスタYはポートDのビット位置指定にも使用します。ポートDを使用する際は、必ずレジスタYにポートDのビット(ピン位置)を設定し、SD、RD、SZD命令を実行してください。

図BA-9にSD命令実行例を示します。


注意事項

データポインタのレジスタZは、リセット解除後は不定で すので、必ず初期設定を行ってください。


また、レジスタZ、X、Yはパ<mark>ワーダ</mark>ウンモード時は不定になります。パワーダウンモードからの復帰後、これらのレジスタへの再設定を行ってください。



図BA-7. プログラムカウンタ(PC)の構成



図BA-8. データポインタ(DP)の構成



図BA-9. SD命令実行例

プログラムメモリ(ROM)

プログラムメモリは、1語が10ビットで構成されており、 128語(0~127番地)ごとにページという単位で分けられてい ます。

1ページ(008016~00FF16)の先頭には割り込み番地が割り付けられています(図BC-2)。


割り込みが発生すると各割り込みに対応した番地(割り込み番地)がプログラムカウンタ(PC)に設定され、割り込み番地の命令が実行されます。割り込み処理ルーチンを使用する場合は、割り込み番地にそのルーチンに分岐する命令を書き込んでください。

2ページ(010016~017F16)はサブルーチン呼び出しのための特殊なページです(図BC-1)。このページに書き込まれたサブルーチンは、一語命令(BM命令)で任意のページから呼び出すことができます。なお、2ページから他のページにわたって書き込まれたサブルーチンでも、その先頭が2ページにあればBM命令で呼び出すことができます。

また、すべてのアドレスのROMパターン(ビット7~0)を TABP p命令によりデータ領域として使用できます。

表BC-1.ROM容量とページ数

型名	ROM (PROM)容量 (×10ビット)	ページ数
M34556M4/M4H	4096語	32(0 ~ 31)
M34556M8/M8H	8192語	64(0 ~ 63)
M34556G8/G8H	8192語	64(0 ~ 63)



図BC-1 . M34556M8/M8H/G8/G8HのROMマップ



図BC-2.割り込み番地ページ (008016~00FF16)の構成

データメモリ(RAM)

RAMは1語が4ビットで構成されていますが、SB j、RB j、SZB j命令により、全メモリ領域に対して1ビット単位で処理できます。

RAMの番地は、レジスタZ、X、Yで構成されるデータポインタで指定します。RAMをアクセスする命令を実行するときには、必ずデータポインタに値を設定してください(パワーダウンモードからの復帰後も必ず設定してください)。なお、RAMには液晶表示に対応した領域が含まれています。表示するセグメントに対応したビットに"1"を書き込むとそのセグメントが自動的に点灯します。

表BD-1にRAM容量、図BD-1にRAMマップを示します。

表BD-1.RAM容量

型名	RAM容量
M34556M4/M4H	
M34556M8/M8H	288語×4ビット(1152ビット)
M34556G8/G8H	

注意事項

データポインタのレジスタZは、リセット解除後は不定ですので、必ず初期設定を行ってください。

また、レジスタZ、X、Yはパワーダウンモード時は不定になります。RAMバックアップからの復帰後、これらのレジスタの再設定を行ってください。

RAM 288語×4ビット (1152ビット)

	レジスタZ					()							
	レジスタX	0	1	2	3		12	13	14	15	0	1	2	3
	0													_
	1													
	2								4					
	3							7	7					
١.	4							/						
レジスタ	5									•				
7	6													
^	7													
Y	8	4									0	8		24
'	9										1	9	17	25
	10										2	10	18	26
	11										3		19	
	12										4		20	28
	13										5		21	
	14										6		22	
	15										7		23	

注.図中 部に書き込まれた数字は、対応するセグメント出力端子の番号を示します。

図BD-1 . RAMマップ

割り込み機能

割り込みの形式は、割り込み要因ごとに異なるアドレス (割り込み番地)に分岐する、ベクトル割り込みです。割り込みは次の3つの条件が満たされたとき発生します。

割り込み許可フラグが許可状態(INTE = "1")

割り込み可能ビットが可能状態("1")

割り込み起動条件が成立(要求フラグ="1")

割り込み要因ごとの起動条件及び割り込み番地と、割り込みの優先順位の対応を表DD-1に示します。

起動条件の詳細については各割り込み要求フラグの項を 参照してください。

(1)割り込み許可フラグ(INTE)

フラグINTEは、すべての割り込みの許可、禁止を制御するフラグです。EI命令の実行により、フラグINTEは"1"にセットされ、割り込みは許可されます。また、DI命令の実行によりフラグINTEは"0"にクリアされ、割り込みは禁止されます。いずれかの割り込みが発生すると、フラグINTEは自動的に"0"にクリアされ、次にEI命令が実行されるまでの間、マイクロコンピュータ内部を割り込み禁止状態に保ちます。

(2)割り込み可能ビット(V10~V13,V20, V21, V23)

それぞれの割り込み要因に対して、割り込み要求を有効とするか、あるいはスキップ命令を有効とするかを、制御します。表DD-2に割り込み要因ごとの要求フラグ、スキップ命令と割り込み制御レジスタの割り込み可能ビットとの関係を、また表DD-3に割り込み可能ビットの機能を示します。

(3)割り込み要求フラグ

各割り込みの起動条件が成立すると、その割り込みに対応 する割り込み要求フラグば 1 "にセットされます。

割り込みが発生したとき、又はスキップ命令を実行したときは、これに対応した割り込み要求フラグが 0 %にクリアされます。各割り込み要求フラグは、フラグINTE又は割り込み可能ビットによって割り込み禁止状態に設定されていても、起動条件が成立するとセットされます。一度セットされた割り込み要求フラグは、クリア条件が成立するまでその状態を保持します。

したがって、割り込み要求を保持した状態で割り込み禁止 状態を解除すると、その時点で割り込みが発生します。割り 込み禁止状態を解除したときに、2つ以上の割り込み要求 フラグがセットされている場合、表DD-1に示す優先順位に 従って割り込みが発生します。

表DD-1.割り込み要因、割り込み番地、及び優先順位

優先	割り	込み要因	割り込み
順位	割り込み名	起動条件	番地
1	外部0割り込み	INT端子の	1ページ
		レベル変化	0番地
2	タイマ1割り込み	タイマ1の	1ページ
		アンダフロー	4番地
3	タイマ2割り込み	タイマ2の	1ページ
		アンダフロー	6番地
4	タイマ3割り込み	タイマ3の	1ページ
		アンダフロー	8番地

表DD-2.割り込み要求フラグ、スキップ命令と割り込み制御レジスタビット

割り込み要因	割り込み 要求フラグ	スキップ命令	割り込み 可能ビット
外部0割り込み	EXF0	SNZ0	V10
タイマ1割り込み	T1F	SNZT1	V12
タイマ2割り込み	T2F	SNZT2	V13
タイマ3割り込み	T3F	SNZT3	V20

表DD-3.割り込み可能ビットの機能

割り込み可能ビットの状態	割り込みの発生	スキップ命令
1	可能	無効
0	禁 止	有 効

(4)割り込み発生時の内部状態

割り込みが発生したとき、マイクロコンピュータの内部 状態は次のようになります(図DD-2参照)。

プログラムカウンタ(PC)

割り込み番地が設定されます。メインルーチン復帰時の実 行番地は、自動的にスタックレジスタSKに格納されます。

割り込み許可フラグ(INTE)

フラグINTEは 0 たクリアされ、割り込み禁止状態になります。

割り込み要求フラグ

割り込み要因に対応した要求フラグだけが、"0"にクリアされます。


データポインタ、キャリフラグ(CY)、スキップフラグ、 レジスタA、B

これらのレジスタ及びフラグの内容は自動的に割り込み専用スタックレジスタSDPに退避されます。


(5)割り込みの処理方法

割り込みが発生すると、レジスタSKへのデータ退避シーケンスを経て、割り込み番地からプログラムを実行します。 割り込み番地には、割り込み処理ルーチンへの分岐命令を書き込んでください。また、メインルーチンへの復帰にはRTI命令を使用してください。


なお、EI命令実行による割り込みの許可は、1命令経過の 後(次命令の実行終了直後)に行われます。したがって、RTI 命令の直前にEI命令を実行すると、メインルーチン復帰直後 に割り込み発生可能になります(図DD-1参照)。



図DD-1.割り込み処理プログラム例



図DD-2. 割り込み発生時の内部状態



図DD-3.割り込み系統図

(6)割り込み制御レジスタ

割り込み制御レジスタV1

レジスタV1には、外部0、タイマ1、タイマ2割り込み可能 ビットが割り付けられています。レジスタV1の内容は、 TV1A命令でレジスタAを介して設定してください。また、 TAV1命令でレジスタV1の内容をレジスタAに転送できま す。

割り込み制御レジスタV2

レジスタV2には、タイマ3割り込み可能ビットが割り付けられています。レジスタV2の内容は、TV2A命令でレジスタAを介して設定してください。また、TAV2命令でレジスタV2の内容をレジスタAに転送できます。

表DD-4.割り込み制御レジスタ

仅00-4.	刮り込の可叫レンスク				
	割り込み制御レジスタ V1		リセット時 : 00002	パ <mark>ワーダ</mark> ウン時:00002	R / W TAV1 / TV1A
V13	タイマ 2	0	発生禁止(SNZT2 命令	有効)	
V 13	割り込み可能ビット	1	発生可能(SNZT2命令	無効)	
V12	タイマ 1	0	発生禁止(SNZT1 命令	有効)	
V 12	割り込み可能ビット		発生可能(SNZT1命令	無効)	
V11	・ 使用しません	0	- 0 12 1 +# 45.14 ± 1	2+4/*DANH=***	
VII	使用しよせん	1	一このピットに機能はのい)ませんが R/W は可能です。	
1/40	外部 0	0	発生禁止(SNZ0 命令有	ī 効)	
V10	割り込み可能ビット	1	発生可能 (SNZO 命令無		


	割り込み制御レジスタ V2	リセット時 : 00002		パワーダウン時:00002	R / W TAV2 / TV2A
V23	使用しません	0	- ・このビットに機能はあり -	りませんが R/W は可能です。	
V22	使用しません	0	- このビットに機能はあり	りませんが R/W は可能です。	
V21	使用しません	0	このビットに機能はあり)ませんが R/W は可能です。	
1/20	タイマ3	0	発生禁止(SNZT3 命令	有効)	
V20	割り込み可能ビット	1	発生可能(SNZT3命令	無効)	

注: "R"は読み出し可、"W"は書き込み可を表します。

(7)割り込みシーケンス

各割り込みは、フラグINTE、割り込み可能ビット(V10,V12,V13,V20) 各割り込み要求フラグが 1 だなったときに起動します。割り込み発生のタイミングは、上記3条件のすべてが成立したサイクルを起点として2~3マシンサイクル後です。

割り込みの発生が3マシンサイクル後になるのは、割り込み条件が成立したときの命令が1サイクル命令以外のときです(図DD-4.参照)。



図DD-4.割り込みシーケンス

外部割り込み


外部割り込みは、割り込み入力端子に有効波形が入力されると割り込み要求を発生します(エッジ検出)。

本製品は、1本の外部割り込み機能(外部0)をもっています。

これらの割り込みは割り込み制御レジスタI1で制御できます。

表DD-5.割り込み起動条件

割り込み名	入力端子	有効波形	有効波形選択ビット
外部0割り込み	D5/INT	D5/INT端子に次の波形が入力されたとき	I11
		・立ち下がり波形("H""L")	l12
		・立ち上がり波形("L" "H")	
		・立ち下がり及び立ち上がりの両波形	



図DD-5.外部割り込み回路の構成

(1)外部0割り込み要求フラグ(EXF0)

フラグEXF0はD5/INT端子に有効波形が入力されたとき"1"にセットされます。

外部0割り込みの起動条件となる有効波形は、変化前後のレベルをシステムクロックの4周期以上保持する必要があります(図DD-4参照)。

フラグEXF0の状態は、スキップ命令の実行(SNZO命令)により確認できます。

割り込みとスキップ命令のどちらを使用するかは、割り込み制御レジスタV1で選択してください。

フラグEXF0は、割り込みが発生したとき、又はスキップ 命令を実行したときのいずれかで'0"にクリアされます。

外部0割り込み起動条件

外部0割り込みの起動条件は、D5/INT端子に有効波形 が 入力されたときに成立します。有効波形は、立ち下がり波 形、立ち上がり波形又は立ち上がりと立ち下がりの両波形の 3種から選択できます。以下に外部0割り込みの使用方法の一 例を示します。

割り込み制御レジスタI1のビット3を"1"にセットしDs/INT端子入力可能状態設定

割り込み制御レジスタI1のビット1,2で有効波形を選択 SNZO命令を使用して、フラグEXFOを"0"にクリア SNZO命令によるスキップが発生する場合を考慮して、 NOP命令を挿入

外部0割り込み可能ビット(V10)及び割り込み許可フラグ (INTE)を共に" 1 "に設定

以上の操作により外部0割り込み発生許可状態になります。この状態でD5/INT端子に有効波形を入力すると、フラグEXF0ば1 7にセットされ、外部0割り込みが発生します。

(2)外部割り込み制御レジスタ

レジスタI1は、外部0割り込みの有効波形を制御します。 このレジスタの内容は、TI1A命令でレジスタAを介して設定 してください。また、TAI1命令でレジスタI1の内容をレジス タAに転送できます。

表DD-6.外部割り込み制御レジスタ

割り込み制御レジスタ I1		リセット時: 00002		パワーダウン時:状態保持	R / W TAI1 / TI1A		
INT 端子		0	入力禁止				
110	入力制御ビット (注2)		入力可能				
 112	INT 端子 割り込み有効波形		立ち下がり波形/ "L"レベル(SNZIO 命令は "L"レベル認識)				
112	/復帰レベル選択ビット (注2)	1	立ち上がり波形 / " H " レベル(SNZIO 命令は " H " レベル認識)				
114	INT 端子	0	片エッジ検出				
111			両エッジ検出				
14.0	INT 端子 タイマ 1 カウント開始同期回路選択ビット	0	タイマ1カウント開始同期回路非選択				
I10		1	タイマ1カウント開始同期回路選択				

注1. "R"は読み出し可、"W"は書き込み可を表します。

^{2.} これらのビット(I12,I13)の内容を変更した際に、外部割り込み要求フラグ(EXF0)がセットされる場合があります。



(3)注意事項

レジスタI1のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI1のビット3によってINT端子の入力制御を行う際は次の点に注意してください。

レジスタI1のビット3の内容を変更する場合、D5/INT端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 プにセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0 プにクリア(図DD-6)した後、レジスタI1のビット3の内容を変更してください。更に、一命令以上おいて(図DD-6)SNZ0命令を実行し、フラグEXF0を"0 プにクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-6)。

```
IA 4
     ; (\times \times \times 02)
TV1A
      ; SNZ0命令有効・・・ ①
IA 8
      ; (1 \times \times \times 2)
TI1A
      ; INT端子入力制御変更
NOP
      ; SNZ0命令実行
SNZ0
       (フラグEXF0クリア)
NOP
      ×:このビットは本例では関係
       しません。
```

図DD-6 . 外部0割り込みプログラム例1

レジスタI1のビット3に関する注意2

割り込み制御レジスタI<mark>1のビット3を</mark>"0"にクリアし、INT 端子入力禁止の状態でRAMバックアップを使用する際は、 次の点に注意してください。

INT端子のキーオンウェイクアップを使用しない場合(レジスタK20="0")は、パワーダウンモードに移行する前にレジスタI1のビット2、ビット3をクリアする必要があります(図DD-7)。

```
LA 0 ; (00××2)
TI1A ; INT入力禁止・・・①
DI
EPOF
POF2 ; RAMバックアップ
×:このピットは本例では関係
しません。
```

図DD-7.外部0割り込みプログラム例2

レジスタI1のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI1のビット2によってD5/INT端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI1のビット2の内容を変更する場合、D5/INT端子の入力状態によっては、外部0割り込み要求フラグ(EXFO)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0"にクリア(図DD-8)した後、レジスタI1のビット2の内容を変更してください。更に、一命令以上おいて(図DD-8)SNZO命令を実行し、フラグEXFOを"0"にクリアしてください。また、SNZO命令によるスキップが発生する場合を考慮し、SNZO命令の後にNOP命令を挿入してください(図DD-8)。

```
LA 4
       ; (\times \times \times 02)
TV1A
       ; SNZO命令有効・・・ ①
       ; (x1xx2)
TI1A
        ; 割り込み有効波形変更
NOP
         . . . . . . . . .
        ; SNZ0命令実行
SNZ0
        (フラグEXF0クリア)
NOP
        ; . . . . . . . . . . . . 3
      ×:このビットは本例では関係
         しません。
```

図DD-8.外部0割り込みプログラム例3

タイマ


本製品が内蔵するタイマには、以下の種類があります。

プログラマブルタイマ

プログラマブルタイマは分周比を設定できるタイマで、リロードレジスタをもちます。設定値nからダウンカウントを開始し、アンダフローする(n+1カウントする)と、また新たにリロードレジスタからデータがリロードされカウントを続行します(オートリロード)機能。

固定分周タイマ

固定分周タイマは、分周比(n)が固定されているタイマでカウントパルスをn回カウントするごとに割り込み要求フラグを"1"にセットします。



図FB-1.オートリロード機能

本製品のタイマは以下の回路で構成されています。

プリスケーラ:8ビットプログラマブルタイマ

タイマ1:8ビットプログラマブルタイマ タイマ2:8ビットプログラマブルタイマ

タイマ3:16ビット固定分周タイマ

タイマLC:4ビットプログラマブルタイマ ウォッチドッグタイマ:16ビット固定分周タイマ

(タイマ1、2、3は割り込み機能付き)


プリスケーラ、タイマ1、2、3、LCは、タイマ制御レジス タPA、W1~W6で制御できます。

ウォッチドッグタイマは、制御レジスタをもたないフリー カウンタです。


以下、各機能について説明します。

表FB-1.タイマの機能一覧

回路名	構 成	カウントソース	分周比	出力信号の用途	制御レジスタ
プリスケーラ	8ビットプログラマブル	・インストラクションクロック	1 ~ 256	・タイマ1,2,3カウントソース	PA
	バイナリダウンカウンタ	(INSTCK)			
タイマ1	8ビットプログラマブル	・PWM出力(PWMOUT)	1 ~ 256	・CNTR出力制御	W1
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)		・タイマ1割り込み	
	(INT入力連動機能付き)	・タイマ3アンダフロー(T3UDF)			
		·CNTR入力			
タイマ2	8ビットプログラマブル	・XIN入力	1 ~ 256	・タイマ1カウントソース	W2
	バイナリダウンカウンタ	・プリスケーラ出力(ORCLK)の		・CNTR出力	
	(PWM出力機能付き)	2分周信号		・タイマ2割り込み	
タイマ3	16ビット固定分周	·XCIN入力	8192	・タイマ1カウントソース	W3
		· ORCLK	16384	・タイマ3 <mark>割り</mark> 込み	
			32768	・タイマLCカウントソース	
			65536		
タイマLC	4ビットプログラマブル	・タイマ3のビット4	1 ~ 16	・LCDクロック	W4
	バイナリダウンカウンタ	・システムクロック(STCK)		P	
ウォッチドッグ	16ビット固定分周	・インストラクションクロック	65534	・システムリセット(2回カウント)	
タイマ		(INSTCK)		・WDFフラグ判定	



図FB-2.タイマの構成(1)



図FB-3.タイマの構成(2)

表FB-2. タイマ制御レジスタ

	タイマ制御レジスタ PA		リセット時:02	パワーダウン時:02	W TPAA
PAo プリスケ	 プリスケーラ制御ビット	0	停止 (状態保持)		
	フリスケーン前頭にずた	1	動作		

タイマ制御レジスタ W1		リセット時:00002		ト時:00002	パワーダウン時:状態保持	R / W TAW1 / TW1A
\//12	W13 タイマ 1 カウント自動停止回路選択ビット (注2)		タイ	マ1カウント自動係		
VVIS			タイ	マ1カウント自動停	計上回路選択	
\//1a	W12 タイマ 1 制御ビット		停止	(状態保持)		
VVIZ			動作			
			W10		カウントソース	
W11		0	0	PWM 信号 (PWN	MOUT)	
	タイマ1カウントソース選択ビット(注3)	0 1		プリスケーラ出力(ORCL <mark>K)</mark>		
W10		1	0	タイマ3アンダフロー信号 (T3UDF)		
			1	CNTR 入力		

タイマ制御レジスタ W2			リセット時:00002 パワーダウン時:00002 R / W TAW2 / TW2A	
W23 CNTR 端子出力信号選択ビット		0	CNTR 端子出力無効	
VV23	W23 CNIK 姉子山刀信号選択しット		CNTR 端子出 <mark>力</mark> 有効	
Was	PWM 信号割り込み有効波形/		PWM <mark>信号 " H</mark> " 期間拡張機能無効	
VVZZ	W22 復帰レベル選択ビット	1	PWM <mark>信</mark> 号 " <mark>H </mark> " 期間拡張機能有効	
WO.	W21 タイマ 2 制御ビット		停止(状態保持)	
VVZ1			動作	
W20 タイマ 2 カウントソース選択ビット		0	Xin入力	
W20	ライマをカランドシース選択しゅド	1	プリスケーラ出力(ORCLK)の2分周信号	

タイマ制御レジスタ W3		リセット時:00002		ト時:00002	パワーダウン時:状態保持	R / W TAW3 / TW3A
W33 9773		0	Xcin	入力		
VV33	かウントソース選択ビット		プリ	スケーラ出力(ORC	LK)	
W32 タイマ3制御ビット		0	停止	(初期状態)		
W32 タイマ3制御ヒ	ا د ع مس دما د د	1	動作			
		W31	W30		カウント値	
W31	•	0	0	8192 カウントご	とにアンダフロー発生	
	タイマ3カウント値選択ビット W30	0 1		16384 カウントごとにアンダフロー発生		
W30		1 0		32768 カウントごとにアンダフロー発生		
		1	1	65536 カウントこ	どにアンダフロー発生	

タイマ制御レジスタ W4		リセット時: 00002		パワーダウン時:状態保持	R / W TAW4 / TW4A
W43	タイマ LC 制御ビット	0	停止(状態保持)		
		1	動作		
W42	タイマ LC カウントソース選択ビット	0	タイマ3のビット4(T34)		
		1	システムクロック(STCK)		
W41	CNTR 端子出力自動制御回路選択ビット	0	CNTR 出力自動制御回路非選択		
		1	CNTR 出力自動制御回路選択		
W40	CNTR 端子入力カウントエッジ選択ビット	0	立ち下がりエッジ		
		1	立ち上がりエッジ		

- 注1. "R"は読み出し可、"W"は書き込み可を表します。
 2. この機能はタイマ1カウント開始同期回路選択(I10 = "1")時にのみ有効です。
 3. タイマ1カウントソースにCNTR入力を選択した場合は、ポートC出力は無効になります。



(1)タイマ関連の制御レジスタ

タイマ制御レジスタPA

レジスタ PAは、プリスケーラのカウント動作を制御します。このレジスタの内容は、TPAA命令でレジスタAを介して設定してください。

タイマ制御レジスタW1

レジスタW1は、タイマ1のカウント自動停止回路の選択、カウント動作及びカウントソースを制御します。このレジスタの内容は、TW1A命令でレジスタAを介して設定してください。また、TAW1命令でレジスタW1の内容をレジスタAに転送できます。

タイマ制御レジスタW2

レジスタW2は、CNTR出力、PWM出力が H 期間拡張、タイマ2のカウント動作及びカウントソースを制御します。 このレジスタの内容はTW2A命令でレジスタAを介して設定 してください。また、TAW2命令でレジスタW2の内容をレジスタAに転送できます。

タイマ制御レジスタW3

レジスタW3は、タイマ3のカウント動作及びカウント値を 制御します。このレジスタの内容はTW3A命令でレジスタA を介して設定してください。また、TAW3命令でレジスタW3 の内容をレジスタAに転送できます。

タイマ制御レジスタW4

レジスタW4は、タイマLCの動作及びカウントソース、CNTR出力自動制御回路の選択及びCNTR入力のカウントエッジ選択を制御します。このレジスタの内容はTW4A命令でレジスタAを介して設定してください。また、TAW4命令でレジスタW4の内容をレジスタAに転送できます。

(2)プリスケーラ

プリスケーラは8ビットのバイナリカウンタで、プリスケーラリロードレジスタRPSをもっています。プリスケーラとリロードレジスタRPSには、TPSAB命令で同時にデータを設定できます。プリスケーラからはTABPS命令でデータを読み出すことができます。

プリスケーラデータの設定または読み出しを行う場合はカウントを停止させた後TPSAB命令またはTABPS命令を実行してください。

プリスケーラにデータを設定した後、レジスタPA のビット0を"1"にセットするとプリスケーラはカウント動作を開始します。

リロードレジスタRPSの設定値をnとするとプリスケーラはカウントソースの信号をn+1分周します($n=0 \sim 255$)。プリスケーラのカウントソースはインストラクションクロック (INSTCK)です。

カウント開始後、プリスケーラはアンダフローする(プリスケーラの内容が 0 %になった後、次のカウントパルスが入力される)と、新たにリロードレジスタRPSからデータをリロードしてカウントを続行します(オートリロード機能)。プリスケーラの出力信号(ORCLK)はタイマ1、2、3のカウントソースに使用できます。

(3)タイマ1(割り込み機能付き)

タイマ1は8ビットのバイナリカウンタで、タイマ1リロードレジスタR1をもっています。タイマ1とリロードレジスタR1には、T1AB命令で同時にデータを設定できます。リロードレジスタR1にはTR1AB命令でデータを設定することができます。タイマ1からはTAB1命令でデータを読み出すことができます。

タイマ1データの設定または読み出しを行う場合は、カウントを停止させた後T1AB命令またはTAB1命令を実行してください

タイマ1動作中にリロードレジスタR1にデータ設定をする 場合は、アンダフローと重ならないタイミングでTR1AB命令 を実行してください。

タイマ1にデータを設定した後、レジスタW1のビット0,1 でカウントソースを設定し、レジスタW1のビット2を"1"に セットすると、タイマ1はカウント動作を開始します。

リロードレジスタR1の設定値をnとすると、タイマ1はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ1はアンダフローする(タイマ1の内容が 0 "になった後、次のカウントパルスが入力される)と、タイマ1割り込み要求フラグ(T1F)を"1"にセットし、新たにリロードレジスタR1からデータをリロードしてカウントを続行します(オートリロード機能)。

割り込み制御レジスタI1のビット0を"1"にセットすると、INT端子の入力をタイマ1カウント動作の開始トリガに使用できます。また、この時のレジスタW1のビット3を"1"にセットすると、タイマ1アンダフローによる自動停止が行えます。

(4)タイマ2(割り込み機能付き)

タイマ2は8ビットのバイナリカウンタで、2つのタイマ2リロードレジスタR2L,R2Hをもっています。タイマ2とリロードレジスタR2Lには、T2AB命令で同時にデータを設定できます。リロードレジスタR2HにはT2HAB命令でデータを設定することができます。T2AB命令で設定したリロードレジスタR2Lの内容は、T2R2L命令でタイマ2に再設定できます。タイマ2からはTAB2命令でデータを読み出すことができます。

タイマ2データの設定または読み出しを行う場合は、カウントを停止させた後T2AB命令またはTAB2命令を実行してください。

タイマ2動作中にリロードレジスタR2Hにデータを設定する場合は、アンダフローと重ならないタイミングでT2HAB命令を実行してください。

タイマ2にデータを設定した後、レジスタW2のビット0でカウントソースを設定し、レジスタW2のビット1を"1"にセットすると、タイマ2はカウント動作を開始します。

リロードレジスタR2Lの設定値をnとすると、タイマ2はカウントソースの信号をn+1分周します(n=0~255)。

カウント開始後、タイマ2はアンダフローする(タイマ2の内容が 0 %になった後、次のカウントパルスが入力される)と、タイマ2割り込み要求フラグ(T2F)を"1 %にセットし、新たにリロードレジスタR2Lからデータをリロードしてカウントを続行します(オートリロード機能)。

レジスタW2のビット3を'1'にセットすると、タイマ2はアンダフローするごとにリロードレジスタR2L, R2Hから交互にデータをリロードし、リロードレジスタR2Lに設定した期間'L"、リロードレジスタR2Hに設定した期間'H'のPWM信号(PWMOUT)を生成してCNTR端子出力します。

この時レジスタW2のビット2を"1"にセットすると、タイマ2のカウンタは、リロードレジスタR2Hに設定した期間 (PWM信号"H"期間 がカウントソースの半周期分拡張されます。この場合、リロードレジスタR2Hの設定値をnとすると、タイマ2はカウントソースの信号をn+1.5分周します(n=1~255)。この機能を使用する場合は、リロードレジスタR2Hに"1"以上の値を設定してください。

レジスタW4のビット1を'1'にセットすると、タイマ1のアンダフローごとに、CNTR端子へのPWM信号出力の有効 / 無効が交互に繰り返されます。ただし、タイマ1を停止(レジスタW1のビット2を'0'にクリア)するとこの機能は解除されます。

PWM信号が H 'の期間にレジスタW2のビット1を' 0 'にクリアした場合でも、タイマ2は次にアンダフローするまでは停止しません。

PWM出力機能使用時にタイマ2を停止させる場合は、アンダフローと重ならないタイミングでレジスタW2のビット1を"0"にクリアしてください。

(5)タイマ3(割り込み機能付き)

タイマ3は16ビットのバイナリカウンタです。レジスタW3のビット0,1でカウント値を設定し、レジスタW3のビット3でカウントソースを設定し、レジスタW3のビット2を"1"にセットすると、タイマ3はカウント動作を開始します。

カウント開始後、タイマ3はアンダフローする(設定したカウント値がカウントされる)と、タイマ3割り込み要求フラグ(T3F)を11にセットし、カウントを続行します。

タイマ3のビット4はLCDクロック生成用タイマLCのカウントソースに使用できます。

レジスタW3のビット2を'0"にクリアすると、タイマ3は初期化され("FFFF16")、カウントは停止します。

タイマ3は時計動作モード(POF命令実行)時に動作可能ですので、時計用カウンタとして使用できます。時計動作モード時タイマ3アンダフローが発生すると、パワーダウン状態から復帰します。

時計動作モード時にタイマ3を動作させる場合は、レジスタW3のビット2を"1"にセットした後、POF命令実行までの期間をカウントソースの1周期以上にしてください。

(6)タイマLC

タイマLCは4ビットのバイナリカウンタで、タイマLCリロードレジスタRLCをもっています。タイマLCとリロードレジスタRLCには、TLCA命令で同時にデータを設定できます。タイマLCからデータを読み出すことはできません。

タイマLCにデータを設定する場合は、カウントを停止させた後、TLCA命令を実行してください。

タイマLCにデータを設定した後、レジスタW4のビット2でカウントソースを設定し、レジスタW4のビット3を"1"にセットすると、タイマLCはカウント動作を開始します。

リロードレジスタRLCの<mark>設定値をnと</mark>すると、タイマLCはカウントソースの信号をn+1分<mark>周しま</mark>す($n=0 \sim 15$)。

カウント開始後、タイマLCはアンダフローする(タイマLC の内容が 0 "になった後、次のカウントパルスが入力される)と、新たにリロードレジスタRLCからデータをリロードしてカウントを続行します(オートリロード機能)。

タイマLCアンダフローの2分周信号はLCDクロックに使用されます。

(7)タイマ入出力端子(C/CNTR)

CNTR端子は、タイマ1のカウントソース入力機能と、タイマ2で生成されるPWM信号出力機能をもちます。PWM信号をC/CNTR端子より出力させる場合は、ポートCの出力ラッチを"0"に設定してください。

レジスタW2のビット3でCNTR出力信号選択を制御できます。

タイマ1のカウントソースとしてCNTR入力を選択した場合、タイマ3はCNTR入力のレジスタW4のビット0で選択した波形をカウントします。また、CNTR入力を選択した場合はポートCの出力は無効(ハイインピーダンス状態)になります。

(8)タイマ割り込み要求フラグ(T1F, T2F, T3F)

タイマ割り込み要求フラグは各タイマのアンダフロー時に "1"にセットされます。これらフラグの状態は、スキップ命 令(SNZT1, SNZT2, SNZT3命令)の実行により確認できま す。

割り込<mark>みとスキップ</mark>命令のどちらを使用するかは、レジスタV1, V2で選択してください。

割り込み要求フラグは、割り込みが発生したとき、又はスキップ命令を実行したときのいずれかで"0"にクリアされます。

(9)カウント開始同期回路(タイマ1)

タイマ1はINT端子の入力に同期してタイマカウント動作を 開始できるカウント開始同期回路をもっています。

タイマ1のカウント開始同期回路は、レジスタI1のビット0 に"1"を設定すると機能が選択されてINT端子の入力による制御が可能になります。

タイマ1のカウント開始同期回路を使用している場合、INT 端子に有効波形が入力された時にカウント開始同期回路が セットされ、カウントソースが入力されます。

カウント開始同期回路をセットするためのINT端子入力の 有効波形は、外部割り込みの起動条件と同じです。

なお、一度セットされたカウント開始同期回路は、レジスタ11のビット0に 0 を設定するか、リセットによりクリアされます。

ただし、カウント自動停止回路が選択されている場合は、 タイマ1がアンダフローするとカウント開始同期回路がクリ アされます(自動停止)。

(10)カウント自動停止回路(タイマ1)

タイマ1はカウント開始同期回路を使用しているときに、 タイマ1アンダフロー発生により自動的にカウントを停止す るカウント自動停止回路をもっています。

タイマ1のカウント自動停止回路は、レジスタW1のビット3を"1"にセットすると有効になり、タイマ1がアンダフローするとカウント開始同期回路をクリアし、タイマ1へのカウントソース入力が停止します。この機能は、タイマ1カウント開始同期回路を選択している場合のみ有効です。

(11)注意事項

タイマを使用する際は以下の点に注意してください。 プリスケーラに関する注意

プリスケーラからデータを読み出す場合は、まずプリスケーラのカウントを停止させた後、データ読み出し命令(TABPS)を実行してください。

プリスケーラにデータを書き込む場合は、まずプリスケーラのカウントを停止させた後、データ書き込み命令(TPSAB)を実行してください。

カウントソースに関する注意

タイマ1,2,LCのカウントソースを切り替える場合は、 まず各タイマのカウントを停止させた後、カウントソースを 切り替えてください。

カウント値の読み出しに関する注意

タイマ1,2からデータを読み出す場合は、まず各タイマのカウントを停止させた後、データ読み出し命令(TAB1,TAB2)を実行してください。

タイマへのデータ書き込みに関する注意

タイマ1,2,LCにデータ書き込む場合は、まず各タイマのカウントを停止させた後、データ書き込み命令(T1AB, T2AB,TLCA)を実行してください。

リロードレジスタR1, R2Hへの書き込みに関する注意 タイマ1,2動作中にタイマリロードレジスタR1, R2Hに データを書き込む場合は、必ずタイマ1,2アンダフローと重 ならないタイミングでデータを書き込んでください。

タイマ2に関する注意

PWM出力機能使用時にタイマ2を停止させる場合は、必ずタイマ2アンダフローと重ならないタイミングで停止させてください。

PWM信号の"H"期間拡張機能有効を選択している場合は、 リロードレジスタR2Hに"1"以上の値を設定してください。 タイマ3に関する注意

タイマ3のカウント値を切り替える場合は、まずタイマ3のカウントを停止させた後、カウント値を切り替えてください。

タイマ入出力端子に関する注意事項

PWM信号をC/CNTR端子より出力させる場合は、ポートCの出力ラッチを"0"に設定してください。




プリスケーラ、タイマ1のカウント開始タイミングと動作 開始時のカウント時間について

プリスケーラ、タイマ1は動作開始()後、カウントソースの最初の立ち上がり()からカウントを開始します。

タイマ及びカウントソースの動作開始タイミングによって、カウント開始後、最初のアンダフローまでの時間()より短く(最大でカウントソースの1周期分)なります。

なお、タイマ1のカウントソースとしてCNTR入力の立ち下がリエッジを選択した場合、タイマ1はCNTR入力の立ち下がリに同期して動作します。




図FB-4 . タイマカウント開始タイミングと動作開始時のカウント時間 (プリスケーラ、タイマ1)


タイマ2、LCのカウント開始タイミングと動作開始時のカウント時間について

タイマ2、LCは動作開始(後、最初のカウントソース立ち下がり後の立ち上がり()からカウントを開始します。

タイマ及びカウントソースの動作開始タイミングによって、カウント開始後、最初のアンダフローまでの時間()と異なります。




図FB-5. タイマカウント開始タイミングと動作開始時のカウント時間 (タイマ2、LC)




図FB-6.タイマ2の動作(リロードレジスタR2Lに" 0316 "、リロードレジスタR2H に" 0216 "を設定した場合)

タイマ1によるCNTR出力自動制御回路選択

CNTR出力有効(W23 = "1")、CNTR出力自動制御回路選択(W41 = "1")時



CNTR出力自動制御機能





CNTR出力無効時にCNTR出力自<mark>動制</mark>御機能<mark>を</mark>無効にすると、CNTR出力無効状態を保持します。 CNTR出力有効時にCNTR出力自動制御機能<mark>を</mark>無効にすると、CNTR出力有効状態を保持します。 タイマ1を停止すると、CNTR 出力自動制御機能は無効になります。

注.PWM信号をC / CNTR<mark>端子より出</mark>力させる場合は、ポートCの出力ラッチを"0"に設定してください。

図FB-7.タイマ1によるCNTR出力自動制御機能

CNTR出力 " H " 期間の波形拡張機能無効(W22= " 0 ")、CNTR出力有効(W23= " 1 ")、カウントソースXIN 入力選択(W20= " 0 ")、リロードレジスタR2Lに " 0316 " 、リロードレジスタR2Hに " 0216 " を設定した場合





- 注1.CNTR出力有効時(W23="1")にタイマ2を停止する場合には、タイマ2カウント停止タイミングとタイマ2アンダフロー信号が重ならないタイミングで停止させてください。タイミングが重なると、CNTR出力波形にハザードが発生する場合があります。
 - 2 . CNTR出力有効時、PWM信号の"H"期間中にタイマ2を停止した場合には、リロードレジスタR2Hで設定した"H"期間を出力した後に停止します。

図FB-8.タイマ2カウント開始 / 停止タイミング

ウォッチドッグタイマ

ウォッチドッグタイマは、暴走などによりプログラムを正常に実行できなくなった場合に、マイクロコンピュータをリセット状態にし、再起動させるためのものです。ウォッチドッグタイマは、タイマWDT(16ビットバイナリカウンタ)、ウォッチドッグタイマイネーブルフラグ(WEF)、及びウォッチドッグタイマフラグ(WDF1,WDF2)により構成されています。


タイマWDTは、リセット解除直後に"FFFF16 "の値からインストラクションクロックをカウントソースとしてダウンカウントを開始します。

カウント開始後、タイマWDT はアンダフローする(タイマWDTの内容が 000016 になった後、次のカウントパルスが入力される)と、まずフラグWDF1を"1"にセットします。その後、次のタイマWDTアンダフローが発生する(タイマWDTが65534カウントする)までの間にWRST命令が実行されなければ、フラグWDF2を"1"にセットしRESET端子から"L"レベルを出力してマイクロコンピュータをリセット状態にします。

ウォッチドッグタイマを、使用する場合のソフトウェアでは、マイクロコンピュータに正常な動作を持続させるため、65534マシンサイクル以下の周期でWRST命令を実行するように処理してください。

リセット解除後フラグWEFが"1"にセットされ、ウォッチドッグタイマの機能が有効になります。DWDT命令とWRST命令を連続して実行すると、フラグWEFが"0"にクリアされ、ウォッチドッグタイマの機能が無効になります。フラグWEFは、システムリセット又はRAMバックアップ時に"1"にセットされます。

WRST命令にはスキップ機能があり、フラグWDF1が 1 'の時にWRST命令を実行すると、フラグWDF1を'0'にクリアして次の命令をスキップします。フラグWDF1が'0'の時にWRST命令を実行しても、スキップは発生しません。WRST命令のスキップ機能は、ウォッチドッグタイマの機能を無効にしている場合でも使用できます。



- ①リセット解除後(プログラムスタート後)、タイマWDTはダウンカウントを開始します。
- ②タイマWDTがアンダフローすると、フラグWDF1が"1"にセットされます。
- ③WRST命令を実行すると、フラグWDF1は"0"にクリアされ、次の命令はスキップされます。
- ④フラグWDF1が "1"のときにタイマWDTがアンダフローするとフラグWDF2が "1"にセットされ ウォッチドッグリセット信号を出力します。
- ⑤ウォッチドッグリセット信号により、RESET端子の出力トランジスタが"ON"し、システムリセットを発生します。
- 注.タイマWDTのカウントソースはインストラクションクロックであるため、カウント数はマシンサイクル数と同じです。

図FB-9.ウォッチドッグタイマ機能の動作

ウォッチドッグタイマ機能を使用する場合はWRST命令によりフラグWDF1を65534マシンサイクル以下の周期でクリアしてください。ウォッチドッグタイマ機能を使用しない場合はDWDT命令とWRST命令を連続して実行してください(図FB-8参照)。DWDT命令のみではウォッチドッグタイマ機能は停止しません。

パワーダウンモード時、フラグWDF1及びタイマWDTの値は初期化されます。なお、ウォッチドッグタイマ機能とパワーダウンを併用する場合では、パワーダウン状態になる直前にWRST命令を実行し、フラグWDF1を初期化してください(図FB-9参照)。

パワーダウンからの復帰後、ウォッチドッグタイマ機能は 有効となります。ウォッチドッグタイマ機能を使用しない場 合は、パワーダウンから復帰する度にDWDT命令とWRST命 令を連続して実行し、ウォッチドッグタイマ機能を停止して ください。 WRST ; フラグWDF1クリア

DI

DWDT ; ウォッチドッグタイマ機能禁止許可

WRST ; フラグWEF、WDF1クリア

図FB-10. ウォッチドッグタイマ使用時、停止の時のプログラム例

WRST ; フラグWDF1クリア

NOP

DI ; 割り込み禁止 EPOF ; POF命令許可

POF

発振停止

図FB-11. ウォッチドッグタイマ使用時におけるモードへの移行 プログラム例

液晶表示機能

本製品はLCD(液晶表示画素)コントローラ/ドライバを内蔵しています。

LCD用電源入力(VLC1~VLC3)端子に適切な電圧を印加し、タイマ制御レジスタ(W4)、タイマLC,LCD制御レジスタ(L1,L2,L3,C1,C2)、LCD表示用RAMにデータを設定するとコントローラ/ドライバは自動的に表示データを読み出し、デューティ制御及びバイアス制御を行い、LCDを点灯します。

LCDの駆動には、コモン信号出力端子4本とセグメント信号出力端子23本が使用でき、最大92セグメント(1/4デューティ、1/3バイアス選択時)の表示制御ができます。

LCD用電源入力(VLC1~VLC3)端子はSEG0~SEG2端子と兼用です。SEG0~SEG2を選択した場合、LCD用電源に内部電源(VDD)を使用します。

(1)デューティ及びバイアス制御

LCD表示方式であるデューティとバイアスの組み合せは次の3通りです。使用するLCDパネルに適応する表示方式を、LCD制御レジスタ(L1)のビット0,1で選択してください。

1/2デューティ、1/2バイアス

1/3デューティ、1/3バイアス

1/4デューティ、1/3バイアス

表LCD-1.デューティと最大表示画素数

デューティ	最大表示画素数	使用COM端子
1/2	46セグメント	COMo, COM1(注)
1/3	69セグメント	COMo~COM2 (注)
1/4	92セグメント	COMo ~ COM3

注.使用しないCOM端子は開放してください。

(2)LCDクロック制御

LCDクロックは、タイマLCカウントソース選択ビット (W42) タイマLC制御ビット(W43) タイマLCの設定値により決定します。したがって、LCDクロックの周波数(F)は次式で求めることができます。式下の番号(~)は図 LCD-1に対応しています。

システムクロック(STCK)をタイマLCのカウントソースに 設定した場合(W42 = " 1 ")

$$F = STCK \times \frac{1}{LC+1} \times \frac{1}{2}$$

タイマ3のビット4(T34)をタイマLCのカウントソースに設定した場合(W42 = "0")


$$F = T34 \times \frac{1}{LC+1} \times \frac{1}{2}$$

[LC:0~15]


各表示方式におけるフレーム周波数は、次式で求めることができます。

フレーム周波数 =
$$\frac{F}{n}$$
(Hz) フレーム周期 = $\frac{n}{F}$ (s)

F:LCDクロックの周波数 1/n:デューティ



図LCD-1.LCDクロック制御回路の構成



図LCD-2.LCDコントローラ/ドライバの構成

(3)LCD表示用RAM

RAMには液晶表示に対応した領域が含まれています。

このLCD表示用RAMに"1"を書き込むと、そのビットに対応する表示画素が自動的に点灯します。

Z	1															
Х			0				1				2		3			
γ <u>ل</u> ي٢	3	2	1	0	3	2	1	0	3	2	1	0	3	2	1	0
8	SEG ₀	SEG ₀	SEG ₀	SEG ₀	SEG8	SEG8	SEG8	SEG8	_	_	_	_	SEG24	SEG24	SEG24	SEG
9	SEG1	SEG1	SEG1	SEG1			SEG9		SEG17	SEG17	SEG17	SEG17	SEG25	SEG25	SEG25	SEG2
10	SEG2	SEG2	SEG ₂	SEG2	SEG10	SEG ₁₀	SEG ₁₀	SEG ₁₀	SEG18	SEG18	SEG18	SEG18	SEG26	SEG26	SEG26	SEG:
11	SEG3	SEG3	SEG3	SEG3		!	<u> </u>	_	SEG19	SEG19	SEG19	SEG19	SEG27	SEG28	SEG28	SEG
12	SEG4	SEG4	SEG4	SEG4		!	<u> </u>					1 1		SEG28		l .
13	SEG5	SEG5	SEG ₅	SEG5			<u> </u>	_	SEG21	SEG21	SEG21	SEG21	_	_	_	
14	SEG6	SEG6	SEG6	SEG6			'	_	SEG22	SEG22	SEG22	SEG22	_	_	_	
15	SEG7	SEG7	SEG7	SEG7	_		'	_		SEG23		1 1		_	_	_
СОМ	СОМ3	COM2	COM1	COMo	СОМ3	COM2	COM1	COM ₀	СОМз	COM ₂	COM1	COM ₀	СОМ3	COM ₂	COM1	COM

図LCD-3 . LCD表示用RAMマップ

(4)LCD駆動波形

LCD表示用RAMデータが 1 "であるビットに対応するコモン端子とセグメント端子の電位差が自動的に | VLc3 | になり、その交点の表示画素が点灯します。

リセットからの復帰時及びRAMバックアップモード時には、セグメント出力及びコモン出力端子はすべてVLC3レベルとなり、表示画素は消灯します。

表LCD-2.LCD制御レジスタ

LCD 制御レジスタ L1			リセット時:00002		パワーダウン	パワーダウン時:状態保持	
L13	LCD 電源用 内部分割抵抗選択ビット (注2)	0 2r × 3 , 2r × 2 1 r × 3 , r × 2					
L12	LCD 制御ビット	0	停止 動作	(初期状態)			
			L10	デュー	ティ	バー	イアス
L11	・LCD デューティ,バイアス選択ビット	0	0	使用禁止	-	使用禁止	
		0	1	1 / 2		1 / 2	
L10		1 0		1 / 3		1/3	
		1	1	1 / 4		1/3	

	LCD 制御レジスタ L2		リセット時:00002	パワーダウン時:状態保持	W TL2A
L23	SEGo/VLC3 端子機能選択ビット (注3)	0	SEG ₀	·	
LZ3		1	VLC3		
L22	SEG1/VLC2端子機能選択ビット (注4)	0	SEG1		
LZZ		1	VLC2		
L21	CCCのAtion 治・フザムと思わばった。(ティ)	0	SEG2		
LZ1	SEG2/VLC1 端子機能選択ビット (注4)	1	VLC1		
1.0-		0	内部分割抵抗有効		
L20	LCD 電源用内部分割抵抗制御ビット	1	内部分割抵抗無効		

	LCD 制御レジスタ L3		リセット時 : 11112	パワーダウン時:状態保持	W TL3A		
L33	P23/SEG20端子	0	0 SEG20				
	機能選択ビット		P23				
L32	P22/SEG19端子 機能選択ビット	0	SEG19				
L32		1	P22				
124	P21/SEG18端子		SEG18				
L31	機能選択ビット	1	P21				
1.0-	P20/SEG17端子 機能選択ビット		SEG17				
L30			P20				


- _______ 注1." R " は読み出し可、" W " は書き込み可を表します。
 - 2.1/3バイアス選択時は"×3"、1/2バイアス選択時は"×2"の抵抗を使用します。
 - 3. SEGo端子を選択した場合は、VLC3は内部でVDDに接続されます。
 - 4. SEG1,SEG2端子を選択した場合は、必ず内部分割抵抗を使用してください。

表LCD-2 . LCD制御レジスタ

	LCD 制御レジスタ C1		リセット時 : 11112	パワーダウン時:状態保持	W TC1A
C13	P03/SEG24端子	0	SEG24		
013	機能選択ビット	1	P03		
C12	P02/SEG23端子	0	SEG23		
012	機能選択ビット	1	P02		
C11	P01/SEG22端子	0	SEG22		
CII	機能選択ビット	1	P01		
040	P00/SEG21端子	0	SEG21		
C10	機能選択ビット	1	P00		

LCD 制御レジスタ C2		リセット時 : 11112		パワーダウン時:状態保持	W TC2A
C23	P13/SEG28端子		SEG28	L	
023	機能選択ビット	1	P13		
C22	P12/SEG27端子 機能選択ビット	0	SEG27		
022		1	P12		
C24	P11/SEG26端子 機能選択ビット	0	SEG26		
C21		1	P11	, P	
COs	P10/SEG25端子 機能選択ビット	0	SEG25		
C20		1	P10	·	

注1."R"は読み出し可、"W"は書き込み可を表します。



図LCD-4. 駆動波形例

(5)LCD電源回路

LCD電源回路は、使用するLCDパネルに適応する構成を選択してください。レジスタL2のビット0で内部分割抵抗の制御を、レジスタL1のビット3で内部分割抵抗の選択を設定し、レジスタL1のビット0、1で選択したバイアス条件により、LCD電源回路の構成が決定します。

内部分割抵抗

本製品はLCD電源用の分割抵抗を内蔵しています。

レジスタL2のビット0を"0"に設定すると、内部分割抵抗が有効状態になります。ただし、レジスタL1のビット2を"0"に設定してLCDを消灯すると、内部分割抵抗は切り離されます。

内部分割抵抗には、同一値の抵抗(r)が6個用意されており、レジスタL1のビット3の設定値と使用するバイアス条件により、次のとおりに抵抗が使用されます。

L13="0"、1/3バイアス使用時:2r×3=6rL13="0"、1/2バイアス使用時:2r×2=4r

・L13="1"、1/3バイアス使用時:r×3=3r・L13="1"、1/2バイアス使用時:r×2=2r

VLC3 / SEGo端子

レジスタL2のビット3でVLC3/SEG0端子機能の選択を制御できます。

VLC3端子機能を選択した場合は、外部よりVLC3 VDDの電圧を印加してください。

SEG0端子機能を選択した場合は、VLC3はVDDに内部で接続されます。


VLC2 / SEG1、VLC1 / SEG2端子

レジスタL2のビット2でVLC2/SEG1端子機能の選択を、レジスタL2のビット1でVLC1/SEG2端子機能の選択をそれぞれ制御できます。

VLC2,VLC1端子機能を選択した場合で、内部分割抵抗を使用しないときは、外部より0 VLC1 VLC2 VLC3の電圧をそれぞれ印加してください。1/2バイアス使用時はVLC2端子とVLC1端子とを短絡してください。

VLC2,VLC1端子機能を選択した場合で、内部分割抵抗を使用するときは、内部で生成した分圧値がVLC2、VLC1端子からそれぞれ出力されます。1/2バイアス使用時VLC2、VLC1端子は同電位になります。

SEG1、SEG2端子機能を選択した場合は、必ず内部分割抵抗を使用してください。このとき、VLC2、VLC1は内部で生成された分圧値にそれぞれ接続されます。





図LCD-5.LCD電源回路例(1/3バイアス条件選択時)



リセット機能

電源電圧が推奨動作条件の最小規格値以上で、RESET端子に1マシンサイクル以上"L"レベルを印加すると、マイクロコンピュータがいかなる状態であってもシステムリセットが実行されます。その後、RESET端子に"H"レベルを印加すると、0ページの0番地からソフトウェアが開始されます。






図VB-2. RESET端子の入力波形とリセット動作

(1)パワーオンリセット

本製品は電源投入時に自動リセット(パワーオンリセット)をかけるためのパワーオンリセット回路を内蔵しています。

内蔵のパワーオンリセット回路を使用する際は、電源電圧 が0Vから推奨動作条件の最小規格値以上に立ち上がるまでの 時間を100 μ s以下に設定してください。

立ち上がり時間が100μsを越える場合には、RESET端子と Vss間にコンデンサを最短距離で接続し、電源電圧が推奨動 作条件の最小規格値以上になるまでRESET端子に"L"レベル が入力されるようにしてください。



図VB-3. RESET 端子周辺の構成とパワーオンリセット動作

表VB-1.リセット時のポートの状態

ポート名	リセット時の機能	リセット時の状態
Do ~ D4	Do ~ D4	ハイインピーダンス状態 (注1、注2)
D5/INT	D5	ハイインピーダンス状態 (注1、注2)
XCIN/D6、XCOUT/D7	XCIN, XCOUT	サブクロック入力
P00/SEG21 ~ P03/SEG24	P00 ~ P03	ハイインピーダンス状態 (注1、注2、注3)
P10/SEG25 ~ P13/SEG28	P10~P13	ハイインピーダンス状態 (注1、注2、注3)
P20/SEG17 ~ P23/SEG20	P20 ~ P23	ハイインピーダンス状態 (注1、注2、注3)
SEG0/VLC3 ~ SEG2/VLC1	SEG0~SEG2	VLC3 (VDD) レベル
SEG3 ~ SEG10	SEG3 ~ SEG10	VLC3 (VDD) レベル
COMo ~ COM3	COM ₀ ~ COM ₃	VLC3 (VDD) レベル
C/CNTR	С	" L "(Vss)レベル

- 注1. 出力ラッチば 1 "にセットされます。
 - 2. 出力形式は、Nチャネルオープンドレインになります。
 - 3. プルアップトランジスタは、OFFします。

● プログラムカウンタ (PC) ・・・・・・・ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0 0 0 0 0 0 0 0
● 割り込み許可フラグ (INTE)・・・・・・・・・・・ <u>0</u>	(割り込み禁止)
● パワーダウンフラグ (P) ・・・・・・・・・・・・ 0	
● 外部0割り込み要求フラグ (E X F0) ・・・・・・・・・ 0	
割り込み制御レジスタ V1 ······ 0 0 0 0 0	(割り込み禁止)
● 割り込み制御レジスタ V2 ······ 0 0 0 0 0	(割り込み禁止)
割り込み制御レジスタ I1 ······ 0 0 0 0 0	
● タイマ 1 割り込み要求フラグ (T1F)・・・・・・・・・・・0	
● タイマ 2 割り込み要求フラグ (T2F)・・・・・・・・・・・0	
● タイマ 3 割り込み要求フラグ (T3F) · · · · · · · · · · 0	
● ウォッチドッグタイマフラグ (W DF1, WDF2)・・・・・・ 0	
	
	(プリスケーラ停止)
● タイマ制御レジスタ W1 ·············· 0 0 0 0 0	
	(タイマ 2停止)
	(タイマ 3停止)
	(タイマ LC停止)
	() 1 (LOIFE)
● クロック制御レジスタ MR ·········· <u>l 1 1 0 0 </u> ● クロック制御レジスタ RG ······ <u>0 0 0 </u>	
● LCD制御レジスタL1・・・・・・・・・・ 0 0 0 0 0	
● LCD制御レジスタL2・・・・・・・ 0 0 0 0 0	
● LCD制御レジスタL3・・・・・・・・・・ 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
● LCD制御レジスタC1············· 1 1 1 1 1	
● LCD制御レジスタC2······ 1 1 1 1 1	
● キーオンウェイクアップ制御レジスタ K0 · · · 0 0 0 0	
● キーオンウェイクアップ制御レジスタ K1 · · · 0 0 0 0 0	
● キーオンウェイクアップ制御レジスタ K2 · · · 0 0 0 0 0	
● プルアップ制御レジスタ PU0 · · · · · · · · · · · · · · · · · · ·	
● プルアップ制御レジスタ PU1 ········ 0 0 0 0 0 0 ● ポート出力形式制御レジスタFR0 ··· 0 0 0 0	
● ポート出力形式制御レジスタFR1・・・・・・ 0 0 0 0 0	
● ポート出力形式制御レジスタFR2・・・・・・ 0 0 0 0 0	
● キャリフラグ (CY) · · · · · · · · 0	
● 上位ビット参照許可フラグ (UPTF)・・・・・・・・・・ 0	
● レジスタ A · · · · · · · · · · · · · · · · · ·	
● レジスタ B · · · · · · · · · · · · · · · · · ·	
● レジスタ D · · · · · · · · · · · · · · · · · ·	
● レジスタ X · · · · · · · · · · · · · · · · · ·	
● レジスタ Y · · · · · · · · · · · · · · · · · ·	
● レジスタ Z · · · · · · · · · · · · · · · · · ·	
● スタックポインタ (SP)・・・・・・・・ 1 1 1 1	
● 動作源クロック・・・・・・・オンチップオシレータ(動作状態) ● セラミック発振回路・・・・・・・・・・・・・・・・・・動作状態	ı
▼ こっ〜 フノ元)以口山・・・・・・・・・・・・・・・・・・ 到上 仏芯	
RC発振回路····································	

電圧低下検出回路(Hバージョンのみ)


本製品には、電源電圧の低下を検出し電源電圧がある一定 値以下になると、マイクロコンピュータにシステムリセット をかける電圧低下検出回路が内蔵されています。

(1)SVDE命令


SVDE命令を実行するとパワーダウンモードに遷移後も電 圧低下検出回路が有効になります。

SVDE命令の実行は、一度だけ有効です。

SVDE命令の実行を解除するには、マイクロコンピュータ をシステムリセットする必要があります。



図VC-1. 電圧低下検出回路




図VC-2. 電圧低下検出回路動作波形

電圧低下検出回路を使用する場合の注意事項

本製品の電圧低下検出回路検出電圧は、マイクロコン ピュータの電源電圧推奨動作条件の下限値より低く設定して います。

応用製品の電池交換時など、マイクロコンピュータの電 源電圧が推奨動作条件の下限値以下まで低下し、再上昇す る場合は、電源端子に付加されているバイパスコンデンサ の容量値によっては、電源電圧がVRST以下に低下せず、リ セットが発生しないまま再上昇し、マイクロコンピュータ が暴走状態となる場合があります(図VC-3)。

このような場合は、電源電圧を一旦VRST以下まで低下さ せ、その後再上昇するようなシステム設計をしてください。



図VC-3. VDDとVRST

パワーダウン機能

本製品は、2種類のパワーダウン機能をもち、EPOF命令直 後にPOF命令あるいはPOF2命令を連続して実行することによ り、それぞれ次のパワーダウン状態になります。

時計動作モードEPOF命令 + POF命令 RAMバックアップモードEPOF命令 + POF2命令 POF命令あるいはPOF2命令実行直前にEPOF命令が実行されない場合、これらの命令はNOP命令になります。

(1)時計動作モード

時計動作モード時は、次の機能および状態が保持されます。

RAM

リセット回路

サブクロック発振回路(XCIN - XCOUT)

LCD表示機能

タイマ3

(2)RAMバックアップモード

RAMバックアップモード時は、次の機能および状態が保持されます。

RAM

リセット回路

(3)ウオームスタート条件

パワーダウン状態から復帰する場合、

外部ウェイクアップ信号入力

タイマ3アンダフロー

のいずれかで、CPUは0ページの0番地からプログラムの実行を開始します。このときパワーダウンフラグ(P)ば 1 "です。

(4)コールドスタート条件

RESET端子にリセットパルスを入力 ウォッチドッグタイマによるリセットが発生 電圧低下検出回路によるリセットが発生

のいずれかで、CPUは0ページ0番地からプログラムの実行 を開始します。このときパワーダウンフラグ(P)は" 0 "です。

(5)コールドスタートとウオームスタートの識別

ウオームスタートとコールドスタートとのスタート条件の 識別は、SNZP命令によってパワーダウンフラグ(P)の状態を 調べることで認識できます。

また、時計動作モードからのウオームスタート条件は、タイマ3割り込み要求フラグ(T3F)の状態を調べることで認識できます。

表WD-1.パワーダウンモード時に保持される機能と状態

		パワーダウ	フンモード
	機能	時計動作	RAMバック アップ
	プログラムカウンタ(PC) スタックポインタ(SP) (注2) キャリフラグ(CY) レジスタA, B	×	×
	RAMの内容		
	割り込み制御レジスタ V1, V2	×	×
	割り込み制御レジスタ I1		
	発振回路の選択		
	クロック制御レジスタ MR, RG		
	タイマ1、2機能	(注3)	(注3)
	タイマ3機能		(注3)
	タイマLC機能		(注3)
	ウォッチドッグタイマ機能	x(注4)	×(注4)
	タイマ制御レジスタ PA	×	×
	タイマ制御レ <mark>ジスタ W1,</mark> W2, W3, W4		
	LCD表 <mark>示機能</mark>		(注5)
	LCD制 <mark>御レジス</mark> タ L1~L3, C1,C2		
	電圧低下検出回路	(注6)	(注6)
١	ポートのレベル	(注7)	(注7)
١	キーオンウェイクアップ制御レジスタ K0~K2		
	プルアップ制御レジスタ PU0 , PU1		
	ポート出力形式制御レジスタ FR0~FR2		
	外部割り込み要求フラグ EXF0	×	×
	タイマ割り込み要求フラグ T1F, T2F	(注3)	(注3)
	タイマ割り込み要求フラグ T3F		(注3)
	割り込み許可フラグ INTE	×	×
	ウォッチドッグタイマフラグ WDF1,WDF2	×(注4)	×(注4)
	ウォッチドッグタイマイネーブルフラグ WEF	×(注4)	×(注4)
	注4 丰市 " "H/P共可能 " "H 知知/V 去二 I	ᆂᆂ	-=== N M A

- 注1.表中、" は保持可能、" x は初期化を示します。上記以外の レジスタ及びフラグの内容はRAMバックアップ時には不定で すので、復帰後初期値を設定してください。
 - 2. スタックポインタは、スタックレジスタの位置を示すもので、 RAMバックアップ時には" 7"に初期化されます。
 - 3. タイマの状態は不定になります。
 - 4. WRST命令でウォッチドッグタイマフラグWDF1を初期化した 後で、パワーダウン状態にしてください。
 - 5. LCDは消灯します。
 - 6.電圧低下検出回路は、SVDE命令を実行すると、パワーダウン時に有効状態になります。
 - 7. パワーダウン時、C/CNTR端子は"L"レベルを出力します。ただし、CNTR入力(W11,W10= "11")を選択している場合は、入力可能状態を保持します(出力ハイインピーダンス)。その他のポートは出力レベルを保持します。

(6)復帰信号

時計動作モードからの復帰は、外部ウェイクアップ信号又はタイマ3割り込み要求フラグ(T3F)で行います。RAMバックアップモードからの復帰は、発振が停止しているので外部ウェイクアップ信号で行います。表WD-2に復帰要因ごとに復帰条件を示します。

(7)キーオンウェイクアップ関連レジスタ

キーオンウェイクアップ制御レジスタ K0

レジスタK0は、ポートP0, P1のキーオンウェイクアップ機能を制御します。

このレジスタの内容は、TKOA命令でレジスタAを介して 設定してください。また、TAKO命令でレジスタKOの内容を レジスタAに転送できます。

キーオンウェイクアップ制御レジスタ K1

レジスタK1は、ポートP1の復帰条件、有効波形/レベル選択を制御します。

このレジスタの内容は、TK1A命令でレジスタAを介して 設定してください。また、TAK1命令でレジスタK1の内容を レジスタAに転送できます。

キーオンウェイクアップ制御レジスタ K2

レジスタK2は、INT端子のキーオンウェイクアップ機能、 復帰条件選択を制御します。

このレジスタの内容は、TK2A命令でレジスタAを介して 設定してください。また、TAK2命令でレジスタK2の内容を レジスタAに転送できます。

プルアップ制御レジスタ PU0

レジスタPU0は、ポートP0のプルアップトランジスタの ON/OFFを制御します。

このレジスタの内容は、TPU0A命令でレジスタAを介して 設定してください。また、TAPU0命令でレジスタPU0の内容 をレジスタAに転送できます。

プルアップ制御レジスタ PU1

レジスタPU1は、ポートP1のプルアップトランジスタのON/OFFを制御します。

このレジスタの内容は、TPU1A命令でレジスタAを介して 設定してください。また、TAPU1命令でレジスタPU1の内容 をレジスタAに転送できます。


外部割り込み制御レジスタ I1

レジスタI1は、<mark>外部0割り込</mark>みの有効波形、INT端子の入力 制御、復帰入力レベルを制御します。

このレ<mark>ジスタの内容</mark>は、TI1A命令でレジスタAを介して設定してください。また、TAI1命令でレジスタI1の内容をレジスタAに転送できます。

表WD-2.復帰要因と復帰条件


	復帰要因	復帰条件	備考
外部ラ	ポートP00~P03	外部か <mark>らの立ち下</mark> がりエッジ(" H " " L ")により 復帰します。	キーオンウェイクアップ機能は2ポート単位で選択できます。
ェイクアップ信号	ポートP10~P13	外部からの H "レベルあるいは" L "レベル入力、 又は立ち上がりエッジ(" L " " H ")あるいは立ち 下がりエッジ(" H " " L ")により復帰します。	キーオンウェイクアップ機能は2ポート単位で選択できます。 パワーダウン状態に遷移する前に、外部状態に応じてキーオンウェイクアップ制御レジスタK1で復帰レベル("H"レベル又は"L"レベル)および復帰条件(レベル復帰又はエッジ復帰)を選択してください。
号 	INT端子	外部からの H "レベルあるいば L "レベル入力、 又は立ち上がりエッジ("L" "H")あるいは立ち 下がりエッジ("H" "L")により復帰します。 復帰入力時は、割り込み要求フラグ(EXF0)は セットされません。	パワーダウン状態に遷移する前に、外部の状態に応じて割り込み制御レジスタI1で復帰レベル("H"レベル又は"L"レベル)を、キーオンウェイクアップ制御レジスタK2で復帰条件(レベル復帰又はエッジ復帰)を選択してください。
1 .	マ3 込み要求フラグ F)	タイマ3がアンダフローし、割り込み要求フラグ(T3F)が 1 だセットされることにより復帰します。 時計動作モード時に使用できます。	




安定時間 @: f(RING)を1376回カウントした後、マイクロコンピュータは動作を開始します。

- ⑥: f(RING)を[システムクロック分周比×15]回カウントした後、マイクロコンピュータは動作を開始します。
- ©: f(XIN)を[システムクロック分周比×171]回カウントした後、マイクロコンピュータは動作を開始します。
- ②: f(XIN)を[システムクロック分<mark>周比×15]回カ</mark>ウントした後、マイクロコンピュータは動作を開始します。
- @: f(Xcin)を[システムクロック分周比×171]回カウントした後、マイクロコンピュータは動作を開始します。
- 注1.クロック制御レジスタMR, RGによるシステムクロックの選択は、パワーダウン時に保持状態です。 復帰時の発振安定待ち時間は、パワーダウン状態に遷移する前にクロック制御レジスタMR, RGを設定することで調整可能です。
 - 2.時計動作モードに遷移する場合はEPOF命令とPOF命令を連続して実行する必要があります。
 - 3. RAMバックアップモードに遷移する場合はEPOF命令とPOF2命令を連続して実行する必要があります。
 - 4. リセット解除後はメ<mark>インクロ</mark>ック(f(XiN))にセラミック発振回路が選択されています。 また、メインクロック(f(XiN))およびサブクロック(f(XCIN))は有効状態です。
- 5.RC発振回路を使用する場合はCRCK命令を実行する必要があります。 CRCK命令が実行されていない場合はメインクロック(f(XIN))にセラミック発振回路が選択された状態です。
- 6.停止しているクロックをシステムクロックに選択する場合は、クロック制御レジスタRGにより選択するクロックを 動作させ、ソフトウェアにより発振安定待ち時間を生成した後、システムクロックを切り替えてください。

図WD-1. 状態遷移図



図WD-2.パワーダウンフラグ(P)のセット要因とクリア要因



図WD-3.SNZP命令によるスタート識別例

=	Fーオンウェイクアップ制御レジスタ K0	リセット時:00002		パワーダウン時:状態保持	R / W TAK0 / TK0A
K03	ポートP12, P13	0	キーオンウェイクアップ	プ無効	
	キーオンウェイクアップ制御ビット(注3)	1	キーオンウェイクアップ	プ有効	
K02	ポートP10, P11	0	キーオンウェイクアップ	プ無効	
NU2	キーオンウェイクアップ制御ビット(注2)	1	キーオンウェイクアップ	プ有効	
K01	ポートP02, P03	0	キーオンウェイクアップ	プ無効	
KU1	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
K00	ポート P00, P01	0	キーオンウェイクアップ	プ無効	
	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	

キーオンウェイクアップ制御レジスタ K1			リセット時: 00002		パワーダウン時:状態保持	R / W TAK1 / TK1A
ポート P12, P13 K13 佐原を体別せば、 L		0	エッジ復帰	A 4		
KIS	復帰条件選択ビット	(注3)	1	レベル復帰		
K12	ポート P12, P13 有効波形 / レベル選択ビット		0	立ち下がり波形 / " L " レベル		
I K12		(注3)	1	立ち上がり波形 / " H " レベ <mark>ル</mark>		
K11	ポートP10, P11		0	エッジ復帰		
NI1	復帰条件選択ビット	(注2)	1	レベル復帰		
1/4 0	ポートP10, P11		0	立ち下がり波形 <mark>/ " L " レベル</mark>		
K10	有効波形 / レベル選択ビット	(注2)	1	立ち上がり波 <mark>形</mark> / " H " I	レベル	-

キーオンウェイクアップ制御レジスタ K2		リセット時:00002		パワーダウン時:状態保持	R / W TAK2 / TK2A
K23	使用しません	0	・こ <mark>のビットに機能はあ!</mark>		
K22	使用しません	0	- このビットに機能はあ!		
K21	INT 端子 復帰条件選択ビット	0	レベル復帰 エッジ復帰		
K20	INT 端子 キーオンウェイクアップ <mark>制</mark> 御ビット	0	キーオンウェイクアップ	プ無効	
		1	キーオンウェイクアップ	プ有効	

注 1 . "R"は読み出し可、"W"は書き<mark>込み</mark>可を表します。 2 . ポート P1o, P11 のキーオンウェイクアップを無効(K02 = "0")にする場合は、レジスタ K1o, K11 の値を"0"に設定してください。 3 . ポート P12, P13 のキーオンウェイクアップを無効(K03 = "0")にする場合は、レジスタ K12, K13 の値を"0"に設定してください。

プルアップ制御レジスタ PU0		リセット時 : 00002		パワーダウン時:状態保持	R / W TAPU0 / TPU0A			
PU03		0	プルアップトランジスタ OFF					
1 003	プルアップトランジスタ制御ビット	1	プルアップトランジス・	タ ON				
PU02	ポート P02 プルアップトランジスタ制御ビット	0	0 プルアップトランジスタ OFF					
F U U 2		1	プルアップトランジス・	タ ON				
PU01	ポート P01	0	プルアップトランジス・	タ OFF				
P001	プルアップトランジスタ制御ビット	1	プルアップトランジスタ ON					
DLIO	ポート P0o プルアップトランジスタ制御ビット	0	プルアップトランジスタ OFF					
PU00		1	プルアップトランジス [・]	タ ON				

プルアップ制御レジスタ PU1		リセット時 : 00002		パワーダウン時:状態保持	R / W TAPU1 / TPU1A
PU13	ポート P13 プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF	
F U 13		1	プルアップトランジス	タ ON	
PU12	ポート P12 プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF	
PU12		1	プルアップトランジス	タ ON	
PU11	ポート P11 プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF	
PUII		1	プルアップトランジスタ ON		
PU10	ポート P10 プルアップトランジスタ制御ビット	0	プルアップトランジス	タ OFF	
		1	プルアップトランジス	タ ON	

割り込み制御レジスタ I1		リセット時:00002		パワーダウン時:状態保持	R / W TAI1 / TI1A		
INT 端子		0	INT端子入力禁止				
113	入力制御ビット (注2)		INT 端子入力可能				
l12	INT 端子 割り込み有効波形 /復帰レベル選択ビット (注2)	0	立ち下がり波形/ "L"レベル(SNZIO 命令は "L"レベル認識)				
112		1	立ち上がり波形/"H"	レベル (SNZI0 命令は " H " レ	ベル認識)		
114	INT 端子		片エッジ検出				
I11 エッ	エッジ検出回路制御ビット	1	両エッジ検出				
14.0	INT 端子 タイマ 1 カウント開始同 <mark>期</mark> 回路選 <mark>択</mark> ビット	0	タイマ 1 カウント開始同	司期回路非選択			
I1 0		1	タイマ 1 カウント開始同				

注1. "R"は読み出し可、"W"<mark>は</mark>書き<mark>込み可を表</mark>します。 2. これらのビット(I12,I1<mark>3)</mark>の内容を変更した際に、外部割り込み要求フラグ(EXF0)がセットされる場合があります。

クロック制御

本製品のクロック制御回路は以下の回路により構成されています。

オンチップオシレータ(内部発振器)

セラミック発振回路

RC発振回路

水晶発振回路

マルチプレクサ(クロック選択回路)

分周回路


内部クロック発生回路

これらの回路により、本製品の動作源となるシステムク ロック、インストラクションクロックが生成されます。

図WA-1にクロック制御回路の構成を示します。

本製品はリセット解除後、内部発振器であるオンチップオシレータクロック(f(RING))で動作します。

メインクロック(f(XIN))には、セラミック共振子あるいは RC発振が使用できます。サブクロック(f(XCIN))には、水晶発 振子が使用できます。



図WA-1.クロック制御回路の構成

(1)オンチップオシレータ動作

本製品はリセット解除後、内部発振器であるオンチップオシレータから出力されるクロックにより動作を開始します。

オンチップオシレータのクロック周波数は、電源電圧及び 動作周囲温度により大きく変動しますので応用製品設計の際 には、この周波数変動に対し十分なマージンが得られるよう 注意してください。

(2)メインクロック発生回路(f(XIN))

本製品のメインクロック(f(XIN))には、セラミック共振子 またはRC発振が使用できます。

リセット解除後、メインクロックはセラミック発振回路が 有効状態になります。

CRCK命令を実行することで、メインクロックはセラミック発振回路が無効になり、RC発振回路が有効になります。 CRCK命令の実行は、一度だけ有効です。

CRCK命令は、必ずプログラムの初期設定ルーチンで実行してください(0ページ0番地で実行することを推奨します)メインクロック(f(XIN))を使用しない場合は、XIN端子をVssに接続し、XOUT端子を開放とし、CRCK命令は実行しないでください(図WA-3)。

(3)セラミック共振子を使用する場合


メインクロック(f(XIN))にセラミック共振子を使用する場合は、XIN端子とXOUT端子にセラミック共振子および外部回路を最短距離で接続してください。XIN端子とXOUT端子の間には帰還抵抗が内蔵されています(図WA-4)。

なお、プログラムでCRCK命令を実行しないでください。


(4)RC発振を使用する場合

メインクロック(f(XIN))にRC発振を使用する場合は、XIN端子に抵抗R、コンデンサCの外付け回路を最短距離で接続し、XOUT端子は開放とし、プログラムではCRCK命令を実行してください(図WA-5)。


なお、RC発振用の抵抗RおよびコンデンサCの定数は、マイクロコンピュータのバラツキと抵抗およびコンデンサ自身のバラツキによる周波数の変動が、入力周波数の規格を越えないよう注意してください。



図WA-2. セラミック発振回路 / RC発振回路への切り替え



図WA-3.オンチップオシレータ動作時のXIN、XOUT端子の処理



図WA-4.セラミック共振子外付け回路



図WA-5.RC外付け回路

(5)外部クロックを使用する場合

メインクロック(f(XIN))に外部クロック信号を使用する場合は、XIN端子にクロック発生源を接続し、XOUT端子は開放としてください(図WA-6)。

なお、プログラムでCRCK命令を実行しないでください。 外部クロック使用時の発振周波数最大値は、セラミック共振 使用時と異なりますので、注意してください(推奨動作条件 参照)。

また、外部クロックを使用する際はパワーダウンモード(POF命令あるいはPOF2命令)を使用しないでください。

(6) サブクロック発生回路(f(XCIN))

サブクロック(f(XCIN))には、水晶発振子を使用してください。XCIN端子とXCOUT端子に水晶発振子および外部回路を最短距離で接続してください。XCIN端子とXCOUT端子の間には帰還抵抗が内蔵されています(図WA-7)。

XCIN端子、XCOUT端子はそれぞれ、ポートD6、D7と兼用です。クロック制御レジスタRGのビット2に"1"を設定することで、サブクロック発振回路が無効になり、ポートD6、D7の機能が有効になります。

サブクロック(f(XCIN))およびポートD6、D7のいずれも使用しない場合は、XCIN/D6端子をVssに接続し、XCOUT/D7端子を開放としてください。


(7)クロック制御レジスタMR

レジスタMRはシステムクロックおよび動作モード選択を 制御します。このレジスタの内容は、TMRA命令でレジスタ Aを介して設定してください。


また、TAMR命令でレジスタMRの内容をレ<mark>ジ</mark>スタAに転送 できます。

(8) クロック制御レジスタRG

レジスタRGは各発振回路の動作・停止を制御します。このレジスタの内容は、TRGA命令でレジスタAを介して設定してください。



図WA-6.外部クロック入力回路



図WA-7. 水晶発振子外付け回路

表WA-1. クロック制御レジスタ

クロック制御レジスタ MR		リセッ	ト時:11002	パワーダウン時:状態保持	R / W TAMR / TMRA	
	- 動作モード選択ビット	MR3 MR2	動作モード			
MR3		0 0	スルーモード (分周なし)			
		0 1	2分周モード			
MR2		1 0	4分周モード			
		11	8分周モード			
	・システムクロック選択ビット(注2)	MR1 MR0		動作モード		
MR1		0 0	f(RING)			
		0 1	f(XIN)			
MR ₀		1 0	f(XCIN)			
		11	使用禁止(設定す	ることはできません)(注3)		

クロック制御レジスタ RG		リセット時: 0002		パワーダウン時:	状態保持	W TRGA
RG2	サブクロック(f(XCIN))制御ビット (注4)	0	サブクロック(f(XCIN))発	振可能、ポート D6、	D7 非選択	
102		1	サブクロック(f(XCIN))発 <mark>振停止、ポ</mark> ート D6、D7 選択			
RG1	メインクロック(f(XIN))制御ビット (注4)	0	メインクロック(f(XIN))タ	^{送振可能}		
I KG1		1	メインクロック(f(XIN))ϡ	光振停 止		
RG ₀	オンチップオシレータ(f(RING))制御ビット (注 4)	0	オンチップオシレータ(f	(RING))発振可能		
		1	オンチップオシレータ(f	(RING))発振停止		

注1." R "は読み出し可、" W "は書き込み可を表します。

- 2. 停止しているクロックをシステムクロックに選択することはできません。
- 3. レジスタMRの下位2ビット(MR1、MR0)に(11)を設定することはできません。
- 4.システムクロックに選択している発振回路を停止することはできません。

マスク化発注時に提示いただく資料

マスク化発注時には、次の資料をご提示ください。

- (3)マーク指定書......1部

*マスク化確認書及びマーク指定書につきましては、 ルネサステクノロジホームページ

ROM発注(http://japan.renesas.com/homepage.jsp)

使用上の注意

ノイズに関する注意事項

ノイズに関する注意事項及びその対策例を以下に示します。本対策例はノイズに関して理論上有効ですが、実使用に際しては、本対策を実施した後も充分なシステム評価を行ってください。

1.配線長の短縮

(1)リセット端子の配線

リセット端子に接続する配線は短くしてください。特にリセット端子とVss端子間に接続するコンデンサは、それぞれの端子とできるだけ短い配線で接続してください。

理由

マイコンを正常にリセットするために、リセット端子に入力されるパルス幅は1マシンサイクル以上必要です。これより短いパルス幅のノイズがリセット端子に入力されると、マイコン内部が完全な初期状態になる前にリセットが解除され、プログラム暴走の原因となります。





図 NS-1. リセット入力端子の配線

(2)クロック入出力端子の配線

- ・クロック入出力端子に接続する配線は短くしてください。
- ・発振子に接続するコンデン<mark>サの接地側リー</mark>ド線とマイコンのVss 端子とは最短の配線で接続して<mark>ください</mark>。
- ・発振用のVssパターンは発振回路専用とし、他のVssパターンと 分離してください。

理由

クロック入出力端子にノイズが侵入すると、クロックの波形が 乱れ、誤動作や暴走の原因となります。また、マイコンのVssレベルと発振子のVssレベルとの間にノイズによる電位差が生じると 正確なクロックがマイコンに入力されません。



図NS-2.クロック入出力端子の配線

(3)CNVss端子配線

CNVss端子は、マイコンのVss端子に供給しているGNDからできるだけ近いGNDパターンに最短で接続してください。また、5k 程度の抵抗を直列に挿入しGNDに接続することでノイズ耐量を改善できる場合があります。このときも上記同様に、マイコンのVss端子に供給しているGNDからできるだけ近いGNDパターンに最短で接続してください。

理由

CNVss端子はワンタイムPROMの電源入力端子です。

ワンタイムPROMへのプログラム書き込み時に、書き込み 電流が流れるようにCNVss端子のインピーダンスを低くして いるため、ノイズが侵入し易くなっています。CNVss端子からノイズが侵入すると、ワンタイムPROMからの命令コード、データの読み出しが正常に行われず、暴走の原因となります。





図 NS-3. ワンタイム PROM 版の CNVss 端子の配線

- 2.Vss VDDライン間へのバイパスコンデンサ挿入 Vss - VDDライン間に0.1 µ F程度のバイパスコンデンサ を、以下の条件で挿入してください。
- ・Vss端子 バイパスコンデンサ間の配線長とVDD端子 バイパスコンデンサ間の配線長を等しくする
- ・Vss端子 バイパスコンデンサ間の配線長とVDD端子 バイパスコンデンサ間の配線長を最短とする
- ・Vssライン及びVddラインは他の信号線よりも幅の広い配線を使用する
- ・電源配線は、バイパスコンデンサを経由してVSS端子及びVDD端 子へ接続する



図NS-4. VSS - VDDライン間のバイパスコンデンサ

3.発振子への配慮


マイコンの動作の基本となるクロックを生成する発振子には、他の信号から影響を受けにくくする配慮が必要です。

(1) 大電流が流れる信号線からの回避

マイコンが扱う電流値の範囲を越えた大きな電流が流れる信号線は、マイコン(特に発振子)からできるだけ遠い位置に配置してください。

理由

マイコンを使用するシステムでは、モータ、LED、サーマルヘッドなどを制御する信号線が存在します。これらの信号線に大電流が流れる場合、相互インダクタンスによるノイズが発生します。



図NS-5. 大電流が流れる信号線の配線


(2) 高速にレベル変化する信号線からの回避

高速にレベル変化する信号線は、発振子及び発振子の配線 パターンからできるだけ遠い位置に配置してください。

また、高速にレベル変化する信号線は、クロック関連の信号線、その他ノイズの影響を受け易い信号線と交差させないでください。

理由

高速にレベル変化するCNTR端子などの信号は、立ち上が リ又は立ち下がり時のレベル変化によって他の信号線に影響 を与え易くなります。特にクロック関連の信号線と交差する とクロックの波形が乱れ、誤動作や暴走の原因となります。



図NS-6. 高速にレベル変化する信号線の配線

(3) Vssパターンによる保護

両面基板の場合、発振子が実装される面(実装面)の裏側(ハンダ面)の、発振子と同じ位置はVssパターンにしてください。

このVssパターンはマイコンのVss<mark>端子と最短</mark>の配線で接続し、他のVssパターンから独立させてください。




図 NS-7. 発振子の裏面の Vss パターン

4.入出力ポート処理

入出力ポートは以下の要領で、ハードウェア、ソフトウェアの両面で対策を行ってください。

ハードウェア面

- ・入出力ポートに100 以上の抵抗を直列に挿入してください。 ソフトウェア面
- ・入力ポートではプログラムで複数回読み込みを行い、レベルの一致を確認してください。
- ・出力ポート及び入出力ポートではノイズによって出力デー タが反転する可能性があるため、一定周期でポートラッチ の再書き込みを行ってください。
- ・一定周期でプルアップ制御レジスタの再書き込みを行ってください。

5.ソフトウェアによるウォッチドッグタイマ機能の実現

ノイズなどによってマイコンが暴走した場合、ソフトウェアによるウォッチドッグタイマで暴走を検出し、正常動作に復帰させる方法があります。この方法は、ハードウェアのウォッチドッグタイマを使用して暴走を検出する方法と同等又はそれ以上の効果があります。ソフトウェアによるウォッチドッグタイマの例を以下に示します。

この例ではメインルーチンが割り込み処理ルーチンの動作を、割り込み処理ルーチンがメインルーチンの動作を相互に 監視し、異常を検出するとマイコンを正常な状態に復帰させます。

ただし、この例ではメインルーチンの1周期中に割り込み 処理が複数回行われることが前提となります。

メインルーチンでは

RAMの1語をソフトウェアウォッチドッグタイマ用 (SWDT)に割り当て、メインルーチン1周期ごとに1回、初期値NをSWDTに書き込みます。初期値Nは以下の条件を満たすこととします。

N+1 メインルーチンの1周期中に行われる割り込み処理の回数

注.メインルーチンの周期は割り込み処理などによって変化するため、初期値Nには余裕を持たせた値を設定してください。

SWDTの内容と初期値Nを設定してからの割り込み処理回数とを比較することによって、割り込み処理ルーチンの動作を監視します。

割り込み処理を行ってもSWDTの内容が変化しない場合は、割り込み処理ルーチンの動作が異常であると判断し、プログラム初期化ルーチンへ分岐するなどの復帰処理を行います。

割り込み処理ルーチンでは

SWDTの内容を1回の割り込み処理で1減算します。

ほぽ一定の周期(一定の割り込み処理回数)でSWDTの内容が初期値Nに戻ることで、メインルーチンの正常動作を確認します。

SWDTの内容がNに初期化されることなく減算され続け、SWDTの内容が0以下になった場合、メインルーチンの動作が異常であると判断し、プログラム初期化ルーチンへ分岐するなどの復帰処理を行います。




図 NS-8 . ソフトウェアによるウォッチドッグタイマ

使用上の注意(まとめ)

(1)ノイズ及びラッチアップ対策

ノイズ及びラッチアップ対策としてVDD端子とVSS端子間にコンデンサ(≈0.1 µ F)を最短距離・等幅・等配線長で、かつ可能な限り太い配線を使って接続してください。

ワンタイムPROM版においては、CNVss端子とVPP端子が 兼用になっています。5k 程度の抵抗を極力CNVss/VPP端子 の近くに配置してVss端子に接続してください。

また、抵抗を挿入した回路のままマスクROM版に置き換えても動作上支障ありません。

(2)レジスタの初期値1

次のレジスタは、リセット解除後の初期値が不定です。リセット解除後、必ず初期設定を行ってください。

- ・レジスタZ(2ビット)
- ・レジスタD(3ビット)
- ・レジスタE(8ビット)

(3)レジスタの初期値2

次のレジスタは、RAMバックアップ時は不定です。RAM バックアップからの復帰後、必ず再設定を行ってください。

- ・レジスタZ(2ビット)
- ・レジスタX(4ビット)
- ・レジスタY(4ビット)
- ・レジスタD(3ビット)
- ・レジスタE(8ビット)

(4)スタックレジスタ(SK)

スタックレジスタ(SK)は8段で構成されているため、サブルーチンは8レベルまで使用できます。しかし、割り込み処理ルーチン使用時及びテーブル参照命令(TABP p)実行時にも、それぞれレジスタSKを1段使用するため、これらの処理を併用する場合はその合計が8レベルを越えないように注意してください。

(5)プリスケーラ

プリスケーラからデータを読み出す場合は、まずプリスケーラのカウントを停止させた後、データ読み出し命令(TABPS)命令を実行してください。

プリスケーラにデータを書き込む場合は、まずプリスケーラのカウントを停止させた後、データ書き込み命令(TPSAB)を実行してください。

(6)タイマカウントソース

タイマ1,2,LCのカウントソースを切り替える場合は、 まず各タイマのカウントを停止させた後、カウントソースを 切り替えてください。

(7)タイマカウント値の読み出し

タイマ1,2からデータを読み出す場合は、まず各タイマのカウントを停止させた後、データ読み出し命令(TAB1,TAB2)を実行してください。

(8)タイマへのデータ書き込み

タイマ1,2,LCにデータを書き込む場合は、まず各タイマのカウントを停止させた後、データ書き込み命令(T1AB,T2AB,TLCA)を実行してください。

(9)リロードレジスタR1, R2Hへの書き込み

タイマ1,2動作中にリロードレジスタR1,R2Hにデータを 書き込む場合は、必ずタイマ1,2アンダフローと重ならない タイミングでデータを書き込んでください。

(10)タイマ2

PWM出力機能使用時にタイマ2を停止させる場合は、必ずタイマ2アンダフローと重ならないタイミングで停止させてください。

PWM信号の" H "期間拡張機能有効を選択している場合は、 リロードレジスタR2Hに" 1 "以上の値を設定してください。

(11)タイマ3

タイマ3のカウント値を切り替える場合は、まずタイマ3の カウントを停止させた後、カウント値を切り替えてくださ い。


(12)タイマ入出力端子

PWM信号をC/CNTR端子より出力させる場合は、ポート Cの出力ラッチを"0"に設定してください。 (13)プリスケーラ、タイマ1のカウント開始タイミングと動作開始時のカウント時間について

プリスケーラ、タイマ1は動作開始(後、カウントソースの最初の立ち上がり()からカウントを開始します。

タイマ及びカウントソースの動作開始タイミングによって、カウント開始後、最初のアンダフローまでの時間()より短く(最大でカウントソースの1周期分)なります。

なお、タイマ1のカウントソースとしてCNTR入力の立ち下がリエッジを選択した場合、タイマ1はCNTR入力の立ち下がリに同期して動作します。




図FB-4 . タイマカウント開始タイミングと動作開始時のカウント時間 (プリスケーラ、タイマ1)

(14)タイマ2、LCのカウント開始タイミングと動作開始時の カウント時間について

タイマ2、LCは動作開始(後、最初のカウントソース立ち下がり後の立ち上がり()からカウントを開始します。

タイマ及びカウントソースの動作開始タイミングによって、カウント開始後、最初のアンダフローまでの時間()と異なります。



図FB-5. タイマカウント開始タイミングと動作開始時のカウント時間 (タイマ2、LC)

(15)ウォッチドッグタイマ

ウォッチドッグタイマ機能はリセット解除直後から有効です。ウォッチドッグタイマ機能を使用しない場合は、DWDT命令とWRST命令を連続して実行し、フラグWEFを"0"にクリアしてウォッチドッグタイマ機能を停止してください。

パワーダウン状態からの復帰後、ウォッチドッグタイマ機能は有効となります。ウォッチドッグタイマ機能を使用しない場合は、パワーダウン状態から復帰する度に、DWDT命令とWRST命令を連続して実行し、ウォッチドッグタイマ機能を停止してください。

ウォッチドッグタイマ機能とパワーダウンを併用する場合は、パワーダウン状態になる直前にWRST命令を実行し、フラグWDF1を初期化してください。

(16)D5/INT端子

レジスタI1のビット3に関する注意1

ソフトウェアの途中で割り込み制御レジスタI1のビット3によってINT端子の入力制御を行う際は次の点に注意してください。

レジスタI1のビット3の内容を変更する場合、D5/INT端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 "にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0"にクリア(図DD-6)した後、レジスタI1のビット3の内容を変更してください。更に、一命令以上おいて(図DD-6)SNZ0命令を実行し、フラグEXF0を"0"にクリアしてください。また、SNZ0命令によるスキップが発生する場合を考慮し、SNZ0命令の後にNOP命令を挿入してください(図DD-6)。

LA 4 ; $(\times \times \times 02)$ TV1A ; SNZ0命令有効・・・ ① LA 8 $; (1 \times \times \times 2)$; INT端子入力制御変更 TI1A · · · · · · · · ② NOP SNZ0 ; SNZO命令実行 (フラグEXF0クリア) NOP ×:このビットは本例では関係 しません。

図DD-6.外部0割り込みプログラム例1

レジスタ11のビット3に関する注意2

割り込み制御レジスタI1のビット3を"0"にクリアし、INT端子入力禁止の状態でRAMバックアップを使用する際は、次の点に注意してください。

INT端子のキーオンウェイクアップを使用しない場合(レジスタK20="0")は、パワーダウンモードに移行する前にレジスタI1のビット2、ビット3をクリアする必要があります(図DD-7)。

LA 0 ; (00××2)
TI1A ; INT入力禁止・・・ ①
DI
EPOF
POF2 ; RAMバックアップ
×:このピットは本例では関係
しません。

図DD-7.外部0割り込みプログラム例2

レジスタI1のビット2に関する注意

ソフトウェアの途中で割り込み制御レジスタI1のビット2によってD5/INT端子の割り込み有効波形を変更する場合は、次の点に注意してください。

レジスタI1のビット2の内容を変更する場合、D5/INT端子の入力状態によっては、外部0割り込み要求フラグ(EXF0)が 1 %にセットされることがあります。不測の割り込み発生を防止するために、割り込み制御レジスタV1のビット0を"0 %にクリア(図DD-8)した後、レジスタI1のビット2の内容を変更してください。更に、一命令以上おいて(図DD-8)SNZO命令を実行し、フラグEXF0を"0 %にクリアしてください。また、SNZO命令によるスキップが発生する場合を考慮し、SNZO命令の後にNOP命令を挿入してください(図DD-8)。

LA 4 ; $(\times \times \times 02)$; SNZ0命令有効・・・ ① I A 12 (x1xx2)TI1A ;割り込み有効波形変更 NOP ; : SNZO命令実行 SNZ0 (フラグEXF0クリア) NOP ; 3 ×:このビットは本例では関係 しません。

図DD-8.外部0割り込みプログラム例3

(17)マルチファンクション

INT端子を使用している場合でも、ポートD5の入出力は機能しますので注意してください。

INT端子とポートD5の入力しきい値は異なりますので、両方の入力を使用する際は注意してください。

CNTR端子の出力機能を使用している場合でも、ポートCの"H"出力は機能しますので注意してください。

(18)POF命令、POF2命令

EPOF命令実行直後にPOF命令あるいはPOF2命令を実行するとパワーダウン状態になります。

POF命令あるいはPOF2命令単独では、パワーダウン状態にならないので注意してください。

また、EPOF命令とPOF命令あるいはPOF2命令を連続して 実行する前には、必ず割り込み禁止状態(DI命令実行)にして ください。

(19)プログラムカウンタ

プログラムカウンタが内蔵ROMの最終ページより後のページを指定しないように注意してください。

(20)パワーオンリセット


内蔵のパワーオンリセット回路を使用する際は、電源電圧が0Vから推奨動作条件の最小規格値以上に立ち上がるまでの時間を100 μ s以下に設定してください。立ち上がり時間が100 μ sを越える場合には、RESET端子とVss間にコンデンサを最短距離で接続し、電源電圧が推奨動作条件の最小規格値以上になるまでRESET端子に"L"レベルが入力されるようにしてください。

(21) 電圧低下検出回路(Hバージョンのみ)

本製品の電圧低下検出回路検出電圧は、マイクロコン ピュータの電源電圧推奨動作条件の下限値より低く設定して います。

応用製品の電池交換時など、マイクロコンピュータの電源電圧が推奨動作条件の下限値以下まで低下し、再上昇する場合は、電源端子に付加されているバイパスコンデンサの容量値によっては、電源電圧がVRST 以下に低下せず、リセットが発生しないまま再上昇し、マイクロコンピュータが暴走状態となる場合があります(図VC-3)。

このような場合は、電源電<mark>圧を一</mark>旦VRST⁻以下まで低下させ、その後再上昇するようなシステム設計をしてください。



図VC-3. VDDとVRST

(22) クロック制御

メインクロック(f(XIN))を選択する命令(CRCK命令)は必ずプログラムの初期設定ルーチンで実行してください(0ページ0番地で実行することを推奨します)。

CRCK命令による発振回路選択は一度だけ可能です。

(23)オンチップオシレータ

オンチップオシレータのクロック周波数は電源電圧及び動作周囲温度により大きく変動します。

応用製品設計の際には、この周波数変動に対し十分なマージンを得られるよう、注意してください。

また、本製品はリセット解除後の発振安定待ち時間を、オンチップオシレータクロックより生成しています。リセット解除後の発振安定待ち時間検討の際も、オンチップオシレータクロックの周波数変動に留意してください。

(24)外部クロック

メイン<mark>クロック(f(</mark> XIN))に外部クロックを使用する際は、 パワー<mark>ダ</mark>ウンモード(POF命令あるいはPOF2命令)を使用しないでください。

(25)マスクROM版とワンタイムPROM版の相違

マスクROM版とワンタイムPROM版とでは、製造プロセス、内蔵ROM、およびレイアウトパターンの相違により、電気的特性の範囲内で、特性値、動作マージン、ノイズ耐量、ノイズ輻射などが異なる場合がありますので、切り替えを行う際は注意してください。

(26)電源電圧に関する注意事項

マイコンの電源電圧が推奨動作条件に示した値未満のと き、マイコンは正常に動作せず、不安定な動作をすることが あります。

電源電圧低下時および電源オフ時などに電源電圧が緩やかに下がるシステムでは、電源電圧が推奨動作条件未満のときにはマイコンをリセットするなど、この不安定な動作によってシステムに異常を来たさないようシステム設計してください。

制御レジスタ一覧

割り込み制御レジスタ V1			リセット時: 00002	パワーダウン時:00002	R / W TAV1 / TV1A		
V13	タイマ2	0	発生禁止(SNZT2 命令				
13	割り込み可能ビット	1	発生可能(SNZT2 命令	無効)			
V12	タイマ1		発生禁止(SNZT1 命令有効)				
V 12	割り込み可能ビット	1	発生可能(SNZT1 命令	無効)			
V11	使用しません	0	- のビットに拗むけち!				
VII	使用しよせが	1	- このこり下に機能はめ、	JaennK/Wan能Ca			
1/40	外部 0	0	発生禁止(SNZ0 命令有	ī効)			
V10	割り込み可能ビット	1	発生可能(SNZO命令無	! 効)			

割り込み制御レジスタ V2			リセット時:00002	パワーダウン時:00002	R / W TAV2 / TV2A
V23	使用しません	0	 - このビットに機能はあ!)ませんが <mark>R</mark> /Wは可能です	
V22	使用しません	0	このビットに機能はあ!)ま <mark>せん</mark> がR <mark>/Wは可能です</mark>	
V21	使用しません	0	このビットに機能は <mark>あ</mark> り)ま <mark>せん</mark> がR/Wは可能です	
V20	タイマ3 割り込み可能ビット	0	発生禁止(SNZT3 命令 発生可能(SNZT3 命令		

割り込み制御レジスタ I1			リ <mark>セット時:000</mark> 02	パワーダウン時:状態保持	R / W TAI1 / TI1A				
l13	INT端子	0	入力禁止						
	入力制御ビット (注2)	1	入力可能	入力可能					
l12	INT 端子 割り込み有効波形		立ち下がり波形/ "L" レベル(SNZI0 命令は "L" レベル認識)						
112	/復帰レベル選択ビット (注2)	1	立ち上がり波形/ " H " レベル(SNZIO 命令は " H " レベル認識)						
111	INT 端子	0	片エッジ検出						
111	エッジ検出回路制御ビット	1	両エッジ検出						
14.0	INT 端子	0	タイマ1カウント開始同	同期回路非選択					
I10	タイマ 1 カウント <mark>開始</mark> 同 <mark>期回路選択</mark> ビット	1	タイマ 1 カウント開始同	可期回路選択					

クロック制御レ <mark>ジス</mark> タ MR		リセッ	ト時:11002	パワーダウン時:状態保持	R / W TAMR / TMRA		
		MR3 MR2	MR3 MR2 動作モード				
MR3		0 0	スルーモード (タ:) 周なし)			
	- 動作モード選択ビット	0 1	2分周モード				
MR2		1 0	4分周モード				
		11	8分周モード				
		MR1 MR0		動作モード			
MR1		0 0	f(RING)				
	- システムクロック選択ビット (注3)	0 1	f(XIN)				
MR0		1 0	f(XCIN)				
		11	使用禁止(設定す	ることはできません) (注4)			

- - 2.これらのビット(I12,I13)の内容を変更した際に、外部割り込み要求フラグ(EXF0)がセットされる場合があります。

 - 3. 停止しているクロックをシステムクロックに選択することはできません。
 4. レジスタ MR の下位 2 ビット (MR1,MR0)に (11)を設定することはできません。

クロック制御レジスタ RG			リセット時:0002	パワーダウン時:状態保持	W TRGA
RG2	 サブクロック(f(XCIN))制御ビット (注2)	0	サブクロック(f(XCIN))発	振可能、ポート D6、D7 非選択	
IXO2	RG2 9ククロ9ク(((ACIN))制脚と91 (注2)		サブクロック(f(XCIN))発	振停止、ポート D6、D7 選択	
RG1	メインクロック(f(XIN))制御ビット (注2)	0	メインクロック(f(XiN))	発振可能	
IKO1		1	メインクロック(f(XiN))	発振停止	
RGo オンチップオシレータ(f(RING))制御ビット (注2)		0	オンチップオシレータ((RING))発振可能	
KG0	RGO オンデッフォシレータ(I(RING))制御こット(注2)		オンチップオシレータ(1	(RING))発振停止	

タイマ制御レジスタ PA			リセット時:02	パワーダウン時:02	W TPAA
PA ₀	 プリスケーラ制御ビット	0	停止 (状態保持)		
17.0		1	動作		

タイマ制御レジスタ W1			リセッ	ト時:00002	パワーダウン時:状態保持	R / W TAW1 / TW1A	
W13	タイマ1	0	タイ	マ1カウント自動停	上回路非選択		
VVIS	カウント自動停止回路選択ビット (注3)	1	1 タイマ1カウント自動停止回路選択				
W12	W12 タイマ 1 制御ビット		0 停止(状態保持)				
VV 12		1	動作				
		W11	W10		カウントソース		
W11		0	0	PWM 信号 (PWMOUT)			
	タイマ1カウントソース選択ビット(注4)	0 1		プリスケーラ出力(ORCLK)			
W10		10		タイマ3アンダフロー信号(T3UDF)			
		1	1	CNTR 入力			

タイマ制御レジスタ W2			リセット時:00002	パワーダウン時:状態保持	R / W TAW2 / TW2A	
W23	CNTR 端子出力信号選択ビット	0	CNTR 端子出力無効			
VVZ3	W23 CNIR 媥士山川信亏選択とット		CNTR 端子出力有効			
W22	wa PWM 信号割り込み有効 <mark>波形</mark> /		PWM 信号" H "期間拡張機能無効			
VVZZ	復帰レベル選択ビット	1	PWM 信号 " H " 期間拡	張機能有効		
W21	タイマ2制御ビット	0	停止(状態保持)			
VVZ1) \ Z	1	動作			
W20 タイマ 2 カウントソース選択ビット		0	XIN入力			
VV20	W20 タイマ2カワントソー人選択ヒット		プリスケーラ出力(ORCLK)の2分周信号			

タイマ制御レジスタ W3			リセット時:00002		パワーダウン時:状態保持	R / W TAW3 / TW3A
W33	W20 タイマ3		XCIN	入力		
VV33	カウントソース選択ビット	1	プリ	スケーラ出力(ORC	LK)	
W32	W32 タイマ 3 制御ビット		停止	(初期状態)		
VV32	プイベの時間にフィ	1	動作			
		W31	W30		カウント値	
W31		0 0		8192 カウントごとにアンダフロー発生		
	─ タイマ3カウント値選択ビット	0 1		16384 カウントごとにアンダフロー発生		
W30		1 0		32768 カウントごとにアンダフロー発生		
			1	65536 カウントご	どにアンダフロー発生	

- 注1. "R"は読み出し可、"W"は書き込み可を表します。 2.システムクロックに選択している発振回路を停止することはできません。
 - 3.この機能はタイマ1カウント開始同期回路選択 (I10 = "1") 時にのみ有効です。
 - 4. タイマ1カウントソースに CNTR 入力を選択した場合、ポート C 出力は無効になります。

タイマ制御レジスタ W4			リセット時:00002	パワーダウン時:状態保持	R / W TAW4 / TW4A		
W43 タイマ LC 制御ビット		0	停止(状態保持)		·		
VV43		1	動作				
W42	タイマLC		タイマ3のビット4(T34)				
VV42	カウントソース選択ビット	1	システムクロック(STCK)				
W41	CNTR 端子出力自動制御回路選択ビット	0	CNTR 出力自動制御回路非選択				
VV41		1	CNTR 出力自動制御回路	各選択			
10/40	CNTR 端子入力カウントエッジ選択ビット	0	立ち下がりエッジ				
W40		1	立ち上がりエッジ				

LCD 制御レジスタ L1		リセット時 : 00002		ト時:00002	パワーダウン	ン時:状態保持	R / W TAL1 / TL1A
L13	LCD 電源用	0 2r ×		3, 2r × 2	A 4		•
	内部分割抵抗選択ビット (注2)		1 r × 3 , r × 2				
I 12 LCD 制御ビット -		0	停止				
L12		1	動作				
		L11	L10	デュー	ティ	バー	イアス
L11		0	0	使用禁止		使用禁止	
	LCD デューティ,バイアス選択ビット	0	1	1 / 2	0	1 / 2	
L10		1	0	1 / 3		1/3	
		1	1	1 / 4		1/3	

				·	
	LCD 制御レジスタ L2		リセット時:00002	パワーダウン時:状態保持	W TL2A
L23 SEGo/VLC3 端子機能選択ビット (注3)	0	SEG ₀			
	1	VLC3			
L22	L22 SEG1/VLC2 端子機能選択ビット (注4)	0	SEG1		
LZZ	3には17~に2端 1機能送がに グー・(注4)	1	VLC2		
L21	SEG2/VLC1 端子機能選択ビット (注4)	0	SEG2		
LZI	3と32/7とに「蛹」機能選択とダー (注4)	1	VLC1		
L20 LCD 電源用内部分割	LCD 電源田中郊八割抵益制御ビット	0	内部分割抵抗有効		
	LCD 電源用内部分割抵抗制御ビット	1	内部分割抵抗無効		

	LCD 制御レ <mark>ジスタ L3</mark>		リセット時 : 11112	パワーダウン時:状態保持	W TL3A	
L33	P23/SEG20端子	0	SEG20			
L03	機能選択ビット	1	P23			
L32	P22/SEG19端子	0	SEG19			
L32	機能選択ビット	1	P22			
1.24	P21/SEG18端子	0	SEG18			
L31	機能選択ビット	1	P21			
1.20	P20/SEG17端子	0	SEG17			
L30	機能選択ビット	1	P20			

- 注1."R"は読み出し可、"W"は書き込み可を表します。 2.1/3バイアス選択時は"×3"、1/2バイアス選択時は"×2"の抵抗を使用します。 3.SEGo端子を選択した場合は、VLC3は内部でVDDに接続されます。

 - 4. SEG1,SEG2 端子を選択した場合は、必ず内部分割抵抗を使用してください。

	LCD 制御レジスタ C1		リセット時 : 11112	パワーダウン時:状態保持	W TC1A	
C13	P03/SEG24端子	0	SEG24			
C13	機能選択ビット	1	P03			
C12	P02/SEG23端子	0	SEG23			
012	機能選択ビット	1	P02			
C14	P01/SEG22端子	0	SEG22			
	C11 機能選択ビット		P01			
040	P00/SEG21端子	0	SEG21			
C10	機能選択ビット	1	P00			

	LCD 制御レジスタ C2		リセット時 : 11112	パワーダウン時:状態保持	W TC2A		
C23	P13/SEG28端子	0	SEG28				
023	機能選択ビット		P13				
C22	P12/SEG27端子		0 SEG27				
022	機能選択ビット	1	P12				
C21	P11/SEG26端子	0	SEG26				
G21	機能選択ビット	1	P11				
P10/SEG25端子	0	SEG25					
C20	機能選択ビット	1	P10	·			

	プルアップ制御レジスタ PU0		リセ <mark>ット時</mark> :0 <mark>00</mark> 02	パワーダウン時:状態保持	R / W TAPU0 / TPU0A
PU03	ポート P03 プルアップトランジスタ制御ビット	0	プルアップトランジス プルアップトランジス		
PU02	ポート P02 プルアップトランジスタ制御ビット	0	プルアップトランジス プルアップトランジス	<u> </u>	
PU01	ポート P01 プルアップトランジスタ制御ビット	0	プルアップトランジス プルアップトランジス	• •	
PU00	ポート P00 プルアップトランジスタ <mark>制</mark> 御ビット	0	プルアップトランジス プルアップトランジス		

	プルアップ制御レジスタ PU1		リセット時:00002	パワーダウン時:状態保持	R / W TAPU1 / TPU1A
PU13	ポートP13	0	プルアップトランジス	タ OFF	
1 013	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON	
PU12	ポートP12	0	プルアップトランジス	タ OFF	
1012	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON	
PU11	ポートP11	0	プルアップトランジス	タ OFF	
	プルアップトランジスタ制御ビット	1	プルアップトランジス	タON	
DUIA	ポートP10	0	プルアップトランジスタ OFF		
PU10	プルアップトランジスタ制御ビット	1	プルアップトランジス	タ ON	

注1."R"は読み出し可、"W"は書き込み可を表します。

	ポート出力形式制御レジスタ FR0		リセット時: 00002	パワーダウン時:状態保持	W TFR0A	
FR03	ポート P12 , P13	0	Nチャネルオープンドレ	・イン出力		
11103	出力形式選択ビット		CMOS出力			
FR02	ポート P10 , P11		N チャネルオープンドレイン出力			
FKU2	出力形式選択ビット	1	CMOS出力			
FR01	ポート P02 , P03	0	Nチャネルオープンドレ	/イン出力		
FRU1	出力形式選択ビット	1	CMOS出力			
ポート P00 , P01		0	Nチャネルオープンドレイン出力			
FR00	出力形式選択ビット	1	CMOS 出力			

	ポート出力形式制御レジスタ FR1		リセット時:00002	パワーダウン時:状態保持	W TFR1A	
FR13	ポートD3	0	Nチャネルオープンドレ	ノイン出力		
11113	出力形式選択ビット	1	CMOS 出力			
FR12	ポート D2		0 Nチャネルオープンドレイン出力			
I FR12	出力形式選択ビット	1	CMOS 出力			
FR11	ポート D1	0	Nチャネルオープンドレ	レイン出力		
FRIT	出力形式選択ビット	1	CMOS 出力			
ED4.	ポート Do		N チャネルオープンドレイン出力			
FR10	出力形式選択ビット	1	CMOS 出力	,		

	ポート出力形式制御レジスタ FR2		リセット時:0 <mark>00</mark> 02	パワーダウン時:状態保持	W TFR2A
FR23	ポート P22, P23 出力形式選択ビット	0	N チャネルオープンドし CMOS 出力	ノイン出力	
FR22	ポート P20, P21 出力形式選択ビット	0	N チャネルオープンドレイン出力 CMOS 出力		
FR21	ポート D5 出力形式選択ビット	0	N チャネルオープンドレイン出力 CMOS 出力		
FR20	ポート D4 出力形式選択ビット	0	N チャネルオープンドし CMOS 出力	/イン出力	

注1." R " は読み出し可、" W " <mark>は書き込み可を表</mark>します。

=	キーオンウェイクアップ制御レジスタ K0		リセット時:00002	パワーダウン時:状態保持	R / W TAK0 / TK0A
K03	ポートP12, P13	0	キーオンウェイクアップ	プ無効	
103	3 キーオンウェイクアップ制御ビット (注3)		キーオンウェイクアップ	プ有効	
K02	ポートP10, P11	0	キーオンウェイクアップ	プ無効	
KU2	キーオンウェイクアップ制御ビット(注2)	1	キーオンウェイクアップ	プ有効	
K01	ポート P02, P03	0	キーオンウェイクアップ	プ無効	
KU1	キーオンウェイクアップ制御ビット	1	キーオンウェイクアップ	プ有効	
1/0-	ポート P00, P01	0	キーオンウェイクアップ	プ無効	
K00	^{KOO} キーオンウェイクアップ制御ビット		キーオンウェイクアップ	プ 有効	

+	- ーオンウェイクアップ制御レジスタ	K1		リセット時:00002	パワーダウン時:状態保持	R / W TAK1 / TK1A
K13	ポートP12, P13		0	エッジ復帰	A 4	
KIS	復帰条件選択ビット	(注3)	1	レベル復帰		
K12	ポート P12, P13		0	立ち下がり波形 / " L " l	ノベル	
I K12	有効波形 / レベル選択ビット	(注3)	1	立ち上がり波形 / " H " I	レベル	
K11	ポート P10, P11		0	エッジ復帰		
NI1	復帰条件選択ビット	(注2)	1	レベル復帰		
1/4 0	ポートP10, P11		0	立ち下がり波形 <mark>/ " L</mark> " L	ノベル	
K10	有効波形 / レベル選択ビット	(注2)	1	立ち上がり波 <mark>形</mark> / " H " I	レベル	

+	- オンウェイクアップ制御レジスタ K2		リセット時:00 <mark>0</mark> 02	パワーダウン時:状態保持	R / W TAK2 / TK2A
K23	使用しません	0	・こ <mark>の</mark> ビットに機能はあり	りませんが、R/W は可能です。	
K22	使用しません	0	- このビットに機能はあ!	りませんが、R/W は可能です。	
K21	INT 端子 復帰条件選択ビット	0	レベル復帰 エッジ復帰		
K20	INT 端子 キーオンウェイクアップ <mark>制</mark> 御ビット	0	キーオンウェイクアップ		
	1 カンフェーン・フン 同間にフー	1	キーオンウェイクアップ	ク有効	

注 1 . "R"は読み出し可、"W"は書き<mark>込み</mark>可を<mark>表</mark>します。 2 . ポートP10, P11 のキーオンウェイクアップを無効(K02 = "0")にする場合は、レジスタK10, K11 の値を"0"に設定してください。 3 . ポートP12, P13 のキー<mark>オンウェ</mark>イクアップを無効(K03 = "0")にする場合は、レジスタK12, K13 の値を"0"に設定してください。

命令

記号

命令機能別索引及び機械語命令一覧では、以下の記号を用いています。

命令記号一覧表

記 号	内容	記号	内容
Α	レジスタ A(4ビット)	PS	プリスケーラ
В	レジスタ B(4ビット)	T1	タイマ1
DR	レジスタ DR(3ビット)	T2	タイマ2
E	レジスタ E(8ビット)	T3	タイマ3
_ V1	割り込み制御レジスタ V1(4ビット)	TLC	タイマLC
V2	割り込み制御レジスタ V2(4ビット)	T1F	タイマ1割り込み要求フラグ
11	割り込み制御レジスタ I1(4ビット)	T2F	タイマ2割り込み要求フラグ
MR	クロック制御レジスタ MR(4ビット)	T3F	タイマ3割り込み要求フラグ
RG	クロック制御レジスタ RG(3ビット)	WDF1	ウォッチドッグタイマフラグ
PA	タイマ制御レジスタ PA(1ビット)	WEF	ウォッチドッグタイマイネーブルフラグ
W1	タイマ制御レジスタ W1(4ビット)	INTE	割り込み許可フラグ
W2	タイマ制御レジスタ W2(4ビット)	EXF0	外部0割り込み要求フラグ
		P	
W3	タイマ制御レジスタ W3(4ビット)	P	パワーダウンフラグ
W4	タイマ制御レジスタ W4(4ビット)		1 D(018 1)
L1	LCD制御レジスタ L1(4ビット)	D	ポート 口(8ビット)
L2	LCD制御レジスタ L2(4ビット)	P0	ポート PO(4ビット)
L3	LCD制御レジスタ L3(4ビット)	P1	ポート P1(4ビット)
C1	LCD制御レジスタ C1(4ビット)	P2	ポート P2(4ビット)
C2	LCD制御レジスタ C2(4ビット)	С	ポート () 1ビット)
PU0	プルアップ制御レジスタ PU((4ビット)		
PU1	プルアップ制御レジスタ PU1(4ビット)	X	16進変数
FR0	ポート出力形式制御レジスタ FRO(4ビット)	у	16進変数
FR1	ポート出力形式制御レジスタ FR1(4ビット)	z	16進変数
FR2	ポート出力形式制御レジスタ FR2(4ビット)	р	16進変数
K0	キーオンウェイクアップ制御レジスタ KO(4ビット)	n	16進定数
K1	キーオンウェイクアップ制御レジスタ K1(4ビット)		16進定数
K2	キーオンウェイクアップ制御レジスタ K2(4ビット)		16進定数
X	レジスタ X(4ビット)	A3 A2 A1 A0	16進変数 A の2進表記(他も同様)
Ϋ́	レジスタ Y(4ビット)	7.67.27.7.6	
Ż	レジスタ Z(2ビット)		データの移動する方向
DP	データポイン <i>タ</i> (10ビット)	()	レジスタ、メモリなどの内容
Di	(レジスタX ,Y Zで構成)		否定 ,命令実行後もフラグは不変
PC	プログラムカウンタ(14ビット)	M(DP)	データポインタで指定されたRAMの番地
РСн	プログラムカウンタの上位7ビット	` ′	7 - 7 M
PCH	プログラムカウンタの工位7とット	a	
		ра	p6 p5 p4 p3 p2 p1 p0 ページ内の a6 a5 a4 a3 a2 a1 a
SK	スタックレジスタ(14ビット×8)		番地を示すラベル
SP	スタックポインタ(3ビット)		> 15-14/
CY	キャリフラグ	C + x	16進数 C + 16進数 x
UPTF	上位ビット参照許可フラグ		
RPS	プリスケーラリロードレジスタ(8ビット)	?	?の前に示された状態の判定
R1	タイマ1リロードレジスタ(8ビット)		レジスタやメモリ間でのデータ交換
R2L	タイマ2リロードレジスタ(8ビット)		
R2H	タイマ2リロードレジスタ(8ビット)		
R3	タイマ3リロードレジスタ(8ビット)		
RLC	タイマLCリロードレジスタ(4ビット)		
~ ^ /-	 によりスキップが生じた場合は、次の命今を無効にする <i>の</i>		

注.命令実行によりスキップが生じた場合は、次の命令を無効にするのみで、プログラムカウンタの内容 + 2を実行するわけではありません。 したがって、スキップが生じなくてもサイクル数は変化しません。 ただし、TABP p RT RTS命令がスキップされた場合、サイクル数は"1"となります。

命令機能別索引

分類	能別索引 命令記号	機能	分類	命令記号	機能
	TAB	(A) (B)		LA n	(A) n n = 0 ~ 15
	ТВА	(B) (A)		ТАВР р	(SP) (SP) + 1 (SK(SP)) (PC)
	TAY	(A) (Y)			(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
	TYA	(Y) (A)			(UPTF)=0のとき、 (B) (ROM(PC))7~4
レジ	TEAB	(E7 ~ E4) (B) (E3 ~ E0) (A)			(A) (ROM(PC))3~0 (UPTF)=1のとき、 (DR2) 0
レジスタ間転送命令	TABE	(B) (E7 ~ E4) (A) (E3 ~ E0)			(DR1, DR0) (ROM(PC))9, 8 (B) (ROM(PC))7 ~ 4 (A) (ROM(PC))3 ~ 0
転 送 命	TDA	(DR2 ~ DR0) (A2 ~ A0)	演		(PC) (SK(SP)) (SP) (SP) - 1
令	TAD	(A2 ~ A0) (DR2 ~ DR0) (A3) 0	演算命令	AM	$(A) \qquad (A) + (M(DP))$
	TAZ	(A1 A0) (Z1 Z0) (A3 A2) 0		AMC	(A) (A) + (M(DP) + (CY) (CY) Carry
	TAX	(A) (X)		A n	(A) (A) + n μ = 0 ~ 15
	TASP	(A2 ~ A0) (SP2 ~ SP0) (A3) 0		AND	(A) (A) AND (M(DP))
	LXY x ,y	(X) $x \times = 0 - 15$		OR	(A) (A) OR (M(DP))
R A M	LATX,y	(X) $X = 0.715(Y)$ $Y = 0.715$		sc	(CY) 1
アド	LZ z	(Z) z z = 0 ~ 3		RC	(CY) 0
アドレス命令	INY	(Y) (Y) + 1		SZC	(CY) = 0 ?
*	DEY	(Y) (Y) - 1		СМА	(A) (\overline{A})
	ТАМ ј	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15		RAR	CY A3A2A1A0
R A	XAM j	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15	ビッ	SB j	(Mj(DP)) 1 j = 0 ~ 3
M ·	XAMD j	(A) (M(DP))	ト 操	RB j	$(Mj(DP)) 0 j = 0 \sim 3$
レジスタ間転送命令	AAMD	(X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) - 1	作命令	SZB j	(Mj(DP)) = 0 ? j = 0 ~ 3
目転送	XAMI j	(A) (M(DP))	比較命令	SEAM	(A) = (M(DP)) ?
命令		(X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) + 1	令	SEA n	(A) = n? η = 0 ~ 15
	TMA j	(M(DP)) (A)	 	Ва	(PCL) a6 ~ a0
		(X) (X) EXOR (j) j = 0 ~ 15	ブランチ命令	BL p a	(PCH) p (PCL) a6 ~ a0
			命令	BLA p	(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
注 M3.		 早今 p = 0 ~ 31			

注.M34556M4/M4Hの場合 p = 0 ~ 31、M34556M8/M8H/G8/G8Hの場合 p = 0 ~ 63 です。

命令機能別索引(続き)

分類	能別索引(続き 命令記号	機能	分類	命令記号	機能
サブルーチン呼び出し命令	BML p a	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) 2 (PCL) a6 ~ a0 (SP) (SP) + 1 (SK(SP)) (PC) (PCH) p (PCL) a6 ~ a0 (SP) (SP) + 1 (SK(SP)) (PC) (PCH) p (PCH) p (PCH) p (PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)		TPAA TAW1 TW1A TAW2 TW2A TAW3 TW3A TAW4	(PA) (A) (A) (W1) (W1) (A) (A) (W2) (W2) (A) (A) (W3) (W3) (A) (A) (W4)
リター	RTI RT	(PC) (SK(SP)) (SP) (SP) - 1 (PC) (SK(SP))		TW4A TABPS	(W4) (A) (B) (TPS7 ~ TPS4)
ン命令	RTS	(SP) (SP) - 1 (PC) (SK(SP)) (SP) (SP) - 1		TPSAB	(A) (TPS3 ~ TPS0) (RPS7 ~ RPS4) (B) (TPS7 ~ TPS4) (B) (RPS3 ~ RPS0) (A)
割り込み制御命令	DI EI SNZ0 SNZI0 TAV1 TV1A TAV2 TV2A TAI1 TI1A	(INTE) 0 (INTE) 1 V10=0:(EXF0)=1? (EXF0) 0 V10=1:SNZ0=NOP I12=1:(INT)="H"? I12=0:(INT)="L"? (A) (V1) (V1) (A) (A) (V2) (V2) (A) (A) (I1) (I1) (A)	タイマ操作命令	TAB1 T1AB TAB2 T2AB	(TPS3 ~ TPS0) (A) (B) (T17 ~ T14) (A) (T13 ~ T10) (R17 ~ R14) (B) (T17 ~ T14) (B) (R13 ~ R10) (A) (T13 ~ T10) (A) (B) (T27 ~ T24) (A) (T23 ~ T20) (R27 ~ R24) (B) (T27 ~ T24) (B) (R23 ~ R20) (A) (T23 ~ T20) (A)

注.M34556M4/M4Hの場合 p = 0~31、M34556M8/M8H/G8/G8Hの場合 p = 0~63 です。

命令機能別索引(続き)

分類	命令記号	機能	分類	命令記号	機能
	T2HAB	(R2H7 ~ R2H4) (B) (R2H3 ~ R2H0) (A)		TAK0	(A) (K0)
	TR1AB	(R17 ~ R14) (B)		TK0A	(K0) (A)
	INIAD	(R13~R10) (A)		TAK1	(A) (K1)
	T2R2L	(T27 ~ T24) (R2L7 ~ R2L4)		TK1A	(K1) (A)
		(T23 ~ T20) (R2L3 ~ R2L0)	入出力命令	TAK2	(A) (K2)
タイマ操作命令	TLCA	(LC) (A) (RLC) (A)	令	TK2A	(K2) (A)
操作	SNZT1	V12 = 0:(T1F) = 1 ?		TFR0A	(FR0) (A)
命令		(T1F) 0 V1 ₂ = 1:SNZT1 = NOP		TFR1A	(FR1) (A)
	SNZT2	V13 = 0:(T2F) = 1?		TFR2A	(FR2) (A)
		(T2F) 0 V13 = 1: SNZT2 = NOP	クロ	CRCK	RC発振回路選択
	SNZT3	V20 = 0:(T3F) = 1 ?	ック	TAMR	(A) (MR)
	-	(T3F) 0 V20 = 1:SNZT3 = NOP	ロック制御命令	TMRA	(MR) (A)
	IAP0	(A) (P0)	令	TRGA	(RG) (A)
			Ļ	TAL1	(A) (L1)
	OP0A	(P0) (A)	LCD制御命令	TL1A	(L1) (A)
	IAP1	(A) (P1)	御命	TL2A	(L2) (A)
	OP1A	(P1) (A)	*	TL3A	(L3) (A)
	IAP2	(A) (P2)		TC1A	(C1) (A)
	OP2A	(P2) (A)		TC2A	(C2) (A)
	CLD	(D) 1		NOP	(PC) (PC) + 1
	RD	$(D(Y))$ 0 $(Y) = 0 \sim 7$		POF	時計動作モードへ遷移
入出力	SD	$(D(Y))$ 1 $(Y) = 0 \sim 7$	_	POF2	RAMバックアップモードへ遷移
力命	SZD	$(D(Y)) = 0$? $(Y) = 0 \sim 5$	そ の 他	EPOF	POF命令 ,POF2命令有効
命令	RCP	(C) 0	16	SNZP	(P) = 1 ?
	SCP	(C) 1		WRST	(WDF1) = 1 ? (WDF1) 0
	TAPU0	(A) (PU0)		DWDT	
	TPU0A	(PU0) (A)			機能停止許可
	TAPU1	(A) (PU1)		SRST	システムリセット
	TPU1A	(PU1) (A)		RUPT	(UPTF) 0
				SUPT	(UPTF) 1
				SVDE(注)	パワーダウンモード時 電圧低下検出回路有効
		 :: :: :: :: :: :: ::		l .	I .

注.SVDE命令はHバージョンのみ使用できます。

A n (Add n and accumulator)					
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件	
0 0 1 1 0 n n n n 2 0 6 n 16	1	1	_	オーバフロー = 0	
幾能:(A) (A) + n n = 0 ~ 15	分類:演算命令	<u>↓</u>			
	対無: 演算命令 詳細説明: レジスタAの内容にイミディエイトフィールドの値nを加え す。 その結果はレジスタAに格納されます。 キャリフラグ(CY) 内容は変化しません。 加算の結果、オーバフローするとそのまま次の命令を実行し す。 オーバフローしなければ次の命令をスキップします。				
AM (Add accumulator and Memory)			×		
後械語 ; D9	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 0 1 0 1 0 ₂ 0 0 A ₁₆	1	1	G	-	
幾能:(A) (A) + (M(DP))	分類:演算命令	☆			
AMC (Add accumulator, Memory and Carry)	1				
AIVIC (Add accumulator Memory and Carry)					
· · · · · · · · · · · · · · · · · · ·	≐五光灯	サイクル数	フラガCV	フキップ冬件	
· · · · · · · · · · · · · · · · · · ·	語数 1	サイクル数 1	フラグ C Y 0/1	スキップ条件 -	
機械語: D9		1		スキップ条件 -	
機械語: D9	1 分類:演算命令 詳細説明:レシ	1 ⇒	0/1 M(DP)の内容とキ	-	
機械語: D9	1 分類:演算命令 詳細説明:レジ えま mory)	1	0/1 M(DP)の内容とキ レジスタAとフラ	- ャリフラグ(CY)の内容を グCYに格納されます。	
機械語: D9	1 分類:演算命名 詳細説明:レジ えま mory)	1 ジスタAの内容に す。その結果は サイクル数	0/1 M(DP)の内容とキ	- ャリフラグ(CY)の内容を	
機械語: D9	1 分類:演算命令 詳細説明:レジ えま nory)	1 ジスタAの内容に す。その結果は サイクル数 1	0/1 M(DP)の内容とキ レジスタAとフラ	- ャリフラグ(CY)の内容を グCYに格納されます。	
機械語:D9 D0	1 分類:演算命令 詳細説明:レジ えま 1 mory) 語数 1 分類:演算命令	1	0/1 M(DP)の内容とキ レジスタAとフラ フラグC Y ー	- ャリフラグ(CY)の内容を グCYに格納されます。	

語数	サイクル数	フラグCY	スキップ条件	
1	1	-	-	
分類:ブランチ	 F命令			
詳細説明:ページ内プランチ:同一ページのa番地へブランチします。				
留意点:プラン	/チ先はこの命令	≎の存在するペーミ	グ内で指定してください	
		b.e		
=五类/	サイクル数	フラガCV	スキップ条件	
2	2	-	-	
分類:ブランチ	- - - - - - -			
詳細説明:ペー	- ジ外ブランチ:	pページのa番地	ヘブランチします。	
留意点:M345	5 <mark>6M4/M4Hの</mark> 場・	合 p = 0~31、		
M345	<mark>56M8/M8</mark> H/G8/0	G8Hの場合 p = 0 ⁻	~ 63です。	
		フラグ C Y	スキップ条件	
-	/C(DI\2DI\1DI\0	A3A2A1A0)2曲26	()))))	
留意点:M345	56M4/M4Hの場 [・]	合 p = 0~31、		
M345	56M8/M8H/G8/0	G8Hの場合 p = 0 ⁻	~ 63です。	
			スキップ条件	
語数	サイクル数	フラグCY	スイラフボロ	
<u>語数</u> 1	サイクル数 1	757CY	- -	
1	 	-	- -	
1 分類:サブル- 詳細説明:2ペ	1 - チン呼び出し命	- 分令	-	
1 分類:サブル- 詳細説明:2ペ ンを	1 - チン呼び出し命 ージのサブルー: 呼び出します。	ー 3令 チン呼び出し:2 ^へ	- ページのa番地のサブルー	
1 分類:サブルー 詳細説明:2ペ ンを 留意点:2ペー	1 - チン呼び出し命 ージのサブルー: 呼び出します。 ジから他のペー	ー 5令 チン呼び出し:2 ^へ ジにわたって書き	- ニージのa番地のサブル- s 込まれたサブルーチン	
1 分類:サブルー 詳細説明:2ペ ンを 留意点:2ペー も、そ	1 - チン呼び出し命 ージのサブルー: 呼び出します。 ジから他のペー	ー チン呼び出し:2ペ ジにわたって書き ジにあれば呼び出	-	
	分類:ブランター詳細説:ご期:が: </td <td> 1 1 分類: ブランチ命令 詳細説明: ページ内ブランチ: 留意点: ブランチ先はこの命令 対類: ブランチ命令 詳細説明: ページ外ブランチ: 留意点: M34556M4/M4Hの場所 M34556M8/M8H/G8/グタファール グ類: ブランチ命令 詳細説明: ページ外ブランチ: された(DR2DR1DR0 留意点: M34556M4/M4Hの場所 M34556M4/M4Hの場所 ではた(DR2DR1DR0 日前に M34556M4/M4Hの場所 では、</td> <td> 1</td>	1 1 分類: ブランチ命令 詳細説明: ページ内ブランチ: 留意点: ブランチ先はこの命令 対類: ブランチ命令 詳細説明: ページ外ブランチ: 留意点: M34556M4/M4Hの場所 M34556M8/M8H/G8/グタファール グ類: ブランチ命令 詳細説明: ページ外ブランチ: された(DR2DR1DR0 留意点: M34556M4/M4Hの場所 M34556M4/M4Hの場所 ではた(DR2DR1DR0 日前に M34556M4/M4Hの場所 では、	1	

BML p,a (Branch and Mark Long to address a i 機械語 : Dゥ	語数	サイクル数	フラグCY	スキップ条件			
が表現 . D9	2	2	-	-			
1 0 p5 a6 a5 a4 a3 a2 a1 a0 2 2 p a a a		 -チン呼び出し行					
			∃し:pページのa	a番地のサブルーチンを吗			
44t (OD) (OD) 4	出し	,ます。 -					
能:(SP) (SP) + 1	M245	556N4/N41100+B	<u>څ</u> ۵				
(SK(SP)) (PC) (PCH) p		留意点: M34556M4/M4Hの場合 p = 0 ~ 31、 M34556M8/M8H/G8/G8Hの場合 p = 0 ~ 63です。					
(PCL) a6~a0			•	、。。 ヾルですので、スタックス			
(, 02) 40 40		よらないよう注意		,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			
			•				
BMLA p (Branch and Mark Long to address (D)	ι(Λ) in page p	\	200				
MMEA P (Branch and Mark Long to address (D) 機械語:D9 Do	+(A) III page p ──語数	<u>)</u> サイクル数	フラグCY	スキップ条件			
0 0 0 0 1 1 0 0 0 0 2 0 3 0	2	2		-			
1 0 p5 p4 0 0 p3 p2 p1 p0 2 2 p p p	分類:サブル-	_ −チン呼び出しâ	令				
	詳細説明:サフ	ブルーチン呼び出	し : pページのレ	ジスタDとレジスタAの内			
	で指	定された(DR2D	R1DR0A3A2A1A0	0)2番地のサブルーチンを			
幾能:(SP) (SP) + 1	び出	lし <mark>ま</mark> す。					
(SK(SP)) (PC)							
(РСн) р		55 <mark>6M</mark> 4/M4Hの場					
(PCL) (DR2 ~ DR0, A3 ~ A0)			G8Hの場合 p = 0				
	サブノ	レーチンネスティ	ングは最大8レベ	いですので、スタックオ			
	1191-4	4 > 4					
	バにな	ならないよう注意	してください。				
CLD (CLear port D)							
	語数	サイクル数	tしてください。 フラグCY	スキップ条件			
				スキップ条件 -			
機械語: D9	語数	サイクル数 1		スキップ条件 -			
機械語: D9	語数 1 分類:入出力	サイクル数 1	フラグ C Y -	スキップ条件 -			
機械語: D9	語数 1 分類:入出力	サイクル数 1 命令	フラグ C Y -	スキップ条件 -			
機械語: D9	語数 1 分類:入出力	サイクル数 1 命令	フラグ C Y -	スキップ条件 -			
機械語: D9	語数 1 分類:入出力	サイクル数 1 命令	フラグ C Y -	スキップ条件 -			
機械語: D9	語数 1 分類:入出力	サイクル数 1 命令	フラグ C Y -	スキップ条件 -			
機械語: D9	語数 1 分類:入出力	サイクル数 1 命令	フラグ C Y -	スキップ条件 -			
機械語: D9	語数 1 分類:入出力	サイクル数 1 命令	フラグ C Y -	スキップ条件 -			
機械語: Ds Do	語数 1 分類:入出力	サイクル数 1 命令	フラグ C Y -	スキップ条件 -			
機械語: D9	語数 1 分類:入出力は 詳細説明:ポ・	サイクル数 1 命令 - トDをすべてセ	フラグ C Y - - ット(1)します。	-			
機械語: D9	語数 1 分類:入出力記 詳細説明:ポー	サイクル数 1 命令 - トDをすべてセ サイクル数	フラグ C Y -	スキップ条件 - スキップ条件			
機械語: D9	語数 1 分類:入出力は 詳細説明:ポ・	サイクル数 1 命令 - トDをすべてセ	フラグ C Y - - ット(1)します。	-			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグ C Y - - ット(1)します。	-			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー 語数 1 分類:演算命令	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグC Y - *ット(1)します。 フラグC Y -	- スキップ条件 -			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー 語数 1 分類:演算命令	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグC Y - *ット(1)します。 フラグC Y -	-			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー 語数 1 分類:演算命令	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグC Y - *ット(1)します。 フラグC Y -	- スキップ条件 -			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー 語数 1 分類:演算命令	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグC Y - *ット(1)します。 フラグC Y -	- スキップ条件 -			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー 語数 1 分類:演算命令	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグC Y - *ット(1)します。 フラグC Y -	- スキップ条件 -			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー 語数 1 分類:演算命令	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグC Y - *ット(1)します。 フラグC Y -	- スキップ条件 -			
機械語: D9	語数 1 分類:入出力: 詳細説明:ポー 語数 1 分類:演算命令	サイクル数 1 命令 - トDをすべてセ サイクル数 1	フラグC Y - *ット(1)します。 フラグC Y -	- スキップ条件 -			

CRCK (Clock select : Rc oscillation ClocK)				
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 1 0 0 1 1 ₂ 2 9 B ₁₆	1	1	-	-
能:RC発振回路選択	分類:クロック	力制御命令	l l	
		インクロック(€ X ∶します。	(IN))にRC発振回足	各を選択し、RC発振回距
PEY (DEcrement register Y)				
幾械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 1 0 1 1 1 2 0 1 7 16	1	1	C	(Y) = 15
幾能:(Y) (Y) - 1	分類:RAMア			
	" 15		命令をスキップし	結果、レジスタYの内? ます。" 15 '以外ならば、
Ol (Disable Interrupt)				
機械語: D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
幾能:(INTE) 0			゙(INTE)をクリア(0)し、割り込み発生禁止
		≎による割り込み つれます。	禁止は、DI命令宴	ミ行から1マシンサイクル
DWDT (Disable WatchDog Timer)				
機械語: D9 D0 D0 1 0 0 1 1 1 0 0 2 2 9 C 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能 : ウォッチドッグタイマ機能停止許可			 すると、直後のV 停止することがて	VRST命令によりウォッできます。

El (Enable Interrupt)				
• • •	語数	サイクル数	フラグCY	スキップ条件
機械語: D9	1	1	-	<u> </u>
機能:(INTE) 1	分類:割り込む	 		
TXRE:(INTL) I			「(INTE)をセット(1)し、割り込み発生可能划
		こします。	(=) = = > 1 (,, ox 13 7 207 70 1 1 10 1
		〉による割り込み 「われます。	許可は、EI命令の)実行から1マシンサイクル
EPOF (Enable POF instruction)			W	
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 1 1 0 1 1 ₂ 0 5 B ₁₆	1	1	C	-
機能:POF命令、POF2命令有効	分類:その他			
	詳細説明:EP	OF命令を実行す	ると、直後のPOF	命令あるいはPOF2命令か
	有效	こになります。		
IAP0 (Input Accumulator from port P0)	1. T. W.			_ , _0 _
機械語: D9 D0 1 1 0 0 0 0 0 0 2 2 6 0 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 - -
144 AF . (A) (DO)	分類:入出力部	>^		
機能:(A) (P0)			レジスタAへ転送	 ¥1.≠す
	計和批判. 小	- PP000/(/)&.	レンスタイへ等点を	8029.
IAP1 (Input Accumulator from port P1)				
機械語 ; D9	語数	サイクル数	フラグCY	スキップ条件
	1	1	-	-
機能:(A) (P1)	分類:入出力部	令		
	詳細説明:ポー	- トP1の入力を、	レジスタAへ転送	送します。
	I			

幾械語 <u>: D9</u>	語数	サイクル数	フラグCY	スキップ条件		
接柄語: D9	1	1	-	-		
能:(A) (P2)	分類:入出力部	 				
EBE (A) (FZ)	詳細説明:ポートP2の入力を、レジスタAへ転送します。					
NY (INcrement register Y)			-			
E械語:D9 Do	語数	サイクル数	フラグCY	 スキップ条件		
0 0 0 0 1 0 0 1 1 2 0 1 3	1	1	-	(Y) = 0		
2 116						
ई能:(Y) (Y) + 1	分類:RAMア	ドレス命令				
	詳細説明:レジ	ブスタYの内容を	+1します。その	結果、レジスタYの内容		
	" 0 "7	であれば、次の命	i令をスキップしま	す。" 0 '以外ならば、そ		
	まま	次の命令を実行	します。			
.A n (Load n in Accumulator)						
機械語:D9 D0	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	1	1	-	連続記述		
幾能:(A) n n = 0 ~ 15	分類:演算命	\$				
	詳細説明:イ	ミディエイトフィ	ィールドの値nをレ	ジスタAにロードします		
		ヘムチャナナーハル・	宝行した提合け			
	LAf	7令を埋統記述し	大门した物口は、	最初に実行したLA命令		
				最初に実行したLA命令 はスキップされます。		
.XY x.v (Load register X and Y with x and y)						
&械語 : D9 D0	除き	、以下に連続記	述されたLA命令l			
機語:D9 Do	除き	・、以下に連続記	述されたLA命令l	はスキップされます。 スキップ条件		
接械語: D9 D0 1	除き	: 、以下に連続記 サイクル数 1	述されたLA命令l	はスキップされます。 スキップ条件		
機械語: D9 D0 1 1 X3 X2 X1 X0 Y3 Y2 Y1 Y0 2 3 X Y 16	語数 1 分類: RAMア	サイクル数 1 ドレス命令	述されたLA命令I フラグCY -	はスキップされます。 スキップ条件 連続記述		
機械語: D9	語数 1 分類:RAMア 詳細説明:イ:	サイクル数 1 ドレス命令 ミディエイトフィ	プラグCY - rールドの値xをレ	はスキップされます。 スキップ条件 連続記述 √ジスタXへ、イミディコ		
機械語: D9	語数 1 分類:RAMア 詳細説明:イギ	サイクル数 1 ドレス命令 ミディエイトフィ	プラグ C Y つり マールドの値xをレモレジスタYへロー	スキップされます。 スキップ条件 連続記述 ・ジスタXへ、イミディコ・ドします。LXY命令を返		
1 1 x3 x2 x1 x0 y3 y2 y1 y0 2 3 x y 1 ₆ 機能:(X) x x = 0~15	語数 1 分類:RAMア 詳細説明:イニ	サイクル数 1 ドレス命令 ミディエイトフィ ジィールドの値yを さし実行した場合	プラグ C Y つり マールドの値xをレモレジスタYへロー	スキップされます。 スキップ条件 連続記述 ・ジスタXへ、イミディコ・ドします。LXY命令を追 たLXY命令を除き、以下		
機械語: D9	語数 1 分類:RAMア 詳細説明:イニ	サイクル数 1 ドレス命令 ミディエイトフィ ジィールドの値yを さし実行した場合	プラグCY フラグCY - rールドの値xをレ にレジスタYへロー は、最初に実行し	スキップされます。 スキップ条件 連続記述 ・ジスタXへ、イミディコ・ドします。LXY命令を通		
機械語: D9	語数 1 分類:RAMア 詳細説明:イニ	サイクル数 1 ドレス命令 ミディエイトフィ ジィールドの値yを さし実行した場合	プラグCY フラグCY - rールドの値xをレ にレジスタYへロー は、最初に実行し	スキップされます。 スキップ条件 連続記述 ・ジスタXへ、イミディコ・ドします。LXY命令を追 たLXY命令を除き、以		
機械語: D9	語数 1 分類:RAMア 詳細説明:イニ	サイクル数 1 ドレス命令 ミディエイトフィ ジィールドの値yを さし実行した場合	プラグCY フラグCY - rールドの値xをレ にレジスタYへロー は、最初に実行し	スキップされます。 スキップ条件 連続記述 ・ジスタXへ、イミディコ・ドします。LXY命令を過 たLXY命令を除き、以		
機械語: D9	語数 1 分類:RAMア 詳細説明:イニ	サイクル数 1 ドレス命令 ミディエイトフィ ジィールドの値yを さし実行した場合	プラグCY フラグCY - rールドの値xをレ にレジスタYへロー は、最初に実行し	スキップされます。 スキップ条件 連続記述 ・ジスタXへ、イミディコ・ドします。LXY命令をi たLXY命令を除き、以		

LZ z (Load register Z with z)				
機械語:D9 D ₀	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 0 1 0 21 20 2 0 4 8 16	1	1	-	-
幾能:(Z) z z=0~3	分類:RAMア	↓ ドレス命令		
·····			· ールドの値zをし	
NOP (No OPeration)			•	
機械語 : D9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 0 0 0 0 2	1	1		-
機能 :(PC) (PC) + 1	分類:その他			
		-オペレーション	v: プログラムカ	ウンタの値を+1します。·
	は変	化しません。		
OP0A (Output port P0 from Accumulator)				
機械語: <u>D9</u> <u>Do</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 0 0 0 0 2 2 2 0 16	1	1	-	-
機能:(P0) (A)	分類:入出力命	令		
	詳細説明:レジ	ブスタAの内容を	、ポートP0へ出	力します。
OP1A (Output port P1 from Accumulator)	≐ 5 ₩b	+ / / 11 **	コニガムソ	スキップ条件
機械語: D9 D0 1 0 0 0 1 0 2 2 1	<u>語数</u> 1	サイクル数 1	フラグCY -	スキッノ宗针 -
16				<u>-</u>
機能:(P1) (A)	分類:入出力6 詳細説明:レシ		、ポートP1へ出	力します。

OP2A (Output port P2 from Accumulator)						
機械語:D9 D0 1 0 0 1 0 2 2 2 2	語数 1	サイクル数 1	フラグCY -	スキップ条件 -		
1 0 0 0 1 0 0 1 0 2 2 2 2 3	'	'				
態能:(P2) (A)	分類:入出力命令					
	詳細説明:レジ	/人ダAの内容を	、ポートP2へ出フ	刀します。		
PR (logical OR between accumulator and memor			*	0.5		
幾械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 0 1 1 0 0 1 2 0 1 9	1	1		-		
幾能:(A) (A) OR (M(DP))	分類:演算命令	7				
		^{ブスタAの内} 容と ジスタAIC格納る	• •	理和をとります。その		
OF (Power OFf1)						
機械語: D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 - -		
後能:時計動作モードへ遷移	分類:その他					
XRビ・ドブロ 単川 F-ビー ・・・ \尾がタ	分類:その他 詳細説明:EPOF命令実行直後にPOF命令を実行すると、本製品は時計重 モードになります。					
		命令の実行直前に IOP命令と等価と		されていない場合、こ		
POF2 (Power OFf2)						
機械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件		
0 0 0 0 0 0 1 0 0 0 2	1	1	-	-		
### :RAMバックアップモードへ遷移	分類:その他	1				
	詳細説明:EP	OF命令実行直後 クアップモード		€行すると、本製品はR		
		命令の実行直前に IOP命令と等価と		されていない場合、この		

RAR (Rotate Accumulator Right)				
機械語 <u>: D9 </u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 1 1 1 0 1 2 0 1 D	1	1	0/1	-
幾能:	分類:演算命令	\ ?		
ASAZATAU			:含め、レジスタA	の内容を右へ1ビットロ
	テー	ションします。		
RB j (Reset Bit)			*	
機械語 : <u>D</u> 9	語数	サイクル数	フラグCY	スキップ条件
	1	1		-
機能:(Mj(DP)) 0 j = 0 ~ 3	分類:ビット技	 操作命令		
			<mark>(ミ</mark> ディエイトフ	 ィールドの値jで指定され
		ト)の内容をクリ		, , , , , , , , , , , , , , , , , , ,
) (C			
RC (Reset Carry flag)				
機械語: D9	<u>語数</u> 1	サイクル数 1	フラグ C Y 0	スキップ条件 -
機能:(CY) 0	分類:演算命令	 }		
INCHES (CT)			そクリア(0)します。	o
RCP (Reset Port C)	語数	サイクル数	フラグCY	スキップ条件
機械語: D9 D0	<u> </u>	1	-	ヘエンノホロー
1 0 1 0 0 0 1 1 0 0 ₂ 2 8 C ₁₆	'	'	-	-
HWAR . (O)	/			
機能:(C) 0	分類:入出力の		\	
	詳細説明:ホ-	-トCをクリア(0)しより。	

D (Reset port D specified by register Y)	語数	サイクル数	フラグCY	フナぃヲタル	
械語: D9 D0	1	り1クル致 1	- J90CY	スキップ条件 -	
臣:(D(Y)) 0,(Y) = 0 ~ 7	分類:入出力命令 詳細説明:ポートDのレジスタYの内容で指定されたポートをクリア(0)し				
	詳細説明: 小一	・トロのレンスタ	1の内容で指定され	にたホートをクリア(0)	
(DoTime from only monting)			1		
(ReTurn from subroutine) d語: D9 Do	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 1 0 0 0 1 0 0 0 4 4	1	2	-	-	
16					
幾能:(PC) (SK(SP)) (SP) (SP) - 1	分類:リターン				
			このサブルーチン	/を呼んだルーチンに	
	ます	0			
	20				
TI (ReTurn from Interrupt)					
 	語数	サイクル数	フラグCY	スキップ条件	
	1	1	-	-	
0 0 0 1 0 0 0 1 1 0 2 0 4 6 16			-	-	
生:(PC) (SK(SP))	分類:リターン	ノ命令	-	-	
	分類:リターン 詳細説明:割り	/ /命令)込み処理ルーチ		- -チンに戻ります。デ	
能:(PC) (SK(SP))	分類:リターン 詳細説明:割り	ノ命令 Ĵ込み処理ルーヲ ンタ(レジスタZ	、X、Y)、キャリ	フラグ(CY)、スキッ	
能:(PC) (SK(SP))	分類: リターン 詳細説明: 割! ポイ テー	ノ命令 Ĵ込み処理ルーチ ンタ(レジスタZ タス、LA/LXYĵ	、X、Y)、キャリ 車続記述によるN	゚ フラグ(CY)、スキッ OPステータス、レジ	
能:(PC) (SK(SP))	分類: リターン 詳細説明: 割! ポイ テー	ノ命令 Ĵ込み処理ルーチ ンタ(レジスタZ タス、LA/LXYĵ	、X、Y)、キャリ 車続記述によるN	゚ フラグ(CY)、スキッ OPステータス、レジ	
能:(PC) (SK(SP))	分類: リターン 詳細説明: 割! ポイ テー	ノ命令 Ĵ込み処理ルーチ ンタ(レジスタZ タス、LA/LXYĵ	、X、Y)、キャリ 車続記述によるN	゚ フラグ(CY)、スキッ OPステータス、レジ	
能:(PC) (SK(SP))	分類: リターン 詳細説明: 割! ポイ テー	ノ命令 Ĵ込み処理ルーチ ンタ(レジスタZ タス、LA/LXYĵ	、X、Y)、キャリ 車続記述によるN	゚ フラグ(CY)、スキッ OPステータス、レジ	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類: リターン 詳細説明: 割! ポイ テー	ノ命令 Ĵ込み処理ルーチ ンタ(レジスタZ タス、LA/LXYĵ	、X、Y)、キャリ 車続記述によるN	フラグ(CY)、スキッ	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類: リターン 詳細説明: 割! ポイ テー A、	ノ命令 J込み処理ルーラ ンタ(レジスタZ タス、LA/LXY) レジスタBの各値	、X、Y)、キャリ 車続記述によるN iを割り込み直前の	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類:リターン 詳細説明:割り ポイテー A、	ノ命令 D込み処理ルーランタ(レジスタZ タス、LA/LXY) レジスタBの各値 サイクル数	、X、Y)、キャリ 車続記述によるN	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます スキップ条件	
を :(PC) (SK(SP)) (SP) (SP) - 1	分類: リターン 詳細説明: 割! ポイ テー A、	ノ命令 J込み処理ルーラ ンタ(レジスタZ タス、LA/LXY) レジスタBの各値	、X、Y)、キャリ 車続記述によるN iを割り込み直前の	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類: リター2 詳細説明: 割! ポイ テー A、	ノ命令 ひ込み処理ルーラ ンタ(レジスタZ タス、LA/LXY) レジスタBの各値 サイクル数 2	、X、Y)、キャリ 車続記述によるN iを割り込み直前の	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます スキップ条件	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類: リターン 詳細説明: 割! ポイテー A、語数 1分類: リターン カーン カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カ	ノ命令 D込み処理ルーランタ(レジスタZタス、LA/LXY)レジスタBの各値 サイクル数 2	、X、Y)、キャリ 車続記述によるN 直を割り込み直前の フラグCY	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます スキップ条件 無条件スキップ	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類: リターン 詳細説明: 割り ポイテー A、語数 1分類: リターン 詳細説明: サフ	ノ命令 D込み処理ルーランタ(レジスタZタス、LA/LXY)レジスタBの各値 サイクル数 2 ノ命令 ブルーチンから、	、X、Y)、キャリ 車続記述によるN 直を割り込み直前の フラグCY	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます スキップ条件 無条件スキップ	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類: リターン 詳細説明: 割り ポイテー A、語数 1分類: リターン 詳細説明: サフ	ノ命令 D込み処理ルーランタ(レジスタZタス、LA/LXY)レジスタBの各値 サイクル数 2 ノ命令 ブルーチンから、	(、X、Y)、キャリ 連続記述によるN で割り込み直前の フラグCY - このサブルーチン	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます スキップ条件	
能:(PC) (SK(SP)) (SP) (SP) - 1 (SP) (SP) - 1	分類: リターン 詳細説明: 割り ポイテー A、語数 1分類: リターン 詳細説明: サフ	ノ命令 D込み処理ルーランタ(レジスタZタス、LA/LXY)レジスタBの各値 サイクル数 2 ノ命令 ブルーチンから、	(、X、Y)、キャリ 連続記述によるN で割り込み直前の フラグCY - このサブルーチン	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます スキップ条件 無条件スキップ	
能:(PC) (SK(SP)) (SP) (SP) - 1	分類: リターン 詳細説明: 割り ポイテー A、語数 1分類: リターン 詳細説明: サフ	ノ命令 D込み処理ルーランタ(レジスタZタス、LA/LXY)レジスタBの各値 サイクル数 2 ノ命令 ブルーチンから、	(、X、Y)、キャリ 連続記述によるN で割り込み直前の フラグCY - このサブルーチン	フラグ(CY)、スキッ OPステータス、レジ D状態に復帰させます スキップ条件 無条件スキップ	

RUPT (Reset UPT flag)	1-10			- 1 0 - 1	
機械語:D9	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 1 0 1 1 0 0 0 0 2 0 5 8 16	1	1	-	-	
後能 :(UPTF) 0	分類:その他				
	詳細説明:上信	立ビット参照許可	丁フラグUPTFをク	7リア(0)します。	
22.142.120			h.c		
SB j (Set Bit)	語数	サイクル数	フラグCY	スキップ条件	
機械語: D9 D0 D0 0 1 0 1 1 1 1 j j 2 0 5 C +j 16	1	1	-	-	
0 0 0 1 0 1 1 1 1 j j 2 0 5 1 1					
機能:(Mj(DP)) 1 j = 0 ~ 3	分類:ビット抽	操作命令			
				ィールドの値jで指定さ	
	ビッ	ト)の内容をセッ	ット(1)します。		
	1				
SC (Set Carry flag)					
機械語 <u>D</u>	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 0 1 1 1 1 2 0 0 7 16	1	1	1	-	
機能:(CY) 1	分類:演算命令	↓ �			
	詳細説明:キャリフラグ(CY)をセット(1)します。				
SCP (Set Port C)					
機械語 : D9 Do_	語数	サイクル数	フラグCY	スキップ条件	
	1	1	-	-	
1 0 1 0 0 0 1 1 0 1 2 8 D		1			
1 0 1 0 0 0 1 1 0 1 2 8 D	/*5 . \ \\\ /	<u> </u>	-		
1 0 1 0 0 0 1 1 0 1 2 8 D	分類:入出力の 詳細説明・ポ -) ,ます		
1 0 1 0 0 0 1 1 0 1 2 8 D		 命令 − トCをセット(1)します。		
1 0 1 0 0 0 1 1 0 1 2 8 D)します。		
1 0 1 0 0 0 1 1 0 1 2 8 D)します。		
1 0 1 0 0 0 1 1 0 1 2 8 D)します。		
1 0 1 0 0 0 1 1 0 1 2 8 D)します。		

€械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 1 0 1	1	1	-	-
後能:(D(Y)) 1 (Y) = 0 ~ 7	分類:入出力命	 		
THE . (D(1)) 1 (1) = 0 7			Yの内容で指定さ	 :れたポートをセット(1)し
	र् ग 。			
EA n (Skip Equal, Accumulator with immediate	data n)		*	
e械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 0 1 0 1 2 0 2 5	2	2	C)	(A) = n ただし、n = 0 ~ 15
0 0 0 1 1 1 1 n n n n 2 0 7 n 16	分類:比較命令	7		
16	詳細説明:レシ	ブスタAの内容と	イミディエイト	フィールドの値nとが等し
能能:(A) = n ? n = 0 ~ 15		、 <mark>次の命</mark> 令をス を <mark>実行しま</mark> す。	キップします。髳	具なる場合は、そのまま 》
EAM (Skip Equal, Accumulator with Memory)				
械語:_D9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 0 0 1 1 0 2 0 2 6	1	1	-	(A) = (M(DP))
能:(A) = (M(DP)) ?	分類:比較命令	>		
				が等しければ、次の命令を まま次の命令を実行します
NZ0 (Skip if Non Zero condition of external inter	rupt 0 reques	t flag)		
	語数	サイクル数	フラグCY	スキップ条件
械語: <u>D9</u>	1	1	-	V10 = 0 : (EXF0) = 1
0 0 0 0 1 1 1 0 0 0 2 0 3 8 16				
	分類:割り込み		1	 V10 の内容が 0 'のときに

NZIO (Skip if Non Zero condition of external Inte		• '			
e械語:D9	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 1 1 1 0 1 0 2 0 3 A	1	1	-	I12 = 1 : (INT) = " H " I12 = 0 : (INT) = " L "	
幾能:I12 = 1:(INT) = " H "?	分類・割り込			- ()	
I12 = 0 : (INT) = "L"?	分類:割り込み制御命令 詳細説明:割り込み制御レジスタI1のビット2(I12)の内容が 1 "のときは				
112 – 0 : (1141) –				^{いこ} の「3012」: のここに 命令をスキップします。"	
		が、そのまま次			
	_			~~。 I12)の内容が 0 "のときに	
				☆令をスキップします。"	
	1	が、そのまま次			
	10.2			~ / 0	
NITE (OLI YALL TO BE A	<u> </u>				
NZP (Skip if Non Zero condition of Power down	• ,	T	92		
· Bind (D9	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 0 0 0 1 1 2 0 0 3	1	1		(P) = 1	
機能:(P) = 1 ?	分類:その他				
	詳細説明:パリ	フーダウンフラグ	<mark>(P)</mark> の内容が 1 "で	であれば、次の命令をス=	
	プし	ノます。" 0 "ならに	ば、そのまま次の)命令を実行します。ス=	
	プ値	後もフラグPは変化	としません。		
N7T4 (Chin if Non Zons condition of Times 4 int		4 flo a)			
SNZT1 (Skip if Non Zero condition of Timer 1 into			コニボムソ	フナ ぃ ギタ /b	
è械語: D9 D0	語数	サイクル数	フラグ C Y	スキップ条件	
			フラグ C Y -	スキップ条件 V12 = 0 : (T1F) = 1	
械語: D9	語数 1	サイクル数 1	フラグ C Y -		
接械語: D9	語数 1 分類:タイマ	サイクル数 1 操作命令	-	V12 = 0 : (T1F) = 1	
接械語: D9 D0	語数 1 分類:タイマ 詳細説明:割	サイクル数 1 操作命令 り込み制御レジス	- タV1のビット2(V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに	
機械語: D9 D0 D0 1 0 1 0 0 0 0 0 0 0 2 2 8 0 16 数能: V12 = 0: (T1F) = 1?	語数 1 分類:タイマ 詳細説明:割 タ	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要変	- タV1のビット2(' マフラグ(T1F)が	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときl 1 'であれば、フラグT1	
接械語: D9	語数 1 分類:タイマ 詳細説明:割 タ	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要変	- タV1のビット2(' マフラグ(T1F)が	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときl 1 'であれば、フラグT1	
接械語: D9	語数 1 分類:タイマ 詳細説明:割 ター ク!	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要変	- タV1のビット2(マラグ(T1F)が 令をスキップし	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときI 1 'であれば、フラグT1	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 ター クリ	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要求)ア(0)し、次の命)命令を実行しま	- タV1のビット2(' マフラグ(T1F)が 令をスキップしま	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときl 1 'であれば、フラグT1 ます。" 0 'ならば、そのa	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 タークリ 次の 割!	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要求)ア(0)し、次の命)命令を実行しま	- タV1のビット2(' マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のとき 1 'であれば、フラグT1 ます。" 0 'ならば、そのま	
接械語: D9	語数 1 分類:タイマ 詳細説明:割 タークリ 次の 割!	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要変 Jア(0)し、次の命)の命令を実行しま り込み制御レジス	- タV1のビット2(' マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のとき 1 'であれば、フラグT1 ます。" 0 'ならば、そのま	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 タークリ 次の 割!	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要変 Jア(0)し、次の命)の命令を実行しま り込み制御レジス	- タV1のビット2(' マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1 ます。" 0 'ならば、そのま	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 クリ 次の 割!	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要変 リア(0)し、次の命 の命令を実行しま り込み制御レジス)の命令はNOP命令	- タV1のビット2(' マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1 ます。" 0 'ならば、そのま V12)の内容が 1 'のときに	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 タ・ クリ 次の 割り この	サイクル数 1 操作命令 D込み制御レジス (マ1割り込み要求 リア(0)し、次の命 D命令を実行しま D込み制御レジス D命令はNOP命令	- タV1のビット2(マフラグ(T1F)が 令をスキップしま す。 タV1のビット2(\ と等価となりま	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1! ます。" 0 'ならば、そのま V12)の内容が 1 'のときに す。	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 タウリ 次の 割り この	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要認)ア(0)し、次の命)の命令を実行しま)込み制御レジス)の命令はNOP命令 tflag)	- タV1のビット2(' マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに 1 ''であれば、フラグT1! ます。" 0 'ならば、そのま V12)の内容が 1 'のときに す。	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 タ・ クリ 次の 割り この	サイクル数 1 操作命令 D込み制御レジス (マ1割り込み要求 リア(0)し、次の命 D命令を実行しま D込み制御レジス D命令はNOP命令	- タV1のビット2(マフラグ(T1F)が 令をスキップしま す。 タV1のビット2(\ と等価となりま	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1! ます。" 0 'ならば、そのま V12)の内容が 1 'のときに す。	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 クリの割! この	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要数 リア(0)し、次の命 の命令を実行しま り込み制御レジス の命令はNOP命令 t flag) サイクル数 1	- タV1のビット2(マフラグ(T1F)が 令をスキップしま す。 タV1のビット2(\ と等価となりま	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに 1 "であれば、フラグT1 ます。" 0 "ならば、そのま V12)の内容が 1 "のときに す。	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 クリの 割! この errupt reques 語数 1	サイクル数 1 操作命令 り込み制御レジス (マ1割り込み要求 リア(0)し、次の命 り命令を実行しま り込み制御レジス り命令はNOP命令 t flag) サイクル数 1	- タV1のビット2(マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\ と等価となりま フラグCY	V12 = 0 : (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1ます。" 0 'ならば、そのま /12)の内容が 1 'のときにす。 スキップ条件 V13 = 0 : (T2F) = 1	
機械語: D9	語数 1 分類:タイマ 詳細説明:割 クリ 次の 割り この errupt reques 語数 1 分類:タイマ 詳細説明:割	サイクル数 1 操作命令 D込み制御レジス (マ1割り込み要の Dの令を実行し、次の命 Dの令を実行しま D) かのはNOP命令 t flag) サイクル数 1 操作命令 D) 込み制御レジス	タV1のビット2(マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\ と等価となりま フラグCY - タV1のビット3(V12 = 0: (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1ます。" 0 'ならば、そのま 12)の内容が 1 'のときに す。 スキップ条件 V13 = 0: (T2F) = 1	
機械語: D9	語数 1 分類:タイマ 詳細説明:タイマ の 割・ クリ での 割・ の 割・ の が 割・ の が 割・ の が 割・ の り に の に り に り に り に り り り り り り り り り	サイクル数 1 操作命令 D込み制御レジス マ1割り込み要う Jア(0)し、次の命 D命令を実行しジス D命令はNOP命令 t flag) サイクル数 1 操作命令 D込み制御レジス (マ2割り込み要う	タV1のビット2(マフラグ(T1F)が 令をスキップしま す。 タV1のビット2(\ と等価となりま フラグ C Y - タV1のビット3(マフラグ(T2F)が	V12 = 0: (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1 ます。" 0 'ならば、そのま V12)の内容が 1 'のときに す。 スキップ条件 V13 = 0: (T2F) = 1	
機械語: D9	語数 1 分類:タイマ 詳細説明:タクリの割この errupt reques 語類 1 分類:タイマ 詳細説明:タイマ 詳細説明:タクリ	サイクル数 1 操作命令 (プ込み制御レジス (マ1割り込みの命) (ア(0)し、次の命 の命令を実行しよス の命令はNOP命令 t flag) サイクル数 1 操作命令 (プ込み制御レジス (マ2割り込み要素 (ア(2)のし、次の命	タV1のビット2(マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(V と等価となりま フラグ C Y - タV1のビット3(マフラグ(T2F)が 令をスキップし;	V12 = 0: (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1 ます。" 0 'ならば、そのま V12)の内容が 1 'のときに す。 スキップ条件 V13 = 0: (T2F) = 1	
機械語: D9	語数 1 分類:タイマ 詳細説明:タクリの割:0 をrrupt reques 1 分類:リーマコン マイション クリンの	サイクル数 1 1 操作命令 (プンの制御レジス (マ1割り込次のしま) (ア(0)) し、実行しジスのの命令はNOP命令をはNOP命令 tflag) 1 操作命令 (アクル数 1 (マ2割) し、次ののよりの命令を実行して変わる。	- タV1のビット2(マフラグ(T1F)が 令をスキップし; す。 タV1のビット2(\ と等価となりま フラグCY - タV1のビット3(マフラグ(T2F)が 令をスキップし; す。	V12 = 0: (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1! ます。" 0 'ならば、そのま V12)の内容が 1 'のときに す。 スキップ条件 V13 = 0: (T2F) = 1 V13)の内容が 0 'のときに 1 'であれば、フラグT2ます。" 0 'ならば、そのまます。" 0 'ならば、そのまます。" 0 'ならば、そのま	
機械語: D9	語数 1 分類: タイマ 詳細説明 タクリの 割この errupt reques 1 分類: タイマ 割っク次割: クガ細説明 タクリの 割りのであります。	サイクル数 1 1 操作命令 (プンの制御レジス (マ1割り込次のしま) (ア(0)) し、実行しジスのの命令はNOP命令をはNOP命令 tflag) 1 操作命令 (アクル数 1 (マ2割) し、次ののよりの命令を実行して変わる。	タV1のビット2(マフラグ(T1F)が 令をスキップし。 す。 タV1のビット2(\ と等価となりま フラグ C Y タV1のビット3(マフラグ(T2F)が 令をスキップし。 す。 タV1のビット3(\	V12 = 0: (T1F) = 1 V12)の内容が 0 'のときに 1 'であれば、フラグT1ます。" 0 'ならば、そのま 12)の内容が 1 'のときに す。 スキップ条件 V13 = 0: (T2F) = 1 V13)の内容が 0 'のときに 1 'であれば、フラグT2ます。" 0 'ならば、そのま	

SNZT3 (Skip if Non Zero condition of Timer 3 into	arrunt reques	t flag)			
	語数	・nag/ サイクル数	フラグCY	 スキップ条件	
機械語: D9	1	1	-	V20 = 0 : (T3F) = 1	
機能:V2o = 0:(T3F) = 1 ?	分類:タイマ	│ 操作命令			
(T3F) 0			タ\/2のビット0(\		
V20 = 1 : SNZT3 = NOP				1 "であれば、フラグT3I	
V20 = 1 . GIV210 = IVOI				・ この のな、 ブラブ 10i ます。" 0 "ならば、そのま	
) かんかん かんかん かんかん かんかん かんしん かんしん かんしん かんし		K9, 0 4514, COA	
				/2~0 中容が 1 %0 トキト	
		/ 匹の剛脚レンス)命令はNOP命令		/20)の内容が" 1 "のときは +	
	20) かける PSMOL 助る	こ寺画となりより	9 .	
SRST (System ReSet)			×		
幾械語: D9	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 0 0 0 0 0 0 1 2	1	1		-	
機能:システムリセット	分類:その他				
	詳細説明:シス	ステムリセットが	発生します。		
SUPT (Set UPT flag)					
機械語: <u>De</u>	語数	サイクル数	フラグCY	スキップ条件	
0 0 0 1 0 1 1 0 0 1 2 0 5 9 16	1	1	-	-	
機能:(UPTF) 1	分類:その他	-	-		
	詳細説明:上位ビット参照許可フラグをセット(1)します。				
SVDE (Set Voltage Detector Enable flag)	•				
幾械語: <u>D9 D0</u>	語数	サイクル数	フラグCY	スキップ条件	
1 0 1 0 0 1 0 0 1 1 2 2 9 3 16	1	1	-	-	
機能:パワーダウンモード時:電圧低下検出回路有効	分類:その他				
	詳細説明:パリ	フーダウンモート	(時計動作モート	、, RAMバックアップモ	
	F)	時に電圧低下検出	回路を有効にし	ます。	
	留意点:この記	命令はHバージョ	ンのみ使用できま	ます 。	
	1				

5ZC (Skip if Zero, Carry flag)	ビッ なら 語数 1 分類:演算命令 詳細説明:キャ す。"	P)の第jビット(^ ト)の内容が 0 " は、そのまま次の サイクル数 1	であれば、次の命の命令を実行しま フラグ C Y 内容が 0 'のとき、 のまま次の命令を写	スキップ条件 (Mj(DP)) = 0 j = 0 ~ 3 (ールドの値jで指定され 令をスキップします。 " す。 スキップ条件 (CY) = 0 次の命令をスキップします。 次の命令をスキップと
機能:(Mj(DP)) = 0 ? j = 0 ~ 3	分類: ビット 詳細説明: M(D ビッ なら	操作命令 P)の第jビット(~ ト)の内容が 0 " ば、そのまま次 ゴ、そのまま次 1 1 * ・ リフラグ(CY)の 1 "ならば、その	であれば、次の命の命令を実行しま フラグ C Y 内容が 0 'のとき、 のまま次の命令を写	j=0~3 rールドの値で指定され 令をスキップします。" す。 スキップ条件 (CY)=0
5ZC (Skip if Zero, Carry flag)	詳細説明:M(D ビッ なら 語数 1 分類:演算命令 詳細説明:キャ す。"	P)の第jビット(^ ト)の内容が 0 "は、そのまま次(ば、そのまま次(であれば、次の命の命令を実行しま フラグ C Y 内容が 0 'のとき、 のまま次の命令を写	r ールドの値で指定され 令をスキップします。" す。 スキップ条件 (CY) = 0
5ZC (Skip if Zero, Carry flag)	詳細説明:M(D ビッ なら 語数 1 分類:演算命令 詳細説明:キャ す。"	P)の第jビット(^ ト)の内容が 0 "は、そのまま次(ば、そのまま次(であれば、次の命の命令を実行しま フラグ C Y 内容が 0 'のとき、 のまま次の命令を写	令をスキップします。" す。 スキップ条件 (CY) = 0 、次の命令をスキップし
BZC (Skip if Zero, Carry flag)	ビッ なら 語数 1 分類:演算命令 詳細説明:キャ す。"	ト)の内容が 0 " ば、そのまま次 サイクル数 1 コフラグ(CY)の 1 "ならば、その	であれば、次の命の命令を実行しま フラグ C Y 内容が 0 'のとき、 のまま次の命令を写	令をスキップします。" す。 スキップ条件 (CY) = 0 、次の命令をスキップし
機械語: D9 D0	1 分類:演算命令 詳細説明:キャ す。"	1 ・リフラグ(CY)の ・1 "ならば、その	- 内容が 0 'のとき、)まま次の命令を写	(CY) = 0 次の命令をスキップし
0 0 0 0 1 0 1 1 1 1 2 0 2 F 16 機能:(CY) = 0?	1 分類:演算命令 詳細説明:キャ す。"	1 ・リフラグ(CY)の ・1 "ならば、その	- 内容が 0 'のとき、)まま次の命令を写	(CY) = 0 次の命令をスキップし
獎能:(CY) = 0?	分類:演算命令 詳細説明:キャ す。"	> ・リフラグ(CY)の ・1 "ならば、その	まま次の命令を実	、次の命令をスキップし
·······	詳細説明 : キャ す。"	·リフラグ(CY)の : 1 "ならば、その	まま次の命令を実	
	す。"	1"ならば、その	まま次の命令を実	
				実行します。スキップ後
ZD (Skip if Zero, port D specified by register Y)				
後械語 : D9 Do	語数	サイクル数	フラグCY	スキップ条件
	2	2	-	(D(Y)) = 0 $(Y) = 0 \sim 7$
0 0 0 0 1 0 1 0 1 1 2 0 2 8 16	分類:入出力命	i 令		
	詳細説明:ポー	トDのレジスタY	′の内容で指定され	ıたポートの内容が' 0 "で
幾能:(D(Y)) = 0 ? (Y) = 0 ~ 7			キップします。" 1	"ならば、そのまま次の
		実行します。		
	留意点:(Y) = (
	いい。	、ダYか指疋軛囲	外のとさはこの命	今を実行しないでくた
TAB (Transfer data to timer 1 and register R1 from	m Accumulat	tor and regist	or B)	
機械語 ; D9	語数	サイクル数	フラグCY	 スキップ条件
1 0 0 0 1 1 0 0 0 0 2 2 3 0 16	1	1	-	-
幾能:(T17~T14) (B) ダ	分類:タイマ攅	└────── 操作命今		
			タイマ1とリロー I	 ドレジスタR1の上位4比
(T13 ~ T10) (A) (R13 ~ R10) (A)	トへ		内容をタイマ1とリ	「ロードレジスタR1のT
. , , ,				

2AB (Transfer data to timer 2 and register R2L f				-1 -2 -2 -2 -1
i械語: D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 0 0 0 1 1 2 2 3 1	1	1	-	-
能:(R2L7~R2L4) (B)	分類:タイマ類	 操作命令		
(T27 ~ T24) (B)	詳細説明:レジ	スタBの内容を	タイマ2とリロー	ドレジスタR2Lの上位4 b
(R2L3 ~ R2L0) (A)				JロードレジスタL2RのT
(T23 ~ T20) (A)		、 ノトヘ転送します		
2HAB (Transfer data to register R2H from Accur	 mulator and re	egister B)	×	
機械語 <u>: D9</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 0 0 1 0 1 0 0 2 2 9 4 16	1	1	\bigcirc	-
機能:(R2H7~R2H4) (B)	分類:タイマ技	操作命令		
(R2H3 ~ R2H0) (A)			タイマ2のリロー	ドレジスタR2Hの上位4 b
				「ロードレジスタR2Hの「
		ットへ転送します		
2R2L (Transfer data to timer 2 from register R2L)			
	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 0 1 0 1 0 1 2 2 9 5	1	1	-	-
能:(T27~T20) (R2L7~R2L0)	分類:タイマ擦	 作命今		
RE .(127 120) (NZL7 NZL0)			コの内容を タ	 イマ2へ転送します。
		1 1 0 0 0 0 0 0	2L07/14 2 . 7	1 (2 ()
	1			
AB (Transfer data to Accumulator from register E		11 / 5 / 12		- L D & 11L
Min : D9	語数	サイクル数	フラグCY	スキップ条件
	語数 1	1	フラグ C Y -	スキップ条件 -
横語: D9	語数	1	フラグ C Y -	スキップ条件 - -
横語: D9	語数 1 分類: レジスタ	17間転送命令	フラグ C Y - ・ 、レジスタAへ転	-
横語: D9	語数 1 分類: レジスタ	17間転送命令	-	-
横語: D9	語数 1 分類: レジスタ	17間転送命令	-	-
横語: D9	語数 1 分類: レジスタ	17間転送命令	-	-
横語: D9	語数 1 分類: レジスタ	17間転送命令	-	-
横語: D9	語数 1 分類: レジスタ	17間転送命令	-	-

TAB1 (Transfer data to Accumulator and register	B from timer 1	1)		
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 0 0 0 0 2 2 7 0 16	1	1	-	-
機能:(B) (T17~T14)	分類:タイマ擦	 作命今		
(A) (T13 ~ T10)			L/T17 ~ T14\0	 内容をレジスタBへ、タイマ
(A) (113 110)				レジスタAへ転送します。
TAB2 (Transfer data to Accumulator and register	B from timer 2	2)	*	
機械語 : <u>D9</u>	語数	-/ サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 0 0 1 2 2 7 1 16	1	1		-
機能:(B) (T27~T24)	分類:タイマ排	 操作命令		
(A) $(T23 \sim T20)$			ト(T27 ~ T24)の	 内容をレジスタBへ、タイマ
TARE (Tares for the tark to th	Y ^C		~ 120)の内容を	レジスタAへ転送します。
TABE (Transfer data to Accumulator and register)		er E)		
機械語: D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
機能:(B) (E7~E4)	分類:レジスタ	 7問転送命令		
(A) (E3 ~ E0)			· ト/ヒュー ヒハケ	・ ・レジスタBへ、レジスタEの
(19) (20)		4ビット(E3〜E0		
TABP p (Transfer data to Accumulator and registe	er B from Pro	gram memor	y in page p)	
機械語:D9 D0	語数	<u>.</u> サイクル数	フラグ C Y	スキップ条件
0 0 1 0 p5 p4 p3 p2 p1 p0 2 0 8 p 16	1	3	-	-
(PCH) p, (PCL) (DR2~DR0、A3~A0) (UPTF) = 0のとき、 (B) (ROM(PC))7~4 (A) (ROM(PC))3~0 (UPTF) = 1のとき、 (DR2) 0, (DR1, DR0) (ROM(PC))9、8 (B) (ROM(PC))7~4	: 上位ビット参照 レジスタAの内? のうち、ビット フラグUPTFの内 された(DR2DR1[スタDへ、ビット	容で指定された([7~4をレジスタE 容が 1 'のとき、 ROA3A2A1A0)2番 ∼7~4をレジスタ するときは、ス D場合 p = 0~31	DR2DR1DR0A3A 3へ、ビット3~0 pページのレジス 地のROMパター Bへ、ビット3~0 タックレジスタ	とき、pページのレジスタDと 2A1A0)2番地のROMパターン かをレジスタAへ転送します。 タDとレジスタAの内容で指定 ンのうち、ビット9、8をレシ のをレジスタAへ転送します。 (SK)を1段使用します。

「ABPS (Transfer data to Accumulator and registe	er B from Pre-	Scaler)		
	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 1 1 0 1 0 1 2 2 7 5 16	1	1	-	-
機能:(B) (TPS7~TPS4)	分類:タイマ技	」 操作命令		
(A) (TPS3 ~ TPS0)				 ~ TPS4)の内容をレジスタ
,				33~TPS0)の内容をレジス
		医送します。		00/07/31/27/7/
TAD (Transfer data to Accumulator from register	D)		~	
	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 1 0 0 0 1 2 0 5 1 16	1	1		-
幾能:(A2~A0) (DR2~DR0)	分類:レジスタ	7間転送命令		
(A3) 0			レジスタAの下	 位3ビット(A2~A0)へ転送
	ます	0		
	留意点:TADa	命実行時、レジ	ブスタAの最上位	ビット(A3)には" 0 "が格納
	れます	-		
	20			
TAI1 (Transfer data to Accumulator from register	11)			
· · · · · · · · · · · · · · · · · · ·	語数	サイクル数	フラグCY	スキップ条件
	四致人	ソコフル鉄	77761	スイック赤口
	1	1 1		
機制 : D9	1	1	-	-
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16			-	-
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令		- -
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- (タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- 、タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- (タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- (タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- 、タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- (タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- (タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16	分類:割り込み	·制御命令	- (タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16 機能:(A) (II)	分類:割り込み 詳細説明:割り	·制御命令	- (タI1の内容を、	- レジスタAへ転送します。
1 0 0 1 0 1 0 1 1 2 2 5 3 16 機能:(A) (I1)	分類:割り込み 詳細説明:割り	·制御命令	・ 、タI1の内容を、 フラグ C Y	- レジスタAへ転送します。 スキップ条件
### TAKO (Transfer data to Accumulator from registe 機械語: D9 D0	分類:割り込み 詳細説明:割り	★制御命令 Ĵ込み制御レジス		
1 0 0 1 0 1 0 0 1 1 2 2 5 3 16 機能:(A) (II) FAKO (Transfer data to Accumulator from registe 機械語: D9 D0	<u>分類:割り込み</u> 詳細説明:割り r K0)	対制御命令)込み制御レジス サイクル数		
### TAKO (Transfer data to Accumulator from registe 機械語: D9	分類:割り込み 詳細説明:割り r KO) 語数 1	外制御命令		- レジスタAへ転送します。 スキップ条件 -
### TAKO (Transfer data to Accumulator from registe 機械語: D9	分類:割り込み詳細説明:割りr K0)語数1分類:入出力	サイクル数 1 1 1	フラグ C Y -	スキップ条件 -
TAKO (Transfer data to Accumulator from registe 機械語:D9	分類:割り込み詳細説明:割りr KO)語数1分類:入出力の詳細説明:キー	外制御命令	フラグ C Y -	
### TAKO (Transfer data to Accumulator from registe 機械語: D9	分類:割り込み詳細説明:割りr KO)語数1分類:入出力の詳細説明:キー	サイクル数 1 1 1	フラグ C Y -	スキップ条件 -
TAKO (Transfer data to Accumulator from registe 機械語:D9	分類:割り込み詳細説明:割りr KO)語数1分類:入出力の詳細説明:キー	外制御命令	フラグ C Y -	スキップ条件 -
TAKO (Transfer data to Accumulator from registe機械語: D9	分類:割り込み詳細説明:割りr KO)語数1分類:入出力の詳細説明:キー	外制御命令	フラグ C Y -	スキップ条件 -
### TAKO (Transfer data to Accumulator from registe 機械語: D9	分類:割り込み詳細説明:割りr KO)語数1分類:入出力の詳細説明:キー	外制御命令	フラグ C Y -	スキップ条件 -
### I 0 0 1 0 1 0 0 1 1 2 2 5 3 16 ###################################	分類:割り込み詳細説明:割りr KO)語数1分類:入出力の詳細説明:キー	外制御命令	フラグ C Y -	スキップ条件 -

FAK1 (Transfer data to Accumulator from register	K1)			
	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 1 1 0 0 1 2 2 5 9 16	1	1	-	-
幾能:(A) (K1)	分類:入出力命	 		
SHE · (C) (ICI)			プ生!!欠ロ こごフ <i>た</i> !	
		します。	フ ノ IDJ IEP レ ノ ハ ノ I	(IOP) TE. VOZZZ
AK2 (Transfer data to Accumulator from register			7=100	7 + 1.1 = 1
幾械語: D9	語数	サイクル数	フラグCY	スキップ条件
	1	1	C	-
幾能:(A) (K2)	分類:入出力部	令		
	詳細説明:キー	-オンウェイクア	ップ制御レジスタ	 K2の内容を、レジスタA
	华公达	します。		
AL1 (Transfer data to Accumulator from register	I 1)			
_	語数	サイクル数	フラグCY	 スキップ条件
機械語: D9	1	1	-	<u> </u>
松台上,(A) (1.4)	」 分類:LCD制御			
養能 :(A) (L1)			· 0 +	 スタAへ転送します。
	вт жи риску		OVER EX DOV	()// NAME OR 9 .
「AM j (Transfer data to Accumulator from Memor	v)			
機械語 <u>: D9 </u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 1 0 0 j j j j ₂ 2 C j ₁₆	1	1	-	-
松台: -/A) /M/DD)	/*T . D \ M .	<u> </u> レジスタ間転送6	>^	
機能:(A) (M(DP)) (X) (X)EXOR(j) j = 0 ~ 15	詳細説明:M([DP)の内容をレジ	スタAに転送した レドの値jとの排他的	後、レジスタXの内容と 的論理和をとり、その紀

AMR (Transfer data to Accumulator from registe		11 / 5	 	- L -4-W
械語:D9 D0	語数 1	サイクル数 1	フラグCY -	スキップ条件
1 0 0 1 0 1 0 1 0 0 1 0 2 2 5 2	'	1	-	-
能:(A) (MR)	分類:クロック	」 ク制御命令		
	詳細説明:クロ	コック制御レジス	、夕MRの内容を、	レジスタAへ転送しま
PU0 (Transfer data to Accumulator from regist	er PUO)		-	
戒語: <u>Do</u>	語数	サイクル数	フラグ C Y	スキップ条件
1 0 0 1 0 1 0 1 1 1 2 2 5 7	1	1		-
	// ** \			
幾能:(A) (PU0)	分類:入出力の		ブスタPIIOの内容	 を、レジスタAへ転送
	す。		X 71 000713H	C. 77777 1442
	1			
APU1 (Transfer data to Accumulator from regist	er PU1)			
戒語:D9 D0	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 1 1 1 1 0 ₂ 2 5 E ₁₆	1	1	-	-
能:(A) (PU1)	分類:入出力命	 		
			ブスタPU1の内容	を、レジスタAへ転送
	す。			
ASP (Transfer data to Accumulator from Stack F		+ / / 11 * 12	コニガムソ	フナップタル
戒語; <u>D</u> 9 <u>D</u> 0	語数	サイクル数	フラグCY -	スキップ条件
`		サイクル数 1	フラグ C Y	スキップ条件 -
戒語: D9 D0	語数 1 分類: レジス	1 夕間転送命令	-	-
滅語: D9 D0	語数 1 分類: レジスク 詳細説明: スク	1 夕間転送命令 マックポインタ(S	-	-
滅語: D9 D0	語数 1 分類: レジスク 詳細説明: スク	1 夕間転送命令	-	-
ixi語: D9	語数 1 分類:レジスク 詳細説明:スク Ao)/	1 夕間転送命令 タックポインタ(S へ転送します。	- SP)の内容を、レジ	- ジスタAの下位3ビット(
滅語: D9 D0	語数 1 分類:レジスク 詳細説明:スク Ao)/	1 夕間転送命令 タックポインタ(S へ転送します。 P命令実行後、レ	- SP)の内容を、レジ	スキップ条件 - ジスタAの下位3ビット(ビット(A3)にば 0 "が格

「AV1 (Transfer data to Accumulator from register				
機械語: D9 D0	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
養能:(A) (V1)	分類:割り込む			
	詳細説明:割「	J 込み制御レシス	(タV1の内容を、	レジスタAへ転送します
「AV2 (Transfer data to Accumulator from register			×	
幾械語 <u>; D</u> 9	語数	サイクル数	フラグCY	スキップ条件
0 0 0 1 0 1 0 1 0 1 2 0 5 5	1	1	\bigcirc	-
幾能:(A) (V2)	分類:割り込む	り制御命令		
「AW1 (Transfer data to Accumulator from register 機械語: D9	r W1) 語数 1	サイクル数 1	フラグCY -	スキップ条件 -
幾能:(A) (W1)	分類:タイマ技能知説明:タイ		/W1の内容を、	レジスタAへ転送します。
TAW2 (Transfer data to Accumulator from registe		_		
機械語:D9 D0 1 0 0 1 1 0 0 2 2 4 C 16	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
幾能:(A) (W2)	分類:タイマ打 詳細説明:タイ		 7 W2の内容を、	 レジスタAへ転送します。

***************************************	14(6)			
AW3 (Transfer data to Accumulator from registe	·			
機械語: D9 D0 1 0 0 1 1 0 1 2 2 4 D 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
	/ NT			
幾能:(A) (W3)	分類:タイマ			
	計組 がり・ブ		いるの内存を、	レジスタAへ転送します。
AW4 (Transfer data to Accumulator from registe	er W4)		×	
	語数	サイクル数	フラグCY	スキップ条件
1 0 0 1 0 0 1 1 0 0 ₂ 2 4 E ₁₆	1	1	3	-
幾能:(A) (W4)		操作命令		
	詳細説明:夕	イマ制御レジスタ	'W4の内容を、	レジスタAへ転送します
AX (Transfer data to Accumulator from register	X)			
雙械語: D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件
機能:(A) (X)		カ門転送合へ		
養能:(A) (X)		タ间転送のマ ジスタXの内容を	、レジスタAへ	転送します。
「AY (Transfer data to Accumulator from register				
機械語:D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
幾能:(A) (Y)	分類:レジスが詳細説明:レ	 夕間転送命令 ジスタYの内容を	、レジスタAへ	転送します。

\$\$\#\\=\\ ` \\\	Z) 語数	サイクル数	フラグCY	スキップ条件
幾械語: D9 D0	1	1	-	-
能:(A1、A0) (Z1、Z0)	分類:レジスク			
(A ₃ 、A ₂) 0	詳細説明: レシ ます		レジスタAの下位	2ビット(A1、A0)へ転ぶ
	留意点:TAZfi されま		スタAの上位2ビッ	ト(A3、A2)にば 0 "がれ
BA (Transfer data to register B from Accumulat	or)		*	
雙械語 <u>: D9 Do</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 0 0 1 1 1 0 ₂ 0 0 E ₁₆	1	1		-
養能 :(B) (A)	分類:レジスク	夕間転送命令		
			、レジスタBへ転i	 送します。
	2			
C1A (Transfer data to register C1 from Accumu	ılator)			
幾械語: <u>D9 </u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 1 0 1 0 0 0 ₂ 2 A 8 ₁₆	1	1	-	-
	/\#E . L OD##	知命令		
能:(C1) A	分類:LCD制征	Th Hh 🔨		
機能:(C1) A			、LCD制御レジス	タC1へ転送します。
機能 :(C1) A C2A (Transfer data to register C2 from Accumu	詳細説明: レ		、LCD制御レジス フラグCY	タC1へ転送します。 スキップ条件
C2A (Transfer data to register C2 from Accumu	詳細説明:レジ ulator)	ジスタAの内容を		
C2A (Transfer data to register C2 from Accumu	詳細説明:レジ ilator) 語数	ジスタAの内容を サイクル数 1		
C2A (Transfer data to register C2 from Accumu	詳細説明:レジ ilator) 語数 1 分類:LCD制作	ジスタAの内容を サイクル数 1 卸命令	フラグ C Y -	
CC2A (Transfer data to register C2 from Accumu	詳細説明:レジ ilator) 語数 1 分類:LCD制作	ジスタAの内容を サイクル数 1 卸命令	フラグ C Y -	スキップ条件 -
CC2A (Transfer data to register C2 from Accumu	詳細説明:レジ ilator) 語数 1 分類:LCD制作	ジスタAの内容を サイクル数 1 卸命令	フラグ C Y -	スキップ条件 -
TC2A (Transfer data to register C2 from Accumu 養械語:D9	詳細説明:レジ ilator) 語数 1 分類:LCD制作	ジスタAの内容を サイクル数 1 卸命令	フラグ C Y -	スキップ条件 -
TC2A (Transfer data to register C2 from Accumu	詳細説明:レジ ilator) 語数 1 分類:LCD制作	ジスタAの内容を サイクル数 1 卸命令	フラグ C Y -	スキップ条件 -

FDA (Transfer data to register D from Accumulate				0.5-11
機械語:D9 D0	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 - -
幾能:(DR2~DR0) (A2~A0)	分類:レジスク			
	詳細説明:レシます		´ツ ト(A2 ~ A0)のβ	R容を、レジスタDへ転)
FEAB (Transfer data to register E from Accumula	ator and regist	er B)		
機械語 <u>: D9 D0</u>	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 0 1 0 ₂ 0 1 A ₁₆	1	1		-
幾能:(E7~E4) (B)	分類:レジスク	 		
後用: ・(E 7~E 4) (B) (E 3~E 0) (A)			レジスタFの F位A	 ビット(E7~E4)へ、レ
(L3 L0) (A)				·(E3~E0)へ転送します
FFR0A (Transfer data to register FR0 from Accur		11		7 ± = 20 lb
機械語: D9 D0 1 0 1 0 0 0 2 2 2 8 16	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
## 45 . / FDO)	分類:入出力命	<u> </u>		
幾能:(FR0) (A)			+ ° ↓ □ + π/ +	制御レジスタFR0へ転
	ます		(M 1 H)////20	Purp Purp
FR1A (Transfer data to register FR1 from Accun				
幾械語: D9 D0 1 0 1 0 0 1 2 2 2 9 16	<u>語数</u> 1	サイクル数 1	フラグ C Y -	スキップ条件 -
能:(FR1) (A)	分類:入出力命 詳細説明:レシ ます。	ブスタAの内容を、	ポート出力形式	制御レジスタFR1へ転泊

FR2A (Transfer data to register FR2 from Accur	inulator) 語数	サイクル数	フラグCY	スキップ条件	
#械語:D9 D0	<u> </u>	1	-	スキック赤什 -	
AK . (FDO) (A)		<u> </u>			
能 :(FR2) (A)		ブスタAの内容を、	ポート出力形式	制御レジスタFR2へ転ù	
ITA (Transfer data to register I1 from Accumula	tor)		*		
B械語: D9	語数	サイクル数	フラグCY	スキップ条件	
1 0 0 0 0 1 0 1 1 1 2 2 1 7	1	1	C T	-	
能:(I1) (A)	分類:割り込む			レジスタI1へ転送します	
	\C				
K0A (Transfer data to register K0 from Accumu					
(根語: D9	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -	
能:(K0) (A)					
		ブスタAの内容を、 します。	キーオンウェイ	クアップ制御レジスタκ	
	lator)				
K1A (Transfer data to register K1 from Accumu		サイクル数	フラグCY	スキップ条件	
械語: D9	語数				
械語: D9	1	1	-	-	
械語: D9 D0	1 分類:入出力 詳細説明:レシ	1 i令	キーオンウェイ	- クアップ制御レジスタk	

TK2A (Transfer data to register K2 from Accumul 機械語: D9 D0_	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 1 0 1 0 1 ₂ 2 1 5 ₁₆	1	1	-	-
	/* = \ -			
能:(K2) (A)	分類:入出力6		+ +> //	フアップ制御レジスタK
		/人タAの内容を、 iします。	キーオンジェイジ	ノア ツノ制御 レンスタト
L1A (Transfer data to register L1 from Accumula			×	
<u> </u>	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 0 1 0 1 ₂ 2 0 A ₁₆	1	1	C	-
態能 :(L1) (A)	分類:LCD制御			.タL1へ転送します。
	VC	0.		
"I OA /T	ator)			
LZA (Transfer data to register L2 from Accumula	ator)			
	語数 1	サイクル数 1	フラグ C Y -	スキップ条件 -
接械語: D9 D0	語数 1	1	フラグ C Y -	スキップ条件 -
機械語: D9 D0	語数 1 分類:LCD制循	1 印命令	-	スキップ条件 - タL2へ転送します。
1 0 0 0 0 0 1 0 1 1 ₂ 2 0 B ₁₆	語数 1 分類:LCD制循 詳細説明:レジ	1 印命令	-	-
機械語: D9	語数 1 分類:LCD制能詳細説明:レシ	1 即命令 ジスタAの内容を	- 、LCD制御レジス	- タL2へ転送します。
機械語:D9 D0 D0 D0 D0 D0 D0 B16 W能:(L2) (A) L3A (Transfer data to register L3 from Accumula Minimum D0	語数 1 分類:LCD制循詳細説明:レジ ator) 語数 1	1 即命令 ジスタAの内容を サイクル数 1 即命令	- 、LCD制御レジス フラグCY -	- タL2へ転送します。

LCA (Transfer data to timer LC and register RL				
械語: <u>D9</u>	語数	サイクル数	フラグCY	スキップ条件
$ \begin{array}{c c c c c c c c c c c c c c c c c c c $	1	1	-	-
能:(LC) (A)				
(RLC) (A)			タイマI Cとリロ・	 - ドレジスタRLCへ転送
(1.20)	ます			
MA j (Transfer data to Memory from Accumulat			*	
<u> </u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 1 1 j j j j ₂ 2 B j ₁₆	1	1		-
W. A.	() 1/4			
能:(M(DP)) (A)		レジスタ間転送さ		// L >>= = = \
(X) (X)EXOR(j) $j = 0 \sim 15$				後、レジスタXの内容の
			-	的論理和をとり、その結
	€ ।	vジスタXに格納!	します。	
FMD A /Tuescafes data to societas MD fuesca Access				
「MRA (Transfer data to register MR from Accun	iulator) 語数	サイクル数	フラグCY	スキップ条件
機械語: D9 D0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0	1	1	-	<u> </u>
1 0 0 0 0 1 0 1 1 0 2 2 1 6 16	' '	'		_
幾能:(MR) (A)	分類:その他			
成形・(IVIIT) (A)		 ジスタAの内容を	クロック制御し	 ·ジスタMRへ転送します
	птищписти . Г	/ // // // // C	() LI)) (1) (II) V) // / WIII (
FPAA (Transfer data to register PA from Accumi	ulator)			
機械語 : <u>D</u> 9 <u>Do</u>	語数	サイクル数	フラグCY	スキップ条件
1 0 1 0 1 0 1 0 1 0 ₂ 2 A A ₁₆	1	1	-	-
幾能:(PAo) (Ao)	分類:タイマ	操作命令		
	詳細説明:レ	ジスタAの最下位	ビット(Ao)内容を、	タイマ制御レジスタP
	転泊	送します。		

幾械語 <u>: D9 Do</u>	nulator and rec	•									
	語数	サイクル数	フラグCY	スキップ条件							
1 0 0 0 1 1 0 1 0 1 2 2 3 5	1	1	-	-							
能:(RPS7~RPS4) (B)	分類:タイマ	 操作命令									
(TPS7 ~ TPS4) (B)	詳細説明:レき	ブスタBの内容を	プリスケーラとリ	ロードレジスタRPSの」							
(RPS3 ~ RPS0) (A)	4ビットへ、レジスタAの内容をプリスケーラとリロード										
$(TPS_3 \sim TPS_0)$ (A)	RPS	の下位4ビット/	\転送します。								
PU0A (Transfer data to register PU0 from Accu	mulator)		M								
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件							
1 0 0 0 1 0 1 1 0 1 ₂ 2 2 D ₁₆	1	1		-							
幾能:(PU0) (A)	分類:入出力:	 命令									
	万類・ハロバロマ 詳細説明:レジスタAの内容を、プルアップ制御レジスタPU0へ転送し										
	す 。										
	4										
PU1A (Transfer data to register PU1 from Accul	mulator)										
§械語:D9	語数	サイクル数	フラグCY	スキップ条件							
1 0 0 0 1 0 1 1 1 0 ₂ 2 2 E ₁₆	1	1	-	-							
後能 :(PU1) (A)	分類:入出力部	令									
	詳細説明:レき	ブスタAの内容を	、プルアップ制御	リレジスタPU1へ転送し							
	す。										
FR1AB (Transfer data to register R1 from Accum	nulator and re	gister B)									
「R1AB (Transfer data to register R1 from Accum	nulator and re	gister B) サイクル数	フラグCY	スキップ条件							
機械語:D9 D0		·	フラグC Y -	スキップ条件 -							
· · · · · · · · · · · · · · · · · · ·	語数	サイクル数	フラグ C Y	スキップ条件							
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16	語数	サイクル数 1	フラグCY -	スキップ条件 -							
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16	語数 1 分類:タイマ!	サイクル数 1 操作命令	-	スキップ条件 - ドレジスタR1の上位4년							
機械語:D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 機能:(R17~R14) (B)	語数 1 分類:タイマ! 詳細説明:レ:	サイクル数 1 1 操作命令 ジスタBの内容を	タイマ1のリロー	- ドレジスタR1の上位4ヒ							
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 機能: (R17~R14) (B)	語数 1 分類:タイマ! 詳細説明:レ:	サイクル数 1 1 操作命令 ジスタBの内容を ヒ17~R14)へ、レ	タイマ1のリロー	- ドレジスタR1の上位4も タイマ1のリロードレシ							
機械語:D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 機能:(R17~R14) (B)	語数 1 分類:タイマ! 詳細説明:レ:	サイクル数 1 1 操作命令 ジスタBの内容を ヒ17~R14)へ、レ	- タイマ1のリロー ジスタAの内容を	- ドレジスタR1の上位4년 タイマ1のリロードレシ							
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 機能: (R17~R14) (B)	語数 1 分類:タイマ! 詳細説明:レ:	サイクル数 1 1 操作命令 ジスタBの内容を ヒ17~R14)へ、レ	- タイマ1のリロー ジスタAの内容を	- ドレジスタR1の上位4も タイマ1のリロードレシ							
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 機能: (R17~R14) (B)	語数 1 分類:タイマ! 詳細説明:レ:	サイクル数 1 1 操作命令 ジスタBの内容を ヒ17~R14)へ、レ	- タイマ1のリロー ジスタAの内容を	- ドレジスタR1の上位4↓ タイマ1のリロードレ3							
機械語: D9 D0 1 1 1 1 1 1 1 2 2 3 F 16 機能: (R17~R14) (B)	語数 1 分類:タイマ! 詳細説明:レ:	サイクル数 1 1 操作命令 ジスタBの内容を ヒ17~R14)へ、レ	- タイマ1のリロー ジスタAの内容を	- ドレジスタR1の上位4년 タイマ1のリロードレシ							

TRGA (Transfer data to register RG from Accumu	ulator)			
	語数	サイクル数	フラグCY	 スキップ条件
機械語:D9 D0 1 0 0 0 0 1 2 2 0 9 16	1	1	-	-
幾能:(RG) (A)	分類:クロック			
			、クロック制御L	レジスタRGへ転送します
FV1A (Transfer data to register V1 from Accumulation	ator)		W	
	語数	サイクル数	フラグCY	スキップ条件
0 0 0 0 1 1 1 1 1 1 ₂ 0 3 F ₁₆	1	1	3	-
幾能:(V1) (A)	分類:割り込み			レジスタV1へ転送します
「V2A (Transfer data to register V2 from Accumul機械語: D9	語数 1 分類:割り込a		フラグC Y - 、割り込み制御	スキップ条件 - レジスタV2へ転送します
TW1A(Transfer data to register W1 from Accumu				
機械語: D9 Do	語数	サイクル数	フラグCY	スキップ条件
	1	1	-	-
機能:(W1) (A)	分類:タイマ打 詳細説明:レ		、タイマ制御レ	ジスタW1へ転送します。

	ulator)	T		
械語:De Do	語数	サイクル数	フラグCY	スキップ条件
1 0 0 0 0 0 1 1 1 1 1 ₂ 2 0 F ₁₆	1	1	-	-
能:(W2) (A)	 分類:タイマ!	 操作命令		
()			、タイマ制御レジ	ブスタW2へ転送します
W3A (Transfer data to register W3 from Accum	ulator)		-	
械語: D9 D0_	語数	サイクル数	フラグCY	 スキップ条件
	1	1	-	-
能:(W3) (A)	分類:タイマ			
	詳細説明:レ	ジスタAの内容を	、タイマ制御レシ	ブスタW3へ転送します
	2			
W4A (Transfer data to register W4 from Accum	ulator)			
械語 : D9	語数	サイクル数	フラグCY	 スキップ条件
1 0 0 0 0 1 0 0 0 1 2 1 1	1	1	-	-
16				
		-1/m A A		
能 :(W4) (A)	分類:タイマ制			
能:(W4) (A)			、タイマ制御レシ	バスタW4へ転送します
能:(W4) (A)			、タイマ制御レシ	バスタW4へ転送します
能 :(W4) (A)			、タイマ制御レシ	ブスタW4へ転送します
能:(W4) (A)			、タイマ制御レシ	ジスタW4へ転送します
能:(W4) (A)			、タイマ制御レシ	ブスタW4へ転送します
能:(W4) (A)			、タイマ制御レシ	ジスタW4へ転送します
能:(W4) (A)			、タイマ制御レシ	ブスタW4へ転送します
	詳細説明:レ		、タイマ制御レシ	ジスタW4へ転送します
YA (Transfer data to register Y from Accumulato	詳細説明:レ		、タイマ制御レシ フラグCY	ブスタW4へ転送します スキップ条件
YA (Transfer data to register Y from Accumulato 械語 <u>: D9</u>	詳細説明:レジ pr)	ジスタAの内容を		
YA (Transfer data to register Y from Accumulate 械語: D9	詳細説明: レジ or) <u>語数</u> 1	ジスタAの内容を サイクル数 1		
YA (Transfer data to register Y from Accumulate 械語: D9	詳細説明: レジ のr) 語数 1 分類: レジスク	ジスタAの内容を サイクル数 1 夕間転送命令	フラグC Y -	スキップ条件 -
YA (Transfer data to register Y from Accumulato 機械語: D9	詳細説明: レジ のr) 語数 1 分類: レジスク	ジスタAの内容を サイクル数 1 夕間転送命令		スキップ条件 -
YA (Transfer data to register Y from Accumulato 校議: D9	詳細説明: レジ のr) 語数 1 分類: レジスク	ジスタAの内容を サイクル数 1 夕間転送命令	フラグC Y -	スキップ条件 -
YA (Transfer data to register Y from Accumulato 機械語: D9	詳細説明: レジ のr) 語数 1 分類: レジスク	ジスタAの内容を サイクル数 1 夕間転送命令	フラグC Y -	スキップ条件 -
YA (Transfer data to register Y from Accumulato 機械語: D9	詳細説明: レジ のr) 語数 1 分類: レジスク	ジスタAの内容を サイクル数 1 夕間転送命令	フラグC Y -	スキップ条件 -
YA (Transfer data to register Y from Accumulato 絨絨語: D9	詳細説明: レジ のr) 語数 1 分類: レジスク	ジスタAの内容を サイクル数 1 夕間転送命令	フラグC Y -	スキップ条件 -
YA (Transfer data to register Y from Accumulato 機械語: D9	詳細説明: レジ のr) 語数 1 分類: レジスク	ジスタAの内容を サイクル数 1 夕間転送命令	フラグC Y -	スキップ条件 -

WRST(Watchdog timer ReSeT)				0 = 111							
機械語: D9 D0	語数 1	サイクル数 1	フラグCY -	スキップ条件 (WDF1) = 1							
1 0 1 0 1 0 0 0 0 0 0 ₂ 2 A 0 ₁₆	'	'	-	(WDI I) = I							
幾能:(WDF1) = 1 ?	分類:その他										
(WDF1) 0			•	1)が 1 "であれば、フラ							
				キップします。" 0 "ならば							
		まま次の命令を		A A E							
				命令を実行するとウォッ							
	F 9	グタイマ機能を	停止しよ 9 。								
KAM j (eXchange Accumulator and Memory data)		-								
機械語:D9 Do	語数	サイクル数	フラグCY	スキップ条件							
1 0 1 1 0 1 j j j ₂ 2 D j ₁₆	1	1		-							
幾能:(A) (M(DP))	分類:RAM・レジスタ <mark>間転送命</mark> 令										
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明:M(DP)の内容とレジスタAの内容を交換した後、レジスタXの										
				の排他的論理和をとり、							
	の結	果をレジスタXI	こ格納しまり。								
VAMD: (a) all and a Accomplished and Manager de	to and Dagge		V and abia								
XAMD j (eXchange Accumulator and Memory da 機械語 <u>; De</u>	語数	サイクル数	Tand Skip)	スキップ条件							
To 1 1 1 1 1 1 1 1 1	1	1	-	(Y) = 15							
1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				, ,							
機能:(A) (M(DP))	- 分類:RAM・	↓ レジスタ間転送â	L 命令								
			フタムの中容をさ								
(X) (X)EXOR(j) $j = 0 \sim 15$		OP)の内容とレジ	スタAの内容をS	ξ換した後、レジスタXの							
	詳細説明:M(C	•									
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明:M(C 容と の結	イミディエイト 果をレジスタXI	フィールドの値jと こ格納します。	この排他的論理和をとり、							
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明: M(C 容と の結 また	イミディエイト 果をレジスタXI 、レジスタYのI	フィールドの値jと こ格納します。 内容を - 1し、そ	この排他的論理和をとり、 の結果が" 15 "であれば、							
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明: M(E 容と の結 また の命	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし	フィールドの値jと こ格納します。 内容を - 1し、そ	この排他的論理和をとり、 の結果が" 15 "であれば、							
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明: M(E 容と の結 また の命	イミディエイト 果をレジスタXI 、レジスタYのI	フィールドの値jと こ格納します。 内容を - 1し、そ	この排他的論理和をとり、 の結果が" 15 "であれば、							
(X) (X)EXOR(j) $j = 0 \sim 15$	詳細説明: M(E 容と の結 また の命	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし	フィールドの値jと こ格納します。 内容を - 1し、そ	この排他的論理和をとり、 の結果が" 15 "であれば、							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1	詳細説明: M(E 容と の結 また の命 実行	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし: します。	フィールドの値jと こ格納します。 内容を - 1し、そ ます。" 15 '以外な	を換した後、レジスタXの この排他的論理和をとり、 の結果が" 15 "であれば、 ならば、そのまま次の命令							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data	詳細説明: M(E 容と の結 また の命 実行	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし: します。 ent register Y	フィールドの値」と こ格納します。 内容を - 1し、そ ます。" 15 '以外な and skip)	:の排他的論理和をとり、 の結果が" 15 "であれば、 ならば、そのまま次の命令							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data 機械語: D9	詳細説明:M(C 容と の結 また の命 実行 a and Increme	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし: します。 ent register Y	フィールドの値jと こ格納します。 内容を - 1し、そ ます。" 15 '以外な	この排他的論理和をとり、 の結果が 15 "であれば、 ならば、そのまま次の命令 スキップ条件							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data	詳細説明: M(E 容と の結 また の命 実行	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし: します。 ent register Y	フィールドの値」と こ格納します。 内容を - 1し、そ ます。" 15 '以外な and skip)	:の排他的論理和をとり、 の結果が" 15 "であれば、 ならば、そのまま次の命令							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data 機械語: D9 1 0 1 1 1 0 j j j j 2 2 E j 16	詳細説明:M(C 容と の結 また の命 実行 a and Increme 語数 1	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし: します。 ent register Y	フィールドの値j と こ格納します。 内容を - 1し、そ ます。" 15 '以外な and skip) フラグC Y	この排他的論理和をとり、 の結果が 15 "であれば、 ならば、そのまま次の命令 スキップ条件							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data 機械語: D9	詳細説明:M(L 容と の結 また の命 実行 a and Increme 語数 1	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし: します。 ent register Y サイクル数 1	フィールドの値j と に格納します。 内容を - 1し、そ ます。" 15 '以外な and skip) フラグC Y	この排他的論理和をとり、 の結果が 15 "であれば、 ならば、そのまま次の命令 スキップ条件							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data 機械語: D9	詳細説明: M(L 容と の結 また の命 実行 a and Increme 語数 1 分類: RAM・ 詳細説明: M(L	イミディエイト: 果をレジスタXI 、レジスタYのI 令をスキップし: します。 ent register Y サイクル数 1 レジスタ間転送さ DP)の内容とレジ	フィールドの値j と こ格納します。 内容を - 1し、そ ます。" 15 '以外な and skip) フラグC Y -	この排他的論理和をとり、 の結果が 15 "であれば、 ならば、そのまま次の命令 スキップ条件 (Y) = 0							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data 機械語: D9	詳細説明:M(C 容と の結 またの 実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(C 容と の結	イミディエイト 果をレジスタXI 、レジスタYのI 令をスキップします。 します。 ロt register Y サイクル数 1 レジスタ間転送さ DP)の内容とレジ イミディエイト 果をレジスタXI	フィールドの値 と こ格納します。 内容を - 1し、そ ます。" 15 '以外な and skip) フラグC Y -	ごの排他的論理和をとり、 の結果が 15 "であれば、 ならば、そのまま次の命令 スキップ条件 (Y) = 0 び換した後、レジスタXの この排他的論理和をとり、							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data 機械語: D9	詳細説明:M(L 容の結 またの実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(L 容の結 またのまた	イミディエイト 果をレジスタYのI 令をスキップします。 します。 ent register Y サイクル数 1 レジスタ間転送のP)の内容とレジイミディエイト 果をレジスタYのI	フィールドの値)と こ格納します。 内容を - 1し、そう ます。" 15 '以外なる and skip) フラグC Y ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	この排他的論理和をとり、 の結果が 15 "であれば、 ならば、そのまま次の命令 スキップ条件 (Y) = 0 を換した後、レジスタXのこの排他的論理和をとり、 の結果が 0 "であれば、次							
(X) (X)EXOR(j) j = 0 ~ 15 (Y) (Y) - 1 XAMI j (eXchange Accumulator and Memory data 機械語: D9	詳細説明:M(L 容と の結 またの 実行 a and Increme 語数 1 分類:RAM・ 詳細説明:M(L 容の結 またの たののまた	イミディエイト 果をレジスタYのI 令をスキップします。 します。 ent register Y サイクル数 1 レジスタ間転送のP)の内容とレジイミディエイト 果をレジスタYのI	フィールドの値)と こ格納します。 内容を - 1し、そう ます。" 15 '以外なる and skip) フラグC Y ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	この排他的論理和をとり、 の結果が 15 "であれば、 ならば、そのまま次の命令 スキップ条件 (Y) = 0							

機械語命令一覧表

	命令一覧表						命令	> ⊐-	-F						語	サイク	Hill Art.
分類	命令記号	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D ₀	16	進表	記	数	クル数	機能
	TAB	0	0	0	0	0	1	1	1	1	0	0	1	Е	1	1	(A) (B)
	ТВА	0	0	0	0	0	0	1	1	1	0	0	0	Е	1	1	(B) (A)
	TAY	0	0	0	0	0	1	1	1	1	1	0	1	F	1	1	(A) (Y)
	TYA	0	0	0	0	0	0	1	1	0	0	0	0	С	1	1	(Y) (A)
ار با	TEAB	0	0	0	0	0	1	1	0	1	0	0	1	Α	1	1	(E7 ~ E4) (B) (E3 ~ E0) (A)
レジスタ間転送命令	TABE	0	0	0	0	1	0	1	0	1	0	0	2	Α	1	1	(B) (E7 ~ E4) (A) (E3 ~ E0)
転送会	TDA	0	0	0	0	1	0	1	0	0	1	0	2	9	1	1	(DR ₂ ~ DR ₀) (A ₂ ~ A ₀)
令	TAD	0	0	0	1	0	1	0	0	0	1	0	5	1	1	1	(A2 ~ A0) (DR2 ~ DR0) (A3) 0
	TAZ	0	0	0	1	0	1	0	0	1	1	0	5	3	1	1	(A ₁ , A ₀) (Z ₁ , Z ₀) (A ₃ , A ₂) 0
	TAX	0	0	0	1	0	1	0	0	1	0	0	5	2	1	1	(A) (X)
	TASP	0	0	0	1	0	1	0	0	0	0	0	5	0	1	1	(A2 ~ A0) (SP2 ~ SP0) (A3) 0
R A	LXY x, y	1	1	X 3	X2	X1	X 0	уз	y2	y1	yo	3	x	у	1	1	(X) $x, x = 0 \sim 15$ (Y) $y, y = 0 \sim 15$
RAMアドレス命令	LZ z	0	0	0	1	0	0	1	0	Z1	Z0	0	4	8 +z	1	1	(Z) $z, z = 0 \sim 3$
命令	INY	0	0	0	0	0	1	0	0	1	1	0	1	3	1	1	(Y) (Y) + 1
	DEY	0	0	0	0	0	1	0	1	1	1	0	1	7	1	1	(Y) (Y) - 1
	ТАМ ј	1	0	1	1	0	0	j	j	j	j	2	С	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15
R A M	XAM j	1	0	1	1	0	1	j	j	j	j	2	D	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15
RAM・レジスタ間転送命令	XAMD j	1	0	1	1	1	1	j	j	j	j	2	F	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) j = 0 ~ 15 (Y) (Y) - 1
転送命令	XAMI j	1	0	1	1	1	0	j	j	j	j	2	Е	j	1	1	(A) (M(DP)) (X) (X) EXOR (j) $i_j = 0 \sim 15$ (Y) (Y) + 1
	TMA j	1	0	1	0	1	1	j	j	j	j	2	В	j	1	1	(M(DP)) (A) (X) (X) EXOR (j) $j = 0 \sim 15$

	_	
スキップ条件	フ ラ グ CY	詳細説明
-	-	レジスタBの内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、レジスタBへ転送します。
-	-	レジスタYの内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、レジスタYへ転送します。
-	-	レジスタA及びレジスタBの内容を、レジスタEへ転送します。
-	-	レジスタEの内容を、レジスタA及びレジスタBへ転送します。
-	-	レジスタAの内容を、レジスタDへ転送します。
-	-	レジスタDの内容を、レジスタAへ転送します。
-	-	レジスタZの内容を、レジスタAへ転送します。
-	-	レジスタXの内容を、レジスタAへ転送しま <mark>す。</mark>
-	-	スタックポインタ(SP)の内容を、レジスタAへ転送します。
連続記述	-	イミディエイトフィールドの値xをレジスタXへロードし、イミディエイトフィールドの値yをレジスタYへロードします。 LXY命令を連続記述し、連続実行の場合は、最初に実行したLXY命令を除き、以下に連続記述されたLXY命令はスキップされます。
-	-	イミディ <mark>エ</mark> イトフィールドの値zをレジスタZへロードします。
(Y) = 0	-	レジスタYの内容を+1します。その結果、レジスタYの内容が 0 "であれば、次の命令をスキップします。
(Y) = 15	-	レジスタYの内容を - 1します。その結果、レジスタYの内容が 15 "であれば、次の命令をスキップします。
-	-	M(DP)の内容をレジスタAに転送した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。
-	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。
(Y) = 15	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。 また、レジスタYの内容を - 1し、その結果が 15 'のとき、次の命令をスキップします。
(Y) = 0	-	M(DP)とレジスタAの内容を交換した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。 また、レジスタYの内容を+1し、その結果がりのとき、次の命令をスキップします。
-	-	レジスタAの内容をM(DP)に転送した後、レジスタXとイミディエイトフィールドの値jとの排他的論理和をとり、その結果をレジスタXに格納します。



							命令	- ≎⊐-	- ド						語	サイ	lur etc
分類	命令記号	D9	D8	D7	D6	D5	D4	D3	D2	D1	D ₀	16	進表	記	数	クル数	機能
	LA n	0	0	0	1	1	1	n	n	n	n	0	7	n	1	1	(A) n μ = 0 ~ 15
演算命令	TABP p	0	0	1	0	p5	p4	р3	p2	p1	ро	0	8 +p	p	1	3	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) p (PCL) (DR2~DR0 A3~A0) (UPTF) = 0のとき、 (B) (ROM(PC))7~4 (A) (ROM(PC))3~0 (UPTF) = 1のとき、 (DR2) 0 (DR1, DR0) (ROM(PC))9、8 (B) (ROM(PC))7~4 (A) (ROM(PC))3~0 (PC) (SK(SP)) (SP) (SP) - 1
令	АМ	0	0	0	0	0	0	1	0	1	0	0	0	Α	1	1	(A) $(A) + (M(DP))$
	AMC	0	0	0	0	0	0	1	0	1	1	0	0	В	1	1	(A) (A) + (M(DP)) + (CY) (CY) キャリ
	A n	0	0	0	1	1	0	n	n	n	n	0	6	n	1	1	(A) (A) + n, $n = 0 \sim 15$
	AND	0	0	0	0	0	1	1	0	0	0	0	1	8	1	1	(A) (A) AND (M(DP))
	OR	0	0	0	0	0	1	1	0	0	1	0	1	9	1	1	(A) (A) OR (M(DP))
	sc	0	0	0	0	0	0	0	1	1	1	0	0	7	1	1	(CY) 1
	RC	0	0	0	0	0	0	0	1	1	0	0	0	6	1	1	(CY) 0
	SZC	0	0	0	0	1	0	1	1	1	1	0	2	F	1	1	(CY) = 0?
	СМА	0	0	0	0	0	1	1	1	0	0	0	1	С	1	1	(A) (\overline{A})
	RAR	0	0	0	0	0	1	1	1	0	1	0	1	D	1	1	CY A3A2A1A0
Ľ	SBj	0	0	0	1	0	1	1	1	j	j	0	5	C +j	1	1	(Mj(DP)) 1 j = 0 ~ 3
ビット操作命令	RB j	0	0	0	1	0	0	1	1	j	j	0	4	C +j	1	1	(Mj(DP)) 0 j = 0 ~ 3
- P - 令	SZB j	0	0	0	0	1	0	0	0	j	j	0	2	j	1	1	$(Mj(DP)) = 0? j = 0 \sim 3$
	SEAM	0	0	0	0	1	0	0	1	1	0	0	2	6	1	1	(A) = (M(DP))?
比較命令	SEA n	0	0	0	0	1	0	0	1	0	1	0	2	5	2	2	$(A) = n? n = 0 \sim 15$
	556M4/M4H#	0	0	0	1	1	1	n	n	n	n	0		n			

注 M34556M4/M4Hの場合、p=0~31です。M34556M8/M8H/G8/G8Hの場合、p=0~63です。



	_	
スキップ条件	フ ラ グ CY	詳細説明
連続記述	-	イミディエイトフィールドの値nをレジスタAへロードします。 LA命令を連続記述し、連続実行の場合は、最初に実行したLA命令を除き、以下に連続記述されたLA命令はスキップされます。
-	-	上位ビット参照許可フラグUPTFの内容が 0 'のとき、pページのレジスタDとレジスタAで指定された(DR2 DR1 DR0 A3 A2 A1 A0)2番地のROMパターンのうち、ビット7~4をレジスタBに、ビット3~0をレジスタAへ転送します。 上位ビット参照許可フラグUPTFの内容が 1 'のとき、pページのレジスタDとレジスタAの内容で指定された(DR2DR1DR0A3A2A1A0)2番地のROMパターンのうち、ビット9、8をレジスタDへ、ビット7~4をレジスタBへ、ビット3~0をレジスタAへ転送します。この命令を実行するときは、スタックを1段使用します。
_	_	│ │レジスタAにM(DP)の内容を加え、結果をレジスタ <mark>Aに格納し</mark> ます。キャリフラグCYの内容は変化しません。
-	0/1	レジスタAにM(DP)の内容とキャリフラグC <mark>Yの内容を加え、</mark> 結果をレジスタAとキャリフラグCYに格納します。
オーバフロー=0	-	レジスタAにイミディエイトフィールドの値nを加えます。キャリフラグCYの内容は変化しません。 演算の結果、オーバフローしなければ次の命令をスキップします。
-	-	レジスタAとM(DP)の内容の論理積をとり、結果をレジスタAに格納します。
-	-	レジスタAとM(DP)の内容の論理和をとり、結果をレジスタAに格納します。
-	1	キャリフラグCYをセット(1)します。
-	0	キャリフラグCYを <mark>ク</mark> リア(0)します。
(CY) = 0	- (キャリフラグCYの内容が 0 'のとき、次の命令をスキップします。
-	-	レジスタAの内容の1の補数をレジスタAに格納します。
-	0/1	キャリフラグを含め、レジスタAを右へ1ビットローテーションします。
-	-	M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をセット(1)します。
-	-	M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)をクリア(0)します。
(Mj(DP)) = 0 ただし、j = 0 ~ 3	-	M(DP)の内容の第jビット(イミディエイトフィールドの値jで指定されたビット)の内容が 0 'のとき、次の命令をスキップします。
(A) = (M(DP))	-	レジスタAの内容とM(DP)の内容とが等しければ、次の命令をスキップします。
(A) = n ただし、n = 0 ~ 15	-	レジスタAの内容とイミディエイトフィールドの値nとが等しければ、次の命令をスキップします。



В	命令記号 - : a :L p <i>a</i>	D9 0		D7	D6	Dr								1	世 台に		
ВІ		0	1			Do	D4	D3	D2	D1	D ₀	16	進表	記	数	ク ル 数	機能
	ELpa			1	a 6	a 5	a4	a 3	a 2	a1	a 0	1	8 +a	а	1	1	(PCL) a6 ~ a0
フンチ命会		0	0	1	1	1	p 4	рз	p2	р1	po	0	E +p	р	2	2	(PCH) p (PCL) a6 ~ a0
		1	0	p 5	a 6	a 5	a4	a 3	a 2	a1	a 0	2	р +а	а			
BI	SLA p	0	0	0	0	0	1	0	0	0	0	0	1	0	2	2	(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
		1	0	p 5	p 4	0	0	рз	p2	p 1	po	2	р	р			(FOL) (DR2 * DR0 A3 * A0)
	SM а	0	1	0	a 6	a 5	a 4	a 3	a 2	a 1	a 0	1	а	а	1	1	(SP) (SP) + 1 (SK(SP)) (PC) (PCH) 2 (PCL) a6 ~ a0
サブルーチン呼び出し命令 BI	MLpa	0	0	1	1	0	p4	рз	p2	р1	po	0	C +p	р	2	2	(SP) (SP) + 1 (SK(SP)) (PC)
呼 び 出		1	0	р5	a 6	a 5	a4	аз	a2	a1	a 0	2	р +а	а			(PCH) p (PCL) a6 ~ a0
命 令 BI	MLA p	0	0	0	0	1	1	0	0	0	0	0	3	0	2	2	(SP) (SP) + 1 (SK(SP)) (PC)
		1	0	p 5	p4	0	0	рз	p2	p1	po	2	р	р			(PCH) p (PCL) (DR2 ~ DR0 A3 ~ A0)
	RTI	0	0	0	1	0	0	0	1	1	0	0	4	6	1	1	(PC) (SK(SP)) (SP) (SP) - 1
リターン命令	tT	0	0	0	1	0	0	0	1	0	0	0	4	4	1	2	(PC) (SK(SP)) (SP) (SP) - 1
	rts	0	0	0	1	0	0	0	1	0	1	0	4	5	1	2	(PC) (SK(SP)) (SP) (SP) - 1
D)I	0	0	0	0	0	0	0	1	0	0	0	0	4	1	1	(INTE) 0
制 リリ EI 込	ii .	0	0	0	0	0	0	0	1	0	1	0	0	5	1	1	(INTE) 1
割り込み制御命令	NZ0	0	0	0	0	1	1	1	0	0	0	0	3	8	1	1	V10 = 0:(EXF0) = 1? (EXF0) 0 V10 = 1:SNZ0 = NOP
令 令 Sz	ZNI0	0	0	0	0	1	1	1	0	1	0	0	3	Α	1	1	I12 = 1:(INT) =" H "?
																	I12 = 0:(INT) =" L "?

注 M34556M4/M4Hの場合、p=0~31です。M34556M8/M8H/G8/G8Hの場合、p=0~63です。



スキップ条件	フ ラ グ CY	詳細説明
-	-	ページ内ブランチ:同一ページのa番地へブランチします。
-	-	ページ外ブランチ:pページのa番地へブランチします。
-	-	ページ外プランチ:pページのレジスタD,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地へプランチします。
-	-	2ページのサブルーチン呼び出し:2ページのa番地のサブルー <mark>チンを呼び出</mark> します。
-	-	サブルーチン呼び出し:pページのa番地のサブ <mark>ルーチンを</mark> 呼び出します。
-	-	サブルーチン呼び出し:pページのレジスタD ,レジスタAで指定された(DR2DR1DR0A3A2A1A0)2番地のサブルーチンを呼び出します。
-	-	割り込み <mark>処理ルーチンから</mark> メインルーチンに戻ります。 データポインタ(X_Y_Z)、キャリフラグ、スキップステータス、LA/LXY連続記述によるNOPステータス、レジス タA、レジスタBの各値を割り込み直前の状態に復帰させます。
-	- 1	サブルーチンから、このサブルーチンを呼び出したルーチンに戻ります。
無条件スキップ	-	サブルーチンから、このサブルーチンを呼び出したルーチンに戻り、次の命令を無条件にスキップします。
-	-	割り込み許可フラグ(INTE)をクリア(0)し、割り込み発生禁止状態にします。
-	-	割り込み許可フラグ(INTE)をセット(1)し、割り込み発生可能状態にします。
V10 = 0:(EXF0) = 1	-	割り込み制御レジスタV1のビット0(V1o)の内容が 0 "で、外部0割り込み要求フラグEXF0が 1 "のとき、外部0割り込み要求フラグEXF0をクリア(o)し、次の命令をスキップします。
I12 = 1:(INT) = " H "	-	 割り込み制御レジスタI1のビット2(I12)の内容が 1 "で、INT端子のレベルが H "のとき、次の命令をスキップ
I12 = 0:(INT) = " L "	-	します。 割り込み制御レジスタI1のビット2(I12)の内容が 0 "で、INT端子のレベルが L "のとき、次の命令をスキップします。

/*ā							命令	>⊐-	-ド						語	サイク	+46 64.
分類	命令記号	D9	D8	D7	D6	D5	D4	Дз	D2	D1	D ₀	16	進表	記	数	/ ル 数	機能
	TAV1	0	0	0	1	0	1	0	1	0	0	0	5	4	1	1	(A) (V1)
割	TV1A	0	0	0	0	1	1	1	1	1	1	0	3	F	1	1	(V1) (A)
 	TAV2	0	0	0	1	0	1	0	1	0	1	0	5	5	1	1	(A) (V2)
割り込み制御命令	TV2A	0	0	0	0	1	1	1	1	1	0	0	3	Ε	1	1	(V2) (A)
令	TAI1	1	0	0	1	0	1	0	0	1	1	2	5	3	1	1	(A) (I1)
	TI1A	1	0	0	0	0	1	0	1	1	1	2	1	7	1	1	(I1) (A)
	TPAA	1	0	1	0	1	0	1	0	1	0	2	Α	Α	1	1	(PA ₀) (A ₀)
	TAW1	1	0	0	1	0	0	1	0	1	1	2	4	В	1	1	(A) (W1)
	TW1A	1	0	0	0	0	0	1	1	1	0	2	0	Е	1	1	(W1) (A)
タイ	TAW2	1	0	0	1	0	0	1	1	0	0	2	4	С	1	1	(A) (W2)
タイマ操作命令	TW2A	1	0	0	0	0	0	1	1	1	1	2	0	F	1	1	(W2) (A)
命令	TAW3	1	0	0	1	0	0	1	1	0	1	2	4	D	1	1	(A) (W3)
	TW3A	1	0	0	0	0	1	0	0	0	0	2	1	0	1	1	(W3) (A)
	TAW4	1	0	0	1	0	0	1	1	1	0	2	4	Ε	1	1	(A) (W4)
	TW4A	1	0	0	0	0	1	0	0	0	1	2	1	1	1	1	(W4) (A)

スキップ条件	フ ラ グ CY	詳細説明
-	-	割り込み制御レジスタV1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタV1へ転送します。
-	-	割り込み制御レジスタV2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタV2へ転送します。
-	-	割り込み制御レジスタI1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、割り込み制御レジスタI1へ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタPAへ転送します。
-	-	タイマ制御レジスタW1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW1へ転送します。
-	-	タイマ制御レジスタW2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW2へ転送します。
-	-	タイマ制御レジスタW3の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御レジスタW3へ転送します。
-	-	タイマ制御レジスタW4の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、タイマ制御 <mark>レジ</mark> スタW4へ転送します。
	4	

							命令	<u></u> -	<u>-</u> -ド						語	サ	
分類	命令記号	D9	D8	D7	D6	D ₅				D1	D ₀	16	進表	記:記	数	イクル	機能
	TABPS	1	0	0	1	1	1	0	1	0	1	2	7	5	1	数 1	(B) (TPS7 ~ TPS4)
	TPSAB	1	0	0	0	1	1	0	1	0	1	2	3	5	1	1	(A) (TPS3 ~ TPS0) (RPS7 ~ RPS4) (B) (TPS7 ~ TPS4) (B) (RPS3 ~ RPS0) (A) (TPS3 ~ TPS0) (A)
	TAB1	1	0	0	1	1	1	0	0	0	0	2	7	0	1	1	(B) (T17 ~ T14) (A) (T13 ~ T10)
	T1AB	1	0	0	0	1	1	0	0	0	0	2	3	0	1	1	(R17 ~ R14) (B) (T17 ~ T14) (B) (R13 ~ R10) (A) (T13 ~ T10) (A)
	TAB2	1	0	0	1	1	1	0	0	0	1	2	7	1	1	1	(B) (T27 ~ T24) (A) (T23 ~ T20)
	T2AB	1	0	0	0	1	1	0	0	0	1	2	3	1	1	1	(R2L7 ~ R2L4) (B) (T27 ~ T24) (B) (R2L3 ~ R2L0) (A) (T23 ~ T20) (A)
タイマ	Т2НАВ	1	0	1	0	0	1	0	1	0	0	2	9	4	1	1	(R2H7 ~ R2H4) (B) (R2H3 ~ R2H0) (A)
タイマ操作命令	TR1AB	1	0	0	0	1	1	1	1	1	1	2	3	F	1	1	(R17 ~ R14) (B) (R13 ~ R10) (A)
	T2R2L	1	0	1	0	0	1	0	1	0	1	2	9	5	1	1	(T27 ~ T20) (R2L7 ~ R2L0)
	TLCA	1	0	0	0	0	0	1	1	0	1	2	0	D	1	1	(LC) (A) (RLC) (A)

スキップ条件	フラグ CY	詳細説明
-	-	プリスケーラの上位4ビットの内容を、レジスタBへ転送し、 プリスケーラの下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、プリスケーラ及びプリスケーラのリロードレジスタRPSの上位4ビットへ転送し、 レジスタAの内容を、プリスケーラ及びプリスケーラのリロードレジスタRPSの下位4ビットへ転送します。
-	-	タイマ1の上位4ビットの内容を、レジスタBへ転送し、 タイマ1の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ1及びタイマ1のリロードレジスタR1の上位4ビットへ転送し、 レジスタAの内容を、タイマ1及びタイマ1のリロードレジスタR1の下位4ビットへ転送します。
-	-	タイマ2の上位4ビットの内容を、レジスタBへ転送し、 タイマ2の下位4ビットの内容を、レジスタAへ転送します。
-	-	レジスタBの内容を、タイマ2及びタイマ2のリロードレジスタR2Lの上位4ビットへ転送し、 レジスタAの内容を、タイマ2及びタイマ2のリロードレジスタR2Lの下位4ビットへ転送します。
-	-	レジスタBの内容を、タイマ2の <mark>リロードレ</mark> ジスタR2Hの上位4ビットへ転送し、 レジスタAの内容を、タイマ <mark>2のリロードレジ</mark> スタR2Hの下位4ビットへ転送します。
-	-	レジスタBの内容を、タイマ1 <mark>のリ</mark> ロードレジスタR1の上位4ビットへ転送し、 レジスタAの内容を、タイマ1のリ <mark>ロ</mark> ードレジスタR1の下位4ビットへ転送します。
-	_	タイマ2のリロードレジスタR2Lの内容を、タイマ2へ転送します。
-	-	タイマ2のリロードレジスタR2Lの内容を、タイマ2へ転送します。 レジスタAの内容を、タイマLC及びタイマLCのリロードレジスタRLCへ転送します。

/\ *=	^^=						命令	>⊐-	-ド						語	サイク	Like Car-
分類	命令記号	D9	D8	D7	D6	D5	D4	D3	D2	D1	D ₀	16	進表	記	数	クル数	機能
A	SZNT1	1	0	1	0	0	0	0	0	0	0	2	8	0	1	1	V12=0:(T1F)=1? (T1F) 0 V12=1:SNZT1=NOP
タイマ操作命令	SNZT2	1	0	1	0	0	0	0	0	0	1	2	8	1	1	1	V13 = 0:(T2F) = 1? (T2F) 0 V13 = 1:SNZT2 = NOP
命令	SNZT3	1	0	1	0	0	0	0	0	1	0	2	8	2	1	1	V20 = 0:(T3F) = 1? (T3F) 0 V20 = 1:SNZT3 = NOP
	IAP0	1	0	0	1	1	0	0	0	0	0	2	6	0	1	1	(A) (P0)
	OP0A	1	0	0	0	1	0	0	0	0	0	2	2	0	1	1	(P0) (A)
	IAP1	1	0	0	1	1	0	0	0	0	1	2	6	1	1	1	(A) (P1)
	OP1A	1	0	0	0	1	0	0	0	0	1	2	2	1	1	1	(P1) (A)
	IAP2	1	0	0	1	1	0	0	0	1	0	2	6	2	1	1	(A) (P2)
	OP2A	1	0	0	0	1	0	0	0	1	0	2	2	2	1	1	(P2) (A)
	CLD	0	0	0	0	0	1	0	0	0	1	0	1	1	1	1	(D) 1
	RD	0	0	0	0	0	1	0	1	0	0	0	1	4	1	1	$(D(Y))$ 0 $(Y) = 0 \sim 7$
	SD	0	0	0	0	0	1	0	1	0	1	0	1	5	1	1	$(D(Y))$ 1 $(Y) = 0 \sim 7$
λ	SZD	0	0	0	0	1	0	0	1	0	0	0	2	4	2	2	$(D(Y)) = 0? (Y) = 0 \sim 5$
入出力命令		0	0	0	0	1	0	1	0	1	1	0	2	В			
令	RCP	1	0	1	0	0	0	1	1	0	0	2	8	С	1	1	(C) 0
	SCP	1	0	1	0	0	0	1	1	0	1	2	8	D	1	1	(C) 1
	TAPU0	1	0	0	1	0	1	0	1	1	1	2	5	7	1	1	(A) (PU0)
	TPU0A	1	0	0	0	1	0	1	1	0	1	2	2	D	1	1	(PU0) (A)
	TAPU1	1	0	0	1	0	1	1	1	1	0	2	5	Е	1	1	(A) (PU1)
	TPU1A	1	0	0	0	1	0	1	1	1	0	2	2	Е	1	1	(PU1) (A)

スキップ条件	フ ラ グ CY	詳細説明
V12=0:(T1F)=1	-	割り込み制御レジスタV1のビット2(V12)の内容が 0 "で、タイマ1割り込み要求フラグT1Fが 1 "のとき、タイマ1割り込み要求フラグT1Fをクリア(0)し、次の命令をスキップします。
V13=0:(T2F)=1	-	割り込み制御レジスタV1のビット3(V13)の内容が 0 "で、タイマ2割り込み要求フラグT2Fが 1 "のとき、タイマ2割り込み要求フラグT2Fをクリア(0)し、次の命令をスキップします。
V20 = 0:(T3F) = 1	-	割り込み制御レジスタV2のビット0(V2o)の内容が 0 "で、タイマ3割り込み要求フラグT3Fが 1 "のとき、タイマ3割り込み要求フラグT3Fをクリア(0)し、次の命令をスキップします。
-	-	ポートP0の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP0へ出力します。
-	-	ポートP1の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP1へ出力します。
-	-	ポートP2の入力を、レジスタAへ転送します。
-	-	レジスタAの内容を、ポートP2へ出力します。
-	-	ポートDをすべてセット(1)します。
-	-	ポートDのレジスタYの内容で指定されたポートをクリア(0)します。
-	-	ポートDのレジスタYの内容 <mark>で指定さ</mark> れたポートをセット(1)します。
(D(Y)) = 0 ただし、(Y) = 0 ~ 5	-	ポートDのレジスタYの内容で指定されたポートの内容が 0 'のとき、次の命令をスキップします。
-	-	ポートC <mark>を</mark> クリア(0)します。
-	-	ポ <mark>ートCをセット(1)</mark> します。
-	-	プルアップ制御レジスタPU0の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、プルアップ制御レジスタPU0へ転送します。
-	-	プルアップ制御レジスタPU1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、プルアップ制御レジスタPU1へ転送します。

/*ā	소소하므						命令	>⊐-	-ド						語	サイク	14k Or
分類	命令記号	D9	D8	D7	D6	D5	D4	Дз	D2	D1	D ₀	16	進表	記	数	/ ル 数	機能
	TAK0	1	0	0	1	0	1	0	1	1	0	2	5	6	1	1	(A) (K0)
	TK0A	1	0	0	0	0	1	1	0	1	1	2	1	В	1	1	(K0) (A)
	TAK1	1	0	0	1	0	1	1	0	0	1	2	5	9	1	1	(A) (K1)
	TK1A	1	0	0	0	0	1	0	1	0	0	2	1	4	1	1	(K1) (A)
入出力命令	TAK2	1	0	0	1	0	1	1	0	1	0	2	5	Α	1	1	(A) (K2)
令	TK2A	1	0	0	0	0	1	0	1	0	1	2	1	5	1	1	(K2) (A)
	TFR0A	1	0	0	0	1	0	1	0	0	0	2	2	8	1	1	(FR0) (A)
	TFR1A	1	0	0	0	1	0	1	0	0	1	2	2	9	1	1	(FR1) (A)
	TFR2A	1	0	0	0	1	0	1	0	1	0	2	2	Α	1	1	(FR2) (A)
	TAL1	1	0	0	1	0	0	1	0	1	0	2	4	Α	1	1	(A) (L1)
	TL1A	1	0	0	0	0	0	1	0	1	0	2	0	Α	1	1	(L1) (A)
LCD制御命令	TL2A	1	0	0	0	0	0	1	0	1	1	2	0	В	1	1	(L2) (A)
御命	TL3A	1	0	0	0	0	0	1	1	0	0	2	0	С	1	1	(L3) (A)
令	TC1A	1	0	1	0	1	0	1	0	0	0	2	Α	8	1	1	(C1) (A)
	TC2A	1	0	1	0	1	0	1	0	0	1	2	Α	9	1	1	(C2) (A)
2	CRCK	1	0	1	0	0	1	1	0	1	1	2	9	В	1	1	RC発振回路選択
 夕	TAMR	1	0	0	1	0	1	0	0	1	0	2	5	2	1	1	(A) (MR)
クロック制御命令	TMRA	1	0	0	0	0	1	0	1	1	0	2	1	6	1	1	(MR) (A)
*	TRGA	1	0	0	0	0	0	1	0	0	1	2	0	9	1	1	(RG) (A)

スキップ条件	フラグ	詳細説明
	ĆΥ	
-	-	キーオンウェイクアップ制御レジスタK0の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK0へ転送します。
-	-	キーオンウェイクアップ制御レジスタK1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK1へ転送します。
-	-	キーオンウェイクアップ制御レジスタK2の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、キーオンウェイクアップ制御レジスタK2へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR0へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR1へ転送します。
-	-	レジスタAの内容を、ポート出力形式制御レジスタFR2へ転送します。
-	-	LCD制御レジスタL1の内容を、レジスタAへ転送します。
-	-	レジスタAの内容を、LCD制御レジスタL1へ転送します。
-	-	レジスタAの内容を、LCD制御レジスタL2へ <mark>転送しま</mark> す。
-	-	レジスタAの内容を、LCD制御 <mark>レジス</mark> タL3へ転送します。
-	-	レジスタAの内容を、LCD制御レジスタC1へ転送します。
-	-	レジスタAの内容を、LCD制御レジスタC2へ転送します。
-	-	メインクロック にRC発振回路を選択し、オンチップオシレータ(内部発振器)を停止します。
-	-	クロック制御レジスタMRの内容を、レジスタAへ転送します。
-	-	レ <mark>ジ</mark> スタ <mark>Aの</mark> 内容 <mark>を</mark> 、クロック制御レジスタMRへ転送します。
-	-	レジスタAの内容を、クロック制御レジスタRGへ転送します。

/\ *T	A A +7.0						命令	>⊐-	٠ ۴						語	サイ	Little Care
分類	命令記号	D9	D8	D7	D6	D5	D4	Dз	D2	D1	D ₀	16	進表	記	数	ク ル 数	機能
	NOP	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1	(PC) (PC) + 1
	POF	0	0	0	0	0	0	0	0	1	0	0	0	2	1	1	時計動作モードへ遷移
	POF2	0	0	0	0	0	0	1	0	0	0	0	0	8	1	1	RAMバックアップモードへ遷移
	EPOF	0	0	0	1	0	1	1	0	1	1	0	5	В	1	1	POF命令,POF2命令有効
	SNZP	0	0	0	0	0	0	0	0	1	1	0	0	3	1	1	(P) = 1?
その他	WRST	1	0	1	0	1	0	0	0	0	0	2	Α	0	1	1	(WDF1) = 1? (WDF1) 0
	DWDT	1	0	1	0	0	1	1	1	0	0	2	9	С	1	1	ウォッチドッグタイマ機能停止許可
	SRST	0	0	0	0	0	0	0	0	0	1	0	0	1	1	1	システムリセット
	RUPT	0	0	0	1	0	1	1	0	0	0	0	5	8	1	1	(UPTF) 0
	SUPT	0	0	0	1	0	1	1	0	0	1	0	5	9	1	1	(UPTF) 1
	SVDE	1	0	1	0	0	1	0	0	1	1	2	9	3	1	1	パワーダウン時:電圧低下検出回路有効

スキップ条件	フ ラ グ CY	詳細説明
-	-	ノーオペレーション: プログラムカウンタの値を + 1します。他は変化しません。
-	-	EPOF命令実行直後にPOF命令を実行すると、本製品は時計動作モードになります。
-	-	EPOF命令実行直後にPOF2命令を実行すると、本製品はRAMバックアップモードになります。
-	-	EPOF命令を実行すると、直後のPOF命令又はPOF2命令が有効になります。
(P) = 1	-	パワーダウンフラグPが 1 'のとき、次の命令をスキップします。 スキップ後もパワーダウンフラグPの内容は変化しません。
(WDF1) = 1	-	ウォッチドッグタイマフラグ(WDF1)が 1 "であれば、フラグWDF1をクリア(0)し、次の命令をスキップします。" 0 "ならば、そのまま次の命令を実行します。また、DWDT命令実行直後にWRST命令を実行すると、ウォッチドッグタイマによるリセット発生機能を無効にします。
-	-	WRST命令によるウォッチドッグタイマ機能停止が有効にな <mark>ります</mark> 。
-	-	システムリセットが発生します。
-	-	上位ビット参照許可フラグUPTFをクリア(0)しま <mark>す。</mark>
-	-	上位ビット参照許可フラグUPTFをセット(1)します。
-	-	パワーダウン(時計動作モード RAMバックアップモード)時に電圧低下検出回路を有効にします。

命令コード対応表

	9 ~ D 4	000000	000001	000010	000011	000100	000101	000110	000111	001000	001001	001010	001011	001100	001101	001110	001111		011000
D3 ~	16進 表記	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	010111 10~17	011111 18~1F
0000	0	NOP	BLA	SZB 0	BMLA	-	TASP	A 0	LA 0	TABP 0	TABP 16	TABP 32*	TABP 48*	BML	BML	BL	BL	ВМ	В
0001	1	SRST	CLD	SZB 1	-	-	TAD	A 1	LA 1	TABP 1	TABP 17	TABP 33*	TABP 49*	BML	BML	BL	BL	ВМ	В
0010	2	POF	-	SZB 2	-	-	TAX	A 2	LA 2	TABP 2	TABP 18	TABP 34*	TABP 50*	BML	BML	BL	BL	ВМ	В
0011	3	SNZP	INY	SZB 3	-	-	TAZ	A 3	LA 3	TABP 3	TABP 19	TABP 35*	TABP 51*	BML	BML	BL	BL	ВМ	В
0100	4	DI	RD	SZD	-	RT	TAV1	A 4	LA 4	TABP 4	TABP 20	TABP 36*	TABP 52*	BML	BML	BL	BL	ВМ	В
0101	5	EI	SD	SEAn	-	RTS	TAV2	A 5	LA 5	TABP 5	TABP 21	TABP 37*	TABP 53*	BML	BML	BL	BL	ВМ	В
0110	6	RC	-	SEAM	-	RTI	-	A 6	LA 6	TABP 6	TABP 22	TABP 38*	TABP 54*	BML	BML	BL	BL	ВМ	В
0111	7	sc	DEY	-	-	-	-	A 7	LA 7	TABP 7	TABP 23	TABP 39*	TABP 55*	BML	BML	BL	BL	ВМ	В
1000	8	POF2	AND	-	SNZ0	LZ 0	RUPT	A 8	LA 8	TABP 8	TABP 24	TABP 40*	TABP 56*	BML	BML	BL	BL	ВМ	В
1001	9	-	OR	TDA	-	LZ 1	SUPT	A 9	LA 9	TABP 9	TABP 25	TABP 41*	TABP 57*	BML	BML	BL	BL	ВМ	В
1010	Α	AM	TEAB	TABE	SNZI0	LZ 2	-	A 10	LA 10	TABP 10	TABP 26	TABP 42*	TABP 58*	BML	BML	BL	BL	ВМ	В
1011	В	AMC	-	-	-	LZ 3	EPOF	A 11	LA 11	TABP 11	TABP 27	TABP 43*	TABP 59*	BML	BML	BL	BL	ВМ	В
1100	С	TYA	СМА	-	-	RB 0	SB 0	A 12	LA 12	TABP 12	TABP 28	TABP 44*	TABP 60*	BML	BML	BL	BL	ВМ	В
1101	D	-	RAR	-	-//	RB 1	SB 1	A 13	LA 13	TABP 13	TABP 29	TABP 45*	TABP 61*	BML	BML	BL	BL	ВМ	В
1110	Е	ТВА	TAB	-	TV2A	RB 2	SB 2	A 14	LA 14	TABP 14	TABP 30	TABP 46*	TABP 62*	BML	BML	BL	BL	ВМ	В
1111	F	1	TAY	SZC	TV1A	RB 3	SB 3	A 15	LA 15	TABP 15	TABP 31	TABP 47*	TABP 63*	BML	BML	BL	BL	ВМ	В

上表は機械語コードと機械語命令の対応表です。 $D_3 \sim D_0$ は機械語コードの下位4ビットを示し, $D_9 \sim D_4$ は,機械語コードの上位6ビットを示します。また,そのコードを16進表記したものを併記してあります。1語命令,2語命令の2種類ありますが,各命令の第1語目のコードを上表に,2語命令の第2語目のコードを下表に示します。

注 ." - "で示しているコードは使用しないでください。

		第2語	i
BL	1р	paaa	aaaa
BML	1р	paaa	aaaa
BLA	1р	pp00	pppp
BMLA	1р	pp00	pppp
SEA	00	0111	nnnn
SZD	00	0010	1011

・M34556M4/M4Hでは、*は使用できません。

命令コード対応表

												_						440000
D	9 ~ D4	100000	100001	100010	100011	100100	100101	100110	100111	101000	101001	101010	101011	101100	101101	101110	101111	110000 111111
D3 ~ D0	16進 表記	20	21	22	23	24	25	26	27	28	29	2A	2B	2C	2D	2E	2F	30 ~ 3F
0000	0	-	TW3A	OP0A	T1AB	-	-	IAP0	TAB1	SNZT1	-	WRST	TMA 0	TAM 0	XAM 0	XAMI 0	XAMD 0	LXY
0001	1	-	TW4A	OP1A	T2AB	-	-	IAP1	TAB2	SNZT2	-	-	TMA 1	TAM 1	XAM 1	XAMI 1	XAMD 1	LXY
0010	2	-	ı	OP2A	-	-	TAMR	IAP2	-	SNZT3	-	-	TMA 2	TAM 2	XAM 2	XAMI 2	XAMD 2	LXY
0011	3	-	i	-	-	-	TAI1	-	-	-	SVDE**	-	TMA 3	TAM 3	XAM 3	XAMI 3	XAMD 3	LXY
0100	4	-	TK1A	-	-	-	-	-	-	-	T2HAB	-	TMA 4	TAM 4	XAM 4	XAMI 4	XAMD 4	LXY
0101	5	ı	TK2A	ı	TPSAB	-	ı	-	TABPS	-	T2R2L	-	TMA 5	TAM 5	XAM 5	XAMI 5	XAMD 5	LXY
0110	6	-	TMRA	-	-	-	TAK0	-	-	-	-	-	TMA 6	TAM 6	XAM 6	XAMI 6	XAMD 6	LXY
0111	7	-	TI1A	-	-	-	TAPU0	-	-	-	-	1	TMA 7	TAM 7	XAM 7	XAMI 7	XAMD 7	LXY
1000	8	1	ı	TFR0A	-	-	1	-	1	-	4	TC1A	AMT 8	TAM 8	XAM 8	XAMI 8	XAMD 8	LXY
1001	9	TRGA	1	TFR1A	-	-	TAK1	-	-	.{	-	TC2A	TMA 9	TAM 9	XAM 9	XAMI 9	XAMD 9	LXY
1010	Α	TL1A	1	TFR2A	-	TAL1	TAK2	-		F.	-	TPAA	TMA 10	TAM 10	XAM 10	XAMI 10	XAMD 10	LXY
1011	В	TL2A	TK0A	-	-	TAW1	-	-	(-	-	CRCK	-	TMA 11	TAM 11	XAM 11	XAMI 11	XAMD 11	LXY
1100	С	TL3A	i	-	-	TAW2	-	-	· ·	RCP	DWDT	-	TMA 12	TAM 12	XAM 12	XAMI 12	XAMD 12	LXY
1101	D	TLCA	i	TPU0A	-	TAW3	-	-	-	SCP	-	-	TMA 13	TAM 13	XAM 13	XAMI 13	XAMD 13	LXY
1110	Е	TW1A	i	TPU1A	> -	TAW4	TAPU1	-	-	-	-	-	TMA 14	TAM 14	XAM 14	XAMI 14	XAMD 14	LXY
1111	F	TW2A	ı	_	TR1AB	<u> </u>	_	-	-	-	-	-	TMA 15	TAM 15	XAM 15	XAMI 15	XAMD 15	LXY

上表は機械語コードと機械語命令の対応表です。 $D3\sim D0$ は機械語コードの下位4ビットを示し, $D9\sim D4$ は,機械語コードの上位6ビットを示します。また,そのコードを16進表記したものを併記してあります。1語命令,2語命令の2種類ありますが,各命令の第1語目のコードを上表に,2語命令の第2語目のコードを下表に示します。

注." - "で示しているコードは使用しないでください。

		第2語	i
BL	1р	paaa	aaaa
BML	1р	paaa	aaaa
BLA	1р	pp00	pppp
BMLA	1р	pp00	pppp
SEA	00	0111	nnnn
SZD	00	0010	1011

・**はM34556M4H/M8H/G8Hでのみ使用できます。

電気的特性

(1)マスクROM版

絶対最大定格(マスクROM版)

記号	項目	条 件	定格値	単位
VDD	電源電圧		- 0.3 ~ 6.5	V
Vı	入力電圧 P0 , P1 , P2 , D0~D5 , INT		- 0.3 ~ VDD + 0.3	٧
	RESET, XIN, XCIN			
Vı	入力電圧 CNTR		- 0.3 ~ VDD + 0.3	٧
Vo	出力電圧 P0 , P1 , P2 , D0 ~ D7	出力トランジスタ遮断状態	- 0.3 ~ VDD + 0.3	٧
	RESET , CNTR			
Vo	出力電圧 С, Хоит, Хсоит	<u>~</u>	- 0.3 ~ VDD + 0.3	V
Vo	出力電圧 (注)		- 0.3 ~ VDD + 0.3	٧
	SEG0 ~ SEG28 , COM0 ~ COM3			
Pd	消費電力	Ta = 25	300	mW
Topr	動作周囲温度		- 20 ~ 85	
Tstg	保存温度		- 40 ~ 125	

注 . SEG11~SEG16端子はありません。



推奨動作条件1(マスクROM版: 指定のない場合は、Ta = -20~85、VDD = 1.8~5.5V)

÷		₹	/ -	規	. 格	値	単位
記号	項 目	条	件	最 小	標準	最大	単位
VDD	電源電圧	f(STCK) 6MHz		4		5.5	V
	(セラミック共振子使用時)	f(STCK) 4.4MHz		2.7		5.5	
		f(STCK) 2.2MHz		2		5.5	
		f(STCK) 1.1MHz		1.8		5.5	
VDD	電源電圧(水晶発振子/			1.8		5.5	V
	オンチップオシレータ使用時)						
VDD	電源電圧	f(STCK) 4.4MHz		2.7		5.5	V
	(RC発振使用時)						
VRAM	RAM保持電圧	RAMバックアップモード時		1.6			V
Vss	電源電圧				0		V
VLC3	LCD電源電圧(注1)			1.8	4	VDD	V
VIH	" H "入力電圧	P0 , P1 , P2 , D0 ~ D5		0.8VDD		VDD	V
		XIN , XCIN	_	0.7VDD		VDD	V
		RESET		0.85VDD		VDD	V
		INT		0.85Vpd		VDD	V
		CNTR		0.8Vpp		VDD	V
VIL	" L "入力電圧	P0 , P1 , P2 , D0 ~ D5		0		0.2VDD	V
		XIN , XCIN		0		0.3VDD	V
		RESET		0		0.3VDD	V
		INT		0		0.15VDD	V
		CNTR	>	0		0.15VDD	V
Іон(peak)	" H "レベル尖頭出力電流	P0 , P1 , P2, D0 ~ D5	VDD = 5V			- 20	mA
			VDD = 3V			- 10	
		C , CNTR	VDD = 5V			- 30	
			VDD = 3V			- 15	
loн(avg)	" H "レベル平均出力電流	P0 , P1 , P2, D0 ~ D5	VDD = 5V			- 10	mA
	(注2)		VDD = 3V			- 5	
		C, CNTR	VDD = 5V			- 20	
			VDD = 3V			- 10	
loL(peak)	" L "レベル尖頭出力電流	P0 , P1 , P2, D0 ~ D7	VDD = 5V			24	mA
	_	C, CNTR	VDD = 3V			12	
		RESET	VDD = 5V			10	
			VDD = 3V			4	
loL(avg)	" L "レベル平均出力電流	P0, P1, P2, D0 ~ D7 , C, CNTR	VDD = 5V			15	mA
	(注2)		VDD = 3V			7	
		RESET	VDD = 5V			5	1
			VDD = 3V			2	
Iон(avg)	" H "レベル総電流	P0 , P1 , P2 , D0 ~ D5 , C , CNTF	R R			- 40	mA
loL(avg)	" L "レベル総電流	P0 , P1 , P2 , D0 ~ D5 , C , CNTF	R			60	mA
7		D6 , D7 , RESET				60	1


注1.1/2パイアス使用時: VLC1 = VLC2 = (1/2) VLC3 1/3パイアス使用時: VLC1 = (1/3) VLC3, VLC2 = (2/3) VLC3

^{2.} 平均出力電流は、100msの期間の平均値です。

推奨動作条件2(マスクROM版: 指定のない場合は、Ta = -20~85、VDD = 1.8~5.5V)

記号	項目	条	件	規	. 格	値	単位
nu '5	点	, 本	IT	最 小	標準	最大] = 1
f(XIN)	発振周波数	スルーモード	V _{DD} = 4 ~ 5.5V			6	MHz
	(セラミック共振子使用時)		VDD = 2.7 ~ 5.5V			4.4	
			VDD = 2 ~ 5.5V			2.2	
			VDD = 1.8 ~ 5.5V			1.1	
		2分周モード	VDD = 2.7 ~ 5.5V			6	
			VDD = 2 ~ 5.5V			4.4]
			VDD = 1.8 ~ 5.5V			2.2	
		4分周モード	V _{DD} = 2 ~ 5.5V			6	
			VDD = 1.8 ~ 5.5V			4.4	
		8分周モード	VDD = 1.8 ~ 5.5V	A.A.		6	
f(XIN)	発振周波数	VDD = 2.7 ~ 5.5V				4.4	MHz
	(RC発振使用時) (注1)						
` ′	発振周波数	スルーモード	VDD = 4 ~ 5.5V			4.8	MHz
	(セラミック発振回路選択 ,		VDD = 2.7 ~ 5.5V			3.2	
	外部クロック使用時)		VDD = 2 ~ 5.5V			1.6	
			VDD = 1.8 ~ 5.5V			0.8	
		2分周モード	VDD = 2.7 ~ 5.5V			4.8	
			VDD = 2 ~ 5.5V			3.2	-
			VDD = 1.8 ~ 5.5V			1.6	
		4分周モード	VDD = 2 ~ 5.5V			4.8	
			VDD = 1.8 ~ 5.5V			3.2	
		8分周モード	VDD = 1.8 ~ 5.5V			4.8	
f(XCIN)	発振周波数	水晶発振子				50	kHz
	(水晶発振子使用時)						
f(CNTR)	タイマ外部入力周波数	CNTR				f(STCK)/6	Hz
tw(CNTR)	タイマ外部入力周期	CNTR		3/f(STCK)			s
	(" H "及び" L "パルス幅)						
TPON	パワーオンリセット回路	VDD = 0 1.8V	VDD = 0 1.8V			100	μs
	有効電源立ち上がり時間						

注1.RC発振使用時の発振周波数は、外付けの抵抗・コンデンサ及びマイクロコンピュータのバラツキの影響を受けますので、最大のバラッキにおいても周波数規格を越えないように、外付け定数(抵抗値,容量値)を設定してください。



システムクロック(STCK)動作条件マップ(マスクROM版)

電気的特性1(マスクROM版: 指定のない場合は、Ta = -20~85、VDD = 1.8~5.5V)

記号		項目	測定	: 条 件	規	格	值	 - 単位
		块 口	AN AE	. љ IT	最 小	標準	最大] #12
Vон	" H "出力電圧	P0 ,P1 ,P2, D0 ~ D5	VDD = 5V	IOH = - 10mA	3			V
				Iон = - 3mA	4.1]
			VDD = 3V	Iон = - 5mA	2.1			
				IOH = - 1mA	2.4			
Vон	" H "出力電圧	C, CNTR	VDD = 5V	IOH = - 20mA	3			V
				Iон = - 6mA	4.1]
			VDD = 3V	IOH = - 10mA	2.1			
				Iон = - 3mA	2.4			
Vol	" L "出力電圧	出力電圧 P0 ,P1, P2, D0~D7 ,C VDD=5V	VDD = 5V	IOL = 15mA			2	V
		CNTR		IoL = 5mA	A.A.		0.9	
			VDD = 3V	IoL = 9mA			1.4	
				IoL = 3mA		1	0.9	
VoL	" L "出力電圧	RESET	VDD = 5V	IoL = 5mA			2	V
				IOL = 1mA			0.6	
			VDD = 3V	IoL = 2mA	-		0.9]
IIН	" H "入力電流	P0 P1 P2,	VI = VDD				2	μА
		Do ~ D5 RESET						
		XIN, XCIN						
		CNTR, INT						
lı∟	" L "入力電流	P0 P1 P2,	VI = 0V				- 2	μА
			P0 P1プルアップ	P0 P1プルアップ非選択				
		XIN, XCIN						
		CNTR, INT						

電気的特性2(マスクROM版: 指定のない場合は、Ta = -20~85、VDD = 1.8~5.5V)

記号		項目	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	官 条 件	規	格	値	 - 単位
		块 口	/A3 A	ᅟᅟᅟᅟᅟᅟ	最 小	標準	最大	
D	電源電流	CPU動作時	VDD = 5V	f(STCK) = f(XIN)/8		1.2	2.4	m.
		(セラミック共振子使用時)	f(XIN) = 6MHz	f(STCK) = f(XIN)/4		1.3	2.6	1
			f(RING) = 停止	f(STCK) = f(XIN)/2		1.6	3.2]
			f(XCIN) = 停止	f(STCK) = f(XIN)		2.2	4.4	
			VDD = 5V	f(STCK) = f(XIN)/8		0.9	1.8	n
			f(XIN) = 4MHz	f(STCK) = f(XIN)/4		1	2	1
			f(RING) = 停止	f(STCK) = f(XIN)/2		1.2	2.4	1
			f(XCIN) = 停止	f(STCK) = f(XIN)		1.6	3.2	
			VDD = 3V	f(STCK) = f(XIN)/8		0.3	0.6	n
			f(XIN) = 4MHz	f(STCK) = f(XIN)/4	24	0.4	0.8	
			f(RING) = 停止	f(STCK) = f(XIN)/2	7	0.5	1	
			f(XCIN) = 停止	f(STCK) = f(XIN)		0.7	1.4	
		CPU動作時	VDD = 5V	f(STCK) = f(RING)/8		50	100	ŀ
		(オンチップオシレータ	f(XIN) = 停止	f(STCK) = f(RING)/4		60	120	
		使用時)	f(RING) = 動作	f(STCK) = f(RING)/2		80	160	1
			f(XCIN) = 停止	f(STCK) = f(RING)		120	240	1
			VDD = 3V	f(STCK) = f(RING)/8		10	20	
			f(XIN) = 停止	f(STCK) = f(RING)/4		13	26	1
			f(RING) = 動作	f(STCK) = f(RING)/2		19	38	
			f(XCIN) = 停止	f(STCK) = f(RING)		31	62	
		CPU動作時	VDD = 5V	f(STCK) = f(XCIN)/8		7	14	ı
		(水晶発振子使用時)	f(XIN) = 停止	f(STCK) = f(XCIN)/4		8	16	
			f(RING) = 停止	f(STCK) = f(XCIN)/2		10	20	
			f(XCIN) = 32kHz	f(STCK) = f(XCIN)		14	28	1
			VDD = 3V	f(STCK) = f(XCIN)/8		5	10	
			f(XIN) = 停止	f(STCK) = f(XCIN)/4		6	12	
			f(RING) = 停止	f(STCK) = f(XCIN)/2		7	14	
			f(XCIN) = 32kHz	f(STCK) = f(Xcin)		8	16]
		時計動作モード時	f(Xcin) = 32kHz	VDD = 5V		6	12	1
		(POF命令実行時)		V _{DD} = 3V		5	10	1
		RAMバックアップモード時	Ta = 25			0.1	2	ŀ
		(POF2命令実行時)	VDD = 5V				10	1
			V _{DD} = 3V				6	1

電気的特性3(マスクROM版 : 指定のない場合は、Ta = -20~85 、VDD = 1.8~5.5V)

記号	項目	3m =			規 格 値			
10 5	<u></u>	/ / / /	. *	最 小	標準	最大	単位	
Rpu	プルアップ PO P1 RESET	Vı = 0V	VDD = 5V	30	60	125	k	
	抵抗		VDD = 3V	50	120	250]	
VT+ - VT-	ヒステリシス RESET	VDD = 5V			1		V	
		VDD = 3V			0.4			
VT+ - VT-	ヒステリシス INT	VDD = 5V			0.6		V	
		V _{DD} = 3V			0.3			
VT+ - VT-	ヒステリシス CNTR	VDD = 5V			0.2		V	
		VDD = 3V			0.2			
f(RING)	(RING) オンチップオシレータクロック周波数			200	500	700	kHz	
		VDD = 3V		100	250	400	1	
f(XIN)	周波数誤差	VDD = 5V ± 10%	-7	_	± 17	%		
	(RC発振使用時,外付けR Cの誤差は							
	含まず)	$V_{DD} = 3V \pm 10\%$,Ta = 25 中心			± 17	1	
	(注1)							
Rcoм	COM出力インピーダンス	VDD = 5V			1.5	7.5	k	
	(注2)	VDD = 3V			2	10		
RSEG	SEG出力インピーダンス	VDD = 5V			1.5	7.5	k	
	(注2)	VDD = 3V			2	10		
Rvlc	LCD電源内蔵抵抗	分割抵抗 2r×3 造	選択時	300	480	960	k	
		分割抵抗 2r×2 造	選択時	200	320	640		
		分割抵抗 r×3 選	択時	150	240	480		
		分割抵抗 r×2選	 択時	100	160	320		

注1. RC発振使用時は、外付けのコンデンサ(C)に33pFを使用してください。
2. 出力インピーダンスは、下記の出力電圧のときの抵抗値です。
・VLC3レベル出力時: Vo=0.8VLC3
・VLC2レベル出力時: Vo=0.8VLC2
・VLC1レベル出力時: Vo=0.2VLC2 + VLC1
・VSSレベル出力時: Vo=0.2VSS

電圧低下検出回路特性 (マスクROM版: 指定のない場合は、Ta = -20~85)

記号	 項 目	 測 定 条 件	規	格	値	単位
<u> </u>	块 口	点	最 小	標準	最大	+ 12
Vrst-	検出電圧(リセット発生)	Ta=25	1.6	1.8	2	V
		- 20 Ta < 0	1.7		2.3	
		0 Ta < 50	1.4		2.2	
	(注2)	50 Ta 85	1.2		1.9	
VRST+	検出電圧(リセット解除)	Ta=25	1.7	1.9	2.1	V
		- 20 Ta < 0	1.8		2.4	
		0 Ta < 50	1.5		2.3	
	(注3)	50 Ta 85	1.3		2	
VRST+-VRST	検出電圧ヒステリシス			0.1		V
IRST	動作電流	VDD = 5V	-	50	100	μΑ
	(注4)	VDD = 3V		30	60	
Trst	判定時間	VDD (VRST - 0.1V)	C 4	0.2	1.2	ms
	(注5)					

- 注1. 電圧低下検出回路はHバージョンのみあります。
 - 2.検出電圧(VRST)は、電圧低下検出回路有効時に電源電圧(VDD)を高い側から下げたときにリセットが発生する電圧です。
 - 3.検出電圧(VRST*)は、電圧低下検出回路有効時に電源電圧(VDD)を低い側から上げたときにリセットを解除する電圧です。
 - 4. Hバージョンでは、電源電流 IDD)に電圧低下検出回路動作電流 IRST が加算されます。
 - 5. 判定時間 TRST)は、電源電圧(VDD)を高い側から[VRST 0.1V]に下げたときにリセットが発生するまでの時間です。
 - 6.検出電圧(VRST、VRST*)は電源電圧推奨動作条件より低く設定しています。 詳細は、「使用上の注意」を参照してください。

電気的特性

(2)ワンタイム PROM版

絶対最大定格(ワンタイム PROM版)

記号	項目	条件	定格値	単位
VDD	電源電圧		- 0.3 ~ 4.0	V
Vı	入力電圧 P0 , P1 , P2 , D0~D5 , INT		- 0.3 ~ VDD + 0.3	V
	RESET, XIN, XCIN			
Vı	入力電圧 CNTR		- 0.3 ~ VDD + 0.3	٧
Vo	出力電圧 P0 , P1 , P2 , D0 ~ D7	出力トランジスタ遮断状態	- 0.3 ~ VDD + 0.3	٧
	RESET , CNTR			
Vo	出力電圧 С, Хоит, Хсоит	<u>~</u>	- 0.3 ~ VDD + 0.3	٧
Vo	出力電圧 (注)		- 0.3 ~ VDD + 0.3	٧
	SEG0 ~ SEG28 , COM0 ~ COM3			
Pd	消費電力	Ta = 25	300	mW
Topr	動作周囲温度		- 20 ~ 85	
Tstg	保存温度		- 40 ~ 125	

注 . SEG11~SEG16端子はありません。

推奨動作条件1(ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 1.8~3.6V)


記号	項目	条		規	. 格	<u></u> 值	単位
<u> </u>	以 日 	木	TT .	最 小	標準	最大	1 #111
VDD	電源電圧	f(STCK) 4.4MHz		2.7		3.6	V
	(セラミック共振子使用時)	f(STCK) 2.2MHz		2		3.6	
		f(STCK) 1.1MHz		1.8		3.6	
VDD	電源電圧(水晶発振子/			1.8		3.6	V
	オンチップオシレータ使用時						
VDD	電源電圧	f(STCK) 4.4MHz		2.7		3.6	V
	(RC発振使用時)						
VRAM	RAM保持電圧	RAMバックアップモード時		1.6			V
Vss	電源電圧				0		V
VLC3	LCD電源電圧(注1)			1.8		VDD	V
VIH	" H "入力電圧	P0 , P1 , P2 , D0 ~ D5		0.8VDD	4	VDD	V
		XIN , XCIN		0.7VDD	1	VDD	V
		RESET		0.85VDD		VDD	V
		INT		0.85VDD		VDD	V
		CNTR		0.8Vpp		VDD	V
VIL	" L "入力電圧 P0,P1,P2,D0~D5			0		0.2Vdd	V
		XIN , XCIN		0		0.3Vdd	V
		RESET		0		0.3VDD	V
		INT		0		0.15VDD	V
		CNTR		0		0.15VDD	V
Iон(peak)	" H "レベル尖頭出力電流	P0 , P1 , P2, D0 ~ D5	VDD = 3V			- 10	mA
		C , CNTR	VDD = 3V			- 15	
Iон(avg)	" H "レベル平均出力電流	P0 , P1 , P2, D0 ~ D5	VDD = 3V			- 5	mA
	(注2)	C, CNTR	VDD = 3V			- 10	
IoL(peak)	" L "レベル尖頭出力電流	P0 , P1 , P2, D0 ~ D7	VDD = 3V			12	mA
		C, CNTR					
		RESET	VDD = 3V			4	
loL(avg)	"L"レベル平均出力電流	P0, P1, P2, D0 ~ D7, C, CNTR	VDD = 3V			7	mA
	(注2)	RESET	VDD = 3V			2	1
Iон(avg)	" H "レベル総電流	P0 , P1 , P2 , D0 ~ D5 , C , CNT	R			- 40	mA
loL(avg)	" L "レベル総電流	P0 , P1 , P2 , D0 ~ D5 , C , CNT	R			60	mA
		D6 , D7 , RESET				60	

注1.1/2バイアス使用時: VLC1 = VLC2 = (1/2) VLC3 1/3バイアス使用時: VLC1 = (1/3) VLC3, VLC2 = (2/3) VLC3 2. 平均出力電流は、100msの期間の平均値です。

推奨動作条件2(ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 1.8~3.6V)

記号	項目	条	件	規	格	値	 単位
10 T	以 日 	木	11	最 小	標準	最大	半位
f(XIN)	発振周波数	スルーモード	VDD = 2.7 ~ 3.6V			4.4	MHz
	(セラミック共振子使用時)		VDD = 2 ~ 3.6V			2.2	
			VDD = 1.8 ~ 3.6V			1.1	
		2分周モード	VDD = 2.7 ~ 3.6V			6	
			VDD = 2 ~ 3.6V			4.4	
			VDD = 1.8 ~ 3.6V			2.2	
		4分周モード	VDD = 2 ~ 3.6V			6	
			VDD = 1.8 ~ 3.6V			4.4	
		8分周モード	VDD = 1.8 ~ 3.6V			6	
f(XIN)	発振周波数	VDD = 2.7 ~ 3.6V	VDD = 2.7 ~ 3.6V			4.4	MHz
	(RC発振使用時) (注1)						
, ,	発振周波数	スルーモード	VDD = 2.7 ~ 3.6V		1	3.2	MHz
	(セラミック発振回路選択,		VDD = 2 ~ 3.6V			1.6	
	外部クロック使用時)		VDD = 1.8 ~ 3.6V			0.8	
		2分周モード	VDD = 2.7 ~ 3.6V			4.8	
			VDD = 2 ~ 3.6V			3.2	
			VDD = 1.8 ~ 3.6V			1.6	
		4分周モード	VDD = 2 ~ 3.6V			4.8	
			VDD = 1.8 ~ 3.6V			3.2	
		8分周モード	VDD = 1.8 ~ 3.6V			4.8	
f(XCIN)	発振周波数	水晶発振子	<u> </u>			50	kHz
	(水晶発振子使用時)						
f(CNTR)	タイマ外部入力周波数	CNTR				f(STCK)/6	Hz
tw(CNTR)	タイマ外部入力周期	CNTR		3/f(STCK)			s
	(" H "及び" L "パルス幅)						
TPON	パワーオンリセット回路	VDD = 0 1.8V				100	μs
	有効電源立ち上がり時間						

注1.RC発振使用時の発振周波数は、外付けの抵抗・コンデンサ及びマイクロコンピュータのバラツキの影響を受けますので、最大のバラッキにおいても周波数規格を越えないように、外付け定数(抵抗値,容量値)を設定してください。



システムクロック(STCK)動作条件マップ(ワンタイム PROM版)

電気的特性1(ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 1.8~3.6V)

記	号	項目		測定		規	. 格	値	単位	
I RL	5		炽 口	/ / / / / / / / / / / / / / / / / / /	ѫҥ	最 小	標準	最大	辛四	
Vон		" H "出力電圧	P0 ,P1 ,P2, D0 ~ D5	VDD = 3V	Iон = - 5mA	2.1			V	
					IOH = - 1mA	2.4				
Vон		" H "出力電圧	C, CNTR	V _{DD} = 3V	Iон = - 10mA	2.1			٧	
					Iон = - 3mA	2.4				
Vol		" L "出力電圧	P0 ,P1, P2, D0 ~ D7 ,C	V _{DD} = 3V	IOL = 9mA			1.4	V	
			CNTR		IoL = 3mA			0.9		
Vol		" L "出力電圧	RESET	VDD = 3V	IOL = 2mA			0.9	V	
lін		" H "入力電流	P0 ,P1 ,P2,	VI = VDD				2	μА	
			Do ~ D5 ,RESET							
			XIN, XCIN			20				
			CNTR, INT			74				
lıL		" L "入力電流	P0 ,P1 ,P2,	VI = 0V				- 2	μА	
			Do ~ D5 ,RESET	P0 P1プルアップ非選択						
			XIN, XCIN							
			CNTR, INT							

電気的特性2(ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 1.8~3.6V)

記	号			測定	· 条 件	規	- 単位		
	7	# F		為足 水 II		最 小		標準	最大
IDD		電源電流	CPU動作時	VDD = 3V	f(STCK) = f(XIN)/8		0.3	0.6	mA
			(セラミック共振子使用時)	f(XIN) = 4MHz	f(STCK) = f(XIN)/4		0.4	0.8	
				f(RING) = 停止	f(STCK) = f(XIN)/2		0.6	1.2	
				f(XCIN) = 停止	f(STCK) = f(XIN)		0.9	1.8	
			CPU動作時	VDD = 3V	f(STCK) = f(RING)/8		12	24	μΑ
			(オンチップオシレータ	f(XIN) = 停止	f(STCK) = f(RING)/4		17	34	
			使用時)	f(RING) = 動作	f(STCK) = f(RING)/2		27	54	
				f(XCIN) = 停止	f(STCK) = f(RING)		48	96	
			CPU動作時	VDD = 3V	f(STCK) = f(XCIN)/8		5	10	μΑ
			(水晶発振子使用時)	f(XIN) = 停止	f(STCK) = f(XCIN)/4	20	6	12	
				f(RING) = 停止	f(STCK) = f(XCIN)/2		7	14	
				f(XCIN) = 32kHz	f(STCK) = f(XCIN)		9	18	
			時計動作モード時	VDD = 3V			5	10	μΑ
			(POF命令実行時)	f(Xcin) = 32kHz					
			RAMバックアップモード時	Ta = 25			0.1	2	μΑ
			(POF2命令実行時)	VDD = 3V				6	

電気的特性3(ワンタイムPROM版:指定のない場合は、Ta = -20~85 、VDD = 1.8~3.6V)

記号	項目		3H 5	測定条件		規 格 値				
		·		规定示计		最 小	標準	最大	単位	
Rpu	プルアップ	P0 ,P1	RESET		VI = 0V	VDD = 3V	50	120	250	k
	抵抗									
VT+ - VT-	ヒステリシス	RESET	-		VDD = 3V			0.4		V
VT+ - VT-	ヒステリシス	INT			V _{DD} = 3V			0.3		V
VT+ - VT-	ヒステリシス	CNTR			V _{DD} = 3V			0.2		V
f(RING)	オンチップオ	シレータ	クロック周	波数	V _{DD} = 3V		100	250	400	kHz
f(XIN)	周波数誤差				VDD = 3V ± 10%	,Ta=25 中心			± 17	%
	(RC発振使用	寺,外付	けR Cの誤	差は						
	含まず)			(注1)						
Rcoм	COM出力イン	ピーダン	′ ス	(注2)	VDD = 3V		- 24	2	10	k
RSEG	SEG出力イン	ピーダン	ス	(注2)	VDD = 3V			2	10	k
Rvlc	LCD電源内蔵	抵抗			分割抵抗 2r×3 🖟	選択時	300	480	960	k
					分割抵抗 2r×2 🖟	選択時	200	320	640	
					分割抵抗 r×3 選	択時	150	240	480	
					分割抵抗 r×2 選	択時	100	160	320	

注1 . RC発振使用時は、外付けのコンデンサ(C)に33pFを使用してください。
2 . 出力インピーダンスは、下記の出力電圧のときの抵抗値です。
・VLC3レベル出力時: Vo=0.8VLC3
・VLC2レベル出力時: Vo=0.8VLC2
・VLC1レベル出力時: Vo=0.2VLC2 + VLC1
・VSSレベル出力時: Vo=0.2VSS





電圧低下検出回路特性 (ワンタイムPROM版:指定のない場合は、Ta = -20~85)

記号	項目	 測 定 条 件	規	│ - 単位		
ii	块 — — — — — — — — — — — — — — — — — — —	点 使	最 小	標準	最大	半位
Vrst-	検出電圧(リセット発生)	Ta=25	1.6	1.8	2	V
		- 20 Ta < 0	1.7		2.3	
		0 Ta < 50	1.4		2.2	
	(注2)	50 Ta 85	1.2		1.9	
VRST ⁺	検出電圧(リセット解除)	Ta=25	1.7	1.9	2.1	V
		- 20 Ta < 0	1.8		2.4	
		0 Ta < 50	1.5		2.3	
	(注3)	50 Ta 85	1.3		2	
VRST+-VRST-	検出電圧ヒステリシス			0.1		V
IRST	動作電流 (注4)	VDD = 3V		30	60	μΑ
Trst	判定時間 (注5)	VDD (VRST - 0.1V)		0.2	1.2	ms

- 注1. 電圧低下検出回路はHバージョンのみあります。

 - 2.検出電圧(VRST)は、電圧低下検出回路有効時に電源電圧(VDD)を高い側から下げたときに<mark>リセット</mark>が発生する電圧です。 3.検出電圧(VRST⁺)は、電圧低下検出回路有効時に電源電圧(VDD)を低い側から上げたと<mark>きに</mark>リセットを解除する電圧です。
 - 4. Hバージョンでは、電源電流 IDD)に電圧低下検出回路動作電流 IRST)が加算されます。
 - 5. 判定時間 TRST)は、電源電圧(VDD)を高い側から[VRST 0.1V]に下げたとき<mark>にリセットが</mark>発生するまでの時間です。
 - 6.検出電圧(VRST、VRST*)は電源電圧推奨動作条件より低く設定しています。 詳細は、「使用上の注意」を参照してください。



基本タイミング図

項目	マシンサイクル 端子 (信号)名	Mi		Mi+1	
システムクロック	STCK				
ポートD出力	D0-D7	X			
ポートD入力	D ₀ –D ₅		X		
ポートP0, P1, P2出力	P00-P03 P10-P13 P20-P23	X		. C	
ポートP0, P1, P2入力	P00-P03 P10-P13 P20-P23		X		
割り込み入力	INT		X		

PROM内蔵版

マスクROM版に対して、PROMを内蔵しているマイクロコンピュータをPROM内蔵版といいます。またワンタイムPROMタイプのマイクロコンピュータ(ワンタイムPROM版)は、内蔵PROMへの書き込みが可能です。

PROM内蔵版はマスクROM版と同等の機能の他に、内蔵 PROM書き込みのためのPROMモードをもっています。 PROM内蔵版の型名一覧を表XA-1に、PROMモード時の端子結線図を図XA-2に示します。

なお、ワンタイムPROM版は、マスクROM版とピンコンパ チブルです。

表XA-1. PROM内蔵版の型名一覧

型名	PROM容量 (×10ビット)	RAM容量 (×4ビット)	パッケージ	備考
M34556G8FP	8192語	288語	42P2R-A	ワンタイムPROM版[ブランク出荷品]
M34556G8HFP	8192語	288語	42P2R-A	ワンタイムPROM版 ブランク出荷品]

(1)PROMモード

PROM内蔵版は、通常の動作モード以外にPROMモードを もちます。PROMモードは、内蔵PROMへの書き込み時及び 内蔵PROMからの読み出し時に使用するモードです。

内蔵されているPROMへの操作(リード/プログラムなど)は、必要なコマンドコード、アドレス、データを少数のピンを使用してシリアル入出力で行います。PROMモードの選択は、図XA-2に示す結線をして電源(VDD)投入後、マッドドッグエントリにより行います。

PROMモードには、リード/プログラム/プログ<mark>ラムベリ</mark>ファイの3つのソフトウェアコマンドを用意しています。 シリアル通信は、クロック同期式、LSBファーストです。


(2)取り扱い上の注意

ワンタイムPROM版のブランク出荷品は、当社でのアセンブリ工程以降PROMの書き込みテスト及びスクリーニングを行っていません。書き込み以降の信頼性を向上させるため、図XA-1に示すフローで書き込み、テストを行った後に使用されることを推奨いたします。


注.プランク出荷品:工場出荷時にPROMの内容が書き込まれていないもの

(3)マスクROM版とワンタイムPROM版の相違

マスクROM版とワンタイムPROM版とでは、製造プロセス、内蔵ROM、およびレイアウトパターンの相違により、電気的特性の範囲内で、特性値、動作マージン、ノイズ耐量、ノイズ輻射などが異なる場合がありますので、切り替えを行う際は注意してください。



図XA-1.ブランク出荷品の書き込み及びテスト



図XA-2.PROM内蔵版のピン接続図・PROMモード時端子結線図


ROM 書き替え禁止機能

内蔵ROMの内容を簡単に読んだり、書き換えたりできな いように、シリアル書き込みモードではROMプロテクトが 可能です。

ID コードチェック機能

シリアル書き込みモードで使用します。IDコード格納アド レスがブランクでない場合、シリアルライタから送られてく るIDコードとROMに書かれているIDコードが一致するか判 定します。コードが一致しなければ、シリアルライタから送 られてくるコマンドは受け付けません。IDコードは各10ビッ トのデータで、その領域は、009016~009616番地に割り付け られています。プログラム中のこれらの番地にあらかじめID コードを設定したプログラムを、ROMに書き込んでくださ い。

IDコードの格納アドレスの配置を図XA-3に示します。



図XA-3 . ID コードの格納アドレス

パッケージ外形寸法図

Recommended 42P2R-A Plastic 42pin 450mil SSOP EIAJ Package Code JEDEC Code Weight(g) Lead Material е SSOP42-P-450-0.80 0.63 Alloy 42/Cu Alloy **e**1 Ш Recommended Mount Pad F Dimension in Millimeters Symbol Max Min Nom Α 2.4 A₁ 0.05 2.0 A2 G 0.35 0.4 0.5 b 0.15 0.13 0.2 D 17.3 17.5 17.7 Е 8.2 8.4 8.6 е 8.0 е HE 11.63 11.93 12.23 0.7 L 0.3 0.5 L₁ 1.765 Z 0.75 Z1 0.9 0.15 C 0° θ 10° b2 0.5 Detail G Detail F 11.43 **e**1 12 1.27

改訂記録

4556 グループデータシート

Rev.	発行日		改訂内容			
		ページ	ポイント			
1.00	2003.07.14	-	初版発行			
1.01	2003.09.16	52	電圧低下検出回路 改訂			
		53	表 WD-1 改訂			
		64	(19)電圧低下検出回路 改訂			
		133	図 XA-2 改訂			
1.02	2003.11.06	53	表 WD-1 ポートのレベル 改訂			
2.00	2004.02.23	1	特長:			
			最短命令実行時間:ワンタイム PROM 版での <mark>時間</mark> 追加			
			電源電圧:ワンタイム PROM 版の電源電 <mark>圧値 改訂</mark>			
		4	性能概要:			
			最短命令実行時間:ワンタイム PROM 版で <mark>の</mark> 時間 追加			
			電源電圧:ワンタイム PROM 版の <mark>電源電圧</mark> 値 改訂			
			消費電流:マスク ROM 版での <mark>値</mark> のみ <mark>掲</mark> 載			
		14	ポートブロック図(6): SEG <mark>17ー SEG28</mark> 削除			
		30	表 FB-1: タイマ 3 カウ <mark>ントソース</mark> 、出力信号の用途 一部追記			
		50	(1)パワーオンリセ <mark>ット(H</mark> バージョンのみ) 「(Hバージョンのみ)」 削除			
			図 VB-3:電圧低 <mark>下</mark> 検 <mark>出</mark> 回路 <mark>に</mark> (H バージョンのみ) 追記			
		52	図 VC-2:注意事 <mark>項 </mark> 改訂			
		61	マスク化 <mark>発注時に提示いただく資料 :(2) マスク化するデータ 改訂</mark>			
		64	(18)パ <mark>ワー</mark> オンリセット 改訂			
		110	ビット操作命令 リターン命令			
		124 ~ 139	<mark>電</mark> 気的特 <mark>性</mark> :マスク ROM 版とワンタイム PROM 版に分けて掲載。			
			主 <mark>な改訂点</mark> ワンタイム PROM 版の電源電圧と電源電流			
		7	電圧低下検出回路特性:注 6 追記			
3.00	2004.07.09	全ページ	用語統一(統一用語:オンチップオシレータ)			
		5	端子の機能説明 RESET 説明追記			
		32	図FB-3:注意事項 追記			
		41	説明 一部改訂			
		42	図FB-8:「DI」命令 追記			
		48	「 内部分割抵抗」: 2 行目 レジスタL2のビット0を"1""0"に改訂			
			図LCD-5:d)レジスタL2=(1111)2 " VLC3、VLC2、VLC1 " 追記			
		49	図VB-1、図VB-2:クロック カウント回数 改訂			
		51	図VB-4:水晶発振回路の状態 追記			
		55	図WD-1 高速モード、状態C:CRCK命令 <u>実行</u>			
		64	(24)電源電圧に関する注意 追記			
3.01	2005.06.15	全ページ	開発中表記を削除			
		38	プリスケーラ、タイマ1のカウント開始タイミングと動作開始時のカウント開始			
			について、 タイマ2、LCのカウント開始タイミングと動作開始時のカウント開始			
			について 追記			

改訂記録

4556 グループデータシート

Rev.	発行日		改訂内容
		ページ	ポイント
3.01	2005.06.15	64	(13)プリスケーラ、タイマ1のカウント開始タイミングと動作開始時のカウント開
			始について、(14)タイマ2、LCのカウント開始タイミングと動作開始時のカウント
			開始について 追記
3.02	2006.11.10	30、34	プリスケーラの出力信号の用途 「LC」削除
		31、32	図 FB-2、図 FB-3:注釈 追記
		33、72	┃W31、W30:タイマ3カウント <u>ソース</u> 選択ビット タイマ3カウント <u>値</u> 選択ビット┃
		36	(5)タイマ3(割り込み機能付き) : 説明追記
		50	図VB-1 クロック f(RING)
		54	表 WD-1
			タイマ3機能(RAM バックアップ): (注 3)
			タイマ割り込み要求フラグ(RAM バック <mark>アップ):</mark> (注 3)
		56	図 WD-1:注1 追記
			注 2、注 3 追記
			ノイズに関する注意事項 追記
		67	(1)ノイズ及びラッチアップ <mark>対策:説</mark> 明追記
		80、122、	SZD :(Y) = $0 \sim 7 0 \sim 5$
		123	
		95	SZD:詳細説明 <mark>追記</mark>
		127	NOP、POF、POF2、EPOF:詳細説明 改訂
		137	電圧低下検出回路 VRST VRST+:条件改訂
		145	電圧低下検出回路 VRST 、VRST+:条件改訂
			ページ 17, 18, 21, 28, 56, 69
			RAM バックアップモード パワーダウンモード
			ページ 79, 80, 92, 93, 94, 116, 117, 122, 123:SNZ0, SNZT1, SNZT2, SNZT3 改訂
			ページ 80, 111, 126, 127: WRST 改訂

本資料ご利用に際しての留意事項

- ¥ご利用に際しての留意事項
 本資料は、お客様に用途に応じた適切な弊社製品をご購入いただくための参考資料であり、本資料中に記載の技術情報について弊社または第三者の知的財産権
 その他の権利の実施、使用を許諾または保証するものではありません。
 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例など全ての情報の使用に起因する損害、第三者の知的財産権その他の権利に
 対する侵害に関し、弊社は責任を負いません。
 本資料に記載の製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際し
 ては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
 本資料に記載の製品がより、アルゴリズムその他応用回路例などの全ての情報は本資料で開かるのものであり、弊社は本資料に記載した
 製品または仕様等を予告なしに変更することがあります。弊社の半導体製品のご購入およびご使用に当たりましては、事前に弊社営業窓口で最新の情報を
 ご確認頂きますとともに、弊社ホームページ(http://www.renesas.com)などを通じて公開される情報に常にご注意下さい。
 本資料に記載した情報は、正確を期すため慎重に制作したものですが、万一本資料の記述の誤りに起因する損害がお客様に生じた場合においても、弊社はその
 書任を負いません。

- 本資料に記載した情報は、止催を期すたの慎重に制作したものですか、万一本資料の記述の誤りに起因する損害がお各様に全した場合においても、弊任はその責任を負いません。
 本資料に記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を流用する場合は、流用する情報を単独
 で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断して下さい。要が社は、適用可否に対する責任は負いません。
 本資料に記載された製品は、各種安全装置や運輸・交通用、医療用、燃焼制御用、航空宇宙用、原子力、海底中継用の機器・システムなど、その故障や誤動作
 が直接人命を脅かしあるいは人体に危害を及ぼすおそれのあるような機器・システムや特に高度な品質・信頼性が要求される機器・システムでの使用を意図し
 で設計、製造されたものではありません(弊社が自動車用と指定する製品を自動車に使用する場合を除きます)。これらの用途に利用されることをご検討の際
 には、必ず事前に弊社営業窓口へご照会下さい。なお、上記用途に使用されたことにより発生した損害等について弊社はその責任を負いかねますのでご了承願
 います。
- いるす。 第7項にかかわらず、本資料に記載された製品は、下記の用途には使用しないで下さい。こ<mark>れ</mark>らの<mark>用途に</mark>使用されたことにより発生した損害等につきまして は、弊社は一切の責任を負いません。
- は、弊社は一切の責任を負いません。
 1)生命維持装置。
 2)人体に埋め込み使用するもの。
 3)治療行為(患部切り出し、薬剤投与等)を行なうもの。
 4)その他、直接人命に影響を与えるもの。
 本資料に記載された製品のご使用につき、特に最大定格、動作電源電圧範囲、放熱特性、実装条件およびその他諸条件につきましては、弊社保証範囲内でご使用ください。弊社保証値を越えて製品をご使用された場合の故障および事故につきましては、弊社はその責任を負いません。
).弊社は製品の品質および信頼性の向上に努めておりますが、特に半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。弊社製品の故障または誤動作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗長設計、延焼対策設計、誤動作防止設計などの安全設計作が生じた場合も人身事故、火災事故、社会的損害などを生じさせないよう、お客様の責任において冗局設計、延焼対策設計、誤動作防止設計などの安全投証をお願いいたします。特にマイコンソフトウエアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。特にマイコンソフトウエアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願い致します。本資料に記載の製品は、これを搭載した製品から剥がれた場合、幼児が口に入れて誤飲する等の事故の危険性があります。お客様の製品への実装後に容易に本製品が剥がれることがなきよう、お客様の責任において十分な安全設計をお願いします。お客様の製品から剥がれた場合の事故につきましては、弊社はその責任を負いません。
- 責任を負いません
- 12.本資料の全部または一部を弊社の文書による事<mark>前の承</mark>諾なしに転載または複製することを固くお断り致します。 13.本資料に関する詳細についてのお問い合わせ、その<mark>他お</mark>気付き<mark>の点</mark>等がございましたら弊社営業窓口までご照会下さい。

営業お問合せ窓口 株式会社ルネサス販売

RENESAS

http://www.renesas.com

			41			(00) 5004 5050
本			社	〒100-0004	千代田区大手町2-6-2 (日本ビル)	(03) 5201-5350
京	浜	支	社	〒212-0058	川崎市幸区鹿島田890-12 (新川崎三井ビル)	(044) 549-1662
西	東京	支	社	〒190-0023	立川市柴崎町2-2-23 (第二高島ビル2F)	(042) 524-8701
東	北	支	社	〒980-0013	仙台市青葉区花京院1-1-20 (花京院スクエア13F)	(022) 221-1351
い	わ き	支	店	〒970-8026	いわき市平小太郎町4-9 (平小太郎ビル)	(0246) 22-3222
茨	城	支	店	〒312-0034	ひたちなか市堀口832-2 (日立システムプラザ勝田1F)	(029) 271-9411
新	潟	支	店	〒950-0087	新潟市東大通1-4-2 (新潟三井物産ビル3F)	(025) 241-4361
松	本	支	社	〒390-0815	松本市深志1-2-11 (昭和ビル7F)	(0263) 33-6622
中	部	支	社	₹460-0008	名古屋市中区栄4-2-29 (名古屋広小路プレイス)	(052) 249-3330
関	西	支	社	〒541-0044	大阪市中央区伏見町4-1-1 (明治安田生命大阪御堂筋ビル)	(06) 6233-9500
北	陸	支	社	〒920-0031	金沢市広岡3-1-1 (金沢パークビル8F)	(076) 233-5980
広	島	支	店	〒730-0036	広島市中区袋町5-25 (広島袋町ビルディング8F)	(082) 244-2570
鳥	取	支	店	〒680-0822	鳥取市今町2-251 (日本生命鳥取駅前ビル)	(0857) 21-1915
九	州	支	社	〒812-0011	福岡市博多区博多駅前2-17-1 (ヒロカネビル本館5F)	(092) 481-7695

■技術的なお問合せおよび資料のご請求は下記へどうぞ。

総合お問合せ窓口:コンタクトセンタ E-Mail: csc@renesas.com